(57)【特許請求の範囲】
【請求項１】
第１端子（１０１）と、
前記第１端子に接続された第１端と、第２端とを有する第１リアクタ（Ｌｍ）と、
前記第１端子に接続された第１端と、第２端とを有する第２リアクタ（Ｌｓ）と、
第２端子（１０６）と、
前記第２端子に接続された第１端と、第２端とを有する第１センサコイル（Ｔｍ）と、
前記第２端子に接続された第１端と、第２端とを有する第２センサコイル（Ｔｓ）と、
前記第１リアクタ及び前記第１センサコイル同士を第１結合係数で誘導結合し、前記第２リアクタ及び前記第２センサコイル同士を第２結合係数で誘導結合し、前記第１リアクタと前記第２リアクタとを前記第１端子から見て同極性でかつ前記第１結合係数及び前記第２結合係数のいずれの大きさよりも小さい強さで結合し、前記第１センサコイルと前記第２センサコイルとを前記第２端子から見て同極性でかつ前記第１結合係数及び前記第２結合係数のいずれの大きさよりも小さい強さで結合するコア（１０Ｅ，１０Ｅ１，１０Ｅ２，１０Ｉ，１０Ｉａ，１０Ｉｂ，１０Ｏ）と
を備える、インターリーブ型力率改善回路用インダクタ。
【請求項２】
前記コアにおいて、前記第１リアクタが発生させる磁束（φｍ）のうち前記第２センサコイルに鎖交しない磁束（φｍｍ）と、前記第２リアクタが発生させる磁束（φｓ）のうち前記第１センサコイルに鎖交しない磁束（φｓｓ）とが流れる磁路が存在する、請求項１記載のインターリーブ型力率改善回路用インダクタ。
【請求項３】
前記コアは、中央レグと二つの外側レグとを有するＥ形コア（１０Ｅ）と、Ｉ形コア（１０Ｉ）とを備え、
前記外側レグの一方には前記第１リアクタ（Ｌｍ）と前記第１センサコイル（Ｔｍ）とが巻回され、
前記外側レグの他方には前記第２リアクタ（Ｌｓ）と前記第２センサコイル（Ｔｓ）とが巻回され、
前記第１リアクタ及び前記第２リアクタのそれぞれの巻線の巻回方向は、前記Ｉ形コアとは反対側から見て同方向であり、
前記第１センサコイル及び前記第２センサコイルのそれぞれの巻線の巻回方向は、前記Ｉ形コアとは反対側から見て同方向であり、
前記中央レグには前記第１リアクタ、前記第２リアクタ、前記第１センサコイル及び前記第２センサコイルのいずれもが巻回されず、
前記Ｉ形コアはＥ形コアの一対の外側レグと中央レグとを磁気的に接続するヨークとして機能する、請求項２記載のインターリーブ型力率改善回路用インダクタ。
【請求項４】
前記コアは、中央レグと二つの外側レグとを有する第１のＥ形コア（１０Ｅ１）と、中央レグと二つの外側レグとを有する第２のＥ形コア（１０Ｅ２）とを備え、
前記第１のＥ形コアの前記外側レグの一方には第１のリアクタ（Ｌｍ）が巻回され、前記第１のＥ形コアの前記外側レグの他方には前記第２のリアクタ（Ｌｓ）が巻回され、
前記第２のＥ形コアの前記外側レグの一方には前記第１のセンサコイル（Ｔｍ）が巻回され、前記第２のＥ形コアの前記外側レグの他方には第２のセンサコイル（Ｔｓ）が巻回され、
前記第１リアクタ及び前記第２リアクタのそれぞれの巻線の巻回方向は、前記第１のＥ形コア側から見て同方向であり、
前記第１センサコイル及び前記第２センサコイルのそれぞれの巻線の巻回方向は、前記第２のＥ形コア側から見て同方向であり、
前記第１のＥ形コアの前記中央レグと前記第２のＥ形コアの前記中央レグのいずれにも、前記第１のリアクタ、前記第２のリアクタ、前記第１のセンサコイル、前記第２のセンサコイルのいずれもが巻回されず、
前記第１のＥ形コアの前記外側レグの前記一方と、前記第２のＥ形コアの前記外側レグの前記一方とが隣接し、
前記第１のＥ形コアの前記外側レグの前記他方と、前記第２のＥ形コアの前記外側レグの前記他方とが隣接する、請求項２記載のインターリーブ型力率改善回路用インダクタ。
【請求項５】
前記コアはＯ形コア（１０Ｏ）を備え、
前記Ｏ形コアの環状形状に沿った一方向について、前記第１リアクタ（Ｌｍ）及び前記第２リアクタ（Ｌｓ）のそれぞれの巻線の巻回方向は、互いに逆方向であり、
当該一方向について、前記第１センサコイル（Ｔm）及び前記第２センサコイル（Ｔｓ）のそれぞれの巻線の巻回方向は、互いに逆方向である、請求項２記載のインターリーブ型力率改善回路用インダクタ。
【請求項６】
前記コアはＯ形コア（１０Ｏ）と、第１のＩ形コア（１０Ｉａ）と、第２のＩ形コア（１０Ｉｂ）とを備え、
前記第１のＩ形コア及び前記第２のＩ形コアのそれぞれの一端はギャップ（Ｈ２）によって隔てられつつ互いに対向し、
前記第１のＩ形コア及び前記第２のＩ形コアのそれぞれの他端は前記Ｏ形コアの内周に隣接し、
前記Ｏ形コアには、前記第１のＩ形コア及び前記第２のＩ形コアに対して一方側に、前記第１リアクタ（Ｌｍ）と前記第１センサコイル（Ｔｍ）とが巻回され、他方側には前記第２リアクタ（Ｌｓ）と前記第２センサコイル（Ｔｓ）とが巻回され、
前記第１のＩ形コア及び前記第２のＩ形コアのいずれにも、前記第１のリアクタ、前記第２のリアクタ、前記第１のセンサコイル、前記第２のセンサコイルのいずれもが巻回されず、
前記第１リアクタ及び前記第２リアクタのそれぞれの巻線の巻回方向は、前記第１Ｉ形コア側から見て同方向であり、
前記第１センサコイル及び前記第２センサコイルのそれぞれの巻線の巻回方向は、前記第１のＩ形コア１０Ｉａ側から見て同方向である、請求項２記載のインターリーブ型力率改善回路用インダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインダクタに関し、特にインターリーブで動作する一対の力率改善回路に採用されるインダクタに関する。
【背景技術】
【０００２】
非特許文献１には、臨界モードかつインターリーブで動作する一対の力率改善回路（以下、単に「インターリーブ型力率改善回路」と称す）が開示されている。インターリーブ型力率改善回路では、昇圧型のチョッパ回路の一対が並列接続されており、リアクタ、ダイオード、スイッチング素子を有している。
【０００３】
非特許文献２には、インターリーブ型力率改善回路において、一対のリアクタが誘導結合する場合について説明されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】喜多村  守、「１．５ｋＷの低ノイズ高調波対策電源を作れる臨界モード／インターリーブＰＦＣ  ＩＣ  Ｒ２Ａ２０１１２」、トランジスタ技術２００８年５月号、ＣＱ出版株式会社、2008年8月、第１７６頁乃至第１８４頁
【非特許文献２】Wei Wen and Yim-Shu Lee, “A Two-channel Interleaved Boost Converter with Reduced Core Loss and Copper Loss”,2004-35th Annual IEEE Power Electronics Specialists Conference,2004．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
非特許文献１で示されるように、インターリーブ型力率改善回路が、臨界モードかつインターリーブで動作するには、昇圧型のチョッパ回路の各々においてリアクタに流れる電流が零となる時点を検出する必要がある。この目的のため、チョッパ回路の各々においてリアクタに流れる電流を検出するため、当該リアクタと誘導結合した電流検出用のコイル（以下、単に「センサコイル」と称する）が備えられている。
【０００６】
図１１は従来のインターリーブ型力率改善回路３０の構成を示す回路図である。インターリーブ型力率改善回路３０は、リアクタＬｍ，Ｌｓ、センサコイルＴｍ，Ｔｓ、ダイオードＤｍ，Ｄｓ、スイッチング素子Ｓｍ，Ｓｓ、コンデンサＣを備えている。コンデンサＣには負荷４が並列に接続されている。
【０００７】
インターリーブ型力率改善回路３０には整流回路２から直流電流が与えられ、これをリアクタＬｍ，Ｌｓへと分流し、負荷４へと直流電圧を供給する。整流回路２は交流電源１から交流の入力電流Ｉｉｎを入力し、上述の直流電流を出力する。
【０００８】
リアクタＬｍ、ダイオードＤｍ、スイッチング素子Ｓｍがマスター側のチョッパ回路を構成し、リアクタＬｓ、ダイオードＤｓ、スイッチング素子Ｓｓがスレーブ側のチョッパ回路を構成する。
【０００９】
スイッチング素子Ｓｍ，Ｓｓはスイッチング信号Ｇｍ，Ｇｓに従ってオン／オフする。リアクタＬｍに流れるインダクタ電流Ｉｍは、スイッチング素子Ｓｍのオン／オフに対応して、それぞれスイッチング素子Ｓｍ、ダイオードＤｍ及びコンデンサＣに流れる。リアクタＬｓに流れるインダクタ電流Ｉｓは、スイッチング素子Ｓｓのオン／オフに対応して、それぞれスイッチング素子Ｓｓ、ダイオードＤｓ及びコンデンサＣに流れる。
【００１０】
電流Ｉｍ，Ｉｓが発生させた磁束の変化はセンサコイルＴｍ，Ｔｓに誘導電圧を生起し、センサコイルＴｍ，Ｔｓにはそれぞれ検知電流Ｉｍｓ，Ｉｓｓが流れる。
【００１１】
制御部６は検知電流Ｉｍｓ，Ｉｓｓを検知し、それぞれの値が零となるタイミングを検出する。検知電流Ｉｍｓの値が零となるタイミングはインダクタ電流Ｉｍの値が零となるタイミングと一致し、検知電流Ｉｓｓの値が零となるタイミングはインダクタ電流Ｉｓの値が零となるタイミングと一致する。制御部６はコンデンサＣの両端電圧Ｖｄｃ及びその指令値Ｖｄｃ＊をも入力する。
【００１２】
図１２はスイッチング素子Ｓｍ，Ｓｓのオン／オフ動作と、インダクタ電流Ｉｍ，Ｉｓの波形との関係を示すタイミングチャートである。臨界モードかつインターリーブでの動作を実現するため、制御部６は検知電流Ｉｍｓの値が零となるタイミングでスイッチング信号Ｇｍを活性化させてスイッチング素子Ｓｍをオンさせ、両端電圧Ｖｄｃが指令値Ｖｄｃ＊に至ればスイッチング信号Ｇｍを非活性化させてスイッチング素子Ｓｍをオフさせる。
【００１３】
制御部６は検知電流Ｉｓｓの値が零となるタイミングでスイッチング信号Ｇｓを活性化させてスイッチング素子Ｓｓをオンさせ、スイッチング信号Ｇｓをスイッチング信号Ｇｍと同じデューティで活性／非活性させる。通常、一対のチョッパ回路の同士の構成が同一に設計されるので、理想的にはスイッチング信号Ｇｓとスイッチング信号Ｇｍとは同じ周期で繰り返し活性／非活性し、かつこの周期の半分の長さで相互にずれている。
【００１４】
上述のような誘導結合を実現するため、チョッパ回路の各々において誘導結合用のコアが必要となる。即ちチョッパ回路の数だけコアが必要となり、インターリーブ型力率改善回路の寸法が大きくなるという問題点がある。
【００１５】
コアの個数を低減すべく、リアクタとセンサコイルとの誘導結合を実現するためのコアを、チョッパ回路の全てにおいて共通にすることも考えられる。しかし単純にコアを共通にすれば、いずれのセンサコイルも同じ磁束の変化に基づいて電流を検出することになる。
【００１６】
非特許文献２では、並列接続されたチョッパ回路のリアクタ同士が誘導結合する場合について示されているが、センサコイルとの誘導結合についての工夫は示されていない。
【００１７】
以上のことから、本願発明は、リアクタとセンサコイルとの誘導結合を実現するためのコアをチョッパ回路の全てにおいて共通にして、インターリーブ型力率改善回路を小型化しつつ、各々のセンサコイルが自身に対応するリアクタに流れる電流が零となる時点を適切に検出する技術を提供することを目的とする。
【課題を解決するための手段】
【００１８】
この発明にかかるインターリーブ型力率改善回路用インダクタの第１の態様は、第１端子（１０１）と、前記第１端子に接続された第１端と、第２端とを有する第１リアクタ（Ｌｍ）と、前記第１端子に接続された第１端と、第２端とを有する第２リアクタ（Ｌｓ）と、第２端子（１０６）と、前記第２端子に接続された第１端と、第２端とを有する第１センサコイル（Ｔｍ）と、前記第２端子に接続された第１端と、第２端とを有する第２センサコイル（Ｔｓ）と、前記第１リアクタ及び前記第１センサコイル同士を第１結合係数で誘導結合し、前記第２リアクタ及び前記第２センサコイル同士を第２結合係数で誘導結合し、前記第１リアクタと前記第２リアクタとを前記第１端子から見て同極性でかつ前記第１結合係数及び前記第２結合係数のいずれの大きさよりも小さい強さで結合し、前記第１センサコイルと前記第２センサコイルとを前記第２端子から見て同極性でかつ前記第１結合係数及び前記第２結合係数のいずれの大きさよりも小さい強さで結合するコア（１０Ｅ，１０Ｅ１，１０Ｅ２，１０Ｉ，１０Ｉａ，１０Ｉｂ，１０Ｏ）とを備える。
【００１９】
この発明にかかるインターリーブ型力率改善回路用インダクタの第２の態様はその第１の態様であって、前記コアにおいて、前記第１リアクタが発生させる磁束（φｍ）のうち前記第２センサコイルに鎖交しない磁束（φｍｍ）と、前記第２リアクタが発生させる磁束（φｓ）のうち前記第１センサコイルに鎖交しない磁束（φｓｓ）とが流れる磁路が存在する。
【００２０】
この発明にかかるインターリーブ型力率改善回路用インダクタの第３の態様はその第２の態様であって、前記コアは、中央レグと二つの外側レグとを有するＥ形コア（１０Ｅ）と、Ｉ形コア（１０Ｉ）とを備える。前記外側レグの一方には前記第１リアクタ（Ｌｍ）と前記第１センサコイル（Ｔｍ）とが巻回される。前記外側レグの他方には前記第２リアクタ（Ｌｓ）と前記第２センサコイル（Ｔｓ）とが巻回される。前記第１リアクタ及び前記第２リアクタのそれぞれの巻線の巻回方向は、前記Ｉ形コアとは反対側から見て同方向である。前記第１センサコイル及び前記第２センサコイルのそれぞれの巻線の巻回方向は、前記Ｉ形コアとは反対側から見て同方向である。前記中央レグには前記第１リアクタ、前記第２リアクタ、前記第１センサコイル及び前記第２センサコイルのいずれもが巻回されない。前記Ｉ形コアはＥ形コアの一対の外側レグと中央レグとを磁気的に接続するヨークとして機能する。
【００２１】
この発明にかかるインターリーブ型力率改善回路用インダクタの第４の態様はその第２の態様であって、前記コアは、中央レグと二つの外側レグとを有する第１のＥ形コア（１０Ｅ１）と、中央レグと二つの外側レグとを有する第２のＥ形コア（１０Ｅ２）とを備える。前記第１のＥ形コアの前記外側レグの一方には第１のリアクタ（Ｌｍ）が巻回される。前記第１のＥ形コアの前記外側レグの他方には前記第２のリアクタ（Ｌｓ）が巻回される。前記第２のＥ形コアの前記外側レグの一方には前記第１のセンサコイル（Ｔｍ）が巻回される。前記第２のＥ形コアの前記外側レグの他方には第２のセンサコイル（Ｔｓ）が巻回される。前記第１リアクタ及び前記第２リアクタのそれぞれの巻線の巻回方向は、前記第１のＥ形コア側から見て同方向である。前記第１センサコイル及び前記第２センサコイルのそれぞれの巻線の巻回方向は、前記第２のＥ形コア側から見て同方向である。前記第１のＥ形コアの前記中央レグと前記第２のＥ形コアの前記中央レグのいずれにも、前記第１のリアクタ、前記第２のリアクタ、前記第１のセンサコイル、前記第２のセンサコイルのいずれもが巻回されない。前記第１のＥ形コアの前記外側レグの前記一方と、前記第２のＥ形コアの前記外側レグの前記一方とが隣接する。前記第１のＥ形コアの前記外側レグの前記他方と、前記第２のＥ形コアの前記外側レグの前記他方とが隣接する。
【００２２】
この発明にかかるインターリーブ型力率改善回路用インダクタの第５の態様はその第２の態様であって、前記コアはＯ形コア（１０Ｏ）を備え、前記Ｏ形コアの環状形状に沿った一方向について、前記第１リアクタ（Ｌｍ）及び前記第２リアクタ（Ｌｓ）のそれぞれの巻線の巻回方向は、互いに逆方向である。当該一方向について、前記第１センサコイル（Ｔm）及び前記第２センサコイル（Ｔｓ）のそれぞれの巻線の巻回方向は、互いに逆方向である。
【００２３】
この発明にかかるインターリーブ型力率改善回路用インダクタの第６の態様はその第２の態様であって、前記コアはＯ形コア（１０Ｏ）と、第１のＩ形コア（１０Ｉａ）と、第２のＩ形コア（１０Ｉｂ）とを備える。前記第１のＩ形コア及び前記第２のＩ形コアのそれぞれの一端はギャップ（Ｈ２）によって隔てられつつ互いに対向する。前記第１のＩ形コア及び前記第２のＩ形コアのそれぞれの他端は前記Ｏ形コアの内周に隣接する。前記Ｏ形コアには、前記第１のＩ形コア及び前記第２のＩ形コアに対して一方側に、前記第１リアクタ（Ｌｍ）と前記第１センサコイル（Ｔｍ）とが巻回される。他方側には前記第２リアクタ（Ｌｓ）と前記第２センサコイル（Ｔｓ）とが巻回される。前記第１のＩ形コア及び前記第２のＩ形コアのいずれにも、前記第１のリアクタ、前記第２のリアクタ、前記第１のセンサコイル、前記第２のセンサコイルのいずれもが巻回されない。前記第１リアクタ及び前記第２リアクタのそれぞれの巻線の巻回方向は、前記第１Ｉ形コア側から見て同方向である。前記第１センサコイル及び前記第２センサコイルのそれぞれの巻線の巻回方向は、前記第１のＩ形コア１０Ｉａ側から見て同方向である。
【発明の効果】
【００２４】
この発明にかかるインターリーブ型力率改善回路用インダクタの第１の態様は、共通のコアで第１リアクタ、第２リアクタ、第１センサコイル、第２センサコイルを誘導結合するので、その寸法が小さい。そして第１リアクタと第２リアクタとが同極性で結合するものの、第１のリアクタの方が、第２リアクタよりも強く第１センサコイルと結合する。よって第１センサコイルが検出する磁束（φｓｍ＋φｍ）が最小値を採る時点は、第１リアクタが発生する磁束（φｍ）が最小値を採る時点と一致する。同様に、第２センサコイルが検出する磁束（φｍｓ＋φｓ）が最小値を採る時点は、第２リアクタが発生する磁束（φｓ）が最小値を採る時点と一致する。よって第１センサコイルに流れる電流（ｉｍｔ）及び第２センサコイルに流れる電流（ｉｓｔ）を検出することにより、インターリーブ型力率改善回路を臨界モードで使用することに資する。
【００２５】
この発明にかかるインターリーブ型力率改善回路用インダクタの第２の態様は、第１リアクタと第２リアクタとを第１結合係数及び第２結合係数のいずれの大きさよりも小さい強さで結合し、第１センサコイルと第２センサコイルとを第１結合係数及び第２結合係数のいずれの大きさよりも小さい強さで結合することに資する。
【００２６】
この発明にかかるインターリーブ型力率改善回路用インダクタの第３の態様において、Ｅ形コア（１０Ｅ）の中央レグが、第１リアクタが発生させる磁束（φｍ）のうち第２センサコイルに鎖交しない磁束（φｍｍ）と、第２リアクタが発生させる磁束（φｓ）のうち前記第１センサコイルに鎖交しない磁束（φｓｓ）とが流れる磁路として機能する。
【００２７】
この発明にかかるインターリーブ型力率改善回路用インダクタの第４の態様において、第１のＥ形コア（１０Ｅ１）及び第２のＥ形コア（１０Ｅ２）のいずれの中央レグも、第１リアクタが発生させる磁束（φｍ）のうち第２センサコイルに鎖交しない磁束（φｍｍ）と、第２リアクタが発生させる磁束（φｓ）のうち第１センサコイルに鎖交しない磁束（φｓｓ）とが流れる磁路として機能する。
【００２８】
この発明にかかるインターリーブ型力率改善回路用インダクタの第５の態様において、Ｏ形コアにおける漏れ磁束の発生により、第１リアクタが発生させる磁束（φｍ）のうち第２センサコイルに鎖交しない磁束（φｍｍ）と、第２リアクタが発生させる磁束（φｓ）のうち第１センサコイルに鎖交しない磁束（φｓｓ）とが流れる。
【００２９】
この発明にかかるインターリーブ型力率改善回路用インダクタの第６の態様において、第１のＩ形コア及び第２のＩ形コアが、第１リアクタが発生させる磁束（φｍ）のうち第２センサコイルに鎖交しない磁束（φｍｍ）と、第２リアクタが発生させる磁束（φｓ）のうち第１センサコイルに鎖交しない磁束（φｓｓ）とが流れる磁路として機能する。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施の形態が適用されるインターリーブ型力率改善回路の構成を示す回路図である。
【図２】インターリーブ型力率改善回路の動作を示す波形図である。
【図３】本発明の一実施にかかるインダクタの構成の第１例を示す模式図である。
【図４】本発明の一実施にかかるインダクタの構成の第２例を示す模式図である。
【図５】本発明の一実施にかかるインダクタの構成の第１例の変形を示す模式図である。
【図６】本発明の一実施にかかるインダクタの構成の第３例を示す模式図である。
【図７】本発明の一実施にかかるインダクタの構成の第３例を示す模式図である。
【図８】本発明の一実施にかかるインダクタの構成の第１例の他の変形を示す模式図である。
【図９】本発明の一実施にかかるインダクタの構成の第２例の変形を示す模式図である。
【図１０】本発明の一実施にかかるインダクタの構成の第３例の変形を示す模式図である。
【図１１】従来のインターリーブ型力率改善回路の構成を示す回路図である。
【図１２】スイッチング素子のオン／オフ動作と、インダクタ電流の波形との関係を示すタイミングチャートである。
【発明を実施するための形態】
【００３１】
＜インターリーブ型力率改善回路３の動作＞
図１に示されるインターリーブ型力率改善回路３は、スイッチング素子Ｓｍ，Ｓｓ、ダイオードＤｍ，Ｄｓ、インダクタ１０及びコンデンサＣを有している。コンデンサＣには並列に負荷４が接続されている。
【００３２】
整流回路２には交流電源１から交流の入力電流Ｉｉｎが入力する。整流回路２は入力電流Ｉｉｎを例えば全波整流してインダクタ１０へと直流電流を供給する。
【００３３】
インダクタ１０は端子１０１〜１０６と、リアクタＬｍ，Ｌｓ、センサコイルＴｍ，Ｔｓを備える。整流回路２の高電位側出力端（図中「＋」で示す）は端子１０１に接続される。
【００３４】
リアクタＬｍは、端子１０１に接続された第１端と、端子１０２に接続された第２端とを有する。リアクタＬｓは、端子１０１に接続された第１端と、端子１０３に接続された第２端を有する。
【００３５】
センサコイルＴｍは、端子１０６に接続された第１端と、端子１０４に接続された第２端とを有する。センサコイルＴｓは、端子１０６に接続された第１端と、端子１０５に接続された第２端とを有する。
【００３６】
端子１０２にはダイオードＤｍのアノード及びスイッチング素子Ｓｍの一端が接続され、端子１０３にはダイオードＤｓのアノード及びスイッチング素子Ｓｓの一端が接続される。
【００３７】
コンデンサＣの一端にはダイオードＤｍ，Ｄｓのそれぞれのアノードに接続され、コンデンサＣの他端はスイッチング素子Ｓｍ，Ｓｓのそれぞれの他端及び整流回路２の低電位側出力端（図中「−」で示す）に接続される。
【００３８】
インダクタ１０において、黒丸はリアクタＬｍ，Ｌｓ及びセンサコイルＴｍ，Ｔｓ同士の誘導結合の極性を示す。リアクタＬｍ及びセンサコイルＴｍ同士は第１結合係数で誘導結合し、リアクタＬｓ及びセンサコイルＴｓ同士は第２結合係数で誘導結合する。リアクタＬm，Ｌｓ同士は端子１０１から見て同極性で誘導結合する。センサコイルＴm，Ｔｓ同士は端子１０６から見て同極性で誘導結合する。図１では第１結合係数、第２結合係数のいずれも負である場合が示されている（リアクタＬｍの黒丸とセンサコイルＴｍの黒丸とは隣接して示されており、リアクタＬｓの黒丸とセンサコイルＴｓの黒丸とは隣接して示されている）。
【００３９】
但し、リアクタＬm，Ｌｓ同士の誘導結合の強さ、及びセンサコイルＴm，Ｔｓ同士の誘導結合の強さは、いずれも第１結合係数及び第２結合係数のいずれの大きさよりも小さい。
【００４０】
図２は、インターリーブ型力率改善回路３の動作を示す波形図である。スイッチング信号Ｇｍ，Ｇｓの活性／非活性はそれぞれ波形のハイ／ローと対応する。ダイオードＤｍに流れるダイオード電流Ｉｄｍはスイッチング信号Ｇｍが立ち上がる時点ｔ１，ｔ５で立ち下がり、スイッチング信号Ｇｍが立ち下がる時点ｔ２で立ち上がる。ダイオードＤｓに流れるダイオード電流Ｉｄｓはスイッチング信号Ｇｓが立ち上がる時点ｔ３で立ち下がり、スイッチング信号Ｇｓが立ち下がる時点ｔ４で立ち上がる。
【００４１】
ダイオード電流Ｉｄｍは時点ｔ２〜ｔ５において減少し、特にスイッチング信号Ｇｓが活性化する時点ｔ３〜ｔ４において減少率は高まる。同様に、ダイオード電流Ｉｄｓは時点ｔ１〜ｔ３及び時点ｔ４以降において減少し、スイッチング信号Ｇｍが活性化する時点ｔ１〜ｔ２において減少率は高まる。
【００４２】
このようなダイオード電流の減少率の変動は、リアクタＬm，Ｌｓ同士が誘導結合することに起因する。かかる誘導結合によってインダクタ電流Ｉｍ，Ｉｓも、その減少率が変動する。具体的には、インダクタ電流Ｉｍは時点ｔ２〜ｔ５において減少し、特にスイッチング信号Ｇｓが活性化する時点ｔ３〜ｔ４において減少率は高まる。同様に、インダクタ電流Ｉｓは時点ｔ１〜ｔ３及び時点ｔ４以降において減少するが、スイッチング信号Ｇｍが活性化する時点ｔ１〜ｔ２において減少率は高まる。このようなインダクタ電流Ｉｍ，Ｉｓの振る舞いは非特許文献２にも開示されており、公知であるので、詳細な解析は割愛する。
【００４３】
リアクタＬm，Ｌｓにそれぞれインダクタ電流Ｉｍ，Ｉｓが流れることにより、それぞれ磁束φｍ，φｓが発生する。今、簡単のため、第１結合係数が非常に大きくてリアクタＬmとセンサコイルＴmとが密に結合し、センサコイルＴmには磁束φｍが全て鎖交する場合を考察する。
【００４４】
リアクタＬm，Ｌｓ同士の誘導結合の強さや、センサコイルＴm，Ｔｓ同士の誘導結合の強さは、第１結合係数、第２結合係数よりも小さいので、磁束φｓの一部φｓｍ（＜φｓ）がセンサコイルＴｍに鎖交する。以上のことから、センサコイルＴｍに鎖交する磁束はφｍ＋φｓｍとなる。
【００４５】
通常、インターリーブ型力率改善回路３ではリアクタＬm，Ｌｓの特性が等しく設定され、かつ電圧Ｖｄｃを一定に保つ制御が行われるので、インダクタ電流Ｉｍ，Ｉｓのそれぞれが呈する波形は周期の半分の長さで相互にずれている。
【００４６】
よってインダクタ電流Ｉｍ，Ｉｓの和たる入力電流Ｉｉｎはインダクタ電流Ｉｍ，Ｉｓの周期の半分の周期で繰り返される波形を呈する。当該波形は時点ｔ１，ｔ３，ｔ５で最小を採る。
【００４７】
そしてリアクタＬm，Ｌｓの特性が等しく設定されるので、磁束φｍ，φｓはインダクタ電流Ｉｍ，Ｉｓと同様、それぞれが呈する波形は周期の半分の長さで相互にずれている。
【００４８】
よって磁束φｍ＋φｓも入力電流Ｉｉｎと同様に時点ｔ１，ｔ３，ｔ５で最小値を採る波形を呈する。よって磁束φｍ＋φｓが最小値を採るタイミングは、スイッチング信号Ｇｍ，Ｇｓの立ち上がりの基準として採用することはできない。スイッチング素子Ｓｍ，Ｓｓのいずれをオンするのかが区別できないからである。
【００４９】
これに対して、φｍ＋φｓｍは図示されるように、時点ｔ３において採る値よりも、時点ｔ１，ｔ５において採る値の方が小さい。これは以下の理由による。時点ｔ３においてインダクタ電流Ｉｓが零となることを反映して磁束φｓが零となり、磁束φｍ＋φｓｍは磁束φｍと同じ値を採る。他方、時点ｔ１，ｔ５においてはインダクタ電流Ｉｍが零となることを反映して磁束φｍが零となり、磁束φｍ＋φｓｍは磁束φｓｍと同じ値を採る。
【００５０】
上述のように磁束φｍ，φｓは相互に周期の半分でずれているので、時点ｔ１，ｔ５において磁束φｓが採る値は、時点ｔ３において磁束φｍが採る値と等しい。よって時点ｔ１，ｔ５において磁束φｓｍ（＜φｓ）が採る値は時点ｔ３において磁束φｍが採る値よりも小さい。従って、磁束φｍ＋φｓｍは図示されるように、時点ｔ１，ｔ５において最小値を採る。
【００５１】
このようにして磁束φｍ＋φｓｍが最小値をとるタイミングで、スイッチング信号Ｇｍを立ち上がらせ、スイッチング素子Ｓｍをオフからオンへと制御することができる。かかる制御によって、リアクタＬｍ、ダイオードＤｍ、スイッチング素子Ｓｍを有する昇圧チョッパ回路に、臨界モードでの動作をさせることができる。
【００５２】
同様に、第２結合係数が非常に大きくてリアクタＬｓとセンサコイルＴｓとが密に結合し、センサコイルＴｓには磁束φｓが全て鎖交する場合を考察する。
【００５３】
リアクタＬm，Ｌｓ同士の誘導結合の強さや、センサコイルＴm，Ｔｓ同士の誘導結合の強さは、第１結合係数、第２結合係数よりも小さいので、磁束φｍの一部φｍｓ（＜φｍ）がセンサコイルＴｓに鎖交する。そしてセンサコイルＴｓに鎖交する磁束はφｍ＋φｍｓとなる。そして磁束φｓ＋φｍｓが最小値をとるタイミングで、スイッチング信号Ｇｓを立ち上がらせ、スイッチング素子Ｓｓをオフからオンへと制御することができる。かかる制御によって、リアクタＬｓ、ダイオードＤｓ、スイッチング素子Ｓｓを有する昇圧チョッパ回路に、臨界モードでの動作をさせることができる。
【００５４】
以上のように、センサコイルＴｍ，Ｔｓに鎖交する磁束がそれぞれ最小値を採るタイミングを検出することにより、インターリーブ型力率改善回路３にインターリーブ動作をさせることができる。
【００５５】
より具体的には、端子１０６（ここでは接地されている）から端子１０４，１０５にそれぞれ流れる検出電流Ｉｍｔ，Ｉｓｔを検出し、これらが最小値を採るタイミングを検出すればよい。検出電流Ｉｍｔ，Ｉｓｔは、それぞれ磁束φｍ＋φｓｍ及び磁束φｓ＋φｍｓに比例した値を採るからである。
【００５６】
よって制御部６は検出電流Ｉｍｔ，Ｉｓｔを検出し、公知技術によってそれぞれが最小値を採るタイミングを検出し、当該タイミングでそれぞれスイッチング信号Ｇｍ，Ｇｓを立ち上がらせればよい。スイッチング信号Ｇｍ，Ｇｓを立ち下げる技術は図１１を用いて説明したように公知技術であるので、ここでは詳細な説明を割愛する。
【００５７】
以上のようにインダクタ１０によれば、リアクタＬｍとセンサコイルＴｍとの誘導結合、リアクタＬｓとセンサコイルＴｓとの誘導結合を実現するためのコアをチョッパ回路の全てにおいて共通にできる。よってインターリーブ型力率改善回路３０を小型化しつつ、各々のセンサコイルＴｍ，Ｔｓが自身に対応するリアクタＬｍ、Ｌｓに流れる電流が零となる時点を適切に検出することができる。
【００５８】
＜インダクタ１０の具体的構造＞
以下、上述のような誘導結合を実現するためのインダクタ１０の具体的構成について説明する。
【００５９】
図３はインダクタ１０の構成の第１例を示す模式図である。インダクタ１０はＥ形コア１０ＥとＩ形コア１０Ｉとを有している。
【００６０】
Ｅ形コア１０Ｅの外側レグの一方にはリアクタＬｍとセンサコイルＴｍが巻回され、他方にはリアクタＬｓとセンサコイルＴｓが巻回され、中央レグにはリアクタＬｍ，Ｌｓ、センサコイルＴｍ，Ｔｓのいずれも巻回されてはいない。
【００６１】
Ｉ形コア１０ＩはＥ形コア１０Ｅの一対の外側レグと中央レグとを磁気的に接続するヨークとして機能する。
【００６２】
リアクタＬm，Ｌｓ同士が端子１０１から見て同極性で誘導結合すべく、リアクタＬm，Ｌｓのそれぞれの巻線の巻回方向は、端子１０１からみて同方向、ここではＩ形コア１０Ｉとは反対側から見て時計回り方向である。センサコイルＴm，Ｔｓ同士が端子１０６から見て同極性で誘導結合すべく、センサコイルＴm，Ｔｓのそれぞれの巻線の巻回方向は、端子１０６からみて同方向、ここではＩ形コア１０Ｉとは反対側から見て反時計回り方向である。
【００６３】
このようにリアクタＬmとセンサコイルＴmのそれぞれの巻線は同じレグに巻回されるものの、それらの巻回方向は相互に反対向きであるので、端子１０１からインダクタ電流Ｉｍが流れるときには端子１０６から検出電流Ｉｍｔが流れる。また、リアクタＬｓとセンサコイルＴｓのそれぞれの巻線は同じレグに巻回されるものの、それらの巻回方向は相互に反対向きであるので、端子１０１からインダクタ電流Ｉｓが流れるときには端子１０６から検出電流Ｉｓｔが流れる。
【００６４】
リアクタＬmとセンサコイルＴmのそれぞれの巻線の巻回方向は相互に同方向であったり、リアクタＬｓとセンサコイルＴｓのそれぞれの巻線の巻回方向は相互に同方向であったりしてもよい。この場合、制御部６は検出電流Ｉｍｔ，Ｉｓｔの絶対値が最小値を採るタイミングを検出し、当該タイミングでそれぞれスイッチング信号Ｇｍ，Ｇｓを立ち上がらせればよい。
【００６５】
磁束φｍ，φｓは、それぞれ白抜き矢印、及び白抜き破線矢印で示される。Ｅ形コア１０Ｅの中央レグには磁束φｍのうち、リアクタＬｓ、センサコイルＴｓに鎖交しない磁束φｍｍ（＝φｍ−φｍｓ）が流れる。更に中央レグには磁束φｓのうち、リアクタＬｍ、センサコイルＴｍに鎖交しない磁束φｓｓ（＝φｓ−φｓｍ）も流れる。
【００６６】
このように磁束φｍｍ，φｓｓが流れる中央レグが存在することにより、リアクタＬm，Ｌｓ同士の誘導結合の強さや、センサコイルＴm，Ｔｓ同士の誘導結合の強さは、第１結合係数、第２結合係数よりも小さくすることができる。
【００６７】
第１結合係数、第２結合係数を大きくするためには、例えばリアクタＬｍ、センサコイルＴｍのそれぞれの巻線を重ねて巻回したり、リアクタＬｓ、センサコイルＴｓのそれぞれの巻線を重ねて巻回したりすればよい。これは以下の他例でも同様である。
【００６８】
図４はインダクタ１０の構成の第２例を示す模式図である。インダクタ１０はＥ形コア１０Ｅ１，１０Ｅ２を有している。
【００６９】
Ｅ形コア１０Ｅ１の外側レグの一方にはリアクタＬｍが巻回され、他方にはリアクタＬｓが巻回される。Ｅ形コア１０Ｅ２の外側レグの一方にはセンサコイルＴｍが巻回され、他方にはセンサコイルＴｓが巻回される。Ｅ形コア１０Ｅ１の外側レグの一方とＥ形コア１０Ｅ２の外側レグの一方とが隣接し、Ｅ形コア１０Ｅ１の外側レグの他方とＥ形コア１０Ｅ２の外側レグの他方とが隣接し、Ｅ形コア１０Ｅ１の中央レグとＥ形コア１０Ｅ２の中央レグとが隣接する。Ｅ形コア１０Ｅ１の中央レグとＥ形コア１０Ｅ２の中央レグのいずれにも、リアクタＬｍ，Ｌｓ、センサコイルＴｍ，Ｔｓのいずれもが巻回されてはいない。
【００７０】
リアクタＬm，Ｌｓのそれぞれの巻線の巻回方向は、端子１０１からみて同方向、ここではＥ形コア１０Ｅ１側から見て時計回り方向である。センサコイルＴm，Ｔｓ同士が端子１０６から見て同極性で誘導結合すべく、センサコイルＴm，Ｔｓのそれぞれの巻線の巻回方向は、端子１０６からみて同方向、ここではＥ形コア１０Ｅ２側から見て時計回り方向である。
【００７１】
このように組み合わされたＥ形コア１０Ｅ１，１０Ｅ２のいずれの中央レグも、磁束φｍｍ，φｓｓが流れる磁路となる。よって第２例も図３で示された第１例と同様に機能することは明白であり、第１例と同様に、リアクタＬm，Ｌｓ同士の誘導結合の強さや、センサコイルＴm，Ｔｓ同士の誘導結合の強さは、第１結合係数、第２結合係数よりも小さくすることができる。
【００７２】
図５は図３で示された第１例の変形の一つを示す模式図であり、Ｅ形コア１０Ｅの中央レグとＩコア１０Ｉとの間にギャップＨ１が存在する場合の構成を示す。このようにギャップＨ１が存在しても、磁束φｍｍ，φｓｓが中央レグに流れる限り、φｍｓ＜φｍ，φｓｍ＜φｓが成立し、インダクタ１０としての機能が果たされる。
【００７３】
図６はインダクタ１０の構成の第３例を示す模式図である。インダクタ１０はＯ形コア１０ＯとＩ形コア１０Ｉａ，１０Ｉｂとを有している。Ｉ形コア１０Ｉａ，１０Ｉｂのそれぞれの一端はギャップＨ２によって隔てられつつ互いに対向する。Ｉ形コア１０Ｉａ，１０Ｉｂのそれぞれの他端はＯ形コア１０Ｏの内周に隣接する。
【００７４】
Ｏ形コア１０ＯにはＩ形コア１０Ｉａ，１０Ｉｂに対して一方側に、リアクタＬｍとセンサコイルＴｍが巻回され、他方側にはリアクタＬｓとセンサコイルＴｓが巻回される。Ｉ形コア１０Ｉａ，１０ＩｂにはリアクタＬｍ，Ｌｓ、センサコイルＴｍ，Ｔｓのいずれも巻回されてはいない。
【００７５】
リアクタＬm，Ｌｓ同士が端子１０１から見て同極性で誘導結合すべく、リアクタＬm，Ｌｓのそれぞれの巻線の巻回方向は、端子１０１からみて同方向、ここではＩ形コア１０Ｉａ側から見て時計回り方向である。センサコイルＴm，Ｔｓ同士が端子１０６から見て同極性で誘導結合すべく、センサコイルＴm，Ｔｓのそれぞれの巻線の巻回方向は、端子１０６からみて同方向、ここではＩ形コア１０Ｉａ側から見て反時計回り方向である。
【００７６】
また、Ｏ形コア１０Ｏに関してみれば、Ｏ形コア１０Ｏの環状形状に沿った一方向について、リアクタＬm，Ｌｓのそれぞれの巻線の巻回方向は、互いに逆方向となる。また当該一方向について、センサコイルＴm，Ｔｓのそれぞれの巻線の巻回方向は、互いに逆方向となる。
【００７７】
図７もインダクタ１０の構成の第３例を示す模式図である。図６においてＯ形コア１０Ｏ及びＩ形コア１０Ｉａ，１０Ｉｂで構成された形状を、二つのＥ型コアＥ１，Ｅ２で形成している。
【００７８】
図７に示された構成は、図４に示された第２例のＥ形コア１０Ｅ１の中央レグとＥ形コア１０Ｅ２の中央レグとが隣接せずにギャップＨ２によって隔てられつつ互いに対向する点で相違する。その他、リアクタＬｍ，Ｌｓ、センサコイルＴｍ，Ｔｓが巻回される位置、巻回方向については第２例と同様であるので、詳細な説明は省略する。
【００７９】
このように組み合わされたＯ形コア１０Ｏ及びＩ形コア１０Ｉａ，１０Ｉｂ、あるいはＥ形コア１０Ｅ１，１０Ｅ２も、図５で示された第１例の変形と同様に機能することは明白であり、第１例と同様に、リアクタＬm，Ｌｓ同士の誘導結合の強さや、センサコイルＴm，Ｔｓ同士の誘導結合の強さは、第１結合係数、第２結合係数よりも小さくすることができる。
【００８０】
図８は図３で示された第１例の他の変形を示す模式図であり、Ｅ形コア１０Ｅの中央レグとＩコア１０Ｉとの間にギャップＨ１が、Ｅ形コア１０Ｅの一対の外側レグとＩコア１０Ｉとの間にギャップＨ３，Ｈ４が、それぞれ存在する場合の構成を示す。このようにギャップＨ１，Ｈ３，Ｈ４が存在しても、磁束φｍｍ，φｓｓが中央レグに流れる限り、φｍｓ＜φｍ，φｓｍ＜φｓが成立し、インダクタ１０としての機能が果たされる。
【００８１】
図９は図４で示された第２例の変形の一つを示す模式図であり、Ｅ形コア１０Ｅ１，１０Ｅ２の間には、対応するレグ同士の間にギャップＨ２，Ｈ５，Ｈ６が、それぞれ存在する場合の構成を示す。このようにリアクタＬｍが設けられるコア１０Ｅ１と、センサコイルＴｍが設けられるコア１０Ｅ２との間にギャップＨ５が存在する場合には、磁束φｍの全てがセンサコイルＴｍに鎖交するとは限らない。リアクタＬｓが設けられるコア１０Ｅ１と、センサコイルＴｓが設けられるコア１０Ｅ２との間にギャップＨ５が存在する場合には、磁束φｍの全てがセンサコイルＴｍに鎖交するとは限らない。
【００８２】
このような場合でも磁束φｍｍ，φｓｓが流れれば、センサコイルＴｍに鎖交する磁束は磁束φｍ＋φｓｍに比例し、センサコイルＴｓに鎖交する磁束は磁束φｓ＋φｍｓに比例するので、インダクタ１０としての機能が果たされる。
【００８３】
図１０は第３例の変形を示す模式図である。インダクタ１０はＯ形コア１０Ｏを有するものの、Ｉ形コア１０Ｉａ，１０Ｉｂを有していない。Ｏ形コア１０Ｏの環状形状に沿った一方向について、リアクタＬm，Ｌｓのそれぞれの巻線の巻回方向は、互いに逆方向となる。また当該一方向について、センサコイルＴm，Ｔｓのそれぞれの巻線の巻回方向は、互いに逆方向となる。
【００８４】
このような場合でも、例えば磁気飽和によっていわゆる漏れ磁束として磁束φｍｍ，φｓｓが流れれば、φｍｓ＜φｍ，φｓｍ＜φｓが成立し、インダクタ１０としての機能が果たされる。
【００８５】
以上のように、インダクタ１０は、ギャップが設けられる場合はあるものの、共通のコアでリアクタＬｍ、Ｌｓ、センサコイルＴｍ，Ｔｓを誘導結合するので、その寸法が小さい。そしてセンサコイルＴｍが検出する磁束（φｓｍ＋φｍ）が最小値を採る時点は、リアクタＬｍが発生する磁束φｍが最小値を採る時点と一致する。同様に、センサコイルＴｓが検出する磁束（φｓ＋φｍｓ）が最小値を採る時点は、リアクタＬｓが発生する磁束φｓが最小値を採る時点と一致する。よってインダクタ１０を採用することで、センサコイルＴｍに流れる検出電流Ｉｍｔ及びセンサコイルＴｓに流れる検出電流ｉｓｔを検出することにより、インターリーブ型力率改善回路３０を臨界モードで使用する制御ができる。
【００８６】
また、リアクタＬｍが発生させる磁束φｍのうちセンサコイルＴｓに鎖交しない磁束φｍｍと、リアクタＬｓが発生させる磁束φｓのうちセンサコイルＴｍに鎖交しない磁束φｓｓとが流れる磁路が存在することは、リアクタＬｍ，Ｌｓ同士を第１結合係数及び第２結合係数のいずれの大きさよりも小さい強さで結合し、センサコイルＴｍ，Ｔｓ同士を第１結合係数及び第２結合係数のいずれの大きさよりも小さい強さで結合することに資する。
【符号の説明】
【００８７】
１０１〜１０６  端子
Ｌｍ，Ｌｓ  リアクタ
Ｔｍ，Ｔｓ  センスコイル
１０Ｅ，１０Ｅ１，１０Ｅ２  Ｅ形コア
１０Ｉ，１０Ｉａ，１０Ｉｂ  Ｉ形コア
１０Ｏ  Ｏ形コア
【図１】
0005919748.tif 000002
【図２】
0005919748.tif 000003
【図３】
0005919748.tif 000004
【図４】
0005919748.tif 000005
【図５】
0005919748.tif 000006
【図６】
0005919748.tif 000007
【図７】
0005919748.tif 000008
【図８】
0005919748.tif 000009
【図９】
0005919748.tif 000010
【図１０】
0005919748.tif 000011
【図１１】
0005919748.tif 000012
【図１２】
0005919748.tif 000013