(57)【特許請求の範囲】
【請求項１】
多数の離散データからなる正弦波の波形データを記憶する正弦波記憶手段と、
上記離散データのいずれかを指定する波形ポインタを生成する波形ポインタ生成手段と、
上記波形ポインタが指定する上記離散データを上記正弦波記憶手段から読み出し、基準波形を生成する基準波形生成手段と、
上記基準波形に基づいて動作するインバータを有する主回路と、
商用電源に接続されたバイパス回路と、
上記バイパス回路及び上記主回路のいずれかを選択的に負荷に接続する出力切替手段とを備えた無停電電源装置において、
上記商用電源の電圧波形の位相基準点を検出する位相基準点検出手段と、
上記位相基準点の検出時における上記波形ポインタに基づいて、上記基準波形及び上記商用電源の位相差を求める位相差検出手段と、
上記位相差に基づいて、上記波形ポインタのステップ幅を求めるステップ幅算出手段とを備え、
一定の読出周期ごとに、上記波形ポインタ生成手段が上記波形ポインタを上記ステップ幅ごとに変化させ、上記基準波形生成手段が上記離散データを読み出すことを特徴とする無停電電源装置。
【請求項２】
上記ステップ幅算出手段は、上記基準波形の周波数が予め定められた許容範囲を越えないように、上記ステップ幅を変化させることを特徴とする請求項１に記載の無停電電源装置。
【請求項３】
キャリア周期ごとにキャリア信号を生成するキャリア信号生成手段と、
上記キャリア信号及び上記基準波形に基づいてＰＷＭ信号を生成し、上記インバータを制御するインバータ制御手段を備え、
上記読出周期は上記キャリア周期よりも長いことを特徴とする請求項１又は２に記載の無停電電源装置。
【請求項４】
上記位相基準点検出手段は、上記位相基準点として、上記商用電源のゼロクロス点を検出することを特徴とする請求項３に記載の無停電電源装置。
【請求項５】
多数の離散データからなる正弦波の波形データを記憶する正弦波記憶手段と、
上記離散データのいずれかを指定する波形ポインタを生成する波形ポインタ生成手段と、
上記波形ポインタが指定する上記離散データを上記正弦波記憶手段から読み出し、基準波形を生成する基準波形生成手段と、
上記基準波形に基づいて動作するインバータを有する主回路と、
商用電源に接続されたバイパス回路と、
上記バイパス回路及び上記主回路のいずれかを選択的に負荷に接続する出力切替手段とを備えた無停電電源装置の同期制御方法において、
上記商用電源の位相基準点を検出し、
上記位相基準点の検出時における上記波形ポインタに基づいて、上記基準波形及び上記商用電源の位相差を求め、
上記位相差に基づいて、上記波形ポインタのステップ幅を求め、
一定の読出周期ごとに、上記波形ポインタを上記ステップ幅ごとに変化させ、
上記読出周期ごとに、上記基準波形生成手段が上記離散データを読み出すことを特徴とする無停電電源装置の同期制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無停電電源装置及びその同期制御方法に係り、さらに詳しくは、インバータの出力電圧波形を商用電源と同期させる無停電電源装置の改良に関する。
【背景技術】
【０００２】
一般に、無停電電源装置は、コンバータ、二次電池及びインバータを含む主回路に加えて、入出力端子間を直結するバイパス回路を備え、主回路及びバイパス回路を切り替えることができる。例えば、主回路の使用中に何らかの異常が発生し、インバータ出力を継続できなくなれば、主回路からバイパス回路への切り替えが行われる。このような切り替えを速やかに行うためには、主回路及びバイパス回路の位相を一致させておく必要がある。このため、ＰＬＬ（Phase Locked Loop）を用いて、インバータの同期制御（バイパス同期制御）を行い、インバータの出力電圧波形の位相を商用電源と一致させている（例えば、特許文献１）。
【０００３】
インバータは、基準波形信号Ｇｓに基づいて駆動され、基準波形信号Ｇｓは、正弦波を構成するＮｄ個の離散データをＲＯＭから順に読み出すことにより生成される。このため、基準波形信号Ｇｓの周期が５０Ｈｚ、離散データの数Ｎｄが２５６個であれば、ＲＯＭの読出周期は７８．１μ秒、離散データの処理周波数は１２．８ｋＨｚ（＝５０×２５６Ｈｚ）となる。
【０００４】
ただし、ＰＬＬによるバイパス同期制御を行うためには、基準波形信号Ｇｓの周波数を変化させる必要があり、離散データの処理周波数をＭ倍にすれば、１／Ｍ倍を最小単位として、基準波形信号Ｇｓの周波数を変化させることができる。バイパス同期制御における実用的な制御精度を確保するためには、Ｍを３００以上にする必要があり、離散データの処理周波数は３．８４ＭＨｚ（＝５０×２５６×３００Ｈｚ）以上になる。
【０００５】
つまり、バイパス同期制御をデジタル処理で実現しようとした場合、商用電源が５０Ｈｚ又は６０Ｈｚという低い周波数であるにもかかわらず、インバータの基準波形信号Ｇｓの生成処理に数ＭＨｚという高い動作周波数が必要になり、デジタル処理で実現しようとすれば、製造コストを増大させてしまうという問題があった。
【０００６】
また、ＰＬＬを利用した同期制御は、位相差に基づいて発振周波数を制御するフィードバック制御であるから、位相が一致した結果として、周波数も一致するというものである。このため、例えば周波数が大きくずれていれば、周波数及び位相がともに一致して安定する整定状態に達するまでに長い時間を要する場合があった。特に、商用系統の周期は、５０Ｈｚ又は６０Ｈｚという比較的長い周期であるため、整定に至るまでに１分以上の時間がかかる場合もあるという問題があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平８−１２６２２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記の事情に鑑みてなされたものであり、無停電電源装置を安価に提供することを目的とする。特に、インバータ制御用のデジタル回路の動作周波数を抑制することを目的とする。また、本発明は、インバータ出力の商用電源に対する同期制御の整定時間を短縮することを目的とする。
【課題を解決するための手段】
【０００９】
第１の本発明による無停電電源装置は、多数の離散データからなる正弦波の波形データを記憶する正弦波記憶手段と、上記離散データのいずれかを指定する波形ポインタを生成する波形ポインタ生成手段と、上記波形ポインタが指定する上記離散データを上記正弦波記憶手段から読み出し、基準波形を生成する基準波形生成手段と、上記基準波形に基づいて動作するインバータを有する主回路と、商用電源に接続されたバイパス回路と、上記バイパス回路及び上記主回路のいずれかを選択的に負荷に接続する出力切替手段とを備えた無停電電源装置において、上記商用電源の電圧波形の位相基準点を検出する位相基準点検出手段と、上記位相基準点の検出時における上記波形ポインタに基づいて、上記基準波形及び上記商用電源の位相差を求める位相差検出手段と、上記位相差に基づいて、上記波形ポインタのステップ幅を求めるステップ幅算出手段とを備え、一定の読出周期ごとに、上記波形ポインタ生成手段が上記波形ポインタを上記ステップ幅ごとに変化させ、上記基準波形生成手段が上記離散データを読み出すように構成される。
【００１０】
この様な構成により、波形ポインタのステップ幅に応じて、基準波形の周波数を変化させることにより、商用電源の周波数にかかわらず、正弦波記憶手段から離散データを読み出す読出周期を一定にすることができる。従って、基準波形を商用電力と同期させる同期制御において、インバータの基準波形を生成するデジタル処理を低い動作周波数で実現することができ、安価な回路を利用することができる。従って、無停電電源装置の製造コストを低減することができる。
【００１５】
第２の本発明による無停電電源装置は、上記構成に加えて、上記ステップ幅算出手段が、上記基準波形の周波数が予め定められた許容範囲を越えないように、上記ステップ幅を変化させるように構成される。
【００１６】
この様な構成により、インバータの周波数が許容範囲を越えないように、ステップ幅を算出することができる。
【００１７】
第３の本発明による無停電電源装置は、上記構成に加えて、キャリア周期ごとにキャリア信号を生成するキャリア信号生成手段と、上記キャリア信号及び上記基準波形に基づいてＰＷＭ信号を生成し、上記インバータを制御するインバータ制御手段を備え、上記読出周期は上記キャリア周期よりも長い。
【００１８】
第４の本発明による無停電電源装置は、上記構成に加えて、上記位相基準点検出手段が、上記位相基準点として、上記商用電源のゼロクロス点を検出するように構成される。
【００１９】
第５の本発明による無停電電源装置の同期制御方法は、多数の離散データからなる正弦波の波形データを記憶する正弦波記憶手段と、上記離散データのいずれかを指定する波形ポインタを生成する波形ポインタ生成手段と、上記波形ポインタが指定する上記離散データを上記正弦波記憶手段から読み出し、基準波形を生成する基準波形生成手段と、上記基準波形に基づいて動作するインバータを有する主回路と、商用電源に接続されたバイパス回路と、上記バイパス回路及び上記主回路のいずれかを選択的に負荷に接続する出力切替手段とを備えた無停電電源装置の同期制御方法において、上記商用電源の位相基準点を検出し、上記位相基準点の検出時における上記波形ポインタに基づいて、上記基準波形及び上記商用電源の位相差を求め、上記位相差に基づいて、上記波形ポインタのステップ幅を求め、一定の読出周期ごとに、上記波形ポインタを上記ステップ幅ごとに変化させ、上記読出周期ごとに、上記基準波形生成手段が上記離散データを読み出すように構成される。
【発明の効果】
【００２０】
本発明によれば、波形ポインタのステップ幅に応じて、基準波形の周波数を変化させることにより、商用電源の周波数にかかわらず、正弦波記憶手段から離散データを読み出す読出周期を一定にすることができる。従って、基準波形を商用電力と同期させる同期制御において、インバータの基準波形を生成するデジタル処理を低い動作周波数で実現することができ、安価な回路を利用することができる。従って、無停電電源装置の製造コストを低減することができる。
【００２１】
また、本発明によれば、商用電源の周期を求め、当該周期に基づいて基準波形の周波数を制御している。このため、位相差のみに基づいて基準波形の周波数を制御する従来の無停電電源装置に比べて、整定時間を短縮することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態による無停電電源装置１００の一構成例を示したブロック図である。
【図２】図１の基準波形発生回路１６の一構成例を示したブロック図である。
【図３】図２の基準波形発生回路１６におけるステップ幅Ｄの算出処理の動作の一例を示したフローチャートである。
【図４】正弦波記憶部２５に保持されている波形データの一例を示した図である。
【図５】図１の無停電電源装置１００における主要な信号波形を示したタイミングチャートである。
【図６】波形ポインタＰの波形の他の例を示した図である。
【図７】位相差θｏの状態で同期制御を開始して同期状態で整定するまでの様子の一例を模式的に示した説明図である。
【図８】本発明の実施の形態２による無停電電源装置１０１の動作を示した説明図である。
【発明を実施するための形態】
【００２３】
実施の形態１．
図１は、本発明の実施の形態１による無停電電源装置１００の一構成例を示したブロック図である。この無停電電源装置１００は、商用系統に接続され、商用電源が供給される入力端子Ｔｉと、負荷が接続される出力端子Ｔｏと、互いに並列に接続された主回路Ｃｍ及びバイパス回路Ｃｂとを備えている。入力端子Ｔｉには、主回路Ｃｍ及びバイパス回路Ｃｂがそれぞれ接続され、出力端子Ｔｏには、切り替えスイッチ１３ａを介して、主回路Ｃｍ及びバイパス回路Ｃｂがそれぞれ接続されている。
【００２４】
主回路Ｃｍは、交流電力を直流電力に変換するコンバータ１０と、変換後の直流電力により充電される二次電池１１と、直流電力を交流電力に変換するインバータ１２とを備え、定常時には、コンバータ１０及びインバータ１２を介して、商用電源を負荷に供給し、停電時には、インバータ１２を介して、二次電池１１の電力を負荷に供給する。また、バイパス回路Ｃｂは、入力端子Ｔｉ及び出力端子Ｔｏを直結し、コンバータ１０及びインバータ１２を介在させることなく、商用電源を負荷に供給する回路であり、主回路Ｃｍが正常に動作しない場合に用いられる。
【００２５】
切り替えスイッチ１３ａは、出力端子Ｔｏに対し、主回路Ｃｍ又はバイパス回路Ｃｂのいずれか一方を選択的に接続する出力選択手段であり、接点式リレーが用いられる。この切り替えスイッチ１３ａを用いることにより、例えば、主回路Ｃｍが正常に動作していれば、主回路Ｃｍを出力端子Ｔｏに接続し、主回路Ｃｍに異常が発生すれば、バイパス回路Ｃｂを出力端子Ｔｏに接続することができる。また、定常時にはバイパス回路Ｃｂを出力端子Ｔｏに接続し、停電発生時には主回路Ｃｍを出力端子Ｔｏに接続することもできる。
【００２６】
双方向サイリスタ１３ｂは、切り替えスイッチ１３ａと並列にバイパス回路Ｃｂ及び出力端子Ｔｏを接続する無接点リレーであり、切り替えスイッチ１３ａよりも高速に動作させることができるため、切り替えスイッチ１３ａの切り替え時における瞬時停電を防止するために用いられる。
【００２７】
位相基準点検出回路１４は、商用電源の位相基準点を検出するための手段であり、電圧変換を行うトランス１４０と、高周波成分を除去するローパスフィルタ１４１と、電圧波形のゼロクロス点を検出するゼロクロス検出部１４２とを備え、ゼロクロス信号Ｇｚを生成している。ここでは、商用電源の電圧波形が接地レベルと交差するゼロクロス点を位相基準点とし、その検出タイミングを示すゼロクロス信号Ｇｚを生成している。なお、本実施の形態では、ゼロクロス信号Ｇｚの立ち上がりエッジのみを位相基準点として利用するが、立ち下がりエッジを利用することもできる。また、位相基準点は、位相差を求めるための基準となる位相であり、検出可能な予め定められた位相であればよく、ゼロクロス点のみに限定されない。
【００２８】
基準波形発生回路１６は、ゼロクロス信号Ｇｚに基づいて、インバータ１２を制御するための基準波形信号Ｇｓを生成するインバータ制御手段であり、８ビットマイコンのような安価なデジタル制御回路によって構成される。基準波形信号Ｇｓは、インバータ制御用の基準波形を示す信号であり、ＰＷＭ駆動回路１５の入力信号として用いられ、インバータ１２の電圧波形の位相は基準波形の位相と一致している。このため、基準波形の位相を商用電源の電圧波形と一致させれば、インバータ出力及び商用電源の位相を一致させることができる。なお、基準波形信号Ｇｓの振幅は、商用電源の振幅にかかわらず、インバータ出力が予め定められた定格電圧となるように制御される。
【００２９】
ＰＷＭ駆動回路１５は、インバータ１２を駆動するためのＰＷＭ信号Ｇｐを生成するインバータ駆動手段であり、コンパレータ１５０及びキャリア発生回路１５１からなる。キャリア発生回路１５１は、三角波又はノコギリ波からなるキャリア信号Ｇｃを生成し、コンパレータ１５０は、このキャリア信号Ｇｃと、基準波形信号Ｇｓとを比較する。この比較結果が、ＰＷＭ信号Ｇｐとして、インバータ１２へ出力される。なお、静音動作の観点から、キャリア周波数は、一般的な可聴帯域の上限である２０ｋＨｚ以上にしておくことが望ましい。
【００３０】
図２は、図１の基準波形発生回路１６の一構成例を示したブロック図である。この基準波形発生回路１６は、周期検出部２１、位相差検出部２２、ステップ幅算出部２３、波形ポインタ生成部２４、正弦波記憶部２５及びＤ／Ａ変換器２６によって構成される。
【００３１】
本実施の形態では、基準波形発生回路１６として、８ビットマイコンが用いられるものとする。また、ゼロクロス信号Ｇｚは、上記マイコン内のマイクロプロセッサＭＰに対する割込信号として入力され、周期検出部２１、位相差検出部２２、ステップ幅算出部２３及び波形ポインタ生成部２４は、上記マイクロプロセッサＭＰによるソフトウエア処理として実現されるものとする。
【００３２】
正弦波記憶部２５は、多数の離散データからなる正弦波の波形データを記憶する記憶手段であり、本実施の形態では、Ｎｄ個の離散データを保持するＲＯＭが用いられるものとする。これらの離散データは、一定の読出周期ｔｓごとに読み出され、多数の離散データの時系列的な配列からなる基準波形信号Ｇｓが生成される。
【００３３】
例えば、商用電源の周波数が５０Ｈｚ、その周期Ｔｃ内に読み出される離散データの数Ｎｓが２５６個であるとすれば、正弦波記憶部２５の読出周期ｔｓは７８．１μ秒（１２．８ｋＨｚ）となる。
【００３４】
離散データの読出処理は、ＰＷＭ信号Ｇｐと同期している必要はなく、ここでは、読出周期ｔｓがキャリア周期よりも長く、離散データは、キャリア信号とは非同期で読み出されるものとする。読み出された離散データは、Ｄ／Ａ変換器２６によりアナログ信号に変換され、基準波形信号Ｇｓが生成される。なお、ＰＷＭ駆動回路１５もデジタル処理回路である場合には、Ｄ／Ａ変換器２６を省略できることは言うまでもない。
【００３５】
波形ポインタ生成部２４は、ステップ幅算出部２３が求めたステップ幅Ｄに基づいて、波形ポインタＰを求める。波形ポインタＰは、正弦波記憶部２５内の離散データを指定するポインタであり、波形ポインタＰによって指定された離散データが、正弦波記憶部２５から読み出される。波形ポインタＰの更新は、上記読出周期ｔｓごとに、波形ポインタＰにステップ幅Ｄを加えることにより行われる。従って、ステップ幅Ｄを変化させれば、正弦波記憶部２５の読出周期ｔｓを変化させることなく、基準波形信号Ｇｓの周波数を変化させることができる。
【００３６】
また、波形ポインタ生成部２４は、正弦波記憶部２５のアドレス範囲（１〜Ｎｄ）内において、波形ポインタＰをサイクリックに変化させている。つまり、ステップ幅Ｄを加算した結果、波形ポインタＰが最大アドレスＮｄを越えることになった場合には、Ｐ−Ｎｄが新たな波形ポインタとなる。
【００３７】
また、正弦波記憶部２５が保持するデータ数Ｎｄは、商用電源の周期Ｔｃ内に読み出されるデータ数Ｎｓと同一であってもよいが、より多くすれば、制御精度を向上させることができる。さらに、ステップ幅算出部２３がステップ幅Ｄを少数点以下のｎ桁まで算出し、波形ポインタ生成部２４も波形ポインタＰを小数点以下のｎ桁まで算出すれば、制御精度を向上させることができる。
【００３８】
周期検出部２１は、ゼロクロス信号Ｇｚに基づいて、商用電源の周期Ｔｃを検出する。例えば、時間経過を計測するカウンタを用いて、ゼロクロス信号Ｇｚが入力される時間間隔を求めることにより、商用電源の周期Ｔｃを得ることができる。
【００３９】
位相差検出部２２は、ゼロクロス信号Ｇｚに基づいて、商用電源に対するインバータ出力の位相差θを検出する。位相差θは、商用電源及びインバータ出力の間の位相基準点のずれとして求められる。正弦波記憶部２５内に保持されている波形データのゼロクロス点は既知であるから、ゼロクロス信号Ｇｚの入力時における波形ポインタＰと、基本波形のゼロクロス点に相当する波形ポインタＰｚとの差を求めれば、商用電源及びインバータ出力の位相差θが得られる。
【００４０】
ステップ幅算出部２３は、周期Ｔｃ及び位相差θに基づいて、波形ポインタＰのステップ幅Ｄを算出する。ステップ幅Ｄは、波形ポインタＰの更新時における増分であり、周期Ｔｃごとに更新される。このステップ幅算出部２３は、周波数調整量算出部２３１、位相調整量算出部２３２、加算器２３３及びリミッタ２３４からなる。
【００４１】
周波数調整量算出部２３１は、周期検出部２１によって検出された周期Ｔｃに基づいて、周波数調整量Ｄ１を求める演算手段である。周波数調整量Ｄ１は、周期Ｔｃの基準波形信号Ｇｓを生成するためのステップ幅Ｄである。周期Ｔｃの期間内に正弦波記憶部２５から読み出されるデータ数はＴｃ／ｔｓ個であるから、Ｄ１＝Ｎｄ×ｔｓ／Ｔｃと表すことができる。ここで、Ｎｄ×ｔｓは一定であるから、定数ｋ１を用いてＤ１＝ｋ１／Ｔｃと表すことができる。つまり、周期Ｔｃが与えられれば、周波数調整量Ｄ１を演算により直ちに求めることができ、ステップ幅Ｄを周波数調整量Ｄ１にすれば、商用電源及びインバータ出力の周波数を一致させることができる。
【００４２】
位相調整量算出部２３２は、位相差検出部２２によって検出された位相差θに基づいて、位相調整量Ｄ２を求める演算手段である。位相調整量Ｄ２は、商用電源及び基準波形信号Ｇｓの位相差θを低減させるためにステップ幅Ｄを増減させる調整量であり、位相差θに基づく演算で求められる。位相調整量Ｄ２は、定数ｋ２を用いてＤ２＝ｋ２×θと表すことができる。この定数ｋ２は、ＰＩＤ制御における比例係数に相当する。
【００４３】
加算器２３３は、周波数調整量Ｄ１及び位相調整量Ｄ２の加算を行う演算手段であり、周波数調整量Ｄ１及び位相調整量Ｄ２の和として、ステップ幅Ｄが求められる。
【００４４】
リミッタ２３４は、インバータ出力の周波数が予め定められた許容範囲内になるように、基準波形信号Ｇｓの周波数を制限する周波数制限手段である。この種の無停電電源装置は、出力電圧が定電圧定周波数であることを要求されている場合が多い。このため、ステップ幅Ｄが予め定められた許容範囲Ｄmin〜Ｄmax内となるように、ステップ幅Ｄを制限している。例えば、周波数の許容誤差が±１％であれば、ステップ幅Ｄは、リミッタ２３４により、定格周波数に相当するステップ幅の９９％〜１０１％の範囲内に制限される。
【００４５】
図３のステップＳ１０１〜Ｓ１０９は、図２の基準波形発生回路１６におけるステップ幅Ｄの算出処理の動作の一例を示したフローチャートであり、ゼロクロス信号Ｇｚが割込信号として入力されたときに、図２のマイクロプロセッサＭＰにおいて実行される処理が示されている。
【００４６】
最初にゼロクロス信号Ｇｚが入力された場合、交流電源の周期Ｔｃを求めることができないため、ゼロクロス信号Ｇｚの入力タイミングを記憶して当該割込処理を終了する（ステップＳ１０１）。一方、２回目以降にゼロクロス信号Ｇｚが入力された場合には、ゼロクロス信号Ｇｚの入力タイミングに基づいて、周期Ｔｃ及び位相差θが検出される。
【００４７】
商用電源の周期Ｔｃは、ゼロクロス信号Ｇｚが入力される時間間隔であるため、周期検出部２１が、前回のゼロクロス信号Ｇｚの入力タイミングからの経過時間を求めることにより、周期Ｔｃが求められる（ステップＳ１０２）。商用電源及びインバータ出力の位相差θは、位相差検出部２２が、ゼロクロス信号Ｇｚの入力時における波形ポインタＰと、基準波形のゼロクロス点に相当する波形ポインタＰとの差として求められる（ステップＳ１０３）。
【００４８】
次に、周波数調整量算出部２３１が、周期Ｔｃに基づく演算により周波数調整量Ｄ１を求め、位相調整量算出部２３２が、位相差θに基づく演算により位相調整量Ｄ２を求める（ステップＳ１０４）。そして、加算器２３３が、周波数調整量Ｄ１及び位相調整量Ｄ２の和として、ステップ幅Ｄを求める（ステップＳ１０５）。
【００４９】
リミッタ２３４は、加算器２３３が求めたステップ幅Ｄが予め与えられた許容範囲Ｄmin〜Ｄmax内となるように制限する。ここでは、ステップ幅Ｄを許容範囲の下限値Ｄmin及び上限値Ｄmaxと比較し（ステップＳ１０６，Ｓ１０８）、ステップ幅Ｄが、下限値Ｄminを下回っていればＤ＝Ｄminとし（ステップＳ１０７）、上限値Ｄmaxを上回っていれば、Ｄ＝Ｄmaxとする（ステップＳ１０９）。
【００５０】
図４は、正弦波記憶部２５に保持されている波形データの一例を示した図であり、横軸にアドレス、縦軸にデータをとって、Ｎｄ個の離散データからなる正弦波の波形データが示されている。この正弦波記憶部２５は、一定の読出周期ｔｓごとに、波形ポインタＰがアドレスとして入力され、波形ポインタＰに対応する離散データが読み出される。
【００５１】
従来の無停電電源装置では、波形ポインタを１ずつ増加させて波形データを読み出しているため、正弦波記憶部２５の読出周期ｔｓを変化させることにより、基準波形の周期を変化させている。これに対し、本実施の形態による無停電電源装置１００では、波形ポインタＰを増加させるステップ幅Ｄを変化させることにより、正弦波記憶部２５の読出周期ｔｓを変化させることなく、基準波形の周期を変化させている。
【００５２】
図中のＰｚは、波形データのゼロクロス点を指定する波形ポインタである。本実施の形態では、説明の便宜上、Ｐｚ＝０の場合について説明するが、既知であれば０でなくてもよい。また、図中のＰ１，Ｐ２は、いずれもゼロクロス信号Ｇｚの入力時における波形ポインタの例であり、Ｐ１は、基準波形信号Ｇｓの位相が商用電源よりも遅れている場合であり、Ｐ２は、基準波形信号Ｇｓの位相が商用電源よりも進んでいる場合である。位相差θは符号付きの値として求められ、基準波形信号Ｇｓが遅れている場合の位相差θはＰ１−Ｎｄ（負の値）として求められ、進んでいる場合にはＰ２（正の値）として求められる。
【００５３】
図５は、図１の無停電電源装置１００における主要な信号波形を示したタイミングチャートである。図中の（ａ）には、商用電源の電圧波形ＣＰが実線で示され、商用電源よりも位相が遅れている基準波形信号Ｇｓが破線で示されている。図中の（ｂ）には、ゼロクロス信号Ｇｚが示されている。商用電源の周期Ｔｃは、ゼロクロス信号Ｇｚの立ち上がりエッジの時間間隔として求められる。（ｃ）には、波形ポインタＰが示されている。波形ポインタＰは、一定の読出周期ｔｓごとにステップ幅Ｄずつ増加するカウンタの計数値であり、位相差θは、ゼロクロス信号Ｇｚの立ち上がり時における波形ポインタがＰ１であれば、Ｐ１−Ｎｄにより求められる。
【００５４】
図６は、波形ポインタＰの波形の他の例を示した図であり、図５の（ｃ）において拡大して示された波形に相当する。図中において実線で示された波形ポインタＰは、波形ポインタ発生部２４から正弦波記憶部２５へ出力される値である。また、図中において破線で示された内部ポインタＰ'は、波形ポインタ発生部２４の内部において、ステップ幅Ｄを積算することにより求められる値である。
【００５５】
図５では、ステップ幅Ｄが整数の値であるため、内部ポインタＰ'と波形ポインタＰは互いに一致している。これに対し、図６では、ステップ幅Ｄが小数点以下の桁を有する値であるため、内部ポインタＰ'も小数点以下の桁を有する値となり、内部ポインタＰ'は、常に整数である波形ポインタＰとは一致しない。
【００５６】
ここでは、ステップ幅算出部２３がステップ幅Ｄを小数点以下の１桁まで算出している。また、波形ポインタ生成部２４も、波形ポインタＰ'を小数点以下の１桁まで算出するとともに、その少数点以下を切り捨てた値を波形ポインタＰとして出力する。例えば、ステップ幅算出部２３が求めたステップ幅Ｄが２．４であれば、波形ポインタＰのステップ幅△Ｐ１〜△Ｐ４は２又は３になる。ここでは、△Ｐ１＝△Ｐ２＝△Ｐ４＝２、△Ｐ＝３になっている。この様にして、ステップ幅Ｄが小数であれば、ステップ幅Ｄが一定であっても、読出周期ｔｓごとの波形ポインタＰのステップ幅が一定にならず、波形ポインタＰは波形ポインタＰ'と一致しない。しかしながら、波形ポインタＰのステップ幅の平均値は、ステップ幅算出部２４が求めたステップ幅Ｄと一致する。従って、ステップ幅Ｄ及び内部ポインタＰ'を精度よく求めることにより、波形データ記憶部２５のデータ数Ｎｄに拘束されることなく、基準波形Ｇｓの周期Ｔｃを精度よく制御することができる。
【００５７】
図７は、位相差θｏの状態で同期制御を開始してから同期状態で整定するまでの様子の一例を模式的に示した説明図であり、横軸には同期制御開始からの経過時間をとり、縦軸には商用電源及び基準波形信号Ｇｓの位相差θをとって示している。
【００５８】
図中に実線で示した特性は、本実施の形態による無停電電源装置１００の場合である。時刻０〜ｔａの期間は、リミッタ２３４によりステップ幅Ｄが制限されている。つまり、この期間における特性は、その傾きが最大の直線になっている。次の時刻ｔａ〜ｔｂの期間は、リミッタ２３４の制限を受けることなく動作している。時刻ｔａでは、既に位相差θが小さくなっているため、その後は、比較的短時間でインバータ出力が商用電源と同期している状態に至る。
【００５９】
一方、図中に破線で示した特性は、従来の無停電電源装置の場合である。位相差θは概ね放物線状に減少し、時刻ｔｃにおいてインバータ出力が商用電源と同期している状態に至る。このため、本実施の形態による無停電電源装置１００は、従来の無停電電源装置に比べて、整定時間を短縮することができる。
【００６０】
本実施の形態による無停電電源装置１００は、ステップ幅Ｄに基づいてインバータ１２の周波数を制御しており、ステップ幅Ｄは、周波数調整量Ｄ１と位相調整量Ｄ２の和からなる。このうち、周波数調整量Ｄ１に基づく制御はフィードフォワード制御であり、位相調整量Ｄ２に基づく制御はフィードバック制御であるということができる。
【００６１】
周波数調整量Ｄ１は、商用電源の周期Ｔｃを検出して求められる値である。このため、周波数調整量Ｄ１をステップ幅Ｄにすれば、リミッタ２３４による制限を受けない限り、インバータ１２の周波数を商用電源と直ちに一致させることができる。つまり、周波数の同期制御は、フィードフォワード制御であり、本質的に整定時間を要しない制御である。一方、位相調整量Ｄ２は、インバータ１２及び商用電源の位相差θを検出して求められる値である。このため、位相調整量Ｄ２をステップ幅Ｄにすれば、従来の無停電電源層と同様のフィードバック制御になる。このため、無停電電源装置１００における同期制御は、リミッタ２３４の影響を無視すれば、周波数をフィードフォワード制御によって直ちに一致させ、その後に、位相をフィードバック制御によって一致させるものであると理解することができる。
【００６２】
これに対し、従来の無停電電源装置は、位相差θに基づいてインバータ１２の周波数を制御するフィードバック制御であり、位相を一致させた結果として、周波数も一致させることができるというものである。このため、位相差θの特性は緩やかな放物線となり、整定時間ｔｃは、本実施の形態における整定時間ｔｂよりも長くなる。なお、フィードバック制御の比例ゲインを大きくし、本実施の形態の場合と同様に位相差θを減少させようとすれば、オーバーシュートが生じて、やはり整定時間を短くすることはできない。
【００６３】
また、本実施の形態による無停電電源装置１００は、一定の読出周期ｔｓごとに正弦波記憶部２５から離散データを読み出し、基準波形信号Ｇｓの周波数は、波形ポインタＰのステップ幅Ｄを変化させることにより制御している。このため、基準波形発生回路１６をデジタル回路で構成する場合、離散データの読取処理を数十ｋＨｚ程度で実行することができればよく、数ＭＨｚ以上の処理速度が必要になる従来の無停電電源装置に比べて、安価な回路を利用することができ、製造コストを抑制することができる。
【００６４】
実施の形態２．
実施の形態１では、位相調整量算出部２３２が、位相差θに基づく演算により位相調整量Ｄ２を求める場合の例について説明した。これに対し、本実施の形態では、コンパレータを用いて、位相差θから位相調整量Ｄ２を求める場合について説明する。
【００６５】
図８は、本発明の実施の形態２による無停電電源装置の動作を示した説明図であり、図２の位相調整量算出部２３２における位相差θ及び位相調整量Ｄ２の関係が示されている。
【００６６】
本実施の形態による位相調整量算出部２３２は、位相差θを４つの閾値−θａ，−θｂ，θｂ及びθａ（０＜θｂ＜θａ）と比較するコンパレータを備え、この比較結果に基づいて、位相調整量Ｄ２として、−Ｄａ，−Ｄｂ，０，Ｄｂ又はＤａ（０＜Ｄｂ＜Ｄａ）を出力する。つまり、θ＜−θａであればＤ２＝−Ｄａ、−θａ≦θ＜θｂであればＤ２＝−Ｄｂ、−θｂ≦θ≦θｂであればＤ２＝０、θｂ＜θ≦θａであればＤ２＝Ｄｂ、θａ＜θであればＤ２＝Ｄａとなる。
【符号の説明】
【００６７】
Ｃｂ    バイパス回路
Ｃｍ    主回路
Ｄ      ステップ幅
Ｄ１    周波数調整量
Ｄ２    位相調整量
Ｇｃ    キャリア信号
Ｇｐ    ＰＷＭ信号
Ｇｓ    基準波形信号
Ｇｚ    ゼロクロス信号
ＭＰ    マイクロプロセッサ
Ｎｄ    周波数記憶部１５内の離散データの数
Ｎｓ    周期ｔｓ内に読み出される離散データの数
Ｐ，Ｐ１，Ｐ２  波形ポインタ
Ｐ'    内部ポインタ
Ｔｃ    商用電源の周期
ｔｓ    読出周期
θ      位相差
１００  無停電電源装置
１０    コンバータ
１１    二次電池
１２    インバータ
１３ａ  切り替えスイッチ
１３ｂ  双方向サイリスタ
１４    位相基準点検出回路
１５    ＰＷＭ駆動回路
１６    基準波形発生回路
２１    周期検出部
２２    位相差検出部
２３    ステップ幅算出部
２３１  周波数調整量算出部
２３２  位相調整量算出部
２３３  加算器
２３４  リミッタ
２４    波形ポインタ生成部
２５    正弦波記憶部
【図１】
0005843673.tif 000002
【図２】
0005843673.tif 000003
【図３】
0005843673.tif 000004
【図４】
0005843673.tif 000005
【図５】
0005843673.tif 000006
【図６】
0005843673.tif 000007
【図７】
0005843673.tif 000008
【図８】
0005843673.tif 000009