(57)【特許請求の範囲】
【請求項１】
複数の開口がアレイ状に配置された基板と、
前記複数の開口に設けられ、行方向及び列方向に配列される超音波トランスデューサー素子と、
前記超音波トランスデューサー素子が設けられる前記基板の第１面とは反対側の前記基板の第２面に対向配置され、第１配線を有する配線基板と、
前記基板および前記配線基板に接続されて、前記超音波トランスデューサー素子および前記第１配線を相互に電気的に接続する第２配線を有する配線部材と、
を備え、
前記基板は、
前記行方向に並ぶ前記超音波トランスデューサー素子に共通に延びて、前記行方向に並ぶ前記超音波トランスデューサー素子に接続される1本の第１電極と、
前記第１電極の両端にそれぞれ個別に接続される第１電極端子と、
前記列方向に並ぶ前記超音波トランスデューサー素子に共通に延びて、前記列方向に並ぶ前記超音波トランスデューサー素子に接続される1本の第２電極と、
前記第２電極の両端にそれぞれ個別に接続される第２電極端子と、
を備えることを特徴とする超音波トランスデューサー装置。
【請求項２】
請求項１に記載の超音波トランスデューサー装置において、前記第１配線に接続される集積回路をさらに備え、前記集積回路は、前記超音波トランスデューサー素子に接続される導電線の本数よりも少ない本数の信号処理側の入出力端子を有することを特徴とする超音波トランスデューサー装置。
【請求項３】
請求項２に記載の超音波トランスデューサー装置において、前記集積回路はマルチプレクサーを含むことを特徴とする超音波トランスデューサー装置。
【請求項４】
請求項２または３に記載の超音波トランスデューサー装置において、前記基板と対向する前記配線基板の第１面とは反対側の前記配線基板の第２面に形成されて、前記集積回路に接続される外部接続端子をさらに備えることを特徴とする超音波トランスデューサー装置。
【請求項５】
請求項４に記載の超音波トランスデューサー装置において、前記集積回路は、前記配線基板の前記第２面に実装される集積回路チップを含むことを特徴とする超音波トランスデューサー装置。
【請求項６】
請求項４に記載の超音波トランスデューサー装置において、前記集積回路は、前記配線基板の前記第２面に形成されるモノリシック集積回路を含むことを特徴とする超音波トランスデューサー装置。
【請求項７】
請求項４に記載の超音波トランスデューサー装置において、
前記配線部材は、前記第２配線を含む導電線を有するフレキシブルプリント基板であり、
前記集積回路は、前記フレキシブルプリント基板に実装され、かつ前記導電線に接続されている集積回路チップを含むことを特徴とする超音波トランスデューサー装置。
【請求項８】
請求項２または３に記載の超音波トランスデューサー装置において、前記基板と対向する前記配線基板の第１面に形成されて、前記集積回路に接続される外部接続端子をさらに備えることを特徴とする超音波トランスデューサー装置。
【請求項９】
請求項１〜８のいずれか１項に記載の超音波トランスデューサー装置において、前記配線基板は、前記基板に重ねられる板材から形成され、前記開口同士の間の壁は少なくとも部分的に前記配線基板に固着されることを特徴とする超音波トランスデューサー装置。
【請求項１０】
請求項１に記載の超音波トランスデューサー装置において、前記第１配線に接続される集積回路をさらに備え、前記集積回路は、前記超音波トランスデューサー素子に接続されるパルサーを含むことを特徴とする超音波トランスデューサー装置。
【請求項１１】
請求項１０に記載の超音波トランスデューサー装置において、前記集積回路は、前記超音波トランスデューサー素子に接続されるアナログデジタル変換器をさらに含むことを特徴とする超音波トランスデューサー装置。
【請求項１２】
請求項１に記載の超音波トランスデューサー装置において、前記基板と対向する前記配線基板の第１面とは反対側の前記配線基板の第２面に形成されて、前記第１配線に接続される外部接続端子をさらに備えることを特徴とする超音波トランスデューサー装置。
【請求項１３】
請求項１に記載の超音波トランスデューサー装置において、前記基板と対向する前記配線基板の第１面に形成されて、前記第１配線に接続される外部接続端子をさらに備えることを特徴とする超音波トランスデューサー装置。
【請求項１４】
請求項１〜１３のいずれか１項に記載の超音波トランスデューサー装置と、前記超音波トランスデューサー装置を支持する筐体とを備えることを特徴とするプローブ。
【請求項１５】
請求項１４に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理する処理回路とを備えることを特徴とする電子機器。
【請求項１６】
請求項１４に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置と、を備えることを特徴とする超音波診断装置。
【請求項１７】
複数の開口がアレイ状に配置された基板と、
前記開口に設けられる超音波トランスデューサー素子と、
前記超音波トランスデューサー素子が設けられる前記基板の第１面とは反対側の前記基板の第２面に対向配置され、第１配線を有する配線基板と、
前記基板および前記配線基板に接続されて、前記超音波トランスデューサー素子および前記第１配線を相互に電気的に接続する第２配線を有する配線部材と、を備える超音波トランスデューサー装置を含み、
前記基板は、
前記行方向に並ぶ前記超音波トランスデューサー素子に共通に延びて、前記行方向に並ぶ前記超音波トランスデューサー素子に接続される1本の第１電極と、
前記第１電極の両端にそれぞれ個別に接続される第１電極端子と、
前記列方向に並ぶ前記超音波トランスデューサー素子に共通に延びて、前記列方向に並ぶ前記超音波トランスデューサー素子に接続される1本の第２電極と、
前記第２電極の両端にそれぞれ個別に接続される第２電極端子と、
を備えることを特徴とする電子機器。
【請求項１８】
複数の開口がアレイ状に配置された基板と、
前記開口に設けられる超音波トランスデューサー素子と、
前記超音波トランスデューサー素子が設けられる前記基板の第１面とは反対側の前記基板の第２面に対向配置され、第１配線を有する配線基板と、
前記基板および前記配線基板に接続されて、前記超音波トランスデューサー素子および前記第１配線を相互に電気的に接続する第２配線を有する配線部材と、を備える超音波トランスデューサー装置を含み、
前記基板は、
前記行方向に並ぶ前記超音波トランスデューサー素子に共通に延びて、前記行方向に並ぶ前記超音波トランスデューサー素子に接続される1本の第１電極と、
前記第１電極の両端にそれぞれ個別に接続される第１電極端子と、
前記列方向に並ぶ前記超音波トランスデューサー素子に共通に延びて、前記列方向に並ぶ前記超音波トランスデューサー素子に接続される1本の第２電極と、
前記第２電極の両端にそれぞれ個別に接続される第２電極端子と、
を備えることを特徴とする超音波診断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ状に配置された開口を有する基板と、個々の開口に設けられる超音波トランスデューサー素子とを備える超音波トランスデューサー装置、および、それを利用したプローブ、並びに、そういったプローブを利用した電子機器および超音波診断装置等に関する。
【背景技術】
【０００２】
例えば特許文献１に開示されるように、超音波トランスデューサー素子チップは基板を備える。基板には複数の開口が形成される。個々の開口に超音波トランスデューサー素子が設けられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−８２６２４号公報
【特許文献２】特開２０１１−５６２５８号公報
【特許文献３】特開２００６−１２２１８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献２はバルク型の超音波トランスデューサー素子を開示する。バルク型の超音波トランスデューサー素子では基板に開口は形成されない。基板は板厚に形成されることができる。基板の強度は十分に確保されることができる。基板上で集積回路は構築されることができる。
【０００５】
その一方で、前述のように、超音波トランスデューサー素子チップの構成にあたって基板に複数の開口が形成されると、基板の強度は低下する。特に、開口の形成にエッチング処理が利用されることから、基板の厚みは縮小されることが望まれる。基板の薄型化は基板の強度の低下をさらに誘引する。こうした基板に対して集積回路の形成はこれまでのところ提案されていない。
【０００６】
本発明の少なくとも１つの態様によれば、集積回路の接続にあたって確実に薄型化されることができる超音波トランスデューサー素子チップは提供されることができる。
【課題を解決するための手段】
【０００７】
（１）本発明の一態様は、複数の開口がアレイ状に配置された基板と、個々の前記複数の開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデューサー素子が設けられる前記基板の第１面とは反対側の前記基板の第２面に対向配置され、第１配線を有する配線基板と、前記基板および前記配線基板に接続されて、前記超音波トランスデューサー素子および前記第１配線を相互に電気的に接続する第２配線を有する配線部材とを備える超音波トランスデューサー装置に関する。
【０００８】
こうして第２配線は基板および配線基板の外側に配置されることができる。基板と配線基板との間に接続端子の配置は省略されることができる。その結果、基板は配線基板に重ね合わせられることができる。基板および配線基板の距離は最大限に縮小される。したがって、集積回路の接続にあたって基板および配線基板の厚みは縮小される。しかも、基板が配線基板に重ね合わせられれば、基板の強度は補強されることができる。基板は確実に薄型化されることができる。こうして超音波トランスデューサー装置で薄型化は実現されることができる。
【０００９】
（２）超音波トランスデューサー装置は、前記第１配線に接続される集積回路をさらに備えることができる。前記集積回路は、前記超音波トランスデューサー素子に接続される導電線の本数よりも少ない本数の信号処理側の入出力端子を有することができる。信号処理側の入出力端子の端子数は超音波トランスデューサー素子に接続される導電線の本数よりも減少する。その結果、超音波トランスデューサー装置に接続されるケーブルやコネクターのサイズは縮小されることができる。超音波トランスデューサー装置は従来に比べて狭小な空間に収容されることができる。
【００１０】
（３）前記集積回路はマルチプレクサーを含むことができる。マルチプレクサーは、超音波トランスデューサー素子に接続される導電線と、導電線の本数よりも少ない本数の信号処理側の入出力端子との間で接続関係を管理する。したがって、マルチプレクサーは、超音波トランスデューサー装置に接続されるケーブルやコネクターのサイズの縮小に大いに貢献する。
【００１１】
（４）超音波トランスデューサー装置は、前記基板と対向する前記配線基板の第１面とは反対側の前記配線基板の第２面に形成されて、前記集積回路に接続される外部接続端子をさらに備えることができる。こうして超音波トランスデューサー装置は１つのユニットとして取り扱われることができる。
【００１２】
（５）前記集積回路は、前記配線基板の前記第２面に実装される集積回路チップを含むことができる。集積回路チップは、基板を含む二次元平面に沿って広がらないことから、超音波トランスデューサー装置の小型化に貢献することができる。
【００１３】
（６）前記集積回路は、前記配線基板の前記第２面に形成されるモノリシック集積回路を含むことができる。モノリシック集積回路は配線基板の第２面に形成されることから超音波トランスデューサー装置の小型化に貢献することができる。
【００１４】
（７）超音波トランスデューサー装置は、前記配線部材は、前記第２配線を含む導電線を有するフレキシブルプリント基板であり、前記集積回路は、前記フレキシブルプリント基板に実装され、かつ前記導電線に接続されている集積回路チップを含むことができる。集積回路チップは、基板を含む二次元平面に沿って広がらないことから、超音波トランスデューサー装置の小型化に貢献することができる。
【００１５】
（８）超音波トランスデューサー装置は、前記基板と対向する前記配線基板の第１面に形成されて、前記集積回路に接続される外部接続端子をさらに備えることができる。こうして超音波トランスデューサー装置は１つのユニットとして取り扱われることができる。しかも、外部接続端子の形成作業、および、外部接続端子および第１配線の接続作業はいずれも配線基板の第１面で実施されることができ、製造工程の複雑化は回避されることができる。
【００１６】
（９）前記配線基板は、前記基板に重ねられる板材から形成され、前記開口同士の間の壁は少なくとも部分的に前記配線基板に固着されることができる。開口同士の間で壁の剛性は高められることができる。その結果、壁の振動（残響振動）は抑制されることができる。超音波トランスデューサー素子の振動特性は安定化することができる。
【００１７】
（１０）超音波トランスデューサー装置は、前記第１配線に接続される集積回路をさらに備えることができる。前記集積回路は、前記超音波トランスデ
ューサー素子に接続されるパルサーを含むことができる。超音波トランスデューサー素子とパルサーとの間で距離は短縮される。したがって、超音波トランスデューサー素子に供給される共振信号のＳ／Ｎ比は高められることができる。
【００１８】
（１１）前記集積回路は、前記超音波トランスデューサー素子に接続されるアナログデジタル変換器をさらに含むことができる。超音波トランスデューサー素子とアナログデジタル変換器との間で距離は短縮される。したがって、超音波トランスデューサー素子から出力される検出信号のＳ／Ｎ比は高められることができる。
【００１９】
（１２）超音波トランスデューサー装置は、前記基板と対向する前記配線基板の第１面とは反対側の前記配線基板の第２面に形成されて、前記第１配線に接続される外部接続端子をさらに備えることができる。こうして超音波トランスデューサー装置は１つのユニットとして取り扱われることができる。
【００２０】
（１３）超音波トランスデューサー装置は、前記基板と対向する前記配線基板の第１面に形成されて、前記第１配線に接続される外部接続端子をさらに備えることができる。こうして超音波トランスデューサー装置は１つのユニットとして取り扱われることができる。しかも、外部接続端子の形成作業、および、外部接続端子および第１配線の接続作業はいずれも配線基板の第１面で実施されることができ、製造工程の複雑化は回避されることができる。
【００２１】
（１４）超音波トランスデューサー装置は、前記基板に形成されて、前記配列の行方向に並ぶ素子に共通に延びる1本の電極と、前記基板に形成されて、前記電極の両端にそれぞれ個別に接続される電極端子とを備えることができる。電極には両端の接続端子から信号が入力される。したがって、電圧降下の影響はできるだけ低減されることができる。
【００２２】
（１５）超音波トランスデューサー装置は、前記基板に形成されて、前記配列の列方向に並ぶ素子に共通に延びる1本の第２電極と、前記基板に形成されて、前記第２電極の両端にそれぞれ個別に接続される第２電極端子とを備えることができる。電極には両端の接続端子から信号が入力される。したがって、電圧降下の影響はできるだけ低減されることができる。
【００２３】
（１６）超音波トランスデューサー装置はプローブで利用されることができる。プローブは、超音波トランスデューサー装置と、前記超音波トランスデューサー装置を支持する筐体とを備えることができる。
【００２４】
（１７）プローブは電子機器で利用されることができる。電子機器は、プローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理する処理回路とを備えることができる。
【００２５】
（１８）プローブは超音波診断装置で利用されることができる。超音波診断装置は、プローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置とを備えることができる。
【００２６】
（１９）本発明の他の態様は、複数の開口がアレイ状に配置された基板と、個々の前記複数の開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデューサー素子が設けられる前記基板の第１面とは反対側の前記基板の第２面に対向配置され、第１配線を有する配線基板と、前記基板および前記配線基板に接続されて、前記超音波トランスデューサー素子および前記第１配線を相互に電気的に接続する第２配線を有する配線部材と、を備える超音波トランスデューサー装置を含む電子機器に関する。
【００２７】
（２０）本発明のさらに他の態様は、複数の開口がアレイ状に配置された基板と、個々の前記複数の開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデューサー素子が設けられる前記基板の第１面とは反対側の前記基板の第２面に対向配置され、第１配線を有する配線基板と、前記基板および前記配線基板に接続されて、前記超音波トランスデューサー素子および前記第１配線を相互に電気的に接続する第２配線を有する配線部材と、を備える超音波トランスデューサー装置を含む超音波診断装置に関する。
【図面の簡単な説明】
【００２８】
【図１】一実施形態に係る電子機器の一具体例すなわち超音波診断装置を概略的に示す外観図である。
【図２】超音波プローブの拡大正面図である。
【図３】超音波トランスデューサー素子チップユニットの拡大平面図である。
【図４】図３の４−４線に沿った断面図である。
【図５】図４に対応し、変形例に係る超音波トランスデューサー素子チップユニットの拡大断面図である。
【図６】超音波診断装置の回路構成を概略的に示すブロック図である。
【図７】図３に対応し、第２実施形態に係る超音波トランスデューサー素子チップユニットの断面図である。
【図８】図３に対応し、第３実施形態に係る超音波トランスデューサー素子チップユニットの断面図である。
【図９】図３に対応し、第４実施形態に係る超音波トランスデューサー素子チップユニットの断面図である。
【発明を実施するための形態】
【００２９】
以下、添付図面を参照しつつ本発明の一実施形態を説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３０】
（１）超音波診断装置の全体構成
図１は本発明の一実施形態に係る電子機器の一具体例すなわち超音波診断装置（超音波検出装置）１１の構成を概略的に示す。超音波診断装置１１は装置端末１２と超音波プローブ（プローブ）１３とを備える。装置端末１２と超音波プローブ１３とはケーブル１４で相互に接続される。装置端末１２と超音波プローブ１３とはケーブル１４を通じて電気信号をやりとりする。装置端末１２にはディスプレイパネル（表示装置）１５が組み込まれる。ディスプレイパネル１５の画面は装置端末１２の表面で露出する。装置端末１２では、後述されるように、超音波プローブ１３で検出された超音波に基づき画像が生成される。画像化された検出結果がディスプレイパネル１５の画面に表示される。
【００３１】
図２に示されるように、超音波プローブ１３は筐体１６を有する。筐体１６内には超音波トランスデューサー素子チップユニット（以下「チップユニット」という）１７が収容される。チップユニット１７は超音波トランスデューサー素子チップ（以下「素子チップ」という）１８を備える。素子チップ１８の表面は筐体１６の表面で露出することができる。素子チップ１８は表面から超音波を出力するとともに超音波の反射波を受信する。
【００３２】
図３は素子チップ１８の平面図を概略的に示す。素子チップ１８は基板２１を備える。基板２１の表面（第１面）には素子アレイ２２が形成される。素子アレイ２２はアレイ状に配置された超音波トランスデューサー素子（以下「素子」という）２３で構成される。アレイは複数行複数列のマトリクスで形成される。その他、アレイでは千鳥配置が確立されてもよい。千鳥配置では偶数列の素子２３群は奇数列の素子２３群に対して行ピッチの２分の１でずらされればよい。奇数列および偶数列の一方の素子数は他方の素子数に比べて１つ少なくてもよい。個々の素子２３は圧電素子部を備える。圧電素子部は下部電極２４、上部電極２５および圧電体膜２６で構成される。個々の素子２３ごとに下部電極２４および上部電極２５の間に圧電体膜２６が挟み込まれる。
【００３３】
下部電極２４は複数本の第１導電体（電極）２４ａを有する。第１導電体２４ａは配列の行方向に相互に平行に延びる。１行の素子２３ごとに１本の第１導電体２４ａが割り当てられる。１本の第１導電体２４ａは配列の行方向に並ぶ素子２３の圧電体膜２６に共通に配置される。第１導電体２４ａの両端は１対の引き出し配線２７にそれぞれ接続される。引き出し配線２７は配列の列方向に相互に平行に延びる。したがって、全ての第１導電体２４ａは同一長さを有する。こうしてマトリクス全体の素子２３に共通に下部電極２４は接続される。
【００３４】
上部電極２５は複数本の第２導電体（第２電極）２５ａを有する。第２導電体２５ａは配列の列方向に相互に平行に延びる。１列の素子２３ごとに１本の第２導電体２５ａが割り当てられる。１本の第２導電体２５ａは配列の列方向に並ぶ素子２３の圧電体膜２６に共通に配置される。列ごとに素子２３の通電は切り替えられる。こうした通電の切り替えに応じてラインスキャンやセクタースキャンは実現される。１列の素子２３は同時に超音波を出力することから、１列の個数すなわち配列の行数は超音波の出力レベルに応じて決定されることができる。行数は例えば１０〜１５行程度に設定されればよい。図中では省略されて５行が描かれる。配列の列数はスキャンの範囲の広がりに応じて決定されることができる。列数は例えば１２８列や２５６列に設定されればよい。図中では省略されて８列が描かれる。
【００３５】
基板２１の輪郭は、相互に平行な１対の直線２９で仕切られて対向する第１辺２１ａおよび第２辺２１ｂを有する。素子アレイ２２の外周と基板２１の輪郭との間に広がる周縁領域３１には、第１辺２１ａに沿って第１辺２１ａに平行に１ラインの第１端子アレイ３２ａが形成され、第２辺２１ｂに沿って第２辺２１ｂに平行に１ラインの第２端子アレイ３２ｂが形成される。第１端子アレイ３２ａは１対の下部電極端子３３および複数の上部電極端子３４で構成される。同様に、第２端子アレイ３２ｂは１対の下部電極端子３５および複数の上部電極端子３６で構成される。１本の引き出し配線２７の両端にそれぞれ下部電極端子３３、３５は接続される。引き出し配線２７および下部電極端子３３、３５は素子アレイ２２を二等分する垂直面で面対称に形成されればよい。１本の第２導電体２５ａの両端にそれぞれ上部電極端子３４、３６は接続される。第２導電体２５ａおよび上部電極端子３４、３６は素子アレイ２２を二等分する垂直面で面対称に形成されればよい。ここでは、基板２１の輪郭は矩形に形成される。基板２１の輪郭は正方形であってもよく台形であってもよい。
【００３６】
チップユニット１７は第１フレキシブルプリント基板（以下「第１フレキ」という）３７および第２フレキシブルプリント基板（以下「第２フレキ」という）４１を備える。第１フレキ３７は基板２１に連結される。連結にあたって第１フレキ３７は第１端子アレイ３２ａに覆い被さる。第１フレキ３７の第１端３７ａには下部電極端子３３および上部電極端子３４に個別に対応して導電線すなわち第１信号線（第２配線）３８が形成される。第１信号線３８は下部電極端子３３および上部電極端子３４に個別に向き合わせられ個別に接合される。同様に、第２フレキ４１は基板２１に連結される。連結にあたって第２フレキ４１は第２端子アレイ３２ｂに覆い被さる。第２フレキ４１の第１端４１ａには下部電極端子３５および上部電極端子３６に個別に対応して導電線すなわち第２信号線（第２配線）４２が形成される。第２信号線４２は下部電極端子３５および上部電極端子３６に個別に向き合わせられ個別に接合される。
【００３７】
図４に示されるように、個々の素子２３は振動膜４３を有する。振動膜４３の構築にあたって基板２１の基体４４には個々の素子２３ごとに開口４５が形成される。開口４５は基体４４に対してアレイ状に配置される。基体４４の表面には可撓膜４６が一面に形成される。可撓膜４６は、基体４４の表面に積層される酸化シリコン（ＳｉＯ２）層４７と、酸化シリコン層４７の表面に積層される酸化ジルコニウム（ＺｒＯ２）層４８とで構成される。可撓膜４６は開口４５に接する。こうして開口４５の輪郭に対応して可撓膜４６の一部が振動膜４３として機能する。酸化シリコン層４７の膜厚は共振周波数に基づき決定されることができる。開口４５の輪郭で素子２３の輪郭は規定される。開口４５のアレイの輪郭で素子アレイ２２の輪郭は規定されることができる。
【００３８】
振動膜４３の表面に下部電極２４、圧電体膜２６および上部電極２５が順番に積層される。下部電極２４には例えばチタン（Ｔｉ）、イリジウム（Ｉｒ）、白金（Ｐｔ）およびチタン（Ｔｉ）の積層膜が用いられることができる。圧電体膜２６は例えばジルコン酸チタン酸鉛（ＰＺＴ）で形成されることができる。上部電極２５は例えばイリジウム（Ｉｒ）で形成されることができる。下部電極２４および上部電極２５にはその他の導電材が利用されてもよく、圧電体膜２６にはその他の圧電材料が用いられてもよい。ここでは、上部電極２５の下で圧電体膜２６は完全に下部電極２４を覆う。圧電体膜２６の働きで上部電極２５と下部電極２４との間で短絡は回避されることができる。
【００３９】
基板２１の表面には保護膜４９が積層される。保護膜４９は例えば全面にわたって基板２１の表面に覆い被さる。その結果、素子アレイ２２や第１および第２端子アレイ３２ａ、３２ｂ、第１および第２フレキ３７、４１の第１端３７ａ、４１ａは保護膜４９で覆われる。保護膜４９には例えばシリコーン樹脂膜が用いられることができる。保護膜４９は、素子アレイ２２の構造や、第１端子アレイ３２ａおよび第１フレキ３７の接合、第２端子アレイ３２ｂおよび第２フレキ４１の接合を保護する。
【００４０】
隣接する開口４５同士の間には仕切り壁５１が区画される。開口４５同士は仕切り壁５１で仕切られる。開口４５同士の間隔は仕切り壁５１の厚みｔに相当する。開口４５の深さは仕切り壁５１の高さＨに相当する。仕切り壁５１の厚みｔが縮小されれば、振動膜４３の配置密度は高められる。素子チップ１８の小型化に寄与することができる。厚みｔに比べて仕切り壁５１の高さＨが大きければ、素子チップ１８の曲げ剛性は高められることができる。こうして開口４５同士の間隔は開口４５の深さよりも小さく設定される。
【００４１】
基板２１の裏面（第２面）には配線基板５２が固定される。配線基板５２の表面（第１面）に基板２１の裏面が重ねられる。配線基板５２は基板２１の裏面で開口４５を塞ぐ。配線基板５２はリジッドな基材を備えることができる。配線基板５２は例えばシリコン基板から形成されることができる。基体４４の板厚は例えば１００μｍ程度に設定され、配線基板５２の板厚は例えば１００〜１５０μｍ程度に設定される。ここでは、仕切り壁５１は配線基板５２に結合される。面同士で接合されればよい。
【００４２】
配線基板５２の裏面（第２面）には第１配線５４が形成される。第１配線５４は導電材の薄膜で構成されることができる。導電材には例えば銅といった金属材料が用いられることができる。薄膜は配線基板５２の裏面に配線パターンを描くことができる。
【００４３】
配線基板５２の裏面には集積回路（ＩＣ）チップ５５が実装される。集積回路チップ５５は集積回路を構成する。集積回路は第１配線５４に接続される。
【００４４】
配線基板５２の裏面には外部接続端子５６が形成される。外部接続端子５６は第１配線５４に接続される。外部接続端子５６は例えばパッド形状の導電材で構成されることができる。導電材には例えば銅といった金属材料が用いられることができる。外部接続端子５６に導電材のバンプ５７が結合されてもよい。外部接続端子５６は第１配線５４経由で集積回路に接続される。ここでは、外部接続端子５６にはケーブル１４の信号線が結合される。その他、図５に示されるように、外部接続端子５６に代えて配線基板５２の裏面にはコネクター５９が設置されることができる。コネクター５９は第１配線５４に接続される。コネクター５９は筐体１６内で受け側のコネクター（図示されず）に結合されることができる。受け側のコネクターにはケーブル１４の一端が結合されることができる。
【００４５】
配線基板５２には第１フレキ３７および第２フレキ４１がそれぞれ個別に支持される。支持にあたって第１フレキ３７および第２フレキ４１は配線基板５２の裏面に連結される。配線基板５２の裏面には中継端子５８が形成される。中継端子５８は第１配線５４に接続される。中継端子５８には第１フレキ３７の第２端３７ｂおよび第２フレキ４１の第２端４１ｂがそれぞれ覆い被さる。中継端子５８には第１信号線３８および第２信号線４２が個別に接続される。第１信号線３８および第２信号線４２は例えばはんだや導電接着剤で中継端子５８に接合されることができる。こうして第１信号線３８および第２信号線４２は少なくとも基板２１上の素子アレイ２２および第１配線５４の間で電気的導通を確立する。
【００４６】
（２）超音波診断装置の回路構成
図６に示されるように、集積回路はマルチプレクサー６１および送受信回路６２を備える。マルチプレクサー６１は素子２３側のポート群６１ａと信号処理側のポート群６１ｂとを備える。素子２３側のポート群６１ａには第１配線５４経由で第１信号線３８および第２信号線４２が接続される。こうしてポート群６１ａは素子アレイ２２に繋がる。ここでは、信号処理側のポート群６１ｂには送受信回路６２の規定数の信号線６３が接続される。規定数はスキャンにあたって同時に出力される素子２３の列数に相当する。マルチプレクサー６１は素子２３側のポートと信号処理側すなわちケーブル１４側のポートとの間で相互接続を管理する。
【００４７】
送受信回路６２は規定数の切り替えスイッチ６４を備える。個々の切り替えスイッチ６４はそれぞれ個別に対応の信号線６３に接続される。送受信回路６２は個々の切り替えスイッチ６４ごとに送信経路６５および受信経路６６を備える。切り替えスイッチ６４には送信経路６５と受信経路６６とが並列に接続される。切り替えスイッチ６４はマルチプレクサー６１に選択的に送信経路６５または受信経路６６を接続する。送信経路６５にはパルサー６７が組み込まれる。パルサー６７は振動膜４３の共振周波数に応じた周波数でパルス信号を出力する。受信経路６６にはアンプ６８、ローパスフィルター（ＬＰＦ）６９およびアナログデジタル変換器（ＡＤＣ）７１が組み込まれる。個々の素子２３の検出信号は増幅されてデジタル信号に変換される。
【００４８】
送受信回路６２は駆動／受信回路７２を備える。送信経路６５および受信経路６６は駆動／受信回路７２に接続される。駆動／受信回路７２はスキャンの形態に応じて同時にパルサー６７を制御する。駆動／受信回路７２はスキャンの形態に応じて検出信号のデジタル信号を受信する。駆動／受信回路７２は制御線７３でマルチプレクサー６１に接続される。マルチプレクサー６１は駆動／受信回路７２から供給される制御信号に基づき相互接続の管理を実施する。
【００４９】
装置端末１２には処理回路７４が組み込まれる。処理回路７４は例えば中央演算処理装置（ＣＰＵ）やメモリーを備えることができる。超音波診断装置１１の全体動作は処理回路７４の処理に従って制御される。ユーザーから入力される指示に応じて処理回路７４は駆動／受信回路７２を制御する。処理回路７４は素子２３の検出信号に応じて画像を生成する。画像は描画データで特定される。
【００５０】
装置端末１２には描画回路７５が組み込まれる。描画回路７５は処理回路７４に接続される。描画回路７５にはディスプレイパネル１５が接続される。描画回路７５は処理回路７４で生成された描画データに応じて駆動信号を生成する。駆動信号はディスプレイパネル１５に送り込まれる。その結果、ディスプレイパネル１５に画像が映し出される。
【００５１】
（３）超音波診断装置の動作
次に超音波診断装置１１の動作を簡単に説明する。処理回路７４は駆動／受信回路７２に超音波の送信および受信を指示する。駆動／受信回路７２はマルチプレクサー６１に制御信号を供給するとともに個々のパルサー６７に駆動信号を供給する。パルサー６７は駆動信号の供給に応じてパルス信号を出力する。マルチプレクサー６１は制御信号の指示に従ってポート群６１ｂのポートにポート群６１ａのポートを接続する。パルス信号はポートの選択に応じて下部電極端子３３、３５および上部電極端子３４、３６を通じて列ごとに素子２３に供給される。パルス信号の供給に応じて振動膜４３は振動する。その結果、対象物（例えば人体の内部）に向けて所望の超音波は発せられる。
【００５２】
超音波の送信後、切り替えスイッチ６４は切り替えられる。マルチプレクサー６１はポートの接続関係を維持する。切り替えスイッチ６４は送信経路６５および信号線６３の接続に代えて受信経路６６および信号線６３の接続を確立する。超音波の反射波は振動膜４３を振動させる。その結果、素子２３から検出信号が出力される。検出信号はデジタル信号に変換されて駆動／受信回路７２に送り込まれる。
【００５３】
超音波の送信および受信は繰り返される。繰り返しにあたってマルチプレクサー６１はポートの接続関係を変更する。その結果、ラインスキャンやセクタースキャンは実現される。スキャンが完了すると、処理回路７４は検出信号のデジタル信号に基づき画像を形成する。形成された画像はディスプレイパネル１５の画面に表示される。
【００５４】
チップユニット１７では基板２１および配線基板５２は第１フレキ３７および第２フレキ４１で電気的に接続される。第１フレキ３７および第２フレキ４１は基板２１および配線基板５２の外側に配置される。基板２１と配線基板５２との間に接続端子の配置は省略されることができる。その結果、基板２１は配線基板５２に重ね合わせられることができる。基板２１および配線基板５２の距離は最大限に縮小される。したがって、集積回路の接続にあたって基板２１および配線基板５２の厚みは縮小される。
【００５５】
素子チップ１８では基板２１の裏面に配線基板５２が接合される。配線基板５２は基板２１の強度を補強する。基板２１の板厚が例えば１００μｍ程度に設定されても、配線基板５２は基板２１の破損を防止することができる。その一方で、バルク型の超音波トランスデューサー素子で素子アレイが構成される場合には、基板の板厚は５００μｍ〜数ｍｍ程度に設定される。たとえ配線基板５２が接合されても、素子チップ１８の厚みは、バルク型の超音波トランスデューサー素子で素子アレイが構成される場合に比べて確実に縮小されることができる。加えて、振動膜４３の音響インピーダンスはバルク型の超音波トランスデューサー素子に比べて人体のそれに近いことから、素子チップ１８ではバルク型の超音波トランスデューサー素子に比べて音響インピーダンスの整合層が省略されることができる。こういった整合層の省略は素子チップ１８の薄型化にさらに寄与することができる。
【００５６】
さらに、素子チップ１８では仕切り壁５１は配線基板５２に結合される。仕切り壁５１の剛性は高められることができる。その結果、仕切り壁５１の振動（残響振動）は抑制されることができる。素子２３の振動特性は安定化することができる。その一方で、仕切り壁５１の厚みｔが高さＨより小さいと、断面のアスペクト比の関係で、仕切り壁５１の曲げ剛性は素子チップ１８の面内方向に弱まる。仕切り壁５１が配線基板５２に結合されないと、仕切り壁５１は素子チップ１８の面内方向に振動しやすい。いわゆるクロストークが発生してしまう。
【００５７】
素子チップ１８には集積回路が組み込まれる。集積回路チップ５５は、素子アレイ２２に接続される導電線の本数すなわち下部電極端子３３、３５および上部電極端子３４、３６の個数よりも少ない本数の入出力端子で外部接続端子５６に接続されることができる。集積回路チップ５５の入出力端子の端子数は下部電極端子３３、３５および上部電極端子３４、３６の個数よりも減少する。その結果、素子チップ１８に接続されるケーブル１４やコネクターのサイズは縮小されることができる。素子チップ１８は従来に比べて狭小な空間に収容されることができる。
【００５８】
特に、集積回路チップ５５にはマルチプレクサー６１が組み込まれる。マルチプレクサー６１は、下部電極端子３３、３５および上部電極端子３４、３６に接続されるポート群６１ａと、下部電極端子３３、３５および上部電極端子３４、３６の個数よりも少ない本数の信号処理側のポート群６１ｂとの間で接続関係を管理する。したがって、マルチプレクサー６１は、素子チップ１８に接続されるケーブル１４やコネクターのサイズの縮小に大いに貢献する。
【００５９】
加えて、集積回路チップ５５にはパルサー６７が組み込まれる。素子２３とパルサー６７との間で距離は短縮される。したがって、素子２３に供給される共振信号のＳ／Ｎ比は高められることができる。また、集積回路チップ５５にはアナログデジタル変換器７１がさらに組み込まれる。素子２３とアナログデジタル変換器７１との間で距離は短縮される。したがって、素子３３から出力される検出信号のＳ／Ｎ比は高められることができる。
【００６０】
素子チップ１８では配線基板５２の裏面に外部接続端子５６が形成される。こうしてチップユニット１７は１つのユニットとして取り扱われることができる。外部接続端子５６で簡単に実装されることができる。しかも、外部接続端子５６は基板２１の裏側に引き回されることから、基板２１を含む二次元平面に沿って配線基板５２の広がりは抑制されることができる。チップユニット１７の小型化に貢献することができる。
【００６１】
素子チップ１８では下部電極２４は第１導電体２４ａを有する。第１導電体２４ａの両端はそれぞれ引き出し配線２７に接続される。引き出し配線２７には下部電極端子３３、３５から共振信号が入力される。こうして第１導電体２４ａには両端から共振信号が供給されることから、電圧降下の影響はできるだけ低減されることができる。同様に、上部電極２５は第２導電体２５ａを有する。第２導電体２５ａの両端はそれぞれ上部電極端子３４、３６に接続される。したがって、第２導電体２５ａには両端の上部電極端子３４、３６から共振信号が供給される。電圧降下の影響はできるだけ抑制されることができる。
【００６２】
（４）第２実施形態に係るチップユニットの構成
図７は第２実施形態に係るチップユニット１７の構成を概略的に示す。超音波診断装置１１は前述の素子チップ１８に代えて素子チップ１８ａを利用することができる。この第２実施形態では、第１実施形態の集積回路チップ５５に代わって、配線基板５２の裏面に形成されるモノリシック集積回路８１で前述の集積回路が構成される。モノリシック集積回路８１は配線基板５２の裏面に形成されることから素子チップ１８ａの小型化に貢献することができる。他の構成は前述の第１実施形態と同様に構成されることができる。例えば図７では第１配線は図示されていないが、第１実施形態と同様に配線基板５２の裏面に第１配線が形成され、モノリシック集積回路８１、外部接続端子５６、中継端子５８が第１配線に接続される。その他、前述の第１実施形態と均等な構成や構造には同一の参照符号が付され、重複する説明は割愛される。
【００６３】
（５）第３実施形態に係るチップユニットの構成
図８は第３実施形態に係るチップユニット１７の構成を概略的に示す。超音波診断装置１１は前述の素子チップ１８に代えて素子チップ１８ｂを利用することができる。この第３実施形態では集積回路チップ５５は第１フレキ３７および（または）第２フレキ４１に実装される。第１フレキ３７上で集積回路チップ５５は第１フレキ３７の導電線に接続される。第２フレキ４１上で集積回路チップ５５は第２フレキ４１の導電線に接続される。集積回路チップ５５は、基板２１を含む二次元平面に沿って広がらないことから、素子チップ１８ｂの小型化に貢献することができる。他の構成は前述の第１実施形態および第２実施形態と同様に構成されることができる。例えば図８では第１配線は図示されていないが、第１実施形態と同様に配線基板５２の裏面に第１配線が形成され、モノリシック集積回路８１、外部接続端子５６、中継端子５８が第１配線に接続される。その他、前述の第１および第２実施形態と均等な構成や構造には同一の参照符号が付され、重複する説明は割愛される。
【００６４】
（６）第４実施形態に係るチップユニットの構成
図９は第４実施形態に係るチップユニット１７の構成を概略的に示す。超音波診断装置１１は前述の素子チップ１８に代えて素子チップ１８ｃを利用することができる。この第４実施形態では前述の配線基板５２に代えて配線基板８２が用いられる。配線基板８２は表面で基板２１を受け止める。配線基板８２の裏面は平面に形成される。配線基板８２の表面に第１配線８３が形成される。第１配線８３の形成にあたって配線基板８２は基板２１の輪郭よりも外側に広がる。第１配線８３は導電材の薄膜で構成されることができる。導電材には例えば銅といった金属材料が用いられることができる。薄膜は配線基板８２の表面に配線パターンを描くことができる。
【００６５】
配線基板８２には第１フレキ３７および第２フレキ４１がそれぞれ個別に支持される。支持にあたって第１フレキ３７および第２フレキ４１は配線基板８２の表面に連結される。配線基板８２の表面には中継端子８４が形成される。中継端子８４は第１配線８３に繋がる。中継端子８４には第１フレキ３７の第２端３７ｂおよび第２フレキ４１の第２端４１ｂがそれぞれ覆い被さる。中継端子８４には第１信号線３８および第２信号線４２が個別に接続される。第１信号線３８および第２信号線４２は例えばはんだや導電接着剤で中継端子８４に接合されることができる。こうして第１信号線３８および第２信号線４２は少なくとも基板２１上の素子アレイ２２および第１配線８３の間で電気的導通を確立する。配線基板８２の表面には集積回路チップ５５が実装される。集積回路は第１配線８３に繋がる。
【００６６】
配線基板８２の表面には外部接続端子８５が形成される。外部接続端子８５は第１配線８３に接続される。外部接続端子８５は例えばパッド形状の導電材で構成されることができる。導電材には例えば銅といった金属材料が用いられることができる。外部接続端子８５は例えばワイヤーボンディング８６でケーブル１４の信号線に結合されることができる。外部接続端子８５は第１配線８３経由で集積回路に接続される。
【００６７】
こうした素子チップ１８ｃの採用によれば、外部接続端子８５の形成作業、および、外部接続端子８５および第１配線８３の接続作業はいずれも配線基板８２の表面で実施されることができ、製造工程の複雑化は回避されることができる。他の構成は前述の第１〜第３実施形態と同様に構成されることができる。前述の第１〜第３実施形態と均等な構成や構造には同一の参照符号が付され、重複する説明は割愛される。
【００６８】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれる。例えば、明細書または図面において、少なくとも一度、より広義または同義な異なる用語とともに記載された用語は、明細書または図面のいかなる箇所においても、その異なる用語に置き換えられることができる。また、超音波診断装置１１、超音波プローブ１３、チップユニット１７、超音波トランスデューサー素子２３、集積回路、処理回路７４等の構成および動作も本実施形態で説明したものに限定されず、種々の変形が可能である。
【符号の説明】
【００６９】
１１  超音波診断装置（電子機器）、１３  プローブ（超音波プローブ）、１６  筐体、１７  超音波トランスデューサー装置（超音波トランスデューサー素子チップユニット）、１８  超音波トランスデューサー素子チップ、２１  基板、２３  超音波トランスデューサー素子、３８  第２配線（第１信号線）、４２  第２配線（第２信号線）、４５  開口、５２  配線基板、５４  第１配線、５５  集積回路（集積回路チップ）、５６  外部接続端子、６１  マルチプレクサー、６７  パルサー、７１  アナログデジタル変換器、７４  処理回路、８１  集積回路（モノリシック集積回路）、８２  配線基板、８３  第１配線、８５  外部接続端子。
【図１】
0005990929.tif 000002
【図２】
0005990929.tif 000003
【図３】
0005990929.tif 000004
【図４】
0005990929.tif 000005
【図５】
0005990929.tif 000006
【図６】
0005990929.tif 000007
【図７】
0005990929.tif 000008
【図８】
0005990929.tif 000009
【図９】
0005990929.tif 000010