(57)【特許請求の範囲】
【請求項１】
絶縁基板上に、少なくともゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、前記ドレイン電極に接続された画素電極と、前記ソース電極と前記ドレイン電極との間に形成された半導体層と、を有する薄膜トランジスタを、複数の前記ゲート電極がゲート配線に接続され、複数の前記ソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイと、
他の絶縁基板上に設けた対向電極と、
前記対向電極と前記薄膜トランジスタアレイとの間に挟まれた電気泳動体と、を備えた電気泳動ディスプレイであって、
隣り合う前記画素電極の間の部分を線とし、複数の前記線が交わる部分を節として表したときに、前記画素電極は、１つの前記節に３本の前記線がつながるように配置されており、
前記画素電極間の距離をＳとし、前記画素電極の幅をＬとしたときに、ＳはＬの１／３以上であり、
前記画素電極と前記対向電極との距離をｄとしたときに、Ｓはｄ以上かつｄの３倍以下であることを特徴とする電気泳動ディスプレイ。
【請求項２】
前記画素電極は、正方形又は長方形をなし、縦横それぞれの方向に複数配置されており、
前記画素電極の横方向の配置は、縦方向で隣り合う前記画素電極の横方向の配置に対して前記画素電極の配置ピッチで１／２ずれた配置であることを特徴とする請求項１に記載の電気泳動ディスプレイ。
【請求項３】
前記画素電極は、六角形をなし、縦横それぞれの方向に複数配置され、かつ横方向において隣り合う各画素電極の辺が平行となり配置されており、
前記画素電極の横方向の配置は、縦方向で隣り合う前記画素電極の横方向の配置に対して前記画素電極の配置ピッチで１／２ずれた配置であることを特徴とする請求項１に記載の電気泳動ディスプレイ。
【請求項４】
前記画素電極は、前記ドレイン電極と同層に形成されていることを特徴とする請求項２又は請求項３に記載の電気泳動ディスプレイ。
【請求項５】
前記画素電極は、前記ドレイン電極と同層に形成された下部画素電極の上の、開口を有する層間絶縁膜の上に、前記開口を介して前記下部画素電極に接続されていることを特徴とする請求項２又は請求項３に記載の電気泳動ディスプレイ。
【請求項６】
前記ソース配線は、コの字形状をなしつつ縦方向に形成され、
前記ゲート配線は、直線形状又はくの字形形状をなしつつ横方向に形成されていることを特徴とする請求項４に記載の電気泳動ディスプレイ。
【請求項７】
前記ソース配線は、直線形状又はくの字形形状をなしつつ横方向に形成され、
前記ゲート配線は、コの字形状をなしつつ縦方向に形成されていることを特徴とする請求項４に記載の電気泳動ディスプレイ。
【請求項８】
前記ソース配線は、縦方向に形成され、一部が横方向において隣り合うソース配線と並走しており、
前記ゲート配線は、横方向に形成され、縦方向において隣り合うゲート配線との配置ピッチが前記画素電極の配置ピッチの２倍であることを特徴とする請求項４又は請求項５に記載の電気泳動ディスプレイ。
【請求項９】
前記ソース配線は、縦方向に形成され、
前記ゲート配線は、横方向に形成され、
前記ソース電極と前記ドレイン電極との位置関係は、縦方向で隣り合う前記画素電極の配置にかかる前記ソース電極と前記ドレイン電極との位置関係に対して横方向で反転していることを特徴とする請求項５に記載の電気泳動ディスプレイ。
【請求項１０】
前記層間絶縁膜下に配置された前記ゲート電極、前記ソース電極、前記ドレイン電極、前記下部画素電極、前記半導体層は、縦横方向それぞれにおいて、それぞれが直線に並んだ配置構造になっており、
前記画素電極の横方向の配置は、縦方向で隣り合う前記画素電極の横方向の配置に対して前記画素電極の配置ピッチで１／２ずれた配置であることを特徴とする請求項５に記載の電気泳動ディスプレイ。
【請求項１１】
前記層間絶縁膜下に配置された前記ゲート電極、前記ソース電極、前記ドレイン電極、前記下部画素電極、前記半導体層は、縦方向の配置ピッチが前記画素電極の縦方向の配置ピッチの２倍であり、横方向の配置ピッチが前記画素電極の横方向の配置ピッチの半分であることを特徴とする請求項５又は１０に記載の電気泳動ディスプレイ。
【請求項１２】
絶縁基板上に、少なくともゲート電極及びゲート配線を形成する工程と、ゲート絶縁膜を形成する工程と、ソース電極、ソース配線、ドレイン電極、及び前記ドレイン電極に接続される画素電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に半導体層を形成する工程と、他の絶縁基板上に設けた対向電極と前記画素電極との間に電気泳動体を挟む工程と、をこの順に有する電気泳動ディスプレイの製造方法であって、
前記画素電極を形成する工程では、隣り合う前記画素電極の間の部分を線とし、複数の前記線が交わる部分を節として表したときに、前記画素電極を、１つの前記節に３本の前記線がつながるように配置し、
前記ソース電極、前記ソース配線、前記ドレイン電極、及び前記ドレイン電極に接続される画素電極を形成する工程は、印刷法を用いた工程であり、
前記画素電極間の距離をＳとし、前記画素電極の幅をＬとしたときに、ＳをＬの１／３以上とし、
前記画素電極と前記対向電極との距離をｄとしたときに、Ｓをｄ以上かつｄの３倍以下とすることを特徴とする電気泳動ディスプレイの製造方法。
【請求項１３】
絶縁基板上に、少なくともゲート電極及びゲート配線を形成する工程と、ゲート絶縁膜を形成する工程と、ソース電極、ソース配線、ドレイン電極、及び下部画素電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に半導体層を形成する工程と、前記半導体層上に封止層を形成する工程と、前記下部画素電極上に開口を有する層間絶縁膜を形成する工程と、前記開口を介して前記下部画素電極に接続される画素電極を形成する工程と、他の絶縁基板上に設けた対向電極と前記画素電極との間に電気泳動体を挟む工程と、をこの順に有する電気泳動ディスプレイの製造方法であって、
前記画素電極を形成する工程では、隣り合う前記画素電極の間の部分を線とし、複数の前記線が交わる部分を節として表したときに、前記画素電極を、１つの前記節に３本の前記線がつながるように配置し、
前記開口を介して前記下部画素電極に接続される画素電極を形成する工程は、印刷法を用いた工程であり、
前記画素電極間の距離をＳとし、前記画素電極の幅をＬとしたときに、ＳをＬの１／３以上とし、
前記画素電極と前記対向電極との距離をｄとしたときに、Ｓをｄ以上かつｄの３倍以下とすることを特徴とする電気泳動ディスプレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ及びその製造方法、並びにその薄膜トランジスタアレイを有する電気泳動ディスプレイに関する。
【背景技術】
【０００２】
半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン（ａ-Ｓｉ）やポリシリコン（ｐｏｌｙ-Ｓｉ）の薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）が製造され、液晶ディスプレイなどに応用されている（非特許文献１）。
ＴＦＴとしては、例えば図２８のようなものが用いられている。ここで、ＴＦＴは、スイッチの役割を果たしており、ゲート配線２ａに与えられた選択電圧によってＴＦＴをオンにした時に、ソース配線４ａに与えられた信号電圧をドレイン電極５に接続された画素電極９に書き込む。書き込まれた電圧は、画素電極９、ゲート絶縁膜、及びキャパシタ電極１０によって構成される蓄積キャパシタに保持される。
【０００３】
ただし、キャパシタ電極１０は、必須ではなく、表示媒体（ここでは液晶）のキャパシタンスを蓄積キャパシタとして使用することも可能である。
なお、ＴＦＴアレイの場合、ソースとドレインの働きは書き込む電圧の極性によって変わるため、動作で名称を決められない。そこで、便宜的に一方をソースとし、他方をドレインとし、呼び方を統一しておく。以下の説明では、配線に接続されている方をソース、画素電極に接続されている方をドレインと呼ぶ。
【０００４】
ところで、近年、有機半導体や酸化物半導体が登場し、２００℃以下の低温でＴＦＴを作製できることが示され、プラスチック基板を用いたフレキシブルディスプレイへの期待が高まっている。フレキシブルという特長以外に、軽量、壊れにくい、薄型化できるというメリットも期待されている。また、印刷によってＴＦＴを形成することにより、安価で大面積なディスプレイが期待されている。
【０００５】
また、省エネルギーや、屋外での視認性の観点から、電気泳動ディスプレイが注目されている。
このような電気泳動ディスプレイに用いる薄膜トランジスタの構造としては、（１）ドレイン電極とほぼ同層の画素電極によって表示を行う場合と、（２）ドレイン電極とほぼ同層の下部画素電極上に開口を有する層間絶縁膜と、該層間絶縁膜上に該開口で下部画素電極に接続された画素電極を有し、該画素電極によって表示を行う場合がある。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】松本正一編著：「液晶ディスプレイ技術  −アクティブマトリクスＬＣＤ−」産業図書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、前記（１）のドレイン電極とほぼ同層の画素電極で表示を行う場合、ソース配線や半導体が画素電極の間に存在するため、画素電極間を狭くすることができない。
また、前記（２）の層間絶縁膜上の画素電極で表示を行う場合、層間絶縁膜の開口部段差による凹凸上に画素電極を形成する必要があるため、画素電極の解像度が悪く、短絡防止のために画素電極間を大きくする必要がある。
【０００８】
しかしこれらのようなことから画素電極間の距離を大きくした場合、画素電極の真上の表示色は容易に変化できるものの、画素間が交差する節部分の表示色を変化させるのが難しいという問題があった。
本発明の目的は、係る従来技術の状況に鑑みてなされたもので、画素電極間の距離が大きくて印刷に適し、しかも画素電極間の距離が大きい場合でも所望の表示を行うことができる電気泳動ディスプレイの製造方法を提供することである。
【課題を解決するための手段】
【０００９】
前記課題を解決するために、請求項１に係る発明は、絶縁基板上に、少なくともゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、前記ドレイン電極に接続された画素電極と、前記ソース電極と前記ドレイン電極との間に形成された半導体層と、を有する薄膜トランジスタを、複数の前記ゲート電極がゲート配線に接続され、複数の前記ソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイと、他の絶縁基板上に設けた対向電極と、前記対向電極と前記薄膜トランジスタアレイとの間に挟まれた電気泳動体と、を備えた電気泳動ディスプレイであって、隣り合う前記画素電極の間の部分を線とし、複数の前記線が交わる部分を節として表したときに、前記画素電極は、１つの前記節に３本の前記線がつながるように配置されており、前記画素電極間の距離をＳとし、前記画素電極の幅をＬとしたときに、ＳはＬの１／３以上であり、前記画素電極と前記対向電極との距離をｄとしたときに、Ｓはｄ以上かつｄの３倍以下であることを特徴とする電気泳動ディスプレイである。
【００１０】
また、請求項２に係る発明は、請求項１に係る発明において、前記画素電極は、正方形又は長方形をなし、縦横それぞれの方向に複数配置されており、前記画素電極の横方向の配置は、縦方向で隣り合う前記画素電極の横方向の配置に対して前記画素電極の配置ピッチで１／２ずれた配置であることを特徴とする電気泳動ディスプレイである。
【００１１】
また、請求項３に係る発明は、請求項１に係る発明において、前記画素電極は、六角形をなし、縦横それぞれの方向に複数配置され、かつ横方向において隣り合う各画素電極の辺が平行となり配置されており、前記画素電極の横方向の配置は、縦方向で隣り合う前記画素電極の横方向の配置に対して前記画素電極の配置ピッチで１／２ずれた配置であることを特徴とする電気泳動ディスプレイである。
【００１２】
また、請求項４に係る発明は、請求項２又は請求項３に係る発明において、前記画素電極は、前記ドレイン電極と同一層に形成されていることを特徴とする電気泳動ディスプレイである。
また、請求項５に係る発明は、請求項２又は請求項３に係る発明において、前記画素電極は、前記ドレイン電極と同一層に形成された下部画素電極の上の、開口を有する層間絶縁膜の上に、前記開口を介して前記下部画素電極に接続されていることを特徴とする電気泳動ディスプレイである。
【００１３】
また、請求項６に係る発明は、請求項４に係る発明において、前記ソース配線は、コの字形状をなしつつ縦方向に形成され、前記ゲート配線は、直線形状又はくの字形形状をなしつつ横方向に形成されていることを特徴とする電気泳動ディスプレイである。
また、請求項７に係る発明は、請求項４に係る発明において、前記ソース配線は、直線形状又はくの字形形状をなしつつ横方向に形成され、前記ゲート配線は、コの字形状をなしつつ縦方向に形成されていることを特徴とする電気泳動ディスプレイである。
【００１４】
また、請求項８に係る発明は、請求項４又は請求項５に係る発明において、前記ソース配線は、縦方向に形成され、一部が横方向において隣り合うソース配線と並走しており、前記ゲート配線は、横方向に形成され、縦方向において隣り合うゲート配線との配置ピッチが前記画素電極の配置ピッチの２倍であることを特徴とする電気泳動ディスプレイである。
また、請求項９に係る発明は、請求項５に係る発明において、前記ソース配線は、縦方向に形成され、前記ゲート配線は、横方向に形成され、前記ソース電極と前記ドレイン電極との位置関係は、縦方向で隣り合う前記画素電極の配置にかかる前記ソース電極と前記ドレイン電極との位置関係に対して横方向で反転していることを特徴とする電気泳動ディスプレイである。
【００１５】
また、請求項１０に係る発明は、請求項５に係る発明において、前記層間絶縁膜下に配置された前記ゲート電極、前記ソース電極、前記ドレイン電極、前記下部画素電極、前記半導体層は、縦横方向それぞれにおいて、それぞれが直線に並んだ配置構造になっており、前記画素電極の横方向の配置は、縦方向で隣り合う前記画素電極の横方向の配置に対して前記画素電極の配置ピッチで１／２ずれた配置であることを特徴とする電気泳動ディスプレイである。
また、請求項１１に係る発明は、請求項５又は請求項１０に係る発明において、前記層間絶縁膜下に配置された前記ゲート電極、前記ソース電極、前記ドレイン電極、前記下部画素電極、前記半導体層は、縦方向の配置ピッチが前記画素電極の縦方向の配置ピッチの２倍であり、横方向の配置ピッチが前記画素電極の横方向の配置ピッチの半分であることを特徴とする電気泳動ディスプレイである。
【００１７】
また、請求項１２に係る発明は、絶縁基板上に、少なくともゲート電極及びゲート配線を形成する工程と、ゲート絶縁膜を形成する工程と、ソース電極、ソース配線、ドレイン電極、及び前記ドレイン電極に接続される画素電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に半導体層を形成する工程と、他の絶縁基板上に設けた対向電極と前記画素電極との間に電気泳動体を挟む工程と、をこの順に有する電気泳動ディスプレイの製造方法であって、前記画素電極を形成する工程では、隣り合う前記画素電極の間の部分を線とし、複数の前記線が交わる部分を節として表したときに、前記画素電極を、１つの前記節に３本の前記線がつながるように配置し、前記ソース電極、前記ソース配線、前記ドレイン電極、及び前記ドレイン電極に接続される画素電極を形成する工程は、印刷法を用いた工程であり、前記画素電極間の距離をＳとし、前記画素電極の幅をＬとしたときに、ＳをＬの１／３以上とし、前記画素電極と前記対向電極との距離をｄとしたときに、Ｓをｄ以上かつｄの３倍以下とすることを特徴とする電気泳動ディスプレイの製造方法である。
【００１８】
また、請求項１３に係る発明は、絶縁基板上に、少なくともゲート電極及びゲート配線を形成する工程と、ゲート絶縁膜を形成する工程と、ソース電極、ソース配線、ドレイン電極、及び下部画素電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に半導体層を形成する工程と、前記半導体層上に封止層を形成する工程と、前記下部画素電極上に開口を有する層間絶縁膜を形成する工程と、前記開口を介して前記下部画素電極に接続される画素電極を形成する工程と、他の絶縁基板上に設けた対向電極と前記画素電極との間に電気泳動体を挟む工程と、をこの順に有する電気泳動ディスプレイの製造方法であって、前記画素電極を形成する工程では、隣り合う前記画素電極の間の部分を線とし、複数の前記線が交わる部分を節として表したときに、前記画素電極を、１つの前記節に３本の前記線がつながるように配置し、前記開口を介して前記下部画素電極に接続される画素電極を形成する工程は、印刷法を用いた工程であり、前記画素電極間の距離をＳとし、前記画素電極の幅をＬとしたときに、ＳをＬの１／３以上とし、前記画素電極と前記対向電極との距離をｄとしたときに、Ｓをｄ以上かつｄの３倍以下とすることを特徴とする電気泳動ディスプレイの製造方法である。
【発明の効果】
【００１９】
本発明によれば、１つには、画素電極間距離が大きくても、高品質の表示ができる電気泳動ディスプレイを提供でき、もう１つには、容易に高品質の電気泳動ディスプレイを製造できる。
【図面の簡単な説明】
【００２０】
【図１】本実施形態の電気泳動ディスプレイの画素電極配置を説明する平面図である。
【図２】本実施形態における薄膜トランジスタアレイの一例を示す平面図である。
【図３】本実施形態における薄膜トランジスタアレイの他の一例を示す平面図である。
【図４】本実施形態における薄膜トランジスタアレイの他の一例を示す平面図である。
【図５】本実施形態における薄膜トランジスタアレイの他の一例を示す平面図である。
【図６】本実施形態の電気泳動ディスプレイのカラー表示で用いる場合の色配置の一例を示す平面図である。
【図７】本実施形態の電気泳動ディスプレイのカラー表示で用いる場合の色配置の他の一例を示す平面図である。
【図８】本実施形態における薄膜トランジスタアレイ及び電気泳動ディスプレイ、及びそれらの製造工程の一例を示す平面図及び断面図である。
【図９】本実施形態における薄膜トランジスタアレイ及び電気泳動ディスプレイ、及びそれらの製造工程の他の一例を示す平面図及び断面図である。
【図１０】本実施形態における薄膜トランジスタアレイ及び電気泳動ディスプレイ、及びそれらの製造工程の他の一例を示す平面図及び断面図である。
【図１１】本実施形態における薄膜トランジスタアレイ及び電気泳動ディスプレイ、及びそれらの製造工程の他の一例を示す平面図及び断面図である。
【図１２】本実施形態における薄膜トランジスタアレイ及び電気泳動ディスプレイ、及びそれらの製造工程の他の一例を示す平面図及び断面図である。
【図１３】本実施形態における薄膜トランジスタアレイ及び電気泳動ディスプレイ、及びそれらの製造工程の他の一例を示す平面図及び断面図である。
【図１４】本実施形態における薄膜トランジスタアレイ及び電気泳動ディスプレイ、及びそれらの製造工程の他の一例を示す平面図及び断面図である。
【図１５】本実施形態における薄膜トランジスタアレイ及び電気泳動ディスプレイ、及びそれらの製造工程の他の一例を示す平面図及び断面図である。
【図１６】本実施形態における薄膜トランジスタアレイ及び電気泳動ディスプレイ、及びそれらの製造工程の他の一例を示す平面図及び断面図である。
【図１７】比較例の電気泳動ディスプレイの画素電極配置を説明する平面図である。
【図１８】比較例の薄膜トランジスタアレイの一例を示す平面図である。
【図１９】比較例の電気泳動ディスプレイの電気泳動体にかかる電界の計算結果の一例を示す図である。
【図２０】比較例の電気泳動ディスプレイの電気泳動体にかかる電界の計算結果の他の一例を示す図である。
【図２１】比較例の電気泳動ディスプレイの電気泳動体にかかる電界の計算結果の他の一例を示す図である。
【図２２】図２の薄膜トランジスタアレイを用いた場合の電界の計算結果の一例を示す図である。
【図２３】図２の薄膜トランジスタアレイを用いた場合の電界の計算結果の他の一例を示す図である。
【図２４】図２の薄膜トランジスタアレイを用いた場合の電界の計算結果の他の一例を示す図である。
【図２５】図４の薄膜トランジスタアレイを用いた場合の電界の計算結果の一例を示す図である。
【図２６】図４の薄膜トランジスタアレイを用いた場合の電界の計算結果の他の一例を示す図である。
【図２７】図４の薄膜トランジスタアレイを用いた場合の電界の計算結果の他の一例を示す図である。
【図２８】従来の薄膜トランジスタアレイの構造を示す平面図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態を図面を参照しつつ説明する。
なお、本発明は以下の実施形態に限定されるものではない。また、以下に使用する図面は、説明を判り易くするためのものであるから、図面に示す構成の大きさは、実際の寸法を規定するものではないことは言うまでもない。
【００２２】
（電気泳動ディスプレイの構成）
本実施形態は、本発明を適用した電気泳動ディスプレイである。
電気泳動ディスプレイは、絶縁基板上に、少なくともゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、ドレイン電極に接続された画素電極、及びソース電極とドレイン電極との間に形成された半導体層を有する薄膜トランジスタを、複数のゲート電極がゲート配線に、複数のソース電極がソース配線に接続された状態でマトリクス状に配置した薄膜トランジスタアレイと、別の絶縁基板上に設けた対向電極との間に電気泳動体を挟んだ構造の電気泳動ディスプレイである。
【００２３】
ここで、薄膜トランジスタアレイが、ゲート電極と同じ層にキャパシタ電極を有し、複数のキャパシタ電極がキャパシタ配線に接続されていてもよい。このキャパシタ電極は、画素電極との間に蓄積容量を形成し、ここで電位を保持する。また、キャパシタ電極を有する方がむしろ一般的であるが、表示媒体の静電容量を蓄積容量として使用することで、キャパシタ電極を使用しないことも可能である。
【００２４】
なお、電気泳動ディスプレイの以上の構造については後で製造方法の説明等において詳述する。
図１には、本実施形態の電気泳動ディスプレイにおいて特徴となる画素電極配置（画素配置）の一例を示す。
図１に示すように、電気泳動ディスプレイでは、画素電極の間の部分を線（エッジ）２０とし、線２０と線２０とが交わる部分を節（ノード）２１として表したときに、１つの節２１から出る線２０が３本であるような画素電極配置になっている。
【００２５】
このような画素電極配列を有する電気泳動ディスプレイは、薄膜トランジスタアレイがスイッチとなって画素電極の電圧を制御し、対向電極との間の電界を変化させることにより、電気泳動体の状態を変化させて表示を行う。
そして、このような電気泳動ディスプレイでは、所望の表示を行うためには各画素電極間の距離が小さい方がよいが、画素電極の作製を容易にするためには各画素電極間の距離がある程度大きい方がよい。図１は、各画素電極間の距離Ｓが大きくてもきれいな画像表示を行うのに好適な画素電極配置を示す例となる。
【００２６】
ここで、図２〜図５には、図１に示す画素電極配置（薄膜トランジスタアレイ）の好適な具体例を示す。
図２に示す画素電極配置では、画素電極９が正方形であり、１行ごとに画素ピッチの半分だけ横にずれている。すなわち、画素電極９は、縦横それぞれの方向に複数配置されており、画素電極９の横方向の配置は、縦方向で隣り合う画素電極９の横方向の配置に対して画素電極９の配置ピッチで１／２ずれた配置となる。
【００２７】
また、図３に示す画素電極配置では、画素電極９が長方形であり、１行ごとに画素ピッチの半分だけ横にずれている。
また、図４及び図５に示す画素電極配置では、画素電極９が六角形であり、１行ごとに画素ピッチの半分だけ横にずれている。すなわち、画素電極９が六角形の場合、画素電極は、縦横それぞれの方向に複数配置されており、かつ横方向において隣り合う各画素電極９の辺が平行となり配置されており、画素電極９の横方向の配置は、縦方向で隣り合う画素電極９の横方向の配置に対して画素電極の配置ピッチで１／２ずれた配置となる。
【００２８】
そして、図２〜図５に示す画素電極配置では、画素電極間距離Ｓが画素電極９の幅Ｌの１／３以上の大きさとなる。又は、画素電極間距離Ｓが、画素電極９と不図示の対向電極との距離ｄ以上かつ距離ｄの３倍以下となる。
ここで、図２及び図４に示すように、画素電極９が正方形の場合や正六角形の場合、画素電極９の幅Ｌの定義は容易である。また、図３に示すように、画素電極９が長方形の場合、短辺及び長辺の幅Ｌ１、Ｌ２のうち小さい方の幅で画素電極幅Ｌを定義する。また、図５に示すように、画素電極９が正六角形以外の六角形の場合、それぞれの幅Ｌ１〜Ｌ３のうち最小値で画素電極幅Ｌを定義する。
【００２９】
また、図６及び図７は、前述の画素電極配置を用いてカラー表示を行う場合のＲＧＢ、ＲＧＢＷの配置例を示す図である。
本実施形態では、図６（ａ）及び（ｂ）のようなＲＧＢなどの３色を用いたデルタ配置や、図７（ａ）及び（ｂ）のようなＲＧＢＷなどの４色を用いた平行四辺形配置が好適である。ここで、Ｒは赤、Ｇは緑、Ｂは青、Ｗは白、Ｋは黒である。また、このようなカラー表示を行うためには、白黒の表示媒体の表示側にカラーフィルタを組合せる方法や、電気泳動媒体にＲ⇔Ｋ、Ｇ⇔Ｋ、Ｂ⇔Ｋの３種やＷ⇔Ｋを加えた４種を用いる等の方法がある。
【００３０】
（製造方法）
次に、本実施形態における画素電極配置を適用した薄膜トランジスタアレイ及び電気泳動ディスプレイの製造方法の一例を説明する。
ここで、画素電極配置として、（１）ドレイン電極と同層に画素電極を形成する画素電極配置と、（２）ドレイン電極と同層に形成した下部画素電極上に開口を有する層間絶縁膜を形成し、その上に該開口にて下部画素電極に接続された画素電極を有する画素電極配置とがある。なお、ここでいう「同層」は、解釈において、全く同じ層であること、又は、隣接する層である（間に別層を挟まない）ことをいうほぼ同層であることを意味する。
【００３１】
これらの画素電極配置では、前記（１）の場合、キャパシタ電極と画素電極の重なりが蓄積容量となる。また、前記（２）の場合、キャパシタ電極と下部画素電極の重なりが蓄積容量となる。
（（１）の画素電極配置にかかる製造方法）
先ず、前記（１）の画素電極配置（ドレイン電極と同層に画素電極を形成する画素電極配置例）を適用した薄膜トランジスタアレイ及び電気泳動ディスプレイの製造方法の一例を図８〜図１３を参照しつつ説明する。
【００３２】
図８〜図１３それぞれの（ｃ）は、薄膜トランジスタアレイを示す図となり、図８〜図１３それぞれの（ｄ）は、図８〜図１３それぞれの（ｃ）に示す薄膜トランジスタアレイと、別基板１１上に形成した対向電極１２との間に電気泳動体１３を挟むことで製造される電気泳動ディスプレイを示す図となる。
そして、図８〜図１３それぞれの（ａ）〜（ｃ）は、薄膜トランジスタアレイの製造方法の製造工程を示す図となる。また、図８〜図１３それぞれの（ａ）〜（ｄ）は、電気泳動ディスプレイの製造方法の製造工程を示す図となる。
【００３３】
なお、図８〜図１３それぞれの（ａ）〜（ｃ）において、左図は平面図であり、右図は一部断面図である。
製造工程を説明すると、先ず、絶縁基板１上にゲート電極２、ゲート配線２ａ、キャパシタ電極１０、及びキャパシタ配線１０ａを形成する（図８〜図１３の各（ａ））。次に、ゲート絶縁膜３を形成し、さらにソース電極４、ソース配線４ａ、ドレイン電極５、及び画素電極９を形成する（図８〜図１３の各（ｂ））。そして、ソース電極４とドレイン電極５との間に半導体層６を形成し、さらに半導体層６及びソース配線４ａを覆うように封止層７を形成する（図８〜図１３の各（ｃ））。これにより、薄膜トランジスタアレイが製造される。そして、製造された薄膜トランジスタアレイと別基板１１上に形成した対向電極１２との間に電気泳動体１３を挟むことで、電気泳動ディスプレイを製造する（図８〜図１３の各（ｄ））。
【００３４】
以上のような製造方法により、ソース配線４ａは、画素電極９と重ねられず、画素電極間に形成される。また、ゲート配線２ａは、画素電極９となるべく重ねないことが望ましく、やはり画素間に形成される。また、キャパシタ配線１０ａは、画素電極９と重ねてもかまわない（キャパシタ電極１０は、画素電極９に重ねる必要がある）。
なお、キャパシタ電極１０及びキャパシタ配線１０ａは、図８〜図１３の各（ａ）のみに記載し、各（ｂ）以降では記載を省略した。
【００３５】
また、ソース電極４及びドレイン電極５の形状は、図８〜図１３ではクシ形として表記したがこれに限定されるものではない。
また、図８及び図９に示す製造方法では、ソース配線４ａが縦方向に形成され、ゲート配線２ａが横方向に形成される。そして、ソース配線４ａは略コ字形状となる。ソース配線４ａを略コ字形状にすることで、層間絶縁膜８を有しない構造で本実施形態における画素電極配置を実現できる。また、ゲート配線２ａは、直線形状（図８）又は略への字形状（図９）となる。
【００３６】
また、図１０及び図１１に示す製造方法では、ソース配線４ａが横方向に形成され、ゲート配線２ａが縦方向に形成される。そして、ゲート配線２ａは略コ字形状となる。また、図１０に示す製造方法では、ソース配線４ａは直線形状となり、図１１に示す製造方法では、ソース配線４ａは略への字形状となる。
また、図８、図９、及び図１１に示す製造方法では、半導体層６が島状（それぞれ個別）に形成される。それに対し、図１０に示す製造方法では、半導体層６を島状にしてもよいが、半導体層６がソース配線４ａに平行なストライプ構造とすることができる。この場合、半導体層６及び封止層７の形成が容易になるという利点がある。
【００３７】
また、図１２及び図１３に示す製造方法では、ソース配線４ａが縦方向に形成され、ゲート配線２ａが横方向に形成され、２行分の画素電極９を同一のゲート配線２ａが担当する。また、図１２及び図１３に示す製造方法では、ソース配線４ａにおいて２本が並走する部分ができるが、本実施形態における画素電極配置では、画素電極間距離に余裕があるので充分にその配置が可能となる。この場合、図８及び図９に示す製造方法に比べて走査線数を半分にできるのでゲートドライバ数を半減できる、同一フレーム周波数ならば選択時間を長くできるので、トランジスタのオン電流が小さくてもよいというような様々な利点がある（ただし、ソースドライバ数は倍になる）。
【００３８】
また、前記製造方法において、絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）、エポキシなどの有機物を用いることができる。
【００３９】
また、ゲート電極２、ゲート配線２ａ、キャパシタ電極１０、キャパシタ配線１０ａとしては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。
【００４０】
また、ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。
また、ソース電極４、ソース配線４ａ、ドレイン電極５、画素電極９としては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。
【００４１】
また、印刷方法としては、反転オフセット印刷や、グラビア印刷が好適である。
また、半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェット、ディスペンサ、凸版印刷等で印刷・焼成する方法が好適である。
【００４２】
また、封止層７としては、フッ素系樹脂、ポリビニルアルコール等が好適である。製法としては、溶液をインクジェット、ディスペンサ、凸版印刷等で印刷・焼成する方法が好適である。
また、別基板１１としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）、エポキシなどの有機物を用いることができる。
【００４３】
また、対向電極１２としては、ＩＴＯ、ＩＺＯ、ポリアニリン、ＰＥＤＯＴ：ＰＳＳ等の透明電極が好適である。
また、電気泳動体１３としては、帯電させた２色の粒子を液体中に分散させたカプセルや、帯電させた１色の粒子を着色液中に分散させたものや、帯電させた２色の粒子を気体とともに閉じ込めたものなどが使用できる。
【００４４】
（（２）の画素電極配置にかかる製造方法）
次に、前記（２）の画素電極配置（ドレイン電極と同層に形成した下部画素電極上に開口を有する層間絶縁膜を形成し、その上に該開口にて下部画素電極に接続された画素電極９を有する画素電極配置例）を適用した薄膜トランジスタアレイ及び電気泳動ディスプレイの製造方法の一例を図１４〜図１６を参照しつつ説明する。
【００４５】
図１４〜図１６それぞれの（ｄ）は、薄膜トランジスタアレイを示す図となり、図１４〜図１６それぞれの（ｅ）は、図１４〜図１６それぞれの（ｄ）に示す薄膜トランジスタアレイと、別基板１１上に形成した対向電極１２との間に電気泳動体１３を挟むことで製造される電気泳動ディスプレイを示す図となる。
そして、図１４〜図１６それぞれの（ａ）〜（ｄ）は、薄膜トランジスタアレイの製造方法の製造工程を示す図となる。また、図１４〜図１６それぞれの（ａ）〜（ｅ）は、電気泳動ディスプレイの製造方法の製造工程を示す図となる。
【００４６】
なお、図１４〜図１６それぞれの（ａ）〜（ｅ）において、左図は平面図であり、右図は一部断面図である。
製造工程を説明すると、先ず、絶縁基板１上にゲート電極２、ゲート配線２ａ、キャパシタ電極１０、及びキャパシタ配線１０ａを形成する（図１４〜図１６それぞれの（ａ））。次に、ゲート絶縁膜３を形成し、さらにソース電極４、ソース配線４ａ、ドレイン電極５、及び下部画素電極５ａを形成する（図１４〜図１６の各（ｂ））。そして、ソース電極４とドレイン電極５との間に半導体層６を形成し、さらに半導体層６及びソース配線４ａを覆うように封止層７を形成する（図１４〜図１６の各（ｃ））。そして、下部画素電極５ａ上に開口８ａを有する層間絶縁膜８を形成し、さらにその開口８ａで下部画素電極５ａに接続された画素電極９を形成する（図１４〜図１６の各（ｄ））。これにより、薄膜トランジスタアレイが製造される。そして、製造された薄膜トランジスタアレイと別基板１１上に形成した対向電極１２との間に電気泳動体１３を挟むことで、電気泳動ディスプレイを製造する（図１４〜図１６の各（ｅ））。
【００４７】
なお、キャパシタ電極１０及びキャパシタ配線１０ａは、図１４〜図１６の各（ａ）のみに記載し、各（ｂ）以降では記載を省略した。
また、ソース電極４及びドレイン電極５の形状は、図１４〜図１６ではクシ形として表記したがこれに限定されるものではない。
以上のような製造方法において、ソース配線４ａが縦方向に形成され、ゲート配線２ａが横方向に形成される。そして、ソース配線４ａは、画素電極９と重なることが許容されるため、直線とすることができる。
【００４８】
また、図１４に示す製造方法では、画素電極９が１行ごとにずれているのに合わせ、チャネルの向きを１行ごとに左右反転することで、薄膜トランジスタの下部画素電極５ａを画素電極９に合わせて形成することができる。
また、図１５に示す製造方法では、画素電極９が１行ごとに横方向にずれているにもかかわらず、薄膜トランジスタのチャネルの向きをずらさない配置を実現している。すなわち、層間絶縁膜８までの部分（層間絶縁膜８以下の構造）は、従来の配置（後述の図１８に示す画素電極配置）のＴＦＴを作製する場合と同様の配置にしておき、画素電極９の配置だけを図２〜図５に示す配置にする。この方法でも、半導体層６及び封止層７をストライプにすることができる。
【００４９】
また、図１６に示す製造方法では、ソース配線数を倍にしている。すなわち、図１６に示す製造方法では、薄膜トランジスタを、縦方向が画素電極９の縦ピッチの倍、横方向が画素電極９の横ピッチの半分となる縦長を基本単位とした、縦長の構造にしている。そして、画素電極９の配線だけを図２〜図５に示す配置にする。この図１６に示す製造方法では、走査線数を半分にできるのでゲートドライバ数を半減できる、同一フレーム周波数ならば選択時間を長くできるので、トランジスタのオン電流が小さくてもよいといった様々な利点がある（ただし、ソースドライバ数は倍になる）。
【００５０】
又は、図８〜図１３の画素電極９を下部画素電極５ａとし、層間絶縁膜８と画素電極９を形成して薄膜トランジスタアレイとしても良い。
また、絶縁基板１としては、ガラスなどの無機物や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）、エポキシなどの有機物を用いることができる。
【００５１】
また、ゲート電極２、ゲート配線２ａ、キャパシタ電極１０、キャパシタ配線１０ａとしては、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、インクを印刷・焼成してもよいし、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよい。あるいは、全面成膜後にレジスト印刷・エッチング・レジスト剥離によって形成してもよい。
【００５２】
また、ゲート絶縁膜３としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ等の無機物や、ポリビニルフェノール（ＰＶＰ）、エポキシ等の有機物を用いることができる。製法としては、スパッタ、ＣＶＤ等の真空成膜や、溶液の塗布・焼成によって得られる。
また、ソース電極４、ソース配線４ａ、ドレイン電極５、下部画素電極５ａとしては、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｐｔ、Ａｌ等の金属や、ＩＴＯ等の導電性酸化物、カーボン、導電性高分子等を用いることができる。製法としては、全面成膜後にフォトリソ・エッチング・レジスト剥離によって形成してもよいが、インクを印刷・焼成して得ることが望ましい。
【００５３】
また、印刷方法としては、反転オフセット印刷や、グラビア印刷が好適である。
また、半導体層６としては、ポリチオフェン系、アセン系、アリルアミン系などの有機半導体や、Ｉｎ２Ｏ３系、Ｇａ２Ｏ３系、ＺｎＯ系、ＳｎＯ２系、ＩｎＧａＺｎＯ系、ＩｎＧａＳｎＯ系、ＩｎＳｎＺｎＯ系などの酸化物半導体を用いることができる。製法としては、溶液をインクジェット、ディスペンサ、凸版印刷等で印刷・焼成する方法が好適である。
【００５４】
また、封止層７としては、フッ素樹脂などの有機物や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の無機物、あるいはそれらの混合物、積層物などを使用することができる。製法としては、全面に成膜後、フォトリソ・エッチング・レジスト除去による方法も可能であるが、溶液をスクリーン印刷等の方法で印刷・焼成する方法がより好適である。
また、層間絶縁膜８としては、エポキシ、アクリル等の樹脂や、フォトレジスト等を用いることができる。製法としては、フォトリソでもよいが、スクリーン印刷やグラビアオフセット印刷が好適である。
【００５５】
また、画素電極９としては、ＡｇペーストやＣペースト等が好適である。製法としては、スクリーン印刷やグラビアオフセット印刷を用いることができる。
また、別基板１１としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）、エポキシなどの有機物を用いることができる。
【００５６】
また、対向電極１２としては、ＩＴＯ、ＩＺＯ、ポリアニリン、ＰＥＤＯＴ：ＰＳＳ等の透明電極が好適である。
また、電気泳動体１３としては、帯電させた２色の粒子を液体中に分散させたカプセルや、帯電させた１色の粒子を着色液中に分散させたものや、帯電させた２色の粒子を気体とともに閉じ込めたものなどが使用できる。
【００５７】
（計算結果）
次に、本実施形態における画素電極配置と比較例（例えば従来例）の画素電極配置とについてそれぞれ行った効果検証のための計算結果を説明する。
（比較例の計算結果）
図１７は、比較例の電気泳動ディスプレイの画素電極配置の一例を説明する平面図である。
【００５８】
図１７のように、比較例の電気泳動ディスプレイの画素電極配置は、画素電極間を表す線２０とし、線２０がつながる部分を節２１として表したときに、各節２１につながる線２０が４本となる配置である。すなわち、１つの節２１に接する画素電極は４個となる配置である。具体的には、図１８のように、画素電極９が正方形であり、縦横方向ともまっすぐに画素電極９が整列し、節２１が４つの画素電極９の角（正方形の角）に接する画素電極配置となる。
【００５９】
ここで、図１９〜図２１は、図１８(図１７）に示す画素電極配置において４つの画素電極９に電位を印加した場合の電界分布の計算結果を示す図である。この図１９〜図２０では、計算結果の表示を、最大強度を１とする相対値表示としている。また、図１９に示す計算結果は、画素電極幅Ｌ＝１４０μｍ、画素電極間距離Ｓ＝６０μｍ、画素電極・対向電極間距離ｄ＝５０μｍの場合の結果である。また、図２０に示す計算結果は、画素電極幅Ｌ＝１００μｍ、画素電極間距離Ｓ＝１００μｍ、画素電極・対向電極間距離ｄ＝５０μｍの場合の結果である。また、図２１に示す計算結果は、画素電極幅Ｌ＝６０μｍ、画素電極間距離Ｓ＝１４０μｍ、画素電極・対向電極間距離ｄ＝５０μｍの場合の結果である。
【００６０】
これらの計算結果をみると、図１９に示す計算結果では、節２１の中央部に電界が６０％〜７０％のほぼ正方形の領域が見られる。また、図２０に示す計算結果では、節２１の中央部に電界が４０〜５０％の大きなほぼ正方形の領域が見られる、また、図２１に示す計算結果では、節２１の中央部に電界が２０％〜３０％のほぼ星形の領域が見られる。また、図１９及び図２０に示す計算結果では、電圧を高くするか印加時間を長くすれば節２１部分の色変化が可能であるが、図２１に示す計算結果では、それは難しい。
【００６１】
（本実施形態の計算結果）
図２２〜図２７は、本実施形態における画素電極配置の画素電極に電位を印加した場合の電位分布の計算結果を示す図である。
ここで、図２２〜図２７では、図１９〜図２１と同様に、計算結果の表示を、最大強度を１とする相対値表示としている。
また、図２２〜図２４に示す計算結果は、図２に示す画素電極配置による計算結果に相当し、すなわち、画素電極９が正方形であり、１行ごとに左右にずれた配置による計算結果に相当する。よって、節２１が、上画素の辺と、左下・右下画素の角に接している場合の結果に相当する。
【００６２】
また、図２２に示す計算結果は、画素電極幅Ｌ＝１４０μｍ、画素電極間距離Ｓ＝６０μｍ、画素電極・対向電極間距離ｄ＝５０μｍの場合の結果である。また、図２３に示す計算結果は、画素電極幅Ｌ＝１００μｍ、画素電極間距離Ｓ＝１００μｍ、画素電極・対向電極間距離ｄ＝５０μｍの場合の結果である。また、図２４に示す計算結果は、画素電極幅Ｌ＝６０μｍ、画素電極間距離Ｓ＝１４０μｍ、画素電極・対向電極間距離ｄ＝５０μｍの場合の結果である。
【００６３】
これらの計算結果をみると、図２２に示す計算結果では、節２１部分の電界がほぼ７０％以上となっている。また、図２３に示す計算結果では、電界が４０〜５０％の三角形が繋がったような形状が見られる。また、図２４に示す計算結果では、電界が２０％〜３０％まで低下する。
そして、図１９〜図２１に示す比較例の計算結果と比較すると、図２２に示す計算結果では、図１９に示す計算結果に比べて明らかに電界が大きくなっており、図２２にかかる画素電極配置では、図１９にかかる画素電極配置よりも低電圧又は短時間で節部分の色変化が可能となることがわかる。また、図２３に示す計算結果の４０％〜５０％の領域は、図２０に示す計算結果よりも小さくなっており、改善が見られる。また、図２４に示す計算結果は、図２１に示す計算結果と同様であり、図２４に示す計算結果にかかる構造では、節２１部分の色変化が難しいことがわかる。
【００６４】
また、図３に示す画素電極配置が、図２に示す画素電極配置に対するわずかな変形であることから、その結果は、図２に示す画素電極配置の場合（図２２〜図２４）と同等である。
また、図２５〜図２７に示す計算結果は、図４に示す画素電極配置による計算結果に相当し、すなわち、画素電極９が六角形であり、１行ごとに左右にずれた配置による計算結果に相当する。すなわち、節が３つの六角形の画素電極のそれぞれの角に接している場合の計算結果に相当する。
【００６５】
また、図２５に示す計算結果は、画素電極幅Ｌ＝１４０μｍ、画素電極間距離Ｓ＝６０μｍ、画素電極・対向電極間距離ｄ＝５０μｍの場合の結果である。図２６に示す計算結果は、画素電極幅Ｌ＝１００μｍ、画素電極間距離Ｓ＝１００μｍ、画素電極・対向電極間距離ｄ＝５０μｍの場合の結果である。また、図２７に示す計算結果は、画素電極幅Ｌ＝６０μｍ、画素電極間距離Ｓ＝１４０μｍ、画素電極・対向電極間距離ｄ＝５０μｍの場合の結果である。
【００６６】
これらの計算結果をみると、図２５に示す計算結果では、節２１部分の電界が完全に７０％以上となる。また、図２６に示す計算結果では、節２１部分の電界が全て５０％以上となる。また、図２７に示す計算結果では、節２１部分の電界が３０％〜４０％の部分が見られる。
そして、図１９〜図２１に示す比較例の計算結果と比較すると、図２５に示す計算結果では、図１９に示す計算結果に比べて明らかに電界が大きくなっており、図２５にかかる画素電極配置では、図１９にかかる画素電極配置よりも低電圧又は短時間で節２１部分の色変化が可能であることがわかる。また、図２６及び図２７に示す計算結果も、図２０及び図２１に示す計算結果それぞれに比べて改善が見られ、図２６及び図２７にかかる画素電極配置では、低電圧又は短時間で色変化が可能であることがわかる。
【００６７】
また、図５に示す画素電極配置が、図４に示す画素電極配置に対するわずかな変形であることから、その効果は、図４に示す画素電極配置の場合（図２５〜図２７）と同等である。
また、図には示していないが、六角形を円や楕円に置き換えた構造でも類似の効果となる。このような画素電極配置とした場合、直径や短径が画素電極幅Ｌに相当するとみなせる。
【００６８】
なお、Ｌ＝１８０μｍ、Ｓ＝２０μｍ、ｄ＝５０μｍとした画素電極配置の計算結果（図示せず）によれば、画素電極間距離が小さい場合、図１７や図１８に示す従来の画素電極配置であっても画素間の色変化は充分に可能なため、本実施形態のような画素電極配置にする必要はない。また、Ｌ＝４０μｍ、Ｓ＝１６０μｍ、ｄ＝５０μｍのように画素電極間距離が大きい場合（図示せず）、節２１部分の色変化を起こすために必要な電圧や時間がかなり大きくなるため、実用的でない。
【００６９】
以上、本発明の実施形態を具体的に説明したが、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の範囲は、請求項１により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
【実施例】
【００７０】
（実施例１）
実施例１は、図８（ａ）〜（ｄ）の製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。
すなわち、先ず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２ａ、キャパシタ電極１０、及びキャパシタ配線１０ａを形成した（図８（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４ａ、ドレイン電極５、及び画素電極９として、Ａｇインクを反転オフセット印刷し１８０℃で焼成することによってパターンを形成した（図８（ｂ））。その時の画素電極９の形状は、図２に示す形状に相当し、Ｌは１００μｍ、Ｓは１００μｍである。
【００７１】
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより半導体層６を形成し、次にフッ素樹脂をスクリーン印刷、１００℃焼成することで封止層７を形成した（図８（ｃ））。
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体（電気泳動体）１３として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした（図８（ｄ））。
この実施例１では、電圧を１．５倍に大きくするか印加時間を１．５倍に長くすることで、図２３の中央部も色変化させることができた。なお、画素電極９と対向電極１２の距離は約５０μｍであった。
【００７２】
（実施例２）
実施例２は、図９（ａ）〜（ｄ）の製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。
すなわち、先ず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２ａ、キャパシタ電極１０、及びキャパシタ配線１０ａを形成した（図９（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４ａ、ドレイン電極５、及び画素電極９として、Ａｇインクを反転オフセット印刷し１８０℃で焼成することによってパターンを形成した（図９（ｂ））。その時の画素電極９の形状は、図４に示す形状に相当し、Ｌは６０μｍ、Ｓは１４０μｍである。
【００７３】
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより半導体層６を形成し、次にフッ素樹脂をスクリーン印刷、１００℃焼成することで封止層７を形成した（図９（ｃ））。
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした（図９（ｄ））。
この実施例２では、電圧を２倍に大きくするか印加時間を２倍に長くすることで、図２７の中央部も色変化させることができた。なお、画素電極９と対向電極１２の距離は約５０μｍであった。
【００７４】
（実施例３）
実施例３は、図１０（ａ）〜（ｄ）の製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。
すなわち、先ず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２ａ、キャパシタ電極１０、及びキャパシタ配線１０ａを形成した（図１０（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４ａ、ドレイン電極５、及び画素電極９として、Ａｇインクを反転オフセット印刷し１８０℃で焼成することによってパターンを形成した（図１０（ｂ））。その時の画素電極９の形状は、図２に示す形状に相当し、Ｌは１４０μｍ、Ｓは６０μｍである。
【００７５】
さらに、ポリチオフェン溶液を凸版印刷、１００℃焼成することにより半導体層６を形成し、次にフッ素樹脂をスクリーン印刷、１００℃焼成することで封止層７を形成した（図１０（ｃ））。
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした（図１０（ｄ））。
この実施例３では、通常の電圧印加で容易に図２２の中央部も色変化させることができた。なお、画素電極９と対向電極１２の距離は約５０μｍであった。
【００７６】
（実施例４）
実施例４は、図１１（ａ）〜（ｄ）の製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。
すなわち、先ず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２ａ、キャパシタ電極１０、及びキャパシタ配線１０ａを形成した（図１１（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４ａ、ドレイン電極５、及び画素電極９として、Ａｇインクを反転オフセット印刷し１８０℃で焼成することによってパターンを形成した（図１１（ｂ））。その時の画素電極９の形状は、図４に示す形状に相当し、Ｌは１００μｍ、Ｓは１００μｍである。
【００７７】
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより半導体層６を形成し、次にフッ素樹脂をスクリーン印刷、１００℃焼成することで封止層７を形成した（図１１（ｃ））。
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした（図１１（ｄ））。
この実施例４では、電圧を１．２倍に大きくするか印加時間を１．２倍に長くすることで、図２６の中央部も色変化させることができた。なお、画素電極９と対向電極１２の距離は約５０μｍであった。
【００７８】
（実施例５）
実施例５は、図１２（ａ）〜（ｄ）の製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。
すなわち、先ず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２ａ、キャパシタ電極１０、及びキャパシタ配線１０ａを形成した（図１２（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４ａ、ドレイン電極５、及び画素電極９として、Ａｇインクを反転オフセット印刷し１８０℃で焼成することによってパターンを形成した（図１２（ｂ））。その時の画素電極９の形状は、図２に示す形状に相当し、Ｌは１００μｍ、Ｓは１００μｍである。
【００７９】
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより半導体層６を形成し、次にフッ素樹脂をスクリーン印刷、１００℃焼成することで封止層７を形成した（図１２（ｃ））。
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした（図１２（ｄ））。
この実施例５では、電圧を１．５倍に大きくするか印加時間を１．５倍に長くすることで、図２３の中央部も色変化させることができた。なお、画素電極９と対向電極１２の距離は約５０μｍであった。
【００８０】
（実施例６）
実施例６は、図１３（ａ）〜（ｄ）の製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。
すなわち、先ず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２ａ、キャパシタ電極１０、及びキャパシタ配線１０ａを形成した（図１３（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４ａ、ドレイン電極５、及び画素電極９として、Ａｇインクを反転オフセット印刷し１８０℃で焼成することによってパターンを形成した（図１３（ｂ））。その時の画素電極９の形状は、図４に示す形状に相当し、Ｌは１００μｍ、Ｓは１００μｍである。
【００８１】
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより半導体層６を形成し、次にフッ素樹脂をスクリーン印刷、１００℃焼成することで封止層７を形成した（図１３（ｃ））。
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした（図１３（ｄ））。
この実施例６では、電圧を１．２倍に大きくするか印加時間を１．２倍に長くすることで、図２６の中央部も色変化させることができた。なお、画素電極９と対向電極１２の距離は約５０μｍであった。
【００８２】
（実施例７）
実施例７は、図１４（ａ）〜（ｅ）の製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。
すなわち、先ず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２ａ、キャパシタ電極１０、及びキャパシタ配線１０ａを形成した（図１４（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４ａ、ドレイン電極５、及び下部画素電極５ａとして、Ａｇインクを反転オフセット印刷し１８０℃で焼成することによってパターンを形成した（図１４（ｂ））。
【００８３】
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより半導体層６を形成し、次にフッ素樹脂をスクリーン印刷、１００℃焼成することで封止層７を形成した（図１４（ｃ））。そして、エポキシ樹脂をスクリーン印刷、１００℃焼成することで層間絶縁膜８を形成し、Ａｇペーストをスクリーン印刷、１００℃焼成することで画素電極９を形成した（図１４（ｄ））。その時の画素電極９の形状は、図２に示す形状に相当し、Ｌは１４０μｍ、Ｓは６０μｍである。
【００８４】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした（図１４（ｅ））。
この実施例７では、通常の電圧印加で容易に図２２の中央部も色変化させることができた。なお、画素電極９と対向電極１２の距離は約５０μｍであった。
【００８５】
（実施例８）
実施例８は、図１５（ａ）〜（ｅ）の製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。
すなわち、先ず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２ａ、キャパシタ電極１０、及びキャパシタ配線１０ａを形成した（図１５（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４ａ、ドレイン電極５、及び下部画素電極５ａとして、Ａｇインクを反転オフセット印刷し１８０℃で焼成することによってパターンを形成した（図１５（ｂ））。
【００８６】
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより半導体層６を形成し、次にフッ素樹脂をスクリーン印刷、１００℃焼成することで封止層７を形成した（図１５（ｃ））。そして、エポキシ樹脂をスクリーン印刷、１００℃焼成することで層間絶縁膜８を形成し、Ａｇペーストをスクリーン印刷、１００℃焼成することで画素電極９を形成した（図１５（ｄ））。その時の画素電極９の形状は、図４に示す形状に相当し、Ｌは１４０μｍ、Ｓは６０μｍである。
【００８７】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした（図１５（ｅ））。
この実施例８では、通常の電圧印加で容易に図２５の中央部も色変化させることができた。なお、画素電極９と対向電極１２の距離は約５０μｍであった。
【００８８】
（実施例９）
実施例９は、図１６（ａ）〜（ｅ）の製造工程によって、薄膜トランジスタアレイ、さらには電気泳動ディスプレイを作製した例である。
すなわち、先ず、絶縁基板１であるＰＥＮ上に、蒸着によってＡｌを５０ｎｍ成膜し、フォトリソ及びウェットエッチによってゲート電極２、ゲート配線２ａ、キャパシタ電極１０、及びキャパシタ配線１０ａを形成した（図１６（ａ））。次に、ポリビニルフェノール溶液をスピンコートし、１５０℃焼成することにより、ゲート絶縁膜３としてポリビニルフェノールを１μｍ形成した。さらに、ソース電極４、ソース配線４ａ、ドレイン電極５、及び下部画素電極５ａとして、Ａｇインクを反転オフセット印刷し１８０℃で焼成することによってパターンを形成した（図１６（ｂ））。
【００８９】
さらに、ポリチオフェン溶液をインクジェット印刷、１００℃焼成することにより半導体層６を形成し、次にフッ素樹脂をスクリーン印刷、１００℃焼成することで封止層７を形成した（図１６（ｃ））。そして、エポキシ樹脂をスクリーン印刷、１００℃焼成することで層間絶縁膜８を形成し、Ａｇペーストをスクリーン印刷、１００℃焼成することで画素電極９を形成した（図１６（ｄ））。その時の画素電極９の形状は、図２に示す形状に相当し、Ｌは１４０μｍ、Ｓは６０μｍである。
【００９０】
こうして作製した薄膜トランジスタアレイに、別基板１１であるＰＥＴ上に対向電極１２としてＩＴＯを付け、表示媒体１３として電気泳動カプセルを塗布したものを貼合せて電気泳動ディスプレイとした（図１６（ｅ））。
この実施例９では、通常の電圧印加で容易に図２２の中央部も色変化させることができた。なお、画素電極９と対向電極１２の距離は約５０μｍであった。
【符号の説明】
【００９１】
１…  絶縁基板、２…ゲート電極、２ａ…ゲート配線、３…ゲート絶縁膜、４…ソース電極、４ａ…ソース配線、５…ドレイン電極、５ａ…下部画素電極、６…半導体層、７…封止層、８…層間絶縁膜、８ａ…層間絶縁膜の開口、９…画素電極、１０…キャパシタ電極、１０ａ…キャパシタ配線、１１…別基板、１２…対向電極、１３…電気泳動体、２０…線（エッジ）、２１…節（ノード）
【図１】
0005990889.tif 000002
【図２】
0005990889.tif 000003
【図３】
0005990889.tif 000004
【図４】
0005990889.tif 000005
【図５】
0005990889.tif 000006
【図６】
0005990889.tif 000007
【図７】
0005990889.tif 000008
【図８】
0005990889.tif 000009
【図９】
0005990889.tif 000010
【図１０】
0005990889.tif 000011
【図１１】
0005990889.tif 000012
【図１２】
0005990889.tif 000013
【図１３】
0005990889.tif 000014
【図１４】
0005990889.tif 000015
【図１５】
0005990889.tif 000016
【図１６】
0005990889.tif 000017
【図１７】
0005990889.tif 000018
【図１８】
0005990889.tif 000019
【図１９】
0005990889.tif 000020
【図２０】
0005990889.tif 000021
【図２１】
0005990889.tif 000022
【図２２】
0005990889.tif 000023
【図２３】
0005990889.tif 000024
【図２４】
0005990889.tif 000025
【図２５】
0005990889.tif 000026
【図２６】
0005990889.tif 000027
【図２７】
0005990889.tif 000028
【図２８】
0005990889.tif 000029