(57)【特許請求の範囲】
【請求項１】
直流電源に並列接続されるトランス１次巻線と半導体スイッチとの直列回路と、前記トランスの２次巻線に接続される整流平滑回路と、前記整流平滑回路の出力電圧と基準電圧との誤差を増幅して前記トランスの1次側に帰還する出力電圧検出回路と、コンデンサの充放電動作を用いた発振回路と、前記発振回路の出力と前記出力電圧検出回路の出力とに基づいて、前記半導体スイッチを駆動するスイッチング信号を生成する制御回路と、を備え、前記整流平滑回路の出力に負荷を接続するスイッチング電源装置において、
前記スイッチング信号の周波数制御回路は、前記出力電圧検出回路の出力電圧から前記負荷が定常負荷に比べて軽負荷であることを判定する第１の設定回路と、前記出力電圧検出回路の出力電圧から前記負荷が定常負荷に比べて重負荷であることを判定する第２の設定回路と、前記出力電圧検出回路の出力電圧を前記コンデンサの充電又は放電の電流に変換する電圧−電流変換回路と、を備え、
前記負荷が軽負荷であると判定された場合には前記スイッチング信号の周波数を定常負荷時のスイッチング信号の周波数よりも低下させ、前記負荷が重負荷であると判定された場合には前記スイッチング信号の周波数を定常負荷時のスイッチング信号の周波数よりも高くし、
前記出力電圧検出回路の出力電圧と前記第１の設定回路からの電圧とを入力とし、前記出力電圧検出回路の出力電圧が第１の設定回路からの電圧より小さい時は前記出力電圧検出回路の出力電圧を、前記出力電圧検出回路の出力電圧が第１の設定回路からの電圧より大きい時は前記第１の設定回路からの出力電圧を、各々前記コンデンサの充電又は放電の電流に変換する
ことを特徴とするスイッチング電源装置。
【請求項２】
直流電源に並列接続されるトランス１次巻線と半導体スイッチとの直列回路と、前記トランスの２次巻線に接続される整流平滑回路と、前記整流平滑回路の出力電圧と基準電圧との誤差を増幅して前記トランスの1次側に帰還する出力電圧検出回路と、コンデンサの充放電動作を用いた発振回路と、前記発振回路の出力と前記出力電圧検出回路の出力とに基づいて、前記半導体スイッチを駆動するスイッチング信号を生成する制御回路と、を備え、前記整流平滑回路の出力に負荷を接続するスイッチング電源装置において、
前記スイッチング信号の周波数制御回路は、前記出力電圧検出回路の出力電圧から前記負荷が定常負荷に比べて軽負荷であることを判定する第１の設定回路と、前記出力電圧検出回路の出力電圧から前記負荷が定常負荷に比べて重負荷であることを判定する第２の設定回路と、前記出力電圧検出回路の出力電圧を前記コンデンサの充電又は放電の電流に変換する電圧−電流変換回路と、を備え、
前記負荷が軽負荷であると判定された場合には前記スイッチング信号の周波数を定常負荷時のスイッチング信号の周波数よりも低下させ、前記負荷が重負荷であると判定された場合には前記スイッチング信号の周波数を定常負荷時のスイッチング信号の周波数よりも高くし、
前記出力電圧検出回路の出力電圧と前記第２の設定回路からの電圧とを入力とし、前記出力電圧検出回路の出力電圧が第２の設定回路からの電圧より小さい時は前記出力電圧検出回路の出力電圧を、前記出力電圧検出回路の出力電圧が第２の設定回路からの電圧より大きい時は前記第２の設定回路からの出力電圧を、各々前記コンデンサの充電又は放電の電流に変換する
ことを特徴とするスイッチング電源装置。
【請求項３】
前記周波数制御回路は、前記出力電圧検出回路の出力電圧と前記第２の設定回路からの電圧とを入力とし、前記出力電圧検出回路の出力電圧が第２の設定回路からの電圧より小さい時は前記出力電圧検出回路の出力電圧を、前記出力電圧検出回路の出力電圧が第２の設定回路からの電圧より大きい時は前記第２の設定回路からの出力電圧を、各々前記コンデンサの充電又は放電の電流に変換することを特徴とする請求項１に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチのスイッチング動作により、直流電源から電圧の異なる別の直流に変換するスイッチング電源装置に関し、特に、負荷の大きさに応じてスイッチング周波数を制御し、装置の高効率化と、適用する部品の小型化を図る制御回路技術に関する。
【背景技術】
【０００２】
図６に、特許文献１で公知の負荷の変動に応じてスイッチング周波数を変化させ、損失の低減による高効率化とスイッチング素子のピーク電流抑制による使用部品の小型化を図った回路例を示す。主回路方式はフライバック形で、制御方式は電流モード制御形である。
【０００３】
主回路構成は、直流電源としてのコンデンサＣｉと並列にトランスＴの１次巻線Ｐ１と半導体スイッチとしてのＭＯＳＦＥＴＱ１と電流検出抵抗Ｒｓとの直列回路が、トランスＴの２次巻線Ｓ１と並列に整流ダイオードＤ１と平滑コンデンサＣｏとからなる整流平滑回路が、各々接続され、平滑コンデンサＣｏの両端が直流出力端子Ｐｏ（正極出力端子）、Ｎｏ（負極出力端子）に接続される。
【０００４】
制御回路は、電流モード制御形で、主要部は集積回路（ＩＣ）として１チップ化されてリいる。直流出力電圧を基準値と比較して、この偏差が零になるように，1次側ＭＯＳＦＥＴＱ１を流れる電流のピーク値を制御する制御方式である。
直流出力電圧は抵抗Ro1とRo2で分圧された電圧値をシャントレギュレータD2の制御端子に入力して偏差に応じた電流でフォトカプラPC1のダイオードを駆動して、1次側制御回路に接続されたフォトトランジスタの電流をプルアップ抵抗を介して電圧に変換し、これをフィードバック（帰還）電圧とする。
【０００５】
一方、発振回路は、制御回路の基準電源電圧Vregで抵抗R1を介して発振用コンデンサC2を充電し、コンデンサC2の電圧が抵抗R2とR3で分圧された電圧に達したことをコンパレータCP2で判定して、トランジスタQ2をオンさせる。トランジスタQ2がオンするとコンデンサC2の電荷は放電され、同時に、トランジスタＱ２自身もオフとなり、フリップフロップFFはセットされて、ノアゲートNOR、ドライブ回路、抵抗R7を介してＭＯＳＦＥＴＱ１がオンとなる。ＭＯＳＦＥＴＱ１がオンすると、電流ＩＱ１が直流入力電圧値とトランスのインダクタンス値で決まる傾斜で上昇する。この電流をシャント抵抗Ｒｓの電圧として検出し、この電圧値が前述のフィードバック電圧値（ＦＢ端子の電圧値）に到達したことをコンパレータＣＰ１で検出し、フリップフロップＦＦをリセットする。この結果、ＭＯＳＦＥＴＱ１はオフとなる。この様な動作を繰り返すことにより、直流出力電圧は一定値に定電圧制御される。
【０００６】
抵抗Ｒ１と発振用コンデンサＣ２との接続点とＭＯＳＦＥＴＱ１用のオンオフ信号を出力するＯＵＴ端子との間には、抵抗Ｒ８、Ｒ９及びコンデンサＣ３で構成された平均化回路が接続される。ＭＯＳＦＥＴＱ１駆動用のオンオフ信号のオンデューティは直流出力端子（Ｐｏ、Ｎｏ）間に接続される負荷の大きさに応じて変化する。即ち、負荷が軽い（軽負荷）時にはオンデューティは小さくなり、負荷が大きい（重負荷）時にはオンデューティは大きくなる。この結果、発振用コンデンサＣ２の充電時間は重負荷時には短くなり、スイッチング周波数が高くなる。また、軽負荷時にはコンデンサＣ２の充電時間は長くなり、スイッチング周波数が低くなる。軽負荷時にスイッチング周波数を低下させることにより、損失が低減され、装置の変換効率が向上する。また、重負荷時には周波数が上昇するため、ＭＯＳＦＥＴＱ１の電流ＩＱ１のピーク電流が抑制され、ＭＯＳＦＥＴＱ１、トランスＴ、ダイオードＤ１などの使用部品が小型化される。
【０００７】
制御方式として、電流モード制御形の従来例を説明したが、スイッチング電源の制御方式には電圧モード制御形と電流モード制御形の２種類がある。ＰＷＭ（パルス幅変調）制御の違いを図７に示す。図７（ａ）に示すように、電流モード制御形のＰＷＭ波形は、発振器のオントリガー信号でオン信号となり、フィードバック電圧値（ＦＢ端子の電圧）をプルアップ抵抗などのレベルシフト回路で変換した電圧とスイッチング素子（ＭＯＳＦＥＴ）に流れるピーク電流検出値を電圧に変換した電圧（ＩＳ端子の電圧）とをコンパレータＣＰ３で比較して、ピーク電流検出値がフィードバック電圧値に達するとオフとする構成で得られる。ここで、ＩＳ端子に接続されているＬＥＢ（Leading Edge Braking）は、スイッチングのオン時にＩＳ端子の電圧にのってくるスパイク電圧を検出しないように微少時間マスクするための機能である。
電圧モード制御形はフィードバック電圧値（ＦＢ端子の電圧）とランプ電圧発振器Ｏｓｃの出力電圧値をコンパレータＣＰ４で比較して得られる。発振器としては三角波発振器なども用いられる。詳細は特許文献３に説明されているので省略する。
【０００８】
次に、特許文献２で公知の電圧モード制御形のスイッチング電源の従来例を、図８、図９に示す。図８はフライバック型の主回路構成で、直流電源としてのコンデンサＣｉと並列にトランスＴ１の１次巻線Ｐと半導体スイッチとしてのＭＯＳＦＥＴＱ１との直列回路が、トランスＴの２次巻線Ｓと並列に整流ダイオードＤ１と平滑コンデンサＣｏとからなる整流平滑回路が、各々接続され、平滑コンデンサＣｏの両端が直流出力端子Ｐｏ（正極出力端子）、Ｎｏ（負極出力端子）に接続される。
【０００９】
制御回路は、負荷の定常状態では直流出力の負荷状態を負荷状態検出回路ＬＤで検出し、フォトカプラＰＣ１で直流電圧の状態を１次側回路にフィードバック電圧として送り、このフィードバック電圧と三角波形を出力する発振器ＯＳＣの電圧とをコンパレータＣＰ５で比較して、オンオフ波形を生成し、ドライフ回路ＤＲＶを介してＭＯＳＦＥＴＱ１を駆動する。フィードバック電圧は負荷が軽負荷になると小さくなるので、これを発振周波数低下回路ＯＦＬで検出して、発振器ＯＳＣの周波数を低下させる。
図９に、発振周波数低下回路ＯＦＬと発振回路ＯＳＣ２の具体的な回路構成を示す。
コンパレータＣＰ６でフィードバック電圧を基準値Ｖｒｅｆ２と比較し、軽負荷であるか定常負荷であるかを判定する。定常時はトランジスタＱ１０とＱ１１をオンさせ、軽負荷になるとトランジスタＱ１０とＱ１１をオフさせる動作である。定常時はコンデンサC4の充電は電流源ＩｈとＩｉとの並列回路の電流で、同様に放電は電流源ＩｊとＩｋとの並列回路の電流で行われる。トランジスタＱ１２とＱ１３はカレントミラー回路でトランジスタＱ１２の電流は電流源ＩｊとＩｋとの並列回路の電流となる。一方、軽負荷時はトランジスタＱ１０とＱ１１をオフさせるため、コンデンサＣ４の充電は電流源Ｉｉの電流で、放電は電流源Ｉｋの電流で行われる。従って、図１０に示すように、軽負荷時にはスイッチング周波数を低下させることになり、損失が低減され、装置の変換効率が向上する。詳細は特許文献２に記載されているので、省略する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００２−３６９５１４号公報
【特許文献２】特開平９−９８５７１号公報
【特許文献３】特開２０１０−２５９１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述のように、従来例１では、スイッチング素子の駆動信号のデューティで発振周波数を変動させているので、定常状態でのスイッチング周波数を安定化させるためには周波数変化の傾斜を大きくできない。従って、重負荷時のスイッチング素子のピーク電流抑制が不十分となる。
また、従来例２では、軽負荷時の損失を低減させることはできるが、重負荷時のスイッチング素子のピーク電流抑制ができない。
従って、本発明の課題は、定常状態では安定な周波数でのスイッチングが可能で、軽負荷時は低損失化を図り、重負荷時はスイッチング素子のピーク電流を抑制することのできるスイッチング電源装置を提供することである。
【課題を解決するための手段】
【００１２】
上述の課題を解決するために、第1の発明においては、直流電源に並列接続されるトランス１次巻線と半導体スイッチとの直列回路と、前記トランスの２次巻線に接続される整流平滑回路と、前記整流平滑回路の出力電圧と基準電圧との誤差を増幅して前記トランスの1次側に帰還する出力電圧検出回路と、コンデンサの充放電動作を用いた発振回路と、前記発振回路の出力と前記出力電圧検出回路の出力とに基づいて、前記半導体スイッチを駆動するスイッチング信号を生成する制御回路と、を備え、前記整流平滑回路の出力に負荷を接続するスイッチング電源装置において、
前記スイッチング信号の周波数制御回路は、前記出力電圧検出回路の出力電圧から前記負荷が定常負荷に比べて軽負荷であることを判定する第１の設定回路と、前記出力電圧検出回路の出力電圧から前記負荷が定常負荷に比べて重負荷であることを判定する第２の設定回路と、前記出力電圧検出回路の出力電圧を前記コンデンサの充電又は放電の電流に変換する電圧−電流変換回路と、を備え、
前記負荷が軽負荷であると判定された場合には前記スイッチング信号の周波数を定常負荷時のスイッチング信号の周波数よりも低下させ、前記負荷が重負荷であると判定された場合には前記スイッチング信号の周波数を定常負荷時のスイッチング信号の周波数よりも高くし、
前記出力電圧検出回路の出力電圧と前記第１の設定回路からの電圧とを入力とし、前記出力電圧検出回路の出力電圧が第１の設定回路からの電圧より小さい時は前記出力電圧検出回路の出力電圧を、前記出力電圧検出回路の出力電圧が第１の設定回路からの電圧より大きい時は前記第１の設定回路からの出力電圧を、各々前記コンデンサの充電又は放電の電流に変換する。
【００１３】
第２の発明においては、直流電源に並列接続されるトランス１次巻線と半導体スイッチとの直列回路と、前記トランスの２次巻線に接続される整流平滑回路と、前記整流平滑回路の出力電圧と基準電圧との誤差を増幅して前記トランスの1次側に帰還する出力電圧検出回路と、コンデンサの充放電動作を用いた発振回路と、前記発振回路の出力と前記出力電圧検出回路の出力とに基づいて、前記半導体スイッチを駆動するスイッチング信号を生成する制御回路と、を備え、前記整流平滑回路の出力に負荷を接続するスイッチング電源装置において、
前記スイッチング信号の周波数制御回路は、前記出力電圧検出回路の出力電圧から前記負荷が定常負荷に比べて軽負荷であることを判定する第１の設定回路と、前記出力電圧検出回路の出力電圧から前記負荷が定常負荷に比べて重負荷であることを判定する第２の設定回路と、前記出力電圧検出回路の出力電圧を前記コンデンサの充電又は放電の電流に変換する電圧−電流変換回路と、を備え、
前記負荷が軽負荷であると判定された場合には前記スイッチング信号の周波数を定常負荷時のスイッチング信号の周波数よりも低下させ、前記負荷が重負荷であると判定された場合には前記スイッチング信号の周波数を定常負荷時のスイッチング信号の周波数よりも高くし、
前記出力電圧検出回路の出力電圧と前記第２の設定回路からの電圧とを入力とし、前記出力電圧検出回路の出力電圧が第２の設定回路からの電圧より小さい時は前記出力電圧検出回路の出力電圧を、前記増幅回路の出力電圧が第２の設定回路からの電圧より大きい時は前記第２の設定回路からの出力電圧を、各々前記コンデンサの充電又は放電の電流に変換する
【００１５】
第３の発明においては、第１の発明における、前記周波数制御回路は、前記出力電圧検出回路の出力電圧と前記第２の設定回路からの電圧とを入力とし、前記出力電圧検出回路の出力電圧が第２の設定回路からの電圧より小さい時は前記出力電圧検出回路の出力電圧を、前記出力電圧検出回路の出力電圧が第２の設定回路からの電圧より大きい時は前記第２の設定回路からの出力電圧を、各々前記コンデンサの充電又は放電の電流に変換する。
【発明の効果】
【００１６】
本発明では、発振器の制御回路として、出力電圧検出回路の出力電圧から負荷が定常負荷に比べて軽負荷であることを判定する第１の設定回路と、出力電圧検出回路の出力電圧から負荷が定常負荷に比べて重負荷であることを判定する第２の設定回路と、を備え、負荷が軽負荷であると判定された場合にはスイッチング信号の周波数を定常負荷時のスイッチング信号の周波数よりも低下させ、負荷が重負荷であると判定された場合にはスイッチング信号の周波数を定常負荷時のスイッチング信号の周波数よりも高くするようにしている。
この結果、軽負荷時は損失を低減させ、定常時は変動の少ない安定なスイッチング動作ができ、重負荷時はスイッチング素子のピーク電流を十分に抑制することが可能となり、高効率で、小型の部品を使用可能なスイッチング電源装置を提供することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例を示す発振周波数制御回路図である。
【図２】電圧−電流変換回路の基本回路図である。
【図３】図２のFB電圧−Iosc特性図である。
【図４】本発明を適用した時のFB電圧−Fswの特性図である。
【図５】本発明適用時の各種特性図である。
【図６】第1の従来例を示す回路図である。
【図７】電流モード制御と電圧モード制御のPWM回路原理図である。
【図８】第２の従来例を示す回路図である。
【図９】図7の発振回路部の詳細図である。
【図１０】図7のFB電圧−Fswの特性図である。
【発明を実施するための形態】
【００１８】
本発明の要点は、出力電圧検出回路の出力電圧をフィードバック電圧として入力するコンデンサの充電又は放電の電流に変換する電圧−電流変換回路を用いて、出力電圧検出回路の出力電圧から負荷が定常負荷に比べて軽負荷であることを判定する第１の設定回路と、出力電圧検出回路の出力電圧から負荷が定常負荷に比べて重負荷であることを判定する第２の設定回路とを備え、負荷が軽負荷であると判定された場合にはスイッチング信号の周波数を定常負荷時のスイッチング信号の周波数よりも低下させ、負荷が重負荷であると判定された場合には前記スイッチング信号の周波数を定常負荷時のスイッチング信号の周波数よりも高くする点である。
【実施例１】
【００１９】
図１は本発明の第1の実施例示す発振周波数制御回路例で、図２はフィードバック端子ＦＢの電圧Ｖｆｂと基準電圧設定器Ｒｅｆ１の基準電圧Ｖｒｅｆ１に基づいて、発振回路の周波数を決めるためのコンデンサの充電電流Ｉｏｓｃを決めるための周波数制御回路例である。
【００２０】
図２において、セレクト回路ＳＣの入力にはフィードバック端子ＦＢからのフィードバック電圧Ｖｆｂと基準電圧設定器Ｒｅｆ１の基準電圧Ｖｒｅｆ１が、セレクト回路ＳＣの出力には増幅器ＧＡ１の＋入力が、増幅器ＧＡ１の出力にはトランジスタＱｘのベースが、トランジスタＱＸのコレクタと制御回路電源ＶＤＤとの間にはＭＯＳＦＥＴＭ０とＭ１で構成されたカレントミラー回路ＣＭ１が、トランジスタＱｘと制御電源のグランドＧＮＤとの間には抵抗Ｒｏｓｃが、各々接続された回路構成である。セレクト回路ＳＣはフィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆ１より大きい時には基準電圧Ｖｒｅｆ１を、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆ１より小さい時にはフィードバック電圧Ｖｆｂを、各々出力する。増幅器ＧＡ１、トランジスタＱｘ及び抵抗Ｒｏｓｃは増幅器ＧＡ１の入力電圧を電流に変換する回路で、カレントミラー回路ＣＭ１はＭＯＳＦＥＴＭ０に流れる電流に応じた電流をＭＯＳＦＥＴＭ１で電流Ｉｏｓｃとして出力する回路である。トランジスタＱｘの電流は増幅器の出力電圧を抵抗Ｒｏｓｃで割算した電流となる。従って、出力電流Ｉｏｓｃは、図３に示すように、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆ１より大きい時には基準電圧Ｖｒｅｆ１で決まる電流を、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆ１より小さい時にはフィードバック電圧Ｖｆｂで決まる電流を、各々出力する。
【００２１】
図1は上記原理に基づいた回路構成である。Ｉａ〜Ｉｇは電流源、ＣＭ１、ＣＭ２はカレントミラー回路、Ｑａ、Ｑｂ、Ｑｃ、Ｑｄ１、Ｑ７、Ｑ８はＰＮＰトランジスタ、Ｑｘ、Ｑｄ２、Ｑ５、Ｑ６はＮＰＮトランジスタ、ＧＡ２は増幅器、Ｒｂ１〜Ｒｂ３、Ｒｄ１、Ｒｄ２、Ｒｏｓｃは抵抗である。Ｖｒｅｆ＿Ｌは負荷が軽負荷であることを判定する第１の設定回路の出力電圧で、Ｖｒｅｆ＿Ｈは負荷が重負荷であることを判定する第２の設定回路の出力電圧である。図４にフィードバック電圧の変化に対するスイッチング周波数Ｆｓｗの変化を示す。ここで、スイッチング周波数Ｆｓｗは図１の回路の出力であるＩｏｓｃに対応していると考えることができる。
【００２２】
図４の区間ａを決める回路がトランジスタＱａのベース電圧を第２の設定電圧Ｖｒｅｆ＿Ｈとした回路で、区間ｂを決める回路が増幅器、トランジスタＱｂ抵抗Ｒｂ１〜Ｒｂ３で構成された回路で、区間ｃを決める回路がトランジスタＱｃのベース電圧を第１の設定電圧Ｖｒｅｆ＿Ｌとした回路で、区間ｄを決める回路がトランジスタＱｄ１、Ｑｄ２、抵抗Ｒｄ１、Ｒｄ２で構成された回路である。フィードバック電圧Ｖｆｂが高くなりトランジスタＱｂのベース電圧ＶＧＡ２がＶｒｅｆ＿Ｈを超えると、トランジスタＱａがオンとなり、トランジスタＱｘのベース電圧はＶｒｅｆ＿Ｈとなる。この時トランジスタＱｘを流れる電流ＩＱｘはＶｒｅｆ＿Ｈを抵抗Ｒｏｓｃで割算した電流となり、発振器の周波数を決めるコンデンサの充電電流Ｉｏｓｃはこれに応じた電流となる。
【００２３】
フィードバック電圧Ｖｆｂが低くなりトランジスタＱｂのベース電圧ＶＧＡ２がＶｒｅｆ＿Ｈより小さくなると、トランジスタＱａはオフとなり、フィードバック電圧Ｖｆｂに応じた電圧が増幅器ＧＡ２→トランジスタＱｂ→トランジスタＱ５→トランジスタＱ７の経路でトランジスタＱｘのベースに与えられる。この時トランジスタＱｘを流れる電流ＩＱｘは増幅器ＧＡ２の出力電圧ＶＧＡ２を抵抗Ｒｏｓｃで割算した電流となり、発振器の周波数を決めるコンデンサの充電電流Ｉｏｓｃはこれに応じた電流となる。
【００２４】
フィードバック電圧Ｖｆｂが低下し、増幅器ＧＡ２の出力電圧ＶＧＡ２が第１の設定電圧Ｖｒｅｆ＿Ｌより低くなると、トランジスタＱｃがオンとなり、トランジスタＱ６→トランジスタＱ６→トランジスタＱ７の経路で、トランジスタＱｘのベース電圧はＶｒｅｆ＿Ｌとなる。この時トランジスタＱｘを流れる電流ＩＱｘは第１の設定電圧Ｖｆｂ＿Ｌを抵抗Ｒｏｓｃで割算した電流となり、発振器の周波数を決めるコンデンサの充電電流Ｉｏｓｃはこれに応じた電流となる。
【００２５】
フィードバック電圧Ｖｆｂが第１の設定電圧Ｖｒｅｆ＿Ｌより小さくなると、トランジスタＱｄ１→トランジスタＱｄ２→抵抗Ｒｄ２の経路で電流が流れ、この電流に応じた電流がカレントミラー回路ＣＭ２に流れ、トランジスタＱ８のベース電圧はフィードバック電圧Ｖｆｂに応じた電圧となる。この時トランジスタＱｘを流れる電流ＩＱｘはフィードバック電圧Ｖｆｂ＊Ｒｄ１／Ｒｄ２を抵抗Ｒｏｓｃで割算した電流となり、発振器の周波数を決めるコンデンサの充電電流Ｉｏｓｃはこれに応じた電流となる。以上のような動作により、フィードバック電圧Ｖｆｂに対するスイッチング素子のスイッチング周波数Ｆｓｗは図４のようになる。
即ち、軽負荷ではスイッチング周波数は低下し、重負荷ではスイッチング周波数は上昇する。
【００２６】
図５は、本発明を適用した場合の各種特性図である。図５（ａ）が装置の出力電流Ｉｏｕｔに対するフィードバック電圧特性、図５（ｂ）が装置の出力電流Ｉｏｕｔに対するスイッチング素子のスイッチング周波数特性、図５（ｃ）が、装置の出力電流Ｉｏｕｔに対するスイッチング素子のピーク電流特性である。スイッチング周波数は軽負荷時は低下し、定常負荷時は一定で、重負荷時は上昇することがわかる。また、スイッチング素子の重負荷時のピーク電流は、従来に比べて抑制されることがわかる。
【００２７】
尚、上記実施例にはフライバック形のスイッチング電源回路に適用した例を示したが、主回路方式はフライバック形に限らずフォワード形に対しても同様に適用可能である。
【産業上の利用可能性】
【００２８】
本発明は、スイッチング電源の周波数制御に関するものであり、各種機器の電源回路、電源回路用集積回路（ＩＣ）などへの適用が可能である。
【符号の説明】
【００２９】
Ｃｉ、Ｃｏ、Ｃ１〜Ｃ４、Ｃｏ２、Ｃｆｂ・・・コンデンサ
Ｑ１、Ｍ０、Ｍ１・・・ＭＯＳＦＥＴ            ＧＡ１、ＧＡ２・・・増幅器
Ｑ２、Ｑ５、Ｑ６、Ｑｘ、Ｑｄ２・・・ＮＰＮトランジスタ
Ｑ７、Ｑ８、Ｑ１０〜Ｑ１５、Ｑａ、Ｑｂ、Ｑｃ、Ｑｄ１・・・ＰＮＰトランジスタ
ＰＣ１・・・フォトカプラ          ＬＳ１，ＬＳ２・・・レベルシフタ
ＣＰ１〜ＣＰ８・・・コンパレータ            Ｄ１、Ｄ３〜Ｄ５・・・ダイオード
ＦＦ・・・フリップフロップ          ＤＲＶ・・・ドライブ回路
ＮＯＲ・・・ノアゲート          ＳＣ・・・セレクト回路
Ｒ１〜Ｒ９、Ｒ１２〜Ｒ１４、Ｒ１１〜Ｒ１４、Ｒｏ１〜Ｒｏ５、Ｒｏｓｃ・・・抵抗
Ｒｂ１〜Ｒｂ３、Ｒｄ１、Ｒｄ２、Ｒｓ・・・抵抗
Ｄ２・・・シャントレギュレータ          Ｔ、Ｔ１・・・トランス
Ｒｅｆ１、Ｒｅｆ２・・・基準電圧          ＯＦＬ・・・発振周波数低下回路
ＬＤ・・・負荷状態検出回路            Ｏｓｃ１、Ｏｓｃ２・・・発振器
Ｉａ〜Ｉｋ・・・電流源          ＣＭ１、ＣＭ２・・・カレントミラー回路
【図１】
0005974549.tif 000002
【図２】
0005974549.tif 000003
【図３】
0005974549.tif 000004
【図４】
0005974549.tif 000005
【図５】
0005974549.tif 000006
【図６】
0005974549.tif 000007
【図７】
0005974549.tif 000008
【図８】
0005974549.tif 000009
【図９】
0005974549.tif 000010
【図１０】
0005974549.tif 000011