(57)【特許請求の範囲】
【請求項１】
第１端子と、第２端子とを有するイミタンス変換回路であって、
入力端子に供給された信号を、所望の周波数・利得特性で増幅又は減衰をして出力端子に出力する変換対象回路と、
前記第１端子に発現する信号と前記第２端子に発現する信号との差に対応する信号を、前記変換対象回路の入力端子に供給する差信号検出回路と、
前記変換対象回路から出力される信号に対応する信号と補正電圧との差の電圧について正の出力信号と負の出力信号とを生成する差動出力処理を行い、前記正の出力信号と前記負の出力信号との一方をイミタンス変換生成回路の第１帰還信号入力端子に出力し、他方を前記イミタンス変換生成回路の第２帰還信号入力端子に出力するイミタンス変換駆動回路と、
前記第１帰還信号入力端子に入力された帰還信号と前記第１端子に入力される信号との電流又は電圧の和又は差の信号を前記第１端子に発現し、前記第２帰還信号入力端子に入力された帰還信号と前記第２端子に入力される信号との電流又は電圧の和又は差の信号を前記第２端子に発現するイミタンスを生成するイミタンス変換生成作用を有するイミタンス変換生成回路と、を備え、
前記補正電圧として、前記第１端子に発現する信号と前記第２端子に発現する信号との差の信号に対応する信号を前記イミタンス変換駆動回路に入力することを特徴とするイミタンス変換回路。
【請求項２】
請求項１に記載のイミタンス変換回路であって、
前記補正電圧を生成する補正回路を有し、
前記補正回路は、前記第１端子に発現する信号と前記第２端子に発現する信号との和の信号の２分の１に対応する信号の電圧と、前記イミタンス変換駆動回路のＴＥ点の電圧との差の絶対値を小さくするために、前記補正電圧の出力を調整する帰還ループを有することを特徴とするイミタンス変換回路。
【請求項３】
請求項１に記載のイミタンス変換回路であって、
前記第１端子に発現する信号と前記第２端子に発現する信号との差に対応する信号と、前記変換対象回路から出力される信号との和又は差の信号を、前記イミタンス変換駆動回路に入力する損失制御回路を備えることを特徴とするイミタンス変換回路。
【請求項４】
請求項１に記載のイミタンス変換回路であって、
前記変換対象回路は、その特性を外部から入力される信号に応じて変更可能であることを特徴とするイミタンス変換回路。
【請求項５】
請求項１に記載のイミタンス変換回路であって、
前記差信号検出回路が出力する差信号の符号を切り替える切替回路を備え、
前記切替回路を外部から入力される信号に応じて制御することによって、前記イミタンス変換回路の総合利得の符号を変更することを特徴とするイミタンス変換回路。
【請求項６】
請求項１に記載のイミタンス変換回路であって、
前記イミタンス変換生成回路は、
第１イミタンスレベル設定インピーダンスと、第２イミタンスレベル設定インピーダンスとを有し、
前記第１端子に入力された信号を、前記差信号検出回路と、前記第１イミタンスレベル設定インピーダンスの一方の端子とに入力し、
前記第２端子に入力された信号を、前記差信号検出回路と、前記第２イミタンスレベル設定インピーダンスの一方の端子とに入力し、
前記第１帰還信号入力端子は、前記第１イミタンスレベル設定インピーダンスの他方の端子に接続され、
前記第２帰還信号入力端子は、前記第２イミタンスレベル設定インピーダンスの他方の端子に接続されることを特徴とするイミタンス変換回路。
【請求項７】
請求項６に記載のイミタンス変換回路であって、
前記イミタンス変換生成回路は、前記第１イミタンスレベル設定インピーダンスの値及び前記第２イミタンスレベル設定インピーダンスの値を外部から入力される信号に応じて制御することを特徴とするイミタンス変換回路。
【請求項８】
請求項１に記載のイミタンス変換回路であって、
前記イミタンス変換生成回路は、第１トランジスタ、第２トランジスタ、第３トランジスタ及び第４トランジスタを有し、
前記第１端子に入力された信号を、前記第１トランジスタのエミッタ端子に入力し、
前記第２端子に入力された信号を、前記第３トランジスタのエミッタ端子に入力し、
前記第１トランジスタのベース端子は、第１負荷インピーダンスを介して第１直流電圧と、前記差信号検出回路とに接続され、
前記第３トランジスタのベース端子は、第３負荷インピーダンスを介して第３直流電圧と、前記差信号検出回路とに接続され、
前記第２トランジスタのベース端子は、第２負荷インピーダンスを介して第２直流電圧に接続され、
前記第４トランジスタのベース端子は、第４負荷インピーダンスを介して第４直流電圧に接続され、
前記第１帰還信号入力端子は、前記第２トランジスタのエミッタ端子に接続され、
前記第２帰還信号入力端子は、前記第４トランジスタのエミッタ端子に接続され、
前記第１トランジスタのコレクタ端子と、前記第２トランジスタのコレクタ端子とは、共通インピーダンス素子の一方の端子に接続され、
前記第３トランジスタのコレクタ端子と、前記第４トランジスタのコレクタ端子とは、前記共通インピーダンス素子の他方の端子に接続されることを特徴とするイミタンス変換回路。
【請求項９】
請求項８に記載のイミタンス変換回路であって、
前記イミタンス変換生成回路は、前記第１負荷インピーダンスから前記第４負荷インピーダンスの値を外部から入力される信号に応じて制御することを特徴とするイミタンス変換回路。
【請求項１０】
請求項１から９のいずれか一つに記載のイミタンス変換回路を複数使用するフィルタであって、
前記各イミタンス変換回路は、外部から入力された周波数制御信号によって、中心周波数又は遮断周波数を可変し、外部から入力されたイミタンスレベル制御信号によって、帯域、遮断特性及び終端インピーダンスの少なくとも一つを可変することを特徴とするフィルタ。
【発明の詳細な説明】
【参照による取り込み】
【０００１】
本出願は、平成２５年（２０１３年）２月７日に出願された国際出願であるＰＣＴ／ＪＰ２０１３／５２８９６の優先権を主張し、その内容を参照することにより、本出願に取り込む。
【技術分野】
【０００２】
本発明は、電子回路によって得られる利得に応ずる値を呈する２端子イミタンス回路に関し、特に、双方向性及びフローティング性を有する回路に関する。
【背景技術】
【０００３】
一般的に、電子回路は、抵抗、コイル、コンデンサなどの双方向性２端子型受動部品と、トランジスタなどの一方向性３端子能動部品とを組み合わせた回路から構成される。【０００４】
多くの場合、双方向性２端子受動部品である抵抗素子、容量性素子、誘導性素子などは、所望の周波数特性を発現する回路の周波数特性を決定する部品である。一方、トランジスタのような一方向性３端子型能動部品は、増幅作用という受動部品にない機能を有する。【０００５】
周波数特性を決定する部品である双方向性２端子型受動部品の素子値を可変する機能は、周波数特性を発現する回路を所望の特性に合わせるため、又は、特性を可変するために極めて重要な機能である。【０００６】
双方向性２端子型受動部品の素子値を外部制御信号に応じて可変する部品としての、可変容量ダイオード、外部制御端子を有するデジタルスイッチなどは、機能発現端子としての２端子と、この機能値を制御する機能制御端子とを含むが、この機能発現端子と、機能制御端子との間の電気的結合が密であるために、機能制御端子に印加される信号が、機能発現端子に発現する機能値に悪影響を及ぼす場合があり、素子値の電気的制御機能を有しない一般の双方向性２端子型受動部品に比べると、その性能及び使用範囲が限定される。【０００７】
この限定は、機能発現端子と機能制御端子との間が電気的に分離され、フローティング性が確保されれば解消される。なお、本明細書では、この分離性とフローティング性との二つの性能を合わせて、フローティング性と称する。【０００８】
一方、双方向性２端子型受動部品のイミタンス素子は利便性があるが、実現できる周波数特性は、損失に起因する限界が存在する。【０００９】
特許文献１は、損失を有する共振回路と、トランジスタとを組み合わせて、共振回路の損失成分を所望値に削減する手段を開示している。【００１０】
また、片端が基準端子に接続される場合、２端子インピーダンスを発現する回路が公知である。この回路では、利得がμｔである増幅回路の出力端子から出力された信号を、帰還インピーダンスＺＦを介して入力端子に負帰還させた回路の、入力端子と、基準端子と、の２端子間に発現する入力インピーダンスＺｉｎが、次式に従う。
【数１】
0006041907.tif 000002
【００１１】
しかしながら、入力インピーダンスＺｉｎが双方向性フローティング型ではないために、この公知の回路は限定された範囲でしか利用できない。【００１２】
また、特許文献２は、負のインダクタンス値を実現する回路が開示されているが、この回路はフローティング回路ではない。【００１３】
要約すると、変換対象回路、例えば、トランジスタ等の能動部品を用いて実現された少なくとも一方向性３端子回路である変換対象回路（基因回路）の特性に対応する、双方向性フローティング型の２端子イミタンスを呈する回路が望まれている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】国際公開２０１１／０９９４３８号
【特許文献２】米国特許第６１２１９４０号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１５】
第１端子と第２端子との間に双方向性及びフローティング性を有する状態で、変換対象回路の利得に応ずる２端子イミタンスを呈する、第３端子（基準端子）を有する３端子回路を実現する。
【課題を解決するための手段】
【００１６】
本願において開示される発明の代表的な一例を示せば以下の通りである。すなわち、第１端子と、第２端子とを有するイミタンス変換回路であって、入力端子に供給された信号を、所望の周波数・利得特性で増幅又は減衰をして出力端子に出力する変換対象回路と、  前記第１端子に発現する信号と前記第２端子に発現する信号との差に対応する信号を、前記変換対象回路の入力端子に供給する差信号検出回路と、前記変換対象回路から出力される信号に対応する信号と補正電圧との差の電圧について正の出力信号と負の出力信号とを生成する差動出力処理を行い、前記正の出力信号と前記負の出力信号との一方をイミタンス変換生成回路の第１帰還信号入力端子に出力し、他方を前記イミタンス変換生成回路の第２帰還信号入力端子に出力するイミタンス変換駆動回路と、前記第１帰還信号入力端子に入力された帰還信号と前記第１端子に入力される信号との電流又は電圧の和又は差の信号を前記第１端子に発現し、前記第２帰還信号入力端子に入力された帰還信号と前記第２端子に入力される信号との電流又は電圧の和又は差の信号を前記第２端子に発現するイミタンスを生成するイミタンス変換生成作用を有するイミタンス変換生成回路と、を備え、前記補正電圧として、前記第１端子に発現する信号と前記第２端子に発現する信号との差の信号に対応する信号を前記イミタンス変換駆動回路に入力する。
【発明の効果】
【００１７】
本発明の一実施形態によれば、双方向性及びフローティング性を有するイミタンス変換回路を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】第１の実施例の双方向性フローティング型イミタンス変換回路の回路図である。
【図２】図１のイミタンス変換回路として使用する、インピーダンス変換生成回路の回路図である。
【図３】図１の変換対象回路（基因回路）の回路例である。
【図４】数値シミュレーションを行う際に使用した周辺回路の例を示す図である。
【図５】第１の実施例のイミタンス変換回路のシミュレーション結果の例を示す図である。
【図６】第１の実施例のイミタンス変換回路の動作・作用を説明するために使用する等価回路の例を示す図である。
【図７】第１の実施例のイミタンス変換回路の効果の一例を示す図である。
【図８】第２の実施例の信号補正回路の回路図である。
【図９】第２の実施例のイミタンス変換回路の効果を説明する図である。
【図１０】第３の実施例の損失補償回路の回路図である。
【図１１】図１のイミタンス変換駆動回路として使用する、第４の実施例のアドミタンス変換生成回路の回路図である。
【図１２】第４の実施例のイミタンス変換回路のシミュレーション結果の例を示す図である。
【図１３】図１のイミタンス変換駆動回路として使用する、第４の実施例のアドミタンス変換生成回路の変形例の回路図である。
【図１４】図１のイミタンス変換駆動回路として使用する、第４の実施例のアドミタンス変換生成回路の変形例の回路図である。
【図１５】第５の実施例の可変フィルタ回路の例を示す図である。
【図１６】第５の実施例の数値シミュレーション例を示す図である。
【図１７】数値シミュレーションに用いる回路定数（表１）を示す図である。
【図１８】第１及び第４の実施例の効果を説明するための図（表２）である。
【図１９】第５の実施例の可変フィルタ回路を構成する共振回路の組み合わせを説明する図（表３）である。
【発明を実施するための形態】
【００１９】
最初に、本願において開示される各実施例の概要について説明する。
【００２０】
第１の実施例は、双方向性フローティング型イミタンス変換回路１を構成するイミタンス変換生成回路５として、図２に示すインピーダンス変換生成回路５ａを用いる例を説明する。この場合、図１に示す双方向性フローティング型イミタンス変換回路１は、仮想短絡（virtual short）を提供するインピーダンス変換回路としても機能する。実施例の説明にあたり、特に記さない限り、変換対象回路９は図３に示す回路を使用して説明する。
【００２１】
第２の実施例及び第３の実施例では、第１の実施例の性能を改善した例を説明する。
【００２２】
第４の実施例では、双方向性フローティング型イミタンス変換回路１を構成するイミタンス変換生成回路５として、図１１に示すアドミタンス変換生成回路５ｂを用いる例を説明する。この場合、図１に示す双方向性フローティング型イミタンス変換回路１は、仮想開放（virtual open）を提供するアドミタンス変換回路としても機能する。
【００２３】
第５の実施例では、第１の実施例及び第４の実施例を用いる可変フィルタ回路について説明する。
【００２４】
＜実施例１＞
【００２５】
第１の実施例では、双方向性フローティング型イミタンス変換回路１を構成するイミタンス変換生成回路５として、図２に示すインピーダンス変換生成回路５ａを用いる例を、図１を用いて詳細に説明する。第１の実施例において、図３に示す回路を、変換対象回路９として使用する。
【００２６】
双方向性フローティング型イミタンス変換回路１は、基準端子２と、第１端子３と、第２端子４と、符号切換制御入力端子５０と、イミタンスレベル制御入力端子６０と、イミタンス変換生成回路５と、差信号検出回路６と、信号符号切換回路７と、変換対象回路（基因回路）９と、イミタンス変換駆動回路１０とを有する。
【００２７】
イミタンス変換生成回路５は、第１端子３から端子Ｔ１０を介して端子Ｔ５−１１に入力された信号ｅ１０を分配し、分配された信号ｅ１１を端子Ｔ５−１２から端子Ｔ１１に出力する。また、イミタンス変換生成回路５は、第２端子４から端子Ｔ２０を介して端子Ｔ５−２１に入力された信号ｅ２０を分配し、分配された信号ｅ２１を端子Ｔ５−２２から端子Ｔ２１に出力する。
【００２８】
端子Ｔ１９からイミタンス変換生成回路５に供給された信号ｅ１９は、端子Ｔ５−１３に入力され、端子Ｔ２９からイミタンス変換生成回路５に供給された信号ｅ２９は、端子Ｔ５−２３に入力される。なお、イミタンス変換生成回路５は、図２、図１１等に示すように、左右対称に構成されているので、端子Ｔ５−１３と端子Ｔ５−２３とが逆に接続されてもよい。
【００２９】
端子Ｔ５−１４と、端子Ｔ５−２４とは、何れの端子にも接続しない。
【００３０】
ここで、図２を用いて、インピーダンス変換生成回路５ａを説明する。
【００３１】
インピーダンス変換生成回路５ａは、端子Ｔ５−１１と、端子Ｔ５−１２と、端子Ｔ５−１３（第１帰還信号入力端子）と、端子Ｔ５−１４と、端子Ｔ５−１５とを有する。また、インピーダンス変換生成回路５ａは、端子Ｔ５−２１と、端子Ｔ５−２２と、端子Ｔ５−２３（第２帰還信号入力端子）と、端子Ｔ５−２４と、端子Ｔ５−２５とを有する。
【００３２】
端子Ｔ５−１１に供給された信号は、接続点Ｔ１０１を介して、端子Ｔ５−１２と、端子Ｔ５−１３と、端子Ｔ５−１４とに分配出力される。なお、接続点Ｔ１０１と端子Ｔ５−１３との間には、第１イミタンスレベル設定インピーダンス素子ＲＩＬ１が挿入されている。
【００３３】
端子Ｔ５−２１に供給された信号は、接続点Ｔ１０２を介して、端子Ｔ５−２２と、端子Ｔ５−２３と、端子Ｔ５−２４とに分配出力される。なお、接続点Ｔ１０２と端子Ｔ５−２２との間には、第２イミタンスレベル設定インピーダンス素子ＲＩＬ２が挿入されている。
【００３４】
後述するように、このイミタンスレベル設定インピーダンス素子ＲＩＬ１及びＲＩＬ２によって、イミタンス変換回路１が発現するイミタンス（インピーダンス）が設定される（式（６）（９）（１０）参照）。
【００３５】
イミタンスレベル設定インピーダンス素子ＲＩＬ１及びＲＩＬ２は、端子Ｔ５−１５及びＴ５−２５のそれぞれに外部から入力される制御信号によって、その値を変化してもよい。この際、イミタンスレベル設定インピーダンス素子ＲＩＬ１及びＲＩＬ２が同じ値となるように制御しても、イミタンスレベル設定インピーダンス素子ＲＩＬ１及びＲＩＬ２の値が所定の関係となるように制御してもよい。イミタンスレベル設定インピーダンス素子ＲＩＬ１及びＲＩＬ２は、本発明のようなフローティング型イミタンス変換回路で構成するとよい。
【００３６】
図１に示す差信号検出回路６は、端子Ｔ１１から正極入力端子Ｔ６−ｉｐに供給された信号ｅ１１から、端子Ｔ２１から負極入力端子Ｔ６−ｉｎに供給された信号ｅ２１を減算した差信号（ｅ１１−ｅ２１）に対応する信号ｅ２２＝μ６・（ｅ１１−ｅ２１）を、正極出力端子Ｔ６−ｏｐから端子Ｔ２２に出力する。また、差信号検出回路６は、端子Ｔ１１から正極入力端子Ｔ６−ｉｐに供給された信号ｅ１１から、端子Ｔ２１から負極入力端子Ｔ６−ｉｎに供給された信号ｅ２１を減算した差信号（ｅ１１−ｅ２１）の符号を反転した信号ｅ２１−ｅ１１に対応する信号ｅ１２＝μ６・（ｅ２１−ｅ１１）を、負極出力端子Ｔ６−ｏｎから端子Ｔ１２に出力する。ここで、μ６は、差信号検出回路６の利得であり、発明の本質を損なわないので、正極側と負極側とで同じ利得として説明する。
【００３７】
なお、差信号検出回路６に出力回路を組み込んで、差信号を所定の利得で増幅又は減衰した信号や、差信号に所定の直流電圧を加えた信号を、差信号に対応する信号として、差信号検出回路６から出力してもよい。また、差信号検出回路６と、次段の信号符号切換回路７との間にバッファ増幅器を設け、差信号を所定の利得で増幅又は減衰した信号や、差信号に所定の直流電圧を加えた信号を信号符号切換回路７に入力してもよい。
【００３８】
信号符号切換回路７は、符号切換制御端子５０から端子Ｔ１３を介して符号切換制御入力端子Ｔ７−４に供給された符号切換制御信号ＳＣＮＴＲに従って、端子Ｔ２２から入力端子Ｔ７−１に入力された信号ｅ２２と、端子Ｔ１２から入力端子Ｔ７−２に入力された信号ｅ１２との一方の信号（例えば、信号ｅ２２）を選択し、選択された信号ｅ２３を出力端子Ｔ７−３から端子Ｔ２３に出力する。
【００３９】
信号符号切換回路７の入力端子Ｔ７−１に入力された信号ｅ２２と、出力端子Ｔ７−３から端子Ｔ２４に出力される信号ｅ２３との大きさの比（すなわち、信号符号切換回路７の利得）をμ７とする。
【００４０】
信号符号切換回路７が、差信号検出回路６からの出力信号の符号を切り替えることによって、差信号検出回路６から変換対象回路９までを含む帰還が、正帰還か負帰還かを選択することもできる。すなわち、正帰還であれば、イミタンス変換生成回路５は、帰還信号と第１端子３に入力される信号との電流（又は電圧）の和に対応しての信号を第１端子３に発現し、帰還信号と第２端子４に入力される信号との電流（又は電圧）の和に対応しての信号を第２端子４に発現する。一方、負帰還であれば、イミタンス変換生成回路５は、帰還信号と第１端子３に入力される信号との電流（又は電圧）の差に対応しての信号を第１端子３に発現し、帰還信号と第２端子４に入力される信号との電流（又は電圧）の差に対応しての信号を第２端子に発現する。
【００４１】
イミタンスレベル可変回路８は、イミタンスレベル制御入力端子６０から端子Ｔ１４を介して制御信号入力端子Ｔ８−３に供給されたイミタンスレベル制御信号ＩＣＮＴＲ（利得制御信号ＩＣＮＴＲとも称する）に従って、端子Ｔ２３から入力端子Ｔ８−１に入力された信号ｅ２３を所定の利得（μｃ）で増幅・減衰し、増幅・減衰した信号ｅ４を出力端子Ｔ８−２から端子Ｔ４に出力する。この回路は、必要に応じて、減衰量を可変するための制御端子を有する減衰器でもよいし、増幅率を可変するための制御端子を有する可変増幅回路でもよい。又、可変減衰器及び可変増幅器の組合せでもよい。
【００４２】
イミタンスレベル可変回路８の入力端子Ｔ８−１に入力された信号ｅ２３と、出力端子Ｔ８−２から端子Ｔ４に出力される信号ｅ４との大きさの比（すなわち、イミタンスレベル可変回路８の利得）をμ８とする。
【００４３】
変換対象回路（基因回路）９は、端子Ｔ４から入力端子Ｔ９−１に入力された信号ｅ４を所望の利得（μｒ）で増幅・減衰し、増幅・減衰をした信号ｅ１５を出力端子Ｔ９−２から端子Ｔ１５に出力する。
【００４４】
すなわち、変換対象回路９は、所望の伝達特性（利得）を発現する回路である。所望の伝達特性（利得）を発現する変換対象回路は、入力端子と出力端子とからなる２端子回路、又は、入力端子と出力端子と基準端子とからなる３端子回路の二つの場合がある。図３に示す変換対象回路は、直列枝路に２端子インピーダンスを配置する３端子回路形式である。
【００４５】
変換対象回路９は、所望の２端子イミタンスを得るために、抵抗、コイル、コンデンサのような受動部品の組合せ、又は、等価回路が受動部品の組合せで近似的に表現できる受動部品及び能動部品等を組み合わせた回路であって、入力端子Ｔ９−１と出力端子Ｔ９−２との間に所望の利得μｒを発現する回路である。所望の利得μｒの絶対値は１より小さくてもよい。
【００４６】
すなわち、変換対象回路（基因回路）９は、端子Ｔ４から入力端子Ｔ９−１に入力された信号ｅ４を所望の利得（μｒ）で増幅・減衰し、増幅・減衰をした信号ｅ１５を出力端子Ｔ９−２から端子Ｔ１５に出力する。
【００４７】
なお、イミタンスレベル可変回路８や変換対象回路９に出力回路を組み込んで、所定の利得で増幅又は減衰した信号や、所定の直流電圧を加えた信号を、出力される信号に対応する信号として出力してもよい。また、イミタンスレベル可変回路８や変換対象回路９と、次段回路との間にバッファ増幅器を設け、所定の利得で増幅又は減衰した信号や、所定の直流電圧を加えた信号を次段の回路に入力してもよい。また、差信号検出回路６とイミタンス変換駆動回路１０との間に配置される信号符号切換回路７と、イミタンスレベル可変回路８と、変換対象回路９との配置順番は任意である。但し、必要なら、信号符号切換回路７は位相反転回路に置き換えればよい。
【００４８】
イミタンス変換駆動回路１０は、端子Ｔ１５から端子Ｔ１０−１１に供給された信号ｅ１５と、端子Ｔ２５から端子Ｔ１０−２１に供給された信号ｅ２５と、にイミタンス変換駆動作用を施し、イミタンス変換駆動作用を施した信号ｅ１９と信号ｅ２９とを生成する。そして、イミタンス変換駆動回路１０は、信号ｅ１９を端子Ｔ１０−１２から端子Ｔ１９に出力し、信号ｅ２９を端子Ｔ１０−２２から端子Ｔ２９に出力する。
【００４９】
端子Ｔ２５は、基準端子２に接続する。端子Ｔ１０−０２は何れにも接続しない。基準端子２には、基準電位（例えば、０ボルト）が印加される。なお、この基準電圧は、任意の直流電圧でも、任意の交流信号で変調されている電圧でもよい。
【００５０】
図３を用いて、変換対象回路９の回路例を具体的に説明する。図２に示すイミタンス変換生成回路５ａを用い、更に、図３に示す変換対象回路９を用いると、２端子イミタンスとして、図１の回路全体の総合利得μｔａの周波数特性のピークに対応して、２端子インピーダンスが最小値を呈する。言い換えると、コイルとコンデンサとからなる直列共振回路が呈するインピーダンスと等価な周波数特性を有するインピーダンスを発現する回路を実現する。
【００５１】
図３に示す変換対象回路９は、低出力インピーダンス増幅回路９Ａと、共振回路９Ｂと、低入力インピーダンス増幅回路９Ｃとを有する。なお、変換対象回路（基因回路）９は、基準端子２を有さなくてもよい。
【００５２】
低出力インピーダンス増幅回路９Ａは、入力端子Ｔ９−１から端子Ｔ１を介して、入力端子Ｔ９Ａ−１に入力される信号を、出力端子Ｔ９Ａ−２に出力する。低出力インピーダンス増幅回路９Ａは、入力側の外部回路のインピーダンスによる共振回路９Ｂの特性（例えば、Ｑ）への影響を排除するために設けられる。
【００５３】
共振回路９Ｂは、出力端子Ｔ９Ａ−２から端子Ｔ２を介して入力端子Ｔ９Ｂ−１に入力された信号に共振応答処理を施した信号を出力端子Ｔ９Ｂ−２に出力する。
【００５４】
すなわち、共振回路９Ｂは、入力端子Ｔ９Ｂ−１と出力端子Ｔ９Ｂ−２との間に、抵抗Ｒと、コイルＬと、コンデンサＣとが直列に接続されている。コイルＬ及びコンデンサＣの損失成分は、等価的に抵抗Ｒに含める。コンデンサＣは、リアクタンス制御入力端子Ｔ９−３端子に入力されたリアクタンス制御信号ＦＣＮＴＲに応じて、容量値Ｃを可変できる。リアクタンス制御信号ＦＣＮＴＲに応じて容量値Ｃを可変すると、共振回路９Ｂの共振周波数が変わるので、リアクタンス制御信号ＦＣＮＴＲは、周波数制御信号と等価である。
【００５５】
入力端子Ｔ９−１に供給される信号ｅ４と、出力端子Ｔ９−２から出力する信号ｅ１５との比を、利得μｒ（μ９と称する場合もある）とする。μｒは周波数依存性を有する。
【００５６】
低入力インピーダンス増幅回路９Ｃは、出力端子Ｔ９Ｂ−２から端子Ｔ３を介して入力端子Ｔ９Ｃ−１に入力された信号を増幅し、出力端子Ｔ９Ｃ−２から端子Ｔ４を介して出力端子Ｔ９Ｃ−２に出力する。低入力インピーダンス増幅回路９Ｃは、出力側の外部回路のインピーダンスによる共振回路９Ｂの特性（例えば、Ｑ）への影響を排除するために設けられる。
【００５７】
図１に示すイミタンス変換駆動回路１０の端子Ｔ１０−１１に入力された信号は、端子Ｔ１６を介して、トランジスタＱ１のベースに供給され、端子Ｔ１０−２１に供給された信号は、端子Ｔ２６を介して、トランジスタＱ２のベースに供給される。
【００５８】
トランジスタＱ１のエミッタと、トランジスタＱ２のエミッタとは、接続点ＴＥにおいて互いに接続されている。接続点ＴＥは、定電流源ｉｃを介して、直流電源ＶＥＥに接続されており、さらに、接続点ＴＥは、端子Ｔ０Ｓを介して、端子Ｔ１０−０２に接続する。また、点ＴＥは、作動増幅回路の電流源が接続され、トランジスタＱ１、Ｑ２を接続し、二つのトランジスタの中間点となる。
【００５９】
トランジスタＱ１のコレクタは、接続点Ｔ１７を介して、定電流源ｉ１の一方の端子に接続され、定電流源ｉ１の他方の端子は、直流電源Ｖｃｃ１に接続する。さらに、接続点Ｔ１７は、端子Ｔ１８を介して、端子Ｔ１０−１２に接続する。
【００６０】
トランジスタＱ２のコレクタは、接続点Ｔ２７を介して、定電流源ｉ２の一方の端子に接続され、定電流源ｉ２の他方の端子は、直流電源Ｖｃｃ２に接続する。さらに、接続点Ｔ２７は、端子Ｔ２８を介して、端子Ｔ１０−２２に接続する。
【００６１】
なお、トランジスタＱ１のエミッタとＴＥ点との間、及びトランジスタＱ２のエミッタとＴＥ点との間のそれぞれに、抵抗を配置してもよい。この抵抗の抵抗値は、比較的小さな値であるとよい。
【００６２】
また、ＴＥ点と直流電源電位ＶＥＥとの間の定電流源は、抵抗に置き換えてもよい。この抵抗の抵抗値は、比較的大きな値であるとよい。
【００６３】
また、二つのトランジスタのコレクタは、カーレントミラー回路で駆動されていてもよい。
【００６４】
また、イミタンス変換駆動回路１０は、差動入力・差動出力回路を構成している。
【００６５】
端子Ｔ１０−１２は、端子Ｔ１９を介して、イミタンス変換生成回路５の端子Ｔ５−１３に接続し、端子Ｔ１０−２２は、端子Ｔ２９を介して、イミタンス変換生成回路５の端子Ｔ５−２３に接続する。
【００６６】
端子Ｔ１０−１２に発現する信号を端子Ｔ１０−１１に入力される信号で除した商を利得μ５と定義する。なお、端子Ｔ１０−２２に発現する信号を端子Ｔ１０−２１に印加される信号で除した商も実質的に利得μ５に等しくなる。
【００６７】
次に、数値シミュレーションの結果に基づいて、第１の実施例のイミタンス変換回路１の動作を説明する。数値シミュレーションは、イミタンス変換生成回路５として、図２に示すインピーダンス変換生成回路５ａを用いる双方向性フローティング型イミタンス変換回路について説明する。変換対象回路９は任意に選択可能であるが、ここでは利得周波数特性に共振ピーク現象の現れる場合の例である図３に示す変換対象回路９を用いる。数値シミュレーションに用いる回路定数は、表１（図１７）に示す値を用いた。変換対象回路９の直列抵抗Ｒは、増幅回路９ａの出力インピーダンスと増幅回路９ｃの入力インピーダンスに含めた。
【００６８】
また、発現した２端子インピーダンスｚ０の特性確認用の試験回路（周辺回路）として、図４に示す試験回路を用いた。この試験回路において、イミタンス変換回路１の、第１端子３と基準端子２との間に、端子Ｔ１'を介して、出力インピーダンスＺＳの標準信号発振器ＳＧを接続し、さらに、第２端子４と基準端子２との間に、端子Ｔ２'を介して、負荷抵抗ＺＬを接続した。出力インピーダンスＺＳの値と負荷インピーダンスＺＬの値とは５０Ωを基準とし、変化するパラメータでもよい。
【００６９】
数値シミュレーション結果は以下の通りである。
【００７０】
第１に、図４の試験回路において、第１端子３と第２端子４とを入れ替えた場合に、２端子インピーダンスｚ０の値は変化せず、双方向性が満たされていることが確認できた。
【００７１】
第２に、試験回路の負荷インピーダンスＺＬの値を、２００Ω、５０Ω、０Ω（短絡）と変化させても、２端子インピーダンスｚ０の値は変化しなかった。このことは、図２に示す第１イミタンスレベル設定インピーダンス素子ＲＩＬ１から、図１に示すトランジスタＱ１を介して接続点ＴＥの方向に流れる電流ｉ１０ｄと、第２イミタンスレベル設定インピーダンス素子ＲＩＬ２から図１に示すトランジスタＱ２を介して接続点ＴＥの方向に流れる電流ｉ２０ｄとは、符号が反対で、その絶対値が等しい（すなわち、同じ向きに同じ大きさの電流が流れる）ことを意味する。従って、負荷インピーダンスが変化しても、接続点ＴＥには定電流源ｉｃから電流が流れ込まず、かつ、定電流源ｉｃへ電流が流れ出ないので、接続点ＴＥの電位は常に（ｅ１０＋ｅ２０）×０．５となる。よって、フローティング性が満たされていることが確認できた。
【００７２】
第３に、２端子インピーダンスが、第１イミタンスレベル設定インピーダンス素子ＲＩＬ１、第２イミタンスレベル設定インピーダンス素子ＲＩＬ２及び総合利得μｔａに依存する、すなわち変換対象回路９と同じ周波数特性が得られること、について図５を用いて説明する。なお、第１イミタンスレベル設定インピーダンス素子ＲＩＬ１と第２イミタンスレベル設定インピーダンス素子ＲＩＬ２とは、等しくＲＩＬに設定している。
【００７３】
図５（ａ）の横軸は、図４に示す第１端子３に入力される信号の周波数であり、９，９００，０００Ｈｚから１０，１００，０００Ｈｚまで掃引した。入力電圧は１Ｖに設定した。
【００７４】
図５（ａ）の縦軸は、図４に示す第１端子３の電圧ｅ１０と第２端子４の電圧ｅ２０との差電圧（ｅ１０−ｅ２０）を、第１端子３から第２端子４の方向に流れる電流で除して求めた２端子インピーダンスｚ０の絶対値である。イミタンスレベル設定インピーダンスＲＩＬをパラメータとして、２００Ω、１００Ω、５０Ωの３値に変化させた。
【００７５】
図５（ａ）に示す３つの曲線より、２端子インピーダンスｚ０の値が、３通りのイミタンスレベル設定インピーダンスＲＩＬに比例して増加することが確認できた。また、図３に示す変換対象回路９の出力電圧最大に対応する利得最大の周波数である１０ＭＨｚにおいて、２端子インピーダンスｚ０の値が最小値を呈することから、２端子インピーダンスｚ０の値が総合利得μｔａに反比例することが確認できた。
【００７６】
次に、図５（ｂ）を用いて、信号符号切換回路７に印加される符号切換制御信号ＳＣＮＴＲに従って、２端子インピーダンスｚ０の位相特性を正と負とに反転できることを説明する。
【００７７】
図５（ｂ）の縦軸は、図４の試験回路の端子Ｔ２'における電流の位相であり、その単位は「度」であり、横軸は、図５（ａ）と同じである。イミタンスレベル設定インピーダンスＲＩＬは１００Ωとした。符号切換制御信号ＳＣＮＴＲに応じて、電流の位相は実線Ａと、破線Ｂとを呈する。具体的には、実線Ａは、周波数が増加するに従って位相が減少する特性を呈するが、その逆に、破線Ｂは、周波数が増加するに従って位相が増加する特性を呈する。
【００７８】
破線Ｂの特性は、通常の受動部品の組合せでは実現できない特性である。この特性は、図１において、受動部品であるコイルとコンデンサとに加えて、能動部品であるトランジスタを組み合わせたことにより実現できた特性である。
【００７９】
＜正帰還動作と負帰還動作＞
【００８０】
図２に示すインピーダンス変換生成回路５ａの、イミタンスレベル設定インピーダンス素子ＲＩＬ１、ＲＩＬ２の一方には、第１端子３に印加される電圧ｅ１０と、イミタンス変換駆動回路１０のトランジスタＱ１のコレクタから出力される電圧（第１帰還電圧）ｅ１９の差の電圧が印加される。また、イミタンスレベル設定インピーダンス素子ＲＩＬ１、ＲＩＬ２の他方には、第２端子４に印加される電圧ｅ２０と、イミタンス変換駆動回路１０のトランジスタＱ２のコレクタから出力される電圧（第２帰還電圧）ｅ２９の差の電圧が印加される。このことは、イミタンスレベル設定インピーダンス素子ＲＩＬ１に対する第１帰還信号（電圧）と、イミタンスレベル設定インピーダンス素子ＲＩＬ２に対する第２帰還信号（電圧）と、は、電流として加算又は減算されることを意味する。
【００８１】
この回路形式は、片端を基準端子に接続する帰還回路における入力側（電流）並列帰還回路形式に対応する。
【００８２】
ここで、第１イミタンスレベル設定インピーダンス素子ＲＩＬ１及び第２イミタンスレベル設定インピーダンス素子ＲＩＬ２の両端に発現する電圧の差の絶対値が増加する接続を「正帰還接続」と称し、減少する接続を「負帰還接続」と称する。
【００８３】
図１及び図２に示す接続形態では、第１端子３に発現した電圧は、第１イミタンスレベル設定インピーダンス素子ＲＩＬ１の両端に発現する電圧差の絶対値が増加するので、「正帰還接続」である。
【００８４】
何故なら、図２より端子Ｔ５−１１と端子Ｔ５−１３とに発現する電圧の位相が同相であり、かつ、図１において、端子Ｔ５−１２から端子Ｔ５−１３に至る信号の位相が逆相であることが原因である。このため、図１において、等価的な位相反転回路の段数（挿入個数）が奇数であることが必要である。同様に、端子Ｔ５−２２から端子Ｔ５−２３に至る信号の位相は、逆相であり、位相反転回路の段数は奇数である。
【００８５】
「負帰還接続」にするためには、位相反転回路の段数を偶数にすればよい。このため、例えば、信号符号切換回路７のスイッチ選択を負帰還側に投入してもよい。
【００８６】
従って、正帰還接続と負帰還接続との選択は、信号符号切換回路７のスイッチ選択及び位相反転回路の段数で決まる。ここで、位相反転回路による位相回転量がπの整数倍（零倍を含む）と異なる場合、回路内の適当な箇所に、位相シフト回路を設けて、位相回転量をπの整数倍に調整すればよい。
【００８７】
次に、イミタンス変換生成回路５に図２の構成を採用する場合を、図６及び数式を用いて、図１の回路の作用を説明する。図１、図２及び図６の端子及び構成要素の符号は一致させてある。
【００８８】
図６に示す等価回路は、基準端子２と、第１端子３と、第２端子４とを有する。二つの電圧制御電圧源ＶＣＶＳ１及びＶＣＶＳ２の利得と、差動検出回路Ａの利得との積が総合利得μｔａである。
【００８９】
数式解析に先立ち、総合利得μｔａを定義する。総合利得μｔａは、図１に示す各要素回路の利得（μ５，μ６，μ７，μ８，μ９，μ１０）を乗じた積であり、一般には複素数である。それぞれの利得は、正の利得（増幅利得）でも、負の利得（減衰利得）でもよい。
【００９０】
総合利得μｔａに添字（ｉ＝１、２）を付して、第１端子３側と、第２端子４側とで、μｔａを区別してμｔａｉと表す。総合利得μｔａｉを用いて、第１端子３から図２に示すインピーダンス変換生成回路５ａの端子Ｔ５−１１に供給された信号が、図１のイミタンス変換駆動回路１０の端子Ｔ１０−１２からトランジスタＱ１のエミッタを介して接続点ＴＥの方向に流れる電流ｉ１０ｄと、接続点ＴＥから第２端子４の方向に流れる電流ｉ２０ｄと、は、式（２）で表される。
【数２】
0006041907.tif 000003
【００９１】
式（２）において、式（３）で表される、総合利得条件が満たされていれば、電流ｉ１０ｄと電流ｉ２０ｄとに関し、式（４）の近似式が成立する。
【数３】
0006041907.tif 000004
【数４】
0006041907.tif 000005
【００９２】
更に、式（５）で表される「第１バランス条件」が満たされていれば、電流ｉ１０ｄと電流ｉ２０ｄとは一致する。
【数５】
0006041907.tif 000006
【００９３】
従って、第１端子３に発現する電圧ｅ１０と、第２端子４に発現する電圧ｅ２０とが、どのような電圧であっても、接続点ＴＥから端子Ｔ１０−０２を介して基準端子２に電流は流れない。このことは、イミタンス変換回路１が「フローティング回路」であることを意味する。
【００９４】
次に、二つのイミタンスレベル設定インピーダンス素子ＲＩＬ１及びＲＩＬ２のインピーダンスが等しい場合、端子Ｔ５−１１から接続点ＴＥ側を見た入力インピーダンスｚｉｎ１０ｄと、端子Ｔ５−２１から接続点ＴＥ側を見た入力インピーダンスｚｉｎ２０ｄと、の値を求めると、両者が等しくなる。このことは、イミタンス変換回路１が「双方向性回路」であることを意味する。
【００９５】
これらの条件下で、ＲＩＬ１とＲＩＬ２とが等しい場合にＲＩＬとし、かつ、μｔａ１とμｔａ２とが等しい場合にμｔａとすると、２端子インピーダンスｚ０は、式（６）で表される。
【数６】
0006041907.tif 000007
【００９６】
式（６）において、利得μｔａは、周波数特性を有する成分と、周波数特性を有しない成分とに分けられ、少なくとも周波数特性を有しない成分は、大きく可変である。
【００９７】
次に、双方向性フローティング型イミタンス変換回路１の効果を詳細に説明する。式（６）は、以下のことを意味する。
【００９８】
接続形態（負帰還接続、正帰還接続）及び総合利得μｔａの正負に応じて、２端子インピーダンスｚ０は、正値と負値とを取り得る。このことは、イミタンス変換回路１が負のインピーダンスを有する誘導性素子、容量性素子、抵抗素子等を実現し、受動部品だけでは実現できないインピーダンス特性が実現することを意味する。
【００９９】
イミタンス変換回路１のインピーダンス値は、イミタンスレベル設定インピーダンス素子ＲＩＬのインピーダンス値に比例する値を呈する。このため、リアクタンス値を呈する素子をイミタンスレベル設定インピーダンス素子ＲＩＬに採用すれば、イミタンス変換回路１は、そのリアクタンス値に比例する２端子インピーダンスｚ０を呈する。
【０１００】
総合利得μｔａの絶対値は、１以上（すなわち増幅回路）でも、１未満（すなわち減衰回路）でもよい。
【０１０１】
図３に示す変換対象回路９の利得μ９は共振ピーク現象を有する。この共振ピーク現象について、図７を用いて詳細に説明する。
【０１０２】
等価回路を用いると、イミタンス変換回路１の２端子インピーダンスｚ０は、図７に示すように、抵抗素子、誘導性素子及び容量性素子の直列回路で表すことができる。この等価回路は、基準端子２と、第１端子３と、第２端子４とを有し、さらに、符号切換制御信号ＳＣＮＴＲを入力する符号切換制御入力端子５０と、イミタンスレベル制御信号ＩＣＮＴＲを入力するイミタンスレベル制御入力端子６０と、周波数制御信号ＦＣＮＴＲを入力する周波数制御入力端子Ｔ９−３とを有する。
【０１０３】
符号切換制御信号ＳＣＮＴＲは、誘導性素子と容量性素子との両方の符号を、それぞれ、正負が反転するように同時に切り替え可能である。
【０１０４】
イミタンスレベル制御信号ＩＣＮＴＲは、誘導性素子の素子値と容量性素子の素子値とを同時に可変である。その際、二つの素子値による共振周波数ωが一定に維持される。図７に示す等価回路では、二つの独立制御量として、誘導性素子の素子値をＬとし、共振周波数をωとした場合を示す。共振周波数ωは、周波数制御信号ＦＣＮＴＲに応じて可変である。
【０１０５】
更に、抵抗素子の素子値±Ｒの符号と絶対値とは、図示しない制御信号によって可変である。
【０１０６】
次に、第１の実施例の効果を、表２（図１８）を用いて更に説明する。本発明の効果は広範囲であり（例えば、イミタンスレベル設定インピーダンス素子ＲＩＬ１、ＲＩＬ２がキャパシタでもインダクタでもよいので）、その一部、すなわち、インピーダンスレベル設定インピーダンスの素子値ＲＩＬの値を実数（抵抗値）とした例について説明する。
【０１０７】
表２には、第４の実施例での効果例も記載したが、後に説明する。
【０１０８】
表２の第１列に、図３に示す変換対象回路９の周波数特性を支配する素子を記す。第２列に、当該素子に対応する２端子インピーダンスｚ０を記す。ここに、Ｒは周波数依存性がない。Ｌは周波数に比例してリアクタンス値を支配するインダクタンスである。Ｃは周波数に反比例してリアクタンス値を支配するキャパシタンスである。"−"（マイナス）符号の付いているもの、例えば、"−Ｒ"は負抵抗を、"−Ｌ"、"−Ｃ"、"−（直列共振インピーダンス）"等が呈するリアクタンス特性は、何れも周波数の増加に対するリアクタンス値の傾きが負である。この特性は、受動回路のみを用いては得られない特性である。
【０１０９】
"反濾波特性インピーダンス"は、"濾波特性"に反比例する特性を呈する値である。
【０１１０】
また、第１イミタンスレベル設定インピーダンス素子ＲＩＬ１と、第２イミタンスレベル設定インピーダンス素子ＲＩＬ２との両方を、誘導性素子又は容量性素子とする場合、表２の値に、ｊを乗じた値が得られる。ここで、ｊは虚数単位であり、ωは角周波数である。また、∝は比例を意味する。
【０１１１】
２端子インピーダンスｚ０の値は、インピーダンス制御素子ＲＩＬの素子値、変換対象回路の利得を含む総合利得μｔａの絶対値、及び、それらの符号の少なくとも一つを、外部信号に応じて変えることによって、広範囲な総合利得の変更に対応して、複素インピーダンスの変更が可能となる。
【０１１２】
総合利得μｔａが十分に大きく、μｒに影響するような極端な周波数特性（例えば、零点やポール）を持たなければ、所望の２端子インピーダンスｚ０は、０（零）を呈し、イミタンス変換回路１は、所謂、疑似短絡回路を構成する。
【０１１３】
増幅回路をも用いた各種４端子行列で表現できる変換対象回路９の利得を含む総合利得μｔａに比例または反比例する双方向性フローティング形式の２端子インピーダンス回路を実現することによって、耐雑音性に優れたバランス型回路（８端子行列で表現できる回路網）を実現するための一つの要素回路を提供するものと言える。
【０１１４】
変換対象回路９が呈する利得における、不要な実数成分を削減することによって、例えば、利得の虚数成分を主とする、大きな値の実効Ｑ値を有する双方向性フローティング型直列共振回路を実現することができる。
【０１１５】
以上に説明したように、本発明の第１の実施例の双方向性フローティング型イミタンス変換回路は、第１端子と第２端子と基準端子とを有する３端子回路であって、第１端子と第２端子との間に、変換対象回路の利得を含む総合利得に応じた２端子イミタンス、すなわち、インピーダンスｚ０を発現する。そして、イミタンス変換回路は、以下の効果を奏する。
【０１１６】
第１に、第１端子と第２端子とに印加又は発現する信号レベルに起因して、基準端子を含む電流回路に電流が流れない。第２に、第１端子と第２端子とに接続される周辺回路のイミタンスレベルに起因して、基準端子を含む電流回路に電流が流れない。前述した二つの効果から、イミタンス変換回路は、周辺回路からフローティングしている。
【０１１７】
第３に、第１端子と第２端子と入れ替えても、イミタンス変換回路のイミタンス特性は変化しない。このため、イミタンス変換回路は、双方向性を有する。
【０１１８】
第４に、第１端子と第２端子との間に、イミタンス変換生成回路の形式に応じて、変換対象回路の利得含む総合利得μｔａに応ずる２端子イミタンス特性を発現する。すなわち、イミタンス変換回路の利得を任意に設定することができる。
【０１１９】
＜実施例２＞
【０１２０】
第１の実施例では、総合利得μｔａの値が大きい場合に対して式（３）の条件が満たされる場合を説明した。第２の実施例では、総合利得μｔａの値が広範囲に変化する場合、すなわち、総合利得μｔａの値が小さな値の場合でも、２端子インピーダンスｚ０と、変換対象回路の総合利得μｔａとの対応関係が、常に式（２）の右辺の係数行列の全ての要素に同じ定数項要素を含む双方向性フローティング型イミタンス変換回路１について説明する。
【０１２１】
この効果を得るために、図８に示す信号補正回路（イミタンス変換制御回路とも称する）１１からの所定の補正信号を、図１に示す双方向性フローティング型イミタンス変換回路１の端子Ｔ１０−２１に供給する。この結果として、μｔａの値にかかわらず、図１に示すイミタンス変換回路１のフローティング効果が実現される。
【０１２２】
まず、両回路の接続について説明する。信号補正回路１１は、入力端子Ｔ１１−１１と、入力端子Ｔ１１−２１と、出力端子Ｔ１１−３と、検出信号入力端子Ｔ１１−４とを有する。これら四つの端子は、以下の二つのステップによって、図１に示すイミタンス変換回路１へ接続される。
【０１２３】
第１のステップでは、図１に示す端子Ｔ２５（基準電位）と端子Ｔ１０−２１との接続を切り離す。
【０１２４】
次に、第２ステップでは、図８に示す信号補正回路１１を双方向性フローティング型イミタンス変換回路１に、以下の手順で接続する。
【０１２５】
まず、図８に示す入力端子Ｔ１１−１１と図１に示す端子Ｔ５−１４とを接続し、図８に示す入力端子Ｔ１１−２１と図１に示す端子Ｔ５−２４とを接続し、図８に示す出力端子Ｔ１１−３と図１に示す端子Ｔ１０−２１とを接続し、図８に示す検出信号入力端子Ｔ１１−４を、図１に示す端子Ｔ０５を介して、端子Ｔ１０−０２と接続する。
【０１２６】
次に、図８を用いて、信号補正回路１１を説明する。
【０１２７】
信号補正回路１１は、差信号生成回路１２と、和信号生成回路１３と、可変減衰回路１４と、可変減衰回路１５と、差信号生成回路１６と、制御信号生成回路１７とを有する。
【０１２８】
差信号生成回路１２は、入力端子Ｔ１１−１１から接続点Ｔ８１１を介して入力端子Ｔ１２−１に供給された信号ｅ１０と、入力端子Ｔ１１−２１から接続点Ｔ８２１を介して入力端子Ｔ１２−２に供給された信号ｅ２０との差信号ｅ１２＝ｅ１０−ｅ２０を出力端子Ｔ１２−３から端子Ｔ８１２に出力する。入力端子Ｔ１２−１と、入力端子Ｔ１２−２との両端子の入力インピーダンスが高く設定されている程、本発明のフローティング性が高くなる。
【０１２９】
和信号生成回路１３は、入力端子Ｔ１１−１１から接続点Ｔ８１１を介して入力端子Ｔ１３−１に供給された信号ｅ１０と、入力端子Ｔ１１−２１から接続点Ｔ８２１を介して入力端子Ｔ１３−２に供給された信号ｅ２０との和信号ｅ２２＝ｅ１０＋ｅ２０を出力端子Ｔ１３−３から端子Ｔ２２に出力する。入力端子Ｔ１３−１と、入力端子Ｔ１３−２との両端子の入力インピーダンスが高く設定されている程、本発明のフローティング性が高くなる。
【０１３０】
可変減衰回路１４は、減衰量制御入力端子Ｔ１４−３からの信号に応じて、端子Ｔ８１２から入力端子Ｔ１４−１に入力された信号ｅ１２を減衰した信号ｅ１４を出力端子Ｔ１４−２から端子Ｔ８１４を介して、出力端子Ｔ１１−３に出力する。可変減衰回路１４の減衰量は、点ＴＥの電圧が、第１端子３に発現する電圧ｅ１０と、第２端子４に発現する電圧ｅ２０との和の２分の１（０．５×（ｅ１０＋ｅ２０））になるように、調整された値でもよい。図示はしていないが、可変減衰回路１４は、可変増幅回路でもよい。
【０１３１】
可変減衰回路１４の所定の減衰量調整の目標値の一例は、イミタンス変換生成回路５の端子Ｔ５−１３及び端子Ｔ５−２３に入力される信号の値を、入力端子Ｔ１４−１での差信号（ｅ１０−ｅ２０）のμｔａ倍の値、すなわち、それぞれμｔａ倍×（ｅ１０−ｅ２０）及び−μｔａ×（ｅ１０−ｅ２０）となるような補正信号ｅ１４を、出力端子Ｔ１４−２から出力することである。
【０１３２】
可変減衰回路１５は、半固定の所定の減衰量（例えば、２分の１）だけ、端子Ｔ８２２から入力端子Ｔ１５−１に入力された信号ｅ２２を減衰した信号ｅ２４を出力端子Ｔ１５−２から端子Ｔ８２４に出力する。
【０１３３】
可変減衰回路１５の所定の減衰量調整の目標値の一例は、差信号生成回路１６の入力端子Ｔ１６−２に入力される信号の値を、入力端子Ｔ１５−１での和信号（ｅ１０＋ｅ２０）の２分の１の値、すなわち、差信号生成回路１６の入力端子Ｔ１６−２に入力される信号の値を、０．５×（ｅ１０＋ｅ２０）となるような出力信号ｅ２４を、出力端子Ｔ１５−２から出力する。減衰量０．５を管理するために、可変減衰回路１５の減衰量の調整が必要な場合もある。
【０１３４】
差信号生成回路１６は、検出信号入力端子Ｔ１１−４から端子Ｔ８２５を介して入力端子Ｔ１６−１に供給された信号ｅ０５と、端子Ｔ８２４から入力端子Ｔ１６−２に入力された和信号を減衰した信号（例えば、和信号の半分の値の信号）ｅ２４との差である誤差信号ｅｒ２６を出力端子Ｔ１６−３から端子Ｔ８２６に出力する。
【０１３５】
制御信号生成回路１７は、端子Ｔ８２６から入力端子Ｔ１７−１に入力された誤差信号ｅｒ２６の絶対値を最小にするように、減衰量制御信号ｅａ２３を生成し、出力端子Ｔ１７−２から出力され、端子Ｔ８２３に出力する。減衰量制御信号ｅａ２３は、端子Ｔ８２３から端子Ｔ８１３を介して、可変減衰回路１４の減衰量制御入力端子Ｔ１４−３に入力される。
【０１３６】
第２の実施例では、信号補正回路（イミタンス変換制御回路とも称する）１１の出力端子Ｔ１１−３からの所定の補正信号が、図１に示す双方向性フローティング型イミタンス変換回路１の端子Ｔ１０−２１に入力される例を示すが、出力端子Ｔ１１−３端子はＴ１０−２１と、端子Ｔ１０−１１との何れに接続されてもよい。但し、その際は、変換対象回路９の出力端子からの出力信号ｅ１５は、端子Ｔ１０−１１、端子Ｔ１０−２１のうち、信号補正回路１１の出力端子Ｔ１１−３端子が接続されない方の端子に接続する。
【０１３７】
次に、所定の補正信号ｅ１４を生成する自動制御系の動作を説明する。自動制御系の目的は、イミタンス変換駆動回路１０の点ＴＥから基準端子２に流れ出る電流を最小にするために、イミタンス変換駆動回路１０の端子Ｔ１０−２１に、差信号（ｅ１０−ｅ２０）に応じた量の信号を供給し、イミタンス変換生成回路５の端子Ｔ５−１３にμｔａ×（ｅ１０−ｅ２０）の信号を供給し、端子Ｔ５−２３に−μｔａ×（ｅ１０−ｅ２０）の信号を供給する。この係数は、常にμｔａとなるような管理が必要な値である。
【０１３８】
係数がμｔａに管理された結果、イミタンス変換駆動回路１０の点ＴＥの信号レベルと、第１端子３及び第２端子４に印加される信号の平均値０．５×（ｅ１０＋ｅ２０）との差の絶対値を最小にする（なお、零が理想値である）。
【０１３９】
自動制御系の減衰量制御信号ｅａ２３は、零クロス型の自動制御信号ではなく、２次縮退型制御信号でもよい。
【０１４０】
次に、図８に示す信号補正回路１１の可変減衰回路１４の減衰量調整は動的に調整しなくてもよいことを説明する。
【０１４１】
信号補正回路１１は、一点鎖線により分離できる二つの回路、すなわち、信号補正信号発現回路１１Ａ（一点鎖線の左側の部分）と、自動補正補助回路１１Ｂ（一点鎖線の右側の部分）とに分けることができる。信号補正信号発現回路１１Ａは、入力端子Ｔ１１−１１と、入力端子Ｔ１１−２１と、出力端子Ｔ１１−３と、差信号生成回路１２と、可変減衰回路１４と、端子Ｔ８１３とを有する。自動補正補助回路１１Ｂは、分離端子Ｔ８２１と、分離端子Ｔ８１１と、端子Ｔ８１３と、検出信号入力端子Ｔ１１−４と、を有する。
【０１４２】
信号補正信号発現回路１１Ａは、第１可変減衰回路１４の減衰量を調整した信号を出力端子Ｔ１１−３から出力することによって、イミタンス変換生成回路５の端子Ｔ５−１３と端子Ｔ５−２３とのそれぞれに、±μｔａ×（ｅ１０−ｅ２０）に比例する信号と、±μｔａ×（ｅ２０−ｅ１０）／２と）に比例する信号とを発現させる。このことによって、図１の回路は、信号が小さい場合でも、左右鏡面対称の動作をし、双方向性フローティング性を実現することができる。
【０１４３】
その際、可変減衰回路１４の減衰量は、以下のように調整すればよい。
【０１４４】
まず、自動補正補助回路１１Ｂは、イミタンス変換生成回路５の端子Ｔ５−１４に発現する電圧ｅ１０と端子Ｔ５−２４に発現する電圧ｅ２０との和の半分の電圧０．５×（ｅ１０＋ｅ２０）と、イミタンス変換駆動回路１０の点ＴＥに発現する電圧との差の絶対値を最小（理想的には零）にする。この状態で、図１に示す回路では、点ＴＥに発現する電圧は、第１端子３に発現する電圧と第２端子４に発現する電圧との和の１／２になるので、イミタンス変換駆動回路１０の点ＴＥから基準端子２に電流が流れない。従って、イミタンス変換回路１が、フローティング特性を有することになる。
【０１４５】
次に、第２の実施例の作用の数式を用いて説明する。
【０１４６】
式（３）に示した条件が満たさない場合、すなわち、総合利得μｔａの絶対値が小さい場合、式（２）に右辺に加えるべき補正項αは、式（７）で表される。
【数７】
0006041907.tif 000008
【０１４７】
式（７）は、電圧の次元を有する補正項である。その補正電圧は、第１端子３の電圧ｅ１０と第２端子４の電圧ｅ２０との差の２分の１の符号を反転した値である。
【０１４８】
式（２）に式（７）の補正項を加えると、式（８）を得る。
【数８】
0006041907.tif 000009
【０１４９】
式（８）は、電圧ｅ１０と電圧ｅ２０とを入れ替えても、すなわち、図１及び図２によって構成される回路の特性が、第１端子３と第２端子４とを入れ替えても同じであるという、所謂「双方向性」があることを意味する。
【０１５０】
式（８）を用い、ＲＩＬ１とＲＩＬ２とが等しい場合にＲＩＬとし、かつ、μｔａ１とμｔａ２とが等しい場合にμｔａとすると、２端子インピーダンスｚ０は式（９）で表される。
【数９】
0006041907.tif 000010
【０１５１】
ここに、分母の利得μｔａの符号が正である場合は、負帰還動作をし、符号が負である場合は、正帰還動作をする。式（９）の右辺の分母の定数項１／２は、一般の帰還増幅回路において、（１）式に示すように定数項が１であることと異なる特徴を有する。
【０１５２】
第２の実施例の信号補正回路１１は、変換対象回路９の利得μ９が大きく変化する（例えば、共振ピークに応じて、１より小さな値から大きな値まで変化する）場合、フローティング性を向上させる効果を奏する。
【０１５３】
次に、信号補正回路１１の付加による効果を、数値シミュレーション結果に基づいて説明する。数値シミュレーション時の回路構成は、双方向性フローティング型イミタンス変換回路（図１）を構成するイミタンス変換生成回路５として、インピーダンス変換生成回路５ａ（図２）を用い、さらに、基因回路９が、図３に示すコイルＬとコンデンサＣとが直列に接続された直列共振回路である場合について説明する。この場合、双方向性フローティング型イミタンス変換回路（図１）は、ＬＣ直列共振のインピーダンス変換回路として忠実に機能する。
【０１５４】
数値シミュレーションにあたっての、各種定数設定値は、表１（図１７）の値を用いた。但し、μｔａは、表１と異なり、１００に設定した。μｔａを小さな値に設定した目的は、信号補正回路１１の効果を際立たせるためである。また、ＲＩＬ＝５０Ωの場合のみを例示するが、ＲＩＬが他の値でも回路の定性的特性は変わらないことから、効果を説明する上での一般性を損なわない。
【０１５５】
本発明の効果の一つである「フローティング性」は、第１端子３と第２端子４との間に発現する２端子イミタンスに対して、第１端子３と第２端子４との間に不要因子が「並列」に発現し、この不要因子が所望（正しい）の２端子イミタンスに悪影響を及ぼすことによって、損なわれる。
【０１５６】
以下に、図９を用いて、信号補正回路１１を有する場合と、有さない場合とを比較して、その効果の違いを詳しく説明する。
【０１５７】
図９は、スミスチャートであり、その軸目盛は反射係数Γの目盛となっており、横軸は、実数軸（−１〜＋１）、縦軸は虚数軸（−ｊ〜＋ｊ）であり、原点Ｏを中心にする半径１の円（単位円）が純イミタンスに対応する。
【０１５８】
図９には、円状のイミタンスの軌跡の曲線Ａと、同じく円状のイミタンスの軌跡の曲線Ｂとを記した。
【０１５９】
曲線Ａは、信号補正回路１１から出力される補正信号ｅ２５を、イミタンス変換駆動回路１０の端子Ｔ１０−２１に供給する場合のシミュレーション結果である。
【０１６０】
曲線Ａを図示するに当たっては、スミスチャートの特性インピーダンス（基準インピーダンス）Ｚｎとして、曲線Ａがその共振周波数において、原点Ｏを通過するようなｚｎ値により正規化してある。従って、曲線Ａは常に原点Ｏを通過する。
【０１６１】
数値シミュレーションの結果、２端子インピーダンスの軌跡は、動作周波数（図４に示す周辺回路の信号ｅｓの周波数）ωをパラメータとした軌跡は真円状を呈し、動作周波数が±∞の場合には、その円は点Ｃにおいて単位円に内接する結果が得られた。
【０１６２】
一方、曲線Ｂは、信号補正回路１１を有さない場合、信号補正回路１１からの補正信号ｅ２５の値が零の場合、すなわち、イミタンス変換駆動回路１０の端子Ｔ１０−２１を基準端子２に接続する場合の数値シミュレーションの結果である。
【０１６３】
曲線Ａと同様に、曲線Ｂの軌跡は円状を呈しているものの、以下の２点で、２端子インピーダンスの値が変換対象回路９の特性を忠実に発現していない。
【０１６４】
第１に、曲線Ｂが虚軸に接していない。即ち、周波数が共振周波数から大きく離れる場合、２端子インピーダンスの値が、純虚数値（リアクタンス値）とは異なるものとなる。
【０１６５】
第２に、曲線Ｂが原点Ｏを通過せず、横軸との交点は、等価インピーダンスの小さい値の方にずれている。
【０１６６】
前述した２点は、第１端子３と第２端子４との間に並列に、基準端子２を介する不要因子が発現するためである。このシミュレーション結果は、不要因子が損失成分（実数成分）であることを示している。
【０１６７】
本実施例の回路は、変換対象回路９と位相シフト回路（補償回路）２６以外の回路には、意図するリアクタンスを呈する素子又は回路を有さない。
【０１６８】
本実施例の回路を実際に実現する場合、変換対象回路９及び位相シフト回路２６以外にも、意図しないリアクタンス成分（浮遊容量や残留インダクタンス）が発現する。これらの意図しないリアクタンス成分は、損失補償回路２０を構成する位相シフト回路（補償回路）２６により補償することができる。
【０１６９】
次に、第４の実施例において、後で説明する変換回路としてアドミタンス変換生成回路５ｂを用いる場合も、信号補正回路１１からの補正信号を供給する場合の２端子アドミタンスの軌跡は、円状（正規アドミタンス円）を呈する。一方、補正信号を供給しない場合はフローティング性が損なわれるため、多くの場合、この軌跡の曲線は正規アドミタンス円の内側に発現する。この場合の動作及び作用の詳細な説明は、前述したインピーダンス変換の場合と同様であるので、省略する。
【０１７０】
以上、変換対象回路９として、図３に示すＲ、Ｌ、Ｃを含む共振回路を用いる場合を例にして、μｔａが極めて広範囲に変化する場合においても、実際のコイル及びコンデンサを含む共振回路と同じ２端子イミタンスを呈するイミタンス変換回路１が実現できることを説明した。
【０１７１】
これにより、変換対象回路９を構成する回路の一部を表２（図１８）に例示したが、例示した回路以外の全ての場面においても、忠実なイミタンス変換を実現できる。
【０１７２】
以上に説明した機能及び効果を利用面から説明すると以下のようになる。すなわち、補償なしの場合、第１端子３と第２端子４とに発現する２端子インピーダンスの値が、変換対象回路９の特性に不要な因子を含んでしまう。すなわち、変換動作を忠実に実現しない。このことは、例えば、フィルタへの利用時には、挿入損失や保証減衰量等の値が、変換対象回路９と異なるという欠点を生じることになる。
【０１７３】
＜実施例３＞
【０１７４】
第３の実施例では、双方向性フローティング型イミタンス変換回路１における、意図しない抵抗成分（損失）を削減する手段について説明する。
【０１７５】
例えば、総合利得μｔａとして、高い共振尖鋭度（高Ｑ値）を目指す場合、意図しない損失を削減する必要がある。また、例えば、第１イミタンスレベル設定インピーダンス素子ＲＩＬ１と第２イミタンスレベル設定インピーダンス素子ＲＩＬ２とにリアクタンス値を設定する場合、意図しない損失を削減して、純リアクタンス値を実現する必要がある。
【０１７６】
この場合、式（９）の右辺分母の定数項１／２をも含めて変化させる。このために、損失制御回路２１を、図１に示す回路に付加すればよい。
【０１７７】
損失制御回路２１を付加する方法を、図１０に示す損失補償回路２０を用いて説明する。損失補償回路２０は、端子Ｔ２０−１１と、端子Ｔ２０−２１と、端子Ｔ２０−１２と、端子Ｔ２０−２２と、端子Ｔ２０−３と、端子Ｔ２０−４と、端子Ｔ２０−５と、端子Ｔ２０−６と、を有する。これら８個の端子は、以下の三つのステップによって、図１に示すイミタンス変換回路１へ接続される。
【０１７８】
第１ステップでは、図１に示す端子Ｔ１２及び端子Ｔ２２において、差信号検出回路６と信号符号切換回路７とを切り離し、更に、端子Ｔ１５において、変換対象回路９とイミタンス変換駆動回路１０とを切り離す。信号符号切換回路７と、イミタンスレベル可変回路８と、変換対象回路９との接続は維持しておく。
【０１７９】
次に、第２ステップでは、図１に示す差信号検出回路６の正極出力端子Ｔ６−ｏｐを図１０に示す損失補償回路２０の端子Ｔ２０−２１に接続し、図１に示す差信号検出回路６の負極出力端子Ｔ６−ｏｎを図１０に示す損失補償回路２０の端子Ｔ２０−１１に接続し、図１０に示す損失補償回路２０の端子Ｔ２０−６を図１に示すイミタンス変換駆動回路１０の端子Ｔ１０−１１に接続する。
【０１８０】
さらに、第３ステップでは、切り離された状態の信号符号切換回路７とイミタンスレベル可変回路８と変換対象回路９とを、損失補償回路２０に接続する。すなわち、信号符号切換回路７の入力端子Ｔ７−１を図１０に示す損失補償回路２０の端子Ｔ２０−１２に接続し、信号符号切換回路７の入力端子Ｔ７−２を図１０に示す損失補償回路２０の端子Ｔ２０−２２に接続し、変換対象回路９の出力端子Ｔ９−２を図１０に示す損失補償回路２０の端子Ｔ２０−５に接続する。
【０１８１】
次に、図１０を用いて、損失補償回路２０について説明する。
【０１８２】
損失補償回路２０は、信号分配回路２２と、信号分配回路２３と、符号切換回路２４と、可変増幅減衰回路２５と、位相シフト回路２６と、信号加算回路２７とを有する。
【０１８３】
信号分配回路２２は、端子Ｔ２０−２１から入力端子Ｔ２２−１に入力された信号を分配し、出力端子Ｔ２２−２から端子Ｔ９２４を介して端子Ｔ２０−２２に出力し、出力端子Ｔ２２−３から端子Ｔ９２５に出力する。
【０１８４】
信号分配回路２３は、端子Ｔ２０−１１から入力端子Ｔ２３−１に入力された信号を分配し、出力端子Ｔ２３−２から端子Ｔ９１４を介して端子Ｔ２０−１２に出力し、出力端子Ｔ２３−３から端子Ｔ９１５に出力する。
【０１８５】
符号切換回路２４は、端子２０−３から端子Ｔ２１−３を介して切換制御入力端子Ｔ２４−４に入力された切換制御信号ＬＳＣＮＴＲに応じて、端子Ｔ９１５から端子Ｔ２１−１１を介して入力端子Ｔ２４−１に入力された信号と、端子Ｔ９２５から端子Ｔ２１−２１を介して入力端子Ｔ２４−２に入力された信号との一方の信号を選択して、出力端子Ｔ２４−３から端子Ｔ９０７に出力する。
【０１８６】
なお、符号切替回路２４及び信号符号切換回路７を連動して切り替えることによって、信号加算回路２７から出力される信号を、変換対象回路９を経由する信号と損失制御回路２１を経由する信号との和の信号や、差の信号に切り替えることができる。すなわち、変換対象回路９を経由する信号と損失制御回路２１を経由する信号とが同相になるように符号切替回路２４及び信号符号切換回路７を切り替えれば、信号加算回路２７からは和の信号が出力される。一方、変換対象回路９を経由する信号と損失制御回路２１を経由する信号とが反転し逆相になるように符号切替回路２４及び信号符号切換回路７を切り替えれば、信号加算回路２７からは差の信号が出力される。
【０１８７】
可変増幅減衰回路２５は、端子Ｔ２０−４から端子Ｔ２１−４を介して信号レベル制御入力端子Ｔ２５−３に入力された信号レベル制御信号ＬＣＮＴＲに応じて、端子Ｔ９０７から入力端子Ｔ２５−１に入力された信号を増幅または減衰し、出力端子Ｔ２５−２から端子Ｔ９０８に出力する。
【０１８８】
位相シフト回路２６は、端子Ｔ９０８から入力端子Ｔ２６−１に入力された信号の位相をシフトした信号を出力端子Ｔ２６−２から端子Ｔ９１に出力する。また、位相シフト回路２６は、損失補償回路２０を経由する信号により、変換対象回路９を経由する信号の損失を補償する機能も有する。
【０１８９】
信号加算回路２７は、端子Ｔ９１から、端子Ｔ２１−５、端子Ｔ９３を介して入力端子Ｔ２７−１に入力された信号と、端子Ｔ２０−５から端子Ｔ９２を介して入力端子Ｔ２７−２に入力された信号とを加算した和信号を、出力端子Ｔ２７−３から端子Ｔ９４を介して端子Ｔ２０−６に出力する。
【０１９０】
次に、損失補償回路２０の効果について説明する。損失補償回路２０の中の損失制御回路２１の部分は、図１に示す第１端子３の信号と第２端子４の信号との差に対応する信号を位相シフト回路２６によって位相をシフトさせて、イミタンス変換駆動回路１０の端子Ｔ１０−１１又は端子Ｔ１０−２１に出力する。このため、イミタンス変換回路１の実数成分（損失成分）を削減又は増加することができる。また必要であれば、例えば浮遊容量等の虚数成分も削減又は増加することができる。
【０１９１】
以上に説明したように、本発明の第３の実施例によると、アドミタンスの次元で特性を減算または加算することができる。特に、減算する場合には、μｒの余分な特性を補償することができる。よって、特性が良好な（例えば、Ｑが高い）回路を提供することができる。例えば、共振素子の並列容量を減らして、発振回路の可変範囲を大きくすることができる。
【０１９２】
＜実施例４＞
【０１９３】
第４の実施例では、図１に示す双方向性フローティング型イミタンス変換回路１を構成するイミタンス変換生成回路５として、アドミタンス変換生成回路５ｂを用いる場合を説明する。
【０１９４】
アドミタンス変換生成回路５ｂを用いたイミタンス変換回路１は、発現する２端子イミタンスの関係が、既に説明したイミタンス変換生成回路５としてインピーダンス変換生成回路５ａを用いる場合と比較し、２種類のイミタンス変換生成回路５のそれぞれが呈する２端子イミタンスの定性的関係が、逆数の関係にある特徴を有する。
【０１９５】
従って、図１に示すイミタンス変換生成回路５として、図１１に示すアドミタンス変換生成回路５ｂを用いると、図１に示す双方向性フローティング型イミタンス変換回路１は、双方向性フローティング型アドミタンス変換回路１として動作する。
【０１９６】
以下の説明において、図１に示すイミタンス変換生成回路５の端子の符号と、図１１に示すアドミタンス変換生成回路５ｂの端子の符号とは一致させた。
【０１９７】
アドミタンス変換生成回路５ｂは、端子Ｔ５−１１と、端子Ｔ５−１２と、端子Ｔ５−１３（第１帰還信号入力端子とも称する）と、端子Ｔ５−１４と、端子Ｔ５−２１と、端子Ｔ５−２２と、端子Ｔ５−２３（第２帰還信号入力端子とも称する）と、端子Ｔ５−２４とを有する。
【０１９８】
アドミタンス変換生成回路５ｂにおいて、端子Ｔ５−１１は、接続点Ｔ１１０、端子Ｔ１１１を介して、トランジスタＱ１１のベースに接続される。トランジスタＱ１１のコレクタは、接続点Ｔ１１２を介して、イミタンスレベル設定インピーダンス素子ＲＩＬ１１の一方の端子と接続され、さらに、端子Ｔ１１３を介して端子Ｔ５−１２端子に接続される。イミタンスレベル設定インピーダンス素子ＲＩＬ１１の他方の端子は、直流電位Ｖ１１に接続される。
【０１９９】
端子Ｔ５−１３は、端子Ｔ１１５を介してトランジスタＱ１２のベースに接続され、トランジスタＱ１２のコレクタは、イミタンスレベル設定インピーダンス素子ＲＩＬ１２の一方の端子に接続される。トランジスタＱ１１のエミッタと、トランジスタＱ１２のエミッタと、共通インピーダンスＲＥ（共通抵抗ＲＥとも称する）の一方の端子とは接続点Ｔ１１６にて互いに接続される。イミタンスレベル設定インピーダンス素子ＲＩＬ１２の他方の端子は、直流電位Ｖ１２に接続される。
【０２００】
端子Ｔ５−２１は、接続点Ｔ１２０、端子Ｔ１２１を介して、トランジスタＱ１３のベースに接続される。トランジスタＱ１３のコレクタは、接続点Ｔ１２２を介して、イミタンスレベル設定インピーダンス素子ＲＩＬ２１の一方の端子と接続され、さらに、端子Ｔ１２３を介して端子Ｔ５−２２と接続される。イミタンスレベル設定インピーダンス素子ＲＩＬ２１の他方の端子は、直流電位Ｖ２１に接続される。
【０２０１】
端子Ｔ５−２３は、端子Ｔ１２５を介してトランジスタＱ１４のベースに接続され、トランジスタＱ１４のコレクタは、イミタンスレベル設定インピーダンス素子ＲＩＬ２２の一方の端子に接続される。トランジスタＱ１３のエミッタと、トランジスタＱ１４のエミッタと、共通インピーダンスＲＥの他方の端子とは接続点Ｔ１２６にて互いに接続される。イミタンスレベル設定インピーダンス素子ＲＩＬ２２の他方の端子は、直流電位Ｖ２２に接続される。
【０２０２】
端子Ｔ５−１４は接続点Ｔ１１０に接続される。端子Ｔ５−２４は接続点Ｔ１２０に接続される。
【０２０３】
次に、図１１に示すアドミタンス変換生成回路５ｂを例にして、この回路の動作を「フローティング性」の観点から説明する。説明の便宜上、図１１の回路構成及び回路定数の設定は、同図の上下・左右に対して鏡面対称であるとする。このようにしても、本発明の一般性は失われない。但し、左右のトランジスタについては、直流的には左右に相補的鏡面対称であるが、交流信号的には左右鏡面対称と扱ってよい。また、端子Ｔ５−１１には信号ｅ１０が入力され、端子Ｔ５−２１には信号ｅ２０が入力される。
【０２０４】
ここで、端子Ｔ５−１３に入力される信号ｅ１９が信号ｅ２０と等しく、かつ、端子Ｔ５−２３に入力される信号ｅ２９が信号ｅ１０と等しい場合、端子Ｔ５−１１に入力される信号と端子Ｔ５−１３に入力される信号との同相信号成分ｅ１１１３ｃと端子Ｔ５−２１に入力される信号と端子Ｔ５−２３に入力される信号との同相信号成分ｅ２１２３ｃとが同電位となるため、端子Ｔ１１６と端子Ｔ１２６の間の共通抵抗ＲＥの仮想的な中間点の電位と一致し、共通抵抗ＲＥに電流は流れない。また、端子Ｔ５−１１と端子Ｔ１３にそれぞれ入力された信号の差動信号成分ｅ１１１３ｄ（＝（ｅ１０−ｅ２０）×０．５）による電流は、端子Ｔ１１６、トランジスタＱ１１、イミタンスレベル設定インピーダンスＲＩＬ１１、直流電源Ｖ１１、直流電源Ｖ１２、イミタンスレベル設定インピーダンスＲＩＬ１２、トランジスタＱ１２から端子Ｔ１１６に至る電流通路を流れる。すなわち、共通抵抗ＲＥはもとより、直流電源Ｖ１１及び直流電源Ｖ１２を介して、何れの部分へも電流は流れない。トランジスタＱ１３とトランジスタＱ１４とを含む電流通路についても同様なので説明を省略する。
【０２０５】
端子Ｔ５−１１に入力される信号と端子Ｔ５−２１に入力される信号との同相信号成分ｅ１１２１ｃと、端子Ｔ５−１３に入力される信号と端子Ｔ５−２３に入力される信号との同相信号成分ｅ１３２３ｃと、を一致させる条件設定（（ｅ１０＋ｅ２０）×０．５＝（ｅ１９＋ｅ２９）×０．５）が同相信号バランス条件である。この条件は、第２の実施例に例示した信号補正回路１１によって実現可能である。
【０２０６】
次に、前述した同相信号バランス条件を満たした状態で、端子Ｔ５−１３入力される信号の大きさと端子Ｔ５−２３に入力される信号の大きさとが任意の値である場合について説明する。
【０２０７】
トランジスタＱ１１のベースに入力される信号ｅ１０とトランジスタＱ１２のベースに入力される信号ｅ１９との同相信号成分ｅ１０１９ｃ（＝（ｅ１０＋ｅ１９）×０．５）は、共通抵抗ＲＥの仮想中間点の電位（（ｅ１０＋ｅ２０）×０．５））とは一致しない。従って、共通抵抗ＲＥに同相信号成分ｅ１０１９ｃが原因で電流ｉ１０１９ｃが流れる。
【０２０８】
トランジスタＱ１３のベースに入力される信号ｅ２０とトランジスタＱ１４のベースに入力される信号ｅ２９との同相信号成分ｅ２０２９ｃ（＝（ｅ２０＋ｅ２９）×０．５）は、共通抵抗ＲＥの仮想中間点の電位（（ｅ１０＋ｅ２０）×０．５））とは一致しない。従って、共通抵抗ＲＥに同相信号成分ｅ２０２９ｃが原因で電流ｉ２０２９ｃが流れる。
【０２０９】
端子Ｔ５−１１に入力される信号ｅ１０と、端子Ｔ５−２１に入力される信号ｅ２０と、端子Ｔ５−１３に入力される信号ｅ１９と、端子Ｔ５−２３に入力される信号ｅ２９とが、同相信号バランス条件及び差動信号バランス条件を満たすならば、二つの電流のｉ１０１９ｃ及びｉ２０２９ｃの大きさは一致する。ここで、同相信号バランス条件は、（ｅ１０＋ｅ２０）×０．５＝（ｅ１９＋ｅ２９）×０．５である。また、差動バランス条件は、共通抵抗ＲＥの両端に、絶対値｜ｅ１０−ｅ２０｜に比例し、符号が反対の信号を供給することである。すなわち、差動信号バランス条件を満たす信号を端子Ｔ５−１３と端子Ｔ５−２３とに入力すれば、二つの電流ｉ１０１９ｃ及びｉ２０２９ｃは一致する。
【０２１０】
なお、共通抵抗ＲＥから、トランジスタＱ１１及びＱ１２を介して、直流電源Ｖ１１及びＶ１２に流れた交流電流の全ては、直流電源Ｖ２１及びＶ２２に流れ、トランジスタＱ１３及びＱ１４を経由し、端子Ｔ１２６を介して、共通抵抗ＲＥに至る。すなわち、直流電源Ｖ１１、Ｖ１２、Ｖ２１、Ｖ２２が交流的に基準端子２（例えば、グランド）に接続されていても、基準端子２に電流は流れない。従って、フローティング性が満たされる。
【０２１１】
これら、同相信号バランス条件と、差動信号バランス条件と、を同時に満たす信号を、端子Ｔ５−１３と端子Ｔ５−２３とに供給する回路が、イミタンス変換駆動回路１０であり、図１または図８に示すＴＥ点の電位を、（ｅ１０＋ｅ２０）×０．５に管理する。
【０２１２】
端子Ｔ５−１１から入力される差動信号はトランジスタＱ１１、イミタンスレベル設定インピーダンス素子ＲＩＬ１１を通って、直流電源Ｖ１１に流れる。一方、端子Ｔ５−１３から入力される差動信号はトランジスタＱ１２、イミタンスレベル設定インピーダンス素子ＲＩＬ１２を通って、直流電源Ｖ１１に流れる。また、トランジスタＱ１１のエミッタとトランジスタＱ１２のエミッタとは接続されている。このため、トランジスタＱ１１の特性とトランジスタＱ１２の特性とが同じであれば、トランジスタＱ１１のベース・コレクタ間を流れる電流と、トランジスタＱ１２のベース・コレクタ間を流れる電流とは、互いに符号が反対で、その絶対値が等しくなる。
【０２１３】
同様に、トランジスタＱ１３の特性とトランジスタＱ１４の特性とが同じであれば、トランジスタＱ１３のベース・コレクタ間を流れる電流と、トランジスタＱ１４のベース・コレクタ間を流れる電流とは、互いに符号が反対で、その絶対値が等しくなる。
【０２１４】
左側のトランジスタＱ１１、Ｑ１２と、右側のトランジスタＱ１３、Ｑ１４とはそれぞれ同じ動きをする。このため、アドミタンス変換生成回路５ｂにおいて、定常時には、共通インピーダンスＲＥには同相成分による電流が流れる。
【０２１５】
次に、第４の実施例の効果について説明する。図３に示す変換対象回路９の等価回路が直列回路に対応する場合、第４の実施例で２端子イミタンス（並列共振回路）が実現できる。
【０２１６】
表２（図１８）の第４の実施例の項に、２端子インピーダンスｚ０を実現するための例を記載した。
【０２１７】
次に、図１１を用いて第４の実施例の動作を説明する。図１に示すイミタンス変換生成回路５としてのアドミタンス変換生成回路５ｂは、イミタンス変換回路１全体として、直列加算型帰還回路の一部を構成している。すなわち、図１１において、共通インピーダンスＲＥの左側の接続点Ｔ１１６には、端子Ｔ５−１１に入力された信号と、端子Ｔ５−１３とに入力された信号とが電圧として加算又は減算されるように、アドミタンス変換生成回路５ｂが動作する。同様に、共通インピーダンスＲＥの右側の接続点Ｔ１２６には、端子Ｔ５−２１に印加された信号と、端子Ｔ５−２３とに入力された信号とが電圧として加算又は減算されるように、アドミタンス変換生成回路５ｂが動作する。このことは、例えば、イミタンスレベル設定インピーダンス素子ＲＩＬ１１とイミタンスレベル設定インピーダンス素子ＲＩＬ１２とに流れる電流は、端子５−１１と端子Ｔ５−１３とに入力される電圧の差又は和に比例することと等価である。
【０２１８】
従って、第４の実施例において、端子Ｔ５−１１に入力された信号（ｅ１０）と、端子Ｔ５−１３とに入力された信号（ｅ１９）とが電圧として加算又は減算され、端子Ｔ５−２１に印加された信号（ｅ２０）と、端子Ｔ５−２３とに入力された信号（ｅ２９）とが電圧として加算又は減算されることから、イミタンス変換生成回路５はアドミタンス変換生成回路として動作する。このことは、第１の実施例における図２に示したインピーダンス変換生成回路５ａにおいて、例えば、イミタンスレベル設定インピーダンス素子ＲＩＬ１流れる電流は、端子５−１１と端子Ｔ５−１３とに入力される電流が、直接入力される。すなわち、電流として加算又は減算されるように動作することとは、本質的に異なる。
【０２１９】
次に、図１２を用いて、シミュレーション結果を説明する。シミュレーションの条件は、四つのトランジスタの電流増幅率を９９とし、共通インピーダンスＲＥを８ｋΩとした。その他のパラメータは表１の通りである。
【０２２０】
図１２の横軸と縦軸は、図５（ａ）と同じである。図１２より、第１端子３と第２端子４との間に発現するインピーダンスは、四つのトランジスタのそれぞれのコレクタと直流電源との間に接続される抵抗ＲＩＬ１１〜ＲＩＬ２２の抵抗値に比例し、変換対象回路の利得を含む総合利得に比例することが分かる。
【０２２１】
抵抗ＲＩＬ１１〜ＲＩＬ２２は、外部から入力される制御信号によって、その値を変化してもよい。この際、抵抗ＲＩＬ１１〜ＲＩＬ２２が同じ値となるように制御しても、抵抗ＲＩＬ１１〜ＲＩＬ２２の値が所定の関係となるように制御してもよい。
【０２２２】
次に、アドミタンス変換生成回路５ｂを用いた場合の双方向性フローティング型イミタンス変換回路１の動作を、数式を用いて説明する。
【０２２３】
双方向性フローティング型イミタンス変換回路１の第１端子３と第２端子４との間の２端子インピーダンスｚ０は、式（１０）で表すことができる。
【数１０】
0006041907.tif 000011
【０２２４】
式（１０）において、図１１に示すＲＩＬ１１、ＲＩＬ１２、ＲＩＬ２１、ＲＩＬ２２は、四つのトランジスタＱ１１、Ｑ１２、Ｑ１３、Ｑ１４のそれぞれのコレクタ端子と直流電源との間に配置される抵抗であり、それらの抵抗値は全て等しくＲＩＬとした。
【０２２５】
βは四つのトランジスタＱ１１、Ｑ１２、Ｑ１３、Ｑ１４の電流増幅率であり、これらも等しい値にした。
【０２２６】
一般に、式（１０）が成立するためには、以下の式（１１）及び式（１２）が成立していればよい。
【数１１】
0006041907.tif 000012
【数１２】
0006041907.tif 000013
【０２２７】
μｔａは、端子Ｔ５−１２から端子Ｔ５−１３に至る総合利得、及び、端子Ｔ５−２２から端子Ｔ５−２３に至る総合利得であり、両者は等しく設定した。また、μｔａの値は、一般的に複素量である。また、μｔａの符号（正負）は、負帰還動作か正帰還動作かに対応して変わる。
【０２２８】
次に、図１１に示すアドミタンス変換生成回路５ｂを用いた場合の正帰還接続と負帰還接続について説明する。
【０２２９】
このため、例えば、端子Ｔ５−１１と端子Ｔ５−１３との間の位相関係が、正帰還接続であるか又は負帰還接続であるかを決定する。
【０２３０】
第４の実施例は、第１の実施例に対して、定性的に逆数の関係にある回路を提供できる効果がある。すなわち、式（６）及び式（１０）に示すように、複素成分（μｔａ）が逆数の関係になることから、図５（ａ）に示す周波数特性と、図１２に示す周波数特性とが逆になる。
【０２３１】
次に、本発明のイミタンス変換駆動回路１０と、アドミタンス変換生成回路５ｂと、においては、増幅作用は必須ではない場合（すなわち、｜μｔａ｜＜１）の回路の例を説明する。イミタンス変換駆動回路１０とアドミタンス変換生成回路５ｂとを構成する複数のトランジスタの、ベース（ゲート）、エミッタ（ソース）、コレクタ（ドレーン）と周辺部分との接続は、第１端子３側と、第２端子４側とが鏡面対称に接続されれば、ベース（ゲート）、エミッタ（ソース）、コレクタ（ドレーン）は任意に選択できる。
【０２３２】
次に、図１３を用いて、アドミタンス変換生成回路５ｂとして、耐電流性を増強する回路形式について説明する。この変形例のアドミタンス変換生成回路５ｂは、端子Ｔ５−１１、端子Ｔ５−１３、端子Ｔ５−２１、端子Ｔ５−２３に各トランジスタのベース（ゲート）を接続しない回路形式である。
【０２３３】
図１３に示すアドミタンス変換生成回路５ｂにおいて、端子Ｔ５−１１は、接続点Ｔ１１０、端子Ｔ１１１を介して、トランジスタＱ１１のエミッタに接続される。トランジスタＱ１１のベースは、接続点Ｔ１１２を介して、イミタンスレベル設定インピーダンス素子ＲＩＬ１１の一方の端子と接続され、さらに、端子Ｔ１１３を介して端子Ｔ５−１２端子に接続される。イミタンスレベル設定インピーダンス素子ＲＩＬ１１の他方の端子は、直流電位Ｖ１１に接続される。
【０２３４】
端子Ｔ５−１３は、端子Ｔ１１５を介してトランジスタＱ１２のエミッタに接続され、トランジスタＱ１２のベースは、イミタンスレベル設定インピーダンス素子ＲＩＬ１２の一方の端子に接続される。トランジスタＱ１１のコレクタと、トランジスタＱ１２のコレクタと、共通インピーダンスＲＥの一方の端子とは接続点Ｔ１１６にて互いに接続される。イミタンスレベル設定インピーダンス素子ＲＩＬ１２の他方の端子は、直流電位Ｖ１２に接続される。
【０２３５】
端子Ｔ５−２１は、接続点Ｔ１２０、端子Ｔ１２１を介して、トランジスタＱ１３のエミッタに接続される。トランジスタＱ１３のベースは、接続点Ｔ１２２を介して、イミタンスレベル設定インピーダンス素子ＲＩＬ２１の一方の端子と接続され、さらに、端子Ｔ１２３を介して端子Ｔ５−２２と接続される。イミタンスレベル設定インピーダンス素子ＲＩＬ２１の他方の端子は、直流電位Ｖ２１に接続される。
【０２３６】
端子Ｔ５−２３は、端子Ｔ１２５を介してトランジスタＱ１４のエミッタに接続され、トランジスタＱ１４のベースは、イミタンスレベル設定インピーダンス素子ＲＩＬ２２の一方の端子に接続される。トランジスタＱ１３のコレクタと、トランジスタＱ１４のコレクタと、共通インピーダンスＲＥの他方の端子とは接続点Ｔ１２６にて互いに接続される。イミタンスレベル設定インピーダンス素子ＲＩＬ２２の他方の端子は、直流電位Ｖ２２に接続される。
【０２３７】
端子Ｔ５−１４は接続点Ｔ１１０に接続される。端子Ｔ５−２４は接続点Ｔ１２０に接続される。
【０２３８】
図１３に示す変形例の動作・作用は、図１１に示すアドミタンス変換生成回路５ｂの動作・作用と同様なのでその説明を省略する。
【０２３９】
次に、図１４を用いて、アドミタンス変換生成回路５ｂの第２の変形例を説明する。
【０２４０】
図１４に示すアドミタンス変換生成回路５ｂにおいて、端子Ｔ５−１１は、接続点Ｔ１１０、端子Ｔ１１１を介して、トランジスタＱ１１のコレクタに接続される。トランジスタＱ１１のエミッタは、接続点Ｔ１１２を介して、イミタンスレベル設定インピーダンス素子ＲＩＬ１１の一方の端子と接続され、さらに、端子Ｔ１１３を介して端子Ｔ５−１２端子に接続される。イミタンスレベル設定インピーダンス素子ＲＩＬ１１の他方の端子は、直流電位Ｖ１１に接続される。
【０２４１】
端子Ｔ５−１３は、端子Ｔ１１５を介してトランジスタＱ１２のコレクタに接続され、トランジスタＱ１２のエミッタは、イミタンスレベル設定インピーダンス素子ＲＩＬ１２の一方の端子に接続される。トランジスタＱ１１のベースと、トランジスタＱ１２のベースと、共通インピーダンスＲＥの一方の端子とは接続点Ｔ１１６にて互いに接続される。イミタンスレベル設定インピーダンス素子ＲＩＬ１２の他方の端子は、直流電位Ｖ１２に接続される。
【０２４２】
端子Ｔ５−２１は、接続点Ｔ１２０、端子Ｔ１２１を介して、トランジスタＱ１３のコレクタに接続される。トランジスタＱ１３のエミッタは、接続点Ｔ１２２を介して、イミタンスレベル設定インピーダンス素子ＲＩＬ２１の一方の端子と接続され、さらに、端子Ｔ１２３を介して端子Ｔ５−２２と接続される。イミタンスレベル設定インピーダンス素子ＲＩＬ２１の他方の端子は、直流電位Ｖ２１に接続される。
【０２４３】
端子Ｔ５−２３は、端子Ｔ１２５を介してトランジスタＱ１４のコレクタタに接続され、トランジスタＱ１４のエミッタは、イミタンスレベル設定インピーダンス素子ＲＩＬ２２の一方の端子に接続される。トランジスタＱ１３のベースと、トランジスタＱ１４のベースと、共通インピーダンスＲＥの他方の端子とは接続点Ｔ１２６にて互いに接続される。イミタンスレベル設定インピーダンス素子ＲＩＬ２２の他方の端子は、直流電位Ｖ２２に接続される。
【０２４４】
端子Ｔ５−１４は接続点Ｔ１１０に接続される。端子Ｔ５−２４は接続点Ｔ１２０に接続される。
【０２４５】
図１４に示す変形例の動作・作用は図１１に示したアドミタンス変換生成回路５ｂの動作・作用と同様なのでその説明を省略する。
【０２４６】
図１３および図１４の実施例において、例えば、端子Ｔ５−１１からトランジスタＱ１１に流れる電流と、トランジスタＱ１２に流れる電流とは、各トランジスタのベース端子を介さないことから十分な電流を流す余裕を有する。すなわち、図１３および図１４に示すアドミタンス変換生成回路５ｂでは、電圧増幅率は小さいが、大きな電流を扱うことができる。
【０２４７】
以上の説明では、図１１を用いてベース入力・エミッタ共通形式の場合について説明し、図１３を用いてエミッタ入力・コレクタ共通形式式の場合について説明し、図１４を用いてコレクタ入力・ベース共通形式の場合について説明したが、前述した三つの例以外に、トランジスタにＦＥＴを用いてもよい。すなわち、エミッタ接地に代えてソース端子を接地し、ベース接地に代えてゲート端子を接地し、コレクタ接地に代えてドレーン端子を接地してもよい。
【０２４８】
なお、図１１、図１３及び図１４に示すアドミタンス変換生成回路５ｂにおいて、その動作のために、従来技術と同様な、直流バイアス回路等を追加する必要がある。さらに、図１１、図１３及び図１４に示すように、バイポーラトランジスタの場合に、Ｑ１１及びＱ１３に相補型（コンプリメンタリ）トランジスタを採用し、Ｑ１２及びＱ１４に相補型（コンプリメンタリ）トランジスタを採用することは従来技術と同様である。
【０２４９】
次に、双方向性フローティング型イミタンス変換回路１のその他の変形例について説明する。
【０２５０】
本明細書では、「フローティング性」を、所謂「フローティング性」に加えて、性能発現端子と性能制御端子との間の「分離性」を含めた概念で用いている。この分離性は、例えば、図１のトランジスタＱ１、Ｑ２のベース、コレクタ間のアイソレーションに依存する。このアイソレーションを拡大するために、トランジスタをカスコード接続してもよい。また、ベース・エミッタ間のアイソレーションを拡大するために、ダーリントン接続してもよい。
【０２５１】
変換対象回路９は、一方向性３端子回路、双方向性３端子回路、２端子回路、等如何なる回路でもよい。また、増幅効果を有さなくてもよい。
【０２５２】
第２の実施例において、フローティング性能を満たすように、図８に示す可変減衰回路１４の減衰量を調整する例を示した。しかし、本発明は、これに限定されない。すなわち、フローティング性能の拘束を取り除くことにより、さらに広範囲の２端子イミタンス様の特性、すなわち、複素平面上での振舞を、単純な円線形状からカーディオイド形状等、さらに広範囲に制御することができる。
【０２５３】
＜実施例５＞
【０２５４】
第１の実施例から第４の実施例において、図３に示す変換対象回路９を用いる双方向性フローティング型イミタンス変換回路１の特性が以下であることを示した。イミタンス変換生成回路５として、図２に示すインピーダンス変換生成回路５ａを用いる場合、イミタンス変換回路１は、直列共振回路が呈するインピーダンス特性に等価である。また、図１１に示すアドミタンス変換生成回路５ｂを用いる場合、イミタンス変換回路１は、並列共振回路が呈するインピーダンス特性と等価である。
【０２５５】
さらに、これら二つの等価的な共振回路の共振周波数が周波数制御信号ＦＣＮＴＲによって制御可能であり、インピーダンスレベルがイミタンスレベル制御信号ＩＣＮＴＲによって制御可能であり、さらに、両者は独立に制御可能であることを示した。
【０２５６】
第５の実施例では、これらの直列共振回路と並列共振回路とを利用するフィルタについて、入力ポート及び出力ポートの片端を基準端子とする対称型有極帯域通過フィルタを例にして、中心周波数及び通過帯域幅を外部制御信号に応じて可変する手段を、図１５用いて説明する。
【０２５７】
図１５に示す可変フィルタ６１には、四つの双方向性フローティング型イミタンス変換回路７０、７１、７２及び７３のみを記す。双方向性フローティング型イミタンス変換回路７０、７１、７２及び７３は、前述した実施例の双方向性フローティング型イミタンス変換回路１を用いる。また、可変フィルタ６１をイミタンス変換回路７０等の端子３、４は、双方向性フローティング型イミタンス変換回路１の端子３、４に、それぞれ対応する。説明にあたり、例えば、双方向性フローティング型イミタンス変換回路７０を、単に「共振回路７０」と称する。他のイミタンス変換回路も同様である。
【０２５８】
可変フィルタ６１は、対称型有極型帯域通過フィルタであるので、共振回路７０及び７３は直列共振回路であり、共振回路７１及び７２の一方は直列共振回路であり、共振回路７１及び７２の他方は並列共振回路である。すなわち、共振回路７１及び７２の一方にはインピーダンス変換生成回路５ａを用い、共振回路７１及び７２の他方にはアドミタンス変換生成回路５ｂを用いる。
【０２５９】
図１５に示す可変フィルタ６１は、入力端子６２と、出力端子６３と、基準端子２と、中心周波数制御信号入力端子６６と、帯域幅制御信号入力端子６７とを有する。
【０２６０】
図１５に示す可変フィルタ６１は、共振回路７０と、共振回路７１と、共振回路７２と、共振回路７３と、帯域幅制御回路６４と、中心周波数制御回路６５とを有する。
【０２６１】
共振回路７０は、入力端子６２から端子Ｔ２０１を介して、端子３に供給された信号に共振作用を施した信号を端子４から端子Ｔ２０２に出力する
【０２６２】
共振回路７１は、端子Ｔ２０２から接続点Ｔ２０３及び端子Ｔ２０４を介して、端子３に入力された信号に共振作用を施した信号を端子４から端子Ｔ２０５に出力する。
【０２６３】
共振回路７２は、端子Ｔ２０５を介して、端子３に入力された信号に共振作用を施した信号を端子４から端子Ｔ２０６に出力する。
【０２６４】
共振回路７３は、接続点Ｔ２０３から端子Ｔ２０７、端子Ｔｎ−１から端子３に入力された信号に共振作用を施した信号を端子４から端子Ｔｎに出力する。
【０２６５】
帯域幅制御回路６４は、帯域幅制御信号入力端子６７から端子Ｔ２１３を介して入力端子Ｔ６４−１０に供給された信号ＢＣＮＴＲＳを所定の変換関数によって変換した信号を、各出力端子Ｔ６４−０、Ｔ６４−１、Ｔ６４−２、Ｔ６４−ｎに出力する。すなわち、帯域幅制御回路６４の出力信号は、出力端子Ｔ６４−０から端子Ｔ２１４を介して共振回路７０のイミタンス制御入力端子ＩＣＮＴＲ０に入力され、出力端子Ｔ６４−１から端子Ｔ２１５を介して共振回路７１のイミタンス制御入力端子ＩＣＮＴＲ１に入力され、出力端子Ｔ６４−２から端子Ｔ２１６を介して共振回路７２のイミタンス制御入力端子ＩＣＮＴＲ２に入力され、出力端子Ｔ６４−ｎから端子Ｔ２１７を介して共振回路７３のイミタンス制御入力端子ＩＣＮＴＲｎに入力される。
【０２６６】
中心周波数制御回路６５は、中心周波数制御信号入力端子６６から端子Ｔ２０８を介して入力端子Ｔ６５−１０に入力された信号ＦＣＮＴＲＳを所定の変換関数によって変換をした信号を、各出力端子Ｔ６５−０、Ｔ６５−１、Ｔ６５−２、Ｔ６５−ｎから出力する。すなわち、中心周波数制御回路６５の出力信号は、出力端子Ｔ６５−０から端子Ｔ２０９を介して共振回路７０の周波数制御入力端子ＦＣＮＴＲ０に入力され、出力端子Ｔ６５−１から端子Ｔ２１０を介して共振回路７１の周波数制御入力端子ＦＣＮＴＲ１に入力され、出力端子Ｔ６５−２から端子Ｔ２１１を介して共振回路７２の周波数制御入力端子ＦＣＮＴＲ２に入力され、出力端子Ｔ６５−ｎから端子Ｔ２１２を介して共振回路７３の周波数制御入力端子ＦＣＮＴＲｎに入力される。
【０２６７】
端子Ｔ２０６は基準端子２に接続し、端子Ｔｎは出力端子６３に接続する。
【０２６８】
可変フィルタ６１の動作を説明する。図１５に示す可変フィルタ６１は、与えられた入出力インピーダンスに対して、通過帯域幅及び中心周波数を、ＢＣＮＴＲＳ及びＦＣＮＴＲＳによって、独立に可変することができる。
【０２６９】
通過帯域幅は、各共振回路を構成する双方向性フローティング型イミタンス変換回路１のイミタンスレベル可変回路８のイミタンスレベル制御信号ＩＣＮＴＲを、相互に関係を持たせて変化させることによって、制御することができる。四つの共振回路７０、７１、７２、７３に入力されるイミタンスレベル制御信号ＩＣＮＴＲの相互関係は、帯域幅制御回路６４内に予め保存されている変換関数によって変換された値を、帯域幅制御信号ＢＣＮＴＲに応じて、各イミタンスレベル制御信号ＩＣＮＴＲ連動して制御することによって、任意に設定することができる。この制御機能は、帯域幅と周辺回路のインピーダンスが動的に変化する場合にも追従対応可能である。
【０２７０】
中心周波数は、中心周波数制御回路６５内に予め保存されている変換関数によって変換された値を、中心周波数制御信号ＦＣＮＴＲＳに応じて、周波数制御信号ＦＣＮＴＲを連動して変化させることによって、制御することができる。この制御状態は、動的整合、すなわち、帯域幅と周辺回路のインピーダンスが変化する場合にも追従可能である。第５の実施例の可変フィルタ６１では、共振回路７０、７１、７２、７３の複数のＩＣＮＴＲ信号の相互関係を適当に設定することによって、各共振回路の共振周波数は、全て同じ周波数に設定することができる。このため、各共振周波数を連動して高精度に制御することは、自動同調回路等を利用して容易に実現できる。
【０２７１】
次に、図１９（表３）を用いて、第５の実施例の共振回路の組み合わせによる可変フィルタ回路の構成を説明する。
【０２７２】
表３（図１９）には、帯域通過フィルタ（Band Pass Filter）、帯域阻止フィルタ（Band Elimination Filter）、低域通過フィルタ（Low Pass Filter）、高域通過フィルタ（High Pass Filter）の４種類のフィルタを構成するための、各共振回路７０〜７３の構成を示す。また、表３には、前述したフィルタの他、進相位相変換器（Advance Phase Shifter）、遅相位相変換器（Delay Phase Shifter）の２種類のフィルタを構成するための、各共振回路７０、７１の構成を示す。
【０２７３】
例えば、帯域通過フィルタを構成するために、共振回路７０は、図１８（表２）の実施例１のＤ（直列共振回路）又は実施例４のＥ（直列共振回路）である。また、共振回路７１は、表２の実施例４のＤ（並列共振回路）又は、実施例１のＥ（並列共振回路）である。また、共振回路７２及び７３は、表２の実施例１のＤ（直列共振回路）又は実施例４のＥ（直列共振回路）である。このように、共振回路７０〜７３を構成することによって、チェビシェフ型のバンドパスフィルタを構成することができる。
【０２７４】
但し、表３（図１９）に示すフィルタを構成する共振回路の信号符号切換回路７の符号切換制御信号ＳＣＮＴＲの符号の正負の設定は任意に選択してもよい。特に、進相位相変換器の場合や、遅相位相変換器の場合は、一つの変換器でありながら、ＳＣＮＴＲの符号の正負を反転することによって、進相と遅相との両位相を切換反転させる効果を有する。
【０２７５】
また、他の形式のフィルタも、表３に記載された符号で表２を参照することによって、各共振回路の構成を得ることができる。
【０２７６】
＜シミュレーション＞
【０２７７】
次に、図１６を用いて、第５の実施例の可変フィルタ６１の減衰特性のシミュレーション結果を説明する。
【０２７８】
フィルタの構成は、Anatol I. Zverev著，「Handbook of FILTER SYNTHESIS」，１９６７年，ｐ．２０２〜２０３に開示されている保証減衰量２１ｄＢの５次の有極型チェビシェフ函数の基準ローパスフィルタを用いて入出力インピーダンスを５０Ωとしたバンドパスフィルタを、３ｄＢ／５０Ωの抵抗減衰回路で２段従属接続した回路形式とした。
【０２７９】
図１６において横軸が周波数（ＭＨｚ）、縦軸が減衰量（ｄＢ）である。破線は、中心周波数が２，２００ＭＨｚ、帯域幅が４０ＭＨｚのフィルタの特性を示す。実線は、中心周波数が２，４００ＭＨｚ、帯域幅が２０ＭＨｚのフィルタの特性を示す。総合利得μｔａを２倍にすれば、帯域幅を２倍にすることができる。中心周波数を２，３００ＭＨｚにおいて、２００ＭＨｚ可変することは、可変比帯域幅は約１０％であるので、従来技術によるコイルと可変コンデンサを組み合わせたＬＣ−ＶＣＯによって可能な値である。
【０２８０】
すなわち、図１５に示す外部制御信号ＢＣＮＴＲＳ及びＦＣＮＴＲＳを変えることによって、可変フィルタとして機能することがわかる。
【０２８１】
次に、複数の変換対象回路の共振回路の共振周波数と、温度と、通過帯域幅制御信号ＢＣＮＴＲＳとの三者間の対応関係を予め設定しておき、温度センサからの情報に基づいて、通過帯域幅制御信号ＢＣＮＴＲＳを制御することによって、温度変動分を削減することができる。
【０２８２】
また、複数の変換対象回路の共振回路の共振周波数を、外部参照周波数信号（例えば、ＧＰＳ信号）に基づいて、周波数制御信号との対応関係を、随時、校正することにより、高精度のフィルタを実現できる。このことは、例えば、第５の実施例に示すフィルタをＩＣ回路内に搭載する場合、初期偏差、温度変動、経年変化等を、製造完了後に、検査、校正等が可能であることを意味する。
【０２８３】
以上に説明したように、本発明の第５の実施例によると、特性を制御可能なチューナブルフィルタを実現することができる。第５の実施例のチューナブルフィルタは、高次のフィルタであって、低損失かつ高いＱを有するフィルタを実現することができる。
【０２８４】
以上、本発明を添付の図面を参照して詳細に説明したが、本発明はこのような具体的構成に限定されるものではなく、添付した請求の範囲の趣旨内における様々な変更及び同等の構成を含むものである。
【図１】
0006041907.tif 000014
【図２】
0006041907.tif 000015
【図３】
0006041907.tif 000016
【図４】
0006041907.tif 000017
【図５】
0006041907.tif 000018
【図６】
0006041907.tif 000019
【図７】
0006041907.tif 000020
【図８】
0006041907.tif 000021
【図９】
0006041907.tif 000022
【図１０】
0006041907.tif 000023
【図１１】
0006041907.tif 000024
【図１２】
0006041907.tif 000025
【図１３】
0006041907.tif 000026
【図１４】
0006041907.tif 000027
【図１５】
0006041907.tif 000028
【図１６】
0006041907.tif 000029
【図１７】
0006041907.tif 000030
【図１８】
0006041907.tif 000031
【図１９】
0006041907.tif 000032