(57)【特許請求の範囲】
【請求項１】
ＤＣ電圧を負荷に印加するための高電圧発生装置であって、
オペアンプを含む積分回路と、
１次側に主巻線と補助巻線を有し、２次側に２次巻線を有し、前記主巻線の一端がＤＣ電源に接続され、前記補助巻線の一端が前記積分回路の出力に接続されたトランスと、
前記主巻線の他端にドレインが接続されたＦＥＴと、
前記補助巻線の他端を前記ＦＥＴのゲートに結合する微分回路と、
前記トランスの前記２次巻線の出力を整流して高電圧出力を発生し、前記負荷に供給する整流回路と、
前記整流回路の高電圧出力を降圧して帰還電圧として出力する出力電圧変換部と、
前記負荷に印加される電圧が目標電圧に等しいときの前記帰還電圧の値と等しい値の電圧を基準電圧として出力する基準電圧発生部とを備え、
前記積分回路が前記基準電圧と前記帰還電圧の差に応じた電圧を出力し、
前記積分回路の出力が、前記補助巻線及び前記微分回路を介して前記ゲートに供給されることで、前記負荷に印加される電圧が前記目標電圧に一致するように帰還制御が行われ、
前記微分回路は、
前記補助巻線の前記他端と前記ゲートを接続する第１のコンデンサと、
前記第１のコンデンサに並列に接続された第１の抵抗回路と、
前記ゲートと接地ノードの間に接続された第２の抵抗回路とを備え、
前記ＦＥＴがオン状態となって前記ＤＣ電源から前記主巻線に電流が流れたときに、前記補助巻線に誘起される電圧は、前記微分回路を介して前記ゲートに印加され、これにより、前記トランスの自励発振を生じさせ、
前記ゲートと前記接地ノードとの電圧を所定の上限値以下に制限する電圧クランプ回路をさらに備える
ことを特徴とする高電圧発生装置。
【請求項２】
前記電圧クランプ回路は、
前記補助巻線の前記他端と前記接地ノードを接続するツェナーダイオードを含み、
前記ツェナーダイオードのツェナー電圧を前記第１の抵抗回路及び前記第２の抵抗回路によって分圧した値以下に前記ゲートの電圧が制限される
ことを特徴とする請求項１に記載の高電圧発生装置。
【請求項３】
前記電圧クランプ回路は、
前記ゲートと前記接地ノードを接続するツェナーダイオードを含み、
前記ツェナーダイオードのツェナー電圧以下に前記ゲートの電圧が制限される
ことを特徴とする請求項１に記載の高電圧発生装置。
【請求項４】
前記電圧クランプ回路は、１又は２以上の互いに直列接続されたダイオードを含み、
前記直列接続された１又は２以上のダイオードの順方向電圧降下の合計以下に、前記ゲートの電圧が制限される
ことを特徴とする請求項１に記載の高電圧発生装置。
【請求項５】
前記第２の抵抗回路が、温度の上昇とともに抵抗値が小さくなるサーミスタと抵抗とを含み、
前記温度に応じて、前記第１の抵抗回路と前記第２の抵抗回路による分圧比が変わり、これによって前記ゲートに印加される電圧の上限値が変わる
ことを特徴とする請求項１又は２に記載の高電圧発生装置。
【請求項６】
前記ＦＥＴの温度の上昇とともに前記サーミスタの温度が上昇するように前記サーミスタが配置されていることを特徴とする請求項５に記載の高電圧発生装置。
【請求項７】
前記ＦＥＴのドレイン・ソース間に接続された第２のコンデンサをさらに有し、
前記第２のコンデンサにより前記自励発振の周波数が調整されることを特徴とする請求項１乃至６のいずれかに記載の高電圧発生装置。
【請求項８】
請求項１乃至７のいずれかに記載の高電圧発生装置を具備することを特徴とする画像形成装置。
【請求項９】
負の高電圧を発生する第１の高電圧発生部と、
正の高電圧を発生する第２の高電圧発生部とを有し、
前記第１の高電圧発生部及び前記第２の高電圧発生部の各々が、請求項１乃至７のいずれかに記載の高電圧発生装置を含み、
前記第２の高電圧発生部が、前記第２の高電圧発生部を構成する前記整流回路の負極出力端子と正極出力端子間に接続された負電圧出力抵抗をさらに有し、
前記第１の高電圧発生部から出力される負の高電圧が前記負電圧出力抵抗を介して負荷に供給される
ことを特徴とする高圧電源装置。
【請求項１０】
請求項９に記載の高圧電源装置を具備することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高電圧発生装置、高圧電源装置及び画像形成装置に関する。
【背景技術】
【０００２】
従来の高圧電源装置として、例えば特許文献１に示すように、マイコン（２４）のＰＷＭ出力を、昇圧トランス（１７）のベース巻線（２０）を介してバイポーラトランジスタのベースに接続し、直流電源を昇圧トランス（１７）の一次巻線を介してバイポーラトランジスタのコレクタに接続し、昇圧トランス（１７）の出力巻線（２５）を、整流回路（２８）を介して負荷（２９）に接続するとともに、整流回路（２８）の出力をマイコン（２４）に帰還させて、出力電圧を制御するものが知られている。
【０００３】
図２５は上記の高圧電源装置をより具体的にした高圧電源装置を示す。図示の高圧電源装置は、トランス駆動回路７０５を含む。図２５の装置において、マイコン７０１のＰＷＭ出力は、トランス駆動回路７０５内のプルアップ抵抗７０７を介して３．３Ｖの電源７０２に接続されるとともに、抵抗７１１とコンデンサ７１２で構成される平滑化フィルタ回路７１０を介して、オペアンプ７２１の反転入力（−）に接続されている。
【０００４】
オペアンプ７２１、コンデンサ７２２、７２５、及び抵抗７２３、７２４、７２６により構成される積分回路７２０の出力が昇圧トランス７５０の１次側の補助巻線７５１の一端に接続され、補助巻線７５１の他端は、ＮＰＮトランジスタ７４０のベースに接続されている。
【０００５】
昇圧トランス７５０の１次側の主巻線７５２は一端が２４Ｖの電源７０３に接続され、他端がトランジスタ７４０のコレクタに接続されている。昇圧トランス７５０の２次巻線７５３からの出力は、整流回路７６０で整流されて、高圧出力電圧として負荷７８５に供給される。
【０００６】
高圧出力電圧（ノード７９０Ａの電圧）はまた、出力電圧変換作用（降圧作用）を有する出力電圧変換部７７０を介して、オペアンプ７２１の非反転入力（＋）に帰還される。整流回路７６０は、ダイオード７６１、７６２、コンデンサ７６３、７６４を備えている。出力電圧変換部７７０は、５０ＭΩの抵抗７７１、１００ｋΩの抵抗７７２、１ＭΩのプルダウン抵抗７７３、及びコンデンサ７７４により構成されている。
【０００７】
初期状態においてマイコン７０１のＰＷＭ出力はＨレベルであり、抵抗７０７によりプルアップされているので、電源７０２からの３．３Ｖの電圧が、フィルタ回路７１０を介してオペアンプ７２１の反転入力端子（−）に入力される。また、ノード７９０Ａの高圧出力はオフ状態であるので、電源７０２の出力３．３Ｖを、１００ｋΩの抵抗７７２と１ＭΩの抵抗７７３で分圧した値である３．０Ｖが、オペアンプ７２１の非反転入力端子（＋）に入力される。
【０００８】
非反転入力（＋）の電圧（３．０Ｖ）は、反転入力（−）の電圧（３．３Ｖ）よりも低いので、オペアンプ７２１の出力は最低電圧（ＶＯＬ＝略０Ｖ）となる。従って、ＮＰＮトランジスタ７４０には、ベース電流が流れず、昇圧トランス７５０の主巻線７５２には電流が流れない。その結果、ノード７９０Ａの出力がオフの状態が維持される。
【０００９】
その後、マイコン７０１は、ＰＷＭ出力ポートから、高圧出力の目標値（目標電圧）に対応するデューティのＰＷＭ信号の出力を開始し、ＰＷＭ信号がフィルタ回路７１０を介して反転入力端子（−）に入力される。目標電圧が大きいほど、ＰＷＭ出力のデューティはより小さなものとされ、従って、オペアンプ７２１の反転入力端子（−）の入力電圧はより小さな値となる。
【００１０】
反転入力端子（−）の入力電圧が非反転入力端子（＋）の入力よりも低くなると、積分回路７２０の出力が徐々に上昇する。その結果、昇圧トランス７５０の補助巻線７５１を介してトランジスタ７４０のベースに電流が流れ、主巻線７５２を介して２４Ｖの電源７０３からトランジスタ７４０のコレクタ・エミッタ間に電流が流れる。主巻線７５２に電流が流れることにより、補助巻線７５１に接続されたベースの電位が下がり主巻線７５２に流れていた電流が遮断される。以降主巻線７５２及び補助巻線７５１の電流のオン・オフが繰り返される自励発振が開始される。
【００１１】
主巻線７５２の電流がオン・オフする結果、昇圧トランス７５０の２次側７５３に昇圧された交流出力が出力され、整流回路７６０で整流されて、ノード７９０Ａに負電圧が現れ、負荷７８５に供給される。
【００１２】
整流回路７６０の出力（ノード７９０Ａの出力）は、出力電圧変換部７７０で降圧されて、オペアンプ７２１の非反転入力端子（＋）に帰還される。ノード７９０Ａの出力は負電圧であるので、その絶対値が大きいほど、帰還電圧の値は小さくなる。
【００１３】
トランジスタ７４０のベース電流は、オペアンプ７２１の反転入力端子（−）と非反転入力端子（＋）の電圧の差に応じて調整され、ベース電流を増幅したコレクタ電流によりトランジスタ７４０が駆動され、自励発振により昇圧された高圧出力はＰＷＭ信号のデューティに応じた電圧に制御される。
【００１４】
図２６に図２５の回路の出力開始時の波形の一例を示す。図２６中の符号Ｄ７９０Ａ、Ｄ７９０Ｂ、Ｄ７９０Ｃ、Ｄ７９０Ｄはそれぞれ、図２５のノード７９０Ａ、７９０Ｂ、７９０Ｃ、７９０Ｄの電位の変化を示す。符号Ｄ７９０Ａ０、Ｄ７９０Ｂ０、Ｄ７９０Ｃ０、Ｄ７９０Ｄ０はそれぞれ、波形Ｄ７９０Ａ、Ｄ７９０Ｂ、Ｄ７９０Ｃ、Ｄ７９０Ｄのゼロレベルを示す。
【００１５】
図２７に図２５の回路と同様の回路を組合わせて形成した、正極性及び負極性のバイアスを選択的に発生する回路（正負バイアス回路）の一例を示す。図示の正負バイアス回路は、マイコン８０１から、正バイアス目標電圧に対応したデューティのＰＷＭ信号ＰＷＭｐを受ける正バイアス回路８１０と、マイコン８０１から、負バイアス目標電圧に対応したデューティのＰＷＭ信号ＰＷＭｎを受ける負バイアス回路８２０とを有する。
【００１６】
正バイアス回路８１０は、トランス駆動回路８３０と、昇圧トランス８３５と、整流回路８４０と、抵抗８５７、８５８及び８５９を有する。整流回路８４０は、ダイオード８４３及び８４４とコンデンサ８４５及び８４６を有する。昇圧トランス８３５と、整流回路８４０と、抵抗８５７、８５８により昇圧モールドトランス８３７が構成されている。
【００１７】
負バイアス回路８２０は、トランス駆動回路８６０と、昇圧トランス８６５と、整流回路８７０と、発振周波数調整用のコンデンサ８８２と、抵抗８８７、８８８、及び８８９を有する。
整流回路８７０は、ダイオード８７３及び８７４とコンデンサ８７５及び８７６を有する。
トランス駆動回路８３０、８６０の各々は、図２５のトランス駆動回路７０５と同様に構成され、トランジスタ７４０と同様のトランジスタを有する。
【００１８】
負バイアスは抵抗８５８を介して負荷８９０に印加される。例えば、抵抗８５８の抵抗値は１００ＭΩである。負バイアス出力は抵抗８８７、８８８及び８８９により分圧され、トランス駆動回路８６０に帰還され、これにより負バイアス出力電圧が制御される。例えば、抵抗８８７は５ＭΩ、抵抗８８８は１ＭΩ、抵抗８８９は５ｋΩである。
【００１９】
正バイアス出力時には抵抗８８７及び８８９を介して電流が供給される。抵抗８５７及び抵抗８５９により分圧された電圧がトランス駆動回路８３０に帰還され、これにより正バイアス出力電圧が制御される。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開平１１−３４１８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、上記従来の装置では負バイアス印加時の負荷電流を十分に大きくすることができない。例えば、昇圧トランス８６５として、ＥＥ１６サイズフェライトコアを有するオープンタイプトランス（非モールド型トランス）を用い、トランス駆動回路８６０内のトランジスタ（図２５のトランジスタ７４０と同様の役割を持つもの）として、型式がＴＯ−２２０、Ｐｃ（パワー損失）が２５ＷのＮＰＮバイポーラトランジスタを用いた場合、整流回路８７０は、−２７００Ｖ、５７０μＡ程度までしか出力できず、負荷８９０に流すことができる電流は、負荷抵抗値が１０ＭΩ〜１００ＭΩである場合に２５μＡ〜１４μＡ程度となる。
【００２２】
また正バイアス出力時に５ＭΩのフィードバック抵抗８８７を介して電流を供給する為、負荷に流す電流が例えば６００μＡである場合に抵抗８８７の両端の電位差は３０００Ｖとなり、それ以上電流を流すと回路基板表面の回路パターンの電位差が３０００Ｖを超えてしまい回路パターン間に放電が起こりやすくなる。
【００２３】
フィードバック抵抗８８７の抵抗値を低くすれば正バイアス供給性は改善するが、トレードオフとして負バイアス供給性が悪化してしまう。特に近年、中間転写方式の画像形成装置において多様な印刷媒体に対応する市場要求があり、例えば、葉書、さらには名刺などの幅の狭い媒体に転写する場合には転写電流の殆どが転写ローラと中間転写ベルト間に流れてしまい、フィルム媒体等の高抵抗媒体を転写するには多くの電流を流さねばならないが、従来の高圧電源ではそれに対応出来なかった。
【００２４】
また媒体搬送方向に対して短い媒体に対応する為に定着器と２次転写ニップを近づけようとした場合に定着器の熱により転写ローラの温度が上昇し、その結果転写ローラの抵抗値が低下して転写電流が増大すると言う問題があったので定着器と２次転写ニップを近付けることが困難だった。
【００２５】
本発明の目的は、回路基板上での回路パターン間の放電を避けながら、負荷に対してより多くの電流を流し得る高圧電源装置を提供することにある。
【課題を解決するための手段】
【００２６】
本発明の高電圧発生装置は、
ＤＣ電圧を負荷に印加するためのものであって、
オペアンプを含む積分回路と、
１次側に主巻線と補助巻線を有し、２次側に２次巻線を有し、前記主巻線の一端がＤＣ電源に接続され、前記補助巻線の一端が前記積分回路の出力に接続されたトランスと、
前記主巻線の他端にドレインが接続されたＦＥＴと、
前記補助巻線の他端を前記ＦＥＴのゲートに結合する微分回路と、
前記トランスの前記２次巻線の出力を整流して高電圧出力を発生し、前記負荷に供給する整流回路と、
前記整流回路の高電圧出力を降圧して帰還電圧として出力する出力電圧変換部と、
前記負荷に印加される電圧が目標電圧に等しいときの前記帰還電圧の値と等しい値の電圧を基準電圧として出力する基準電圧発生部とを備え、
前記積分回路が前記基準電圧と前記帰還電圧の差に応じた電圧を出力し、
前記積分回路の出力が、前記補助巻線及び前記微分回路を介して前記ゲートに供給されることで、前記負荷に印加される電圧が前記目標電圧に一致するように帰還制御が行われ、
前記微分回路は、
前記補助巻線の前記他端と前記ゲートを接続する第１のコンデンサと、
前記第１のコンデンサに並列に接続された第１の抵抗回路と、
前記ゲートと接地ノードの間に接続された第２の抵抗回路とを備え、
前記ＦＥＴがオン状態となって前記ＤＣ電源から前記主巻線に電流が流れたときに、前記補助巻線に誘起される電圧は、前記微分回路を介して前記ゲートに印加され、これにより、前記トランスの自励発振を生じさせ、
前記ゲートと前記接地ノードとの電圧を所定の上限値以下に制限する電圧クランプ回路をさらに備える
ことを特徴とする。
【発明の効果】
【００２７】
本発明によれば、トランスの自励発振回路に電界効果トランジスタ（ＦＥＴ）を用いてその駆動を微分回路によって行うことにより自励発振動作とドレイン電流を良好に制御して出力を大きくすることが可能である。さらにゲート電圧を電圧クランプ回路でクランプすることにより出力起動時の突入電流を抑えることが可能である。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１の画像形成装置を示す概略図である。
【図２】図１の画像形成装置の制御系を、制御対象部材、及びセンサ類とともに示すブロック図である。
【図３】図２のプリンタエンジン制御部及び高圧電源装置の構成例を示すブロック図である。
【図４】２次転写バイアス発生部（２６４）の全体のブロック構成を示す。
【図５】負バイアス発生部（２７０）の回路構成を示す図である。
【図６】正バイアス発生部（２８０）の回路構成を示す図である。
【図７】（ａ）及び（ｂ）は図５の負バイアス発生部内の昇圧トランスの概略構成を示す図である。
【図８】（ａ）〜（ｃ）は図６の正バイアス発生部内の昇圧トランスの概略構成を示す図である。
【図９】図５に示される負バイアス発生部（２７０）による高圧出力電圧の立ち上げ時に、回路各部に現れる電圧、電流の一例を示す波形図である。
【図１０】図９に示される波形のうち、ゲート電圧及びドレイン電流を概略的に示す波形図である。
【図１１】図５に示される負バイアス発生部においてツェナーダイオードを挿入しない場合の、図９と同様の、比較のための波形図である。
【図１２】図１１に示される波形のうち、ゲート電圧及びドレイン電流を概略的に示す波形図である。
【図１３】ＦＥＴ（３４０）のゲートソース間電圧（Ｖｇｓ）とドレイン電流（Ｉｄの）関係を示す図である。
【図１４】（ａ）及び（ｂ）は、発振周波数調整用コンデンサを設けた場合と設けない場合の、負バイアス発生時のＦＥＴのゲート電圧、ドレイン電位、ドレイン電流、整流回路の出力電圧を示す図である。
【図１５】本発明の実施の形態２におけるトランス駆動回路の回路構成を示す図である。
【図１６】本発明の実施の形態３におけるトランス駆動回路の回路構成を示す図である。
【図１７】本発明の実施の形態４におけるトランス駆動回路の回路構成を示す図である。
【図１８】図１７の回路構成に対応したブロック図である。
【図１９】本発明の実施の形態５におけるトランス駆動回路の回路構成を示す図である。
【図２０】本発明の実施の形態６におけるトランス駆動回路の回路構成を示す図である。
【図２１】実施の形態６で用いられるサーミスタの温度と抵抗値、クランプ電圧の関係を示す表である。
【図２２】実施の形態６で用いられるサーミスタの温度と抵抗値の関係を示す表である。
【図２３】（ａ）〜（ｃ）は、実施の形態６におけるサーミスタの配置例を示す図である。
【図２４】異なる温度における、ＦＥＴ（３４０）のゲートソース間電圧Ｖｇｓとドレイン電流Ｉｄの関係を示す図である。
【図２５】従来の高圧電源装置の一例をより具体的にした装置の回路構成を示す図である。
【図２６】図２５の回路の出力開始時に回路各部に現れる電位の一例を示す波形図である。
【図２７】図２５の回路と同様の回路を組合わせて形成した、正極性及び負極性のバイアスを選択的に発生する回路（正負バイアス回路）の一例を示す図である。
【発明を実施するための形態】
【００２９】
実施の形態１．
図１は本発明の実施の形態１の画像形成装置を示す。図示の画像形成装置１００は、ブラック、イエロー、マゼンタ、シアンの順に１次転写を行うものであり、ブラック、イエロー、マゼンタ、シアンの現像・転写ユニット１０１Ｋ、１０１Ｙ、１０１Ｍ、及び１０１Ｃを有する。
【００３０】
ブラックの現像・転写ユニット１０１Ｋは、現像器カートリッジ１０２Ｋ、ＬＥＤヘッド１０３Ｋ、トナー容器１０４Ｋ、及び１次転写ローラ１０５Ｋを有する。現像器カートリッジ１０２Ｋは、感光体ドラム１３２Ｋ、帯電ローラ１３６Ｋ、現像ローラ１３４Ｋ、供給ローラ１３３Ｋ、現像ブレード１３５Ｋ、及びクリーニングブレード１３７Ｋを含む。転写ローラ１０５Ｋは感光体ドラム１３２Ｋに対向して配置されている。
【００３１】
同様に、イエローの現像・転写ユニット１０１Ｙは、現像器カートリッジ１０２Ｙ、ＬＥＤヘッド１０３Ｙ、トナー容器１０４Ｙ、及び転写ローラ１０５Ｙを有する。現像器カートリッジ１０２Ｙは、感光体ドラム１３２Ｙ、帯電ローラ１３６Ｙ、現像ローラ１３４Ｙ、供給ローラ１３３Ｙ、現像ブレード１３５Ｙ、及びクリーニングブレード１３７Ｙを含む。転写ローラ１０５Ｙは感光体ドラム１３２Ｙに対向して配置されている。
【００３２】
同様に、マゼンタの現像・転写ユニット１０１Ｍは、現像器カートリッジ１０２Ｍ、ＬＥＤヘッド１０３Ｍ、トナー容器１０４Ｍ、及び転写ローラ１０５Ｍを有する。現像器カートリッジ１０２Ｍは、感光体ドラム１３２Ｍ、帯電ローラ１３６Ｍ、現像ローラ１３４Ｍ、供給ローラ１３３Ｍ、現像ブレード１３５Ｍ、及びクリーニングブレード１３７Ｍを含む。転写ローラ１０５Ｍは感光体ドラム１３２Ｍに対向して配置されている。
【００３３】
同様に、シアンの現像・転写ユニット１０１Ｃは、現像器カートリッジ１０２Ｃ、ＬＥＤヘッド１０３Ｃ、トナー容器１０４Ｃ、及び転写ローラ１０５Ｃを有する。現像器カートリッジ１０２Ｃは、感光体ドラム１３２Ｃ、帯電ローラ１３６Ｃ、現像ローラ１３４Ｃ、供給ローラ１３３Ｃ、現像ブレード１３５Ｃ、及びクリーニングブレード１３７Ｃを含む。転写ローラ１０５Ｃは感光体ドラム１３２Ｃに対向して配置されている。
【００３４】
画像形成装置１００はさらに、中間転写ベルト１４１、中間転写ベルト張架ローラ１４２、中間転写ベルト駆動ローラ１４３、２次転写バックアップローラ(中間転写ベルトバックアップローラ)１４４、中間転写べルトテンションローラ１４８、中間転写ベルトクリーニングブレード１４５、廃トナー容器１４６、用紙カセット１５１、ホッピングローラ１５２、レジストローラ対１５３、１５４、用紙検出センサ１５５、２次転写ローラ１５６、定着器１５７、搬送ガイド１５８、及び排紙トレー１５９を備える。用紙カセット１５１は、記録媒体としての印刷用紙１５０を収納するものである。
【００３５】
図２は図１の画像形成装置１００の制御系を、制御対象部材、及びセンサ類とともに示す。図２で図１と同じ符号は同じ部材を示す。図示の制御系は、ホストインターフェース部２１１と、コマンド／画像処理部２１２と、ＬＥＤヘッドインターフェース部２１３と、プリンタエンジン制御部２２０と、記憶部２３０と、高圧電源装置２４０を備える。
【００３６】
プリンタエンジン制御部２２０には、用紙検出センサ１５５、サーミスタ２６５、定着器ヒーター２５９、温湿度センサ２９０、ホッピングモータ２５４、レジストモータ２５５、ベルトモータ２５６、定着器ヒーターモータ２５７、及びドラムモータ２５８Ｋ、２５８Ｙ、２５８Ｍ、２５８Ｃが接続されている。サーミスタ２６５は、定着器ヒーター２５９の温度を検知して、検知した温度を示す信号を出力する。
【００３７】
高圧電源装置２４０は、図３に示すように、設定信号出力部としてのマイコン２６０と、帯電バイアス発生部２６１Ｋ、２６１Ｙ、２６１Ｍ、２６１Ｃと、現像バイアス発生部２６２Ｋ、２６２Ｙ、２６２Ｍ、２６２Ｃと、１次転写バイアス発生部２６３Ｋ、２６３Ｙ、２６３Ｍ、２６３Ｃと、２次転写バイアス発生部２６４とを有する。
【００３８】
画像形成装置１００には図示しない外部の機器からホストインターフェース部２１１を介してＰＤＬ（ページ記述言語）等で記述された所定フォーマットの印刷データが入力される。
入力された印刷データはコマンド／画像処理部２１２によってビットマップデータに変換される。
画像形成装置１００はサーミスタ２６５で得られる検知温度を示す信号に応じて定着器ヒーター２５９を制御することにより定着器１５７を所定の温度にした後、電子写真プロセスによる印刷動作（画像形成動作）を開始する。
【００３９】
図１の給紙カセット１５１に収納された用紙１５０はホッピングローラ１５２で給紙される。用紙１５０は、レジストローラ１５３及び１５４によって中間転写ベルト１４１上の２次転写ローラ１５６と２次転写バックアップローラ１４４により形成されるニップ部１５６Ｎに搬送される。
【００４０】
トナー容器１０４Ｋ、１０４Ｙ、１０４Ｍ、１０４Ｃは現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃに着脱可能で内部のトナーを現像器に供給可能な構造になっている。
【００４１】
電子写真プロセスにおいては、帯電バイアス発生部２６１Ｋ、２６１Ｙ、２６１Ｍ、２６１Ｃが、それぞれ現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃに帯電バイアスを供給し、これにより感光体ドラム１３２Ｋ、１３２Ｙ、１３２Ｍ、１３２Ｃを帯電させる。
【００４２】
その後、上記のビットマップデータに応じてＬＥＤヘッド１０３Ｋ、１０３Ｙ、１０３Ｍ、１０３Ｃの発光素子が選択的に点灯されて、感光体ドラム１３２Ｋ、１３２Ｙ、１３２Ｍ、１３２Ｃ上が選択的に除電されることで、感光体ドラム１３２Ｋ、１３２Ｙ、１３２Ｍ、１３２Ｃに静電潜像が形成され、現像により、感光体ドラム１３２Ｋ、１３２Ｙ、１３２Ｍ、１３２Ｃにトナー像が形成される。
現像のために、現像バイアス発生部２６２Ｋ、２６２Ｙ、２６２Ｍ、２６２Ｃが、それぞれ現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃに現像バイアスを供給する。
【００４３】
現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃによって現像された感光体上のトナー像は、転写ローラ１０５Ｋ、１０５Ｙ、１０５Ｍ、１０５Ｃに印加されたバイアスによって中間転写ベルト１４１に順次転写される。中間転写ベルト１４１への転写のために、１次転写バイアス発生部２６３Ｋ、２６３Ｙ、２６３Ｍ、２６３Ｃが、それぞれ１次転写ローラ１０５Ｋ、１０５Ｙ、１０５Ｍ、１０５Ｃに１次転写バイアスを供給する。順次転写により、４色のトナー像が中間転写ベルト１４１上に形成される。
【００４４】
中間転写ベルト１４１上のトナー像がニップ部１５６Ｎに到達するタイミングに合わせて、用紙１５０がニップ部１５６Ｎに搬送される。即ち、中間転写ベルト１４１上のトナー像がニップ部１５６Ｎを通過するタイミングに同期するように、用紙１５０がニップ部１５６Ｎを通過するように、用紙１５０が搬送される。
【００４５】
用紙１５０がニップ部１５６Ｎを通過している間、２次転写ローラ１５６に印加される２次転写高電圧により、中間転写ベルト１４１上の４色のトナー像が用紙１５０に一括転写される。
【００４６】
２次転写のため、２次転写バイアス発生部２６４が２次転写ローラ１５６に２次転写正バイアスを供給する。より詳しく言えば、２次転写バイアス発生部２６４は、用紙１５０の先端がニップ部１５６Ｎに到達すると同時に２次転写ローラ１５６への２次転写正バイアスの供給を開始し、用紙１５０の後端がニップ部１５６Ｎを通過する直前のタイミングで２次転写正バイアスの供給を終了する。２次転写バイアス発生部２６４は、２次転写ローラ１５６に、２次転写正バイアスを印加しないときは、負バイアスを印加し、これにより、中間転写ベルト１４１上の残留トナーによる２次転写ローラ１５６の汚れを防止している。
【００４７】
２次転写バイアス発生部２６４は、２次転写ローラ１５６へのバイアスの供給のため、図１に模式的に示すように、負荷としての２次転写ローラ１５６に接続されている。
他のバイアス発生部２６１Ｋ〜２６１Ｃ、２６２Ｋ〜２６２Ｃ、２６３Ｋ〜２６３Ｃも同様に、それぞれの負荷に接続されているが、図１には示されていない。
【００４８】
用紙１５０に転写されたトナー像は定着器１５７によって定着され、その後用紙は排紙トレー１５９に排紙される。
【００４９】
プリンタエンジン制御部２２０は予め定められ記憶された値（テーブル値）に従って高圧出力電圧の目標値（目標電圧）を設定し、帯電バイアス発生部２６１Ｋ、２６１Ｙ、２６１Ｍ、２６１Ｃ、現像バイアス発生部２６２Ｋ、２６２Ｙ、２６２Ｍ、２６２Ｃ、１次転写バイアス発生部２６３Ｋ、２６３Ｙ、２６３Ｍ、２６３Ｃ、２次転写バイアス発生部２６４へ所定のタイミングで、それぞれの目標電圧の出力を指示するコマンドを出力する。
【００５０】
図４は、図３の高圧電源装置２４０のうち、２次転写バイアス発生部２６４に関係する部分を、プリンタエンジン制御部２２０、マイコン２６０、並びに電源３０２及び３０３とともに示す。図４に示すように、２次転写バイアス発生部２６４は、負バイアス発生部（第１の高電圧発生部）２７０と、正バイアス発生部（第２の高電圧発生部）２８０とを有する。
【００５１】
図５は、負バイアス発生部２７０の全体の回路構成を示し、図６は、正バイアス発生部２８０の全体の回路構成を示す。
【００５２】
マイコン２６０は、ＳＣＩ（シリアル・コミュニケーション・インターフェース）ポート２６０ａを有し、図３に示すように、プリンタエンジン制御部２２０のＳＣＩポート２２０ａに接続されており、プリンタエンジン制御部２２０から、負バイアスの目標電圧を指定するコマンド及び正バイアスの目標電圧を指定するコマンドを受け、指定された負バイアスの目標電圧に対応するデューティのＰＷＭ信号ＰＷＭｎをＰＷＭ出力ポート２６０ｎから出力し、指定された正バイアスの目標電圧に対応するデューティのＰＷＭ信号ＰＷＭｐをＰＷＭ出力ポート２６０ｐから出力する。ＰＷＭ信号ＰＷＭｎ、ＰＷＭｐの周波数は例えば４０ｋＨｚである。
【００５３】
図４及び図５に示すように、負バイアス発生部２７０は、トランス駆動回路２７２と、昇圧トランス３５０と、整流回路３６０と、出力電圧変換部（降圧回路）３７０とを有する。
トランス駆動回路２７２は、平滑化フィルタ回路３１０と、積分回路３２０と、微分回路３３０と、電圧クランプ回路３３５と、電界効果トランジスタ（ＦＥＴ）３４０と、コンデンサ３４５を有する。ＦＥＴ３４０としてはＮチャンネルＭＯＳＦＥＴが用いられている。
【００５４】
図４及び図６に示すように、正バイアス発生部２８０は、トランス駆動回路２８２と、昇圧トランス４５０と、整流回路４６０と、出力電圧変換部４７０とを有する。
トランス駆動回路２８２は、平滑化フィルタ回路４１０と、積分回路４２０と、微分回路４３０と、電圧クランプ回路４３５と、電界効果トランジスタ（ＦＥＴ）４４０と、コンデンサ４４５とを有する。ＦＥＴ４４０としてはＮチャンネルＭＯＳＦＥＴが用いられている。
【００５５】
電源３０２は、３．３ＶのＤＣ電源であり、フィルタ回路３１０、４１０、及び出力電圧変換部３７０、４７０に接続されている。電源３０３は、２４ＶのＤＣ電源であり、積分回路３２０、４２０、昇圧トランス３５０、４５０に接続されている。
【００５６】
なお、図５に示すように、ＦＥＴ３４０のドレイン・ソース間には、発振周波数調整用のコンデンサ３４５が接続され、フィルタ回路３１０の入力側、即ち、マイコン２６０のＰＷＭ出力ポート２６０ｎは、プルアップ抵抗３１５を介して３．３Ｖの電源３０２に接続され、同様に、図６に示すように、ＦＥＴ４４０のドレイン・ソース間には、発振周波数調整用のコンデンサ４４５が接続され、フィルタ回路４１０の入力側、即ち、マイコン２６０のＰＷＭ出力ポート２６０ｐは、プルアップ抵抗４１５を介して３．３Ｖの電源３０２に接続されているが、これらの素子は図４には示されていない。
【００５７】
フィルタ回路３１０は、一端がＰＷＭ出力ポート２６０ｎに接続された抵抗３１１と、一端が抵抗３１１の他端に接続され、他端が接地された（接地ノードの間に接続された）コンデンサ３１２とを有する。
【００５８】
ＰＷＭ出力ポート２６０ｎから出力されるＰＷＭ信号ＰＷＭｎは、フィルタ回路３１０により平滑化されて、ＰＷＭ信号ＰＷＭｎのデューティに対応する電圧値を有するＤＣ信号に変換されて基準電圧として積分回路３２０に入力される。
【００５９】
積分回路３２０は、反転入力端子（−）に基準電圧が入力されるオペアンプ（演算増幅器）３２１と、オペアンプ３２１の反転入力端子と出力端子を結合するコンデンサ３２２及び抵抗３２３の直列回路と、オペアンプ３２１の出力端子に一端が接続された、５６ｋΩの抵抗３２４と、抵抗３２４の他端に一端が接続され、他端が接地されたコンデンサ３２５と、抵抗３２３の他端に一端が接続され、他端が積分回路３２０の出力端子を構成する、１ｋΩの抵抗３２６とを有する。
【００６０】
積分回路３２０の出力は、昇圧トランス３５０の１次側の一部を成す補助巻線３５１の一端に接続され、補助巻線３５１の他端は、微分回路３３０によってＦＥＴ３４０のゲートに結合されている。
【００６１】
微分回路３３０は、一端が補助巻線３５１の他端に接続され、他端がＦＥＴ３４０のゲートに接続された５６ｋΩの抵抗（第１の抵抗）３３１と、抵抗３３１に並列接続された、２６８０ｐＦのコンデンサ３３２と、一端がＦＥＴ３４０のゲートに接続され、他端が接地された５６ｋΩの抵抗（第２の抵抗）３３３を有する。
【００６２】
補助巻線３５１の他端と、ＦＥＴ３４０のゲートの間に電圧クランプ回路３３５が設けられている。電圧クランプ回路３３５は、ＦＥＴ３４０のゲートの電位を所定の上限値以下に制限するものであり、例えばツェナーダイオード３３６を含む。図示の例では、ツェナーダイオード３３６のカソードは補助巻線３５１の他端に接続され、アノードは接地されている。ツェナーダイオード３３６のツェナー電圧は例えば１２Ｖである。
【００６３】
昇圧トランス３５０の１次側の他の部分を成す主巻線３５２は一端が２４Ｖの電源３０３に接続され、他端がＦＥＴ３４０のドレインに接続されている。ＦＥＴ３４０のソースは接地されている。コンデンサ３４５は、発振周波数調整のため、ＦＥＴ３４０のドレイン・ソース間に接続されたものであり、容量が例えば０．０１μＦである。昇圧トランス３５０としては、例えばＥＥ１６フェライトコアを有するものが用いられている。
【００６４】
整流回路３６０は、カソードが２次巻線３５３の一端に接続された高耐圧のダイオード３６１と、アノードが２次巻線３５３の一端に接続され、カソードが接地された高耐圧のダイオード３６２と、一端がダイオード３６１のアノードに接続され、他端が２次巻線の他端に接続された高耐圧のコンデンサ３６３と、一端が２次巻線の他端に接続され、他端がダイオード３６２のカソードに接続された高耐圧のコンデンサ３６４とを有し、昇圧トランス３５０の２次巻線３５３からの出力を整流して、高電圧出力を発生する。ダイオード３６１のアノードが整流回路３６０の負極出力端子を構成し、ダイオード３６２のカソードが正極出力端子を構成する。
【００６５】
整流回路３６０の出力（高圧出力電圧）は、負バイアス出力電圧として、図６に示すように、正バイアス発生部２８０内の抵抗４７７（後述する）を介して負荷１５６に接続されている。
【００６６】
出力電圧変換部３７０は、高圧出力電圧（ノード３９０Ｃの電圧）を降圧して、帰還電圧として、オペアンプ３２１の非反転入力端子（＋）に供給する。出力電圧変換部３７０は、図示の例では、一端が整流回路３６０の負極出力端子に接続された３ＭΩの高耐圧の抵抗３７１と、一端が３．３Ｖの電源３０２に接続された３．６ｋΩの抵抗３７２と、一端が抵抗３７１の他端及び抵抗３７２の他端に接続され、他端が接地された１１０ｋΩの抵抗３７３と、抵抗３７３に並列接続されたコンデンサ３７４とを有し、抵抗３７３の上記の一端が、出力電圧変換部３７０の出力端子を構成し、該出力端子の電圧が帰還電圧としてオペアンプ３２１の非反転入力端子（＋）に供給される。
【００６７】
マイコン２６０とフィルタ回路３１０により、負バイアスの目標電圧に対応する基準電圧を生成する基準電圧発生部が構成されている。この基準電圧発生部で生成される基準電圧は、負荷に印加される電圧が目標電圧に等しいときの帰還電圧の値と等しい値を有する。
【００６８】
積分回路３２０は、フィルタ回路３１０から供給される基準電圧と、後述の帰還電圧の差に応じた電圧を出力する。
【００６９】
積分回路３２０の出力は、補助巻線３５１及び微分回路３３０を介してＦＥＴ３４０のゲートに供給され、これにより、負荷１５６に印加される電圧が目標電圧に一致するように帰還制御が行われる。巻線のインダクタンスとコンデンサにより自励発振が開始された後、積分回路３２０によりゲート電圧が調整される。ゲートに印加される発振によるＡＣ電圧の平均電圧が積分回路３２０により調整され、結果ドレイン電流が制御されることにより出力電圧が制御される。このようにして、主巻線３５２及び補助巻線３５１の電流のオン・オフが繰り返される自励発振が開始される。発振中は、補助巻線３５１から出力される交流の信号が微分回路３３０による容量結合によってＦＥＴ３４０のゲートに印加される。
【００７０】
主巻線３５２の電流がオン・オフすることにより２次巻線３５３からは昇圧された交流電圧が出力され、整流回路３６０で整流されて、ノード（出力ノード）３９０Ｃに負電圧が現れ、抵抗（負電圧出力抵抗）４７７を介して負荷１５６に供給される。
【００７１】
自励発振の周波数は、昇圧トランス３５０の１次側及び２次側の巻線の自己インダクタンス及び相互インダクタンス、並びにそれぞれの巻線の寄生容量、並びに整流回路３６０のコンデンサの容量、負荷１５６に流れる電流等に依存する。
【００７２】
このような動作において、電圧クランプ回路３３５によりＦＥＴ３４０のゲートに印加される電圧が所定の上限値以下に制限され、これにより、ＦＥＴ３４０に流れる電流が過大となるのが防止される。
【００７３】
正バイアス発生部２８０内の、フィルタ回路４１０、プルアップ抵抗４１５、積分回路４２０、微分回路４３０、電圧クランプ回路４３５、ＦＥＴ４４０、コンデンサ４４５、昇圧トランス４５０、整流回路４６０、及び出力電圧変換部４７０は、負バイアス発生部２７０の、フィルタ回路３１０、プルアップ抵抗３１５、積分回路３２０、微分回路３３０、電圧クランプ回路３３５、ＦＥＴ３４０、コンデンサ３４５、及び昇圧トランス３５０、整流回路３６０、及び出力電圧変換部３７０と同様に構成されている。
【００７４】
即ち、フィルタ回路４１０は、一端がＰＷＭ出力ポート２６０ｐに接続された抵抗４１１と、一端が抵抗４１１の他端に接続され、他端が接地されたコンデンサ４１２とを有する。
ＰＷＭ出力ポート２６０ｐから出力されるＰＷＭ信号ＰＷＭｐは、フィルタ回路４１０により平滑化されて、ＰＷＭ信号ＰＷＭｐのデューティに対応する電圧値を有するＤＣ信号に変換されて基準電圧として積分回路４２０に入力される。
【００７５】
積分回路４２０は、非反転入力端子（＋）に基準電圧が入力されるオペアンプ（演算増幅器）４２１と、オペアンプ４２１の反転入力端子（−）と出力端子を結合するコンデンサ４２２及び抵抗４２３の直列回路と、オペアンプの出力端子に一端が接続された５６ｋΩの抵抗４２４と、抵抗４２４の他端に一端が接続され、他端が接地されたコンデンサ４２５と、抵抗４２４の他端に一端が接続され、他端が積分回路４２０の出力端子を構成する、１ｋΩの抵抗４２６とを有する。
【００７６】
積分回路４２０の出力は、昇圧トランス４５０の１次側の一部を成す補助巻線４５１の一端に接続され、補助巻線４５１の他端は、微分回路４３０によってＦＥＴ４４０のゲートに結合されている。
【００７７】
微分回路４３０は、一端が補助巻線４５１の他端に接続され、他端がＦＥＴ４４０のゲートに接続された５６ｋΩの抵抗（第１の抵抗）４３１と、抵抗４３１に並列接続された、２６８０ｐＦのコンデンサ４３２と、一端がＦＥＴ４４０のゲートに接続され、他端が接地された５６ｋΩの抵抗（第２の抵抗）４３３とを有する。
【００７８】
補助巻線４５１の他端と、ＦＥＴ４４０のゲートの間に電圧クランプ回路４３５が設けられている。電圧クランプ回路４３５は、ＦＥＴ４４０のゲートの電位を所定の上限値以下に制限するものであり、例えばツェナーダイオード４３６を含む。図示の例では、ツェナーダイオード４３６のカソードは補助巻線４５１の他端に接続され、アノードは接地されている。ツェナーダイオード４３６のツェナー電圧は例えば１２Ｖである。
【００７９】
昇圧トランス４５０の１次側の他の部分を成す主巻線４５２は一端が２４Ｖの電源３０３に接続され、他端がＦＥＴ４４０のドレインに接続されている。ＦＥＴ４４０のソースは接地されている。コンデンサ４４５は、発振周波数調整のため、ＦＥＴ４４０のドレイン・ソース間に接続されたものであり、容量が例えば０．０１μＦである。昇圧トランス４５０としては、例えば、ＵＵ型フェライトコアを有するものが用いられている。
【００８０】
整流回路４６０は、アノードが２次巻線４５３の一端に接続された高耐圧のダイオード４６１と、カソードが２次巻線４５３の一端に接続された高耐圧のダイオード４６２と、一端がダイオード４６１のカソードに接続され、他端が２次巻線４５３の他端に接続された高耐圧のコンデンサ４６３と、一端が２次巻線４５３の他端に接続され、他端がダイオード４６２のアノードに接続された高耐圧のコンデンサ４６４とを有し、昇圧トランス４５０の２次巻線４５３からの出力を整流して、高電圧出力を発生する。ダイオード４６１のカソードが整流回路４６０の正極出力端子を構成し、ダイオード４６２のアノードが整流回路４６０の負極出力端子を構成する。
整流回路４６０は整流回路３６０と同様に構成されているが、ダイオードの向きが逆であり、正の高電圧出力を発生する。また、整流回路４６０の負極出力端子は、接地されず、負バイアス発生部２７０の出力ノード３９０Ｃに接続されている。
【００８１】
整流回路４６０の出力（高圧出力電圧）は、正バイアス出力電圧として、負荷１５６に供給される。
【００８２】
出力電圧変換部４７０は、高圧出力電圧（ノード４９０Ｃの電圧）を降圧して、帰還電圧として、オペアンプ４２１の反転入力端子（−）に供給する。出力電圧変換部４７０は、図示の例では、一端が整流回路４６０の正極出力端子に接続された１００ＭΩの高耐圧の抵抗４７１と、一端が３．３Ｖの電源３０２に接続された１ＭΩの抵抗４７２と、一端が抵抗４７１の他端及び抵抗４７２の他端に接続され、他端が接地された５１ｋΩの抵抗４７３と、抵抗４７３に並列接続されたコンデンサ４７４と、高耐圧の抵抗４７７とを有し、抵抗４７３の上記の一端が、出力電圧変換部４７０の出力端子を構成し、該出力端子の電圧が帰還電圧としてオペアンプ４２１の反転入力端子（−）に供給される。抵抗４７７は、整流回路４６０の負極出力端子と正極出力端子の間に接続されている。
【００８３】
昇圧トランス４５０、整流回路４６０、及び出力電圧変換部４７０によって、これらを構成部品とする昇圧モールドトランス４８０が構成されている。
【００８４】
マイコン２６０とフィルタ回路４１０により、正バイアスの目標電圧に対応する基準電圧を生成する基準電圧発生部が構成されている。この基準電圧発生部で生成される基準電圧は、負荷に印加される電圧が目標電圧に等しいときの帰還電圧の値と等しい値を有する。
【００８５】
積分回路４２０は、フィルタ回路４１０から供給される基準電圧と、後述の帰還電圧の差に応じた電圧を出力する。
【００８６】
積分回路４２０の出力は、補助巻線４５１及び微分回路４３０を介してＦＥＴ４４０のゲートに供給され、これにより、負荷１５６に印加される電圧が目標電圧に一致するように帰還制御が行われる。即ち、積分回路４２０の出力が上昇すると、これに伴ってＦＥＴ４４０のゲートの電圧が上昇し、閾値以上となるとＦＥＴ４４０がオン状態となり、２４Ｖの電源３０３から主巻線４５２の電流が流れる。この電流によって補助巻線４５１には、ＦＥＴ４４０のゲート電圧を下げる極性の電圧が誘起される。補助巻線４５１に誘起された電圧は、微分回路４３０を介してＦＥＴ４４０のゲートに印加されてゲート電圧を閾値未満に低下させ、ＦＥＴ４４０をオフ状態にする。このようにして、主巻線４５２及び補助巻線４５１の電流のオン・オフが繰り返される自励発振が開始される。発振中は、補助巻線４５１から出力される交流の信号が微分回路４３０による容量結合によってＦＥＴ４４０のゲートに印加される。
【００８７】
主巻線４５２の電流がオン・オフすることにより２次巻線４５３からは昇圧された交流電圧が出力され、整流回路４６０で整流されて、ノード（出力ノード）４９０Ｃに正電圧が現れ負荷１５６に供給される。
【００８８】
自励発振の周波数は、昇圧トランス４５０の１次側及び２次側の巻線の自己インダクタンス及び相互インダクタンス、並びにそれぞれの巻線の寄生容量、並びに整流回路４６０のコンデンサの容量、負荷１５６に流れる電流等に依存する。
【００８９】
このような動作において、電圧クランプ回路４３５によりＦＥＴ４４０のゲートに印加される電圧が所定の上限値以下に制限され、これにより、ＦＥＴ４４０に流れる電流が過大となるのが防止される。
【００９０】
図７（ａ）及び（ｂ）は図５の昇圧トランス３５０の概略構成を示す。
このトランス３５０は、１次側５１１及び２次側５１２を有する。
このトランス３５０は、ＥＥ１６型のフェライトコア５０１の周囲に設けられたボビン５０２（点線で示す）に巻回された補助巻線３５１、主巻線３５２、２次巻線３５３を有する。
補助巻線３５１及び主巻線３５２は、１次側５１１に設けられ、２次巻線３５３は、２次側５１２に設けられている。
補助巻線３５１は、ボビン５０２に巻かれており（図７（ａ））、主巻線３５２は、補助巻線３５１に重ねて巻かれている（図７（ｂ））。
【００９１】
補助巻線３５１は、その巻き始め及び巻き終りがそれぞれ符号５０３、５０４で示され、主巻線３５２は、その巻き始め及び巻き終りがそれぞれ符号５０５、５０６で示され、２次巻線３５３は、その巻き始め及び巻き終りがそれぞれ符号５０７、５０８で示されている。
【００９２】
ＥＥ型のコアは、一対のＥ型のコア部材を組み合わせたものであり、コア部材間に０．０４ｍｍのスペーサギャップＳＧａが形成されている。
【００９３】
正バイアス発生部２８０内の昇圧トランス４５０としては、図８（ａ）、（ｂ）に示すコア部材５２２を組み立てた図８（ｃ）に示すＵＵタイプフェライトコア５２１を有するものが用いられている。図８（ｃ）に示す例ではコア部材間に０．０８ｍｍのスペーサギャップＳＧｂが形成されている。
【００９４】
プリンタエンジン制御部２２０は、ＳＣＩポート２２０ａから、目標電圧を指定するコマンドを出力する。このコマンドは、マイコン２６０のＳＣＩポート２６０ａで受信される。
出力オフ状態では、目標電圧を０Ｖにする旨のコマンドが送信され、これに応じてマイコン２６０は、ＰＷＭポート２６０ｎからデューティが１００％のＰＷＭ信号（Ｈｉｇｈ状態を維持する信号）ＰＷＭｎを出力し、ＰＷＭポート２６０ｐからデューティが０％のＰＷＭ信号（Ｌｏｗ状態を維持する信号）ＰＷＭｐを出力する。
【００９５】
ＰＷＭポート２６０ｎは抵抗３０５を介して３．３Ｖの電源３０２に接続されているので、ＰＷＭポート２６０ｎの出力がＨｉｇｈ状態のとき、ＰＷＭポート２６０ｎの電位は３．３Ｖにプルアップされる。
ＰＷＭポート２６０ｎの３．３Ｖの電圧は、フィルタ回路３１０を介して基準電圧としてオペアンプ３２１の反転入力端子（−）に入力される。
【００９６】
出力オフ状態では電源３０２から供給される３．３Ｖが出力電圧変換部３７０の抵抗３７２（３．６ｋΩ）と抵抗３７３（１００ｋΩ）で分圧され、分圧の結果得られる３．２Ｖが帰還電圧としてオペアンプ３２１の非反転入力端子（＋）に入力される。
帰還電圧（非反転入力端子（＋）の入力）が基準電圧（反転入力端子（−）の入力電圧）よりも低いので、オペアンプ３２１の出力電圧ＶＯは最低電圧（ＶＯＬ＝略０Ｖ）である。
【００９７】
この状態ではＦＥＴ３４０のゲート入力電圧はゲート閾値電圧ＶＴＨより十分低いので、ＦＥＴ３４０はオフに維持され、昇圧トランスの巻線には電流が流れず、高圧出力（ノード３９０Ｃ）がオフである状態が維持される。
【００９８】
正バイアス発生部２８０も同様に動作して、高圧出力（ノード４９０Ｃ）がオフである状態が維持される。即ち、ＰＷＭポート２６０ｐの０Ｖの電圧は、フィルタ回路４１０を介して基準電圧としてオペアンプ４２１の非反転入力端子（＋）に入力される。
出力オフ状態では電源３０２から供給される３．３Ｖが出力電圧変換部４７０の抵抗４７２（１ＭΩ）と抵抗４７３（５１ｋΩ）で分圧され、分圧の結果得られる０．１６Ｖが帰還電圧としてオペアンプ４２１の反転入力端子（−）に入力される。
基準電圧（非反転入力端子（＋）の入力電圧）が、帰還電圧（反転入力端子（−）の入力電圧）よりも低いので、オペアンプ４２１の出力電圧ＶＯは最低電圧（ＶＯＬ＝略０Ｖ）である。
【００９９】
この状態ではＦＥＴ４４０のゲート入力電圧はゲート閾値電圧ＶＴＨより十分低いので、ＦＥＴ４４０はオフに維持され、昇圧トランスの巻線には電流が流れず、高圧出力（ノード４９０Ｃ）がオフである状態が維持される。
【０１００】
画像形成動作が開始され、ベルトモータ２５６の駆動が開始されると、
プリンタンジン制御部２２０は、二次転写ローラ１５６に負バイアスを印加するため、シリアル通信により、マイコン２６０へ目標電圧を指定するコマンドを送信する。
【０１０１】
２次転写ローラの負バイアスの目標電圧は、例えば−３０００Ｖであり、この電圧を出力するためのＰＷＭ信号のデューティは０％であるとする。この場合、プリンタエンジン制御部２２０はこの−３０００Ｖという目標電圧の出力を指示するコマンドをマイコン２６０に送信する。
【０１０２】
プリンタエンジン制御部２２０から、目標電圧として−３０００Ｖの出力を指示するコマンドがマイコン２６０に送信されると、このコマンドに応じてマイコン２６０はＰＷＭポート２６０ｎから出力されるＰＷＭ信号ＰＷＭｎのデューティを、目標電圧（−３０００Ｖ）に対応するもの、即ち、０％に変更する。
【０１０３】
目標電圧に対応するデューティのＰＷＭ信号ＰＷＭｎは、フィルタ回路３１０により平滑化されて目標電圧（目標高電圧）に対応する値のＤＣ電圧（基準電圧）に変換され、積分回路３２０に入力される。
【０１０４】
オペアンプ３２１は、コンデンサ３２２と抵抗３２３で決まる時定数を持つ積分回路３２０を構成している。
積分回路３２０は上記のように初期状態（負バイアスオフの状態）でＶＯＬであるほぼ０Ｖを出力しているが、マイコン２６０から目標電圧に対応したＰＷＭ信号ＰＷＭｎが出力され、これに対応するＤＣ電圧（基準電圧）がフィルタ回路３１０から、反転入力端子（−）に入力されると、非反転入力端子の帰還電圧（３．２Ｖ）よりも反転入力端子の基準電圧（０．３Ｖ）が低くなり、コンデンサ３２２と抵抗３２３で決まる時定数で出力電圧を漸増させる。
【０１０５】
積分回路３２０の出力電圧の増加は、昇圧トランス３５０の補助巻線３５１を介して微分回路３３０の入力電圧を上昇させ、微分回路３３０の出力電圧は、ＦＥＴ３４０のゲートに印加される。従って、積分回路３２０の出力電圧が、抵抗３２４、３２６、３３１、３３３により分圧され、ＦＥＴ３４０のゲートに印加されることになる。
【０１０６】
ＦＥＴ３４０は微分回路３３０を介して入力されるＤＣ電圧の上昇によってゲート電圧が閾値以上になると、オン状態となり、昇圧トランス３５０の主巻線３５２に電流が流れ、昇圧トランス３５０によるＬＣ共振により発振が開始し、以降補助巻線３５１に発生するＡＣ電圧が微分回路３３０を介してＦＥＴ３４０のゲートに印加される。このゲートへの入力は、ＦＥＴ３４０をオン・オフさせる。
【０１０７】
以上の動作の間、補助巻線３５１の端部３５１ｂにアノードが接続されたツェナーダイオード３３６が１２Ｖ以上で導通するため、抵抗３３１および３３３による分圧によってゲート電圧は６Ｖ以下にクランプされる。
【０１０８】
昇圧トランス３５０の２次巻線３５３から出力されるＡＣ電圧は整流回路３６０によって整流され、出力電圧変換部３７０によって低い電圧に降圧され、積分回路３２０に帰還される。整流回路３６０から出力される負バイアス出力電圧の絶対値が大きくなるに連れ、帰還電圧は３．３Ｖから次第に小さくなって目標電圧である−３０００Ｖに達したとき帰還電圧は０Ｖになり、負バイアス出力電圧の絶対値がさらに大きくなると、帰還電圧は負の値となる。
【０１０９】
積分回路３２０は目標電圧に対応するＤＣ電圧（基準電圧）と帰還された電圧（出力電圧変換部３７０の出力）を比較し、帰還電圧が基準電圧（０．３Ｖ）より高い場合はオペアンプ出力が上昇し、その結果ＦＥＴ３４０のゲート入力電圧が上昇してドレイン電流が増大する。
一方、帰還電圧が基準電圧（０．３Ｖ）よりも低い場合にはオペアンプ出力が低下し、その結果、ＦＥＴ３４０のゲート入力電圧が低下しドレイン電流が減少する。
このような帰還制御により、帰還電圧が基準電圧に一致するとオペアンプ出力も安定する。
【０１１０】
整流回路３６０から出力される負バイアスは抵抗４７７を介して負荷１５６に供給される。
上記のように、整流回路３６０から抵抗４７７を介して負荷１５６に印加される電圧（ノード４９０Ｃの電圧）が目標電圧に等しいときの帰還電圧と値が等しい電圧を基準電圧として積分回路３２０に供給することで、負荷１５６に供給される電圧（ノード４９０Ｃの電圧）を、目標電圧に等しい値に制御することができる。
【０１１１】
負バイアスを負荷である２次転写ローラ１５６に印加することにより、中間転写ベルト１４１上の残留トナーによって２次転写ローラ１５６が汚れるのを防止することができる。
【０１１２】
記録媒体である用紙１５０が２次転写ローラ１５６のニップ部に到達するタイミングで、負バイアスをオフにし、代わりに正バイアスをオンにする。プリンタエンジン制御部２２０は、二次転写ローラ１５６への負バイアスの印加を停止し、二次転写ローラ１５６に正バイアスを印加するため、シリアル通信により、マイコン２６０へ目標電圧を指定するコマンドを送信する。
【０１１３】
２次転写ローラの正バイアスの目標電圧は、例えば＋２０００Ｖであり、この電圧を出力するためのＰＷＭ信号のデューティは３３．２％であるとする。この場合、プリンタエンジン制御部２２０はこの＋２０００Ｖという目標電圧の出力を指示する旨のコマンドをマイコン２６０に送信する。
【０１１４】
プリンタエンジン制御部２２０から、目標電圧として＋２０００Ｖの出力を指示するコマンドがマイコン２６０に送信されると、このコマンドに応じてマイコン２６０はＰＷＭポート２６０ｐから出力されるＰＷＭ信号ＰＷＭｐのデューティを、目標電圧（＋２０００Ｖ）に対応するもの、即ち、３３．２％に変更する。
【０１１５】
目標電圧に対応するデューティのＰＷＭ信号ＰＷＭｐは、フィルタ回路４１０により平滑化されて目標電圧（目標高電圧）に対応する値のＤＣ電圧（基準電圧）に変換され、積分回路４２０に入力される。
【０１１６】
オペアンプ４２１は、コンデンサ４２２と抵抗４２３で決まる時定数を持つ積分回路４２０を構成している。積分回路４２０は上記のように初期状態（正バイアスオフの状態）でＶＯＬであるほぼ０Ｖを出力しているが、マイコン２６０から目標電圧に対応したＰＷＭ信号ＰＷＭｐが出力され、これに対応するＤＣ電圧（基準電圧）がフィルタ回路４１０から非反転入力端子（＋）に入力されると、反転入力端子の帰還電圧（０．１６Ｖ）よりも非反転入力端子の基準電圧（約１．１３Ｖ）が高く、コンデンサ４２２と抵抗４２３で決まる時定数で出力電圧を漸増させる。
【０１１７】
積分回路４２０の出力電圧の増加は、昇圧トランス４５０の補助巻線４５１を介して微分回路４３０の入力電圧を上昇させ、微分回路４３０の出力電圧は、ＦＥＴ４４０のゲートに印加される。従って、積分回路４２０の出力電圧が、抵抗４２４、４２６、４３１、４３３により分圧され、ＦＥＴ４４０のゲートに印加されることになる。
【０１１８】
ＦＥＴ４４０は微分回路４３０を介して入力されるＤＣ電圧の上昇によってゲート電圧が閾値以上になると、オン状態となり、昇圧トランス４５０の主巻線４５２に電流が流れ、昇圧トランス４５０によるＬＣ共振により発振が開始し、以降補助巻線４５１に発生するＡＣ電圧が微分回路４３０を介してＦＥＴ４４０のゲートに印加される。このゲートへの入力は、ＦＥＴ４４０をオン・オフさせる。
【０１１９】
以上の動作の間、補助巻線４５１の端部４５１ｂにアノードが接続されたツェナーダイオード４３６が１２Ｖ以上で導通するため、抵抗４３１および４３３による分圧によってゲート電圧は６Ｖ以下にクランプされる。
【０１２０】
昇圧トランス４５０の２次巻線４５３から出力されるＡＣ電圧は整流回路４６０によって整流され、出力電圧変換部４７０によって低い電圧に降圧され、積分回路４２０に帰還される。整流回路４６０から出力される正バイアス出力電圧が大きくなるに連れ、帰還電圧は０．１５Ｖから次第に大きくなって、目標電圧である＋２０００Ｖに達したとき、帰還電圧は１．１３Ｖとなり、正バイアス出力電圧がさらに大きくなると、帰還電圧は、１．１３Ｖよりもさらに大きくなる。
【０１２１】
積分回路４２０は目標電圧に対応するＤＣ電圧（基準電圧）と帰還された電圧（出力電圧変換部４７０の出力）を比較し、帰還電圧が基準電圧（１．１３Ｖ）より低い場合はオペアンプ出力が上昇し、その結果ＦＥＴ４４０のゲート入力電圧が上昇してドレイン電流が増大する。
一方、帰還電圧が基準電圧（１．１３Ｖ）よりも高い場合にはオペアンプ出力が低下し、その結果、ＦＥＴ４４０のゲート入力電圧が低下しドレイン電流が減少する。このような帰還制御により、帰還電圧が基準電圧に一致するとオペアンプ出力も安定する。
【０１２２】
整流回路４６０から出力されバイアスは負荷１５６に供給される。上記のように、整流回路４６０から負荷１５６に印加される電圧（ノード４９０Ｃの電圧）が目標電圧に等しいときの帰還電圧と値が等しい電圧を基準電圧として積分回路４２０に供給することで、負荷１５６に供給される電圧（ノード４９０Ｃの電圧）を、目標電圧に等しい値に制御することができる。
【０１２３】
正バイアスを負荷である２次転写ローラ１５６に印加することにより、中間転写ベルト１４１上から記録媒体である用紙１５０へのトナー像の転写が行われる。
【０１２４】
高圧オフ時（高電圧の出力を終了させるとき）はＰＷＭ出力ＰＷＭｎのデューティを１００％（Ｈｉｇｈを維持する状態）に戻し、ＰＷＭ出力ＰＷＭｐのデューティを０％（Ｌｏｗを維持する状態）に戻す。
【０１２５】
図９は、図５に示される負バイアス発生部２７０による高圧出力電圧の立ち上げ時に、回路各部に現れる電圧、電流の一例を示す波形図である。図１０は、図９に示される波形のうち、ゲート電圧Ｄ３９０Ｂ及びドレイン電流Ｄ３９０Ｄを概略的に示す波形図である。図１１は、図５の回路において、ツェナーダイオードを挿入しない場合の、図９と同様の、比較のための波形図である。図１２は、図１１に示される波形のうち、ゲート電圧Ｄ３９０Ｂ及びドレイン電流Ｄ３９０Ｄを概略的に示す波形図である。図１３は、ＦＥＴ３４０のゲートソース間電圧Ｖｇｓとドレイン電流Ｉｄの関係を示す。
【０１２６】
図９及び図１１中の符号Ｄ３９０Ｂは、図５のノード３９０Ｂ、即ちＦＥＴ３４０のゲートの電位を示す。符号Ｄ３９０Ｃは、ノード３９０Ｃ、即ち整流回路３６０の出力の電位を示す。符号Ｄ３９０Ａは、ノード３９０Ａの電流、即ち、昇圧トランス３５０の１次側主巻線の電流（１次電流）を示す。符号Ｄ３９０Ｄは、ノード３９０Ｄの電流、即ちＦＥＴ３４０のドレイン電流を示す。符号Ｄ３９０Ａ０、Ｄ３９０Ｂ０、Ｄ３９０Ｃ０、Ｄ３９０Ｄ０はそれぞれ、波形Ｄ３９０Ａ、Ｄ３９０Ｂ、Ｄ３９０Ｃ、Ｄ３９０Ｄのゼロレベルを示す。
【０１２７】
図１１、図１２において、ゲート印加電圧（Ｄ３９０Ｂ）は昇圧トランス３５０の自励発振が開始するまで（符号ｔ２２で示す時点まで）は帰還電圧が３．２Ｖのままであるのでオペアンプ３２１の出力により暫増される。ゲート電圧が閾値電圧に到達すると（ｔ２２）、ＦＥＴ３４０に電流が流れるが、トランス３５０の出力から帰還信号電圧レベルが低下するまでには遅延が生じる。その結果、ゲート電圧がその閾値電圧に到達してから、オペアンプ出力の増加が減少に転じるまで（時点ｔ２２からｔ２３まで）時間を要する。図１１では、時点ｔ２２とｔ２３は略同時に見えるが、図１２では、問題点をより分かりやすくするため、波形の特徴を誇張して示している。それによりゲート電圧が必要以上に高くなり、回路起動時に過大な突入電流（図１２の符号Ｃｒ）を発生させてしまう。
【０１２８】
本実施の形態では、図５に示すように、１２Ｖのツェナーダイオード３３６を設け、５６ｋΩの抵抗３３１、３３３で分圧することでゲート電圧を６Ｖにクランプし、これによって、図９、図１０に示すように、必要なドレイン電流（１Ａ）を確保するとともに、ゲート電圧が必要以上に高くならないようにし、これによって、過大な電流が流れないようにしている。
【０１２９】
このため、突入電流が流れる期間が経過した後のドレイン電流を大きくし、昇圧トランスの出力を大きくし、整流回路３６０から出力される電流をより大きくすることが可能となる。
【０１３０】
なお、本実施の形態ではツェナー電圧を２つの５６ｋΩの抵抗３３１、３３３で分圧しているが、これらの抵抗の抵抗値を調整することでクランプ電圧を任意の値に設定することができる。ゲートソース間電圧とドレイン電流の関係はＦＥＴの品種乃至型式により異なるのでドレイン電流が最適となるように、クランプ電圧を調整すれば良い。
【０１３１】
なお、ＦＥＴ３４０としては（株）ローム製ＲＣＸ１２０Ｎ２５を使用した。ゲート入力容量１８００ｐＦであり、その約１．５倍の容量としてコンデンサ３３２は２６８０ｐＦとした。抵抗３３１、３３３の抵抗値を５６ｋΩとしたのは、ゲート駆動時にはコンデンサの容量結合で駆動させ、かつゲート電圧を、オペアンプ３２１を用いて帰還制御することができるようにするためである。抵抗３３１、３３３の抵抗値を低くするとＦＥＴ３４０の損失が増大しＦＥＴ３４０の温度が上昇する。この観点から、抵抗値は５６ｋΩ以上２００ｋΩ以下が望ましい。
【０１３２】
積分回路３２０は、フィルタ回路３１０からの入力電圧（０．３Ｖ）に帰還電圧が等しくなるまでドレイン電流を増大させ、その結果高圧出力は−３０００Ｖまで絶対値が大きくされ、その状態で安定する。
【０１３３】
図５中のノード３９０Ｃが−３０００Ｖ出力となり、正バイアス発生部２８０内の１００ＭΩの抵抗４７７を介して負荷である２次転写ローラ１５６へバイアスが印加される。出力電流の大部分は３ＭΩの抵抗３７１、３．６ｋΩの抵抗３７２を介して流れ（−３０００Ｖ時に約１ｍＡ）、負荷であるローラ１５６に流れる電流は３０μＡ以下である。
【０１３４】
次に図１４（ａ）及び（ｂ）を参照してＦＥＴ３４０のドレイン・ソース間にコンデンサを設けることの意義について説明する。図１４（ａ）及び（ｂ）は、−３０００Ｖを出力したときの波形を示す。Ｄ３９０ＢがＦＥＴ３４０のゲート電圧を示し、Ｄ３９０ＤｖがＦＥＴ３４０ドレインの電位を示し、Ｄ３９０Ｄは、ドレイン電流を示し、Ｄ３９０Ｃはノード３９０Ｃの電圧を示す。なお、ドレイン電流（Ｄ３９０Ｄ）は、ノード３９０Ａを流れる電流を電流プローブを用いて測定した波形であり、ノード３９０ＣのＤ３９０Ｃ電圧は、高電圧プローブで測定した。この点は、図９及び図１１についても同様である。
【０１３５】
図１４（ａ）は０．０１μＦのコンデンサ３４５を挿入した本実施の形態の波形、図１４（ｂ）はコンデンサ３４５が挿入されていない場合の波形である。図１４（ａ）と図１４（ｂ）を比べると分かるように、コンデンサを挿入することにより発振周波数が約７０ｋＨｚから６４ｋＨｚへ下がり、電流ピーク値が９２０ｍＡから８５０ｍＡへ下がっている。それによりＦＥＴの表面温度が１０℃程度低下した。ＦＥＴ３４０としてはＴＯ−２２０パッケージ型のものを使用した。また、ＦＥＴ３４０の冷却のためのヒートシンクを使用した。
【０１３６】
なお、負バイアス回路の昇圧トランス３５０としては、上記のように、図７（ａ）及び（ｂ）に示す構成のものを使用した。コアはフェライトのＥＥ１６コア５０１で補助巻線３５１を１次側に５ターン巻いた上に重ねて主巻線３５２を３０ターン巻いてある。２次側は仕切り板５１３ｂ、５１３ｃ、５１３ｄにより４セクションに分割し、各３００ターン合計１２００ターン巻いたもの使用した。なお、１次側５１１と２次側５１２の間にも仕切り板５１３ａが設けられている。回路の自励発振周波数は−５００Ｖ出力で約９０ｋＨｚ、−３０００Ｖ出力で約６４ｋＨｚとなった。負バイアス発生部２７０の負荷は３ＭΩの抵抗３７１に流れる電流が支配的であるので１００ＭΩの抵抗４７７を介して負荷１５６に流れる電流の変動は殆どない。
【０１３７】
正バイアス発生部２８０の昇圧トランス４５０としては、上記のように、図８（ｃ）に示す、ＵＵ型フェライトコア５２１を有するものが用いられ、１次側主巻線ターン数２７Ｔ、補助巻線ターン数５Ｔ、２次側ターン数２７６０Ｔとした場合に、負荷１５６への印加電圧２ｋＶ、電流１ｍＡを得た。この時の３ＭΩの抵抗３７１に１ｍＡ流れるのでダイオード４６２のアノード側電位は−３ｋＶとなり、昇圧トランス４５０の昇圧電圧は５ｋＶである。
【０１３８】
以上説明したように、トランスの自励発振回路に電界効果トランジスタ（ＦＥＴ）を用いてその駆動を微分回路によって行うことにより自励発振動作とドレイン電流を良好に制御して最大３Ｗ程度の出力が可能となった。さらにゲート電圧を電圧クランプ回路３３５でクランプすることにより出力起動時の突入電流を抑えることが可能となり、昇圧トランスの出力を大きくすることができ、例えば、−３０００Ｖ／１ｍＡの出力がＥＥ１６フェライトコアのオープンタイプトランス（非モールド型トランス）で可能となった。
【０１３９】
また、それにより正バイアス出力の最大電流値が１ｍＡまで可能となり、中間転写方式の画像形成装置において、２次転写ローラの抵抗値が低くなる高温環境下においても幅の狭い媒体の良好な転写が可能となった。
【０１４０】
さらに２次転写ローラの温度上昇による抵抗値の低下が許容されることにより定着器と２次転写ローラニップを近付けることが可能となり、幅の狭い媒体の横送り（媒体の短い方の辺の方向が送りの方向と一致する送り）にも対応可能となり、縦送りにすると皺が寄りやすい封筒などに皺が寄らないようにすることが可能となった。
【０１４１】
実施の形態２．
図１５に実施の形態２における負バイアス発生部のトランス駆動回路を昇圧トランスとともに示す。実施の形態２は、実施の形態１と概して同じであるが、積分回路３２０の構成が異なる。即ち、図１５では、積分回路３２０内にＮＰＮバイポーラトランジスタ６１１が挿入されおり、オペアンプ３２１の出力が抵抗３２４を介してトランジスタ６１１のベースに接続され、トランジスタ６１１のコレクタは２４Ｖの電源３０３に接続され、エミッタは抵抗６１２を介して抵抗３２６の一端に接続され、抵抗３２６の他端は補助巻線３５１の一端に接続されている。
【０１４２】
図示の構成では、オペアンプ３２１の出力によりＮＰＮトランジスタ６１１のベース電流が制御され、ＮＰＮトランジスタ６１１の電流が、補助巻線３５１を介してＦＥＴ３４０のゲートに印加されることで、ゲート電圧の帰還制御が行われる。上記以外の点では、実施の形態２の構成及び動作は、図５の例と同じである。
【０１４３】
実施の形態３．
図１６に実施の形態３における負バイアス発生部のトランス駆動回路を昇圧トランスとともに示す。実施の形態３は、実施の形態１と概して同じであるが、積分回路３２０の構成が異なる。即ち、図１６では、積分回路３２０内にＰＮＰバイポーラトランジスタ６２１が挿入されており、オペアンプ３２１の出力が抵抗３２４を介してトランジスタ６２１のベースに接続され、トランジスタ６２１のエミッタは抵抗６２３を介して２４Ｖの電源３０３に接続され、コレクタは抵抗６２２を介して抵抗３２６の一端に接続され、抵抗３２６の他端は補助巻線３５１の一端に接続されている。トランジスタ６２１のベース・エミッタ間には抵抗６２４が接続されている。
【０１４４】
オペアンプ３２１には、非反転入力端子（＋）にフィルタ回路３１０の出力（基準電圧）が接続され、反転入力端子（−）に出力電圧変換部３７０からの帰還電圧が入力されている。基準電圧（非反転入力）よりも帰還電圧（反転入力）が低い状態では、オペアンプ３２１の出力が大きくなって、トランジスタ６２１のベース電流が減少し、これによってコレクタ電流が減少し、ＦＥＴ３４０のゲート電圧が低下する。逆に、基準電圧（非反転入力）よりも帰還電圧（反転入力）が高い状態では、オペアンプ３２１の出力が小さくなって、トランジスタ６２１のベース電流が増大し、これによってコレクタ電流も増大して、補助巻線３５１を介してＦＥＴ３４０のゲート電位が上昇する。
【０１４５】
このように、オペアンプ３２１の出力によりＰＮＰトランジスタ６２１のベース電流が制御され、ＰＮＰトランジスタ６２１の電流が、補助巻線３５１を介してＦＥＴ３４０のゲートに印加されることで、ゲート電圧の帰還制御が行われる。図１６の構成では、トランジスタ６２１が図１５のトランジスタ６１１に対して逆極性であるので、オペアンプ３２１の帰還入力も逆にされている。上記以外の点では、実施の形態３の構成及び動作は、図５の例と同じである。
【０１４６】
実施の形態４．
図１７は、実施の形態４における負バイアス発生部のトランス駆動回路を昇圧トランスとともに示す。実施の形態４は、実施の形態１と概して同じであるが、電圧クランプ回路３３５の配置が異なる。図１７では、ツェナー電圧が６．２Ｖのツェナーダイオード６３１が、ＦＥＴ３４０のゲートと接地ノードの間に接続されている。即ち、図５の例では、ツェナーダイオード３３６が抵抗３３１及び３３３の直列回路に並列に接続されているが、図１７の例では、ツェナーダイオード６３１が抵抗３３３に並列に接続されている。従って、ＦＥＴ３４０のゲート電圧は、ツェナー電圧を分圧した値ではなく、ツェナー電圧自体でクランプされる。
【０１４７】
図１８に図１７の回路構成を用いた場合の、負バイアス発生部２７０のブロック構成を、電源３０３、３０３とともに示す。電圧クランプ回路３３５と微分回路３３０の配置が逆となる。
上記以外の点では、実施の形態４の構成及び動作は、図４及び図５の例と同じである。
【０１４８】
実施の形態５．
図１９に実施の形態５における負バイアス発生部のトランス駆動回路を昇圧トランスとともに示す。実施の形態５は、実施の形態４と概して同じであるが、電圧クランプ回路３３５の構成が異なる。図１９では、図１７の電圧クランプ回路３３５が複数のダイオードの直列接続で構成されている。図示の例では、この直列接続回路は、１０個のダイオード６４０〜６４９から成る。ダイオード６４０〜６４９の各々は、順方向降下電圧ＶＦが０．６Ｖであり、１０個直列にすることにより６Ｖのクランプ電圧を実現している。なお、ダイオードの数は順方向降下電圧ＶＦが０．６Ｖとして１０個としたが、ダイオードの特性、及び求められるクランプ電圧の値に応じて増減すれば良い。
【０１４９】
図１９の回路構成を用いた場合の、負バイアス発生部２７０のブロック構成は、図１８と同じであり、電圧クランプ回路３３５と微分回路３３０の配置が逆となる。
【０１５０】
図１５乃至図１９で説明した変形は、正バイアス発生部２８０のトランス駆動回路にも適用することができる。実施の形態２乃至５においても、実施の形態１と同様の効果が得られる。
【０１５１】
実施の形態６．
図２０に実施の形態６における負バイアス発生部のトランス駆動回路を昇圧トランスとともに示す。実施の形態６は、実施の形態１と概して同じであるが、電圧クランプ回路の構成が異なる。
【０１５２】
図５では、抵抗３３３の一端がＦＥＴ３４０のゲートに接続され、他端が接地されているが、図２０では、サーミスタ６５１と５１ｋΩの抵抗３３３を直列接続してなる抵抗回路６５４の一端がＦＥＴ３４０のゲートに接続され、他端が接地されている。図２０との比較で言えば、図５では、抵抗３３３のみで構成される抵抗回路の一端がＦＥＴ３４０のゲートに接続され、他端が接地されていると見ることもできる。サーミスタ６５１としては、例えば、温度の上昇に対して抵抗値が図２１及び図２２に示すように低下するものが負特性のサーミスタが用いられる。図示の例では、温度２５℃で抵抗値が５ｋΩである。
【０１５３】
サーミスタ６５１は、ＦＥＴ３４０の温度変化によるドレイン電流の変化を補償するために設けられているものであり、ＦＥＴ３４０の温度に応じてサーミスタ６５１の温度が変わるように配置される。
【０１５４】
例えば、面実装チップサーミスタ６５１を使用する場合には、図２３（ａ）、（ｂ）に示すように、部品面６５６上のヒートシンク６５５と接続される、半田面６５７上のグラウンドパターン６５８の近傍にサーミスタ６５１を配置し、ＦＥＴ３４０が駆動により発熱した熱を受ける構成とする。
【０１５５】
図２３（ｃ）に示すように、ヒートシンク６５５が基板６５９に対して立設されるものであって、アキシアルタイプのサーミスタ６５１が用いられる場合には、ヒートシンク６５５の近傍に配置して熱を受ける構成とする。
【０１５６】
実施の形態１では１２Ｖのツェナーダイオード３３６のツェナー電圧を５６ｋΩの抵抗３３１及び３３３で分圧し、６Ｖのクランプ電圧を得ているが、実施の形態６では、１２Ｖのツェナーダイオード３３６のツェナー電圧を、５６ｋΩの抵抗３３１と、５１ｋΩの抵抗３３３及びサーミスタ６５１（２５℃で５ｋΩ）から成る抵抗回路６５４とで分圧し、分圧した電圧でゲートをクランプする。その結果２５℃ではゲートは６Ｖにクランプされる。その他の温度でのクランプ電圧は図２１の表に示すように、温度が低いほどクランプ電圧が上昇する。
【０１５７】
ＦＥＴ３４０のゲートソース間電圧Ｖｇｓとドレイン電流Ｉｄの関係は図２４に示す如くであり、温度が低下すると電流も低下する特性となっている。低温での起動時に電流が不足することをこれにより補うことが可能となる。サーミスタを用いることで、低温での起動時において、ゲートソース電圧に対するクランプ電圧を高くすることで電流不足を補い、これとともに、ＦＥＴの駆動によりＦＥＴが温まった後はクランプ電圧を低くすることで過電流が流れないように、ゲート電圧が制御される。
【０１５８】
実施の形態６でも実施の形態１と同様の効果が得られる。さらに、補助巻線６５１の出力電圧を電圧クランプ回路３３５で所定電圧にクランプし、さらにその電圧を抵抗３３１とサーミスタ６５１を含む抵抗回路６５４により分圧することによりゲート印加電圧をＦＥＴの温度特性を補償するように制御することができ、１０℃以下の環境での低温状態の起動時から負バイアスの最大出力が得られるようになり、一方高温でもＦＥＴに過電流が流れないようにすることができ、広い温度範囲で動作が可能になった。
【０１５９】
上記の例では、ＦＥＴ３４０のゲートと接地ノードの間に抵抗３３３と負特性のサーミスタ６５１の直列回路を接続しているが、代わりにＦＥＴ３４０のゲートと補助巻線３５１の他端（微分回路３３０の入力端子）の間に正特性のサーミスタと抵抗３３１の直列回路を接続し、ＦＥＴ３４０のゲートと接地ノードの間には抵抗３３３のみを接続することとしても良い。さらに、ＦＥＴ３４０のゲートと補助巻線３５１の他端（微分回路３３０の入力端子）の間に正特性のサーミスタと抵抗３３１の直列回路を接続するとともに、ＦＥＴ３４０のゲートと接地ノードの間に抵抗３３３と負特性のサーミスタ６５１の直列回路を接続することとしても良い。
【０１６０】
要するに、ＦＥＴ３４０のゲートと補助巻線３５１の他端（微分回路３３０の入力端子）の間に第１の抵抗回路を接続し、ＦＥＴ３４０のゲートと接地ノードの間に第２の抵抗回路を接続し、微分回路３３０の入力電圧を、第１の抵抗回路と第２の抵抗回路で分圧してＦＥＴ３４０のゲートに印加するようにすれば良い。図５の構成は、第１の抵抗回路が抵抗３３１のみによって第１の抵抗回路が構成されたものと見ることができる。
【０１６１】
実施の形態１に関して実施の形態２、３を参照して説明した変形は、実施の形態６に対しても加えることができる。実施の形態２〜６では負バイアス発生部について、実施の形態１のトランス駆動回路に対する変形例を説明したが、正バイアス発生部のトランス駆動回路についても同様の変形を加えることができる。
【０１６２】
以上、２次転写ニップ部に用紙が存在しない場合に負バイアスを印加するものとして説明したが、本発明の高圧電源装置は、２次転写ローラに付着したトナーをクリーニングする場合にも利用することができる。クリーニングする場合には、例えば２次転写終了後に転写ローラ１５６の回転１周期毎に正バイアスと負バイアスを交互に印加し、２次転写ローラ１５６に付着したトナーを転写ベルト１４１へ逆転写する。この場合の２次転写バイアス発生部２６４の動作は、上記と同様である。
【０１６３】
以上本発明の高圧電源装置を、中間転写方式のカラー画像形成装置に適用する場合について説明したが、本発明は、高圧電源を搭載する直接転写カラー画像形成装置にも適用可能であり、モノクロの画像形成装置にも適用可能である。
【符号の説明】
【０１６４】
２２０  プリンタエンジン制御部、  ２６０  マイコン、  ３１０、４１０  フィルタ回路、  ３２０、４２０  積分回路、  ３２１，４２１  オペアンプ、  ３３０、４３０  微分回路、    ３３５、４３５  電圧クランプ回路、  ３３６，４３６、６３１  ツェナーダイオード、  ３４０、４４０  ＦＥＴ、  ３５０、４５０  昇圧トランス、  ３６０、４６０  整流回路、  ３７０、４７０  出力電圧変換部。
【図１】
0006050725.tif 000002
【図２】
0006050725.tif 000003
【図３】
0006050725.tif 000004
【図４】
0006050725.tif 000005
【図５】
0006050725.tif 000006
【図６】
0006050725.tif 000007
【図７】
0006050725.tif 000008
【図８】
0006050725.tif 000009
【図９】
0006050725.tif 000010
【図１０】
0006050725.tif 000011
【図１１】
0006050725.tif 000012
【図１２】
0006050725.tif 000013
【図１３】
0006050725.tif 000014
【図１４】
0006050725.tif 000015
【図１５】
0006050725.tif 000016
【図１６】
0006050725.tif 000017
【図１７】
0006050725.tif 000018
【図１８】
0006050725.tif 000019
【図１９】
0006050725.tif 000020
【図２０】
0006050725.tif 000021
【図２１】
0006050725.tif 000022
【図２２】
0006050725.tif 000023
【図２３】
0006050725.tif 000024
【図２４】
0006050725.tif 000025
【図２５】
0006050725.tif 000026
【図２６】
0006050725.tif 000027
【図２７】
0006050725.tif 000028