(57)【特許請求の範囲】
【請求項１】
半導体パッケージを含み、
前記半導体パッケージは、
パッケージ基板の上に実装された半導体チップと、
前記半導体パッケージの温度を測定する温度測定装置と、
前記半導体パッケージの温度に対応する信号を前記温度測定装置から受信する温度制御回路と、を含み、
前記温度制御回路は、前記信号を基準に前記半導体チップの動作速度を変化させる半導体装置であって、
前記パッケージ基板が、前記半導体チップの下面を開放する開放ホールを含み、
サーミスタが前記開放ホールに挿入され、
ソルダバンプが前記半導体チップに前記サーミスタを接続する、
半導体装置。
【請求項２】
前記温度測定装置が前記パッケージ基板に組み込まれ、
前記温度制御回路が前記半導体チップに内蔵された請求項１に記載の半導体装置。
【請求項３】
前記温度測定装置が、
前記パッケージ基板内に配置され、前記半導体チップの温度を測定し、前記温度にしたがって抵抗が変わるサーミスタと、
前記サーミスタに電気的に接続された抵抗器と、を含む請求項２に記載の半導体装置。
【請求項４】
前記温度制御回路が、
前記温度測定装置へ電源電圧を印加する電力供給部と、
前記サーミスタから受信したアナログ信号をデジタル信号に変換する変換部と、
前記デジタル信号を受信し、前記デジタル信号を基準に前記半導体チップへ印加される電力を変化させる処理部と、を含む請求項３に記載の半導体装置。
【請求項５】
前記半導体チップで発生した熱を前記半導体チップの外部へ放出するヒートスプレッダをさらに含む請求項１に記載の半導体装置。
【請求項６】
前記半導体チップが、
前記温度制御回路を含むロジックチップと、
前記ロジックチップの上に実装されたメモリーチップと、を含み、
前記温度制御回路が、前記ロジックチップの動作速度と前記メモリーチップの動作速度とを変化させる請求項１に記載の半導体装置。
【請求項７】
パッケージ基板の上に実装された半導体チップと、
前記半導体チップの温度をセンシングして前記半導体チップの前記温度に対応する出力電圧を出力するサーミスタと、
前記サーミスタに接続された抵抗器と、
前記半導体チップに含まれた、前記抵抗器及びサーミスタへ電源電圧を印加する電力供給部と、
前記半導体チップに含まれた、前記サーミスタの出力電圧をビット信号に変換する変換部と、
前記半導体チップに含まれた、前記ビット信号を受信して前記ビット信号を基準に前記半導体チップの動作速度を変化させる処理部と、
を含む半導体装置であって、
前記パッケージ基板が、前記半導体チップの下面を開放する開放ホールを含み、
前記サーミスタが前記開放ホールに挿入され、
ソルダバンプが前記半導体チップに前記サーミスタを接続する、
半導体装置。
【請求項８】
前記処理部は、
前記半導体チップの温度が基準温度より低いことを前記ビット信号が表す場合、前記半導体チップの動作速度を増大させ、
前記半導体チップの温度が前記基準温度より高いことを前記ビット信号が表す場合、前記半導体チップの動作速度を減少させる請求項７に記載の半導体装置。
【請求項９】
前記サーミスタと抵抗器とのうちの少なくともいずれか１つは、
前記パッケージ基板に組み込まれることと、
前記パッケージ基板に実装されることと、
前記半導体チップの上に表面実装されることとのうちのいずれか１つの状態である請求
項７に記載の半導体装置。
【請求項１０】
前記サーミスタが前記パッケージ基板の下面に表面実装され、
第２サーミスタが前記パッケージ基板の上面に実装され、
前記抵抗器が前記サーミスタ及び前記第２サーミスタに接続された請求項７に記載の半導体装置。
【請求項１１】
前記パッケージ基板が、前記パッケージ基板の上面と下面とのうちのいずれか１つの上にキャビティを設け、
前記サーミスタと抵抗器とのうちの少なくともいずれか１つが前記キャビティに挿入された請求項７に記載の半導体装置。
【請求項１２】
前記半導体チップをモールディングするモールディング膜と、
前記モールディング膜と前記半導体チップとの間に配置されたヒートスプレッダと、
をさらに含み、
前記ヒートスプレッダは前記半導体チップで発生した熱を放出する請求項７に記載の半導体装置。
【請求項１３】
前記ヒートスプレッダが前記半導体チップを囲み、前記パッケージ基板に接続され、
前記パッケージ基板が、前記パッケージ基板を貫通して前記ヒートスプレッダに接続される熱ビアを設け、
前記熱ビアは前記熱の放出経路を提供する請求項１２に記載の半導体装置。
【請求項１４】
前記半導体チップの上に配置されたヒートスプレッダをさらに含む請求項７に記載の半導体装置。
【請求項１５】
前記パッケージ基板が実装されるモジュール基板と、
前記モジュール基板の温度を測定するモジュールサーミスタと、
前記モジュールサーミスタに接続された第２抵抗器と、
をさらに含む請求項７に記載の半導体装置。
【請求項１６】
パッケージ基板の上に半導体チップが実装された半導体パッケージを含み、
前記パッケージ基板には温度測定装置が組み込まれ、
前記温度測定装置は、
負特性サーミスタと、
前記負特性サーミスタに接続され、温度に関係なく抵抗が一定な抵抗器と、を含み、
前記半導体チップには温度制御回路が内蔵され、
前記温度制御回路は、前記負特性サーミスタから抵抗値を受信し、前記抵抗値と基準抵抗値とを基準に前記半導体チップへ印加される電力を増大させる半導体装置であって、
前記パッケージ基板が、前記半導体チップの下面を開放する開放ホールを含み、
前記負特性サーミスタが前記開放ホールに挿入され、
ソルダバンプが前記半導体チップに前記負特性サーミスタを接続する、
半導体装置。
【請求項１７】
前記温度制御回路は、前記負特性サーミスタの抵抗値が前記基準抵抗値より低い場合に、前記電力を減少させる請求項１６に記載の半導体装置。
【請求項１８】
前記温度制御回路が、
前記温度測定装置へ電源電圧を印加する電力供給部と、
前記負特性サーミスタに電気的に接続され、前記負特性サーミスタの抵抗値を受信して前記抵抗値をデジタル信号に変換するアナログ−デジタル変換器と、
前記アナログ−デジタル変換器に電気的に接続され、前記デジタル信号を受信して前記デジタル信号を基準に前記半導体チップへ印加される前記電力を調節する処理部と、
を含む請求項１６に記載の半導体装置。
【請求項１９】
パッケージ基板の上に半導体チップが実装された半導体パッケージを含み、
前記パッケージ基板には温度測定装置が組み込まれ、
前記温度測定装置は、
前記半導体チップの温度を測定する負特性サーミスタと、
前記負特性サーミスタに電気的に接続され、温度に関係なく抵抗が一定な抵抗器と、を含み、
前記半導体チップには温度制御回路が内蔵され、
前記温度制御回路は、前記負特性サーミスタによって測定された前記温度が基準温度より高い
場合に、前記半導体チップの動作速度を減少させる半導体装置であって、
前記パッケージ基板が、前記半導体チップの下面を開放する開放ホールを含み、
前記負特性サーミスタが前記開放ホールに挿入され、
ソルダバンプが前記半導体チップに前記負特性サーミスタを接続する、
半導体装置。
【請求項２０】
前記温度制御回路は、前記サーミスタによって測定された前記温度が前記基準温度より低い場合に、前記半導体チップの動作速度を高くする請求項１９に記載の半導体装置。
【請求項２１】
パッケージ基板に組み込まれ、温度に関係なく抵抗が一定な抵抗器に接続された負特性サーミスタを含む温度測定装置と、
前記温度測定装置に電気的に接続されて前記温度測定装置へ電源電圧を印加する電力供給部と、前記負特性サーミスタに電気的に接続されて前記負特性サーミスタの抵抗値を受信して前記抵抗値をビット信号に変換するアナログ−デジタル変換器と、前記アナログ−デジタル変換器に電気的に接続されて前記ビット信号を受信する処理部と、を含む内蔵温度制御回路を有する、前記パッケージ基板の上に実装される半導体チップと、
前記パッケージ基板と前記半導体チップとの間に配置されて前記半導体チップを前記パッケージ基板に電気的に接続する接続端子と、
前記半導体チップをモールディングするモールディング膜と、
を含む半導体装置であって、
前記パッケージ基板が、前記半導体チップの下面を開放する開放ホールを含み、
前記負特性サーミスタが前記開放ホールに挿入され、
ソルダバンプが前記半導体チップに前記負特性サーミスタを接続する、
半導体装置。
【請求項２２】
前記負特性サーミスタが、第１電極と第２電極との間に配置された第１抵抗体を含み、
前記抵抗器が、第３電極と第４電極との間に配置された第２抵抗体を含み、
前記第２電極は前記第３電極に電気的に直列接続された請求項２１に記載の半導体装置。
【請求項２３】
前記第４電極が前記電力供給部に電気的に接続され、
前記抵抗器が前記電力供給部から前記電源電圧を受信し、
前記第１電極が接地される請求項２２に記載の半導体装置。
【請求項２４】
前記第１電極が前記アナログ−デジタル変換器に電気的に接続され、
前記アナログ−デジタル変換器が前記負特性サーミスタの抵抗値を測定する請求項２２
に記載の半導体装置。
【請求項２５】
前記パッケージ基板が、
前記接続端子に接続される上部金属膜が配置された上面と、前記上面の反対面として外部端子が接続される下部金属膜が配置された下面とを有するコアと、
前記コアに設けられ、前記負特性サーミスタ及び前記抵抗器が組み込まれる空間を有するホールと、を含む請求項２１に記載の半導体装置。
【請求項２６】
前記負特性サーミスタが、前記半導体チップの温度をセンシングし、前記測定された温度に対応する抵抗値を前記アナログ−デジタル変換器へ出力する請求項２１に記載の半導体装置。
【請求項２７】
前記処理部が前記抵抗値を受信し、
前記抵抗値が基準抵抗値より高い場合、前記半導体チップへ印加される電力を増大させて前記半導体チップの動作速度を高くし、
前記抵抗値が前記基準抵抗値より低い場合、前記半導体チップへ印加される前記電力を減少させて前記半導体チップの動作速度を低くする請求項２６に記載の半導体装置。
【請求項２８】
抵抗器に接続された負特性サーミスタを利用して半導体チップの温度を測定する段階と、
前記測定された温度に対応する抵抗値を前記負特性サーミスタから出力する段階と、
前記抵抗値及び基準抵抗値を基準に前記半導体チップへ印加される電力を変化させる段階と、
を含む半導体装置の温度制御方法であって、
前記半導体装置のパッケージ基板が、前記半導体チップの下面を開放する開放ホールを含み、
前記負特性サーミスタが前記開放ホールに挿入され、
ソルダバンプが前記半導体チップに前記負特性サーミスタを接続する、
方法。
【請求項２９】
前記電力を変化させる段階が、
前記抵抗値が前記基準抵抗値より高い場合、前記半導体チップへ印加される前記電力を増大させる段階と、
前記抵抗値が前記基準抵抗値より低い場合、前記半導体チップへ印加される前記電力を減少させる段階と、を含む請求項２８に記載の半導体装置の温度制御方法。
【請求項３０】
前記電力を増大させる段階が、前記半導体チップの動作速度を高くする段階を含み、
前記電力を減少させる段階が、前記半導体チップの前記動作速度を低くする段階を含む
請求項２９に記載の半導体装置の温度制御方法。
【請求項３１】
前記抵抗器が前記負特性サーミスタの自己発熱を低くする請求項２８に記載の半導体装置の温度制御方法。
【請求項３２】
前記抵抗値をアナログ−デジタル変換器へ伝達する段階と、
前記アナログ−デジタル変換器を利用して前記抵抗値をデジタル信号に変換する段階と、
前記デジタル信号を処理部へ伝達する段階と、をさらに含み、
前記半導体チップへ印加される電力を変化させる段階が前記処理部によって実行される
請求項２８に記載の半導体装置の温度制御方法。
【請求項３３】
抵抗器に電気的に接続された負特性サーミスタを利用して半導体チップの温度を測定する段階と、
前記負特性サーミスタ温度及び基準温度を基準に前記半導体チップへ印加される電力を変化させる段階と、
を含む半導体装置の温度制御方法であって、
前記半導体装置のパッケージ基板が、前記半導体チップの下面を開放する開放ホールを含み、
前記負特性サーミスタが前記開放ホールに挿入され、
ソルダバンプが前記半導体チップに前記負特性サーミスタを接続する、
方法。
【請求項３４】
前記電力を変化させる段階が、
前記サーミスタ温度が前記基準温度より高い場合、前記半導体チップへ印加される前記電力を減少させる段階と、
前記サーミスタ温度が前記基準温度より低い場合、前記半導体チップへ印加される前記電力を増大させる段階と、
を含む請求項３３に記載の半導体装置の温度制御方法。
【請求項３５】
前記サーミスタ温度に対応する信号をアナログ−デジタル変換器へ伝達する段階と、
前記アナログ−デジタル変換器を利用して前記サーミスタ温度に対応する前記信号をデジタル信号に変換する段階と、
前記デジタル信号を処理部へ伝達する段階と、をさらに含み、
前記半導体チップへ印加される電力を変化させる段階が前記処理部によって実行される
請求項３３に記載の半導体装置の温度制御方法。
【請求項３６】
パッケージ基板に接続されたサーミスタから出力された値を基準に半導体チップへ印加される電力を調節する処理部を含み、
前記電力は第１電力から第２電力に調節され、
前記第１及び第２電力は０Ｗより大きい半導体パッケージであって、
前記パッケージ基板が、前記半導体チップの下面を開放する開放ホールを含み、
前記サーミスタが前記開放ホールに挿入され、
ソルダバンプが前記半導体チップに前記サーミスタを接続する、
半導体パッケージ。
【請求項３７】
前記サーミスタに接続された抵抗器をさらに含み、
前記抵抗器は、
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間の抵抗要素と、を含む請求項３６に記載の半導体パッケージ。
【請求項３８】
前記サーミスタを前記処理部に接続する変換部をさらに含み、
前記変換部は前記サーミスタの前記出力値をデジタル信号に変換し、
前記処理部は、前記デジタル信号を受信して、
前記半導体チップの前記温度が所望温度より低いこと前記デジタル信号が表す場合、前記半導体チップへ印加される前記電力を増大させ、
前記半導体チップの前記温度が前記所望温度より高いことを前記デジタル信号が表す場合、前記半導体チップへ印加される前記電力を減少させる請求項３６に記載の半導体パッケージ。
【請求項３９】
前記サーミスタに接続された抵抗器をさらに含み、
前記抵抗器と前記サーミスタとのうちの少なくともいずれか１つは基板に組み込まれた
請求項３６に記載の半導体パッケージ。
【請求項４０】
前記サーミスタに接続された抵抗器をさらに含み、
前記抵抗器と前記サーミスタとのうちの少なくともいずれか１つは基板の上に配置された請求項３６に記載の半導体パッケージ。
【請求項４１】
前記サーミスタに接続された抵抗器をさらに含み、
前記抵抗器と前記サーミスタとのうちの少なくともいずれか１つは前記半導体チップの上に配置された請求項３６に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体に関し、より具体的には半導体装置及びその半導体装置の温度制御方法に関する。
【背景技術】
【０００２】
半導体装置が高速に動作すれば、発熱量が増加することが一般的である。半導体装置の発熱量が所望（適正）水準以上に増加すれば、半導体装置がその性能に影響を受ける。半導体装置で発生した熱が所望（適正）水準以上に増加すれば、サイズが小さいモバイル製品に使用される半導体装置の性能に影響を受け得る。
さらに、半導体装置の温度が所望（適正）水準以上に増加すれば、データ処理速度を適正に維持するのが難しくなり得る。半導体装置で発生した熱を減少させるために半導体装置の動作速度を減少させ得る。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】韓国特許出願公開第２００９−００５６５９４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は適正水準で温度を維持や制御できる半導体装置及びその温度制御方法に関する。
【課題を解決するための手段】
【０００５】
本発明の実施態様による半導体装置は、半導体パッケージを含み、前記半導体パッケージは、パッケージ基板の上に実装された半導体チップと、前記半導体パッケージの温度を測定する温度測定装置と、前記半導体パッケージの温度に対応する信号を前記温度測定装置から受信する温度制御回路と、を含み、前記温度制御回路は、前記信号を基準に前記半導体チップの動作速度を変化させ得る。
【０００６】
本実施態様の半導体装置において、前記温度測定装置は前記パッケージ基板に組み込まれ、前記温度制御回路は前記半導体チップに内蔵され得る。
本実施態様の半導体装置において、前記温度測定装置は、前記パッケージ基板内に配置され、前記半導体チップの温度を測定し、前記温度にしたがって抵抗が変わるサーミスタと、前記サーミスタに電気的に接続された抵抗器と、を包含できる。
本実施態様の半導体装置において、前記温度制御回路は、前記温度測定装置へ電源電圧を印加する電力供給部と、前記サーミスタから受信したアナログ信号をデジタル信号に変換する変換部と、前記デジタル信号を受信し、前記デジタル信号を基準に前記半導体チップへ印加される電力を変化させる処理部と、を包含できる。
本実施態様の半導体装置において、前記半導体チップで発生した熱を前記半導体チップの外部へ放出するヒートスプレッダをさらに包含できる。
本実施態様の半導体装置において、前記半導体チップは、前記温度制御回路を含むロジックチップと、前記ロジックチップの上に実装されたメモリーチップと、を含み、前記温度制御回路は前記ロジックチップの動作速度と前記メモリーチップの動作速度とを変化させ得る。
【０００７】
本発明の別の実施態様による半導体装置は、パッケージ基板の上に実装された半導体チップと、前記半導体チップの温度をセンシングして前記半導体チップの前記温度に対応する出力電圧を出力するサーミスタと、前記サーミスタに接続された抵抗器と、前記半導体チップに含まれた、前記抵抗器及びサーミスタへ電源電圧を印加する電力供給部と、前記半導体チップに含まれた、前記サーミスタの出力電圧をビット信号に変換する変換部と、前記半導体チップに含まれた、前記ビット信号を受信して前記ビット信号を基準に前記半導体チップの動作速度を変化させる処理部と、を包含できる。
【０００８】
別の実施態様の半導体装置において、前記処理部は、前記半導体チップの温度が基準温度より低いことを前記ビット信号が表す場合、前記半導体チップの動作速度を増大させ、前記半導体チップの温度が前記基準温度より高いことを前記ビット信号が表す場合、前記半導体チップの動作速度を減少させ得る。
別の実施態様の半導体装置において、前記サーミスタと抵抗器とのうちの少なくともいずれか１つは、前記パッケージ基板に組み込まれること、前記パッケージ基板に実装されること、及び前記半導体チップの上に表面実装されることのうちのいずれか１つの状態であり得る。
別の実施態様の半導体装置において、前記サーミスタは前記パッケージ基板の下面に表面実装され、第２サーミスタは前記パッケージ基板の上面に実装され、前記抵抗器は前記サーミスタ及び前記第２サーミスタに共通に接続され得る。
別の実施態様の半導体装置において、前記パッケージ基板は前記パッケージ基板の上面と下面とのうちのいずれか１つの上にキャビティを設け、前記サーミスタと抵抗器とのうちの少なくともいずれか１つは前記キャビティに挿入され得る。
別の実施態様の半導体装置において、前記パッケージ基板は前記半導体チップの下面を開放する開放ホールを含み、前記サーミスタは前記開放ホールに挿入され、ソルダバンプは前記半導体チップに前記サーミスタを接続することができる。
【０００９】
別の実施態様の半導体装置において、前記半導体チップをモールディングするモールディング膜と、前記モールディング膜と前記半導体チップとの間に配置されたヒートスプレッダとをさらに含み、前記ヒートスプレッダは前記半導体チップで発生した熱を放出することができる。
別の実施態様の半導体装置において、前記ヒートスプレッダは、前記半導体チップを囲み、かつ前記パッケージ基板に接続され、前記パッケージ基板は、前記パッケージ基板を貫通して前記ヒートスプレッダに接続される熱ビアを設け、前記熱ビアは前記熱の放出経路を提供できる。
別の実施態様の半導体装置において、前記半導体チップの上に配置されたヒートスプレッダをさらに包含できる。
別の実施態様の半導体装置において、前記パッケージ基板が実装されるモジュール基板と、前記モジュール基板の温度を測定するモジュールサーミスタと、前記モジュールサーミスタに接続された第２抵抗器と、をさらに包含できる。
【００１０】
本発明のさらに別の実施態様による半導体装置は、パッケージ基板の上に半導体チップが実装された半導体パッケージを含み、前記パッケージ基板には温度測定装置が組み込まれ、前記温度測定装置は、負特性サーミスタと、前記サーミスタに接続され、前記温度に関係なく抵抗が一定な抵抗器とを含み、前記半導体チップには温度制御回路が内蔵され、前記温度制御回路は、前記負特性サーミスタから抵抗値を受信して前記抵抗値と基準抵抗値とを基準に前記半導体チップへ印加される電力を増大させ得る。
【００１１】
さらに別の実施態様による半導体装置において、前記温度制御回路は、前記負特性サーミスタの抵抗値が前記基準抵抗値より低い場合に、前記電力を減少させ得る。
さらに別の実施態様による半導体装置において、前記温度制御回路は、前記温度測定装置へ電源電圧を印加する電力供給部と、前記負特性サーミスタに電気的に接続され、前記負特性サーミスタの抵抗値を受信して前記抵抗値をデジタル信号に変換するアナログ−デジタル変換器と、前記アナログ−デジタル変換器に電気的に接続され、前記デジタル信号を受信して前記デジタル信号を基準に前記半導体チップへ印加される前記電力を調節する処理部と、を包含できる。
【００１２】
本発明の変形実施態様による半導体装置は、パッケージ基板の上に半導体チップが実装された半導体パッケージを含み、前記パッケージ基板には温度測定装置が組み込まれ、前記温度測定装置は、前記半導体チップの温度を測定する負特性サーミスタと、前記サーミスタに電気的に接続され、温度に関係なく抵抗が一定な抵抗器とを含み、前記半導体チップには温度制御回路が内蔵され、前記温度制御回路は、前記サーミスタによって測定された前記温度が基準温度より高い場合に、前記半導体チップの動作速度を減少させ得る。
本変形実施態様による半導体装置において、前記温度制御回路は、前記サーミスタによって測定された前記温度が前記基準温度より低い場合に、前記半導体チップの動作速度を高くすることができる。
【００１３】
本発明の別の変形実施態様による半導体装置は、パッケージ基板に組み込まれ、温度に関係なく抵抗が一定な抵抗器に接続された負特性サーミスタを含む温度測定装置と、前記温度測定装置に電気的に接続されて前記温度測定装置へ電源電圧を印加する電力供給部、前記負特性サーミスタに電気的に接続されて前記負特性サーミスタの抵抗値を受信して前記抵抗値をビット信号に変換するアナログ−デジタル変換器、及び前記アナログ−デジタル変換器に電気的に接続されて前記ビット信号を受信する処理部、を含む内蔵温度制御回路を有する、前記パッケージ基板の上に実装される半導体チップと、前記パッケージ基板と前記半導体チップとの間に配置されて前記半導体チップを前記パッケージ基板に電気的に接続する接続端子と、前記半導体チップをモールディングするモールディング膜とを包含できる。
【００１４】
別の変形実施態様による半導体装置において、前記負特性サーミスタは、第１電極と第２電極との間に配置された第１抵抗体を含み、前記抵抗器は、第３電極と第４電極との間に配置された第２抵抗体を含み、前記第２電極は前記第３電極に電気的に直列接続され得る。
別の変形実施態様による半導体装置において、前記第４電極は前記電力供給部に電気的に接続され、前記抵抗器は前記電力供給部から前記電源電圧を受信し、前記第１電極は接地され得る。
別の変形実施態様による半導体装置において、前記第１電極は前記アナログ−デジタル変換器に電気的に接続され、前記アナログ−デジタル変換器は前記負特性サーミスタの抵抗値を測定することができる。
【００１５】
別の変形実施態様による半導体装置において、前記パッケージ基板は、前記接続端子に接続される上部金属膜が配置された上面と該上面の反対面として外部端子が接続される下部金属膜が配置された下面とを有するコアと、前記コアに設けられ、前記負特性サーミスタ及び前記抵抗器が組み込まれる空間を有するホールとを包含できる。
別の変形実施態様による半導体装置において、前記負特性サーミスタは、前記半導体チップの温度をセンシングし、前記測定された温度に対応する抵抗値を前記アナログ−デジタル変換器に出力することができる。
別の変形実施態様による半導体装置において、前記処理部は、前記抵抗値を受信し、前記抵抗値が基準抵抗値より高い場合、前記半導体チップへ印加される電力を増大させて前記半導体チップの動作速度を高くし、前記抵抗値が前記基準抵抗値より低い場合、前記半導体チップへ印加される前記電力を減少させて前記半導体チップの動作速度を低くすることができる。
【００１６】
本発明の実施態様による半導体装置の温度制御方法は、抵抗器に接続された前記負特性サーミスタを利用して半導体チップの温度を測定する段階と、前記測定された温度に対応する抵抗値を前記負特性サーミスタから出力する段階と、前記抵抗値及び基準抵抗値を基準に前記半導体チップへ印加される電力を変化させる段階とを包含できる。
【００１７】
本実施態様による方法において、前記電力を変化させる段階は、前記抵抗値が前記基準抵抗値より高い場合、前記半導体チップへ印加される前記電力を増大させる段階と、前記抵抗値が前記基準抵抗値より低い場合、前記半導体チップへ印加される前記電力を減少させる段階とを包含できる。
本実施態様による方法において、前記電力を増大させる段階は、前記半導体チップの動作速度を高くする段階を含み、前記電力を減少させる段階は、前記半導体チップの前記動作速度を低くする段階を包含できる。
本実施態様による方法において、前記抵抗器は前記負特性サーミスタの自己発熱を低くすることができる。
本実施態様による方法において、前記抵抗値をアナログ−デジタル変換器へ伝達する段階と、前記アナログ−デジタル変換器を利用して前記抵抗値をデジタル信号に変換する段階と、前記デジタル信号を処理部へ伝達する段階とをさらに含み、前記半導体チップへ印加される電力を変化させる段階は前記処理部によって実行されることを包含できる。
【００１８】
本発明の別の実施態様による半導体装置の温度制御方法は、抵抗器に電気的に接続された負特性サーミスタを利用して半導体チップの温度を測定する段階と、前記サーミスタ温度及び基準温度を基準に前記半導体チップへ印加される電力を変化させる段階とを包含できる。
別の実施態様による方法において、前記電力を変化させる段階は、前記サーミスタ温度が前記基準温度より高い場合、前記半導体チップへ印加される前記電力を減少させる段階と、前記サーミスタ温度が前記基準温度より低い場合、前記半導体チップへ印加される前記電力を増大させる段階とを包含できる。
別の実施態様による方法において、前記サーミスタ温度に対応する信号をアナログ−デジタル変換器へ伝達する段階と、前記アナログ−デジタル変換器を利用して前記サーミスタ温度に対応する前記信号をデジタル信号に変換する段階と、前記デジタル信号を処理部へ伝達する段階とをさらに含み、前記半導体チップへ印加される電力を変化させる段階は前記処理部によって実行されることを包含できる。
【００１９】
別の実施態様による半導体パッケージは、パッケージ基板に接続されたサーミスタから出力された値を基準に半導体チップへ印加される電力を調節する処理部を含み、前記電力は第１電力から第２電力に調節され、前記第１及び第２電力は０Ｗより大きくなり得る。
別の実施態様の半導体パッケージにおいて、前記サーミスタに接続された抵抗器をさらに含み、前記抵抗器は、第１電極と、第２電極と、前記第１電極と前記第２電極との間の抵抗要素とを包含できる。
別の実施態様の半導体パッケージにおいて、前記サーミスタを前記処理部に接続する変換部をさらに含み、前記変換部は前記サーミスタの前記出力値をデジタル信号に変換し、前記処理部は前記デジタル信号を受信して前記デジタル信号が前記半導体チップの前記温度が所望温度より低いことを表す場合、前記半導体チップへ印加される前記電力を増大させ、前記デジタル信号が前記半導体チップの前記温度が前記所望温度より高いことを表す場合、前記半導体チップへ印加される前記電力を減少させ得る。
【００２０】
別の実施態様の半導体パッケージにおいて、前記サーミスタに接続された抵抗器をさらに含み、前記抵抗器と前記サーミスタとのうちの少なくともいずれか１つは基板に組み込まれ得る。
別の実施態様の半導体パッケージにおいて、前記サーミスタに接続された抵抗器をさらに含み、前記抵抗器と前記サーミスタとのうちの少なくともいずれか１つは基板の上に配置され得る。
別の実施態様の半導体パッケージにおいて、前記サーミスタに接続された抵抗器をさらに含み、前記抵抗器と前記サーミスタとのうちの少なくともいずれか１つは前記半導体チップの上に配置され得る。
【発明の効果】
【００２１】
本発明の実施態様によれば、温度センサーであるサーミスタがパッケージ基板に組み込まれ（エンベッデッドされ）サーミスタの発熱を防止する抵抗器をさらに包含することによって半導体パッケージの温度をさらに正確かつ精密に測定することができる。さらに、温度制御回路が半導体チップに内蔵されることによって、半導体パッケージ自体の動作によって半導体パッケージの温度を測定することができる。これにしたがって、縮小された大きさを有し、信頼性が優れた半導体パッケージを実現できるという効果がある。
【図面の簡単な説明】
【００２２】
【図１Ａ】図１Ａは本発明の一実施形態による半導体パッケージを示した断面図である。
【図１Ｂ】図１Ｂは図１Ａの一部を示した模式図である。
【図１Ｃ】図１Ｃは図１Ａの別の一部を示した回路図である。
【図２Ａ】本発明の実施形態による半導体パッケージにおける出力電圧を示したグラフである。
【図２Ｂ】本発明の実施形態による半導体パッケージにおける温度制御方法を示すフローチャートである。
【図２Ｃ】本発明の実施形態による温度制御方法によって制御された半導体パッケージの温度を示したグラフである。
【図２Ｄ】図２Ｃの一部を示したグラフである。
【図３Ａ】本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。
【図３Ｂ】本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。
【図３Ｃ】本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。
【図３Ｄ】本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。
【図３Ｅ】本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。
【図３Ｆ】本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。
【図４Ａ】本発明の別の実施形態による半導体パッケージを示した断面図である。
【図４Ｂ】本発明の別の実施形態による半導体パッケージを示した断面図である。
【図４Ｃ】本発明の別の実施形態による半導体パッケージを示した断面図である。
【図４Ｄ】本発明の別の実施形態による半導体パッケージを示した断面図である。
【図４Ｅ】本発明の別の実施形態による半導体パッケージを示した断面図である。
【図４Ｆ】本発明の別の実施形態による半導体パッケージを示した断面図である。
【図４Ｇ】本発明の別の実施形態による半導体パッケージを示した断面図である。
【図４Ｈ】本発明の別の実施形態による半導体パッケージを示した断面図である。
【図４Ｉ】本発明の別の実施形態による半導体パッケージを示した断面図である。
【図４Ｊ】本発明の別の実施形態による半導体パッケージを示した断面図である。
【図４Ｋ】本発明の別の実施形態による半導体パッケージを示した断面図である。
【図４Ｌ】図４Ｋの一部を示した回路図である。
【図５Ａ】本発明の実施形態による半導体パッケージを具備する携帯電話モジュールを示したブロック図である。
【図５Ｂ】図５Ａの変形形態を示したブロック図である。
【図６Ａ】本発明の実施形態による半導体パッケージを具備するコンピューターボードを示したブロック図である。
【図６Ｂ】図６Ａの一部を示したブロック図である。
【発明を実施するための形態】
【００２３】
以下、本発明による半導体装置及びその温度制御方法を添付した図面を参照して詳細に説明する。
本発明と従来技術とを比較した長所は添付された図面を参照した詳細な説明と特許請求の範囲とを通じて明確になり得る。特に、本発明は特許請求の範囲で明確に請求される。しかしながら、本発明は添付された図面と関連して次の詳細な説明を参照することによって最もよく理解できる。図面において、同一の参照符号は多様な図面を通じて同一の構成要素を示す。
【００２４】
（半導体パッケージの実施形態）
図１Ａは本発明の一実施形態による半導体パッケージを示した断面図である。図１Ｂは図１Ａの一部を示した模式図である。図１Ｃは図１Ａの別の一部を示した回路図である。
図１Ａを参照すれば、半導体パッケージ１０は、パッケージ基板１００と、パッケージ基板１００の上に実装された半導体チップ１５０とを包含できる。半導体パッケージ１０は、半導体チップ１５０をモールディングするモールディング膜１８０をさらに包含できる。半導体パッケージ１０は、パッケージ１０の温度を測定できる装置１１０と、この装置１１０で測定された温度に基づいて半導体パッケージ１０の温度を所望（又は適正）水準に制御できる温度制御回路１５１とを包含できる。半導体パッケージ１０の温度は、半導体チップ１５０の動作によって発生した熱に最も依存する。
【００２５】
本明細書中での半導体パッケージ１０の温度とは、広義では、半導体チップ１５０、パッケージ基板１００及びモールディング膜１８０の温度、即ち、半導体パッケージ１０自体の温度をいう。狭義では、半導体パッケージ１０の温度は半導体チップ１５０の温度を指すと解釈する。
温度測定装置１１０は半導体パッケージ１０の温度を測定でき、温度制御回路１５１は半導体チップ１５０の動作速度を適切に制御することによって半導体チップ１５０の温度を所望（又は適正）水準に維持（又は実質的に維持）させ得る。半導体チップ１５０の温度を所望（又は適正）水準に維持させるために温度測定装置１１０及び温度制御回路１５１を含む半導体パッケージ１０は、誤作動及び／又は動作停止が減少されるか、又は抑制されてデータ損失が防止されるか、又は抑制され得り、データ処理速度が所望する及び／又は信頼性ある水準に維持され得るので、高い水準の信頼性が確保できる。以下で、半導体パッケージ１０の構造及び温度制御についてさらに詳細に説明する。
【００２６】
本実施形態をこれに限定することではない一例として、パッケージ基板１００は、両面コーティングされた絶縁性コア１０１と、コア１０１の上面に配置された複数個の上部金属膜１０７ａと、コア１０１の下面に配置された複数個の下部金属膜１０７ｂとを含む印刷回路基板ＰＣＢであり得る。少なくとも１つの上部金属膜１０７ａは、少なくとも１つの下部金属膜１０７ｂと電気的に接続され得る。例えば、コア１０１は貫通ビア１１１を包含でき、貫通ビア１１１は、上部金属膜１０７ａと下部金属膜１０７ｂとを電気的に接続することができる。少なくとも１つ以上の下部金属膜１０７ｂにソルダボール１７０が付着され得る。ソルダボール１７０は外部端子として機能することができる。ソルダボール１７０は、半導体パッケージ１０を他の電気的装置、例えばメーンボードやモジュールボードに電気的に接続することができる。パッケージ基板１００は、コア１０１の上面の上に複数個の上部金属膜１０７ａの間でパターニングされたレジスト又はプリプレグ１０５をさらに包含できる。さらに、パッケージ基板１００は、コア１０１の下面の上に複数個の下部金属膜１０７ｂの間でパターニングされたレジスト又はプリプレグ１０５をさらに包含できる。
【００２７】
半導体チップ１５０で発生した熱は、モールディング膜１８０及び／又はパッケージ基板１００を通じて放出され得る。半導体チップ１５０の温度をできるだけ正確に測定するために、本実施形態をこれに限定することではない一例として、温度測定装置１１０はパッケージ基板１００に組み込まれ（ｅｍｂｅｄ）得る。例えば、パッケージ基板１００は、コア１０１の一部が除去されて形成された少なくとも１つの貫通ホール１０４を包含でき、温度測定装置１１０はその貫通ホール１０４内に挿入され得る。温度測定装置１１０をパッケージ基板１００に組み込むことによって、パッケージ基板１００の実装面積をさらに拡大させ得り、半導体パッケージ１０の大きさを縮小させ得る。
【００２８】
温度測定装置１１０は、半導体チップ１５０で発生した熱を感知するサーミスタ１２０を包含できる。サーミスタ１２０は、感知した温度が半導体パッケージ１０の温度を表すように、例えば半導体チップ１５０のセンターの下に配置され得る。サーミスタ１２０（ｔｈｅｒｍｉｓｔｏｒ）は、その抵抗が温度にしたがって変わる一種の抵抗器（ｒｅｓｉｓｔｏｒ）を包含できる。本実施形態をこれに限定しない一例として、サーミスタ１２０は、遷移金属の酸化物、セラミック、又はポリマーで構成され得る。本実施形態によれば、サーミスタ１２０の抵抗が温度にしたがって線型的（又は概ね線形的）に変わり、抵抗と温度との関係は下記の数式１のように表される。
【００２９】
【数１】
0005931417.tif 000002
【００３０】
上の数式１で、△Ｒは抵抗の変化量（ｃｈａｎｇｅ  ｉｎ  ｒｅｓｉｓｔａｎｃｅ）、ｋは１次抵抗温度係数（ｆｉｒｓｔ−ｏｒｄｅｒ  ｔｅｍｐｅｒａｔｕｒｅ  ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  ｒｅｓｉｓｔａｎｃｅ）、及び△Ｔは温度変化量（ｃｈａｎｇｅ  ｉｎ  ｔｅｍｐｅｒａｔｕｒｅ）である。
サーミスタ１２０は抵抗温度係数ｋにしたがって大きく２つの種類に区分することができる。例えば、サーミスタ１２０は、ｋ＞０である場合の正特性サーミスタ（ＰＴＣ：Ｐｏｓｉｔｉｖｅ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｅｆｆｉｃｉｅｎｔ  ｔｈｅｒｍｉｓｔｏｒ）と、ｋ＜０である場合の負特性サーミスタ（ＮＴＣ：Ｎｅｇａｔｉｖｅ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｅｆｆｉｃｉｅｎｔ  ｔｈｅｒｍｉｓｔｏｒ）とに区分され得る。正特性サーミスタ（ＰＴＣ）において、温度が上がると、抵抗が大きくなる。負特性サーミスタ（ＮＴＣ）において、温度が上がると、抵抗が小さくなる。本発明による実施形態によれば、サーミスタ１２０は、正特性サーミスタ（ＰＴＣ）と負特性サーミスタ（ＮＴＣ）とのうちのいずれか１つ、例えば負特性サーミスタ（ＮＴＣ）であり得る。
【００３１】
サーミスタ１２０に電流が流れれば、サーミスタ１２０で熱が発生してサーミスタ１２０の温度が周囲に比べてさらに高く上昇する可能性がある。このようなサーミスタ１２０の自己発熱（ｓｅｌｆ−ｈｅａｔｉｎｇ）を補正しなければ、例えば、半導体パッケージ１０の温度測定の時、サーミスタ１２０にエラーが発生し得る。本発明の実施形態によれば、温度測定装置１１０は、サーミスタ１２０の自己発熱効果を減らすことができる抵抗器１３０をさらに包含できる。抵抗器１３０は、サーミスタ１２０と異なり、抵抗温度係数ｋが概ね０に近いので、温度による抵抗変化が無いか、又は概ね無い。抵抗器１３０は可変抵抗器（ｖａｒｉａｂｌｅ  ｒｅｓｉｓｔｏｒ）を包含できる。サーミスタ１２０と抵抗器１３０との電気的接続関係、及びサーミスタ１２０によって発生した発熱量に対する抵抗器１３０の影響に対しては詳細に後述される。
【００３２】
図１Ａに示したように、半導体チップ１５０は、電気的接続媒介体、例えばボンディングワイヤー又は、本実施形態をこれに限定することではない一例として、上部金属膜１０７ａと接続される複数個のソルダバンプ１６０とを媒介にパッケージ基板１００と電気的に接続され得る。半導体チップ１５０は、メモリーチップ、ロジックチップ、及び／又ははその組合せであり、これは本実施形態をこれに限定することではない。本実施形態によれば、半導体チップ１５０は、温度制御回路１５１を含むロジックチップ、例えば中央処理装置ＣＰＵであり得る。他の例として、半導体チップ１５０は、温度制御回路１５１を含むメモリーチップ、又はメモリー回路とロジック回路とが統合されたチップであり得る。半導体チップ１５０は、温度測定装置１１０と電気的に接続された温度制御回路１５１を内蔵することができる。
【００３３】
温度制御回路１５１は、温度測定装置１１０の動作に必要とする電力を提供する電力供給部１５７と、温度測定装置１１０で測定された温度に対応するアナログ信号（例えば電圧）を受信してデジタル信号に変換して出力する変換部１５５と、前記デジタル信号を変換部１５５から受信し、その受信したデジタル信号に基づいて発熱源１５９を制御する処理部１５３とを包含できる。
変換部１５５は、例えばアナログ−デジタル変換器（ＡＤＣ）を包含できる。発熱源１５９は、半導体チップ１５０内部の特定回路又は半導体チップ１５０自体を包含できる。便宜上、図１Ａでは、発熱源を図面符号１５９に示されたブロックで表示した。処理部１５３は、半導体パッケージ１０の温度が基準温度より高い場合、半導体チップ１５０の動作速度が低くなるように制御することができる。反対に、処理部１５３は、半導体パッケージ１０の温度が基準温度より低い場合、半導体チップ１５０の動作速度を調節して半導体チップ１５０の動作速度が高くなるように、例えば半導体チップ１５９の高い速度、又は最高速度に動作するように制御することができる。
【００３４】
本明細書中で、“基準温度”とは、半導体パッケージ１０の異常動作、例えば誤作動が生じない、又は実質的に生じない最高の温度、例えば半導体パッケージ１０が安定的に又は実質的に安定的に動作できる許容温度の上限線やそれ以上の温度を意味することができる。
本実施形態をこれに限定しない一例として、温度測定装置１１０はパッケージ基板１００に組み込まれ、温度制御回路１５１は半導体チップ１５０に内蔵され得る。半導体パッケージ１０の温度は半導体パッケージ１０の動作を通じて制御され得る。
【００３５】
図１Ｂを図１Ａと共に参照すれば、サーミスタ１２０は、２つの金属電極１２１，１２２の間にセラミック又はポリマーで構成された抵抗体１２３を包含できる。サーミスタ１２０は、遷移金属酸化物、例えばニッケル酸化物、コバルト酸化物、マンガン酸化物、鉄酸化物又はこれらの組合せを含む抵抗体１２３を有する負特性サーミスタ（ＮＴＣ）であり得る。他の例として、サーミスタ１２０は、チタン酸バリウムを含むか、又は炭素粉末と有機バインダー（ｂｉｎｄｅｒ）とでなされた抵抗体１２３を有する正特性サーミスタ（ＰＴＣ）であり得る。
【００３６】
抵抗器１３０の構造は、２つの金属電極１３１，１３２の間に金属及び／又は絶縁体で構成された抵抗体１３３を包含できる。本実施形態をこれに限定しない一例として、抵抗体１３３は、炭素、セラミック伝導体（例えば、ＴａＮ、ＰｂＯ、ＲｕＯ２、ＮｉＣｒ）、金属、金属酸化物等を包含できる。他の例として、サーミスタ１２０と抵抗器１３０とのうちの少なくともいずれか１つの構造は、複数個の電極の間に複数個の抵抗体が挿入された多層構造を包含できる。
パッケージ基板１００内にサーミスタ１２０は垂直状態に、抵抗器１３０は水平状態に組み込まれ得る。例えば、サーミスタ１２０は、その電極１２１，１２２が上下に位置してサーミスタ１２０内部で電流の主な流れが垂直になる垂直状態に、これと異なり、抵抗器１３０はその電極１３１，１３２が左右に位置して抵抗器１３０内部で電流の主な流れが水平になる水平状態に組み込まれ得る。しかしながら、本実施形態はこれに限定されず、サーミスタ１２０及び／又は抵抗器１３０は垂直及び水平状態の間の回転状態に組み込まれ得る。
【００３７】
図１Ｃを図１Ｂと共に参照すれば、サーミスタ１２０と抵抗器１３０とは直列接続され、温度測定装置１１０はその両端が電力供給部１５７と接続され得る。例えば、サーミスタ１２０の第２電極１２２は、抵抗器１３０の第１電極１３１に接続されて、サーミスタ１２０と抵抗器１３０とは直列接続され得る。抵抗器１３０の第２電極１３２は、電力供給部１５７の一端と接続され、そしてサーミスタ１２０の第１電極１２１は、電力供給部１５７の他端と接続され得る。温度測定装置１１０は電力供給部１５７から電源電圧Ｖｃｃを受信する。処理部１５７は、動作電力を提供してサーミスタ１２０によって半導体パッケージ１０の温度を測定することができる。
サーミスタ１２０は温度にしたがって変わる抵抗特性を有する。このような特性のため、電源電圧Ｖｃｃの印加によってサーミスタ１２０に電流が流れれば、初期には限定された電流が流れるが、その電流によってサーミスタ１２０は自己発熱（ｓｅｌｆ−ｈｅａｔｉｎｇ）することになってサーミスタ１２０自身の抵抗が小さくなり得る。
もし、抵抗器１３０が無い場合、サーミスタ１２０の発熱量Ｐｗｉｔｈｏｕｔ＿ｒｅｓｉｓｔｏｒは下記の数式２に表される。
【００３８】
【数２】
0005931417.tif 000003
【００３９】
上記の数式２で、ＲＴｈｅｒｍｉｓｔｏｒはサーミスタ１２０の抵抗であり、Ｖｃｃは電源電圧である。
数式２と異なり、本実施形態のように抵抗器１３０がある場合、サーミスタ１２０の発熱量Ｐｗｉｔｈ＿ｒｅｓｉｓｔｏｒは下記の数式３に表される。
【００４０】
【数３】
0005931417.tif 000004
【００４１】
上記の数式３で、ＲＲＬは抵抗器１３０の抵抗である。
数式３を数式２で割った値は、下記の数式４で分かるように１より低い（及び／又は著しく低い）値を有することができる。
【００４２】
【数４】
0005931417.tif 000005
【００４３】
言い換えれば、抵抗器１３０がある時の発熱量Ｐｗｉｔｈ＿ｒｅｓｉｓｔｏｒは、抵抗器１３０が無い時の発熱量Ｐｗｉｔｈｏｕｔ＿ｒｅｓｉｓｔｏｒに比べて低いか、（及び／又は顕著に）低くなり得る。抵抗器１３０の抵抗ＲＲＬが大きいほど発熱量はさらに減少され得る。本実施形態によれば、温度測定装置１１０は、１つ（又は１つ以上の）抵抗器１３０をさらに含むことによって、サーミスタ１２０の自己発熱による温度測定の誤謬を相殺することができる。
サーミスタ１２０で測定された温度は、アナログ信号である出力電圧Ｖｏｕｔに与えられる。変換部１５５は、出力電圧Ｖｏｕｔをアナログ信号からデジタル信号に変換することができる。処理部１５３は、変換部１５５からデジタル信号を受信し得る。出力電圧Ｖｏｕｔは下記の数式５に表される。
【００４４】
【数５】
0005931417.tif 000006
【００４５】
図２Ａは、本発明の実施形態による半導体パッケージにおける出力電圧を示したグラフである。図２Ｂは、本発明の実施形態による半導体パッケージにおける温度制御方法を示すフローチャートである。図２Ｃは、本発明の実施形態による温度制御方法によって制御された半導体パッケージの温度を示したグラフである。図２Ｄは図２Ｃの一部を示したグラフである。
図２Ａを参照すれば、半導体パッケージ１０の温度が高いほど、出力電圧Ｖｏｕｔは低くなり得る。本実施形態によれば、Ｉ線は、電源電圧Ｖｃｃが１．８Ｖであり、抵抗器１３０の抵抗ＲＲＬが１ｋΩである時の、サーミスタ１２０の出力電圧Ｖｏｕｔを示し、ＩＩ線は、電源電圧Ｖｃｃが１．８Ｖであり、抵抗器１３０の抵抗ＲＲＬが１０ｋΩの場合である。出力電圧Ｖｏｕｔが与えられれば、半導体パッケージ１０の温度が推定され得る。変換部１５５が１２ビット（ｂｉｔ）ＡＤＣである場合、０〜１．８Ｖ範囲の出力電圧Ｖｏｕｔを２１２（＝４０９６）段階に分けて出力し、処理部１５３がこれらビット段階を読み出して半導体パッケージ１０の温度として認識できる。本実施形態によれば、温度測定範囲を高温（例えば、本実施形態をこれに限定しない一例として、８０℃）以上に拡大でき、温度測定の精度（ａｃｃｕｒａｃｙ）及び／又は正確度（ｐｒｅｃｉｓｉｏｎ）は約±１℃であり得る。
【００４６】
図２Ｂを図１Ａと共に参照すれば、本発明による実施形態によれば、温度測定装置１１０を利用して半導体パッケージ１０の温度を測定することができる（Ｓ１００）。そして、温度制御回路１５１を利用してサーミスタ１２０の温度（抵抗）を基準温度（抵抗）と比較することができる（Ｓ１２０）。前記温度（抵抗）比較は処理部１５３が担当する。
半導体チップ１５０の動作によって発生した熱はサーミスタ１２０でセンシングされ、センシングされた温度にしたがってサーミスタ１２０の抵抗値が変わることになる。サーミスタ１２０が負特性サーミスタ（ＮＴＣ）である場合、半導体パッケージ１０の温度が基準点以上に上昇すれば、サーミスタ１２０の抵抗は基準（ターゲット）抵抗、例えば基準（ターゲット）温度でのサーミスタ１２０の抵抗以下に下降できる。“サーミスタ１２０の抵抗が基準点より低い”ということは“半導体パッケージ１０の温度が基準点より高い”ということを意味することができる。これと反対に、“サーミスタ１２０の抵抗が基準点より高い”ということは“半導体パッケージ１０の温度が基準点より低い”ということを意味することができる。
【００４７】
サーミスタ１２０の温度が半導体パッケージ１０の温度を表せるので、サーミスタ１２０の温度（抵抗）が基準温度（抵抗）より高い高温（低抵抗）状態であれば、これは半導体パッケージ１０が過熱したことを意味することができる。処理部１５５は、半導体パッケージ１０がオーバヒーティング（ｏｖｅｒｈｅａｔｉｎｇ）したことを示す温度（抵抗）を受信して、発熱源１５９へ印加される電力を減少させて半導体チップ１５０の動作速度を低くすることができる（Ｓ１３０）。処理部１５３は、発熱源１５９へ印加される電力を０Ｗ、又はそれ以下に低くすることができる。反対に、サーミスタ１２０の温度（抵抗）が基準温度（抵抗）によって比べて低い低温（高抵抗）状態であれば、これは半導体パッケージ１０の温度が基準点以下に低いことを意味することができる。これにしたがって、処理部１５５は、半導体パッケージ１０がアンダーヒーティング（ｕｎｄｅｒｈｅａｔｉｎｇ）したことを示す温度（抵抗）を受信して、発熱源１５９へ印加される電力を増加させて半導体チップ１５０の動作速度を高くすることができる（Ｓ１３０）。
【００４８】
図２Ｃを参照すれば、半導体パッケージ１０の温度を適切に（及び／又は望ましく）制御しなければ、基準温度、本発明をこれに限定することではない一例として、１０５乃至１１０℃以上に上昇することになって誤作動や動作停止等のような不良が発生してしまう（ＩＩＩ）。しかしながら、本実施形態によれば、適切に（及び／又は望ましく）制御でき、及び／又は半導体パッケージ１０の温度は基準温度以下に維持され得る（ＩＶ）。例えば、サーミスタ１２０の温度（抵抗）によって半導体チップ１５０へ印加される電力を減少させるか、又は増加させれば、図２ＣのＡ部分を拡大示した図２Ｄのように、半導体パッケージ１０の温度は、基準温度以下で変動（ｆｌｕｃｔｕａｔｉｏｎ）され得るが、基準温度以上に上昇しないので、半導体パッケージ１０の安定的な（及び／又は望ましい）動作を確保できる。
【００４９】
（方法実施形態）
図３Ａ乃至３Ｆは、本発明の一実施形態による半導体パッケージの製造方法を示した断面図である。
図３Ａを参照すれば、上面１０１ａとその反対面である下面１０１ｂとを含むコア１０１を提供し、コア１０１の一部を除去して貫通ホール１０４を形成できる。コア１０１は、本実施形態をこれに限定しない一例として、例えば強化繊維ガラスやエポキシ樹脂で製作できる。貫通ホール１０４を形成する以前に、又はその以後に、コア１０１の上面１０１ａに複数個の上部金属パターン１０２ａを形成し、下面１０１ｂに複数個の下部金属パターン１０２ｂを形成できる。金属パターン１０２ａ，１０２ｂは、金属、本実施形態をこれに限定しない一例として、例えば銅Ｃｕで形成できる。コア１０１は、コア１０１を貫通する少なくとも１つの貫通ビア１１１を包含できる。貫通ビア１１１は、複数の上部金属パターン１０２ａのうちの少なくともいずれか１つを複数の下部金属パターン１０２ｂのうちの少なくともいずれか１つに接続することができる。
【００５０】
図３Ｂを参照すれば、コア１０１を支持基板１０９の上に載置させ、貫通ホール１０４内にサーミスタ１２０と抵抗器１３０とを挿入することができる。サーミスタ１２０と抵抗器１３０とは、コア１０１の厚さと、上部金属パターン１０２ａの厚さと、下部金属パターン１０２ｂの厚さとの和と同一であるか、又はさらに小さい厚さを有することができる。支持基板１０９は、一例として絶縁性基板及び／又はテープであり得り、コア１０１の下面１０１ｂの上に接着剤を利用して支持基板１０９を付着できる。コア１０１の上面１０１ａをレジスト又はプリプレグ１０５ａにコーティングすることができる。プリプレグ１０５ａは、貫通ホール１０４内へ浸透してサーミスタ１２０と抵抗器１３０とを囲む。
サーミスタ１２０は、第１及び第２電極１２１，１２２の間に配置された抵抗体１２３を包含できる。同様に、抵抗器１３０は、第１及び第２電極１３１，１３３の間に配置された抵抗体１３３を包含できる。サーミスタ１２０と抵抗器１３０とのうちの少なくともいずれか１つは、垂直状態、水平状態、又は垂直及び水平状態の間の回転状態に貫通ホール１０４によって挿入され得る。例えば、サーミスタ１２０は垂直状態に、抵抗器１３０は水平状態に挿入され得る。
【００５１】
図３Ｃを参照すれば、支持板１０９を除去し、コア１０１の下面１０１ｂをプリプレグ１０５ｂにコーティングすることができる。コア１０１はプリプレグ１０５によって両面コーティングされ得る。プリプレグ１０５の一部を除去して複数の上部金属パターン１０２ａの間に複数の上部開口１０６ａと、複数の下部金属パターン１０２ｂの間に複数の下部開口１０６ｂとを形成できる。サーミスタ１２０の第１電極１２１は上部開口１０６ａによって、第２電極１２２は下部開口１０６ｂによって各々少なくとも一部が開放され得る。抵抗器１３０の第１電極１３１及び第２電極１３２は下部開口１０６ｂによって少なくとも一部が開放され得る。
【００５２】
図３Ｄを参照すれば、複数の上部金属膜１０７ａと複数の下部金属膜１０７ｂとを形成してパッケージ基板１００を形成できる。例えば、本実施形態をこれに限定しない一例として、金属の蒸着、プリンティング及び／又は電気鍍金で、上部開口１０６ａを通じて上部金属パターン１０２ａと接続する金属膜１０３ａを形成し、下部開口１０６ｂを通じて下部金属パターン１０２ｂと接続する金属膜１０３ｂを形成できる。これにしたがって、上部金属膜１０７ａが形成された上面１００ａと下部金属膜１０７ｂが形成された下面１００ｂとを含み、サーミスタ１２０と抵抗器１３０とを有する温度測定装置１１０が組み込まれたパッケージ基板１００を形成できる。複数の上部金属膜１０７ａのうちの少なくともいずれか１つは、複数の下部金属膜１０７ｂのうちの少なくともいずれか１つと貫通ビア１１１を通じて互いに接続され得る。
【００５３】
図３Ｅを参照すれば、パッケージ基板１００の上面１００ａの上に半導体チップ１５０を実装することができる。一例として、複数の上部金属膜１０７ａと連携する複数のソルダバンプ１６０を半導体チップ１５０とパッケージ基板１００との間に配置されるようにして、半導体チップ１５０をパッケージ基板１００の上面１００ａに実装することができる。半導体チップ１５０がパッケージ基板１００に実装されることによって、温度制御回路１５１は、ソルダバンプ１６０と金属膜１０７ａ，１０７ｂとの媒介の下に温度測定装置１１０と電気的に接続され得る。温度制御回路１５１は、図１Ａで既に言及されたように、温度測定装置１１０に電源を供給する電力供給部１５７と、温度測定装置１１０で測定された温度に対応するアナログ信号をデジタル信号に変換する変換部１５５と、デジタル信号を受信して発熱源１５９へ印加される電力を増加及び／又は減少させる処理部１５３とを包含できる。
【００５４】
図３Ｆを参照すれば、モールディング膜１８０を半導体チップ１５０の上に形成して半導体チップ１５０を外部環境から保護することができる。モールディング膜１８０は、本実施形態をこれに限定しない一例として、エポキシモールディングコンパウンド（ＥＭＣ）を硬化させて形成できる。本実施形態によれば、温度測定装置１１０が組み込まれたパッケージ基板１００の上に温度制御回路１５１が内蔵された半導体チップ１５０が実装され、モールディング膜１８０によってモールディングされた半導体パッケージ１０を形成できる。半導体パッケージ１０を外部電気的装置に接続できる外部端子としてソルダボール１７０をさらに形成できる。例えば、パッケージ基板１００の下面１００ｂに形成された複数の下部金属膜１０７ｂのうちの少なくとも１つに、少なくとも１つのソルダボール１７０を付着できる。
【００５５】
（半導体パッケージの実施形態）
図４Ａ乃至４Ｋは、本発明の実施形態による半導体パッケージを示した断面図である。図４Ｌは図４Ｋの一部を示した回路図である。以下の半導体パッケージは図１Ａの半導体パッケージと同一又は類似するので、互いに異なる点に対しては説明し、同一な点に対しては省略する。
図４Ａを参照すれば、半導体パッケージ１１は、図１Ａと異なるようにパッケージ基板１００に垂直状態に組み込まれた抵抗器１３０を包含できる。抵抗器１３０は、上部金属膜１０７ａを媒介に電力供給部１５７と電気的に接続され得る。
【００５６】
図４Ｂを参照すれば、半導体パッケージ１２は、パッケージ基板１００に組み込まれたサーミスタ１２０と、パッケージ基板１００の表面に実装された抵抗器１３０とを包含できる。サーミスタ１２０は、半導体チップ１５０の温度を測定するために半導体チップ１５０のセンターの下に組み込まれ得る。これにしたがって、サーミスタ１２０が示す温度（抵抗）は半導体チップ１５０の温度を表すことができる。抵抗器１３０は半導体チップ１５０の温度を測定するのにおいて、直接的な関係が無いので、パッケージ基板１００の上で半導体チップ１５０の外側に表面実装され得る。抵抗器１３０はパッケージ基板１００の“上面に”及び／又は“下面に”表面実装され得る。
【００５７】
図４Ｃを参照すれば、半導体パッケージ１３は、パッケージ基板１００の下面に陥没された状態に表面実装されたサーミスタ１２０を包含できる。パッケージ基板１００は、その下面にサーミスタ１２０が挿入され得る下部キャビティ１０８ｂを包含できる。パッケージ基板１００は、サーミスタ１２０を変換部１５５と電力供給部１５７とに電気的に接続できる上部コンタクト１０７ｃをさらに包含できる。本実施形態によれば、図４Ｃに示したように、サーミスタ１２０の交換が容易になり得る。抵抗器１３０は、パッケージ基板１１０を貫通する貫通ホール１０４’内に組み込まれ得る。他の例として、抵抗器１３０は、下部キャビティ１０８ｂ内に又はパッケージ基板１００の上に表面実装され得る。
【００５８】
図４Ｄを参照すれば、半導体パッケージ１４は、パッケージ基板１００の上面に陥没された状態に表面実装されたサーミスタ１２０を包含できる。パッケージ基板１００は、その上面にサーミスタ１２０が挿入され得る上部キャビティ１０８ａを包含できる。パッケージ基板１００は、サーミスタ１２０を抵抗器１３０と変換部１５５とに電気的に接続できる下部コンタクト１０７ｄをさらに包含できる。本実施形態によれば、図４Ｄに示したように、サーミスタ１２０は半導体チップ１５０に近接するので、半導体チップ１５０の温度をさらに正確に測定することができる。抵抗器１３０は、貫通ホール１０４’内に組み込まれるか、又は上部キャビティ１０８ｂ内に又はパッケージ基板１００の上に表面実装され得る。
【００５９】
図４Ｅを参照すれば、半導体パッケージ１５は、半導体チップ１５０の上に表面実装されたサーミスタ１２０’を包含できる。サーミスタ１２０’は他の実施形態に比べて比較的大きい大きさの薄膜形態であり得る。抵抗器１３０は、パッケージ基板１００に組み込まれるか、又は半導体チップ１５０又はパッケージ基板１００の上に表面実装され得る。本実施形態によれば、図４Ｅに示したように、抵抗器１３０は、半導体チップ１５０の上に表面実装されてサーミスタ１２０’に隣接して配置され得る。
【００６０】
図４Ｆを参照すれば、半導体パッケージ１６は、半導体チップ１５０と接続されたサーミスタ１２０を包含できる。一例として、サーミスタ１２０は、半導体チップ１５０に接続された（及び／又は直接接続された）ソルダバンプ１６２に接続（及び／又は直接接続）され得る。パッケージ基板１００は、サーミスタ１２０が挿入できる開放ホール１１４を包含できる。抵抗器１３０は、パッケージ基板１００の貫通ホール１０４’に組み込まれるか、又は半導体チップ１５０又はパッケージ基板１００の上に表面実装され得る。本実施形態によれば、図４Ｆに示したように、サーミスタ１２０が半導体チップ１５０に近接するので、半導体チップ１５０の温度をより直接に正確に測定でき、開放ホール１１４を通じて交換が容易になり得る。
【００６１】
図４Ｇを参照すれば、半導体パッケージ１７は、温度制御回路１５１が内蔵されていない半導体チップ１５０を包含できる。温度制御回路１５１は、半導体パッケージ１７の外部、例えば半導体パッケージ１７が実装されるボード（図５Ａの２００）に設けられる。他の例として、温度制御回路１５１の処理部１５３、変換部１５５及び電力供給部１５７のうちの少なくともいずれか１つは半導体チップ１５０に内蔵され、残りは半導体パッケージ１７の外部に設けられる。
【００６２】
図４Ｈを参照すれば、半導体パッケージ１８は、半導体チップ１５０の上に他の半導体チップ１９０が実装されたマルチチップパッケージであり得る。一例として、半導体チップ１５０は、中央処理装置ＣＰＵのようなロジックチップであり、半導体チップ１９０は、ＤＲＡＭ、ＳＲＡＭ、ＮＡＮＤ、若しくはＮＯＲフラッシュ、又はこれらの組合せのようなメモリーチップであり得る。半導体チップ１９０は、例えば半導体チップ１５０の上にソルダバンプ１９５を媒介に半導体チップ１５０と電気的に接続され得る。半導体チップ１９０は、貫通電極１９１を包含でき、フェイスダウン（ｆａｃｅ  ｄｏｗｎ）されて半導体チップ１５０の上にフリップチップボンディングされ得る。他の例として、半導体チップ１９０は、半導体チップ１５０の上にフェースアップ（ｆａｃｅ  ｕｐ）されて実装され、貫通電極１９１を通じて又はボンディングワイヤー（図示せず）を通じて半導体チップ１５０又はパッケージ基板１００と電気的に接続され得る。本実施形態によれば、サーミスタ１２０は、半導体チップ１５０，１９０の温度を測定し、温度制御回路１５１は、サーミスタ１２０が測定した温度に基づいて半導体チップ１５０，１９０の動作速度を独立的に又は統合的に制御することができる。
【００６３】
図４Ｉを参照すれば、半導体パッケージ１９は、半導体チップ１５０で発生した熱を外部へ放出させるヒートスプレッダ２００をさらに包含できる。ヒートスプレッダ２００は、半導体チップ１５０とモールディング膜１８０との間に配置され得る。一例として、ヒートスプレッダ２００は、半導体チップ１５０を囲むために適当に曲げられたプレート形態を有する金属（例えば、本実施形態をこれに限定しない一例として銅、アルミニウム）であり得、モールディング膜１８０はヒートスプレッダ２００を覆うことができる。熱は主にヒートスプレッダ２００に沿って移動し、パッケージ基板１００を通じて放出され得る。ヒートスプレッダ２００は、上部金属膜１０７ａと接続できるように拡張され得る。ヒートスプレッダ２００と接続される上部金属膜１０７ａを下部金属膜１０７ｂと接続させて熱を放出する経路を提供する熱ビア２１１がパッケージ基板１００にさらに提供され得る。ヒートスプレッダ２００は、半導体チップ１５０で発生した熱を効果的に放出して半導体パッケージ１９が基準温度以の上に過熱されることを減らすことができ、さらに半導体パッケージ１９の歪み（ｗａｒｐａｇｅ）現象を減らし得る。他の例として、ヒートスプレッダ２００は、パッケージ基板１００まで拡張しなく、ヒートスプレッダ２００へ伝達された熱はパッケージ基板１００を経ずに、半導体パッケージ１９外部へ放出され得る。
【００６４】
図４Ｊを参照すれば、半導体パッケージ２０は、半導体チップ１５０の上面に付着されたヒートスプレッダ２２０を包含できる。ヒートスプレッダ２２０は、半導体チップ１５０の上面に沿って水平延長されたプレート２２０ａと、プレート２２０ａから垂直突出した複数個の放熱ピン２２０ｂとを包含できる。複数個の放熱ピン２２０ｂによってヒートスプレッダ２２０はその表面積がさらに拡大されることによって大体に優れた放熱特性を有することができる。モールディング膜１８０は、半導体チップ１５０の上面を開放する形態に形成されて半導体チップ１５０の上面と同一レベルを有する開放モールディング膜（ｅｘｐｏｓｅｄ  ｍｏｌｄｉｎｇ  ｌａｙｅｒ）であり得る。半導体チップ１５０とヒートスプレッダ２２０との間にはＴＩＭ（ｔｈｅｒｍａｌ  ｉｎｔｅｒｆａｃｅ  ｍａｔｅｒｉａｌ）等のような接着膜２２２がさらに介在され得る。
【００６５】
図４Ｋを参照すれば、半導体パッケージ２１は、パッケージ基板１００に表面実装されたサーミスタ１２０ａ，１２０ｂと抵抗器１３０とを包含できる。サーミスタ１２０ａ，１２０ｂはパッケージ基板１００に表面実装されているので、組み込まれた場合に比べて外部環境の影響を相対的にさらに多く受けることがあり得る。したがって、半導体チップ１５０の温度測定において、誤謬を最少化するために、サーミスタ１２０ａ，１２０ｂはパッケージ基板１００の上面及び下面に各々表面実装され得る。
【００６６】
一例として、第１サーミスタ１２０ａはパッケージ基板１００の下面に表面実装されてパッケージ基板１００を通じて伝達される半導体チップ１５０の温度を測定し、第２サーミスタ１２０ｂはパッケージ基板１００の上面に表面実装されてモールディング膜１８０及び／又はパッケージ基板１００を通じて伝達される半導体チップ１５０の温度を測定することができる。第２サーミスタ１２０ｂは、パッケージ基板１００の上面で半導体チップ１５０に隣接されて表面実装され得る。他の例として、第１及び第２サーミスタ１２０ａ，１２０ｂのうちのいずれか１つは、パッケージ基板１００の上面又は下面に表面実装され、他の１つは半導体チップ１５０の上に表面実装され得る。抵抗器１３０は、パッケージ基板１００の上に表面実装されるか、又はパッケージ基板１００内に組み込まれ得る。
抵抗器１３０は、サーミスタ１２０ａ，１２０ｂと独立的に接続されるように複数個（例えば、２つ）提供され得、又は本実施形態の図４Ｋに示したように１つ提供されてサーミスタ１２０ａ，１２０ｂの全てと接続され得る。
【００６７】
図４Ｌを図４Ｋと共に参照すれば、１つの抵抗器１３０に２つのサーミスタ１２０ａ，１２０ｂが並列接続された温度測定装置１１０は、電力供給部１５７に電気的に接続されて電源電圧Ｖｃｃを受信できる。第１サーミスタ１２０ａは第１出力電圧Ｖｏｕｔ１を、第２サーミスタ１２０ｂは第２出力電圧Ｖｏｕｔ２を出力することができる。温度制御回路１５１は、第１出力電圧Ｖｏｕｔ１と第２出力電圧Ｖｏｕｔ２とのうちの高い温度を表す出力電圧を基準に発熱源１５９の動作速度を制御することができる。
【００６８】
（携帯電話モジュールの実施形態）
図５Ａは、本発明の実施形態による半導体パッケージを具備する携帯電話モジュールを示したブロック図である。図５Ｂは図５Ａの変形形態を示したブロック図である。
図５Ａを参照すれば、携帯電話モジュール１は、モジュール基板２００の上に実装された中央処理装置２１０、ベースバンドチップ２２０、高周波送信チップ２３０、高周波受信チップ２４０、及びメモリーチップ２５０を包含できる。これらチップ２１０〜２５０は全てモジュール基板２００の一面に又は両面に実装され得る。中央処理装置２１０は、通話又は無線インターネット等を使用するとき基地局と送受信する信号（例えば、ＣＤＭＡ信号）を生成し、解析する機能を主に遂行できる。さらに、中央処理装置２１０は、マルチメディアのためのオーディオ及びビデオ機能等の多様な機能を遂行できる。さらに、中央処理装置２１０は、キーパッド２８０から出力されたキー入力信号を受信でき、携帯電話の状態や動作過程等を視覚的に表示できる液晶表示装置ＬＣＤのような表示部２９０を制御することができる。メモリーチップ２５０は、中央処理装置２１０の制御動作に必要とするプログラム、電話番号、氏名、音楽ファイル、映像ファイル等のような情報を格納できるメモリー（例えば、本実施形態をこれに限定しない一例として、ＮＡＮＤ  Ｆｌａｓｈ、ＳＤＲＡＭ）を包含できる。高周波送信チップ２３０と高周波受信チップ２４０とは、アンテナ２７０を通じて基地局と高周波（ＲＦ）信号を送受信できる。送受信周波数を分離するデュプレクサ２６０がさらに包含され得る。ベースバンドチップ２２０はデジタル信号処理と呼処理（ｃａｌｌ  ｐｒｏｃｅｓｓｉｎｇ）等を担当できる。
【００６９】
前記各種のチップ２１０〜２５０は、上述した半導体パッケージ１０〜２１のいずれか１つと同一又は類似にパッケージングされてモジュール基板２００の上に実装され得る。一例として、図１Ａの半導体パッケージ１０と同一又は類似に、中央処理装置２１０は温度制御回路１５１と温度測定装置１１０ａとを包含でき、他のチップ２２０〜２５０は温度測定装置１１０ｂ〜１１０ｅを包含できる。温度測定装置１１０ａ〜１１０ｅの各々は図１Ａに示したようにサーミスタ１２０と抵抗器１３０とを包含できる。
【００７０】
他の例として、中央処理装置２１０の温度測定装置１１０ａは、サーミスタ１２０と抵抗器１３０とを含み、他のチップ２２０〜２５０の温度測定装置１１０ｂ〜１１０ｅの各々は、サーミスタ１２０を含み、抵抗器１３０は包含しないこともあり得る。この場合、チップ２２０〜２５０のサーミスタ１２０は、中央処理装置２１０の抵抗器１３０に共通に接続され得る。その他の例として、チップ２１０〜２５０の温度測定装置１１０ａ〜１１０ｅの各々は、サーミスタ１２０を含み、抵抗器１３０を包含しないこともあり得る。モジュール基板２００には抵抗器１３０ｆが設けられて各チップ２１０〜２５０のサーミスタ１２０が共通に接続され得る。その他の例として、温度制御回路１５１と温度測定装置１１０ａとは、中央処理装置２１０に設けられず、モジュール基板２００に組み込まれるか、又は表面実装され得る。
【００７１】
本実施形態によれば、携帯電話モジュール１の温度はチップレベルに制御することができる。例えば、複数のチップ２１０〜２５０のうちのいずれか１つのチップ、例えば中央処理装置２１０が基準温度以上に過熱された場合、温度制御回路１５１は、中央処理装置２１０の動作速度を低くして中央処理装置２１０の温度を基準温度以下に低くすることができる。他の例として、携帯電話のマルチタスキング動作によって携帯電話モジュール１が過熱される場合、特定機能を停止させ得る。一例として、メモリーチップ２５０に格納された音楽ファイル（例えば、ＭＰ３）が再生される間に携帯電話モジュール１の温度が非正常的に上昇する場合、温度制御回路１５１は通信機能を一時的に停止させて過熱現象を防止できる。
【００７２】
図５Ｂを参照すれば、携帯電話モジュール２は、温度測定装置１１０ｆが含まれたモジュール基板２００を包含できる。これ以外に、携帯電話モジュール２は、図５Ａの携帯電話モジュール１と同一であるか、又は実質的に類似であり得る。例えば、中央処理装置２１０は温度制御回路１５１と温度測定装置１１０ａとを含み、他のチップ２２０〜２５０は温度測定装置１１０ｂ〜１１０ｅを包含できる。温度測定装置１１０ａ〜１１０ｅの各々は、図１Ａと同一又は類似にサーミスタ１２０と抵抗器１３０とを含むか、又はサーミスタ１２０を含み、抵抗器１３０は包含しないこともあり得る。モジュール基板２００に設けられた温度測定装置１１０ｆは、サーミスタ１２０と抵抗器１３０とを含み、これら１２０，１３０のうちの少なくともいずれか１つはモジュール基板２００に組み込まれるか、又は表面実装され得る。温度測定装置１１０ｆは、比較的に熱が発生する位置、例えば中央処理装置２１０、ベースバンドチップ２２０、及び／又はメモリーチップ２５０に隣接配置され得る。
【００７３】
本実施形態によれば、図５Ｂに示したように、チップレベルのみでなく、モジュールレベルでも携帯電話モジュール２の温度が制御できる。一例として、モジュール基板２００の温度測定装置１１０ｆを通じて測定された温度を基準として中央処理装置２１０の温度制御回路１５１が作動して各種のチップ２２０〜２５０の動作速度を調節してモジュール基板２００の温度を調節することができる。前記モジュールレベルでの温度制御と同時に、図５Ａで既に上述したように、チップレベルでの温度も制御できる。
他の例として、中央処理装置２１０は温度制御回路１５１と温度測定装置１１０ａとを含み、他のチップ２２０〜２５０は温度測定装置１１０ｂ〜１１０ｅを包含しないこともあり得る。この場合にはモジュールレベルで携帯電話モジュール２の温度を制御することができる。
【００７４】
（コンピューターボード）
図６Ａは、本発明の実施形態による半導体パッケージを具備するコンピューターボードを示したブロック図である。図６Ｂは図６Ａの一部を示したブロック図である。
図６Ａを参照すれば、、コンピューターボード３は、メーンボード３００の上に実装されたコンピューターの全般的な動作を制御する中央処理装置３１０、主記憶場所を提供する少なくとも１つ以上のメモリーチップ３２２を具備するメモリーモジュール３２０、グラフィック処理を担当するグラフィックチップ３３０、補助記憶場所を提供する格納装置３４０、及びコンピューターの基本的なハードウェア（例えば、キーボード、モニター、格納装置）へのアクセスを制御するＲＯＭチップ３５０を包含できる。
【００７５】
前記装置３１０〜３４０は、上述した半導体パッケージ１０〜２１のうちのいずれか１つと同一又は類似にパッケージングされ得る。一例として、中央処理装置３１０は、温度制御回路１５１と温度測定装置１１０ａとを、他の装置３２０〜３４０は温度測定装置１１０ｂ〜１１０ｃを包含できる。中央処理装置３１０の温度測定装置１１０ａは、図１Ａと同一又は類似にサーミスタ１２０と抵抗器１３０とを含み、他の装置３２０〜３４０の温度測定装置１１０ｂ〜１１０ｃ各々は、サーミスタ１２０を、又はサーミスタ１２０と抵抗器１３０とを包含できる。前記例では、装置３１０〜３４０毎に温度制御が可能である。他の例として、メーンボード３００にサーミスタ１２０と抵抗器１３０とが含まれた温度測定装置１１０ｆが組み込まれるか又は表面実装され得る。この場合には装置３１０〜３４０及び／又はメーンボード３００毎に温度が制御できる。格納装置３４０としては、ハードディスクＨＤ又は本実施形態でのようにソリッドステートディスクＳＳＤを採用することができる。
【００７６】
図６Ｂを参照すれば、ＳＳＤ３４０は、ＳＳＤコントローラー１６２０、バッファーメモリー１６３０及びメモリー装置１６４０を含み、ホスト１６１０とインターフェイスできる。ＳＳＤコントローラー１６２０は、中央処理装置１６２１、ホストインターフェイス１６２２、バッファーマネージャー１６２３及びメモリーインターフェイス１６２４を包含できる。
【００７７】
中央処理装置１６２１は、ＳＳＤ３４０を駆動するためのファームウェア（ｆｉｒｍｗａｒｅ）によって読出し／書込み動作に必要とする多様な制御信号をホスト１６１０及びメモリーインターフェイス１６２４へ伝達し、バッファーメモリー１６３０又はメモリー装置１６４０に対するアクセス動作を遂行できる。ホストインターフェイス１６２２は、ホスト１６１０とＳＳＤ３４０との間の物理的接続を提供できる。バッファーマネージャー１６２３はバッファーメモリー１６３０の読出し及び書込み動作を制御することができる。例えば、バッファーメモリー１６３０は、充分なバッファーリング空間を提供するための同期式ＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  ＤＲＡＭ）を包含できる。メモリー装置１６４０は、格納空間を提供するために不揮発性メモリー、例えば、ＮＡＮＤフラッシュメモリー、ＮＯＲフラッシュメモリー、ＰＲＡＭ、ＭＲＡＭ、又はＲｅＲＡＭのうちの少なくとも１つを包含できる。メモリー装置１６４０は、データ又はコードストレージメモリーであり得る。メモリー装置１６４０がコードストレージメモリーである場合、ＳＳＤ３４０はホスト１６１０からの入力無しで自律的に動作できる。メモリーインターフェイス１６２４は、中央処理装置１６２１の制御にしたがってメモリ装置１６４０とデータを交換することができる。ＳＳＤ３４０は、マルチメディアカード（Ｍｕｌｔｉ−ＭｅｄｉａＣａｒｄ；ＭＭＣ）、セキュアデジタル（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ；ＳＤ）カード、メモリースティック（Ｍｅｒｍｏｒｙ  ｓｔｉｃｋ）、ＩＤカード（ＩＤ  ｃａｒｄ）又はスマートカード（Ｓｍａｒｔ  ｃａｒｄ）等に構成され得る。
【００７８】
以上の発明の詳細な説明は、開示された実施状態に本発明を限定しようとすることを意図したものではなく、本発明の要旨を逸脱しない範囲内で多様な他の組合せ、変更及び環境で使用することができる。添付された請求の範囲は他の実施状態も含むと解釈しなければならない。
【符号の説明】
【００７９】
１０  半導体パッケージ
１００  パッケージ基板
１０１  絶縁性コア
１０４  貫通ホール
１０５  プリプレグ
１０７ａ  上部金属膜
１０７ｂ  下部金属膜
１１０  温度測定装置
１１１  貫通ビア
１２０  サーミスタ
１３０  抵抗器
１５０  半導体チップ
１５１  温度制御回路
１５３  処理部
１５５  変換部
１５７  電力供給部
１５９  発熱源
１７０  ソルダボール
１８０  モールディング膜
【図１Ｃ】
0005931417.tif 000007
【図２Ａ】
0005931417.tif 000008
【図２Ｂ】
0005931417.tif 000009
【図２Ｃ】
0005931417.tif 000010
【図２Ｄ】
0005931417.tif 000011
【図４Ｌ】
0005931417.tif 000012
【図６Ｂ】
0005931417.tif 000013
【図１Ａ】
0005931417.tif 000014
【図１Ｂ】
0005931417.tif 000015
【図３Ａ】
0005931417.tif 000016
【図３Ｂ】
0005931417.tif 000017
【図３Ｃ】
0005931417.tif 000018
【図３Ｄ】
0005931417.tif 000019
【図３Ｅ】
0005931417.tif 000020
【図３Ｆ】
0005931417.tif 000021
【図４Ａ】
0005931417.tif 000022
【図４Ｂ】
0005931417.tif 000023
【図４Ｃ】
0005931417.tif 000024
【図４Ｄ】
0005931417.tif 000025
【図４Ｅ】
0005931417.tif 000026
【図４Ｆ】
0005931417.tif 000027
【図４Ｇ】
0005931417.tif 000028
【図４Ｈ】
0005931417.tif 000029
【図４Ｉ】
0005931417.tif 000030
【図４Ｊ】
0005931417.tif 000031
【図４Ｋ】
0005931417.tif 000032
【図５Ａ】
0005931417.tif 000033
【図５Ｂ】
0005931417.tif 000034
【図６Ａ】
0005931417.tif 000035