(57)【特許請求の範囲】
【請求項１】
ｎチャネル型のトランジスタと、発光素子と、第１の配線と、第１の配線の電位を制御する機能を有する駆動回路と、第２の配線と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第１の容量素子と、第２の容量素子と、を有し、
前記第１のスイッチは、前記第１の配線と前記第１の容量素子の一対の電極のうちの一方との間の導通又は非導通を選択する機能を有し、
前記第１の容量素子の一対の電極のうちの一方は、前記第２の容量素子の一対の電極のうちの一方と電気的に接続され、
前記第２のスイッチは、前記第１の容量素子の一対の電極のうちの他方と、前記ｎチャネル型のトランジスタのソース及びドレインの一方との間の導通又は非導通を選択する機能を有し、
前記第１の容量素子の一対の電極のうちの他方は、前記ｎチャネル型のトランジスタのゲートと電気的に接続され、
前記第３のスイッチは、前記第１の容量素子の一対の電極のうちの一方と、前記ｎチャネル型のトランジスタのソース及びドレインの他方との間の導通又は非導通を選択する機能を有し、
前記第２の容量素子の一対の電極のうちの他方は、前記発光素子のアノードと電気的に接続され、
前記ｎチャネル型のトランジスタのソース及びドレインの他方は、前記発光素子のアノードと電気的に接続され、
前記第４のスイッチは、前記第２の配線と、前記ｎチャネル型のトランジスタのソース及びドレインの一方との間の導通又は非導通を選択する機能を有し、
前記駆動回路は、前記第１の配線の電位が前記発光素子のカソードの電位以下となるような期間を有するように、前記第１の配線の電位を制御し、
前記期間は、第１の期間と第２の期間とを有し、
前記第１の期間と前記第２の期間において、前記第１の配線の電位は、前記駆動回路により初期化電位に制御され、
前記第１の期間において、前記第１乃至前記第４のスイッチは、導通状態であり、
前記第２の期間において、前記第１乃至前記第３のスイッチは、導通状態であり、前記第４のスイッチは、非導通状態であることを特徴とする半導体装置。
【請求項２】
ｐチャネル型のトランジスタと、発光素子と、第１の配線と、第１の配線の電位を制御する機能を有する駆動回路と、第２の配線と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第１の容量素子と、第２の容量素子と、を有し、
前記第１のスイッチは、前記第１の配線と前記第１の容量素子の一対の電極のうちの一方との間の導通又は非導通を選択する機能を有し、
前記第１の容量素子の一対の電極のうちの一方は、前記第２の容量素子の一対の電極のうちの一方と電気的に接続され、
前記第２のスイッチは、前記第１の容量素子の一対の電極のうちの他方と、前記ｐチャネル型のトランジスタのソース及びドレインの一方との間の導通又は非導通を選択する機能を有し、
前記第１の容量素子の一対の電極のうちの他方は、前記ｐチャネル型のトランジスタのゲートと電気的に接続され、
前記第３のスイッチは、前記第１の容量素子の一対の電極のうちの一方と、前記ｐチャネル型のトランジスタのソース及びドレインの他方との間の導通又は非導通を選択する機能を有し、
前記第２の容量素子の一対の電極のうちの他方は、前記発光素子のカソードと電気的に接続され、
前記ｐチャネル型のトランジスタのソース及びドレインの他方は、前記発光素子のカソードと電気的に接続され、
前記第４のスイッチは、前記第２の配線と、前記ｐチャネル型のトランジスタのソース及びドレインの一方との間の導通又は非導通を選択する機能を有し、
前記駆動回路は、前記第１の配線の電位が前記発光素子のアノードの電位以上となるような期間を有するように、前記第１の配線の電位を制御し、
前記期間は、第１の期間と第２の期間とを有し、
前記第１の期間と前記第２の期間において、前記第１の配線の電位は、前記駆動回路により初期化電位に制御され、
前記第１の期間において、前記第１乃至前記第４のスイッチは、導通状態であり、
前記第２の期間において、前記第１乃至前記第３のスイッチは、導通状態であり、前記第４のスイッチは、非導通状態であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、発光装置、または、表示装置に関する。または、それらの駆動方法に関する。または、それらの製造方法に関する。半導体装置としては、トランジスタなどの能動素子等を有する半導体装置が挙げられる。発光装置としては、例えば、エレクトロルミネッセンス素子（以下、ＥＬ素子という）等の発光素子を有する発光装置が挙げられる。表示装置としては、例えば、ＥＬ素子等の発光素子、または表示素子を有する表示装置が挙げられる。特に、本発明は、トランジスタの特性のばらつきの影響が低減された半導体装置、発光装置、または、表示装置に関する。
【背景技術】
【０００２】
発光素子を用いた表示装置は視認性が高く、薄型化に最適であると共に、視野角にも制限が無いため、ＣＲＴ（ｃａｔｈｏｄｅ  ｒａｙ  ｔｕｂｅ）や液晶表示装置に替わる表示装置として注目されている。発光素子を用いたアクティブマトリクス型の表示装置は、具体的に提案されている構成がメーカーによって異なるが、通常、少なくとも発光素子と、画素へのビデオ信号の入力を制御するトランジスタ（スイッチング用トランジスタ）と、該発光素子に供給する電流値を制御するトランジスタ（駆動用トランジスタ）とが、各画素に設けられている。
【０００３】
画素に設ける上記トランジスタをすべて同じ導電型とすることで、トランジスタの作製工程において、半導体層に一導電性を付与する不純物元素の添加などの工程を、一部省略することができる。下記の特許文献１には、ｎチャネル型トランジスタのみで画素が構成される表示装置について記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１９５８１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、発光装置や表示装置等の半導体装置では、駆動用トランジスタのドレイン電流が発光素子に供給されるため、画素間において駆動用トランジスタの特性などにばらつきが生じると、発光素子等の表示素子の輝度にもそのばらつきが反映されてしまう。従って、例えば、閾値電圧のばらつきを見越して駆動用トランジスタのドレイン電流の電流値を補正することができる画素構成の提案は、半導体装置の質向上を図る上で、重要な課題である。
【０００６】
上述の問題に鑑み、本発明の一態様は、トランジスタの特性のばらつきの影響が抑えられる、半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、トランジスタの特性の劣化の影響が抑えられる、半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、駆動用トランジスタの閾値電圧のばらつきによる輝度のばらつきが抑えられる、半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、駆動用トランジスタの移動度のばらつきによる輝度のばらつきが抑えられる、半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、質の良い表示を行う半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、ムラの少ない表示を行う半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、少ないトランジスタ数で、所望の回路を実現できるような、半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、少ない配線数で、所望の回路を実現できるような、半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、発光素子の劣化の影響が抑えられる半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、少ない工程数で製造される半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。
【０００７】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、特許請求の範囲などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る半導体装置は、トランジスタと、負荷と、第１の配線と、第２の配線と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第１の容量素子と、第２の容量素子と、を有する。第１のスイッチは、第１の配線と第１の容量素子の一対の電極のうちの一方との間の導通又は非導通を選択する機能を有する。第１の容量素子の一対の電極のうちの一方は、第２の容量素子の一対の電極のうちの一方と電気的に接続される。第２のスイッチは、第１の容量素子の一対の電極のうちの他方と、トランジスタのソース及びドレインの一方との間の導通又は非導通を選択する機能を有する。第１の容量素子の一対の電極のうちの他方は、トランジスタのゲートと電気的に接続される。第３のスイッチは、第１の容量素子の一対の電極のうちの一方と、トランジスタのソース及びドレインの他方との間の導通又は非導通を選択する機能を有する。第２の容量素子の一対の電極のうちの他方は、負荷と電気的に接続される。トランジスタのソース及びドレインの他方は、負荷と電気的に接続される。第４のスイッチは、第２の配線と、トランジスタのソース及びドレインの一方との間の導通又は非導通を選択する機能を有する。
【０００９】
上記構成の半導体装置では、閾値電圧のばらつきを見越してトランジスタ（以下、駆動用トランジスタともいう）のソースとゲート間に印加される電圧を補正することができる。こうして、トランジスタのドレイン電流を補正することができる。そして、当該ドレイン電流を負荷に供給することができる。
【００１０】
負荷は、任意の素子や回路を用いることができる。例えば、負荷は、ＥＬ素子等の発光素子とすることができる。ＥＬ素子等の発光素子は、発光素子のアノードとカソード間を流れる電流の電流値に比例した輝度で発光する。または例えば、負荷は、画素とすることができる。
【００１１】
負荷として発光素子を用いる場合、以下の（タイプＡ）または（タイプＢ）の構成とすることができる。
【００１２】
（タイプＡ）
上記本発明の一態様に係る半導体装置において、トランジスタ（駆動用トランジスタ）のソース及びドレインの他方は、発光素子のアノードと電気的に接続された構成とすることができる。この場合、当該トランジスタはｎチャネル型トランジスタとする。また、発光素子のカソードは、第１の配線及び第２の配線とは異なる、第３の配線と電気的に接続される構成とすることができる。ここで、第１の配線の電位を制御する機能を有する手段（例えば、駆動回路）を有し、当該手段（駆動回路）は、第１の配線の電位が発光素子のカソードの電位以下となるような期間を有するように、第１の配線の電位を制御する。
【００１３】
（タイプＢ）
上記本発明の一態様に係る半導体装置において、トランジスタ（駆動用トランジスタ）のソース及びドレインの他方は、発光素子のカソードと電気的に接続された構成とすることができる。この場合、当該トランジスタはｐチャネル型トランジスタとする。また、発光素子のアノードは第３の配線と電気的に接続される構成とすることができる。ここで、第１の配線の電位を制御する機能を有する手段（例えば、駆動回路）を有し、当該手段（駆動回路）は、第１の配線の電位が発光素子のアノードの電位以上となるような期間を有するように、第１の配線の電位を制御する。
【００１４】
第１のスイッチ乃至第４のスイッチそれぞれは、トランジスタを用いて構成することができる。当該トランジスタは、駆動用トランジスタと同じ導電型のトランジスタとすることができる。
【００１５】
上記本発明の一態様に係る半導体装置は、チャネルが酸化物半導体層に形成されるトランジスタを用いて構成することができる。または、チャネルが単結晶シリコン（例えば、単結晶シリコン層や、単結晶シリコン基板）に形成されるトランジスタを用いて構成することができる。または、チャネルが多結晶シリコンに形成されるトランジスタを用いて構成することができる。または、チャネルが非晶質シリコンに形成されるトランジスタを用いて構成することができる。
【発明の効果】
【００１６】
本発明の一態様では、駆動用トランジスタの閾値電圧に応じてソースとゲート間に印加される電圧を定めることができる。こうして、トランジスタの特性のばらつきの影響が抑えられる、半導体装置、発光装置、または、表示装置を提供することができる。または、トランジスタの特性の劣化の影響が抑えられる半導体装置、発光装置、または、表示装置を提供することができる。または、駆動用トランジスタの閾値電圧のばらつきによる輝度のばらつきが抑えられる半導体装置、発光装置、または、表示装置を提供することができる。または、駆動用トランジスタの移動度のばらつきによる輝度のばらつきが抑えられる、半導体装置、発光装置、または、表示装置を提供することができる。または、質の良い表示を行う半導体装置、発光装置、または、表示装置を提供することができる。または、ムラの少ない表示を行う半導体装置、発光装置、または、表示装置を提供することができる。または、少ないトランジスタ数で、所望の回路を実現できるような、半導体装置、発光装置、または、表示装置を提供することができる。または、少ない配線数で、所望の回路を実現できるような、半導体装置、発光装置、または、表示装置を提供することができる。または、発光素子の劣化の影響が抑えられる半導体装置、発光装置、または、表示装置を提供することができる。または、少ない工程数で製造される半導体装置、発光装置、または、表示装置を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】半導体装置の構成を示す回路図。
【図２】半導体装置の駆動方法を示すタイミングチャートを示す図。
【図３】半導体装置の所定の期間における電気的接続関係を示す図。
【図４】半導体装置の駆動方法を示すタイミングチャート、及び所定の期間における電気的接続関係を示す図。
【図５】半導体装置の駆動方法を示すタイミングチャートを示す図。
【図６】半導体装置の駆動方法を示すタイミングチャート、及び所定の期間における電気的接続関係を示す図。
【図７】半導体装置の構成を示す回路図。
【図８】半導体装置の構成を示す回路図。
【図９】半導体装置の駆動方法を示すタイミングチャートを示す図。
【図１０】半導体装置の所定の期間における電気的接続関係を示す図。
【図１１】半導体装置の駆動方法を示すタイミングチャート、及び所定の期間における電気的接続関係を示す図。
【図１２】半導体装置の駆動方法を示すタイミングチャートを示す図。
【図１３】半導体装置の駆動方法を示すタイミングチャート、及び所定の期間における電気的接続関係を示す図。
【図１４】半導体装置の配線共有の構成を示す模式図、及び回路図。
【図１５】半導体装置の配線共有の構成を示す模式図。
【図１６】半導体装置の配線共有の構成を示す回路図。
【図１７】半導体装置の配線共有の構成を示す模式図、及び回路図。
【図１８】半導体装置の配線共有の構成を示す回路図。
【図１９】半導体装置の配線共有の構成を示す模式図。
【図２０】半導体装置の配線共有の構成を示す模式図。
【図２１】半導体装置の配線共有の構成を示す回路図。
【図２２】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図。
【図２３】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図。
【図２４】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図。
【図２５】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図。
【図２６】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図。
【図２７】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図。
【図２８】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図。
【図２９】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図。
【図３０】半導体装置の構成を示す回路図。
【図３１】半導体装置の構成を示す回路図。
【図３２】各色に対応する画素を有する半導体装置の構成を示す回路図。
【図３３】各色に対応する画素を有する半導体装置の構成を示す回路図。
【図３４】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図及び上面図。
【図３５】スイッチとしてトランジスタを用いた半導体装置の構成を示す上面図。
【図３６】スイッチとしてトランジスタを用いた半導体装置の構成を示す上面図。
【図３７】半導体装置の構成を示す断面図。
【図３８】半導体装置の構成を示す断面図。
【図３９】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図。
【図４０】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図。
【図４１】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図、及び駆動方法を示すタイミングチャートを示す図。
【図４２】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図、及び駆動方法を示すタイミングチャートを示す図。
【図４３】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図、及び駆動方法を示すタイミングチャートを示す図。
【図４４】半導体装置の構成を示すブロック図。
【図４５】半導体装置の構成を示すブロック図、及び回路図。
【図４６】半導体装置の所定の期間における電気的接続関係を示す図。
【図４７】半導体装置の所定の期間における電気的接続関係を示す図。
【図４８】半導体装置の構成を示すブロック図。
【図４９】半導体装置の構成を示す斜視図及び断面図。
【図５０】電子機器の構成を示す図。
【図５１】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図。
【図５２】半導体装置の構成を示す回路図。
【図５３】スイッチとしてトランジスタを用いた半導体装置の構成を示す回路図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分については同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００１９】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
【００２０】
なお、ある一つの実施の形態において述べる図（一部でもよい）の構成は、その図の別の部分の構成、その実施の形態において述べる別の図（一部でもよい）の構成、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）の構成と組み合わせることができる。
【００２１】
なお、図において、大きさ、厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、本発明の実施形態の一態様は、必ずしもそのスケールに限定されない。または、図は、理想的な例を模式的に示したものである。よって、本発明の実施形態の一態様は、図に示す形状などに限定されない。例えば、製造技術による形状のばらつき、誤差による形状のばらつきなどを含むことが可能である。
【００２２】
なお、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、表示素子、発光素子、負荷など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
【００２３】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
【００２４】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
【００２５】
なお、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
【００２６】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電層が、配線の機能、及び電極の機能の両方の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電層が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００２７】
なお、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。特に、端子の接続先が複数ある場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【００２８】
なお、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【００２９】
なお、明細書の中の図面や文章において規定されていない内容について、その内容を除くことを規定した発明を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いて発明を規定することができる。これらにより、例えば、従来技術が本発明の技術的範囲内に入らないことを規定することができる。
【００３０】
具体例としては、ある回路において、第１乃至第５のトランジスタを用いている回路図が記載されているとする。その場合、その回路が、第６のトランジスタを有していないことを発明として規定することが可能である。または、その回路が、容量素子を有していないことを規定することが可能である。さらに、その回路が、ある特定の接続構造を有している第６のトランジスタを有していない、と規定して発明を構成することができる。または、その回路が、ある特定の接続構造を有している容量素子を有していない、と規定して発明を構成することができる。例えば、ゲートが第３のトランジスタのゲートと接続されている第６のトランジスタを有していない、と発明を規定することが可能である。または、例えば、第１の電極が第３のトランジスタのゲートと接続されている容量素子を有していない、と発明を規定することが可能である。
【００３１】
別の具体例としては、ある値について、例えば、「ある電圧が、３Ｖ以上１０Ｖ以下であることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ以上１Ｖ以下である場合を除く、と発明を規定することが可能である。または、例えば、ある電圧が、１３Ｖ以上である場合を除く、と発明を規定することが可能である。なお、例えば、その電圧が、５Ｖ以上８Ｖ以下であると発明を規定することも可能である。なお、例えば、その電圧が、概略９Ｖであると発明を規定することも可能である。なお、例えば、その電圧が、３Ｖ以上１０Ｖ以下であるが、９Ｖである場合を除くと発明を規定することも可能である。
【００３２】
別の具体例としては、ある値について、例えば、「ある電圧が、１０Ｖであることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ以上１Ｖ以下である場合を除く、と発明を規定することが可能である。または、例えば、ある電圧が、１３Ｖ以上である場合を除く、と発明を規定することが可能である。
【００３３】
別の具体例としては、ある物質の性質について、例えば、「ある膜は、絶縁膜である」と記載されているとする。その場合、例えば、その絶縁膜が、有機絶縁膜である場合を除く、と発明を規定することが可能である。または、例えば、その絶縁膜が、無機絶縁膜である場合を除く、と発明を規定することが可能である。
【００３４】
別の具体例としては、ある積層構造について、例えば、「ＡとＢとの間に、ある膜が設けられている」と記載されているとする。その場合、例えば、その膜が、４層以上の積層膜である場合を除く、と発明を規定することが可能である。または、例えば、Ａとその膜との間に、導電膜が設けられている場合を除く、と発明を規定することが可能である。
【００３５】
（実施の形態１）
本発明の半導体装置の一態様について説明する。本発明の一態様に係る半導体装置は、発光素子を有する画素だけでなく、様々な回路として用いることができる。例えば、アナログ回路として用いることができるし、電流源としての機能を有する回路として用いることも出来る。そこでまず、本実施の形態では、本発明で開示する回路の基本原理の一例について述べる。図１（Ａ）は本発明の半導体装置の一態様を示す回路図である。
【００３６】
図１（Ａ）において半導体装置は、トランジスタ１００と、負荷２００と、配線Ｓと、配線Ｖと、スイッチ１０１と、スイッチ１０２と、スイッチ１０３と、スイッチ１０４と、容量素子１１１と、容量素子１１２と、を有する。スイッチ１０１は、配線Ｓと容量素子１１１の一対の電極のうちの一方との間の導通又は非導通を選択する機能を有する。容量素子１１１の一対の電極のうちの一方は、容量素子１１２の一対の電極のうちの一方と接続される。スイッチ１０２は、容量素子１１１の一対の電極のうちの他方と、トランジスタ１００のソース及びドレインの一方との間の導通又は非導通を選択する機能を有する。容量素子１１１の一対の電極のうちの他方は、トランジスタ１００のゲートと接続される。スイッチ１０３は、容量素子１１１の一対の電極のうちの一方と、トランジスタ１００のソース及びドレインの他方との間の導通又は非導通を選択する機能を有する。容量素子１１２の一対の電極のうちの他方は、負荷２００の一方の端子と接続される。トランジスタ１００のソース及びドレインの他方は、負荷２００の一方の端子と接続される。スイッチ１０４は、配線Ｖと、トランジスタ１００のソース及びドレインの一方との間の導通又は非導通を選択する機能を有する。また、負荷２００の他方の端子は配線Ｖ０と接続される構成とすることができる。
【００３７】
スイッチは、端子間の導通状態（ＯＮ）と非導通状態（ＯＦＦ）を選択する機能を有しており、電流を流すか流さないかを制御する機能を有している素子である。スイッチは、一例として、電気的スイッチ又は機械的なスイッチなどを用いることが出来る。例えば、トランジスタ、ダイオード、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチなどで構成すればよい。また、スイッチはトランジスタを組み合わせた論理回路でもよい。スイッチとしてトランジスタを用いる場合、該トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ないトランジスタを用いることが望ましく、入力電位に応じて、トランジスタの極性を使い分ける構成が好適である。
【００３８】
なお、オフ電流が少ないトランジスタとしては、ＬＤＤ領域を有するトランジスタ、マルチゲート構造を有するトランジスタ、または半導体層として酸化物半導体を用いるトランジスタ等がある。また、トランジスタを組み合わせてスイッチとして動作させる場合、ｎチャネル型とｐチャネル型の両方を用いた相補型のスイッチにしてもよい。相補型のスイッチにすることで、スイッチに入力する電位が、出力電位と比べて相対的に変化しても、適切に動作させることが出来る。
【００３９】
なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソースまたはドレインの一方）と、出力端子（ソースまたはドレインの他方）と、導通を制御する端子（ゲート）とを有している場合がある。一方、スイッチとしてダイオードを用いる場合、スイッチは、導通を制御する端子を有していない場合がある。したがって、トランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少なくすることが出来る。
【００４０】
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことが出来るものである。ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソースとして機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばない場合がある。その場合、一例として、ソースとドレインとの一方を、第１端子、第１電極、又は第１領域と表記し、ソースとドレインとの他方を、第２端子、第２電極、又は第２領域と表記する場合がある。
【００４１】
なお、配線Ｓは、一例としては、図１（Ａ）に示すように、少なくとも、電位Ｖｉｎｉｔと電位Ｖｓｉｇとを供給する機能を有する回路３００に接続される。回路３００の例としては、ソースドライバ（信号線駆動回路）などがある。したがって、配線Ｓは、電位Ｖｉｎｉｔ、及び／又は、電位Ｖｓｉｇを、伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線Ｓは、映像信号線としての機能を有している。または、配線Ｓは、初期化用配線としての機能を有している。
【００４２】
電位Ｖｉｎｉｔは、一例としては、半導体装置内の各ノードの電位を初期化するための電位である。または、電位Ｖｉｎｉｔは、一例としては、容量素子１１１に、電荷を供給するための電位である。または、電位Ｖｉｎｉｔは、一例としては、トランジスタ１００をオン状態にするための電位である。なお、電位Ｖｉｎｉｔは、一定の電位であることが望ましいが、本発明の実施形態の一態様はこれに限定されず、電位Ｖｉｎｉｔはパルス信号のように変動してもよい。
【００４３】
電位Ｖｓｉｇは、一例としては、負荷２００に流す電流の大きさを制御するための信号である。そのため、負荷２００に供給したい電流の大きさに応じて、電位Ｖｓｉｇが異なる。例えば負荷２００に供給する電流が一定値であれば、電位Ｖｓｉｇは一定の電位であり、一定値でなければ電位Ｖｓｉｇは、時間と共に、負荷２００に供給する電流の大きさに応じて変化する。一例としては、電位Ｖｓｉｇは映像信号であり、アナログ信号である。
【００４４】
そして、配線Ｓには、例えば、電位Ｖｓｉｇが供給される前に、電位Ｖｉｎｉｔが供給される。
【００４５】
なお配線Ｖは、一例としては、図１（Ａ）に示すように、少なくとも、電源電位（高電源電位または低電源電位）を供給する回路３０１に接続される。回路３０１の例としては、電源回路などがある。したがって、配線Ｖは、電源電位を伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線Ｖは、トランジスタ１００に電流を供給することが出来る機能を有している。または、配線Ｖは、負荷２００に電流を供給することが出来る機能を有している。または、配線Ｖは、電源線としての機能を有している。または、配線Ｖは、電流供給線としての機能を有している。なお、配線Ｖの電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、配線Ｖの電位はパルス信号のように変動してもよい。例えば、配線Ｖの電位は、負荷２００に、順バイアス電圧だけでなく、逆バイアス電圧を加えるような電位であってもよい。
【００４６】
なお、配線Ｖ０は、一例としては、図１（Ａ）に示すように、少なくとも、電源電位（低電源電位または高電源電位）を供給する機能を有する回路３１２に接続される。回路３１２の例としては、電源回路などがある。したがって、配線Ｖ０は、電源電位を伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線Ｖ０は、負荷２００に電流を供給することが出来る機能を有している。または、配線Ｖ０は、トランジスタ１００に電流を供給することが出来る機能を有している。または、配線Ｖ０は、共通線としての機能を有している。または、配線Ｖ０は、陰極配線としての機能を有している。なお、配線Ｖ０の電位は一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、配線Ｖ０の電位はパルス信号のように変動してもよい。例えば、配線Ｖ０の電位は、負荷２００に、順バイアス電圧だけでなく、逆バイアス電圧を加えるような電位であってもよい。
【００４７】
なお、回路３００、回路３０１、回路３１２は、一つの同じ回路であってもよいし、別々の回路であってもよい。
【００４８】
図１（Ａ）に示した構成において、容量素子１１１はトランジスタ等の寄生容量等を積極的に利用することによって省略することも可能である。また、容量素子１１２はトランジスタ等の寄生容量を積極的に利用することによって省略することも可能である。
【００４９】
なお、本発明の一態様に係る半導体装置は、図１（Ａ）において、点線で囲まれた構成（図中、ｃｅｌｌと表記）を複数有してもよい。
【００５０】
なお、本明細書中において負荷２００としては、例えば、整流性を有するものや、容量性を有するものや、抵抗性を有するもの、スイッチを有する回路、画素回路などがある。例えば、整流性を有するものは、印加するバイアス方向により抵抗値が異なる電流電圧特性を有し、一方向のみにほとんど電流が流れる電気的特性を有するものであるとする。または、負荷２００の別の例としては、表示素子（液晶素子など）、発光素子（ＥＬ素子など）、または、表示素子や発光素子の一部（例えば、画素電極、陽極、陰極）などがある。発光素子の一例としては、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子があげられる。特に、図１（Ｂ）の構成では、一例として、トランジスタ１００はｎチャネル型トランジスタとし、図１（Ａ）における負荷２００として配線Ｖから配線Ｖ０の方向（図中、矢印で表記）に電流が流れ、その逆には流れないような整流性を有するものを用いる場合を示す。図１（Ｄ）の構成では、一例として、トランジスタ１００はｐチャネル型トランジスタとし、図１（Ａ）における負荷２００として配線Ｖ０から配線Ｖの方向（図中、矢印で表記）に電流が流れ、その逆には流れないような整流性を有するものを用いる場合を示す。図１（Ｂ）の構成における負荷２００として発光素子２０１を用いる場合を図１（Ｃ）に示す。図１（Ｃ）のように、発光素子２０１のアノードがトランジスタ１００と接続され、カソードが配線Ｖ０と接続される。図１（Ｄ）の構成における負荷２００として発光素子２０１を用いる場合を図１（Ｅ）に示す。図１（Ｅ）のように、発光素子２０１のカソードがトランジスタ１００と接続され、アノードが配線Ｖ０と接続される。
【００５１】
なお、トランジスタ１００は、一例としては、少なくとも電流源としての機能を有している。したがって、例えば、トランジスタ１００は、トランジスタ１００の両端（ソースとドレインの間）に加わる電圧の大きさが変化しても、一定の電流を供給する機能を有している。または、例えば、トランジスタ１００は、負荷２００の電位が変化しても、負荷２００に一定の電流を供給する機能を有している。または、例えば、トランジスタ１００は、配線Ｖの電位が変化しても、一定の電流を供給する機能を有している。
【００５２】
なお、電流源とは別の電源として、電圧源がある。電圧源は、それに接続された回路に流れる電流が変化しても、一定の電圧を供給する機能を有している。したがって、電圧源も電流源も、電圧と電流とを供給する機能を有しているが、何が変化しても、一定の何を供給する機能を有しているのか、という点で、異なった機能を有するものである。電流源は、両端の電圧が変化しても、一定の電流を供給する機能を有し、電圧源は、電流が変化しても、一定の電圧を供給する機能を有している。
【００５３】
なお、図１（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加して設けることが可能である。逆に、図１（Ａ）などの各ノードにおいて、トランジスタ、スイッチ、受動素子などを追加して設けないようにすることも可能である。例えば、各スイッチの端子が接続されたノード、トランジスタの各端子が接続されたノード、及び／又は、負荷の各端子が接続されたノードにおいて、直接的に接続されたトランジスタを、これ以上は設けないようにすることが可能である。従って、例えば、負荷２００とトランジスタ１００と容量素子１１２とスイッチ１０３とが接続されているノードにおいて、直接的に接続されているトランジスタ（スイッチ１０３がトランジスタを用いて構成される場合に当該トランジスタは除く）はトランジスタ１００のみであり、他のトランジスタはそのノードと直接的に接続されていない、というような構成にすることが可能である。
【００５４】
そのため、トランジスタを追加しない場合には、少ないトランジスタ数で回路を構成することが可能となる。
【００５５】
（半導体装置の駆動方法）
図１（Ａ）に示した半導体装置の駆動方法の一例について説明する。当該駆動方法では、トランジスタ１００の導電型に応じて、各配線等に入力する電位の関係が異なる。そこで、トランジスタ１００がｎチャネル型トランジスタである図１（Ｂ）に示した半導体装置と、トランジスタ１００がｐチャネル型トランジスタである図１（Ｄ）に示した半導体装置と、それぞれについて、順に駆動方法を説明する。
【００５６】
（トランジスタ１００がｎチャネル型の場合の駆動方法）
図１（Ｂ）に示した半導体装置の駆動方法について、図２のタイミングチャートの例を用いて説明する。
【００５７】
図２に示すタイミングチャートにおいて、Ｖｇｓ１００は、各期間（期間Ｔ１１、期間Ｔ１２、期間Ｔ１３、及び期間Ｔ１４）における、トランジスタ１００のソースとゲートの電位差を示す。１０１は各期間におけるスイッチ１０１の状態、１０２は各期間におけるスイッチ１０２の状態、１０３は各期間におけるスイッチ１０３の状態、１０４は各期間におけるスイッチ１０４の状態を示す。ここで、スイッチの状態とは、当該スイッチが導通状態であるか非導通状態であるかを示すものとする。図２において、スイッチが導通状態であるとき「ＯＮ」と表記し、スイッチが非導通状態であるとき「ＯＦＦ」と表記している。３００は、各期間における、回路３００によって制御される配線Ｓの電位を示している。なお、回路３０１は、少なくとも期間Ｔ１１及び期間Ｔ１４では、配線Ｖの電位がＶＤＤ（ＶＤＤは、配線Ｖ０に与えられる電位よりも高い電位）となるように制御しているものとする。期間Ｔ１２及び期間Ｔ１３では配線Ｖの電位は任意であるが、回路３０１は、期間Ｔ１２、及び／又は期間Ｔ１３において配線Ｖの電位がＶＤＤとなるように制御してもよい。
【００５８】
期間Ｔ１１において、スイッチ１０１、スイッチ１０２、スイッチ１０３、及びスイッチ１０４を全て導通状態とする。回路３００によって、配線Ｓの電位を初期化電位（Ｖｉｎｉｔ）とする。ここで、初期化電位（Ｖｉｎｉｔ）は、一例としては、配線Ｖ０の電位以下の電位である。配線Ｖの電位はＶＤＤである。期間Ｔ１１におけるｃｅｌｌ内の接続状態を模式的に示したものが図３（Ａ）である。このような接続状態とすることによって、容量素子１１１に保持される電圧はＶＤＤ−Ｖｉｎｉｔとなる。トランジスタ１００のソースの電位はＶｉｎｉｔとなる。トランジスタ１００のゲートの電位はＶＤＤとなる。Ｖｇｓ１００はＶＤＤ−Ｖｉｎｉｔとなる。なお、ＶＤＤ−Ｖｉｎｉｔはトランジスタ１００の閾値電圧（以下、Ｖｔｈともいう）よりも大きくなるように、ＶＤＤ及びＶｉｎｉｔを設定する。こうして、期間Ｔ１１が終了したとき、トランジスタ１００は導通状態となる。ここで、初期化電位（Ｖｉｎｉｔ）は、配線Ｖ０に与えられる電位以下の電位であるため、期間Ｔ１１において負荷２００には電流が流れない。
【００５９】
期間Ｔ１２において、スイッチ１０１、スイッチ１０２、及びスイッチ１０３は導通状態のまま、スイッチ１０４を非導通状態とする。また回路３００によって、配線Ｓの電位は初期化電位（Ｖｉｎｉｔ）のままである。なお、スイッチ１０４が非導通状態である間は、配線Ｖの電位は任意の電位とすることも可能である。期間Ｔ１２におけるｃｅｌｌ内の接続状態を模式的に示したものが図３（Ｂ）である。このような接続状態とすることによって、容量素子１１１に保持される電荷が導通状態であるトランジスタ１００のソースとドレイン間を介して放電する。当該放電は、容量素子１１１に保持される電圧がＶｔｈとなり、トランジスタ１００が非導通状態となるまで続く。こうして、容量素子１１１に保持される電圧はＶｔｈとなる。トランジスタ１００のソースの電位はＶｉｎｉｔのままである。トランジスタ１００のゲートの電位はＶｉｎｉｔ＋Ｖｔｈとなる。Ｖｇｓ１００はＶｔｈとなる。このように、容量素子１１１に、トランジスタ１００の閾値電圧Ｖｔｈを保持することができる。なお、初期化電位（Ｖｉｎｉｔ）は、配線Ｖ０の電位以下の電位であるため、期間Ｔ１１と同様に期間Ｔ１２においても負荷２００には電流が流れない。
【００６０】
なお、Ｖｇｓ１００が、トランジスタ１００の閾値電圧Ｖｔｈに等しくなるまでには、非常に長い時間が必要となる場合がある。したがって、Ｖｇｓ１００を、閾値電圧Ｖｔｈまで完全に低下させずに、次の動作をさせる場合も多い。つまり、Ｖｇｓ１００が閾値電圧Ｖｔｈよりもわずかに大きい値となった状態で、期間Ｔ１２が終了する場合も多い。つまり、期間Ｔ１２が終了した時点では、Ｖｇｓ１００は閾値電圧に応じた大きさの電圧になっている、ということも出来る。
【００６１】
期間Ｔ１３において、スイッチ１０１は導通状態のまま、またスイッチ１０４は非導通状態のまま、スイッチ１０２を非導通状態とし、スイッチ１０３を非導通状態とする。なお、スイッチ１０２を非導通状態とするタイミングと、スイッチ１０３を非導通状態とするタイミングとは同じであっても良いし、異なっていてもよい。また回路３００によって、配線Ｓの電位を信号電位（Ｖｓｉｇ）とする。なおスイッチ１０４は非導通状態であるため、配線Ｖの電位は任意の電位とすることができる。期間Ｔ１３におけるｃｅｌｌ内の接続状態を模式的に示したものが図３（Ｃ）である。このような接続状態とすることによって、容量素子１１１に保持される電圧はＶｔｈまたはＶｔｈに応じた大きさの電圧のままであるが、トランジスタ１００のソースの電位はＶｉｎｉｔ＋Ｖαとなる。トランジスタ１００のゲートの電位はＶｓｉｇ＋Ｖｔｈとなる。Ｖｇｓ１００はＶｓｉｇ＋Ｖｔｈ−（Ｖｉｎｉｔ＋Ｖα）となる。ここで、Ｖαは、負荷２００の容量値、容量素子１１２の容量値等によって定まる値である。一例としては、正の電圧である。こうして、Ｖｇｓ１００を、信号電位Ｖｓｉｇに対応する電圧であって、且つトランジスタ１００の閾値電圧に応じて補正された電圧とすることができる。ここで、負荷２００の容量値が容量素子１１２の容量値よりも十分に大きいとき、Ｖαは非常に小さい値となる。トランジスタ１００のソースの電位は、Ｖｉｎｉｔ＋Ｖαとなるが、Ｖαは非常に小さい値のため、負荷２００に電流は流れない。また、容量素子１１２に保持される電圧は、Ｖｓｉｇ―（Ｖｉｎｉｔ＋Ｖα）となる。
【００６２】
なお、期間Ｔ１３において、スイッチ１０４を導通状態にして動作させることも可能である。その場合、トランジスタ１００に電流が流れるが、当該電流によって容量素子１１２の電荷が放電される。このとき、その放電量は、トランジスタ１００の電流特性（例えば、移動度など）に応じて異なる。例えば、トランジスタ１００の移動度が高い程、単位時間あたりの放電量を多くすることができる。そのため、スイッチ１０４を導通状態にして容量素子１１２の電荷を放電させることによって、トランジスタ１００の移動度に応じてＶｇｓ１００を補正することができる。このようにして、トランジスタ１００の電流特性のばらつきや劣化などに応じてＶｇｓ１００を補正することができる。
【００６３】
期間Ｔ１４において、スイッチ１０２、及びスイッチ１０３は非導通状態のまま、スイッチ１０１を非導通状態とし、スイッチ１０４を導通状態とする。なお、スイッチ１０１を非導通状態とするタイミングと、スイッチ１０４を導通状態とするタイミングとは同じであっても良いし、異なっていてもよい。なお、スイッチ１０１が非導通状態である間は、配線Ｓの電位は任意の電位（図２中、斜線で示す）とすることも可能である。また、スイッチ１０４が導通状態である間は、配線Ｖの電位はＶＤＤとする。期間Ｔ１４におけるｃｅｌｌ内の接続状態を模式的に示したものが図３（Ｄ）である。このような接続状態とすることによって、容量素子１１１に保持される電圧はＶｔｈのままであり、また、容量素子１１２に保持される電圧はＶｓｉｇ―（Ｖｉｎｉｔ＋Ｖα）のままであり、Ｖｇｓ１００はＶｓｉｇ＋Ｖｔｈ−（Ｖｉｎｉｔ＋Ｖα）のままであるが、トランジスタ１００のソースの電位はＶＥＬとなる。またトランジスタ１００のゲートの電位はＶｓｉｇ＋Ｖｔｈ―（Ｖｉｎｉｔ＋Ｖα）＋ＶＥＬとなる。ここで、ＶＥＬは、配線Ｖ０に与えられる電位以上ＶＤＤ以下の電位である。こうして、トランジスタ１００はＶｇｓ１００によって定まるドレイン電流を負荷２００に流す。
【００６４】
図２のタイミングチャートに示す駆動方法では、Ｖｇｓ１００は、信号電位Ｖｓｉｇに対応する電圧であって、且つトランジスタ１００の閾値電圧に応じて補正された電圧であるため、トランジスタ１００の閾値電圧がばらつく、変動する等しても、負荷２００に供給する電流の電流値のばらつきや変動を抑制することができる。また負荷２００の特性が変動することによって、トランジスタ１００のソースの電位であるＶＥＬの値が変化しても、トランジスタ１００のゲートの電位も同様に変化するため、Ｖｇｓ１００は変化しない。そのため、負荷２００の特性の変動、劣化、ばらつきが起きても、負荷２００に対して所定の電流を供給することができる。
【００６５】
以上が図１（Ｂ）に示した半導体装置及びその駆動方法に関する説明である。
【００６６】
なお、本発明の一態様に係る半導体装置は、図１（Ｂ）に示した構成に限定されない。本発明の一態様に係る半導体装置は、図３（Ａ）乃至図３（Ｄ）に示した４つの接続状態を選択可能にするように、トランジスタ１００、負荷２００、配線Ｓ、配線Ｖ、及び、任意の個数のスイッチを設けた構成の半導体装置とすることができる。
【００６７】
また、図１（Ｂ）に示す半導体装置の駆動方法は、図２のタイミングチャートに示した駆動方法に限定されない。図２のタイミングチャートに示した駆動方法において、幾つかの期間を省略することも可能であるし、別の期間を追加で設けることも可能である。例えば、図４（Ａ）のタイミングチャートに示す駆動方法を採用することができる。図４（Ａ）のタイミングチャートにおいて、期間Ｔ１１、期間Ｔ１２、期間Ｔ１３、及び期間Ｔ１４の動作に関しては、図２を用いて説明した動作と同様である。図４（Ａ）に示すタイミングチャートでは、期間Ｔ１３の後に期間Ｔ１３’を設けている点において、図２に示したタイミングチャートと異なる。
【００６８】
期間Ｔ１３’では、スイッチ１０３は非導通状態のまま、スイッチ１０１を非導通状態とし、スイッチ１０２を導通状態とする。なお、スイッチ１０４は非導通状態のままであっても良いし、導通状態としてもよい。なお、スイッチ１０１を非導通状態とするタイミングと、スイッチ１０２を導通状態とするタイミングとは同じであっても良いし、異なっていてもよい。期間Ｔ１３’においてスイッチ１０４を導通状態とする場合には、スイッチ１０４を導通状態とするタイミングは、スイッチ１０１を非導通状態とするタイミング、及び／又は、スイッチ１０２を導通状態とするタイミングと同じであっても良いし、異なっていてもよい。なお、スイッチ１０１が非導通状態である間は、配線Ｓの電位は任意の電位（図４（Ａ）中、斜線で示す）とすることも可能である。またスイッチ１０４が非導通状態であるときは、配線Ｖの電位は任意の電位とすることができる。スイッチ１０４が導通状態であるときは、配線Ｖの電位はＶＤＤとする。期間Ｔ１３’において、スイッチ１０４が非導通状態である場合のｃｅｌｌ内の接続状態を模式的に示したものが図４（Ｂ）である。期間Ｔ１３’において、スイッチ１０４が導通状態である場合のｃｅｌｌ内の接続状態を模式的に示したものが図４（Ｃ）である。
【００６９】
図４（Ｂ）または図４（Ｃ）のような接続状態とすることによって、容量素子１１１及び容量素子１１２に保持された電荷をトランジスタ１００を介して放電させることができる。ここで、単位時間あたりの放電量は、トランジスタ１００の電流特性（例えば、移動度）に応じて異なる。例えば、トランジスタ１００の移動度が高い程、単位時間あたりの放電量を多くすることができる。そのため、当該放電を極短時間行うことによって、トランジスタ１００の移動度に応じてＶｇｓ１００を補正することができる。このようにして、トランジスタ１００の電流特性のばらつきや劣化などに応じてＶｇｓ１００を補正することができる。
【００７０】
期間Ｔ１３’の後のＴ１４の動作については、図２を用いて示した動作と同様である。図４（Ａ）のタイミングチャートに示す駆動方法では、Ｖｇｓ１００は、信号電位Ｖｓｉｇに対応する電圧であって、且つトランジスタ１００の閾値電圧及び移動度に応じて補正された電圧であるため、トランジスタ１００の閾値電圧及び移動度がばらつく、変動する等しても、負荷２００に供給する電流の電流値のばらつきや変動を抑制することができる。また負荷２００の特性が変動する、劣化する、ばらつく等によって、トランジスタ１００のソースの電位であるＶＥＬの値が変化しても、トランジスタ１００のゲートの電位も同様に変化するため、Ｖｇｓ１００は変化しない。そのため、負荷２００の特性の変動が起きても、負荷２００に対して所定の電流を供給することができる。
【００７１】
なお、本発明の一態様に係る半導体装置は、図１（Ｂ）に示した構成に限定されない。本発明の一態様に係る半導体装置は、図３（Ａ）乃至図３（Ｄ）と、図４（Ｂ）または図４（Ｃ）とに示した５つの接続状態を選択可能にするように、トランジスタ１００、負荷２００、配線Ｓ、配線Ｖ、及び、任意の個数のスイッチを設けた構成の半導体装置とすることができる。
【００７２】
以上、図１（Ｂ）において、トランジスタ１００はｎチャネル型トランジスタであり、負荷２００は整流性を有し、配線Ｖから配線Ｖ０の向きに電流が流れるように設けられている場合を例に半導体装置の駆動方法について説明した。この場合は、図１（Ｂ）における負荷２００が発光素子２０１であるときは、図１（Ｃ）に示した構成の半導体装置に対応する。よって、図１（Ｃ）に示す半導体装置も、上記駆動方法によって動作させることができる。
【００７３】
（トランジスタ１００がｐチャネル型の場合の駆動方法）
図１（Ｄ）に示した半導体装置の駆動方法について、図５のタイミングチャートの例を用いる。
【００７４】
図５に示すタイミングチャートにおいて、Ｖｇｓ１００は、各期間（期間Ｔ１１、期間Ｔ１２、期間Ｔ１３、及び期間Ｔ１４）における、トランジスタ１００のソースとゲートの電位差を示す。１０１は各期間におけるスイッチ１０１の状態、１０２は各期間におけるスイッチ１０２の状態、１０３は各期間におけるスイッチ１０３の状態、１０４は各期間におけるスイッチ１０４の状態を示す。図５において、スイッチが導通状態であるとき「ＯＮ」と表記し、スイッチが非導通状態であるとき「ＯＦＦ」と表記している。３００は、各期間における、回路３００によって制御される配線Ｓの電位を示している。なお、回路３０１は、少なくとも期間Ｔ１１及び期間Ｔ１４では、配線Ｖの電位がＶＳＳ（ＶＳＳは、配線Ｖ０に与えられる電位よりも低い電位）となるように制御しているものとする。期間Ｔ１２及び期間Ｔ１３では配線Ｖの電位は任意であるが、回路３０１は、期間Ｔ１２、及び／又は期間Ｔ１３において配線Ｖの電位がＶＳＳとなるように制御してもよい。
【００７５】
期間Ｔ１１において、スイッチ１０１、スイッチ１０２、スイッチ１０３、及びスイッチ１０４を全て導通状態とする。回路３００によって、配線Ｓの電位を初期化電位（Ｖｉｎｉｔ）とする。ここで、初期化電位（Ｖｉｎｉｔ）は、一例としては、配線Ｖ０の電位以上の電位である。配線Ｖの電位はＶＳＳである。期間Ｔ１１におけるｃｅｌｌ内の接続状態を模式的に示したものが図４６（Ａ）である。このような接続状態とすることによって、容量素子１１１に保持される電圧はＶＳＳ−Ｖｉｎｉｔとなる。トランジスタ１００のソースの電位はＶｉｎｉｔとなる。トランジスタ１００のゲートの電位はＶＳＳとなる。Ｖｇｓ１００はＶＳＳ−Ｖｉｎｉｔとなる。なお、ＶＳＳ−Ｖｉｎｉｔはトランジスタ１００の閾値電圧よりも小さくなるように、ＶＳＳ及びＶｉｎｉｔを設定する。こうして、期間Ｔ１１が終了したとき、トランジスタ１００は導通状態となる。ここで、初期化電位（Ｖｉｎｉｔ）は、配線Ｖ０の電位以上の電位であるため、期間Ｔ１１において負荷２００には電流が流れない。
【００７６】
期間Ｔ１２において、スイッチ１０１、スイッチ１０２、及びスイッチ１０３は導通状態のまま、スイッチ１０４を非導通状態とする。また回路３００によって、配線Ｓの電位は初期化電位（Ｖｉｎｉｔ）のままである。なおスイッチ１０４が非導通状態である間は、配線Ｖの電位は任意の電位とすることも可能である。期間Ｔ１２におけるｃｅｌｌ内の接続状態を模式的に示したものが図４６（Ｂ）である。このような接続状態とすることによって、容量素子１１１に保持される電荷が導通状態であるトランジスタ１００のソースとドレイン間を介して放電する。当該放電は、容量素子１１１に保持される電圧がＶｔｈとなり、トランジスタ１００が非導通状態となるまで続く。こうして、容量素子１１１に保持される電圧はＶｔｈとなる。トランジスタ１００のソースの電位はＶｉｎｉｔのままである。トランジスタ１００のゲートの電位はＶｉｎｉｔ＋Ｖｔｈとなる。Ｖｇｓ１００はＶｔｈとなる。このように、容量素子１１１に、トランジスタ１００の閾値電圧Ｖｔｈを保持することができる。なお、初期化電位（Ｖｉｎｉｔ）は、配線Ｖ０の電位以上の電位であるため、期間Ｔ１１と同様に期間Ｔ１２においても負荷２００に電流は流れない。
【００７７】
なお、Ｖｇｓ１００が、トランジスタ１００の閾値電圧Ｖｔｈに等しくなるまでには、非常に長い時間が必要となる場合がある。したがって、Ｖｇｓ１００は、閾値電圧Ｖｔｈまで完全に上昇させずに、次の動作をさせる場合も多い。つまり、Ｖｇｓ１００が、閾値電圧Ｖｔｈよりもわずかに小さい値となった状態で、期間Ｔ１２を終了する場合も多い。つまり、期間Ｔ１２が終了した時点では、Ｖｇｓ１００は閾値電圧に応じた大きさの電圧になっている、ということも出来る。
【００７８】
期間Ｔ１３において、スイッチ１０１は導通状態のまま、またスイッチ１０４は非導通状態のまま、スイッチ１０２を非導通状態とし、スイッチ１０３を非導通状態とする。なお、スイッチ１０２を非導通状態とするタイミングと、スイッチ１０３を非導通状態とするタイミングとは同じであっても良いし、異なっていてもよい。また回路３００によって、配線Ｓの電位を信号電位（Ｖｓｉｇ）とする。なおスイッチ１０４は非導通状態であるため、配線Ｖの電位は任意の電位とすることができる。期間Ｔ１３におけるｃｅｌｌ内の接続状態を模式的に示したものが図４６（Ｃ）である。このような接続状態とすることによって、容量素子１１１に保持される電圧はＶｔｈまたはＶｔｈに応じた大きさの電圧のままであるが、トランジスタ１００のソースの電位はＶｉｎｉｔ＋Ｖαとなる。トランジスタ１００のゲートの電位はＶｓｉｇ＋Ｖｔｈとなる。Ｖｇｓ１００はＶｓｉｇ＋Ｖｔｈ−（Ｖｉｎｉｔ＋Ｖα）となる。ここで、Ｖαは、負荷２００の容量値、容量素子１１２の容量値等によって定まる値である。一例としては、負の電圧である。こうして、Ｖｇｓ１００を、信号電位Ｖｓｉｇに対応する電圧であって、且つトランジスタ１００の閾値電圧に応じて補正された電圧とすることができる。ここで、負荷２００の容量値が容量素子１１２の容量値よりも十分に大きいとき、Ｖαは非常に小さい値となる。トランジスタ１００のソースの電位は、Ｖｉｎｉｔ＋Ｖαとなるが、Ｖαは非常に小さい値のため、負荷２００には電流は流れない。また、容量素子１１２に保持される電圧は、Ｖｓｉｇ―（Ｖｉｎｉｔ＋Ｖα）となる。
【００７９】
なお、期間Ｔ１３において、スイッチ１０４を導通状態にして動作させることも可能である。その場合、トランジスタ１００に電流が流れるが、当該電流によって容量素子１１２の電荷が放電される。このとき、その放電量は、トランジスタ１００の電流特性（例えば、移動度など）に応じて異なる。例えば、トランジスタ１００の移動度が高い程、単位時間あたりの放電量を多くすることができる。そのため、スイッチ１０４を導通状態にして容量素子１１２の電荷を放電させることによって、トランジスタ１００の移動度に応じてＶｇｓ１００を補正することができる。このようにして、トランジスタ１００の電流特性のばらつきや劣化などに応じてＶｇｓ１００を補正することができる。
【００８０】
期間Ｔ１４において、スイッチ１０２、及びスイッチ１０３は非導通状態のまま、スイッチ１０１を非導通状態とし、スイッチ１０４を導通状態とする。なお、スイッチ１０１を非導通状態とするタイミングと、スイッチ１０４を導通状態とするタイミングとは同じであっても良いし、異なっていてもよい。なお、スイッチ１０１が非導通状態である間は、配線Ｓの電位は任意の電位（図５中、斜線で示す）とすることも可能である。また、スイッチ１０４が導通状態である間は、配線Ｖの電位はＶＳＳとする。期間Ｔ１４におけるｃｅｌｌ内の接続状態を模式的に示したものが図４６（Ｄ）である。このような接続状態とすることによって、容量素子１１１に保持される電圧はＶｔｈのままであり、また、容量素子１１２に保持される電圧はＶｓｉｇ―（Ｖｉｎｉｔ＋Ｖα）のままであり、Ｖｇｓ１００はＶｓｉｇ＋Ｖｔｈ−（Ｖｉｎｉｔ＋Ｖα）のままであるが、トランジスタ１００のソースの電位はＶＥＬとなる。またトランジスタ１００のゲートの電位はＶｓｉｇ＋Ｖｔｈ―（Ｖｉｎｉｔ＋Ｖα）＋ＶＥＬとなる。ここで、ＶＥＬは、ＶＳＳ以上配線Ｖ０の電位以下の電位である。こうして、トランジスタ１００はＶｇｓ１００によって定まるドレイン電流を負荷２００に流す。
【００８１】
期間Ｔ１４において、Ｖｇｓ１００は、信号電位Ｖｓｉｇに対応する電圧であって、且つトランジスタ１００の閾値電圧に応じて補正された電圧であるため、トランジスタ１００の閾値電圧がばらつく、変動する等しても、信号電位Ｖｓｉｇに応じた所定の電流値のドレイン電流を負荷２００に供給することができる。また負荷２００の特性が変動する、劣化する、ばらつく等によって、トランジスタ１００のソースの電位であるＶＥＬの値が変化しても、トランジスタ１００のゲートの電位も同様に変化するため、Ｖｇｓ１００は変化しない。そのため、負荷２００の特性の変動が起きても、所定の電流を負荷２００に流すことができる。
【００８２】
なお、本発明の一態様に係る半導体装置は、図１（Ｄ）に示した構成に限定されない。本発明の一態様に係る半導体装置は、図４６（Ａ）乃至図４６（Ｄ）に示した４つの接続状態を選択可能にするように、トランジスタ１００、負荷２００、配線Ｓ、配線Ｖ、及び、任意の個数のスイッチを設けた構成の半導体装置とすることができる。
【００８３】
また、図１（Ｄ）に示す半導体装置の駆動方法は、図５のタイミングチャートに示した駆動方法に限定されない。図５のタイミングチャートに示した駆動方法において、幾つかの期間を省略することも可能であるし、別の期間を追加で設けることも可能である。例えば、図６（Ａ）のタイミングチャートに示す駆動方法を採用することができる。図６（Ａ）のタイミングチャートにおいて、期間Ｔ１１、期間Ｔ１２、期間Ｔ１３、及び期間Ｔ１４の動作に関しては、図５を用いて説明した動作と同様である。図６（Ａ）に示すタイミングチャートでは、期間Ｔ１３の後に期間Ｔ１３’を設けている点において、図５に示したタイミングチャートと異なる。
【００８４】
期間Ｔ１３’では、スイッチ１０３は非導通状態のまま、スイッチ１０１を非導通状態とし、スイッチ１０２を導通状態とする。なお、スイッチ１０４は非導通状態のままであっても良いし、導通状態としてもよい。なお、スイッチ１０１を非導通状態とするタイミングと、スイッチ１０２を導通状態とするタイミングとは同じであっても良いし、異なっていてもよい。期間Ｔ１３’においてスイッチ１０４を導通状態とする場合には、スイッチ１０４を導通状態とするタイミングは、スイッチ１０１を非導通状態とするタイミング、及び／又は、スイッチ１０２を導通状態とするタイミングと同じであっても良いし、異なっていてもよい。なお、スイッチ１０１が非導通状態である間は、配線Ｓの電位は任意の電位（図６（Ａ）中、斜線で示す）とすることも可能である。またスイッチ１０４が非導通状態であるときは、配線Ｖの電位は任意の電位とすることができる。スイッチ１０４が導通状態であるときは、配線Ｖの電位はＶＳＳとする。期間Ｔ１３’において、スイッチ１０４が非導通状態である場合のｃｅｌｌ内の接続状態を模式的に示したものが図６（Ｂ）である。期間Ｔ１３’において、スイッチ１０４が導通状態である場合のｃｅｌｌ内の接続状態を模式的に示したものが図６（Ｃ）である。
【００８５】
図６（Ｂ）または図６（Ｃ）のような接続状態とすることによって、容量素子１１１及び容量素子１１２に保持された電荷をトランジスタ１００を介して放電させることができる。ここで、単位時間あたりの放電量は、トランジスタ１００の電流特性（例えば、移動度）に応じて異なる。即ち、トランジスタ１００の移動度が高い程、単位時間あたりの放電量を多くすることができる。そのため、当該放電を極短時間行うことによって、トランジスタ１００の移動度に応じてＶｇｓ１００を補正することができる。このようにして、トランジスタ１００の電流特性のばらつきや劣化などに応じてＶｇｓ１００を補正することができる。
【００８６】
期間Ｔ１３’の後のＴ１４の動作については、図５を用いて示した動作と同様である。図６（Ａ）のタイミングチャートに示す駆動方法では、Ｖｇｓ１００は、信号電位Ｖｓｉｇに対応する電圧であって、且つトランジスタ１００の閾値電圧及び移動度に応じて補正された電圧であるため、トランジスタ１００の閾値電圧及び移動度がばらつく、変動する等しても、負荷２００に供給する電流の電流値のばらつきや変動を抑制することができる。また負荷２００の特性が変動する、劣化する、ばらつく等によって、トランジスタ１００のソースの電位であるＶＥＬの値が変化しても、トランジスタ１００のゲートの電位も同様に変化するため、Ｖｇｓ１００は変化しない。そのため、負荷２００の特性の変動が起きても、負荷２００に対して所定の電流を供給することができる。
【００８７】
なお、本発明の一態様に係る半導体装置は、図１（Ｄ）に示した構成に限定されない。本発明の一態様に係る半導体装置は、図４６（Ａ）乃至図４６（Ｄ）と、図６（Ｂ）または図６（Ｃ）とに示した５つの接続状態を選択可能にするように、トランジスタ１００、負荷２００、配線Ｓ、配線Ｖ、及び、任意の個数のスイッチを設けた構成の半導体装置とすることができる。
【００８８】
以上、図１（Ｄ）において、トランジスタ１００はｐチャネル型トランジスタであり、負荷２００は整流性を有し、配線Ｖ０から配線Ｖの向きに電流が流れるように設けられている場合を例に半導体装置の駆動方法について説明した。この場合は、図１（Ｄ）における負荷２００が発光素子２０１であるときは、図１（Ｅ）に示した構成の半導体装置に対応する。よって、図１（Ｅ）に示す半導体装置も、上記駆動方法によって動作させることができる。
【００８９】
なお、図１（Ａ）〜図１（Ｅ）などにおいて、容量素子１１１の容量値は、トランジスタ１００のゲートの寄生容量の容量値よりも、大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。または、容量素子１１１の電極の面積は、トランジスタ１００のチャネル領域の面積よりも大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。または、容量素子１１１の電極の面積は、トランジスタ１００のゲートの面積よりも大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。それらにより、容量素子１１１とトランジスタ１００のゲート容量とで、電圧が容量分割されたときに、容量素子１１１の電圧の減少を低減することが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
【００９０】
なお、図１（Ａ）〜図１（Ｅ）などにおいて、容量素子１１２の容量値は、負荷２００（発光素子２０１）の寄生容量の容量値よりも、小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／５倍以下が好適である。または、容量素子１１２の電極の面積は、負荷２００（発光素子２０１）の電極の面積よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／５倍以下が好適である。それらにより、容量素子１１２と負荷２００（発光素子２０１）とで、電圧が容量分割されたときに、容量素子１１２により高い電圧が加わるようにすることが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
【００９１】
なお、図１（Ａ）〜図１（Ｅ）などにおいて、容量素子１１１の容量値は、容量素子１１２の容量値と、同じ程度の大きさであるか、それよりも大きいことが望ましい。容量素子１１１の容量値は、容量素子１１２の容量値と、±２０％以下の違い、より好ましくは±１０％以下の違いであることが好適である。または、容量素子１１１の電極の面積は、容量素子１１２の電極の面積と、同じ程度の大きさであるか、それよりも大きいことが望ましい。これらにより、同じレイアウト面積であっても、より最適な動作を行うことが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
【００９２】
なお、本実施の形態において、トランジスタ１００の閾値電圧などのばらつきを補正するような動作を行ったが、本発明の実施形態の一態様は、これに限定されない。例えば、閾値電圧のばらつきを補正するような動作を行わずに、負荷２００に電流を供給させて動作させることも可能である。
【００９３】
本実施の形態は、基本原理の一例について述べたものである。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と、自由に組み合わせることや、適用することや、置き換えて実施することができる。
【００９４】
（実施の形態２）
本実施の形態では、実施の形態１において説明した半導体装置及びその駆動方法とは異なる、本発明の半導体装置の一態様、及び半導体装置の駆動方法の一態様について説明する。
【００９５】
図７（Ａ）は本発明の半導体装置の一態様を示す回路図である。
【００９６】
図７（Ａ）において半導体装置は、トランジスタ１００と、負荷２００と、配線Ｓと、配線Ｖと、配線Ｒと、スイッチ１０１と、スイッチ１０２と、スイッチ１０３と、スイッチ１０４と、スイッチ１０５と、容量素子１１１と、容量素子１１２と、を有する。図７（Ａ）に示す構成は、図１（Ａ）に示した構成において、スイッチ１０５と配線Ｒを追加した構成である。スイッチ１０５は、配線Ｒと容量素子１１１の一対の電極のうちの一方との間の導通又は非導通を選択する機能を有する。
【００９７】
なお配線Ｓは、一例としては、図７（Ａ）に示すように、少なくとも、電位Ｖｓｉｇを供給する機能を有する回路３０２に接続される。回路３０２の例としては、ソースドライバ（信号線駆動回路）などがある。したがって、配線Ｓは、電位Ｖｓｉｇを、伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線Ｓは、映像信号線としての機能を有している。
【００９８】
電位Ｖｓｉｇは、一例としては、負荷２００に流す電流の大きさを制御するための信号である。そのため、負荷２００に供給したい電流の大きさに応じて、電位Ｖｓｉｇが異なる。例えば負荷２００に供給する電流が一定値であれば、電位Ｖｓｉｇは一定の電位であり、一定値でなければ電位Ｖｓｉｇは、時間と共に、負荷２００に供給する電流の大きさに応じて変化する。一例としては、電位Ｖｓｉｇは映像信号であり、アナログ信号である。
【００９９】
なお配線Ｒは、一例としては、図７（Ａ）に示すように、少なくとも、電位Ｖｉｎｉｔを供給する機能を有する回路３０３に接続される。回路３０３の例としては、初期化回路などがある。したがって、配線Ｒは、電位Ｖｉｎｉｔを、伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線Ｒは、初期化用配線としての機能を有している。
【０１００】
電位Ｖｉｎｉｔは、一例としては、半導体装置内の各ノードの電位を初期化するための電位である。または、電位Ｖｉｎｉｔは、一例としては、容量素子１１１に、電荷を供給するための電位である。または、電位Ｖｉｎｉｔは、一例としては、トランジスタ１００をオン状態にするための電位である。なお、電位Ｖｉｎｉｔは、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、電位Ｖｉｎｉｔはパルス信号のように変動してもよい。
【０１０１】
なお配線Ｖは、一例としては、図７（Ａ）に示すように、少なくとも、電源電位（高電源電位または低電源電位）を供給する回路３０１に接続される。回路３０１の例としては、電源回路などがある。したがって、配線Ｖは、電源電位を伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線Ｖは、トランジスタ１００に電流を供給することが出来る機能を有している。または、配線Ｖは、負荷２００に電流を供給することが出来る機能を有している。または、配線Ｖは、電源線としての機能を有している。または、配線Ｖは、電流供給線としての機能を有している。なお、配線Ｖの電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、配線Ｖの電位はパルス信号のように変動してもよい。例えば、配線Ｖの電位は、負荷２００に、順バイアス電圧だけでなく、逆バイアス電圧を加えるような電位であってもよい。
【０１０２】
図７（Ａ）において、その他の部分は図１（Ａ）と同じであるため説明は省略する。
【０１０３】
図７（Ｂ）は本発明の半導体装置の一態様を示す回路図である。図７（Ｂ）に示す半導体装置は、図７（Ａ）に示した半導体装置において、トランジスタ１００をｎチャネル型トランジスタとし、負荷２００として配線Ｖから配線Ｖ０の方向（図中、矢印で表記）に整流性を有するものを用いた例である。図７（Ａ）と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１０４】
図７（Ｃ）は本発明の半導体装置の一態様を示す回路図である。図７（Ｃ）に示す半導体装置は、図７（Ｂ）における負荷２００として発光素子２０１を用いた例である。図７（Ｃ）のように、発光素子２０１のアノードがトランジスタ１００と接続され、カソードが配線Ｖ０と接続される。なお、図７（Ｂ）と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１０５】
図７（Ｄ）は本発明の半導体装置の一態様を示す回路図である。図７（Ｄ）に示す半導体装置は、図７（Ａ）に示した半導体装置において、トランジスタ１００をｐチャネル型トランジスタとし、負荷２００として配線Ｖ０から配線Ｖの方向（図中、矢印で表記）に整流性を有するものを用いた例である。図７（Ａ）と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１０６】
図７（Ｅ）は本発明の半導体装置の一態様を示す回路図である。図７（Ｅ）に示す半導体装置は、図７（Ｄ）における負荷２００として発光素子２０１を用いた例である。図７（Ｅ）のように、発光素子２０１のカソードがトランジスタ１００と接続され、アノードが配線Ｖ０と接続される。なお、図７（Ｄ）と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１０７】
また図７（Ａ）乃至図７（Ｅ）において、配線Ｒは配線Ｖ０と接続される構成とすることができる。一例として、図７（Ａ）、図７（Ｃ）、図７（Ｅ）において、配線Ｒと配線Ｖ０を接続した構成を図８（Ａ）乃至図８（Ｃ）に示す。このような構成にすることによって、配線の数を減らすことが出来る。
【０１０８】
なお、図７（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加して設けることが可能である。逆に、図７（Ａ）などの各ノードにおいて、トランジスタ、スイッチ、受動素子などを追加して設けないようにすることも可能である。例えば、各スイッチの端子が接続されたノード、トランジスタの各端子が接続されたノード、及び／又は、負荷の各端子が接続されたノードにおいて、直接的に接続されたトランジスタを、これ以上は設けないようにすることが可能である。従って、例えば、負荷２００とトランジスタ１００と容量素子１１２とスイッチ１０３とが接続されているノードにおいて、直接的に接続されているトランジスタ（スイッチ１０３がトランジスタを用いて構成される場合に当該トランジスタは除く）はトランジスタ１００のみであり、他のトランジスタはそのノードと直接的に接続されていない、というような構成にすることが可能である。
【０１０９】
（半導体装置の駆動方法）
図７（Ａ）に示した半導体装置の駆動方法の一例について説明する。当該駆動方法では、トランジスタ１００の導電型に応じて、各配線等に入力する電位の関係が異なる。そこで、トランジスタ１００がｎチャネル型トランジスタである図７（Ｂ）に示した半導体装置と、トランジスタ１００がｐチャネル型トランジスタである図７（Ｄ）に示した半導体装置と、それぞれについて、順に駆動方法を説明する。
【０１１０】
（トランジスタ１００がｎチャネル型の場合の駆動方法）
図７（Ｂ）に示した半導体装置の駆動方法について、図９のタイミングチャートの例を用いて説明する。
【０１１１】
図９に示すタイミングチャートにおいて、Ｖｇｓ１００は、各期間（期間Ｔ１１、期間Ｔ１２、期間Ｔ１３、及び期間Ｔ１４）における、トランジスタ１００のソースとゲートの電位差を示す。１０１は各期間におけるスイッチ１０１の状態、１０２は各期間におけるスイッチ１０２の状態、１０３は各期間におけるスイッチ１０３の状態、１０４は各期間におけるスイッチ１０４の状態、１０５は各期間におけるスイッチ１０５の状態を示す。図９において、スイッチが導通状態であるとき「ＯＮ」と表記し、スイッチが非導通状態であるとき「ＯＦＦ」と表記している。３０２は、各期間における、回路３０２によって制御される配線Ｓの電位を示している。３０３は、各期間における、回路３０３によって制御される配線Ｒの電位を示している。なお、回路３０１は、少なくとも期間Ｔ１１及び期間Ｔ１４では、配線Ｖの電位がＶＤＤとなるように制御しているものとする。期間Ｔ１２及び期間Ｔ１３では配線Ｖの電位は任意であるが、回路３０１は、期間Ｔ１２、及び／又は期間Ｔ１３において配線Ｖの電位がＶＤＤとなるように制御してもよい。
【０１１２】
期間Ｔ１１において、スイッチ１０１は非導通状態とし、スイッチ１０２、スイッチ１０３、スイッチ１０４、及びスイッチ１０５は導通状態とする。回路３０３によって、配線Ｒの電位を初期化電位（Ｖｉｎｉｔ）とする。ここで、初期化電位（Ｖｉｎｉｔ）は、一例としては、配線Ｖ０の電位以下の電位である。なお、スイッチ１０１が非導通状態である間は、配線Ｓの電位は任意の電位（図９中、斜線で示す）とすることも可能である。配線Ｖの電位はＶＤＤである。期間Ｔ１１におけるｃｅｌｌ内の接続状態を模式的に示したものが図１０（Ａ）である。このような接続状態とすることによって、容量素子１１１に保持される電圧はＶＤＤ−Ｖｉｎｉｔとなる。トランジスタ１００のソースの電位はＶｉｎｉｔとなる。トランジスタ１００のゲートの電位はＶＤＤとなる。Ｖｇｓ１００はＶＤＤ−Ｖｉｎｉｔとなる。なお、ＶＤＤ−Ｖｉｎｉｔはトランジスタ１００の閾値電圧よりも大きくなるように、ＶＤＤ及びＶｉｎｉｔを設定する。こうして、期間Ｔ１１が終了したとき、トランジスタ１００は導通状態となる。ここで、初期化電位（Ｖｉｎｉｔ）は、配線Ｖ０に与えられる電位以下の電位であるため、期間Ｔ１１において負荷２００には電流が流れない。
【０１１３】
期間Ｔ１２において、スイッチ１０２、スイッチ１０３、及びスイッチ１０５は導通状態のまま、スイッチ１０４を非導通状態とする。スイッチ１０１は非導通状態のままである。また回路３０３によって、配線Ｒの電位は初期化電位（Ｖｉｎｉｔ）のままである。なおスイッチ１０１が非導通状態である間は、配線Ｓの電位は任意の電位（図９中、斜線で示す）とすることも可能である。なおスイッチ１０４が非導通状態である間は、配線Ｖの電位は任意の電位とすることも可能である。期間Ｔ１２におけるｃｅｌｌ内の接続状態を模式的に示したものが図１０（Ｂ）である。このような接続状態とすることによって、容量素子１１１に保持される電荷が導通状態であるトランジスタ１００のソースとドレイン間を介して放電する。当該放電は、容量素子１１１に保持される電圧がＶｔｈとなり、トランジスタ１００が非導通状態となるまで続く。こうして、容量素子１１１に保持される電圧はＶｔｈとなる。トランジスタ１００のソースの電位はＶｉｎｉｔのままである。トランジスタ１００のゲートの電位はＶｉｎｉｔ＋Ｖｔｈとなる。Ｖｇｓ１００はＶｔｈとなる。このように、容量素子１１１に、トランジスタ１００の閾値電圧Ｖｔｈを保持することができる。なお、初期化電位（Ｖｉｎｉｔ）は、配線Ｖ０の電位以下の電位であるため、期間Ｔ１１と同様に期間Ｔ１２においても負荷２００には電流が流れない。
【０１１４】
なお、Ｖｇｓ１００が、トランジスタ１００の閾値電圧Ｖｔｈに等しくなるまでには、非常に長い時間が必要となる場合がある。したがって、Ｖｇｓ１００は、閾値電圧Ｖｔｈまで完全に低下させずに、次の動作をさせる場合も多い。つまり、Ｖｇｓ１００は、閾値電圧Ｖｔｈよりも、わずかに大きい値となった状態で、期間Ｔ１２が終了する場合も多い。つまり、期間Ｔ１２が終了した時点では、Ｖｇｓ１００は、閾値電圧に応じた大きさの電圧になっている、ということも出来る。
【０１１５】
期間Ｔ１３において、スイッチ１０４は非導通状態のまま、スイッチ１０１を導通状態とし、スイッチ１０２、スイッチ１０３及びスイッチ１０５を非導通状態とする。なお、スイッチ１０１を導通状態とするタイミングと、スイッチ１０２、スイッチ１０３及びスイッチ１０５のいずれか又は全てを非導通状態とするタイミングと、は同じであっても良いし、異なっていてもよい。また回路３０２によって、配線Ｓの電位を信号電位（Ｖｓｉｇ）とする。なおスイッチ１０５が非導通状態である間は、配線Ｒの電位は任意の電位（図９中、斜線で示す）とすることも可能である。なおスイッチ１０４は非導通状態であるため、配線Ｖの電位は任意の電位とすることができる。期間Ｔ１３におけるｃｅｌｌ内の接続状態を模式的に示したものが図１０（Ｃ）である。このような接続状態とすることによって、容量素子１１１に保持される電圧はＶｔｈまたはＶｔｈに応じた大きさの電圧のままであるが、トランジスタ１００のソースの電位はＶｉｎｉｔ＋Ｖαとなる。トランジスタ１００のゲートの電位はＶｓｉｇ＋Ｖｔｈとなる。Ｖｇｓ１００はＶｓｉｇ＋Ｖｔｈ−（Ｖｉｎｉｔ＋Ｖα）となる。ここで、Ｖαは、負荷２００の容量値、容量素子１１２の容量値等によって定まる値である。一例としては、正の電圧である。こうして、Ｖｇｓ１００を、信号電位Ｖｓｉｇに対応する電圧であって、且つトランジスタ１００の閾値電圧に応じて補正された電圧とすることができる。ここで、負荷２００の容量値が容量素子１１２の容量値よりも十分に大きいとき、Ｖαは非常に小さい値となる。トランジスタ１００のソースの電位は、Ｖｉｎｉｔ＋Ｖαとなるが、Ｖαは非常に小さい値のため、負荷２００に電流は流れない。また、容量素子１１２に保持される電圧は、Ｖｓｉｇ―（Ｖｉｎｉｔ＋Ｖα）となる。
【０１１６】
なお、期間Ｔ１３において、スイッチ１０４を導通状態にして動作させることも可能である。その場合、トランジスタ１００に電流が流れるが、当該電流によって、容量素子１１２の電荷が放電される。このとき、その放電量は、トランジスタ１００の電流特性（例えば、移動度など）に応じて異なる。例えば、トランジスタ１００の移動度が高い程、単位時間あたりの放電量を多くすることができる。そのため、スイッチ１０４を導通状態にして、容量素子１１２の電荷を放電させることによって、トランジスタ１００の電流特性のばらつきや劣化などに応じてＶｇｓ１００を補正することができる。
【０１１７】
期間Ｔ１４において、スイッチ１０２、スイッチ１０３、及びスイッチ１０５は非導通状態のまま、スイッチ１０１を非導通状態とし、スイッチ１０４を導通状態とする。なお、スイッチ１０１を非導通状態とするタイミングと、スイッチ１０４を導通状態とするタイミングとは同じであっても良いし、異なっていてもよい。なお、スイッチ１０１が非導通状態である間は、配線Ｓの電位は任意の電位（図９中、斜線で示す）とすることも可能である。また、スイッチ１０４が導通状態である間は、配線Ｖの電位はＶＤＤとする。期間Ｔ１４におけるｃｅｌｌ内の接続状態を模式的に示したものが図１０（Ｄ）である。このような接続状態とすることによって、容量素子１１１に保持される電圧はＶｔｈのままであり、また、容量素子１１２に保持される電圧はＶｓｉｇ―（Ｖｉｎｉｔ＋Ｖα）のままであり、Ｖｇｓ１００はＶｓｉｇ＋Ｖｔｈ−（Ｖｉｎｉｔ＋Ｖα）のままであるが、トランジスタ１００のソースの電位はＶＥＬとなる。またトランジスタ１００のゲートの電位はＶｓｉｇ＋Ｖｔｈ―（Ｖｉｎｉｔ＋Ｖα）＋ＶＥＬとなる。ここで、ＶＥＬは、配線Ｖ０に与えられる電位以上ＶＤＤ以下の電位である。こうして、トランジスタ１００はＶｇｓ１００によって定まるドレイン電流を負荷２００に流す。
【０１１８】
図９のタイミングチャートに示す駆動方法では、Ｖｇｓ１００は、信号電位Ｖｓｉｇに対応する電圧であって、且つトランジスタ１００の閾値電圧に応じて補正された電圧であるため、トランジスタ１００の閾値電圧がばらつく、変動する等しても、負荷２００に供給する電流の電流値のばらつきや変動を抑制することができる。また負荷２００の特性が変動することによって、トランジスタ１００のソースの電位であるＶＥＬの値が変化しても、トランジスタ１００のゲートの電位も同様に変化するため、Ｖｇｓ１００は変化しない。そのため、負荷２００の特性の変動、劣化、ばらつきが起きても、負荷２００に対して所定の電流を供給することができる。
【０１１９】
以上が図７（Ｂ）に示した半導体装置及びその駆動方法に関する説明である。
【０１２０】
本実施の形態において図７等に示した半導体装置は、実施の形態１において図１等に示した半導体装置において、配線Ｒとスイッチ１０５とを追加した構成ということもできる。この構成によって、期間Ｔ１１、期間Ｔ１２、及び期間Ｔ１３において、互いに異なる配線から所定の電位を供給することができる。こうして、期間Ｔ１１、期間Ｔ１２、及び期間Ｔ１３を長くすることが可能となる。または、配線Ｓに接続するｃｅｌｌの数を増やすことが出来る。
【０１２１】
また、配線Ｓには、電位Ｖｉｎｉｔが供給されないため、配線Ｓの電位の変動を小さくすることができ、半導体装置の消費電力を低減することが出来る。
【０１２２】
なお、本発明の一態様に係る半導体装置は、図７（Ｂ）に示した構成に限定されない。本発明の一態様に係る半導体装置は、図１０（Ａ）乃至図１０（Ｄ）に示した４つの接続状態を選択可能にするように、トランジスタ１００、負荷２００、配線Ｓ、配線Ｖ、及び、任意の個数のスイッチを設けた構成の半導体装置とすることができる。
【０１２３】
また、図７（Ｂ）に示す半導体装置の駆動方法は、図９のタイミングチャートに示した駆動方法に限定されない。幾つかの期間が省略されることが可能であるし、別の期間が追加で設けられることも可能である。例えば、図１１（Ａ）のタイミングチャートに示す駆動方法を採用することができる。図１１（Ａ）のタイミングチャートにおいて、期間Ｔ１１、期間Ｔ１２、期間Ｔ１３、及び期間Ｔ１４の動作に関しては、図９を用いて説明した動作と同様である。図１１（Ａ）に示すタイミングチャートでは、期間Ｔ１３の後に期間Ｔ１３’を設けている点において、図９に示したタイミングチャートと異なる。
【０１２４】
期間Ｔ１３’では、スイッチ１０３及びスイッチ１０５は非導通状態のまま、スイッチ１０１を非導通状態とし、スイッチ１０２を導通状態とする。なお、スイッチ１０４は非導通状態のままであっても良いし、導通状態としてもよい。なお、スイッチ１０１を非導通状態とするタイミングと、スイッチ１０２を導通状態とするタイミングとは、同じであっても良いし、異なっていてもよい。期間Ｔ１３’においてスイッチ１０４を導通状態とする場合には、スイッチ１０４を導通状態とするタイミングは、スイッチ１０１を非導通状態とするタイミング、及びスイッチ１０２を導通状態とするタイミングのいずれかと同じであっても良いし、異なっていてもよい。なお、スイッチ１０１が非導通状態である間は、配線Ｓの電位は任意の電位（図１１（Ａ）中、斜線で示す）とすることも可能である。またスイッチ１０５が非導通状態である間は、配線Ｒの電位は任意の電位（図１１（Ａ）中、斜線で示す）とすることも可能である。またスイッチ１０４が非導通状態であるときは、配線Ｖの電位は任意の電位とすることができる。スイッチ１０４が導通状態であるときは、配線Ｖの電位はＶＤＤとする。期間Ｔ１３’において、スイッチ１０４が非導通状態である場合のｃｅｌｌ内の接続状態を模式的に示したものが図１１（Ｂ）である。期間Ｔ１３’において、スイッチ１０４が導通状態である場合のｃｅｌｌ内の接続状態を模式的に示したものが図１１（Ｃ）である。
【０１２５】
図１１（Ｂ）または図１１（Ｃ）のような接続状態とすることによって、容量素子１１１及び容量素子１１２に保持された電荷をトランジスタ１００を介して放電させることができる。ここで、単位時間あたりの放電量は、トランジスタ１００の電流特性（例えば、移動度）に応じて異なる。即ち、トランジスタ１００の移動度が高い程、単位時間あたりの放電量を多くすることができる。そのため、当該放電を極短時間行うことによって、トランジスタ１００の移動度に応じてＶｇｓ１００を補正することができる。
【０１２６】
期間Ｔ１３’の後のＴ１４の動作については、図９を用いて示した動作と同様である。図１１（Ａ）のタイミングチャートに示す駆動方法では、Ｖｇｓ１００は、信号電位Ｖｓｉｇに対応する電圧であって、且つトランジスタ１００の閾値電圧及び移動度に応じて補正された電圧であるため、トランジスタ１００の閾値電圧及び移動度がばらつく、変動する等しても、負荷２００に供給する電流の電流値のばらつきや変動を抑制することができる。また負荷２００の特性が変動する、劣化する、ばらつく等によって、トランジスタ１００のソースの電位であるＶＥＬの値が変化しても、トランジスタ１００のゲートの電位も同様に変化するため、Ｖｇｓ１００は変化しない。そのため、負荷２００の特性の変動が起きても、負荷２００に対して所定の電流を供給することができる。
【０１２７】
なお、本発明の一態様に係る半導体装置は、図７（Ｂ）に示した構成に限定されない。本発明の一態様に係る半導体装置は、図１０（Ａ）乃至図１０（Ｄ）と、図１１（Ｂ）または図１１（Ｃ）とに示した５つの接続状態を選択可能にするように、トランジスタ１００、負荷２００、配線Ｓ、配線Ｖ、配線Ｒ、及び、任意の個数のスイッチを設けた構成の半導体装置とすることができる。
【０１２８】
以上、図７（Ｂ）において、トランジスタ１００はｎチャネル型トランジスタであり、負荷２００は整流性を有し、配線Ｖから配線Ｖ０の向きに電流が流れるように設けられている場合を例に半導体装置の駆動方法について説明した。この場合は、図７（Ｂ）における負荷２００が発光素子２０１であるときは、図７（Ｃ）に示した構成の半導体装置に対応する。よって、図７（Ｃ）に示す半導体装置も、上記駆動方法によって動作させることができる。
【０１２９】
（トランジスタ１００がｐチャネル型の場合の駆動方法）
図７（Ｄ）に示した半導体装置の駆動方法について、図１２のタイミングチャートの例を用いる。
【０１３０】
図１２に示すタイミングチャートにおいて、Ｖｇｓ１００は、各期間（期間Ｔ１１、期間Ｔ１２、期間Ｔ１３、及び期間Ｔ１４）における、トランジスタ１００のソースとゲートの電位差を示す。１０１は各期間におけるスイッチ１０１の状態、１０２は各期間におけるスイッチ１０２の状態、１０３は各期間におけるスイッチ１０３の状態、１０４は各期間におけるスイッチ１０４の状態、１０５は各期間におけるスイッチ１０５の状態を示す。図１２において、スイッチが導通状態であるとき「ＯＮ」と表記し、スイッチが非導通状態であるとき「ＯＦＦ」と表記している。３０２は、各期間における、回路３０２によって制御される配線Ｓの電位を示している。３０３は、各期間における、回路３０３によって制御される配線Ｒの電位を示している。なお、回路３０１は、少なくとも期間Ｔ１１及び期間Ｔ１４では、配線Ｖの電位がＶＳＳとなるように制御しているものとする。期間Ｔ１２及び期間Ｔ１３では配線Ｖの電位は任意であるが、回路３０１は、期間Ｔ１２、及び／又は期間Ｔ１３において配線Ｖの電位がＶＳＳとなるように制御してもよい。
【０１３１】
期間Ｔ１１において、スイッチ１０１は非導通状態とし、スイッチ１０２、スイッチ１０３、スイッチ１０４、及びスイッチ１０５は導通状態とする。回路３０３によって、配線Ｒの電位を初期化電位（Ｖｉｎｉｔ）とする。ここで、初期化電位（Ｖｉｎｉｔ）は、一例としては、配線Ｖ０の電位以上の電位である。なお、スイッチ１０１が非導通状態である間は、配線Ｓの電位は任意の電位（図１２中、斜線で示す）とすることも可能である。配線Ｖの電位はＶＳＳである。期間Ｔ１１におけるｃｅｌｌ内の接続状態を模式的に示したものが図４７（Ａ）である。このような接続状態とすることによって、容量素子１１１に保持される電圧はＶＳＳ−Ｖｉｎｉｔとなる。トランジスタ１００のソースの電位はＶｉｎｉｔとなる。トランジスタ１００のゲートの電位はＶＳＳとなる。Ｖｇｓ１００はＶＳＳ−Ｖｉｎｉｔとなる。なお、ＶＳＳ−Ｖｉｎｉｔはトランジスタ１００の閾値電圧よりも小さくなるように、ＶＳＳ及びＶｉｎｉｔを設定する。こうして、期間Ｔ１１が終了したとき、トランジスタ１００は導通状態となる。ここで、初期化電位（Ｖｉｎｉｔ）は、配線Ｖ０の電位以上の電位であるため、期間Ｔ１１において負荷２００には電流が流れない。
【０１３２】
期間Ｔ１２において、スイッチ１０１は非導通状態のまま、且つスイッチ１０２、スイッチ１０３及びスイッチ１０５は導通状態のまま、スイッチ１０４を非導通状態とする。また回路３０３によって、配線Ｒの電位は初期化電位（Ｖｉｎｉｔ）のままである。なおスイッチ１０１が非導通状態である間は、配線Ｓの電位は任意の電位（図１２中、斜線で示す）とすることも可能である。なおスイッチ１０４が非導通状態である間は、配線Ｖの電位は任意の電位とすることも可能である。期間Ｔ１２におけるｃｅｌｌ内の接続状態を模式的に示したものが図４７（Ｂ）である。このような接続状態とすることによって、容量素子１１１に保持される電荷が導通状態であるトランジスタ１００のソースとドレイン間を介して放電する。当該放電は、容量素子１１１に保持される電圧がＶｔｈとなり、トランジスタ１００が非導通状態となるまで続く。こうして、容量素子１１１に保持される電圧はＶｔｈとなる。トランジスタ１００のソースの電位はＶｉｎｉｔのままである。トランジスタ１００のゲートの電位はＶｉｎｉｔ＋Ｖｔｈとなる。Ｖｇｓ１００はＶｔｈとなる。このように、容量素子１１１に、トランジスタ１００の閾値電圧Ｖｔｈを保持することができる。なお、初期化電位（Ｖｉｎｉｔ）は、配線Ｖ０の電位以上の電位であるため、期間Ｔ１１と同様に期間Ｔ１２においても負荷２００に電流は流れない。
【０１３３】
なお、Ｖｇｓ１００が、トランジスタ１００の閾値電圧Ｖｔｈに等しくなるまでには、非常に長い時間が必要となる場合がある。したがって、Ｖｇｓ１００は、閾値電圧Ｖｔｈまで完全に上昇させずに次の動作をさせる場合も多い。つまり、Ｖｇｓ１００は、閾値電圧Ｖｔｈよりも、わずかに小さい値となった状態で、期間Ｔ１２が終了する場合も多い。つまり、期間Ｔ１２が終了した時点では、Ｖｇｓ１００は、閾値電圧に応じた大きさの電圧になっている、ということも出来る。
【０１３４】
期間Ｔ１３において、スイッチ１０４は非導通状態のまま、スイッチ１０１を導通状態とし、スイッチ１０２、スイッチ１０３及びスイッチ１０５を非導通状態とする。なお、スイッチ１０１を導通状態とするタイミングと、スイッチ１０２、スイッチ１０３及びスイッチ１０５のいずれか又は全てを非導通状態とするタイミングと、は同じであっても良いし、異なっていてもよい。また回路３０２によって、配線Ｓの電位を信号電位（Ｖｓｉｇ）とする。なおスイッチ１０５が非導通状態である間は、配線Ｒの電位は任意の電位（図１２中、斜線で示す）とすることも可能である。なおスイッチ１０４は非導通状態であるため、配線Ｖの電位は任意の電位とすることができる。期間Ｔ１３におけるｃｅｌｌ内の接続状態を模式的に示したものが図４７（Ｃ）である。このような接続状態とすることによって、容量素子１１１に保持される電圧はＶｔｈまたはＶｔｈに応じた大きさの電圧のままであるが、トランジスタ１００のソースの電位はＶｉｎｉｔ＋Ｖαとなる。トランジスタ１００のゲートの電位はＶｓｉｇ＋Ｖｔｈとなる。Ｖｇｓ１００はＶｓｉｇ＋Ｖｔｈ−（Ｖｉｎｉｔ＋Ｖα）となる。ここで、Ｖαは、負荷２００の容量値、容量素子１１２の容量値等によって定まる値である。一例としては、負の電圧である。こうして、Ｖｇｓ１００を、信号電位Ｖｓｉｇに対応する電圧であって、且つトランジスタ１００の閾値電圧に応じて補正された電圧とすることができる。ここで、負荷２００の容量値が容量素子１１２の容量値よりも十分に大きいとき、Ｖαは非常に小さい値となる。トランジスタ１００のソースの電位は、Ｖｉｎｉｔ＋Ｖαとなるが、Ｖαは非常に小さい値のため、負荷２００には電流は流れない。また、容量素子１１２に保持される電圧は、Ｖｓｉｇ―（Ｖｉｎｉｔ＋Ｖα）となる。
【０１３５】
なお、期間Ｔ１３において、スイッチ１０４を導通状態にして動作させることも可能である。その場合、トランジスタ１００に電流が流れるが、その電流によって、容量素子１１２の電荷が放電される。そのとき、その放電量は、トランジスタ１００の電流特性（例えば、移動度など）に応じて異なる。例えば、トランジスタ１００の移動度が高い程、単位時間あたりの放電量を多くすることができる。そのため、スイッチ１０４を導通状態にして容量素子１１２の電荷を放電させることによって、トランジスタ１００の移動度に応じてＶｇｓ１００を補正することができる。このようにして、トランジスタ１００の電流特性のばらつきや劣化などに応じてＶｇｓ１００を補正することができる。
【０１３６】
期間Ｔ１４において、スイッチ１０２、スイッチ１０３、及びスイッチ１０５は非導通状態のまま、スイッチ１０１を非導通状態とし、スイッチ１０４を導通状態とする。なお、スイッチ１０１を非導通状態とするタイミングと、スイッチ１０４を導通状態とするタイミングとは同じであっても良いし、異なっていてもよい。なお、スイッチ１０１が非導通状態である間は、配線Ｓの電位は任意の電位（図１２中、斜線で示す）とすることも可能である。また、スイッチ１０４が導通状態である間は、配線Ｖの電位はＶＳＳとする。期間Ｔ１４におけるｃｅｌｌ内の接続状態を模式的に示したものが図４７（Ｄ）である。このような接続状態とすることによって、容量素子１１１に保持される電圧はＶｔｈのままであり、また、容量素子１１２に保持される電圧はＶｓｉｇ―（Ｖｉｎｉｔ＋Ｖα）のままであり、Ｖｇｓ１００はＶｓｉｇ＋Ｖｔｈ−（Ｖｉｎｉｔ＋Ｖα）のままであるが、トランジスタ１００のソースの電位はＶＥＬとなる。またトランジスタ１００のゲートの電位はＶｓｉｇ＋Ｖｔｈ―（Ｖｉｎｉｔ＋Ｖα）＋ＶＥＬとなる。ここで、ＶＥＬは、ＶＳＳ以上配線Ｖ０の電位以下の電位である。こうして、トランジスタ１００はＶｇｓ１００によって定まるドレイン電流を負荷２００に流す。
【０１３７】
期間Ｔ１４において、Ｖｇｓ１００は、信号電位Ｖｓｉｇに対応する電圧であって、且つトランジスタ１００の閾値電圧に応じて補正された電圧であるため、トランジスタ１００の閾値電圧がばらついても、信号電位Ｖｓｉｇに応じた所定の電流値のドレイン電流を負荷２００に供給することができる。また負荷２００の特性が変動することによって、トランジスタ１００のソースの電位であるＶＥＬの値が変化しても、トランジスタ１００のゲートの電位も同様に変化するため、Ｖｇｓ１００は変化しない。そのため、負荷２００の特性の変動が起きても、所定の電流を負荷２００に流すことができる。
【０１３８】
なお、本発明の一態様に係る半導体装置は、図７（Ｄ）に示した構成に限定されない。本発明の一態様に係る半導体装置は、図４７（Ａ）乃至図４７（Ｄ）に示した４つの接続状態を選択可能にするように、トランジスタ１００、負荷２００、配線Ｓ、配線Ｖ、及び、任意の個数のスイッチを設けた構成の半導体装置とすることができる。
【０１３９】
また、図７（Ｄ）に示す半導体装置の駆動方法は、図１２のタイミングチャートに示した駆動方法に限定されない。例えば、図１３（Ａ）のタイミングチャートに示す駆動方法を採用することができる。図１３（Ａ）のタイミングチャートにおいて、期間Ｔ１１、期間Ｔ１２、期間Ｔ１３、及び期間Ｔ１４の動作に関しては、図１２を用いて説明した動作と同様である。図１３（Ａ）に示すタイミングチャートでは、期間Ｔ１３の後に期間Ｔ１３’を設けている点において、図１２に示したタイミングチャートと異なる。
【０１４０】
期間Ｔ１３’では、スイッチ１０３及びスイッチ１０５は非導通状態のまま、スイッチ１０１を非導通状態とし、スイッチ１０２を導通状態とする。なお、スイッチ１０４は非導通状態のままであっても良いし、導通状態としてもよい（図１３（Ａ）中、斜線で示す）。なお、スイッチ１０１を非導通状態とするタイミングと、スイッチ１０５を非導通状態とするタイミングと、スイッチ１０２を導通状態とするタイミングとは、いずれかまたは全てが同じであっても良いし、異なっていてもよい。期間Ｔ１３’においてスイッチ１０４を導通状態とする場合には、スイッチ１０４を導通状態とするタイミングは、スイッチ１０１を非導通状態とするタイミング、スイッチ１０５を非導通状態とするタイミング、及びスイッチ１０２を導通状態とするタイミングのいずれかと同じであっても良いし、異なっていてもよい。なお、スイッチ１０１が非導通状態である間は、配線Ｓの電位は任意の電位（図１３（Ａ）中、斜線で示す）とすることも可能である。なお、スイッチ１０５が非導通状態である間は、配線Ｒの電位は任意の電位（図１３（Ａ）中、斜線で示す）とすることも可能である。またスイッチ１０４が非導通状態であるときは、配線Ｖの電位は任意の電位とすることができる。スイッチ１０４が導通状態であるときは、配線Ｖの電位はＶＳＳとする。期間Ｔ１３’において、スイッチ１０４が非導通状態である場合のｃｅｌｌ内の接続状態を模式的に示したものが図１３（Ｂ）である。期間Ｔ１３’において、スイッチ１０４が導通状態である場合のｃｅｌｌ内の接続状態を模式的に示したものが図１３（Ｃ）である。
【０１４１】
図１３（Ｂ）または図１３（Ｃ）のような接続状態とすることによって、容量素子１１１及び容量素子１１２に保持された電荷をトランジスタ１００を介して放電させることができる。ここで、単位時間あたりの放電量は、トランジスタ１００の移動度に応じて異なる。即ち、トランジスタ１００の移動度が高い程、単位時間あたりの放電量を多くすることができる。そのため、当該放電を極短時間行うことによって、トランジスタ１００の移動度に応じてＶｇｓ１００を補正することができる。
【０１４２】
期間Ｔ１３’の後のＴ１４の動作については、図１２を用いて示した動作と同様である。図１３（Ａ）のタイミングチャートに示す駆動方法では、Ｖｇｓ１００は、信号電位Ｖｓｉｇに対応する電圧であって、且つトランジスタ１００の閾値電圧及び移動度に応じて補正された電圧であるため、トランジスタ１００の閾値電圧及び移動度がばらついても、負荷２００に供給する電流の電流値のばらつきを抑制することができる。また負荷２００の特性が変動することによって、トランジスタ１００のソースの電位であるＶＥＬの値が変化しても、トランジスタ１００のゲートの電位も同様に変化するため、Ｖｇｓ１００は変化しない。そのため、負荷２００の特性の変動が起きても、負荷２００に対して所定の電流を供給することができる。
【０１４３】
なお、本発明の一態様に係る半導体装置は、図７（Ｄ）に示した構成に限定されない。本発明の一態様に係る半導体装置は、図４７（Ａ）乃至図４７（Ｄ）と、図１３（Ｂ）または図１３（Ｃ）とに示した５つの接続状態を選択可能にするように、トランジスタ１００、負荷２００、配線Ｓ、配線Ｖ、配線Ｒ、及び、任意の個数のスイッチを設けた構成の半導体装置とすることができる。
【０１４４】
以上、図７（Ｄ）において、トランジスタ１００はｐチャネル型トランジスタであり、負荷２００は整流性を有し、配線Ｖ０から配線Ｖの向きに電流が流れるように設けられている場合を例に半導体装置の駆動方法について説明した。この場合は、図７（Ｄ）における負荷２００が発光素子２０１であるときは、図７（Ｅ）に示した構成の半導体装置に対応する。よって、図７（Ｅ）に示す半導体装置も、上記駆動方法によって動作させることができる。
【０１４５】
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
【０１４６】
（実施の形態３）
本発明の半導体装置は、実施の形態１や実施の形態２で用いた図中、ｃｅｌｌで示した構成（以下、基本回路ともいう）を複数有する構成とすることができる。このとき、複数の基本回路間で、配線を共有することができる。配線を共有することによって、半導体装置を小型化することができる。また、基本回路を画素に用いた表示装置や発光装置では、画素を高精細化することができる。以下、配線共有の構成の一例について図を用いて詳細に説明する。なお、図中において、複数の基本回路は（ｉ、ｊ）等の符号を付けて区別する。また、基本回路に含まれる配線も行方向に配置されるものに関しては（ｉ）等を付け、列方向に配置されるものに関しては（ｊ）等を付けて区別する。なお、それぞれの基本回路の構成は上記実施の形態で示した構成と同様である。
【０１４７】
図１４乃至図１６は、実施の形態１に用いた図中、ｃｅｌｌで示した基本回路を複数設けた半導体装置の構成を示した模式図または回路図である。
【０１４８】
図１４（Ａ）は、隣接する列の基本回路（ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ、ｊ＋１））を示している。それぞれの基本回路において配線Ｓと配線Ｖが列方向に設けられている。図１４（Ｂ）は、図１４（Ａ）において、配線Ｖの設け方を変えて行方向に設けた配線Ｖ（ｉ）とし、２つの基本回路において共有した例である。図１４（Ｃ）は、図１４（Ａ）において、列方向に設けられた配線Ｖ（ｊ）を共有した例である。図１４（Ｄ）は、図１４（Ｂ）の構成をより具体的に示した回路図の一例である。図１４（Ｅ）は、図１４（Ｃ）の構成をより具体的に示した回路図の一例である。
【０１４９】
図１５（Ａ）は、隣接する４つの基本回路（ｃｅｌｌ（ｉ、ｊ）と、ｃｅｌｌ（ｉ、ｊ＋１）と、ｃｅｌｌ（ｉ＋１、ｊ）と、ｃｅｌｌ（ｉ＋１、ｊ＋１））を示している。ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ＋１、ｊ）とにおいて、配線Ｓ（ｊ）と配線Ｖ（ｊ）を共有している。ｃｅｌｌ（ｉ、ｊ＋１）とｃｅｌｌ（ｉ＋１、ｊ＋１）とにおいて、配線Ｓ（ｊ＋１）と配線Ｖ（ｊ＋１）を共有している。図１５（Ｂ）は、図１５（Ａ）において、配線Ｖの設け方を変えて行方向に設けた配線Ｖ（ｉ）及び配線Ｖ（ｉ＋１）とし、ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ、ｊ＋１）とにおいて配線Ｖ（ｉ）を共有し、ｃｅｌｌ（ｉ＋１、ｊ）とｃｅｌｌ（ｉ＋１、ｊ＋１）とにおいて配線Ｖ（ｉ＋１）を共有した例である。図１５（Ｃ）は、配線Ｖを、行方向及び列方向に設け、ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ、ｊ＋１）とにおいて配線Ｖ（ｉ）を共有し、ｃｅｌｌ（ｉ＋１、ｊ）とｃｅｌｌ（ｉ＋１、ｊ＋１）とにおいて配線Ｖ（ｉ＋１）を共有し、ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ＋１、ｊ）とにおいて配線Ｖ（ｊ）を共有し、ｃｅｌｌ（ｉ、ｊ＋１）とｃｅｌｌ（ｉ＋１、ｊ＋１）とにおいて配線Ｖ（ｊ＋１）を共有した例である。配線Ｖ（ｉ）、配線Ｖ（ｉ＋１）、配線Ｖ（ｊ）、配線Ｖ（ｊ＋１）は、互いに接続することができる。このように配線Ｖを設けることによって、配線抵抗等による電圧降下の影響を低減し、複数の基本回路に一定の電位を供給することができる。よって、図１５（Ｃ）に示した構成は、基本回路を多数設けた構成、例えば、基本回路を画素に用いた表示装置や発光装置において特に有効である。図１５（Ｄ）は、隣り合う列において配線Ｖ（ｊ）を共有した例である。図１５（Ｅ）は、隣り合う行において配線Ｖ（ｉ）を共有した例である。図１５（Ｆ）は、配線Ｖ（ｊ）と配線Ｖ（ｉ）を設け、隣り合う列において配線Ｖ（ｊ）を共有し、隣り合う行において配線Ｖ（ｉ）を共有した例である。配線Ｖ（ｉ）と配線Ｖ（ｊ）は、互いに接続することができる。このように配線Ｖを設けることによって、配線抵抗等による電圧降下の影響を低減し、複数の基本回路に一定の電位を供給することができる。よって、図１５（Ｆ）に示した構成は、基本回路を多数設けた構成、例えば、基本回路を画素に用いた表示装置や発光装置において特に有効である。図１６（Ａ）は、図１５（Ｄ）の構成をより具体的に示した回路図の一例である。図１６（Ｂ）は、図１５（Ｆ）の構成をより具体的に示した回路図の一例である。
【０１５０】
図１７乃至図２１は、実施の形態２に用いた図中、ｃｅｌｌで示した基本回路を複数設けた半導体装置の構成を示した模式図または回路図である。
【０１５１】
図１７（Ａ）は、隣接する列の基本回路（ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ、ｊ＋１））を示している。それぞれの基本回路において配線Ｓと配線Ｒと配線Ｖが列方向に設けられている。図１７（Ｂ）は、図１７（Ａ）において、配線Ｖの設け方を変えて行方向に設けた配線Ｖ（ｉ）とし、２つの基本回路において共有した例である。図１７（Ｃ）は、図１７（Ａ）において、配線Ｒの設け方を変えて行方向に設けた配線Ｒ（ｉ）とし、２つの基本回路において共有した例である。図１７（Ｄ）は、図１７（Ａ）において、配線Ｖ及び配線Ｒの設け方を変えて行方向に設けた配線Ｖ（ｉ）及び配線Ｒ（ｉ）とし、２つの基本回路において共有した例である。図１７（Ｅ）は、図１７（Ａ）において、列方向に設けられた配線Ｖ（ｊ）を共有した例である。図１７（Ｆ）は、図１７（Ａ）において、列方向に設けられた配線Ｒ（ｊ）を共有した例である。図１７（Ｇ）は、図１７（Ａ）において、列方向に設けられた配線Ｖ（ｊ）及び配線Ｒ（ｊ）を共有した例である。図１７（Ｈ）は、図１７（Ｃ）において、配線Ｖ（ｊ）を２つの基本回路において共有した例である。図１７（Ｉ）は、図１７（Ｈ）の構成をより具体的に示した回路図の一例である。図１８（Ａ）は、図１７（Ｂ）の構成をより具体的に示した回路図の一例である。図１８（Ｂ）は、図１７（Ｄ）の構成をより具体的に示した回路図の一例である。
【０１５２】
図１９（Ａ）は、隣接する４つの基本回路（ｃｅｌｌ（ｉ、ｊ）と、ｃｅｌｌ（ｉ、ｊ＋１）と、ｃｅｌｌ（ｉ＋１、ｊ）と、ｃｅｌｌ（ｉ＋１、ｊ＋１））を示している。ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ＋１、ｊ）とにおいて、配線Ｓ（ｊ）と配線Ｒ（ｊ）と配線Ｖ（ｊ）を共有し、ｃｅｌｌ（ｉ、ｊ＋１）とｃｅｌｌ（ｉ＋１、ｊ＋１）とにおいて、配線Ｓ（ｊ＋１）と配線Ｒ（ｊ＋１）と配線Ｖ（ｊ＋１）を共有している。図１９（Ｂ）は、ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ＋１、ｊ）とにおいて、配線Ｓ（ｊ）と配線Ｒ（ｊ）を共有し、ｃｅｌｌ（ｉ、ｊ＋１）とｃｅｌｌ（ｉ＋１、ｊ＋１）とにおいて、配線Ｓ（ｊ＋１）と配線Ｒ（ｊ＋１）を共有している。また、ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ、ｊ＋１）とにおいて、配線Ｖ（ｉ）を共有している。また、ｃｅｌｌ（ｉ＋１、ｊ）とｃｅｌｌ（ｉ＋１、ｊ＋１）とにおいて、配線Ｖ（ｉ＋１）を共有している。図１９（Ｃ）は、ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ＋１、ｊ）とにおいて、配線Ｓ（ｊ）と配線Ｖ（ｊ）を共有し、ｃｅｌｌ（ｉ、ｊ＋１）とｃｅｌｌ（ｉ＋１、ｊ＋１）とにおいて、配線Ｓ（ｊ＋１）と配線Ｖ（ｊ＋１）を共有している。また、ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ、ｊ＋１）とにおいて、配線Ｒ（ｉ）を共有している。また、ｃｅｌｌ（ｉ＋１、ｊ）とｃｅｌｌ（ｉ＋１、ｊ＋１）とにおいて、配線Ｒ（ｉ＋１）を共有している。図１９（Ｄ）は、図１９（Ｂ）において、配線Ｒの設け方を変えて行方向に設けた配線Ｒ（ｉ）及び配線Ｒ（ｉ＋１）とした例である。図１９（Ｅ）は、図１９（Ｄ）において、配線Ｖ（ｊ）及び配線Ｖ（ｊ＋１）を更に設けた例である。配線Ｖ（ｉ）と配線Ｖ（ｉ＋１）と配線Ｖ（ｊ）と配線Ｖ（ｊ＋１）は、互いに接続することができる。このように配線Ｖを設けることによって、配線抵抗等による電圧降下の影響を低減し、複数の基本回路に一定の電位を供給することができる。よって、図１９（Ｅ）に示した構成は、基本回路を多数設けた構成、例えば、基本回路を画素に用いた表示装置や発光装置において特に有効である。
【０１５３】
図２０（Ａ）は、隣接する４つの基本回路（ｃｅｌｌ（ｉ、ｊ）と、ｃｅｌｌ（ｉ、ｊ＋１）と、ｃｅｌｌ（ｉ＋１、ｊ）と、ｃｅｌｌ（ｉ＋１、ｊ＋１））を示している。ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ＋１、ｊ）とにおいて、配線Ｓ（ｊ）と配線Ｒ（ｊ）を共有し、ｃｅｌｌ（ｉ、ｊ＋１）とｃｅｌｌ（ｉ＋１、ｊ＋１）とにおいて、配線Ｓ（ｊ＋１）と配線Ｒ（ｊ＋１）を共有している。また、４つの基本回路において、配線Ｖ（ｊ）を共有している。図２０（Ｂ）は、ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ＋１、ｊ）とにおいて、配線Ｓ（ｊ）と配線Ｖ（ｊ）を共有し、ｃｅｌｌ（ｉ、ｊ＋１）とｃｅｌｌ（ｉ＋１、ｊ＋１）とにおいて、配線Ｓ（ｊ＋１）と配線Ｖ（ｊ＋１）を共有している。また、４つの基本回路において、配線Ｒ（ｊ）を共有している。図２０（Ｃ）は、ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ＋１、ｊ）とにおいて、配線Ｓ（ｊ）を共有し、ｃｅｌｌ（ｉ、ｊ＋１）とｃｅｌｌ（ｉ＋１、ｊ＋１）とにおいて、配線Ｓ（ｊ＋１）を共有している。また、４つの基本回路において、配線Ｖ（ｊ）及び配線Ｒ（ｊ）を共有している。図２０（Ｄ）は、図２０（Ｃ）において、配線Ｖ及び配線Ｒの設け方を変えて行方向に設けた配線Ｖ（ｉ）及び配線Ｒ（ｉ）とし、４つの基本回路において共有した例である。図２０（Ｅ）は、ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ＋１、ｊ）とにおいて、配線Ｓ（ｊ）を共有し、ｃｅｌｌ（ｉ、ｊ＋１）とｃｅｌｌ（ｉ＋１、ｊ＋１）とにおいて、配線Ｓ（ｊ＋１）を共有している。また、４つの基本回路において配線Ｒ（ｉ）を共有し、４つの基本回路において配線Ｖ（ｊ）を共有している。図２０（Ｆ）は、ｃｅｌｌ（ｉ、ｊ）とｃｅｌｌ（ｉ＋１、ｊ）とにおいて、配線Ｓ（ｊ）を共有し、ｃｅｌｌ（ｉ、ｊ＋１）とｃｅｌｌ（ｉ＋１、ｊ＋１）とにおいて、配線Ｓ（ｊ＋１）を共有している。また、４つの基本回路において配線Ｒ（ｊ）を共有し、４つの基本回路において配線Ｖ（ｉ）を共有している。図２０（Ｇ）は、図２０（Ａ）において、配線Ｖ（ｉ）を更に設け、４つの基本回路において配線Ｖ（ｉ）を共有している。配線Ｖ（ｉ）と配線Ｖ（ｊ）は、互いに接続することができる。このように配線Ｖを設けることによって、配線抵抗等による電圧降下の影響を低減し、複数の基本回路に一定の電位を供給することができる。よって、図２０（Ｇ）に示した構成は、基本回路を多数設けた構成、例えば、基本回路を画素に用いた表示装置や発光装置において特に有効である。図２１（Ａ）は、図２０（Ａ）の構成をより具体的に示した回路図の一例である。図２１（Ｂ）は、図２０（Ｇ）の構成をより具体的に示した回路図の一例である。
【０１５４】
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
【０１５５】
（実施の形態４）
上述した実施の形態において説明した基本回路（ｃｅｌｌ）における各スイッチは、トランジスタを用いて構成することができる。
【０１５６】
実施の形態１において図１（Ａ）に示した半導体装置において、スイッチ１０１をトランジスタ１１で構成し、スイッチ１０２をトランジスタ１２で構成し、スイッチ１０３をトランジスタ１３で構成し、スイッチ１０４をトランジスタ１４によって構成した一例を図２２（Ａ）及び図２２（Ｃ）に示す。トランジスタ１１乃至トランジスタ１４は、トランジスタ１００と同じ導電型のトランジスタを用いることもできるし、異なる導電型のトランジスタを用いることもできる。基本回路（ｃｅｌｌ）が有するトランジスタの導電型を全て同じとすることによって、半導体装置の作製工程を簡略化し、コストを低減することができる。図２２（Ａ）は、トランジスタ１１乃至トランジスタ１４をｎチャネル型トランジスタとした例であり、図２２（Ｃ）は、トランジスタ１２及びトランジスタ１３をｎチャネル型トランジスタとし、トランジスタ１１及びトランジスタ１４をｐチャネル型トランジスタとした例である。
【０１５７】
トランジスタ１１のゲートは配線Ｇ１と接続され、トランジスタ１２のゲートは配線Ｇ２と接続され、トランジスタ１３のゲートは配線Ｇ３と接続され、トランジスタ１４のゲートは配線Ｇ４と接続された構成とすることができる。配線Ｇ１乃至配線Ｇ４は、一例としては、図２２（Ａ）及び図２２（Ｃ）に示すように、回路４０１に接続される。回路４０１は、配線Ｇ１乃至配線Ｇ４に信号を出力し、トランジスタ１１乃至トランジスタ１４のスイッチング（導通状態または非導通状態）を制御する機能を有する。したがって、配線Ｇ１乃至配線Ｇ４に供給される電位（例えば、信号電位）は、パルス状であり、一定ではないことが望ましいが、本発明の実施形態の一態様は、これに限定されない。または、配線Ｇ１乃至配線Ｇ４は、ゲート信号線、選択信号線、または、スキャン線としての機能を有している。回路４０１の例としては、ゲートドライバ（走査線駆動回路）などがある。その他の構成は、図１（Ａ）等と同じであるため説明は省略する。
【０１５８】
図２２（Ｂ）は、図２２（Ａ）において、トランジスタ１２とトランジスタ１３を同じ導電型のトランジスタとし、配線Ｇ２と配線Ｇ３を共有して、配線Ｇ３を配線Ｇ２にまとめた場合の例である。配線Ｇ１及び配線Ｇ２は、一例としては、図２２（Ｂ）に示すように、回路４０２に接続される。回路４０２は、配線Ｇ１及び配線Ｇ２に信号を出力し、トランジスタ１１乃至トランジスタ１３のスイッチング（導通状態または非導通状態）を制御する機能を有する。配線Ｇ４は、一例としては、図２２（Ｂ）に示すように、回路４０３に接続される。回路４０３は、配線Ｇ４に信号を出力し、トランジスタ１４のスイッチング（導通状態または非導通状態）を制御する機能を有する。回路４０２や回路４０３の例としては、ゲートドライバ（走査線駆動回路）などがある。その他の構成は、図１（Ａ）等と同じであるため説明は省略する。
【０１５９】
なお、図２２では、図１（Ａ）に示した基本回路（ｃｅｌｌ）において各スイッチをトランジスタで構成した例を示したが本発明の半導体装置はこれに限定されない。実施の形態１において説明した半導体装置における各スイッチをトランジスタで構成することができる。そして、同じタイミング、又は逆のタイミングでスイッチングする複数のトランジスタのゲートに接続される配線を共有することができる。例えば、トランジスタＡとトランジスタＢを同一導電型のトランジスタとし、トランジスタＡとトランジスタＢの一方が導通状態のとき他方も導通状態となり、一方が非導通状態のとき他方も非導通状態となる場合に、トランジスタＡのゲートに接続される配線とトランジスタＢのゲートに接続される配線を共有することができる。または例えば、トランジスタＡとトランジスタＢを異なる導電型のトランジスタとし、トランジスタＡとトランジスタＢの一方が導通状態のとき他方は非導通状態となり、一方が非導通状態のとき他方は導通状態となる場合に、トランジスタＡのゲートに接続される配線とトランジスタＢのゲートに接続される配線を共有することができる。
【０１６０】
また、実施の形態２において図７（Ａ）に示した半導体装置において、スイッチ１０１をトランジスタ１１で構成し、スイッチ１０２をトランジスタ１２で構成し、スイッチ１０３をトランジスタ１３で構成し、スイッチ１０４をトランジスタ１４によって構成し、スイッチ１０５をトランジスタ１５によって構成した一例を図２３（Ａ）に示す。トランジスタ１１乃至トランジスタ１５は、トランジスタ１００と同じ導電型のトランジスタを用いることもできるし、異なる導電型のトランジスタを用いることもできる。基本回路（ｃｅｌｌ）が有するトランジスタの導電型を全て同じとすることによって、半導体装置の作製工程を簡略化し、コストを低減することができる。
【０１６１】
トランジスタ１１のゲートは配線Ｇ１と接続され、トランジスタ１２のゲートは配線Ｇ２と接続され、トランジスタ１３のゲートは配線Ｇ３と接続され、トランジスタ１４のゲートは配線Ｇ４と接続され、トランジスタ１５のゲートは配線Ｇ５と接続された構成とすることができる。配線Ｇ１乃至配線Ｇ５は、一例としては、図２３（Ａ）に示すように、回路４０４に接続される。回路４０４は、配線Ｇ１乃至配線Ｇ５に信号を出力し、トランジスタ１１乃至トランジスタ１５のスイッチング（導通状態または非導通状態）を制御する機能を有する。したがって、配線Ｇ１乃至配線Ｇ５に供給される電位（例えば、信号電位）は、パルス状であり、一定ではないことが望ましいが、本発明の実施形態の一態様は、これに限定されない。または、配線Ｇ１乃至配線Ｇ５は、ゲート信号線、選択信号線、または、スキャン線としての機能を有している。回路４０４の例としては、ゲートドライバ（走査線駆動回路）などがある。その他の構成は、図７（Ａ）等と同じであるため説明は省略する。
【０１６２】
図２３（Ｂ）は、図２３（Ａ）において、トランジスタ１２とトランジスタ１３を同じ導電型のトランジスタとし、配線Ｇ２と配線Ｇ３を共有して配線Ｇ２とした例である。配線Ｇ１及び配線Ｇ２は、一例としては、図２３（Ｂ）に示すように、回路４０５に接続される。回路４０５は、配線Ｇ１及び配線Ｇ２に信号を出力し、トランジスタ１１乃至トランジスタ１３のスイッチング（導通状態または非導通状態）を制御する機能を有する。配線Ｇ４及び配線Ｇ５は、一例としては、図２３（Ｂ）に示すように、回路４０６に接続される。回路４０６は、配線Ｇ４及び配線Ｇ５に信号を出力し、トランジスタ１４及びトランジスタ１５のスイッチング（導通状態または非導通状態）を制御する機能を有する。回路４０５や回路４０６の例としては、ゲートドライバ（走査線駆動回路）などがある。その他の構成は、図７（Ａ）等と同じであるため説明は省略する。
【０１６３】
図２３（Ｃ）は、図２３（Ａ）において、トランジスタ１２とトランジスタ１３とトランジスタ１５を同じ導電型のトランジスタとし、配線Ｇ２と配線Ｇ３と配線Ｇ５を共有して配線Ｇ２とした例である。配線Ｇ１及び配線Ｇ２は、一例としては、図２３（Ｃ）に示すように、回路４０７に接続される。回路４０７は、配線Ｇ１及び配線Ｇ２に信号を出力し、トランジスタ１１乃至トランジスタ１３及びトランジスタ１５のスイッチング（導通状態または非導通状態）を制御する機能を有する。配線Ｇ４は、一例としては、図２３（Ｃ）に示すように、回路４０８に接続される。回路４０８は、配線Ｇ４に信号を出力し、トランジスタ１４のスイッチング（導通状態または非導通状態）を制御する機能を有する。回路４０７や回路４０８の例としては、ゲートドライバ（走査線駆動回路）などがある。その他の構成は、図７（Ａ）等と同じであるため説明は省略する。
【０１６４】
図５１（Ａ）は、図２３（Ａ）において、トランジスタ１３とトランジスタ１５を同じ導電型のトランジスタとし、配線Ｇ３と配線Ｇ５を共有して配線Ｇ３とした例である。配線Ｇ１及び配線Ｇ２は、一例としては、図５１（Ａ）に示すように、回路４０９に接続される。回路４０９は、配線Ｇ１及び配線Ｇ２に信号を出力し、トランジスタ１１及びトランジスタ１２のスイッチング（導通状態または非導通状態）を制御する機能を有する。配線Ｇ３及び配線Ｇ４は、一例としては、図５１（Ａ）に示すように、回路４１０に接続される。回路４１０は、配線Ｇ３及び配線Ｇ４に信号を出力し、トランジスタ１３乃至トランジスタ１５のスイッチング（導通状態または非導通状態）を制御する機能を有する。回路４０９や回路４１０の例としては、ゲートドライバ（走査線駆動回路）などがある。その他の構成は、図７（Ａ）等と同じであるため説明は省略する。
【０１６５】
図５１（Ｂ）は、図２３（Ａ）において、トランジスタ１２とトランジスタ１５を同じ導電型のトランジスタとし、配線Ｇ２と配線Ｇ５を共有して配線Ｇ２とした例である。配線Ｇ１及び配線Ｇ２は、一例としては、図５１（Ｂ）に示すように、回路４１１に接続される。回路４１１は、配線Ｇ１及び配線Ｇ２に信号を出力し、トランジスタ１１、トランジスタ１２及びトランジスタ１５のスイッチング（導通状態または非導通状態）を制御する機能を有する。配線Ｇ３及び配線Ｇ４は、一例としては、図５１（Ｂ）に示すように、回路４１２に接続される。回路４１２は、配線Ｇ３及び配線Ｇ４に信号を出力し、トランジスタ１３及びトランジスタ１４のスイッチング（導通状態または非導通状態）を制御する機能を有する。回路４１１や回路４１２の例としては、ゲートドライバ（走査線駆動回路）などがある。その他の構成は、図７（Ａ）等と同じであるため説明は省略する。
【０１６６】
なお、図２２、図２３などにおいて、トランジスタ１００は、電流源としての機能を有することができる。そのため、電流が流れているときには、飽和領域で動作する場合が多い。そのとき、飽和領域における電流特性がフラット（ドレインとソースとの間の電圧を横軸にとり、ドレインとソースとの間を流れる電流を縦軸にとった場合のグラフの傾きが小さい、例えば０に近い）であるほうが、電流源としての機能が高い。そのため、トランジスタ１００は、トランジスタ１１乃至トランジスタ１５よりも、チャネル長またはゲート長が長いことが望ましい。好ましくは、５倍以上、より好ましくは１０倍以上であることが望ましい。ただし、本発明の実施形態の一態様は、これに限定されない。
【０１６７】
なお、図２２、図２３などにおいて、トランジスタ１００は、負荷２００に大きな電流を供給する機能を有することができる。そのため、トランジスタ１００に電流が流れているときには、トランジスタ１００はより多くの電流を負荷２００に流すことができることが望ましい。そのため、トランジスタ１００は、トランジスタ１１乃至トランジスタ１５よりも、チャネル幅またはゲート幅が長いことが望ましい。好ましくは、５倍以上、より好ましくは１０倍以上であることが望ましい。ただし、本発明の実施形態の一態様は、これに限定されない。
【０１６８】
なお、図２３では、図７（Ａ）に示した基本回路（ｃｅｌｌ）において各スイッチをトランジスタで構成した例を示したが本発明の半導体装置はこれに限定されない。実施の形態２において説明した半導体装置における各スイッチをトランジスタで構成することができる。そして、同じタイミング又は逆のタイミングでスイッチングする複数のトランジスタのゲートに接続される配線を共有することができる。
【０１６９】
また、本発明の半導体装置として基本回路（ｃｅｌｌ）を複数有する構成とした場合に、各基本回路において図２２や図２３に示した構成を採用したとき、複数の基本回路において配線を共有することができる。配線を共有することによって、半導体装置を小型化することができる。また、基本回路を画素に用いた表示装置や発光装置では、画素を高精細化することができる。以下、配線共有の構成の一例について図を用いて詳細に説明する。なお、図中において、複数の基本回路は（ｉ、ｊ）等の符号を付けて区別する。また、基本回路に含まれる配線も行方向に配置されるものに関しては（ｉ）等を付け、列方向に配置されるものに関しては（ｊ）等を付けて区別する。なお、それぞれの基本回路の構成は上記した構成と同様である。
【０１７０】
図２４は、図２３（Ａ）に示した基本回路（ｃｅｌｌ）を複数有する半導体装置の一例である。配線Ｒを設ける代わりに、別の基本回路（ｃｅｌｌ）の配線を用いている。一例としては、１行前の配線Ｇ１を用いている。図２５は、図２３（Ａ）に示した基本回路（ｃｅｌｌ）を複数有する半導体装置の一例である。配線Ｒを設ける代わりに１行前の配線Ｇ４を用いている。本発明の実施形態の一態様は、これに限定されず、配線Ｒを設ける代わりに別の行の配線Ｇ１乃至配線Ｇ５のいずれかを用いることができる。
【０１７１】
図２６は、図２２（Ａ）に示した基本回路（ｃｅｌｌ）を複数有する半導体装置の一例である。２つの基本回路において、配線Ｇ１乃至配線Ｇ４を共有している。図２７は、図２２（Ａ）に示した基本回路（ｃｅｌｌ）を複数有する半導体装置の一例である。３つの基本回路において、配線Ｇ１乃至配線Ｇ４を共有している。本発明はこれに限定されず、４つ以上の基本回路において、配線Ｇ１乃至配線Ｇ４を共有することもできる。図２８は、図２３（Ａ）に示した基本回路（ｃｅｌｌ）を複数有する半導体装置の一例である。２つの基本回路において、配線Ｇ１乃至配線Ｇ５を共有している。図２９は、図２８において、配線Ｒ（ｊ）を更に共有した例である。なおこれに限定されず、同じタイミング又は逆のタイミングでスイッチングする複数のトランジスタのゲートに接続される配線を共有することができる。
【０１７２】
図２６及び図２７では、複数の基本回路において全ての配線Ｇ１乃至配線Ｇ４を共有する例を示したがこれに限定されない。これら配線の一部を共有してもよい。図２８及び図２９では、複数の基本回路において全ての配線Ｇ１乃至配線Ｇ５を共有する例を示したがこれに限定されない。これら配線の一部を共有してもよい。更に実施の形態３に示した配線共有の構成と組み合わせてもよい。
【０１７３】
図４１（Ａ）は、図２２（Ａ）に示した基本回路（ｃｅｌｌ）を複数有する半導体装置の一例である。配線Ｇ２及び配線Ｇ３を設ける代わりに、１行前の基本回路（ｃｅｌｌ）の配線Ｇ１を用いることができる。但し、トランジスタ１２及びトランジスタ１３と、トランジスタ１１の導電型は同じとする。この構成を採用した場合の駆動方法の一例を図４１（Ｂ）に示す。図４１（Ｂ）では、ｃｅｌｌ（ｉ、ｊ）における期間Ｔ１１、Ｔ１２、Ｔ１３、Ｔ１４と、ｃｅｌｌ（ｉ＋１、ｊ）における期間Ｔ１１、Ｔ１２、Ｔ１３、Ｔ１４とのタイミングの関係を示している。各期間の動作については、上記実施の形態において説明した動作と同様であるため、説明は省略する。
【０１７４】
図４４は、図２２（Ｂ）に示した基本回路（ｃｅｌｌ）を複数有する半導体装置の一例である。複数の基本回路の配線Ｇ１及び配線Ｇ２に信号を入力する機能を有する手段４４１（例えば、走査線駆動回路）と、複数の基本回路の配線Ｇ４に信号を入力する機能を有する手段４４２（例えば、走査線駆動回路）とを有する構成とすることができる。ここで、手段４４１の出力ｏｕｔ（ｉ）を、配線Ｇ２（ｉ）及び配線Ｇ１（ｉ−１）の両方に入力することによって、各基本回路の配線Ｇ２に入力される信号を１行前の基本回路（ｃｅｌｌ）の配線Ｇ１に入力される信号と同じにすることもできる。但し、トランジスタ１２及びトランジスタ１３と、トランジスタ１１の導電型は同じとする。
【０１７５】
図４２（Ａ）は、図２２（Ａ）に示した基本回路（ｃｅｌｌ）を複数有する半導体装置の一例である。配線Ｇ２及び配線Ｇ３を設ける代わりに、１行前の基本回路（ｃｅｌｌ）の配線Ｇ４を用いることができる。但し、トランジスタ１２及びトランジスタ１３と、トランジスタ１４の導電型は異ならせている。この構成を採用した場合の駆動方法の一例を図４２（Ｂ）に示す。図４２（Ｂ）では、ｃｅｌｌ（ｉ、ｊ）における期間Ｔ１１、Ｔ１２、Ｔ１３、Ｔ１４と、ｃｅｌｌ（ｉ＋１、ｊ）における期間Ｔ１１、Ｔ１２、Ｔ１３、Ｔ１４とのタイミングの関係を示している。各期間の動作については、上記実施の形態において説明した動作と同様であるため、説明は省略する。
【０１７６】
図４３（Ａ）は、図２３（Ａ）に示した基本回路（ｃｅｌｌ）を複数有する半導体装置の一例である。配線Ｇ２、配線Ｇ３及び配線Ｇ５を設ける代わりに、１行前の基本回路（ｃｅｌｌ）の配線Ｇ４を用いることができる。但し、トランジスタ１２、トランジスタ１３及びトランジスタ１５と、トランジスタ１４の導電型は異ならせている。この構成を採用した場合の駆動方法の一例を図４３（Ｂ）に示す。図４３（Ｂ）では、ｃｅｌｌ（ｉ、ｊ）における期間Ｔ１１、Ｔ１２、Ｔ１３、Ｔ１４と、ｃｅｌｌ（ｉ＋１、ｊ）における期間Ｔ１１、Ｔ１２、Ｔ１３、Ｔ１４とのタイミングの関係を示している。各期間の動作については、上記実施の形態において説明した動作と同様であるため、説明は省略する。
【０１７７】
図４５（Ａ）は、図４５（Ｂ）または図４５（Ｃ）に示した基本回路（ｃｅｌｌ）を複数有する半導体装置の一例である。複数の基本回路の配線Ｇ２及び配線Ｇ４に信号を入力する機能を有する手段４４１（例えば、走査線駆動回路）と、複数の基本回路の配線Ｇ１に信号を入力する機能を有する手段４４２（例えば、走査線駆動回路）とを有する構成とすることができる。ここで、手段４４１の出力ｏｕｔ（ｉ）を、配線Ｇ２（ｉ）及び配線Ｇ４（ｉ−１）の両方に入力することによって、各基本回路の配線Ｇ２に入力される信号を１行前の基本回路（ｃｅｌｌ）の配線Ｇ４に入力される信号と同じにすることもできる。但し、図４５（Ｂ）や図４５（Ｃ）に示すとおり、トランジスタ１２及びトランジスタ１３と、トランジスタ１４の導電型は異ならせる。
【０１７８】
なお、図示しなかったが、図２３（Ａ）に示した基本回路（ｃｅｌｌ）を複数有する半導体装置において、配線Ｇ２、配線Ｇ３及び配線Ｇ５を設ける代わりに、１行前の基本回路（ｃｅｌｌ）の配線Ｇ１を用いることもできる。このとき、トランジスタ１２、トランジスタ１３及びトランジスタ１５と、トランジスタ１１の導電型は同じとする。
【０１７９】
なお、図２２乃至図２９、図４１（Ａ）、図４２（Ａ）、図４３（Ａ）、図４５（Ｂ）、図４５（Ｃ）等では、１つのトランジスタを用いて１つのスイッチを構成する例を示したがこれに限定されない。複数のトランジスタを用いて１つのスイッチを構成してもよい。例えば、直列接続された複数のトランジスタを用いて１つのスイッチを構成してもよい。または、並列接続された複数のトランジスタを用いて１つのスイッチを構成してもよい。または、ＣＭＯＳ構成のトランジスタを用いて１つのスイッチを構成してもよい。
【０１８０】
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
【０１８１】
（実施の形態５）
上記実施の形態において説明した基本回路において、容量素子１１３を更に設けることができる。以下、その一例について説明する。
【０１８２】
図１（Ａ）、図１（Ｃ）、及び図１（Ｅ）に示した基本回路において容量素子１１３を設けた構成を図３０（Ａ）、図３０（Ｂ）、及び図３０（Ｃ）に示す。図３０（Ａ）において、容量素子１１３の一対の電極のうちの一方は、負荷２００と接続され、他方は配線Ｖｘと接続されている。図３０（Ｂ）において、容量素子１１３の一対の電極のうちの一方は、発光素子２０１のアノードと接続され、他方は配線Ｖｘと接続されている。図３０（Ｃ）において、容量素子１１３の一対の電極のうちの一方は、発光素子２０１のカソードと接続され、他方は配線Ｖｘと接続されている。
【０１８３】
なお配線Ｖｘは、一例としては、図３０（Ａ）に示すように、少なくとも、電源電位（低電源電位または高電源電位）を供給する回路３０５に接続される。回路３０５の例としては、電源回路などがある。したがって、配線Ｖｘは、電源電位を伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線Ｖｘは、容量素子１１３に電荷を供給することが出来る機能を有している。または、配線Ｖｘは、電源線としての機能を有している。または、配線Ｖｘは、容量線としての機能を有している。なお、配線Ｖｘの電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。
【０１８４】
なお、図３０（Ｄ）に示すように、図３０（Ｂ）において配線Ｖｘは配線Ｖ０と接続されていてもよい。図３０（Ｅ）に示すように、図３０（Ｂ）において配線Ｖｘは配線Ｖと接続されていてもよい。なお、図３０（Ａ）や図３０（Ｃ）に示した構成においても、図３０（Ｄ）及び図３０（Ｅ）と同様に、配線Ｖｘを接続することができる。なお、配線Ｖｘはこれに限定されず、その他の配線や端子と接続されていてもよい。例えば、図３０に示した基本回路（ｃｅｌｌ）を複数有する構成とした場合、配線Ｖｘは他の基本回路の配線と接続することもできる。一例として図３９の様に１行後や１行前の基本回路の配線Ｇ１、配線Ｇ２、配線Ｇ３などと接続することができる。
【０１８５】
また、図３０（Ａ）乃至図３０（Ｅ）に示した構成において、スイッチ１０１、スイッチ１０２、スイッチ１０３、スイッチ１０４はそれぞれ、トランジスタを用いて構成することができる。図３０（Ｆ）は、図３０（Ａ）に示した構成において、各スイッチをトランジスタによって構成した一例である。なお、図２２（Ａ）と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１８６】
図７（Ａ）、図７（Ｃ）、及び図７（Ｅ）に示した基本回路において容量素子１１３を設けた構成を図３１（Ａ）、図３１（Ｂ）、及び図３１（Ｃ）に示す。図３１（Ａ）において、容量素子１１３の一対の電極のうちの一方は、負荷２００と接続され、他方は配線Ｖｘと接続されている。図３１（Ｂ）において、容量素子１１３の一対の電極のうちの一方は、発光素子２０１のアノードと接続され、他方は配線Ｖｘと接続されている。図３１（Ｃ）において、容量素子１１３の一対の電極のうちの一方は、発光素子２０１のカソードと接続され、他方は配線Ｖｘと接続されている。
【０１８７】
なお配線Ｖｘは、一例としては、図３１（Ａ）に示すように、少なくとも、電源電位（低電源電位または高電源電位）を供給する回路３０５に接続される。回路３０５の例としては、電源回路などがある。したがって、配線Ｖｘは、電源電位を伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線Ｖｘは、容量素子１１３に電荷を供給することが出来る機能を有している。または、配線Ｖｘは、電源線としての機能を有している。または、配線Ｖｘは、容量線としての機能を有している。なお、配線Ｖｘの電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。
【０１８８】
なお、図３１（Ｄ）に示すように、図３１（Ｂ）において配線Ｖｘは配線Ｖ０と接続されていてもよい。図３１（Ｅ）に示すように、図３１（Ｂ）において配線Ｖｘは配線Ｖと接続されていてもよい。図３１（Ｆ）に示すように、図３１（Ｂ）において配線Ｖｘは配線Ｒと接続されていてもよい。なお、図３１（Ａ）や図３１（Ｃ）に示した構成においても、図３１（Ｄ）乃至図３１（Ｆ）と同様に、配線Ｖｘを接続することができる。なお、配線Ｖｘはこれに限定されず、その他の配線や端子と接続されていてもよい。例えば、図３１に示した基本回路（ｃｅｌｌ）を複数有する構成とした場合、配線Ｖｘは他の基本回路の配線と接続することもできる。一例として図４０の様に１行後の基本回路の配線Ｇ１と接続することができる。また例えば、図５３に示すように、図４０において配線Ｖｘは更に配線Ｒと接続される構成とすることができる。また、図３１や図４０に示した構成において、図８に示した構成を組み合わせることもできる。つまり、図３１（Ａ）乃至図３１（Ｆ）や図４０において、配線Ｖ０が配線Ｒと接続される構成とすることもできる。例えば、図５２（Ａ）に示すように、図３１（Ｂ）において配線Ｖｘは配線Ｖ０及び配線Ｒと接続されていてもよい。
【０１８９】
更に、図３１、図４０、図５２（Ａ）等に示した構成において、各スイッチ（スイッチ１０１、スイッチ１０２、スイッチ１０３、スイッチ１０４、スイッチ１０５）はトランジスタを用いて構成することができる。例えば、図５２（Ｂ）に示すように、図３１（Ａ）における各スイッチをトランジスタによって構成することができる。図５２（Ｂ）において、図２３（Ａ）と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１９０】
図３０（Ａ）乃至図３０（Ｅ）や図３１（Ａ）乃至図３１（Ｆ）のように容量素子１１３を設けることによって、図４（Ａ）、図６（Ａ）、図１１（Ａ）、図１３（Ａ）等に示した期間Ｔ１３´を有するような駆動方法を行う場合に、当該期間においてトランジスタ１００を介して流れる電流量を調整し易くなるため、トランジスタ１００の移動度に応じた補正をより精度よく行うことができる。または、負荷２００の容量値が実質的に大きくなることと同等であるため、期間Ｔ１３におけるＶαの値を小さくすることが出来る。
【０１９１】
なお、図３０、図３１などにおいて、容量素子１１３の電極の面積は、負荷２００（発光素子２０１）の電極の面積よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／３倍以下が好適である。または、容量素子１１３の容量値は、負荷２００（発光素子２０１）の容量値よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／３倍以下が好適である。それらにより、同じレイアウト面積のなかで、半導体装置は最適な動作を行うことが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
【０１９２】
なお、図３０、図３１などにおいて、容量素子１１３の電極の面積と、負荷２００（発光素子２０１）の電極の面積の合計は、容量素子１１２の電極の面積よりも大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。または、容量素子１１３の容量値と、負荷２００（発光素子２０１）の容量値の合計は、容量素子１１２の容量値よりも大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。それらにより、容量素子１１２と、容量素子１１３及び負荷２００（発光素子２０１）とで、電圧が容量分割されたときに、容量素子１１２により高い電圧が加わるようにすることが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
【０１９３】
なお、図３０、図３１などにおいて、容量素子１１３の電極の面積は、容量素子１１２または容量素子１１１の電極の面積よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／３倍以下が好適である。または、容量素子１１３の容量値は、容量素子１１２または容量素子１１１の容量値よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／３倍以下が好適である。それらにより、同じレイアウト面積のなかで、半導体装置は最適な動作を行うことが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
【０１９４】
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
【０１９５】
（実施の形態６）
本実施の形態は、上記実施の形態において示した基本回路（ｃｅｌｌ）を画素に用いた表示装置や発光装置の一例について説明する。
【０１９６】
図３２（Ａ）は、上記した実施の形態１において説明した、図１（Ｃ）に示した基本回路（ｃｅｌｌ）を画素に用いた表示装置の一例である。図３３（Ａ）は、上記した実施の形態２において説明した、図７（Ｃ）に示した基本回路（ｃｅｌｌ）を画素に用いた表示装置の一例である。赤色に対応する画素をｃｅｌｌ（Ｒ）と表記し、当該画素の構成要素（配線Ｓ、配線Ｖ、（配線Ｒ）、発光素子２０１、トランジスタ１００）には（Ｒ）を付加して他の画素の構成要素と区別する。緑色に対応する画素をｃｅｌｌ（Ｇ）と表記し、当該画素の構成要素（配線Ｓ、配線Ｖ、（配線Ｒ）、発光素子２０１、トランジスタ１００）には（Ｇ）を付加して他の画素の構成要素と区別する。青色に対応する画素をｃｅｌｌ（Ｂ）と表記し、当該画素の構成要素（配線Ｓ、配線Ｖ、（配線Ｒ）、発光素子２０１、トランジスタ１００）には（Ｂ）を付加して他の画素の構成要素と区別する。基本回路（ｃｅｌｌ）の構成は、上記実施の形態において説明したとおりであるため、説明は省略する。
【０１９７】
図３２（Ａ）や図３３（Ａ）において、例えば、各色に対応する画素毎にトランジスタ１００のチャネル長とチャネル幅の比を変えることができる。つまり、トランジスタ１００（Ｒ）とトランジスタ１００（Ｇ）とトランジスタ１００（Ｂ）において、チャネル長とチャネル幅の比を変えることができる。また例えば、各色に対応する画素毎に配線Ｖの幅を変えることができる。つまり、配線Ｖ（Ｒ）と配線Ｖ（Ｇ）と配線Ｖ（Ｂ）の幅を変えることができる。こうして、各色のバランスをとり、表示装置や発光装置の品質を向上させることができる。
【０１９８】
図３２（Ｂ）は、上記した実施の形態５において説明した、図３０（Ｂ）に示した基本回路（ｃｅｌｌ）を画素に用いた表示装置の一例である。図３３（Ｂ）は、上記した実施の形態５において説明した、図３１（Ｂ）に示した基本回路（ｃｅｌｌ）を画素に用いた表示装置の一例である。赤色に対応する画素をｃｅｌｌ（Ｒ）と表記し、当該画素の構成要素（配線Ｓ、配線Ｖ、（配線Ｒ）、発光素子２０１、トランジスタ１００、容量素子１１３）には（Ｒ）を付加して他の画素の構成要素と区別する。緑色に対応する画素をｃｅｌｌ（Ｇ）と表記し、当該画素の構成要素（配線Ｓ、配線Ｖ、（配線Ｒ）、発光素子２０１、トランジスタ１００、容量素子１１３）には（Ｇ）を付加して他の画素の構成要素と区別する。青色に対応する画素をｃｅｌｌ（Ｂ）と表記し、当該画素の構成要素（配線Ｓ、配線Ｖ、（配線Ｒ）、発光素子２０１、トランジスタ１００、容量素子１１３）には（Ｂ）を付加して他の画素の構成要素と区別する。基本回路（ｃｅｌｌ）の構成は、上記実施の形態において説明したとおりであるため、説明は省略する。
【０１９９】
図３２（Ｂ）や図３３（Ｂ）において、例えば、各色に対応する画素毎にトランジスタ１００のチャネル長とチャネル幅の比を変えることができる。つまり、トランジスタ１００（Ｒ）とトランジスタ１００（Ｇ）とトランジスタ１００（Ｂ）において、チャネル長とチャネル幅の比を変えることができる。また例えば、各色に対応する画素毎に配線Ｖの幅を変えることができる。つまり、配線Ｖ（Ｒ）と配線Ｖ（Ｇ）と配線（Ｂ）の幅を変えることができる。また例えば、各色に対応する画素毎に容量素子１１３の容量値を変えることができる。つまり、容量素子１１３（Ｒ）と容量素子１１３（Ｇ）と容量素子１１３（Ｂ）の容量値を変えることができる。こうして、各色のバランスをとり、表示装置や発光装置の品質を向上させることができる。
【０２００】
図３２及び図３３では、赤色、緑色、青色に対する画素を有する表示装置や発光装置の例を示したがこれに限定されない。任意の色に対応する画素を有する表示装置や発光装置においても同様の構成を採用することができる。
【０２０１】
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
【０２０２】
（実施の形態７）
本実施の形態では、基本回路（ｃｅｌｌ）のより詳細な構成の一態様について説明する。
【０２０３】
図３４（Ａ）は、図２２（Ａ）に示した基本回路において、負荷２００を発光素子２０１とした構成である。図３４（Ｂ）にこの基本回路の上面図の一例を示す。なお、図３４（Ｂ）の左下に示す様に、同じハッチの部分は同じ配線層を示す。配線層Ｌ１は、配線Ｇ１（ｉ）、配線Ｇ２（ｉ）、配線Ｇ３（ｉ）、配線Ｇ４（ｉ）等を形成する。配線層Ｌ２は、配線Ｓ（ｊ）や配線Ｖ（ｊ）を形成する。配線層Ｌ３は、トランジスタ１１、トランジスタ１２、トランジスタ１３、トランジスタ１４、及びトランジスタ１００の半導体層を形成する。コンタクトホールｃｏｎ１において、配線層Ｌ２は配線層Ｌ１と接続される。コンタクトホールｃｏｎ２において、配線層Ｌ２は発光素子２０１のアノードと接続される。なお、図３４（Ｂ）において発光素子２０１は図示していない。コンタクトホールｃｏｎ３において、配線層Ｌ２は配線層Ｌ１と接続される。コンタクトホールｃｏｎ４において、配線層Ｌ２は配線層Ｌ１と接続される。
【０２０４】
なお、図３４（Ｂ）の上面図に示した構成において、トランジスタ１００の構成を変えることもできる。例えば、図３５に示す様に、トランジスタ１００のドレインとして機能する電極を、ソースとして機能する電極の一部を囲むように配置することができる。別の言い方をすると、トランジスタ１００のドレインとして機能する電極をＵ字型やコの字型とすることができる。こうして、トランジスタ１００の実質的なチャネル幅を大きくして信頼性を向上させることが可能である。または例えば、図３６に示す様に、トランジスタ１００のソースとして機能する電極を、ドレインとして機能する電極の一部を囲むように配置することができる。別の言い方をすると、トランジスタ１００のソースとして機能する電極をＵ字型やコの字型とすることができる。こうして、トランジスタ１００のゲートの電位がブートストラップによって変動し易くすることができる。
【０２０５】
ここでは、図２２（Ａ）に示した基本回路の上面図の一例を示したが、その他の回路図で示した基本回路も同様の構成とすることができる。例えば、図２３（Ａ）に示した基本回路では、配線Ｒは配線層Ｌ２を用いて形成することもできるし、発光素子２０１のアノードと同じ層によって形成することもできる。
【０２０６】
図３４（Ｂ）におけるＡ１乃至Ａ２の断面図を図３７（Ａ）に示す。図３４（Ｂ）におけるＡ３乃至Ａ４の断面図を図３７（Ｂ）に示す。
【０２０７】
図３７（Ａ）において、基板８００と、その上の絶縁膜８１０上に、トランジスタ１００が形成されている。トランジスタ１００は、ゲートとして機能する導電層８０６ａと、導電層８０６ａ上に設けられ、ゲート絶縁膜として機能する絶縁層８０２と、絶縁層８０２上に設けられ、導電層８０６ａと重畳する半導体層８０３と、半導体層８０３の一部と重なる様に設けられ、ソース及びドレインの一方として機能する導電層８０８ａと、半導体層８０３の一部と重なる様に設けられ、ソース及びドレインの他方として機能する導電層８０８ｂと、を有する。トランジスタ１００上には絶縁層８０９、絶縁層８２４、絶縁層８２７が設けられている。絶縁層８２７上には、発光素子２０１の一部である、発光層８２８と、カソード８２９とが設けられている。
【０２０８】
ここで、トランジスタ１００のチャネル長は基本回路に含まれる他のトランジスタのチャネル長よりも長くすることが望ましい。こうして、トランジスタ１００の信頼性を向上させることができる。
【０２０９】
図３７（Ｂ）において、基板８００と、その上の絶縁膜８１０上に、容量素子１１１及び容量素子１１２が形成されている。容量素子１１１は、一対の電極のうちの一方として機能する導電層８０６ａと、誘電体層として機能する絶縁層８０２と、一対の電極のうちの他方として機能する導電層８０８ｃとを有する。容量素子１１２は、一対の電極のうちの一方として機能する導電層８０６ｂと、誘電体層として機能する絶縁層８０２と、一対の電極のうちの他方として機能する導電層８０８ｃとを有する。また、導電層８０８ｃと同じ層に、導電層８０８ｄを有する。導電層８０８ｃ及び導電層８０８ｄ上に絶縁層８０９、絶縁層８２４が設けられる。絶縁層８２４上には、発光素子２０１のアノード８２５が設けられる。導電層８０８ｄは、絶縁層８０９及び絶縁層８２４に設けられたコンタクトホールｃｏｎ２において、発光素子２０１のアノード８２５と接続される。発光素子２０１のアノード８２５の上には、その一部を露呈するように絶縁層８２７が設けられる。絶縁層８２７は、隔壁としての機能を有する。発光素子２０１のアノード８２５と接するように、発光層８２８が設けられ、発光層８２８上に発光素子２０１のカソード８２９が設けられる。
【０２１０】
なお、トランジスタ１００の構成は図３７（Ａ）に示したものに限定されない。例えば、図３８（Ａ）、図３８（Ｂ）、図３８（Ｄ）、図３８（Ｅ）に示す構成とすることができる。
【０２１１】
図３８（Ａ）は、図３７（Ａ）に示した構成のトランジスタ１００において、半導体層８０３と、導電層８０８ａ及び導電層８０８ｂとの間に、絶縁層８１１を設けた例である。絶縁層８１１は、導電層８０８ａ及び導電層８０８ｂを所定の形状にエッチング加工する際に半導体層８０３がエッチングされるのを防止する、チャネル保護膜として機能させることができる。トランジスタ１００として、この様なチャネル保護型のトランジスタを用いてもよい。
【０２１２】
図３８（Ｂ）は、図３７（Ａ）に示した構成のトランジスタ１００において、半導体層８０３と、導電層８０８ａ及び導電層８０８ｂとの位置関係を変え、半導体層８０３を導電層８０８ａ及び導電層８０８ｂ上に設けた例である。
【０２１３】
図３８（Ｄ）は、図３７（Ａ）に示した構成のトランジスタ１００において、半導体層８０３と、導電層８０６ａの位置関係を変え、導電層８０６ａを半導体層８０３上に設けた例である。半導体層８０３は、ゲートとして機能する導電層８０６ａと重なるチャネル形成領域８８１ａと、チャネル形成領域を挟んで設けられ、導電型を付与する不純物元素を含む不純物領域８８１ｂ及び不純物領域８８１ｃとを有する。ソース及びドレインの一方として機能する導電層８０８ａと、ソース及びドレインの他方として機能する導電層８０８ｂとは、絶縁層８２４の上に設けられる。絶縁層８２４に設けられたコンタクトホールにおいて、導電層８０８ａは不純物領域８８１ｂと接続され、導電層８０８ｂは不純物領域８８１ｃと接続される。
【０２１４】
図３８（Ｅ）は、図３８（Ｄ）に示した構成のトランジスタ１００において、トランジスタ１００のゲートとして機能する導電層８０６ａの周辺に、サイドウォールとして機能する絶縁物８９０ａ及び絶縁物８９０ｂを設けた例である。導電層８０６ａの上部には絶縁層８９１を設けているが、絶縁層８９１は設けない構成であってもよい。ゲート絶縁膜として機能する絶縁層８０２は、導電層８０６ａ、絶縁物８９０ａ及び８９０ｂと重なる部分のみに存在している。半導体層８０３は、ゲートとして機能する導電層８０６ａと重なるチャネル形成領域８８１ａと、チャネル形成領域を挟んで設けられ、導電型を付与する不純物元素を含む不純物領域８８１ｂ及び不純物領域８８１ｃとを有する。ソース及びドレインの一方として機能する導電層８０８ａと不純物領域８８１ｂとは接している。ソース及びドレインの他方として機能する導電層８０８ｂと不純物領域８８１ｃとは接している。
【０２１５】
容量素子１１１及び容量素子１１２の構成は図３７（Ｂ）に示したものに限定されない。例えば、図３８（Ｃ）や図３８（Ｆ）に示す構成とすることができる。
【０２１６】
図３８（Ｃ）に示した構成では、容量素子１１１は、一対の電極のうちの一方を導電層８０６ａとし、他方を半導体層８０３とし、絶縁層８０２を誘電体層としている。容量素子１１２は、一対の電極のうちの一方を導電層８０６ｂとし、他方を半導体層８０３とし、絶縁層８０２を誘電体層としている。
【０２１７】
図３８（Ｆ）に示した構成では、容量素子１１１は、一対の電極のうちの一方を導電層８０６ａとし、他方を半導体層８０３とし、絶縁層８０２を誘電体層としている。容量素子１１２は、一対の電極のうちの一方を導電層８０６ｂとし、他方を半導体層８０３とし、絶縁層８０２を誘電体層としている。なお、導電層８０６ａと重なる領域８８１ｄ及び導電層８０６ｂと重なる領域８８１ｅは、導電型を付与する不純物元素が含まれていてもよいし、含まれていなくてもよい。半導体層８０３において、導電層８０６ａ及び導電層８０６ｂと重ならない領域は、導電型を付与する不純物元素を含む、不純物領域８８１ｆ、不純物領域８８１ｇ、不純物領域８８１ｈとすることができる。
【０２１８】
上述したトランジスタ１１、トランジスタ１２、トランジスタ１３、トランジスタ１４、トランジスタ１００等のチャネルが形成される半導体層や、容量素子１１１、容量素子１１２の一対の電極のうちの一方となる半導体層は、酸化物半導体であってもよいし、単結晶シリコンであってもよいし、多結晶シリコンであってもよいし、非晶質シリコンであってもよい。有機半導体やカーボンナノチューブでもよい。
【０２１９】
例えば、トランジスタの一例としては、ゲート電極が２個以上のマルチゲート構造のトランジスタを用いることができる。マルチゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構造となる。よって、マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上（信頼性の向上）を図ることができる。または、マルチゲート構造により、飽和領域で動作する時に、ドレインとソースとの間の電圧が変化しても、ドレインとソースとの間の電流があまり変化せず、傾き（当該電圧を横軸にとり、当該電流を縦軸にとった場合のグラフの傾き）がフラットである電圧・電流特性を得ることができる。傾きがフラットである電圧・電流特性を利用すると、理想的な電流源回路、又は非常に高い抵抗値をもつ能動負荷を実現することが出来る。その結果、特性のよい差動回路又はカレントミラー回路などを実現することが出来る。
【０２２０】
なお、トランジスタの一例としては、チャネル領域の上下に、つまり、チャネル領域を挟んでゲート電極が配置されている構造のトランジスタを適用することができる。チャネル領域の上下にゲート電極が配置される構造にすることにより、複数のトランジスタが並列に接続されたような回路構成となる。よって、チャネル領域が増えるため、トランジスタの電流値の増加を図ることができる。または、チャネル領域の上下にゲート電極が配置されている構造にすることにより、空乏層ができやすくなるため、Ｓ値の改善を図ることができる。
【０２２１】
なお、トランジスタの一例としては、チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、又はチャネル領域が直列に接続する構造などのトランジスタを用いることができる。
【０２２２】
例えば、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【０２２３】
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
【０２２４】
酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【０２２５】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【０２２６】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０２２７】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０２２８】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【０２２９】
しかし、これらに限られず、必要とする半導体特性（移動度、閾値電圧、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０２３０】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
【０２３１】
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
【０２３２】
（実施の形態８）
上述した実施の形態において説明した基本回路は、発光装置や表示装置等の半導体装置の画素として用いることができる。その一例を図４８（Ａ）に示す。
【０２３３】
半導体装置は、複数の画素を有する画素部７００と、画素部を駆動するための駆動回路７０１及び駆動回路７０２とを有する構成とすることができる。駆動回路７０１や駆動回路７０２は、各画素を構成する基本回路が有する配線に信号を出力する機能を有する。駆動回路７０１及び駆動回路７０２は公知の構成の駆動回路を自由に適用することができる。
【０２３４】
上述した実施の形態において説明した基本回路は、発光装置や表示装置等の半導体装置の画素を駆動する駆動回路（またはその一部）として用いることができる。その一例を図４８（Ｂ）に示す。
【０２３５】
半導体装置は、複数の画素（図中、ｐｉｘｅｌと表記）を有する画素部７１１と、画素部を駆動するための駆動回路７１０とを有する構成とすることができる。駆動回路７１０は、複数の基本回路（ｃｅｌｌ）を有する構成とすることができる。なお、図４８（Ｂ）における基本回路（ｃｅｌｌ）は、上述した実施の形態における負荷２００や発光素子２０１を含まず、画素（ｐｉｘｅｌ）が負荷２００や発光素子２０１に対応するとみなすことができる。つまり、駆動回路７１０の出力ｏｕｔは、上述した基本回路（ｃｅｌｌ）におけるトランジスタ１００のソースに対応する。
【０２３６】
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
【０２３７】
（実施の形態９）
図４９（Ａ）は、本発明の一態様に係る半導体装置の斜視図の一例である。
【０２３８】
図４９（Ａ）に示す半導体装置は、表示部１６０１と、回路基板１６０２と、接続部１６０３とを有している。上記実施の形態における基本回路を表示部１６０１に用いることができる。
【０２３９】
回路基板１６０２には、画像処理部が設けられており、接続部１６０３を介して各種信号や電源電位が表示部１６０１に入力される。接続部１６０３には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）などを用いることができる。また、接続部１６０３にＣＯＦテープを用いる場合、画像処理部の一部の回路、或いは表示部１６０１が有する駆動回路の一部などを別途用意したチップに形成しておき、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）法を用いて当該チップをＣＯＦテープに電気的に接続しておいても良い。
【０２４０】
図４９（Ｂ）は、図４９（Ａ）におけるＡ１乃至Ａ２の断面図である。表示部１６０１は、基板１６１０と、基板１６１１と、基板１６１０及び基板１６１１を貼り合わせるシール材１６１３と、複数の画素を含む画素部１６１２と、画素部１６１２に信号を伝達する配線１６１４と、配線１６１４と接続部１６０３とを接続する異方性導電樹脂１６１５と、を有する構成とすることができる。画素部１６１２から発生した光は、例えば、図面矢印の方向に放出される構成とすることができる。
【０２４１】
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
【実施例】
【０２４２】
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。電子機器としては、例えば、パーソナルコンピュータ（例えば、ノート型やデスクトップ型）、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機が挙げられる。これら電子機器のうちいくつかの具体例を図５０に示す。
【０２４３】
図５０（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、画像表示部５００３、画像表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタイラス５００８等を有する。本発明の一態様に係る半導体装置を、画像表示部５００３または画像表示部５００４に用いることができる。画像表示部５００３または画像表示部５００４に本発明の一態様に係る半導体装置を用いることで、高画質の携帯型ゲーム機を提供することができる。なお、図５０（Ａ）に示した携帯型ゲーム機は、２つの画像表示部５００３と画像表示部５００４とを有しているが、携帯型ゲーム機が有する画像表示部の数は、これに限定されない。
【０２４４】
図５０（Ｂ）はノート型パーソナルコンピュータであり、筐体５２０１、画像表示部５２０２、キーボード５２０３、ポインティングデバイス５２０４等を有する。本発明の一態様に係る半導体装置は、画像表示部５２０２に用いることができる。画像表示部５２０２に本発明の一態様に係る半導体装置を用いることで、高画質のノート型パーソナルコンピュータを提供することができる。
【０２４５】
図５０（Ｃ）は携帯情報端末であり、筐体５４０１、画像表示部５４０２、操作キー５４０３等を有する。本発明の一態様に係る半導体装置は、画像表示部５４０２に用いることができる。画像表示部５４０２に本発明の一態様に係る半導体装置を用いることで、高画質の携帯情報端末を提供することができる。
【０２４６】
以上のように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０２４７】
本実施例は、上記実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施例の一部または全部について、実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
【０２４８】
なお、本明細書等においては、ある一つの実施の形態（または実施例）において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。
【０２４９】
なお、本明細書等においては、ある一つの実施の形態（または実施例）において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態（または実施例）において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【０２５０】
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【符号の説明】
【０２５１】
１１    トランジスタ
１２    トランジスタ
１３    トランジスタ
１４    トランジスタ
１５    トランジスタ
１００    トランジスタ
１０１    スイッチ
１０２    スイッチ
１０３    スイッチ
１０４    スイッチ
１０５    スイッチ
１１１    容量素子
１１２    容量素子
１１３    容量素子
２００    負荷
２０１    発光素子
３００    回路
３０１    回路
３０２    回路
３０３    回路
３０５    回路
３１２    回路
４０１    回路
４０２    回路
４０３    回路
４０４    回路
４０５    回路
４０６    回路
４０７    回路
４０８    回路
４０９    回路
４１０    回路
４１１    回路
４１２    回路
４４１    手段
４４２    手段
７００    画素部
７０１    駆動回路
７０２    駆動回路
７１０    駆動回路
７１１    画素部
８００    基板
８０２    絶縁層
８０３    半導体層
８０６ａ    導電層
８０６ｂ    導電層
８０８ａ    導電層
８０８ｂ    導電層
８０８ｃ    導電層
８０８ｄ    導電層
８０９    絶縁層
８１０    絶縁膜
８１１    絶縁層
８２４    絶縁層
８２５    アノード
８２７    絶縁層
８２８    発光層
８２９    カソード
８８１ａ    チャネル形成領域
８８１ｂ    不純物領域
８８１ｃ    不純物領域
８８１ｄ    領域
８８１ｅ    領域
８８１ｆ    不純物領域
８８１ｇ    不純物領域
８８１ｈ    不純物領域
８９０ａ    絶縁物
８９０ｂ    絶縁物
８９１    絶縁層
１６０１    表示部
１６０２    回路基板
１６０３    接続部
１６１０    基板
１６１１    基板
１６１２    画素部
１６１３    シール材
１６１４    配線
１６１５    異方性導電樹脂
５００１    筐体
５００２    筐体
５００３    画像表示部
５００４    画像表示部
５００５    マイクロホン
５００６    スピーカー
５００７    操作キー
５００８    スタイラス
５２０１    筐体
５２０２    画像表示部
５２０３    キーボード
５２０４    ポインティングデバイス
５４０１    筐体
５４０２    画像表示部
５４０３    操作キー
【図１】
0006050054.tif 000002
【図２】
0006050054.tif 000003
【図３】
0006050054.tif 000004
【図４】
0006050054.tif 000005
【図５】
0006050054.tif 000006
【図６】
0006050054.tif 000007
【図７】
0006050054.tif 000008
【図８】
0006050054.tif 000009
【図９】
0006050054.tif 000010
【図１０】
0006050054.tif 000011
【図１１】
0006050054.tif 000012
【図１２】
0006050054.tif 000013
【図１３】
0006050054.tif 000014
【図１４】
0006050054.tif 000015
【図１５】
0006050054.tif 000016
【図１６】
0006050054.tif 000017
【図１７】
0006050054.tif 000018
【図１８】
0006050054.tif 000019
【図１９】
0006050054.tif 000020
【図２０】
0006050054.tif 000021
【図２１】
0006050054.tif 000022
【図２２】
0006050054.tif 000023
【図２３】
0006050054.tif 000024
【図２４】
0006050054.tif 000025
【図２５】
0006050054.tif 000026
【図２６】
0006050054.tif 000027
【図２７】
0006050054.tif 000028
【図２８】
0006050054.tif 000029
【図２９】
0006050054.tif 000030
【図３０】
0006050054.tif 000031
【図３１】
0006050054.tif 000032
【図３２】
0006050054.tif 000033
【図３３】
0006050054.tif 000034
【図３４】
0006050054.tif 000035
【図３５】
0006050054.tif 000036
【図３６】
0006050054.tif 000037
【図３７】
0006050054.tif 000038
【図３８】
0006050054.tif 000039
【図３９】
0006050054.tif 000040
【図４０】
0006050054.tif 000041
【図４１】
0006050054.tif 000042
【図４２】
0006050054.tif 000043
【図４３】
0006050054.tif 000044
【図４４】
0006050054.tif 000045
【図４５】
0006050054.tif 000046
【図４６】
0006050054.tif 000047
【図４７】
0006050054.tif 000048
【図４８】
0006050054.tif 000049
【図４９】
0006050054.tif 000050
【図５０】
0006050054.tif 000051
【図５１】
0006050054.tif 000052
【図５２】
0006050054.tif 000053
【図５３】
0006050054.tif 000054