(57)【特許請求の範囲】
【請求項１】
第１の基板、
複数の突起部および複数の中間領域を備えた第２の基板であって、個別の前記中間領域が隣接突起部により制限され、また、閉塞端を備え、前記第１および第２の基板の内の少なくとも１つが複数のソリッドステートトランスデューサを備え、個別ソリッドステートトランスデューサの少なくとも一部が対応する中間領域内に配置される前記第２の基板、および
前記第１の基板および前記第２の基板の間の不連続接合であって、前記中間領域の閉塞端で前記第２の基板に接合された接合材料を含み、前記ソリッドステートトランスデューサが前記第１の基板および前記接合材料の間に配置される不連続接合、を含み、
前記複数の突起部は、ダイシングストリートを構成する、半導体デバイス。
【請求項２】
前記複数の中間領域および前記突起部が前記第２の基板に第１のパターンを形成し、前記複数のソリッドステートトランスデューサおよび前記接合材料が第２のパターンを形成し、前記第２のパターンが前記第１のパターンの逆となっている、請求項１に記載の半導体デバイス。
【請求項３】
前記接合材料が接合金属を含み、前記第１のパターンが格子パターンを含み、前記第２のパターンが逆格子パターンを含む請求項２に記載の半導体デバイス。
【請求項４】
前記複数のソリッドステートトランスデューサが発光ダイオードを含む請求項１に記載の半導体デバイス。
【請求項５】
接合アセンブリであって、
トランスデューサ構造および接合材料を備えた第１の基板であって、前記トランスデューサ構造が前記第１の基板および前記接合材料の間に配置される前記第１の基板、および
第２の基板であって、一連のパターン形成突起部を備え、前記第１の基板が前記突起部の間の領域中の不連続接合で前記第２の基板に接合される前記第２の基板、を含み、
前記突起部は、前記第１の基板に設けられたトレンチ内に挿入されている、接合アセンブリ。
【請求項６】
前記不連続接合が、前記第２の基板に接合されていない前記接合材料の部分により分離されている一連の前記第２の基板に接合された前記接合材料の部分を含む、請求項５に記載の接合アセンブリ。
【請求項７】
前記接合材料が接合金属を含み、前記トランスデューサ構造が発光ダイオードを含む、請求項５に記載の接合アセンブリ。
【請求項８】
半導体デバイスであって、
第１の基板であって、接合材料ならびに前記第１の基板および前記接合材料の間に配置された複数のソリッドステートトランスデューサを備えた前記第１の基板と、
不連続接合で前記第１の基板に接合された第２の基板であって、前記不連続接合が間隔をあけて配置された複数の接合区画を含み、個別の前記接合区画が前記第２の基板の突起部で囲まれ前記ソリッドステートトランスデューサおよび前記第２の基板の両方に接合された前記接合材料の部分を含む前記第２の基板と、を含み、
前記突起部が、ダイシングストリートを構成する、半導体デバイス。
【請求項９】
前記個別の接合区画が前記接合材料により部分的に占有され、また、前記複数のソリッドステートトランスデューサの１つにより部分的に占有され、前記突起部が隣接する前記ソリッドステートトランスデューサの間に格子パターンストリートを形成する、請求項８に記載の半導体デバイス。
【請求項１０】
前記個別接合区画が、隣接する前記ソリッドステートトランスデューサの間のギャップにより少なくとも部分的に画定された空間部分により分離される、請求項８に記載の半導体デバイス。
【請求項１１】
半導体デバイスであって、
中間領域によって分離された複数の突起部を含むキャリア基板、および
複数のソリッドステートトランスデューサであって、個別の前記ソリッドステートトランスデューサの少なくとも一部が、対応する前記中間領域内に配置され、個別の前記ソリッドステートトランスデューサが接合材料で前記キャリア基板に接合される前記複数のソリッドステートトランスデューサ、を含み、
前記突起部が、ダイシングストリートを構成する、半導体デバイス。
【請求項１２】
前記突起部および前記中間領域が、前記キャリア基板中に格子パターンを形成する請求項１１に記載の半導体デバイス。
【請求項１３】
前記複数のソリッドトランスデューサが発光ダイオードを含む、請求項１１に記載の半導体デバイス。
【請求項１４】
半導体デバイスの製造方法であって、
デバイス基板中に複数のソリッドステートトランスデューサを形成すること、  
キャリア基板中に、前記キャリア基板の突起部で形成されるストリートにより分離される複数の凹部を形成すること、
前記キャリア基板を不連続接合で前記デバイス基板に接合すること、
前記複数のソリッドステートトランスデューサを取り除くことなく、前記デバイス基板を除去すること、および
前記ストリートに沿って前記キャリア基板をダイシングし、複数の個別の半導体デバイスを形成すること、
を含み、  
前記不連続接合が、個別の前記ソリッドステートトランスデューサおよび対応する個別の前記凹部の閉塞端の間に接合材料を含む、半導体デバイスの製造方法。
【請求項１５】
前記複数の凹部が、第１のパターンを形成し、前記複数のソリッドステートトランスデューサが、前記第１のパターンの逆の第２のパターンを形成し、前記キャリア基板の前記デバイス基板への接合が、前記第１のパターンと前記第２のパターンを整列させること、ならびに前記デバイス基板および前記キャリア基板を一体化することを含む、請求項１４に記載の方法。
【請求項１６】
前記第１のパターンと前記第２のパターンを整列させることが、前記第１のパターンと前記第２のパターンを光学的に整列させることを含む、請求項１５に記載の方法。
【請求項１７】
前記接合材料を前記複数の凹部内に閉じ込めることにより、前記接合材料が、少なくとも前記キャリア基板全体に流れることを抑えることをさらに含む、請求項１４に記載の方法。
【請求項１８】
半導体アセンブリを製造する方法であって、
複数の凹部を備えたキャリア基板と複数のソリッドステートトランスデューサを備えたデバイス基板を整列させること、
接合材料を前記複数の凹部に収容すること、および
前記接合材料を前記複数の凹部中に収容している間に、前記デバイス基板を不連続接合層で前記キャリア基板に接合すること、
を含み、
前記デバイス基板を不連続接合層で前記キャリア基板に接合することが、
個別ソリッドステートトランスデューサを前記接合材料で対応する凹部の閉塞端に接合することにより、前記不連続接合の個別区画を形成すること、
前記キャリア基板の突起部をトレンチ中に挿入することであって、前記トレンチが前記個別ソリッドステートトランスデューサを取り囲み、前記突起部の少なくとも一部が前記不連続接合中の不連続を画定する、前記キャリア基板の突起部を前記トレンチ中に挿入すること、および
前記接合材料を前記複数の凹部中に収容している間に、前記キャリア基板および前記デバイス基板の温度を上げること、
を含む、半導体アセンブリを製造する方法。
【請求項１９】
前記デバイス基板を前記キャリア基板に接合することが、前記複数のソリッドステートトランスデューサを前記複数の凹部と光学的に整列させることを含む、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、一般的に、半導体デバイス用不連続接合、ならびに関連システムおよび方法に関する。本技術における不連続接合は、発光ダイオードを含むソリッドステートトランスデューサに適する。
【背景技術】
【０００２】
ソリッドステートトランスデューサデバイスには、発光ダイオード（「ＬＥＤ」）、有機発光ダイオード（「ＯＬＥＤ」）、およびポリマー発光ダイオード（「ＰＬＥＤＳ」）が含まれる。ソリッドステートトランスデューサデバイスのエネルギー効率および小さいサイズを理由として、これらのデバイスが多くの製品に普及している。テレビ、コンピュータモニター、携帯電話、デジタルカメラ、およびその他の電子のデバイスが、画像生成、物体照明（例えば、カメラのフラッシュ）および／またはバックライト用にＬＥＤを利用する。また、ＬＥＤは、看板、屋内および屋外照明、交通信号、および他のタイプの照明にも使用される。これらの半導体デバイスの製造技術の改良により、デバイスコストが下がり、デバイス効率が上がっている。
【０００３】
ソリッドステートトランスデューサデバイスおよびその他の半導体デバイスのための製造プロセスでは、複数の基板の使用が含まれる場合が多い。従来の一方法では、半導体製造技術は、デバイス基板上にＬＥＤを構成するために用いられる。次に、接合材料を使ってデバイス基板がキャリア基板に、それらの間に挟み込まれたＬＥＤとともに、接合される。その後、デバイス基板は除去され得て、ＬＥＤを取り付けたキャリア基板がさらに処理され、個別ＬＥＤに単体化（シンギュレート）され得る。
【０００４】
この製造方法により、妥当な結果が得られるが、接合プロセスは、基板および取り付けられたＬＥＤに大きなストレスを生ずる可能性がある。これらのストレスは、基板を曲げて、反り、層間剥離またはその他の剥離を起こす、および／または単体化プロセスの間の位置ずれに繋がる場合がある。さらに、接合材料および基板の両方を通してＬＥＤを単体化するのは、大きなストレスを生じ、単体化プロセスを複雑にする場合がある。従って、これらの制約を避けることができるソリッドステートトランスデューサデバイスおよび製造方法に対するニーズがある。
【図面の簡単な説明】
【０００５】
【図１】本技術の実施形態に従って構成されたデバイスアセンブリの一部の部分断面模式図である。
【図２】本技術の実施形態に従って構成されたキャリヤアセンブリの一部の部分断面模式図である。
【図３】本技術の実施形態によるパターンを備えた図１のデバイスアセンブリの部分断面模式図である。
【図４】図３のデバイスアセンブリの部分上面模式図である。
【図５】本技術の実施形態に従って構成されたパターン化キャリヤアセンブリの部分断面模式図である。
【図６】図５のキャリヤアセンブリの部分上面模式図である。
【図７】接合の前に整列状態に配置された図３および５のデバイスアセンブリおよびキャリヤアセンブリの部分断面模式図である。
【図８】本技術の実施形態に従って構成された接合アセンブリの部分断面模式図である。
【図９】本技術の実施形態に従ってデバイス基板を除去後の図８の接合アセンブリの部分断面模式図である。
【図１０】本技術の実施形態による接合アセンブリの形成前のデバイスアセンブリおよびキャリヤアセンブリの部分断面模式図である。
【図１１】本技術の実施形態に従って構成された接合アセンブリの部分断面模式図である。
【図１２】本技術の別の実施形態による接合アセンブリの形成前のデバイスアセンブリおよびキャリヤアセンブリの部分断面模式図である。
【図１３】本技術の実施形態に従って構成された接合アセンブリの部分断面模式図である。
【発明を実施するための形態】
【０００６】
半導体デバイス用のウェハーレベルアセンブリならびに関連システムおよび方法のいくつかの実施形態の具体的な詳細が、以下に記載される。下記の実施形態には、ソリッドステートトランスデューサ（「ＳＳＴ」）が含まれる。しかし、この開示技術の他の実施形態では、他の半導体デバイス、例えば、光電池、ダイオード、トランジスタ、集積回路、などを含んでもよい。用語の「ＳＳＴ」は、通常、電気エネルギーを可視光線、紫外線、赤外線、および／またはその他のスペクトルによる電磁照射に変換する活性媒体としての半導体材料を含むソリッドステートデバイスを意味する。例えば、ＳＳＴデバイスには、ソリッドステート発光素子（例えば、ＬＥＤ、レーザーダイオード、など）および／または電気フィラメント、プラズマ、またはガス以外の他の発光源が含まれる。また、用語のＳＳＴには、電磁照射を電気に変換するソリッドステートデバイスを含めてもよい。さらに、使われる文脈に応じて、用語の「基板」は、ウェハーレベル基板または単体化（シンギュレート）されたデバイスレベル基板を意味してもよい。また、当業者なら、この技術を使ってさらなる実施形態を追加でき、また、この技術は、図１〜１３に関連して記載されるいくつかの実施形態の詳細がなくても実施可能であることを理解するであろう。
【０００７】
図１は、本技術の実施形態に従う、デバイス基板１０２、トランスデューサ構造層１０４および第１の接合金属１０６を備えたウェハーレベルアセンブリ、またはデバイスアセンブリ１００の一部の部分断面模式図である。図２は、本技術の実施形態に従う、キャリア基板２０８および第２の接合金属２０６を備えたウェハーレベルアセンブリ、またはキャリヤアセンブリ２００の一部の部分断面模式図である。図１および２のウェハーレベルアセンブリは、種々の半導体製造技術を使って構成され得る。デバイス基板１０２およびキャリア基板２０８は、例えば、シリコン、多結晶アルミニウムナイトライド、サファイア、および／またはその他の金属および非金属の両方を含む適切な材料から作ることができる。さらに、デバイス基板１０２および／またはキャリア基板２０８は、複合基板または加工基板であってもよい。このような実施形態では、加工基板は、一緒に接合された２種以上の材料、および／またはデバイスアセンブリ１００またはキャリヤアセンブリ２００の製造もしくはアセンブリを改善するように選択または加工された材料を含んでもよい。トランスデューサ構造層１０４は、金属有機化学蒸着法（「ＭＯＣＶＤ」）、分子線エピタキシー（「ＭＢＥ」）、液相エピタキシー（「ＬＰＥ」）、および／またはハイドライド気相成長（「ＨＶＰＥ」）、などの種々のプロセスにより形成できる。他の実施形態では、少なくとも一部のトランスデューサ構造層１０４は、他の適切な技術、例えば、エピタキシヤル成長技術を使って形成できる。図１および２の第１の接合金属１０６および第２の接合金属２０６は、銅、アルミニウム、金、スズ、ニッケル、パラジウム、インジウム、ならびに／またはこれらおよび／もしくは他の金属の組み合わせを含む種々の合金、などの種々の適切な金属のいずれかにより構成できる。一部の実施形態では、第１の接合金属１０６および第２の接合金属２０６は、同じ金属または合金から構成できる。他の実施形態では、第１の接合金属１０６および第２の接合金属２０６は、異なる金属または合金から構成できる。さらに、他の実施形態では、金属以外の接合材料を接合金属１０６および２０６の代わりに使用できる。例えば、種々の半導体接着剤を接合材料として使用できる。
【０００８】
図３は、本技術の実施形態に従ってパターン化された後の図１のデバイスアセンブリ１００の部分断面模式図である。この図示された実施形態では、デバイスアセンブリ１００に形成されたパターンは、第１の接合金属１０６およびトランスデューサ構造層１０４の部分（セクション）を除去することにより形成された複数のトレンチ３１０を含む。図４は、図３のデバイスアセンブリ１００の部分上面模式図である。図３および４を一緒に参照すると、トレンチ３１０は、トランスデューサ構造層１０４を複数のソリッドステートトランスデューサ（「ＳＳＴ」）３１２に分離する格子を形成することができる。トレンチ３１０およびＳＳＴ３１２のパターンは、逆ワッフル形状に類似の形状になっていて、トレンチ３１０の部分または区画が各ＳＳＴ３１２を取り囲む。トレンチ３１０は、ＳＳＴ３１２上の領域にマスク（図示せず）を配置し、第１の接合金属１０６およびトランスデューサ構造層１０４の露出部分をエッチング（例えば、ウエットエッチング、ドライエッチング、など）することにより形成できる。他の実施形態では、トレンチ３１０は、他の適切な半導体製造技術により形成されてもよい。
【０００９】
図５は、本技術の実施形態に従ってパターンを備えたパターン化キャリヤアセンブリ５００の部分断面模式図である。図示された実施形態では、キャリヤアセンブリ５００のパターンは、一段高い部分または突起部５１６により分離された複数の中間領域（例えば、凹部５１４）を含む。図６は、図５のキャリヤアセンブリ５００の部分上面模式図である。図５および６を一緒に参照すると、凹部５１４および突起部５１６は、ワッフルパターン（格子パターン）を形成し、突起部５１６が個別凹部５１４の全側面を取り囲む。以下でさらに詳細に記載されるように、突起部５１６は、ＳＳＴ３１２を単体化するのに使用できるダイシングストリート６１７を形成できる。一部の実施形態では、凹部５１４は、約５〜約１５ミクロンの深さとなるように構成できる。他の実施形態では、凹部５１４の深さは、この範囲に含まれる深さよりも小さくても、または大きくてもよい。凹部５１４は、デバイスアセンブリ１００中のトレンチ３１０の形成で使用されるのと類似の方法で形成できる。例えば、マスク（図示せず）を使って、キャリア基板２０８の突起部５１６を被覆し、キャリア基板２０８の露出部分をエッチングして凹部５１４を形成できる。凹部５１４は、残っているキャリア基板２０８および／またはデバイスアセンブリ１００との接合を容易にするために凹部５１４中に配置された第２の接合金属２０６により少なくとも一部は画定される閉塞端５１５を含む。
【００１０】
図７は、接合の前に整列された状態の図３および４のデバイスアセンブリ１００ならびに図５および６のキャリヤアセンブリ５００の部分断面模式図である。図示された実施形態では、逆ワッフルパターン（逆格子パターン）のデバイスアセンブリ１００が、接合の前にワッフルパターン（格子パターン）のキャリヤアセンブリ５００と整列される。特に、キャリヤアセンブリ５００の突起部５１６がトレンチ３１０に挿入されるように整列されると同時に、第１の接合金属１０６の接合部分を有するＳＳＴ３１２が凹部５１４に挿入されるように整列される。光学的整列化技術および／またはその他の半導体製造技術を使って、デバイスアセンブリ１００をキャリヤアセンブリ５００に２つの直交方向で整列でき、また、デバイスアセンブリ１００およびキャリヤアセンブリ５００を平行面状に配置し、これらのアセンブリ間の確実な（整合する）接合を容易に行える。さらに、本明細書記載のアセンブリのパターンは、アセンブリのはめ合わせを可能とする適切な製造公差で形成される。例えば、これらのコンポーネントの間の干渉を避けるために、突起部５１６はトレンチ３１０より若干狭くしてよい。
【００１１】
図８は、本技術の実施形態に従って構成された図７のデバイスアセンブリ１００およびキャリヤアセンブリ５００を含む接合アセンブリ８００の部分断面模式図である。図７および８を一緒に参照すると、接合アセンブリ８００は、デバイスアセンブリ１００およびキャリヤアセンブリ５００を、整列化後に一体化することにより形成できる。デバイスアセンブリ１００およびキャリヤアセンブリ５００が、完全に一体化されて接合アセンブリ８００が形成される場合、デバイスアセンブリ１００の個々のＳＳＴ３１２は、少なくとも部分的には、キャリヤアセンブリ５００の個々の凹部５１４に含まれる。デバイスアセンブリ１００の第１の接合金属１０６およびキャリヤアセンブリ５００の第２の接合金属２０６は、接合されて接合金属構造８１８を形成し、これが、ＳＳＴ３１２を凹部５１４に接合する。接合金属構造８１８は、接合を促進するために高温および高圧環境で形成されてもよい。得られた接合アセンブリ８００は、凹部５１４中のＳＳＴ３１２および接合金属構造８１８の間の個別接合部分または区画８２１から構成される不連続接合８２０を含む。特定の実施形態では、キャリヤアセンブリ５００の凹部５１４を分離する突起部５１６は、デバイスアセンブリ１００に接合されず、それぞれの個別突起部５１６は、不連続接合８２０の区画８２１の間の不連続を表す。
【００１２】
図９は、デバイス基板１０２（図９には示さず）が本技術の実施形態に従う、除去された後の図８の接合アセンブリ８００の部分断面模式図である。デバイス基板１０２は、裏面研削、エッチング、化学機械平坦化、および／またはその他の適切な除去方法、などの種々の半導体製造技術により除去可能である。デバイス基板１０２を除去後、接合アセンブリ８００は、突起部５１６により分離された個別ＳＳＴ３１２を含む。図６のキャリヤアセンブリ５００の俯瞰図に示されるように、突起部５１６は接合アセンブリ８００全体にわたり、ダイシングストリート６１７を形成する。次に、ダイシングソーまたはその他の単体化ツール（図９には示さず）を使って、キャリア基板２０８をダイシングストリート６１７に沿って切断し、ＳＳＴ３１２を単体化する。ストリート６１７に沿った接合アセンブリのダイシングは、１つより多くの材料を貫通して単体化するソーの必要はなく、例えば、ソーは、キャリア基板２０８のみを切断するだけでよい。単一材料のみを貫通するダイシングにより、接合アセンブリ８００のストレスを減らすことができ、また、単体化プロセスが原因の位置ずれおよび欠陥の発生の可能性を制限できる。さらに、本技術は、高ストレス接合材料を貫通して単体化する必要性を減らすか、または除去することにより、接合アセンブリ８００のストレスをさらに低減する。
【００１３】
図１０は、本技術の実施形態に従う、接合する前に整列された、図１のデバイスアセンブリ１００およびキャリヤアセンブリ１０００の部分断面模式図である。図５および６のキャリヤアセンブリ５００と同様に、キャリヤアセンブリ１０００は、ストリートまたは突起部１０１６により分離された複数の凹部１０１４を含む。凹部１０１４および突起部１０１６は、ワッフルパターンを形成し、突起部１０１６が個別凹部１０１４の全側面を取り囲む。図示された実施形態では、キャリヤアセンブリ１０００の凹部１０１４は、実質的に第２の接合金属２０６で満たされ、デバイスアセンブリ１００との接合を容易にできる。
【００１４】
図１１は、本技術の実施形態に従って構成された図１０のデバイスアセンブリ１００およびキャリヤアセンブリ１０００を含む接合アセンブリ１１００の部分断面模式図である。図１０および１１を一緒に参照すると、整列後、デバイスアセンブリ１００は、キャリヤアセンブリ１０００と一体化され、接合される。得られた接合アセンブリ１１００は、デバイスアセンブリ１００の第１の接合金属１０６およびキャリヤアセンブリ１０００の第２の接合金属２０６から構成される接合金属構造１０１８を含む。接合金属構造層１０１８は、デバイスアセンブリ１００のトランスデューサ構造１０４を、不連続接合１１２０でキャリア基板２０８に接合する。不連続接合１１２０は、トランスデューサ構造１０４および凹部１０１４の間に接合区画１１２１を含む。キャリヤアセンブリ１０００の突起部１０１６は、デバイスアセンブリ１００に接合されない。従って、それぞれの個別突起部１０１６は、不連続接合１１２０の接合区画１１２１の間の不連続を表す。
【００１５】
図１２は、接合の前の整列状態の、図３および４のデバイスアセンブリ１００ならびに図２のキャリヤアセンブリ２００の部分断面模式図である。前に議論のように、トレンチ３１０、およびＳＳＴ３１２は、逆ワッフル形状を画定し、トレンチ３１０の部分（セクション）が各ＳＳＴ３１２を取り囲む。
【００１６】
図１３は、本技術の実施形態に従って構成された、図１２のデバイスアセンブリ１００およびキャリヤアセンブリ２００を含む接合アセンブリ１３００の部分断面模式図である。図１３に示されるように、デバイスアセンブリ１００およびキャリヤアセンブリ２００は、整列され、一体化されて、接合アセンブリ１３００を形成できる。デバイスアセンブリ１００とキャリヤアセンブリ２００との接合により、第１の接合金属１０６と第２の接合金属２０６が結合されて接合金属構造１３１８が形成される。従って、デバイスアセンブリ１００のＳＳＴ３１２は、接合金属構造１３１８でキャリヤアセンブリ２００に接合される。図示された接合アセンブリ１３００では、トレンチ３１０（または少なくともトレンチ３１０の一部）は、開いたままであり、空隙またはギャップが形成される。その結果、接合アセンブリ１３００は、ＳＳＴ３１２およびキャリヤアセンブリ２００の間の接合区画１３２１から構成される不連続接合１３２０を含む。ＳＳＴ３１２を分離するトレンチ３１０は、不連続接合１３２０の接合区画１３２１の間の不連続を表す。
【００１７】
従来の半導体製造技術は、典型的な例では、ウェハを曲げるか、または反らせる原因となる可能性のあるウェハ全体にわたる大きなストレスを生ずる。これは、さらには、ウェハ構成要素を剥離させ、および／または位置ずれを起こさせ、その要素の即時の、または遅発の欠陥を生じる可能性がある。これらの負の効果は、ストレスが長い距離にわたって強まる大きなウェハで特に著しくなる可能性がある。前出の従来技術とは対照的に、本開示の不連続接合は、接合されたアセンブリ全体にわたる機械的なストレスを低減する。上で考察のように、例えば、接合アセンブリ８００ではキャリヤアセンブリ５００の突起部５１６がデバイスアセンブリ１００に接合されず、突起部５１６は、不連続接合８２０中の不連続を表す。不連続は、接合アセンブリ８００全体のストレスを減らし、曲がりおよび反りを減らすか、または除去できる。接合アセンブリ１１００および１３００は、類似のストレス低減不連続接合層を含む。従って、本開示の接合アセンブリは、より長い基板上に構築できる。理由は、所与のサイズ基板に対するより低いストレスにより、より小さい量の曲がりおよび反りになるためである。一実施形態では、例えば、接合アセンブリは、８インチ直径基板上に構築できる。これらのより大きなウェハは、より小さいウェハでは利用出来ない規模の経済性をもたらす。本技術のシステムと方法の利点は、より大きな直径基板でより顕著であるが、この利点は、より小さい基板でも存在しうる。従って、他の実施形態では、接合アセンブリは、より小さい直径基板ならびにより大きい直径基板上に構築できる。
【００１８】
本技術の実施形態のさらなる利点は、第２の接合金属２０６を、製造プロセスの間に含めることができるという点である。例えば、凹部５１４は、突起部５１６の間に第２の接合金属２０６を含めることができる。凹部５１４内に第２の接合金属２０６を含めることにより、第２の接合金属２０６の分布を、接合に必要な領域のみに限定することができる。従って、第２の接合金属２０６の、キャリヤアセンブリ５００の他の領域への移動、および他の要素との干渉（短絡などの欠陥の原因になりうる）、または接合に使われない領域に移動することによるはみ出しくずの生成を防止できる。本開示の実施形態に従ったシステムおよび方法を使って欠陥、および、はみ出しくずを減らすことにより、ＳＳＴおよび／またはその他の半導体デバイス製造時の効率およびスループットが高められる。
【００１９】
前出の説明から、開示技術の具体的実施形態は、例示を目的として本明細書で記載されてきたが、本開示から乖離することなく種々の修正をなし得ることは理解されよう。例えば、本明細書で開示のキャリアアセンブリ、デバイスアセンブリおよび接合アセンブリは、異なるサイズおよび／または形状のトレンチ、パターン化凹部、および／または突起部を含めることができる。例えば、一部の実施形態で、矩形の凹部およびＳＳＴを使ってもよい。さらに、異なる材料を本明細書記載の材料の代わりに使ってもよく、または追加の成分を加えても、除去してもよい。例えば、接合材料は、接合前に、キャリヤアセンブリまたはデバイスアセンブリのどちらか一方のみに適用してもよい。特定の実施形態では、トレンチが単一のＳＳＴを取り囲む。他の実施形態では、トレンチに取り囲まれた最小の領域が複数のＳＳＴを含むことができる。このような技術は、例えば、接合層の不連続なしに、複数のＳＳＴを一緒にグループ分けすることが、許容できない反りおよび／または他の効果を生じない場合、および／またはダイシング後もＳＳＴが機能ユニットとして一緒に残る場合に、使用可能である。さらに、特定の実施形態に関連する種々の利点および特徴がこれらの実施形態との関連で上述されてきたが、他の実施形態もこのような利点、および／または特徴を示してもよく、また、必ずしも全ての実施形態がこのような利点、および／または特徴が本技術の範囲内に入ることを示す必要はないであろう。従って、本開示および関連技術は、明示的に示されていない、または本明細書に記載されていない他の実施形態も包含することができる。
【図１】
0005964970.tif 000002
【図２】
0005964970.tif 000003
【図３】
0005964970.tif 000004
【図４】
0005964970.tif 000005
【図５】
0005964970.tif 000006
【図６】
0005964970.tif 000007
【図７】
0005964970.tif 000008
【図８】
0005964970.tif 000009
【図９】
0005964970.tif 000010
【図１０】
0005964970.tif 000011
【図１１】
0005964970.tif 000012
【図１２】
0005964970.tif 000013
【図１３】
0005964970.tif 000014