(57)【特許請求の範囲】
【請求項１】
整流回路からの交流電圧を受け、直流電圧に変換して出力ラインに接続される負荷に供給する力率改善回路であって、
１次巻線および２次巻線を有するトランスと、
前記トランスの前記１次巻線の第１端子と固定電圧端子の間に設けられた第１キャパシタと、
前記トランスの前記１次巻線の第２端子と前記整流回路の出力端子との間に設けられた第１スイッチと、
前記トランスの前記１次巻線の前記第２端子と固定電圧端子の間に設けられた第２スイッチと、
前記トランスの前記２次巻線の第１端子と前記出力ラインの間に設けられる整流素子と、
前記出力ラインと固定電圧端子の間に設けられる第２キャパシタと、
前記出力ラインに生ずる直流電圧に応じたフィードバック信号と、前記整流回路からの交流電圧に応じた電圧検出信号と、前記第２スイッチに流れる電流に応じた電流検出信号と、を受け、前記直流電圧が所定の目標値に近づくように、かつ前記電流検出信号の波形が前記電圧検出信号の波形に近づくように、前記第２スイッチをスイッチングするとともに、前記第２スイッチと相補的に前記第１スイッチをスイッチングする制御回路と、
を備えることを特徴とする力率改善回路。
【請求項２】
前記フィードバック信号は、前記直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であり、
前記制御回路は、
前記電圧検出信号と前記フィードバック信号を乗算し、電流ピーク信号を生成する乗算器と、
前記電流検出信号を前記電流ピーク信号と比較し、前記電流検出信号が前記電流ピーク信号に達するとアサートされるリセット信号を生成するコンパレータと、
前記リセット信号がアサートされるたびにオフレベルに遷移し、所定の周期ごとにオンレベルに遷移するパルス信号を生成するパルス生成部と、
前記パルス信号が前記オンレベルのとき、前記第１スイッチをオフ、前記第２スイッチをオンし、前記パルス信号が前記オフレベルのとき、前記第１スイッチをオン、前記第２スイッチをオフするドライバ回路と、
を備えることを特徴とする請求項１に記載の力率改善回路。
【請求項３】
前記フィードバック信号は、前記直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であり、
前記制御回路は、
前記電圧検出信号と前記フィードバック信号を乗算し、電流ピーク信号を生成する乗算器と、
前記電流検出信号を前記電流ピーク信号と比較し、前記電流検出信号が前記電流ピーク信号に達するとアサートされるリセット信号を生成するコンパレータと、
前記リセット信号がアサートされるたびにオフレベルに遷移し、それから所定のオフ時間経過後にオンレベルに遷移するパルス信号を生成するパルス生成部と、
前記パルス信号が前記オンレベルのとき、前記第１スイッチをオフ、前記第２スイッチをオンし、前記パルス信号が前記オフレベルのとき、前記第１スイッチをオン、前記第２スイッチをオフするドライバ回路と、
を備えることを特徴とする請求項１に記載の力率改善回路。
【請求項４】
前記フィードバック信号は、前記直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であり、
前記制御回路は、
前記電圧検出信号と前記フィードバック信号を乗算する乗算器と、
前記乗算器の出力電圧と前記電流検出信号の誤差を増幅し、誤差電圧を生成する誤差増幅器と、
所定の周波数を有するのこぎり波、あるいは三角波の周期電圧を生成するランプ波形生成部と、
前記誤差電圧と前記周期電圧を比較し、前記誤差電圧が前記周期電圧に達するとアサートされるリセット信号を生成するコンパレータと、
前記リセット信号がアサートされるたびにオフレベルに遷移し、それから所定のオフ時間経過後にオンレベルに遷移するパルス信号を生成するパルス生成部と、
前記パルス信号が前記オンレベルのとき、前記第１スイッチをオフ、前記第２スイッチをオンし、前記パルス信号が前記オフレベルのとき、前記第１スイッチをオン、前記第２スイッチをオフするドライバ回路と、
を備えることを特徴とする請求項１に記載の力率改善回路。
【請求項５】
前記フィードバック信号は、前記直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であり、
前記制御回路は、
前記電圧検出信号と前記フィードバック信号を乗算する乗算器と、
前記乗算器の出力電圧と前記電流検出信号の誤差を増幅し、誤差電圧を生成する誤差増幅器と、
所定の周波数を有するのこぎり波、あるいは三角波の周期電圧を生成するランプ波形生成部と、
前記誤差電圧と前記周期電圧を比較し、前記誤差電圧が前記周期電圧に達するとアサートされるリセット信号を生成するコンパレータと、
前記リセット信号がアサートされるたびにオフレベルに遷移し、それから所定のオフ時間経過後にオンレベルに遷移するパルス信号を生成するパルス生成部と、
前記パルス信号が前記オンレベルのとき、前記第１スイッチをオフ、前記第２スイッチをオンし、前記パルス信号が前記オフレベルのとき、前記第１スイッチをオン、前記第２スイッチをオフするドライバ回路と、
を備えることを特徴とする請求項１に記載の力率改善回路。
【請求項６】
前記トランスの２次巻線側に設けられ、前記直流電圧に応じた電圧と所定の基準電圧の誤差を増幅する第２誤差増幅器と、
前記第２誤差増幅器の出力信号を前記フィードバック信号として前記トランスの１次巻線側に伝送するフォトカプラと、
をさらに備えることを特徴とする請求項２から５のいずれかに記載の力率改善回路。
【請求項７】
商用交流電圧を整流する整流回路と、
前記整流回路の出力電圧を受ける請求項１から６のいずれかに記載の力率改善回路と、
を備えることを特徴とする電源装置。
【請求項８】
商用交流電圧を整流する整流回路と、
負荷回路と、
前記整流回路の出力電圧を受け、直流電圧を前記負荷に供給する請求項１から６のいずれかに記載の力率改善回路と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善回路に関する。
【背景技術】
【０００２】
テレビや冷蔵庫をはじめとするさまざまな家電製品、あるいはラップトップ型コンピュータ、携帯電話端末やＰＤＡ（Personal Digital Assistants）をはじめとする電子機器は、外部からの電力を受けて動作可能であり、また外部電源からの電力によって内蔵の電池を充電可能となっている。そして家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置が内蔵され、あるいは、電源装置は、電子機器の外部の電源アダプタ（ＡＣアダプタ）に内蔵される。
【０００３】
電源装置は、交流電圧を整流する整流回路（ダイオードブリッジ回路）と、整流された電圧を降圧して負荷に供給する絶縁型のＤＣ／ＤＣコンバータと、を備える。このような電源装置によりＡＣ／ＤＣ変換を行うと、非常に高い振幅の電流パルスが発生する。かかる電流パルスは、放射性ノイズ、ネットワークロス、全高調波成分の増大といった問題を引き起こす。これらの問題を解決するため、所定の電力以上を消費する電子機器には、ＰＦＣ（力率改善）回路の搭載が要求される。ＰＦＣ回路は、交流入力電圧と入力電流をモニタし、それらの位相を一致させて力率が１００％に近い状態に近づける。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１は、本発明者らが検討した電源装置２ｒを備える電子機器１ｒのブロック図である。
【０００５】
電子機器１ｒは、電源装置２ｒと、マイコン３およびその他の信号処理回路４を備える。マイコン３は、電子機器１全体を統合的に制御する。信号処理回路４は、特定の信号処理を行うブロックであり、たとえば外部機器との通信を行うインタフェース回路や、ディスプレイパネルや、そのドライバ、オーディオ処理回路や画像処理回路などが例示される。現実の電子機器１においては、その機能に応じて複数の信号処理回路４が設けられることはいうまでもない。
【０００６】
電源装置２ｒは、マイコン３および信号処理回路４に直流の電源電圧ＶＤＤを供給する。電源装置２ｒは、ヒューズ６と、フィルタ８と、整流回路１０と、力率改善回路（ＰＦＣ回路）２００ｒ、絶縁型ＤＣ／ＤＣコンバータ１００ｒを備える。電子機器１は、ＤＣ／ＤＣコンバータ１００ｒの絶縁トランスを境界として、１次側と２次側が電気的に絶縁されている。
【０００７】
フィルタ８は、商用交流電圧ＶＡＣからノイズを除去する。整流回路１０は、たとえばダイオード整流回路であり、商用交流電圧ＶＡＣを受け、それを全波整流して交流電圧ＶＡＣ’を生成する。
【０００８】
ＰＦＣ回路２００ｒは、整流回路１０からの全波整流された交流電圧ＶＡＣ’を受け、出力電圧ＶＤＣを生成する昇圧型のＤＣ／ＤＣコンバータ（スイッチングレギュレータ）である。ＰＦＣ回路２００ｒは、交流電圧ＶＡＣと入力電流ＩＡＣの位相を一致させることにより力率を改善する。
【０００９】
ＤＣ／ＤＣコンバータ１００ｒは、ＰＦＣ回路２００ｒの出力電圧ＶＤＣを受け、これを負荷であるマイコン３や信号処理回路４に適した電圧レベルの電源電圧ＶＤＤに降圧する。
【００１０】
図１の電源装置２ｒは、ＰＦＣ回路２００ｒとＤＣ／ＤＣコンバータ１００ｒの２段構成となっているため部品点数が多く、それによりコストが高く、あるいは実装面積が大きいという問題がある。
【００１１】
本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、力率改善回路を有する電源装置の部品点数を削減にある。
【課題を解決するための手段】
【００１２】
本発明のある態様は、整流回路からの交流電圧を受け、直流電圧に変換して出力ラインに接続される負荷に供給する力率改善回路に関する。力率改善回路は、１次巻線および２次巻線を有するトランスと、トランスの１次巻線の第１端子と固定電圧端子の間に設けられた第１キャパシタと、トランスの１次巻線の第２端子と整流回路の出力端子との間に設けられた第１スイッチと、トランスの１次巻線の第２端子と固定電圧端子の間に設けられた第２スイッチと、トランスの２次巻線の第１端子と出力ラインの間に設けられる整流素子と、出力ラインと固定電圧端子の間に設けられる第２キャパシタと、出力ラインに生ずる直流電圧に応じたフィードバック信号と、整流回路からの交流電圧に応じた電圧検出信号と、第２スイッチに流れる電流に応じた電流検出信号と、を受け、直流電圧が所定の目標値に近づくように、かつ電流検出信号の波形が電圧検出信号の波形に近づくように、第２スイッチをスイッチングするとともに、第２スイッチと相補的に、第１スイッチをスイッチングする制御回路と、を備える。
【００１３】
この態様によると、ＤＣ／ＤＣコンバータを有する力率改善回路と当該力率改善回路の出力電圧をレベル変換する絶縁ＤＣ／ＤＣコンバータの２段構成の電源装置に比べて、コイルおよび整流素子を削減することができる。
【００１４】
フィードバック信号は、直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であってもよい。制御回路は、電圧検出信号とフィードバック信号を乗算し、電流ピーク信号を生成する乗算器と、電流検出信号を電流ピーク信号を比較し、電流検出信号が電流ピーク信号に達するとアサートされるリセット信号を生成するコンパレータと、リセット信号がアサートされるたびにオフレベルに遷移し、所定の周期ごとにオンレベルに遷移するパルス信号を生成するパルス生成部と、パルス信号がオンレベルのとき、第１スイッチをオフ、第２スイッチをオンし、パルス信号がオフレベルのとき、第１スイッチをオン、第２スイッチをオフするドライバ回路と、を備えてもよい。
【００１５】
フィードバック信号は、直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であってもよい。制御回路は、電圧検出信号とフィードバック信号を乗算し、電流ピーク信号を生成する乗算器と、電流検出信号を電流ピーク信号を比較し、電流検出信号が電流ピーク信号に達するとアサートされるリセット信号を生成するコンパレータと、リセット信号がアサートされるたびにオフレベルに遷移し、それから所定のオフ時間経過後にオンレベルに遷移するパルス信号を生成するパルス生成部と、パルス信号がオンレベルのとき、第１スイッチをオフ、第２スイッチをオンし、パルス信号がオフレベルのとき、第１スイッチをオン、第２スイッチをオフするドライバ回路と、を備えてもよい。
【００１６】
フィードバック信号は、直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であってもよい。制御回路は、電圧検出信号とフィードバック信号を乗算する乗算器と、乗算器の出力電圧と電流検出信号の誤差を増幅し、誤差電圧を生成する誤差増幅器と、所定の周波数を有するのこぎり波、あるいは三角波の周期電圧を生成するランプ波形生成部と、誤差電圧と周期電圧を比較し、誤差電圧が周期電圧に達するとアサートされるリセット信号を生成するコンパレータと、リセット信号がアサートされるたびにオフレベルに遷移し、それから所定のオフ時間経過後にオンレベルに遷移するパルス信号を生成するパルス生成部と、パルス信号がオンレベルのとき、第１スイッチをオフ、第２スイッチをオンし、パルス信号がオフレベルのとき、第１スイッチをオン、第２スイッチをオフするドライバ回路と、を備えてもよい。
【００１７】
フィードバック信号は、直流電圧に応じた電圧と所定の基準電圧の誤差を増幅した信号であってもよい。制御回路は、電圧検出信号とフィードバック信号を乗算する乗算器と、乗算器の出力電圧と電流検出信号の誤差を増幅し、誤差電圧を生成する誤差増幅器と、所定の周波数を有するのこぎり波、あるいは三角波の周期電圧を生成するランプ波形生成部と、誤差電圧と周期電圧を比較し、誤差電圧が周期電圧に達するとアサートされるリセット信号を生成するコンパレータと、リセット信号がアサートされるたびにオフレベルに遷移し、それから所定のオフ時間経過後にオンレベルに遷移するパルス信号を生成するパルス生成部と、パルス信号がオンレベルのとき、第１スイッチをオフ、第２スイッチをオンし、パルス信号がオフレベルのとき、第１スイッチをオン、第２スイッチをオフするドライバ回路と、を備えてもよい。
【００１８】
ある態様の力率改善回路は、トランスの２次巻線側に設けられ、直流電圧に応じた電圧と所定の基準電圧の誤差を増幅する第２誤差増幅器と、第２誤差増幅器の出力信号をフィードバック信号としてトランスの１次巻線側に伝送するフォトカプラと、をさらに備えてもよい。
【００１９】
本発明の別の態様は、電源装置に関する。電源装置は、商用交流電圧を整流する整流回路と、整流回路の出力電圧を受ける上述の何れかの態様の力率改善回路と、を備えてもよい。
【００２０】
本発明の別の態様は、電子機器に関する。電子機器は、商用交流電圧を整流する整流回路と、負荷回路と、整流回路の出力電圧を受け、直流電圧を負荷に供給する力率改善回路と、を備えてもよい。
【００２１】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２２】
本発明のある態様によれば、力率改善回路を有する電源装置の部品点数を削減できる。
【図面の簡単な説明】
【００２３】
【図１】本発明者らが検討した電源装置を備える電子機器のブロック図である。
【図２】実施の形態に係る電源装置を備える電子機器の構成を示す回路図である。
【図３】図３（ａ）は、図２の制御回路の第１の構成例を示す回路図であり、図３（ｂ）は、パルス生成部の変形例を示す回路図である。
【図４】図４（ａ）、（ｂ）は、図２の電源装置の動作を示す波形図である。
【図５】図２の制御回路の第２の構成例を示す回路図である。
【発明を実施するための形態】
【００２４】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２５】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２６】
図２は、実施の形態に係る電源装置２を備える電子機器１の構成を示す回路図である。
電子機器１は、たとえばテレビや冷蔵庫、エアコンなどの家電製品やコンピュータである。電子機器１は、マイコン３、信号処理回路４および電源装置２を備える。
【００２７】
電子機器１は、ＰＦＣ回路２００の絶縁トランス（不図示）を境界として、互いに絶縁される１次側と２次側に分けられている。マイコン３は、電子機器１全体を統合的に制御する。信号処理回路４は、特定の信号処理を行うブロックであり、たとえば外部機器との通信を行うインタフェース回路や、画像処理回路、音声処理回路などが例示される。現実の電子機器１においては、その機能に応じて複数の信号処理回路４が設けられることはいうまでもない。
【００２８】
電源装置２は、マイコン３および信号処理回路４に直流の電源電圧ＶＤＤを供給する。電源装置２は、ヒューズ６と、フィルタ８と、整流回路１０と、力率改善回路（ＰＦＣ回路）２００を備える。
【００２９】
整流回路１０は、たとえばダイオード整流回路であり、商用交流電圧などの交流電圧ＶＡＣを受け、それを全波整流して交流電圧ＶＡＣ’を生成する。
【００３０】
ＰＦＣ回路２００は、整流回路１０からの交流電圧ＶＡＣ’を受け、直流電圧（出力電圧ともいう）ＶＤＤを生成し、出力ラインＯＵＴに接続される負荷３、４に供給する。ＰＦＣ回路２００は、交流電圧ＶＡＣと入力電流ＩＡＣの位相を一致させることにより力率を改善する。
【００３１】
ＰＦＣ回路２００は、トランスＴ１、第１キャパシタＣ１、第２キャパシタＣ２、第１スイッチＳＷ１、第２スイッチＳＷ２、整流ダイオードＤ２、フィードバック回路２２０、フォトカプラＰＣを備える。
【００３２】
トランスＴ１は、１次巻線Ｗ１および２次巻線Ｗ２を有する。第１キャパシタＣ１は、トランスＴ１の１次巻線Ｗ１の第１端子と固定電圧端子（接地端子）の間に設けられる。第１スイッチＳＷ１は、トランスＴ１の１次巻線Ｗ１の第２端子と整流回路１０の出力端子１２との間に設けられる。
【００３３】
第２スイッチＳＷ２は、１次巻線Ｗ１の第２端子と接地端子の間に設けられる。整流ダイオードＤ２は、２次巻線Ｗ２の第１端子と出力ラインＯＵＴの間に、カソードが出力ラインＯＵＴ側となる向きで設けられる。第２キャパシタＣ２は、出力ラインＯＵＴと接地端子の間に設けられる。
【００３４】
制御回路２１０は、第１スイッチＳＷ１および第２スイッチＳＷ２をスイッチングすることにより、出力ラインＯＵＴに直流電圧ＶＤＤを発生させる。制御回路２１０はひとつの半導体基板上に一体集積化された機能ＩＣである。フィードバック回路２２０は、直流電圧ＶＤＤに応じたフィードバック信ＶＦＢを生成する。フォトカプラ２２２は、フィードバック信号ＶＦＢを、トランスＴ１の２次側から１次側へと伝送する。フィードバック信号ＶＦＢは、制御回路２１０のフィードバック端子（ＦＢ端子）へ入力される。
【００３５】
制御回路２１０の電圧検出端子ＡＣには、整流された交流電圧ＶＡＣ’に応じた波形を有する電圧検出信号Ｖ１が入力される。電圧検出信号Ｖ１は、交流電圧ＶＡＣ’を分圧した電圧であってもよいし、整流回路１０の前段の交流電圧ＶＡＣをダイオードを用いて整流した信号であってもよい。さらに制御回路２１０の電流検出端子ＣＳには、第２スイッチＳＷ２に流れる電流ＩＭ２に応じた電流検出信号Ｖ２が入力される。
【００３６】
制御回路２１０は、電圧検出信号Ｖ１、電流検出信号Ｖ２、フィードバック信号ＶＦＢにもとづいて、第１スイッチＳＷ１、第２スイッチＳＷ２のスイッチングのデューティ比を調節する。制御回路２１０の基本動作は、図１に示すＰＦＣ回路２００ｒにおける制御回路と同様であり、出力電圧ＶＤＤが目標電圧に近づくように、そして、電流検出信号Ｖ２の波形が電圧検出信号Ｖ１の波形と一致するように、第２スイッチＳＷ２をスイッチングする。第２スイッチＳＷ２の制御に関しては、ピーク電流モード、平均電流モードをはじめとする公知の技術を用いればよく、特に限定されない。
【００３７】
そして制御回路２１０は、第２スイッチＳＷ２と相補的に、第１スイッチＳＷ１をスイッチング可能に構成される。つまり制御回路２１０は、公知の、あるいは将来利用可能なＰＦＣ回路の制御回路に、第１スイッチＳＷ１を駆動する回路を追加して構成することができる。
【００３８】
図３（ａ）は、図２の制御回路２１０の第１の構成例を示す回路図である。図３（ａ）において、フィードバック信号ＶＦＢは、出力電圧ＶＤＤに応じた検出電圧ＶＤＤ’と所定の基準電圧ＶＲＥＦの誤差を増幅した信号である。たとえばフィードバック回路２２０は、出力電圧ＶＤＤを分圧する抵抗Ｒ１、Ｒ２と、分圧された出力電圧ＶＤＤと、基準電圧ＶＲＥＦの誤差を増幅する第２誤差増幅器２２４を備える。たとえば第２誤差増幅器２２４は、シャントレギュレータであってもよい。第２誤差増幅器（シャントレギュレータ）２２４の出力レベルＶ５は、検出電圧ＶＤＤ’が基準電圧ＶＲＥＦと一致するように調節される。フォトカプラ２２２は、第２誤差増幅器２２４の出力信号Ｖ５を、フィードバック信号ＶＦＢとしてトランスの１次巻線側に伝送する。フォトカプラ２２２の発光ダイオードは、第２誤差増幅器２２４の出力信号に応じた輝度で発光する。フォトカプラ２２２のフォトトランジスタには、発光ダイオードの輝度に応じたフィードバック信号ＶＦＢが発生する。
【００３９】
検出抵抗Ｒｓは、第２スイッチＳＷ２の経路上に設けられる。検出抵抗Ｒｓには、第２スイッチＳＷ２に流れる電流ＩＭ２に比例した電圧降下（電流検出信号Ｖ２）が発生する。制御回路２１０の電流検出端子ＣＳには、電流検出信号Ｖ２が入力される。
【００４０】
制御回路２１０は、ピーク電流モードの制御回路であり、乗算器２０、コンパレータ３０、パルス生成部４０、ドライバ回路５０を備える。
【００４１】
乗算器２０は、電圧検出信号Ｖ１とフィードバック信号ＶＦＢを乗算し、電流ピーク信号ＩＰＥＡＫを生成する。コンパレータ３０は、電流検出信号Ｖ２を電流ピーク信号ＩＰＥＡＫを比較し、電流検出信号Ｖ２が電流ピーク信号ＩＰＥＡＫに達するとアサート（ハイレベル）されるリセット信号ＳＲＳＴを生成する。
【００４２】
パルス生成部４０は、リセット信号ＳＲＳＴがアサートされるたびにオフレベル（たとえばローレベル）に遷移し、所定の周期ごとにオンレベル（たとえばハイレベル）に遷移するパルス信号ＳＤＲＶを生成する。具体的には、パルス生成部４０は、オシレータ４２、ＳＲフリップフロップ４４を備える。オシレータ４２は、所定の周波数で発振し、一定周期ごとにアサート（ハイレベル）されるセット信号ＳＳＥＴを生成する。ＳＲフリップフロップ４４のセット端子（Ｓ）には、セット信号ＳＳＥＴが、リセット端子（Ｒ）にはリセット信号ＳＲＳＴが入力される。ＳＲフリップフロップ４４の出力信号ＳＤＲＶは、一定周期Ｔｐごとにハイレベルに遷移し、リセット信号ＳＲＳＴがアサートされるたびにローレベルに遷移する。
【００４３】
ドライバ回路５０は、パルス信号ＳＤＲＶにもとづいて、第１スイッチＳＷ１および第２スイッチＳＷ２を駆動する。具体的にはドライバ回路５０の第１ドライバＤＲ１は、パルス信号ＳＤＲＶがオンレベル（ハイレベル）のとき、第１スイッチＳＷ１をオフ、パルス信号ＳＤＲＶがオフレベル（ローレベル）のとき、第１スイッチＳＷ１をオンする。第２ドライバＤＲ２は、パルス信号ＳＤＲＶがオンレベルのとき第２スイッチＳＷ２をオンし、オフレベルのとき第２スイッチＳＷ２をオフする。第１スイッチＳＷ１と第２スイッチＳＷ２の同時オンに起因する貫通電流を防止するために、デッドタイム生成部５２によって、第１スイッチＳＷ１と第２スイッチＳＷ２が両方オフとなるデッドタイムを挿入してもよい。
【００４４】
以上がＰＦＣ回路２００の構成である。続いてその動作を説明する。図４（ａ）、（ｂ）は、図２の電源装置２の動作を示す波形図である。図４（ａ）は、全波整流された交流電圧ＶＡＣ’を、図４（ｂ）は、ＰＦＣ回路２００の動作を示す。図４（ｂ）は、図４（ａ）の一部分の期間の動作を時間方向に拡大して示す。なお、図４（ｂ）の波形図では、デッドタイムは省略されている。
【００４５】
時刻ｔ０以前、ＰＦＣ回路２００は停止しており、第１スイッチＳＷ１、第２スイッチＳＷ２はともにオフしている。また第１キャパシタＣ１の電圧は０Ｖである。
【００４６】
時刻ｔ０にＰＦＣ回路２００の起動が指示されると、ある起動期間τの間、パルス信号ＳＤＲＶはローレベルとなり、ドライバ回路５０は、第１スイッチＳＷ１をオン、第２スイッチＳＷ２をオフする。これにより、第１キャパシタＣ１が交流電圧ＶＡＣ’で充電され、第１キャパシタＣ１の電位は、交流電圧ＶＡＣ’と等しくなる。
【００４７】
起動期間τ経過後の時刻ｔ１に、パルス信号ＳＤＲＶがオンレベルとなり、第２スイッチＳＷ２がオン、第１スイッチＳＷ１がオフする。その結果、第１キャパシタＣ１からトランスＴ１の１次巻線Ｗ１、第２スイッチＳＷ２を介して電流ＩＭ２が流れる。電流ＩＭ２は時間とともに上昇し、時刻ｔ２に電流ピーク信号ＩＰＥＡＫに達すると、リセット信号ＳＲＳＴがアサートされる。その結果、パルス信号ＳＤＲＶがオフレベルに遷移する。時刻ｔ１から所定の期間Ｔｐ経過後の時刻ｔ３に、セット信号ＳＳＥＴがアサートされると、パルス信号ＳＤＲＶがオンレベルに遷移する。
【００４８】
ＰＦＣ回路２００はこの動作を繰り返す。ここで、電流ピーク信号ＩＰＥＡＫのレベルは、交流電圧ＶＡＣ’の波形に応じて変化する。つまり、第２スイッチＳＷ２に流れる電流ＩＭ２の包絡線は、交流電圧ＶＡＣ’に応じた波形となる。
【００４９】
このＰＦＣ回路２００によれば、出力電圧ＶＤＤを目標値に保ちつつ、ＰＦＣ回路２００の入力電流ＩＡＣの位相と、入力電圧ＶＡＣ’の位相を一致させることができ、力率を１に近づけることができる。
【００５０】
図２のＰＦＣ回路２００によれば、図１の電源装置２ｒに比べて、電源装置２ｒのコイルＬ１および整流ダイオードＤ１の２個の部品を削減することができる。コイルＬ１および整流ダイオードＤ１は、制御回路２１０に外付けされるチップ部品、あるいはディップ部品であるため、それらを削減することにより、コストおよび回路面積を削減することができる。
【００５１】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００５２】
図３（ｂ）は、パルス生成部の変形例を示す回路図である。パルス生成部４０ａは、オシレータ４２に代えて、オフ時間設定部４６を備える。オフ時間設定部４６は、リセット信号ＳＲＳＴがアサートされた後、所定のオフ時間ＴＯＦＦ経過後にアサートされるセット信号ＳＳＥＴを生成する。オフ時間設定部４６はタイマー回路や遅延回路で構成することができる。図３（ａ）のパルス生成部４０を用いた場合、パルス信号ＳＤＲＶの周期が固定され、オン時間およびオフ時間が可変となるのに対して、図３（ｂ）のパルス生成部４０ａを用いた場合、第２スイッチＳＷ２のオフ時間が固定され、スイッチング周波数が可変となる。
【００５３】
図５は、図２の制御回路２１０の第２の構成例を示す回路図である。図５の制御回路２１０ａは、平均電流モードの制御回路である。
乗算器２０は、電圧検出信号Ｖ１とフィードバック信号ＶＦＢを乗算する。誤差増幅器３２は、乗算器２０の出力電圧Ｖ３と電流検出信号Ｖ２の誤差を増幅し、誤差電圧ＶＥＲＲを生成する。誤差増幅器の出力端子ＣＳ＿ＯＵＴと、電流検出端子ＣＳの間には、位相補償用のキャパシタや抵抗が設けられる。
【００５４】
ランプ波形生成部３４は、所定の周波数を有するのこぎり波、あるいは三角波の周期電圧ＶＯＳＣを生成する。コンパレータ３６は、誤差電圧ＶＥＲＲと周期電圧ＶＯＳＣを比較し、誤差電圧ＶＥＲＲが周期電圧ＶＯＳＣに達するとアサートされるリセット信号ＳＲＳＴを生成する。パルス生成部４０およびドライバ回路５０の構成は、図３のそれらと同様である。
【００５５】
この制御回路２１０ａによれば、第２スイッチＳＷ２に流れる電流ＩＭ２の平均値の波形が、電圧検出信号Ｖ１の波形と一致するように、第１スイッチＳＷ１および第２スイッチＳＷ２がスイッチングされる。
【００５６】
図５の制御回路２１０ａと図３（ｂ）のパルス生成部４０ａを組み合わせてもよい。
【００５７】
また、図３および図５では、トランスＴ１の２次側に設けられたフィードバック回路２２０によって、出力電圧ＶＤＤに応じた電圧と基準電圧の誤差を増幅しているが、この増幅処理を、トランスＴ１の１次側で行ってもよい。
【００５８】
上述の説明から明らかなように、当業者によれば、制御回路２１０の構成には、図３、図の他にもさまざまな変形例が存在することが理解される。そして、本発明の範囲には、ここでは説明していないその他の変形例も含まれる。
【００５９】
実施の形態では、ＤＣ／ＤＣコンバータ１００が電子機器１に搭載される場合を説明したが、本発明はそれに限定されず、さまざまな電源装置に適用することができる。たとえばＰＦＣ回路２００は、電子機器に電力を供給するＡＣアダプタにも適用可能である。この場合の電子機器としては、ラップトップ型コンピュータ、デスクトップ型コンピュータ、携帯電話端末、ＣＤプレイヤなどが例示されるが、特に限定されない。
【００６０】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００６１】
１…電子機器、２…電源装置、３…マイコン、４…信号処理回路、６…ヒューズ、８…フィルタ、１０…整流回路、１００…ＤＣ／ＤＣコンバータ、２００…ＰＦＣ回路、２１０…制御回路、２２０…フィードバック回路、２２２…フォトカプラ、Ｔ１…トランス、Ｗ１…１次巻線、Ｗ２…２次巻線、Ｃ１…第１キャパシタ、Ｃ２…第２キャパシタ、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、Ｄ２…整流ダイオード、２０…乗算器、３０…コンパレータ、３２…誤差増幅器、３４…ランプ波形生成部、３６…コンパレータ、４０…パルス生成部、４２…オシレータ、４４…ＳＲフリップフロップ、４６…オフ時間設定部、５０…ドライバ回路、Ｖ１…電圧検出信号、Ｖ２…電流検出信号、ＶＦＢ…フィードバック信号。
【図１】
0005931404.tif 000002
【図２】
0005931404.tif 000003
【図３】
0005931404.tif 000004
【図４】
0005931404.tif 000005
【図５】
0005931404.tif 000006