(57)【特許請求の範囲】
【請求項１】
コア用の絶縁板の上下面にビルドアップ用の絶縁層が積層されて成る絶縁基板と、該絶縁基板の下面に第１の方向に沿って互いに隣接して配置された一対の信号用の外部接続パッドと、前記絶縁基板の下面に、前記一対の信号用の外部接続パッド同士の中間点を前記第１の方向に対して垂直な方向に通る垂線を挟んで対称となるように前記信号用の外部接続パッドに隣接して配置された一対の接地用の外部接続パッドと、前記絶縁板を貫通するようにして設けられており、前記一対の信号用の外部接続パッド同士の中間点を挟んで前記垂線の上方に互いに隣接するように配置された一対の信号用のスルーホール導体と、前記絶縁板を貫通するようにして設けられており、前記信号用のスルーホール導体に隣接するように配置された一対の接地用のスルーホール導体と、前記絶縁板の下面における前記接地用の外部接続パッド上を含む領域に配置されており、前記一対の信号用のスルーホール導体を前記垂線方向に長い長孔形状で一括して取り囲む開口部を有するとともに前記接地用のスルーホール導体に接続されたコア用の接地導体層と、下面側の前記絶縁層における前記接地用の外部接続パッドから前記コア用の接地導体層にかけて形成されており、前記一対の接地用の外部接続パッドと前記コア用の接地導体層とを前記垂線を挟んだ両側で接続するビアホール導体と、下面側の前記絶縁層における前記信号用の外部接続パッドから前記信号用のスルーホール導体にかけて形成されており、下面側の前記絶縁層を貫通するビア導体を介して前記一対の信号用の外部接続パッドと前記一対の信号用のスルーホール導体とを接続する一対の下面側信号用接続導体と、上面側の前記絶縁層の表面に形成されており、一端部が前記信号用のスルーホール導体の近傍上に位置するとともに該一端部から前記第１の方向に沿って互いに並行して延在する一対の信号用の帯状配線導体と、上面側の前記絶縁層における前記信号用のスルーホール導体から前記帯状配線導体の前記一端部にかけて形成されており、上面側の前記絶縁層を貫通するビア導体を介して前記一対の信号用のスルーホール導体と前記一対の帯状配線導体とを接続する一対の上面側信号用接続導体と、前記上面側の前記絶縁層表面に形成されており、前記一対の帯状配線導体と対向するように配置されたビルドアップ用の接地導体層と、上面側の前記絶縁層における前記接地用のスルーホール導体から前記ビルドアップ用の接地導体層下にかけて形成されており、前記一対の接地用のスルーホール導体と前記ビルドアップ用の接地導体層を接続する上ビアホール導体と、を具備して成る配線基板であって、前記一対の接地用のスルーホール導体は、互いに前記開口部を挟んだ位置に配置されていることを特徴とする配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路素子等の半導体素子を搭載するための配線基板に関するものである。
【背景技術】
【０００２】
従来、半導体素子を搭載するための小型の配線基板は、図６に示すように、絶縁基板２１の上面中央部に多数の半導体素子接続パッド２２が配置されているとともに、絶縁基板２１の下面の全域に多数の外部接続パッド２３が配置されている。
【０００３】
絶縁基板２１は、コア用の絶縁板２４の上下面にビルドアップ用の絶縁層２５を複数層積層して成る。絶縁板２４には、多数のスルーホール２６が形成されている。絶縁層２５には、多数のビアホール２７が形成されている。
【０００４】
絶縁板２４の上下面およびスルーホール２６内には、コア用の配線導体２８が被着されている。各絶縁層２５の表面およびビアホール２７内には、ビルドアップ用の配線導体２９が被着されている。半導体素子接続パッド２２は、上面側の最表層の配線導体２９により形成されている。外部接続パッド２３は、下面側の最表層の配線導体２９により形成されている。半導体素子接続パッド２２と外部接続パッド２３とは、互いに対応するもの同士が配線導体２８および２９を介して電気的に接続されている。なお、半導体素子接続パッド２２および外部接続パッド２３には、それぞれ信号用と接地用と電源用とがある。
【０００５】
さらに、絶縁基板２１の上下面には、ソルダーレジスト層３０が被着されている。上面側のソルダーレジスト層３０には、半導体素子接続パッド２２の中央部を露出させる開口部３０ａが形成されている。下面側のソルダーレジスト層３０には、外部接続パッド２３の中央部を露出させる開口部３０ｂが形成されている。
【０００６】
この従来の配線基板においては、信号用の半導体素子接続パッド２２と信号用の外部接続パッド２３とを接続する差動線路を備えている。この差動線路の概略を図７に示す。なお、図７においては、差動線路を説明するのに必要な配線導体２８，２９の一部のみを示している。差動線路は、絶縁基板２１の上面中央部に互いに隣接して配置された一対の信号用の半導体素子接続パッド２２Ｓと、絶縁基板２１の下面外周部に互いに隣接して配置された一対の信号用の外部接続パッド２３Ｓとの間を互いに隣接して配置された一対の電流経路を介して接続している。
【０００７】
信号用の半導体素子接続パッド２２Ｓには、一対の細い帯状配線導体３１の一端部が接続されている。帯状配線導体３１は信号用の半導体素子接続パッド２２Ｓから絶縁基板２１の外周部に向けて上面側の絶縁層２５上を第１の方向に延在している。
【０００８】
帯状配線導体３１が延在する外周部における絶縁基板２１の下面には、一対の信号用の外部接続パッド２３Ｓが前記第１の方向に沿って並んでいる。帯状配線導体３１の他端部と信号用の外部接続パッド２３Ｓとは、一対の信号用のスルーホール導体３２Ｓならびに上面側の信号用接続導体３３および下面側の信号用接続導体３４を介して接続されている。スルーホール導体３２Ｓは、スルーホール２６内に被着された配線導体２８により形成されている。信号用接続導体３３および３４は、絶縁層２５の表面に被着された配線導体２９により形成されている。なお、これらの間はビア導体３５により接続されている。ビア導体３５は、ビアホール２７内に被着された配線導体２９により形成されている。
【０００９】
なお、信号用のスルーホール導体３２Ｓは、一対の信号用の外部接続パッド２３Ｓ同士の中間点を前記第１の方向に対して垂直な方向に通る垂線Ｐの上方に前記中間点を挟んで互いに隣接するように配置されている。
【００１０】
また、絶縁板２４の下面には、その略全域にわたりコア用の接地導体層３６が配置されている。接地導体層３６には、一対の信号用のスルーホール導体３２Ｓの下端を一括して取り囲む開口部３６ａが形成されている。開口部３６ａは、垂線Ｐに沿う方向に長い長円形状をしている。
【００１１】
さらに、絶縁基板２１の下面には、垂線Ｐを挟んで対称となる位置に少なくとも一対の接地用の外部接続パッド２３Ｇが一対の信号用の外部接続パッド２３Ｓに隣接して配置されている。これらの接地用の外部接続パッド２３Ｇは、コア用の接地導体層３６にビアホール導体３５を介して接続されている。
【００１２】
絶縁板２４には、一対の信号用のスルーホール導体３２Ｓに隣接するようにして一対の接地用のスルーホール導体３２Ｇが設けられている。接地用のスルーホール導体３２Ｇは、開口部３６ａの一方側に互いに隣接するように並んで配置されており、その下端がコア用の接地導体層３６に接続されている。
【００１３】
上面側の配線導体２９には、帯状配線導体３１の上下や横に、図示しないビルドアップ用の接地導体層が帯状配線導体３１と対向するようにして配置されている。そして、接地用のスルーホール導体３２Ｇは、これらのビルドアップ用の接地導体層にビアホール導体３５を介して接続されている。
【００１４】
この従来の配線基板においては、信号用の半導体素子接続パッド２２Ｓと信号用の外部接続パッド２３Ｓとを接続する差動線路に信号を伝送させると、帯状配線導体３１に対向するように設けられたビルドアップ用の接地導体層から接地用の外部接続パッド２３Ｇにかけて、差動線路を伝送する信号に対応したリターン電流が接地用のスルーホール導体３２Ｇを介して流れる。
【００１５】
しかしながら、従来の配線基板においては、信号用の半導体素子接続パッド２２Ｓと信号用の外部接続パッド２３Ｓとの間を接続する差動線路に信号を伝送させると、これらの間を接続する一対の電流経路同士の間で信号の伝送にわずかな時間的ずれが生じる。このようなずれが例えば１．０ｐｓを超えると、例えば差動線路を伝送される信号の伝送レートが２５Ｇｂｐｓ以上の高速である場合に、搭載する半導体素子の性能を十分に発揮できなかったり、誤動作を発生させたりしやすくなる。そのため、差動線路を伝送される信号の伝送レートが２５Ｇｂｐｓ以上の高速である場合に、搭載する半導体素子を十分な性能および正確さで余裕をもって作動させるには、一対の電流経路同士の間における信号の時間的なずれを０．２ｐｓ以下にすることが望ましい。
【００１６】
そこで、信号用の半導体素子接続パッド２２Ｓと信号用の外部接続パッド２３Ｓとの間を接続する差動線路においては、これらの間を接続する一対の電流経路同士の長さができるだけ等しくなるように設計される。しかしながら、差動線路における一対の電流経路同士の長さをいかに等しく設計しても、これらの電流経路同士の間における信号の伝送時間のずれを０．２ｐｓ以下にすることは極めて困難であった。そこで、本発明者は、差動線路を伝送する信号に対応して流れるリターン電流に着目し、検討した。
【００１７】
ここで、接地用の外部接続パッド２３Ｇから接地用のスルーホール導体３２Ｇへのリターン電流の流れを図８に模式的に示す。なお、図８においては、スルーホール導体３２Ｓ，３２Ｇより下の配線導体２８，２９の一部のみを示している。また、リターン電流の流れを矢印で示している。まず、接地用の外部接続パッド２３Ｇから接地導体層３６には、ビアホール導体３５を介してリターン電流が流れる。接地導体３６においては、ビアホール導体３５が接続された部位から接地用のスルーホール導体３２Ｇに向けてリターン電流が流れる。このとき、垂線Ｐを挟んだ両側でリターン電流の電流経路の長さに違いがあることが分かる。このようなリンターン電流の電流経路の長さの違いが、信号用の半導体素子接続パッド２２Ｓと信号用の外部接続パッド２３Ｓとの間を接続する差動線路における一対の電流経路同士の間の信号の伝送時間のずれに影響を与えているものと考えられる。また、点線の矢印で示した電流経路においては、開口部３６ａがリターン電流の良好な流れを阻害して十分な量のリターン電流が流れにくいと考えられる。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００４−２８９０９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
本発明の課題は、差動線路における一対の電流経路同士の間における信号の時間的なずれを０．２ｐｓ以下として、搭載する半導体素子を十分な性能および正確さで余裕をもって差動させることが可能な配線基板を提供することにある。
【課題を解決するための手段】
【００２０】
本発明の配線基板は、コア用の絶縁板の上下面にビルドアップ用の絶縁層が積層されて成る絶縁基板と、該絶縁基板の下面に第１の方向に沿って互いに隣接して配置された一対の信号用の外部接続パッドと、前記絶縁基板の下面に、前記一対の信号用の外部接続パッド同士の中間点を前記第１の方向に対して垂直な方向に通る垂線を挟んで対称となるように前記信号用の外部接続パッドに隣接して配置された一対の接地用の外部接続パッドと、前記絶縁板を貫通するようにして設けられており、前記一対の信号用の外部接続パッド同士の中間点を挟んで前記垂線の上方に互いに隣接するように配置された一対の信号用のスルーホール導体と、前記絶縁板を貫通するようにして設けられており、前記信号用のスルーホール導体に隣接するように配置された一対の接地用のスルーホール導体と、前記絶縁板の下面における前記接地用の外部接続パッド上を含む領域に配置されており、前記一対の信号用のスルーホール導体を前記垂線方向に長い長孔形状で一括して取り囲む開口部を有するとともに前記接地用のスルーホール導体に接続されたコア用の接地導体層と、下面側の前記絶縁層における前記接地用の外部接続パッドから前記コア用の接地導体層にかけて形成されており、前記一対の接地用の外部接続パッドと前記コア用の接地導体層とを前記垂線を挟んだ両側で接続するビアホール導体と、下面側の前記絶縁層における前記信号用の外部接続パッドから前記信号用のスルーホール導体にかけて形成されており、下面側の前記絶縁層を貫通するビア導体を介して前記一対の信号用の外部接続パッドと前記一対の信号用のスルーホール導体とを接続する一対の下面側信号用接続導体と、上面側の前記絶縁層の表面に形成されており、一端部が前記信号用のスルーホール導体の近傍上に位置するとともに該一端部から前記第１の方向に沿って互いに並行して延在する一対の信号用の帯状配線導体と、上面側の前記絶縁層における前記信号用のスルーホール導体から前記帯状配線導体の前記一端部にかけて形成されており、上面側の前記絶縁層を貫通するビア導体を介して前記一対の信号用のスルーホール導体と前記一対の帯状配線導体とを接続する一対の上面側信号用接続導体と、前記上面側の前記絶縁層表面に形成されており、前記一対の帯状配線導体と対向するように配置されたビルドアップ用の接地導体層と、上面側の前記絶縁層における前記接地用のスルーホール導体から前記ビルドアップ用の接地導体層下にかけて形成されており、前記一対の接地用のスルーホール導体と前記ビルドアップ用の接地導体層を接続する上ビアホール導体と、を具備して成る配線基板であって、前記一対の接地用のスルーホール導体は、互いに前記開口部を挟んだ位置に配置されていることを特徴とするものである。
【発明の効果】
【００２１】
本発明の配線基板によれば、差動線路を形成する一対の信号用のスルーホール導体に隣接するように配置された一対の接地用のスルーホール導体が、信号用のスルーホール導体を取り囲むコア用の接地導体層の開口部を挟んだ位置に配置されていることから、信号用の外部接続パッドに隣接する接地用の外部接続パッドから信号用のスルーホール導体に隣接する接地用のスルーホール導体までのリターン電流の電流経路の長さの違いを小さいものとすることができるとともにリターン電流の流れがスムーズなものとなり、その結果、差動線路の一対の電流経路同士の間における信号の時間的なずれが小さく、搭載する半導体素子を良好に作動させることが可能な配線基板を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。
【図２】図２は、図１に示す配線基板の配線導体の一部のみを抜き出して示した要部斜視図である。
【図３】図３は、図２に示す配線基板におけるリターン電流の流れを説明するための要部平面模式図である。
【図４】図４は、本発明の配線基板の実施形態の他の例におけるリンターン電流の流れを説明するための要部平面模式図である。
【図５】図５は、本発明の配線基板の実施形態のさらに他の例におけるリンターン電流の流れを説明するための要部平面模式図である。
【図６】図６は、従来の配線基板を示す概略断面図である。
【図７】図７は、図６に示す従来の配線基板の配線導体の一部のみを抜き出して示した要部斜視図である。
【図８】図８は、図７に示す従来の配線基板におけるリンターン電流の流れを説明するための要部平面模式図である。
【発明を実施するための形態】
【００２３】
次に、本発明の配線基板における実施形態の一例を説明する。本例の配線基板は、図１に示すように、絶縁基板１の上面中央部に多数の半導体素子接続パッド２が配置されているとともに、絶縁基板１の下面の全域に多数の外部接続パッド３が配置されている。
【００２４】
絶縁基板１は、コア用の絶縁板４の上下面にビルドアップ用の絶縁層５を複数層積層して成る。絶縁板４は、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。絶縁板４には、多数のスルーホール６が形成されている。絶縁板１の厚みは、０．１〜２ｍｍ程度である。スルーホール６の直径は、０．１〜０．３ｍｍ程度である。
【００２５】
絶縁層５は、エポキシ樹脂等の熱硬化性樹脂に酸化珪素粉末等の無機絶縁物フィラーを３０〜７０質量％程度分散させた絶縁材料から成る。絶縁層５には、多数のビアホール７が形成されている。絶縁層５の厚みは、２０〜６０μｍ程度である。ビアホール７の直径は、３０〜１００μｍ程度である。
【００２６】
絶縁板４の上下面およびスルーホール６内には、コア用の配線導体８が被着されている。また、絶縁層５の表面およびビアホール７内には、ビルドアップ用の配線導体９が被着されている。配線導体８の厚みは１０〜３０μｍ程度である。配線導体８は、絶縁板４の上下面では、銅箔や銅めっき層から成り、スルーホール６内では、銅めっき層から成る。配線導体９は、銅めっき層から成る。配線導体９の厚みは、５〜２５μｍ程度である。なお、配線導体８が被着されたスルーホール６内は樹脂により充填されている。
【００２７】
半導体素子接続パッド２は、上面側の最表層の配線導体９により形成されている。半導体素子接続パッド２の直径は、５０〜１００μｍ程度である。半導体素子接続パッド２は、１００〜２００μｍのピッチで格子状に配置されている。
【００２８】
外部接続パッド３は、下面側の最表層の配線導体９により形成されている。外部接続パッド３の直径は、３００〜１０００μｍ程度である。外部接続パッド３は、５００〜２０００μｍのピッチで格子状に配置されている。
【００２９】
半導体素子接続パッド２と外部接続パッド３とは、互いに対応するもの同士が配線導体８および９を介して電気的に接続されている。なお、半導体素子接続パッド２および外部接続パッド３には、それぞれ信号用と接地用と電源用とがある。
【００３０】
さらに、絶縁基板１の上下面には、ソルダーレジスト層１０が被着されている。上面側のソルダーレジスト層１０には、半導体素子接続パッド２の中央部を露出させる開口部１０ａが形成されている。下面側のソルダーレジスト層１０には、外部接続パッド３の中央部を露出させる開口部１０ｂが形成されている。ソルダーレジスト層１０は、アクリル変性エポキシ樹脂等の熱硬化性樹脂からなる。
【００３１】
本例の配線基板においては、信号用の半導体素子接続パッド２と信号用の外部接続パッド３とを接続する差動線路を備えている。この差動線路の概略を図２に示す。なお、図２においては、差動線路を説明するのに必要な配線導体８，９の一部のみを示している。差動線路は、絶縁基板１の上面中央部に互いに隣接して配置された一対の信号用の半導体素子接続パッド２Ｓと、絶縁基板１の下面外周部に互いに隣接して配置された一対の信号用の外部接続パッド３Ｓとの間を接続している。
【００３２】
信号用の半導体素子接続パッド２Ｓには、一対の細い帯状配線導体１１の一端部が接続されている。帯状配線導体１１は、信号用の半導体素子接続パッド２Ｓから絶縁基板１の外周部に向けて上面側の絶縁層５上を第１の方向に延在している。帯状配線導体１１同士は、半導体素子接続パッド２Ｓと接続する一端部および絶縁基板１の外周部に延びる他端部で互いの間隔が広がっており、それ以外の部分では互いに近接して並行に延在している。帯状配線導体１１の幅は、１０〜３０μｍ程度である。帯状配線導体１１同士の間隔は、互いに並行に延在する部分で２０〜７５μｍ程度である。互いに並行に延在する部分における帯状配線導体１１の特性インピーダンスは、概ね１００Ωとなるように調整されている。
【００３３】
帯状配線導体１１が延在する外周部における絶縁基板１の下面には、一対の信号用の外部接続パッド３Ｓが前記第１の方向に沿って互いに隣接するようにして並んでいる。帯状配線導体１１の他端部と信号用の外部接続パッド３Ｓとは、信号用のスルーホール導体１２Ｓならびに上面側の信号用接続導体１３および下面側の信号用接続導体１４を介して接続されている。接続パターン１３および１４は、絶縁層５の表面に被着された配線導体９により形成されている。スルーホール導体１２Ｓは、スルーホール６内に被着された配線導体８により形成されている。なお、これらの間はビア導体１５により接続されている。ビア導体１５は、ビアホール７内に被着された配線導体９により形成されている。
【００３４】
なお、信号用のスルーホール導体１２Ｓは、一対の信号用の外部接続パッド３Ｓ同士の中間点を前記第１の方向に対して垂直な方向に通る垂線Ｐの上方に前記中間点を挟んで互いに隣接するように配置されている。信号用のスルーホール１３Ｓ同士の間隔は、３００〜６００μｍ程度である。
【００３５】
絶縁板４の下面には、その略全域にわたりコア用の接地導体層１６が配置されている。接地導体層１６には、一対の信号用のスルーホール導体１２Ｓの下端を一括して取り囲む開口部１６ａが形成されている。開口部１６ａは、垂線Ｐに沿う方向に長い長円形状をしている。開口部１６ａは、長径が４００〜１２００μｍ程度、短径が２００〜５００μｍ程度である。
【００３６】
さらに、絶縁基板１の下面には、垂線Ｐを挟んで対称となる位置に少なくとも一対の接地用の外部接続パッド３Ｇが一対の信号用の外部接続パッド３Ｓに隣接して配置されている。これらの接地用の外部接続パッド３Ｇは、コア用の接地導体層１６にビアホール導体１５を介して接続されている。ビアホール１５は、一つの接地用の外部接続パッド３Ｇに対して４箇所ずつ接続されている。
【００３７】
絶縁板４には、一対の信号用のスルーホール導体１２Ｓに隣接するようにして一対の接地用のスルーホール導体１２Ｇが設けられている。接地用のスルーホール導体１２Ｇは、互いに開口部１６ａを挟んで前記第１の方向に対称となる位置に配置されており、その下端がコア用の接地導体層１６に接続されている。接地用のスルーホール導体１２Ｇと信号用のスルーホール導体１２Ｓとの間隔は、１００〜３００μｍ程度である。
【００３８】
上面側の配線導体９には、帯状配線導体１１の上下や横に、図示しないビルドアップ用の接地導体層が帯状配線導体１１と対向するようにして配置されている。そして、接地用のスルーホール導体１２Ｇは、これらのビルドアップ用の接地導体層にビアホール導体１５を介して接続されている。
【００３９】
本例の配線基板においては、信号用の半導体素子接続パッド２Ｓと信号用の外部接続パッド３Ｓとを接続する差動線路に信号を伝送させると、帯状配線導体１１に対向するように設けられたビルドアップ用の接地導体層から接地用の外部接続パッド１２Ｇにかけて、差動線路を伝送する信号に対応したリターン電流が接地用のスルーホール導体１２Ｇを介して流れる。
【００４０】
ここで、接地用の外部接続パッド３Ｇから接地用のスルーホール導体３Ｇへのリターン電流の流れを図３に模式的に示す。なお、図３においては、スルーホール導体１２Ｓ，１２Ｇより下の配線導体８，９の一部のみを示している。また、リターン電流の流れを矢印で示している。まず、接地用の外部接続パッド３Ｇから接地導体層１６には、ビアホール導体１５を介してリターン電流が流れる。接地導体１６においては、ビアホール導体１５が接続された部位から接地用のスルーホール導体１２Ｇに向けてリターン電流が流れる。このとき、垂線Ｐを挟んだ両側でリターン電流の電流経路の長さが等しくなる。そのため、リンターン電流の電流経路の長さの違いが、信号用の半導体素子接続パッド２Ｓと信号用の外部接続パッド３Ｓとの間を接続する差動線路における一対の電流経路同士の間の信号の伝送時間のずれに与える影響を小さいものとできる。また、各ビアホール導体１５から直近の接地用のスルーホール導体１２Ｇに至る電流経路においては、開口部１６ａがリターン電流の良好な流れを阻害することがない。そのため、差動線路に信号を正確かつ効率よく伝送することが可能となる。その結果、本例の配線基板によれば、搭載する半導体素子を良好に作動させることができる。
【００４１】
次に、本発明の配線基板の実施形態における他の例を説明する。図４は、上述の図３と同様の模式図であり、図３と同様の箇所には同様の符号を付与し、その詳細な説明は省略する。
【００４２】
図４に示す他の例では、接地用のスルーホール導体１２Ｇが配置されている位置が上述の一例の場合と異なっている。この他の例においては、接地用のスルーホール導体１２Ｇは、互いに開口部１６ａを挟んで前記第１の方向と垂直な第２の方向に対称となる位置に配置されている。この場合も、垂線Ｐを挟んだ両側でリターン電流の電流経路の長さが等しくなる。そのため、リンターン電流の電流経路の長さの違いが、信号用の半導体素子接続パッド２Ｓと信号用の外部接続パッド３Ｓとの間を接続する差動線路における一対の電流経路同士の間の信号の伝送時間のずれに与える影響を小さいものとできる。また、各ビアホール導体１５から直近の接地用のスルーホール導体１２Ｇに至る電流経路においては、開口部１６ａがリターン電流の良好な流れを阻害することがない。そのため、差動線路に信号を正確かつ効率よく伝送することが可能となる。その結果、この他の例の配線基板においても、搭載する半導体素子を良好に作動させることができる。
【００４３】
次に、本発明の配線基板の実施形態におけるさらに他の例を説明する。図５は、上述の図３、図４と同様の模式図である。図３、図４と同様の箇所には同様の符号を付与し、その詳細な説明は省略する。
【００４４】
このさらに他の例においては、接地用のスルーホール導体１２Ｇは、互いに開口部１６ａを挟んだ位置に配置されているものの、開口部１６ａを挟んで対称な位置に配置されていない。この場合、垂線Ｐを挟んだ両側でリターン電流の電流経路の長さは等しくならない。しかしながら垂線Ｐを挟んだ両側におけるリターン電流の電流経路の長さの差は小さい。そのため、リンターン電流の電流経路の長さの違いが、信号用の半導体素子接続パッド２Ｓと外部接続パッド３Ｓとの間を接続する差動線路における一対の電流経路同士の間の信号の伝送時間のずれに与える影響を小さいものとできる。さらに、接地用のスルーホール導体１２Ｇの一方を、対称な位置からわずかにずらすことにより、信号用の半導体素子接続パッド２Ｓと外部接続パッド３Ｓとの間を接続する差動線路における一対の電流経路同士の間の信号の伝送時間のずれを調整することができる。また、各ビアホール導体１５から直近の接地用のスルーホール導体１２Ｇに至る電流経路においては、開口部１６ａがリターン電流の良好な流れを阻害することがない。そのため、差動線路に信号を正確かつ効率よく伝送することが可能となる。その結果、このさらに他の例の配線基板においても、搭載する半導体素子を良好に作動させることができる。
【００４５】
なお、本発明者が電磁界シミュレータを用いて解析した結果、図８に示した従来の配線基板に対応する解析モデルでは、差動線路における一対の電流経路同士の間の信号の伝送時間のずれが０．２３ｐｓであった。これに対し、図３に示した本発明の配線基板に対応する解析モデルでは、差動線路における一対の電流経路同士の間の信号の伝送時間のずれは０．１１ｐｓであった。また、図４に示した本発明の配線基板に対応する解析モデルでは、差動線路における一対の電流経路同士の間の信号の伝送時間のずれは０．１４ｐｓであった。さらに、図５に示した本発明の配線基板に対応する解析モデルでは、差動線路における一対の電流経路同士の間の信号の伝送時間のずれを０．０２２ｐｓとすることができた。このように本発明の配線基板においては、差動線路における一対の電流経路同士の間の信号の伝送時間のずれを０．２ｐｓ以下として、搭載する半導体素子を十分な性能および正確さで余裕をもって差動させるが可能な配線基板を提供することができる。
【符号の説明】
【００４６】
１        ：絶縁基板
２        ：半導体素子接続パッド
３Ｓ      ：信号用の外部接続パッド
３Ｇ      ：接地用の外部接続パッド
４        ：絶縁板
５        ：絶縁層
１１        ：帯状配線導体
１２Ｓ      ：信号用のスルーホール導体
１２Ｇ      ：接地用のスルーホール導体
１３        ：上面側信号用接続導体
１４        ：下面側信号用接続導体
１５        ：ビア導体
１６        ：コア用の接地導体層
１６ａ      ：開口部
【図１】
0006034279.tif 000002
【図２】
0006034279.tif 000003
【図３】
0006034279.tif 000004
【図４】
0006034279.tif 000005
【図５】
0006034279.tif 000006
【図６】
0006034279.tif 000007
【図７】
0006034279.tif 000008
【図８】
0006034279.tif 000009