(57)【特許請求の範囲】
【請求項１】
自身の厚さ方向に貫通するスルーホールを有するシリコン基板と、
前記スルーホールの内壁を被覆する絶縁膜と、
前記絶縁膜で被覆された前記スルーホール内に充填された導電物質と、
前記シリコン基板の一部に不純物を拡散させた拡散層を含んで構成され、前記導電物質と電気的に接続された素子と、
を備え、
前記素子は、前記絶縁膜と接するように形成されている
ことを特徴とするシリコンインターポーザ。
【請求項２】
前記素子は、前記導電物質とグラウンドとの間で、グラウンド側の極性がＰ型のダイオードとして機能するとともに、前記導電物質と電源との間で、電源側の極性がＮ型のダイオードとして機能することを特徴とする請求項１に記載のシリコンインターポーザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンインターポーザ、より詳しくは、半導体素子が形成されたシリコンインターポーザに関する。
【背景技術】
【０００２】
半導体製造プロセスの技術向上により半導体チップは高機能化・高集積化が進み、ピン数も増加の一途を辿っている。これに対応するため図１０に示すようなフリップチッププロセスを利用した半導体パッケージ、すなわちフリップチップパッケージが開発されている。フリップチッププロセスは半導体チップ１０１の素子形成面全面に外部との電気的接続のための電極１０２を配置することができるため多ピン化に適しており、現在多くの半導体製品に採用されている。
【０００３】
従来、フリップチップパッケージに用いられる半導体チップを搭載するための基板には、絶縁樹脂と配線材料を交互に積層することで形成されるビルドアップ基板が多く用いられてきた。この樹脂製ビルドアップ基板は安価であり微細な配線形成が可能であることなどから普及し、現在フリップチップパッケージ基板の主流となっている。
【０００４】
近年、半導体チップの微細化がさらに進み、樹脂製のフリップチップパッケージ基板に対していくつかの問題が顕在化してきた。その１つがシリコンと樹脂の熱膨張率の差に起因した問題である。半導体チップとフリップチップパッケージ基板との接続にははんだが用いられるため、実装時にははんだ融点以上の温度がかかるが、このとき熱膨張率の差により、シリコンチップの電極と樹脂基板の電極の位置がずれてしまい、正常な接続ができなくなるという問題が発生している。この問題は電極の微細化、狭ピッチ化が進むにつれ重要視されてきており、樹脂基板の大きな課題と言われている。
【０００５】
シリコンインターポーザは、従来樹脂でつくられていたパッケージ基板をシリコンで形成したものであり、半導体チップと熱膨張率が等しいことから前記の問題を解決する有効な手段とされている。シリコンインターポーザはシリコン基板に表裏貫通するスルーホールを設け、さらに配線及び電極を設けることで半導体チップとプリント基板の接続を仲介するものであり、上記の熱膨張率の問題の他、微細な配線形成が可能なことなどからも今後の需要増が見込まれている。
【０００６】
その他にもシリコンインターポーザには、インターポーザ上に素子の形成が可能であるという利点がある。形成する素子の例としては、過電圧や静電気から半導体チップを保護するためのダイオードなどの回路素子があげられる。そのような保護素子をシリコンインターポーザ上に形成することで、従来半導体チップ上に形成していた保護素子が不要となり、半導体チップを小面積化することが可能となる。そのような素子をシリコンインターポーザ上に形成する手法として、特許文献１に示すような発明が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２７７８９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体チップの多ピン化に伴い、シリコンインターポーザにおいても配線の微細化、高密度化が要求されている。しかし従来のシリコンインターポーザでは、特許文献１に例示されているようにスルーホールから離れた場所に保護素子を形成していたため、保護素子を利用するために余計な配線を形成する必要があり、配線の高密度化を阻害する要因となっていた。
【０００９】
従来の、保護素子の搭載されたシリコンインターポーザの例を図１１に示す。シリコン基板１０６の上面及び下面には絶縁膜１０９が形成され、上面と下面を貫通するスルーホール１０７が形成される。
スルーホール１０７の側壁には絶縁膜１０８が形成され、さらに内部にはシリコン基板１０６の表側と裏側とを導通させるための導電物質が充填される。絶縁膜１０８は充填された導電物質とシリコン基板１０６が導通することを防いでいる。
またシリコン基板１０６の上面には保護素子１１３がイオン注入法などにより形成され、さらに金属層１１１、絶縁層１１２が順次積層される。
スルーホール１０７の内部に充填された導電物質は金属層１１１に接続され、金属層１１１と保護素子１１３はビア１２４により接続される。金属層１１１はビア１１０により適宜層間接続がなされ、半導体チップ接続用の電極１０２に接続される。
シリコン基板１０６の下面側はスルーホール１０７に充填された導電物質が金属層１１１に接続され、さらに外部接続用バンプ電極１０４に接続される。
【００１０】
ここで、保護素子１１３がスルーホール１０７から離れた位置に形成されていると、スルーホール１０７とビア１２４との間を接続する配線が必要になる。そのためスルーホール１０７の間隔を狭ピッチ化するのが難しく、配線の高密度化を阻害する要因となっていた。
【００１１】
本発明は上記課題を解決すべくなされたものであり、ダイオードや抵抗等の素子が形成されながらも、微細で高密度な配線形成が可能なシリコンインターポーザを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明のシリコンインターポーザは、自身の厚さ方向に貫通するスルーホールを有するシリコン基板と、前記スルーホールの内壁を被覆する絶縁膜と、前記絶縁膜で被覆された前記スルーホール内に充填された導電物質と、前記シリコン基板の一部に不純物を拡散させた拡散層を含んで構成され、前記導電物質と電気的に接続された素子とを備え、前記素子は、前記絶縁膜と接するように形成されていることを特徴とする。
【００１３】
前記素子は、前記導電物質とグラウンドとの間で、グラウンド側の極性がＰ型のダイオードとして機能するとともに、前記導電物質と電源との間で、電源側の極性がＮ型のダイオードとして機能するものでもよい。
【発明の効果】
【００１４】
本発明のシリコンインターポーザによれば、ダイオードや抵抗等の素子が形成されても、微細で高密度な配線形成が可能となる。
【図面の簡単な説明】
【００１５】
【図１】（ａ）は、本発明の一実施形態のシリコンインターポーザを示す断面図、（ｂ）は（ａ）における領域Ａの拡大図、（ｃ）は（ｂ）の等価回路図である。
【図２】（ａ）から（ｃ）は、同シリコンインターポーザの製造時の一過程を示す図である。
【図３】（ａ）から（ｃ）は、同シリコンインターポーザの製造方法の一過程を示す図である。
【図４】（ａ）から（ｃ）は、同製造方法の一過程を示す図である。
【図５】（ａ）および（ｂ）は、同製造方法の一過程を示す図である。
【図６】（ａ）から（ｃ）は、同シリコンインターポーザの製造時の他の例の一過程を示す図である。
【図７】（ａ）から（ｃ）は、同他の例の一過程を示す図である。
【図８】（ａ）から（ｃ）は、同他の例の一過程を示す図である。
【図９】（ａ）から（ｅ）は、同他の例の一過程を示す図である。
【図１０】従来の半導体フリップチップパッケージの図である。
【図１１】従来のシリコンインターポーザの図である。
【発明を実施するための形態】
【００１６】
本発明の一実施形態について、図１（ａ）から図５（ｂ）を用いて説明する。図１（ａ）は本実施形態のシリコンインターポーザ１を示す断面図、図１（ｂ）は図１（ａ）に示す領域Ａの拡大図、図１（ｃ）は図１（ｂ）の等価回路図である。
【００１７】
図１（ａ）に示すように、シリコン基板６の上面及び下面には絶縁膜９が形成され、複数のスルーホール７が形成されている。スルーホール７は、原則として半導体チップの電源、グラウンドまたは信号端子に接続されるが、図１（ａ）に示すスルーホール７は、全て信号端子に接続されるものを示している。
スルーホール７の内壁は絶縁膜８で被覆され、スルーホール７の内部には金属等の導電物質が充填されている。絶縁膜８は充填された導電物質とシリコン基板６とが導通することを防いでいる。
【００１８】
シリコン基板６の上面には保護素子１３がイオン注入法などにより絶縁膜８に接するように形成され、さらに配線として機能する金属層１１および絶縁層１２が順次積層されている。スルーホール７の内部に充填された導電物質は金属層１１に接続されている。
ここで、保護素子１３は絶縁膜８に接して形成されているため、スルーホール７内の導電物質と保護素子１３とは絶縁膜８を隔てて隣接している。そのため、スルーホール７上に形成された金属層１１によって他のビア等を介することなく電気的に接続される。
さらに、金属層１１はビア１０により適宜層間接続がなされ、半導体チップ接続用のバンプ電極２に接続される。
シリコン基板６の下面側には、スルーホール７に充填された導電物質に接続するように金属層１１が形成され、さらに外部接続用バンプ電極４に接続される。
【００１９】
ここで、図１（ｂ）および図１（ｃ）を参照して、保護素子１３の詳細について説明する。保護素子１３は、イオン注入等によりシリコン基板６の一部に不純物を拡散させて形成された１３ａ、１３ｂ、および１３ｃの３つの拡散層を有する。シリコン基板６をＰ型シリコンとすると、拡散層１３ａはＮ型拡散層、拡散層１３ｂはＮウェル層、拡散層１３ｃはＰ型拡散層となる。この場合シリコン基板６はグラウンドに接続され、Ｎウェル層１３ｂは電源に接続される。
なお、以降の説明においては、拡散層１３ａ、１３ｂ、および１３ｃを、それぞれＮ型拡散層１３ａ、Ｎウェル層１３ｂ、およびＰ型拡散層１３ｃと称することがある。
【００２０】
図１（ｃ）において、符号２５は外部接続端子であり、図１（ｂ）の外部接続用バンプ電極４に相当する。符号２６は電源、符号２７はグラウンドである。本実施形態の保護素子１３は、Ｐ型拡散層１３ｃとＮウェル層１３ｂとのＰＮジャンクションで形成される保護ダイオード１６ａ、およびＰ型シリコン基板６とＮ型拡散層１３ａとのＰＮジャンクションで形成される保護ダイオード１６ｂとして機能する。なお、符号２８は半導体チップへの接続端子を示し、図１（ｂ）におけるビア１０に相当する。
【００２１】
次に、シリコンインターポーザ１の製造方法について、図２（ａ）から図を参照して説明する。なお、以降の各図において、左側はシリコン基板６の厚さ方向における断面図であり、右側は左側と同一部位の平面図である。
【００２２】
まず、図２（ａ）に示すように、シリコン基板６の表面に絶縁層９を形成する。シリコン基板６はＰ型、Ｎ型どちらでもよいが、この実施例ではＰ型とする。絶縁層９としてはシリコンの酸化膜などが使用でき、化学気相成長法（ＣＶＤ）などの手段により形成することができる。
【００２３】
次に、図２（ｂ）に示すように、シリコン基板６上面の絶縁層９の上にレジスト層１７を形成し、開口１８を形成する。レジストとしては、例えば感光性の液状レジストなどをスピン塗布などの方法により塗布し、フォトリソグラフィ等の方法により開口１８を形成すればよい。その後、開口１８からイオン注入を行い、拡散層１３ｂを形成する。拡散層１３ｂの形成後、レジスト層１７を除去する。
【００２４】
次に、図２（ｃ）に示すように、上面の絶縁層９の上にレジスト層１７を再度形成し、開口１８と異なる位置に開口１９を形成する。さらに開口１９からイオン注入を行い、拡散層１３ａを形成する。開口１９は、拡散層１３ａと拡散層１３ｂとが接触しない程度にＮウェル層１３ｂから離れた位置に形成する。一般に、イオン注入による拡散層の形成では、レジストに形成した開口よりも広い範囲に拡散層が形成されるので注意する。この後、レジスト層１７を除去する。
【００２５】
次に、図３（ａ）に示すように、上面の絶縁層９の上にレジスト層１７を再度形成し、開口２０を形成する。開口２０は、上面から見たときに、Ｎウェル層となる拡散層１３ｂよりも小さい面積で、なおかつ拡散層１３ｂの領域内に位置するよう形成する。ここでも開口２０の大きさ以上に拡散層が広がることを考慮し、拡散層１３ｃが拡散層１３ｂの外にはみ出さないように開口２０の位置と大きさを決定する。
その後、開口２０からイオン注入を行い拡散層１３ｃを形成する。このとき、拡散層１３ｃが拡散層１３ｂを超えて深く形成されないよう、イオン注入を調整する。拡散層１３ｃの形成後、レジスト層１７を除去する。
【００２６】
次に、図３（ｂ）に示すように、上面の絶縁層９の上にレジスト層１７を再度形成し、開口２１を形成する。開口２１は、拡散層１３ａと拡散層１３ｃとを横切るように形成する。
さらに、図３（ｃ）に示すように、レジスト層１７をマスクとして、平面視において開口２１内に位置する絶縁層９およびシリコン基板６をＲＩＥ（Reactive Ion Etching）などの方法によりエッチングし、スルーホール７を形成する。スルーホール７の形成後、レジスト層１７を除去する。
【００２７】
次に、図４（ａ）に示すように、スルーホール７の内壁に絶縁膜８を形成する。絶縁膜８としては、熱酸化またはＣＶＤなどの方法により形成した酸化シリコンなどが使用できる。この絶縁膜８により、後にスルーホール７内に充填される金属がシリコン基板６とショートすることを防止する。
【００２８】
次に、図４（ｂ）に示すように、拡散層１３ａ及び１３ｃの上部にある絶縁層９を選択的に除去する。ここで、絶縁層９を除去する領域は、上面から見たときにそれぞれ拡散層１３ａ及び１３ｃよりも小さい面積で、なおかつ拡散層１３ａ及び１３ｃの領域内に位置するようにし、上面から見たときにシリコン基板６や拡散層１３ｂが露出しないようにする。絶縁層９の選択的除去は、フォトリソグラフィ等の方法を用い、ＲＩＥなどの方法により行うことができる。
【００２９】
次に、図４（ｃ）に示すように、スルーホール７内を含む全ての露出面にバリアメタル及びシード層２２を形成する。本実施形態では、スルーホール７の内部に充填する導電物質として、電解めっきによる銅を用いる。銅はシリコンや酸化シリコンの内部に拡散することが知られており、それにより保護素子であるダイオードにリークが発生することを防止しなければならない。そこで、銅の拡散防止のためバリアメタルを形成する。バリアメタルの金属種はＴｉＮなどが代表的であり、形成方法はＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）などが用いられる。シード層は電解めっきの導電層とするために形成する。金属種はＣｕが代表的であり、バリアメタルの形成後にスパッタなどの方法で形成する。なお、図ではバリアメタルおよびシード層を、符号２２により一層で示している。
【００３０】
次に、図５（ａ）に示すように、上面および下面のバリアメタル及びシード層２２上にレジスト層２３を形成して開口２３ａをパターニングし、スルーホール７内及びスルーホール周辺の上面および下面に金属１１ａを堆積する。レジスト層２３はフォトリソ法などによりパターニングするが、少なくとも拡散層１３ａ及び１３ｃの一部と平面視において重なるように開口２３ａを設定する。金属１１ａの堆積は、バリアメタル及びシード層２２を利用した銅の電解めっき法で行う。これにより、スルーホール７に充填した金属と拡散層１３ａ及び１３ｃが、上面に堆積した金属１１ａからなる金属層１１とバリアメタル及びシード層２２とを介して、他のビア等を介することなく導通される。
次に、レジスト層２３を除去し、金属層１１と接触していないバリアメタル及びシード層２２を除去すると、図５（ｂ）に示す状態となる。この後、必要に応じて配線層及び電極となるバンプ等を形成すると、図１（ａ）に示すようなシリコンインターポーザ１が完成する。
【００３１】
本実施形態においてはシリコン基板６がＰ型であるので、シリコン基板６はグラウンドに接続しておく。さらにＮウェル層１３ｂは電源に接続する。これによって電源及びグラウンドに対し、図１（ｃ）で示す保護ダイオード回路が確立される。
【００３２】
以上説明したように、本実施形態のシリコンインターポーザ１によれば、スルーホール７の内壁に設けられた絶縁膜８と接触するように、スルーホール７の周囲に保護素子１３が形成されるため、スルーホール７に形成された貫通電極と保護素子１３とを接続するために別途配線やビア等を設ける必要がない。
したがって、素子を形成しながらも、スルーホール間のピッチを小さくすることが容易であり、微細で高密度の配線を形成することが可能なインターポーザとすることができる。
本発明のシリコンインターポーザにおいては、上述のように保護素子を配置することにより、隣接したスルーホールのごく近傍に保護素子を設けることが可能である。
【００３３】
次に、シリコンインターポーザ１の製造方法の他の例について、図６（ａ）から図９（ｅ）を参照して説明する。
まず、図６（ａ）から図７（ａ）に示すように、上述した製造方法と同様の手順で、シリコン基板６に拡散層１３ａ、１３ｂ、および１３ｃを形成する。
【００３４】
次に、図７（ｂ）に示すように、レジスト層１７をマスクとし、拡散層１３ａと拡散層１３ｃを横切るように開口２１を形成する。
次に、図７（ｃ）に示すように、平面視において開口２１内に位置する絶縁層９とシリコン基板６の一部を、ＲＩＥ等の方法によりシリコン基板６を貫通しない程度にエッチングし、ブラインドビア２９を形成する。その後、レジスト層１７を除去する。
【００３５】
次に、図８（ａ）に示すように、ブラインドビア２９の内壁及び底面に絶縁膜８を形成する。絶縁膜８の形成方法や機能は、先に説明した製造方法におけるものと同様である。
【００３６】
次に、図８（ｂ）に示すように、拡散層１３ａ及び１３ｃの上部にある絶縁層９を選択的に除去する。ここで、絶縁層９を除去する領域の設定態様は、先に説明した製造方法と同様である。
【００３７】
次に、図８（ｃ）に示すように、ブラインドビア２９内部及び上側の露出面にバリアメタル及びシード層２２を形成する。バリアメタル及びシード層２２の形成方法や機能は、先に説明した製造方法におけるものと同様である。
【００３８】
次に、図９（ａ）に示すように、レジスト層２３に開口２３ａをパターニングし、開口２３ａ内のブラインドビア２９内面及び上面に金属１１ａを堆積する。開口２３ａのパターニング方法や金属１１ａの堆積方法は、先に説明した製造方法と概ね同様である。
ここまでの工程で、ブラインドビア２９に充填した金属と拡散層１３ａ及び１３ｃとが、金属層１１およびバリアメタル及びシード層２２を介して導通される。
その後、レジスト層２３を除去し、金属層１１と接触していないバリアメタル及びシード層２２を除去すると、図９（ｂ）に示す状態となる。
【００３９】
次に、図９（ｃ）に示すように、シリコン基板６を下面から研磨し、ブラインドビア２９に充填した金属を露出させると、ブラインドビア２９が、シリコン基板６を貫通するスルーホール７となる。ここで、シリコン基板下面の研磨に先立って、シリコン基板６の上面に配線層を形成してもよい。配線層の形成は、例えば、金属層１１、絶縁層１２を順次積層し、適宜ビア１０で層間接続を行うことにより行う。また必要に応じ電極バンプ２を形成する。
【００４０】
次に、図９（ｄ）に示すように、シリコン基板６の下面に絶縁膜３０を形成する。絶縁膜３０には、ＣＶＤなどの方法により形成した酸化シリコンなどが使用できる。
【００４１】
次に、図９（ｅ）に示すように、絶縁膜３０をフォトリソ等の方法により開口し、上面側に金属層１１を形成したのと同様の手順で金属層３１を形成する。この後、必要に応じて配線層及び電極となるバンプ等を形成すると、図１（ａ）に示すようなシリコンインターポーザ１が完成する。
【００４２】
本実施例においてもシリコン基板はＰ型であるので、シリコン基板６はグラウンドに接続しておく。さらにＮウェル層１３ｂは電源に接続する。これによって電源及びグラウンドに対し図１（ｃ）で示す保護ダイオード回路が確立される。
【００４３】
以上、本発明の各実施形態について説明したが、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において各構成要素に種々の変更を加えたり、削除したりすることが可能である。
【符号の説明】
【００４４】
１  シリコンインターポーザ
６  シリコン基板
７  スルーホール
８  絶縁膜
１３  保護素子
１３ａ、１３ｂ、１３ｃ  拡散層
１６ａ、１６ｂ  保護ダイオード
２６  電源
２７  グラウンド
【図１】
0005919943.tif 000002
【図２】
0005919943.tif 000003
【図３】
0005919943.tif 000004
【図４】
0005919943.tif 000005
【図５】
0005919943.tif 000006
【図６】
0005919943.tif 000007
【図７】
0005919943.tif 000008
【図８】
0005919943.tif 000009
【図９】
0005919943.tif 000010
【図１０】
0005919943.tif 000011
【図１１】
0005919943.tif 000012