(57)【特許請求の範囲】
【請求項１】
入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振手段（１３）を有するＰＬＬシンセサイザに設けられ、前記入力信号の電圧を設定する電圧設定装置（３０）であって、
前記入力信号の電圧を測定する入力電圧測定手段（３６）と、
第１の経路により出力電圧を前記電圧制御発振手段に印加するとともに、第２の経路により前記出力電圧を前記入力電圧測定手段に印加する電圧印加手段（３１）と、
前記第１の経路と前記第２の経路とを切り替える経路切替手段（３３〜３５）と、
前記経路切替手段が前記第１の経路に切り替えた状態において前記入力電圧測定手段による前記電圧印加手段の出力電圧の測定値が前記周波数ごとに予め定められた電圧になるよう前記電圧印加手段の出力電圧を調整する出力電圧調整手段（３９ｃ）と、
を備え、
前記電圧印加手段は、前記経路切替手段が前記第２の経路に切り替えた状態において、前記出力電圧調整手段によって調整された前記出力電圧を前記周波数に応じて前記電圧制御発振手段に印加する、
ことを特徴とする電圧設定装置。
【請求項２】
前記第１の経路は、前記電圧印加手段から前記電圧制御発振手段の入力側までの経路と、前記電圧制御発振手段の入力側から前記入力電圧測定手段までの経路と、を含み、
前記第２の経路は、前記電圧印加手段から前記入力電圧測定手段までの経路である、
ことを特徴とする請求項１に記載の電圧設定装置。
【請求項３】
前記第１の経路は、前記電圧印加手段から前記電圧制御発振手段までの間に第１の増幅器（３２ａ）を含み、
前記第２の経路は、前記電圧印加手段から前記入力電圧測定手段までの間に第２の増幅器（３２ｂ）を含み、
前記出力電圧調整手段は、前記電圧印加手段及び前記第１の増幅器の電圧誤差と、前記入力電圧測定手段及び前記第２の増幅器の電圧誤差とが等しくなるよう前記電圧印加手段の出力電圧を調整するものである、
ことを特徴とする請求項１又は請求項２に記載の電圧設定装置。
【請求項４】
請求項１から請求項３までのいずれか１項に記載の電圧設定装置を備えたＰＬＬシンセサイザであって、
前記電圧設定装置の出力電圧に応じて出力信号の周波数を制御する電圧制御発振手段（１３）と、
前記出力信号に基づく信号を１／Ｎ分周するループ内分周手段（１７）と、
基準信号を１／Ｒ分周する基準分周手段（１８）と、
前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較手段（１９）と、
前記基準信号と前記電圧制御発振手段の前記出力信号が入力され、当該基準信号と当該出力信号との位相差に応じた信号を出力するＰＬＬ−ＩＣ（２０）と、
前記位相比較部の出力又は前記ＰＬＬ−ＩＣの出力を前記電圧設定装置の入力側に与える切換手段（２１）と、
を備えたことを特徴とするＰＬＬシンセサイザ。
【請求項５】
前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周部に出力する周波数変換手段（１４〜１６）をさらに備えたことを特徴とする請求項４に記載のＰＬＬシンセサイザ。
【請求項６】
請求項１から請求項３までのいずれか１項に記載の電圧設定装置を備えたＰＬＬシンセサイザであって、
前記電圧設定装置の出力電圧に応じて出力信号の周波数を制御する電圧制御発振手段（１３）と、
前記出力信号に基づく信号を１／Ｎ分周するループ内分周手段（１７）と、
基準信号を１／Ｒ分周する基準分周手段（１８）と、
前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を前記電圧設定装置に出力する位相比較手段（１９）と、
前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周手段に出力する周波数変換手段（１４〜１６）と、
前記電圧制御発振手段の前記出力信号を前記周波数変換手段を介して、あるいは、前記周波数変換手段を介さずに前記ループ内分周部に与える切換手段（２３、２４）と、
を備えたことを特徴とするＰＬＬシンセサイザ。
【請求項７】
周波数掃引が可能なローカル信号をローカル信号発生器（１、２）により生成して入力信号とともにミキサ（５２）に与え、当該ミキサの出力から所定の中間周波数帯の信号をフィルタ（５３）で抽出する周波数変換手段（５１）と、
前記入力信号のうち、指定された観測帯域の信号成分が前記周波数変換手段の前記フィルタから時系列に出力されるように、前記ローカル信号発生器のローカル信号の周波数掃引制御を行う掃引制御手段（５４）と、
前記周波数変換手段の出力信号をサンプリングしてデジタルの信号列に変換するＡ／Ｄ変換器（５５）と、
前記ローカル信号の掃引中に前記Ａ／Ｄ変換器から出力される信号列を記憶し、周波数対信号強度のスペクトラム特性を求める信号解析手段（５６）と、
前記信号解析部で得られたスペクトラム特性を波形表示する表示手段（５７）と、
を備え、
前記ローカル信号発生器が、請求項４から請求項６までのいずれか１項に記載のＰＬＬシンセサイザ（１、２）を含む、
ことを特徴とする信号分析装置。
【請求項８】
ベースバンド信号を出力するベースバンド信号出力手段（６１）と、
予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成手段（１、２）と、
前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成手段（６４）と、
前記無線周波数信号の信号レベルを所定信号レベルに設定して出力する信号レベル設定手段（６５）と、
前記所定信号レベルに設定された無線周波数信号を所定の減衰値で減衰して出力するステップアッテネータ（６８）と、
を備え、
前記局部発振信号生成手段が、請求項４から請求項６までのいずれか１項に記載のＰＬＬシンセサイザ（１、２）を含む、
ことを特徴とする信号発生装置。
【請求項９】
入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振手段（１３）を有するＰＬＬシンセサイザに設けられ、前記入力信号の電圧を設定する電圧設定装置（３０）を用いた電圧設定方法であって、
前記電圧設定装置は、
前記入力信号の電圧を測定する入力電圧測定手段（３６）と、
第１の経路により前記電圧制御発振手段に出力電圧を印加するとともに、第２の経路により前記出力電圧を前記入力電圧測定手段に印加する電圧印加手段（３１）と、
前記第１の経路と前記第２の経路とを切り替える経路切替手段（３３〜３５）と、
前記経路切替手段が前記第１の経路に切り替えた状態において前記入力電圧測定手段による前記電圧印加手段の出力電圧の測定値が前記周波数ごとに予め定められた電圧になるよう前記電圧印加手段の出力電圧を調整する出力電圧調整手段（３９ｃ）と、
を備え、
前記経路切替手段が前記第１の経路に切り替えた状態において前記入力電圧測定手段による前記電圧印加手段の出力電圧の測定値が前記周波数ごとに予め定められた電圧になるよう前記電圧印加手段の出力電圧を調整する出力電圧調整ステップ（Ｓ１４）と、
前記経路切替手段が前記第２の経路に切り替えた状態において、前記出力電圧調整ステップで調整した前記出力電圧を前記周波数に応じて前記電圧制御発振手段に印加する電圧印加ステップ（Ｓ２４）と、を含む、
ことを特徴とする電圧設定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧設定装置、それを備えたＰＬＬシンセサイザ、信号分析装置及び信号発生装置並びに電圧設定方法に関する。
【背景技術】
【０００２】
高性能な位相雑音性能を持つシンセサイザは、スペクトラムアナライザや信号発生器等の発振回路として好適に用いられる。このようなシンセサイザは、マルチループ方式を取ることが一般的であり、例えばＦｉｎｅループ（微調整ループ）、Ｃｏａｒｓｅループ（粗調整ループ）、Ｓｕｍループ（粗調整ループと微調整ループの合成ループ）から構成される。
【０００３】
合成ループの発振器には性能の面からＹＴＯ（YIG Tuned Oscillator）が使用され、粗調整ループの発振器には価格の面より電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）が使用されることが一般的である。
【０００４】
図９に示すように、粗調整ループとして使用可能なＰＬＬシンセサイザは、基準周波数Ｆｒｅｆの信号をＲ分周して出力する分周器７１、位相比較器７２、ループフィルタ７３、ＶＣＯ７４、周波数Ｆｌｏのローカル信号を出力するローカル発振器７５、周波数混合器としてのミキサ７６、ローパスフィルタ７７、入力周波数をＮ分周する分周器７８を基本構成として備えている（例えば、特許文献１参照）。
【０００５】
さらに、特許文献１に開示されたＰＬＬシンセサイザは、スイッチ７９、８０、電圧目標値記録部８１、Ｄ／Ａコンバータ（ＤＡＣ）８２及び減算器８３によりフィードバックループを形成して、ループフィルタ７３の出力をＤＡＣ８２の出力するアナログ信号の電圧に等しくする制御を行うことにより、ＶＣＯ７４の発振周波数を目標周波数にロックするようになっている。
【０００６】
マルチループ方式のシンセサイザを構成する場合、位相雑音の悪化を抑制するためには、分周器の分周比を極力小さくすることが重要である。このため、上記のようなＰＬＬシンセサイザにおいては、位相比較器７２に入力される比較周波数を生成する手段として、分周器７８に加えてミキサ７６を使用して周波数変換を行うようになっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２０３５５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ミキサを使用して周波数変換を行う場合には、ＶＣＯのプリチューンが正しく行われていないと、ＶＣＯの出力信号とミキサに入力されるローカル信号の周波数の高低関係が反転することがある。このような場合には、ループの制御方向が位相を同期させる方向と逆になってしまい、目標周波数からのロック外れやミスロックが発生する。
【０００９】
合成ループの発振器として広く用いられるＹＴＯはリニアリティに優れており、正確にプリチューンを行うことはさほど困難ではない。これに対して、粗調整ループの発振器として広く用いられる広帯域のＶＣＯは、一般的に感度が高くリニアリティも悪いため、高精度にプリチューンを行うことが困難である。
【００１０】
またリニアリティが悪いと言うことは、粗調整ループのループ帯域が大きく変わりやすいことを意味する。ループ帯域が大きく変わると、帯域内の位相雑音や、帯域外に発生するスプリアス性能が悪化してしまう。
【００１１】
しかしながら、特許文献１に開示されたような従来のＰＬＬシンセサイザは、ＶＣＯ７４を含まないフィードバックループを形成して、ループフィルタ７３の出力をＤＡＣ８２の出力するアナログ信号の電圧に等しくするものであり、感度やリニアリティが個々に異なるＶＣＯに対してプリチューン電圧を正確に測定するものではなかった。このため、広帯域のＶＣＯのリニアリティの改善が困難であり、位相雑音やスプリアス特性の向上ができないという問題があった。
【００１２】
このような問題を解決するため、本出願人は先の出願（特願２０１３−１３２９０３）において、高精度なプリチューンとループ帯域の一定化を図ることができるＰＬＬシンセサイザを開示した。この発明によって上述のような従来技術の問題点は解決されたが、さらなる研究の結果、より正確なプリチューンを実現する、より好ましい構造を発明するに至った。
【００１３】
すなわち、本発明は、より正確なプリチューンを行うことで動作安定化とロック時間の短縮化を図ることができる電圧設定装置、それを備えたＰＬＬシンセサイザ、信号分析装置及び信号発生装置並びに電圧設定方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の請求項１に係る電圧設定装置は、入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振手段（１３）を有するＰＬＬシンセサイザに設けられ、前記入力信号の電圧を設定する電圧設定装置（３０）であって、前記入力信号の電圧を測定する入力電圧測定手段（３６）と、第１の経路により出力電圧を前記電圧制御発振手段に印加するとともに、第２の経路により前記出力電圧を前記入力電圧測定手段に印加する電圧印加手段（３１）と、前記第１の経路と前記第２の経路とを切り替える経路切替手段（３３〜３５）と、前記経路切替手段が前記第１の経路に切り替えた状態において前記入力電圧測定手段による前記電圧印加手段の出力電圧の測定値が前記周波数ごとに予め定められた電圧になるよう前記電圧印加手段の出力電圧を調整する出力電圧調整手段（３９ｃ）と、を備え、前記電圧印加手段は、前記経路切替手段が前記第２の経路に切り替えた状態において、前記出力電圧調整手段によって調整された前記出力電圧を前記周波数に応じて前記電圧制御発振手段に印加する、構成を有している。
【００１５】
この構成により、本発明の請求項１に係る電圧設定装置は、出力電圧調整手段は、経路切替手段が第１の経路に切り替えた状態において入力電圧測定手段による電圧印加手段の出力電圧の測定値が周波数ごとに予め定められた電圧になるよう電圧印加手段の出力電圧を調整し、電圧印加手段は、経路切替手段が第２の経路に切り替えた状態において、出力電圧調整手段によって調整された出力電圧を周波数に応じて電圧制御発振手段に印加するので、より正確なプリチューンを行うことができる。したがって、本発明の請求項１に係る電圧設定装置は、動作安定化とロック時間の短縮化を図ることができる。
【００１６】
本発明の請求項２に係る電圧設定装置は、前記第１の経路は、前記電圧印加手段から前記電圧制御発振手段の入力側までの経路と、前記電圧制御発振手段の入力側から前記入力電圧測定手段までの経路と、を含み、前記第２の経路は、前記電圧印加手段から前記入力電圧測定手段までの経路である、構成を有するのが好ましい。
【００１７】
本発明の請求項３に係る電圧設定装置は、前記第１の経路は、前記電圧印加手段から前記電圧制御発振手段までの間に第１の増幅器（３２ａ）を含み、前記第２の経路は、前記電圧印加手段から前記入力電圧測定手段までの間に第２の増幅器（３２ｂ）を含み、前記出力電圧調整手段は、前記電圧印加手段及び前記第１の増幅器の電圧誤差と、前記入力電圧測定手段及び前記第２の増幅器の電圧誤差とが等しくなるよう前記電圧印加手段の出力電圧を調整するものである、構成を有するのが好ましい。
【００１８】
本発明の請求項４に係るＰＬＬシンセサイザは、請求項１から請求項３までのいずれか１項に記載の電圧設定装置を備えたＰＬＬシンセサイザであって、前記電圧設定装置の出力電圧に応じて出力信号の周波数を制御する電圧制御発振手段（１３）と、前記出力信号に基づく信号を１／Ｎ分周するループ内分周手段（１７）と、基準信号を１／Ｒ分周する基準分周手段（１８）と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較手段（１９）と、前記基準信号と前記電圧制御発振手段の前記出力信号が入力され、当該基準信号と当該出力信号との位相差に応じた信号を出力するＰＬＬ−ＩＣ（２０）と、前記位相比較部の出力又は前記ＰＬＬ−ＩＣの出力を前記電圧設定装置の入力側に与える切換手段（２１）と、を備えた構成を有している。
【００１９】
この構成により、本発明の請求項４に係るＰＬＬシンセサイザは、より正確なプリチューンを行うことが可能な電圧設定装置を備えているので、動作安定化とロック時間の短縮化を図ることができる。
【００２０】
本発明の請求項５に係るＰＬＬシンセサイザは、前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周部に出力する周波数変換手段（１４〜１６）をさらに備えた構成を有するのが好ましい。
【００２１】
本発明の請求項６に係るＰＬＬシンセサイザは、請求項１から請求項３までのいずれか１項に記載の電圧設定装置を備えたＰＬＬシンセサイザであって、前記電圧設定装置の出力電圧に応じて出力信号の周波数を制御する電圧制御発振手段（１３）と、前記出力信号に基づく信号を１／Ｎ分周するループ内分周手段（１７）と、基準信号を１／Ｒ分周する基準分周手段（１８）と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を前記電圧設定装置に出力する位相比較手段（１９）と、前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周手段に出力する周波数変換手段（１４〜１６）と、前記電圧制御発振手段の前記出力信号を前記周波数変換手段を介して、あるいは、前記周波数変換手段を介さずに前記ループ内分周部に与える切換手段（２３、２４）と、を備えた構成を有している。
【００２２】
この構成により、本発明の請求項６に係るＰＬＬシンセサイザは、より正確なプリチューンを行うことが可能な電圧設定装置を備えているので、動作安定化とロック時間の短縮化を図ることができる。
【００２３】
本発明の請求項７に係る信号分析装置は、周波数掃引が可能なローカル信号をローカル信号発生器（１、２）により生成して入力信号とともにミキサ（５２）に与え、当該ミキサの出力から所定の中間周波数帯の信号をフィルタ（５３）で抽出する周波数変換手段（５１）と、前記入力信号のうち、指定された観測帯域の信号成分が前記周波数変換手段の前記フィルタから時系列に出力されるように、前記ローカル信号発生器のローカル信号の周波数掃引制御を行う掃引制御手段（５４）と、前記周波数変換手段の出力信号をサンプリングしてデジタルの信号列に変換するＡ／Ｄ変換器（５５）と、前記ローカル信号の掃引中に前記Ａ／Ｄ変換器から出力される信号列を記憶し、周波数対信号強度のスペクトラム特性を求める信号解析手段（５６）と、前記信号解析部で得られたスペクトラム特性を波形表示する表示手段（５７）と、を備え、前記ローカル信号発生器が、請求項４から請求項６のいずれか１項に記載のＰＬＬシンセサイザ（１、２）を含む、構成を有している。
【００２４】
この構成により、本発明の請求項７に係る信号分析装置は、動作安定化とロック時間の短縮化を図ったＰＬＬシンセサイザを備えているので、精度良く入力信号のスペクトラム特性を求めることが可能となる。
【００２５】
本発明の請求項８に係る信号発生装置は、ベースバンド信号を出力するベースバンド信号出力手段（６１）と、予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成手段（１、２）と、前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成手段（６４）と、前記無線周波数信号の信号レベルを所定信号レベルに設定して出力する信号レベル設定手段（６５）と、前記所定信号レベルに設定された無線周波数信号を所定の減衰値で減衰して出力するステップアッテネータ（６８）と、を備え、前記局部発振信号生成手段が、請求項４から請求項６のいずれか１項に記載のＰＬＬシンセサイザ（１、２）を含む、構成を有している。
【００２６】
この構成により、本発明の請求項８に係る信号発生装置は、動作安定化とロック時間の短縮化を図ったＰＬＬシンセサイザを備えているので、信号純度の良いＲＦ試験信号を出力することが可能となる。
【００２７】
本発明の請求項９に係る電圧設定方法は、入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振手段（１３）を有するＰＬＬシンセサイザに設けられ、前記入力信号の電圧を設定する電圧設定装置（３０）を用いた電圧設定方法であって、前記電圧設定装置は、前記入力信号の電圧を測定する入力電圧測定手段（３６）と、第１の経路により前記電圧制御発振手段に出力電圧を印加するとともに、第２の経路により前記出力電圧を前記入力電圧測定手段に印加する電圧印加手段（３１）と、前記第１の経路と前記第２の経路とを切り替える経路切替手段（３３〜３５）と、前記経路切替手段が前記第１の経路に切り替えた状態において前記入力電圧測定手段による前記電圧印加手段の出力電圧の測定値が前記周波数ごとに予め定められた電圧になるよう前記電圧印加手段の出力電圧を調整する出力電圧調整手段（３９ｃ）と、を備え、前記経路切替手段が前記第１の経路に切り替えた状態において前記入力電圧測定手段による前記電圧印加手段の出力電圧の測定値が前記周波数ごとに予め定められた電圧になるよう前記電圧印加手段の出力電圧を調整する出力電圧調整ステップ（Ｓ１４）と、前記経路切替手段が前記第２の経路に切り替えた状態において、前記出力電圧調整ステップで調整した前記出力電圧を前記周波数に応じて前記電圧制御発振手段に印加する電圧印加ステップ（Ｓ２４）と、を含む、構成を有している。
【００２８】
この構成により、本発明の請求項９に係る電圧設定方法は、経路切替手段が第１の経路に切り替えた状態において入力電圧測定手段による電圧印加手段の出力電圧の測定値が周波数ごとに予め定められた電圧になるよう電圧印加手段の出力電圧を調整する出力電圧調整ステップと、経路切替手段が第２の経路に切り替えた状態において、出力電圧調整ステップで調整した出力電圧を周波数に応じて電圧制御発振手段に印加する電圧印加ステップと、を含むので、より正確なプリチューンを行うことができる。したがって、本発明の請求項９に係る電圧設定方法は、動作安定化とロック時間の短縮化を図ることができる。
【発明の効果】
【００２９】
本発明は、より正確なプリチューンを行うことで動作安定化とロック時間の短縮化を図ることができる電圧設定装置、それを備えたＰＬＬシンセサイザ、信号分析装置及び信号発生装置並びに電圧設定方法を提供するものである。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施形態としてのＰＬＬシンセサイザの構成を示すブロック図である。
【図２】本発明の第１実施形態としてのＰＬＬシンセサイザのプリチューン装置の構成を示すブロック図である。
【図３】本発明の第１実施形態としてのプリチューン装置が実行する校正モードの処理を説明するためのフローチャートである。
【図４】本発明の第１実施形態としてのプリチューン装置が校正モードにおいて求めた電圧を示す図である。
【図５】本発明の第１実施形態としてのプリチューン装置が実行するプリチューン実行モードの処理を説明するためのフローチャートである。
【図６】本発明の第２実施形態としてのＰＬＬシンセサイザの構成を示すブロック図である。
【図７】本発明の第３実施形態としての信号分析装置の構成を示すブロック図である。
【図８】本発明の第４実施形態としての信号発生装置の構成を示すブロック図である。
【図９】従来のＰＬＬシンセサイザの構成を示すブロック図である。
【発明を実施するための形態】
【００３１】
以下、本発明に係る電圧設定装置、それを備えたＰＬＬシンセサイザ、信号分析装置及び信号発生装置並びに電圧設定方法の実施形態について、図面を用いて説明する。なお、本発明に係る電圧設定装置をＰＬＬシンセサイザに適用した例を挙げて説明する。
【００３２】
（第１実施形態）
まず、本発明の第１実施形態としてのＰＬＬシンセサイザ１の構成について説明する。
【００３３】
図１に示すように、本実施形態のＰＬＬシンセサイザ１は、マルチループ方式をとるものであり、周波数ｆ１の基準信号が入力される粗調整ループ１０と、周波数ｆ２の基準信号が入力される微調整ループ１１と、粗調整ループ１０と微調整ループ１１の出力を合成する合成ループ１２と、を備えている。
【００３４】
粗調整ループ１０は、ＶＣＯ１３、ローカル発振器１４、ミキサ１５、ローパスフィルタ１６、ループ内分周器１７、基準分周器１８、位相比較器１９、電圧設定装置としてのプリチューン装置３０、ＰＬＬ−ＩＣ２０、切換手段としてのスイッチ２１及び制御部２２を備える。
【００３５】
ＶＣＯ１３は、入力信号の電圧に応じて出力信号の周波数を制御するものであり、具体的には入力信号の電圧に比例した発振周波数ｆｖの信号を出力信号として出力するようになっている。このＶＣＯ１３は、電圧制御発振手段を構成する。
【００３６】
ローカル発振器１４は、ローカル周波数ｆ０のローカル信号を出力するようになっている。ミキサ１５は、ＶＣＯ１３から出力された出力信号と、ローカル発振器１４から出力されたローカル信号とを乗算することにより混合するようになっている。ローパスフィルタ１６は、ミキサ１５の出力の低周波成分を通すようになっている。
【００３７】
ローカル発振器１４、ミキサ１５及びローパスフィルタ１６は、ＶＣＯ１３の出力信号の周波数を変換して、当該周波数が変換された信号をループ内分周器１７に出力する周波数変換手段を構成する。
【００３８】
ループ内分周器１７は、ローパスフィルタ１６の出力を１／Ｎ分周して出力するようになっている。基準分周器１８は、入力された周波数ｆ１の基準信号を１／Ｒ分周して出力するようになっている。ここで、Ｎ及びＲは１以上の実数である。
【００３９】
位相比較器１９は、ループ内分周器１７の出力と基準分周器１８の出力との位相差を検出し、その位相差に比例したパルス幅の電圧信号を出力するようになっている。なお、位相比較器１９は、位相差に比例したパルス幅の電圧信号を出力するためのチャージポンプを内部に有している。
【００４０】
ＰＬＬ−ＩＣ２０は、分周器、位相比較器、チャージポンプ等の回路構成をワンチップに収納したものであり、周波数ｆ１の基準信号とＶＣＯ１３の出力信号が入力され、当該基準信号と当該出力信号との位相差に応じた信号を出力するようになっている。本実施形態では、ＰＬＬ−ＩＣ２０としては、例えばアナログ・デバイセズ株式会社の「ＡＤＦ４１０６」が好適に用いられる。
【００４１】
スイッチ２１は、後述する校正モードにおいて、ＰＬＬ−ＩＣ２０の出力側とプリチューン装置３０の入力側とを接続し、後述するプリチューン実行モードにおいて、位相比較器１９の出力側とプリチューン装置３０の入力側とを接続するようになっている。
【００４２】
制御部２２は、例えばＣＰＵ、ＲＯＭ、ＲＡＭ等で構成され、粗調整ループ１０を構成する各部の動作を制御するとともに、所定のプログラムを実行することにより、スイッチ制御部２２ａをソフトウエア的に構成する。スイッチ制御部２２ａは、スイッチ２１の切替動作を制御するようになっている。
【００４３】
プリチューン装置３０は、スイッチ２１の出力を入力し、プリチューン電圧をＶＣＯ１３に与えるようになっている。
【００４４】
より詳細には図２に示すように、プリチューン装置３０は、ＤＡＣ３１、第１スイッチ３３、第２スイッチ３４、第３スイッチ３５、４種の積分回路Ａ１〜Ａ４、積分回路Ａ１〜Ａ４のいずれか１つを選択する積分回路選択スイッチ３７、ラグ・リードフィルタ３８、抵抗Ｒ３及びＲ４、ＡＤＣ３６、制御部３９を備えている。なお、第１スイッチ３３、第２スイッチ３４及び第３スイッチ３５は、経路切替手段を構成する。
【００４５】
また、プリチューン装置３０は、ＤＡＣ３１側の構成として、第１演算増幅器３２ａ、抵抗Ｒ１及びＲ２を備えている。また、プリチューン装置３０は、ＡＤＣ３６側の構成として、第２演算増幅器３２ｂ、抵抗Ｒ５及びＲ６を備えている。なお、第１演算増幅器３２ａ及び第２演算増幅器３２ｂは、それぞれ、第１の増幅器及び第２の増幅器を構成する。
【００４６】
第１演算増幅器３２ａの非反転入力端子（＋入力端子）には、ＤＡＣ３１の出力端子が接続されている。第１演算増幅器３２ａの反転入力端子（−入力端子）には、抵抗Ｒ１及びＲ２が接続されている。この抵抗Ｒ１及びＲ２により、第１演算増幅器３２ａの利得が決定される。第１演算増幅器３２ａの出力端子には、抵抗Ｒ３を介して第１スイッチ３３の一方の端子が接続されている。第１スイッチ３３の他方の端子には、ＶＣＯ１３の入力端子が接続されている。すなわち、第１スイッチ３３は、制御部３９によってオン又はオフにされることにより、ＤＡＣ３１側とＶＣＯ１３とを接続し又は切断するようになっている。
【００４７】
第２演算増幅器３２ｂの出力端子には、反転入力端子（−入力端子）と、抵抗Ｒ５〜Ｒ６とが接続されており、第２演算増幅器３２ｂはインピーダンス変換器として機能するようになっている。抵抗Ｒ５と抵抗Ｒ６との間には、ＡＤＣ３６の入力端子が接続されている。
【００４８】
第２演算増幅器３２ｂの非反転入力端子（＋入力端子）には、第２スイッチ３４の一方の端子と、第３スイッチ３５の一方の端子とが接続されている。第２スイッチ３４の他方の端子には、抵抗Ｒ４を介してＶＣＯ１３の入力端子が接続されている。第３スイッチ３５の他方の端子には、抵抗Ｒ３を介して第１演算増幅器３２ａの出力端子が接続されている。すなわち、第２スイッチ３４は、制御部３９によってオン又はオフにされることにより、ＡＤＣ３６側とＶＣＯ１３とを接続し又は切断するようになっている。また、第３スイッチ３５は、制御部３９によってオン又はオフにされることにより、ＤＡＣ３１側とＡＤＣ３６側とを接続し又は切断するようになっている。
【００４９】
前述の構成により、プリチューン装置３０は、制御部３９により第１スイッチ３３をオン、第２スイッチ３４オン、第３スイッチ３５をオフにした状態で、ＤＡＣ３１の出力電圧をプリチューン電圧としてＶＣＯ１３に印加するとともに、ＡＤＣ３６によってプリチューン電圧を読み取ることができる。一方、プリチューン装置３０は、制御部３９によって第１スイッチ３３をオフ、第２スイッチ３４をオフ、第３スイッチ３５をオンにした状態で、ＤＡＣ３１の出力電圧をＡＤＣ３６に読み取らせることができる。
【００５０】
なお、ＤＡＣ３１から第１スイッチ３３を経由してＶＣＯ１３の入力側に至る経路と、ＶＣＯ１３の入力側から第２スイッチ３４を経由してＡＤＣ３６に至る経路と、を含む経路は、第１の経路を構成する。また、ＤＡＣ３１から第３スイッチ３５を経由してＡＤＣ３６に至る経路は、第２の経路を構成する。
【００５１】
ＡＤＣ３６は、スイッチ２１によりＰＬＬ−ＩＣ２０の出力側とプリチューン装置３０の入力側とが接続された状態で、プリチューン装置３０から出力されるアナログの電圧信号をデジタル信号に変換し、変換されたデジタル信号の値を図示しないメモリに記録するようになっている。このＡＤＣ３６は、入力電圧測定手段を構成する。
【００５２】
ここで、ＡＤＣ３６に記録されるデジタル信号の値は、ＶＣＯ１３の出力信号の周波数ｆｖが目標周波数ｆｔになるためにＶＣＯ１３に与えるべき調整電圧としてのプリチューン電圧である。つまり、ＡＤＣ３６は、プリチューン電圧を測定するものである。
【００５３】
ＤＡＣ３１は、スイッチ２１により位相比較器１９の出力側とプリチューン装置３０の入力側が接続された状態で、ＡＤＣ３６のメモリに記録されたプリチューン電圧をアナログの電圧信号に変換して、変換されたアナログの電圧信号をＶＣＯ１３に与えるようになっている。このＤＡＣ３１は、電圧印加手段を構成する。
【００５４】
制御部３９は、例えばＣＰＵ、ＲＯＭ、ＲＡＭ等で構成され、粗調整ループ１０を構成する上記各部の動作を制御するとともに、所定のプログラムを実行することにより、スイッチ制御部３９ａ、ＡＤＣ出力読取部３９ｂ及びＤＡＣ出力調整部３９ｃをソフトウエア的に構成する。この制御部３９は、制御モードとして校正モード及びプリチューン実行モードを有する。なお、ＤＡＣ出力調整部３９ｃは、出力電圧調整手段を構成する。
【００５５】
スイッチ制御部３９ａは、第１スイッチ３３、第２スイッチ３４及び第３スイッチ３５のそれぞれをオン又はオフに設定する制御を行うようになっている。また、スイッチ制御部３９ａは、積分回路選択スイッチ３７により積分回路Ａ１〜Ａ４のいずれか１つを選択する制御を行うようになっている。
【００５６】
ＡＤＣ出力読取部３９ｂは、ＡＤＣ３６の出力電圧を読み取るようになっている。
【００５７】
ＤＡＣ出力調整部３９ｃは、ＤＡＣ３１の入力電圧（デジタル値）を調整することにより、ＤＡＣ３１の出力電圧（アナログ値）が所望値になるように調整するようになっている。
【００５８】
次に、プリチューン装置３０の動作原理について説明する。
【００５９】
ＤＡＣ３１及びＡＤＣ３６に関連する誤差としては、一般に、ゲイン誤差（フルスケール誤差）、ゼロ誤差（オフセット誤差）、非直線性誤差及びノイズなどがある。ゲイン誤差は、フルスケール入力時の理想のＤＡＣ（又はＡＤＣ）出力と実際のデバイス出力誤差である。ゼロ誤差は、スイッチのリークやオフセットによって小さなオフセット電流又は電圧が生じる。このため、入力がゼロのときに出力曲線はゼロ（０Ｖ）を通過しなくなる。非直線性誤差には、積分非直線性誤差ＩＮＬ（Integral Non-Linearity）、微分非直線性誤差ＤＮＬ（Differential Non-Linearity）がある。
【００６０】
ＤＡＣ３１の誤差をΔＤＡＣ、第１演算増幅器３２ａの誤差をΔＯＰＡ１、第１演算増幅器３２ａの利得をＧ１、第２演算増幅器３２ｂの誤差をΔＯＰＡ２、抵抗Ｒ５及びＲ６による抵抗分圧回路の利得をＧ２、ＡＤＣの誤差をΔＡＤＣと定義する。図２において、第１スイッチ３３をオフ、第２スイッチ３４をオフ、第３スイッチ３５をオンとすると、Ｖｔｕｎｅで示すプリチューン電圧のＡＤＣ３６の読み値Ｖａｄｃは［数１］で表され、ＤＡＣ３１の出力電圧Ｖｄａｃは［数２］で表される。
【００６１】
［数１］
Ｖａｄｃ＝Ｖｔｕｎｅ＋ΔＯＰＡ２＋ΔＡＤＣ／Ｇ２
【００６２】
［数２］
Ｖｄａｃ＝Ｖｔｕｎｅ＋（ΔＤＡＣ＋ΔＯＰＡ１）・Ｇ１
【００６３】
ここで、Ｖａｄｃ＝ＶｄａｃとなるようにＤＡＣ３１の出力電圧を調整すると、［数１］の右辺と［数２］の右辺とが等しくなり、［数３］が得られる。
【００６４】
［数３］
Ｖｔｕｎｅ＋ΔＯＰＡ２＋ΔＡＤＣ／Ｇ２＝Ｖｔｕｎｅ＋（ΔＤＡＣ＋ΔＯＰＡ１）・Ｇ１
【００６５】
両辺のＶｔｕｎｅは同じ値なので、両辺からＶｔｕｎｅを除去すると［数４］が得られる。
【００６６】
［数４］
ΔＯＰＡ２＋ΔＡＤＣ／Ｇ２＝（ΔＤＡＣ＋ΔＯＰＡ１）・Ｇ１
【００６７】
よって、左辺に示されるＤＡＣ３１側の誤差と、右辺に示されるＡＤＣ３６側の誤差とが等しくなる。すなわち、第１スイッチ３３をオフ、第２スイッチ３４をオフ、第３スイッチ３５をオンとした状態で、Ｖａｄｃ＝ＶｄａｃとなるようにＤＡＣ３１の出力電圧を調整すれば、ＤＡＣ３１側の誤差及びＡＤＣ３６側の誤差の影響をなくすことができる。したがって、本実施形態におけるプリチューン装置３０は、従来よりもより正確なプリチューンを実現することができ、その結果、ＰＬＬシンセサイザ１の動作安定化とロック時間の短縮化を図ることができる。
【００６８】
なお、ＰＬＬシンセサイザ１は、図示しない操作部を介して、外部から制御部２２に与えられたデータに対応した周波数の信号を出力できるように構成されていてもよい。
【００６９】
次に、プリチューン装置３０の動作について説明する。
【００７０】
＜校正モード＞
図３は、例えば工場出荷前に実行される校正モードにおけるプリチューン装置３０の処理を示すフローチャートである。この校正モードでは、制御部２２（図１参照）が制御モードを校正モードに設定することにより、スイッチ制御部２２ａは、ＰＬＬ−ＩＣ２０の出力側とプリチューン装置３０の入力側とを接続する方向にスイッチ２１をオンにする。なお、説明を簡単にするため、ＶＣＯ１３の出力信号の周波数が１ＧＨｚ、２ＧＨｚ、３ＧＨｚの場合についての校正とする。なお、実際の校正処理では、校正対象の周波数を適宜設定し、各周波数間においては例えば線形補間により求めた校正値を用いることができる。
【００７１】
スイッチ制御部３９ａは、第１スイッチ３３をオン、第２スイッチ３４をオン、第３スイッチ３５をオフとする（ステップＳ１１）。また、スイッチ制御部３９ａは、積分回路選択スイッチ３７のいずれか１つをオンにして所定の積分回路を選択する。
【００７２】
制御部３９は、ＶＣＯ１３の出力信号の周波数が所定周波数となる場合のＡＤＣ３６での測定電圧Ｖａｄｃを求める（ステップＳ１２）。本実施形態では、制御部３９は、ＶＣＯ１３の出力信号の周波数が１ＧＨｚ、２ＧＨｚ、３ＧＨｚとなる場合のＡＤＣ３６での測定電圧Ｖａｄｃを求め、ＡＤＣ３６のメモリに記憶する。ＡＤＣ３６での測定電圧Ｖａｄｃを求めた結果を図４（ａ）に示す。
【００７３】
スイッチ制御部３９ａは、第１スイッチ３３をオフ、第２スイッチ３４をオフ、第３スイッチ３５をオンとする（ステップＳ１３）。
【００７４】
ＤＡＣ出力調整部３９ｃは、ＡＤＣ出力読取部３９ｂがＤＡＣ３１の出力電圧ＶｄａｃをＡＤＣ３６で読み取った値が、図４（ａ）で求めた各測定電圧Ｖａｄｃの値と一致するようＤＡＣ３１の出力電圧Ｖｄａｃを調整する（ステップＳ１４）。
【００７５】
具体的には、ＤＡＣ出力調整部３９ｃは、ＤＡＣ３１の入力電圧を調整することにより、ＶＣＯ１３の出力信号の周波数ｆｖとして１ＧＨｚが得られたＡＤＣ３６での測定電圧Ｖａｄｃの値ＶＡ１とＤＡＣ３１の出力電圧Ｖｄａｃとが一致するよう（Ｖｄａｃ＝ＶＡ１）、ＤＡＣ３１の出力電圧Ｖｄａｃを調整する。この調整後のＶｄａｃの値を補正値ＶＤ１とする。同様に、ＤＡＣ出力調整部３９ｃは、２ＧＨｚ、３ＧＨｚについてのＶｄａｃを求め、それぞれ、Ｖｄａｃの値を補正値ＶＤ２、補正値ＶＤ３とする。その結果、図４（ｂ）に示すデータが得られる。このデータはＡＤＣ３６のメモリに記憶される（ステップＳ１５）。
【００７６】
＜プリチューン実行モード＞
図５は、例えば工場出荷後に実行されるプリチューン実行モードにおけるプリチューン装置３０の処理を示すフローチャートである。このプリチューン実行モードでは、制御部２２（図１参照）が制御モードをプリチューン実行モードに設定することにより、スイッチ制御部２２ａは、位相比較器１９の出力側とプリチューン装置３０の入力側とを接続する方向にスイッチ２１をオンにする。
【００７７】
スイッチ制御部３９ａは、第１スイッチ３３をオン、第２スイッチ３４をオン、第３スイッチ３５をオフとする（ステップＳ２１）。また、スイッチ制御部３９ａは、積分回路選択スイッチ３７のいずれか１つをオンにして所定の積分回路を選択する。
【００７８】
制御部３９は、図示しない操作部を介して、ユーザが指定した指定周波数の情報を入力する（ステップＳ２２）。
【００７９】
制御部３９は、図４（ｂ）に示すデータを参照し、ユーザが指定した指定周波数の補正値を読み出す（ステップＳ２３）。例えば、ユーザが指定した指定周波数を１ＧＨｚとすれば、ＤＡＣ出力調整部３９ｃは、ＶＣＯ１３の出力信号の周波数ｆｖが１ＧＨｚの補正値であるＶＤ１を読み出す。
【００８０】
そして、ＤＡＣ出力調整部３９ｃは、ＤＡＣ３１の入力電圧を調整することにより、ＤＡＣ３１の出力電圧がＶＤ１になるように調整する（ステップＳ２４）。
【００８１】
前述の処理によって、ＶＣＯ１３の出力信号の発振周波数ｆｖが目標周波数ｆｔの近傍にて安定する。
【００８２】
以上説明したように、本実施形態におけるプリチューン装置３０は、スイッチ制御部３９ａが第１の経路に切り替えた状態においてＡＤＣ３６によるＤＡＣ３１の出力電圧の測定値が周波数ごとに予め定められた電圧になるようＤＡＣ出力調整部３９ｃがＤＡＣ３１の出力電圧を調整し、ＡＤＣ３６は、スイッチ制御部３９ａが第２の経路に切り替えた状態において、ＤＡＣ出力調整部３９ｃによって調整された出力電圧を周波数に応じてＶＣＯ１３に印加するので、より正確なプリチューンを行うことができる。したがって、本実施形態におけるプリチューン装置３０は、動作安定化とロック時間の短縮化を図ることができる。
【００８３】
（第２実施形態）
続いて、本発明の第２実施形態としてのＰＬＬシンセサイザ２について図面を参照しながら説明する。なお、第１実施形態と同様の構成及び動作については適宜説明を省略する。
【００８４】
図６に示すように、本実施形態のＰＬＬシンセサイザ２が備える粗調整ループ４０は、ＶＣＯ１３、ローカル発振器１４、ミキサ１５、ローパスフィルタ１６、ループ内分周器１７、基準分周器１８、位相比較器１９、制御部２２、切換手段としてのスイッチ２３、２４、プリチューン装置３０を備える。
【００８５】
スイッチ２３、２４は、校正モードにおいて、ＶＣＯ１３の出力側とループ内分周器１７の入力側をミキサ１５を介さずに接続するようになっている。また、スイッチ２３、２４は、プリチューン実行モードにおいて、ＶＣＯ１３の出力側とミキサ１５の入力側を接続するとともに、ローパスフィルタ１６の出力側とループ内分周器１７の入力側を接続するようになっている。
【００８６】
なお、プリチューン装置３０の動作は、第１実施形態と同じであるので、その説明を省略する。
【００８７】
（第３実施形態）
続いて、本発明の第３実施形態としての信号分析装置５０について図面を参照しながら説明する。なお、第１及び第２実施形態と同様の構成及び動作については適宜説明を省略する。
【００８８】
図７に示すように、本実施形態の信号分析装置５０は、周波数掃引が可能なローカル信号Ｌを、ローカル信号発生器を構成する第１又は第２実施形態のＰＬＬシンセサイザ１又は２により生成して入力信号ＳＩＮとともにミキサ５２に与え、ミキサ５２の出力から所定の中間周波数帯の信号Ｍをフィルタ５３で抽出する周波数変換部５１と、入力信号ＳＩＮのうち、指定された観測帯域の信号成分が周波数変換部５１のフィルタ５３から時系列に出力されるように、ＰＬＬシンセサイザ１又は２のローカル信号Ｌの周波数掃引制御を行う掃引制御部５４と、周波数変換部５１の出力信号をサンプリングしてデジタルの信号列に変換するＡ／Ｄ変換器５５と、ローカル信号Ｌの周波数掃引中にＡ／Ｄ変換器５５から出力される信号列Ｄｍを記憶し、周波数対信号強度のスペクトラム特性を求める信号解析部５６と、信号解析部５６で得られたスペクトラム特性を波形表示する表示部５７と、を備える。ここで、周波数変換部５１は、周波数変換手段を構成する。掃引制御部５４は、掃引制御手段を構成する。信号解析部５６は、信号解析手段を構成する。表示部５７は、表示手段を構成する。
【００８９】
すなわち、入力信号ＳＩＮは、周波数変換部５１のミキサ５２に入力され、ＰＬＬシンセサイザ１又は２からのローカル信号Ｌとミキシングされ、その差又は和（以下の説明では差とする。）の周波数成分のうち、所定の中間周波帯の信号成分Ｍがフィルタ５３によって抽出される。
【００９０】
ここで、フィルタ５３の通過中心周波数をＦＩＦ、ローカル信号Ｌの周波数をＦＬとし、中間周波帯に変換しようとする解析対象信号の周波数ＦＩＮよりローカル周波数ＦＬが高い上側ヘテロダインでミキシングすると仮定すると、
ＦＬ  −  ＦＩＦ  ＝  ＦＩＮ
の関係が成り立つ。
【００９１】
ここで、例えば、ＦＩＦ＝８ＧＨｚとし、ローカル周波数ＦＬを８．１ＧＨｚから９ＧＨｚまで掃引すれば、解析対象信号の周波数ＦＩＮは、１００ＭＨｚから１ＧＨｚまで変化することになる。つまり、フィルタ５３からは、入力信号ＳＩＮのうち１００ＭＨｚから１ＧＨｚまでの信号成分がその元の周波数順に時系列に抽出されることになる。
【００９２】
なお、ここでは周波数変換を１回行う回路例を示しているが、実際には周波数変換部５１内で複数回の周波数変換処理（一般的には固定周波数のローカル信号による。）を行って、より低い周波数帯に変換している。
【００９３】
ＰＬＬシンセサイザ１又は２は、第１実施形態で述べたように、外部から与えられたデータに対応した周波数のローカル信号Ｌを出力できるように構成されており、そのローカル信号Ｌの周波数掃引は掃引制御部５４から入力される周波数データを順次更新することで行われる。
【００９４】
掃引制御部５４は、操作部５８によって指定された基準周波数（スタート周波数あるいはセンター周波数）、掃引幅（スパン）、取得サンプル数等に応じて、ローカル信号Ｌの周波数を所定ステップで掃引させるとともに、その各周波数の情報ｆを信号解析部５６に与える。
【００９５】
一方、周波数変換部５１から出力された信号Ｍは、Ａ／Ｄ変換器５５により所定のサンプリング周期（フィルタ５３の通過帯域の上限の２倍以上の周波数）でサンプリングされ、そのサンプリングで得られたデジタルの信号列Ｄｍが信号解析部５６に入力される。
【００９６】
信号解析部５６は、周波数掃引によって得られたデジタルの信号列Ｄｍと周波数情報ｆとを対応付けて受信して図示しないメモリに格納し、指定された帯域制限処理等を行って観測帯域内における周波数対信号強度Ｓ（ｆ）の特性、すなわちスペクトラム特性を求める。表示部５７は、信号解析部５６が求めたスペクトラム特性の波形を画面に表示する。
【００９７】
上記のように構成された本実施形態の信号分析装置５０は、動作安定化とロック時間の短縮化を図った第１又は第２実施形態のＰＬＬシンセサイザ１又は２を備えているため、精度良く入力信号のスペクトラム特性を求めることができる。
【００９８】
（第４実施形態）
続いて、本発明の第４実施形態としての信号発生装置６０について図面を参照しながら説明する。なお、第１及び第２実施形態と同様の構成及び動作については適宜説明を省略する。
【００９９】
図８に示すように、本実施形態の信号発生装置６０は、波形データ記憶部６１、ＤＡＣ６２及び６３、直交変調器６４、局部発振装置を構成する第１又は第２実施形態のＰＬＬシンセサイザ１又は２、自動レベル制御回路（ＡＬＣ）６５、操作部６６、設定部６７、ステップアッテネータ（ステップＡＴＴ）６８を備えている。
【０１００】
波形データ記憶部６１は、被試験装置を試験するための複数の試験信号データとして、デジタル値のベースバンドの波形データを記憶している。試験者は、操作部６６を操作し、設定部６７を介して、波形データ記憶部６１に記憶された試験信号データを選択して出力できるようになっている。試験信号データは、Ｉ相成分（同相成分）及びＱ相成分（直交成分）のベースバンドの波形データを含む。波形データは、例えば、図示しないＤＳＰ（Digital Signal Processor）によって生成される。なお、波形データ記憶部６１は、ベースバンド信号出力手段を構成する。
【０１０１】
ＤＡＣ６２、６３は、それぞれ、波形データ記憶部６１が出力するＩ相成分及びＱ相成分のデジタル値のベースバンド信号波形データをアナログ値に変換して直交変調器６４に出力するようになっている。
【０１０２】
ＰＬＬシンセサイザ１又は２は、設定部６７からの設定信号に基づいた局部発振周波数の局部発振信号を生成し、直交変調器６４に出力するように構成されている。ＰＬＬシンセサイザ１又は２は、局部発振信号生成手段を構成する。
【０１０３】
直交変調器６４は、ＤＡＣ６２からのＩ相成分及びＤＡＣ６３からのＱ相成分と、ＰＬＬシンセサイザ１又は２から入力した局部発振信号とを乗算することにより直交変調及び周波数変換を行って無線周波数の信号（ＲＦ信号）を生成してＡＬＣ６５に出力するようになっている。この直交変調器６４は、無線周波数信号生成手段を構成する。
【０１０４】
ＡＬＣ６５は、直交変調器６４の出力信号の電力レベルを所定の電力レベルに調整してステップＡＴＴ６８に出力するようになっている。ＡＬＣ６５が設定する電力レベルは、設定部６７からの設定信号によって設定されるようになっている。ＡＬＣ６５は、出力信号レベルを例えば０．１ｄＢ単位で調整できるものである。このＡＬＣ６５は、信号レベル設定手段を構成する。
【０１０５】
操作部６６は、試験者が試験条件及び試験手順に関する設定等を行うために操作するものであり、例えば、キーボード、ダイヤル又はマウスのような入力デバイス、これらを制御する制御回路等で構成される。試験者が設定する試験条件としては、例えば、波形データ記憶部６１に記憶された波形データ、ステップＡＴＴ６８が出力するＲＦ試験信号の出力レベル及び無線周波数等がある。
【０１０６】
設定部６７は、例えばマイクロコンピュータによって構成されており、装置全体の制御を行うようになっている。また、設定部６７は、試験者が操作部６６を操作して設定した各試験条件に基づき、各試験条件を設定する設定信号を波形データ記憶部６１、ＰＬＬシンセサイザ１又は２、ＡＬＣ６５、ステップＡＴＴ６８にそれぞれ出力し、各試験条件を設定するようになっている。
【０１０７】
ここで、ＡＬＣ６５に対する設定としては、例えば、ユーザが信号発生装置６０の出力レベルを−４０．２ｄＢｍに設定した場合、設定部６７は、ステップＡＴＴ６８の減衰量を３０ｄＢに設定し、ＡＬＣ６５に対し、出力信号レベルを−１０．２ｄＢｍに設定するための制御信号を出力する。
【０１０８】
ステップＡＴＴ６８は、各々の減衰量が予め定められた複数のアッテネータセクションを備え、各アッテネータセクションの減衰量の組み合わせにより、入力したＲＦ信号のレベルを所定の減衰量のステップで減衰することができるＡＴＴである。このステップＡＴＴ６８は、設定部６７からの設定信号によって設定された減衰量で入力信号を減衰し、試験者が所望する電力レベルのＲＦ試験信号を出力するようになっている。
【０１０９】
上記のように構成された本実施形態の信号発生装置６０は、動作安定化とロック時間の短縮化を図った第１又は第２実施形態のＰＬＬシンセサイザ１又は２を備えているため、信号純度のよいＲＦ試験信号を出力することができる。
【符号の説明】
【０１１０】
１、２  ＰＬＬシンセサイザ（ローカル信号発生器、局部発振信号生成手段）
１３  ＶＣＯ（電圧制御発振手段）
１４  ローカル発振器（周波数変換手段）
１５  ミキサ（周波数変換手段）
１６  ローパスフィルタ（周波数変換手段）
１７  ループ内分周器（ループ内分周手段）
１８  基準分周器（基準分周手段）
１９  位相比較器（位相比較手段）
２０  ＰＬＬ−ＩＣ
２１、２３、２４  スイッチ（切換手段）
３０  プリチューン装置（電圧設定装置）
３１  ＤＡＣ（電圧印加手段）
３２ａ  第１演算増幅器（第１の増幅器）
３２ｂ  第２演算増幅器（第２の増幅器）
３３  第１スイッチ（経路切替手段）
３４  第２スイッチ（経路切替手段）
３５  第３スイッチ（経路切替手段）
３６  ＡＤＣ（入力電圧測定手段）
３９ｃ  ＤＡＣ出力調整部（出力電圧調整手段）
５０  信号分析装置
５１  周波数変換部（周波数変換手段）
５２  ミキサ
５３  フィルタ
５４  掃引制御部（掃引制御手段）
５５  Ａ／Ｄ変換器
５６  信号解析部（信号解析手段）
５７  表示部（表示手段）
６０  信号発生装置
６１  波形データ記憶部（ベースバンド信号出力手段）
６４  直交変調器（無線周波数信号生成手段）
６５  ＡＬＣ（信号レベル設定手段）
６８  ステップＡＴＴ（ステップアッテネータ）
【図１】
0006034850.tif 000002
【図２】
0006034850.tif 000003
【図３】
0006034850.tif 000004
【図４】
0006034850.tif 000005
【図５】
0006034850.tif 000006
【図６】
0006034850.tif 000007
【図７】
0006034850.tif 000008
【図８】
0006034850.tif 000009
【図９】
0006034850.tif 000010