(57)【特許請求の範囲】
【請求項１】
低電源線（ＬＬ）と、
前記低電源線よりも高い電位が印加される高電源線（ＬＨ）と、
前記高電源線に接続された一端と、他端とを有する第１リアクトル（Ｌ３）と、
前記第１リアクトルの前記他端に接続された一端と、他端とを有する第２リアクトル（Ｌ１）と、
前記第１リアクトルの前記他端に接続された一端と、他端とを有する第３リアクトル（Ｌ２）と、
カソードと、前記第２リアクトルの前記他端に接続されたアノードとを有する第１ダイオード(Ｄ１)と、
カソードと、前記第３リアクトルの前記他端に接続されたアノードとを有する第２ダイオード(Ｄ２)と、
前記第２リアクトルの前記他端及び前記第１ダイオードの前記アノードと、前記低電源線との間に設けられる第１のスイッチング素子（Ｓ１）と、
前記第３リアクトルの前記他端及び前記第２ダイオードの前記アノードと、前記低電源線との間に設けられる第２のスイッチング素子（Ｓ２）と、
前記第１ダイオードの前記カソードと前記第２ダイオードの前記カソードとに接続される一端と、前記低電源線とに接続される他端とを有する第１コンデンサ（Ｃ）と、
前記第１リアクトルの前記他端に接続される一端と、前記低電源線に接続される他端とを有する第２コンデンサ（Ｃｆ）と、
を備え、
前記第２リアクトルのインダクタンス値（Ｌ）と、前記第３リアクトルのインダクタンス値（Ｌ）とは等しく、
前記第１リアクトルと第２リアクトルと前記第３リアクトルとは前記高電源線から見て同極性で誘導結合し、
前記第１リアクトルと前記第２リアクトルとの間の相互インダクタンスは、前記第１リアクトルと前記第３リアクトルとの間の相互インダクタンスに等しい、スイッチング電源回路（３）。
【請求項２】
前記第１リアクトルと第２リアクトルと前記第３リアクトルとは同じコアにおいて形成される、請求項１記載のスイッチング電源回路（３）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインダクタに関し、特にインターリーブで動作する一対の力率改善回路として採用できるスイッチング電源回路に関する。
【背景技術】
【０００２】
非特許文献１には、臨界モードかつインターリーブで動作する一対の力率改善回路（以下、単に「インターリーブ型力率改善回路」と称す）が開示されている。インターリーブ型力率改善回路では、昇圧型のチョッパ回路の一対が並列接続されており、リアクトル、ダイオード、スイッチング素子を有している。
【０００３】
非特許文献２には、インターリーブ型力率改善回路において、一対のリアクトルが誘導結合する場合について説明されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】喜多村  守、「１．５ｋＷの低ノイズ高調波対策電源を作れる臨界モード／インターリーブＰＦＣ  ＩＣ  Ｒ２Ａ２０１１２」、トランジスタ技術２００８年５月号、ＣＱ出版株式会社、2008年8月、第１７６頁乃至第１８４頁
【非特許文献２】Wei Wen and Yim-Shu Lee, “A Two-channel Interleaved Boost Converter with Reduced Core Loss and Copper Loss”,2004-35th Annual IEEE Power Electronics Specialists Conference,2004．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
インターリーブ型力率改善回路に入力する直流電流のリップル改善は、リアクトル損失の低減を招来する。非特許文献２では、インターリーブ型力率改善回路において、一対のリアクトルが同極性で誘導結合する場合の入力電流のリップル改善について示されているが、まだリップル改善の余地がある。
【０００６】
そこで、本願発明は、インターリーブ型力率改善回路を小型化しつつ、これに入力する直流電流のリップルを改善し、以てリアクトル損失を低減することを目的とする。
【課題を解決するための手段】
【０００７】
この発明にかかるスイッチング電源回路（３）は、低電源線（ＬＬ）と、高電源線（ＬＨ）と、第１リアクトル（Ｌ３）と、第２リアクトル（Ｌ１）と、第３リアクトル（Ｌ２）と、第１ダイオード(Ｄ１)と、第２ダイオード(Ｄ２)と、第１のスイッチング素子（Ｓ１）と、第２のスイッチング素子（Ｓ２）と、第１コンデンサ（Ｃ）と、第２コンデンサ（Ｃｆ）とを備える。
【０００８】
前記高電源線は、前記低電源線よりも高い電位が印加される。
【０００９】
前記第１リアクトルは、前記高電源線に接続された一端と、他端とを有する。前記第２リアクトルは、前記第１リアクトルの前記他端に接続された一端と、他端とを有する。前記第３リアクトルは、前記第１リアクトルの前記他端に接続された一端と、他端とを有する。
【００１０】
前記第１ダイオードは、カソードと、前記第２リアクトルの前記他端に接続されたアノードとを有する。前記第２ダイオードは、カソードと、前記第３リアクトルの前記他端に接続されたアノードとを有する。
【００１１】
前記第１のスイッチング素子は、前記第２リアクトルの前記他端及び前記第１ダイオードの前記アノードと、前記低電源線との間に設けられる。前記第２のスイッチング素子は、前記第３リアクトルの前記他端及び前記第２ダイオードの前記アノードと、前記低電源線との間に設けられる。
【００１２】
前記第１コンデンサは、前記第１ダイオードの前記カソードと前記第２ダイオードの前記カソードとに接続される一端と、前記低電源線とに接続される他端とを有する。前記第２コンデンサは、前記第１リアクトルの前記他端に接続される一端と、前記低電源線に接続される他端とを有する。
【００１３】
前記第２リアクトルのインダクタンス値（Ｌ）と、前記第３リアクトルのインダクタンス値（Ｌ）とは等しい。前記第１リアクトルと第２リアクトルと前記第３リアクトルとは前記高電源線から見て同極性で誘導結合する。前記第１リアクトルと前記第２リアクトルとの間の相互インダクタンスは、前記第１リアクトルと前記第３リアクトルとの間の相互インダクタンスに等しい。
【００１４】
望ましくは、前記第１リアクトルと前記第２リアクトルと前記第３リアクトルとは同じコアにおいて形成される。
【発明の効果】
【００１５】
この発明にかかるスイッチング電源回路によれば、第１リアクトルと第２コンデンサが、第２リアクトルと第３リアクトルに流れる高調波についてのバイパスを形成するので、高電源線と低電源線との間に供給される直流電流のリップルを削減し、かつ第１乃至第３のリアクトルにおけるリアクトルの損失を低減することができる。
【００１６】
また、スイッチング電源回路が小型化される。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態にかかるインターリーブ型力率改善回路の構成を示す回路図である。
【図２】インターリーブ型力率改善回路の特性を示すグラフである。
【図３】インターリーブ型力率改善回路の第１の参考例の構成を示す回路図である。
【図４】インターリーブ型力率改善回路の第２の参考例の構成を示す回路図である。
【発明を実施するための形態】
【００１８】
図３に示されるインターリーブ型力率改善回路５は、スイッチング素子Ｓ１，Ｓ２、ダイオードＤ１，Ｄ２、インダクタ９及びコンデンサＣを有している。コンデンサＣには並列に負荷４が接続されている。
【００１９】
整流回路２には交流電源１から交流の入力電流Ｉｉｎが入力する。整流回路２は入力電流Ｉｉｎを例えば全波整流してインダクタ９へと直流電流Ｉｄを供給する。
【００２０】
インダクタ９はリアクトルＬ１，Ｌ２を有している。リアクトルＬ１，Ｌ２はいずれも、高電源線ＬＨに接続された一端と、他端とを有する。
【００２１】
ダイオードＤ１のアノードはリアクトルＬ１の他端に接続され、ダイオードＤ２のアノードはリアクトルＬ２の他端に接続される。
【００２２】
スイッチング素子Ｓ１はリアクトルＬ１の他端及びダイオードＤ１のアノードと、低電源線ＬＬとの間に設けられる。スイッチング素子Ｓ２はリアクトルＬ２の他端及びダイオードＤ２のアノードと、低電源線ＬＬとの間に設けられる。
【００２３】
コンデンサＣは、ダイオードＤ１、Ｄ２の両方のカソードに接続される一端と、低電源線ＬＬに接続される他端とを有する。
【００２４】
インダクタ９において、黒丸はリアクトルＬ１，Ｌ２同士の誘導結合の極性を示す。リアクトルＬ１，Ｌ２同士は高電源線ＬＨから見て同極性で誘導結合する。リアクトルＬ１の黒丸とリアクトルＬ２の黒丸とは隣接して示されている。
【００２５】
リアクトルＬ１，Ｌ２の自己インダクタンス値はいずれも値Ｌであり、相互インダクタンス値Ｍで誘導結合する。
【００２６】
上述のように構成されたインターリーブ型力率改善回路３を臨界モード型のインターリーブ方式で駆動させるため、スイッチング素子Ｓ１，Ｓ２にはそれぞれ信号Ｇ１、Ｇ２が供給され、それぞれの導通／非導通が制御される。
【００２７】
具体的にはリアクトルＬ１，Ｌ２にそれぞれ流れる電流Ｉ１，Ｉ２を検出し、公知技術によってそれぞれが最小値を採るタイミングを検出する。コンデンサＣの両端電圧Ｖｄｃ及びその指令値Ｖｄｃ＊と上記の当該タイミングに基づいて制御部６がスイッチング信号Ｇ１，Ｇ２を生成すればよい。スイッチング信号Ｇ１，Ｇ２を生成し、当該信号Ｇ１、Ｇ２に基づいてインターリーブ型力率改善回路５を臨界モード型のインターリーブ方式で駆動させる技術は公知技術であるので、ここでは詳細な説明を割愛する。
【００２８】
図２（ａ）は、図３の回路に流れる直流電流Ｉｄ及び電流Ｉ１，Ｉ２の波形を示すグラフである。一対のリアクトルＬ１，Ｌ２が、直流電流Ｉｄを供給する整流回路２側からみて同極性で誘導結合する場合には、電流Ｉ１，Ｉ２の波形が下降する領域では、その傾斜が緩和される部分がある。これにより直流電流Ｉｄのリップルは低減する。
【００２９】
図４に示される回路では、図３に示された回路において、入力電流Ｉinの経路、即ち整流回路２と交流電源１との間にリアクトルＬ０が追加された構成を有している。かかるリアクトルＬ０には整流回路２を介して直流電流Ｉｄの変化を抑制する作用がある。しかしながら、インダクタ９が整流回路２よりもコンデンサＣ側にあるのに対して、リアクトルＬ０は整流回路２よりも交流電源１側にあるので、交流電源１側において別途に設ける必要があり、工程数の増加や回路全体の大型化を招いてしまう。
【００３０】
図１に示されるインターリーブ型力率改善回路３は、図３に示されたインターリーブ型力率改善回路５のインダクタ９をインダクタ１０に置換し、かつコンデンサＣｆを追加した構成を有する。
【００３１】
具体的には、インダクタ１０はリアクトルＬ１，Ｌ２，Ｌ３を有している。リアクトルＬ３の一端は高電源線ＬＨに接続される。リアクトルＬ１の一端及びリアクトルＬ２の一端は、いずれもリアクトルＬ３の他端に接続される。
【００３２】
ダイオードＤ１のアノードはリアクトルＬ１の他端に接続され、ダイオードＤ２のアノードはリアクトルＬ２の他端に接続される。
【００３３】
スイッチング素子Ｓ１は、リアクトルＬ１の他端及びダイオードＤ１のアノードと、低電源線ＬＬとの間に設けられる。スイッチング素子Ｓ２は、リアクトルＬ２の他端及びダイオードＤ２のアノードと、低電源線ＬＬとの間に設けられる。
【００３４】
コンデンサＣは、ダイオードＤ１のカソード及びダイオードのカソードと、低電源線ＬＬとの間に接続される。
【００３５】
コンデンサＣｆは、リアクトルＬ３の他端と、低電源線ＬＬとの間に接続される。
【００３６】
ここでリアクトルＬ１のインダクタンス値Ｌと、リアクトルＬ２のインダクタンス値Ｌとは等しい。そしてリアクトルＬ１，Ｌ２，Ｌ３は高電源線ＬＨから見て同極性で誘導結合する。リアクトルＬ１，Ｌ３の相互インダクタンスと、リアクトルＬ２，Ｌ３の相互インダクタンスとは等しい。リアクトルＬ１，Ｌ２，Ｌ３は、同一のコアに巻回されるコイルで形成することができる。
【００３７】
スイッチング信号Ｇ１，Ｇ２を生成し、当該信号Ｇ１、Ｇ２に基づいてインターリーブ型力率改善回路３を臨界モード型のインターリーブ方式で駆動させる技術は公知技術であるので、ここでは詳細な説明を割愛する。
【００３８】
図２（ｂ）は図１の回路に流れる直流電流Ｉｄ及び電流Ｉ１，Ｉ２の波形を示すグラフである。リアクトルＬ３とコンデンサＣｆとが、高電源線ＬＨと低電源線ＬＬとの間に供給される直流電流Ｉｄの高調波についてのバイパスを形成するので、直流電流Ｉｄのリップルが削減される。これにより第１乃至第３リアクトルにおけるリアクトル損失を低減することができる。
【００３９】
しかも、第１乃至第３リアクトルを一つのコアにおいて実現することができるので、インダクタ１０は、インダクタ９とリアクトルＬ０とを別個に設ける場合よりも小型化される。
【００４０】
図２（ｃ）は図２（ａ）における直流電流Ｉｄを電流Ｉｄ１として、図２（ｂ）における直流電流Ｉｄを電流Ｉｄ２として、それぞれの波形を示すグラフである。当該グラフにおいて電流Ｉｄ１よりも電流Ｉｄ２の方がリップルが低減されていることが理解される。
【００４１】
以上のように、非特許文献２等で示された一対のリアクトル同士が誘導結合している場合に比べて直流電流Ｉｄのリップルが低減される。しかも単に交流電源１側にリアクトルＬ０を用いる場合と比較して小型化できる。そしてリアクトルＬ１，Ｌ２，Ｌ３を同じコアにおいて形成すれば、より小型化できる。
【符号の説明】
【００４２】
ＬＬ  低電源線
ＬＨ  高電源線
Ｌ１，Ｌ２，Ｌ３  リアクトル
Ｄ１，Ｄ２  ダイオード
Ｓ１，Ｓ２  スイッチング素子
Ｃ，Ｃｆ  コンデンサ
【図１】
0005919804.tif 000002
【図２】
0005919804.tif 000003
【図３】
0005919804.tif 000004
【図４】
0005919804.tif 000005