(57)【特許請求の範囲】
【請求項１】
被試験装置に接続された電流制御素子を制御することにより、前記被試験装置から負荷電流を取り出す電子負荷装置において、
前記電流制御素子のドレインと前記被試験装置との間に挿入された一次巻線と、前記電流制御素子のゲートと前記電流制御素子の制御回路との間に挿入された第１の二次巻線とからなるトランスを備えたことを特徴とする電子負荷装置。
【請求項２】
前記トランスは、両端が抵抗を介して前記制御回路の入力に接続されて帰還回路を構成する第２の二次巻線をさらに有することを特徴とする請求項１に記載の電子負荷装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子負荷装置に関し、より詳細には、直流電源、電池などに接続され、直流電源、電池などから取り出す負荷電流を制御することができる電子負荷装置に関する。
【背景技術】
【０００２】
電子負荷装置は、直流電源、一次電池、二次電池、燃料電池などの被試験装置の出力特性等を試験するための装置であり、被試験装置に接続されて電流シンクとして機能する。電子負荷装置は、単純な抵抗器としての負荷だけでなく、一定時間間隔で負荷を変動させたり、交流が重畳された直流電流を負荷電流として取り出したり、被試験装置に対する様々な負荷の動作をシミュレートする装置である。
【０００３】
電子負荷装置は、被試験装置に接続された電流制御素子を制御することにより、被試験装置から負荷電流を取り出す。電流制御素子は、外部から制御が可能な定電流回路により制御されており、定電流回路の制御ループには、負荷電流変動時においても安定した周波数応答特性が求められている。しかしながら、電子負荷装置と被試験装置とを接続する負荷ケーブルのインダクタンスの影響により、応答速度が制限されるという問題があった。そこで、特許文献１においては、電子負荷装置内部の定電流回路における電流制御素子（電界効果トランジスタ：ＦＥＴ）のソースに、直列にインダクタンスを挿入することにより、このインピーダンスによる電流帰還によって周波数応答を改善することが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３１０６０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、電子負荷装置に使用する電流制御素子の順方向伝達アドミタンスは、負荷ケーブルのインダクタンス成分と電流制御素子の寄生容量でミラー効果が生じるため周波数応答が変化する。また、電流制御素子がＦＥＴの場合には、入力電圧によって寄生容量が変化するため、周波数応答が変化するという問題があった。
【課題を解決するための手段】
【０００６】
本発明の目的は、電流制御素子の順方向伝達アドミタンスが、負荷ケーブル、入力電圧からの影響を受けにくくして、周波数応答の帯域を広くした電子負荷装置を提供することにある。
【０００７】
本発明は、このような目的を達成するために、一実施態様は、被試験装置に接続された電流制御素子を制御することにより、前記被試験装置から負荷電流を取り出す電子負荷装置において、前記電流制御素子のドレインと前記被試験装置との間に挿入された一次巻線と、前記電流制御素子のゲートと前記電流制御素子の制御回路との間に挿入された第１の二次巻線とからなるトランスを備えたことを特徴とする。
【０００８】
前記トランスは、両端が抵抗を介して前記制御回路の入力に接続されて帰還回路を構成する第２の二次巻線をさらに有することもできる。
【発明の効果】
【０００９】
以上説明したように、本発明によれば、トランスにより電流制御素子の帰還回路を構成することにより、電流制御素子の電流ゲインを落として、電流制御素子が負荷ケーブルのインダクタンス成分による影響を受けにくくすることができる。
【図面の簡単な説明】
【００１０】
【図１】従来の定電流回路の電流制御素子の周波数応答を説明するための図である。
【図２】本発明の一実施形態にかかる定電流回路の電流制御素子の周波数応答を説明するための図である。
【図３】従来例の電子負荷装置の周波数応答を説明するための図である。
【図４】本発明の第１の実施形態にかかる電子負荷装置の周波数応答を説明するための図である。
【図５】本発明の第２の実施形態にかかる電子負荷装置の周波数応答を説明するための図である。
【図６】本発明の第３の実施形態にかかる電子負荷装置の周波数応答を説明するための図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
【００１２】
（本発明の原理）
上述したように、電子負荷装置の定電流回路に使用している電流制御素子の寄生容量と、負荷ケーブルのインダクタンス成分とにより周波数応答が変化する。図１を参照して、従来の定電流回路の電流制御素子の周波数応答を説明する。図１（ａ）に測定回路を示す。電流制御素子（ＦＥＴ）Ｍ１のドレインには、負荷ケーブルの等価回路としてのインダクタンスＬ１と被試験装置Ｖ１とが直列に接続されている。電流制御素子Ｍ１のソースは接地され、ゲートには、制御交流源Ｖ３と制御直流源Ｖ５とが直列に接続されている。
【００１３】
図１（ｂ）に、インダクタンスＬ１を１００ｎＨ、１μＨ、１０μＨ、１００μＨと変化させ、被試験装置Ｖ１により負荷電流を制御した場合の電流制御素子Ｍ１ソース電流周波数応答を示す。負荷ケーブルＬ１のインダクタンス成分と電流制御素子Ｍ１の寄生容量とにより、電流制御素子Ｍ１の周波数特性が変化していることがわかる。
【００１４】
定電流回路によって負荷電流を制御する電子負荷装置の電流制御素子を、図１（ａ）の構成で制御した場合、定電流回路の一巡のループ特性が変化することになる。また、電流制御素子の寄生容量と負荷ケーブルのインダクタンス成分とにより共振が発生する場合もあり、定電流回路の一巡のループ特性が不安定となる。定電流回路を安定に動作させるためには、負荷ケーブルの影響を考慮して、定電流回路の応答を遅くする必要がある。
【００１５】
図２を参照して、本発明の一実施形態にかかる定電流回路の電流制御素子の周波数応答を説明する。図２（ａ）に測定回路を示す。電流制御素子（ＦＥＴ）Ｍ２のドレインには、トランスＴ１の一次巻線Ｌ２（ａ−ａ’）と、負荷ケーブルの等価回路としてのインダクタンスＬ１と被試験装置Ｖ１とが直列に接続されている。電流制御素子Ｍ２のソースは接地され、ゲートには、トランスＴ１の二次巻線Ｌ３（ｂ−ｂ’）と、制御交流源Ｖ３と制御直流源Ｖ５とが直列に接続されている。トランスＴ１の結合係数は０．９である。
【００１６】
このような構成により、電流制御素子Ｍ２のドレイン電流ＩｄとトランスＴ１のインダクタンス成分とにより発生する電圧を、電流制御素子Ｍ２を制御するゲート電圧に帰還をかける。これにより、電流制御素子Ｍ２の電流ゲインを落として、電流制御素子Ｍ２が負荷ケーブルのインダクタンス成分による影響を受けにくくする。
【００１７】
図２（ｂ）に、インダクタンスＬ１を１００ｎＨ、１μＨ、１０μＨ、１００μＨと変化させ、被試験装置Ｖ４により負荷電流を制御した場合の電流制御素子Ｍ２ソース電流周波数応答を示す。図１（ｂ）と比較すると、周波数特性の変化小さく、共振が生じていないことがわかる。
【００１８】
ここで、トランスＴ１は、電流制御素子の寄生容量と負荷ケーブルのインダクタンス成分とにより共振が生じない、または、共振が生じた場合でも十分に電流ゲインが小さくなるようにＬ２、Ｌ３で構成されるインダクタンス値が設定される。
【００１９】
一次巻線（ａ−ａ’）と二次巻線（ｂ−ｂ’）の巻き数が等しく、インダクタンス値をＬ、結合係数をＫ、電流制御素子Ｍ２の順方向アドミタンスをｙｆｓとすると、トランスＴ１を挿入した回路の電流増幅率は、
【００２０】
【数１】
0005843953.tif 000002
【００２１】
で表される。ここで、Ｉｄは、電流制御素子Ｍ２のドレイン電流、Ｖｇは、制御電圧である。式（１）を用いて、トランスＴ１のパラメータ（インダクタンスＬ、結合係数Ｋ）から求められた電流増幅率を用いて、定電流回路を外部から制御する。
【００２２】
（従来例）
図３を参照して、従来例の電子負荷装置の周波数応答を説明する。図３（ａ）に電子負荷装置の定電流回路を示す。電流制御素子（ＦＥＴ）Ｍ１のドレインには、負荷ケーブルの等価回路としてのインダクタンスＬ１と被試験装置Ｖ１とが直列に接続されている。電流制御素子Ｍ１のソースはシャント抵抗Ｒ１を介して接地され、抵抗Ｒ３、Ｒ４を介して負荷電流に応じた電圧を演算増幅器Ｕ１の入力に帰還している。電流制御素子Ｍ１のゲートは、制御交流源Ｖ３を介して演算増幅器Ｕ１の出力に接続されている。演算増幅器Ｕ１の一方の入力には、抵抗Ｒ５を介して制御直流源Ｖ５が接続され、他方の入力は、抵抗Ｒ６を介して接地されている。
【００２３】
図３（ｂ）に、インダクタンスＬ１を１００ｎＨ、１μＨ、１０μＨ、１００μＨと変化させた場合の定電流回路ループ特性を示す。図１（ｂ）と同様に、電流制御素子の寄生容量と負荷ケーブルのインダクタンス成分とにより共振が発生し、ループ利得にピークが生じていることがわかる。電流制御素子Ｍ１が共振状態になったとき負帰還ループの位相が急変するので、この定電流回路を安定した負帰還とするためには、共振周波数より低い周波数において、ループ利得を０ｄｂ以下にする必要がある。そのためには、演算増幅器Ｕ１の入出力に接続されている容量Ｃ１の値を大きくして、演算増幅器Ｕ１の周波数帯域を落とすことになる。図３（ｂ）を参照すると、ループ利得のピークは約４０ｄＢであり、安定して動作させるためには、演算増幅器Ｕ１の周波数帯域を１／１００以下にする必要があり、実用的な周波数応答の帯域を得ることができない。
【００２４】
（第１の実施形態）
図４を参照して、本発明の第１の実施形態にかかる電子負荷装置の周波数応答を説明する。図４（ａ）に電子負荷装置の定電流回路を示す。電流制御素子（ＦＥＴ）Ｍ１のドレインには、トランスＴ１の一次巻線Ｌ１と、負荷ケーブルの等価回路としてのインダクタンスＬ４と被試験装置Ｖ１とが直列に接続され、電流制御素子Ｍ１のソースはシャント抵抗Ｒ１を介して接地されている。電流制御素子Ｍ１の制御回路としての定電流回路は、以下のように構成されている。シャント抵抗Ｒ１に接続された帰還抵抗Ｒ３、Ｒ４を介して負荷電流に応じた電圧を演算増幅器Ｕ１の入力に帰還している。電流制御素子Ｍ１のゲートは、トランスＴ１の二次巻線Ｌ２と制御交流源Ｖ３とを介して演算増幅器Ｕ１の出力に接続されている。演算増幅器Ｕ１の一方の入力には、抵抗Ｒ５を介して制御直流源Ｖ５が接続され、他方の入力は、抵抗Ｒ６を介して接地されている。トランスＴ１の結合係数は０．９であり、電流制御素子Ｍ１の帰還回路を構成する。
【００２５】
図４（ｂ）に、インダクタンスＬ４を１００ｎＨ、１μＨ、１０μＨ、１００μＨと変化させた場合の定電流回路ループ特性を示す。電流制御素子の帰還回路は一次遅れ系となるため、演算増幅器Ｕ１の利得を一次遅れ系とすると、ループ利得は二次遅れ系となる。安定な負帰還とするためには、演算増幅器Ｕ１の入出力の間に容量Ｃ１と位相補正のための抵抗Ｒ２とを挿入し、演算増幅器Ｕ１の周波数応答の位相を戻し、ループ利得を一次遅れ系とする。このような構成により、ループ利得は負荷ケーブル（インダクタンスＬ４）の影響をほとんど受けることなく、十分な位相余裕を得ることができる。従来例の図３（ｂ）と比較すると、周波数特性の変化小さく、共振が生じていないことがわかる。
【００２６】
（第２の実施形態）
図５を参照して、本発明の第２の実施形態にかかる電子負荷装置の周波数応答を説明する。図４（ａ）に示した電子負荷装置の定電流回路において、電流制御素子Ｍ１に電流帰還をかけるトランスＴ１のインダクタンスＬ１、Ｌ２と、演算増幅器Ｕ１の入出力間の容量Ｃ１とを変更した。具体的には、インダクタンスＬ１、Ｌ２を５００ｎＨから１００ｎＨに、容量Ｃ１を３００ｐＦから３３ｐＦに変更した。なお、抵抗Ｒ２は１０ｋΩで変更していない。図５（ａ）に、インダクタンスＬ４を１００ｎＨ、１μＨ、１０μＨ、１００μＨと変化させた場合の定電流回路ループ特性を示す。演算増幅器Ｕ１の帰還抵抗Ｒ３と位相補正のための抵抗Ｒ２とにより決まる利得を、高い周波数帯域でも維持するため、演算増幅器Ｕ１は広帯域の増幅器が必要となる。ここでは、演算増幅器Ｕ１のＧＢ積＝２００ＭＨｚである。
【００２７】
比較のために、図５（ｂ）に、ＧＢ積＝２０ＭＨｚの演算増幅器Ｕ１を用いて、インダクタンスＬ４を１００ｎＨ、１μＨ、１０μＨ、１００μＨと変化させた場合の定電流回路ループ特性を示す。演算増幅器Ｕ１のＧＢ積が小さいと、ループゲインが０ｄＢとなる際に位相が遅れ、位相余裕が少なくなり不安定となりやすい。また、電子負荷装置の定電流回路に使用する演算増幅器は、電流設定精度を確保するため、温度ドリフトが小さいものが望ましい。しかしながら、温度ドリフトが小さくＧＢ積の高い演算増幅器は一般的に高価である。
【００２８】
（第３の実施形態）
図６を参照して、本発明の第３の実施形態にかかる電子負荷装置の周波数応答を説明する。図６（ａ）に電子負荷装置の定電流回路を示す。電流制御素子（ＦＥＴ）Ｍ１のドレインには、トランスＴ１の一次巻線Ｌ２（ａ−ａ’）と、負荷ケーブルの等価回路としてのインダクタンスＬ４と被試験装置Ｖ１とが直列に接続され、電流制御素子Ｍ１のソースはシャント抵抗Ｒ１を介して接地されている。電流制御素子Ｍ１の制御回路としての定電流回路は、以下のように構成されている。シャント抵抗Ｒ１に接続された帰還抵抗Ｒ３、Ｒ４を介して負荷電流に応じた電圧を演算増幅器Ｕ１の入力に帰還している。電流制御素子Ｍ１のゲートは、トランスＴ１の二次巻線Ｌ１（ｂ−ｂ’）と制御交流源Ｖ３とを介して演算増幅器Ｕ１の出力に接続されている。演算増幅器Ｕ１の一方の入力には、抵抗Ｒ５を介して制御直流源Ｖ５が接続され、他方の入力は、抵抗Ｒ２を介して接地されている。さらに、トランスＴ１の二次巻線Ｌ３（ｃ−ｃ’）を帰還抵抗Ｒ６、Ｒ７を介して演算増幅器Ｕ１の入力に接続し、帰還回路を構成している。トランスＴ１の結合係数は０．９であり、電流制御素子Ｍ１の帰還回路を構成する。
【００２９】
演算増幅器Ｕ１にもトランスＴ１から帰還をかけることにより、第１の実施形態の図４（ａ）に示した位相補正のための抵抗Ｒ２と同様の効果を奏する。この構成によれば、演算増幅器Ｕ１が広帯域でなくても位相遅れが少ないループ特性を得ることができる。図６（ｂ）に、ＧＢ積＝２０ＭＨｚの演算増幅器Ｕ１を用いて、インダクタンスＬ４を１００ｎＨ、１μＨ、１０μＨ、１００μＨと変化させた場合の定電流回路ループ特性を示す。第２の実施形態と比較すると、位相特性が改善され、第１の実施形態と同程度の特性が得られることがわかる。
【符号の説明】
【００３０】
Ｍ１，Ｍ２  流制御素子（ＦＥＴ）
Ｌ１〜Ｌ４  インダクタンス
Ｃ１  容量
Ｒ１〜Ｒ７  抵抗
Ｖ１  被試験装置
Ｖ３  制御交流源
Ｖ５  制御直流源
【要約】      （修正有）【課題】電流制御素子の順方向伝達アドミタンスが、負荷ケーブル、入力電圧からの影響を受けにくくして、周波数応答の帯域を広くした電子負荷装置を提供する。【解決手段】被試験装置Ｖ１に接続された電流制御素子Ｍ１を制御することにより、前記被試験装置から負荷電流を取り出す電子負荷装置において、前記電流制御素子のドレインと前記被試験装置との間に挿入された一次巻線Ｌ１と、前記電流制御素子のゲートと前記電流制御素子の制御回路との間に挿入された第１の二次巻線Ｌ２とからなるトランスを備えた。【選択図】図４【図１】
0005843953.tif 000003
【図２】
0005843953.tif 000004
【図３】
0005843953.tif 000005
【図４】
0005843953.tif 000006
【図５】
0005843953.tif 000007
【図６】
0005843953.tif 000008