(57)【特許請求の範囲】
【請求項１】
発光ダイオードと、前記発光ダイオードを駆動する第１駆動トランジスタを含み、前記発光ダイオードに接続される第１の導電経路と、前記第１駆動トランジスタに接続される容量素子と、前記発光ダイオードに接続され、前記第１の導電経路とは異なる第２の導電経路と、を備えた複数の画素回路を有する画像表示装置の駆動方法において、
前記容量素子の両端に前記第１駆動トランジスタの閾値電圧より高い第１電圧を印加する電圧印加工程と、
前記第１の導電経路及び前記第２の導電経路を介して前記発光ダイオードに逆バイアスを印加するように電荷を同時に供給し、前記発光ダイオードに電荷を蓄積する電荷蓄積工程と、
前記発光ダイオードと前記容量素子とを電気的に接続し、前記発光素子および前記容量素子に蓄積された電荷を放電することにより、前記容量素子の両端に印加される電圧を前記第１駆動トランジスタの閾値電圧に設定する第１設定工程と、
前記容量素子の両端に印加される電圧を前記第１駆動トランジスタの前記閾値電圧よりも高い第２電圧に設定する第２設定工程と、
前記第２電圧に基づいて前記第１駆動トランジスタを駆動することにより、前記発光ダイオードおよび前記第１の導電経路へ通電を行い、前記発光ダイオードを発光させる発光工程と、
を備え、
前記第１の導電経路及び前記第２の導電経路は、共通の電源線（Ｌｖｓ）と接続され、
前記第２の導電経路は、第２駆動トランジスタを含み、前記発光ダイオードに対して順方向に電流が流れる際に、該第２駆動トランジスタのゲート電極が該第２駆動トランジスタのソース電極と電気的に接続されており、前記発光ダイオードに対して逆方向に電流が流れる際に、該第２駆動トランジスタのゲート電極が該第２駆動トランジスタのドレイン電極と電気的に接続されており、
前記電荷蓄積工程は、前記発光工程よりも前に実行される、
画像表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば有機ＥＬディスプレイ装置等の画像表示装置に関する。
【背景技術】
【０００２】
従来から、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する有機ＥＬ（Electroluminescence）素子を用いた画像表示装置が提案されている。
【０００３】
この種の画像表示装置では、例えばアモルファスシリコンや多結晶シリコン等で形成された薄膜トランジスタ（Thin Film Transistor : 以下「ＴＦＴ」という）や有機ＥＬ素子の一つである有機発光ダイオード（Organic Light Emitting Diode : 以下「ＯＬＥＤ」という）などが各画素を構成しており、各画素がマトリックス状に配置されている。各画素における発光輝度の制御は、例えば、各画素の有機発光ダイオードに流れる電流量を駆動トランジスタによって調整することにより行われている（例えば、特許文献１参照）。このとき、駆動トランジスタは、有機発光ダイオードに直列に接続され、駆動トランジスタに流れる電流を調整することにより、有機発光ダイオードに流れる電流を制御している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−０９９７１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、駆動トランジスタは、比較的大きな電流が流れるため、時間が経つと特性が劣化する、いわゆる経時劣化が大きくなる。この場合、画素間で駆動トランジスタの特性バラツキが大きくなり、例えば、画素間で駆動トランジスタの閾値電圧（Ｖｔｈ）のバラツキが大きくなる。このように閾値電圧のバラツキが大きいと、各駆動トランジスタに対して閾値電圧の補償をしても、そのバラツキを十分に補償できず、画素間で発光輝度にムラが生じる可能性がある。
【０００６】
よって、画素間の輝度ムラがより低減された画像表示装置が求められている。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る画像表示装置の駆動方法は、発光ダイオードと、前記発光ダイオードを駆動する駆動トランジスタを含み、前記発光ダイオードに接続される第１の導電経路と、前記駆動トランジスタに接続される容量素子と、前記発光ダイオードに接続され、前記第１の導電経路とは異なる第２の導電経路と、を備えた複数の画素回路を有する画像表示装置の駆動方法において、前記容量素子の両端に前記駆動トランジスタの閾値電圧より高い第１電圧を印加する電圧印加工程と、前記第２の導電経路を介して前記発光ダイオードに逆バイアスを印加するように電荷を供給し、前記発光ダイオードに電荷を蓄積する電荷蓄積工程と、前記発光ダイオードと前記容量素子とを電気的に接続し、前記発光素子および前記容量素子に蓄積された電荷を放電することにより、前記容量素子の両端に印加される電圧を前記駆動トランジスタの閾値電圧に設定する第１設定工程と、前記容量素子の両端に印加される電圧を前記駆動トランジスタの前記閾値電圧よりも高い第２電圧に設定する第２設定工程と、前記第２電圧に基づいて前記駆動トランジスタを駆動することにより、前記発光ダイオードおよび前記第１の導電経路へ通電を行い、前記発光ダイオードを発光させる発光工程とを備える。
【０００８】
本発明の一態様に係る画像表示装置は、発光ダイオードと、前記発光ダイオードを駆動する駆動トランジスタを含み、前記発光ダイオードに接続される第１の導電経路と、前記駆動トランジスタに接続される容量素子と、前記発光ダイオードに接続され、前記第１の導電経路とは異なる第２の導電経路とを備えた複数の画素回路を有する。前記第２の導電経路を介して電流が流れることにより、前記発光ダイオードに逆バイアスが印加される。
【発明の効果】
【０００９】
本発明の一態様に係る画像表示装置によれば、画素間の輝度ムラがより低減された画像表示装置を実現することができる。
【００１０】
本発明の一態様に係る画像表示装置の駆動方法によれば、画像表示装置における画素間の輝度ムラを低減することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施の形態による画像表示装置の１画素を構成する画素回路の回路図である。
【図２】有機ＥＬ素子を発光させる際の駆動波形を示すタイミングチャートである。
【図３】Ｃｓ初期化期間Ｐ１での画素回路における電流の流れを示す図である。
【図４】準備期間Ｐ２での画素回路における電流の流れを示す図である。
【図５】Ｖｔｈ補償期間Ｐ３での画素回路における電流の流れを示す図である。
【図６】書き込み期間Ｐ４での画素回路における電流の流れを示す図である。
【図７】素子初期化期間Ｐ５での画素回路における電流の流れを示す図である。
【図８】発光期間Ｐ６での画素回路における電流の流れを示す図である。
【図９】本発明の第２の実施の形態による画像表示装置の１画素を構成する画素回路の回路図である。
【図１０】有機ＥＬ素子を発光させる際の駆動波形を示すタイミングチャートである。
【図１１】Ｃｓ初期化期間Ｐ１での画素回路における電流の流れを示す図である。
【図１２】準備期間Ｐ２での画素回路における電流の流れを示す図である。
【図１３】Ｖｔｈ補償期間Ｐ３での画素回路における電流の流れを示す図である。
【図１４】書き込み期間Ｐ４での画素回路における電流の流れを示す図である。
【図１５】素子初期化期間Ｐ５での画素回路における電流の流れを示す図である。
【図１６】発光期間Ｐ６での画素回路における電流の流れを示す図である。
【図１７】画素回路群の構成例を示す模式的な図である。
【図１８】画像表示装置の概観を示す模式的な図である。
【発明を実施するための形態】
【００１２】
以下に、添付の図面を参照して、本発明の実施の形態について説明する。
（第１の実施の形態）
＜画素回路の構成＞
図１は、本発明の第１の実施の形態による画像表示装置の１画素を構成する画素回路の回路図である。図１に示すように、画素回路７Ａは、有機ＥＬ素子（ＯＬＥＤ）１、第１駆動トランジスタ２、閾値（Ｖｔｈ）補償用トランジスタ３、コンデンサ４、および第２駆動トランジスタ５を備える。
【００１３】
有機ＥＬ素子１は、有機物などで構成され、発光層を流れる電流の量（電流量）によって発光輝度が変化する発光素子である。この有機ＥＬ素子１は、アノード電極１ａとカソード電極１ｂとを有する発光ダイオードであり、アノード電極１ａは、給電線のうちで有機ＥＬ素子１の発光時に高電位側となる電源線としてのＶＤＤ線Ｌｖｄに対して電気的に接続される。一方、カソード電極１ｂは、給電線のうちで有機ＥＬ素子１の発光時に低電位側となる電源線としてのＶＳＳ線Ｌｖｓに対して第１駆動トランジスタ２を介して電気的に接続される。また、有機ＥＬ素子は、発光時と逆の電圧が印加されるとコンデンサとして機能する。そこで、図１では、これを、有機ＥＬ素子１の両電極間に接続された有機ＥＬ素子容量１ｃ（以下、「素子コンデンサ１ｃ」ともいう。）として等価的に表す。また、有機ＥＬ素子容量１ｃの容量（ＥＬ素子容量）を所定値Ｃｏとする。
【００１４】
第１駆動トランジスタ２は、有機ＥＬ素子１に対して電気的に直列に接続され、有機ＥＬ素子１における電流量を調整することで有機ＥＬ素子１の発光輝度を制御するトランジスタである。ここでは、第１駆動トランジスタ２は、キャリアが電子であるタイプ（ｎ型）のＭＩＳ(Metal Insulator Semiconductor）構造を採用した電界効果トランジスタ（FET:Field Effect Transistor）の一種である薄膜トランジスタ（TFT：Thin Film Transistor）、すなわちｎ−ＭＩＳＦＥＴＴＦＴによって構成される。
【００１５】
この第１駆動トランジスタ２は、第１から第３電極２ｄｓ，２ｓｄ，２ｇを有している。第１電極２ｄｓは、有機ＥＬ素子１のカソード電極１ｂに対して電気的に接続され、有機ＥＬ素子１が発光する際、すなわち有機ＥＬ素子１に対して順方向の電流が流れる際にドレイン電極（以下「ドレイン」と略称することもある）として機能する。一方、有機ＥＬ素子１に対して逆方向に電流が流れる際には、逆にソース電極（以下「ソース」と略称することもある）として機能する。また、第２電極２ｓｄは、ＶＳＳ線Ｌｖｓに対して電気的に接続され、有機ＥＬ素子１に対して順方向の電流が流れる際にソース電極（ソース）として機能する。一方、有機ＥＬ素子１に対して逆方向に電流が流れる際には、逆にドレイン電極（ドレイン）として機能する。更に、第３電極２ｇは、いわゆるゲート電極（以下「ゲート」と略称することもある）であり、コンデンサ４の一方の電極４ａに対して電気的に接続される。
【００１６】
また、第１駆動トランジスタ２では、第３電極２ｇに印加される電位、より詳細には第１電極２ｄｓまたは第２電極２ｓｄと第３電極２ｇとの間（すなわちゲートとソースとの間）に印加される電圧値が調整されることで、第１電極２ｄｓと第２電極２ｓｄとの間（以下「第１−２電極間」とも称する）において流れる電流の量（電流量）が調整される。そして、この第３電極（ゲート）２ｇに印加される電位により、第１駆動トランジスタ２は、第１−２電極間（すなわちドレインとソースとの間）において電流が流れ得る状態（導通状態）と、電流が流れ得ない状態（非導通状態）とに選択的に設定される。
【００１７】
Ｖｔｈ補償用トランジスタ３は、第１駆動トランジスタ２が通電状態となる場合の、第１駆動トランジスタ２の第２電極２ｓｄに対する第３電極２ｇの電位の下限値（所定の閾値電圧Ｖｔｈ）を検出するとともに、第１駆動トランジスタ２のゲート電圧を、閾値電圧Ｖｔｈ（以下「閾値Ｖｔｈ」と略称する）に調整するトランジスタである。なお、ここでは、Ｖｔｈ補償用トランジスタ３も、第１駆動トランジスタ２と同様にｎ−ＭＩＳＦＥＴＴＦＴによって構成される。
【００１８】
このＶｔｈ補償用トランジスタ３は、第４から第６電極３ｄｓ，３ｓｄ，３ｇを有している。第４電極３ｄｓは、第１駆動トランジスタ２の第１電極２ｄｓと有機ＥＬ素子１のカソード電極１ｂとを電気的に接続する配線に対して導電可能に接続される。すなわち、第４電極３ｄｓは、第１駆動トランジスタ２の第１電極２ｄｓに対して電気的に接続される。また、第５電極３ｓｄは、接続点Ｔ１において、第１駆動トランジスタ２の第３電極（ゲート）２ｇとコンデンサ４とを電気的に接続する配線に対して導電可能に接続される。すなわち、第１駆動トランジスタ２のゲート２ｇおよびコンデンサ４の一方の電極４ａに対して電気的に接続される。更に、第６電極３ｇは、いわゆるゲート電極であり、走査信号線Ｌｓｓに対して電気的に接続される。
【００１９】
また、Ｖｔｈ補償用トランジスタ３では、第６電極３ｇに印加される電位、より具体的には第４電極３ｄｓまたは第５電極３ｓｄと第６電極３ｇとの間（すなわちゲートとソースとの間）に印加される電圧値が調整されることで、第４電極３ｄｓと第５電極３ｓｄとの間（以下「第４−５電極間」とも称する）において流れる電流の量（電流量）が調整される。そして、この第６電極（ゲート）３ｇに印加される電位により、Ｖｔｈ補償用トランジスタ３は、第４−５電極間（ドレインとソースとの間）において電流が流れ得る状態（導通状態）と、電流が流れ得ない状態（非導通状態）とに選択的に設定される。
【００２０】
ここで、有機ＥＬ素子１は、電流値によって発光輝度が制御されるため、発光時における第１駆動トランジスタ２のゲート電圧のゆらぎに対して、発光輝度が敏感に変動する。特に、第１駆動トランジスタ２がアモルファスシリコンを用いて構成された場合には、第１駆動トランジスタ２ごとに閾値Ｖｔｈが異なる傾向にある。これは、主に、第１駆動トランジスタ２のいわゆる製造バラツキと、画像表示装置を使用している間に個々の第１駆動トランジスタ２が経時変化してしまうことによるバラツキに起因する。よって、画素毎に異なる閾値Ｖｔｈを補償する機能（Ｖｔｈ補償機能）を持たせないと、所望の発光輝度と実際の発光輝度との間に若干の乖離が生じ、結果として画素間で発光輝度のムラが生じてしまう。
【００２１】
そこで、Ｖｔｈ補償用トランジスタ３は、発光前において各画素ごとに第１駆動トランジスタ２のゲート電圧を閾値Ｖｔｈに合わせることで、第１駆動トランジスタ２における閾値Ｖｔｈのばらつきを補償するＶｔｈ補償機能を実現するために設けられている。
【００２２】
コンデンサ４は、第１駆動トランジスタ２の第３電極２ｇに対して電気的に接続される第７電極４ａと、画像信号線Ｌｉｓに対して電気的に接続される第８電極４ｂとを備えて構成されている。なお、コンデンサ４の保持容量を所定値Ｃｓとする。
【００２３】
第２駆動トランジスタ５は、第９から第１１電極５ｄｓ，５ｓｄ，５ｇを有している。第９電極５ｄｓは、第１駆動トランジスタ２の第１電極２ｄｓ、Ｖｔｈ補償トランジスタ３の第４電極３ｄｓ、および有機ＥＬ素子１に対して電気的に接続される。第９電極５ｄｓは、有機ＥＬ素子１に対して順方向の電流が流れる際にドレイン電極（ドレイン）として機能する。また、第１０電極５ｓｄは、ＶＳＳ線Ｌｖｓに対して電気的に接続され、有機ＥＬ素子１に対して順方向の電流が流れる際にソース電極（ソース）として機能する。
【００２４】
さらに、第１１電極５ｇは、いわゆるゲート電極（ゲート）であり、第１０電極５ｓｄに対して電気的に接続される。これにより、第２駆動トランジスタ５については、第１０電極５ｓｄに第９電極５ｄｓよりも高い電位が印加されると、第１０電極５ｓｄから第９電極５ｄｓに電流が流れる。一方、第９電極５ｄｓに第１０電極５ｓｄより高い電位が印加されても、第９電極５ｄｓから第１０電極５ｓｄに電流は流れない。
【００２５】
＜有機ＥＬ素子の発光に関する駆動方法＞
図２は、有機ＥＬ素子１を発光させる際の信号波形（駆動波形）を示すタイミングチャートである。図２では、横軸が時刻を示し、上から順に、ＶＤＤ線Ｌｖｄに印加される電位（電位Ｖｄｄ）、ＶＳＳ線Ｌｖｓに印加される電位（電位Ｖｓｓ）、走査信号線Ｌｓｓに印加される信号の電位（電位Ｖｌｓ）、画像信号線Ｌｉｓに印加される信号の電位（電位Ｖｌｉｓ）、の波形が示されている。
【００２６】
また、図２では、有機ＥＬ素子１を１回発光させるための駆動波形が示されており、１回の発光に係る期間は、時間順次に、Ｃｓ初期化期間Ｐ１（時刻ｔ１１〜ｔ１２）、準備期間Ｐ２（時刻ｔ１２〜ｔ１３）、Ｖｔｈ補償期間Ｐ３（時刻ｔ１３〜ｔ１４）、書込期間Ｐ４（時刻ｔ１４〜ｔ１５）、素子初期化期間Ｐ５（時刻ｔ１５〜ｔ１６）、および発光期間Ｐ６（時刻ｔ１６〜）を備えて構成される。なお、書込期間Ｐ４における電位Ｖｌｉｓは、各有機ＥＬ素子１の発光輝度によって決まる任意の値であるため、図２では、当該電位が存在し得る範囲に斜線ハッチングが便宜的に付されている。
【００２７】
図３から図８は、画像表示装置を駆動させる際に、画素回路７Ａに着目して、各期間Ｐ１〜Ｐ６において発生する画素回路７Ａの電流の流れを例示する図である。図３から図８では、画素回路７Ａにおける給電線以外の回路のうち、電流の流れに寄与する回路は太線で示され、電流の流れにほとんど寄与しない回路は細線で示されている。
【００２８】
以下、図２および図３から図８を適宜参照しつつ、画像表示装置の駆動方法について説明する。
【００２９】
○Ｃｓ初期化期間Ｐ１：
図３では、Ｃｓ初期化期間Ｐ１（以下適宜「期間Ｐ１」と略する）での画素回路７Ａにおける電流の流れが例示されている。
【００３０】
期間Ｐ１では、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにそれぞれ所定の正の高電位Ｖｄｄ（例えば１５Ｖ）が印加され、全走査信号線Ｌｓｓに所定の正の高電位ＶｇＨ（例えば１５Ｖ）が印加され、画像信号線Ｌｉｓに所定の基準電位（ここでは０Ｖ）が印加される。
【００３１】
このとき、Ｖｔｈ補償用トランジスタ３については、走査信号線Ｌｓｓにおける高電位ＶｇＨの印加により、第６電極（ゲート）３ｇに高電位ＶｇＨに応じた正電位が印加され、導通状態となる。一方、第１駆動トランジスタ２については、ＶＤＤ線ＬｖｄとＶＳＳ線Ｌｖｓとが同電位（完全に同電位である場合に限らず、若干異なっていても動作上同電位とみなすことができる電位であればその場合も含む。以下においても同様である。）であるため、第１駆動トランジスタ２が実質的にオフとなり、非導通状態となる。
【００３２】
さらに、第２駆動トランジスタ５については、ＶＳＳ線Ｌｖｓに所定の正の高電位Ｖｄｄが印加され、導通状態となり電流が流れる。
【００３３】
したがって、期間Ｐ１では、図３において矢印で示すように、ＶＳＳ線Ｌｖｓから第２駆動トランジスタ５の電極５ｓｄおよび電極５ｄｓ、Ｖｔｈ補償用トランジスタ３の第４および第５電極３ｄｓ，３ｓｄを介してコンデンサ４に向けて電流が流れ、コンデンサ４に所定量の電荷（例えば、１５Ｖに応じた電荷量）が蓄積される。すなわち、コンデンサ４の両端に電圧Ｖｄｄが印加される。
【００３４】
なお、期間Ｐ１から期間Ｐ２に移る前に、走査信号線Ｌｓｓの電位を所定の高電位ＶｇＨから低電位ＶｇＬにしているが、これは、走査信号線Ｌｓｓの電位を高電位ＶｇＨにしたままで、期間Ｐ２で説明するように画像信号線Ｌｉｓを高い電位ＶｄＨにし、ＶＤＤ線およびＶＳＳ線をそれぞれ負の所定電位および基準電位にすると、コンデンサ４から電荷が放出されてしまうため、これを抑制するためである。
【００３５】
また、期間Ｐ１における時間経過とともにコンデンサ４に蓄積される電荷量が高まると、第１駆動トランジスタ２において、第３電極（ゲート）２ｇに所定値を超える正電位が印加され、導通状態となることもあり得る。しかし、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓがともに同電位Ｖｄｄに設定されているため、第１駆動トランジスタ２の第１−２電極間で電流は流れない。
【００３６】
○準備期間Ｐ２：
図４では、準備期間Ｐ２（以下適宜「期間Ｐ２」と略する）での画素回路７Ａにおける電流の流れが例示されている。
【００３７】
期間Ｐ２では、ＶＤＤ線Ｌｖｄに負の所定電位−Ｖｐ（例えば−７Ｖ）が印加され、ＶＳＳ線Ｌｖｓに所定の基準電位（ここでは０Ｖ）が印加され、全走査信号線Ｌｓｓに所定の低電位ＶｇＬ（例えば−１０Ｖ）が印加され、画像信号線Ｌｉｓに所定の高電位ＶｄＨ（例えば１０Ｖ）が印加される。
【００３８】
このとき、Ｖｔｈ補償用トランジスタ３については、走査信号線Ｌｓｓにおける低電位ＶｇＬの印加により、第６電極（ゲート）３ｇにはほとんど正の電位が印加されないため、非導通状態となる。一方、第１駆動トランジスタ２については、画像信号線Ｌｉｓにおける高電位ＶｄＨの印加により、第３電極（ゲート）２ｇに高電位ＶｄＨに応じた正電位（例えば１５＋１０＝２５Ｖ）が印加され、導通状態となる。
【００３９】
そして、ＶＤＤ線ＬｖｄよりもＶＳＳ線Ｌｖｓの方がＶｐだけ電位が高いため、図４において矢印で示すように、ＶＳＳ線Ｌｖｓから第１駆動トランジスタ２の第２および第１電極２ｓｄ，２ｄｓを介して有機ＥＬ素子１に向けて電流が流れる。また、同時にＶＳＳ線Ｌｖｓから第２駆動トランジスタ５の第８および第７電極５ｓｄ，５ｄｓを介して、有機ＥＬ素子１に向けて電流が流れる。その結果、有機ＥＬ素子１すなわち素子コンデンサ１ｃにＶＤＤ線ＬｖｄとＶＳＳ線Ｌｖｓとの間の電位差に応じた所定量の電荷（例えば７Ｖに応じた電荷）が蓄積される。
【００４０】
ここで、有機ＥＬ素子１に接続され、有機ＥＬ素子１を駆動する駆動トランジスタ２を含む導電経路を第１の導電経路といい、有機ＥＬ素子１に接続され、第１の導電経路とは異なる導電経路を第２の導電経路という。第１の導電経路は、ＶＳＳ線Ｌｖｓおよび有機ＥＬ素子１に接続され、ＶＳＳ線Ｌｖｓおよび有機ＥＬ素子１の間で第１駆動トランジスタ２を介して電流が流れる経路である。第２の導電経路は、ＶＳＳ線Ｌｖｓおよび有機ＥＬ素子１に接続され、ＶＳＳ線Ｌｖｓおよび有機ＥＬ素子１の間で第２駆動トランジスタ５を介して電流が流れる経路である。
【００４１】
本実施の形態による画像表示装置の画素回路７Ａでは、準備期間Ｐ２において、ＶＳＳ線Ｌｖｓから第２駆動トランジスタ５を介して、すなわち第２の導電経路を介して有機ＥＬ素子１に逆バイアスを印加するように電荷を供給することができる。これにより、ＶＳＳ線Ｌｖｓから第１駆動トランジスタ２を介して、すなわち第１の導電経路を介して有機ＥＬ素子１に流れる電流量を低減することができ、第１駆動トランジスタ２の特性の劣化を抑制することができる。
【００４２】
また、第２の導電経路を介して有機ＥＬ素子１に電荷を供給することにより、第１の導電経路を介してのみ有機ＥＬ素子１に電荷を供給する場合と比較して、第１駆動トランジスタ２の特性バラツキ（特に、閾値電圧のバラツキ）の影響を受けることなく、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓの各電位に応じた量の電荷を素子コンデンサ１ｃに蓄積することができる。すなわち、画素間で素子コンデンサ１ｃに蓄積される電荷量のバラツキが低減される。よって、閾値電圧の補償をより正確に行うことができるという効果もある（後述する）。
【００４３】
○Ｖｔｈ補償期間Ｐ３：
図５では、Ｖｔｈ補償期間Ｐ３（以下適宜「期間Ｐ３」と略する）での画素回路７Ａにおける電流の流れが例示されている。
【００４４】
期間Ｐ３では、最初、期間Ｐ２に引き続いてＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにそれぞれ負の所定電位−Ｖｐおよび基準電位（ここでは０Ｖ）が印加され、画像信号線Ｌｉｓに高電位ＶｄＨ（例えば１０Ｖ）が印加される。また、全走査信号線Ｌｓｓに高電位ＶｇＨが印加される。そして、一定期間経過後、ＶＤＤ線Ｌｖｄの電位が所定の基準電位（ここでは０Ｖ）に設定される。
【００４５】
Ｖｔｈ補償用トランジスタ３は、走査信号線Ｌｓｓにおける高電位ＶｇＨの印加により、第６電極（ゲート）３ｇに高電位ＶｇＨに応じた正電位が印加され、導通状態となる。期間Ｐ３におけるタイミングチャートによれば、Ｖｔｈ補償用トランジスタ３が導通状態になった後に、ＶＤＤ線Ｌｖｄを所定の基準電位にして、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓを同電位にするため、Ｖｔｈ補償用トランジスタ３が導通状態になる前にＶＤＤ線Ｌｖｄを所定の基準電位になって、素子コンデンサ１ｃから第１駆動トランジスタ２を介して電荷が放出されることを抑制できる。
【００４６】
次に、ＶＤＤ線Ｌｖｄの電位を所定の基準電位（ここでは０Ｖ）に設定すると、以下のように動作する。すなわち、図５において矢印で示すように、コンデンサ４に蓄積された電荷に伴う電流が、コンデンサ４からＶｔｈ補償用トランジスタ３の第５および第４電極３ｓｄ，３ｄｓ、更には第１駆動トランジスタ２の第１および第２電極２ｄｓ，２ｓｄを介してＶＳＳ線Ｌｖｓに向けて流れる。また、素子コンデンサ１ｃに蓄積された電荷に伴う電流が、第１駆動トランジスタ２の第１および第２電極２ｄｓ，２ｓｄを介してＶＳＳ線Ｌｖｓに向けて流れる。
【００４７】
ところが、コンデンサ４に蓄積された電荷に伴う電流が、コンデンサ４からＶＳＳ線Ｌｖｓに向けて流れるにつれて、コンデンサ４に蓄積された電荷が減少する。そして、第１駆動トランジスタ２の第２電極２ｓｄに対する第３電極２ｇの電位Ｖｇｓ（以下「第３−２電極間」とも称する）が実質的に閾値Ｖｔｈまで減少すると、第１駆動トランジスタ２は、非導通状態となる。このとき、コンデンサ４には、閾値Ｖｔｈに応じた電荷が蓄積された状態となる。このように、期間Ｐ３では、閾値Ｖｔｈに応じた電荷がコンデンサ４に蓄積されて、画素ごとに異なる閾値Ｖｔｈのばらつきが補償される。ここで、コンデンサ４の両端に印加される電圧は、第１駆動トランジスタ２の閾値電圧に設定される。
【００４８】
上述の画素回路７Ａの駆動方法によれば、素子コンデンサ１ｃに蓄積された電荷量のバラツキが小さいため、第１駆動トランジスタ２の閾値電圧の補償がより正確に行われる。
【００４９】
○書込期間Ｐ４：
図６では、書込期間Ｐ４（以下適宜「期間Ｐ４」と略する）での画素回路７Ａにおける電流の流れが例示されている。
【００５０】
期間Ｐ４では、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにそれぞれ基準電位０Ｖが印加されるとともに、画素データ信号に応じた電荷の蓄積を行う処理（データ書込処理）の実施対象画素において、走査信号線Ｌｓｓに高電位ＶｇＨが印加され、画像信号線Ｌｉｓに電位（ＶｄＨ−Ｖdata）が印加される。なお、電位Ｖdataは、画素データ信号の電位であり、画像を構成する画素の輝度の階調に対応する値に応じた電位である。
【００５１】
このとき、Ｖｔｈ補償用トランジスタ３については、走査信号線Ｌｓｓにおける高電位ＶｇＨの印加により、ゲートに高電位ＶｇＨに応じた正電位が印加され、導通状態となる。一方、第１駆動トランジスタ２については、画像信号線Ｌｉｓに対して、期間Ｐ３における電位ＶｄＨ以下の電位（ＶｄＨ−Ｖdata）が印加され、ゲート電圧が閾値Ｖｔｈ以下となるため、非導通状態となる。
【００５２】
したがって、期間Ｐ４では、図６において矢印で示すように、有機ＥＬ素子１（すなわち素子コンデンサ１ｃ）からＶｔｈ補償用トランジスタ３の第４および第５電極３ｄｓ，３ｓｄを介してコンデンサ４に向けて電流が流れる。その結果、コンデンサ４に既に蓄積された閾値Ｖｔｈに応じた電荷の上に電位Ｖdataに応じた電荷が加算されて蓄積される。すなわち、期間Ｐ４においては、コンデンサ４に有機ＥＬ素子１の発光輝度に応じた電荷が蓄積される。換言すれば、期間Ｐ４では、画素回路７Ａにおいて画素データ信号に応じた電荷がコンデンサ４に蓄積される。そして、コンデンサ４の両端に印加される電圧が、第２駆動トランジスタ２の閾値電圧よりも高い電圧に設定される。
【００５３】
なお、コンデンサ４の第７電極４ａの電位（第１駆動トランジスタ２のゲート電位）の変化量は、画像信号線Ｌｉｓの電位の変化量と、コンデンサ４の保持容量Ｃｓと素子コンデンサ１ｃのＥＬ素子容量Ｃｏとの比（容量比）との積である。すなわち、本実施形態においては、画像信号線Ｌｉｓの電位がＶｄＨからＶｄａｔａに変化する場合、第１駆動トランジスタ２のゲート電位が、（Ｖｄａｔａ−ＶｄＨ）・Ｃｓ／（Ｃｓ＋Ｃｏ）だけ変化する。例えば、ＶｄＨ＝１０Ｖ，Ｖdata＝５Ｖ、Ｃｓ：Ｃｏ＝１：２である場合には、画像信号線Ｌｉｓの電位が−５Ｖ変化し、第１駆動トランジスタ２のゲート電位は、有機ＥＬ素子１からコンデンサ４に対する電荷の移動により、（５−１０）・１／（１＋２）＝−５／３Ｖ変化する。このようにコンデンサ４に蓄積される電荷の移動により、画像信号線Ｌｉｓの電位の変化が第１駆動トランジスタ２のゲート電位に反映される。
【００５４】
○素子初期化期間Ｐ５：
図７では、素子初期化期間Ｐ５（以下適宜「期間Ｐ５」と略する）での画素回路７Ａにおける電流の流れが例示されている。
【００５５】
期間Ｐ５については、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにそれぞれ所定の負電位−Ｖｐが印加され、全走査信号線Ｌｓｓに低電位ＶｇＬが印加され、画像信号線Ｌｉｓに高電位ＶｄＨが印加される。このとき、Ｖｔｈ補償用トランジスタ３が非導通状態となり、第１駆動トランジスタ２が導通状態となる。そして、ＶＤＤ線ＬｖｄとＶＳＳ線Ｌｖｓが同電位となり、ＶＳＳ線Ｌｖｓが負電位−Ｖｐに設定されているため、図７において矢印で示すように、有機ＥＬ素子１（すなわち素子コンデンサ１ｃ）に蓄積された電荷が、第１駆動トランジスタ２を介して、すなわち第１の導電経路を介してＶＳＳ線Ｌｖｓに抜けて、有機ＥＬ素子１に蓄積された電荷が一掃される。
【００５６】
○発光期間Ｐ６：
図８では、発光期間Ｐ６（以下適宜「期間Ｐ６」と略する）での画素回路７における電流の流れが例示されている。
【００５７】
期間Ｐ６では、ＶＤＤ線Ｌｖｄに正の高電位Ｖｄｄが印加される一方で、ＶＳＳ線Ｌｖｓに基準電位０Ｖが印加され、走査信号線Ｌｓｓに低電位ＶｇＬが印加され、画像信号線Ｌｉｓに高電位ＶｄＨが印加される。
【００５８】
このとき、Ｖｔｈ補償用トランジスタ３については、走査信号線Ｌｓｓにおける低電位ＶｇＬの印加により、非導通状態となる。一方、第１駆動トランジスタ２については、画像信号線Ｌｉｓに対して高電位ＶｄＨが印加されるため、期間Ｐ４においてコンデンサ４に蓄積された電荷量（電位Ｖdataに応じた電荷量）に応じた電位分だけＶｇｓが、閾値Ｖｔｈよりも高くなり、導通状態となる。
【００５９】
例えば、Ｖdata＝５Ｖ、Ｃｓ：Ｃｏ＝１：２である場合には、期間Ｐ４においてコンデンサ４に蓄積される電荷が、閾値Ｖｔｈよりも５／３Ｖだけ低い電位（［Ｖｔｈ−５／３］Ｖ）に対応する。そして、期間Ｐ６では、画像信号線Ｌｉｓに対して期間Ｐ４よりもＶdata（＝５Ｖ）分だけ高い電位が印加され、第３電極（ゲート）２ｇに対して、閾値Ｖｔｈよりも１０／３Ｖだけ高い電位（［Ｖｔｈ＋１０／３］Ｖ＝［Ｖｔｈ−（５／３）＋５］Ｖ）が印加される。
【００６０】
そして、ＶＤＤ線ＬｖｄがＶＳＳ線Ｌｖｓよりも電位Ｖｄｄ分だけ高電位であり、第１駆動トランジスタ２が電位Ｖdataに応じて第１−第２電極間で電流が流れる導通状態となる。すなわち、第１の導電経路に電流が流れる。このため、図８において矢印で示すように、有機ＥＬ素子１に対して電位Ｖdataに応じた電流が流れる。その結果、有機ＥＬ素子１が電位Ｖdataに応じた輝度で発光する。つまり、期間Ｐ６では、各画素から画素データ信号に応じた輝度の光が出射される。
【００６１】
ここで、有機ＥＬ素子１が発光する際の第１駆動トランジスタ２に関して、Ｖｇｓ，Ｖｄａｔａ，Ｖｔｈの間には、Ｖｇｓ＝Ｖｔｈ＋ａ×Ｖdata＋ｄ（以下、式（１）ともいう。）が成立する。なお、式（１）のａ，ｄは定数である。
【００６２】
また、第１駆動トランジスタ２の第１−２電極間（ドレイン−ソース間）で流れる電流をＩｄｓとすると、Ｉｄｓ＝（β／２）×（Ｖｇｓ−Ｖｔｈ）２＝（β／２）×（ａ×Ｖdata＋ｄ）２（以下、式（２）ともいう。）が成立する。
【００６３】
有機ＥＬ素子１の発光輝度は、有機ＥＬ素子１を流れる電流の密度（電流密度）に略比例するため、図２で示した駆動波形を用いた制御により、各画素において所望の発光輝度が得られる。
【００６４】
以上のように、本実施の形態による画像表示装置の画素回路によれば、有機ＥＬ素子１に接続された導電経路として、第１の導電経路以外に第２の導電経路を有しているため、第１の導電経路、すなわち第１駆動トランジスタ２に流れる電流量を抑制でき、第１駆動トランジスタ２の特性の劣化を抑制できる。従って、画素間における第１駆動トランジスタ２の特性バラツキも小さくすることができ、画像表示全体の輝度ムラを低減することができる。
【００６５】
また、本実施の形態による画像表示装置の画素回路によれば、Ｖｔｈ補償がより正確に行われるため、その後の有機ＥＬ素子の電流量も精度よく制御することができ、画像表示全体の輝度ムラを低減することができる。
【００６６】
（第２の実施の形態）
図９は、本発明の第２の実施の形態による画像表示装置の１画素を構成する画素回路の回路図である。本実施の形態による画像表示装置の画素回路７Ｂの構成が、第１の実施の形態による画素回路７Ａの構成と異なる点は、第２駆動トランジスタ５の接続位置である。具体的には、第７電極５ｄｓは、第１駆動トランジスタ２の第３電極２ｇ、Ｖｔｈ補償トランジスタ３の第５電極３ｓｄおよびコンデンサ４の電極４ａに対して電気的に接続される。第９電極５ｄｓは、有機ＥＬ素子１に対して順方向の電流が流れる際にドレイン電極（ドレイン）として機能する。また、第１０電極５ｓｄは、ＶＳＳ線Ｌｖｓに対して電気的に接続され、有機ＥＬ素子１に対して順方向の電流が流れる際にソース電極（ソース）として機能する。その他の構成は、画素回路７Ａと同様であるので、同一の符号を付し、説明を省略する。
【００６７】
図１０は、画素回路７Ｂの有機ＥＬ素子１を発光させる際の信号波形（駆動波形）を示すタイミングチャートである。図１０では、横軸が時刻を示し、上から順に、ＶＤＤ線Ｌｖｄに印加される電位（電位Ｖｄｄ）、ＶＳＳ線Ｌｖｓに印加される電位（電位Ｖｓｓ）、第１走査信号線Ｌｓｓに印加される信号の電位（電位Ｖｌｓ）、画像信号線Ｌｉｓに印加される信号の電位（電位Ｖｌｉｓ）、の波形が示されている。
【００６８】
また、図１０では、有機ＥＬ素子１を１回発光させるための駆動波形が示されており、１回の発光に係る期間は、時間順次に、Ｃｓ初期化期間Ｐ１（時刻ｔ１１〜ｔ１２）、準備期間Ｐ２（時刻ｔ１２〜ｔ１３）、Ｖｔｈ補償期間Ｐ３（時刻ｔ１３〜ｔ１４）、書込期間Ｐ４（時刻ｔ１４〜ｔ１５）、素子初期化期間Ｐ５（時刻ｔ１５〜ｔ１６）、および発光期間Ｐ６（時刻ｔ１６〜）を備えて構成される。なお、書込期間Ｐ４における電位Ｖｌｉｓは、各有機ＥＬ素子１の発光輝度によって決まる任意の値であるため、図１０では、当該電位が存在し得る範囲に斜線ハッチングが便宜的に付されている。
【００６９】
図１１から図１６は、画像表示装置を駆動させる際に、画素回路７Ｂに着目して、各期間において発生する画素回路７Ｂの電流の流れを例示する図である。図１１から図１６では、画素回路７Ｂにおける給電線以外の回路のうち、電流の流れに寄与する回路は太線で示され、電流の流れにほとんど寄与しない回路は細線で示されている。
【００７０】
以下、図１０および図１１から図１６を適宜参照しつつ、画像表示装置の駆動方法について説明する。なお、第１の実施の形態による画素回路７Ａの駆動方法と同様の箇所については、説明を省略することがある。
【００７１】
○Ｃｓ初期化期間Ｐ１：
図１１では、期間Ｐ１での画素回路７Ｂにおける電流の流れが例示されている。期間Ｐ１では、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにそれぞれ所定の正の高電位Ｖｄｄ（例えば１５Ｖ）が印加され、全走査信号線Ｌｓｓに所定の低電位ＶｇＬ（例えば−１５Ｖ）が印加され、画像信号線Ｌｉｓに所定の基準電位（ここでは０Ｖ）が印加される。
【００７２】
このとき、Ｖｔｈ補償用トランジスタ３については、走査信号線Ｌｓｓにおける低電位ＶｇＬの印加により、第６電極（ゲート）３ｇにはほとんど正の電位が印加されないため、非導通状態となる。一方、第１駆動トランジスタ２については、ＶＤＤ線ＬｖｄとＶＳＳ線Ｌｖｓとが同電位であるため、第１駆動トランジスタ２が実質的にオフとなり、非導通状態となる。
【００７３】
また、第２トランジスタ５については、ＶＳＳ線Ｌｖｓに高電位Ｖｄｄが印加され、画像信号線Ｌｉｓに基準電位（ここでは、０Ｖ）が印加されるため、第２トランジスタ５の第１０電極５ｓｄから第９電極５ｄｓに向けて電流が流れる。
【００７４】
したがって、期間Ｐ１では、図１１において矢印で示すように、ＶＳＳ線Ｌｖｓから第２駆動トランジスタ５を介してコンデンサ４に向けて電流が流れ、コンデンサ４に所定量の電荷（例えば、１５Ｖに応じた電荷量）が蓄積される。すなわち、コンデンサ４の両端に電圧Ｖｄｄが印加される。
【００７５】
なお、期間Ｐ１における時間経過とともにコンデンサ４に蓄積される電荷量が高まると、第１駆動トランジスタ２において、第３電極（ゲート）２ｇに所定値を超える正電位が印加され、導通状態となることもあり得る。しかし、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓがともに同電位Ｖｄｄに設定されているため、第１駆動トランジスタ２の第１−２電極間で電流は流れない。
【００７６】
○準備期間Ｐ２：
図１２では、準備期間Ｐ２での画素回路７Ｂにおける電流の流れが例示されている。
【００７７】
期間Ｐ２では、ＶＤＤ線Ｌｖｄに負の所定電位−Ｖｐ（例えば−７Ｖ）が印加され、ＶＳＳ線Ｌｖｓに所定の正の高電位Ｖｄｄ（例えば１５Ｖ）が印加され、全走査信号線Ｌｓｓに所定の高電位ＶｇＨ（例えば１０Ｖ）が印加され、画像信号線Ｌｉｓに所定の基準電位（例えば０Ｖ）が印加される。
【００７８】
このとき、Ｖｔｈ補償用トランジスタ３については、走査信号線Ｌｓｓにおける高電位ＶｇＨの印加により、ゲートに高電位ＶｇＨに応じた正電位が印加され、導通状態となる。
【００７９】
そして、ＶＤＤ線ＬｖｄよりもＶＳＳ線Ｌｖｓの方がＶｐだけ電位が高いため、図１２において矢印で示すように、ＶＳＳ線Ｌｖｓから第２駆動トランジスタ５の第１０および第９電極５ｓｄ，５ｄｓ、およびＶｔｈ補償用トランジスタ３の第５および第４電極３ｓｄ，３ｄｓを介して、有機ＥＬ素子１に向けて電流が流れる。また、同時に、ＶＳＳ線Ｌｖｓから第１駆動トランジスタ２の第２および第１電極２ｓｄ，２ｄｓを介して、有機ＥＬ素子１に向けて電流が流れる。その結果、有機ＥＬ素子１すなわち素子コンデンサ１ｃにＶＤＤ線ＬｖｄとＶＳＳ線Ｌｖｓとの間の電位差に応じた所定量の電荷（例えば７Ｖに応じた電荷）が蓄積される。
【００８０】
なお、ＶＳＳ線Ｌｖｓのスイッチングと画像信号線Ｌｉｓのスイッチングを同時に行うことが困難な場合には、破線で示すように、期間Ｐ２から期間Ｐ３に移る直前に、ＶＳＳ線Ｌｖｓの電位をＶｄＨから基準電位（ここでは０Ｖ）にし、その後、画像信号線Ｌｉｓを基準電位から高電位ＶｄＨにしてもよい。このような場合には、ＶＳＳ線Ｌｖｓの電位をＶｄＨから基準電位（ここでは０Ｖ）にすると、有機ＥＬ素子１から第１駆動トランジスタ２を介してＶＳＳ線Ｌｖｓに電流が流れ始め、第１駆動トランジスタ２のゲート電位が一旦低くなる。そして、そのタイミングで、画像信号線Ｌｉｓを基準電位（ここでは０Ｖ）から高電位ＶｄＨにする。
【００８１】
ここで、有機ＥＬ素子１に接続され、有機ＥＬ素子１を駆動する駆動トランジスタ２を含む導電経路を第１の導電経路といい、有機ＥＬ素子１に接続され、第１の導電経路とは異なる導電経路を第２の導電経路という。第１の導電経路は、ＶＳＳ線Ｌｖｓおよび有機ＥＬ素子１に接続され、ＶＳＳ線Ｌｖｓおよび有機ＥＬ素子１の間で第１駆動トランジスタ２を介して電流が流れる経路である。第２の導電経路は、ＶＳＳ線Ｌｖｓおよび有機ＥＬ素子１に接続され、ＶＳＳ線Ｌｖｓおよび有機ＥＬ素子１の間で第２駆動トランジスタ５およびＶｔｈ補償用トランジスタ３を介して電流が流れる経路である。
【００８２】
本実施の形態による画像表示装置の画素回路７Ｂでは、準備期間Ｐ２において、ＶＳＳ線Ｌｖｓから第２駆動トランジスタ５およびＶｔｈ補償用トランジスタ３を介して、すなわち第２の導電経路を介して有機ＥＬ素子１に逆バイアスを印加するように電荷を供給することができる。これにより、ＶＳＳ線Ｌｖｓから第１駆動トランジスタ２を介して、すなわち第１の導電経路を介して有機ＥＬ素子１に流れる電流量を低減することができ、第１駆動トランジスタ２の特性の劣化を抑制することができる。
【００８３】
また、第２の導電経路を介して有機ＥＬ素子１に電荷を供給することにより、第１の導電経路を介してのみ有機ＥＬ素子１に電荷を供給する場合と比較して、第１駆動トランジスタ２の特性バラツキ（特に、閾値電圧のバラツキ）の影響を受けることなく、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓの各電位に応じた量の電荷を素子コンデンサ１ｃに蓄積することができる。すなわち、各画素で素子コンデンサ１ｃに蓄積される電荷量のバラツキが低減される。よって、第１駆動トランジスタ２の閾値電圧の補償をより正確に行うことができるという効果もある。また、本実施の形態による画像表示装置の画素回路７Ｂでは、第２駆動トランジスタ５が第１駆動トランジスタ２のゲートに直接接続されており、期間Ｐ１ではその第２駆動トランジスタ５を介してコンデンサ４に電荷が蓄積されるため、コンデンサ４に蓄積される電荷量のバラツキも低減される。よって、第１駆動トランジスタ２の閾値電圧の補償をより正確に行うことができる。
【００８４】
○Ｖｔｈ補償期間Ｐ３：
図１３では、Ｖｔｈ補償期間Ｐ３での画素回路７Ｂにおける電流の流れが例示されている。
【００８５】
期間Ｐ３では、ＶＤＤ線Ｌｖｄに基準電位（ここでは０Ｖ）が印加され、ＶＳＳ線Ｌｖｓと同電位となる。また、全走査信号線Ｌｓｓに高電位ＶｇＨが印加され、画像信号線Ｌｉｓに高電位ＶｄＨ（例えば１０Ｖ）が印加される。
【００８６】
ここで、Ｖｔｈ補償用トランジスタ３は、走査信号線Ｌｓｓにおける高電位ＶｇＨの印加により、第６電極（ゲート）３ｇに高電位ＶｇＨに応じた正電位が印加され、導通状態となる。一方、第１駆動トランジスタ２については、画像信号線Ｌｉｓにおける高電位ＶｄＨの印加により、導通状態となる。
【００８７】
また、第２駆動トランジスタ５については、素子コンデンサ１ｃおよびコンデンサ４に電荷が蓄積されており、Ｖｓｓ線Ｌｖｓにおける電位が基準電位（０Ｖ）となることにより、非導通状態となる。
【００８８】
よって、図１３において矢印で示すように、コンデンサ４に蓄積された電荷に伴う電流が、コンデンサ４からＶｔｈ補償用トランジスタ３の第５および第４電極３ｓｄ，３ｄｓ、更には第１駆動トランジスタ２の第１および第２電極２ｄｓ，２ｓｄを介してＶＳＳ線Ｌｖｓに向けて流れる。また、素子コンデンサ１ｃに蓄積された電荷に伴う電流が、第１駆動トランジスタ２の第１および第２電極２ｄｓ，２ｓｄを介してＶＳＳ線Ｌｖｓに向けて流れる。
【００８９】
ところが、コンデンサ４に蓄積された電荷に伴う電流が、コンデンサ４からＶＳＳ線Ｌｖｓに向けて流れるにつれて、コンデンサ４に蓄積された電荷が減少する。そして、第１駆動トランジスタ２の第３−２電極間が実質的に閾値Ｖｔｈまで減少すると、第１駆動トランジスタ２は、非導通状態となる。このとき、コンデンサ４には、閾値Ｖｔｈに応じた電荷が蓄積された状態となる。このように、期間Ｐ３では、閾値Ｖｔｈに応じた電荷がコンデンサ４に蓄積されて、画素ごとに異なる閾値Ｖｔｈのばらつきが補償される。ここで、コンデンサ４の両端に印加される電圧は、第１駆動トランジスタ２の閾値電圧に設定される。
【００９０】
上述の画素回路７Ｂの駆動方法によれば、素子コンデンサ１ｃに蓄積された電荷量のバラツキが小さいため、第１駆動トランジスタ２の閾値電圧の補償がより正確に行われる。よって、第１駆動トランジスタ２の閾値電圧の補償がより正確に行われる。
【００９１】
○書込期間Ｐ４：
図１４では、書込期間Ｐ４での画素回路７Ｂにおける電流の流れが例示されている。
【００９２】
期間Ｐ４では、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにそれぞれ基準電位０Ｖが印加されるとともに、画素データ信号に応じた電荷の蓄積を行う処理（データ書込処理）の実施対象画素において、走査信号線Ｌｓｓに高電位ＶｇＨが印加され、画像信号線Ｌｉｓに電位（ＶｄＨ−Ｖdata）が印加される。なお、電位Ｖdataは、画素データ信号の電位であり、画像を構成する画素の輝度の階調に対応する値に応じた電位である。
【００９３】
このとき、Ｖｔｈ補償用トランジスタ３については、走査信号線Ｌｓｓにおける高電位ＶｇＨの印加により、ゲートに高電位ＶｇＨに応じた正電位が印加され、導通状態となる。一方、第１駆動トランジスタ２については、画像信号線Ｌｉｓに対して、期間Ｐ３における電位ＶｄＨ以下の電位（ＶｄＨ−Ｖdata）が印加され、ゲート電圧が閾値Ｖｔｈ以下となるため、非導通状態となる。
【００９４】
したがって、期間Ｐ４では、図１４において矢印で示すように、有機ＥＬ素子１（すなわち素子コンデンサ１ｃ）からＶｔｈ補償用トランジスタ３の第４および第５電極３ｄｓ，３ｓｄを介してコンデンサ４に向けて電流が流れる。その結果、コンデンサ４に既に蓄積された閾値Ｖｔｈに応じた電荷の上に電位Ｖdataに応じた電荷が加算されて蓄積される。すなわち、期間Ｐ４においては、コンデンサ４に有機ＥＬ素子１の発光輝度に応じた電荷が蓄積される。換言すれば、期間Ｐ４では、画素回路７Ｂにおいて画素データ信号に応じた電荷がコンデンサ４に蓄積される。そして、コンデンサ４の両端に印加される電圧が、第２駆動トランジスタ２の閾値電圧よりも高い電圧に設定される。
【００９５】
○素子初期化期間Ｐ５：
図１５では、素子初期化期間Ｐ５での画素回路７Ｂにおける電流の流れが例示されている。
【００９６】
期間Ｐ５については、ＶＤＤ線ＬｖｄおよびＶＳＳ線Ｌｖｓにそれぞれ所定の負電位−Ｖｐが印加され、全走査信号線Ｌｓｓに低電位ＶｇＬが印加され、画像信号線Ｌｉｓに高電位ＶｄＨが印加される。このとき、Ｖｔｈ補償用トランジスタ３が非導通状態となり、第１駆動トランジスタ２が導通状態となる。そして、ＶＤＤ線ＬｖｄとＶＳＳ線Ｌｖｓとの間に電位差がなく、ＶＳＳ線Ｌｖｓが負電位−Ｖｐに設定されているため、有機ＥＬ素子１（すなわち素子コンデンサ１ｃ）に蓄積された電荷が、第１駆動トランジスタ２を介して、すなわち第１の導電経路を介してＶＳＳ線Ｌｖｓに抜けて、有機ＥＬ素子１に蓄積された電荷が一掃される。
【００９７】
○発光期間Ｐ６：
図１６では、発光期間Ｐ６（以下適宜「期間Ｐ６」と略する）での画素回路７における電流の流れが例示されている。
【００９８】
期間Ｐ６では、ＶＤＤ線Ｌｖｄに正の高電位Ｖｄｄが印加される一方で、ＶＳＳ線Ｌｖｓに基準電位０Ｖが印加され、走査信号線Ｌｓｓに低電位ＶｇＬが印加され、画像信号線Ｌｉｓに高電位ＶｄＨが印加される。
【００９９】
このとき、Ｖｔｈ補償用トランジスタ３については、走査信号線Ｌｓｓにおける低電位ＶｇＬの印加により、非導通状態となる。一方、第１駆動トランジスタ２については、画像信号線Ｌｉｓに対して高電位ＶｄＨが印加されるため、期間Ｐ４においてコンデンサ４に蓄積された電荷量（電位Ｖdataに応じた電荷量）に応じた電位分だけＶｇｓが、閾値Ｖｔｈよりも高くなり、導通状態となる。
【０１００】
そして、ＶＤＤ線ＬｖｄがＶＳＳ線Ｌｖｓよりも電位Ｖｄｄ分だけ高電位であり、第１駆動トランジスタ２が電位Ｖdataに応じて第１−第２電極間で電流が流れる導通状態となる。すなわち、第１の導電経路に電流が流れる。このため、図１４において矢印で示すように、有機ＥＬ素子１に対して電位Ｖdataに応じた電流が流れる。その結果、有機ＥＬ素子１が電位Ｖdataに応じた輝度で発光する。つまり、期間Ｐ６では、各画素から画素データ信号に応じた輝度の光が出射される。
【０１０１】
以上のように、本実施の形態による画像表示装置の画素回路によれば、有機ＥＬ素子１に接続された導電経路として、第１の導電経路以外に第２の導電経路を有しているため、第１の導電経路、すなわち第１駆動トランジスタ２に流れる電流量を抑制でき、第１駆動トランジスタ２の特性の劣化を抑制できる。従って、画素間における第１駆動トランジスタ２の特性バラツキも小さくすることができ、画像表示全体の輝度ムラを低減することができる。
【０１０２】
また、本実施の形態による画像表示装置の画素回路によれば、Ｖｔｈ補償がより正確に行われるため、各画素７Ｂの有機ＥＬ素子の電流量も精度よく制御することができ、画像表示装置全体の輝度ムラを低減することができる。
【０１０３】
（第３の実施の形態）
図１７は、第１の実施の形態による画素回路７Ａから構成される画素回路群の構成例を示した模式的な図である。図１７に示すように、画素回路群５０は、多数の画素回路７Ａが縦横、すなわちＸ方向およびＹ方向に沿ってマトリックス状（すなわち格子状）に配列されている。そして、Ｙ方向に平行な画素回路７Ａの列毎に画像信号線Ｌｉｓがそれぞれ設けられ、各画像信号線Ｌｉｓが複数の画素回路７Ａに対して電気的に共通に接続されている。また、Ｘ方向に平行な画素回路７Ａの行ごとに、走査信号線Ｌｓｓがそれぞれ設けられ、各走査信号線Ｌｓｓが複数の画素回路７Ａに対して電気的に共通に接続されている。
【０１０４】
また、図１７に示すように、画素回路群５０は、タイミング発生回路ＴＣ、給電制御部ＥＣ、画像信号線駆動回路（Ｘドライバ）Ｘｄ、および走査信号線駆動回路（Ｙドライバ）Ｙｄなどとともに、図１８に示すような携帯電話機等の画像表示装置１００の表示部２０１を構成している。図１８の携帯電話機は、さらに表示制御部２０２を備えている。表示制御部２０２は、画像信号に基づいて、表示部２０１における画像表示を制御する部位である。
【０１０５】
このとき、画素回路群５０は、略長方形の輪郭を有する有機ＥＬディスプレイ（organic electroluminescence display）である。有機ＥＬディスプレイは、有機材料に電流を流すことで材料自らが発光する自発光型の発光素子を有する自発光型画像表示装置である。
【０１０６】
タイミング発生回路ＴＣは、表示制御部２０２から送られてくる画像データ（例えば、ＲＧＢの画素信号）Ｄに同期させて、画像信号線駆動回路Ｘｄから各画像信号線Ｌｉｓに対する画素信号の供給タイミングを制御する信号を画像信号線駆動回路Ｘｄに対して送出する一方、走査信号線駆動回路Ｙｄから各走査信号線Ｌｓｓに対する走査信号の供給タイミングを制御する信号を走査信号線駆動回路Ｙｄに対して送出する。
【０１０７】
画像信号線駆動回路Ｘｄは、タイミング発生回路ＴＣからの信号に応答して、画像信号線Ｌｉｓに対して画素信号を供給する。一方、走査信号線駆動回路Ｙｄは、タイミング発生回路ＴＣからの信号に応答して、走査信号線Ｌｓｓに対して走査信号を供給する。
【０１０８】
このようなタイミング発生回路ＴＣの制御により、画像信号線Ｌｉｓおよび走査線信号Ｌｓｓを介して各画素回路７Ａに画素信号が適宜供給される。
【０１０９】
給電制御部ＥＣは、各画素回路７Ａに対する電力（具体的には発光などに要する電力）の供給を制御する部分であり、ハードウェアすなわち回路構成によって実現されても良いし、ソフトウェアがＣＰＵで実行されることで実現されても良い。
【０１１０】
以上のように、画像表示装置１００は、各画素回路７Ａにおける駆動トランジスタのＶｔｈ補償がより正確に行われ、各有機ＥＬ素子の電流量も精度よく制御することができることから、画像表示装置全体において輝度ムラを低減することができる。
【０１１１】
なお、上述の説明では、画素回路群５０を複数の画素回路７Ａにより構成したが、複数の画素回路７Ｂによって構成しても同様の作用効果が得られる。
【０１１２】
また、第１乃至第３の実施の形態においては、ドレインとゲートが接続された第２の駆動トランジスタ５を用いたが、電流の入力端および出力端となる２つの電極を有し、入力端となる一方の電極における電位が出力端となる他方の電極における電位よりも高い場合に、その一方の電極から他方の電極に電流が流れる電子素子であれば、例えばダイオードのような他の電子素子であってもよい。
【符号の説明】
【０１１３】
１  有機ＥＬ素子（ＯＬＥＤ）
２  第１駆動トランジスタ
３  閾値（Ｖｔｈ）補償用トランジスタ
４  コンデンサ
５  第２駆動トランジスタ
７Ａ，７Ｂ  画素回路
Ｌｖｄ  ＶＤＤ線
Ｌｖｓ  ＶＳＳ線
Ｌｓｓ  走査信号線
Ｌｉｓ  画像信号線
【図１】
0006041455.tif 000002
【図２】
0006041455.tif 000003
【図３】
0006041455.tif 000004
【図４】
0006041455.tif 000005
【図５】
0006041455.tif 000006
【図６】
0006041455.tif 000007
【図７】
0006041455.tif 000008
【図８】
0006041455.tif 000009
【図９】
0006041455.tif 000010
【図１０】
0006041455.tif 000011
【図１１】
0006041455.tif 000012
【図１２】
0006041455.tif 000013
【図１３】
0006041455.tif 000014
【図１４】
0006041455.tif 000015
【図１５】
0006041455.tif 000016
【図１６】
0006041455.tif 000017
【図１７】
0006041455.tif 000018
【図１８】
0006041455.tif 000019