(57)【特許請求の範囲】
【請求項１】
各々が入射光に基づく信号電荷を生成するｎ個（ｎは２以上の自然数）の光電変換部を有する画素と、
複数のアナログデジタル変換部と、を有し、
前記複数のアナログデジタル変換部が、
前記ｎ個の光電変換部が含むｍ個（ｍはｎ＞ｍの関係式を満たす自然数）の前記光電変換部が入射光に基づいて生成する信号電荷に基づく第１の光電変換信号をデジタル信号に変換する動作の少なくとも一部を第１の期間に行う第１のアナログデジタル変換部と、
前記ｎ個の前記光電変換部が入射光に基づいて生成する信号電荷に基づく第２の光電変換信号をデジタル信号に変換する動作の少なくとも一部を前記第１の期間に行う第２のアナログデジタル変換部と、を有することを特徴とする撮像装置。
【請求項２】
前記撮像装置はさらに複数の前記画素と加算回路を有し、
前記複数の画素の各々は前記加算回路に前記第１の光電変換信号と前記第２の光電変換信号を出力し、
前記加算回路は、
前記複数の画素の各々から出力された前記第１の光電変換信号同士を加算して前記第１のアナログデジタル変換部に出力し、前記複数の画素の各々から出力された前記第２の光電変換信号同士を加算して前記第２のアナログデジタル変換部に出力することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記複数の画素のうちの第１の画素と第２の画素は、第１の色のカラーフィルタを有し、前記複数の画素のうちの第３の画素は、第２の色のカラーフィルタを有し、
前記加算回路が、前記第１の画素と前記第２の画素の各々の前記第１の光電変換信号同士及び前記第２の光電変換信号同士を加算することを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記撮像装置は増幅回路をさらに有し、
前記増幅回路は、前記第１の光電変換信号を増幅して前記第１のアナログデジタル変換部に出力し、前記第２の光電変換信号を増幅して前記第２のアナログデジタル変換部に出力することを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
前記撮像装置はさらに、複数の前記画素と複数の信号線と、を有し、前記複数の画素の各々は前記複数の信号線のうちの１つの信号線を介して、前記第１のアナログデジタル変換部と前記第２のアナログデジタル変換部に前記第１の光電変換信号と前記第２の光電変換信号とを出力し、前記１つの信号線に対し、前記第１のアナログデジタル変換部および前記第２のアナログデジタル変換部が電気的に接続されていることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
【請求項６】
前記第１のアナログデジタル変換部と前記第２のアナログデジタル変換部の各々は、
前記第１の光電変換信号と前記第２の光電変換信号の一方と、時間に依存して電位が変化する参照信号とを比較した結果に基づく比較結果信号を出力する比較器を有し、
前記第１の期間に、
前記第１のアナログデジタル変換部の有する前記比較器が、前記第１の光電変換信号と前記参照信号とを比較する動作の少なくとも一部と、
前記第２のアナログデジタル変換部の有する前記比較器が、前記第２の光電変換信号と前記参照信号とを比較する動作の少なくとも一部と、を行うことを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
【請求項７】
前記第２のアナログデジタル変換部が、前記第２の光電変換信号をデジタル信号に変換する動作を行う全期間に、
前記第１のアナログデジタル変換部が、前記第１の光電変換信号をデジタル信号に変換する動作を行う全期間が含まれることを特徴とする請求項１〜６のいずれか１項に記載の撮像装置。
【請求項８】
前記第１のアナログデジタル変換部の有する前記比較器と前記第２のアナログデジタル変換部の有する前記比較器とに共通の前記参照信号を供給し、前記第１の光電変換信号と前記共通の参照信号を比較する全期間と、前記第２の光電変換信号と前記共通の参照信号とを比較する全期間とが前記第１の期間であることを特徴とする請求項６に記載の撮像装置。
【請求項９】
前記第１のアナログデジタル変換部の有する前記比較器に供給される前記参照信号と前記第２のアナログデジタル変換部の有する前記比較器に供給される前記参照信号との、時間に依存した電位の変化を開始するタイミングが異なることを特徴とする請求項６に記載の撮像装置。
【請求項１０】
前記撮像装置は、マイクロレンズをさらに有し、
前記マイクロレンズは、前記画素の前記ｎ個の光電変換部に光を入射させることを特徴とする請求項１〜９のいずれか１項に記載の撮像装置。
【請求項１１】
請求項１〜１０のいずれか１項に記載の撮像装置と、
前記撮像装置から出力される信号を処理する信号処理部と、
を有することを特徴とする撮像システム。
【請求項１２】
請求項１０に記載の撮像装置と、前記撮像装置から信号が入力される信号処理部と、を有する撮像システムであって、
前記複数の画素の前記第１の光電変換信号に基づくデジタル信号と前記第２の光電変換信号に基づくデジタル信号とが前記撮像装置から前記信号処理部に出力され、
前記信号処理部は、
前記画素の出力した前記第１の光電変換信号と前記第２の光電変換信号のそれぞれに基づくデジタル信号の差分である差分信号を得て、前記第１の光電変換信号に基づくデジタル信号と前記差分信号とによって焦点検出を行い、
さらに、前記信号処理部は、前記撮像装置から出力された、前記複数の画素の前記第２の光電変換信号に基づくデジタル信号によって画像を形成することを特徴とする撮像システム。
【請求項１３】
各々が入射光に基づく信号電荷を生成するｎ個（ｎは２以上の自然数）の光電変換部を有する画素と、
複数のアナログデジタル変換部と、を有する撮像装置の駆動方法であって、
前記複数のアナログデジタル変換部のうちの第１のアナログデジタル変換部は、
前記ｎ個に含まれるｍ個（ｍはｎ＞ｍの関係式を満たす自然数）の前記光電変換部が入射光に基づいて生成する信号電荷に基づく第１の光電変換信号をデジタル信号に変換する動作の少なくとも一部を第１の期間に行い、
前記複数のアナログデジタル変換部のうちの第２のアナログデジタル変換部は、
前記ｎ個の前記光電変換部が入射光に基づいて生成する信号電荷に基づく第２の光電変換信号をデジタル信号に変換する動作の少なくとも一部を前記第１の期間に行うことを特徴とする撮像装置の駆動方法。
【請求項１４】
前記第１の光電変換信号を前記第１のアナログデジタル変換部に出力した後に、前記第２の光電変換信号を前記第２のアナログデジタル変換部に出力することを特徴とする請求項１３に記載の撮像装置の駆動方法。
【請求項１５】
前記撮像装置は、
前記第１の光電変換信号が前記第１のアナログデジタル変換部に出力され、前記第２の光電変換信号が前記第２のアナログデジタル変換部に出力される第１の動作と、
前記第１の光電変換信号が前記複数のアナログデジタル変換部に出力されず、前記第２の光電変換信号を前記第１のアナログデジタル変換部と前記第２のアナログデジタル変換部との少なくとも一方に出力する第２の動作とを実行可能であり、
前記第１の動作では、
前記第１のアナログデジタル変換部が前記第１の光電変換信号をデジタル信号に変換する動作の少なくとも一部を前記第１の期間に行い、
前記第２のアナログデジタル変換部が前記第２の光電変換信号をデジタル信号に変換する動作の少なくとも一部を前記第１の期間に行い、  前記第２の動作では、前記第２の光電変換信号が出力された、前記第１のアナログデジタル変換部と前記第２のアナログデジタル変換部との少なくとも一方が前記第２の光電変換信号をデジタル信号に変換する動作を行うことを特徴とする請求項１３または１４に記載の撮像装置の駆動方法。
【請求項１６】
前記撮像装置はさらに複数の前記画素を有し、
前記複数の画素の各々は前記第１の光電変換信号と前記第２の光電変換信号を出力し、
前記複数の画素の各々から出力された前記第１の光電変換信号同士を加算して前記第１のアナログデジタル変換部に出力し、前記複数の画素の各々から出力された前記第２の光電変換信号同士を加算して前記第２のアナログデジタル変換部に出力することを特徴とする請求項１５に記載の撮像装置の駆動方法。
【請求項１７】
撮像システムの駆動方法であって、
前記撮像システムは、
撮像装置と、前記撮像装置から出力される信号の信号処理を行う信号処理部とを有し、前記撮像装置は、
各々が入射光に基づく信号電荷を生成するｎ個（ｎは２以上の自然数）の光電変換部を、各々が有する複数の画素と、
複数のアナログデジタル変換部と、
マイクロレンズを複数有するレンズアレイと、を有し、
１つの前記マイクロレンズで集光された光が前記画素の有する前記ｎ個の光電変換部に入射し、  前記ｎ個に含まれるｍ個（ｍはｎ＞ｍの関係式を満たす自然数）の光電変換部が入射光に基づいて生成する信号電荷に基づく第１の光電変換信号と、
前記ｎ個の前記光電変換部が入射光に基づいて生成する信号電荷に基づく第２の光電変換信号と、がそれぞれ前記複数のアナログデジタル変換部に出力され、
前記複数のアナログデジタル変換部のうちの第１のアナログデジタル変換部は、
前記第１の光電変換信号をデジタル信号に変換する動作の少なくとも一部を第１の期間に行い、
前記複数のアナログデジタル変換部のうちの第２のアナログデジタル変換部は、
前記第２の光電変換信号をデジタル信号に変換する動作の少なくとも一部を前記第１の期間に行い、
前記撮像装置は、前記複数の画素の各々の前記第１の光電変換信号に基づくデジタル信号と、前記複数の画素の各々の前記第２の光電変換信号に基づくデジタル信号とを前記信号処理部に出力し、
前記信号処理部は、同一の画素の出力した前記第１の光電変換信号と前記第２の光電変換信号とのそれぞれに基づくデジタル信号の差分である差分信号を得て、前記第１の光電変換信号に基づくデジタル信号と前記差分信号とによって焦点検出を行い、
さらに前記信号処理部は、前記複数の画素の各々の前記第２の光電変換信号に基づくデジタル信号によって画像を形成することを特徴とする撮像システムの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の光電変換部を含む画素を複数有する撮像装置に関するものである。
【背景技術】
【０００２】
近年、光電変換部を有する画素が配された撮像装置では、より高速な信号出力が求められている。
撮像装置の一例として、光電変換を行い、入射光に基づく信号を出力する画素と、画素が行列状に配された画素アレイの各列にＡＤ変換器を有する列並列型のアナログデジタル変換回路（以下、アナログデジタル変換回路をＡＤＣ（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）、列並列型のＡＤＣを列ＡＤＣと表記する）と、を有する撮像装置が知られている。列ＡＤＣにおいては、各列の回路部が画素から出力されるアナログ信号（以下、画素から出力されるアナログ信号を画素信号と表記する）をデジタル信号に変換するアナログデジタル変換（以下、ＡＤ変換と表記する）を行う。
一方、特許文献１には複数の光電変換部を２次元に配列したマイクロレンズアレイのマイクロレンズ毎に設けて、位相差検出方式の焦点検出を行う撮像装置が記載されている。さらに、複数の光電変換部の第１の光電変換部の信号電荷に基づく信号、第１の光電変換部とは別の第２の光電変換部の信号電荷に基づく信号、第１の光電変換部と第２の光電変換部とを合わせた信号電荷に基づく信号を出力する形態が記載されている。
また、特許文献２には画素が行列状に配され、異なる行に配された画素が出力する信号を加算し、加算した信号を演算増幅器に出力する構成が記載されている。特許文献２には、画素の各列に演算増幅器が設けられた構成が記載されている。さらに特許文献２に記載の撮像装置では、ある列の演算増幅器と隣接する列の演算増幅器の非反転入力端子（−）とがスイッチを介して接続されている。これにより、隣接する列の画素の信号を加算して演算増幅器に出力することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−８３４０７号公報
【特許文献２】特開２００２−３２０１４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の撮像装置では、画素から出力される少なくとも２つのアナログ信号を高速にデジタル信号に変換する検討がなされていなかった。
特許文献２には、複数列の画素のそれぞれから出力される少なくとも２つのアナログ信号を高速にデジタル信号に変換する検討が充分では無かった。
【課題を解決するための手段】
【０００５】
本発明は上記の課題を鑑みて為されたものであり、一の態様は、各々が入射光に基づく信号電荷を生成するｎ個（ｎは２以上の自然数）の光電変換部を有する画素と、複数のアナログデジタル変換部と、を有し、前記複数のアナログデジタル変換部が、前記ｎ個の光電変換部が含むｍ個（ｍはｎ＞ｍの関係式を満たす自然数）の前記光電変換部が入射光に基づいて生成する信号電荷に基づく第１の光電変換信号をデジタル信号に変換する動作の少なくとも一部を第１の期間に行う第１のアナログデジタル変換部と、前記ｎ個の前記光電変換部が入射光に基づいて生成する信号電荷に基づく第２の光電変換信号をデジタル信号に変換する動作の少なくとも一部を前記第１の期間に行う第２のアナログデジタル変換部と、を有することを特徴とする撮像装置である。
【０００６】
また、一の態様は、各々が入射光に基づく信号電荷を生成するｎ個（ｎは２以上の自然数）の光電変換部を有する画素と、複数のアナログデジタル変換部と、を有する撮像装置の駆動方法であって、前記複数のアナログデジタル変換部のうちの第１のアナログデジタル変換部は、前記ｎ個に含まれるｍ個（ｍはｎ＞ｍの関係式を満たす自然数）の前記光電変換部が入射光に基づいて生成する信号電荷に基づく第１の光電変換信号をデジタル信号に変換する動作の少なくとも一部を第１の期間に行い、前記複数のアナログデジタル変換部のうちの第２のアナログデジタル変換部は、前記ｎ個の前記光電変換部が入射光に基づいて生成する信号電荷に基づく第２の光電変換信号をデジタル信号に変換する動作の少なくとも一部を前記第１の期間に行うことを特徴とする撮像装置の駆動方法である。
【０００７】
また、一の態様は、撮像システムの駆動方法であって、前記撮像システムは、撮像装置と、前記撮像装置から出力される信号の信号処理を行う信号処理部とを有し、前記撮像装置は、各々が入射光に基づく信号電荷を生成するｎ個（ｎは２以上の自然数）の光電変換部を、各々が有する複数の画素と、複数のアナログデジタル変換部と、マイクロレンズを複数有するレンズアレイと、を有し、１つの前記マイクロレンズで集光された光が前記画素の有する前記ｎ個の光電変換部に入射し、前記ｎ個に含まれるｍ個（ｍはｎ＞ｍの関係式を満たす自然数）の光電変換部が入射光に基づいて生成する信号電荷に基づく第１の光電変換信号と、前記ｎ個の前記光電変換部が入射光に基づいて生成する信号電荷に基づく第２の光電変換信号と、がそれぞれ前記複数のアナログデジタル変換部に出力され、前記複数のアナログデジタル変換部のうちの第１のアナログデジタル変換部は、前記第１の光電変換信号をデジタル信号に変換する動作の少なくとも一部を第１の期間に行い、前記複数のアナログデジタル変換部のうちの第２のアナログデジタル変換部は、前記第２の光電変換信号をデジタル信号に変換する動作の少なくとも一部を前記第１の期間に行い、前記撮像装置は、前記複数の画素の各々の前記第１の光電変換信号に基づくデジタル信号と、前記複数の画素の各々の前記第２の光電変換信号に基づくデジタル信号とを前記信号処理部に出力し、前記信号処理部は、同一の画素の出力した前記第１の光電変換信号と前記第２の光電変換信号とのそれぞれに基づくデジタル信号の差分である差分信号を得て、前記第１の光電変換信号に基づくデジタル信号と前記差分信号とによって焦点検出を行い、さらに前記信号処理部は、前記複数の画素の各々の前記第２の光電変換信号に基づくデジタル信号によって画像を形成することを特徴とする撮像システムの駆動方法である。
【発明の効果】
【０００８】
本発明により、画素から出力される少なくとも２つのアナログ信号を高速にデジタル信号に変換できる。
【図面の簡単な説明】
【０００９】
【図１】撮像装置の俯瞰図と等価回路図
【図２】撮像装置の断面図
【図３】撮像装置の等価回路図
【図４】撮像装置の動作タイミング図
【図５】他の一例の撮像装置に関わる動作タイミング図
【図６】他の一例の撮像装置の等価回路図
【図７】他の一例の撮像装置の動作タイミング図
【図８】他の一例の撮像装置のブロック図
【図９】他の一例の撮像装置の等価回路図
【図１０】他の一例の撮像装置の動作タイミング図
【図１１】撮像システムのブロック図
【発明を実施するための形態】
【００１０】
［実施例１］
以下、図面を参照しながら本実施例の撮像装置について説明する。
【００１１】
図１は本実施例に関する撮像装置の俯瞰図と、画素からの信号を読み出す回路構成を模式的に例示した図である。画素１００は、第１の光電変換部である第１のフォトダイオード１、第２の光電変換部である第２のフォトダイオード５１、フォトダイオード１、５１に電気的に接続された画素内読み出し回路部３を有する。画素１００は複数行、複数列に渡って配されている。即ち、画素１００は行列状に配されている。この行列状に画素１００が配された領域が画素部である。また、１つの画素１００が有するフォトダイオード１とフォトダイオード５１とをまとめて表す際は、受光部と表記する。入射光を受光部に導くための１つのマイクロレンズ２３が、１つの受光部を覆うように配されている。つまり、１つのマイクロレンズは１つの受光部に対応して設けられており、対応する画素１００の複数の光電変換部に入射光を導く。本実施例の撮像装置は、複数のマイクロレンズ２３を有するマイクロレンズアレイを有する。フォトダイオードの面積は、例えばフォトダイオード１の面積は図１において示したａ×ｂで表される面積である。フォトダイオード５１についても同様に、図１に示したｃ×ｄで表される面積である。また、このａ×ｂで表される面積を有する面がフォトダイオード１の受光面である。同様に、ｃ×ｄで表される面積を有する面がフォトダイオード５１の受光面である。
【００１２】
画素１００は、垂直走査回路２によって行ごとに順次走査される。垂直走査回路２が選択した行に属する画素１００から、画素信号が垂直信号線７に出力される。垂直信号線７は、画素１００から出力された画素信号を信号処理回路１０１に伝送する。信号処理回路１０１は画素１００から出力される画素信号を処理する回路である。また、信号処理回路１０１は、画素１００が出力するアナログ信号をデジタル信号に変換するアナログデジタル変換部を含む。信号処理回路１０１は、水平走査回路１４によって、列ごとに順次走査される。図１では、画素１００におけるフォトダイオード１、５１は、各列の信号処理回路１０１が並ぶ方向に沿って並んで配されている。即ち、画素１００の内部には２列のフォトダイオード１、５１が配されていると言い換えることができる。画素内信号読み出し回路３は、フォトダイオード１、５１で生成した信号電荷に基づく信号を垂直信号線７に出力する。画素内信号読み出し回路３は後述する転送ＭＯＳトランジスタ２０、５０、リセットＭＯＳトランジスタ４、増幅ＭＯＳトランジスタ５、選択ＭＯＳトランジスタ６を含んで構成される。
【００１３】
次に、図２に、図１でα−βの直線で示した部分の画素１００の断面を示す。カラーフィルター２２はマイクロレンズ２３とフォトダイオード１、５１との間に設けられている。
【００１４】
本実施例の撮像装置に設けられた画素は、位相差検出方式による焦点検出のための焦点検出用信号の基となる信号と、撮像のための信号である画像取得用信号の基となる信号を出力する。例えば、画素部のうちの、ライン状またはクロス状の位置にある複数の画素から焦点検出用信号の基となる信号が出力される。撮像装置は、画素から出力される焦点検出用信号の基となる信号と画像取得用信号の基となる信号を処理して焦点検出用信号、画像取得用信号を出力する。撮像装置から出力された焦点検出用信号に基づいて、２つの光電変換部に対する入射光の位相差を検出することができる。この検出された位相差に基づいて焦点検出を行うことができる。
【００１５】
図３は本実施例の撮像装置のうち、２行２列の画素１００と、２列の信号処理回路１０１を抜き出して模式的に表したブロック図である。
【００１６】
まず、画素１００について説明する。
【００１７】
画素１００は転送ＭＯＳトランジスタ２０、５０、リセットＭＯＳトランジスタ４、増幅ＭＯＳトランジスタ５、選択ＭＯＳトランジスタ６を有している。フォトダイオード１、５１では光が入射すると、光電変換により信号電荷が生じる。転送ＭＯＳトランジスタ２０はフォトダイオード１と増幅ＭＯＳトランジスタ５の入力ノードに電気的に接続されている。また、転送ＭＯＳトランジスタ５０は、フォトダイオード５１と増幅ＭＯＳトランジスタ５の入力ノードに電気的に接続されている。転送ＭＯＳトランジスタ２０のゲートに、後述する垂直走査回路から供給される転送パルスφＴ１をＨｉｇｈレベル（以降、Ｈレベルと表記する。同様に、ＬｏｗレベルをＬレベルと表記する。）とすると、フォトダイオード１の信号電荷が増幅ＭＯＳトランジスタ５の入力ノードに転送される。転送ＭＯＳトランジスタ５０のゲートに、同様に垂直走査回路２から供給される転送パルスφＴ２をＨレベルとすると、フォトダイオード５１の信号電荷が増幅ＭＯＳトランジスタ５の入力ノードに伝送される。垂直走査回路２がリセットＭＯＳトランジスタ４のゲートに供給するリセットパルスφＲをＨレベルとすると、増幅ＭＯＳトランジスタ５の入力ノードの電位がリセットされる。増幅ＭＯＳトランジスタ５は選択ＭＯＳトランジスタ６を介して垂直信号線７に電気的に接続されている。増幅ＭＯＳトランジスタ５は、増幅ＭＯＳトランジスタ５の入力ノードの信号電荷に基づいて、電気信号を出力する。選択ＭＯＳトランジスタ６は選択パルスφＳＥＬ１がＨレベルの時に増幅ＭＯＳトランジスタ５から垂直信号線７への経路を導通させる。
【００１８】
フォトダイオード１からの信号電荷が転送された増幅ＭＯＳトランジスタ５の入力ノードの電位に基づいて、垂直信号線７に出力される信号をＡ信号と表記する。また、フォトダイオード５１からの信号電荷が転送された増幅ＭＯＳトランジスタ５の入力ノードの電位に基づいて、垂直信号線７に出力される信号をＢ信号と表記する。Ａ信号およびＢ信号は焦点検出に用いられる焦点検出用信号の基となる信号である。Ａ信号は画素１００が出力する第１の光電変換信号である。また、転送パルスφＴ１、φＴ２を共にＨレベルとすることにより、フォトダイオード１、５１のそれぞれに蓄積された信号電荷が増幅ＭＯＳトランジスタ５の入力ノードに転送される。この時の増幅ＭＯＳトランジスタ５の入力ノードの電位に基づいて垂直信号線７に出力される信号をＡ＋Ｂ信号と表記する。Ａ＋Ｂ信号は、画像取得用信号の基となる信号であり、第２の光電変換信号である。本実施例では、Ｂ信号、すなわち、フォトダイオード５１において光電変換を行って保持した信号電荷のみが増幅ＭＯＳトランジスタ５の入力ノードに転送されることで垂直信号線７に出力される信号については、画素１００からの出力動作を行わない。Ｂ信号に相当する信号は、画像取得用信号と焦点検出用信号との差分処理を、後述するデジタル信号処理回路が行うことによって取得することができる。
【００１９】
本実施例では、相関二重サンプリング（以下、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）と表記する。）を行うために、増幅ＭＯＳトランジスタ５の入力ノードの電位をリセットレベルにしたことによって増幅ＭＯＳトランジスタ５から選択ＭＯＳトランジスタ６を介して出力される信号であるＮ信号と、前述したＡ信号、Ａ＋Ｂ信号の３つの信号をサンプリングする。
【００２０】
本実施例における画素信号とは、画素１００から出力されるＮ信号、Ａ信号、Ａ＋Ｂ信号を含む、画素１００から垂直信号線７に出力される信号の総称である。また、Ａ信号、Ａ＋Ｂ信号は、入射した光によって受光部が生成した信号電荷に基づく光電変換信号である。また、Ｎ信号は画素１００のノイズ成分を含むノイズ信号である。
【００２１】
次に信号処理回路１０１について説明する。クランプ容量Ｃ３−１，Ｃ３−２はＮ信号を保持する容量である。容量ＣＴは、スイッチＳＷ６がオンの時に垂直信号線７に出力されている信号を保持する容量である。本実施例の場合ではＡ信号を保持する。
【００２２】
本実施例では画素１００の１列に対し、比較器が比較器９−１、９−２の２つ設けられている形態である。比較器９−１、９−２には信号Ｖｒｅｆを含む信号が入力される。比較器９−１にはＡ＋Ｎ信号からＮ信号が差し引かれ、信号Ｖｒｅｆを含むＡ＋Ｖｒｅｆ信号が入力される。また、比較器９−２にはＡ＋Ｂ＋Ｎ信号からＮ信号が差し引かれ、信号Ｖｒｅｆを含むＡ＋Ｂ＋Ｖｒｅｆ信号が入力される。即ち、クランプ容量Ｃ３−１，Ｃ３−２を用いてＣＤＳを行うことにより、Ａ＋Ｎ信号、Ａ＋Ｂ＋Ｎ信号のそれぞれからＮ信号が差し引かれた信号が比較器９−１、９−２のそれぞれに与えられる。この比較器９−１、９−２にそれぞれ入力される信号を以下、Ａ＋Ｖｒｅｆ信号とＡ＋Ｂ＋Ｖｒｅｆ信号の信号Ｖｒｅｆを省略してＡ信号、Ａ＋Ｂ信号と表記する。比較器９−１はＡ信号と参照信号ＶＲＡＭＰ１と、比較器９−２はＡ＋Ｂ信号と参照信号ＶＲＡＭＰ２とを比較する。参照信号ＶＲＡＭＰ１、ＶＲＡＭＰ２は参照信号供給回路１０より各列に設けられた容量Ｃ４を介して比較器９−１，９−２に与えられる信号であり、時間に依存して電位が変化する信号である。比較器９−１９−２の一の端子には、それぞれスイッチＳＷ５−１、ＳＷ５−２を介して信号Ｖｒｅｆが与えられる。比較器９−１は、一の端子に与えられる、クランプ容量Ｃ３−１を介して画素１００から入力される画素信号と、別の一の端子に与えられる参照信号ＶＲＡＭＰ１との大小関係が逆転した時にラッチ信号ＬＡＴをカウンタ回路１１−１に出力する。また、比較器９−２は、一の端子に与えられる、クランプ容量Ｃ３−２を介して入力される画素信号と、別の一の端子に与えられる参照信号ＶＲＡＭＰ２参照信号との大小関係が逆転した時にラッチ信号ＬＡＴをカウンタ回路１１−２に出力する。この比較器９−１、９−２のそれぞれが出力するラッチ信号ＬＡＴは、画素信号と参照信号とを比較した比較結果に基づく比較結果信号である。
【００２３】
カウンタ回路１１−１、１１−２は参照信号ＶＲＡＭＰ１、ＶＲＡＭＰ２が時間に依存した電位の変化を開始するのと同時に、タイミングジェネレータ（以下、ＴＧと表記する）１２から与えられるクロックパルス信号ＣＬＫのカウントを開始する。カウンタ回路１１−１、１１−２はクロックパルス信号ＣＬＫをアップカウント、ダウンカウントするアップダウンカウンタを有している。カウンタ回路１１−１は比較器９−１がラッチ信号ＬＡＴを出力した時にクロックパルス信号ＣＬＫのカウントを終了する。また、カウンタ回路１１−２も同様に、比較器９−２がラッチ信号ＬＡＴを出力した時にクロックパルス信号ＣＬＫのカウントを終了する。このカウンタ回路１１−１、１１−２がクロックパルス信号をカウントした信号をカウント信号ＣＮＴと表記する。
【００２４】
メモリ１３−１はカウンタ回路１１−１がクロックパルス信号ＣＬＫをカウントしたカウント信号ＣＮＴを保持する。また、メモリ１３−２はカウンタ回路１１−２がクロックパルス信号ＣＬＫをカウントしたカウント信号ＣＮＴを保持する。メモリ１３−１が保持するカウント信号ＣＮＴはＡ信号に基づくデジタル信号である。このデジタル信号をデジタルＡ信号と表記する。また、メモリ１３−２が保持するカウント信号ＣＮＴはＡ＋Ｂ信号に基づくデジタル信号である。このデジタル信号をデジタルＡ＋Ｂ信号と表記する。本実施例の第１のアナログデジタル変換部は、比較器９−１、カウンタ回路１１−１、メモリ１３−１を含む。また、本実施例の第２のアナログデジタル変換部は、比較器９−２、カウンタ回路１１−２、メモリ１３−２を含む。すなわち、信号処理回路１０１のそれぞれは複数のアナログデジタル変換部を有している。
【００２５】
水平走査回路１４はＴＧ１２から与えられるクロックパルス信号ＣＬＫに基づいて、各列のメモリ１３を順次選択し、各列のメモリ１３が保持したカウント信号ＣＮＴの読み出しを行う。このメモリ１３から出力されたカウント信号ＣＮＴが撮像装置から出力される信号ＳＩＧＯＵＴである。
【００２６】
次に、図４を参照しながら、図３で例示した撮像装置の動作の一例について説明する。スイッチパルスφＳ１はスイッチＳＷ６を制御するパルスであり、Ｈレベルの時にスイッチＳＷ６は導通状態となる。信号処理回路リセットパルスφＣは、スイッチＳＷ４−１、４−２、５−１、５−２を制御するパルスである。信号処理回路リセットパルスφＣがＨレベルの時にスイッチＳＷ４−１、４−２、５−１、５−２は導通状態となる。Ｖ１は垂直信号線７の電位を表している。
【００２７】
時刻ｔ１で画素リセットパルスφＲ、選択パルスφＳＥＬ、信号処理回路リセットパルスφＣ、スイッチパルスφＳ１をそれぞれＨレベルとする。そして、画素リセットパルスφＲを時刻ｔ２にＬレベルとする。これにより、増幅ＭＯＳトランジスタ５の入力ノードの電位がリセットされる。
【００２８】
時刻ｔ３において、信号処理回路リセットパルスφＣ、スイッチパルスφＳ１をＬレベルとする。この時刻ｔ３において垂直信号線７に出力される信号がＮ信号である。クランプ容量Ｃ３−１，Ｃ３−２、容量ＣＴ、容量Ｃ４が時刻ｔ３の電位に基づく電荷を保持する。また、参照信号供給回路１０は参照信号ＶＲＡＭＰ１、ＶＲＡＭＰ２の時間に依存した電位の変化を開始する。カウンタ回路１１−１，１１−２は、ＴＧ１２から与えられるクロックパルス信号ＣＬＫのカウントを開始する。この時、カウンタ回路１１−１、１１−２はダウンカウントを行う。比較器９−１は時刻ｔ３における電位に基づく電荷を保持したクランプ容量Ｃ３−１を介して入力される信号と信号Ｖｒｅｆとを含む基準信号と、参照信号ＶＲＡＭＰ１とを比較する。また、比較器９−２は時刻ｔ３における電位に基づく電荷を保持したクランプ容量Ｃ３−２を介して入力される信号と参照信号ＶＲＡＭＰ２とを比較する。比較器９−１、９−２のそれぞれは、比較する信号の大小関係が逆転した時にラッチ信号ＬＡＴをそれぞれカウンタ回路１１−１、１１−２に出力する。
【００２９】
時刻ｔ４に参照信号供給回路１０は参照信号ＶＲＡＭＰ１、ＶＲＡＭＰ２の時間に依存した電位の変化を止める。この時刻ｔ３から時刻ｔ４の期間をＮ変換期間ＴＮと表記する。また、時刻ｔ３から時刻ｔ４に行う動作をＮ変換と表記する。
【００３０】
時刻ｔ５において、転送パルスφＴ１、スイッチパルスφＳ１をＨレベルとする。これにより、垂直信号線７には画素１００からＡ信号が出力される。時刻ｔ６において、転送パルスφＴ１、スイッチパルスφＳ１をＬレベルとする。容量ＣＴは時刻ｔ６の時の垂直信号線７の電位の基づく電荷を保持する。すなわち画素１００が出力したＡ信号を保持する。
【００３１】
比較器９−１にはＡ信号が供給されている。そして時刻ｔ６において、参照信号供給回路１０は参照信号ＶＲＡＭＰ１の時間に依存した電位の変化を開始する。カウンタ回路１１−１は、ＴＧ１２から与えられるクロックパルス信号ＣＬＫのカウントを開始する。この時、カウンタ回路１１−１は先のＮ変換時に保持したカウント信号値を出発値としてアップカウントを行う。比較器９−１は参照信号ＶＲＡＭＰ１とＡ信号との大小関係が逆転した時にラッチ信号ＬＡＴをカウンタ回路１１−１に出力する。参照信号ＶＲＡＭＰ１の時間に依存した電位の変化は、参照信号ＶＲＡＭＰ２の時間に依存した電位の変化が開始する時刻ｔ８よりも後の時刻ｔ９に止める。この時刻ｔ６から時刻ｔ９の期間をＡ変換期間ＴＡと表記する。比較器９−１は第１の比較器である。
【００３２】
時刻ｔ７において転送パルスφＴ２をＨレベルとする。増幅ＭＯＳトランジスタ５の入力ノードには先の時刻ｔ６の時の電位が保持されているため、垂直信号線７にはＡ＋Ｂ信号が出力される。時刻ｔ８において、転送パルスφＴ２をＬレベルとする。
【００３３】
比較器９−２には、Ａ＋Ｂ信号が供給されている。そして時刻ｔ８において、参照信号供給回路１０は参照信号ＶＲＡＭＰ２の時間に依存した電位の変化を開始する。カウンタ回路１１−２は、ＴＧ１２から与えられるクロックパルス信号ＣＬＫのカウントを開始する。この時、カウンタ回路１１−２は先のＮ変換時に保持したカウント信号値を出発値としてアップカウントを行う。比較器９−２は参照信号ＶＲＡＭＰ２とＡ＋Ｂ信号との大小関係が逆転した時にラッチ信号ＬＡＴをカウンタ回路１１−２に出力する。
【００３４】
時刻ｔ１０において、参照信号ＶＲＡＭＰ２の時間に依存した電位の変化を止める。時刻ｔ８から時刻ｔ１０の期間をＡ＋Ｂ変換期間ＴＡＢと表記する。比較器９−２は第２の比較器である。
また時刻ｔ１から時刻ｔ１０までの期間、すなわち画素１００が画素信号を出力してからデジタル信号に変換するまでの期間をＡＤ変換期間ＴＡＤと表記する。
【００３５】
時刻ｔ１１において、水平走査回路１４は水平走査信号φＨをＨレベルとして、メモリ１３−１が保持したデジタルＮ信号、デジタルＡ信号、メモリ１３−２が保持したデジタルＮ信号、デジタルＡ＋Ｂ信号をメモリ１３−１、１３−２のそれぞれから転送する。
【００３６】
本実施例の撮像装置は、Ａ変換期間ＴＡの一部とＡ＋Ｂ変換期間ＴＡＢの一部が重なっている。このＡ変換期間ＴＡとＡ＋Ｂ変換期間ＴＡＢとが重なっている期間が第１の期間である。即ち、第１の光電変換信号をデジタル信号に変換する動作の少なくとも一部を第１の期間に行う第１のアナログデジタル変換部と、第２の光電変換信号をデジタル信号に変換する動作の少なくとも一部を第１の期間に行う第２のアナログデジタル変換部を有している。また、Ａ変換期間ＴＡは第１の比較器が比較動作を行う第２の期間である。また、Ａ＋Ｂ変換期間ＴＡＢは第２の比較器が比較動作を行う第３の期間である。すなわち、第１の期間は、第２の期間と第３の期間とが重なる期間である。これにより、Ａ変換期間ＴＡとＡ＋Ｂ変換期間ＴＡＢの一部が重なっていることにより、Ａ変換期間ＴＡとＡ＋Ｂ変換期間ＴＡＢとに重なった期間が無い場合に比してＡＤ変換期間ＴＡＤを短くすることができる。
【００３７】
また、本実施例では、比較器９−１、９−２にそれぞれ別の参照信号ＶＲＡＭＰ１、ＶＲＡＭＰ２が供給される形態を説明した。しかし、比較器９−１、９−２に参照信号供給回路１０から共通の参照信号ＶＲＡＭＰが供給される形態であっても良い。この形態の撮像装置の動作について例示したのが図５である。
【００３８】
図５の動作タイミングにおいて示した時刻ｔ１から時刻ｔ６のそれぞれの時刻における動作は、図３の動作タイミングにおいて示した時刻ｔ１から時刻ｔ６のそれぞれにおける動作と同様とすることができる。図５の動作タイミングにおいて示した時刻ｔ７´において、転送パルスφＴ２をＨレベルとする。これにより、垂直信号線７にはＡ＋Ｂ信号が出力される。時刻ｔ８´において、転送パルスφＴ２をＬレベルとする。
【００３９】
時刻ｔ８´において、参照信号供給回路１０は参照信号ＶＲＡＭＰの時間に依存した電位の変化を開始する。カウンタ回路１１−１、１１−２は、ＴＧ１２から与えられるクロックパルス信号ＣＬＫのカウントを開始する。この時、カウンタ回路１１−１、１１−２は先のＮ変換時に保持したカウント信号値を出発値としてアップカウントを行う。比較器９−１はＡ信号と参照信号ＶＲＡＭＰとを比較し、大小関係が逆転した時にラッチ信号ＬＡＴをカウンタ回路１１−１に出力する。また、比較器９−２はＡ＋Ｂ信号と参照信号ＶＲＡＭＰとを比較し、大小関係が逆転した時にラッチ信号ＬＡＴをカウンタ回路１１−２に出力する。
【００４０】
時刻ｔ９´において、参照信号供給回路１０は参照信号ＶＲＡＭＰの時間に依存した電位の変化を止める。
【００４１】
図５で示した時刻ｔ１１における動作は図４で示した時刻ｔ１１における動作と同様とすることができる。
【００４２】
図４で示した動作タイミングではＡ変換期間ＴＡの一部とＡ＋Ｂ変換期間ＴＡＢの一部が重なっていた。図５で示した動作タイミングでは、Ａ変換期間ＴＡの全期間とＡ＋Ｂ変換期間ＴＡＢの全期間とが重なっている形態である。この形態の第１の期間はＡ変換期間ＴＡの全期間およびＡ＋Ｂ変換期間ＴＡＢの全期間である。この形態では、Ａ変換期間ＴＡの始まりとＡ＋Ｂ変換期間ＴＡＢの終わりまでの期間が図４の動作タイミングに対し図５の動作タイミングでは図４で示した期間ＴＣの分短縮できる。この図４で示した期間ＴＣは、Ａ変換期間ＴＡの始まりである時刻ｔ６からＡ＋Ｂ変換期間ＴＡＢの始まりである時刻ｔ８までの期間である。一方で、図４ではＡ変換期間ＴＡの始まりは時刻ｔ６であったのに対し、図５で示した動作タイミングではＡ変換期間ＴＡ（Ａ＋Ｂ変換期間ＴＡＢでもある）、時刻ｔ６よりも遅い時刻ｔ８´である。即ち、図５で示した期間ＴＤの分だけ、図５で示した動作タイミングでは図４で示した動作タイミングに対し、Ａ変換期間ＴＡの始まりが遅くなる。従って、図５で示した動作タイミングのＡＤ変換期間ＴＡＤは図４で示した動作タイミングのＡＤ変換期間ＴＡＤに対し、Ｔ期間ＴＣと期間ＴＤの差分であるＴＣ−ＴＤの期間分短縮することができる。
【００４３】
また、本実施例の撮像装置では、Ａ信号を保持する容量として容量ＣＴを有していたが、容量ＣＴが設けられていない形態であってもよい。この形態では、時刻ｔ６のスイッチＳＷ６のオフ後もスイッチＳＷ６から比較器９−１の入力端子の電気的経路において時刻ｔ６における電位が保持されるため、比較器９−１の入力端子にＡ信号が与えられる。よって、容量ＣＴが設けられていなくとも、実施することができる。ただし本実施例の撮像装置では、容量ＣＴを有することにより、スイッチＳＷ６のオン、オフ動作に伴ってスイッチＳＷ６から比較器９−１に至る電気的経路の電位が不安定になるのを抑制できる効果を有する。
【００４４】
また、本実施例ではスイッチパルスφＳ１が時刻ｔ３でＬレベルとなった後、時刻ｔ４でＨレベルとしていた。他の形態として、図４、図５の動作タイミング図において破線で示した通り、時刻ｔ１でＨレベルとした後、時刻ｔ３でＬレベルにはせず、時刻ｔ６でＬレベルとする形態であっても良い。
【００４５】
また、本実施例では、画素１００が２個の光電変換部の信号電荷に基づく光電変換信号であるＡ＋Ｂ信号と、１個の光電変換部に基づく光電変換信号であるＡ信号とを出力する形態を基に説明した。本実施例はこの形態に限定されるものではない。つまり、複数の画素の各々が有するｍ個（ｍは自然数）の光電変換部で生成した信号電荷に基づく第１の光電変換信号を画素が出力する。そして、この第１の光電変換信号を出力した複数の画素が、ｍ個の光電変換部を含み、ｍ個よりも多いｎ個（ｎは自然数）の光電変換部に基づいた第２の光電変換信号をさらに出力する形態であれば好適に実施することができる。
【００４６】
また、本実施例では、１つの画素に対応して１つのマイクロレンズが設けられ、焦点検出を行うことのできる撮像装置を例に説明したが、本実施例はこの焦点検出を行うことのできる撮像装置に限られるものではない。つまり、フォトダイオード１、フォトダイオード５１に対して異なるマイクロレンズが配されている形態であっても好適に実施することができる。
【００４７】
本実施例の画素１００は、入射光を受け、入射光に基づいて信号電荷を生成するフォトダイオードを複数有し、複数のフォトダイオードの信号電荷に基づく光電変換信号を複数回出力する形態であれば良い。複数回出力される光電変換信号とは、本実施例において説明した構成においてはＡ信号、Ｂ信号、Ａ＋Ｂ信号である。さらに多くのフォトダイオードを有する画素１００であれば、さらに多くの種類の光電変換信号が出力されうる。そして撮像装置は、画素１００が出力する複数の光電変換信号のうち第１の光電変換信号が第１の比較器に入力され、複数の光電変換信号のうち第２の光電変換信号が第２の比較器に入力される形態であれば良い。この形態において、第１の比較器が第１の光電変換信号と参照信号とを比較する少なくとも一部の動作と、第２の比較器が第２の光電変換信号と参照信号とを比較する少なくとも一部の動作とが第１の期間に行われれば良い。これにより、第２の期間と第３の期間とが全く重なっていない形態に比して、ＡＤ変換期間ＴＡＤを短縮できる効果を有する。
【００４８】
また、本実施例では、時間に依存して電位が変化する参照信号と光電変換信号とを比較する、いわゆるランプ型のＡＤ変換を例に説明したが、本実施例は他の形式のＡＤ変換であっても好適に実施することができる。すなわち、第１のアナログデジタル変換部が第１の光電変換信号をデジタル信号に変換する動作の少なくとも一部を第１の期間に行い、第２のアナログデジタル変換部が第２の光電変換信号をデジタル信号に変換する動作の少なくとも一部を第１の期間に行う形態であれば良い。
【００４９】
本実施例の撮像装置は、画素１００がＡ＋Ｎ信号とＡ＋Ｂ＋Ｎ信号を出力する第１のモードと、Ａ＋Ｎ信号を出力せず、Ａ＋Ｂ＋Ｎ信号を出力する第２のモードで動作することができる。第１のモードでは、図４あるいは図５を参照しながら説明した動作タイミングに基づいて動作させればよい。第２のモードでは、少なくとも比較器９−１，９−２のいずれか一方がＡ＋Ｂ信号のＡＤ変換を行えばよい。例えば、第１のモードでは焦点検出動作を行いながら画像を得る動作を行うため、動画撮影に好適である。また、第２のモードは静止画を撮影するのに好適である。
【００５０】
以上述べた通り、本実施例の撮像装置は、第２の期間の少なくとも一部と第３の期間の少なくとも一部が重なっている。これにより、第２の期間と第３の期間とに重なった期間が無い場合に比してＡＤ変換期間ＴＡＤを短くすることができる効果を有する。
【００５１】
［実施例２］
以下、図面を参照しながら本実施例の撮像装置について、実施例１と異なる点を中心に説明する。
【００５２】
図６は本実施例の撮像装置の等価回路図の一例である。図６のそれぞれで例示した各部材は、図３と同じ機能を持つものについて図３と同じ符号を付して表している。
【００５３】
本実施例の撮像装置は、画素１００が配された各列にオペアンプ１５を含む反転増幅回路１６を有する点で実施例１の撮像装置と異なる。反転増幅回路１６は、オペアンプ１５、帰還容量Ｃｆｂ、クランプ容量Ｃ０、スイッチＳＷ１、ＳＷ２を有している。オペアンプ１５の反転入力端子には、クランプ容量Ｃ０を介して画素１００が出力する画素信号が与えられる。オペアンプ１５の非反転入力端子には、信号Ｖｒが与えられる。オペアンプ１５の帰還経路には帰還容量ＣｆｂとスイッチＳＷ２とが設けられている。スイッチＳＷ２がオンの時、帰還容量Ｃｆｂの容量値とクランプ容量Ｃ０の容量値との比による反転ゲインがオペアンプ１５の出力端子に発生する。また、スイッチＳＷ１をオンとしてオペアンプ１５の出力端子と入力端子をショートさせることにより、帰還容量Ｃｆｂに保持された電荷がリセットされる。帰還容量Ｃｆｂは図６では１つとして示しているが、複数の容量がオペアンプ１５の帰還経路に並列して設けられ、使用する帰還容量を複数の容量から選択できる構成であっても良い。オペアンプ１５が出力した信号は、スイッチＳＷ６がオンの時には容量ＣＴに保持され、さらに比較器９−１の入力端子に出力される。また、オペアンプ１５が出力した信号は、クランプ容量Ｃ３−２を介して比較器９−２に出力される。
【００５４】
次に図７を参照しながら、図６で例示した撮像装置の動作の一例について説明する。
【００５５】
図７に示したＶ１´はオペアンプ１５の出力端子の電位を表している。本実施例では、画素信号が反転増幅回路１６によって反転増幅されて比較器９−１、９−２に出力される。従って、本実施例の電位Ｖ１´は、実施例１の電位Ｖ１に対し、信号の極性が逆となる。同様に、参照信号ＶＲＡＭＰが時間に依存して電位が変化する方向についても実施例１とは逆の方向である。
【００５６】
時刻ｔ１で、スイッチパルスφＳＷ１、φＳＷ２をＨレベルとし、スイッチＳＷ１、ＳＷ２を導通させる。
【００５７】
時刻ｔ２において、リセットパルスφＲ、スイッチパルスφＳＷ１をＬレベルとする。スイッチパルスφＳＷ１をＬレベルとすることで、画素１００が出力するＮ信号が容量Ｃ０に保持される。これにより、オペアンプ１５の出力端子にはオペアンプ１５のオフセット成分を含む基準信号が出力される。
【００５８】
時刻ｔ３に、信号処理回路リセットパルスφＣをＬレベルとする。これにより、オペアンプ１５のオフセット成分を含む基準信号がクランプ容量Ｃ３−１、Ｃ３−２のそれぞれに保持される。
【００５９】
時刻ｔ３から時刻ｔ４の期間に比較器９−１、９−２はオペアンプ１５からクランプ容量Ｃ３−１、Ｃ３−２を介して入力された信号と参照信号ＶＲＡＭＰとの比較を行う。
【００６０】
時刻ｔ８´から時刻ｔ９´の期間においても、比較器９−１、９−２はオペアンプ１５からクランプ容量Ｃ３−１、Ｃ３−２を介して入力された信号と参照信号ＶＲＡＭＰとの比較を行う。
【００６１】
これらの点を除き、図７に例示した動作タイミングは実施例１で述べた図５の動作タイミングと同様とすることができる。
【００６２】
本実施例のクランプ容量Ｃ３−１，Ｃ３−２は、時刻ｔ３においてオペアンプ１５のオフセット成分を含む基準信号を保持する。このオフセット成分を含む基準信号をクランプ容量Ｃ３−１、Ｃ３−２が保持することにより、時刻ｔ６、時刻ｔ８´に比較器９−１、９−２に与えられる信号は、基準信号を差し引いた信号とすることができる。よって、各列のオペアンプ１５のオフセット成分のばらつきによって生じる画質の低下を低減することができる。
【００６３】
また、Ｎ変換を比較器９−１，９−２のそれぞれが行い、Ｓ変換で得たデジタル信号から差し引くことで、比較器毎の動作のばらつきによって生じる画質の低下を低減することができる
本実施例の撮像装置は実施例１で述べた撮像装置と同様に、Ａ変換期間ＴＡとＡ＋Ｂ変換期間ＴＡＢとが重なっている。これにより、Ａ変換期間ＴＡとＡ＋Ｂ変換期間ＴＡＢとに重なった期間が無い場合に比してＡＤ変換期間ＴＡＤを短くすることができる効果を有する。
【００６４】
本実施例は、図３で例示した撮像装置のように、比較器９−１、９−２に参照信号ＶＲＡＭＰ１、ＶＲＡＭＰ２が別々に与えられる形態であっても良い。この形態であっても、実施例１の図４に例示した動作タイミング図と同様にして動作させることができる。この形態ではＡ変換期間ＴＡの少なくとも一部とＡ＋Ｂ変換期間ＴＡＢの少なくとも一部が重なっている。これにより、Ａ変換期間ＴＡとＡ＋Ｂ変換期間ＴＡＢとに重なった期間が無い場合に比してＡＤ変換期間ＴＡＤを短くすることができる効果を有する。
【００６５】
また、本実施例においてもスイッチパルスφＳ１は図７の動作タイミング図において破線で示した通り、時刻ｔ１でＨレベルとした後、時刻ｔ３でＬレベルにはせず、時刻ｔ６でＬレベルとする形態であっても良い。
【００６６】
［実施例３］
以下、図面を参照しながら本実施例の撮像装置について実施例２と異なる点を中心に説明する。
【００６７】
図８は本実施例の撮像装置を模式的に表したブロック図である。図８は複数行複数列配された画素１００のうち、２行４列の画素１００を抜き出して示すとともに、１行目の画素１００から画素信号が出力される場合を示したものである。それぞれの画素１００は実施例１で図２を参照しながら説明した通り、カラーフィルターを有している。カラーフィルターは赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三色である。この三色のカラーフィルターはベイヤ―配列で配されている。図８では、画素１００が出力する画素信号についてカラーフィルターの色、出力する光電変換信号（Ａ信号、Ａ＋Ｂ信号）、画素が配された列（図８の左から数えた列である。特に断りのない限り、本明細書においてＸ列目と記載した場合には左から数えた列を指す。）を用いて表している。例えば、１行目１列目に配された画素１００から出力されるＡ信号、Ａ＋Ｂ信号はそれぞれ、ＧＡ１、Ｇ（Ａ＋Ｂ）１として表記している。これは緑（Ｇ）のカラーフィルターを有する画素１００が出力する、Ａ信号もしくはＡ＋Ｂ信号であって、図８で示した画素列の左から数えて１列目の画素１００から出力される画素信号であることを示している。
【００６８】
１行目の画素１００から加算回路１７に画素信号が出力される。加算回路１７は同色のカラーフィルターを有する複数の画素１００のＡ信号同士とＡ＋Ｂ信号同士を加算する。すなわち、複数の画素１００の出力する第１の光電変換信号同士、第２の光電変換信号同士で加算する。同じ緑のカラーフィルターを有する画素１００では、１列目と３列目の画素１００のＡ信号同士、Ａ＋Ｂ信号同士を加算し、加算して得た２つの信号を別々の比較器に出力する。すなわち、信号ＧＡ１と信号ＧＡ３とを加算した信号ＧＡ１＋ＧＡ３を比較器９−３に出力する。また、信号Ｇ（Ａ＋Ｂ）１と信号Ｇ（Ａ＋Ｂ）３とを加算した信号Ｇ（Ａ＋Ｂ）１＋Ｇ（Ａ＋Ｂ）３を比較器９−５に出力する。比較器９−３に出力された信号ＧＡ１＋ＧＡ３は実施例１の図５を参照しながら説明したＡＤ変換動作によりデジタル信号に変換されてメモリ１３−３から出力される。メモリ１３−３から出力されるデジタル信号をＤ（ＧＡ１＋ＧＡ３）と表記する。同様に、比較器９−５に入力された信号Ｇ（Ａ＋Ｂ）１＋Ｇ（Ａ＋Ｂ）３はＡＤ変換動作によりデジタル信号に変換されてメモリ１３−５から出力される。このデジタル信号をＤ（Ｇ（Ａ＋Ｂ）１＋Ｇ（Ａ＋Ｂ）３）と表記する。
【００６９】
これまで緑のカラーフィルターを有する１列目、３列目の画素１００から出力された画素信号について述べた。赤のカラーフィルターを有する２列目、４列目の画素１００から出力される画素信号についても同様にしてメモリ１３−４からデジタル信号Ｄ（ＲＡ２＋ＲＡ４）、メモリ１３−６からデジタル信号Ｄ（Ｒ（Ａ＋Ｂ）２＋Ｒ（Ａ＋Ｂ）４）がそれぞれ出力される。
【００７０】
図９は、図８のブロック図で模式的に示した撮像装置の詳細を示した等価回路図である。図９では図８で示した２行４列の画素１００のうち、２行３列の画素１００について示している。図９のそれぞれで例示した各部材は、図５と同じ機能を持つものについて図５と同じ符号を付して表している。
【００７１】
以下、実施例２の図６と異なる点を中心に１列目、３列目の画素１００、信号処理回路１０１について説明する。２列目および不図示の４列目の画素１００、信号処理回路１０１についてはそれぞれ、１列目、３列目の画素１００、信号処理回路１０１と同様とすることができる。実施例１、２では画素１００の１列に対し比較器が２つ配されている形態であったが、本実施例では画素１００の１列に対し、比較器が１つ設けられている形態である。
【００７２】
１列目の画素１００から出力される画素１００はクランプ容量Ｃ０−１を介してオペアンプ１５−３の反転入力端子に電気的に接続されている。また、３列目の画素１００はスイッチＳＷ２２、クランプ容量Ｃ０−３ｂを介してオペアンプ１５−３に電気的に接続されている。さらに、３列目の画素１００はクランプ容量Ｃ０−３ａを介してオペアンプ１５−５に電気的に接続されている。ただし、本実施例の形態では、スイッチＳＷ２１をオフとし、比較器９−５にはオペアンプ１５−５が出力する信号は供給されない場合を説明する。スイッチＳＷ２１の動作を制御する信号は、図示を省略した。
【００７３】
オペアンプ１５−３から出力された信号は、クランプ容量Ｃ３−３を介して比較器９−３に与えられる。クランプ容量Ｃ３−３は実施例２の図６を参照しながら説明したクランプ容量Ｃ３−１と同様に動作する。また、スイッチＳＷ６−２がオンの時には、オペアンプ１５−３から出力された信号はスイッチＳＷ６−２を介して容量ＣＴ−２に保持されるとともに、クランプ容量Ｃ３−５を介して比較器９−５に与えられる。
【００７４】
例えば、１列目の画素１００が出力した光電変換信号は第１のアナログデジタル変換部と第２のアナログデジタル変換部に与えられる。この第１のアナログデジタル変換部は、比較器９−３、カウンタ回路１１−３、メモリ１３−３を含む。また、第２のアナログデジタル変換部は、比較器９−５、カウンタ回路１１−５、メモリ１３−５を含む。
【００７５】
次に図１０を参照しながら、図９で例示した撮像装置の動作について、実施例２の図７と異なる点を中心に説明する。
【００７６】
スイッチパルスφＥはスイッチＳＷ２２を制御するパルスであり、Ｈレベルの時にスイッチＳＷ２２は導通状態となる。スイッチパルスφＳ２はスイッチＳＷ６−２を制御するパルスであり、Ｈレベルの時にスイッチＳＷ６−２は導通状態となる。
【００７７】
時刻ｔ１において、スイッチパルスφＥをＨレベルとする。他の時刻ｔ１から時刻ｔ１１までの動作は、実施例２で述べた図７における時刻ｔ１から時刻ｔ１１までのそれぞれの動作と同様とすることができる。以下、オペアンプ１５−３、比較器９−３、９−５のそれぞれに入力される信号およびそれぞれが出力する信号について述べる。
【００７８】
時刻ｔ１で、スイッチパルスφＳＷ１、φＳＷ２をＨレベルとし、スイッチＳＷ１を導通させる。
【００７９】
時刻ｔ２において、リセットパルスφＲ、スイッチパルスφＳＷ１をＬレベルとする。スイッチパルスφＳＷ１をＬレベルとすることで、１列目の画素１００が出力するＮ信号（ＧＮ１）が容量Ｃ０−１に保持される。また、３列目の画素１００が出力するＮ信号（ＧＮ３）が容量Ｃ０−３ｂに保持される。これにより、オペアンプ１５−３の出力端子にはオペアンプ１５−３のオフセット成分を含む基準信号が出力される。
【００８０】
時刻ｔ３において、信号処理回路リセットパルスφＣをＬレベルとする。これにより、オペアンプ１５−３のオフセット成分を含む基準信号が容量Ｃ３−３、Ｃ３−５のそれぞれに保持される。また、時刻ｔ３においてスイッチパルスφＳ２をＬレベルとする。容量ＣＴ−２には、時刻ｔ３におけるオペアンプ１５−３が出力したオフセット成分を含む基準信号が保持される。
【００８１】
時刻ｔ３から時刻ｔ４の期間に比較器９−３、９−５はオペアンプ１５−３からクランプ容量Ｃ３−３、Ｃ３−５を介して入力された信号と参照信号ＶＲＡＭＰとの比較を行う。
【００８２】
そして、参照信号供給回路１０は参照信号ＶＲＡＭＰの時間に依存した電位の変化を開始する。比較器９−３、９−５はそれぞれ、オペアンプ１５−３が出力する信号から基準信号が差し引かれた信号と参照信号ＶＲＡＭＰとの比較を行う。
【００８３】
時刻ｔ４における動作は、実施例２で述べた図７における時刻ｔ４の動作と同様である。
【００８４】
時刻ｔ５において、転送パルスφＴ１とスイッチパルスφＳ２をＨレベルとする。これにより、画素１００から信号ＧＡ１と信号ＧＡ３が垂直信号線７に出力される。スイッチＳＷ２２はオンとなっているため、オペアンプ１５−３には、信号ＧＡ１と信号ＧＡ３とを加算した信号ＧＡ１＋ＧＡ３から、クランプ容量Ｃ０−１、Ｃ０−３ｂに保持された信号ＧＮ１＋ＧＮ３を差し引いた信号が与えられる。オペアンプ１５−３から出力される信号は、スイッチＳＷ６−２がオンであるため、容量ＣＴ−２、クランプ容量Ｃ３−５を介して比較器９−５に与えられる。
【００８５】
時刻ｔ６において、転送パルスφＴ１とスイッチパルスφＳ２をＬレベルとする。容量ＣＴ−２に信号ＧＡ１＋ＧＡ３が保持される。
【００８６】
時刻ｔ７´において、転送パルスφＴ２をＨレベルとする。これにより、画素１００から信号Ｇ（Ａ＋Ｂ）１と信号Ｇ（Ａ＋Ｂ）３が垂直信号線７に出力される。スイッチＳＷ２２はオンとなっているため、オペアンプ１５−３には、信号Ｇ（Ａ＋Ｂ）１と信号Ｇ（Ａ＋Ｂ）３とを加算した信号Ｇ（Ａ＋Ｂ）１＋Ｇ（Ａ＋Ｂ）３から、クランプ容量Ｃ０−１、Ｃ０−３ｂに保持された信号ＧＮ１＋ＧＮ３を差し引いた信号が与えられる。オペアンプ１５−３から出力される信号は、スイッチＳＷ６−２はオフであるため、クランプ容量Ｃ３−３を介して比較器９−３に与えられる。
【００８７】
時刻ｔ８´に転送パルスφＴ２をＬレベルとする。そして、参照信号供給回路１０は参照信号ＶＲＡＭＰの時間に依存した電位の変化を開始する。比較器９−３は、オペアンプ１５−３からクランプ容量Ｃ３−３を介して出力された信号と参照信号ＶＲＡＭＰとを比較する。また、比較器９−５はオペアンプ１５−３からクランプ容量Ｃ３−５を介して出力された信号と参照信号ＶＲＡＭＰとを比較する。
【００８８】
時刻ｔ９´に参照信号供給回路１０は参照信号ＶＲＡＭＰの時間に依存した電位の変化を終了する。メモリ１３−３には、オペアンプ１５−３からクランプ容量Ｃ３−３を介して比較器９−３に入力された信号に基づくデジタル信号が保持される。このデジタル信号は信号Ｇ（Ａ＋Ｂ）１＋Ｇ（Ａ＋Ｂ）３に基づくデジタル信号である。また、メモリ１３−５には、オペアンプ１５−３からクランプ容量Ｃ３−５を介して比較器９−５に入力された信号に基づくデジタル信号が保持される。このデジタル信号は信号ＧＡ１＋ＧＡ３に基づくデジタル信号である。
【００８９】
これまで１列目と３列目の画素１００に関する動作について述べた。２列目と４列目の画素１００についても、１列目と３列目の画素１００と同様の動作とすることができる。
【００９０】
本実施例の撮像装置は実施例２で述べた撮像装置と同様に、Ａ変換期間ＴＡとＡ＋Ｂ変換期間ＴＡＢとが重なっている。これにより、Ａ変換期間ＴＡとＡ＋Ｂ変換期間ＴＡＢとに重なった期間が無い場合に比してＡＤ変換期間ＴＡＤを短くすることができる効果を有する。
【００９１】
本実施例は、図３で例示した撮像装置のように、比較器９−３、９−５に異なるランプ信号ＶＲＡＭＰ１、ＶＲＡＭＰ２が別々に与えられる形態であっても良い。この形態であっても、実施例１の図４に例示した動作タイミング図と同様にして動作させることができる。この形態ではＡ変換期間ＴＡの少なくとも一部とＡ＋Ｂ変換期間ＴＡＢの少なくとも一部が重なっている。これにより、Ａ変換期間ＴＡとＡ＋Ｂ変換期間ＴＡＢとに重なった期間が無い場合に比してＡＤ変換期間ＴＡＤを短くすることができる効果を有する。
また、Ｎ変換を比較器９−１，９−２のそれぞれが行い、Ｓ変換で得たデジタル信号から差し引くことで、比較器毎の動作のばらつきによって生じる画質の低下を低減することができる。
【００９２】
また、本実施例においてもスイッチパルスφＳ２は図７の動作タイミング図において破線で示した通り、時刻ｔ１でＨレベルとした後、時刻ｔ３でＬレベルにはせず、時刻ｔ６でＬレベルとする形態であっても良い。
【００９３】
複数列の画素信号を加算する加算方式としては、アナログ信号で加算する方式とデジタル信号で加算する方式がある。本実施例はアナログ信号で加算する方式に関する。アナログ信号で加算する形態として、（１）複数の画素で増幅ＭＯＳトランジスタの入力ノードを共通に接続する形態、（２）画素が出力した信号を加算する形態がある。後者の形態の中でも、オペアンプの入力で加算する形態と比較器の入力で加算する形態がある。本実施例は、オペアンプの入力で加算する形態を基に説明した。本実施例ではアナログ信号で加算することにより、使用しないオペアンプ（本実施例においてはオペアンプ１５−５）に対して供給する電流を低減する、あるいはゼロとすることで、撮像装置の消費電力を低減できる効果がある。比較器の入力で加算する加算回路を有する形態であっても、本実施例を好適に実施することができる。
【００９４】
また、本実施例では加算回路が、異なる信号線に出力された画素信号を加算する形態を説明した。他の形態として、画素１００の１つの増幅ＭＯＳトランジスタ５の入力ノードに複数の画素１００の光電変換部が接続されている形態であっても良い。これにより、複数の画素１００の光電変換部が生成した信号電荷に基づく画素信号が出力される。この複数の画素１００の光電変換部が生成した信号電荷に基づく信号は本実施例で述べたように、複数の画素１００の各々が出力する画素信号を加算した信号に相当する。
【００９５】
本実施例では加算回路が複数の画素１００が出力する画素信号を加算する形態を基に説明した。本実施例の撮像装置は複数の画素１００が出力する画素信号を加算せずに比較器９に与えるモードをさらに有していても良い。すなわち、それぞれの列に配された画素１００の出力する画素信号が、比較器９のそれぞれに与えられるモードをさらに有していても良い。このような形態の一例として、図８の撮像装置では、１列目の画素が出力する画素信号は比較器９−３、２列目の画素が出力する画素信号は比較器９−４のそれぞれに出力される形態がある。別の一例として、１列目の画素が出力する画素信号は比較器９−５、２列目の画素が出力する画素信号は比較器９−６のそれぞれに出力される形態がある。すなわち撮像装置が、複数の画素が第１の光電変換信号であるＡ信号を第１のアナログデジタル変換部に、第２の光電変換信号であるＡ＋Ｂ信号を第２のアナログデジタル変換部にそれぞれ出力する第１のモードと、複数の画素がＡ信号を出力せず、Ａ＋Ｂ信号を第１のアナログデジタル変換部と第２のアナログデジタル変換部との少なくとも一方に出力する第２のモードとで動作する形態であっても良い。第１のモードでは、第１のアナログデジタル変換部が第１の光電変換信号をデジタル信号に変換する動作の少なくとも一部を第１の期間に行い、第２のアナログデジタル変換部が第２の光電変換信号をデジタル信号に変換する動作の少なくとも一部を第１の期間に行う。第２のモードでは、Ａ＋Ｂ信号が与えられた前記第１のアナログデジタル変換部と前記第２のアナログデジタル変換部との少なくとも一方がＡ＋Ｂ信号をデジタル信号に変換する動作を行う。この形態であっても、第１のモードでＡ変換期間ＴＡの少なくとも一部とＡ＋Ｂ変換期間ＴＡＢの少なくとも一部とが重なっていることにより、Ａ変換期間ＴＡとＡ＋Ｂ変換期間ＴＡＢとに重なった期間が無い場合に比してＡＤ変換期間ＴＡＤを短くすることができる効果を有する。第１のモード、第２のモードを有することにより、例えば第１のモードでは焦点検出動作を行いながらの動画撮影、第２のモードでは静止画撮影あるいは焦点検出動作を行わない動画撮影といったように、用途に応じてモードを使い分けることが可能である。
【００９６】
［実施例４］
実施例１で述べた撮像装置を撮像システムに適用した場合の実施例について述べる。撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図１１に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図を示す。
【００９７】
図１１に例示した撮像システムは、レンズの保護のためのバリア１５１、被写体の光学像を撮像装置１５４に結像させるレンズ１５２、レンズ１５２を通過する光量を可変にするための絞り１５３を有する。レンズ１５２、絞り１５３は撮像装置１５４に光を集光する光学系である。また、図１１に例示した撮像システムは撮像装置１５４より出力される出力信号の処理を行う出力信号処理部１５５を有する。
【００９８】
出力信号処理部１５５はデジタル信号処理部を有し、撮像装置１５４から出力されるデジタルＡ信号、デジタルＡ＋Ｂ信号のそれぞれからデジタルＮ信号を差し引く差分処理を行う。また、出力信号処理部１５５は同一画素のＡ＋Ｂ信号とＡ信号とのそれぞれに基づく、デジタルＡ＋Ｂ信号とデジタルＡ信号とを差し引いて差分信号を得る差分処理を行う。この差分信号がデジタルＢ信号である。また、出力信号処理部１５５はその他、必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。
【００９９】
図１１に例示した撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部１５６、外部コンピュータ等と通信する為の外部インターフェース部１５７を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５９、記録媒体１５９に記録または読み出しを行うための記録媒体制御インターフェース部１５８を有する。さらに固体撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、撮像装置１５４と出力信号処理部１５５に各種タイミング信号を出力するタイミング供給部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５４と、撮像装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。
【０１００】
出力信号処理部１５５が行う、デジタルＡ＋Ｂ信号からデジタルＡ信号を差し引く処理は、同じ画素から出力された信号同士で行われる。すなわち、画素１００が出力したＡ信号に基づく焦点検出用信号と焦点検出用信号を出力した画素１００が出力したＡ＋Ｂ信号に基づく画像取得用信号とで差分処理が行われる。これにより、画素１００のＢ信号に基づく信号が得られ、この信号とＡ信号に基づく信号との信号値を比較することにより、位相差検出方式の焦点検出が行われる。また、出力信号処理部１５５は、画像取得用信号であるデジタルＡ＋Ｂ信号からデジタルＮ信号を差し引いた信号によって画像の形成を行う。
【０１０１】
以上のように、本実施例の撮像システムは、撮像装置１５４を適用して焦点検出動作、撮像動作を行うことが可能である。
【符号の説明】
【０１０２】
１、５１  フォトダイオード
２  垂直走査回路
３  画素内信号読み出し回路
４  リセットＭＯＳトランジスタ
５  増幅ＭＯＳトランジスタ
６  選択ＭＯＳトランジスタ
７  垂直信号線
ＣＴ  容量
Ｃ３−１，Ｃ３−２、Ｃ４  クランプ容量
１４  水平走査回路
９−１、９−２  比較器
１０  参照信号供給回路
１１−１、１１−２  カウンタ回路
１２  ＴＧ
１３−１、１３−２  メモリ
１００  画素
１０１  信号処理回路
【図１】
0006041500.tif 000002
【図２】
0006041500.tif 000003
【図３】
0006041500.tif 000004
【図４】
0006041500.tif 000005
【図５】
0006041500.tif 000006
【図６】
0006041500.tif 000007
【図７】
0006041500.tif 000008
【図８】
0006041500.tif 000009
【図９】
0006041500.tif 000010
【図１０】
0006041500.tif 000011
【図１１】
0006041500.tif 000012