(57)【特許請求の範囲】
【請求項１】
マルチプレクサ（２０）およびアナログデジタル変換器（３０）を有するアナログデジタル変換装置であって、前記マルチプレクサ（２０）が少なくとも１つのスイッチ（Ｓ３，Ｓ４，Ｓ５）および少なくとも１つの抵抗（Ｒ１）を備えた複数のチャンネル（Ｋ１〜Ｋｎ）を有しており、少なくとも１つの前記スイッチ（Ｓ３，Ｓ４）が前記チャンネル（Ｋ１〜Ｋｎ）の入力ポータル（ＥＰ１〜ＥＰｎ）を前記少なくとも１つの抵抗（Ｒ１）を介して対応する出力ポータル（ＡＰ）に接続し、前記アナログデジタル変換器（３０）のアナログ入力（Ｓａｎａ）が前記マルチプレクサ（２０）の前記出力ポータル（ＡＰ）に接続されている形式のものにおいて、
前記複数のチャンネル（Ｋ１〜Ｋｎ）内に、前記マルチプレクサ（２０）をテストするための少なくとも１つの別のスイッチ（Ｓ１，Ｓ２，Ｓ６）が設けられており、前記複数のチャンネル（Ｋ１〜Ｋｎ）のそれぞれにおいて、前記別のスイッチ（Ｓ１，Ｓ２，Ｓ６）のうちの少なくとも１つの別のスイッチ（Ｓ６）が、前記チャンネル（Ｋ１〜Ｋｎ）の前記入力ポータル（ＥＰ１〜ＥＰｎ）を、所定の電圧値（ＵＰ）に接続する、
ことを特徴とする、アナログデジタル変換装置。
【請求項２】
前記別のスイッチ（Ｓ１，Ｓ２，Ｓ６）のうちの他の別のスイッチ（Ｓ１，Ｓ２）が、前記チャンネル（Ｋ１〜Ｋｎ）の前記出力ポータル（ＡＰ）および／または対応する前記チャンネル（Ｋ１〜Ｋｎ）を、所定の電圧値（Ｕｉｎｔ，アース）に接続する、
ことを特徴とする、請求項１に記載のアナログデジタル変換装置。
【請求項３】
少なくとも１つの所定の基準電圧値（ＵＴ）を前記出力ポータル（ＡＰ）若しくは前記アナログ入力（Ｓａｎａ）に供給するための電圧供給部（７０）および選択ユニット（６０）が設けられている、
ことを特徴とする、請求項１または２に記載のアナログデジタル変換装置。
【請求項４】
少なくとも１つの前記スイッチ（Ｓ３，Ｓ４，Ｓ５）および少なくとも１つの前記別のスイッチ（Ｓ１，Ｓ２，Ｓ６）を切り替える論理回路（１０）が設けられており、前記論理回路（１０）にシーケンス制御（１２）が実装されており、該シーケンス制御（１２）が、個別の前記チャンネル（Ｋ１〜Ｋｎ）を、対応する前記スイッチ（Ｓ３，Ｓ４，Ｓ５）および前記別のスイッチ（Ｓ１，Ｓ２，Ｓ６）を制御することによって所定の順序で、前記各チャンネル（Ｋ１〜Ｋｎ）が別の電圧値への内部的および／若しくは外部的な短絡を有しているかどうか、並びに／または別のチャンネル（Ｋ１〜Ｋｎ）と結合されているかどうかを点検する、
ことを特徴とする、請求項１から３のいずれか１項に記載のアナログデジタル変換装置。
【請求項５】
少なくとも１つの前記別のスイッチ（Ｓ１，Ｓ２，Ｓ６）がテスト運転中に切り替え可能であり、前記論理回路（１０）内の前記シーケンス制御（１２）がテスト運転中に作動されている、
ことを特徴とする、請求項４に記載のアナログデジタル装置。
【請求項６】
前記論理回路（１０）が、前記アナログデジタル変換器（３０）を測定エレメントとして使用し、該測定エレメントが、前記シーケンス制御（１２）によってプリセットされた前記スイッチ（Ｓ３，Ｓ４，Ｓ５）および前記別のスイッチ（Ｓ１，Ｓ２，Ｓ６）のスイッチング状態に応じたデジタル信号を出力する、
ことを特徴とする、請求項４または５に記載のアナログデジタル変換装置。
【請求項７】
前記論理回路（１０）が、前記デジタル信号を、前記シーケンス制御（１２）によってプリセットされた前記スイッチ（Ｓ３，Ｓ４，Ｓ５）および前記別のスイッチ（Ｓ１，Ｓ２，Ｓ６）のスイッチング状態に応じた基準に基づいて評価する、
ことを特徴とする、請求項６に記載のアナログデジタル変換装置。
【請求項８】
前記論理回路（１０）が、前記デジタル信号を、少なくとも１つの所定の閾値と比較し、その比較結果を少なくとも１つのメモリー（５０）にファイルする、
ことを特徴とする、請求項７に記載のアナログデジタル変換装置。
【請求項９】
前記論理回路（１０）が、少なくとも１つの前記メモリー（５０）にファイルされた前記比較結果を要求に応じてアウトプットする、
ことを特徴とする、請求項８に記載のアナログデジタル変換装置。
【請求項１０】
制御器（８０）に通じるインターフェースユニット（４０）が設けられており、該インターフェースユニット（４０）が、テスト運転を実施するためのおよび／またはテスト結果をアウトプットするための、前記制御器（８０）による少なくとも１つの指令を受信する、
ことを特徴とする、請求項１から９のいずれか１項に記載のアナログデジタル変換装置。
【請求項１１】
前記インターフェースユニット（４０）が、全システムのそれぞれの運転開始時に、テスト運転を実施するための前記指令を受信する、
ことを特徴とする、請求項１０に記載のアナログデジタル変換装置。
【請求項１２】
アナログデジタル変換器のためのマルチプレクサを点検するための方法であって、前記マルチプレクサ（２０）が、少なくとも１つのスイッチ（Ｓ３，Ｓ４，Ｓ５）および少なくとも１つの抵抗（Ｒ１）を備えた複数のチャンネル（Ｋ１〜Ｋｎ）を有しており、前記スイッチ（Ｓ３，Ｓ４）が、前記各チャンネル（Ｋ１〜Ｋｎ）の入力ポータル（ＥＰ１〜ＥＰｎ）を前記少なくとも１つの抵抗（Ｒ１）を介して対応する出力ポータル（ＡＰ）に接続する方法において、
前記複数のチャンネル（Ｋ１〜Ｋｎ）内に、前記マルチプレクサ（２０）をテストするための少なくとも１つの別のスイッチ（Ｓ１，Ｓ２，Ｓ６）を設け、前記複数のチャンネル（Ｋ１〜Ｋｎ）のそれぞれにおいて、前記別のスイッチ（Ｓ１，Ｓ２，Ｓ６）のうちの少なくとも１つの別のスイッチ（Ｓ６）によって、前記チャンネル（Ｋ１〜Ｋｎ）の前記入力ポータル（ＥＰ１〜ＥＰｎ）を、所定の電圧値（ＵＰ）に接続する、
ことを特徴とする、アナログデジタル変換器のためのマルチプレクサを点検するための方法。
【請求項１３】
前記別のスイッチ（Ｓ１，Ｓ２，Ｓ６）のうちの他の別のスイッチ（Ｓ１，Ｓ２）によって、前記チャンネル（Ｋ１〜Ｋｎ）の前記出力ポータル（ＡＰ）および／または対応する前記チャンネル（Ｋ１〜Ｋｎ）を、所定の電圧値（Ｕｉｎｔ，アース）に接続する、
ことを特徴とする、請求項１２に記載の方法。
【請求項１４】
前記チャンネル（Ｋ１〜Ｋｎ）のうちの１つをスティミュラスチャンネルとして運転し、残りのチャンネル（Ｋ１〜Ｋｎ）を測定チャンネルとして運転し、この際に、個別の前記チャンネル（Ｋ１〜Ｋｎ）を相次いでスティミュラスチャンネルとして運転する、
ことを特徴とする、請求項１２または１３に記載の方法。
【請求項１５】
アナログデジタル変換器のためのマルチプレクサを点検するための方法であって、前記マルチプレクサ（２０）が、少なくとも１つのスイッチ（Ｓ３，Ｓ４，Ｓ５）を備えた複数のチャンネル（Ｋ１〜Ｋｎ）を有しており、前記スイッチ（Ｓ３，Ｓ４，Ｓ５）が切り替えられ、前記各チャンネル（Ｋ１〜Ｋｎ）の入力ポータル（ＥＰ１〜ＥＰｎ）を対応する出力ポータル（ＡＰ）に接続する方法において、
少なくとも１つのチャンネル（Ｋ１〜Ｋｎ）内に、前記マルチプレクサ（２０）をテストするための少なくとも１つの別のスイッチ（Ｓ１，Ｓ２，Ｓ６）を設け、該別のスイッチ（Ｓ１，Ｓ２，Ｓ６）によって、前記チャンネル（Ｋ１〜Ｋｎ）の前記入力ポータル（ＥＰ１〜ＥＰｎ）、および／または前記チャンネル（Ｋ１〜Ｋｎ）の前記出力ポータル（ＡＰ）、および／または前記チャンネル（Ｋ１〜Ｋｎ）を、所定の電圧値（Ｕｉｎｔ，ＵＰ，アース）に接続し、
前記チャンネル（Ｋ１〜Ｋｎ）のうちの１つをスティミュラスチャンネルとして運転し、残りのチャンネル（Ｋ１〜Ｋｎ）を測定チャンネルとして運転し、この際に、個別の前記チャンネル（Ｋ１〜Ｋｎ）を相次いでスティミュラスチャンネルとして運転する、
ことを特徴とする、アナログデジタル変換器のためのマルチプレクサを点検するための方法。
【請求項１６】
シーケンス制御（１２）を実装し、該シーケンス制御（１２）が、前記各チャンネル（Ｋ１〜Ｋｎ）を、対応する前記スイッチ（Ｓ３，Ｓ４，Ｓ５）および前記別のスイッチ（Ｓ１，Ｓ２，Ｓ６）を制御することによって所定の順序で、前記各チャンネル（Ｋ１〜Ｋｎ）が別の電圧値と内部的および／若しくは外部的な短絡を有しているか、並びに／または別のチャンネル（Ｋ１〜Ｋｎ）と結合されているかどうかを点検する、
ことを特徴とする、請求項１２から１５のいずれか１項に記載の方法。
【請求項１７】
テスト運転時に少なくとも１つの前記別のスイッチ（Ｓ１，Ｓ２，Ｓ６）を切り替え、前記シーケンス制御（１２）をテスト運転中に作動させる、
ことを特徴とする、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、独立請求項１の前文に記載したアナログデジタル変換装置、およびこれに関連する独立請求項１１の前文に記載したアナログデジタル変換器のためのマルチプレクサを点検するための方法に関する。
【背景技術】
【０００２】
複数のインプットのアナログ信号を唯一のアナログデジタル変換器によって、対応するデジタル信号に変換するために、しばしば、アナログデジタル変換器の前にマルチプレクサが接続されている。マルチプレクサの考えられる欠陥、例えば別の電位への短絡、複数のチャンネル間の互いの結合または複数のチャンネルのうちの１つの断線は、検知されない。マルチプレクサおよびアナログデジタル変換器を備えたこのようなアナログデジタル変換装置を、安全上重要な値のために使用できるようにするために、信頼性検査が要求されている。アナログデジタル変換装置は、例えばセンサ装置の一部として構成され、このセンサ装置は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ−Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｒｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：特定用途向けＩＣ）として構成され得る。
【０００３】
現在一般的である方法は、マルチプレクサの点検を、もしできたとしても、多くの指令およびソフトウエアプログラムを介して実行し、このソフトウエアプログラムは対応する制御器でマイクロコントローラによって処理される。この場合、プログラムシーケンスは、点検のための次のプログラムステップが開始される前に、ＡＳＩＣの操作が処理されるまで依然として待機しなければならない。従って、高価なソフトウエア費用を必要とし、テスト段階中にマイクロコントローラの、しばしば使われていない長すぎる待機時間を必要とする。
【０００４】
特許文献１には、例えばアナログデジタル変換装置のオフセットエラーを修正するための方法および修正装置について記載されている。この修正装置は、アナログデジタル変換器のインプットを少なくとも１つの測定チャンネルまたはオフセットチャンネルに接続するためのマルチプレクサを有している。オフセットチャンネルは、前もって規定された基準電圧値または前もって規定された基準電流値を提供する。コンピュータユニットは、アナログデジタル変換器のアウトプットにより提供された値をオフセット値としてメモリーに記憶するか、またはアナログデジタル変換器のアウトプットにより提供された値を測定値として演算設計に基づいて、記憶されたオフセット値と関連付けし、得られた値を伝送ユニットの修正された測定値として提供する。さらに制御装置が設けられており、該制御装置は、マルチプレクサおよびコンピュータユニットを、第１または第２の運転モードに切り替え、この際に第１の運転モードで、アナログデジタル変換器のインプットをオフセットチャンネルに接続し、アナログデジタル変換器のアウトプットによって提供された値がコンピュータユニットでオフセットエラー値として解釈され、第２の運転モードにおいてアナログデジタル変換器のインプットが測定チャンネルに接続され、アウトプットによって提供された値がコンピュータユニットで測定値として解釈される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】ドイツ連邦共和国特許公開第１０２００８０４２４００号明細書
【発明の概要】
【０００６】
これに対して、独立請求項１の特徴部に記載した本発明によるアナログデジタル変換装置、およびアナログデジタル変換器のためのマルチプレクサを点検するための本発明による方法は、アナログデジタル変換装置のマルチプレクサがアナログデジタル変換装置内で自動的にテストされる、という利点を有している。このことはつまり、例えば制御器によりアウトプットされるソフトウエア指令を介して、好適には自動的に実行されるシーケンス制御がアナログデジタル変換装置内で作動され、このシーケンス制御がマルチプレクサのための個別のテスト条件を作動し、評価するので、全アナログデジタル変換装置の包括的な点検が可能である、ということである。点検の結果は、ソフトウエア指令を介して制御器によってピックアップされる。
【０００７】
本発明の基本的な考え方は、複雑な論理回路に基づいており、この論理回路は、アナログデジタル変換装置内に配置され、かつ簡単なシーケンス制御を実行することができるので、ソフトウエア指令に応答して、テスト運転を開始させることができ、このテスト運転は、マルチプレクサの複数のチャンネルの個別の入力ポータルがアースにまたは別の電位に短絡されているかどうか、および／またはマルチプレクサの個別のチャンネルが、別の電圧値への内部的な短絡を有しているかどうか、および／または別のチャンネルに結合されているかどうかをテストする。
【０００８】
論理回路は、マルチプレクサの個別のチャンネルが別の電圧値への内部的および／または外部的な短絡を有しているかどうかを検知するために、テスト運転中に様々な測定を実施する。さらに、気付かれない測定誤差を引き起こす、複数のマルチプレクサチャンネルの結合が存在するかどうかを検知するために、論理回路は様々な測定を実施することができる。結合テストにおいては、互いに入り込んだ２つのループが処理され、この場合、スティミュラスチャンネルと測定チャンネルとが区別される。スティミュラスチャンネルには所定の電圧値が印加され、測定されるが、測定チャンネルにおいては測定だけが行われる。内部的な結合テストにおいて、各スティミュラスチャンネルが内部的な電圧値に接続され、外部的な結合テストにおいて、外部的な電圧値が各スティミュラスチャンネルの入力ポータルに印加される。個別の測定連続の結果はメモリーされ、必要に応じてアウトプットされる。すべてのテスト若しくは測定は、テスト運転のスタート後にソフトウエア指令によって自動的に実行されるので、対応する制御器若しくは、対応する制御器内のマイクロコントローラはすべてのテスト若しくは測定によって影響を受けることはなく、この時点で別のプロセスを処理することができる。自動的なテスト運転の終了後に、必要に応じて測定結果がピックアップされる。
【０００９】
本発明の実施例によれば、少なくとも１つのスイッチを有する複数のチャンネルを備えたマルチプレクサと、アナログ入力がマルチプレクサの出力ポータルに接続されているアナログデジタル変換器とを有するアナログデジタル変換装置が提供されている。本発明によれば、少なくとも１つのチャンネル内に、マルチプレクサをテストするための少なくとも１つの別のスイッチが設けられており、この別のスイッチは、対応するチャンネルの入力ポータルおよび／または出力ポータルおよび／または対応するチャンネルを、所定の電圧値に接続する。
【００１０】
さらに、アナログデジタル変換器のためのマルチプレクサを点検するための方法が提案されており、この場合、マルチプレクサは、少なくとも１つのスイッチを備えた複数のチャンネルを有していて、これら複数のチャンネルは切り替えられ、それぞれのチャンネルの入力ポータルを対応する出力ポータルに接続する。本発明によれば、少なくとも１つのチャンネル内に、マルチプレクサをテストするための少なくとも１つの別のスイッチが設けられており、この別のスイッチによって、対応するチャンネルの入力ポータルおよび／または出力ポータルおよび／または対応するチャンネルが所定の電圧値に接続される。
【００１１】
従属請求項に記載した手段および実施態様によって、独立請求項１に記載したアナログデジタル変換装置、および独立請求項１１に記載したアナログデジタル変換器のためのマルチプレクサを点検するための方法の有利な改良が可能である。
【００１２】
特に好適には、本発明による装置が、それぞれのチャンネルの少なくとも１つのスイッチおよび少なくとも１つの別のスイッチを切り替え、チャンネルの入力ポータルを対応する出力ポータルに接続する論理回路を有しており、該論理回路内にシーケンス制御が実装されており、このシーケンス制御が、個別のチャンネルを、対応するスイッチを制御することによって所定の順序で、それぞれのチャンネルが別の電圧値への内部的および／または外部的な短絡を有しているかどうか、および／または別のチャンネルと結合されているかどうかを点検する。少なくとも１つの別のスイッチは、好適な形式でテスト運転中に切り替えることができ、この際に、論理回路内のシーケンス制御がテスト運転中に作動されている。
【００１３】
本発明のアナログデジタル変換装置の好適な実施態様によれば、少なくとも１つの所定の外部的な電圧値を提供するための電圧供給部および選択ユニットが設けられている。電圧供給部は、マルチプレクサおよびアナログデジタル変換器を点検するために使用される、例えば複数の基準電圧レベルを提供することができる。電圧供給部は、例えば、アナログデジタル変換器によって最大デジタル値に変換される第１の基準電圧レベル、アナログデジタル変換器によって最大値の約７５％に相当するデジタル値に変換される第２の基準電圧レベル、アナログデジタル変換器によって最大値の約５０％に相当するデジタル値に変換される第３の基準電圧レベル、アナログデジタル変換器によって最大値の約２５％に相当するデジタル値に変換される第４の基準電圧レベルを提供する。しかも、アース電位を提供することができる。個別の基準電圧レベルの選択は、選択ユニットを介して行われる。
【００１４】
本発明によるアナログデジタル変換装置の別の好適な実施態様によれば、論理回路がアナログデジタル変換器を測定エレメントとして使用し、該測定エレメントが、マルチプレクサの前記出力ポータルにおいて生成された電圧値を、シーケンス制御によってプリセットされる基準値に基づいて算出する。この基準値は、例えばマルチプレクサまたは選択ユニット内におけるスイッチの所定の切り替え状態を含んでいる。
【００１５】
本発明によるアナログデジタル変換装置の別の好適な実施態様によれば、論理回路が、マルチプレクサの出力ポータルにおいて生成されかつ算出された電圧値を、シーケンス制御によってプリセットされる基準値に基づいて評価する。この所定の評価基準値は、例えば閾値、値域その他を含有しており、これらの評価基準値と、生成されかつ算出された電圧値とが比較される。論理回路は、マルチプレクサの出力ポータルにおいて生成されかつ算出された電圧値を、例えば少なくとも１つの所定の閾値と比較し、その比較結果を少なくとも１つのメモリーにファイルすることができる。生成されかつ算出された電圧値が所定の値域内に存在するかどうかを確認するために、論理回路は、例えば生成されかつ算出された電圧値が第１の閾値を上回り、それと同時に第２の閾値を下回っているかどうかを点検する。この場合、第１および第２の閾値は、値域の限界を表わす。
【００１６】
本発明によるアナログデジタル変換装置の別の好適な実施態様によれば、論理回路が、少なくとも１つのメモリーにファイルされた比較結果を要求に応じてアウトプットすることができる。従って、本発明によるアナログデジタル変換装置は、例えば制御器に通じるインターフェースユニットを有しており、このインターフェースユニットが、テスト運転を実施するためのおよび／またはテスト結果をアウトプットするための、制御器からの少なくとも１つの指令を受信し、論理回路に転送することができる。インターフェースユニットは、全システムの各運転開始時に、テスト運転を実施するための指令を受信することができる。これによって、本発明によるアナログデジタル変換装置のそれぞれの運転のための、マルチプレクサの申し分のない作業が、いわば保証される。
【００１７】
本発明による方法の好適な実施態様によれば、シーケンス制御が実装されており、該シーケンス制御は、各チャンネルを、対応するスイッチを制御することによって所定の順序で、各チャンネルが別の電圧値と内部的および／または外部的な短絡を有し、かつ／または別のチャンネルと結合されているかどうかを点検する。好適な形式で、少なくとも１つの別のスイッチをテスト運転中に切り替えることができ、この際に、論理回路内でシーケンス制御をテスト運転中に作動させることができる。
【００１８】
本発明による方法の別の好適な実施態様によれば、チャンネルのうちの１つをスティミュラスチャンネルとして運転し、残りのチャンネルを測定チャンネルとして運転し、この際に、個別のチャンネルを相次いでスティミュラスチャンネルとして運転することができる。
【００１９】
本発明の実施例が図面に示されていて、以下に詳しく説明されている。図面では、同じ機能若しくは類似の機能を実行する構成部材若しくは要素には同じ符号が付けられている。
【図面の簡単な説明】
【００２０】
【図１】マルチプレクサおよびアナログデジタル変換器を備えた本発明によるアナログデジタル変換装置の１実施例の概略的なブロック図である。
【図２】図１に示したマルチプレクサのチャンネルの概略的な回路図である。
【図３】マルチプレクサ、アナログデジタル変換器、電圧供給部および選択ユニットを備えた、図１に示した本発明によるアナログデジタル変換装置の一部の概略的な回路図である。
【図４】図１〜図３に示した本発明によるアナログデジタル変換装置のマルチプレクサのための内部的な短絡テストおよび結合テストの概略的なフローチャートである。
【図５】図１〜図３に示した本発明によるアナログデジタル変換装置のマルチプレクサのための内部的な短絡テストおよび結合テストの概略的なフローチャートである。
【図６】図１〜図３に示した本発明によるアナログデジタル変換装置のマルチプレクサのための内部的な短絡テストおよび結合テストの概略的なフローチャートである。
【図７】図１〜図３に示した本発明によるアナログデジタル変換装置のマルチプレクサのための内部的な短絡テストおよび結合テストの概略的なフローチャートである。
【図８】図１〜図３に示した本発明によるアナログデジタル変換装置のマルチプレクサのための内部的な短絡テストおよび結合テストの概略的なフローチャートである。
【図９】図１〜図３に示した本発明によるアナログデジタル変換装置のマルチプレクサのための内部的な短絡テストおよび結合テストの概略的なフローチャートである。
【図１０】図１〜図３に示した本発明によるアナログデジタル変換装置のマルチプレクサのための内部的な短絡テストおよび結合テストの概略的なフローチャートである。
【図１１】図１〜図３に示した本発明によるアナログデジタル変換装置のマルチプレクサのための内部の短絡テストおよび結合テストの概略的なフローチャートである。
【図１２】図１〜図３に示した本発明によるアナログデジタル変換装置のマルチプレクサの入力ポータルにおける結合テストの概略的なフローチャートである。
【図１３】図１〜図３に示した本発明によるアナログデジタル変換装置のマルチプレクサの入力ポータルにおける結合テストの概略的なフローチャートである。
【図１４】図１〜図３に示した本発明によるアナログデジタル変換装置のマルチプレクサの入力ポータルにおける結合テストの概略的なフローチャートである。
【図１５】図１〜図３に示した本発明によるアナログデジタル変換装置のマルチプレクサの入力ポータルにおける結合テストの概略的なフローチャートである。
【図１６】図１〜図３に示した本発明によるアナログデジタル変換装置のマルチプレクサの入力ポータルにおける結合テストの概略的なフローチャートである。
【図１７】図１〜図３に示した本発明によるアナログデジタル変換装置のマルチプレクサの入力ポータルにおける結合テストの概略的なフローチャートである。
【発明を実施するための形態】
【００２１】
図１〜図３に示されているように、本発明によるアナログデジタル変換装置１の図示の実施例は、少なくとも１つのスイッチＳ３，Ｓ４，Ｓ５を備えた複数のチャンネルＫ１〜Ｋｎを有するマルチプレクサ２０と、論理回路１０と、アナログデジタル変換器３０とを有しており、前記論理回路１０は、少なくとも１つのスイッチＳ３，Ｓ４，Ｓ５をそれぞれのチャンネルＫ１〜Ｋｎに接続し、チャンネルＫ１〜Ｋｎの入力ポータルＥＰ１〜ＥＰｎを対応する出力ポータルＡＰに接続し、また前記アナログデジタル変換器３０のアナログ入力Ｓａｎａはマルチプレクサ２０の出力ポータルＡＰに接続されている。
【００２２】
本発明によれば、少なくとも１つのチャンネルＫ１〜Ｋｎ内に、マルチプレクサ２０をテストするための少なくとも１つの別のスイッチＳ１，Ｓ２，Ｓ６が設けられており、これらの別のスイッチは、対応するチャンネルＫ１〜Ｋｎの出力ポータルＡＰおよび／または入力ポータルＥＰ１〜ＥＰｎ、および／または対応するチャンネルＫ１〜Ｋｎを、所定の電圧値Ｕｉｎｔ，Ｕｐ，アース，ＵＴに接続する。少なくとも１つの別のスイッチＳ１，Ｓ２，Ｓ６は、好適には、テスト運転中に論理回路１０により接続されてよい。
【００２３】
このために、図示の実施例では論理回路１０内にシーケンス制御１２が実装されており、このシーケンス制御１２は、テスト運転中に作動され、個別のチャンネルＫ１〜Ｋｎを所定の順序で、それぞれのチャンネルＫ１〜Ｋｎが内部的および／若しくは外部的な別の電圧値との短絡を有しているかどうか、並びに／または別のチャンネルＫ１〜Ｋｎに結合されているかどうかの点検を行う。
【００２４】
図１にさらに示されているように、アナログデジタル変換装置１は、電圧供給部７０と、少なくとも１つの所定の外部の電圧値ＵＴを供給するための選択ユニット６０と、テスト結果を記憶するためのメモリー５０と、制御器８０に通じるインターフェースユニット４０とを有しており、該インターフェースユニット４０は、テスト運転を実施するためのおよび／またはテスト結果をアウトプットするための少なくとも１つの指令を制御器８０から受信し、論理回路１０へさらに伝送する。さらに、インターフェースユニット４０は通常運転中に、アナログデジタル変換器３０によってデジタル出力Ｓｄｉｇｉに生ぜしめられたデジタル信号を制御器８０にアウトプットする。インターフェースユニット４０は、例えば全システムのそれぞれの運転開始時にテスト運転を実施するための指令を受信する。電圧供給部７０は、マルチプレクサ２０およびアナログデジタル変換器３０を点検するために使用される、例えば複数の基準電圧レベルＵｒｅｆ１〜Ｕｒｅｆｋを提供することができる。論理回路１０は、選択ユニット６０を介して、基準電圧レベルＵｒｅｆ１〜Ｕｒｅｆｋのうちの１つをテスト電圧ＵＴとして選択し、選択された基準電圧レベルＵｒｅｆ１〜Ｕｒｅｆｋをマルチプレクサ２０の出力ポータルＡＰ若しくはアナログデジタル変換器３０のアナログ入力Ｓａｎａに接続する。それと同時に電圧供給部７０がアナログデジタル変換器３０に別の基準電圧Ｕｒｅｆを提供する。
【００２５】
図２は、マルチプレクサ２０のすべてのチャンネルＫ１〜Ｋｎのための、例えば第１のチャンネルＫ１を示す。図２にさらに示されているように、図示の第１のチャンネルＫ１は、第１の入力ポータルＥＰ１と、出力ポータルＡＰと、論理回路１０によって制御可能である複数のスイッチＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５およびＳ６とを有している。第１のスイッチＳ１を介して、第１のチャンネルＫ１が内部的な電圧値Ｕｉｎｔに接続され、第２のスイッチＳ２を介して、第１のチャンネルＫ１はアース電位に接続される。第３のスイッチＳ３および第４のスイッチＳ４を介して、第１の入力ポータルＥＰ１は出力ポータルＡＰに接続される。電流制限のために、図示の実施例では、第１の抵抗Ｒ１が、第１の入力ポータルＥＰ１と出力ポータルＡＰとの間の信号回路内にループ接続されている。信号安定化のために、第５のスイッチＳ５を介して電圧分割器が作動され、この電圧分割器は、第１の抵抗Ｒ１以外に第２の抵抗Ｒ２を有している。制御ポータルＳＰ１によって制御可能なトランジスタＴ１、第６のスイッチＳ６およびダイオードＤ１を介して、第１の入力ポータルＥＰ１がポート供給電圧ＵＰに接続される。入力ポータルＥＰ１を出力ポータルＡＰに接続するために、スイッチＳ３，Ｓ４およびＳ５が接続若しくは閉鎖される。
【００２６】
図３にさらに示されているように、選択ユニット６０の電圧供給部７０は、図示の実施例では、選択のための５つの基準電圧レベルＵｒｅｆ１〜Ｕｒｅｆ５を提供する。第１の基準電圧レベルＵｒｅｆ１は例えばアナログ信号に相当し、このアナログ信号を、アナログデジタル変換器３０が最大デジタル値に変換する。第１の基準電圧レベルＵｒｅｆ１は、選択ユニット６０によって、テストのために第１の選択スイッチＳ１０を閉鎖することによって、マルチプレクサ２０の出力ポータルＡＰに接続されるか、若しくはアナログデジタル変換器３０のアナログ入力Ｓａｎａに接続される。第２の基準電圧レベルＵｒｅｆ２は、例えばアナログ信号に相当し、このアナログ信号をアナログデジタル変換器３０が、最大値の約７５％に相当するデジタル値に変換する。第２の基準電圧レベルＵｒｅｆ２は、選択ユニット６０によって、テストのために第２の選択スイッチＳ１１を閉鎖することによってマルチプレクサ２０の出力ポータルＡＰに接続されるか、若しくはアナログデジタル変換器３０のアナログ入力Ｓａｎａに接続される。第３の基準電圧レベルＵｒｅｆ３は例えばアナログ信号に相当し、このアナログ信号をアナログデジタル変換器３０が、最大値の約５０％に相当するデジタル値に変換する。第３の基準電圧レベルＵｒｅｆ３は、選択ユニット６０によって、テストのために第３の選択スイッチＳ１２を閉鎖することによって、マルチプレクサ２０の出力ポータルＡＰに接続されるか、若しくはアナログデジタル変換器３０のアナログ入力Ｓａｎａに接続される。第４の基準電圧レベルＵｒｅｆ４は例えばアナログ信号に相当し、このアナログ信号をアナログデジタル変換器３０が、最大値の約２５％に相当するデジタル値に変換する。第４の基準電圧レベルＵｒｅｆ４は、選択ユニット６０によって、テストのために第４の選択スイッチＳ１３を閉鎖することによって、マルチプレクサ２０の出力ポータルＡＰに接続されるか、若しくはアナログデジタル変換器３０のアナログ入力Ｓａｎａに接続される。第５の基準電圧レベルＵｒｅｆ５は、例えばアース電位に相当し、選択ユニット６０によって、テストのために第５の選択スイッチＳ１４を閉鎖することによって、マルチプレクサ２０の出力ポータルＡＰに接続されるか、若しくはアナログデジタル変換器３０のアナログ入力Ｓａｎａに接続される。
【００２７】
図１〜図３にさらに示されているように、論理回路１０はアナログデジタル変換器３０を測定エレメントとして使用し、この測定エレメントが、マルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値を、シーケンス制御１２によってプリセットされた基準値に基づいて算出する。この基準値は、以下に図４〜図１７を参照しながら説明されているように、マルチプレクサ内のスイッチＳ１〜Ｓ６または選択ユニット６０内の選択スイッチＳ１０〜Ｓ１４の、例えば所定のスイッチング状態を有している。論理回路１０は、マルチプレクサ２０の出力ポータルＡＰにおいて生成されかつ算出された電圧値を、シーケンス制御１２によってプリセットされた所定の基準値に基づいて評価する。このプリセットされた評価基準値は、例えば閾値および値域その他を有していてよい。以下に図４〜図１７を参照しながら説明されているように、この閾値および値域その他と、生成されかつ算出された電圧値とが比較される。論理回路（１０）は、マルチプレクサ２０の出力ポータルＡＰにおいて生成されかつ算出された電圧値を、少なくとも１つのプリセットされた閾値と比較し、比較結果をメモリー５０に記憶する。要求に応じて、論理回路１０は、メモリー５０にファイルされた比較結果を、インターフェースユニット４０を介してアウトプットする。
【００２８】
以下に図４〜図１１を参照しながら、図１〜図３に示した本発明によるアナログデジタル変換装置１のマルチプレクサ２０のための、論理回路１０内に実装されたシーケンス制御１２によって実行される内部的な短絡テストおよび結合テストを例として説明する。この場合、マルチプレクサ２０のチャンネルＫ１〜Ｋｎのうちの１つが別の電位への内部的な短絡を有しているかどうか、およびマルチプレクサ２０の複数のチャンネルＫ１〜Ｋｎが互いに結合されているかどうかがテストされる。チャンネルが互いに結合されていると、気付かれない測定誤差を引き起こす。結合テストは、互いに接続された２つのループ内において実行される。プリセットされた電圧値を印加するスティミュラスチャンネルと、単に測定されるだけの測定チャンネルとを区別する。
【００２９】
図４にさらに示されているように、テスト運転の作動後にステップＳ１００で、マルチプレクサ２０内のすべてのスイッチＳ１〜Ｓ６および選択ユニット６０内のすべての選択スイッチＳ１０〜Ｓ１４が、例えば論理回路１０からアウトプットされた相応の制御信号によって開放される。ステップＳ１１０で、マルチプレクサ２０のすべてのチャンネルＫ１〜Ｋｎが、対応する第２のスイッチＳ２の閉鎖によって、内部的なアース電位に接続される。ステップＳ１２０で、マルチプレクサ２０の出力ポータルＡＰを例えば第２の基準電圧レベルＵｒｅｆ２に接続するために、選択ユニット６０内の第２の選択スイッチＳ１１が閉鎖される。マルチプレクサ２０内に障害がなければ、アナログデジタル変換器３０は第２の基準電圧レベルＵｒｅｆ２を、最大デジタル信号の７５％に相当するデジタル信号に変換する。ステップＳ１３０で、マルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値ＵＴがアナログデジタル変換器３０によって測定される。ステップＳ１４０で、論理回路１０は、測定結果、つまりマルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値ＵＴが所定の第１の値域内に存在するかどうか点検する。選択された第２の基準電圧レベルＵｒｅｆ２のために、アナログデジタル変換器３０からアウトプットされた、出力ポータルＡＰにおいて生成された電圧値を表わすデジタル信号は、障害がない場合に例えば最大デジタル信号の７０〜８０％の範囲内に存在していなければならない。アウトプットされたデジタル信号が所定の第１の値域内に存在していない場合、つまりアウトプットされたデジタル信号が最大デジタル信号の７０％よりも低い場合、ステップＳ１５０で、メモリー５０に第１の欠陥が記憶される。この第１の欠陥は、マルチプレクサ２０の少なくとも１つのチャンネルＫ１〜Ｋｎ内でスイッチＳ４が短絡されていることを表わす。次いで、テスト運転は終了する。このテスト結果は、要求に応じてインターフェースユニット４０を介してアウトプットされる。アウトプットされたデジタル信号が所定の第１の値域内に存在していれば、シーケンス制御１２は、分岐点Ａを介して図５のステップＳ２００へ分岐する。
【００３０】
図５にさらに示されているように、ステップＳ２００で、マルチプレクサ２０の第１のチャンネルＫ１はスティミュラスチャンネルとして選択される。ステップＳ２１０で、選択されたスティミュラスチャンネルは、第４のスイッチＳ４の閉鎖によって、マルチプレクサ２０の出力ポータルＡＰに接続され、ステップＳ２２０で、マルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値ＵＴがアナログデジタル変換器３０によって測定される。選択されたスティミュラスチャンネルは第２のスイッチＳ２を介して同時にアース電位に接続されているので、出力ポータルＡＰにおいて、次のような生成された電圧値ＵＴ、つまりアナログデジタル変換器３０によってアウトプットされた対応するデジタル信号が、障害がない場合に最大デジタル信号の７５％よりも著しく低い、電圧値ＵＴが得られなければならない。ステップＳ２３０で、論理回路１０は、測定結果、つまりマルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値ＵＴが、例えば最大デジタル信号の７０％よりも低いすべてのデジタル信号を包含する所定の第２の値域内に存在するかどうかの点検を行う。アウトプットされたデジタル信号が所定の第２の値域内に存在しない場合、つまりアウトプットされたデジタル信号が最大デジタル信号の７０％よりも高ければ、ステップＳ２４０で第２の欠陥がメモリー５０内に記憶される。この第２の欠陥は、第２のスイッチＳ２の実際のスティミュラスチャンネルまたは第４のスイッチＳ４が故障していることを表わす。次いでシーケンス制御１２が分岐点Ｂを介して、図６のステップＳ２５０に分岐する。アウトプットされたデジタル信号が所定の第２の値域内に存在していれば、シーケンス制御１２は分岐点Ｂを介して図６のステップＳ２５０に直接分岐する。
【００３１】
図６にさらに示されているように、ステップＳ２５０で、第４のスイッチＳ４が所定のスティミュラスチャンネル内で開放されることによって、所定のスティミュラスチャンネルとマルチプレクサ２０の出力ポータルＡＰとの接続が開放される。ステップ２１０〜２５０は、マルチプレクサ２０のすべてのチャンネルＫ１〜Ｋｎのために相次いで実行される。従って、マルチプレクサ２０のすべてのチャンネルＫ１〜Ｋｎがスティミュラスチャンネルとして点検されたかどうかが、ステップＳ２６０で点検される。そうでなければ、ステップＳ２７０で、マルチプレクサ２０の次のチャンネルがスティミュラスチャンネルとして選択される。つまり、マルチプレクサ２０の最後のチャンネルＫｎが点検されるまで、第１のチャンネルＫ１に続いて、第２のチャンネルＫ２その他が選択される、ということである。ステップＳ２７０で次のチャンネルが選択された後で、シーケンス制御１２が分岐点Ｄを介して図５のステップＳ２１０に戻り、選択されたチャンネルのためにステップＳ２１０〜Ｓ２６０が繰り返される。マルチプレクサ２０のすべてのチャンネルＫ１〜Ｋｎがスティミュラスチャンネルとして点検されると、シーケンス制御１２が分岐点Ｃを介して図７のステップＳ３００に分岐する。
【００３２】
図７にさらに示されているように、ステップＳ３００で、マルチプレクサ２０内のすべてのスイッチＳ１〜Ｓ６、および選択ユニット６０内のすべての選択スイッチＳ１０〜Ｓ１４が開放される。ステップＳ３１０で、マルチプレクサ２０の第１のチャンネルＫ１がスティミュラスチャンネルとして選択される。次いでステップＳ３２０で、選択されたスティミュラスチャンネルが、第１のスイッチＳ１の閉鎖によって、例えば第１の基準電圧レベルＵｒｅｆ１に相当する内部的な電圧値Ｕｉｎｔに接続され、第４のスイッチＳ４の閉鎖によって同時にマルチプレクサ２０の出力ポータルＡＰに接続される。ステップＳ３３０で、マルチプレクサ２０の出力ポータルＡＰに生成された電圧値ＵＴがアナログデジタル変換器３０によって測定される。選択されたスティミュラスチャンネルが第１のスイッチＳ１を介して同時に内部的な電圧値Ｕｉｎｔに接続されているので、出力ポータルＡＰにおいて、次のような生成された電圧値ＵＴ、つまりアナログデジタル変換器３０によってアウトプットされた対応するデジタル信号が、障害のない場合に最大デジタル信号の９０％よりも高い、電圧値ＵＴが得られなければならない。ステップＳ３４０で、論理回路１０は、測定結果、つまりマルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値ＵＴが、例えば最大デジタル信号の９０％よりも高いすべてのデジタル信号を含有する所定の第３の値域内に存在するかどうか点検する。アウトプットされたデジタル信号が、所定の第３の値域内に存在しない場合、つまりアウトプットされたデジタル信号が最大デジタル信号の９０％よりも低い場合、ステップＳ３５０で第３の欠陥がメモリー５０に記憶される。この第３の欠陥は、実際のスティミュラスチャンネル内で第１のスイッチＳ１または第４のスイッチＳ４が故障していることを表わす。第２、第３の欠陥が同じチャンネル内に発生すると、このチャンネルの第４のスイッチＳ４が欠陥のあるスイッチとして記憶されてよい。次いで、ステップＳ３６０で、所定のスティミュラスチャンネル内の第４のスイッチＳ４が開放されることによって、所定のスティミュラスチャンネルとマルチプレクサ２０の出力ポータルＡＰとの接続が開放される。次いで、シーケンス制御１２が分岐点Ｅを介して図１１のステップＳ３７０に分岐する。アウトプットされたデジタル信号が、所定の第３の値域内に存在すると、シーケンス制御１２は分岐点Ｄを介して図８のステップＳ４００に分岐する。
【００３３】
図８にさらに示されているように、ステップＳ４００で、所定のスティミュラスチャンネル内の第４のスイッチＳ４が開放されることによって、所定のスティミュラスチャンネルとマルチプレクサ２０の出力ポータルＡＰとの接続が開放される。ステップＳ４１０で、マルチプレクサ２０の別のチャンネルのうちの１つが測定チャンネルとして選択される。次いでステップＳ４２０で、選択された測定チャンネルが、第２のスイッチＳ２の閉鎖によって内部的なアース電位に接続され、それと同時に第４のスイッチＳ４の閉鎖によってマルチプレクサ２０の出力ポータルＡＰに接続される。ステップＳ４３０で、マルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値ＵＴがアナログデジタル変換器３０によって測定される。選択された測定チャンネルが第２のスイッチＳ２を介して同時に内部的なアース電位に接続されているので、出力ポータルＡＰにおいて、次のような生成された電圧値ＵＴ、つまりアナログデジタル変換器３０によってアウトプットされた対応するデジタル信号が、障害のない場合に最大デジタル信号の２０％よりも低い、電圧値ＵＴが得られなければならない。ステップＳ４４０で、論理回路１０は、測定結果、つまりマルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値ＵＴが、例えば最大デジタル信号の２０％よりも低いすべてのデジタル信号を含有する所定の第４の値域内に存在するかどうかを点検する。アウトプットされたデジタル信号が所定の第４の値域内に存在しない場合、つまりアウトプットされたデジタル信号が最大デジタル信号の２０％よりも高い場合、ステップＳ４５０で、論理回路１０は、測定結果、つまりマルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値ＵＴが、例えば最大デジタル信号の３０％よりも高く、４０％よりも低いすべてのデジタル信号を含有する所定の第５の値域内に存在するかどうかを点検する。アウトプットされたデジタル信号が所定の第５の値域内に存在しない場合、ステップＳ４６０で、第５の欠陥がメモリー５０に記憶される。第５の欠陥は、実際の測定チャンネル内の第２のスイッチＳ２または第４のスイッチＳ４が故障していることを表わしている。次いでシーケンス制御１２が分岐点Ｆを介して図１０のステップＳ５００に分岐する。アウトプットされたデジタル信号が、所定の第５の値域内に位置していれば、シーケンス制御１２は分岐点Ｇを介して図９のステップＳ４７０に分岐する。アウトプットされたデジタル信号が所定の第４の値域内に存在する場合、シーケンス制御１２は分岐点Ｆを介して図１０のステップＳ５００に直接分岐する。
【００３４】
図９にさらに示されているように、ステップＳ４７０で、第４の欠陥がメモリー５０に記憶される。第４の欠陥は、実際の点検された測定チャンネルが実際のスティミュラスチャンネルに結合されていることを表わしている。次いで、シーケンス制御１２は同様に、分岐点Ｆを介して図１０のステップＳ５００に分岐する。
【００３５】
図１０にさらに示されているように、ステップＳ５００で、すべての閉鎖されたスイッチ、つまり実際の測定チャンネルの第２のスイッチＳ２および第４のスイッチＳ４が開放される。これによって、所定の測定チャンネルとマルチプレクサ２０の出力ポータルＡＰとの接続が開放され、実際の測定チャンネルがアース電位から分離される。ステップ４２０〜５００は、実際のスティミュラスチャンネルを除いて、マルチプレクサ２０のすべての他のチャンネルのために相次いで実行される。従って、ステップＳ５１０で、マルチプレクサ２０のすべての他のチャンネルが測定チャンネルとして点検されたかどうかの点検が行われる。そうでなければ、ステップＳ５２０で、マルチプレクサ２０の次のチャンネルが測定チャンネルとして選択される。例えば第１のチャンネルＫ１がスティミュラスチャンネルとして選択されていれば、スティミュラスチャンネルとしての第１のチャンネルＫ１においてマルチプレクサ２０の最後のチャンネルＫｎも測定チャンネルとして点検されるまで、第２のチャンネルＫ２に続いて第３のチャンネルＫ３その他が測定チャンネルとして選択される。次の測定チャンネルが選択された後で、ステップＳ５２０で、シーケンス制御１２が分岐点Ｈを介して、図８のステップＳ４２０に戻り、選択された測定チャンネルのために、再びステップＳ４２０〜Ｓ４４０が繰り返される。所定のスティミュラスチャンネルのためのマルチプレクサ２０のすべての他のチャンネルが測定チャンネルとして点検されると、シーケンス制御１２は分岐点Ｅを介して図１１のステップＳ３７０に分岐する。
【００３６】
図１１にさらに示されているように、所定のスティミュラスチャンネルの第１のスイッチＳ１が開放されることによって、ステップＳ３７０で、所定のスティミュラスチャンネルとマルチプレクサ２０の内部的な電圧値Ｕｉｎｔとの接続が開放される。ステップＳ２２０〜Ｓ３７０は、マルチプレクサ２０のすべてのチャンネルＫ１〜Ｋｎのために相次いで実行される。従って、ステップＳ３８０で、マルチプレクサ２０のすべてのチャンネルＫ１〜Ｋｎがスティミュラスチャンネルとして点検されたかどうかが点検される。そうでなければ、ステップＳ３９０で、マルチプレクサ２０の次のチャンネルがスティミュラスチャンネルとして選択される。このことはつまり、マルチプレクサ２０の最後のチャンネルＫｎがスティミュラスチャンネルとして点検されるまで、第１のチャンネルＫ１に続いて第２のチャンネルＫ２その他が選択される、という意味である。ステップＳ３９０で次のスティミュラスチャンネルの選択後に、シーケンス制御１２が分岐点Ｇを介して図７のステップＳ３２０に戻り、選択されたスティミュラスチャンネルのためのステップＳ３２０〜Ｓ３７０が繰り返される。マルチプレクサ２０のすべてのチャンネルＫ１〜Ｋｎがスティミュラスチャンネルとして点検されると、ステップＳ３９５で、マルチプレクサ２０内のすべてのスイッチＳ１〜Ｓ６、および選択ユニット６０内のすべての選択スイッチＳ１０〜Ｓ１４が開放され、シーケンス制御１２が内部的な短絡テストおよび結合テストを終了する。内部的な短絡テストおよび結合テストの結果は、メモリー５０に記憶され、要求に応じてインターフェースユニット４０を介してアウトプットされる。前記欠陥状態の他に、欠陥のない測定結果がメモリー５０に記憶されてもよい。
【００３７】
以下に、例として図１２〜図１７を参照しながら、図１〜図３に示した本発明によるアナログデジタル変換装置１のマルチプレクサ２０の入力ポータルＥＰ１〜ＥＰｎにおける結合テストを説明する。この場合、第６のスイッチＳ６を介して、マルチプレクサ２０の対応するチャンネルＫ１〜Ｋｎの入力ポータルＥＰ１〜ＥＰｎにおける内部的なポート電圧値ＵＰがアウトプットされる。内部的なポート電圧値ＵＰは、例えば第３の基準電圧レベルＵｒｅｆ３に相当する。内部の結合測定に相応して、マルチプレクサ２０のチャンネルＫ１〜Ｋｎ間の外部の結合を探し出すことができる。テストは同様に、互いに入り込んだ２つのループにおいて実行され、この場合、スティミュラスチャンネルが、第６のスイッチＳ６を介して内部的なポート電圧値ＵＰを印加する。
【００３８】
図１２にさらに示されているように、ステップＳ６００で、マルチプレクサ２０内のすべてのスイッチＳ１〜Ｓ６、および選択ユニット６０内のすべての選択スイッチＳ１０〜Ｓ１４が開放される。ステップＳ６１０で、マルチプレクサ２０の第１のチャンネルＫ１がスティミュラスチャンネルとして選択される。次いでステップＳ６２０で、選択されたスティミュラスチャンネルの入力ポータルＥＰ１〜ＥＰｎが、スイッチＳ３，Ｓ４，Ｓ５の閉鎖によってマルチプレクサ２０の出力ポータルＡＰに接続される。ステップＳ６３０で、マルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値ＵＴが、アナログデジタル変換器３０によって測定される。選択されたスティミュラスチャンネルは、第５のスイッチＳ５および抵抗Ｒ２を介して同時に、内部的なアース電位に接続されているので、出力ポータルＡＰにおいて、次のような生成された電圧値ＵＴ、つまりアナログデジタル変換器３０によってアウトプットされた対応するデジタル信号が、障害のない場合に最大のデジタル信号の４０％よりも低い、電圧値ＵＴが得られなければならない。ステップＳ６４０で、論理回路１０は、測定結果、つまりマルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値ＵＴが、例えば最大デジタル信号の４０％よりも低いすべてのデジタル信号を含有する所定の第６の値域内に存在するかどうかを、点検する。アウトプットされたデジタル信号が所定の第６の値域内に存在しない場合、つまりアウトプットされたデジタル信号が、最大デジタル信号の４０％よりも高い場合、ステップＳ６５０で、第６の欠陥がメモリー５０に記憶され、この第６の欠陥は、実際のスティミュラスチャンネルが電圧値への短絡を有することを表わす。次いでシーケンス制御１２は、分岐点Ｉを介して図１３のステップＳ６６０に分岐する。アウトプットされたデジタル信号が所定の第６の値域内に存在する場合、シーケンス制御１２は、分岐点Ｉを介して図１３のステップＳ６６０に直接分岐する。
【００３９】
図１３にさらに示されているように、ステップＳ６６０で、すべての閉鎖されたスイッチ、つまり実際のスティミュラスチャンネルの第３のスイッチＳ３、第４のスイッチＳ４および第５のスイッチＳ５が開放される。これによって、所定のスティミュラスチャンネルの入力ポータルＥＰ１〜ＥＰｎは、マルチプレクサ２０の出力ポータルＡＰとの接続から再び分離される。ステップ６２０〜６６０が、マルチプレクサ２０のすべてのチャンネルＫ１〜Ｋｎのために相次いで実行される。従って、ステップＳ６７０で，マルチプレクサ２０のすべてのチャンネルＫ１〜Ｋｎがスティミュラスチャンネルとして点検されているかどうかが、点検される。そうでない場合、ステップＳ６８０で、マルチプレクサ２０の次のチャンネルがスティミュラスチャンネルとして選択される。次のスティミュラスチャンネルの選択後に、ステップＳ６８０で、シーケンス制御１２が分岐点Ｊを介して図１２のステップＳ６２０に戻り、ステップＳ６２０〜Ｓ６６０が選択されたスティミュラスチャンネルのために繰り返される。マルチプレクサ２０のすべてのチャンネルＫ１〜Ｋｎがスティミュラスチャンネルとして点検されていれば、シーケンス制御１２は分岐点Ｋを介して図１４のステップＳ７００に分岐する。
【００４０】
図１４にさらに示されているように、ステップＳ７００で、マルチプレクサ２０内のすべてのスイッチＳ１〜Ｓ６、および選択ユニット６０内のすべての選択スイッチＳ１０〜Ｓ１４が開放される。ステップＳ７１０で、マルチプレクサ２０の第１のチャンネルＫ１がスティミュラスチャンネルとして選択される。次いでステップＳ７１５で、選択されたスティミュラスチャンネルが電圧値への短絡、つまり第６の欠陥を有しているかどうかの点検が行われる。スティミュラスチャンネルが第６の欠陥を有していれば、シーケンス制御１２は、分岐点Ｌを介して、図１７のステップＳ７８０に分岐する。スティミュラスチャンネルが第６の欠陥を有していなければ、ステップＳ７２０で、選択されたスティミュラスチャンネルの入力ポータルＥＰ１〜ＥＰｎは、スイッチＳ３，Ｓ４，Ｓ５の閉鎖によってマルチプレクサ２０の出力ポータルＡＰに接続される。それと同時に、選択されたスティミュラスチャンネルの入力ポータルＥＰ１〜ＥＰｎは、第６のスイッチＳ６の閉鎖によってポート電圧値ＵＰに接続され、このポート電圧値ＵＰの値は例えば基準電圧レベルＵｒｅｆ３に相当する。ステップＳ７３０で、マルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値ＵＴがアナログデジタル変換器３０によって測定される。ポート電圧値ＵＰは最大デジタル信号の約５０％に相当するので、出力ポータルＡＰにおいて、次のような生成された電圧値ＵＴ、つまりアナログデジタル変換器３０によってアウトプットされた対応するデジタル信号が、障害のない場合に最大デジタル信号の４０％よりも高い、電圧値ＵＴが得られなければならない。ステップＳ７４０で、論理回路１０は、測定結果、つまりマルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値ＵＴが、例えば最大デジタル信号の４０％よりも高いすべてのデジタル信号を含有する所定の第７の値域内に存在するかどうかの点検を行う。アウトプットされたデジタル信号が所定の第３の値域内に存在しない場合、つまりアウトプットされたデジタル信号が最大デジタル信号の４０％よりも低い場合、ステップＳ７５０で、第７の欠陥がメモリー５０に記憶される。この第７の欠陥は、実際のスティミュラスチャンネルがアースへの短絡を有していることを表わす。次いで、ステップＳ７６０で、所定のスティミュラスチャンネル内のスイッチＳ３，Ｓ４，Ｓ５が開放されることによって、所定のスティミュラスチャンネルの入力ポータルＥＰ１〜ＥＰｎとマルチプレクサ２０の出力ポータルＡＰとの接続が開放される。次いで、シーケンス制御１２は、分岐点Ｑを介して図１７のステップＳ７７０に分岐する。アウトプットされたデジタル信号が所定の第７の値域内に存在する場合、シーケンス制御１２は分岐点Ｍを介して図１５のステップＳ８００に分岐する。
【００４１】
図１５にさらに示されているように、ステップＳ８００で、所定のスティミュラスチャンネル内のスイッチＳ３，Ｓ４およびＳ５が開放されることによって、所定のスティミュラスチャンネルの入力ポータルＥＰ１〜ＥＰｎと、マルチプレクサ２０の出力ポータルＡＰとの接続が開放される。ステップＳ８１０で、マルチプレクサ２０のその他のチャンネルのうちの１つが測定チャンネルとして選択される。次いでステップＳ８２０で、選択された測定チャンネルの入力ポータルＥＰ１〜ＥＰｎが、スイッチＳ３，Ｓ４，Ｓ５の閉鎖によってマルチプレクサ２０の出力ポータルＡＰに接続される。ステップＳ８３０で、マルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値ＵＴがアナログデジタル変換器３０によって測定される。選択された測定チャンネルは、第５のスイッチＳ５および抵抗Ｒ２を介して同時に、内部的なアース電位に接続されているので、出力ポータルＡＰにおいて、次のような生成された電圧値ＵＴ、つまりアナログデジタル変換器３０によってアウトプットされた対応するデジタル信号が、障害のない場合に最大デジタル信号の４０％よりも低い、電圧値ＵＴが得られなければならない。ステップＳ８４０で、論理回路１０は、測定結果、つまりマルチプレクサ２０の出力ポータルＡＰにおいて生成された電圧値ＵＴが、例えば最大デジタル信号の４０％よりも低いすべてのデジタル信号を含有する所定の第８の値域内に存在するかどうかの点検を行う。アウトプットされたデジタル信号が、所定の第８の値域内に存在しない場合、つまりアウトプットされたデジタル信号が最大デジタル信号の４０％よりも高い場合、ステップＳ８５０で、第８の欠陥がメモリー５０に記憶される。この第８の欠陥は、実際の測定チャンネルが実際のスティミュラスチャンネルに結合されていることを表わす。次いで、シーケンス制御１２が、分岐点Ｏを介して図１６のステップＳ８６０に分岐する。アウトプットされたデジタル信号が所定の第８の値域内に存在する場合、シーケンス制御１２は分岐点Ｏを介して図１６のステップＳ８６０に直接分岐する。
【００４２】
図１６にさらに示されているように、ステップＳ８６０で、すべての閉鎖されたスイッチ、つまり実際の測定チャンネルの第３のスイッチＳ３，第４のスイッチＳ４および第５のスイッチＳ５が開放される。これによって、所定の測定チャンネルの入力ポータルＥＰ１〜ＥＰｎとマルチプレクサ２０の出力ポータルＡＰとの接続が開放される。実際のスティミュラスチャンネルを除く、マルチプレクサ２０のその他のすべてのチャンネルのために、ステップ８２０〜８６０が実行される。従ってステップＳ８７０で、マルチプレクサ２０のその他のすべてのチャンネルが測定チャンネルとして点検されているかどうかが点検される。そうでなければ、ステップＳ８８０で、マルチプレクサ２０の次のチャンネルが測定チャンネルとして選択される。ステップＳ８８０で、次の測定チャンネルの選択後に、シーケンス制御１２が、分岐点Ｐを介して、図１５のステップＳ８２０に戻り、選択された測定チャンネルのためのステップＳ８２０〜Ｓ８６０が繰り返される。マルチプレクサ２０の、所定のスティミュラスチャンネルのためのその他のすべてのチャンネルが測定チャンネルとして点検されていれば、シーケンス制御１２は、分岐点Ｑを介して図１７のステップＳ７７０に分岐する。
【００４３】
図１７にさらに示されているように、ステップＳ７７０で、所定のスティミュラスチャンネル内の第６のスイッチＳ６が開放されることによって、所定のスティミュラスチャンネルの入力ポータルＥＰ１〜ＥＰｎと、マルチプレクサ２０の内部的なポート電圧値ＵＰとの接続が開放される。ステップＳ７１５〜Ｓ３７０が、マルチプレクサ２０のすべてのチャンネルＫ１〜Ｋｎのために相次いで実行される。従ってステップＳ７８０で、マルチプレクサ２０のすべてのチャンネルＫ１〜Ｋｎがスティミュラスチャンネルとして点検されたかどうかが、点検される。そうでなければ、ステップＳ７９０で、マルチプレクサ２０の次のチャンネルがスティミュラスチャンネルとして選択される。次のスティミュラスチャンネルの選択後にステップＳ７９０で、シーケンス制御１２が分岐点Ｒを介して、図１４のステップＳ７１５に戻り、選択されたスティミュラスチャンネルのためのステップＳ７１５〜Ｓ７７０が繰り返される。マルチプレクサ２０のすべてのチャンネルＫ１〜Ｋｎがスティミュラスチャンネルとして点検されると、ステップＳ７９５で、マルチプレクサ２０内のすべてのスイッチＳ１〜Ｓ６および選択ユニット６０内のすべての選択スイッチＳ１０〜Ｓ１４が開放され、シーケンス制御１２は、マルチプレクサ２０の入力ポータルＥＰ１〜ＥＰｎにおける結合テストを終了する。マルチプレクサ２０の入力ポータルＥＰ１〜ＥＰｎにおける結合テストの結果が、メモリー５０に記憶され、要求に応じてインターフェースユニット４０を介してアウトプットされる。前記欠陥状態の他に、欠陥のない測定結果がメモリー５０に記憶されてもよい。
【００４４】
すべてのテストは開始後にソフトウエアによって自動的に実行されるので、制御器若しくは制御器のマイクロコントローラが、アナログデジタル変換装置１のテスト運転による影響を受けることはなく、この時点で別のプロセスを処理することができる。自動的なテスト運転の終了後に、必要であれば測定結果をピックアップすることができる。
【００４５】
本発明の実施例によれば、マルチプレクサ内の可能な欠陥、例えば別の電位への短絡、複数のチャンネルの互いの結合、または自動的なテスト運転中のチャンネルの中断を検知することができる、アナログデジタル変換装置および、アナログデジタル変換器のためのマルチプレクサを点検するための方法が提供されるので、本発明によるアナログデジタル変換装置は、安全上重要な値を検知若しくは測定および処理するために使用される。自動的なテスト運転はソフトウエア指令を介して作動せしめられ、このソフトウエア指令は、個別のテスト条件を作動しかつ評価する自動的に実行されるシーケンス制御を受信する。点検の結果は、相応のソフトウエア指令を介して要求することができる。
【符号の説明】
【００４６】
１  アナログデジタル変換装置
１０  論理回路
１２  シーケンス制御
２０  マルチプレクサ
３０  アナログデジタル変換器
４０  インターフェースユニット
５０  メモリー
６０  選択ユニット
７０  電圧供給部
８０  制御器
Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｇ，Ｆ，Ｈ，Ｉ，Ｊ，Ｋ，Ｌ，Ｍ，Ｏ，Ｐ，Ｑ，Ｒ  分岐点
ＡＰ  出力ポータル
Ｄ１  ダイオード
ＥＰ１〜ＥＰｎ  入力ポータル
Ｋ１〜Ｋｎ  チャンネル
Ｒ１  第１の抵抗
Ｒ２  第２の抵抗
Ｓａｎａ  アナログ入力
Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６  スイッチ
Ｓ１０〜Ｓ１４  選択スイッチ
Ｓｄｉｇｉ  デジタル出力
ＳＰ１  制御ポータル
Ｔ１  トランジスタ
Ｕｉｎｔ  電圧値
Ｕｐ  ポート電圧値
Ｕｒｅｆ  基準電圧
Ｕｒｅｆ１〜Ｕｒｅｆ５，Ｕｒｅｆｋ  基準電圧レベル
ＵＴ  電圧値
【図１】
0005931227.tif 000002
【図２】
0005931227.tif 000003
【図３】
0005931227.tif 000004
【図４】
0005931227.tif 000005
【図５】
0005931227.tif 000006
【図６】
0005931227.tif 000007
【図７】
0005931227.tif 000008
【図８】
0005931227.tif 000009
【図９】
0005931227.tif 000010
【図１０】
0005931227.tif 000011
【図１１】
0005931227.tif 000012
【図１２】
0005931227.tif 000013
【図１３】
0005931227.tif 000014
【図１４】
0005931227.tif 000015
【図１５】
0005931227.tif 000016
【図１６】
0005931227.tif 000017
【図１７】
0005931227.tif 000018