(57)【特許請求の範囲】
【請求項１】
基板と、前記基板に支持された少なくとも１つのメモリトランジスタとを備えた半導体装置であって、
前記少なくとも１つのメモリトランジスタは、ドレイン電流Ｉｄｓがゲート電圧Ｖｇに依存する半導体状態から、ドレイン電流Ｉｄｓがゲート電圧Ｖｇに依存しない抵抗体状態に不可逆的に変化させられ得るメモリトランジスタであり、
前記少なくとも１つのメモリトランジスタは、ゲート電極と、金属酸化物層と、前記ゲート電極と前記金属酸化物層との間に配置されたゲート絶縁膜と、前記金属酸化物層に電気的に接続されたソース電極およびドレイン電極とを有し、
前記ドレイン電極は、融点が１２００℃以上である第１の金属で形成された第１ドレイン金属層と、前記第１の金属よりも融点の低い第２の金属で形成された第２ドレイン金属層とを含む積層構造を有し、
前記基板の表面の法線方向から見たとき、前記ドレイン電極の一部は前記金属酸化物層および前記ゲート電極の両方と重なっており、
前記ドレイン電極の前記一部は、前記第１ドレイン金属層を含み、且つ、前記第２ドレイン金属層を含まない半導体装置。
【請求項２】
前記ソース電極は、前記第１の金属を含む第１ソース金属層と、前記第２の金属を含む第２ソース金属層とを含む積層構造を有し、
前記基板の表面の法線方向から見たとき、前記ソース電極の一部は前記金属酸化物層および前記ゲート電極の両方と重なっており、前記ソース電極の前記一部は、前記第１ソース金属層および前記第２ソース金属層を含む請求項１に記載の半導体装置。
【請求項３】
前記ソース電極は、前記第１の金属を含む第１ソース金属層と、前記第２の金属を含む第２ソース金属層とを含む積層構造を有し、
前記基板の表面の法線方向から見たとき、前記ソース電極の一部は前記金属酸化物層および前記ゲート電極の両方と重なっており、前記ソース電極の前記一部は、前記第１ソース金属層を含み、且つ、前記第２ソース金属層を含まない請求項１に記載の半導体装置。
【請求項４】
前記第１ドレイン金属層は、前記金属酸化物層の上面と直接接している請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記第１ドレイン金属層は、前記金属酸化物層の下面と直接接している請求項１から３のいずれかに記載の半導体装置。
【請求項６】
前記ゲート電極は、前記金属酸化物層の前記基板側に位置している請求項１から５のいずれかに記載の半導体装置。
【請求項７】
前記第１ドレイン金属層および前記第２ドレイン金属層は、前記基板側からこの順で積層されている請求項１から６のいずれかに記載の半導体装置。
【請求項８】
前記基板の法線方向から見たとき、前記金属酸化物層のうち、前記ゲート電極と前記ゲート絶縁膜を介して重なり、かつ、前記ソース電極と前記ドレイン電極との間に位置する部分は、Ｕ字形状を有している請求項１から７のいずれかに記載の半導体装置。
【請求項９】
前記第１の金属は、Ｗ、Ｔａ、Ｔｉ、ＭｏおよびＣｒからなる群から選択される金属またはその合金である請求項１から８のいずれかに記載の半導体装置。
【請求項１０】
前記第２の金属の融点は１２００℃未満である請求項１から９のいずれかに記載の半導体装置。
【請求項１１】
前記第２の金属は、ＡｌおよびＣｕからなる群から選択される金属である請求項１から９のいずれかに記載の半導体装置。
【請求項１２】
前記金属酸化物層は、Ｉｎ、ＧａおよびＺｎを含む請求項１から１１のいずれかに記載の半導体装置。
【請求項１３】
前記金属酸化物層は結晶質部分を含む請求項１２に記載の半導体装置。
【請求項１４】
前記少なくとも１つのメモリトランジスタは、前記半導体状態であるメモリトランジスタＳＴと、前記抵抗体状態であるメモリトランジスタＲＴとを含む複数のメモリトランジスタである請求項１から１３のいずれかに記載の半導体装置。
【請求項１５】
前記基板に支持された、金属酸化物を含む半導体層を有する他のトランジスタをさらに備え、
前記他のトランジスタの前記半導体層と、前記メモリトランジスタの前記金属酸化物層とは、共通の酸化物半導体膜から形成されており、
前記他のトランジスタのソース電極およびドレイン電極は、前記第１の金属を含む第１金属層と、前記第２の金属を含む第２金属層とを含む積層構造を有し、
前記基板の表面の法線方向から見たとき、前記他のトランジスタのドレイン電極の一部は、前記他のトランジスタのゲート電極および前記金属酸化物層の両方と重なっており、前記他のトランジスタのドレイン電極の前記一部は、前記第１金属層および前記第２金属層を含む請求項１から１１のいずれかに記載の半導体装置。
【請求項１６】
前記半導体装置は、アクティブマトリクス基板であり、
複数の画素電極と、それぞれが前記複数の画素電極のうち対応する画素電極に電気的に接続された画素トランジスタとを有する表示領域、および、
前記表示領域以外の領域に配置された、複数の回路を有する周辺領域
を備え、
前記複数の回路は、前記少なくとも１つのメモリトランジスタを有するメモリ回路を含み、
前記画素トランジスタ、および、前記周辺領域において前記複数の回路を構成する複数のトランジスタの少なくとも１つは、前記少なくとも１つのメモリトランジスタの前記金属酸化物層と共通の酸化物半導体膜を用いて形成された半導体層を有する請求項１から１５のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリトランジスタを備えた半導体装置に関する。
【背景技術】
【０００２】
ＲＯＭ（読み出し専用メモリ）として利用可能なメモリ素子として、従来から、トランジスタ構造を有する素子（以下、「メモリトランジスタ」と称する。）を用いることが提案されている。【０００３】
例えば特許文献１には、ＭＯＳトランジスタ構造を有する不揮発性のメモリトランジスタが開示されている。このメモリトランジスタでは、ゲート絶縁膜に高電界を印加し、絶縁破壊させることにより、書き込みを行う。また、特許文献２には、ゲートに所定の書き込み電圧をかけることによって生じる閾値電圧の変化を利用したメモリトランジスタが開示されている。【０００４】
これに対し、本出願人による特許文献３は、従来よりも消費電力を低減可能な新規な不揮発性メモリトランジスタを提案している。このメモリトランジスタは、活性層（チャネル）に金属酸化物半導体を用いており、ドレイン電流により生じるジュール熱によって、ゲート電圧にかかわらずオーミックな抵抗特性を示す抵抗体状態に不可逆的に変化し得る。このようなメモリトランジスタを用いると、書き込みのための電圧を特許文献１、２における電圧よりも低くすることが可能である。なお、本明細書では、このメモリトランジスタの酸化物半導体を抵抗体状態に変化させる動作を「書き込み」という。また、このメモリトランジスタは、書き込みされた後、金属酸化物半導体が抵抗体となるため、トランジスタとして動作しないが、本明細書では、抵抗体に変化した後も「メモリトランジスタ」と呼ぶ。同様に、抵抗体に変化した後も、トランジスタ構造を構成するゲート電極、ソース電極、ドレイン電極、活性層、チャネル領域などの呼称を使用する。特許文献３には、メモリトランジスタを例えば液晶表示装置のアクティブマトリクス基板に形成することが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第６７７５１７１号明細書
【特許文献２】特開平１１−９７５５６号公報
【特許文献３】国際公開第２０１３／０８０７８４号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者は、金属酸化物を含む活性層を有するメモリトランジスタの構成を種々の角度から検討した。この結果、メモリトランジスタの書き込み時間をより短縮しようとすると、従来の電極構造では、高い信頼性が得られない可能性があることを見出した。この問題については後で詳述する。【０００７】
本発明の実施形態は、メモリトランジスタを備えた半導体装置の信頼性を従来よりも高めることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態の半導体装置は、基板と、前記基板に支持された少なくとも１つのメモリトランジスタとを備えた半導体装置であって、前記少なくとも１つのメモリトランジスタは、ドレイン電流Ｉｄｓがゲート電圧Ｖｇに依存する半導体状態から、ドレイン電流Ｉｄｓがゲート電圧Ｖｇに依存しない抵抗体状態に不可逆的に変化させられ得るメモリトランジスタであり、前記少なくとも１つのメモリトランジスタは、ゲート電極と、金属酸化物層と、前記ゲート電極と前記金属酸化物層との間に配置されたゲート絶縁膜と、前記金属酸化物層に電気的に接続されたソース電極およびドレイン電極とを有し、前記ドレイン電極は、融点が１２００℃以上である第１の金属で形成された第１ドレイン金属層と、前記第１の金属よりも融点の低い第２の金属で形成された第２ドレイン金属層とを含む積層構造を有し、前記基板の表面の法線方向から見たとき、前記ドレイン電極の一部は前記金属酸化物層および前記ゲート電極の両方と重なっており、前記ドレイン電極の前記一部は、前記第１ドレイン金属層を含み、且つ、前記第２ドレイン金属層を含まない。【０００９】
ある実施形態において、前記ソース電極は、前記第１の金属を含む第１ソース金属層と、前記第２の金属を含む第２ソース金属層とを含む積層構造を有し、前記基板の表面の法線方向から見たとき、前記ソース電極の一部は前記金属酸化物層および前記ゲート電極の両方と重なっており、前記ソース電極の前記一部は、前記第１ソース金属層および前記第２ソース金属層を含む。【００１０】
ある実施形態において、前記ソース電極は、前記第１の金属を含む第１ソース金属層と、前記第２の金属を含む第２ソース金属層とを含む積層構造を有し、前記基板の表面の法線方向から見たとき、前記ソース電極の一部は前記金属酸化物層および前記ゲート電極の両方と重なっており、前記ソース電極の前記一部は、前記第１ソース金属層を含み、且つ、前記第２ソース金属層を含まない。【００１１】
ある実施形態において、前記第１ドレイン金属層は、前記金属酸化物層の上面と直接接している。【００１２】
ある実施形態において、前記第１ドレイン金属層は、前記金属酸化物層の下面と直接接している。【００１３】
ある実施形態において、前記ゲート電極は、前記金属酸化物層の前記基板側に位置している。【００１４】
ある実施形態において、前記第１ドレイン金属層および前記第２ドレイン金属層は、前記基板側からこの順で積層されている。【００１５】
ある実施形態において、前記基板の法線方向から見たとき、前記金属酸化物層のうち、前記ゲート電極と前記ゲート絶縁膜を介して重なり、かつ、前記ソース電極と前記ドレイン電極との間に位置する部分は、Ｕ字形状を有している。【００１６】
ある実施形態において、前記第１の金属は、Ｗ、Ｔａ、Ｔｉ、ＭｏおよびＣｒからなる群から選択される金属またはその合金である。【００１７】
ある実施形態において、前記第２の金属の融点は１２００℃未満である。【００１８】
ある実施形態において、前記第２の金属は、ＡｌおよびＣｕからなる群から選択される金属である。【００１９】
ある実施形態において、前記金属酸化物層は、Ｉｎ、ＧａおよびＺｎを含む。【００２０】
ある実施形態において、前記金属酸化物層は結晶質部分を含む。【００２１】
ある実施形態において、前記少なくとも１つのメモリトランジスタは、前記半導体状態であるメモリトランジスタＳＴと、前記抵抗体状態であるメモリトランジスタＲＴとを含む複数のメモリトランジスタである。【００２２】
ある実施形態において、前記基板に支持された、金属酸化物を含む半導体層を有する他のトランジスタをさらに備え、前記他のトランジスタの前記半導体層と、前記メモリトランジスタの前記金属酸化物層とは、共通の酸化物半導体膜から形成されており、前記他のトランジスタのソース電極およびドレイン電極は、前記第１の金属を含む第１金属層と、前記第２の金属を含む第２金属層とを含む積層構造を有し、前記基板の表面の法線方向から見たとき、前記他のトランジスタのドレイン電極の一部は、前記他のトランジスタのゲート電極および前記金属酸化物層の両方と重なっており、前記他のトランジスタのドレイン電極の前記一部は、前記第１金属層および前記第２金属層を含む。【００２３】
ある実施形態において、前記半導体装置は、アクティブマトリクス基板であり、複数の画素電極と、それぞれが前記複数の画素電極のうち対応する画素電極に電気的に接続された画素トランジスタとを有する表示領域、および、前記表示領域以外の領域に配置された、複数の回路を有する周辺領域を備え、前記複数の回路は、前記少なくとも１つのメモリトランジスタを有するメモリ回路を含み、前記画素トランジスタ、および、前記周辺領域において前記複数の回路を構成する複数のトランジスタの少なくとも１つは、前記少なくとも１つのメモリトランジスタの前記金属酸化物層と共通の酸化物半導体膜を用いて形成された半導体層を有する。
【発明の効果】
【００２４】
本発明の一実施形態によると、活性層として金属酸化物層を有し、且つ、半導体状態から抵抗体状態への変化を利用したメモリトランジスタを備えた半導体装置において、メモリトランジスタへの書き込みの際に生じる熱でドレイン電極が融解することを抑制できる。従って、書き込みの際に生じる熱によるメモリトランジスタのダメージや破壊を抑制できるので、半導体装置の信頼性を高めることができる。
【図面の簡単な説明】
【００２５】
【図１】（ａ）および（ｂ）は、それぞれ、第１実施形態の半導体装置におけるメモリトランジスタ１０Ａの断面図および平面図である。
【図２】第１の実施形態におけるメモリ回路を構成する単一のメモリセルを例示する図である。
【図３】（ａ）および（ｂ）は、それぞれ、実施例のメモリトランジスタ１０（１）の断面図および平面図、（ｃ）は、書き込み後のメモリトランジスタ１０（１）の上面図である。
【図４】（ａ）および（ｂ）は、それぞれ、参考例のメモリトランジスタ１０（２）の断面図および平面図、（ｃ）は、書き込み後のメモリトランジスタ１０（２）の上面図である。
【図５】（ａ）は、第１実施形態のアクティブマトリクス基板１００２を例示する平面図、（ｂ）は、アクティブマトリクス基板１００２における画素用トランジスタ１０Ｔを例示する断面図、（ｃ）は、アクティブマトリクス基板１００２を用いた表示装置２００１を例示する断面図である。
【図６】液晶表示装置２００１のブロック構成を例示する図である。
【図７】（ａ）および（ｂ）は、それぞれ、不揮発性記憶装置６０ａ〜６０ｃを構成するメモリセル、および液晶表示装置２００１の画素回路の構成を示す概略図である。
【図８】第１の実施形態の半導体装置（アクティブマトリクス基板１００２）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図９】第１の実施形態の半導体装置（アクティブマトリクス基板１００２）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図１０】第１の実施形態の半導体装置（アクティブマトリクス基板１００２）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図１１】第１の実施形態の半導体装置（アクティブマトリクス基板１００２）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図１２】第１の実施形態の半導体装置（アクティブマトリクス基板１００２）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図１３】第１の実施形態の半導体装置（アクティブマトリクス基板１００２）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図１４】（ａ）は、メモリトランジスタ１０Ａの初期状態（半導体状態）におけるＩｄｓ−Ｖｇｓ特性を示す図であり、（ｂ）は、メモリトランジスタ１０Ａの初期状態におけるＩｄｓ−Ｖｄｓ特性を示す図である。
【図１５】（ａ）は、メモリトランジスタ１０Ａの抵抗体状態におけるＩｄｓ−Ｖｇｓ特性を示す図であり、（ｂ）は、メモリトランジスタ１０Ａの抵抗体状態におけるＩｄｓ−Ｖｄｓ特性を示す図である。
【図１６】書き込み前後のメモリトランジスタ１０Ａにおける、Ｖｇｓ＝０Ｖの場合の原点付近のＩｄｓ−Ｖｄｓ特性を拡大して示す図である。
【図１７】書き込み前後のメモリトランジスタ１０ＡのＩｄｓ−Ｖｇｓ特性を重ね合わせて示す図である。
【図１８】書き込み前後のメモリトランジスタ１０Ａの微分抵抗（ｄＶｄｓ／ｄＩｄｓ、単位：Ωμｍ）とドレイン電圧Ｖｄｓとの関係を示す図である。
【図１９】メモリトランジスタ１０Ａの書き込み時間（単位：ｍ秒）と単位ドレイン電流（単位：Ａ／μｍ）との関係の一例を示す。
【図２０】メモリトランジスタのチャネル領域の平面形状と書き込み時間との関係を示す図である。
【図２１】（ａ）および（ｂ）は、第１実施形態における他のメモリトランジスタの構成を例示する平面図および断面図である。
【図２２】（ａ）および（ｂ）は、それぞれ、第２の実施形態の半導体装置におけるメモリトランジスタ１０Ｃを示す平面図および断面図である。
【図２３】第２の実施形態の半導体装置（アクティブマトリクス基板１００３）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図２４】第２の実施形態の半導体装置（アクティブマトリクス基板１００３）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図２５】第２の実施形態の半導体装置（アクティブマトリクス基板１００３）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図２６】第２の実施形態の半導体装置（アクティブマトリクス基板１００３）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図２７】第２の実施形態の半導体装置（アクティブマトリクス基板１００３）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図２８】第２の実施形態の半導体装置（アクティブマトリクス基板１００３）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図２９】（ａ）および（ｂ）は、それぞれ、第３の実施形態の半導体装置におけるメモリトランジスタ１０Ｄを示す平面図および断面図である。
【図３０】第３の実施形態の半導体装置（アクティブマトリクス基板１００４）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図３１】第３の実施形態の半導体装置（アクティブマトリクス基板１００４）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図３２】第３の実施形態の半導体装置（アクティブマトリクス基板１００４）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図３３】第３の実施形態の半導体装置（アクティブマトリクス基板１００４）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図３４】第３の実施形態の半導体装置（アクティブマトリクス基板１００４）の製造方法を説明するための工程図であり、（ａ）および（ｂ）は断面図、（ｃ）は上面図である。
【図３５】（ａ）〜（ｃ）は、本発明による実施形態における他のメモリトランジスタの構成を例示する平面図および断面図である。
【図３６】（ａ）〜（ｃ）は、それぞれ、本発明による実施形態における他のメモリトランジスタの構成を例示する断面図である。
【発明を実施するための形態】
【００２６】
まず、半導体状態から抵抗体状態への変化を利用したメモリトランジスタ（特許文献３）の構成について、本発明者が検討により見出した知見を説明する。
【００２７】
上記メモリトランジスタの書き込みは、ドレイン電流（書き込み電流）により生じるジュール熱によって、メモリトランジスタの活性層である金属酸化物層を低抵抗化することによって行われる。書き込み時には、メモリトランジスタの金属酸化物層に熱が生じる。
【００２８】
書き込み時に金属酸化物層に生じる熱量（発熱量）をより大きくすると、書き込み時間をより短縮することが可能である。発熱量は、メモリトランジスタにより大きな電力を投入することによって増加させることができる。しかしながら、発熱量を増加させると、次のような問題がある。
【００２９】
ｎチャネル型のメモリトランジスタでは、書き込み時の発熱量は、特に、金属酸化物層（チャネル領域）のうちドレイン電極近傍で大きくなる。金属酸化物層のドレイン側では局所的に例えば１０００℃以上の高温になる場合がある。このため、メモリトランジスタがボトムゲート構造を有する場合、金属酸化物層の上面に、ドレイン電極として、アルミニウムや銅などの比較的融点の低い金属からなる金属層が設けられていると、そのような金属が書き込み時に生じる熱によって融解するおそれがある。この結果、ドレイン電極と金属酸化物層との間が導通しなくなり、ソース−金属酸化物層−ドレイン間の電流経路が断たれる（ソースとドレインとの間で電流が流れなくなる）等のダメージが生じ、メモリトランジスタが破壊される場合もある。このため、書き込み後のメモリトランジスタからの読み出し動作を正常に行うことが困難になる可能性がある。
【００３０】
一方、従来、金属酸化物層を活性層とする薄膜トランジスタ（酸化物半導体ＴＦＴ）において、金属酸化物層とアルミニウム（Ａｌ）層または銅（Ｃｕ）層とが直接接すると、これらの間で接触抵抗が高くなったり、ＡｌやＣｕが金属酸化物層に拡散してＴＦＴ特性の低下を引き起こす等の問題があることが知られている。この問題を解決するために、ＡｌやＣｕからなるソースおよびドレイン電極と金属酸化物層との間に、バリアメタル層としてＴｉ層などを形成することが提案されている（例えば特開２０１０−１２３９２３号公報）。また、ソースおよびドレインを含む金属配線膜として、金属酸化物層側から、Ｔｉ膜とＡｌ合金膜とをこの順で積み重ねた積層膜を用いることが提案されている（例えば特開２０１０−１２３７４８号公報）。これらの特許文献で提案された電極または配線を用いると、Ａｌ、Ｃｕなどの比較的融点の低い金属と金属酸化物層とは直接接触しない。しかしながら、本発明者が検討したところ、比較的融点の低い金属が金属酸化物層の上方に位置していれば、金属酸化物層と直接接していない場合でも、書き込み時に融解する可能性があることが確認された。逆に、Ｔｉなどの比較的融点の高い金属は、金属酸化物層上に位置していても、書き込み時の熱による融解が生じないことも確認された。
【００３１】
本発明者は、上記の知見に基づいて、メモリトランジスタのドレイン電極のうち金属酸化物層上に位置する部分を比較的融点の高い金属で形成し、融点の低い金属を含まないようにすることにより、書き込み時の発熱に起因する上記問題を解決し得ることを見出し、本発明に至った。このような構成によれば、書き込み時の熱に起因するメモリトランジスタの信頼性の低下を抑制しつつ、書き込み時間を従来よりも短縮することが可能である。
【００３２】
以下、図面を参照しながら、本発明による半導体装置の実施形態を具体的に説明する。
【００３３】
（第１の実施形態）
図１（ａ）は、本実施形態の半導体装置におけるメモリトランジスタ１０Ａを示す断面図、図１（ｂ）は、メモリトランジスタ１０Ａの平面図である。図１（ａ）は、図１（ｂ）のＩ−Ｉ’線に沿った断面構造を示している。
【００３４】
本実施形態の半導体装置は、基板１と、基板１に支持されたメモリトランジスタ１０Ａとを備えている。メモリトランジスタ１０Ａは、例えばｎチャネル型メモリトランジスタである。
【００３５】
メモリトランジスタ１０Ａは、ゲート電極３と、金属酸化物を含む活性層（以下、「金属酸化物層」）７と、ゲート電極３と金属酸化物層７との間に配置されたゲート絶縁膜５と、金属酸化物層７に電気的に接続されたソース電極９ｓおよびドレイン電極９ｄとを有している。基板１の法線方向から見たとき、金属酸化物層７の少なくとも一部は、ゲート絶縁膜５を介してゲート電極３と重なるように配置される。図１に示す例では、ゲート電極３は、金属酸化物層７の基板１側に配置されている（ボトムゲート構造）。ソース電極９ｓは金属酸化物層７の一部と接し、ドレイン電極９ｄは金属酸化物層７の他の一部と接していてもよい。
【００３６】
金属酸化物層７のうちソース電極９ｓと接する（または電気的に接続される）領域を「ソースコンタクト領域」、ドレイン電極９ｄと接する（または電気的に接続される）領域を「ドレインコンタクト領域」と称する。基板１の法線方向から見たとき、金属酸化物層７のうち、ゲート電極３とゲート絶縁膜５を介して重なり、かつ、ソースコンタクト領域とドレインコンタクト領域との間に位置する領域がチャネル領域７ｃとなる。ソース電極９ｓとドレイン電極９ｄとが金属酸化物層７の上面と接する場合には、基板１の法線方向から見たとき、金属酸化物層７のうちソース電極９ｓとドレイン電極９ｄとの間に位置する領域がチャネル領域７ｃとなる。
【００３７】
ドレイン電極９ｄは、第１の金属で形成された第１ドレイン金属層９ｄ１と、第１の金属よりも融点の低い第２の金属で形成された第２ドレイン金属層９ｄ２とを含む積層構造を有している。「第１の金属（または第２の金属）で形成された」とは、第１の金属（または第２の金属）を主として含むことを意味する。なお、第１または第２の金属は、金属単体であってもよいし、合金であってもよい。
【００３８】
第１ドレイン金属層９ｄ１に含まれる第１の金属は、１２００℃以上、好ましくは１６００℃以上の融点を有する金属（以下、「第１の金属」と称する。）である。第１の金属は金属単体であってもよいし合金であってもよい。第１の金属として、例えばＴｉ（チタン、融点：１６６７℃）、Ｍｏ（モリブデン、融点：２６２３℃）、Ｃｒ（クロム、融点：１８５７℃）、Ｗ（タングステン、融点：３３８０℃）、Ｔａ（タンタル、融点：２９９６℃）、またはその合金などを用いることができる。第２ドレイン金属層９ｄ２に含まれる第２の金属は、第１の金属よりも低い融点を有する金属（以下、「第２の金属」と称する。）である。第２の金属の融点は１２００℃未満、例えば７００℃以下であってもよい。第２の金属として、例えばＡｌ（アルミニウム、融点：６６０℃）、Ｃｕ（銅、融点：１０８３℃）などを用いることができる。
【００３９】
ソース電極９ｓおよびドレイン電極９ｄは、共通の導電膜から形成されていてもよい。図示する例では、ソース電極９ｓおよびドレイン電極９ｄは、第１の金属から形成された第１金属膜９Ｌと、第２の金属から形成された第２金属膜９Ｕとを含む共通の積層膜を用いて形成されている。従って、ソース電極９ｓは、第１金属膜９Ｌおよび第２金属膜９Ｕを含む積層構造を有している。ソース電極９ｓにおける第１金属膜９Ｌおよび第２金属膜９Ｕから形成された層を、それぞれ、第１ソース金属層９ｓ１および第２ソース金属層９ｓ２と称する。同様に、ドレイン電極９ｄは、第１金属膜９Ｌから形成された第１ドレイン金属層９ｄ１と、第２金属膜９Ｕから形成された第２ドレイン金属層９ｄ２とを含む積層構造を有している。
【００４０】
第１金属膜９Ｌおよび第２金属膜９Ｕは、それぞれ、上記の金属を主として含む導電体層であればよく、金属単体からなる層のみでなく、合金層、金属窒化物層、金属シリサイド層なども含み得る。
【００４１】
基板１の表面の法線方向から見たとき、ドレイン電極９ｄは、ゲート電極３および金属酸化物層７の両方と重なる部分Ｐを有している。ドレイン電極９ｄのうちゲート電極３および金属酸化物層７の両方と重なる部分Ｐは、第１ドレイン金属層９ｄ１（第１金属膜９Ｌ）を含み、且つ、第２ドレイン金属層９ｄ２（第２金属膜９Ｕ）を含まない。上記部分Ｐは、第１ドレイン金属層９ｄ１のみから構成されていてもよいし、第１ドレイン金属層９ｄ１以外の融点の高い金属層を含んでいてもよい。
【００４２】
本実施形態のメモリトランジスタ１０Ａは、ドレイン電流Ｉｄｓがゲート電圧Ｖｇｓに依存する状態（「半導体状態」という。）から、ドレイン電流Ｉｄｓがゲート電圧Ｖｇｓに依存しない状態（「抵抗体状態」という。）に不可逆的に変化させられ得る不揮発性メモリ素子である。ドレイン電流Ｉｄｓは、メモリトランジスタ１０Ａのソース電極９ｓとドレイン電極９ｄとの間（ソース−ドレイン間）を流れる電流であり、ゲート電圧Ｖｇｓは、ゲート電極３とソース電極９ｓとの間（ゲート−ソース間）の電圧である。
【００４３】
上記の状態変化は、例えば、半導体状態（初期状態）のメモリトランジスタ１０Ａのソース−ドレイン間に所定の書き込み電圧Ｖｄｓを印加し、ゲート−ソース間に所定のゲート電圧を印加することによって生じる。書き込み電圧Ｖｄｓの印加により、金属酸化物層７のうちチャネルが形成される部分（チャネル領域）７ｃに電流（書き込み電流）が流れ、ジュール熱が発生する。このジュール熱により、金属酸化物層７のうちチャネル領域７ｃが低抵抗化される。この結果、ゲート電圧Ｖｇｓに依存せずに、オーミックな抵抗特性を示す抵抗体状態となる。酸化物半導体の低抵抗化が生じる理由は現在解明中であるが、ジュール熱によって酸化物半導体中に含まれる酸素がチャネル領域７ｃの外部に拡散することにより、チャネル領域７ｃ中の酸素欠損が増加してキャリア電子が生じるからと考えられる。なお、このような状態変化を生じ得るメモリトランジスタは、本出願人による特許文献３、本出願人による未公開の特許出願である特願２０１２−１３７８６８号および特願２０１２−２３１４８０号に記載されている。これらの開示内容の全てを参考のために本明細書に援用する。
【００４４】
メモリトランジスタ１０Ａへの書き込みは、上述のように、書き込み電流によるジュール熱を利用して行う。前述したように、ジュール熱は、金属酸化物層７に形成されるチャネル領域７ｃのドレイン側端部で特に高くなる。このため、本実施形態では、ジュール熱の高いドレイン側端部近傍に第２ドレイン金属層９ｄ２を配置しない。より具体的には、基板１の表面の法線方向から見たとき、ドレイン電極９ｄのうち比較的融点の高い金属を含む第１ドレイン金属層９ｄ１は、ゲート電極３および金属酸化物層７の両方と重なるように配置され、チャネル領域７ｃを画定する。一方、比較的融点の低い金属を含む第２ドレイン金属層９ｄ２は、金属酸化物層７上には配置されていないので、書き込みの際に生じる熱で第２ドレイン金属層９ｄ２に含まれる金属が融解することを抑制できる。従って、金属の融解によるメモリトランジスタ１０Ａの破壊や変形を抑制できる。
【００４５】
本実施形態では、基板１の表面の法線方向から見たとき、金属酸化物層７全体がゲート電極３と重なっているが、金属酸化物層７は、その少なくとも一部がゲート電極３と重なるように配置されていてもよい。その場合、第２ドレイン金属層９ｄ２は、金属酸化物層７のうちゲート電極３と重なる部分上に位置していなければ、上記と同様の効果が得られる。例えば、基板１の表面の法線方向から見たとき、第２ドレイン金属層９ｄ２は、金属酸化物層７およびゲート電極３の両方と重なっていなければよく、いずれか一方と重なっていても構わない。
【００４６】
また、ここでは、ドレイン電極９ｄは、第１および第２ドレイン金属層９ｄ１、９ｄ２からなる２層構造であるが、他の導電層を含む３層以上から構成されていてもよい。第１ドレイン金属層９ｄ１は、金属酸化物層７の上面と接していてもよい。第１ドレイン金属層９ｄ１として例えばＴｉ、Ｍｏ層を用いる場合、第１ドレイン金属層９ｄ１と金属酸化物層７とを接するように配置すると、コンタクト抵抗を低減できる。なお、金属酸化物層７と第１ドレイン金属層９ｄ１との間に、コンタクト層などの他の導電層が形成されていてもよい。
【００４７】
ｎチャネル型メモリトランジスタの場合、ドレイン電流Ｉｄｓの流れる方向の上流側がドレイン、下流側がソースとなる。本明細書では、「ソース電極」は、活性層（ここでは金属酸化物層７）のソース側に電気的に接続された電極を指し、配線（ソース配線）の一部であってもよい。典型的には、「ソース電極」は、活性層のソース側に直接接するコンタクト部のみでなく、その近傍に位置する部分も含む。例えば、ソース配線の一部が活性層に電気的に接続されている場合、「ソース電極」は、ソース配線のうちメモリトランジスタ形成領域に位置する部分を含む。あるいは、「ソース電極」は、ソース配線のうち活性層に接するコンタクト部から、他の素子または他の配線に接続されるまでの部分を含み得る。同様に、「ドレイン電極」は、活性層（ここでは金属酸化物層７）のドレイン側に電気的に接続された電極を指し、配線の一部であってもよい。「ドレイン電極」は、活性層のドレイン側に直接接するコンタクト部のみでなく、その近傍に位置する部分も含む。配線の一部が活性層のドレイン側に電気的に接続されている場合、「ドレイン電極」は、その配線のうちメモリトランジスタ形成領域内に位置する部分を含む。例えば、配線のうち活性層に接するコンタクト部から、他の素子または他の配線に接続されるまでの部分を含み得る。本実施形態では、ドレイン電極９ｄの部分Ｐが第１ドレイン金属層９ｄ１を含み且つ第２ドレイン金属層９ｄ２を含まない単層構造（またはｎ層構造（ｎ：２以上の自然数））、ドレイン電極の他の部分が第１ドレイン金属層９ｄ１および第２ドレイン金属層９ｄ２を含む２層構造（または（ｎ＋１）層構造）である。
【００４８】
ソース電極９ｓは、基板１の表面の法線方向から見たとき、金属酸化物層７およびゲート電極３の両方と重なる部分Ｑを有していてもよい。ソース電極９ｓのうち金属酸化物層７およびゲート電極３の両方と重なる部分Ｑは、第１ソース金属層９ｓ１だけでなく、第２ソース金属層９ｓ２を含んでいてもよい。金属酸化物層７のチャネル領域７ｃにおけるソース側では、書き込み電流による発熱量がドレイン側よりも小さい。このため、７ｃの近傍に第２ソース金属層９ｓ２が配置されていても、第２ソース金属層９ｓ２に含まれる第２の金属が融解しにくく、書き込み時の発熱によってメモリトランジスタ１０Ａにダメージが生じにくいからである。本実施形態では、ソース電極９ｓとドレイン電極９ｄとで、チャネル領域７ｃ側の端部の構造を異ならせることにより、比較的電気伝導度の高い金属層（Ａｌ層等）を使用するメリットを最大限に享受しつつ、書き込み時の発熱によるダメージを低減できる。
【００４９】
なお、後述するように、ソース電極９ｓの部分Ｑが、第１ソース金属層９ｓ１を含み、且つ、第２ソース金属層９ｓ２を含まなくてもよい。これにより、書き込み時の発熱によるダメージをより確実に低減できる。
【００５０】
図示する例では、基板１の表面の法線方向から見たとき、ドレイン電極９ｄおよびソース電極９ｓのうち一方の電極（ここではソース電極９ｓ）は、金属酸化物層７上に凹部を有しており、他方の電極（ここではドレイン電極９ｄ）は、ソース電極９ｓの凹部内に、ソース電極９ｓと間隔を空けて配置されている。このため、ソース電極９ｓおよびドレイン電極９ｄの間に位置するチャネル領域７ｃは、Ｕ字形状を有している。このような場合、図１（ｂ）に示すように、ソース電極９ｓとドレイン電極９ｄとの間に位置する間隙部分の幅がチャネル長（チャネル方向の長さ）Ｌ１である。また、チャネル領域７ｃのうちソース電極９ｓからの距離とドレイン電極９ｄからの距離とが等しくなる線の長さ、言い換えると、ソース電極９ｓとドレイン電極９ｄとの金属酸化物層７上での離間距離の２等分点を結ぶ線の長さがチャネル幅（チャネル方向に直交する方向の長さ）Ｗ１である。なお、メモリトランジスタ１０のチャネル領域７ｃの平面形状はＵ字形に限定されず、例えば矩形であってもよい。
【００５１】
メモリトランジスタ１０Ａの構造は、ボトムゲート構造に限定されず、金属酸化物層７の上方にゲート電極３を有するトップゲート構造であってもよい。メモリトランジスタ１０Ａが上記の何れの構造を有する場合でも、基板１の法線方向から見たとき、第２ドレイン金属層９ｄ２がゲート電極３および金属酸化物層７の両方と重ならないように配置されていれば、上述した本願発明の効果が得られる。
【００５２】
第１ドレイン金属層９ｄ１は、金属酸化物層７と直接接していてもよい。これにより、第１ドレイン金属層９ｄ１と金属酸化物層７とのコンタクト抵抗を低減できる。第１ドレイン金属層９ｄ１は金属酸化物層７の上面と接していてもよいし（トップコンタクト構造）、金属酸化物層７の下面と接していてもよい（ボトムコンタクト構造）。
【００５３】
第１ドレイン金属層９ｄ１（第１金属膜９Ｌ）および第２ドレイン金属層９ｄ２（第２金属膜９Ｕ）の積層順序は特に問わない。図１に示す例では、第１ドレイン金属層９ｄ１は、第２ドレイン金属層９ｄ２よりも基板１側に配置されているが、基板１の反対側に配置されてもよい。例えば図３６（ａ）に例示するように、ソース電極９ｓおよびドレイン電極９ｄは、第２ソース金属層９ｓ２または第２ドレイン金属層９ｄ２を下層とし、第１ソース金属層９ｓ１または第１ドレイン金属層９ｄ１（第１金属膜９Ｌ）を上層とする積層構造を有していてもよい。なお、第１金属膜９Ｌが、第２金属膜９Ｕよりも金属酸化物層７側に配置されていると、第２金属膜９Ｕ（第２ドレイン金属層９ｄ２および第２ソース金属層９ｓ２）に含まれる第２の金属（特にＡｌ、Ｃｕ）の金属酸化物層７への拡散を、第１金属膜９Ｌ（第１ドレイン金属層９ｄ１および第１ソース金属層９ｓ１）によって抑制できる。
【００５４】
本実施形態の半導体装置は、複数のメモリトランジスタ１０Ａを有してもよい。複数のメモリトランジスタ１０Ａは、何れも、上述したような電極構造を有していることが好ましい。この場合、書き込み動作を行った後の半導体装置は、半導体状態のメモリトランジスタ（メモリトランジスタＳＴ）と、抵抗体状態のメモリトランジスタ（メモリトランジスタＲＴ）とを含んでいる。メモリトランジスタＲＴでは、書き込み時の熱によってドレイン電極９ｄを構成する金属が融解し、その結果、ソース−金属酸化物層−ドレイン間の電流経路が断たれる等のダメージが生じることを抑制できる。また、例えば基板１の法線方向から見ただけで、メモリトランジスタＳＴ、ＲＴを区別することは困難となるので、セキュリティー性が高まる。
【００５５】
金属酸化物層７に含まれる金属酸化物は、例えばＩｎ、ＧａおよびＺｎを含む酸化物である。金属酸化物層７は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体を含む膜から形成され得る。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。本実施形態の金属酸化物層７は、Ｉｎ、Ｇａ、Ｚｎを、例えばＩｎ：Ｇａ：Ｚｎ＝１：１：１の割合で含むＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物層であってもよい。なお、書き込み前のメモリトランジスタＳＴの金属酸化物層７は半導体層であるが、書き込み後のメモリトランジスタＲＴでは、金属酸化物層７の少なくともチャネル領域は半導体特性を示さない。
【００５６】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体を含む膜を用いてメモリトランジスタ１０Ａを形成する場合、共通の半導体膜を用いて、メモリトランジスタ１０Ａと同一基板上に、他のトランジスタ（酸化物半導体ＴＦＴ）を形成できるので有利である。そのような酸化物半導体ＴＦＴは、高い移動度（ａ−ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ−ＳｉＴＦＴに比べ１００分の１未満）を有している。従って、半導体装置の消費電力を大幅に削減することが可能になる。
【００５７】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体は、アモルファスでもよいし、結晶質部分を含んでもよい。結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体を用いてもよい。このようなＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体の結晶構造は、例えば、特開２０１２−１３４４７５号公報に開示されている。参考のために、特開２０１２−１３４４７５号公報の開示内容の全てを本明細書に援用する。
【００５８】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体の代わりに、ジュール熱による低抵抗化が生じ得る他の半導体膜を用いてもよい。例えばＮｉＯ、ＳｎＯ2、ＴｉＯ2、ＶＯ2、Ｉｎ2Ｏ3、ＳｒＴｉＯ3を含む半導体膜を用いてもよい。あるいは、Ｚｎ−Ｏ系半導体（ＺｎＯ）、Ｉｎ−Ｚｎ−Ｏ系半導体（ＩＺＯ（登録商標））、Ｚｎ−Ｔｉ−Ｏ系半導体（ＺＴＯ）、Ｃｄ−Ｇｅ−Ｏ系半導体、Ｃｄ−Ｐｂ−Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体（例えばＩｎ2Ｏ3−ＳｎＯ2−ＺｎＯ）、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体などを用いることもできる。さらに、これらの酸化物半導体に種々の不純物を添加した膜を使用してもよい。
【００５９】
＜メモリトランジスタ１０Ａの動作＞
メモリトランジスタ１０Ａは、例えば半導体状態（初期状態）を論理値「０」、抵抗体状態を論理値「１」に割り当てることにより、情報を不揮発的に記憶するメモリ回路に用いられ得る。以下、メモリトランジスタ１０Ａを用いたメモリ回路の構成および動作の一例を説明する。メモリ回路は、１つまたは複数のメモリセルを有している。
【００６０】
図２は、メモリ回路を構成する単一のメモリセルを例示する図である。メモリセルは、例えば、メモリトランジスタ１０Ａと、メモリトランジスタ１０Ａに直列に接続されたメモリセル選択用のトランジスタ（「選択トランジスタ」と称する。）１０ａとを有している。メモリ回路は、例えば、複数のメモリセルがマトリクス状に配列された構成を有している。
【００６１】
選択トランジスタ１０ａの構造は特に限定しないが、メモリトランジスタ１０Ａの金属酸化物層７と共通の酸化物半導体膜から形成された活性層を有していてもよい。これにより、メモリトランジスタ１０Ａと選択トランジスタ１０ａとを共通のプロセスを利用して簡便に製造できる。
【００６２】
図２に示すメモリセルでは、選択トランジスタ１０ａにゲート電圧を印加してオン状態にすることにより、メモリトランジスタ１０Ａへの書き込みまたは読み出し動作が可能になる。
【００６３】
メモリトランジスタ１０Ａへの書き込みは、期間（書き込み時間）Ｔｐｐの間、メモリトランジスタ１０Ａのゲート電極に所定のゲート電圧Ｖｇを印加し、かつ、ドレイン電極に所定の書き込み電圧Ｖｐｐを印加することにより行うことができる。この間、選択トランジスタ１０ａのソース電極は固定電圧（例えば接地電位）に接続しておく。これにより、期間Ｔｐｐの間、メモリトランジスタ１０Ａのチャネル領域を書き込み電流Ｉｐｐが流れる。書き込み電流Ｉｐｐによるジュール熱により、チャネル領域を構成する酸化物半導体の化学組成比が変化し、チャネル領域が低抵抗化した抵抗体状態となる。
【００６４】
メモリトランジスタ１０Ａの読み出しは、メモリトランジスタ１０Ａのソース−ドレイン間に所定の電圧を印加することによって流れる電流（読み出し電流）のゲート電圧依存性を調べることによって行うことができる。具体的には、半導体状態にあるメモリトランジスタ１０Ａに流れる読み出し電流をＩｔとすると、電流Ｉｔに対する読み出し時の読み出し電流Ｉｒの比によって容易に判別できる。なお、読み出しの際のゲート電圧Ｖｇｓを、所定の電圧範囲内（例えば約０．５Ｖ以下）に設定すると、読み出し電流Ｉｔと読み出し電流Ｉｒとの差が大きいため、メモリトランジスタ１０Ａの状態をより容易に判別できる。
【００６５】
＜実施例＞
ここで、実施例および参考例のメモリトランジスタ１０（１）、１０（２）を作製し、書き込みによるメモリトランジスタへのダメージを比較した。
【００６６】
図３（ａ）および（ｂ）は、それぞれ、実施例のメモリトランジスタ１０（１）の断面図および平面図である。メモリトランジスタ１０（１）は、ソース電極９ｓのうち金属酸化物層７上に位置する部分Ｑを第１ソース金属層９ｓ１のみで構成し、第２ソース金属層９ｓ２を金属酸化物層７上に配置していない点で、図１に示すメモリトランジスタ１０Ａと異なっている。他の構成は、メモリトランジスタ１０Ａと同様である。メモリトランジスタ１０（１）では、第１ドレイン金属層９ｄ１および第１ソース金属層９ｓ１としてＴｉ層、第２ドレイン金属層９ｄ２および第２ソース金属層９ｓ２としてＡｌ層、金属酸化物層７としてＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を形成した。また、メモリトランジスタ１０（１）のチャネル長Ｌを、例えば、１ｕｍ以上２０ｕｍ以下、チャネル幅を２ｕｍ以上１ｍｍ以下、金属酸化物層７の厚さを５ｎｍ以上５００ｎｍ以下とした。
【００６７】
参考例として、従来のボトムゲート・トップコンタクト型ＴＦＴに、積層構造を有するソースおよびドレイン電極を適用したトランジスタ構造を有するメモリトランジスタ１０（２）を作製した。
【００６８】
図４（ａ）および（ｂ）は、それぞれ、参考例のメモリトランジスタ１０（２）の断面図および平面図である。メモリトランジスタ１０（２）は、第２ソース金属層９ｓ２および第２ドレイン金属層９ｄ２が金属酸化物層７上にも配置されている点でのみ、メモリトランジスタ１０（１）と異なっている。すなわち、メモリトランジスタ１０（２）では、ドレイン電極９ｄの部分Ｐが、比較的融点の低い金属から形成された第２ドレイン金属層９ｄ２を含んでいる。その他の構成、各層の材料や厚さなどはメモリトランジスタ１０（１）と同じである。
【００６９】
メモリトランジスタ１０（１）および１０（２）に対して、同じ条件で書き込み動作を行い、書き込み後の各トランジスタを観察した。ここでは、書き込み条件としては、書き込み電圧Ｖｄｓを５０Ｖ、ゲート電圧Ｖｇｓを４０Ｖ、書き込み時間を１００ｍｓｅｃとした。
【００７０】
図３（ｃ）は書き込み後のメモリトランジスタ１０（１）、図４（ｃ）は書き込み後のメモリトランジスタ１０（２）を示す上面図である。図４（ｃ）から、参考例のメモリトランジスタ１０（２）では、金属酸化物層７上に破壊痕Ｄが形成されていることが確認できる。破壊痕Ｄは、ドレイン電極９ｄのチャネル側の端部において金属が融解して破壊した痕と考えられる。書き込み後のメモリトランジスタ１０（２）に対して読み出し動作を行ったが、ソースとドレインとの間で電流が流れなくなっており、読み出し電流の測定を行うことは困難である。これに対し、実施例では、図３（ｃ）から分かるように、ドレイン電極９ｄの変形や破壊痕は全く認められず、読み出し動作も正常に行うことができる。よって、本実施形態によると、書き込み時に生じる熱によるメモリトランジスタの破壊を抑制できることが分かる。
【００７１】
＜半導体装置の構成＞
本実施形態は、メモリ回路を備えた電子機器に広く適用され得る。本実施形態の半導体装置は、メモリトランジスタ１０Ａを少なくとも１つ備えていればよく、その用途や構成は限定されない。例えば、不揮発性半導体記憶装置、集積回路（ＩＣ、ＬＳＩ）、液晶表示装置や有機ＥＬ表示装置などの各種表示装置、各種表示装置に用いられるアクティブマトリクス基板であってもよい。
【００７２】
半導体装置は、メモリトランジスタ１０Ａの活性層（金属酸化物層７）と共通の酸化物半導体膜から形成された活性層を有する薄膜トランジスタをさらに備えていてもよい。薄膜トランジスタは、回路を構成する回路素子であってもよい。
【００７３】
本実施形態を表示装置のアクティブマトリクス基板に適用する場合、アクティブマトリクス基板の表示領域以外の領域（周辺領域）に、メモリトランジスタ１０Ａを含むメモリ回路を設けてもよい。周辺領域には、駆動回路などの周辺回路を構成する回路素子として、薄膜トランジスタ（回路用トランジスタ）が形成されていてもよい。また、表示領域において、各画素に設けられるスイッチング素子として、薄膜トランジスタ（画素用トランジスタ）が形成されていてもよい。回路用トランジスタおよび画素用トランジスタは、メモリトランジスタ１０Ａの活性層と共通の酸化物半導体膜から形成された活性層と、メモリトランジスタ１０Ａのソースおよびドレイン電極と共通の積層導電膜から形成されたソースおよびドレイン電極を有していてもよい。回路用トランジスタおよび画素用トランジスタは、メモリトランジスタ１０Ａと同様のトランジスタ構造を有していてもよい。この場合、これらのトランジスタは、メモリトランジスタ１０Ａと共通のプロセスを利用して製造され得る。ただし、回路用トランジスタおよび画素用トランジスタには書き込みを行わないことから、基板の法線方向から見たときにドレイン電極のうち活性層およびゲート電極と重なる部分が、比較的融点の低い金属または合金を含んでいても構わない。
【００７４】
以下、図面を参照しながら、本実施形態の半導体装置のより具体的な構成を説明する。
【００７５】
＜アクティブマトリクス基板の構成＞
本実施形態は、例えば液晶表示装置に用いられるアクティブマトリクス基板に適用され得る。
【００７６】
図５（ａ）は、アクティブマトリクス基板１００２の一部を示す平面図である。アクティブマトリクス基板１００２は、複数の画素１０１を含む表示領域１００と、表示領域以外の領域（周辺領域）２００とを有している。
【００７７】
表示領域１００の各画素１０１には、スイッチング素子として薄膜トランジスタ（「画素用トランジスタ」と称する。）１０Ｔが形成されている。画素用トランジスタ１０Ｔは、メモリトランジスタ１０Ａ（図１）と同様のトランジスタ構造を有していてもよい。または、図５（ｂ）に例示するように、ドレイン電極９ｄのうち金属酸化物層７およびゲート電極３と重なる部分にも、第２ドレイン金属層９ｄ２が形成されていてもよい。
【００７８】
図示しないが、周辺領域２００には、表示装置を構成する複数の回路（メモリ回路や駆動回路など）の少なくとも一部がモノリシックに形成されている。周辺領域２００に形成された回路を「周辺回路」と称する。本実施形態では、メモリトランジスタ１０Ａは、例えば周辺領域２００に形成されたメモリ回路に用いられる。
【００７９】
各画素１０１には、画素の列方向に沿って延びるソース配線Ｓと、画素の行方向に沿って延びるゲート配線Ｇと、画素電極１９とが設けられている。画素用トランジスタ１０Ｔは、ソース配線Ｓとゲート配線Ｇとが交差する点の近傍に配置されている。図示する例では、画素１０１には、ゲート配線Ｇと同一の導電膜から形成された容量配線ＣＳが設けられている。容量配線ＣＳ上には、容量部２０が配置されている。
【００８０】
本実施形態では、ソース配線Ｓ、画素用トランジスタ１０Ｔおよびメモリトランジスタ１０Ａのソースおよびドレイン電極は、同一の配線（ソース配線層）内に形成されている。ソース配線層は、例えば、比較的融点の高い金属から形成された第１金属膜９Ｌ（図１）と、それよりも融点の低い金属から形成された第２金属膜９Ｕ（図１）とを含む積層構造を有していてもよい。
【００８１】
周辺領域２００には、ゲート配線Ｇまたはソース配線Ｓを外部配線と接続するための複数の端子部２０１が設けられている。ソース配線Ｓは、表示領域１００の端部まで延びて、ソース接続部９ｓｇと接続されている。ソース接続部９ｓｇは、ゲート配線Ｇと同一膜から形成されたゲート接続部３ｓｇと電気的に接続される。この接続部を「ソース・ゲート接続部」３０と称する。ゲート接続部３ｓｇは周辺領域２００まで延び、端子部（ソース端子）２０１を介して、例えばソースドライバ（図示せず）に接続される。一方、図示しないが、ゲート配線Ｇも周辺領域２００まで延びて、端子部（ゲート端子）を介して、例えばゲートドライバ（図示せず）と接続される。
【００８２】
周辺領域２００には、メモリ回路を含む複数の周辺回路（図示せず）がモノリシックに形成されている。例えばゲートドライバ、ソースドライバなどの駆動回路と、各駆動回路に接続されたメモリ回路とが形成されていてもよい。メモリ回路は、図１に示すメモリトランジスタ１０Ａを含んでいる。
【００８３】
アクティブマトリクス基板１００２は、液晶表示装置などの表示装置に適用され得る。液晶表示装置は、例えば、図５（ｃ）に示すように、アクティブマトリクス基板１００２と、表面に対向電極４２を有する対向基板４１と、これらの間に配置された液晶層４３とを備える。液晶層４３には、画素電極１９と対向電極４２とによって画素ごとに電圧が印加され、これにより、表示が行われる。
【００８４】
図６は、アクティブマトリクス基板１００２を用いた液晶表示装置２００１のブロック構成を例示する図である。図７（ａ）および（ｂ）は、それぞれ、不揮発性記憶装置６０ａ〜６０ｃを構成するメモリセル、および、液晶表示装置２００１の画素回路の構成を示す概略図である。
【００８５】
液晶表示装置２００１は、複数の画素を含む表示部７１を有している。表示部７１は、アクティブマトリクス基板１００２の表示領域１００（図５（ａ））に対応している。本実施形態では、表示部７１には、複数の画素回路７０がマトリクス状に配列されている。これらの画素回路７０は、ソース線ＳＬ１〜ＳＬｋ、ゲート線ＧＬ１〜ＧＬｊ、及び、補助容量線ＣＳＬ１〜ＣＳＬｊにより相互に接続されている。
【００８６】
各画素回路７０は、図７（ｂ）に示すように、画素用トランジスタ１０Ｔ、液晶容量Ｃｌｃ、補助容量Ｃｓを有している。画素用トランジスタ１０Ｔのソース電極はソース配線Ｓ、ゲート電極はゲート配線Ｇと、ドレイン電極は画素電極（図示せず）と接続されている。画素電極と、共通電極ＣＯＭとによって液晶容量Ｃｌｃが形成され、画素電極と、容量配線ＣＳとによって補助容量Ｃｓが形成されている。
【００８７】
液晶表示装置２００１は、また、ソース配線Ｓと電気的に接続されたソースドライバ７５、ゲート配線Ｇと電気的に接続されたゲートドライバ７６、容量配線ＣＳに電気的に接続されたＣＳドライバ７７、および、共通電極を駆動する共通電極駆動回路７４を備えている。これらの駆動回路７５、７６、７７、７４は、タイミングやソース配線Ｓ、ゲート配線Ｇ、容量配線ＣＳおよび共通電極に印加する電圧を制御する表示制御回路７３と、これらの回路に電源を供給する電源回路（図示せず）とに接続されている。さらに、ソースドライバ７５、ゲートドライバ７６および表示制御回路７３は、それぞれ、不揮発性記憶装置６０ａ、６０ｂ、６０ｃに接続されている。不揮発性記憶装置６０ａ、６０ｂ、６０ｃは共通メモリ制御回路部６１に接続されている。
【００８８】
不揮発性記憶装置６０ａ、６０ｂ、６０ｃは、例えば、複数のメモリセルがアレイ状に配列された構成を有している。メモリセルは、メモリトランジスタ１０Ａを含んでいる。メモリセルは、図２を参照しながら前述した構成を有していてもよい。あるいは、図７（ａ）に例示するように、図２に示す選択トランジスタ１０ａの代わりに、並列に接続された２個または２以上の選択トランジスタ１０ａ、１０ｂを有してもよい。
【００８９】
不揮発性記憶装置６０ａには、ディスプレイパネルの構成情報や固有ＩＤ等が格納されている。これらの不揮発性記憶装置６０ａに記憶された情報は、表示制御回路７３により参照され、これらの情報に基づいて詳細な表示制御方法の切り替え、或いは、制御パラメータの最適化が行われる。また、固有ＩＤ等は、ディスプレイパネルと接続するシステム側からの照会が可能であり、ディスプレイパネルの判別や、最適な駆動方法の選択等に利用される。表示制御回路７３は、不揮発性記憶装置６０ａに格納された情報に基づいて表示制御のために使用する回路を切り替え、最適なディスプレイの表示制御を実現する。
【００９０】
不揮発性記憶装置６０ｂには、ゲートドライバの冗長救済情報等、ゲートドライバの駆動に必要な構成パラメータの情報が格納されている。同様に、不揮発性記憶装置６０ｃには、ソースドライバの冗長救済情報等、ソースドライバの駆動に必要な構成パラメータの情報が格納されている。
【００９１】
不揮発性記憶装置６０ａ、６０ｂ、６０ｃの少なくとも一部と、表示部７１以外に設けられる回路７３、７４、７５、７６、７７、６１の少なくとも一部とは、アクティブマトリクス基板１００２の周辺領域２００（図５（ａ））にモノリシックに形成されている。本実施形態では、例えばゲートドライバ７６が、アクティブマトリクス基板にモノリシックに形成されている。
【００９２】
次に、図面を参照しながら、アクティブマトリクス基板１００２の製造方法の一例を説明する。
【００９３】
図８〜図１３は、アクティブマトリクス基板１００２の製造方法を説明するための工程図であり、各図の（ａ）および（ｂ）は断面図、（ｃ）は上面図である。これらの図では、アクティブマトリクス基板１００２におけるメモリトランジスタ１０Ａ、１０Ｂを形成する領域Ｒ（１０Ａ）およびＲ（１０Ｂ）、容量部２０を形成する領域Ｒ（２０）、ゲート・ソースコンタクト部３０を形成する領域Ｒ（３０）およびゲート・ソース交差部４０を形成する領域Ｒ（４０）をそれぞれ示している。ゲート・ソース交差部４０は、ゲート配線またはゲート配線と同一の導電膜から形成された導電層と、ソース配線またはソース配線と同一の導電膜から形成された導電層とが、絶縁層を介して交差する部分を指す。なお、これらの図では、便宜上、メモリトランジスタ１０Ａ、１０Ｂや容量部２０などの形成領域を並べて示しているが、これらの形成領域の配置は図示する配置に限定されない。また、半導体装置１００２は、２種類のメモリトランジスタ１０Ａ、１０Ｂを備えている必要はなく、いずれか一方のメモリトランジスタを備えていればよい。
【００９４】
まず、基板１上に、例えばスパッタリング法でゲート用導電膜を形成し、これを周知のドライエッチング法でパターニングする。これにより、図８（ａ）〜図８（ｃ）に示すように、ゲート・ソースコンタクト部形成領域Ｒ（３０）にゲート接続部３ｓｇ、ゲート・ソース交差部形成領域Ｒ（４０）にゲート配線Ｇ、メモリトランジスタ形成領域Ｒ（１０Ａ）にゲート電極３Ａ、容量部形成領域Ｒ（２０）に容量配線ＣＳ、メモリトランジスタ形成領域Ｒ（１０Ｂ）にゲート電極３Ｂをそれぞれ形成する。ゲート用導電膜から形成されたこれらの配線および電極を含む層を「ゲート配線層」と称する。
【００９５】
基板１としては、例えばガラス基板などの透明絶縁性の基板を用いることができる。ゲート用導電膜として、例えばアルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、またはタングステン（Ｗ）などの単層膜、それらを２層以上積層した積層膜、あるいは上記の金属元素のうち２以上の元素を成分とする合金膜を用いてもよい。例えば、基板１側からＴｉ膜、Ａｌ膜およびＴｉ膜をこの順で有する３層膜（Ｔｉ／Ａｌ／Ｔｉ）、Ｍｏ膜、Ａｌ膜およびＭｏ膜をこの順で有する３層膜（Ｍｏ／Ａｌ／Ｍｏ）等を用いることができる。本実施形態では、一例として、基板１から、厚さが１０〜１００ｎｍのＴｉ膜、厚さが５０〜５００ｎｍのＡｌ膜、および厚さが５０〜３００ｎｍのＴｉ膜をこの順で有する３層膜（Ｔｉ／Ａｌ／Ｔｉ）を用いる。
【００９６】
この後、ゲート配線層を覆うようにゲート絶縁膜５を形成する。ゲート絶縁膜５は、例えばプラズマＣＶＤ法、スパッタリング法などにより形成される。ゲート絶縁膜５としては、例えば、酸化シリコン膜（ＳｉＯ2）、窒化シリコン膜（ＳｉＮ）、酸化窒化シリコン膜（ＳｉＮＯ）、窒化酸化シリコン膜（ＳｉＯＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）から選択される単層または２層以上の積層膜を用いてもよい。本実施形態では、一例として、基板１側から、厚さが１００〜５００ｎｍのＳｉＮ膜、および厚さが２０〜１００ｎｍのＳｉＯ2膜をこの順で有する２層膜を使用する。
【００９７】
続いて、ゲート絶縁膜５上に、例えばスパッタリング法で酸化物半導体膜（厚さ：例えば５〜５００ｎｍ）を形成した後、周知のウェットエッチング法で酸化物半導体膜のパターニングを行う。これにより、図９（ａ）〜図９（ｃ）に示すように、メモリトランジスタ形成領域Ｒ（１０Ａ）に金属酸化物層７Ａ、メモリトランジスタ形成領域Ｒ（１０Ｂ）に金属酸化物層７Ｂをそれぞれ形成する。金属酸化物層７Ａ、７Ｂは、それぞれ、対応するゲート電極３Ａ、３Ｂにゲート絶縁膜５を介して重なるように配置される。ここでは、ゲート電極３Ａ、３Ｂのチャネル方向の幅を略等しくし、金属酸化物層７Ａのチャネル方向の幅を、金属酸化物層７Ｂのチャネル方向の幅よりも小さくしている。例えば、図示するように、金属酸化物層７Ａのチャネル方向の幅を、ゲート電極３Ａのチャネル方向の幅よりも小さく、金属酸化物層７Ｂのチャネル方向の幅を、ゲート電極３Ｂのチャネル方向の幅よりも大きくしてもよい。このような構成により、ゲート電極３Ａ、３Ｂとソース・ドレイン電極とが重なる部分に形成される寄生容量を増大させることなく、チャネル長の異なるトランジスタ構造を作り分けることができる。
【００９８】
酸化物半導体膜として、例えばＩｎ、ＧａおよびＺｎを含む酸化物半導体膜を用いることができる。本実施形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物半導体膜（厚さ：例えば５〜５００ｎｍ）を用いる。この半導体膜は、ｎ型の金属酸化物半導体であり、低温で形成される。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜における各金属元素の組成比Ｉｎ：Ｇａ：Ｚｎは、例えば１：１：１である。この組成比を基準として組成比が調整されても本発明の効果を奏する。
【００９９】
次いで、図１０（ａ）〜（ｃ）に示すように、ゲート絶縁膜５および金属酸化物層７Ａ、７Ｂの上に、ソース用導電膜９として、第１金属膜９Ｌを下層とし、第２金属膜９Ｕを上層とする積層膜を形成した後、１回目のパターニングを行う。
【０１００】
第１金属膜９Ｌは、比較的融点の高い金属（合金を含む）から形成された金属膜であってもよい。または、比較的融点の高い金属窒化物等の金属化合物からなる膜であってもよい。第１金属膜９Ｌは、例えばＷ、Ｔａ、Ｔｉ、Ｍｏ、Ｃｒなどの金属膜であり得る。第２金属膜９Ｕは、比較的融点の低い金属（合金を含む）から形成された金属膜であってもよい。または、比較的融点の低い金属窒化物等の金属化合物からなる膜であってもよい。第２金属膜９Ｕは、例えばＣｕ、Ａｌなどの金属膜であり得る。ソース用導電膜は、例えばＴｉ膜を下層、Ａｌ膜を上層とするＴｉ膜−Ａｌ膜の２層構造、Ｍｏ膜を下層、Ａｌ膜を上層とするＭｏ膜−Ａｌ膜の２層構造、または、これらの２層を含む３層以上の積層構造を有していてもよい。ここでは、例えばスパッタリング法で、第１金属膜９ＬとしてＴｉ膜（厚さ：１０〜１００ｎｍ）、第２金属膜９ＵとしてＡｌ膜（厚さ：５０〜４００ｎｍ）を連続して形成する。
【０１０１】
第１および第２金属膜９Ｌ、９Ｕを含むソース用導電膜９に対し、例えばウェットエッチングで１回目のパターニングを行う。ウェットエッチングは、第２金属膜９Ｕのみをエッチングし、第１金属膜９Ｌをエッチングしない条件で行う。これにより、第２金属膜９Ｕのうち、メモリトランジスタ１０Ａ、１０Ｂの金属酸化物層７Ａ、７Ｂ上に位置する部分にそれぞれ開口が形成される。これらの開口では第１金属膜９Ｌが露出する。各開口は、金属酸化物層７Ａ、７Ｂにおけるドレインコンタクト領域となる領域全体とチャネル領域となる領域の一部とを含む部分上に設けられる。
【０１０２】
次いで、図１１（ａ）〜（ｃ）に示すように、ソース用導電膜９上に、メモリトランジスタ１０Ａ、１０Ｂのチャネル領域となる領域上に開口部を有するレジスト層Ｍを形成する。この後、レジスト層Ｍを用いて、ソース用導電膜に対する２回目のパターニングを行う。２回目のパターニングでは、例えば、レジスト層Ｍをマスクとして、ウェットエッチングで第２金属膜９Ｕを除去し、次いで、ドライエッチングで第１金属膜９Ｌを除去する。これにより、第１および第２金属膜９Ｌ、９Ｕのうち金属酸化物層７Ａ、７Ｂのチャネル領域となる領域上に位置する部分を除去する（ソース−ドレイン分離）。
【０１０３】
このようにして、メモリトランジスタ形成領域Ｒ（１０Ａ）、Ｒ（１０Ｂ）にソース電極９ｓＡ、９ｓＢおよびドレイン電極９ｄＡ、９ｄＢが形成される。また、ゲート・ソースコンタクト部形成領域Ｒ（３０）にソース接続部９ｓｇ、ゲート・ソース交差部形成領域Ｒ（４０）にソース配線Ｓ、容量部形成領域Ｒ（２０）に容量電極９ｃｓが形成される。ソース用導電膜から形成されたこれらの配線および電極を含む層を「ソース配線層」と称する。ソース電極９ｓＡ、９ｓＢは、第１金属膜９Ｌから形成された第１ソース金属層９ｓ１Ａ、９ｓ１Ｂを下層とし、第２金属膜９Ｕから形成された第２ソース金属層９ｓ２Ａ、９ｓ２Ｂを上層とする積層電極（あるいは積層配線）である。同様に、ドレイン電極９ｄＡ、９ｓＢは、第１金属膜９Ｌから形成された第１ドレイン金属層９ｄ１Ａ、９ｄ１Ｂを下層とし、第２金属膜９Ｕから形成された第２ドレイン金属層９ｄ２Ａ、９ｄ２Ｂを上層とする積層電極（あるいは積層配線）である。
【０１０４】
ここでは、第２金属膜９Ｕはウェットエッチングでパターニングされるため、ソース配線層において、第２金属膜９Ｕの端部は、基板１の法線方向から見たとき、レジスト層Ｍの端部よりも内側に位置する。これに対し、第１金属膜９Ｌはドライエッチングでパターニングされるため、基板１の法線方向から見たとき、第１金属膜９Ｌの端部とレジスト層Ｍの端部とは略整合する。従って、基板１の法線方向からソース配線層を見たとき、第２金属膜９Ｕは、第１金属膜９Ｌの輪郭の内部に位置する。断面図においては、第２金属膜９Ｕの端部は、第１金属膜９Ｌ上に位置する。また、第１回目のパターニングで、ドレインコンタクト領域となる領域上の第２金属膜９Ｕは除去されているため、金属酸化物層７Ａ、７Ｂのドレインコンタクト領域上には第１金属膜９Ｌのみが残る。
【０１０５】
ソース電極９ｓＡとドレイン電極９ｄＡとは、互いに電気的に分離し、かつ、金属酸化物層７Ａの一部とそれぞれ接するように配置される。同様に、ソース電極９ｓＢとドレイン電極９ｄＢとは、互いに電気的に分離し、かつ、金属酸化物層７Ｂの一部とそれぞれ接するように配置される。基板１の法線方向から見たとき、金属酸化物層７Ａ、７Ｂのうち対応するゲート電極３Ａ、３Ｂと重なり、かつ、ソース電極９ｓＡ、７ｓＢとドレイン電極９ｄＡ、７ｄＢとの間に位置する領域がチャネル領域７ｃＡ、７ｃＢとなる。本実施形態では、例えば、メモリトランジスタ形成領域Ｒ（１０Ａ）において、基板１の法線方向から見たとき、チャネル領域７ｃＡがＵ字形となるように、ソース電極９ｓＡおよびドレイン電極９ｄＡを配置する。一方、メモリトランジスタ形成領域Ｒ（１０Ｂ）において、基板１の法線方向から見たとき、チャネル領域７ｃＢが矩形となるように、ソース電極９ｓＢおよびドレイン電極９ｄＢを配置する。
【０１０６】
このようにして、メモリトランジスタ１０Ａ、１０Ｂが形成される。何れのトランジスタ１０Ａ、１０Ｂでも、ドレイン電極９ｄＡ、９ｄＢのうち、金属酸化物層７Ａ、７Ｂおよびゲート電極３Ａ、３Ｂの両方と重なる部分は第１金属膜９Ｌのみから構成され、第２金属膜９Ｕを含まない。一方、ソース電極９ｓＡ、９ｓＢのうち、金属酸化物層７Ａ、７Ｂおよびゲート電極３Ａ、３Ｂの両方と重なる部分は、第１金属膜９Ｌおよび第２金属膜９Ｕを含む。
【０１０７】
また、容量部形成領域Ｒ（２０）に、容量配線ＣＳと、容量電極９ｃｓと、その間に位置する誘電体層（ここではゲート絶縁膜５）とを有する容量部２０が形成される。ゲート・ソース交差部形成領域Ｒ（４０）には、ゲート配線Ｇとソース配線Ｓとがゲート絶縁膜５を介して交差するゲート・ソース交差部４０が形成される。ゲート・ソースコンタクト部形成領域Ｒ（３０）において、ソース接続部９ｓｇは、ゲート絶縁膜５を介して、ゲート接続部３ｓｇの一部と重なるように配置される。
【０１０８】
なお、図示しないが、画素用トランジスタ１０Ｔ（図５（ａ）、（ｂ）参照）や回路用トランジスタも、メモリトランジスタ１０Ａ、１０Ｂと共通のプロセスで形成され得る。画素用トランジスタ１０Ｔや回路用トランジスタでは、図５（ｂ）に例示するように、ドレイン電極の第２金属膜９Ｕが金属酸化物層７上に配置されていても構わない。
【０１０９】
次いで、図１２（ａ）〜図１２（ｃ）に示すように、例えばプラズマＣＶＤ法またはスパッタリング法で、ソース配線層を覆うように保護膜（パッシベーション膜）１１を形成する。保護膜１１として、例えば、酸化シリコン膜（ＳｉＯ2）、窒化シリコン膜（ＳｉＮ）、酸化窒化シリコン膜（ＳｉＮＯ）、窒化酸化シリコン膜（ＳｉＯＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）から選択される単層または２層以上の積層膜を用いてもよい。本実施形態では、一例として、保護膜１１として、ＣＶＤ法によりＳｉＯ2膜（厚さ：例えば５０〜５００ｎｍ）を用いる。
【０１１０】
この後、大気雰囲気中で、２００〜４００℃の温度で、３０分〜４時間程度のアニーリングを行う。これにより、ソース電極９ｓＡ、９ｓＢおよびドレイン電極９ｄＡ、９ｄＢと金属酸化物層７Ａ、７Ｂとの界面に、反応層が形成される。このため、ソース電極９ｓＡ、９ｓＢおよびドレイン電極９ｄＡ、９ｄＢと金属酸化物層７Ａ、７Ｂとのコンタクト抵抗を低減できる。
【０１１１】
この後、図１３（ａ）〜（ｃ）に示すように、必要に応じて、パッシベーション膜１１上に平坦化膜を形成してもよい。本実施形態では、平坦化膜として、例えば、感光性樹脂等の有機絶縁膜１３を形成する。有機絶縁膜１３は、公知のフォトリソ法（露光、現像、ベーキング）によりパターニングされる。これにより、有機絶縁膜１３のうちゲート・ソースコンタクト部形成領域Ｒ（３０）上に位置する部分に開口部を形成する。この後、有機絶縁膜１３をマスクとして、ゲート絶縁膜５およびパッシベーション膜１１のエッチングを行う。エッチングでは、ソース接続部９ｓｇおよびゲート接続部３ｓｇはエッチストップとして機能する。このため、ゲート絶縁膜５のうちソース接続部９ｓｇで覆われた部分はエッチングされずに残る。このようにして、ゲート接続部３ｓｇおよびソース接続部９ｓｇの表面を露出するコンタクトホール１５を得る。
【０１１２】
続いて、コンタクトホール１５内および有機絶縁膜１３上に導電膜を形成し、パターニングを行う。これにより、ゲート・ソースコンタクト部形成領域Ｒ（３０）において、コンタクトホール１５内で、ゲート接続部３ｓｇとソース接続部９ｓｇとを電気的に接続する上部導電層１７を得る。このようにして、ゲート・ソースコンタクト部３０が形成される。
【０１１３】
本実施形態では、導電膜として、ＩＴＯ膜（厚さ：例えば約２０ｎｍ〜３００ｎｍ）などの透明導電膜を用いる。なお、この導電膜から、各画素に形成される画素電極１９（図５（ａ））も形成され得る。このようにして、アクティブマトリクス基板１００２が得られる。
【０１１４】
本実施形態の半導体装置は、アクティブマトリクス基板１００２やそれを用いた表示装置に限定されない。本実施形態は、酸化物半導体ＴＦＴと不揮発性メモリとを備えるデバイスに好適に適用され得る。例えば、メモリトランジスタ１０Ａは比較的低温（例えば２００℃以下）で製造可能であるため、ＩＣタグ等にも適用され得る。この場合、メモリトランジスタ１０ＡはＩＤの記憶に利用され得る。さらに、酸化物半導体膜として透明な金属酸化物膜を用いることができるので、デジタルサイネージ向けの大容量記憶装置に利用することもできる。記憶装置以外にも、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）やＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等のプログラム可能な論理回路装置に適用することも可能である。
【０１１５】
＜メモリトランジスタ１０Ａの電気的特性＞
ここで、図１４〜図２０を参照しながら、メモリトランジスタ１０Ａの電気的特性を説明する。
【０１１６】
メモリトランジスタ１０Ａとして、金属酸化物層７としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いたｎチャネル型の薄膜トランジスタを作製し、書き込み前および書き込み後の電気的特性を測定した。測定に用いたメモリトランジスタ１０Ａのチャネル長Ｌ１を４μｍ、チャネル幅Ｗ１を２０μｍ、活性層（金属酸化物層）７Ａの厚さを２０〜１００ｎｍ、チャネル領域７ｃＡの平面形状を矩形またはＵ字形とした。
【０１１７】
メモリトランジスタ１０Ａは、製造された直後（初期状態）には、通常の薄膜トランジスタと同様にトランジスタ特性を示す。すなわち、ドレイン電流Ｉｄｓ（ドレイン電極からソース電極に流れる電流）は、ゲート電圧Ｖｇｓ（ソース電極を基準としてゲート電極に印加される電圧）およびドレイン電圧Ｖｄｓ（ソース電極を基準としてドレイン電極に印加される電圧）のそれぞれに依存して変化する。
【０１１８】
図１４（ａ）は、メモリトランジスタ１０Ａの初期状態における、Ｖｄｓ＝０．１ＶおよびＶｄｓ＝１０Ｖの場合のＩｄｓ−Ｖｇｓ特性を示す図である。図１４（ｂ）は、メモリトランジスタ１０Ａの初期状態において、Ｖｇｓを０から７Ｖまで１Ｖごとに変化させた場合のＩｄｓ−Ｖｄｓ特性を示す図である。なお、図１４（ａ）および（ｂ）におけるドレイン電流Ｉｄｓの値は、単位ゲート幅（１μｍ）あたりのドレイン電流（単位ドレイン電流）の値を示している。
【０１１９】
図１４（ａ）および（ｂ）より明らかなように、初期状態のメモリトランジスタ１０Ａでは、ゲート電圧Ｖｇｓが約０．５Ｖ以下の範囲（特定電圧範囲）であり、かつ、ドレイン電圧Ｖｄｓが０．１Ｖ以上１０Ｖ以下の範囲において、単位ドレイン電流は極めて微小（例えば１×１０-14Ａ／μｍ以下）となる。これは、実質的にオフ状態である。ゲート電圧Ｖｇｓが上記特定電圧範囲よりも大きくなると、ゲート電圧Ｖｇｓの増加とともにドレイン電流Ｉｄｓも増加する（図１４（ａ））。また、ドレイン電圧Ｖｄｓの増加とともにドレイン電流Ｉｄｓも増加する（図１４（ｂ））。
【０１２０】
このような初期状態（半導体状態ともいう。）のメモリトランジスタ１０Ａに対して書き込み動作を行って、書き込み後の電気的特性を調べた。書き込みは、メモリトランジスタ１０Ａに所定のゲート電圧Ｖｇｓおよびドレイン電圧Ｖｄｓを印加し、チャネル領域７ｃＡに大きなドレイン電流を流すことによって行う。ドレイン電流により、金属酸化物層７Ａに局所的にジュール熱が発生し、チャネル領域７ｃＡの電気抵抗を低下させることができる。なお、書き込みの際のゲート電圧Ｖｇｓは、例えば、回路動作によって回路用トランジスタに印加されるゲート電圧の範囲より高い電圧に設定される。ここでは、メモリトランジスタ１０Ａに、ドレイン電圧Ｖｄｓ：２４Ｖ、ゲート電圧Ｖｇｓ：３０Ｖを印加して書き込みを行った。書き込み時間（ドレイン電流Ｉｄｓの通電時間）を１００ｍ秒とした。
【０１２１】
図１５（ａ）は、メモリトランジスタ１０Ａの書き込み動作後における、Ｖｄｓ＝０．１ＶおよびＶｄｓ＝１０Ｖの場合のＩｄｓ−Ｖｇｓ特性を示す図である。図１５（ｂ）は、メモリトランジスタ１０Ａの書き込み動作後において、Ｖｇｓを０から７Ｖまで１Ｖごとに変化させた場合のＩｄｓ−Ｖｄｓ特性を示す図である。
【０１２２】
また、図１６は、書き込み前後の電気的特性を比較するため、書き込み前（初期状態）および書き込み後のメモリトランジスタ１０Ａにおける、Ｖｇｓ＝０Ｖの場合の原点付近のＩｄｓ−Ｖｄｓ特性を拡大して示す図である。線Ｒ１は書き込み前のＩｄｓ−Ｖｄｓ特性、線Ｔ１は書き込み後のＩｄｓ−Ｖｄｓ特性を表している。
【０１２３】
図１７は、書き込み前後のメモリトランジスタ１０ＡのＩｄｓ−Ｖｇｓ特性を重ね合わせて示す図である。線Ｔ２およびＴ３は、それぞれ、Ｖｄｓが０．１Ｖおよび１０Ｖのときの書き込み前のＩｄｓ−Ｖｇｓ特性を表している。線Ｒ２およびＲ３は、それぞれ、Ｖｄｓが０．１Ｖおよび１０Ｖのときの書き込み後のＩｄｓ−Ｖｇｓ特性を表している。
【０１２４】
図１８は、書き込み前後のメモリトランジスタ１０Ａの、Ｉｄｓ−Ｖｄｓ特性から得られる微分抵抗（ｄＶｄｓ／ｄＩｄｓ、単位：Ωμｍ）とドレイン電圧Ｖｄｓとの関係を示す図である。線Ｔ４、Ｔ５は、それぞれ、ゲート電圧Ｖｇｓが０Ｖおよび７Ｖのときの、書き込み前のｄＶｄｓ／ｄＩｄｓとＶｄｓとの関係を表している。線Ｒ４、Ｒ５は、それぞれ、ゲート電圧Ｖｇｓが０Ｖおよび７Ｖのときの、書き込み後のｄＶｄｓ／ｄＩｄｓとＶｄｓとの関係を表している。
【０１２５】
図１５（ａ）および（ｂ）から明らかなように、書き込み後のメモリトランジスタ１０Ａでは、ドレイン電流Ｉｄｓは、ゲート電圧Ｖｇｓに殆ど依存せず、主としてドレイン電圧Ｖｄｓに依存して変化する。ドレイン電圧Ｖｄｓが一定であれば、ドレイン電流Ｉｄｓはほぼ一定値である。また、Ｉｄｓ−Ｖｄｓ特性の各ゲート電圧ＶｇｓにおけるＩＶ曲線は、ゲート電圧Ｖｇｓにかかわらず、ほぼ直線状であり、かつ、原点（Ｉｄｓ＝０Ａ／μｍ、Ｖｄｓ＝０Ｖ）を通過する。すなわち、書き込み後のメモリトランジスタ１０Ａは、オーミックな抵抗特性を呈する抵抗体であることが分かる。原点における微分抵抗（ｄＶｄｓ／ｄＩｄｓ）は無限大でも０でも無い有限値を有する。
【０１２６】
初期状態のメモリトランジスタ１０Ａでは、ドレイン電圧Ｖｄｓが一定とすると、ドレイン電流Ｉｄｓはゲート電圧Ｖｇｓに大きく依存して変化する。また、ゲート電圧Ｖｇｓが特定電圧範囲内（例えば約０．５Ｖ以下）にある場合、ドレイン電流Ｉｄｓは殆ど流れず、実質的にオフ状態である。これに対し、書き込み後においては、ドレイン電圧Ｖｄｓが一定とすると、ゲート電圧Ｖｇｓにかかわらず、一定のドレイン電流Ｉｄｓが流れる。ゲート電圧Ｖｇｓが特定電圧範囲内にある場合、ドレイン電圧が例えば０．１Ｖ以上１０Ｖ以下の範囲であれば、単位ドレイン電流は１×１０-11Ａ／μｍ以上となる。
【０１２７】
このように、メモリトランジスタ１０Ａでは、半導体状態のとき、ドレイン電圧の絶対値が０．１Ｖ以上１０Ｖ以下の範囲内において、単位チャネル幅当たりのドレイン電流Ｉｄｓ／Ｗ１の絶対値が、例えば１×１０-14Ａ／μｍ以下の微小電流状態となるゲート電圧の電圧範囲が存在する。抵抗体状態に変化した後は、ドレイン電圧の絶対値が０．１Ｖ以上１０Ｖ以下の範囲内において、ゲート電圧を上記の電圧範囲内に設定した場合でも、単位チャネル幅当たりのドレイン電流Ｉｄｓ／Ｗ１の絶対値は、ドレイン電圧に応じて、例えば１×１０-11Ａ／μｍ以上の電流状態となる。
【０１２８】
さらに、図１８から分かるように、初期状態における微分抵抗ｄＶｄｓ／ｄＩｄｓは、ゲート電圧Ｖｇｓにより変化する。これに対し、書き込み後における微分抵抗ｄＶｄｓ／ｄＩｄｓは、ゲート電圧Ｖｇｓにより変化しない。
【０１２９】
次に、メモリトランジスタ１０Ａの書き込み動作について更に説明を追加する。メモリトランジスタ１０Ａの書き込み動作は、高電流密度のドレイン電流Ｉｄｓを、チャネル領域７ｃＡに一定の書き込み時間流すことで実行される。高電流密度のドレイン電流Ｉｄｓは、書き込み動作以外の回路動作においてメモリトランジスタ１０Ａに印加されるゲート電圧Ｖｇｓおよびドレイン電圧Ｖｄｓの電圧範囲よりも高いバイアス状態で流れる。所定の高電流密度のドレイン電流Ｉｄｓが一定の書き込み時間流れることにより、チャネル領域７ｃＡにジュール熱とエレクトロマイグレーションが発生する。これにより、チャネル領域７ｃ（金属酸化物層７）を構成する金属酸化物の組成が変化して、低抵抗化が誘起されるものと考えられる。なお、金属酸化物層７の厚さを一定とすると、単位ドレイン電流（単位：Ａ／μｍ）は、ドレイン電流の電流密度（単位：Ａ／ｍ2）と比例関係にある。単位ドレイン電流（単位：Ａ／μｍ）を大きくすることにより、ドレイン電流の電流密度（単位：Ａ／ｍ2）が大きくなる。本実施形態では、書き込み動作時の単位ドレイン電流を例えば１μＡ／μｍ〜１ｍＡ／μｍ程度、書き込み時間を例えば１０μ秒〜１００秒程度とする。書き込み時のゲート電圧Ｖｇｓは、例えば０Ｖより大きく２００Ｖ以下、好ましくは２０Ｖ以上１００Ｖ以下に設定される。書き込み時のドレイン電圧Ｖｄｓは、例えば０Ｖより大きく２００Ｖ以下、好ましくは２０Ｖ以上１００Ｖ以下に設定される。ただし、書き込み時の電圧Ｖｇｓ、Ｖｄｓは上記範囲に限定されず、所望の単位ドレイン電流が流れるように適宜設定され得る。また、書き込み動作時の単位ドレイン電流および書き込み時間も、上述の数値範囲に限定されない。単位ドレイン電流および書き込み時間は、金属酸化物層７Ａに使用する金属酸化物半導体の種類や厚さ、メモリトランジスタ１０Ａの素子構造などに依存して変化し得る。
【０１３０】
メモリトランジスタ１０Ａの電気的特性は、メモリトランジスタ１０Ａで発生するジュール熱が大きいほど変化しやすい。例えば、書き込み時の単位ドレイン電流Ｉｄｓを大きくすると、より大きなジュール熱を生じさせることができる。
【０１３１】
図１９に、書き込み時間（単位：ｍ秒）と単位ドレイン電流（単位：Ａ／μｍ）との関係の一例を示す。図１９から、単位ドレイン電流が大きい程、ジュール熱が大きくなり、書き込み時間を短縮できることが分かる。
【０１３２】
書き込み時の単位ドレイン電流は、書き込み時のゲート電圧Ｖｇｓを高くする、あるいは、ゲート絶縁膜５の容量を高めることにより増加させることができる。ただし、書き込み時のゲート電圧Ｖｇｓはゲート絶縁膜５の絶縁破壊電圧よりも低い値に設定される。従って、書き込み時のゲート電圧Ｖｇｓをさらに高くするためには、ゲート絶縁膜５の絶縁破壊電圧を高めることが好ましい。このような観点から、本実施形態では、ゲート絶縁膜５に比誘電率の高い材料を使用して、電気容量を大きくしている。比誘電率の高い絶縁材料として、例えば、窒化シリコン膜（ＳｉＮ）または酸化窒化シリコン膜（ＳｉＮＯ）を用いてもよい。これらの比誘電率は、酸化シリコン膜（ＳｉＯ2）の比誘電率よりも高い。また、誘電率の大きい材料の選択とは別に、または併せて、ゲート絶縁膜５の厚さを大きくすることにより、ゲート絶縁膜５にかかる電界強度を低く抑えてもよい。これにより、ゲート絶縁膜５の絶縁破壊電圧を低減できる。なお、比誘電率の高い絶縁膜として、窒化シリコン膜（ＳｉＮ）や窒化酸化シリコン膜（ＳｉＯＮ）をＣＶＤ法で形成すると、これらの膜中に水素が含まれる。このため、ＳｉＮ膜またはＳｉＯＮ膜と金属酸化物層７Ａである金属酸化物層とが接していると、水素が酸化物半導体の酸素と反応する結果、金属酸化物層７Ａが導電体に近づく可能性がある。そこで、金属酸化物層７Ａと窒化シリコン膜（ＳｉＮ）や酸化窒化シリコン膜（ＳｉＮＯ）とが直接接触しないように、これらの間に、膜中の水素濃度の低い酸化シリコン膜（ＳｉＯ2）または窒化酸化シリコン膜（ＳｉＯＮ）を挿入してもよい。
【０１３３】
本実施形態のメモリトランジスタは、ジュール熱を発生しやすい構造、あるいは、発生したジュール熱を拡散し難い構造を有していると、より高い書き込み特性を実現できる。例えばチャネル領域の平面形状によって、ジュール熱をさらに効率的に利用し、書き込み時間をさらに短縮できる。具体的には、チャネル領域の平面形状が例えばＵ字形であれば、矩形よりも、書き込みに要する時間を短縮できる。
【０１３４】
図２０は、チャネル領域の平面形状と書き込み時間との関係を示す図である。横軸は、ゲート電圧Ｖｇｓおよび書き込み電圧Ｖｄｓ（ただし、Ｖｇｓ＝Ｖｄｓとする）、縦軸は書き込み時間である。ここでは、チャネル領域の平面形状が矩形であるメモリトランジスタと、チャネル領域の平面形状がＵ字形であるメモリトランジスタとについて、書き込み時間を調べた。なお、これらのメモリトランジスタのチャネル幅およびチャネル長は等しく、また、チャネル領域の平面形状以外の構成（活性層の厚さ、ゲート絶縁膜の材料や厚さなど）も同じとした。
【０１３５】
図２０に示す結果から、チャネル領域をＵ字形にすることにより、矩形の場合よりも、書き込み電流によって生じたジュール熱をより効率的に書き込みに利用できることが分かる。この理由は、次のように考えられる。Ｕ字形のチャネル領域を形成する場合、基板の法線方向から見たとき、ドレイン電極およびソース電極のうち一方が他方によって囲まれる構造となる。このため、囲まれた方の電極側で電流密度が高くなって、他方の電極側よりも大きなジュール熱が発生する。この結果、ジュール熱による酸化物半導体の低抵抗化が進み、書き込み動作が促進される。特に、囲まれる方の電極をドレイン電極とすると、すなわちチャネル領域のＵ字形の外側にソース電極、Ｕ字形の内側にドレイン電極を配置すると、金属酸化物層のドレイン側で生じる熱量を大きくできるので、書き込み速度をさらに高めることが可能になる。従って、Ｕ字形のチャネル領域を有するメモリトランジスタに本実施形態の電極構造を適用すると、より顕著な効果が得られる。なお、チャネル領域の平面形状はＵ字形に限定されず、局所的に電流密度が高くなるような形状を有していれば、同様の効果を呈する。
【０１３６】
＜メモリトランジスタの構成例＞
メモリトランジスタの書き込み動作時のドレイン電流Ｉｄｓをさらに大きくするために、金属酸化物層７におけるゲート電極３と反対側に、他のゲート電極１８を設けてもよい。
【０１３７】
図２１（ａ）および（ｂ）は、本実施形態における他のメモリトランジスタの構成を例示する平面図および断面図である。この例では、金属酸化物層７の上方に、層間絶縁層（ここではパッシベーション膜１１および有機絶縁膜１３）を介して上部ゲート電極１８が設けられている。上部ゲート電極１８は、基板１の法線方向から見たとき、金属酸化物層７の少なくともチャネル領域７ｃと重なるように配置されている。上部ゲート電極１８は、例えば画素電極と共通の透明導電膜から形成された透明電極であってもよい。また、上部ゲート電極１８と、金属酸化物層７の基板１側にあるゲート電極（ゲート配線）３とは、コンタクトホールＣＨを介して接続されていてもよい。これにより、他のゲート電極１８とゲート電極３とが同電位となるので、バックゲート効果によりドレイン電流Ｉｄｓをさらに大きくできる。このように、メモリトランジスタに上部ゲート電極１８を設けることにより、ゲート電圧Ｖｇｓを大幅に高めることなく、ジュール熱を増加させ、書き込み時間を短縮することが可能になる。なお、図２１に示す例では、上部ゲート電極１８は透明電極として示されているが、透明電極でなくてもよい。また、チャネル領域７ｃの平面形状はＵ字形であるが、矩形または他の形状であってもよい。
【０１３８】
本実施形態のメモリトランジスタは、後述するように、チャネル領域７ｃの表面と接するようにエッチストップ層を設けたエッチストップ構造を有していてもよい。あるいは、金属酸化物層７をソースおよびドレイン電極上に形成し、金属酸化物層７の下面がこれらの電極と接するように配置されたボトムコンタクト構造を有していてもよい。
【０１３９】
（第２の実施形態）
以下、本発明の半導体装置の第２の実施形態を説明する。本実施形態の半導体装置は、金属酸化物層上に、エッチストップとして保護層を有するメモリトランジスタを備える点で、第１の実施形態の半導体装置と異なる。その他の構成は同様である。
【０１４０】
図２２（ａ）および（ｂ）は、それぞれ、第２の実施形態におけるメモリトランジスタ１０Ｃの構成の一例を示す平面図及び断面図である。図２２（ｂ）に示す断面は、図２２（ａ）に示すＡ−Ａ’線に沿った断面である。図２２では、図１と同様の構成要素には同じ参照符号を付し、説明を省略している。
【０１４１】
メモリトランジスタ１０Ｃは、金属酸化物層７とソース配線層との間に形成された保護層３１を有している。保護層３１は、金属酸化物層７の少なくともチャネル領域７ｃと接している。保護層３１のうちチャネル領域７ｃと接する部分をチャネル保護層３１ｃと称する。金属酸化物層７のチャネル方向の幅は、ゲート電極３のチャネル方向の幅よりも大きい。この例では、保護層３１は、金属酸化物層７を覆うように設けられている。保護層３１には、金属酸化物層７のうちチャネル領域７ｃの両側に位置する領域をそれぞれ露出する開口部３２ｓ、３２ｄが設けられている。ソース電極９ｓおよびドレイン電極９ｄは、それぞれ、保護層３１上および開口部３２ｓ、３２ｄ内に形成され、開口部３２ｓ、３２ｄ内で金属酸化物層７と接している。これにより、金属酸化物層７のうちソース電極９ｓと接する領域はソースコンタクト領域、ドレイン電極９ｄと接する領域はドレインコンタクト領域となる。
【０１４２】
メモリトランジスタ１０Ｃでは、第１の実施形態と同様に、ドレイン電極９ｄのうち、基板１の法線方向から見たときに金属酸化物層７およびゲート電極３の両方と重なる部分は、第１ドレイン金属層９ｄ１で構成されており、第２ドレイン金属層９ｄ２を含まない。例えば、図示するように、開口部３２ｄ内には第１ドレイン金属層９ｄ１のみが配置され、第２ドレイン金属層９ｄ２は配置されていなくてもよい。これにより、第１の実施形態と同様の効果が得られる。ソース電極９ｓの構造は特に限定しないが、例えば、開口部３２ｓ内には第１および第２ソース金属層９ｓ１、９ｓ２の両方が配置され、基板１の法線方向から見たときに金属酸化物層７およびゲート電極３の両方と重なっていてもよい。なお、図２２では、チャネル領域７ｃの平面形状は矩形であるが、図１（ｂ）に示すようなＵ字形であってもよい。
【０１４３】
次に、図面を参照しながら、本実施形態の半導体装置の製造方法を、アクティブマトリクス基板を例に説明する。
【０１４４】
図２３〜図２８は、アクティブマトリクス基板１００３の製造方法の一例を説明するための工程図であり、各図の（ａ）および（ｂ）は断面図、（ｃ）は上面図である。ここでは、アクティブマトリクス基板１００３におけるメモリトランジスタ１０Ｃ、容量部２０、ゲート・ソースコンタクト部３０およびゲート・ソース交差部４０を形成する工程を示す。
【０１４５】
まず、図２３（ａ）〜（ｃ）に示すように、基板１上にゲート用導電膜を形成し、これをパターニングすることにより、ゲート接続部３ｓｇ、ゲート配線Ｇ、ゲート電極３Ｃおよび容量配線ＣＳを含むゲート配線層を形成する。この後、ゲート配線層を覆うようにゲート絶縁膜５を形成する。次いで、ゲート絶縁膜５上に、酸化物半導体膜を形成し、これをパターニングすることにより、メモリトランジスタ形成領域Ｒ（１０Ｃ）に金属酸化物層７Ｃを形成する。また、容量部形成領域Ｒ（２０）に、容量配線ＣＳとゲート絶縁膜５を介して重なるように半導体層７ｃｓを形成する。容量部形成領域Ｒ（２０）に半導体層７ｃｓを残しておく点で、前述の実施形態とは異なっている。各層の材料や厚さ、形成方法は、第１の実施形態で説明した各層の材料・厚さおよび形成方法と同様である。
【０１４６】
次いで、図２４（ａ）〜（ｃ）に示すように、ゲート絶縁膜５、金属酸化物層７Ｃおよび半導体層７ｃｓの上に絶縁保護膜を形成し、これをパターニングすることにより保護層３１を得る。保護層３１は、少なくとも金属酸化物層７Ｃのチャネル領域となる領域上に設けられる。保護層３１のうちチャネル領域上に位置する部分をチャネル保護層３１ｃと称する。
【０１４７】
絶縁保護膜のパターニングの際には、絶縁保護膜の下方にあるゲート絶縁膜５も同時にエッチングされる。このとき、金属酸化物層７Ｃおよび半導体層７ｃｓはエッチストップして機能するため、ゲート絶縁膜５のうちこれらの層で覆われた部分は除去されない。ここでは、パターニングにより、ゲート・ソースコンタクト部形成領域Ｒ（３０）においては、保護層３１およびゲート絶縁膜５に、ゲート接続部３ｓｇを露出する開口部３３が形成される。容量部形成領域Ｒ（２０）では、保護層３１に半導体層７ｃｓを露出する開口部３４が形成される。さらに、メモリトランジスタ形成領域Ｒ（１０Ｃ）では、金属酸化物層７Ｃのうちチャネル領域７ｃＣとなる部分の両側に、金属酸化物層７Ｃを露出する開口部３２ｓ、３２ｄがそれぞれ形成される。
【０１４８】
絶縁保護膜は、例えばプラズマＣＶＤ法またはスパッタリング法で形成され、周知のドライエッチング法でパターニングされ得る。絶縁保護膜の形成後、例えば、大気雰囲気中で、２００〜４５０℃の温度で、３０分〜４時間程度のアニーリングを行う。絶縁保護膜として、例えば、酸化シリコン膜（ＳｉＯ2）、窒化シリコン膜（ＳｉＮ）、酸化窒化シリコン膜（ＳｉＮＯ）、窒化酸化シリコン膜（ＳｉＯＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）から選択される単層または２層以上の積層膜を用いることができる。本実施形態では、一例として、厚さが１０ｎｍ〜５００ｎｍのＳｉＯ2膜を用いる。
【０１４９】
続いて、図２５（ａ）〜（ｃ）に示すように、保護層３１の上および保護層３１の開口部内にソース用導電膜を形成し、１回目のパターニングを行う。ソース用導電膜として、第１金属膜９Ｌを下層とし、第２金属膜９Ｕを上層とする積層膜を形成する。
【０１５０】
第１金属膜９Ｌおよび第２金属膜９Ｌの材料は、図１０を参照しながら前述した材料と同様である。ここでは、例えばスパッタリング法で、第１金属膜９ＬとしてＴｉ膜（厚さ：１０〜１００ｎｍ）、第２金属膜９ＵとしてＡｌ膜（厚さ：５０〜４００ｎｍ）を連続して形成する。これにより、Ｔｉ膜−Ａｌ膜の２層構造を有するソース用導電膜を得る。
【０１５１】
このソース用導電膜に対し、例えばウェットエッチングで１回目のパターニングを行う。ウェットエッチングは、第２金属膜９Ｕのみをエッチングし、第１金属膜９Ｌをエッチングしない条件で行う。これにより、第２金属膜９Ｕには、メモリトランジスタ１０Ｃの金属酸化物層７Ｃの一部上に開口が形成される。開口は、金属酸化物層７Ｃにおけるドレインコンタクト領域となる領域全体とチャネル領域となる領域の一部とを含む部分上に設けられる。開口では第１金属膜９Ｌが露出する。
【０１５２】
次いで、ソース用導電膜上にレジスト層Ｍを形成した後、ソース用導電膜に対する２回目のパターニングを行う。２回目のパターニングでは、例えば、レジスト層Ｍをマスクとして、ウェットエッチングで第２金属膜９Ｕを除去し、次いで、ドライエッチングで第１金属膜９Ｌを除去する。これにより、第１および第２金属膜９Ｌ、９Ｕのうち金属酸化物層７Ｃのチャネル領域となる領域上に位置する部分を除去する（ソース−ドレイン分離）。
【０１５３】
このようにして、図２６（ａ）〜（ｃ）に示すように、メモリトランジスタ形成領域Ｒ（１０Ｃ）にソース電極９ｓＣおよびドレイン電極９ｄＣ、ゲート・ソースコンタクト部形成領域Ｒ（３０）にソース接続部９ｓｇ、ゲート・ソース交差部形成領域Ｒ（４０）にソース配線Ｓ、容量部形成領域Ｒ（２０）に容量電極９ｃｓが形成される。ソース用導電膜から形成されたこれらの配線および電極を含む層を「ソース配線層」とする。
【０１５４】
ここでは、第２金属膜９Ｕがウェットエッチングでパターニングされるため、ソース配線層において、第２金属膜９Ｕの端部は、基板１の法線方向から見たとき、レジスト層Ｍの端部よりも内側に位置する。これに対し、第１金属膜９Ｌはドライエッチングでパターニングされるため、基板１の法線方向から見たとき、第１金属膜９Ｌの端部とレジスト層Ｍの端部とは整合する。従って、基板１の法線方向からソース配線層を見たとき、第２金属膜９Ｕは、第１金属膜９Ｌの輪郭の内部に位置する。断面図においては、第２金属膜９Ｕの端部は、第１金属膜９Ｌ上に位置する。また、第１回目のパターニングで、ドレインコンタクト領域となる領域上の第２金属膜９Ｕは除去されているため、金属酸化物層７Ｃのドレインコンタクト領域上には第１金属膜９Ｌのみが残る。金属酸化物層７Ｃのうち対応するゲート電極３Ｃと重なり、かつ、ソース電極９ｓＣとドレイン電極９ｄＣとの間に位置する領域がチャネル領域７ｃＣとなる。本実施形態では、例えば、メモリトランジスタ形成領域Ｒ（１０Ａ）において、基板１の法線方向から見たとき、チャネル領域７ｃＡが矩形となるように、ソース電極９ｓＣおよびドレイン電極９ｄＣを配置する。
【０１５５】
このようにして、メモリトランジスタ１０Ｃが形成される。メモリトランジスタ１０Ｃでは、第１の実施形態と同様に、ドレイン電極９ｄのうち、金属酸化物層７Ｃおよびゲート電極Ｃの両方と重なる部分は第１金属膜９Ｌのみから構成され、第２金属膜９Ｕを含まない。一方、ソース電極９ｓＣのうち、金属酸化物層７Ｃおよびゲート電極３Ｃの両方と重なる部分は第１金属膜９Ｌおよび第２金属膜９Ｕを含む積層構造を有する。
【０１５６】
また、ゲート・ソースコンタクト形成領域Ｒ（３０）に、開口部３３内でゲート接続部３ｓｇと接するソース接続部９ｓｇが得られる。また、ゲート・ソース交差部形成領域Ｒ（４０）にソース配線Ｓが形成される。容量部形成領域Ｒ（２０）には、開口部３４内で半導体層７ｃｓと接する容量電極９ｃｓが形成される。このようにして、ゲート・ソースコンタクト部形成領域Ｒ（３０）にゲート・ソースコンタクト部３０、ゲート・ソース交差部形成領域Ｒ（４０）にゲート・ソース交差部４０、容量部形成領域Ｒ（２０）に容量部２０、メモリトランジスタ形成領域Ｒ（１０Ａ、１０Ｂ）にメモリトランジスタ１０Ａ、１０Ｂが形成される。
【０１５７】
なお、図示しないが、画素用トランジスタ１０Ｔ（図５（ａ）、（ｂ）参照）も、メモリトランジスタ１０Ｃと共通のプロセスで形成され得る。画素用トランジスタ１０Ｔでは、ドレイン電極の第２金属膜９Ｕが金属酸化物層７上にも配置されていても構わない。
【０１５８】
続いて、図２７および図２８（ａ）〜（ｃ）に示すように、保護層（パッシベーション膜）１１、感光性樹脂等の有機絶縁膜１３および上部導電層１７を形成する。まず、第１の実施形態で前述した方法と同様の方法で、保護膜１１および有機絶縁膜１３をこの順で形成する。次いで、有機絶縁膜１３のうちゲート・ソースコンタクト部形成領域Ｒ（３０）上に位置する部分に開口部を形成する。この後、有機絶縁膜１３をマスクとして、パッシベーション膜１１のエッチングを行う。これにより、ソース接続部９ｓｇの表面を露出するコンタクトホール１５を得る。続いて、コンタクトホール１５内および有機絶縁膜１３上に導電膜を形成し、パターニングを行う。これにより、ゲート・ソースコンタクト部形成領域Ｒ（３０）において、コンタクトホール１５内でソース接続部９ｓｇに接する上部導電層１７を得る。保護膜１１、有機絶縁膜１３および導電膜の材料や厚さ、形成方法は、第１の実施形態で説明したこれらの膜の材料、厚さおよび形成方法と同様である。このようにして、アクティブマトリクス基板１００３が得られる。
【０１５９】
本実施形態のメモリトランジスタ１０Ｃは、エッチストップ層を有する（エッチストップ構造）ので、エッチストップ層を有しない場合（チャネルエッチ構造）と比べて次のような利点を有する。
【０１６０】
本実施形態では、チャネル領域７ｃＣがチャネル保護層３１ｃで覆われた状態で、ソース・ドレイン分離のためのソース用導電膜のエッチング工程を行う。このため、チャネルエッチ構造を有する薄膜トランジスタと比べて、エッチングによるチャネル領域７ｃＣのダメージを低減できる。従って、メモリトランジスタ１０Ｃの電気的特性のばらつきを改善できる。また、電気ストレスによる電気的特性の変動量を低減できる。さらに、ゲート・ソースコンタクト部３０において、ゲート接続部３ｓｇとソース接続部９ｓｇとを直接コンタクトさせることが可能となる。従って、ゲート・ソースコンタクト部３０のサイズを小さくできるので、回路面積を縮小できる。
【０１６１】
（第３の実施形態）
以下、本発明の半導体装置の第３の実施形態を説明する。本実施形態の半導体装置は、ソースおよびドレイン電極上に活性層を有するボトムコンタクト構造のメモリトランジスタ１０Ｄを有する点で、第１の実施形態の半導体装置と異なる。その他の構成は同様である。
【０１６２】
図２９（ａ）および（ｂ）は、それぞれ、第３の実施形態におけるメモリトランジスタ１０Ｄの構成の一例を示す平面図及び断面図である。図２９（ｂ）に示す断面は、図２９（ａ）に示すＡ−Ａ’線に沿った断面である。図２９では、図１と同様の構成要素には同じ参照符号を付し、説明を省略している。
【０１６３】
メモリトランジスタ１０Ｄでは、ゲート電極３を覆うゲート絶縁膜５上に、ソース電極９ｓおよびドレイン電極９ｄが離間して設けられ、その上に金属酸化物層７が形成されている。金属酸化物層７は、ソース電極９ｓとドレイン電極９ｄとの間に位置するゲート絶縁膜５と、ソース電極９ｓおよびドレイン電極９ｄの上面および側面と接するように配置されている。基板１の法線方向から見たとき、金属酸化物層７のうち、ゲート電極３と重なり、かつ、ソース電極９ｓとドレイン電極９ｄとの間に位置する部分がチャネル領域７ｃとなる。図２９では、チャネル領域７ｃの平面形状は矩形であるが、図１（ｂ）に示すようなＵ字形であってもよい。
【０１６４】
本実施形態では、基板１の法線方向から見たとき、ドレイン電極９ｄのうち金属酸化物層７およびゲート電極３の両方と重なる部分は第１ドレイン金属層９ｄ１から構成されており、第２ドレイン金属層９ｄ２を含まない。一方、ソース電極９ｓでは、金属酸化物層７およびゲート電極３の両方と重なる部分は第１および第２ソース金属層９ｓ１、９ｓ２を含んでいる。このような構成により、第１の実施形態と同様の効果が得られる。
【０１６５】
図示するように、第１ドレイン金属層９ｄ１、第１ソース金属層９ｓ１および第２ソース金属層９ｓ２は、金属酸化物層７の下面と接していてもよい（ボトムコンタクト構造）。ただし、第２ドレイン金属層９ｄ２は、金属酸化物層７の下面と接していないことが好ましい。
【０１６６】
次に、図面を参照しながら、本実施形態の半導体装置の製造方法を、アクティブマトリクス基板を例に説明する。
【０１６７】
図３０〜図３４は、アクティブマトリクス基板の製造方法の一例を説明するための工程図であり、各図の（ａ）および（ｂ）は断面図、（ｃ）は上面図である。ここでは、アクティブマトリクス基板におけるメモリトランジスタ１０Ｄおよび１０Ｅ、容量部２０、ゲート・ソースコンタクト部３０およびゲート・ソース交差部４０を形成する工程を示す。なお、本実施形態のアクティブマトリクス基板は、２種類のメモリトランジスタ１０Ｄおよび１０Ｅの何れか一方を備えていればよく、両方を備えていなくてもよい。
【０１６８】
まず、図３０（ａ）〜（ｃ）に示すように、基板１上にゲート用導電膜を形成し、これをパターニングすることにより、ゲート接続部３ｓｇ、ゲート配線Ｇ、ゲート電極３Ｄおよび３Ｅおよび容量配線ＣＳを含むゲート配線層を形成する。この後、ゲート配線層を覆うようにゲート絶縁膜５を形成する。
【０１６９】
次いで、ゲート絶縁膜５上に、ソース用導電膜として、第１金属膜９Ｌを下層とし、第２金属膜９Ｕを上層とする積層膜を形成し、１回目のパターニングを行う。
【０１７０】
第１金属膜９Ｌおよび第２金属膜９Ｕの材料は、図１０を参照しながら前述した材料と同様である。ここでは、例えばスパッタリング法で、第１金属膜９ＬとしてＴｉ膜（厚さ：１０〜１００ｎｍ）、第２金属膜９ＵとしてＡｌ膜（厚さ：５０〜４００ｎｍ）を連続して形成する。これにより、Ｔｉ膜−Ａｌ膜の２層構造を有するソース用導電膜を得る。
【０１７１】
このソース用導電膜に対し、例えばウェットエッチングで１回目のパターニングを行う。ウェットエッチングは、第２金属膜９Ｕのみをエッチングし、第１金属膜９Ｌをエッチングしない条件で行う。これにより、第２金属膜９Ｕのうちゲート電極３Ｄ、３Ｅの上方に位置する部分に開口を形成する。開口は、後の工程で形成する金属酸化物層のドレインコンタクト領域となる領域全体とチャネル領域となる領域の一部とを含む部分に対応するように配置される。開口では第１金属膜９Ｌが露出する。
【０１７２】
次いで、ソース用導電膜上に、メモリトランジスタ１０Ｄ、１０Ｅのゲート電極３Ｄ、３Ｅ上に開口部を有するレジスト層Ｍを形成する。この後、ソース用導電膜に対する２回目のパターニングを行う。２回目のパターニングでは、例えば、レジスト層Ｍをマスクとして、ウェットエッチングで第２金属膜９Ｕを除去し、次いで、ドライエッチングで第１金属膜９Ｌを除去する。これにより、メモリトランジスタ形成領域Ｒ（１０Ｄ）、Ｒ（１０Ｅ）において、ソース用導電膜から、互いに離間して配置されたソース電極９ｓＡ、９ｓＢとドレイン電極９ｄＡ、９ｄＢとが形成される（ソース−ドレイン分離）。また、ゲート・ソースコンタクト部形成領域Ｒ（３０）にソース接続部９ｓｇ、ゲート・ソース交差部形成領域Ｒ（４０）にソース配線Ｓ、容量部形成領域Ｒ（２０）に容量電極９ｃｓが形成される。ソース用導電膜から形成されたこれらの配線および電極を含む層を「ソース配線層」とする。
【０１７３】
次いで、図３２（ａ）〜（ｃ）に示すように、ゲート絶縁膜５およびソース配線層上に酸化物半導体膜を形成し、これをパターニングする。これにより、メモリトランジスタ形成領域Ｒ（１０Ｄ）、Ｒ（１０Ｅ）に金属酸化物層７Ｄ、７Ｅをそれぞれ形成する。酸化物半導体膜の材料や厚さ、形成方法は、前述した実施形態の材料・厚さおよび形成方法と同様である。
【０１７４】
金属酸化物層７Ｄ、７Ｅは、それぞれ、ソース電極９ｓＡ、７ｓＢとドレイン電極９ｄＡ、７ｄＢとの間に位置するゲート絶縁膜５と接し、且つ、ソース電極９ｓＡ、７ｓＢおよびドレイン電極９ｄＡ、７ｄＢの上面および側面と接するように配置される。この例では、金属酸化物層７Ｄは、ドレイン電極９ｄＤの第１ドレイン金属層９ｄ１Ｄと接し、且つ、第２ドレイン金属層９ｄ２Ｄと接しないようにパターニングされる。ソース電極９ｓＤの第２ソース金属層９ｓ２Ｄとは接していてもよい。金属酸化物層７Ｅも同様である。これにより、基板１の法線方向から見たとき、ドレイン電極９ｄＤ、９ｄＥのうちゲート電極３Ｄ、３Ｅおよび金属酸化物層７Ｄ、７Ｅの両方と重なる部分は、第２ドレイン金属層９ｄ２Ｄ、９ｄ２Ｅを含まないので、前述の実施形態と同様の効果が得られる。このようにして、メモリトランジスタ１０Ｄ、１０Ｅが形成される。
【０１７５】
本実施形態では、ソース用導電膜のエッチング工程後に、金属酸化物層７Ｄ、７Ｅを形成するため、エッチング工程による金属酸化物層７Ｄ、７Ｅのダメージを抑制できる。
【０１７６】
続いて、図３３および図３４（ａ）〜（ｃ）に示すように、ソース配線層および金属酸化物層７Ｄ、７Ｅ上に、保護膜（パッシベーション膜）１１、感光性樹脂等の有機絶縁膜１３および上部導電層１７を形成する。まず、前述の実施形態と同様の方法で、保護膜１１および有機絶縁膜１３をこの順で形成し、有機絶縁膜１３のうちゲート・ソースコンタクト部形成領域Ｒ（３０）上に位置する部分に開口部を形成する。次いで、この有機絶縁膜１３をマスクとして、パッシベーション膜１１のエッチングを行う。これにより、ゲート接続部３ｓｇおよびソース接続部９ｓｇの表面を露出するコンタクトホール１５を得る。続いて、コンタクトホール１５内および有機絶縁膜１３上に導電膜を形成し、パターニングを行う。これにより、コンタクトホール１５内でソース接続部９ｓｇとを電気的に接続する上部導電層１７を得る。保護膜１１、有機絶縁膜１３および導電膜の材料や厚さ、形成方法は、前述した実施形態の材料、厚さおよび形成方法と同様である。このようにして、アクティブマトリクス基板１００４が得られる。
【０１７７】
本実施形態のメモリトランジスタ１０Ｄ、１０Ｅは、活性層７Ａ、７Ｂの下面でソースおよびドレイン電極と接するように構成されたボトムコンタクト構造を有する。このような構造によると、チャネルエッチ構造を有する場合と比べて次のような利点を有する。
【０１７８】
本実施形態では、ソース・ドレイン分離のためのソース用導電膜のエッチング工程を行った後で金属酸化物層７Ｄ、７Ｅを形成する。このため、チャネルエッチ構造を有する薄膜トランジスタと比べて、エッチングによるチャネル領域７ｃＤ、７ｃＥのダメージを低減できる。従って、メモリトランジスタ１０Ｄ、１０Ｅの電気的特性のばらつきを改善できる。また、電気ストレスによる電気的特性の変動量を低減できる。
【０１７９】
さらに、本実施形態では、第２の実施形態のエッチストップ構造を有する場合よりも、製造工程が簡略化される。このため、製造コストを低減でき、かつ、歩留まりを向上できるという利点がある。
【０１８０】
なお、第２および第３の実施形態におけるメモリトランジスタ１０Ｃ〜１０Ｅの動作や電気的特性については、第１の実施形態で説明した動作および電気的特性と同様である。また、これらの実施形態も、第１の実施形態と同様に、アクティブマトリクス基板に限らず、集積回路など、メモリ回路を備えた電子機器などに広く適用され得る。
【０１８１】
なお、上記各実施形態では、メモリトランジスタ１０Ａ〜１０Ｅとして、ボトムゲート型の薄膜トランジスタを用いたが、トップゲート型の薄膜トランジスタであってもよい。
【０１８２】
図３６（ｂ）および（ｃ）は、それぞれ、トップゲート型のメモリトランジスタの構成を例示する断面図である。図３６（ｂ）に示す例では、ゲート電極３が金属酸化物層７の上方に配置されている点以外は、図３４に示すメモリトランジスタ１０Ｄ、１０Ｅと同様の構成を有している。図３６（ｃ）に示す例では、第１金属膜９Ｌと第２金属膜９Ｕとの積層順序を変更している点以外は、図３６（ａ）に示すメモリトランジスタと同様の構成を有している。
【０１８３】
本実施形態の半導体装置では、メモリトランジスタ１０Ａへの書き込み動作は、金属酸化物層７Ａで生じるジュール熱によって行う。書き込み動作時のチャネル領域７ｃＡの温度は、例えば２００℃以上になる。チャネル領域７ｃＡのドレイン側では、さらに高くなることもあり得る（例えば２５０℃以上、あるいは３００℃以上）。このため、メモリトランジスタ１０Ａの金属酸化物層７Ａの上方に、耐熱性の低い材料（軟化温度：２００℃未満、好ましくは３００℃未満）からなる層（例えば有機絶縁膜）が配置されていないことが好ましい。以下、アクティブマトリクス基板を例に、より具体的に説明する。
【０１８４】
アクティブマトリクス基板１００２〜１００４では、メモリトランジスタ１０Ａ〜１０Ｅは、パッシベーション膜１１および有機絶縁膜１３で覆われている。この有機絶縁膜１３の耐熱性が低いと、書き込み条件などによっては、有機絶縁膜１３のうち金属酸化物層上に位置する部分がパッシベーション膜１１から剥がれたり、変形する可能性がある。特に、有機絶縁膜１３のうち金属酸化物層のドレイン側の端部上で、剥離や変形が生じ得る。有機絶縁膜１３の剥離や変形が生じると、例えば複数のメモリトランジスタを用いてメモリアレイを構成した場合、書き込まれたメモリトランジスタＲＴと書き込まれていないメモリトランジスタＳＴとを、有機絶縁膜１３の剥離や変形の位置によって見分けられるおそれがある。
【０１８５】
そこで、図３５（ａ）〜（ｃ）に例示するように、金属酸化物層７Ａの上方に、パッシベーション膜１１として、耐熱性の比較的高い無機絶縁膜（上記に列挙したシリコン酸化膜等）を設け、パッシベーション膜１１上に有機絶縁膜１３を形成しなくてもよい。これにより、書き込み時の熱に起因する上記問題が生じないので、デバイスの信頼性やセキュリティー性をさらに向上できる。
【０１８６】
図３５（ａ）〜（ｃ）に例示するアクティブマトリクス基板は、平坦化膜として有機絶縁膜を有していなくてもよい。あるいは、基板１の一部領域のみに有機絶縁膜１３を有していてもよい。この場合、有機絶縁膜１３は、少なくともメモリトランジスタ１０Ａ、１０Ｃ、１０Ｄの金属酸化物層７Ａ、７Ｃ、７Ｄの上方に形成されていなければよく、例えば画素用トランジスタや回路用トランジスタの金属酸化物層の上方には有機絶縁膜１３が形成されていてもよい。
【０１８７】
図５に例示するアクティブマトリクス基板１００２において、有機絶縁膜１３は、複数の画素用トランジスタ１０Ｔの上方に形成され、メモリ回路内のメモリトランジスタ１０Ａの上方には形成されていなくてもよい。例えば、有機絶縁膜１３は表示領域１００に設けられ、周辺領域２００（周辺領域２００のうち少なくともメモリ回路上）に設けられていなくてもよい。
【０１８８】
あるいは、アクティブマトリクス基板１００２〜１００４において、有機絶縁膜１３の代わりに、耐熱性の高い材料（例えば軟化温度：２００℃以上、好ましくは３００℃以上）からなる平坦化膜を用いても、書き込み時の熱による上記問題を抑制できる。例えば、平坦化膜として、無機系のＳＯＧ（スピンオングラス）膜などの無機絶縁膜を用いてもよい。
【０１８９】
また、上記各実施形態では、メモリトランジスタ１０Ａ、１０Ｂは薄膜トランジスタであるが、ＭＯＳ型のトランジスタであってもよい。ＭＯＳ型のトランジスタでも、チャネル領域に高電流密度のドレイン電流を流すことにより、抵抗体状態に変化させることが可能である。ＭＯＳ型のトランジスタは、例えば、シリコン基板上に絶縁膜を介して金属酸化物半導体膜が配置された構成を有する。このような構成では、放熱性の高いシリコン基板を用いるが、シリコン基板と酸化物半導体膜とが絶縁膜によって分離されているので、書き込み電流によるジュール熱がシリコン基板に放出することを抑制できる。このため、酸化物半導体膜をジュール熱によって低抵抗化させることが可能である。
【０１９０】
メモリトランジスタ１０Ａ〜１０Ｅを構成する各導電膜及び各絶縁膜の材料、構造、厚さ、及びトランジスタ特性及び書き込み特性は、上記各実施形態で例示した内容に限定されない。
【０１９１】
さらに、上記実施形態では、ｎチャネル型のメモリトランジスタ１０Ａ〜１０Ｅを備えた半導体装置を例に説明したが、メモリトランジスタの導電型はｎチャネル型に限定されず、ｐチャネル型であってもよい。ｐチャネル型メモリトランジスタの場合、ドレイン電流Ｉｄｓはソースからドレインに向かって流れる。ｐチャネル型メモリトランジスタの場合でも、上記実施形態の電極構造を適用することにより、書き込み時の熱によるダメージを抑制できる。
【産業上の利用可能性】
【０１９２】
本発明は、メモリ回路を備えた半導体装置および電子機器に広く適用され得る。例えば、不揮発性半導体記憶装置、集積回路（ＩＣ、ＬＳＩ）、液晶表示装置や有機ＥＬ表示装置などの各種表示装置、各種表示装置に用いられるアクティブマトリクス基板に適用される。
【符号の説明】
【０１９３】
１        基板
３        ゲート電極
３ｓｇ    ゲート接続部
５        ゲート絶縁膜
７        金属酸化物層
７ｃ      チャネル領域
９ｄ      ドレイン電極
９ｄ１、９ｄ２    ドレイン金属層
９ｓ      ソース電極
９ｓ１、９ｓ２    ソース金属層
９Ｌ      第１金属膜
９Ｕ      第２金属膜
９ｃｓ    容量電極
９ｓｇ    ソース接続部
１０Ａ〜１０Ｅ    メモリトランジスタ
１０Ｔ    画素用トランジスタ
１１      保護膜（パッシベーション膜）
１３      有機絶縁膜
１５      コンタクトホール
１７      上部導電層
１８      上部ゲート電極
１９      画素電極
２０      容量部
３０      ソースコンタクト部
３１      保護層
４０      ソース交差部
１００    表示領域
１０１    画素
２００    周辺領域
２０１    端子部
１００１  半導体装置
１００２、１００３、１００４  アクティブマトリクス基板
ＣＳ      容量配線
Ｇ        ゲート配線
Ｓ        ソース配線
【図１】
0006034980.tif 000002
【図２】
0006034980.tif 000003
【図３】
0006034980.tif 000004
【図４】
0006034980.tif 000005
【図５】
0006034980.tif 000006
【図６】
0006034980.tif 000007
【図７】
0006034980.tif 000008
【図８】
0006034980.tif 000009
【図９】
0006034980.tif 000010
【図１０】
0006034980.tif 000011
【図１１】
0006034980.tif 000012
【図１２】
0006034980.tif 000013
【図１３】
0006034980.tif 000014
【図１４】
0006034980.tif 000015
【図１５】
0006034980.tif 000016
【図１６】
0006034980.tif 000017
【図１７】
0006034980.tif 000018
【図１８】
0006034980.tif 000019
【図１９】
0006034980.tif 000020
【図２０】
0006034980.tif 000021
【図２１】
0006034980.tif 000022
【図２２】
0006034980.tif 000023
【図２３】
0006034980.tif 000024
【図２４】
0006034980.tif 000025
【図２５】
0006034980.tif 000026
【図２６】
0006034980.tif 000027
【図２７】
0006034980.tif 000028
【図２８】
0006034980.tif 000029
【図２９】
0006034980.tif 000030
【図３０】
0006034980.tif 000031
【図３１】
0006034980.tif 000032
【図３２】
0006034980.tif 000033
【図３３】
0006034980.tif 000034
【図３４】
0006034980.tif 000035
【図３５】
0006034980.tif 000036
【図３６】
0006034980.tif 000037