(57)【特許請求の範囲】
【請求項１】
上面に電子部品が搭載される配線基板であって、
前記上面において、第１の方向に沿って配列され、前記電子部品の接続端子が接続される複数の第１パッドと、
結晶軸を有し、前記複数の第１パッドの配列方向に対して前記結晶軸が傾斜した基板本体と、
を有し、
前記配線基板の外形は矩形状に形成され、
前記複数の第１パッドの配列方向は前記外形と平行であること
を特徴とする配線基板。
【請求項２】
前記第１パッドが形成された上面側から見て、前記基板本体の結晶軸と前記第１パッドの配列方向とが互いに傾いて形成されてなることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記基板本体はシリコン単結晶基板であることを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
前記基板本体には、前記基板本体を貫通する貫通電極が形成され、
前記第１パッドは前記貫通電極に接続されていること、
を特徴とする請求項１〜３のうちの何れか一項に記載の配線基板。
【請求項５】
基板本体の上面に形成された絶縁層を有し、
前記第１パッドは前記絶縁層の上面に形成されていること、
を特徴とする請求項１〜４のうちの何れか一項に記載の配線基板。
【請求項６】
上面に電子部品が搭載される配線基板であって、
前記上面に形成され、前記電子部品の接続端子が接続される複数の第１パッドと、
結晶軸を有し、前記配線基板の外形に対して前記結晶軸が傾斜した基板本体と、
を有し、
前記複数の第１パッドは、前記配線基板の外形と平行に配列されたこと
を特徴とする配線基板。
【請求項７】
前記基板本体はシリコン単結晶基板であることを特徴とする請求項６に記載の配線基板。
【請求項８】
前記基板本体には、前記基板本体を貫通する貫通電極が形成され、
前記第１パッドは前記貫通電極に接続されていること、
を特徴とする請求項６又は７に記載の配線基板。
【請求項９】
基板本体の上面に形成された絶縁層を有し、
前記第１パッドは前記絶縁層の上面に形成されていること、
を特徴とする請求項６〜８のうちの何れか一項に記載の配線基板。
【請求項１０】
１つの主面に複数の接続端子が形成された電子部品と、
上面に前記電子部品の接続端子が接続される複数の第１パッドが形成された配線基板と、
を有し、
前記複数の第１パッドは、前記上面において第１の方向に沿って配列され、
前記配線基板は、結晶軸を有し、前記第１の方向に対して前記結晶軸が傾斜した基板本体を含み、
前記配線基板の外形は矩形状に形成され、
前記複数の第１パッドの配列方向は前記外形と平行であること、
を特徴とする半導体装置。
【請求項１１】
前記基板本体はシリコン単結晶基板であることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記基板本体には、前記基板本体を貫通する貫通電極が形成され、
前記第１パッドは前記貫通電極に接続されていること、
を特徴とする請求項１０又は１１に記載の半導体装置。
【請求項１３】
基板本体の上面に形成された絶縁層を有し、
前記第１パッドは前記絶縁層の上面に形成されていること、
を特徴とする請求項１０〜１２のうちの何れか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
配線基板及び半導体装置に関する。
【背景技術】
【０００２】
従来、電子部品と、電子部品が実装される配線基板と、を有する半導体装置がある。配線基板は基板本体を有している。基板本体は、例えば、シリコン基板、化合物半導体基板、ガラス基板（石英ガラス基板も含む）等である。基板本体には貫通電極が形成されている。貫通電極は、基板本体の上面に形成された配線層を介して基板本体の上面に形成されたパッドと接続されている。また、貫通電極は、基板本体の下面に形成された配線層を介して外部接続用パッドと接続されている。例えば半導体装置（ＬＳＩ）である電子部品は、配線基板に形成されたパッドにフリップチップ実装されている。（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−０９３０８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、配線基板に搭載される電子部品の数の増加や、電子部品の大型化等により、配線基板における電子部品を搭載する主面の面積が大きくなっている。また、半導体装置（パッケージ）の薄型化により、配線基板の厚さが薄くなっている。このため、製造工程のハンドリング（搬送）等において、配線基板に生じる応力により配線基板に亀裂が生じることや、配線基板が割れる等の不良が発生する虞がある。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、上面に電子部品が搭載される配線基板であって、前記上面において、第１の方向に沿って配列され、前記電子部品の接続端子が接続される複数の第１パッドと、結晶軸を有し、前記複数の第１パッドの配列方向に対して前記結晶軸が傾斜した基板本体とを有し、前記配線基板の外形は矩形状に形成され、前記複数の第１パッドの配列方向は前記外形と平行である。
【発明の効果】
【０００６】
本発明の一観点によれば、不良の発生を低減することが可能な配線基板を提供することができる。
【図面の簡単な説明】
【０００７】
【図１】一実施形態の半導体装置の（ａ）概略平面図、（ｂ）概略断面図。
【図２】配線基板の概略平面図。
【図３】配線基板を形成するためのウェハの概略平面図。
【図４】半導体装置の（ａ）概略平面図、（ｂ）概略側面図。
【図５】比較例の半導体装置の（ａ）概略平面図、（ｂ）概略側面図。
【図６】比較例の配線基板を形成するためのウェハの概略平面図。
【発明を実施するための形態】
【０００８】
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、寸法，比率などは実際と異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部のハッチングを省略している。また、同じ図面内において同じ部材については符号を省略するものがある。
【０００９】
図１（ａ）に示すように、半導体装置１は、第１の配線基板１０、第２の配線基板２０、複数（図１（ａ）において４つ）の半導体チップ４０ａ〜４０ｄを有している。
各配線基板１０，２０及び各半導体チップ４０ａ〜４０ｄは、それぞれ平面視して矩形状に形成されている。第２の配線基板２０は、第１の配線基板１０上に搭載されている。半導体チップ４０ａ〜４０ｄは第２の配線基板２０上に搭載されている。半導体チップ４０ａ〜４０ｄは電子部品の一例である。図１（ｂ）に示すように、半導体装置１は、基板２上に搭載される。基板２は、例えばコンピュータなどの電子回路が構成された有機基材からなる基板（マザーボード）である。
【００１０】
第１の配線基板１０の基板本体１１上面には第２の配線基板２０を接続するための接続用パッド１２が形成されている。基板本体１１の下面には、半導体装置１を基板２に実装するための接続用パッド１３及びバンプ１４が形成されている。
【００１１】
基板本体１１は、有機基材からなる基板（有機基板）である。基板本体１１は、上面の接続用パッド１２と、下面の接続用パッド１３とを互いに電気的に接続する。このため、基板本体１１の内部には、配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、基板本体１１の内部に配線層が形成される場合には、複数の配線層が層間絶縁層を介して積層され、各配線層と各絶縁層に形成されたビアとによって接続用パッド１２，１３を互いに電気的に接続している。基板本体１１としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。
【００１２】
第２の配線基板２０の基板本体２１には、２つの主面（上面及び下面）の間を貫通する貫通孔２１ａが形成されている。基板本体２１の材料は、例えばシリコン（Ｓｉ）である。貫通孔２１ａ内には、貫通電極２２が形成されている。貫通電極２２の材料は、例えば銅（Ｃｕ）である。貫通電極２２と基板本体２１は、貫通孔２１ａの内周面に形成された絶縁膜２３により互いに絶縁されている。絶縁膜２３は、例えばシリコン酸化膜である。なお、基板本体２１の材料をシリコンとした場合、貫通孔２１ａ内の絶縁膜２３と同様に、基板本体２１の上面及び下面に絶縁膜を形成してもよい。
【００１３】
基板本体２１の上面２１ｂには絶縁層２４が形成されている。絶縁層２４の上面には、第２の配線基板２０に半導体チップ４０ａ〜４０ｄを実装するための接続用パッド２５が形成されている。接続用パッド２５と貫通電極２２は、絶縁層２４を貫通するビア２６により互いに電気的に接続されている。なお、絶縁層２４の上面側に、接続用パッド２５を露出する開口部を有するレジスト膜（ソルダーレジスト）を設けてもよい。
【００１４】
基板本体２１の下面２１ｃには絶縁層２７が形成されている。絶縁層２７の下面には配線層２８が形成されている。配線層２８と貫通電極２２は、絶縁層２７を貫通するビア２９により互いに電気的に接続されている。
【００１５】
絶縁層２７の表面及び配線層２８は、絶縁層３０により覆われている。絶縁層３０の下面には、第２の配線基板２０を第１の配線基板１０に実装するための接続用パッド３１が形成されている。接続用パッド３１と配線層２８は、絶縁層３０を貫通するビア３２により互いに電気的に接続されている。接続用パッド３１の下面にはバンプ３３が形成されている。絶縁層３０の表面（下面）はレジスト膜３４にて覆われている。
【００１６】
なお、配線層２８を、複数の絶縁層と複数の配線層を積層した多層構造としてもよい。また、基板本体２１の上面２１ｂ側に単層又は多層の配線層を形成してもよい。また、基板本体２１の上面２１ｂ側及び下面２１ｃ側に単層又は多層の配線層を形成してもよい。
【００１７】
なお、ビア２６，２９，３２の材料は、例えば銅、ニッケル（Ｎｉ）、ニッケル合金、等である。配線層２８や接続用パッド２５，３１の材料は、例えば銅、ニッケル（Ｎｉ）、ニッケル合金、等である。絶縁層２４，２７，３０の材料は、例えばエポキシ樹脂やポリイミド樹脂などの絶縁樹脂である。
【００１８】
半導体チップ４０ａの主面４１（図１（ｂ）において下面）には複数のバンプ４２が形成されている。複数のバンプ４２は、例えば主面４１において、マトリックス状に配置されている。同様に、半導体チップ４０ｂの主面４１には、複数のバンプ４２が形成され、これらのバンプ４２はマトリックス状に配置されている。なお、図１（ｂ）には示されていないが、図１（ａ）に示す半導体チップ４０ｃ，４０ｄにおいても、同様に配置された複数のバンプを有している。第２の配線基板２０の接続用パッド２５は、これらのバンプ４２に対応する位置に形成されている。
【００１９】
第２の配線基板２０に形成されたバンプ３３は、第１の配線基板１０に形成された接続用パッド１２に接続されている。第１の配線基板１０と第２の配線基板２０の間にはアンダーフィル樹脂５１が充填されている。アンダーフィル樹脂５１は、第１の配線基板１０と第２の配線基板２０の間の接続強度を向上させる。また、アンダーフィル樹脂５１は、接続用パッド１２の腐食やエレクトロマイグレーションの発生を抑制する。アンダーフィル樹脂５１の材料は、例えば例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材である。
【００２０】
半導体チップ４０ａ〜４０ｄに形成されたバンプ４２は、第２の配線基板２０に形成された接続用パッド２５に接続されている。第２の配線基板２０と半導体チップ４０ａ〜４０ｄの間にはアンダーフィル樹脂５２が充填されている。
【００２１】
図２に示すように、第２の配線基板２０の上面２０ａ（図１（ｂ）に示す絶縁層２４の上面）には複数の接続用パッド２５が、各半導体チップ４０ａ〜４０ｄに対応して、マトリックス状に配置されている。各半導体チップ４０ａ〜４０ｄは、図１（ａ）に示すように、矩形状に形成され、各半導体チップ４０ａ〜４０ｄのバンプは各半導体チップ４０ａ〜４０ｄの外形に沿って配列されている。図２には各半導体チップ４０ａ〜４０ｄの外形を一点鎖線で示している。
【００２２】
上記したように、第２の配線基板２０は基板本体２１を有し、この基板本体２１は例えばシリコン単結晶基板である。第２の配線基板２０の上面２０ａ、つまり基板本体２１の上面２１ｂの面方位は、例えば（１００）面である。図２には、第２の配線基板２０（基板本体２１）における２つの結晶軸Ｃｙ，Ｃｚを二点鎖線で示している。結晶軸Ｃｙの結晶方位は例えば＜０１０＞であり、結晶軸Ｃｚの結晶方位は例えば＜００１＞である。なお、図２に示す結晶軸Ｃｙ，Ｃｚは、基板本体２１の結晶軸を代表して示すものである。
【００２３】
第２の配線基板２０は、結晶軸Ｃｙ、Ｃｚと半導体チップ４０ａ〜４０ｄの外形とが所定の角度を成すように形成されている。例えば、図２に示すように、半導体チップ４０ａの外形と結晶軸Ｃｙの間の角度を傾斜角θとする。傾斜角θの設定範囲は、例えば１０度〜８０度である。主面の面方位が（１００）面である第２の配線基板２０において、好適な傾斜角θの値は、例えば、２２．５度、４５度、６７．５度である。なお、傾斜角θの値は、正確に上記の値である必要はない。
【００２４】
上記したように、各半導体チップ４０ａ〜４０ｄにおいて、バンプ４２は半導体チップ４０ａ〜４０ｄの外形と平行な直線に沿って配列されている。第２の配線基板２０の上面２０ａに形成された接続用パッド２５は、半導体チップ４０ａ〜４０ｄのバンプ４２に対応する位置に形成されている。配列された接続用パッド２５（最外周の接続用パッド）の中心を通る直線Ｌ１は、第２の配線基板２０に実装された半導体チップ４０ａの外形（上辺）と平行である。直線Ｌ１と結晶軸Ｃｙとが成す角度は傾斜角θとなる。従って、第２の配線基板２０は、結晶軸Ｃｙ、Ｃｚと、上面に形成された接続用パッド２５の中心を通り、接続用パッド２５の配列方向に沿って延びる直線Ｌ１とが成す角度が所定の傾斜角θとなるように形成されている。
【００２５】
第２の配線基板２０の形成方法について説明する。
図３に示すように、円盤状のシリコン基板（シリコンウェハ）６０には、所定の結晶方位を示す指標、例えばノッチ６１が形成されている。例えば、主面６０ａの面方位が（１００）面であるシリコン基板６０において、中心Ｏとノッチ６１を通る直線（図３において上下方向に延びる二点鎖線）Ｌ２は、例えば結晶方位が＜００１＞であり、主面６０ａにおいてこの直線Ｌ２と直交する直線（図３において左右方向に延びる二点鎖線）Ｌ３は、例えば結晶方位が＜０１０＞である。例えば、直線Ｌ２は結晶軸Ｃｚと一致し、直線Ｌ３は結晶軸Ｃｙと一致する。
【００２６】
このシリコン基板６０には、複数の基板形成領域６２が設定される。図３における破線は、基板形成領域６２を個片化するための切断線６３を示している。複数の基板形成領域６２は、切断線６３が結晶軸Ｃｙに対して傾斜角θをなすように傾いて形成される。シリコン基板６０の各基板形成領域には、図１（ｂ）に示す貫通電極２２、ビア２９，３２等が形成される。そして、切断線６３にそってシリコン基板６０を個片化することにより、図２に示す第２の配線基板２０が得られる。
【００２７】
次に、上記の第２の配線基板２０における作用を説明する。
図４（ａ）に示すように、第２の配線基板２０の上面２０ａ（図１（ｂ）に示す基板本体２１の上面２１ｂ）の面方位は（１００）面である。第２の配線基板２０は、外形に対して傾斜した結晶軸Ｃｙ，Ｃｚを有している。なお、図４（ａ）に示す結晶軸Ｃｙ，Ｃｚは、基板本体２１の結晶軸を代表して示すものである。第２の配線基板２０の上面２０ａには複数の半導体チップ４０ａ〜４０ｄが実装される。半導体チップ４０ａは、マトリックス状に配列された複数のバンプ４２を有し、これらのバンプ４２は第２の配線基板２０の上面に形成された接続用パッド２５（図２参照）に接続される。なお、図４（ａ）では省略したが、半導体チップ４０ｂ〜４０ｄについても半導体チップ４０ａと同様に形成されたバンプが配線基板２０の上面に形成された接続用パッドに接続される。そして、図４（ｂ）に示すように、半導体チップ４０ａ，４０ｂと配線基板２０の間にはアンダーフィル樹脂５２が充填される。
【００２８】
このように半導体チップ４０ａ〜４０ｄが実装された第２の配線基板２０において、半導体チップ４０ａ〜４０ｄと第２の配線基板２０の間に充填されたアンダーフィル樹脂５２の外周、つまり半導体チップ４０ａ，４０ｂの外形に沿って応力が発生する。つまり、応力は、第２の配線基板２０において、結晶軸Ｃｙ，Ｃｚに対して傾いた直線に沿って発生する。従って、第２の配線基板２０に発生する応力は、複数の結晶軸に対して分散される。なお、図１に示す半導体チップ４０ｃ，４０ｄにおいても、半導体チップ４０ａ，４０ｂと同様である。
【００２９】
（比較例）
図６に示すように、シリコン基板７０には、所定の結晶方位を示すノッチ７１が形成されている。このシリコン基板７０における結晶方位は、図３に示すシリコン基板６０と同様に、直線Ｌ２（図６において上下方向に延びる二点鎖線）は結晶方位が＜００１＞（結晶軸Ｃｚ）であり、主面７０ａにおいてこの直線Ｌ２と直交する直線Ｌ３（図６において左右方向に延びる二点鎖線）は結晶方位が＜０１０＞（結晶軸Ｃｙ）である。
【００３０】
このシリコン基板７０において、切断線７３が結晶軸Ｃｙ、Ｃｚに対して平行になるように、複数の基板形成領域７２が設定される。そして、このシリコン基板７０を切断線７３に沿って個片化して図５（ａ）に示す配線基板８０が得られる。
【００３１】
図５（ａ）に示すように、配線基板８０は、上面８０ａの面方位が（１００）面であり、外形と平行な結晶軸Ｃｙ，Ｃｚを有している。なお、図５（ａ）に示す結晶軸Ｃｙ，Ｃｚは、基板本体２１の結晶軸を代表して示すものである。配線基板８０の上面８０ａには複数の半導体チップ４０ａ〜４０ｄが実装される。半導体チップ４０ａは、マトリックス状に配列された複数のバンプ４２を有し、これらのバンプ４２は配線基板８０の上面８０ａに形成された接続用パッド（図示略）に接続される。なお、図５（ａ）では省略したが、半導体チップ４０ｂ〜４０ｄについても半導体チップ４０ａと同様に形成されたバンプが配線基板８０の上面８０ａに形成された接続用パッドに接続される。そして、図５（ｂ）に示すように、半導体チップ４０ａ，４０ｂと配線基板８０の間にはアンダーフィル樹脂５３が充填される。
【００３２】
このように半導体チップ４０ａ〜４０ｄが実装された配線基板８０において、半導体チップ４０ａ〜４０ｄと配線基板８０の間に充填されたアンダーフィル樹脂５３の外周、つまり半導体チップ４０ａ〜４０ｄの外形に沿って応力が発生する。つまり、応力は、配線基板８０において、結晶軸Ｃｙ，Ｃｚと平行な直線に沿って発生する。つまり、配線基板８０に発生する応力は、所定の結晶軸に集中する。このような応力によって、配線基板８０において結晶軸Ｃｙ，Ｃｚに沿って亀裂８１（図５（ｂ）参照）が生じたり、結晶軸Ｃｙ、Ｃｚに沿って配線基板８０が割れたりする。
【００３３】
なお、半導体チップ４０ａ〜４０ｄを実装した配線基板８０をアンダーフィル樹脂５３を充填する装置に搬送（ハンドリング）する場合においても、同様の不良が発生する。即ち、図５（ａ）に示すように、半導体チップ４０ａと配線基板８０を接続する複数のバンプ４２のうち、半導体チップ４０ａの最外周のバンプ４２が接続された接続用パッドにおいて、配線基板８０に応力が発生する。従って、配線基板８０に発生する応力は、接続用パッド、つまり半導体チップ４０ａにおいて最外周のバンプ４２が配列された直線に沿って発生する。このように発生する応力は、所定の結晶軸に集中するため、この応力が集中する結晶軸に応じて亀裂の発生や配線基板の割れが生じる。
【００３４】
これに対し、本実施形態における第２の配線基板２０は、図４（ａ）に示すように、結晶軸Ｃｙ，Ｃｚに対して、半導体チップ４０ａのバンプ４２が配列された直線が傾いている。従って、第２の配線基板２０に発生する応力は、所定の結晶軸に集中することなく、複数の結晶軸に対して分散される。従って、不良の発生を低減することができる。
【００３５】
以上記述したように、一実施形態によれば、以下の効果を奏する。
（１）半導体装置１は、第１の配線基板１０の上面に搭載された第２の配線基板２０と、第２の配線基板２０の上面に搭載された複数の半導体チップ４０ａ〜４０ｄを有している。第２の配線基板２０の上面２０ａには、半導体チップ４０ａ〜４０ｄのバンプ４２が接続される複数の接続用パッド２５が形成され、下面には第１の配線基板１０に接続される接続用パッド３１及びバンプ３３が形成されている。
【００３６】
第２の配線基板２０は、結晶軸Ｃｙ，Ｃｚを有する基板本体２１を含む。基板本体２１の結晶軸Ｃｙに対し、所定の傾斜角θを成すように、上面２０ａの接続用パッド２５が配列されている。従って、矩形状に形成された第２の配線基板２０の外形は、結晶軸Ｃｙに対して傾斜角θをなすように傾斜している。また、第２の配線基板２０の上面２０ａに搭載される複数の半導体チップ４０ａ〜４０ｄの外形は、第２の配線基板２０の結晶軸Ｃｙに対して傾斜角θをなすように傾斜している。
【００３７】
半導体チップ４０ａ〜４０ｄが搭載された第２の配線基板２０において発生する応力は、半導体チップ４０ａ〜４０ｄと第２の配線基板２０の間に充填されたアンダーフィル樹脂５２の端部、即ち半導体チップ４０ａ〜４０ｄの外形と平行な直線に沿って発生する。半導体チップ４０ａ〜４０ｄの外形は、第２の配線基板２０の結晶軸Ｃｙに対して傾斜角θをなすように傾斜している。従って、発生する応力は、複数の結晶軸に対して分散するため、発生する応力により第２の配線基板２０に生じる亀裂などの不良を低減することができる。
【００３８】
また、半導体チップ４０ａ〜４０ｄが搭載された第２の配線基板２０をアンダーフィル樹脂５２を充填する工程に搬送する。このハンドリングにおいて、配線基板２０には、半導体チップ４０ａ〜４０ｄにおいて最外周に形成されたバンプ４２の配列方向、即ち第２の配線基板２０の上面２０ａに形成された接続用パッド２５の配列方向に沿って応力が生じる。この配列方向は、基板本体２１の結晶軸Ｃｙに対して傾斜角θをなすように傾斜している。従って、このようなハンドリングにおいても、第２の配線基板２０に生じる亀裂等の不良を低減することができる。
【００３９】
なお、図５（ａ）に示す配線基板８０の外形に対して、半導体チップ４０ａ〜４０ｄの外形を傾けて実装することも考えられる。しかし、このような実装方法は、配線基板８０の大型化を招く。また、配線基板８０において、外形に対して傾いた方向に沿って接続用パッドを形成しなければならないため、外部パッドや貫通電極などの製造に用いるマスク等を作成しなければならないため、製造コストの増加を招く。これに対し、本実施形態の配線基板２０は、大型化やコストの増加を抑制することができる。
【００４０】
なお、上記実施形態は、以下の態様で実施してもよい。
・第２の配線基板２０において、基板本体２１の材料を適宜変更してもよい。例えば、基板本体２１として、炭化珪素（ＳｉＣ）基板、ガリウム・ヒ素（ＧａＡｓ）等の化合物半導体基板、ガラス基板（石英ガラス基板も含む）等を用いることができる。
【００４１】
・第２の配線基板２０を、マザーボード等の基板２に搭載してもよい。
・第２の配線基板２０に実装する電子部品として、半導体チップ、チップ抵抗、チップコンデンサ、水晶振動子等を用いることができる。また、電子部品は、半導体チップ等を搭載した配線基板を含み、この配線基板を第２の配線基板２０に実装するようにしてもよい。
【符号の説明】
【００４２】
２０  第２の配線基板
２０ａ  上面
２１  基板本体
２１ｂ  上面
２５  接続用パッド（第１パッド）
４０ａ〜４０ｄ  半導体チップ（電子部品）
４１  主面
４２  バンプ（接続端子）
Ｃｙ，Ｃｚ  結晶軸
【図１】
0005964142.tif 000002
【図２】
0005964142.tif 000003
【図３】
0005964142.tif 000004
【図４】
0005964142.tif 000005
【図５】
0005964142.tif 000006
【図６】
0005964142.tif 000007