(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成され、活性領域を有する窒化物半導体層と、
前記窒化物半導体層における前記活性領域の上に互いに平行に延びるように形成され、長手方向にそれぞれ分割された第１の電極配線層と、
前記窒化物半導体層の上に前記第１の電極配線層に沿って形成された第１のゲート電極と、
前記窒化物半導体層の上における前記第１の電極配線層が分割された領域に、前記第１のゲート電極の長手方向と垂直な方向に延びるように形成され、前記第１のゲート電極と電気的に接続する第１のゲート電極集約配線と、
前記第１のゲート電極集約配線の上に該第１のゲート電極集約配線と離間して形成され、前記第１の電極配線層と電気的に接続し、前記第１のゲート電極集約配線の長手方向と同一方向に、長手方向が延びるように形成された第１の電極集約配線と、
前記第１の電極配線層及び第１の電極集約配線の上に形成され、前記第１の電極集約配線を露出する開口部を有する配線上絶縁膜と、
前記配線上絶縁膜の上における前記第１の電極集約配線の上に形成され、前記開口部を介して前記第１の電極集約配線と電気的に接続する第１の電極上層配線とを備えている窒化物半導体装置。
【請求項２】
請求項１において、
前記配線上絶縁膜の開口部は、前記第１の電極配線層をも露出し、
前記第１の電極上層配線は、前記配線上絶縁膜の開口部を介して前記第１の電極配線層と電気的に接続されている窒化物半導体装置。
【請求項３】
請求項１又は２において、
前記窒化物半導体層における前記活性領域の上の前記第１の電極配線層に含まれる電極同士の間に該電極に沿って形成され、長手方向にそれぞれ分割された第２の電極配線層と、
前記第１の電極配線層及び第２の電極配線層が分割された領域で且つ前記第１のゲート電極集約配線が形成されていない領域の上に形成され、前記第２の電極配線層と電気的に接続する第２の電極集約配線と、
前記配線上絶縁膜の上における前記第２の電極集約配線の上に形成された第２の電極上層配線とをさらに備え、
前記配線上絶縁膜の開口部は、前記第２の電極集約配線をも露出し、前記第２の電極集約配線と前記第２の電極上層配線とは前記配線上絶縁膜の開口部を介して電気的に接続されている窒化物半導体装置。
【請求項４】
請求項３において、
前記配線上絶縁膜の開口部は、前記第２の電極配線層をも露出し、
前記第２の電極上層配線は、前記配線上絶縁膜の開口部を介して前記第２の電極配線層と電気的に接続されている窒化物半導体装置。
【請求項５】
請求項１〜４のいずれか１項において、
前記第１の電極配線層は、前記窒化物半導体層の上に該窒化物半導体層と直接に接続するように形成された第１の電極と、前記第１の電極の上に形成された第１の電極配線とを含み、
前記窒化物半導体層の上には、前記第１のゲート電極及び第１のゲート電極集約配線を覆い、且つ、前記第１の電極を露出する開口部を有する電極上絶縁膜が形成され、
前記第１の電極配線は、前記電極上絶縁膜の開口部を介して前記第１の電極と電気的に接続している窒化物半導体装置。
【請求項６】
請求項３又は４において、
前記第１の電極配線層は、前記窒化物半導体層の上に該窒化物半導体層と直接に接続するように形成された第１の電極と、前記第１の電極の上に形成された第１の電極配線とを含み、
前記窒化物半導体層の上には、前記第１のゲート電極及び第１のゲート電極集約配線を覆い、且つ、前記第１の電極を露出する開口部を有する電極上絶縁膜が形成され、
前記第１の電極配線は、前記電極上絶縁膜の開口部を介して前記第１の電極と電気的に接続し、
前記第２の電極配線層は、前記窒化物半導体層の上に該窒化物半導体層と直接に接続するように形成された第２の電極と、前記第２の電極の上に形成された第２の電極配線とを含み、
前記電極上絶縁膜の開口部は、前記第２の電極をも露出し、
前記第２の電極配線は、前記電極上絶縁膜の開口部を介して前記第２の電極と電気的に接続している窒化物半導体装置。
【請求項７】
請求項１〜６のいずれか１項において、
前記第１のゲート電極集約配線の幅は、前記第１のゲート電極の幅よりも大きい窒化物半導体装置。
【請求項８】
請求項５又は６において、
前記第１の電極集約配線の幅は、前記第１の電極配線の幅よりも大きい窒化物半導体装置。
【請求項９】
請求項６において、
前記第２の電極集約配線の幅は、前記第２の電極配線の幅よりも大きい窒化物半導体装置。
【請求項１０】
請求項３、４、６及び９のいずれか１項において、
前記配線上絶縁膜の上に前記第１の電極上層配線及び第２の電極上層配線のそれぞれと一体に形成され、前記活性領域の上に位置する第１の電極パッド及び第２の電極パッドをさらに備えている窒化物半導体装置。
【請求項１１】
請求項３、４、６、９及び１０のいずれか１項において、
前記窒化物半導体層の上に前記第２の電極配線層に沿って形成された第２のゲート電極と、
前記窒化物半導体層の上における前記第１の電極配線層及び第２の電極配線層が分割された領域で且つ前記第１のゲート電極集約配線が形成されていない領域に、前記第２のゲート電極の長手方向と垂直な方向に延びるように形成され、前記第２のゲート電極と電気的に接続する第２のゲート電極集約配線とをさらに備えている窒化物半導体装置。
【請求項１２】
請求項１１において、
前記第２のゲート電極集約配線の幅は、前記第２のゲート電極の幅よりも大きい窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体装置に関し、特に、活性領域の上に形成された電極パッドを有する窒化物半導体装置に関する。
【背景技術】
【０００２】
一般式がＡｌｘＧａ１−ｘ−ｙＩｎｙＮ（但し、０≦ｘ≦１、０≦ｙ≦１及び０≦ｘ＋ｙ≦１）で表されるIII−Ｖ族窒化物半導体は、その物理的特徴である広いバンドギャップと直接遷移型のバンド構造とを有するため、短波長光学素子に応用されている。さらに、III−Ｖ族窒化物半導体は、高い破壊電界及び高い飽和電子速度という特徴を有するため、電子デバイス等への応用も検討されている。【０００３】
特に、半絶縁性基板の上に順次エピタキシャル成長された窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ、但し、０＜ｘ≦１）層と窒化ガリウム（ＧａＮ）層との界面に生じる二次元電子ガス（２Dimensional Electron Gas：２ＤＥＧ）を用いるヘテロ接合電界効果トランジスタ（Hetero-junction Field Effect Transistor：ＨＦＥＴ）は、高出力デバイス及び高周波デバイスとして開発が進められている。ＨＦＥＴでは、キャリア供給層（Ｎ型ＡｌＧａＮショットキ層）から電子が供給されるだけでなく、自発分極及びピエゾ分極による分極効果によって電荷が供給される。このため、III−Ｖ族窒化物半導体を用いたＨＦＥＴの電子密度は、１０１３ｃｍ−２を超える。これは、砒化アルミニウムガリウム（ＡｌＧａＡｓ）及び砒化ガリウム（ＧａＡｓ）を用いたＨＦＥＴと比べて１桁程度も大きい。このように、III−Ｖ族窒化物半導体を用いたＨＦＥＴにおいては、ＧａＡｓを用いたＨＦＥＴと比べて高いドレイン電流密度が期待でき、最大ドレイン電流が１Ａ／ｍｍを超える素子が、例えば非特許文献１等に提示されている。さらに、III−Ｖ族窒化物半導体は広いバンドギャップ（例えば、ＧａＮでは３．４ｅＶ）を有し、高い耐圧特性をも示すため、III−Ｖ族窒化物半導体を用いたＨＦＥＴでは、ゲート電極とドレイン電極との間の耐圧を１００Ｖ以上とすることが可能である。このため、III−Ｖ族窒化物半導体を用いたＨＦＥＴ等の電子デバイスは、高周波素子、及び従来よりも小型で且つ大電力を扱える素子への応用が検討されている。【０００４】
これらの特性により、III−Ｖ族窒化物半導体装置は、活性領域の大きさをシリコン（Ｓｉ）半導体装置の３分の１〜１０分の１程度に縮小することが可能である。しかしながら、従来のIII−Ｖ族窒化物半導体装置は、配線を接続するための電極パッドが占める面積が大きく、十分に小型化することができないという問題がある。特に、大電流を流すパワーデバイスの用途では、電極パッドに接続するワイヤ径及びリボンサイズは大きい方が望ましいため、電極パッドを小さくすることには限界がある。【０００５】
そこで、活性領域の上に電極パッドを形成する、いわゆるパッドオンエレメント構造が、例えば特許文献１等に提示されている。パワーデバイスは高電圧を扱うため、パッドオンエレメント構造を用いる場合、電極パッドと下層の電極との間にリーク電流が発生しないように、厚膜の層間膜を形成する必要がある。【０００６】
また、高効率なデバイスを得るには、デバイスのオン抵抗の低減は必須である。さらに、パワーデバイスの用途では大電流化及び高耐圧化も必要となる。これらの特性を得るために、ゲート幅を大きくし、且つオン抵抗を低減することによって、より大きな最大電流を得ることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−１７７５２７号公報
【非特許文献】
【０００８】
【非特許文献１】安藤祐二、岡本康宏、宮本広信、中山達峰、井上隆、葛原正明著「高耐圧AlGaN/GaNヘテロ接合FETの評価」信学技報、ED2002-214, CPM2002-105(2002-10), pp.29-34
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、ＦＥＴのゲート幅を直線的に延長すると、配線抵抗に起因するオン抵抗が増大し、十分にオン抵抗を低減できない。また、ソース電位の上昇及びゲート電位の低下により、ゲートとソースとの間の電圧差（ΔＶＧＳ）が減少するため、ゲート幅の増大によって期待されるだけの最大電流を得ることができない。【００１０】
本発明は前記の問題に鑑み、その目的は、オン抵抗を低減し、ゲート幅当たりの最大電流が高い窒化物半導体装置を得ることができるようにすることにある。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、本発明は窒化物半導体装置を、複数に分割された電極とこれらと接続する複数の配線層を有する構成とする。【００１２】
具体的に、本発明に係る窒化物半導体装置は、基板と、基板の上に形成され、活性領域を有する窒化物半導体層と、窒化物半導体層における活性領域の上に互いに平行に延びるように形成され、長手方向にそれぞれ分割された第１の電極配線層と、窒化物半導体層の上に第１の電極配線層に沿って形成された第１のゲート電極と、窒化物半導体層の上における第１の電極配線層が分割された領域に、第１のゲート電極の長手方向と垂直な方向に延びるように形成され、第１のゲート電極と電気的に接続する第１のゲート電極集約配線と、第１のゲート電極集約配線の上に該第１のゲート電極集約配線と離間して形成され、第１の電極配線層と電気的に接続する第１の電極集約配線と、第１の電極配線層及び第１の電極集約配線層の上に形成され、第１の電極集約配線を露出する開口部を有する配線上絶縁膜と、配線上絶縁膜の上における第１の電極集約配線の上に形成され、第１の開口部を介して第１の電極集約配線と電気的に接続する第１の電極上層配線とを備えている。【００１３】
本発明に係る窒化物半導体装置によると、第１の電極配線層がその長手方向において分割され、第１の電極配線層に沿って第１のゲート電極が形成されているため、複数の島状のセルによりトランジスタが構成されることとなる。このとき、各セルの配線長が短くなるため、各セル内の電極の配線抵抗を低減することができる。また、セルサイズが小さくなるほど、同一のチップサイズ当たりのセル数が多くなり、並列に接続されたこれらの配線の抵抗がデバイス全体のオン抵抗に寄与する割合は小さくなるため、デバイス全体のオン抵抗を低減することができる。また、各セルの配線長が短くなるため、ソース電位の上昇及びゲート電位の低下によるΔＶＧＳの減少を抑制でき、最大電流の低下を防止できる。また、これらの全てのセルのうち複数のセルを集約する第１の電極集約配線と第１のゲート電極集約配線とが基板の膜厚方向に並列に形成されているため、チップ内の集約配線が占める割合を減らし、単位チップ面積当たりのトランジスタのゲート幅を増大できる。その結果、オン抵抗を低減することができる。また、第１の電極集約配線の上に該第１の電極集約配線と接続する第１の電極上層配線が形成されているため、第１の電極集約配線が細くてもエレクトロンマイグレーション（Electron Migration：ＥＭ）の発生を防ぐことができる。【００１４】
本発明に係る窒化物半導体装置は、窒化物半導体層における活性領域の上の第１の電極同士の間に該第１の電極に沿って形成され、長手方向にそれぞれ分割された第２の電極配線層と、第１の電極配線層及び第２の電極配線層が分割された領域で且つ第１のゲート電極集約配線が形成されていない領域の上に形成され、第２の電極配線層と電気的に接続する第２の電極集約配線と、配線上絶縁膜の上における第２の電極集約配線の上に形成された第２の電極上層配線とをさらに備え、配線上絶縁膜の開口部は、第２の電極集約配線をも露出し、第２の電極集約配線と第２の電極上層配線とは配線上絶縁膜の開口部を介して電気的に接続されていることが好ましい。【００１５】
このようにすると、第２の電極集約配線が第１の電極配線層及び第２の電極配線層が分割された領域で且つ、第１の電極集約配線が形成されていない領域に形成されているため、第２の電極配線層に高電圧を印加でき、パワーデバイスとして用いることが可能となる。また、第２の電極集約配線の上にこれと接続された第２の電極上層配線が形成されているため、第２の電極集約配線を細くしてもＥＭの発生を防ぐことができる。また、各セルの第２の電極配線層の幅が細い場合、第２の電極配線層と配線上絶縁膜を介して接続する第２の電極上層配線を形成することが困難となるが、第２の電極集約配線と接続することにより、複数のセル群と電気的に接続する第２の電極上層配線を形成することが可能となる。【００１６】
本発明に係る窒化物半導体装置において、配線上絶縁膜の開口部は、第１の電極配線層をも露出し、第１の電極上層配線は、配線上絶縁膜の開口部を介して第１の電極配線層と電気的に接続されていることが好ましい。【００１７】
このようにすると、第１の電極上層配線は、第１の電極集約配線だけでなく、第１の電極配線層とも直接接続するため、各セルにおける第１の電極配線層の配線抵抗を低減することができる。また、第１の電極上層配線の幅を大きくすることができ、この層における電気抵抗を低減することができる。【００１８】
本発明に係る窒化物半導体装置において、配線上絶縁膜の開口部は、第２の電極配線層をも露出し、第２の電極上層配線は、配線上絶縁膜の開口部を介して第２の電極配線層と電気的に接続されていることが好ましい。【００１９】
このようにすると、第２の電極上層配線は、第２の電極集約配線だけでなく、第２の電極配線層とも直接接続するため、各セルにおける第２の電極配線層の配線抵抗を低減することができる。また、第２の上層電極配線の幅を大きくすることができ、この層における電気抵抗を低減することができる。【００２０】
本発明に係る窒化物半導体装置において、第１の電極配線層は、窒化物半導体層の上に該窒化物半導体層と直接に接続するように形成された第１の電極と、第１の電極の上に形成された第１の電極配線とを含み、窒化物半導体層の上には、第１のゲート電極及び第１のゲート電極集約配線を覆い、且つ、第１の電極を露出する開口部を有する電極上絶縁膜が形成され、第１の電極配線は、電極上絶縁膜の開口部を介して第１の電極と電気的に接続していることが好ましい。【００２１】
この場合、第２の電極配線層は、窒化物半導体層の上に該窒化物半導体層と直接に接続するように形成された第２の電極と、第２の電極の上に形成された第２の電極配線とを含み、電極上絶縁膜の開口部は、第２の電極をも露出し、第２の電極配線は、電極上絶縁膜の開口部を介して第２の電極と電気的に接続していることが好ましい。【００２２】
本発明に係る窒化物半導体装置において、第１のゲート電極集約配線の幅は、第１のゲート電極の幅よりも大きいことが好ましい。【００２３】
このようにすると、より大きい幅を有する配線を設けるため、ＥＭを防ぎ、また、電位の低下を防ぐことができる。【００２４】
本発明に係る窒化物半導体装置において、第１の電極集約配線の幅は、第１の電極配線の幅よりも大きいことが好ましい。【００２５】
このようにすると、配線上絶縁膜を介する第１の電極上層配線とその下層との接続が容易となり、ＥＭを防ぐことができる。【００２６】
本発明に係る窒化物半導体装置において、第２の電極集約配線の幅は、第２の電極配線の幅よりも大きいことが好ましい。【００２７】
このようにすると、配線上絶縁膜を介する第２の電極上層配線とその下層との接続が容易となり、ＥＭを防ぐことができる。【００２８】
本発明に係る窒化物半導体装置は、配線上絶縁膜の上に第１の電極上層配線及び第２の電極上層配線のそれぞれと一体に形成され、活性領域の上に位置する第１の電極パッド及び第２の電極パッドをさらに備えていることが好ましい。【００２９】
このようにすると、第１の電極上層配線、第２の電極上層配線、第１の電極パッド及び第２の電極パッドが同一の層に形成されるため、少ない金属層でオン抵抗を低減できる。【００３０】
本発明に係る窒化物半導体装置は、窒化物半導体層の上に第２の電極配線層に沿って形成された第２のゲート電極と、窒化物半導体層の上における第１の電極配線層及び第２の電極配線層が分割された領域で且つ第１のゲート電極集約配線が形成されていない領域に、第２のゲート電極の長手方向と垂直な方向に延びるように形成され、第２のゲート電極と電気的に接続する第２のゲート電極集約配線とをさらに備えていてもよい。【００３１】
このようにすると、シングルゲート構造と同様に、第１のゲート電極及び第２のゲート電極を備えるダブルゲート構造であっても、オン抵抗を低減し、十分な最大電流を得ることができる。【００３２】
この場合、第２のゲート電極集約配線の幅は、第２のゲート電極の幅よりも大きいことが好ましい。【００３３】
このようにすると、より大きい幅を有する配線を設けるため、ＥＭを防ぎ、また、電位の低下を防ぐことができる。
【発明の効果】
【００３４】
本発明に係る窒化物半導体装置によると、オン抵抗を低減し、ゲート幅当たりの最大電流が高い窒化物半導体装置を得ることができる。
【図面の簡単な説明】
【００３５】
【図１】図１は本発明の第１の実施形態に係る窒化物半導体装置を示す平面図である。
【図２】図２は本発明の第１の実施形態に係る窒化物半導体装置を示す、図１のII−II線における断面図である。
【図３】図３（ａ）〜図３（ｄ）は本発明の第１の実施形態に係る窒化物半導体装置の各層を示し、図３（ａ）はゲート電極、ソース電極及びドレイン電極と同一の層並びにこれらよりも下の層を示す平面図であり、図３（ｂ）はソース電極配線及びドレイン電極配線と同一の層並びにこれらよりも下の層を示す平面図であり、図３（ｃ）は第２の絶縁膜及びこれよりも下の層を示す平面図であり、図３（ｄ）はソース電極上層配線及びドレイン電極上層配線並びにこれらよりも下の層を示す平面図である。
【図４】図４は本発明の第２の実施形態に係る窒化物半導体装置を示す平面図である。
【図５】図５（ａ）〜図５（ｄ）は本発明の第２の実施形態に係る窒化物半導体装置の各層を示し、図５（ａ）はＧ１電極、Ｇ２電極、Ｓ１電極及びＳ２電極と同一の層並びにこれらよりも下の層を示す平面図であり、図５（ｂ）はＳ１電極配線及びＳ２電極配線と同一の層並びにこれらよりも下の層を示す平面図であり、図５（ｃ）は第２の絶縁膜及びこれよりも下の層を示す平面図であり、図５（ｄ）はＳ１電極上層配線及びＳ２電極上層配線並びにこれらよりも下の層を示す平面図である。
【発明を実施するための形態】
【００３６】
（第１の実施形態）
本発明の第１の実施形態に係る窒化物半導体装置について、図１〜図３を参照しながら説明する。
【００３７】
図１及び図２に示すように、第１の実施形態に係る窒化物半導体装置は、例えばシリコン（Ｓｉ）からなる基板１の上に、バッファ層２及び窒化物半導体層３が順次形成されている。窒化物半導体層３は、厚さが２．５μｍ程度のアンドープ窒化ガリウム（ＧａＮ）層４と、その上に形成された厚さが５０ｎｍ程度のアンドープ窒化ガリウムアルミニウム（ＡｌＧａＮ）層５とにより構成されている。アンドープＧａＮ層４のアンドープＡｌＧａＮ層５との界面領域には、２次元電子ガス（２ＤＥＧ）が発生し、２ＤＥＧはチャネル領域として機能する。
【００３８】
窒化物半導体層３の上には、第１の電極であるソース電極７ａ及び第２の電極であるドレイン電極７ｂが、互いに離間し且つ交互に形成されている。本実施形態では、コンタクト抵抗を低減するために、アンドープＡｌＧａＮ層５及びアンドープＧａＮ層４の一部が除去され、ソース電極７ａ及びドレイン電極７ｂは、それらの下面がアンドープＡｌＧａＮ層５とアンドープＧａＮ層４との界面よりも下に位置するように形成されている。ソース電極７ａ及びドレイン電極７ｂは、チタン（Ｔｉ）又はアルミニウム（Ａｌ）等の金属からなる。また、ソース電極７ａとドレイン電極７ｂとの間における幅が約１μｍの領域は、アンドープＡｌＧａＮ層５の膜厚が薄くなっており、その上に厚さが２００ｎｍ程度のマグネシウム（Ｍｇ）がドープされたｐ型ＧａＮ層９が形成されている。ｐ型ＧａＮ層９の上には、例えばパラジウム（Ｐｄ）、金（Ａｕ）又は白金（Ｐｔ）等からなるゲート電極８が形成されている。このため、ｐ型ＧａＮ層９とアンドープＡｌＧａＮ層５とによってＰＮ接合が形成される。その結果、ゲート電極８に印加する電圧が０Ｖの場合でも、ｐ型ＧａＮ層９から基板１側とドレイン電極７ｂ側とに向かって、アンドープＡｌＧａＮ層５及びアンドープＧａＮ層４に空乏層が広がる。これにより、チャネル領域を流れる電流が遮断されるため、ノーマリオフ動作を行わせることが可能となる。
【００３９】
本実施形態の窒化物半導体装置は、窒化物半導体を用いたマルチフィンガ構造を有する電界効果トランジスタ（ＦＥＴ）であり、それぞれ１つのソース電極７ａ、ドレイン電極７ｂ及びゲート電極８を１つのユニットとすると、複数のユニットがドレイン電極７ｂを中心に交互に反転して配置されているとみなすことができる。各ユニットのソース電極７ａ同士、ドレイン電極７ｂ同士及びゲート電極８同士は、後に説明するように互いに電気的に接続されている。これにより、窒化物半導体装置のゲート幅を極めて大きくすることができ、大電流を流すことが可能なパワーデバイスを得ることができる。なお、本実施形態においては、窒化物半導体層３における一群のソース電極７ａ及びドレイン電極７ｂが形成された領域及びチャネル領域であって、絶縁分離されていない領域を活性領域とする。
【００４０】
図３（ａ）に示すように、ソース電極７ａ及びドレイン電極７ｂは、マルチフィンガ型となるように各電極が平行に形成されており、それらは長手方向の同等の位置において分割されている。なお、その分割された領域は、非活性領域としてもよい。ゲート電極８は、ソース電極７ａに沿って、ソース電極７ａとドレイン電極７ｂとの間に形成されている。窒化物半導体層３の上におけるソース電極７ａ及びドレイン電極７ｂが分割された領域には、複数のゲート電極８と接続し、ゲート電極８の長手方向と垂直な方向に延びるゲート電極垂直集約配線１０が形成されている。このようにすると、ゲート電極の配線長を短くできるため、ゲートリーク電流によるゲート電極の電圧降下を防ぐことができる。その結果、ΔＶＧＳを所望の値にすることができ、デバイスの最大電流の低下を防ぐことができる。また、マルチフィンガ型のソース電極７ａ及びドレイン電極７ｂが分割されているため、各セルのソース電極７ａ及びドレイン電極７ｂの配線抵抗を低減でき、ソース電極７ａの配線抵抗に起因するソース電位の上昇によるΔＶＧＳを低減できる。その結果、デバイスのオン抵抗を低減し、デバイスの最大電流の低下を防ぐことができる。
【００４１】
活性領域の外周部の一部には、複数のゲート電極垂直集約配線１０と接続し、それらを束ねる配線であるゲート電極平行集約配線１１が形成されている。ゲート電極平行集約配線１１は、ゲート電極垂直集約配線１０の長手方向と垂直な方向、すなわち、ゲート電極８の長手方向と平行な方向に延びている。なお、ゲート電極平行集約配線１１は、活性領域の内側、特に中央部に形成されてもよい。また、ゲート電極平行集約配線１１は、必ずしもゲート電極８と同一の層において形成される必要はなく、ゲート電極垂直集約配線１０の端部と接続し且つゲート電極８よりも上の層に形成された他の配線層と接続するように形成されてもよい。また、窒化物半導体層３とゲート電極垂直集約配線１０及びゲート電極平行集約配線１１との間には、ｐ型ＧａＮ層９が形成されていることが好ましいが、ゲート電極垂直集約配線１０及びゲート電極平行集約配線１１が非活性領域の上に形成されている場合、ｐ型ＧａＮ層９は必要でない。また、ゲート電極垂直集約配線１０及びゲート電極平行集約配線１１の幅は、ゲート電極８の幅よりも大きいことが好ましい。
【００４２】
窒化物半導体層３、ソース電極７ａ、ドレイン電極７ｂ、ゲート電極８、ｐ型ＧａＮ層９及びゲート電極垂直集約配線１０の上には、例えば膜厚３００ｎｍ程度の窒化シリコン（ＳｉＮ）からなる第１の絶縁膜６が形成されている。第１の絶縁膜６は、ソース電極７ａ及びドレイン電極７ｂの表面（上面）の一部を露出する開口部６ａを有する。第１の絶縁膜６は、窒化物半導体層３の表面を安定化させ、後述する層間絶縁膜１５から窒化物半導体層３に水分が浸入することを防ぐために設けられている。
【００４３】
ソース電極７ａの上には、第１の絶縁膜６の開口部６ａを介してソース電極７ａと接続するように、例えばＡｕからなるソース電極配線１２ａが形成され、これらにより第１の電極配線層が形成されている。ソース電極配線１２ａは、第１の絶縁膜６との密着性を向上するために密着層であるＴｉ層を含む。ソース電極配線１２ａの膜厚は５μｍ程度であり、その幅はソース電極７ａ及びドレイン電極７ｂの幅以上の大きさである。ここで、ソース電極７ａの上のソース電極配線１２ａは、隣接する２つのユニットのゲート電極８を覆うように形成され、その端部はゲート電極８の端部よりもドレイン電極７ｂ側に広がるように形成されており、ソースフィールドプレートとしても機能する。同様に、ドレイン電極７ｂの上には、第１の絶縁膜６の開口部６ａを介してドレイン電極７ｂと接続するように、ドレイン電極配線１２ｂが形成され、これらにより第２の電極配線層が形成されている。
【００４４】
図３（ｂ）に示すように、ソース電極７ａの上に形成されたソース電極配線１２ａは、第１の絶縁膜６の上におけるゲート電極垂直集約配線１０の上に形成されたソース電極集約配線１３ａと接続されている。また、ドレイン電極７ｂの上に形成されたドレイン電極配線１２ｂは、第１の絶縁膜６の上におけるソース電極７ａ及びドレイン電極７ｂが分割されている領域で且つゲート電極垂直集約配線１０が形成されていない領域の上に形成されたドレイン電極集約配線１３ｂと接続されている。なお、ソース電極集約配線１３ａ及びドレイン電極集約配線１３ｂの幅は、それぞれソース電極配線１２ａ及びドレイン電極配線１２ｂの幅よりも大きいことが望ましい。このようにすると、電流の集中によるＥＭの発生及び配線抵抗の増大を防ぐことができる。また、ソース電極集約配線１３ａ、ドレイン電極集約配線１３ｂ、ソース電極配線１２ａ及びドレイン電極配線１２ｂの上にこれらと接続する配線層を形成する際に、その接続が容易となる。具体的に、後に詳細に説明するように、ソース電極配線１２ａ等の上に形成される第２の絶縁膜１６の開口部１６ａを介してソース電極集約配線１３ａ、ドレイン電極集約配線１３ｂ、ソース電極配線１２ａ及びドレイン電極配線１２ｂと接続される配線層が形成される。このとき、第２の絶縁膜１６が厚膜であり、また、ソース電極配線１２ａ及びドレイン電極配線１２ｂの幅は、トランジスタのユニット幅に依存し、自由に大きくすることができないため、常にソース電極配線１２ａ及びドレイン電極配線１２ｂとこれらの上の配線層とを接続することは困難である。そこで、前述の通り、ソース電極集約配線１３ａ及びドレイン電極集約配線１３ｂの幅を大きくすることにより、少なくともこれら集約配線の上における接続が可能となる。但し、ソース電極配線１２ａ及びドレイン電極配線１２ｂにおいても接続される方がデバイスの配線抵抗を低減するのに望ましい。
【００４５】
また、ソース電極集約配線１３ａ及びドレイン電極集約配線１３ｂは、ソース電極７ａ及びドレイン電極７ｂの長手方向に交互に形成されているのが望ましい。ここで、ソース電極集約配線１３ａとゲート電極垂直集約配線１０との間には第１の絶縁膜６の開口部６ａは形成されておらず、それらは十分に絶縁されていることが望ましく、第１の絶縁膜６は、その絶縁に必要な膜厚を有することが望ましい。
【００４６】
第１の絶縁膜２０６、ソース電極配線１２ａ、ドレイン電極配線１２ｂ、ソース電極集約配線１３ａ及びドレイン電極集約配線１３ｂの上には、例えば膜厚が４００ｎｍ程度のＳｉＮからなる保護膜１４が形成されている。保護膜１４の上には、例えば膜厚が１０μｍ程度であり、ポリベンズオキサゾール（ＰＢＯ）等からなる層間絶縁膜１５が形成されている。ここで、保護膜１４及び層間絶縁膜１５を合わせて第２の絶縁膜１６と呼ぶ。保護膜１４は、第１の絶縁膜６と同様に、窒化物半導体層３に対する耐湿膜であり、ソース電極配線１２ａ及びドレイン電極配線１２ｂと層間絶縁膜１５との密着層として機能する。
【００４７】
第２の絶縁膜１６は、ソース電極配線１２ａ及びドレイン電極配線１２ｂの一部を露出する開口部１６ａを有する。具体的に、図３（ｃ）に示すように、開口部１６ａ（図３（ｃ）の斜線部）は、ソース電極配線１２ａ及びドレイン電極配線１２ｂの一部を露出すると共に、ソース電極集約配線１３ａ及びドレイン電極集約配線１３ｂをも露出する。ここで、開口部１６ａは、ソース電極集約配線１３ａ及びドレイン電極集約配線１３ｂのみを露出しても構わないが、ソース電極配線１２ａ及びドレイン電極配線１２ｂの一部をも露出し、これらの上層にこれらと接続する配線層を形成することによって、ソース電極配線及びドレイン電極配線の配線抵抗をより低減できる。なお、ソース電極配線１２ａ及びドレイン電極配線１２ｂが露出されている部分の長さは、各配線の長手方向の長さの２分の１以下であることが好ましい。但し、後に形成される電極パッドの直下におけるソース電極配線１２ａ及びドレイン電極配線１２ｂが露出されている部分の長さは、各配線の長さの２分の１以下とならなくてもよい。具体的には、電極パッドの大きさが各セルの大きさよりも十分に大きい場合、ソース電極パッド２１ａの下において、ドレイン電極配線１２ｂを露出する開口部１６ａを形成せず、ソース電極配線１２ａの全てを露出する開口部１６ａを形成することが望ましい。また、ドレイン電極パッド２１ｂの下において、ソース電極配線１２ａを露出する開口部１６ａを形成せず、ドレイン電極配線１２ｂの全てを露出する開口部１６ａを形成することが望ましい。
【００４８】
第２の絶縁膜１６の上には、開口部１６ａを介してソース電極配線１２ａ及びソース電極集約配線１３ａと選択的に接続されたソース電極上層配線２０ａが形成されている。同様に、図３（ｄ）に示すように、第２の絶縁膜１６の上には、開口部１６ａを介してドレイン電極配線１２ｂ及びドレイン電極集約配線１３ｂと選択的に接続されたドレイン電極上層配線２０ｂが形成されている。また、ソース電極上層配線２０ａは、ソース電極集約配線１３ａに沿って形成され、ドレイン電極上層配線２０ｂは、ドレイン電極集約配線１３ｂに沿って形成されている。ソース電極上層配線２０ａ及びドレイン電極上層配線２０ｂは、例えばチタン（Ｔｉ）等からなる下層密着層１７と、銅（Ｃｕ）等からなる導電層１８と、ニッケル（Ｎｉ）等からなる上層金属層１９とが順次積層されて構成されている。下層密着層１７の膜厚は１００ｎｍ程度であり、導電層１８の膜厚は５μｍ程度であり、上層金属層１９の膜厚は１μｍ程度である。
【００４９】
第２の絶縁膜１６の上には、ソース電極上層配線２０ａ及びドレイン電極上層配線２０ｂとそれぞれ一体に形成されたソース電極パッド２１ａ及びドレイン電極パッド２１ｂが形成されている。すなわち、ソース電極パッド２１ａ及びドレイン電極パッド２１ｂは、ソース電極上層配線２０ａ及びドレイン電極上層配線２０ｂと同一の材料からなる。なお、ソース電極パッド２１ａ及びドレイン電極パッド２１ｂは、活性領域の上に位置する。ソース電極パッド２１ａは、第２の絶縁膜１６の開口部１６ａを介してソース電極集約配線１３ａ及びソース電極配線１２ａの一部と接続している。同様に、ドレイン電極パッド２１ｂは、第２の絶縁膜１６の開口部１６ａを介してドレイン電極集約配線１３ｂ及びドレイン電極配線１２ｂの一部と接続している。また、第２の絶縁膜１６の上には、その開口部１６ａを介してゲート電極平行集約配線１１と接続するゲート電極パッド２２が形成されている。
【００５０】
基板１における窒化物半導体層３が形成された面と反対側の面（裏面）には、例えばＡｕ及びスズ（Ｓｎ）等からなる裏面電極２３が形成されており、外部から基板１に電位を与えることもできる。
【００５１】
ソース電極上層配線２０ａ及びドレイン電極上層配線２０ｂよりも下の層に形成された配線の幅は、トランジスタのユニットの幅に依存しており、自由に大きくすることができないため、配線抵抗を十分に低減できない。しかしながら、それらの上層にユニットの幅に依存しないソース電極上層配線２０ａ及びドレイン電極上層配線２０ｂを形成することにより、デバイスの配線抵抗を大幅に低減することができる。また、ソース電極上層配線２０ａ及びドレイン電極上層配線２０ｂとソース電極パッド２１ａ及びドレイン電極パッド２１ｂとを同一の層に形成することにより、少ない配線層で低いオン抵抗と十分な最大電流とを得ることができる。さらに、各電極パッドを活性領域の上に形成することにより、デバイスのチップ面積を低減することができる。
【００５２】
本発明の第１の実施形態に係る窒化物半導体装置によると、オン抵抗を低減し、ゲート幅当たりの最大電流が高い窒化物半導体装置を得ることができる。
【００５３】
（第２の実施形態）
以下、本発明の第２の実施形態に係る窒化物半導体装置ついて図４及び図５を参照しながら説明する。本実施形態において、第１の実施形態と同一の部材には同一の符号を付け、その説明を省略し、異なる部分についてのみ説明する。
【００５４】
本発明の第２の実施形態に係る窒化物半導体装置は、第１のゲート電極であるＧ１電極３８ａ及び第２のゲート電極であるＧ２電極３８ｂの２つをゲート電極として有するダブルゲート型の窒化物半導体装置である。図４及び図５に示すように、活性領域の上にＧ１電極３８ａ及びＧ２電極３８ｂとそれぞれ電気的に接続するようにＧ１電極パッド５２ａ及びＧ２電極パッド５２ｂが形成されている。同様に、第１の電極であるＳ１電極３７ａ及び第２の電極であるＳ２電極３７ｂと電気的に接続するように、活性領域の上にＳ１電極パッド５１ａ及びＳ２電極パッド５１ｂが形成されている。
【００５５】
具体的に、図５（ａ）に示すように、窒化物半導体層３の上にＳ１電極３７ａ及びＳ２電極３７ｂがマルチフィンガ状に形成され、それぞれは長手方向の同等の位置において分割されている。この分割された領域は、非活性領域としてもよい。また、Ｓ１電極３７ａ及びＳ２電極３７ｂのそれぞれに沿ってＧ１電極３８ａ及びＧ２電極３８ｂが形成されている。Ｓ１電極３７ａ及びＳ２電極３７ｂが分割された領域には、Ｇ１電極垂直集約配線４０ａ及びＧ２電極垂直集約配線４０ｂがそれぞれ交互に形成されている。Ｇ１電極垂直集約配線４０ａ及びＧ２電極垂直集約配線４０ｂは、それぞれＧ１電極３８ａ及びＧ２電極３８ｂと接続し、Ｇ１電極３８ａ及びＧ２電極３８ｂの長手方向と垂直な方向に延びている。これにより、各ゲート電極の配線長を短くでき、ゲートリーク電流で生じるゲート電極の電圧降下を防ぐことができる。その結果、ΔＶＧＳを所望の値にすることができ、デバイスの最大電流の低下を防止することができる。また、Ｓ１電極３７ａ及びＳ２電極３７ｂが分割され、各セルのＳ１電極３７ａ及びＳ２電極３７ｂの配線抵抗を低減できるため、各電極の配線抵抗に起因する電圧の上昇によるΔＶＧＳを低減できる。その結果、Ｓ１電極３７ａ及びＳ２電極３７ｂの配線抵抗によるデバイスのオン抵抗を低減でき、デバイスの最大電流の低下を防止できる。
【００５６】
活性領域の外周部の一部に、複数のＧ１電極垂直集約配線４０ａ及びＧ２電極垂直集約配線４０ｂのそれぞれと接続し、それらを束ねる配線であるＧ１電極平行集約配線４１ａ及びＧ２電極平行集約配線４１ｂが形成されている。これらの配線は、Ｇ１電極３８ａ及びＧ２電極３８ｂの長手方向に平行な方向に延びている。Ｇ１電極平行集約配線４１ａ及びＧ２電極平行集約配線４１ｂは、活性領域の内側、特に中央部に形成されてもよい。但し、Ｇ１電極平行集約配線４１ａは、Ｓ１電極パッド５１ａの下又はその近傍に形成され、Ｇ２電極平行集約配線４１ｂは、Ｓ２電極パッド５１ｂの下又はその近傍に形成されることが望ましい。また、それらは必ずしもＧ１電極３８ａ及びＧ２電極３８ｂと同一の層に形成される必要はなく、Ｇ１電極垂直集約配線４０ａ及びＧ２電極垂直集約配線４０ｂのそれぞれの端部と接続するＧ１電極３８ａ及びＧ２電極３８ｂよりも上層の他の配線層と接続するように形成されてもよい。なお、第１の実施形態と同様に、Ｇ１電極垂直集約配線４０ａ、Ｇ２電極垂直集約配線４０ｂ、Ｇ１電極平行集約配線４１ａ及びＧ２電極平行集約配線４１ｂを非活性領域の上に形成する場合、それらの下層には必ずしもｐ型ＧａＮ層を形成する必要はない。また、Ｇ１電極垂直集約配線４０ａ及びＧ１電極平行集約配線４１ａの幅は、Ｇ１電極３８ａの幅よりも大きく、Ｇ２電極垂直集約配線４０ｂ及びＧ２電極平行集約配線４１ｂの幅は、Ｇ２電極３８ｂの幅よりも大きいことが好ましい。
【００５７】
図５（ｂ）に示すように、前記の各電極及び配線の上には第１の絶縁膜６が形成され、第１の絶縁膜６は、Ｓ１電極３７ａ及びＳ２電極３７ｂの一部を露出する開口部６ａを有する。第１の絶縁膜６の上におけるＳ１電極３７ａ及びＳ２電極３７ｂのそれぞれの上にはＳ１電極配線４２ａ及びＳ２電極配線４２ｂが形成されている。Ｓ１電極配線４２ａ及びＳ２電極配線４２ｂは、それぞれ開口部６ａを介してＳ１電極３７ａ及びＳ２電極３７ｂと接続しており、これらにより、第１の電極配線層及び第２の電極配線層が形成されている。第１の絶縁膜６の上におけるＧ１電極垂直集約配線４０ａ及びＧ２電極垂直集約配線４０ｂの上には、それぞれＳ１電極集約配線４３ａ及びＳ２電極集約配線４３ｂが形成されている。Ｓ１電極集約配線４３ａは、Ｓ１電極配線４２ａと接続し、Ｓ２電極集約配線４３ｂは、Ｓ２電極配線４２ｂと接続している。なお、Ｓ１電極集約配線４３ａ及びＳ２電極集約配線４３ｂの幅は、それぞれＳ１電極配線４２ａ及びＳ２電極配線４２ｂの幅よりも大きいことが望ましい。このようにすると、電流の集中によるＥＭの発生と、配線抵抗の増大とを防止できる。また、Ｓ１電極集約配線４３ａ、Ｓ２電極集約配線４３ｂ、Ｓ１電極配線４２ａ及びＳ２電極配線４２ｂの上にこれらと接続する配線層を形成する際に、その接続が容易となる。具体的に、後に詳細に説明するように、Ｓ１電極配線４２ａ等の上に形成される第２の絶縁膜１６の開口部１６ａを介してＳ１電極集約配線４３ａ、Ｓ２電極集約配線４３ｂ、Ｓ１電極配線４２ａ及びＳ２電極配線４２ｂと接続される配線層が形成される。このとき、第２の絶縁膜１６が厚膜であり、また、Ｓ１電極配線４２ａ及びＳ２電極配線４２ｂの幅は、トランジスタのユニット幅に依存し、自由に大きくすることができないため、常にＳ１電極配線４２ａ及びＳ２電極配線４２ｂとこれらの上の配線層とを接続することは困難である。そこで、前述の通り、Ｓ１電極集約配線４３ａ及びＳ２電極集約配線４３ｂの幅を大きくすることにより、少なくともこれら集約配線の上における接続が可能となる。但し、Ｓ１電極配線４２ａ及びＳ２電極配線４２ｂにおいても接続される方がデバイスの配線抵抗を低減するのに望ましい。
【００５８】
Ｓ１電極集約配線４３ａ及びＳ２電極集約配線４３ｂは、Ｓ１電極３７ａ及びＳ２電極３７ｂの長手方向に交互に形成されるのが望ましい。ここで、Ｓ１電極集約配線４３ａとＧ１電極垂直集約配線４０ａとの間、及びＳ２電極集約配線４３ｂとＧ２電極垂直集約配線４０ｂとの間には、第１の絶縁膜６の開口部６ａは形成されず、それぞれは十分に絶縁されていることが望ましく、第１の絶縁膜６はその絶縁に必要な膜厚を有することが望ましい。
【００５９】
図５（ｃ）に示すように、Ｓ１電極配線４２ａ、Ｓ２電極配線４２ｂ、Ｓ１電極集約配線４３ａ及びＳ２電極集約配線４３ｂの上には、第２の絶縁膜１６が形成されている。第２の絶縁膜１６は、Ｓ１電極配線４２ａ、Ｓ２電極配線４２ｂ、Ｓ１電極集約配線４３ａ及びＳ２電極集約配線４３ｂの一部を露出する開口部１６ａ（図５（ｃ）の斜線部）を有する。開口部１６ａは、Ｓ１電極集約配線４３ａ及びＳ２電極集約配線４３ｂのみを露出してもよいが、Ｓ１電極配線４２ａ及びＳ２電極配線４２ｂの一部をも露出し、これらの上層にこれらと接続する配線層を形成することによって、Ｓ１電極配線４２ａ及びＳ２電極配線４２ｂの配線抵抗をより低減できる。Ｓ１電極配線４２ａ及びＳ２電極配線４２ｂを露出する開口部１６ａの長さは、Ｓ１電極配線３８ａ及びＳ２電極配線３８ｂの長手方向の長さの２分の１以下であることが好ましい。但し、Ｓ１電極パッド５１ａ及びＳ２電極パッド５１ｂの直下においては、Ｓ１電極配線４２ａ及びＳ２電極配線４２ｂを露出する開口部１６ａの長さがＳ１電極配線３８ａ及びＳ２電極配線３８ｂの長手方向の長さの２分の１以下とならなくてもよい。具体的に、各電極パッドの大きさが各セルの大きさよりも十分に大きい場合、Ｓ１電極パッド５１ａの下において、Ｓ２電極配線３７ｂを露出する開口部１６ａを形成せず、Ｓ１電極配線３７ａの全てを露出する開口部１６ａを形成することが望ましい。また、Ｓ２電極パッド５１ｂの下において、Ｓ１電極配線３７ａを露出する開口部１６ａを形成せず、Ｓ２電極配線３７ｂの全てを露出する開口部１６ａを形成することが望ましい。
【００６０】
図５（ｄ）に示すように、第２の絶縁膜１６の上におけるＳ１電極集約配線４３ａ及びＳ２電極集約配線４３ｂの上には、それぞれＳ１電極上層配線５０ａ及びＳ２電極上層配線５０ｂが形成されている。Ｓ１電極上層配線５０ａは、第２の絶縁膜１６の開口部１６ａを介してＳ１電極集約配線４３ａと接続している。同様に、Ｓ２電極上層配線５０ｂは、開口部１６ａを介してＳ２電極集約配線４３ｂと接続している。それらの配線は第１の実施形態のソース電極上層配線等と同一の構成を有し、すなわち、例えばＴｉからなる下層密着層、Ｃｕからなる導電層及びＮｉからなる上層金属層の積層構造を有する。また、第２の絶縁膜１６の上には、Ｓ１電極上層配線５０ａ及びＳ２電極上層配線５０ｂとそれぞれ一体に形成されたＳ１電極パッド５１ａ及びＳ２電極パッド５１ｂが形成されている。すなわち、Ｓ１電極パッド５１ａ及びＳ２電極パッド５１ｂは、Ｓ１電極上層配線５０ａ及びＳ２電極パッド５１ｂと同一の材料からなる。なお、Ｓ１電極パッド５１ａ及びＳ２電極パッド５１ｂは、活性領域の上に位置する。また、Ｇ１電極パッド５２ａ及びＧ２電極パッド５２ｂもＳ１電極パッド５１ａ及びＳ２電極パッド５１ｂと同一の層上に形成されている。ここで、Ｇ１電極パッド５２ａ及びＧ２電極パッド５２ｂは、例えばこれらと最も近接しているＧ１電極垂直集約配線４０ａ及びＧ２電極垂直集約配線４０ｂから引き出された配線等とそれぞれ接続するように形成されている。なお、第１の実施形態と同様に、活性領域の外周部に形成されたＧ１電極平行集約配線４１ａ及びＧ２電極平行集約配線４１ｂの上に、これらとそれぞれ接続するように、Ｇ１電極パッド５２ａ及びＧ２電極パッド５２ｂが形成されても構わない。
【００６１】
Ｓ１電極上層配線５０ａ及びＳ２電極上層配線５０ｂよりも下の層に形成された配線の幅は、トランジスタのユニットの幅に依存しており、自由に大きくすることができないため、配線抵抗を十分に低減できない。しかしながら、それらの上層にユニットの幅に依存しないＳ１電極上層配線５０ａ及びＳ２電極上層配線５０ｂを形成することにより、デバイスの配線抵抗を大幅に低減することができる。また、Ｓ１電極上層配線５０ａ及びＳ２電極上層配線５０ｂとＳ１電極パッド５１ａ及びＳ２電極パッド５１ｂとを同一の層に形成することにより、少ない配線層で低いオン抵抗と十分な最大電流とを得ることができる。さらに、各電極パッドを活性領域の上に形成することにより、デバイスのチップ面積を低減することができる。
【００６２】
本発明の第２の実施形態に係る窒化物半導体装置によると、オン抵抗を低減し、ゲート幅当たりの最大電流が高い、ダブルゲート構造を有する窒化物半導体装置を得ることができる。
【産業上の利用可能性】
【００６３】
本発明に係る窒化物半導体装置は、オン抵抗を低減し、ゲート幅当たりの最大電流が高くでき、特に、活性領域の上に形成された電極パッドを有する窒化物半導体装置等に有用である。
【符号の説明】
【００６４】
１  基板
２  バッファ層
３  窒化物半導体層
４  アンドープＧａＮ層
５  アンドープＡｌＧａＮ層
６  第１の絶縁膜（電極上絶縁膜）
６ａ  （第１の絶縁膜の）開口部
７ａ  ソース電極（第１の電極）
７ｂ  ドレイン電極（第２の電極）
８  ゲート電極
９  ｐ型ＧａＮ層
１０  ゲート電極垂直集約配線（第１のゲート電極集約配線）
１１  ゲート電極平行集約配線
１２ａ  ソース電極配線（第１の電極配線）
１２ｂ  ドレイン電極配線（第２の電極配線）
１３ａ  ソース電極集約配線（第１の電極集約配線）
１３ｂ  ドレイン電極集約配線（第２の電極集約配線）
１４  保護膜
１５  層間絶縁膜
１６  第２の絶縁膜（配線上絶縁膜）
１６ａ（第２の絶縁膜の）開口部
１７  下層密着層
１８  導電層
１９  上層金属層
２０ａ  ソース電極上層配線（第１の電極上層配線）
２０ｂ  ドレイン電極上層配線（第２の電極上層配線）
２１ａ  ソース電極パッド（第１の電極パッド）
２１ｂ  ドレイン電極パッド（第２の電極パッド）
２２  ゲート電極パッド
２３  裏面電極
３７ａ  Ｓ１電極（第１の電極）
３７ｂ  Ｓ２電極（第２の電極）
３８ａ  Ｇ１電極（第１のゲート電極）
３８ｂ  Ｇ２電極（第２のゲート電極）
４０ａ  Ｇ１電極垂直集約配線（第１のゲート電極集約配線）
４０ｂ  Ｇ２電極垂直集約配線（第２のゲート電極集約配線）
４１ａ  Ｇ１電極平行集約配線
４１ｂ  Ｇ２電極平行集約配線
４２ａ  Ｓ１電極配線（第１の電極配線）
４２ｂ  Ｓ２電極配線（第２の電極配線）
４３ａ  Ｓ１電極集約配線（第１の電極集約配線）
４３ｂ  Ｓ２電極集約配線（第２の電極集約配線）
５０ａ  Ｓ１電極上層配線（第１の電極上層配線）
５０ｂ  Ｓ２電極上層配線（第２の電極上層配線）
５１ａ  Ｓ１電極パッド（第１の電極パッド）
５１ｂ  Ｓ２電極パッド（第２の電極パッド）
５２ａ  Ｇ１電極パッド
５２ｂ  Ｇ２電極パッド
【図１】
0005919521.tif 000002
【図２】
0005919521.tif 000003
【図３】
0005919521.tif 000004
【図４】
0005919521.tif 000005
【図５】
0005919521.tif 000006