(57)【特許請求の範囲】
【請求項１】
コンフィギュレーションコマンドを発行するホスト論理部を含むホスト装置と、
電力供給部と、
前記電力供給部に接続される電圧レギュレータ、１つ以上のシグナリング回路、第１群の接続部、前記１つ以上のシグナリング回路に接続される第２群の接続部、及びコネクタ論理部を有する入出力（ＩＯ）コネクタアセンブリであって、
前記コネクタ論理部は、
前記コンフィギュレーションコマンドを受信し、
前記コンフィギュレーションコマンドが第１のプロトコルに対応する場合には、前記第１群の接続部を前記電圧レギュレータに接続し、及び
前記コンフィギュレーションコマンドが第２のプロトコルに対応する場合には、前記第１群の接続部を前記１つ以上のシグナリング回路に接続する、ＩＯコネクタアセンブリと
を有するシステム。
【請求項２】
前記ＩＯコネクタアセンブリが、
ハウジングと、
前記ハウジングの中に配置される前記第１群及び第２群の接続部を含む基板と、
前記基板に結合される半導体パッケージであって、前記電圧レギュレータと、前記１つ以上のシグナリング回路と、前記コネクタ論理部とを含む、半導体パッケージと
を含む、請求項１に記載のシステム。
【請求項３】
前記コネクタ論理部は、前記第１群の接続部を、前記電圧レギュレータ及び前記１つ以上のシグナリング回路のうち少なくとも１つに選択的に接続するマルチプレクサを含む、請求項１に記載のシステム。
【請求項４】
前記第１群の接続部が１つ以上の交換可能な接続部を含む、請求項１に記載のシステム。
【請求項５】
前記第２群の接続部が１つ以上のＩＯ接続部を含む、請求項１に記載のシステム。
【請求項６】
前記ＩＯコネクタアセンブリが前記電圧レギュレータに結合される第３群の接続部を更に含む、請求項１に記載のシステム。
【請求項７】
前記第３群の接続部が１つ以上の電力接続部を含む、請求項６に記載のシステム。
【請求項８】
前記ホスト論理部が、
デバイスと前記ＩＯコネクタアセンブリとの接続を検出し、
該デバイスに関するプロトコル分析を実行し、該プロトコル分析に基づいて前記コンフィギュレーションコマンドが発行される、請求項１に記載のシステム。
【請求項９】
前記プロトコル分析は、電力が前記デバイスに印加されるべきか否かについての判断を含む、請求項８に記載のシステム。
【請求項１０】
前記ホスト装置が前記電圧レギュレータに結合され、前記ホスト論理部が前記プロトコル分析に基づいて前記電圧レギュレータの出力電圧を設定する、請求項８に記載のシステム。
【請求項１１】
電圧レギュレータと、
１つ以上のシグナリング回路と、
第１群の接続部と、
前記１つ以上のシグナリング回路に接続される第２群の接続部と、
コンフィギュレーションコマンドを受信し、前記コンフィギュレーションコマンドが第１のプロトコルに対応する場合には、前記第１群の接続部を前記電圧レギュレータに接続し、及び前記コンフィギュレーションコマンドが第２のプロトコルに対応する場合には、前記第１群の接続部を前記１つ以上のシグナリング回路に接続する論理部と
を有する入出力（ＩＯ）コネクタアセンブリ。
【請求項１２】
ハウジングと、
前記ハウジングの中に配置される前記第１群及び第２群の接続部を含む基板と、
前記基板に結合される半導体パッケージであって、前記電圧レギュレータと、前記１つ以上のシグナリング回路と、前記論理部とを含む半導体パッケージと
を含む請求項１１に記載のＩＯコネクタアセンブリ。
【請求項１３】
前記論理部は、前記第１群の接続部を、前記電圧レギュレータ及び前記１つ以上のシグナリング回路のうち少なくとも１つに選択的に接続するマルチプレクサを含む、請求項１１に記載のＩＯコネクタアセンブリ。
【請求項１４】
前記第１群の接続部が１つ以上の交換可能な接続部を含む、請求項１１に記載のＩＯコネクタアセンブリ。
【請求項１５】
前記第２群の接続部が１つ以上のＩＯ接続部を含む、請求項１１に記載のＩＯコネクタアセンブリ。
【請求項１６】
前記電圧レギュレータに結合される第３群の接続部を更に含む、請求項１１に記載のＩＯコネクタアセンブリ。
【請求項１７】
前記第３群の接続部が１つ以上の電力接続部を含む、請求項１６に記載のＩＯコネクタアセンブリ。
【請求項１８】
コンフィギュレーションコマンドを発行するホスト論理部を含むホスト装置と、
電力供給部と、
前記電力供給部に接続される電圧レギュレータ、１つ以上のシグナリング回路、第１群の接続部、前記１つ以上のシグナリング回路に接続される第２群の接続部、及びコネクタ論理部を有する入出力（ＩＯ）コネクタアセンブリと、
を有するシステムが実行する動作方法であって、
前記コネクタ論理部が、前記コンフィギュレーションコマンドを受信し、前記コンフィギュレーションコマンドが第１のプロトコルに対応する場合には前記第１群の接続部を前記電圧レギュレータに接続し、前記コンフィギュレーションコマンドが第２のプロトコルに対応する場合には、前記第１群の接続部を前記１つ以上のシグナリング回路に接続するステップ
を有する動作方法。
【請求項１９】
前記ホスト装置により、デバイスとＩＯコネクタアセンブリとの接続を検出し、該デバイスに関するプロトコル分析を実行し、該プロトコル分析に基づいて前記ＩＯコネクタアセンブリに対して前記コンフィギュレーションコマンドを発行するステップ
を更に有する、請求項１８に記載の動作方法。
【請求項２０】
請求項１８又は１９に記載の動作方法を前記システムに実行させるコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
実施の形態は一般に入力/出力（I/O）インタフェースに関連する。特に、実施の形態は、シグナリング機能部と電力供給機能部との間で動的に設定変更可能なコンタクトを有するIOコネクタに関連する。
【背景技術】
【０００２】
コンピュータシステムは、キーボード、マウス、カメラ等のような周辺装置とのIO通信を行うために1つ以上のUSB（例えば、2008年11月12日付けUSB実装者フォーラム（USB  Implementers  Forum）によるUSB標準仕様3.0,Rev.1.0によるユニバーサルシリアルバス）ポートを含むかもしれない。一般的なUSBポートの接続部（contact）はシグナリング機能部又は電力供給部の何れかに専用であるかもしれない。従って、その場合のコンピュータシステムは、シグナリング及び電力供給の条件を変えながら異なる周辺装置に接続することについて限られた能力しか有しないことが懸念される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第2010-0041266号明細書
【特許文献２】米国特許出願公開第2004-0235357号明細書
【特許文献３】米国特許第6662301号明細書
【特許文献４】米国特許出願公開第2003-0070103号明細書
【特許文献５】米国特許出願公開第2010-0205463号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一観点による実施の形態の課題は、柔軟に接続を行うための装置、システム、方法及び記憶媒体等を提供することである。
【課題を解決するための手段】
【０００５】
一観点によるシステムは、
コンフィギュレーションコマンドを発行するホスト論理部を含むホスト装置と、
電力供給部と、
前記電力供給部に接続された電圧レギュレータ、１つ以上のシグナリング回路、第１群の接続部、前記１つ以上のシグナリング回路に接続された第２群の接続部、及びコネクタ論理部を有する入出力（ＩＯ）コネクタアセンブリであって、
前記コネクタ論理部は、
コンフィギュレーションコマンドを受信し、
前記コンフィギュレーションコマンドが第１のプロトコルに対応している場合には、前記第１群の接続部を前記電圧レギュレータに接続し、及び
前記コンフィギュレーションコマンドが第２のプロトコルに対応している場合には、前記第１群の接続部を前記１つ以上のシグナリング回路に接続する、ＩＯコネクタアセンブリと
を有するシステムである。
【図面の簡単な説明】
【０００６】
【図１】実施の形態によるIOコネクタアセンブリ及びデバイスの間の接続の一例を示す斜視図。
【図２】実施の形態によるIOコネクタアセンブリ基板の一例を示す拡大斜視図。
【図３Ａ】実施の形態による相互接続可能な接続部の構成例を示すブロック図。
【図３Ｂ】実施の形態による相互接続可能な接続部の構成例を示すブロック図。
【図４】実施の形態により周辺デバイスと通信するIOコネクタアセンブリを構築する方法例を示すフローチャート。
【発明を実施するための形態】
【０００７】
本発明の実施の形態による様々な利点は明細書、特許請求の範囲及び図面を参照することで当業者にとって更に明らかになる。
【０００８】
実施の形態は入出力（IO）コネクタアセンブリを含み、IOコネクタアセンブリは、電圧レギュレータと、1つ以上のシグナリング回路と、第1群の接続部と、1つ以上のシグナリング回路に接続された第2群の接続部と、コンフィギュレーションコマンドを受信する論理部とを有する。論理部は、コンフィギュレーションコマンドが第1のプロトコルに対応している場合には、第1群の接続部を電圧レギュレータに接続するように形成されてもよい。コンフィギュレーションコマンドが第2のプロトコルに対応している場合には、論理部は、第1群の接続部を1つ以上のシグナリング回路に接続することが可能である。
【０００９】
実施の形態は、コンフィギュレーションコマンドを発行するホスト論理部を備えたホスト装置と、電力供給部と、IOコネクタアセンブリとを有するシステムを含んでもよい。IOコネクタアセンブリは、電力供給部に接続された電圧レギュレータ、1つ以上のシグナリング回路、第1群の接続部、前記1つ以上のシグナリング回路に接続された第2群の接続部、及びコンフィギュレーションコマンドを受信するコネクタ論理部を含むことが可能である。コネクタ論理部は、前記コンフィギュレーションコマンドが第1のプロトコルに対応している場合には、前記第1群の接続部を前記電圧レギュレータに接続するように形成されてもよい。前記コンフィギュレーションコマンドが第2のプロトコルに対応している場合には、コネクタ論理部は、前記第1群の接続部を前記1つ以上のシグナリング回路に接続することが可能である。
【００１０】
他の実施の形態はコンピュータが実行する方法を含み、該方法において、入出力（IO）コネクタアセンブリに対してコンフィギュレーションコマンドが発行される。前記コンフィギュレーションコマンドが第1のプロトコルに対応している場合には、前記IOコネクタアセンブリの第１群の接続部が、前記IOコネクタアセンブリの電圧レギュレータに接続されてもよい。本方法は、前記コンフィギュレーションコマンドが第２のプロトコルに対応している場合には、前記第１群の接続部を、前記IOコネクタアセンブリの１つ以上のシグナリング回路に接続することを行う。
【００１１】
更に、実施の形態はコンピュータにより読み取ることが可能な記憶媒体を含み、該記憶媒体は、プロセッサにより実行される場合に、コンピュータに方法を実行させる命令群を有し、前記方法は、デバイスとＩＯコネクタアセンブリとの接続を検出するステップと、該デバイスに関するプロトコル分析を実行するステップとを有する。命令群は、該プロトコル分析に基づいて前記ＩＯコネクタアセンブリに対してコンフィギュレーションコマンドを発行することを、コンピュータに実行させることも可能である。
【００１２】
図1を参照すると、コネクタアセンブリ10とコネクタアセンブリ10に結合するように形成されたケーブル12を有する周辺装置（図示せず）との間の有線接続が示されている。結合手段（例えば、鍵形状）及び前提としているシグナリングプロトコルは、例えば、USB技術、ディスプレイポート技術（DisplayPort:DP、例えば、ベサ（Video  Electronics  Standards  Association）による2011年1月の内蔵ディスプレイポート規格（Embedded  DisplayPort  Standard：eDP）バージョン1.3）、サンダーボルト技術（Thunderbolt、例えば、サンダーボルトTM技術（ThunderboltTM  Technology；インテルコーポレーション（登録商標）による2011年のトランスフォーメーションPC  I/O）、ペリフェラル要素相互接続エクスプレス（Peripheral  Components  Interconnect  Express：PCI-e）（例えば、PCIスペシャルインタレストグループ技術（PCI  Special  Interest  Group）によるPCI  Express  x16グラフィクス150W-ATX標準仕様1.0）等に従っていてもよい。結合手段（mating  arrangement）は上記のプロトコルの2つ以上に対応しているユニバーサルコネクタ技術に従っていてもよい。
【００１３】
図示の例では、コネクタアセンブリ10はハウジング14と基板（例えば、インターポーザ）16とをハウジング14内に配置された接続部18と共に有している。コネクタアセンブリ10は、基板16に搭載されたトランシーバ論理半導体パッケージ20を含んでいてもよい。以下において詳細に説明されるように、ケーブル12に関連するデバイス（又は装置又は機器）のシグナリング及び/又は電力の条件に依存して、半導体パッケージ20に存在する1つ以上のシグナリング回路又は電圧レギュレータ（voltage  regulator：VR）のうちの何れかに選択的に接続されてよいという意味において、1つ以上の接続部18は「交換可能（interchangeable）」であってよい。
【００１４】
図2はコネクタアセンブリ10（図1）の部分拡大図を示し、接続部18は、いくつものIO接続部22と、電力接続部24と、いくつものグランド接続部22とを、それらが基板16に結合された状態で含んでいる。図示の例において、IO接続部22は基板16の上面に搭載され、電力接続部24は基板16の底面に搭載されているが、接続部22、24、26の位置及び配置は状況に応じて異ならせることが可能である。上述したように、半導体パッケージ20は、必要に応じて接続部22、24、26に選択的に接続されてよいVR及び1つ以上のシグナリング回路を含んでいてもよい。
【００１５】
図3Aを参照すると、回路板30が示されており、図示の回路板30は、IOコネクタアセンブリ32、電力供給部34及びホストデバイス36を含む。回路板30はコンピュータシステムのマザーボードとすることが可能であり、コンピュータシステムは、例えば、パーソナルディジタルアシスタント（PDA）、モバイルインターネットデバイス（MID）、ワイヤレススマートフォン、メディアプレーヤ、画像処理装置、スマートタブレット、デスクトップパーソナルコンピュータ（PC）、サーバ等又はそれらの任意の組み合わせであってもよい。更に、ホストデバイス36は、様々なコンピュータ関連処理を可能にする論理命令を実行することが可能なプロセッサ及び/又はプラットフォームコントローラハブ（PCH）等のようなチップセット部品を含んでいてもよい。回路板30は、システムメモリ、集積メモリコントローラ、ネットワークコントローラ、グラフィックプロセッサ/カード等のような他の要素を含むことも可能であり、これらの要素の各々はIOコネクタアセンブリ32を介して通信するように形成されてもよい。図示の例において、IOコネクタアセンブリ32は、電圧レギュレータ（VR）44及び1つ以上のシグナリング回路（又は通信回路又は送受信回路）46を有するオンコネクタ論理部（on-connector  logic）42を含む。VR44はIOコネクタアセンブリ32に給電するだけでなくIOコネクタアセンブリ32に結合されている周辺装置（図示せず）にも給電するために使用されてよく、シグナリング回路46はIOコネクタアセンブリ32と周辺装置との間でデータ転送を可能にする。
【００１６】
IOコネクタアセンブリ32は、交換可能な接続部として指定される第1群の接続部38を含むことが可能である。例えば、第1群の接続部38は上述した1つ以上のIO接続部22（図2）だけでなく電力接続部24も含んでよい。一方、第2群の接続部40は、1つ以上のIO接続部22（図2）に制限され、図示の例ではシグナリング回路46との固定された（不変の）接続を有する。従って第2群の接続部40は専用のIO接続部と考えてもよい。図示のオンコネクタ論理部42は、VR44、シグナリング回路46、第1群の接続部38、及びホストデバイス36に結合されたマルチプレクサ48を含む。周辺装置とIOコネクタアセンブリ32との接続が検出されると、ホストデバイス36は、例えば電力が周辺装置に印加されるべきか否かを判断するために、周辺装置に関するプロトコル分析を実行してもよい。プロトコル分析は、接続の位置、構成、用途等のような他の事項を特定することも可能である。
【００１７】
例えば、第1群の接続部38が周辺装置に電力を供給するために使用される第1のプロトコルと、第1群の接続部38が周辺装置と通信するために使用される第2のプロトコルとを、IOコネクタアセンブリ32は利用又はサポートすることが可能である。従ってホストデバイス36はオンコネクタ論理祖部42に対してコンフィギュレーションコマンドを発行し、コンフィギュレーションコマンドが第1のプロトコルに対応していた場合、マルチプレクサ48は第1群の接続部38をVR44に接続する。一方、コンフィギュレーションコマンドが第2のプロトコルに対応していた場合、マルチプレクサ48は第1群の接続部38をシグナリング回路46に接続してもよい。図示のホストデバイス36はプロトコル分析に基づいてVR44の出力電圧を設定してもよい。第1群の接続部38がシグナリング回路46に接続される場合（例えば、第2のプロトコルが使用される場合）、VR44の出力電圧は、緩和された電力分配条件に起因して低レベルに設定されてもよい。実際、VR44は更に電力を節約し及び/又はバッテリ寿命を延ばすために、場合によっては電力供給を遮断されてもよい。
【００１８】
図3Bは代替的な実施形態を示し、回路50はIOコネクタアセンブリ52を、第1群の接続部54、第2群の接続部56及び第3群の接続部58と共に含んでいる。図示の例では、第2群の接続部58は1つ以上のシグナリング回路60との固定された（不変の）接続を有し、第3群の接続部58はVR62との固定された（不変の）接続を有する。従って第2群の接続部56は専用の電力接続部であり、第3群の接続部58は専用の電力接続部と考えられてもよい。一方、第1群の接続部54はマルチプレクサ64に接続され、マルチプレクサ64は、ホストデバイス66からのコンフィギュレーションコマンドに基づいてVR62又はシグナリング回路60のうちの何れかに第1群の接続部54を選択的に接続することが可能である。ホストデバイス66は、図示の例では電力供給部68に接続されているVR62の出力電圧を設定してもよい。
【００１９】
図4は上述したコネクタアセンブリ32（図3A）又はコネクタアセンブリ52（図3B）のようなIOコネクタアセンブリが周辺装置と通信するための方法70を示す。本方法は一群の論理命令として実施されてもよく、一群の論理命令は、マシン又はコンピュータにより読み取られることが可能な記憶媒体（例えばランダムアクセスメモリ（RAM）、リードオンリメモリ（ROM）、プログラマブルROM（PROM）、フラッシュメモリ等）や、設定可能な論理部（例えば、プログラマブル論理アレイ（PLA）、フィールドプログラマブルゲートアレイ（FPGA）、複合プログラマル部論理装置（CPLD））や、一定（不変）機能の論理ハードウェア（特定用途向け集積回路（ASIC）、CMOS、トランジスタ-トランジスタ論理（TTL）技術等のような回路技術を利用する）、又はそれらの任意の組み合わせ等において保存されてもよい。例えば、方法70に示されている処理を実行するためのコンピュータプログラムコードは1つ以上のプログラミング言語のうちの任意の組み合わせで書かれていてもよく、例えば、C++等のようなオブジェクト指向プログラミング言語や、「C」プログラミング言語或いは同様なプログラミング言語のような通常の手続プログラミング言語等により書かれていてもよい。更に、方法70は上記の任意の回路技術を用いて実施されてもよい。
【００２０】
処理ブロック72では、ホストデバイスが周辺デバイス（周辺装置）とIOコネクタアセンブリと間の接続を検出する。上述したように、ホストデバイスはプロセッサ及び/又はPCHのようなチップセット要素を含んでもよく、周辺デバイスの検出はIOコネクタアセンブリの1つ以上のシグナリング回路により実行されてもよい。更に、周辺デバイスは、例えば、キーボード、マウス、カメラ、PDA、MID、ワイヤレススマートフォン、メディアプレーヤ、画像処理装置、スマートタブレット、フラッシュドライブ、外部ハードドライブ等又はそれらの任意の組み合わせを含むことが可能である。図示のブロック74では、周辺デバイスに関するプロトコル分析を実行する。プロトコル分析は、例えば、電力が周辺デバイスに印加されるべきか否かを判断すること、周辺デバイスに関する接続の位置、配置及び/又は用途等を特定することを含んでもよい。ブロック76では、IOコネクタアセンブリに対してコンフィギュレーションコマンドが発行され、コンフィギュレーションコマンドは何れのプロトコルが周辺デバイスにより使用されているかを示すことが可能である。一例として、ホストデバイスは、USB、ディスプレイポート、HDMI（登録商標）、サンダーボルト、PCI-e等のようなプロトコル同士を区別することが可能であるが、これらに限定されない。ブロック76は、プロトコル分析の結果に基づいてIOコネクタアセンブリに存在するVRの出力電圧を設定することを含んでもよい。
【００２１】
ブロック78においてコンフィギュレーションコマンドを受信したことに応答して、ブロック80において何れのプロトコルが使用されているかをIOコネクタアセンブリが判別してもよい。図示の例では、システムは2つのプロトコルを区別しているが、状況に応じて、より多数のプロトコルが使用されてもよい。コンフィギュレーションコマンドが第1のプロトコルに対応していると判断された場合、ブロック82において、IOコネクタアセンブリの1つ以上の交換可能な接続部が接続されてよい。すなわち、上記の例においてブロック82は交換可能な接続部をIOコネクタアセンブリのVRに接続することを含んでもよい。一方、コンフィギュレーションコマンドが第2のプロトコルに対応していると判断された場合、図示のブロック84において、交換可能な接続部を第2のプロトコルに従って接続する。すなわち、ブロック84は交換可能な接続部をIOコネクタアセンブリの1つ以上のシグナリング回路に接続することを含んでもよい。
【００２２】
従って、専用の電力供給部又はシグナリング回路のうちの何れかにIOコネクタアセンブリの接続部を選択的に接続することにより、本願で説明される技術は、要求に応じてIOシグナリングアーキテクチャに帯域幅を追加することが可能である。交換可能な接続部を利用することは、真にユニバーサルなIOコネクタ、プラットフォームの小型化及び更なるスケーラブルなアーキテクチャを実施できるようにする。更に、周辺デバイスが各自自身の電源を有し及びホストプラットフォームから電力を要しない状況を動的に確認することで、改善された電力管理を行うことが可能になる。
【００２３】
本発明の実施の形態は、全てのタイプの半導体集積回路（IC）チップと共に使用可能である。これらのICチップの具体例は、例えば、プロセッサ、コントローラ、チップセット要素、プログラマブル論理アレイ（PLA）、メモリチップ、ネットワークチップ、システムオンチップ（SoC）、SSD/NANDコントローラASIC等であるが、これらに限定されない。更に、図中、信号導通ラインが線又はラインで表現されている。より多い種類の信号経路を区別するために幾つかは異なっていてもよいし、多数の信号成分経路を指定するために番号ラベルを有していてもよいし、及び/又は主要な情報が流れる向きを示すために1つ以上の端部に矢印を付けててもよい。しかしながらそれは限定の仕方として解釈されるべきではない。むしろ、そのような付加的な詳細情報は回路の理解を促すように1つ以上の実施形態に関して使用されてよい。付加的な情報を有しているか否かによらず、表現されている任意の信号ラインは、実際には複数の方向に流れる1つ以上の信号を有し、適切な何らかのタイプの信号形式（例えば、差動対で実施されるディジタル又はアナログ伝送路、光ファイバ伝送路、及び/又はシングルエンド伝送路等）により実施されてもよい。
【００２４】
具体的なサイズ/モデル/値/範囲が使用されているが、本発明の実施の形態はそれらに限定されない。時を経て製造技術（例えば、フォトリソグラフィ技術）が成熟するにつれて、より小さな装置を製造できるようになることが予想される。更に、ICチップ及びその他の要素に対する周知の電源/グランド接続等は、図示及び説明の簡明化の観点からは図示されていてもいなくてもよく、本発明の実施の形態に関する所定の特徴を曖昧にしないように配慮されている。更に、本発明の実施形態を曖昧にしないように装置又はシステムはブロック図形式で示され、そのようなブロック図形式に関する詳細な事項は実施形態が使用されるプラットフォームに大きく依存し、すなわちそのような詳細な事項は当業者によく知られている。本発明の具体的な実施形態を説明するために具体的な詳細（例えば、回路）が説明されているが、本発明の実施形態はそのような具体的な詳細によらず又は変形させながら実施されてもよいことは、当業者にとって明らかであろう。従って本説明は限定ではなく例示として解釈されるべきである。
【００２５】
「結合される（coupled）」という用語は、対象の複数の要素同士の間の直接的又は間接的な如何なるタイプの関係をも示すように使用されており、電気的な接続、機械的な接続、流体による接続、光学的な接続、電磁的な接続、電気力学的な接続又はその他の形式による接続に対して使用されてよい。更に、「第1」、「第2」等の用語は本願において説明を促すためにのみ使用されているに過ぎず、特に断りのない限り、特定の時間的又は時系列的な意味を担ってはいない。
【００２６】
本発明の実施形態に関する広範囲に及ぶ内容が様々な形式で実現可能であることを、当業者は上記の説明から認めるであろう。従って本発明の実施形態は特定の具体例に関して説明されてきたが、本願の明細書、特許請求の範囲及び図面を参照することにより他の変形例も当業者に明らかになるので、本発明の実施形態の真の範囲は説明された例に限定されるべきではない。
【図１】
0005859663.tif 000002
【図２】
0005859663.tif 000003
【図３Ａ】
0005859663.tif 000004
【図３Ｂ】
0005859663.tif 000005
【図４】
0005859663.tif 000006