(57)【特許請求の範囲】
【請求項１】
電源の電圧状況を検出する方法であって、
電源の第１の状況に関連する第１の電圧を前記電源が有することに応答して、沈降状態と開放状態との間で状態を変化させるように、前記電源に通信可能に結合される容量性要素を構成することであって、前記容量性要素が、固定プレートに対して位置を変化させる可動プレートを含み、前記可動プレート又は前記固定プレートの表面に配置される隔離層を有し、前記可動プレートが、前記沈降状態で第１の位置にあり、前記開放状態で第２の位置にあり、前記第１の位置が前記第２の位置よりも前記固定プレートに対して近い、前記容量性要素を構成することと、
前記容量性要素の前記状態の変化から生成される電圧スパイクを検出するために、検出器を前記容量性要素と通信状態に配置することと、
を含み、
前記電源が前記第１の状況にあることを示すために前記検出器が前記電圧スパイクに応答して信号を生成する、方法。
【請求項２】
請求項１に記載の方法であって、
前記第１の状況が過電圧状況であり、前記電源が前記第１の電圧を有することに応答して、前記容量性要素が前記沈降状態にあるように構成される、方法。
【請求項３】
請求項２に記載の方法であって、
前記電源の電圧が所望の電圧範囲内にあるときに、前記容量性要素が前記開放状態にあるように構成される、方法。
【請求項４】
請求項１に記載の方法であって、
前記第１の状況が不足電圧状況であり、前記電源が前記第１の電圧を有することに応答して、前記容量性要素が前記開放状態にあるように構成される、方法。
【請求項５】
請求項４に記載の方法であって、
前記電源の電圧が所望の電圧範囲内にあるときに、前記容量性要素が前記沈降状態にあるように構成される、方法。
【請求項６】
請求項１に記載の方法であって、
前記電源が、複数のセルを有するバッテリパック、１つ又は複数のスーパーキャパシタ、又は１つ又は複数の燃料セル、の少なくとも１つを含む、方法。
【請求項７】
請求項１に記載の方法であって、
前記容量性要素が、チューニング可能なマイクロエレクトロメカニカルシステム（ＭＥＭＳ）キャパシタを含む、方法。
【請求項８】
電源の電圧状況を検出するための電源監視装置であって、
前記電源に通信可能に結合される容量性要素であって、固定プレートに対して位置を変化させる可動プレートを含み、そして、前記可動プレート又は前記固定プレートの表面に配置される隔離層を有し、前記電源が前記電源の第１の状況に関連する第１の電圧を有することに応答して、沈降状態と開放状態との間で状態を変化させるように構成され、前記可動プレートが、前記沈降状態で第１の位置にあり、前記開放状態で第２の位置にあり、前記第１の位置が前記第２の位置よりも前記固定プレートに対して近い、前記容量性要素と、
前記容量性要素の前記状態変化から生成される電圧スパイクを検出するために、前記容量性要素に通信可能に結合される検出器と、
前記電源が前記第１の状況にあることを示すために前記電圧スパイクに応答して信号を生成する信号生成器と、
を含む、電源監視装置。
【請求項９】
請求項８に記載の電源監視装置であって、
前記第１の状況が過電圧状態であり、前記電源が前記第１の電圧を有することに応答して、前記容量性要素が前記沈降状態にあるように構成される、電源監視装置。
【請求項１０】
請求項９に記載の電源監視装置であって、
前記電源の電圧が所定の電圧範囲にあるときに、前記容量性要素が前記開放状態にあるように構成される、電源監視装置。
【請求項１１】
請求項８に記載の電源監視装置であって、
前記第１の状況が不足電圧状態であり、前記電源が前記第１の電圧を有することに応答して、前記容量性要素が前記開放状態にあるように構成される、電源監視装置。
【請求項１２】
請求項１１に記載の電源監視装置であって、
前記電源の電圧が所定の電圧範囲にあるときに、前記容量性要素が前記沈降状態にあるように構成される、電源監視装置。
【請求項１３】
請求項８に記載の電源監視装置であって、
前記容量性要素が、チューニング可能なマイクロエレクトロメカニカルシステムキャパシタを含む、電源監視装置。
【請求項１４】
電源の電圧状況を検出する電源監視装置であって、
前記電源が無故障状況にあるとき、第１の固定プレートから第１の距離だけ分離されるべき第１の可動プレートを有する、前記電源に通信可能に結合される第１のキャパシタであって、前記電源の過電圧状況に応答して、前記第１の可動プレートが、前記第１の固定プレートの第１の隔離層の上に沈降する、前記第１のキャパシタと、
前記第１の可動プレートが前記第１の固定プレートの前記隔離層の上に沈降することを検出することに応答して第１の故障信号を生成するように、前記第１のキャパシタに通信可能に結合される第１の検出器回路と、
前記電源が無故障状況にあるとき、第２の固定プレートの隔離層に係合する第２の可動プレートを有する、前記電源に通信可能に結合される第２のキャパシタであって、前記電源の不足電圧状況に応答して、前記第２の可動プレートが前記第２の固定プレートの前記隔離層から係合解除する、前記第２のキャパシタと、
前記第２の可動プレートが前記第２の固定プレートから係合解除することを検出することに応答して第２の故障信号を生成するように、前記第２のキャパシタに通信可能に結合される第２の検出器回路と、
を含む、電源監視装置。
【請求項１５】
請求項１４に記載の電源監視装置であって、
前記第１の可動プレートが、前記過電圧状況からの復帰に応答して前記第１の固定プレートの前記隔離層から係合解除するように構成される、電源監視装置。
【請求項１６】
請求項１５に記載の電源監視装置であって、
前記過電圧状態からの復帰が、前記電源の電圧がヒステリシス電圧に到達することを含む、電源監視装置。
【請求項１７】
請求項１４に記載の電源監視装置であって、
前記第２の可動プレートが、前記不足電圧状況からの復帰に応答して前記第２の固定プレートの前記隔離層に係合するように構成される、電源監視装置。
【請求項１８】
請求項１７に記載の電源監視装置であって、
前記不足電圧状態からの復帰が、前記電源の電圧がヒステリシス電圧に到達することを含む、電源監視装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は全般的に電力監視に関し、より特定的には、電源の電圧状況を検出するための方法及び装置に関する。
【背景技術】
【０００２】
電子デバイスは、しばしば、電源の状態を監視するために１つ又は複数の監視装置を使用する。電源には、例えば、１つ又は複数のリチウムイオンバッテリ、１つ又は複数のニッケル水素（ＮｉＭＨ）バッテリ、スーパーキャパシタ、燃料セル等が含まれる。監視装置は、電源が所望の又は正常な動作電圧範囲内又は範囲外で動作する時点を判定することが可能である。所望の電圧範囲外で動作する例示的な事象には、電源が過電圧状況、不足電圧状況、及び／又は所定の電圧閾値より上又は下で動作することが含まれる。
【発明の概要】
【０００３】
本明細書で説明される例示の方法、装置、システム、及び／又は製品は、電源の１つ又は複数の状況を検出することが可能である。本明細書で説明される方法及び装置により検出されるべき例示の状況は、通常動作状況、及び過電圧状況、不足電圧状況、及び／又は所定の範囲外の任意の電圧状況などの、所望の電圧範囲外の状況を含む。このような状況を検出するために、本明細書で説明される例示の方法は例示のキャパシタを監視されるべき電源に通信可能に結合することを含む。例示の方法の例示のキャパシタは、電源が第１の状況に関連する電圧を有することに応答して状態を変化させるように構成される。キャパシタの状態変化は第１の状況を示す信号を生成させる。
【図面の簡単な説明】
【０００４】
例示の実施形態を添付図面を参照して説明する。
【０００５】
【図１】本明細書で説明される例示の方法及び装置に従って、過電圧状況及びそこからの復帰について電源を監視するように構成される例示のキャパシタを含む例示の電源監視装置の概略図である。
【０００６】
【図２】本明細書で説明される例示の方法及び装置に従って、不足電圧状況及びそこからの復帰について電源を監視するように構成される例示のキャパシタを含む例示の電源監視装置の概略図である。
【０００７】
【図３】図１及び図２の例示のキャパシタの断面図である。
【０００８】
【図４】バッテリ電圧の関数としての、図１、図２、及び／又は図３の例示のキャパシタのプレート間のギャップ距離のグラフである。
【０００９】
【図５】図１の例示の電源監視装置を実装するための、機械可読命令を用いて実装されうる、例示のプロセスを表すフローチャートである。
【００１０】
【図６】図２の例示の電源監視装置を実装するための、機械可読命令を用いて実装されうる、例示のプロセスを表すフローチャートである。
【００１１】
【図７】図１及び図２の例示の電源の過電圧状況及び不足電圧状況の両方を検出するように例示の回路に実装される図１の例示の電源監視装置及び図２の例示の電源監視装置の概略図である。
【００１２】
【図８】図１、図２、及び図３の例示の電源監視装置を実装するために、図５及び／又は図６の機械可読命令等を実行しうる例示のコンピュータのブロック図である。
【発明を実施するための形態】
【００１３】
本明細書で説明される例示の方法及び装置は、電源が例えば、過電圧状況、不足電圧状況、又は所定の範囲外であると判定される任意の電圧状況等の故障状況で動作する時点を検出することが可能である。過電圧状況とは、電源が適正に動作するとみなされる電圧範囲の上限を上回る電圧を電源が有することを指す。不足電圧状況とは、電源が適正に動作するとみなされる電圧範囲の下限を下回る電圧を電源が有することを指す。電源が適正に動作するとみなされる電圧範囲は、本明細書では所望の電圧範囲と称することもある。所望の電圧範囲は、例えば、電源の製造者、又は電源が実装される回路又はデバイスの設計者によって定義されうる。過電圧状況を定義する所望の電圧範囲の上限は、本明細書では過電圧閾値と称することもある。不足電圧状況を定義する所望の電圧範囲の下限は、本明細書では不足電圧閾値と称することもある。
【００１４】
全般的に、本明細書で説明される例示の方法及び装置は、監視される電源が故障状況で動作する時点を検出するためにチューニング可能なＭＥＭＳ（マイクロエレクトロメカニカルシステム）キャパシタを使用する。後で詳しく説明するように、本明細書で説明される例示のＭＥＭＳキャパシタは、監視される電源内のそれぞれ過電圧状況又は不足電圧状況に応答して、復帰可能な方式で沈降（collapse）及び／又は開放（open）するように、チューニングされる。また、本明細書で説明される例示のＭＥＭＳキャパシタは、電源がそれぞれ過電圧状況又は不足電圧状況から復帰することに応答して、再び開放又は再び閉鎖するようにチューニングされる。本明細書で説明される例示のＭＥＭＳキャパシタの、沈降、開放、再開放、及び再閉鎖は、監視される電源の動作状況を示す１つ又は複数の信号を生成する。これらの信号は、例えば、電源、及び／又は電源に関連する（例えば、電力供給を受ける）回路要素及びデバイスを保護する等の様々な方式に使用されうる。
【００１５】
マイクロワット規模で電力を消費するＣＭＯＳ（相補型金属酸化物半導体）デバイスを用いる監視装置のような以前の電源監視システムと比較すると、本明細書で説明される例示の方法及び装置は、（１つ又は複数のキャパシタの漏れに限定される）ゼロ電流消費を提供しうる。また、本明細書で説明される例示の電源監視装置は、例えば、ＣＭＯＳ回路要素を用いる監視装置等の以前の監視装置に比べて、より高い電圧に耐えうる。より高い電圧ブレークダウンレベルで電源を監視するこの機能は、例えば、数百のセルが直列に使用されるハイブリッド電気自動車で用いられるマルチセルバッテリパックで、特に有利である。更に、本明細書で説明される例示のＭＥＭＳキャパシタは、付加的な電力を消費することなく、電源監視装置に対してヒステリシスを提供する。これに比べて、ＣＭＯＳ回路要素を用いるような以前のシステムは、付加的な電力を消費する付加的なヒステリシス回路要素を必要とする。開示例の付加的又は代替的な利点及び便益は、図１〜図５、及び対応する本明細書の説明から明らかになる。
【００１６】
図１は、過電圧状況及びそこからの復帰について、例示の電源１０２を監視するように構成される例示の電源監視装置１００の概略図である。図２は、不足電圧状況及びそこからの復帰について、例示の電源１０２を監視するように構成される例示の電源監視装置２００の概略図である。以下で詳しく説明するように、図１の例示の電源監視装置１００及び図２の例示の電源監視装置２００は、電源１０２に関連する所望の電圧範囲全体を監視するように、共に用いられうる。図１及び図２に示す例では、電源１０２はバッテリである。しかしながら、本明細書で説明される例示の方法及び装置は、別のタイプの電源及び２つ以上のバッテリ又はセルを含む電源を監視するために用いることもできる。
【００１７】
図１の例示の電源監視装置１００は、例示の電源１０２の電圧（ＶＣＥＬＬ）が電源１０２のために特定される所望の電圧範囲の過電圧閾値を超える時点を検出するように構成される。図示された例では、所望の電圧範囲は、例示の電源１０２がそれ自体及び関連するデバイス又は回路要素のいずれにも損傷を起こすことなく適正に動作しうる電圧を含むものと定義される。
【００１８】
図１の例示の電源監視装置１００はレジスタ１０６に直列に結合されるチューニング可能なＭＥＭＳキャパシタ１０４を含む。図１の例示の電源監視装置１００はシュミットトリガ１０８及びラッチ１１０も含む。全般的に、キャパシタ１０４、レジスタ１０６、シュミットトリガ１０８、及びラッチ１１０は、協働して、電源１０２の動作状況を示す出力１１２を生成する。
【００１９】
ＶＣＥＬＬの関数として変動するキャパシタンス（ＣＶ）を有する例示のキャパシタ１０４は、電源１０２に通信可能に結合される。図１の例示のキャパシタ１０４は、キャパシタ１０４のプレートが、電源１０２に関連する過電圧閾値をＶＣＥＬＬが超えることに応答して、非破壊的及び復帰可能な方式で沈降するように、チューニング又は構成される。このような沈降を起こすキャパシタ１０４に印加される電圧は、本明細書ではプルイン電圧と称する。例示のキャパシタ１０４を、過電圧閾値に対応するプルイン電圧を有するようにチューニングすることは、後で図３に関連して詳しく説明する。
【００２０】
所望の電圧範囲内での電源１０２の動作の間、キャパシタ１０４のプレートは開放である。従って電源１０２が所望の電圧範囲内で動作しているとき、シュミットトリガ１０８への入力は論理高である。ＶＣＥＬＬが過電圧閾値を超えることに応答して、キャパシタ１０４が沈降すると、シュミットトリガ１０８の入力において、負方向スパイクが生成される。シュミットトリガ１０８は、このスパイクを、クリーンな負方向エッジに変換し、それをラッチ１１０へ出力する。
【００２１】
図１に図示された例では、ラッチ１１０の出力１１２は初期的に論理高に設定される。シュミットトリガ１０８が負方向エッジをラッチ１１０へ送ると、ラッチ１１０がリセットされる。図１に図示された例では、ラッチ１１０のリセットは、出力１１２に、電源１０２の電圧が過電圧閾値を超えたことを示すようにさせる。出力１１２は、電源１０２及び／又は任意の関連する回路要素を損傷誤動作等から保護するために、任意の適切な方式で用いられうる。例えば、出力１１２はディスエーブル信号として電源１０２へ送り返されうる。それに加えて又はその代わりに、出力１１２は、例えば、電源１０２及び／又は電源１０２の動作の影響を受けうる任意の関連する回路要素をディスエーブルすることが可能な、図８に関連して後述する例示のコンピュータ８００のプロセッサ８１２のような、コントローラ又はプロセッサへ送られうる。幾つかの例では、電源１０２をディスエーブルする代わりに電源１０２の動作を制限又は限定するために出力１１２が用いられうる。
【００２２】
過電圧状況の検出に起因して、一定の期間、電源１０２がディスエーブル又は制限される間、ＶＣＥＬＬは低下し、想定外の状況がなければ、最終的に所望の電圧範囲に戻る。即ち、ＶＣＥＬＬが過電圧閾値を下回って低下する。図１の例示のキャパシタ１０４は、過電圧閾値を下回る或る値までＶＣＥＬＬが低下することに応答して、キャパシタ１０４のプレートが（上述の沈降状態から）再び開放するように、チューニングされる。過電圧閾値を下回る値は、電源監視装置１００にヒステリシスを導入するように選択される。この値は、本明細書では、プルアウト電圧と称する。従って、図１の例示の電源監視装置１００のヒステリシスは、キャパシタ１０４のプルイン電圧とキャパシタ１０４のプルアウト電圧との間の差に実質的に等しい。例示のキャパシタ１０４の特定のプルアウト電圧へのチューニングは、後で図３に関連して詳しく説明する。
【００２３】
ＶＣＥＬＬがキャパシタ１０４のプルアウト電圧に到達することに応答して、例示のキャパシタ１０４のプレートが再び開放すると、シュミットトリガ１０８の入力において、正方向スパイクが生成される。シュミットトリガ１０８がそのスパイクをクリーンな正方向エッジに変換し、それをラッチ１１０へ出力する。
【００２４】
過電圧状況に応答してラッチ１１０が事前にリセットされている場合、シュミットトリガ１０８によって生成された正方向エッジに応答して、ラッチ１１０が設定される。例示のラッチ１１０が設定されると、ＶＣＥＬＬが所望の電圧範囲に戻った又は復帰したことを示すように、出力１１２が論理高に戻される。出力１１２は、過電圧状況によって事前にディスエーブル又は制限された電源１０２及び／又は任意の関連する回路要素の動作を起動又は制限解除するために、任意の適切な方式で用いられうる。例えば、出力１１２は、イネーブル信号として電源１０２へ送り返されうる。それに加えて又はその代わりに、出力１１２は、電源１０２及び／又は電源１０２の動作の影響を受けうる任意の関連する回路要素をイネーブル又は制限解除することが可能な、例えば、図８に関連して後述する例示のコンピュータ８００のプロセッサ８１２のような、コントローラ又はプロセッサへ送られうる。
【００２５】
図２の例示の電源監視装置２００は、ＶＣＥＬＬが電源１０２のために特定される所望の電圧範囲の不足電圧閾値を下回って低下する時点を検出するように構成される。以下の説明によって示されるように、図２の例示の電源監視装置２００は、図１の例示の電源監視装置１００とは、類似しているが逆の方式で動作する。
【００２６】
図２の例示の電源監視装置２００はレジスタ２０６に直列に結合されるチューニング可能なＭＥＭＳキャパシタ２０４を含む。また、図２の例示の電源監視装置２００は、シュミットトリガ２０８及びラッチ２１０も含む。全般的に、キャパシタ２０４、レジスタ２０６、シュミットトリガ２０８、及びラッチ２１０が、協働して、電源１０２の動作状況を示す出力２１２を生成する。
【００２７】
ＶＣＥＬＬの関数として変動するキャパシタンス（ＣＶ）を有する例示のキャパシタ２０４は、電源１０２に通信可能に結合される。図２の例示のキャパシタ２０４は、ＶＣＥＬＬが所望の電圧範囲内であるときに、キャパシタ２０４のプレートが（非破壊的及び復帰可能な方式で）沈降されるようにチューニング又は構成される。また、図２の例示のキャパシタ２０４は、電源１０２に関連する不足電圧閾値を下回ってＶＣＥＬＬが低下することに応答して、キャパシタ２０４のプレートが開放するようにチューニングされる。上述のように、キャパシタ２０４に印加され、プレートを開放させる電圧は、本明細書では、プルアウト電圧と称する。例示のキャパシタ２０４を、不足電圧閾値に対応するプルアウト電圧を有するようにチューニングすることは、後で図３に関連して詳しく説明する。
【００２８】
電源１０２の動作が所望の電圧範囲内の間は、キャパシタ１０４のプレートは沈降されるので、電源１０２が所望の電圧範囲内で動作しているとき、シュミットトリガ２０８への入力は論理低である。ＶＣＥＬＬが不足電圧閾値を下回って低下することに応答してキャパシタ２０４が開放すると、シュミットトリガ２０８の入力において正方向スパイクが生成される。シュミットトリガ２０８は、このスパイクをクリーンな正方向エッジに変換し、それをラッチ２１０へ出力する。
【００２９】
図２に示された例では、ラッチ２１０の出力２１２は、初期的に論理低に設定される。シュミットトリガ２０８が正方向エッジをラッチ２１０へ送ると、電源１０２の電圧が不足電圧閾値を下回って低下したことを示すように、ラッチ２１０の出力２１２がトグルされる。出力２１２は、電源１０２及び／又は任意の関連する回路要素を、損傷誤動作等から保護するように、任意の適切な方式で用いられうる。例えば、出力２１２は、ディスエーブル信号として電源１０２に送り返されうる。それに加えて又はその代わりに、出力２１２は、電源１０２及び／又は電源１０２の動作の影響を受けうる任意の関連する回路要素をディスエーブルすることが可能な、例えば図８に関連して後述する例示のコンピュータ８００のプロセッサ８１２のような、コントローラ又はプロセッサへ送られうる。幾つかの例では、電源１０２をディスエーブルする代わりに電源１０２の動作を制限又は限定するために出力２１２が用いられうる。
【００３０】
不足電圧状況の検出に起因して、一定の期間、電源１０２がディスエーブル又は制限される間、ＶＣＥＬＬは上昇し、想定外の状況がなければ、最終的に所望の電圧範囲に戻る。即ち、ＶＣＥＬＬが不足電圧閾値を超える。図２の例示のキャパシタ２０４は、ＶＣＥＬＬが不足電圧閾値を上回る或る値を超えることに応答して、キャパシタ２０４のプレートが（上述の開放状態から）再び沈降するように、チューニングされる。不足電圧閾値を上回る値は、電源監視装置２００へヒステリシスを導入するように選択される。上述のように、その値は、本明細書ではプルイン電圧と称する。従って、図１の例示の電源監視装置２００のヒステリシスは、キャパシタ２０４のプルアウト電圧とキャパシタ２０４のプルイン電圧との間の差に実質的に等しい。例示のキャパシタ２０４を特定のプルイン電圧にチューニングすることは、後で図３に関連して詳しく説明する。
【００３１】
キャパシタ２０４のプルイン電圧にＶＣＥＬＬが到達することに応答して、例示のキャパシタ２０４のプレートが再び沈降すると、シュミットトリガ２０８の入力において、負方向スパイクが生成される。シュミットトリガ２０８は、このスパイクをクリーンな負方向エッジに変換し、それをラッチ２１０へ出力する。
【００３２】
クリーンな負方向エッジは、ＶＣＥＬＬが所望の電圧範囲に戻った又は復帰したことを示すように、ラッチ２１０の出力２１２をトグルする。出力２１２は、不足電圧状況により事前にディスエーブル又は制限された電源１０２及び／又は任意の関連する回路要素の動作を起動又は制限解除するように、任意の適切な方式で用いられうる。例えば、出力２１２は、イネーブル信号として電源１０２に送り返されうる。それに加えて又はその代わりに、出力２１２は、電源１０２及び／又は電源１０２の動作の影響を受けうる任意の回路要素をイネーブル又は制限解除することが可能な、例えば図８に関連して後述する例示のコンピュータ８００のプロセッサ８１２のような、コントローラ又はプロセッサへ送られうる。
【００３３】
シュミットトリガ１０８−ｂ、ラッチ１１０−ｂ、及び出力１１２−ｂの構成を、本明細書では検出器回路と称することもある。この構成は、電源１０２の故障状況及びそこからの復帰を示すために、キャパシタ１０４及び２０４によって生成される電圧スパイクを検出し、対応する出力１１２及び２１２を生成することが可能な任意の適切な回路、デバイス、及び／又は構成によって実装されうる。
【００３４】
本明細書で説明される電源監視装置を実装する例示の方式が、図１及び図２に示されているが、図１及び図２に示される要素、プロセス及び／又はデバイスの１つ又は複数は、任意の他の方法で組合せ、分割、再配置、省略、削除、及び／又は実装されてもよい。また、図１及び図２の例示のキャパシタ１０４、２０４、例示のレジスタ１０６、２０６、例示のシュミットトリガ１０８、２０８、例示のラッチ１１０、２１０、及び／又は、より全般的には例示の電源監視装置１００及び２００は、ハードウェア、ソフトウェア、ファームウェア、及び／又はハードウェア、ソフトウェア、及び／又はファームウェアの任意の組合せによって実装されてもよい。このように、例えば、図１及び図２の、例示のキャパシタ１０４、２０４、例示のレジスタ１０６、２０６、例示のシュミットトリガ１０８、２０８、例示のラッチ１１０、２１０、及び／又は、より全般的には例示の電源監視装置１００及び２００の任意ものは、１つ又は複数の、回路、プログラマブルプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理デバイス（ＰＬＤ）及び／又はフィールドプログラマブル論理デバイス（ＦＰＬＤ）等によって実装されてもよい。添付の装置の請求項のいずれかが純粋にソフトウェア及び／又はファームウェア実装をカバーするように読まれる場合、図１及び図２の少なくとも１つの、例示のキャパシタ１０４、２０４、例示のレジスタ１０６、２０６、例示のシュミットトリガ１０８、２０８、例示のラッチ１１０、２１０、及び／又は、より全般的には、例示の電源監視装置１００及び２００が、それらのソフトウェア及び／又はファームウェアを記憶するメモリ、ＤＶＤ、ＣＤ等のようなコンピュータ可読媒体を含むことを本明細書では明示的に定義される。また更には、図１及び図２の電源監視装置１００及び２００は、図１及び図２に図示されたものに加えて、又はそれらの代わりに１つ又は複数の、要素、プロセス及び／又はデバイスを含んでもよく、且つ／或いは図示された要素、プロセス、及びデバイスのいずれか又は全てを２つ以上含んでもよい。
【００３５】
図３は、図１及び図２の例示のキャパシタ１０４及び２０４を実装することが可能な、キャパシタ３００の断面図である。上述のように、図１及び図２の例示のＭＥＭＳキャパシタ１０４及び２０４は、プルイン電圧及びプルアウト電圧を有するようにチューニングされうる。本明細書で説明される方法及び装置に従って、図１及び図２のキャパシタ１０４及び２０４は、電源１０２の故障状況及びそこからの復帰を示すことが可能なプルイン及びプルアウト電圧を有するようにチューニングされる。
【００３６】
図３の例示のチューニング可能なキャパシタ３００は、可動プレート３０２及び固定プレート３０４を含む。プルイン電圧がキャパシタ３００に印加されることに応答して、可動プレート３０２は、参照番号３０６の矢印が示す方向に、固定プレート３０４に向って移動する。典型的に、プレート３０２及び３０４のそのような沈降は、潜在的にキャパシタ３００に損傷を与え得るため、通常は回避される。しかしながら、本明細書で説明される例示の方法及び装置は、故障状況又はそこからの復帰を示す、それぞれ図１及び図２の出力１１２及び２１２を生成するために、この沈降を利用する。
【００３７】
キャパシタ３００への損傷を防止するために、可動プレート３０２に対向する固定プレート３０４の表面上に隔離層３０８が配置される。その結果、プルイン電圧がキャパシタ３００に印加されることに応答して可動プレート３０２が沈降すると、可動プレート３０２が隔離層３０８へ押し付けられ、それによって短絡回路等を防止する。
【００３８】
キャパシタ３００のプルイン電圧及びプルアウト電圧は、キャパシタの寸法及びアスペクトを構成することによってチューニングされうる。キャパシタ３００のプルイン電圧は、式１により得られ、キャパシタ１０４のプルアウト電圧は式２によって得られる。
式１：ＶＰＵＬＬ−ＩＮ＝ｘ０√（８ｋｘ０／２７εＡ）
式２：ＶＰＵＬＬ−ｏｕｔ＝ｘ０√（２ｋｔＩＳＯ／εＡ）
式１及び式２では、ｘ０は、開放位置の可動プレート３０２と固定プレート３０４との間のギャップを表し、ｔＩＳＯは隔離層３０８の厚みを表し、ｘは可動プレート３０２と固定プレート３０４との間の距離を表し、Ａはプレート３０２及び３０４の面積を表し、εはプレート３０２と３０４との間の誘電率を表し、ｋは可動プレート３０２の厚み及びそれに関連する物質定数（ヤング率及びポアソン比による）によって決まる可動プレート３０２のバネ定数を表す。図３に示すように、ｘ’は固定プレート３０４からの可動プレート３０２の変移を表し、ｘ＾は、正のｘ方向を示す。図示された例において、ｔＩＳＯは、ｘ０よりも顕著に小さい。
【００３９】
プルイン及びプルアウト電圧のための上述の式は、それぞれが独立して制御されうることを示している。例えば、プルイン電圧は、ｘ０を設定又は調整することによってチューニングされ、一方、プルアウト電圧は、ｔＩＳ０を設定又は調整することによってチューニングされうる。従って、キャパシタ１０４のためのプルイン及びプルアウト電圧を構成するものが、対応する電源監視装置１００又は２００のヒステリシスを制御しうる。上述のように、ヒステリシスはキャパシタ１０４のプルイン電圧とプルアウト電圧との間の差によって定義される。
【００４０】
例えば、電源１０２が、図１の例示のキャパシタ１０４によって検出されるような過電圧状況から復帰すると、例示のキャパシタ１０４は（過電圧状況に応答して沈降した後）そのプルイン電圧が対応する過電圧閾値を下回ってＶＣＥＬＬが低下した後直ちに再び開放することはない。むしろ、図１の例示のキャパシタ１０４は、例示の電源監視装置１００のためのヒステリシスの望ましい量に対応する或る量分プルイン電圧よりも低いプルアウト電圧を有するようにチューニングされる。その結果、例示のキャパシタ１０４は再開放することなく、従って、ヒステリシスによって定義される量分ＶＣＥＬＬが所望の電圧範囲内になるまで、出力１１２上に復帰信号を生成する。これに類似するが、逆の構成が、図２の例示の電源２００及びその例示のキャパシタ２０４に適用されうる。
【００４１】
図４は、ＶＣＥＬＬの関数としての、図１、図２、及び／又は図３の例示のキャパシタ１０４、２０４、３００のプレート３０２と３０４との間のギャップ距離（ｘ）のグラフ４００である。グラフ４００は、過電圧状況について電源１０２を監視するように構成される図１の例示のキャパシタ１０４に対応する第１のグラフ４０２、及び不足電圧状況について電源１０２を監視するように構成される図２の例示のキャパシタに対応する第２のグラフ４０４を含む。第１及び第２のグラフ４０２及び４０４は、図１の例示のキャパシタ１０４と図２の例示のキャパシタ２０４との間の例示の関係性を示すように図４では縦に並べられる。しかしながら、幾つかの例では、キャパシタ１０４と２０４との間でこれに代わる関係性及び／又は構成を含んでも良い。例えば、第１のグラフ４０２に示されるプルアウト電圧が、第２のグラフ４０４に示されるプルイン電圧より低い電圧であってもよい。即ち、第１及び第２のグラフ４０２及び４０４が、キャパシタ１０４及び２０４の開放状態及び沈降状態等の状態変化に対応する部分で重なってもよい。
【００４２】
図１の過電圧キャパシタ１０４に対応する第１のグラフ４０２については、所望の電圧範囲に存在した後でＶＣＥＬＬがプルイン電圧を超えるときに、ｘは、ほぼゼロ（隔離層３０８の厚みによって制限される）まで低減される。第１のグラフ４０２に示されるように、図１のキャパシタ１０４のプルアウト電圧は、電源１０２のための所望の電圧範囲の上限に対応する。過電圧状況から復帰すると、プルアウト電圧に到達するまで、ｘはゼロ付近に留まる。所望の電圧範囲の少なくとも一部について、過電圧状況からの復帰の後、図１の例示のキャパシタ１０４は沈降されたままである。図１の過電圧キャパシタ１０４のプルアウト電圧に到達すると、プレート３０２と３０４との間の距離は急速に増加する。このように、図１の例示のキャパシタ１０４のヒステリシスは、図４の第１のグラフ４０２で参照番号４０６で示す電圧差によって示される。
【００４３】
図２の第２の不足電圧キャパシタ２０４に対応するグラフ４０４については、所望の電圧範囲に存在した後に、ＶＣＥＬＬがプルアウト電圧に到達すると、ｘは急速に増加する。第２のグラフ４０４に示されるように、図２のキャパシタ２０４のプルイン電圧は、電源１０２のための所望の電圧範囲の下限に対応する。不足電圧状況から復帰すると、プルイン電圧に到達するまで、ｘはプレート３０２及び３０４の開放に対応するポイントで留まる。所望の電圧範囲の少なくとも一部について、不足電圧状況からの復帰の後、図２の例示のキャパシタ２０４は開放のままである。図２の不足電圧キャパシタ２０４のプルイン電圧に到達すると、プレート３０２と３０４との距離は急速に減少する。このように、図２の例示のキャパシタ２０４のヒステリシスは、図４の第２のグラフ４０４で参照番号４０８で示す電圧差によって示される。
【００４４】
図５は図１の例示の電源監視装置１００を実装するためのフローチャートである。図６は図２の例示の電源監視装置２００を実装するためのフローチャートである。幾つかの例では、図５及び／又は図６の例示のフローチャートの１つ又は複数のプロセス又は要素が、機械可読命令を用いて実行されてもよい。そのような例では、機械可読命令は、図８に関連して後述する、例示の例示のコンピュータ８００のプロセッサ８１２等の、プロセッサによる実行のためのプログラムを含む。プログラムは、ＣＤ−ＲＯＭ、フロッピーディスク、ハードドライブ、デジタルバーサタイルディスク（ＤＶＤ）、又はプロセッサ８１２に関連するメモリ等の、コンピュータ可読媒体上に記憶されたソフトウェアで具現化されてもよいが、全体のプログラム及び／又はその一部分は、代替的に、プロセッサ８１２以外のデバイスによって実行されてもよく、及び／又はファームウェア又は専用のハードウェアによって具現化されてもよい。また、例示のプログラムを図５及び図６に示されるフローチャートに関連して説明するが、例示の電源監視装置１００及び／又は２００を実装するために、多くの他の方法が代替的に用いられうる。例えば、ブロックの実行順序を変更してもよく、及び／又は説明された幾つかのブロックの変更、削除、又は組合せを行ってもよい。
【００４５】
上述のように、図５及び図６の例示のプロセスは、ハードディスクドライブ、フラッシュメモリ、リードオンリーメモリ（ＲＯＭ）、コンパクトディスク（ＣＤ）、デジタルバーサタイルディスク（ＤＶＤ）、キャッシュ、ランダムアクセスメモリ（ＲＡＭ）、及び／又は、情報を任意の期間（例えば、長期の間、永久的に、短期間、一時的なバッファリングの間、及び／又は情報のキャッシングの間）記憶する任意の他の記憶媒体、のような有形コンピュータ可読媒体に記憶されたコード化命令（例えば、コンピュータ可読命令）を用いて実装してもよい。本明細書で用いられる場合、有形コンピュータ可読媒体という用語は、任意のタイプのコンピュータ可読記憶装置を含んで伝搬信号を含まないとして明示的に定義される。それに加えて又はその代わりに、図５及び図６の例示のプロセスは、ハードディスクドライブ、フラッシュメモリ、リードオンリーメモリ、コンパクトディスク、デジタルバーサタイルディスク、キャッシュ、ランダムアクセスメモリ、及び／又は情報を任意の期間（例えば、長期の間、永久的に、短期間、一時的なバッファリングの間、及び／又は情報のキャッシングの間）記憶する任意の他の記憶媒体のような、非一時的コンピュータ可読媒体に記憶されたコード化命令（例えば、コンピュータ可読）を用いて実装されてもよい。本明細書で用いられる場合、非一時的コンピュータ可読媒体という用語は、任意のコンピュータ可読媒体を含み伝搬信号を含まないとして明示的に定義される。
【００４６】
図５のフローチャートは、電源１０２の監視の決定から開始する（ブロック５００）。図１の電源１０２のための過電圧閾値の値が電源１０２の製造者等によって決定される（ブロック５０１）。上述のように、過電圧閾値は、電源１０２が適正に動作しうる所望の電圧範囲の上限を定義する。図１の例示の電源監視装置１００は、過電圧閾値を上回ってＶＣＥＬＬが上昇する時点を検出するため専用であるので、キャパシタ１０４は実質的に過電圧閾値に等しいプルイン電圧を有するようにチューニングされる（ブロック５０２）。次に、図１に示すように、キャパシタ１０４を電源１０２、レジスタ１０６、シュミットトリガ１０８、及びラッチ１１０に通信可能に結合することによって、キャパシタ１０４は例示の電源監視装置１００内に配置される（ブロック５０４）。
【００４７】
その後電源監視装置１００は電源１０２を継続的に監視しうる。ブロック５０２で構成されたプルイン電圧に到達する場合、シュミットトリガ１０８の入力において、負方向スパイクが生成される。シュミットトリガ１０８の入力に対して、負方向スパイクが提示されるとき（ブロック５０６）、このスパイクはシュミットトリガ１０８によってクリーンな負方向エッジに変換される（ブロック５０８）。そうでない場合、電源監視装置１００は電源１０２の監視を継続する（ブロック５０６）。
【００４８】
再びブロック５０８を参照すると、シュミットトリガ１０８によって生成された負方向エッジは、電源１０２に過電圧状況が発生したことを示す出力１１２をラッチ１１０に生成させる（ブロック５１０）。上述のように、出力１１２は、過電圧状況から修復及び／又は保護するために図８のプロセッサ８１２等の任意の適切なデバイスによって用いられうる。
【００４９】
電源１０２でプルアウト電圧に到達するまで、キャパシタ１０４は沈降されたままになり、従って、出力１１２は過電圧状況を示したままになる。プルアウト電圧に到達したことに応答して、キャパシタ１０４は再び開放する。キャパシタ１０４のその開放がシュミットトリガ１０８の入力において、正方向スパイクを生成させる。シュミットトリガ１０８に対してこのようなスパイクが提示される（ブロック５１２）と、シュミットトリガ１０８はそのスパイクをクリーンな正方向エッジに変換する（ブロック５１４）。そうでない場合、電源監視装置１００は、過電圧状況からの復帰について電源１０２の監視を継続する（ブロック５１２）。
【００５０】
再びブロック５１２を参照すると、シュミットトリガ１０８によって生成された正方向エッジは、電源１０２が過電圧状況から復帰したことを示すように、ラッチ１１０に出力１１２をトグルさせる（ブロック５１６）。上述のように、出力１１２は、電源１０２の動作を再びイネーブルにする又は制限解除するように、図８のプロセッサ８１２のような任意の適切なデバイスによって用いられうる。これで図５の例示のフローチャートは終了する（ブロック５１８）。
【００５１】
図６のフローチャートは、電源１０２の監視の決定から開始する（ブロック６００）。図２の電源１０２のための不足電圧閾値の値が電源１０２の製造者等によって決定される（ブロック６０１）。上述のように、不足電圧閾値は電源１０２が適正に動作しうる所望の電圧範囲の下限を定義する。図２の例示の電源監視装置２００は、ＶＣＥＬＬが不足電圧閾値を下回って低下した時点を検出するため専用であるので、キャパシタ２０４は実質的に不足電圧閾値に等しいプルアウト電圧を有するようにチューニングされる（ブロック６０２）。次に、図２に示すように、キャパシタ２０４を電源１０２、レジスタ２０６、シュミットトリガ２０８、及びラッチ２１０に通信可能に結合することによって、キャパシタ２０４は例示の電源監視装置２００内に配置される（ブロック６０４）。
【００５２】
その後電源監視装置２００は継続的に電源１０２を監視することができる。ブロック６０２において構成されたプルアウト電圧に到達する場合、シュミットトリガ２０８の入力において、正方向スパイクが生成される。シュミットトリガ２０８の入力に対して正方向スパイクが提示される（ブロック６０６）とき、このスパイクは、シュミットトリガ２０８によってクリーンな正方向エッジに変換される（ブロック６０８）。そうでない場合、電源監視装置２００は電源１０２の監視を継続する（ブロック６０６）。
【００５３】
再びブロック６０８を参照すると、シュミットトリガ２０８によって生成された正方向エッジは、電源１０２で不足電圧状況が発生したことを示す出力２１２をラッチ２１０に生成させる（ブロック６１０）。上述のように、出力２１２は、不足電圧状況から修復及び／又は保護するために、図８のプロセッサ８１２等の任意の適切なデバイスによって用いられうる。
【００５４】
電源１０２においてプルイン電圧に到達するまで、キャパシタ２０４は開放のままになり、従って、出力２１２は不足電圧状況を示したままになる。プルイン電圧に到達したことに応答して、キャパシタ２０４は再び沈降する。キャパシタ２０４のこの再沈降は、シュミットトリガ２０８の入力において、負方向スパイクを生成する。シュミットトリガ２０８に対してこのようなスパイクが提示される（ブロック６１２）とき、シュミットトリガ２０８は、このスパイクをクリーンな負方向エッジに変換する（ブロック６１４）。そうでない場合、電源監視装置２００は、不足電圧状況からの復帰について電源１０２を継続して監視する（ブロック６１２）。
【００５５】
ブロック６１２を再び参照すると、シュミットトリガ２０８によって生成された負方向エッジは、電源１０２が不足電圧状況から復帰したことを示すように、ラッチ２１０に出力２１２をトグルさせる（ブロック６１６）。上述のように、出力２１２は電源１０２の動作を再びイネーブルにする又は制限解除するように、図８のプロセッサ８１２等の任意の適切なデバイスによって用いられうる。これで図６の例示のフローチャートは終了する（ブロック６１８）。
【００５６】
図７は、図１及び図２の例示の電源１０２を、過電圧状況及び不足電圧状況について監視するように構成される例示の回路７００の例示の構成の概略図である。特に、図７の例示の回路７００は、並列に結合された、図１の例示の電源監視装置１００及び図２の例示の電源監視装置２００を含む。その結果、図１の例示の電源監視装置１００のキャパシタ１０４及び図２の例示の電源監視装置２００のキャパシタ２０４は、ＶＣＥＬＬの影響を受ける。従って、図１の例示の電源監視装置１００及び図２の例示の電源監視装置２００は、電源１０２が過電圧状況にあるのか、不足電圧状況にあるのかを示すように、それぞれ出力１１２及び２１２を出力することができる。図７の例示の回路７００は、図１の例示の電源監視装置１００と図２の例示の電源監視装置２００とを組み合わせた例示の構成である。また他の構成及び／又は回路も可能である。
【００５７】
図８は、図１及び図２の電源監視装置１００を実装するために図５及び／又は図６の命令の少なくとも１つを実行することが可能な例示のコンピュータ８００のブロック図である。コンピュータ８００は、例えば、サーバ、パーソナルコンピュータ、移動電話（例えば、携帯電話）、携帯情報端末（ＰＤＡ）、インターネットアプライアンス、セットトップボックス、又は任意の他のタイプのコンピューティングデバイスでありうる。
【００５８】
この例のコンピュータ８００はプロセッサ８１２を含む。例えば、プロセッサ８１２は、Ｐｅｎｔｉｕｍ（登録商標）ファミリー、Ｉｔａｎｉｕｍ（登録商標）ファミリー、又はＸＳｃａｌｅ（登録商標）ファミリーからの１つ又は複数のＩｎｔｅｌ（登録商標）マイクロプロセッサによって実装されうる。いうまでもなく他のファミリーの他のプロセッサも適切である。
【００５９】
プロセッサ８１２は、バス８２２を介して揮発性メモリ８１４及び不揮発性メモリ８１６を含むメインメモリと通信状態にある。揮発性メモリ８１４は、同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ＲＡＭＢＵＳダイナミックランダムアクセスメモリ（ＲＤＲＡＭ）、及び／又は任意の他のタイプのランダムアクセスメモリデバイスによって実装されてもよい。不揮発性メモリ８１６は、フラッシュメモリ及び／又は任意の他の所望のタイプのメモリデバイスによって実装されてもよい。メインメモリ８１４、８１６へのアクセスは、典型的には、メモリコントローラ（図示されていない）によって制御される。
【００６０】
また、コンピュータ８００はインタフェース回路８２４を含む。インタフェース回路８２４は、Ｅｔｈｅｒｎｅｔインタフェース、ユニバーサルシリアルバス（ＵＳＢ）、及び／又はＰＣＩエクスプレスインタフェース等の任意のタイプのインタフェース標準によって実装されてもよい。
【００６１】
１つ又は複数の入力デバイス８２６がインタフェース回路８２４に接続される。入力デバイス８２６は、ユーザはデータ及びコマンドをプロセッサ８１２に入力することを可能にする。入力デバイスは、例えば、キーボード、マウス、タッチスクリーン、トラックパッド、トラックボール、Ｉｓｏｐｏｉｎｔ及び／又は音声認識システムによって実装されうる。
【００６２】
１つ又は複数の出力デバイス８２８もインタフェース回路８２４に接続される。出力デバイス８２８は、例えば、表示デバイス（例えば、液晶ディスプレイ、陰極線管（ＣＲＴ）、プリンタ及び／又はスピーカ）によって実装されうる。従って、インタフェース回路８２４は、典型的に、グラフィックドライバカードを含む。
【００６３】
また、インタフェース回路８２４は、ネットワーク８２６（例えば、Ｅｔｈｅｒｎｅｔ接続、デジタル加入者線（ＤＳＬ）、電話線、同軸ケーブル、セルラー電話システム、等）を介して外部コンピュータとデータ交換を行うことを推進するための、モデム又はネットワークインタフェースカードのような通信デバイス（例えば、リクエストサービサー（ｒｅｑｕｅｓｔ  ｓｅｒｖｉｃｅｒ））を含む。
【００６４】
また、コンピュータ８００は、ソフトウェア及びデータを記憶するための、１つ又は複数の大容量記憶デバイス８３０を含む。そのような大容量記憶デバイス８３０の例には、フロッピーディスクドライブ、ハードドライブディスク、コンパクトディスクドライブ、及びデジタルバーサタイルディスク（ＤＶＤ）ドライブが含まれる。
【００６５】
図５及び図６のコード化命令は、大容量記憶デバイス８３０内、揮発性メモリ８１４内、不揮発性メモリ８１６内、及び／又は、ＣＤ又はＤＶＤのようなリムーバル記憶媒体上に記憶されてもよい。
【００６６】
本発明に関係する分野の当業者にとっては、本発明の請求の範囲内で例示の実施形態及び他の実施形態に多くの変形が可能であることが理解されるであろう。
【図１】
0005843867.tif 000002
【図２】
0005843867.tif 000003
【図３】
0005843867.tif 000004
【図４】
0005843867.tif 000005
【図５】
0005843867.tif 000006
【図６】
0005843867.tif 000007
【図７】
0005843867.tif 000008
【図８】
0005843867.tif 000009