(57)【特許請求の範囲】
【請求項１】
表示領域に複数の画素を備え、
各画素は、有機ＥＬ素子と、前記有機ＥＬ素子を駆動する画素回路とを有し、
前記有機ＥＬ素子は、Ａｌ系金属で構成されたアノード電極と、カソード電極と、前記アノード電極と前記カソード電極との間に設けられた有機層とを有し、
前記アノード電極の側面は、当該アノード電極の前記カソード電極側の断面積が当該アノード電極の前記カソード電極とは反対側の断面積よりも大きくなるような構造となっており、
前記有機層は、正孔注入効率を高める正孔注入層と、正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合により発光する発光層と、電子輸送効率を高める電子輸送層とを有し、
前記有機層のうち少なくとも正孔注入層は、前記表示領域内の全ての画素を含む領域全体に渡って形成されており、かつ、各アノード電極の側面に対応する箇所に高抵抗構造を有し、
前記高抵抗構造は、段切れ構造、または局所的な薄膜構造である
表示パネル。
【請求項２】
前記アノード電極の側面は、逆テーパーになっている
請求項１に記載の表示パネル。
【請求項３】
前記アノード電極の側面は、ひさし状になっている
請求項１に記載の表示パネル。
【請求項４】
表示領域に複数の画素を備えた表示パネルと、各画素を駆動する駆動回路とを備え、
各画素は、有機ＥＬ素子と、前記有機ＥＬ素子を駆動する画素回路とを有し、
前記有機ＥＬ素子は、Ａｌ系金属で構成されたアノード電極と、カソード電極と、前記アノード電極と前記カソード電極との間に設けられた有機層とを有し、
前記アノード電極の側面は、当該アノード電極の前記カソード電極側の断面積が当該アノード電極の前記カソード電極とは反対側の断面積よりも大きくなるような構造となっており、
前記有機層は、正孔注入効率を高める正孔注入層と、正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合により発光する発光層と、電子輸送効率を高める電子輸送層とを有し、
前記有機層のうち少なくとも正孔注入層は、前記表示領域内の全ての画素を含む領域全体に渡って形成されており、かつ、各アノード電極の側面に対応する箇所に高抵抗構造を有し、
前記高抵抗構造は、段切れ構造、または局所的な薄膜構造である
表示装置。
【請求項５】
表示装置を備え、
前記表示装置は、表示領域に複数の画素を備えた表示パネルと、各画素を駆動する駆動回路とを有し、
各画素は、有機ＥＬ素子と、前記有機ＥＬ素子を駆動する画素回路とを有し、
前記有機ＥＬ素子は、Ａｌ系金属で構成されたアノード電極と、カソード電極と、前記アノード電極と前記カソード電極との間に設けられた有機層とを有し、
前記アノード電極の側面は、当該アノード電極の前記カソード電極側の断面積が当該アノード電極の前記カソード電極とは反対側の断面積よりも大きくなるような構造となっており、
前記有機層は、正孔注入効率を高める正孔注入層と、正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合により発光する発光層と、電子輸送効率を高める電子輸送層とを有し、
前記有機層のうち少なくとも正孔注入層は、前記表示領域内の全ての画素を含む領域全体に渡って形成されており、かつ、各アノード電極の側面に対応する箇所に高抵抗構造を有し、
前記高抵抗構造は、段切れ構造、または局所的な薄膜構造である
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、有機ＥＬ(Electro Luminescence)素子を画素ごとに備えた表示パネルおよびそれを備えた表示装置に関する。また、本技術は、上記の表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。特に、駆動方式としてアクティブマトリクス方式を用いた場合には、各画素をホールド点灯させることができ、低消費電力化することもできる。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。
【０００３】
アクティブマトリックス型の表示装置においては、画素ごとに配した有機ＥＬ素子に流れる電流が、有機ＥＬ素子ごとに設けた画素回路内に設けた薄膜トランジスタ（ＴＦＴ; Thin Film Transistor）によって制御される（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３３１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
有機ＥＬ素子は、アノード電極とカソード電極との間に有機化合物からなる薄膜が設けられている電子素子である。有機ＥＬ素子では、アノード電極とカソード電極それぞれからホールと電子が注入され、これらホールと電子との再結合によって発生するエネルギーが光として取り出される。そのため、正孔の注入特性を向上させることで、駆動電圧の低減や、発光効率の向上等がもたらされる。
【０００６】
有機ＥＬ素子が低分子蒸着型である場合に、有機ＥＬ素子をアレイ状に並べるときには、発光層は、蒸着マスクを用いて画素毎に選択的に蒸着することにより形成される。しかし、有機層のうち発光層以外の層は、生産性の向上や、生産コストの削減を考えると、各画素で共通に形成されることが望ましい。とはいえ、正孔注入層（ＨＩＬ）を各画素で共通化すると、正孔注入層の抵抗率の低さにより、隣接する画素間でリーク電流が生じ、所望の画素以外の画素までもが発光する。その結果、混色が発生し、画質が低下してしまうという問題があった。
【０００７】
本技術はかかる問題点に鑑みてなされたものであり、その目的は、隣接する画素間のリーク電流を低減することの可能な表示パネル、表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本技術による表示パネルは、表示領域に複数の画素を備えている。各画素は、有機ＥＬ素子と、有機ＥＬ素子を駆動する画素回路とを有している。有機ＥＬ素子は、Ａｌ系金属で構成されたアノード電極と、カソード電極と、アノード電極とカソード電極との間に設けられた有機層とを有している。アノード電極の側面は、当該アノード電極のカソード電極側の断面積が当該アノード電極のカソード電極とは反対側の断面積よりも大きくなるような構造となっている。有機層は、正孔注入効率を高める正孔注入層と、正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合により発光する発光層と、電子輸送効率を高める電子輸送層とを有している。有機層のうち少なくとも正孔注入層は、表示領域内の全ての画素を含む領域全体に渡って形成されており、かつ、各アノード電極の側面に対応する箇所に高抵抗構造を有している。高抵抗構造は、段切れ構造、または局所的な薄膜構造である。
【０００９】
本技術による表示装置は、上記の表示パネルと、各画素を駆動する駆動回路とを備えている。本技術による電子機器は、上記の表示装置を備えている。
【００１０】
本技術による表示パネル、表示装置および電子機器では、有機ＥＬ素子のアノード電極の側面は、当該アノード電極のカソード電極側の断面積が当該アノード電極のカソード電極とは反対側の断面積よりも大きくなるような構造となっている。これにより、例えば、正孔注入層を、表示領域内の全ての画素を含む領域に対応する領域全体に渡って積層したときに、正孔注入層のうち各アノード電極の側面に対応する箇所に高抵抗構造を形成することができる。
【発明の効果】
【００１１】
本技術による表示パネル、表示装置および電子機器によれば、正孔注入層の製造過程で、正孔注入層のうち各アノード電極の側面に対応する箇所に高抵抗構造を形成することができるようにしたので、隣接する画素間でリーク電流が生じるのを抑制することができる。その結果、混色や画質低下を抑制することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本技術による一実施の形態に係る表示装置の構成の一例を表す図である。
【図２】画素の構成の一例を表す図である。
【図３】有機ＥＬ素子の断面構成の一例を表す図である。
【図４】有機ＥＬ素子の断面構成の他の例を表す図である。
【図５】図１の表示パネルにおける画素間のリーク電流について説明するための図である。
【図６】比較例に係る表示パネルにおける画素間のリーク電流について説明するための図である。
【図７】図３の有機ＥＬ素子の製造過程の一例を表す断面図である。
【図８】上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図９】上記実施の形態の発光装置の適用例１の外観を表す斜視図である。
【図１０】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１１】適用例３の外観を表す斜視図である。
【図１２】適用例４の外観を表す斜視図である。
【図１３】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１３】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（表示装置）
正孔注入層がアノード電極の側面で段切れしている例
２．適用例（電子機器）
上記実施の形態の表示装置が電子機器に適用される例
【００１４】
＜１．実施の形態＞
［構成］
図１は、本技術による一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０を駆動する駆動回路２０とを備えている。駆動回路２０は、例えば、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、走査線駆動回路２４、および電源線駆動回路２５を有している。
【００１５】
（表示パネル１０）
表示パネル１０は、複数の画素１１が表示パネル１０の表示領域１０Ａ全面に渡って２次元配置されたものである。画素１１は、表示パネル１１０上の画面を構成する最小単位の点に対応するものである。表示パネル１０がカラー表示パネルである場合には、画素１１は、例えば赤、緑または青などの単色の光を発する副画素に相当し、表示パネル１０がモノクロ表示パネルである場合には、画素１１は、白色光を発する画素に相当する。
【００１６】
表示パネル１０は、駆動回路２０によって各画素１１がアクティブマトリクス駆動されることにより、外部から入力された映像信号２０Ａに基づく画像を表示するものである。図２は、画素１１の回路構成の一例を表したものである。画素１１は、例えば、図２に示したように、画素回路１２と、有機ＥＬ素子１３とを有している。
【００１７】
画素回路１２は、例えば、図２に示したように、駆動トランジスタＴｒ１、書き込みトランジスタＴｒ２および保持容量Ｃｓによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。書き込みトランジスタＴｒ２は、後述の信号線ＤＴＬの電圧をサンプリングするとともに駆動トランジスタＴｒ１のゲートに書き込むものである。駆動トランジスタＴｒ１は、書き込みトランジスタＴｒ２によって書き込まれた電圧の大きさに応じて有機ＥＬ素子１３に流れる電流を制御するものである。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に所定の電圧を保持するものである。なお、画素回路１２は、上述の２Ｔｒ１Ｃの回路構成とは異なる回路構成となっていてもよい。
【００１８】
駆動トランジスタＴｒ１および書き込みトランジスタＴｒ２は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（ボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ１または書き込みトランジスタＴｒ２は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
【００１９】
表示パネル１０は、図２に示したように、行方向に延在する複数の書込線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬと、行方向に延在する複数の電源線ＤＳＬとを有している。各信号線ＤＴＬと各書込線ＷＳＬとの交差点近傍には、画素１１が設けられている。各信号線ＤＴＬは、後述の信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ２のソースまたはドレインとに接続されている。各書込線ＷＳＬは、後述の書込線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ２のゲートに接続されている。各電源線ＤＳＬは、固定の電圧を出力する電源の出力端（図示せず）と、駆動トランジスタＴｒ１のソースまたはドレインに接続されている。
【００２０】
書き込みトランジスタＴｒ２のゲートは、書込線ＷＳＬに接続されている。書き込みトランジスタＴｒ２のソースまたはドレインが信号線ＤＴＬに接続され、書き込みトランジスタＴｒ２のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が駆動トランジスタＴｒ１のゲートに接続されている。駆動トランジスタＴｒ１のソースまたはドレインが電源線ＤＳＬに接続され、駆動トランジスタＴｒ１のソースおよびドレインのうち電源線ＤＳＬに未接続の端子が有機ＥＬ素子１３のアノードに接続されている。保持容量Ｃｓの一端が駆動トランジスタＴｒ１のゲートに接続され、保持容量Ｃｓの他端が駆動トランジスタＴｒ１のソース（図２では有機ＥＬ素子１３側の端子）に接続されている。つまり、保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に挿入されている。有機ＥＬ素子１３のカソードは、グラウンド線ＧＮＤに接続されている。グラウンド線ＧＮＤは、基準電位（例えばグラウンド電位）となっている外部回路（図示せず）と電気的に接続されるものである。
【００２１】
（表示パネル１０内の構造）
次に、図３、図４を参照しつつ、表示パネル１０内の構造について説明する。図３は、表示パネル１０内の有機ＥＬ素子１３およびその近傍の断面構成の一例を表したものである。図４は、表示パネル１０内の有機ＥＬ素子１３およびその近傍の断面構成の他の例を表したものである。表示パネル１０は、例えば、図３、図４に示したように、ＴＦＴ基板１４上に、各画素１１に対応して設けられた複数の有機ＥＬ素子１３を有している。なお、ＴＦＴ基板１４は、画素回路１２などの形成された基板であって、かつ、少なくとも最上面に、画素回路１２と電気的に接続された金属層（図示せず）を有している。有機ＥＬ素子１３は、その金属層に接して形成されている。
【００２２】
有機ＥＬ素子１３は、例えば、図３、図４に示したように、ＴＦＴ基板１４側に設けられたアノード電極３１と、アノード電極３１上に設けられた有機層３２と、有機層３２上に設けられたカソード電極３３とを有している。アノード電極３１は、有機層３２へ正孔を注入するものである。アノード電極３１は、例えば、正孔注入性の良い材料で構成されており、例えばＡｌ系金属で構成されている。Ａｌ系金属は、ＡｌやＡｌ合金を含む概念である。有機層３２は、有機層３２内に流れる電流量に応じた明るさで発光するものである。有機層３２は、例えば、アノード電極３１側から順に、正孔注入効率を高める正孔注入層３２Ａと、後述の発光層３２Ｃへの正孔輸送効率を高める正孔輸送層３２Ｂと、電子と正孔との再結合により発光する発光層３２Ｃと、発光層３２Ｃへの電子輸送効率を高める電子輸送層３２Ｄとを積層してなる積層構造を有している。カソード電極３３は、有機層３２へ電子を注入するためのものである。カソード電極３３は、電子注入性の良い材料で構成されており、例えば、ＭｇＡｇなどの半透過型の金属材料で構成されている。有機ＥＬ素子１３は低分子蒸着型の素子であり、有機層３２は蒸着により形成されたものである。
【００２３】
ところで、アノード電極３１の側面は、当該アノード電極３１のカソード電極３３側の断面積が当該アノード電極３１のカソード電極３３とは反対側の断面積よりも大きくなるような構造となっている。アノード電極３１の側面は、例えば、図３に示したように、逆テーパーになっている。なお、アノード電極３１の側面は、例えば、図４に示したように、ひさし状になっていてもよい。
【００２４】
有機層３２のうち、発光層３２Ｃ以外の全ての層は、表示領域１０Ａ内の全ての画素１１を含む領域全体に渡って形成されている。一方、発光層３２Ｃは、有機ＥＬ素子１３ごとに選択的に形成されており、例えば、アノード電極３１と対向する領域ごとに選択的に形成されている。ここで、正孔輸送層３２Ｂおよび電子輸送層３２Ｄは、全ての画素１１で共通化されている。ただし、正孔輸送層３２Ｂおよび電子輸送層３２Ｄでは、抵抗率が正孔注入層３２Ａの抵抗率よりも大きく、しかも厚さが薄いため、積層面内方向の抵抗が大きくなっている。そのため、正孔輸送層３２Ｂおよび電子輸送層３２Ｄは、全ての画素１１で共通化されているといっても、電気的には実質的に画素１１ごとに分離されている。
【００２５】
一方、正孔注入層３２Ａは、各アノード電極３１の側面に対応する箇所に高抵抗構造を有している。図３に記載の正孔注入層３２Ａでは、高抵抗構造は、段切れ構造である。この段切れ構造は、アノード電極３１上に、正孔注入層３２Ａを蒸着により形成する際に、アノード電極３１の側面に形成された逆テーパよって形成されたものである。図４に記載の正孔注入層３２Ａでも、高抵抗構造は、段切れ構造である。この段切れ構造は、アノード電極３１上に、正孔注入層３２Ａを蒸着により形成する際に、アノード電極３１の側面に形成されたひさし状の形状よって形成されたものである。
【００２６】
なお、図示しないが、上記の逆テーパや、ひさし状の形状における高さや奥行きの深さによっては、各アノード電極３１の側面に対応する箇所に段切れ構造ができず、局所的な薄膜構造が形成されることもある。局所的な薄膜構造では、正孔注入層３２Ａの厚さが、正孔注入層３２Ａのうち、アノード電極３１の側面に対応しない部位の厚さよりも薄くなっている。そのため、局所的な薄膜構造では、正孔注入層３２Ａの抵抗率が、正孔注入層３２Ａのうち、アノード電極３１の側面に対応しない部位の抵抗率よりも高くなっている。従って、この場合には、高抵抗構造は、局所的な薄膜構造である。
【００２７】
図５、図６は、画素間に流れるリーク電流を電流密度の分布で表したものであり、具体的には図中の左側の画素を発光させたときの、その画素の周囲の電流密度の分布を表したものである。図５は、正孔注入層３２Ａに高抵抗構造が設けられているときの電流密度分布の一例を表したものである。図６は、正孔注入層３２Ａに高抵抗構造が設けられていないときの電流密度分布の一例を表したものである。図５、図６において、縦軸の電流密度は、図中の左側の画素を発光させた時に、その画素に流れる電流の密度で規格化されている。
【００２８】
図５では、正孔注入層３２Ａの高抵抗構造の位置で、電流密度が不連続に変化しており、しかも急激に減少している。そのため、発光画素に隣接する画素（図５の右側の画素）には、発光画素からのリーク電流が到達していない。一方、図６では、電流密度が発光画素から遠ざかるにつれて、なだらかに減少している。そのため、発光画素からのリーク電流が、発光画素に隣接する画素（図５の右側の画素）にまで到達している。以上のことから、正孔注入層３２Ａの高抵抗構造が、発光画素からのリーク電流を効果的に遮断していることがわかる。
【００２９】
（駆動回路２０）
次に、駆動回路２０について簡単に説明する。駆動回路２０は、上述したように、例えば、図１に示したように、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４および電源線駆動回路２５を有している。タイミング生成回路２１は、駆動回路２０内の各回路が連動して動作するように制御するものである。タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、上述した各回路に対して制御信号２１Ａを出力するようになっている。
【００３０】
映像信号処理回路２２は、外部から入力されたデジタルの映像信号２０Ａを補正すると共に、補正した後の映像信号をアナログに変換して信号線駆動回路２３に出力するものである。信号線駆動回路２３は、映像信号処理回路２２から入力されたアナログの映像信号を、制御信号２１Ａの入力に応じて（同期して）各信号線ＤＴＬに出力するものである。書込線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数の書込線ＷＳＬを所定の単位ごとに順次選択するものである。電源線駆動回路２５は、例えば、制御信号２１Ａの入力に応じて（同期して）、複数の電源線ＤＳＬを所定の単位ごとに順次選択するものである。なお、コンタクト構造１４を介して接続端子１５から出力される電流量は、電源線駆動回路２５による電源線ＤＳＬの選択の態様に応じて変化する。
【００３１】
[有機ＥＬ素子１３の製造方法]
次に、図７を参照しつつ、有機ＥＬ素子１３の製造方法について説明する。図７は、有機ＥＬ素子１３の製造過程の一例を表したものである。
【００３２】
まず、ＴＦＴ基板１４上にアノード電極３１を形成する（図７（Ａ））。例えば、ＴＦＴ基板１４上に、すり鉢状の開口を有するマスク層を形成し、その開口に、所定の金属材料を充填する。その後、マスク層を除去する。これにより、側面が逆テーパとなったアノード電極３１を形成することができる。
【００３３】
なお、正孔注入層３２Ａの側面をひさし状にする場合には、例えば、以下のようにする。まず、ＴＦＴ基板１４上に、開口を有する第１マスク層を形成し、その開口に、所定の金属材料を充填する。次に、先の開口よりも大きな径の開口を有する第２マスク層を形成する。このとき、充填した金属材料の上面全体が開口の底面に露出するように第２マスク層を形成する。その後、第２マスク層の開口に、所定の金属材料を充填する。その後、第１マスク層および第２マスク層を除去する。これにより、側面がひさし状となったアノード電極３１を形成することができる。
【００３４】
次に、例えば蒸着法を用いて、アノード電極３１を含む所定の領域（表示領域１０Ａ内の全ての画素１１を含む領域に対応する領域）全体に渡って、正孔注入層３２Ａを構成する材料を積層する。これにより、図７（Ｂ）に示したように、アノード電極３１の側面に対応して高抵抗構造（段切れ構造）が形成された正孔注入層３２Ａを形成することができる。その後は、例えば蒸着法を用いて、正孔輸送層３２Ｂ、有機層３２Ｃおよび電子輸送層３２Ｄを順次形成する。例えば、正孔注入層３２Ａの上面上に正孔輸送層３２Ｂを形成し、正孔輸送層３２Ｂの上面のうちアノード電極３１の直上に有機層３２Ｃを形成し、有機層３２Ｃを含む所定の領域全体に渡って、電子輸送層３２Ｄを形成する。このようにして、ＴＦＴ基板１４上に有機層１３を形成する。その後、有機層１３を含む表面全体にカソード電極３３を形成する。このようにして、ＴＦＴ基板１４上に有機ＥＬ素子１３を形成することができる。
【００３５】
[効果]
次に、本実施の形態の表示装置１の効果について説明する。
【００３６】
有機ＥＬ素子が低分子蒸着型である場合に、有機ＥＬ素子をアレイ状に並べるときには、発光層は、通常、蒸着マスクを用いて画素毎に選択的に蒸着することにより形成される。しかし、有機層のうち発光層以外の層は、生産性の向上や、生産コストの削減を考えると、各画素で共通に形成されることが望ましい。とはいえ、正孔注入層を各画素で共通化すると、正孔注入層の抵抗率の低さにより、隣接する画素間でリーク電流が生じる。例えば、図６に示したように、発光画素からのリーク電流が、発光画素に隣接する画素（図６の右側の画素）に到達する。そのため、所望の画素以外の画素までもが発光するので、混色が発生し、画質が低下してしまう。
【００３７】
一方、本実施の形態では、アノード電極３１の側面３１Ａが、当該アノード電極３１のカソード電極３３側の断面積が当該アノード電極３１のカソード電極３３とは反対側の断面積よりも大きくなるような構造となっている。具体的には、アノード電極３１の側面３１Ａが、逆テーパー、またはひさし状となっている。これにより、例えば、正孔注入層３２Ａを、表示領域１０Ａ内の全ての画素１１を含む領域に対応する領域全体に渡って積層したときに、正孔注入層３２Ａのうち各アノード電極３１の側面３１Ａに対応する箇所に高抵抗構造が形成される。その結果、例えば、図５に示したように、正孔注入層３２Ａの高抵抗構造の位置で、電流密度が急激に減少するので、隣接する画素１１間にリーク電流が生じるのを抑制することができる。その結果、混色や画質低下を抑制することが可能となる。
【００３８】
＜２．適用例＞
以下、上記各実施の形態およびそれらの変形例で説明した表示装置１の適用例について説明する。上述の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、映像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００３９】
（モジュール）
上述の表示装置１は、例えば、図８に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３４の一辺に、封止用基板３５から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００４０】
（適用例１）
図９は、上述の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上述の表示装置１により構成されている。
【００４１】
（適用例２）
図１０は、上述の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上述の表示装置１により構成されている。
【００４２】
（適用例３）
図１１は、上述の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および映像を表示する表示部５３０を有しており、その表示部５３０は、上述の表示装置１により構成されている。
【００４３】
（適用例４）
図１２は、上述の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上述の表示装置１により構成されている。
【００４４】
（適用例５）
図１３は、上述の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上述の表示装置１により構成されている。
【００４５】
以上、実施の形態、変形例および適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００４６】
例えば、上記実施の形態等では、上述の表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１２の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１２に追加してもよい。その場合、画素回路１２の変更に応じて、上述した信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５のほかに、必要な駆動回路を追加してもよい。
【００４７】
また、例えば、上記実施の形態等では、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５の駆動をタイミング生成回路２１が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００４８】
また、例えば、本技術は以下のような構成を取ることができる。
（１）
表示領域に複数の画素を備え、
各画素は、有機ＥＬ素子と、前記有機ＥＬ素子を駆動する画素回路とを有し、
前記有機ＥＬ素子は、アノード電極と、カソード電極と、前記アノード電極と前記カソード電極との間に設けられた有機層とを有し、
前記アノード電極の側面は、当該アノード電極の前記カソード電極側の断面積が当該アノード電極の前記カソード電極とは反対側の断面積よりも大きくなるような構造となっている
表示パネル。
（２）
前記有機層は、正孔注入効率を高める正孔注入層と、正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合により発光する発光層と、電子輸送効率を高める電子輸送層とを有し、
前記有機層のうち少なくとも正孔注入層は、前記表示領域内の全ての画素を含む領域全体に渡って形成されており、かつ、各アノード電極の側面に対応する箇所に高抵抗構造を有する
（１）に記載の表示パネル。
（３）
前記高抵抗構造は、段切れ構造、または局所的な薄膜構造である
（２）に記載の表示パネル。
（４）
前記アノード電極の側面は、逆テーパーになっている
（１）ないし（３）のいずれか１つに記載の表示パネル。
（５）
前記アノード電極の側面は、ひさし状になっている
（１）ないし（３）のいずれか１つに記載の表示パネル。
（６）
前記有機層は、蒸着によって形成されたものである
（１）ないし（５）のいずれか１つに記載の表示パネル。
（７）
表示領域に複数の画素を備えた表示パネルと、各画素を駆動する駆動回路とを備え、
各画素は、有機ＥＬ素子と、前記有機ＥＬ素子を駆動する画素回路とを有し、
前記有機ＥＬ素子は、アノード電極と、カソード電極と、前記アノード電極と前記カソード電極との間に設けられた有機層とを有し、
前記アノード電極の側面は、当該アノード電極の前記カソード電極側の断面積が当該アノード電極の前記カソード電極とは反対側の断面積よりも大きくなるような構造となっている
表示装置。
（８）
表示装置を備え、
前記表示装置は、表示領域に複数の画素を備えた表示パネルと、各画素を駆動する駆動回路とを有し、
各画素は、有機ＥＬ素子と、前記有機ＥＬ素子を駆動する画素回路とを有し、
前記有機ＥＬ素子は、アノード電極と、カソード電極と、前記アノード電極と前記カソード電極との間に設けられた有機層とを有し、
前記アノード電極の側面は、当該アノード電極の前記カソード電極側の断面積が当該アノード電極の前記カソード電極とは反対側の断面積よりも大きくなるような構造となっている
電子機器。
【符号の説明】
【００４９】
１…表示装置、１０…表示パネル、１０Ａ…表示領域、１１…画素、１２…画素回路、１３…有機ＥＬ素子、１４…ＴＦＴ基板、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…信号線駆動回路、２４…書込線駆動回路、２５…電源線駆動回路、３１…アノード電極、３１Ａ…側面、３２…有機層、３２Ａ…正孔注入層、３２Ｂ…正孔輸送層、３２Ｃ…発光層、３２Ｄ…電子輸送層、３３…カソード電極、３４…基板、３５…封止用基板、２１０…領域、２２０…ＦＰＣ、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｃｓ…保持容量、ＤＴＬ…信号線、ＧＮＤ…グラウンド線、ＤＳＬ…電源線、Ｔｒ１…駆動トランジスタ、Ｔｒ２…書き込みトランジスタ、ＷＳＬ…書込線。
【図１】
0005919723.tif 000002
【図２】
0005919723.tif 000003
【図３】
0005919723.tif 000004
【図４】
0005919723.tif 000005
【図５】
0005919723.tif 000006
【図６】
0005919723.tif 000007
【図７】
0005919723.tif 000008
【図８】
0005919723.tif 000009
【図９】
0005919723.tif 000010
【図１０】
0005919723.tif 000011
【図１１】
0005919723.tif 000012
【図１２】
0005919723.tif 000013
【図１３】
0005919723.tif 000014