(57)【特許請求の範囲】
【請求項１】
無線通信システムにおいて、デジタルアフィン変換変調電力増幅器により送信するために信号を変調する方法であって、
２つ以上の成分で送信される信号を提供する工程と、
前記信号の成分をｍ個の放射状のセクタを含むアフィンベクトル空間にマッピングする工程であって、ｍは正の整数であり、前記セクタの境界が所定の境界角度に対応し、それにより前記信号が前記所定の境界角度に沿って存在するベクトルの和として記述される工程と、
複数の増幅器セル内において、各々が前記所定の境界角度のうちの１つに対応する位相を有するクロック信号を増幅する、少なくとも２つの増幅器ユニットの出力を合計する工程と、
対応する前記所定の境界角度を有するベクトルの大きさに基づいて各増幅器セル内の増幅器ユニットを選択的にイネーブルする工程とを備えることを特徴とする方法。
【請求項２】
送信される前記信号は、同相成分（Ｉ）と直交位相成分（Ｑ）で提供されることを特徴とする請求項１に記載の方法。
【請求項３】
前記ベクトルの大きさに基づいて各増幅器セル内の増幅器ユニットを選択的にイネーブルする工程は、
各大きさを符号に変換する工程と、
前記符号化された大きさの値の対応するビットの値に基づいて各増幅器セルの１つの増幅器ユニットをイネーブルする工程とを含むことを特徴とする請求項１に記載の方法。
【請求項４】
セクタ内の信号の動きを追跡する工程と、
２つの隣接セクタのうち前記信号の移動先であるセクタを予測する工程と、
現在のセクタと共有されない前記予測されたセクタの境界角度に対応する位相を有するクロック信号を前記複数の増幅器セル内のディスエーブルされた増幅器ユニットに供給する工程と、
前記信号が前記予測されたセクタに入った時には、
前記増幅器ユニットを選択的にイネーブルする工程と、
前記予測されたセクタと共有されない前記境界角度と関連付けられた位相を有するクロック信号によりクロック制御される増幅器ユニットを無効にする工程とを更に備えることを特徴とする請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、無線通信に関し、特に、送信機用デジタルアフィン変換変調電力増幅器に関する。
【背景技術】
【０００２】
移動通信システムは、今日の生活では必要不可欠なものである。サイズの縮小と機能及び能力の増大とが移動通信デバイス（例えば、無線電話）の現在の傾向である。双方の傾向は、縮小するサイズと、電子機器、特にデジタル電子機器の高集積化とにより進んでいる。ＣＭＯＳ技術がより小さい機能サイズ及び高集積化に移行するにつれて、ＣＭＯＳ電子機器は、特に利用面積の増加、省電力化、高速化及び低価格化の恩恵を受けるようになっている。
【０００３】
一方、多くがアナログのままである無線周波数（ＲＦ）回路は、そのような劇的な改善がされていない。デジタル回路の小型化が続く一方、アナログ回路が使用する移動通信デバイスの回路面積及び電力の割合はこれまでにもなく増加し続けている。
【０００４】
ＲＦ送信機の設計に関しては、図２０に示す従来の直交送信機アーキテクチャが有力なデザインのままである。送信機１００は、送信される信号の同相成分（Ｉ）及び直交成分（Ｑ）を生成する信号プロセッサ１０２を含む。デジタル−アナログ変換器１０４は、クロック生成器回路１０６により提供される再構成クロックｆsを使用してデジタル信号をアナログ信号に変換する。ローパスフィルタ１０８は、再構成フィルタのような役割を果たし、アナログ信号帯域幅を限定する。信号は、クロックドライバ回路１１２により提供される搬送周波数ｆtxの直交クロックを使用して直交変調器１１０により変調される。可変利得増幅器１１４は変調信号を増幅し、電力増幅器１１６は、アンテナ１１８に接続された送信機の出力において十分な電力レベルまで信号レベルを高める。
【０００５】
送信機１００のチェーンに沿う構成要素の非線形性により、近接する受信機又は自身の受信機にさえスプリアス放射及び干渉を招く望ましくない周波数成分である高調波歪み及び相互変調積が発生する可能性がある。これを回避するために、ＬＰＦ１０８、直交変調器１１０及びＶＧＡ１１４に要求される線形性は非常に高いため、これら構成要素の設計はより困難になり、コストも増加する。一方、これらアナログ構成要素は一般にＡ級動作しているため、高い線形性は一般に高い消費電力を意味する。
【０００６】
従来の直交変調送信機１００は、いくつかの点において欠陥がある。フリッカ雑音を最小限にするフィルタコンデンサ及び大きなトランジスタ等の能動構成要素及び受動構成要素は、大きなシリコン面積を占め、その面積はＣＭＯＳ技術の移行により劇的には縮小しない。更にアナログ設計は、処理の変更や温度及び供給電圧の変更等の影響を受けやすいため、環境の影響をより受けやすく、例えば、種々の要のプロセスに対処する際に設計するのがより困難になる。また、デバイスの整合性は、ミクロンサイズよりはるかに小さいサイズのＣＭＯＳにとって問題である。最後に、より適切な線形性及びより低い雑音が要求されるため、消費電力はより高くなり、高電力になる。
【０００７】
設計労力を緩和し且つ使用面積及び消費電力を減少するために、図２１に示す統合デジタル直交変調送信機１２０が非特許文献１において、ヘ（Ｈｅ）により提案されている。送信機１２０は、多くの構成要素を単一のデジタルブロックに結合するデジタル直交変調器１２２を特徴とする。ＶＧＡ１２４は、変調動作により送信機チェーン利得をデジタル的に設定する。ベースバンド信号の元のサンプル比はデジタル−ＲＦ変換段ＤＡＣ／ＱＭＯＤ、すなわち搬送波クロック周波数前後で変調スプリアススペクトルを生成する直交変調器１３０にとって十分ではない可能性があるため、直交変調器１２２は信号をオーバサンプリングし、内挿補間回路１２６を使用して必要な帯域幅を達成する。ローパスフィルタ１２８は高周波数高調波を除去し、組み合わせＤＡＣ／直交変調器１３０はＲＦ直交変調信号を生成する。クロック生成器１０６及びクロックドライバ１１２は搬送波クロック信号を提供し、それら信号は、デジタルベースバンド信号により変調され、変調ＲＦ信号に変換される。デジタルベースバンド信号はそれらに相当するアナログ信号より小さい歪みを有するため、線形性は向上する。更に、大きなコンデンサを除去したために、使用面積はアナログ構成要素より小さい。
【０００８】
図２０の従来の設計１００のいくつかの欠点に対処する一方で、図２１の集積デジタル直交変調送信機１２０はいくつかの欠点がある。面積の効率は送信機１００より良いが、電力増幅器１１６は独立した回路として残る。パッド及び相互接続を含む独立した変調器１２２及び電力増幅器１１６の必要性は、重複する領域を意味する。更に、変調器１２２の出力において通常５０Ωのインピーダンスを駆動する必要があるため、消費電力はその出力においてより高い。変調器１２２及び電力増幅器１１６は、消費電力が一定であるＡ級で通常動作しているため、変調器１２２及び電力増幅器１１６における電力効率はより低い。従って、設計１２０は低出力電力レベルにおいて非常に低い電力効率を有する。更に電力増幅器１１６における非線形歪みは補償するのが困難であり、他の無線周波数で干渉を発生する。最後にシステムインテグレーションは最適化されないため、送信機のコストは増加する。
【０００９】
送信機１００、１２０の構成要素の集積化のレベル又は構成に関わらず、直交変調はいくつかの基本的な欠陥がある。直交変調において、ベースバンドプロセッサが通常Ｉ信号及びＱ信号を生成するため、直交信号成分Ｉ及びＱは非常に単純で簡単な変調において使用される。更に、Ｉチャネル及びＱチャネルは、受信機の帯域における干渉及び妨害を低減するようにバランスがとられる。しかし、電力増幅器１１６における残る課題は、Ｉチャネル出力及びＱチャネル出力が組み合わされる時の効率の低下である。ウィルキンソン電力結合器を使用すると、効率は３ｄＢ低下し、誘導負荷電力結合器を使用すると、Ｉ及びＱの双方が導通する時にドレイン効率は低下する。図２２は、Ｉの振幅がＱの振幅と等しい場合に効率が最も低下すること、すなわちＩチャネル及びＱチャネルが互いに最も負荷をかける場合に４５°の方向に効率が低下することを示すシミュレーション結果を示す。
【００１０】
直交変調に対する既知の代替の変調は極性変調である。極性変調において、振幅信号ｍは次の通りである。即ち、
ｍ＝√（Ｉ2＋Ｑ2）
である。ここで、ｍ≧０である。位相又は角度信号は次の通りである。即ち、
θ＝arctan（Ｑ／Ｉ）
である。ここで、０≦θ≦２πである。角度θにおける正弦関数は次の通りである。即ち、
ｓｉｎ（θ）＝Ｑ／ｍ，ｃｏｓ（θ）＝Ｉ／ｍ
である。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】直接直交電圧変調を用いた４５ナノメータ低電力ＳＡＷレスＷＣＤＭＡ送信変調器（45 nm Low-power SAW-less WCDMA transmit Modulator Using Direct Quadrature Voltage Modulation）、ＩＳＳＣＣ、サンフランシスコ、ＵＳＡ，２００９年２月
【発明の概要】
【発明が解決しようとする課題】
【００１２】
極性変調では、振幅及び位相変調パスが異なり、互いに負荷をかけないため、約４５°の同様の効率の低下は起きない。しかし、２つのパスの差分により、それらを整合するのが困難となり、異なる群遅延を招く。これは、例えば信号振幅に対する歪みの比であるエラーベクトル振幅（ＥＶＭ）により測定されるような歪みを発生する。更にデカルト座標（Ｉ，Ｑ）から極座標（振幅，位相）への変換において大きな帯域幅の拡張（例えば、約５倍〜９倍）がある。変換は非線形であり、信号が歪みを低減するのに大きな帯域幅を必要とするゼロの振幅に近くなると鋭角になる。このため、極性変調はＷＣＤＭＡ等の広帯域の応用例に適さない。
【００１３】
極性変調の効率が一定である状態で直交変調の一定の群遅延及び低帯域幅を示し、更には全てのデジタル実施形がＣＭＯＳ技術の進化である速度及び電力の利点を利用できるようにする変調技術は、通信信号送信の最新技術における大きな進歩を表す。
【課題を解決するための手段】
【００１４】
ここで開示され且つ特許が請求される１つ以上の実施例によると、アフィン変換はＩ成分及びＱ成分で表される送信される通信信号に適用される。アフィン変換は、Ｉ，Ｑデカルト座標空間を所定の境界角度で規定される複数のｍ個の放射状のセクタに分割する。あるセクタ内に入る信号は、各々がセクタの境界角度に沿って存在する２つの放射状ベクトルのベクトル和として表される。
【００１５】
デジタルアフィン変換変調器及び電力増幅器は、アナログ増幅器なしで送信する信号をデジタル方式で準備する。変調器は、信号に対してアフィン変換を実行する。電力増幅器は、各々が少なくとも２つの増幅器ユニットを含む複数の増幅器セルを含む。所定の信号に対して、各増幅器ユニットは信号のアフィン変換済みセクタの１つの境界角度に対応する位相を有するクロック信号を選択的に増幅する。位相クロック信号を受信する複数の増幅器セルの部分集合は、アフィン変換空間における信号を記述する関連するベクトルの大きさに基づいてイネーブルされる。一実施例において、大きさは２進数から一進数符号（サーモメータコード）に変換され、各一進数符号化（サーモメータコード化）ビットは、各増幅器セルの関連する増幅器ユニットを選択的にイネーブルする。増幅器セルの出力は、デジタル電力増幅器出力を形成するために結合される。一実施例において、増幅器セルは、出力インピーダンスの変動を防止するインピーダンス整合回路とディスエーブルされた増幅器ユニットとの内の少なくとも１つにおけるＲＦ漏洩を防止する遮断回路を含む。増幅器ユニットは、トランジスタのシングルエンド又は差動構成として構築される。
【００１６】
一実施例において、信号がアフィン変換セクタ境界を越えた時に迅速なスイッチングを可能にするために、信号の動きが予測される。増幅器セル毎のディスエーブルされた第３の増幅器ユニットは、現在のセクタにより共有されない予測されたセクタの境界角度に対応する位相を有するクロック信号を受信する。信号が予測されたアフィン変換セクタに入ると、第３の増幅器ユニットは、アフィン変換空間の関連するベクトルの大きさに基づいて選択的にイネーブルされる。この時、新しい（予測された）セクタにより共有されない前のセクタの境界角度と関連付けられた増幅器ユニットはディスエーブルされる。これにより、信号がアフィン変換セクタ間を迅速に移動する時のスイッチング速度及び帯域幅が向上する。
【図面の簡単な説明】
【００１７】
【図１】デジタルアフィン変換変調送信機（ＤＡＴＡＭ）を示す機能ブロック図である。
【図２】アフィン変換セクタを示す極座標グラフである。
【図３】ベクトルの加算を示す図である。
【図４】第１象限における２つの信号のベクトル和を示す極座標グラフである。
【図５】８セクタアフィン変換系に対するセクタ境界及び式を示す極座標グラフである。
【図６】１２セクタアフィン変換系に対するセクタ境界及び式を示す極座標グラフである。
【図７】コールドスイッチＤＡＴＡＭを示す機能ブロック図である。
【図８】ＤＡＴＡＭに対するシングルエンドデジタル電力増幅器を示す機能ブロック図である。
【図９】ＤＡＴＡＭに対する差動デジタル電力増幅器を示す機能ブロック図である。
【図１０】ＤＡＴＡＭに対するコールドスイッチ差動デジタル電力増幅器の増幅器ユニットを示す機能回路図である。
【図１１】セクタ境界及びセクタ間の信号の動きを示す極座標グラフである。
【図１２】ホットスイッチＤＡＴＡＭを示す機能ブロック図である。
【図１３】ＤＡＴＡＭに対するホットスイッチ差動デジタル電力増幅器の増幅器ユニットを示す機能回路図である。
【図１４】ＤＡＴＡＭに対するホットスイッチシングルエンドデジタル電力増幅器の増幅器ユニットを示す機能回路図である。
【図１５】アフィン変換変調を実現する回路を示す機能ブロック図である。
【図１６】セクタをまたがる信号の動きを示すグラフである。
【図１７】信号がセクタを移動する時の信号の追跡及びベクトルの加算を示す図である。
【図１８】角度θだけ離間した一定の大きさの２つのベクトルを示すグラフである。
【図１９】ＤＡＴＡＭの電力効率及び電流を示すグラフである。
【図２０】従来の直交変調送信機を示す機能ブロック図である。
【図２１】統合デジタル直交変調器を特徴とする従来の直交変調送信機を示す機能ブロック図である。
【図２２】Ｉ記号成分及びＱ記号成分が等しくなるにつれて図２０又は図２１の送信機の効率が低下することを示すグラフである。
【発明を実施するための形態】
【００１８】
図１は、デジタルアフィン変換変調（ＤＡＴＭ）送信機１０を示す。ＤＡＴＭ送信機１０は、送信される信号の同相成分（Ｉ）及び直交成分（Ｑ）を生成するベースバンドデジタル信号プロセッサ（ＢＢＤＳＰ）１２を含む。これらのデジタル２進値は、デジタル−アナログ変換器、ローパスフィルタ、可変利得増幅器、変調器及び電力増幅器の機能を１つのデジタルブロックに結合する統合デジタルアフィン変換変調電力増幅器（ＤＡＴＭＰＡ）１４により受信される。更に、ＤＡＴＭＰＡ１４は、クロック生成器及びクロックドライバ回路を含む。ＤＡＴＭＰＡ１４は、デジタル領域においてアフィン変換変調方式を使用してＢＢＤＳＰ１２からのデジタル信号を変調し、デジタル電力増幅器において変調した信号を増幅する。ＤＡＴＭＰＡ１４は、送信するために増幅した信号をアンテナ１６に提供する。
【００１９】
ＤＡＴＭは、変調器においてよく整合されたパスをイネーブルし、一定の群遅延を可能にする。それらパスは、雑音及び干渉を低減するための差動回路による実現に非常に適している。変調パスは、振幅及び位相に関連するため、Ｉ成分及びＱ成分が４５°に近づく時に低効率にならない。しかし、極座標へのＩ／Ｑ変換に必要な非常に広い帯域幅は回避される。デジタル領域において変調及び電力増幅の双方を実現することにより、システムは、ＣＭＯＳ技術の進歩を利用してシリコン面積及び消費電力を低減し、高速化し、且つ非常に高い集積度を実現する。
【００２０】
アフィン変換について最初に説明し、その後、ＤＡＴＭ送信機１０のいくつかの実施例を開示する。信号が移動する時のスイッチング速度が考慮され、迅速なスイッチングのために最適化されたＤＡＴＭ送信機１０の実施例を開示する。シミュレーション結果は、アフィン変換パラメータの関数としてＤＡＴＭＰＡの効率を示す。
【００２１】
２つのベクトル空間の間のアフィン変換は、以下の式を使用してデカルト座標ｉ，ｑをｕ，ｖのアフィンベクトル空間にマッピングする行列Ａにより与えられる非退化（full rank）線形変換として規定される。
【００２２】
0005859444.tif 000002
【００２３】
所望のアフィン変換は、ｉ及びｑ空間の原点をアフィン空間の原点にマッピングすべきである。従って、平行移動係数ｃ1及びｃ2はゼロに設定される。マッピング後、行列Ａが直交行列でない限り、直交性は失われる。ＤＡＴＭにおいて、通常、非直交基底が使用される。ｃ1及びｃ2の双方がゼロであるため、変換は実際には線形変換であり、アフィン変換の部分集合である。線形増幅又は線形変調と非線形増幅又は非線形変調とを混同しないようにするために、ここではアフィン変換という用語を用いる。
【００２４】
アフィン変換において、ｉ及びｑ平面のサイクル領域は、図２に示すように複数の所定の境界角度θ＝｛θ0，θ1，θ2，……，θm-2，θm-1｝によりｍ個の同等なセクタＳ1、Ｓ2、……、Ｓm-1、Ｓmに分割される。ここで、ｍは整数であり、角度θはデジタルクロック信号の位相を変動させることにより容易に実現されるように選択される。
【００２５】
原点から、例えば、図２においてＳ２であるセクタに配置された点Ｐ（ｉ，ｑ）へのベクトルＯＰにより表されるＩ成分及びＱ成分で出力される信号は、ベクトル基底であるセクタの２つの境界角度、例えば、図２のθ1、θ2を使用して線形行列により部分空間にマッピングされる。これらの境界角度は連続したクロック位相に対応する。ベクトルＯＰは、部分空間Ｓ2において以下のベクトル和により表される。即ち、
Ｕ（θ1，θ2）＝Ｓ2
≡Ｓ（ｕ2，ｖ2）＝Ａ2（ｐ（ｉ，ｑ））
＝ｂ1Ｃθ1＋ｂ2Ｃθ2        （２）
である。ここで、ｂ1とｂ2はゼロ以上の大きさであり、Ｃθ1及びＣθ2はそれぞれ、θ1、θ2の位相／角度を有するベクトルである。
【００２６】
一般に、原点からセクタｊに配置された点Ｐ（ｉ，ｑ）へのベクトルＯＰにより表されるＩ成分及びＱ成分で出力される信号に対して、部分空間Ｓjにおけるアフィン変換は次の通りである。即ち、
Ｕ（θj-1，θj）＝Ｓj
≡Ｓ（ｕj，ｖj）＝Ａj（ｐ（ｉ，ｑ））
＝ｂj-1Ｃθj-1＋ｂjＣθj    （３）
である。ここで、ｂjはゼロ以上の大きさであり、Ｃθj はθjの位相／角度を有するベクトルであり、ｊ＝０，１，２，……，ｍ−１である。
【００２７】
ｍ個の異なるセクタに対して、ＩＱ空間の信号の軌道に従ってＩ／Ｑ信号出力（すなわち、Ｉ及びＱ座標で表される連続した信号）をｍ個のアフィン線形空間に変換するｍ個の異なる線形マッピングＡ＝｛Ａ1，Ａ2，……，Ａm-2，Ａm-1，Ａm｝が存在する。アフィン線形空間Ｓjは、境界角度θjに対応する２つのベクトル基底ｕj及びｖjを有するアフィン変換Ａjにより作成される。境界角度θjは、回路の実現を容易にするために正のみであると仮定される。当然、負のベース／境界角度も可能である。
【００２８】
アフィン変換Ａjは、２つのベクトル成分が組み合わされた時にアフィン変換がセクタの全ての境界において元のＩ／Ｑ信号と同一の軌道を維持し且つマッピングされた信号の連続性を保証するように最適に選択されるべきである。これらの条件が満たされた場合、マッピングはいかなる歪みも発生させない。
【００２９】
図３は、第１のセクタに対するアフィン変換を示す。ベクトルＯＰは、２つのベクトルＯＳ及びＯＱの和で置換される。２つのベクトルの各々は、境界角度θ0及びθ1と同一方向を有する。アフィン変換は、以下のように表される。即ち、
ｕ1＝ＳＰ＝ＯＱ＝ｘ−｛ｙ／ｔａｎ（ψ）｝
ｖ1＝ＯＳ＝ＱＰ＝ｙ／ｓｉｎ（ψ）          （４）
である。
【００３０】
あるいは、式（４）は以下のように行列形式で表されてもよい。
【００３１】
0005859444.tif 000003
【００３２】
他のセクタ、例えばセクタｋ、ｋ＝１，．．．，ｍ−１，ｍに対して、以下の回転演算子Ｒkが使用される。
【００３３】
0005859444.tif 000004
【００３４】
これを使用してｉ及びｑを第１のｘ及びｙ空間にマッピングし、その後、アフィン変換が行われ、ｘ及びｙ空間をアフィン空間にマッピングする。それ故に、その変換はＡ１と回転行列Ｒkとの積として次のように書ける。
【００３５】
0005859444.tif 000005
【００３６】
ここで、Ａkは、セクタｋをθk及びθk+1の境界角度を有するアフィン空間にマッピングする変換である。
【００３７】
当然、ｉ成分及びｑ成分は、符号部分と値部分とに分離され、信号は第１象限へと回転される。アフィン変換は、第１象限において実行され、適切な境界角度が判定される。このように、信号ｕk及びｖkは正となる。
【００３８】
２つの連続したセクタＳk及びＳk+1に対して、ｖk＝ｕk+1であることが図２又は式（５）から分かり、これはマッピングされた部分空間における信号表現の連続性を維持するのに必要である。換言すると、２つの連続したセクタは異なるアフィン変換を使用するが、境界において２つの変換は連続的に結び付けられる。
【００３９】
セクタ数及び従って境界角度（又はクロック位相）の数である整数パラメータｍは、電力効率に影響を及ぼす。極性変調方法の限界まで、ｍが無限大に近づくにつれて、ｍが大きい程、電力効率は高くなる。直交変調は、ｍ＝４の場合に特殊な例と考えられ、境界角度はＩ、Ｑ軸である。実際には、ｍの値は６、８、１２、１６、２４、３２等として選択される。以下に説明するように、ｍの値が大きい程、電力増幅器の非線形性を解除するのに採用されるプリディストーションルックアップテーブルのサイズは縮小される。ｕ及びｖは、図３に示すｕ1及びｖ1のように間の角度がψである２つのベクトルであると仮定する。ＯＰの振幅、すなわちベクトルｕ及びｖの和は以下の通りである。
【００４０】
0005859444.tif 000006
【００４１】
ｍが増加すると、ψは減少する。ψが非常に小さい場合、電力増幅器の非線形性を解除するために１Ｄプリディストーションテーブルを使用できる。
【００４２】
本発明の好適な一実施例において、ｍ＝４＊Ｉである。Ｉは正の整数である。ｍ＝４＊Ｉである場合、第１象限におけるアフィン変換行列の成分は他の象限に現れ、これにより、デジタル変調器がアフィン変換された信号を実現する時のハードウェアの複雑さを低減する。
【００４３】
図４に示す一実施例において、ｍ＝８であり、セクタ（及びデジタル実施形に対する８位相クロック）を規定するための８つの境界角度に対応する。セクタの境界位相は、Ｃ０、Ｃ４５、Ｃ９０、Ｃ１３５、Ｃ１８０、Ｃ２２５、Ｃ２７０及びＣ３１５である。これらの位相角は、ｉ及びｑ平面を８つのセクタＩａ、Ｉｂ、IIａ、IIｂ、IIIａ、IIIｂ、IVａ及びIVｂに分割する。これらは、ｉ及びｑ信号の符号及び絶対値の比較から容易に取得される。
【００４４】
セクタＩａの点Ｐ１（ｉ，ｑ）に対して、アフィン変換は、０°及び４５°のクロック位相に対応する２つの境界角度Ｃ０及びＣ４５に基づいてその点をアフィン空間Ｕ１にマッピングする。ベクトルＯＰ１は２つのベクトルＯＱ１及びＱ１Ｐ１の和として表される。ＯＱ１はｉ軸と同一方向を有し、Ｑ１Ｐ１は時計方向に４５°回転されたｑ軸である。以下のことが図４から容易に分かる。即ち、
ＯＱＩ  ＝ｕ1＝ｉ−ｑ
Ｑ１Ｐ１＝ｖ1＝√２ｑ
である。ここで、ｕ1及びｖ1は、セクタを規定する境界角度に沿って存在する第１のアフィンセクタにおけるベクトルである。
【００４５】
同様に、セクタＩｂに存在する点Ｐ２（ｉ，ｑ）に対して、アフィン変換は、４５°及び９０°のクロック位相に対応する２つの境界角度Ｃ４５及びＣ９０に基づいてその点をアフィン空間Ｕ２にマッピングする。ベクトルＯＰ２は、２つのベクトルＯＱ２及びＱ２Ｐ２の和として表される。ＯＱ２はｑ軸と同一方向を有し、Ｑ２Ｐ２は反時計方向に４５°回転されたｉ軸である。以下のことが図４から容易に分かる。即ち、
Ｑ２Ｐ２＝ｕ2＝√２ｉ
ＯＱ２  ＝ｖ2＝ｑ−ｉ
である。
【００４６】
残りのマッピングは同様に判定される。図５のグラフは、全てのマッピングを示し、８つのセクタのアフィン変換を表す。６桁で表されるアフィン変換行列の成分は、変数ｉ及びｑに対する絶対値を使用して表１に一覧表示される。
【００４７】
0005859444.tif 000007
【００４８】
図６は、同様に判定されるｍ＝１２の場合のアフィン変換のマッピングを示す。変数ｉ及びｑに対する絶対値を使用するアフィン変換行列の成分は表２に一覧表示される。
【００４９】
0005859444.tif 000008
【００５０】
アフィン変換式の展開及びアフィン変換行列の成分は、より大きい値ｍに対しても同様に導出される。
【００５１】
一般に各々がアフィン変換セクタを規定する境界角度の１つの角度と異なる大きさとを有する２つのベクトルの和としてアフィン変換された信号を表すことにより、アナログ増幅器なしで送信アンテナにＲＦ信号を直接提供できるようにデジタルアフィン変換変調器及び／又はデジタル電力増幅器を実現することが可能になる。
【００５２】
図７は、送信機１０の一実施例を示す。送信機は、ベースバンドデジタル信号プロセッサ１２と、デジタルアフィン変換変調電力増幅器（ＤＡＴＭＰＡ）１４と、アンテナ１６とを含む。ＢＢＤＳＰ１２は、Ｉ成分及びＱ成分として表されるデジタル変調信号（デジタルベースバンド信号）を生成する。Ｉ信号成分及びＱ信号成分は、ＤＡＴＭＰＡ１４の並列チェーンにおいて受信され且つ処理される。以下に説明する理由のために、ＤＡＴＭＰＡ１４のこの実施例は、「コールドスイッチ」設計と呼ばれる。信号処理チェーンは、チャネル毎に補間器３０及びローパスフィルタ３４と、デジタルアフィン変換変調器（ＤＡＴＭ）３６と、プリディストーションモジュール４０と、２進数−１進数符号化（binary to thermometer coding）変換モジュール４２と、デジタル電力増幅器４６と、出力ネットワーク５０と、バンドパスフィルタ５２とを含む。
【００５３】
内挿補間器３０は、ベースバンドデジタル信号をオーバサンプリングし、デジタルローパスフィルタ３４は、サンプリングが原因となるバンド外のスプリアス成分を除去する。ＩＰ３０及びＬＰＦ３４は、多相クロック生成回路３２から適切なクロック信号を受信する。
【００５４】
サンプリング及びフィルタリングされたｉ及びｑ信号は、デジタルアフィン変換変調器（ＤＡＴＭ）３６に渡され、ＤＡＴＭ３６は、上述したように信号をアフィン変換空間に変換する。アフィン変換空間は、各々がアフィン変換セクタの境界角度に対応する方向及び大きさを有する２つのベクトルを含む。ＤＡＴＭ３６は、それら２つのベクトルの大きさをデジタル値Ｍｕ及びＭｖとして出力する。ＤＡＴＭ３６は、対応するベクトル方向情報（位相制御信号ｐｓ）をクロック選択器回路３８に更に出力する。
【００５５】
クロック選択器回路３８は、ＤＡＴＭ３６が信号をマッピングするセクタの境界角度に対応する位相を有するクロック信号を選択する。任意の位相シフトψを有するあらゆるクロックが以下の式により生成される。即ち、
ｓｉｎ（ωｔ＋ψ）＝ｓｉｎ（ωｔ）ｃｏｓ（ψ）
＋ｃｏｓ（ωｔ）ｓｉｎ（ψ）              （９）
である。
【００５６】
即ち、ｃｏｓ（ψ）及びｓｉｎ（ψ）の固定の重み又はプログラム可能な因子を有する直交クロックの和である。一実施例において、多相クロック生成回路３２は、いくつかのクロック位相（例えば、アフィン変換セクタを規定する全ての境界角度に対応する）を作成する。クロック選択器回路３８は、ＤＡＴＭ３６から生成される位相制御信号ｐｓに基づいて多相クロック生成回路３２の出力から必要とされるクロック信号を選択し、選択された位相クロック信号はクロックドライバモジュール４８に送出され、クロックドライバモジュール４８はそれら信号をデジタル増幅器４６に提供する。
【００５７】
プリディストーションモジュール４０は、下流側のデジタル電力増幅器４６により発生された特定の非線形歪みを補償する大きさ信号Ｍｕ及びＭｖに補正を適用し、プリディストーションされたアフィン変換ベクトルＤｕ及びＤｖを出力する。一実施例において、プリディストーションユニット４０はルックアップテーブルを使用することにより動作する。
【００５８】
プリディストーションされたアフィン変換ベクトルＤｕ及びＤｖは、２進数−１進数符号化（binary to thermometer coding）変換モジュール４２において１進数符号（サーモメータコード）に変換され、モジュール４２は値Ｔｕ及びＴｖを出力する。従来技術において既知であるように、値ｘのｎビット表現のサーモメータコードは２nビットを含む値である。ｘ番目のビットまでの全ての下位ビット位置は１であり、ｘ番目のビットより上のビット位置は０である。
【００５９】
デジタル電力増幅器４６は、対応するアフィン変換セクタの境界角度に沿って位置合わせされたベクトルの大きさに従って選択された位相クロック信号を増幅し、これは結果としてそのセクタ内の信号になる。デジタル電力増幅器４６の構造及び動作については、ここで更に詳細に説明する。
【００６０】
デジタル方式で増幅されたＲＦ信号は、出力整合ネットワーク５０によりインピーダンス整合される。バンドパスフィルタ５２は、送信機１０の帯域外のスプリアス信号成分を除去する。フィルタリングされたＲＦ出力信号は、送信するためにアンテナ１６に結合される。
【００６１】
図８は、シングルエンド設計で実現され、Ｎ個の並列増幅器セル５４を含むデジタル電力増幅器４６の構造を示す。図９は、Ｎ個の並列差動増幅器セル５６を含む差動設計又はバランス設計の増幅器４６を示す。いずれの場合においても、各セル５４、５６は、入力ベクトルＴj、ｊ＝１，２，……，Ｎの対応するビットとクロック信号入力ベクトルＲＣとを受信する。図９の差動設計のセル５６は、相補クロック信号ベクトルＲＣｂも受信する。Ｔjは、各増幅器セル５４、５６に対してビット［Ｔｕi，Ｔｖi］を含むサーモメータコード化データバスである。同様に、クロック信号入力ベクトルＲＣは、２つの位相クロック信号Ｒｕ及びＲｖを含む。増幅器セル５４、５６の出力は接続され、負荷に印加される。
【００６２】
Ｎ個の並列増幅器セル５４、５６の出力を合計することにより、以下のように表される乗算演算が実現される。
【００６３】
0005859444.tif 000009
【００６４】
ここで、Ｔｘはアフィン変換ベクトルの大きさから導出される変調信号であり、Ｒｚは位相クロック信号（Ｒｕ、Ｒｖ）である。Ｒｚｐ及びＲｚｎは、差動位相クロック信号である。このように、乗算演算子は、論理演算子ＡＮＤの複数の重み付き分岐を合計することにより実現される。この加算演算は、線形負荷において重み付き分岐の電流を結合することにより実現される。
【００６５】
これは、以下のような演算を行う変調器に適用される。
【００６６】
0005859444.tif 000010
【００６７】
図１０は、差動の場合の式（１１）の括弧内に表された演算の一実施形を示す。図１０は、２つの増幅器ユニット５８、６０を含む単一の増幅器セル５６を示す。第１の増幅器ユニット５８は、変調信号Ｔｕのｉ番目のビット（アフィン変換空間の境界角度ｕに沿うベクトルの大きさから導出される）と、境界角度ｕに対応する位相を有する差動クロック信号Ｒｕｐ、Ｒｕｎとを受信する。第２の増幅器ユニット６０は、変調信号Ｔｖのｉ番目のビットと、境界角度ｖに沿うベクトルに対応する差動クロック信号Ｒｖｐ、Ｒｖｎとを受信する。
【００６８】
増幅器ユニット６０の機能回路図を図１０に示す。トランジスタＴ１及びＴ２は、相補クロック信号Ｒｖｐ、Ｒｖｎに接続され、トランジスタＴ３及びＴ４は、デジタル論理Ｔｖiにより制御され、式（１１）の演算を行う。ｖｏｕｔｐ及びｖｏｕｔｎは出力ノードである。共通ソース構成のトランジスタＴ１及びＴ２は、高周波相互コンダクタンスｇｍを提供し、共通ゲート構成のトランジスタＴ３及びＴ４は高圧出力を提供する。通常、Ｔ３及びＴ４は、高い絶縁破壊電圧を達成するために厚膜酸化物ＬＤＭＯＳトランジスタにより構築され、それらは共通ゲート構成で動作しているため、カットオフ周波数は非常に高い。この共通ソース及び共通ゲート構造は、電力増幅器４６の段階に対しては適切なものである。差動出力は、以下の２つの利点を提供する。第１に、シングルエンド出力の２倍の出力振幅を有し、第２に、全ての偶数次高調波及び相互変調積が除去され、スプリアス放射を低減する。
【００６９】
いくつかの実施例において、Ｔ１〜Ｔ４で実現される２つのＲＦトランジスタ分岐に加えて、増幅器ユニット６０は、インピーダンス補償回路６４及び遮断回路６２のうちのいずれか一方又は双方を含む。スイッチングトランジスタＴ１〜Ｔ４は、出力インピーダンスを変更し、トランジスタが全ての増幅器セル５４、５６でスイッチオン／オフされる（Ｔの値に基づいて）際に基づく位相変更の原因となるだろう。インピーダンス補償回路６４のＰＭＯＳトランジスタＳ１は、Ｔｖi信号がローレベルの時に導通する。Ｓ１の導通により、イネーブル状態及びディスエーブル状態の双方においてセル出力インピーダンスは変更されない。
【００７０】
遮断回路６２は、クロック漏洩を除去する。Ｔｖiがローレベルの時、Ｔ３及びＲ４はオフである。しかし、ＲＦ信号は結合してＴ３及びＴ４を通り、漏洩としてｖｏｕｔｎ、ｖｏｕｔｐに到達する。遮断回路６２内において、ＰＭＯＳトランジスタＳ２及びＳ３は、増幅器ユニット６０がディスエーブルされた時に導通する。これにより、ＲＦトランジスタＴ１及びＴ２のドレインのフローティングノードをバイアス電圧Ｖｍに接続し、弱いＤＣ電流漏洩をドレインに提供し、イネーブルされた時に動作電圧の近くで特定の電圧電位を維持する。この構成は、トランジスタがイネーブルからディスエーブルに及びディスエーブルからイネーブルに遷移する間の充電及び放電によるスイッチング妨害を低減する。当然、他の実施例において、スイッチデバイスＳ１〜Ｓ３は、ＮＭＯＳトランジスタにより置換可能であり、逆論理により駆動可能である。また、他の共通ゲート構成のＮＭＯＳトランジスタは、ＮＭＯＳトランジスタＴ３のドレインと出力ノードｖｏｕｔｐとの間及びＮＭＯＳトランジスタＴ４と出力ノードｖｏｕｔｎとの間に挿入可能であり、Ｔ３及びＴ４に対する絶縁破壊に関する要求を緩和する。
【００７１】
図１１は、Ｉ／Ｑ信号軌道、すなわちＩ及びＱ成分形式でＢＢＤＳＰ１２により生成される一連のデジタルベースバンド信号がＰ１からＰ２に移動し、境界角度を行ったり来たりする例を示す。図示する例において、境界角度は４５°である。θ2は、デジタル電力増幅器４６の増幅器セル５４、５６に供給される１つのクロック位相として選択される必要があることが明らかである。しかし、他のクロック位相は、信号がセクタＳ3にあるか又はＳ2にあるかに依存して場合によってはθ3であるか又はθ1であるべきである。高速に１つのアフィン変換を使用することは、信号が異なる（隣接する）アフィン変換セクタにマッピングされる時に、クロック選択器回路３８がＤＡＴＭ３６に応答してクロック位相をスイッチングするのに十分な程速くないという実施時におけるタイミングの問題がある。
【００７２】
図１２は、「ホットスイッチ」ＤＡＴＭＰＡ１５を含む送信機１０の一実施例を示す。図７のコールドスイッチの実施例に対応する回路モジュールは同様に機能し、同一の番号が付される。ホットスイッチの実施例において、ＤＡＴＭ３７、プリディストーションモジュール４１及びデジタル電力増幅器４７は、２つではなく３つの並列デジタル処理パスを有する。クロック選択器３９及びクロックドライバモジュール４９は、それぞれ３つのクロック位相を選択し且つ駆動する。２進数−１進数符号化（binary to thermometer coding）変換モジュール４２は、上述したように機能する。しかし、ホットスイッチＤＡＴＭＰＡ１５においてそのモジュールは３つ存在する。
【００７３】
ホットスイッチＤＡＴＭ３７は、信号をデジタルアフィン変換空間にマッピングし、アフィン変換セクタ境界に沿って存在するベクトルの大きさ及び角度を出力し、結果として上述したように信号になる。更にＤＡＴＭ３７は、アフィン変換空間における信号の軌道を予測し、第３のベクトルの大きさ及び角度を算出して出力する。第３のベクトルは、現在のセクタの境界でない予測された（隣接する）セクタの境界角度に沿って存在する。例えば図１１を参照すると、信号Ｓ２の辺りで、ＤＡＴＭ３７は境界角度θ1及びθ2に沿ってベクトルを出力する。更にＤＡＴＭ３７は、信号がアフィン変換セクタＳ3に移動する可能性があると予測するため、境界角度θ2に沿って存在する第３のベクトルを出力する。
【００７４】
図１３は、ホットスイッチデジタル電力増幅器４７の増幅器セル５６を示す。増幅器セル５６は、３つの差動増幅器ユニット６８、７０、７２を含み、各差動増幅器ユニットは、各ベクトルのサーモメータコード化の量のｉ番目のビットと、対応する位相クロック信号とを受信する。所定の時間において、予測されたアフィン変換セクタの「他の」境界角度に対応する３つの増幅器ユニット６８、７０、７２のうちの１つは、デジタル電力増幅器４７の全ての増幅器セル５６にわたりディスエーブルされる（即ち、Ｔj値は全て０である）。その一方で、他の２つの増幅器ユニット６８、７０、７２は、コールドスイッチの実施例に関して上述したように各Ｔj値に基づいて選択的にイネーブルされる。信号が隣接するアフィン変換セクタに入ると、ディスエーブルされた増幅器ユニット６８、７０、７２はアクティブになり、他の２つのうちの一方（前のセクタの「他の」境界角度に対応する）がデジタル電力増幅器４７の全ての増幅器セル５６にわたりディスエーブルされる。このように、デジタル電力増幅器４７は、信号がアフィン変換セクタ間を移動した時に境界角度間で迅速にスイッチングできる。図１３は、上述したように機能する増幅器ユニット７０（全ての増幅器ユニット６８、７０、７２を表す）のトランジスタ回路の一実施例を示す。
【００７５】
図１４は、３つのシングルエンド増幅器ユニット６８、７０、７２を含むホットスイッチデジタル電力増幅器４７の増幅器セル５４を示す。尚、コールドスイッチデジタル電力増幅器４６の増幅器セル５４は、同一のトランジスタ構造を有するが、増幅器ユニット６８、７０、７２のうち２つのみを含む。
【００７６】
図１５は、ホットスイッチＤＡＴＭ３７に対する例示的な機能構造を示す。ＤＡＴＭ３７は、２つの行列演算子Ｍ１  ２２及びＭ２  ２４と、マルチプレクサ２６と、制御信号ＣＴＲ及びクロック位相選択信号ｐｓを生成するデジタル論理ブロック２８とを含む。
【００７７】
図１６は、出力ｕｏ及びｖｏを作成するアフィン変換Ａｏに対応するセクタＳ0に現在配置されている信号Ｐ（ｉ，ｑ）を示す。アフィン変換Ａｏは、行列演算子Ｍ１  ２２に割り当てられる。出力ベクトルｕｏ及びｖｏの振幅を比較して、｜ｖ0｜＞｜ｕ0｜である場合、Ｍ２は演算パラメータとしてアフィン変換Ａｐをロードする。それ以外の場合、Ｍ２はＡｎをロードする。従って、Ａｏは現在アクティブなアフィン変換であり、Ａｐはホットスイッチされる準備がされた別のアフィン変換である。信号が実際にセクタＳｐに入る場合、Ｍ２＝Ａｐであり、Ｍ１はホットスイッチされる準備がされた別のアフィン変換のために解放される。
【００７８】
現在の入力信号ｉ（ｔ）及びｑ（ｔ）と次の入力信号ｉ（ｔ＋１）及びｑ（ｔ＋１）とに基づいて、ログモジュール２８は、行列パラメータの更新のための必要とされる全ての制御信号ＣＴＲと、クロック位相信号の更新のための位相選択信号ｐｓとを提供する。
【００７９】
対数（ログ）モジュール２８の一実施例において、アルゴリズムは、所定の信号のセクタ番号を判定する。ここで、セクタ数はｍ＝２bであり、ｂは整数である。アルゴリズムは、現在の成分を半分のセクタに投影する演算の有限数の繰り返しを使用し、２進値のｂビットを割り当てる。アルゴリズムについては、図１７を参照して説明する。図１７において、記号ＣＸは、Ｘ°の位相オフセットを有するクロックを示す。
【００８０】
ｍ＝６４と仮定すると、ｂ＝６である。所定の点Ｐ（ｘ，ｙ）は第１象限に配置され、最初の２ビットは値０，０を割り当てられる。座標ｘ及びｙは比較される。ここではｘ＜ｙであるため、次のビットは値０を割り当てられ、Ｐ（ｘ，ｙ）はクロック位相Ｃ４５とＣ０との間に投影され、ｘ１及びｙ１が結果として得られる。ｙ１＞ｘ１であるため、次のビットは値０を割り当てられ、Ｐ（ｘ，ｙ）はクロック位相Ｃ４５とＣ２２．５との間に投影され、ｘ２及びｙ２が結果として得られる。ｙ２＞ｘ２であるため、次のビットは値１を割り当てられ、Ｐ（ｘ，ｙ）はクロック位相Ｃ４５とＣ３７．５との間に投影され、ｘ３及びｙ３が結果として得られる。ｘ３＜ｙ３であるため、次のビットは値１が割り当てられ、アルゴリズムは終了する。従って、セクタ番号は２進数形式で（０００１１０）であることが分かる。
【００８１】
第１象限に配置された所定の点Ｐ（ｘ，ｙ）に対するセクタ番号を判定する別の方法は、ｙ／ｘの比を算出することであり、以下の通りである。即ち、
もしｔａｎ｛（ｋ−１）ψ｝＜ｙ／ｘ＜ｔａｎ｛（ｋ−１）ψ｝であれば、
セクタ（ｙ／ｘ）＝ｋ、であり、又は
もしｔａｎ｛（ｋ−１）ψ｝・ｘ＜ｙ＜ｔａｎ｛（ｋ−１）ψ｝・ｘであれば、
セクタ（ｙ／ｘ）＝ｋ                              （１２）
である。
【００８２】
その時、Ｐ（ｘ，ｙ）はｋ番目のセクタに入る。ここで、０≦ｋ≦Ｉ−１、且つＩ＝ｍ／４である。一般に、象限Ｋに存在する所定の点Ｐ（ｘ，ｙ）に対して、セクタ番号ｋｓは以下の式により見つけられる。即ち、
Ｋ＝１の場合、
もしｔａｎ｛（ｋ−１）ψ｝・ｘ＜ｙ＜ｔａｎ｛（ｋ−１）ψ｝・ｘであれば、
セクタ（ｙ／ｘ）＝ｋであり、
Ｋ＝２の場合、
もしｔａｎ｛（ｋ−１）ψ｝・ｙ＜｜ｘ｜＜ｔａｎ｛（ｋ−１）ψ｝・ｙであれば、
セクタ（｜ｘ｜／ｙ）＝ｋであり、
Ｋ＝３の場合、
もしｔａｎ｛（ｋ−１）ψ｝・｜ｘ｜＜｜ｙ｜＜ｔａｎ｛（ｋ−１）ψ｝・｜ｘ｜であれば、
セクタ（｜ｙ｜／｜ｘ｜）＝ｋであり、
Ｋ＝４の場合、
もしｔａｎ｛（ｋ−１）ψ｝・｜ｙ｜＜ｘ＜ｔａｎ｛（ｋ−１）ψ｝・｜ｙ｜であれば、
セクタ（ｘ／｜ｙ｜）＝ｋであり、
最終的には、ｋｓ＝（Ｋ−１）・Ｉ＋ｋ                 （１３）
である。
【００８３】
即ち、入力変数ｘ及びｙの絶対値をとり、それらを変数の符号から判断される場所に従って入れ替える。その後、Ｉの比較を行い、セクタ番号をカウントする。比較は、高速化するために並列構造で実現される。
【００８４】
再び、図１１に戻ると、原点に近い信号に対して、全てのセクタは近接しつつも離間され、小さな信号の動きでもセクタ境界の横断を迅速にトリガすることになり、これはＤＡＴＭＰＡ１４、１５における高速スイッチングを意味する。回路に対する速度要求を軽減するために、正方形のＺ領域等の原点を範囲に含む領域が規定される。一般にＺ領域は、その境界が容易に判定できる限り、どのような形状をとることもできる。Ｚ領域内ではｍはＭＳとなり、Ｘ領域外ではｍはＭＬとなる。ここで、ＭＬ＞ＭＳであり、ＭＬ及びＭＳは正の整数である。ＭＳ＝４である場合、領域Ｚはｚ正方形となり、この場合、直交変調はＺ領域内で適用され、アフィン変換はＺ領域外で適用される。一般に、ＭＳは他のいかなる整数値もとることができる。
【００８５】
ｚ正方形領域は、非常に単純な境界を有するため、以下が得られる。即ち、
（｜ｉ｜＜ｚ且つ｜ｑ｜＜ｚ）の場合、
Ｐ（ｉ，ｑ）⊂Ｚであり、
上記以外の場合、
Ｐ（ｉ，ｑ）⊂Ｓ                      （１４）
である。
【００８６】
ここで、ｚは正方形のＺ領域の境界を規定する小さな正数であり、ＳはＺを除く（ｉ，ｑ）平面全体の領域である。従って、領域Ｚ内において、マッピングは以下の通りである。
【００８７】
0005859444.tif 000011
【００８８】
Ｚ外では、式（７）で規定されたアフィン変換が適用される。
【００８９】
一実施例において、領域Ｚは２つ以上の領域に更に分割され、信号は種々の数のセクタにマッピングされる。一例として、領域Ｚは原点に近くなる程セクタ数が徐々に少なくなる階層構造を仮定する。当業者であれば、本発明の教示を仮定すると所定のあらゆる実施形に対してセクタ数や移行を配置する原点からの距離を容易に判定できる。
【００９０】
ＤＡＴＭＰＡ１４、１５の電力及び効率について、図１８を参照して考察する。同一の振幅を有し且つ間に角度θを有する２つのベクトルが合計されると仮定する。結合ベクトルの振幅は一定に維持されるが、その一方で、角度θは０から９０°まで変更される。角度信号θの関数としてデジタル電力増幅器４６の電力効率を例示するために、それら信号に基づいてシミュレーションを行った。
【００９１】
シミュレーション結果を図１９の第１のグラフに示す。角度θの関数である消費電流を第２のグラフに示す。これらのグラフが示すように、角度θが小さい程、電力効率は高い。角度θが０である場合、ＤＡＴＭＰＡ１４、１５は、極性変調と同一の電力効率を達成する。角度θが９０°である場合、ＤＡＴＭＰＡ１４、１５は、直交変調と同一の電力効率を達成する。角度θ＝３６０／ｍであるため、ｍが増加すると、θは減少する。ｍが十分に大きい時に飽和状態となり、更なる向上は僅かである。
【００９２】
ユニークな利点がアフィン変換変調のデジタル実施系から得られるが、アナログ変調器でも実現可能である。アナログアフィン変換変調器において、ギルバートセル等のいくつかの異なる混合器セルは並列に接続可能である。
【００９３】
ベースバンド入力信号を直交デカルト信号として説明したが、２つ以上の成分を含む他の信号形式がアフィン空間に都合よくマッピングされても良く、これにより、ここで説明されるデジタルアフィン変換変調電力増幅器の実現が可能になる。一例として、ベースバンド入力信号は極座標形式であってもよい。
【００９４】
図１、図７及び図１２は、アンテナ１６を直接駆動するものとしてＤＡＴＭＰＡ１４、１５を示す。しかし、本発明はこれに限定されるものではない。一実施例において、ＤＡＴＡＭ１４、１５は、従来の電力増幅器に対して変調された搬送波信号を生成してもよい。例えばＤＡＴＡＭ１４、１５はトランシーバＡＳＩＣに統合され、独立した電力増幅器を駆動する送信信号を生成してもよい。更にフィルタ、スイッチ及びデュプレクサ等の従来の整合構成要素は、ＤＡＴＭＰＡ１４、１５の出力と物理アンテナ１６との間に介在してもよいことが当業者には容易に理解されるだろう。
【００９５】
アフィン変換変調とそれを実現するデジタルアフィン変換変調電力増幅器（ＤＡＴＭＰＡ）１４、１５とは、従来技術より有利な点をいくつか提供する。ＤＡＴＭＰＡ１４、１５は、直交変調器にわたり増加した電力効率を示し、極性変調の電力効率に近づく。しかし、ＤＡＴＭＰＡ１４、１５は、帯域幅の拡張及び群遅延の不整合等の極性変調における有害な問題を回避する。デジタル電力増幅器４６、４７のインピーダンス補償回路６４は、関連する増幅器ユニット５８、６０、６８、７０、７２がイネーブルされるかディスエーブルされるかに関係なく一定の出力インピーダンスを維持する。これにより、通常、スイッチングされた電力増幅器アレイに関連する位相シフトの問題をなくし、電力増幅器４６、４７の出力における振幅の非線形性を低減する。
【００９６】
更にイネーブル状態とディスエーブル状態との間で増幅器ユニット５８、６０、６８、７０、７２をスイッチングする影響により、電力増幅器４６、４７の出力の過渡挙動が減少する。また、プリディストーションモジュール４０、４１は、電力増幅器４６、４７における非線形性を補償する。一実施例において、プリディストーションは、ルックアップテーブルを介してデジタル領域において達成される。当然、本発明は、本発明の主な特徴から逸脱することなく、ここで特に示した方法以外の方法で実施されてもよい。本発明の実施例は、全ての点において例示的なものであると考えられ、限定的なものではない。添付の請求の範囲の意味及び同等の範囲内で行われる全ての変更は、請求の範囲内に含まれることが意図されている。
【図１】
0005859444.tif 000012
【図２】
0005859444.tif 000013
【図３】
0005859444.tif 000014
【図４】
0005859444.tif 000015
【図５】
0005859444.tif 000016
【図６】
0005859444.tif 000017
【図７】
0005859444.tif 000018
【図８】
0005859444.tif 000019
【図９】
0005859444.tif 000020
【図１０】
0005859444.tif 000021
【図１１】
0005859444.tif 000022
【図１２】
0005859444.tif 000023
【図１３】
0005859444.tif 000024
【図１４】
0005859444.tif 000025
【図１５】
0005859444.tif 000026
【図１６】
0005859444.tif 000027
【図１７】
0005859444.tif 000028
【図１８】
0005859444.tif 000029
【図１９】
0005859444.tif 000030
【図２０】
0005859444.tif 000031
【図２１】
0005859444.tif 000032
【図２２】
0005859444.tif 000033