(57)【特許請求の範囲】
【請求項１】
ドライバから出力された一次側ゲート駆動信号を、パルストランスにおいて第１の接地電位点と接続された一次巻線側から、前記パルストランスにおいて前記第１の接地電位点と異なる第２の接地電位点の側に接続された二次巻線に伝達させた後に、レシーバに伝達させて二次側ゲート駆動信号を出力するゲート駆動回路において、
前記パルストランスは、
前記一次巻線と、前記一次巻線の一端を前記ドライバと接続させる正側の信号入力端子と、前記一次巻線の他端と接続された負側の信号入力端子と、接地端子と、前記二次巻線の一端に接続される正側の信号出力端子と、前記二次巻線の他端に接続される負側の信号出力端子と、を含んで構成される第１の層と、
前記二次巻線と、前記正側の信号出力端子と接続される第１の接続部と、前記負側の信号出力端子と接続される第２の接続部と、を含んで構成される第２の層と、
前記第１の層及び前記第２の層との間にそれぞれ絶縁層を介して設けられ、前記一次巻線と前記二次巻線との間に設けられ前記接地端子を介して前記第２の接地電位点と接続された静電シールドと、前記静電シールドを前記接地端子と接続させる第３の接続部と、を含んで構成される第３の層と、
を具備することを特徴とするゲート駆動回路。
【請求項２】
前記第３の層には、前記正側の信号出力端子と前記第１の接続部とに接続される第４の接続部と、前記負側の信号出力端子と前記第２の接続部とに接続される第５の接続部と、が設けられたことを特徴とする請求項１に記載のゲート駆動回路。
【請求項３】
前記正側の信号入力端子、前記負側の信号入力端子、前記正側の信号出力端子、前記負側の信号出力端子、及び前記接地端子は、前記第１の層における前記絶縁層と反対側となる主面の側に配置されたことを特徴とする請求項１又は２に記載のゲート駆動回路。
【請求項４】
前記一次巻線の他端は、前記負側の信号入力端子を介して前記第１の接地電位点と接続されたことを特徴とする請求項１から請求項３までのいずれか１項に記載のゲート駆動回路。
【請求項５】
前記二次巻線の他端にインピーダンス整合用抵抗が接続されたことを特徴とする請求項１から請求項４までのいずれか１項に記載のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子のゲート駆動回路に係り、特にシートトランス構造のパルストランスで絶縁したゲート駆動回路のノイズ低減に関する。
【背景技術】
【０００２】
従来から、ＩＧＢＴなどの半導体スイッチング素子をオン・オフ制御し、モータ等の負荷に電力を供給する電力変換装置が知られている。このような従来技術として特開２００９−２１９２９４号公報に開示されたものがある。
【０００３】
この従来技術による電力変換装置のゲート駆動回路は、マイコンからのゲート駆動信号をＩＣチップ内部に設けられた２つのパルストランスを介して伝達し、一方のパルストランスにより伝達されたゲート駆動信号をローサイドＩＧＢＴへ出力するローサイド回路と、他方のパルストランスを介して伝達されたハイサイドＩＧＢＴのゲート駆動信号の電位変換を行う高耐圧ｎＭＯＳと、高耐圧ｎＭＯＳで電位変換されたゲート駆動信号をハイサイドＩＧＢＴへ出力するハイサイド回路を備えて構成されている。そして、マイコンから出力される駆動信号（ゲート駆動信号）に基づきパルストランスの一次巻線に電流を流すことで、二次巻線に発生する電圧を基準電圧と比較して信号を取り出している。
【０００４】
一般に、伝送されるゲート駆動信号は、パルス幅で１ｎｓ〜２ｎｓ、周波数帯域にして１ＧＨｚ程度になるため、高速伝送が可能な図１に示したようなレシーバＣＭＰを備えた伝送回路が用いられる。
【０００５】
図１において、マイコンから一次側のゲート駆動信号がドライバＤＲＶを介してパルストランスＴの一次巻線Ｎ１に入力されると、このゲート駆動信号はパルストランスＴの二次巻線Ｎ２に伝達され、差動のレシーバＣＭＰで受信される。そして、レシーバＣＭＰの出力端子からハイサイド又はローサイドのＩＧＢＴのゲートに二次側のゲート駆動信号として出力される。なお、ハイサイド用とローサイド用の２つのゲート駆動信号は、それぞれ２つのパルストランスを介して伝達されるが、図１ではその一方のみを示したものである。
【０００６】
このように、ＩＧＢＴは、ゲート駆動信号として１ＧＨｚ程度の周波数帯域幅があり、特に、ローサイドＩＧＢＴは主電源（ここで主電源とは、負荷に電力を供給する電源を指す）の接地電位に対しフローティングの状態で動作する。そこで、パルストランスＴを介して伝送されるゲート駆動信号を受信するレシーバＣＭＰは、特性インピーダンスを整合させた電流駆動の差動方式とされ、高速伝送が可能な回路構成になっている。
【０００７】
ＩＧＢＴのゲート駆動信号は、一般にＰＷＭ方式によるパルス信号であり、このパルス信号は高速に立ち上げ、あるいは立ち下げる必要がある。このために、レシーバＣＭＰを飽和させずに動作させ高速動作するようにしている。図１に示した抵抗Ｒ１〜Ｒ４は、レシーバＣＭＰの入力端子に入力される電圧を、レシーバＣＭＰの動作が常に非飽和状態を保つレベルに設定する役目を持っている。
なお、抵抗Ｒ１はレシーバＣＭＰの非反転入力端子と制御電源Ｖｃｃ間に接続され、抵抗Ｒ２はレシーバＣＭＰの非反転入力端子と第２の接地電位点ＧＮＤ２間に接続され、抵抗Ｒ３はレシーバＣＭＰの反転入力端子と制御電源Ｖｃｃ間に接続され、抵抗Ｒ４はレシーバＣＭＰの反転入力端子と第２の接地電位点ＧＮＤ２間に接続されている。また、第２の接地電位点ＧＮＤ２の電位は、通常、駆動されるＩＧＢＴのエミッタの電位になる。このため、一般に、ハイサイドＩＧＢＴに対するゲート駆動回路では、第２の接地電位点ＧＮＤ２は主電源の接地電位に対しフローティングとなる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平７−２２６６６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記パルストランスＴの一次側と二次側は絶縁され、そして絶縁された第１の接地電位点ＧＮＤ１、第２の接地電位点ＧＮＤ２にそれぞれ接地されている。このため、パルストランスＴの二次側は一次側に対しフローティング状態となっている。パルストランスＴの一次巻線Ｎ１と二次巻線Ｎ２間には寄生容量Ｃｘが存在するので、パルストランスＴの一次巻線Ｎ１と二次巻線Ｎ２間にノイズ源電圧ＶＰｕｌｓｅが印加されると、寄生容量Ｃｘに、このノイズ源電圧ＶＰｕｌｓｅに起因するノイズ電流ｉｘが流れる。ノイズ電流ｉｘは、パルストランスＴの二次巻線Ｎ２から抵抗Ｒ４を介して第２の接地電位点ＧＮＤ２へ流れ、このとき抵抗Ｒ４の両端にノイズが発生する。このため、ＩＧＢＴのオン・オフ時に発生するスイッチングノイズや、コモンモードノイズにより、ゲート駆動信号をパルストランスＴの二次側に伝達できないことがあった。
【００１０】
本発明の目的は、上記問題点に鑑み、上記問題を解決し、ＩＧＢＴのオン・オフ時に発生するスイッチングノイズや、コモンモードノイズによるゲート駆動信号への影響を低減できるゲート駆動回路を提供することにある。
【課題を解決するための手段】
【００１１】
本発明のゲート駆動回路は、ドライバから出力された一次側ゲート駆動信号を、パルストランスにおいて第１の接地電位点と接続された一次巻線側から、前記パルストランスにおいて前記第１の接地電位点と異なる第２の接地電位点の側に接続された二次巻線に伝達させた後に、レシーバに伝達させて二次側ゲート駆動信号を出力するゲート駆動回路において、前記パルストランスは、前記一次巻線と、前記一次巻線の一端を前記ドライバと接続させる正側の信号入力端子と、前記一次巻線の他端と接続された負側の信号入力端子と、接地端子と、前記二次巻線の一端に接続される正側の信号出力端子と、前記二次巻線の他端に接続される負側の信号出力端子と、を含んで構成される第１の層と、前記二次巻線と、前記正側の信号出力端子と接続される第１の接続部と、前記負側の信号出力端子と接続される第２の接続部と、を含んで構成される第２の層と、前記第１の層及び前記第２の層との間にそれぞれ絶縁層を介して設けられ、前記一次巻線と前記二次巻線との間に設けられ前記接地端子を介して前記第２の接地電位点と接続された静電シールドと、前記静電シールドを前記接地端子と接続させる第３の接続部と、を含んで構成される第３の層と、を具備することを特徴とする。
本発明のゲート駆動回路において、前記第３の層には、前記正側の信号出力端子と前記第１の接続部とに接続される第４の接続部と、前記負側の信号出力端子と前記第２の接続部とに接続される第５の接続部と、が設けられたことを特徴とする。
本発明のゲート駆動回路において、前記正側の信号入力端子、前記負側の信号入力端子、前記正側の信号出力端子、前記負側の信号出力端子、及び前記接地端子は、前記第１の層における前記絶縁層と反対側となる主面の側に配置されたことを特徴とする。
本発明のゲート駆動回路において、前記一次巻線の他端は、前記負側の信号入力端子を介して前記第１の接地電位点と接続されたことを特徴とする。
本発明のゲート駆動回路は、前記二次巻線の他端にインピーダンス整合用抵抗が接続されたことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ＩＧＢＴのオン・オフ時に発生するスイッチングノイズや、コモンモードノイズによるゲート駆動信号への影響を低減できる。
【図面の簡単な説明】
【００１３】
【図１】従来技術によるゲート駆動回路の構成を示した図である。
【図２】本発明によるゲート駆動回路の構成を示した図である。
【図３】本発明によるゲート駆動回路に用いられるパルストランスの構成を示した図である。
【図４】図３に示したパルストランスのＡ−Ａ断面を示した図である。
【図５】図３に示したパルストランスのＢ−Ｂ断面を示した図である。
【図６】図３に示したパルストランスのＣ−Ｃ断面を示した図である。
【図７】図３に示したパルストランスのＤ−Ｄ断面を示した図である。
【図８】図３に示したパルストランスのＥ−Ｅ断面を示した図である。
【図９】図３に示したパルストランスのＦ−Ｆ断面を示した図である。
【図１０】図３に示したパルストランスのＧ−Ｇ断面を示した図である。
【発明を実施するための形態】
【００１４】
次に、本発明の実施形態を、図面を参照して具体的に説明する。
モータドライブ用ＩＧＢＴのゲート駆動回路において、通常、パルストランスＴの二次側における第２の接地電位点ＧＮＤ２はパルストランスＴの一次側における第１の接地電位点ＧＮＤ１に対しフローティングになっており、更に、ハイサイドＩＧＢＴ用のゲート駆動回路では、第２の接地電位点ＧＮＤ２が主電源の接地電位に対しフローティングとなっている。したがって、ゲート駆動信号は、上記のノイズ電流ｉｘにより第２の接地電位点ＧＮＤ２の電位変動の影響を受けやすいという問題があった。通常、パルストランスＴの一次巻線Ｎ１と二次巻線Ｎ２との間には寄生容量Ｃｘが存在するため、パルストランスＴの一次側、二次側のどちらにもノイズ電流ｉｘが流れる。特に、差動受端間にノイズ電流ｉｘが流れ込んだ場合、差動増幅器（レシーバＣＭＰ）の電圧が変動し、回路的な誤動作を生じさせる。本発明は、上記の寄生容量Ｃｘに対して静電シールドを施し、回路的に問題の無い別経路（静電シールド板５から第２の接地電位点ＧＮＤ２へ直接）にノイズ電流を流すように構成される。
【００１５】
図２は、本発明によるスイッチング素子のゲート駆動回路の簡易な回路構成を示す図である。図２において、従来技術のゲート駆動回路である図１に示した回路に対し、静電シールド板５が設けられ、その静電シールド板５が第２の接地電位点ＧＮＤ２に接地されている点が異なる。その他、図１と同じ符号は同じものを示している。図１と図２に示したゲート駆動回路における動作は、静電シールド板５による静電シールド効果以外の基本的な動作は同じなので、異なる動作について説明し、その他は適宜簡単に説明することにする。なお、図２において、スイッチングノイズや、コモンモードノイズのノイズ源をノイズ源電圧ＶＰｕｌｓｅで表している。
【００１６】
図２に示すように、パルストランスＴの一次巻線Ｎ１と二次巻線Ｎ２の間には、静電シールド板５が設けられ、第２の接地電位点ＧＮＤ２に直接接地されている。ノイズ源電圧ＶＰｕｌｓｅがパルストランスＴの一次側と二次側間に印加されると、一次巻線Ｎ１と静電シールド板５との間に形成される寄生容量Ｃｙを通してノイズ電流ｉｙが一次巻線Ｎ１から二次側に流れる。このノイズ電流ｉｙは、二次巻線Ｎ２と抵抗Ｒ４を迂回するように、第２の接地電位点ＧＮＤ２に直接流れる。したがって、従来は、抵抗Ｒ４に流れていたノイズ電流ｉｘによりレシーバＣＭＰの電圧が変動したが、本実施形態によれば、抵抗Ｒ４にノイズ電流ｉｙは流れないので、レシーバＣＭＰの電圧はノイズ電流ｉｙにより変動することはなく、レシーバＣＭＰは安定した動作となり、ＩＧＢＴのオン・オフ時に発生するスイッチングノイズや、コモンモードノイズによるゲート駆動信号への影響を低減することができる。
【００１７】
図３はパルストランスＴの構造を模式的に示したものであるが、パルストランスＴはシートトランス構造となっている。パルストランスＴは、図３に示されるように、表面に巻線パターン１（銅膜で形成されたＬ１層）、裏面に巻線パターン２（銅膜で形成されたＬ２層）が形成されたコア材２０ａ、及び表面に巻線パターン３（銅膜で形成されたＬ４層）、裏面に巻線パターン４（銅膜で形成されたＬ５層）が形成されたコア材２０ｂを、プリプレグ（ＰＲＥＰＲＥＧ）２１ａ〜２１ｅにより接着して配置され、シートトランスとして形成されている。シートトランスとして形成されたパルストランスＴの表面及び裏面は、ソルダーレジスト２２ａ、２２ｂにより覆われ保護されている。更に、巻線パターン２（Ｌ２層）と巻線パターン３（Ｌ４層）の間に配置されたコア材２０ｃの裏面上に、静電シールド板５となる静電シールドパターン５１（銅膜で形成されたＬ３層）が配置されている。静電シールドパターン５１（Ｌ３層）が配置されたコア材２０ｃは、巻線パターン２（Ｌ２層）と巻線パターン３（Ｌ４層）の間にプリプレグ２１ｂ〜２１ｄにより接着され配置されている。巻線パターン１（Ｌ１層）、巻線パターン２（Ｌ２層）はスルーホール１０を介して互いに接続されて一次巻線Ｎ１を形成し、巻線パターン３（Ｌ４層）、巻線パターン４（Ｌ５層）はスルーホール１１を介して互いに接続されて二次巻線Ｎ２を形成する。このように、静電シールドパターン５１は一次巻線Ｎ１及び二次巻線Ｎ２の間の寄生容量Ｃｘをキャンセルするように配置されている。なお、コア材２０ａ〜２０ｃは、ガラスエポキシ樹脂により構成されている。
【００１８】
次に、各Ｌ１層〜Ｌ５層、及びパルストランスＴの表面と裏面に設けられた磁性材コア１７、１８について、図４〜図１０を参照して説明する。なお、図４〜図１０に示された各層の配置は、図３に示されたパルストランスＴの構造の配置と一部において一致しない点があるが、これは図３に示したパルストランスＴの構造が模式的で簡略的に表されているためである。
【００１９】
図４は、図３に示したパルストランスＴのＡ−Ａ断面を示している。図４は、四角で全体が囲まれた部分がパルストランスＴで、パルストランスＴを表面側から見た図になっている。図４に示されるように、磁性材コア１７が巻線パターン１（Ｌ１層）を覆うように配置されている。図４〜図１０の各断面図に示された構造配置から分かるように、磁性材コア１７、巻線パターン１（Ｌ１層）、巻線パターン２（Ｌ２層）、巻線パターン３（Ｌ４層）、巻線パターン４（Ｌ５層）、磁性材コア１８は、パルストランスＴの一次巻線Ｎ１、二次巻線Ｎ２の磁気結合が良好になるように重なるように配置されると共に、静電シールドパターン５１（Ｌ３層）は、一次巻線Ｎ１、二次巻線Ｎ２間の寄生容量をキャンセルするように、一次巻線Ｎ１と二次巻線Ｎ２の間に重なるように配置される。パルストランスＴは一辺が数ｍｍ程度の大きさのシートトランスであるから、一次巻線Ｎ１と二次巻線Ｎ２間に、通常のトランスのように鉄心を設けることが構造上難しい。そこで、磁性材コア１７はパルストランスＴの表面に貼り付けるように配置すると良い。このようにすると、パルストランスＴの一次巻線Ｎ１と二次巻線Ｎ２間の磁気抵抗を低減することができる。磁性材コア１７にはアモルファスコアなどが利用できる。
【００２０】
図５は、図３に示したパルストランスＴのＢ−Ｂ断面を示している。図５において、巻線パターン１（Ｌ１層）はコア材２０ａの表面に渦巻状にパターン配線されている（図５に示した例では、パッド１４からスルーホール１０に向かって左巻きの渦巻状の巻線を形成している）。巻線パターン１（Ｌ１層）の左側部分に正側の信号入力端子Ｔｘ＋と負側の信号入力端子Ｔｘ−、及び静電シールドパターン５１（Ｌ３層）の接地端子ＲｘＧが配置され、磁性材コア１７の上側部分に正側の信号出力端子Ｒｘ＋と負側の信号出力端子Ｒｘ−が配置されている。信号出力端子Ｒｘ＋用スルーホール６はパッド１２にパターン配線され、信号出力端子Ｒｘ−用スルーホール７はパッド１３にパターン配線され、信号入力端子Ｔｘ−用スルーホール８はパッド１５にパターン配線され、静電シールド接地端子ＲｘＧ用スルーホール９はパッド１６にパターン配線されている。また、パッド１４は巻線パターン１にパターン配線により接続されている。パッド１２〜パッド１６の部分を除きソルダーレジスト２２ａに覆われて外部環境から保護されている。パッド１２〜パッド１６は金メッキがされて、図示しない外部の部品に図示しない金線などにより接続される。図４には図示はされていないが、巻線パターン１（Ｌ１層）はスルーホール１０を介して巻線パターン２（Ｌ２層）と接続されている。巻線パターン１（Ｌ１層）と巻線パターン２（Ｌ２層）は、スルーホール１０により接続されたとき、巻方向が同一方向になる。
【００２１】
図６は、図３に示したパルストランスＴのＣ−Ｃ断面を示している。図６において、巻線パターン２（Ｌ２層）はコア材２０ａの裏面に渦巻状にパターン配線されている（図６に示した例では、スルーホール１０からスルーホール８に向かって左巻きの渦巻状の巻線を形成している）。巻線パターン２（Ｌ２層）の左側部分に信号入力端子Ｔｘ−用スルーホール８と静電接地端子ＲｘＧ用スルーホール９が配置され、巻線パターン２（Ｌ２層）の上側部分に信号出力端子Ｒｘ＋用スルーホール６と信号出力端子Ｒｘ−のスルーホール７が配置されている。信号入力端子Ｔｘ−用スルーホール８は巻線パターン２（Ｌ２層）の一端にパターン配線により接続され、巻線パターン２（Ｌ２層）の他端はスルーホール１０に接続されている。図６には図示はされていないが、巻線パターン２（Ｌ２層）はスルーホール１０を介して巻線パターン１（Ｌ１層）と接続されている。巻線パターン１（Ｌ１層）と巻線パターン２（Ｌ２層）は、スルーホール１０により接続されたとき、巻方向が同一方向になる。
【００２２】
図７は、図３に示したパルストランスＴのＤ−Ｄ断面を示している。図７において、静電シールドパターン５１（Ｌ３層）はコア材２０ｃの裏面に概略Ｃの字状にパターン配線されている。このように静電シールドパターン５１（Ｌ３層）のパターンを概略Ｃの字状にすると、パルストランスＴに発生する磁束による渦電流と渦電流による弱め磁界の発生を抑制する構造となる。静電シールドパターン５１（Ｌ３層）の左側部分に信号入力端子Ｔｘ−用スルーホール８と静電接地端子ＲｘＧ用スルーホール９が配置され、静電シールドパターン５１（Ｌ３層）の上側部分に信号出力端子Ｒｘ＋用スルーホール６と信号出力端子Ｒｘ−のスルーホール７が配置されている。静電接地端子ＲｘＧ用スルーホール９は静電シールドパターン５１（Ｌ３層）にパターン配線により接続されている。
【００２３】
図８は、図３に示したパルストランスＴのＥ−Ｅ断面を示している。図８において、巻線パターン３（Ｌ４層）はコア材２０ｂの表面に渦巻状にパターン配線されている（図８に示した例では、スルーホール６からスルーホール１１に向かって左巻きの渦巻状の巻線を形成している）。巻線パターン３（Ｌ４層）の左側部分に信号入力端子Ｔｘ−用スルーホール８と静電接地端子ＲｘＧ用スルーホール９が配置され、巻線パターン３（Ｌ４層）の上側部分に信号出力端子Ｒｘ＋用スルーホール６と信号出力端子Ｒｘ−のスルーホール７が配置されている。信号出力端子Ｒｘ＋用スルーホール６は巻線パターン３（Ｌ４層）の一端にパターン配線により接続され、巻線パターン３（Ｌ４層）の他端はスルーホール１１に接続されている。図８には図示はされていないが、巻線パターン３（Ｌ４層）はスルーホール１１を介して巻線パターン４（Ｌ５層）と接続されている。巻線パターン３（Ｌ４層）と巻線パターン４（Ｌ５層）は、スルーホール１１により接続されたとき、巻方向が同一方向になる。
【００２４】
図９は、図３に示したパルストランスＴのＦ−Ｆ断面を示している。図９において、巻線パターン４（Ｌ５層）はコア材２０ｂの裏面に渦巻状にパターン配線されている（図９に示した例では、スルーホール１１からスルーホール７に向かって左巻きの渦巻状の巻線を形成している）。巻線パターン４（Ｌ５層）の左側部分に信号入力端子Ｔｘ−用スルーホール８と静電接地端子ＲｘＧ用スルーホール９が配置され、巻線パターン４（Ｌ５層）の上側部分に信号出力端子Ｒｘ＋用スルーホール６と信号出力端子Ｒｘ−のスルーホール７が配置されている。信号出力端子Ｒｘ＋用スルーホール７は巻線パターン４（Ｌ５層）の一端にパターン配線により接続され、巻線パターン４（Ｌ５層）の他端はスルーホール１１に接続されている。図９には図示はされていないが、巻線パターン４（Ｌ５層）はスルーホール１１を介して巻線パターン３（Ｌ４層）と接続されている。巻線パターン４（Ｌ５層）と巻線パターン３（Ｌ４層）は、スルーホール１１により接続されたとき、巻方向が同一方向になる。
【００２５】
図１０は、図３に示したパルストランスＴのＧ−Ｇ断面を示している。図１０は、一点鎖線の四角で全体が囲まれた部分がパルストランスＴで、磁性材コア１８は、パルストランスＴの一次巻線Ｎ１、二次巻線Ｎ２の磁気結合が良好になるように、磁性材コア１７、巻線パターン１（Ｌ１層）、巻線パターン２（Ｌ２層）、巻線パターン３（Ｌ４層）、巻線パターン４（Ｌ５層）と重なるように配置される。すなわち、磁性材コア１８は、磁性材コア１７とペアになって、パルストランスＴの一次巻線Ｎ１と二次巻線Ｎ２間の磁気回路に挿入され、磁気抵抗を低減するようになっている。上記したように、パルストランスＴは一辺が数ｍｍの大きさのシートトランスであるから、一次巻線Ｎ１と二次巻線Ｎ２間に、通常のトランスのように鉄心を設けることが構造上難しいので、磁性材コア１８は磁性材コア１７と同様に磁性材コア１７に対応する裏面に貼り付けるように配置される。磁性材コア１８には磁性材コア１７と同様アモルファスコアなどが利用できる。
【００２６】
以上の実施形態で具体的に説明したように、本発明によるゲート駆動回路によれば、ノイズ電流が二次巻線Ｎ２や抵抗Ｒ４などのインピーダンス整合用抵抗を迂回して直接第２の接地電位点ＧＮＤ２に流れるようになるので、ＩＧＢＴのオン・オフ時に発生するスイッチングノイズや、コモンモードノイズによるゲート駆動信号への影響を低減することができる。
【００２７】
また、以上の説明で、上下左右、表裏の配置関係は、説明の便宜上、図面の上下左右、表裏関係に従って定めたものであって、実際使用上の上下左右、表裏の配置関係を示すものではない。また、各スルーホール６〜９、パッド１２〜１６の配置関係を特定したが、これらの配置関係は適宜変更することが可能である。また、図３に示した構造において、巻線パターン１（Ｌ１層）、巻線パターン２（Ｌ２層）、巻線パターン３（Ｌ４層）、巻線パターン４（Ｌ５層）、静電シールドパターン５１（Ｌ３層）の相互位置関係を変えないで、コア材の各層２０ａ〜２０ｃ及びプリプレグの各層２１ａ〜２１ｅの構成を変更することが可能である。例えば、上記では静電シールドパターン５１（Ｌ３層）はコア材２０ｃの裏面に概略Ｃの字状にパターン配線されているとしたが、コア材及びプリプレグの構成を変更することにより、コア材の表面にパターン配線されていてもよい。また、抵抗Ｒ４を流れるノイズ電流ｉｘに着目して説明したが、本発明によれば抵抗Ｒ１〜Ｒ３に流れるノイズ電流の影響も同様に低減することができる。また、Ｌ１層、Ｌ２層、Ｌ４層、Ｌ５層の巻線パターンを左巻の渦巻状の巻線として説明したが、右巻きであっても良いことは勿論である。
また、以上の「発明を実施するための形態」として説明した例は、一例を示したものであって、本発明の主旨を逸脱しない範囲で変更することができることは勿論である。
【符号の説明】
【００２８】
１・・・巻線パターン（Ｌ１層）
２・・・巻線パターン（Ｌ２層）
３・・・巻線パターン（Ｌ４層）
４・・・巻線パターン（Ｌ５層）
５・・・静電シールド板
６〜１１・・・スルーホール
１２〜１６・・・パッド
１７、１８・・・磁性材コア
２０ａ〜２０ｃ・・・コア材
２１ａ〜２１ｅ・・・プリプレグ
２２ａ、２２ｂ・・・ソルダーレジスト
５１・・・静電シールドパターン（Ｌ３層）
Ｒ１〜Ｒ４・・・抵抗
Ｃｘ・・・パルストランスＴの一次巻線Ｎ１と二次巻線Ｎ２間の寄生容量（静電シールド板なし）
Ｃｙ・・・パルストランスＴの一次巻線Ｎ１と静電シールド板５間の寄生容量
ＤＲＶ・・・ドライバ
ＣＭＰ・・・レシーバ
Ｔ・・・パルストランス
Ｎ１・・・パルストランスＴの一次巻線
Ｎ２・・・パルストランスＴの二次巻線
ＧＮＤ１・・・第１の接地電位点
ＧＮＤ２・・・第２の接地電位点
Ｖｃｃ・・・制御電源
ＶＰｕｌｓｅ・・・ノイズ源電圧
Ｔｘ＋・・・正側の信号入力端子
Ｔｘ−・・・負側の信号入力端子
Ｒｘ＋・・・正側の信号出力端子
Ｒｘ−・・・負側の信号出力端子
ＲｘＧ・・・静電シールド接地端子
ｉｘ、ｉｙ・・・ノイズ電流
【図１】
0005990887.tif 000002
【図２】
0005990887.tif 000003
【図３】
0005990887.tif 000004
【図４】
0005990887.tif 000005
【図５】
0005990887.tif 000006
【図６】
0005990887.tif 000007
【図７】
0005990887.tif 000008
【図８】
0005990887.tif 000009
【図９】
0005990887.tif 000010
【図１０】
0005990887.tif 000011