(57)【特許請求の範囲】
【請求項１】
パワートランジスタ又はショットキーダイオードのための終端構造であって、
前記終端構造は、
半導体基板が、活性領域及び終端領域を有し、前記基板が第一のタイプの伝導性を有し、
終端トレンチが、前記終端領域に位置し、前記活性領域の境界から前記半導体基板の端の一定距離内へと伸び、メサが、前記終端トレンチの端と前記基板の端との間に画定され、
ドープされた領域が、第二のタイプの伝導性を有し、前記終端トレンチの下で前記基板に配置され、
ＭＯＳゲートが、前記境界に隣接する側壁上に形成され、前記ドープされた領域は前記境界から離隔された前記ＭＯＳゲートの一部の下から前記終端トレンチの離れた側壁へ向かって伸び、
終端構造酸化膜が、前記終端トレンチ上に形成され、前記ＭＯＳゲートの一部を覆い、前記基板の端へ向かって伸び、前記終端構造酸化膜、及び前記ドープされた領域が、互いに接触し、それらの間に界面を画定し、
第一の導電層が、前記半導体基板の裏面上に形成され、
第二の導電層が、前記活性領域、前記ＭＯＳゲートの露出した部分上に形成され、前記終端構造酸化膜の少なくとも一部を覆うために伸びる、ことを含むパワートランジスタ又はショットキーダイオードのための終端構造。
【請求項２】
前記半導体基板の前記活性領域で互いに離隔されて形成された複数のトレンチＭＯＳデバイスをさらに含む請求項１に記載の終端構造。
【請求項３】
前記ＭＯＳゲートが、導電層、及び前記終端トレンチの底部と前記導電層との間に形成されたゲート酸化膜、を含む請求項１に記載の終端構造。
【請求項４】
前記トレンチＭＯＳデバイスがショットキーダイオードである請求項２に記載の終端構造。
【請求項５】
前記ショットキーダイオードが、前記基板の前記活性領域に少なくとも一つのトレンチを含むＴＭＢＳショットキーダイオードである請求項４に記載の終端構造。
【請求項６】
前記パワートランジスタ又はショットキーダイオードが、ショットキーダイオード、ＤＭＯＳｓ及びＩＧＢＴｓから成る群から選択されるデバイスである請求項１に記載の終端構造。
【請求項７】
前記終端構造酸化膜上に位置し、且つ前記第二の導電層から離隔された一以上のセグメント化された金属領域をさらに含む請求項１に記載の終端構造。
【請求項８】
半導体基板が、前記半導体基板の活性領域において互いに離隔されて形成された複数のトレンチＭＯＳデバイスを有し、前記基板が第一のタイプの伝導性を有し、
終端トレンチが、終端領域に位置し、前記活性領域の境界から前記半導体基板の端の一定距離内まで伸び、メサが、前記終端トレンチの端と前記基板の端との間に画定され、
ドープされた領域が、第二タイプの伝導性を有し、前記終端トレンチの下で前記基板に配置され、
ＭＯＳゲートが、前記境界に隣接する側壁に形成され、前記ドープされた領域が、前記境界から離隔された前記ＭＯＳゲートの一部の下から前記終端トレンチの離れた側壁まで伸び、
終端構造酸化膜が、前記終端トレンチ上に形成され、前記ＭＯＳゲートの一部を覆い、前記基板の端まで伸び、前記終端構造酸化膜、及び前記ドープされた領域が、互いに接触し、それらの間に界面を画定し、
第一の導電層が、前記半導体基板の裏面に形成され、
第二の導電層が、前記活性領域上に形成され、隣接する一以上の前記トレンチＭＯＳデバイスの間に位置し、前記基板の一以上の部分を備える一以上のショットキーバリアを形成し、
電界プレートが、前記ＭＯＳゲートの露出された一部及び前記終端構造酸化膜の少なくとも一部上に伸びる、ことを含むショットキーダイオード。
【請求項９】
前記電界プレートが、前記終端トレンチ内への又は前記終端トレンチを覆う前記第二の導電層の拡張を含む請求項８に記載のショットキーダイオード。
【請求項１０】
前記半導体基板が、第一の層及びベース基板を含み、前記第一の層が低濃度にドープされた第一のタイプの導電性不純物を有し、前記ベース基板が高濃度にドープされた前記第一のタイプの導電性不純物を有する請求項８に記載のショットキーダイオード。
【請求項１１】
前記トレンチＭＯＳデバイス及び前記終端トレンチが、前記第一の層に形成され、１μｍ〜１５μｍの深さを有する請求項１０に記載のショットキーダイオード。
【請求項１２】
前記終端トレンチが、１０μｍ〜２００μｍの幅を有する請求項１１に記載のショットキーダイオード。
【請求項１３】
前記終端トレンチが、前記活性領域の前記境界から形成され、前記半導体基板の端の一定距離内まで伸び、前記終端トレンチが少なくとも一つの側壁を有する請求項８に記載のショットキーダイオード。
【請求項１４】
前記トレンチＭＯＳデバイス及び前記ＭＯＳゲートが、金属、多結晶シリコン及びアモルファスシリコンから成る群から選択される材料を含む請求項８に記載のショットキーダイオード。
【請求項１５】
前記終端構造酸化膜上に位置し、前記電界プレートから離隔された一以上のセグメント化された金属領域をさらに含む請求項８に記載のショットキーダイオード。
【請求項１６】
互いに０．３μｍ〜５０μｍで離隔された少なくとも二つのセグメント化された金属領域をさらに含む請求項１５に記載のショットキーダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１０年１０月２１日に出願された“Ｔｒｅｎｃｈ  ＤＭＯＳ  Ｄｅｖｉｃｅ  ｗｉｔｈ  Ｉｍｐｒｏｖｅｄ  Ｔｅｒｍｉｎａｔｉｏｎ  Ｓｔｒｕｃｔｕｒｅ  ｆｏｒ  Ｈｉｇｈ  Ｖｏｌｔａｇｅ  Ａｐｐｌｉｃａｔｉｏｎｓ”というタイトルの米国特許出願第１２／９０９０３３号から優先権を主張し、参照により本明細書に組み込まれる。
【０００２】
本発明は、一般的には半導体デバイスに、より具体的にはトレンチＭＯＳデバイスのための終端構造に関する。
【背景技術】
【０００３】
従来、ショットキーダイオードは、典型的には単結晶シリコンから作製される、高濃度にドープされた半導体基板を含む。ドリフト層を指す第二の層は、基板を覆い、且つ基板と同じ伝導タイプのキャリアを有する、低濃度にドープされた層である。金属層、又はより現在では金属シリサイドは、低濃度にドープされた領域を備えるショットキー接触を形成し、且つダイオードアノードを形成する。
【０００４】
ショットキーダイオード等の単極の構成要素を形成する際に、二つの反対の制約が生じる。特に、構成要素は可能な限り低いオン状態抵抗（Ｒｏｎ）を示す一方で、高い降伏電圧を有する。オン状態抵抗を最小化することは、少なくドープされた層の厚みの最小化、及びこの層のドーピングの最大化を課す。逆に、高い逆方向降伏電圧を得るために、少なくドープされた層のドーピングは、最小化されなくてはならず、その厚さは最大化されなくてはならない一方で、等電位面が強く曲げられた領域の生成を回避する。
【０００５】
これらの反対の制約を調整するために、様々な解決法が提示されてきた結果、トレンチＭＯＳキャパシタンスショットキーダイオード構造体の発展へと繋がってきて、これらはトレンチＭＯＳバリアショットキー（ＴＭＢＳ）ダイオードと呼ばれる。このような構造体の例において、導電領域、例えば高濃度にドープされたＮタイプ多結晶シリコン領域は、下部の基板よりも少なくＮタイプドープされた厚いドリフト領域の上部に形成される。絶縁層は、その厚い層から導電領域を絶縁する。アノード層は、全ての構造体を覆い、絶縁された導電領域の上部表面と接触し、且つ低濃度にドープされた半導体領域を備えるショットキー接触を形成する。
【０００６】
逆バイアスのとき、絶縁された導電領域は、ドリフト領域内に横方向の枯渇を引き起こし、この層内の等電位面の分布を変更する。このことは、ドリフト領域のドーピングの増加を可能にし、こうして逆方向降伏電圧に対して悪影響を及ぼすことなくオン状態抵抗を減少させることが可能である。
【０００７】
図１は、従来のＴＭＢＳショットキーダイオード又は整流器の簡略化された部分図である。ダイオードは高濃度にドープされたＮタイプのシリコンウエハ１から形成され、その上に低濃度にドープされたＮタイプのエピタキシャル層２が形成される。このエピタキシャル層に、例えばトレンチ型であり得る穴が形成される。導電性領域３は穴に形成され、例えばドープされた多結晶シリコンから形成される。絶縁層４は、導電性領域それぞれと対応する穴（例えば、トレンチ）の壁との間に入る。絶縁層４は、例えば熱酸化によって形成されてもよく、且つ穴はコンフォーマルな堆積と、それに続く平坦化段階によって多結晶シリコンで埋められてもよい。この後、単結晶シリコン領域６及び多結晶シリコンで埋められた領域との上部にシリサイド５を形成可能な金属、例えばニッケルが堆積される。シリサイドが形成されるとすぐに、シリコンと反応していない金属は選択的エッチングによって除去される。この後、アノード金属堆積物７が、上部表面側で形成され、且つカソード金属堆積物８が下部表面側で形成される。
【０００８】
高い電圧のショットキー整流器を達成するために重要な問題は、その終端領域の設計である。任意の電圧の設計に関して、終端領域は、自己マルチセルプロテクションが無いこと及び曲率効果により、より高い電界になる傾向にある。結果として、降伏電圧は典型的にはその理想値から劇的に減少する。この減少を回避するために、（活性領域付近の）デバイスの端で電界が込み合うことを低減するように終端領域は設計されるべきである。込み合う電界を低減するための従来のアプローチは、シリコン領域の局所的な酸化（ＬＯＣＯＳ）、電界プレート、ガードリング、トレンチ、及びそれらの多様な組み合わせを備えた終端構造を含む。このような終端領域を含むショットキーダイオードの一例は、特許文献１で開示される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第６３９６０９０号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
残念ながら、高電圧用途に関して、終端領域表面での電界分布が理想からまだ離れているので、これら従来の終端領域に関する設計は、限定的な成功だけを有してきた。同時に、ホットキャリア注入及び寄生電荷の蓄積に起因する劣化による他の問題が生じる。
【課題を解決するための手段】
【００１１】
本発明の一側面によれば、終端構造はパワートランジスタのために提供される。終端構造は、活性領域及び終端領域を有する半導体基板を含む。基板は第一のタイプの伝導性を有する。終端トレンチは、終端領域に位置し、且つ活性領域の境界から、半導体基板の端の一定距離内まで伸びる。ドープされた領域は、終端トレンチの下で基板に配置された、第二のタイプの伝導性を有する。ＭＯＳゲートは、境界に隣接した側壁上に形成される。ドープされた領域は、ドープされた領域は、境界から離隔されたＭＯＳゲートの一部の下から、終端トレンチの離れた側壁に向かって伸びる。終端構造酸化膜は終端トレンチに形成され、且つＭＯＳゲートの一部を覆い、且つ基板の端に向かって伸びる。第一の導電層は、半導体基板の裏面に形成される。第二の導電層は、活性領域である、ＭＯＳゲートの露出された部分上に形成され、且つ終端構造酸化膜の内の少なくとも一部を覆うために伸びる。
【図面の簡単な説明】
【００１２】
【図１】従来のＴＭＢＳショットキーダイオード又は整流器の、単純化された部分図である。
【図２】本発明に従って構成されるＴＭＢＳショットキーダイオードの活性領域及び終端領域の断面図を示す。
【図３】ドープされた領域がある場合とない場合との両方での、図２のデバイスに関する、逆バイアスに対するリーク電流の依存性を示す。
【図４】ドープされた領域がある場合とない場合との両方での、図２のデバイスのＡ−Ａ’線に沿った異なる位置での電界を示す。
【図５】ドープされた領域がある場合とない場合との両方での、図２のデバイスに関する電界のｙ軸ベクトル構成要素を示す。
【図６】図２のデバイスを製造するために採用され得る工程段階の一実施例を示す。
【図７】図２のデバイスを製造するために採用され得る工程段階の一実施例を示す。
【図８】図２のデバイスを製造するために採用され得る工程段階の一実施例を示す。
【図９】図２のデバイスを製造するために採用され得る工程段階の一実施例を示す。
【図１０】図２のデバイスを製造するために採用され得る工程段階の一実施例を示す。
【図１１】図２のデバイスを製造するために採用され得る工程段階の一実施例を示す。
【図１２】本発明の他の一つの実施形態に従って構成されたＴＭＢＳショットキーダイオードの活性領域及び終端領域の断面図を示す。
【図１３】図２及び図１２のデバイスに関する、逆バイアスに対するリーク電流の依存性を示す。
【図１４】図２及び図１２のデバイスに沿った異なる位置での電界を示す。
【図１５】本発明に従って構成されたＴＭＢＳショットキーダイオードの代替実施形態を示す。
【発明を実施するための形態】
【００１３】
以下に詳細に記載されるように、前述の問題を低減する終端構造が提供される。特に、シリコン／誘電体界面での直交する電界構成要素の減少によるホットキャリア（Ｈｏｔ  Ｃａｒｒｉｅｒ  Ｉｎｊｅｃｔｉｏｎ）注入劣化に対してより良い耐性を示す。なぜならこの界面が誘電体にトラップされる電荷の度合いを増加するからである。寄生電荷によって引き起こされる問題は、（ｉ）電界のピークを増加させることなく、寄生電荷の存在下で電界を移動させることが可能な、電界が“フレキシブルに”分布できるような終端構造を設計すること、又は（ｉｉ）導電板を浮かせることで寄生電荷を遮断することのいずれかによって低減され得る。
【００１４】
図２は、ＴＭＢＳショットキーダイオードの活性領域及び終端領域の断面図を示す。活性領域は、第一の伝導性タイプ（例えば、ｎ＋タイプ）のドーパントによって高濃度にドープされる半導体基板１１０Ｂを含む。第一の層１００Ａは、基板１００Ｂ上に形成され、且つ第一の伝導性タイプ（例えば、ｎ−タイプ）のドーパントによってより低濃度にドープされる。（一つだけ示される）トレンチ１１０は、第一の層１００Ａに形成される。トレンチ１１０は、絶縁層１２５によって覆われ、且つドープされた多結晶シリコンなどの導体材料１４０によって満たされる。金属層１６０は、導体材料１４０及び第一の層１００Ａの露出された表面上に形成される。ショットキー接触は、金属層１６０と第一の層１００Ａとの間の界面で形成される。アノード金属１６５は、金属層１６０上に形成される。（図示されない）カソード電極は、半導体基板１００Ｂの背面上に配される。
【００１５】
図２に示されるＴＭＢＳショットキーダイオードの終端領域は、活性領域を備える境界１１２から、半導体基板１００Ｂの端から一定距離内まで、伸びる終端トレンチ１２０を含む。ＭＯＳゲート１２２は、活性領域を備える境界１１２に隣接する終端領域の側壁上に形成される。ＭＯＳゲート１２２は、絶縁材料１２８及び導電材料１２２を含む。絶縁材料１２８は、ＭＯＳゲート１２２が配される側壁、及び側壁に隣接する第一の層１００Ａの一部を覆う。導体材料１２２は、絶縁材料１２８を覆う。終端酸化膜１５０は終端トレンチに形成され、且つＭＯＳゲート１２２からデバイスの端（端の前に終わるかもしれないが）に向かって伸びる。ドープされた領域１５２は、第一の層１００Ａに形成され、且つ第一の層１００Ａの伝導性タイプと反対の伝導性タイプ（例えば、ｐ−タイプ）のドーパントによってドープされる。ドープされた領域１５２は、ＭＯＳゲート１２２及び終端酸化膜１５０の一部の下に位置する。ドープされた領域１５２の端は、境界１１２へ伸びてよく、ＭＯＳゲート１２２及び１２８の角を囲む。活性領域に位置するアノード金属１６５は、終端領域内へ伸び、且つＭＯＳゲート１２２及び終端酸化膜の一部を覆い、それによって電界プレートを画定する。
【００１６】
ドープされた領域１５２が終端構造で採用されなかった場合、高い電圧の場所でさらに高い電界が生じることになる。これは、アノード電極とカソード電極との間の限定された枯渇領域内で全ての逆バイアスが維持され、ｎタイプドリフト層で比較的高いドーピングによって限定された枯渇領域の成長によって活性領域の端で電界が急激に生じるためである。電界が込み合う程度を軽減するために、より大きな枯渇領域を通して印加される逆バイアスを降下する必要がある。同時に、半導体／酸化物界面を通して直交する電界（つまり、半導体／酸化物界面に垂直な電界構成要素）が存在する。このことが、酸化物内へのＨＣＩの、それゆえ長期間の降伏電圧劣化の原因となる。
【００１７】
ドープされた領域１５２は、この問題を低減させる。なぜなら、それは逆バイアス下で十分に枯渇しており、且つ枯渇領域を押し出すことを助け、枯渇領域の幅を効果的に拡張し、それ故デバイスの活性領域付近の電界ピークを減少させるからである。ドープされた領域１５２を含まない終端構造と比較すると、図２で示されるデバイスは、理想的な降伏電圧（つまり、活性セル単独での降伏電圧）の９５％の降伏電圧を有する。この結果は図３に示され、ドープされた領域１５２を備える場合と備えない場合との両方における、逆バイアスに対するリーク電流の依存性を示す。
【００１８】
加えて、図２に示される終端構造は、活性領域における電界（特に、終端領域により近いセルにおける電界）を低下させることを助ける。このことは図４に示され、ドープされた領域１５２を備える場合と備えない場合との両方において、デバイスに沿った異なる位置での電界を示す。この電界の低下は、ドープされた領域１５２が電界をバルク内のより遠くに押し出し、それによって、トレンチ表面でのその存在を低減させる役割を果たすために生じる。
【００１９】
また、図２に示される終端構造は、ＨＣＩ劣化に対するその耐性に関して、従来の構造よりもより良い信頼性を有すると見込まれる。このことは、キャリアを酸化膜中に注入するためのモーメントを提供する、（ドープされた領域１５２を備える場合、及び備えない場合の両方で、）ｙ軸に沿った電界を示す図５から明白である。ＨＣＩを低減するために、ｙ軸に沿った電界は、可能な限り小さくあるべきである。終端構造は、従来の構造において最もＨＣＩの影響を受けやすい、活性領域及びＭＯＳゲート１２２におけるこの電界を有意に低下させる。
【００２０】
図２のＴＭＢＳショットキーダイオードを形成するために採用され得る方法の一実施例は、図６から図１１を参照して説明されるであろう。この実施例において、ショットキーダイオード及びその終端構造は、このことは今回のように常に必要とされるわけではないが、同時に形成される。
【００２１】
図６は、第一の伝導性タイプ（例えば、ｎ−タイプ）のドーパントを有する第一の層１００Ａ、及び第一の伝導性タイプ（例えば、ｎ＋タイプ）のドーパントによってより高濃度にドープされるベース基板１００Ｂを含む半導体基板１００の断面図である。酸化膜１０１は、化学気相堆積法（ＣＶＤ）によって、例えば約２０００Å〜１００００Åの厚さまで、第一の基板１００Ａ上に形成される。次に、（図示されない）フォトレジストが、活性領域における複数の第一のトレンチ１１０、及び終端領域における第二のトレンチを画定するために、酸化膜１０１上に被覆される。トレンチ１１０は、メサ１１５によって互いに離隔されている。一実施例では、それぞれの第一のトレンチ１１０は、幅が約０．２μｍ〜２．０μｍである。第二のトレンチ１２０は、活性領域の端からの境界を形成し、且つ半導体基板１００（又はダイ（ｄｉｅ））の端から一定距離内まで伸び、且つ終端領域を画定する。メサ１８０は、活性領域から最も遠い第二のトレンチ１２０の端と、基板１００の端との間に画定される。
【００２２】
図７では、ＴＥＯＳ層１１２等の誘電体層が構造全体に堆積され、且つ図８では、トレンチ１２０の側壁それぞれに対して位置するスペーサー１１４を除いてトレンチ１２０から除去されるようにエッチバックされる。その後、ホウ素等のｐタイプドーパントが、ドープされた領域１５２を形成するために第一の層１１０Ａに埋め込まれる。
【００２３】
図９を参照すると、酸化膜１０１及びＴＥＯＳスペーサ―１１４の除去後、ゲート酸化膜１２５を形成するために高温酸化工程が実施される。ゲート酸化膜１２５は、一部実施例では約１５０Å〜３０００Åの厚さを有し、第一トレンチ１１０及び第二トレンチ１２０の、側壁１１０Ａ，１２０Ａ及び底部１１０Ｂ、１２０Ｂ、並びにメサ１１５の表面上に形成される。酸化工程の代わりに、ゲート酸化膜１２５がＨＴＯ（高温酸化物堆積）層を形成するための高温堆積によって形成されてもよい。
【００２４】
次に、第一の導電層１４０が、ゲート酸化物１２５上にＣＶＤによって形成され、第一のトレンチ１１０及び第二のトレンチ１２０を満たす。第一の導電層１４０は、メサ１１５を覆うような厚さを有する。第一の導電層１４０は、金属、ドープされた多結晶シリコン又はドープされたアモルファスシリコン等の任意の適切な材料でよい。第一の導電層１４０は、約０．５μｍ〜３．０μｍの厚さを有してよい。第一のトレンチ１１０の内側の部分にボイドが形成されることを防止するために、第一の導電層１４０はＬＰＣＶＤ（低圧ＣＶＤ）工程によって形成された多結晶シリコンであり得、良好な段差被覆性を有する。しかしながら、一部の場合で、多結晶シリコンよりもアモルファスシリコンの方がボイドを除去することが可能であり得る。アモルファスシリコンを導電性にするために、再結晶工程を採用してもよい。
【００２５】
ここで図１０を参照すると、余分な第一の導電層１４０を除去するために異方性エッチングが実施される。このエッチング工程の後、スペーサ―のようなＭＯＳゲート１２２が、第二のトレンチ１２０の側壁１２５Ａを覆う酸化膜１２５上に導体材料から形成される。一部実施例では、スペーサのようなＭＯＳゲート１２２は、第二のトレンチ１２０の高さと（示された断面図に沿って）およそ等しい幅を有する。
【００２６】
次に、誘電体層１５０が、終端領域における第一の層１００Ａ上に、エッチング工程を用いて形成される。誘電体層１５０は、例えばＬＰＴＥＯＳ若しくはＰＥＴＥＯＳ層、又はＯ３−ＴＥＯＳ若しくはＨＴＯ層等のＴＥＯＳ層であり得る。一部実施形態では、誘電体層１５０の厚さは、約０．２μｍ〜１．０μｍであり得る。誘電体層１５０はＭＯＳゲート１２２を部分的に覆う。
【００２７】
次に、図１１では、スパッタリング又は他の適した工程が、メサ１１５上にショットキー接触領域１１５Ａを形成するように第二の導電層１６０を堆積するために実施される。第二の導電層１６０は、下部の第一の層１００Ａを備えるショットキーダイオードを形成可能な任意の材料から形成され得る。例えば、第二の導電層１６０は、金属シリサイド層であり得る。ショットキー接触の形成後、導電層１６０は除去される。
【００２８】
続いて本方法は、導電層１６０と同一の広がりであり得るダイオードアノード電極１６５を形成するために、導体を堆積し、エッチングする。同様に、カソード電極１７０が、基板１００Ｂの背面上に形成される。
【００２９】
図１２は、図１２において一以上の追加のセグメント化された金属領域１６７が終端トレンチ１２０における誘電体層１５０上に位置すること以外は、図２に示される実施形態と類似である本発明の代替実施形態を示す。セグメント化された金属領域１６７は、逆バイアスの適応を強化するために用いられ、こうして活性領域付近での電界を低減することを助ける。セグメント化された金属領域１６７は、追加のエッチング段階を伴って、アノード電極１６５に沿って形成され得る。図１３は、図２及び図１２で示された本実施例の降伏電圧性能を示す。明らかに、図１２の実施形態は、より高い降伏電圧（理論値の９７％）を有する。図１２の実施例での優れた降伏電圧は、図１４の電界プロファイルで示唆されたように、活性セル及びアノードの終端におけるわずかにより低い電界に起因し得る。
【００３０】
（実施例）
実例として、様々な構造の寸法及びパラメータが、本発明の一つの特定の実施形態に関して規定されることになるであろう。この実施形態では、終端トレンチ１２０は、１０μｍ〜２００μｍの範囲の幅、及び活性領域におけるトレンチ１１０の深さと同一の又は異なり得る深さを有する。特定の設計及び所望のデバイス特性に応じて（例えば、電圧能力、速度、リーク電流）、終端トレンチ１２０の深さは１μｍ〜１５μｍの範囲であり得る。終端トレンチ１２０に位置する誘電体１５０は、必要とされるブロック電圧及び材料の組成に応じて、約１５００Å〜１５０００Åの厚さを有する二酸化ケイ素膜であり得る。
【００３１】
終端領域内への導電層１６０及び１６５の延長によって形成された電界プレートは、終端トレンチ１２０において約４μｍ〜４５μｍの長さを有し得る。ドープされた領域１５２は、イオン注入によって形成され、且つ熱工程によって層１００Ａ内部へ追い込まれる。注入量は、約１×１０１１ａｔｏｍｓ／ｃｍ２〜１×１０１３ａｔｏｍｓ／ｃｍ２であり得る。ドーパントは、ホウ素、ＢＦ２又は他の一つのＩＩＩ族元素であり得る。
【００３２】
図１２で示された一以上のセグメント化された金属領域１６７が採用される場合、それらはそれぞれ約０．３μｍ〜５０μｍの間隔で、約０．４μｍよりも大きい幅を有し得る
留意すべきは、上述の終端構造は、ＴＭＢＳショットキーダイオード以外のデバイスとの接続で用いられてよいことであり、これは例示のためにのみ提示されている。例えば、終端構造は、二重拡散金属−酸化物−半導体電界効果トランジスタ（ＤＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）及び他のトレンチＭＯＳデバイス等の任意のパワートランジスタに適用可能である。
【００３３】
更なる実施形態が図１５に示され、複数（ここでは３つ）の終端トレンチ１２０があってもよいことを示す。終端トレンチ１２０それぞれのトレンチ幅（ｔｗ１、ｔｗ２、ｔｗ３）は、同じ又は異なり得る。同様に、メサ幅（ｍｗ１、ｍｗ２）は、互いに同一又は異なり得る。アノード金属は、第一のトレンチにおいて終えることもでき、又は終端領域で任意の位置を取ることができる。図１２に示される実施形態と同様に、アノード金属は降伏能力を強化するためにセグメント化され得る。
【符号の説明】
【００３４】
１    シリコンウエハ
２    エピタキシャル層
３    導電性領域
４    絶縁層
５    シリサイド
６    単結晶シリコン領域
７    アノード金属堆積物
８    カソード金属堆積物
１００    半導体基板
１００Ａ    第一の層
１００Ｂ    第二の層
１０１    酸化膜
１１０    トレンチ
１１０Ａ、１２０Ａ    側壁
１１０Ｂ、１２０Ｂ    底部
１１２    境界
１１２    誘電体層
１１５    メサ
１２０    第二のトレンチ
１２２    ＭＯＳゲート
１２５    ゲート酸化膜
１２８    絶縁材料
１４０    導体材料
１５０    誘電体層
１５２    ドープされた領域
１６０    導電層
１６５    ダイオードアノード電極
１６７    金属領域
１７０    カソード電極
１８０    メサ
【図１】
0005990525.tif 000002
【図２】
0005990525.tif 000003
【図３】
0005990525.tif 000004
【図４】
0005990525.tif 000005
【図５】
0005990525.tif 000006
【図６】
0005990525.tif 000007
【図７】
0005990525.tif 000008
【図８】
0005990525.tif 000009
【図９】
0005990525.tif 000010
【図１０】
0005990525.tif 000011
【図１１】
0005990525.tif 000012
【図１２】
0005990525.tif 000013
【図１３】
0005990525.tif 000014
【図１４】
0005990525.tif 000015
【図１５】
0005990525.tif 000016