(57)【特許請求の範囲】
【請求項１】
増幅される信号を受信し、出力端子において前記信号の増幅されたバージョンを生成するように構成された第１のステージと、
前記第１のステージに接続された入力トランジスタを備え、かつ少なくとも１つの追加のトランジスタをさらに備える第２のステージと、
負供給電圧を受け、調整された負供給電圧を生成するように構成された電圧レギュレータと、を備え、前記負供給電圧は、前記少なくとも１つの追加のトランジスタに接続され、前記調整された負供給電圧は、前記第１のステージと、前記第２のステージの前記入力トランジスタとに接続され、前記電圧レギュレータは、装置の電源ノイズ除去を改善するために、前記出力端子への前記負供給の結合を低減させるように構成される、
装置。
【請求項２】
前記負供給電圧に接続された出力ステージをさらに備える、請求項１に記載の装置。
【請求項３】
前記調整された負供給電圧は、前記第２のステージの前記入力トランジスタのソース端子に接続される、請求項１に記載の装置。
【請求項４】
前記第１のステージは、キャパシタに接続された利得ブロックを備える、請求項１に記載の装置。
【請求項５】
前記電圧レギュレータは、低ドロップアウト電圧レギュレータを備える、請求項１に記載の装置。
【請求項６】
前記低ドロップアウト電圧レギュレータは、
入力端子において基準電流を受け、増幅器出力を生成するように構成された増幅器と、
ゲート端子において前記増幅器出力を受信するように構成されたトランジスタと、前記トランジスタは、ソース端子において前記負供給電圧に接続され、ドレイン端子において前記調整された負供給電圧に接続される、
前記ドレイン端子と前記入力端子との間に接続された抵抗器と、
を備える、請求項５に記載の装置。
【請求項７】
前記電圧レギュレータは、前記装置の前記電源ノイズ除去を改善する電源ノイズ除去特性（ＬＤＯ＿ＰＳＲ）を提供する、請求項１に記載の装置。
【請求項８】
前記装置の前記電源ノイズ除去は、（１／ＬＤＯ＿ＰＳＲ）の率によって改善される、請求項７に記載の装置。
【請求項９】
増幅される信号を受信し、出力端子において前記信号の増幅されたバージョンを生成するように構成された第１のステージを提供する手段と、
前記第１のステージに接続された第２のステージを提供する手段と、
負供給電圧から調整された負供給電圧を生成する手段と、を備え、前記負供給電圧は、前記第２のステージに接続され、前記調整された負供給電圧は、前記第１のステージと前記第２のステージのスイッチングのための手段とに接続され、前記生成する手段は、装置の電源ノイズ除去を改善するために、前記出力端子への前記負供給の結合を低減させるように構成される、
装置。
【請求項１０】
前記負供給電圧に接続された出力ステージを提供する手段をさらに備える、請求項９に記載の装置。
【請求項１１】
前記生成する手段は、調整する手段を備える、請求項９に記載の装置。
【請求項１２】
前記調整する手段は、
入力端子において基準電流を受け、増幅器出力を生成するように構成された増幅器と、
ゲート端子において前記増幅器出力を受信するように構成されたトランジスタと、前記トランジスタは、ソース端子において前記負供給電圧に接続され、ドレイン端子において前記調整された負供給電圧に接続される、
前記ドレイン端子と前記入力端子との間に接続された抵抗器と、
を備える、請求項１１に記載の装置。
【請求項１３】
前記生成する手段は、前記装置の前記電源ノイズ除去を改善する電源ノイズ除去特性を提供する、請求項９に記載の装置。
【請求項１４】
前記装置の前記電源ノイズ除去は、前記生成する手段の前記電源ノイズ除去特性の逆数に等しい率によって改善される、請求項１３に記載の装置。
【請求項１５】
前記スイッチングのための手段は、前記第２のステージの入力トランジスタを備え、前記調整された負供給電圧は、前記第２のステージの前記入力トランジスタのソース端子に接続される、請求項９に記載の装置。
【発明の詳細な説明】
【優先権の主張】
【０００１】
[0001]  本願は、本譲受人にその権利が譲渡され、ここに参照により明確に組み込まれる、２０１１年６月２９日に出願された、「高い電源除去比（ＰＳＲＲ）を備えた増幅器（"Amplifier with High Power Supply Rejection Ratio (PSRR)"）」と題された米国仮特許出願第６１／５０２，７５２号からの優先権の利益を主張する。
【技術分野】
【０００２】
[0002]  本願は、一般的には増幅器の動作および設計に関し、より詳細には、増幅器の電源ノイズ除去（power supply noise rejection）を改善することに関する。
【背景技術】
【０００３】
[0003]  クラス−Ｇ／Ｈ電力増幅器は、負荷を駆動する演算増幅器に大きな供給変動（large supply variation）を生ずる。これは、演算増幅器が大きな電源除去比（ＰＳＲＲ：power supply rejection ratio）を特徴としていない限り、全高調波歪み（ＴＨＤ）の劣化（degradation）をもたらす。不都合なことに、従来の増幅器は、十分な大きさのＰＳＲＲを有していない場合がある。
【０００４】
[0004]  したがって、改善された電源ノイズ除去を備えた電力増幅器を有することが望ましい。
【図面の簡単な説明】
【０００５】
[0005]  ここで説明される前述の態様は、添付図面と併せて考慮されるとき、以下の説明を参照することによって、より容易に明らかになるであろう。
【図１】図１は、どのように電源ノイズが増幅器の出力に結合するのかを例示する従来の増幅器を示す。
【図２】図２は、改善された電源ノイズ除去を備えた典型的な増幅器を示す。
【図３】図３は、様々な典型的な実施形態で使用するための典型的な低ドロップアウト電圧レギュレータを示す。
【図４】図４は、典型的な実施形態によって提供される電源ノイズ除去の改善を例示する典型的なグラフを示す。
【図５】図５は、改善された電源ノイズ除去のために構成された典型的な増幅器装置を示す。
【詳細な説明】
【０００６】
[0011]  添付図面に関連して以下に記載される詳細な説明は、本発明の典型的な実施形態の説明として意図され、本発明が実現されうる唯一の実施形態を表すようには意図されない。本明細書の全体にわたって用いられる「典型的（exemplary）」という用語は、「例、実例、または例示を提供する」を意味し、他の典型的な実施形態に対して、必ずしも好ましいまたは有利であるようには解釈されるべきではない。詳細な説明は、本発明の典型的な実施形態の完全な理解を提供することを目的とした特定の詳細を含む。本発明の典型的な実施形態は、これらの特定の詳細なしで実現されうることが当業者に明らかになるであろう。いくつかの事例では、周知の構造およびデバイスが、ここに示される典型的な実施形態の新規性を曖昧にすることを避けるために、ブロック図形式で示される。
【０００７】
[0012]  図１は、どのように電源ノイズが増幅器の出力に結合するのかを例示する従来の増幅器１００を示す。増幅器１００は、増幅器出力信号（Ｖｏｕｔ）を生成する出力ステージ１０６に結合された第２のステージ１０４に結合された第１のステージ１０２を備える。第１のステージ１０２は、増幅するための入力信号を受信し、利得ブロックＧｍ１とキャパシタＣｃを備える。第２のステージ１０４は、トランジスタＭ１〜Ｍ６を備え、出力ステージ１０６は、トランジスタＴ１〜Ｔ２を備える。ブロックβは、識別された増幅器ステージの外部にあると考えられるフィードバック率である。トランジスタＭ４、Ｍ５およびＭ６は、それらのゲート端子において、それぞれバイアス信号ＶＢ４、ＶＢ５およびＶＢ６を受信する。
【０００８】
[0013]  負電圧電源（Ｖｎｅｇ：negative voltage supply）が、すべてのステージに結合される。不都合なことに、Ｖｎｅｇ供給のＰＳＲＲは、増幅器１００の帯域幅によって制限される。例えば、ある特定の状況下では、トランジスタＭ１のゲートは、Ｖｎｅｇ供給レベルに強制される。したがって、ＶｏｕｔにＶｎｅｇを結合することは、下記の式（１）に従って、第１のステージの利得の逆数におよそ等しい。
【数１】
0005859644.tif 000002
【０００９】
[0014]  図２は、改善された電源ノイズ除去を備えた典型的な増幅器２００を示す。増幅器２００は、増幅器出力信号（Ｖｏｕｔ）を生成する出力ステージ２０６に結合された第２のステージ２０４に結合された第１のステージ２０２を備える。第１のステージ２０２は、増幅するための入力信号を受信し、利得ブロックＧｍ１とキャパシタＣｃを備える。第２のステージ２０４は、トランジスタＭ１〜Ｍ６を備え、出力ステージ２０６は、トランジスタＴ１〜Ｔ２を備える。ブロックβは、識別された増幅器ステージの外部にあると考えられるフィードバック率である。トランジスタＭ４、Ｍ５およびＭ６は、それらのゲート端子において、それぞれバイアス信号ＶＢ４、ＶＢ５およびＶＢ６を受信する。
【００１０】
[0015]  増幅器２００はまた、Ｖｎｅｇ供給電圧を受け、かつ増幅器２００の第１のステージと、第２のステージ２０４の入力トランジスタＭ１のソース端子とに結合される調整された供給電圧（Ｖｎｅｇ＿ｒｅｇ）を生成する低ドロップアウト（ＬＤＯ）電圧レギュレータ２０８を備える。例えば、１つのインプリメンテーションでは、Ｖｎｅｇ＿ｒｅｇ電源は、−０．６ボルトに調整され、かつＧｍ１と第２のステージ２０４のトランジスタＭ１のソース端子とに結合される。Ｖｎｅｇ電源は、第２のステージ２０４における少なくとも１つの追加のトランジスタ（即ち、Ｍ６）に結合され、出力ステージ２０６にさらに結合される。
【００１１】
[0016]  Ｇｍ１とトランジスタＭ１のソース端子とに接続された、負電圧電源を調整するためのＬＤＯレギュレータ２０８により、トランジスタＭ１のゲート端子は、もはや従来の増幅器１００のようにＶｎｅｇ電源をたどる（tracks）ことなく、代わりに、Ｖｎｅｇ＿ｒｅｇ電源に結合される。したがって、増幅器２００では、Ｖｎｅｇ供給をＶｏｕｔに結合することは、ＬＤＯ電圧レギュレータ２０６の除去比（ＬＤＯ＿ＰＳＲ）を含む。例えば、ＰＳＲＲは、（１／ＬＤＯ＿ＰＳＲ）の率によって改善され、これは、下記の式（２）に従って、増幅器２００についての全体的な（overall）ＰＳＲＲ改善をもたらす。
【数２】
0005859644.tif 000003
【００１２】
[0017]  図３は、様々な典型的な実施形態で使用するための典型的な低ドロップアウト電圧レギュレータ３００を示す。例えば、レギュレータ３００は、図２に示されるＬＤＯ電圧レギュレータ２０６としての使用に適している。レギュレータ３００は、その反転入力において基準電流（Ｉｒｅｆ）を受け、かつその非反転入力を接地電源（power supply ground）に結合された増幅器３０２を備える。増幅器３０２の出力は、トランジスタＴ３のゲート端子に接続される。トランジスタＴ３のソース端子は、負電圧電源（Ｖｎｅｇ）に結合される。トランジスタＴ３のドレイン端子は、調整された負電圧電源（Ｖｎｅｇ＿ｒｅｇ）を提供する。キャパシタＣ１は、トランジスタＴ３のドレイン端子とゲート端子との間に接続される。フィードバック抵抗器（Ｒｆ）は、トランジスタＴ３のソース端子と、増幅器３０２の反転入力との間に接続される。フィードバック抵抗器Ｒｆは、Ｖｎｅｇ＿ｒｅｇ＝（Ｉｒｅｆ ＊ Ｒｆ）の値を設定するために使用され、キャパシタＣ１は、補償のために使用される。このレギュレータ３００は、単に１つのインプリメンテーションにすぎず、その他の電圧レギュレータのインプリメンテーションも使用されうることに留意されたい。
【００１３】
[0018]  図４は、典型的な実施形態によって提供される増幅器ＰＳＲＲの改善を例示する典型的なグラフ４００を示す。グラフ４００は、従来の増幅器１００のＶｎｅｇ ＰＳＲＲを表すプロット線４０２と、典型的な増幅器２００のＶｎｅｇ ＰＳＲＲを表すプロット線４０４とを示す。グラフ４００から分かるように、２ＫＨｚでは、Ｖｎｅｇ ＰＳＲＲは、典型的な増幅器２００によって−５６ｄＢから−１０８ｄＢに改善される。
【００１４】
[0019]  図５は、改善された電源除去のために構成された典型的な増幅器装置５００を示す。装置５００は、図２に示される増幅器２００としての使用に適している。一態様では、装置５００は、ここに説明される機能を提供するように構成された１つまたは複数のモジュールによって実施される。例えば、一態様では、各モジュールは、ハードウェアおよび／またはハードウェア実行ソフトウェアを備える。
【００１５】
[0020]  装置５００は、増幅される信号を受信するように構成された第１のステージを提供する手段（５０２）を備える第１のモジュールを備え、これは、一態様では、図２に示される第１のステージ２０２を備える。
【００１６】
[0021]  装置５００は、第１のステージに結合された第２のステージを提供する手段（５０４）を備える第２のモジュールを備え、これは、一態様では、図２に示される第２のステージ２０４を備える。
【００１７】
[0022]  装置５００は、第１の供給電圧から調整された供給電圧を生成する手段（５０６）を備える第３のモジュールを備え、第１の供給電圧は、第２のステージに結合され、調整された供給電圧は、第１のステージおよび第２のステージに結合されて、この装置の電源ノイズ除去を改善し、これは、一態様では、図２に示される電圧レギュレータ２０８を備える。
【００１８】
[0023]  当業者であれば、情報および信号は、様々な異なる技術および技法のうちの任意のものを用いて処理または表されうることを理解するであろう。例えば、上記説明の全体にわたって参照されうるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または光粒子、あるいはこれらの任意の組み合わせによって表されうる。トランジスタのタイプおよび技術は、同じ結果を達成するために、代用、再配置、または他の方法で修正されうることに、さらに留意されたい。例えば、ＰＭＯＳトランジスタを用いて示される回路は、ＮＭＯＳトランジスタを使用するように修正されることができ、逆もまた同様である。したがって、ここに開示された増幅器は、様々なトランジスタのタイプおよび技術を使用して実現されることができ、図面に例示されるこれらトランジスタのタイプおよび技術に限定されない。例えば、ＢＪＴ、ＧａＡｓ、ＭＯＳＦＥＴのようなトランジスタのタイプまたはその他任意のトランジスタ技術が使用されうる。
【００１９】
[0024]  当業者であれば、ここに開示された実施形態に関連して説明された様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組み合わせとしてインプリメントされうることをさらに理解するであろう。ハードウェアおよびソフトウェアの互換性を明確に例示するために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、概してそれらの機能の観点から上記に説明された。このような機能が、ハードウェアとしてインプリメントされるか、あるいはソフトウェアとしてインプリメントされるかは、特定のアプリケーションおよびシステム全体に課せられる設計制約に依存する。当業者は、各特定のアプリケーションに関して、多様な方法で、説明された機能をインプリメントしうるが、このようなインプリメンテーションの決定は、本発明の典型的な実施形態の範囲から逸脱を引き起こしていると解釈されるべきでない。
【００２０】
[0025]  ここに開示された実施形態に関連して説明された様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）またはその他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェアコンポーネント、あるいはここに説明された機能を実行するように設計されるこれらの任意の組み合わせで、インプリメントまたは実行されうる。汎用プロセッサは、マイクロプロセッサでありうるが、代替において、このプロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシン（state machine）でありうる。プロセッサはまた、例えば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連携した１つまたは複数のマイクロプロセッサ、あるいはその他任意のこのような構成であるコンピューティングデバイスの組み合わせとしてインプリメントされうる。
【００２１】
[0026]  ここに開示された実施形態に関連して説明された方法またはアルゴリズムのステップは、直接ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはこれら２つの組み合わせで、実施されうる。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバルディスク、ＣＤ−ＲＯＭ、または当該技術分野において周知であるその他任意の形状の記憶媒体において存在しうる。典型的な記憶媒体は、プロセッサがこの記憶媒体から情報を読み取り、またこの記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替において、記憶媒体は、プロセッサと一体化されうる。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在しうる。ＡＳＩＣは、ユーザ端末内に存在しうる。代替において、プロセッサおよび記憶媒体は、ユーザ端末内にディスクリートコンポーネントとして存在しうる。
【００２２】
[0027]  １つまたは複数の典型的な実施形態では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組み合わせでインプリメントされうる。ソフトウェアでインプリメントされる場合、これら機能は、コンピュータ可読媒体上で、１つまたは複数の命令またはコードとして送信または記憶されうる。コンピュータ可読媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体と非一時的なコンピュータ記憶媒体との両方を含む。非一時的な記憶媒体は、コンピュータによってアクセスされうる任意の利用可能な媒体でありうる。限定ではなく例として、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、あるいは、データ構造または命令の形式で所望のプログラムコードを記憶または伝送するために使用可能であり、かつコンピュータによってアクセスされうるその他任意の媒体を備えうる。また、任意の接続は、コンピュータ可読媒体と厳密には称されうる。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、電波、およびマイクロ波のようなワイヤレス技術を使用して、ウェブサイト、サーバ、またはその他の遠隔ソースから送信される場合には、この同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、電波、およびマイクロ波のようなワイヤレス技術は、媒体の定義に含まれる。ここで使用される場合、ディスク（disk）およびディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多目的ディスク（ＤＶＤ）、フロッピー（登録商標）ディスクおよびブルーレイ（登録商標）ディスクを含み、ここでディスク（disks）は、通常磁気的にデータを再生し、一方ディスク（discs）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせもまた、コンピュータ可読媒体の範囲内に含まれるべきである。
【００２３】
[0028]  開示された典型的な実施形態の上記説明は、いかなる当業者であっても、本発明の製造または使用を可能にするように提供される。これら典型的な実施形態への様々な修正は、当業者にとって容易に明らかであり、ここに定義された一般的な原理は、本発明の主旨または範囲から逸脱することなく、他の実施形態にも適用されうる。したがって、本発明は、ここに示された典型的な実施形態に限定されるようには意図されず、ここに開示される原理および新規な特徴と一致する最も広い範囲を与えられることとなる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］  増幅される信号を受信するように構成された第１のステージと、
前記第１のステージに結合された入力トランジスタを備え、かつ少なくとも１つの追加のトランジスタをさらに備える第２のステージと、
第１の供給電圧を受け、調整された供給電圧を生成するように構成された電圧レギュレータと、を備え、装置の電源ノイズ除去を改善するため、前記第１の供給電圧は、前記少なくとも１つの追加のトランジスタに結合され、前記調整された供給電圧は、前記第１のステージと、前記第２のステージの前記入力トランジスタとに結合される、
装置。
［Ｃ２］  前記第１の供給電圧に結合された出力ステージをさらに備える、Ｃ１に記載の装置。
［Ｃ３］  前記調整された供給電圧は、前記第２のステージの前記入力トランジスタのソース端子に結合される、Ｃ１に記載の装置。
［Ｃ４］  前記第１のステージは、キャパシタに結合された利得ブロックを備える、Ｃ１に記載の装置。
［Ｃ５］  前記電圧レギュレータは、低ドロップアウト電圧レギュレータを備える、Ｃ１に記載の装置。
［Ｃ６］  前記第１の供給電圧および前記調整された供給電圧は、負供給電圧を備える、Ｃ１に記載の装置。
［Ｃ７］  前記電圧レギュレータは、前記装置の前記電源ノイズ除去を改善する電源ノイズ除去特性（ＬＤＯ＿ＰＳＲ）を提供する、Ｃ１に記載の装置。
［Ｃ８］  前記装置の前記電源ノイズ除去は、（１／ＬＤＯ＿ＰＳＲ）の率によって改善される、Ｃ７に記載の装置。
［Ｃ９］  増幅される信号を受信するように構成された第１のステージを提供する手段と、
前記第１のステージに結合された第２のステージを提供する手段と、
第１の供給電圧から調整された供給電圧を生成する手段と、を備え、装置の電源ノイズ除去を改善するため前記第１の供給電圧は、前記第２のステージに結合され、前記調整された供給電圧は、前記第１のステージと前記第２のステージに結合される、
装置。
［Ｃ１０］  前記第１の供給電圧に結合された出力ステージを提供する手段をさらに備える、Ｃ９に記載の装置。
［Ｃ１１］  前記生成する手段は、低ドロップアウト電圧レギュレータを備える、Ｃ９に記載の装置。
［Ｃ１２］  前記第１の供給電圧および前記調整された供給電圧は、負供給電圧を備える、Ｃ９に記載の装置。
［Ｃ１３］  前記生成する手段は、前記装置の前記電源ノイズ除去を改善する電源ノイズ除去特性を提供する、Ｃ９に記載の装置。
［Ｃ１４］  前記装置の前記電源ノイズ除去は、前記生成する手段の前記電源ノイズ除去特性の逆数に等しい率によって改善される、Ｃ１３に記載の装置。
［Ｃ１５］  前記調整された供給電圧は、前記第２のステージの入力トランジスタのソース端子に結合される、Ｃ９に記載の装置。
【図１】
0005859644.tif 000004
【図２】
0005859644.tif 000005
【図３】
0005859644.tif 000006
【図４】
0005859644.tif 000007
【図５】
0005859644.tif 000008