(57)【特許請求の範囲】
【請求項１】
被検査回路基板に対する検査手段として、方形パルス状の検査電圧を発生する電圧発生源と、上記電圧発生源の高電位側と低電位側とに接続される検査プローブと、接地プローブとを少なくとも含み、
上記被検査回路基板には、複数の導体パターンと、上記各導体パターンに対して共通のグランドパターンとが形成されているとともに、所定の上記導体パターンと上記グランドパターンとの間に、許容印加電圧が所定値以下に制限されている電子部品が実装されており、
上記接地プローブを上記グランドパターンに接触させた状態で、上記検査プローブを介して上記電子部品が接続されている上記導体パターンに上記電圧発生源より発生される方形パルス状の検査電圧を印加して、上記被検査回路基板の良否を検査する回路基板検査装置において、
上記接地プローブと接地電位との間に存在する浮遊容量をＣ１，上記被検査回路基板のグランドパターンと接地電位との間に存在する浮遊容量をＣ２，上記電子部品が有するインピーダンスをＺとして、
上記電圧発生源の出力側には、上記検査電圧の立ち上がりエッジに含まれる高周波成分のカットオフ周波数ｆｃを、上記Ｃ１，Ｃ２およびＺによる積分波形のカットオフ周波数ｆｔｈよりも低くする出力制御部が設けられていることを特徴とする回路基板検査装置。
【請求項２】
上記出力制御部が、可変抵抗とコンデンサとを直列に接続し、上記コンデンサを出力とする積分回路からなることを特徴とする請求項１に記載の回路基板検査装置。
【請求項３】
上記電圧発生源が電圧をデジタル信号として出力するデジタル電源であり、上記出力制御部が上記デジタル信号を階段状のアナログ電圧に変換して出力するＤ／Ａ変換器であることを特徴とする請求項１に記載の回路基板検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品が実装されている回路基板を検査する回路基板検査装置に関し、さらに詳しく言えば、検査時に回路基板に印加される電圧から実装電子部品を保護する技術に関するものである。
【背景技術】
【０００２】
図３に、回路基板検査装置Ａと検査対象回路基板（被検査回路基板）Ｂとを示す。回路基板検査装置Ａは、測定電圧発生源，ＣＰＵ等を含む測定部，検査プローブやその駆動部等を備えるが、作図の都合上、図３には、このうちの検査電圧を発生する電圧発生源ＰＳと、その高電位側と低電位側に接続される２本の検査プローブＴＰ１，ＴＰ２と、接地プローブＴＰＡのみを示す。
【０００３】
また、検査に供される実際の回路基板には、数多くの導体パターンや電子部品等が設けられているが、ここでは説明の便宜上、検査対象回路基板Ｂには、配線系として、独立パターンである導体パターンＰ１，Ｐ２と、グランドパターンＧＮＤとが形成され、実装系として、例えば一方の導体パターンＰ１とグランドパターンＧＮＤとの間に、電子部品ＩＣ１が接続されているものとする。
【０００４】
また、電子部品ＩＣ１は、その導体パターンＰ１に対する接続端子ＣＴＬとグランドパターンＧＮＤに対する接続端子ＧＴＬとの間に、所定の低電圧（許容印加電圧）Ｖｔｈしか印加できない素子であるとする。
【０００５】
検査対象回路基板Ｂが、このような回路基板で、導体パターンＰ１，Ｐ２が近接配置されている場合、特許文献１に記載されているように、回路基板の良否検査の一つとして、それらの間の導通絶縁Ｘ１を測定するステップがある。
【０００６】
この導通絶縁の検査ステップでは、ソース側プローブとしての検査プローブＴＰ１，ＴＰ２を導体パターンＰ１，Ｐ２に接触させるとともに、接地プローブＴＰＡをグランドパターンＧＮＤに接触させ、電圧発生源ＰＳより検査信号Ｖ１を導体パターンＰ１，Ｐ２間に印加し、図示しないセンス側プローブを介して導体パターンＰ１，Ｐ２間の例えば静電容量等を測定する。
【０００７】
このとき、検査信号Ｖ１として、Ｓ／Ｎ比を改善する目的、または、導体パターンＰ１，Ｐ２に対する検査プローブＴＰ１，ＴＰ２の接触抵抗Ｒｃ１，Ｒｃ２による影響を極力排除する目的で、導体パターンＰ１，Ｐ２間に方形パルス状の高電圧Ｖｈｉを印加する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−２１４２０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、この検査時には、図３に示すように、接地プローブＴＰＡの配線経路と接地電位との間に浮遊容量Ｃ１が存在し、また、検査対象回路基板ＢのグランドパターンＧＮＤと接地電位との間に浮遊容量Ｃ２が存在するため、その等価回路は図４のようになる。
【００１０】
電子部品ＩＣ１の端子ＣＴＬに、検査信号Ｖ１の方形パルス状の高電圧Ｖｈｉが加えられた場合、ＧＴＬ端子側には、電子部品ＩＣ１が有する端子ＣＴＬ，ＧＴＬ間のインピーダンスＺｃｔｌと、浮遊容量Ｃ１，Ｃ２とによる積分波形の電圧Ｖ２が現れる。
【００１１】
この場合、検査信号Ｖ１が電子部品ＩＣ１に直接印加されることはないが、検査信号Ｖ１の立ち上がりエッジに含まれる高周波成分により、図４に示すように、端子ＣＴＬ，ＧＴＬ間に電位差Ｅ１が発生する。
【００１２】
この電位差Ｅ１が問題となる。すなわち、場合によっては、電位差Ｅ１のピーク値が印加電圧Ｖｈｉ（＞Ｖｔｈ）に達することがあるため、これが原因で電子部品ＩＣ１が破壊することがある。
【００１３】
したがって、本発明の課題は、被検査回路基板に検査信号として方形パルス状の高電圧を印加する際、その高電圧から実装電子部品を保護することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明は、被検査回路基板に対する検査手段として、方形パルス状の検査電圧を発生する電圧発生源と、上記電圧発生源の高電位側と低電位側とに接続される検査プローブと、接地プローブとを少なくとも含み、上記被検査回路基板には、複数の導体パターンと、上記各導体パターンに対して共通のグランドパターンとが形成されているとともに、所定の上記導体パターンと上記グランドパターンとの間に、許容印加電圧が所定値以下に制限されている電子部品が実装されており、上記接地プローブを上記グランドパターンに接触させた状態で、上記検査プローブを介して上記電子部品が接続されている上記導体パターンに上記電圧発生源より発生される方形パルス状の検査電圧を印加して、上記被検査回路基板の良否を検査する回路基板検査装置において、上記接地プローブと接地電位との間に存在する浮遊容量をＣ１，上記被検査回路基板のグランドパターンと接地電位との間に存在する浮遊容量をＣ２，上記電子部品が有するインピーダンスをＺとして、上記電圧発生源の出力側には、上記検査電圧の立ち上がりエッジに含まれる高周波成分のカットオフ周波数ｆｃを、上記Ｃ１，Ｃ２およびＺによる積分波形のカットオフ周波数ｆｔｈよりも低くする出力制御部が設けられていることを特徴としている。
【００１５】
本発明において、上記出力制御部として、可変抵抗とコンデンサとを直列に接続し、上記コンデンサを出力とする積分回路が用いられることが好ましい。
【００１６】
また、別の態様として、上記電圧発生源が電圧をデジタル信号として出力するデジタル電源であり、上記出力制御部が上記デジタル信号を階段状のアナログ電圧に変換して出力するＤ／Ａ変換器であってもよい。
【発明の効果】
【００１７】
本発明によれば、電圧発生源から出力される方形パルス状の検査電圧の立ち上がりエッジに含まれる高周波成分のカットオフ周波数ｆｃが、出力制御部により、上記浮遊容量Ｃ１，Ｃ２および電子部品が有するインピーダンスＺによる積分波形のカットオフ周波数ｆｔｈよりも低くされ、これにより、検査電圧の立ち上がりエッジが、電子部品のグランド側に現れる積分波形の立ち上がりエッジよりも鈍らされた波形となるため、電子部品の両端子間の電位差が電子部品の許容印加電圧以下に抑えられ、電子部品の破壊を防止することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明を説明するための検査電圧，浮遊容量および電子部品を含む等価回路図。
【図２】（ａ），（ｂ）本発明における出力制御部の構成を示す模式図。
【図３】回路基板検査装置と被検査回路基板とを示す模式図。
【図４】従来例における検査電圧，浮遊容量および電子部品を含む等価回路図。
【発明を実施するための形態】
【００１９】
次に、図１，２により、本発明の実施形態について説明するが、本発明はこれに限定されるものではない。
【００２０】
まず、この実施形態においても、検査対象とする被検査回路基板は、先の図３に示した検査対象回路基板Ｂであるとして説明する。
【００２１】
すなわち、検査対象回路基板Ｂには、配線系として、独立パターンである導体パターンＰ１，Ｐ２と、グランドパターンＧＮＤとが形成され、実装系として、例えば一方の導体パターンＰ１とグランドパターンＧＮＤとの間に、電子部品ＩＣ１が接続されているものとする。
【００２２】
また、電子部品ＩＣ１は、その導体パターンＰ１に対する接続端子ＣＴＬとグランドパターンＧＮＤに対する接続端子ＧＴＬとの間に、所定の低電圧（許容印加電圧）Ｖｔｈしか印加できない素子であるとする。
【００２３】
この実施形態に係る回路基板検査装置Ａも、先の図３で説明したように、少なくとも検査電圧を発生する電圧発生源ＰＳと、その高電位側と低電位側に接続される２本の検査プローブＴＰ１，ＴＰ２と、接地プローブＴＰＡとを備える。図示しないが、実機においては、このほかにＣＰＵ等を含む測定部やプローブ駆動部等の回路基板検査装置として必要とされる電気的、機械的な構成要素が設けられる。
【００２４】
先に説明した従来例と同じく、例えば、検査対象回路基板Ｂの導体パターンＰ１，Ｐ２が近接配置されている場合、回路基板の良否検査の一つとして、それらの間の導通絶縁Ｘ１を測定するステップが実行される。
【００２５】
この導通絶縁の検査ステップでは、ソース側プローブとしての検査プローブＴＰ１，ＴＰ２を導体パターンＰ１，Ｐ２に接触させるとともに、接地プローブＴＰＡをグランドパターンＧＮＤに接触させ、電圧発生源ＰＳより検査信号Ｖ１を導体パターンＰ１，Ｐ２間に印加し、図示しないセンス側プローブを介して導体パターンＰ１，Ｐ２間の例えば静電容量等を測定し、導体パターンＰ１，Ｐ２が短絡しているかどうかを検査する。
【００２６】
このとき、検査信号Ｖ１として、Ｓ／Ｎ比を改善する目的、または、導体パターンＰ１，Ｐ２に対する検査プローブＴＰ１，ＴＰ２の接触抵抗Ｒｃ１，Ｒｃ２による影響を極力排除する目的で、導体パターンＰ１，Ｐ２間に方形パルス状（矩形波）の高電圧Ｖｈｉを印加する（Ｖｈｉ＞Ｖｔｈ）。
【００２７】
この検査時には、図３に示すように、接地プローブＴＰＡの配線経路と接地電位との間に浮遊容量Ｃ１が存在し、また、検査対象回路基板ＢのグランドパターンＧＮＤと接地電位との間に浮遊容量Ｃ２が存在するため、その等価回路は図４のようになる。
【００２８】
電子部品ＩＣ１の端子ＣＴＬに、検査信号Ｖ１の方形パルス状の高電圧Ｖｈｉが加えられた場合、ＧＴＬ端子側には、電子部品ＩＣ１が有する端子ＣＴＬ，ＧＴＬ間のインピーダンスＺｃｔｌと、浮遊容量Ｃ１，Ｃ２とによる積分波形の電圧Ｖ２が現れる。
【００２９】
この場合、検査信号Ｖ１が電子部品ＩＣ１に直接印加されることはないが、検査信号Ｖ１の立ち上がりエッジに含まれる高周波成分により、図４に示すように、端子ＣＴＬ，ＧＴＬ間に電位差Ｅ１が発生する。
【００３０】
このとき、電位差Ｅ１のピーク値が印加電圧Ｖｈｉ（＞Ｖｔｈ）に達することがあるため、これが原因で電子部品ＩＣ１が破壊することがある。
【００３１】
これを防止するため、本発明では、図１の等価回路図に示されているように、検査電圧Ｖ１の立ち上がりエッジを、電子部品ＩＣ１のグランド側に現れる積分波形Ｖ２の立ち上がりエッジよりも急峻ではない鈍らされた波形とする。
【００３２】
すなわち、検査電圧Ｖ１の立ち上がりエッジに含まれる高周波成分のカットオフ周波数ｆｃを、上記浮遊容量Ｃ１，Ｃ２および電子部品ＩＣ１が有するインピーダンスＺによる積分波形Ｖ２のカットオフ周波数ｆｔｈよりも低くする設定する。
【００３３】
これによれば、図１の等価回路に示すように、電子部品ＩＣ１の両端子ＣＴＬ，ＧＴＬ間に発生する電位差Ｅ１が電子部品ＩＣ１の許容印加電圧Ｖｔｈよりも低くなるため、高い検査電圧Ｖｈｉを印加したとしても、電子部品ＩＣ１の故障や破壊を回避することができる。
【００３４】
これを実現するめの一つの態様として、図２（ａ）に示すように、方形パルス状の高電圧Ｖｈｉを発生する電圧発生源ＰＳの出力側に、その出力制御部１１として、可変抵抗素子ＶＲと、コンデンサＣとの直列回路で、コンデンサＣを出力とする積分回路１１ａを接続し、積分回路１１ａにて積分された出力を所定の増幅率を有するアンプ１２を介して出力させればよい。
【００３５】
なお、電圧発生源ＰＳには、矩形パルスを発生する例えば論理ＩＣを用いることができ、また、可変抵抗素子ＶＲは、手動操作によるものであってもよいが、この回路基板検査装置Ａが備える図示しない制御手段であるＣＰＵからの制御信号により、その抵抗値が可変とされる構成としてもよい。
【００３６】
また、別の態様として、図２（ｂ）に示すように、電圧発生源ＰＳを、検査電圧Ｖ１をデジタル信号として出力するＣＰＵ等からなるデジタル電源にするとともに、その出力制御部１１として、上記デジタル信号を階段状のアナログ電圧に変換して出力するＤ／Ａ変換器１１ｂを用いることもできる。
【００３７】
上記実施形態では、導体パターンＰ１，Ｐ２間の導通絶縁Ｘ１を測定するようにしているが、本発明は、所定の低電圧（許容印加電圧）Ｖｔｈしか印加できない電子部品が接続されている導体パターンに、それよりも高い検査電圧Ｖｈｉを印加する検査全般に適用可能である。
【００３８】
また、配線系の浮遊容量Ｃ１，Ｃ２および実装電子部品が有するインピーダンスＺが定量的に表されない場合でも、検査電圧Ｖ１の立ち上がりエッジを、電子部品ＩＣ１のグランド側に現れる積分波形Ｖ２の立ち上がりエッジよりも鈍らされた波形となるように、検査電圧Ｖ１の立ち上がりエッジに含まれる高周波成分のカットオフ周波数ｆｃを、上記浮遊容量Ｃ１，Ｃ２および電子部品ＩＣ１が有するインピーダンスＺによる積分波形Ｖ２のカットオフ周波数ｆｔｈよりも十分に低く設定すればよい。
【符号の説明】
【００３９】
Ａ  回路基板検査装置
ＰＳ  電圧発生源
Ｖ１  検査信号（検査電圧）
ＴＰ１，ＴＰ２  検査プローブ
ＴＰＡ  接地プローブ
１１  出力制御回路
１１ａ  積分回路
Ｂ  検査対象回路基板（被検査回路基板）
Ｐ１，Ｐ２  導体パターン
ＧＮＤ  グランドパターン
ＩＣ１  電子部品
Ｘ１  導通絶縁
Ｖ２  積分波形
Ｃ１，Ｃ２  浮遊容量
Ｚｃｔｌ  電子部品のインピーダンス
【図１】
0005919030.tif 000002
【図２】
0005919030.tif 000003
【図３】
0005919030.tif 000004
【図４】
0005919030.tif 000005