(57)【特許請求の範囲】
【請求項１】
複数の開口がアレイ状に配置された基板と、
前記基板の第１面に形成されて前記複数の開口を覆う可撓膜と、
前記基板の厚み方向からの平面視で、前記可撓膜が前記開口を覆う領域に設けられ、２つの電極間に圧電体膜を有する超音波トランスデューサー素子と、
前記基板の前記第１面とは反対側の第２面に固定され、前記基板の前記厚み方向からの平面視で前記複数の開口の少なくとも１つ以上を覆う補強板とを備え、
前記複数の開口の間の仕切り壁部では、壁厚みが壁高さより小さく、
前記厚み方向からの平面視で、前記圧電体膜と前記仕切り壁部とが重ならない
ことを特徴とする超音波トランスデューサー素子チップ。
【請求項２】
請求項１に記載の超音波トランスデューサー素子チップにおいて、前記補強板は個々の前記仕切り壁部に少なくとも１カ所の接合域で接合されることを特徴とする超音波トランスデューサー素子チップ。
【請求項３】
請求項２に記載の超音波トランスデューサー素子チップにおいて、前記開口の輪郭は四角形で規定されることを特徴とする超音波トランスデューサー素子チップ。
【請求項４】
請求項３に記載の超音波トランスデューサー素子チップにおいて、前記四角形は対向する２辺の長辺を有し、前記仕切り壁部の前記接合域は前記長辺の中央位置を含む領域であることを特徴とする超音波トランスデューサー素子チップ。
【請求項５】
請求項４に記載の超音波トランスデューサー素子チップにおいて、前記仕切り壁部の前記接合域は前記長辺の全長を含む領域であることを特徴とする超音波トランスデューサー素子チップ。
【請求項６】
請求項５に記載の超音波トランスデューサー素子チップにおいて、前記仕切り壁部は前記長辺の全長にわたって前記開口同士の間の全面で面接合されることを特徴とする超音波トランスデューサー素子チップ。
【請求項７】
請求項３に記載の超音波トランスデューサー素子チップにおいて、前記仕切り壁部の前記接合域は前記四角形の各辺に少なくとも１カ所ずつ配置されることを特徴とする超音波トランスデューサー素子チップ。
【請求項８】
請求項７に記載の超音波トランスデューサー素子チップにおいて、前記仕切り壁部の前記接合域は前記四角形を途切れなく囲むことを特徴とする超音波トランスデューサー素子チップ。
【請求項９】
請求項８に記載の超音波トランスデューサー素子チップにおいて、前記仕切り壁部は前記四角形の全周にわたって前記開口同士の間の全面で面接合されることを特徴とする超音波トランスデューサー素子チップ。
【請求項１０】
請求項１〜９のいずれか１項に記載の超音波トランスデューサー素子チップにおいて、前記基板の厚み方向の断面視で、前記圧電体膜の前記可撓膜と交差する側面は、前記基板の厚み方向に対して傾斜していることを特徴とする超音波トランスデューサー素子チップ。
【請求項１１】
請求項１〜１０のいずれか１項に記載の超音波トランスデューサー素子チップにおいて、前記基板の厚み方向からの平面視で、前記基板の前記開口が配置される領域を囲う外周領域の幅は、前記開口の幅より大きいことを特徴とする超音波トランスデューサー素子チップ。
【請求項１２】
請求項１〜１１のいずれか１項に記載の超音波トランスデューサー素子チップにおいて、前記超音波トランスデューサー素子は、保護膜で覆われていることを特徴とする超音波トランスデューサー素子チップ。
【請求項１３】
請求項１〜１２のいずれか１項に記載の超音波トランスデューサー素子チップにおいて、前記仕切り壁部は、該仕切り壁が前記開口に露出する全面が前記基板の母材で形成されていることを特徴とする超音波トランスデューサー素子チップ。
【請求項１４】
請求項１〜１３のいずれか１項に記載の超音波トランスデューサー素子チップにおいて、前記基板に接続され、前記超音波トランスデューサー素子と導通する配線を含むフレキシブル基板を備えることを特徴とする超音波トランスデューサー素子チップ。
【請求項１５】
請求項１〜１４のいずれか１項に記載の超音波トランスデューサー素子チップと、前記超音波トランスデューサー素子チップを支持する筐体とを備えることを特徴とするプローブ。
【請求項１６】
請求項１５に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理する処理回路とを備えることを特徴とする電子機器。
【請求項１７】
請求項１５に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置と
を備えることを特徴とする超音波診断装置。
【請求項１８】
請求項１〜１４のいずれか１項に記載の超音波トランスデューサー素子チップと、
前記超音波トランスデューサー素子チップを支持する筐体と
を備えることを特徴とするプローブヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波トランスデューサー素子チップ、および、それを利用したプローブ、並びに、そういったプローブを利用した電子機器および超音波診断装置等に関する。
【背景技術】
【０００２】
例えば特許文献１に開示されるように、超音波トランスデューサー素子チップは基板を備える。基板には複数の開口が形成される。個々の開口に超音波トランスデューサー素子が設けられる。超音波トランスデューサー素子は振動膜を備える。振動膜は基板の表面から開口を塞ぐ。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−８２６２４号公報
【特許文献２】特開２０１１−７７９１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
基板に開口が形成されると、基板の強度は低下する。基板の厚み方向の力に対して強度が不足する。超音波トランスデューサー素子チップが被検体に押し付けられると、超音波トランスデューサー素子が破損することがあった。
【０００５】
本発明の少なくとも１つの態様によれば、薄型で、かつ、基板の厚み方向に十分な強度を有する超音波トランスデューサー素子チップは提供されることができる。
【課題を解決するための手段】
【０００６】
（１）本発明の一態様は、複数の開口がアレイ状に配置された基板と、個々の前記複数の開口に設けられる超音波トランスデューサー素子と、前記基板の前記超音波トランスデューサー素子が設けられる面とは反対側の面に固定され、前記基板の厚み方向からの平面視で前記複数の開口の少なくとも１つ以上を覆う板状部材とを備え、前記複数の開口の間の仕切り壁部では、壁厚みが壁高さより小さい超音波トランスデューサー素子チップに関する。
【０００７】
こうした超音波トランスデューサー素子チップでは超音波トランスデューサー素子は薄型に形成されることができる。超音波トランスデューサー素子は薄型の基板に形成されることができる。板状部材が基板に固定されても、超音波トランスデューサー素子チップは薄型に形成されることができる。同時に、板状部材は基板の強度を補強する。特に、仕切り壁部で壁厚みが壁高さよりも小さいことから、断面係数の関係で仕切り壁部では基板の厚み方向に十分な剛性が確保されることができる。基板の厚み方向の力は仕切り壁部を伝って板状部材で支持されることができる。こうして超音波トランスデューサー素子チップは基板の厚み方向に十分な強度を有することができる。ここで、仕切り壁部は、隣接する開口の空間同士の間に挟まれる基板の部位に相当する。壁厚みは仕切り壁部の厚みすなわち開口同士の距離に相当する。仕切り壁部の壁面が平面で構成される場合には、壁厚みはその壁面に直交する垂線の長さで規定されることができる。壁高さは基板の厚み方向に規定される壁面の長さで規定されることができる。
【０００８】
（２）前記板状部材は個々の前記仕切り壁部に少なくとも１カ所の接合域で接合されることができる。仕切り壁部が板状部材に接合されると、仕切り壁部の動きは板状部材で拘束される。したがって、仕切り壁部の振動は防止されることができる。その結果、超音波トランスデューサー素子同士のクロストークは防止されることができる。しかも、こうして仕切り壁部の動きが拘束されると、超音波トランスデューサー素子の超音波振動に対して仕切り壁部の振動の作用は回避されることができる。超音波トランスデューサー素子ではクリアな振動モードの超音波振動が得られる。こうして仕切り壁部の振動が回避されると、超音波振動の振幅の低下も抑制されることができる。
【０００９】
（３）前記開口の輪郭は四角形で規定されることができる。四角い輪郭同士の開口が隣り合うと、仕切り壁部は均一な壁厚みで形成される。特に、超音波トランスデューサー素子の密集度が高まれば高まるほど、仕切り壁部の壁厚みは均一に減少する。したがって、仕切り壁部の剛性は著しく弱まる。こうしたときに仕切り壁部が板状部材に連結されれば、仕切り壁部の振動は効果的に防止されることができる。
【００１０】
（４）前記四角形は対向する２辺の長辺を有することができ、前記仕切り壁部の前記接合域は前記長辺の中央位置を含む領域であることができる。こうして仕切り壁部のうち振動振幅の大きい部位が板状部材に接合される。その結果、仕切り壁部の振動は効果的に防止されることができる。
【００１１】
（５）前記仕切り壁部の前記接合域は前記長辺の全長を含む領域であることができる。こうして長辺の全長にわたって仕切り壁部が板状部材に接合されれば、仕切り壁部の振動は確実に防止されることができる。
【００１２】
（６）前記仕切り壁部は前記長辺の全長にわたって前記開口同士の間の全面で面接合されることができる。こうして長辺の全長にわたって開口同士の間で全面で仕切り壁部が板状部材に面接合されれば、仕切り壁部の振動は確実に防止されることができる。
【００１３】
（７）前記仕切り壁部の前記接合域は前記四角形の各辺に少なくとも１カ所ずつ配置されることができる。こうして四角形の各辺で仕切り壁部が板状部材に接合されれば、仕切り壁部の振動は確実に防止されることができる。
【００１４】
（８）前記仕切り壁部の前記接合域は前記四角形を途切れなく囲むことができる。こうして四角形の全域で仕切り壁部が板状部材に接合されれば、仕切り壁部の振動は確実に防止されることができる。
【００１５】
（９）前記仕切り壁部は前記四角形の全周にわたって前記開口同士の間の全面で面接合されることができる。こうして四角形の全周にわたって開口同士の間で全面で仕切り壁部が板状部材に面接合されれば、仕切り壁部の振動は確実に防止されることができる。
【００１６】
（１０）超音波トランスデューサー素子チップはプローブに組み込まれて利用されることができる。プローブは、超音波トランスデューサー素子チップと、前記超音波トランスデューサー素子チップを支持する筐体とを備えることができる。
【００１７】
（１１）プローブは電子機器に組み込まれて利用されることができる。電子機器は、プローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理する処理回路とを備えることができる。
【００１８】
（１２）同様にプローブは超音波診断装置に組み込まれて利用されることができる。超音波診断装置は、プローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置とを備えることができる。
【００１９】
（１３）超音波トランスデューサー素子チップはプローブヘッドに組み込まれて利用されることができる。プローブヘッドは、超音波トランスデューサー素子チップと、前記超音波トランスデューサー素子チップを支持し、プローブ本体に取り付けられるように構成される筐体とを備えることができる。
【図面の簡単な説明】
【００２０】
【図１】一実施形態に係る電子機器の一具体例すなわち超音波診断装置を概略的に示す外観図である。
【図２】超音波プローブの拡大正面図である。
【図３】超音波トランスデューサー素子チップの拡大平面図である。
【図４】図３の４−４線に沿った断面図である。
【図５】基体の裏面の平面図である。
【図６】超音波診断装置の回路構成を概略的に示すブロック図である。
【図７】シリコンウエハー上に形成された可撓膜および下部電極を概略的に示す部分拡大垂直断面図である。
【図８】下部電極上に形成された圧電体膜および上部電極を概略的に示す部分拡大垂直断面図である。
【図９】シリコンウエハーを覆う導電膜を概略的に示す部分拡大垂直断面図である。
【図１０】シリコンウエハーに形成された開口および補強板用のウエハーを概略的に示す部分拡大垂直断面図である。
【発明を実施するための形態】
【００２１】
以下、添付図面を参照しつつ本発明の一実施形態を説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２２】
（１）超音波診断装置の全体構成
図１は本発明の一実施形態に係る電子機器の一具体例すなわち超音波診断装置１１の構成を概略的に示す。超音波診断装置１１は装置端末１２と超音波プローブ（プローブ）１３とを備える。装置端末１２と超音波プローブ１３とはケーブル１４で相互に接続される。装置端末１２と超音波プローブ１３とはケーブル１４を通じて電気信号をやりとりする。装置端末１２にはディスプレイパネル（表示装置）１５が組み込まれる。ディスプレイパネル１５の画面は装置端末１２の表面で露出する。装置端末１２では、後述されるように、超音波プローブ１３で検出された超音波に基づき画像が生成される。画像化された検出結果がディスプレイパネル１５の画面に表示される。
【００２３】
図２に示されるように、超音波プローブ１３は筐体１６を有する。筐体１６内には超音波トランスデューサー素子チップ（以下「素子チップ」という）１７が収容される。素子チップ１７の表面は筐体１６の表面で露出することができる。素子チップ１７は表面から超音波を出力するとともに超音波の反射波を受信する。その他、超音波プローブ１３は、プローブ本体１３ａに着脱自在に連結されるプローブヘッド１３ｂを備えることができる。このとき、素子チップ１７はプローブヘッド１３ｂの筐体１６内に組み込まれることができる。
【００２４】
（２）超音波トランスデューサー素子チップの構成
図３は一実施形態に係る素子チップ１７の平面図を概略的に示す。素子チップ１７は基板２１を備える。基板２１の表面には素子アレイ２２が形成される。素子アレイ２２は超音波トランスデューサー素子（以下「素子」という）２３の配列で構成される。配列は複数行複数列のマトリクスで形成される。個々の素子２３は圧電素子部を備える。圧電素子部は下部電極２４、上部電極２５および圧電体膜２６で構成される。個々の素子２３ごとに下部電極２４および上部電極２５の間に圧電体膜２６が挟み込まれる。
【００２５】
下部電極２４は複数本の第１導電体２４ａを有する。第１導電体２４ａは配列の行方向に相互に平行に延びる。１行の素子２３ごとに１本の第１導電体２４ａが割り当てられる。１本の第１導電体２４ａは配列の行方向に並ぶ素子２３の圧電体膜２６に共通に配置される。第１導電体２４ａの両端は１対の引き出し配線２７にそれぞれ接続される。引き出し配線２７は配列の列方向に相互に平行に延びる。したがって、全ての第１導電体２４ａは同一長さを有する。こうしてマトリクス全体の素子２３に共通に下部電極２４は接続される。
【００２６】
上部電極２５は複数本の第２導電体２５ａを有する。第２導電体２５ａは配列の列方向に相互に平行に延びる。１列の素子２３ごとに１本の第２導電体２５ａが割り当てられる。１本の第２導電体２５ａは配列の列方向に並ぶ素子２３の圧電体膜２６に共通に配置される。列ごとに素子２３の通電は切り替えられる。こうした通電の切り替えに応じてラインスキャンやセクタースキャンは実現される。１列の素子２３は同時に超音波を出力することから、１列の個数すなわち配列の行数は超音波の出力レベルに応じて決定されることができる。行数は例えば１０〜１５行程度に設定されればよい。図中では省略されて５行が描かれる。配列の列数はスキャンの範囲の広がりに応じて決定されることができる。列数は例えば１２８列や２５６列に設定されればよい。図中では省略されて８列が描かれる。その他、配列では千鳥配置が確立されてもよい。千鳥配置では偶数列の素子２３群は奇数列の素子２３群に対して行ピッチの２分の１でずらされればよい。奇数列および偶数列の一方の素子数は他方の素子数に比べて１つ少なくてもよい。さらにまた、下部電極２４および上部電極２５の役割は入れ替えられてもよい。すなわち、マトリクス全体の素子２３に共通に上部電極が接続される一方で、配列の列ごとに共通に素子２３に下部電極が接続されてもよい。
【００２７】
基板２１の外縁は、相互に平行な１対の直線２９で仕切られて対向する第１辺２１ａおよび第２辺２１ｂを有する。素子アレイ２２の輪郭と基板２１の外縁との間に広がる周縁領域３１には、第１辺２１ａと素子アレイ２２の輪郭との間に１ラインの第１端子アレイ３２ａが配置され、第２辺２１ｂと素子アレイ２２の輪郭との間に１ラインの第２端子アレイ３２ｂが配置される。第１端子アレイ３２ａは第１辺２１ａに平行に１ラインを形成することができる。第２端子アレイ３２ｂは第２辺２１ｂに平行に１ラインを形成することができる。第１端子アレイ３２ａは１対の下部電極端子３３および複数の上部電極端子３４で構成される。同様に、第２端子アレイ３２ｂは１対の下部電極端子３５および複数の上部電極端子３６で構成される。１本の引き出し配線２７の両端にそれぞれ下部電極端子３３、３５は接続される。引き出し配線２７および下部電極端子３３、３５は素子アレイ２２を二等分する垂直面で面対称に形成されればよい。１本の第２導電体２５ａの両端にそれぞれ上部電極端子３４、３６は接続される。第２導電体２５ａおよび上部電極端子３４、３６は素子アレイ２２を二等分する垂直面で面対称に形成されればよい。
【００２８】
基板２１には第１フレキシブルプリント基板（以下「第１フレキ」という）３７が連結される。第１フレキ３７は第１端子アレイ３２ａに覆い被さる。第１フレキ３７の一端には下部電極端子３３および上部電極端子３４に個別に対応して導電線すなわち第１信号線３８が形成される。第１信号線３８は下部電極端子３３および上部電極端子３４に個別に向き合わせられ個別に接合される。同様に、基板２１には第２フレキシブルプリント基板（以下「第２フレキ」という）４１が覆い被さる。第２フレキ４１は第２端子アレイ３２ｂに覆い被さる。第２フレキ４１の第１端４１ａには下部電極端子３５および上部電極端子３６に個別に対応して導電線すなわち第２信号線４２が形成される。第２信号線４２は下部電極端子３５および上部電極端子３６に個別に向き合わせられ個別に接合される。
【００２９】
図４に示されるように、個々の素子２３は振動膜４３を有する。振動膜４３の構築にあたって基板２１の基体４４には個々の素子２３ごとに開口４５が形成される。開口４５は基体４４に対してアレイ状に配置される。基体４４の表面には可撓膜４６が一面に形成される。可撓膜４６は、基体４４の表面に積層される酸化シリコン（ＳｉＯ２）層４７と、酸化シリコン層４７の表面に積層される酸化ジルコニウム（ＺｒＯ２）層４８とで構成される。可撓膜４６は開口４５に接する。こうして開口４５の輪郭に対応して可撓膜４６の一部が振動膜４３として機能する。酸化シリコン層４７の膜厚は共振周波数に基づき決定されることができる。
【００３０】
振動膜４３の表面に下部電極２４、圧電体膜２６および上部電極２５が順番に積層される。下部電極２４には例えばチタン（Ｔｉ）、イリジウム（Ｉｒ）、白金（Ｐｔ）およびチタン（Ｔｉ）の積層膜が用いられることができる。圧電体膜２６は例えばジルコン酸チタン酸鉛（ＰＺＴ）で形成されることができる。上部電極２５は例えばイリジウム（Ｉｒ）で形成されることができる。下部電極２４および上部電極２５にはその他の導電材が利用されてもよく、圧電体膜２６にはその他の圧電材料が用いられてもよい。ここでは、上部電極２５の下で圧電体膜２６は完全に下部電極２４を覆う。圧電体膜２６の働きで上部電極２５と下部電極２４との間で短絡は回避されることができる。
【００３１】
基板２１の表面には保護膜４９が積層される。保護膜４９は例えば全面にわたって基板２１の表面に覆い被さる。その結果、素子アレイ２２や第１および第２端子アレイ３２ａ、３２ｂ、第１および第２フレキ３７、４１の第１端３７ａ、４１ａは保護膜４９で覆われる。保護膜４９には例えばシリコーン樹脂膜が用いられることができる。保護膜４９は、素子アレイ２２の構造や、第１端子アレイ３２ａおよび第１フレキ３７の接合、第２端子アレイ３２ｂおよび第２フレキ４１の接合を保護する。
【００３２】
マトリクスの行方向および列方向に隣接する開口４５同士の間には仕切り壁５１が区画される。開口４５同士は仕切り壁５１で仕切られる。仕切り壁５１の壁厚みｔは開口４５の空間同士の間隔に相当する。仕切り壁５１は相互に平行に広がる平面内に２つの壁面を規定する。壁厚みｔは壁面同士の距離に相当する。すなわち、壁厚みｔは壁面に直交して壁面同士の間に挟まれる垂線の長さで規定されることができる。例えば図１０のように、仕切り壁５１の厚みが基板の厚み方向に変化する場合には、壁厚みｔは壁面間の最大距離を意味する。仕切り壁５１の壁高さＨは開口４５の深さに相当する。開口４５の深さは基体４４の厚みに相当する。したがって、仕切り壁５１の壁高さＨは基体４４の厚み方向に規定される壁面の長さで規定されることができる。基体４４は均一な厚みを有することから、仕切り壁５１は全長にわたって一定の壁高さＨを有することができる。仕切り壁５１の壁厚みｔが縮小されれば、振動膜４３の配置密度は高められる。素子チップ１７の小型化に寄与することができる。壁厚みｔに比べて仕切り壁５１の壁高さＨが大きければ、素子チップ１７の曲げ剛性は高められることができる。こうして開口４５同士の間隔は開口４５の深さよりも小さく設定される。
【００３３】
基体４４の裏面には補強板（板状部材）５２が固定される。補強板５２の表面に基体４４の裏面が重ねられる。補強板５２の表面は仮想平面ＨＰ内で広がる。基体４４の裏面も仮想平面ＨＰ内で広がることから、基体４４の裏面は最大限に広い面積で補強板５２の表面に接することができる。補強板５２は素子チップ１７の裏面で開口４５を閉じる。補強板５２は基体４４の厚み方向からの平面視で開口４５を覆う。補強板５２はリジッドな基材を備えることができる。補強板５２は例えばシリコン基板から形成されることができる。基体４４の板厚は例えば１００μｍ程度に設定され、補強板５２の板厚は例えば１００〜１５０μｍ程度に設定される。ここでは、仕切り壁５１は補強板５２に結合される。補強板５２は個々の仕切り壁５１に少なくとも１カ所の接合域で接合される。接合にあたって接着剤は用いられることができる。
【００３４】
図５に示されるように、開口４５は第１方向Ｄ１に列を形成する。開口４５の輪郭形状の図心４５ｃは第１方向Ｄ１の１直線５６上で等ピッチに配置される。開口４５は１つの輪郭形状の複写で象られることから、同一形状の開口４５が一定のピッチで繰り返し配置される。開口４５の輪郭４５ａは例えば四角形に規定される。具体的には矩形に形成される。矩形の長辺は第１方向Ｄ１に合わせ込まれる。こうして開口４５は矩形の輪郭４５ａを有することから、仕切り壁５１は全長にわたって一定の壁厚みｔを有することができる。このとき、仕切り壁５１の接合域は長辺の中央位置を含む領域であればよい。特に、仕切り壁５１の接合域は長辺の全長を含む領域であればよい。仕切り壁５１は長辺の全長にわたって開口４５同士の間の全面で補強板５２に面接合されることができる。さらに、仕切り壁５１の接合域は四角形の各辺に少なくとも１カ所ずつ配置されることができる。仕切り壁５１の接合域は四角形を途切れなく囲むことができる。仕切り壁５１は四角形の全周にわたって開口４５同士の間の全面で補強板５２に面接合されることができる。
【００３５】
（３）超音波診断装置の回路構成
図６に示されるように、集積回路はマルチプレクサー６１および送受信回路６２を備える。マルチプレクサー６１は素子チップ１７側のポート群６１ａと送受信回路６２側のポート群６１ｂとを備える。素子チップ１７側のポート群６１ａには第１配線５４経由で第１信号線３８および第２信号線４２が接続される。こうしてポート群６１ａは素子アレイ２２に繋がる。ここでは、送受信回路６２側のポート群６１ｂには集積回路チップ５５内の規定数の信号線６３が接続される。規定数はスキャンにあたって同時に出力される素子２３の列数に相当する。マルチプレクサー６１はケーブル１４側のポートと素子チップ１７側のポートとの間で相互接続を管理する。
【００３６】
送受信回路６２は規定数の切り替えスイッチ６４を備える。個々の切り替えスイッチ６４はそれぞれ個別に対応の信号線６３に接続される。送受信回路６２は個々の切り替えスイッチ６４ごとに送信経路６５および受信経路６６を備える。切り替えスイッチ６４には送信経路６５と受信経路６６とが並列に接続される。切り替えスイッチ６４はマルチプレクサー６１に選択的に送信経路６５または受信経路６６を接続する。送信経路６５にはパルサー６７が組み込まれる。パルサー６７は振動膜５２の共振周波数に応じた周波数でパルス信号を出力する。受信経路６６にはアンプ６８、ローパスフィルター（ＬＰＦ）６９およびアナログデジタル変換器（ＡＤＣ）７１が組み込まれる。個々の素子２３の検出信号は増幅されてデジタル信号に変換される。
【００３７】
送受信回路６２は駆動／受信回路７２を備える。送信経路６５および受信経路６６は駆動／受信回路７２に接続される。駆動／受信回路７２はスキャンの形態に応じて同時にパルサー６７を制御する。駆動／受信回路７２はスキャンの形態に応じて検出信号のデジタル信号を受信する。駆動／受信回路７２は制御線７３でマルチプレクサー６１に接続される。マルチプレクサー６１は駆動／受信回路７２から供給される制御信号に基づき相互接続の管理を実施する。
【００３８】
装置端末１２には処理回路７４が組み込まれる。処理回路７４は例えば中央演算処理装置（ＣＰＵ）やメモリーを備えることができる。超音波診断装置１１の全体動作は処理回路７４の処理に従って制御される。ユーザーから入力される指示に応じて処理回路７４は駆動／受信回路７２を制御する。処理回路７４は素子２３の検出信号に応じて画像を生成する。画像は描画データで特定される。
【００３９】
装置端末１２には描画回路７５が組み込まれる。描画回路７５は処理回路７４に接続される。描画回路７５にはディスプレイパネル１５が接続される。描画回路７５は処理回路７４で生成された描画データに応じて駆動信号を生成する。駆動信号はディスプレイパネル１５に送り込まれる。その結果、ディスプレイパネル１５に画像が映し出される。
【００４０】
（４）超音波診断装置の動作
次に超音波診断装置１１の動作を簡単に説明する。処理回路７４は駆動／受信回路７２に超音波の送信および受信を指示する。駆動／受信回路７２はマルチプレクサー６１に制御信号を供給するとともに個々のパルサー６７に駆動信号を供給する。パルサー６７は駆動信号の供給に応じてパルス信号を出力する。マルチプレクサー６１は制御信号の指示に従ってポート群６１ｂのポートにポート群６１ａのポートを接続する。パルス信号はポートの選択に応じて下部電極端子３３、３５および上部電極端子３４、３６を通じて列ごとに素子２３に供給される。パルス信号の供給に応じて振動膜４３は振動する。その結果、対象物（例えば人体の内部）に向けて所望の超音波は発せられる。
【００４１】
超音波の送信後、切り替えスイッチ６４は切り替えられる。マルチプレクサー６１はポートの接続関係を維持する。切り替えスイッチ６４は送信経路６５および信号線６３の接続に代えて受信経路６６および信号線６３の接続を確立する。超音波の反射波は振動膜４３を振動させる。その結果、素子２３から検出信号が出力される。検出信号はデジタル信号に変換されて駆動／受信回路７２に送り込まれる。
【００４２】
超音波の送信および受信は繰り返される。繰り返しにあたってマルチプレクサー６１はポートの接続関係を変更する。その結果、ラインスキャンやセクタースキャンは実現される。スキャンが完了すると、処理回路７４は検出信号のデジタル信号に基づき画像を形成する。形成された画像はディスプレイパネル１５の画面に表示される。
【００４３】
素子チップ１７では素子２３は薄型に形成されることができる。素子２３は薄型の基板２１に形成されることができる。補強板５２が基板２１に固定されても、素子チップ１７は薄型に形成されることができる。同時に、補強板５２は基板２１の強度を補強する。特に、仕切り壁５１で壁厚みｔが壁高さＨよりも小さいことから、断面係数の関係で仕切り壁５１では基板２１の厚み方向に十分な剛性が確保されることができる。基板２１の厚み方向の力は仕切り壁５１を伝って補強板５２で支持されることができる。こうして素子チップ１７は基板２１の厚み方向に十分な強度を有することができる。そして、基板２１の板厚が例えば１００μｍ程度に設定されても、補強板５２は基板２１の破損を防止することができる。その一方で、バルク型の超音波トランスデューサー素子で素子アレイが構成される場合には、基板の板厚は数ｍｍ程度に設定される。たとえ補強板５２が接合されても、本実施形態に係る素子チップ１７の厚みは、バルク型の超音波トランスデューサー素子で素子アレイが構成される場合に比べて確実に縮小されることができる。加えて、振動膜４３の音響インピーダンスはバルク型の超音波トランスデューサー素子に比べて人体のそれに近いことから、素子チップ１７ではバルク型の超音波トランスデューサー素子に比べて音響インピーダンスの整合層が省略されることができる。こういった整合層の省略は素子チップ１７の薄型化にさらに寄与することができる。
【００４４】
補強板５２は個々の仕切り壁５１に少なくとも１カ所の接合域で接合される。仕切り壁５１が補強板５２に接合されると、仕切り壁５１の動きは補強板５２で拘束される。したがって、仕切り壁５１の振動は防止されることができる。その結果、素子２３同士のクロストークは防止されることができる。しかも、こうして仕切り壁５１の動きが拘束されると、素子２３の超音波振動に対して仕切り壁５１の振動の作用は回避されることができる。素子２３ではクリアな振動モードの超音波振動が得られる。こうして仕切り壁５１の振動が回避されると、超音波振動の振幅の低下も抑制されることができる。その一方で、仕切り壁５１が動くと、振動膜４３の上下振動モードよりも低い周波数の歪んだ振動モードが現れる。しかも、仕切り壁５１が動く分だけ振動膜４３の運動エネルギーが減少し振動の振幅が低下してしまう。
【００４５】
四角い輪郭同士の開口４５が隣り合うと、仕切り壁５１は均一な壁厚みｔで形成されることができる。したがって、素子２３の密集度は高められることができる。こうして素子２３の密集度が高まれば高まるほど、仕切り壁５１の壁厚みｔは均一に減少する。したがって、仕切り壁５１の剛性は著しく弱まる。こうしたときに仕切り壁５１が補強板５２に連結されれば、仕切り壁５１の振動は効果的に防止されることができる。
【００４６】
仕切り壁５１の接合域は長辺の中央位置を含む領域であることができる。仕切り壁５１のうち振動振幅の大きい部位が補強板５２に接合される。その結果、仕切り壁５１の振動は効果的に防止されることができる。しかも、仕切り壁５１の接合域は長辺の全長を含む領域であることができる。こうして長辺の全長にわたって仕切り壁５１が補強板５２に接合されれば、仕切り壁５１の振動は確実に防止されることができる。さらに、仕切り壁５１は長辺の全長にわたって開口４５同士の間の全面で面接合されることができる。こうして長辺の全長にわたって開口４５同士の間で全面で仕切り壁５１が補強板５２に面接合されれば、仕切り壁５１の振動は確実に防止されることができる。
【００４７】
仕切り壁５１の接合域は四角形の各辺に少なくとも１カ所ずつ配置されればよい。こうして四角形の各辺で仕切り壁５１が補強板５２に接合されれば、仕切り壁５１の振動は確実に防止されることができる。しかも、仕切り壁５１の接合域は四角形を途切れなく囲むことができる。こうして四角形の全域で仕切り壁５１が補強板５２に接合されれば、仕切り壁５１の振動は確実に防止されることができる。その上、仕切り壁５１は四角形の全周にわたって開口４５同士の間の全面で面接合されることができる。こうして四角形の全周にわたって開口４５同士の間で全面で仕切り壁５１が補強板５２に面接合されれば、仕切り壁５１の振動は確実に防止されることができる。
【００４８】
（５）超音波トランスデューサー素子チップの製造方法
図７に示されるように、シリコンウエハー７８の表面で個々の素子チップ１７ごとに下部電極２４、引き出し配線２７および下部電極端子３３、３５（図７以降では図示されず）が形成される。下部電極２４、引き出し配線２７および下部電極端子３３、３５の形成に先立ってシリコンウエハー７８の表面には酸化シリコン膜７９および酸化ジルコニウム膜８１が相次いで形成される。酸化ジルコニウム膜８１の表面には導電膜が形成される。導電膜はチタン、イリジウム、白金およびチタンの積層膜で構成される。フォトリソグラフィ技術に基づき導電膜から下部電極２４、引き出し配線２７および下部電極端子３３、３５は成形される。
【００４９】
図８に示されるように、下部電極２４の表面で個々の素子２３ごとに圧電体膜２６および上部電極２５が形成される。圧電体膜２６および上部電極２５の形成にあたってシリコンウエハー７８の表面には圧電材料膜および導電膜が成膜される。圧電材料膜はＰＺＴ膜から構成される。導電膜はイリジウム膜から構成される。フォトリソグラフィ技術に基づき個々の素子２３ごとに圧電材料膜および導電膜から圧電体膜２６および上部電極２５が成形される。
【００５０】
続いて、図９に示されるように、シリコンウエハー７８の表面に導電膜８２が成膜される。導電膜８２は個々の素子チップ１７内で列ごとに上部電極２５を相互に接続する。そして、フォトリソグラフィ技術に基づき導電膜８２から上部電極２５および上部電極端子３４、３６が成形される。
【００５１】
その後、図１０に示されるように、シリコンウエハー７８の裏面からアレイ状の開口４５が形成される。開口４５の形成にあたってエッチング処理が施される。酸化シリコン膜７９はエッチングストップ層として機能する。酸化シリコン膜７９および酸化ジルコニウム膜８１に振動膜４３は区画される。開口４５の形成後、シリコンウエハー７８の裏面に補強板用のウエハー８３の表面が重ね合わせられる。ウエハー８３には例えばリジッドな絶縁性基板が用いられることができる。絶縁性基板にはシリコンウエハーが用いられることができる。接合にあたって例えば接着剤が用いられることができる。接合後、シリコンウエハー７８から個々の素子チップ１７は切り出される。
【００５２】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれる。例えば、明細書または図面において、少なくとも一度、より広義または同義な異なる用語とともに記載された用語は、明細書または図面のいかなる箇所においても、その異なる用語に置き換えられることができる。また、超音波診断装置１１、超音波プローブ１３、素子チップ１７、素子２３等の構成および動作も本実施形態で説明したものに限定されず、種々の変形が可能である。
【符号の説明】
【００５３】
１１  電子機器（超音波診断装置）、１３  プローブ（超音波プローブ）、１３ｂ  プローブヘッド、１５  表示装置（ディスプレイパネル）、１６  筐体、１７  超音波トランスデューサー素子チップ、２１  基板、２３  超音波トランスデューサー素子、４５  開口、５１  仕切り壁部（仕切り壁）、５２  板状部材（補強板）。
【図１】
0005990930.tif 000002
【図２】
0005990930.tif 000003
【図３】
0005990930.tif 000004
【図４】
0005990930.tif 000005
【図５】
0005990930.tif 000006
【図６】
0005990930.tif 000007
【図７】
0005990930.tif 000008
【図８】
0005990930.tif 000009
【図９】
0005990930.tif 000010
【図１０】
0005990930.tif 000011