(57)【特許請求の範囲】
【請求項１】
被試験デバイス（ＤＵＴ）からの確定的刺激信号を第１信号と第２信号とに分割する回路と、
前記第１信号を受信する第１チャネルであって、第１チャネル信号を生成するべく前記第１信号に第１ノイズフロアを加える、第１チャネルと、
前記第２信号を受信する第２チャネルであって、第２チャネル信号を生成するべく前記第２信号に第２ノイズフロアを加える、第２チャネルと、
前記確定的刺激信号の第１のパワーを算定し、前記第１チャネル信号及び前記第２チャネル信号に基づいて第２の総パワーを算定する、処理ロジックと、
を含み、
前記処理ロジックは、前記第１チャネル信号と前記第２チャネル信号との相互相関に基づいて前記第２の総パワーを算定する回路機構を含む、自動試験装置（ＡＴＥ）。
【請求項２】
前記回路機構が、前記第１チャネル及び前記第２チャネルからのサンプルが収集されている間に前記相互相関からの値を累算するための単一のアキュムレータを含む、請求項１に記載のＡＴＥ。
【請求項３】
被試験デバイス（ＤＵＴ）からの確定的刺激信号を第１信号と第２信号とに分割する回路と、
前記第１信号を受信する第１チャネルであって、第１チャネル信号を生成するべく前記第１信号に第１ノイズフロアを加える、第１チャネルと、
前記第２信号を受信する第２チャネルであって、第２チャネル信号を生成するべく前記第２信号に第２ノイズフロアを加える、第２チャネルと、
前記確定的刺激信号の第１のパワーを算定し、前記第１チャネル信号及び前記第２チャネル信号に基づいて第２の総パワーを算定する、処理ロジックと、
を含み、
前記確定的刺激信号は少なくとも１つの周波数を含み、前記処理ロジックは、前記第１のパワーを算定する回路機構を含み、前記回路機構は、前記第１チャネル信号の第１係数セットを発生するための前記第１チャネルに対応する第１単一ビン離散フーリエ変換（ＤＦＴ）ブロック、及び前記第２チャネル信号の第２係数セットを発生するための前記第２チャネルに対応する第２単一ビン離散フーリエ変換（ＤＦＴ）ブロックを含む、自動試験装置（ＡＴＥ）。
【請求項４】
前記第１及び第２単一ビン離散フーリエ変換（ＤＦＴ）ブロックのうちの少なくとも一方が、前記第１チャネル及び前記第２チャネルからのサンプルが収集されている間に、それぞれ、対応する係数セットを累算するための第１アキュムレータ及び第２アキュムレータを含む、請求項３に記載のＡＴＥ。
【請求項５】
前記第１アキュムレータが前記係数の実数部を累算するように構成され、前記第２アキュムレータが前記係数の虚数部を累算するように構成されている、請求項４に記載のＡＴＥ。
【請求項６】
前記少なくとも１つの周波数が基本周波数を含む、請求項３に記載のＡＴＥ。
【請求項７】
前記少なくとも１つの周波数が基本周波数の高調波を含む、請求項３に記載のＡＴＥ。
【請求項８】
前記回路機構が、前記第１及び第２単一ビン離散ＤＦＴブロックからの係数を受信し、前記係数を結合して前記第１のパワーを求めるように構成されている、請求項４に記載のＡＴＥ。
【請求項９】
前記第１のパワーが固定時刻数内に算定される、請求項１に記載のＡＴＥ。
【請求項１０】
前記処理ロジックが、前記第１のパワー及び前記第２の総パワーからのノイズフロアを算出して算出ノイズフロアを得るように構成され、前記算出ノイズフロアは前記第１ノイズフロア及び前記第２ノイズフロアよりも低い、請求項１に記載のＡＴＥ。
【請求項１１】
前記第１ノイズフロア及び前記第２ノイズフロアが前記ＤＵＴのノイズフロアよりも高い、請求項１に記載のＡＴＥ。
【請求項１２】
前記処理ロジックが前記ＤＵＴについての信号対ノイズ比を算出するように構成されている、請求項１に記載のＡＴＥ。
【請求項１３】
前記処理ロジックがフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を含む、請求項１に記載のＡＴＥ。
【請求項１４】
前記第２の総パワーが前記第１チャネル信号及び前記第２チャネル信号の前記相互相関の総計パワーである、請求項１に記載のＡＴＥ。
【請求項１５】
自動試験装置（ＡＴＥ）によって遂行される方法であって、
被試験デバイス（ＤＵＴ）からの確定的刺激信号を第１信号と第２信号とに分割することと、
前記ＡＴＥの第１チャネルにおいて前記第１信号を受信することと、ここで、前記第１チャネルは、第１チャネル信号を生成するべく前記第１信号に第１ノイズフロアを加え、
前記ＡＴＥの第２チャネルにおいて前記第２信号を受信することと、ここで、前記第２チャネルは、第２チャネル信号を生成するべく前記第２信号に第２ノイズフロアを加え、
前記確定的刺激信号の第１のパワーを算定し、前記第１チャネル信号及び前記第２チャネル信号に基づいて第２の総パワーを算定するために、処理ロジックを用いることと、
を含み、
前記処理ロジックの一部である回路機構が、前記第１チャネル信号と前記第２チャネル信号との相互相関に基づいて前記第２の総パワーを算定する、方法。
【請求項１６】
前記回路機構が、前記第１チャネル及び前記第２チャネルからのサンプルが収集されている間に前記相互相関からの値を累算する単一のアキュムレータを含む、請求項１５に記載の方法。
【請求項１７】
自動試験装置（ＡＴＥ）によって遂行される方法であって、
被試験デバイス（ＤＵＴ）からの確定的刺激信号を第１信号と第２信号とに分割することと、
前記ＡＴＥの第１チャネルにおいて前記第１信号を受信することと、ここで、前記第１チャネルは、第１チャネル信号を生成するべく前記第１信号に第１ノイズフロアを加え、
前記ＡＴＥの第２チャネルにおいて前記第２信号を受信することと、ここで、前記第２チャネルは、第２チャネル信号を生成するべく前記第２信号に第２ノイズフロアを加え、
前記確定的刺激信号の第１のパワーを算定し、前記第１チャネル信号及び前記第２チャネル信号に基づいて第２の総パワーを算定するために、処理ロジックを用いることと、
を含み、
前記確定的刺激信号は少なくとも１つの周波数を含み、
前記処理ロジックの一部である回路機構が前記第１のパワーを算定し、
前記回路機構は、前記第１チャネル信号の第１係数セットを発生する前記第１チャネルに対応する第１単一ビン離散フーリエ変換（ＤＦＴ）ブロック、及び前記第２チャネル信号の第２係数セットを発生する前記第２チャネルに対応する第２単一ビン離散フーリエ変換（ＤＦＴ）ブロックを含む、方法。
【請求項１８】
前記第１及び第２単一ビン離散フーリエ変換（ＤＦＴ）ブロックのうちの少なくとも一方が、前記第１チャネル及び前記第２チャネルからのサンプルが収集されている間に、それぞれ、対応する係数セットを累算する第１アキュムレータ及び第２アキュムレータを含む、請求項１７に記載の方法。
【請求項１９】
前記第１アキュムレータが前記係数の実数部を累算し、前記第２アキュムレータが前記係数の虚数部を累算する、請求項１８に記載の方法。
【請求項２０】
前記少なくとも１つの周波数が基本周波数を含む、請求項１７に記載の方法。
【請求項２１】
前記少なくとも１つの周波数が基本周波数の高調波を含む、請求項１７に記載の方法。
【請求項２２】
前記回路機構が、前記第１及び第２単一ビン離散ＤＦＴブロックからの係数を受信し、前記係数を結合して前記第１のパワーを求める、請求項１８に記載の方法。
【請求項２３】
前記第１のパワーが、固定した数の時刻内に算定される、請求項１５に記載の方法。
【請求項２４】
前記処理ロジックが、前記第１のパワー及び前記第２の総パワーからのノイズフロアを算出して算出ノイズフロアを得るように構成され、前記算出ノイズフロアは前記第１ノイズフロア及び前記第２ノイズフロアよりも低い、請求項１５に記載の方法。
【請求項２５】
前記第１ノイズフロア及び前記第２ノイズフロアが前記ＤＵＴのノイズフロアよりも高い、請求項１５に記載の方法。
【請求項２６】
前記処理ロジックが前記ＤＵＴについての信号対ノイズ比を算出するように構成されている、請求項１５に記載の方法。
【請求項２７】
前記処理ロジックがフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を含む、請求項１５に記載の方法。
【請求項２８】
刺激信号を提供する自動試験装置（ＡＴＥ）ソースチャネルと、
前記刺激信号を第１信号と第２信号とに分割する回路と、
前記第１信号を受信する第１ＤＵＴチャネルであって、第１チャネル信号を生成する第１ノイズフロアを有する、第１ＤＵＴチャネルと、
前記第２信号を受信する第２ＤＵＴチャネルであって、第２チャネル信号を生成する第２ノイズフロアを有する、第２ＤＵＴチャネルと、
処理ロジックと、
を含み、
前記処理ロジックは、
前記第１ＤＵＴチャネルの第１のパワーを算定し、
前記第２ＤＵＴチャネルの第２のパワーを算定し、
前記第１チャネル信号と前記第２チャネル信号との相互相関を用いて前記第１ＤＵＴチャネルと前記第２ＤＵＴチャネルとの間の相関パワーを算定し、
前記第１のパワー、前記第２のパワー、及び前記相関パワーに基づいて第１ＤＵＴチャネルノイズパワー及び第２ＤＵＴチャネルノイズパワーを算定する、
自動試験装置（ＡＴＥ）。
【請求項２９】
前記処理ロジックが、前記第１チャネル信号の自己相関に基づいて前記第１のパワーを算定するための回路機構を含む、請求項２８に記載のＡＴＥ。
【請求項３０】
前記回路機構が、前記第１チャネルからのサンプルが収集されている間に前記自己相関からの値を累算するための単一のアキュムレータを含む、請求項２９に記載のＡＴＥ。
【請求項３１】
前記処理ロジックが、前記相関パワーを算定するための回路機構を含み、前記回路機構は、前記第１チャネル及び前記第２チャネルからのサンプルが収集されている間に前記第１チャネル信号と前記第２チャネル信号との間の前記相互相関からの値を累算するための単一のアキュムレータを含み、前記相関パワーは刺激信号パワー及び刺激ノイズパワーを含む、請求項２８に記載のＡＴＥ。
【請求項３２】
前記刺激信号が少なくとも１つの周波数を含み、前記処理ロジックが、刺激信号パワーを算定する回路機構を含み、前記回路機構は、前記第１チャネル信号の第１係数セットを発生するための前記第１チャネルに対応する第１単一ビン離散フーリエ変換（ＤＦＴ）ブロック、及び前記第２チャネル信号の第２係数セットを発生するための前記第２チャネルに対応する第２単一ビン離散フーリエ変換（ＤＦＴ）ブロックを含む、請求項２８に記載のＡＴＥ。
【請求項３３】
前記処理ロジックが、前記第１係数セットと第２係数セットとの相互相関に基づいて第１刺激信号パワーを算定し、前記第１係数セットの自己相関に基づいて第２刺激信号パワーを算定するためのものである、請求項３２に記載のＡＴＥ。
【請求項３４】
前記処理ロジックが、
前記第１ＤＵＴチャネル信号の自己相関を用いて前記第１のパワーを算定すること、
前記第２ＤＵＴチャネル信号の自己相関を用いて前記第２のパワーを算定すること、
前記第１のパワーから前記相関パワーを減じることによって前記第１ＤＵＴチャネルノイズパワーを算定すること、及び
前記第２のパワーから前記相関パワーを減じることによって前記第２ＤＵＴチャネルノイズパワーを算定すること、
を含む動作を遂行するように構成されている、請求項２８に記載のＡＴＥ。
【請求項３５】
自動試験装置（ＡＴＥ）によって遂行される方法であって、前記方法は、
ＡＴＥソースチャネルからの刺激信号を第１信号と第２信号とに分割することと、
第１チャネル信号を生成するべく、第１ノイズフロアを有する第１ＤＵＴチャネルにおいて前記第１信号を受信することと、
第２チャネル信号を生成するべく、第２ノイズフロアを有する第２ＤＵＴチャネルにおいて前記第２信号を受信することと、
前記第１ＤＵＴチャネルの第１のパワーを算定し、前記第２ＤＵＴチャネルの第２のパワーを算定し、前記第１チャネル信号と前記第２チャネル信号との相互相関を用いて前記第１ＤＵＴチャネルと前記第２ＤＵＴチャネルとの間の相関パワーを算定し、前記第１のパワー、前記第２のパワー、及び前記相関パワーに基づいて第１ＤＵＴチャネルノイズパワー及び第２ＤＵＴチャネルノイズパワーを算定するための、処理ロジックを用いることと、
を含む、方法。
【請求項３６】
前記処理ロジックの一部である回路機構が、前記第１チャネル信号の自己相関に基づいて前記第１のパワーを算定する、請求項３５に記載の方法。
【請求項３７】
前記処理ロジックの一部である回路機構が、
前記第１ＤＵＴチャネル信号の自己相関を用いて前記第１のパワーを算定すること、
前記第２ＤＵＴチャネル信号の自己相関を用いて前記第２のパワーを算定すること、
前記第１のパワーから前記相関パワーを減じることによって前記第１ＤＵＴチャネルノイズパワーを算定すること、及び
前記第２のパワーから前記相関パワーを減じることによって前記第２ＤＵＴチャネルノイズパワーを算定すること、を含む動作を遂行するように構成されている、請求項３５に記載のＡＴＥ。
【請求項３８】
刺激信号を提供する自動試験装置（ＡＴＥ）ソースチャネルと、
前記刺激信号を第１信号と第２信号とに分割する第１回路と、
前記第１信号を受信する第１ＤＵＴチャネルであって、第１チャネル信号を生成する第１ノイズフロアを有する、第１ＤＵＴチャネルと、
前記第２信号を受信する第２ＤＵＴチャネルであって、第２チャネル信号を生成する第２ノイズフロアを有する、第２ＤＵＴチャネルと、
前記第１チャネル信号を第３信号と第４信号とに分割する第２回路と、
前記第３信号を受信する第３チャネルであって、第３チャネル信号を生成するべく前記第３信号に第３ノイズフロアを加える、第３チャネルと、
前記第４信号を受信する第４チャネルであって、第４チャネル信号を生成するべく前記第４信号に第４ノイズフロアを加える、第４チャネルと、
前記第２チャネル信号を第５信号と第６信号とに分割する第３回路と、
前記第５信号を受信する第５チャネルであって、第５チャネル信号を生成するべく前記第５信号に第５ノイズフロアを加える、第５チャネルと、
前記第６信号を受信する第６チャネルであって、第６チャネル信号を生成するべく前記第６信号に第６ノイズフロアを加える、第６チャネルと、
処理ロジックと、
を含み、
前記ロジックは、
前記第１チャネル信号の第１のパワーを算定し、
前記第３チャネル信号及び前記第４チャネル信号に基づいて第１の総パワーを算定し、
前記第２チャネル信号の第２のパワーを算定し、
前記第５チャネル信号及び前記第６チャネル信号に基づいて第２の総パワーを算定し、
前記第１ＤＵＴチャネルの第３のパワーを算定し、
前記第２ＤＵＴチャネルの第４のパワーを算定し、
前記第１チャネル信号と前記第２チャネル信号との相互相関を用いて前記第１ＤＵＴチャネルと前記第２ＤＵＴチャネルとの間の相関パワーを算定し、
前記第３のパワー、前記第４のパワー、及び前記相関パワーに基づいて第１ＤＵＴチャネルノイズパワー及び第２ＤＵＴチャネルノイズパワーを算定する、
自動試験装置（ＡＴＥ）
【発明の詳細な説明】
【技術分野】
【０００１】
本特許出願は、概して、被試験デバイス（device under test、ＤＵＴ）の信号特性を検出するように構成された自動試験装置（automatic test equipment、ＡＴＥ）に関する。
【背景技術】
【０００２】
ＡＴＥはＤＵＴの信号特性を試験する。例えば、ＡＴＥはＤＵＴの信号対ノイズ（ＳＮＲ）比を求めてよい。しかし、ＡＴＥのノイズフロアがＤＵＴのノイズ性能レベルを上回る場合には、問題が生じる。これが意味することは、ＡＴＥの方がＤＵＴよりもノイズが大きいということである。従って、ＡＴＥのノイズがＤＵＴのノイズの測定に干渉してしまう。その結果、ＡＴＥはＤＵＴのノイズ特性を正確に測定することができなくなる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本特許出願は、ＤＵＴのＳＮＲ比等の、ＤＵＴの信号特性の検出方法及び装置を記載する。
【課題を解決するための手段】
【０００４】
とりわけ、本特許出願は、確定的及びランダム（ノイズフロア）スペクトル成分の両者を包含する出力信号のソースとなる被試験デバイス（ＤＵＴ）と、ＤＵＴからの刺激信号を第１信号と第２信号とに分割する回路と、第１信号を受信する第１ＡＴＥチャネルであって、第１チャネル信号を生成するべく第１信号に第１ノイズフロアを加える、第１ＡＴＥチャネルと、第２信号を受信する第２ＡＴＥチャネルであって、第２チャネル信号を生成するべく第２信号に第２ノイズフロアを加える、第２ＡＴＥチャネルと、ＤＵＴからの信号内の確定的スペクトル成分の第１のパワーを算定し、第１チャネル信号及び第２チャネル信号に基づいて第２の総パワーを算定する、処理ロジックと、を含む自動試験装置（ＡＴＥ）を記載する。ＡＴＥは、本出願に記載されている任意の１つ以上の特徴を含んでよい。それらの例は以下の通りである。
【０００５】
処理ロジックは、第１チャネル信号と第２チャネル信号との相互相関に基づいて第２の総パワーを算定するための回路機構を含んでよい。回路機構は、第１チャネル及び第２チャネルからのサンプルが収集されている間に相互相関からの値を累算するための単一のアキュムレータを含んでよい。
【０００６】
ＤＵＴ信号内の確定的スペクトル成分は少なくとも１つの周波数を含んでよい。処理ロジックは、第１のパワーを算定する回路機構を含んでよく、該回路機構は、第１チャネル信号の第１係数セットを発生するための第１チャネルに対応する第１単一ビン離散フーリエ変換（ＤＦＴ）ブロック、及び第２チャネル信号の第２係数セットを発生するための第２チャネルに対応する第２単一ビン離散フーリエ変換（ＤＦＴ）ブロックを含んでよい。
【０００７】
第１及び第２単一ビン離散フーリエ変換（ＤＦＴ）ブロックのうちの少なくとも一方が、第１チャネル及び第２チャネルからのサンプルが収集されている間に、それぞれ、対応する係数セットを累算するための第１アキュムレータ及び第２アキュムレータを含んでよい。第１アキュムレータは係数の実数部を累算するように構成されていてよく、第２アキュムレータは係数の虚数部を累算するように構成されていてよい。少なくとも１つの周波数は基本周波数、及び／又は基本周波数の高調波を含んでよい。
【０００８】
回路機構は、第１及び第２単一ビン離散ＤＦＴブロックからの係数を受信し、係数を結合して第１のパワーを求めるように構成されていてよい。第１のパワーは固定した複数の時刻内に算定されてよい。
【０００９】
処理ロジックは、第１のパワー及び第２の総パワーからのノイズフロアを算出するように構成されていてよい。算出ノイズフロアは第１ノイズフロア及び第２ノイズフロアよりも低くてよい。処理ロジックは、ＤＵＴについての信号対ノイズ比を算出するように構成されていてよい。処理ロジックはフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を含んでよい。第２の総パワーは第１チャネル信号及び第２チャネル信号の相互相関の総計パワーを含んでよい。
【００１０】
とりわけ、本特許出願は、自動試験装置（ＡＴＥ）によって実行される方法であって、この方法は、被試験デバイス（ＤＵＴ）からの確定的及びランダム（ノイズフロア）スペクトル成分の両者を包含する刺激信号を第１信号と第２信号とに分割することと、ＡＴＥの第１チャネルにおいて第１信号を受信すること（第１チャネルは、第１チャネル信号を生成するべく第１信号に第１ノイズフロアを加える）、ＡＴＥの第２チャネルにおいて第２信号を受信すること（第２チャネルは、第２チャネル信号を生成するべく第２信号に第２ノイズフロアを加える）、ＤＵＴからの確定的刺激信号の第１のパワーを算定し、第１チャネル信号及び第２チャネル信号に基づいて第２の総パワーを算定するための、処理ロジックを用いることと、を含む方法を記載する。ＡＴＥは、以上に例を記載している、本出願に記載されている任意の１つ以上の特徴を含んでよい。
【００１１】
とりわけ、本特許出願は、確定的及びランダム（望ましくないノイズフロア）スペクトル成分の両者を包含する刺激信号を発生するＡＴＥ参照ソースチャネルと、参照ソース信号を第１信号と第２信号とに分割する回路と、第１信号を受信する第１ＤＵＴであって、第１チャネル信号を生成する第１ノイズフロアを有する第１ＤＵＴと、第２信号を受信する第２ＤＵＴであって、第２チャネル信号を生成する第２ノイズフロアを有する第２ＤＵＴと、第１ＤＵＴチャネルの第１のパワーを算定し、第２ＤＵＴチャネルの第２のパワーを算定し、第１チャネル信号と第２チャネル信号との相互相関を用いて第１ＤＵＴチャネルと第２ＤＵＴチャネルとの間の相関パワーを算定し、第１のパワー、第２のパワー、及び相関パワーに基づいて第１ＤＵＴチャネルノイズパワー及び第２ＤＵＴチャネルノイズパワーを算定するための処理ロジックと、を含むＡＴＥを記載する。ＡＴＥは、本出願に記載されている任意の１つ以上の特徴を含んでよい。それらの例は以下の通りである。
【００１２】
処理ロジックは、第１チャネル信号の自己相関に基づいて第１のパワーを算定するための回路機構を含んでよい。回路機構は、第１チャネルからのサンプルが収集されている間に自己相関からの値を累算するための単一のアキュムレータを含んでよい。
【００１３】
処理ロジックは、相関パワーを算定するための回路機構を含む。回路機構は、第１チャネル及び第２チャネルからのサンプルが収集されている間に第１チャネル信号と第２チャネル信号との間の相互相関からの値を累算するための単一のアキュムレータを含んでよく、ここで相関パワーは刺激信号（確定的）パワー及び刺激ノイズ（ランダム）パワーを含む。
【００１４】
参照ソース信号は少なくとも１つの周波数を含んでよい。処理ロジックは、刺激信号パワーを算定するための回路機構を含んでよい。回路機構は、第１チャネル信号の第１係数セットを発生するための第１チャネルに対応する第１単一ビン離散フーリエ変換（ＤＦＴ）ブロック、及び第２チャネル信号の第２係数セットを発生するための第２チャネルに対応する第２単一ビン離散フーリエ変換（ＤＦＴ）ブロックを含んでよい。
【００１５】
処理ロジックは、第１係数セットと第２係数セットとの相互相関に基づいて第１刺激信号パワーを算定すること、及び第１係数セットの自己相関に基づいて第２刺激信号パワーを算定すること、を含む動作を実行するように構成されていてよい。処理ロジックは、第１ＤＵＴチャネル信号の自己相関を用いて第１のパワーを算定すること、第２ＤＵＴチャネル信号の自己相関を用いて第２のパワーを算定すること、第１のパワーから相関パワーを減じることによって第１ＤＵＴチャネルノイズパワーを算定すること、及び第２のパワーから相関パワーを減じることによって第２ＤＵＴチャネルノイズパワーを算定すること、を含む動作を実行するように構成されていてよい。
【００１６】
この課題を解決するための手段の記述を含む、本特許出願で説明される特徴のうちの、任意の２つ以上を組み合わせることにより、本特許出願では具体的に説明されない実施形態を形成することができる。
【００１７】
前述の全て又は一部は、１つ以上の非一時的機械読み取り可能記憶媒体上に記憶され、かつ１つ以上の処理デバイス上で実効可能な命令からなる、コンピュータプログラム製品として実装することができる。前述の全て又は一部は、１つ以上の処理デバイスと、機能を実装するための実行可能命令を記憶するメモリとを含み得る、装置、方法、又はシステムとして、実装することができる。
【００１８】
１つ以上の実施例の詳細が、添付の図面及び以下の説明に記載される。更なる特徴、態様、及び有利点は、それらの説明、図面、及び特許請求の範囲から、明らかとなるであろう。
【図面の簡単な説明】
【００１９】
【図１】図１は、ＡＴＥ内のチャネルのブロック図であり、ＤＵＴはソースデバイスである。
【図２】図２は図２Ａ及び２Ｂからなる。
【図２Ａ】図２Ａは、ＡＴＥのチャネル内に含まれる回路機構のブロック図であり、ＤＵＴはソースデバイスである。
【図２Ｂ】図２Ｂは、ＡＴＥのチャネル内に含まれる回路機構のブロック図であり、ＤＵＴはソースデバイスである。
【図３】図３はＡＴＥのチャネルにおいて、それらのチャネルに固有のノイズを低減するために実行される相互相関プロセスを示すフローチャートであり、ＤＵＴはソースデバイスである。
【図４】図４はＡＴＥ内のチャネルのブロック図であり、ＤＵＴは収集デバイスである。
【図５】図５は図５Ａ、５Ｂ、５Ｃ及び５Ｄからなる。
【図５Ａ】図５Ａは、ＡＴＥのチャネル内に含まれる回路機構のブロック図であり、ＤＵＴは収集デバイスである。
【図５Ｂ】図５Ｂは、ＡＴＥのチャネル内に含まれる回路機構のブロック図であり、ＤＵＴは収集デバイスである。
【図５Ｃ】図５Ｃは、ＡＴＥのチャネル内に含まれる回路機構のブロック図であり、ＤＵＴは収集デバイスである。
【図５Ｄ】図５Ｄは、ＡＴＥのチャネル内に含まれる回路機構のブロック図であり、ＤＵＴは収集デバイスである。
【図６】図６は、図１及び４の回路機構の特徴を組み合わせた回路機構を示すブロック図である。
【発明を実施するための形態】
【００２０】
同様の参照符合は同様の要素を示す。
【００２１】
半導体製造業者は、一般的に、様々な製造の段階で半導体デバイスを試験する。製造の間、単一のシリコンウェーハ上に、集積回路が大量に製作される。このウェーハは、ダイと呼ばれる個別の集積回路へと切り出される。各ダイは、フレーム内に装填され、フレームから延出するリード線にダイを接続するために、ジャンパ線が取り付けられる。次いで、装填されたフレームは、プラスチック又は別のパッケージ材料内に封入されることにより、最終製品が作り出される。
【００２２】
製造業者は、製造プロセス中の可能な限り早期に、欠陥のある構成要素を検出して廃棄する、経済的な動機を有する。従って、多くの半導体製造業者は、ウェーハがダイへと切り出される前に、ウェーハレベルで集積回路を試験する。欠陥のある回路をマーク付けして、一般的には、パッケージ化される前に廃棄することにより、欠陥のあるダイをパッケージ化するコストが節約される。最終チェックとして、多くの製造業者は、出荷前に各最終製品を試験する。
【００２３】
大量の半導体構成要素を試験するために、製造業者は、通常、自動試験装置（「ＡＴＥ」又は「テスタ」）を使用する。試験プログラム内の命令に応答して、ＡＴＥは自動的に、集積回路に適用される入力信号を発生し、出力信号をモニターする。ＡＴＥは、その出力信号を期待応答と比較して、被試験デバイス、即ち「ＤＵＴ」、に欠陥があるかどうかを判定する。
【００２４】
通例は、部品ＡＴＥは、２つの異なる部分に設計される。「テストヘッド」と呼ばれる第１部分は、ＤＵＴに近接して配置することができる回路機構、例えば、駆動回路機構、受信回路機構、及び短い電気経路が有益である他の回路機構を含む。「テスタ本体」と呼ばれる第２部分は、ケーブルを介してテストヘッドに接続されており、ＤＵＴに近接させることができない電子装置を収容する。
【００２５】
特殊機械が、連続的にデバイスを移動させ、ＡＴＥに電気的に接続する。「プローバ」を使用して、半導体ウェーハレベルでデバイスを移動させる。「ハンドラ」を使用して、パッケージ化デバイスレベルでデバイスを移動させる。プローバ、ハンドラ、及びＡＴＥに対してＤＵＴを位置決めするための他のデバイスは、包括的に「周辺機器」として既知である。周辺機器は、全般的には、試験するためにＤＵＴが位置決めされる部位を含む。周辺機器が、その試験部位にＤＵＴを供給して、ＡＴＥがＤＵＴを試験し、周辺機器が、そのＤＵＴを、試験部位から離れる方向に移動させることにより、別のＤＵＴを試験することができる。
【００２６】
ＡＴＥによってＤＵＴに対して実行される試験には、ＤＵＴによって生成されるノイズの量を含む、ＤＵＴの信号特性の試験がある。一実装では、ＡＴＥが、複数のチャネル（１つずつがそれぞれ、対応するＤＵＴの試験用）を含む。しかし、ＡＴＥのノイズフロアよりも低いノイズパワーレベルを有するＤＵＴに対しては、ＡＴＥの個別のチャネルを用いて正確なノイズ測定を行うことはできない。しかし、ＤＵＴ毎に複数のＡＴＥチャネルを用いれば、このようなＤＵＴに対するノイズ関連測定を行うことが可能になる。例えば、ＤＵＴをＡＴＥの単一のチャネルに接続する代わりに、ＤＵＴを複数のチャネルに接続させてよい。後述するように、単一のＤＵＴからの信号同士の相互相関を取り、少なくとも一部のＡＴＥチャネルノイズを除去してよく、それにより、ＡＴＥのノイズフロアを下回るＤＵＴノイズの測定を可能にする。
【００２７】
ＡＴＥのノイズフロアを下回るＤＵＴノイズ測定を行うために、ＡＴＥは、ＤＵＴから来る信号を第１信号と第２信号とに分割する回路を備えるように構成されている。第１チャネルは、第１信号を受信し、第１チャネル信号を生成するべく第１信号に第１ノイズを加える。第２チャネルは第２信号を受信し、第２チャネル信号を生成するべく第２信号に第２ノイズを加える。第１ノイズ及び第２ノイズはＡＴＥチャネルノイズであってよく、どちらもＤＵＴのノイズフロアを上回ってよい。それらは互いに無相関でもあり、それぞれＤＵＴノイズと無相関である。ＡＴＥ内の処理ロジックは、第１チャネル信号のバージョンと第２チャネル信号のバージョンとの相関を取り、それにより、ＤＵＴから来るノイズパワーの算出時にＡＴＥノイズの少なくとも一部を排除するようにプログラムされている。処理ロジックは、（例えば、第１チャネル及び第２チャネルからのサンプルが収集されている間に）ほぼリアルタイムで相関が実行されることを可能にする速度で動作する。
【００２８】
図１は、ＡＴＥのノイズフロアを下回るＤＵＴノイズを測定するように構成されたＡＴＥ１０の例を示す。特に、図１はＡＴＥの２つのチャネル（第１チャネル１２及び第２チャネル１４）を示す。図１には２つのチャネルのみが示されているが、ＡＴＥ１０は他のチャネルを含んでもよい。これらの他のチャネルの対は、図１に示されるように構成されてよい。代替的に、例えば、ＡＴＥ１０のノイズフロアを下回らない性能レベルをＤＵＴが有していることを試験するために、個別のチャネルが個別のＤＵＴに接続されてもよい。
【００２９】
図１において、チャネル１２及び１４はスプリッタ回路１６を含む。本例では、スプリッタ回路１６は抵抗デバイダ回路である。ただし、他のパワー分割回路構成が用いられてもよい。本例では、抵抗デバイダ回路は、抵抗がほぼ等しい抵抗器１８及び２０を含む。その結果、ＤＵＴ２２からの信号はチャネル１２とチャネル１４との間でほぼ均等に分割されることになる。従って、それぞれのＡＴＥ測定チャネルは、同じ信号の本質的にコピーを受信する。それぞれのＡＴＥチャネルは、ＤＵＴ２２からのその対応する信号にノイズ２４、２６（ノイズフロア）も加える。このノイズは意図的に加えられるのではなく、むしろ、チャネルの固有特性である。チャネル１２及び１４は、それぞれのチャネルにほぼ同じ全体的ノイズが加えられるように構成される（例えば、製作される）。それぞれのチャネル内の／からのノイズは、いかなる他のチャネル内の／からのノイズとも相関していない。それぞれのチャネル内のノイズは、ＤＵＴから来るノイズとも無相関である。以下において説明するように、両ＡＴＥチャネルからの測定値の相互相関を取り、そのチャネルノイズの少なくとも一部を除去し、それにより、いずれかのチャネルのノイズフロアを下回るノイズフロアレベルを有するＤＵＴのノイズ性能の検出を可能にしてよい。
【００３０】
それぞれのＡＴＥ測定チャネル１２、１４は、（チャネルノイズを含む）対応するチャネル信号をデジタル化するアナログ−デジタル変換器（図示せず）等の、チャネル回路機構２８、３０を含む。結果として得られるデジタル化信号が、チャネル回路機構内の対応する測定回路によって測定され、相互相関（Ｘｃｏｒｒ）回路機構３２に出力される。本例では、相互相関回路機構３２は、フィールド・プログラマブル・ゲート・アレイ（field programmable gate array、ＦＰＧＡ）等のプログラマブルロジックを用いて実装される。代替的に、相互相関回路機構３２は、専用の特定用途向け集積回路機構（application-specific integrated circuitry、ＡＳＩＣ）、１つ以上のデジタル信号プロセッサ（digital signal processor、ＤＳＰ）、又は任意の組み合わせの処理ロジック素子を用いて実装されてもよい。
【００３１】
相互相関回路機構３２は、測定チャネルのそれぞれにおいて加えられた無相関ノイズを減衰させ、ＤＵＴのより正確なＳＮＲ測定値を生成する。回路機構は１つ以上の信号３４を出力し、それからＤＵＴ  ２２のＳＮＲ測定値が得られてよい。一例では、後述するように、相互相関回路機構３２はＤＵＴノイズパワー及びＤＵＴ信号パワーの両者を出力し、それらからＤＵＴのＳＮＲが算出されてよい。一般に、相互相関回路機構３２はノイズ信号、（Ｎ（ｔ））、に対して、２つのチャネル、「チャネル１」１２及び「チャネル２」１４について以下の相互相関（「ｘ」）関数を実行する。
【００３２】
【数１】
0006034864.tif 000002
【００３３】
無相関ノイズ源の仮定より、全ての相互相関項（ＳＤＵＴ×Ｎ１，ＳＤＵＴ×Ｎ２及びＮ１×Ｎ２）の期待値（平均値）はゼロとなり、上の式の中のＳＤＵＴ×ＳＤＵＴのみが残る。ＳＤＵＴ×ＳＤＵＴのＦＦＴ（高速フーリエ変換（fast Fourier transform））は、ＤＵＴの信号のパワースペクトル密度（power spectral density、ＰＳＤ）に等しくなる。平均化は１／√＃＿平均の速度で収束する。デシベル（ｄＢ）尺度では、平均値の数が１０倍増加する毎に、無相関ノイズフロアは５ｄＢ（１０ｌｏｇ√１０＝５）低下することになる。
【００３４】
相互相関の従来技術の実装は、両測定チャネルから来るサンプルストリームのＦＦＴ（高速フーリエ変換）の結合を要求する。以下の式は相互相関関数及びパワースペクトル密度関数を記述する：
ｍ１［ｎ］とｍ２［ｎ］との間の相互相関（Ｘｃｏｒｒ）関数は次のように定義される。
【００３５】
【数２】
0006034864.tif 000003
【００３６】
パワースペクトル密度（ＰＳＤ）関数は次のように定義される。
【００３７】
【数３】
0006034864.tif 000004
【００３８】
上の式より、一方のチャネルからのＦＦＴと他方のチャネルからのＦＦＴの複素共役との積としてＤＵＴのパワースペクトル密度を算出することができる。しかし、このようなアプローチは、場合によっては巨大になるサンプルセットのＦＦＴ（関与する平均の数が更に乗じられる）の算出を必要とし、たいがいはＤＳＰプロセッサ（単数又は複数）に押し付ける必要がある。関与するデータ転送及び計算オーバヘッドは試験スループットを著しく低下させる可能性があり、それが結果としてＡＴＥシステムの試験コスト（Cost of Test、ＣＯＴ）メトリックに影響を与え得る。
【００３９】
スループットへの影響をより少なくしてＡＴＥ環境内の相互相関を利用するアプローチは、（全周波数における完全なスペクトル密度関数の代わりに）ＤＵＴから来る総スペクトルパワーを計算することである。この実装では、収集したサンプルストリームの完全なＦＦＴスペクトルを計算する必要がない。このおかげで、本明細書に記載されている回路機構は、後処理オーバヘッドをほとんど又は全く有することなく、相互相関（ＸＣｏｒｒ）及び信号対ノイズ比（ＳＮＲ）をリアルタイムで求めることが可能になる。
【００４０】
ＤＵＴからの信号についての総スペクトルパワー（Ｐｔｏｔａｌ）は次のように表されてよい。
【００４１】
【数４】
0006034864.tif 000005
ここで、Ｅ（＊）は期待値関数（平均値）である。
【００４２】
Ｘ個のサンプルの収集の場合には、
【００４３】
【数５】
0006034864.tif 000006
をＸ回算定することができ、結果として得られる平均値は次のように表されてよい。
【００４４】
【数６】
0006034864.tif 000007
【００４５】
図２を参照すると、チャネル回路機構３６が、図１のＤＵＴ２２（図２には示されていない）等のＤＵＴから来る信号の総パワーを算定する相互相関回路（Ｘｃｏｒｒブロック３８）を含む。Ｘｃｏｒｒブロック３８は、対応するチャネル４６及び４８（図１のチャネル１２及び１４と同じであってよい）から収集したサンプルｍ［ｎ］４０及び４２を乗じることによって、これを行う。結果として得られた積をアキュムレータ５０において合計する。本例ではアキュムレータ５０は単一のアキュムレータであるが、他の例では複数の回路を含んでもよい。本例では、リアルタイムで結合プロセスが行われる。例えば、新たな積が１つ求められるたびに、その積がアキュムレータの合計に加えられる。更に、このプロセスは、第１チャネル及び第２チャネルからのサンプルが収集されている間に行われる。それ故、それぞれの積を後の処理のためにメモリ内に格納する必要がない。収集内のサンプル数Ｎが２のべき乗になる場合には、Ｎ−１ブロック５２が２の分数の基数を右シフトさせるように作動する。先と同様に、これは、処理に先立つメモリ内への被演算数の格納を必要とすることなく、リアルタイムで行われてよい。平均スペクトルパワー密度を求めるには、総ノイズパワーを、それぞれの測定チャネルの３ｄＢ帯域幅よりも通常少し高い、測定の雑音等価帯域幅（ＢＷｎｅｑ）で割ればよい。
【００４６】
確定的信号（搬送波信号、スプリアス信号等）が存在する場合には、本例の場合と同様に、残留ノイズパワー（ＤＵＴノイズパワー）を算定するために、それらのパワーを別々に求め、ＤＵＴからの総パワーから減じる。ＤＵＴ信号パワー及びノイズパワーが分かった後、ＳＮＲを算出することができる。
【００４７】
従って、図２を再び参照するが、Ｘｃｏｒｒブロック３８の出力５６がＤＵＴからの総パワーに相当する。この総パワーは、ＤＵＴから来る確定的信号のパワー（ＤＵＴ信号パワー）と、ＤＵＴから来るランダムノイズのパワー（ＤＵＴノイズパワー）との結合である。ＤＵＴノイズパワー、ひいてはＤＵＴノイズフロアを算定するために、チャネル回路機構は総信号パワー５６からＤＵＴ信号パワー５８を除去してよい。その結果がＤＵＴノイズパワー６２となる。図２の回路機構において、これは、総信号パワー５６からＤＵＴ信号パワー５８を減じるロジック６０を用いて行われる。結果として得られる差６２がＤＵＴノイズパワーである。ＤＵＴノイズパワーとＤＵＴ信号パワーを用いて、即ち、ＤＵＴ信号パワーとＤＵＴノイズパワーとの比を求めることによって、ＤＵＴの信号対ノイズ比（ＳＮＲ）を算定してよい。
【００４８】
上述したように、ＤＵＴから来る総パワーはＸｃｏｒｒブロック３８によって算定される。ＤＵＴ信号パワー５８の算定には回路機構６４が用いられる。本例では、回路機構６４はチャネル毎に単一ビンＤＦＴ（離散フーリエ変換（discrete Fourier transform））ブロックを含む。それぞれのＤＦＴブロック６６、６８は、対応する測定チャネルのスペクトル内のユーザ指定のビン位置における信号パワーを算定する。ビン位置は確定的信号の基本周波数に対応してよい。確定的信号の高調波、又は任意の他の確定的スプリアス信号から来る信号パワーを算定するために、チャネル毎の追加の単一ビンＤＦＴブロック（不図示）が回路機構６４内に組み込まれてもよい。これらのチャネル毎の追加の単一ビンＤＦＴブロックは、ＤＦＴブロック６６及び６８と同様の構造及び機能を有してよい。
【００４９】
単一ビンＤＦＴブロックによって、それぞれのチャネルの確定的信号のパワーを算定することができる。それぞれのチャネルの確定的信号が複数の周波数におけるスペクトル成分を有する場合には、チャネル毎に複数の（全体のサンプルサイズに比べれば少数）ブロックが必要になってよい。以下の式は、例えば、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）内に実装されてよい、ブロック６６等の単一ビンＤＦＴブロックの例をモデル化している。
【００５０】
【数７】
0006034864.tif 000008
ここで、
【００５１】
【数８】
0006034864.tif 000009
は、収集された時間領域サンプルであり、
【００５２】
【数９】
0006034864.tif 000010
はビンωにおける単一ビンＤＦＴである。「Ｒｅ」及び「Ｉｍ」は複素ＤＦＴ値の実数部及び虚数部を表す。
【００５３】
本例では、ＤＦＴブロック６６及び６８は同一である。従って、ここではＤＦＴブロック６６のみを説明する。ＤＦＴブロック６６はＢｉｎ１７０を含む。「１」の添え字は基本周波数を表す。他の高調波又はスパーについては、添え字「２」、「３」等が用いられてよい。ここで、Ｂｉｎ１は、対応する確定的チャネル信号の基本周波数の位置を表すデータを包含する。この情報はあらかじめ知られ／決められ、例えばユーザによって、ＡＴＥ内にプログラムされてよい。「Ｎ」７２は、上述の通り、ＤＵＴからのデータ収集内のサンプル数を表すレジスタであってよい。ＮＣＯ１（数値制御発振器（Numerically Controlled Oscillator））ブロック７４はビン位置及びサンプル数情報を用いてデジタル正弦波データストリーム７６（上の式に示されている「ｃｏｓ」ストリーム）を生成する。それにチャネル信号４０を乗じて、指定ビン位置における複素ＤＦＴ値の実数部を算出することになる。この同じ正弦波データ７８を９０°位相シフトさせてデータ８０（上の式に示されている「ｓｉｎ」ストリーム）を生成する。それにチャネル信号４０を乗じて、指定ビン位置における複素ＤＦＴ値の虚数部を算出することになる。この実数及び複素数データは、対応するアキュムレータによってリアルタイムで算出され、対応するＮ−１ブロックによってスケーリングされる。アキュムレータ及びＮ−１ブロックは、データが届くたびにデータに作用してよく、後の処理のためにその被演算数を格納することを必要としない。
【００５４】
それぞれのチャネル信号の実数（Ｒｅ｛Ｍ１［Ｂｉｎ１］｝，Ｒｅ｛Ｍ２［Ｂｉｎ１］｝）部及び虚数（Ｉｍ｛Ｍ１［Ｂｉｎ１］｝，Ｉｍ｛Ｍ２［Ｂｉｎ１］｝）部は、対応するＤＦＴブロック６６、６８によって出力される。図示のように、実数部及び虚数部は信号パワーブロック８４へ出力される。信号パワーブロック８４は、ＤＦＴブロックからの実数部と虚数部を結合し、基本周波数についての信号パワー出力を生成するロジックを包含する。このロジックは、他の高調波又はスパーに対応する他のビン（図示せず）が存在する場合には、それらからのこの信号パワー出力を結合してよい（例えば、合計してよい）。結果として得られる信号パワー出力５８はロジック６０に提供され、そこで、上述したように、それを総パワーから減じてＤＵＴノイズパワーを生成してよい。
【００５５】
この実装では、信号パワーブロック８４は、チャネル信号の実数部を乗算するための乗算ブロック８５、及びチャネル信号の虚数部を乗算するための乗算ブロック８６を含む。結果として得られた積同士を、以下の式に従って、合計ブロック８７を介して加え合わせ、Ｘ２ブロック８８において２を乗じる。
【００５６】
【数１０】
0006034864.tif 000011
【００５７】
パワーはＢｉｎｉと−Ｂｉｎｉの双方について合計されるため、ここで「２」が用いられている。
【００５８】
結果として得られる信号９０は、チャネル信号の基本周波数についての信号パワーに対応する。この信号９０を、合計ブロック９２において他の高調波又は既知のスプリアス信号（本例には含まれていない）からの信号パワーと結合し、ＤＵＴ信号パワー５８を生成してよい。
【００５９】
一般的に、処理するサンプルが多くなるほど、結果として得られる総パワー及びＤＵＴ信号パワーは正確になる。ＤＵＴと測定チャネルとの間の相対的なノイズの大きさに基づいて、所定の不確かさ基準を満たすために必要とされるチャネルからの数サンプル（Ｘ）を求めることができる。一例として、ＰＤＵＴ／Ｐｍ＿ｎｏｉｓｅ＝０．１、即ち、ＤＵＴノイズパワー（ＰＤＵＴ）は測定チャネルノイズフロア（Ｐｍ＿ｎｏｉｓｅ）よりも１０ｄＢ低いと仮定する。本例では、不確かさ条件は＜０．５ｄＢ、ただしｋ＝３、即ち、測定値の標準偏差に３を乗じたものが０．５ｄＢよりも小さくなければならない。よって、
Ｓｔｄｅｖ＜（ＰＤＵＴ×［１００．５／１０−１］）／３＝０．０４０７×ＰＤＵＴ
【００６０】
上述の基準を満たす最小サンプル数、Ｘ、は以下のように算定することができる：
【００６１】
【数１１】
0006034864.tif 000012
ここで、「ＳＴＤ」は標準偏差に言及している。
【００６２】
以下の式は、以下の仮定の下で、総ＤＵＴパワー算定関数、ＰＤＵＴ、の平均及び分散解析を与える：
総サンプル数＝Ｘ
【００６３】
【数１２】
0006034864.tif 000013
【００６４】
ゼロ平均ノイズ分布：
【００６５】
【数１３】
0006034864.tif 000014
【００６６】
「白色」ノイズ（０よりものいかなる時間オフセットについても無相関である）：
【００６７】
【数１４】
0006034864.tif 000015
【００６８】
ＤＵＴと測定ノイズ分布とは無相関である：
【００６９】
【数１５】
0006034864.tif 000016
【００７０】
ＤＵＴのノイズパワー：
【００７１】
【数１６】
0006034864.tif 000017
【００７２】
ノイズパワー測定チャネル：
【００７３】
【数１７】
0006034864.tif 000018
【００７４】
平均値は以下のように求められる：
【００７５】
【数１８】
0006034864.tif 000019
【００７６】
算定関数の平均値は総ＤＵＴパワーに等しい。換言すれば、算定関数
【００７７】
【数１９】
0006034864.tif 000020
は不偏である。
【００７８】
分散は以下のように求められる：
【００７９】
【数２０】
0006034864.tif 000021
【００８０】
（
【数２１】
0006034864.tif 000022
の１乗積を有する全ての交差項は無相関の特性の故にゼロになる）
【００８１】
【数２２】
0006034864.tif 000023
【００８２】
算定関数の分散が測定の不確かさを決める。この式は、特定の不確かさ条件に基づいて最小サンプル数（Ｘ）を求める先の例において用いられた。
【００８３】
図３は、図１及び２に示される回路機構上で実行されてよいプロセス１００の例を示す。ただし、プロセス１００は、本明細書に記載されていない他の回路機構によって、又はそれを用いて実行されてもよいことに留意されたい。図３を参照すると、被試験デバイス（ＤＵＴ）からの刺激信号が第１信号と第２信号とに分割される（１０２）。第１信号がＡＴＥの第１チャネルにおいて受信される（１０４）。第１チャネルは第１信号に第１ノイズフロア（例えば、図１のノイズ２４）を加えて第１チャネル信号を生成する。第２信号がＡＴＥの第２チャネルにおいて受信される（１０６）。第２チャネルは第２信号に第２ノイズフロア（例えば、図１のノイズ２６）を加えて第２チャネル信号を生成する。上述の通り、第１ノイズフロアと第２ノイズフロアは無相関である。上述したように、処理ロジックを用いて、刺激信号の第１のパワーを算定し（１０８）、第１チャネル信号及び第２チャネル信号に基づいて第２の総パワーを算定する（１１０）。処理ロジックは、図１及び２に示される回路機構、あるいは、以下のものに限定されるわけではないが、ＦＰＧＡ、デジタル信号プロセッサ（単数又は複数）、及びマイクロプロセッサ（単数又は複数）を含む任意の適当な回路機構を含んでよい。
【００８４】
図１及び２の構成は、ＤＵＴをソースデバイスとして、例えば、ＡＴＥ１０のための信号のソースとして示している。図４及び５に示されるもの等の回路機構は、ＤＵＴが収集デバイスの役割を果たす場合に試験を行うために用いられてよい。図４及び５の回路機構は、参照信号の総パワーを算定する相互相関回路を用いてそれぞれのＤＵＴチャネルの無相関パワーを抽出するために用いられてよい。
【００８５】
より具体的には、図４は、刺激信号を提供する参照ソースの役割を果たすＡＴＥソースチャネル１２４を示している。ＡＴＥの２つの追加の測定チャネル、ＤＵＴ１３２及び１３４からの出力信号を受信する第１チャネル１２１及び第２チャネル１２２、がある。解析を簡単にするために、チャネル１２１及び１２２はどちらも「無ノイズ」であると仮定する。一方、参照ソースチャネル（参照ソース１２４を包含する）はノイズを有し、望ましくないノイズフロアに寄与する。以下の段落は、相互相関及び自己相関を用いて、参照ソース１２４からのノイズフロアの寄与から独立したＤＵＴノイズフロア情報を抽出する方法を説明する。
【００８６】
図４において、参照ソース１２４が刺激信号を提供し、刺激信号はスプリッタ回路１２５を通過して、どちらも収集デバイスとして構成された２つのＤＵＴ１３２及び１３４に至る。一例では、ＤＵＴは両方ともアナログ−デジタル変換器である。スプリッタ回路１２５は、図２における上記のものと同様に、抵抗デバイダ回路であってよい。ただし、他の回路構成が用いられてもよい。従って、それぞれのＤＵＴは、同じ信号の本質的にコピーを受信する。それぞれのＤＵＴは、ソース１２４からのその対応する入力信号にノイズフロア１２８、１３０も加える。このノイズは意図的に加えられるのではなく、むしろ、測定対象であるＤＵＴの固有特性である。それぞれのＤＵＴにおいて加えられたノイズ信号は互いに相関がなく、それらはそれぞれソース１２４からの入力ノイズフロアと無相関である。
【００８７】
両ＤＵＴ１３２及び１３４から来る出力（デジタルサンプルストリーム）はＡＴＥデジタル受信器チャネル１２１、１２２に渡される。デジタル受信器チャネル１２１及び１２２がゼロのビット誤り率（bit error rate、ＢＥＲ）を有し、サンプルストリームを破損させない限り、両ＡＴＥチャネルは「無ノイズ」と見なされることができる。両チャネルからのデジタルサンプルストリームは自己相関−相互相関回路機構１３６に送られる。本例では、回路機構１３６は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）等のプログラマブルロジックを用いて実装される。代替的に、回路機構１３６は、専用の特定用途向け集積回路機構（ＡＳＩＣ）、１つ以上のデジタル信号プロセッサ（ＤＳＰ）、又は任意の組み合わせの処理ロジック素子を用いて実装されてもよい。
【００８８】
上述のように、回路機構１３６は、第１ＤＵＴ１３２及び第２ＤＵＴ１３４におけるノイズの相関を取り、それにより、それぞれのＤＵＴからの無相関ノイズの寄与を排除する相互相関回路１３８を含む。回路機構は、参照ソース１２４によって提供される信号に起因するノイズパワー（参照ソースノイズパワー）に対応する信号１４０を出力する。上述のように、回路機構１３８は相互相関（「ｘ」）関数を実行し、２つのＤＵＴ１３２及び１３４から来る無相関ノイズパワー、（Ｎ１（ｔ）及びＮ２（ｔ））を取り除く。
【００８９】
回路機構１３６は自己相関回路１４２及び１４３も含む。自己相関回路１４２及び１４３はそれぞれ、それぞれの対応するＤＵＴからのデジタルサンプルストリームに対して自己相関関数を実行し、１４４及び１４５と示される、対応するＤＵＴについての総ノイズパワー（参照ノイズパワー・プラス・ＤＵＴノイズパワー）を求める。ＤＵＴチャネル毎に１４４及び１４５から参照ソースノイズパワー１４０を減じ、ＤＵＴ毎の無相関ノイズパワー（図におけるＤＵＴ＃１算定値及びＤＵＴ＃２算定値）を生成する。
【００９０】
一般的に、回路機構１３６は、ＤＵＴ毎の無相関ノイズフロアを求めるために、１２１、１２２からのサンプルストリームに対して以下の関数を実行する。変数は、回路機構３２のために先に与えられた式におけるのと同様の意味を有する。Ｎ１（ｔ）及びＮ２（ｔ）は、今度は、ＤＵＴ１３２及び１３４から来るノイズパワーを指し、Ｓｒｅｆ（ｔ）は、参照ソース１２４から来るノイズパワーを指す。目的は、Ｓｒｅｆ（ｔ）の代わりに、Ｎ１（ｔ）及びＮ２（ｔ）を算出することである。ただし、Ｓｒｅｆ（ｔ）は中間段階としてなお求める必要がある。
・Ｍ１＝Ｓｒｅｆ＋Ｎ１
Ｍ２＝Ｓｒｅｆ＋Ｎ２
Ｍ１×Ｍ２＝Ｓｒｅｆ×Ｓｒｅｆ＋Ｓｒｅｆ×Ｎ１＋Ｓｒｅｆ×Ｎ２＋Ｎ１×Ｎ２
→Ｓｒｅｆ×Ｓｒｅｆ
Ｍ１×Ｍ１＝Ｓｒｅｆ×Ｓｒｅｆ＋Ｓｒｅｆ×Ｎ１＋Ｓｒｅｆ×Ｎ１＋Ｎ１×Ｎ１
→Ｓｒｅｆ×Ｓｒｅｆ＋Ｎ１×Ｎ１
Ｍ２×Ｍ２＝Ｓｒｅｆ×Ｓｒｅｆ＋Ｓｒｅｆ×Ｎ２＋Ｓｒｅｆ×Ｎ２＋Ｎ２×Ｎ２
→Ｓｒｅｆ×Ｓｒｅｆ＋Ｎ２×Ｎ２
・従って、ＤＵＴノイズフロアを見いだすには、
Ｎ１×Ｎ１＝Ｍ１×Ｍ１−Ｍ１×Ｍ２
Ｎ２×Ｎ２＝Ｍ２×Ｍ２−Ｍ１×Ｍ２
・平均化は１／√＃＿平均の速度で収束する
【００９１】
図５は、図４にブロック図の形で示されている回路機構の一実装を示す。図５において、ブロック１４５、１４６及び１４７はそれぞれ図２のブロック６６、６８及び８４に対応する。それらの構成及び機能は図２におけるのと実質的に同じである。他の高調波（単数又は複数）又はスパー（単数又は複数）からの寄与（単数又は複数）を考慮し、結果として得られる出力が参照ソースノイズパワー１５０であり、それが、図２において出力されるＤＵＴノイズパワー６２に対する対応物である。参照ソースノイズパワーは、参照ノイズ源（例えば、図４における１２４）によって出力されるノイズパワーである。ブロック１５１及び１５２は自己相関信号パワーブロックであり、それぞれのチャネル信号の実数部及び虚数部を受信し、自己相関を実行して、それぞれのＤＵＴチャネル１５４及び１５５（図４のＤＵＴチャネル１２１及び１２２と同じであってよい）毎の信号パワーを発生するように構成される。上述の場合と同様に、チャネル信号の非基本周波数に対応するビンからの自己相関信号パワー１５７、１５８を信号パワー内に組み入れてもよい。
【００９２】
ブロック１４７によって後述の第１の算出が実行され、参照ソース信号の基本周波数についての信号パワーに対応する信号１６０を求める。信号１６０は合計ブロック１６１において他の高調波からの信号パワー（本例には含まれていない）と結合され、参照ソース信号パワー１６２を生成してよい。自己相関ブロック１５１及び１５２によって後述の第２及び第３の算出が実行され、それぞれのＤＵＴチャネルにおける基本周波数についての信号パワーを求めてよい。この信号パワーを合計ブロック（例えば、ブロック１６６、１６７）において他の高調波からの信号パワー（本例には含まれていない）と結合し、ＤＵＴチャネル信号パワーを生成してよい。
【００９３】
【数２３】
0006034864.tif 000024
【００９４】
Ｘｃｏｒｒブロック１７０は図２のブロック３８に対応し、参照ソース信号に関連付けられる総パワー１７４を発生する。ブロック１７４において総パワーから参照ソース信号パワー１６２を減じ、参照ソースノイズパワー１５０を生成する。
【００９５】
自己相関ブロック１８１及び１８２はそれぞれのＤＵＴチャネル１５４及び１５５毎の総パワーを発生する。ブロック１８１を例に取れば（両ブロック１８１及び１８２は同じ動作をする）、入ってくるサンプルはブロック１８４において２乗され、ブロック１８５においてリアルタイムで累算され、ブロック１８６において右シフトされる。総パワー１９０から信号パワー１８８を減じ、ブロック１９２においてその差１９１から参照ソースノイズパワー１５０を減じ、ＤＵＴ＃１についての無相関ノイズパワーを生成する。これらのプロセス及び算出がＤＵＴチャネル毎に実行されてよい。
【００９６】
図４及び６を参照すると、チャネル１２１及び１２２が（例えば、アナログチャネルと同様に）「ノイズを有する」場合には、図１〜３に関して説明した相互相関法を用いることによって、それぞれのＤＵＴ及び参照ソース１２４から来るノイズフロアの寄与をチャネル１２１又は１２２のノイズフロアの寄与から分離することができる。これは、追加のスプリッタ（１６−１及び１６−２）、並びに無相関ノイズフロアを有するＡＴＥ受信チャネル（２８−１、３０−１、２８−２、３０−２）を加えることによって行われてよく、それにより、ＡＴＥ受信チャネルからのノイズフロアの寄与が本質的に取り除かれることになる。次いで、図４及び５に関して説明したものと同様の方法を用いて、それぞれのＤＵＴから来るノイズフロアを算出することができる。
【００９７】
図６に示される例では、ＤＵＴはどちらもアナログ増幅器である。両ＤＵＴからのアナログ出力がＡＴＥアナログ受信チャネル１２１、１２２に渡される。この点において、これらの出力はＤＵＴの出力であり、図４のブロック１３６（図６には図示されていない）によって生成される出力ではないことに留意しておく。これらのチャネル１２１及び１２２はＤＵＴ出力に追加のチャネルノイズを加える。ここでは、図１及び４に関する説明との一貫性を保つために、チャネル１２１及び１２２は、ＡＴＥ受信器チャネルノイズがないＤＵＴ信号を渡し、その一方、２２−１及び２２−２がＡＴＥ受信チャネルにおける追加のノイズを表すことに留意されたい。図１〜３に関して説明した方法を用いて、アナログ受信チャネルノイズの寄与を分離し、チャネル１２１及び１２２上のＤＵＴ出力信号を抽出してよい。続いて、これらのＤＵＴ出力信号を得た後、図４及び５に関して説明したものと同様の方法を適用し、ＡＴＥ参照ソースからのノイズの寄与を求め、ＤＵＴノイズの寄与を抽出することができる。以下の式は、図６の回路機構によって実行される計算の例である：
・ＡＴＥ受信チャネル２８−１からの測定値：Ｍ１１＝ＳＤＵＴ１＋Ｎｓ＋Ｎ１
ＡＴＥ受信チャネル３０−１からの測定値：Ｍ１２＝ＳＤＵＴ１＋Ｎｓ＋Ｎ２
ＡＴＥ受信チャネル２８−２からの測定値：Ｍ２１＝ＳＤＵＴ２＋Ｎｓ＋Ｎ３
ＡＴＥ受信チャネル３０−２からの測定値：Ｍ２２＝ＳＤＵＴ２＋Ｎｓ＋Ｎ４
ここで
ＳＤＵＴ１＝ＤＵＴ＃１（１２８）からのノイズフロア
ＳＤＵＴ２＝ＤＵＴ＃２（１３０）からのノイズフロア
Ｎｓ＝参照ＡＴＥソース（１２４）からのノイズフロア
Ｎ１，Ｎ２，Ｎ３，Ｎ４＝それぞれＡＴＥ受信チャネル２８−１、３０−１、２８−２及び３０−２からのノイズフロア
・図１〜３に記載されている通り、受信チャネルの間に相互相関法を適用する。
Ｍ１１×Ｍ１２＝ＳＤＵＴ１×ＳＤＵＴ１＋Ｎｓ×Ｎｓ＋２×Ｎｓ×ＳＤＵＴ１
＋ＳＤＵＴ１×Ｎ１＋ＳＤＵＴ１×Ｎ２＋Ｎ１×Ｎ２＋Ｎｓ×Ｎ１＋Ｎｓ×Ｎ２
→ＳＤＵＴ１×ＳＤＵＴ１＋Ｎｓ×Ｎｓ
Ｍ２１×Ｍ２２＝ＳＤＵＴ２×ＳＤＵＴ２＋Ｎｓ×Ｎｓ＋２×Ｎｓ×ＳＤＵＴ２
＋ＳＤＵＴ２×Ｎ３＋ＳＤＵＴ２×Ｎ４＋Ｎ３×Ｎ４＋Ｎｓ×Ｎ３＋Ｎｓ×Ｎ４
→ＳＤＵＴ２×ＳＤＵＴ２＋Ｎｓ×Ｎｓ
・図４〜５に記載されている通り、２つのＤＵＴ出力ストリームの間に相互相関法を適用する。
Ｍ１１×Ｍ２２＝ＳＤＵＴ１×ＳＤＵＴ２＋Ｎｓ×Ｎｓ＋Ｎｓ×ＳＤＵＴ１＋Ｎｓ×ＳＤＵＴ２
＋ＳＤＵＴ２×Ｎ１＋ＳＤＵＴ１×Ｎ４＋Ｎ１×Ｎ４＋Ｎｓ×Ｎ１＋Ｎｓ×Ｎ４
→Ｎｓ×Ｎｓ
・従って、ＤＵＴノイズフロアを見いだすには、
ＳＤＵＴ１＝Ｍ１１×Ｍ１２−Ｍ１１×Ｍ２２
ＳＤＵＴ２＝Ｍ２１×Ｍ２２−Ｍ１１×Ｍ２２
・平均化は１／√＃＿平均の速度で収束する
【００９８】
本明細書で説明される制御機構は、少なくとも部分的に、コンピュータプログラム製品を介して、すなわち、データ処理装置、例えばプログラム可能プロセッサ、コンピュータ、若しくは複数のコンピュータによって実行されるか、又はそれらの動作を制御するための、１つ以上の情報担体内に、例えば、１つ以上の有形の非一時的機械読み取り可能記憶媒体内に実体的に具現化される、コンピュータプログラムを介して、実装することができる。
【００９９】
コンピュータプログラムは、コンパイラ型又はインタープリタ型言語などのプログラミング言語の任意の形態で書かれることもでき、独立プログラムとして、又はモジュール、コンポーネント、サブルーチン、オブジェクト、若しくはその他のコンピューティング環境での使用に好適なユニットとしてなど、任意の形態で開発されてもよい。コンピュータプログラムは、１つのコンピュータ上で、又は一箇所にあるか、若しくは複数箇所に分布してネットワークで相互接続された複数のコンピュータ上で、実行されるように開発され得る。
【０１００】
これらの制御機構の実装に関連する動作は、較正プロセスの機能を実行するための１つ以上のコンピュータプログラムを実行する、１つ以上のプログラム可能プロセッサによって実行することができる。これらのプロセスの全て、若しくは一部は、専用の論理回路機構、例えば、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）及び／又はＡＳＩＣ（特定用途向け集積回路）として、実装することができる。
【０１０１】
コンピュータプログラムの実行に好適なプロセッサとしては、例として、汎用マイクロプロセッサ及び専用マイクロプロセッサの双方、並びに任意の種類のデジタルコンピュータの、１つ以上の任意のプロセッサが挙げられる。一般的には、プロセッサは、読み取り専用記憶領域又はランダムアクセス記憶領域、若しくはその双方から、命令及びデータを受け取る。コンピュータ（サーバを含む）の諸要素は、命令を実行するための１つ以上のプロセッサ、並びに命令及びデータを記憶するための１つ以上の記憶領域デバイスを含む。一般的には、コンピュータはまた、データを記憶するための大容量記憶デバイス、例えば、磁気ディスク、光磁気ディスク、又は光ディスクなどの、１つ以上の機械読み取り可能記憶媒体も含むか、あるいは動作可能に結合され、それらの記憶媒体からデータを受け取るか、又はそれらの記憶媒体にデータを転送するか、若しくはその双方を行う。コンピュータプログラム命令及びデータを具現化するために好適な、機械読み取り可能記憶媒体は、例として、半導体記憶領域デバイス、例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、及びフラッシュ記憶領域デバイス；磁気ディスク、例えば、内蔵ハードディスク又は取り外し可能ディスク；光磁気ディスク；並びにＣＤ−ＲＯＭディスク及びＤＶＤ−ＲＯＭディスクを含めた、全ての形態の非一時的記憶領域を含む。
【０１０２】
本明細書で説明される種々の実施形態の諸要素を組み合わせることにより、上記で具体的に記載されない他の実施形態を形成することができる。本明細書で説明される構造の動作に悪影響を及ぼすことなく、それらの構造から諸要素を除外することができる。更には、様々な別個の要素を、１つ以上の個別の要素へと組み合わせて、本明細書で説明される機能を実行することができる。
【０１０３】
本明細書で説明される種々の実装の諸要素を組み合わせることにより、上記で具体的に記載されない他の実装を形成することができる。本明細書で具体的に説明されない他の実装もまた、以下の特許請求の範囲内である。
【図１】
0006034864.tif 000025
【図２】
0006034864.tif 000026
【図２Ａ】
0006034864.tif 000027
【図２Ｂ】
0006034864.tif 000028
【図３】
0006034864.tif 000029
【図４】
0006034864.tif 000030
【図５】
0006034864.tif 000031
【図５Ａ】
0006034864.tif 000032
【図５Ｂ】
0006034864.tif 000033
【図５Ｃ】
0006034864.tif 000034
【図５Ｄ】
0006034864.tif 000035
【図６】
0006034864.tif 000036