(57)【特許請求の範囲】
【請求項１】
シミュレーションプログラムにおいて、
コンピュータに、
アナログ回路とデジタル回路とが混載された半導体集積回路を構成する半導体素子の電位に関する電位情報に基づいて、ノイズを発生させるノイズ源となり得る寄生バイポーラトランジスタを抽出させ、
前記半導体素子の特性に関するプロセス情報に基づいて、前記抽出させた寄生バイポーラトランジスタをモデル化させ、
前記モデル化された寄生バイポーラトランジスタと前記半導体集積回路の特性に関するデバイス情報と前記半導体集積回路のレイアウトに関するレイアウト情報に基づいて、前記ノイズの伝搬経路を含むネットリストを作成させ、
前記作成させたネットリストを用いて前記半導体集積回路で発生するノイズを解析させる、
ことを特徴とするシミュレーションプログラム。
【請求項２】
前記ノイズ源となり得る寄生バイポーラトランジスタの抽出において、前記半導体集積回路を構成するＭＯＳトランジスタのドレイン端子とボディ端子の電位を取得し、前記ドレイン端子と前記ボディ端子間の電位を比較し、前記寄生バイポーラトランジスタがオン状態となるか否かを判断することを特徴とする請求項１に記載のシミュレーションプログラム。
【請求項３】
前記ＭＯＳトランジスタの電位に関する電位情報と、前記レイアウト情報から得られるドレイン面積と、不純物濃度及びＷｅｌｌの厚さを含むプロセス情報に基づいて、ノイズ源である寄生バイポーラトランジスタをモデル化することを特徴とする請求項２に記載のシミュレーションプログラム。
【請求項４】
シミュレーション方法において、
コンピュータが、
アナログ回路とデジタル回路とが混載された半導体集積回路を構成する半導体素子の電位に関する電位情報に基づいて、ノイズを発生させるノイズ源となり得る寄生バイポーラトランジスタを抽出し、
前記半導体素子の特性に関するプロセス情報に基づいて、前記抽出した寄生バイポーラトランジスタをモデル化し、
前記モデル化した寄生バイポーラトランジスタと前記半導体集積回路の特性に関するデバイス情報と前記半導体集積回路のレイアウトに関するレイアウト情報に基づいて、前記ノイズの伝搬経路を含むネットリストを作成し、
前記作成したネットリストを用いて前記半導体集積回路で発生するノイズを解析する、
ことを特徴とするシミュレーション方法。
【請求項５】
アナログ回路とデジタル回路とが混載された半導体集積回路を構成する半導体素子の電位に関する電位情報に基づいて、ノイズを発生させるノイズ源となり得る寄生バイポーラトランジスタを抽出する抽出手段と、
前記半導体素子の特性に関するプロセス情報に基づいて、前記抽出手段によって抽出した寄生バイポーラトランジスタをモデル化するモデル化手段と、
前記モデル化手段によってモデル化した寄生バイポーラトランジスタと前記半導体集積回路の特性に関するデバイス情報と前記半導体集積回路のレイアウトに関するレイアウト情報に基づいて、前記ノイズの伝搬経路を含むネットリストを作成する作成手段と、
前記作成手段によって作成したネットリストを用いて前記半導体集積回路で発生するノイズを解析する解析手段と、
を有することを特徴とするシミュレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の基板で発生するノイズをシミュレートするシミュレーションプログラム、シミュレーション方法及びシミュレーション装置に関する。
【背景技術】
【０００２】
従来、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）等のシミュレータに対して、シミュレーション対象の半導体集積回路を表すデータとデバイス特性パラメータとを入力することにより、シミュレータに半導体集積回路の動作をシミュレーションさせ、入力された半導体集積回路及びデバイス特性パラメータに対する、動作の良不良判定や回路特性値を得る、といったことが行われている。
【０００３】
アナログ回路とデジタル回路とが混載された半導体集積回路において、デジタル回路や電源回路で発生したノイズが半導体集積回路の基板を経由し、ノイズに敏感な他の回路に伝搬することによって、誤動作を起こすという問題がある。
【０００４】
例えば、ノイズ源として、ＤＣ−ＤＣコンバータの動作における寄生バイポーラトランジスタに起因するノイズがある。
図１は、ＤＣ−ＤＣコンバータ回路の例を示す図であり、図２は、寄生バイポーラトランジスタによるノイズ伝搬の例を説明するための図である。
【０００５】
図１及び図２を用いて、寄生バイポーラトランジスタがオン状態となることによりノイズ源となる例について説明する。
図１に示す例は、ＤＣ−ＤＣコンバータ１０であり、スイッチとなる２つのＰＭＯＳ（ＳＷ１１及びＳＷ１４）と２つのＮＭＯＳ（ＳＷ１２及びＳＷ１３）とインダクタ１５を有する。
【０００６】
図１に示すように、ＭＯＳトランジスタであるＳＷ１１〜１４のドレイン端子とインダクタ１５が接続されたＤＣ−ＤＣコンバータ１０において、インダクタ１５と接続されたスイッチ（ＳＷ１３）がオン状態からオフ状態になった際に、インダクタ１５により誘導電流が発生する。この誘導電流により、ＳＷ１３を構成するＮＭＯＳとＳＷ１４を構成するＰＭＯＳのドレイン部分となるＬＸ端子１６にスパイクノイズ１７が発生する。
【０００７】
このとき、図２に示すように、ＰＭＯＳ（ＳＷ１４）のドレイン端子（Ｐ＋）、Ｂｏｄｙ（Ｎｗｅｌｌ）、ＰｓｕｂにおいてＰＮＰ型の寄生バイポーラトランジスタが構成されており、このスパイクノイズ１７により、寄生バイポーラトランジスタがオン状態となり、ドレイン端子からＰｓｕｂへスパイクノイズ１７が注入される。この注入されたスパイクノイズ１７はシリコン基板を経由して、ノイズに敏感なアナログ回路など（Ｖｉｃｔｉｍ回路２０）に伝搬することによって、誤動作を起こす。
【０００８】
このような寄生バイポーラトランジスタはトランジスタのＳＰＩＣＥモデルに表現されていないため、どこに寄生バイポーラトランジスタが存在して、オン状態となっているか特定することが困難である。また、通常の回路図レベルのシミュレーションでは、基板モデルが考慮されていないことからシリコン基板経由のノイズを見積もることが難しい。
【０００９】
このような寄生バイポーラトランジスタの特定をしてノイズシミュレーションをする方法として、回路図レイアウトから寄生バイポーラトランジスタを抽出し、その寄生バイポーラトランジスタのノイズの影響を見るために、デバイスシミュレータを用いて回路パラメータを抽出する技術が開示されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−１３４９５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述のように回路図レイアウトから寄生バイポーラトランジスタの位置を特定し、デバイスシミュレータによる回路パラメータを抽出する処理は、時間やコストがかかるという課題がある。
【００１２】
本発明は、上述のような実状に鑑みたものであり、デバイスシミュレータを用いることなく、寄生バイポーラトランジスタのノイズ源をモデル化し、シリコン基板経由のノイズを容易に検証することが可能なシミュレーションプログラム、シミュレーション方法及びシミュレーション装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
１つの案では、アナログ回路とデジタル回路とが混載された半導体集積回路を構成する半導体素子の電位に関する電位情報に基づいて、ノイズを発生させるノイズ源となり得る寄生バイポーラトランジスタを抽出させ、前記半導体素子の特性に関するプロセス情報に基づいて、前記抽出させた寄生バイポーラトランジスタをモデル化させ、前記モデル化された寄生バイポーラトランジスタと前記半導体集積回路の特性に関するデバイス情報と前記半導体集積回路のレイアウトに関するレイアウト情報に基づいて、前記ノイズの伝搬経路を含むネットリストを作成させ、前記作成させたネットリストを用いて前記半導体集積回路で発生するノイズを解析させることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、コストをかけずに寄生バイポーラトランジスタを抽出し、ノイズ源をモデル化して、簡単に基板経由のノイズを検証することができる、という効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】ＤＣ−ＤＣコンバータ回路の例を示す図である。
【図２】寄生バイポーラトランジスタによるノイズ伝搬の例を説明するための図である。
【図３】本実施の形態におけるシミュレーション処理の流れを示すフローチャートである。
【図４】「基板ノイズシミュレーション処理」の原理を説明するための図である。
【図５】「基板ノイズ解析」の原理を説明するための図である。
【図６】「基板ノイズ解析処理」の流れを示すフローチャートである。
【図７】基板モデルを説明するための図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
本実施の形態は、パーソナルコンピュータ等の情報処理装置にシミュレーションプログラムが組み込まれ、前記情報処理装置がシミュレーション装置として前記シミュレーションプログラムを実行することにより実現する。
【００１７】
以下、寄生バイポーラトランジスタに起因する基板ノイズのシミュレーション処理について説明する。
図３は、本実施の形態におけるシミュレーション処理の流れを示すフローチャートである。
【００１８】
まず、ステップＳ３０１において、アナログ回路とデジタル回路とが混載された半導体集積回路について、回路ブロックに寄生バイポーラトランジスタによるノイズ源がないかを確認するため、回路ブロック毎に回路シミュレーションを実行して、回路ブロックを構成するトランジスタのボディ電位とドレイン電位等の電位情報を取得する。
【００１９】
そして、ステップＳ３０２において、寄生バイポーラトランジスタがオン状態となっているかどうかを判断する。例えば、寄生バイポーラトランジスタがオン状態となっているかどうかは、各トランジスタのボディ（ベース）端子とドレイン端子（エミッタ）の端子間の電位をモニタし、寄生バイポーラトランジスタのオン状態となる条件である閾値電圧以上の電圧がかかっていないかをチェックする。
【００２０】
オン状態でなければ（ステップＳ３０２：Ｎｏ）、寄生バイポーラトランジスタに起因するノイズが発生する可能性は低いので、本シミュレーション処理を終了する。他方、オン状態であれば（ステップＳ３０２：Ｙｅｓ）、寄生バイポーラトランジスタに起因するノイズが発生するので、そのノイズの影響を検証するために、ノイズ源のモデル化（ステップＳ３０３）、ネットリストの作成（ステップＳ３０４）、及び基板ノイズ解析（ステップＳ３０５）を含む、基板ノイズシミュレーション処理を実行する。
【００２１】
図４は、「基板ノイズシミュレーション処理」の原理を説明するための図である。
上述したように、「基板ノイズシミュレーション処理」は、ノイズ源のモデル化（ステップＳ３０３）、ネットリストの作成（ステップＳ３０４）、及び基板ノイズ解析（ステップＳ３０５）を含む。本基板ノイズシミュレーション処理は、上述のシミュレーション装置が実行する。
【００２２】
シミュレーション装置は、ノイズ源モデル化部５１、ネットリスト作成部５２、及び基板ノイズ解析部５３を有する。
ノイズ源モデル化部５１は、図３のステップＳ３０１で取得した電位情報４１と、正孔の拡散係数、電子の拡散係数、ベース領域の厚さ、温度、アクセプタ密度、ドナー密度、不純物濃度など、半導体素子の特性に関するプロセス情報４２に基づいて、ノイズ源４３である寄生バイポーラトランジスタをモデル化する。
【００２３】
ネットリスト作成部５２は、ノイズ源モデル化部５１により作成されたノイズ源データ４３と、配線などのシート抵抗、基板抵抗、ｐｎジャンクションの容量値などの回路特性に関するデバイス情報４４と、アナログ回路とデジタル回路とが混載された半導体集積回路のレイアウト（位置情報）に関するレイアウト情報４５に基づいて、ノイズの伝搬経路となり得る基板モデルを含んだ回路シミュレーション用のネットリスト４６を作成する。
【００２４】
基板ノイズ解析部５３は、ネットリスト作成部５２により作成されたネットリスト４６に基づいて、図５を用いて後述する基板ノイズ解析を実行する。
図５は、「基板ノイズ解析」の原理を説明するための図であり、図６は、「基板ノイズ解析処理」の流れを示すフローチャートである。
【００２５】
図５及び図６を用いて本実施の形態のシミュレーション装置が実行する「基板ノイズ解析処理」について説明する。
本実施の形態のシミュレーション装置は、ノイズ源となる寄生バイポーラトランジスタを抽出するため、まず、ステップＳ６０１において、回路ブロックによるＳＰＩＣＥシミュレーション７１を実行する。この時入力として、シミュレーション条件などが記されたテストベンチ６１と回路ネットリスト６２を用いる。
【００２６】
そして、ステップＳ６０２において、ＳＰＩＣＥシミュレーション７１より、電位情報４１として、ＭＯＳトランジスタである各ＳＷ１１、ＳＷ１２、ＳＷ１３、ＳＷ１４の位置情報と共にボディ電位とドレイン電位を取得する。
【００２７】
ステップＳ６０３において、得られた電位情報４１に基づいて寄生バイポーラトランジスタ抽出７３を実行することにより、ＭＯＳトランジスタ（ＳＷ１１、ＳＷ１２、ＳＷ１３、ＳＷ１４）直下にある寄生バイポーラトランジスタでオン状態になるものがあるか否かを判断する。例えば、ＰＭＯＳ直下には、ＰＮＰの寄生バイポーラトランジスタが存在し、ＰＭＯＳのボディ端子が寄生バイポーラトランジスタのベース端子、ドレイン端子が寄生バイポーラトランジスタのエミッタ端子に対応する。寄生バイポーラトランジスタがオン状態となる条件としては、ベース−エミッタ間の電圧ＶBEが閾値電圧を超えているか否かである。
【００２８】
ここで、閾値電圧を超える寄生バイポーラトランジスタはノイズ源となるため、電圧ＶBEが閾値電圧を超えていると判断された場合（ステップＳ６０３：Ｙｅｓ）は、ステップＳ６０４において、電位情報４１から、オン状態となる寄生バイポーラトランジスタに対応するＭＯＳトランジスタ（対象トランジスタ６３）を抽出する。また、ステップＳ６０５において、回路ネットリスト６２とレイアウト情報４５に基づいて、チップレイアウトデータより導き出される回路データが論理回路設計段階において設計された回路データと一致しているか否かを検証するためのＬＶＳ（Layout Versus Schematic）７２を実行し、ステップＳ６０６において、回路上のトランジスタがレイアウト上のどこにあるかを示す対応マップ６４を取得する。
【００２９】
そして、ステップＳ６０７において、面積取得７４を実行により、寄生バイポーラトランジスタ抽出７３で得られた対象トランジスタ６３と、ＬＶＳ７２で得られた対応マップ６４に基づいて、対象トランジスタの位置を参照してドレイン面積６６を取得する。さらに、ステップＳ６０８において、ＳＰＩＣＥシミュレーション７１で得られた電位情報４１と、オン状態となる寄生バイポーラトランジスタをもつ対象トランジスタ６３に基づいて、対象となるトランジスタの電位情報（対象トランジスタ電位情報６５）を抽出する。
【００３０】
そして、ステップＳ６０９において、対象トランジスタ電位情報６５、対象トランジスタ６３のドレイン面積６６、及び不純物濃度などのプロセス情報４２に基づいて、ノイズ量計算７５を実行することにより、ノイズ源４３となるノイズ量を計算する。ここで、ノイズ量計算７５によるノイズ量の計算は、寄生バイポーラトランジスタのコレクタ電流の式を用いて求める。
【００３１】
例えば、ＰＮＰ型のバイポーラトランジスタのコレクタ電流は、下記の（式１）のようになる。
【数１】
0005920042.tif 000002
【００３２】
また、ＮＰＮ型のバイポーラトランジスタのコレクタ電流は、下記の（式２）のようになる。
【数２】
0005920042.tif 000003
【００３３】
ここで、ｑは電子の電荷、ｋはボルツマン定数、ｎiは真性キャリア密度であり、定数である。また、Ａはエミッタ（ドレイン端子）領域の断面積（ドレイン面積６６）である。Ｄpは正孔の拡散係数、Ｄnは電子の拡散係数、ＷＢはベース領域（ＰＮＰ型の場合、Ｎｗｅｌｌ）の厚さ、Ｔは温度、ＮAはアクセプタ密度、ＮDはドナー密度であり、これらはプロセス情報４２から得られる。ＶBEはベース（ボディ）−エミッタ（ドレイン端子）間の電位であり、対象トランジスタ電位情報６５である。
【００３４】
そして、上記（式１）及び（式２）から電流値を換算する。この時、電流源として時系列的にＶBEを求めて、電流源をモデル化する。また、エミッタ（ドレイン端子）の電位のピーク値のみを用いて三角波として簡易的にモデル化することも可能である。
【００３５】
図７は、基板モデルを説明するための図である。
図７に示した基板モデルは、図２に示したＤＣ−ＤＣコンバータのＳＷ１４のＰＭＯＳ部分である。
【００３６】
図７において、基板モデルは、レイアウト情報４５に基づいて、基板やｗｅｌｌをメッシュ化し、基板の抵抗率、ＰｗｅｌｌやＮｗｅｌｌの抵抗率、Ｐｗｅｌｌ−Ｎｗｅｌｌ間容量などのデバイス情報をもとに、メッシュ単位で抵抗や容量のモデル化を行う。ノイズ源である寄生バイポーラトランジスタに対応する電流源は、エミッタ（ドレイン端子）−コレクタ（基板Ｐｓｕｂ）間に接続をする。
【００３７】
このように基板抵抗や各容量をモデル化することにより、ノイズ源とＭＯＳトランジスタとノイズの影響を受けるＶｉｃｔｉｍ回路２０とのノイズ伝搬経路を表現することが可能となる。
【００３８】
電流は、下記の（式３）のように表わすことができる。
【数３】
0005920042.tif 000004
【００３９】
ここで、ｑは電子の電荷、ｋはボルツマン定数、Ｔは絶対温度、ＶBEはベース（ボディ）−エミッタ（ドレイン）間電圧、そして、ＩSは、ドーピングプロファイル、エミッタ領域面積、ベース領域の厚さなどのプロセス情報より構成される比例係数である。
【００４０】
以上、本発明の実施の形態を、図面を参照しながら説明してきたが、上述してきた本発明の実施の形態は、シミュレーション装置の一機能としてハードウェアまたはＤＳＰ（Digital Signal Processor）ボードやＣＰＵボードでのファームウェアもしくはソフトウェアにより実現することができる。
【００４１】
また、本発明が適用されるシミュレーション装置は、その機能が実行されるのであれば、上述の実施の形態に限定されることなく、単体の装置であっても、複数の装置からなるシステムあるいは統合装置であっても、ＬＡＮ、ＷＡＮ等のネットワークを介して処理が行なわれるシステムであってもよいことは言うまでもない。
【００４２】
また、本発明が適用されるシミュレーション装置は、バスに接続されたＣＰＵ、ＲＯＭやＲＡＭのメモリ、入力装置、出力装置、外部記録装置、媒体駆動装置、ネットワーク接続装置で構成されるシステムでも実現できる。すなわち、前述してきた実施の形態のシステムを実現するソフトェアのプログラムを記録したＲＯＭやＲＡＭのメモリ、外部記録装置、可搬記録媒体を、シミュレーション装置に供給し、そのシミュレーション装置のコンピュータがプログラムを読み出し実行することによっても、達成されることは言うまでもない。
【００４３】
この場合、可搬記録媒体等から読み出されたプログラム自体が本発明の新規な機能を実現することになり、そのプログラムを記録した可搬記録媒体等は本発明を構成することになる。
【００４４】
プログラムを供給するための可搬記録媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、磁気テープ、不揮発性のメモリーカード、ＲＯＭカード、電子メールやパソコン通信等のネットワーク接続装置（言い換えれば、通信回線）を介して記録した種々の記録媒体などを用いることができる。
【００４５】
また、コンピュータ（情報処理装置）がメモリ上に読み出したプログラムを実行することによって、前述した実施の形態の機能が実現される他、そのプログラムの指示に基づき、コンピュータ上で稼動しているＯＳなどが実際の処理の一部または全部を行ない、その処理によっても前述した実施の形態の機能が実現される。
【００４６】
さらに、可搬記録媒体から読み出されたプログラムやプログラム（データ）提供者から提供されたプログラム（データ）が、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行ない、その処理によっても前述した実施の形態の機能が実現され得る。
【００４７】
すなわち、本発明は、以上に述べた実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の構成または形状を取ることができる。
【符号の説明】
【００４８】
１０    ＤＣ−ＤＣコンバータ
１１    ＰＭＯＳのＳＷ
１２    ＮＭＯＳのＳＷ
１３    ＮＭＯＳのＳＷ
１４    ＰＭＯＳのＳＷ
１５    インダクタ
１６    ＬＸ端子
１７    スパイクノイズ
２０    Ｖｉｃｔｉｍ回路
４１    電位情報
４２    プロセス情報
４３    ノイズ源
４４    デバイス情報
４５    レイアウト情報
４６    ネットリスト
５１    ノイズ源モデル化部
５２    ネットリスト作成部
５３    基板ノイズ解析部
６１    テストベンチ
６２    回路ネットリスト
６３    対象トランジスタ
６４    対応マップ
６５    対象トランジスタ電位情報
６６    ドレイン面積
７１    ＳＰＩＣＥシミュレーション
７２    ＬＶＳ（Layout Versus Schematic）
７３    寄生バイポーラトランジスタ抽出
７４    面積取得
７５    ノイズ量計算
【図１】
0005920042.tif 000005
【図２】
0005920042.tif 000006
【図３】
0005920042.tif 000007
【図４】
0005920042.tif 000008
【図５】
0005920042.tif 000009
【図６】
0005920042.tif 000010
【図７】
0005920042.tif 000011