(57)【特許請求の範囲】
【請求項１】
ベース基板と、
ベース基板上に形成され画素領域を限定するゲートライン及びデータラインと、
導電性材料により製造されるブラックマトリクスと、
を含む薄膜トランジスタ液晶ディスプレイアレイ基板であって、
それぞれの前記画素領域内には、画素電極と、薄膜トランジスタと、前記画素電極と共に多次元空間複合電場を形成する共通電極とが設置され、
前記ブラックマトリクスは前記共通電極と直接に電気接続され、
前記ブラックマトリクスは前記ゲートライン、前記データライン及び前記薄膜トランジスタの上方に位置する部分を含み、
前記ブラックマトリクスは、前記共通電極と水平に接続され、同じ層に形成され、
前記共通電極は複数の電極ストリップを含み、当該複数の電極ストリップが前記ブラックマトリクスが位置する領域まで延びると共に前記ブラックマトリクスによりお互いに接続され、前記画素領域で当該複数の電極ストリップがお互いに接続されない
ことを特徴とする薄膜トランジスタ液晶ディスプレイアレイ基板。
【請求項２】
前記薄膜トランジスタはゲート電極と、活性層と、ソース電極とドレイン電極とを含み、パッシベーション層は、ベース基板の全体を覆うように前記薄膜トランジスタ上に形成される、請求項１に記載された薄膜トランジスタ液晶ディスプレイアレイ基板。
【請求項３】
前記ブラックマトリクスの表面に防反射層が設置されている請求項１記載の薄膜トランジスタ液晶ディスプレイアレイ基板。
【請求項４】
前記ブラックマトリクスは金属薄膜材料により製造される請求項１記載の薄膜トランジスタ液晶ディスプレイアレイ基板。
【請求項５】
前記ブラックマトリクスはカーボンナノチューブ材料により製造される請求項１記載の薄膜トランジスタ液晶ディスプレイアレイ基板。
【請求項６】
ブラックマトリクスを構成する前記導電性材料の導電性は共通電極の導電性より強い請求項１記載の薄膜トランジスタ液晶ディスプレイアレイ基板。
【請求項７】
ベース基板上にゲートライン、データライン、画素電極と薄膜トランジスタを形成し、前記ゲートラインと前記データラインがお互いに交差して画素領域を限定するステップ１と、
前記ステップ１を完了したベース基板上に共通電極とブラックマトリクスを形成し、前記ブラックマトリクスと前記共通電極を直接に電気的に接続させるステップ２と、を含み、
前記ブラックマトリクスは前記ゲートライン、前記データライン及び前記薄膜トランジスタの上方に位置する部分を含み、
前記ブラックマトリクスは、前記共通電極と水平に接続され、同じ層に形成され、
前記共通電極は複数の電極ストリップを含み、当該複数の電極ストリップが前記ブラックマトリクスが位置する領域まで延びると共に前記ブラックマトリクスによりお互いに接続され、前記画素領域で当該複数の電極ストリップがお互いに接続されない
薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。
【請求項８】
ベース基板上にゲートライン、データライン、画素電極と薄膜トランジスタを形成する工程は、
ベース基板上にゲート金属薄膜を堆積し、該ゲート金属薄膜をパターニングしゲートラインとゲート電極を形成するステップと、
ベース基板上にゲート絶縁層、半導体薄膜とドープされた半導体薄膜を順次堆積し、パターニング加工により薄膜トランジスタの活性層を形成するステップと、
ベース基板上に透明導電性薄膜を堆積し、該透明導電性薄膜をパターニングし画素電極を形成するステップと、
ベース基板上にソース・ドレイン金属薄膜を堆積し、該ソース・ドレイン金属薄膜をパターニングしデータラインとソース電極、ドレイン電極及びＴＦＴチャネル領域を形成するステップとを含み、
前記活性層は半導体層とドープされた半導体層の積層を含み、ゲート絶縁層上に形成されゲート電極の上方に位置し、
前記ソース電極の一端は活性層上に位置し、他端はデータラインと接続され、前記ドレイン電極の一端は活性層上に位置し、他端は画素電極と直接接続され、前記ソース電極とドレイン電極の間にチャネル領域が形成される、
請求項７記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。
【請求項９】
共通電極とブラックマトリクスを形成する工程は、
前記ステップ１が完了したベース基板上に、パッシベーション層と透明導電性薄膜を順次堆積し、該透明導電性薄膜をパターニングし、複数の電極ストリップを順次並べられた共通電極を形成ステップと、
共通電極が完成したベース基板上にブラックマトリクス導電性薄膜を堆積し、該ブラックマトリクス導電性薄膜をパターニングし共通電極と接続されるブラックマトリクスを形成するステップと、
を含む請求項７記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。
【請求項１０】
共通電極とブラックマトリクスを形成する工程は、
前記ステップ１が完了したベース基板上に、まずパッシベーション層を堆積し、その後透明導電性薄膜とブラックマトリクス導電性薄膜を順次堆積するステップと、
ブラックマトリクス導電性薄膜上に一層のフォトレジストを塗布するステップと、
ハーフトーンまたはグレートーンマスクを用いフォトレジストに露光を施し、露光後のフォトレジストは、ブラックマトリクスパターンが位置する領域に対応したフォトレジスト完全保留領域、共通電極パターンが位置する領域に対応したフォトレジスト一部保留領域、前記パターン以外の領域に対応したフォトレジスト完全除去領域、を形成するステップと、
第一回エッチングによりフォトレジスト完全除去領域のブラックマトリクス導電性薄膜と透明導電性薄膜をエッチングして除去し、ブラックマトリクスを形成するステップと、
アッシングによりフォトレジスト一部保留領域のフォトレジストを除去し、該領域のブラックマトリクス導電性薄膜を露出させるステップと、
第二回エッチングによりフォトレジスト一部保留領域のブラックマトリクス導電性薄膜を完全にエッチングにより除去し、共通電極を形成するステップと、
残留したフォトレジストを剥離するステップと、
を含む請求項７記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。
【請求項１１】
共通電極とブラックマトリクスを形成する工程は、
前記ステップ１が完了したベース基板上にパッシベーション層とブラックマトリクス導電性薄膜を堆積し、該ブラックマトリクス導電性薄膜をパターニングしブラックマトリクスを形成するステップと、
ブラックマトリクスが完成したベース基板上に透明導電性薄膜を堆積し、該透明導電性薄膜をパターニングし、複数の順次並べられた電極ストリップを含むとともにブラックマトリクスと電気接続される共通電極を形成するステップと、
を含む請求項７記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。
【請求項１２】
前記ブラックマトリクス導電性薄膜は、金属薄膜材料あるいはカーボンナノチューブ材料である請求項７記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。
【請求項１３】
前記ブラックマトリクスを構成する導電性薄膜材料の導電性は共通電極の導電性より強い請求項７記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ液晶ディスプレイのアレイ基板及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ液晶ディスプレイ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、略称ＴＦＴ−ＬＣＤ）において、超次元スイッチング技術（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｄｉｍｅｎｓｉｏｎａｌ  Ｓｗｉｔｃｈｉｎｇ、略称ＡＤ−ＳＤＳ）はＬＣＤ画質の改善に用いられる技術の一つである。
【０００３】
ＡＤ−ＳＤＳは同一平面内の画素電極の縁部が形成する平行電場及び画素電極層と共通電極層の間に形成される垂直方向の電場により多次元空間複合電場を形成することで、液晶セル内の画素電極の間で液晶分子が電極の真上方向など全ての方向において回転転換することができ、これにより平面配向型液晶の作動効率を高め、透光率を増加させることができる。多次元スイッチング技術はＴＦＴ−ＬＣＤの画面品質を向上させることができ、高透過率、広視野角、高開口率、低色収差、短応答時間、圧迫ムラなしなどの利点がある。
【０００４】
ＴＦＴ−ＬＣＤの本体構造は、その間に液晶を挟み込むように組み合わせたアレイ基板とカラーフィルム基板を含む。アレイ基板上に、ゲートライン、データライン、画素電極、薄膜トランジスタとストリップ状構造の共通電極が形成される。カラーフィルム基板上にカラー樹脂パターンとブラックマトリクスパターンが形成され、ブラックマトリクスパターンは主に漏光領域を遮蔽するために用いられる。早期のＡＤ−ＳＤＳ  ＴＦＴ−ＬＣＤ構造において、カラーフィルム基板上のブラックマトリクスパターンは通常樹脂材料を用い製造され、ブラックマトリクスの幅の設定は主にアレイ基板上のデータラインの幅を考慮したものであった。ＬＣＤ開口率に対する需要が高まるにつれ、データラインの幅が狭まり、樹脂材料であるブラックマトリクスは徐々に開口率の増加を妨げる主な要素になりつつある。
【０００５】
開口率を増加させるため、金属材料を用いてブラックマトリクスパターンを製造する提案があった。この提案では、ブラックマトリクスの幅を減らすことができるが、ＡＤ−ＳＤＳ作動モードにおいて、金属ブラックマトリクスは電場のねじれを引き起こし、ＴＦＴ−ＬＣＤのディスプレイ品質に影響する。電場のねじれを克服するため、カラーフィルム基板上のブラックマトリクスとアレイ基板上の共通電極を電気接続する解決案が提出された。具体的に、カラーフィルム基板とアレイ基板を形成する際、それぞれのカバー層上にビアーホールを開け転移点（ｔｒａｎｓｆｅｒ  ｄｏｔ）を形成し、転移点を通しカラーフィルム基板上のブラックマトリクスとアレイ基板上の共通電極を導通させる。しかし、実際の使用によると、この提案には生産コストが高いとの欠陥が存在するだけでなく、共通電極の遅延などの欠陥も存在する。まず、転移点の製造は薄膜パターニングの生産設備の追加を必要とし、加工を増やす必要があるため、生産コストの増加につながる。次に、共通電極とブラックマトリクスはそれぞれの基板に位置しており、また転移点を通し接続されるため、このような構造は共通電極の著しい遅延を引き起こし、例えば大型ディスプレイ及び液晶テレビなどの分野において応用し難い。
【発明の概要】
【課題を解決するための手段】
【０００６】
本発明の実施例は、ベース基板、及びこのベース基板上に形成され画素領域を限定するゲートライン及びデータラインを含むＴＦＴ−ＬＣＤアレイ基板を提供し、前記画素領域内には画素電極、薄膜トランジスタ、及び前記画素電極と共に多次元空間複合電場を形成する共通電極が形成される。また導電性薄膜材料により製造されるブラックマトリクスを含み、前記ブラックマトリクスは前記共通電極と接続される。
【０００７】
本発明の他の実施例では、アレイ基板上にゲートライン、データライン、画素電極と薄膜トランジスタを形成するステップ１と、前記ステップ１完了後のアレイ基板上に共通電極とブラックマトリクスを形成し、前記ブラックマトリクスと前記共通電極を電気接続するステップ２とを含むＴＦＴ−ＬＣＤアレイ基板の製造方法を提供する。
【図面の簡単な説明】
【０００８】
【図１】本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の平面図。
【図２】図１におけるＡ１−Ａ１線に沿った断面図。
【図３】図１におけるＢ１−Ｂ１線に沿った断面図。
【図４】本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第一回のパターニング後の平面図。
【図５】図４におけるＡ２−Ａ２線に沿った断面図。
【図６】本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第二回のパターニング後の平面図。
【図７】図６におけるＡ３−Ａ３線に沿った断面図。
【図８】本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第三回のパターニング後の平面図。
【図９】図８におけるＡ４−Ａ４線に沿った断面図。
【図１０】図８におけるＢ４−Ｂ４線に沿った断面図。
【図１１】本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第四回のパターニング後の平面図。
【図１２】図１１におけるＡ５−Ａ５線に沿った断面図。
【図１３】図１１におけるＢ５−Ｂ５線に沿った断面図。
【図１４】本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニング後の平面図。
【図１５】図１４におけるＡ６−Ａ６線に沿った断面図。
【図１６】図１４におけるＢ６−Ｂ６線に沿った断面図。
【図１７】本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニングにおいて、フォトレジスト露光及び現像後のＢ６−Ｂ６線に沿った断面図。
【図１８】本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニングにおいて、第一回のエッチング後のＢ６−Ｂ６線に沿った断面図。
【図１９】本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニングにおいて、アッシング後のＢ６−Ｂ６線に沿った断面図。
【図２０】本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニングにおいて、第二回のエッチング後のＢ６−Ｂ６線に沿った断面図。
【図２１】本発明におけるＴＦＴ−ＬＣＤアレイ基板の第二実施例の平面図。
【図２２】図２１におけるＣ１−Ｃ１線に沿った断面図。
【図２３】図２１におけるＤ１−Ｄ１線に沿った断面図。
【発明を実施するための形態】
【０００９】
以下、図面と実施例に基づき、本発明の技術方案についてさらなる詳細説明をする。図面における各薄膜の厚さと領域の大きさ及び形状はＴＦＴ−ＬＣＤアレイ基板の実際の比例を反映するものではなく、本発明内容を例示的に説明するためのものに過ぎない。
【００１０】
図１は、本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の平面図であり、一つの画素ユニットの構造を示す。また、図２は図１におけるＡ１−Ａ１線に沿った断面図、図３は図１におけるＢ１−Ｂ１線に沿った断面図である。
【００１１】
図１ないし図３に示すように、本発明の実施例におけるＴＦＴ−ＬＣＤアレイ基板の本体構造は、ベース基板１上に形成されたゲートライン１１、データライン１２、画素電極１３、共通電極１４、ブラックマトリクス９と薄膜トランジスタＴを含む。ゲートライン１１とデータライン１２は互いに交差して画素領域を限定する。また、各画素領域内には画素電極１３、共通電極１４と薄膜トランジスタＴが形成される。ゲートライン１１は薄膜トランジスタＴにオンまたはオフ信号を提供するのに用いられる。データライン１２は薄膜トランジスタＴを通し画素電極１３にデータ信号を提供しディスプレイを行うのに用いられる。共通電極１４は順次並べられた複数の電極ストリップからなり、下方の画素電極１３とともに多次元空間複合電場を形成するのに用いられる。金属薄膜により製造されるブラックマトリクス９はゲートライン１１、データライン１２と薄膜トランジスタＴの上方に形成され、共通電極１４と接続される。そのため、漏光領域の遮蔽に用いるだけでなく、共通電極１４のバスラインにも用いられる。
【００１２】
具体的に、本発明におけるＴＦＴ−ＬＣＤアレイ基板は、ベース基板１上に形成されたゲートライン１１とゲート電極２を含み、ゲート電極２はゲートライン１１と接続される。ゲート絶縁層３はゲートライン１１とゲート電極２上に形成され、ベース基板１の全体を覆う。薄膜トランジスタの活性層（半導体層４とドープされた半導体層５の積層を含む）はゲート絶縁層３上に形成され、ゲート電極２の上方に位置する。画素電極１３はゲート絶縁層３上に形成され、各画素領域内に位置する。薄膜トランジスタのソース電極６の一端は活性層上に位置し、他端はデータライン１２と接続され、ドレイン電極７の一端は活性層上に位置し、他端は画素電極１３と接続され、ソース電極６とドレイン電極７の間にＴＦＴのチャネル領域が形成される。このチャネル領域内のドープされた半導体層５はエッチングにより完全に除去され、半導体層４の一部もエッチングにより除去されているため、このチャネル領域内の半導体層４は露出される。パッシベーション層８は、ベース基板１の全体を覆うように前記構造の上に形成される。共通電極１４はパッシベーション層８上に形成される。ブラックマトリクス９は前記構造の上に形成されるとともに、ゲートライン１１、データライン１２と薄膜トランジスタの上方に位置し、共通電極１４と直接接続される。
【００１３】
前記実施例において、画素電極１３は板状とする。しかし、画素電極１３は複数の互いに平行したスリットを有し、共通電極１４の電極ストリップと対応するものでも良い。あるいは、画素電極１３は複数の互いに平行した電極ストリップにより構成され、画素電極１３の電極ストリップの間の空間は共通電極１４の電極ストリップと対応するものでも良い。
【００１４】
図４ないし図１３は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の製造工程を示す。これに基づき本発明の技術方案についてさらなる説明をする。この実施例では板状画素電極の形成を例にとる。以下の説明において、本発明に述べるパターニング加工とは、フォトレジストの塗布、マスキング、フォトレジスト露光と現像を含み、フォトレジストパターンのエッチングやフォトレジスト剥離などの加工を使用する。また、フォトレジストはポジ型フォトレジストを例にとる。
【００１５】
図４は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第一回パターニング工程後の平面図であり、一つの画素ユニットの構造を示す。図５は図４におけるＡ２−Ａ２線に沿った断面図である。
【００１６】
まず、マグネトロンスパッタまたは熱蒸着法で、ベース基板１（例えばガラス基板または石英基板）上にゲート金属薄膜を堆積させた後、通常のマスクを用いパターニング加工によりこのゲート金属薄膜をパターニングし、ゲートライン１１とゲート電極２を含むパターンを形成し、ゲート電極２とゲートライン１１を接続する（図４と図５に示す）。
【００１７】
図６は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第二回パターニング後の平面図であり、一つの画素ユニットの構造を示す。図７は図６におけるＡ３−Ａ３線に沿った断面図である。
【００１８】
前記図４に示すパターニング完了後の基板上に、プラズマ強化化学気相堆積法（略称ＰＥＣＶＤ）を用い、ゲート絶縁層、半導体薄膜とドープされた半導体薄膜を順次堆積し、通常のマスクを用いパターニング加工によりゲート絶縁層、半導体薄膜とドープされた半導体薄膜の積層をパターニングし、薄膜トランジスタの活性層を含むパターンを形成する。この活性層は半導体層４とドープされた半導体層５の積層を含み、ゲート絶縁層上に形成されゲート電極２の上方に位置する（図６と図７に示す）。
【００１９】
図８は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第三回のパターニング後の平面図であり、一つの画素ユニットの構造を示す。図９は図８におけるＡ４−Ａ４線に沿った断面図、図１０は図８におけるＢ４−Ｂ４線に沿った断面図である。
【００２０】
前記図６に示すパターニング完了後のベース基板上に、マグネトロンスパッタまたは熱蒸着法を用いて透明導電性薄膜を堆積し、通常のマスクを用いパターニングによりこの透明導電性薄膜をパターニングし、画素領域内に画素電極１３を含むパターンを形成する（図８ないし図１０に示す）。
【００２１】
図１１は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第四回のパターニング後の平面図であり、一つの画素ユニットの構造を示す。図１２は図１１におけるＡ５−Ａ５線に沿った断面図、図１３は図１１におけるＢ５−Ｂ５線に沿った断面図である。
【００２２】
前記図８に示すパターニング完了後の基板上に、マグネトロンスパッタまたは熱蒸着法を用いてソース・ドレイン金属薄膜を堆積し、通常のマスクを用いパターニング加工によりこのソース・ドレイン金属薄膜をパターニングし、データライン１２及び薄膜トランジスタのソース電極６、ドレイン電極７とチャネル領域などを含むパターンを形成する（図１１ないし図１３に示す）。今回のパターニング後、薄膜トランジスタのソース電極６の一端は活性層上に位置し、他端はデータライン１２と接続され、ドレイン電極７の一端は活性層上に位置し、他端は画素電極１３と直接接続され、ソース電極６とドレイン電極７の間にチャネル領域が形成される。このチャネル領域内のドープされた半導体層５はエッチングにより完全に除去され、半導体層４の厚さ方向の一部もエッチングにより除去されているため、これによりこのチャネル領域内の半導体層４は露出される。
【００２３】
図１４は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニング後の平面図であり、一つの画素ユニットの構造を示す。図１５は図１４におけるＡ６−Ａ６線に沿った断面図、図１６は図１４におけるＢ６−Ｂ６線に沿った断面図である。
【００２４】
前記図１１に示すパターニング完了後の基板上に、ＰＥＣＶＤ方法を用い、ベース基板１の全体を覆うようにパッシベーション層８を堆積する。その後マグネトロンスパッタまたは熱蒸着法を用いて透明導電性薄膜を堆積し、通常のマスクを用いパターニング加工によりこの透明導電性薄膜をパターニングし、共通電極１４を含むパターンを形成する（図１４ないし図１６に示す）。画素領域内の共通電極１４は順次並べられ平行した複数の電極ストリップからなり、画素電極１３とともに多次元空間複合電場を形成する。複数の電極ストリップの端部はゲートライン１１の上方に掛けられているがそれとは互い絶縁する。また、データライン１２の上方にも共通電極１４の電極ストリップが形成される。
【００２５】
最後に、前記図１４に示すパターニング完了後の基板上に、マグネトロンスパッタまたは熱蒸着法を用いてブラックマトリクス金属薄膜を堆積する。ブラックマトリクス金属薄膜にはＭｏ、Ａｌ、Ｔｉ、Ｃｒ、Ｔａ、ＣｕまたはＡｌＮｄなどの金属を用いることができる。パターニング加工によりこのブラックマトリクス金属薄膜をパターニングし、ブラックマトリクス９を含むパターンを形成する。ブラックマトリクス９は共通電極１４を覆いそれと直接電気接続するようになる。第六回のパターニングを完了して得られた製品は図１ないし図３に示す。今回のパターニング後、ブラックマトリクス９はゲートライン１１、データライン１２、ソース電極６とドレイン電極７の上方に位置する。複数の電極ストリップを含む共通電極１４はゲートライン１１の上方にかけられているため、ゲートライン１１上方のブラックマトリクス９は複数の電極ストリップ上に圧着され、ブラックマトリクス９と共通電極１４の直接電気接続を実現する。これによりブラックマトリクス９は漏光領域を有効に遮蔽できるだけでなく、共通電極１４のバスラインとすることもできる。今回のパターニングにおいて、共通電極は透明導電性薄膜材料で、ブラックマトリクスは金属薄膜材料であるため、金属薄膜のエッチング速度が速く、透明導電性薄膜のエッチング速度が遅いエッチング液を採用することで今回のパターニングを実現できる。
【００２６】
本実施例におけるブラックマトリクスは金属材料であるため、ブラックマトリクスによる光の反射を防止するため、ブラックマトリクスの表面に防反射層を一層施しても良い。
【００２７】
説明すべきことに、図１に示す構造は本発明におけるＴＦＴ−ＬＣＤアレイ基板の構造の一実施形態に過ぎず、本実施例の思想による相応の構造変形が存在する。例えば、本実施例の技術方案において、ゲートラインの上方のみにブラックマトリクスパターンを設置し、他の位置（例えばデータラインや薄膜トランジスタなどの位置）の上方にはブラックマトリクスを設置せず、このような他の位置はカラーフィルム基板上の対応位置にある別のブラックマトリクスにより遮蔽されるように形成されてもよい。また、データラインの上方のみにブラックマトリクスパターンを設置し、他の位置（例えばゲートラインや薄膜トランジスタなどの位置）の上方にはブラックマトリクスを設置しないが、このような他の位置はカラーフィルム基板上の対応位置にある別のブラックマトリクスにより遮蔽されてもよい。この場合、電極ストリップ構造を持つ共通電極は接続ストリップを介して互いに接続され、ブラックマトリクスと接続できる。また、例えばゲートラインとデータラインの上方のみにブラックマトリクスパターンを設置し、他の位置（例えば薄膜トランジスタなどの位置）の上方にはブラックマトリクスを設置せず、このような他の位置はカラーフィルム基板上の対応位置にあるブラックマトリクスにより遮蔽されてもよい。また、前記図８に示すパターニング加工により得られる画素電極の中に、互いに平行した複数のスリットを形成しても良いし、画素電極も互いに平行に伸びる複数の電極ストリップを含むように形成しても良い。
【００２８】
さらに、図４ないし図１６に示した製造工程も本発明におけるＴＦＴ−ＬＣＤアレイ基板の製造方法の一例に過ぎず、実際ではパターニング加工の回数を増加または減少させることにより新たな製造工程を形成できる。例えば、第五回パターニングにおいて、ハーフトーンまたはグレートーンマスクを用い一回のパターニング加工により共通電極とブラックマトリクスパターンを同時に形成しても良い。以下この製造工程を簡単に説明する。
【００２９】
図１７は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニングにおいて、フォトレジスト露光及び現像後のＢ６−Ｂ６線に沿った断面図である。
【００３０】
まず、ＰＥＣＶＤ方法を用いパッシベーション層８を堆積し、その後マグネトロンスパッタまたは熱蒸着法を用いて透明導電性薄膜２１とブラックマトリクス金属薄膜２２を連続して堆積する。ブラックマトリクス金属薄膜２２上にフォトレジスト２０を一層塗布し、ハーフトーンまたはグレートーンマスクを用いフォトレジスト２０に露光を施し、露光後のフォトレジスト２０には未露光領域Ａ（フォトレジスト完全保留領域）、完全露光領域Ｂ（フォトレジスト完全除去領域）と一部露光領域Ｃ（フォトレジスト一部保留領域）を形成する（図１７に示す）。このうち、未露光領域Ａはブラックマトリクスパターンが位置する領域に対応し、一部露光領域Ｃは共通電極パターンが位置する領域に対応し、完全露光領域Ｂは前記パターン以外の領域に対応する。未露光領域Ａのフォトレジストの厚さは一部露光領域Ｃのフォトレジストの厚さよりも大きい。
【００３１】
図１８は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回パターニング加工において、第一回エッチング後のＢ６−Ｂ６線に沿った断面図である。第一回エッチングを経て完全露光領域Ｂのブラックマトリクス金属薄膜２２と透明導電性薄膜２１を除去し、ブラックマトリクス９を含むパターンを形成する（図１８に示す）。
【００３２】
図１９は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニング加工において、アッシング工程後のＢ６−Ｂ６線に沿った断面図である。アッシングにより、一部露光領域Ｃのフォトレジストを除去し、この領域のブラックマトリクス金属薄膜２２を露出させ、同時に未露光領域Ａのフォトレジストの厚さが薄まる（図１９に示す）。
【００３３】
図２０は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニング加工において、第二回のエッチング後のＢ６−Ｂ６線に沿った断面図である。第二回のエッチングを経て、一部露光領域Ｃのブラックマトリクス金属薄膜２２を完全に除去し、共通電極１４を含むパターンを形成する（図２０に示す）。
【００３４】
最後に残留したフォトレジストを剥離し、本発明におけるＴＦＴ−ＬＣＤアレイ基板第一実施例の第五回のパターニング加工を完了する（図３に示す）。
【００３５】
図２１は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第二実施例の平面図であり、一つの画素ユニットの構造を示す。図２２は図１におけるＣ１−Ｃ１線に沿った断面図であり、図２３は図２１におけるＤ１−Ｄ１線に沿った断面図である。
【００３６】
図２１ないし図２３に示すように、本実施例は前記第一実施例の構造変形である。本体構造は前記第一実施例とほぼ同じであるが、本実施例の共通電極はブラックマトリクス上に位置しており、即ち電極ストリップ構造である共通電極はブラックマトリクス上にかけるように設置され、共通電極とブラックマトリクスの直接接続を実現する点で第１実施例と異なる。本実施例の製造工程も前記第一実施例の製造工程とほぼ同じであるが、本実施例ではパッシベーション層上に先にブラックマトリクスパターンを形成し、その後共通電極パターンを形成し、共通電極とブラックマトリクスを接続する点で第一実施例と異なる。同様に、本実施例においてブラックマトリクスの表面上に防反射層を塗布しても良いし、ゲートライン、データラインあるいはゲートライン及びデータラインの上方のみにブラックマトリクスパターンを設置しても良いが、ここでは説明を省く。
【００３７】
本発明の実施例はＴＦＴ−ＬＣＤアレイ基板を提供する。ブラックマトリクスパターンをアレイ基板上に設置し、ブラックマトリクスと共通電極を接続することで、ブラックマトリクスは漏光領域を有効に遮蔽できるだけでなく、共通電極のバスラインとすることもでき、現在の構造において生産コストが高いことや、共通電極の遅延などの技術欠陥を有効に解決できる。金属薄膜材料であるブラックマトリクスはゲートライン、データライン、ソース電極とドレイン電極の上方に形成されるため、ブラックマトリクスの幅を有効に減らすことができ、開口率を高めることができる。ブラックマトリクスと共通電極は共にアレイ基板上に設置され、直接接続されるため、従来の構造における共通電極の遅延の欠陥を完全に取り除くことができ、大型ディスプレイ及び液晶テレビなどの分野において幅広く応用できる。
【００３８】
本発明におけるＴＦＴ−ＬＣＤアレイ基板製造方法の実施例は以下のステップを含む。
【００３９】
ステップ１、基板上にゲートライン、データライン、画素電極と薄膜トランジスタを含むパターンを形成する。
【００４０】
ステップ２、前記ステップ１を完了した基板上に共通電極と、前記共通電極を電気接続するブラックマトリクスとを含むパターンを形成する。
【００４１】
本発明の実施例ではＴＦＴ−ＬＣＤアレイ基板の製造方法を提供する。ブラックマトリクスパターンをアレイ基板上に設置し、ブラックマトリクスと共通電極を接続することで、ブラックマトリクスは漏光領域を有効に遮蔽できるだけでなく、共通電極のバスラインとすることもでき、従来の構造において生産コストが高いことや、共通電極の遅延などの技術欠陥を有効に解決できる。アレイ基板上におけるブラックマトリクスの製造は従来の技術設備と加工を用いることができるため、新たな生産設備を追加する必要はなく、カラーフィルム上でブラックマトリクスを製造する設備と加工の使用を減らしたため、生産コストを有効に抑えることができる。
【００４２】
前記ステップ１はさらに以下のものを含む。
【００４３】
ステップ１１、ベース基板上にゲート金属薄膜を堆積し、パターニング加工によりゲートラインとゲート電極を含むパターンを形成する。
【００４４】
ステップ１２、前記ステップ１１を完了したベース基板上にゲート絶縁層、半導体薄膜とドープされた半導体薄膜を順次堆積し、パターニング加工により活性層を含むパターンを形成する。活性層は、半導体層とドープされた半導体層の積層を含み、ゲート絶縁層上に形成されゲート電極の上方に位置する。
【００４５】
ステップ１３、前記ステップ１２を完了した基板上に透明導電性薄膜を堆積し、パターニング加工により画素電極を含むパターンを形成する。
【００４６】
ステップ１４、前記ステップ１３を完了した基板上にソース・ドレイン金属薄膜を堆積し、パターニング加工によりデータラインと薄膜トランジスタのソース電極、ドレイン電極及びチャネル領域を含むパターンを形成する。前記ソース電極の一端は活性層上に位置し、他端はデータラインと接続される。また、前記ドレイン電極の一端は活性層上に位置し、他端は画素電極と直接接続される。前記ソース電極とドレイン電極の間にチャネル領域が形成される。
【００４７】
前記製造工程については既に前記図４ないし図１３に示す技術方案において詳細な説明をしたので、ここではさらなる説明を省く。
【００４８】
本発明におけるＴＦＴ−ＬＣＤアレイ基板製造方法の実施例の第一変形例において、ステップ２は以下のステップを含む。
【００４９】
ステップ２１１、前記ステップ１が完了したベース基板上にパッシベーション層と透明導電性薄膜を堆積し、通常のマスクを用いパターニング加工によりこの透明導電性薄膜をパターニングし、共通電極を含むパターンを形成する。前記共通電極は順次並べられ平行した複数の電極ストリップからなる。
【００５０】
ステップ２１２、前記ステップ２１１が完了した基板上にブラックマトリクス金属薄膜を堆積し、通常のマスクを用いパターニング加工によりこのブラックマトリクス金属薄膜をパターニングし、ブラックマトリクスを含むパターンを形成する。前記ブラックマトリクスは共通電極と接続される。
【００５１】
本実施例は二回のパターニング加工を用いてブラックマトリクスと共通電極パターンを形成する技術方案であり、かつブラックマトリクスは共通電極の上方に位置する。この製造工程については既に前記図１４ないし図１６に示す技術方案において詳細な説明をした。
【００５２】
本発明におけるＴＦＴ−ＬＣＤアレイ基板製造方法の実施例の第二変形例において、ステップ２は以下のステップを含む。
【００５３】
ステップ２２１、前記ステップ１が完了したベース基板上に、まず、パッシベーション層を堆積し、その後透明導電性薄膜とブラックマトリクス金属薄膜を順次堆積する。
【００５４】
ステップ２２２、ブラックマトリクス金属薄膜上に一層のフォトレジストを塗布する。
【００５５】
ステップ２２３、ハーフトーンまたはグレートーンマスクを用いフォトレジストに露光を施し、露光後のフォトレジストはフォトレジスト完全保留領域、フォトレジスト完全除去領域とフォトレジスト一部保留領域を形成する。このうち、フォトレジスト完全保留領域はブラックマトリクスパターンが位置する領域に対応し、フォトレジスト一部保留領域は共通電極パターンが位置する領域に対応し、フォトレジスト完全除去領域は前記パターン以外の領域に対応する。
【００５６】
ステップ２２４、第一回エッチングによりフォトレジスト完全除去領域のブラックマトリクス金属薄膜と透明導電性薄膜を除去し、ブラックマトリクスを含むパターンを形成する。
【００５７】
ステップ２２５、アッシングによりフォトレジスト一部保留領域のフォトレジストを除去し、この領域のブラックマトリクス金属薄膜を露出させる。
【００５８】
ステップ２２６、第二回エッチングによりフォトレジスト一部保留領域のブラックマトリクス金属薄膜を完全に除去し、共通電極を含むパターンを形成する。
【００５９】
ステップ２２７、残留したフォトレジストを剥離する。
【００６０】
本実施例は一回のパターニング加工を用いてブラックマトリクスと共通電極パターンを同時に形成する技術方案である。ブラックマトリクスは共通電極の上方に位置する。この製造工程については既に前記図１７ないし図２０に示す技術方案において詳細な説明をした。
【００６１】
本発明におけるＴＦＴ−ＬＣＤアレイ基板製造方法の実施例の第三実施例において、ステップ２は以下のステップを含む。
【００６２】
ステップ２３１、前記ステップ１が完了した基板上にパッシベーション層とブラックマトリクス金属薄膜を堆積し、通常のマスクを用いパターニング加工によりブラックマトリクス金属薄膜をパターニングし、ブラックマトリクスを含むパターンを形成する。
【００６３】
ステップ２３２、前記ステップ２３１が完了した基板上に透明導電性薄膜を堆積し、通常のマスクを用いパターニング加工によりこの透明導電性薄膜をパターニングし、共通電極を含むパターンを形成し、前記共通電極は順次並べられ平行した複数の電極ストリップを含み、前記共通電極はブラックマトリクスと接続される。
【００６４】
本実施例は二回のパターニング加工を用いてブラックマトリクスと共通電極パターンを形成する技術方案である。共通電極はブラックマトリクスの上方に位置する。
【００６５】
本発明の実施例におけるブラックマトリクスは金属材料であるため、ブラックマトリクスによる光の反射を防止するため、ステップ２の後にブラックマトリクスの表面に防反射層を一層施すステップを追加しても良い。
【００６６】
本発明の実施例において、前記ブラックマトリクスは非金属導電性薄膜材料、例えばカーボンナノチューブ材料により製造しても良い。
【００６７】
ブラックマトリクスを構成する導電性薄膜材料の導電性は共通電極の導電性より強くても良い。
【００６８】
ブラックマトリクスはまた、共通電極と水平に接続され、同じ層に形成されても良い。
【００６９】
最後に説明すべきことに、以上の発明は本発明の技術方案を説明するためのみのものであり、これを制限するものではなく、好適な発明を参照に本発明について詳細な説明をしたが、本分野の一般技術者は、本発明における技術方案の趣旨と範囲を逸脱しないうえで本発明の技術方案に変更や同等変換を加えられるとのことを理解すべきである。
【符号の説明】
【００７０】
１      ベース基板
２      ゲート電極
３      ゲート絶縁層
４      半導体層
５      ドープされた半導体層
６      ソース電極
７      ドレイン電極
８      パッシベーション層
９      ブラックマトリクス
１１    ゲートライン
１２    データライン
１３    画素電極
１４    共通電極
２０    フォトレジスト
２１    透明導電性薄膜
２２    ブラックマトリクス金属薄膜
【図１】
0006030296.tif 000002
【図２】
0006030296.tif 000003
【図３】
0006030296.tif 000004
【図４】
0006030296.tif 000005
【図５】
0006030296.tif 000006
【図６】
0006030296.tif 000007
【図７】
0006030296.tif 000008
【図８】
0006030296.tif 000009
【図９】
0006030296.tif 000010
【図１０】
0006030296.tif 000011
【図１１】
0006030296.tif 000012
【図１２】
0006030296.tif 000013
【図１３】
0006030296.tif 000014
【図１４】
0006030296.tif 000015
【図１５】
0006030296.tif 000016
【図１６】
0006030296.tif 000017
【図１７】
0006030296.tif 000018
【図１８】
0006030296.tif 000019
【図１９】
0006030296.tif 000020
【図２０】
0006030296.tif 000021
【図２１】
0006030296.tif 000022
【図２２】
0006030296.tif 000023
【図２３】
0006030296.tif 000024