(57)【特許請求の範囲】
【請求項１】
絶縁膜上に、第１の条件によりシリコン結晶子及びアモルファスシリコンを含む混相粒を有する第１の微結晶シリコン膜をプラズマＣＶＤ法で形成し、
前記第１の微結晶シリコン膜上に、第２の条件により第２の微結晶シリコン膜をプラズマＣＶＤ法で形成する作製方法であって、
前記第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件であり、
前記第２の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることを特徴とする微結晶シリコン膜の作製方法。
【請求項２】
請求項１において、
前記第２の条件により前記第２の微結晶シリコン膜を形成した後に、前記第２の微結晶シリコン膜上に第３の条件により第３の微結晶シリコン膜をプラズマＣＶＤ法により形成するものであり、
前記第３の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第２の条件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることを特徴とする微結晶シリコン膜の作製方法。
【請求項３】
請求項１または２において、
前記第１の条件は、核となる混相粒を形成し、且つ混相粒の粒密度が１００個／μｍ２以上１００００個／μｍ２以下となるような条件であり、
前記第２の条件は、前記微結晶シリコン膜の密度が１．９ｇ／ｃｍ３より大であり２．３ｇ／ｃｍ３以下となるような条件であることを特徴とする微結晶シリコン膜の作製方法。
【請求項４】
請求項１乃至３のいずれか一項において、
前記第１の条件、前記第２の条件及び前記第３の条件の少なくとも一つに用いられる前記原料ガスには希ガスが含まれていることを特徴とする微結晶シリコン膜の作製方法。
【請求項５】
請求項１乃至４のいずれか一項において、
前記第１の条件は、前記第２の条件に比べて、混相粒の結晶性が高くなり、且つ混相粒の成長速度が低くなる条件であることを特徴とする微結晶シリコン膜の作製方法。
【請求項６】
ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、
前記チャネル領域は、微結晶シリコン膜を用いて形成され、
前記微結晶シリコン膜は、
絶縁膜上に、第１の条件によりシリコン結晶子及びアモルファスシリコンを含む混相粒を有する第１の微結晶シリコン膜をプラズマＣＶＤ法により形成し、
前記第１の微結晶シリコン膜上に、第２の条件により第２の微結晶シリコン膜をプラズマＣＶＤ法により形成することにより作製され、
前記第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件であり、
前記第２の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項６において、
前記微結晶シリコン膜は、
前記第２の条件により前記第２の微結晶シリコン膜を形成した後に、前記第２の微結晶シリコン膜上に第３の条件により第３の微結晶シリコン膜をプラズマＣＶＤ法により形成することにより作製され、
前記第３の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第２の条件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることを特徴とする半導体装置の作製方法。
【請求項８】
絶縁膜上に形成された、シリコン結晶子及びアモルファスシリコンを含む混相粒を有する微結晶シリコン膜であって、
前記混相粒の粒径が、２ｎｍ以上２００ｎｍ以下であり、
前記微結晶シリコン膜の密度が１．９ｇ／ｃｍ３より大であり２．３ｇ／ｃｍ３以下であり、
前記微結晶シリコン膜の抵抗率が１．０×１０５Ω・ｃｍ以上１．０×１０８Ω・ｃｍ以下であり、
前記微結晶シリコン膜は、第１の微結晶シリコン膜上に第２の微結晶シリコン膜が積層された膜であり、
前記第１の微結晶シリコン膜は、核となる混相粒を有し、且つ混相粒の粒密度が１００個／μｍ２以上１００００個／μｍ２以下となるものであり、
前記第２の微結晶シリコン膜は、前記第１の微結晶シリコン膜の混相粒の隙間を埋めるものであることを特徴とする微結晶シリコン膜。
【請求項９】
請求項８において、
前記微結晶シリコン膜の活性化エネルギーは、０．５〜０．６ｅＶであることを特徴とする微結晶シリコン膜。
【請求項１０】
ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを備えた半導体装置であって、
前記チャネル領域は、シリコン結晶子及びアモルファスシリコンを含む混相粒を有する微結晶シリコン膜を用いて形成され、
前記混相粒の粒径が、２ｎｍ以上２００ｎｍ以下であり、
前記微結晶シリコン膜の密度が１．９ｇ／ｃｍ３より大であり２．３ｇ／ｃｍ３以下であり、
前記微結晶シリコン膜の抵抗率が１．０×１０５Ω・ｃｍ以上１．０×１０８Ω・ｃｍ以下であり、
前記微結晶シリコン膜は、第１の微結晶シリコン膜上に第２の微結晶シリコン膜が積層された膜であり、
前記第１の微結晶シリコン膜は、核となる混相粒を有し、且つ混相粒の粒密度が１００個／μｍ２以上１００００個／μｍ２以下となるものであり、
前記第２の微結晶シリコン膜は、前記第１の微結晶シリコン膜の混相粒の隙間を埋めるものであることを特徴とする半導体装置。
【請求項１１】
請求項１０において、
前記微結晶シリコン膜の活性化エネルギーは、０．５〜０．６ｅＶであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微結晶シリコン膜及びその作製方法、その微結晶シリコン膜を用いた半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成されたシリコン膜を用いてチャネル領域が形成される薄膜トランジスタが知られている。薄膜トランジスタのチャネル領域に用いられるシリコン膜に、非晶質シリコン、微結晶シリコン及び多結晶シリコンを用いる技術が開示されている（特許文献１乃至５参照）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
【０００３】
非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、電界効果移動度及びオン電流が低いといった問題がある。一方、微結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、非晶質シリコン膜でチャネル領域が形成される薄膜トランジスタと比較して、電界効果移動度は向上するもののオフ電流が高くなってしまい、十分なスイッチング特性が得られないといった問題がある。
【０００４】
多結晶シリコン膜がチャネル領域となる薄膜トランジスタは、上記二種類の薄膜トランジスタよりも電界効果移動度が格段に高く、高いオン電流が得られるといった特性がある。この薄膜トランジスタは、その特性により、画素に設けられるスイッチング用のトランジスタとして使用できることに加えて、高速動作が要求されるドライバ回路をも構成することができる。
【０００５】
しかし、多結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタの作製工程は、非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタを作製する場合に比べ、シリコン膜の結晶化工程が必要となり、製造コストが増大することが問題となっている。例えば、多結晶シリコン膜の製造のために必要なレーザアニール技術は、レーザビームの照射面積が小さく、大画面の液晶パネルを効率良く生産することができないといった問題がある。
【０００６】
ところで、表示パネルの製造に用いられているガラス基板は、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）へと大面積化が進んでいる。ガラス基板の大型化はコストミニマム設計の思想に基づいている。
【０００７】
これに対して、第１０世代（２９５０ｍｍ×３４００ｍｍ）におけるような大面積のマザーガラス基板に、高速動作が可能な薄膜トランジスタを、生産性良く製造することができる技術は依然として確立されておらず、そのことが産業界の問題となっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−０５３２８３号公報
【特許文献２】特開平５−１２９６０８号公報
【特許文献３】特開２００５−０４９８３２号公報
【特許文献４】特開平７−１３１０３０号公報
【特許文献５】特開２００５−１９１５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の一態様は、結晶性の高い微結晶シリコン膜を作製する方法を提供することを課題とする。また、本発明の一態様は、電気特性が良好な半導体装置を、生産性高く作製する方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第１の条件により第１の微結晶シリコン膜を形成した後、前記第１の微結晶シリコン膜上に、第１の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ結晶成長を促す第２の条件で、第２の微結晶シリコン膜を積層形成する微結晶シリコン膜の作製方法である。
【００１１】
混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第１の条件は、シリコンを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件であり、第１の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ結晶成長を促す第２の条件は、シリコンを含む堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件である。
【００１２】
また、本発明の一態様は、上記積層された第１の微結晶シリコン膜及び第２の微結晶シリコン膜を用いてチャネル領域を形成する薄膜トランジスタを有する半導体装置の作製方法である。
【００１３】
本発明の一態様は、絶縁膜上に、第１の条件によりシリコン結晶子及びアモルファスシリコンを含む混相粒を有する第１の微結晶シリコン膜をプラズマＣＶＤ法で形成し、前記第１の微結晶シリコン膜上に、第２の条件により第２の微結晶シリコン膜をプラズマＣＶＤ法で形成する作製方法であって、前記第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件であり、前記第２の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることを特徴とする微結晶シリコン膜の作製方法である。なお、プラズマを生成させるパワーは、シリコンを含む堆積性気体の流量に対する水素の流量の比に合わせて適宜選択することが好ましい。
【００１４】
また、本発明の一態様において、前記第２の条件により前記第２の微結晶シリコン膜を形成した後に、前記第２の微結晶シリコン膜上に第３の条件により第３の微結晶シリコン膜をプラズマＣＶＤ法により形成するものであり、前記第３の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第２の条件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることも可能である。
【００１５】
また、本発明の一態様において、前記第１の条件は、核となる混相粒を形成し、且つ混相粒の粒密度が低くなるような条件であり、前記第２の条件は、第２の微結晶シリコン膜の密度が高くなるような条件であることが好ましい。
【００１６】
また、本発明の一態様において、前記第１の条件、前記第２の条件及び前記第３の条件の少なくとも一つに用いられる前記原料ガスには希ガスが含まれていることも可能である。
【００１７】
本発明の一態様は、核となる混相粒を形成し、且つ混相粒の粒密度が低くなるような第１の条件により、複数の混相粒を有する第１の微結晶シリコン膜を絶縁膜上にプラズマＣＶＤ法により形成し、前記第１の微結晶シリコン膜上に、前記第１の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ第２の微結晶シリコン膜の密度が高くなるような第２の条件により、第２の微結晶シリコン膜をプラズマＣＶＤ法により形成するものであり、前記混相粒はシリコン結晶子及びアモルファスシリコンを含むことを特徴とする微結晶シリコン膜の作製方法である。
【００１８】
また、本発明の一態様において、前記第１の条件は、前記第２の条件に比べて、混相粒の結晶性が高くなり、且つ混相粒の成長速度が低くなる条件であることが好ましい。
【００１９】
本発明の一態様は、ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、前記チャネル領域は、微結晶シリコン膜を用いて形成され、前記微結晶シリコン膜は、絶縁膜上に、第１の条件によりシリコン結晶子及びアモルファスシリコンを含む混相粒を有する第１の微結晶シリコン膜をプラズマＣＶＤ法により形成し、前記第１の微結晶シリコン膜上に、第２の条件により第２の微結晶シリコン膜をプラズマＣＶＤ法により形成することにより作製され、前記第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件であり、前記第２の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることを特徴とする半導体装置の作製方法である。
【００２０】
また、本発明の一態様において、前記微結晶シリコン膜は、前記第２の条件により前記第２の微結晶シリコン膜を形成した後に、前記第２の微結晶シリコン膜上に第３の条件により第３の微結晶シリコン膜をプラズマＣＶＤ法により形成することにより作製され、前記第３の条件は、前記処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、前記堆積性気体の流量に対する水素の流量の比を前記第２の条件より高くして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件であることも可能である。
【００２１】
本発明の一態様は、ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを備えた半導体装置の作製方法であって、前記チャネル領域は、微結晶シリコン膜を用いて形成され、前記微結晶シリコン膜は、核となる混相粒を形成し、且つ混相粒の粒密度が低くなるような第１の条件により、複数の混相粒を有する第１の微結晶シリコン膜を絶縁膜上にプラズマＣＶＤ法により形成し、前記第１の微結晶シリコン膜上に、前記第１の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ第２の微結晶シリコン膜の密度が高くなるような第２の条件により、第２の微結晶シリコン膜をプラズマＣＶＤ法により形成することにより作製されることを特徴とする半導体装置の作製方法である。
【００２２】
本発明の一態様は、絶縁膜上に形成された、シリコン結晶子及びアモルファスシリコンを含む混相粒を有する微結晶シリコン膜であって、前記混相粒の粒径が、２ｎｍ以上２００ｎｍ以下（好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下、さらに好ましくは２５ｎｍ以上３３ｎｍ以下）であり、前記微結晶シリコン膜の密度が１．９ｇ／ｃｍ３より大であり２．３ｇ／ｃｍ３以下であり、前記微結晶シリコン膜の抵抗率が１．０×１０５Ω・ｃｍ以上１．０×１０８Ω・ｃｍ以下、好ましくは５×１０６Ω・ｃｍ以上５．０×１０７Ω・ｃｍ以下であることを特徴とする微結晶シリコン膜である。また、前記微結晶シリコン膜の導電率の活性化エネルギーは、０．５〜０．６ｅＶである。
【００２３】
また、本発明の一態様において、前記微結晶シリコン膜は、第１の微結晶シリコン膜上に第２の微結晶シリコン膜が積層された膜であり、前記第１の微結晶シリコン膜は、核となる混相粒を形成し、且つ混相粒の粒密度が低くなるよう第１の条件によりプラズマＣＶＤ法で形成されており、前記第２の微結晶シリコン膜は、前記第１の微結晶シリコン膜の混相粒の隙間を埋めつつ、且つ第２の微結晶シリコン膜の密度が高くなるような第２の条件によりプラズマＣＶＤ法で形成されていることが好ましい。
【００２４】
本発明の一態様は、ゲート電極、ソース領域、ドレイン領域及びチャネル領域を有する薄膜トランジスタを備えた半導体装置であって、前記チャネル領域は、シリコン結晶子及びアモルファスシリコンを含む混相粒を有する微結晶シリコン膜を用いて形成され、前記混相粒の粒径が、２ｎｍ以上２００ｎｍ以下（好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下、さらに好ましくは２５ｎｍ以上３３ｎｍ以下）であり、前記微結晶シリコン膜の密度が１．９ｇ／ｃｍ３より大であり２．３ｇ／ｃｍ３以下であり、前記微結晶シリコン膜の抵抗率が１．０×１０５Ω・ｃｍ以上１．０×１０８Ω・ｃｍ以下、好ましくは５×１０６Ω・ｃｍ以上５．０×１０７Ω・ｃｍ以下であることを特徴とする半導体装置である。また、前記微結晶シリコン膜の活性化エネルギーは、０．５〜０．６ｅＶである。
【発明の効果】
【００２５】
本発明の一態様を適用することで、結晶性の高い微結晶シリコン膜を作製することができる。また、本発明の一態様を適用することで、電気特性が良好な半導体装置を、生産性高く作製することができる。
【図面の簡単な説明】
【００２６】
【図１】（Ａ），（Ｂ）は本発明の一態様の結晶性の高い微結晶シリコン膜の作製方法を説明する断面図。
【図２】本発明の一態様の結晶性の高い微結晶シリコン膜の作製方法を説明する断面図。
【図３】（Ａ）〜（Ｄ）は本発明の一態様の半導体装置の作製方法を説明する断面図。
【図４】（Ａ），（Ｂ）は本発明の一態様の半導体装置の作製方法を説明する断面図。
【図５】（Ａ）〜（Ｃ）は本発明の一態様の半導体装置の作製方法を説明する断面図。
【図６】本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法を説明する断面図。
【図７】試料３の薄膜トランジスタの電気特性の測定結果を示す図。
【図８】微結晶シリコン膜の混相粒密度と、当該微結晶シリコン膜を用いて形成した薄膜トランジスタの電界効果移動度を示す図。
【図９】（Ａ）は試料１５のＳＥＭ写真、（Ｂ）は試料１６のＳＥＭ写真、（Ｃ）は試料１７のＳＥＭ写真。
【図１０】（Ａ）は試料１６のＴＥＭ像（倍率５０万倍）、（Ｂ）は試料１６のＴＥＭ像（倍率２００万倍）。
【図１１】（Ａ）は試料１７のＴＥＭ像（倍率５０万倍）、（Ｂ）は試料１７のＴＥＭ像（倍率２００万倍）。
【図１２】試料１８乃至試料２６それぞれの微結晶シリコン膜を用いて形成した薄膜トランジスタの電界効果移動度（μＦＥ）を測定し、その結果と成膜圧力の関係を示す図。
【発明を実施するための形態】
【００２７】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２８】
（実施の形態１）
本実施の形態では、結晶性の高い微結晶シリコン膜の作製方法について、図１を用いて説明する。
【００２９】
図１（Ａ）に示すように、基板５１上に絶縁膜５５を形成し、絶縁膜５５上にシリコン結晶子及びアモルファスシリコンを含む混相粒５７ａを有する第１の微結晶シリコン膜５７をプラズマＣＶＤ法により形成する。
【００３０】
基板５１としては、ガラス基板、セラミック基板等を用いることができる。なお、基板５１のサイズに限定はなく、例えば上述のフラットパネルディスプレイの分野でよく使われる第３世代乃至第１０世代のガラス基板を用いることができる。
【００３１】
絶縁膜５５は、ＣＶＤ法またはスパッタリング法等を用いて、窒化シリコン膜、窒化酸化シリコン膜を、単層でまたは積層して形成することができる。
【００３２】
第１の微結晶シリコン膜５７は、混相粒５７ａの粒密度（面内における混相粒の存在割合）が低く、且つ混相粒５７ａの結晶性が高いことを特徴とする。このため、第１の微結晶シリコン膜５７は、混相粒５７ａが隣接せず、隣り合う混相粒５７ａの間に隙間５７ｂを有するものも含まれる。第１の微結晶シリコン膜５７の厚さは、１ｎｍ以上１０ｎｍ以下であることが好ましく、混相粒５７ａが隣接せず、隣り合う混相粒５７ａの間に隙間５７ｂを有する部分は、隣接しない混相粒５７ａの最も低い高さが１ｎｍ以上であり且つ最も高い高さが１０ｎｍ以下であることが好ましい。なお、混相粒５７ａは、アモルファスシリコン領域と、単結晶とみなせる微小結晶である結晶子を複数有する。また、混相粒５７ａは双晶を有する場合もある。
【００３３】
第１の微結晶シリコン膜５７は、プラズマＣＶＤ装置の処理室内において、核となる混相粒を形成し、且つ混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第１の条件を用いて、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下（０．５Ｔｏｒｒ以上１０Ｔｏｒｒ以下）とする第１の条件により、微結晶シリコンを形成する。このときの堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。なお、プラズマＣＶＤ装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。第１の条件を用いて形成することで、結晶成長が促進され、混相粒５７ａの結晶性が高まる。即ち、混相粒５７ａに含まれる結晶子の大きさが増大する。また、隣り合う混相粒５７ａの間に隙間５７ｂができ、混相粒５７ａの粒密度が低下する。
【００３４】
シリコンを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６等がある。
【００３５】
第１の微結晶シリコン膜５７の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第１の微結晶シリコン膜５７の成膜速度が高まる。また、成膜速度が高まることで、第１の微結晶シリコン膜５７に混入される不純物量が低減するため、第１の微結晶シリコン膜５７の結晶性を高めることができる。
【００３６】
第１の微結晶シリコン膜５７を形成する際のグロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。なお、プラズマを生成させるパワーは、シリコンを含む堆積性気体の流量に対する水素の流量の比に合わせて適宜選択することが好ましい。
【００３７】
次に、図１（Ｂ）に示すように、第１の微結晶シリコン膜５７上に第２の微結晶シリコン膜５９を形成する。第２の微結晶シリコン膜５９は、第１の微結晶シリコン膜５７の混相粒５７ａの隙間５７ｂを埋めつつ、且つ結晶成長を促す条件で形成することを特徴とする。なお、第２の微結晶シリコン膜５９の厚さは、３０ｎｍ以上１００ｎｍ以下が好ましい。
【００３８】
第２の微結晶シリコン膜５９は、プラズマＣＶＤ装置の処理室内において、第２の条件により、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、第２の条件により、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンを含む堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下（１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下）とする第２の条件により、微結晶シリコンを形成する。この結果、第２の微結晶シリコン膜５９は、非晶質半導体に対する結晶領域の割合が増加し、結晶性が高まる。このときの堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。なお、プラズマＣＶＤ装置の上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。また、第１の微結晶シリコン膜の混相粒の隙間に、新たに第２の微結晶シリコン膜の混相粒が発生することで、混相粒の大きさが小さくなってしまうため、第１の微結晶シリコン膜の混相粒の発生頻度に対して、第２の微結晶シリコン膜の混相粒の発生頻度は少ない方が好ましい。
【００３９】
第２の微結晶シリコン膜５９の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第１の微結晶シリコン膜５７と同様に、第２の微結晶シリコン膜５９の結晶性を高めることができる。
【００４０】
第２の微結晶シリコン膜５９を形成する際の、グロー放電プラズマの生成は、第１の微結晶シリコン膜５７の条件を適宜用いることができる。なお、第１の微結晶シリコン膜５７及び第２の微結晶シリコン膜５９のグロー放電プラズマの生成は、同じ条件であることでスループットを向上させることができるが、異なっていてもよい。
【００４１】
微結晶シリコン膜の混相粒の粒密度は第１の微結晶シリコン膜５７の混相粒５７ａの粒密度に依存するため、第１の微結晶シリコン膜５７の混相粒５７ａの粒密度は、１００個／μｍ２以上１００００個／μｍ２以下が好ましく、更には５００個／μｍ２以上２５００個／μｍ２以下がより好ましい。第１の微結晶シリコン膜５７の混相粒５７ａの粒密度が上記範囲内であると、混相粒５７ａの粒密度が低く、混相粒５７ａが分散するため、微結晶シリコン膜の混相粒の大粒径化が可能である。
【００４２】
本実施の形態において、第１の微結晶シリコン膜５７及び第２の微結晶シリコン膜５９を積層することで、混相粒の間に隙間が無く、結晶性の高い微結晶シリコン膜を形成することができる。なお、第２の微結晶シリコン膜５９は、第１の微結晶シリコン膜５７に比べて、絶縁膜５５との密着性が低く、電界効果移動度が高い膜である。また、微結晶シリコン膜の密度は１．９ｇ／ｃｍ３より大であり２．３ｇ／ｃｍ３以下であり、通常の単結晶シリコンの密度（２．３５ｇ／ｃｍ３）に近づいていることから、微結晶シリコン膜は混相粒が密に詰まっていることが分かる。微結晶シリコン膜の抵抗率は１．０×１０５Ω・ｃｍ以上１．０×１０８Ω・ｃｍ以下、好ましくは５×１０６Ω・ｃｍ以上５．０×１０７Ω・ｃｍ以下である。また、電圧が印加されない状態での微結晶シリコン膜の導電率の活性化エネルギーは、０．５〜０．６ｅＶであり、ｉ型である。
【００４３】
第１の微結晶シリコン膜５７及び第２の微結晶シリコン膜５９は、微結晶シリコンで形成される。微結晶シリコンとは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。微結晶シリコンは、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、混相粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下、さらに好ましくは２５ｎｍ以上３３ｎｍ以下の柱状または針状の混相粒が基板表面に対して法線方向に成長している。このため、柱状または針状の混相粒界面には、粒界が形成される場合もある。なお、ここでの混相粒径は、基板表面に対して平行な面における混相粒の最大直径をいう。
【００４４】
微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶シリコンが得られる。このような微結晶シリコンに関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
【００４５】
本実施の形態により、混相粒の隙間を低減することで結晶性を高めた微結晶シリコン膜を作製することができる。
【００４６】
（実施の形態２）
本実施の形態では、実施の形態１より結晶性の高い微結晶シリコン膜の作製方法について、図１及び図２を用いて説明する。
【００４７】
実施の形態１と同様に、図１の工程を経て、第１の微結晶シリコン膜５７及び第２の微結晶シリコン膜５９を形成する。
【００４８】
次に、図２に示すように、第２の微結晶シリコン膜５９上に、第３の微結晶シリコン膜６１を形成する。
【００４９】
第３の微結晶シリコン膜６１は、プラズマＣＶＤ装置の処理室内において、第３の条件により、原料ガスとしてシリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、第３の条件により、原料ガスとしてシリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体の流量に対する水素の流量の比を、第２の条件より高くして堆積性気体を希釈し、且つ処理室内の圧力を第２の条件と同様である１３３３Ｐａ以上１３３３２Ｐａ以下（１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下）とする第３の条件により、第３の微結晶シリコン膜を形成する。このときの堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。
【００５０】
シリコンを含む堆積性気体の流量に対する水素の流量の比を第２の条件より高くすることで、第３の微結晶シリコン膜６１の結晶性を更に高めることが可能であり、実施の形態１より表面において結晶性の高い微結晶シリコン膜を形成することができる。
【００５１】
（実施の形態３）
本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法について、図３乃至図５を参照して説明する。なお、薄膜トランジスタは、ｐ型よりもｎ型の方が、キャリアの移動度が高い。本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
【００５２】
図３（Ａ）に示すように、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３（以下、「第１のゲート電極」ともいう。）を覆うゲート絶縁膜１０５を形成し、ゲート絶縁膜１０５上に第１の微結晶シリコン膜１０７を形成する。
【００５３】
基板１０１としては、実施の形態１に示す基板５１を適宜用いることができる。
【００５４】
ゲート電極１０３は、基板１０１上に、スパッタリング法または真空蒸着法を用いて、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｓｃ及びＮｉのいずれかの金属材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。なお、ゲート電極１０３と、基板１０１との密着性向上を目的として、上記の金属材料の窒化物膜を、基板１０１と、ゲート電極１０３との間に設けてもよい。ここでは、基板１０１上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて、当該導電膜をエッチングする。
【００５５】
なお、ゲート電極１０３の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極１０３上に形成される絶縁膜、シリコン膜及び配線が、ゲート電極１０３の段差箇所において切断しないためである。ゲート電極１０３の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。
【００５６】
ゲート絶縁膜１０５は、実施の形態１に示す絶縁膜５５を適宜用いて形成することができる。
【００５７】
ゲート絶縁膜１０５は、ＣＶＤ法またはスパッタリング法等を用いて形成することができる。
【００５８】
なお、ゲート絶縁膜１０５を窒化シリコン膜または窒化酸化シリコン膜で形成する場合、薄膜トランジスタのしきい値電圧がマイナスシフトするため、ゲート絶縁膜１０５の表面を酸化ガス雰囲気のプラズマに曝す酸素プラズマ処理を行ってもよい。酸化ガス雰囲気は、酸素、オゾン、一酸化二窒素などのいずれか一以上を含む雰囲気である。当該酸素プラズマ処理により、ノーマリーオフの薄膜トランジスタを作製することができる。
【００５９】
第１の微結晶シリコン膜１０７は、実施の形態１に示す第１の微結晶シリコン膜５７と同様に、混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第１の条件で形成することができる。
【００６０】
第１の微結晶シリコン膜１０７の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第１の微結晶シリコン膜１０７の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。
【００６１】
次に、図３（Ｂ）に示すように、第１の微結晶シリコン膜１０７上に第２の微結晶シリコン膜１０９を形成する。第２の微結晶シリコン膜１０９は、実施の形態１に示す第２の微結晶シリコン膜５９と同様に、第１の微結晶シリコン膜１０７の混相粒の隙間を埋めつつ、且つ結晶成長を促す第２の条件を用いて形成することができる。
【００６２】
第２の微結晶シリコン膜１０９の原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、第１の微結晶シリコン膜１０７と同様に、第２の微結晶シリコン膜１０９の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。
【００６３】
次に、図３（Ｃ）に示すように、第２の微結晶シリコン膜１０９上にシリコン膜１１１を形成する。シリコン膜１１１は、微結晶シリコン領域１１１ａ及びアモルファスシリコン領域１１１ｂで構成される。次に、シリコン膜１１１上に、不純物シリコン膜１１３を形成する。次に、不純物シリコン膜１１３上にレジストで形成されるマスク１１５を形成する。
【００６４】
第２の微結晶シリコン膜１０９を種結晶として、部分的に結晶成長させる条件（結晶成長を低減させる条件）で、微結晶シリコン領域１１１ａ及びアモルファスシリコン領域１１１ｂを有するシリコン膜１１１を形成することができる。
【００６５】
シリコン膜１１１は、プラズマＣＶＤ装置の処理室内において、シリコンを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素等がある。グロー放電プラズマの生成は、第１の微結晶シリコン膜１０７と同様にすることができる。
【００６６】
このとき、シリコンを含む堆積性気体と、水素との流量比は、第１の微結晶シリコン膜１０７または第２の微結晶シリコン膜１０９と同様に微結晶シリコン膜を形成する流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、第１の微結晶シリコン膜１０７及び第２の微結晶シリコン膜１０９の堆積条件よりも、結晶成長を低減することができる。具体的には、シリコン膜１１１の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶シリコン領域が成長すると共に、アモルファスシリコン領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶シリコン領域の結晶成長が停止し、アモルファスシリコン領域のみが堆積される。この結果、シリコン膜１１１において、微結晶シリコン領域１１１ａ、及び欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高いシリコン膜で形成されるアモルファスシリコン領域１１１ｂを形成することができる。
【００６７】
ここでは、シリコン膜１１１を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量が１０〜２０００倍、好ましくは１０〜２００倍である。なお、通常のアモルファスシリコン膜を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量は０〜５倍である。
【００６８】
また、シリコン膜１１１の原料ガスに、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトン等の希ガスを導入することで、成膜速度を高めることができる。
【００６９】
シリコン膜１１１の厚さは、５０〜３５０ｎｍとすることが好ましく、さらに好ましくは１２０〜２５０ｎｍとする。
【００７０】
ここで、図３（Ｃ）に示すゲート絶縁膜１０５と、不純物シリコン膜１１３との間の拡大図を、図４に示す。
【００７１】
図４（Ａ）に示すように、シリコン膜１１１の微結晶シリコン領域１１１ａは凹凸状であり、凸部はゲート絶縁膜１０５からアモルファスシリコン領域１１１ｂに向かって、先端が狭まる（凸部の先端が鋭角である）凸状（錐形状）である。なお、微結晶シリコン領域１１１ａの形状は、ゲート絶縁膜１０５からアモルファスシリコン領域１１１ｂに向かって幅が広がる凸状（逆錐形状）であってもよい。
【００７２】
第１の微結晶シリコン膜１０７、第２の微結晶シリコン膜１０９、及び微結晶シリコン領域１１１ａの厚さ、即ち、ゲート絶縁膜１０５との界面から、微結晶シリコン領域１１１ａの突起（凸部）の先端までの距離を、５ｎｍ以上３１０ｎｍ以下とすることで、薄膜トランジスタのオフ電流を低減することができる。
【００７３】
また、シリコン膜１１１に含まれる酸素の二次イオン質量分析法によって計測される濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３未満とすることで、微結晶シリコン領域１１１ａの結晶性を高めることができるため好ましい。また、二次イオン質量分析法によって計測される半導体膜１１１の窒素濃度プロファイルのピーク濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。
【００７４】
アモルファスシリコン領域１１１ｂは、窒素を有する非晶質半導体で形成される。窒素を有する非晶質半導体に含まれる窒素は、例えばＮＨ基またはＮＨ２基として存在していてもよい。非晶質半導体としては、アモルファスシリコンを用いることができる。
【００７５】
窒素を含むアモルファスシリコンは、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ  ｐｈｏｔｏｃｕｒｒｅｎｔ  ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を含むアモルファスシリコンは、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。窒素を含むアモルファスシリコンは、価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、窒素を含むアモルファスシリコンを微結晶シリコン領域１１１ａ及び不純物シリコン膜１１３の間に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、窒素を含むアモルファスシリコンを設けることで、オン電流と電界効果移動度を高めることが可能である。
【００７６】
さらに、窒素を含むアモルファスシリコンは、低温フォトルミネッセンス分光によるスペクトルのピーク領域が、１．３１ｅＶ以上１．３９ｅＶ以下である。なお、微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、０．９８ｅＶ以上１．０２ｅＶ以下であり、窒素を含むアモルファスシリコンは、微結晶シリコンとは異なるものである。
【００７７】
また、アモルファスシリコン領域１１１ｂの他に、微結晶シリコン領域１１１ａにも、ＮＨ基またはＮＨ２基を有してもよい。
【００７８】
また、図４（Ｂ）に示すように、アモルファスシリコン領域１１１ｂに、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下のシリコン結晶粒１１１ｃを含ませることで、更にオン電流と電界効果移動度を高めることが可能である。
【００７９】
ゲート絶縁膜１０５からアモルファスシリコン領域１１１ｂに向かって、先端が狭まる凸状（錐形状）の微結晶シリコンは、微結晶シリコンが堆積する条件で第２の微結晶シリコン膜を形成した後、結晶成長を低減する条件で結晶成長させると共に、アモルファスシリコンを堆積することで、このような構造となる。
【００８０】
シリコン膜１１１の微結晶シリコン領域１１１ａは、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（膜厚方向）における抵抗、即ち、シリコン膜１１１の抵抗を下げることが可能である。また、微結晶シリコン領域１１１ａと不純物シリコン膜１１３との間に、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い、窒素を含むアモルファスシリコンを有するため、トンネル電流が流れにくくなる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、オフ電流を低減することができる。
【００８１】
不純物シリコン膜１１３は、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン等で形成する。また、リンが添加されたアモルファスシリコン及びリンが添加された微結晶シリコンの積層構造とすることもできる。なお、薄膜トランジスタとして、ｐチャネル型薄膜トランジスタを形成する場合は、不純物シリコン膜１１３は、ボロンが添加された微結晶シリコン、ボロンが添加されたアモルファスシリコン等で形成する。
【００８２】
不純物シリコン膜１１３は、プラズマＣＶＤ装置の処理室内において、原料ガスとしてシリコンを含む堆積性気体と、水素と、ホスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体を水素で希釈して、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。なお、ｐ型の薄膜トランジスタを作製する場合は、不純物シリコン膜１１３として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。
【００８３】
レジストで形成されるマスク１１５はフォトリソグラフィ工程により形成することができる。
【００８４】
次に、図３（Ｄ）に示すように、レジストで形成されるマスク１１５を用いて、第１の微結晶シリコン膜１０７、第２の微結晶シリコン膜１０９、シリコン膜１１１、及び不純物シリコン膜１１３をエッチングする。この工程により、第１の微結晶シリコン膜１０７、第２の微結晶シリコン膜１０９、シリコン膜１１１、及び不純物シリコン膜１１３を素子毎に分離し、シリコン積層体１１７、及び不純物シリコン膜１２１を形成する。なお、シリコン積層体１１７は、第１の微結晶シリコン膜１０７、第２の微結晶シリコン膜１０９、及びシリコン膜１１１それぞれの一部であり、第１の微結晶シリコン膜１０７、第２の微結晶シリコン膜１０９、及びシリコン膜１１１の微結晶シリコン領域それぞれ一部を含む微結晶シリコン領域１１７ａと、シリコン膜１１１のアモルファスシリコン領域の一部を含むアモルファスシリコン領域１１７ｂとを有する。この後、レジストで形成されるマスク１１５を除去する。
【００８５】
次に、図５（Ａ）に示すように、不純物シリコン膜１２１上に導電膜１２７を形成する。導電膜１２７は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。
【００８６】
次に、図５（Ｂ）に示すように、フォトリソグラフィ工程によりレジストで形成されるマスク（図示せず）を形成し、当該レジストで形成されるマスクを用いて導電膜１２７をエッチングして、ソース電極及びドレイン電極として機能する配線１２９ａ、１２９ｂを形成する。導電膜１２７のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線１２９ａ、１２９ｂの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。
【００８７】
次に、不純物シリコン膜１２１及びシリコン積層体１１７の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物シリコン膜１３１ａ、１３１ｂを形成する。また、微結晶シリコン領域１３３ａ及び一対のアモルファスシリコン領域１３３ｂを有するシリコン積層体１３３を形成する。このとき、微結晶シリコン領域１３３ａが露出されるようにシリコン積層体１１７をエッチングすることで、配線１２９ａ、１２９ｂで覆われる領域では微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂが積層され、配線１２９ａ、１２９ｂで覆われず、かつゲート電極と重なる領域においては、微結晶シリコン領域１３３ａが露出するシリコン積層体１３３となる。
【００８８】
次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂにダメージが入らず、且つ微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂに対するエッチングレートが低い条件を用いる。つまり、露出している微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂ表面にほとんどダメージを与えず、且つ露出している微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂの厚さがほとんど減少しない条件を用いる。エッチングガスとしては、代表的にはＣｌ２、ＣＦ４、またはＮ２等を用いる。
【００８９】
次に、微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂの表面にプラズマ処理を行ってもよい。プラズマ処理により、露出した微結晶シリコン領域１３３ａ及びアモルファスシリコン領域１３３ｂ上に存在する残渣などの不純物を除去すると共に、微結晶シリコン領域１３３ａの欠陥を低減することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。
【００９０】
以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、オフ電流が低く、オン電流及び電界効果移動度が高いシングルゲート型の薄膜トランジスタを生産性高く作製することができる。なお、本実施の形態では、本発明の一態様に係る半導体装置としてゲート電極がチャネル領域の下方に位置する薄膜トランジスタについて説明しているが、本発明の他の一態様に係る半導体装置としてチャネル領域の上方に後述するバックゲート電極が位置するデュアルゲート型の薄膜トランジスタに適用しても良い。
【００９１】
次に、シリコン積層体１３３及び配線１２９ａ，１２９ｂの上に絶縁膜１３７を形成する。絶縁膜１３７は、ゲート絶縁膜１０５と同様に形成することができる。
【００９２】
次に、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて絶縁膜１３７に開口部（図示せず）を形成する。次に、絶縁膜１３７上にバックゲート電極１３９を形成する（図５（Ｃ）参照）。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。
【００９３】
バックゲート電極１３９は、配線１２９ａ、１２９ｂと同様に形成することができる。また、バックゲート電極１３９は、透光性を有する導電性材料を用いて形成することができる。
【００９４】
バックゲート電極１３９は、ゲート電極１０３と平行に形成することができる。この場合、バックゲート電極１３９に印加する電位と、ゲート電極１０３に印加する電位とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、微結晶シリコン領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
【００９５】
また、バックゲート電極１３９は、ゲート電極１０３に接続させることができる。即ち、ゲート絶縁膜１０５及び絶縁膜１３７に形成した開口部（図示せず）において、ゲート電極１０３及びバックゲート電極１３９が接続する構造とすることができる。この場合、バックゲート電極１３９に印加する電位と、ゲート電極１０３に印加する電位とは、等しい。この結果、シリコン膜において、キャリアが流れる領域、即ちチャネル領域が、微結晶シリコン領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
【００９６】
また、バックゲート電極１３９は、ゲート電極１０３と接続せず、フローティングでもよい。バックゲート電極１３９に電位を印加せずとも、チャネル領域が、微結晶シリコン領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
【００９７】
さらには、バックゲート電極１３９は、絶縁膜１３７を介して配線１２９ａ、１２９ｂと重畳してもよい。
【００９８】
以上の工程により、オン電流及び電界効果移動度が高く、オフ電流を低減したシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタを作製することができる。また、ゲート絶縁膜を酸素プラズマに曝した後、実施の形態１に示すように、活性化エネルギーが０．５〜０．６ｅＶのｉ型である微結晶シリコン膜をチャネル領域に形成することで、上記効果を有し、更にノーマリーオフの薄膜トランジスタを作製することができる。
【００９９】
（実施の形態４）
本実施の形態では、本発明の一態様である半導体装置に形成される薄膜トランジスタの作製方法について、図６を参照して説明する。図６は、図５（Ｂ）に示す工程に対応する工程である。
【０１００】
実施の形態３と同様に、図３（Ａ）〜（Ｄ）及び図５（Ａ）の工程を経て、導電膜１２７を形成する。
【０１０１】
次に、図６に示すように、実施の形態３と同様に、配線１２９ａ、１２９ｂを形成し、不純物シリコン膜１２１及びシリコン積層体１１７の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物シリコン膜１３１ａ、１３１ｂを形成する。また、微結晶シリコン領域１４３ａ及びアモルファスシリコン領域１４３ｂを有するシリコン積層体１４３を形成する。このとき、アモルファスシリコン領域１４３ｂが露出されるようにシリコン積層体１１７をエッチングすることで、配線１２９ａ、１２９ｂで覆われる領域では微結晶シリコン領域１４３ａ及びアモルファスシリコン領域１４３ｂが積層され、配線１２９ａ、１２９ｂで覆われず、かつゲート電極と重なる領域においては、微結晶シリコン領域１４３ａが露出せず、アモルファスシリコン領域１４３ｂが露出するシリコン積層体１４３となる。なお、ここでのシリコン積層体１１７のエッチング量は図５（Ｂ）より少ないものとする。
【０１０２】
この後の工程は、実施の形態３と同様である。以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。この薄膜トランジスタは、バックチャネル側が非晶質であるため、図５（Ｂ）に示す薄膜トランジスタに比べてオフ電流を低減することができる。
【０１０３】
また、本実施の形態では、図６に示す工程の後に、図５（Ｃ）に示す工程と同様に、絶縁膜１３７を介してバックゲート電極１３９を形成しても良い。
【実施例】
【０１０４】
（実施例１）
本実施例では、実施の形態１で説明した第１の条件のみで微結晶シリコン膜を形成した薄膜トランジスタ（試料１）と、実施の形態１で説明した第２の条件のみで微結晶シリコン膜を形成した薄膜トランジスタ（試料２）と、第１の条件で第１の微結晶シリコン膜を形成した後、第２の条件で第２の微結晶シリコン膜を積層形成した薄膜トランジスタ（試料３）の電気特性について説明する。
【０１０５】
本実施例の薄膜トランジスタの作製方法について、図３及び図５を参照して説明する。
【０１０６】
まず、基板１０１上に下地絶縁膜（ここでは図示しない。）を形成し、下地絶縁膜上にゲート電極１０３を形成した。
【０１０７】
ここでは、基板１０１として、ガラス基板（コーニング製ＥＡＧＬＥ  ＸＧ）を用いた。
【０１０８】
ゲート電極１０３は、アルミニウム層をチタン層により挟持した構造とした。具体的には、まず、チタンターゲットをアルゴンイオンでスパッタリングして、厚さ５０ｎｍの第１のチタン膜を下地絶縁膜上に形成した。このとき、導入するアルゴンの流量は２０ｓｃｃｍとし、処理室内の圧力は０．１Ｐａとした。そして、その上にアルミニウムターゲットをアルゴンイオンでスパッタリングして、厚さ１００ｎｍのアルミニウム膜を形成した。このとき、導入するアルゴンの流量は５０ｓｃｃｍとし、処理室内の圧力は０．４Ｐａとした。そして、その上にチタンターゲットをアルゴンイオンでスパッタリングして、厚さ１２０ｎｍの第２のチタン膜を形成した。このとき、導入するアルゴンの流量は２０ｓｃｃｍとし、処理室内の圧力は０．１Ｐａとした。
【０１０９】
次に、第２のチタン膜上にレジストを塗布し、第１のフォトマスクを用いて露光した後、現像してレジストで形成されたマスクを形成した。
【０１１０】
次に、当該レジストで形成されるマスクを用いてエッチング処理を行って、ゲート電極１０３を形成した。ここでは、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）装置を用いて２段階のエッチングを行った。すなわち、ＩＣＰパワー６００Ｗ、バイアスパワー２５０Ｗ、エッチングガスとして塩化ボロンを流量６０ｓｃｃｍで導入し、塩素を流量２０ｓｃｃｍで導入して処理室内の圧力を１．２Ｐａとし、第１のエッチングを行った後、ＩＣＰパワー５００Ｗ、バイアスパワー５０Ｗ、圧力２．０Ｐａ、エッチングガスとしてフッ化炭素を流量８０ｓｃｃｍで導入して処理室内の圧力を２．０Ｐａとし、第２のエッチングを行った。その後、該レジストで形成されたマスクを除去した。
【０１１１】
次に、ゲート電極１０３及び下地絶縁膜上に、ゲート絶縁膜１０５を形成した。
【０１１２】
ゲート絶縁膜１０５は、窒化シリコン膜により形成した。厚さ３００ｎｍの窒化シリコン膜を形成した。窒化シリコン膜は、プラズマＣＶＤ法によって堆積させて形成した。
【０１１３】
窒化シリコン膜の堆積は、シランの流量を１５ｓｃｃｍ、水素の流量を２００ｓｃｃｍ、窒素の流量を１８０ｓｃｃｍ、アンモニアの流量を５００ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を１００Ｐａ、基板の温度を２５０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を２００Ｗとしてプラズマ放電を行った。
【０１１４】
次に、ゲート絶縁膜１０５に対してプラズマ処理を行った。ここで、試料１のプラズマ処理は、水素の流量を４００ｓｃｃｍとして導入して処理室内の圧力を６０Ｐａとして安定させ、３００Ｗでプラズマ処理を行った。その後、一酸化二窒素（Ｎ２Ｏ）の流量を４００ｓｃｃｍとして導入して処理室内の圧力を６０Ｐａとして安定させ、３００Ｗでプラズマ放電を行った。試料２及び試料３のプラズマ処理は、一酸化二窒素の流量を４００ｓｃｃｍとして導入して処理室内の圧力を６０Ｐａとして安定させ、３００Ｗでプラズマ放電を行った。なお、上記プラズマ処理は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を２５０℃、下部電極温度を２９０℃とした。
【０１１５】
次に、ゲート絶縁膜１０５上に微結晶シリコン膜を形成した。
【０１１６】
ここで、微結晶シリコン膜として、試料１では第１の条件のみで、厚さ３０ｎｍの微結晶シリコン膜を成膜した。また、試料２では第２の条件のみで、厚さ３０ｎｍの微結晶シリコン膜を成膜した。試料３では、第１の条件で厚さ５ｎｍの第１の微結晶シリコン膜を成膜の後に、第２の条件を用いて、厚さ８５ｎｍの第２の微結晶シリコン膜を成膜した。
【０１１７】
微結晶シリコン膜の堆積の第１の条件としては、シランの流量を４ｓｃｃｍ、水素の流量を７５０ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を５３２Ｐａ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を１５０Ｗとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。なお、ここで、微結晶シリコン膜の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を２５０℃、下部電極温度を２９０℃とした。
【０１１８】
微結晶シリコン膜の堆積の第２の条件としては、シランの流量を１．８ｓｃｃｍ、水素の流量を７５０ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を５０００Ｐａとし、ＲＦ電源周波数を１３．５６ＭＨｚとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。
【０１１９】
次に、微結晶シリコン膜上にシリコン膜１１１を形成し、シリコン膜１１１上に不純物シリコン膜１１３を形成した。シリコン膜１１１及び不純物シリコン膜１１３は、プラズマＣＶＤ法によって堆積させて形成した。
【０１２０】
シリコン膜１１１の堆積条件としては、試料１及び試料２では、厚さ１７５ｎｍのシリコン膜を形成した。また、試料３では、厚さ８０ｎｍのシリコン膜を形成した。このときの堆積条件は、シランの流量を２０ｓｃｃｍ、１０００ｐｐｍアンモニア（水素希釈）の流量を５０ｓｃｃｍ、水素の流量を７００ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を３５０Ｐａとし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を６０Ｗとしてプラズマ放電を行った。なお、ここで、シリコン膜１１１の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を２５０℃、下部電極温度を２９０℃とした。
【０１２１】
不純物シリコン膜１１３としては、厚さ５０ｎｍのリンが添加されたアモルファスシリコン膜を形成した。このときの堆積条件は、シランの流量を２０ｓｃｃｍ、０．５％ホスフィン（水素希釈）の流量を１７０ｓｃｃｍ、水素の流量を１００ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を１７０Ｐａ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を６０Ｗとしてプラズマ放電を行った。なお、ここで、不純物シリコン膜の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を２５０℃、下部電極温度を２９０℃とした。
【０１２２】
次に、不純物シリコン膜１１３上にレジストを塗布した後、第２のフォトマスクを用いて露光し、現像してレジストで形成されたマスク１１５を形成した。ここまでの工程を図３（Ｃ）に示す。
【０１２３】
次に、レジストで形成されたマスク１１５を用いて、微結晶シリコン膜、シリコン膜１１１、不純物シリコン膜１１３をエッチングして、微結晶シリコン領域１１７ａ及びアモルファスシリコン領域１１７ｂを有するシリコン積層体１１７及び不純物シリコン膜１２１を形成した。
【０１２４】
ここでは、ＩＣＰ装置を用いて、ＩＣＰパワー１０００Ｗ、バイアスパワー８０Ｗ、エッチングガスとして塩素を流量１００ｓｃｃｍで導入し、処理室内の圧力を１．５１Ｐａとしてエッチングを行った。その後、レジストで形成されたマスク１１５を除去した。（図３（Ｄ）参照。）
【０１２５】
次に、図５（Ａ）に示すように、ゲート絶縁膜１０５上に、シリコン積層体１１７、不純物シリコン膜１２１を覆って導電膜１２７を形成した。
【０１２６】
ここでは、導電膜１２７は、アルミニウム層をチタン層により挟持した構造とし、ゲート電極１０３と同様に形成した。ただし、第１のチタン膜の厚さを５０ｎｍとし、アルミニウム膜の厚さを２００ｎｍとし、第２のチタン膜の厚さを５０ｎｍとした。
【０１２７】
次に、導電膜１２７上にレジストを塗布した後、第３のフォトマスクを用いて露光し、現像してレジストで形成されたマスク（図示せず）を形成した。当該レジストで形成されたマスクを用いて導電膜１２７をドライエッチングして、配線１２９ａ及び配線１２９ｂを形成した。次に、不純物シリコン膜１２１をドライエッチングしてソース領域及びドレイン領域として機能する一対の不純物シリコン膜１３１ａ、１３１ｂを形成し、更には、シリコン積層体１１７を一部エッチングし、微結晶シリコン領域１３３ａ及び一対のアモルファスシリコン領域１３３ｂを有するシリコン積層体１３３を形成した。
【０１２８】
ここでは、ＩＣＰ装置を用いて、ＩＣＰパワー４５０Ｗ、バイアスパワー１００Ｗ、エッチングガスとして塩化ホウ素を流量６０ｓｃｃｍで導入し、塩素を１００ｓｃｃｍで導入し、処理室内の圧力を１．９Ｐａとしてエッチングを行った。
【０１２９】
なお、試料１及び試料２においては、シリコン積層体１１７の表面から２０〜４０ｎｍをエッチングした。また、試料３においては、シリコン積層体１１７の表面から１００〜１２０ｎｍをエッチングした。なお、本実施例では、ソース電極及びドレイン電極として機能する配線１２９ａ、１２９ｂの平面形状は、直線型である。
【０１３０】
次に、シリコン積層体１３３の表面をフッ化炭素プラズマ処理し、シリコン積層体１３３表面に残留する不純物を除去した。ここでは、ＩＣＰ装置を用いて、ＩＣＰパワー１０００Ｗ、バイアスパワー０Ｗとしてフッ化炭素を流量１００ｓｃｃｍで導入し、処理室内の圧力を０．６７Ｐａとしてプラズマ処理を行った。
【０１３１】
次に、試料３において、シリコン積層体１３３表面に水プラズマを照射し、シリコン積層体１３３表面の欠陥を低減すると共に、ソース領域及びドレイン領域の絶縁性を高めた。ここでは、ＩＣＰパワー１８００Ｗ、圧力６６．５Ｐａ、流量３００ｓｃｃｍの水蒸気の導入により発生したプラズマをシリコン積層体１３３に照射した。
【０１３２】
その後、レジストで形成されたマスクを除去した。試料１及び試料２におけるここまでの工程を図６に示し、試料３におけるここまでの工程を、図５（Ｂ）に示す。
【０１３３】
次に、絶縁膜１３７として、厚さ３００ｎｍの窒化シリコン膜を形成した。このときの堆積条件は、シランの流量を２０ｓｃｃｍ、アンモニアの流量を２２０ｓｃｃｍ、窒素の流量を４５０ｓｃｃｍ、水素の流量を４５０ｓｃｃｍとして原料ガスを導入し、処理室内の圧力を１６０Ｐａ、基板の温度を２５０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を２００Ｗとしてプラズマ放電を行った。
【０１３４】
次に、絶縁膜１３７上にレジストを塗布した後、第４のフォトマスクを用いて露光し、現像してレジストで形成されたマスク（図示せず）を形成した。当該レジストで形成されたマスクを用いて絶縁膜の一部をドライエッチングして、ソース電極及びドレイン電極として機能する配線１２９ａ、１２９ｂを露出させた。また、絶縁膜１３７及びゲート絶縁膜１０５の一部をドライエッチングして、ゲート電極１０３を露出した。その後、レジストで形成されたマスクを除去した。
【０１３５】
以上の工程により、試料１及び試料２を作製した。
【０１３６】
次に、絶縁膜１３７上に導電膜を形成した後、該導電膜上にレジストを塗布し、第５のフォトマスクを用いて露光し、現像してレジストで形成されたマスク（図示せず）を形成した。当該レジストで形成されたマスクを用いて導電膜の一部をウェットエッチングして、バックゲート電極１３９を形成した。
【０１３７】
ここでは、導電膜として、スパッタリング法により厚さ５０ｎｍのインジウム錫酸化物を形成した後、ウェットエッチング処理によりバックゲート電極１３９を形成した。なお、ここでは図示しないが、バックゲート電極１３９は、ゲート電極１０３と接続されている。その後、レジストで形成されたマスクを除去した。
【０１３８】
以上の工程により、試料３のデュアルゲート型薄膜トランジスタを作製した（図５（Ｃ）参照）。
【０１３９】
図７に試料３の薄膜トランジスタの電気特性の測定結果を示す。なお、図７においてＶｇは、ゲート電極１０３に印加した電圧を示す。図７より、本実施例により、オン電流及び電界効果移動度が高く、オフ電流の低い薄膜トランジスタを作製した。
【０１４０】
次に、試料１乃至試料３それぞれにおいて、１６点の薄膜トランジスタの電界効果移動度の平均値（μＦＥ＿ａｖｅ）及び標準偏差を表１に示す。
【０１４１】
【表１】
0005933188.tif 000002
【０１４２】
表１より、試料２と比較して、試料３は電界効果移動度のばらつきが小さいことがわかる。以上のことから、第１の条件で第１の微結晶シリコン膜を形成した後、第２の条件で第２の微結晶シリコン膜を積層形成することで、薄膜トランジスタの電気特性のばらつきを低減することが可能である。
【０１４３】
（実施例２）
本実施例では、実施の形態１により形成した微結晶シリコン膜の混相粒密度と、当該微結晶シリコン膜と同様の条件により形成した微結晶シリコン膜を用いて形成した薄膜トランジスタの電界効果移動度に関して、図８を用いて説明する。
【０１４４】
はじめに、混相粒密度を測定するための試料４〜試料８それぞれの作製方法について説明する。
【０１４５】
基板上に、実施例１のゲート絶縁膜１０５と同様の条件を用いて、窒化シリコン膜を形成した。次に、実施の形態１に示す第１の条件により、厚さ５ｎｍの第１の微結晶シリコン膜を形成した後、実施の形態１に示す第２の条件により第２の微結晶シリコン膜を２５ｎｍ積層して、合計３０ｎｍの微結晶シリコン膜を形成した。
【０１４６】
試料４乃至試料８の第１の微結晶シリコン膜を形成する第１の条件としては、シランを下記の流量、水素の流量を７５０ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を５３２Ｐａ、上部電極の温度２５０℃、下部電極の温度を２９０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚ、電極間隔距離１５ｍｍとして、ＲＦ電源の電力を適宜設定し、プラズマ放電を行う、プラズマＣＶＤ法を用いた。また、各試料におけるシランの流量及びＲＦ電源の電力を以下に示す。
・試料４・・・シランの流量４ｓｃｃｍ（シランの流量に対する水素の流量は１８６倍）、ＲＦ電源の電力を１５０Ｗ。
・試料５・・・シランの流量５ｓｃｃｍ（シランの流量に対する水素の流量は１５０倍）、ＲＦ電源の電力を１５０Ｗ。
・試料６・・・シランの流量６ｓｃｃｍ（シランの流量に対する水素の流量は１２５倍）、ＲＦ電源の電力を２００Ｗ。
・試料７・・・シランの流量６ｓｃｃｍ（シランの流量に対する水素の流量は１２５倍）、ＲＦ電源の電力を２５０Ｗ。
・試料８・・・シランの流量６ｓｃｃｍ（シランの流量に対する水素の流量は１２５倍）、ＲＦ電源の電力を３００Ｗ。
【０１４７】
第２の微結晶シリコン膜を形成する第２の条件としては、実施例１で説明した試料３の第２の条件と同様とした（２ステップ）。
【０１４８】
また、電界効果移動度を測定するための試料４乃至試料８それぞれの微結晶シリコン膜を用いた薄膜トランジスタの作製方法は、第１の微結晶シリコン膜の作製工程以外の作製方法が実施例１に示す試料３と同様である。第１の微結晶シリコン膜の成膜条件は上記の試料４乃至試料８それぞれの条件を用いた。
【０１４９】
次に、比較例としての試料９乃至試料１４それぞれの薄膜トランジスタの作製方法について図３及び図５を参照しつつ説明する。
【０１５０】
図３（Ａ）に示すゲート電極１０３を形成する工程までは実施例１で説明した試料１乃至３と同様である。
【０１５１】
次に、ゲート電極１０３及び下地絶縁膜上に、ゲート絶縁膜１０５を形成した。
【０１５２】
ゲート絶縁膜１０５は、厚さ１１０ｎｍの窒化シリコン膜上に厚さ１１０ｎｍの酸化窒化シリコン膜を積層した絶縁膜により形成した。窒化シリコン膜及び酸化窒化シリコン膜は、プラズマＣＶＤ法によって堆積させて形成した。
【０１５３】
窒化シリコン膜の成膜条件は、シランの流量を４０ｓｃｃｍ、水素の流量を５００ｓｃｃｍ、窒素の流量を５５０ｓｃｃｍ、アンモニアの流量を１４０ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を１００Ｐａ、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力を３７０Ｗとしてプラズマ放電を行った。上部電極及び下部電極の温度を２８０℃とした。酸化窒化シリコン膜の成膜条件は、シランの流量を５ｓｃｃｍ、Ｎ２Ｏの流量を６００ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を２５Ｐａ、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力を３０Ｗとしてプラズマ放電を行った。上部電極及び下部電極の温度を２８０℃とした。
【０１５４】
次に、ゲート絶縁膜１０５上に、下記の条件により厚さ３０ｎｍの微結晶シリコン膜を形成した。
試料９乃至試料１４の微結晶シリコン膜を形成する条件としては、シランを下記の流量、水素の流量を１５００ｓｃｃｍ、アルゴンの流量を１５００ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電力を５０Ｗ、処理室温度を２８０℃として、プラズマ放電を行う、プラズマＣＶＤ法を用いた（１ステップ）。
・試料９・・・シランの流量５ｓｃｃｍ（シランの流量に対する水素の流量は３００倍）
・試料１０・・・シランの流量６ｓｃｃｍ（シランの流量に対する水素の流量は２５０倍）
・試料１１・・・シランの流量７ｓｃｃｍ（シランの流量に対する水素の流量は２１４倍）
・試料１２・・・シランの流量８ｓｃｃｍ（シランの流量に対する水素の流量は１８７倍）
・試料１３・・・シランの流量９ｓｃｃｍ（シランの流量に対する水素の流量は１６６倍）
・試料１４・・・シランの流量１０ｓｃｃｍ（シランの流量に対する水素の流量は１５０倍）
【０１５５】
次に、微結晶シリコン膜上に厚さ１７５ｎｍのシリコン膜１１１を形成し、シリコン膜１１１上に不純物シリコン膜１１３を形成した。シリコン膜１１１及び不純物シリコン膜１１３は、プラズマＣＶＤ法によって堆積させて形成した。
【０１５６】
シリコン膜１１１の堆積条件としては、シランの流量を４０ｓｃｃｍ、水素の流量を１４７５ｓｃｃｍ、アルゴンの流量を１５００ｓｃｃｍ、１０００ｐｐｍアンモニア（水素希釈）の流量を２５ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａとし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力を５０Ｗとしてプラズマ放電を行った。上部電極及び下部電極の温度を２８０℃とした。
【０１５７】
不純物シリコン膜１１３としては、厚さ５０ｎｍのリンが添加されたアモルファスシリコン膜を形成した。このときの堆積条件は、シランの流量を１００ｓｃｃｍ、０．５％ホスフィン（水素希釈）の流量を１７０ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を１７０Ｐａ、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力を６０Ｗとしてプラズマ放電を行った。上部電極及び下部電極の温度を２８０℃とした。
【０１５８】
この後の工程は、実施例１と同様とした。詳細には、導電膜１２７の形成工程は、実施例１の試料１乃至３と同様とし、シリコン積層体１１７のエッチング工程は、実施例１の試料１及び２と同様とし、絶縁膜１３７の形成工程は、実施例１の試料１乃至３と同様とした。
【０１５９】
次に、試料４乃至試料８の平面を観察したＳＥＭ写真を用いて混相粒子数を求めた。このときの、ＳＥＭ写真の大きさは、縦６３０μｍ、横４４０μｍであった。次に、ＳＥＭ写真の面積及び混相粒子数から、混相粒密度、混相粒の平均面積、混相粒の平均直径を計算した。これらの結果を表２に示す。また、試料４乃至試料８それぞれの薄膜トランジスタの電界効果移動度を表２に示す。また、試料９乃至試料１４についても試料４乃至試料８と同様の方法で混相粒密度を測定し、これらの結果を表３に示す。また、試料９乃至試料１４それぞれの薄膜トランジスタの電界効果移動度を表３に示す。
【０１６０】
【表２】
0005933188.tif 000003
【０１６１】
【表３】
0005933188.tif 000004
【０１６２】
図８に、表２及び表３の混相粒密度及び電界効果移動度の関係を示す。
【０１６３】
図８によれば、比較例の試料９乃至１４では混相粒密度が少ないほど電界効果移動度が下降しているのに対し、実施例の試料４乃至試料８では混相粒密度が少ないほど電界効果移動度が上昇していることがわかる。このことから、本実施例では、混相粒を大粒径化することで、電界効果移動度が上昇することがわかる。
【０１６４】
（実施例３）
本実施例では、実施の形態１で説明した第１の条件で第１の微結晶シリコン膜を形成した後、実施の形態１で説明した第２の条件で第２の微結晶シリコン膜を積層することにより、微結晶シリコン膜を形成した試料を作製し、その試料によって、第１の微結晶シリコン膜の混相粒が分散していること、微結晶シリコン膜の混相粒の粒径が均一であり、且つ凸凹していないこと、微結晶シリコン膜には密に接した混相粒が形成されることを確認した。以下に詳細に説明する。
【０１６５】
はじめに、試料１５乃至試料１７の作製方法について説明する。
【０１６６】
ガラス基板（コーニング製ＥＡＧＬＥ  ＸＧ）上に厚さ３００ｎｍの窒化シリコン膜を形成し、この窒化シリコン膜にＮ２Ｏプラズマ処理を施した後に、その上に微結晶シリコン膜を成膜する。ここでの窒化シリコン膜は、実施例１の試料１乃至試料３と同様の条件で形成され、Ｎ２Ｏプラズマ処理は実施例１の試料２及び試料３と同様の条件で行われる。
【０１６７】
比較例としての試料１５及び試料１６の微結晶シリコン膜は第１の条件のみによって成膜される（１ステップ）。第１の条件としては、シランの流量を４ｓｃｃｍ、水素の流量を７５０ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を５３２Ｐａ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を１５０Ｗ、上部電極の温度を２５０℃、下部電極の温度を２９０℃として、プラズマ放電を行う、プラズマＣＶＤ法を用いた。各試料における成膜時間を以下に示す。
・試料１５・・・成膜時間２７秒
・試料１６・・・成膜時間６０秒
【０１６８】
実施例としての試料１７の微結晶シリコン膜は、第１の条件によって厚さ５ｎｍの第１の微結晶シリコン膜を成膜した後、その上に第２の条件によって厚さ２５ｎｍの第２の微結晶シリコン膜を成膜したものである（２ステップ）。
【０１６９】
第１の条件としては、シランの流量を４ｓｃｃｍ、水素の流量を７５０ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を５３２Ｐａ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を１５０Ｗ、上部電極の温度を２５０℃、下部電極の温度を２９０℃として、プラズマ放電を行う、プラズマＣＶＤ法を用いた。
【０１７０】
第２の条件としては、シランの流量を１．８ｓｃｃｍ、水素の流量を７５０ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を５０００Ｐａ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を１２５Ｗ、上部電極の温度を２５０℃、下部電極の温度を２９０℃として、プラズマ放電を行う、プラズマＣＶＤ法を用いた。
【０１７１】
次に、比較例の試料１５及び試料１６、実施例の試料１７それぞれについて走査型電子顕微鏡によって微結晶シリコン膜を撮影し、そのＳＥＭ写真（倍率２０万倍）を図９に示す。図９（Ａ）は試料１５のＳＥＭ写真であり、図９（Ｂ）は試料１６のＳＥＭ写真であり、図９（Ｃ）は試料１７のＳＥＭ写真である。
【０１７２】
図９（Ａ）に示す５３２Ｐａの圧力で２７秒間成膜した微結晶シリコン膜は、その混相粒が分散していることが分かる。また、図９（Ｂ）に示す５３２Ｐａの圧力で６０秒間成膜した微結晶シリコン膜（比較例）は、その混相粒の粒径が不揃いであり、その表面が凸凹していることが分かる。これに対し、図９（Ｃ）に示す第１の微結晶シリコン膜を５３２Ｐａで成膜し、第２の微結晶シリコン膜を５０００Ｐａで成膜する２ステップによって形成した微結晶シリコン膜（実施例）は、その混相粒の粒径の均一性が高いことが分かり、図９（Ｂ）に比較して混相粒が隣接していることが分かる。
【０１７３】
次に、比較例の試料１６及び実施例の試料１７と同様の条件で形成した微結晶シリコン膜それぞれについて透過型電子顕微鏡によって微結晶シリコン膜を撮像し、そのＴＥＭ像を図１０及び図１１に示す。図１０（Ａ）は試料１６のＴＥＭ像（倍率５０万倍）であり、図１０（Ｂ）は試料１６のＴＥＭ像（倍率２００万倍）である。図１１（Ａ）は試料１７のＴＥＭ像（倍率５０万倍）であり、図１１（Ｂ）は試料１７のＴＥＭ像（倍率２００万倍）である。
【０１７４】
図１０（Ａ），（Ｂ）に示す５３２Ｐａの圧力で成膜した厚さ４０ｎｍの微結晶シリコン膜（比較例）は、その混相粒の間に隙間があることが分かる。これに対し、図１１（Ａ），（Ｂ）に示す第１の微結晶シリコン膜を５３２Ｐａで５ｎｍ成膜し、第２の微結晶シリコン膜を５０００Ｐａで３５ｎｍ成膜する２ステップによって形成した微結晶シリコン膜（実施例）は、図１０（Ａ），（Ｂ）に比較して混相粒が隣接していることが分かる。
【０１７５】
次に、試料１６及び試料１７それぞれの微結晶シリコン膜の混相粒の密度をＸ線反射率法（ＸＲＲ：Ｘ−ｒａｙ  Ｒｅｆｌｅｃｔｏｍｅｔｅｒ）によって測定し、その結果を表４に示す。
【０１７６】
【表４】
0005933188.tif 000005
【０１７７】
試料１７の２ステップを用いて形成した微結晶シリコン膜の密度は、単結晶シリコンの密度（２．３５ｇ／ｃｍ３）に近づいていることから、混相粒が緻密であることが分かる。
【０１７８】
（実施例４）
本実施例では、実施の形態１で説明した１ステップのみで微結晶シリコン膜を形成した薄膜トランジスタ（試料１８乃至試料２０）、及び１ステップで第１の微結晶シリコン膜を形成した後、２ステップで第２の微結晶シリコン膜を積層形成した薄膜トランジスタ（試料２１乃至試料２６）それぞれの電界効果移動度と微結晶シリコン膜を成膜する際の成膜圧力の関係を確認した。以下に詳細に説明する。
【０１７９】
はじめに、試料１８乃至試料２６それぞれの薄膜トランジスタの作製方法について説明する。
【０１８０】
試料１８乃至試料２６それぞれの薄膜トランジスタの作製方法は、微結晶シリコン膜の作製工程以外の作製方法が実施例１に示す試料３と同様である。微結晶シリコン膜の成膜条件は下記の試料１８乃至試料２６それぞれの条件を用いた。
【０１８１】
比較例としての試料１８乃至試料２０の微結晶シリコン膜は１ステップのみによって成膜される。成膜条件としては、シランを下記の流量、水素を下記の流量、アルゴンを下記の流量として原料ガスを導入して安定させ、処理室内を下記の圧力、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源を下記の電力、上部電極及び下部電極を下記の温度として、プラズマ放電を行う、プラズマＣＶＤ法を用いた。
・試料１８・・・シランの流量８ｓｃｃｍ、水素の流量１５００ｓｃｃｍ、アルゴンの流量１５００ｓｃｃｍ、処理室内の圧力２８０Ｐａ（試料１２と同様の圧力）、ＲＦ電源の電力５０Ｗ、上部電極の温度２８０℃、下部電極の温度２８０℃、微結晶シリコン膜の厚さ３０ｎｍ
・試料１９・・・シランの流量２．５ｓｃｃｍ、水素の流量７５０ｓｃｃｍ、アルゴンの流量７５０ｓｃｃｍ、処理室内の圧力１２３７Ｐａ、ＲＦ電源の電力１２０Ｗ、上部電極の温度２００℃、下部電極の温度３００℃、微結晶シリコン膜の厚さ７０ｎｍ
・試料２０・・・シランの流量２．５ｓｃｃｍ、水素の流量７５０ｓｃｃｍ、アルゴンの流量７５０ｓｃｃｍ、処理室内の圧力５０００Ｐａ（試料２と同様の圧力）、ＲＦ電源の電力３００Ｗ、上部電極の温度２５０℃、下部電極の温度２９０℃、微結晶シリコン膜の厚さ３０ｎｍ
【０１８２】
比較例としての試料２１及び試料２５、並びに実施例としての試料２２乃至試料２４、及び試料２６の微結晶シリコン膜は、第１の条件によって第１の微結晶シリコン膜を成膜した後、その上に第２の条件によって第２の微結晶シリコン膜を成膜したものである（２ステップ）。
【０１８３】
試料２１乃至試料２６の第１の条件としては、シランを下記の流量、水素の流量を７５０ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍとして原料ガスを導入して安定させ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源を下記の電力、上部電極の温度を２５０℃（試料２６は２００℃）、下部電極の温度を２９０℃（試料２６は３００℃）として、プラズマ放電を行う、プラズマＣＶＤ法を用いた。また、試料２１乃至試料２５の処理室内の圧力を５３２Ｐａ（試料３と同様の圧力）とし、試料２６の処理室内の圧力を１２５０Ｐａとした。
・試料２１・・・シランの流量６ｓｃｃｍ、ＲＦ電源の電力２５０Ｗ、第１の微結晶シリコン膜の厚さ５ｎｍ
・試料２２・・・シランの流量４ｓｃｃｍ、ＲＦ電源の電力２００Ｗ、第１の微結晶シリコン膜の厚さ５ｎｍ
・試料２３・・・シランの流量４ｓｃｃｍ、ＲＦ電源の電力１５０Ｗ、第１の微結晶シリコン膜の厚さ５ｎｍ
・試料２４・・・シランの流量４ｓｃｃｍ、ＲＦ電源の電力１５０Ｗ、第１の微結晶シリコン膜の厚さ５ｎｍ
・試料２５・・・シランの流量６ｓｃｃｍ、ＲＦ電源の電力２５０Ｗ、第１の微結晶シリコン膜の厚さ５ｎｍ
・試料２６・・・シランの流量２．５ｓｃｃｍ、ＲＦ電源の電力１２０Ｗ、第１の微結晶シリコン膜の厚さ５ｎｍ
【０１８４】
第２の条件としては、シラン、水素、及びアルゴンを下記の流量として原料ガスを導入して安定させ、処理室内を下記の圧力、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源を下記の電力、上部電極の温度を２５０℃（試料２６は２００℃）、下部電極の温度を２９０℃（試料２６は３００℃）として、プラズマ放電を行う、プラズマＣＶＤ法を用いた。
・試料２１・・・シランの流量４ｓｃｃｍ、水素の流量を７５０ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍ、処理室内の圧力５３２Ｐａ、ＲＦ電源の電力２５Ｗ、第２の微結晶シリコン膜の厚さ２５ｎｍ
・試料２２・・・シランの流量１．８ｓｃｃｍ、水素の流量を７５０ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍ、処理室内の圧力５０００Ｐａ（試料３と同様の圧力）、ＲＦ電源の電力１２５Ｗ、第２の微結晶シリコン膜の厚さ６５ｎｍ
・試料２３・・・シランの流量２ｓｃｃｍ、水素の流量を１５００ｓｃｃｍ、アルゴンの流量を１５００ｓｃｃｍ、処理室内の圧力３０００Ｐａ、ＲＦ電源の電力５０Ｗ、第２の微結晶シリコン膜の厚さ８０ｎｍ
・試料２４・・・シランの流量２ｓｃｃｍ、水素の流量を１５００ｓｃｃｍ、アルゴンの流量を１５００ｓｃｃｍ、処理室内の圧力１００００Ｐａ、ＲＦ電源の電力３５０Ｗ、第２の微結晶シリコン膜の厚さ８０ｎｍ
・試料２５・・・シランの流量３ｓｃｃｍ、水素の流量を７５０ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍ、処理室内の圧力１２３７Ｐａ、ＲＦ電源の電力１００Ｗ、第２の微結晶シリコン膜の厚さ２５ｎｍ
・試料２６・・・シランの流量１．５ｓｃｃｍ、水素の流量を７５０ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍ、処理室内の圧力１００００Ｐａ、ＲＦ電源の電力３００Ｗ、第２の微結晶シリコン膜の厚さ６５ｎｍ
【０１８５】
次に、試料１８乃至試料２６それぞれの微結晶シリコン膜の電界効果移動度（μＦＥ）を測定し、その結果と成膜圧力（微結晶シリコン膜の成膜条件における１ステップ又は２ステップの成膜圧力）の関係を図１２に示す。
【０１８６】
図１２に示す１ステップの圧力２８０Ｐａは試料１８のデータであり、１ステップの圧力１２３７Ｐａは試料１９のデータであり、１ステップの圧力５０００Ｐａは試料２０のデータであり、１ステップ目の圧力５３２Ｐａ、２ステップ目の圧力５３２Ｐａは試料２１のデータであり、１ステップ目の圧力５３２Ｐａ、２ステップ目の圧力５０００Ｐａは試料２２のデータであり、１ステップ目の圧力５３２Ｐａ、２ステップ目の圧力３０００Ｐａは試料２３のデータであり、１ステップ目の圧力５３２Ｐａ、２ステップ目の圧力１００００Ｐａは試料２４のデータであり、１ステップ目の圧力５３２Ｐａ、２ステップ目の圧力１２３７Ｐａは試料２５のデータであり、１ステップ目の圧力１２５０Ｐａ、２ステップ目の圧力１００００Ｐａは試料２６のデータである。なお、図１２は、各試料における複数のサンプルの中の電界効果移動度のトップデータをプロットしている。
【０１８７】
図１２によれば、２ステップを用い、１ステップ目の成膜圧力を１２５０Ｐａ以下とし、且つ２ステップ目の成膜圧力を１２３７Ｐａより高くすることで、更には３０００Ｐａ以上とすることで、電界効果移動度が飛躍的に向上することが分かる。
【符号の説明】
【０１８８】
５１    基板
５５    絶縁膜
５７    微結晶シリコン膜
５９    微結晶シリコン膜
６１    微結晶シリコン膜
１０１    基板
１０３    ゲート電極
１０５    ゲート絶縁膜
１０７    微結晶シリコン膜
１０９    微結晶シリコン膜
１１１    シリコン膜
１１３    不純物シリコン膜
１１５    マスク
１１７    シリコン積層体
１２１    不純物シリコン膜
１２７    導電膜
１３３    シリコン積層体
１３７    絶縁膜
１３９    バックゲート電極
１４３    シリコン積層体
５７ａ    混相粒
５７ｂ    隙間
１１１ａ    微結晶シリコン領域
１１１ｂ    アモルファスシリコン領域
１１１ｃ    シリコン結晶粒
１１７ａ    微結晶シリコン領域
１１７ｂ    アモルファスシリコン領域
１２９ａ    配線
１２９ｂ    配線
１３１ａ    不純物シリコン膜
１３３ａ    微結晶シリコン領域
１３３ｂ    アモルファスシリコン領域
１４３ａ    微結晶シリコン領域
１４３ｂ    アモルファスシリコン領域
【図１】
0005933188.tif 000006
【図２】
0005933188.tif 000007
【図３】
0005933188.tif 000008
【図４】
0005933188.tif 000009
【図５】
0005933188.tif 000010
【図６】
0005933188.tif 000011
【図７】
0005933188.tif 000012
【図８】
0005933188.tif 000013
【図１２】
0005933188.tif 000014
【図９】
0005933188.tif 000015
【図１０】
0005933188.tif 000016
【図１１】
0005933188.tif 000017