(57)【特許請求の範囲】
【請求項１】
順次に配置された複数のゲート線と、
前記複数のゲート線に順に接続されている複数のシフトレジスタを含むゲート駆動部と、を備え、
前記ゲート駆動部は、二つ以上の走査開始信号の入力及び四つ以上のクロック制御信号の入力を受け、複数のゲ−トオン電圧を出力し、
前記四つ以上のクロック制御信号のうちの少なくとも二つは、前記二つ以上の走査開始信号のいずれか一つに基づいて生成され、
前記二つ以上の走査開始信号のタイミングは互いに独立的であり、前記一つの走査開始信号に基づいて生成される前記少なくとも二つのクロック制御信号のタイミングは互いに独立的であり、
前記複数のシフトレジスタは順に配置された第１シフトレジスタ、第２シフトレジスタ、及び第３シフトレジスタを含み、
前記第１シフトレジスタ及び前記第２シフトレジスタ以後に位置する一つのシフトレジスタは、前記二つ以上の走査開始信号のうちの一つの入力を共通的に受け、
前記第２シフトレジスタ及び前記第３シフトレジスタ以後に位置する一つのシフトレジスタは、前記二つ以上の走査開始信号のうちの他の一つの入力を共通的に受けることを特徴とする表示装置。
【請求項２】
前記表示装置は列方向に互いに隣接する第１画素及び第２画素を備え、
前記第１画素は、
第１ゲ−ト線及び第１デ−タ線に接続される第１スイッチング素子と、
前記第１ゲ−ト線及び前記第１デ−タ線に接続される第２スイッチング素子と、
前記第１スイッチング素子に接続される第１副画素電極と、
前記第２スイッチング素子に接続される第２副画素電極と、
前記第２副画素電極及び第１電荷共有線に接続される第３スイッチング素子と、
前記第３スイッチング素子に接続される第１変換キャパシタと、を含み、
前記第２画素は、
第２ゲ−ト線及び第２デ−タ線に接続される第４スイッチング素子と、
前記第２ゲ−ト線及び前記第２デ−タ線に接続される第５スイッチング素子と、
前記第４スイッチング素子に接続される第３副画素電極と、
前記第５スイッチング素子に接続される第４副画素電極と、
前記第４副画素電極及び第２電荷共有線に接続される第６スイッチング素子と、
前記第６スイッチング素子に接続される第２変換キャパシタと、を含み、
前記第１ゲ−ト線に印加される第１ゲ−トオン電圧は、前記二つ以上の走査開始信号のうちの一つの走査開始信号に基づいて生成される前記少なくとも二つのクロック制御信号のうちの第１クロック制御信号に同期化され、
前記第１電荷共有線に印加される第２ゲ−トオン電圧は、前記二つ以上の走査開始信号のうちの一つの走査開始信号に基づいて生成される前記少なくとも二つのクロック制御信号のうちの第２クロック制御信号に同期化されることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１クロック制御信号の上昇タイミングは、前記二つ以上の走査開始信号のうちの第１走査開始信号がハイレベルである区間に位置し、
前記第２クロック制御信号の上昇タイミングは、前記二つ以上の走査開始信号のうちの第２走査開始信号がハイレベルである区間に位置することを特徴とする請求項２に記載の表示装置。
【請求項４】
前記第１ゲート線に隣接する前記第２ゲート線に印加される第３ゲートオン電圧の上昇タイミングは、前記第１ゲートオン電圧の上昇タイミングと異なり、
前記第１電荷共有線に隣接する前記第２電荷共有線に印加される第４ゲートオン電圧の上昇タイミングは、前記第２ゲートオン電圧の上昇タイミングと異なることを特徴とする請求項２に記載の表示装置。
【請求項５】
前記第１副画素電極及び前記第２副画素電極は、前記第１データ線に隣接する前記第２データ線と、前記第２データ線に隣接する第３データ線との間の領域の外側に位置することを特徴とする請求項２に記載の表示装置。
【請求項６】
前記第１ゲート線に隣接する前記第２ゲート線に印加される第３ゲートオン電圧及び前記第１ゲ−ト線に印加される第１ゲートオン電圧は同時に印加され、
前記第１電荷共有線に隣接する前記第２電荷共有線に印加される第４ゲートオン電圧及び前記第１電荷共有線に印加される第２ゲートオン電圧は同時に印加されることを特徴とする請求項５に記載の表示装置。
【請求項７】
前記第１ゲ−ト線に印加される第１ゲ−トオン電圧と、前記第１ゲ−ト線に隣接して位置する第２ゲ−ト線に印加される第３ゲ−トオン電圧とは互いに重畳することを特徴とする請求項２に記載の表示装置。
【請求項８】
１０ｍｍ以下の幅を有するベ−ゼルを更に含むことを特徴とする請求項１に記載の表示装置。
【請求項９】
左眼映像及び右眼映像を含む３Ｄ映像を出力することを特徴とする請求項１に記載の表示装置。
【請求項１０】
前記一つの走査開始信号に基づいて生成される前記少なくとも二つのクロック制御信号のそれぞれの上昇タイミングは、前記一つの走査開始信号がハイレベルである区間に位置することを特徴とする請求項１に記載の表示装置。
【請求項１１】
前記第２シフトレジスタ以後に位置する前記一つのシフトレジスタは前記第３シフトレジスタであることを特徴とする請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
表示装置は、複数対の電界生成電極と、その間に挿入されている電気光学（ｅｌｅｃｔｒｏ−ｏｐｔｉｃａｌ）活性層を含む。例えば、表示装置は、液晶表示装置（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ、ＬＣＤ）、有機発光表示装置（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ  ｄｉｓｐｌａｙ、ＯＬＥＤ  ｄｉｓｐｌａｙ）及び電気泳動表示装置（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ  ｄｉｓｐｌａｙ）などがある。液晶表示装置は電気光学活性層として液晶層を含み、有機発光表示装置は電気光学活性層として有機発光層を含む。一対を構成する電界生成電極のうちの一つは、通常、スイッチング素子に接続されて電気信号の印加を受け、電気光学活性層はこのような電気信号を光学信号に変換することによって映像を表示する。
【０００３】
一般に、表示装置はゲ−ト駆動部及びデ−タ駆動部を含む。ゲ−ト駆動部は画素をオン又はオフするゲ−ト信号をゲ−ト線に印加し、デ−タ駆動部は映像デ−タをデ−タ電圧に変換した後、これをデ−タ線に印加する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３７９８２６９号公報
【特許文献２】特開２００６−２８５１４１号公報
【特許文献３】韓国１０−０８５７３７８Ｂ１号公報
【特許文献４】特開平０７−１４６６６８号公報
【特許文献５】特開平１１−０２７６０６号公報
【特許文献６】特開平２００２−２４４６１０号公報
【特許文献７】特開平２００８−２７６２６３号公報
【特許文献８】韓国１０−２００８−００１８６４８Ａ号公報
【特許文献９】韓国１０−２００８−００４１９０８Ａ号公報
【特許文献１０】韓国１０−０４３１６２６Ｂ１号公報
【特許文献１１】米国第７０１９４９７Ｂ２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、ゲ−トオン
タイミング（ｇａｔｅ−ｏｎ  ｔｉｍｉｎｇ）、放電タイミング（ｄｉｓｃｈａｒｇｉｎ
ｇ  ｔｉｍｉｎｇ）を調節してスリムベ−ゼル（ｓｌｉｍ  ｂｅｚｅｌ）、立体映像表示
装置に適用されるゲ−ト駆動部を備える表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係るゲ−ト駆動部は、二つ以上の走査開始信号（ｓｃａｎｎｉｎｇ  ｓｔａｒｔｉｎｇ  ｓｉｇｎａｌ）の入力を受け、前記走査開始信号の各々に対応する二つ以上のクロック制御信号（ｃｌｏｃｋ  ｃｏｎｔｒｏｌ  ｓｉｇｎａｌ）の入力を受け、そして複数のゲ−トオン電圧（ｇａｔｅ−ｏｎ  ｖｏｌｔａｇｅ）を出力するゲ−ト集積回路チップ（ｇａｔｅ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ  ｃｈｉｐ）を含む。
前記二つ以上の走査開始信号のタイミングは互いに独立的であり、前記二つ以上のクロック制御信号のタイミングは互いに独立的である。
【０００７】
前記走査開始信号がハイレベルである区間内に前記クロック制御信号が上昇タイミングを有することができる。
前記複数のゲ−トオン電圧は、前記クロック制御信号に同期化されていることができる。
前記複数のゲ−トオン電圧は互いに重畳することができる。
【０００８】
前記ゲ−ト集積回路チップは、第１走査開始信号及び第１クロック制御信号が入力される第１シフトレジスタ、第１走査開始信号及び第２クロック制御信号が入力される第２シフトレジスタ、第２走査開始信号及び第３クロック制御信号が入力される第３シフトレジスタ、そして第２走査開始信号及び第４クロック制御信号が入力される第４シフトレジスタを含むことができる。
前記第１走査開始信号に対応して前記第１クロック制御信号と前記第２クロック制御信号が発生でき、前記第２走査開始信号に対応して前記第３クロック制御信号と前記第４クロック制御信号が発生できる。
前記第１走査開始信号がハイレベルである区間内に前記第１クロック制御信号と前記第２クロック制御信号が上昇タイミングを有することができ、前記第２走査開始信号がハイレベルである区間内に前記第３クロック制御信号と前記第４クロック制御信号が上昇タイミングを有することができる。
前記ゲ−ト集積回路チップは、順次に位置する第１ゲ−ト線、第２ゲ−ト線、第３ゲ−ト線、及び第４ゲ−ト線に各々入力される第１ゲ−トオン電圧、第２ゲ−トオン電圧、第３ゲ−トオン電圧、及び第４ゲ−トオン電圧を出力することができる。前記第１ゲ−トオン電圧は前記第１クロック制御信号に同期化されていることができ、前記第２ゲ−トオン電圧は前記第３クロック制御信号に同期化されていることができ、前記第３ゲ−トオン電圧は前記第２クロック制御信号に同期化されていることができ、前記第４ゲ−トオン電圧は前記第４クロック制御信号に同期化されていることができる。
【０００９】
前記ゲ−ト集積回路チップは、前記走査開始信号及び前記クロック制御信号が入力されるシフトレジスタ（ｓｈｉｆｔ  ｒｅｇｉｓｔｅｒ）、レベルシフタ（ｌｅｖｅｌ  ｓｈｉｆｔｅｒ）、及び前記ゲ−トオン電圧を出力するバッファ（ｂｕｆｆｅｒ）を含むことができる。
前記ゲ−ト集積回路チップは論理積素子（ＡＮＤ  ｇａｔｅ）をさらに含むことができる。
【００１０】
液晶表示装置は、第１ゲ−ト線及び第１デ−タ線に接続される第１スイッチング素子、前記第１ゲ−ト線及び前記第１デ−タ線に接続される第２スイッチング素子、前記第１スイッチング素子に接続される第１副画素電極、前記第２スイッチング素子に接続される第２副画素電極、前記第２副画素電極と第１電荷共有線（ｃｈａｒｇｅ  ｓｈａｒｉｎｇ  ｌ  ｉｎｅ）に接続される第３スイッチング素子、前記第３スイッチング素子に接続される変換キャパシタ、及び二つ以上の走査開始信号の入力を受け、前記走査開始信号の各々に対応する二つ以上のクロック制御信号の入力を受け、そして複数のゲ−トオン電圧を出力するゲ−ト集積回路チップを含む。
前記二つ以上の走査開始信号のタイミングは互いに独立的であり、前記二つ以上のクロック制御信号のタイミングは互いに独立的である。
【００１１】
前記第１ゲ−ト線に印加される第１ゲ−トオン電圧は第１クロック制御信号に同期化されていることができ、前記第１電荷共有線に印加される第２ゲ−トオン電圧は第２クロック制御信号に同期化されていることができる。
【００１２】
前記第１クロック制御信号の上昇タイミングは第１走査開始信号がハイレベルである区間内に発生でき、前記第２クロック制御信号の上昇タイミングは第２走査開始信号がハイレベルである区間内に発生できる。
前記第１ゲ−ト線に隣接して位置する第２ゲ−ト線に印加される第３ゲ−トオン電圧と、前記第１ゲ−トオン電圧の上昇タイミングとは互いに異なることができ、前記第１電荷共有線に隣接して位置する第２電荷共有線に印加される第４ゲ−トオン電圧と、前記第２ゲ−トオン電圧の上昇タイミングとは互いに異なることができる。
前記第１デ−タ線に隣接して位置する第２デ−タ線と前記第２デ−タ線に隣接して位置する第３デ−タ線との間には、副画素電極が位置しないことがある。
前記第１ゲ−ト線に隣接して位置する第２ゲ−ト線に印加される第３ゲ−トオン電圧と前記第１ゲ−トオン電圧は同時に印加でき、前記第１電荷共有線に隣接して位置する第２電荷共有線に印加される第４ゲ−トオン電圧と前記第２ゲ−トオン電圧は同時に印加できる。
【００１３】
前記第１ゲ−ト線に印加される第１ゲ−トオン電圧と、前記第１ゲ−ト線に隣接して位置する第２ゲ−ト線に印加される第３ゲ−トオン電圧とは、互いに重畳することができる。
液晶表示装置は１０ｍｍ以下の幅を有するベ−ゼル（ｂｅｚｅｌ）をさらに含むことができる。
液晶表示装置は、左眼映像（ｌｅｆｔ  ｅｙｅ  ｉｍａｇｅ）及び右眼映像（ｒｉｇｈｔｅｙｅ  ｉｍａｇｅ）を含む３Ｄ映像を出力することができる。
【００１４】
前記第１ゲ−ト線に印加される第１ゲ−トオン電圧は第１クロック制御信号に同期化されていることができ、前記第１電荷共有線に印加される第２ゲ−トオン電圧は第２クロック制御信号に同期化されていることができる。
前記第１ゲ−ト線に隣接して位置する第２ゲ−ト線に印加される第３ゲ−トオン電圧と前記第１ゲ−トオン電圧は同時に印加でき、前記第１電荷共有線に隣接して位置する第２電荷共有線に印加される第４ゲ−トオン電圧と前記第２ゲ−トオン電圧は同時に印加できる。
【発明の効果】
【００１５】
本発明によれば、スリムベ−ゼルが適用でき、放電タイミングを調節することができ、ゲ−トオンタイミングを調節することができ、立体映像表示装置に適用可能である、ゲ−ト駆動部及びこれを含む液晶表示装置が提供できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態による表示装置のブロック図である。
【図２】本発明の一実施形態によるゲ−ト駆動部のブロック図である。
【図３】本発明の一実施形態によるゲ−ト駆動部の信号波形を示す図面である。
【図４】本発明の一実施形態によるゲ−ト駆動部の信号波形を示す図面である。
【図５】本発明の一実施形態による液晶表示装置と、これに適用されるゲ−ト駆動部の信号波形を示す図面である。
【図６】本発明の一実施形態によるゲ−ト駆動部の信号波形を示す図面である。
【図７】本発明の一実施形態による液晶表示装置と、これに適用されるゲ−ト駆動部の信号波形を示す図面である。
【図８】本発明の一実施形態によるゲ−ト駆動部の信号波形を示す図面である。
【図９】本発明の一実施形態による液晶表示装置と、これに適用されるゲ−ト駆動部の信号波形を示す図面である。
【図１０】本発明の一実施形態によるゲ−ト駆動部のブロック図である。
【図１１】本発明の一実施形態によるゲ−ト駆動部の信号波形を示す図面である。
【図１２】本発明の一実施形態によるゲ−ト駆動部のブロック図である。
【図１３】本発明の一実施形態によるゲ−ト駆動部の信号波形を示す図面である。
【発明を実施するための形態】
【００１７】
添付した図面を参照して、本発明の実施形態について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。本発明は種々の異なる形態に実現でき、ここで説明する実施形態に限られない。図面において、本発明を明確に説明するために説明上不必要な部分は省略し、明細書の全体にわたって同一又は類似する構成要素に対しては同一の図面符号が付けた。また、広く知られている公知技術の場合、その具体的な説明は省略する。
【００１８】
図面において種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分に対しては同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の「上」にあるという時、これは他の部分の「すぐ上」にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の「すぐ上」にあるという時には、中間に他の部分がないことを意味する。
【００１９】
図１は、本発明の一実施形態による表示装置のブロック図であり、図２は、本発明の一実施形態によるゲ−ト駆動部のブロック図であり、図３は、本発明の一実施形態によるゲ−ト駆動部の信号波形を示す図面であり、図４は、本発明の一実施形態によるゲ−ト駆動部の信号波形を示す図面である。
【００２０】
図１を参照すると、表示装置は、表示板組立体（ｄｉｓｐｌａｙ  ｐａｎｅｌ  ａｓｓｅｍｂｌｙ）３００及びこれと接続されたゲ−ト駆動部４００とデ−タ駆動部５００、デ−タ駆動部５００に接続された階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。
【００２１】
表示板組立体３００としては、液晶表示板組立体、有機発光表示板組立体、プラズマ表示板組立体、又は、その他の多様な種類の表示装置が適用できる。以下、表示板組立体３００が液晶表示板組立体と仮定して説明するが、特にこれに限られない。
【００２２】
表示装置の上部のゲ−ト線から下部のゲ−ト線まで順次にゲ−トオン信号（Ｖｇ）が印加される。例えば、表示装置は映像を下記のように表示することができる。順次にゲ−ト線にゲ−トオン電圧（Ｖｏｎ）を印加して、当該ゲ−ト線に接続されているスイッチング素子を通じて画素電極にデ−タ電圧（Ｖｄ）を印加する。この時、印加されるデ−タ電圧（Ｖｄ）は映像を表現するためのデ−タ電圧であり、印加されたデ−タ電圧（Ｖｄ）はストレ−ジキャパシタによって或る一定時間維持される。一方、ゲ−ト線にゲ−トオフ電圧（Ｖｏｆｆ）を印加して当該ゲ−ト線に接続されているスイッチング素子をオフできる。
【００２３】
表示板組立体３００は、等価回路として見れば、複数の信号線（Ｇ１〜Ｇｎ、Ｄ１〜Ｄｍ）と、これに接続されている複数の画素（ＰＸ）を含む。
【００２４】
信号線（Ｇ１〜Ｇｎ、Ｄ１〜Ｄｍ）は、ゲ−ト信号を伝達する複数のゲ−ト線（Ｇ１〜Ｇｎ）と、デ−タ信号を伝達する複数のデ−タ線（Ｄ１〜Ｄｍ）を含む。
【００２５】
各画素（ＰＸ）、例えば、ｉ番目（ｉ＝１、２、．．．、ｎ）のゲ−ト線（Ｇｉ）と、ｊ番目（ｊ＝１、２、．．．、ｍ）のデ−タ線（Ｄｊ）に接続されている画素（ＰＸ）は、信号線（Ｇｉ、Ｄｊ）に接続されているスイッチング素子と、これに接続された液晶キャパシタを含む。また、画素（ＰＸ）はストレ−ジキャパシタを選択的に含む。さらに各画素（ＰＸ）は複数の副画素を選択的に含む。スイッチング素子は三端子素子であって、その制御端子はゲ−ト線（Ｇｉ）と接続されており、入力端子はデ−タ線（Ｄｊ）と接続されており、出力端子は液晶キャパシタ及びストレ−ジキャパシタと接続されている。
画素（ＰＸ）、信号線（Ｇｉ、Ｄｊ）、スイッチング素子の接続関係は、上述のように、一つの画素が一つのデ−タ線と一つのデ−タ線に接続される方式の外、二つの画素が一つのゲ−ト線を共有する方式、二つの画素が一つのデ−タ線を共有する方式など、多様な変形が可能である。
【００２６】
液晶キャパシタは、画素電極（図示せず）と共通電極（図示せず）を二つの端子とし、液晶層（図示せず）は誘電体として機能する。
【００２７】
液晶キャパシタの補助的な役割を果たすストレ−ジキャパシタは、ゲ−ト線とデ−タ線以外に、別個の信号線（図示せず）と画素電極が絶縁体を介在して重畳して形成され、この別個の信号線には共通電圧などの定められた電圧が印加される。しかしストレ−ジキャパシタは、画素電極が絶縁体を媒介としてすぐ上部のゲ−ト線、即ち、前段ゲ−ト線と重畳して形成することができる。
【００２８】
一方、色表示を実現するためには、各画素（ＰＸ）が三原色（ｐｒｉｍａｒｙ  ｃｏｌｏｒ）のうちの一つを固定的に表示するか（空間分割）、又は、各画素（ＰＸ）が三原色のうちの一つを時間により交互に表示して（時間分割）、これら三原色の空間的、又は時間的な合成によって所望の色が認識される。三原色の例としては赤色、緑色、青色の組が挙げられる。
【００２９】
信号制御部６００は、外部のグラフィックス制御器（図示せず）から入力映像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号、例えば、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、メインクロック（ＭＣＬＫ）、デ−タイネ−ブル信号（ＤＥ）などの提供を受ける。
【００３０】
入力映像信号（Ｒ、Ｇ、Ｂ）は２Ｄ映像、又は３Ｄ映像である。ここで２Ｄ映像とは、観察者が表示装置から出力される映像について立体感を認知できない、通常のソ−スデ−タ（ｎｏｒｍａｌ  ｓｏｕｒｃｅ  ｄａｔａ）を意味する。３Ｄ映像とは、観察者が表示装置から出力される映像について立体感を認知できるソ−スデ−タを意味し、例えば、左眼映像（ｌｅｆｔ  ｅｙｅ  ｉｍａｇｅ）と右眼映像（ｒｉｇｈｔ  ｅｙｅ  ｉｍａｇｅ）がある。
【００３１】
信号制御部６００は、例えば入力映像信号（Ｒ、Ｇ、Ｂ）と入力制御信号に基づいて映像信号（Ｒ、Ｇ、Ｂ）を表示板組立体３００の動作条件に合うように適切に処理して得られる映像デ−タ（ＤＡＴ）と、デ−タ制御信号（ＣＯＮＴ２）と、をデ−タ駆動部５００に提供する。ここで映像信号（Ｒ、Ｇ、Ｂ）の処理は、表示板組立体３００の画素配列に合わせて映像デ−タ（Ｒ、Ｇ、Ｂ）を再配列する動作を含む。
【００３２】
また、信号制御部６００は少なくとも一つのゲ−ト制御信号（ＣＯＮＴ１）をゲ−ト駆動部４００に提供する。例えば、ゲ−ト制御信号（ＣＯＮＴ１）は、走査開始を指示する少なくとも一つの走査開始信号（ＳＴＶ１、ＳＴＶ２）、ゲ−トオン電圧（Ｖｏｎ）の出力時間を制御する少なくとも一つのクロック制御信号（ＣＰＶ１〜ＣＰＶ４）を含む。
その他にも、ゲ−ト制御信号（ＣＯＮＴ１）は、ゲ−トオン電圧（Ｖｏｎ）の持続時間を限定する少なくとも一つのクロックイネ−ブル信号、及び少なくとも一つのクロック信号などを含むことができる。
【００３３】
デ−タ制御信号（ＣＯＮＴ２）は、一群の画素に対するデ−タの伝送の開始を報知する水平同期開始信号と、デ−タ線（Ｄ１〜Ｄｍ）に当該デ−タ電圧の印加を指示するロ−ド信号及びデ−タクロック信号を含む。デ−タ制御信号（ＣＯＮＴ２）は、また、共通電圧に対するデ−タ電圧の極性（以下、共通電圧に対するデ−タ電圧の極性を略してデ−タ電圧の極性という）を反転させる反転信号を含むことができる。
デ−タ制御信号（ＣＯＮＴ２）により、デ−タ駆動部５００は一行の画素に対する映像デ−タ（ＤＡＴ）集合を受信し、階調電圧生成部８００からの階調電圧のうちの各映像デ−タ（ＤＡＴ）に対応する階調電圧を選択することができる。デ−タ駆動部５００は映像デ−タ（ＤＡＴ）を当該デ−タ電圧に変換した後、これを当該デ−タ線（Ｄ１〜Ｄｍ）に印加することができる。
【００３４】
ゲ−ト駆動部４００は信号制御部６００によってゲ−ト電圧（Ｖｇ）を印加し、ゲ−ト電圧（Ｖｇ）は、ゲ−トオン電圧（Ｖｏｎ）又はゲ−トオフ電圧（Ｖｏｆｆ）の２値をとる。ゲ−トオン電圧（Ｖｏｎ）がゲ−ト線（Ｇ１〜Ｇｎ）に印加されると、ゲ−ト線（Ｇ１〜Ｇｎ）に接続されたスイッチング素子が導通し、デ−タ線（Ｄ１〜Ｄｍ）に印加されたデ−タ電圧（Ｖｄ）が導通したスイッチング素子を通じて当該画素に印加される。
【００３５】
画素に印加されたデ−タ電圧（Ｖｄ）と共通電圧との差は画素電圧として現れる。例えば、液晶表示装置の場合、液晶分子は画素電圧の大きさによってその配列を異ならせ、これによって液晶層を通過する光の偏光が変化する。このような偏光の変化は表示板に付着した偏光子によって光の透過率の変化として現れる。
【００３６】
このようなゲ−ト駆動部４００、デ−タ駆動部５００、信号制御部６００、及び階調電圧生成部８００の各々は、少なくとも一つの集積回路チップの形態で表示板組立体３００の上に直接装着されるか、フレキシブル印刷回路フィルム（図示せず）の上に装着されて、ＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）の形態で表示板組立体３００に付着されるか、別途の印刷回路基板（図示せず）の上に装着される。
また、ゲ−ト駆動部４００、デ−タ駆動部５００、信号制御部６００、及び階調電圧生成部８００は単一チップに集積でき、この場合、これらのうちの少なくとも一つ又はこれらを構成する少なくとも一つの回路素子が単一チップの外側にあり得る。
【００３７】
図２を参照すると、ゲ−ト駆動部４００は、少なくとも一つのシフトレジスタ４１０、少なくとも一つの論理積素子（ＡＮＤゲ−ト）４２０、少なくとも一つのレベルシフタ４３０、及び少なくとも一つのバッファ４４０を含む。ここでシフトレジスタ４１０は論理積素子４２０を含む場合もある。ゲ−ト駆動部４００は種々の回路素子が具現されている少なくとも一つの集積回路チップを含み、このようなゲ−ト集積回路チップは、ゲ−ト駆動部の種々の回路素子が表示板組立体に個別に集積されている場合と比較してゲ−ト駆動部のサイズが小さいので、小さい幅を有するスリムベ−ゼル（ｓｌｉｍ  ｂｅｚｅｌ）を有する表示装置に適用できる。例えば、ゲ−ト集積回路チップを含む表示装置のスリムベ−ゼルの幅は１０ｍｍ以下にできるのに対して、表示板組立体にゲ−ト駆動部の種々の回路素子が個別に集積されている表示装置のベ−ゼルの幅は通常、１０ｍｍ以上である。ここでベ−ゼルとは、表示板組立体を囲んで固定する枠、即ち、上部及び下部シャ−シ（ｃｈａｓｓｉｓ）を意味する。
【００３８】
シフトレジスタ４１０は信号制御部６００からの走査開始信号（ＳＴＶ１、ＳＴＶ２）及びクロック制御信号（ＣＰＶ１〜ＣＰＶ４）に基づいてタ−ンオンし、パルス幅などの特性が適切に制御されたパルス信号を出力する。
【００３９】
複数のシフトレジスタ４１０は、二つの走査開始信号のいずれかに基づいて互いに独立的に駆動され、さらに、各々の走査開始信号に対応して互いに独立的に発生する二つのクロック制御信号のいずれかにより駆動される。例えば、（２ｎ−１）番目シフトレジスタ（ＳＲ１、ＳＲ３、ＳＲ５、ＳＲ７）は第１走査開始信号（ＳＴＶ１）に基づいて駆動され、（２ｎ）番目シフトレジスタ（ＳＲ２、ＳＲ４、ＳＲ６、ＳＲ８）は第２走査開始信号（ＳＴＶ２）に基づいて駆動される（ｎは自然数）。
二つの走査開始信号のタイミングは互いに独立的であり得（例えば、後述の図３参照）、これによってゲ−トオン電圧（Ｖｏｎ）のタイミングが適切に調節でき、ゲ−トオン電圧（Ｖｏｎ）の最適のタイミングが設計できる。さらに、一つの走査開始信号に対応する二つのクロック制御信号のタイミングは互いに独立的であり得、これによってゲ−トオン電圧（Ｖｏｎ）のタイミングが重畳して設計でき（例えば、後述の図４参照）、充電時間の確保によって表示装置の画質が改善される。
その他にも、複数のシフトレジスタ４１０は互いに独立的に駆動される走査開始信号を三つ以上含むことができ（例えば、後述の図１０参照）、一つの走査開始信号に対応して独立的に発生するクロック制御信号は三つ以上であり得る。シフトレジスタ４１０は走査開始信号に対する入力端子と出力端子を二対以上含むことができる。
【００４０】
クロック制御信号（ＣＰＶ１〜ＣＰＶ４）とシフトレジスタ４１０からの出力信号（Ｏ）は論理積素子４２０に入力される。
【００４１】
論理積素子４２０からの出力信号はレベルシフタ４３０に入力される。レベルシフタ４３０は入力信号を、スイッチング素子をオン又はオフできる電圧レベルを有する信号に変換する。
【００４２】
レベルシフタ４３０からの出力信号はバッファ４４０に入力される。バッファ４４０はゲ−ト線（Ｇ１〜Ｇｎ）を適切に駆動するように入力信号をバッファリング（ｂｕｆｆｅｒｉｎｇ）する。
【００４３】
バッファ４４０からの出力信号はゲ−ト線（Ｇ１〜Ｇｎ）に入力される。
【００４４】
図３を参照すると、第１走査開始信号（ＳＴＶ１）がハイレベルである区間内のいずれかのタイミングで、第１クロック制御信号（ＣＰＶ１）と第２クロック制御信号（ＣＰＶ２）がハイレベルになる。第１クロック制御信号（ＣＰＶ１）と第２クロック制御信号（ＣＰＶ２）のタイミングは互いに独立的であり得る。例えば、第１クロック制御信号（ＣＰＶ１）の上昇タイミングと第２クロック制御信号（ＣＰＶ２）の上昇タイミングとの間隔及び順序は、第１走査開始信号（ＳＴＶ１）がハイレベルである区間内で適切に調節可能である。
【００４５】
（４ｎ−３）番目ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）は第１クロック制御信号（ＣＰＶ１）に同期化されており、（４ｎ−１）番目ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）は第２クロック制御信号（ＣＰＶ２）に同期化されている（ｎは自然数）。例えば、第１ゲ−ト線（Ｇ１）のゲ−トオン電圧（Ｖｏｎ）は第１クロック制御信号（ＣＰＶ１）の一番目のパルスに同期されており、第３ゲ−ト線（Ｇ３）のゲ−トオン電圧（Ｖｏｎ）は第２クロック制御信号（ＣＰＶ２）の一番目のパルスに同期化されている。
【００４６】
第２走査開始信号（ＳＴＶ２）がハイレベルである区間内のいずれかのタイミングで、第３クロック制御信号（ＣＰＶ３）と第４クロック制御信号（ＣＰＶ４）がハイレベルになる。第２走査開始信号（ＳＴＶ２）のタイミングは第１走査開始信号（ＳＴＶ１）のタイミングと独立的であり得る。第３クロック制御信号（ＣＰＶ３）と第４クロック制御信号（ＣＰＶ４）のタイミングは互いに独立的であり得る。例えば、第３クロック制御信号（ＣＰＶ３）の上昇タイミングと第４クロック制御信号（ＣＰＶ４）の上昇タイミングとの間隔及び順序は第２走査開始信号（ＳＴＶ２）がハイレベルである区間内で適切に調節可能である。
【００４７】
（４ｎ−２）番目ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）は第３クロック制御信号（ＣＰＶ３）に同期化されており、（４ｎ）番目ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）は第４クロック制御信号（ＣＰＶ４）に同期化されている（ｎは自然数）。例えば、第２ゲ−ト線（Ｇ２の）ゲ−トオン電圧（Ｖｏｎ）は第３クロック制御信号（ＣＰＶ３）の三番目パルスに同期化されており、第４ゲ−ト線（Ｇ４）のゲ−トオン電圧（Ｖｏｎ）は第４クロック制御信号（ＣＰＶ４）の三番目パルスに同期化されている。
【００４８】
図４を参照すると、二つのゲ−ト線、例えば、Ｇ１（第（４ｎ−３）番目ゲ−ト線）とＧ３（第（４ｎ−１）番目ゲ−ト線）、のゲ−トオン電圧が互いに重畳し、このようなゲ−トオン電圧の重畳は２４０Ｈｚ又は４８０Ｈｚのような高い駆動周波数を有する表示装置の充電時間を増加させることによって、表示装置の画質を改善できる。図３での信号波形図とは異なって、図４では第１走査開始信号（ＳＴＶ１）ハイレベルである区間内に発生した第１クロック制御信号（ＣＰＶ１）の一番目のパルスと第２クロック制御信号（ＣＰＶ２）の一番目のパルスとが重畳し、これによって（４ｎ−３）番目ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）と（４ｎ−１）番目ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）とが重畳する（ｎは自然数）。
また、第２走査開始信号（ＳＴＶ２）がハイレベルである区間内に発生した第３クロック制御信号（ＣＰＶ３）の三番目パルスと第４クロック制御信号（ＣＰＶ４）の三番目パルスとが重畳し、これによって（４ｎ−２）番目ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）と（４ｎ）番目ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）とが重畳する（ｎは自然数）。例えば、第一ゲ−ト線（Ｇ１）に印加されるゲ−トオン電圧（Ｖｏｎ）と第３ゲ−ト線（Ｇ３）に印加されるゲ−トオン電圧（Ｖｏｎ）とが重畳し、第３ゲ−ト線（Ｇ３）に印加されるゲ−トオン電圧（Ｖｏｎ）と第５ゲ−ト線（Ｇ５）に印加されるゲ−トオン電圧（Ｖｏｎ）とが重畳し、第５ゲ−ト線（Ｇ５）に印加されるゲ−トオン電圧（Ｖｏｎ）と第７ゲ−ト線（Ｇ７）に印加されるゲ−トオン電圧（Ｖｏｎ）とが重畳する。
また、第２ゲ−ト線（Ｇ２）に印加されるゲ−トオン電圧（Ｖｏｎ）と第４ゲ−ト線（Ｇ４）に印加されるゲ−トオン電圧（Ｖｏｎ）とが重畳し、第４ゲ−ト線（Ｇ４）に印加されるゲ−トオン電圧（Ｖｏｎ）と第６ゲ−ト線（Ｇ６）に印加されるゲ−トオン電圧（Ｖｏｎ）とが重畳し、第６ゲ−ト線（Ｇ６）に印加されるゲ−トオン電圧（Ｖｏｎ）と第８ゲ−ト線（Ｇ８）に印加されるゲ−トオン電圧（Ｖｏｎ）とが重畳する。
【００４９】
図５は、本発明の一実施形態による液晶表示装置と、これに適用されるゲ−ト駆動部の信号波形を示す図面である。
【００５０】
図５を参照すると、液晶表示装置は、ゲ−ト線（Ｇ１〜Ｇｎ）、電荷共有線（ｃｈａｒｇｅ  ｓｈａｒｉｎｇ  ｌｉｎｅ）（ＣＳ１〜ＣＳｎ）、及びデ−タ線（Ｄ１〜Ｄｍ）を含む信号線と、これに接続されている複数の画素（ＰＸ）を含む。複数の画素（ＰＸ）は第１副画素電極（ＰＸａ）と第２副画素電極（ＰＸｂ）を含む。
【００５１】
画素（ＰＸ）は、第１スイッチング素子（Ｑａ）、第２スイッチング素子（Ｑｂ）、第３スイッチング素子（Ｑｃ）、及び変換キャパシタ（Ｃｓｔｄ、ｔｒａｎｓｆｏｒｍａｔｉｏｎ＿ｃａｐａｃｉｔｏｒ）を含む。
第１スイッチング素子（Ｑａ）、第２スイッチング素子（Ｑｂ）、及び第３スイッチング素子（Ｑｃ）は、薄膜トランジスタのような三端子素子である。第１スイッチング素子（Ｑａ）は、ゲ−ト線（Ｇ１〜Ｇｎ）に接続されている制御端子、デ−タ線（Ｄ１〜Ｄｍ）に接続されている入力端子、そして第１副画素電極（ＰＸａ）に接続されている出力端子を含む。第２スイッチング素子（Ｑｂ）は、ゲ−ト線（Ｇ１〜Ｇｎ）に接続されている制御端子、デ−タ線（Ｄ１〜Ｄｍ）に接続されている入力端子、そして第２副画素電極（ＰＸｂ）に接続されている出力端子を含む。第１スイッチング素子（Ｑａ）の制御端子と第２スイッチング素子（Ｑｂ）の制御端子とは同一のゲ−ト線に接続されており、第１スイッチング素子（Ｑａ）の入力端子と第２スイッチング素子（Ｑｂ）の入力端子とは同一のデ−タ線に接続されている。第３スイッチング素子（Ｑｃ）は、電荷共有線（ＣＳ１〜ＣＳｎ）に接続されている制御端子、第２副画素電極（ＰＸｂ）に接続されている入力端子、そして変換キャパシタ（Ｃｓｔｄ）に接続されている出力端子を含む。
【００５２】
変換キャパシタ（Ｃｓｔｄ）の両端子は各々第３スイッチング素子（Ｑｃ）の出力端子と共通電圧Ｖｃｏｍに接続されている。第１液晶キャパシタの両端子は第１副画素電極（ＰＸａ）と共通電圧（Ｖｃｏｍ）に接続されており、第２液晶キャパシタの両端子は第２副画素電極（ＰＸｂ）と共通電圧（Ｖｃｏｍ）に接続されている。
【００５３】
ゲ−ト線（Ｇ１〜Ｇｎ）にゲ−トオン電圧（Ｖｏｎ）が印加されると、ゲ−ト線（Ｇ１〜Ｇｎ）に接続されている第１スイッチング素子（Ｑａ）及び第２スイッチング素子（Ｑｂ）が導通する。そのために、導通した第１スイッチング素子（Ｑａ）及び第２スイッチング素子（Ｑｂ）を通じて、同一のデ−タ電圧（Ｖｄ）が第１副画素電極（ＰＸａ）及び第２副画素電極（ＰＸｂ）に印加されるので、第１液晶キャパシタに充電される電圧と第２液晶キャパシタに充電される電圧とは互いに同一である。ゲ−ト線（Ｇ１〜Ｇｎ）にゲ−トオン電圧（Ｖｏｎ）が印加される時、電荷共有線（ＣＳ１〜ＣＳｎ））にはゲ−トオフ電圧（Ｖｏｆｆ）が印加される。
【００５４】
ゲ−ト線（Ｇ１〜Ｇｎ）にゲ−トオフ電圧（Ｖｏｆｆ）が印加され、電荷共有線（ＣＳ１〜ＣＳｎ）にゲ−トオン電圧（Ｖｏｎ）が印加されると、ゲ−ト線（Ｇ１〜Ｇｎ）に接続されている第１スイッチング素子（Ｑａ）と第２スイッチング素子（Ｑｂ）は遮断され、第３スイッチング素子（Ｑｃ）は導通する。従ってその場合、第２スイッチング素子（Ｑｂ）を通じて、第２副画素電極（Ｑｂ）に充電されている電荷の一部が変換キャパシタ（Ｃｓｔｄ）に移動し、第２液晶キャパシタに充電されている電圧は下降する。このように第１キャパシタの充電電圧と第２液晶キャパシタの充電電圧とを互いに異なるようにすることによって、液晶表示装置の側面視認性が改善できる。
【００５５】
図５の液晶表示装置に適用されるゲ−ト駆動部４００は、図２に示すような種々の回路素子が具現されている少なくとも一つの集積回路チップを含み、このようなゲ−ト集積回路チップは、ゲ−ト駆動部の種々の回路素子が表示板組立体に集積されている場合よりゲ−ト駆動部のサイズが小さいので、小さい幅を有するスリムベ−ゼルを有する表示装置に適用できる。例えば、ゲ−ト集積回路チップを含む表示装置のスリムベ−ゼルの幅は１０ｍｍ以下とすることができるが、表示板組立体にゲ−ト駆動部の種々の回路素子が個別に集積されている表示装置のベ−ゼルの幅は１０ｍｍ以下とするのは一般的に困難である。
【００５６】
図６は、本発明の一実施形態によるゲ−ト駆動部の信号波形を示す図面である。
【００５７】
図６の信号波形図は１２０Ｈｚ又は２４０Ｈｚのようなフレ−ム周波数（ｆｒａｍｅ＿ｆｒｅｑｕｅｎｃｙ）を有する図５の液晶表示装置に適用でき、図２のゲ−ト駆動部にも適用できる。図６を参照すると、第１走査開始信号（ＳＴＶ１）と第２走査開始信号（ＳＴＶ２）のタイミングは互いに独立的であり、そのためにゲ−ト線（Ｇ１〜Ｇｎ）に印加されるゲ−トオン電圧（Ｖｏｎ）のタイミングと電荷共有線（ＣＳ１〜ＣＳｎ）に印加されるゲ−トオン電圧（Ｖｏｎ）のタイミングが適切に調節でき、ゲ−トオン電圧（Ｖｏｎ）の最適のタイミングが設計できる。ここで電荷共有線（ＣＳ１〜ＣＳｎ）に印加されるゲ−トオン電圧（Ｖｏｎ）のタイミングは放電タイミング（ｄｉｓｃｈａｒｇｉｎｇ  ｔｉｍｉｎｇ）を意味する。
また、一つの走査開始信号に対応する二つのクロック制御信号のタイミングは互いに独立的であり得、これによってゲ−トオン電圧（Ｖｏｎ）のタイミングが重畳して設計でき、充電時間の確保によって表示装置の画質が改善できる。第１走査開始信号（ＳＴＶ１）に対応して第１クロック制御信号（ＣＰＶ１）と第２クロック制御信号（ＣＰＶ２）が発生し、第１クロック制御信号（ＣＰＶ１）と第２クロック制御信号（ＣＰＶ２）は互いに独立的にゲ−ト線（Ｇ１〜Ｇｎ）に印加されるゲ−トオン電圧（Ｖｏｎ）を制御する。第２走査開始信号（ＳＴＶ２）に対応して第３クロック制御信号（ＣＰＶ３）と第４クロック制御信号（ＣＰＶ４）が発生し、第３クロック制御信号（ＣＰＶ３）と第４クロック制御信号（ＣＰＶ４）は各々電荷共有線（ＣＳ１〜ＣＳｎ）に印加されるゲ−トオン電圧（Ｖｏｎ）を制御する。
【００５８】
図７は、本発明の一実施形態による液晶表示装置と、これに適用されるゲ−ト駆動部の信号波形を示す図面である。
【００５９】
図７に示されている液晶表示装置における一つの画素（ＰＸ）に対する等価回路は、図５に示されている液晶表示装置における一つの画素（ＰＸ）に対する等価回路と同一である。例えば、図７に示されている液晶表示装置において、第１副画素電極（ＰＸａ）、第２副画素電極（ＰＸｂ）、第１スイッチング素子（Ｑａ）、第２スイッチング素子（Ｑｂ）、第３スイッチング素子（Ｑｃ）、変換キャパシタ（Ｃｓｔｄ）、第１液晶キャパシタ、及び第２液晶キャパシタの接続関係は、図５に示されている回路素子の接続関係と同一である。
しかし、図７に示されている液晶表示装置と図５に示されている液晶表示装置は、デ−タ線の個数が互いに異なり、そのために隣接した画素列とデ−タ線の接続関係が互いに異なる。例えば、図７に示されている液晶表示装置のデ−タ線の個数は、図５に示されている液晶表示装置のデ−タ線の個数の２倍である。また、第２行の第１列に位置した画素（ＰＸ）と、第１行の第２列に位置した画素とは、図５では同一のデ−タ線（Ｄ２）に接続されているが、図７では互いに異なるデ−タ線（Ｄ２、Ｄ３）に接続されている。
【００６０】
ゲ−トオン電圧（Ｖｏｎ）は（２ｎ−１）番目ゲ−ト線と（２ｎ）番目ゲ−ト線に同時に印加され、（２ｎ−１）番目ゲ−ト線に接続されている第１スイッチング素子（Ｑａ）と第２スイッチング素子（Ｑｂ）、そして（２ｎ）番目ゲ−ト線に接続されている第１スイッチング素子（Ｑａ）と第２スイッチング素子（Ｑｂ）が全て同時に導通する（ｎは自然数）。
これによって、（２ｎ−１）番目デ−タ線と（２ｎ）番目デ−タ線に各々第１デ−タ電圧と第２デ−タ電圧が同時に印加されるので、（２ｎ−１）番目ゲ−ト線に接続されている第１スイッチング素子（Ｑａ）と第２スイッチング素子（Ｑｂ）を通じて第１デ−タ電圧が（２ｎ−１）番目列の第１副画素電極（ＰＸａ）と第２副画素電極（ＰＸｂ）に印加される時点と、（２ｎ）番目ゲ−ト線に接続されている第１スイッチング素子（Ｑａ）と第２スイッチング素子（Ｑｂ）を通じて第２デ−タ電圧が（２ｎ）番目列の第１副画素電極（ＰＸａ）と第２副画素電極（ＰＸｂ）に印加される時点とが、全て同一である（ｎは自然数）。
また、第１副画素電極（ＰＸａ）と第２副画素電極（ＰＸｂ）には同一のデ−タ電圧が印加されるので、第１液晶キャパシタに充電される電圧と第２液晶キャパシタに充電される電圧は互いに同一である。ゲ−ト線（Ｇ１〜Ｇｎ）にゲ−トオン電圧（Ｖｏｎ）が印加される時、電荷共有線（ＣＳ１〜ＣＳｎ）にはゲ−トオフ電圧（Ｖｏｆｆ）が印加される。
【００６１】
ゲ−ト線（Ｇ１〜Ｇｎ）にゲ−トオフ電圧（Ｖｏｆｆ）が印加され、電荷共有線（ＣＳ１〜ＣＳｎ）にゲ−トオン電圧（Ｖｏｎ）が印加されると、ゲ−ト線（Ｇ１〜Ｇｎ）に接続されている第１スイッチング素子（Ｑａ）と第２スイッチング素子（Ｑｂ）は遮断され、第３スイッチング素子（Ｑｃ）は導通する。これによって、第２スイッチング素子（Ｑｂ）を通じて、第２副画素電極（Ｑｂ）に充電されている電荷の一部が変換キャパシタ（Ｃｓｔｄ）に移動し、第２液晶キャパシタに充電されている電圧は下降する。ここで、（２ｎ−１）番目電荷共有線と（２ｎ）番目電荷共有線にはゲ−トオン電圧（Ｖｏｎ）が同時に印加され、（２ｎ−１）番目列の第２キャパシタと（２ｎ）番目列の第２キャパシタは同時に充電されている電圧が下降する（ｎは自然数）。このように第１キャパシタの充電電圧と第２液晶キャパシタの充電電圧を互いに異なるようにすることによって、液晶表示装置の側面視認性が改善できる。
【００６２】
図７の液晶表示装置に適用されるゲ−ト駆動部４００は、図２に示すような種々の回路素子が具現されている少なくとも一つの集積回路チップを含み、このようなゲ−ト集積回路チップはゲ−ト駆動部の種々の回路素子が表示板組立体に個別に集積されている場合よりゲ−ト駆動部のサイズが小さいので、小さい幅を有するスリムベ−ゼルを有する表示装置に適用できる。例えば、ゲ−ト集積回路チップを含む表示装置のスリムベ−ゼルの幅は１０ｍｍ以下にできるのに対して、表示板組立体にゲ−ト駆動部の種々の回路素子が個別に集積されている表示装置のベ−ゼルの幅は通常、１０ｍｍ以下とするのが困難である。
【００６３】
図８は、本発明の一実施形態によるゲ−ト駆動部の信号波形を示す図面である。
【００６４】
図８の信号波形図は２４０Ｈｚ又は４８０Ｈｚのようなフレ−ム周波数を有する図７の液晶表示装置に適用でき、図２のゲ−ト駆動部にも適用できる。図８を参照すると、第１走査開始信号（ＳＴＶ１）と第２走査開始信号（ＳＴＶ２）のタイミングは互いに独立的であり、これによってゲ−ト線（Ｇ１〜Ｇｎ）に印加されるゲ−トオン電圧（Ｖｏｎ）のタイミングと電荷共有線（ＣＳ１〜ＣＳｎ）に印加されるゲ−トオン電圧（Ｖｏｎ）のタイミングが適切に調節でき、ゲ−トオン電圧（Ｖｏｎ）の最適のタイミングが設計できる。ここで、電荷共有線（ＣＳ１〜ＣＳｎ）に印加されるゲ−トオン電圧（Ｖｏｎ）のタイミングは放電タイミングを意味する。
第１走査開始信号（ＳＴＶ１）に対応して第１クロック制御信号（ＣＰＶ１）と第２クロック制御信号（ＣＰＶ２）が同時に発生し、（２ｎ−１）番目ゲ−ト線と（２ｎ）番目ゲ−ト線にゲ−トオン電圧（Ｖｏｎ）が同時に印加される（ｎは自然数）。第２走査開始信号（ＳＴＶ２）に対応して第３クロック制御信号（ＣＰＶ３）と第４クロック制御信号（ＣＰＶ４）が同時に発生し、（２ｎ−１）番目電荷共有線と（２ｎ）番目電荷共有線にゲ−トオン電圧（Ｖｏｎ）が同時に印加される（ｎは自然数）。
【００６５】
図９は、本発明の一実施形態による液晶表示装置と、これに適用されるゲ−ト駆動部の信号波形を示す図面である。
【００６６】
図９に示されている液晶表示装置は図５に示されている液晶表示装置と同一である。例えば、図９に示されている液晶表示装置において、第１副画素電極（ＰＸａ）、第２副画素電極（ＰＸｂ）、第１スイッチング素子（Ｑａ）、第２スイッチング素子（Ｑｂ）、第３スイッチング素子（Ｑｃ）、変換キャパシタ（Ｃｓｔｄ）、第１液晶キャパシタ、第２液晶キャパシタ、ゲ−ト線（Ｇ１〜Ｇｎ）、デ−タ線（Ｄ１〜Ｄｍ）、及び電荷共有線（ＣＳ１〜ＣＳ２）の接続関係は、図５に示されている回路素子の接続関係と同一である。しかし、図９に示されているゲ−ト駆動部の信号波形は、図７に示されているゲ−ト駆動部の信号波形と同一であるので、図８の信号波形図が図９の液晶表示装置に適用できる。
例えば、（２ｎ−１）番目ゲ−ト線と（２ｎ）番目ゲ−ト線にゲ−トオン電圧（Ｖｏｎ）が同時に印加されるので、（２ｎ−１）番目副画素電極（ＰＸａ、ＰＸｂ）に印加されるデ−タ電圧と（２ｎ）番目副画素電極（ＰＸａ、ＰＸｂ）に印加されるデ−タ電圧は同一である。また、図９の液晶表示装置には図２のゲ−ト駆動部が適用できる。図９の液晶表示装置とゲ−ト駆動部の信号波形は、３Ｄ映像の駆動に適用できる。例えば、図９の液晶表示装置が図２のゲ−ト駆動部を含み、１２０Ｈｚのフレ−ム周波数を有する２Ｄ映像又は３Ｄ映像を出力する時、３Ｄ映像の出力のために図９のゲ−ト駆動部の信号波形が適用され、一般的な２Ｄ映像の出力のために図５のゲ−ト駆動部の信号波形が適用される。これによって、図２のゲ−ト駆動部に入力される走査開始信号とクロック制御信号のタイミング及びパルスの幅を適切に調節することによって、自由に２Ｄ映像と３Ｄ映像の駆動が変換可能である。
【００６７】
図１０は、本発明の一実施形態によるゲ−ト駆動部のブロック図であり、図１１は、本発明の一実施形態によるゲ−ト駆動部の信号波形を示す図面である。
図１０のゲ−ト駆動部のシフトレジスタ４１０、論理積素子４２０、レベルシフタ４３０、及びバッファ４４０は図２のゲ−ト駆動部の素子と同一であるが、図１０のゲ−ト駆動部の素子の接続関係は図２のゲ−ト駆動部の素子の接続関係とは互いに異なる。
【００６８】
図１０のゲ−ト駆動部において、複数のシフトレジスタ４１０は三つの走査開始信号のいずれかに基づいて独立的に駆動され、さらに、各々の走査開始信号に対応して互いに独立的に発生する二つのクロック制御信号のいずれかにより駆動される。例えば、（３ｎ−１）番目シフトレジスタ（ＳＲ１、ＳＲ４）は第１走査開始信号（ＳＴＶ１）に基づいて駆動され、（３ｎ−１）番目シフトレジスタ（ＳＲ２、ＳＲ５）は第２走査開始信号（ＳＴＶ２）に基づいて駆動され、（３ｎ）番目シフトレジスタ（ＳＲ３、ＳＲ６）は第３走査開始信号（ＳＴＶ３）に基づいて駆動される（ｎは自然数）。
三つの走査開始信号のタイミングは互いに独立的であり得（例えば、後述の図１１参照）、これによってゲ−トオン電圧（Ｖｏｎ）のタイミングが適切に調節でき、ゲ−トオン電圧（Ｖｏｎ）の最適のタイミングが設計できる。また、一つの走査開始信号に対応する二つのクロック制御信号のタイミングは互いに独立的であり得、これによってゲ−トオン電圧（Ｖｏｎ）のタイミングが重畳して設計でき、充電時間の確保によって表示装置の画質が改善できる。その他にも、一つの走査開始信号に対応して独立的に発生するクロック制御信号は三つ以上であり得る。
【００６９】
図１１を参照すると、第１走査開始信号（ＳＴＶ１）がハイレベルである区間内に、第１クロック制御信号（ＣＰＶ１）と第２クロック制御信号（ＣＰＶ２）がハイレベルになる。第１クロック制御信号（ＣＰＶ１）と第２クロック制御信号（ＣＰＶ２）のタイミングは互いに独立的である。例えば、第１クロック制御信号（ＣＰＶ１）の上昇タイミングと第２クロック制御信号（ＣＰＶ２）の上昇タイミングとの間隔及び順序は、第１走査開始信号（ＳＴＶ１）がハイレベルである区間内で適切に調節可能である。
【００７０】
（６ｎ−５）番目ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）は第１クロック制御信号（ＣＰＶ１）に同期化されており、（６ｎ−４）番目ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）は第２クロック制御信号（ＣＰＶ２）に同期化されている（ｎは自然数）。
【００７１】
第２走査開始信号（ＳＴＶ２）がハイレベルである区間内に、第３クロック制御信号（ＣＰＶ３）と第４クロック制御信号（ＣＰＶ４）がハイレベルになる。第３クロック制御信号（ＣＰＶ３）と第４クロック制御信号（ＣＰＶ４）のタイミングは互いに独立的であり得る。例えば、第３クロック制御信号（ＣＰＶ３）の上昇タイミングと第４クロック制御信号（ＣＰＶ４）の上昇タイミングとの間隔及び順序は、第２走査開始信号（ＳＴＶ２）がハイレベルである区間内で適切に調節可能である。
【００７２】
（６ｎ−３）番目ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）は第３クロック制御信号（ＣＰＶ３）に同期化されており、（６ｎ−２）番目ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）は第４クロック制御信号（ＣＰＶ４）に同期化されている（ｎは自然数）。
【００７３】
第３走査開始信号（ＳＴＶ３）がハイレベルである区間内に、第５クロック制御信号（ＣＰＶ５）と第６クロック制御信号（ＣＰＶ６）がハイレベルになる。第５クロック制御信号（ＣＰＶ５）と第６クロック制御信号（ＣＰＶ６）のタイミングは互いに独立的であり得る。例えば、第５クロック制御信号（ＣＰＶ５）の上昇タイミングと第６クロック制御信号（ＣＰＶ６）の上昇タイミングとの間隔及び順序は、第３走査開始信号（ＳＴＶ３）がハイレベルである区間内で適切に調節可能である。
（６ｎ−１）番目ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）は第５クロック制御信号（ＣＰＶ５）に同期化されており、（６ｎ）番目ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）は第６クロック制御信号（ＣＰＶ６）に同期化されている（ｎは自然数）。
【００７４】
図１２は、本発明の一実施形態によるゲ−ト駆動部のブロック図であり、図１３は本発明の一実施形態によるゲ−ト駆動部の信号波形を示す図面である。
図１２のゲ−ト駆動部のシフトレジスタ４１０、論理積素子４２０、レベルシフタ４３０、及びバッファ４４０は、図２のゲ−ト駆動部の素子と同一であるが、図１２のゲ−ト駆動部の素子の接続関係は、図２のゲ−ト駆動部の素子の接続関係とは互いに異なる。
【００７５】
図１２のゲ−ト駆動部において、複数のシフトレジスタ４１０は二つの走査開始信号のいずれかに基づいて独立的に駆動され、一つの走査開始信号に対応して二つのクロック制御信号が独立的に発生する。しかし、第１走査開始信号（ＳＴＶ１）に基づいて駆動されるシフトレジスタ４１０は、最初のシフトレジスタ（ＳＲ１）から（ｎ／２−１）番目シフトレジスタ（ＳＲ（ｎ／２−１））であり、第２走査開始信号（ＳＴＶ２）に基づいて、駆動されるシフトレジスタ４１０は（ｎ／２）番目シフトレジスタ（ＳＲ（ｎ／２））から（ｎ）番目シフトレジスタ（ＳＲｎ）である（ｎは偶数）。
その他にも、複数のシフトレジスタ４１０は三つ以上の走査開始信号に基づいて独立的に駆動でき、この場合、シフトレジスタは三つ以上のシフトレジスタ群に分離されて、独立的に駆動できる。
【００７６】
二つの走査開始信号のタイミングは互いに独立的であり得、これによってゲ−トオン電圧（Ｖｏｎ）のタイミングが適切に調節でき、ゲ−トオン電圧（Ｖｏｎ）の最適のタイミングが設計できる。また、一つの走査開始信号に対応する二つのクロック制御信号のタイミングは互いに独立的であり得、これによってゲ−トオン電圧（Ｖｏｎ）のタイミングが重畳して設計でき、充電時間の確保によって表示装置の画質が改善できる。
【００７７】
図１３を参照すると、第１走査開始信号（ＳＴＶ１）がハイレベルである区間内に、第１クロック制御信号（ＣＰＶ１）と第２クロック制御信号（ＣＰＶ２）がハイレベルになる。第１クロック制御信号（ＣＰＶ１）と第２クロック制御信号（ＣＰＶ２）のタイミングは互いに独立的であり得る。例えば、第１クロック制御信号（ＣＰＶ１）の上昇タイミングと第２クロック制御信号（ＣＰＶ２）の上昇タイミングとの間隔及び順序は、第１走査開始信号（ＳＴＶ１）がハイレベルである区間内で適切に調節可能である。
【００７８】
第１ゲ−ト線（Ｇ１）から（ｎ／２−１）番目ゲ−ト線（Ｇ（ｎ／２−１））までのゲ−ト線中、奇数ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）は第１クロック制御信号（ＣＰＶ１）に同期化されており、偶数ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）は第２クロック制御信号（ＣＰＶ２）に同期化されている（ｎは偶数）。
【００７９】
第２走査開始信号（ＳＴＶ２）がハイレベルである区間内に、第３クロック制御信号（ＣＰＶ３）と第４クロック制御信号（ＣＰＶ４）がハイレベルになる。第３クロック制御信号（ＣＰＶ３）と第４クロック制御信号（ＣＰＶ４）のタイミングは互いに独立的であり得る。例えば、第３クロック制御信号（ＣＰＶ３）の上昇タイミングと第４クロック制御信号（ＣＰＶ４）の上昇タイミングとの間隔及び順序は、第２走査開始信号（ＳＴＶ２）がハイレベルである区間内で適切に調節可能である。
【００８０】
（ｎ／２）番目ゲ−ト線（Ｇ（ｎ／２））からｎ番目ゲ−ト線（Ｇｎ）までのゲ−ト線中、奇数ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）は第１クロック制御信号（ＣＰＶ１）に同期化されており、偶数ゲ−ト線のゲ−トオン電圧（Ｖｏｎ）は第２クロック制御信号（ＣＰＶ２）に同期化されている（ｎは偶数）。
【００８１】
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、次の請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。
【符号の説明】
【００８２】
３００  表示板組立体
４００  ゲ−ト駆動部
４１０  シフトレジスタ
４２０  論理積素子
４３０  レベルシフタ
４４０  バッファ
５００  デ−タ駆動部
６００  信号制御部
８００  階調電圧生成部
【図１】
0005951251.tif 000002
【図２】
0005951251.tif 000003
【図３】
0005951251.tif 000004
【図４】
0005951251.tif 000005
【図５】
0005951251.tif 000006
【図６】
0005951251.tif 000007
【図７】
0005951251.tif 000008
【図８】
0005951251.tif 000009
【図９】
0005951251.tif 000010
【図１０】
0005951251.tif 000011
【図１１】
0005951251.tif 000012
【図１２】
0005951251.tif 000013
【図１３】
0005951251.tif 000014