(57)【特許請求の範囲】
【請求項１】
半導体薄膜、ドレイン電極、ソース電極、ゲート電極、第１ホール電極、及び第２ホール電極を備えてなり、
前記ドレイン電極に印加されるドレイン電圧及び前記ゲート電極に印加されるゲート電圧に応じて前記ドレイン電極と前記ソース電極の間に前記半導体薄膜のチャネル領域を通ってドレイン・ソース間電流が流れ、該ドレイン・ソース間電流及び前記チャネル領域に存在する磁場に応じて前記第１ホール電極と前記第２ホール電極の間にホール電圧が発生し得る磁場センサーであって、
前記ホール電圧は、前記ゲート電圧が許容最低ゲート電圧値よりも低い低電圧範囲では、前記半導体薄膜にジグザグ経路又はパーコレーション経路で電流が流れることにより、前記磁場に関係なく急激に増加又は減少し、前記許容最低ゲート電圧値以上では、前記磁場に依存するようになる特性を有しており、
前記ゲート電極には、前記低電圧範囲は使用不可として印加されず、前記許容最低ゲート電圧値以上の前記ゲート電圧が印加されるようにしてなり、
前記半導体薄膜は、多結晶半導体であることを特徴とする磁場センサー。
【請求項２】
請求項１に記載の磁場センサーにおいて、
前記多結晶半導体は、多結晶シリコンであることを特徴とする磁場センサー。
【請求項３】
半導体薄膜、ドレイン電極、ソース電極、ゲート電極、第１ホール電極、及び第２ホール電極を備えてなり、
前記ドレイン電極に印加されるドレイン電圧及び前記ゲート電極に印加されるゲート電圧に応じて前記ドレイン電極と前記ソース電極の間に前記半導体薄膜のチャネル領域を通ってドレイン・ソース間電流が流れ、該ドレイン・ソース間電流及び前記チャネル領域に存在する磁場に応じて前記第１ホール電極と前記第２ホール電極の間にホール電圧が発生し得る磁場センサーであって、
前記ホール電圧は、前記ゲート電圧が許容最低ゲート電圧値よりも低い低電圧範囲では、前記半導体薄膜にジグザグ経路又はパーコレーション経路で電流が流れることにより、前記磁場に関係なく急激に増加又は減少し、前記許容最低ゲート電圧値以上では、前記磁場に依存するようになる特性を有しており、
前記ゲート電極には、前記低電圧範囲は使用不可として印加されず、前記許容最低ゲート電圧値以上の前記ゲート電圧が印加されるようにしてなり、
前記半導体薄膜は、アモルファス半導体であることを特徴とする磁場センサー。
【請求項４】
請求項３に記載の磁場センサーにおいて、
前記アモルファス半導体は、アモルファスＩＧＺＯであることを特徴とする磁場センサー。
【請求項５】
半導体薄膜、ドレイン電極、ソース電極、ゲート電極、第１ホール電極、及び第２ホール電極を備えてなり、
前記ドレイン電極に印加されるドレイン電圧及び前記ゲート電極に印加されるゲート電圧に応じて前記ドレイン電極と前記ソース電極の間に前記半導体薄膜のチャネル領域を通ってドレイン・ソース間電流が流れ、該ドレイン・ソース間電流及び前記チャネル領域に存在する磁場に応じて前記第１ホール電極と前記第２ホール電極の間にホール電圧が発生し得る磁場センサーであって、
前記ホール電圧は、前記ゲート電圧が許容最低ゲート電圧値よりも低い低電圧範囲では、前記半導体薄膜にジグザグ経路又はパーコレーション経路で電流が流れることにより、前記磁場に関係なく急激に増加又は減少し、前記許容最低ゲート電圧値以上では、前記磁場に依存するようになる特性を有しており、
前記ゲート電極には、前記低電圧範囲は使用不可として印加されず、前記許容最低ゲート電圧値以上の前記ゲート電圧が印加されるようにしてなり、
前記半導体薄膜は、微結晶半導体であることを特徴とする磁場センサー。
【請求項６】
請求項５に記載の磁場センサーにおいて、
前記微結晶半導体は、微結晶シリコンであることを特徴とする磁場センサー。
【請求項７】
請求項１〜６のいずれか１項に記載の磁場センサーにおいて、
前記許容最低ゲート電圧値は、ドレイン・ソース間電流のゲート電圧に対する依存性の特性曲線を外挿してドレイン・ソース間電流が０になる電圧としたことを特徴とする磁場センサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体薄膜を用いた磁場センサーに関する。
【背景技術】
【０００２】
従来より、磁場センサーとしてホール効果を利用した素子（ホール素子）が用いられてきた。この磁場センサーは、素子の中に流れる電流に磁場を加えると電流と磁場の両方に直交する方向に起電力（ホール電圧）が発生する。よって、このホール電圧を測定することで、磁場が測定できる。磁場センサーは、感度（磁場の変化に対するホール電圧の変化の度合）を制御できるものとして、電界効果トランジスタにホール電圧を測定する電極（第１ホール電極と第２ホール電極）を加えた構造のものが知られている（例えば、特許文献１）。この電界効果トランジスタの構造の磁場センサーでは、ゲート電圧を変化させることで、感度を制御できる。
【０００３】
電界効果トランジスタの構造の磁場センサーの中には、特許文献１に記載の半導体基板を用いたものの他に、半導体薄膜を用いたもの（薄膜トランジスタ）も提案されている（例えば、特許文献２及び非特許文献１）。このような半導体薄膜を用いた電界効果トランジスタの構造の磁場センサーは、各種機器に有用であり、特に、非特許文献１に記載されているように、広い領域の磁場を測定する機器に非常に有用である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０７−１２２７９３号公報
【特許文献２】特開平０５−２２６６３５号公報
【非特許文献】
【０００５】
【非特許文献１】Ｆ．Ｌｅ  Ｂｉｈａｎ、外５名、“Ｒｅａｌｉｚａｔｉｏｎ  ｏｆ  ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ  ｍａｇｎｅｔｉｃ  ｓｅｎｓｏｒｓ”、Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ａ、Ｅｌｓｅｖｉｅｒ  Ｓｃｉｅｎｃｅ  Ｂ．Ｖ．、２００１年、第８８巻、ｐ．１３３−１３８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、半導体薄膜を用いた電界効果トランジスタの構造の磁場センサーは、半導体薄膜が単一の結晶質でないために、半導体基板を用いたもののようには安定した電気的特性を示さない。
【０００７】
本発明は係る事由に鑑みてなされたものであり、その目的は、半導体薄膜を用いた電界効果トランジスタの構造の磁場センサーにおいて感度を適切に制御できる磁場センサーを提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１に記載の磁場センサーは、半導体薄膜、ドレイン電極、ソース電極、ゲート電極、第１ホール電極、及び第２ホール電極を備えてなり、前記ドレイン電極に印加されるドレイン電圧及び前記ゲート電極に印加されるゲート電圧に応じて前記ドレイン電極と前記ソース電極の間に前記半導体薄膜のチャネル領域を通ってドレイン・ソース間電流が流れ、該ドレイン・ソース間電流及び前記チャネル領域に存在する磁場に応じて前記第１ホール電極と前記第２ホール電極の間にホール電圧が発生し得る磁場センサーであって、前記ホール電圧は、前記ゲート電圧が許容最低ゲート電圧値よりも低い低電圧範囲では、前記半導体薄膜にジグザグ経路又はパーコレーション経路で電流が流れることにより、前記磁場に関係なく急激に増加又は減少し、前記許容最低ゲート電圧値以上では、前記磁場に依存するようになる特性を有しており、前記ゲート電極には、前記低電圧範囲は使用不可として印加されず、前記許容最低ゲート電圧値以上の前記ゲート電圧が印加されるようにしてなり、前記半導体薄膜は、多結晶半導体であることを特徴とする。
【０００９】
請求項２に記載の磁場センサーは、請求項１に記載の磁場センサーにおいて、前記多結晶半導体は、多結晶シリコンであることを特徴とする。
【００１０】
請求項３に記載の磁場センサーは、半導体薄膜、ドレイン電極、ソース電極、ゲート電極、第１ホール電極、及び第２ホール電極を備えてなり、前記ドレイン電極に印加されるドレイン電圧及び前記ゲート電極に印加されるゲート電圧に応じて前記ドレイン電極と前記ソース電極の間に前記半導体薄膜のチャネル領域を通ってドレイン・ソース間電流が流れ、該ドレイン・ソース間電流及び前記チャネル領域に存在する磁場に応じて前記第１ホール電極と前記第２ホール電極の間にホール電圧が発生し得る磁場センサーであって、前記ホール電圧は、前記ゲート電圧が許容最低ゲート電圧値よりも低い低電圧範囲では、前記半導体薄膜にジグザグ経路又はパーコレーション経路で電流が流れることにより、前記磁場に関係なく急激に増加又は減少し、前記許容最低ゲート電圧値以上では、前記磁場に依存するようになる特性を有しており、前記ゲート電極には、前記低電圧範囲は使用不可として印加されず、前記許容最低ゲート電圧値以上の前記ゲート電圧が印加されるようにしてなり、前記半導体薄膜は、アモルファス半導体であることを特徴とする。
【００１１】
請求項４に記載の磁場センサーは、請求項３に記載の磁場センサーにおいて、前記アモルファス半導体は、アモルファスＩＧＺＯであることを特徴とする。
【００１２】
請求項５に記載の磁場センサーは、半導体薄膜、ドレイン電極、ソース電極、ゲート電極、第１ホール電極、及び第２ホール電極を備えてなり、前記ドレイン電極に印加されるドレイン電圧及び前記ゲート電極に印加されるゲート電圧に応じて前記ドレイン電極と前記ソース電極の間に前記半導体薄膜のチャネル領域を通ってドレイン・ソース間電流が流れ、該ドレイン・ソース間電流及び前記チャネル領域に存在する磁場に応じて前記第１ホール電極と前記第２ホール電極の間にホール電圧が発生し得る磁場センサーであって、前記ホール電圧は、前記ゲート電圧が許容最低ゲート電圧値よりも低い低電圧範囲では、前記半導体薄膜にジグザグ経路又はパーコレーション経路で電流が流れることにより、前記磁場に関係なく急激に増加又は減少し、前記許容最低ゲート電圧値以上では、前記磁場に依存するようになる特性を有しており、前記ゲート電極には、前記低電圧範囲は使用不可として印加されず、前記許容最低ゲート電圧値以上の前記ゲート電圧が印加されるようにしてなり、前記半導体薄膜は、微結晶半導体であることを特徴とする。
【００１３】
請求項６に記載の磁場センサーは、請求項５に記載の磁場センサーにおいて、前記微結晶半導体は、微結晶シリコンであることを特徴とする。
【００１４】
請求項７に記載の磁場センサーは、請求項１〜６のいずれか１項に記載の磁場センサーにおいて、前記許容最低ゲート電圧値は、ドレイン・ソース間電流のゲート電圧に対する依存性の特性曲線を外挿してドレイン・ソース間電流が０になる電圧としたことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、半導体薄膜を用いた電界効果トランジスタの構造の磁場センサーにおいて感度を適切に制御できる磁場センサーを提供することが可能になる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る磁場センサーの第１の実施例の構造を示す平面図である。
【図２】同上の第１の実施例におけるＳ−Ｓ線で示す切断面での断面図である。
【図３】同上の第１の実施例における１つのゲート電圧−ホール電圧特性を示す特性図である。
【図４】同上の第１の実施例におけるもう１つのゲート電圧−ホール電圧特性を示す特性図である。
【図５】同上の第１の実施例の特性を説明するための模式図である。
【図６】同上の第１の実施例の特性を説明するための模式的な特性図である。
【図７】同上の第１の実施例における１つのゲート電圧−ドレイン・ソース間電流を示す特性図である。
【図８】本発明の実施形態に係る磁場センサーの第２の実施例の構造を示す断面図である。
【図９】同上の第２の実施例における１つのゲート電圧−ホール電圧特性を示す特性図である。
【図１０】図９の特性図の一部を拡大した特性図である。
【図１１】本発明の実施形態に係る磁場センサーを適用した２次元磁場測定器を示す模式的な斜視図である。
【図１２】図１１の２次元磁場測定器の一部の構成を示す回路図である。
【発明を実施するための形態】
【００１７】
以下、本発明を実施するための形態について図面を参照しながら説明する。本発明の実施形態に係る磁場センサー１は、図１及び図２に示すように、樹脂基板やガラス基板などの基板１Ａの上に絶縁膜１Ｂなどを介して、電界効果トランジスタを構成する半導体薄膜２、ドレイン電極３、ソース電極４、ゲート電極５を設け、それに第１ホール電極６、第２ホール電極７を加えた構造を備えるものである。この磁場センサー１は、ドレイン電極３に印加されるドレイン電圧及びゲート電極５に印加されるゲート電圧Ｖｇｓに応じてドレイン電極３とソース電極４の間に半導体薄膜２のチャネル領域２０を通ってドレイン・ソース間電流Ｉｄｓが流れ得る。また、磁場センサー１は、チャネル領域２０に外部からの磁場が存在する場合、この磁場及びドレイン・ソース間電流Ｉｄｓに応じて第１ホール電極６と第２ホール電極７の間にホール電圧Ｖｈが発生し得る。本発明に係る磁場センサー１は、このような構造を備えてなるものである。
【００１８】
そして、この磁場センサー１は、ゲート電極５には、許容最低ゲート電圧値Ｖ０よりも低い低電圧範囲Ｒ０は使用不可として印加されず、許容最低ゲート電圧値Ｖ０以上のゲート電圧Ｖｇｓが印加されるようにしてなるものである（図３及び図４参照）。したがって、磁場センサー１は、許容最低ゲート電圧値Ｖ０が設定されているので、後述する実施例で説明するように、感度を適切に制御できる。
【００１９】
半導体薄膜２は、多結晶半導体、アモルファス半導体、微結晶半導体が可能である。許容最低ゲート電圧値Ｖ０は、これらの種類に応じた値となる。
【００２０】
以下、第１の実施例として、半導体薄膜２が多結晶半導体の多結晶シリコンの場合を説明する。
【００２１】
この場合、磁場センサー１は、具体的には、以下に説明するような構造とすることができる。すなわち、図１及び図２に示すように、ドレイン電極３とソース電極４は、金属層に形成されており、コンタクトホール３Ａ、４Ａを介してドレイン領域２１とソース領域２２に接続されている。ドレイン領域２１とソース領域２２は、半導体薄膜２に、チャネル領域２０を挟んで形成される。ドレイン領域２１とソース領域２２は、ｎ型の高濃度不純物領域である。半導体薄膜２におけるチャネル領域２０は、不純物がドープされないイントリンシック領域又は僅かに不純物がドープされたｎ型又はｐ型の低濃度不純物領域である。ゲート電極５は、ゲート絶縁膜５Ａを介してチャネル領域２０の上方に設けられる。ゲート電極５及びゲート絶縁膜５Ａは、下方に設けてもよい。図１及び図２に示す第１の実施例では、ゲート電極５はチャネル領域２０の上方に設けられるので、ドレイン領域２１とソース領域２２の高濃度不純物領域はゲート電極５によってセルフアライメントで形成されている。
【００２２】
第１ホール電極６と第２ホール電極７は、半導体薄膜２のチャネル領域２０の両側（チャネル領域２０の幅方向の両側）に設けられている。第１ホール電極６と第２ホール電極７は、金属層に形成されており、コンタクトホール６Ａ、７Ａを介して第１ホール領域２３と第２ホール領域２４に接続されている。これら第１ホール領域２３と第２ホール領域２４は、半導体薄膜２において、チャネル領域２０の中間付近でその幅方向の両側に突出した部分に形成されたｎ型の高濃度不純物領域である。図１及び図２に示す第１の実施例では、この高濃度不純物領域はゲート電極５によってセルフアライメントで形成されている。
【００２３】
磁場センサー１の２つの実験サンプル（サンプルＡ、Ｂ）におけるホール電圧Ｖｈ（縦軸の電圧）のゲート電圧Ｖｇｓ（横軸の電圧）に対する依存性を測定した結果を、図３と図４に示す。チャネル領域２０は、特に不純物をドープする工程を経ておらず、従って、不純物の濃度は低く、１×１０１７／ｃｍ３以下となっている。サンプルＡは、チャネル領域２０の長さ（ドレイン領域２１とソース領域２２の間の長さ）Ｌが８０００μｍ、幅Ｗが１０００μｍである。ドレイン電極３に印加されるドレイン電圧は、５Ｖとした。図３の中の曲線ａ、ｂ、ｃ、ｄ、ｅ、ｆは、それぞれ０Ｔ、０．２Ｔ、０．４Ｔ、０．６Ｔ、０．８Ｔ、１．０Ｔの磁場が存在するときのサンプルＡの特性である。サンプルＢは、チャネル領域２０の長さＬが４０００μｍ、幅Ｗが１０００μｍである。ドレイン電極３に印加されるドレイン電圧は、１０Ｖとした。図４の中の曲線ｇ、ｈ、ｉ、ｊ、ｋ、ｌは、それぞれ０Ｔ、０．１３Ｔ、０．２５Ｔ、０．３８Ｔ、０．５０Ｔ、０．６１Ｔの磁場が存在するときのサンプルＢの特性である。
【００２４】
図３と図４より、図中のＶ０で示す電圧以上では、磁場が増加するとホール電圧Ｖｈがほぼ線形に増加しており、そのときゲート電圧Ｖｇｓが高いと感度（磁場の変化に対するホール電圧Ｖｈの変化の度合）も高いことが分かる。
【００２５】
これに対して、図３中及び図４中の低電圧範囲Ｒ０（０Ｖ〜約７Ｖ）では、磁場に関係なく不安定な変化をするホール電圧Ｖｈが発生している。つまり、図３によると、ゲート電圧Ｖｇｓが約４Ｖから約５Ｖに増加すると、ホール電圧Ｖｈは磁場に関係なく急激に減少し、ゲート電圧Ｖｇｓが約５Ｖから約７Ｖに増加すると、ホール電圧Ｖｈは磁場に関係なく急激に増加している。一方、図４によると、ゲート電圧Ｖｇｓが約４Ｖから約６Ｖに増加すると、ホール電圧Ｖｈは磁場に関係なく急激に増加し、ゲート電圧Ｖｇｓが約６Ｖから約７Ｖに増加すると、ホール電圧Ｖｈは磁場に関係なく急激に減少している。
【００２６】
図３中及び図４中の低電圧範囲Ｒ０で、ホール電圧Ｖｈが磁場に関係ない不安定な変化をするメカニズムについては、下記のような説明が可能である。半導体薄膜２が多結晶半導体の場合、結晶粒界にポテンシャルバリアが存在し、低電圧範囲Ｒ０ではポテンシャルバリアが高く、電流は図５に示すようなジグザグ経路Ｐｌ、Ｐｍ、Ｐｕに沿って流れる。その結果、第１ホール領域２３と第２ホール領域２４の間の対称性が破れて、第１ホール電極６と第２ホール電極７の間にいずれかの極性のホール電圧Ｖｈが発生する。例えば、ジグザグ経路Ｐｌに沿って電流が流れた結果の第１ホール領域２３近くの電圧とジグザグ経路Ｐｕに沿って電流が流れた結果の第２ホール領域２４近くの電圧の間に、図６（横軸が位置、縦軸が電圧）に示すように、電圧差が生じるとそれがホール電圧Ｖｈとして測定される。よって、低電圧範囲Ｒ０でのホール電圧Ｖｈは磁場には関係ない。また、結晶粒界の位置はサンプルごとに異なるので、ホール電圧Ｖｈの値や極性もサンプルごとに異なる。結晶粒界に関連した現象であるので、半導体単結晶にない、半導体薄膜２特有の現象である。ゲート電圧Ｖｇｓが低電圧範囲Ｒ０よりも大きくなると、ポテンシャルバリアが低くなり、電流は比較的に直線的に流れ、磁場に正しく依存するようになる。
【００２７】
従って、半導体薄膜２が多結晶シリコンの場合の例では、磁場が増加するとホール電圧Ｖｈがほぼ線形に増加し始める図中のＶ０で示す電圧を許容最低ゲート電圧値Ｖ０とし、許容最低ゲート電圧値Ｖ０よりも低い低電圧範囲Ｒ０（０Ｖ〜約７Ｖ）は使用不可として印加されない電圧範囲とすることができる。そして、ゲート電極５には許容最低ゲート電圧値Ｖ０以上のゲート電圧Ｖｇｓが印加されるようにし、ゲート電圧Ｖｇｓを増減させることによって感度（磁場の変化に対するホール電圧Ｖｈの変化の度合）を調整し適切に制御できることが分かる。
【００２８】
許容最低ゲート電圧値Ｖ０を具体的に決定するのには、図３及び図４のようなホール電圧Ｖｈのゲート電圧Ｖｇｓに対する依存性の特性曲線を用いて適切な値を選択してもよいが、次のように、ドレイン・ソース間電流Ｉｄｓのゲート電圧Ｖｇｓに対する依存性の特性曲線を用いることもできる。図７に示す曲線ｍは、サンプルＡにおけるドレイン・ソース間電流Ｉｄｓ（縦軸の電流）のゲート電圧Ｖｇｓ（横軸の電圧）に対する依存性の特性曲線である。ドレイン電極３に印加されるドレイン電圧は、５Ｖとしている。ドレイン・ソース間電流Ｉｄｓは、ゲート電圧Ｖｇｓが比較的高いところでは直線的（略一次関数的）な依存性を示すので、これを低電圧側に外挿する。そして、外挿した直線ｍ’上のドレイン・ソース間電流Ｉｄｓが０になる電圧（横軸との切片の電圧）を求め、これから許容最低ゲート電圧値Ｖ０を決定することができる。図７に示す曲線ｍでは、こうして決定した許容最低ゲート電圧値Ｖ０は、７．３Ｖである。
【００２９】
次に、第２の実施例として、半導体薄膜２がアモルファス半導体のａ−ＩＧＺＯの場合を説明する。ａ−ＩＧＺＯは、Ｉｎ、Ｇａ、Ｚｎ及び酸素の元素から構成されたアモルファス半導体である。
【００３０】
この場合、磁場センサー１は、具体的には、以下に説明するような構造とすることができる。すなわち、図８に示すように、ドレイン電極３とソース電極４は、金属層に形成されており、半導体薄膜２（チャネル領域２０）に接続されている。半導体薄膜２（チャネル領域２０）は、ｎ型の低濃度不純物領域となっている。ゲート電極５は、ゲート絶縁膜５Ａを介してチャネル領域２０の下方に設けられる。第１ホール電極６と第２ホール電極７は、図示は省略するが、チャネル領域２０に対して図１に示したのと同様な位置に設けられる。
【００３１】
磁場センサー１の実験サンプル（サンプルＣ）におけるホール電圧Ｖｈ（縦軸の電圧）のゲート電圧Ｖｇｓ（横軸の電圧）に対する依存性を測定した結果を、図９に示す。サンプルＣは、チャネル領域２０の長さ（ドレイン電極３とソース電極４の間の長さ）Ｌが４０００μｍ、幅Ｗが１０００μｍである。ドレイン電極３に印加されるドレイン電圧は、５Ｖとした。図１０に示すのは、図９中の破線の枠Ｄで示す範囲を拡大したものである。図１０の中の曲線ｎ、ｏ、ｐ、ｑは、それぞれ０Ｔ、０．５Ｔ、１．０Ｔ、１．５Ｔの磁場が存在するときのサンプルＣの特性である。
【００３２】
図１０より、図中のＶ０で示す電圧以上では、磁場が増加するとホール電圧Ｖｈがほぼ線形に増加しており、そのときゲート電圧Ｖｇｓが高いと感度（磁場の変化に対するホール電圧Ｖｈの変化の度合）も高いことが分かる。
【００３３】
これに対して、図１０中（及び図９中）の低電圧範囲Ｒ０（０Ｖ〜約２３Ｖ）では、磁場に関係なく不安定な変化をするホール電圧Ｖｈが発生している。つまり、図９によると、ゲート電圧Ｖｇｓが０Ｖから約１３Ｖに増加すると、ホール電圧Ｖｈは磁場に関係なく急激に増加し、ゲート電圧Ｖｇｓが約１３Ｖから約２２Ｖに増加すると、ホール電圧Ｖｈは磁場に関係なく急激に減少している。
【００３４】
図１０中（及び図９中）の低電圧範囲Ｒ０で、ホール電圧Ｖｈが磁場に関係ない不安定な変化をするメカニズムについては、下記のような説明が可能である。半導体薄膜２がアモルファス半導体の場合、半導体薄膜２が多結晶半導体の場合のようには結晶粒界は存在しないが、アモルファス状態であるために上述したジグザグ経路Ｐｌ、Ｐｍ、Ｐｕに似たパーコレーション経路で電流が流れる。その結果、第１ホール電極６と第２ホール電極７の間の対称性が破れていずれかの極性のホール電圧Ｖｈが発生する。この現象は、半導体単結晶にない、半導体薄膜２特有の現象である。ゲート電圧Ｖｇｓが低電圧範囲Ｒ０よりも大きくなると、電流は比較的に直線的に流れ、磁場に正しく依存するようになる。
【００３５】
従って、半導体薄膜２がａ−ＩＧＺＯの場合の例では、磁場が増加するとホール電圧Ｖｈがほぼ線形に増加し始める図中のＶ０で示す電圧を許容最低ゲート電圧値Ｖ０とし、許容最低ゲート電圧値Ｖ０よりも低い低電圧範囲Ｒ０（０Ｖ〜約２３Ｖ）は使用不可として印加されない電圧範囲とすることができる。そして、ゲート電極５には許容最低ゲート電圧値Ｖ０以上のゲート電圧Ｖｇｓが印加されるようにし、ゲート電圧Ｖｇｓを増減させることによって感度（磁場の変化に対するホール電圧Ｖｈの変化の度合）を調整し適切に制御できることが分かる。上述した半導体薄膜２が多結晶シリコンの場合の例と同様に、許容最低ゲート電圧値Ｖ０をドレイン・ソース間電流Ｉｄｓのゲート電圧Ｖｇｓに対する依存性の特性曲線から決定することも可能である。
【００３６】
このように、多結晶半導体又はアモルファス半導体の半導体薄膜２を有する磁場センサー１は、最低ゲート電圧値Ｖ０を設けてそれ以上のゲート電圧Ｖｇｓがゲート電極５に印加されることで、感度を適切に制御できる。磁場センサー１は、回路素子とともに基板１Ａの上に集積されたとき、適切な許容最低ゲート電圧値Ｖ０を設けることで、回路素子の特性に適合したどのようなチャネル領域２０の不純物濃度であっても、感度を適切に制御できる。なお、微結晶半導体は、一般に、多結晶半導体又はアモルファス半導体と類似の性質を有しているので、半導体薄膜２は、微結晶半導体（例えば、微結晶シリコンなど）であってもよい。
【００３７】
以上説明した磁場センサー１は、各種機器に有用である。例えば、図１１に示すような２次元磁場測定器８に有用である。この２次元磁場測定器８は、多数の磁気測定セル８Ａが２次元に配列されて樹脂基板やガラス基板などの基板１Ａの上に形成されている。それぞれの磁気測定セル８Ａは、回路素子８ａ、８ｂ、８ｃとともに磁場センサー１を有している。この基板は、現在のところ最大１０ｍ２近くのものまでが可能であり、広い領域の磁場を測定することができる。２次元磁場測定器８は、例えば、それを直接制御する磁場測定制御器９などを介してコンピュータ等（図示せず）によって制御される。２次元磁場測定器８は、偽造紙幣対策のようなセキュリティ用の磁場イメージリーダーや、モーターのような磁気デバイス開発用の磁場測定装置や、デジタイザのペン入力装置や、異常磁場を感知することで内部導線の破断等の建築構造の異常を発見する異常磁場検出センサーなどに用いることができる。
【００３８】
以上、本発明の実施形態に係る磁場センサーについて説明したが、本発明は、実施形態に記載したものに限られることなく、特許請求の範囲に記載した事項の範囲内でのさまざまな設計変更が可能である。第１及び第２の実施例において、ｎ型とあるのをｐ型とし、同時にｐ型とあるのをｎ型とすることが可能である。この場合、ゲート電圧Ｖｇｓ及びドレイン電圧は負の電圧となる。許容最低ゲート電圧値Ｖ０は、負の値になり、値の大小関係は絶対値の大小関係となる。また、ゲート電極５等の位置や形状などは、適宜変更可能である。
【符号の説明】
【００３９】
１    磁場センサー
２    半導体薄膜
２０  半導体薄膜のチャネル領域
３    ドレイン電極
４    ソース電極
５    ゲート電極
６    第１ホール電極
７    第２ホール電極
Ｒ０  低電圧範囲
Ｖ０  許容最低ゲート電圧値
Ｖｇｓ  ゲート電圧
【図１】
0005968372.tif 000002
【図２】
0005968372.tif 000003
【図３】
0005968372.tif 000004
【図４】
0005968372.tif 000005
【図５】
0005968372.tif 000006
【図６】
0005968372.tif 000007
【図７】
0005968372.tif 000008
【図８】
0005968372.tif 000009
【図９】
0005968372.tif 000010
【図１０】
0005968372.tif 000011
【図１１】
0005968372.tif 000012
【図１２】
0005968372.tif 000013