(57)【特許請求の範囲】
【請求項１】
第１端子と第２端子との間をオン／オフするスイッチであって、
前記第１端子と前記第２端子との間に２つのトランジスタが直列に接続された第１トランジスタ回路と、
ゲート端子が前記２つのトランジスタのソース端子に接続され、ソース端子が前記２つのトランジスタのゲート端子に接続された第２トランジスタ回路とを備え、
前記第１端子及び前記第２端子のうちより電位の高い端子に対して、前記第２トランジスタ回路の前記ソース端子の電位の高／低を切り換えることにより、前記第１端子と前記第２端子との間のオン／オフを切り換えるスイッチ。
【請求項２】
前記２つのトランジスタは、ソース端子同士を接続しあった第１のＰＭＯＳトランジスタ及び第２のＰＭＯＳトランジスタで構成され、
前記第２トランジスタ回路は、ゲート端子が前記第１及び第２のＰＭＯＳトランジスタのソース端子に接続され、ソース端子が前記第１及び第２のＰＭＯＳトランジスタのゲート端子に接続された第３のＰＭＯＳトランジスタを備える請求項１に記載のスイッチ。
【請求項３】
前記第３のＰＭＯＳトランジスタがオンすることにより前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタがオフして、前記第１端子と前記第２端子の間をオフする請求項２に記載のスイッチ。
【請求項４】
前記２つのトランジスタは、ソース端子同士を接続し合った第１のＰＭＯＳトランジスタ及び第２のＰＭＯＳトランジスタで構成され、
前記第２トランジスタ回路は、ゲート端子が前記第１及び第２のＰＭＯＳトランジスタのソース端子に接続され、ソース端子が前記第１及び第２のＰＭＯＳトランジスタのゲート端子に接続された第４のＮＭＯＳトランジスタを備える請求項１〜請求項３の何れか１項に記載のスイッチ。
【請求項５】
前記第４のＮＭＯＳトランジスタがオンすることにより前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタがオンして前記第１端子と前記第２端子の間をオンする請求項４に記載のスイッチ。
【請求項６】
前記２つのトランジスタは、ソース端子同士を接続しあった第５のＮＭＯＳトランジスタ及び第６のＮＭＯＳトランジスタで構成され、
前記第２トランジスタ回路は、ゲート端子が前記第５及び第６のＮＭＯＳトランジスタのソース端子に接続され、ソース端子が前記第５及び第６のＮＭＯＳトランジスタのゲート端子に接続された第７のＰＭＯＳトランジスタを備える請求項１に記載のスイッチ。
【請求項７】
前記第７のＰＭＯＳトランジスタがオンすることにより前記第５のＮＭＯＳトランジスタと前記第６のＮＭＯＳトランジスタがオンして、前記第１端子と前記第２端子の間をオンする請求項６に記載のスイッチ。
【請求項８】
前記２つのトランジスタは、ソース端子同士を接続し合った第５のＮＭＯＳトランジスタ及び第６のＮＭＯＳトランジスタで構成され、
前記第２トランジスタ回路は、ゲート端子が前記第５及び第６のＮＭＯＳトランジスタのソース端子に接続され、ソース端子が前記第５及び第６のＮＭＯＳトランジスタのゲート端子に接続された第８のＮＭＯＳトランジスタを備える請求項１、請求項６、請求項７の何れか１項に記載のスイッチ。
【請求項９】
前記第８のＮＭＯＳトランジスタがオンすることにより前記第５のＮＭＯＳトランジスタと前記第６のＮＭＯＳトランジスタがオフして、前記第１端子と前記第２端子の間をオフする請求項８に記載のスイッチ。
【請求項１０】
前記２つのトランジスタの接続点と所定の定電圧源との間の接続を切り替えるスイッチ回路を備える請求項１〜請求項９の何れか１項に記載のスイッチ。
【請求項１１】
前記２つのトランジスタは、第９のＮＭＯＳトランジスタ及び第１０のＮＭＯＳトランジスタで構成され、
前記第２トランジスタ回路は、ゲート端子が前記第９のＮＭＯＳトランジスタのソース端子に接続され、ソース端子が前記第９のＮＭＯＳトランジスタのゲート端子に接続された第１１のＮＭＯＳトランジスタと、ゲート端子が前記第１０のＮＭＯＳトランジスタのソース端子に接続され、ソース端子が前記第１０のＮＭＯＳトランジスタのゲート端子に接続された第１２のＮＭＯＳトランジスタとを備えて構成される請求項１に記載のスイッチ。
【請求項１２】
前記第２トランジスタ回路のソース端子から電流を引き抜くか否かによって、前記第１端子及び前記第２端子のうちより電位の高い端子に対する該ソース端子の電位の高／低を切り換えるカレントミラー回路と、
制御信号に応じて前記カレントミラー回路に電流を流すか否かを切り換えるスイッチ回路とを備える請求項１、請求項２、請求項１１の何れか１項に記載のスイッチ。
【請求項１３】
前記カレントミラー回路は、複数のカレントミラー回路が連結されて構成され、
前記スイッチ回路は、前記複数のカレントミラー回路の１つのゲート端子に接続されたトランジスタを備え、該トランジスタに電流を流すか否かを切り換えることで前記複数のカレントミラー回路に電流を流すか否かを切り換える請求項１２に記載のスイッチ。
【請求項１４】
第１端子と第２端子との間をオン／オフするスイッチであって、
前記第１端子と前記第２端子との間に２つのＰＭＯＳトランジスタが直列に接続されたＰＭＯＳスイッチと、
ゲート端子が前記２つのＰＭＯＳトランジスタのソース端子に接続され、ソース端子が前記２つのＰＭＯＳトランジスタのゲート端子に接続されたトランジスタを有する第１スイッチ制御回路と、
前記第１端子と前記第２端子との間に２つのＮＭＯＳトランジスタが直列に接続されたＮＭＯＳスイッチと、
ゲート端子が前記２つのＮＭＯＳトランジスタのソース端子に接続され、ソース端子が前記２つのＮＭＯＳトランジスタのゲート端子に接続されたトランジスタを有する第２スイッチ制御回路と、を備えるスイッチ。
【請求項１５】
前記第１端子及び前記第２端子のうちより電位の高い端子に対して、前記第１スイッチ制御回路の有するトランジスタのソース端子の電位の高／低を切り換えることにより、前記第１端子と前記第２端子との間のオン／オフを切り換える第１の切り替え態様を実現し、
前記第１端子及び前記第２端子のうちより電位の高い端子に対して、前記第２スイッチ制御回路の有するトランジスタのソース端子の電位の高／低切をり換えることにより、前記第１端子と前記第２端子との間のオン／オフを切り換える第２の切り替え態様を実現する請求項１４に記載のスイッチ。
【請求項１６】
第１端子と第２端子との間をオン／オフするスイッチであって、
前記第１端子と前記第２端子との間に２つのトランジスタが直列に接続された第１トランジスタ回路、
ゲート端子が前記２つのトランジスタのソース端子に接続され、ソース端子が前記２つのトランジスタのゲート端子に接続された第２トランジスタ回路、
前記第２トランジスタ回路の前記ソース端子に接続された第１カレントミラー回路、
ドレイン端子が前記第１カレントミラー回路に接続された第１トランジスタ、
一端が前記第１トランジスタのゲート端子に接続された第１スイッチ、
及び、一端が前記第１トランジスタのゲート端子に接続され、他端が接地された第２スイッチを有する複数のスイッチ回路と、
ゲート端子が前記複数のスイッチ回路の前記第１スイッチの各他端に接続された第２トランジスタとを備え、
前記第１スイッチのオン／オフを切り換えることで前記第１トランジスタと前記第２トランジスタとが第２カレントミラー回路として動作するか否か切り替え、前記第２スイッチのオン／オフを切り替えて、前記第１，第２カレントミラー回路に電流を流すか否かを切り換えることで、前記第１端子及び前記第２端子のうちより電位の高い端子に対して、前記第２トランジスタ回路のソース端子の電位の高／低を切り換えるスイッチ。
【請求項１７】
複数の充電池セルの充電状態を監視する充電監視装置であって、
前記充電池セルの電位を測定する電位測定部と、
前記電位測定部が測定する前記充電池セルを選択するスイッチとを備え、
前記スイッチは、前記充電池セルと前記電位測定部との間をオン／オフするスイッチであって、
前記充電池セルと前記電位測定部との間に２つのトランジスタが直列に接続された第１トランジスタ回路と、
ゲート端子が前記２つのトランジスタのソース端子に接続され、ソース端子が前記２つのトランジスタのゲート端子に接続された第２トランジスタ回路とを備え、
前記充電池セル及び前記電位測定部のうちより電位の高い側に対して、前記第２トランジスタ回路の前記ソース端子の電位を高／低切り換えることにより、前記充電池セルと前記電位測定部との間のオン／オフを切り換える充電監視装置。
【請求項１８】
複数の充電池セルと、
前記充電池セルの電位を測定する電位測定部及び前記電位測定部が測定する前記充電池セルを選択するスイッチを有する充電監視装置とを備え、
前記スイッチは、前記充電池セルと前記電位測定部との間をオン／オフするスイッチであって、
前記充電池セルと前記電位測定部との間に２つのトランジスタが直列に接続された第１トランジスタ回路と、
ゲート端子が前記２つのトランジスタのソース端子に接続され、ソース端子が前記２つのトランジスタのゲート端子に接続された第２トランジスタ回路とを備え、
前記充電池セル及び前記電位測定部のうちより電位の高い側に対して、前記第２トランジスタ回路の前記ソース端子の電位を高／低切り換えることにより、前記充電池セルと前記電位測定部との間のオン／オフを切り換える充電池モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、スイッチ、充電監視装置、及び充電池モジュールに関する。
【背景技術】
【０００２】
リチウムイオン電池パックに代表されるように、充電・放電を繰り返し行える充電装置が知られている。充電装置は、一般的に、複数の充電池セルが直列接続された充電池セルユニットを有している。充電池セルユニットの充放電を行うと、充電池セルユニットを構成する充電池セルが充放電され、各充電池セルの充電状態が変化する。このとき、各充電池セルの充電状態は、セルごとにばらつきを生じる場合がある。各充電池セルの充電状態がばらついたまま充放電を繰り返すことは、充電池セルの寿命、ひいては充電池セルユニット全体の寿命を短命化させることに繋がり、好ましくない。そのため、充電池セルユニットを構成する充電池セルについて、個々の充電状態を監視し、各充電池セルの充電状態に応じて充放電を制御する方法が提案されている（例えば特許文献1を参照）。
【０００３】
充電池セルの充電状態を監視する監視回路を小型化、低コスト化するためには、監視回路のＬＳＩ（Large Scale Integration）化が望まれる。監視回路をＬＳＩ化する際には、監視する充電池セルを切り換えるスイッチをトランジスタ等により構成することが望まれる。特許文献2には、監視する充電池セルを切り換えるスイッチを、トランジスタにより構成した構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３８２９４５３号
【特許文献２】特表２００６−５０７７９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の監視回路では、充電池セルから監視回路への電流の逆流を防止し、かつ監視回路が監視する充電池セルを選択するスイッチとして高耐圧のスイッチが求められる。高耐圧のスイッチを構成する高耐圧トランジスタは、素子サイズが大きく、駆動能力も低いため、スイッチのON抵抗を低く抑えることが難しい。また、一般的な双方向スイッチとして広く知られる、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとを突き合わせたスイッチ構成では、ゲート−ソース間の電圧であるＶgs、ドレイン−ソース間の電圧であるＶdsともに高耐圧が必要であり、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタともに高耐圧トランジスタで構成する必要がある。
【０００６】
そのため、スイッチの回路面積が拡大してＬＳＩの小型化が難しく、また、ウェハの製造工程が複雑化してコスト削減が難しいという問題があった。
【０００７】
本開示は、上記のような問題を鑑みてなされたものであり、低耐圧トランジスタを用いて、回路面積を小型化できるスイッチを提供するものである。
【０００８】
また、本開示は、このようなスイッチを備えた充電監視装置、充電池セルユニットを提供するものである。
【課題を解決するための手段】
【０００９】
本開示に係るスイッチは、第１端子と第２端子との間をオン／オフするスイッチであって、前記第１端子と前記第２端子との間に２つのトランジスタが直列に接続された第１トランジスタ回路と、ゲート端子が前記２つのトランジスタのソース端子に接続され、ソース端子が前記２つのトランジスタのゲート端子に接続された第２トランジスタ回路とを備え、前記第２トランジスタ回路の前記ソース端子の電位を高／低切り換えることにより前記第１端子と前記第２端子との間のオン／オフを切り換える。
【００１０】
このような構成のスイッチにおいては、第１トランジスタ回路及び第２トランジスタ回路とも、一方のトランジスタ回路のゲート電位が、他方のトランジスタ相互のソース電位に追従して変化する。そのため、スイッチを構成するトランジスタのゲート−ソース間の電圧、すなわちＶgsを低減することができる。これにより、低耐圧トランジスタを用いてスイッチを構成できスイッチを小型化することができる。
【００１１】
本開示に係る他のスイッチは、第１端子と第２端子との間をオン／オフするスイッチであって、前記第１端子と前記第２端子との間に２つのトランジスタが直列に接続された第１トランジスタ回路と、ゲート端子が前記２つのトランジスタのソース端子に接続され、ソース端子が前記２つのトランジスタのゲート端子に接続された第２トランジスタ回路、前記第２トランジスタ回路の前記ソース端子に接続された第１カレントミラー回路、ドレイン端子が前記第１カレントミラー回路に接続された第１トランジスタ、一端が前記第１トランジスタのゲート端子に接続された第１スイッチ、及び、一端が前記第１トランジスタのゲート端子に接続され、他端が接地された第２スイッチを有する複数のスイッチ回路と、ゲート端子が前記複数のスイッチ回路の前記第１スイッチの各他端に接続された第２トランジスタとを備える。このスイッチでは、前記第１スイッチのオン／オフを切り換えることで前記第１トランジスタと前記第２トランジスタとが第２カレントミラー回路として動作するか否か切り替え、前記第２スイッチのオン／オフを切り替えて、前記第１，第２カレントミラー回路に電流を流すか否かを切り換えることで、前記第２トランジスタ回路のソース端子の電位を高／低切り換える。
【００１２】
本開示に係る充電監視装置は、複数の充電池セルの充電状態を監視する充電監視装置であって、前記充電池セルの電位を測定する電位測定部と、前記電位測定部が測定する前記充電池セルを選択するスイッチとを備える。前記スイッチは、前記充電池セルと前記電位測定部との間をオン／オフするスイッチであって、前記充電池セルと前記電位測定部との間に２つのトランジスタが直列に接続された第１トランジスタ回路と、ゲート端子が前記２つのトランジスタのソース端子に接続され、ソース端子が前記２つのトランジスタのゲート端子に接続された第２トランジスタ回路とを備え、前記第２トランジスタ回路の前記ソース端子の電位を高／低切り換えることにより前記充電池セルと前記電位測定部との間のオン／オフを切り換える。
【００１３】
本開示に係る充電池モジュールは、複数の充電池セルと、前記充電池セルの電位を測定する電位測定部及び前記電位測定部が測定する前記充電池セルを選択するスイッチを有する充電監視装置とを備える。前記スイッチは、前記充電池セルと前記電位測定部との間をオン／オフするスイッチであって、前記充電池セルと前記電位測定部との間に２つのトランジスタが直列に接続された第１トランジスタ回路と、ゲート端子が前記２つのトランジスタのソース端子に接続され、ソース端子が前記２つのトランジスタのゲート端子に接続された第２トランジスタ回路とを備え、前記第２トランジスタ回路の前記ソース端子の電位を高／低切り換えることにより前記充電池セルと前記電位測定部との間のオン／オフを切り換える。
【発明の効果】
【００１４】
本開示によれば、低耐圧トランジスタを用いて、回路面積を小型化できるスイッチを提供することができる。また、このようなスイッチを備えた充電監視装置、充電池モジュールを提供することができる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態の充電池モジュールの概要構成図である。
【図２】第１構成形態の高耐圧スイッチの基本構成図である。
【図３】スイッチをオフにした場合における、順方向電位での各部の電位の作用状況を説明するための説明図である。
【図４】スイッチをオフにした場合における、逆方向電位での各部の電位の作用状況を説明するための説明図である。
【図５】スイッチをオフからオンに切り換えた場合における、順方向電位での各部の電位の作用状況を説明するための説明図である。
【図６】スイッチをオフからオンに切り換えた場合における、逆方向電位での各部の電位の作用状況を説明するための説明図である。
【図７】スイッチをオフからオンに切り換えたときのゲート−ソース間電圧Ｖgsの遷移図である。
【図８】第１構成形態の高耐圧スイッチを含む制御回路の構成例である。
【図９】第１構成形態の高耐圧スイッチの応用例である。
【図１０】図９における制御信号の入力部〜第１カレントミラー部を拡大して示す図面である。
【図１１】第２構成形態の高耐圧スイッチの基本構成図である。
【図１２】第３構成形態の高耐圧スイッチの基本構成図である。
【図１３】第２実施形態の充電池モジュールの概略構成を示す図である。
【図１４】第２実施形態の充電池モジュールの動作を示すタイムチャートである。
【図１５】第４構成形態に係る高耐圧スイッチの基本構成を示す図である。
【図１６】第４構成形態に係る高耐圧スイッチの導通状態を説明するための図である。
【図１７】第４構成形態に係る高耐圧スイッチの第１の非導通状態を説明するための図である。
【図１８】第４構成形態に係る高耐圧スイッチの第２の非導通状態を説明するための図である。
【図１９】第５構成形態に係る高耐圧スイッチの基本構成を示す図である。
【図２０】第６構成形態に係る高耐圧スイッチの基本構成を示す図である。
【図２１】第７構成形態に係る高耐圧スイッチの基本構成を示す図である。
【図２２】第７構成形態に係る高耐圧スイッチの導通状態を説明するための図である。
【図２３】第７構成形態に係る高耐圧スイッチの第１の非導通状態を説明するための図である。
【図２４】第７構成形態に係る高耐圧スイッチの第２の非導通状態を説明するための図である。
【図２５】第８構成形態に係る高耐圧スイッチＳ８の基本構成を示す図である。
【図２６】第９構成形態に係る高耐圧スイッチの基本構成を示す図である。
【発明を実施するための形態】
【００１６】
以下、下記の順序に従って本技術を説明する。
（Ａ）充電池モジュールの第１実施形態：
（Ｂ）充電池モジュールの第２実施形態：
（Ｃ）まとめ
【００１７】
（Ａ）充電池モジュールの第１実施形態：
本技術の適用例として、充電池モジュール１０の概要構成を図１に示す。充電池モジュール１０は、複数の充電池セルを有する充電池セルユニット１２と、充電池セルユニット１２の充電池セルを選択し、選択した充電池セルの状態を測定するバッテリーモニターユニット１１とを備える。
【００１８】
充電池セルユニット１２は、複数の充電池セルＣ１，Ｃ２，・・を有する。充電池セルＣ１，Ｃ２，・・は、例えばリチウムイオン電池セルのように充／放電を繰り返し行える二次電池セルである。図１では、５つの充電池セルＣ１〜Ｃ５を低圧側から順に直列接続した構成を例示する。各充電池セルＣ１，Ｃ２，・・，Ｃ５の上限電位は４[Ｖ]である。そのため、各充電池セルが満充電された状態においては、充電池セルＣ１の負極側が０[Ｖ]、正極側が４[Ｖ]となり、充電池セルＣ５の負極側が１６[Ｖ]、正極側が２０[Ｖ]となる。なお、充電池セルの電位や充電池セルの接続数（本実施形態では５）は一例であり、上述した以外の電圧範囲や接続数としてもよい。
【００１９】
バッテリーモニターユニット１１は、充電監視装置の一例として示すものである。バッテリーモニターユニット１１は、測定する充電池セルを選択する測定セル選択部１１１と、選択された充電池セルの電位を測定する電位測定部１１２と、選択すべき測定セルを測定セル選択部１１１に指示するロジック回路１１３とを備える。
【００２０】
測定セル選択部１１１は、各充電池セルの正極側の電位を選択する正極スイッチＳＨ（ＳＨ１〜ＳＨ５）と、各充電池セルの負極側の電位を選択する負極スイッチＳＬ（ＳＬ１〜ＳＬ５）とを有して構成される。測定セル選択部１１１は、ロジック回路１１３から出力される選択信号に基づいて、該当する一対の正極スイッチＳＨ及び負極スイッチＳＬを選択的に接続することで測定する充電池セルを選択する。
【００２１】
例えば、ロジック回路１１３から充電池セルＣ１を選択する選択信号出力された場合に、測定セル選択部１１１は、正極スイッチＳＨ１及び負極スイッチＳＬ１をオン状態とし、他の正極スイッチ（ＳＨ２〜ＳＨ５）及び負極スイッチ（ＳＬ２〜ＳＬ５）をオフ状態とする。このとき、測定セル選択部１１１からは、Ｖc3端子を介して入力された充電池セルＣ１の正極側の電位が高圧側電位Ｖhiとして出力され、Ｇnd端子を介して入力された充電池セルＣ１の負極側の電位が低圧側電位Ｖloとして出力される。そのため、電位測定部１１２は、測定セル選択部１１１から出力された高圧側電位Ｖhiと低圧側電位Ｖloとの電位差を検出することにより、充電池セルＣ１の電圧を測定することができる。
【００２２】
同様に、ロジック回路１１３から充電池セルＣ４を選択する選択信号出力された場合には、測定セル選択部１１１は、正極スイッチＳＨ４及び負極スイッチＳＬ４を選択的にオン状態とし、他の正極スイッチ（ＳＨ１〜ＳＨ３，ＳＨ５）及び負極スイッチ（ＳＬ１〜ＳＬ３，ＳＬ５）をオフ状態とする。このとき、測定セル選択部１１１からは、Ｖc0端子を介して入力された充電池セルＣ４の正極側の電位が高圧側電位Ｖhiとして出力され、Ｖc1端子を介して入力された充電池セルＣ１の負極側の電位が低圧側電位Ｖloとして出力される。そのため、電位測定部１１２は、測定セル選択部１１１から出力された高圧側電位Ｖhiと低圧側電位Ｖloとの電位差を検出することにより、充電池セルＣ４の電圧を測定することができる。
【００２３】
電位測定部１１２には、測定された充電池セルのアナログ電圧を、デジタルの電圧信号に変換するアナログデジタル変換器（ＡＤＣ）が設けられている。ロジック回路１１３は、電位測定部１１２から出力された電圧信号に信号処理を施し、図示省略する充電監視制御部に出力する。充電監視制御部は、測定された各充電池セルの充電状態に基づいて、例えば充電状態が不足する充電池セルに電源供給装置から電力を供給させ、充電池セルがばらつきなく充電されるように制御する。電位測定部１１２及びロジック回路１１３は、例えばＭＯＳトランジスタなどにより構成される低耐圧の回路である。
【００２４】
充電池モジュール１０に用いられる正極スイッチＳＨ１〜ＳＨ５及び負極スイッチＳＬ１〜ＳＬ５には、スイッチングの順序やタイミングによって、充電池セルユニット１２の最大電圧が作用し得る。本開示では、スイッチを低耐圧デバイスで構成しつつ、ゲート−ソース間の電圧であるＶgsの低電圧化を実現し、かつ高電圧下での逆流を防止しつつ充電池セル側の端子と電位測定部側の端子との間をオン／オフするスイッチを提案する。なお、充電池セル側の端子と電位測定部側の端子との間には、充電池セルユニット１２の最大電圧が作用し得るため、ドレイン−ソース間の電圧であるＶdsは高耐圧デバイス構成とする。以下では、充電池セル側の端子と電位測定部側の端子との間をオン／オフする本技術に係るスイッチと、このスイッチを作動させるスイッチ（ＳＷ）とを識別するため、本技術に係るスイッチを高耐圧スイッチと称して説明する。
【００２５】
（Ａ−１）高耐圧スイッチの第１構成形態：
第１構成形態の高耐圧スイッチＳ１の基本構成を図２に示す。図２は、チャネル構造がＰ型のＰＭＯＳトランジスタを用いた場合の高耐圧スイッチの基本構成である。なお、図２は、充電池セル側の端子と電位測定部側の端子との間をオン／オフする高耐圧スイッチＳ１の例として、Ｖc1端子と高圧側電位Ｖhiの出力端子であるＶout端子との間をオン／オフする正極スイッチＳＨ３を示している。なお、Ｖc1端子と低圧側電位Ｖloの出力端子であるＶout端子との間をオン／オフする負極スイッチＳＬ４としても良い。
【００２６】
高耐圧スイッチＳ１は、Ｖc1端子とＶout端子との間に２つのトランジスタＴ１及びＴ２が直列に接続された第１トランジスタ回路ＴＣ１と、ゲート端子がトランジスタＴ１，Ｔ２のソース端子に接続され、ソース端子がトランジスタＴ１，Ｔ２のゲート端子に接続されたトランジスタＴ３を有する第２トランジスタ回路ＴＣ２とを備えて構成される。
【００２７】
本構成形態の高耐圧スイッチＳ１では、２つのＰＭＯＳトランジスタＴ１及びＴ２のソース端子同士が直列接続され、このソース端子がＰＭＯＳトランジスタＴ３のゲート端子に接続される。直列接続されたトランジスタＴ１，Ｔ２の一方（Ｔ１）のドレイン端子はＶc1端子に接続され、他方（Ｔ２）のドレイン端子がＶout端子に接続される。すなわち、トランジスタＴ１及びＴ２がＶc1端子とＶout端子との間を開閉する高耐圧スイッチを構成する。トランジスタＴ３のソース端子には電流源Ｉ１が接続されるとともに、トランジスタＴ１，Ｔ２のゲート端子に接続され、またスイッチＳＷを介してＶc2端子に接続される。トランジスタＴ３のドレイン端子は接地電位のＧnd回路に接続される。
【００２８】
電流源Ｉ１は、トランジスタＴ３のソース端子に１[μＡ]程度の微弱なバイアス電流を供給する電流源である。スイッチＳＷは、トランジスタＴ３のソース端子とＶc2端子とのオン／オフを行うことで、電流源Ｉ１から供給される電流を流下させるか否かを切り換え、これによりトランジスタＴ１，Ｔ２のゲート端子の電位を高／低に切り換える。
【００２９】
このような基本構成の高耐圧スイッチＳ１の作用について説明する。まず、高耐圧スイッチＳ１がオフ状態のときのオフ及び逆流防止作用について、図３及び図４を参照して説明する。図３は、充電池セル側の電位が電位測定部側の電位よりも高い場合（順方向電位という）の例として、正極スイッチＳＨ３を示し、図４は充電池セル側の電位が電位測定部側の電位よりも低い場合（逆方向電位という）の例として、正極スイッチＳＨ１を示している。
【００３０】
図３は、スイッチＳＷをオフにした場合における、順方向電位での各部の電位の作用状況を説明するための説明図である。なお、Ｖc1，Ｖout，Ｖc2の各端子に付記する電圧は、充電池セル側のＶc1端子の電位が電位測定部側のＶout端子の電位よりも高い状態、すなわち順方向の電位状態であることを示すための例示的な電圧である。
【００３１】
図３に示す順方向の電位状態において、トランジスタＴ１のドレイン端子にはＶc1端子の電位が作用している。このとき、トランジスタＴ１の寄生ダイオードの作用により、トランジスタＴ１及びＴ２のソース電位はＶc1端子の電位に近くなる（数字１）。トランジスタＴ３のゲート電位も、トランジスタＴ１及びＴ２のソース電位とともにＶc1端子の電位に近くなる。トランジスタＴ３のソース電位は電流源Ｉ１のバイアス電流で動作し、飽和状態になるとゲートソース間にはバイアス電流に応じた電圧が発生する。この電圧は、Ｖc1端子よりもＶgsだけ高い電圧である（数字２）。トランジスタＴ３のソース電位をトランジスタＴ１，Ｔ２のゲート端子に入力しているため、トランジスタＴ１，Ｔ２のゲートにはＶc1端子よりもＶgsだけ高い電圧が作用する。
【００３２】
このため、トランジスタＴ１及びＴ２はオフ状態になり、Ｖc1端子とＶout端子との間はオフ状態となる。このとき、トランジスタＴ２の寄生ダイオードはＶout端子の電位に対して逆方向バイアスとなるため、ソース側の電圧がＶout端子側に出力されることはない。従って、高耐圧スイッチＳ１がオフ状態で電流が漏洩することはない。
【００３３】
図４は、スイッチＳＷをオフにした場合における、逆方向電位での各部の電位の作用状況を説明するための説明図である。なお、Ｖc3，Ｖout，Ｇndの各端子に付記する電圧は、充電池セル側のＶc3端子の電位が電位測定部側のＶout端子の電位よりも低い状態、すなわち逆方向の電位状態であることを示すための例示的な電圧である。この例では、Ｖout端子に充電池セルユニット１２の最大電圧２０[Ｖ]が残っていた場合を示す。
【００３４】
図４に示す逆方向の電位状態において、トランジスタＴ２のドレイン端子にはＶout端子の電位が作用している。このとき、トランジスタＴ２の寄生ダイオードの作用により、トランジスタＴ１及びＴ２のソース電位はＶout端子の電位に近くなる（数字１）。トランジスタＴ３のゲート電位も、トランジスタＴ１及びＴ２のソース電位とともにＶout端子の電位に近くなる。一方、トランジスタＴ３のソース電位は電流源Ｉ１のバイアス電流で動作し、飽和状態になるとゲートソース間にはバイアス電流に応じた電圧が発生する。この電圧は、Ｖout端子よりもＶgsだけ高い電圧である（数字２）。トランジスタＴ３のソース電位をトランジスタＴ１，Ｔ２のゲート端子に入力しているため、トランジスタＴ１，Ｔ２のゲートにはＶout端子よりもＶgsだけ高い電圧が作用する。
【００３５】
このため、トランジスタＴ１及びＴ２はオフ状態になり、Ｖc3端子とＶout端子との間がオフ状態となる。このとき、トランジスタＴ１の寄生ダイオードはＶc3端子の電位に対して逆方向バイアスとなるため、ソース側の電圧がＶc3端子側に出力されることはない。従って、高耐圧スイッチＳ１がオフ状態で電流が逆流することはない。
【００３６】
従って、高耐圧スイッチＳ１のオフ状態時に、充電池セル側の電位が電位測定部側の電位よりも高い順方向電位の場合、及び、充電池セル側の電位が電位測定部側の電位よりも低い逆方向電位の場合のいずれにおいても、電流の漏洩防止ないし逆流防止の構成が実現されている。
【００３７】
図３及び図４に示した高耐圧スイッチＳ１のオフ時において、各トランジスタについてゲート電位をＶg、ソース電位をＶsとしたときに、トランジスタＴ１，Ｔ２，Ｔ３の各々のゲートとソースとの電位差、すなわちゲート−ソース間電圧はいずれもＶgsである。
【００３８】
次に、高耐圧スイッチＳ１がオン状態のときの双方向スイッチの作用について、図５及び図６を参照して説明する。図５は、充電池セル側の電位が電位測定部側の電位よりも高い順方向電位の場合の例として正極スイッチＳＨ３を示し、図６は充電池セル側の電位が電位測定部側の電位よりも低い逆方向電位の場合の例として正極スイッチＳＨ１を示している。
【００３９】
図５は、スイッチＳＷをオフからオンに切り換える場合における、順方向電位での各部の電位の作用状況を説明するための説明図である。Ｖc1，Ｖout，Ｖc2の各端子に付記する電圧は、図３と同様に、充電池セル側のＶc1端子の電位が電位測定部側のＶout端子の電位よりも高い順方向の電位状態であることを示すための例示的な電圧である。
【００４０】
図５に示す電位状態において、スイッチＳＷをオンに切り換える以前には、トランジスタＴ１のドレイン端子にＶc1端子の電位が作用している。そのため、トランジスタＴ１の寄生ダイオードの作用により、トランジスタＴ１及びＴ２のソース電位はＶc1端子の電位に近くなっている（数字１）。トランジスタＴ３のゲート電位も、トランジスタＴ１及びＴ２のソース電位とともにＶc1端子の電位に近くなっている。また、トランジスタＴ３のソース電位は、電流源Ｉ１からのバイアス電流の供給によりＶc1端子よりもＶgsだけ高い電圧になっており、トランジスタＴ１，Ｔ２のゲートにもＶc1端子よりもＶgsだけ高い電圧が作用している（数字２）。
【００４１】
このオフ状態からスイッチＳＷをオンにすると、トランジスタＴ３のソース端子がＶc2端子に接続される。そのため、トランジスタＴ３のソース端子に接続されたトランジスタＴ１及びＴ２のゲート電位がＶc1よりも低下してトランジスタＴ１及びＴ２がオン状態になり、Ｖc1端子とＶout端子との間がオン状態となる（数字３）。
【００４２】
スイッチＳＷをオンにしたとき、トランジスタＴ３のソース端子の接続先は、トランジスタＴ１，Ｔ２のゲート端子とＶc2端子である。各充電池セルの電圧範囲は０〜４[Ｖ]であるため、低耐圧回路の例として示したＶgs耐圧である５[Ｖ]を超えることはない。
【００４３】
図６は、スイッチＳＷをオフからオンに切り換える場合における、逆方向電位での各部の電位の作用状況を説明するための説明図である。Ｖc3，Ｖout，Ｇndの各端子に付記する電圧は、図４と同様に、充電池セル側のＶc3端子の電位が電位測定部側のＶout端子の電位よりも低い状態、すなわち逆方向の電位状態であることを示すための例示的な電圧である。この例では、Ｖout端子に充電池セルユニットの最大電圧２０[Ｖ]が残っていた場合を示す。
【００４４】
図６に示す電位状態において、スイッチＳＷをオンに切り換える以前には、トランジスタＴ２のドレイン端子にＶout端子の電位が作用している。そのため、トランジスタＴ２の寄生ダイオードの作用により、トランジスタＴ１及びＴ２のソース電位はＶout端子の電位に近くなっている（数字１）。トランジスタＴ３のゲート電位も、トランジスタＴ１及びＴ２のソース電位とともにＶout端子の電位に近くなっている。また、トランジスタＴ３のソース電位は、電流源Ｉ１からのバイアス電流の供給によりＶout端子よりもＶgsだけ高い電圧になっており、トランジスタＴ１，Ｔ２のゲートにもＶout端子よりもＶgsだけ高い電圧が作用している（数字２）。
【００４５】
このオフ状態からスイッチＳＷをオンにすると、トランジスタＴ３のソース端子がＧnd端子に接続される。そのため、トランジスタＴ３のソース端子に接続されたトランジスタＴ１及びＴ２のゲート電位がＶoutよりも低下してトランジスタＴ１及びＴ２がオン状態になり、Ｖc3端子とＶout端子との間がオン状態となる（数字３）。
【００４６】
スイッチＳＷをオンにしたとき、トランジスタＴ３のソース端子の接続先は、トランジスタＴ１，Ｔ２のゲート端子とＧnd端子である。そのため、各トランジスタのゲート−ソース間の電位状態は、スイッチＳＷをオンにした後、時間の経過とともに変化する。スイッチＳＷをオフからオンに切り換え、さらにオンからオフに切り換えた場合における、トランジスタＴ１及びＴ２のゲート電位Ｖg、ソース電位Ｖs、これらの差圧であるゲート−ソース間電圧Ｖgsの遷移を図７に示す。なお、図７は、スイッチＳＷがオフ（ＯＦＦ）の初期状態において、Ｖout端子にＶc0端子相当の電圧が残っていた場合を示す。また、各端子の電圧を端子名で表記する場合がある。例えば、Ｖc3端子の電圧をＶc3、Ｇnd端子の電圧をＧndなどと表記する。
【００４７】
まず、スイッチＳＷがオフ（ＯＦＦ）の初期状態において、トランジスタＴ１，Ｔ２のソース端子には電圧Ｖc0が作用し、ゲート端子にはＶc0よりもＶgsだけ高い電圧が作用している。すなわち、ソース電位Ｖs＝Ｖc0、ゲート電位Ｖg＝Ｖc0＋Ｖgsであり、ゲート−ソース間電圧はＶgsである。
【００４８】
スイッチＳＷがオン（ＯＮ）に切り替わると、トランジスタＴ３のソース端子がＧnd端子に接続されるため、トランジスタＴ１，Ｔ２のゲート電位ＶgはＧndに向けて急速に低下する。このとき、ゲート電位Ｖgの低下に伴ってトランジスタＴ１，Ｔ２がオン状態に切り替わるため、これらのトランジスタのソース電位Ｖsはゲート電位Ｖgに追従するようにＶc3に向けて急速に低下する。そして、ゲート電位ＶgがＧnd近傍で安定し、ソース電位ＶsがＶc3近傍で安定する。安定状態のゲート−ソース間電圧Ｖgsは、Ｖc3とＧndとの差分、すなわちＶgs≒Ｖc3−Ｇndであり、Ｖgs耐圧を超えることはない。
【００４９】
一方、ゲート電位Ｖgが低下し始めてから、ソース電位Ｖsが安定するまでの過渡期においては、ゲート−ソース間電圧Ｖgsが一時的に増加する場合がある。しかしながら、ソース電位Ｖsはゲート電位Ｖgに追従して急速に低下するため増加幅は抑制され、Ｖgs耐圧の範囲内に納めることができる。
【００５０】
その後、スイッチＳＷをオンからオフに切り換えると、電流源Ｉ１からのバイアス電流によりゲート電位Ｖgが増加してトランジスタＴ１，Ｔ２がオフ状態になり、ゲート電位Ｖgがソース電位ＶsよりもＶgs高い状態で安定する。
【００５１】
従って、以上のような基本構成を備えた高耐圧スイッチＳ１においては、低耐圧のＶgs回路で、高耐圧スイッチＳ１のオフ時における漏洩や逆流を防止し、オン時において双方向スイッチの作用を実現することができる。そして、このような高耐圧スイッチによれば、従来の高耐圧スイッチよりも回路面積を削減することができ、これにより電力の削減や面積削減に基づくコスト低減を図ることができる。さらに、高耐圧スイッチを構成するトランジスタを低Ｖgs構成とすることにより、ゲート酸化膜の膜厚を共通化して制御用トランジスタ等の他の低耐圧トランジスタと同一プロセスで形成することができ、製造工程におけるウェハコストの削減が可能となる。
【００５２】
次に、以上説明した高耐圧スイッチＳ１をオン／オフ作動させるスイッチ（特許請求の範囲におけるスイッチ回路）ＳＷの構成例について説明する。図８に、既述したトランジスタＴ１，Ｔ２，Ｔ３を有する高耐圧スイッチＳ１を含む、スイッチＳＷの回路構成例を示す。なお、図８は、Ｖc1端子とＶout端子との間をオン／オフする正極スイッチＳＨ３を示しており、既述した構成要素と同様部分には同一番号を付して重複説明を省略する。また、図８中の各トランジスタは、ＰＭＯＳのトランジスタをＴＰ、ＮＭＯＳのトランジスタをＴＮとし、これらに番号を付加して個体番号としている。
【００５３】
スイッチＳＷは、高耐圧スイッチＳ１をオン／オフさせる入力信号が入力されるトランジスタＴＰ３及びＴＮ６、両者のドレイン端子にゲート端子が接続されたトランジスタＴＮ５、及び第１，第２，第３カレントミラーＣＭ１，ＣＭ２，ＣＭ３により構成される。
【００５４】
トランジスタＴＰ３及びＴＮ６は、ドレイン端子同士が連結されて直列接続され、トランジスタＴＰ３のソース端子に低耐圧回路の電源電圧Ｖddが供給され、トランジスタＴＮ６のソース端子がＧnd電位に接続される。電源電圧Ｖddは低耐圧回路の電圧範囲で任意であるが、例えば、３[Ｖ]程度に設定することができる。トランジスタＴＰ３及びＴＮ６のゲート端子には、高耐圧スイッチＳ１をオン／オフさせる入力信号（Ｌow／Ｈigh）が入力され、連結されたドレイン端子はトランジスタＴＮ５のゲート端子に接続される。トランジスタＴＮ５のドレイン端子は、第１カレントミラーＣＭ１を構成するトランジスタＴＮ３，ＴＮ４のゲート端子に接続され、トランジスタＴＮ５のソース端子はＧnd電位に接続される。
【００５５】
第１カレントミラーＣＭ１は、ＮＭＯＳのトランジスタＴＮ３及びＴＮ４のゲート端子同士が接続されて形成される。トランジスタＴＮ３のドレイン端子は第２カレントミラーＣＭ２におけるトランジスタＴＰ２のドレイン端子に接続され、トランジスタＴＮ４のドレイン端子は電流源Ｉ２に接続される。電流源Ｉ２は、トランジスタＴＮ４のドレイン端子に１[μＡ]程度の微弱なバイアス電流を供給する電流源である。トランジスタＴＮ３及びＴＮ４のソース端子は、ともにＧnd電位に接続される。そして、トランジスタＴＮ４のドレイン端子と、トランジスタＴＮ３及びＴＮ４のゲート端子とが接続されて第１カレントミラーが構成される。
【００５６】
第２カレントミラーＣＭ２は、ＰＭＯＳのトランジスタＴＰ１及びＴＰ２のゲート端子同士が接続されて形成される。トランジスタＴＰ１及びＴＰ２のソース端子には、ともに充電池セルユニット１２の最大電圧であるＶtopが供給される。トランジスタＴＰ２のドレイン端子は、第１カレントミラーＣＭ１におけるトランジスタＴＮ３のドレイン端子に接続され、トランジスタＴＰ１のドレイン端子は、第３カレントミラーにおけるトランジスタＴＮ２のドレイン端子に接続される。そして、トランジスタＴＰ２のドレイン端子と、トランジスタＴＰ１及びＴＰ２のゲート端子とが接続されて第２カレントミラーが構成される。
【００５７】
第３カレントミラーＣＭ３は、ＮＭＯＳのトランジスタＴＮ１及びＴＮ２のゲート端子同士が接続されて形成される。トランジスタＴＮ２のドレイン端子は、第２カレントミラーＣＭ２におけるトランジスタＴＰ１のドレイン端子に接続され、トランジスタＴＮ１のドレイン端子は、高耐圧スイッチＳ１におけるトランジスタＴ３のソース端子に接続される。そして、トランジスタＴ２のドレイン端子と、トランジスタＴＮ１及びＴＮ２のゲート端子とが接続されて第３カレントミラーが構成される。
【００５８】
このように構成されるスイッチＳＷの作用について説明する。まず、入力信号がＬowの場合、トランジスタＴＰ３がオン、トランジスタＴＮ６がオフになる。このとき、電源電圧ＶddがトランジスタＴＮ５のゲート端子に作用して当該トランジスタがオンになり、電流源Ｉ２の電流がトランジスタＴＮ５を通ってＧnd回路に流下する。このため、トランジスタＴＮ３及びＴＮ４のゲート電位が低下してオフになり、第１カレントミラーＣＭ１，第２カレントミラーＣＭ２，第３カレントミラーＣＭ３はいずれも動作しない。すなわち、スイッチＳＷはオフの状態であり、高耐圧スイッチＳ１はオフ状態になる。
【００５９】
一方、入力信号がＨighの場合、トランジスタＴＰ３がオフ、トランジスタＴＮ６がオンになる。このとき、トランジスタＴＮ５のゲート端子がＧnd回路に接続されてゲート電位が低下し、トランジスタＴＮ５はオフになる。そのため、トランジスタＴＮ３及びＴＮ４のゲート電位が上昇してオンになり、第１，第２，第３カレントミラーＣＭ１，ＣＭ２，ＣＭ３が動作して、各カレントミラーを構成するトランジスタＴＮ３／ＴＮ４，ＴＰ１／ＴＰ２，ＴＮ１／ＴＮ２に電流が流れる。すなわち、スイッチＳＷがオンの状態になり、高耐圧スイッチＳ１はオン状態になる。
【００６０】
このとき、トランジスタＴＮ１を流れる電流は、電流源Ｉ２を調整することにより設定することができる。第１〜第３カレントミラーＣＭ１〜ＣＭ３を１：１の構成とし、電流源Ｉ１，Ｉ２の電流をＩ1，Ｉ2とした場合に、Ｉ2＞Ｉ1のときに電流の引き抜きが生じ、高耐圧スイッチＳ１におけるトランジスタＴ３のソース電位、及びトランジスタＴ１，Ｔ２のゲート電位が低下する。トランジスタＴ１，Ｔ２のゲート電位Ｖgの低下速度は、Ｉ1とＩ2との差ないし比を調整することにより設定できる。
【００６１】
従って、このような構成のスイッチＳＷによれば、トランジスタＴ１，Ｔ２のゲート−ソース間電圧Ｖgsを、余裕を持ってＶgs耐圧の範囲内に納めることができる（図７を参照）。なお、図８の構成から明らかなように、スイッチＳＷを構成する各トランジスタは、いずれもカレントミラーで動作するため、ゲート−ソース間電圧Ｖgsに高耐圧を必要としない。従って、以上説明したスイッチＳＷ及びこのようなスイッチを備えた高耐圧スイッチＳ１によれば、低耐圧のＶgs構成で、高耐圧の双方向スイッチ動作が可能なスイッチを提供することができる。
【００６２】
次に、図８を参照して説明したスイッチ制御回路の応用例について、図９及び図１０を参照して説明する。本構成例は、２つの高耐圧スイッチＳ１，Ｓ１−２の作動を制御する２つのスイッチＳＷ１，ＳＷ２を示す。高耐圧スイッチＳ１は、図８を参照して説明したＶc1端子とＶout端子との間をオン／オフする正極スイッチＳＨ３、高耐圧スイッチＳ１−２は、Ｖc2端子とＶout端子との間をオン／オフする正極スイッチＳＨ２を示す。図１０は、図９における制御信号の入力部〜第１カレントミラー部を拡大して示す図面である。
【００６３】
なお、既に説明した構成要素と同一部分には同一番号を付して重複説明を省略する。また、図９及び図１０では、高耐圧スイッチＳ１−２において高耐圧スイッチＳ１と対応する構成要素に、高耐圧スイッチＳ１の符号に−２を付して対応関係を明示している。例えば、高耐圧スイッチＳ１のトランジスタＴ３に対応するトランジスタＴ３−２、トランジスタＴＰ２に対応するトランジスタＴＰ２−２、トランジスタＴＮ５に対応するトランジスタＴＮ５−２などである。
【００６４】
図９に示す第２カレントミラーＣＭ２及び第３カレントミラーＣＭ３をあわせて第１カレントミラー回路と称する。トランジスタＴＮ３は、第１カレントミラー回路の第２カレントミラーが有するトランジスタＴＰ２に接続される第１トランジスタである。トランジスタＴＮ３のゲート端子には、第１スイッチ及び第２スイッチが接続される。本実施形態では、第１スイッチ及び第２スイッチはトランジスタＴＮ７，ＴＮ５で構成する。トランジスタＴＮ７のドレイン端子はトランジスタＴＮ３のゲート端子に接続され、ソース端子はトランジスタＴＮ４のゲート端子に接続される。トランジスタＴＮ７のゲート端子には入力信号１が入力される。トランジスタＴＮ５のドレイン端子は、トランジスタＴＮ３のゲート端子に接続され、ドレイン端子は接地されている。トランジスタＴＮ５のゲート端子はトランジスタＴＰ３，ＴＮ６のドレイン端子に接続される。
【００６５】
スイッチＳ１、第１カレントミラー回路、第１トランジスタであるトランジスタＴＮ３、第１、第２スイッチであるトランジスタＴＮ５，ＴＮ７をまとめてスイッチ回路と称する。図９に示すスイッチ制御回路は、このスイッチ回路を複数有する。トランジスタＴＮ４を第２トランジスタと称する。第１スイッチであるトランジスタＴＮ７がオンとなり、第２スイッチであるトランジスタＴＮ５がオフになると、トランジスタＴＮ４のゲート端子とトランジスタＴＮ３のゲート端子とが接続され、トランジスタＴＮ４，ＴＮ３が第２カレントミラー回路であるカレントミラーＣＭ１として動作する。これにより、カレントミラーＣＭ１〜ＣＭ３に電流が流れ、第２トランジスタ回路のソース端子の電位が高くなりスイッチＳ１がオンとなる。一方、トランジスタＴＮ７がオフとなりトランジスタＴＮ５がオンになると、トランジスタＴＮ４のゲート端子とトランジスタＴＮ３のゲート端子との間が開放されるとともに、トランジスタＴＮ３のゲート端子が接地される。従ってカレントミラーＣＭ２，ＣＭ３に電流が流れず第２トランジスタ回路のソース端子の電位が低くなりスイッチＳ１がオフとなる。
【００６６】
例えば、図８に示すように、複数のスイッチＳ１，Ｓ１−２毎に第１カレントミラーＣＭ１及び電流源を設けると、スイッチの数だけ電流源が必要となり消費電力が大きくなってしまう。そこで、図９に示すように、電流源及び第１カレントミラーＣＭ１のトランジスタＴＭ４を複数のスイッチ回路で共用とし、第１及び第２スイッチのオン／オフを切り替えることで、複数の電流源を用いなくとも複数のスイッチスイッチＳ１，Ｓ１−２をオン／オフを切り替えることができる。
【００６７】
以下、詳細を説明する。図８と図９を対比して明らかなように、高耐圧スイッチＳ１における第２カレントミラーＣＭ２〜第３カレントミラーＣＭ３を介してトランジスタＴ３のソース端子に接続される回路構成は、図８に示したスイッチＳＷと同じである。高耐圧スイッチＳ１−２についても同様である。一方、スイッチＳＷ１をオン／オフする入力信号１の入力部〜第１カレントミラーＣＭ１の部分の回路構成は、図８に示したスイッチＳＷと幾分相違している。スイッチＳＷ２についても同様である。この相違部分について図１０を参照して説明する。
【００６８】
スイッチＳＷ１において、トランジスタＴＰ３，ＴＮ６により形成される入力部、トランジスタＴＮ３，ＴＮ４により形成される第１カレントミラーＣＭ１、及び第１カレントミラーＣＭ１に流れる電流を流下させるトランジスタＴＮ５等の基本構成は前述同様である。但し、スイッチＳＷ１においては、トランジスタＴＮ３及びＴＮ４のゲート端子同士を接続する回路中にＮＭＯＳのトランジスタＴＮ７が設けられている。すなわち、トランジスタＴＮ７のドレイン端子がトランジスタＴＮ３のゲート端子に接続され、トランジスタＴＮ７のソース端子がトランジスタＴＮ４のゲート端子に接続されている。トランジスタＴＮ７のゲート端子はトランジスタＴＰ３及びＴＮ６のゲート端子に接続され、これら３つのトランジスタＴＰ３，ＴＭ６，ＴＮ７のゲート端子に入力信号１（Ｌow／Ｈigh）が入力される。
【００６９】
スイッチＳＷ２において、トランジスタＴＰ３−２及びＴＮ６−２により形成される入力部はスイッチＳＷ１と同様である。また、トランジスタＴＮ３−２，ＴＮ５−２，ＴＮ７−２の回路構成も、スイッチＳＷ１のトランジスタＴＮ３，ＴＮ５，ＴＮ７の回路と同様である。トランジスタＴＮ７−２のソース端子は、スイッチＳＷ１におけるトランジスタＴＮ７のソース端子とＴＮ４のゲート端子との間に接続される。すなわち、トランジスタＴＮ７−２を介して接続されるトランジスタＴＮ４とトランジスタＴＮ３−２によって、スイッチＳＷ２の第１カレントミラーＣＭ１−２が形成されるようになっている。トランジスタＴＮ７−２のゲート端子はトランジスタＴＰ３−２及びＴＮ６−２のゲート端子に接続され、これら３つのトランジスタＴＰ３−２，ＴＭ６−２，ＴＮ７−２のゲート端子に入力信号１（Ｌow／Ｈigh）が入力される。
【００７０】
このように構成されるスイッチＳＷ１，ＳＷ２の作用について説明する。まず、入力信号１がＬowの場合、トランジスタＴＰ３がオン、トランジスタＴＮ６はオフになる。このとき、トランジスタＴＮ５のゲート端子に電源電圧Ｖddが作用してトランジスタＴＮ５がオンになる一方、トランジスタＴＮ７のゲート電位はＬowのためトランジスタＴＮ７はオフの状態である。そのため、スイッチＳＷ１の第１，第２，第３カレントミラーＣＭ１，ＣＭ２，ＣＭ３は動作しない。すなわち、スイッチＳＷ１はオフの状態であり、高耐圧スイッチＳ１はオフ状態になる。
【００７１】
入力信号２がＬowの場合も同様である。すなわち、トランジスタＴＰ３−２がオン、トランジスタＴＮ６−２がオフになり、トランジスタＴＮ５−２がオンになる一方、トランジスタＴＮ７−２はオフ状態である。そのため、スイッチＳＷ２の第１，第２，第３カレントミラーＣＭ１−２，ＣＭ２−２，ＣＭ３−２は動作しない。すなわち、スイッチＳＷ２はオフの状態であり、高耐圧スイッチＳ１−２はオフ状態になる。
【００７２】
入力信号１がＨighの場合、トランジスタＴＰ３がオフ、トランジスタＴＮ６がオンになる。このとき、トランジスタＴＮ５のゲート端子がＧnd回路に接続されてゲート電位が低下し、トランジスタＴＮ５はオフになる。一方、トランジスタＴＮ７のゲート電位がＨighになりトランジスタＴＮ７はオンになる。そのため、トランジスタＴＮ３及びＴＮ４のゲート電位が上昇してオンになり、第１，第２，第３カレントミラーＣＭ１，ＣＭ２，ＣＭ３が動作して、各カレントミラーを構成するトランジスタＴＮ３／ＴＮ４，ＴＰ１／ＴＰ２，ＴＮ１／ＴＮ２に電流が流れる。すなわち、スイッチＳＷ１がオンの状態になり、高耐圧スイッチＳ１はオン状態になる。その結果、Ｖc1端子とＶout端子とが接続され、Ｖc1端子の電位がＶout端子に出力される。
【００７３】
入力信号２がＨighの場合も同様である。すなわち、トランジスタＴＰ３−２がオフ、トランジスタＴＮ６−２がオンになり、トランジスタＴＮ５−２がオフになる一方、トランジスタＴＮ７−２はオンになる。そのため、スイッチＳＷ２の第１，第２，第３カレントミラーＣＭ１−２，ＣＭ２−２，ＣＭ３−２が動作して、スイッチＳＷ２がオンの状態になり、高耐圧スイッチＳ１−２はオン状態になる。その結果、Ｖc2端子とＶout端子とが接続され、Ｖc2端子の電位がＶout端子に出力される。なお、高耐圧スイッチＳ１，Ｓ１−２は、充電池セル側の端子と電位測定部側の端子とを択一的に接続するスイッチであることから、入力信号１及び入力信号２が同時にＨighになることはない。
【００７４】
以上のように構成されるスイッチ制御回路の応用例について、高耐圧スイッチＳ１についてまとめると以下のようになる。
【００７５】
高耐圧スイッチＳ１は、次述するスイッチ回路とトランジスタＴＮ４とを備えて構成される。スイッチ回路は、Ｖc1端子とＧnd端子との間に２つのトランジスタＴ１，Ｔ２が直列に接続された第１トランジスタ回路ＴＣ１と、ゲート端子がトランジスタＴ１，Ｔ２のソース端子に接続されソース端子がトランジスタＴ１，Ｔ２のゲート端子に接続された第２トランジスタ回路ＴＣ２と、第２トランジスタ回路ＴＣ２のソース端子に接続されたカレントミラー回路ＣＭ２，ＣＭ３と、ドレイン端子がカレントミラー回路ＣＭ２，ＣＭ３に接続されたトランジスタＴＮ３と、一端がトランジスタＴＮ３のゲート端子に接続されたスイッチＴＮ７と、一端がトランジスタＴＮ３のゲート端子に接続され、他端が接地されたスイッチＴＮ５とを備える。トランジスタＴＮ４は、ゲート端子が複数のスイッチ回路のスイッチＴＮ７（ＴＮ７−２）の各他端に接続される。
【００７６】
そして、スイッチＴＮ７のオン／オフを切り換えることで、トランジスタＴＮ３とトランジスタＴＮ４とがカレントミラー回路ＣＭ１として動作するか否か切り替え、スイッチＴＮ５のオン／オフを切り替えて、カレントミラー回路ＣＭ１，ＣＭ２，ＣＭ３に電流を流すか否かを切り換えることで、第２トランジスタ回路ＴＣ２のソース端子の電位を高／低切り換える。以上は高耐圧スイッチＳ１についてまとめたが、高耐圧スイッチＳ２についても同様である。
【００７７】
このような構成によれば、複数の高耐圧スイッチについて、接続動作時の引き抜き電流を制御する電流制御回路IBIAS_CTRLを共有化することにより、電流源Ｉ２を削減することができる。これにより、素子サイズの小型化、電力の削減が可能となる。
【００７８】
（Ａ−２）高耐圧スイッチの第２構成形態：
次に、第２構成形態の高耐圧スイッチＳ２について、その基本構成を示す図１１を参照して簡潔に説明する。本構成形態の高耐圧スイッチＳ２は、既述した第１構成形態の高耐圧スイッチＳ１がＰＭＯＳトランジスタを主体として構成されるのに対し、ＮＭＯＳトランジスタを主体として構成したものである。図１１では、充電池セル側の端子と電位測定部側の端子との間をオン／オフする高耐圧スイッチＳ２の例として、Ｖc1端子とＶout端子との間をオン／オフする正極スイッチＳＨ３を示している。
【００７９】
高耐圧スイッチＳ２は、Ｖc1端子とＶout端子との間に２つのトランジスタＴ４及びＴ５が直列に接続された第１トランジスタ回路ＴＣ３と、ゲート端子が各々トランジスタＴ４，Ｔ５のソース端子に接続され、ソース端子が各々トランジスタＴ４，Ｔ５のゲート端子に接続されたトランジスタＴ６，Ｔ７からなる第２トランジスタ回路ＴＣ４とを備えて構成される。
【００８０】
本構成形態の高耐圧スイッチＳ２では、２つのＮＭＯＳトランジスタＴ４及びＴ５のドレイン端子同士が突き合わされて直列接続され、直列接続されたトランジスタＴ４，Ｔ５の一方（Ｔ４）のソース端子がＶc1端子に接続され、他方（Ｔ５）のソース端子がＶout端子に接続される。すなわち、トランジスタＴ４及びＴ５がＶc1端子とＶout端子との間を開閉する高耐圧スイッチを構成する。トランジスタＴ４のソース端子はトランジスタＴ６のゲート端子に接続され、トランジスタＴ５のソース端子はトランジスタＴ７のゲート端子に接続される。
【００８１】
トランジスタＴ６のソース端子には電流源Ｉ１が接続されるとともに、トランジスタＴ４のゲート端子に接続される。トランジスタＴ７のソース端子には電流源Ｉ１が接続されるとともに、トランジスタＴ４のゲート端子に接続される。また、トランジスタＴ６のソース端子はスイッチＳＷを介してＶc0端子に接続され、トランジスタＴ７のソース端子はスイッチＳＷを介してＶc0端子に接続される。これらの２つのスイッチＳＷは、同時にオンオフ制御される。トランジスタＴ６及びトランジスタＴ７のドレイン端子は、各々Ｖtop電位の回路に接続される。電流源Ｉ１及びスイッチＳＷは、既述した電流源Ｉ１及びスイッチＳＷと同様である。
【００８２】
この構成から理解されるように、高耐圧スイッチＳ２は、２つのＮＭＯＳトランジスタＴ４，Ｔ５のドレイン端子同士を突き合わせて直列接続する構成上、２箇所に分離したソース端子の各々にトランジスタ及びスイッチを設けた構成であり、作用及び効果は既述した高耐圧スイッチＳ１と同様である。また、本構成によれば、トランジスタＴ４及びＴ５のゲート電位が各電流源Ｉ１により低減される方向に作用するため、充電池セル側の電位が低い端子（例えばＶc3端子やＧnd端子等）の電位をＶout端子に出力させて、電位を測定するような場合においても安定的に作動させることができる。
【００８３】
（Ａ−３）高耐圧スイッチの第３構成形態：
次に、第３構成形態の高耐圧スイッチＳ３について、その基本構成を示す図１２を参照して簡潔に説明する。本構成形態の高耐圧スイッチＳ３は、既述した第１構成形態の高耐圧スイッチＳ１と第２構成形態の高耐圧スイッチＳ２とを一体化して構成したものである。すなわち、図１２における右側の領域は、ＰＭＯＳトランジスタＴ１，Ｔ２，Ｔ３を主体として構成される高耐圧スイッチＳ１と同様であり、左側の領域は、ＮＭＯＳトランジスタＴ４，Ｔ５，Ｔ６，Ｔ７を主体として構成される高耐圧スイッチＳ２と同様である。
【００８４】
従って、このような構成の高耐圧スイッチＳ３においても、既述した高耐圧スイッチＳ１，Ｓ２と同様に作用し、同様の効果を得ることができる。また、本構成によれば、充電池セル側の電位が高い端子であるか低い端子であるかを問わず、充電池セルの電位をＶout端子に出力させて、電位測定部による電位測定を安定的に行うことができる。これにより、充電池セル側の電位によらず同一回路構成の高耐圧スイッチＳ３により測定セル選択部１１１を構成することができ、回路構成の均等化を実現することができる。
【００８５】
（Ｂ）充電池モジュールの第２実施形態：
図１３、１４を参照して充電池モジュールの構成と動作について説明する。図１３は、充電池モジュール２０の概略構成を示す図であり、図１４は、充電池モジュール２０の動作の一例を示すタイムチャートである。図１３に示す充電池モジュール２０は、複数の充電池セルを有する充電池セルユニット２２と、充電池セルユニット２２の充電池セルを選択し、選択した充電池セルの状態を測定するバッテリーモニターユニット２１と、を備える。
【００８６】
充電池セルユニット２２は、複数の充電池セルＣ２０１，Ｃ２０２，・・・，Ｃ２１８を有する。充電池セルＣ２０１，Ｃ２０２，・・・，Ｃ２１８は、例えばリチウムイオン電池セルのように、充／放電を繰り返し行える二次電池セルである。なお、図１３には、複数の充電池セルの例として、１８個の充電池セルＣ２０１〜Ｃ２１８を低圧側から順に直列接続した構成を示してある。
【００８７】
各充電池セルＣ２０１，Ｃ２０２，・・・，Ｃ２１８の上限電位は５Ｖとしてある。そのため、各充電池セルが満充電された状態においては、充電池セルＣ２０１については、負極側は０Ｖ、正極側が５Ｖであり、充電池セルＣ２１８については、負極側は８５Ｖ、正極側が９０Ｖとなる。なお、充電池セルの電位や充電池セルの接続数（本実施形態では１８）は一例であり、上述した以外の電圧範囲や接続数としてもよい。
【００８８】
バッテリーモニターユニット２１は、充電監視装置の一例として示すものであり、測定セル選択部２１１、電位測定部２１２、及び制御部２１３を備える。測定セル選択部２１１は、測定する充電池セルを選択する。電位測定部２１２は、測定セル選択部２１１が選択した充電池セルの電位を測定する。制御部２１３は、ロジック回路やマイコン等により実現され、選択すべき測定セルを測定セル選択部２１１に指示する。
【００８９】
本第２実施形態では、電位測定部２１２は、電圧測定を行うための構成の一例として、差動信号を用いて電圧を測定するΔΣ型ＡＤＣ（Analog Digital Converter）を有しており、正相の電圧信号を入力するための正相入力端子２１２Ｐ、及び逆相の電圧信号を入力するための逆相入力端子２１２Ｎを備えている。電位測定部２１２は、正相入力端子２１２Ｐに入力される電圧と逆相入力端子２１２Ｎに入力される電圧に基づいて、選択された充電池セルの電圧を特定する。
【００９０】
測定セル選択部２１１は、正相スイッチＳＷ００Ｐ〜ＳＷ１８Ｐ，及び逆相スイッチＳＷ００Ｎ〜ＳＷ１８Ｎを備える。正相スイッチＳＷ００Ｐは、充電池セルＣ２０１の負極側に接続された端子Ｖin０と電位測定部２１２の正相入力端子２１２Ｐとの間をオン／オフ切り替え可能に接続し、逆相スイッチＳＷ００Ｎは、充電池セルＣ２０１の負極側に接続された端子Ｖin０と電位測定部２１２の逆相入力端子２１２Ｎとの間をオン／オフ切り替え可能に接続する。
【００９１】
また、正相スイッチＳＷ０１Ｐ〜ＳＷ１８Ｐは、充電池セルＣ２０１〜Ｃ２１８の中で対応する充電池セルの正極側に接続された端子（端子Ｖin２〜Ｖin１８の何れか）と電位測定部２１２の正相入力端子２１２Ｐとの間をオン／オフ切り替え可能に接続し、逆相スイッチＳＷ０１Ｎ〜ＳＷ１８Ｎは、各充電池セルＣ２０１〜Ｃ２１８の中で対応する充電池セルの正極側に接続された端子（端子Ｖin２〜Ｖin１８の何れか）と電位測定部２１２の逆相入力端子２１２Ｎとの間をオン／オフ切り替え可能に接続する。
【００９２】
測定セル選択部２１１は、制御部２１３から入力される選択信号Ｓｅｌ，ｘＳｅｌ，Ｍｓｅｌに基づいて正逆一対のスイッチを選択し、これら正逆一対のスイッチが交互に導通状態と非導通状態を取るように制御する。
【００９３】
すなわち、制御部２１３から充電池セルＣ２０１の電圧出力を選択するための選択信号が入力された場合、測定セル選択部２１１は、選択された正相スイッチＳＷ０１Ｐ及び逆相スイッチＳＷ０１Ｎ以外のスイッチを非導通状態とし、端子Ｖin１に接続されている正相スイッチＳＷ０１Ｐ及び逆相スイッチＳＷ０１Ｎについては導通状態と非導通状態を交互に繰り返すように制御する。このとき、正相スイッチＳＷ０１Ｐが導通状態であれば逆相スイッチＳＷ０１Ｎは非導通状態とし、正相スイッチＳＷ０１Ｐが非導通状態であれば逆相スイッチＳＷ０１Ｎは導通状態とする。
【００９４】
例えば、制御部２１３から充電池セルＣ２０１の電圧出力を選択する選択信号が入力された場合、測定セル選択部２１１は、一対の正相スイッチＳＷ００Ｐ及び逆相スイッチＳＷ００Ｎを交互にオン／オフ切り替えるとともに、一対の正相スイッチＳＷ０１Ｐ及び逆相スイッチＳＷ０１Ｎを、正相スイッチＳＷ００Ｐ及び逆相スイッチＳＷ００Ｎとは逆の周期で交互にオン／オフ切り替える。このとき、これら正相スイッチＳＷ００Ｐ，ＳＷ０１Ｐ及び逆相スイッチＳＷ００Ｎ，ＳＷ０１Ｎ以外のスイッチについてはオフとする。これにより、電位測定部２１２は、充電池セルＣ２０１の電池残量を測定することができる。
【００９５】
より具体的には、正相スイッチについては、正相選択信号Ｓｅｌと主選択信号Ｍｓｅｌの組み合わせにより制御され、逆相スイッチについては、逆相選択信号ｘＳｅｌと主選択信号Ｍｓｅｌの組み合わせにより制御されるようになっている。
【００９６】
図１４に示す具体例では、正相選択信号Ｓｅｌ００と主選択信号Ｍｓｅｌ００の双方がハイレベルの場合に、正相スイッチＳＷ００Ｐがオンし、正相選択信号Ｓｅｌ００と主選択信号Ｍｓｅｌ００の何れか一方でもローレベルの場合には、正相スイッチＳＷ００Ｐはオフする。また、逆相選択信号ｘＳｅｌ００と主選択信号Ｍｓｅｌ００の双方がハイレベルの場合に、逆相スイッチＳＷ００Ｎはオンし、逆相選択信号ｘＳｅｌ００と主選択信号Ｍｓｅｌ００の何れか一方でもローレベルの場合には、逆相スイッチＳＷ００Ｎはオフする。
【００９７】
その他の正相スイッチＳＷ０１Ｐ〜ＳＷ１８Ｐも、正相選択信号Ｓｅｌ０１〜Ｓｅｌｌ１８と主選択信号Ｍｓｅｌ０１〜Ｍｓｅｌ１８の中の対応する組み合わせにより、正相スイッチＳＷ００Ｐと同様に制御され、逆相スイッチＳＷ０１Ｎ〜ＳＷ１８Ｎも、逆相選択信号ｘＳｅｌ０１〜ｘＳｅｌｌ１８と主選択信号Ｍｓｅｌ０１〜Ｍｓｅｌ１８の中の対応する組み合わせにより、逆相スイッチＳＷ００Ｎと同様に制御される。
【００９８】
また、図１４に示す具体例においては、正相選択信号Ｓｅｌ００は、例えば１μｓ等の単位時間置きにハイレベルとローレベルを反転させ、逆相選択信号ｘＳｅｌ００は、正相選択信号Ｓｅｌ００とは逆のタイミングでハイレベルとローレベルが反転するように、前記単位時間置きにハイレベルとローレベルを反転させている。
【００９９】
また、正相選択信号Ｓｅｌ０１は、正相選択信号Ｓｅｌ００とは逆のタイミングでハイレベルとローレベルが反転するように、前記単位時間置きにハイレベルとローレベルを反転させ、逆相選択信号ｘＳｅｌ０１については、選択信号Ｓｅｌ０１とは逆のタイミングでハイレベルとローレベルが反転するように、前記単位時間置きにハイレベルとローレベルを反転させる。
【０１００】
従って、例えば、充電池セルＣ２０１の電池残量を取得する場合は、正相スイッチＳＷ００Ｐをオンしつつ、逆相スイッチＳＷ００Ｐをオフし、正相スイッチＳＷ０１Ｐをオフし、逆相スイッチＳＷ０１Ｐをオンする第１状態と、正相スイッチＳＷ００Ｐをオフしつつ、逆相スイッチＳＷ００Ｐをオンし、正相スイッチＳＷ０１Ｐをオンし、逆相スイッチＳＷ０１Ｐをオフする第２状態を、前記単位時間置きに繰り返すことになる。これにより、第１状態においては、正相入力端子２１２Ｐには端子Ｖin０の電位が入力され、逆相入力端子２１２Ｎには端子Ｖin１の電位が入力される。また、第２状態においては、正相入力端子２１２Ｐには端子Ｖin１の電位が入力され、逆相入力端子２１２Ｎには端子Ｖin０の電位が入力される。
【０１０１】
以上の制御により、電位測定部２１２の正相入力端子２１２Ｐに入力される電圧と逆相入力端子２１２Ｎに入力される電圧の差分が、充電池セルＣ２０１の電池残量に等しい電圧となる。すなわち、電位測定部２１２は、正相入力端子２１２Ｐと逆相入力端子２１２Ｎの差電圧を測定することにより、選択された充電池セルの電池残量を検出することができる。
【０１０２】
このような測定を充電池セルＣ２０１〜Ｃ２１０まで順に行う事により、電位測定部２１２は、充電池セルＣ２０１の負極側電圧と充電池セルＣ２０１〜Ｃ２１８の正極側電圧とを取得し、各充電池セルの電圧を測定することができる。なお、以上説明した例では、隣接する正相スイッチや逆相スイッチを選択することにより単一の充電池セルの電圧を測定する場合について説明したが、隣接しない正相スイッチや逆相スイッチを選択することにより、直列接続された複数の充電池セルの電圧をまとめて測定することもできる。
【０１０３】
電位測定部２１２は、入力された充電池セルのアナログ電圧を、デジタルの電圧信号に変換するアナログデジタル変換器（ＡＤＣ）を備えている。制御部２１３は、電位測定部２１２から出力された電圧信号に信号処理を施し、図示を省略する充電監視制御部に出力する。充電監視制御部は、測定された各充電池セルの充電状態に基づいて、例えば充電状態が不足する充電池セルに電源供給装置から電力を供給させ、充電池セルがばらつきなく充電されるように制御する。電位測定部２１２及び制御部２１３は、例えばＭＯＳトランジスタなどにより構成される低耐圧の回路である。
【０１０４】
以上説明した充電池モジュール２０に用いられる正相スイッチＳＷ００Ｐ〜ＳＷ１８Ｐ及び逆相スイッチＳＷ００Ｎ〜ＳＷ１８Ｎには、スイッチングの順序やタイミングによって、充電池セルユニット２２の最大電圧が作用し得る。本技術では、正相スイッチや逆相スイッチを低耐圧デバイスで構成しつつ、ゲート−ソース間の電圧であるＶgsの低電圧化を実現し、かつ高電圧下での逆流を防止しつつ充電池セル側の端子Ｖin０〜Ｖin１８と電位測定部２１１側の正相入力端子２１２Ｐや逆相入力端子２１２Ｎとの間をオン／オフするスイッチを提案する。
【０１０５】
なお、充電池セル側の端子と電位測定部側の端子との間には、充電池セルユニット２２の最大電圧が作用する可能性があるため、ドレイン−ソース間の電圧であるＶdsは高耐圧デバイス構成とする。
【０１０６】
（Ｂ−１）高耐圧スイッチの第４構成形態：
図１５は、第４構成形態に係る高耐圧スイッチＳ４の基本構成を示す図である。同図に示す高耐圧スイッチＳ４は、チャネル構造がＰ型のＭＯＳトランジスタを用いて形成してある。なお、以下では、Ｐ型のＭＯＳトランジスタを「ｐＭＯＳ」と表記し、Ｎ型のＭＯＳトランジスタを「ｎＭＯＳ」と表記することにする。
【０１０７】
高耐圧スイッチＳ４は、第１のＰＭＯＳトランジスタ及び第２のＰＭＯＳトランジスタを構成する２つのｐＭＯＳ Ｍ１，Ｍ２を有する第２トランジスタ回路ＴＣ２４、第３のＰＭＯＳトランジスタを構成するｐＭＯＳ Ｍ３、第４のＮＭＯＳトランジスタを構成するｎＭＯＳ Ｍ４、電流源Ｍ５、電流源Ｍ６、及びスイッチ回路Ｍ７を備えている。
【０１０８】
第２トランジスタ回路ＴＣ２４は、直列接続されたｐＭＯＳ Ｍ１及びｐＭＯＳ Ｍ２により入力端子Ｖinと出力端子Ｖoutの間を接続している。具体的には、ｐＭＯＳ Ｍ１とｐＭＯＳ Ｍ２は、ソース端子同士を接続点Ｎ１において互いに接続し合う構成であり、ｐＭＯＳ Ｍ１のドレイン端子は入力端子Ｖinに接続され、ｐＭＯＳ Ｍ２のドレイン端子は出力端子Ｖoutに接続されている。
【０１０９】
第２トランジスタ回路ＴＣ２４は、入力端子Ｖinと出力端子Ｖoutとの間を開閉する高耐圧スイッチを構成する。具体的には、ｐＭＯＳ Ｍ１及びｐＭＯＳ Ｍ２の双方がオンした場合に入力端子Ｖinと出力端子Ｖoutの間を導通状態とし、ｐＭＯＳ Ｍ１とｐＭＯＳ Ｍ２の少なくとも一方がオフした場合に入力端子Ｖinと出力端子Ｖoutの間を非導通状態とする。
【０１１０】
ｐＭＯＳ Ｍ３は、ゲート端子が接続点Ｎ１に接続されており、ソース端子がｐＭＯＳ Ｍ１のゲート端子及びｐＭＯＳ Ｍ２のゲート端子に接続され、ドレイン端子が定電圧源Ｖss（例えばグランド電位）に接続されている。また、ｐＭＯＳ Ｍ３のソース端子には、電流源Ｍ５の出力端子が接続されている。この電流源Ｍ５の入力端子は、定電圧源Ｖdd（Ｖss＜Ｖdd）に接続されている。なお、定電圧源Ｖddは、入力端子Ｖinや出力端子Ｖoutから接続点Ｎ１に入力される電圧よりも、高電圧となるように設定されている。また、定電圧源Ｖdd，Ｖssは低インピーダンスである。
【０１１１】
これにより、ｐＭＯＳ Ｍ３がターンオンしてｐＭＯＳ Ｍ３のゲート−ソース間に電圧Ｖgs３が発生すると（ゲート電位＜ソース電位）、接続点Ｎ１とｐＭＯＳ Ｍ１，Ｍ２のゲート端子との間にも電圧Ｖgs３が印加される。このとき、ｐＭＯＳ Ｍ１，Ｍ２がオフになるため、高耐圧スイッチＳ４は入力端子Ｖinと出力端子Ｖoutの間を非導通状態とする。
【０１１２】
一方、ｎＭＯＳ Ｍ４は、ゲート端子が接続点Ｎ１に接続されており、ソース端子がｐＭＯＳ Ｍ１のゲート端子及びｐＭＯＳ Ｍ２のゲート端子に接続され、ドレイン端子が定電圧源Ｖddに接続されている。また、ｎＭＯＳ Ｍ４のソース端子には、電流源Ｍ６の入力端子が接続されている。この電流源Ｍ６の出力端子は、定電圧源Ｖssに接続されている。
【０１１３】
これにより、ｎＭＯＳ Ｍ４がターンオンしてｎＭＯＳ Ｍ４のゲート−ソース間に電圧Ｖgs４が発生すると（ゲート電位＞ソース電位）、接続点Ｎ１とｐＭＯＳ Ｍ１，Ｍ２のゲート端子との間にも電圧Ｖgs４が印加される。このＶgs４は、後述するように、ｐＭＯＳ Ｍ１，Ｍ２をターンオン可能な電圧となるように調整されている。従って、接続点Ｎ１とｐＭＯＳ Ｍ１，Ｍ２のゲート端子との間にも電圧Ｖgs４が印加されると、ｐＭＯＳ Ｍ１，Ｍ２がオンになり、高耐圧スイッチＳ４は入力端子Ｖinと出力端子Ｖoutの間を導通状態とする。
【０１１４】
スイッチ回路Ｍ７は、定電圧源Ｖddと接続点Ｎ１の間を接続しており、定電圧源Ｖddと接続点Ｎ１の間を開閉するスイッチを構成している。ここで、スイッチ回路Ｍ７がオンされると、接続点Ｎ１の電位は定電圧源Ｖddの電位と同電位となる。逆に、スイッチ回路Ｍ７がオフされると、接続点Ｎ１の電位はｐＭＯＳ Ｍ１，Ｍ２の寄生ダイオードを介して伝送される入力端子Ｖin又は出力端子Ｖoutの何れか高い方の電圧となる。本構成形態では、入力端子Ｖinの方が高電位であるため、スイッチ回路Ｍ７がオフされると、接続点Ｎ１は入力端子Ｖinと同電位になる。
【０１１５】
次に、以上説明した高耐圧スイッチＳ４の具体的な動作の例について説明する。本第４構成形態では、高耐圧スイッチＳ４の電流源Ｍ５，Ｍ６及びスイッチ回路Ｍ７のオン／オフを制御することにより、高耐圧スイッチＳ４の導通状態と、高耐圧スイッチＳ４の第１の非導通状態と、高耐圧スイッチＳ４の第２の非導通状態と、を実現可能である。なお、高耐圧スイッチＳ４においては、導通状態と第１の非導通状態の間の切り替えを、導通状態と第２の非導通状態の間の切り替えに比べて高速に実現できるようになっている。
【０１１６】
図１６は、高耐圧スイッチＳ４の導通状態を説明するための図であり、図１７は、高耐圧スイッチＳ４の第１の非導通状態を説明するための図であり、図１８は、高耐圧スイッチＳ４の第２の非導通状態を説明するための図である。なお、図１６〜１８には各点における電圧を記載してあるが、これらは動作の一例を示すものであり、本技術はこれらの電圧に限定されない。
【０１１７】
図１６においては、電流源Ｍ５がオフに制御され、電流源Ｍ６がオンに制御され、スイッチ回路Ｍ７がオフに制御されている。このとき、接続点Ｎ１には、ｐＭＯＳ Ｍ１の寄生ダイオードを介して入力端子Ｖinの９０Ｖの電圧が供給される。
【０１１８】
一方、ｎＭＯＳ Ｍ４と電流源Ｍ６はソースフォロワ回路を構成し、ｐＭＯＳ Ｍ３についてはオフとなる。従って、ｎＭＯＳ Ｍ４のソース端子には、接続点Ｎ１の電圧である９０ＶをｎＭＯＳ Ｍ４の順方向電圧降下に相当する電圧Ｖgs４だけ低下させた、例えば８８Ｖの電圧が印加される。これにより、ｐＭＯＳ Ｍ１，Ｍ２がオンとなり、入力端子Ｖinと出力端子Ｖoutの間は導通状態となる。
【０１１９】
このとき、ｎＭＯＳ Ｍ４は、測定対象である電池セルの電池残量が低い等の理由によって、入力端子Ｖinの電圧が例えば０Ｖのように低くても、入力端子Ｖinと出力端子Ｖoutの間を導通状態にすることができる。これは、ｎＭＯＳ Ｍ４は、図１６に示す導通状態において、接続点Ｎ１の電圧に関わらず、ソースフォロワ動作によってゲート−ソース間に電圧Ｖgs４を生じさせるからである。すなわち、本構成形態に係る高耐圧スイッチＳ４は、電池セルの電池残量に関わらず、導通状態に切り替えることが可能である。
【０１２０】
なお、ｎＭＯＳ Ｍ４が発生する電圧Ｖgs４は、ｎＭＯＳ Ｍ４のサイズ（もしくはアスペクト比）と電流源Ｍ６の電流量に応じた値となる。この電圧Ｖgs４は、上述したように、ｐＭＯＳ Ｍ１，Ｍ２をオンすることが可能であればよいため、ｎＭＯＳ Ｍ４のサイズと電流源Ｍ６の電流量は、ｐＭＯＳ Ｍ１，Ｍ２のオン電圧に応じて適宜に決定することが出来る。
【０１２１】
このように、ｎＭＯＳ Ｍ４のサイズと電流源Ｍ６の電流量を設計段階で適宜に調整することによりｐＭＯＳ Ｍ１，Ｍ２のオン電圧を調整できるため、高耐圧スイッチの用途に合わせて、ｐＭＯＳ Ｍ１，Ｍ２のサイズや耐圧を適宜に選択できることとなる。これにより、高耐圧スイッチＳ４の設計の自由度が向上する。例えば、高速なスイッチングが必要な場合には、電圧Ｖgs４を低めに設計して、電圧スイング量を減らす等の調整が可能になる。
【０１２２】
次に、図１７を参照しつつ、高耐圧スイッチＳ４の第１の非導通状態を説明する。同図において、電流源Ｍ５はオンに制御され、電流源Ｍ６はオフに制御され、スイッチ回路Ｍ７はオフに制御されている。このとき、接続点Ｎ１には、ｐＭＯＳ Ｍ１の寄生ダイオードを介して、入力端子Ｖinの９０Ｖの電圧が供給される。
【０１２３】
一方、ｐＭＯＳ Ｍ３と電流源Ｍ５はソースフォロワ回路を構成し、ｎＭＯＳ Ｍ４についてはオフとなる。従って、ｐＭＯＳ Ｍ３のソース端子には、接続点Ｎ１の電圧である９０ＶをｐＭＯＳ Ｍ３の順方向電圧降下に相当する電圧Ｖgs３だけ上昇させた、例えば９２Ｖの電圧が印加される。これにより、ｐＭＯＳ Ｍ１，Ｍ２がオフとなり、入力端子Ｖinと出力端子Ｖoutの間は非導通状態となる。
【０１２４】
ここで、図１６に係る導通状態と図１７に係る第１非導通状態とを切り替えた場合、接続点Ｎ１の電位は入力端子Ｖinの電圧付近で変動する。例えば、上述した第２実施形態に係る充電池モジュール２０の端子Ｖin１に第４構成形態に係る高耐圧スイッチＳ４を適用して高速にスイッチングさせる場合、接続点Ｎ１の電圧は、端子Ｖin１の電位（最高電位）ではなく、端子Ｖin０の電圧と端子Ｖin１の間のいずれかの電圧であって、端子Ｖin１の電位（最高電位）付近の電位で変動する。
【０１２５】
これは、接続点Ｎ１の電位は、ｐＭＯＳ Ｍ１，Ｍ２の寄生ダイオードの作用により、いったん端子Ｖinの最高電位まで上昇した後は、入力端子Ｖinの電圧が降下しても当該電圧に完全に追従して変動することはなく、端子Ｖinの電圧変動範囲の最高電位付近で入力端子Ｖinの電圧の変動に合わせて上下動するからである。すなわち、接続点Ｎ１を含めて、高耐圧スイッチＳ４の各ノードにおける電圧の変動量が比較的小さくなるため、高耐圧スイッチＳ４は、高速なスイッチングが可能となる。
【０１２６】
ただし、図１７に示す第１の非導通状態の高耐圧スイッチＳ４においては、定常的に電流源Ｍ５から電流を流しているため、高耐圧スイッチＳ４は当該非導通状態においても電力を消費することになる。そこで、本第４構成形態に係る高耐圧スイッチＳ４では、図１７に示す第１の非導通状態と、以下に説明する図１８に示す第２の非導通状態とを、適宜に使い分けることにより、消費電力の低減と高速動作の実現の双方を可能にしてある。
【０１２７】
図１８に示す、高耐圧スイッチＳ４の第２の非導通状態においては、電流源Ｍ５がオンに制御され、電流源Ｍ６がオフに制御され、スイッチ回路Ｍ７がオンに制御されている。このとき、接続点Ｎ１には、スイッチ回路Ｍ７を介して、定電圧源Ｖddの１００Ｖの電圧が供給される。
【０１２８】
このとき、ｐＭＯＳ Ｍ３のゲート電圧は、上述したように定電圧源Ｖddが入力端子Ｖinから入力される電圧よりも高電圧であるため、高耐圧スイッチＳ４の中で最高電位となる。これにより、ｐＭＯＳ Ｍ３は、オフとなる。また、電流源Ｍ５はオンに制御されているものの、電流源Ｍ６やｐＭＯＳ Ｍ３がオフであるため、電流源Ｍ５は電流源Ｍ５，Ｍ６の接続点Ｎ２の電位を上昇可能な最高電位になるまで電流を流し続けて、結果として電流源Ｍ５もオフと同様の状態となる。
【０１２９】
すなわち、ｐＭＯＳ Ｍ３、ｎＭＯＳ Ｍ４、及び電流源Ｍ５，Ｍ６の全てが、オフ状態になる。このとき、図１８に示す第２の非導通状態の高耐圧スイッチＳ４は、全てのトランジスタ構成がオフ状態のため、定常的な電流を流しておらず、低消費電力な状態である。なお、ｎＭＯＳ Ｍ４は、接続点Ｎ２が定電圧源Ｖddと同電位となる過渡状態において一時的にオン状態になることもあるが、ｎＭＯＳ Ｍ４はオン状態となると定電圧源Ｖddと接続点Ｎ２を接続するため、特に問題は無い。
【０１３０】
ただし、接続点Ｎ１を当該高耐圧スイッチＳ４の中で最高電位の１００Ｖにしているため、この第２の非導通状態から高耐圧スイッチＳ４を導通状態に変化させるためには、接続点Ｎ１の電位が、次に入力端子Ｖinから入力される電位まで低下するまで待つ必要がある。例えば、次に入力端子Ｖinから入力される電位が、図１３に示す電池セルの中で最低電位を出力する端子Ｖin１８の電位の場合、接続点Ｎ１の電位が、高耐圧スイッチＳ４の中の最高電位から最低電位まで低下するまでの時間が必要であり、高速なスイッチングには適さない。
【０１３１】
従って、高速なスイッチング動作が必要な場合は、図１６に示す導通状態と図１７に示す第１の非導通状態とをスイッチングすることにより高速なスイッチングを実現し、高速なスイッチング動作が不要な場合は、図１６に示す導通状態と図１８に示す第２の非導通状態とをスイッチングすることにより非高速なスイッチングを実現するといった使い分けを行うことにより、低消費電力と高速なスイッチングとを両立することが出来る。
【０１３２】
（Ｂ−２）高耐圧スイッチの第５構成形態：
図１９は、第５構成形態に係る高耐圧スイッチＳ５の基本構成を示す図である。同図に示す高耐圧スイッチＳ５は、上述の第４構成形態の高耐圧スイッチＳ４がスイッチ回路Ｍ７を備えるのに対し、当該スイッチ回路Ｍ７を備えない構成である。
【０１３３】
この高耐圧スイッチＳ５は、上述した高耐圧スイッチＳ４にて実現される状態のうち、導通状態と第１の非導通状態を実現することが出来る。これにより、高耐圧スイッチＳ７は、既述した第４構成形態の高耐圧スイッチＳ４に比べて回路が簡素化され、回路面積を小さくすることができる。
【０１３４】
（Ｂ−３）高耐圧スイッチの第６構成形態：
図２０は、第６構成形態に係る高耐圧スイッチＳ６の基本構成を示す図である。同図に示す高耐圧スイッチＳ６は、上述の第４構成形態に係る高耐圧スイッチＳ４が備える電流源Ｍ５の代わりに電流源Ｍ５’を備える点で相違する。この電流源Ｍ５’は、電流源Ｍ５がオン／オフの切り替え制御が可能であったのに対し、オン／オフの切り替え制御をするための機能を備えない点で相違する。
【０１３５】
同図に示す高耐圧スイッチＳ６おいて、電流源Ｍ６がオンの場合には、電流源Ｍ５’と電流源Ｍ６の双方に電流が流れる。ここで、電流源Ｍ５が発生させる電流Ｉ５は、電流源Ｍ６が発生させる電流Ｉ６に比べて小さくしてあるため（Ｉ６＞Ｉ５）、図２０に示す接続点Ｎ２においては、方向Ｄ１に電流が流れることになる。これにより、電流源Ｍ６とｎＭＯＳ Ｍ４がソースフォロワ動作し、ｐＭＯＳ Ｍ３がオフするため、第２トランジスタ回路ＴＣ２４は導通状態となる。
【０１３６】
一方、電流源Ｍ６がオフの場合は、上述した第４構成形態と同様に、電流源Ｍ５’とｐＭＯＳ Ｍ３がソースフォロワ動作するため、第２トランジスタ回路ＴＣ２４は、非導通状態となる。
【０１３７】
このように、第６構成形態に係る高耐圧スイッチＳ６によれば、消費電力が多少増えるものの、電流源Ｍ５に係る制御が不要になるため、制御信号線の数を減らすことが出来る。よって、高耐圧スイッチＳ６に係る回路面積を削減することができる。
【０１３８】
（Ｂ−４）高耐圧スイッチの第７構成形態：
図２１は、第７構成形態に係る高耐圧スイッチＳ７の基本構成を示す図である。同図に示す高耐圧スイッチＳ７は、既述した第４構成形態に係る高耐圧スイッチＳ４の備える第２トランジスタ回路ＴＣ２４に代えて、第２トランジスタ回路ＴＣ２７を備える点で相違する。
【０１３９】
第２トランジスタ回路ＴＣ２７は、第５のＮＭＯＳトランジスタ回路と第６のＮＭＯＳトランジスタ回路を構成する２つのＮ型のＭＯＳトランジスタＭ８及びＭ９（以下、ｎＭＯＳ Ｍ８、ｎＭＯＳ Ｍ９と記載する。）を有している。なお、本第７構成形態において、ｐＭＯＳ Ｍ３は第７のＰＭＯＳトランジスタを構成し、ｎＭＯＳ Ｍ４は第８のＮＭＯＳトランジスタを構成する。
【０１４０】
第２トランジスタ回路ＴＣ２７は、直列に接続したｎＭＯＳ Ｍ８及びｎＭＯＳ Ｍ９により、入力端子Ｖinと出力端子Ｖoutの間を接続している。ｎＭＯＳ Ｍ８とｎＭＯＳ Ｍ９は、ソース端子同士を接続点Ｎ７において互いに接続してあり、ｎＭＯＳ Ｍ８のドレイン端子は入力端子Ｖinに接続され、ｎＭＯＳ Ｍ９のドレイン端子は出力端子Ｖoutに接続されている。
【０１４１】
これにより、第２トランジスタ回路ＴＣ２７は、ｎＭＯＳ Ｍ８及びｎＭＯＳ Ｍ９の双方がオンした場合に入力端子Ｖinと出力端子Ｖoutの間を導通状態とし、ｎＭＯＳ Ｍ８及びｎＭＯＳ Ｍ９の少なくとも一方がオフした場合に入力端子Ｖinと出力端子Ｖoutの間を非導通状態とするスイッチ機能を実現することができる。
【０１４２】
スイッチ回路Ｍ１０は、定電圧源Ｖssと接続点Ｎ７の間を接続しており、定電圧源Ｖssと接続点Ｎ７の間を開閉するスイッチを構成している。ここで、スイッチ回路Ｍ１０がオンされると、接続点Ｎ７の電位は定電圧源Ｖss（例えば、グランド電位）の電位と同電位となる。一方、スイッチ回路Ｍ１０がオフされると、接続点Ｎ７の電位はｎＭＯＳ Ｍ８，Ｍ９の寄生ダイオードを介して伝送される入力端子Ｖin又は出力端子Ｖoutの何れか低い方の電圧となる。
【０１４３】
ｐＭＯＳ Ｍ３は、ゲート端子が接続点Ｎ７に接続されており、ソース端子がｎＭＯＳ Ｍ８のゲート端子及びｎＭＯＳ Ｍ９のゲート端子に接続され、ドレイン端子が定電圧源Ｖssに接続されている。また、ｐＭＯＳ Ｍ３のソース端子には、電流源Ｍ５の出力端子が接続されている。この電流源Ｍ５の入力端子は、定電圧源Ｖdd（Ｖss＜Ｖdd）に接続されている。
【０１４４】
これにより、ｐＭＯＳ Ｍ３がオンしてｐＭＯＳ Ｍ３のゲート−ソース間に電圧Ｖgs３が発生すると（ゲート電位＜ソース電位）、接続点Ｎ７とｎＭＯＳ Ｍ８，Ｍ９のゲート端子の間にも、この電圧Ｖgs３が印加される。このＶgs３は、後述するように、ｎＭＯＳ Ｍ８，Ｍ９をターンオン可能な電圧となるように調整されているため、ｎＭＯＳ Ｍ８，Ｍ９がオンになり、高耐圧スイッチＳ７は、入力端子Ｖinと出力端子Ｖoutの間が導通状態となる。
【０１４５】
ｎＭＯＳ Ｍ４は、ゲート端子が接続点Ｎ７に接続されており、ソース端子がｎＭＯＳ Ｍ８のゲート端子及びｎＭＯＳ Ｍ９のゲート端子に接続され、ドレイン端子が定電圧源Ｖddに接続されている。また、ｎＭＯＳ Ｍ４のソース端子には、電流源Ｍ６の入力端子が接続されている。この電流源Ｍ６の出力端子は、定電圧源Ｖssに接続されている。
【０１４６】
これにより、ｎＭＯＳ Ｍ４がターンオンしてｎＭＯＳ Ｍ４のゲート−ソース間に電圧Ｖgs４が発生すると（ゲート電位＞ソース電位）、接続点Ｎ７とｎＭＯＳ Ｍ８，Ｍ９のゲート端子との間にも、この電圧Ｖgs４が印加される。従って、ｎＭＯＳ Ｍ８，Ｍ９がオフになるため、高耐圧スイッチＳ７は、入力端子Ｖinと出力端子Ｖoutの間が非導通状態となる。
【０１４７】
スイッチ回路Ｍ１０は、定電圧源Ｖssと接続点Ｎ７の間を接続している。これにより、スイッチ回路Ｍ１０が接続状態に制御されると、接続点Ｎ７の電位は、定電圧源Ｖssの例えばグランド電位と同電位となり、スイッチ回路Ｍ１０が非接続状態に制御されると、接続点Ｎ７の電位は、ｎＭＯＳ Ｍ８，Ｍ９の寄生ダイオードを介して伝送される入力端子Ｖin又は出力端子Ｖoutの何れかの電圧となる。
【０１４８】
以上説明した高耐圧スイッチＳ７の動作例について説明する。第７構成形態では、高耐圧スイッチＳ７の電流源Ｍ５，Ｍ６及びスイッチ回路Ｍ１０のオン／オフを制御することにより、高耐圧スイッチＳ７の導通状態、高耐圧スイッチＳ７の第１の非導通状態と、高耐圧スイッチＳ７の第２の非導通状態と、を実現可能である。なお、高耐圧スイッチＳ７においては、導通状態と第１の非導通状態の間の切り替えを、導通状態と第２の非導通状態の間の切り替えに比べて、高速に実現できるようになっている。
【０１４９】
以下、図２２〜２４を参照しつつ、高耐圧スイッチＳ７の導通状態、第１の非導通状態、及び第２の非導通状態について説明する。図２２は、高耐圧スイッチＳ７の導通状態を説明するための図であり、図２３は、高耐圧スイッチＳ７の第１の非導通状態を説明するための図であり、図２４は、高耐圧スイッチＳ７の第２の非導通状態を説明するための図である。なお、図２２〜３２には各点における電圧を記載してあるが、これらは動作の一例を示すものであり、本技術はこれらの電圧に限定されない。
【０１５０】
図２２においては、電流源Ｍ５がオンに制御され、電流源Ｍ６がオフに制御され、スイッチ回路Ｍ１０がオフに制御されている。このとき、接続点Ｎ７には、ｎＭＯＳ Ｍ８，Ｍ９の何れかの寄生ダイオードを介して、入力端子Ｖin若しくは出力端子Ｖoutの何れか低い方の電圧が供給される。
【０１５１】
このとき、ｐＭＯＳ Ｍ３と電流源Ｍ５はソースフォロワ動作し、ｎＭＯＳ Ｍ４はオフとなる。また、ｐＭＯＳ Ｍ３のソース端子には、接続点Ｎ７の電圧を例えば５Ｖとすると、この電圧を順方向電圧降下分の電圧Ｖgs３だけ上昇させた、例えば７Ｖの電圧が印加される。これにより、ｎＭＯＳ Ｍ８，Ｍ９がオンし、入力端子Ｖinと出力端子Ｖoutの間が導通状態となる。
【０１５２】
また、仮に、充電池セルの残量が低いために入力端子Ｖinと出力端子Ｖoutの間の電位差が０Ｖになっても、ｐＭＯＳ Ｍ３は、接続点Ｎ７の電圧に関わらずゲート−ソース間に電圧Ｖgs３を生じさせるため、入力端子Ｖinと出力端子Ｖoutの間を導通状態にすることができる。すなわち、本構成形態に係る高耐圧スイッチＳ７は、入力端子Ｖinや出力端子Ｖoutの電位差に関わらず、電流源Ｍ５，Ｍ６とスイッチ回路Ｍ１０の制御により導通状態に切り替えることが出来る。
【０１５３】
なお、このｐＭＯＳ Ｍ３が発生する電圧Ｖgs３は、上述した第４構成形態の場合と同様に、ｐＭＯＳ Ｍ３のサイズ（もしくはアスペクト比）と電流源Ｍ６の電流量に応じた値となる。このように、電圧Ｖgs３を設計段階で調整できるため、設計の自由度が向上し、用途に応じて電圧Ｖgs３を選択することができるようになる。例えば、高速なスイッチングが必要な場合には、電圧Ｖgs３が低めになるように設計することにより、電圧スイング量を減らす等の調整が可能になる。
【０１５４】
次に、図２３を参照しつつ、高耐圧スイッチＳ７の第１の非導通状態について説明する。同図において、電流源Ｍ５はオフに制御され、電流源Ｍ６はオンに制御され、スイッチ回路Ｍ１０はオフに制御されている。このとき、接続点Ｎ７には、ｎＭＯＳ Ｍ８，Ｍ９の何れかの寄生ダイオードを介して、入力端子Ｖin若しくは出力端子Ｖoutの何れか低い方の電圧が供給される。
【０１５５】
一方、ｎＭＯＳ Ｍ４と電流源Ｍ６はソースフォロワ回路を構成し、ｐＭＯＳ Ｍ３についてはオフとなる。従って、ｎＭＯＳ Ｍ４のソース端子には、接続点Ｎ７の電圧である５ＶをｎＭＯＳ Ｍ４の順方向電圧降下に相当する電圧Ｖgs４だけ低下させた、例えば３Ｖの電圧が印加される。これにより、ｐＭＯＳ Ｍ１，Ｍ２がオフとなり、入力端子Ｖinと出力端子Ｖoutの間は非導通状態となる。
【０１５６】
ここで、図２２に係る導通状態と図２３に係る第１の非導通状態とを切り替えた場合、接続点Ｎ７の電位は、入力端子Ｖinと出力端子Ｖoutの何れか低い方の電圧付近で変動する。例えば、上述した第２実施形態に係る充電時モジュールの端子Ｖin１，Ｖin２に第４構成形態に係る高耐圧スイッチＳ７を適用して高速にスイッチングさせる場合、接続点Ｎ７の電圧は、端子Ｖin２の電位（最高電位）ではなく、端子Ｖin２の電圧と端子Ｖin１の間のいずれかの電圧であって、端子Ｖin２の電位（最高電位）付近の電位で変動する。
【０１５７】
これは、接続点Ｎ７の電位は、第１の非導通状態に切り替わることにより、いったん端子Ｖinの最高電位まで上昇した後は、入力端子Ｖinの電圧が降下しても当該電圧に完全に追従して変動することはなく、ｎＭＯＳＭ８，Ｍ９の寄生ダイオードの作用により端子outへ放電するものの、端子Ｖinの電圧変動範囲の最高電位付近で入力端子Ｖinの電圧の変動に合わせて上下動するからである。すなわち、接続点Ｎ７を含めて、高耐圧スイッチＳ７の各ノードにおける電圧の変動量が比較的小さくなるため、高耐圧スイッチＳ７
は、高速なスイッチングが可能となる。
【０１５８】
ただし、図２３に示す第１の非導通状態の高耐圧スイッチＳ７においては、定常的に電流源Ｍ６から電流を流しているため、高耐圧スイッチＳ７は当該非導通状態においても電力を消費することになる。そこで、本第７構成形態に係る高耐圧スイッチＳ７では、図２３に示す第１の非導通状態と、以下に説明する図２４に示す第２の非導通状態とを、適宜に使い分けることにより、消費電力の低減と高速動作の実現の双方を可能にしてある。
【０１５９】
次に、図２４を参照しつつ、高耐圧スイッチＳ７の第２の非導通状態について説明する。同図においては、電流源Ｍ５がオフに制御され、電流源Ｍ６がオンに制御され、スイッチ回路Ｍ１０がオンに制御されている。このとき、接続点Ｎ７には、スイッチ回路Ｍ１０を介して、定電圧源Ｖssの例えばグランド電位（０Ｖ）の電圧が供給される。
【０１６０】
このとき、定電圧源Ｖssは入力端子Ｖinから入力される電圧よりも低電圧であるため、ｎＭＯＳ Ｍ４のゲート電圧は、上述したように、高耐圧スイッチＳ７の中で最低電位となる。これにより、ｎＭＯＳ Ｍ４は、オフとなる。
【０１６１】
また、電流源Ｍ６はオンに制御されているものの、電流源Ｍ５やｎＭＯＳ Ｍ４がオフであるため、電流源Ｍ６は電流源Ｍ５，Ｍ６の接続点Ｎ２の電位を下降可能な最低電位になるまで電流を流し続けて、結果として電流源Ｍ６もオフと同様の状態となる。すなわち、ｎＭＯＳ Ｍ４、ｐＭＯＳ Ｍ３、及び電流源Ｍ５，Ｍ６の全てが、オフ状態になる。このとき、図２４に示す第２の非導通状態の高耐圧スイッチＳ７は、全てのトランジスタ構成がオフ状態のため、定常的な電流を流しておらず、低消費電力な状態である。なお、ｐＭＯＳ Ｍ３は、接続点Ｎ２が定電圧源Ｖssと同電位となる過渡状態において一時的にオン状態になることもあるが、ｐＭＯＳ Ｍ３がオン状態となると定電圧源Ｖssと接続点Ｎ２を接続するため、特に問題は無い。
【０１６２】
ただし、接続点Ｎ７を当該高耐圧スイッチＳ７の中で最低電位にしているため、この第２の非導通状態から高耐圧スイッチＳ４を導通状態に変化させるためには、接続点Ｎ７の電位が、次に入力端子Ｖinから入力される電位まで上昇するまで待つ必要がある。例えば、次に入力端子Ｖinから入力される電位が、図１３に示す電池セルの中で最高電位を出力する端子Ｖin１８の電位の場合、接続点Ｎ７の電位が、高耐圧スイッチＳ７の中の最低電位に近い電圧から最高電位まで上昇するまでの時間が必要であり、高速なスイッチングには適さない。
【０１６３】
従って、高速なスイッチング動作が必要な場合は、図２２に示す導通状態と図２３に示す第１の非導通状態とをスイッチングすることにより高速なスイッチングを実現し、高速なスイッチング動作が不要な場合は、図２２に示す導通状態と図２４に示す第２の非導通状態とをスイッチングすることにより非高速なスイッチングを実現するといった使い分けを行うことにより、低消費電力と高速なスイッチングとを両立することが出来る。
【０１６４】
（Ｂ−５）高耐圧スイッチの第８構成形態：
図２５は、第８構成形態に係る高耐圧スイッチＳ８の基本構成を示す図である。同図に示すように、本構成形態の高耐圧スイッチＳ８は、既述した第６構成形態の高耐圧スイッチＳ６を、トランジスタ回路を用いて実装する具体的な一例を示すものである。同図に示す例では、電流源Ｍ６やスイッチＭ７のオン／オフの切り替えを、カレントミラー回路を用いて実現してある。
【０１６５】
なお、同図には、正相の電圧信号を正相入力端子２１２Ｐに入力する３つの正相スイッチのみを示してあるが、むろん、図１３に示すように差動信号を用いて電池電圧を検出する場合は、逆相の電圧信号を逆相入力端子に２１２Ｎに入力する逆相スイッチも備えることになる。また、充電池セルの数に応じて、これらスイッチの数は適宜に選択される。また、図２５には、第６構成形態に係る高耐圧スイッチＳ６を実装する例を示してあるが、むろん、他の構成形態に係る高耐圧スイッチについても同様の手法で実装することが出来る。
【０１６６】
電流源回路Ｍ６−１は、電流源Ｍ６−１ａ、２つのｎＭＯＳ Ｔ１，Ｔ２のゲートを互いに接続して構成されたカレントミラー回路６−１ｂ、及びスイッチＭ６−１ｃを備えている。ｎＭＯＳ Ｔ１は、ドレインがスイッチＭ６−１ｃと電流源Ｍ６−１ａを介して定電圧源Ｖddl（３Ｖ）に接続されており、ソースがグランド（０Ｖ）に接続されている。一方、ｎＭＯＳ Ｔ２は、ドレインが接続点Ｎ２−１に接続されており、ソースがグランド（０Ｖ）に接続されている。スイッチＭ６−１ｃは、正相選択信号Ｓｅｌ００Ｐによってオン／オフを切り替え可能になっている。
【０１６７】
これにより、スイッチＭ６−１ｃは、正相選択信号Ｓｅｌ００Ｐとしてハイレベルの電圧信号を入力されると、ｎＭＯＳ Ｔ１のソースからドレインへ電流源Ｍ６−１ａの電流が流れて、ｎＭＯＳ Ｔ２にも電流が流れることになる。このとき、ｎＭＯＳ Ｍ４−１と電流源回路Ｍ６−１にソースフォロワ動作させることができる。すなわち、正相選択信号Ｓｅｌ００Ｐにより、所望のタイミングでｎＭＯＳ Ｍ４−１と電流源回路Ｍ６−１にソースフォロワ動作させることができる。
【０１６８】
スイッチＭ７−１は、電流源Ｍ７−１ａ，２つのｎＭＯＳ Ｔ３，Ｔ４のゲートを互いに接続して構成されたカレントミラー回路Ｍ７−１ｂ、スイッチＭ７−１ｃ、及び２つのｐＭＯＳ Ｔ５，Ｔ６のゲートを互いに接続して構成されたカレントミラー回路Ｍ７−１ｄを備えている。
【０１６９】
ｎＭＯＳ Ｔ３は、ドレインがスイッチＭ７−１ｃと電流源Ｍ７−１ａを介して定電圧源Ｖddl（３Ｖ）に接続されており、ソースがグランド（０Ｖ）に接続されている。一方、ｎＭＯＳ Ｔ４は、ドレインがｐＭＯＳ Ｔ５のドレインに接続されており、ソースがグランド（０Ｖ）に接続されている。ｐＭＯＳ Ｔ５は、ソースが定電圧源Ｖdd（１００Ｖ）に接続されている。ｐＭＯＳ Ｔ６は、ソースが定電圧源Ｖdd（１００Ｖ）に接続され、ドレインが接続点Ｎ１−１に接続されている。
【０１７０】
これにより、スイッチＭ７−１ｃに主選択信号Ｍｓｅｌ００としてハイレベルの電圧信号を入力されると、ｎＭＯＳ Ｔ３のソースからドレインへ電流源Ｍ７−１ａの電流が流れて、ｎＭＯＳ Ｔ４のドレインからソースへ電流が流れる。そして、ｐＭＯＳ Ｍ５のソースからドレインへも電流が流れて、ｐＭＯＳ Ｔ６のソースからドレインへも電流が流れる。すなわち、主選択信号Ｍｓｅｌ００により、適宜のタイミングで接続点Ｎ１−１に定電圧源Ｖddの電位である１００Ｖを供給することが出来る。
【０１７１】
なお、他の高耐圧スイッチＳ８−２，Ｓ８−３についても、高耐圧スイッチＳ８−１の電流源回路Ｍ６−１やスイッチ回路Ｍ７−１と同様の構成として、電流源回路Ｍ６−２やスイッチ回路Ｍ７−２、電流源回路Ｍ６−３やスイッチ回路Ｍ７−３を備えており、正相選択信号Ｓｅｌ０１Ｐ，Ｓｅｌ０２Ｐ、主選択信号Ｍｓｅｌ０１，Ｍｓｅｌ０２を用いて、接続点Ｎ２−２，Ｎ２−３に対して流す電流のオン／オフ、接続点Ｎ１−２，Ｎ１−３に対して供給する定電圧（１００Ｖ）のオン／オフを適宜のタイミングで制御することが出来るようになっている。
【０１７２】
（Ｂ−６）高耐圧スイッチの第９構成形態：
図２６は、第９構成形態に係る高耐圧スイッチの基本構成を示す図である。同図に示すように、本構成形態の高耐圧スイッチは、既述した第４構成形態の高耐圧スイッチＳ４と第７構成形態の高耐圧スイッチＳ６を組み合わせて実装する具体的な一例である。
【０１７３】
同図に示すように、本第９構成形態に係る高耐圧スイッチは、概略、３種類の高耐圧スイッチＳ９−１，Ｓ９−２，Ｓ９−３を適宜に使い分けて構成してある。高耐圧スイッチＳ９−１は、上述した第４構成形態の高耐圧スイッチＳ４のみで構成してある。高耐圧スイッチＳ９−２は、上述した第４構成形態の高耐圧スイッチＳ４と上述した第７構成形態の高耐圧スイッチＳ７を組み合わせて構成してある。高耐圧スイッチＳ９−３は、上述した第７構成形態の高耐圧スイッチＳ７のみで構成してある。
【０１７４】
高耐圧スイッチＳ９−２は、高耐圧スイッチＳ４と高耐圧スイッチＳ５を並列に配置し、高耐圧スイッチＳ４と高耐圧スイッチＳ７の入力端子同士を接続して当該高耐圧スイッチＳ９−２の入力端子とし、高耐圧スイッチＳ４と高耐圧スイッチＳ７の出力端子同士をも接続して当該高耐圧スイッチＳ９−２の出力端子としてある。すなわち、高耐圧スイッチＳ９−２は、上述した第２トランジスタ回路ＴＣ２４と第２トランジスタ回路ＴＣ２７の抱き合わせ構造となる。
【０１７５】
なお、この第２トランジスタ回路ＴＣ２４がＰＭＯＳスイッチを構成し、第２トランジスタＴＣ２７がＮＭＯＳスイッチを構成し、第２トランジスタ回路ＴＣ２４に接続されるｎＭＯＳ Ｍ４、ｐＭＯＳ Ｍ３、電流源Ｍ５，Ｍ６及びスイッチＭ７が第１スイッチ制御回路を構成し、第２トランジスタＴＣ２７に接続されるｎＭＯＳ Ｍ４、ｐＭＯＳ Ｍ３、電流源Ｍ５，Ｍ６及びスイッチＭ７が第２スイッチ制御回路を構成する。
【０１７６】
ここで、高耐圧スイッチＳ４は、上述したように、入力電圧が０Ｖ付近まで低下すると高速なオン／オフの実現が難しくなる一方、高耐圧スイッチＳ７は、入力電圧が高くなる程高速なオン／オフの実現が難しくなるという特性を有する。そこで、高電圧側の充電池セルの電圧のオン／オフを担当するスイッチＳＷ０４Ｐ〜ＳＷ１８Ｐには、高耐圧スイッチＳ４により構成した高耐圧スイッチＳ９−１を用いる。そして、０Ｖに近い低電圧側の充電池セルの電圧のオン／オフを担当するスイッチＳＷ００Ｐには、高耐圧スイッチＳ７により構成した高耐圧スイッチＳ９−３を用いる
【０１７７】
そして、中間的な充電池セルの電圧のオン／オフを担当するスイッチＳＷ０１Ｐ〜ＳＷ０３Ｐには、高耐圧スイッチＳ４と高耐圧スイッチＳ７を組み合わせて実現した高耐圧スイッチＳ９−２を用いる。このように、高耐圧スイッチＳ９−２を採用すると、用途に応じて、高耐圧スイッチＳ４を用いて行う第１の切り替え態様と、高耐圧スイッチＳ７を用いて行う第２の切り替え態様と、の何れか適切な方を用いてスイッチを行う事が出来る。よって、入力電圧に依存することなく高速なスイッチングが可能な高耐圧スイッチを提供することが出来る。
【０１７８】
（Ｃ）まとめ：
以上、高耐圧スイッチの各構成形態、及び高耐圧スイッチを作動させるスイッチの具体的な実施例等について説明してきたが、本技術は以下のように構成することもできる。
【０１７９】
（１）第１端子と第２端子との間をオン／オフするスイッチであって、前記第１端子と前記第２端子との間に２つのトランジスタが直列に接続された第１トランジスタ回路と、ゲート端子が前記２つのトランジスタのソース端子に接続され、ソース端子が前記２つのトランジスタのゲート端子に接続された第２トランジスタ回路とを備え、前記第２トランジスタ回路の前記ソース端子の電位を高／低切り換えることにより前記第１端子と前記第２端子との間のオン／オフを切り換えるスイッチ。
【０１８０】
（２）前記２つのトランジスタは、ソース端子同士を接続しあった第１のＰＭＯＳトランジスタ及び第２のＰＭＯＳトランジスタで構成され、前記第２トランジスタ回路は、ゲート端子が前記第１及び第２のＰＭＯＳトランジスタのソース端子に接続され、ソース端子が前記第１及び第２のＰＭＯＳトランジスタのゲート端子に接続された第３のＰＭＯＳトランジスタを備える（１）に記載のスイッチ。
【０１８１】
（３）前記第３のＰＭＯＳトランジスタがオンすることにより前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタがオフして、前記第１端子と前記第２端子の間をオフする（２）に記載のスイッチ。
【０１８２】
（４）前記２つのトランジスタは、ソース端子同士を接続し合った第１のＰＭＯＳトランジスタ及び第２のＰＭＯＳトランジスタで構成され、前記第２トランジスタ回路は、ゲート端子が前記第１及び第２のＰＭＯＳトランジスタのソース端子に接続され、ソース端子が前記第１及び第２のＰＭＯＳトランジスタのゲート端子に接続された第４のＮＭＯＳトランジスタを備える（１）〜（３）の何れか１項に記載のスイッチ
【０１８３】
（５）前記第４のＮＭＯＳトランジスタがオンすることにより前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタがオンして前記第１端子と前記第２端子の間をオンする（４）に記載のスイッチ。
【０１８４】
（６）前記２つのトランジスタは、ソース端子同士を接続しあった第５のＮＭＯＳトランジスタ及び第６のＮＭＯＳトランジスタで構成され、前記第２トランジスタ回路は、ゲート端子が前記第５及び第６のＮＭＯＳトランジスタのソース端子に接続され、ソース端子が前記第５及び第６のＮＭＯＳトランジスタのゲート端子に接続された第７のＰＭＯＳトランジスタを備える（１）に記載のスイッチ。
【０１８５】
（７）前記第７のＰＭＯＳトランジスタがオンすることにより前記第５のＮＭＯＳトランジスタと前記第６のＮＭＯＳトランジスタがオンして、前記第１端子と前記第２端子の間をオンする（６）に記載のスイッチ。
【０１８６】
（８）前記２つのトランジスタは、ソース端子同士を接続し合った第５のＮＭＯＳトランジスタ及び第６のＮＭＯＳトランジスタで構成され、前記第２トランジスタ回路は、ゲート端子が前記第５及び第６のＮＭＯＳトランジスタのソース端子に接続され、ソース端子が前記第５及び第６のＮＭＯＳトランジスタのゲート端子に接続された第８のＮＭＯＳトランジスタを備える（１）、（６）、（７）の何れか１項に記載のスイッチ。
【０１８７】
（９）前記第８のＮＭＯＳトランジスタがオンすることにより前記第５のＮＭＯＳトランジスタと前記第６のＮＭＯＳトランジスタがオフして、前記第１端子と前記第２端子の間をオフする（８）に記載のスイッチ。
【０１８８】
（１０）前記２つのトランジスタの接続点と所定の定電圧源との間の接続を切り替えるスイッチ回路を備える（１）〜（９）の何れか１項に記載のスイッチ。
【０１８９】
（１１）前記２つのトランジスタは、第９のＮＭＯＳトランジスタ及び第１０のＮＭＯＳトランジスタで構成され、前記第２トランジスタ回路は、ゲート端子が前記第９のＮＭＯＳトランジスタのソース端子に接続され、ソース端子が前記第９のＮＭＯＳトランジスタのゲート端子に接続された第１１のＮＭＯＳトランジスタと、ゲート端子が前記第１０のＮＭＯＳトランジスタのソース端子に接続され、ソース端子が前記第１０のＮＭＯＳトランジスタのゲート端子に接続された第１２のＮＭＯＳトランジスタとを備えて構成される（１）に記載のスイッチ。
【０１９０】
（１２）前記第２トランジスタ回路のソース端子から電流を引き抜くか否かによって該ソース端子の電位を高／低に切り換えるカレントミラー回路と、制御信号に応じて前記カレントミラー回路に電流を流すか否かを切り換えるスイッチ回路とを備える（１）、（２）、（１１）のいずれか１項に記載のスイッチ。
【０１９１】
（１３）前記カレントミラー回路は、複数のカレントミラー回路が連結されて構成され、前記スイッチ回路は、前記複数のカレントミラー回路の１つのゲート端子に接続されたトランジスタを備え、該トランジスタに電流を流すか否かを切り換えることで前記複数のカレントミラー回路に電流を流すか否かを切り換える（１２）に記載のスイッチ。
【０１９２】
（１４）第１端子と第２端子との間をオン／オフするスイッチであって、前記第１端子と前記第２端子との間に２つのＰＭＯＳトランジスタが直列に接続されたＰＭＯＳスイッチと、ゲート端子が前記２つのＰＭＯＳトランジスタのソース端子に接続され、ソース端子が前記２つのＰＭＯＳトランジスタのゲート端子に接続されたトランジスタを有する第１スイッチ制御回路と、前記第１端子と前記第２端子との間に２つのＮＭＯＳトランジスタが直列に接続されたＮＭＯＳスイッチと、ゲート端子が前記２つのＮＭＯＳトランジスタのソース端子に接続され、ソース端子が前記２つのＮＭＯＳトランジスタのゲート端子に接続されたトランジスタを有する第２スイッチ制御回路と、を備えるスイッチ。
【０１９３】
（１５）前記第１スイッチ制御回路の有するトランジスタのソース端子の電位を高／低切り換えることにより、前記第１端子と前記第２端子との間のオン／オフを切り換える第１の切り替え態様を実現し、前記第２スイッチ制御回路の有するトランジスタのソース端子の電位を高／低切り換えることにより、前記第１端子と前記第２端子との間のオン／オフを切り換える第２の切り替え態様を実現する（１４）に記載のスイッチ。
【０１９４】
（１６）第１端子と第２端子との間をオン／オフするスイッチであって、前記第１端子と前記第２端子との間に２つのトランジスタが直列に接続された第１トランジスタ回路と、ゲート端子が前記２つのトランジスタのソース端子に接続され、ソース端子が前記２つのトランジスタのゲート端子に接続された第２トランジスタ回路、前記第２トランジスタ回路の前記ソース端子に接続された第１カレントミラー回路、ドレイン端子が前記１カレントミラー回路に接続された第１トランジスタ、一端が前記第１トランジスタのゲート端子に接続された第１スイッチ、及び、一端が前記第１トランジスタのゲート端子に接続され、他端が接地された第２スイッチを有する複数のスイッチ回路と、ゲート端子が前記複数のスイッチ回路の前記第１スイッチの各他端に接続された第２トランジスタとを備え、前記第１スイッチのオン／オフを切り換えることで前記第１トランジスタと前記第２トランジスタとが第２カレントミラー回路として動作するか否か切り替え、前記第２スイッチのオン／オフを切り替えて、前記第１，第２カレントミラー回路に電流を流すか否かを切り換えることで、前記第２トランジスタ回路のソース端子の電位を高／低切り換えるスイッチ。
【０１９５】
（１７）複数の充電池セルの充電状態を監視する充電監視装置であって、前記充電池セルの電位を測定する電位測定部と、前記電位測定部が測定する前記充電池セルを選択するスイッチとを備え、前記スイッチは、前記充電池セルと前記電位測定部との間をオン／オフするスイッチであって、前記充電池セルと前記電位測定部との間に２つのトランジスタが直列に接続された第１トランジスタ回路と、ゲート端子が前記２つのトランジスタのソース端子に接続され、ソース端子が前記２つのトランジスタのゲート端子に接続された第２トランジスタ回路とを備え、前記第２トランジスタ回路の前記ソース端子の電位を高／低切り換えることにより前記充電池セルと前記電位測定部との間のオン／オフを切り換える充電監視装置。
【０１９６】
（１８）複数の充電池セルと、前記充電池セルの電位を測定する電位測定部及び前記電位測定部が測定する前記充電池セルを選択するスイッチを有する充電監視装置とを備え、前記スイッチは、前記充電池セルと前記電位測定部との間をオン／オフするスイッチであって、前記充電池セルと前記電位測定部との間に２つのトランジスタが直列に接続された第１トランジスタ回路と、ゲート端子が前記２つのトランジスタのソース端子に接続され、ソース端子が前記２つのトランジスタのゲート端子に接続された第２トランジスタ回路とを備え、前記第２トランジスタ回路の前記ソース端子の電位を高／低切り換えることにより前記充電池セルと前記電位測定部との間のオン／オフを切り換える充電池モジュール。
【０１９７】
なお、上述したスイッチは、アナログスイッチであり、スイッチをオフ状態としても完全に電流を遮断できずわずかではあるが電流が流れる場合がある。またスイッチをオン状態としても、スイッチに流れる電流がわずかであるが減少する場合がある。上述したスイッチのオン状態とは、オフ状態に比べてスイッチに電流が流れている状態とし、オフ状態とはオン状態に比べて電流が流れていない状態とする。
【０１９８】
以上に開示した各形態の説明は本技術の一例であり、本技術は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本技術に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。また、本技術は上述した実施形態に限られず、上述した実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれるものである。
【符号の説明】
【０１９９】
１０…充電池モジュール、１１…バッテリーモニターユニット（充電監視装置）、１２…充電池セルユニット、１１１…測定セル選択部、１１２…電位測定部、１１３…ロジック回路、Ｃ１〜Ｃ５…充電池セル、ＣＭ１，ＣＭ２，ＣＭ３…第１，第２，第３カレントミラー（カレントミラー回路）、ＣＭ１−２，ＣＭ２−２，ＣＭ３−２…第１，第２，第３カレントミラー（カレントミラー回路）、Ｓ１…第１構成形態の高耐圧スイッチ（スイッチ）、Ｓ１−２…第１構成形態における変更例の高耐圧スイッチ（スイッチ）、Ｓ２…第２構成形態の高耐圧スイッチ（スイッチ）、Ｓ３…第３構成形態の高耐圧スイッチ（スイッチ）、ＳＨ（ＳＨ１〜ＳＨ５）…正極スイッチ（スイッチ）、ＳＬ（ＳＬ１〜ＳＬ５）…負極スイッチ（スイッチ）、ＳＷ，ＳＷ１〜ＳＷ３…スイッチ（スイッチ回路）、ＴＣ１，ＴＣ３…第１トランジスタ回路、ＴＣ２，ＴＣ４…第２トランジスタ回路、Ｔ１，Ｔ２、Ｔ１−２，Ｔ２−２…第１トランジスタ回路ＴＣ１のトランジスタ（第１，第２のＰＭＯＳトランジスタ）、Ｔ３，Ｔ３−２…第２トランジスタ回路ＴＣ２のトランジスタ（第３のＰＭＯＳトランジスタ）、Ｔ４，Ｔ５…第１トランジスタ回路ＴＣ３のトランジスタ（第９，第１０のＮＭＯＳトランジスタ）、Ｔ６，Ｔ７…第２トランジスタ回路ＴＣ４のトランジスタ（第１１，第１２のＮＭＯＳトランジスタ）、ＴＰ１〜ＴＰ３，ＴＰ１−２〜ＴＰ３−２…スイッチＳＷ，ＳＷ１〜ＳＷ３を構成するＰＭＯＳトランジスタ、ＴＮ１〜ＴＮ７，ＴＮ１−２〜ＴＮ７−２…スイッチＳＷ，ＳＷ１〜ＳＷ３を構成するＮＭＯＳトランジスタ、
２０…充電池モジュール、２１…バッテリーモニターユニット、２２…充電池セルユニット、２１１…測定セル選択部、２１２…電位測定部、２１２Ｎ…逆相入力端子、２１２Ｐ…正相入力端子、２１３…制御部、Ｃ２０１〜Ｃ２１８…充電池セル、Ｍ１…ｐＭＯＳ 、Ｍ２…ｐＭＯＳ 、Ｍ３…ｐＭＯＳ 、Ｍ４…ｎＭＯＳ 、Ｍ５…電流源、Ｍ６…電流源、Ｍ７…スイッチ回路、Ｍ８…ｎＭＯＳ 、Ｍ９…ｎＭＯＳ 、Ｍ５’…電流源、Ｎ１…接続点、Ｎ２…接続点、Ｎ７…接続点、Ｓ１…高耐圧スイッチ、Ｓ２…高耐圧スイッチ、Ｓ３…高耐圧スイッチ、Ｓ４…高耐圧スイッチ、Ｓ５…高耐圧スイッチ、Ｓ６…高耐圧スイッチ、Ｓ７…高耐圧スイッチ、ＳＷ００Ｎ〜ＳＷ１８Ｎ…スイッチ、ＳＷ００Ｐ〜ＳＷ１８Ｐ…スイッチ、ＴＣ２４…第２トランジスタ回路、ＴＣ２７…第２トランジスタ回路、Ｖin…入力端子、Ｖout…出力端子、Ｖin０〜Ｖin１８…端子
【図１】
0006046380.tif 000002
【図２】
0006046380.tif 000003
【図３】
0006046380.tif 000004
【図４】
0006046380.tif 000005
【図５】
0006046380.tif 000006
【図６】
0006046380.tif 000007
【図７】
0006046380.tif 000008
【図８】
0006046380.tif 000009
【図９】
0006046380.tif 000010
【図１０】
0006046380.tif 000011
【図１１】
0006046380.tif 000012
【図１２】
0006046380.tif 000013
【図１３】
0006046380.tif 000014
【図１４】
0006046380.tif 000015
【図１５】
0006046380.tif 000016
【図１６】
0006046380.tif 000017
【図１７】
0006046380.tif 000018
【図１８】
0006046380.tif 000019
【図１９】
0006046380.tif 000020
【図２０】
0006046380.tif 000021
【図２１】
0006046380.tif 000022
【図２２】
0006046380.tif 000023
【図２３】
0006046380.tif 000024
【図２４】
0006046380.tif 000025
【図２５】
0006046380.tif 000026
【図２６】
0006046380.tif 000027