(57)【特許請求の範囲】
【請求項１】
インクリメンタル式のロータリーエンコーダであって、
回転体の回転に応じて、互いに位相差を有する第１相の連続波信号および第２相の連続波信号を出力する回転検出部と、
前記第１相の連続波信号および前記第２相の連続波信号から、第１相の矩形波出力信号および第２相の矩形波出力信号をそれぞれ生成して、前記第１相および第２相の矩形波出力信号を前記ロータリーエンコーダから出力する信号出力部と、
前記第１相の連続波信号および前記第２相の連続波信号から、第１相の矩形波内部信号および第２相の矩形波内部信号をそれぞれ生成する内部信号生成部と、
前記第１相の矩形波内部信号のパルスエッジに応じて計数値をセットして、前記第２相の矩形波出力信号のパルスエッジに応じて計数値をリセットする第１のカウンタと、
前記第２相の矩形波内部信号のパルスエッジに応じて計数値をセットして、前記第１相の矩形波出力信号のパルスエッジに応じて計数値をリセットする第２のカウンタと、
前記第１および第２のカウンタのうちの少なくとも一方の計数値が規定値に達したことにより、前記ロータリーエンコーダの異常を検出する異常検出部とを備え、
前記ロータリーエンコーダは、
前記第１相の矩形波出力信号のパルスエッジに応じて計数値をセットして、前記第２相の矩形波内部信号のパルスエッジに応じて計数値をリセットする第３のカウンタと、
前記第２相の矩形波出力信号のパルスエッジに応じて計数値をセットして、前記第１相の矩形波内部信号のパルスエッジに応じて計数値をリセットする第４のカウンタとをさらに備え、
前記異常検出部は、前記第１から第４のカウンタのうちの少なくとも１つの計数値が規定値に達したことにより、前記ロータリーエンコーダの異常を検出する、ロータリーエンコーダ。
【請求項２】
前記ロータリーエンコーダは、
前記第１相および第２相の矩形波出力信号を受けるための入力回路と、
ケーブルとをさらに備え、
前記ケーブルは、
前記第１相および第２相の矩形波出力信号を前記信号出力部から前記ロータリーエンコーダの外部にそれぞれ出力するための第１および第２の配線と、
前記第１相および第２相の矩形波出力信号を前記入力回路にそれぞれ入力するための第３および第４の配線と、
前記第１から第４の配線を覆う外皮とを含む、請求項１に記載のロータリーエンコーダ。
【請求項３】
前記第３および第４の配線は、前記ケーブルの末端の近傍において、前記第１および第２の配線にそれぞれ接続される、請求項２に記載のロータリーエンコーダ。
【請求項４】
前記ロータリーエンコーダは、
前記第１相および第２相の矩形波出力信号を前記信号出力部から受けるための入力回路と、
少なくとも、前記回転検出部と、前記信号出力部と、前記第１および第２のカウンタと、前記異常検出部と、前記入力回路とを収容する筺体と、
前記筺体の内部に設けられ、前記信号出力部から出力された前記第１相および第２相の矩形波出力信号を前記入力回路に入力するための信号経路とを含む、請求項１に記載のロータリーエンコーダ。
【請求項５】
前記ロータリーエンコーダは、
前記第１相の矩形波出力信号のパルスエッジに応じて第１のパルスを発生させる第１のパルス発生回路と、
前記第２相の矩形波出力信号のパルスエッジに応じて第２のパルスを発生させる第２のパルス発生回路と、
前記第１および第２のパルスのＡＮＤ演算を行なうＡＮＤ回路と、
前記ＡＮＤ回路の出力信号に応じて計数値をセットする短絡検出カウンタとをさらに備え、
前記異常検出部は、前記短絡検出カウンタの計数値が規定値に達したことにより、前記ロータリーエンコーダの異常を検出する、請求項１〜４のいずれか１項に記載のロータリーエンコーダ。
【請求項６】
前記異常検出部は、前記ロータリーエンコーダの異常を診断した場合に、第１および第２のエラー信号を出力する、請求項１〜５のいずれか１項に記載のロータリーエンコーダ。
【請求項７】
インクリメンタル式のロータリーエンコーダの異常検出方法であって、
回転体の回転に応じて、回転検出部から、互いに位相差を有する第１相の連続波信号および第２相の連続波信号を出力するステップと、
信号出力部により、前記第１相の連続波信号および前記第２相の連続波信号から、第１相の矩形波出力信号および第２相の矩形波出力信号をそれぞれ生成して、前記第１相および第２相の矩形波出力信号を前記ロータリーエンコーダから出力するステップと、
内部信号生成部により、前記第１相の連続波信号および前記第２相の連続波信号から、第１相の矩形波内部信号および第２相の矩形波内部信号をそれぞれ生成するステップと、
第１のカウンタにおいて、前記第１相の矩形波内部信号のパルスエッジに応じて第１の計数値をセットして、前記第２相の矩形波出力信号のパルスエッジに応じて前記第１の計数値をリセットするステップと、
第２のカウンタにおいて、前記第２相の矩形波内部信号のパルスエッジに応じて第２の計数値をセットして、前記第１相の矩形波出力信号のパルスエッジに応じて前記第２の計数値をリセットするステップと、
前記第１および第２の計数値のうちの少なくとも一方の計数値が規定値に達したことにより、異常検出部により、前記ロータリーエンコーダの異常を検出するステップとを備え、
第３のカウンタにおいて、前記第１相の矩形波出力信号のパルスエッジに応じて第３の計数値をセットして、前記第２相の矩形波内部信号のパルスエッジに応じて前記第３の計数値をリセットするステップと、
第４のカウンタにおいて、前記第２相の矩形波出力信号のパルスエッジに応じて第４の計数値をセットして、前記第１相の矩形波内部信号のパルスエッジに応じて前記第４の計数値をリセットするステップとをさらに備え、
前記異常を検出するステップにおいて、前記第１から第４の計数値のうちの少なくとも１つが規定値に達したことにより、前記異常検出部により、前記ロータリーエンコーダの異常を検出する、ロータリーエンコーダの異常検出方法。
【請求項８】
第１のパルス発生回路により、前記第１相の矩形波出力信号のパルスエッジに応じて第１のパルスを発生させるステップと、
第２のパルス発生回路により、前記第２相の矩形波出力信号のパルスエッジに応じて第２のパルスを発生させるステップと、
ＡＮＤ回路により、前記第１および第２のパルスのＡＮＤ演算を行なうステップと、
前記ＡＮＤ演算の結果が真である場合に、短絡検出カウンタにおいて、短絡検出用計数値をセットするステップとをさらに備え、
前記異常を検出するステップにおいて、前記短絡検出用計数値が規定値に達したことにより、前記異常検出部により、前記ロータリーエンコーダの異常を検出する、請求項７に記載のロータリーエンコーダの異常検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ロータリーエンコーダの内部異常を検出するための技術に関する。
【背景技術】
【０００２】
ロータリーエンコーダは、回転の機械的変位量を電気信号に変換して、この信号を処理することにより、位置あるいは回転速度を検出するセンサである。
【０００３】
ロータリーエンコーダは、インクリメンタル式とアブソリュート式とに大別される。インクリメンタル式のロータリーエンコーダは、一般に、Ａ相およびＢ相と呼ばれる２相の信号を出力する。一般には、この位相差は９０°の電気角である。このような位相の関係を利用して、回転方向（正転および逆転）を検出することができる。
【０００４】
インクリメンタル式のロータリーエンコーダは、Ａ相信号およびＢ相信号が矩形波であるタイプ（矩形波インクリメンタルエンコーダ）と、Ａ相信号およびＢ相信号が正弦波であるタイプ（ＳＩＮ／ＣＯＳインクリメンタルエンコーダ）とに分けられる。矩形波インクリメンタルエンコーダは、軸の回転変位量に応じて、矩形波（パルス信号）を出力するタイプのロータリーエンコーダである。なお、矩形波インクリメンタルエンコーダの中には、Ａ相およびＢ相に加えてＺ相（１回転に１回出力される）と呼ばれる矩形波信号が出力される製品もある。ロータリーエンコーダから出力されたパルスの数は、カウンタによってカウントされる。そのカウンタの計数値によって回転量が検出される。
【０００５】
上記の特徴により、ロータリーエンコーダは、たとえば自動組立機などの装置の速度、移動変位量、加速度、移動方向などの情報を生成する。ユーザはそれらの情報に基づいて、装置の制御、あるいはさまざまな状態の検知を実行することができる。
【０００６】
ロータリーエンコーダの内部では、以下に説明するような異常が発生することが考えられる。
【０００７】
（１）Ａ相信号およびＢ相信号の出力回路における短絡；
（２）Ａ相信号およびＢ相信号の出力回路における断線；
（３）Ａ相信号およびＢ相信号の一方あるいは両方の論理が「Ｈ」および「Ｌ」のいずれか一方のままとなる；
（４）検出系の異常（たとえば投光素子の不点灯など）。
【０００８】
これらの内部異常のいずれかが発生した場合、装置が駆動しているにもかかわらず、ロータリーエンコーダの出力は、その装置の静止を示すことになる。このような場合、実際には装置が動いているにもかかわらず、ロータリーエンコーダの出力から作業者が装置が静止しているものと判断する可能性がある。したがって作業者の安全性を確保するために、ロータリーエンコーダの内部異常を検出することが要求される。
【０００９】
たとえば、非特許文献１，２は、ＳＩＮ／ＣＯＳインクリメンタルエンコーダを開示する。非特許文献３，４は、ＳＩＮ／ＣＯＳインクリメンタルエンコーダの出力信号の異常を診断するＩＣ（半導体集積回路）を開示する。ＳＩＮ／ＣＯＳインクリメンタルエンコーダの場合、Sin2θ＋Cos2θ＝1の定理を用いた公知の信号処理により、上記の（１）〜（４）の内部異常を検出することができる。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】"Incremental Encoders" [online], 2012年2月3日検索、インターネット<URL: http://www.kuebler.cn/PDFs/leaflet/drehgeber/chinese/5814-5834_SIL_cn.pdf>
【非特許文献２】"Incremental rotary encoder" [online], 2012年2月3日検索、インターネット<URL: http://files.pepperl-fuchs.com/selector_files/navi/productInfo/edb/t41131_eng.pdf>
【非特許文献３】"iC-RC1000 SIN/COS SIGNAL SAFETY MONITOR IC", [online], 2012年2月3日検索、インターネット<URL:http://www.ichaus.de/upload/pdf/RC1000_datasheet_A2en.pdf>,<URL:http://www.ichaus.de/upload/pdf/RC1000_flyer_rev1.pdf>
【非特許文献４】"iC-MSBSAFETY,iC-MSB2 SIN/COS SIGNAL CONDITIONER WITH 1Vpp DRIVER" [online], 2012年2月3日検索、インターネット<URL:http://www.ichaus.de/upload/pdf/MSB_datasheet_D2en.pdf>
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記の非特許文献１，２に挙げられたロータリーエンコーダは、当該エンコーダにおける内部異常の検出に使用する信号を出力するものである。したがって、エンコーダの内部異常を検知するためには、ユーザが検知のための回路を構成し、その回路を動作させなければならない。したがってユーザの負担が大きくなる。
【００１２】
さらに、このような異常検出装置をユーザ側で構築した場合、その異常検出装置は、機能安全関連部となる。ユーザの構築した異常検出装置を安全性に関する規格へ適合させるためには、第三者である規格認証機関が装置を審査して、その認証を受ける必要がある。この点でもユーザの負担が大きくなる。
【００１３】
さらに、ＳＩＮ／ＣＯＳインクリメンタルエンコーダにより回転位置あるいは速度を計測するためには、ＳＩＮ／ＣＯＳ波を矩形波へと変換するための処理をエンコーダの外部で実行する必要がある。エンコーダ外部でのこのような信号処理を省略するために、ユーザが矩形波インクリメンタルエンコーダを選択することが考えられる。しかし上記の非特許文献１〜４は、矩形波インクリメンタルエンコーダについては何ら記載していない。
【００１４】
したがって本発明の目的は、矩形波インクリメンタルエンコーダの内部異常を検出するための技術を提供することである。
【課題を解決するための手段】
【００１５】
ある局面において、本発明は、インクリメンタル式のロータリーエンコーダであって、回転体の回転に応じて、互いに位相差を有する第１相の連続波信号および第２相の連続波信号を出力する回転検出部と、第１相の連続波信号および第２相の連続波信号から、第１相の矩形波出力信号および第２相の矩形波出力信号をそれぞれ生成して、第１相および第２相の矩形波出力信号をロータリーエンコーダから出力する信号出力部と、第１相の連続波信号および第２相の連続波信号から、第１相の矩形波内部信号および第２相の矩形波内部信号をそれぞれ生成する内部信号生成部と、第１相の矩形波内部信号のパルスエッジに応じて計数値をセットして、第２相の矩形波出力信号のパルスエッジに応じて計数値をリセットする第１のカウンタと、第２相の矩形波内部信号のパルスエッジに応じて計数値をセットして、第１相の矩形波出力信号のパルスエッジに応じて計数値をリセットする第２のカウンタと、第１および第２のカウンタのうちの少なくとも一方の計数値が規定値に達したことにより、ロータリーエンコーダの異常を検出する異常検出部とを備える。
【００１６】
好ましくは、ロータリーエンコーダは、第１相の矩形波出力信号のパルスエッジに応じて計数値をセットして、第２相の矩形波内部信号のパルスエッジに応じて計数値をリセットする第３のカウンタと、第２相の矩形波出力信号のパルスエッジに応じて計数値をセットして、第１相の矩形波内部信号のパルスエッジに応じて計数値をリセットする第４のカウンタとをさらに備える。異常検出部は、第１から第４のカウンタのうちの少なくとも１つの計数値が規定値に達したことにより、ロータリーエンコーダの異常を検出する。
【００１７】
好ましくは、ロータリーエンコーダは、第１相および第２相の矩形波出力信号を受けるための入力回路と、ケーブルとをさらに備える。ケーブルは、第１相および第２相の矩形波出力信号を信号出力部からロータリーエンコーダの外部にそれぞれ出力するための第１および第２の配線と、第１相および第２相の矩形波出力信号を入力回路にそれぞれ入力するための第３および第４の配線と、第１から第４の配線を覆う外皮とを含む。
【００１８】
好ましくは、第３および第４の配線は、ケーブルの末端の近傍において、第１および第２の配線にそれぞれ接続される。
【００１９】
好ましくは、エンコーダは、第１相および第２相の矩形波出力信号を信号出力部から受けるための入力回路と、少なくとも、回転検出部と、信号出力部と、第１および第２のカウンタと、異常検出部と、入力回路とを収容する筺体と、筺体の内部に設けられ、信号出力部から出力された第１相および第２相の矩形波出力信号を入力回路に入力するための信号経路とを含む。
【００２０】
好ましくは、ロータリーエンコーダは、第１相の矩形波出力信号のパルスエッジに応じて第１のパルスを発生させる第１のパルス発生回路と、第２相の矩形波出力信号のパルスエッジに応じて第２のパルスを発生させる第２のパルス発生回路と、第１および第２のパルスのＡＮＤ演算を行なうＡＮＤ回路と、ＡＮＤ回路の出力信号に応じて計数値をセットする短絡検出カウンタとをさらに備える。異常検出部は、短絡検出カウンタの計数値が規定値に達したことにより、ロータリーエンコーダの異常を検出する。
【００２１】
好ましくは、異常検出部は、ロータリーエンコーダの異常を診断した場合に、第１および第２のエラー信号を出力する。
【００２２】
他の局面において、本発明は、インクリメンタル式のロータリーエンコーダの異常検出方法であって、回転体の回転に応じて、回転検出部から、互いに位相差を有する第１相の連続波信号および第２相の連続波信号を出力するステップと、信号出力部により、第１相の連続波信号および第２相の連続波信号から、第１相の矩形波出力信号および第２相の矩形波出力信号をそれぞれ生成して、第１相および第２相の矩形波出力信号をロータリーエンコーダから出力するステップと、内部信号生成部により、第１相の連続波信号および第２相の連続波信号から、第１相の矩形波内部信号および第２相の矩形波内部信号をそれぞれ生成するステップと、第１のカウンタにおいて、第１相の矩形波内部信号のパルスエッジに応じて第１の計数値をセットして、第２相の矩形波出力信号のパルスエッジに応じて第１の計数値をリセットするステップと、第２のカウンタにおいて、第２相の矩形波内部信号のパルスエッジに応じて第２の計数値をセットして、第１相の矩形波出力信号のパルスエッジに応じて第２の計数値をリセットするステップと、第１および第２の計数値のうちの少なくとも一方の計数値が規定値に達したことにより、異常検出部により、ロータリーエンコーダの異常を検出するステップとを備える。
【００２３】
好ましくは、異常検出方法は、第３のカウンタにおいて、第１相の矩形波出力信号のパルスエッジに応じて第３の計数値をセットして、第２相の矩形波内部信号のパルスエッジに応じて第３の計数値をリセットするステップと、第４のカウンタにおいて、第２相の矩形波出力信号のパルスエッジに応じて第４の計数値をセットして、第１相の矩形波内部信号のパルスエッジに応じて第４の計数値をリセットするステップとをさらに備える。異常を検出するステップにおいて、第１から第４の計数値のうちの少なくとも１つが規定値に達したことにより、異常検出部により、ロータリーエンコーダの異常を検出する。
【００２４】
好ましくは、異常検出方法は、第１のパルス発生回路により、第１相の矩形波出力信号のパルスエッジに応じて第１のパルスを発生させるステップと、第２のパルス発生回路により、第２相の矩形波出力信号のパルスエッジに応じて第２のパルスを発生させるステップと、ＡＮＤ回路により、第１および第２のパルスのＡＮＤ演算を行なうステップと、ＡＮＤ演算の結果が真である場合に、短絡検出カウンタにおいて、短絡検出用計数値をセットするステップとをさらに備える。異常を検出するステップにおいて、短絡検出用計数値が規定値に達したことにより、異常検出部により、ロータリーエンコーダの異常を検出する。
【発明の効果】
【００２５】
本発明によれば、ロータリーエンコーダ（矩形波インクリメンタルエンコーダ）が、当該エンコーダの内部異常を検出する。したがってユーザは、異常検知のための装置を特に構成あるいは用いる必要なく、そのエンコーダの内部異常を把握することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態に係るロータリーエンコーダを有するサーボシステム１００の概略構成図である。
【図２】本発明の第１の実施の形態に係るロータリーエンコーダのブロック図である。
【図３】図２に示した方向判別パルス化回路４２の構成例を示した回路図である。
【図４】図２に示した方向判別パルス化回路４３の構成例を示した回路図である。
【図５】第１の実施の形態に係るエンコーダの異常検出方法を説明するためのフローチャートである。
【図６】回転方向が時計方向である場合の方向判別パルス化回路の動作を説明するための波形図である。
【図７】回転方向が反時計方向である場合の方向判別パルス化回路の動作を説明するための波形図である。
【図８】回転方向が時計方向であり、エンコーダ３の出力信号が正常であるときのカウンタの動作を説明する波形図である。
【図９】回転方向が時計方向であり、Ｂ相出力信号が異常であるときのカウンタの動作を説明する波形図である。
【図１０】回転方向が反時計方向であり、エンコーダ３の出力信号が正常であるときのカウンタの動作を説明する波形図である。
【図１１】回転方向が反時計方向であり、Ｂ相出力信号が異常であるときのカウンタの動作を説明する波形図である。
【図１２】各カウンタの計数信号およびリセット信号を生成するための信号と、各カウンタにより検出可能な異常の種類とを表形式で示した図である。
【図１３】第１の実施の形態に係るロータリーエンコーダの外形の模式図である。
【図１４】ロータリーエンコーダの入出力ケーブルの模式断面図である。
【図１５】本発明の第２の実施の形態に係るロータリーエンコーダの入出力ケーブルの模式断面図である。
【図１６】本発明の第２の実施の形態に係るロータリーエンコーダの他の構成例を示した図である。
【図１７】本発明の第３の実施の形態に係るロータリーエンコーダの構成例を示した図である。
【図１８】本発明の第４の実施の形態に係るロータリーエンコーダの構成例を示した図である。
【図１９】回転方向が時計方向であり、エンコーダ３の出力信号が正常であるときのカウンタ８７の動作を説明する波形図である。
【図２０】回転方向が反時計方向であり、エンコーダ３の出力信号が正常であるときのカウンタ８７の動作を説明する波形図である。
【図２１】Ａ相出力信号とＢ相出力信号とが短絡した場合に生じる信号を説明する波形図である。
【図２２】回転方向が時計方向であり、Ａ相出力信号とＢ相出力信号とが短絡したときのカウンタ８７の動作を説明する波形図である。
【図２３】回転方向が反時計方向であり、Ａ相出力信号とＢ相出力信号とが短絡したときのカウンタ８７の動作を説明する波形図である。
【発明を実施するための形態】
【００２７】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００２８】
［実施の形態１］
図１は、本発明の実施の形態に係るロータリーエンコーダを有するサーボシステム１００の概略構成図である。図１を参照して、サーボシステム１００は、図示しない各種の機械装置（たとえば産業用ロボットのアーム）を駆動するためのシステムとして用いられる。サーボシステム１００は、ネットワーク１と、サーボモータ２と、ロータリーエンコーダ（以下、単に「エンコーダ」と呼ぶ）３と、サーボドライバ４と、コントローラ５と、セーフティユニット１０とを備える。
【００２９】
サーボモータ２は、たとえばＡＣサーボモータである。エンコーダ２００はサーボモータ２に内蔵されたエンコーダであり、サーボ制御用情報（回転方向・回転角度・回転数など）をサーボドライバ４へ出力する。エンコーダ３は、矩形波インクリメンタルエンコーダである。エンコーダ３は、装置３００の回転体の回転、すなわちサーボモータ２により駆動された装置３００の回転軸の回転に応じて、矩形波のＡ信号およびＢ相信号を出力する。Ａ相信号およびＢ相信号は、変位量（回転角度）および回転方向を示す信号である。Ａ相信号およびＢ相信号は、互いに９０°の位相差を有する。なお、以下の説明において「回転方向」とはエンコーダ３が取り付けられた、装置３００の回転軸の回転方向を意味する。
【００３０】
エンコーダ３は、自己診断機能を有する。この自己診断によってエンコーダ３の内部異常が検出される。内部異常が検出された場合、エンコーダ３は、その異常の検出を示す２つのエラー信号を出力する。
【００３１】
サーボドライバ４は、ネットワーク１を介してコントローラ５から指令信号を受けるとともに、エンコーダ２００から出力されたサーボ制御用情報（回転方向・回転角度・回転数など）を受ける。サーボドライバ４は、コントローラ５からの指令信号およびエンコーダ２００からのサーボ制御用情報に基づいて、サーボモータ２を駆動する。セーフティユニット１０は、エンコーダ３からのＡ相およびＢ相信号により装置３００の回転速度・位置などを検出して、この検出結果がコントローラ５からの監視しきい値範囲内であることを監視する。検出結果がコントローラ５からの監視しきい値範囲外である場合に、たとえばセーフティユニット１０はサーボドライバ４へ停止信号としてのＳＴＯ信号を出力する。さらに、エンコーダ３からエラー信号が出力された場合、たとえばセーフティユニット１０はサーボドライバ４へ停止信号としてのＳＴＯ信号を出力する。図１に示された構成において、セーフティユニット１０は、エンコーダ３に接続される後段機器に相当する。なお、コントローラ５をエンコーダ３に接続される後段機器として、監視自体をコントローラ５で実行することも有り得る。
【００３２】
サーボドライバ４は、コントローラ５からの指令信号に基づいて、サーボモータ２の動作に関する指令値を設定する。さらにサーボドライバ４は、サーボモータ２の動作が指令値に追従するようにサーボモータ２を駆動する。具体的には、サーボドライバ４は、その指令値に従って、サーボモータ２の駆動電流を制御する。
【００３３】
さらに、サーボドライバ４は、停止信号としてのＳＴＯ信号がサーボドライバ４に入力された場合に、サーボモータ２によるトルクの出力を停止させる。具体的には、サーボドライバ４にＳＴＯ信号が入力された場合、サーボドライバ４はサーボモータ２の電源を遮断することによって、サーボモータ２への給電を停止する。
【００３４】
さらに、サーボドライバ４は、サーボモータ２の電源を遮断したことを示すフィードバック信号をセーフティユニット１０に送信する。
【００３５】
なお、サーボモータ２への給電停止機能を、サーボドライバ４とは別体で設けられた外部遮断装置（例えばコンタクタ）によって実現してもよい。
【００３６】
コントローラ５は、たとえばプログラマブルコントローラ（ＰＬＣ）、位置制御ユニット等を含んで、サーボモータ２を制御するように構成され、サーボモータ２の駆動制御（たとえば位置決め制御など）のための指令信号を送る。
【００３７】
セーフティユニット１０は、サーボドライバ４から送られたフィードバック信号が異常である場合に、その異常を示す異常情報をコントローラ５に送信する。
【００３８】
図２は、本発明の第１の実施の形態に係るロータリーエンコーダのブロック図である。図２を参照して、エンコーダ３は、光学ブロック２０と、光学ブロック診断部２１と、信号出力部２２と、出力信号診断部２３と、異常検出部５０とを備える。これらのブロックは、たとえば回路基板に実装されて、筺体７１の内部に収容される。図２に示された構成は、ハードウェアおよびソフトウェアの組み合わせによって実現可能である。
【００３９】
光学ブロック２０は、回転体、すなわちサーボモータ２の回転軸（図示せず）の回転に応じて、互いに９０°の位相差を有する連続波信号を出力する。この実施の形態では、互いに９０°の位相差を有するＡ相正弦波信号およびＢ相正弦波信号が、連続波信号として光学ブロック２０から出力される。ただし連続波信号は正弦波信号に限定されるものではなく、たとえば三角波信号であってもよい。光学ブロック２０は、投光素子３１と、回転スリット板３２と、固定スリット板３３と、受光素子３４と、差動増幅回路３５と含む。
【００４０】
投光素子３１は、たとえば発光ダイオード（ＬＥＤ）により構成される。受光素子３４は、たとえばフォトダイオード（ＰＤ）により構成される。図示しない回転軸の回転によって回転スリット板３２が回転する。回転方向は、時計方向および反時計方向のいずれでもよい。回転スリット板３２の回転によって、投光素子３１からの光が、通過あるいは遮断される。固定スリット板３３ではスリットが２つに分かれていて、互いに９０°位相がずれている。受光素子３４は、回転スリット板３２および固定スリット板３３を通過した光を受けて電気信号を出力する。差動増幅回路は、その正弦波信号を増幅する。これにより、Ａ相正弦波信号およびＢ相正弦波信号が出力される。
【００４１】
信号出力部２２は、光学ブロック２０から出力された正弦波信号を矩形波信号に変換して、その矩形波信号をエンコーダ３の外部へ出力する。信号出力部２２は、コンパレータ３６と出力回路３７とを含む。コンパレータ３６は、正弦波信号の値を規定値と比較する。これにより、正弦波信号が矩形波信号へと変換される。コンパレータ３６は、Ａ相正弦波信号およびＢ相正弦波信号を、Ａ相矩形波信号およびＢ相矩形波信号へとそれぞれ変換する。
【００４２】
出力回路３７は、Ａ相矩形波信号およびＢ相矩形波信号をエンコーダ３の外部へ出力する。出力回路３７から出力されるＡ相矩形波信号およびＢ相矩形波信号を、この明細書では、「Ａ相出力信号」および「Ｂ相出力信号」と呼ぶ。
【００４３】
本発明における「第１相の矩形波出力信号」および「第２相の矩形波出力信号」はＡ相出力信号およびＢ相出力信号の一方および他方である。すなわち「第１相の矩形波出力信号」がＡ相出力信号である場合、「第２相の矩形波出力信号」はＢ相出力信号である。逆に「第１相の矩形波出力信号」がＢ相出力信号である場合、「第２相の矩形波出力信号」はＡ相出力信号である。
【００４４】
出力回路３７の形態は特に限定されるものではなく、たとえば、オープンコレクタ出力、電圧出力、ラインドライバ出力、コンプリメンタリ出力などを採用することができる。Ａ相出力信号およびＢ相出力信号は、Ａ相出力線７４ｃおよびＢ相出力線７４ｅをそれぞれ通じてエンコーダ３の外部へと出力される。
【００４５】
光学ブロック診断部２１は、検出系、すなわち光学ブロック２０の異常を検出する。光学ブロック診断部２１は、Sin2θ＋Cos2θ＝１の定理を用い、Ａ相正弦波信号の値の二乗値およびＢ相正弦波信号の値の二乗値の和を算出する。なお、実際には、二乗和について許容値が設けられる。したがって、二乗和の正常範囲（たとえば０．８〜１．２）が設定される。たとえば投光素子３１が不点灯の場合には、二乗和が上記の正常範囲外となる。したがって、光学ブロック診断部２１は、光学ブロック２０の異常を検出することができる。なお、光学ブロック診断部２１は、投光素子３１の光量をモニタしてもよい。光学ブロック２０の診断方法には公知の技術を適用することができるので、以後の詳細な説明は繰り返さない。
【００４６】
光学ブロック診断部２１の診断結果は異常検出部５０に送られる。光学ブロック診断部２１の診断結果が光学ブロック２０の異常を示す場合（たとえば２つの二乗値の和が１と異なる場合）、異常検出部５０は、２つのエラー信号をエンコーダ３の外部へ出力する。２つのエラー信号は、それぞれエラー信号線７４ｇ，７４ｈを伝達してエンコーダ３の外部へ出力される。
【００４７】
出力信号診断部２３は、Ａ相出力信号およびＢ相出力信号の異常を検出する。出力信号診断部２３は、コンパレータ４１と、方向判別パルス化回路４２，４３，５２，５３と、ＯＲ回路４４，４５，５４，５５と、カウンタ４６，４７，５６，５７と、入力回路５１とを含む。
【００４８】
コンパレータ４１は、光学ブロック２０から出力された正弦波信号の値を規定値と比較して矩形波信号を生成する。コンパレータ４１は、Ａ相正弦波信号およびＢ相正弦波信号を、Ａ相矩形波信号およびＢ相矩形波信号へとそれぞれ変換する。なお、Ａ相出力信号およびＢ相出力信号との区別のため、以後、コンパレータ４１によって生成される矩形波信号を、「Ａ相内部信号」および「Ｂ相内部信号」と呼ぶ。
【００４９】
本発明における「第１相の矩形波内部信号」および「第２相の矩形波内部信号」はＡ相内部信号およびＢ相内部信号の一方および他方である。ただし、「第１相の矩形波内部信号」は、「第１相の矩形波出力信号」と同一の相の内部信号である。「第２相の矩形波内部信号」は、「第２相の矩形波出力信号」と同一の相の内部信号である。
【００５０】
方向判別パルス化回路４２，４３の各々は、Ａ相内部信号およびＢ相内部信号から、アップパルスおよびダウンパルスを含む計数信号を出力する。アップパルスおよびダウンパルスは、図示しない回転軸の回転方向を示すパルスである。回転方向が時計方向であるときに、方向判別パルス化回路４２，４３の各々は、アップパルスを出力する。回転方向が反時計方向であるときに、方向判別パルス化回路４２，４３の各々は、ダウンパルスを出力する。
【００５１】
図３は、図２に示した方向判別パルス化回路４２の構成例を示した回路図である。図３を参照して、方向判別パルス化回路４２は、インバータ６１，６２と、微分回路６３，６４と、ＡＮＤ回路６５，６６とを備える。
【００５２】
インバータ６１，６２は、それぞれＡ相内部信号の反転信号およびＢ相内部信号の反転信号を出力する。微分回路６３，６４の各々は、抵抗およびコンデンサによって構成される。微分回路６３は、Ａ相内部信号の立上がりエッジを示すパルス（ΔＡ相パルス）を発生させる。微分回路６４は、Ａ相内部信号を反転させた信号の立上がりエッジ、すなわちＡ相内部信号の立下がりエッジを示すパルス（−ΔＡ相パルス）を発生させる。
【００５３】
ＡＮＤ回路６５の一方の入力端子には、微分回路６３の出力信号が入力される。ＡＮＤ回路６５の他方の入力端子には、Ｂ相内部信号の反転信号が入力される。Ａ相内部信号の立上がりエッジに応じて、ＡＮＤ回路６５はアップパルスを出力する。
【００５４】
ＡＮＤ回路６６の一方の入力端子には、微分回路６４の出力信号が入力される。ＡＮＤ回路６５の他方の入力端子には、Ｂ相内部信号の反転信号が入力される。Ａ相内部信号の立下りエッジに応じて、ＡＮＤ回路６６はダウンパルスを出力する。
【００５５】
方向判別パルス化回路５２の構成は図３に示された構成と同じである。図３において、Ａ相内部信号がＡ相出力信号に置き換えられ、Ｂ相内部信号がＢ相出力信号に置き換えられる。
【００５６】
図４は、図２に示した方向判別パルス化回路４３の構成例を示した回路図である。図４を参照して、方向判別パルス化回路４３は、インバータ６２が省略されている点において図３に示された構成と異なっている。方向判別パルス化回路４３の他の部分の構成は、図３に示された対応する部分の構成と同様である。ただし、図４では、図３に示されたＡ相内部信号がＢ相内部信号へと置き換えられ、図３に示されたＢ相内部信号が、Ａ相内部信号へと置き換えられている。微分回路６３は、Ｂ相内部信号の立上がりエッジを示すパルス（ΔＢ相パルス）を発生させる。微分回路６４は、Ｂ相内部信号を反転させた信号の立上がりエッジ、すなわちＢ相内部信号の立下りエッジを示すパルス（−ΔＢ相パルス）を発生させる。
【００５７】
方向判別パルス化回路５３の構成は図４に示された構成と同じである。図４において、Ａ相内部信号がＡ相出力信号に置き換えられ、Ｂ相内部信号がＢ相出力信号に置き換えられる。
【００５８】
以上のように、方向判別パルス化回路４２，５２の各々は、Ａ相信号の立上がりエッジに応じてアップパルスを出力し、Ａ相信号の立下がりエッジに応じてダウンパルスを出力する。方向判別パルス化回路４３，５３の各々は、Ｂ相信号の立上がりエッジに応じてアップパルスを出力し、Ｂ相信号の立下がりエッジに応じてダウンパルスを出力する。
【００５９】
図２に戻り、カウンタ４６〜５７の各々は、アップパルスまたはダウンパルスを受けるごとに計数値を＋１変化させる。各カウンタは、リセット信号を受けると計数値をリセットする。
【００６０】
カウンタ４６は、方向判別パルス化回路４２からのアップパルスおよびダウンパルスを受ける。カウンタ４６は、さらに、ＯＲ回路５５からのリセット信号を受ける。
【００６１】
カウンタ４７は、方向判別パルス化回路４３からのアップパルスおよびダウンパルスを受ける。カウンタ４７は、さらに、ＯＲ回路５４からのリセット信号を受ける。
【００６２】
カウンタ５６は、方向判別パルス化回路５２からのアップパルスおよびダウンパルスを受ける。カウンタ５６は、さらに、ＯＲ回路４５からのリセット信号を受ける。
【００６３】
カウンタ５７は、方向判別パルス化回路５３からのアップパルスおよびダウンパルスを受ける。カウンタ５７は、さらに、ＯＲ回路４４からのリセット信号を受ける。
【００６４】
ＯＲ回路４４，４５，５４，５５の各々は、アップパルスおよびダウンパルスのＯＲ出力をリセット信号として出力する。ＯＲ回路４４は、方向判別パルス化回路４２からのアップパルスおよびダウンパルスを受ける。ＯＲ回路４５は、方向判別パルス化回路４３からのアップパルスおよびダウンパルスを受ける。ＯＲ回路５４は、方向判別パルス化回路５２からのアップパルスおよびダウンパルスを受ける。ＯＲ回路５５は、方向判別パルス化回路５３からのアップパルスおよびダウンパルスを受ける。
【００６５】
入力回路５１は、Ａ相入力線７４ｄおよびＢ相入力線７４ｆによって、Ａ相出力線７４ｃおよびＢ相出力線７４ｅに接続される。入力回路５１は、Ａ相入力線７４ｄおよびＢ相入力線７４ｆを介して、Ａ相出力信号およびＢ相出力信号を受ける。入力回路５１は、そのＡ相出力信号およびＢ相出力信号を方向判別パルス化回路５２，５３へ出力する。
【００６６】
異常検出部５０は、カウンタ４６，４７，５６，５７のうちの少なくとも１つの計数値が規定値に達した場合に、エンコーダ３の異常を示す２つのエラー信号を出力する。さらに光学ブロック診断部２１の診断結果が光学ブロック２０の異常を示す場合にも、異常検出部５０は２つのエラー信号をエンコーダ３の外部へ出力する。
【００６７】
光学ブロック２０は、本発明に係るロータリーエンコーダが備える「回転検出部」に対応する。出力回路３７は、本発明に係るロータリエンコーダが備える「信号出力部」に対応する。コンパレータ４１は、本発明に係るロータリエンコーダが備える「内部信号生成部」に対応する。カウンタ４６，４７は、本発明に係るロータリエンコーダが備える「第１のカウンタ」および「第２のカウンタ」の一方および他方に対応する。カウンタ５６，５７は、本発明に係るロータリエンコーダが備える「第３のカウンタ」および「第４のカウンタ」の一方および他方に対応する。異常検出部５０は、本発明に係るロータリエンコーダが備える「異常検出部」に対応する。入力回路５１は、本発明に係るロータリエンコーダが備える「入力回路」に対応する。
【００６８】
図５は、第１の実施の形態に係るエンコーダの異常検出方法を説明するためのフローチャートである。このフローチャートでは、エンコーダの出力信号の異常を検出するための処理の流れについて説明される。なお、処理の順序は図５に示されるように限定されるものではない。たとえば処理の順番が入れ替えられてもよく、あるいは、複数の処理が同時に実行されてもよい。
【００６９】
図５を参照して、ステップＳ１において、光学ブロック２０は、Ａ相正弦波信号およびＢ相正弦波信号を生成する。ステップＳ２において、信号出力部２２は、Ａ相正弦波信号およびＢ相正弦波信号から、Ａ相出力信号およびＢ相出力信号をそれぞれ生成する。ステップＳ３において、出力信号診断部２３（コンパレータ４１）は、Ａ相内部信号およびＢ相内部信号を生成する。ステップＳ２の処理およびステップＳ３の処理は、基本的に同時に実行される。
【００７０】
ステップＳ４において、出力信号診断部２３は、計数信号（アップパルスおよびダウンパルス）を生成する。ステップＳ４は、ステップＳ４１〜Ｓ４４を含む。ステップＳ４１〜Ｓ４４の処理は基本的に同時に実行される。
【００７１】
ステップＳ４１において、方向判別パルス化回路４２は、Ａ相内部信号およびＢ相内部信号から、計数信号を生成する。ステップＳ４２において、方向判別パルス化回路４３は、Ａ相内部信号およびＢ相内部信号から、計数信号を生成する。ステップＳ４３において、方向判別パルス化回路５２は、入力回路５１を介して入力されたＡ相出力信号およびＢ相出力信号から、計数信号を生成する。ステップＳ４４において、方向判別パルス化回路５３は、入力回路５１を介して入力されたＡ相出力信号およびＢ相出力信号から、計数信号を生成する。
【００７２】
ステップＳ５において、出力信号診断部２３は、リセット信号を生成する。ステップＳ５は、ステップＳ５１〜Ｓ５４を含む。ステップＳ５１〜Ｓ５４の処理は基本的に同時に実行される。
【００７３】
ステップＳ５１において、ＯＲ回路４４は、方向判別パルス化回路４２から出力された計数信号から、リセット信号を生成する。ステップＳ５２において、ＯＲ回路４５は、方向判別パルス化回路４３から出力された計数信号から、リセット信号を生成する。ステップＳ５３において、ＯＲ回路５４は、方向判別パルス化回路５２から出力された計数信号から、リセット信号を生成する。ステップＳ５４において、ＯＲ回路５５は、方向判別パルス化回路５３から出力された計数信号から、リセット信号を生成する。
【００７４】
ステップＳ６において、出力信号診断部２３は、計数値を更新する。「更新」は計数値のセットおよび計数値のリセットを含む。ステップＳ６は、ステップＳ６１〜Ｓ６４を含む。ステップＳ６１〜Ｓ６４の処理は基本的に同時に実行される。
【００７５】
ステップＳ６１において、カウンタ４６は、計数信号およびリセット信号により計数値を更新する。ステップＳ６２において、カウンタ４７は、計数信号およびリセット信号により計数値を更新する。ステップＳ６３において、カウンタ５６は、計数信号およびリセット信号により計数値を更新する。ステップＳ６４において、カウンタ５７は、計数信号およびリセット信号により計数値を更新する。
【００７６】
ステップＳ７において、異常検出部５０は、カウンタ４６，４７，５６，５７の計数値のうちの少なくとも１つの計数値が規定値に達したかどうかを判定する。いずれの計数値も規定値に達していない場合（ステップＳ７においてＮＯ）、処理はステップＳ１に戻る。一方、少なくとも１つの計数値が規定値に達した場合（ステップＳ７においてＹＥＳ）、処理はステップＳ８に進む。
【００７７】
ステップＳ８において、異常検出部５０は、エンコーダ３の内部異常を検出する。上述の処理によって検出され得る内部異常として、以下の３つの異常を挙げることができる。
【００７８】
（１）Ａ相信号およびＢ相信号の出力回路における短絡；
（２）Ａ相信号およびＢ相信号の出力回路における断線；
（３）Ａ相信号およびＢ相信号の一方あるいは両方の論理が「Ｈ」および「Ｌ」のいずれか一方のままとなる。
【００７９】
なお、上述のとおり、検出系の異常（たとえば投光素子の不点灯など）は、光学ブロック診断部２１によって検出可能である。
【００８０】
ステップＳ９において、異常検出部５０は、エンコーダ３の内部異常を示すエラー信号を出力する。エラー信号は、エンコーダ３に異常を発生したことを伝える重要な情報である。したがって、第１の実施の形態では、２つのエラー信号が出力される。このためエラー信号の出力線も２本設けられる。なお、２つのエラー信号の論理の組み合わせは、「Ｈ，Ｈ」「Ｌ，Ｌ」「Ｈ，Ｌ」のいずれかである。ステップＳ９の処理が終了すると、ステップＳ１から処理が繰り返される。
【００８１】
上述のとおり、検出系の異常（たとえば投光素子の不点灯など）は、光学ブロック診断部２１によって検出可能である。この場合にも、異常検出部５０は、エンコーダ３の内部異常を示す２つのエラー信号を出力する。
【００８２】
ユーザは、このエラー信号の出力により、装置を停止させるなどの措置をとることができる。また、図１に示したように、エラー信号により、セーフティユニット１０が自動的にサーボドライバ４へ停止信号としてのＳＴＯ信号を出力してもよい。
【００８３】
続いて、第１の実施の形態に係るエンコーダの異常検出方法について、より詳細に説明する。以下では代表的に、Ｂ相出力信号の異常を検知するための方法を説明する。
【００８４】
図６は、回転方向が時計方向である場合の方向判別パルス化回路の動作を説明するための波形図である。図７は、回転方向が反時計方向である場合の方向判別パルス化回路の動作を説明するための波形図である。
【００８５】
図６および図７を参照して、「Ａ相信号」および「Ｂ相信号」は、出力信号および内部信号をまとめて記載したものである。エンコーダの軸の回転方向が時計方向（ＣＷ）および反時計方向（ＣＣＷ）のいずれであっても、Ａ相信号とＢ相信号との間の位相差は９０°である。時計方向（ＣＷ）の場合にはＡ相信号がＢ相信号よりも先に出力される。これに対して反時計方向（ＣＣＷ）の場合にはＢ相信号がＡ相信号よりも先に出力される。
【００８６】
方向判別パルス化回路４２，５２は、Ａ相信号の立上がり時に、ΔＡ相パルスを発生させ、Ａ相信号の立下り時に、−ΔＡ相パルスを発生させる。時計方向の場合、方向判別パルス化回路４２，５２は、ΔＡ相パルスをアップパルスとして出力する。反時計方向の場合、方向判別パルス化回路４２，５２は、−ΔＡ相パルスをダウンパルスとして出力する。このようにして方向判別パルス化回路４２，５２はＡ相の計数信号を発生させる。
【００８７】
方向判別パルス化回路４３，５３の動作は、方向判別パルス化回路４２，５２の上記の動作においてＡ相をＢ相に置き換えたものとなる。時計方向の場合、方向判別パルス化回路４３，５３は、ΔＢ相パルスをアップパルスとして出力する。反時計方向の場合、方向判別パルス化回路４３，５３は、−ΔＢ相パルスをダウンパルスとして出力する。このようにして方向判別パルス化回路４３，５３はＢ相の計数信号を発生させる。
【００８８】
図８は、回転方向が時計方向であり、エンコーダ３の出力信号が正常であるときのカウンタの動作を説明する波形図である。図２および図８を参照して、方向判別パルス化回路４２は、Ａ相内部信号およびＢ相内部信号を受けて、Ａ相内部信号の立上がり時にアップパルスを発生させる。
【００８９】
方向判別パルス化回路５３は、Ａ相出力信号およびＢ相出力信号を受けて、Ｂ相出力信号の立上がり時にアップパルスを発生させる。
【００９０】
方向判別パルス化回路５３からのアップパルスによって、ＯＲ回路５５は、リセット信号を発生させる。方向判別パルス化回路４２からのアップパルスと、ＯＲ回路５５からのリセット信号とは、交互にカウンタ４６に入力される。この結果、カウンタ４６の計数値は、１，０，１，０，・・・といったように、１と０とを交互に繰り返する。
【００９１】
図９は、回転方向が時計方向であり、Ｂ相出力信号が異常であるときのカウンタの動作を説明する波形図である。図２および図９を参照して、信号出力部２２において、断線あるいは短絡などの異常によって、Ｂ相出力信号が欠損する。この場合、たとえばＢ相出力信号の論理が「Ｌ（ロー）」に固定される。
【００９２】
Ｂ相出力信号の欠損によって、方向判別パルス化回路５３からアップパルスが出力されなくなるので、リセット信号が発生しない。したがって、計数値が増加する。規定の計数値（規定値）に達した時点で、カウンタ４６はキャリー出力（桁上げ出力）を異常検出部５０に伝える。これにより異常検出部５０は異常を検出して、エラー信号を外部へ出力する。
【００９３】
図９では、計数値が「２」に達したときに異常と判定された例が示される。異常と判定するための規定値は、「２」以上の値でもよい。規定値は、外乱ノイズなどの影響、異常発生を検知できない間に変位するエンコーダ３の回転角度、すなわち装置の変位による作業の安全性への影響等を考慮して設定することができる。
【００９４】
図１０は、回転方向が反時計方向であり、エンコーダ３の出力信号が正常であるときのカウンタの動作を説明する波形図である。図１０を参照して、方向判別パルス化回路４２は、Ａ相内部信号の立下り時にダウンパルスを発生させる。方向判別パルス化回路５３は、Ｂ相出力信号の立下り時にダウンパルスを発生させる。
【００９５】
方向判別パルス化回路５３からのダウンパルスによって、ＯＲ回路５５は、リセット信号を発生させる。回転方向が反時計方向である場合にも、ダウンパルスとリセット信号とが交互にカウンタ４６に入力される。したがってカウンタ４６の計数値は、１，０，１，０，・・・といったように、１と０とを交互に繰り返す。
【００９６】
図１１は、回転方向が反時計方向であり、Ｂ相出力信号が異常であるときのカウンタの動作を説明する波形図である。図１１を参照して、Ｂ相出力信号が欠損した場合、たとえばＢ相出力信号の論理が「Ｈ（ハイ）」に固定される。この場合にも、方向判別パルス化回路５３からダウンパルスが出力されなくなるので、リセット信号が発生しない。リセット信号が発生しないため、計数値が増加する。規定の計数値（規定値）に達した時点で、カウンタ４６はキャリー出力（桁上げ出力）を異常検出部５０に伝える。これにより異常検出部５０は異常を検出して、エラー信号を外部へ出力する。
【００９７】
なお、図９において、Ｂ相出力信号の欠損によって、Ｂ相出力信号の論理が「Ｈ」に固定される可能性がある。同様に、図１１において、Ｂ相出力信号の欠損によって、Ｂ相出力信号の論理が「Ｌ」に固定される可能性がある。これらの場合においても、リセット信号が発生しない。したがって、カウンタ４６の計数値が規定値に達する。これにより異常検出部５０は異常を検出して、エラー信号を外部へ出力する。
【００９８】
このように、カウンタ４６は、Ａ相内部信号の立上がりまたは立下がりに応じて、計数値をセットし、Ｂ相出力信号の立上がりまたは立下りによりその計数値をリセットする。これによりＢ相出力信号の異常を検出することができる。
【００９９】
カウンタ４７の動作は、図８〜図１１に示された動作と同様である。カウンタ４７は、Ｂ相内部信号の立上がりまたは立下がりに応じて計数値をセットし、Ａ相出力信号の立上がりまたは立下りにより、その計数値をリセットする。これによりＡ相出力信号の異常を検出することができる。
【０１００】
重要な点は、一方の相の信号を用いてカウンタの計数値をセットし、他方の相の信号を用いて、その計数値をリセットするということである。たとえばカウンタ４６，４７において、同一の相の内部信号および出力信号を用いて計数値のセットおよびリセットを行なったとする。内部信号と出力信号とは、ほぼ同時にカウンタに入力される。内部信号と出力信号とが同時にカウンタに入力された場合に計数値がリセットされないものとすると、同一の相の内部信号および出力信号を用いた場合には、計数値がリセットできない可能性がある。これに対して、Ａ相とＢ相との間には位相差があるので、必ず立上がりあるいは立下りのタイミングが異なる。これにより、カウンタは、必ず、計数値のセットおよびリセットのいずれか一方を実行する。したがってリセットできない問題を回避することができる。
【０１０１】
Ａ相内部信号あるいはＢ相内部信号に異常が発生した場合（たとえば論理が「Ｈ」あるいは「Ｌ」に固定される）、カウンタ４６の計数値がセットされない。さらに、Ｂ相出力信号に異常が発生した場合、カウンタ４６の計数値をリセットできない。したがって、カウンタ４６からのキャリー出力（桁上げ出力）が発生しない。つまり、異常検出部５０は、カウンタ４６，４７の出力のみでは、内部信号の異常を検出することができない。
【０１０２】
したがって、第１の実施の形態では、エンコーダ３は、カウンタ５６，５７を備える。カウンタ５６，５７の動作は、基本的に、カウンタ４６，４７の動作とそれぞれ同じである。出力信号の立上がりまたは立下がりに応じて計数値をセットし、内部信号の立上がりまたは立下がりに応じて計数値をリセットする点で、カウンタ５６，５７は、カウンタ４６，４７と異なる。
【０１０３】
図１２は、各カウンタの計数信号およびリセット信号を生成するための信号と、各カウンタにより検出可能な異常の種類とを表形式で示した図である。図１２を参照して、第１の実施の形態では、異常の検出対象となる信号のパルスエッジ（すなわちパルスの立上がりまたは立上がり）によってリセット信号が発生する。したがって、そのリセット信号を受けるカウンタにより、検出対象となる信号の異常を検出することができる。
【０１０４】
さらに、２つの出力信号が同時に異常となる可能性、あるいは２つの内部信号が同時に異常となる可能性が考えられる。第１の実施の形態によれば、２つのカウンタの組み合わせによって、これらの異常を検出することができる。
【０１０５】
たとえば公知の技術では、エンコーダからのＡ相出力信号とＢ相出力信号とを比較することにより、異常検出を行なう。この検出方法では、一方の信号の論理が「Ｈ」状態と「Ｌ」との間で交互に繰り返されるのに対して、他方の信号の論理が「Ｈ」のまま変化しない、あるいは「Ｌ」のまま変化しない場合に、エンコーダが異常であると検出される。しかしこの方法によれば、Ａ相出力信号とＢ相出力信号との両方が異常となり、その結果、両方ともに「Ｈ」または「Ｌ」の状態に固定された場合、その異常を検出することはできない。これに対して、第１の実施の形態によれば、２つの出力信号の両方が異常になった場合、あるいは２つの内部信号の両方が異常となった場合にも、その異常を検出することができる。
【０１０６】
図１３は、第１の実施の形態に係るロータリーエンコーダの外形の模式図である。図１４は、ロータリーエンコーダの入出力ケーブルの模式断面図である。図１３および図１４を参照して、エンコーダ３は、筺体７１と、ケーブル７２とを含む。筺体７１は、図２に示された光学ブロック２０と、光学ブロック診断部２１と、信号出力部２２と、出力信号診断部２３と、異常検出部５０とを収容する。
【０１０７】
ケーブル７２は、電源線７４ａと、接地線７４ｂと、Ａ相出力線７４ｃと、Ａ相入力線７４ｄと、Ｂ相出力線７４ｅと、Ｂ相入力線７４ｆと、エラー信号線７４ｇ，７４ｈと、それらの線を覆う外皮７３とを含む。
【０１０８】
図２および図１４を参照して、電源線７４ａおよび接地線７４ｂは、各ブロックに電源電圧（＋Ｖｃｃ）を供給するための線である。Ａ相出力線７４ｃおよびＢ相出力線７４ｅは、出力回路３７からエンコーダ３の外部にＡ相出力信号およびＢ相出力信号をそれぞれ出力するための線である。Ａ相入力線７４ｄおよびＢ相入力線７４ｆは、エンコーダ３の入力回路５１にＡ相出力信号およびＢ相出力信号をそれぞれ入力するための線である。エラー信号線７４ｇ，７４ｈは、異常検出部５０からエンコーダ３の外部に２つのエラー信号（ＥＲＲＯＲ１，ＥＲＲＯＲ２）をそれぞれ出力するための線である。たとえばエンコーダ３を後段機器に接続する際に、Ａ相入力線７４ｄおよびＢ相入力線７４ｆがＡ相出力線７４ｃおよびＢ相出力線７４ｅにそれぞれ短絡される。
【０１０９】
このように第１の実施の形態によれば、エンコーダの内部で異常検出が行なわれる。エンコーダは、異常発生時にエラー信号を出力する。ユーザは、エンコーダの矩形波出力信号によって生成される情報に異常があるかどうかを、エラー信号により把握することができる。したがってユーザは、エンコーダの異常検知のための手段を特に構築する必要はない。さらに、ユーザは、そのエラー信号を利用して、エンコーダの異常発生時に装置を停止するなどといった対策をとることができる。したがって第１の実施の形態によれば、ユーザの利便性を高めることができる。
【０１１０】
また、第１の実施の形態ではエンコーダの出力信号は矩形波信号であり、オープンコレクタ出力、電圧出力、ラインドライバ出力、コンプリメンタル出力など従来の出力方法が採用される。このため、第１の実施の形態に係るエンコーダは、従来から使用している機器あるいはシステムに容易に適合することができる。この点からも、第１の実施の形態によれば、ユーザの利便性が高いエンコーダを実現できる。
【０１１１】
［実施の形態２］
本発明の第１の実施の形態では、Ａ相出力信号およびＢ相出力信号の各々に対して、入力線および出力線が設けられる。このため、ユーザは、入力線を出力線に短絡するための作業が発生する。本発明の第２の実施の形態では、このような作業を省略することができる構成を提示する。
【０１１２】
図１５は、本発明の第２の実施の形態に係るロータリーエンコーダの入出力ケーブルの模式断面図である。図１５を参照して、Ａ相入力線７４ｄおよびＢ相入力線７４ｆは、ケーブル７２の内部（外皮７３の内部空間）かつ、ケーブル７２の末端部においてＡ相出力線７４ｃおよびＢ相出力線７４ｅにそれぞれ短絡される。これにより、ユーザの利便性を向上させることができる。
【０１１３】
図１６は、本発明の第２の実施の形態に係るロータリーエンコーダの他の構成例を示した図である。図１６を参照して、信号経路８４ｄ，８４ｆがエンコーダ３の筺体７１の内部に設けられる。たとえば信号経路８４ｄ，８４ｆは、信号出力部２２および出力信号診断部２３を実装した回路基板に形成された配線である。信号経路８４ｄは、Ａ相出力線７４ｃに接続されて、信号出力部２２の出力回路３７から出力されたＡ相出力信号を入力回路５１へと導く。信号経路８４ｆは、Ｂ相出力線７４ｅに接続されて、信号出力部２２の出力回路３７から出力されたＢ相出力信号を入力回路５１へと導く。
【０１１４】
ケーブルダクト等の保護部材によって保護する施工環境が存在する場合には、出力回路における断線あるいは短絡の可能性を除外できる。この場合、Ａ相出力信号およびＢ相出力信号の異常は、エンコーダ３の内部の異常（たとえば出力回路３７の異常）のみを考慮すればよい。したがって図１６に示された構成を採用することができる。
【０１１５】
なお、第２の実施の形態に係るエンコーダの他の部分の構成は、第１の実施の形態に係るエンコーダの対応する部分の構成と同様である。
【０１１６】
このように第２の実施の形態によれば、第１の実施の形態よりもユーザの利便性を向上させることができる。
【０１１７】
［実施の形態３］
本発明の第３の実施の形態では、Ａ相内部信号およびＢ相内部信号の検出が省略される。この点において第３の実施の形態は第１の実施の形態と異なる。
【０１１８】
図１７は、本発明の第３の実施の形態に係るロータリーエンコーダの構成例を示した図である。図２および図１７を参照して、第３の実施の形態に係るロータリーエンコーダは、ＯＲ回路４４，４５およびカウンタ５６，５７が省略される点で、第１の実施の形態に係るロータリーエンコーダと異なる。第３の実施の形態に係るロータリーエンコーダの他の部分の構成は、第１の実施の形態に係るロータリーエンコーダの対応する部分の構成と同様である。
【０１１９】
たとえば、回路を構成する部品の故障率を鑑みると、１つの異常が発生する確率が、かなり低い場合がある。このような場合、異常発生時に装置が作業者に及ぼす影響が極めて小さい可能性がある。あるいは、エンコーダの異常を定期的な出力信号の検査で検出できるといったメンテナンス体制が整えられている可能性もある。このような場合には、Ａ相内部信号およびＢ相内部信号の異常検出機能を省略することが可能になると考えられる。
【０１２０】
第３の実施の形態によれば、Ａ相内部信号およびＢ相内部信号の異常検出機能が省略されるので、エンコーダの小型化を図ることができる。さらにエンコーダの小型化によって、コストの低減を図ることもできる。
【０１２１】
［実施の形態４］
本発明の第４の実施の形態では、エンコーダは、Ａ相出力信号とＢ相出力信号とが短絡したことを検知するための構成を有する。なお、以下に説明する構成は、第１〜第３の実施の形態のいずれにも組み合わせることができる。
【０１２２】
この短絡異常は、Ａ相出力信号およびＢ相出力信号が同時に異常になるパターンのうちの１つである。第１の実施の形態では、Ａ相出力信号およびＢ相出力信号が同時に電源線と短絡する場合、あるいは信号線が断線となる場合を想定した。第４の実施の形態では、Ａ相出力信号とＢ相出力信号とが短絡する場合を想定した。
【０１２３】
図１８は、本発明の第４の実施の形態に係るロータリーエンコーダの構成例を示した図である。図２および図１８を参照して、第４の実施の形態に係るロータリーエンコーダは、ＡＮＤ回路８５，８６およびカウンタ８７が追加される点で、第１の実施の形態に係るロータリーエンコーダと異なる。第４の実施の形態に係るロータリーエンコーダの他の部分の構成は、第１の実施の形態に係るロータリーエンコーダの対応する部分の構成と同様である。
【０１２４】
ＡＮＤ回路８５は、方向判別パルス化回路５２のアップパルスおよび方向判別パルス化回路５３のアップパルスのＡＮＤ出力を生成する。ＡＮＤ回路８５の出力は、カウンタ８７にとってのアップパルスである。ＡＮＤ回路８６は、方向判別パルス化回路５２のダウンパルスおよび方向判別パルス化回路５３のダウンパルスのＡＮＤ出力を生成する。ＡＮＤ回路８６の出力は、カウンタ８７にとってのダウンパルスである。なお、方向判別パルス化回路５２，５３の構成は、図３および図４に示された構成であるため、ここでの説明は繰り返さない。カウンタ８７は、ＡＮＤ回路８５から出力されたアップパルスあるいはＡＮＤ回路８６から出力されたダウンパルスにより計数値をセットする。カウンタ８７は、本発明における「短絡検出カウンタ」に対応する。カウンタ８７の計数値は、本発明における「短絡検出用計数値」に対応する。
【０１２５】
図１９および図２０を参照して、実施の形態４に係るエンコーダの正常時の動作を説明する。図１９は、回転方向が時計方向であり、エンコーダ３の出力信号が正常であるときのカウンタ８７の動作を説明する波形図である。図２０は、回転方向が反時計方向であり、エンコーダ３の出力信号が正常であるときのカウンタ８７の動作を説明する波形図である。
【０１２６】
図１９に示されるように、方向判別パルス化回路５２は、Ａ相出力信号の立上がりに同期してアップパルスを生成する。方向判別パルス化回路５３は、Ｂ相出力信号の立上がりに同期してアップパルスを生成する。正常時には、方向判別パルス化回路５２と方向判別パルス化回路５３とでは、アップパルスを発生させるタイミングが異なる。したがって、ＡＮＤ回路８５からは信号が出力されない。
【０１２７】
同じく、図２０に示されるように、方向判別パルス化回路５２は、Ａ相出力信号の立下がりに同期してダウンパルスを生成する。方向判別パルス化回路５３は、Ｂ相出力信号の立下がりに同期してダウンパルスを生成する。正常時には、方向判別パルス化回路５２と方向判別パルス化回路５３とでは、ダウンパルスを発生させるタイミングが異なる。したがって、ＡＮＤ回路８６からも信号が出力されない。
【０１２８】
ＡＮＤ回路８５，８６のいずれからも信号が出力されないので、カウンタ８７の計数値は０のままである。なお、図１８に示された構成によれば、カウンタ８７にはリセット信号が入力されていない。したがって、エンコーダ３本体の電源オフにより、カウンタ８７の計数値をクリアすることが好ましい。
【０１２９】
図２１は、Ａ相出力信号とＢ相出力信号とが短絡した場合に生じる信号を説明する波形図である。図２１（Ａ）は、回転方向が時計方向である場合の短絡後の信号波形を示す。図２１（Ｂ）は、回転方向が反時計方向である場合の短絡後の信号波形を示す。図２１を参照して、Ａ相出力信号とＢ相出力信号とが短絡することにより、両者が同じとなる。短絡後の波形は、Ａ相出力信号とＢ相出力信号とのＡＮＤ出力となる。
【０１３０】
図２２は、回転方向が時計方向であり、Ａ相出力信号とＢ相出力信号とが短絡したときのカウンタ８７の動作を説明する波形図である。図２３は、回転方向が反時計方向であり、Ａ相出力信号とＢ相出力信号とが短絡したときのカウンタ８７の動作を説明する波形図である。
【０１３１】
図２２に示されるように、Ａ相出力信号とＢ相出力信号との短絡時には、方向判別パルス化回路５２にて生成したアップパルス（Ａ相出力信号の立上がりに同期）と、方向判別パルス化回路５３にて生成したアップパルス（Ｂ相出力信号の立上がりに同期）とは同じタイミングで発生する。このためＡＮＤ回路８５により信号（アップパルス）が生成される。
【０１３２】
同じく、図２３に示されるように、Ａ相出力信号とＢ相出力信号との短絡時には、方向判別パルス化回路５２にて生成したダウンパルス（Ａ相出力信号の立下がりに同期）と、方向判別パルス化回路５３にて生成したダウンパルス（Ｂ相出力信号の立上がりに同期）とは同じタイミングで発生する。このためＡＮＤ回路８６により信号（ダウンパルス）が生成される。
【０１３３】
したがって、図２２および図２３に示されたいずれの場合においても、カウンタ８７にカウント信号が入力されるため、計数値が１，２，３，４とアップする。計数値が規定値に達した時点で、カウンタ８７から異常検出部５０にキャリー出力（桁上げ出力）が送られる。異常検出部５０はカウンタ８７からのキャリー出力により、エラー信号をエンコーダ３の外部へと出力する。なお、規定値は特に限定されるものではない。
【０１３４】
以上のように第４の実施の形態によれば、エンコーダ３は、ＡＮＤ回路８５，８６と、カウンタ８７とをさらに備える。ＡＮＤ回路８５は、方向判別パルス化回路５２のアップパルスおよび方向判別パルス化回路５３のアップパルスのＡＮＤ演算を行なう。ＡＮＤ回路８６は、方向判別パルス化回路５２のダウンパルスおよび方向判別パルス化回路５３のダウンパルスのＡＮＤ演算を行なう。カウンタ８７は、ＡＮＤ回路８５，８６の出力信号に応じて計数値をセットする。ＡＮＤ回路８５，８６の出力信号は、ＡＮＤ演算の結果が「真」であることを示す。異常検出部５０は、カウンタ８７の計数値が規定値に達した場合に、エラー信号を出力する。このような構成によって、Ａ相外部信号とＢ相外部信号との短絡を検出することができる。
【０１３５】
なお、上記の各実施の形態では、インクリメンタル型のロータリーエンコーダとして、光学式のエンコーダを示した。しかし本発明に係るインクリメンタル型のロータリーエンコーダは、光学式であると限定されるものではなく、たとえば磁気式であってもよい。
【０１３６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１３７】
１  ネットワーク、２  サーボモータ、３  エンコーダ（ロータリーエンコーダ）、４  サーボドライバ、５  コントローラ、１０  セーフティユニット、２０  光学ブロック、２１  光学ブロック診断部、２２  信号出力部、２３  出力信号診断部、３１  投光素子、３２  回転スリット板、３３  固定スリット板、３４  受光素子、３５  差動増幅回路、３６，４１  コンパレータ、３７  出力回路、４２，４３，５２，５３  方向判別パルス化回路、４４，４５，５４，５５  ＯＲ回路、４６，４７，５６，５７，８７  カウンタ、５０  異常検出部、５１  入力回路、６１，６２  インバータ、６３，６４  微分回路、６５，６６，８５，８６  ＡＮＤ回路、７１  筺体、７２  ケーブル、７３  外皮、７４ａ  電源線、７４ｂ  接地線、７４ｃ  Ａ相出力線、７４ｄ  Ａ相入力線、７４ｅ  Ｂ相出力線、７４ｆ  Ｂ相入力線、７４ｇ，７４ｈ  エラー信号線、８４ｄ，８４ｆ  信号経路、１００  サーボシステム、２００  エンコーダ（サーボモータ用）、３００  装置。
【図１】
0005994305.tif 000002
【図２】
0005994305.tif 000003
【図３】
0005994305.tif 000004
【図４】
0005994305.tif 000005
【図５】
0005994305.tif 000006
【図６】
0005994305.tif 000007
【図７】
0005994305.tif 000008
【図８】
0005994305.tif 000009
【図９】
0005994305.tif 000010
【図１０】
0005994305.tif 000011
【図１１】
0005994305.tif 000012
【図１２】
0005994305.tif 000013
【図１３】
0005994305.tif 000014
【図１４】
0005994305.tif 000015
【図１５】
0005994305.tif 000016
【図１６】
0005994305.tif 000017
【図１７】
0005994305.tif 000018
【図１８】
0005994305.tif 000019
【図１９】
0005994305.tif 000020
【図２０】
0005994305.tif 000021
【図２１】
0005994305.tif 000022
【図２２】
0005994305.tif 000023
【図２３】
0005994305.tif 000024