(57)【特許請求の範囲】
【請求項１】
第１導電型の第１のベース層と、
前記第１のベース層上に設けられた第２導電型の第２のベース層と、
前記第２のベース層の前記第１のベース層と反対側に設けられた第１導電型の第１の半導体層と、
前記第１のベース層の前記第２のベース層と反対側に設けられた第２導電型の第２の半導体層と、
前記第１の半導体層および前記第２のベース層に第１絶縁膜を介して設けられた複数の第１電極と、
隣り合う前記第１電極の間に、前記第１の半導体層および前記第２のベース層に第２絶縁膜を介して設けられた第２電極と、
前記第２の半導体層に電気的に接続されたコレクタ電極と、
前記第１の半導体層および前記第２電極に電気的に接続されたエミッタ電極とを備え、
前記第２絶縁膜の膜厚は、前記第１絶縁膜の膜厚よりも薄いことを特徴とする半導体装置。
【請求項２】
前記第２電極は、前記第１の半導体層とほぼ等しい電圧であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１のベース層と前記第２電極との間に設けられた前記第２絶縁膜の膜厚は、前記第１のベース層と前記第１電極との間に設けられた前記第１絶縁膜の膜厚よりも薄いことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第２電極側における前記第１のベース層の第１導電型不純物の濃度は、前記第１電極側における前記第１のベース層の第１導電型不純物の濃度よりも薄いことを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記第２電極側における前記第１のベース層と前記絶縁膜との間に設けられた第２導電型のドリフト拡散層をさらに備えたことを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項６】
前記ドリフト拡散層は、前記第２電極の底部よりも深い位置まで設けられていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第１のベース層と前記第２のベース層との間に設けられた第１導電型の第１のバリア層と、
前記第１のベース層と前記第２の半導体層との間に設けられた第１導電型の第２のバリア層とをさらに備えたことを特徴とする請求項１から請求項６のいずれか一項に記載の半導体装置。
【請求項８】
第１導電型の第１のベース層と、
前記第１のベース層上に設けられた第２導電型の第２のベース層と、
前記第２のベース層の前記第１のベース層と反対側に設けられた第１導電型の第１の半導体層と、
前記第１のベース層の前記第２のベース層とは反対側に設けられた第２導電型の第２の半導体層と、
前記第１の半導体層および前記第２のベース層に第１絶縁膜を介して設けられた複数の第１電極と、
隣り合う前記第１電極の間に、前記第１の半導体層および前記第２のベース層に第２絶縁膜を介して設けられた第２電極と、
前記第２の半導体層に電気的に接続されたコレクタ電極と、
前記第１の半導体層および前記第２電極に電気的に接続されたエミッタ電極とを備え、
前記第２電極側における前記第１のベース層の第１導電型不純物の濃度は、前記第１電極側における前記第１のベース層の第１導電型不純物の濃度よりも薄いことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体装置に関する。
【背景技術】
【０００２】
従来からＩＧＢＴ（Insulated Gate Bipolar Transistor）のオン電圧を低減するために、ｎ型ベース層とｐ型ベース層との間のｎ型バリア層の不純物濃度を高めることが考えられている。ｎ型バリア層の不純物濃度を高めると、ｎ型バリア層のポテンシャル障壁が大きくなり、ｎ型ベース層に蓄積するホールが多くなるため、ＩＧＢＴのオン電圧が低下する。
【０００３】
しかし、ｎ型バリア層の不純物濃度を上げると、ＭＯＳチャネルに沿った電子電流に引き寄せられてトレンチ型ゲートの周囲に蓄積するホールが増大する。トレンチ型ゲートの周囲に蓄積されるホールが多くなると、トレンチ型ゲートに負の電荷が誘起されトレンチ型ゲートのゲート入力容量が小さくなる（負性容量化）。このように、トレンチ型ゲートのゲート入力容量が負性容量化すると、ゲート電極の電位が上昇し、ＩＧＢＴに過度の電流が流れ、ＩＧＢＴがエミッタとコレクタとの間で短絡破壊を引き起こすという問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−０１８６９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
エミッタとコレクタとの間における短絡破壊を抑制することができる半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本実施形態による半導体装置は、第１導電型の第１のベース層を備える。第２導電型の第２のベース層は、第１のベース層上に設けられている。第１導電型の第１の半導体層は、第２のベース層の前記第１のベース層と反対側に設けられている。第２導電型の第２の半導体層は、第１のベース層の第２のベース層と反対側に設けられている。複数の第１電極は、第１の半導体層および第２のベース層に第１絶縁膜を介して設けられている。第２電極は、隣り合う第１電極の間に、第１の半導体層および第２のベース層に第２絶縁膜を介して設けられている。コレクタ電極は、第２の半導体層に電気的に接続されている。エミッタ電極は、第１の半導体層および第２電極に電気的に接続されている。第２絶縁膜の膜厚は、第１絶縁膜の膜厚よりも薄い。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に従ったＩＧＢＴ１００の構成の一例を示す断面図。
【図２】図１の２−２線に沿った部分の平面図。
【図３】第２の実施形態に従ったＩＧＢＴ２００の構成の一例を示す断面図。
【図４】第３の実施形態に従ったＩＧＢＴ３００の構成の一例を示す断面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、半導体装置の上下方向は便宜的な相対方向を示し、重力加速度に従った上下方向と異なる場合がある。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に従ったＩＧＢＴ１００の構成の一例を示す断面図である。ＩＧＢＴ１００は、ｎ−型の第１のベース層１０と、ｎ＋型の第１のバリア層１５と、ｐ型の第２のベース層２０と、ｐ＋型の電荷引抜き層３０と、ｎ＋型のエミッタ層４０と、エミッタ電極５０と、第１絶縁膜６０（以降、ゲート絶縁膜６０という）と、第２絶縁膜６５と、第１電極７０（以降、ゲート電極７０という）と、第２電極７５と、ｎ＋型の第２のバリア層８０と、ｐ＋型のコレクタ層９０と、コレクタ電極９５とを備えている。
【００１０】
第１のベース層（以下、ｎベース層）１０は、キャリア（電子やホール）がドリフトする半導体層である。ｎベース層１０の上には、第１のバリア層１５が設けられている。第１のバリア層１５は、ＩＥ（Injection Enhanced）効果を高めて、オン電圧を低下させるために設けられている。第１のバリア層１５上には、第２のベース層（以下、ｐベース層）２０が設けられている。ＩＧＢＴ１００が動作するときに、ｐベース層２０にチャネル領域が形成される。ｐベース層２０内には、電荷引抜き層３０が設けられている。電荷引抜き層３０は、ｎベース層１０をドリフトして移動してきたホールをエミッタ電極５０へ引き抜くために設けられている。ｐベース層２０および電荷引抜き層３０上には、第１の半導体層としてのエミッタ層４０が設けられている。
【００１１】
互いに隣接するエミッタ層４０間には、ゲート電極７０または第２電極７５が設けられている。ゲート電極７０および第２電極７５は、エミッタ層４０の表面からｎベース層１０まで伸びている。ゲート電極７０は、ゲート絶縁膜６０を介してエミッタ層４０、ｐベース層２０およびｎベース層１０に面している。第２電極７５は、第２絶縁膜６５を介してエミッタ層４０、ｐベース層２０およびｎベース層１０に面している。
【００１２】
さらに、エミッタ層４０および第２電極７５上には、エミッタ電極５０がエミッタ層４０および第２電極７５と電気的に接続するように設けられている。本実施形態では、エミッタ電極５０およびエミッタ層４０から電子が供給される。ゲート電極７０上には、層間絶縁膜ＩＬＤ（Inter Layer Dielectric）が設けられている。これにより、ゲート電極７０とエミッタ電極５０とは絶縁される。また、電荷引抜き層３０は図１の紙面に対して垂直方向（ゲート電極７０の延伸方向）においてエミッタ電極５０に直接接続されている。図２は、図１の２−２線に沿った部分の平面図である。図２には、電荷引抜き層３０およびエミッタ層４０の上面が示されている。図２に示すように、電荷引抜き層３０およびエミッタ層４０は、ゲート電極７０の延伸方向に交互に表面に現れている。これにより、電荷引抜き層３０およびエミッタ層４０は、ゲート電極７０の延伸方向において交互にエミッタ電極５０に接触している。
【００１３】
図１を再度参照すると、ｎベース層１０のバリア層１５と反対側には、第２のバリア層８０が設けられている。第２のバリア層８０の下には、第２の半導体層としてのコレクタ層９０が設けられている。第２のバリア層８０は、フィールドストップ層である。フィールドストップ層は、ＩＧＢＴ１００がオン状態からオフ状態に移行するときに、ｐベース層２０とバリア層１５とのｐｎ接合から伸びる空乏層がｐ＋コレクタ層９０へ到達することを抑制するために設けられている。コレクタ層９０の下には、コレクタ電極９５がコレクタ層９０と電気的に接続するように設けられている。本実施形態では、コレクタ電極９５およびコレクタ層９０からホールが供給される。
【００１４】
エミッタ層４０、ｐベース層２０および第１のバリア層１５の両側には、第１のトレンチＴＲ１および第２のトレンチＴＲ２が設けられている。トレンチＴＲ１、ＴＲ２は、エミッタ層４０からｐベース層２０、第１のバリア層１５を介してｎベース層１０に達する位置（深さ）まで設けられている。言い換えると、トレンチＴＲ１、ＴＲ２の一端はエミッタ層４０に位置し、トレンチＴＲ１、ＴＲ２の他端はｎベース層１０に設けられている。
【００１５】
トレンチＴＲ１の内側には、ゲート絶縁膜６０が設けられている。さらに、トレンチＴＲ１内には、ゲート電極７０がゲート絶縁膜６０を介して埋め込まれている。ゲート電極７０は、トレンチＴＲ１とともに図１の紙面に対して垂直方向に延伸している。言い換えると、ゲート電極７０は、エミッタ層４０およびｐベース層２０にゲート絶縁膜６０を介して設けられている。
【００１６】
トレンチＴＲ２の内側には、第２絶縁膜６６が設けられている。さらに、トレンチＴＲ２内には、第２電極７５が第２絶縁膜６６を介して埋め込まれている。図２に示すように、第２電極７５も、トレンチＴＲ２とともに図１の紙面の垂直方向に延伸している。言い換えると、第２電極７５は、エミッタ層４０およびｐベース層２０に第２絶縁膜６５を介して設けられている。
【００１７】
トレンチＴＲ１およびＴＲ２は、それらの延伸方向に対してほぼ直交する方向Ｄ１に交互に配置されている。ゲート電極７０および第２電極７５も、Ｄ１方向に交互に配置されている。従って、図１に示すように、第２電極７５は、ゲート電極７０の両側に対向するように設けられている。ＩＧＢＴ１００の動作時において、ゲート電極７０には電圧（例えば、正電圧）が印加されるが、第２電極７５はエミッタ電極５０とほぼ同電位に維持される。即ち、第２電極７５は、エミッタ電位電極として機能しているので第２のエミッタ電極と換言してもよい。尚、ほぼ同電位とは、電位差がゼロの場合だけでなく、実質的に等しい電圧が印加されていることも含む。
【００１８】
ｎベース層１０、ｐベース層２０、電荷引抜き層３０、第１および第２のバリア層１５、８０、エミッタ層４０、コレクタ層９０は、例えば、シリコンを用いて形成されている。ゲート絶縁膜６０、第２絶縁膜６５および層間絶縁膜ＩＬＤは、例えば、シリコン酸化膜またはシリコン窒化膜等の絶縁膜を用いて形成されている。ゲート電極７０および第２電極７５は、例えば、ドープドポリシリコン等を用いて形成されている。さらに、エミッタ電極５０およびコレクタ電極９５は、例えば、アルミニウム、ＡｌＳｉ、チタン、タングステン等の低抵抗金属を用いて形成されている。
【００１９】
次に、ＩＧＢＴ１００の動作を簡単に説明する。ＩＧＢＴ１００をオン状態にするためには、ゲート電極７０に電圧（例えば、正電圧）を印加し、ｐベース層２０にチャネルを形成する。そして、コレクタ電極９５にエミッタ電極５０よりも高い電圧（定格電圧）を印加する。これにより、コレクタ−エミッタ間に電流が流れる。このとき、ホールはコレクタ層９０から注入され、電子はエミッタ層４０から注入される。まず、電子がエミッタ電極５０からｐベース層２０のチャネル領域を通ってｎベース層１０へ注入され、電子がコレクタ層９０に達する。その後、ホールは、ｎベース層１０をドリフトした後、第１のバリア層１５およびｐベース層２０を介して電荷引抜き層３０およびエミッタ層４０から排出される。このとき、ホールの多くは、ゲート電極７０側のｎベース層１０および第２電極７５側のｎベース層１０をドリフトする。尚、第２電極７５は、エミッタ電圧に維持されているので、コレクタ電極９５に定格電圧を印加すると、第２電極７５側のｎベース層１０にはｐチャネルが形成される。ホールは、このｐチャネルもドリフトして電荷引抜き層３０から排出される。
【００２０】
ここで、本実施形態において、ＩＧＢＴ１００は、オン状態にしたときに、第２電極７５側のｎベース層１０の抵抗がゲート電極７０側のｎベース層１０の抵抗よりも低くなるように形成される。例えば、本実施形態において、第２絶縁膜６５は、ゲート絶縁膜６０よりも薄く形成されている。これにより、第２電極７５側のｎベース層１０におけるｐチャネルの閾値電圧が低くなり、第２電極７５側のｎベース層１０にｐチャネルが形成され易くなる。これにより、ＩＧＢＴ１００をオン状態にしたときに、第２電極７５側のｎベース層１０の抵抗が低下し、ホールは、第２電極７５側のｎベース層１０に多く流れる。
【００２１】
第２絶縁膜６５の膜厚とゲート絶縁膜６０の膜厚とが等しい場合と比べると、本実施形態では、ｎベース層１０内において第２電極７５側に流れるホール量が多くなる。即ち、ｎベース層１０内においてゲート電極７０側に流れるホール量に対して第２電極７５側に流れるホール量の割合（以下、第２電極７５のホール量比率ともいう）は、第２絶縁膜６５の膜厚とゲート絶縁膜６０の膜厚とが等しい場合よりも本実施形態において大きくなる。
【００２２】
もし、ゲート電極７０側に流れるホール量が多い（第２電極７５のホール量比率が低い）と、上述の通り、ゲート電極の正電荷が減少し、かつ、ゲート電極の電位が上昇する。このとき、ゲート電圧（Ｖｇ）に対するゲート電荷（Ｑｇ）の変化の傾き（ｄＱｇ／ｄＶｇ）は、負になる。これは、いわゆる負性容量と呼ばれ、ＩＧＢＴに流れる電流を増大させ、ＩＧＢＴのコレクタとエミッタとの間を短絡破壊させる。
【００２３】
これに対し、本実施形態によれば、第２絶縁膜６５の膜厚をゲート絶縁膜６０のそれよりも薄くしている。これにより、ＩＧＢＴ１００をオン状態に動作させたときに、第２電極７５側のｎベース層１０および第１のバリア層１５の抵抗をゲート電極７０側のそれらの抵抗よりも低下させている。これにより、第２電極７５のホール量比率を上昇させ、ｎベース層１０内においてゲート電極７０側に流れるホール量を低下させている。ゲート電極７０側に流れるホール量を低下させることにより、ＩＧＢＴ１００のゲート電極７０が負性容量に入ることを抑制することができる。これにより、本実施形態によるＩＧＢＴ１００は短絡破壊を引き起こし難くなる。
【００２４】
また、本実施形態によれば、第２電極７５は、エミッタ電位に維持されており、ゲート電極としては機能していない。従って、第２絶縁膜６５の膜厚を薄くしても、ＩＧＢＴ１００の特性（例えば、閾値電圧等）を変化させない。従って、本実施形態は、ＩＧＢＴ１００の特性を変化させることなく、短絡破壊の発生を抑制することができる。
【００２５】
（ＩＧＢＴ１００の製造方法について）
第１の実施形態によるＩＧＢＴ１００は、ゲート絶縁膜６０および第２絶縁膜６５を個別に形成すればよい。
【００２６】
例えば、既知の工程を用いて、ｎベース層１０上に第１のバリア層１５、ｐベース層２０、電荷引抜き層３０およびエミッタ層４０を形成した後、リソグラフィ技術およびエッチング技術を用いてトレンチＴＲ１、ＴＲ２を形成する。
【００２７】
次に、熱酸化法を用いて、トレンチＴＲ１、ＴＲ２の内面を酸化する。これにより、ゲート絶縁膜６０が形成される。次に、リソグラフィ技術およびエッチング技術を用いて、トレンチＴＲ１内のゲート絶縁膜６０を残置させたまま、トレンチＴＲ２内のゲート絶縁膜６０を選択的に除去する。
【００２８】
フォトレジストを除去した後に、熱酸化法を用いて、トレンチＴＲ１、ＴＲ２の内面を再度酸化する。これにより、第２絶縁膜６５が形成される。このとき、トレンチＴＲ２だけでなくトレンチＴＲ１の内面も酸化されるので、２回の酸化工程において、ゲート絶縁膜６０が所望の膜厚になるように酸化条件を設定する。また、２回目の酸化工程においてトレンチＴＲ２だけでなくトレンチＴＲ１の内面も酸化されるので、ゲート絶縁膜６０は、第２絶縁膜６５よりも厚くなる。
【００２９】
その後、既知の工程を用いて、ゲート電極７０および第２電極７５の材料（例えば、ドープトポリシリコン）をトレンチＴＲ１、ＴＲ２内に埋込む。さらに、第２のバリア層８０、コレクタ層９０、層間絶縁膜ＩＬＤ、エミッタ電極５０およびコレクタ電極９５を形成する。これにより、ＩＧＢＴ１０が完成する。
【００３０】
このように、本実施形態によるＩＧＢＴ１００の製造方法は、既存のＩＧＢＴ製造プロセスに、リソグラフィ工程、エッチング工程および熱酸化工程を１つずつ追加すれば実現可能である。従って、本実施形態によるＩＧＢＴ１００は、コストをさほど増大させることなく、製造することができる。
【００３１】
（第２の実施形態）
図３は、第２の実施形態に従ったＩＧＢＴ２００の構成の一例を示す断面図である。ＩＧＢＴ２００において、第２電極７５側におけるｎベース層１０のｎ型不純物濃度は、ゲート電極７０側におけるｎベース層のｎ型不純物濃度よりも薄い。図３では、ｎベース層１０のうち不純物濃度の薄い領域を低濃度領域１１として示す。低濃度領域１１は、ｎベース層１０だけでなく、第１のバリア層１５にも設けられてもよい。
【００３２】
第２の実施形態のその他の構成は、第１の実施形態の対応する構成と同様でよい。尚、第２絶縁膜６５の膜厚は、ゲート絶縁膜６０の膜厚と等しくてもよいが、第１の実施形態と同様に、ゲート絶縁膜６０の膜厚よりも薄くてもよい。
【００３３】
第２の実施形態によれば、ＩＧＢＴ２００は、低濃度領域１１を備えているので、第２電極７５側のｎベース層１０のｐチャネル閾値電圧が低下する。これにより、ＩＧＢＴ２００をオン状態に動作させたときに、第２電極７５側のｎベース層１０および第１のバリア層１５の抵抗が低下し、ホールは、第２電極７５側のｎベース層１０に多く流れる。
【００３４】
従って、第２の実施形態は、第１の実施形態と同様の効果を有する。さらに、第１の実施形態と同様に、第２絶縁膜６５の膜厚がゲート絶縁膜６０の膜厚よりも薄い場合には、第２電極７５側のｎベース層１０および第１のバリア層１５のＰチャネル閾値電圧がさらに低下する。これにより、ＩＧＢＴ２００をオン状態に動作させたときに、第２電極７５側のｎベース層１０および第１のバリア層１５の抵抗がさらに低下する。従って、第２の実施形態は、第１の実施形態と組み合わせることによって短絡破壊をさらに引き起こし難くなる。
【００３５】
（ＩＧＢＴ２００の製造方法について）
第２の実施形態によるＩＧＢＴ２００は、トレンチＴＲ１、ＴＲ２の形成後、ｐ型不純物を低濃度領域１１へイオン注入すればよい。
【００３６】
例えば、既知の工程を用いて、ｎベース層１０上に第１のバリア層１５、ｐベース層２０、電荷引抜き層３０およびエミッタ層４０を形成した後、リソグラフィ技術およびエッチング技術を用いてトレンチＴＲ１、ＴＲ２を形成する。
【００３７】
次に、熱酸化法を用いて、トレンチＴＲ１、ＴＲ２の内面を酸化する。これにより、ゲート絶縁膜６０が形成される。次に、リソグラフィ技術およびエッチング技術を用いて、トレンチＴＲ１をフォトレジストで被覆し、トレンチＴＲ２を露出させる。
【００３８】
次に、ｐ型不純物（例えば、ボロン）をトレンチＴＲ２の内側面に斜め方向からイオン注入する。これにより、低濃度領域１１がトレンチＴＲ２の内側面に形成される。このとき、低濃度領域１１は、トレンチＴＲ２の側面に沿ってトレンチＴＲ２の底面よりも深い位置まで形成される。
【００３９】
その後、フォトレジストを除去し、既知の工程を用いて、ゲート電極７０および第２電極７５の材料をトレンチＴＲ１、ＴＲ２内に埋込む。さらに、第２のバリア層８０、コレクタ層９０、層間絶縁膜ＩＬＤ、エミッタ電極５０およびコレクタ電極９５を形成する。これにより、ＩＧＢＴ２００が完成する。
【００４０】
このように、第２の実施形態によるＩＧＢＴ２００の製造方法は、既存のＩＧＢＴ製造プロセスに、リソグラフィ工程、イオン注入工程を１つずつ追加すれば実現可能である。従って、本実施形態によるＩＧＢＴ２００は、コストをさほど増大させることなく、製造することができる。
【００４１】
（第３の実施形態）
図４は、第３の実施形態に従ったＩＧＢＴ３００の構成の一例を示す断面図である。ＩＧＢＴ３００において、ｐ型のドリフト拡散層１２がｎベース層１０と第２絶縁膜６５との間に設けられている。ドリフト拡散層１２は、ｎベース層１０だけでなく、第１のバリア層１５と第２絶縁膜６５との間にも設けられていてもよい。
【００４２】
第３の実施形態のその他の構成は、第１の実施形態の対応する構成と同様でよい。尚、第２絶縁膜６５の膜厚は、ゲート絶縁膜６０の膜厚と等しくてもよいが、第１の実施形態と同様に、ゲート絶縁膜６０の膜厚よりも薄くてもよい。
【００４３】
第３の実施形態によれば、ＩＧＢＴ３００は、ｐ型ドリフト拡散層１２を備えているので、ＩＧＢＴ３００をオン状態に動作させたときに、第２電極７５側のｎベース層１０および第１のバリア層１５の抵抗がさらに低下し、ホールは、第２電極７５側のｎベース層１０に多く流れる。従って、第３の実施形態は、第１の実施形態と同様の効果を有する。
【００４４】
（ＩＧＢＴ３００の製造方法について）
第３の実施形態によるＩＧＢＴ３００は、トレンチＴＲ１、ＴＲ２の形成後、ｐ型不純物をｐ型のドリフト拡散層１２へイオン注入すればよい。
【００４５】
例えば、既知の工程を用いて、ｎベース層１０上に第１のバリア層１５、ｐベース層２０、電荷引抜き層３０およびエミッタ層４０を形成した後、リソグラフィ技術およびエッチング技術を用いてトレンチＴＲ１、ＴＲ２を形成する。
【００４６】
次に、熱酸化法を用いて、トレンチＴＲ１、ＴＲ２の内面を酸化する。これにより、ゲート絶縁膜６０が形成される。次に、リソグラフィ技術およびエッチング技術を用いて、トレンチＴＲ１をフォトレジストで被覆し、トレンチＴＲ２を露出させる。
【００４７】
次に、ｐ型不純物（例えば、ボロン）をトレンチＴＲ２の内側面に斜め方向からイオン注入する。このとき、ｎベース層１０がｐ型に反転するように高濃度のｐ型不純物をイオン注入する。これにより、ｐ型のドリフト拡散層１２がトレンチＴＲ２の内側面に形成される。このとき、ｐ型のドリフト拡散層１２は、トレンチＴＲ２の側面に沿ってトレンチＴＲ２の底面よりも深い位置まで形成される。
【００４８】
その後、フォトレジストを除去し、既知の工程を用いて、ゲート電極７０および第２電極７５の材料をトレンチＴＲ１、ＴＲ２内に埋込む。さらに、第２のバリア層８０、コレクタ層９０、層間絶縁膜ＩＬＤ、エミッタ電極５０およびコレクタ電極９５を形成する。これにより、ＩＧＢＴ３００が完成する。
【００４９】
このように、第３の実施形態によるＩＧＢＴ３００の製造方法は、既存のＩＧＢＴ製造プロセスに、リソグラフィ工程、イオン注入工程を１つずつ追加すれば実現可能である。従って、本実施形態によるＩＧＢＴ３００も、コストをさほど増大させることなく、製造することができる。
【００５０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５１】
１００…ＩＧＢＴ、１０…ｎベース層、１５…第１のバリア層、２０…ｐベース層、３０…電荷引抜き層、４０…エミッタ層、５０…エミッタ電極、６０…ゲート絶縁膜、６５…第２絶縁膜、７０…ゲート電極、７５…第２電極、８０…第２のバリア層、９０…コレクタ層、９５…コレクタ電極、１１…低濃度領域、１２…ドリフト拡散層
【図１】
0005941448.tif 000002
【図２】
0005941448.tif 000003
【図３】
0005941448.tif 000004
【図４】
0005941448.tif 000005