(57)【特許請求の範囲】
【請求項１】
差動マイクロフォン（ＭＩＣ）であって、
第１マイクロフォン電極（Ｅ１）、中央マイクロフォン電極（ＥＣ）、および第２マイクロフォン電極（Ｅ２）と、
差動出力ポート（ＤＯＰ）と、
差動入力ポート（ＤＩＰ）および差動出力ポート（ＤＯＰ）を有し、前記マイクロフォン（ＭＩＣ）の前記出力ポートに接続されている差動増幅段（ＡＳ）と、
前記マイクロフォン（ＭＩＣ）の前記出力ポートに接続されている差動出力ポートを有するコモンモードフィードバック回路（ＣＭＦＢＣ）と、
を備え、
前記差動増幅段（ＡＳ）の差動入力ポート（ＤＩＰ）の第１端子は、前記第１マイクロフォン電極（Ｅ１）に接続されており、前記差動増幅段（ＡＳ）の差動入力ポート（ＤＩＰ）の第２端子は、前記第２マイクロフォン電極（Ｅ２）に接続されており、
前記差動増幅段（ＡＳ）は、制御ポート（ＶＣＮＴ）を有し、
前記コモンモードフィードバック回路（ＣＭＦＢＣ）は、前記差動増幅段の制御ポート（ＶＣＮＴ）に接続されている、
ことを特徴とする差動マイクロフォン。
【請求項２】
第１抵抗素子（ＲＥ１）が、前記出力ポート（ＤＯＰ）の第１端子（ＴＯＵＴ１）と前記入力ポート（ＤＩＰ）の第１端子（ＴＩＮ１）との間に接続されており、
第２抵抗素子（ＲＥ２）が、前記出力ポート（ＤＯＰ）の第２端子（ＴＯＵＴ２）と前記入力ポート（ＤＩＰ）の第２端子（ＴＩＮ２）との間に接続されており、
前記第１抵抗素子（ＲＥ１）および第２抵抗素子（ＲＥ２）は、前記差動増幅段（ＡＳ）のフィードバック回路（ＡＦＣ）の一部である、
ことを特徴とする、請求項１に記載の差動マイクロフォン。
【請求項３】
前記抵抗素子（ＲＥ１，ＲＥ２）は、第１ダイオードと、これに並列にかつ前記第１ダイオードと逆方向に接続されている第２ダイオードとを備えることを特徴とする、請求項２に記載の差動マイクロフォン。
【請求項４】
前記コモンモードフィードバック回路は、前記差動増幅段（ＡＳ）の出力におけるコモンモード電圧を設定かつ調整するためのコモンモード電圧ポート（ＶＣＯＭ）を備えることを特徴とする、請求項１乃至３のいずれか１項に記載の差動マイクロフォン。
【請求項５】
第１容量素子（ＣＥ１）および第２容量素子（ＣＥ２）をさらに備え、
前記第１容量素子（ＣＥ１）が、前記差動増幅段（ＡＳ）の前記出力ポート（ＤＯＰ）の第１端子（ＴＯＵＴ１）と前記入力ポート（ＤＩＰ）の第１端子（ＴＩＮ１）との間に接続されており、
前記第２容量素子（ＣＥ２）が、前記差動増幅段（ＡＳ）の前記出力ポート（ＤＯＰ）の第２端子（ＴＯＵＴ２）と前記入力ポート（ＤＩＰ）の第２端子（ＴＩＮ２）との間に接続されており、
前記第１容量素子（ＣＥ１）および前記第２容量素子（ＣＥ２）は、前記差動増幅段（ＡＳ）のフィードバック回路（ＡＦＣ）の一部である、
ことを特徴とする、請求項１乃至４のいずれか１項に記載の差動マイクロフォン。
【請求項６】
前記第１マイクロフォン電極、前記中央マイクロフォン電極、および前記第２マイクロフォン電極は、ＭＥＭＳマイクロフォンまたはエレクトレットコンデンサマイクロフォンの音響的活性部分の素子であることを特徴とする、請求項１乃至５のいずれか１項に記載の差動マイクロフォン。
【請求項７】
前記差動増幅段（ＡＳ）の入力ポート（ＤＩＰ）の第１端子（ＴＩＮ１）と、前記第１マイクロフォン電極（Ｅ１）との間に接続されている第３容量素子（ＣＥ３）と、
前記差動増幅段（ＡＳ）の入力ポート（ＤＩＰ）の第２端子（ＴＩＮ２）と、前記第２マイクロフォン電極（Ｅ２）との間に接続されている第４容量素子（ＣＥ４）と、
をさらに備えることを特徴とする、請求項１乃至６のいずれか１項に記載の差動マイクロフォン。
【請求項８】
前記第１マイクロフォン電極と、集積回路で生成される高バイアス電圧との間に接続されている第３抵抗素子（ＲＥ３）をさらに備え、
前記第１マイクロフォン電極（Ｅ１）と前記第２マイクロフォン電極（Ｅ２）とは電気的に接続されている、
ことを特徴とする、請求項１乃至７のいずれか１項に記載の差動マイクロフォン。
【請求項９】
第１（Ｔ１），第２（Ｔ２），第３（Ｔ３），第４（Ｔ４），第５（Ｔ５），第６（Ｔ６），第７（Ｔ７），第８（Ｔ８），第９（Ｔ９），第１０（Ｔ１０），および第１１（Ｔ１１）トランジスタをさらに備え、
前記第１（Ｔ１），前記第２（Ｔ２），および前記第３（Ｔ３）トランジスタが、電源（ＰＳ）に接続されており、
前記第４トランジスタ（Ｔ４）は、前記第２トランジスタ（Ｔ２）と前記第６トランジスタ（Ｔ６）との間に接続されており、前記第５トランジスタ（Ｔ５）は、前記第３トランジスタ（Ｔ３）と前記第７トランジスタ（Ｔ７）との間に接続されており、
前記第８トランジスタ（Ｔ８）は、前記第６トランジスタ（Ｔ６）とグラウンド（ＧＮＤ）との間に接続されており、前記第９トランジスタ（Ｔ９）は、前記第７トランジスタ（Ｔ７）とグラウンド（ＧＮＤ）との間に接続されており、
前記第１０トランジスタ（Ｔ１０）は、前記第１トランジスタ（Ｔ１）と前記第８トランジスタ（Ｔ８）との間に接続されており、前記第１１トランジスタ（Ｔ１１）は、前記第１トランジスタ（Ｔ１）と前記第９トランジスタ（Ｔ９）との間に接続されており、
前記第８トランジスタ（Ｔ８）および前記第９トランジスタ（Ｔ９）は、制御ポートＶＣＮＴに接続されている、
ことを特徴とする、請求項１乃至８のいずれか１項に記載の差動マイクロフォン。
【請求項１０】
前記差動増幅段（ＡＳ）は、
第１（Ｔ１），第２（Ｔ２），第３（Ｔ３），第４（Ｔ４），第５（Ｔ５），第６（Ｔ６），第７（Ｔ７），第８（Ｔ８），第９（Ｔ９），第１０（Ｔ１０），第１１（Ｔ１１），および第１２（Ｔ１２）トランジスタをさらに備え、
前記第１トランジスタ（Ｔ１）および前記第２トランジスタ（Ｔ２）は、電源（ＰＳ）に接続されており、
前記第３トランジスタ（Ｔ３）は、前記第１トランジスタ（Ｔ１）と前記第７トランジスタ（Ｔ７）との間に接続されており、前記第４トランジスタ（Ｔ４）は、前記第２トランジスタ（Ｔ２）と前記第９トランジスタ（Ｔ９）との間に接続されており、
前記第５トランジスタ（Ｔ５）は、前記第１トランジスタ（Ｔ１）と前記第８トランジスタ（Ｔ８）との間に接続されており、前記第６トランジスタ（Ｔ６）は、前記第２トランジスタ（Ｔ２）と前記第８トランジスタ（Ｔ８）との間に接続されており、
前記第７トランジスタ（Ｔ７）は、前記第３トランジスタ（Ｔ３）と前記第１０トランジスタ（Ｔ１０）との間に接続されており、前記第９トランジスタ（Ｔ９）は、前記第４トランジスタ（Ｔ４）と前記第１２トランジスタ（Ｔ１２）との間に接続されており、
前記第８トランジスタ（Ｔ８）は、前記第１１トランジスタ（Ｔ１１）に接続されており、
前記第１０トランジスタ（Ｔ１０），前記第１１トランジスタ（Ｔ１１），および前記第１２トランジスタ（Ｔ１２）は、グラウンド（ＧＮＤ）に接続されており、
前記第１０トランジスタ（Ｔ１０），前記第１１トランジスタ（Ｔ１１），および前記第１２トランジスタ（Ｔ１２）は、制御ポート（ＶＣＮＴ）に接続されている、
ことを特徴とする、請求項１乃至８のいずれか１項に記載の差動マイクロフォン。
【請求項１１】
前記コモンモードフィードバック回路（ＣＭＦＢＣ）は、
第１（Ｔ１），第２（Ｔ２），第３（Ｔ３），第４（Ｔ４），第５（Ｔ５），第６（Ｔ６），第７（Ｔ７），および第８（Ｔ８）トランジスタをさらに備え、
前記第１（Ｔ１）および前記第２（Ｔ２）トランジスタ（Ｔ２）は、電源（ＰＳ）に接続されており、
前記第３トランジスタ（Ｔ３）は、前記第１トランジスタ（Ｔ１）と前記第７トランジスタ（Ｔ７）との間に接続されており、
前記第４トランジスタ（Ｔ４）は、前記第２トランジスタ（Ｔ２）と前記第７トランジスタ（Ｔ７）との間に接続されており、
前記第５トランジスタ（Ｔ５）は、前記第１トランジスタ（Ｔ１）と前記第８トランジスタ（Ｔ８）との間に接続されており、
前記第６トランジスタ（Ｔ６）は、前記第２トランジスタ（Ｔ２）と前記第８トランジスタ（Ｔ８）との間に接続されており、
前記第７トランジスタ（Ｔ７）および前記第８トランジスタ（Ｔ８）は、グラウンド（ＧＮＤ）に接続されており、
前記第３トランジスタ（Ｔ３），前記第４トランジスタ（Ｔ４），および前記第７トランジスタ（Ｔ７）は、制御ポート（ＶＣＮＴ）に接続されており、
前記第３トランジスタ（Ｔ３）および前記第４トランジスタ（Ｔ４）は、コモンモード電圧ポート（ＶＣＯＭ）に接続されている、
ことを特徴とする、請求項１乃至１０のいずれか１項に記載の差動マイクロフォン。
【請求項１２】
前記差動増幅段（ＡＳ）の全ての回路素子は、１つのＣＭＯＳのＡＳＩＣチップ（ＡＣ）に完全に集積されていることを特徴とする、請求項１乃至１１のいずれか１項に記載の差動マイクロフォン。
【請求項１３】
請求項１乃至１２のいずれか１項に記載の差動マイクロフォンの駆動方法であって、
音響信号を受信するステップと、
前記音響信号を電気信号に変換するステップと、
前記コモンモードフィードバック回路のコモンモード電圧ポート（ＶＣＯＭ）を介して、第１および第２マイクロフォン電極のバイアス電圧を調整するステップと、
を備えることを特徴とする方法
【請求項１４】
前記電気信号は、寄生容量により影響を受けない、調整可能かつ十分に規定された利得で増幅されることを特徴とする、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は差動マイクロフォンおよび差動マイクロフォンの駆動方法に関する。
本発明はさらに、たとえばＭＥＭＳ（ＭＥＭＳ＝Micro-Electro-Mechanical Systems）またはＥＣＭ（ＥＣＭ＝electret condenser microphone）マイクロフォンである、差動コンデンサマイクロフォンのインタフェース手段に関する。
【背景技術】
【０００２】
ＭＥＭＳマイクロフォンのようなマイクロフォンは、多孔バックプレート（perforated backplate）および可撓性メンブレンを備える。このバックプレートおよびメンブレンは、コンデンサの電極となっている。受信された音響信号は、メンブレンの振動を誘発する。これに対応して誘発される容量の振動によって、音響信号は電気信号に変換することができる。ＭＥＭＳマイクロフォンの信号品質を向上するために、ダブルバックプレートマイクロフォンあるいはダブルメンブレンマイクロフォンを形成することができる。ダブルバックプレートマイクロフォンにおいては、メンブレンは２つの多孔バックプレートの間に配設されている。ダブルメンブレンマイクロフォンにおいては、多孔バックプレートが２つの可撓性メンブレンの間に配設される。それぞれの場合で、２つのコンデンサを備えるマイクロフォンが得られ、差動出力ポートが設けられている。差動ポートは２つの端子から成り、それぞれの端子はほぼ同じ絶対値であって逆極性の電圧または電流をもたらす。信号が差動信号ポートまたは差動信号路を介して伝送される場合は、コモンモード変動は容易に除去することができる。
【０００３】
差動ポートを有するマイクロフォンは、より良好な信号品質を提供するが、これらの使用は、音響電気変換器として単一のコンデンサを有する単純なマイクロフォンとは違って、まだそれほど商品化されておらず、しがたってこのようなマイクロフォンとのインタフェースの方法に対してはまだそれほど熱心に取り組まれていなかった。このため、差動マイクロフォンからの信号の受信および増幅に関しては未解決の問題が残っていた。
【０００４】
差動信号を出力するマイクロフォンは、特許文献１，２，３等に開示されている。
【０００５】
差動ＭＥＭＳマイクロフォンは、電気的に２つのコンデンサを備え、それらの電極はバイアスされなければならない。これに付随する、これらの電極に接続されたインタフェース回路がコンデンサのバイアス電圧を供給してよい。従来バイアスは、大きな抵抗値を有する抵抗素子を、これらの電極とグラウンドとの間に接続することによって行われていた。
【０００６】
従来は、差動マイクロフォンのバイアスのような差動マイクロフォン信号の受信および増幅，増幅器の利得設定，インタフェース接続点での寄生容量の影響，差動マイクロフォンの容量インピーダンス変換，低ノイズで低い遮断周波数の増幅器レスポンスを得ること，等に関する問題があった。
【０００７】
信号品質は、音響コンデンサのバイアス電圧の品質に依存する。さらにこの信号品質は、コモンモード出力電圧の品質に依存する。求められているものは、マイクロフォンの音響コンデンサの改良されたバイアス電圧を備えた差動マイクロフォンであり、良好に規定されたコモンモード出力電圧であり、このようなマイクロフォンの駆動方法である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許登録番号第４７５７５４５号明細書
【特許文献２】米国公開特許番号第２００８／０３１０６５５Ａ１号明細書
【特許文献３】米国公開特許番号第２０１０／２５４５４４Ａ号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
したがって、本発明の目的は、マイクロフォンの音響コンデンサからの差動信号を処理することができる差動マイクロフォンを提供することであり、この差動マイクロフォンは、安定かつ良好に規定されたコンデンサ電極のバイアス電圧をもたらし、良好に規定されたコモンモード出力電圧を提供することができる。また本発明の目的は、この差動マイクロフォンの信号を良好に規定された利得で増幅すること、すなわち良好に規定された増幅率の提供である。
【課題を解決するための手段】
【００１０】
このため、本発明は独立請求項に記載の差動マイクロフォンおよびこのようなマイクロフォンの駆動方法を提供する。従属請求項は、本発明の好ましい実施形態を記載する。
【００１１】
差動マイクロフォンは、第１マイクロフォン電極、中央マイクロフォン電極、および第２マイクロフォン電極を備える。このマイクロフォンはさらに、差動出力ポートおよび差動増幅段を備える。この増幅段は、差動入力ポートおよびこのマイクロフォンの出力ポートに接続されている差動出力ポートを有している。このマイクロフォンはさらに、差動出力ポートを有するコモンモードフィードバック回路を備え、これはこのマイクロフォンの出力ポートに接続されている。
【００１２】
このコモンモードフィードバック回路は、良好に規定されたコモンモード出力電圧を提供する。
【００１３】
このマイクロフォンは、本発明による電気回路による差動マイクロフォンのインタフェース手段を提供する。このマイクロフォンは、差動マイクロフォンのバイアスのような差動マイクロフォン信号の増幅，増幅器の利得設定，インタフェース接続点での寄生容量の影響，差動マイクロフォンの容量インピーダンス変換，低ノイズで低遮断周波数の増幅器レスポンスを得ること，等の差動マイクロフォン信号の受信および増幅に関する残っていた従来の問題を解決する。
【００１４】
したがって、このマイクロフォンは、コンデンサにバイアス電圧を供給するマイクロフォン電極に接続された増幅器と、受信された音響信号がエンコードされている、増幅された電気信号を処理するさらなる回路へのコモンモード電圧出力とを有する。
【００１５】
これらのことから、ここでは接続とは回路素子間の電気的接続を意味する。
【００１６】
１つの実施形態においては、上記の増幅器の差動入力ポートの第１端子は、上記の第１マイクロフォン電極に接続されており、上記の増幅器の差動入力ポートの第２端子は、上記の第２マイクロフォン電極に接続されている。
【００１７】
この改良されたマイクロフォンでの問題解決方法は、マイクロフォン電極がＭＯＳ（metal-oxide-semiconductor）集積回路に電気的にカップルされた組立体に基づいていてよい。
【００１８】
１つの実施形態においては、増幅段は、制御ポートを有し、コモンモードフィードバック回路がこの増幅段の制御ポートに接続されている。
【００１９】
１つの実施形態においては、差動マイクロフォンはさらに、第１抵抗素子および第２抵抗素子を備える。第１抵抗素子は、上記の出力ポートの第１端子と上記の入力ポートの第１端子との間に接続されている。第２抵抗素子は、上記の出力ポートの第２端子と上記の入力ポートの第２端子との間に接続されている。これらの第１および第２抵抗素子は、増幅器のフィードバック回路の一部である。
【００２０】
さらに、第１および第２容量素子が、このフィードバック抵抗素子と並列に接続されてよい。このように、このフィードバック回路は音響コンデンサに接続されており、このマイクロフォンのコンデンサはこのフィードバック回路の一部と見做されるので、このマイクロフォンは、容量フィードバックを含んでいる。
【００２１】
１つの実施形態においては、これらの抵抗素子は、第１ダイオードと、これに並列にかつ第１ダイオードと逆方向に接続されている第２ダイオードとを備えている。この第２ダイオードの方向は第１ダイオードと逆であってよい。
【００２２】
これらの抵抗素子は、１０ＧΩより大きい抵抗ＲＦを有する。この条件は、抵抗がマイクロフォンの増幅器のノイズ特性を低下させないようにするために必要である。この増幅器が全可聴周波数帯での動作を提供することに加えて、マイクロフォン増幅器の（この抵抗の大きさに逆比例する）遮断周波数は、たとえば＜２０Ｈｚ程度に充分低くなければならない。
【００２３】
このように接続されたこれらのダイオードでの電圧降下はゼロに近く、また非常に大きな抵抗値を有する抵抗素子が得られる。この抵抗素子は直列の複数のダイオード素子ＲＥであってもよく、あるいは別の方法では、トランジスタまたはダイオードの直列あるいは並列の接続であってよい。
【００２４】
１つの実施形態においては、コモンモードフィードバック回路は、増幅段の出力におけるコモンモード電圧を設定かつ調整するためのコモンモード電圧ポートを備える。差動マイクロフォンは、そのダブルバックプレートまたは、ダブルメンブレンマイクロフォンの場合には、このダブルメンブレンに接続された差動信号ポートを備える。このマイクロフォンの中央電極は信号グラウンドに対応した一定電圧に保持される。バイアス電圧は、このマイクロフォンの増幅器の電子回路によって生成される。後段にローパスフィルターが接続されたディクソン型電圧増幅器が、ＭＥＭＳマイクロフォンに用いられてよく、ＥＣＭマイクロフォンはこのような高バイアス電圧を必要としない。
【００２５】
この増幅段は、完全差動の演算増幅器（オペアンプ）から成っていてよい。第１および第２音響電極は、この演算増幅器の入力ポートに接続される。この演算増幅器の差動利得は、一般的には１０００より大きい。この増幅段は、フォールデッドカスコード増幅器のような標準的なＭＯＳ構造であってよい。
【００２６】
増幅器の出力におけるＤＣ電圧は、この増幅器のコモンモードフィードバック回路のコモンモード電圧で決定される。コモンモード電圧ポートで決定される、この増幅器の出力におけるＤＣ電圧は、通常、このマイクロフォンの電源電圧の半分に設定される。
【００２７】
音響コンデンサのＤＣバイアス電圧は、同じ集積回路チップで生成されてよい。コモンモード制御ポートを介して、増幅段の出力およびマイクロフォンの差動出力ポートのＤＣ電圧がこのコモンモード制御ポートによって規定される値に設定される。これと同じＤＣ電圧がマイクロフォンのコンデンサに現れる。すなわちＲＥでの電圧降下はゼロに近くなる。このようにして、このマイクロフォンコンデンサのＤＣ電圧は良好に規定され、さらにまた調整することができる。
【００２８】
１つの実施形態においては、増幅段の差動入力ポートは、ＭＯＳトランジスタの差動対のゲートに接続される。マイクロフォン電極に接続されたこれらのトランジスタのノイズは小さくなる筈である。より良好なノイズ特性のために、しばしばＰＭＯＳの入力段が用いられる。
【００２９】
１つの実施形態においては、マイクロフォンは、第１容量素子と第２容量素子とを備える。第１容量素子は、上記の増幅段の出力ポートの第１端子と入力ポートの第１端子との間に接続されている。第２容量素子は、上記の増幅段の出力ポートの第２端子と上記の入力ポートの第２端子との間に接続されている。これらの第１および第２容量素子は、増幅器のフィードバック回路の一部である。
【００３０】
これらの容量素子は、０．０５ｐＦと１０ｐＦの間の容量ＣＦを有してよい。
【００３１】
さらに、増幅係数は、ほぼ以下の式（１）に比例する。
（Ｖout+  −  Ｖout-）／（ＶM1  −  ＶM2）
≒  ＣM／ＣF                                        ．．．  （１）
【００３２】
このように、マイクロフォンの利得は、コンデンサの寄生容量とは関係しない。ここで、Ｖout+およびＶout-は、差動出力端子での出力電圧である。ＶM1  −  ＶM2は、２つのバックプレートおよびその間の１つのメンブレンによって形成されるコンデンサ（複数）の連結体に印加される電圧である。ＣMは、メンブレンと１つのバックプレートとを備えるそれぞれの単一のコンデンサの容量である。
【００３３】
ここで説明するマイクロフォンの所望の特性とは、容量ＣFを有するフィードバックコンデンサ素子としての第１および第２容量素子によって利得を調整することができることである。この場合、ＣFは、或る種のスイッチ装置と接続されてよく、このスイッチによってＣFの値が変更されることができ、すなわち可変利得を与えるようにプログラムすることができる。
【００３４】
これより、マイクロフォン増幅器の遮断周波数ωcutは、以下の式（２）で表される。
ωcut  ＝  １／（ＣF・ＲF）                        ．．．  （２）
ここでＣFは、上記の第１または第２容量素子であり、ＲFは上記の第１または第２抵抗素子である。こうして、このようなフィードバック構成を用いて、遮断周波数ωcutは２０Ｈｚ以下とすることができる。こうして低い遮断周波数ωcutが得られる。
【００３５】
この第１端子および第２端子は、オペアンプの差動信号ポートの２つの端子を形成する。この場合、このオペアンプはフィードバック構成で接続されており、このオペアンプの出力とこのオペアンプの入力との間のフィードバックネットワークは、フィードバックコンデンサと並列の非常に大きな抵抗値を有する抵抗を備えている。
【００３６】
この大きな抵抗値の目的は、オペアンプの入力から出力までのＤＣ経路を提供するためである。これと同時に、この抵抗素子はマイクロフォン電極からこの増幅器の出力を通るグラウンドへのＤＣ経路を提供する。この増幅器のＤＣ出力電圧がそのコモンモードフィードバック回路によって設定されることを考慮すれば、増幅段およびコモンモードフィードバック回路が結合されて、マイクロフォンの信号品質を改善するマイクロフォン増幅器が提供されることになる。このような結合は、マイクロフォンのコンデンサの、安定しかつ良好に規定されたＤＣバイアス電圧を可能とする。このバイアス電圧は、増幅段の入力ポートを介してコンデンサに印加される。さらに、このコモンフィードバック回路は、電気信号のさらなる処理を改善するために、安定しかつ良好に規定されたコモンモード出力電圧を供給する。
【００３７】
さらに、このようなマイクロフォン増幅器は、マイクロフォンのコンデンサの容量性インピーダンスのインピーダンス変換を行う。完全差動構成が用いられているので、低い全高調波歪率（ＴＨＤ，total harmonic distortion）および良好な電源電圧変動除去（power supply rejection）、すなわちこの電源からのコモンモード変動に対する良好な耐性が実現される。
【００３８】
１つの実施形態においては、第１マイクロフォン電極、中央マイクロフォン電極、および第２マイクロフォン電極は、ＭＥＭＳマイクロフォンまたはエレクトレットコンデンサマイクロフォンの音響的活性部分の素子である。
【００３９】
このマイクロフォンは、ＭＥＭＳ技術を用いてシリコンチップ上で製造することができ、ＣＭＯＳプロセスを用いた１つのＩＣチップに完全に集積されている回路素子を備えている。このチップが２つ一緒にパッケージされている。このＭＥＭＳマイクロフォンおよびＣＭＯＳ集積回路は、同じシリコン基板上で製造することができ、すなわちシングルチップとして製造することができる。上記で説明した回路を有する独立したＣＭＯＳチップが、エレクトレットコンデンサーマイクロフォンに接続されて、上記の増幅器を形成してもよい。すべての場合で、上記のフィードバックを備えた増幅器は、１〜２０の増幅係数を提供することができる。全ての場合で、この差動マイクロフォンは、１つのメンブレンおよび２つのバックプレートを有するか、または１つのバックプレートおよび２つのメンブレンを有することができる。
【００４０】
１つの実施形態においては、このマイクロフォンはさらに、上記の増幅段の入力ポートの第１端子と第１マイクロフォン電極との間に接続されている第３容量素子と、上記の増幅段の入力ポートと第２マイクロフォン電極（Ｅ２）との間に接続されている第４容量素子とを備える。これらの第３および第４容量素子は、１ｐＦと１００ｐＦの間の容量を備えてよい。
【００４１】
こうしてこれらのＤＣを遮断するコンデンサによって、マイクロフォンのコンデンサの電極から、増幅器の入力ポートの高感度な回路素子を分離することができる。特に製造工程中に、このマイクロフォンに高バイアス電圧を印加すると、増幅器はその入力ノードでの高ＤＣ電圧に対して保護されるが、これは入力トランジスタの酸化ゲートを損傷しかねない。
【００４２】
１つの実施形態においては、上記の第１マイクロフォン電極と集積回路で生成される高バイアス電圧との間に第３の抵抗が接続されている。上記の第１マイクロフォン電極と第２マイクロフォン電極とは電気的に接続されている。このようにして音響コンデンサの電極は、オンチップで生成されるバイアス電圧に接続される。
【００４３】
１つの実施形態においては、上記の増幅段は、第１，第２，第３，第４，第５，第６，第７，第８，第９，第１０，および第１１のトランジスタを備えたフォールデッドカスコード増幅器であり、この第１、第２および第３トランジスタは電源に接続されている。第４トランジスタは、第２トランジスタと第６トランジスタとの間に接続されており、第５トランジスタは、第３トランジスタと第７トランジスタとの間に接続されている。第８トランジスタは、第６トランジスタとグラウンドとの間に接続されており、第９トランジスタは、第７トランジスタとグラウンドとの間に接続されている。第１０トランジスタは、第１トランジスタと第８トランジスタとの間に接続されており、第１１トランジスタは、第１トランジスタと第９トランジスタとの間に接続されている。第８トランジスタおよび第９トランジスタは、制御ポートに接続されている。
【００４４】
この回路は例として示されており、この分野の従来技術の文献にみられる他の多くの高利得増幅段の実装が可能である。この増幅段は、マイクロフォンに接続された場合に最適の低ノイズ性能を有するように設計されてよい。この増幅器は、通常低電圧下でかつ低電力消費で動作するように設計されている。
【００４５】
１つの実施形態においては、この増幅段は、第１，第２，第３，第４，第５，第６，第７，第８，第９，第１０，第１１，および第１２のトランジスタを備える。第１トランジスタおよび第２トランジスタは、電源に接続されている。第３トランジスタは、第１トランジスタと第７トランジスタとの間に接続されており、第４トランジスタは、第２トランジスタと第９トランジスタとの間に接続されている。第５トランジスタは、第１トランジスタと第８トランジスタとの間に接続されており、第６トランジスタは、第２トランジスタと第８トランジスタとの間に接続されている。第７トランジスタは、第３トランジスタと第１０トランジスタとの間に接続されており、第９トランジスタは、第４トランジスタと第１２トランジスタとの間に接続されている。第８トランジスタは、第１１トランジスタに接続されている。第１０トランジスタ，第１１トランジスタ，および第１２トランジスタは、グラウンドに接続されている。第１０トランジスタ，第１１トランジスタ，および第１２トランジスタは、制御ポートに接続されている。
【００４６】
１つの実施形態においては、コモンモードフィードバック回路は、第１，第２，第３，第４，第５，第６，第７，および第８のトランジスタを備える。第１および第２トランジスタは、電源に接続されている。第３トランジスタは、第１トランジスタと第７トランジスタとの間に接続されている。第４トランジスタは、第２トランジスタと第７トランジスタとの間に接続されている。第５トランジスタは、第１トランジスタと第８トランジスタとの間に接続されている。第６トランジスタは、第２トランジスタと第８トランジスタとの間に接続されている。第７トランジスタおよび第８トランジスタは、グラウンドに接続されている。
【００４７】
この回路は例として示されており、この分野の従来技術の文献にみられる他の多くのコモンモードフィードバックの実装が可能である。スイッチドキャパシタ型コモンモードフィードバックが用いられてもよい。
【００４８】
１つの実施形態においては、この増幅器の全ての回路素子は、ＣＭＯＳのＡＳＩＣチップに完全に集積されている。このチップは、標準的なＣＭＯＳプロセスで製造することができる。
【００４９】
このＣＭＯＳ回路チップは、ＰＣＢ（printed circuit board）のような基板（セラミック等）へのはんだ付け、またはこれら２つのチップのワイヤボンディングによって、上記のＭＥＭＳマイクロフォンチップと共に１つのパッケージに組み込むことができる。
【００５０】
さらにこの増幅器およびマイクロフォンは、同じシリコン基板からスタートして１つのシングルチップを形成する方法で製造することができる。
【００５１】
差動マイクロフォン、たとえば上記に説明したマイクロフォンの１つ、を駆動する方法は、以下のステップを備える。
−音響信号を受信するステップ。
−この音響信号を電気信号に変換するステップ。
−コモンモードフィードバック回路のコモンモード電圧ポート（ＶＣＯＭ）を介して、第１および第２マイクロフォン電極のバイアス電圧を調整するステップ。
【００５２】
この方法の１つの実施形態においては、上記の電気信号は、寄生容量により影響を受けない、調整可能かつ十分に規定された利得で増幅される。
【００５３】
本発明の基本的原理とその例示的な実施形態が以下の概略図に示される。
【図面の簡単な説明】
【００５４】
【図１】差動マイクロフォンの等価回路図を示す図である。
【図２】抵抗素子の実施形態を示す図である。
【図３Ａ】増幅段の等価回路図を示す図である。
【図３Ｂ】もう１つの他の増幅段の等価回路図を示す図である。
【図４Ａ】図３Ａに示す増幅段と共に使用されてよいコモンモードフィードバック回路の等価回路図を示す図である。
【図４Ｂ】図３Ｂに示す増幅段と共に使用されてよい、もう１つの他のコモンモードフィードバック回路の等価回路図を示す図である。
【図５】マイクロフォンの等価回路図を示す図である。
【図６】マイクロフォンの断面を示す図である。
【発明を実施するための形態】
【００５５】
図１は、ＭＥＭＳマイクロフォンＭＥＭの機械素子、すなわち音響電極、に接続されている増幅段ＡＳを備えた差動マイクロフォンＭＩＣの等価回路図を示す。この機械素子ＭＥＭは、第１電極Ｅ１と第２電極Ｅ２とを備える。この第１電極Ｅ１と第２電極Ｅ２との間に中央電極ＥＣが配設されている。これらの第１電極Ｅ１および第２電極Ｅ２は、ダブルバックプレートの多孔バックプレート（複数）またはダブルメンブレンマイクロフォンのメンブレン（複数）により形成されてよい。増幅段ＡＳは、差動入力ポートＤＩＰを備える。この増幅段ＡＳの差動出力は、マイクロフォンＭＩＣの差動出力ＤＯＰに接続されている。この差動入力ポートＤＩＰは、２つの端子を備え、それぞれの端子は、ほぼ同じ絶対値であるが互いに他の端子の信号に対し異なる極性の信号を受信する。第１抵抗素子ＲＥ１は、入力端子と出力端子との間に接続されている。第２抵抗素子ＲＥ２は、上記の入力端子に対して別の入力端子と、上記の出力端子に対して別の出力端子との間に接続されている。１つの抵抗素子に接続された上記の入力端子と出力端子は逆の極性を有している。すなわち、この増幅段は負のフィードバック構成となっている。このように、第１および第２容量素子と第１および第２抵抗素子とで増幅器フィードバック回路ＡＦＣを形成する。
【００５６】
さらに、第１容量素子ＣＥ１が、第１出力端子と第１入力端子との間に接続されている。第２容量素子ＣＥ２は、第２出力端子と第２入力端子との間に接続されている。増幅段の実施形態が、図３Ａおよび３Ｂに示されている。コモンフィードバック回路の実施形態が、図４Ａおよび４Ｂに示されている。
【００５７】
図２は、並列であるが互いに逆極性で接続されているダイオードを備えた抵抗素子ＲＥの実施形態を示す。このようにして低電圧用の大きな抵抗値を得ることができる。
【００５８】
図３Ａは、１１個のトランジスタＴ１−Ｔ１１を備えた増幅段ＡＳの、さらに詳細な等価回路図を示す。電源ＰＳは、第１トランジスタＴ１，第２トランジスタＴ２，および第３トランジスタＴ３のそれぞれのソースに接続されている。第１トランジスタＴ１のゲートは、第２トランジスタＴ２および第３トランジスタＴ３のゲートに接続されている。この第１トランジスタＴ１のドレインは、第１０トランジスタおよび第１１トランジスタＴ１１のソースに接続されている。この第１０トランジスタＴ１０および第１１トランジスタＴ１１のゲートは、それぞれ差動入力ポートＤＩＰのそれぞれの入力端子を形成している。第２トランジスタＴ２および第３トランジスタＴ３のドレインは、第４トランジスタＴ４および第５トランジスタＴ５のソースに接続されている。この第４トランジスタＴ４のゲートは、第５トランジスタＴ５のゲートに接続されている。この第４トランジスタＴ４および第５トランジスタＴ５のドレインは、コモンモードフィードバック回路の差動出力ポートＤＯＰに接続されている。これらのポートのそれぞれの端子は、第６トランジスタＴ６および第７トランジスタＴ７のドレインに接続されており、これらの両方のゲートは互いに接続されている。第１０トランジスタＴ１０および第１１トランジスタＴ１１のドレインは、それぞれ第８トランジスタＴ８および第９トランジスタＴ９のドレインに接続されている。この第８トランジスタＴ８および第９トランジスタＴ９のソースは、グラウンドＧＮＤに接続されている。この第８トランジスタＴ８および第９トランジスタＴ９のゲートは、制御ポートＶＣＮＴに接続されている。
【００５９】
図３Ｂは、１２個のトランジスタＴ１−Ｔ１２を備えた増幅段ＡＳのもう１つの実施形態の、等価回路図を示す。電源ＰＳは、第１トランジスタＴ１および第２トランジスタＴ２のソースに接続されている。この第１トランジスタＴ１および第２トランジスタＴ２のゲートは、互いに電気的に接続されている。この第１トランジスタＴ１および第２トランジスタＴ２のドレインは、それぞれ第３トランジスタＴ３および第４トランジスタＴ４のソースに接続されている。さらに、これらのドレインは、それぞれ第５トランジスタＴ５および第６トランジスタＴ６のドレインに接続されている。第５トランジスタＴ５および第６トランジスタＴ６のゲートは、それぞれ上記の増幅段の第１および第２入力端子ＴＩＮ１，ＴＩＮ２を形成する。第５トランジスタＴ５および第６トランジスタＴ６のソースは第８トランジスタＴ８のドレインに接続されている。さらに、第３トランジスタＴ３および第４トランジスタＴ４のドレインは、それぞれ第７トランジスタＴ７および第９トランジスタのドレインに接続され、また出力ポートの出力端子ＴＯＵＴ１，ＴＯＵＴ２に接続されている。この第３トランジスタＴ３のゲートは、第４トランジスタＴ４のゲートに接続されている。第７トランジスタＴ７のゲートは、第８トランジスタＴ８のゲートに接続され、また第９トランジスタＴ９のゲートに接続されている。第７トランジスタＴ７および第９トランジスタＴ９のソースは、第１０トランジスタＴ１０および第１２トランジスタＴ１２のドレインに接続されている。この第１０トランジスタＴ１０および第１２トランジスタＴ１２のソースは、グラウンドＧＮＤに接続されており、第１１トランジスタＴ１１のソースも同様にグラウンドＧＮＤに接続されている。第１０トランジスタＴ１０のゲートは、第１１トランジスタＴ１１のゲートに接続されており、また第１２トランジスタＴ１２のゲートに接続されており、また制御ポートＶＣＮＴに接続されている。第７トランジスタＴ７のゲートは、第９トランジスタＴ９のゲートに接続されている。
【００６０】
第１トランジスタＴ１および第２トランジスタＴ２は、バイアス端子に接続されており、また第３トランジスタＴ３および第４トランジスタは、バイアス端子に接続されている。
【００６１】
図４Ａは、８個のトランジスタＴ１−Ｔ８を備えたコモンモードフィードバック回路ＣＭＦＢＣの詳細な等価回路図を示す。電源ＰＳは、第１トランジスタＴ１および第２トランジスタＴ２のソースに接続されており、これらのゲートは互いに接続されている。この第１トランジスタＴ１および第２トランジスタＴ２のドレインはそれぞれ、第３トランジスタＴ３および第５トランジスタＴ５のソースに接続され、また第４トランジスタＴ４および第６トランジスタＴ６のソースに接続されている。第５トランジスタＴ５および第６トランジスタＴ６のこれらのゲートは、コモンモードフィードバック回路の出力ポートＤＯＰの端子を形成する。さらに、第３トランジスタＴ３および第４トランジスタＴ４のドレインは、第７トランジスタＴ７のゲートに接続され、またこの第７トランジスタのドレインに接続されている。この第７トランジスタＴ７のゲートは、さらに制御ポートＶＣＮＴに接続されている。この第７トランジスタＴ７のソースは、グラウンドに接続され、また第８トランジスタＴ８のソースに接続されている。さらに第５トランジスタＴ５および第６トランジスタＴ６のドレインは、第８トランジスタＴ８のゲートおよびドレインに接続されている。第３トランジスタＴ３および第４トランジスタＴ４のゲートは、一緒に接続されてポートＶＣＯＭに接続されている。
【００６２】
図４Ｂは、コモンモードフィードバック回路ＣＭＦＢＣのもう１つの実施形態の等価回路図を示す。このコモンモードフィードバック回路ＣＭＦＢＣは、４つの容量素子ＣＥを備え、それぞれ２つの容量素子が直列に接続され、２つの直列容量素子が並列に接続されている。容量素子を接続または切断するために、（複数の）スイッチＳＷが用いられてよい。このコモンモードフィードバック回路ＣＮＦＢＣは、差動出力ポートを形成する第１出力端子ＴＯＵＴ１および第２出力端子ＴＯＵＴ２と、制御ポートＶＣＮＴと、コモンモード電圧ポートＶＣＯＭとを備える。
【００６３】
図５は、第３容量素子ＣＥ３と、第４容量素子ＣＥ４と、第３抵抗素子ＲＥ３とを備えるマイクロフォンＭＩＣの等価回路図を示す。この第３容量素子ＣＥ３は、差動入力ポートＤＩＰの入力端子に接続されている。第４容量素子ＣＥ４は、この差動入力ポートＤＩＰの上記の入力端子とは別の入力端子に接続されている。さらに、第３抵抗素子ＲＥ３は、マイクロフォン電極（またはメンブレン）と、オンチップで生成されるバイアス電圧源との間に接続されている。この抵抗素子の他の側は、第３および第４容量素子に接続されており、またこれらの容量素子は増幅段ＡＳの端子に接続されている。
【００６４】
図６は、マイクロフォンの組立体ＭＩＣの断面を示し、このマイクロフォン組立体は、このマイクロフォンの音響素子を含むＭＥＭＳチップＭＣと、回路素子を含むＡＳＩＣチップＡＣとを備える。このマイクロフォンチップＭＣおよびＡＳＩＣチップＡＣは、基板ＳＵ上に配設されている。しかしながら、マイクロフォンのこれらの音響素子および電気素子は、１つのシングルチップ、たとえばシリコンチップに集積することが可能である。
【００６５】
差動マイクロフォンは本明細書に記載された実施形態あるいは図示された実施形態に限定されない。さらなる容量素子、抵抗素子、トランジスタ、電極等の素子を備えた増幅器、あるいはさらなる入力または出力ポートを備えた増幅器もまた本発明に含まれる。
【符号の説明】
【００６６】
ＡＣ    ：  ＡＳＩＣチップ
ＡＭＰ  ：  増幅器
ＡＳ    ：  増幅段
ＣＥ    ：  容量素子
ＣＥ１，ＣＥ２  ：  第１、第２容量素子
ＣＥ３，ＣＥ４  ：  第３、第４容量素子
ＣＭＦＢＣ  ：  コモンモードフィードバック回路
ＤＩＰ  ：  増幅段の差動入力ポート
ＤＯＰ  ：  マイクロフォンの差動出力
Ｅ１，Ｅ２      ：  マイクロフォンのコンデンサの第１、第２電極
ＥＣ    ：  マイクロフォンのコンデンサの中央電極
ＧＮＤ  ：  グラウンド
ＭＥＭ  ：  ＭＥＭＳマイクロフォンの（複数の）機械素子
ＭＩＣ  ：  マイクロフォン
ＰＳ    ：  電源
ＲＥ    ：抵抗素子
ＲＥ１，ＲＥ２  ：  第１，第２抵抗素子
ＲＥ３  ：  第３抵抗素子
ＳＵ    ：  基板
ＳＷ    ：  スイッチ
Ｔ１−Ｔ１２    ：  トランジスタ
ＴＩＮ１，ＴＩＮ２      ：  差動入力ポートの第１，第２端子
ＴＯＵＴ１，ＴＯＵＴ２  ：  差動出力ポートの第１，第２端子
ＶＣＮＴ  ：  制御ポート
ＶＣＯＭ  ：  コモンモード電圧ポート
【図１】
0005986221.tif 000002
【図２】
0005986221.tif 000003
【図３Ａ】
0005986221.tif 000004
【図３Ｂ】
0005986221.tif 000005
【図４Ａ】
0005986221.tif 000006
【図４Ｂ】
0005986221.tif 000007
【図５】
0005986221.tif 000008
【図６】
0005986221.tif 000009