(57)【特許請求の範囲】
【請求項１】
一対のソース・ドレイン電極と、
チャネル領域を形成すると共に、前記ソース・ドレイン電極に接して設けられた有機半導体層と、
前記有機半導体層および前記ソース・ドレイン電極上に設けられ、前記有機半導体層を覆う第１層と、前記ソース・ドレイン電極が設けられた基板本体に形成された凹凸を平坦化すると共に、前記ソース・ドレイン電極まで貫通する貫通孔を有する第２層とからなる絶縁層と、
前記チャネル領域に対応する位置に設けられたゲート電極と、
前記貫通孔を介して前記ソース・ドレイン電極に電気的に接続されると共に、前記ゲート電極と同一材料、且つ、同一膜厚で前記絶縁層上に設けられた画素用電極とを備え、
前記第２層は前記チャネル領域に対応する位置に逆テーパ形状を有する開口を有し、前記開口内に前記ゲート電極が設けられている
駆動用回路基板。
【請求項２】
前記ゲート電極および画素用電極は、前記絶縁層上に隣接している、請求項１に記載の駆動用回路基板。
【請求項３】
前記開口は前記第２層を貫通し、前記ゲート電極は前記第１層上に形成されている、請求項１に記載の駆動用回路基板。
【請求項４】
前記有機半導体層は、前記ソース・ドレイン電極によって形成される間隙に設けられている、請求項１に記載の駆動用回路基板。
【請求項５】
前記有機半導体層は、前記基板とソース・ドレイン電極との間に設けられている、請求項１に記載の駆動用回路基板。
【請求項６】
前記基板本体は可撓性を有する、請求項１に記載の駆動用回路基板。
【請求項７】
前記第２層は、前記ソース・ドレイン電極上に直接積層されている、請求項１に記載の駆動用回路基板。
【請求項８】
ソース・ドレイン電極を形成する工程と、
ソース・ドレイン電極の一部にチャネル領域を有する有機半導体層を形成する工程と、
ソース・ドレイン電極および有機半導体層上に、前記有機半導体層を覆う第１層と、少なくとも前記第１層および前記ソース・ドレイン電極を覆う第２層とからなる絶縁層を形成する工程と、
前記第２層に前記ソース・ドレイン電極まで貫通する貫通孔を形成する工程と、
前記絶縁層上にゲート電極および画素用電極を互いに同一材料および同一膜厚にて形成する工程とを含み、
前記貫通孔を形成する工程において、前記チャネル領域に対応する前記第２層に逆テーパ形状を有する開口を形成する
駆動用回路基板の製造方法。
【請求項９】
チャネル領域を有する有機半導体層を形成する工程と、
前記有機半導体層上にソース・ドレイン電極を形成する工程と、
ソース・ドレイン電極および有機半導体層上に、前記有機半導体層を覆う第１層と、少なくとも前記第１層および前記ソース・ドレイン電極を覆う第２層とからなる絶縁層を形成する工程と、
前記第２層に前記ソース・ドレイン電極まで貫通する貫通孔を形成する工程と、
前記絶縁層上にゲート電極および画素用電極を互いに同一材料および同一膜厚にて形成する工程とを含み、
前記貫通孔を形成する工程において、前記チャネル領域に対応する前記第２層に逆テーパ形状を有する開口を形成する
駆動用回路基板の製造方法。
【請求項１０】
駆動用回路基板と、前記駆動用回路基板によって駆動される表示層を備え、
前記駆動用回路基板は、
一対のソース・ドレイン電極と、
チャネル領域を形成すると共に、前記ソース・ドレイン電極に接して設けられた有機半導体層と、
前記有機半導体層および前記ソース・ドレイン電極上に設けられ、前記有機半導体層を覆う第１層と、前記ソース・ドレイン電極が設けられた基板本体に形成された凹凸を平坦化すると共に、前記ソース・ドレイン電極まで貫通する貫通孔を有する第２層とからなる絶縁層と、
前記貫通孔を介して前記ソース・ドレイン電極に電気的に接続されると共に、前記ゲート電極と同一材料、且つ、同一膜厚で前記絶縁層上に設けられた画素用電極とを有し、
前記第２層は前記チャネル領域に対応する位置に逆テーパ形状を有する開口を有し、前記開口内に前記ゲート電極が設けられている
表示装置。
【請求項１１】
前記ゲート電極は絶縁材料を含む保護層によって覆われている、請求項１０に記載の表示装置。
【請求項１２】
前記開口内に設けられた前記ゲート電極は周囲に空隙を有する、請求項１０に記載の表示装置。
【請求項１３】
前記表示層は一対の電極間に電気泳動層を有する、請求項１０に記載の表示装置。
【請求項１４】
駆動用回路基板と、前記駆動用回路基板によって駆動される表示層とを有する表示装置を備え、
前記駆動用回路基板は、
一対のソース・ドレイン電極と、
チャネル領域を形成すると共に、前記ソース・ドレイン電極に接して設けられた有機半導体層と、
前記有機半導体層および前記ソース・ドレイン電極上に設けられ、前記有機半導体層を覆う第１層と、前記ソース・ドレイン電極が設けられた基板本体に形成された凹凸を平坦化すると共に、前記ソース・ドレイン電極まで貫通する貫通孔を有する第２層とからなる絶縁層と、
前記貫通孔を介して前記ソース・ドレイン電極に電気的に接続されると共に、前記ゲート電極と同一材料、且つ、同一膜厚で前記絶縁層上に設けられた画素用電極とを有し、
前記第２層は前記チャネル領域に対応する位置に逆テーパ形状を有する開口を有し、前記開口内に前記ゲート電極が設けられている
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えばトップゲート型薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）および画素電極を搭載した駆動用回路基板およびその製造方法並びにこれを備えた表示装置および電子機器に関する。
【背景技術】
【０００２】
近年、チャネルとして有機半導体を用いたＴＦＴが開発されている。その製造方法としてはチャネルとして無機半導体を用いたＴＦＴの製造方法が転用されている。具体的には、真空蒸着装置やスパッタ装置を用いて半導体層を形成している。しかしながら、これら方法では設備コストが高いため、より設備投資が少なく、製造方法も簡便且つ大面積にも対応可能な製造方法が開発されている。一例としては、有機半導体が可溶であるという特徴を活かし、チャネル層を塗布・印刷方式を用いて形成する技術が開発されている。この塗布・印刷方式は半導体層の形成のみならず、ＴＦＴを構成する絶縁層や配線の形成にも応用可能であり、無機ＴＦＴと価格的な差別化を図ることが可能であると考えられる。
【０００３】
また、有機半導体は無機半導体と比較しても移動度等の基礎特性が徐々に向上しており、材料によってはアモルファスシリコンと同等以上の特性を有するという報告がされている。このように、高い性能を有する有機半導体を用いた有機ＴＦＴの低価格化が進めば、今まで以上にＴＦＴが普及すると考えられる。例えば、現在静止画が主流の書籍，新聞および雑誌等に動画対応のものを同価格で提供することも可能となる。この他、入場券や切符等、使い捨てまたは短期間の保存が想定されている静止画表示体にも動画表示が可能な状況を実現することができる。このように、広く社会に動きのある表示体を普及するためには、表示体を制御するＴＦＴの価格をより抑える必要がある。
【０００４】
有機ＴＦＴの価格を抑える方法としては、上述したようにチャネル層の形成方法としてより低コストな塗布・印刷方式を用いることに加えて使用材料そのものの低価格化や材料利用効率の改善、ＴＦＴ構造の簡素化および簡素化による製造工程の削減が有効であると考えられる。ここで、現在開発されている有機ＴＦＴの構造としては、例えば特許文献１に示したようなボトムゲート（逆スタガ）構造が主流となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−９７００７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載されている構造を有する有機ＴＦＴでは、製造工程の工程数が多く、また、材料の利用効率が低いという問題があった。
【０００７】
本開示はかかる問題点に鑑みてなされたもので、その目的は、工程数が少なく、且つ、材料の利用効率が向上した駆動用回路基板およびその製造方法並びに表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本開示の駆動用回路基板は、一対のソース・ドレイン電極と、チャネル領域を形成すると共に、ソース・ドレイン電極に接して設けられた有機半導体層と、有機半導体層およびソース・ドレイン電極上に設けられ、有機半導体層を覆う第１層と、ソース・ドレイン電極が設けられた基板本体に形成された凹凸を平坦化すると共に、ソース・ドレイン電極まで貫通する貫通孔を有する第２層とからなる絶縁層と、チャネル領域に対応する位置に設けられたゲート電極と、貫通孔を介してソース・ドレイン電極に電気的に接続されると共に、ゲート電極と同一材料、且つ、同一膜厚で絶縁層上に設けられた画素用電極とを備えたものであり、第２層はチャネル領域に対応する位置に逆テーパ形状を有する開口を有し、開口内にゲート電極が設けられている。
【０００９】
本開示の第１の駆動用回路基板の製造方法は、以下の（Ａ）〜（Ｅ）の工程を含むものであり、貫通孔を形成する工程において、チャネル領域に対応する第２層に逆テーパ形状を有する開口を形成する。
（Ａ）ソース・ドレイン電極を形成する工程
（Ｂ）ソース・ドレイン電極の一部にチャネル領域を有する有機半導体層を形成する工程（Ｃ）ソース・ドレイン電極および有機半導体層上に、有機半導体層を覆う第１層と、少なくとも第１層およびソース・ドレイン電極を覆う第２層とからなる絶縁層を形成する工程
（Ｄ）第２層にソース・ドレイン電極まで貫通する貫通孔を形成する工程
（Ｅ）絶縁層上にゲート電極および画素用電極を互いに同一材料および同一膜厚にて形成する工程
【００１０】
本開示の第２の駆動用回路基板の製造方法は、以下の（Ａ）〜（Ｅ）の工程を含むものであり、貫通孔を形成する工程において、前記チャネル領域に対応する第２層に逆テーパ形状を有する開口を形成する。
（Ａ）チャネル領域を有する有機半導体層を形成する工程
（Ｂ）有機半導体層上にソース・ドレイン電極を形成する工程
（Ｃ）ソース・ドレイン電極および有機半導体層上に、有機半導体層を覆う第１層と、少なくとも第１層およびソース・ドレイン電極を覆う第２層とからなる絶縁層を形成する工程
（Ｄ）第２層にソース・ドレイン電極まで貫通する貫通孔を形成する工程
（Ｅ）絶縁層上にゲート電極および画素用電極を互いに同一材料および同一膜厚にて形成する工程
【００１１】
本開示の表示装置は、本開示の駆動用回路基板と、駆動用回路基板によって駆動される表示層とを備えたものである。  
【００１２】
本開示の電子機器は、本開示の駆動用回路基板によって駆動される駆動用回路基板を備えたものである。  
【００１３】
本開示の駆動用回路基板およびその製造方法並びにこれを備えた表示装置および電子機器では、ゲート電極および画素用電極を同一工程にて、それぞれ同一材料、且つ、同一膜厚で形成することにより、工程数が削減されると共に、材料の利用効率が向上する。
【００１４】
本開示の駆動用回路基板およびその製造方法並びにこれを備えた表示装置および電子機器では、ゲート電極と画素用電極とを同一工程で形成するようにした。これにより、ゲート電極および画素電極は同一材料、且つ、同一膜厚で形成される。即ち、製造工程が簡略化され工程数が減少すると共に、材料の利用効率が向上する。よって、駆動用回路基板を備えた表示装置および電子機器の製造コストを低減することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本開示の第１の実施の形態に係る表示装置の構成を表す断面図である。
【図２】図１に示した表示装置の製造工程を表す断面図である。
【図３】図２に続く工程を表す断面図である。
【図４】図３に続く工程を表す断面図である。
【図５】本開示の第２の実施の形態に係る表示装置の構成を表す断面図である。
【図６】本開示の第３の実施の形態に係る表示装置の構成を表す断面図である。
【図７】図６に示した表示装置の製造工程を表す断面図である。
【図８】本開示の第４の実施の形態に係る表示装置の構成を表す断面図である。
【図９】図８に示した表示装置の製造工程を表す断面図である。
【図１０】図９に続く工程を表す断面図である。
【図１１】図９に続く工程を表す断面図である。
【図１２】本開示の変形例１に係る表示装置の構成を表す断面図である。
【図１３】本開示の変形例２に係る表示装置の構成を表す断面図である。
【図１４】（Ａ）は適用例１の裏側から見た外観を表す斜視図、（Ｂ）は表側から見た外観を表す斜視図である。
【図１５】適用例２の外観を表す斜視図である。
【図１６】（Ａ）は適用例３の表側から見た外観を表す斜視図、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１７】適用例４の外観を表す斜視図である。
【図１８】適用例５の外観を表す斜視図である。
【図１９】（Ａ）は適用例６の開いた状態の正面図、（Ｂ）はその側断面、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１６】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
ゲート電極および画素電極が平坦化層上に設けられた表示装置
２．第２の実施の形態
チャネル保護層が平坦化層を兼ね、ゲート電極および画素電極がチャネル保護層上に形成された表示装置。
３．第３の実施の形態
平坦化層に開口を有し、ゲート電極が開口内に設けられた表示装置。
４．第４の実施の形態
トップコンタクト構造を有するＴＦＴを備えた表示装置。
５．変形例１
６．変形例２
７．適用例１〜６
【００１７】
１．第１の実施の形態
（表示装置１の構成）
図１は本開示の第１の実施の形態に係る駆動用回路基板（ＴＦＴ層１０）上に表示層２０を備えた表示装置１の断面構成を表したものである。この表示装置１は、例えば、電気泳動現象を利用して画像（例えば文字情報等）を表示する電気泳動型ディスプレイ（いわゆる電子ペーパーディスプレイ）であり、基板本体１１上にＴＦＴ層１０および表示層２０が積層された構成を有している。本実施の形態では、ＴＦＴ層１０のゲート電極１７と、表示層２０の画素電極２１（画素用電極）とが同一材料、且つ、同一膜厚に形成されている。なお、図１は、表示装置１の構造を模式的に表したものであり、実際の寸法・形状とは異なる。
【００１８】
基板本体１１は、ＴＦＴ層１０および表示層２０を支持するものであり、例えば、ガラス，石英，シリコン，ガリウム砒素等の無機材料あるいは、ポリイミド，ポリエチレンテレフタレート（ＰＥＴ），ポリエチレンナフタレート（ＰＥＮ），ポリメチルメタクリレート（ＰＭＭＡ），ポリカーボネート（ＰＣ），ポリエーテルスルホン（ＰＥＳ），ポリエチルエーテルケトン（ＰＥＥＫ），芳香族ポリエステル（液晶ポリマー）等のプラスチック材料等からなる。この基板本体１１は、ウェハ等の剛性の基板や薄層ガラスやフィルム等の可撓性基板であってもよい。また、基板本体１１はある程度の厚みがあればよいが、具体的には、例えば１μｍ〜７００μｍであることが好ましい。
【００１９】
平坦化層１２は、基板本体１１の表面に凹凸（例えば、基板上に形成する層等の厚さ以上の凹凸や急峻な凹凸）を緩和し、基板本体１１上に形成するソース・ドレイン電極１３等の意図しない断絶を防ぐためのものである。また、この平坦化層１２は水分や有機ガスによるＴＦＴ層１０および表示層２０の劣化を防止する機能も有する。平坦化層１２の具体的な材料としては、例えば、酸化シリコン（ＳｉＯ2），窒化シリコン（Ｓｉ3Ｎ4），酸化アルミニウム（Ａｌ2Ｏ3），窒化アルミニウム（ＡｌＮ），酸化タンタル（Ｔａ2Ｏ5）または酸化窒化アルミニウム（ＡｌＯxＮ1-x（但し、Ｘ＝０．０１〜０．２））により形成される。また、平坦化層１２の材料は上記無機材料に限らず、有機材料、例えばＰＶＡ（ポリビニルアルコール），ＰＶＰ（ポリビニルフェノール），ノボラック樹脂，アクリル樹脂，フッ素系樹脂などを用いることができる。平坦化層１２はＣＶＤ装置，ＡＬＤ（Atomic Layer Deposition）装置，ＰＬＤ（Pulsed Laser Deposition）装置，スパッタリング装置，ＥＢ蒸着装置またはイオンレーティング装置等を用いて成膜することができる。なお、平坦化層１２は必ずしも設ける必要はなく、適宜省略しても構わない。
【００２０】
ＴＦＴ層１０は、トップゲート型のＴＦＴ構造を有するものであり、基板本体１１側からソース・ドレイン電極１３，有機半導体層１４，チャネル保護層１５，平坦化層１６およびゲート電極１７の順に備えたものである。なお、ゲート電極１７は絶縁性を有する保護層１８によって覆われている。これにより、後述する表示層２０の画素電極２１との絶縁性が確保される
【００２１】
ソース・ドレイン電極１３（１３Ａ，１３Ｂ）は、例えば金（Ａｕ），銀（Ａｇ），銅（Ｃｕ），モリブデン（Ｍｏ），アルミニウム（Ａｌ），チタン（Ｔｉ）等の金属あるいはこれらの多層膜、または酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）等の酸化物、カーボンナノチューブ（ＣＮ），グラフェン等の導電性炭化系材料により構成されている。
【００２２】
有機半導体層１４は、例えばペンタセン，アントラセンおよびルブラン等の多環芳香族炭化水素やテトラシアノキノジメタン（ＴＣＮＱ）等の低分子化合物、あるいはポリアセチレンやポリ−３−ヘキシルチオフェン（Ｐ３ＨＴ），ポリパラフェニレンビニレン（ＰＰＶ）等の高分子化合物により構成されている。
【００２３】
チャネル保護層１５は、有機半導体層１４を覆うものであり、例えば上記平坦化層１２と同様にシリコンシリコン（Ｓｉ）を含む絶縁膜材料から構成されている。
【００２４】
平坦化層１６は、上述した基板本体１１上に形成する平坦化層１２と同様に、基板上の凹凸を緩和し平坦化するためのものである。平坦化層１６の材料としては、平坦化層１２と同様に、絶縁性を有する酸化シリコン（ＳｉＯ2），窒化シリコン（Ｓｉ3Ｎ4），酸化アルミニウム（Ａｌ2Ｏ3），窒化アルミニウム（ＡｌＮ），酸化タンタル（Ｔａ2Ｏ5）または酸化窒化アルミニウム（ＡｌＯxＮ1-x（但し、Ｘ＝０．０１〜０．２））等を用いることができる。また、例えばＰＶＡ（ポリビニルアルコール），ＰＶＰ（ポリビニルフェノール），ノボラック樹脂，アクリル樹脂，フッ素系樹脂など有機材料を用いてもよい。
【００２５】
ゲート電極１７は、ＴＦＴ層１０に印加されるゲート電圧により有機半導体層１４中の電子密度を制御して有機半導体層１４にチャネル領域を形成するものである。ゲート電極１７の材料としては、ソース・ドレイン電極１３と同様に、Ａｕ，Ａｇ，Ｃｕ，Ｍｏ，Ａｌ，Ｔｉ等の金属あるいはこれらの多層膜またはアルミニウム−ネオジウム等の合金、ＩＴＯ等の酸化物、ＣＮ，グラフェン等の導電性炭化系材料を用いることができる。ゲート電極１７の膜厚としては、例えば１０ｎｍ〜５００ｎｍであることが好ましい。
【００２６】
表示層２０は、例えば画素電極２１と共通電極２３との間に表示体として電気泳動層２２が挟持された構造を有する。画素電極２１はＴＦＴ層１０に画素ごとに設けられ、共通電極２３は対向基板３１の一面に亘り設けられている。画素電極２１と、ＴＦＴ層１０のドレイン電極１３Ｂとは平坦化層１６に設けられた貫通孔１６Ａを介して電気的に接続されている。本実施の形態では、画素電極２１は、上述したゲート電極１２と共に平坦化層１６上に同一工程で形成され、同一材料且つ同一膜厚となっている。なお、ここで同一膜厚とは製造上のばらつきを含むものである。
【００２７】
対向基板３１は、例えば、基板１１と同様の材料を用いて構成されている。なお、この対向基板３１上に、更に表示層２０への水分の浸入を防止する防湿膜および外光の表示面への映り込みを防止するための光学機能膜を設けるようにしてもよい。
【００２８】
以下に、本実施の形態の表示装置１の製造方法について説明する。
【００２９】
（表示装置１の製造方法）
表示装置１は、例えば次のようにして製造することができる。まず、基板本体１１上（具体的には、基板本体１１の表示領域上）に、例えば、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法またはスパッタ法を用い、ＳｉＯ2またはＳｉＮ等からなる平坦化層１２を形成したのち、蒸着法，スパッタ法等の真空・プラズマ技術、スクリーン印刷法またはインクジェット法等の塗布・印刷法、フォトリソグラフィ技術を用いてＴＦＴ層１０を形成する。次いで、ＴＦＴ層１０上に、例えば同様にフォトリソグラフィ技術を用いて、表示層２０を形成する。そののち、この表示層２０上に対向基板３１を貼り合わせる。以上により、図１に示した表示装置１が完成する。なお、対向基板３１に共通電極２３を形成したのち電気泳動層２２を形成し、電気泳動層２２の表面に粘着層（図示せず）を設けた表示層２０をＴＦＴ層１０に貼り付けてもよい。以下に、表示装置１の具体的な製造方法の一例を図２〜図４を用いて説明する。
【００３０】
（ＴＦＴ層１０の製造方法）
まず、図２（Ａ）に示したように基板本体１１上に設けられた平坦化層１２上に、例えばスパッタ法を用いて金属膜を成膜する。次いで、この金属膜上にフォトレジスト膜を形成（塗布）したのち、フォトリソグラフィ法を用いてパターニングし、ウェットエッチングまたはドライエッチングすることによりソース電極１３Ａおよびドレイン電極１３Ｂを形成する。
【００３１】
続いて、図２（Ｂ）に示したように、ソース電極１３Ａおよびドレイン電極１３Ｂの電極間にメタルマスクを用いた真空蒸着法またはインクジェット法を用いて有機半導体層１４を形成する。なお、有機半導体層１４の材料として低分子材料を用いる場合には真空蒸着法を、可溶性高分子を用いる場合には塗布・印刷法を用いることが好ましい。
【００３２】
次に、図２（Ｃ）に示したように、材料の特性に応じてスピンコート法，スクリーン印刷法，スパッタ法等により有機半導体１４を覆う保護膜を成膜する。続いて、フォトリソグラフィおよびエッチングを用いて保護膜を所望の形状にパターニングしてチャネル保護層１５を形成する。なお、有機半導体１４の耐環境性が求められる性能を満たしていればチャネル保護層１５は省略しても構わない。
【００３３】
次に、図３（Ａ）に示したように、平坦化層１２，ソース・ドレイン電極１３およびチャネル保護層１５上にスピンコート法やスクリーン印刷法またはスパッタ法を用いて平坦化層１６を形成する。続いて、図３（Ｂ）に示したように、平坦化層１６にドレイン電極１３Ｂまで貫通する貫通孔１６Ａを形成する。具体的には、半導体リソグラフィ技術およびエッチング技術を用いて貫通孔１６Ａを形成する。
【００３４】
次に、図３（Ｃ）に示したように、平坦化層１６上にゲート電極１７および画素電極２１を形成する。具体的には、上述したソース・ドレイン電極１３の形成方法と同様に、例えばスパッタ法を用いて金属膜を成膜したのち、この金属膜上にフォトレジスト膜を形成する。続いて、フォトリソグラフィ法を用いてパターニングし、ウェットエッチングまたはドライエッチングすることによりゲート電極１７および画素電極２１を形成する。
【００３５】
次に、図４（Ａ）に示したように、スクリーン印刷法やインクジェット法を用いてゲート電極１７を覆う保護層１８を形成する。これにより、ゲート電極から表示層２０への電位の供給が防止される。
【００３６】
最後に、図４（Ｂ）に示したように、平坦化層１６，画素電極２１および保護層１８上に電気泳動層２２を含むの表示層２０を形成したのち、表示層２０上に対向基板３１を張り合わせることによって表示装置１が完成する。
【００３７】
このように、上述した表示装置１では、駆動回路基板に搭載された表示層２０の駆動を制御するＴＦＴ層１０をトップゲート型のＴＦＴとした。更に、このＴＦＴ層のゲート電極１７を表示層２０の画素電極２１と同一工程（同一材料且つ同一膜厚）において形成するようにした。これにより、ゲート電極および画素電極を異なる工程で形成していた従来の駆動用回路基板より製造の工程数が削減される。また、同一材料を用いて形成するため、電極材料の利用効率が向上する。
【００３８】
以上のように本実施の形態の表示装置１では、表示装置１を構成する駆動用基板の基板本体１１上に設けられたＴＦＴ層１０をトップゲート型とし、ゲート電極１７と表示層２０の画素電極２１とを同一工程で形成するようにした。これにより、ゲート電極１７および画素電極２１は同一材料、且つ、同一膜厚で形成される。即ち、製造工程が簡略化され工程数が減少すると共に、材料、特に電極材料の利用効率が向上する。よって、表示装置１の製造に掛かるコストを低減することが可能となる。
【００３９】
また、ゲート電極１７を、絶縁性を有する保護膜１８によって被覆するようにしたので、ゲート電極１７から表示層２０への電位の供給が防止され、画像表示の制御性が向上する。
【００４０】
以下に、第２〜第４の実施の形態および変形例１，２について説明する。なお、第１の実施の形態と同一の構成要素については同一符号を付してその説明は省略する。
【００４１】
２．第２の実施の形態
図５は本開示の第２の実施の形態に係る駆動用回路基板上に表示層２０を備えた表示装置２の断面構成を表したものである。本実施の形態における表示装置２は、チャネル保護層１５を厚く（例えば１００ｎｍ〜５０μｍ）形成し、このチャネル保護層１５に平坦化層１６の機能を追加し、平坦化層１６を省略した点が第１の実施の形態と異なる。
【００４２】
表示装置２の製造方法としては、上記第１の実施の形態における表示装置１と同様に、基板本体１１上に有機半導体層１４まで形成したのち、チャネル保護層１５を例えば厚さ１μｍに成膜する。次に、チャネル保護層１５に上述した平坦化層１６における貫通孔１６Ａの形成方法と同様に、半導体リソグラフィ技術およびエッチング技術を用いてドレイン電極１３まで貫通する貫通孔１５Ａを形成する。その後上記製造工程と同様にゲート電極１７および画素電極２２を同一工程にて形成したのち、ゲート電極１７を被覆する保護膜１８，電気泳動層２２および共通電極２３を形成する。最後に対向基板３１を貼り合わせてることで表示装置２が完成する。
【００４３】
このように本実施の形態では、チャネル保護層１５を厚膜に形成し基板上の凹凸を緩衝する平坦化層としての機能を追加するようにしたので、チャネル保護層１５のパターニング工程および平坦化層の形成工程が省略される。即ち、上記第１の実施の形態のよりも更に工程数を削減することが可能となる。
【００４４】
３．第３の実施の形態
図６は本開示の第３の実施の形態に係る駆動用回路基板上に表示層２０を備えた表示装置３の断面構成を表したものである。本実施の形態における表示装置３は、平坦化層１６のうち、有機半導体層１４に対応する位置に開口１６Ｂを形成し、この開口１６Ｂ内にゲート電極１７を形成した点が上記第１および第２の実施の形態とは異なる。なお、ゲート電極１７の周囲には空隙１６Ｃが形成され。これにより、周囲、特に画素電極２１および電気泳動層２２との絶縁性が保たれている。
【００４５】
表示装置３の製造方法としては、上記第１の実施の形態と同様に基板本体１１上に平坦化層１６まで形成したのち、例えば図７（Ａ）に示したように平坦化層１６に、半導体リソグラフィ技術およびエッチング技術を用いて貫通孔１６Ａと同時に開口１６Ｂを形成する。続いて、図７（Ｂ）に示したように、例えば蒸着法またはスパッタ法を用いて金属膜を形成したのち、半導体リソグラフィ技術を用いて金属膜のパターニングを行う。これにより、ゲート電極１５が貫通孔１６Ｂ内、即ちチャネル保護層１５上に、画素電極２１が平坦化層１６上に形成される。なお、ここでは開口１６Ｂは平坦化層１６を貫通しチャネル層１５の表面が露出しているが、必ずしも平坦化層１６を貫通している必要はない。具体的には、上述したように、ゲート電極１７と画素電極２１および電気泳動層２２との間に空隙１６Ｃが形成され絶縁性が保たれていればよいため、開口１６Ｂの深さがゲート電極１７の厚みよりも深ければ平坦化層１６が残存していても構わない。なお、ゲート電極１７と電気泳動層２２との距離は１００ｎｍ以上が好ましいがこの限りではない。また、ここでは開口１６Ｂは基板面に対して垂直にエッチングされているが、これに限らず順テーパ形状または逆テーパ形状にエッチングしてもよい。逆テーパ形状とすることによってより確実に画素電極２１と分離形成することが可能となる。続いて、ゲート電極１７および画素電極２１を形成したのち、図７（Ｃ）に示したように上記第１の実施の形態と同様の方法を用いて電気泳動層２２および共通電極２３を形成し、最後に対向基板３１を貼り合わせることにより図６に示した表示装置３が完成する。
【００４６】
本実施の形態では、平坦化層１６まで形成したのち、平坦化層１６に貫通孔１６Ａと共に開口１６Ｂを形成し、この開口１６Ｂ内にゲート電極１７を形成するようにした。これにより、上記第１の実施の形態における表示装置１において形成したゲート電極１７を被覆する保護層１８を形成することなく、ゲート電極１７と画素電極２１および電気泳動層２２との絶縁性を保つことが可能となる。よって、上記第１の実施の形態よりも工程数が削減されると共に、ゲート電極１７上に形成する保護層１８を形成するための絶縁材料等の使用量を抑えることができ、より製造コストを低減することが可能となる。
【００４７】
また、表示装置３何において比較的厚みのある平坦化層１６に開口１６Ｂのように切り込みを設けることにより、平坦化層１６の応力を緩和することが可能となる。即ち、基板本体１１として可撓性基板を用いた際の表示装置３のフレキシブル性が向上する。
【００４８】
４．第４の実施の形態
図８は本開示の第４の実施の形態に係る駆動用回路基板上に表示層２０を備えた表示装置４の断面構成を表したものである。本実施の形態における表示装置４は、トップコンタクト構造、即ち基板本体１１上（ここでは平坦化層１２上）に有機半導体層１４を形成し、この有機搬送体層１４上に直接ソース・ドレイン電極１３を形成した点が上記第１〜第３の実施の形態と異なる。
【００４９】
表示装置４の製造方法としては、まず図９（Ａ）に示したように、基板本体１１上に形成された平坦化層１２上に有機半導体層１４を成膜する。具体的には、例えばメタルマスクを用いた真空蒸着法やインクジェット法を用いることにより平坦膜層１２上に有機半導体層を形成したのち、図９（Ｂ）に示したように、この有機半導体層上にソース・ドレイン電極１３を形成する。続いて、図９（Ｃ）に示したように、ソース電極１３Ａおよびドレイン電極１３Ｂの間に露出した有機半導体層１４を覆うようにチャネル保護層１５を成膜したのち、図１０（Ａ）に示したようにリソグラフィ技術およびエッチング技術を用いて有機半導体層１４のパターニングを行う。この後、上記第１の実施の形態で説明しように、図１０（Ｂ）に示したように基板上の凹凸を平坦化するように平坦化層１６を形成したのち、図１０（Ｃ）に示したように平坦化層１６にドレイン電極１３Ｂに達する貫通孔１６Ａおよび、平坦化層１６上にゲート電極１７および画素電極２１を形成する。次に、図１１（Ａ）に示したように保護層１８によってゲート電極１７を被覆したのち、図１１（Ｂ）に示したように保護膜１８および画素電極２１上に電気泳動層２２を形成する。最後に、電気泳動層２２上に共通電極２３を形成し、対向基板３１を貼り合わせることにより図８に示した表示装置４が完成する。
【００５０】
本実施の形態では、有機半導体層１４の直上にチャネルを形成するためのソース・ドレイン電極１３を形成したので、上記第１の実施の形態における効果に加えて、半導体特性が向上するという効果を奏する。
【００５１】
５．変形例１
図１２は変形例１に係る駆動用回路基板上に表示層２０を備えた表示装置５の断面構成を表したものである。この表示装置５は、上記第４の実施の形態と同様に、基板本体１１上に設けられた平坦化層１２とソース・ドレイン電極１３との間に有機半導体層１４が形成されたトップコンタクト構造を有している。本変形例では、ソース・ドレイン電極１３とゲート電極１７および画素電極２１との間に平坦化層としての機能が追加されたチャネル保護層１５が厚膜で形成されている点が上記第１〜第４の実施の形態と異なる。
【００５２】
本変形例では、有機半導体層１７の位置をトップコンタクト構造とし、チャネル保護層１５を厚膜に形成することで平坦化層としての機能を付加するようにした。これにより本変形例における表示装置５は、半導体特性が向上すると共に、製造工程が簡略化され製造コストをより低減することが可能となる。
【００５３】
６．変形例２
図１３は変形例２に係る駆動用回路基板上に表示層２０を備えた表示装置６の断面構成を表したものである。この表示装置６は、上記第４の実施の形態等と同様に、平坦化層１２とソース・ドレイン電極１３との間に有機半導体層１４が形成されたトップコンタクト構造を有している。本変形例では、ソース・ドレイン電極１３およびチャネル保護層１５等の上に形成された平坦化層１６の有機半導体層１４に対応する位置に開口１６Ｂを形成し、この開口１６Ｂ内にゲート電極１７を形成した点が上記第１〜第４の実施の形態および変形例１とは異なる。
【００５４】
本変形例では、有機半導体層１７の位置をトップコンタクト構造とし、平坦化層１６の有機半導体層１４に対応する位置に開口１６Ｂを設け、この開口１６Ｂ内にゲート電極１７を形成するようにした。これにより、表示装置６はゲート電極１７上に絶縁性の保護膜を形成することなくゲート電極１７と画素電極２１および電気泳動層２２との絶縁性を保つことが可能となる。即ち、本変形例における表示装置６は、半導体特性が向上すると共に製造工程数が削減されると共に、絶縁材料等の使用量を抑えることができ、より製造コストを低減することが可能となる。
【００５５】
以上、第１〜第４の形態および変形例１，２を挙げて本技術を説明したが、本技術は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態等では、表示層１３として画素電極と共通電極との間に電気泳動粒子を有する電気泳動型ディスプレイを挙げて説明したが、液晶，有機ＥＬ（Electro-Luminescence）あるいは無機ＥＬ等により構成されていてもよい。
【００５６】
また、上記実施の形態等では、表示装置１の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
【００５７】
更に、上記実施の形態等で説明した駆動用回路基板およびこれを備えた表示装置１〜６は、例えば次の適用例１〜６に示した電子機器に用いることができる。なお、以下で説明する電子機器の構成はあくまで一例であるため、その構成は適宜変更可能である。
【００５８】
７．適用例
（適用例１）
図１４（Ａ），（Ｂ）は、電子ブックの外観構成を表している。この電子ブックは、例えば、表示部１１０および非表示部１２０と、操作部１３０とを備えている。なお、操作部１３０は、（Ａ）に示したように非表示部１２０（筐体）の前面に設けられていてもよいし、（Ｂ）に示したように上面に設けられていてもよい。なお、表示装置は、図７に示した電子ブックと同様の構成を有するＰＤＡなどに搭載されてもよい。
【００５９】
（適用例２）
図１５は、テレビジョン装置の外観構成を表している。このテレビジョン装置は、例えば、フロントパネル２１０およびフィルターガラス２２０を含む映像表示画面部２００を備えている。
【００６０】
（適用例３）
図１６（Ａ），（Ｂ）は、デジタルスチルカメラの外観構成を表しており、（Ａ）および（Ｂ）は、それぞれ前面および後面を示している。このデジタルスチルカメラは、例えば、フラッシュ用の発光部３１０と、表示部３２０と、メニュースイッチ３３０と、シャッターボタン３４０とを備えている。
【００６１】
（適用例４）
図１７は、ノート型パーソナルコンピュータの外観構成を表している。このノート型パーソナルコンピュータは、例えば、本体４１０と、文字等の入力操作用のキーボード４２０と、画像を表示する表示部４３０とを備えている。
【００６２】
（適用例５）
図１８は、ビデオカメラの外観構成を表している。このビデオカメラは、例えば、本体部５１０と、その本体部５１０の前面に設けられた被写体撮影用のレンズ５２０と、撮影時のスタート／ストップスイッチ５３０と、表示部５４０とを備えている。
【００６３】
（適用例６）
図１９（Ａ）〜（Ｅ）は、携帯電話機の外観構成を表している。（Ａ）および（Ｂ）は、それぞれ携帯電話機を開いた状態の正面および側面を示している。（Ｃ）〜（Ｇ）は、それぞれ携帯電話機を閉じた状態の正面、左側面、右側面、上面および下面を示している。この携帯電話機は、例えば、上側筐体６１０と下側筐体６２０とが連結部（ヒンジ部）６３０により連結されたものであり、ディスプレイ６４０と、サブディスプレイ６５０と、ピクチャーライト６６０と、カメラ６７０とを備えている。
【００６４】
なお、本開示は以下のような構成もとることができる。
（１）一対のソース・ドレイン電極と、チャネル領域を形成すると共に、前記ソース・ドレイン電極に接して設けられた有機半導体層と、前記ソース・ドレイン電極まで貫通する貫通孔を有すると共に、前記有機半導体層およびソース・ドレイン電極上に設けられた少なくとも１層からなる絶縁層と、前記チャネル領域に対応する位置に設けられたゲート電極と、前記貫通孔を介して前記ソース・ドレイン電極に電気的に接続されると共に、前記ゲート電極と同一材料、且つ、同一膜厚で前記絶縁層上に設けられた画素用電極とを備えた駆動用回路基板。
（２）前記ゲート電極および画素用電極は、前記絶縁層上に隣接している、前記（１）に記載の駆動用回路基板。
（３）前記絶縁層は少なくとも前記有機半導体層を覆う第１層と、前記ソース・ドレイン電極が設けられた基板本体に形成された凹凸を平坦化する第２層とからなる、前記（１）または（２）に記載の駆動用回路基板。
（４）前記第２層は前記チャネル領域に対応する位置に開口を有し、前記開口内に前記ゲート電極が設けられている、前記（３）に記載の駆動用回路基板。
（５）前記開口は逆テーパ形状を有する、前記（４）に記載の駆動用回路基板。
（６）前記開口は前記第２層を貫通し、前記ゲート電極は前記第１層上に形成されている、前記（４）または（５）に記載の駆動用回路基板。
（７）前記有機半導体層は、前記ソース・ドレイン電極によって形成される間隙に設けられている、前記（１）乃至（６）のいずれか１つに記載の駆動用回路基板。
（８）前記有機半導体層は、前記基板とソース・ドレイン電極との間に設けられている、前記（１）乃至（６）のいずれか１つに記載の駆動用回路基板。
（９）前記基板本体は可撓性を有する、前記（１）乃至（８）のいずれか１つに記載の駆動用回路基板。
（１０）一対のソース・ドレイン電極と、チャネル領域を形成すると共に、前記ソース・ドレイン電極に接して設けられた有機半導体層と、前記ソース・ドレイン電極まで貫通する貫通孔を有すると共に、前記有機半導体層およびソース・ドレイン電極上に設けられた少なくとも１層からなる絶縁層と、前記チャネル領域に対応する位置に設けられたゲート電極と、前記貫通孔を介して前記ソース・ドレイン電極に電気的に接続されると共に、前記ゲート電極と同一層に設けられた画素用電極とを備えた駆動用回路基板。
（１１）ソース・ドレイン電極を形成する工程と、ソース・ドレイン電極の一部にチャネル領域を有する有機半導体層を形成する工程と、ソース・ドレイン電極および有機半導体層上に絶縁層を形成する工程と、前記絶縁層に前記ソース・ドレイン電極まで貫通する貫通孔を形成する工程と、前記絶縁層上にゲート電極および画素用電極を互いに同一材料および同一膜厚にて形成する工程とを含む駆動用回路基板の製造方法。
（１２）前記貫通孔を形成する工程において、前記チャネル領域に対応する前記絶縁層に開口を形成する、前記（１１）に記載の駆動用回路基板の製造方法。
（１３）チャネル領域を有する有機半導体層を形成する工程と、前記有機半導体層上にソース・ドレイン電極を形成する工程と、ソース・ドレイン電極および有機半導体層上に絶縁層を形成する工程と、前記絶縁層に前記ソース・ドレイン電極まで貫通する貫通孔を形成する工程と、前記絶縁層上にゲート電極および画素用電極を互いに同一材料および同一膜厚にて形成する工程とを含む駆動用回路基板の製造方法。
（１４）前記貫通孔を形成する工程において、前記チャネル領域に対応する前記絶縁層に開口を形成する、前記（１３）に記載の駆動用回路基板の製造方法。
（１５）駆動用回路基板と、前記駆動用回路基板によって駆動される表示層を備え、前記駆動用回路基板は、一対のソース・ドレイン電極と、チャネル領域を形成すると共に、前記ソース・ドレイン電極に接して設けられた有機半導体層と、前記ソース・ドレイン電極まで貫通する貫通孔を有すると共に、前記有機半導体層およびソース・ドレイン電極上に設けられた少なくとも１層からなる絶縁層と、前記チャネル領域に対応する位置に設けられたゲート電極と、前記貫通孔を介して前記ソース・ドレイン電極に電気的に接続されると共に、前記ゲート電極と同一材料、且つ、同一膜厚で前記絶縁層上に設けられた画素用電極とを有する表示装置。
（１６）前記ゲート電極は絶縁材料を含む保護層によって覆われている、前記（１５）に記載の表示装置。
（１７）前記絶縁層は前記チャネル領域に対応する位置に開口を有し、前記開口内に前記ゲート電極が設けられている、前記（１５）または（１６）に記載の表示装置。
（１８）前記開口内に設けられた前記ゲート電極は周囲に空隙を有する、前記（１７）に記載の表示装置。
（１９）前記表示層は一対の電極間に電気泳動層を有する、前記（１５）乃至（１８）のいずれか１つに記載の表示装置。
（２０）駆動用回路基板と、前記駆動用回路基板によって駆動される表示層とを有する表示装置を備え、前記駆動用回路基板は、一対のソース・ドレイン電極と、チャネル領域を形成すると共に、前記ソース・ドレイン電極に接して設けられた有機半導体層と、前記ソース・ドレイン電極まで貫通する貫通孔を有すると共に、前記有機半導体層およびソース・ドレイン電極上に設けられた少なくとも１層からなる絶縁層と、前記チャネル領域に対応する位置に設けられたゲート電極と、前記貫通孔を介して前記ソース・ドレイン電極に電気的に接続されると共に、前記ゲート電極と同一材料、且つ、同一膜厚で前記絶縁層上に設けられた画素用電極とを有する電子機器。
【符号の説明】
【００６５】
１，２，３，４，５，６…表示装置、１０…ＴＦＴ層、１１…基板本体、１２，１６…平坦化層、１３…ソース・ドレイン電極、１４…有機半導体層、１５…チャネル保護層、１６Ａ…貫通孔、１６Ｂ…開口、１６Ｃ…空隙、１７…ゲート電極、１８…保護層、２０…表示層、２１…画素電極、２２…電気泳動層、２３…共通電極、３１…対向基板。
【図１】
0005957846.tif 000002
【図２】
0005957846.tif 000003
【図３】
0005957846.tif 000004
【図４】
0005957846.tif 000005
【図５】
0005957846.tif 000006
【図６】
0005957846.tif 000007
【図７】
0005957846.tif 000008
【図８】
0005957846.tif 000009
【図９】
0005957846.tif 000010
【図１０】
0005957846.tif 000011
【図１１】
0005957846.tif 000012
【図１２】
0005957846.tif 000013
【図１３】
0005957846.tif 000014
【図１４】
0005957846.tif 000015
【図１５】
0005957846.tif 000016
【図１６】
0005957846.tif 000017
【図１７】
0005957846.tif 000018
【図１８】
0005957846.tif 000019
【図１９】
0005957846.tif 000020