(57)【特許請求の範囲】
【請求項１】
第１の端子と第２の端子によって制御可能である少なくとも１つのマルチレベル相変化メモリ（ＰＣＭ）セルをプログラミングするための方法であって、
前記方法は、ＳＥＴされた前記ＰＣＭセルに少なくとも１つの電流パルスを印加するにつれて前記ＰＣＭセルの抵抗レベルを増加させていくことによって、それぞれの確定セル状態を有するように前記ＰＣＭセルを反復プログラミングするものであって、前記それぞれの確定セル状態が少なくともそれぞれの確定抵抗レベルによって定義され、
前記第１の端子に印加されたそれぞれの第１のパルスと前記第２の端子に印加されたそれぞれの第２のパルスによって前記それぞれの電流パルスを制御するステップと、
前記電流パルスによるプログラミング後の前記ＰＣＭセルの実際の抵抗値が、前記確定抵抗レベルについて定義されるそれぞれのエラー・マージンを表す基準抵抗値の範囲内にない場合に、前記それぞれの第１のパルスと前記それぞれの第２のパルスで制御される新しい電流パルスを提供するステップと、
を含み、
前記電流パルスを制御するステップが、第１のパルスとしてビット線パルスと、第２のパルスとしてワード線パルスの初期対によって開始され、前記初期対が複数のＰＣＭセルに依存して提供された平均プログラミング曲線から導出され、
前記ＰＣＭセルの最低抵抗値と最高抵抗値との間の抵抗ウィンドウの少なくとも一部が複数の別個の抵抗範囲に分割され、
前記新しい電流パルスを提供するステップは、
それぞれの前記確定抵抗レベルを、関連のプログラミング軌道をそれぞれ有する前記別個の抵抗範囲の１つにマッピングするステップと、
前記マッピングされた前記別個の抵抗範囲の１つを、異なるワード線パルスまたは異なるビット線パルスによってそれぞれ定義される異なるプログラミング軌道の１つに関連付けるステップと、
前記それぞれの確定抵抗レベルがマッピングされる前記抵抗範囲に関連付けられたプログラミング軌道を使用して、前記ビット線パルスまたはワード線パルスで制御される前記新しい電流パルスを前記ＰＣＭセルに提供するステップと、
を含み、
前記電流パルスを制御するステップと前記新しい電流パルスを前記ＰＣＭセルに提供するステップとを、前記それぞれの前記確定抵抗レベルを達成するまで反復する前記反復プログラミングを前記ＰＣＭセルに適用する方法。
【請求項２】
前記ＰＣＭセルの前記最低抵抗値と前記最高抵抗値との間のフルスケール抵抗ウィンドウが前記複数の別個の抵抗範囲に分割される、請求項１記載の方法。
【請求項３】
振幅が変化するビット線パルスまたはワード線パルスと、前記それぞれの確定抵抗レベルがマッピングされる前記抵抗範囲に関連付けられた前記プログラミング軌道を使用して、前記それぞれの確定抵抗レベルを達成するために前記ＰＣＭセル上で前記反復プログラミングが適用される、請求項１ないし２のいずれか１項に記載の方法。
【請求項４】
コンピュータ上で実行されたときに請求項１ないし３のいずれか１項に記載の方法を実行するためのプログラム・コードを含むコンピュータ・プログラム。
【請求項５】
第１の端子と第２の端子によって制御可能である少なくとも１つのマルチレベル相変化メモリ（ＰＣＭ）セルをプログラミングするための装置であって、
プログラミング後の前記ＰＣＭセルの実際の抵抗値が前記ＰＣＭセルの確定抵抗レベルについて定義されるエラー・マージンを表す基準抵抗値の範囲内にない場合に、前記第１の端子に印加された第１のパルスと前記第２の端子に印加された第２のパルスを制御するための制御手段であって、前記第１のパルスと前記第２のパルスが、ＳＥＴされた前記ＰＣＭセルに少なくとも１つの電流パルスを印加するにつれて前記ＰＣＭセルの抵抗レベルを増加させていくことでそれぞれの確定セル状態を有するように前記ＰＣＭセルを反復プログラミングするために、前記ＰＣＭセルに印加された前記電流パルスを制御するように適合され、前記それぞれの確定セル状態が少なくとも前記それぞれの確定抵抗レベルによって定義される制御手段を含み、
前記制御手段が
前記ＰＣＭセルの最低抵抗値と最高抵抗値との間の抵抗ウィンドウの少なくとも一部を複数の別個の抵抗範囲に分割するための分割手段と、
それぞれの確定抵抗レベルを、関連のプログラミング軌道を有する前記別個の抵抗範囲の１つにマッピングするためのマッピング手段と、
前記マッピングされた前記別個の抵抗範囲の１つを、前記第２のパルスとして異なるワード線パルスによってまたは前記第１のパルスとして異なるビット線パルスによってそれぞれ定義される異なるプログラミング軌道の１つにそれぞれ関連付けるための関連付け手段と、
前記それぞれの確定抵抗レベルがマッピングされる前記抵抗範囲に関連付けられたプログラミング軌道を使用して、前記ビット線パルスまたはワード線パルスで制御される新しい電流パルスを前記ＰＣＭセルに提供する電流パルス提供手段と、
を含み、前記確定セル状態を有するようにするための前記ＰＣＭセルのプログラミングを前記確定抵抗レベルを達成するまで反復する装置。
【請求項６】
前記ＰＣＭセルの前記実際の抵抗値を測定し、前記測定した実際の抵抗値を前記制御手段に提供するための測定手段をさらに含む、請求項５記載の装置。
【請求項７】
前記制御手段が提供する第１の制御信号に依存して、前記第１のパルスとして前記ＰＣＭセルにビット線パルスを提供するためのビット線パルス発生手段と、
前記制御手段が提供する第２の制御信号に依存して、前記第２のパルスとしていくつかの定義されたワード線パルスのうちの１つのワード線パルスを選択するための選択手段と
をさらに含み、
前記制御手段が、プログラミング後の前記ＰＣＭセルの実際の抵抗値が前記基準抵抗値の範囲内にない場合に、前記第１の制御信号および前記第２の制御信号を提供するように適合される、請求項５ないし６のいずれか１項に記載の装置。
【請求項８】
前記選択手段が、前記確定セル状態を有するようにするための前記ＰＣＭセルのプログラミングを前記確定抵抗レベルを達成するまで反復する反復プログラミング中に前記ＰＣＭセル特性に適合させるために、最初に選択されたワード線パルスを変更するように適合される、請求項７記載の装置。
【請求項９】
１つまたは複数の相変化メモリ（ＰＣＭ）セルと、請求項５ないし８のいずれか１項に記載の装置とを含むメモリ・デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つのマルチレベル相変化メモリ（ＰＣＭ：PhaseChange Memory）をプログラミングするための方法および装置に関する。
【背景技術】
【０００２】
相変化メモリ（ＰＣＭ）は、導電率が異なる特定の状態間で特定のカルコゲニドについて可逆的に熱支援切り替えすることを活用する不揮発性ソリッドステート・メモリ技術である。
【０００３】
ＰＣＭは、主に、短い待ち時間、高い耐久性、長い保持力、および高いスケーラビリティを含む、その優れた特徴のために将来有望で高度な新生不揮発性メモリ技術である。ＰＣＭは、フラッシュの代用、組み込み／ハイブリッド・メモリ、およびストレージクラス・メモリのための最重要候補と見なすことができる。ＰＣＭ技術の競争力に関する主要な要件は、特にビットあたりの低コストのためのマルチレベル・セルの機能性と、特に高帯域幅のための高速読み取り／書き込み動作である可能性がある。マルチレベルの機能性、すなわち、ＰＣＭセルあたりの複数ビットは、容量を増加し、それによりコストを低減するための方法の１つになる可能性がある。
【０００４】
マルチレベルＰＣＭは、最低（ＳＥＴ）抵抗値と最高（ＲＥＳＥＴ）抵抗値との間の複数の抵抗レベルを保管することに基づくものである。複数の抵抗レベルまたはレベルは、ＰＣＭセルの部分アモルファス（partial-amorphous）および部分結晶（partial-crystalline）の相分布（phase distribution）に対応する。相転移（phasetransformation）、すなわち、メモリ・プログラミングは、ジュール加熱によって可能にすることができる。この点に関しては、ジュール加熱はプログラミング電流または電圧パルスによって制御することができる。複数の抵抗レベルを１つのＰＣＭセルに保管することは困難な課題である。プロセスの変動性ならびにセル内およびセル間の材料パラメータ変動のような問題は、その意図された値と達成された抵抗レベルとのずれを引き起こす可能性がある。この問題を解決するための方法の１つは、特に、所望の抵抗レベルに達するまでの複数の書き込み検証（write-verify）ステップによる反復プログラミング方式に頼ることである可能性がある。
【０００５】
一般に、どのような反復方式も、所望の抵抗レベルに収束するためにセルを通るプログラミング電流を効率的に制御することを目指している。
【０００６】
マルチレベルＰＣＭについては、［１］Ｂｅｄｅｓｃｈｉ他による「Ａ  Ｂｉｐｏｌａｒ−Ｓｅｌｅｃｔｅｄ  Ｐｈａｓｅ  Ｃｈａｎｇｅ  Ｍｅｍｏｒｙ  Ｆｅａｔｕｒｉｎｇ  Ｍｕｌｔｉ−Ｌｅｖｅｌ  Ｃｅｌｌ  Ｓｔｏｒａｇｅ」（ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ、第４４巻、第１号、２００９年１月）および［２］Ｊ．  Ｂ．  ＰｈｉｌｉｐｐおよびＴ．  Ｈａｐｐによる「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｅｖｉｃｅ  ｉｎｃｌｕｄｉｎｇ  ｍｕｌｔｉ−ｂｉｔ  ｍｅｍｏｒｙ  ｃｅｌｌｓ  ａｎｄ  ａ  ｔｅｍｐｅｒａｔｕｒｅ  ｂｕｄｇｅｔ  ｓｅｎｓｏｒ」（米国特許出願第２００８／００８４７３８Ａ１号も参照されたい）において、いくつかの解決策が提案されている。上記の［１］では、ターゲット抵抗に近づくように漸進的に増加される振幅を有する書き込みパルスを印加するプログラミング方式が提示されている。上記の［２］では、ＳＥＴ状態、すなわち、完全結晶モードから始まり、ＰＣＭセルを徐々にアモルファス化するために融解パルスを印加する方法が記載されている。
【０００７】
セル・アレイ内の１つのＰＣＭセルを選択するために電界効果トランジスタ（ＦＥＴ）などのアクセス・デバイスが使用される場合、このような電流制御および反復プログラミングはワード線（ＷＬ）電圧またはビット線（ＢＬ）電圧いずれかの適切な調整によって達成される。現行のメモリ・アーキテクチャでは、それが高帯域幅の実現例に関する場合、ＷＬベースのプログラミングは好ましくない。これに対して、ＢＬベースのプログラミングの主な欠点は、フルスケール・プログラミングのための電流ウィンドウおよび同様に対応する電圧ウィンドウは、特に高抵抗状態から低抵抗状態にプログラミングするときに、しきい電圧バリアに強く依存する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許出願第２００８／００８４７３８Ａ１号
【非特許文献】
【０００９】
【非特許文献１】Ｂｅｄｅｓｃｈｉ他による「Ａ  Ｂｉｐｏｌａｒ−Ｓｅｌｅｃｔｅｄ  Ｐｈａｓｅ  Ｃｈａｎｇｅ  Ｍｅｍｏｒｙ  Ｆｅａｔｕｒｉｎｇ  Ｍｕｌｔｉ−Ｌｅｖｅｌ  Ｃｅｌｌ  Ｓｔｏｒａｇｅ」（ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ、第４４巻、第１号、２００９年１月）
【非特許文献２】Ｊ．  Ｂ．  ＰｈｉｌｉｐｐおよびＴ．  Ｈａｐｐによる「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｅｖｉｃｅ  ｉｎｃｌｕｄｉｎｇ  ｍｕｌｔｉ−ｂｉｔ  ｍｅｍｏｒｙ  ｃｅｌｌｓ  ａｎｄ  ａ  ｔｅｍｐｅｒａｔｕｒｅ  ｂｕｄｇｅｔ  ｓｅｎｓｏｒ」
【発明の概要】
【発明が解決しようとする課題】
【００１０】
セル変動性の存在下では、従来のＷＬベースのプログラミングおよびＢＬベースのプログラミングは複数の状態のセルをプログラミングするために複数の反復を必要とする。
【課題を解決するための手段】
【００１１】
本発明の第１の態様の一実施形態により、少なくとも１つのマルチレベル相変化メモリ（ＰＣＭ）セルをプログラミングするための方法が提供される。ＰＣＭセルは、特にビット線に結合された第１の端子と、特にワード線に結合された第２の端子によって制御可能にすることができる。この方法は、
−  ＰＣＭセルに流れる少なくとも１つの電流パルスによってそれぞれの確定セル状態を有するようにＰＣＭセルをプログラミングするステップであって、前記それぞれの確定セル状態が少なくともそれぞれの確定抵抗レベルによって定義されるステップと、
−  第１の端子に印加されたそれぞれの第１のパルスと第２の端子に印加されたそれぞれの第２のパルスによって前記それぞれの電流パルスを制御するステップと、
−  ＰＣＭセルの実際の抵抗値および確定抵抗レベルについて定義されるそれぞれの基準抵抗値に応じて、前記それぞれの第１のパルスと前記それぞれの第２のパルスを制御するステップと
を含む。
【００１２】
特に、前記少なくとも１つのマルチレベルＰＣＭセルをプログラミングするために反復プログラミング方式が使用される。この反復プログラミング方式は、ＰＣＭセルのそれぞれの確定抵抗レベルをプログラミングするために複数の書き込み検証ステップを使用することができる。
【００１３】
第１のパルスはビット線パルスにすることができる。ビット線パルスはビット線で印加することができる。さらに、第２のパルスはワード線パルスにすることができる。ワード線パルスはワード線で印加することができる。
【００１４】
ＰＣＭセルの確定セル状態は、ＰＣＭセルのターゲット抵抗レベルとしても示され、少なくともＰＣＭセルのそれぞれの確定抵抗レベルによって定義されるターゲット・セル状態としても示すことができる。
【００１５】
第２の態様の一実施形態により、本発明は、コンピュータ上で実行されたときに少なくとも１つのマルチレベル相変化メモリ（ＰＣＭ）セルをプログラミングするための方法を実行するためのプログラム・コードを含むコンピュータ・プログラムに関する。
【００１６】
本発明の第３の態様の一実施形態により、特にビット線に結合された第１の端子と、特にワード線に結合された第２の端子によって制御可能である少なくとも１つのマルチレベル相変化メモリ（ＰＣＭ）セルをプログラミングするための装置が提案される。この装置は、ＰＣＭセルの実際の抵抗値およびＰＣＭセルの確定抵抗レベルについて定義される基準抵抗値に応じて、第１の端子に印加された第１のパルスと第２の端子に印加された第２のパルスを制御するための制御手段を含み、前記第１のパルスと前記第２のパルスは、それぞれの確定セル状態を有するようにＰＣＭセルをプログラミングするためにＰＣＭセルに流れる少なくとも１つの電流パルスを制御するように適合され、それぞれの確定セル状態は少なくともそれぞれの確定抵抗レベルによって定義される。
【００１７】
それぞれのＰＣＭセルのプログラミングされた抵抗レベルは、印加された第１のパルス、たとえば、ビット線パルスと、印加された第２のパルス、たとえば、ワード線パルスに依存している。したがって、ワード線パルスとビット線パルスによって提供される空間は、ＰＣＭセルをプログラミングするためのプログラミング表面を決定することができる。
【００１８】
ＰＣＭセルの相変化エレメントを通る電流を制御するためのアクセス・デバイスまたはアクセス・エンティティがＦＥＴである場合、ワード線パルスはゲート電圧（ＶＧ）にすることができ、ビット線パルスはドレイン電圧（ＶＤ）にすることができる。その場合、プログラミング表面はＶＧ−ＶＤ空間にすることができる。
【００１９】
本発明の諸実施形態はマルチレベルＰＣＭセルをプログラミングするためのビット線パルスおよびワード線パルスの最適制御を提供することができるので、本発明の諸実施形態はプログラミング表面の最適制御を提供することができる。本発明の諸実施形態により提供されたプログラミング表面の最適制御により、反復プログラミング方式を適用するときにマルチレベルＰＣＭセルをプログラミングするために最小数の必要な反復が行われる。したがって、それぞれの確定抵抗レベルがプログラミングされる場合、本発明の諸実施形態は高速収束（fast convergence）を提供することができる。
【００２０】
さらに、本発明の諸実施形態は強化されたプログラミング電圧／電流分解能（resolution）を提供することができる。この態様は、アクセス・デバイスのしきい電圧が高いときに非常に重要なものになる可能性がある。さらに、この態様は固定小数点実現例に関する恩恵をもたらすことができる。その上、雑音およびセル変動性の下でより優れた制御を提供することができる。
【００２１】
さらに、結合されたワード線−ビット線プログラミングは、非線形挙動を表示するプログラミング体制（regime）の線形化という能力を提供することができる。これは、高速収束、強化されたレベル配置、およびより低い雑音感度を提供することができる。
【００２２】
本発明の諸実施形態は、ＳＥＴ側からおよびＲＥＳＥＴ側からのプログラミングを使用できるので、本発明の方式は双方向プログラミングに使用することができる。この点に関しては、部分アモルファス体制を使用することができる。
【００２３】
本発明の方法の一実施形態では、電流パルスを制御する前記ステップは、ビット線パルスとワード線パルスの初期結合（initial couple）によって開始され、前記初期結合は複数のＰＣＭセルに依存して提供される平均プログラミング曲線から導出される。
【００２４】
他の実施形態では、前記ワード線パルスは、ＰＣＭセルへのアクセスを制御するためにアクセス・エンティティの制御端子に印加されたワード線電圧パルスである。その上、前記ビット線パルスは、ビット線に印加されたビット線電圧または電流パルスにすることができる。前記ＰＣＭセルは前記ビット線と前記アクセス・エンティティとの間に結合することができる。前記ワード線電圧パルスおよび前記ビット線電圧または電流パルスは、実際の抵抗値と基準抵抗値との差の値によって制御することができる。
【００２５】
特に、アクセス・エンティティは電界効果トランジスタ（ＦＥＴ）にすることができる。この点に関しては、ワード線電圧パルスはＦＥＴのゲートで印加されたゲート電圧（ＶＧ）にすることができる。さらに、ビット線電圧パルスはＦＥＴのドレインで印加されたドレイン電圧（ＶＤ）にすることができる。
【００２６】
他の実施形態では、この方法は、
−  ＰＣＭセルの最低抵抗値と最高抵抗値との間の抵抗ウィンドウの少なくとも一部を複数の別個の抵抗範囲に分割するステップと、
−  別個の抵抗範囲を異なるプログラミング軌道（programming trajectory）にそれぞれ関連付けるステップであって、前記異なるプログラミング軌道が異なるワード線パルスによってそれぞれ定義されるステップと、
−  それぞれの確定抵抗レベルを別個の抵抗範囲の１つにマッピングするステップであって、マッピングされた別個の抵抗範囲が関連のプログラミング軌道を有するステップと、
−  ビット線パルスと、それぞれの確定抵抗レベルにマッピングされた抵抗範囲に関連付けられたそのプログラミング軌道とを使用して、それぞれの確定抵抗レベルを達成するために反復プログラミングを適用するステップと
を含む。
【００２７】
さらに、ＰＣＭセルにアクセスするためのアクセス・エンティティとしてのＦＥＴの場合、上記は以下のように記述することができる。すなわち、いくつかの異なる基準ゲート電圧を使用してマルチ軌道プログラミング曲線を効果的に可能にすることができる。ＰＣＭセルのターゲット抵抗ウィンドウは、異なるプログラミング軌道、すなわち、異なるゲート電圧によって対応することができる別個の範囲または体制に分割することができる。さらに、それぞれのターゲット・レベルは、異なるプログラミング体制、すなわち、異なるゲート電圧の１つにマッピングすることができる。最後に、レベル割り振りに基づく固定ゲート電圧および特に振幅が変化するビット線パルスに基づいて、反復プログラミングを適用することができる。
【００２８】
したがって、より高いレベルのデータ管理による完全並列化の能力を引き起こす並列ビット線ベースのプログラミングを可能にすることができる。
【００２９】
上記のビット線ベースのプログラミング方式は、広帯域幅のマルチセル・プログラミングとともに高性能のマルチレベル・ストレージを結合することができる。上記の方式は反復書き込み検証方式に基づくものにすることができ、これは適応電流制御アルゴリズムを使用することができ、適応アルゴリズムの分解能を強化するためにマルチレベルおよびマルチ軌道プログラミングの概念を活用することができる。
【００３０】
他の実施形態では、ＰＣＭセルの最低抵抗値と最高抵抗値との間のフルスケール抵抗ウィンドウが複数の別個の抵抗範囲に分割される。
【００３１】
ＰＣＭセルの最低（ＳＥＴ）抵抗値と最高（ＲＥＳＥＴ）抵抗値とのギャップは、フルスケール抵抗ウィンドウを定義することができ、したがって、ＰＣＭセルをプログラミングするための最大抵抗ウィンドウを定義することができる。
【００３２】
他の実施形態では、それぞれの抵抗範囲は、それぞれの確定抵抗レベルをカバーするプログラミング軌道のうちの最大分解能を有するプログラミング軌道に関連付けられる。特に、それぞれの抵抗範囲は、プログラミング電圧または電流ウィンドウの線形性あるいは幅またはその両方を増加するように適合されるプログラミング軌道に関連付けることができる。
【００３３】
他の実施形態では、それぞれのプログラミング軌道はそれぞれの最大抵抗値に関連付けられる。その結果、ＰＣＭセルに流れるそれぞれのプログラミング・パルスの最大電流は制限される。ＰＣＭセルに流れるそれぞれのプログラミング・パルスの限られた電流により、有利なことに、それぞれのプログラミング軌道を使用してＰＣＭセルがプログラミングされるときにオーバシュートが回避される。
【００３４】
他の実施形態では、振幅が変化するビット線パルスを使用し、それぞれの確定抵抗レベルにマッピングされた抵抗範囲に関連付けられたプログラミング軌道を使用して、それぞれの確定抵抗レベルを達成するために前記反復プログラミングが適用される。
【００３５】
他の実施形態では、この方法は、ＰＣＭセルに流れるいくつかの異なる電流または電圧パルスによってそれぞれの確定セル状態を有するようにそれぞれのＰＣＭセルをプログラミングするステップであって、前記それぞれの確定セル状態が少なくともいくつかの異なる確定抵抗レベルによって定義されるステップを含む。
【００３６】
本発明の装置の一実施形態では、この装置は、ＰＣＭセルの実際の抵抗値を測定し、測定した実際の抵抗値を前記制御手段に提供するための測定手段を有する。
【００３７】
他の実施形態では、前記制御手段は分割手段と関連付け手段とを含む。この点に関しては、前記分割手段は、ＰＣＭセルの最低抵抗値と最高抵抗値との間の抵抗ウィンドウの少なくとも一部を複数の別個の抵抗範囲に分割するように適合させることができる。さらに、前記関連付け手段は、別個の抵抗範囲を異なるプログラミング軌道にそれぞれ関連付けるように適合させることができる。異なるプログラミング軌道は異なるワード線パルスによってそれぞれ定義することができる。さらに、前記マッピング手段は、それぞれの確定抵抗レベルを別個の抵抗範囲の１つにマッピングするように適合させることができる。マッピングされた抵抗範囲は関連のプログラミング軌道を有することができる。
【００３８】
他の実施形態では、この装置は、ビット線パルス発生手段と選択手段とをさらに有する。ビット線パルス発生手段またはビット線パルス発生器は、第１の制御信号に依存して、ＰＣＭセルにビット線パルスを提供するように適合させることができる。その上、前記選択手段は、第２の制御信号に依存して、いくつかの定義されたワード線パルスのうちの１つのワード線パルスを選択するように適合させることができる。この点に関しては、前記制御手段は、確定抵抗値について定義される基準抵抗値および実際の抵抗値に依存して、第１の制御信号および第２の制御信号を提供するように適合させることができる。
【００３９】
他の実施形態では、前記選択手段は、反復プログラミング中にＰＣＭセル特性に適合させるために、最初に選択されたワード線パルスを変更するように適合させることができる。
【００４０】
それぞれの手段、たとえば、前記制御手段は、ハードウェアでまたはソフトウェアで実現することができる。前記手段がハードウェアで実現される場合、デバイスとして、たとえば、コンピュータとしてまたはプロセッサとして、あるいはシステム、たとえば、コンピュータ・システムの一部として、実施することができる。前記手段がソフトウェアで実現される場合、コンピュータ・プログラム（computer program product）として、機能として、ルーチンとして、プログラム・コードとして、または実行可能オブジェクトとして実施することができる。
【００４１】
以下では、添付図面に関連して本発明の模範的な諸実施形態について説明する。
【図面の簡単な説明】
【００４２】
【図１】ＰＣＭセルをプログラミングするためのＲＥＳＥＴパルスおよびＳＥＴパルスを示す図である。
【図２】ＰＣＭセルのＩ−Ｖ特性を示す図である。
【図３】ＰＣＭセルのワード線ベースの電流制御の一例を示す図である。
【図４】ＰＣＭセルのビット線ベースの電流制御の一例を示す図である。
【図５】ＰＣＭセルのワード線ベースのプログラミング曲線の模範的な図である。
【図６】ＰＣＭセルのビット線ベースのプログラミング曲線の模範的な図である。
【図７】少なくとも１つのマルチレベルＰＣＭセルをプログラミングするための一連の方法ステップの一実施形態を示す図である。
【図８】ＰＣＭセルのマルチ軌道ビット線ベースのプログラミング曲線の模範的な図である。
【図９】ＰＣＭセルのマルチ軌道ワード線ベースのプログラミング曲線の模範的な図である。
【図１０】ＰＣＭセルをプログラミングするためのプログラミング表面の模範的な図である。
【図１１】少なくとも１つのマルチレベルＰＣＭセルをプログラミングするための装置の第１の実施形態のブロック図である。
【図１２】本発明の一実施形態の実験結果を示す図である。
【図１３】ＰＣＭセルをプログラミングするための異なる電圧ウィンドウを示す２つのビット線ベースのプログラミング曲線の模範的な図である。
【図１４】ＰＣＭセルをプログラミングするための３つのビット線ベースのプログラミング曲線の模範的な図である。
【図１５】少なくとも１つのマルチレベルＰＣＭセルをプログラミングするための装置の第２の実施形態のブロック図である。
【図１６】ＰＣＭセルのアレイをプログラミングするための本発明の一実施形態の実験結果を示す図である。
【図１７】従来の方法と比較して本発明の方法の一実施形態の収束速度の改善を示す図である。
【発明を実施するための形態】
【００４３】
すべての図面において同様の要素または機能的に似ている要素には、他の指示がない場合、同じ参照符号が割り当てられている。
【００４４】
本発明の諸実施形態は、マルチレベル相変化メモリ（ＰＣＭ）セルに適用することができる。マルチレベルの機能性、すなわち、ＰＣＭセルあたり複数のビットというのは、容量を増加し、それにより、コストを低減するための優れた方法である。マルチレベルＰＣＭセルは、最低（ＳＥＴ）抵抗値と最高（ＲＥＳＥＴ）抵抗値との間の複数の抵抗レベルを保管することに基づくものである。ＰＣＭセルの複数のレベルまたは複数の抵抗レベルは、部分アモルファス（部分ＲＥＳＥＴ）および部分結晶（部分ＳＥＴ）の相分布に対応する。相変化、すなわち、状態プログラミングは、ジュール加熱によって、特に温度または電流制御によって可能にすることができ、電気的に、特にしきい値切り替えメカニズムによって開始することができる（たとえば、図２を参照）。
【００４５】
この点に関しては、図１は、ＰＣＭセルをプログラミングするためのＲＥＳＥＴパルスおよびＳＥＴパルスを示す図を示している。図１の図のｘ軸は時間ｔを示し、ｙ軸は温度Ｔおよび電流Ｉを示している。ＲＥＳＥＴパルスはＳＥＴパルスより短いが、より大きい電流振幅を有する。さらに、ＲＥＳＥＴパルスは融解温度Ｔ＿ｍｅｌｔより上に位置する。対照的に、ＳＥＴパルスは融解温度Ｔ＿ｍｅｌｔとガラス温度Ｔ＿ｇｌａｓｓとの間に位置する。
【００４６】
さらに、図２は、ＰＣＭセルのＩ−Ｖ特性を示している。この場合、曲線２１はＲＥＳＥＴから発生している。対照的に、曲線２２はＳＥＴから発生している。ＰＣＭセルのしきい電圧ＶＴＨは、プログラミンが行われる動的「ＯＮ」体制への遷移の境界を示し、「ＯＦＦ」体制は、原則的に低い電圧でＰＣＭセルの状態を読み取るために使用される。
【００４７】
ＰＣＭセルをプログラミングするための電流制御の２つの異なるモードを区別するために、図３はＰＣＭセルのワード線ベースの電流制御の一例を示しており、図４はＰＣＭセルのビット線ベースの電流制御の一例を示している。
【００４８】
この点に関しては、図３および図４の左側部分はそれぞれ、アクセス・エンティティとして相変化エレメントＰＣＥおよび電界効果トランジスタＦＥＴを有する回路を示している。さらに、ビット線ＢＬおよびワード線ＷＬへの端子が示されている。さらに、図３の右側部分は一定の高いＶＤを有する電界効果トランジスタＦＥＴのＩ−ＶＧ特性を示している。同様に、図４の右側部分は一定の高いＶＧを有するＦＥＴのＩ−ＶＤ特性を示している。
【００４９】
図３に関しては、電界効果トランジスタＦＥＴは電流源として使用することができる。高い電圧ＶＤであるドレイン電圧は、ビット線ＢＬを越えて印加することができる。電流Ｉｃｅｌｌはワード線ＷＬに印加されたゲート電圧ＶＧにより制御することができる。
【００５０】
図４に関しては、電界効果トランジスタＦＥＴはスイッチとして使用することができる。図３とは対照的に、高い電圧ＶＧはワード線ＷＬで印加される。電流Ｉｃｅｌｌはビット線ＢＬに印加されたドレイン電圧ＶＤによって制御することができる。
【００５１】
さらに、ワード線ベースのプログラミングとビット線ベースのプログラミングを区別するために、図５および図６は、それぞれＲＥＳＥＴから始まるＰＣＭセルのワード線ベースのプログラミング曲線とビット線ベースのプログラミング曲線の模範的な図を示している。
【００５２】
図５と図６の比較により、図５のワード線ベースのプログラミング曲線が左プログラミング・スロープと右プログラミング・スロープを有し、図６のビット線ベースのプログラミング曲線が右プログラミング・スロープのみを有することが分かる。したがって、図５のワード線ベースのプログラミング曲線の利点は、それがＵ字形であり、したがって、２つのプログラミング体制、すなわち、左スロープと右スロープを有することである。対照的に、図６のビット線ベースのプログラミング曲線は１つのプログラミング体制、すなわち、右スロープのみを有する。
【００５３】
図７は、少なくとも１つのマルチレベルＰＣＭセルをプログラミングするための方法ステップの一実施形態を示しており、ＰＣＭセルはビット線およびワード線によって制御可能である。
【００５４】
図７の方法はステップＳ１０〜Ｓ４０を有する。
【００５５】
ステップＳ１０では、図７の方法が開始される。
【００５６】
ステップＳ２０では、少なくとも１つのそれぞれの確定抵抗レベルまたはターゲット抵抗レベルがロードされる。ターゲット抵抗レベルとともに、他のパラメータをロードすることもできる。前記他のパラメータとしては、反復プログラミング・ステップＳ３０を開始するためのワード線パルスとビット線パルスの初期結合、それぞれのターゲット抵抗レベルのそれぞれのエラー・マージン、およびコントローラ利得を含む。ワード線パルスとビット線パルスの初期結合は平均プログラミング曲線から導出することができる。平均プログラミング曲線は複数のＰＣＭセルに依存して提供することができる。
【００５７】
反復プログラミング・ステップＳ３０は方法ステップＳ３１〜Ｓ３４を含む。ステップＳ３１では、ＰＣＭセルがプログラミングされる。ＰＣＭセルは、それぞれの確定セル状態を有するようにプログラミングされる。特に、ＰＣＭセルは、ＰＣＭセルに流れる少なくとも１つの電流パルスによってプログラミングされる。それぞれの確定セル状態は、少なくともそれぞれの確定抵抗レベルまたはターゲット確定抵抗レベルによって定義することができる。ステップＳ３１が初めてそれぞれのＰＣＭセルについて適用される場合、ステップＳ２０によって提供されるワード線パルスとビット線パルスの初期結合が使用される。
【００５８】
ステップＳ３２では、それぞれのＰＣＭセルの実際の抵抗値が測定され、読み取られる。
【００５９】
ステップＳ３３では、読み取られた実際の抵抗レベルがステップＳ２０で提供されるエラー・マージンの範囲内であるかどうかが判断される。読み取られた実際の抵抗値が前記エラー・マージンの範囲内に位置する場合、この方法はステップＳ４０を続ける。そうではない場合、この方法はステップＳ３４を続ける。
【００６０】
ステップＳ３４では、ＰＣＭセルをプログラミングするための新しいそれぞれの電流パルスが提供される。このそれぞれの電流パルスは、それぞれのビット線パルスとそれぞれのワード線パルスによって制御される。さらに、それぞれのビット線パルスとそれぞれのワード線パルスは、ステップＳ３３によって提供されるようにＰＣＭセルの読み取られた実際の抵抗値に依存して制御され、それぞれの基準抵抗値はターゲット抵抗レベルについて定義される。
【００６１】
ステップＳ４０では、この方法が終了される。
【００６２】
図８は、異なる一定のゲート電圧を有するＰＣＭセルのビット線ベースのプログラミング曲線の模範的な図を示している。比較問題のために、図９は、異なる一定のドレイン電圧を有するＰＣＭセルのワード線ベースのプログラミング曲線の模範的な図を示している。どちらの図でもＰＣＭセルはＳＥＴから始まっている。
【００６３】
図８に関しては、プログラミング軌道８１は３．０Ｖという固定ゲート電圧ＶＧを有する（ＶＧ＝３．０Ｖ）。さらに、図８のプログラミング軌道８２および８３はそれぞれ２．２Ｖおよび１．６Ｖという固定ゲート電圧ＶＧを有する。
【００６４】
同様に、図９に関しては、プログラミング軌道９１は３．０Ｖという固定ドレイン電圧ＶＤを有する（ＶＤ＝３．０Ｖ）。さらに、図９のプログラミング軌道９２は１．４Ｖという固定ドレイン電圧ＶＤを有する（ＶＤ＝１．４Ｖ）。
【００６５】
さらに、図８および図９のプログラミング軌道８１〜８３および９１、９２に関しては、１つのターゲット抵抗レベルについて複数の軌道が存在することを導出することができる。
【００６６】
図８および図９を考慮すると、ＶＧ−ＶＤプログラミング空間はＰＣＭセルをプログラミングするためのプログラミング表面を決定できることを導出することができる。この点に関しては、図１０は、ＰＣＭセルをプログラミングするためのこのようなプログラミング表面の模範的な図を示している。図１０は、ＰＣＭセルをプログラミングするために２自由度、すなわち、ワード線パルス、たとえば、ＶＧと、ビット線パルス、たとえば、ＶＤが存在することを明確に示している。その結果、ＰＣＭセルをプログラミングするためのそれぞれの電流パルスはビット線パルスとワード線パルスの結合によって制御することができる。
【００６７】
図１１は、相変化エレメントと対応するアクセス・デバイス、たとえば、ＦＥＴとを含み、少なくとも１つのマルチレベルＰＣＭセル２００をプログラミングするための装置１００の一実施形態のブロック図を示している。
【００６８】
装置１００は制御手段３００を含む。前記制御手段３００は、基準抵抗値Ｒｒｅｆを受け取り、ビット線パルスとしてドレイン電圧ＶＤおよびワード線パルスとしてゲート電圧ＶＧを出力する、単一入力複数出力エンティティとして実施することができる。
【００６９】
前記制御手段３００は、ＰＣＭセル２００の実際の抵抗値Ｒおよび基準抵抗値Ｒｒｅｆに応じて、ビット線パルスＶＤおよびワード線パルスＶＧを制御するように適合させることができる。基準抵抗値Ｒｒｅｆは、ＰＣＭセル２００の確定抵抗レベルまたはターゲット抵抗レベルについて定義することができる。
【００７０】
前記制御手段３００によって提供された前記ビット線パルスＶＤおよび前記ワード線パルスＶＧは、それぞれの確定セル状態を有するようにＰＣＭセルをプログラミングするためにＰＣＭセル２００の相変化エレメントに印加された少なくとも１つの電流パルスを制御するように適合させることができる。それぞれの確定セル状態は、少なくともそれぞれの確定抵抗レベルまたはターゲット抵抗レベルによって定義することができる。
【００７１】
ビット線パルスＶＤおよびワード線パルスＶＧを制御するために、前記制御手段３００は、フィードフォワード制御エンティティおよびフィードバック制御エンティティを含むことができる。
【００７２】
この点に関しては、図１２は、本発明の一実施形態の実験結果を示す図を示している。この実施形態によれば、使用されたＰＣＭセルは、４ビットの情報を保管するために２桁分の範囲内の１６個の別個の抵抗レベルに応じてプログラミングされる。
【００７３】
より詳細には、図１３は、ＰＣＭセルをプログラミングするための異なる電圧ウィンドウＶＷ１およびＶＷ２を示す２つのビット線ベースのプログラミング曲線１９１および１９２の模範的な図を示している。プログラミング曲線１９１はより高いＶＧ値に対応する。したがって、電圧ウィンドウＶＷ１はプログラミング曲線１９２の電圧ウィンドウＶＷ２より狭い。すなわち、図１３では参照符号ＴＲで示されている同じターゲット抵抗範囲の場合、より低いＶＧを有するプログラミング軌道１９２は、より大きい電圧ウィンドウＶＷ２を提供する（ＶＷ２＞ＶＷ１）。より広い電圧ウィンドウＶＷ２は、反復マルチレベル・プログラミングのためにより高い分解能およびより良好な制御を提供することができる。
【００７４】
図１４は、ＰＣＭセルをプログラミングするための３つのビット線ベースのプログラミング曲線２０１、２０２、２０３の模範的な図を示している。前記図１４に関連して、本発明の一実施形態について説明することができる。すなわち、第１のステップでは、ＰＣＭセルの最低抵抗値と最高抵抗値との間に位置するターゲット抵抗範囲ＴＲは、複数の別個の抵抗範囲ＴＲ１、ＴＲ２、およびＴＲ３に分割することができる。
【００７５】
別個の抵抗範囲ＴＲ１〜ＴＲ３はそれぞれ、異なるプログラミング軌道２０１〜２０３に関連付けられる。図１３の例では、別個の抵抗範囲ＴＲ１はプログラミング軌道２０１に関連付けることができる。さらに、別個の抵抗範囲ＴＲ２はプログラミング軌道２０２に関連付けることができる。さらに、別個の抵抗範囲ＴＲ３はプログラミング軌道２０３に関連付けることができる。異なるプログラミング軌道２０１〜２０３はそれぞれ、異なるワード線パルスによって定義することができる。さらに、それぞれの確定抵抗レベル、たとえば、Ｒ*は別個の抵抗範囲ＴＲ１〜ＴＲ３の１つにマッピングすることができる。図１４の現在の例では、抵抗レベルＲ*はプログラミング軌道２０２にマッピングすることができる。さらに、振幅が変化するビット線パルスと、それぞれの確定抵抗レベルにマッピングされた抵抗範囲に関連付けられたプログラミング軌道、この場合はプログラミング軌道２０２を使用して、それぞれの確定抵抗レベル、たとえば、Ｒ*を達成するために反復プログラミングを適用することができる。
【００７６】
特に、ターゲット抵抗範囲ＴＲは、ＰＣＭセルの最低抵抗値と最高抵抗値との間のフルスケール抵抗ウィンドウにすることができる。
【００７７】
特に、それぞれの抵抗範囲ＴＲ１〜ＴＲ３は、それぞれの確定抵抗レベルをカバーし、それぞれの確定抵抗レベルをカバーするプログラミング軌道２０１〜２０３のうちの最大分解能を有するプログラミング軌道２０１〜２０３に関連付けることができる。図１４の例では、プログラミング軌道２０２は抵抗レベルＲ*をプログラミングするために最適のものになる可能性がある。
【００７８】
図１５は、少なくとも１つのマルチレベルＰＣＭセル２００をプログラミングするための装置１００の第２の実施形態のブロック図を示している。ＰＣＭセル２００は相変化エレメント２０１とＦＥＴ２０２とを含むことができる。装置１００はコントローラ３００を含むことができる。前記コントローラは図１１の制御手段として実施することができる。
【００７９】
図１５の装置１００は、ＦＥＴ２０２のゲートで固定ゲート電圧ＶＧ１〜ＶＧＮを使用してビット線ベースのプログラミングを提供する。
【００８０】
さらに、コントローラ３００は、ＰＣＭセル２００の確定抵抗レベルを示す制御信号ｌｅｖおよび実際の抵抗値Ｒ（ｋ）を受け取る。信号ｌｅｖおよびＲ（ｋ）に応じて、コントローラ３００は第１の制御信号ＶＢＬ（ｋ）およびＳＥＬ（ｌｅｖ）を提供する。
【００８１】
さらに、装置１００はビット線パルス発生器４００を有する。ビット線パルス発生器４００は、前記第１の制御信号ＶＢＬ（ｋ）に依存して、ＰＣＭセル２００にビット線パルスを提供するように適合させることができる。さらに、装置１００は選択手段５００を有することができる。前記選択手段５００は前記固定ゲート電圧ＶＧ１およびＶＧＮを受け取ることができる。受け取った第２の制御信号ＳＥＬ（ｌｅｖ）に依存して、前記選択手段５００は、ＰＣＭセル２００のＦＥＴ２０２に結合されたワード線ＷＬに対し、受け取ったゲート電圧ＶＧ１〜ＶＧＮの１つを提供することができる。前記選択手段５００は、必要な場合にＰＣＭセル特性に適合させるために、反復プログラミング中に最初に選択されたゲート電圧を変更することができる。さらに、前記装置１００は、ＰＣＭセル２００の実際の抵抗値Ｒ（ｋ）を測定し、測定した実際の抵抗値Ｒ（ｋ）を前記コントローラ３００に提供するための測定手段６００を有することができる。
【００８２】
図１６は、本発明の一実施形態の実験結果を示す図を示している。この実施形態によれば、ＰＣＭセル・アレイは、４ビットの情報を保管するためにほぼ２桁分の範囲内の１６個の別個の抵抗レベルに応じてプログラミングされる。
【００８３】
図１７は、従来の方法と比較して本発明の方法の一実施形態の収束速度の改善を示す図を示している。詳細には、図１７は、単一ＶＧを適用する従来の方法に比較して複数のＶＧを使用する本発明の方法の収束速度の改善、すなわち、平均反復数の低減を％で示している。図１７の結果は１６通りのレベルでプログラミングされた単一セルに対応する。
【００８４】
本発明の方法の上述の実施形態はいずれも、本発明の上述の第３の態様により少なくとも１つのマルチレベルＰＣＭセルをプログラミングするための装置のそれぞれの実施形態になるはずのそれぞれの手段により実施することができる。
【００８５】
本明細書に記載されているものは単に本発明の原理の適用例を例示しているものに過ぎない。当業者であれば、本発明の範囲および思想から逸脱せずに、その他の配置およびシステムを実現することができる。
【図１】
0005968868.tif 000002
【図２】
0005968868.tif 000003
【図３】
0005968868.tif 000004
【図４】
0005968868.tif 000005
【図５】
0005968868.tif 000006
【図６】
0005968868.tif 000007
【図７】
0005968868.tif 000008
【図８】
0005968868.tif 000009
【図９】
0005968868.tif 000010
【図１０】
0005968868.tif 000011
【図１１】
0005968868.tif 000012
【図１２】
0005968868.tif 000013
【図１３】
0005968868.tif 000014
【図１４】
0005968868.tif 000015
【図１５】
0005968868.tif 000016
【図１６】
0005968868.tif 000017
【図１７】
0005968868.tif 000018