(57)【特許請求の範囲】
【請求項１】
補償原理に基づいて制御する電流センサ(１)であって、前記電流センサ(１)は、
測定される電流が流れ、磁場を作る第一コイル(３)と、
補償電流が流れ、第一コイル（３）の磁場を補償する磁場を生成する第二コイル(７)と、
二つの前記コイルと磁気的に結合し、合成磁場をエアギャップ(５)に集中させるギャップ付き磁心(２)と、
第二コイル(７)と直列に接続される終端抵抗(８)と、
前記エアギャップ(５)に位置し、第一コイル及び第二コイル(３,７)の前記合成磁場にさらされるセンサ手段(４)と、
前記センサ手段(４)のダウンストリームと接続されるブースター回路(６)とを備え、
前記ブースター回路(６)は、前記補償電流を前記第二コイル（７）に供給し、前記補償電流は、前記第二コイル（７）から前記終端抵抗（８）へ流れ、
さらに、前記ブースター回路(６)は、パルス幅・密度変調電圧信号を生成する、パルス幅・密度変調部(１２)を備えたスイッチング式増幅部を有し、前記パルス幅・密度変調信号は前記第二コイル（７）を介して補償電流を駆動し、
前記変調部(１２)のスイッチング周波数は、小電流においてスイッチング周波数が高く、大電流において低いという意味で、補償電流の関数である電流センサ(１)。
【請求項２】
前記パルス幅・密度変調部(１２)は、差動増幅回路(１３)を備え、
前記差動増幅回路(１３)の非反転入力端は、アナログ電流信号を受信し、
前記差動増幅回路(１３)の出力端は、シュミットトリガ回路(１７)の入力端に接続され、
前記シュミットトリガ回路(１７)の出力端(１８)、及び前記差動増幅回路(１３)の反転入力端は、オーム抵抗を有するフィードバックループに接続され、
さらに前記差動増幅回路(１３)の出力端、及び反転入力端は、キャパシタ(２０)を有するフィードバックループが接続される請求項1に記載の電流センサ(１)。
【請求項３】
前記パルス幅・密度変調部(１２)は、差動増幅回路(１３)を備え、
前記差動増幅回路(１３)の非反転入力端はアナログ電流信号を受信し、
前記差動増幅回路(１３)の出力端は、二つの反転バッファ増幅部(３４，３５)を有する構成に接続され、
前記差動増幅回路(１３)の出力端、及び反転入力端はキャパシタを有するフィードバックループに接続され、
二つの反転バッファ増幅部(３４，３５)を有する前記構成の出力端、及び前記差動増幅回路(１３)の反転入力端は、ネガティブ・オーバーオール・フィードバックを獲得するオーム抵抗を有するフィードバックループに接続される請求項1に記載の電流センサ(１)。
【請求項４】
前記ブースター回路(６)は、前置増幅部(２１)を備え、前記前置増幅部(２１)の後には、前記パルス幅・密度変調部(１２)が接続され、その後にＦＥＴハーフブリッジ(２２，２３)を有するパワーステージが接続される請求項1に記載の電流センサ(１)。
【請求項５】
前記パワーステージは、ハーフブリッジゲートドライバ(２８)、及び出力フィルタ(２６’)を備え、その後に、二つのクランピングダイオード(３０，３１)が接続される請求項４に記載の電流センサ(１)。
【請求項６】
前記ＦＥＴハーフブリッジ(２２，２３)は、二つのＮタイプＭＯＳＦＥＴで構成される請求項４に記載の電流センサ(１)。
【請求項７】
前記センサ手段(４)は、ホールセンサである請求項１に記載の電流センサ(１)。
【請求項８】
前記センサ手段(４)は、磁気抵抗センサである請求項1に記載の電流センサ(１)。
【請求項９】
前記センサ手段(４)は、オフセット及び、温度補償の手段を備えるホールＩＣである請求項７に記載の電流センサ(１)。
【請求項１０】
前記センサ手段のバンド幅は、動的センサ動作モードから、受動的センサ動作モードへの振動数の遷移をより良く制御するためのフィルタによって制限される請求項1に記載の電流センサ(１)。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、補償原理に基づいて制御する電流センサに関する。本発明は、第一コイル巻線を備え、前記第一コイル巻線(coil winding)には、測定される電流が流れ、磁場を形成する。本発明は、さらに第二コイル巻線を備え、前記第二コイル巻線には、補償電流(compensation current)が流れ、第一コイルによって作られた磁場を局所的に補償するもう一つの磁場を生成する。本発明は、さらにギャップ付磁心を備え、前記ギャップ付磁心は、二つの前記コイル巻線と磁気的に結合し、合成磁場をギャップ付磁心のエアギャップに集中させる。本発明は、さらに終端抵抗を備え、前記終端抵抗は第二コイル巻線に直列に接続される。本発明は、さらにセンサ手段を備え、前記センサ手段は、前記エアギャップに位置し、第一、及び第二巻線の合成磁場にさらされる。本発明は、さらにブースター回路を備え、前記ブースター回路はセンサ手段のダウンストリームに接続され、前記センサ手段は、前記補償電流を第二巻線へ、前記終端抵抗を介して供給する。
【背景技術】
【０００２】
補償原理に基づいて制御する電流センサは、よく磁気平衡式電流センサ(closed loop current sensor)と呼ばれる。磁気平衡式電流センサは、測定される電流が流れる第一巻線を囲う非常に透過性の高い材料の磁気回路（コア）に基づいている。磁気回路(例えばエアギャップ)に位置する磁束センサ素子は、前記回路内で誘導されるすべての磁束を検出し、比例する信号を生成する。前記信号は、ブースター回路と呼ばれるいくつかの電力ステージで増幅され、前記電力ステージは第二巻線を介して電流を生成する。前記電流は、反対方向であり、ネガティブフィードバックを確立する。それとともに、磁気回路上の前記作用を補償する。ただし、フィードバックループの制御用可変動作として必要とされる微量の磁気誘導は除く。この残留磁気誘導は、センサ全体の電流誤差に対応し、また微量であり続けることを必要とする。これは、コアの磁気誘導当たりの第二電流に関して、極めて高い利得をもつ増幅部の設計によって達成される。
【０００３】
多くの既存の応用において、線形増幅部には、磁気平衡式電流センサが設けられている。前記線形増幅部は、そのトランジスタ、またはオペアンプ(operational amplifier)において高い導電損失を生じる。特に中間の振幅(medium amplitude)ではそれは顕著である。それらの半導体損失は、全体の損失、及びセンサの供給電力需要に寄与する。さらに、それはセンサ内で局所的な熱を生じる可能性があり、信頼性の低下の原因になるか、または冷却方法、構成要素、センササイズ、及びコストの点での設計努力の増加を招く。
【０００４】
従来技術は、線形増幅部の代わりにパルス幅変調方式(pulse-width modulation scheme)を用いたスイッチ式増幅部(switched mode amplifier)を使用することによって導電損失を減少させることを紹介する。完全な導電と絶縁との間の継続的なスイッチングによって、これらのタイプの装置は大幅に導電損失を減少させる。スイッチングによるいくらかの追加の損失が発生するが、それでも全体の損失は一般に、線形増幅部と比べて大幅に小さい。スイッチ式増幅部は、パルス化された出力電圧を生成し、その平均は相当する線形増幅部の出力に対応する。連続的な出力は適切なフィルタリング手段によって復元される。
【０００５】
スイッチ式増幅部を用いた磁気平衡式電流センサは、ＤＥ−ＯＡ−１９６４２  ４７２から知られ、そこでは、補償電流への電力要求を増加するため、及び動作における過剰な供給電圧による損失の削減のために、センサは、スイッチ可能なブースターを使用する。また、前記ブースターは、パルス幅変調ゲート信号(pulse width modulate gating signal)によって制御され、測定された値に依存するデューティサイクルを有する。
【０００６】
ＵＳ６，７１３，９９９Ｂ１は、パルス幅変調補償信号を安定化させるためのローパスフィルタを備えた電流センサを示す。そこでは、前記電流センサは、追加のＲＣ素子をも備え、さらにツェナー・ダイオード、及びオーム抵抗から構成される制限手段(limiting means)が、高速の過渡電流を抑制するために提供される。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来技術で用いられたパルス幅変調方式は、一定のスイッチング周波数を使用する。つまり、一定のスイッチング損失を特徴づけている。一方、導電損失は第二電流に比例する。これは、高い電流レベルでの無視できない半導体損失を生じ、電子素子のサイズやコストなどの設計の制限を招く。パルス変調方式に伴う他の効果は、一定のスイッチング周波数に起因するリップルに関係する。リップルの絶対値は、ほとんど電流値に依存する。これは、小電流での相対リップル値が極めて大きくなる可能性を意味する。そこでは精密なフィルタが、リップルを減少させるために必要とされる。
【０００８】
よって本発明によって解決される技術的課題は、大電流において半導体損失をさらに減少させることである。さらに本発明によって解決される技術的課題は、小電流において相対リップル値を減少させることである。
【課題を解決するための手段】
【０００９】
本発明によれば、前記問題は補償原理に基づいて制御する電流センサによって解決される。前記電流センサは、ブースター回路を備え、前記ブースター回路は、パルス幅・密度変調電圧信号を生成するパルス幅・密度変調部を備えたイッチング式増幅部を有し、前記パルス幅・密度変調信号は、適切なフィルタリング後、第二巻線を介して補償電流を駆動する。前記変調部のスイッチング周波数は、小電流においてスイッチング周波数が高く、大電流において低いという意味で、補償電流の関数である。
【００１０】
本発明によれば、パルス幅・密度変調を伴うスイッチング周波数は、小さい出力電流において最も高くなり、大電流において最も低くなる。つまり、導電損失が最大のとき、スイッチング損失は、小さな電流において最大である。導電損失が最小のとき、スイッチング損失は、大電流において最小である。つまり、パルス幅・密度変調方式は、小さな最大損失を伴う出力電流に対してほぼ一定の電力消費特性をもたらす。これは、熱設計を容易にし、低コスト素子の使用を可能にする。
【００１１】
さらに、パルス幅・密度変調に基づいて制御するスイッチ式増幅部を備えたブースター回路を有する本発明による電流センサのリップルは、スイッチング周波数の増加とともに減少する。これは、パルス幅・密度変調のリップルが出力電流に比例することを意味する。つまり、相対リップルは全出力電流範囲において最適化され、シンプル、かつ低コストのフィルタリングを可能にする。
【００１２】
本発明の望ましい実施形態によれば、パルス幅・密度変調部は差動増幅回路を備える。前記差動増幅回路の非反転入力端はアナログ電流信号を受信し、前記差動増幅回路の出力端は、シュミットトリガ回路の入力端に接続され、前記シュミットトリガ回路の出力端、及び前記差動増幅回路の反転入力端は、オーム抵抗を有するフィードバックループに接続され、前記差動増幅回路の出力端、及び反転入力端は、キャパシタを有するフィードバックループが接続される。つまり、この構成が積分回路、要するに積分部を備えることが分かる。前記積分部は、前記差動増幅部の出力端、及び反転入力端に接続するキャパシタと、前記差動増幅部の反転入力端に位置する抵抗とを有する差分増幅回路によって構成される。
【００１３】
本発明の他の好ましい実施形態によれば、パルス幅・密度変調部は、差動増幅回路を備える。前記差動増幅回路の非反転入力端はアナログ電流信号を受信し、前記差動増幅回路の出力端は、二つの反転バッファ増幅部を有する構成に接続され、前記差動増幅部の出力端、及び反転入力端は、キャパシタを有するフィードバックループに接続され、二つの反転バッファ増幅部を有する前記構成の出力端の一つと、前記差動増幅部の反転入力端は、接続され、オーム抵抗を有するネガティブフィードバックループを形成する。以上のように、つまりこの構成が積分回路、即ち積分部を備えることが分かる。前記積分部は、前記差動増幅部の出力端、及び反転入力端に接続するキャパシタと、前記差動増幅回路の反転入力端に位置する抵抗とを有する差動増幅部によって構成される。
【００１４】
本発明の他の好ましい実施形態によれば、前記ブースター回路は、前置増幅部を備え、前記前置増幅部の後には、前記パルス幅・密度変調部が接続され、その後にＦＥＴハーフブリッジ(２２，２３)を有するパワーステージが接続される。
【００１５】
本発明の他の好ましい実施形態によれば、前記パワーステージは、二つのクランピングダイオードへ接続されるハーフブリッジゲートドライバ、及び出力フィルタを備える。
【００１６】
本発明の他の好ましい実施形態によれば、前記ＦＥＴハーフブリッジは二つのＮタイプＭＯＳＦＥＴで構成される。
【００１７】
本発明の他の好ましい実施形態によれば、前記センサ手段は、ホールセンサである。
【００１８】
本発明の他の好ましい実施形態によれば、前記センサ手段は、磁気抵抗センサである。
【００１９】
本発明の他の好ましい実施形態によれば、前記センサ手段は、温度補償のための手段を備えるホール積分回路である。さらに本発明による前記ホール積分回路は、高感度、またプログラム可能なオフセット、及びオフセット補償のために設計することが可能である。
【００２０】
本発明の他の好ましい実施形態によれば、前記センサ手段のバンド幅は、フィルタによって制限される。これは動的センサ作動モードから、受動的センサ動作モードへの振動数の遷移をより良く制御することを目的とする。
【発明の効果】
【００２１】
本発明による電流センサの利点は、さらに均一なディストリビューション(distribution)によって、ダイナミックレンジで、電子素子中の最大損失が減少することである。よって、スイッチの長い立ち上がり時間が可能になる。また、損失の削減に起因して、サイズ、及びコストが削減された電力トランジスタが適応可能になり、より小さいサイズの電子部品やボードが可能となる。
【００２２】
放熱のために特別な手段は必要でなく、例えば、従来技術でよくあった、冷却のための形成工程(molding process)、及びヒートスプレッダプレート(heat spreader plate)が必要でない。
【００２３】
本発明の特徴に起因して、補償電流はより小さいリップルを有し、特に小さい、及び／又は中間の出力電流の時顕著である。これはフィルタ部品のサイズ、及びコスト削減を可能にする。
【００２４】
パルス幅・密度変調は、純粋なパルス幅・密度変調に関して、スイッチング周波数の適度の変化が必要とする。
【００２５】
パルス幅・密度変調部を備えたスイッチ式増幅部を有するブースター回路は、より実行しやすくなることが予想される。これは、従来技術で知られる純粋なパルス幅変調、または純粋なパルス幅・密度変調を有する代用品の場合よりも、ドライバ、ＭＯＳＦＥＴ、冷却、及び出力フィルタへの要求が寛容であることに起因する。
【００２６】
前述の、及び他の本発明の特徴、及び利点は、以下の説明、及び添付の図によって明らかになる。同じ機能、及び同じ動作モードを有する構成要素は、図１〜図８において同じ符号が付けられる。
【図面の簡単な説明】
【００２７】
【図１】磁気平衡式電流センサの構成の概略図である。
【図２】パルス幅・密度変調部の入力、及び出力との間の関係を示すグラフである。
【図３】第一実施形態における、オペアンプ、及びシュミットトリガを有するパルス幅・密度変調部の実施形態を示す図である。
【図４】第一実施形態における、ブースター回路を用いた電子装置のブロック図である。
【図５】第二実施形態における、ブースター回路を用いた電子装置のブロック図である。
【図６】前置増幅部、一つのステージ変調部、及び一つの出力を有するパルス幅・密度変調部の実施形態を示す図である。
【図７】二つステージ変調部、相補出力、及び前置増幅部を有するパルス幅・密度変調部の実施形態を示す図である。
【図８】二つの反転バッファ増幅部をシュミットトリガの代わりに備え、二つのステージ変調部、相補、及び前置増幅部を有するパルス幅・密度変調部の実施形態を示す図である。
【発明を実施するための形態】
【００２８】
図１は、磁気平衡式電流センサ構成１を概略的に示す。前記センサは、高い透過性を持つ材料のコア２を備える磁気回路に基づく。前記磁気コア２は、測定される電流ＩＰを伴い、Ｎｐ回の巻き数を有する第一コイル３を囲う。図１に示される構成において、第一コイル３は、ただ一つの巻線(one winding)によって構成される。磁気コア２のエアギャップ５に位置する磁束センサ素子４は、磁気回路中の誘導されたあらゆる磁束を検出し、比例する信号を生成する。
【００２９】
低い電流周波数での磁気平衡式電流センサの能動制御モード(active operation mode)において、磁気センサ素子の前記シグナルは、ブースター回路６の一部である電子パワーステージ(electronic power stage)によって増幅される。
【００３０】
高い電流周波数では、第二電流は受動的な方法、つまり第二巻線で誘導された電圧によって生成される。それ故に、高周波数モードは受動的制御モード(passive operation mode)と呼ばれる。能動制御モードのバンド幅は一般的にフィルタによって制限される。受動制御モード、及び、過渡モード(transitional mode)では、ホールセンサの出力信号は、もはや第一電流と比例せず、位相シフトされる。過渡モードは、能動制御モードと受動制御モードの間に位置するモードである。
【００３１】
ブースター回路６は、その出力２７において、第二巻数ＮＳを有する第二コイル７を流れる第二電流ＩＳを生成する。
【００３２】
第二電流は、第一電流の反対方向であり、ネガティブフィードバックを作る。前記第二電流は、磁気回路上で第一電流の効果を補償する。ただし、フィードバックループの制御用動作量として必要とされる微量の磁気誘導は除く。この残留磁気誘導は、センサ構成１全体の電流誤差に対応し、また微量であり続けることを必要とする。これは、極めて高い利得をもつ増幅部の設計によって達成される。
【００３３】
ブースター回路６は、電源＋ＶＡ、及び−ＶＡにより電力供給される。第二電流ＩＳの振幅は、測定抵抗(measuring resistor)ＲＭとも呼ばれ、第二巻線ＮＳに直列に接続され、かつさらに設置される終端抵抗８を用いて測定される。測定抵抗ＲＭを横切る電圧降下ＶＭは、第二電流ＩＳの指標であり、第一電流ＩＰの測定値を与える。
【００３４】
ブースター回路６は、スイッチ式増幅部を備える。前記スイッチ式増幅部は、パルス幅・密度変調部を用いて制御する。前記変調部はパルス幅・密度変調を基にして制御する。前記変調されたパルス幅・密度電圧信号は、適切なフィルタリング後、スイッチング周波数を用いて、第二巻線を介して補償電流を駆動する。前記変調部のスイッチング周波数は、小電流においてスイッチング周波数が高く、大電流において低いという意味で、補償電流の機能の関数である。
【００３５】
図２は、ここで適応されるパルス幅・密度変調部の制御を図示する。図２の横軸は、例えば、秒などの任意の時間単位での時間を示す。図２の縦軸はボルト単位の電圧を示す。信号曲線１０は、変調部の出力信号である。信号曲線９は、変調部の入力である。能動制御モードにおいて、これは第一電流と比例する。信号曲線１１は内部変調部信号であり、差動増幅部の出力１５において三角波信号である。
【００３６】
よって、図２は電圧対時間の図での、電圧ＶＭで表示する入力信号９の典型的な経過を示す。図２のグラフ中では、２．５Ｖは、電流ゼロに対応する基準電圧である。よって、図２では、およそ２０ｕと４０ｕとの間で、電流は一定の正の値を取り、４０ｕと６０ｕとの間で電流ゼロへ低下し、６０ｕと８０ｕとの間では電流ゼロを保ち、８０ｕと１００ｕとの間で負の値に減少し、１００ｕと１２０ｕとの間で一定の負の値を保つ。
【００３７】
曲線１０は、変調器の出力信号を示す。信号のオンオフ比（デューティサイクル）(on-off ratio(duty cycle))は平均出力電圧を定義し、また、それにはこの第二電流の振幅を用いる。ここで、高オンオフ比は、大きな第二電流をもたらし、また低オンオフ比は小電流をもたらす。スイッチ式増幅部のスイッチング周波数は、一定ではないことが明らかで、それは電流に依存する。スイッチング周波数は、正負関係なく、小電流で最も高くなり、大電流で最も低くなる。
【００３８】
スイッチング損失は、よって大電流の場合に最小となり、その時導電損失は最大である。一方で、スイッチング損失は、小電流の場合に最大となり、その時、導電損失は最小である。即ちパルス幅・密度変調方式は、図２において、小さい最大損失を伴う出力電流に対してほとんど一定の電力消費をもたらす。このことは、熱設計の緩和、低コスト部品の使用を可能にする。加えて、スイッチ式増幅部のようなものが持つリップルを、スイッチング周波数の増加に伴い減少させる。これはリップルが出力電流に比例することを意味する。即ち、相対リップルは、全電流範囲において最適化され、シンプルで、低コストのフィルタリングが可能になる。
【００３９】
図３は、パルス幅・密度変調方式を用いたスイッチ式増幅部に使用される変調部１２の実施形態の概略図を示す。変調部１２は、差動増幅回路１３を備える。前記差動増幅回路１３の非反転入力端はアナログ電流信号１４を受信し、前記差動増幅回路１３の出力端１５はシュミットトリガ回路１７の入力端１６に接続され、前記シュミットトリガ回路１７の出力端１８、及び前記差動増幅回路１３の反転入力端は、オーム抵抗１９を有するフィードバックループへ接続され、出力端１５、及び差動増幅回路１３の反転入力端は、キャパシタ２０を有するフィードバックループへ接続される。よって、この構成が積分回路、即ち積分部を備えることが明らかである。前記積分部は、前記差動増幅部の出力端、及び反転入力端へ接続するキャパシタを有する差動増幅回路と、前記差動増幅部の反転入力端に位置する抵抗とを有する差動増幅回路から構成される。
【００４０】
図３に示される変調部１２は、入力端１４におけるアナログ信号を、図２での曲線１０に示されるような出力端１８におけるパルス幅・密度変調信号へと変化させる。前記アナログ信号は、磁気センサ手段４の出力信号に比例する電圧信号である。つまり、それは純粋な能動制御モードにおける信号であり、低周波数では、間接的に第一電流にも比例する。
【００４１】
図４は、ブースター回路６のセンサ電子素子に変調部１２がどのように組み込まれるかを示す。ブースター回路６は、前置増幅部２１を備える。前記前置増幅部２１の後には、パルス幅・密度変調部１２が接続され、ＦＥＴハーフブリッジを有するパワーステージが接続される。前記変調部１２出力信号(１８、及び１８’)には、二つのゲードラドライブ(２４、２５)が提供される。前記二つのゲートドライブ(２４、２５)は、一つのユニットに統合されることも可能であり、高出力(high power)ＭＯＳＦＥＴ２２、２３の組を制御する。図３、図６の場合のような、変調部が一つの出力信号のみを生成する場合、ゲートドライブユニットは、この一つの信号から二つのＭＯＳＦＥＴドライブシグナルを生成することを必要とする。良好な整合性能、及びスイッチング性能を得るために、前記ハーフブリッジは、好ましくは二つのＮタイプＭＯＳＦＥＴから構成される。代用として、電力スイッチのハーフブリッジの代わりにフルブリッジを用いることもできる。
【００４２】
ＭＯＳＦＥＴハーフブリッジの２２、２３のダウンストリームには、ＲＣ構成を備えるローパス出力フィルタ２６が存在する。前記ローパス出力フィルタ２６は、パルス幅・密度変調信号の高周波スイッチング成分を取り除く。その後、フィルタリングされた信号は、図１における第二コイル７に供給され、第二電流を生成する。
【００４３】
図５は、ブースター回路６’のさらなる実施形態の概略図を示す。変調部１２は、二つの高出力ＭＯＳＦＥＴ２２、２３を駆動するハーフブリッジゲートドライバ２８へのダウンストリームへ接続される。電源供給フィルタ２９は、供給システムへの歪みの注入を避けるために電源供給パス(power supply path)にあることが可能である。ＭＯＳＦＥＴハーフブリッジのダウンストリームには、出力フィルタ２６’が存在する。前記出力フィルタ２６’は二つのクランピングダイオード３０、３１に続き、前記二つのクランピングダイオード３０、３１は、受動的動作モードでの過剰電圧の発生から保護する。ホールセンサ４は、ホールＩＣによって代用可能であり、前記ホールＩＣは温度補償、オフセットキャンセレーション、及び利得調整の手段を備える。
【００４４】
図６は、パルス幅・密度変調部１２’、及び前置増幅部２１’のさらなる実施形態を示す。前記変調器１２’は、図３で示された原則のもと、シュミットトリガ１７’を用いて実行される一つのパルス幅、及び変調出力１８を伴う一つのステージ変調部として、設計される。一つのステージ前置増幅部２１’は、入力側での基準電圧として高精度抵抗３２、３３を有する抵抗ブリッジを用いて、ホールＩＣ４’のダウンストリーム、かつ変調部１２’のアップストリームに設置される。
【００４５】
図７は、パルス幅・密度変調部１２’’、及び前置増幅部２１’のさらなる他の
実施形態を示す。図７に示される前記変調部１２’’は、補完パルス幅・密度変調信号(complementary pulse width and density modulated output)１８’’、１８’’’を持つということで、図６で示されたものとは異なる。前記補完パルス幅・密度変調信号は、二つのシュミットトリガ１７’、１７’’’によって実行され、双方とも図４、５で示されたようなゲートドライブユニットへの入力として使用される。
【００４６】
図８は、パルス幅・密度変調部１２’’’、及び前置増幅部２１’のさらなる他の
実施形態を示す。図８に示される変調部１２’’’は、二つの反転バッファ増幅部３４、３５を用いて実行される補完パルス幅・密度変調信号１８’’、１８’’’を持つということで、図７に示されたものとは異なる。
【００４７】
本発明に基づく電流センサ構成で使用されるこのタイプのスイッチ式増幅部は、クラスＤ増幅部(class D amplifier)と呼ぶこともできる。
【００４８】
これまで示された図の説明で述べられたことに加えて、本発明に関する原則は、以上の特徴の一つ、またはいくつかを組わすことが可能である。磁気コア２の形状が円形状であることも可能であるし、長方形、及び楕円形(oval or elliptic)も可能である。
【００４９】
好ましい実施形態において前記コア材料は、高い磁気飽和(magnetic saturation)、低い飽和保持力(coercivity)、及び飽和への段階的移行(gradual transition into saturation)の特徴を持つよう選択される。
【００５０】
前記センサの磁気コア２は、薄いローオフセット磁束センサ、及び高い全体利得の組み合わせにおいて、大きなカット深度(high cut depth)を用いて部分エアギャップ(partial air gap)を持つことができる。前記部分エアギャップは、軸方向、または動径方向から磁束センサ４、４’の挿入のために開けておくことも可能である。
【００５１】
例えば、磁気コア２は、積層金属シート(laminated metal sheet)の層状構造によって作ることができる。ギャップの一番の機械的安定(mechanical stability)を獲得するために、前記部分エアギャップは、積層の平面に平行な方向にカットされる。つまり、全ての個々の積層は完全にカットされない。
【００５２】
多重位相構成(multi-phase arrangement)での応用のために、磁気コア２は、ギャップが好ましくは他の相導体(phase conductor)に対して直角になるように設計することが可能である。
【００５３】
前記エアギャップは、非常に薄く作ることが可能で、例えば、円周長２ｍｍ以下で設計されることが可能である。
【００５４】
磁束センサ４、４’は、ホール素子、または磁気抵抗素子(magnetroresitive element)、またはホールセンサ積分回路(ホールＩＣ)で有り得る。また、それは高感度、及びプログラム可能なオフセットを有するホールＩＣでさえ有り得る。
【００５５】
本発明の利点を、以下でもう一度まとめる。
○ダイナミックレンジでの更なるより大きなディストリビューション(distribution)によって、電子素子において損失を減少させる。
○より小さなリップル（特に小さい、及び／又は中間の出力電流において）
○電力トランジスタのサイズ、及びコストを削減する。
○放熱のために特別な手段は必要でなく、例えば、冷却に必要な形成工程、及びヒートスプレッダプレートが必要でない。
○低システムコスト(増幅部、出力フィルタ、電力トランジスタ、冷却)
○パルス幅・密度変調に基づくスイッチ式増幅部、またはＤクラス増幅部は、ドライバ、ＭＯＳＦＥＴ、冷却、及び出力フィルタでのより多くの寛容な要請に起因して実行が容易である。このことは、全体的解決策のための部品選択の拡大、及び低コスト化を可能にする。加えて、許容される短い立ち上がり時間は、プリント回路ボード(printed circuit board)(ＰＣＢ)設計を単純化し、電磁放射の削減を助ける。
○部分エアギャップが存在する場合、より対称な磁束分布に起因して、ＡＣクロストーク感度(AC crosstalk sensitivity)が減少する。
○オフセット補償を有するホールＩＣのための低オフセット
○必要とされるコア断面がより小さいこと、部分エアギャップの場合、ギャップが固定される必要性がないこと。
○低システムコスト
○(長方形型の)多重移送バスバーシステム(multi-phase bus bar systems)に適したデザインであること。
【符号の説明】
【００５６】
１      磁気平衡電流センサ構成
２      磁気コア
３      第一コイル
４、４’磁気センサ素子
５      エアギャップ
６、６’ブースター回路
７      第二コイル
８      終端抵抗
９      変調器の入力信号
１０    変調器の出力信号
１１    差動増幅部の出力端１５における三角波信号
１２、１２’、１２’’変調器
１３    差動増幅回路
１４    変調器のアナログ入力信号
１５    増幅部１３の出力
１６    シュミットトリガ回路の入力
１７、１７’、１７’’、１７’’’シュミットトリガ回路
１８、１８’、１８’’、１８’’’シュミットトリガ回路の出力端
１９    積分回路の入力抵抗
２０    フィードバックキャパシタ（積分回路のキャパシタ）
２１、２１’前置増幅部
２２    高出力ＭＯＳＦＥＴ
２３    高出力ＭＯＳＦＥＴ
２４    ハイサイドゲートドライバユニット
２５    ローサイドゲートドライバユニット
２６、２６’出力(ローパス)フィルタ
２７    ブースター回路の出力
２８    ハーフブリッジゲートドライバユニット
２９    電力供給フィルタ
３０    クランピングダイオード
３１    クランピングダイオード
３２    抵抗
３３    抵抗
３４    反転バッファ増幅部
３５    反転バッファ増幅部
【図３】
0006030329.tif 000002
【図４】
0006030329.tif 000003
【図５】
0006030329.tif 000004
【図６】
0006030329.tif 000005
【図７】
0006030329.tif 000006
【図８】
0006030329.tif 000007
【図１】
0006030329.tif 000008
【図２】
0006030329.tif 000009