(57)【特許請求の範囲】
【請求項１】
絶縁表面上にソース電極層及びドレイン電極層を形成し、
前記ソース電極層及び前記ドレイン電極層の間隙に、塗布法によって酸化物半導体層を形成し、
前記ソース電極層の上面、前記ドレイン電極層の上面、及び前記酸化物半導体層の上面に接するようにゲート絶縁層を形成し、
前記ゲート絶縁層を介して前記酸化物半導体層と重畳する領域に、ゲート電極層を形成し、
前記ゲート電極層をマスクとして、前記酸化物半導体層に不純物元素を導入して、前記酸化物半導体層に一対の不純物領域と、前記一対の不純物領域に挟まれたチャネル形成領域と、を形成し、
前記ゲート電極層を覆う導電膜を形成し、
前記導電膜上に絶縁層を形成し、
前記絶縁層を加工して、前記導電膜を介して前記ゲート電極層のチャネル長方向の側面に位置する第１の側壁絶縁層及び第２の側壁絶縁層を形成し、
前記第１の側壁絶縁層及び前記第２の側壁絶縁層をマスクとして、前記導電膜をエッチングして、前記ゲート電極層のチャネル長方向の側面に接する第１の導電層及び第２の導電層を形成する半導体装置の作製方法。
【請求項２】
絶縁表面上にソース電極層及びドレイン電極層を形成し、
前記ソース電極層及び前記ドレイン電極層の間隙に、塗布法によって酸化物半導体層を形成した後、前記酸化物半導体層に熱処理を施し、
前記ソース電極層の上面、前記ドレイン電極層の上面、及び前記酸化物半導体層の上面に接するようにゲート絶縁層を形成し、
前記ゲート絶縁層を介して前記酸化物半導体層と重畳する領域に、ゲート電極層を形成し、
前記ゲート電極層をマスクとして、前記酸化物半導体層に不純物元素を導入して、前記酸化物半導体層に一対の不純物領域と、前記一対の不純物領域に挟まれたチャネル形成領域と、を形成し、
前記ゲート電極層を覆う導電膜を形成し、
前記導電膜上に絶縁層を形成し、
前記絶縁層を加工して、前記導電膜を介して前記ゲート電極層のチャネル長方向の側面に位置する第１の側壁絶縁層及び第２の側壁絶縁層を形成し、
前記第１の側壁絶縁層及び前記第２の側壁絶縁層をマスクとして、前記導電膜をエッチングして、前記ゲート電極層のチャネル長方向の側面に接する第１の導電層及び第２の導電層を形成する半導体装置の作製方法。
【請求項３】
請求項１又は２において、
前記第１の側壁絶縁層、前記第２の側壁絶縁層及び前記ゲート電極層を覆う層間絶縁層を形成し、
前記層間絶縁層及び前記ゲート絶縁層に、前記ソース電極層又は前記ドレイン電極層に達する開口を形成し、
前記開口に配線層を形成する半導体装置の作製方法。
【請求項４】
請求項３において、
前記層間絶縁層として、酸化アルミニウム膜を含む層を形成する半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置及び半導体装置の作製方法に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような半導体電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【０００５】
また、酸化物半導体薄膜を、インクジェット方式などの塗布法で形成する技術が特許文献３及び特許文献４で開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２００７−４２６９０号公報
【特許文献４】特開２０１０−２８３００２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
酸化物半導体を含むトランジスタを画素部や駆動回路に適用した液晶表示装置やＥＬ表示装置等の半導体装置は、画質の高精細化が進むにつれて、必然的に画素一つあたりのサイズが微細化するため、該表示装置に適用されるトランジスタにおいても微細化が要求される。
【０００８】
また、半導体装置の高速応答、高速駆動の実現には、微細化されたトランジスタのオン特性（例えば、オン電流や電界効果移動度）の向上が望まれる。トランジスタのオン電流の低下の抑制には、ゲート電極層が、ゲート絶縁層を介してソース電極層又はドレイン電極層と重畳する領域（以下、本明細書においてＬｏｖ領域とも表記する）を設けることが有効である。
【０００９】
しかしながら、Ｌｏｖ領域の形成のためには線幅の細い酸化物半導体層と線幅の細いゲート電極層との精密なアライメントが要求され、トランジスタの微細化に伴ってその要求精度はより高くなる。よって、トランジスタの微細化に伴って作製工程における歩留まりの低下が懸念される。
【００１０】
また、酸化物半導体を用いたトランジスタは、強い光を照射された際に電気特性が変化（光劣化と呼ぶ）する性質を有することが知られている。そのため、酸化物半導体を用いたトランジスタを、例えば、バックライトを使用する液晶表示装置に適用した場合、バックライトの光が酸化物半導体を用いたトランジスタに照射されて、該トランジスタが光劣化を引き起こす恐れがある。光劣化を引き起こしたトランジスタはオフ状態であっても光励起によってリーク電流が生じるため、表示品質の低下を招く。
【００１１】
そこで、本発明の一態様は、良好な特性を維持しつつ微細化を達成したトランジスタを歩留まりよく作製する方法を提供することを目的の一とする。
【００１２】
また、本発明の一態様は、酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供することを目的の一とする。
【課題を解決するための手段】
【００１３】
開示する発明の一態様では、ソース電極層及びドレイン電極層を形成後、当該電極間の間隙に島状の酸化物半導体層を成膜することで、酸化物半導体層のチャネル長方向の側面を配線で覆う構成とし、酸化物半導体層への該側面からの光の侵入を抑制する。また、ゲート絶縁層を介して酸化物半導体層上にゲート電極層を形成し、ゲート電極層をマスクに不純物導入処理を行った後、ゲート電極層のチャネル長方向の側面に導電層を設けることで、微細なチャネル長を維持しつつＬｏｖ領域を形成するとともに、酸化物半導体層への上方からの光の侵入を抑制する。ゲート電極層のチャネル長方向の側面に接して設けられた導電層は、ゲート電極層を覆う導電膜及び絶縁層を形成後、絶縁層を加工して側壁絶縁層とし、側壁絶縁層をマスクとして導電膜を加工することで形成される。よって、ゲート電極層の側面に接して微細な導電層を自己整合的に形成することができる。より具体的には、例えば次の構成とすることができる。
【００１４】
本発明の一態様は、絶縁表面上にソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層の間隙に、塗布法によって酸化物半導体層を形成し、ソース電極層、ドレイン電極層及び酸化物半導体層の上面に接するゲート絶縁層を形成し、ゲート絶縁層を介して酸化物半導体層と重畳する領域に、ゲート電極層を形成し、ゲート電極層をマスクとして酸化物半導体層に不純物元素を導入して、酸化物半導体層に一対の不純物領域と、一対の不純物領域に挟まれたチャネル形成領域と、を形成し、ゲート電極層を覆う導電膜を形成し、導電膜上に絶縁層を形成し、絶縁層を加工して、導電膜を介してゲート電極層の側面に位置する側壁絶縁層を形成し、側壁絶縁層をマスクとして、導電膜をエッチングして、ゲート電極層の側面に接する導電層を形成する半導体装置の作製方法である。
【００１５】
また、本発明の他の一態様は、絶縁表面上にソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層の間隙に、塗布法によって酸化物半導体層を形成した後、酸化物半導体層に熱処理を施し、ソース電極層、ドレイン電極層及び酸化物半導体層の上面に接するゲート絶縁層を形成し、ゲート絶縁層を介して酸化物半導体層と重畳する領域に、ゲート電極層を形成し、ゲート電極層をマスクとして、酸化物半導体層に不純物元素を導入して、酸化物半導体層に一対の不純物領域と、一対の不純物領域に挟まれたチャネル形成領域と、を形成し、ゲート電極層を覆う導電膜を形成し、導電膜上に絶縁層を形成し、絶縁層を加工して、導電膜を介してゲート電極層の側面に位置する側壁絶縁層を形成し、側壁絶縁層をマスクとして、導電膜をエッチングして、ゲート電極層の側面に接する導電層を形成する半導体装置の作製方法である。
【００１６】
上記の半導体装置の作製方法において、側壁絶縁層及びゲート電極層を覆う層間絶縁層を形成し、層間絶縁層及びゲート絶縁層に、ソース電極層又はドレイン電極層に達する開口を形成し、開口に配線層を形成してもよい。また、層間絶縁層として、酸化アルミニウム膜を含む層を形成するのが好ましい。
【００１７】
なお、本明細書等において、一致とは、概略一致も含むものとする。例えば、同じマスクを用いてエッチングした積層構造の層Ａの端面と層Ｂの端面は一致しているとみなす。
【発明の効果】
【００１８】
本発明の一態様によって、良好な特性を維持しつつ微細化を達成したトランジスタを歩留まりよく作製することができる。
【００１９】
また、本発明の一態様によって、酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】半導体装置の一態様を示す平面図及び断面図。
【図２】半導体装置の作製方法の一例を示す図。
【図３】半導体装置の作製方法の一例を示す図。
【図４】半導体装置の一態様を示す断面図。
【図５】半導体装置の一態様を示す平面図。
【図６】半導体装置の一態様を示す断面図。
【図７】半導体装置の一態様を示す回路図及び断面図。
【図８】電子機器の例を示す図。
【図９】実施例試料の断面ＳＴＥＭ写真。
【発明を実施するための形態】
【００２１】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
なお、以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２３】
なお、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり工程順又は積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
【００２４】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一態様について図１乃至図４を用いて説明する。
【００２５】
図１（Ａ）及び図１（Ｂ）に半導体装置の例としてトランジスタ４２０の平面図及び断面図を示す。図１（Ａ）は、トランジスタ４２０の平面図であり、図１（Ｂ）は、図１（Ａ）のＸ１−Ｙ１における断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ４２０の構成要素の一部（例えば、絶縁層４０７等）を省略して図示している。
【００２６】
図１（Ａ）及び図１（Ｂ）に示すトランジスタ４２０は、絶縁表面を有する基板４００上に、下地絶縁層４３６と、ソース電極層４０５ａ及びドレイン電極層４０５ｂと、不純物領域４０３ａ、不純物領域４０３ｂ、及びチャネル形成領域４０３ｃを含む酸化物半導体層４０３と、酸化物半導体層４０３、ソース電極層４０５ａ及びドレイン電極層４０５ｂの上面と接するゲート絶縁層４０２と、ゲート絶縁層４０２を介してチャネル形成領域４０３ｃと重畳するゲート電極層４０１と、ゲート電極層４０１の側面に接する導電層４１１と、導電層４１１のゲート電極層４０１と対向する側面に設けられた側壁絶縁層４１２と、を含んで構成される。
【００２７】
酸化物半導体層４０３は、不純物領域４０３ａのチャネル長方向の側面においてソース電極層４０５ａと接し、不純物領域４０３ｂのチャネル長方向の側面においてドレイン電極層４０５ｂと接する。
【００２８】
また、トランジスタ４２０のチャネル長方向の断面において、導電層４１１の少なくとも一部は、ゲート絶縁層４０２を介してソース電極層４０５ａ及びドレイン電極層４０５ｂ上に設けられている。導電層４１１は、ゲート電極層４０１の側面に接して設けられ、ゲート電極層４０１の一部として機能することが可能であるため、チャネル長方向の断面において、ゲート絶縁層４０２を介してソース電極層４０５ａ及びドレイン電極層４０５ｂと重畳する領域を、Ｌｏｖ領域とすることができる。
【００２９】
また、導電層４１１のゲート電極層４０１と対向する側面の一部に接するように、側壁絶縁層４１２が設けられている。導電層４１１は、作製工程において、ゲート電極層４０１を覆う導電膜を、側壁絶縁層４１２をマスクとして加工することで形成される。よって、導電層４１１の側端部は、側壁絶縁層４１２の側端部と一致している。
【００３０】
なお、Ｌｏｖ領域のチャネル長方向の長さが長いと、当該領域に生じる寄生容量が拡大する恐れがあるが、本実施の形態では、導電層４１１を介してゲート電極層４０１の側面に自己整合的に設けられた側壁絶縁層４１２の長さによってＬｏｖ領域の長さを制御することが可能である。よって、微細なＬｏｖ領域を精度よく加工することができる。
【００３１】
また、図１に示すトランジスタ４２０は、側壁絶縁層４１２及びゲート電極層４０１上に設けられた、絶縁層４０６及び絶縁層４０７と、絶縁層４０７上に設けられた配線層４３５ａ及び配線層４３５ｂを構成要素に含めてもよい。配線層４３５ａは、絶縁層４０６、絶縁層４０７及びゲート絶縁層４０２に設けられた開口を介して、ソース電極層４０５ａと電気的に接続し、配線層４３５ｂは、絶縁層４０６、絶縁層４０７及びゲート絶縁層４０２に設けられた開口を介してドレイン電極層４０５ｂと電気的に接続している。
【００３２】
酸化物半導体層４０３は、ゲート電極層４０１をマスクとしてドーパントを導入することで自己整合的に形成された不純物領域４０３ａ及び不純物領域４０３ｂを含む。当該領域は、トランジスタ４２０のソース領域またはドレイン領域として機能させることができ、チャネル形成領域４０３ｃよりも低抵抗化された領域である。不純物領域４０３ａ及び不純物領域４０３ｂを設けることによって、当該一対の不純物領域の間に設けられたチャネル形成領域４０３ｃに加わる電界を緩和させることができる。また、ソース電極層４０５ａ及びドレイン電極層４０５ｂがそれぞれ不純物領域と接する構成とすることで、酸化物半導体層４０３と、ソース電極層４０５ａ及びドレイン電極層４０５ｂと、のコンタクト抵抗を低減することができる。
【００３３】
また、酸化物半導体層４０３のチャネル長方向の長さを、ゲート電極層４０１のチャネル長方向の長さよりも長くすることで、ゲート電極層４０１を形成するためのアライメントの自由度をより向上させることができ、且つ、酸化物半導体層４０３に不純物領域を設けることでトランジスタ４２０のチャネル長を縮小することができる。よって、微細化されたトランジスタを歩留まりよく作製することができる。
【００３４】
不純物領域４０３ａ及び不純物領域４０３ｂに含まれるドーパントは、酸化物半導体層４０３の導電率を変化させる不純物である。ドーパントとしては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。また、ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【００３５】
また、トランジスタ４２０において、ソース電極層４０５ａ及びドレイン電極層４０５ｂは、酸化物半導体層４０３と接する側面においてテーパ形状を有している。ソース電極層４０５ａ及びドレイン電極層４０５ｂのテーパ角は、例えば２０°以上５０°以下とすることができる。なお、ここで、テーパ角とは、テーパ形状を有する層（ここでは、ソース電極層４０５ａ又はドレイン電極層４０５ｂ）をその断面に垂直な方向から観察した際に、当該テーパ形状を有する層の側面と底面がなす傾斜角を示す。
【００３６】
ソース電極層４０５ａ及びドレイン電極層４０５ｂの側面をテーパ形状とすることで、酸化物半導体層４０３との接触面積を拡大することができるため、コンタクト抵抗を低減させることができる。
【００３７】
また、ソース電極層４０５ａ及びドレイン電極層４０５ｂがテーパ形状を有することで、ソース電極層４０５ａ及びドレイン電極層４０５ｂと接して設けられる酸化物半導体層４０３は、チャネル長方向の側面において逆テーパ形状を有する構成となる。ここで、酸化物半導体層４０３が結晶性を有する酸化物半導体の場合、酸化物半導体層４０３の側面から酸素が脱離することで生じうる酸素欠損の発生を抑制し、トランジスタ４２０のリーク電流を低減することができる。
【００３８】
また、酸化物半導体層４０３が逆テーパ形状を有することで、ゲート絶縁層４０２と接する酸化物半導体層４０３の上面のチャネル長方向の長さを拡大することができる。よって、ゲート絶縁層４０２を介して酸化物半導体層４０３上にゲート電極層４０１を形成する際のアライメントの自由度を向上させることができる。また、ソース電極層４０５ａとドレイン電極層４０５ｂとの電界を効果的に緩和させることができる。
【００３９】
以下、図２及び図３を用いて、本実施の形態のトランジスタの作製工程の例について説明する。
【００４０】
まず、絶縁表面を有する基板４００上に、下地絶縁層４３６を形成する。
【００４１】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理工程に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００として用いてもよい。
【００４２】
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体層４０３を含むトランジスタ４２０を直接作製してもよいし、他の作製基板に酸化物半導体層４０３を含むトランジスタ４２０を作製し、その後作製基板から剥離して可撓性基板に転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体層を含むトランジスタ４２０との間に剥離層を設けるとよい。
【００４３】
下地絶縁層４３６は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を含む膜の単層又は積層構造とすることができる。但し、下地絶縁層４３６は、酸化物絶縁膜を含む単層又は積層構造として、該酸化物絶縁膜が後に形成される酸化物半導体層４０３と接する構造とすることが好ましい。なお、下地絶縁層４３６は、必ずしも設けなくともよい。
【００４４】
下地絶縁層４３６は化学量論的組成を超える酸素を含む領域（以下、酸素過剰領域とも表記する）を有すると、下地絶縁層４３６に含まれる過剰な酸素によって、後に形成される酸化物半導体層４０３の酸素欠損を補填することが可能であるため好ましい。下地絶縁層４３６が積層構造の場合は、少なくとも酸化物半導体層４０３と接する層において酸素過剰領域を有することが好ましい。下地絶縁層４３６に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて下地絶縁層４３６を成膜すればよい。又は、成膜後の下地絶縁層４３６に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して、酸素過剰領域を形成しても良い。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【００４５】
次いで、下地絶縁層４３６上にソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を成膜し、フォトリソグラフィ工程によって作製したマスクを用いた選択的なエッチング処理を行い、ソース電極層４０５ａとドレイン電極層４０５ｂを形成する（図２（Ａ）参照）。
【００４６】
ソース電極層４０５ａ及びドレイン電極層４０５ｂの材料としては、後の加熱処理に耐えられる材料を用いる。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方又は双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜又はそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。又は、導電性の金属酸化物を用いてソース電極層４０５ａ及びドレイン電極層４０５ｂを形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）又はこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００４７】
次いで、ソース電極層４０５ａ及びドレイン電極層４０５ｂの間隙を埋めるように、島状の酸化物半導体層４０３を形成する。
【００４８】
本実施の形態においては、例えば、１μｍより小さく、好ましくは１ｎｍ以上１００ｎｍ以下、より好ましくは３ｎｍ以上５０ｎｍ以下のサイズまで粉砕された金属酸化物微粒子を、金属酸化物微粒子同士の凝集を抑制する機能を有する溶媒（分散剤ともいう）に分散させた溶液を、下地絶縁層４３６上に、スピンコート法、ディップ法、スプレー塗布法、液滴吐出法（インクジェット法等）、スクリーン印刷、オフセット印刷、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ノズルプリンティング法、ミストＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等によって塗布した後、当該溶液に対して加熱処理を行うことで、酸化物半導体層４０３を形成する。
【００４９】
溶液に対する加熱処理は、分散剤が蒸発し、金属酸化物微粒子同士が結合する温度で処理を行えばよく、例えば１５０℃以上４００℃以下とすることができる。加熱処理に用いる装置については特に限定はないが、溶液中の分散剤を効率的に除去するためには、減圧雰囲気下で加熱処理を行える装置を用いることが好適である。
【００５０】
なお、下地絶縁層４３６上に酸化物半導体層４０３となる溶液を塗布する際に、液滴吐出法等、直接パターンを被形成領域に形成する方法を用いると、パターニングが必要でなくなるので工程が簡略化し、且つ、微細な加工を歩留まりよく行うことができるため好ましい。
【００５１】
なお、本実施の形態においては、金属酸化物微粒子を含む溶液を塗布することで、酸化物半導体層４０３を形成したが、本発明の実施の形態はこれに限られない。例えば、酸化物半導体層４０３を構成する金属の金属塩を含む溶液を下地絶縁層４３６上に塗布し、その後当該溶液に熱酸化処理を行うことで、酸化物半導体層４０３を形成してもよい。熱酸化処理としては、例えば、酸素プラズマ処理等を用いることができる。
【００５２】
酸化物半導体層４０３は、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎの双方を含むことが好ましい。また、酸化物半導体層４０３を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。
【００５３】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００５４】
例えば、酸化物半導体層４０３として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００５５】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００５６】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【００５７】
酸化物半導体層は、単層構造であってもよいし、積層構造であってもよい。また、非晶質構造であってもよいし、結晶性であってもよい。酸化物半導体層を非晶質構造とする場合には、後の作製工程において、酸化物半導体層に熱処理を行うことによって、結晶性酸化物半導体層としてもよい。非晶質酸化物半導体層を結晶化させる熱処理の温度は、２５０℃以上７００℃以下、好ましくは、４００℃以上、より好ましくは５００℃以上、さらに好ましくは５５０℃以上とする。なお、当該熱処理は、作製工程における他の熱処理を兼ねることも可能である。
【００５８】
酸化物半導体層４０３の成膜前に、酸化物半導体層の被成膜面に平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、ドライエッチング処理、プラズマ処理を用いることができる。
【００５９】
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法をいう。なお、アルゴンに代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、酸化物半導体層の成膜表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
【００６０】
平坦化処理として、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、酸化物半導体層の成膜表面の凹凸状態に合わせて適宜設定すればよい。
【００６１】
また、酸化物半導体層４０３に、当該酸化物半導体層４０３に含まれる過剰な水素（水や水酸基を含む）を除去（脱水化又は脱水素化）するための熱処理を行うことが好ましい。熱処理の温度は、３００℃以上７００℃以下、又は基板の歪み点未満とする。熱処理は減圧下又は窒素雰囲気下などで行うことができる。なお、当該熱処理を、分散剤を蒸発させるための熱処理と兼ねることも可能である。
【００６２】
この熱処理によって、ｎ型の導電性を付与する不純物である水素を酸化物半導体から除去することができる。例えば、脱水化又は脱水素化処理後の酸化物半導体層４０３に含まれる水素濃度を、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下とすることができる。
【００６３】
なお、脱水化又は脱水素化のための熱処理は、酸化物半導体層の成膜後であればトランジスタ４２０の作製工程においてどのタイミングで行ってもよい。また、脱水化又は脱水素化のための熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
【００６４】
熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００６５】
また、熱処理で酸化物半導体層４０３を加熱した後、加熱温度を維持、又はその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガス又は一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する酸素ガス又は一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガス又は一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層４０３を高純度化及びｉ型（真性）化することができる。
【００６６】
また、脱水化又は脱水素化処理を行った酸化物半導体層に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。
【００６７】
脱水化又は脱水素化処理を行った酸化物半導体層に、酸素を導入して膜中に酸素を供給することによって、酸化物半導体層を高純度化、及びｉ型（真性）化することができる。高純度化し、ｉ型（真性）化した酸化物半導体層を有するトランジスタは、電気特性変動が抑制されており、電気的に安定である。
【００６８】
酸素の導入工程は、酸化物半導体層に酸素導入する場合、酸化物半導体層に直接導入してもよいし、後に形成されるゲート絶縁層４０２や絶縁層４０６などの他の膜を通過して酸化物半導体層４０３へ導入してもよい。酸素を他の膜を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、露出された酸化物半導体層４０３へ直接酸素を導入する場合は、上記の方法に加えてプラズマ処理なども用いることができる。
【００６９】
酸化物半導体層４０３への酸素の導入は酸化物半導体層４０３の成膜後であれば、そのタイミングは特に限定されない。また、酸化物半導体層４０３への酸素の導入は複数回行ってもよい。
【００７０】
本実施の形態で示すトランジスタの作製方法では、島状の酸化物半導体層４０３を形成する工程において、レジストマスクを用いたエッチング処理を用いないため、酸化物半導体層４０３のチャネル長方向の長さが微細化されている場合でも精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきを少ない微細な構造を有するトランジスタ４２０を歩留まりよく作製することができる。
【００７１】
なお、本実施の形態においては、ソース電極層４０５ａ及びドレイン電極層４０５ｂの上端部は、酸化物半導体層４０３の上端部と概略一致している。但し、本発明の実施の形態はこれに限られず、ソース電極層４０５ａ及びドレイン電極層４０５ｂと、酸化物半導体層４０３と、が異なる膜厚を有する場合もある。
【００７２】
次いで、酸化物半導体層４０３、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上にゲート絶縁層４０２を形成する。なお、酸化物半導体層４０３のチャネル幅方向の側面は、ゲート絶縁層４０２と接する。
【００７３】
ゲート絶縁層４０２は、１ｎｍ以上２０ｎｍ以下の膜厚で、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いて形成することができる。また、ゲート絶縁層４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【００７４】
ゲート絶縁層４０２の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用いることができる。ゲート絶縁層４０２は、酸化物半導体層４０３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁層４０２は、膜中（バルク中）に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層４０２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とすることが好ましい。本実施の形態では、ゲート絶縁層４０２として、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層４０２として用いることで、酸化物半導体層４０３に酸素を供給することができ、特性を良好にすることができる。
【００７５】
また、ゲート絶縁層４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート、窒素が添加されたハフニウムシリケート、ハフニウムアルミネート、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。ゲート絶縁層４０２は、単層構造としても良いし、積層構造としても良い。
【００７６】
また、下地絶縁層４３６と同様に、ゲート絶縁層４０２は酸素過剰領域を有すると、ゲート絶縁層４０２に含まれる過剰な酸素によって、酸化物半導体層４０３の酸素欠損を補填することが可能であるため好ましい。ゲート絶縁層４０２が積層構造の場合は、少なくとも酸化物半導体層４０３と接する層において酸素過剰領域を有することが好ましい。ゲート絶縁層４０２に酸素過剰領域を設けるには、例えば、酸素雰囲気下にてゲート絶縁層４０２を成膜すればよい。又は、成膜後のゲート絶縁層４０２に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して、酸素過剰領域を形成しても良い。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【００７７】
なお、成膜後のゲート絶縁層４０２に酸素を導入する場合、当該酸素導入処理によって同時に酸化物半導体層４０３へ酸素を導入してもよい。また、ゲート絶縁層４０２に酸素を導入した後に、熱処理を行うのが好ましい。熱処理の温度は、例えば３００℃以上４５０℃以下とすることができる。なお、当該熱処理は、酸化物半導体層４０３からの脱水化処理又は脱水素化処理と兼ねることが可能である。
【００７８】
なお、ゲート絶縁層４０２への酸素の導入処理は、ゲート絶縁層４０２の成膜後であればそのタイミングは特に限定されない。また、酸素の導入方法を複数組み合わせて用いることもできる。例えば、ゲート絶縁層４０２成膜後に、イオン注入法及びプラズマ処理によって酸素を導入して、熱処理を施してもよい。または、ゲート絶縁層４０２成膜後、プラズマ処理によって酸素を導入し、後の工程で絶縁層４０６を成膜後にイオン注入法によって酸素を再度導入し、熱処理を行ってもよく、プラズマ処理とイオン注入処理の順序を入れ替えてもよい。
【００７９】
次いで、ゲート絶縁層４０２を介して島状の酸化物半導体層４０３上にゲート電極層４０１を形成する。ゲート電極層４０１は、プラズマＣＶＤ法またはスパッタリング法等により形成することができる。また、ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、ゲート電極層４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層構造としてもよい。
【００８０】
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
【００８１】
また、ゲート絶縁層４０２と接するゲート電極層４０１の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタのしきい値電圧をプラス側にシフトさせることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【００８２】
なお、ゲート電極層４０１は、ゲート絶縁層４０２上に設けられた導電膜（図示しない）を、マスクを用いて加工することによって形成することができる。ここで、加工に用いるマスクは、フォトリソグラフィ法などによって形成されたマスクに、スリミング処理を行って、より微細なパターンを有するマスクとするのが好ましい。
【００８３】
スリミング処理としては、例えば、ラジカル状態の酸素（酸素ラジカル）などを用いるアッシング処理を適用することができる。ただし、スリミング処理はフォトリソグラフィ法などによって形成されたマスクをより微細なパターンに加工できる処理であれば、アッシング処理に限定する必要はない。また、スリミング処理によって形成されるマスクによってトランジスタのチャネル長（Ｌ）が決定されることになるため、当該スリミング処理としては制御性の良好な処理を適用することができる。
【００８４】
スリミング処理の結果、フォトリソグラフィ法などによって形成されたマスクを、露光装置の解像限界以下、好ましくは１／２以下、より好ましくは１／３以下の線幅まで微細化することが可能である。例えば、線幅は、３０ｎｍ以上２０００ｎｍ以下、好ましくは５０ｎｍ以上３５０ｎｍ以下とすることができる。これにより、トランジスタのさらなる微細化を達成することができる。
【００８５】
次に、ゲート電極層４０１をマスクとして酸化物半導体層４０３にドーパント４３１を導入し、不純物領域４０３ａ及び不純物領域４０３ｂを形成する。ドーパント４３１の導入処理によって、チャネル形成領域４０３ｃを挟んで一対の不純物領域が設けられた酸化物半導体層４０３が形成される（図２（Ｃ）参照）。
【００８６】
ドーパント４３１の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパント４３１の単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
【００８７】
ドーパント４３１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚を適宜設定して制御すればよい。なお、ドーパント４３１のドーズ量は、例えば、１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。また、不純物領域におけるドーパント４３１の濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
【００８８】
ドーパント４３１を導入する際に、基板４００を加熱しながら行ってもよい。
【００８９】
なお、酸化物半導体層４０３にドーパント４３１を導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
【００９０】
また、ドーパント４３１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
【００９１】
次にゲート電極層４０１及びゲート絶縁層４０２上に導電膜４１５を成膜し、導電膜４１５上に絶縁層４１６を形成する（図３（Ａ）参照）。
【００９２】
導電膜４１５は、ゲート電極層４０１と同様の材料を用いて形成することができ、スパッタリング法を用いて成膜するのが好ましい。また、導電膜４１５の膜厚は、例えば、１０ｎｍ以上５０ｎｍ以下とするのが好ましい。
【００９３】
絶縁層４１６は、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等を用いて形成することができ、ＣＶＤ法を用いて成膜するのが好ましい。
【００９４】
一般的に、スパッタリング法はＣＶＤ法と比較して段差被覆性（ステップカバレッジ）が低い。よって、ゲート電極層４０１に接して膜厚の大きな導電膜を形成し、当該導電膜を異方性エッチングして自己整合的にゲート電極層４０１の側壁に接する導電層を形成しようとする場合、段差部（ゲート絶縁層４０２と接する領域とゲート電極層４０１と接する領域の境界）に密度の低い領域が形成されることがある。ゲート電極層の一部として機能する導電層が密度の低い領域を含んでいると、当該領域がリーク電流発生の要因となりうる。
【００９５】
しかしながら、本実施の形態においては、ゲート電極層４０１を覆うように膜厚の小さな導電膜４１５を形成し、その後、ステップカバレッジの良好なＣＶＤ法によって導電膜４１５に接する絶縁層４１６を形成する。したがって、膜質の良好な導電膜４１５によってゲート電極層４０１を覆うことが可能となる。
【００９６】
なお、本実施の形態において、ゲート電極層４０１は、その端部がテーパ形状を有しているが、本発明の実施の形態はこれに限られない。但し、ゲート電極層４０１がテーパ形状を有することで、導電膜４１５が良好なステップカバレッジを確保することが容易となるため、好ましい。
【００９７】
次いで、絶縁層４１６を異方性エッチングして、側壁絶縁層４１２を形成する（図３（Ｂ）参照）。
【００９８】
次いで、側壁絶縁層４１２をマスクとして、導電膜４１５をエッチングすることで、ゲート電極層４０１の側面に接して導電層４１１を形成する（図３（Ｃ）参照）。
【００９９】
その後、ゲート絶縁層４０２、ゲート電極層４０１、及び側壁絶縁層４１２上に絶縁層４０６及び絶縁層４０７を形成する。なお、本実施の形態では、ゲート絶縁層４０２、ゲート電極層４０１、及び側壁絶縁層４１２上に絶縁層４０６及び絶縁層４０７の積層構造を設ける例を示すが、本発明の一態様はこれに限定されず、単層構造の絶縁層を設けてもよい。または、３層以上の絶縁層を積層させてもよい。
【０１００】
絶縁層４０６又は絶縁層４０７は、プラズマＣＶＤ法、スパッタリング法、または蒸着法等により成膜することができる。特に、スパッタリング法など、絶縁層４０６または絶縁層４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することが好ましい。絶縁層４０６又は絶縁層４０７としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または酸化ガリウム膜などの無機絶縁膜などを用いることができる。
【０１０１】
また、絶縁層４０６又は絶縁層４０７として、酸化アルミニウム膜、酸化ハフニウム膜、酸化マグネシウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化バリウム膜）、または金属窒化物膜（例えば、窒化アルミニウム膜）も用いることができる。
【０１０２】
なお、絶縁層４０６又は絶縁層４０７として、酸化アルミニウム膜を設けることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高く、作製工程中及び作製後において、トランジスタの動作特性の変動要因となる水素、水分などの不純物の酸化物半導体層４０３への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体層４０３からの放出を防止する保護膜として機能するため好ましく適用することができる。
【０１０３】
酸化物半導体層４０３の成膜時と同様に、絶縁層４０６又は絶縁層４０７を成膜する成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層４０６又は絶縁層４０７に含まれる不純物の濃度を低減できる。また、絶縁層４０６又は絶縁層４０７を成膜する成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
【０１０４】
本実施の形態では、絶縁層４０６として酸化アルミニウム膜を形成し、絶縁層４０７として酸化シリコン膜を形成するものとする。なお、酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ４２０に安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ  Ｒｅｆｌｅｃｔｉｏｎ）によって測定することができる。
【０１０５】
なお、絶縁層４０６として酸化アルミニウム膜を形成する場合、当該酸化アルミニウム膜の形成後に熱処理を行うことが好ましい。酸化アルミニウム膜は、酸化物半導体層への水（水素を含む）の侵入防止機能及び酸化物半導体層からの酸素の脱離防止機能を有する。よって、酸化物半導体層４０３及び／またはそれに接する絶縁層が酸素過剰領域を有していると、酸化アルミニウム膜を設けた状態で熱処理を行うことによって、酸化物半導体層の膜中（バルク中）または、絶縁層と酸化物半導体層の界面において、少なくとも１ヶ所、酸素過剰領域を設けることができる。
【０１０６】
次いで、絶縁層４０７、絶縁層４０６及びゲート絶縁層４０２に、ソース電極層４０５ａ又はドレイン電極層４０５ｂに達する開口を形成し、開口に配線層４３５ａ及び配線層４３５ｂを形成する（図３（Ｄ）参照）。配線層４３５ａ及び配線層４３５ｂを用いて他のトランジスタや素子と接続させ、様々な回路を形成することができる。
【０１０７】
配線層４３５ａ及び配線層４３５ｂはゲート電極層４０１、導電層４１１、ソース電極層４０５ａ、又はドレイン電極層４０５ｂと同様の材料及び方法を用いて形成することができ、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としてもよい。また、配線層４３５ａ、配線層４３５ｂに用いる導電膜としては、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、ＩＴＯ、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１０８】
例えば、配線層４３５ａ及び配線層４３５ｂとして、モリブデン膜の単層、窒化タンタル膜と銅膜との積層、又は窒化タンタル膜とタングステン膜との積層などを用いることができる。
【０１０９】
以上の工程によって、本実施の形態のトランジスタ４２０が形成される。
【０１１０】
なお、上述のトランジスタ４２０では、側壁絶縁層４１２が、導電層４１１の上面の一部と接する場合を例に示したが、本発明の実施の形態はこれに限られない。側壁絶縁層４１２の大きさ（チャネル長方向の長さ、又は側壁絶縁層の膜厚）は、絶縁層４１６のエッチング処理を制御することによって適宜設定可能である。
【０１１１】
例えば、図４（Ａ）に示すトランジスタ４２２のように、側壁絶縁層４１２の高さ（基板４００表面から側壁絶縁層４１２の最上面までの距離）と導電層４１１の高さ（基板４００表面から導電層４１１の最上面までの距離）が一致する構成としてもよい。または、図４（Ｂ）に示すトランジスタ４２４のように、側壁絶縁層４１２の高さ（基板４００表面から側壁絶縁層４１２の最上面までの距離）が、導電層４１１の高さ（基板４００表面から導電層４１１の最上面までの距離）よりも低い形状であってもよい。トランジスタ４２４において、側壁絶縁層４１２の上端部は導電層４１１の側面に接している。なお、図４（Ａ）及び図４（Ｂ）に示すトランジスタ４２２及びトランジスタ４２４において、側壁絶縁層４１２の大きさ以外は、図１に示すトランジスタ４２０と同様の構成とすることができる。
【０１１２】
また、ゲート電極層４０１をパターン形成する際、及び／又は側壁絶縁層をマスクとして導電膜４１５をエッチングする際、エッチング処理の条件によっては、ゲート絶縁層４０２の一部がエッチングされる場合もある。
【０１１３】
例えば、図４（Ｃ）に示すトランジスタ４２６は、ゲート電極層４０１形成のためのエッチング処理と、導電層４１１形成のためのエッチング処理によって、それぞれゲート絶縁層４０２の膜厚が減少した例であり、トランジスタ４２６においてゲート電極層４０１と重畳する領域のゲート絶縁層４０２の膜厚は、導電層４１１と重畳する領域の膜厚よりも大きい。また、導電層４１１と重畳する領域のゲート絶縁層４０２の膜厚は、導電層４１１及びゲート電極層４０１と重畳しない領域の膜厚よりも大きい。
【０１１４】
なお、本実施の形態はこれに限られず、例えば、ゲート電極層４０１形成のためのエッチング処理によってゲート絶縁層４０２の一部の領域（ゲート電極層４０１と重畳しない領域）の膜厚が減少し、導電層４１１形成のためのエッチング処理によっては、ゲート絶縁層４０２の膜厚の減少が起こらない場合もある。
【０１１５】
本実施の形態で示すトランジスタは、一対の不純物領域及びチャネル形成領域を含む酸化物半導体層４０３と、不純物領域において酸化物半導体層４０３のチャネル長方向の側面と接するソース電極層４０５ａ及びドレイン電極層４０５ｂと、を有する。これによって酸化物半導体層４０３とソース電極層４０５ａまたはドレイン電極層４０５ｂとのコンタクト抵抗を低減することができ、オン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能なトランジスタとすることができる。
【０１１６】
また、ゲート電極層４０１をマスクとしてドーパントを導入することで、島状の酸化物半導体層４０３のチャネル長方向の長さを、ゲート電極層４０１のアライメント精度を保つ程度に維持したまま、チャネル形成領域４０３ｃの長さを縮小することができる。よって、微細化されたトランジスタ４２０を歩留まりよく提供することができる。
【０１１７】
また、島状の酸化物半導体層４０３を形成する際に、レジストマスクを用いたエッチング処理を用いないため、ソース電極層４０５ａ及びドレイン電極層４０５ｂの間隔が微細化されている場合でも精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきを少ない微細な構造を有するトランジスタ４２０を歩留まりよく作製することができる。
【０１１８】
また、本実施の形態の半導体装置は、ゲート電極層４０１の側面に導電層４１１を設ける。これによって、当該導電層４１１が、チャネル長方向においてゲート絶縁層４０２を介してソース電極層４０５ａ及びドレイン電極層４０５ｂと重畳するため、Ｌｏｖ領域を有するトランジスタとすることができ、トランジスタのオン電流の低下を抑制することが可能となる。
【０１１９】
また、本実施の形態の半導体装置は、ソース電極層４０５ａ及びドレイン電極層４０５ｂによって、酸化物半導体層４０３のチャネル長方向の側面を配線で覆う構成とし、酸化物半導体層４０３への側面からの光の侵入を抑制することができる。ゲート絶縁層４０２を介して酸化物半導体層４０３上に設けられたゲート電極層４０１及び導電層４１１によって酸化物半導体層４０３への上方からの光の侵入を抑制することができる。よって、酸化物半導体層の光劣化を抑制することができるため、信頼性の高い半導体装置とすることが可能となる。
【０１２０】
また、導電層４１１は、作製工程において、導電膜４１５を介してゲート電極層４０１上に設けられた絶縁層４１６を、自己整合的に側壁絶縁層４１２に加工した後、該側壁絶縁層４１２をマスクとして導電膜４１５をエッチングすることで形成されており、レジストマスクを用いたエッチング工程を用いないため、精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきを少ない微細な構造を有するトランジスタを歩留まりよく作製することができる。
【０１２１】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１２２】
（実施の形態２）
上記実施の形態で一例を示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１２３】
図５（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図５（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また信号線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
【０１２４】
図５（Ｂ）（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図５（Ｂ）（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図５（Ｂ）（Ｃ）においては、信号線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１２５】
また図５（Ｂ）（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装してもよい。
【０１２６】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）などを用いることができる。図５（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図５（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図５（Ｃ）は、ＴＡＢにより信号線駆動回路４００３を実装する例である。
【０１２７】
なお、表示装置は、表示素子が封止された状態にあるパネル（表示パネル、発光パネル）と、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。すなわち、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、表示素子が封止された状態にあるパネルだけでなく、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１２８】
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で一例を示したトランジスタを適用することができる。
【０１２９】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０１３０】
半導体装置の一形態について、図５及び図６を用いて説明する。図６は、図５（Ｂ）のＭ−Ｎにおける断面図に相当する。
【０１３１】
図６に示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
【０１３２】
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース配線層及びドレイン配線層と同じ導電膜で形成されている。
【０１３３】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図６では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図６（Ａ）及び（Ｂ）では、トランジスタ４０１０、４０１１上には絶縁膜４０２４、４０２５、層間絶縁膜４０２０、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３は下地膜として機能する絶縁膜である。なお、画素部４００２と走査線駆動回路４００４を同一基板上に設けない場合には、層間絶縁膜４０２０、絶縁膜４０２１を設けずに、第１の電極層４０３０をトランジスタ４０１０に直接接続させることも可能である。
【０１３４】
トランジスタ４０１０、４０１１としては、実施の形態１で示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ４２０と同様な構造を有するトランジスタを適用する例を示す。
【０１３５】
トランジスタ４０１０、４０１１に含まれる酸化物半導体層は、ソース電極層及びドレイン電極層によってチャネル長方向の側面を覆われることで、該側面からの光の侵入が抑制され、且つ、ゲート電極層及びゲート電極層のチャネル長方向の側面に設けられた導電層によって、上方からの光の侵入が抑制されている。つまり、ソース電極層、ドレイン電極層、ゲート電極層及びゲート電極層の側面に設けられた導電層は、遮光膜としても機能する。よって、酸化物半導体層の光劣化を抑制することができるため、バイアス−熱ストレス試験（ＢＴ試験）前後におけるトランジスタ４０１０、４０１１のしきい値電圧の変化量を低減することができ、図５及び図６で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができる。
【０１３６】
なお、図６（Ａ）では、トランジスタ４０１０、４０１１と重畳する領域には遮光膜４０５０が設けられている。遮光膜４０５０によって、トランジスタ４０１０、４０１１下方からの光（例えば、バックライトの光）の酸化物半導体層への侵入を抑制することができるため、半導体装置の信頼性をより向上させることができる。
【０１３７】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
【０１３８】
図６（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図６（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
【０１３９】
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いてもよい。
【０１４０】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０１４１】
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１とは接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体層を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。
【０１４２】
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
【０１４３】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間、電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。
【０１４４】
本実施の形態で用いる酸化物半導体層を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０１４５】
また、本実施の形態で用いる酸化物半導体層を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
【０１４６】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１４７】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０１４８】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０１４９】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０１５０】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０１５１】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０１５２】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０１５３】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０１５４】
図６（Ｂ）に表示素子として発光素子を用いた発光装置（発光パネル）の例を示す。表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０１５５】
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０１５６】
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
【０１５７】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０１５８】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
【０１５９】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０１６０】
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０１６１】
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０１６２】
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
【０１６３】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０１６４】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
【０１６５】
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
【０１６６】
なお、図５及び図６において、第１の基板４００１、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０１６７】
層間絶縁膜４０２０は酸化物絶縁膜を用いることができ、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を用いて形成することができる。また、上記酸化物絶縁膜上に窒化物絶縁膜を積層してもよく、窒化物絶縁膜は窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成することができる。
【０１６８】
なお、トランジスタ４０１０、４０１１を覆うように、保護膜として酸化アルミニウム膜を用いることが好ましい。保護膜はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０１６９】
酸化物半導体層上に保護膜として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０１７０】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体層への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体層からの放出を防止する保護膜として機能する。
【０１７１】
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
【０１７２】
絶縁膜４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、スクリーン印刷、オフセット印刷、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０１７３】
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
【０１７４】
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
【０１７５】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
【０１７６】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
【０１７７】
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
【０１７８】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１７９】
また、本実施の形態で示す半導体装置は、酸化物半導体層及びゲート電極層のチャネル長方向の側面に設けられた導電層のパターン形成に、フォトリソグラフィ工程を用いないため、半導体装置の作製に使用されるマスクの枚数を削減することが可能である。したがって、半導体装置の製造コストを削減するとともに、歩留まりを向上させることができる。また、大面積基板を用いることが可能である。
【０１８０】
また、本実施の形態で示す半導体装置は、微細化されたトランジスタを有するため、高い開口率を維持したまま高精細な表示を行うことが可能となる。
【０１８１】
以上のように上記実施の形態で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
【０１８２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１８３】
（実施の形態３）
実施の形態１で一例を示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
【０１８４】
図７（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図７（Ａ）はフォトセンサの等価回路であり、図７（Ｂ）はフォトセンサの一部を示す断面図である。
【０１８５】
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
【０１８６】
なお、本明細書における回路図において、酸化物半導体層を用いるトランジスタと明確に判明できるように、酸化物半導体層を用いるトランジスタの記号には「ＯＳ」と記載している。図７（Ａ）において、トランジスタ６４０、トランジスタ６５６は上記実施の形態に示したトランジスタが適用でき、酸化物半導体層を用いるトランジスタである。本実施の形態では、実施の形態１で示したトランジスタ４２０と同様な構造を有するトランジスタを適用する例を示す。
【０１８７】
図７（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
【０１８８】
絶縁膜６３１上に設けられたトランジスタ６４０上には層間絶縁膜６３２、絶縁膜６３３、層間絶縁膜６３４が設けられている。フォトダイオード６０２は、絶縁膜６３３上に設けられ、絶縁膜６３３上に形成した電極層６４１ａ、６４１ｂと、層間絶縁膜６３４上に設けられた電極層６４２との間に、絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
【０１８９】
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
【０１９０】
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
【０１９１】
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
【０１９２】
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
【０１９３】
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
【０１９４】
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ  Ａｍｏｒｐｈｏｕｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
【０１９５】
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０１９６】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの珪素を含む化合物を水素で希釈して形成することができる。また、珪素を含む化合物（例えば水素化珪素）及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの珪素を含む化合物（例えば水素化珪素）に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい。
【０１９７】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
【０１９８】
絶縁膜６３１、層間絶縁膜６３２、絶縁膜６３３としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、スクリーン印刷、オフセット印刷、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて形成することができる。
【０１９９】
本実施の形態では、絶縁膜６３３として酸化アルミニウム膜を用いる。絶縁膜６３３はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０２００】
酸化物半導体層上に絶縁膜６３３として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０２０１】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体層への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体層からの放出を防止する保護膜として機能する。
【０２０２】
トランジスタ６４０に含まれる酸化物半導体層は、ソース電極層及びドレイン電極層によってチャネル長方向の側面を覆われることで、該側面からの光の侵入が抑制され、且つ、ゲート電極層及びゲート電極層のチャネル長方向の側面に設けられた導電層によって、上方からの光の侵入が抑制されている。つまり、ソース電極層、ドレイン電極層、ゲート電極層及びゲート電極層のチャネル長方向の側面に設けられた導電層は、遮光膜としても機能する。また、トランジスタ６４０と重畳する領域には遮光膜６５０が設けられており、トランジスタ６４０下方からの酸化物半導体層への光の侵入が抑制されている。よって、酸化物半導体層の光劣化を抑制することができるため、バイアス−熱ストレス試験（ＢＴ試験）前後におけるトランジスタ６４０のしきい値電圧の変化量を低減することができ、図７で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができる。
【０２０３】
絶縁膜６３１、層間絶縁膜６３２、絶縁膜６３３としては、無機絶縁材料を用いることができ、例えば、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、又は積層を用いることができる。
【０２０４】
また、層間絶縁膜６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁膜が好ましい。層間絶縁膜６３４としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積層を用いることができる。
【０２０５】
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
【０２０６】
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【０２０７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２０８】
（実施の形態４）
本実施の形態では、本発明の一態様の電子機器について説明する。具体的には、上記実施の形態で示すトランジスタを有する表示パネル、又は発光パネルを搭載した電子機器について図８を用いて説明する。
【０２０９】
半導体装置を適用した電子機器として、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。これらの電子機器の具体例を図８に示す。
【０２１０】
図８（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置７１００は、筐体７１０１に表示部７１０３が組み込まれている。表示部７１０３により、映像を表示することが可能であり、表示パネルを表示部７１０３に用いることができる。また、ここでは、スタンド７１０５により筐体７１０１を支持した構成を示している。
【０２１１】
テレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１０により行うことができる。リモコン操作機７１１０が備える操作キー７１０９により、チャンネルや音量の操作を行うことができ、表示部７１０３に表示される映像を操作することができる。また、リモコン操作機７１１０に、当該リモコン操作機７１１０から出力する情報を表示する表示部７１０７を設ける構成としてもよい。
【０２１２】
なお、テレビジョン装置７１００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２１３】
図８（Ｂ）はコンピュータであり、本体７２０１、筐体７２０２、表示部７２０３、キーボード７２０４、外部接続ポート７２０５、ポインティングデバイス７２０６等を含む。なお、コンピュータは、表示パネルをその表示部７２０３に用いることにより作製される。
【０２１４】
図８（Ｃ）は携帯型遊技機であり、筐体７３０１と筐体７３０２の２つの筐体で構成されており、連結部７３０３により、開閉可能に連結されている。筐体７３０１には表示部７３０４が組み込まれ、筐体７３０２には表示部７３０５が組み込まれている。また、図８（Ｃ）に示す携帯型遊技機は、その他、スピーカ部７３０６、記録媒体挿入部７３０７、ＬＥＤランプ７３０８、入力手段（操作キー７３０９、接続端子７３１０、センサ７３１１（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン７３１２）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも表示部７３０４および表示部７３０５の両方、または一方に表示パネルを用いていればよく、その他付属設備が適宜設けられた構成とすることができる。図８（Ｃ）に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図８（Ｃ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０２１５】
図８（Ｄ）は、携帯電話機の一例を示している。携帯電話機７４００は、筐体７４０１に組み込まれた表示部７４０２の他、操作ボタン７４０３、外部接続ポート７４０４、スピーカ７４０５、マイク７４０６などを備えている。なお、携帯電話機７４００は、表示パネルを表示部７４０２に用いることにより作製される。
【０２１６】
図８（Ｄ）に示す携帯電話機７４００は、表示部７４０２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は、表示部７４０２を指などで触れることにより行うことができる。
【０２１７】
表示部７４０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０２１８】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部７４０２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部７４０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０２１９】
また、携帯電話機７４００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機７４００の向き（縦か横か）を判断して、表示部７４０２の画面表示を自動的に切り替えるようにすることができる。
【０２２０】
また、画面モードの切り替えは、表示部７４０２を触れること、または筐体７４０１の操作ボタン７４０３の操作により行われる。また、表示部７４０２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２２１】
また、入力モードにおいて、表示部７４０２の光センサで検出される信号を検知し、表示部７４０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０２２２】
表示部７４０２は、イメージセンサとして機能させることもできる。例えば、表示部７４０２に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２２３】
図８（Ｅ）は、平板状のコンピュータの一例を示している。平板状のコンピュータ７４５０は、ヒンジ７４５４で接続された筐体７４５１Ｌと筐体７４５１Ｒを備えている。また、操作ボタン７４５３、左側スピーカ７４５５Ｌおよび右側スピーカ７４５５Ｒの他、コンピュータ７４５０の側面には図示されていない外部接続ポート７４５６を備える。なお、筐体７４５１Ｌに設けられた表示部７４５２Ｌと、筐体７４５１Ｒに設けられた表示部７４５２Ｒが互いに対峙するようにヒンジ７４５４を折り畳むと、表示部を筐体で保護することができる。
【０２２４】
表示部７４５２Ｌと表示部７４５２Ｒは、画像を表示する他、指などで触れると情報を入力できる。例えば、インストール済みのプログラムを示すアイコンを指でふれて選択し、プログラムを起動できる。または、表示された画像の二箇所に触れた指の間隔を変えて、画像を拡大または縮小できる。または、表示された画像の一箇所に触れた指を移動して画像を移動できる。また、キーボードの画像を表示して、表示された文字や記号を指で触れて選択し、情報を入力することもできる。
【０２２５】
また、コンピュータ７４５０に、ジャイロ、加速度センサ、ＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）受信機、指紋センサ、ビデオカメラを搭載することもできる。例えば、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、コンピュータ７４５０の向き（縦か横か）を判断して、表示する画面の向きを自動的に切り替えるようにすることができる。
【０２２６】
また、コンピュータ７４５０はネットワークに接続できる。コンピュータ７４５０はインターネット上の情報を表示できる他、ネットワークに接続された他の機器を遠隔から操作する端末として用いることができる。
【０２２７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【実施例】
【０２２８】
本実施例では、本発明の一態様の半導体装置の作製方法を適用して導電膜を加工し、実施の形態１に示すようなゲート電極層及びゲート電極層の側面に設けられた導電層の形状が得られることを確認した。
【０２２９】
以下に、実施例試料の作製方法について示す。
【０２３０】
まず、シリコン基板を用意し、基板上に窒化酸化シリコン膜をＣＶＤ法によって２０ｎｍ成膜した。当該窒化酸化シリコン膜は、本発明の一態様に係るトランジスタのゲート絶縁層に相当するため、以下、本実施例において、ゲート絶縁層と表記する。
【０２３１】
次に、ゲート絶縁層上に導電膜を形成した。導電膜として膜厚３０ｎｍの窒化タンタル膜を、アルゴン及び窒素（Ａｒ：Ｎ２＝５０ｓｃｃｍ：１０ｓｃｃｍ）混合雰囲気下、圧力０．６Ｐａ、電源電力１ｋＷのスパッタリング法によって成膜し、その上に膜厚１３５ｎｍのタングステン膜を、アルゴン（Ａｒ＝１００ｓｃｃｍ）雰囲気下、圧力２．０Ｐａ、電源電力４ｋＷのスパッタリング法によって成膜した。
【０２３２】
続いて、タングステン膜をＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法により、塩素、四弗化炭素及び酸素（Ｃｌ２：ＣＦ４：Ｏ２＝４５ｓｃｃｍ：５５ｓｃｃｍ：５５ｓｃｃｍ）混合雰囲気下、電源電力３ｋＷ、バイアス電力５０Ｗ、圧力０．６７Ｐａにおいてエッチング処理して、パターン形成されたタングステン層を形成した。
【０２３３】
続いて、窒化タンタル膜をＩＣＰエッチング法によって、塩素（Ｃｌ２＝１００ｓｃｃｍ）雰囲気下、電源電力１ｋＷ、バイアス電力６０Ｗ、圧力０．２Ｐａでエッチング処理して、パターン形成された窒化タンタル層を形成した。窒化タンタル層及びタングステン層の積層構造は、本発明の一態様に係るトランジスタのゲート電極層に相当するため、以下、本実施例においてゲート電極層と表記する。
【０２３４】
次に、スパッタリング法によって、ゲート電極層を覆うように、タングステン膜を３０ｎｍの膜厚で成膜した。成膜条件はアルゴン（Ａｒ＝５０ｓｃｃｍ）雰囲気下において、圧力０．６Ｐａ、電源電力１ｋＷである。
【０２３５】
次に、タングステン膜上に、窒化酸化シリコン膜をＣＶＤ法によって、１５０ｎｍ成膜した。
【０２３６】
続いて、窒化酸化シリコン膜を、ＩＣＰエッチング法を用いて、トリフルオロメタン及びヘリウム（ＣＨＦ３：Ｈｅ＝３０ｓｃｃｍ：１２０ｓｃｃｍ）混合雰囲気下、電源電力３ｋＷ、バイアス電力２００Ｗ、圧力２．０Ｐａでエッチング処理した。エッチング処理によって得られた窒化酸化シリコン層は、本発明の一態様に係るトランジスタの側壁絶縁層に相当するため、以下、本実施例において側壁絶縁層と表記する。
【０２３７】
続いて、側壁絶縁層をマスクとして、タングステン膜をＩＣＰエッチング法によって、四弗化炭素、塩素及び酸素（ＣＦ４：Ｃｌ２：Ｏ２＝５０ｓｃｃｍ：５０ｓｃｃｍ：２０ｓｃｃｍ）混合雰囲気下、電源電力５００Ｗ、バイアス電力１０Ｗ、圧力１．６Ｐａでエッチング処理して、ゲート電極層の側面に導電層（本実施例においては、タングステン層）を形成した。
【０２３８】
上記の方法を用いて作製した実施例試料の走査型透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）による断面写真（断面ＳＴＥＭ写真）を図９に示す。
【０２３９】
図９より、本実施例に記載の作製方法を用いて、実施の形態１に示すゲート電極層及びゲート電極層の側面に設けられた導電層の形状が得られることを確認できた。
【０２４０】
なお、実施例試料は図４（Ｂ）と同様に、側壁絶縁層の高さ（基板表面から側壁絶縁層の最上面までの距離）が、導電層の高さ（基板表面から導電層の最上面までの距離）よりも低い。また、図９において、ゲート電極層と重畳する領域のゲート絶縁層の膜厚は、導電層と重畳する領域の膜厚よりも大きい。具体的には、実施例試料において、ゲート電極層と重畳する領域のゲート絶縁層の膜厚は１７．９ｎｍであり、導電層と重畳する領域のゲート絶縁層の膜厚は１１．２ｎｍであった。これは、ゲート電極層のエッチングの際にゲート絶縁層も一緒にエッチングされたためであると考えられる。
【０２４１】
なお、実施例試料の導電層の側端部は、側壁絶縁層の側端部よりもチャネル長方向において、後退している。但し、開示する発明の技術的思想の一は、自己整合的に形成された側壁絶縁層をマスクとして導電層をエッチングすることで、フォトリソグラフィ工程を用いずに微細な構造のトランジスタにおいてＬｏｖ領域を形成する点にある。したがって、同じマスクを用いてエッチングした場合に（又はある層をマスクとして下層をエッチングした場合に）エッチング条件などに起因する端部のずれ程度の差は十分に許容され、当該同じマスクを用いてエッチング処理された各層の端部は一致しているとみなす。
【符号の説明】
【０２４２】
４００    基板
４０１    ゲート電極層
４０２    ゲート絶縁層
４０３    酸化物半導体層
４０３ａ    不純物領域
４０３ｂ    不純物領域
４０３ｃ    チャネル形成領域
４０５ａ    ソース電極層
４０５ｂ    ドレイン電極層
４０６    絶縁層
４０７    絶縁層
４１１    導電層
４１２    側壁絶縁層
４１５    導電膜
４１６    絶縁層
４２０    トランジスタ
４２２    トランジスタ
４２４    トランジスタ
４２６    トランジスタ
４３１    ドーパント
４３５ａ    配線層
４３５ｂ    配線層
４３６    下地絶縁層
６０１    基板
６０２    フォトダイオード
６０６ａ    半導体膜
６０６ｂ    半導体膜
６０６ｃ    半導体膜
６０８    接着層
６１３    基板
６３１    絶縁膜
６３２    層間絶縁膜
６３３    絶縁膜
６３４    層間絶縁膜
６４０    トランジスタ
６４１ａ    電極層
６４１ｂ    電極層
６４２    電極層
６４３    導電層
６４５    導電層
６５６    トランジスタ
６５８    フォトダイオードリセット信号線
６５９    ゲート信号線
６７１    フォトセンサ出力信号線
６７２    フォトセンサ基準信号線
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    基板
４００８    液晶層
４０１０    トランジスタ
４０１１    トランジスタ
４０１３    液晶素子
４０１５    接続端子電極
４０１６    端子電極
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０２０    層間絶縁膜
４０２１    絶縁膜
４０２３    絶縁膜
４０２４    絶縁膜
４０２５    絶縁膜
４０３０    電極層
４０３１    電極層
４０３２    絶縁膜
４０３３    絶縁膜
４０３５    スペーサ
４５１０    隔壁
４５１１    電界発光層
４５１３    発光素子
４５１４    充填材
７１００    テレビジョン装置
７１０１    筐体
７１０３    表示部
７１０５    スタンド
７１０７    表示部
７１０９    操作キー
７１１０    リモコン操作機
７２０１    本体
７２０２    筐体
７２０３    表示部
７２０４    キーボード
７２０５    外部接続ポート
７２０６    ポインティングデバイス
７３０１    筐体
７３０２    筐体
７３０３    連結部
７３０４    表示部
７３０５    表示部
７３０６    スピーカ部
７３０７    記録媒体挿入部
７３０８    ＬＥＤランプ
７３０９    操作キー
７３１０    接続端子
７３１１    センサ
７３１２    マイクロフォン
７４００    携帯電話機
７４０１    筐体
７４０２    表示部
７４０３    操作ボタン
７４０４    外部接続ポート
７４０５    スピーカ
７４０６    マイク
７４５０    コンピュータ
７４５１Ｌ    筐体
７４５１Ｒ    筐体
７４５２Ｌ    表示部
７４５２Ｒ    表示部
７４５３    操作ボタン
７４５４    ヒンジ
７４５５Ｌ    左側スピーカ
７４５５Ｒ    右側スピーカ
７４５６    外部接続ポート
【図１】
0006040004.tif 000002
【図２】
0006040004.tif 000003
【図３】
0006040004.tif 000004
【図４】
0006040004.tif 000005
【図５】
0006040004.tif 000006
【図６】
0006040004.tif 000007
【図７】
0006040004.tif 000008
【図８】
0006040004.tif 000009
【図９】
0006040004.tif 000010