(57)【特許請求の範囲】
【請求項１】
ゲート電極と、
酸化物半導体からなり、チャネルが構成される半導体層と、
前記ゲート電極及び前記半導体層の間に設けられたゲート絶縁層と、
トランジスタのソース・ドレイン電極の電極層と、
前記半導体層の上面及び側面を覆い、絶縁材からなる酸化膜により構成された保護膜とを備え、
前記保護膜は、前記半導体層と前記電極層との間に設けられ、前記半導体層と前記電極層とを電気的に接続する第１の保護膜領域と、前記半導体層の前記電極層と対向しない部分に接して設けられ、前記第１の保護膜領域よりも酸素の組成比が大きい第２の保護膜領域とを有する
薄膜トランジスタ。
【請求項２】
前記第２の保護膜領域の密度は、前記第１の保護膜領域の密度よりも大きい、請求項１に記載の薄膜トランジスタ。
【請求項３】
ゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に、酸化物半導体からなる半導体層を形成する工程と、
前記半導体層上に、前記半導体層の上面及び側面を覆い、絶縁材からなる酸化膜により保護膜を形成する工程と、
前記保護膜上に、電極層を形成する工程と、
前記電極層に開口を形成してソース・ドレイン電極を形成するとともに、前記保護膜に前記半導体層と前記ソース・ドレイン電極とを電気的に接続する第１の保護膜領域を形成する工程と、
前記開口の下の部分の前記保護膜に酸素を導入して、前記保護膜に、前記第１の保護膜領域よりも酸素の組成比が大きい第２の保護膜領域を形成する工程とを有する
薄膜トランジスタの製造方法。
【請求項４】
前記第２の保護膜領域の密度が、前記第１の保護膜領域の密度よりも大きくなるように前記第２の保護膜領域を形成する、請求項３に記載の薄膜トランジスタの製造方法。
【請求項５】
表示素子と、前記表示素子を駆動する薄膜トランジスタとを備え、
前記薄膜トランジスタは、
ゲート電極と、
酸化物半導体からなり、チャネルが構成される半導体層と、
前記ゲート電極及び前記半導体層の間に設けられたゲート絶縁層と、
トランジスタのソース・ドレイン電極の電極層と、
前記半導体層の上面及び側面を覆い、絶縁材からなる酸化膜により構成された保護膜とを含み、
前記保護膜は、前記半導体層と前記電極層との間に設けられ、前記半導体層と前記電極層とを電気的に接続する第１の保護膜領域と、前記半導体層の前記電極層と対向しない部分に接して設けられ、前記第１の保護膜領域よりも酸素の組成比が大きい第２の保護膜領域とを有する
表示装置。
【請求項６】
前記第２の保護膜領域の密度は、前記第１の保護膜領域の密度よりも大きい、請求項５に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、薄膜トランジスタ及びその製造方法に係わる。また、薄膜トランジスタを備えた表示装置に係わる。
【背景技術】
【０００２】
酸化亜鉛や酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体は、優れた半導体特性を有しており、薄膜トランジスタ（ＴＦＴ）等への応用が検討されている。
酸化物半導体を用いた薄膜トランジスタは、アモルファスシリコンを用いた薄膜トランジスタと比較して、電子移動度が大きく、優れた電気特性を有している。また、酸化物半導体を用いた薄膜トランジスタは、オフ特性も良好であり、室温付近の温度でも高い移動度が期待できる。
【０００３】
しかしながら、酸化物半導体は耐熱性が充分でないため、酸化物半導体を薄膜トランジスタに適用した場合に、薄膜トランジスタの製造時の熱処理工程において、酸素や亜鉛等が脱離して格子欠陥を形成する。この格子欠陥は、電気的には浅い不純物準位を形成し、酸化物半導体の低抵抗化を引き起こす。
【０００４】
そこで、酸化物半導体層の上に、絶縁材料から成る保護層を形成することにより、酸化物半導体層からの酸素等の脱離を抑制することが、提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−６０４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の構成のように、酸化物半導体層上に保護層を形成した場合、保護層を形成する際に、酸化物半導体層へダメージが入ることが懸念される。
また、保護層（絶縁層）の上にソース・ドレイン電極層を形成した場合、酸化物半導体層と電極層とのコンタクトが取れなくなることから、電極層を形成する前に保護層にコンタクトホールを開口する加工をする必要がある。そのため、工程数が多くなるという問題があり、また、加工の際に酸化物半導体層へダメージが入ることも懸念される。
酸化物半導体層へダメージが入ると、薄膜トランジスタの特性が劣化して、製造歩留まりが低下する。
【０００７】
本技術の目的は、製造時の酸化物半導体層へ与えるダメージを抑制することができ、信頼性の高い、薄膜トランジスタを歩留まり良く製造することが可能な構成の薄膜トランジスタ及びその製造方法を提供するものである。また、この薄膜トランジスタを備えた表示装置を提供するものである。
【課題を解決するための手段】
【０００８】
本技術の薄膜トランジスタは、ゲート電極と、酸化物半導体からなり、チャネルが構成される半導体層と、ゲート電極及び半導体層の間に設けられたゲート絶縁層と、トランジスタのソース・ドレイン電極の電極層と、半導体層の上面及び側面を覆い、絶縁材からなる酸化膜により構成された保護膜とを含む。
そして、保護膜は、半導体層と電極層との間に設けられ、半導体層と電極層とを電気的に接続する第１の保護膜領域と、半導体層の電極層と対向しない部分に接して設けられ、第１の保護膜領域よりも酸素の組成比が大きい第２の保護膜領域とを有する。
【０００９】
本技術の薄膜トランジスタの製造方法は、ゲート電極を形成する工程と、ゲート電極上にゲート絶縁層を形成する工程と、ゲート絶縁層上に、酸化物半導体からなる半導体層を形成する工程と、半導体層上に、半導体層の上面及び側面を覆い、絶縁材からなる酸化膜により保護膜を形成する工程とを有する。
そして、保護膜上に電極層を形成する工程と、電極層に開口を形成してソース・ドレイン電極を形成するとともに、保護膜に半導体層とソース・ドレイン電極とを電気的に接続する第１の保護膜領域を形成する工程と、開口の下の部分の保護膜に酸素を導入して、保護膜に、第１の保護膜領域よりも酸素の組成比が大きい第２の保護膜領域を形成する工程とを有する。
【００１０】
本技術の表示装置は、表示素子と、表示素子を駆動する薄膜トランジスタとを備えたものである。そして、薄膜トランジスタが、上記本技術の薄膜トランジスタの構成である。
【００１１】
上述の本技術の薄膜トランジスタの構成によれば、半導体層とソース・ドレイン電極の電極層との間に、疎な絶縁材から成る第１の保護膜が形成されている。これにより、疎な絶縁材から成る第１の保護膜において、トンネル電流によるリークを生じるので、半導体層とソース・ドレイン電極の電極層との十分な導通が可能になる。
また、半導体層の電極層と対向しない部分には、第１の保護膜よりも緻密な絶縁材からなる第２の保護膜が形成されているので、この第２の保護膜によって、その部分の半導体層を保護して、かつ十分に絶縁することが可能になる。
【００１２】
上述の本技術の薄膜トランジスタの製造方法によれば、酸化物半導体からなる半導体層上に、疎な絶縁材によって保護膜を形成し、この保護膜の上に電極層を形成するので、電極層を形成する際に保護膜によって半導体層を保護することができる。そして、保護膜を疎な絶縁材によって形成するので、半導体層と電極層との導通を取ることが可能になる。
さらに、電極層に開口を形成して、この開口の下の部分の保護膜に酸素を導入して、酸素が導入されていない第１の保護膜と、酸素が導入された第２の保護膜を形成するので、第２の保護膜は酸素が導入されて緻密になり、十分な絶縁性を有する。これにより、第２の保護膜によって、その下の部分の半導体層を絶縁し、開口の両側の電極層を絶縁することができる。
【００１３】
上述の本技術の表示装置の構成によれば、表示素子を駆動する薄膜トランジスタが本技術の薄膜トランジスタの構成であることから、薄膜トランジスタにおいて、半導体層と電極層との導通及び半導体層の他の部分を十分に保護し絶縁することが可能になる。
【発明の効果】
【００１４】
上述の本技術によれば、第１の保護膜において、半導体層とソース・ドレイン電極の電極層との十分な導通が可能になる。また、第２の保護膜によって半導体層を保護して、かつ十分に絶縁することが可能になる。
従って、本技術により、製造時の半導体層へ与えるダメージを抑制することができ、信頼性が高く、歩留まり良く製造することが可能な構成の薄膜トランジスタを実現することができる。
また、保護膜を加工する工程が不要になることから、従来の薄膜トランジスタの構成と比較して、製造工程数を削減することが可能になる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施の形態の薄膜トランジスタの概略構成図（断面図）である。
【図２】Ａ〜Ｃ  図１の薄膜トランジスタの製造方法を示す製造工程図である。
【図３】Ｄ〜Ｆ  図１の薄膜トランジスタの製造方法を示す製造工程図である。
【図４】Ａ、Ｂ  第２の実施の形態の表示装置の概略構成図である。
【図５】第２の実施の形態の表示装置の一画素の等価回路図である。
【発明を実施するための形態】
【００１６】
以下、本技術を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．第１の実施の形態（薄膜トランジスタ）
２．第２の実施の形態（表示装置）
３．変形例
【００１７】
＜１．第１の実施の形態（薄膜トランジスタ）＞
第１の実施の形態の薄膜トランジスタの概略構成図（断面図）を、図１に示す。
図１に示す薄膜トランジスタ２０は、ガラス基板等の絶縁基板１１上に形成された、ゲート電極１２と、絶縁層１３と、チャネルが形成される半導体層１４と、電極層１６とを有して構成されている。
また、薄膜トランジスタ２０の全体を覆って、絶縁層１８が形成されている。
【００１８】
ゲート電極１２は、例えば、Ｍｏ，Ａｌ等の金属又は合金から成り、所定のパターンに形成されている。
絶縁層１３は、薄膜トランジスタ２０のゲート絶縁層となるものであり、ゲート電極１２上を覆って形成されている。絶縁層１３の材料には、例えば、ＳｉＯｘ（酸化シリコン）等を使用することができる。
半導体層１４は、酸化物半導体から成り、絶縁層１３の上に所定のパターンで形成されている。半導体層１４の酸化物半導体としては、ＩＧＺＯ（インジウムゲルマニウム錫酸化物）、ＡＺＴＯ（ＡｌＺｎＳｎＯ）、ＺｎＯ、ＴｉＯ２、ＳｒＴｉＯ３、ＩＴＯ（インジウム錫酸化物）、ＺＴＯ（亜鉛錫酸化物）、ＩＺＯ（インジウム亜鉛酸化物）、ＧＺＴＯ（ＧａＺｎＳｎＯ）等を使用することができる。
電極層１６は、薄膜トランジスタ２０のソース・ドレイン電極となるものであり、半導体層１４の図中右側の部分の上と、半導体層１４の図中左側の部分との上に、それぞれ１つずつ形成されている。電極層１６の材料には、例えば、Ｔｉ，Ａｌ，Ｍｏ等を使用することができる。また、複数の異なる電極材料を積層して電極層１６を形成することも可能である。
【００１９】
本実施の形態の薄膜トランジスタ２０では、半導体層１４上を覆って、かつ電極層１６の下に、保護膜が形成されており、特に、この保護膜が、電極層１６の下の部分の第１の保護膜１５と、２つの電極層１６の間の開口の部分の第２の保護膜１７とから成る。
第１の保護膜１５は、半導体層１４と電極層１６とのコンタクトが可能なように、疎な絶縁材（酸化物や窒化物等）から成る膜によって形成されている。
第２の保護膜１７は、第１の保護膜１５と同種の材料を使用して、酸化の程度がより進んでいる絶縁材から成ることにより、第１の保護膜１５よりも緻密になっている。第２の保護膜１７は、半導体層１４の開口の下の部分、即ち電極層１６とは対向していない部分に形成されている。
【００２０】
第１の保護膜１５と第２の保護膜１７の材料としては、ＳｉＯｘ，ＨｆＯｘ，ＴｉｘＯｙ，ＭｏｘＯｙ，ＡｌｘＯｙ，ＳｉＯＮ，ＦｅｘＯｙ，ＭｇｘＯｙ，ＺｒｘＯｙ，ＳｎｘＯｙ，ＧｅｘＯｙ等の酸化物を使用することができる。
第２の保護膜１７は、第１の保護膜１５と比較して、酸素の組成比ｙが大きい構成とすればよい。
【００２１】
第１の保護膜１５は、酸化物等の絶縁材から成るので、本来ならば絶縁体である。
しかし、第１の保護膜１５は疎な絶縁材から成る膜であることから、電流をリークさせることが可能であり、トンネル電流により、第１の保護膜１５を挟んだ半導体層１４と配線層１６との間で十分な導通が得られる。
【００２２】
第１の保護膜１５の膜厚の適切な範囲は、使用する材料にも依存するが、下限は、安定した成膜が可能であり、かつ、半導体層１４の保護ができる膜厚であり、上限は、半導体層１４と配線層１６との間で必要な導通が得られる膜厚である。
【００２３】
また、半導体層１４は、上面だけでなく、側面も第１の保護膜１５で覆われている。これにより、配線層１６を形成する際の半導体層１４の側面へのダメージを抑制することができる。
【００２４】
図１の薄膜トランジスタ２０は、例えば以下に説明するようにして、製造することができる。
【００２５】
まず、ガラス基板等の絶縁基板１１上に、ゲート電極１２を所定のパターンに形成する。
そして、ゲート電極１２の上を覆って、全面に絶縁層１３を形成する。
さらに、図２Ａに示すように、絶縁層１３上に、酸化物半導体から成る半導体層１４を形成する。
半導体層１４の酸化物半導体としては、ＩＧＺＯ（インジウムゲルマニウム錫酸化物）等の前述した各種材料を使用する。
【００２６】
次に、半導体層１４を所定のパターンにパターニングした後に、図２Ｂに示すように、半導体層１４の上面及び側面を覆って、疎な膜である第１の保護膜１５を薄く形成する。
第１の保護膜１５を形成する方法としては、ＡＬＤ（原子層成長）法、リモートプラズマソースＣＶＤ法、シリコンを含む材料とオゾン等酸素を含む材料を組み合わせた熱ＣＶＤ法等が挙げられる。これらの方法では、下地の層へのダメージ、即ち図１の薄膜トランジスタでは半導体層１４へのダメージを、小さく抑えることが可能である。
第１の保護膜１５の材料としては、ＳｉＯｘ、ＨｆＯ２等の前述した各種材料を使用することができる。
第１の保護膜１５は、厚さを、例えば、１ｎｍ〜５０ｎｍの範囲内で形成する。
【００２７】
次に、第１の保護膜１５を加工しないで、図２Ｃに示すように、第１の保護膜１５上を覆って、スパッタ法等により、電極層１６を形成する。このとき、半導体層１４の上面及び側面が第１の保護膜１５で被覆されているため、電極層１６を形成する際の半導体層１４へ与えるダメージを抑制することができる。
電極層１６の材料としては、前述した材料、例えば、Ｔｉ，Ａｌ，Ｍｏを使用することができる。また、例えばＴｉ／Ａｌ／Ｔｉのように、複数の異なる材料を積層して電極層１６を形成することもできる。
【００２８】
次に、図３Ｄに示すように、電極層１６に対してエッチング加工を行って、開口を形成して、電極層１６を開口の左右に分離する。このとき、半導体層１４の上を第１の保護膜１５で覆っているので、開口を形成する際に半導体層１４へ与えるダメージを抑制することができる。
第１の保護膜１５のうち、主に図中矢印で示す部分付近で、半導体層１４と電極層１６との導通が取られる。そして、第１の保護膜１５が疎な膜であるため、トンネル電流によってリークが生じやすく、十分な導通を取ることができる。
【００２９】
次に、図３Ｅに示すように、酸素を含むガスを使用して、プラズマ処理又は熱処理を行う。
これにより、電極層１６に開口を形成する際に半導体層１４に生じたダメージを回復することができる。また、電極層１６の間の開口の下の第１の保護膜１５に酸素を供給して、第１の保護膜１５の開口の部分のみを酸化させて、緻密な第２の保護膜１７に変化させることができる。また、半導体層１４へのプラズマ等によるダメージを、第２の保護膜１７で抑制することができると共に、十分なチャネル性能回復効果が得られる。
【００３０】
次に、図３Ｆに示すように、全体を覆って、厚い絶縁層１８を形成する。
この絶縁層１８は、例えば、ＣＶＤ法、スパッタ法、塗布法により形成することができる。この際も、半導体層１４が第１の保護膜１５及び第２の保護膜１７で覆われているので、半導体層１４へのダメージを抑制することができる。
このようにして、図１に示した薄膜トランジスタ２０を製造することができる。
【００３１】
上述の本実施の形態の薄膜トランジスタ２０の構成によれば、チャネルが構成される半導体層１４と、ソース・ドレイン電極となる電極層１６との間に、疎な絶縁材から成る膜である第１の保護膜１５が形成されている。そして、この第１の保護膜１５が、半導体層１４の上面及び側面を覆って形成されている。
これにより、第１の保護膜１５が疎な絶縁材から成る膜であるため、第１の保護膜１５内で電流のリークを生じることから、第１の保護膜１５を挟む、半導体層１４と電極層１６との導通を十分に取ることができる。
そして、第１の保護膜１５で半導体層１４の上面及び側面を覆っているので、薄膜トランジスタ２０を製造する際の、電極層１６を形成する工程や電極層１６を加工して開口を形成する工程において、半導体層１４へのダメージを抑制することができる。
【００３２】
さらに、電極層１６の開口の下の部分、即ち電極層１６と対向しない部分の半導体層１４上に、第１の保護膜１５よりも緻密な第２の保護膜１７が形成されている。
これにより、第２の保護膜１７で電極層１６の開口の下の半導体層１４を保護することができる。また、第２の保護膜１７が緻密であることから、第２の保護膜１７の下の部分の半導体層１４を十分に絶縁し、左の電極層１６と右の電極層１６との間を十分に絶縁することができる。
【００３３】
また、上述の本実施の形態の薄膜トランジスタ２０の構成及び上述した製造方法によれば、第１の保護膜１５で半導体層１４の上面及び側面を覆っており、第１の保護膜１５を全体に形成したまま、第１の保護膜１５上に電極層１６を形成している。
これにより、電極層１６を形成する前に第１の保護膜１５を加工する必要がなく、保護膜を加工することによる半導体層１４へのダメージは生じない。
【００３４】
そして、薄膜トランジスタ２０の半導体層１４へのダメージを抑制することができるので、半導体層１４へのダメージによる薄膜トランジスタの特性の劣化を抑制することができ、製造歩留まりの向上を図ることが可能になる。
また、第１の保護膜１５を加工する必要がなくなることから、保護膜を加工する工程がなくなる分、従来の構成と比較して、製造工程数を削減することが可能になる。
【００３５】
上述の実施の形態の薄膜トランジスタ２０の構成等の、本技術に係る薄膜トランジスタは、各種の表示装置において、表示素子の駆動を行うための駆動トランジスタとして、使用することが可能である。
本技術に係る薄膜トランジスタを適用可能な表示装置としては、例えば、ＬＣＤ（液晶ディスプレイ）、ＯＬＥＤ（有機ＥＬディスプレイ）等が挙げられる。また、エレクトロデポジション型表示素子やエレクトロクロミック型表示素子を用いた表示装置等にも、本技術に係る薄膜トランジスタを適用可能である。
また、画像を表示する表示装置（テレビジョン装置やモニタ等）に限らず、表示部を含む機器に、本技術を適用することが可能である。表示部を含む機器としては、ノート型パーソナルコンピュータ、ビデオカメラ、携帯電話機等を挙げることができる。
【００３６】
続いて、本技術の薄膜トランジスタを、表示装置に適用した実施の形態を、以下に示す。
【００３７】
＜２．第２の実施の形態（表示装置）＞
第２の実施の形態の表示装置の概略構成図を、図４Ａ及び図４Ｂに示す。図４Ａは表示装置の一画素の要部の平面図を示し、図４Ｂは図４ＡのＸ−Ｘ´における断面図を示している。
本実施の形態の表示装置は、有機ＥＬ素子による発光素子を表示素子として用いた、ＯＬＥＤ（有機ＥＬディスプレイ）に、本技術の薄膜トランジスタを適用した構成である。
【００３８】
図４Ａに示すように、ソース配線４１とゲート配線４２と電源線４３で囲まれた領域に、第１電極層６１、容量素子４４、２つの薄膜トランジスタ４５，４６を有する画素が構成されている。
容量素子４４は、上部電極５１、下部電極５２、及びこれらの電極５１，５２の間に形成された、図示しない誘電体膜を有する。
第１の薄膜トランジスタ４５は、ゲート電極５３と、酸化物半導体から成る半導体層５４と、電極層５５，５６とを有する。そして、右の電極層５５が電源線４３と接続され、左の電極層５６がコンタクト部６２を介して第１電極層６１に接続されており、ゲート電極５３が容量素子４４の下部電極５２と接続されている。
第２の薄膜トランジスタ４６は、ゲート電極５７と、酸化物半導体から成る半導体層５８と、電極層５９，６０とを有する。そして、右の電極層５９が容量素子４４の下部電極５２と接続され、左の電極層６０がソース配線４１に接続されており、ゲート電極５７がゲート配線４２と接続されている。
第１電極層６１は、有機ＥＬ素子による発光素子を構成する電極であり、第１の薄膜トランジスタ４５及び第２の薄膜トランジスタ４６によって、発光素子が駆動される。
【００３９】
第１の薄膜トランジスタ４５及び第２の薄膜トランジスタ４６には、第１の実施の形態の薄膜トランジスタ２０等、本技術の薄膜トランジスタを使用することができる。
本実施の形態の表示装置では、第１の薄膜トランジスタ４５及び第２の薄膜トランジスタ４６の少なくとも一方には、本技術の薄膜トランジスタを使用する。
【００４０】
図４Ｂの断面図は、図４Ａの第１の薄膜トランジスタ４５に、第１の実施の形態の薄膜トランジスタを使用した構成の断面図を示しており、図４Ａの各部の符号と、図１の各部の符号とを付している。
薄膜トランジスタの左の電極層５６（１６）と第１電極層６１を接続するコンタクト部６２は、絶縁層１８に埋め込まれた導電体層によって形成されている。
第１電極層６１は、絶縁層１８の平坦化された表面上に形成されている。そして、第１電極層６１の右端部上を覆って、絶縁層１８上に、絶縁体から成る隔壁６３が形成されている。
第１電極層６１上から隔壁６３上にわたって、電界発光層６４が形成されている。この電界発光層６４を覆って、第２電極層６５が形成されている。第１電極層６１と電界発光層６４と第２電極層６５の３層により、発光素子が構成される。
【００４１】
電界発光層６４は、発光性の有機化合物を含有する、有機材料層によって形成する。電界発光層６４は、単層の有機材料層で形成されていても、複数層の有機材料層によって形成されていても良い。
第１電極層６１には、例えば、仕事関数が小さい材料、例えば、Ｃａ，Ａｌ，ＣａＦ，ＭｇＡｇ，ＡｌＬｉ等を使用することができ。
第２電極層６５には、例えば、インジウム錫酸化物（ＩＴＯ）等の透明導電材料を使用することができる。
隔壁６３には、例えば、有機樹脂膜、無機絶縁膜、有機ポリシロキサンを使用することができる。
【００４２】
第１電極層６１と電界発光層６４と第２電極層６５の３層が積層された部分で、第１電極層６１と第２電極層６５の間に電圧を印加すると、電界発光層６４において発光を生じる。
【００４３】
なお、図４Ｂの絶縁層１８は、同一の絶縁材料から成る絶縁層一層のみに限定されるものではなく、異なる絶縁材料から成る複数の絶縁層によって構成されていてもよい。
【００４４】
図４Ａ及び図４Ｂに示す構成の表示装置の一画素の等価回路図を、図５に示す。第１の薄膜トランジスタ４５のソース・ドレインの一方と発光素子４７とが接続されている。
図５の発光素子４７は、図４Ｂの第１電極層６１と電界発光層６４と第２電極層６５の３層により構成される。
【００４５】
上述の本実施の形態の表示装置の構成によれば、第１の薄膜トランジスタ４５及び第２の薄膜トランジスタ４６の少なくとも一方に、本技術の薄膜トランジスタを使用する。これにより、薄膜トランジスタにおいて、半導体層と電極層との導通及び半導体層の他の部分を十分に保護し絶縁することが可能になる。
従って、製造時の半導体層へ与えるダメージを抑制することができ、表示装置の信頼性を向上し、表示装置を歩留まり良く製造することを可能にする。
【００４６】
なお、本開示は以下のような構成も取ることができる。
（１）ゲート電極と、酸化物半導体からなり、チャネルが構成される半導体層と、前記ゲート電極及び前記半導体層の間に設けられたゲート絶縁層と、トランジスタのソース・ドレイン電極の電極層と、前記半導体層と前記電極層との間に形成された、疎な絶縁材から成る膜である第１の保護膜と、前記半導体層の前記電極層と対向しない部分に接して形成された、前記第１の保護膜よりも緻密な絶縁材から成る第２の保護膜とを含む薄膜トランジスタ。
（２）前記第１の保護膜が、前記半導体層の上面及び側面を覆って形成されている前記（１）に記載の薄膜トランジスタ。
（３）ゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上に、酸化物半導体からなる半導体層を形成する工程と、前記半導体層上に、疎な絶縁材によって保護膜を形成する工程と、前記保護膜上に、電極層を形成する工程と、前記電極層に開口を形成して、ソース・ドレイン電極を形成する工程と、前記開口の下の部分の前記保護膜に酸素を導入して、酸素が導入されていない第１の保護膜と、酸素が導入された第２の保護膜を形成する工程とを有する薄膜トランジスタの製造方法。
（４）前記保護膜を形成する工程において、前記半導体層の上面及び側面を覆って前記保護膜を形成する前記（３）に記載の薄膜トランジスタの製造方法。
（５）表示素子と、前記表示素子を駆動する薄膜トランジスタとを備えた表示装置であって、前記表示素子と、ゲート電極と、酸化物半導体からなり、チャネルが構成される半導体層と、前記ゲート電極及び前記半導体層の間に設けられたゲート絶縁層と、トランジスタのソース・ドレイン電極の電極層と、前記半導体層と前記電極層との間に形成された、疎な絶縁材から成る膜である第１の保護膜と、前記半導体層の前記電極層と対向しない部分に接して形成された、前記第１の保護膜よりも緻密な絶縁材から成る第２の保護膜とを含む、前記薄膜トランジスタとを備えた表示装置。
（６）前記薄膜トランジスタの前記第１の保護膜が、前記半導体層の上面及び側面を覆って形成されている、前記（５）に記載の表示装置。
【００４７】
本技術は、上述の実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【符号の説明】
【００４８】
１１  絶縁基板、１２，５３，５７  ゲート電極、１３，１８  絶縁層、１４，５４，５８  半導体層、１５  第１の保護膜、１６，５５，５６，５９，６０  電極層、１７  第２の保護膜、２０  薄膜トランジスタ、４１  ソース配線、４２  ゲート配線、４３  電源線、４４  容量素子、４５  第１の薄膜トランジスタ、４６  第２の薄膜トランジスタ、４７  発光素子、５１  上部電極、５２  下部電極、６１  第１電極層、６２  コンタクト部、６３  隔壁、６４  電界発光層、６５  第２電極層
【図１】
0006019370.tif 000002
【図２】
0006019370.tif 000003
【図３】
0006019370.tif 000004
【図４】
0006019370.tif 000005
【図５】
0006019370.tif 000006