(57)【特許請求の範囲】
【請求項１】
基板と、
該基板上に設けられた半導体層からなる感磁部と、
該感磁部と電気的に接続された電極と
を備え、前記基板の面積に対する前記感磁部の面積比が０．１以上であって、所望の最大入力電力Ｐに対し、前記基板の面積に対する前記感磁部の面積比をＸとすると、前記基板の面積に対する前記感磁部の面積比Ｘと、前記最大入力電力Ｐとが
Ｐ＝ａ１×ｌｎ（Ｘ）＋ｂ１
の関係を満たす、ただしａ１、およびｂ１は０より大きい定数であって磁電変換素子を形成する素子の材料ならびに構造によって決定される定数であることを特徴とする磁電変換素子。
【請求項２】
前記基板の面積に対する前記感磁部の面積比が０．２８以上であることを特徴とする請求項１に記載の磁電変換素子。
【請求項３】
前記半導体層が、ＩｎＡｓxＳｂ(1-x)（０≦ｘ≦１）であることを特徴とする請求項１または２に記載の磁電変換素子。
【請求項４】
前記基板が半絶縁性単結晶ＧａＡｓ、またはＳｉであることを特徴とする請求項１乃至３のいずれかに記載の磁電変換素子。
【請求項５】
前記電極は前記基板を貫通し、前記基板および前記電極上に前記感磁部が設けられていることを特徴とする請求項１乃至４のいずれかに記載の磁電変換素子。
【請求項６】
磁電変換素子の作製方法であって、
基板上に半導体層からなる感磁膜を形成するステップと、
前記感磁膜のパターンを形成するステップと、
前記感磁膜と電気的に接続する電極を形成するステップと、
前記感磁膜上に無機物からなる第１保護膜を形成するステップと、
前記第１保護膜上に有機物からなる第２保護膜を形成するステップと、
前記基板、前記感磁膜、前記電極、前記第１保護膜、および前記第２保護膜をモールドするステップと
を備え、前記基板の前記感磁膜に覆われている側面の面積に対する、前記感磁膜の前記電極に覆われていない部分の面積比が０．１以上であって、所望の最大入力電力Ｐに対し、前記基板の面積に対する前記感磁膜の面積比をＸとすると、前記基板の面積に対する前記感磁膜の面積比Ｘと、前記最大入力電力Ｐとが
Ｐ＝ａ１×ｌｎ（Ｘ）＋ｂ１
の関係を満たす、ただしａ１、およびｂ１は０より大きい定数であって磁電変換素子を形成する素子の材料ならびに構造によって決定される定数であることを特徴とする磁電変換素子の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁電変換素子に関し、より詳細には、最大入力電力を大きくすることによって高感度を達成する磁電変換素子に関する。
【背景技術】
【０００２】
磁電変換素子のひとつにホール素子があり、ホール素子はモーターの回転制御のための位置検出、磁場検出に用いられている。ＶＴＲやフレキシブルディスク、電流センサー等の広い分野で利用されている。また、その感磁膜としては、移動度が高くかつ感度が良好なＩｎＳｂが広く用いられている。
【０００３】
こうしたホール素子として、例えば、特許文献１に開示されているような構成が知られている。特許文献１に開示されているホール素子の上面図を図１に示す。リードフレーム１のアイランド部１ａには高透磁率フェライト基板２、磁気に感ずる半導体薄膜３および磁気集束用高透磁率フェライトチップ４からなる半導体装置５が載せられている。半導体薄膜３は、高透磁率フェライト基板２と磁気集束用高透磁率フェライトチップ４とに挟まれており、感磁部３ａ、配線部３ｂ、および電極部３ｃからなり、電極部３ｃにはボンディング用電極６が形成されている。ボンディング用電極６とリードフレーム１はボンディングワイヤー７によって接続されている。８はモールド樹脂であり、ホール素子全体をモールドしている。図１では、もっとも手前に位置するモールド樹脂８、および次に手前に位置する磁気集束用高透磁率フェライトチップ４の輪郭のみを示し、上面透視図として示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１２１８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、ホール素子の高感度化の要求が高まってきた。高感度化を実現するために、感磁膜に特にＩｎＳｂ、ＩｎＡｓ、ＩｎＡｓxＳｂ(1-x)（０≦ｘ≦１）の半導体薄膜が広く用いられている。さらなる磁気高感度化を実現するための簡単な手段に入力電力を高くする方法が知られている。しかし、従来、特に小型ホール素子の場合、印加できる電力の最大値（最大入力電力という）が小さく、感度が不十分であった。より具体的には、ＩｎＳｂ、ＩｎＡｓ、ＩｎＡｓxＳｂ(1-x)（０≦ｘ≦１）は抵抗の温度係数が負であるために、定電圧駆動の際、発熱により抵抗値が低下し、一定値以上の電力を印加できない、印加すると熱暴走するという課題があった。特に、小型のホール素子、例えば、最大動作温度が１５０℃であり素子面積が９ｍｍ2以下である小型ホール素子では、２５℃において３００ｍＷ以上の電力を印加することができず、十分な感度を得ることができなかった。
【０００６】
本願発明は、上述した課題に対してなされたものであり、最大入力電力を大きくすることによって高感度を達成する磁電変換素子を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明は、このような目的を達成するために、請求項１に記載の発明は、磁電変換素子であって、基板と、該基板上に設けられた半導体層からなる感磁部と、感磁部と電気的に接続された電極とを備え、基板の面積に対する感磁部の面積比を０．１以上にすることによって最大入力電力を大きくし、高感度を達成することを特徴とする。
【０００８】
さらに、請求項２に記載の発明は、請求項１に記載の発明であって、基板の面積に対する感磁部の面積比が０．２８以上であることを特徴とする。
【０００９】
さらに、請求項３に記載の発明は、請求項１に記載の発明であって、所望の最大入力電力Ｐに対し、基板の面積に対する感磁部の面積比をＸとすると、基板の面積に対する前記感磁部の面積比Xと、最大入力電力Ｐとが
Ｐ＝ａ１×ｌｎ（Ｘ）＋ｂ１
の関係を満たす、ただしａ１、およびｂ１は０より大きい定数であって磁電変換素子を形成する素子の材料ならびに構造によって決定される定数である、ことを特徴とする。
【００１０】
さらに、請求項４に記載の発明は、請求項１乃至３のいずれかに記載の発明であって、半導体層が、ＩｎＡｓxＳｂ(1-x)（０≦ｘ≦１）であることを特徴とする。
【００１１】
さらに、請求項５に記載の発明は、請求項１乃至４のいずれかに記載の発明であって、基板が半絶縁性単結晶ＧａＡｓ、またはＳｉであることを特徴とする。
【００１２】
さらに、請求項６に記載の発明は、請求項１乃至５のいずれかに記載の発明であって、電極は基板を貫通し、基板および電極上に感磁部が設けられていることを特徴とする。
【００１３】
さらに、請求項７に記載の発明は、磁電変換素子の作製方法であって、基板上に半導体層からなる感磁膜を形成するステップと、感磁膜のパターンを形成するステップと、感磁膜と電気的に接続する電極を形成するステップと、感磁膜上に無機物からなる第１保護膜を形成するステップと、第１保護膜上に有機物からなる第２保護膜を形成するステップと、基板、感磁膜、電極、第１保護膜、および第２保護膜をモールドするステップとを備え、基板の感磁膜に覆われている面の面積に対する、感磁膜の電極に覆われていない部分の面積比を０．１以上にすることによって最大入力電力を大きくし、高感度を達成することを特徴とする。
【発明の効果】
【００１４】
本願発明は感磁膜にＩｎＳｂ、ＩｎＡｓ、ＩｎＡｓxＳｂ(1-x)（０≦ｘ≦１）を用いた磁電変換素子において基板に対する感磁部の面積比を０．１以上にするという構成を有することにより、最大入力電力を大きくすることによって高感度を達成したものである。基板に対する感磁部の面積を大きくすることにより、熱の伝導面積が大きくなり、放熱係数が大きくなることでこの効果が発現する。
【図面の簡単な説明】
【００１５】
【図１】従来技術によるホール素子の概略図である。
【図２】本発明の磁電変換素子の一例を示す断面図であり、（ａ）は素子全体をモールド化する前の断面図、（ｂ）は素子全体をモールド化したあとの断面図である。
【図３】本発明の磁電変換素子の一例の基板部を示す概略図であり、（ａ）、（ｂ）、および（ｃ）は基板部の上面概略図、（ｄ）は（ｃ）の断面概略図である。
【図４】本発明の実施例１にかかる磁電変換素子の基板部の上面図であり、（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）はそれぞれ、基板の面積に対する感磁部の面積比が、０．０４、０．０５、０．１１、０．１７、０．２８である場合の上面図である。
【図５】本発明の実施例１にかかる、ＧａＡｓ基板に対する感磁部の面積比と、最大入力電力との関係を示す図である。
【図６】本発明の実施例２にかかる、Ｓｉ基板に対する感磁部の面積比と、最大入力電力との関係を示す図である。
【発明を実施するための形態】
【００１６】
図２は、本発明の磁電変換素子の一例を示す断面図であり、図２（ａ）は全体をモールドする前段階の状態、図２（ｂ）はモールドした後の状態であるホール素子である。図２中、半導体単結晶基板９上に磁気に感応するＩｎＡｓxＳｂ(1-x)（０≦ｘ≦１）感磁膜１０と内部電極６とがモールド樹脂８で被覆されている。感磁膜１０上には保護膜１１が設けられていて、この保護膜１１は、無機物からなる第１保護膜１１ａと、この第１保護膜１１ａ上に形成され、有機物からなる応力緩衝機能を有する第２保護膜１１ｂとから構成されている。第２保護膜１１ｂは、塗布された後に加熱処理された有機物のシリコン樹脂またはエポキシ樹脂１２で形成されている。また、感磁膜１０の両端部には内部電極６が設けられていて、ワイヤー７を介してそれぞれリードフレーム１と接続されている。
【００１７】
このように構成されたホール素子は、ＭＢＥ又はＭＯＶＰＥなどの結晶成長技術で作製される。まず、半導体単結晶基板９上にＩｎＳｂをエピタキシャル成長させて感磁膜９を形成し、次に、感磁膜９のパターン形成、電流を流すための電極形成、ＳｉＮやＳｉＯ2 などの無機物の第１保護層１１ａを形成のプロセスを経て、基板９上にホール効果を有する感磁部のウエハーを形成する。感磁部は、感磁膜１０の、電極６が感磁膜１０の上に重なっていない部分に相当する。その後、感磁部のウエハーを０．１〜０．４ｍｍ程度の大きさに切断するダイシング工程と、感磁部のチップをリードフレーム１上にマウントするダイボンド工程と、リードフレーム１の各端子と電極６とを接続するワイヤーボンド工程の各工程を経て、図２（ａ）に示したように、第１保護層１１ａ上に有機物の樹脂１２を塗布し、その後、この樹脂を加熱して硬化させて第２保護層１１ｂを形成する。最後に、全体をエポキシ樹脂８でモールドし（PKG化）、図２（ｂ）に示したように、ホール素子を作製する。
【００１８】
図３は、本発明の磁電変換素子の一例を示す概略図であり、図２（ｂ）の基板９、感磁部１３、電極６のみを示した図である。保護膜１１、感磁膜１０の配線部、電極部、およびワイヤー７は図示されていない。図３（a）は、電極６の形を三角形にし、基板９の端部に配置した上面図である。基板９の形状は、長方形ないし四角形である。これにより、基板の面積に対する感磁部１０の面積を大きくすることができる。図３（ｂ）は、電極の配線を引き回した上面図であり、基板内の空いたスペースに配置することにより、基板の面積に対する感磁部の面積を大きくすることができる。図３（ｃ）は、貫通電極を用いて基板の裏面に電極を配線した上面図であり、図３（ｄ）は、図３（ｃ）の断面図である。これにより、基板の面積に対する感磁部の面積を大きくすることができる。
【００１９】
本願発明に用いることのできる磁電変換素子として、ホール素子、MR素子等を用いることができる。
【００２０】
本願発明者は、鋭意検討の結果、基板の面積に対する感磁部の面積を０．１以上にすることにより、熱の伝導面積が大きくなり、放熱係数が大きくなることで最大入力電力が大きくなる効果が発現することを見出した。これにより、入力電力を大きくすることができ、高感度を達成することができる。
【００２１】
本願発明者は、特に、小型のホール素子、例えば、素子の面積が９ｍｍ2以下のホール素子でも、半絶縁性単結晶ＧａＡｓ基板の面積に対する感磁部の面積を０．１以上にすることで、従来では不可能であった、３００ｍＷ以上の電力を印加することが可能となることを見出した。より好ましくは上記ＧａＡｓ基板の代わりに半絶縁性単結晶Ｓｉ基板を用いることである。基板がＧａＡｓ、またはＳｉのいずれの場合においても、基板の面積が１２９６００μｍ2以下の場合や、上記リードフレームの厚さが０．２ｍｍ以下の場合や、基板の厚さが６２５μｍ以下の小型ホール素子の場合にも、基板の面積に対する感磁部の面積を０．１以上にすることで、従来では不可能であった、３００ｍＷ以上の電力を印加することが可能となった。さらに、基板の面積に対する感磁部の面積が大きくなるほど最大入力電力は大きくなったことから、上記基板の面積に対する感磁部の面積比を０．１５以上にすることが好ましく、０．２８以上とすることがさらに好ましい。基板の面積に対する感磁部の面積比を０．２８以上とすることで、４００ｍＷ以上の電圧を印加することが可能となる。以下に、実施例１、実施例２として、この詳細を述べる。
【実施例１】
【００２２】
上述の方法で同じ抵抗値、感度で、感磁部の大きさの異なる５つの磁電変換素子を作成した。半導体単結晶基板として、半絶縁性単結晶ＧａＡｓを用いた。図４に、作成した、感磁部の大きさの異なる磁電変換素子の上面図ａ、ｂ、ｃ、ｄ、ｅを示す。図４には、ＧａＡｓ基板１４、電極６、および感磁部１３のみを示す。本実施例では、十字型の感磁部１３を用い、正方形の基板１４を用いた。PKGの面積（すなわち、モールド樹脂の上面の面積）は２．２５ｍｍ2、半絶縁性単結晶ＧａＡｓ基板の面積が１２９６００μｍ2、リードフレームの厚さが０．１ｍｍで基板の厚さが１４５μｍである。作成した４つの磁電変換素子ａ、ｂ、ｃ、ｄ、ｅのそれぞれの基板の面積に対する感磁部の面積比は、０．０４、０．０５、０．１１、０．１７、０．２８である。
【００２３】
本実施例では各素子に入力電流１５ｍＡを印加し、素子の内部温度が飽和するまで通電させ（このときの電力が最大入力電力である）、この時の抵抗値を測定することにより内部温度を求め、この内部温度から入力電力に対する上昇温度を算出した。尚、最大入力電力は本実験素子において周囲温度２５℃で内部温度が１５０℃になる入力電力で定義している。
【００２４】
図５は、ＧａＡｓ基板に対する感磁部の面積比と、最大入力電力との関係を示す図である。横軸に基板に対する感磁部の面積比、縦軸に室温での最大入力電力をプロットしている。本実施例によると、基板の面積に対する感磁部の面積を大きくすると、より高い最大入力電力を印加することができることがわかる。従来例、すなわち基板の面積に対する感磁部の面積が０．１未満の場合の場合と比較すると、基板の面積に対する感磁部の面積が０．１以上の場合、最大入力電力を３００ｍＷ以上にできる。磁電変換素子の感度は最大入力電力に比例するため、本発明の構成により、高い感度を得ることができることがわかる。
【００２５】
なお、基板の面積に対する感磁部の面積比Xと、最大入力電力Ｐとの関係は下記式により算出した。
【００２６】
Ｐ＝ａ１×ｌｎ（Ｘ）＋ｂ１  （Ｘ≧０．００２）
ここで、ａ１、ｂ１は、０より大きい定数である。図５のプロットは、上式によって表すことができた。
【実施例２】
【００２７】
実施例１と同様の方法で同じ抵抗値、感度で、感磁部の大きさの異なる４つの磁電変換素子を作成した。半導体単結晶基板として、半絶縁性単結晶Ｓｉを用いた。基板がＧａＡｓではなくＳｉであり、基板の厚さが１４５μｍではなく５０μｍであることを除いて、実施例２の他の条件は実施例１と同じである。作成した４つの磁電変換素子ｆ、ｇ、ｈ、ｉのそれぞれの基板の面積に対する感磁部の面積比は、０．０５、０．１１、０．１７、０．２８である。
【００２８】
図６は、Ｓｉ基板に対する感磁部の面積比と、最大入力電力との関係を示す図である。実施例１の、基板がＧａＡｓの場合と比較すると、基板の面積に対する面積比が同じ値である場合、最大入力電力がより大きくなっている。Ｓｉ基板の面積に対する感磁部の面積を０．１５以上にすることで、４００ｍＷ以上の電力を印加することが可能となり、さらに基板の面積に対する感磁部の面積比を０．２８以上とすることで５２０mW以上の電力を印加することが可能となることがわかる。図６のプロットも、上式を用いて表すことができた。
【符号の説明】
【００２９】
１  リードフレーム
１ａ  リードフレームのアイランド部
２  高透磁率フェライト基板
３  半導体薄膜
３ａ  半導体薄膜感磁部
３ｂ  半導体薄膜配線部
３ｃ  半導体薄膜電極部
４  高透磁率フェライトチップ
５  半導体装置
６  電極
７  ワイヤー
８  モールド樹脂
９  半導体単結晶基板
１０  ＩｎＡｓxＳｂ(1-x)（０≦ｘ≦１）感磁膜
１１  保護膜
１１ａ  第１保護膜
１１ｂ  第２保護膜
１２  シリコン樹脂またはエポキシ樹脂
１３  感磁部
１４  ＧａＡｓ基板
【図１】
0005941682.tif 000002
【図２】
0005941682.tif 000003
【図３】
0005941682.tif 000004
【図４】
0005941682.tif 000005
【図５】
0005941682.tif 000006
【図６】
0005941682.tif 000007