(57)【特許請求の範囲】
【請求項１】
電力系統から入力されるアナログ信号に対し所定の変換処理を行う入力変換部と、
前記入力変換部で発生する誤差と比較して無視できる程度の小さい誤差を発生する、前記入力変換部で変換されたアナログ信号をディジタル信号に変換し、前記電力系統を保護および制御するための演算処理を行い、演算結果に基づいて指令を出力する演算処理部と、
前記入力変換部内に、前記入力変換部と前記演算処理部との組み合わせにより発生する誤差を補正するための補正係数を記録する不揮発性メモリと、を備え、
前記演算処理部は、前記入力変換部内の前記不揮発性メモリに記録された前記補正係数を読み出し、前記電力系統から入力された前記アナログ信号を前記ディジタル信号に変換した値に、前記補正係数を掛け合わせて補正し、当該補正後の値を用いて前記演算処理を行う
ディジタル保護制御装置。
【請求項２】
前記演算処理部内に揮発性メモリを備え、
前記演算処理部に実装された制御部が、前記入力変換部内の前記不揮発性メモリに記録された前記補正係数から第１のサム値を算出し、前記第１のサム値を前記補正係数とともに前記演算処理部内の前記揮発性メモリに転送して記録し、前記揮発性メモリに記録された前記補正係数から第２のサム値を算出し、前記転送した前記第１のサム値と算出した前記第２のサム値を比較することで、前記不揮発性メモリに記録された前記補正係数と前記揮発性メモリに記録された前記補正係数が一致するかを監視する
請求項１に記載のディジタル保護制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ入力補正およびその補正係数の保持機能を有するディジタル保護制御装置に関する。
【背景技術】
【０００２】
一般に、発電所や変電所等のプラントでは、ディジタル保護制御装置によって電力系統に供給されている電力を保護及び制御している。従来のディジタル保護制御装置としては、例えば、『第二世代ディジタルリレー専門委員会，「第二世代ディジタルリレー」，電気共同研究会，第５０巻第１号，平成６年』に記載されているディジタル保護リレー（第二世代ディジタルリレー）が知られている。この種のディジタル保護制御装置は、入力変換部、ディジタル演算処理部、整定部及びディジタル入力部、ディジタル出力部を備えている。この入力変換部には、折り返し誤差防止用のアナログフィルタ、サンプルホールド回路、マルチプレクサ、Ａ／Ｄ変換器及びバッファを備えたディジタル信号処理装置が設けられている。
【０００３】
ディジタル演算処理部は、システムバスを有し、このシステムバスに接続される各種入出力基板や演算基板へのデータ転送、監視などの処理を行っている。
該ディジタル保護制御装置は、電力系統に接続され、系統事故時の電圧及び／又は電流の値をディジタル演算し、所定の範囲を超えた場合に、事故の系統を切り離すため遮断器に対し切り離しの指令を出力する機能を備えており、系統の状態を保護する役目を果たす。また、系統の電圧や電流を計測してその状態を確認し、系統を制御することにより安定した電力供給に貢献する。
【０００４】
電力系統の状態を保護および制御する場合、高精度な演算処理が求められる場合があり、１％未満のリレー特性誤差に抑える必要がある。しかし、系統に接続された入力変換部内の補助ＶＴ（Ｖｏｌｔａｇｅ Ｔｒａｎｓｆｏｒｍｅｒ：ＶＴ）、補助ＣＴ（Ｃｕｒｒｅｎｔ Ｔｒａｎｓｆｏｒｍｅｒ：ＣＴ）、および抵抗等には入出力のゲイン誤差や、各入力チャネル間での位相誤差等が発生する。このため、これらの誤差を補正する必要がある。例えば、出荷試験時に試験員が既知の電圧や電流の値を入力変換部へ入力し、Ａ／Ｄ変換されたディジタル値が既知の入力値と一致するように補正係数を求め、その補正係数をディジタル演算処理部に設けられた不揮発性のメモリに保存している。ディジタル保護制御装置は、この補正係数（較正値）をＡ／Ｄ変換されたディジタルデータに常に掛け合わせることで入力値を補正し、リレー特性および計測精度の誤差１％未満を実現している（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−３１２４３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ディジタル演算処理部の不揮発性メモリに保存された補正係数は、入力変換部の誤差補正が主であることから、出荷試験時に組み合わせた入力変換部と必ず対で使用する必要がある。万一、演算処理部が故障した場合、該当演算処理部を交換することとなるが、代品を準備する際に当該入力変換部の補正係数データをその演算処理部の不揮発性メモリに予め記録させる必要がある。そのため、その補正係数データを納め先、装置名称、製番等の検索キーと対応づけて、ＦＤ(Floppy Disc：登録商標)やＣＤ−ＲＯＭ(Compact Disc-Read Only Memory),ＤＶＤ−ＲＯＭ(Digital Versatile Disk-Read Only Memory)，サーバデータベース（ＤＢ）等の各種メディアに複製を保存し、保管・管理しなければならない。
【０００７】
逆に、入力変換部が故障となった場合には、代品となる入力変換部を準備し、ディジタル保護制御装置が用いられる現地で交換する。この場合、現地にて交換後、入力変換部に模擬電圧・電流を入力し、補正係数を求める調整作業とその確認の試験が必要となるため、現地復旧作業に多くの時間を要し、迅速な復旧の妨げとなっているのが実情である。
【０００８】
また、現地復旧作業の際、演算処理部内の不揮発性メモリに格納するデータを誤って違う納め先、装置、あるいは製番のものを記録して運用してしまうと、誤った系統切り離しの指令を遮断器へ出力してしまう可能性がある。そうなると、安定した電力供給ができなくなることがあるため、補正係数の記録とその運用は非常に重要な作業および管理となっている。
【０００９】
以上の状況から、現地復旧作業時に補正係数を検索する手間を省くことができ、補正係数の記録誤りを防ぐことができる手法が要望されていた。
【課題を解決するための手段】
【００１０】
本発明の一側面のディジタル保護制御装置は、電力系統から入力されるアナログ信号に対し所定の変換処理を行う入力変換部と、この入力変換部で変換されたアナログ信号をディジタル信号に変換し、電力系統を保護および制御するための演算処理を行い、演算結果に基づいて指令を出力する演算処理部と、この演算処理部から出力された指令を外部に出力する出力部と、を備える。そして、入力変換部内に該入力変換部の誤差を補正するための補正係数を記録する不揮発性メモリを実装している。
【発明の効果】
【００１１】
本発明の少なくとも一側面によれば、現地復旧作業時に補正係数を検索する手間を省くことができ、補正係数の記録誤りも防ぐことができる。また、現地での補正係数の調整作業が無くなり、確認作業もなくなることから復旧時間の大幅な短縮が図られる。
また、外部記録媒体による補正係数の保管、管理が不要となり、コストダウンが図られる。
【図面の簡単な説明】
【００１２】
【図１】従来のディジタル保護制御装置の第１の構成例を示すブロック図である。
【図２】従来のディジタル保護制御装置の第２の構成例（メイン−ＦＤ構成）を示すブロック図である。
【図３】従来のディジタル保護制御装置の第３の構成例（多点アナログ入力におけるＡ／Ｄ変換部と演算処理部の分離構成）を示すブロック図である。
【図４】従来のディジタル保護制御装置の第１の構成例における補正係数の管理を説明する図である。
【図５】本発明の一実施形態に係るディジタル保護制御装置の構成例を示すブロック図である。
【図６】本発明の一実施形態に係るディジタル保護制御装置の補正係数を求める調整および保管、管理を示す図である。
【図７】本発明の一実施形態の変形例に係るディジタル保護制御装置の構成例の要部を示すブロック図である。
【図８】本発明の一実施形態に係るディジタル保護制御装置の補正係数監視処理を示すフローチャートである。
【発明を実施するための形態】
【００１３】
以下、本発明を実施するための形態の例について、添付図面を参照しながら説明する。説明は下記の順序で行う。なお、各図において共通の構成要素には、同一の符号を付して重複する説明を省略する。
１．従来技術の補足説明
２．一実施形態の説明（入力変換部内に不揮発性メモリを配置した例）
３．変形例
【００１４】
＜１．従来技術の補足説明＞
本発明に係るディジタル保護制御装置と従来のディジタル保護制御装置との差異を具体的に説明するため、以下、従来の主なディジタル保護制御装置の構成について説明する。
【００１５】
図１は、従来のディジタル保護制御装置の第１の構成例を示すブロック図である。
図１に示すディジタル保護制御装置１００は、入力変換部１１０、演算処理部１２０、整定・表示部１３０、入出力部１４０、制御電源部１５０を備えて構成される。入力変換部１１０と演算処理部１２０は、伝送路１１５により接続されている。伝送路１１５には、例えば、一般的なケーブル又はバックボードを使用できる。Ｄ／Ｄコンバータ等が適用される制御電源部１５０より、入力変換部１１０を除きそれぞれ電源が供給されている。
【００１６】
ディジタル保護制御装置１００は、電力系統１０１の短絡、地絡等の事故時の電圧・電流情報（アナログ信号）を取り込む。電力系統１０１から保護要素（チャンネル）ごとに複数のアナログ信号が入力変換部１１０に入力され、伝送路１１５を介して演算処理部１２０内の各チャンネルのアナログフィルタ（Ａ／Ｆと記す）１２１に入力される。
【００１７】
演算処理部１２０では、各チャンネルのＡ／Ｆ１２１が入力されたアナログ信号から不要な高周波成分を除去し、マルチプレクサ（ＭＰＸと記す）１２２に出力する。ＭＰＸ１２２は、時分割で各チャンネルのアナログ信号をアナログ／ディジタル変換器（Ａ／Ｄと記す）１２３へ出力する。Ａ／Ｄ１２３は、入力されたアナログ信号を２値化情報のディジタル信号へ変換し、ＤＰＲＡＭ（Dual Port RAM）１２４へ出力する。ＣＰＵ（Central Processing Unit）１２５は、ＤＰＲＡＭ１２４に一時保持されているディジタルデータに対し、決められたアルゴリズムに従ってリレー演算処理を行い、その結果を整定・表示部１３０や入出力部１４０へ出力する。
【００１８】
そして、その演算結果に基づいて入出力部１４０から外部機器１０２へ指令を出力し、電力系統１０１の遮断や投入を行うことで、各機器の保護および電力の安定かつ安全な供給を実現する。外部機器１０２から供給される外部接点信号は、入出力部１４０を介して演算処理部１２０に入力され、リレー演算処理の条件に用いられる。
【００１９】
ディジタル保護制御装置１００は、高精度な演算を求められ、入力変換部１１０で発生する誤差の補正を実施している。入力変換部１１０と演算処理部１２０を組み合わせて調整し求められた補正係数は、演算処理部１２０内のＥＥＰＲＯＭ等が適用された不揮発性メモリ（Electrically Erasable and Programmable Read Only Memory）１２６に記録される。ＣＰＵ１２５は、この補正係数を用い、入力変換部１１０から入力されたアナログの電圧・電流情報をアナログ／ディジタル変換した値に掛け合わせて当該誤差を補正し、決められたアルゴリズムのリレー演算処理を実施し、電力系統１０１の監視を行う。
【００２０】
ここで、万一、演算処理部１２０が故障した場合には、現地の復旧をするために、当該演算処理部１２０の代品を準備し、現地復旧作業を実施するが、現地の入力変換部１１０に合った補正係数を予め不揮発性メモリ１２６へ記録しなければならない。このため、これらの補正係数の保管、管理が必要となり、また、ヒューマンエラー等により誤った補正係数を記録し現地復旧させてしまった場合、誤った電力系統１０１の遮断、投入指令が出力されてしまう可能性があり、安定かつ安全な電力供給をできなくなる。
また、不揮発性メモリ１２６へ記録された補正係数が正しいかどうかを現地復旧作業の１つとして確認する作業があり、入力点数の数が多いと復旧までの時間が多くかかってしまう場合があり、これもまた、安定かつ安全な電力供給に影響しかねない。また、該当補正係数に基づくディジタル保護制御装置のリレー特性を確認する作業も発生し、非常に多くの時間を有する。
逆に入力変換部１１０が故障した場合、同様に代品を準備することになるが、代品の補正係数を取得後、ＦＤ，ＣＤ−ＲＯＭ等の外部記録媒体に補正係数を保存する。この保存後、現地のディジタル保護制御装置１００の演算処理部１２０内の不揮発性メモリ１２６に転送するか、または、現地にて調整作業を実施し補正係数を求める作業が必要となってしまい、現地復旧を短時間で完了できない。
これらの事象は、次に挙げる、二つの従来構成のディジタル保護制御装置にも当てはまる。
【００２１】
図２は、従来のディジタル保護制御装置の第２の構成例（メイン−ＦＤ構成）を示すブロック図である。
図２に示すディジタル保護制御装置２００は、メイン演算処理部２２０ＡとＦＤ(事故検出)演算処理部２２０Ｂと、それぞれに接続されたメイン入出力部２４０ＡとＦＤ入出力部２４０Ｂとを備え、信頼性を向上させた構成である。入力変換部２１０、伝送路２１５、整定・表示部２３０および制御電源部２５０は、図１に示した入力変換部１１０、伝送路１１５、整定・表示部１３０および制御電源部１５０に対応する。
【００２２】
ディジタル保護制御装置２００は、電力系統２０１の電圧・電流情報（アナログ信号）を取り込み、入力変換部２１０の各チャンネルにアナログ信号が入力され、メイン演算処理部２２０ＡとＦＤ演算処理部２２０Ｂにそれぞれ供給される。
そして、供給されたアナログ信号をメイン演算処理部２２０ＡおよびＦＤ演算処理部２２０Ｂにてリレー演算し、その結果をそれぞれメイン入出力部２４０ＡおよびＦＤ入出力部２４０Ｂに出力する。そして、メイン入出力部２４０ＡおよびＦＤ入出力部２４０Ｂの出力をアンド構成にて外部機器２０２へ指令を出す。このようにすることで、メイン演算処理部２２０Ａ、ＦＤ演算処理部２２０Ｂ、並びにメイン入出力部２４０Ａ、ＦＤ入出力部２４０Ｂの単一故障によっては、誤った指令が外部機器２０２へ伝達されないようになっている。
【００２３】
ディジタル保護制御装置２００のメイン演算処理部２２０ＡとＦＤ演算処理部２２０Ｂには、演算処理の高精度化に必要となる補正係数を、ＣＰＵ１２５に接続されたパラレルバス１２７を介して不揮発性メモリ１２６に記録している。メイン演算処理部２２０ＡとＦＤ演算処理部２２０Ｂの不揮発性メモリ１２６には、ほぼ同じ補正係数が記録されている。
【００２４】
図３は、従来のディジタル保護制御装置の第３の構成例を示すブロック図である。
図３に示すディジタル保護制御装置３００は、アナログ入力の入力点数が多く、またアナログ／ディジタル変換を行うＡ／Ｄ部と演算処理部を分離して信頼性を向上させた構成である。入力変換部についても、Ａ／Ｄ部の数に対応して、入力変換部３１０−１〜３１０−ｎに分離させている。
【００２５】
ディジタル保護制御装置３００は、電力系統３０１から多数のチャンネルの電圧・電流情報を入力変換部３１０−１〜３１０−ｎにて受ける。入力変換部３１０−１〜３１０−ｎの各々は、受けたアナログ信号を、メイン＿Ａ／Ｄ部３６０Ａ−１〜３６０Ａ−ｎと、ＦＤ＿Ａ／Ｄ部３６０Ｂ−１〜３６０Ｂ−ｎに入力する。
Ａ／Ｄ部３６０Ａ−１〜３６０Ａ−ｎと、ＦＤ＿Ａ／Ｄ部３６０Ｂ−１〜３６０Ｂ−ｎは、入力されたアナログ信号をディジタル信号に変換する。
次に、メイン演算処理部３２０ＡとＦＤ演算処理部３２０Ｂのそれぞれは、アナログ／ディジタル変換されたディジタルデータに対し、所定のアルゴリズムでリレー演算処理を実施する。そして、その結果をメイン入出力部３４０ＡとＦＤ入出力部３４０Ｂを介してアンド構成にて外部機器３０２へ指令を出す。
【００２６】
ディジタル保護制御装置３００のメイン＿Ａ／Ｄ部３６０Ａ−１〜３６０Ａ−ｎと、ＦＤ＿Ａ／Ｄ部３６０Ｂ−１〜３６０Ｂ−ｎには、演算処理の高精度化に必要となる補正係数を、ＣＰＵに接続されたパラレルバス１２７を介して不揮発性メモリ１２６に記録している。メイン＿Ａ／Ｄ部３６０Ａ−１〜３６０Ａ−ｎと、ＦＤ＿Ａ／Ｄ部３６０Ｂ−１〜３６０Ｂ−ｎの不揮発性メモリ１２６には、ほぼ同じ補正係数が記録されている。
【００２７】
以上のように、図１〜図３までの主な従来構成があるが、補正係数の記録および保管・管理の方法は共通であり、前述した共通の課題がある。
【００２８】
以下、従来構成のディジタル保護制御装置による補正係数を求める調整および保管、管理について説明する。
【００２９】
図４は、従来のディジタル保護制御装置の第１の構成例における補正係数の管理を説明する図である。
従来は、ディジタル保護制御装置１００内の演算処理部１２０に、ＣＰＵ１２５とパラレルバス１２７で接続された不揮発性メモリ１２６がある。入力変換部１１０の入力部にアナログ調整用の既知の電圧・電流入力１０３を印加し、演算処理部１２０内でＡ／Ｄ変換されたディジタル値が既知の入力値相当と一致するように補正係数を求める。そして、その補正係数を演算処理部１２０に設けられた不揮発性メモリ１２６に記録する。
【００３０】
この不揮発性メモリ１２６に記録した補正係数は、演算処理部１２０が不適合の際に必要となるため、ＦＤやＣＤ−ＲＯＭ、ＨＤＤ等の外部記録媒体１０４にて保管、管理しなければならない。
【００３１】
＜２．一実施形態の説明＞
上述した従来のディジタル保護制御装置における不都合を改善し、高精度なディジタル演算処理を実施するため、入力変換部の誤差補正のための補正係数を、当該入力変換部に持たせる。
【００３２】
（１）  これまでの誤差の補正は、入力変換部の補助ＶＴ、補助ＣＴとアナログフィルタ(Ａ／Ｆ)、マルチプレクサ（ＭＰＸ）、アナログ／ディジタル変換器（Ａ／Ｄ）を総合して補正を行っていたが、近年ではマルチプレクサ、Ａ／Ｄの誤差が少ないものが開発されるようになった。Ａ／Ｆについては、抵抗素子、コンデンサ、オペアンプの誤差が非常に小さいものを使用して構成することにより誤差が極めて小さくなり、入力変換部以外の誤差補正を必要としなくなった。
（２）  入力変換部の補助ＶＴ、補助ＣＴの小型化、および演算処理部の処理能力を向上させることで、１ユニットにてディジタル保護制御装置を構成し、これまでノイズの影響や物理的な構造の関係で制御電源を供給できなかった入力変換部へも制御電源を供給する。
（３）  補正係数は、これまで演算処理部にて使用していたため、そこに書き換え可能な不揮発性メモリを設け記録していた。しかし、シリアル通信技術の発達による高速伝送およびシリアルインタフェイスを持つ不揮発性メモリの大容量化と上述（２）の制御電源の供給を可能とし、入力変換部へシリアルの不揮発性メモリを実装する。
（４）  入力変換部へ実装したシリアルの不揮発性メモリと演算処理部のＣＰＵとを例えばマルチマスタシリアル通信（Ｉ２Ｃ等）にて接続し、出荷試験時に入力変換部と組み合わせて調整し求めた補正係数を記録する。これにより、補正係数は誤差補正を必要とする入力変換部内の不揮発性メモリに記録されることになり、演算処理部のようなその他の部位に依存することがない。
（５）  また、出荷試験時の調整作業後の補正係数データを外部記録媒体へ保存、保管する必要はない。
【００３３】
以下、本発明の一実施形態に係るディジタル保護制御装置について説明する。
図５は、本発明の一実施形態に係るディジタル保護制御装置の構成例を示すブロック図である。図５に示すディジタル保護制御装置５００は、不揮発性メモリ５１１が実装された入力変換部５１０、演算処理部５２０、整定・表示部５３０、入出力部５４０、制御電源部５５０を備えて構成される。演算処理部５２０は、マイクロコンピュータである。入力変換部５１０と演算処理部５２０は、伝送路５１５により接続されている。伝送路５１５には、例えば、一般的なケーブル又はバックボードを使用できる。Ｄ／Ｄコンバータ等が適用される制御電源部５５０より、それぞれ電源が供給されている。
【００３４】
ディジタル保護制御装置５００は、電力系統５０１の短絡、地絡等の事故時の電圧・電流情報（アナログ信号）を取り込む。電力系統５０１から保護要素（チャンネル）ごとに複数のアナログ信号が入力変換部５１０に入力され、入力変換部５１０の補助ＶＴおよび補助ＣＴ等によりそれらのアナログ信号に対して所定の変換処理が行われる。そして、伝送路５１５を介して演算処理部５２０内の各チャンネルのアナログフィルタ（Ａ／Ｆ）５２１に入力される。
【００３５】
演算処理部５２０では、各チャンネルのＡ／Ｆ５２１が入力されたアナログ信号から不要な高周波成分を除去し、マルチプレクサ（ＭＰＸ）５２２に出力する。ＭＰＸ５２２は、時分割で各チャンネルのアナログ信号をアナログ／ディジタル変換器（Ａ／Ｄ）５２３へ出力する。Ａ／Ｄ５２３は、入力されたアナログ信号を２値化情報のディジタル信号へ変換し、バッファ部の一例であるＤＰＲＡＭ（Dual Port RAM）５２４へ出力する。制御部の一例であるＣＰＵ（Central Processing Unit）５２５は、ＤＰＲＡＭ５２４に一時保持されているディジタルデータに対し、決められたアルゴリズムに従ってリレー演算処理を行い、その結果を整定・表示部５３０や入出力部５４０へ出力する。
【００３６】
そして、その演算結果に基づいて入出力部５４０から外部機器５０２へ指令を出力し、電力系統５０１の遮断や投入を行うことで、各機器の保護および電力の安定かつ安全な供給を実現する。外部機器５０２から供給される外部接点信号は、入出力部５４０を介して演算処理部５２０に入力され、リレー演算処理の条件に用いられる。
【００３７】
ディジタル保護制御装置５００は、高精度な演算を求められ、リレー特性および計測精度を向上させるために、各装置の作り込みによるばらつき誤差を補正する手法が用いられる。
その誤差補正は、入力変換部５１０と演算処理部５２０の組み合わせにより、調整することで誤差を補正する補正係数を求め、その補正係数を誤差の支配的な入力変換部５１０の不揮発性メモリ５１１に記録する。この不揮発性メモリ５１１には、例えばシリアルＥＥＰＲＯＭを用いることができる。演算処理部５２０のＣＰＵ５２５と不揮発性メモリ５１１をシリアル通信５２７にて接続し、必要時に不揮発性メモリ５１１のメモリ内容（補正係数）を読出して、入力変換部５１０から入力された電圧・電流情報のアナログ値をアナログ／ディジタル変換したディジタルデータに補正係数を掛け合わせて補正する。そして、この補正内容と外部接点信号について、記憶部の一例であるＲＯＭ５２６に記録されたプログラムのリレー演算処理を実施し、電力系統５０１の監視を行う。
【００３８】
以下、本実施形態に係るディジタル保護制御装置による補正係数を求める調整および保管、管理について説明する。
【００３９】
図６は、本発明の一実施形態に係るディジタル保護制御装置の補正係数を求める調整および保管、管理を示す図である。
本実施形態では、ディジタル保護制御装置５００内の入力変換部５１０に、不揮発性メモリ５１１を実装し、その不揮発性メモリ５１１は演算処理部５２０のＣＰＵ５２５とシリアル通信５２７を介して接続されている。入力変換部５１０の入力部にアナログ調整用の既知の電圧・電流入力５０３を印加し、演算処理部５２０内でＡ／Ｄ変換されたディジタル値が既知の入力値相当と一致するように補正係数を求める。そして、その補正係数を入力変換部５１０に設けられた不揮発性メモリ５１１に記録する。
【００４０】
一般に、補正係数には、入力変換部５１０の補助ＶＴ、補助ＣＴの誤差の他、演算処理部５２０に実装されたアナログフィルタ（Ａ／Ｆ）およびマルチプレクサ（ＭＰＸ）、アナログ／ディジタル変換器（Ａ／Ｄ）の各要素の誤差も反映されている。近年のＡ／Ｆを構成する抵抗素子、コンデンサ、オペアンプの誤差は、補正の必要が無い値となっており、同様に、ＭＰＸ、Ａ／Ｄも高性能化されているため、誤差が支配的となるのは入力変換部のみとなっている。このため、演算処理部５２０の誤差は無視することができ、補正係数を、故障が少なく誤差が支配的となる入力変換部５１０内の不揮発性メモリ５１１に記録することとした。
また、シリアルの不揮発性メモリの大容量化と汎用性が向上したことから、省配線での通信が可能となり、不揮発性メモリ５１１を演算処理部５２０から切り離すことを可能としている。
【００４１】
これにより、演算処理部５２０が故障した場合でも、代品となる演算処理部に予め補正係数を記録する必要が無くなるため、ＦＤやＣＤ−ＲＯＭ、サーバＤＢ等の外部記録媒体１０４に保管、管理する必要が無くなる。現地にて入力変換部と組み合わせ試験を行うことのみで、復旧作業を完了できるため、現地復旧時間の大幅な短縮が図れる。
【００４２】
入力変換部５１０が故障した場合には、予め調整用の演算処理部と組み合わせて、工場等で調整作業を実施し、その値を代品となる入力変換部内の不揮発性メモリに記録する。補正係数が、当該入力変換部５１０の補助ＶＴ、補助ＣＴの補正係数であるため、現地での確認試験や、現地での調整作業は必要なくなり、復旧時間の大幅な短縮が図れる。
【００４３】
以上のように、本実施形態によれば、入力変換部内の不揮発性メモリに補正係数を保存することにより、入力変換部または演算処理部の故障時に現地復旧の時間がかからない。
また、補正係数を外部記録媒体に保存するといった、煩わしい補正係数の保管、管理が不要となる。
そして、安価な回路構成によって補正係数の記録ができる機能を備えたディジタル保護制御装置を提供することができる。したがって、複数の電圧・電流信号を必要とする大規模保護制御装置に対しても実現することができ、従来複数個あった補正係数が管理不要となることから、煩わしい補正係数の保管、管理から開放される。
【００４４】
＜３．変形例＞
図７は、本発明の一実施形態の変形例に係るディジタル保護制御装置の構成例の要部を示すブロック図である。
図７の例は、入力変換部５１０に実装された不揮発性メモリ５１１と演算処理部５２０に実装されたＣＰＵ５２５がリレー演算処理のために読み出した補正係数を、演算処理部５２０に実装された揮発性メモリ５２８（例えばＲＡＭ）に記録し、活用する例である。この場合、揮発性メモリ５２８に記録された補正係数が常に正しい（一致する）かどうかを確認して監視する必要があり、その手法として、以下の処理を実行する。
【００４５】
図８は、本発明の一実施形態に係るディジタル保護制御装置の補正係数監視処理を示すフローチャートである。
まず、演算処理部５２０のＣＰＵ５２５は、入力変換部５１０の不揮発性メモリ５１１から補正係数を読み出し、そのサム値を計算する。そして、補正係数とサム値を、演算処理部５２０の揮発性メモリ５２８へ転送する（ステップＳ１）。
次に、ＣＰＵ５２５は、演算処理部５２０の揮発性メモリ５２８に記録された補正係数のサム値（Ａ）を計算する（ステップＳ２）。
次に、ＣＰＵ５２５は、計算したサム値（Ａ）と転送されたサム値（Ｂ）を照合する（ステップＳ３）。
次に、ＣＰＵ５２５は、計算したサム値（Ａ）と転送されたサム値（Ｂ）が異なるかどうかを判定する（ステップＳ４）。計算したサム値（Ａ）と転送されたサム値（Ｂ）が同じである場合には、ＣＰＵ５２５は、リレー演算処理を実施する（ステップＳ５）。このステップＳ５の処理が終了後、補正係数監視処理を終了する。
【００４６】
一方、計算したサム値（Ａ）と転送されたサム値（Ｂ）が異なる場合には、ＣＰＵ５２５は、照合処理を規定回数実施したかどうかを判定する（ステップＳ６）。規定回数実施していない場合には、再度ステップＳ２〜Ｓ４の処理を実行する。
【００４７】
そして、照合処理を規定回数実施しても計算したサム値（Ａ）と転送されたサム値（Ｂ）が異なる場合（ステップＳ６のＹＥＳ）には、ＣＰＵ５２５は、警報を出力させる（ステップＳ７）。あるいは、整定・表示部５３０にアラームを表示してもよい。このステップＳ７の処理が終了後、補正係数監視処理を終了する。
【００４８】
上記処理をイニシャル時とリレー演算処理の妨げとならない周期にて実施し、揮発性メモリ５２８に記録された補正係数が常に正しいかどうか常時監視する。
【００４９】
以上の処理を実施することにより、不揮発性メモリ５１１と揮発性メモリ５２８の２つのメモリ内のデータを監視することができ、そして補正係数の確からしさを保証することによって、リレー演算処理の信頼性を確保する。
【００５０】
なお、図１〜図３に示した従来のディジタル保護制御装置においても、演算処理部内のメモリを二重化する運用があり、不揮発性メモリ１２６の他に揮発性メモリを備えることがある。その場合、リレー演算処理の信頼性を確保するため、該当する不揮発性メモリ１２６と揮発性メモリに保存された補正係数を外部記録媒体１０４に転送した後、現地の演算処理部内の二つの不揮発性メモリに記録する。あるいは、現地にて補正係数の調整作業を実施し、調整した補正係数を演算処理部内の２つの不揮発性メモリに確実に記録する。このように、演算処理部内の不揮発性メモリが二重化されている場合、さらに煩雑な作業が必要であり、現地復旧が短時間で完了することが更に困難になっていた。
【００５１】
上述した一実施形態に係るディジタル保護制御装置は、一般的なディジタル保護制御装置だけでなく、他の構成にも適用可能であることは勿論である。例えば、図２に示したような演算処理部がメイン用とＦＤ用に二重化されている構成や、図３に示したようなアナログ入力点数が多数あり、多数の演算処理部とＡ／Ｄ部に分離されているような構成にも適用できる。
【００５２】
（その他）
なお、本発明は上記の実施形態例に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、他の変形例、応用例を含む。
例えば、上記した実施形態例は本発明をわかりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態例の構成の一部を他の実施形態例の構成に置き換えることが可能であり、また、ある実施形態例の構成に他の実施形態例の構成を加えることも可能である。また、各実施形態例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【００５３】
また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行するためのソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Solid State Drive）等の記録装置、または、ＩＣカード、ＳＤカード、光ディスク等の記録媒体に保持することができる。また、本明細書において、時系列的な処理を記述する処理ステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）をも含むものである。
【００５４】
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしもすべての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。
【符号の説明】
【００５５】
５００…ディジタル保護制御装置、  ５１０…入力変換部、  ５１１…不揮発性メモリ、  ５２０…演算処理部、  ５２５…ＣＰＵ、  ５２６…ＲＯＭ、  ５２８…揮発性メモリ、  ５３０…整定・表示部、  ５４０…入出力部
【図１】
0005941339.tif 000002
【図２】
0005941339.tif 000003
【図３】
0005941339.tif 000004
【図５】
0005941339.tif 000005
【図７】
0005941339.tif 000006
【図８】
0005941339.tif 000007
【図４】
0005941339.tif 000008
【図６】
0005941339.tif 000009