(57)【特許請求の範囲】
【請求項１】
入力ポートと、
出力ポートと、
結合ポートと、
終端ポートと、
前記入力ポートと前記出力ポートを接続する主線路と、
それぞれ前記主線路に対して電磁界結合する線路からなる第１の副線路部および第２の副線路部と、
前記第１の副線路部と前記第２の副線路部の間に設けられた整合回路とを備えた方向性結合器であって、
前記第１の副線路部と前記第２の副線路部は、それぞれ、互いに反対側に位置する第１の端部および第２の端部を有し、
前記第１の副線路部の第１の端部は、前記結合ポートに接続され、
前記第２の副線路部の第１の端部は、前記終端ポートに接続され、
前記整合回路は、前記第１の副線路部の第２の端部と前記第２の副線路部の第２の端部とを接続する第１の経路と、前記第１の経路とグランドとを接続する第２の経路とを有し、
前記第１の経路は、第１のインダクタを含み、
前記第２の経路は、直列に接続された第１のキャパシタと第２のインダクタとを含み、
前記第２のインダクタは、回路構成上、前記第１の経路に最も近い第１の端部と、回路構成上、グランドに最も近い第２の端部とを有し、
前記第１のキャパシタは、前記第１のインダクタの一端と前記第２のインダクタの第１の端部との間に設けられ、
前記第２の経路は、更に、前記第１のインダクタの他端と前記第２のインダクタの第１の端部との間に設けられた第２のキャパシタを有し、
前記第２のインダクタは、０．１ｎＨ以上のインダクタンスを有することを特徴とする方向性結合器。
【請求項２】
入力ポートと、
出力ポートと、
結合ポートと、
終端ポートと、
前記入力ポートと前記出力ポートを接続する主線路と、
それぞれ前記主線路に対して電磁界結合する線路からなる第１の副線路部および第２の副線路部と、
前記第１の副線路部と前記第２の副線路部の間に設けられた整合回路とを備えた方向性結合器であって、
前記第１の副線路部と前記第２の副線路部は、それぞれ、互いに反対側に位置する第１の端部および第２の端部を有し、
前記第１の副線路部の第１の端部は、前記結合ポートに接続され、
前記第２の副線路部の第１の端部は、前記終端ポートに接続され、
前記整合回路は、前記第１の副線路部の第２の端部と前記第２の副線路部の第２の端部とを接続する第１の経路と、前記第１の経路とグランドとを接続する第２の経路とを有し、
前記第１の経路は、第１のインダクタを含み、
前記第２の経路は、直列に接続された第１のキャパシタと第２のインダクタとを含み、
前記第１の経路は、更に、前記第１のインダクタに対して直列に接続された第３のインダクタを有し、
前記第２のインダクタは、回路構成上、前記第１の経路に最も近い第１の端部と、回路構成上、グランドに最も近い第２の端部とを有し、
前記第１のキャパシタは、前記第１のインダクタと前記第３のインダクタとの接続点と前記第２のインダクタの第１の端部との間に設けられ、
前記第２のインダクタは、０．１ｎＨ以上のインダクタンスを有することを特徴とする方向性結合器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広帯域で使用可能な方向性結合器に関する。
【背景技術】
【０００２】
方向性結合器は、例えば、携帯電話機、無線ＬＡＮ通信機器等の無線通信機器の送受信回路において、送受信信号のレベルを検出するために用いられている。
【０００３】
従来の方向性結合器としては、以下のような構成のものが知られている。この方向性結合器は、入力ポートと、出力ポートと、結合ポートと、終端ポートと、主線路と、副線路を備えている。主線路の一端は入力ポートに接続され、主線路の他端は出力ポートに接続されている。副線路の一端は結合ポートに接続され、副線路の他端は終端ポートに接続されている。主線路と副線路は、電磁界結合する。終端ポートは、例えば５０Ωの抵抗値を有する終端抵抗を介して接地されている。入力ポートには高周波信号が入力され、この高周波信号は出力ポートから出力される。結合ポートからは、入力ポートに入力された高周波信号の電力に応じた電力を有する結合信号が出力される。
【０００４】
方向性結合器の特性を表す主要なパラメータとしては、挿入損失、結合度、アイソレーション、方向性および結合ポートの反射損失がある。以下、これらの定義について説明する。まず、入力ポートに電力Ｐ１の高周波信号が入力された場合に、出力ポートから出力される信号の電力をＰ２、結合ポートから出力される信号の電力をＰ３、終端ポートから出力される信号の電力をＰ４とする。また、結合ポートに電力Ｐ５の高周波信号が入力された場合に、結合ポートで反射される信号の電力をＰ６とする。また、挿入損失、結合度、アイソレーション、方向性および結合ポートの反射損失を、それぞれ記号ＩＬ、Ｃ、Ｉ、Ｄ、ＲＬで表す。これらは、以下の式で定義される。
【０００５】
ＩＬ＝１０ｌｏｇ（Ｐ２／Ｐ１）
Ｃ＝１０ｌｏｇ（Ｐ３／Ｐ１）
Ｉ＝１０ｌｏｇ（Ｐ３／Ｐ２）
Ｄ＝１０ｌｏｇ（Ｐ４／Ｐ３）
ＲＬ＝１０ｌｏｇ（Ｐ６／Ｐ５）
【０００６】
従来の方向性結合器では、入力ポートに入力される高周波信号の周波数が高くなるほど結合度が大きくなるため、結合度の周波数特性が平坦ではないという問題があった。結合度が大きくなるというのは、結合度を−ｃ（ｄＢ）と表したときに、ｃの値が小さくなることである。
【０００７】
特許文献１には、上記の問題を解決するための方向性結合器が記載されている。特許文献１に記載された方向性結合器では、副線路が第１の副線路と第２の副線路とに分けられている。第１の副線路の一端は、結合ポートに接続されている。第２の副線路の一端は、終端ポートに接続されている。第１の副線路の他端と第２の副線路の他端の間には、位相変換部が設けられている。位相変換部は、所定の周波数帯域において、周波数が高くなるに従って０度以上１８０度以下の範囲で単調増加する絶対値を有する位相のずれを通過信号に対して生じさせる。位相変換部は、具体的にはローパスフィルタである。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−５０７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
近年、ＬＴＥ（Long Term Evolution）規格の移動体通信システムが実用化され、ＬＴＥ規格の発展規格であるＬＴＥ−Ａｄｖａｎｃｅｄ規格の移動体通信システムの実用化が検討されている。ＬＴＥ−Ａｄｖａｎｃｅｄ規格における主要技術の一つに、キャリアアグリゲーション（Carrier Aggregation、以下ＣＡとも記す。）がある。ＣＡは、コンポーネントキャリアと呼ばれる複数のキャリアを同時に用いて広帯域伝送を可能にする技術である。
【００１０】
ＣＡに対応した移動体通信機器では、複数の周波数帯域が同時に使用される。そのため、ＣＡに対応した移動体通信機器では、複数の周波数帯域の複数の信号について利用可能な方向性結合器、すなわち広帯域で使用可能な方向性結合器が求められている。
【００１１】
特許文献１に記載された方向性結合器では、ローパスフィルタの遮断周波数以上の周波数帯域において、アイソレーションが十分な大きさにならない。すなわち、アイソレーションを−ｉ（ｄＢ）と表したとき、特許文献１に記載された方向性結合器では、ローパスフィルタの遮断周波数以上の周波数帯域において、ｉの値が十分な大きさにならない。そのため、特許文献１に記載された方向性結合器は、ローパスフィルタの遮断周波数以上の周波数帯域では機能しない。
【００１２】
また、無線通信機器では、２つの方向性結合器がタンデム接続されて使用される場合がある。この場合、２つの方向性結合器の結合ポート同士が接続される。そのため、方向性結合器には、結合ポートでの信号の反射を少なくすることが求められる。具体的には、結合ポートの反射損失を−ｒ（ｄＢ）と表したときに、方向性結合器には、ｒの値が十分な大きさになることが求められる。
【００１３】
しかし、特許文献１に記載された方向性結合器では、ローパスフィルタの遮断周波数以上の周波数帯域において、上記のｒの値が十分な大きさにならない。
【００１４】
ここで、特許文献１に記載された方向性結合器では、ローパスフィルタの遮断周波数以上の周波数帯域において、上記のｉ，ｒの値が十分な大きさにならない理由について説明する。この方向性結合器では、第１の副線路とローパスフィルタとの接続点とグランドとの間を第１のキャパシタのみを介して接続する経路と、第２の副線路とローパスフィルタとの接続点とグランドとの間を第２のキャパシタのみを介して接続する経路が形成される。そのため、ローパスフィルタの遮断周波数以上の周波数帯域においては、第１の副線路からローパスフィルタに向かう高周波信号の大部分は第１のキャパシタを経由してグランドに流れ、第２の副線路からローパスフィルタに向かう高周波信号の大部分は第２のキャパシタを経由してグランドに流れる。そのため、この方向性結合器では、ローパスフィルタの遮断周波数以上の周波数帯域において、高周波信号の大部分がローパスフィルタを通過しなくなる。
【００１５】
以上のことから、特許文献１に記載された方向性結合器では、使用可能な周波数帯域が、ローパスフィルタの遮断周波数よりも低い周波数帯域に制限される。そのため、特許文献１に記載された技術では、広帯域で使用可能な方向性結合器を実現することが困難である。
【００１６】
本発明はかかる問題点に鑑みてなされたもので、その目的は、広帯域で使用可能な方向性結合器を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の方向性結合器は、入力ポートと、出力ポートと、結合ポートと、終端ポートと、入力ポートと出力ポートを接続する主線路と、それぞれ主線路に対して電磁界結合する線路からなる第１の副線路部および第２の副線路部と、第１の副線路部と第２の副線路部の間に設けられた整合回路とを備えている。
【００１８】
第１の副線路部と第２の副線路部は、それぞれ、互いに反対側に位置する第１の端部および第２の端部を有している。第１の副線路部の第１の端部は、結合ポートに接続されている。第２の副線路部の第１の端部は、終端ポートに接続されている。整合回路は、第１の副線路部の第２の端部と第２の副線路部の第２の端部とを接続する第１の経路と、第１の経路とグランドとを接続する第２の経路とを有している。第１の経路は、第１のインダクタを含んでいる。第２の経路は、直列に接続された第１のキャパシタと第２のインダクタとを含んでいる。
【００１９】
本発明の方向性結合器では、主線路と第１の副線路部の互いに結合する部分を合わせて第１の結合部とし、主線路と第２の副線路部の互いに結合する部分を合わせて第２の結合部とすると、入力ポートと結合ポートの間には、第１の結合部を経由する信号経路と、第２の結合部および整合回路を経由する信号経路とが形成される。入力ポートに高周波信号が入力されたとき、結合ポートからは、上記の２つの信号経路を通過した２つの信号が合成されて得られる結合信号が出力される。
【００２０】
本発明の方向性結合器において、第２のインダクタは、回路構成上、第１の経路に最も近い第１の端部と、回路構成上、グランドに最も近い第２の端部とを有し、第１のキャパシタは、第１のインダクタの一端と第２のインダクタの第１の端部との間に設けられていてもよい。この場合、第２の経路は、更に、第１のインダクタの他端と第２のインダクタの第１の端部との間に設けられた第２のキャパシタを有していてもよい。
【００２１】
また、本発明の方向性結合器において、第１の経路は、更に、第１のインダクタに対して直列に接続された第３のインダクタを有していてもよい。この場合、第２のインダクタは、回路構成上、第１の経路に最も近い第１の端部と、回路構成上、グランドに最も近い第２の端部とを有し、第１のキャパシタは、第１のインダクタと第３のインダクタとの接続点と第２のインダクタの第１の端部との間に設けられていてもよい。
【００２２】
また、本発明の方向性結合器において、第２のインダクタは、０．１ｎＨ以上のインダクタンスを有していてもよい。
【発明の効果】
【００２３】
本発明の方向性結合器では、前述のように、入力ポートに高周波信号が入力されたとき、結合ポートからは、第１の結合部を経由する信号経路を通過した信号と、第２の結合部および整合回路を経由する信号経路を通過した信号とが合成されて得られる結合信号が出力される。整合回路を通過する際の信号の位相の変化量は、信号の周波数によって変化する。そのため、上記の２つの信号経路を通過する２つの信号の位相差は、入力ポートに入力される高周波信号の周波数によって変化する。これにより、高周波信号の周波数の変化に伴う方向性結合器の結合度の変化を抑制することが可能になる。また、本発明における整合回路は、ローパスフィルタに比べて広い周波数帯域において、高周波信号を通過させることができる。これらのことから、本発明によれば、広帯域で使用可能な方向性結合器を実現することができるという効果を奏する。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施の形態に係る方向性結合器の回路構成を示す回路図である。
【図２】本発明の第１の実施の形態に係る方向性結合器の斜視図である。
【図３】図２に示した方向性結合器の積層体の内部を示す斜視図である。
【図４】図２に示した方向性結合器の積層体の内部の一部を示す斜視図である。
【図５】図２に示した方向性結合器の積層体における１層目ないし４層目の誘電体層の上面を示す説明図である。
【図６】図２に示した方向性結合器の積層体における５層目ないし８層目の誘電体層の上面を示す説明図である。
【図７】図２に示した方向性結合器の積層体における９層目ないし１２層目の誘電体層の上面を示す説明図である。
【図８】図２に示した方向性結合器の積層体における１３層目ないし１６層目の誘電体層の上面を示す説明図である。
【図９】図２に示した方向性結合器の積層体における１７層目ないし１９層目の誘電体層の上面を示す説明図である。
【図１０】比較例の方向性結合器の回路構成を示す回路図である。
【図１１】比較例の方向性結合器におけるローパスフィルタの特性を示す特性図である。
【図１２】比較例の方向性結合器の特性を示す特性図である。
【図１３】本発明の第１の実施の形態に係る方向性結合器における整合回路の特性の一例を示す特性図である。
【図１４】本発明の第１の実施の形態に係る方向性結合器の特性の一例を示す特性図である。
【図１５】本発明の第２の実施の形態に係る方向性結合器の回路構成を示す回路図である。
【発明を実施するための形態】
【００２５】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１を参照して、本発明の第１の実施の形態に係る方向性結合器の回路構成について説明する。図１に示したように、本実施の形態に係る方向性結合器１は、入力ポート１１と、出力ポート１２と、結合ポート１３と、終端ポート１４とを備えている。方向性結合器１は、更に、入力ポート１１と出力ポート１２を接続する主線路１０と、それぞれ主線路１０に対して電磁界結合する線路からなる第１の副線路部２０Ａおよび第２の副線路部２０Ｂと、第１の副線路部２０Ａと第２の副線路部２０Ｂの間に設けられた整合回路３０とを備えている。終端ポート１４は、例えば５０Ωの抵抗値を有する終端抵抗１５を介して接地されている。
【００２６】
第１の副線路部２０Ａは、互いに反対側に位置する第１の端部２０Ａ１および第２の端部２０Ａ２を有している。第２の副線路部２０Ｂは、互いに反対側に位置する第１の端部２０Ｂ１および第２の端部２０Ｂ２を有している。第１の副線路部２０Ａの第１の端部２０Ａ１は、結合ポート１３に接続されている。第２の副線路部２０Ｂの第１の端部２０Ｂ１は、終端ポート１４に接続されている。
【００２７】
整合回路３０は、第１の副線路部２０Ａの第２の端部２０Ａ２と第２の副線路部２０Ｂの第２の端部２０Ｂ２とを接続する第１の経路３１と、第１の経路３１とグランドとを接続する第２の経路３２とを有している。第１の経路３１は、第１のインダクタＬ１を含んでいる。
【００２８】
第２の経路３２は、直列に接続された第１のキャパシタＣ１と第２のインダクタＬ２とを含んでいる。第２のインダクタＬ２は、回路構成上、第１の経路３１に最も近い第１の端部Ｌ２ａと、回路構成上、グランドに最も近い第２の端部Ｌ２ｂとを有している。第１のキャパシタＣ１は、第１のインダクタＬ１の一端と第２のインダクタＬ２の第１の端部Ｌ２ａとの間に設けられている。本実施の形態では、第２の経路３２は、更に、第１のインダクタＬ１の他端と第２のインダクタＬ２の第１の端部Ｌ２ａとの間に設けられた第２のキャパシタＣ２を有している。第２のインダクタＬ２は、０．１ｎＨ以上のインダクタンスを有している。第２のインダクタＬ２のインダクタンスは、７ｎＨ以下であることが好ましい。
【００２９】
図１には、第１のキャパシタＣ１が、第１のインダクタＬ１の結合ポート１３側の端部と第２のインダクタＬ２の第１の端部Ｌ２ａとの間に設けられ、第２のキャパシタＣ２が、第１のインダクタＬ１の終端ポート１４側の端部と第２のインダクタＬ２の第１の端部Ｌ２ａとの間に設けられた例を示している。しかし、第１のキャパシタＣ１が、第１のインダクタＬ１の終端ポート１４側の端部と第２のインダクタＬ２の第１の端部Ｌ２ａとの間に設けられ、第２のキャパシタＣ２が、第１のインダクタＬ１の結合ポート１３側の端部と第２のインダクタＬ２の第１の端部Ｌ２ａとの間に設けられていてもよい。
【００３０】
主線路１０は、第１の副線路部２０Ａと電磁界結合する第１の部分１０Ａと、第２の副線路部２０Ｂと電磁界結合する第２の部分１０Ｂとを有している。ここで、主線路１０と第１の副線路部２０Ａの互いに結合する部分、すなわち第１の部分１０Ａと第１の副線路部２０Ａとを合わせて第１の結合部４０Ａと言う。また、主線路１０と第２の副線路部２０Ｂの互いに結合する部分、すなわち第２の部分１０Ｂと第２の副線路部２０Ｂとを合わせて第２の結合部４０Ｂと言う。
【００３１】
整合回路３０は、終端ポート１４が、負荷である終端抵抗１５を介して接地され、終端抵抗１５の抵抗値（例えば５０Ω）と等しい出力インピーダンスを有する信号源が結合ポート１３に接続された場合を想定して、信号源と負荷との間のインピーダンス整合を行う回路である。整合回路３０は、上記の場合を想定して、方向性結合器１の使用周波数帯域において、結合ポート１３から終端ポート１４側を見たときの反射係数の絶対値が０またはその近傍の値になるように設計される。
【００３２】
次に、本実施の形態に係る方向性結合器１の作用および効果について説明する。入力ポート１１には高周波信号が入力され、この高周波信号は出力ポート１２から出力される。結合ポート１３からは、入力ポート１１に入力された高周波信号の電力に応じた電力を有する結合信号が出力される。
【００３３】
入力ポート１１と結合ポート１３の間には、第１の結合部４０Ａを経由する第１の信号経路と、第２の結合部４０Ｂおよび整合回路３０を経由する第２の信号経路とが形成される。入力ポート１１に高周波信号が入力されたとき、結合ポート１３から出力される結合信号は、第１の信号経路を通過した信号と第２の信号経路を通過した信号が合成されて得られる信号である。第１の信号経路を通過した信号と第２の信号経路を通過した信号との間には位相差が生じる。方向性結合器１の結合度は、第１の結合部４０Ａと第２の結合部４０Ｂのそれぞれ単独の結合度と、第１の信号経路を通過した信号と第２の信号経路を通過した信号の位相差とに依存する。
【００３４】
一方、出力ポート１２と結合ポート１３の間には、第１の結合部４０Ａを経由する第３の信号経路と、第２の結合部４０Ｂおよび整合回路３０を経由する第４の信号経路とが形成される。方向性結合器１のアイソレーションは、第１の結合部４０Ａと第２の結合部４０Ｂのそれぞれ単独の結合度と、第３の信号経路を通過した信号と第４の信号経路を通過した信号の位相差とに依存する。
【００３５】
本実施の形態において、第１の結合部４０Ａ、第２の結合部４０Ｂおよび整合回路３０は、高周波信号の周波数の変化に伴う方向性結合器１の結合度の変化を抑制する機能を有する。以下、これについて詳しく説明する。
【００３６】
第１の結合部４０Ａと第２の結合部４０Ｂのそれぞれ単独の結合度は、いずれも、高周波信号の周波数が高くなるほど大きくなる。この場合、第１の信号経路を通過した信号と第２の信号経路を通過した信号の位相差を一定として考えると、高周波信号の周波数が高くなるほど、結合信号の電力は増加する。
【００３７】
一方、第１の信号経路を通過した信号の電力と第２の信号経路を通過した信号の電力をそれぞれ一定値として考えると、第１の信号経路を通過した信号と第２の信号経路を通過した信号の位相差が０°から１８０°の範囲内で増加すると、結合信号の電力は減少する。
【００３８】
整合回路３０を通過する際の信号の位相の変化量は、信号の周波数によって変化する。そのため、第１の信号経路を通過した信号と第２の信号経路を通過した信号の位相差は、入力ポート１１に入力される高周波信号の周波数によって変化する。そこで、方向性結合器１の使用周波数帯域において、高周波信号の周波数の増加に伴って上記位相差が０°から１８０°の範囲内で増加するように、整合回路３０を設計することにより、高周波信号の周波数の増加に伴う結合信号の電力の変化、すなわち方向性結合器１の結合度の変化を抑制することができる。
【００３９】
また、本実施の形態では、第１の副線路部２０Ａと第２の副線路部２０Ｂの間に整合回路３０が設けられていることにより、終端ポート１４が終端抵抗１５を介して接地され、終端抵抗１５の抵抗値（例えば５０Ω）と等しい出力インピーダンスを有する信号源が結合ポート１３に接続された場合において、方向性結合器１の使用周波数帯域において、結合ポート１３での信号の反射を少なくすることができる。これにより、例えば、２つの方向性結合器１をタンデム接続して使用する場合において、結合ポート１３での信号の反射を少なくすることができる。この効果については、後で更に説明する。
【００４０】
次に、方向性結合器１の構造の一例について説明する。図２は、方向性結合器１の斜視図である。図２に示した方向性結合器１は、方向性結合器１の構成要素を一体化するための積層体５０を備えている。後で詳しく説明するが、積層体５０は、積層された複数の誘電体層と複数の導体層とを含んでいる。
【００４１】
積層体５０は、外周部を有する直方体形状をなしている。積層体５０の外周部は、上面５０Ａと、底面５０Ｂと、４つの側面５０Ｃ〜５０Ｆとを含んでいる。上面５０Ａと底面５０Ｂは互いに反対側を向き、側面５０Ｃ，５０Ｄも互いに反対側を向き、側面５０Ｅ，５０Ｆも互いに反対側を向いている。側面５０Ｃ〜５０Ｆは、上面５０Ａおよび底面５０Ｂに対して垂直になっている。積層体５０において、上面５０Ａおよび底面５０Ｂに垂直な方向が、複数の誘電体層および複数の導体層の積層方向である。図２では、この積層方向を、記号Ｔを付した矢印で示している。
【００４２】
図２に示した方向性結合器１は、入力端子１１１と、出力端子１１２と、結合端子１１３と、終端端子１１４と、２つのグランド端子１１５，１１６を備えている。入力端子１１１、出力端子１１２、結合端子１１３、終端端子１１４は、それぞれ、図１に示した入力ポート１１、出力ポート１２、結合ポート１３、終端ポート１４に対応している。グランド端子１１５，１１６は、グランドに接続される。端子１１１〜１１６は、積層体５０の外周部に配置されている。端子１１１，１１２，１１５は、上面５０Ａから側面５０Ｃを経由して底面５０Ｂにかけて配置されている。また、端子１１３，１１４，１１６は、上面５０Ａから側面５０Ｄを経由して底面５０Ｂにかけて配置されている。
【００４３】
次に、図３ないし図９を参照して、積層体５０について詳しく説明する。積層体５０は、積層された１９層の誘電体層を有している。以下、この１９層の誘電体層を、上から順に１層目ないし１９層目の誘電体層と呼ぶ。図３は、積層体５０の内部を示す斜視図である。図４は、積層体５０の内部の一部を示す斜視図である。図５において（ａ）〜（ｄ）は、それぞれ、１層目ないし４層目の誘電体層の上面を示している。図６において（ａ）〜（ｄ）は、それぞれ、５層目ないし８層目の誘電体層の上面を示している。図７において（ａ）〜（ｄ）は、それぞれ、９層目ないし１２層目の誘電体層の上面を示している。図８において（ａ）〜（ｄ）は、それぞれ、１３層目ないし１６層目の誘電体層の上面を示している。図９において（ａ）〜（ｃ）は、それぞれ、１７層目ないし１９層目の誘電体層の上面を示している。
【００４４】
図５（ａ）に示したように、１層目の誘電体層５１の上面には、マークとして用いられる導体層５１１が形成されている。図５（ｂ）に示したように、２層目の誘電体層５２の上面には、導体層は形成されていない。
【００４５】
図５（ｃ）に示したように、３層目の誘電体層５３の上面には、キャパシタＣ１，Ｃ２の一部を構成する導体層５３１が形成されている。また、誘電体層５３には、導体層５３１に接続されたスルーホール５３Ｔ１が形成されている。
【００４６】
図５（ｄ）に示したように、４層目の誘電体層５４の上面には、キャパシタＣ１の他の一部を構成する導体層５４１と、キャパシタＣ２の他の一部を構成する導体層５４２とが形成されている。また、誘電体層５４には、図５（ｃ）に示したスルーホール５３Ｔ１に接続されたスルーホール５４Ｔ１と、導体層５４１に接続されたスルーホール５４Ｔ２と、導体層５４２に接続されたスルーホール５４Ｔ３とが形成されている。
【００４７】
図６（ａ）に示したように、５層目の誘電体層５５には、スルーホール５５Ｔ１，５５Ｔ２，５５Ｔ３が形成されている。スルーホール５５Ｔ１，５５Ｔ２，５５Ｔ３には、それぞれ図５（ｄ）に示したスルーホール５４Ｔ１，５４Ｔ２，５４Ｔ３が接続されている。
【００４８】
図６（ｂ）に示したように、６層目の誘電体層５６の上面には、インダクタＬ１を構成するために用いられる導体層５６１，５６２と、インダクタＬ２を構成するために用いられる導体層５６３とが形成されている。また、誘電体層５６には、スルーホール５６Ｔ１，５６Ｔ２，５６Ｔ３，５６Ｔ４，５６Ｔ５が形成されている。スルーホール５６Ｔ１は、導体層５６１の一端の近傍部分に接続されている。スルーホール５６Ｔ２は、導体層５６１の他端の近傍部分に接続されている。スルーホール５６Ｔ３は、導体層５６２の一端の近傍部分に接続されている。スルーホール５６Ｔ４は、導体層５６２の他端の近傍部分に接続されている。スルーホール５６Ｔ５は、導体層５６３の一端の近傍部分に接続されている。図６（ａ）に示したスルーホール５５Ｔ１は、導体層５６３の他端の近傍部分に接続されている。図６（ａ）に示したスルーホール５５Ｔ２は、スルーホール５６Ｔ１に接続されている。図６（ａ）に示したスルーホール５５Ｔ３は、導体層５６２における一端と他端の間の部分に接続されている。
【００４９】
図６（ｃ）に示したように、７層目の誘電体層５７の上面には、インダクタＬ１を構成するために用いられる導体層５７１，５７２と、インダクタＬ２を構成するために用いられる導体層５７３とが形成されている。また、誘電体層５７には、スルーホール５７Ｔ１，５７Ｔ２，５７Ｔ３，５７Ｔ４が形成されている。スルーホール５７Ｔ１，５７Ｔ３には、それぞれ図６（ｂ）に示したスルーホール５６Ｔ１，５６Ｔ３が接続されている。スルーホール５７Ｔ２は、導体層５７１の一端の近傍部分に接続されている。スルーホール５７Ｔ４は、導体層５７２の一端の近傍部分に接続されている。図６（ｂ）に示したスルーホール５６Ｔ２は、導体層５７１の他端の近傍部分に接続されている。図６（ｂ）に示したスルーホール５６Ｔ４は、導体層５７２の他端の近傍部分に接続されている。図６（ｂ）に示したスルーホール５６Ｔ５は、導体層５７３の一端の近傍部分に接続されている。導体層５７３の他端は、図２に示したグランド端子１１５に接続されている。
【００５０】
図６（ｄ）に示したように、８層目の誘電体層５８の上面には、インダクタＬ１を構成するために用いられる導体層５８１，５８２が形成されている。また、誘電体層５８には、スルーホール５８Ｔ１，５８Ｔ２，５８Ｔ３，５８Ｔ４が形成されている。スルーホール５８Ｔ１，５８Ｔ３には、それぞれ図６（ｃ）に示したスルーホール５７Ｔ１，５７Ｔ３が接続されている。スルーホール５８Ｔ２は、導体層５８１の一端の近傍部分に接続されている。スルーホール５８Ｔ４は、導体層５８２の一端の近傍部分に接続されている。図６（ｃ）に示したスルーホール５７Ｔ２は、導体層５８１の他端の近傍部分に接続されている。図６（ｃ）に示したスルーホール５７Ｔ４は、導体層５８２の他端の近傍部分に接続されている。
【００５１】
図７（ａ）に示したように、９層目の誘電体層５９の上面には、インダクタＬ１を構成するために用いられる導体層５９１が形成されている。また、誘電体層５９には、スルーホール５９Ｔ１，５９Ｔ３が形成されている。スルーホール５９Ｔ１，５９Ｔ３には、それぞれ図６（ｄ）に示したスルーホール５８Ｔ１，５８Ｔ３が接続されている。図６（ｄ）に示したスルーホール５８Ｔ２は、導体層５９１の一端の近傍部分に接続されている。図６（ｄ）に示したスルーホール５８Ｔ４は、導体層５９１の他端の近傍部分に接続されている。
【００５２】
図７（ｂ）に示したように、１０層目の誘電体層６０には、スルーホール６０Ｔ１，６０Ｔ３が形成されている。スルーホール６０Ｔ１，６０Ｔ３には、それぞれ図７（ａ）に示したスルーホール５９Ｔ１，５９Ｔ３が接続されている。
【００５３】
図７（ｃ）に示したように、１１層目の誘電体層６１の上面には、グランド用導体層６１１が形成されている。導体層６１１は、図２に示したグランド端子１１５，１１６に接続されている。また、誘電体層６１には、スルーホール６１Ｔ１，６１Ｔ３が形成されている。スルーホール６１Ｔ１，６１Ｔ３には、それぞれ図７（ｂ）に示したスルーホール６０Ｔ１，６０Ｔ３が接続されている。
【００５４】
図７（ｄ）に示したように、１２層目の誘電体層６２には、スルーホール６２Ｔ１，６２Ｔ３が形成されている。スルーホール６２Ｔ１，６２Ｔ３には、それぞれ図７（ｃ）に示したスルーホール６１Ｔ１，６１Ｔ３が接続されている。
【００５５】
図８（ａ）に示したように、１３層目の誘電体層６３の上面には、第１の副線路部２０Ａを構成するために用いられる導体層６３１と、第２の副線路部２０Ｂを構成するために用いられる導体層６３２とが形成されている。また、誘電体層６３には、導体層６３１の一端の近傍部分に接続されたスルーホール６３Ｔ１と、導体層６３２の一端の近傍部分に接続されたスルーホール６３Ｔ２とが形成されている。図７（ｄ）に示したスルーホール６２Ｔ１は、導体層６３１の他端の近傍部分に接続されている。図７（ｄ）に示したスルーホール６２Ｔ３は、導体層６３２の他端の近傍部分に接続されている。
【００５６】
図８（ｂ）に示したように、１４層目の誘電体層６４の上面には、主線路１０を構成するために用いられる導体層６４１と、導体層６４２とが形成されている。導体層６４１の一端は、図２に示した入力端子１１１に接続されている。導体層６４１の他端は、図２に示した出力端子１１２に接続されている。また、誘電体層６４には、導体層６４２の一端の近傍部分に接続されたスルーホール６４Ｔ１と、スルーホール６４Ｔ２とが形成されている。図８（ａ）に示したスルーホール６３Ｔ１は、導体層６４２の他端の近傍部分に接続されている。図８（ａ）に示したスルーホール６３Ｔ２は、スルーホール６４Ｔ２に接続されている。
【００５７】
図８（ｃ）に示したように、１５層目の誘電体層６５の上面には、第２の副線路部２０Ｂを構成するために用いられる導体層６５１が形成されている。導体層６５１の一端は、図２に示した終端端子１１４に接続されている。また、誘電体層６５には、スルーホール６５Ｔ１が形成されている。図８（ｂ）に示したスルーホール６４Ｔ１は、スルーホール６５Ｔ１に接続されている。図８（ｂ）に示したスルーホール６４Ｔ２は、導体層６５１の他端の近傍部分に接続されている。
【００５８】
図８（ｄ）に示したように、１６層目の誘電体層６６の上面には、第１の副線路部２０Ａを構成するために用いられる導体層６６１が形成されている。導体層６６１の一端は、図２に示した結合端子１１３に接続されている。図８（ｃ）に示したスルーホール６５Ｔ１は、導体層６６１の他端の近傍部分に接続されている。
【００５９】
図９（ａ）に示したように、１７層目の誘電体層６７の上面には、導体層は形成されていない。図９（ｂ）に示したように、１８層目の誘電体層６８の上面には、グランド用導体層６８１が形成されている。導体層６８１は、図２に示したグランド端子１１５，１１６に接続されている。図９（ｃ）に示したように、１９層目の誘電体層６９の上面には、導体層は形成されていない。
【００６０】
図２に示した積層体５０は、１層目ないし１９層目の誘電体層５１〜６９が積層されて構成される。そして、この積層体５０の外周部に対して端子１１１〜１１６が形成されて、図２に示した方向性結合器１が完成する。なお、図２では、導体層５１１を省略している。
【００６１】
図３は、積層体５０の内部を示している。図３では、導体層５３１を省略し、導体層５４１，５４２を点線で示している。図４は、積層体５０の内部の一部を示している。図４では、導体層６３１，６３２よりも上方に位置する複数の導体層を省略している。
【００６２】
以下、図１に示した方向性結合器１の回路の構成要素と、図５ないし図９に示した積層体５０の内部の構成要素との対応関係について説明する。主線路１０は、図８（ｂ）に示した導体層６４１によって構成されている。
【００６３】
第１の副線路部２０Ａは、以下のように構成されている。図８（ａ）に示した導体層６３１は、スルーホール６３Ｔ１、導体層６４２およびスルーホール６４Ｔ１，６５Ｔ１を介して、図８（ｄ）に示した導体層６６１に接続されている。導体層６３１の一部は、誘電体層６３を介して、導体層６４１の一部の上面に対向している。導体層６６１の一部は、誘電体層６４，６５を介して、導体層６４１の上記一部の下面に対向している。第１の副線路部２０Ａは、上記の導体層６３１の一部と導体層６６１の一部とによって構成されている。また、導体層６３１の一部と導体層６６１の一部が対向する導体層６４１の一部は、主線路１０の第１の部分１０Ａを構成する。
【００６４】
第２の副線路部２０Ｂは、以下のように構成されている。図８（ａ）に示した導体層６３２は、スルーホール６３Ｔ２，６４Ｔ２を介して、図８（ｃ）に示した導体層６５１に接続されている。導体層６３２の一部は、誘電体層６３を介して、導体層６４１の他の一部の上面に対向している。導体層６５１の一部は、誘電体層６４を介して、導体層６４１の上記他の一部の下面に対向している。第２の副線路部２０Ｂは、上記の導体層６３２の一部と導体層６５１の一部とによって構成されている。また、導体層６３２の一部と導体層６５１の一部が対向する導体層６４１の上記他の一部は、主線路１０の第２の部分１０Ｂを構成する。
【００６５】
整合回路３０のインダクタＬ１は、以下のように構成されている。図６（ｂ）〜（ｄ）に示した導体層５６１，５７１，５８１は、スルーホール５６Ｔ２，５７Ｔ２を介して直列に接続されている。図６（ｂ）〜（ｄ）に示した導体層５６２，５７２，５８２は、スルーホール５６Ｔ４，５７Ｔ４を介して直列に接続されている。図６（ｄ）に示した導体層５８１，５８２は、スルーホール５８Ｔ２，５８Ｔ４と図７（ａ）に示した導体層５９１を介して接続されている。インダクタＬ１は、これらの導体層５６１，５７１，５８１，５９１，５８２，５７２，５６２と、これらを接続する複数のスルーホールとによって構成されている。導体層５６１は、スルーホール５６Ｔ１，５７Ｔ１，５８Ｔ１，５９Ｔ１，６０Ｔ１，６１Ｔ１，６２Ｔ１を介して、第１の副線路部２０Ａを構成する導体層６３１に接続されている。導体層５６２は、スルーホール５６Ｔ３，５７Ｔ３，５８Ｔ３，５９Ｔ３，６０Ｔ３，６１Ｔ３，６２Ｔ３を介して、第２の副線路部２０Ｂを構成する導体層６３２に接続されている。
【００６６】
整合回路３０のキャパシタＣ１は、図５（ｄ）に示した導体層５４１と、図５（ｃ）に示した導体層５３１と、それらの間の誘電体層５３とによって構成されている。導体層５４１は、スルーホール５４Ｔ２，５５Ｔ２，５６Ｔ１，５７Ｔ１，５８Ｔ１，５９Ｔ１，６０Ｔ１，６１Ｔ１，６２Ｔ１を介して、第１の副線路部２０Ａを構成する導体層６３１に接続されている。
【００６７】
整合回路３０のキャパシタＣ２は、図５（ｄ）に示した導体層５４２と、図５（ｃ）に示した導体層５３１と、それらの間の誘電体層５３とによって構成されている。導体層５４２は、スルーホール５４Ｔ３，５５Ｔ３、導体層５６２、スルーホール５６Ｔ３，５７Ｔ３，５８Ｔ３，５９Ｔ３，６０Ｔ３，６１Ｔ３，６２Ｔ３を介して、第２の副線路部２０Ｂを構成する導体層６３２に接続されている。
【００６８】
整合回路３０のインダクタＬ２は、図６（ｂ）に示した導体層５６３と、図６（ｃ）に示した導体層５７３と、これらを接続するスルーホール５６Ｔ５とによって構成されている。導体層５６３は、スルーホール５３Ｔ１，５４Ｔ１，５５Ｔ１を介して、図５（ｃ）に示した導体層５３１に接続されている。
【００６９】
積層体５０において、整合回路３０を構成する複数の導体層と、主線路１０を構成する導体層６４１の間には、グランドに接続されたグランド用導体層６１１が介在している。そのため、整合回路３０は、主線路１０に対して電磁界結合しない。
【００７０】
以下、比較例の方向性結合器と比較しながら、本実施の形態に係る方向性結合器１の効果について更に説明する。始めに、図１０を参照して、比較例の方向性結合器１０１の回路構成について説明する。比較例の方向性結合器１０１は、本実施の形態における整合回路３０の代わりに、第１の副線路部２０Ａと第２の副線路部２０Ｂの間に設けられたローパスフィルタ１３０を備えている。
【００７１】
ローパスフィルタ１３０は、２つのインダクタＬ１１，Ｌ１２と、３つのキャパシタＣ１１，Ｃ１２，Ｃ１３とを有している。インダクタＬ１１の一端は、第１の副線路部２０Ａの第２の端部２０Ａ２に接続されている。インダクタＬ１２の一端は、第２の副線路部２０Ｂの第２の端部２０Ｂ２に接続されている。インダクタＬ１１の他端とインダクタＬ１２の他端は互いに接続されている。キャパシタＣ１１の一端は、第１の副線路部２０ＡとインダクタＬ１１との接続点に接続されている。キャパシタＣ１２の一端は、インダクタＬ１１とインダクタＬ１２との接続点に接続されている。キャパシタＣ１３の一端は、第２の副線路部２０ＢとインダクタＬ１２との接続点に接続されている。キャパシタＣ１１，Ｃ１２，Ｃ１３の各他端は接地されている。比較例の方向性結合器１０１のその他の構成は、本実施の形態に係る方向性結合器１と同じである。
【００７２】
図１１は、比較例の方向性結合器１０１におけるローパスフィルタ１３０の特性を示す特性図である。図１１において、横軸は周波数、縦軸は減衰量である。図１１において、記号ＩＬ１３０を付した線は、第１の副線路部２０Ａとローパスフィルタ１３０との接続点から見たローパスフィルタ１３０の挿入損失を示し、記号ＲＬ１３０を付した線は、第１の副線路部２０Ａとローパスフィルタ１３０との接続点から見たローパスフィルタ１３０の反射損失を示している。このローパスフィルタ１３０の遮断周波数は、約３．４ＧＨｚである。ローパスフィルタ１３０の挿入損失、反射損失を、それぞれ−ｘ（ｄＢ）、−ｙ（ｄＢ）と表すと、ローパスフィルタ１３０では、約２．７ＧＨｚ以上の周波数帯域において、周波数が高くなるほど、ｘの値が大きくなり、ｙの値が小さくなっている。
【００７３】
図１２は、比較例の方向性結合器１０１の特性を示す特性図である。図１２において、横軸は周波数、縦軸は減衰量である。図１２において、記号ＩＬ１０１を付した線は、方向性結合器１０１の挿入損失を示している。記号Ｃ１０１を付した線は、方向性結合器１０１の結合度を示している。記号Ｉ１０１を付した線は、方向性結合器１０１のアイソレーションを示している。記号ＲＬ１０１を付した線は、方向性結合器１０１の結合ポート１３の反射損失を示している。
【００７４】
方向性結合器１０１のアイソレーションと結合ポート１３の反射損失を、それぞれ−ｉ（ｄＢ）、−ｒ（ｄＢ）と表すと、方向性結合器１０１では、約３．２ＧＨｚ以上の周波数帯域において、ｉの値が２５以下になり、且つ周波数が高くなるほどｉの値が小さくなっている。また、方向性結合器１０１では、約２．７ＧＨｚ以上の周波数帯域において、ｒの値が２０以下になり、且つ周波数が高くなるほどｒの値が小さくなっている。これらのことから、方向性結合器１０１では、約２．７ＧＨｚ以上の周波数帯域においては方向性結合器としての十分な特性が得られず、ローパスフィルタ１３０の遮断周波数以上の周波数帯域においては機能しない。
【００７５】
ここで、方向性結合器１０１が、ローパスフィルタ１３０の遮断周波数以上の周波数帯域において機能しない理由について説明する。方向性結合器１０１では、第１の副線路部２０Ａとローパスフィルタ１３０との接続点とグランドとの間をキャパシタＣ１１のみを介して接続する経路と、第２の副線路部２０Ｂとローパスフィルタ１３０との接続点とグランドとの間をキャパシタＣ１３のみを介して接続する経路が形成される。そのため、ローパスフィルタ１３０の遮断周波数以上の周波数帯域においては、第１の副線路部２０Ａからローパスフィルタ１３０に向かう高周波信号の大部分はキャパシタＣ１１を経由してグランドに流れ、第２の副線路部２０Ｂからローパスフィルタ１３０に向かう高周波信号の大部分はキャパシタＣ１３を経由してグランドに流れる。すなわち、ローパスフィルタ１３０の遮断周波数以上の周波数帯域においては、高周波信号の大部分がローパスフィルタ１３０を通過しなくなる。その結果、ローパスフィルタ１３０の遮断周波数以上の周波数帯域においては、ローパスフィルタ１３０と第２の結合部４０Ｂが機能しなくなる。この場合、入力ポート１１から結合ポート１３に至る信号と、出力ポート１２から結合ポート１３に至る信号は、いずれも、第１の結合部４０Ａと第２の結合部４０Ｂのうちの第１の結合部４０Ａのみを経由する。その結果、ローパスフィルタ１３０の遮断周波数以上の周波数帯域においては、方向性結合器１０１の結合度とアイソレーションがほぼ等しくなり、方向性結合器１０１は機能しない。
【００７６】
次に、本実施の形態に係る方向性結合器１における整合回路３０の特性の一例と、方向性結合器１の特性の一例について説明する。図１３は、整合回路３０の特性の一例を示す特性図である。図１３において、横軸は周波数、縦軸は減衰量である。図１３において、記号ＩＬ３０を付した線は、第１の副線路部２０Ａと整合回路３０との接続点から見た整合回路３０の挿入損失を示し、記号ＲＬ３０を付した線は、第１の副線路部２０Ａと整合回路３０との接続点から見た整合回路３０の反射損失を示している。整合回路３０の挿入損失、反射損失を、それぞれ−ｘ（ｄＢ）、−ｙ（ｄＢ）と表すと、整合回路３０では、０．５〜５．０ＧＨｚの周波数帯域において、ｘの値はほぼ０であり、ｙの値はほぼ３０以上である。
【００７７】
図１４は、方向性結合器１の特性の一例を示す特性図である。図１４において、横軸は周波数、縦軸は減衰量である。図１４において、記号ＩＬ１を付した線は、方向性結合器１の挿入損失を示している。記号Ｃ１を付した線は、方向性結合器１の結合度を示している。記号Ｉ１を付した線は、方向性結合器１のアイソレーションを示している。記号ＲＬ１を付した線は、方向性結合器１の結合ポート１３の反射損失を示している。
【００７８】
方向性結合器１のアイソレーションと結合ポート１３の反射損失を、それぞれ−ｉ（ｄＢ）、−ｒ（ｄＢ）と表すと、方向性結合器１では、０．５〜５．０ＧＨｚの周波数帯域において、ｉの値は約３７以上であり、ｒの値は約２８以上である。これらｉ，ｒの値は、いずれも十分な大きさである。
【００７９】
図１３および図１４に示した例では、整合回路３０では、少なくとも０．５〜５．０ＧＨｚの周波数帯域において、高周波信号が通過する。そのため、少なくとも０．５〜５．０ＧＨｚの周波数帯域において、方向性結合器１は機能する。すなわち、方向性結合器１は、少なくとも０．５〜５．０ＧＨｚの周波数帯域において使用可能である。
【００８０】
整合回路３０がローパスフィルタ１３０と大きく異なる点は、整合回路３０では、第１の副線路部２０Ａと第２の副線路部２０Ｂとの間の信号経路とグランドとの間をキャパシタのみを介して接続する経路が存在せず、第１の副線路部２０Ａと第２の副線路部２０Ｂとの間の信号経路とグランドとの間に必ず第２のインダクタＬ２が介在する点である。これにより、整合回路３０では、ローパスフィルタ１３０の遮断周波数以上の高い周波数帯域においても高周波信号を通過させることができる。
【００８１】
以上説明したように、本実施の形態に係る方向性結合器１では、前述のように、高周波信号の周波数の変化に伴う方向性結合器１の結合度の変化を抑制することができる。また、本実施の形態における整合回路３０は、ローパスフィルタ１３０に比べて広い周波数帯域において高周波信号を通過させることができる。これらのことから、本実施の形態によれば、広帯域で使用可能な方向性結合器１を実現することができる。そのため、本実施の形態に係る方向性結合器１は、例えば、ＣＡで用いられる複数の周波数帯域の複数の信号について利用することが可能である。
【００８２】
なお、整合回路３０内の第２のインダクタＬ２は、前述のように、０．１ｎＨ以上のインダクタンスを有している。一般的に、積層された複数の誘電体層と複数の導体層とを含み、電子部品を構成するために用いられる積層体において、グランドに接続される導体層が有する浮遊のインダクタンスは、０．１ｎＨ未満である。従って、第２のインダクタＬ２が有する０．１ｎＨ以上のインダクタンスは、浮遊のインダクタンスとは明らかに区別される。
【００８３】
［第２の実施の形態］
次に、図１５を参照して、本発明の第２の実施の形態に係る方向性結合器１について説明する。図１５は、本実施の形態に係る方向性結合器１の回路構成を示す回路図である。本実施の形態に係る方向性結合器１では、整合回路３０の構成が第１の実施の形態と異なっている。
【００８４】
本実施の形態における整合回路３０は、第１の実施の形態と同様に、第１の副線路部２０Ａの第２の端部２０Ａ２と第２の副線路部２０Ｂの第２の端部２０Ｂ２とを接続する第１の経路３１と、第１の経路３１とグランドとを接続する第２の経路３２とを有している。第１の経路３１は、第１のインダクタＬ２１と、第１のインダクタＬ２１に対して直列に接続された第３のインダクタＬ２３とを有している。
【００８５】
図１５には、第１のインダクタＬ２１の一端が第１の副線路部２０Ａの第２の端部２０Ａ２に接続され、第３のインダクタＬ２３の一端が第２の副線路部２０Ｂの第２の端部２０Ｂ２に接続され、第１のインダクタＬ２１の他端と第３のインダクタＬ２３の他端が互いに接続された例を示している。しかし、本実施の形態において、第１のインダクタＬ２１と第３のインダクタＬ２３の位置は、図１５に示した例とは逆であってもよい。
【００８６】
第２の経路３２は、直列に接続された第１のキャパシタＣ２１と第２のインダクタＬ２２とを含んでいる。第２のインダクタＬ２２は、回路構成上、第１の経路３１に最も近い第１の端部Ｌ２２ａと、回路構成上、グランドに最も近い第２の端部Ｌ２２ｂとを有している。第１のキャパシタＣ２１は、第１のインダクタＬ２１と第３のインダクタＬ２３との接続点と、第２のインダクタＬ２２の第１の端部Ｌ２２ａとの間に設けられている。第２のインダクタＬ２２は、０．１ｎＨ以上のインダクタンスを有している。第２のインダクタＬ２２のインダクタンスは、７ｎＨ以下であることが好ましい。
【００８７】
本実施の形態における整合回路３０は、第１の実施の形態における整合回路３０と同様の機能を有する。本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【００８８】
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明における整合回路の構成は、各実施の形態に示したものに限定されず、特許請求の範囲に記載された要件を満たすことを前提として、種々の変更が可能である。
【符号の説明】
【００８９】
１…方向性結合器、１０…主線路、１１…入力ポート、１２…出力ポート、１３…結合ポート、１４…終端ポート、１５…終端抵抗、２０Ａ…第１の副線路部、２０Ｂ…第２の副線路部、３０…整合回路、３１…第１の経路、３２…第２の経路、Ｌ１…第１のインダクタ、Ｌ２…第２のインダクタ、Ｃ１…第１のキャパシタ、Ｃ２…第２のキャパシタ。
【図１】
0005946024.tif 000002
【図２】
0005946024.tif 000003
【図３】
0005946024.tif 000004
【図４】
0005946024.tif 000005
【図５】
0005946024.tif 000006
【図６】
0005946024.tif 000007
【図７】
0005946024.tif 000008
【図８】
0005946024.tif 000009
【図９】
0005946024.tif 000010
【図１０】
0005946024.tif 000011
【図１１】
0005946024.tif 000012
【図１２】
0005946024.tif 000013
【図１３】
0005946024.tif 000014
【図１４】
0005946024.tif 000015
【図１５】
0005946024.tif 000016