(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、空隙を有する絶縁層と、
前記空隙の両側に形成された一対の電極と、
前記空隙上を介して前記一対の電極間を架橋するグラフェンと、
ＢＮ膜と
を含み、
前記グラフェンと前記ＢＮ膜とは、平面内で水平方向に結合して複合化されていることを特徴とする電子デバイス。
【請求項２】
前記グラフェンは、前記一対の電極間で並行する複数のリボン形状とされており、
前記ＢＮ膜は、前記グラフェンと隣接して結合するリボン形状とされていることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記グラフェンは、複数の穿孔を有しており、
前記ＢＮ膜は、前記穿孔を埋め込むことを特徴とする請求項１に記載の電子デバイス。
【請求項４】
前記グラフェン又は前記ＢＮ膜は、前記絶縁層の前記空隙における端部との間に間隙が形成されることを特徴とする請求項１〜３のいずれか１項に記載の電子デバイス。
【請求項５】
前記グラフェンの少なくとも上面を覆う絶縁膜を更に含むことを特徴とする請求項１〜４のいずれか１項に記載の電子デバイス。
【請求項６】
前記絶縁膜は、前記グラフェンの上面及び前記一対の電極上を含む前記絶縁層上と、前記グラフェンの下面を含む前記空隙の内壁面とを覆うように形成されることを特徴とする請求項５に記載の電子デバイス。
【請求項７】
前記絶縁膜は、ＨｆＯ2，Ａｌ2Ｏ3，ＴｉＯ2，ＳｉＯ2，ＢＮのうちから選択された１種を材料とすることを特徴とする請求項６に記載の電子デバイス。
【請求項８】
前記基板の上面が（１１１）面であることを特徴とする請求項１〜７のいずれか１項に記載の電子デバイス。
【請求項９】
前記基板は、Ｓｉ基板、サファイア基板、ＭｇＯ基板、マイカ基板、ＢＮ基板、ＳｉＣ基板、ＧａＮ基板、ＡｌＮ基板、ＳＯＩ基板から選ばれた１種であることを特徴とする請求項１〜８のいずれか１項に記載の電子デバイス。
【請求項１０】
基板と、
前記基板上に形成され、空隙を有する絶縁層と、
前記空隙の両側に形成された一対の電極と、
前記空隙上を介して前記一対の電極間を架橋するグラフェンと
を含み、
前記グラフェンは、複数の穿孔を有することを特徴とする電子デバイス。
【請求項１１】
基板上に絶縁層を形成する第１の工程と、
前記絶縁層に空隙を形成する第２の工程と、
前記空隙に触媒材料を充填する第３の工程と、
前記絶縁層における前記触媒材料の露出面にグラフェンを形成する第４の工程と、
前記絶縁層上で前記グラフェンの両端部に接続するように一対の電極を形成する第５の工程と、
前記グラフェンを一部除去する第６の工程と、
前記グラフェンの除去された部位を埋め込み、前記グラフェンと平面内で水平方向に結合して複合化されるＢＮ膜を形成する第７の工程と、
前記グラフェン又は前記ＢＮ膜を一部除去する第８の工程と、
前記グラフェン又は前記ＢＮ膜の除去された部位を通じて前記触媒材料を除去する第９の工程と
を含むことを特徴とする電子デバイスの製造方法。
【請求項１２】
前記第４の工程において、前記グラフェンを、ＣＶＤ法により、エチレンを含む原料ガスを用いて形成することを特徴とする請求項１１に記載の電子デバイスの製造方法。
【請求項１３】
前記第４の工程において、ＣＶＤ法による前記グラフェンの成長条件として、前記原料ガスにおける全圧を１ｋＰａとした場合のエチレンの分圧を０．０５Ｐａ〜１０Ｐａ、成長時間を１分間〜１２０分間とすることを特徴とする請求項１２に記載の電子デバイスの製造方法。
【請求項１４】
前記第６の工程において、前記グラフェンを前記一対の電極間で並行する複数のリボン形状に加工して複数の間隙を形成し、
前記第７の工程において、前記間隙を埋め込むように前記ＢＮ膜を形成することを特徴とする請求項１１〜１３のいずれか１項に記載の電子デバイスの製造方法。
【請求項１５】
前記第６の工程において、前記グラフェンに複数の穿孔を形成し、
前記第７の工程において、前記穿孔を埋め込むように前記ＢＮ膜を形成することを特徴とする請求項１１〜１３のいずれか１項に記載の電子デバイスの製造方法。
【請求項１６】
前記グラフェンの少なくとも上面を覆う絶縁膜を形成することを特徴とする請求項１１〜１５のいずれか１項に記載の電子デバイスの製造方法。
【請求項１７】
前記第９の工程の後に、前記絶縁膜を、前記グラフェンの上面及び前記一対の電極上を含む前記絶縁層上と、前記グラフェンの下面を含む前記空隙の内壁面とを覆うように形成することを特徴とする請求項１６に記載の電子デバイスの製造方法。
【請求項１８】
前記絶縁膜は、ＨｆＯ2，Ａｌ2Ｏ3，ＴｉＯ2，ＳｉＯ2，ＢＮのうちから選択された１種を材料とすることを特徴とする請求項１６又は１７に記載の電子デバイスの製造方法。
【請求項１９】
前記基板の上面が（１１１）面であることを特徴とする請求項１１〜１８のいずれか１項に記載の電子デバイスの製造方法。
【請求項２０】
前記基板は、Ｓｉ基板、サファイア基板、ＭｇＯ基板、マイカ基板、ＢＮ基板、ＳｉＣ基板、ＧａＮ基板、ＡｌＮ基板、ＳＯＩ基板から選ばれた１種であることを特徴とする請求項１１〜１９のいずれか１項に記載の電子デバイスの製造方法。
【請求項２１】
基板上に絶縁層を形成する第１の工程と、
前記絶縁層に空隙を形成する第２の工程と、
前記空隙に触媒材料を充填する第３の工程と、
前記絶縁層における前記触媒材料の露出面にグラフェンを形成する第４の工程と、
前記絶縁層上で前記グラフェンの両端部に接続するように一対の電極を形成する第５の工程と、
前記グラフェンに複数の穿孔を形成する第６の工程と、
前記穿孔を通じて前記触媒材料を除去する第７の工程と
を含むことを特徴とする電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、本発明は、電子デバイス及びその製造方法に関する。
【背景技術】
【０００２】
シリコンを用いた半導体デバイスは、微細化により速度、消費電力の面などで性能向上が図られてきた。しかしながら、トランジスタのゲート長が数十ナノメートルになるに至り、微細化の弊害が現れ、微細化の恩恵が次第に享受できない状況となってきている。更に、トランジスタのゲート長は１０ｎｍ程度が物理的な限界ではないかと考えられている。このような状況に鑑み、微細化に頼らず性能向上を図るため、トランジスタのチャネル材料としてシリコンより移動度が高いゲルマニウム、化合物半導体などの採用が検討されている。
【０００３】
上記のような新規のチャネル材料として、炭素原子からなる材料であるカーボンナノチューブ（ＣＮＴ：Carbon NanoTube）やグラフェン（Graphene）の利用が提案されている。グラフェンは、層状の結晶であるグラファイト（Graphite）の１層であって、炭素（Ｃ）原子が六角形に結合した理想的な２次元結晶である。ＣＮＴはそのグラフェンを筒状にしたものである。ＣＮＴ、グラフェンは共に優れた性質を持つが、グラフェンはその平面的形状から半導体プロセスとより親和性が高いと考えられている。グラフェンは極めて高い移動度（例えば、非特許文献１を参照）とともに、高い熱伝導性を有する。
【０００４】
実際、グラファイト結晶から剥離したグラフェンを基板に貼付してチャネルとしたトランジスタの動作が確認されている。基板上にグラフェンを用意する他の手法も提案されている。例えば、炭化シリコン（ＳｉＣ）を加熱し、Ｓｉを昇華させてグラフェンを形成する方法がある。また、ニッケル（Ｎｉ）、銅（Ｃｕ）などの金属薄膜を成膜した基板を加熱しながら炭化水素系のガスを導入してグラフェンを形成する方法（化学気相堆積法（ＣＶＤ法））も有望視されている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】K. S. Novoselov, et al., "Electronic Field Effect in Atomically Thin Carbon Films", Science, 306, 2004, 666
【非特許文献２】D. Kondo, et al., "Low-Temperature Synthesis of Graphene and Fabrication of Top-Gated Field Effect Transistors without Using Transfer Processes", Appl. Phys. Express, 3, 2010, 025102
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記で紹介したグラフェンの堆積法のうち、ＣＶＤ法は、大面積の基板にも容易に適用できるため非常に有力な方法であり、世界中で研究開発が行われている。通常、ＣＶＤ法では、グラフェンは触媒金属上に形成されるため、そのままではトランジスタには応用できない。そこで、グラフェンを別個の絶縁基板上に転写してトランジスタを作製する試みが行われている。しかしながら、この方法では、一般的にグラフェンに皺や破損が見られ、大面積の基板の全面にトランジスタを作製する際には問題となると思われる。そこで、非特許文献２のような転写プロセスを用いない方法が開発された。この方法は極めて有効であると考えられる。しかしながら、チャンネル形状に加工したグラフェンの側壁及び角の部分でグラフェンの形成の様子が変わること、側壁に形成されたグラフェンが触媒金属のエッチングを阻害する場合があること等、安定的な半導体デバイスの作製には未だ大きな改善の必要性がある。
【０００７】
本発明は、上記の課題に鑑みてなされたものであり、転写プロセスを用いずに、所期のグラフェンを制御性良く容易且つ確実に安定形成し、信頼性の高い高性能の微細な電子デバイス及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
電子デバイスの一態様は、基板と、前記基板上に形成され、空隙を有する絶縁層と、前記空隙の両側に形成された一対の電極と、前記空隙上を介して前記一対の電極間を架橋するグラフェンと、ＢＮ膜とを含み、前記グラフェンと前記ＢＮ膜とは、平面内で水平方向に結合して複合化されている。
【０００９】
電子デバイスの製造方法の一態様は、基板上に絶縁層を形成する第１の工程と、前記絶縁層に空隙を形成する第２の工程と、前記空隙に触媒材料を充填する第３の工程と、前記絶縁層における前記触媒材料の露出面にグラフェンを形成する第４の工程と、前記絶縁層上で前記グラフェンの両端部に接続するように一対の電極を形成する第５の工程と、前記グラフェンを一部除去する第６の工程と、前記グラフェンの除去された部位を埋め込み、前記グラフェンと平面内で水平方向に結合して複合化されるＢＮ膜を形成する第７の工程と、前記グラフェン又は前記ＢＮ膜を一部除去する第８の工程と、前記グラフェン又は前記ＢＮ膜の除去された部位を通じて前記触媒材料を除去する第９の工程とを含む。
【発明の効果】
【００１０】
上記の各態様によれば、転写プロセスを用いずに、所期のグラフェンを制御性良く容易且つ確実に安定形成し、信頼性の高い高性能の微細な電子デバイスが実現する。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態によるトランジスタの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるトランジスタの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるトランジスタの製造方法を工程順に示す概略断面図である。
【図４】図１〜図３のうちの所定の工程を示す概略平面図である。
【図５】図１〜図３のうちの所定の工程を示す概略平面図である。
【図６】第２の実施形態により作製されたトランジスタを示す概略断面図である。
【図７】第３の実施形態により形成されたグラフェンリボンを示す概略断面図である。
【図８】第４の実施形態により形成されたグラフェンメッシュを示す概略断面図である。
【図９】第５の実施形態によるトランジスタの製造方法の主要工程を示す概略断面図である。
【図１０】第６の実施形態によるトランジスタの製造方法の主要工程を示す概略断面図である。
【図１１】図１０（ｂ）の工程を示す概略平面図である。
【図１２】第７の実施形態によるによるトランジスタの製造方法の主要工程を示す概略平面図である。
【図１３】図１２に引き続き、第７の実施形態によるによるトランジスタの製造方法の主要工程を示す概略平面図である。
【図１４】図１３に引き続き、第７の実施形態によるによるトランジスタの製造方法の主要工程を示す概略平面図である。
【図１５】第８の実施形態によるによるトランジスタの製造方法の主要工程を示す概略平面図である。
【図１６】図１５に引き続き、第８の実施形態によるによるトランジスタの製造方法の主要工程を示す概略平面図である。
【図１７】図１６に引き続き、第８の実施形態によるによるトランジスタの製造方法の主要工程を示す概略平面図である。
【発明を実施するための形態】
【００１２】
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、電子デバイスの構成について、その製造方法と共に説明する。本実施形態では、電子デバイスとして半導体デバイスであるトランジスタを例示する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
【００１３】
（第１の実施形態）
図１〜図３は、第１の実施形態によるトランジスタの製造方法を工程順に示す概略断面図である。図４，図５は、図１〜図３のうちの所定の工程を示す概略平面図である。
【００１４】
先ず、図１（ａ）に示すように、シリコン基板１上に絶縁層２を形成する。
基板として、例えばシリコン基板１を用意する。シリコン基板１は、Ｓｉの（１１１）面を上面として配置する。
シリコン基板１の上面を熱酸化し、当該上面にシリコン酸化物（ＳｉＯ2）を５００ｎｍ程度の厚みに形成して、絶縁層２とする。
【００１５】
続いて、図１（ｂ）及び図４（ａ）に示すように、絶縁層２に開口２ａ，２ｂを形成する。
詳細には、絶縁層２における、トランジスタのチャネルの形成予定部位を、リソグラフィー及びリアクティブ・イオン・エッチング（ＲＩＥ）により加工する。ＲＩＥでは、プロセスガスとしてＣＦ4及び酸素（Ｏ2）の混合ガスを用いる。これにより、絶縁層２に、シリコン基板１の表面の一部を露出する、触媒金属を形成するための開口２ａ，２ｂが形成される。なお、以降の図１（ｃ）〜図３（ｃ）では、図１（ｂ）中で矩形状の破線Ａで囲まれた領域を拡大して示し、開口２ａに関してのみ言及し、開口２ｂに関する説明を省略する。
【００１６】
続いて、図１（ｃ）に示すように、触媒金属３を堆積する。
詳細には、スパッタ法又は蒸着法により、開口２ａを埋め込むように絶縁層２上に触媒金属３を堆積する。触媒金属３としては、銅（Ｃｕ），ニッケル（Ｎｉ），コバルト（Ｃｏ），鉄（Ｆｅ）、又はこれらの合金を用いることが好ましい。ここでは、Ｃｕを例示するが、ＣｕとＮｉの合金を用いても、優れた触媒金属として機能する。
【００１７】
続いて、図１（ｄ）に示すように、触媒金属層４を形成する。
詳細には、絶縁層２の表面を研磨ストッパーとして、触媒金属３を化学機械研磨（ＣＭＰ）する。これにより、開口２ａのみを触媒金属３で充填してなる触媒金属層４が形成される。触媒金属層４は、絶縁層２の開口２ａから露出する表面（上面）のみが、後述するグラフェンの形成面４ａとなり、他の面は絶縁層２で覆われているためにグラフェンは形成されない。
【００１８】
続いて、図２（ａ）に示すように、触媒金属層４を単結晶化する。
詳細には、シリコン基板１をＣＶＤ装置に導入する。ＣＶＤ法としては、熱ＣＶＤ法、プラズマＣＶＤ法、ホットフィラメントＣＶＤ法等があるが、ここでは、コールドウォール型の熱ＣＶＤ法を選択する。シリコン基板１をロードロックを介して、ベース真空が１０-5Ｐａ程度とされた合成室に設置された加熱ステージ上に搬送する。
【００１９】
ＣＶＤ装置の合成室に水素（Ｈ2）・アルゴン（Ａｒ）混合ガスを導入し、圧力を１ｋＰａ程度に調整した後、３０分間程度の時間をかけて９００℃程度まで昇温する。その後、この条件で２０分間程度アニール処理し、触媒金属層４の表面に形成された薄い酸化膜を除去すると共に、銅グレインの成長を促す。このアニール処理により、触媒金属層４のＣｕは、(１１１)面の表面を有する単結晶状態（或いは単結晶に近い状態）のものとなる。
【００２０】
続いて、図２（ｂ）に示すように、グラフェン５を形成する。
詳細には、ＣＶＤ装置の合成室に原料ガスを導入する。原料ガスとしては、エチレン（Ｃ2Ｈ4）、Ｈ2、Ａｒの混合ガスを用いる。Ｃ2Ｈ4ガスの流量を０．６５ｓｃｃｍ程度、Ｈ2ガスの流量を１００ｓｃｃｍ程度、Ａｒガスの流量を１０００ｓｃｃｍ程度とする。全圧を１ｋＰａ程度とした場合に、Ｃ2Ｈ4ガスの分圧を０．０５Ｐａ〜１０Ｐａ程度、より好ましくは０．０８Ｐａ〜２Ｐａ程度、ここでは０．６Ｐａ程度とする。ここで、Ｃ2Ｈ4ガスの分圧を０．０５Ｐａよりも小さくすると、グラフェンの成長が不足する懸念がある。Ｃ2Ｈ4ガスの分圧を１０Ｐａよりも大きくすると、グラフェンが成長過多となってグラフェンのグレインサイズが小さくなる懸念がある。Ｃ2Ｈ4ガスの分圧を０．０５Ｐａ〜１０Ｐａ程度の範囲内に設定することにより、所望の大きなグレインサイズ（２μｍ〜３μｍ程度、或いはそれ以上）のグラフェンが形成可能となる。
【００２１】
上記の成長条件で、４分間程度、グラフェンを堆積する。なお、好適な合成時間は、Ｃ2Ｈ4ガスの分圧によって変化し、一般的に分圧が低いほど長い合成時間が必要になる。通常、１分間〜１２０分間の範囲となる。例えば、Ｃ2Ｈ4ガスの分圧が０．０８Ｐａのときには、６０分間程度の合成時間で良質なグラフェンが得られることが判っている。以上により、シリコン基板１において、触媒金属層４の露出する形成面４ａ上のみに、単層のグラフェン５が形成される。形成面４ａでは、Ｃｕの結晶方向が揃っているため、グラフェンの層数等の制御性にも優れている。グラフェン５は、そのグレインサイズが十分大きく、触媒金属層４の露出面にほぼ単結晶且つ単層（単原子層）として形成される。ここで、成長条件を適宜制御する（例えば成長時間を長く設定する等）ことにより、２層乃至３層、或いはそれ以上の層数に形成することもできる。
【００２２】
続いて、図２（ｃ）及び図４（ｂ）に示すように、グラフェン５の両端部にソース電極６及びドレイン電極７を形成する。
詳細には、リソグラフィー及び蒸着法を用いたリフトオフプロセスにより、グラフェン５の両端部上と重畳するソース電極６及びドレイン電極７を形成する。ソース電極６及びドレイン電極７の電極材料としては、ここではチタン（Ｔｉ）／金（Ａｕ）の積層膜を選択するが、パラジウム（Ｐｄ），プラチナ（Ｐｔ），Ｎｉ，Ｃｏ等、他のものでも構わない。但し、後述する触媒金属層４のエッチングにおいて、触媒金属層４とのエッチング選択比を取ることのできる材料であることが望ましい。
【００２３】
続いて、図２（ｄ）及び図５（ａ）に示すように、グラフェンリボン８を形成する。
詳細には、グラフェン５をリソグラフィー及びエッチングによりパターニングする。このエッチングは、酸素プラズマを用いた灰化処理で行う。エッチング条件は、酸素の分圧を１００Ｐａ、投入電力を２００Ｗでエッチング時間を１分間程度とする。これにより、両端がソース電極６及びドレイン電極７と接続されたリボン形状（帯形状）のグラフェンリボン８が形成される。グラフェンリボン８は、ソース電極６及びドレイン電極７との間でトランジスタのチャネルとして機能することになる。グラフェン５のパターニングには、例えばヘリウムイオン顕微鏡を利用した微細加工を行うようにしても良い。
【００２４】
グラフェンリボン８の形成により、グラフェンリボン８と絶縁層２における開口２ａの一端との間に、触媒金属層４の一部を露出する間隙２Ａ１が形成される。同様に、グラフェンリボン８と絶縁層２における開口２ａの他端との間に、触媒金属層４の一部を露出する間隙２Ａ２が形成される。
【００２５】
続いて、図３（ａ）及び図５（ｂ）に示すように、グラフェンリボン８下に空隙２Ａを形成する。
詳細には、触媒金属層４をウェットエッチングして除去する。具体的には、エッチング液として塩化鉄溶液を用い、塩化鉄溶液にシリコン基板１を浸漬する。このとき、開口２ａ内の触媒金属層４は、間隙２Ａ１，２Ａ２を通してエッチングで除去される。これにより、開口２ａ内は空洞化し、グラフェンリボン８の裏面を露出させる空隙２Ａが形成される。空隙２Ａの形成により、グラフェンリボン８は、絶縁層２の空隙２Ａにおける両端部でソース電極６及びドレイン電極７により支持され、空隙２Ａ上を介してソース電極６とドレイン電極７とを架橋する一部浮遊状態とされる。
【００２６】
続いて、図３（ｂ）に示すように、絶縁膜９を形成する。
詳細には、先ず、グラフェンリボン８の上面に不図示のＳｉＯ2を蒸着により１ｎｍ〜２ｎｍ程度の厚みに堆積する。ＳｉＯ2の代わりにＡｌを１ｎｍ〜２ｎｍ程度の厚みに堆積しても良い。この層は、次に堆積する絶縁膜とグラフェンリボン８との間でバッファ層として機能するが、形成しなくても良い場合もある。
【００２７】
シリコン基板１に、原子層堆積法（ＡＬＤ法）により絶縁物、例えばＨｆＯ2を２ｎｍ〜２０ｎｍ程度、ここでは１０ｎｍ程度の厚みに堆積する。ＡＬＤの条件として、前駆体としてTetrakis (DiMethyl) Amino Hafnium（ＴＤＭＡＨ）及び水を使用し、堆積温度は２５０℃程度とする。絶縁物としては、ＨｆＯ2の代わりに、Ａｌ2Ｏ3又はＴｉＯ2、或いはこれらを積層してもよい。ＡＬＤ法による堆積は方向に依存しないため、グラフェンリボン８の全体を包含するように、グラフェンリボン８の上面、ソース電極６及びドレイン電極７上を含む絶縁層２上と、グラフェンリボン８の下面を含む空隙２Ａの内壁面とを覆うように、絶縁膜９が形成される。絶縁膜９では、そのグラフェンリボン８の上面上の部分がゲート絶縁膜９ａとなる。
【００２８】
絶縁膜９を適宜の厚みに形成することにより、グラフェンリボン８と絶縁層２との間の間隙２Ａ１，２Ａ２を絶縁膜９で閉塞することができる。間隙２Ａ１，２Ａ２の幅が大きいと、後述するゲート電極の形成時における電極材料の堆積に問題が生じる懸念がある。本実施形態では、上記のようにＡＬＤ法で絶縁膜９を形成するため、間隙２Ａ１，２Ａ２は絶縁膜９によってある程度塞がれるので、さほどの問題はないものと考えられる。ここでは、電極材料の堆積を確実に行うべく、上記のバッファ層及び絶縁膜９を、これらの合計膜厚が間隙２Ａ１，２Ａ２の幅の１／２以上の厚みとなるように形成することが好ましい。なお、上記のバッファ層を形成しない場合には、絶縁膜９を間隙２Ａ１，２Ａ２の幅の１／２以上の厚みとなるように形成することが好ましい。これにより、間隙２Ａ１，２Ａ２は絶縁膜９で閉塞され、ゲート電極の電極材料の堆積時に懸念される問題は解消する。
【００２９】
上記のように絶縁膜９の厚みを制御する代わりに（或いは当該制御と共に）、空隙２Ａ内を絶縁材料、例えば所定の絶縁樹脂で埋め込むようにしても良い。
【００３０】
続いて、図３（ｃ）に示すように、ゲート電極１１を形成する。
詳細には、リソグラフィー及び蒸着法を用いたリフトオフプロセスにより、絶縁膜９のグラフェンリボン８の上面上の部分、即ちゲート絶縁膜９ａ上にゲート電極１１を形成する。ゲート電極１１の電極材料としては、例えばチタン（Ｔｉ）／金（Ａｕ）の積層膜を選択するが、パラジウム（Ｐｄ），プラチナ（Ｐｔ），Ｎｉ，Ｃｏ等、その他のものでも構わない。
【００３１】
しかる後、ソース電極６、ドレイン電極７、ゲート電極１１と接続される配線の形成、保護膜の形成等の諸工程を経て、トランジスタが形成される。
【００３２】
以上説明したように、本実施形態によれば、転写プロセスを用いずに、所期のグラフェンリボン８を制御性良く容易且つ確実に安定形成し、信頼性の高い高性能の微細なトランジスタが実現する。
【００３３】
（第２の実施形態）
本実施形態では、第１の実施形態と同様にグラフェンをチャネルとして用いるトランジスタを開示するが、トリプルゲート構造とされている点で相違する。
図６は、第２の実施形態により作製されたトランジスタを示す概略断面図である。
【００３４】
本実施形態では、第１の実施形態と同様に、図１（ａ）〜図３（ｂ）の諸工程を実行する。
そして、図６に示すように、３つのゲート電極１２，１３，１４を形成する。
詳細には、リソグラフィー及び蒸着法を用いたリフトオフプロセスにより、絶縁膜９のグラフェンリボン８の上面上の部分、即ちゲート絶縁膜９ａ上で並列するように、ゲート電極１２，１３，１４を形成する。ゲート電極１２，１３，１４の電極材料としては、例えばチタン（Ｔｉ）／金（Ａｕ）の積層膜を選択するが、パラジウム（Ｐｄ），プラチナ（Ｐｔ），Ｎｉ，Ｃｏ等、その他のものでも構わない。
【００３５】
しかる後、ソース電極６、ドレイン電極７、ゲート電極１２，１３，１４と接続される配線の形成、保護膜の形成等の諸工程を経て、トランジスタが形成される。
【００３６】
本実施形態のトランジスタでは、外側に位置するゲート電極１２，１４を同一の正電位とすることにより、グラフェンリボン８をｎ型と同様に機能させることができる。また、ゲート電極１２，１４を同一の負電位とすることにより、グラフェンリボン８をｐ型と同様に機能させることができる。従って、本実施形態のトランジスタを適宜組み合わせて用いることにより、ＣＭＯＳトランジスタを実現することが可能となる。一般に、グラフェンへの不純物導入（ドーピング）による極性の制御は難しく、また不純物の導入によるグラフェンの特性の劣化も著しいと考えられている。本実施形態の手法は、グラフェンの優れた特性を維持しながら極性制御ができるという点で、グラフェンを用いたＣＭＯＳトランジスタには必須の技術である。
【００３７】
以上説明したように、本実施形態によれば、転写プロセスを用いずに、所期のグラフェンリボン８を制御性良く容易且つ確実に安定形成し、信頼性の高い高性能の微細なトランジスタが実現する。複数の当該トランジスタを適宜組み合わせることにより、所期のＣＭＯＳトランジスタが得られる。
【００３８】
（第３の実施形態）
本実施形態では、第１の実施形態と同様にグラフェンをチャネルとして用いるトランジスタを開示するが、グラフェンの形状が異なる点で相違する。
図７は、第３の実施形態により形成されたグラフェンリボンを示す概略断面図である。
【００３９】
本実施形態では、第１の実施形態と同様に、図１（ａ）〜図２（ｃ）の諸工程を実行する。このとき、グラフェン５の両端部にソース電極６及びドレイン電極７が形成される。
【００４０】
続いて、図７に示すように、グラフェンリボン８ａ，８ｂ，８ｃ，８ｄ，８ｅを形成する。
詳細には、グラフェン５をリソグラフィー及びエッチングによりパターニングする。このエッチングは、酸素プラズマを用いた灰化処理で行う。エッチング条件は、酸素の分圧を１００Ｐａ、投入電力を２００Ｗでエッチング時間を１分間程度とする。これにより、両端がソース電極６及びドレイン電極７と接続されたリボン形状（帯形状）の複数のグラフェンリボン、ここでは５本のグラフェンリボン８ａ，８ｂ，８ｃ，８ｄ，８ｅが並列して形成される。グラフェンリボン８ａ，８ｂ，８ｃ，８ｄ，８ｅは、ソース電極６及びドレイン電極７との間でトランジスタのチャネルとして機能することになる。グラフェン５のパターニングには、例えばヘリウムイオン顕微鏡を利用した微細加工を行うようにしても良い。
【００４１】
グラフェンリボン８ａ，８ｂ，８ｃ，８ｄ，８ｅの形成により、触媒金属層４の一部を露出する複数の間隙が形成される。具体的には、グラフェンリボン８ａ，８ｂ間には間隙２Ｂ１が、グラフェンリボン８ｂ，８ｃ間には間隙２Ｂ２が、グラフェンリボン８ｃ，８ｄ間には間隙２Ｂ３が、グラフェンリボン８ｄ，８ｅ間には間隙２Ｂ４がそれぞれ形成される。
【００４２】
続いて、第１の実施形態の図３（ａ）と同様に、各グラフェンリボン８ａ，８ｂ，８ｃ，８ｄ，８ｅ下に空隙２Ａを形成する。
詳細には、触媒金属層４をウェットエッチングして除去する。具体的には、エッチング液として塩化鉄溶液を用い、塩化鉄溶液にシリコン基板１を浸漬する。このとき、開口２ａ内の触媒金属層４は、間隙２Ｂ１，２Ｂ２，２Ｂ３，２Ｂ４を通してエッチングで除去される。これにより、開口２ａ内は空洞化し、各グラフェンリボン８ａ，８ｂ，８ｃ，８ｄ，８ｅの裏面を露出させる空隙２Ａが形成される。空隙２Ａの形成により、各グラフェンリボン８ａ，８ｂ，８ｃ，８ｄ，８ｅは、絶縁層２の空隙２Ａにおける両端部でソース電極６及びドレイン電極７により支持され、空隙２Ａ上を介してソース電極６とドレイン電極７とを架橋する一部浮遊状態とされる。
【００４３】
その後、第１の実施形態と同様に、図３（ｂ），（ｃ）の諸工程を経る。
しかる後、ソース電極６、ドレイン電極７、ゲート電極１１と接続される配線の形成、保護膜の形成等の諸工程を経て、トランジスタが形成される。
【００４４】
以上説明したように、本実施形態によれば、転写プロセスを用いずに、所期の各グラフェンリボン８ａ，８ｂ，８ｃ，８ｄ，８ｅを制御性良く容易且つ確実に安定形成し、信頼性の高い高性能の微細なトランジスタが実現する。ここで、トランジスタのチャネルを並列する複数のグラフェンリボン８ａ，８ｂ，８ｃ，８ｄ，８ｅで構成するため、バンドギャップを開きながら、電流量を増加させることができる。なお、本実施形態では、グラフェンリボンの数は５本としているが、所望のトランジスタ特性を得るために本数は適宜増減することができる。
【００４５】
（第４の実施形態）
本実施形態では、第１の実施形態と同様にグラフェンをチャネルとして用いるトランジスタを開示するが、グラフェンの形状が異なる点で相違する。
図８は、第４の実施形態により形成されたグラフェンメッシュを示す概略断面図である。
【００４６】
本実施形態では、第１の実施形態と同様に、図１（ａ）〜図２（ｃ）の諸工程を実行する。このとき、グラフェン５の両端部にソース電極６及びドレイン電極７が形成される。
【００４７】
続いて、図８に示すように、グラフェンメッシュ１５を形成する。
詳細には、グラフェン５をリソグラフィー及びエッチングによりパターニングし、グラフェン５に複数の穿孔１５ａを形成する。このエッチングは、酸素プラズマを用いた灰化処理で行う。エッチング条件は、酸素の分圧を１００Ｐａ、投入電力を２００Ｗでエッチング時間を１分間程度とする。これにより、両端がソース電極６及びドレイン電極７と接続されたグラフェンメッシュ１５が形成される。グラフェンメッシュ１５は、ソース電極６及びドレイン電極７との間でトランジスタのチャネルとして機能することになる。グラフェン５のパターニングには、例えばヘリウムイオン顕微鏡を利用した微細加工を行うようにしても良い。
【００４８】
続いて、第１の実施形態の図３（ａ）と同様に、グラフェンメッシュ１５下に空隙２Ａを形成する。
詳細には、触媒金属層４をウェットエッチングして除去する。具体的には、エッチング液として塩化鉄溶液を用い、塩化鉄溶液にシリコン基板１を浸漬する。このとき、開口２ａ内の触媒金属層４は、グラフェンメッシュ１５に形成された複数の穿孔１５ａを通してエッチングで除去される。これにより、開口２ａ内は空洞化し、グラフェンメッシュ１５の裏面を露出させる空隙２Ａが形成される。空隙２Ａの形成により、グラフェンメッシュ１５は、絶縁層２の空隙２Ａにおける両端部をソース電極６及びドレイン電極７により支持され、空隙２Ａ上を介してソース電極６とドレイン電極７とを架橋する一部浮遊状態とされる。
【００４９】
その後、第１の実施形態と同様に、図３（ｂ），（ｃ）の諸工程を経る。
しかる後、ソース電極６、ドレイン電極７、ゲート電極１１と接続される配線の形成、保護膜の形成等の諸工程を経て、トランジスタが形成される。
【００５０】
以上説明したように、本実施形態によれば、転写プロセスを用いずに、所期のグラフェンリボン１５を制御性良く容易且つ確実に安定形成し、信頼性の高い高性能の微細なトランジスタが実現する。
【００５１】
（第５の実施形態）
本実施形態では、第１の実施形態と同様にグラフェンをチャネルとして用いるトランジスタを開示するが、ゲート絶縁膜として機能する部分を有する絶縁膜の材料が異なる点で相違する。
図９は、第５の実施形態によるトランジスタの製造方法の主要工程を示す概略断面図である。
【００５２】
本実施形態では、第１の実施形態と同様に、図１（ａ）〜図３（ａ）の諸工程を実行する。このとき、グラフェンリボン８下に空隙２Ａが形成される。
【００５３】
続いて、図９（ａ）に示すように、絶縁膜１６を形成する。
詳細には、シリコン基板１に、原子層堆積法（ＡＬＤ法）により窒化ホウ素（ＢＮ）を堆積する。厚みは３層〜３０層程度が望ましいが、これに限定されるわけではない。程ＡＬＤの条件として、前駆体としてＢＣｌ3及びＮＨ3を使用し、堆積温度は２８０℃程度、圧力は２００Ｐａ程度である。ＡＬＤ法による堆積は方向に依存しないため、グラフェンリボン８の全体を包含するように、グラフェンリボン８の上面、ソース電極６及びドレイン電極７上を含む絶縁層２上と、グラフェンリボン８の下面を含む空隙２Ａの内壁面とを覆うように、ＢＮの絶縁膜１６が形成される。絶縁膜１６では、そのグラフェンリボン８の上面上の部分がゲート絶縁膜１６ａとなる。また、このＢＮ膜をバッファ層のように扱い、前述の第１の実施形態のように他の絶縁膜、例えばＨｆＯ2、Ａｌ2Ｏ2、ＴｉＯ2、ＳｉＯ2等を絶縁膜１６としても良い。なお、本実施形態では、ＢＮ膜の堆積にＡＬＤ法を用いたが、ＣＶＤ法等を利用することもできる。
【００５４】
絶縁膜１６を適宜の厚みに形成することにより、グラフェンリボン８と絶縁層２との間の間隙２Ａ１，２Ａ２を絶縁膜１６で閉塞することができる。間隙２Ａ１，２Ａ２の幅が大きいと、後述するゲート電極の形成時における電極材料の堆積に問題が生じる懸念がある。本実施形態では、上記のようにＡＬＤ法で絶縁膜１６を形成するため、間隙２Ａ１，２Ａ２は絶縁膜１６である程度塞がれるので、さほどの問題はないものと考えられる。ここでは、電極材料の堆積を確実に行うべく、間隙２Ａ１，２Ａ２の幅の１／２以上の厚みに絶縁膜１６を形成する。これにより、間隙２Ａ１，２Ａ２は絶縁膜１６で閉塞され、ゲート電極の電極材料の堆積時に懸念される問題は解消する。
【００５５】
上記のように絶縁膜１６の厚みを制御する代わりに（或いは当該制御と共に）、空隙２Ａ内を絶縁材料、例えば所定の絶縁樹脂で埋め込むようにしても良い。
【００５６】
その後、第１の実施形態と同様に、図３（ｃ）の工程を実行して、図９（ｂ）に示すように、絶縁膜１６のグラフェンリボン８の上面上の部分、即ちゲート絶縁膜１６ａ上にゲート電極１１を形成する。
しかる後、ソース電極６、ドレイン電極７、ゲート電極１１と接続される配線の形成、保護膜の形成等の諸工程を経て、トランジスタが形成される。
【００５７】
以上説明したように、本実施形態によれば、転写プロセスを用いずに、所期のグラフェンリボン８を制御性良く容易且つ確実に安定形成し、信頼性の高い高性能の微細なトランジスタが実現する。また本実施形態では、ゲート絶縁膜１６ａを含む絶縁膜１６を極めて平坦でグラフェンとの親和性も高いＢＮを材料として形成しているため、絶縁膜の堆積によるグラフェンの特性の劣化を最小限にでき、良好な特性のトランジスタを作製することができる。
【００５８】
（第６の実施形態）
本実施形態では、第１の実施形態と同様にグラフェンをチャネルとして用いるトランジスタを開示するが、基板が異なる点で相違する。
図１０は、第６の実施形態によるトランジスタの製造方法の主要工程を示す概略断面図である。図１１は、図１０（ｂ）の工程を示す概略平面図である。
【００５９】
本実施形態では、図１０（ａ）に示すように、サファイア単結晶基板２１上に絶縁層２２を形成する。
基板として、例えばサファイア単結晶基板２１を用意する。サファイア単結晶基板２１は、そのＣ面を上面として配置する。基板としては、サファイア単結晶基板の代わりに、ＭｇＯ、マイカ、ＢＮ、ＳｉＣ、ＧａＮ、ＡｌＮ等の単結晶或いは多結晶の基板から選ばれた１種を用いても良い。更に、シリコン・オン・インシュレータ(ＳＯＩ)基板を用いることも可能である。これらの基板は、拡散を制御しつつ触媒金属を単結晶化することに有用である。
【００６０】
サファイア単結晶基板２１のＣ面に、例えばシリコン酸化物（ＳｉＯ2）をテトラエトキシシラン（ＴＥＯＳ）を利用したＣＶＤ法により、５００ｎｍ程度の厚みに堆積する。これにより、絶縁層２２が形成される。絶縁層の材料としては、シリコン酸化物には限定されず、シリコン窒化物、アルミナ、ハフニア、各種の低誘電率材料等も用いることができる。
【００６１】
続いて、図１０（ｂ）及び図１１に示すように、絶縁層２２に開口２２ａ，２２ｂを形成する。
詳細には、絶縁層２２における、トランジスタのチャネルの形成予定部位を、リソグラフィー及びリアクティブ・イオン・エッチング（ＲＩＥ）により加工する。ＲＩＥでは、プロセスガスとしてＣＦ4及び酸素（Ｏ2）の混合ガスを用いる。これにより、絶縁層２に、シリコン基板１の表面の一部を露出する、触媒金属を形成するための開口２ａ，２ｂが形成される。
【００６２】
続いて本実施形態では、第１の実施形態と同様に、図１（ｃ）〜図３（ｃ）の諸工程を実行する。
しかる後、ソース電極６、ドレイン電極７、ゲート電極１１と接続される配線の形成、保護膜の形成等の諸工程を経て、トランジスタが形成される。
【００６３】
本実施形態によれば、転写プロセスを用いずに、所期のグラフェンリボン８を制御性良く容易且つ確実に安定形成し、信頼性の高い高性能の微細なトランジスタが実現する。
更に本実施形態では、基板として触媒金属の銅やＮｉ，Ｃｏ等と合金化し難い基板、例えばサファイア単結晶基板２１を用いるため、触媒金属として高温時でも単結晶且つ（１１１）面の表面を有するものが得られ易いという利点がある。
【００６４】
（第７の実施形態）
本実施形態では、第１の実施形態と同様にグラフェンをチャネルとして用いるトランジスタを開示するが、チャネルが、グラフェンと窒化ホウ素（ＢＮ）との複合膜で構成されている点で相違する。
図１２〜図１４は、第７の実施形態によるによるトランジスタの製造方法の主要工程を示す概略平面図である。
【００６５】
本実施形態では、第１の実施形態と同様に、図１（ａ）〜図２（ｃ）の諸工程を実行する。このとき、グラフェン５の両端部にソース電極６及びドレイン電極７が形成される。
【００６６】
続いて、図１２に示すように、グラフェンリボン２３ａ，２３ｂ，２３ｃ，２３ｄを形成する。
詳細には、グラフェン５をリソグラフィー及びエッチングによりパターニングする。このエッチングは、酸素プラズマを用いた灰化処理で行う。エッチング条件は、酸素の分圧を１００Ｐａ、投入電力を２００Ｗでエッチング時間を１分間程度とする。これにより、両端がソース電極６及びドレイン電極７と接続されたリボン形状（帯形状）の複数のグラフェンリボン、ここでは４本のグラフェンリボン２３ａ，２３ｂ，２３ｃ，２３ｄが並列して形成される。グラフェン５のパターニングには、例えばヘリウムイオン顕微鏡を利用した微細加工を行うようにしても良い。
【００６７】
グラフェンリボン２３ａ，２３ｂ，２３ｃ，２３ｄの形成により、触媒金属層４の一部を露出する複数の間隙が形成される。具体的には、グラフェンリボン２３ａの外側には間隙２Ｃ１が、グラフェンリボン２３ａ，２３ｂ間には間隙２Ｃ２が、グラフェンリボン２３ｂ，２３ｃ間には間隙２Ｃ３が、グラフェンリボン２３ｃ，２３ｄ間には間隙２Ｃ４が、グラフェンリボン２３ｄの外側には間隙２Ｃ５がそれぞれ形成される。ここで、後のＢＮのパターニングを考慮して、間隙２Ｃ１，２Ｃ５を間隙２Ｃ２〜２Ｃ４よりも幅広に形成しておくことが望ましい。
【００６８】
続いて、図１３に示すように、ＢＮリボン２４ａ，２４ｂ，２４ｃ，２４ｄを形成する。
詳細には、未だ触媒金属層４を除去せずに、ＢＮ合成プロセスを行う。ここで、合成ガスとしてアンモニアボラン（ＮＨ3−ＢＨ3）を用い、ＡｒとＨ2の混合ガス（８００ｓｃｃｍ／２００ｓｃｃｍ)をキャリアガスとして利用する。アンモニアボランは、Ｎ2キャリアガス(３００ｓｃｃｍ)中、１１０℃〜１３０℃程度で昇華したものを導入する。チャンバー内の圧力は大気圧とするが、減圧下でも構わない。基板温度を１０００℃とし、合成時間を３０分間とする。このような方法により、ＢＮが触媒金属層４上でグラフェンリボン２３ａ，２３ｂ，２３ｃ，２３ｄの間隙２Ｃ１，２Ｃ２，２Ｃ３，２Ｃ４，２Ｃ５を埋めるように堆積され、ＢＮリボン２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅが形成される。
なお、第５の実施形態と同様に、ＢＮの堆積にＡＬＤ法を用いても良い。
【００６９】
続いて、図１４に示すように、複合リボン２５を形成する。
詳細には、ＢＮリボン２４ａ，２４ｅの外側部分をリソグラフィー及びエッチングにより除去する。エッチングには、汎用されているＣＦ4−Ｏ2のＲＦプラズマを用いる。また、ＢＮリボン２４ａ，２４ｅは非常に薄いので、アルゴンミリング等で物理的に除去しても良い。これにより、両端がソース電極６及びドレイン電極７と接続された、グラフェンリボン２３ａ〜２３ｄ及びＢＮリボン２４ａ〜２４ｅからなるリボン形状（帯形状）の複合リボン２５が形成される。複合リボン２５の両側はＢＮリボン２４ａ，２４ｅであるため、グラフェンリボン２３ａ〜２３ｄのエッジはＢＮで覆われた状態で確保される。複合リボン２５は、ソース電極６及びドレイン電極７との間でトランジスタのチャネルとして機能することになる。
【００７０】
複合リボン２５の形成により、複合リボン２５と絶縁層２における開口２ａの一端との間に、触媒金属層４の一部を露出する間隙２Ａ１が形成される。同様に、複合リボン２５と絶縁層２における開口２ａの他端との間に、触媒金属層４の一部を露出する間隙２Ａ２が形成される。
【００７１】
通常、グラフェンリボンは、そのエッジの状態により電気伝導特性が変化し得るが、グラフェンリボン２３ａ〜２３ｄ間の間隙をＢＮリボン２４ａ〜２４ｅで埋めることにより、チャネルとして安定した電気特性が得られる。
なお、上記の例では、ＢＮの合成ガスとしてアンモニアボランを用いたが、アンモニア及びジボランの混合ガスを用いても同様にＢＮの堆積が可能である。
【００７２】
その後、第１の実施形態と同様に、図３（ａ）〜（ｃ）の諸工程を経る。
しかる後、ソース電極６、ドレイン電極７、ゲート電極１１と接続される配線の形成、保護膜の形成等の諸工程を経て、トランジスタが形成される。
【００７３】
本実施形態によれば、転写プロセスを用いずに、所期のグラフェンリボン８を制御性良く容易且つ確実に安定形成し、信頼性の高い高性能の微細なトランジスタが実現する。
更に本実施形態では、グラフェンのエッジを覆うようにグラフェンとＢＮの複合膜からなるチャネルを形成することにより、安定した電気特性を有する信頼性の高いトランジスタが得られる。
【００７４】
（第８の実施形態）
本実施形態では、第１の実施形態と同様にグラフェンをチャネルとして用いるトランジスタを開示するが、チャネルが、グラフェンと窒化ホウ素（ＢＮ）との複合膜で構成されている点で相違する。
図１５〜図１７は、第８の実施形態によるによるトランジスタの製造方法の主要工程を示す概略平面図である。
【００７５】
本実施形態では、第１の実施形態と同様に、図１（ａ）〜図２（ｃ）の諸工程を実行する。このとき、グラフェン５の両端部にソース電極６及びドレイン電極７が形成される。
【００７６】
続いて、図１５に示すように、グラフェンメッシュ３１を形成する。
詳細には、グラフェン５をリソグラフィー及びエッチングによりパターニングし、グラフェン５に複数の穿孔３１ａを形成すると共に、グラフェン５の両端部分を除去する。このエッチングは、酸素プラズマを用いた灰化処理で行う。エッチング条件は、酸素の分圧を１００Ｐａ、投入電力を２００Ｗでエッチング時間を１分間程度とする。これにより、両端がソース電極６及びドレイン電極７と接続されたグラフェンメッシュ３１が形成される。グラフェン５のパターニングには、例えばヘリウムイオン顕微鏡を利用した微細加工を行うようにしても良い。
【００７７】
グラフェンメッシュ３１の形成により、グラフェンリボン３１と絶縁層２における開口２ａの一端との間に、触媒金属層４の一部を露出する間隙２Ｄ１が形成される。同様に、グラフェンメッシュ３１と絶縁層２における開口２ａの他端との間に、触媒金属層４の一部を露出する間隙２Ｄ２が形成される。
【００７８】
続いて、図１６に示すように、ＢＮ３２，３３，３４を形成する。
詳細には、未だ触媒金属層４を除去せずに、ＢＮ合成プロセスを行う。ここで、合成ガスとしてアンモニアボラン（ＮＨ3−ＢＨ3）を用い、ＡｒとＨ2の混合ガス（８００ｓｃｃｍ／２００ｓｃｃｍ)をキャリアガスとして利用する。アンモニアボランは、Ｎ2キャリアガス(３００ｓｃｃｍ)中、１１０℃〜１３０℃程度で昇華したものを導入する。チャンバー内の圧力は大気圧とするが、減圧下でも構わない。基板温度を１０００℃とし、合成時間を３０分間とする。このような方法により、触媒金属層４上でグラフェンメッシュ３１の複数の穿孔３１ａを埋めるＢＮ３２と、間隙２Ｄ１，Ｄ２を埋めるＢＮ３３，３４が形成される。
【００７９】
続いて、図１７に示すように、複合リボン３５を形成する。
ＢＮ３３，３４の外側部分をリソグラフィー及びエッチングにより除去する。エッチングには、汎用されているＣＦ4−Ｏ2のＲＦプラズマを用いる。また、ＢＮ３３，３４は非常に薄いので、アルゴンミリングなどで物理的に除去しても良い。これにより、両端がソース電極６及びドレイン電極７と接続された、グラフェンリボン３１及びＢＮ３２，３３，３４からなるリボン形状（帯形状）の複合リボン３５が形成される。複合リボン２５の両側はＢＮ３３，３４であるため、グラフェンのエッジはＢＮで覆われた状態で確保される。複合リボン３５は、ソース電極６及びドレイン電極７との間でトランジスタのチャネルとして機能することになる。
【００８０】
複合リボン３５の形成により、複合リボン３５と絶縁層２における開口２ａの一端との間に、触媒金属層４の一部を露出する間隙２Ａ１が形成される。同様に、複合リボン３５と絶縁層２における開口２ａの他端との間に、触媒金属層４の一部を露出する間隙２Ａ２が形成される。
【００８１】
通常、グラフェンリボンは、そのエッジの状態により電気伝導特性が変化し得るが、グラフェンの穿孔３１ａをＢＮ３２で埋め込み、グラフェンの両端をＢＮ３３，３４で覆うことにより、チャネルとして安定した電気特性が得られる。
なお、上記の例では、ＢＮの合成ガスとしてアンモニアボランを用いたが、アンモニア及びジボランの混合ガスを用いても同様にＢＮの堆積が可能である。
【００８２】
その後、第１の実施形態と同様に、図３（ａ）〜（ｃ）の諸工程を経る。
しかる後、ソース電極６、ドレイン電極７、ゲート電極１１と接続される配線の形成、保護膜の形成等の諸工程を経て、トランジスタが形成される。
【００８３】
本実施形態によれば、転写プロセスを用いずに、所期のグラフェンリボン８を制御性良く容易且つ確実に安定形成し、信頼性の高い高性能の微細なトランジスタが実現する。
更に本実施形態では、グラフェンのエッジを覆うようにグラフェンとＢＮの複合膜からなるチャネルを形成することにより、安定した電気特性を有する信頼性の高いトランジスタが得られる。
【００８４】
なお、上記の第１〜第５の実施形態では、電子デバイスとしてトランジスタを例示したが、本発明はこれに限定されるものではない。例えば本発明は、一対の電極間におけるグラフェンの電流変化を検知して環境変化を認識する環境センサに適用することも可能である。
【００８５】
なお、上述の第１〜第８の実施形態は、これらのうちから複数の実施形態を適宜組み合わせて行うことができる。例えば、第６の実施形態のサファイア単結晶基板等を用いて、第２〜第８の実施形態のいずれかを行うことも好適である。
【００８６】
以下、電子デバイス及びその製造方法の諸態様を付記として記載する。
【００８７】
（付記１）基板と、
前記基板上に形成され、空隙を有する絶縁層と、
前記空隙の両側に形成された一対の電極と、
前記空隙上を介して前記一対の電極間を架橋するグラフェンと
を含むことを特徴とする電子デバイス。
【００８８】
（付記２）前記グラフェンは、ＢＮ膜と複合化された構造を有することを特徴とする付記１に記載の電子デバイス。
【００８９】
（付記３）前記グラフェンは、前記絶縁層の前記空隙における端部との間に間隙が形成されることを特徴とする付記１又は２に記載の電子デバイス。
【００９０】
（付記４）前記グラフェンは、前記一対の電極間でリボン形状とされることを特徴とする付記３に記載の電子デバイス。
【００９１】
（付記５）前記グラフェンは、前記一対の電極間で並行する複数のリボン形状とされることを特徴とする付記３に記載の電子デバイス。
【００９２】
（付記６）前記グラフェンは、複数の穿孔を有することを特徴とする付記１〜３のいずれか１項に記載の電子デバイス。
【００９３】
（付記７）前記グラフェンの少なくとも上面を覆う絶縁膜を更に含むことを特徴とする付記１〜６のいずれか１項に記載の電子デバイス。
【００９４】
（付記８）前記絶縁膜は、前記グラフェンの上面及び前記一対の電極上を含む前記絶縁層上と、前記グラフェンの下面を含む前記空隙の内壁面とを覆うように形成されることを特徴とする付記７に記載の電子デバイス。
【００９５】
（付記９）前記絶縁膜は、ＨｆＯ2，Ａｌ2Ｏ3，ＴｉＯ2，ＳｉＯ2，ＢＮのうちから選択された１種を材料とすることを特徴とする付記８に記載の電子デバイス。
【００９６】
（付記１０）前記基板の上面が（１１１）面であることを特徴とする付記１〜９のいずれか１項に記載の電子デバイス。
【００９７】
（付記１１）前記基板は、Ｓｉ基板、サファイア基板、ＭｇＯ基板、マイカ基板、ＢＮ基板、ＳｉＣ基板、ＧａＮ基板、ＡｌＮ基板、ＳＯＩ基板から選ばれた１種であることを特徴とする付記１〜１０のいずれか１項に記載の電子デバイス。
【００９８】
（付記１２）基板上に絶縁層を形成する第１の工程と、
前記絶縁層に空隙を形成する第２の工程と、
前記空隙に触媒材料を充填する第３の工程と、
前記絶縁層における前記触媒材料の露出面にグラフェンを形成する第４の工程と、
前記絶縁層上で前記グラフェンの両端部に接続するように一対の電極を形成する第５の工程と、
前記グラフェンを一部除去する第６の工程と、
前記グラフェンの除去された部位を通じて前記触媒材料を除去する第７の工程と
を含むことを特徴とする電子デバイスの製造方法。
【００９９】
（付記１３）前記第４の工程において、前記グラフェンを、ＣＶＤ法により、エチレンを含む原料ガスを用いて形成することを特徴とする付記１２に記載の電子デバイスの製造方法。
【０１００】
（付記１４）前記第４の工程において、ＣＶＤ法による前記グラフェンの成長条件として、前記原料ガスにおける全圧を１ｋＰａとした場合のエチレンの分圧を０．０５Ｐａ〜１０Ｐａ、成長時間を１分間〜１２０分間とすることを特徴とする付記１３に記載の電子デバイスの製造方法。
【０１０１】
（付記１５）前記第６の工程において、前記グラフェンをリボン形状に加工して前記グラフェンと前記絶縁層における前記空隙の端部との間に間隙を形成し、
前記第７の工程において、前記間隙を通じて前記触媒材料を除去することを特徴とする付記１２〜１４のいずれか１項に記載の電子デバイスの製造方法。
【０１０２】
（付記１６）前記第６の工程において、前記グラフェンを前記一対の電極間で並行する複数のリボン形状に加工して複数の間隙を形成し、
前記第７の工程において、前記間隙を通じて前記触媒材料を除去することを特徴とする付記１２〜１４のいずれか１項に記載の電子デバイスの製造方法。
【０１０３】
（付記１７）前記第６の工程において、前記グラフェンに複数の穿孔を形成し、
前記第７の工程において、前記穿孔を通じて前記触媒材料を除去することを特徴とする付記１２〜１４のいずれか１項に記載の電子デバイスの製造方法。
【０１０４】
（付記１８）前記グラフェンをＢＮ膜と複合化された構造に形成することを特徴とする付記１２〜１７のいずれか１項に記載の電子デバイスの製造方法。
【０１０５】
（付記１９）前記第５の工程の後、前記第６の工程の前において、前記グラフェンを前記一対の電極間で並行する複数のリボン形状に加工して複数の間隙を形成し、前記間隙を埋めるように前記ＢＮ膜を形成する工程を更に含むことを特徴とする付記１８に記載の電子デバイスの製造方法。
【０１０６】
（付記２０）前記第５の工程の後、前記第６の工程の前において、前記グラフェンに複数の穿孔を形成し、前記穿孔を埋めるように前記ＢＮ膜を形成する工程を更に含むことを特徴とする付記１８に記載の電子デバイスの製造方法。
【０１０７】
（付記２１）前記グラフェンの少なくとも上面を覆う絶縁膜を形成することを特徴とする付記１２〜２０のいずれか１項に記載の電子デバイスの製造方法。
【０１０８】
（付記２２）前記第７の工程の後に、前記絶縁膜を、前記グラフェンの上面及び前記一対の電極上を含む前記絶縁層上と、前記グラフェンの下面を含む前記空隙の内壁面とを覆うように形成することを特徴とする付記２１に記載の電子デバイスの製造方法。
【０１０９】
（付記２３）前記絶縁膜は、ＨｆＯ2，Ａｌ2Ｏ3，ＴｉＯ2，ＳｉＯ2，ＢＮのうちから選択された１種を材料とすることを特徴とする付記２１又は２２に記載の電子デバイスの製造方法。
【０１１０】
（付記２４）前記基板の上面が（１１１）面であることを特徴とする付記１２〜２３のいずれか１項に記載の電子デバイスの製造方法。
【０１１１】
（付記２５）前記基板は、Ｓｉ基板、サファイア基板、ＭｇＯ基板、マイカ基板、ＢＮ基板、ＳｉＣ基板、ＧａＮ基板、ＡｌＮ基板、ＳＯＩ基板から選ばれた１種であることを特徴とする付記１２〜２４のいずれか１項に記載の電子デバイスの製造方法。
【符号の説明】
【０１１２】
１  シリコン基板
２，２２  絶縁層
２ａ，２ｂ，２２ａ，２２ｂ  開口
２Ａ  空隙
２Ａ１，２Ａ２，２Ｂ１，２Ｂ２，２Ｂ３，２Ｂ４，２Ｃ１，２Ｃ２，２Ｃ３，２Ｃ４，２Ｃ５，２Ｄ１，２Ｄ２  間隙
３  触媒金属
４  触媒金属層
４ａ  形成面
５  グラフェン
６  ソース電極
７  ドレイン電極
８，８ａ，８ｂ，８ｃ，８ｄ，８ｅ，２３ａ，２３ｂ，２３ｃ，２３ｄ  グラフェンリボン
９，１６  絶縁膜
９ａ，１６ａ  ゲート絶縁膜
１１〜１４  ゲート電極
１５，３１  グラフェンメッシュ
１５ａ，３１ａ  穿孔
２１  サファイア単結晶基板
２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ  ＢＮリボン
２５，３５  複合リボン
３２，３３，３４  ＢＮ
【図１】
0006019640.tif 000002
【図２】
0006019640.tif 000003
【図３】
0006019640.tif 000004
【図４】
0006019640.tif 000005
【図５】
0006019640.tif 000006
【図６】
0006019640.tif 000007
【図７】
0006019640.tif 000008
【図８】
0006019640.tif 000009
【図９】
0006019640.tif 000010
【図１０】
0006019640.tif 000011
【図１１】
0006019640.tif 000012
【図１２】
0006019640.tif 000013
【図１３】
0006019640.tif 000014
【図１４】
0006019640.tif 000015
【図１５】
0006019640.tif 000016
【図１６】
0006019640.tif 000017
【図１７】
0006019640.tif 000018