(57)【特許請求の範囲】
【請求項１】
半導体基板の一方の主面に互いに間隔をあけて複数のメサ溝を形成し、これら複数のメサ溝によって前記一方の主面を複数の領域に区画するメサ溝形成工程と、
前記一方の主面における前記複数の領域にそれぞれ第一電極層を形成する電極層形成工程と、
当該電極層形成工程の後に複数の前記第一電極層に半田層を形成する半田層形成工程と、を備え、
前記半田層形成工程では、前記複数の第一電極層を一括して覆うように前記一方の主面上に半田シートを載置した上で、リフロー処理を実施して前記半田シートを溶融させることで前記半田層を前記複数の第一電極層上にそれぞれ形成し、
さらに、
前記半導体基板の他方の主面のうち前記複数のメサ溝と前記半導体基板の厚さ方向に重なる位置にシリコン酸化膜を形成して、前記他方の主面を複数の領域に区画する酸化膜形成工程を備え、
前記電極層形成工程では、前記他方の主面における前記複数の領域にそれぞれ第二電極層を形成し、
前記半田層形成工程では、前記複数の第二電極層を一括して覆うように前記他方の主面上に半田シートを載置した上で、リフロー処理を実施して前記半田シートを溶融させることで前記半田層を前記複数の第二電極層上にそれぞれ形成することを特徴とするメサ型半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、メサ型半導体素子の製造方法に関する。
【背景技術】
【０００２】
従来より、ダイオードやバイポーラトランジスタ、サイリスタ等のメサ型半導体素子には、例えば特許文献１のように、半導体基板の両主面に電極層を形成し、さらに、半導体基板の一方の主面の外周部にメサ溝を形成したものがある。
このようなメサ型半導体素子を製造する場合には、半導体基板（半導体ウェハ）の一方の主面に複数のメサ溝を形成することで一方の主面を複数の領域に区画し、次いで、一方の主面の複数の領域、及び、他方の主面に電極層を形成する。その後、各電極層上に半田層を形成し、最後に、メサ溝の底部において半導体基板を切断することで、複数のメサ型半導体素子を同時に得ることができる。
従来、半田層を形成する工程では、スクリーン印刷によって半田ペーストを半導体基板の両主面全体に塗布した後、リフロー処理を実施している。特に、半導体基板の一方の主面においては、複数の領域に形成された複数の電極層に対して半田ペーストが一括して塗布されることになる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−２０４２３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、スクリーン印刷によって半田ペーストを半導体基板の一方の主面側に塗布する場合、メサ溝による一方の主面の凹凸が大きいことに起因して、電極層上における半田ペーストの厚みが不均一となりやすく、その結果として、リフロー後に得られる半田層の厚みも不均一となる虞がある。
また、スクリーン印刷によって半田ペーストを半導体基板の主面に印刷する際には、スキージ等によって半導体基板が押さえつけられて、半導体基板には局所的な応力が発生する。このため、半導体基板には割れや欠けが生じやすく、製品（メサ型半導体素子）の歩留まり低下を招いている。なお、半田ペーストの印刷時に生じる半導体基板の割れや欠けは、主にメサ溝の形成や半導体基板の薄さに起因する。
【０００５】
本発明は、上述した事情に鑑みたものであって、メサ型半導体素子における半田層の厚さの均一化を容易に図ることができると共に、製造されるメサ型半導体素子の歩留まり向上も図ることが可能なメサ型半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この課題を解決するために、本発明のメサ型半導体素子の製造方法は、半導体基板の一方の主面に互いに間隔をあけて複数のメサ溝を形成し、これら複数のメサ溝によって前記一方の主面を複数の領域に区画するメサ溝形成工程と、前記一方の主面における前記複数の領域にそれぞれ第一電極層を形成する電極層形成工程と、当該電極層形成工程の後に複数の前記第一電極層に半田層を形成する半田層形成工程と、を備え、前記半田層形成工程では、前記複数の第一電極層を一括して覆うように前記一方の主面上に半田シートを載置した上で、リフロー処理を実施して前記半田シートを溶融させることで前記半田層を前記複数の第一電極層上にそれぞれ形成し、さらに、前記半導体基板の他方の主面のうち前記複数のメサ溝と前記半導体基板の厚さ方向に重なる位置にシリコン酸化膜を形成して、前記他方の主面を複数の領域に区画する酸化膜形成工程を備え、前記電極層形成工程では、前記他方の主面における前記複数の領域にそれぞれ第二電極層を形成し、前記半田層形成工程では、前記複数の第二電極層を一括して覆うように前記他方の主面上に半田シートを載置した上で、リフロー処理を実施して前記半田シートを溶融させることで前記半田層を前記複数の第二電極層上にそれぞれ形成することを特徴とする。
【０００８】
この製造方法によれば、メサ溝やシリコン酸化膜によって半導体基板の一方の主面上あるいは他方の主面上に大きな凹凸が生じていても、半田層形成工程では、全体の厚さが均一の半田シートを複数の電極層に対して取り付けることができるため、リフロー処理後に得られる半田層の厚さの均一化を容易に図ることができる。
また、半田層形成工程では半田シートを載置するため、従来のようにスクリーン印刷によって半田ペーストを塗布する場合と比較して、半導体基板にかかる応力を低減することができる。したがって、半導体基板に割れや欠けが発生することを抑制して、製造されるメサ型半導体素子の歩留まり向上を図ることができる。
【０００９】
さらに、半田層形成工程では、予め厚みを定めた半田シートを載置すればよいため、半田シートの厚みを変更するだけで、リフロー処理後に得られる半田層の厚さを容易に調整することも可能となる。
また、半田層形成工程では、半田シートによって半導体基板の両主面に形成された全ての電極層を一括して覆った後にリフロー処理を施すだけで半田層が得られるため、従来のように、スクリーン印刷によって半田ペーストを両主面に順番に塗布する場合と比較して、メサ型半導体素子の製造効率向上も図ることが可能である。
【発明の効果】
【００１０】
本発明によれば、製造後のメサ型半導体素子における半田層の厚さの均一化を容易に図ることができると共に、製造されるメサ型半導体素子の歩留まり向上も図ることが可能となる。また、半田シートの厚みを変更するだけで、リフロー処理後に得られる半田層の厚さを容易に調整することも可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る製造方法によって製造される半導体素子を示す概略断面図である。
【図２】本発明の一実施形態に係る半導体素子の製造方法において、拡散工程後の状態を示す概略断面図である。
【図３】本発明の一実施形態に係る半導体素子の製造方法において、酸化膜形成工程を示す概略断面図である。
【図４】本発明の一実施形態に係る半導体素子の製造方法において、メサ溝形成工程後の状態を示す概略断面図である。
【図５】本発明の一実施形態に係る半導体素子の製造方法において、表面処理工程後の状態を示す概略断面図である。
【図６】本発明の一実施形態に係る半導体素子の製造方法において、電極層形成工程後の状態を示す概略断面図である。
【図７】本発明の一実施形態に係る半導体素子の製造方法において、半田層形成工程を示す概略断面図である。
【図８】本発明の一実施形態に係る半導体素子の製造方法において、切断工程後の状態を示す概略断面図である。
【発明を実施するための形態】
【００１２】
以下、図１〜８を参照して本発明の一実施形態について説明する。
図１に示すように、この実施形態に係るメサ型半導体素子１はメサ型ダイオードであり、半導体基板２と、半導体基板２の両主面２ａ，２ｂに重ねて形成された電極層３，４及び半田層５，６と、を備えて大略構成されている。
半導体基板２は、第一導電型（例えばｎ型）の半導体層２１（以下、ｎ型半導体層２１と呼ぶ。）を、半導体基板２の一方の主面２ａをなす第一導電型とは反対の第二導電型（例えばｐ型）の半導体層２２（以下、ｐ型半導体層２２と呼ぶ。）と、他方の主面２ｂをなし、ｎ型半導体層２１よりも不純物濃度の高い第一導電型の半導体層２３（以下、高濃度ｎ型半導体層２３と呼ぶ。）とによって挟み込むように構成されている。
【００１３】
ｎ型半導体層２１の不純物濃度は、例えば２×１０１４atoms／cm3であり、ｐ型半導体層２２の不純物濃度は、例えば１×１０１９atoms／cm3である。また、高濃度ｎ型半導体層２３は、ｎ型半導体層２１よりも高く、例えば１×１０１９atoms／cm3である。
この半導体基板２は例えば平面視矩形状に形成されており、その一方の主面２ａの外周縁にはメサ溝７が形成されている。メサ溝７の面（内面）は、半導体基板２の一方の主面２ａから側面２ｃに向けて凹状に湾曲して傾斜している。そして、メサ溝７の面には、ｎ型半導体層２１とｐ型半導体層２２との接合界面（ＰＮ接合界面）が露出している。言い換えれば、メサ溝７は、ＰＮ接合界面よりも深く形成されている。
【００１４】
また、メサ溝７の面は、ガラスや樹脂等からなるパッシベーション膜８によって覆われている。パッシベーション膜８の厚さは、ほぼ均一となっている。また、本実施形態では、パッシベーション膜８が半導体基板２の一方の主面２ａ上まで延び、一方の主面２ａの外周縁領域も覆っている。言い換えれば、半導体基板２の一方の主面２ａに重ねて形成された第一電極層３及び半田層５は、パッシベーション膜８によって囲まれている。
さらに、半導体基板２の他方の主面２ｂの外周縁領域には、シリコン酸化膜９が形成されている。したがって、半導体基板２の他方の主面２ｂに重ねて形成された第二電極層４及び半田層６は、このシリコン酸化膜９によって囲まれている。
【００１５】
そして、各電極層３，４は、例えば、半導体基板２の各主面２ａ，２ｂ上にニッケル・シリサイド膜（Ｎｉ−Ｓｉ膜）とニッケルめっき層とを順番に積層して構成されている。
なお、図示例では、各電極層３，４の厚みが、半導体基板２の各主面２ａ，２ｂにおけるパッシベーション膜８やシリコン酸化膜９の厚みよりも大きく設定されているが、例えばパッシベーション膜８やシリコン酸化膜９と同等あるいは小さく設定されてよい。ただし、電極層３，４及び半田層５，６を足し合わせた厚みは、パッシベーション膜８やシリコン酸化膜９の厚みよりも大きく設定されていることが好ましい。
【００１６】
次に、上記構成のメサ型半導体素子１の製造方法の一例について説明する。
メサ型半導体素子１を製造する際には、はじめに、図２に示すように、第一導電型（例えばｎ型）の半導体基板２の一方の主面２ａに、第一導電型とは反対の第二導電型（例えばｐ型）の不純物を拡散して、第二導電型の半導体層２２（ｐ型半導体層２２）を形成する（拡散工程）。また、本実施形態の拡散工程では、半導体基板２の他方の主面２ｂに、第一の導電型（ｎ型）の不純物を拡散して、半導体基板２よりも不純物濃度の高い第一導電型の半導体層２３（高濃度ｎ型半導体層２３）を形成する。
したがって、拡散工程後の半導体基板２は、工程前の半導体基板２と同一のｎ型半導体層２１を、半導体基板２の一方の主面２ａをなすｐ型半導体層２２と、他方の主面２ｂをなす高濃度ｎ型半導体層２３とによって挟み込むように構成されている。
【００１７】
上記拡散工程後には、図３に示すように、フォトリソグラフィ法を用いて半導体基板２の両主面２ａ，２ｂに各々パターン化されたシリコン酸化膜１１，１２を形成する（酸化膜形成工程）。
この工程においては、はじめに、図３（ａ）に示すように、半導体基板２の両主面２ａ，２ｂ全体にそれぞれシリコン酸化膜１１，１２を形成し、次いで、各シリコン酸化膜１１，１２上に感光性樹脂からなるレジスト１３，１４を塗布する。その後、図３（ｂ）に示すように、露光現像により各レジスト１３，１４に所定パターンを形成する。なお、各レジスト１３，１４に形成されるパターンは、各シリコン酸化膜１１，１２に形成すべきパターンと同一である。そして、パターン化された各レジスト１３，１４をマスクとして、各シリコン酸化膜１１，１２をエッチングすることでシリコン酸化膜１１，１２に所定パターンが形成される。なお、上記エッチングは、ドライエッチングやウェットエッチングなど任意のエッチングであってよい。
【００１８】
上記のように形成される各シリコン酸化膜１１，１２のパターンについて詳細に説明する。半導体基板２の一方の主面２ａに形成される第一シリコン酸化膜１１のパターンは、半導体基板２の一方の主面２ａにメサ溝７（図４参照）を形成するためのパターン（メサ溝形成用のパターン）である。すなわち、第一シリコン酸化膜１１は、一方の主面２ａのうちメサ溝７の形成予定領域のみを露出させるように形成されている。
【００１９】
一方、半導体基板２の他方の主面２ｂに形成される第二シリコン酸化膜１２のパターンは、後述する切断工程において半導体基板２を切断して素子単位（図１参照）に分割する際に、切断用のガイドラインとして機能させるためのパターン（切断ガイド用のパターン）である。より具体的に説明すれば、第二シリコン酸化膜１２は、半導体基板２の他方の主面２ｂのうちメサ溝７の形成予定領域と半導体基板２の厚さ方向に重なる位置に形成されて、半導体基板２の他方の主面２ｂを複数の領域に区画している。なお、上記第二シリコン酸化膜１２は、図１に示すメサ型半導体素子１においてシリコン酸化膜９となるものである。
【００２０】
酸化膜形成工程後には、半導体基板２の一方の主面２ａに互いに間隔をあけて複数のメサ溝７を形成し、これら複数のメサ溝７によって一方の主面２ａを複数の領域に区画する（メサ溝形成工程）。
この工程では、半導体基板２の一方の主面２ａに積層された第一シリコン酸化膜１１及びレジスト１３をマスクとして、ドライエッチングやウェットエッチングなどの任意のエッチング法を実施することで、半導体基板２の一方の主面２ａに複数のメサ溝７が形成される。
【００２１】
そして、この工程においては、メサ溝７が、半導体基板２の一方の主面２ａから窪んで形成され、ｎ型半導体層２１とｐ型半導体層２２との接合界面（ＰＮ接合界面）よりも深くなるように形成される。すなわち、上記工程後の状態では、メサ溝７の内面にはＰＮ接合界面が露出することになる。
以上のように形成されるメサ溝７は、素子単位に分割された半導体基板２（図１参照）の一方の主面２ａの外周縁をなすものである。すなわち、メサ溝７は、半導体基板２の他方の主面２ｂ上の第二シリコン酸化膜１２と半導体基板２の厚さ方向に重なるように形成されている。
なお、本実施形態では、上記メサ溝形成工程後に図５に示すようにレジスト１３，１４を除去するが、例えばメサ溝形成工程前や後述する表面安定化処理工程後に除去されてもよい。
【００２２】
その後、図５に示すように、メサ溝７の内面にガラスや樹脂等からなるパッシベーション膜８を被着する（表面処理工程）。この工程において、パッシベーション膜８は、その厚さがほぼ均一となるようにメサ溝７の内面に形成される。したがって、メサ溝７の窪み形状自体は表面処理工程後であっても維持されている。なお、図示例では、パッシベーション膜８がメサ溝７の内面全体に加え、半導体基板２の一方の主面２ａのうちメサ溝７の開口部周縁にまで形成されているが、少なくともメサ溝７の内面に露出するＰＮ接合界面を覆うように形成されればよい。
そして、この表面処理工程後に、第一シリコン酸化膜１１を除去する。
【００２３】
その後、図６に示すように、メサ溝７によって区画された半導体基板２の一方の主面２ａの複数の領域にそれぞれ第一電極層３を形成し、第二シリコン酸化膜１２によって区画された他方の主面２ｂの複数の領域にそれぞれ第二電極層４を形成する（電極層形成工程）。これら電極層３，４は、各種めっき法や焼鈍処理、焼結処理などを実施することで形成することが可能である。
【００２４】
例えば、各電極層３，４が前述したようにニッケル・シリサイド膜とニッケルめっき層とからなる場合、上記電極層形成工程では、はじめに、無電界めっき法などによって半導体基板２の両主面２ａ，２ｂに一次ニッケルめっき層を形成する。次いで、焼鈍処理を実施することにより、半導体基板２と一次ニッケルめっき層とが反応して、半導体基板２と一次ニッケルめっき層との界面領域にニッケル・シリサイド膜が形成される。なお、焼鈍の終了後には、硝酸ボイル処理等を実施して不要の一次ニッケルめっき層を除去する。
その後、めっき法によって各ニッケル・シリサイド膜上に二次ニッケルめっき層を形成することで、電極層３，４の形成が完了する。なお、上述した二次ニッケルめっき層は、各電極層３，４におけるニッケルめっき層に相当する。
【００２５】
この電極層形成工程後には、図７に示すように、複数の第一電極層３及び第二電極層４にそれぞれ半田層５，６を形成する（半田層形成工程）。
この工程においては、はじめに、図７（ａ）に示すように、複数の第一電極層３を一括して覆うように、また、複数の第二電極層４を一括して覆うように、半導体基板２の各主面２ａ，２ｂ上全体にそれぞれ半田シート１５，１６を載置する。ここで使用する半田シート１５，１６の具体例としては、例えば、所定厚さのシート状に形成された半田ペースト、あるいは、離型フィルムに半田ペーストを所定厚さで塗布したものが挙げられる。なお、半田シート１５，１６が離型フィルムを備える場合には、半田ペーストが半導体基板２の各主面２ａ，２ｂに対向するように、半田シート１５，１６を半導体基板２の各主面２ａ，２ｂに載置すればよい。また、半田シート１５，１６の載置後には、離型フィルムを半田ペーストから剥がせばよい。
【００２６】
そして、上記半田シート１５，１６の載置後に、リフロー処理を施して半田シート１５，１６を溶融させることにより、図７（ｂ）に示すように、半田層５，６が複数の第一電極層３及び第二電極層４上にそれぞれ形成されることになる。
なお、リフロー処理前の状態では、半田シート１５，１６がパッシベーション膜８や第二シリコン酸化膜１２も覆っているが、パッシベーション膜８や第二シリコン酸化膜１２は電極層３，４よりも半田の濡れ性が低いため、リフロー処理時には溶融した半田がパッシベーション膜８や第二シリコン酸化膜１２上に形成されることはない。言い換えれば、同一の主面２ａ，２ｂにおいて互いに隣り合う電極層３，４が半田層５，６によって接続されることはない。
【００２７】
最後に、図８に示すように、メサ溝７の底部及び第二シリコン酸化膜１２を通るように半導体基板２を切断し、半導体基板２を素子単位に分割する切断工程を実施することで、メサ型半導体素子１が得られる。
この切断工程においては、例えば、半導体基板２の他方の主面２ｂに形成された第二シリコン酸化膜１２をガイドラインとして、半導体基板２の他方の主面２ｂ側からメサ溝７の底部に向けてレーザカット（レーザスクライブ）やダイシング等を実施すればよい。
なお、切断工程では、レーザカットあるいはダイシングのみ実施してもよいが、例えば、レーザカットやダイシングによって他方の主面２ｂ側にメサ溝７の底部まで到達しない切断溝を形成した後に、ブレーキングを実施してもよい。
【００２８】
本実施形態の製造方法によれば、メサ溝７や第二シリコン酸化膜１２によって半導体基板２の両主面２ａ，２ｂ上に大きな凹凸が生じていても、半田層形成工程では、全体の厚さが均一の半田シート１５，１６を複数の電極層３，４に対して取り付けることができるため、リフロー処理後に得られる半田層５，６の厚さの均一化を容易に図ることが可能となる。
また、半田層形成工程では半田シート１５，１６を載置するため、従来のようにスクリーン印刷によって半田ペーストを塗布する場合と比較して、半導体基板２にかかる応力を低減することができる。したがって、半導体基板２に割れや欠けが発生することを抑制して、製造されるメサ型半導体素子１の歩留まり向上を図ることができる。
【００２９】
さらに、半田層形成工程では、予め厚みを定めた半田シート１５，１６を載置すればよいため、半田シート１５，１６の厚みを変更するだけで、リフロー処理後に得られる半田層５，６の厚さを容易に調整することも可能となる。
また、半田層形成工程では、半田シート１５，１６によって半導体基板２の両主面２ａ，２ｂに形成された全ての電極層３，４を一括して覆った後にリフロー処理を施すだけで半田層５，６が得られるため、従来のように、スクリーン印刷によって半田ペーストを両主面２ａ，２ｂに順番に塗布する場合と比較して、メサ型半導体素子１の製造効率向上も図ることが可能である。
【００３０】
以上、実施形態により本発明の詳細を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、拡散工程においては、半導体基板２の両主面２ａ，２ｂに不純物が拡散されることに限らず、少なくとも第一導電型の半導体基板２の両主面２ａ，２ｂのいずれか一方に、第二導電型の不純物が拡散されていればよい。言い換えれば、拡散工程後の半導体基板２は、メサ型半導体素子１を製造できるように、少なくとも第一導電型の半導体層と第二導電型の半導体層とを積層して構成されていればよい。
【００３１】
また、酸化膜形成工程においては、半導体基板２の他方の主面２ｂに、切断ガイド用にパターン化された第二シリコン酸化膜１２が形成されるとしたが、少なくとも半導体基板２の一方の主面２ａに、メサ溝形成用にパターン化された第一シリコン酸化膜１１が形成されればよい。なお、第二シリコン酸化膜１２を形成しない場合には、例えば、電極形成工程において、半導体基板２の他方の主面２ｂ全体に第二電極層４を一括形成した上で、上記実施形態のように半導体基板２の他方の主面２ｂのうち区画された複数の領域のみに第二電極層４が残るように、上記実施形態と同様のフォトリソグラフィ法により第二電極層４のパターン化を実施すればよい。このように第二電極層４を形成すれば、上記実施形態と同様の半田層形成工程を実施することが可能である。
そして、本発明の製造方法は、上記実施形態のような工程順に限らず、少なくともメサ溝形成工程、電極層形成工程及び半田層形成工程が順番に実施されればよく、他の工程の実施の有無や順番等は任意であってよい。
【符号の説明】
【００３２】
１  メサ型半導体素子
２  半導体基板
２ａ  一方の主面
２ｂ  他方の主面
３  第一電極層
４  第二電極層
５，６  半田層
７  メサ溝
９  シリコン酸化膜
１２  第二シリコン酸化膜
１５，１６  半田シート
【図１】
0005933280.tif 000002
【図２】
0005933280.tif 000003
【図３】
0005933280.tif 000004
【図４】
0005933280.tif 000005
【図５】
0005933280.tif 000006
【図６】
0005933280.tif 000007
【図７】
0005933280.tif 000008
【図８】
0005933280.tif 000009