(57)【特許請求の範囲】
【請求項１】
スイッチング素子（１１）とインダクタ（１４）とを有し、駆動信号がオンレベルになると前記スイッチング素子がオンして前記インダクタに流れる電流を増加させ、前記駆動信号がオフレベルになると前記スイッチング素子がオフして前記インダクタに流れる電流を出力側に還流させる主回路（２）と、
前記スイッチング素子と直列に設けられ、前記スイッチング素子を通して前記インダクタに流れる電流に対応した電流検出信号を出力する電流検出回路（３）と、
前記主回路の出力電圧に対応した検出電圧を出力する電圧検出回路（４）と、
前記主回路の目標出力電圧に対応した基準電圧と前記検出電圧との差に応じた誤差信号を出力する誤差増幅回路（５）と、
前記電流検出信号をマスク処理するマスク処理回路（７）と、
クロック信号に同期してＰＷＭ信号をオンレベルにし、前記マスク処理された電流検出信号が前記誤差信号に達した時に前記ＰＷＭ信号をオフレベルにする電流モード制御を実行するＰＷＭ信号生成回路（６）と、
前記ＰＷＭ信号を入力して前記駆動信号を出力するドライブ回路（８）とを備え、
前記マスク処理回路は、前記ＰＷＭ信号がオンレベルに変化する時に前記電流検出信号を前記誤差信号よりも低く設定された所定のマスクレベルに固定し、その後、ターンオンに伴い前記スイッチング素子に流れるサージ電流を含む電流が前記誤差信号に相当するレベルより低くなるのに要する時間を最小マスク時間とし、直前のＰＷＭ周期のオンレベル時間を最大マスク時間としたとき、前記最小マスク時間よりも長く且つ前記最大マスク時間よりも短く設定されたマスク時間が経過した時に前記電流検出信号を前記マスクレベルから開放することを特徴とするスイッチング電源装置。
【請求項２】
前記マスク処理回路は、前記最大マスク時間に所定の比率ｋ（０＜ｋ＜１）を乗じて得た時間であって且つ前記最小マスク時間よりも長い時間を前記マスク時間とすることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記比率ｋを１／２に設定したことを特徴とする請求項２記載のスイッチング電源装置。
【請求項４】
前記マスク処理回路（７）は、
前記ＰＷＭ信号がオンレベルにある期間、定電流によりコンデンサ（３２）に電荷を設定し、前記ＰＷＭ信号がオフレベルに変化した後に前記コンデンサの電荷を初期化する充放電回路（２７）と、
前記ＰＷＭ信号がオフレベルに変化した時の前記コンデンサの電圧を分圧してしきい値電圧を生成し、前記ＰＷＭ信号が次にオフレベルに変化するまで当該しきい値電圧を保持するしきい値電圧生成回路（２８）と、
前記ＰＷＭ信号がオンレベルに変化すると前記電流検出信号を前記マスクレベルに固定し、その後、前記コンデンサの電圧が前記しきい値電圧に達した時に前記電流検出信号を前記マスクレベルから開放するマスク制御回路（２９）とを備えていることを特徴とする請求項１から３の何れか一項に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流モード制御方式のスイッチング電源装置に関する。
【背景技術】
【０００２】
従来から用いられている電圧モード制御方式のスイッチング電源装置は、基準電圧と出力電圧の差に応じてＰＷＭ信号のデューティ比を調整することにより、出力電圧を目標電圧に等しく制御している。この方式のスイッチング電源装置は、出力電圧の偏差に基づいてのみフィードバック制御を行うため、出力電圧変動に対する応答速度が遅いという問題があった。
【０００３】
そこで、近年では、出力電圧に加えてインダクタ電流をフィードバック制御に用いる電流モード制御方式のスイッチング電源装置が多く用いられている。この方式のスイッチング電源装置は、インダクタ電流を検出する電流検出回路と、出力電圧の偏差に応じた誤差信号を出力する誤差増幅回路と、クロック信号に同期してＰＷＭ信号をオンレベルにし、電流検出信号が誤差信号に達するとＰＷＭ信号をオフレベルにするＰＷＭ信号生成回路を備えている。
【０００４】
電流モード制御方式は、スイッチング周波数が高い場合でも安定動作が可能である反面、高速スイッチングによるサージ電流の増加が問題になる。例えばハイサイド側に配されたスイッチング素子がＰＷＭ信号に従って高速にオン／オフ動作すると、スイッチング素子のドレイン・ソース間の電圧変化ｄＶ／ｄｔが大きくなり、スイッチング素子にサージ電流が流れる。電流検出回路がスイッチング素子と直列に設けられていると、電流検出信号にサージ電流成分が重畳する。
【０００５】
さらに、インダクタ電流の還流経路となるローサイド側にスイッチング素子を配置した同期整流方式の構成を採用すると、ローサイド側に配されたスイッチング素子のセルフターンオンがサージ電流を増加させる原因となる。すなわち、ローサイド側のスイッチング素子がオフの状態からハイサイド側のスイッチング素子がオンに切り替わる時、ローサイド側のスイッチング素子の帰還容量Ｃrssを通して入力容量Ｃissが充電され、ローサイド側のスイッチング素子が一時的にオンする場合がある。この場合には、さらに大きなサージ電流が流れる。
【０００６】
電流モード制御方式のスイッチング電源装置は、電流検出信号と誤差信号との比較に基づいてＰＷＭ信号のオフタイミングを決定する。このため、ターンオンによって電流検出信号にサージが重畳すると、本来のオフタイミングよりも早いタイミングでＰＷＭ信号がオフレベルに戻り、目標とする出力電圧を得ることができなくなる。これに対し、特許文献１には、電流がターンオンする際に、ノイズマスク用のスイッチがオンして固定電位に接続することでサージ電流をマスクする構成が示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１０６１２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１に記載された構成は、ノイズマスク用スイッチのオンタイミングとマスク時間の最適化が行われていない。マスク処理の開始タイミングとマスク時間が最適化されていないと、例えば以下に示す問題が生じる。
【０００９】
第１に、ノイズマスク用スイッチのオンタイミングが遅れると、サージ電流を検出して誤検出が生じる虞がある。第２に、必要以上にマスク時間を確保すると、ＰＷＭ信号が取り得る最小のオン幅が広がり、入力電圧が高い場合或いは負荷が小さい場合に出力電圧が目標電圧から持ち上がる現象が生じる。その結果、入力電圧や負荷に対する動作範囲の狭小化、出力電圧の精度低下などを招く。
【００１０】
本発明は上記事情に鑑みてなされたもので、その目的は、電流検出信号に対し適切なマスク処理を施すことにより、動作範囲の狭小化を防止し、目標電圧に等しい高精度の電圧を安定して出力できるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１１】
請求項１に記載したスイッチング電源装置は、主回路、電流検出回路、電圧検出回路、誤差増幅回路、マスク処理回路、ＰＷＭ信号生成回路およびドライブ回路を備え、電流モード制御を実行する。主回路は、スイッチング素子とインダクタを有している。駆動信号がオンレベルになると、スイッチング素子がオンしてインダクタに流れる電流が増加する。駆動信号がオフレベルになると、スイッチング素子がオフしてインダクタに流れる電流が出力側に還流する。
【００１２】
電流検出回路は、スイッチング素子と直列に設けられ、スイッチング素子を通してインダクタに流れる電流に対応した電流検出信号を出力する。電圧検出回路は、主回路の出力電圧に対応した検出電圧を出力する。誤差増幅回路は、主回路の目標出力電圧に対応した基準電圧と検出電圧との差に応じた誤差信号を出力する。ＰＷＭ信号生成回路は、クロック信号に同期してＰＷＭ信号をオンレベルにし、マスク処理回路でマスク処理された電流検出信号が誤差信号に達した時にＰＷＭ信号をオフレベルにする。ドライブ回路は、ＰＷＭ信号を入力して駆動信号を出力する。
【００１３】
マスク処理回路は、ＰＷＭ信号がオンレベルに変化する時に、電流検出信号を誤差信号よりも低く設定された所定のマスクレベルに固定する。ＰＷＭ信号がオンレベルに変化してから、ドライブ回路がオンレベルの駆動信号を出力するまでには、ドライブ回路による遅延が存在する。従って、ＰＷＭ信号に同期したタイミングでマスクレベルへの固定を開始すれば、駆動信号を受けてスイッチング素子がターンオンするときに流れるサージ電流に対するマスク処理の開始が遅れることを防止できる。
【００１４】
マスク処理回路は、ターンオンに伴いスイッチング素子に流れるサージ電流を含む電流が誤差信号に相当するレベルより低くなるのに要する時間を最小マスク時間とする。この時間は、スイッチング電源装置の入力電圧、出力電圧、スイッチング素子の寄生容量、ドライブ回路の駆動能力、負荷電流、主回路の構成、インダクタ値などにより定まる。さらに、マスク処理回路は、直前のＰＷＭ周期のオンレベル時間を最大マスク時間とする。
【００１５】
マスク処理回路は、最小マスク時間よりも長く且つ最大マスク時間よりも短く設定されたマスク時間が経過した時に、電流検出信号をマスクレベルから開放する。マスク時間が最小マスク時間よりも長く設定されることにより、電流検出信号に重畳するサージ電流成分によりターンオフのタイミングが早まることを防止できる。
【００１６】
マスク時間が直前のＰＷＭ周期のオンレベル時間よりも短く設定されることにより、マスク処理が、電流検出信号と誤差信号の大きさに基づくＰＷＭ信号のオフレベルへの移行動作を妨げる事象が生じにくくなる。その結果、スイッチング電源装置の入力電圧が高い場合、負荷が小さい場合などでも、出力電圧が目標電圧よりも持ち上がる現象が生じにくくなり、入力電圧、負荷などの動作範囲の狭小化を抑制することができる。本スイッチング電源装置によれば、目標電圧に等しい高精度の電圧を安定して出力できる。
【００１７】
請求項２記載の手段によれば、マスク処理回路は、最大マスク時間に所定の比率ｋ（０＜ｋ＜１）を乗じて得た時間であって且つ最小マスク時間よりも長い時間をマスク時間とする。これにより、直前のＰＷＭ周期のオンレベル時間に比例したマスク時間を設定できる。
【００１８】
請求項３記載の手段によれば、比率ｋを１／２に設定している。これにより、入力電圧の急上昇または負荷の急減が生じても、上述した出力電圧の持ち上がり現象が生じにくくなる。
【００１９】
請求項４記載の手段によれば、マスク処理回路は、充放電回路、しきい値電圧生成回路およびマスク制御回路を備えている。充放電回路は、ＰＷＭ信号がオンレベルにある期間、定電流によりコンデンサに電荷を設定し、ＰＷＭ信号がオフレベルに変化した後にコンデンサの電荷を初期化する。しきい値電圧生成回路は、ＰＷＭ信号がオフレベルに変化した時のコンデンサの電圧を分圧してしきい値電圧を生成し、ＰＷＭ信号が次にオフレベルに変化するまで当該しきい値電圧を保持する。マスク制御回路は、ＰＷＭ信号がオンレベルに変化すると電流検出信号をマスクレベルに固定し、その後、コンデンサの電圧がしきい値電圧に達した時に電流検出信号をマスクレベルから開放する。
【００２０】
コンデンサの電圧は、ＰＷＭ信号がオンレベルに変化した時点からの経過時間に相当する。ＰＷＭ信号がオフレベルに変化した時のコンデンサの電圧は、ＰＷＭ周期のオンレベル時間（最大マスク時間）に相当する。しきい値電圧は、ＰＷＭ信号がオフレベルに変化した時のコンデンサの電圧を分圧した電圧なので、最大マスク時間よりも短い時間に相当する。本手段によれば、直前のＰＷＭ周期のオンレベル時間（最大マスク時間）よりも短いマスク時間を設定できる。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態を示すスイッチング電源装置の構成図
【図２】全体動作を説明する波形図
【図３】最小マスク時間の設定方法を示す波形図
【図４】負荷電流が急減したときの波形図
【図５】第２の実施形態を示すマスク処理回路の構成図
【図６】マスク信号の生成に係る波形図
【発明を実施するための形態】
【００２２】
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
（第１の実施形態）
第１の実施形態について図１ないし図４を参照しながら説明する。図１に示すスイッチング電源装置１は、車載バッテリから電圧Ｖinを入力してピーク電流検出方式の電流モード制御を行い、図示しない車載機器に対し安定化した出力電圧Ｖoutを出力する降圧型のレギュレータである。
【００２３】
このスイッチング電源装置１は、主回路２、電流検出回路３、電圧検出回路４、誤差増幅器５、ＰＷＭ信号生成回路６、マスク処理回路７、ハイサイドドライブ回路８およびローサイドドライブ回路９を備えている。主回路２は、入力電圧Ｖinを供給する電源線１０とグランドとの間に直列に接続されたスイッチング素子１１、１２、これらスイッチング素子１１、１２の共通接続ノードＮａと出力端子１３との間に接続されたインダクタ１４、および出力端子１３とグランドとの間に接続された平滑用のコンデンサ１５から構成されている。
【００２４】
スイッチング素子１１、１２は、例えばＦＥＴから構成されており、図１ではスイッチの記号を用いて簡略的に示している。スイッチング素子１１、１２は、それぞれドライブ回路８、９からしきい値電圧Ｖthを超えるオンレベルを持つ駆動信号が与えられるとオンする。ドライブ回路８は、ＰＷＭ信号がＨレベル（オンレベルに相当）のときにオンレベルの駆動信号を出力し、ＰＷＭ信号がＬレベル（オフレベルに相当）のときにオフレベルの駆動信号を出力する。ドライブ回路９は、ドライブ回路８とは逆相の駆動信号を出力する。ドライブ回路８、９は、入出力間に遅延が存在する。
【００２５】
スイッチング素子１１がオン、スイッチング素子１２がオフすると、電源線１０からスイッチング素子１１を通してインダクタ１４に流れる電流が増大する。スイッチング素子１１がオフ、スイッチング素子１２がオンすると、インダクタ１４に流れていた電流がスイッチング素子１２を介して出力側に還流する。スイッチング素子１２に替えて、ノードＮａ側をカソードとするダイオードを用いてもよい。
【００２６】
電流検出回路３は、スイッチング素子１１と直列に設けられたシャント抵抗１６と、シャント抵抗１６の電圧を増幅して電流検出信号を出力する増幅回路１７とから構成されている。電流検出信号は、スイッチング素子１１がオンしているときにインダクタ１４に流れ込む電流に対応した信号である。
【００２７】
この電流検出方法に替えて、ＦＥＴであるスイッチング素子１１のドレイン・ソース間電圧を検出しても、インダクタ１４に流れる電流を検出できる。さらに、スイッチング素子１１と並列にセンス用の素子を配置し、そのセンス用の素子の両端電圧または電流を検出しても、インダクタ１４に流れる電流を検出できる。
【００２８】
電圧検出回路４は、抵抗４ａ、４ｂからなる分圧回路により構成されており、出力電圧Ｖoutに対応した検出電圧を出力する。基準電圧生成回路１８は、出力電圧Ｖoutの目標電圧に対応した基準電圧を出力する。誤差増幅器５は、基準電圧と検出電圧との差に応じた誤差信号を出力する誤差増幅回路であり、入出力端子間または出力端子とグランド間に接続したＣＲ回路（図示せず）などにより位相補償を行っている。
【００２９】
ＰＷＭ信号生成回路６は、クロック信号ＣＬＫに同期してＰＷＭ信号をＨレベルにし、マスク処理が施された電流検出信号が誤差信号に達した時にＰＷＭ信号をＬレベルにする電流モード制御を実行する。サブハーモニック発振を防止するため、加算器１９は、電流検出回路３から出力された電流検出信号に、スロープ補償回路２０で生成された鋸波などのスロープ補償信号を加算する。
【００３０】
クロック生成回路２１は、デューティ比５０％のクロック信号ＣＬＫを出力する。パルス生成回路２２は、クロック信号ＣＬＫを受けて、一定周期ごとに幅狭のセット信号Ｐｓを出力する。コンパレータ２３は、非反転入力端子に入力される電流検出信号と反転入力端子に入力される誤差信号とを比較してリセット信号Ｐｒを出力する。ＲＳフリップフロップ（ＲＳＦＦ）２４は、Ｓ端子、Ｒ端子からそれぞれセット信号Ｐｓ、リセット信号Ｐｒを入力し、Ｑ端子から上記ＰＷＭ信号を出力する。
【００３１】
マスク処理回路７は、加算器１９の出力端子（コンパレータ２３の非反転入力端子）とグランドとの間に設けられたスイッチ回路２５と、このスイッチ回路２５のオンオフ状態を制御するマスク信号を生成するマスク信号生成回路２６から構成されている。スイッチ回路２５は、ＦＥＴなどのスイッチング素子から構成されており、マスク信号がＨレベルのときにオンし、マスク信号がＬレベルのときにオフする。
【００３２】
次に、本実施形態の作用、特に電流検出信号に対するマスク処理について図２から図４を参照しながら説明する。クロック信号ＣＬＫの立ち上がりに同期してセット信号Ｐｓが発生すると、時刻ｔ１でＲＳＦＦ２４がセットされてＰＷＭ信号がＨレベルに立ち上がる。ドライブ回路８は、ＰＷＭ信号の立ち上がりからｔｄだけ遅れた時刻ｔ２で、駆動信号をオフレベルからオンレベルに変化させる。図２には示していないが、電源短絡を防止するため、ドライブ回路８、９が出力する駆動信号にはデッドタイムが設けられている。
【００３３】
既述したように、スイッチング素子１１がオンすると、スイッチング素子１１のドレイン・ソース間の電圧変化ｄＶ／ｄｔが大きくなり、スイッチング素子１１にサージ電流が流れる。このサージ電流はシャント抵抗１６にも流れるので、図２に示すように、電流検出回路３が出力する電流検出信号にサージ電流成分が重畳する。マスク処理回路７を備えない従来構成では、サージ電流により電流検出信号が誤差信号以上に大きくなるとリセット信号Ｐｒが発生し、ＰＷＭ信号は本来のタイミング（時刻ｔ４）よりも早くＬレベルに移行する。
【００３４】
そこで、マスク信号生成回路２６は、ＰＷＭ信号がＨレベルに変化する時刻ｔ１にマスク信号をＨレベルにし、スイッチ回路２５をオンする。これにより、スロープ補償信号が加算された電流検出信号は、グランドレベル（マスクレベル）に固定される。グランドレベルは、誤差信号レベルよりも低い。ドライブ回路８には遅れ時間ｔｄが存在し、スイッチング素子１１にはターンオン時間が存在する。従って、スイッチング素子１１がターンオンして電流検出信号にサージ電流成分が重畳する前に、電流検出信号を確実にマスク状態に移行できる。
【００３５】
マスク信号生成回路２６は、マスク時間が経過した時刻ｔ３にマスク信号をＬレベルに戻し、スイッチ回路２５をオフする。これにより、電流検出信号はグランドレベルから解放される。その後、時刻ｔ４で電流検出信号が誤差信号に達すると、リセット信号Ｐｒが発生し、ＰＷＭ信号が正規のタイミングでＬレベルに移行する。ドライブ回路８の遅れにより、時刻ｔ５で駆動信号がオフレベルに戻り、スイッチング素子１１がオフする。
【００３６】
マスク信号がＨレベルの期間(マスク時間)は、以下のように決定される。図３に示すように、ＰＷＭ信号がＬレベルに移行した後、スイッチング素子１１に流れるサージ電流を含む電流が誤差信号に相当するレベルより低くなるのに要する時間を最小マスク時間Ｔminとする。最小マスク時間Ｔminは、入力電圧Ｖin、出力電圧Ｖout、スイッチング素子１１、１２の寄生容量、ドライブ回路８、９の駆動能力、負荷電流、主回路２の構成、インダクタ値などにより定まる。一方、直前のＰＷＭ周期のオンレベル時間Ｔonを最大マスク時間Ｔmaxとする。
【００３７】
マスク信号生成回路２６は、最小マスク時間Ｔminよりも長く且つ最大マスク時間Ｔmaxよりも短くなるようにマスク時間を設定する。具体的には、マスク信号生成回路２６は、マスク時間を、最大マスク時間Ｔmaxに所定の比率ｋ（０＜ｋ＜１）を乗じて得た時間であって、最小マスク時間Ｔminよりも長い時間に設定する。比率ｋは、例えば１／２に設定すればよい。マスク時間を最小マスク時間Ｔminよりも長く設定することにより、電流検出信号に重畳したサージ電流成分によりターンオフのタイミングが早まることを防止できる。
【００３８】
マスク時間を直前のＰＷＭ周期のオンレベル時間よりも短く設定することにより、マスク処理が、電流検出信号と誤差信号に基づくＰＷＭ信号のＬレベルへの移行動作を妨げることがなくなる。図４は、負荷電流が急減した場合の出力電圧Ｖout、ＰＷＭ信号、マスク信号およびマスク処理後の電流検出信号を示している。
【００３９】
この場合、出力電圧Ｖoutが上昇して誤差信号が低下するので、ＰＷＭ信号のオンレベル時間ＴonがＴ２からＴ３、Ｔ４、Ｔ５、…と急激に減少する。このとき、マスク時間も直前のＰＷＭ周期のオンレベル時間の減少に伴い短く設定されるので、マスク期間の終了時に電流検出信号が誤差信号を超えている事態が生じにくくなる。これにより、負荷が急減する場合に、マスク処理に起因して出力電圧Ｖoutが目標電圧よりも持ち上がる現象を防止できる。入力電圧Ｖinが急上昇する場合でも、同様にして出力電圧Ｖoutの持ち上がりを防止できる。
【００４０】
ここではマスク時間を定めるのに比率ｋを１／２に設定したが、単位時間あたりの負荷変動および入力電圧変動が大きい場合には、マスク時間が、誤差信号とインダクタ１４に流れる実電流とに基づくオンレベル時間を超えてしまう可能性が生じる。そこで、単位時間あたりの負荷変動および入力電圧変動が大きい場合には、比率ｋを小さくしてマスク時間を相対的に短く設定し、単位時間あたりの負荷変動および入力電圧変動が小さい場合には、比率ｋを大きくしてマスク時間を相対的に長く設定すればよい。
【００４１】
以上説明したように、本実施形態のスイッチング電源装置１は、電流検出信号をマスク処理するマスク処理回路７を備えているので、スイッチング素子１１のターンオン時に流れるサージ電流による誤動作を防止できる。マスク処理回路７は、ＰＷＭ信号がＨレベルに変化する時（つまりスイッチング素子１１がターンオンする前）にマスク処理を開始するので、ターンオン直後に流れる急峻なサージ電流による誤動作を防止できる。
【００４２】
マスク処理回路７は、最小マスク時間Ｔminよりも長いマスク時間を設定するので、電流検出信号に重畳したサージ電流成分が誤差信号を超えてターンオフのタイミングを早めることがない。また、マスク処理回路７は、直前のＰＷＭ周期のオンレベル時間よりも短いマスク時間を設定するので、定電圧制御を行う上で必要となるオンレベル時間の最小幅がマスク時間で制限を受けることが生じにくくなる。このため、負荷および入力電圧Ｖinについての動作可能範囲の狭小化を防止できる。以上により、スイッチング電源装置１は、目標電圧に等しい高精度の電圧を安定して出力できる。
【００４３】
（第２の実施形態）
次に、マスク処理回路７の具体的構成を示す第２の実施形態について図５および図６を参照しながら説明する。マスク処理回路７のマスク信号生成回路２６は、充放電回路２７、しきい値電圧生成回路２８およびマスク制御回路２９から構成されている。
【００４４】
充放電回路２７は、制御用の電源線（電圧ＶDD）とグランドとの間に直列に接続された定電流回路３０、スイッチ回路３１およびコンデンサ３２と、コンデンサ３２と並列に接続されたスイッチ回路３３とから構成されている。ＰＷＭ信号がＨレベルになると（時刻ｔ１、ｔ６）、スイッチ回路３１がオンしてコンデンサ３２が充電される。このとき、コンデンサの電圧Ｖｃは一定の傾きで上昇する。ＰＷＭ信号がＬレベルになると（時刻ｔ４、ｔ９）、スイッチ回路３３がオンして放電によりコンデンサ３２の電荷がゼロに初期化される。
【００４５】
しきい値電圧生成回路２８は、ピークホールド回路３４と分圧抵抗３５ａ、３５ｂから構成されている。ピークホールド回路３４は、ピーク検出部とホールド部を備えている。ピーク検出部は、リセット信号Ｐｒが入力されると（時刻ｔ４、ｔ９）、それまでのピーク検出値をホールド部に保持した後ピーク検出値をゼロにリセットし、再びコンデンサ３２の電圧Ｖｃのピーク値を検出する。ホールド部は、次にリセット信号Ｐｒが入力されるまでの間、電圧Ｖｃのピーク検出値（前回値）を保持する。この保持したピーク検出値は、分圧抵抗３５ａ、３５ｂにより分圧されてしきい値電圧Ｖｔとなる。
【００４６】
マスク制御回路２９は、ＰＷＭ信号がＨレベルに変化するとＨレベルのマスク信号を出力し、その後電圧Ｖｃがしきい値電圧Ｖｔに達するとＬレベルのマスク信号を出力する。上述したように、スイッチ回路２５は、マスク信号がＨレベルの期間オンして電流検出信号をグランドレベルに固定し、マスク信号がＬレベルになるとオフして電流検出信号をグランドレベルから解放する。
【００４７】
ここで、コンデンサの電圧Ｖｃは、ＰＷＭ信号がＨレベルに変化した時点からの経過時間に相当する。ＰＷＭ信号がＬレベルに変化した時のコンデンサの電圧Ｖｃは、ＰＷＭ周期のオンレベル時間Ｔon（最大マスク時間Ｔmax）に相当する。しきい値電圧Ｖｔは、ＰＷＭ信号がオフレベルに変化した時の電圧Ｖｃを分圧した電圧なので、最大マスク時間Ｔmaxよりも短い時間に相当する。分圧抵抗３５ａ、３５ｂの抵抗値が等しければ、しきい値電圧Ｖｔは、最大マスク時間Ｔmaxの１／２の時間に相当する。本実施形態によれば、アナログ回路によりマスク処理回路７を構成できる。
【００４８】
（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
【００４９】
マスク処理回路７は、カウンタを用いてＰＷＭ周期のオンレベル時間Ｔon（最大マスク時間Ｔmax）を計測し、次のＰＷＭ周期において、その最大マスク時間Ｔmaxよりも短い時間（例えば１／２の時間）をマスク時間としてもよい。マスク時間は、カウンタを用いて計測すればよい。このように、マスク処理回路７は、アナログ回路のみならずデジタル回路によっても構成できる。
【００５０】
加算器１９とスロープ補償回路２０は、必要に応じて設ければよい。
スイッチング素子１１、１２は、バイポーラトランジスタ、ＩＧＢＴなどの半導体素子であってもよい。
【符号の説明】
【００５１】
図面中、１はスイッチング電源装置、２は主回路、３は電流検出回路、４は電圧検出回路、５は誤差増幅器（誤差増幅回路）、６はＰＷＭ信号生成回路、７はマスク処理回路、８はドライブ回路、１１はスイッチング素子、１４はインダクタ、２７充放電回路、２８はしきい値電圧生成回路、２９はマスク制御回路、３２はコンデンサである。
【図１】
0005994740.tif 000002
【図２】
0005994740.tif 000003
【図３】
0005994740.tif 000004
【図４】
0005994740.tif 000005
【図５】
0005994740.tif 000006
【図６】
0005994740.tif 000007