(57)【特許請求の範囲】
【請求項１】
外部から入力側パルス信号を受信すると、その入力側パルス信号と同波形の出力側パルス信号を生成し出力する、圧電トランスを用いたパルスアイソレータであって、
前記入力側パルス信号が入力される入力バッファ部と、
その入力バッファ部から出力されたパルス信号と、マルチバイブレータのパルス出力とを論理回路出力する駆動制御用回路部と、
その駆動制御用回路部の出力信号により駆動され、共振用インダクタを介して後段に所定の周波数の交流電圧を出力するスイッチング回路部と、
そのスイッチング回路部から出力された交流電圧を一次側入力電圧とし、二次側に交流電圧を出力する圧電トランス部と、
その圧電トランス部から出力された二次側出力電圧を整流、平滑、及び矩形化をして後段に前記出力側パルス信号を出力する波形整形回路部と、
を含むことを特徴とする、圧電トランスを用いたパルスアイソレータ。
【請求項２】
前記波形整形回路部の駆動用電源として、前記圧電トランス部から出力された二次側出力電圧を整流、平滑した後の直流電圧を供給することを特徴とする請求項１記載の、圧電トランスを用いたパルスアイソレータ。
【請求項３】
前記駆動制御用回路部は、前記入力バッファ部から出力された前記パルス信号と、前記マルチバイブレータのパルス出力とを論理回路出力し、前記スイッチング回路部が含む２つのスイッチング素子が逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御をすることを特徴とする請求項１又は２記載の、圧電トランスを用いたパルスアイソレータ。
【請求項４】
前記駆動制御用回路部が、前記入力バッファ部から出力された前記パルス信号と、前記マルチバイブレータのパルス出力Ｑとの論理積出力を前記スイッチング回路部の駆動用信号として出力する場合に、
前記スイッチング回路部は、２つのスイッチング素子を含み、一方のＰチャンネル型ＦＥＴは正電源に接続され、他方のＮチャンネル型ＦＥＴは負電源に接続され、前記論理積出力は前記それぞれのＦＥＴのゲート入力とすることを特徴とする請求項３記載の、圧電トランスを用いたパルスアイソレータ。
【請求項５】
前記駆動制御用回路部が、前記入力バッファ部から出力された前記パルス信号と、前記マルチバイブレータのパルス出力Ｑとの第１論理積出力と、前記パルス信号と前記マルチバイブレータのパルス出力ＮｏｔＱとの第２論理積出力を前記スイッチング回路部の駆動用信号として出力する場合に、
前記スイッチング回路部は、２つのスイッチング素子を含み、正電源及び負電源のいずれにもＮチャンネル型ＦＥＴが接続され、前記第１論理積出力を一方のＮチャンネル型ＦＥＴのゲート入力とし、前記第２論理積出力を他方のＮチャンネル型ＦＥＴのゲート入力とすることを特徴とする請求項３記載の、圧電トランスを用いたパルスアイソレータ。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、外部からパルス信号を受信し、そのパルス信号とは絶縁された同波形のパルス信号を生成し出力する、圧電トランスを用いたパルスアイソレータに関する。
【背景技術】
【０００２】  従来、外部からパルス信号を受信し、入出力間を絶縁して同波形のパルス信号を伝送するパルスアイソレータ（計装分野では、信号絶縁器とも称される）が知られていた（例えば、特許文献１参照）。【０００３】  そのパルスアイソレータの構成について、図８を参照して説明する。【０００４】  フリップフロップ回路２０７を設け、パルストランスＰＴの２次巻線ＣＬ２の一端に発生する電圧信号ＶＡをフリップフロップ回路２０７のセット端子Ｓへ、パルストランスＰＴの２次巻線ＣＬ２の他端に発生する電圧信号ＶＢをフリップフロップ回路２０７のリセット端子Ｒへ与えるようにしている。【０００５】  また、パルストランスＰＴの１次側には電流を制限するための抵抗Ｒ３を設け、パルストランスＰＴの２次側にはリンギングを抑えるための抵抗Ｒ４を設けている。【０００６】  さらに、パルストランスＰＴの２次巻線ＣＬ２の中点を端子Ｐ１１に接続し、端子Ｐ１０とＰ１１との間から出力パルス信号Ｐｏｕｔを得るようにしている。【０００７】  ここでフリップフロップ回路２０７は、周知のＲ−Ｓフリップフロップ回路であり、ノア回路ＮＯＲ１およびＮＯＲ２により構成されており、そのＱ出力端子が端子Ｐ１０に接続されている。【０００８】  このパルスアイソレータでは、端子Ｐ９にパルス信号Ｐｉｎが入力されると、このパルス信号Ｐｉｎがバッファ２０４およびインバータ２０５を介してプッシュプルにパルストランスＰＴの１次巻線ＣＬ１へ与えられ、この１次巻線ＣＬ１に入力されるパルス信号ＰｉｎによりパルストランスＰＴの２次巻線ＣＬ２の一端および他端に電圧が誘起される。【０００９】  このような構成により、入力パルス信号の立ち上がりで立ち上がる２次巻線の一端に発生する第１の電圧信号によりフリップフロップ回路がセットされ、入力パルス信号の立ち下がりで立ち上がる２次巻線の他端に発生する第２の電圧信号によりフリップフロップ回路がリセットされる。【００１０】  すなわち、入力パルス信号の立ち上がりで立ち上がり、入力パルス信号の立ち下がりで立ち下がる出力パルス信号をフリップフロップ回路より得ることができる。【００１１】  その結果、パルストランスＰＴを使用して低周波（例えば、０．００００１Ｈｚ程度）から高周波（例えば、１００ＭＨｚ程度）まで広範囲のパルス信号を、入出力間を絶縁して伝送することができている。【００１２】  また、伝送すべきパルス信号の周波数帯域に比べて狭い帯域を有するパルストランスと、そのパルストランスの１次側にパルス信号に対応した電流を供給する駆動回路と、パルストランスの２次側に接続された整流回路と、整流回路の出力端に接続されたフリップフロップと、フリップフロップの出力端に接続された遅れ回路と、遅れ回路の出力によりフリップフロップの入力をマスキングする構成も知られていた（例えば、特許文献２参照）。【００１３】  一方、商用の交流入力（例えば、ＡＣ１００Ｖ／５０Ｈｚ）を整流・平滑して直流電圧に変換し、さらにスイッチング回路により高周波の交流電圧に変換され、圧電トランスによって絶縁、変圧された後、整流平滑回路によって定電圧の直流に変換されて負荷に電圧を出力する圧電トランスコンバータも知られていた（例えば、特許文献３、特許文献４参照）。【００１４】  この圧電トランスコンバータにおいては、負荷に出力される出力電圧の制御は、その出力電圧と基準電圧との誤差増幅器による比較結果によって、電圧周波数変換器（ＶＣＯ）を制御し、スイッチング回路の駆動周波数をコントロールすることによって定電圧に保たれていた。【００１５】  そして、直流入力電圧を、圧電トランスとスイッチ手段を用いて所望の直流出力電圧を出力できる、圧電トランスを用いたＤＣ／ＤＣコンバータも知られていた（例えば、特許文献５、特許文献６参照）。【００１６】  また、直流入力電圧を、一対の圧電トランスと誤差増幅器の出力により高周波変換を行う高周波発振器を設けた定電圧・定周波発生装置も知られていた（例えば、特許文献７参照）。【００１７】  さらには、直流電源をインバータ回路と圧電トランスを用いて、電力伝送の可能な電力伝送システムも知られていた（例えば、特許文献８参照）。【００１８】  この電力伝送システムにおいては、直流電源にインバータ回路が接続されて、そのインバータ回路が制御回路によりスイッチング制御されていた。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】  特開２００１−１１１３９０号公報
【特許文献２】  実開昭６１−１７６８２３号公報
【特許文献３】  特開２０００−３４１９３９号公報
【特許文献４】  特開平１０−２６２３６９号公報
【特許文献５】  特開平１１−５５９４１号公報
【特許文献６】  特開平４−２１０７７３号公報
【特許文献７】  特開平６−８６５５２号公報
【特許文献８】  特開２０１５−１５６７４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】  しかしながら、前述した従来のパルスアイソレータにおいては、パルストランスＰＴは立上りパルスと立下りパルスをフリップフロップ回路２０７に入力する機能（磁気的な結合によって過渡的に変化する信号のみを一次側から二次側へ伝送する機能）を有するものの、入力側から出力側へ伝送される電力は極めて小さいため、入力パルス信号Ｐｉｎに対応した出力パルス信号Ｐｏｕｔを得るためには、フリップフロップ回路２０７の駆動用電源として、さらに別の電源端子から新たな電力を別途供給する必要があった。【００２１】  また、パルストランスＰＴを用いることにより、従来の信号絶縁回路の設置された場所のノイズ環境によっては伝送されるパルス信号に無線雑音（外来ノイズ）が信号に重畳し、セット、リセットの誤動作が発生し入力信号とは無関係な信号が出力されることもあった。【００２２】  さらに、パルストランスＰＴには、コア、ボビン、巻き線、絶縁テープ、マージンテープ等の要素が必須であり、更には、巻き線間及び巻き線端子間の絶縁距離（空間距離及び沿面距離）を十分に確保する必要があった。【００２３】  それらの課題を解消することは信号絶縁回路全体のサイズ増大、回路構成の複雑化、コスト増大の原因にもなっていた。【００２４】  一方、上述した圧電トランスを用いたコンバータや伝送システムは、直流電圧発生装置や商用の交流電圧など所定の電圧入力に対して、圧電トランスを用いて所望の電圧を出力しようとする場合には、圧電トランスの一次側入力電圧をスイッチング回路により、例えばＬＣ共振回路を用いて高周波数へ交流化することが知られている。【００２５】  しかしながら、そのスイッチング回路のよる制御対象は、圧電トランスの二次側交流電圧が平滑化された後の直流出力電圧値であり、その値を予め目標となる所定範囲に制御するという目的・機能（目標値と実際値との誤差を僅少化する機能）であるため、外部からパルス信号を受信し、そのパルス信号とは絶縁された同波形のパルス信号を生成し出力する機能を有していなかった。【００２６】  すなわち、外部からパルス信号を受信し、そのパルス信号とは絶縁された同波形のパルス信号を生成し出力する用途については、技術的な目的・機能そのものが従来と大きく異なるため、適用することが出来なかった。【００２７】  本発明は、上記の課題を解決するもので、外部からパルス信号を受信し、そのパルス信号とは絶縁された同波形のパルス信号を生成し出力する、圧電トランスを用いたパルスアイソレータを提供することを目的とする。
【課題を解決するための手段】
【００２８】  本発明に係る、圧電トランスを用いたパルスアイソレータによれば、外部から入力側パルス信号を受信すると、その入力側パルス信号と同波形の出力側パルス信号を生成し出力する、圧電トランスを用いたパルスアイソレータであって、入力側パルス信号が入力される入力バッファ部と、その入力バッファ部から出力されたパルス信号と、マルチバイブレータのパルス出力とを論理回路出力する駆動制御用回路部と、その駆動制御用回路部の出力信号により駆動され、共振用インダクタを介して後段に所定の周波数の交流電圧を出力するスイッチング回路部と、そのスイッチング回路部から出力された交流電圧を一次側入力電圧とし、二次側に交流電圧を出力する圧電トランス部と、その圧電トランス部から出力された二次側出力電圧を整流、平滑、及び矩形化をして後段に前記出力側パルス信号を出力する波形整形回路部と、を含むことを特徴としている。【００２９】  すなわち、本発明に係る圧電トランスを用いたパルスアイソレータの主要な構成要素である圧電トランス部においては、与えられた電気エネルギーは一次側の逆圧電効果によって、例えばセラミックス矩形板を強制的に変形させるような弾性エネルギーに変換され、その弾性エネルギーは二次側の圧電効果によって再び電気エネルギーとなる、という固有の性質を有している。【００３０】  これにより、電気エネルギー変換は弾性振動を介して行われるため、従来のパルストランスを用いたパルスアイソレータにおけるイミュニティ（ＥＭＣの分野において、電気機器が電気的ストレス（電界、磁界、電圧、電流）に曝された際に耐えうる能力）の弱点を克服して、大幅な性能改善を実現できる。【００３１】  この性能は、電磁感受性（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｓｕｓｃｅｐｔｉｂｉｌｉｔｙ）とも呼ばれる。【００３２】  また、電気機器はその使用環境によって様々な電気的ストレスに曝されるが、電気的ストレスには、電気機器から発生するものに加え、無線通信や公共放送用の電波なども含まれる。【００３３】  例えば、雷や静電気などの自然現象による電気的ストレスも対象となり、エミッションと同様に、全ての電気機器は電磁障害の発生を未然に防ぐために求められるイミュニティを有していなければならないわけだが、圧電トランスを用いることによりその能力を大幅に向上できる。【００３４】  その結果、本発明に係る、圧電トランスを用いたパルスアイソレータの設置された場所のノイズ環境に依存することなく、伝送されるパルス信号に無線雑音（外来ノイズ）が伝送信号に重畳し、セット、リセットの誤動作が発生したり、入力信号とは無関係な信号が出力されたりすることが大きく低減する。【００３５】  また、従来のパルストランスを用いたパルスアイソレータが、例えば波高値が５Ｖで１０ｋＨｚ（オンデューティ比５０％）のパルス信号が入力され、一次側から二次側へ０．１Ｗ〜０．１５Ｗの伝送しかできなかったものが、本発明に係る、圧電トランスを用いたパルスアイソレータであれば、一次側から二次側へ０．５〜１．０Ｗの伝送が可能となる（一次側入力電力に対する二次側出力電力の比率（電力伝送効率）が８０％〜９９％となる）。【００３６】  これにより、本発明に係る、圧���トランスを用いたパルスアイソレータに入力されるのは、外部からのパルス信号と直流電源のみでよく、その２次側の回路自体に別電源を設けて回路の一部を構成するロジックＩＣやバッファ回路等の駆動電源として電力を新たに別途供給する必要もない。【００３７】  さらに、パルストランスには必須であった、コア、ボビン、巻き線、絶縁テープ、マージンテープ等の要素が必要でなくなり、更には、巻き線間及び巻き線端子間において、従来必要とされていた絶縁距離（空間距離及び沿面距離）の確保が不要となる。【００３８】  すなわち、圧電トランスを用いることにより従来のパルストランスに係る課題を解消できるため、パルスアイソレータ全体のサイズの軽薄短小化、回路構成の簡素化、コスト軽減等が容易となる。【００３９】  また、本発明に係る、圧電トランスを用いたパルスアイソレータによれば、波形整形回路部の駆動用電源として、圧電トランス部から出力された二次側出力電圧を整流、平滑した後の直流電圧を供給してもよい。【００４０】  これにより、駆動用電源として、別の電源端子を設けて電力を供給する必要がなくなり、その分、電源側からの配線経路が削減され、かつ別の電源側からの無線雑音（外来ノイズ）の侵入や信号への重畳を大幅に抑制できるため、入力バッファ部、ロジックＩＣ、又はバッファ等の誤動作の発生が抑止され、入力信号とは無関係な信号が出力されるおそれも大幅に低減する。【００４１】  また、本発明に係る、圧電トランスを用いたパルスアイソレータによれば、駆動制御用回路部は、入力バッファ部から出力されたパルス信号と、マルチバイブレータのパルス出力とを論理回路出力し、スイッチング回路部が含む２つのスイッチング素子が逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御をしてもよい。【００４２】  これにより、スイッチング回路部の２つのスイッチング素子が逆論理（相互に反転）となるため、共振用インダクタを介して圧電トランス部の一次側端子に対して直流電圧の供給と開放（一次側端子同士の短絡）が交互になされるため、マルチバイブレータの発振周波数に応じた交流電流を圧電トランス部の一次側に発生させることができる。【００４３】  また、本発明に係る、圧電トランスを用いたパルスアイソレータによれば、駆動制御用回路部が、入力バッファ部から出力されたパルス信号と、マルチバイブレータのパルス出力Ｑとの論理積出力をスイッチング回路部の駆動用信号として出力する場合に、スイッチング回路部は、２つのスイッチング素子を含み、一方のＰチャンネル型ＦＥＴは正電源に接続され、他方のＮチャンネル型ＦＥＴは負電源に接続され、論理積出力はそれぞれのＦＥＴのゲート入力としてもよい。【００４４】  これにより、全体構成の一部に周知で簡素な技術を適用したパルスアイソレータを提供できる。【００４５】  また、本発明に係る、圧電トランスを用いたパルスアイソレータによれば、駆動制御用回路部が、入力バッファ部から出力されたパルス信号と、マルチバイブレータのパルス出力Ｑとの第１論理積出力と、パルス信号とマルチバイブレータのパルス出力ＮｏｔＱとの第２論理積出力をスイッチング回路部の駆動用信号として出力する場合に、スイッチング回路���は、２つのスイッチング素子を含み、正電源及び負電源のいずれにもＮチャンネル型ＦＥＴが接続され、第１論理積出力を一方のＮチャンネル型ＦＥＴのゲート入力とし、第２論理積出力を他方のＮチャンネル型ＦＥＴのゲート入力としてもよい。【００４６】  これにより、全体構成の一部に周知で簡素な技術を適用したパルスアイソレータを提供できる。
【発明の効果】
【００４７】  本発明に係る、圧電トランスを用いたパルスアイソレータは、外部からパルス信号を受信し、そのパルス信号とは絶縁された同波形のパルス信号を生成し出力することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態における、圧電トランスを用いたパルスアイソレータと、それに接続される現場側（計測パルス信号伝送系）の概略全体構成図
【図２】本発明の実施の形態における、圧電トランスを用いたパルスアイソレータの前段部構成図
【図３】本発明の実施の形態における、圧電トランスを用いたパルスアイソレータの後段部構成図
【図４】（ａ）〜（ｄ）本発明の実施の形態における、圧電トランスを用いたパルスアイソレータにおいて異なるパルス周波数の場合のタイミングチャート
【図５】（ａ）〜（ｄ）本発明の実施の形態における、圧電トランスを用いたパルスアイソレータにおいて異なるオンデューティー比の場合のタイミングチャート
【図６】（ａ）入力側パルス信号の周波数と出力側パルス信号の周波数との関係図、（ｂ）入力側パルス信号のオンデューティ比と出力側パルス信号のオンデューティ比との関係図
【図７】本発明の実施の形態の一変形例における、圧電トランスを用いたパルスアイソレータの後段部構成図
【図８】従来のパルスアイソレータの回路構成図
【発明を実施するための形態】
【００４９】  以下、図面を参照して本発明の実施の形態について説明する。
【００５０】  図１は、本発明の実施の形態における、圧電トランスを用いたパルスアイソレータと、それに接続される現場側（計測信号伝送系）の概略全体構成図で、図２は、本発明の実施の形態における、圧電トランスを用いたパルスアイソレータの前段部構成図で、図３は本発明の実施の形態における、圧電トランスを用いたパルスアイソレータの後段部構成図で、図４（ａ）〜（ｄ）は、本発明の実施の形態における、圧電トランスを用いたパルスアイソレータにおいて異なるパルス周波数の場合のタイミングチャートで、図５（ａ）〜（ｄ）は、本発明の実施の形態における、圧電トランスを用いたパルスアイソレータにおいて異なるオンデューティー比の場合のタイミングチャートで、図６（ａ）は、入力側パルス信号の周波数と出力側パルス信号の周波数との関係図で、図６（ｂ）は、入力側パルス信号のオンデューティ比と出力側パルス信号のオンデューティ比との関係図で、図７は、本発明の実施の形態の一変形例における、圧電トランスを用いたパルスアイソレータの後段部構成図である。
【００５１】  図１において、外部の容積式や羽根車式の流量計と組み合わせた瞬時流量や積算流量の計測、あるいはエンコーダと組み合わせた速度や移動距離の計測の結果に基づいて、例えば０Ｖ（Ｌレベル）／５Ｖ（Ｈレベル）の入力側パルス信号Ｓｉｎを発信する現場側のパルス発信部ＰＤと、一対の伝送路Ｌ１，Ｌ２（例えば、ツイストペア線、シールド線、同軸ケーブルなど）を介して受信できる、圧電トランスを用いたパルスアイソレータ１０と、その後段に接続されるパルスアナログ変換器やパルス積算アナログ変換器（図示せず）などの、監視・制御装置側の概略全体構成図を示したものである。
【００５２】  ここで、パルス発信部ＰＤは、電圧パルス信号出力やオープンコレクタ出力を利用して、前述した計測の結果に基づいた入力側パルス信号Ｓｉｎ（例えば、波高値は５Ｖ、１０Ｖ、又は１５Ｖであって、パルス周波数は０．０１Ｈｚ〜５０ｋＨｚ、オンデューティ比は１％〜９９％を代表的な範囲とする様々なパルス信号）を、一対の伝送路Ｌ１，Ｌ２を介して遠隔にある、圧電トランスを用いたパルスアイソレータ１０へ送信するという従来通りの機能を有する装置である。
【００５３】  また、圧電トランスを用いたパルスアイソレータ１０は、一旦入力側パルス信号Ｓｉｎを受信すると、それと同波形の出力側パルス信号Ｓｏｕｔを出力するという、現場側と他の監視・制御装置側との間における絶縁性を確保しながら、かつ、受信したパルス信号と同波形のパルス信号を後段の監視・制御装置（図示せず）へ伝送する機能を有する。
【００５４】  また、本発明の実施の形態に係る、圧電トランスを用いたパルスアイソレータ１０は、一対の伝送路Ｌ１，Ｌ２との接続端子として入力端子Ｔ１と入力端子Ｔ２を有している。
【００５５】  ここで、入力側パルス信号Ｓｉｎは、伝送路Ｌ１に接続された入力端子Ｔ１を介して入力バッファ部１１ａに入力され、伝送路Ｌ２に接続された入力端子Ｔ２は内部で端子ｔ１を介して駆動制御用回路部１１の負電源（−）の供給回路に接続されている（図４（ａ）、図５（ａ）参照）。
【００５６】  また、駆動制御用回路部１１は、入力バッファ部１１ａから出力されたパルス信号と、マルチバイブレータ１１ｂのパルス出力とを論理回路出力する。
【００５７】  ここで、入力バッファ部１１ａには、外部電源との接続用の入力端子Ｔ３に接続され正電源（＋）が供給されている。
【００５８】  また、入力バッファ部１１ａには、端子ｔ１を介して外部電源との接続用の入力端子Ｔ４に接続され負電源（−）が供給されている。
【００５９】  そして、入力端子Ｔ２と外部電源との接続用の入力端子Ｔ４は、内部で端子ｔ１と端子ｔ２を介して接続され、いずれも圧電トランスを用いたパルスアイソレータ１０のＣＯＭ端子（共通の電位端子）に接続されている。
【００６０】  以上のような回路接続により、入力バッファ部１１ａは、入力端子Ｔ１から入力された入力側パルス信号Ｓｉｎが所定のしきい電圧より高いか低いかにより、入力バッファ部１１ａの出力段に、例えば５Ｖ（Ｈレベル）又は０Ｖ（Ｌレベル）のいずれかの論理値に相当する電圧を出力する。
【００６１】  これにより、一対の伝送路Ｌ１，Ｌ２の路長が長いときに増大する配線抵抗や静電容量（例えば、ツイストペア線の場合は約５０ｐＦ／ｍ）の影響により、仮に受信側からプルアップ抵抗を介してプルアップ電圧が供給され、パルス発信部ＰＤのオープンコレクタ出力から送信される入力側パルス信号Ｓｉｎに電圧降下（信号波形の減衰）が生じても、入力バッファ部１１ａを介することにより誤入力を防止できる。
【００６２】  また、入力バッファ部１１ａから出力されたパルス信号は、端子ｔ５を介してＡＮＤゲート１１ｃとＡＮＤゲート１１ｄのそれぞれに入力され、同様にマルチバイブレータ１１ｂのパルス出力Ｑが端子ｔ６を介してＡＮＤゲート１１ｃとＡＮＤゲート１１ｄのそれぞれに入力される。
【００６３】  ここで、マルチバイブレータ１１ｂとしては、例えば、ＴＥＸＡＳ  ＩＮＳＴＲＵＭＥＮＴＳ社製の型式「ＣＤ４０４７Ｂ  Ｔｙｐｅｓ」を用いればよい。
【００６４】  そして、一方のＡＮＤゲート１１ｃの出力信号である論理積出力は、正電源（＋）に端子ｔ３とｔ４を介して接続されたＰチャンネル型ＦＥＴ１２ａの駆動用信号としてゲート端子に入力（ゲート入力）される。
【００６５】  また、他方のＡＮＤゲート１１ｄの出力信号である論理積出力は、負電源（−）に端子ｔ７とｔ９を介して接続されたＮチャンネル型ＦＥＴ１２ｂの駆動用信号としてゲート端子に入力（ゲート入力）される。
【００６６】  このようにして、スイッチング回路部１２を構成する２つのスイッチング素子（Ｐチャンネル型ＦＥＴ１２ａ，Ｎチャンネル型ＦＥＴ１２ｂ）が逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御がなされる。
【００６７】  ここで、マルチバイブレータ１１ｂの駆動電源として、正電源（＋）が端子ｔ３と端子ｔ４を介して電源端子Ｖｄｄに供給され、負電源（−）が端子ｔ７を介してＧＮＤ端子に供給される。
【００６８】  さらに、ＡＮＤゲート１１ｃとＡＮＤゲート１１ｄについても図示省略するが、駆動電源として正電源（＋）と負電源（−）がそれぞれのロジックＩＣに供給される。
【００６９】  このようにして、波高値、パルス周波数、又はオンデューティ比の異なる入力側パルス信号が入力されても、その入力側パルス信号がＨレベルの時間域において、２つのスイッチング素子１２ａ，１２ｂが逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御がなされる。
【００７０】  これにより、共振用インダクタＬを介して圧電トランス部１３の一次側端子に対して直流電圧の供給と開放（端子ｔ８と端子ｔ９との短絡）が交互になされるため、マルチバイブレータ１１ｂの発振周波数に応じた交流電流を圧電トランス部１３の一次側に発生させることができる。
【００７１】  すなわち、マルチバイブレータ１１ｂのパルス出力に応じて、共振用インダクタＬのインダクタンスと、圧電トランス部１３の一次側端子間（一次側端子１３ａと一次側端子１３ｂとの間）の内部等価回路により決まる、所定の高周波数（例えば、共振周波数が１４０ｋＨｚ）の交流電圧が発生し、圧電トランス部１３の一次側入力電圧として出力される（図４（ｂ）、図５（ｂ）参照）。
【００７２】  一方、駆動制御用回路部１１から出力されたパルス信号がＬレベルの時間域においては、２つのスイッチング素子１２ａ，１２ｂが逆論理（相互に反転）となるようなＯＮ／ＯＦＦのスイッチング制御がなされないため、上述した所定の高周波数（例えば、共振周波数が１４０ｋＨｚ）の交流電圧は発生しない（図４（ｂ）、図５（ｂ）参照）。
【００７３】  このようにして、入力バッファ部１１ａから出力されたパルス信号がＨレベルのときにおいて、交流電圧の信号が圧電トランス部１３の一次側端子（１３ａ，１３ｂ）に入力されるため、圧電トランス部１３の二次側端子（１３ｃ，１３ｄ）には一次側端子（１３ａ，１３ｂ）とは弾性振動を介して電気エネルギー変換されて（電磁気的に絶縁されて）二次側出力電圧が出力される。
【００７４】  そして、圧電トランス部１３の二次側端子（１３ｃ，１３ｄ）から出力されたその二次側出力電圧の信号は、波形整形回路部１４の端子ｔ１０と端子ｔ１１を介してダイオードブリッジ１４ａとダイオードブリッジ１４ｃのそれぞれの入力側に対して並列的に入力される。
【００７５】  ここで、ダイオードブリッジ１４ａにより全波整流された信号は、抵抗Ｒ１と、端子ｔ１４と端子ｔ１５との間に接続されたコンデンサＣ１とから構成されるＲＣ平滑回路を介して平滑化され、端子ｔ１４に出力される（図４（ｃ）、図５（ｃ）参照）。
【００７６】  そして、その平滑化された信号は、バッファ１４ｂを介することにより、パルス信号となるよう矩形化（パルス成形）された後、出力側パルス信号Ｓｏｕｔが出力端子Ｔ５から出力される（図４（ｄ）、図５（ｄ）参照）。
【００７７】  一方、圧電トランス部１３から出力された二次側端子（１３ｃ，１３ｄ）間の出力電圧は、ダイオードブリッジ１４ｃにより全波整流されて、端子ｔ１２と端子ｔ１３との間に接続されたコンデンサＣ２により平滑化され、バッファ１４ｂの駆動用電源、すなわち正電源（＋）として供給される。
【００７８】  これにより、圧電トランスを用いたパルスアイソレータ１０に入力されるのは、外部からのパルス信号（入力端子Ｔ１と入力端子Ｔ２の間）と直流電源（入力端子Ｔ３と入力端子Ｔ４との間）のみでよく、その二次側の回路自体に別電源を設けて回路の一部を構成するロジックＩＣ等の駆動電源として電力を新たに別途供給する必要もないという効果が得られる。
【００７９】  次に、図４（ａ）〜（ｄ）を参照して入力側パルス信号Ｓｉｎのパルス周波数が１０ｋＨｚの場合と、２０ｋＨｚの場合のそれぞれについて説明する。
【００８０】  図４（ａ）は、入力側パルス信号Ｓｉｎのパルス周波数が１０ｋＨｚの場合と２０ｋＨｚの場合のそれぞれの信号波形を示している。
【００８１】  ここで、パルス周波数が１０ｋＨｚであれば、パルス周期Ｔａは０．１ｍｓｅｃとなり、パルス周波数が２０ｋＨｚであれば、パルス周期Ｔｂは０．０５ｍｓｅｃとなる。
【００８２】  次に、図４（ｂ）は、入力側パルス信号Ｓｉｎのパルス周波数が１０ｋＨｚの場合と２０ｋＨｚのそれぞれの場合において、入力側パルス信号ＳｉｎがＨレベルの時間域においては、所定の高周波数（例えば、共振周波数が１４０ｋＨｚ）の交流電圧が発生し、入力側パルス信号ＳｉｎがＬレベルの時間域においては、所定の高周波数（例えば、共振周波数が１４０ｋＨｚ）の交流電圧が発生しない状態となる信号波形、すなわち圧電トランス部１３の一次側入力電圧として入力される信号波形を示している。
【００８３】  そして、図４（ｃ）は、入力側パルス信号Ｓｉｎのパルス周波数が１０ｋＨｚの場合と２０ｋＨｚの場合のそれぞれにおいて、圧電トランス部１３の二次側端子（１３ｃ，１３ｄ）から出力されたその二次側出力電圧の信号が、波形整形回路部１４のダイオードブリッジ１４ａにより全波整流され、抵抗Ｒ１と、端子ｔ１４と端子ｔ１５との間のコンデンサＣ１とから構成されるＲＣ平滑回路を介して平滑化された信号波形を示している。
【００８４】  さらに、図４（ｄ）は、入力側パルス信号Ｓｉｎのパルス周波数が１０ｋＨｚの場合と２０ｋＨｚの場合のそれぞれにおいて、上述の平滑化された信号が、バッファ１４ｂを介することにより、パルス信号となるよう矩形化（パルス成形）された後に出力端子Ｔ５から出力される出力側パルス信号Ｓｏｕｔの信号波形を示している。
【００８５】  以上の説明の通り、外部から複数の異なるパルス周波数の入力側パルス信号が入力されても、そのパルス信号とは絶縁された同波形（同周波数）の出力側パルス信号を生成し出力することができる。
【００８６】  次に、図５（ａ）〜（ｄ）を参照して入力側パルス信号Ｓｉｎのオンデューティ比が４０％の場合と、８０％の場合のそれぞれについて説明する。
【００８７】  図５（ａ）は、入力側パルス信号Ｓｉｎがパルス周期Ｔ（パルス周波数が１／Ｔ）であって、そのオンデューティ比が４０％の場合（パルス幅ｔａ／パルス周期Ｔが４０％）と８０％の場合（パルス幅ｔｂ／パルス周期Ｔが８０％）のそれぞれの信号波形を示している。
【００８８】  次に、図５（ｂ）は、入力側パルス信号Ｓｉｎのオンデューティ比が４０％の場合と８０％の場合のそれぞれにおいて、入力側パルス信号ＳｉｎがＨレベルの時間域においては、所定の高周波数（例えば、共振周波数が１４０ｋＨｚ）の交流電圧が発生し、入力側パルス信号ＳｉｎがＬレベルの時間域においては、所定の高周波数（例えば、共振周波数が１４０ｋＨｚ）の交流電圧が発生しない状態、すなわち圧電トランス部１３の一次側入力電圧として入力される信号波形を示している。
【００８９】  そして、図５（ｃ）は、入力側パルス信号Ｓｉｎのオンデューティ比が４０％の場合と８０％の場合のそれぞれにおいて、圧電トランス部１３の二次側端子（１３ｃ，１３ｄ）から出力されたその二次側出力電圧の信号が、波形整形回路部１４のダイオードブリッジ１４ａにより全波整流され、抵抗Ｒ１と、端子ｔ１４と端子ｔ１５との間のコンデンサＣ１とから構成されるＲＣ平滑回路を介して平滑化された信号波形を示している。
【００９０】  さらに、図５（ｄ）は、入力側パルス信号Ｓｉｎのオンデューティ比が４０％の場合と８０％の場合のそれぞれにおいて、上述の平滑化された信号が、バッファ１４ｂを介することにより、パルス信号となるよう矩形化（パルス成形）された後に出力端子Ｔ５から出力される出力側パルス信号Ｓｏｕｔの信号波形を示している。
【００９１】  以上の説明の通り、外部から同一のパルス周波数であってオンデューティ比が異なる入力側パルス信号が入力されても、そのパルス信号とは絶縁された同波形（同オンディーティ比）の出力側パルス信号を生成し出力することができる。
【００９２】  次に、図６（ａ）を参照して入力側パルス信号の周波数と、出力側パルス信号の周波数との関係を説明する。
【００９３】  この図からも明らかなように、少なくとも０Ｈｚ〜５０ｋＨｚの周波数帯域において、入力側パルス信号Ｓｉｎの周波数と出力側パルス信号Ｓｏｕｔの周波数は略同一であり、外部から複数の異なるパルス周波数のパルス信号が入力されても、そのパルス信号とは絶縁された同波形（同周波数）のパルス信号を生成し出力することができる。
【００９４】  更に、図６（ｂ）を参照して入力側パルス信号のオンデューティ比と、出力側パルス信号のオンデューティ比との関係を説明する。
【００９５】  この図からも明らかなように、少なくとも１％〜９９％のオンデューティ比の範囲において、入力側パルス信号Ｓｉｎのオンデューティ比と出力側パルス信号Ｓｏｕｔのオンデューティ比は略同一であり、外部から複数の異なるオンデューティ比のパルス信号が入力されても、そのパルス信号とは絶縁された同波形（同オンデューティ比）のパルス信号を生成し出力することができる。
【００９６】  上述の通り、外部からパルス周波数やオンデューティ比が異なる様々なパルス信号が入力されても、そのパルス信号とは絶縁された同波形（同周波数、同デューティ比）のパルス信号を生成し出力することができる。
【００９７】  （一つの変形例）
【００９８】  次に、図７を参照して圧電トランスを用いたパルスアイソレータ１０の前段部構成に含まれる駆動制御用回路部とスイッチング回路部について、一つの変形例を説明する。
【００９９】  本図において、前述した記載と同一の構成要素についてはそのまま同一の符号を流用し、同一の記載についても、以下省略する。
【０１００】  一方、本発明の実施の形態の一つの変形例に係る、圧電トランスを用いたパルスアイソレータ１０においては、入力側パルス信号Ｓｉｎは、伝送路Ｌ１に接続された入力端子Ｔ１を介して入力バッファ部１１ａに入力され、伝送路Ｌ２に接続された入力端子Ｔ２は内部で端子ｔ１を介して駆動制御用回路部１１の負電源（−）の供給回路に接続されている。
【０１０１】  また、駆動制御用回路部１１１は、その入力バッファ部１１ａから出力されたパルス信号と、マルチバイブレータ１１ｂのパルス出力とを論理回路出力する。
【０１０２】  すなわち、入力バッファ部１１ａから出力されたパルス信号は、端子ｔ１８を介してＡＮＤゲート１１ｃとＡＮＤゲート１１ｄのそれぞれに入力され、マルチバイブレータ１１ｂのパルス出力ＱがＡＮＤゲート１１ｃに入力され、マルチバイブレータ１１ｂのパルス出力ＮｏｔＱがＡＮＤゲート１１ｄに入力される。
【０１０３】  さらに、一方のＡＮＤゲート１１ｃの出力信号である第１論理積出力は、正電源（＋）に端子ｔ３と端子ｔ４を介して接続されたＮチャンネル型ＦＥＴ１１２ａの駆動用信号としてゲート端子に入力（ゲート入力）される。
【０１０４】  また、他方のＡＮＤゲート１１ｄの出力信号である第２論理積出力は、負電源（−）に端子ｔ７と端子ｔ９を介して接続されたＮチャンネル型ＦＥＴ１１２ｂの駆動用信号としてゲート端子に入力（ゲート入力）される。
【０１０５】  このようにして、スイッチング回路部１１２を構成する２つのスイッチング素子（Ｎチャンネル型ＦＥＴ１１２ａ，１１２ｂ）が逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御がなされる。
【０１０６】  また、図示や詳細な説明や省略するが、一方のＡＮＤゲート１１ｃの論理積出力を、正電源（＋）に端子ｔ３と端子ｔ４を介して接続されたＮチャンネル型ＦＥＴ１１２ａに換えてＰチャンネル型ＦＥＴのゲート端子に入力し、他方のＡＮＤゲート１１ｄの論理積出力を、負電源（−）に端子ｔ７と端子ｔ９を介して接続されたＮチャンネルＦＥＴ１１２ｂに換えてＰチャンネル型ＦＥＴのゲート端子に入力してもよい。
【０１０７】  つまり、２つのスイッチング素子をいずれもＰチャンネル型ＦＥＴで構成したとしても、２つのスイッチング素子が逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御がなされる。
【０１０８】  いずれにせよ、駆動制御用回路部は、スイッチング回路部を構成する２つのスイッチング素子が逆論理（相互に反転）となるようにＯＮ／ＯＦＦのスイッチング制御がなされるよう、論理回路出力すればよい。
【０１０９】  また、スイッチング素子についても、Ｐチャンネル型ＦＥＴやＮチャンネルＦＥＴのみに限定されず、トランジスタやジャンクションＦＥＴなどを適宜選択すればよい。
【０１１０】  なお、本発明の技術的範囲は、上述した実施の形態に限定されるものでなく、請求項に示した範囲で種々の変形が可能であり、異なる実施の形態にそれぞれ開示された技術的な手段を適宜組み合わせて得られる実施の形態の変形例についても本発明の技術的範囲に含まれるものとする。
【０１１１】  例えば、前述の実施の形態においては、パルス発信部ＰＤが電圧パルス信号出力（０Ｖ又は５Ｖ）の場合について説明したが、仮にパルス発信部ＰＤがオープンコレクタ出力である場合には、入力バッファ部１１ａに供給される正電源（＋）を適切な抵抗値のプルアップ抵抗を介して入力端子Ｔ１と接続しプルアップ電圧を供給すればよい。
【０１１２】  特に、参照用回路図における回路構成や回路定数については、本発明の所期の目的を達成し且つ所望の効果が得られれば、上記実施の形態やその変形例の説明において明示されていなくても、本発明の技術的範囲に含まれる範囲で適宜選択すればよい。
【０１１３】  以上のように、本発明に係る、圧電トランスを用いたパルスアイソレータは、外部からパルス信号を受信し、そのパルス信号とは絶縁された同波形のパルス信号を生成し出力することができるパルスアイソレータとして有用である。
【符号の説明】
【０１１４】１０  圧電トランスを用いたパルスアイソレータ
１１  駆動制御用回路部
１１ａ  入力バッファ部
１１ｂ  マルチバイブレータ
１１ｃ，１１ｄ  ＡＮＤゲート
１２，１１２  スイッチング回路部
１２ａ  Ｐチャンネル型ＦＥＴ
１２ｂ  Ｎチャンネル型ＦＥＴ
１１２ａ  Ｎチャンネル型ＦＥＴ
１１２ｂ  Ｎチャンネル型ＦＥＴ
１３  圧電トランス部
１３ａ，１３ｂ  一次側端子
１３ｃ，１３ｄ  二次側端子
１４  波形整形回路部
１４ａ，１４ｃ  ダイオードブリッジ
１４ｂ  バッファ
ＰＤ  パルス発信部
Ｌ１，Ｌ２  一対の伝送路
Ｓｉｎ  入力側パルス信号
Ｓｏｕｔ  出力側パルス信号
Ｔ１，Ｔ２，Ｔ３，Ｔ４  入力端子
Ｔ５，Ｔ６  出力端子
Ｖｄｄ  電源端子
ＧＮＤ  グランド端子
Ｑ，ＮｏｔＱ  マルチバイブレータのパルス出力
Ｔ，Ｔａ，Ｔｂ  パルス周期
ｔａ，ｔｂ  パルス幅
Ｌ  共振用インダクタ
Ｃ１，Ｃ２  コンデンサ
Ｒ１  抵抗
ｔ１，ｔ２，ｔ３，ｔ４，ｔ５，ｔ６，ｔ７，ｔ８，ｔ９，ｔ１０，ｔ１１，ｔ１２，ｔ１３，ｔ１４，ｔ１５，ｔ１６，ｔ１７，ｔ１８  端子
【要約】
【課題】  外部から受信した入力側パルス信号を圧電トランスを用いて一次側から二次側へ伝送し、入力側パルス信号とは絶縁された同波形の出力側パルス信号を生成し出力する。
【解決手段】  入力バッファ部１１ａから出力されるパルス信号とマルチバイブレータ１１ｂのパルス出力とを論理回路出力する駆動制御用回路部１１と、共振用インダクタＬを介して後段に所定の周波数の交流電圧を出力するスイッチング回路部１２と、スイッチング回路部１２の出力する交流電圧が入力され交流電圧を出力する圧電トランス部１３と、その出力電圧を整流、平滑、及び矩形化をして後段に出力側パルス信号Ｓｏｕｔを出力する波形整形回路部１４とを含む。
【選択図】図１【図１】
0006019379.tif 000002
【図２】
0006019379.tif 000003
【図３】
0006019379.tif 000004
【図４】
0006019379.tif 000005
【図５】
0006019379.tif 000006
【図６】
0006019379.tif 000007
【図７】
0006019379.tif 000008
【図８】
0006019379.tif 000009