(57)【特許請求の範囲】
【請求項１】
炭化珪素層と、
前記炭化珪素層上に形成され、珪素、酸素、窒素を主成分とし、窒素の最低濃度が１×１０２１ａｔｏｍｓ／ｃｍ３以上のゲート絶縁膜と、
前記ゲート絶縁膜上に形成されるゲート電極を有することを特徴とする半導体装置。
【請求項２】
前記ゲート絶縁膜が、前記炭化珪素層の（０００−１）面または（０００１）面上に形成されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ゲート絶縁膜が前記炭化珪素層に形成される溝側面の（１１−２０）面上に形成されることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記ゲート絶縁膜がＭＩＳＦＥＴまたはＩＧＢＴのゲート絶縁膜であることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記ゲート絶縁膜の膜厚が３０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素（ＳｉＣ）を用いた半導体装置に関する。
【背景技術】
【０００２】
次世代のパワー半導体デバイス材料として炭化珪素（以下、ＳｉＣとも記述する）が期待されている。ＳｉＣはＳｉと比較して、バンドギャップが３倍、破壊電界強度が約１０倍、及び熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば超低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。
【０００３】
このような、ＳｉＣの特性を利用した高耐圧半導体デバイスとして例えば、縦型のＭＩＳＦＥＴやＩＧＢＴがあげられる。ＭＩＳＦＥＴやＩＧＢＴでは、デバイスの高性能化のために、チャネルの移動度を上げ低オン抵抗を実現することが要求される。
【０００４】
もっとも、ＳｉＣ上に形成されるゲート絶縁膜とＳｉＣとの界面、特に熱酸化膜との界面には界面準位が形成されやすい。このため、チャネルの移動度が低下するという問題がある。
【０００５】
特許文献１には、ＳｉＣとゲート絶縁膜の界面近傍に窒素濃度のピークを有する半導体装置が記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２１０８１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
デバイスの高性能化のためには、さらなるチャネルの移動度の向上が必要とされる。それとともに、ゲート絶縁膜の信頼性の向上も要求される。
【０００８】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、ＳｉＣを用いた、低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の第１の態様の半導体装置は、炭化珪素層と、前記炭化珪素層上に形成され、珪素、酸素、窒素を主成分とし、窒素の最低濃度が１×１０２１ａｔｏｍｓ／ｃｍ３以上のゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極を有することを特徴とする。
【００１０】
上記態様の半導体装置において、前記ゲート絶縁膜が、前記炭化珪素層の（０００−１）面または（０００１）面上に形成されることが望ましい。
【００１１】
上記態様の半導体装置において、前記ゲート絶縁膜が前記炭化珪素層に形成される溝側面の（１１−２０）面上に形成されることが望ましい。
【００１２】
上記態様の半導体装置において、前記ゲート絶縁膜がＭＩＳＦＥＴまたはＩＧＢＴのゲート絶縁膜であることが望ましい。
【００１３】
上記態様の半導体装置において、前記ゲート絶縁膜の膜厚が３０ｎｍ以上１００ｎｍ以下であることが望ましい。
【発明の効果】
【００１９】
本発明によれば、ＳｉＣを用いた、低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】第１の実施の形態の半導体装置であるＭＩＳＦＥＴの構成を示す断面図である。
【図２】第１の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図３】第１の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図４】第１の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図５】第１の実施の形態の半導体装置のゲート絶縁膜の窒素濃度のＳＩＭＳ分析結果である。
【図６】Ｎ２Ｏガス雰囲気でＰＯＡを行った場合のゲート絶縁膜の窒素濃度のＳＩＭＳ分析結果である。
【図７】第１の実施の形態の界面準位低減効果を示す図である。
【図８】第１の実施の形態の界面準位低減効果を示す図である。
【図９】第１の実施の形態の界面準位低減効果を示す図である。
【図１０】第１の実施の形態のＭＩＳＦＥＴ特性を示す図である。
【図１１】第１の実施の形態におけるゲート絶縁膜の実効比誘電率を示す図である。
【図１２】第１の実施の形態のゲート絶縁膜のＴＤＤＢ特性を示す図である。
【図１３】第２の実施の形態の半導体装置のゲート絶縁膜の窒素濃度のＳＩＭＳ分析結果である。
【図１４】第２の実施の形態の半導体装置のゲート絶縁膜の窒素濃度のＳＩＭＳ分析結果である。
【図１５】ＰＯＡを行わない場合のゲート絶縁膜の窒素濃度のＳＩＭＳ分析結果である。
【図１６】第２の実施の形態のＭＩＳＦＥＴ特性を示す図である。
【図１７】第２の実施の形態のゲート絶縁膜のＴＤＤＢ特性を示す図である。
【図１８】第３の実施の形態の半導体装置であるＭＩＳＦＥＴの構成を示す断面図である。
【図１９】第４の実施の形態の半導体装置であるＩＧＢＴの構成を示す断面図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照しつつ本発明の実施の形態を説明する。本明細書中、同一または類似の構成要素には同一の符号を付すものとする。
【００２２】
なお、本明細書中、珪素、酸素、窒素を主成分とするゲート絶縁膜とは、膜中の珪素、酸素、窒素以外の元素量が、珪素、酸素、窒素よりも少量であるゲート絶縁膜を意味する。
【００２３】
また、本明細書中、ドライ酸化とは、半導体層等を酸素ガスのみ、または、酸素ガスを不活性ガス等で希釈して熱酸化する処理を意味する。また、ウェット酸化とは、少なくとも酸素ガスと水蒸気を含む雰囲気中で熱酸化する処理を意味する。例えば、パイロジェニック酸化法が具体例としてあげられる。
【００２４】
また、本明細書中、（０００−１）面、（０００１）面、（１１−２０）面とは結晶学上、これらに等価な面をすべて含む概念である。
【００２５】
また、本明細書中、膜中の最低濃度とは、ある膜を膜厚方向に１０の領域に等分し、２つの領域の境界部の濃度の中で最も低い濃度と定義される。すなわち、ある膜について特定される９つの境界部の濃度の中で、最も低い濃度と定義される。また、ある膜の平均濃度とは、上記９つの境界部の濃度の平均値で適宜される。
【００２６】
（第１の実施の形態）
本実施の形態の半導体装置は、炭化珪素層と、炭化珪素層上に形成され、珪素（Ｓｉ）、酸素（Ｏ）、窒素（Ｎ）を主成分とし、窒素の最低濃度が１×１０２０ａｔｏｍｓ／ｃｍ３以上のゲート絶縁膜と、ゲート絶縁膜上に形成されるゲート電極を有する。
【００２７】
ここでは、縦型のＭＩＳＦＥＴを例に説明する。上記構成を有することにより、ゲート絶縁膜とＳｉＣ層との界面準位が低減され、キャリアの移動度が向上する。したがって、オン抵抗が低く駆動力の高いＭＩＳＦＥＴが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いＭＩＳＦＥＴが実現される。  
【００２８】
図１は、本実施の形態の半導体装置であるＭＩＳＦＥＴの構成を示す断面図である。このＭＩＳＦＥＴ１００は、第１と第２の主面を有するＳｉＣ基板１２を備えている。図１においては、第１の主面とは図の上側の面であり、第２の主面とは図の下側の面である。このＳｉＣ基板１２は、不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度の、例えば窒素（Ｎ）をｎ型不純物として含む六方晶の４Ｈ−ＳｉＣ基板（ｎ＋基板）である。
【００２９】
このＳｉＣ基板１２は第１の主面として（０００−１）面を備えている。この第１の主面上には、ｎ型不純物の不純物濃度５×１０１５〜２×１０１６ｃｍ−３程度のｎ型のｎ−層１４が形成されている。ｎ−層１４の膜厚は、例えば５〜１０μｍ程度である。
【００３０】
ｎ−層１４の一部表面には、ｐ型不純物の不純物濃度１×１０１７〜５×１０１７ｃｍ−３程度のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。
【００３１】
ｐウェル領域１６の一部表面には、ｎ型不純物の不純物濃度１×１０２０程度のｎ型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である
【００３２】
また、ｐウェル領域１６の一部表面であって、ｎ型のソース領域１８の側方に、ｐ型不純物の不純物濃度１×１０１９〜１×１０２０ｃｍ−３程度のｐ型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【００３３】
さらに、ｐウェル領域１６、ｎ−層１４の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜２８を有している。すなわち、ＳｉＣ層１４の（０００−１）面上にゲート絶縁膜２８が形成されている。
【００３４】
このゲート絶縁膜２８は、珪素、酸素、窒素を主成分とする膜であり、膜中の窒素の最低濃度が１×１０２０ａｔｏｍｓ／ｃｍ３以上である。比誘電率を大きくする観点および信頼性を向上させる観点から、膜中の窒素の最低濃度が１×１０２１ａｔｏｍｓ／ｃｍ３以上であることがより望ましい。
【００３５】
ゲート絶縁膜２８の膜厚は、３０ｎｍ以上１００ｎｍ以下であることが望ましい。３０ｎｍ未満ではゲート絶縁膜の初期耐圧や信頼性が劣化する恐れがある。また、１００ｎｍより大きいとＭＩＳＦＥＴの駆動力が劣化する恐れがある。
【００３６】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
【００３７】
そして、ソース領域１８と、ｐウェルコンタクト領域２０と電気的に接続されるソース・ｐウェル共通電極２４を備えている。ソース・ｐウェル共通電極２４は、例えば、Ｎｉのバリアメタル層２４ａと、バリアメタル層２４ａ上のＡｌのメタル層２４ｂとで構成される。Ｎｉのバリアメタル層２４ａとＡｌのメタル層２４ｂとは反応により合金を形成していてもよい。また、ＳｉＣ基板１２の第２の主面上には、ドレイン電極３６が形成されている。
【００３８】
なお、本実施の形態において、ｎ型不純物は例えば、窒素（Ｎ）が好ましいが、リン（Ｐ）、またはヒ素（Ａｓ）等を適用することも可能である。また、ｐ型不純物は例えば、アルミニウム（Ａｌ）が好ましいがボロン（Ｂ）等を適用することも可能である。
【００３９】
次に本実施の形態の半導体装置の製造方法について説明する。図２〜図４は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【００４０】
まず、ｎ型不純物としてリンまたは窒素を不純物濃度１×１０１９ｃｍ−３程度含み、例えば、厚さ３００μｍであり、六方晶系の結晶格子を有する低抵抗の４Ｈ−ＳｉＣ基板１２を準備する。そして、ＳｉＣ基板１２の一方の主面である（０００−１）面上にエピタキシャル成長法により、ｎ型不純物として、例えば窒素を不純物濃度５×１０１５ｃｍ−３程度含み、厚さが１０μｍ程度の高抵抗のＳｉＣ層１４を成長させる。
【００４１】
次に、適切なマスク材を用いてｐ型不純物であるアルミニウムをＳｉＣ層１４にイオン注入し、ｐウェル領域１６を形成する。次に、適切なマスク材を用いてｎ型不純物であるリンをＳｉＣ層１４にイオン注入し、ソース領域１８を形成する。その後、適切なマスク材を用いてｐ型不純物であるアルミニウムをＳｉＣ層１４にイオン注入し、ｐウェルコンタクト領域２０を形成する。この後、例えば１６００℃程度の熱処理によりイオン注入した不純物を活性化する。
【００４２】
次に、図２に示すように、１２５０℃のドライ酸化により、ＳｉＣ層１４の（０００−１）面に酸化物膜２８ａを形成する。形成する酸化物膜２８ａの膜厚は例えば、４０ｎｍである。
【００４３】
次に、図３に示すように、いわゆるＰＯＡ（Ｐｏｓｔ  Ｏｘｉｄａｔｉｏｎ  Ａｎｎｅａｌｉｎｇ）として、例えば、１２００℃の温度で、アンモニアガスを含む雰囲気中で熱処理（アンモニアアニールまたはＮＨ３アニール）し、アンモニア熱窒化を行う。この熱処理により、酸化物膜２８ａを窒化し、ゲート絶縁膜２８を形成する。このとき、酸化物膜の窒化効率をあげる観点から１００％のアンモニアガス雰囲気でＰＯＡを行うことが望ましい。
【００４４】
熱処理の温度は、８００℃以上１３５０℃以下であることが望ましい。８００℃未満であると十分な熱窒化の効果が出ない恐れがある。１３５０℃より高い温度では、過剰な熱窒化による膜質の劣化が懸念される。熱処理の温度は、高い実効比誘電率および高い信頼性を得る観点から１０００℃以上１２００℃以下であることがより望ましい。
【００４５】
また、アンモニア熱窒化の前に酸化物膜２８ａを窒素酸化物ガス、例えばＮ２Ｏガスで酸窒化して、酸窒化物膜とすることがＭＩＳＦＥＴの特性向上の観点から望ましい。また、アンモニア熱窒化の前に酸化物膜２８ａをウェット酸化により追加酸化することがＭＩＳＦＥＴの特性向上の観点から望ましい。
【００４６】
次に、図４に示すように、ゲート絶縁膜２８上にポリシリコンを堆積し、適切なマスク材を用いてポリシリコンをパターニングしてゲート電極３０を形成する。
【００４７】
その後、公知の半導体プロセスにより、層間絶縁膜３２、ソース・ｐウェル共通電極２４、ドレイン電極３６を形成し、図１に示す縦型のＭＩＳＦＥＴが製造される。
【００４８】
本実施の形態の製造方法によれば、珪素、酸素、窒素を主成分とし、窒素の最低濃度が１×１０２０ａｔｏｍｓ／ｃｍ３以上のゲート絶縁膜が形成される。したがって、オン抵抗が低く駆動力の高いＭＩＳＦＥＴが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いＭＩＳＦＥＴが実現される。
【００４９】
図５は、本実施の形態の半導体装置のゲート絶縁膜の窒素濃度のＳＩＭＳ分析結果である。横軸はゲート絶縁膜表面からの深さ、縦軸は窒素濃度である。１２５０℃のドライ酸化で形成した酸化物膜に、８００℃、１０００℃、１２００℃の温度で、１００％のアンモニアガス雰囲気中でＰＯＡを行った結果を示している。同時にＰＯＡを行っていない場合の結果も示す。
【００５０】
ＰＯＡを行った場合は、すべて膜中の窒素の最低濃度が１×１０２０ａｔｏｍｓ／ｃｍ３以上となっている。また、膜の深さ方向に比較的均質な窒素濃度分布となっている。特に、１０００℃以上の場合は、膜中の窒素の最低濃度が１×１０２１ａｔｏｍｓ／ｃｍ３以上となっている。
【００５１】
膜中の窒素の平均濃度は、１０００℃および１２００℃いずれの場合も１×１０２１ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下の範囲にある。
【００５２】
図６はＮ２Ｏガス雰囲気でＰＯＡを行った場合のゲート絶縁膜の窒素濃度のＳＩＭＳ分析結果である。１２５０℃のドライ酸化で形成した酸化物膜に対し、１２５０℃でＮ２Ｏ酸窒化をＰＯＡとして行った結果を示している。この場合には、アンモニアガス雰囲気のＰＯＡの場合と異なり、ゲート絶縁膜とＳｉＣ層の界面近傍に窒素濃度のピークがある。そして、このピークの部分のみで、窒素の濃度が１×１０２０ａｔｏｍｓ／ｃｍ３以上となっている。
【００５３】
図７、図８、図９は本実施の形態の界面準位低減効果を示す図である。横軸はＥｃ−Ｅであらわされる界面準位の深さ、縦軸は界面準位密度である。また、図７は、ＰＯＡが１００％アンモニアガス雰囲気の場合（ＮＨ３アニール）である。図８は、ＰＯＡが１００％Ｎ２Ｏガス雰囲気の後、１００％アンモニアガス雰囲気で行った場合（Ｎ２Ｏアニール＋ＮＨ３アニール）である。図９は、ドライ酸化後に９００℃のウェット酸化を行い、その後、ＰＯＡを１００％アンモニアガス雰囲気で行った場合（ウェット酸化＋ＮＨ３アニール）である。
【００５４】
いずれの場合も、アンモニアガス雰囲気でのＰＯＡで界面準位密度が低下する。特に、高温でＰＯＡを行った場合で界面準位密度の低下が顕著である。
【００５５】
図１０は、本実施の形態のＭＩＳＦＥＴ特性を示す図である。図１０（ａ）が反転チャネル移動度のＮＨ３アニール温度依存性、図１０（ｂ）がドレイン電流のＮＨ３アニール温度依存性である。それぞれ、ドライ酸化後のＰＯＡがＮＨ３アニールの場合、ドライ酸化後のＰＯＡがＮ２Ｏアニール＋ＮＨ３アニールの場合、ドライ酸化後にウェット酸化＋ＮＨ３アニールを行った場合についてのデータを示している。
【００５６】
特に、ＰＯＡがＮ２Ｏアニール＋ＮＨ３アニールの場合と、ウェット酸化＋ＮＨ３アニールの場合に反転チャネル移動度の増大と、ドレイン電流の増大が顕著である。このように、ドライ酸化とＮＨ３アニールの間に、Ｎ２Ｏアニールまたはウェット酸化を行うことが、ＭＩＳＦＥＴの特性向上の観点から望ましい。
【００５７】
なお、ドライ酸化とＮＨ３アニールの間に、Ｎ２Ｏアニールまたはウェット酸化を行った場合でも、ゲート絶縁膜中の窒素の最低濃度が１×１０２０ａｔｏｍｓ／ｃｍ３以上となる。すなわち、図５で示したと同様の窒素濃度分布が実現される。
【００５８】
図１１は、本実施の形態におけるゲート絶縁膜の実効比誘電率を示す図である。ドライ酸化後のＰＯＡがＮＨ３アニールの場合、ドライ酸化後のＰＯＡがＮ２Ｏアニール＋ＮＨ３アニールの場合、ドライ酸化後にウェット酸化＋ＮＨ３アニールを行った場合についてのデータを示している。
【００５９】
いずれの場合も、ＮＨ３アニールが高温になるほど、実効比誘電率が高くなる。このように、実効比誘電率が高くなることで、ＭＩＳＦＥＴの駆動能力を向上させることが可能になる。あるいは、ＭＩＳＦＥＴの駆動能力を維持したままでゲート絶縁膜を厚膜化し、ゲート絶縁膜の信頼性を向上させることも可能となる。
【００６０】
図１１からも明らかなように、特に、ドライ酸化後にウェット酸化＋ＮＨ３アニールを行った場合の実効比誘電率の上昇が著しい。したがって、実効比誘電率を向上させる観点から、ドライ酸化後にウェット酸化＋ＮＨ３アニールを行うことが望ましい。
【００６１】
図１２は、本実施の形態のゲート絶縁膜のＴＤＤＢ特性を示す図である。図１２（ａ）はドライ酸化後のＰＯＡが１２００℃、１００％ＮＨ３アニールの場合、図１２（ｂ）はドライ酸化後に９００℃ウェット酸化＋１２００℃、１００％ＮＨ３アニールを行った場合である。比較のためＮＨ３アニールを行わない場合も示している。
【００６２】
いずれも、室温における定電流ＴＤＤＢ（Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｔ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ）測定の結果である。ストレス電流密度を７ｍＡ／ｃｍ２として評価している。ゲート電極にはＡｌを用いている。いずれの場合も、ワイブル分布曲線が、ＮＨ３アニールを行わない場合に比べ、高Ｑｂｄ側に分布している。したがって、ＮＨ３アニールによりゲート絶縁膜の信頼性が向上することがわかる。
【００６３】
以上のように、酸素原子を含まないアンモニアガスによるＰＯＡにより、窒素が高濃度にかつ均一に分布するゲート絶縁膜が実現される。このため、低オン抵抗、かつ信頼性にも優れたＭＩＳＦＥＴが実現される。
【００６４】
また、１００％のアンモニアガスを用いる場合、例えば、酸素ガスとアンモニアガスを混合するようなアニールに比べ、爆発の危険が少なく安全性、工業生産性に優れるという利点もある。
【００６５】
また、ＮＨ３アニールの際に、アンモニアガスのパージを行う温度を適切にコントロールすれば、アンモニアガス中の水素により、ゲート絶縁膜とＳｉＣ層の界面およびゲート絶縁膜中に存在する未結合種の水素終端の程度を制御することが可能となる。すなわち、低温でパージを行えば終端量が多くなり、高温でパージすれば終端量が少なくなる。したがって、フラットバンドシフト量を可変にし、ＭＩＳＦＥＴのＶｔｈの制御が可能となるという利点がある。
【００６６】
（第２の実施の形態）
本実施の形態の半導体装置は、第１の実施の形態ではＳｉＣ層の（０００−１）面上にゲート絶縁膜が形成されているのに対し、ＳｉＣ層の（０００１）面上にゲート絶縁膜が形成されている点で異なっている。この点以外は、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記載を省略する。
【００６７】
ＳｉＣ基板の（０００１）面上にＳｉＣ層をエピタキシャル成長させること以外は、第１の実施の形態と同様の方法で、本実施の形態の半導体装置を製造することが可能である。
【００６８】
図１３、図１４は、本実施の形態の半導体装置のゲート絶縁膜の窒素濃度のＳＩＭＳ分析結果である。図１３は、１３５０℃ドライ酸化後のＰＯＡが９００℃、１００％ＮＨ３アニールの場合、図１４は、１３５０℃ドライ酸化後のＰＯＡが１２００℃、１００％ＮＨ３アニールの場合である。図１５は、ＰＯＡを行わない場合のゲート絶縁膜の窒素濃度のＳＩＭＳ分析結果である。
【００６９】
ＰＯＡが９００℃、１２００℃いずれの場合にも、膜中の窒素の最低濃度が１×１０２０ａｔｏｍｓ／ｃｍ３以上となっている。また、膜の深さ方向に比較的均質な窒素濃度分布となっている。特に、１２００℃以上の場合は、膜中の窒素の最低濃度が１×１０２１ａｔｏｍｓ／ｃｍ３以上となっている。また、膜中の窒素の平均濃度は、いずれの場合も１×１０２１ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下の範囲にある。
【００７０】
図１６は、本実施の形態のＭＩＳＦＥＴ特性を示す図である。図１３、図１４のゲート絶縁膜を用いている。図１６より明らかなように、ＮＨ３アニールにより反転チャネル移動度が向上する。
【００７１】
図１７は、本実施の形態のゲート絶縁膜のＴＤＤＢ特性を示す図である。ドライ酸化後のＰＯＡが１２００℃、１００％ＮＨ３アニールの場合と、ドライ酸化後のＰＯＡが１３５０℃、１００％Ｎ２Ｏガス雰囲気の後、１２００℃、１００％ＮＨ３アニールをする場合を比較している。
【００７２】
膜厚はいずれも約４０ｎｍである。室温における定電流ＴＤＤＢ（Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｔ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ）測定の結果である。ストレス電流密度を７ｍＡ／ｃｍ２として評価している。ゲート電極にはＡｌを用いている。
【００７３】
いずれの場合も、高いＱｂｄ値が得られるが、特に、ＰＯＡがＮ２Ｏアニール＋ＮＨ３アニールの場合でゲート絶縁膜の信頼性の向上が顕著である。したがって、ＳｉＣ層の（０００１）面上に、ゲート絶縁膜を形成する場合には、ドライ酸化と、ドライ酸化後のＮ２Ｏ酸窒化により酸窒化物膜を形成し、その後、アンモニアガスを含む雰囲気中で熱処理することが望ましい。なお、図１７では図示しないが、ＰＯＡを行わない場合のＱｂｄは、ＰＯＡが１２００℃、１００％ＮＨ３アニールの場合と比べ、２桁程度低くなる。
【００７４】
（第３の実施の形態）
本実施の形態の半導体装置は、ゲート絶縁膜とゲート電極がＳｉＣ層に形成された溝（トレンチ）側面の（１１−２０）面上に設けられる縦型ＭＩＳＦＥＴである点で、第１の実施の形態と異なっている。そして、この点以外は、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記載を省略する。
【００７５】
図１８は、本実施の形態の半導体装置であるＭＩＳＦＥＴの構成を示す断面図である。図に示すように、ＭＩＳＦＥＴ２００のゲート絶縁膜２８が、ＳｉＣ層１４に設けられたトレンチの側面上に設けられている。このトレンチ側面は（１１−２０）面である。そして、ゲート絶縁膜２８上に、トレンチに埋め込まれる形でゲート電極３０が形成されている。
【００７６】
ＭＩＳＦＥＴ２００においても、珪素、酸素、窒素を主成分とするゲート絶縁膜中の窒素の最低濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以上であることで、ゲート絶縁膜とＳｉＣ層との界面準位が低減され、キャリアの移動度が向上する。したがって、オン抵抗が低く駆動力の高いＭＩＳＦＥＴが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いＭＩＳＦＥＴが実現される。また、チャネル領域をトレンチ側面に設けることで、ＭＩＳＦＥＴの微細化を図ることが可能となる。  
【００７７】
窒素の最低濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以上とするゲート絶縁膜２８は、第１または第２の実施の形態で記載した製造方法で形成可能である。
【００７８】
（第４の実施の形態）
本実施の形態の半導体装置は、第１または第２の実施の形態において、ＳｉＣ基板がｎ型であるのに対し、ｐ型でありＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を構成する。ＳｉＣ基板の不純物タイプが異なる点以外は第１または第２の実施の形態と同様であるので、重複する記載を省略する。
【００７９】
図１９は、本実施の形態の半導体装置であるＩＧＢＴの構成を示す断面図である。このＩＧＢＴ３００は、第１と第２の主面を有するＳｉＣ基板５２を備えている。図１９においては、第１の主面とは図の上側の面であり、第２の主面とは図の下側の面である。このＳｉＣ基板５２は、不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度の、例えばＡｌをｐ型不純物として含む六方晶の４Ｈ−ＳｉＣ基板（ｐ＋基板）である。
【００８０】
また、本実施の形態の半導体装置の製造方法は、準備するＳｉＣ基板が、例えばＡｌをｐ型不純物として含む六方晶の４Ｈ−ＳｉＣ基板（ｐ＋基板）であること以外は第１または第２の実施の形態と同様である。したがって、本実施の形態の半導体装置によれば、オン抵抗が低く駆動力の高いＩＧＢＴが実現される。また、ゲート絶縁膜の信頼性が向上し、信頼性の高いＩＧＢＴが実現される。低オン抵抗、かつ信頼性にも優れたＩＧＢＴを製造することが可能となる。
【００８１】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
【００８２】
例えば、実施の形態では１００％のアンモニアガス雰囲気中でのアニールを例に説明したが、アンモニアガスを例えばＮ２ガス等で希釈してアニールを行っても構わない。
【００８３】
また、実施の形態においては、窒素酸化物ガスとして、Ｎ２Ｏガスを用いる場合を例に説明したが、ＮＯガス、ＮＯ２ガス等を用いることも可能である。
【００８４】
また、アンモニアアニール前の酸化物膜は、ドライ酸化や、パイロジニック法によるウェット酸化による形成に限られず、例えば、Ｈ２Ｏのバブリングによるウェット酸化法、ＣＶＤ法、スパッタ法、ＡＬＤ法等による形成であっても構わない。また、アンモニアアニール前の酸窒化物膜も、ドライ酸化と窒素酸化物ガスによる酸窒化による形成に限られず、ＣＶＤ法、スパッタ法、ＡＬＤ法等による形成であっても構わない。
【００８５】
また、実施の形態においては、電子をキャリアとするｎ型ＭＯＳＦＥＴ、ｎ型ＩＧＢＴについて説明したが、本発明は、正孔をキャリアとするｐ型ＭＯＳＦＥＴ、ｐ型ＩＧＢＴにも適用可能である。
【００８６】
また、ゲート電極としてポリシリコンを材料とする場合を例に説明したが、その他の半導体、金属、金属シリサイドまたはこれらから選ばれる材料の積層構造を適用することが可能である。
【００８７】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置、半導体装置の製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【００８８】
１２      炭化珪素基板
１４      ｎ−層
１６      ｐウェル領域
１８      ソース領域
２０      ｐウェルコンタクト領域
２４      ソース・ｐウェル共通電極
２８      ゲート絶縁膜
２８ａ    酸化物膜
３０      ゲート電極
３２      層間絶縁膜
３６      ドレイン電極
１００    ＭＩＳＦＥＴ
２００    ＭＩＳＦＥＴ
３００    ＩＧＢＴ
【図１】
0005920684.tif 000002
【図２】
0005920684.tif 000003
【図３】
0005920684.tif 000004
【図４】
0005920684.tif 000005
【図６】
0005920684.tif 000006
【図１３】
0005920684.tif 000007
【図１４】
0005920684.tif 000008
【図１５】
0005920684.tif 000009
【図１８】
0005920684.tif 000010
【図１９】
0005920684.tif 000011
【図５】
0005920684.tif 000012
【図７】
0005920684.tif 000013
【図８】
0005920684.tif 000014
【図９】
0005920684.tif 000015
【図１０】
0005920684.tif 000016
【図１１】
0005920684.tif 000017
【図１２】
0005920684.tif 000018
【図１６】
0005920684.tif 000019
【図１７】
0005920684.tif 000020