(57)【特許請求の範囲】
【請求項１】
定電流を発生させる定電流源（１５）と、
前記定電流源と導通可能に構成され、前記定電流源から供給される定電流によって充電を行い得る第１コンデンサ（Ｃ１）及び第２コンデンサ（Ｃ２）と、
前記第１コンデンサ（Ｃ１）に充電された充電電圧が所定の第１閾値未満である場合に所定の第１信号を出力し、前記第１閾値以上である場合に前記第１信号とは異なる第２信号を出力する第１比較回路（１１）と、
前記第２コンデンサ（Ｃ２）に充電された充電電圧が、前記第１閾値と同一の又は前記第１閾値とは異なる第２閾値未満である場合に所定の第３信号を出力し、前記第２閾値以上である場合に前記第３信号とは異なる第４信号を出力する第２比較回路（１３）と、
前記第１閾値及び前記第２閾値を設定する閾値設定回路（２０）と、
前記第１比較回路（１１）及び前記第２比較回路（１３）から出力される信号に基づき、前記定電流源（１５）からの充電対象を前記第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）のいずれか一方とし、他方を放電対象とするように切り替える切替制御回路（８）と、
前記切替制御回路（８）によって前記第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）のいずれか一方が放電対象に切り替えられた時期での当該いずれか一方の充電電圧、又は両コンデンサがそれぞれ放電対象に切り替えられた各時期での各充電電圧に基づいて、前記閾値設定回路（２０）で設定される前記第１閾値及び前記第２閾値の補正に用いる補正データを生成する補正部（４）と、
前記補正部によって生成される前記補正データに基づいて前記閾値設定回路が前記第１閾値及び前記第２閾値を設定するように制御する制御部（３）と、
を有することを特徴とする発振回路。
【請求項２】
前記閾値設定回路（２０）は、前記第１閾値及び前記第２閾値を同一値として設定するように構成され、
前記補正部（４）は、前記切替制御回路（８）によって前記第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）のいずれか一方が放電対象に切り替えられた時期に当該いずれか一方の充電電圧を検出し、検出された当該充電電圧が所定の代表電圧を超える場合には、所定の基準値よりも前記同一値を低くする補正データを生成し、検出された当該充電電圧が前記代表電圧未満の場合には、所定の基準値よりも前記同一値を高くする補正データを生成することを特徴とする請求項１に記載の発振回路。
【請求項３】
前記閾値設定回路（２０）は、前記第１閾値及び前記第２閾値を同一値として設定するように構成され、
前記補正部（４）は、前記切替制御回路（８）によって前記第１コンデンサ（Ｃ１）が放電対象に切り替えられた時期に当該第１コンデンサ（Ｃ１）の充電電圧を検出し、前記第２コンデンサ（Ｃ２）が放電対象に切り替えられた時期に当該第２コンデンサ（Ｃ２）の充電電圧を検出し、それら検出された前記第１コンデンサ（Ｃ１）の充電電圧及び前記第２コンデンサ（Ｃ２）の充電電圧を反映した統計値が所定の代表電圧を超える場合には、所定の基準値よりも前記同一値を低くする補正データを生成し、前記統計値が前記代表電圧未満の場合には、所定の基準値よりも前記同一値を高くする補正データを生成することを特徴とする請求項１に記載の発振回路。
【請求項４】
前記閾値設定回路（２０）は、前記第１閾値及び前記第２閾値を別々に設定可能とされており、
前記第１比較回路（１１）は、前記第１コンデンサ（Ｃ１）の充電電圧が前記第１閾値に達したタイミングで前記第２信号を出力し、
前記第２比較回路（１３）は、前記第２コンデンサ（Ｃ２）の充電電圧が前記第２閾値に達したタイミングで前記第４信号を出力し、
前記切替制御回路（４）は、前記第１比較回路（１１）から前記第２信号が出力されたときに前記第１コンデンサ（Ｃ１）を充電対象から放電対象に切り替える制御を行い、前記第２比較回路（１３）から前記第４信号が出力されたときに前記第２コンデンサ（Ｃ２）を充電対象から放電対象に切り替える制御を行い、
前記補正部（４）は、
前記切替制御回路（８）によって前記第１コンデンサ（Ｃ１）が放電対象に切り替えられた時期に当該第１コンデンサ（Ｃ１）の充電電圧を検出し、検出された当該第１コンデンサ（Ｃ１）の充電電圧が所定の代表電圧を超える場合には、所定の第１基準値よりも相対的に前記第１閾値を低くする第１補正データを生成し、検出された当該第１コンデンサ（Ｃ１）の充電電圧が前記代表電圧未満の場合には、所定の第１基準値よりも前記第１閾値を高くする第１補正データを生成し、
前記切替制御回路（８）によって前記第２コンデンサ（Ｃ２）が放電対象に切り替えられた時期に当該第２コンデンサ（Ｃ２）の充電電圧を検出し、検出された当該第２コンデンサ（Ｃ２）の充電電圧が前記代表電圧と同一又は異なる第２代表電圧を超える場合には、前記第１基準値と同一又は異なる所定の第２基準値よりも前記第２閾値を低くする第２補正データを生成し、検出された当該第２コンデンサ（Ｃ２）の充電電圧が前記第２代表電圧未満の場合には、前記第２基準値よりも前記第２閾値を高くする第２補正データを生成することを特徴とする請求項１に記載の発振回路。
【請求項５】
定電流を発生させる定電流源（１５）と、
前記定電流源（１５）と導通可能に構成され、前記定電流源（１５）から供給される定電流によって充電を行い得る第１コンデンサ（Ｃ１）及び第２コンデンサ（Ｃ２）と、
前記第１コンデンサ（Ｃ１）に充電された充電電圧又は前記第２コンデンサ（Ｃ２）に充電された充電電圧を入力電圧とし、当該入力電圧が所定閾値未満である場合に所定の第１信号を出力し、前記所定閾値以上である場合に前記第１信号とは異なる第２信号を出力する比較回路と、
前記所定閾値を設定する閾値設定回路（２０）と、
前記比較回路から出力される信号に基づき、前記定電流源（１５）からの充電対象を前記第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）のいずれか一方とし、他方を放電対象とするように切り替え、且つ前記充電対象とされたコンデンサの充電電圧を前記比較回路の前記入力電圧とするように切り替える切替制御回路（８）と、
前記切替制御回路（８）によって前記第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）のいずれか一方が放電対象に切り替えられた時期での当該いずれか一方の充電電圧、又は両コンデンサがそれぞれ放電対象に切り替えられた各時期での各充電電圧に基づいて、前記閾値設定回路（２０）で設定される前記所定閾値の補正に用いる補正データを生成する補正部（４）と、
前記補正部によって生成される前記補正データに基づいて前記閾値設定回路が前記所定閾値を設定するように制御する制御部（３）と、
を有することを特徴とする発振回路。
【請求項６】
前記切替制御回路（８）は、充電対象となっている一方のコンデンサの充電電圧が前記所定閾値以上になった場合に、充電対象を他方のコンデンサとするように切り替え、且つその切り替えタイミングよりも所定時間経過した後に、次回の充電対象の切り替えを許可することを特徴とする請求項５に記載の発振回路。
【請求項７】
前記補正部（４）は、前記切替制御回路（８）によって前記第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）のいずれか一方が放電対象に切り替えられた時期に当該いずれか一方の充電電圧を検出し、検出された当該充電電圧が所定の代表電圧を超える場合には、所定の基準値よりも前記所定閾値を低くする補正データを生成し、検出された当該充電電圧が前記代表電圧未満の場合には、前記基準値よりも前記所定閾値を高くする補正データを生成することを特徴とする請求項５又は請求項６に記載の発振回路。
【請求項８】
前記補正部（４）は、前記切替制御回路（８）によって前記第１コンデンサ（Ｃ１）が放電対象に切り替えられた時期に当該第１コンデンサ（Ｃ１）の充電電圧を検出し、前記第２コンデンサ（Ｃ２）が放電対象に切り替えられた時期に当該第２コンデンサ（Ｃ２）の充電電圧を検出し、それら検出された前記第１コンデンサ（Ｃ１）の充電電圧及び前記第２コンデンサ（Ｃ２）の充電電圧を反映した統計値が所定の代表電圧を超える場合には、所定の基準値よりも前記所定閾値を低くする補正データを生成し、前記統計値が前記代表電圧未満の場合には、前記基準値よりも前記所定閾値を高くする補正データを生成することを特徴とする請求項５又は請求項６に記載の発振回路。
【請求項９】
前記補正部は、前記第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）の少なくともいずれかの充電電圧をデジタル信号に変換するＡＤ変換器（７）を備え、
前記ＡＤ変換器に入力される信号の経路を、前記第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）のいずれかに接続される第１経路と、他のアナログ信号発生源（３０）に接続される第２経路とに切り替える経路切替部（３）を有することを特徴とする請求項１から請求項８のいずれか一項に記載の発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路に関するものである。
【背景技術】
【０００２】
従来より、充放電を行うコンデンサ、コンパレータ等の比較回路、フリップフロップ回路等の論理回路などを用いて発振信号を生成、出力する発振回路が提供されている。例えば、特許文献１に開示される発振回路は、定電流によって充放電を行う第１のコンデンサ及び第２のコンデンサと、第１のコンデンサの充電電圧を基準電圧と比較する第１の比較回路（コンパレータ）と、第２のコンデンサの充電電圧を基準電圧と比較する第２の比較回路（コンパレータ）と、ＲＳフリップフロップ回路とを備えている。このＲＳフリップフロップ回路は、第１のコンデンサの電圧が基準電圧より高くなると、ハイレベルの信号が入力されるＳ端子と、第２のコンデンサの電圧が基準電圧より高くなるとローレベルの信号が入力されるＲ端子とを有している。この構成において、一方の第１のコンデンサは、ＲＳフリップフロップ回路の出力信号Ｑがハイレベルの時に放電状態となり、出力信号Ｑがローレベルの時に充電状態となるように動作し、他方の第２のコンデンサは、ＲＳフリップフロップ回路の反転出力信号ＱＢがハイレベルの時に放電状態となり、反転出力信号ＱＢがローレベルの時に充電状態となるように動作し、これらの動作によって発振信号が生成、出力される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２４３９２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記のような比較回路を用いた発振回路では、比較回路での遅延時間が温度に依存するという特性があり、周囲温度の変化に起因して遅延時間がばらついてしまうという問題がある。このような遅延時間のばらつきは出力周波数（発振周波数）のばらつきを生じさせてしまうため、極力抑制することが望ましいが、特許文献１の発振回路はこのような問題を解消し得るものではなかった。
【０００５】
一方、このような問題を解消する方法として、発振回路内に温度センサを搭載し、測定した温度を基に回路のパラメータを補正する方法なども考えられるが、発振回路内に温度をモニタするための新たな構成を設けると、部品点数が増加すると共に、温度センサを搭載するスペースが回路内に必要となるため回路規模が大型化し、ひいては装置全体構成の大型化が避けられなくなる。
【０００６】
本発明は、上述した課題を解決するためになされたものであり、比較回路での遅延時間のばらつきに起因する発振周波数のばらつきを抑制し得る構成を、より簡易に実現することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、第１の発明は、
定電流を発生させる定電流源（１５）と、
前記定電流源と導通可能に構成され、前記定電流源から供給される定電流によって充電を行い得る第１コンデンサ（Ｃ１）及び第２コンデンサ（Ｃ２）と、
前記第１コンデンサ（Ｃ１）に充電された充電電圧が所定の第１閾値未満である場合に所定の第１信号を出力し、前記第１閾値以上である場合に前記第１信号とは異なる第２信号を出力する第１比較回路（１１）と、
前記第２コンデンサ（Ｃ２）に充電された充電電圧が、前記第１閾値と同一の又は前記第１閾値とは異なる第２閾値未満である場合に所定の第３信号を出力し、前記第２閾値以上である場合に前記第３信号とは異なる第４信号を出力する第２比較回路（１３）と、
前記第１閾値及び前記第２閾値を設定する閾値設定回路（２０）と、
前記第１比較回路（１１）及び前記第２比較回路（１３）から出力される信号に基づき、前記定電流源（１５）からの充電対象を前記第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）のいずれか一方とし、他方を放電対象とするように切り替える切替制御回路（８）と、
前記切替制御回路（８）によって前記第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）のいずれか一方が放電対象に切り替えられた時期での当該いずれか一方の充電電圧、又は両コンデンサがそれぞれ放電対象に切り替えられた各時期での各充電電圧に基づいて、前記閾値設定回路（２０）で設定される前記第１閾値及び前記第２閾値の補正に用いる補正データを生成する補正部（４）と、
前記補正部によって生成される前記補正データに基づいて前記閾値設定回路が前記第１閾値及び前記第２閾値を設定するように制御する制御部（３）と、
を有することを特徴とする。
【発明の効果】
【０００８】
請求項１の発明において、第１コンデンサ（Ｃ１）及び第２コンデンサ（Ｃ２）のいずれかのコンデンサが放電対象に切り替わった時期での当該コンデンサの充電電圧は、第１比較回路（１１）及び第２比較回路（１３）のいずれかにおいて第１コンデンサ（Ｃ１）及び第２コンデンサ（Ｃ２）のいずれかのコンデンサを放電対象に切り替える条件が成立した後から当該コンデンサの放電が実際に開始されるまでの遅延時間を反映した値であり、遅延時間が大きければ充電電圧は相対的に大きくなり、遅延時間が小さければ充電電圧は相対的に小さくなる。従って、前記第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）のいずれか一方が放電対象に切り替えられた時期での当該いずれか一方の充電電圧、又は両コンデンサがそれぞれ放電対象に切り替えられた各時期での各充電電圧に基づいて補正データを生成すれば、遅延時間を適切に考慮した補正データの生成が可能となる。
【０００９】
請求項２の発明では、前記閾値設定回路（２０）は、前記第１閾値及び前記第２閾値を同一値として設定するように構成されている。また、前記補正部（４）は、前記切替制御回路（８）によって前記第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）のいずれか一方が放電対象に切り替えられた時期に当該いずれか一方の充電電圧を検出し、検出された当該充電電圧が所定の代表電圧を超える場合には、所定の基準値よりも前記同一値を低くする補正データを生成し、検出された当該充電電圧が前記代表電圧未満の場合には、所定の基準値よりも前記同一値を高くする補正データを生成している。
この構成では、各比較回路に用いる閾値を共通化することができるため、演算処理の簡素化を図ることができる。また、いずれか一方の充電電圧を検出し、その充電電圧を代表電圧と比較するといった簡易な回路構造で補正データを生成することができる。
【００１０】
請求項３の発明では、前記閾値設定回路（２０）は、前記第１閾値及び前記第２閾値を同一値として設定するように構成されている。そして、前記補正部（４）は、前記切替制御回路（８）によって前記第１コンデンサ（Ｃ１）が放電対象に切り替えられた時期に当該第１コンデンサ（Ｃ１）の充電電圧を検出し、前記第２コンデンサ（Ｃ２）が放電対象に切り替えられた時期に当該第２コンデンサ（Ｃ２）の充電電圧を検出している。更に、それら検出された前記第１コンデンサ（Ｃ１）の充電電圧及び前記第２コンデンサ（Ｃ２）の充電電圧を反映した統計値が所定の代表電圧を超える場合には、所定の基準値よりも前記同一値を低くする補正データを生成し、前記統計値が前記代表電圧未満の場合には、所定の基準値よりも前記同一値を高くする補正データを生成している。
この構成では、各比較回路に用いる閾値を共通化することができるため、演算処理の簡素化を図ることができる。また、両コンデンサの充電電圧を別々に検出し、それら充電電圧を反映した形（即ち、両比較回路の両遅延時間を反映した形で）で補正データを生成することができるため、両比較回路の遅延状態に差がある場合でもより適正に補正することができる。
【００１１】
請求項４の発明では、前記閾値設定回路（２０）は、前記第１閾値及び前記第２閾値を別々に設定可能とされており、前記第１比較回路（１１）は、前記第１コンデンサ（Ｃ１）の充電電圧が前記第１閾値に達したタイミングで前記第２信号を出力し、前記第２比較回路（１３）は、前記第２コンデンサ（Ｃ２）の充電電圧が前記第２閾値に達したタイミングで前記第４信号を出力している。そして、前記切替制御回路（４）は、前記第１比較回路（１１）から前記第２信号が出力されたときに前記第１コンデンサ（Ｃ１）を充電対象から放電対象に切り替える制御を行い、前記第２比較回路（１３）から前記第４信号が出力されたときに前記第２コンデンサ（Ｃ２）を充電対象から放電対象に切り替える制御を行っている。
更に、前記補正部（４）は、前記切替制御回路（８）によって前記第１コンデンサ（Ｃ１）が放電対象に切り替えられた時期に当該第１コンデンサ（Ｃ１）の充電電圧を検出し、検出された当該第１コンデンサ（Ｃ１）の充電電圧が所定の代表電圧を超える場合には、当該第１コンデンサ（Ｃ１）の所定の基準値よりも前記第１閾値を低くする第１補正データを生成し、検出された当該第１コンデンサ（Ｃ１）の充電電圧が前記代表電圧未満の場合には、当該第１コンデンサ（Ｃ１）の所定の基準値よりも前記第１閾値を高くする第１補正データを生成し、前記切替制御回路（８）によって前記第２コンデンサ（Ｃ２）が放電対象に切り替えられた時期に当該第２コンデンサ（Ｃ２）の充電電圧を検出し、検出された当該第２コンデンサ（Ｃ２）の充電電圧が前記代表電圧と同一又は異なる第２代表電圧を超える場合には、当該第２コンデンサ（Ｃ２）の所定の基準値よりも前記第２閾値を低くする第２補正データを生成し、検出された当該第２コンデンサ（Ｃ２）の充電電圧が前記第２代表電圧未満の場合には、当該第２コンデンサ（Ｃ２）の所定の基準値よりも前記第２閾値を高くする第２補正データを生成している。
この構成では、第１コンデンサ及び第２コンデンサのそれぞれの放電開始時の充電電圧を取得することができ、これら各充電電圧はそれぞれの比較回路の遅延時間を別々に反映したものといえるため、各比較回路の遅延時間を個別に把握することが可能となる。そして、このような各充電電圧に基づいて、各比較回路を補正するための各補正データ（第１補正データ、第２補正データ）を個別に生成することができるため、両比較回路の遅延状態に差があってもより適切な補正が可能となる。
【００１２】
請求項５の発明において、第１コンデンサ（Ｃ１）及び第２コンデンサ（Ｃ２）のいずれかのコンデンサが放電対象に切り替わった時期での当該コンデンサの充電電圧は比較回路において第１コンデンサ（Ｃ１）及び第２コンデンサ（Ｃ２）のいずれかのコンデンサを放電対象に切り替える条件が成立した後から当該コンデンサの放電が実際に開始されるまでの遅延時間を反映した値であり、遅延時間が大きければ充電電圧は相対的に大きくなり、遅延時間が小さければ充電電圧は相対的に小さくなる。従って、第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）のいずれか一方が放電対象に切り替えられた時期での当該いずれか一方の充電電圧、又は両コンデンサがそれぞれ放電対象に切り替えられた各時期での各充電電圧に基づいて補正データを生成すれば、遅延時間を適切に考慮した補正データの生成が可能となる。更に、この発明は、第１コンデンサ（Ｃ１）及び第２コンデンサ（Ｃ２）のうち、充電対象とされたコンデンサの充電電圧を比較回路の入力電圧とするように切替制御回路（８）によって切り替える構成であるため、比較回路の数を削減でき、回路構成の簡素化を図ることができる。
【００１３】
請求項６の発明では、前記切替制御回路（８）は、充電対象となっている一方のコンデンサの充電電圧が前記所定閾値以上になった場合に、充電対象を他方のコンデンサとするように切り替え、且つその切り替えタイミングよりも所定時間経過した後に、次回の充電対象の切り替えを許可するように構成されている。即ち、この構成では、充電対象を他方のコンデンサとするように切り替えられた直後の所定時間は次回の充電対象の切り替えが許可されないため、その切替直後の若干の間（所定時間の間）に比較回路から第２信号が続いてしまっても、充電対象が更に切り替えられてしまうことを防ぐことができる。これにより、充電対象の切替直後に比較回路からの信号が第１信号に戻るまでの間、誤動作を防ぐことができる。
【００１４】
請求項７の発明によれば、いずれか一方の充電電圧を検出し、その充電電圧を代表電圧と比較するといった簡易な回路構造で補正データを生成することができる。
【００１５】
請求項８の発明によれば、両コンデンサの充電電圧を別々に検出し、それら充電電圧を反映した形で補正データを生成することができる。つまり、両コンデンサでの実際の遅延状態を共に反映したより適切な補正データを生成することができる。
【００１６】
請求項９の発明では、前記補正部は、前記第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）の少なくともいずれかの充電電圧をデジタル信号に変換するＡＤ変換器を備えている。更に、前記ＡＤ変換器に入力される信号の経路を、前記第１コンデンサ（Ｃ１）及び前記第２コンデンサ（Ｃ２）のいずれかに接続される第１経路と、他のアナログ信号発生源に接続される第２経路とに切り替える経路切替部を有している。
この構成によれば、ＡＤ変換器を、他のアナログ信号発生源からの信号のＡＤ変換と、コンデンサの充電電圧のＡＤ変換とに用いることができ、それぞれ別々にＡＤ変換器を用意する構成と比較して装置構成の簡素化、部品点数の削減を図ることができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の第１実施形態に係る発振回路を概略的に例示する回路図である。
【図２】図２は、図１の発振回路における基準電圧生成部の構成を概略的に例示する回路図である。
【図３】図３は、図１の発振回路で用いられる各信号を例示するタイミングチャートである。
【図４】図４は、本発明の第２実施形態に係る発振回路を概略的に例示する回路図である。
【図５】図５は、図４の発振回路における基準電圧生成部の構成を概略的に例示する回路図である。
【図６】図６は、図４の発振回路で用いられる各信号を例示するタイミングチャートである。
【図７】図７は、本発明の第３実施形態に係る発振回路を概略的に例示する回路図である。
【図８】図８は、図７の発振回路における基準電圧生成部の構成を概略的に例示する回路図である。
【図９】図９は、図７の発振回路で用いられる各信号を例示するタイミングチャートである。
【図１０】図１０は、図１の一部を変更した他の実施形態に係る発振回路を概略的に例示する回路図である。
【図１１】図１１は、本発明の第４実施形態に係る発振回路を概略的に例示する回路図である。
【図１２】図１２は、図１１の発振回路で用いられる各信号を例示するタイミングチャートである。
【図１３】図１３は、本発明の第５実施形態に係る発振回路を概略的に例示する回路図である。
【図１４】図１４は、図１３の発振回路で用いられる各信号を例示するタイミングチャートである。
【発明を実施するための形態】
【００１８】
[第１実施形態]
以下、本発明を具現化した第１実施形態について、図面を参照して説明する。
図１に示す発振回路１は、例えば半導体集積回路内において発振信号を生成、出力するように設けられるものであり、主として、制御部３、補正部４、記憶装置５、切替制御回路８、第１比較回路１１、第２比較回路１３、定電流源１５、閾値設定回路２０、第１コンデンサＣ１、第２コンデンサＣ２、その他のスイッチなどによって構成されている。
【００１９】
制御部３は、後述する出力信号Ｑがトリガ信号として入力されるようになっており、所定タイミング（後述する出力信号Ｑの立ち上がりタイミング）で制御信号φ１、φ２を一定期間出力しうるように構成されている。この制御部３は、通常モード（後述の基本動作を行うモード）では、出力信号φ１がＬレベルで維持され、出力信号φ２がＨレベルで維持される。一方、自己補正動作を行うモードでは、出力信号Ｑの立ち上がりをトリガとして出力信号φ１を一定時間Ｈレベルで維持し且つ出力信号φ２を一定時間Ｌレベルで維持する。なお、この制御部３は、マイコンなどの公知の制御回路によって構成されていてもよく、出力信号Ｑの立ち上がりをトリガとして一定時間Ｈレベルの出力信号φ１及びＬレベルの出力信号φ２を出力し得る構成であれば他の回路でもよい。なお、制御部３での通常モードから自己補正動作を行うモードへの切り替えは、定期的に行われてもよく、所定条件が成立したときに行われてもよい。
【００２０】
定電流源１５は、所定の定電流を出力する公知の定電流回路によって構成されており、第１コンデンサＣ１又は第２コンデンサＣ２に充電電流を供給するように機能する。
【００２１】
第１コンデンサＣ１及び第２コンデンサＣ２はいずれも定電流源１５と導通可能に構成され、定電流源１５から供給される定電流によって充電が行われるようになっている。第１コンデンサＣ１は、後述するスイッチＳＷ１０を介して定電流源１５に接続されており、スイッチＳＷ１０がオン状態のとき且つスイッチＳＷ１１又はＳＷ１２がオフ状態のときに充電がなされ、スイッチＳＷ１０がオフ状態のとき且つスイッチＳＷ１１、ＳＷ１２がオン状態のときに放電がなされる。第２コンデンサＣ２は、後述するスイッチＳＷ１０’を介して定電流源１５に接続されており、第１コンデンサＣ１と並列接続されている。この第２コンデンサＣ２は、スイッチＳＷ１０’がオン状態のとき且つスイッチＳＷ１２’がオフ状態のときに充電がなされ、スイッチＳＷ１０’がオフ状態のとき且つスイッチＳＷ１２’がオン状態のときに放電がなされる。
【００２２】
切替制御回路８は、フリップフロップ回路９と、充放電切替部１０ａ，１０ｂとを備え、  第１比較回路１１及び第２比較回路１３から出力される信号に基づき、定電流源１５からの充電対象を第１コンデンサＣ１及び第２コンデンサＣ２のいずれか一方とし、他方を放電対象とするように切り替えている。
【００２３】
フリップフロップ回路９は、公知のＲＳフリップフロップ回路として構成されており、第１比較回路１１からの出力信号ＶsetがＳ端子に入力され、第２比較回路１３からの出力信号ＶrstがＲ端子に入力されるようになっている。このフリップフロップ回路９は、Ｓ端子にＨレベル信号が入力されＲ端子にＬレベル信号が入力されたときにＱ端子からＨレベル信号を出力し、ＱＢ端子からＬレベル信号を出力する。また、Ｒ端子にＨレベル信号が入力され、Ｓ端子にＬレベル信号が入力されたときにＱ端子からＬレベル信号を出力し、ＱＢ端子からＨレベル信号を出力する。なお、Ｓ端子、Ｒ端子の入力が共にＬレベルの場合にはそれまでの出力状態を保持するようになっており、Ｓ端子、Ｒ端子には同時にＨレベル信号が入力されないようになっている。
【００２４】
充放電切替部１０ａは、半導体スイッチ素子（以下、スイッチともいう）ＳＷ１０、ＳＷ１１、ＳＷ１２とこれらに接続される接続ラインによって構成されている。スイッチＳＷ１０は、Ｐチャネル型のＭＯＳＦＥＴとして構成されており、ソースが定電流源１５の出力側に接続され、ドレインが第１コンデンサＣ１の一端側に接続されている。また、スイッチＳＷ１０のゲートは、フリップフロップ回路９のＱ端子（出力端子）に接続されている。スイッチＳＷ１１は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレインがスイッチＳＷ１０のドレイン及び第１コンデンサＣ１の一端側に接続され、ソースがスイッチＳＷ１２のドレインに接続されている。また、スイッチＳＷ１１のゲートは、制御部３におけるφ２信号の出力端子に接続されている。スイッチＳＷ１２は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレインがスイッチＳＷ１１のソースに接続され、ソースがグランドに接続されている。また、スイッチＳＷ１２のゲートは、フリップフロップ回路９のＱ端子（出力端子）に接続されている。
【００２５】
充放電切替部１０ｂは、充放電切替部１０ａと並列に接続され、半導体スイッチ素子（以下、スイッチともいう）ＳＷ１０’、ＳＷ１２’とこれらに接続される接続ラインによって構成されている。スイッチＳＷ１０’は、Ｐチャネル型のＭＯＳＦＥＴとして構成されており、ソースが定電流源１５の出力側に接続され、ドレインが第２コンデンサＣ２の一端側に接続されている。また、スイッチＳＷ１０’のゲートは、フリップフロップ回路９のＱＢ端子に接続されている。スイッチＳＷ１２’は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレインがスイッチＳＷ１０’のドレイン及び第２コンデンサＣ２の一端側に接続され、ソースがグランドに接続されている。また、スイッチＳＷ１２’のゲートは、フリップフロップ回路９のＱＢ端子に接続されている。
【００２６】
第１比較回路１１及び第２比較回路１３は、いずれも公知のコンパレータとして構成されている。
第１比較回路１１は、正側の入力端子がスイッチ（スイッチＳＷ３１、ＳＷ３２）を介して第１コンデンサＣ１の一端側に接続されており、スイッチ（スイッチＳＷ３１、ＳＷ３２）がオン状態のときに、第１コンデンサＣ１の充電電圧Ｖ１を正側の入力信号として入力するように構成されている。また、第１比較回路１１の負側の入力端子には、閾値設定回路（基準電圧生成部）２０で設定された閾値Ｖstd_compが入力されるようになっている。閾値Ｖstd_compは、第１比較回路１１での比較基準となる第１閾値の一例に相当する。この第１比較回路１１は、スイッチＳＷ３１、ＳＷ３２がオン状態となっている通常モード時において第１コンデンサＣ１に充電された充電電圧Ｖ１が閾値Ｖstd_comp（第１閾値）未満である場合にＬレベル信号（第１信号）を出力し、第１コンデンサＣ１に充電された充電電圧Ｖ１が閾値Ｖstd_comp（第１閾値）以上である場合にＨレベル信号（第１信号とは異なる第２信号）を出力するように機能する。
【００２７】
第２比較回路１３は、正側の入力端子が第２コンデンサＣ２の一端側に接続されており、第２コンデンサＣ２の充電電圧Ｖ２を正側の入力信号として入力するように構成されている。また、第２比較回路１３の負側の入力端子には、閾値設定回路（基準電圧生成部）２０で設定された閾値Ｖstd_compが入力されるようになっている。閾値Ｖstd_compは、第２比較回路１３での比較基準となる第２閾値の一例に相当する。この第２比較回路１３は、第２コンデンサＣ２に充電された充電電圧Ｖ２が閾値Ｖstd_comp（第２閾値）未満である場合にＬレベル信号（第３信号）を出力し、第２コンデンサＣ２に充電された充電電圧Ｖ２が閾値Ｖstd_comp（第２閾値）以上である場合にＨレベル信号（第３信号とは異なる第４信号）を出力するように機能する。
なお、第１比較回路１１、第２比較回路１３は、ノイズに強くするため、一般的にヒステリシスをもたせたコンパレータ回路を用いると良い。
【００２８】
補正部４は、記憶装置５とＡＤ変換器７によって構成されている。この補正部４は、第１比較回路１１からの出力が第１信号（Ｌレベル信号）から第２信号（Ｈレベル信号）に切り替わったことに応じて切替制御回路８によって第１コンデンサＣ１が放電対象に切り替えられた時期（即ち、スイッチＳＷ１０がオフ状態となり、スイッチＳＷ１２がオン状態となった時期）での当該第１コンデンサＣ１の充電電圧Ｖ１に基づいて、閾値設定回路２０で設定される共通の閾値（第１閾値、第２閾値）の補正に用いる補正データを生成している。なお、補正データの生成については後に詳述する。
【００２９】
記憶装置５は、公知の半導体メモリ等によって構成されており、閾値設定回路２０での閾値設定の基準となる電圧を特定可能な情報（基準コード）が記憶されている。基準コードは、当該発振回路１の装置温度が代表的な特定温度（例えば２０℃）のときに当該発振回路１が所望の発振周波数となるように基準電圧Ｖstdを設定するための値である。基準電圧Ｖstdを設定したとき後述する自己補正モードで第１コンデンサＣ１の放電開始時充電電圧Ｖ１は一意の代表電圧Ｖ１typとなる。この代表電圧Ｖ１typと基準電圧Ｖstdとの差電圧のデジタルデータを基準コードとなるように定義する。
【００３０】
ＡＤ変換器７は、公知のＡＤ変換器によって構成されている。このＡＤ変換器７は、スイッチ（スイッチＳＷ２１、ＳＷ２２）を介して第１コンデンサＣ１に接続されており、第１コンデンサＣ１の充電電圧Ｖ１が入力可能とされている。なお、スイッチＳＷ２１は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレインがコンデンサＣ１の一端側及びスイッチＳＷ１０のドレインに接続され、ソースがＡＤ変換器７の一方の入力側に接続されている。また、スイッチＳＷ２１のゲートは、制御部３における出力信号φ１の出力端子に接続されている。また、スイッチＳＷ２２は、Ｐチャネル型のＭＯＳＦＥＴとして構成されており、ソースがコンデンサＣ１の一端側及びスイッチＳＷ１０のドレインに接続され、ドレインがＡＤ変換器７の一方の入力側に接続されている。また、スイッチＳＷ２２のゲートは、制御部３における出力信号φ２の出力端子に接続されている。また、ＡＤ変換器７には、閾値設定回路２０で生成された基準電圧Ｖstdが入力されるようになっており、スイッチＳＷ２１、ＳＷ２２がオン状態となったタイミングでの第１コンデンサＣ１の充電電圧Ｖ１と基準電圧Ｖstdとの差電圧をデジタル信号に変換するように機能している。
【００３１】
閾値設定回路２０は、第１比較回路１１及び第２比較回路１３での比較基準となる閾値（第１閾値、第２閾値として用いられる共通の値）を設定するように機能するものである。この閾値設定回路２０は、例えば図２のように構成されており、記憶装置５から出力される基準コードと、ＡＤ変換器７から出力される補正コード（スイッチＳＷ２１、ＳＷ２２がオン状態となったタイミングでの第１コンデンサＣ１の充電電圧Ｖ１と基準電圧Ｖstdとの差電圧のデジタルデータ）を入力として、基準電圧Ｖstdと閾値Ｖstd_comp（第１閾値、第２閾値として用いられる共通の値）を出力するように構成されている。
【００３２】
この閾値設定回路２０では、所定の電源とグランドとの間に抵抗Ｒ１〜Ｒｍが直列に接続されており、各抵抗間にＭＯＳＦＥＴやバイポーラトランジスタなどからなるスイッチＸ１〜Ｘｎの各一端が接続され、スイッチＸ１〜Ｘｎの各他端には基準電圧Ｖstdの出力ラインが接続されている。そしてデコーダ２１に設けられたｎ個の端子に各スイッチＸ１〜Ｘｎの制御端子が接続されており、各スイッチＸ１〜Ｘｎは、デコーダ２１において対応する端子がＨレベルとなったときにオン状態に切り替わり、デコーダ２１において対応する端子がＬレベルとなったときにオフ状態に切り替わるようになっている。また、各抵抗間には、ＭＯＳＦＥＴやバイポーラトランジスタなどからなるスイッチＹ１〜Ｙｎの各一端が接続され、スイッチＹ１〜Ｙｎの各他端には閾値Ｖstd_compを出力するための出力ラインが接続されている。そしてデコーダ２５に設けられたｎ個の端子に各スイッチＹ１〜Ｙｎの制御端子が接続されており、各スイッチＹ１〜Ｙｎは、デコーダ２５において対応する端子がＨレベルとなったときにオン状態に切り替わり、デコーダ２５において対応する端子がＬレベルとなったときにオフ状態に切り替わるようになっている。この構成では、記憶装置５から読み出された基準コードがデコーダ２１に入力されると、デコーダ２１の各端子の状態は基準コードに対応する状態となり、各スイッチＸ１〜Ｘｎに対し基準コードに対応する信号が並列に出力される。これにより、基準コードに対応した基準電圧Ｖstdが出力される。また、補正値を特定する情報（補正コード）が記憶部２３で保持され、デコーダ２５に入力されると、デコーダ２５の各端子の状態は補正コードに対応する状態となり、各スイッチＹ１〜Ｙｎに対し補正コードに対応する信号が並列に出力される。そして、本構成では、補正コードを変更することでスイッチＹ１〜Ｙｎの状態を切り替えることができ、出力される閾値Ｖstd_compを増減することができる。なお、当該発振回路１の起動後の初期設定時には、記憶部２３には基準コードが保持されるようになっており、閾値Ｖstd_compは、基準電圧Ｖstdと同電圧が出力されるようにする。
【００３３】
次に、発振回路１の動作について説明する。
まず、発振回路１の基本動作について説明する。基本動作は、制御部３からの出力信号φ１がＬレベルであり、出力信号φ２がＨレベルであるときの動作である。つまり、基本動作時は、スイッチＳＷ１１、ＳＷ３１、ＳＷ３２は常にオン状態であり、スイッチＳＷ２１、ＳＷ２２、ＳＷ４は常にオフ状態である。
【００３４】
この基本動作時は、図３の時間Ｔ１以降のように、フリップフロップ回路９からの出力信号ＱがＬレベルの間は、スイッチＳＷ１０がオン状態となり、スイッチＳＷ１２がオフ状態となるため、定電流源１５からの充電電流により第１コンデンサＣ１が充電される。このとき、出力信号ＱＢはＨレベルであり、スイッチＳＷ１０’がオフ状態となり、スイッチＳＷ１２’がオン状態となるため第２コンデンサＣ２は放電される。この動作では、第１コンデンサＣ１の充電電圧Ｖ１が閾値Ｖstd_comp未満の間は、第１比較回路１１からＬレベル信号の出力（「０」の出力）がなされる。一方、第１コンデンサＣ１の充電電圧Ｖ１が閾値Ｖstd_compを超えたときには、第１比較回路１１からＨレベル信号の出力（「１」の出力）がなされる（時間Ｔ２からのＶset信号を参照：図３）。
【００３５】
第１比較回路１１からＨレベル信号の出力（「１」の出力）がなされると、フリップフロップ回路９の出力信号ＱがＨレベル（「１」の信号）に切り替わり、出力信号ＱＢはＬレベル（「０」の信号）に切り替わる（時間Ｔ２からの出力信号Ｑ、ＱＢ参照）。時間Ｔ２以降のように、フリップフロップ回路９からの出力信号ＱがＨレベルの間は、スイッチＳＷ１０がオフ状態となり、スイッチＳＷ１２がオン状態となり、基本動作時は出力信号φ２がＨレベルで維持されてスイッチＳＷ１１もオン状態であるため、定電流源１５からの第１コンデンサＣ１への電流供給が遮断されつつ第１コンデンサＣ１は放電される。一方、フリップフロップ回路９からの出力信号ＱＢがＬレベルの間は、スイッチＳＷ１０’がオン状態となり、スイッチＳＷ１２’がオフ状態となるため、定電流源１５からの充電電流により第２コンデンサＣ２が充電される。そして、この動作では、第２コンデンサＣ２の充電電圧Ｖ２が閾値Ｖstd_comp未満の間は、第２比較回路１３からＬレベル信号の出力（「０」の出力）がなされる。一方、第２コンデンサＣ２の充電電圧Ｖ２が閾値Ｖstd_compを超えたときには、第２比較回路１３からＨレベル信号の出力（「１」の出力）がなされる（時間Ｔ３からのＶrst信号を参照：図３）。これにより、出力信号Ｑ、ＱＢが再度反転する（図３の時間Ｔ３参照）。このような動作を繰り返すことで、出力信号Ｑ及び出力信号ＱＢは、所定周期の発振信号となる。
【００３６】
次に、自己補正動作について説明する。
本実施形態に係る発振回路１では、制御部３が定期的に或いは所定条件成立時に基本動作を行うモードから自己補正動作を行うモード（自己補正モード）に切り替わる。自己補正動作を行うモードに切り替わった場合、制御部３は、フリップフロップ回路９からの出力信号Ｑの立ち上がりのタイミングで出力信号φ１、φ２を反転し、出力信号φ１をＨレベルに設定し、出力信号φ２をＬレベルに設定した状態を一定時間維持する。
【００３７】
この一定時間の間は、出力信号Ｑの立ち上がりからスイッチＳＷ１０がオフ状態となっているため充電が阻止され、スイッチＳＷ１１がオフ状態となるため、第１コンデンサＣ１からのスイッチＳＷ１１を介した放電も阻止される。また、本構成では、スイッチＳＷ３１は、Ｐチャネル型のＭＯＳＦＥＴとして構成されており、ソースがコンデンサＣ１の一端側及びスイッチＳＷ１０のドレインに接続され、ドレインが第１比較回路１１の正側の入力端子に接続されている。また、スイッチＳＷ３１のゲートは、制御部３における出力信号φ１の出力端子に接続されている。更に、スイッチＳＷ３２は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレインがコンデンサＣ１の一端側及びスイッチＳＷ１０のドレインに接続され、ソースが第１比較回路１１の正側の入力端子に接続されている。また、スイッチＳＷ３２のゲートは、制御部３における出力信号φ２の出力端子に接続されている。従って、上記一定期間の間は、スイッチＳＷ３１にＨレベル信号が入力され、スイッチＳＷ３２にＬレベル信号が入力されるため、スイッチＳＷ３１、ＳＷ３２がオフ状態となり、第１コンデンサＣ１と第１比較回路１１との通電状態も遮断される。また、スイッチＳＷ４は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレインが上記スイッチ（スイッチＳＷ３１、ＳＷ３２）と第１比較回路１１の正側の入力端子との間に接続され、ソースがグランドに接続されており、スイッチＳＷ４のゲートは、制御部３における出力信号φ１の出力端子に接続されている。従って、上記一定期間は、スイッチＳＷ４のゲートにＨレベル信号が入力されてオン状態となるため、第１比較回路１１の正側の入力はグランドレベルに固定され、誤動作防止が図られる。
【００３８】
一方、スイッチＳＷ２１，ＳＷ２２はオン状態となるため、ＡＤ変換器７の一方側には第１コンデンサＣ１の充電停止時点での充電電圧Ｖ１が入力される。この充電停止時点での充電電圧は、基本動作時に第１コンデンサＣ１が充電対象から放電対象に切り替えられた時点での充電電圧（即ち、第１コンデンサＣ１が充電対象となっていた状態から充電電圧Ｖ１が閾値Ｖstd_compを超えたことにより第１比較回路１１からＨレベル信号が出力され、出力信号ＱがＨレベルに切り替えられた切替時点での充電電圧）に相当するものである。また、ＡＤ変換器７のもう一方の入力には上述の基準電圧Ｖstdが入力される。このとき、ＡＤ変換器７では、コンデンサＣ１の上記充電停止時点（放電対象に切り替えられた時期）での充電電圧Ｖ１と基準電圧Ｖstdとの差電圧のデジタルデータが生成される。
【００３９】
ここで、補正の考え方について説明する。発振回路１の装置温度が代表的な特定温度から変化したことによる遅延時間の変化をΔtとすると、Δt＝Ｃ/Ｉ×｛（Ｖ１−Ｖstd）-（Ｖ１typ−Ｖstd）｝で算出できる。なお、Ｃは、コンデンサＣ１の容量（定数）であり、Ｉは、定電流源１５からの充電電流値（定数）であり、Ｖ１は、温度変化後の充電電圧の測定値（上記自己補正モードにおける充電停止時点でのコンデンサＣ１の充電電圧）であり、Ｖ１typは、代表的な特定温度のときの充電電圧（発振回路１の装置温度が代表的な特定温度のときに上記自己補正モードを行った場合の、充電停止時点でのコンデンサＣ１の充電電圧（定数））である。Ｖstdは、閾値設定回路２０で生成される基準電圧（定数）である。
【００４０】
上記の式における「Ｖ１typ−Ｖstd」（基準となる差電圧）は、typical状態（即ち、発振回路１の装置温度が代表的な特定温度の状態）において、上記自己補正モードを行った場合の、充電停止時点（即ち、第１コンデンサＣ１が充電対象となっていた状態から充電電圧Ｖ１が閾値Ｖstd_compを超えたことにより第１比較回路１１からＨレベル信号が出力され、出力信号ＱがＨレベルに切り替えられた切替時点）でのコンデンサＣ１の充電電圧であり、そのＡ／Ｄ変換結果は基準コードとして記憶装置５に保持されている。そして、Ｃ/Ｉは定数なので、（Ｖ１−Ｖstd）-（Ｖ１typ−Ｖstd）の差電圧、即ち、「Ｖ１−Ｖstd」（自己補正モードで測定されるＡＤ変換値）と「Ｖ１typ−Ｖstd」（基準となる差電圧）の差電圧は、Δtと比例関係にある。つまり、上記自己補正モードで測定されるＡＤ変換値「Ｖ１−Ｖstd」は、typical状態のときの遅延時間と、typical状態から温度変化したことによって変化した遅延時間との差の情報を含むデータであるといえる。
【００４１】
そして、上記自己補正モードで測定されるＡＤ変換値「Ｖ１−Ｖstd」が基準となる差電圧「Ｖ１typ−Ｖstd」よりも大きいとき、即ち、Ｖ１＞Ｖ１typ（Ｖ１typは、所定の代表電圧の一例に相当）のときは、typical状態のときよりも発振周波数が低くなっており、上記自己補正モードで測定されるＡＤ変換値「Ｖ１−Ｖstd」が基準となる差電圧「Ｖ１typ−Ｖstd」よりも小さいとき、即ち、Ｖ１＜Ｖ１typのときは、typical状態のときよりも発振周波数が高くなっているといえる。従って、閾値設定回路２０（基準電圧生成部）は、上記自己補正モードで測定されるＡＤ変換値「Ｖ１−Ｖstd」（補正コード）を入力して記憶部２３で保持すると共に当該補正コードをデコーダ２５にてデコードする。そして、そのデコード結果に応じてスイッチＹ１〜Ｙｎを動作させ、上記補正コードに基づいて補正された電圧を閾値Ｖstd_compとして出力する。
【００４２】
具体的には、上記自己補正モードで測定されるＡＤ変換値「Ｖ１−Ｖstd」が基準となる差電圧「Ｖ１typ−Ｖstd」よりも大きいとき、即ち、Ｖ１＞Ｖ１typ（Ｖ１typは、所定の代表電圧の一例に相当）のときは、閾値Ｖstd_compをtypical状態のときの値（即ち、発振回路１の装置温度が代表的な特定温度のときの閾値Ｖstd_comp＝Ｖstd（基準値））よりも低くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を高くする。逆に、上記自己補正モードで測定されるＡＤ変換値「Ｖ１−Ｖstd」が基準となる差電圧「Ｖ１typ−Ｖstd」よりも小さいとき、即ち、Ｖ１＜Ｖ１typのときは、閾値Ｖstd_compをtypical状態のときの値（基準値）よりも高くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を低くする。例えば、図３の例では、時間Ｔ３〜Ｔ５の間で自己補正動作を行い、ＡＤ変換器７にてＡＤ変換値「Ｖ１−Ｖstd」を取得している。そして、ＡＤ変換値「Ｖ１−Ｖstd」が基準となる差電圧「Ｖ１typ−Ｖstd」よりも大きいケースであるため、時間Ｔ５から所定時間後のタイミングで、閾値Ｖstd_compをtypical状態のときの値（基準値）よりも低くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を高くしている。図３のように、補正された閾値Ｖstd_compの反映は、第１コンデンサＣ１の充電動作に影響を与えないよう、第２コンデンサＣ２の放電動作が始まった直後に実施することが望ましい。
【００４３】
このように、本構成では、補正部４は、切替制御回路８によって第１コンデンサＣ１が放電対象に切り替えられた時期に当該第１コンデンサＣ１の充電電圧Ｖ１を検出し、検出された当該充電電圧Ｖ１が所定の代表電圧Ｖ１typを超える場合（即ち、Ｖ１＞Ｖ１typ）には所定の基準値（上記typical状態のときに設定される閾値）のときよりも閾値Ｖstd_compを低くする補正データを生成し、検出された当該充電電圧Ｖ１が代表電圧Ｖ１typ未満の場合には、所定の基準値（上記typical状態のときに設定される閾値）のときよりも閾値Ｖstd_compを高くする補正データを生成している。なお、上記発振回路１では、補正コードの上限値及び下限値が予め定められており、デコーダ２５に上限を超える補正データが入力された場合、当該デコーダ２５は、設定された上限値をスイッチＹ１〜Ｙｎに出力し、デコーダ２５に下限を下回る補正データが入力された場合には、設定された下限値をスイッチＹ１〜Ｙｎに出力する。
【００４４】
（第１実施形態の主な効果）
第１実施形態において、第１コンデンサＣ１が放電対象に切り替わった時期での当該第１コンデンサＣ１の充電電圧Ｖ１は、第１比較回路１１において第１コンデンサＣ１を放電対象に切り替える条件が成立した時点（即ち、充電電圧Ｖ１が閾値Ｖstd_compに達した時点）から当該第１コンデンサＣ１の放電が実際に開始されるまでの遅延時間を反映した値であり、遅延時間が大きければ充電電圧Ｖ１は相対的に大きくなり、遅延時間が小さければ充電電圧Ｖ１は相対的に小さくなる。従って、第１コンデンサＣ１が放電対象に切り替えられた時期での当該第１コンデンサＣ１の充電電圧Ｖ１に基づいて補正データを生成すれば、遅延時間を適切に考慮した補正データの生成が可能となる。
【００４５】
また、本構成では、各比較回路に用いる閾値を共通化することができるため、演算処理の簡素化を図ることができる。更に、第１コンデンサＣ１のみの充電電圧Ｖ１を検出し、その充電電圧Ｖ１を基準電圧Ｖstdと比較するといった簡易な回路構造で補正データを生成することができる。特に、特別な温度センサ等を用いずとも温度特性に起因する遅延時間の変化を補正することができ、部品点数の削減や装置構成の簡素化を図る上でより有利となる。
【００４６】
［第２実施形態］
次に、図４〜図６を参照し、第２実施形態について説明する。
第２実施形態では、図４、図６に示すように、制御部３において第１実施形態と同様の出力信号φ１、φ２に加え、出力信号φ１’、φ２’をも出力可能とした点、スイッチＳＷ１１’、ＳＷ２１’、ＳＷ２２’、ＳＷ３１’、ＳＷ３２’、ＳＷ４’を追加した点、ＡＤ変換器７及び平均値生成部（以下、平均部ともいう）２６での補正コードの生成方法が第１実施形態と異なり、それ以外の構成は第１実施形態と同様である。よって、これら以外の構成（第１実施形態と同様の点）については第１実施形態と同一の符号を付し、詳細な説明は省略する。
【００４７】
第２実施形態の発振回路１は、制御部３において、出力信号Ｑがトリガ信号として入力されるようになっている。そして、この制御部３は、通常モード（第１実施形態と同様の基本動作を行うモード）では、出力信号φ１がＬレベルで維持され、出力信号φ２がＨレベルで維持され、出力信号φ１’がＬレベルで維持され、出力信号φ２’がＨレベルで維持される。一方、自己補正動作を行うモードでは、出力信号Ｑの立ち下がりをトリガとして出力信号φ１’を一定時間Ｈレベルで維持し且つ出力信号φ２’を一定時間Ｌレベルで維持する。また、出力信号Ｑの立ち上がりをトリガとして出力信号φ１を一定時間Ｈレベルで維持し且つ出力信号φ２を一定時間Ｌレベルで維持する。なお、この制御部３は、マイコンなどの公知の制御回路によって構成されていてもよく、出力信号Ｑの立ち上がり、立ち下がりをトリガとして上記信号を出力し得る構成であれば他の回路でもよい。なお、制御部３での通常モードから自己補正動作を行うモードへの切り替えは、定期的に行われてもよく、所定条件が成立したときに行われてもよい。
【００４８】
本実施形態に係る発振回路１では、基本動作時の発振動作は第１実施形態と同様である。
なお、この基本動作時には、上述したように制御部３から、Ｌレベルの信号φ１、Ｈレベルの信号φ２、Ｌレベルの信号φ１’、Ｈレベルの信号φ２’が出力されるため、スイッチＳＷ２１、ＳＷ２２、ＳＷ２１’、ＳＷ２２’、ＳＷ４、ＳＷ４’はいずれもオフ状態となり、スイッチＳＷ１１、ＳＷ１１’、ＳＷ３１、ＳＷ３２、ＳＷ３１’、ＳＷ３２’はいずれもオン状態となる。
【００４９】
そして、本実施形態でも、制御部３が定期的に或いは所定条件成立時に基本動作を行うモードから自己補正動作を行うモード（自己補正モード）に切り替わる。自己補正動作を行うモードに切り替わった場合、図６の時間Ｔ３のときのように、制御部３は、フリップフロップ回路９からの出力信号Ｑの立ち下がりのタイミングで出力信号φ１’、φ２’を反転し、出力信号φ１’をＨレベルに設定し、出力信号φ２’をＬレベルに設定した状態を一定時間維持する。
【００５０】
この一定時間の間は、出力信号Ｑの立ち下がり（即ち出力信号ＱＢの立ち上がり）からスイッチＳＷ１０’がオフ状態となっているためコンデンサＣ２への充電が阻止され、スイッチＳＷ１１’がオフ状態となるため、第２コンデンサＣ２からのスイッチＳＷ１１’を介した放電も阻止される。また、本構成では、スイッチＳＷ３１’は、Ｐチャネル型のＭＯＳＦＥＴとして構成されており、ソースがコンデンサＣ２の一端側及びスイッチＳＷ１０’のドレインに接続され、ドレインが第２比較回路１３の正側の入力端子に接続されている。また、スイッチＳＷ３１’のゲートは、制御部３における出力信号φ１’の出力端子に接続されている。更に、スイッチＳＷ３２’は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレインがコンデンサＣ２の一端側及びスイッチＳＷ１０’のドレインに接続され、ソースが第２比較回路１３の正側の入力端子に接続されている。また、スイッチＳＷ３２’のゲートは、制御部３における出力信号φ２’の出力端子に接続されている。従って、上記一定期間の間は、スイッチＳＷ３１’にＨレベル信号が入力され、スイッチＳＷ３２’にＬレベル信号が入力されるため、スイッチＳＷ３１’、ＳＷ３２’がオフ状態となり、第２コンデンサＣ２と第２比較回路１３との通電状態も遮断される。また、スイッチＳＷ４’は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレインが上記スイッチ（スイッチＳＷ３１’、ＳＷ３２’）と第２比較回路１３の正側の入力端子との間に接続され、ソースがグランドに接続されており、スイッチＳＷ４’のゲートは、制御部３における出力信号φ１’の出力端子に接続されている。従って、上記一定期間は、スイッチＳＷ４’のゲートにＨレベル信号が入力されてオン状態となるため、第２比較回路１３の正側の入力はグランドレベルに固定され、誤動作防止が図られる。
【００５１】
一方、上記一定期間の間は、スイッチＳＷ２１’，ＳＷ２２’はオン状態となり、スイッチＳＷ２１、ＳＷ２２はオフ状態で維持されるため、ＡＤ変換器７の一方側には第２コンデンサＣ２の充電停止時点での充電電圧Ｖ２が入力される。この充電停止時点での充電電圧は、基本動作時に第２コンデンサＣ２が充電対象から放電対象に切り替えられた時点での充電電圧（即ち、第２コンデンサＣ２が充電対象となっていた状態から充電電圧Ｖ２が閾値Ｖstd_compを超えたことにより第２比較回路１３からＨレベル信号が出力され、出力信号ＱＢがＨレベルに切り替えられた切替時点での充電電圧）に相当するものである。また、ＡＤ変換器７のもう一方の入力には上述の基準電圧Ｖstdが入力される。このとき、ＡＤ変換器７では、第２コンデンサＣ２の上記充電停止時点（放電対象に切り替えられた時期）での充電電圧Ｖ２と基準電圧Ｖstdとの差電圧のデジタルデータが生成される。なお、このデジタルデータは、補正コード２として後述する平均部２６に入力される。
【００５２】
このように、第２コンデンサＣ２の上記充電停止時点（放電対象に切り替えられた時期）での充電電圧Ｖ２と基準電圧Ｖstdとの差電圧のデジタルデータが生成した後には、上記出力信号φ１’をＬレベルに戻し、出力信号φ２’をＨレベルに戻す。そして、フリップフロップ回路９からの出力信号Ｑの立ち上がりのタイミング（図６の時間Ｔ４）で出力信号φ１、φ２を反転し、出力信号φ１をＨレベルに設定し、出力信号φ２をＬレベルに設定した状態を一定時間維持する。これにより、第１実施形態での補正コードを生成した方法と同様の方法で補正コード１が生成される。即ち、この一定時間の間は、出力信号Ｑの立ち上がりからスイッチＳＷ１０がオフ状態となっているため充電が阻止され、スイッチＳＷ１１がオフ状態となるため、第１コンデンサＣ１からのスイッチＳＷ１１を介した放電も阻止される。また、上記一定期間の間は、スイッチＳＷ３１のゲートにＨレベル信号が入力され、スイッチＳＷ３２のゲートにＬレベル信号が入力されるため、スイッチＳＷ３１、ＳＷ３２がオフ状態となり、第１コンデンサＣ１と第１比較回路１１との通電状態も遮断される。また、上記一定期間は、スイッチＳＷ４のゲートにＨレベル信号が入力されてオン状態となるため、第１比較回路１１の正側の入力はグランドレベルに固定され、誤動作防止が図られる。
【００５３】
一方、スイッチＳＷ２１，ＳＷ２２はオン状態となるため、ＡＤ変換器７の一方側には第１コンデンサＣ１の充電停止時点での充電電圧Ｖ１が入力される。この充電停止時点での充電電圧は、基本動作時に第１コンデンサＣ１が充電対象から放電対象に切り替えられた時点での充電電圧Ｖ１（即ち、第１コンデンサＣ１が充電対象となっていた状態から充電電圧Ｖ１が閾値Ｖstd_compを超えたことにより第１比較回路１１からＨレベル信号が出力され、出力信号ＱがＨレベルに切り替えられた切替時点での充電電圧）に相当するものである。また、ＡＤ変換器７のもう一方の入力には上述の基準電圧Ｖstdが入力される。このとき、ＡＤ変換器７では、コンデンサＣ１の上記充電停止時点（放電対象に切り替えられた時期）での充電電圧Ｖ１と基準電圧Ｖstdとの差電圧のデジタルデータが生成され、このデジタルデータが補正コード１として後述する平均部２６に入力される。
【００５４】
そして、本構成では、上記のように平均部２６に入力された補正コード１（第１コンデンサＣ１が充電対象から放電対象に切り替えられた時点での充電電圧Ｖ１と基準電圧Ｖstdとの差電圧）及び補正コード２（第２コンデンサＣ２が充電対象から放電対象に切り替えられた時点での充電電圧Ｖ２と基準電圧Ｖstdとの差電圧）の平均値を求め、これを「補正コード」として記憶部２７で保持する。
【００５５】
なお、補正コードを記憶部２７で保持してからの補正方法（閾値設定回路２０での閾値Ｖstd_compの生成方法）は、第１実施形態と同様である。即ち、閾値設定回路２０（基準電圧生成部）は、上記自己補正モードで測定されるＡＤ変換値（補正コード１、補正コード２）の平均値「（Ｖ１＋Ｖ２）／２−Ｖstd」を最終的な補正コードとして入力して記憶部２３で保持すると共に当該補正コードをデコーダ２５にてデコードする。そして、そのデコード結果に応じてスイッチＹ１〜Ｙｎを動作させ、上記補正コードに基づいて補正された電圧を閾値Ｖstd_compとして出力する。
【００５６】
具体的には、上記自己補正モードで測定されるＡＤ変換値（補正コード１、２）の平均値「（Ｖ１＋Ｖ２）／２−Ｖstd」が基準となる差電圧「Ｖtyp−Ｖstd」よりも大きいとき、即ち、（Ｖ１＋Ｖ２）／２＞Ｖtypのときは、閾値Ｖstd_compをtypical状態のときの値（基準値）よりも低くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を高くする。逆に、上記自己補正モードで測定されるＡＤ変換値「（Ｖ１＋Ｖ２）／２−Ｖstd」が基準となる差電圧「Ｖtyp−Ｖstd」よりも小さいとき、即ち、（Ｖ１＋Ｖ２）／２＜Ｖtypのときは、閾値Ｖstd_compをtypical状態のときの値（基準値）よりも高くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を低くする。例えば、図６の例では、時間Ｔ３〜Ｔ５の間で自己補正動作を行い、ＡＤ変換値の平均値「（Ｖ１＋Ｖ２）／２−Ｖstd」を取得している。そして、ＡＤ変換値の平均値「（Ｖ１＋Ｖ２）／２−Ｖstd」が基準となる差電圧「Ｖtyp−Ｖstd」よりも大きいケースであるため、時間Ｔ５から所定時間後のタイミングで、閾値Ｖstd_compをtypical状態のときの値（基準値）よりも低くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を高くしている。なお、Ｖtypは、所定の代表電圧の一例に相当するものであり、第１実施形態と同様の方法で同様に設定されてもよく、発振回路１の装置温度が代表的な特定温度のときに上記自己補正モードを行った場合の、充電停止時点での第１コンデンサＣ１の充電電圧Ｖ１と充電停止時点での第２コンデンサＣ２の充電電圧Ｖ２との平均値であってもよい。
【００５７】
以上のように、本構成でも、閾値設定回路２０は、第１比較回路１１での比較基準となる閾値（第１閾値）及び第２比較回路１３での比較基準となる閾値（第２閾値）を同一値として設定するように構成されている。そして、補正部４は、自己補正モードにおいて、切替制御回路８によって第１コンデンサＣ１が放電対象に切り替えられた時期（図６の時間Ｔ４）に当該第１コンデンサＣ１の充電電圧Ｖ１を検出し、第２コンデンサＣ２が放電対象に切り替えられた時期（図６の時間Ｔ３）に当該第２コンデンサＣ２の充電電圧Ｖ２を検出している。更に、それら検出された第１コンデンサＣ１の充電電圧Ｖ１及び第２コンデンサＣ２の充電電圧Ｖ２を反映した統計値（具体的には平均値）が所定の代表電圧Ｖtypを超える場合には、所定状態（上記typical状態）のときの発振周波数に合わせるように閾値Ｖstd_compを低くする補正データを生成し、統計値（平均値）が代表電圧Ｖtyp未満の場合には、所定状態（上記typical状態）のときの発振周波数に合わせるように閾値Ｖstd_compを高くする補正データを生成している。
【００５８】
第２実施形態の構成でも第１実施形態と同様の効果を奏することができ、この第２実施形態の構成でも各比較回路に用いる閾値を共通化することができるため、演算処理の簡素化を図ることができる。更に、両コンデンサの充電電圧Ｖ１、Ｖ２を別々に検出し、それら充電電圧Ｖ１、Ｖ２を反映した形、即ち、両比較回路の両遅延時間を反映した形で補正データを生成することができるため、両比較回路の遅延状態に差がある場合でもより適正に補正することができる。
【００５９】
［第３実施形態］
次に、図７〜図９を参照し、第３実施形態について説明する。
第３実施形態は、閾値設定回路２０の構成のみが第２実施形態と異なり、それ以外は第２実施形態と同様である。よって閾値設定回路２０以外の部分については、第２実施形態と同一の符号を付し、詳細な説明は省略する。
【００６０】
本実施形態では、図７、図８のように、閾値設定回路２０が、第１閾値Ｖstd_comp１及び第２閾値Ｖstd_comp2を別々に設定可能とされており、第１比較回路１１は、第１コンデンサＣ１の充電電圧Ｖ１が第１閾値Ｖstd_comp１に達しているときにＨレベル信号（第２信号）を出力し、充電電圧Ｖ１が第１閾値Ｖstd_comp１未満のときにはＬレベル信号（第１信号）を出力するようになっている。また、第２比較回路１３は、第２コンデンサＣ２の充電電圧Ｖ２が第２閾値Ｖstd_comp2に達しているときにＨレベル信号（第４信号）を出力し、充電電圧Ｖ２が第２閾値Ｖstd_comp2未満のときにはＬレベル信号（第３信号）を出力するようになっている。
【００６１】
本実施形態に係る発振回路１でも、基本動作時の発振動作は第１、第２実施形態と同様であり、切替制御回路８は、第１比較回路１１からＨレベル信号（第２信号）が出力されたときに第１コンデンサＣ１を充電対象から放電対象に切り替える制御を行い、第２比較回路１３からＨレベル信号（第４信号）が出力されたときに第２コンデンサＣ２を充電対象から放電対象に切り替える制御を行っている。また、基本動作時には、制御部３から、Ｌレベルの信号φ１、Ｈレベルの信号φ２、Ｌレベルの信号φ１’、Ｈレベルの信号φ２’が出力されるため、スイッチＳＷ２１、ＳＷ２２、ＳＷ２１’、ＳＷ２２’、ＳＷ４、ＳＷ４’はいずれもオフ状態となり、ＳＷ１１、ＳＷ１１’、スイッチＳＷ３１、ＳＷ３２、ＳＷ３１’、ＳＷ３２’はいずれもオン状態となる。
【００６２】
そして、本実施形態でも、制御部３が定期的に或いは所定条件成立時に基本動作を行うモードから自己補正動作を行うモード（自己補正モード）に切り替わる。この自己補正モードでの補正コード１、２の生成方法は第２実施形態と同様である。即ち、自己補正動作を行うモードに切り替わった場合、図９の時間Ｔ３のときのように、制御部３は、フリップフロップ回路９からの出力信号Ｑの立ち下がりのタイミングで出力信号φ１’、φ２’を反転し、出力信号φ１’をＨレベルに設定し、出力信号φ２’をＬレベルに設定した状態を一定時間維持する。これにより、ＡＤ変換器７は、第２コンデンサＣ２の上記充電停止時点（放電対象に切り替えられた時期）での充電電圧Ｖ２と基準電圧Ｖstdとの差電圧のデジタルデータ（補正コード２）を第２実施形態と同様の方法で生成、出力する。
【００６３】
また、このように補正コード２を生成した後には、上記出力信号φ１’をＬレベルに戻し、出力信号φ２’をＨレベルに戻す。そして、フリップフロップ回路９からの出力信号Ｑの立ち上がりのタイミング（図９の時間Ｔ４）で出力信号φ１、φ２を反転し、出力信号φ１をＨレベルに設定し、出力信号φ２をＬレベルに設定した状態を一定時間維持する。これにより、ＡＤ変換器７は、第２実施形態と同様の方法で補正コード１（第１コンデンサＣ１の上記充電停止時点（放電対象に切り替えられた時期）での充電電圧Ｖ１と基準電圧Ｖstdとの差電圧のデジタルデータ）を生成、出力する。
【００６４】
次に、閾値設定回路２０での閾値設定方法について説明する。
閾値設定回路２０では、上記自己補正モードで測定される各ＡＤ変換値（「Ｖ１−Ｖstd」（補正コード１）、「Ｖ２−Ｖstd」（補正コード２））に基づいて第１閾値Ｖstd_comp1、第２閾値Ｖstd_comp2を設定する。
【００６５】
「Ｖ１−Ｖstd」（補正コード１）に基づいて第１閾値を設定する方法は第１実施形態での閾値設定方法と同様であり、「Ｖ１−Ｖstd」（補正コード１）が基準となる差電圧「Ｖ１typ−Ｖstd」よりも大きいとき、即ち、Ｖ１＞Ｖ１typのときは、上記自己補正モードで測定されるＡＤ変換値「Ｖ１−Ｖstd」（補正コード１）を入力して記憶部２３で保持すると共に当該補正コード１をデコーダ２５にてデコードする。そして、そのデコード結果に応じてスイッチＹ１〜Ｙｎを動作させ、上記補正コードに基づいて補正された電圧を第１閾値Ｖstd_comp1として出力する。
【００６６】
具体的には、上記自己補正モードで測定されるＡＤ変換値「Ｖ１−Ｖstd」が基準となる差電圧「Ｖ１typ−Ｖstd」よりも大きいとき、即ち、Ｖ１＞Ｖ１typのときは、第１閾値Ｖstd_comp1をtypical状態のときの値（即ち、発振回路１の装置温度が代表的な特定温度のときの第１閾値Ｖstd_comp（第１基準値））よりも低くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を高くする。逆に、上記自己補正モードで測定されるＡＤ変換値「Ｖ１−Ｖstd」が基準となる差電圧「Ｖ１typ−Ｖstd」よりも小さいとき、即ち、Ｖ１＜Ｖ１typのときは、第１閾値Ｖstd_comp1をtypical状態のときの値（第１基準値）よりも高くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を低くする。例えば、図９の例では、時間Ｔ３〜Ｔ５の間で自己補正動作を行い、ＡＤ変換器７にてＡＤ変換値「Ｖ１−Ｖstd」を取得している。そして、ＡＤ変換値「Ｖ１−Ｖstd」が基準となる差電圧「Ｖ１typ−Ｖstd」よりも大きいケースであるため、時間Ｔ４から所定時間後のタイミングで、第１閾値Ｖstd_comp1をtypical状態のときの値（第１基準値）よりも低くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を高くしている。なお、Ｖ１typは、所定の代表電圧の一例に相当するものであり、第１実施形態のＶ１typと同様の方法で同様に設定することができる。例えば、発振回路１の装置温度が代表的な特定温度のときに上記自己補正モードを行った場合の、充電停止時点（図９のＴ４の時点）での第１コンデンサＣ１の充電電圧Ｖ１を代表電圧Ｖ１typとすればよい。
【００６７】
「Ｖ２−Ｖstd」（補正コード２）に基づいて第２閾値Ｖstd_comp2を設定する方法も、第１閾値の設定と基本的に同様であり、「Ｖ２−Ｖstd」（補正コード２）が基準となる差電圧「Ｖ２typ−Ｖstd」よりも大きいとき、即ち、Ｖ２＞Ｖ２typのときは、上記自己補正モードで測定されるＡＤ変換値「Ｖ２−Ｖstd」（補正コード２）を入力して記憶部２７で保持すると共に当該補正コード２をデコーダ２９にてデコードする。そして、そのデコード結果に応じてスイッチＺ１〜Ｚｎを動作させ、上記補正コード２に基づいて補正された電圧を第２閾値Ｖstd_comp2として出力する。
【００６８】
具体的には、上記自己補正モードで測定されるＡＤ変換値「Ｖ２−Ｖstd」が基準となる差電圧「Ｖ２typ−Ｖstd」よりも大きいとき、即ち、Ｖ２＞Ｖ２typのときは、第２閾値Ｖstd_comp2をtypical状態のときの値（即ち、発振回路１の装置温度が代表的な特定温度のときの第２閾値Ｖstd_comp（第２基準値））よりも低くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を高くする。逆に、上記自己補正モードで測定されるＡＤ変換値「Ｖ２−Ｖstd」が基準となる差電圧「Ｖ２typ−Ｖstd」よりも小さいとき、即ち、Ｖ２＜Ｖ２typのときは、第２閾値Ｖstd_comp2をtypical状態のときの値（第２基準値）よりも高くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を低くする。例えば、図９の例では、時間Ｔ３〜Ｔ５の間で自己補正動作を行い、ＡＤ変換器７にてＡＤ変換値「Ｖ２−Ｖstd」を取得している。そして、ＡＤ変換値「Ｖ２−Ｖstd」が基準となる差電圧「Ｖ２typ−Ｖstd」よりも大きいケースであるため、時間Ｔ５から所定時間後のタイミングで、第２閾値Ｖstd_comp2をtypical状態のときの値（第２基準値）よりも低くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を高くしている。なお、Ｖ２typは、第２代表電圧の一例に相当するものであり、上記代表電圧Ｖ１typと同じ値としてもよく、同様の方法で同様に設定してもよい。例えば、発振回路１の装置温度が代表的な特定温度のときに上記自己補正モードを行った場合の、充電停止時点（図９のＴ３の時点）での第２コンデンサＣ２の充電電圧Ｖ２を第２代表電圧Ｖ２typとすればよい。
【００６９】
以上のように、補正部４は、切替制御回路８によって第１コンデンサＣ１が放電対象に切り替えられた時期に当該第１コンデンサＣ１の充電電圧Ｖ１を検出し、検出された当該第１コンデンサＣ１の充電電圧Ｖ１が所定の代表電圧Ｖ１typを超える場合には、第１基準値（typical状態のときに設定される第１閾値）よりも第１閾値を低くする第１補正データ（補正コード１）を生成し、検出された当該第１コンデンサＣ１の充電電圧Ｖ１が代表電圧Ｖ１typ未満の場合には、第１基準値（typical状態のときに設定される第１閾値）よりも第１閾値を高くする第１補正データ（補正コード１）を生成している。また、切替制御回路８によって第２コンデンサＣ２が放電対象に切り替えられた時期に当該第２コンデンサＣ２の充電電圧Ｖ２を検出し、検出された当該第２コンデンサＣ２の充電電圧Ｖ２が代表電圧Ｖ１typと同一又は異なる第２代表電圧Ｖ２typを超える場合には、第２基準値（typical状態のときに設定される第２閾値）よりも第２閾値を低くする第２補正データ（補正コード２）を生成し、検出された当該第２コンデンサＣ２の充電電圧Ｖ２が第２代表電圧Ｖ２typ未満の場合には、第２基準値（typical状態のときに設定される第２閾値）よりも第２閾値を高くする第２補正データ（補正コード２）を生成している。
【００７０】
本実施形態に係る構成でも、第１実施形態と同様の効果を奏することができる。また、本実施形態の構成では、第１コンデンサＣ１及び第２コンデンサＣ２のそれぞれの放電開始時の充電電圧Ｖ１、Ｖ２を取得することができ、これら各充電電圧Ｖ１、Ｖ２はそれぞれの比較回路の遅延時間を別々に反映したものといえるため、各比較回路の遅延時間を個別に把握することが可能となる。そして、このような各充電電圧Ｖ１、Ｖ２に基づいて、各比較回路を補正するための各補正データ（第１補正データに相当する補正コード１、及び第２補正データに相当する補正コード２）を個別に生成することができるため、両比較回路の遅延状態に差があってもより適切な補正が可能となる。
【００７１】
[第４実施形態]
次に、第４実施形態について説明する。
図１１に示す発振回路１も、例えば半導体集積回路内において発振信号を生成、出力するように設けられるものであり、主として、制御部３、補正部４、記憶装置５、切替制御回路８、比較回路４１、定電流源１５、閾値設定回路２０、第１コンデンサＣ１、第２コンデンサＣ２、その他のスイッチなどによって構成されている。
【００７２】
制御部３は、後述する出力信号Ｑがトリガ信号として入力されるようになっており、所定タイミング（後述する出力信号Ｑの立ち上がりタイミング）で制御信号φ１、φ２を一定期間出力しうるように構成されている。この制御部３は、通常モード（基本動作を行うモード）では、出力信号φ１がＬレベルで維持され、出力信号φ２がＨレベルで維持される。一方、自己補正動作を行うモードでは、出力信号Ｑの立ち上がりをトリガとして出力信号φ１を一定時間Ｈレベルで維持し且つ出力信号φ２を一定時間Ｌレベルで維持する。なお、この制御部３は、マイコンなどの公知の制御回路によって構成されていてもよく、出力信号Ｑの立ち上がりをトリガとして一定時間Ｈレベルの出力信号φ１及びＬレベルの出力信号φ２を出力し得る構成であれば他の回路でもよい。なお、制御部３での通常モードから自己補正動作を行うモードへの切り替えは、定期的に行われてもよく、所定条件が成立したときに行われてもよい。
【００７３】
定電流源１５は、第１実施形態と同様の構成をなしており、所定の定電流を出力する公知の定電流回路によって構成されており、第１コンデンサＣ１又は第２コンデンサＣ２に充電電流を供給するように機能する。
【００７４】
第１コンデンサＣ１及び第２コンデンサＣ２はいずれも定電流源１５と導通可能に構成され、定電流源１５から供給される定電流によって充電が行われるようになっている。第１コンデンサＣ１は、後述するスイッチＳＷ１０を介して定電流源１５に接続されており、スイッチＳＷ１０がオン状態のとき且つスイッチＳＷ１１又はＳＷ１２がオフ状態のときに充電がなされ、スイッチＳＷ１０がオフ状態のとき且つスイッチＳＷ１１、ＳＷ１２がオン状態のときに放電がなされる。第２コンデンサＣ２は、後述するスイッチＳＷ１０’を介して定電流源１５に接続されており、第１コンデンサＣ１と並列接続されている。この第２コンデンサＣ２は、スイッチＳＷ１０’がオン状態のとき且つスイッチＳＷ１２’がオフ状態のときに充電がなされ、スイッチＳＷ１０’がオフ状態のとき且つスイッチＳＷ１２’がオン状態のときに放電がなされる。
【００７５】
切替制御回路８は、フリップフロップ回路９と、充放電切替部１０ａ，１０ｂと、入力切替部４３と、出力切替部４５と、遅延部４７とを備えており、比較回路４１から出力される信号に基づき、定電流源１５からの充電対象を第１コンデンサＣ１及び第２コンデンサＣ２のいずれか一方とし、他方を放電対象とするように切り替えている。また、充電対象とされたコンデンサの充電電圧を比較回路４１の入力電圧とするように切り替えている。即ち、定電流源１５からの充電対象を第１コンデンサＣ１とするように切り替えた場合には、その充電対象とされた第１コンデンサＣ１の充電電圧Ｖ１を比較回路４１の入力電圧とするように切り替え、定電流源１５からの充電対象を第２コンデンサＣ２とするように切り替えた場合には、その充電対象とされた第２コンデンサＣ２の充電電圧Ｖ２を比較回路４１の入力電圧とするように切り替えている。
【００７６】
フリップフロップ回路９は、第１実施形態と同様の構成をなし、公知のＲＳフリップフロップ回路として構成されており、出力切替部４５からの第１出力信号ＶsetがＳ端子に入力され、出力切替部４５からの第２出力信号ＶrstがＲ端子に入力されるようになっている。このフリップフロップ回路９は、Ｓ端子にＨレベル信号が入力されＲ端子にＬレベル信号が入力されたときにＱ端子からＨレベル信号を出力し、ＱＢ端子からＬレベル信号を出力する。また、Ｒ端子にＨレベル信号が入力され、Ｓ端子にＬレベル信号が入力されたときにＱ端子からＬレベル信号を出力し、ＱＢ端子からＨレベル信号を出力する。なお、Ｓ端子、Ｒ端子の入力が共にＬレベルの場合にはそれまでの出力状態を保持するようになっており、Ｓ端子、Ｒ端子には同時にＨレベル信号が入力されないようになっている。
【００７７】
充放電切替部１０ａは、第１実施形態の充放電切替部１０ａと同様の構成をなし、半導体スイッチ素子ＳＷ１０、ＳＷ１１、ＳＷ１２とこれらに接続される接続ラインによって構成されている。スイッチＳＷ１０は、Ｐチャネル型のＭＯＳＦＥＴとして構成されており、ソースが定電流源１５の出力側に接続され、ドレインが第１コンデンサＣ１の一端側に接続されている。また、スイッチＳＷ１０のゲートは、フリップフロップ回路９のＱ端子（出力端子）に接続されている。スイッチＳＷ１１は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレインがスイッチＳＷ１０のドレイン及び第１コンデンサＣ１の一端側に接続され、ソースがスイッチＳＷ１２のドレインに接続されている。また、スイッチＳＷ１１のゲートは、制御部３におけるφ２信号の出力端子に接続されている。スイッチＳＷ１２は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレインがスイッチＳＷ１１のソースに接続され、ソースがグランドに接続されている。また、スイッチＳＷ１２のゲートは、フリップフロップ回路９のＱ端子（出力端子）に接続されている。
【００７８】
充放電切替部１０ｂは、第１実施形態の充放電切替部１０ｂと同様の構成をなし、充放電切替部１０ａと並列に接続され、半導体スイッチ素子ＳＷ１０’、ＳＷ１２’とこれらに接続される接続ラインによって構成されている。スイッチＳＷ１０’は、Ｐチャネル型のＭＯＳＦＥＴとして構成されており、ソースが定電流源１５の出力側に接続され、ドレインが第２コンデンサＣ２の一端側に接続されている。また、スイッチＳＷ１０’のゲートは、フリップフロップ回路９のＱＢ端子に接続されている。スイッチＳＷ１２’は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレインがスイッチＳＷ１０’のドレイン及び第２コンデンサＣ２の一端側に接続され、ソースがグランドに接続されている。また、スイッチＳＷ１２’のゲートは、フリップフロップ回路９のＱＢ端子に接続されている。
【００７９】
比較回路４１は、公知のコンパレータとして構成されている。この比較回路４１は、正側の入力端子が入力切替部４３からの出力ライン４３ａに接続されており、入力切替部４３のスイッチＳＷ５１、ＳＷ５２がオン状態であり、且つスイッチＳＷ５１’、ＳＷ５２’がオフ状態のときに、第１コンデンサＣ１の充電電圧Ｖ１を正側の入力信号として入力するように構成されている。また、入力切替部４３のスイッチＳＷ５１’、ＳＷ５２’がオン状態であり、且つスイッチＳＷ５１、ＳＷ５２がオフ状態のときに、第２コンデンサＣ２の充電電圧Ｖ２を正側の入力信号として入力するように構成されている。
【００８０】
また、比較回路４１の負側の入力端子には、閾値設定回路（基準電圧生成部）２０で設定された閾値Ｖstd_compが入力されるようになっている。閾値Ｖstd_compは、比較回路４１での比較基準となる「所定閾値」の一例に相当する。この比較回路４１は、入力切替部４３による切り替えに応じて第１コンデンサＣ１に充電された充電電圧Ｖ１又は第２コンデンサＣ２に充電された充電電圧Ｖ２のいずれかを入力電圧Ｖcomp_inとし、当該入力電圧Ｖcomp_inが所定閾値Ｖstd_comp未満である場合にＬレベル信号（第１信号）を出力し、当該入力電圧Ｖcomp_inが所定閾値Ｖstd_comp以上である場合にＨレベル信号（第２信号）を出力するように機能する。
【００８１】
入力切替部４３は、スイッチＳＷ５１、ＳＷ５２の対と、スイッチＳＷ５１’、ＳＷ５２’の対とを有している。スイッチＳＷ５１、ＳＷ５２の対は、第１コンデンサＣ１と比較回路４１との間をオンオフするスイッチとして機能するものであり、スイッチＳＷ５１は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレインが第１コンデンサＣ１の一端側及びスイッチＳＷ１０のドレインに接続され、ソースが比較回路４１の正側の入力端子に接続されている。また、スイッチＳＷ５１のゲートは、フリップフロップ回路９のＱＢ端子に接続されている。また、スイッチＳＷ５２は、Ｐチャネル型のＭＯＳＦＥＴとして構成されており、ソースがコンデンサＣ１の一端側及びスイッチＳＷ１０のドレインに接続され、ドレインが比較回路４１の正側の入力端子に接続されている。また、スイッチＳＷ２２のゲートは、フリップフロップ回路９のＱ端子に接続されている。
【００８２】
また、スイッチＳＷ５１’、ＳＷ５２’の対は、第２コンデンサＣ２と比較回路４１との間をオンオフするスイッチとして機能するものであり、スイッチＳＷ５１’は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレインが第２コンデンサＣ２の一端側及びスイッチＳＷ１０’のドレインに接続され、ソースが比較回路４１の正側の入力端子に接続されている。また、スイッチＳＷ５１’のゲートは、フリップフロップ回路９のＱ端子に接続されている。また、スイッチＳＷ５２’は、Ｐチャネル型のＭＯＳＦＥＴとして構成されており、ソースが第２コンデンサＣ２の一端側及びスイッチＳＷ１０’のドレインに接続され、ドレインが比較回路４１の正側の入力端子に接続されている。また、スイッチＳＷ５２’のゲートは、フリップフロップ回路９のＱＢ端子に接続されている。
【００８３】
このように構成される入力切替部４３では、フリップフロップ回路９のＱ端子からの出力がＬレベルであり且つＱＢ端子からの出力がＨレベルである場合に、スイッチＳＷ５１、ＳＷ５２が共にオン状態となり且つスイッチＳＷ５１’、ＳＷ５２’が共にオフ状態となり、このときに第１コンデンサＣ１の充電電圧Ｖ１が比較回路４１の正側の入力電圧として入力される。また、フリップフロップ回路９のＱ端子からの出力がＨレベルであり且つＱＢ端子からの出力がＬレベルである場合に、スイッチＳＷ５１、ＳＷ５２が共にオフ状態となり且つスイッチＳＷ５１’、ＳＷ５２’が共にオン状態となり、このときに第２コンデンサＣ２の充電電圧Ｖ２が比較回路４１の正側の入力電圧として入力される。
【００８４】
出力切替部４５及び遅延部４７は、充電対象となっている一方のコンデンサの充電電圧が所定閾値Ｖstd_comp以上になった場合に、充電対象を他方のコンデンサとするように切り替え、且つその切り替えタイミングよりも所定時間経過した後に、次回の充電対象の切り替えを許可するように機能している。
【００８５】
遅延部４７は、例えば公知の遅延回路として構成されており、フリップフロップ回路９のＱ端子からの出力信号を入力可能に構成されると共に、このＱ端子からの出力信号を遅延させて出力するように構成されている。例えば、図１２のように、Ｑ端子からのパルス信号の周期よりも短い時間（より具体的にはＱ端子からのパルス信号の半周期よりも短い時間であり、例えば１／４周期程度）だけ遅延させた遅延信号Ｑ（Ｄｅｌａｙ）を出力している。
【００８６】
出力切替部４５は、ＡＮＤ回路４５ａ，４５ｂと、ＮＯＴ回路（インバータ）４５ｃとを備えている。ＮＯＴ回路（インバータ）４５ｃは、入力側が遅延部４７からの出力ラインに接続され、出力側がＡＮＤ回路４５ａの第１入力端子に接続されている。また、遅延部４７からの出力ラインは、ＡＮＤ回路４５ｂの第１入力端子にも接続されている。そして、比較回路４１からの出力ラインは、ＡＮＤ回路４５ａ、４５ｂの各第２入力端子に接続されている。このように構成される出力切替部４５では、遅延部４７からＨレベル信号が出力されている場合には、ＡＮＤ回路４５ａからの出力はＬレベルで維持され、比較回路４１からの信号がＡＮＤ回路４５ｂからフリップフロップ回路９のＲ端子に出力される。つまり、遅延部４７からＨレベル信号が出力されている場合、フリップフロップ回路９のＳ端子にはＬレベル信号が入力され、比較回路４１からＨレベル信号が出力されているときにＲ端子にＨレベル信号が入力され、比較回路４１からＬレベル信号が出力されているときにＲ端子にＬレベル信号が入力されることになる。逆に、遅延部４７からＬレベル信号が出力されている場合には、ＡＮＤ回路４５ｂからの出力はＬレベルで維持され、比較回路４１からの信号がＡＮＤ回路４５ａからフリップフロップ回路９のＳ端子に出力される。つまり、遅延部４７からＬレベル信号が出力されている場合、フリップフロップ回路９のＲ端子にはＬレベル信号が入力され、比較回路４１からＨレベル信号が出力されているときにＳ端子にＨレベル信号が入力され、比較回路４１からＬレベル信号が出力されているときにＳ端子にＬレベル信号が入力されることになる。
【００８７】
補正部４は、第１実施形態の補正部４と同様の構成をなし且つ同様に機能するものであり、記憶装置５とＡＤ変換器７によって構成されている。この補正部４は、比較回路４１からの出力が第１信号（Ｌレベル信号）から第２信号（Ｈレベル信号）に切り替わったことに応じて切替制御回路８によって第１コンデンサＣ１が放電対象に切り替えられた時期（即ち、スイッチＳＷ１０がオフ状態となり、スイッチＳＷ１２がオン状態となった時期）での当該第１コンデンサＣ１の充電電圧Ｖ１に基づいて、閾値設定回路２０で設定される閾値の補正に用いる補正データを生成している。なお、ここでは、切替制御回路８によって第１コンデンサＣ１が放電対象に切り替えられた時期での当該第１コンデンサＣ１の充電電圧Ｖ１に基づいて、閾値設定回路２０で設定される閾値の補正に用いる補正データを生成しているが、切替制御回路８によって第２コンデンサＣ２が放電対象に切り替えられた時期での当該第２コンデンサＣ２の充電電圧Ｖ２に基づいて、閾値設定回路２０で設定される閾値の補正に用いる補正データを同様の方法で生成してもよい。
【００８８】
記憶装置５は、第１実施形態の記憶装置５と同様の構成をなし且つ同様に機能しており、閾値設定回路２０での閾値設定の基準となる電圧を特定可能な情報（基準コード）が記憶されている。基準コードは、当該発振回路１の装置温度が代表的な特定温度（例えば２０℃）のときに当該発振回路１が所望の発振周波数となるように基準電圧Ｖstdを設定するための値である。基準電圧Ｖstdを設定したときの自己補正モードでの第１コンデンサＣ１の放電開始時充電電圧Ｖ１は一意の代表電圧Ｖ１typとなる。この代表電圧Ｖ１typと基準電圧Ｖstdとの差電圧のデジタルデータを基準コードとなるように定義する。
【００８９】
ＡＤ変換器７は、第１実施形態のＡＤ変換器７と同様の構成をなし且つ同様に機能している。このＡＤ変換器７は、スイッチ（スイッチＳＷ２１、ＳＷ２２）を介して第１コンデンサＣ１に接続されており、第１コンデンサＣ１の充電電圧Ｖ１が入力可能とされている。なお、スイッチＳＷ２１は、Ｎチャネル型のＭＯＳＦＥＴとして構成されており、ドレインがコンデンサＣ１の一端側及びスイッチＳＷ１０のドレインに接続され、ソースがＡＤ変換器７の一方の入力側に接続されている。また、スイッチＳＷ２１のゲートは、制御部３における出力信号φ１の出力端子に接続されている。また、スイッチＳＷ２２は、Ｐチャネル型のＭＯＳＦＥＴとして構成されており、ソースがコンデンサＣ１の一端側及びスイッチＳＷ１０のドレインに接続され、ドレインがＡＤ変換器７の一方の入力側に接続されている。また、スイッチＳＷ２２のゲートは、制御部３における出力信号φ２の出力端子に接続されている。また、ＡＤ変換器７には、閾値設定回路２０で生成された基準電圧Ｖstdが入力されるようになっており、スイッチＳＷ２１、ＳＷ２２がオン状態となったタイミングでの第１コンデンサＣ１の充電電圧Ｖ１と基準電圧Ｖstdとの差電圧をデジタル信号に変換するように機能している。
【００９０】
閾値設定回路２０は、比較回路４１での比較基準となる閾値（第１閾値、第２閾値として用いられる共通の値）を設定するものであり、基本的には第１実施形態で用いた閾値設定回路２０と同様の構成をなし且つ同様の機能を有している（図２参照）。この閾値設定回路２０も、図２のように構成されており、記憶装置５から出力される基準コードと、ＡＤ変換器７から出力される補正コード（スイッチＳＷ２１、ＳＷ２２がオン状態となったタイミングでの第１コンデンサＣ１の充電電圧Ｖ１と基準電圧Ｖstdとの差電圧のデジタルデータ）を入力として、基準電圧Ｖstdと閾値Ｖstd_compを出力するように構成されている。
【００９１】
この閾値設定回路２０も、所定の電源とグランドとの間に抵抗Ｒ１〜Ｒｍが直列に接続されており、各抵抗間にＭＯＳＦＥＴやバイポーラトランジスタなどからなるスイッチＸ１〜Ｘｎの各一端が接続され、スイッチＸ１〜Ｘｎの各他端には基準電圧Ｖstdの出力ラインが接続されている。そしてデコーダ２１に設けられたｎ個の端子に各スイッチＸ１〜Ｘｎの制御端子が接続されており、各スイッチＸ１〜Ｘｎは、デコーダ２１において対応する端子がＨレベルとなったときにオン状態に切り替わり、デコーダ２１において対応する端子がＬレベルとなったときにオフ状態に切り替わるようになっている。また、各抵抗間には、ＭＯＳＦＥＴやバイポーラトランジスタなどからなるスイッチＹ１〜Ｙｎの各一端が接続され、スイッチＹ１〜Ｙｎの各他端には閾値Ｖstd_compを出力するための出力ラインが接続されている。そしてデコーダ２５に設けられたｎ個の端子に各スイッチＹ１〜Ｙｎの制御端子が接続されており、各スイッチＹ１〜Ｙｎは、デコーダ２５において対応する端子がＨレベルとなったときにオン状態に切り替わり、デコーダ２５において対応する端子がＬレベルとなったときにオフ状態に切り替わるようになっている。この構成では、記憶装置５から読み出された基準コードがデコーダ２１に入力されると、デコーダ２１の各端子の状態は基準コードに対応する状態となり、各スイッチＸ１〜Ｘｎに対し基準コードに対応する信号が並列に出力される。これにより、基準コードに対応した基準電圧Ｖstdが出力される。また、補正値を特定する情報（補正コード）が記憶部２３で保持され、デコーダ２５に入力されると、デコーダ２５の各端子の状態は補正コードに対応する状態となり、各スイッチＹ１〜Ｙｎに対し補正コードに対応する信号が並列に出力される。そして、本構成では、補正コードを変更することでスイッチＹ１〜Ｙｎの状態を切り替えることができ、出力される閾値Ｖstd_compを増減することができる。なお、当該発振回路１の起動後の初期設定時には、記憶部２３には基準コードが保持されるようになっており、閾値Ｖstd_compは、基準電圧Ｖstdと同電圧が出力されるようにする。
【００９２】
次に、本実施形態の発振回路１の動作について説明する。この発振回路１の基本動作は、第１実施形態と同様であり、制御部３からの出力信号φ１がＬレベルであり、出力信号φ２がＨレベルであるときの動作である。つまり、基本動作時は、スイッチＳＷ１１は常にオン状態であり、スイッチＳＷ２１、ＳＷ２２は常にオフ状態である。
【００９３】
この基本動作時は、図１２の時間Ｔ１以降のように、フリップフロップ回路９からの出力信号ＱがＬレベルの間は、スイッチＳＷ１０がオン状態となり、スイッチＳＷ１２がオフ状態となるため、定電流源１５からの充電電流により第１コンデンサＣ１が充電される。このとき、出力信号ＱＢはＨレベルであり、スイッチＳＷ１０’がオフ状態となり、スイッチＳＷ１２’がオン状態となるため第２コンデンサＣ２は放電される。この場合、入力切替部４３において、スイッチＳＷ５１、ＳＷ５２がオン状態となり、スイッチＳＷ５１’、ＳＷ５２’がオフ状態になるため、第１コンデンサＣ１の充電電圧Ｖ１が比較回路４１の正側の入力端子に入力される。そして、この動作では、第１コンデンサＣ１の充電電圧Ｖ１が閾値Ｖstd_comp未満の間は、比較回路４１からＬレベル信号の出力（「０」の出力）がなされる。一方、第１コンデンサＣ１の充電電圧Ｖ１が閾値Ｖstd_compを超えたときには、比較回路４１からＨレベル信号の出力（「１」の出力）がなされる（時間Ｔ２からのＶset信号を参照：図１２）。
【００９４】
比較回路４１からＨレベル信号の出力（「１」の出力）がなされると、このＨレベル信号はＡＮＤ回路４５ａ，４５ｂにそれぞれ入力される。この入力直後（時間Ｔ２の直後）は遅延部４７からＬレベル信号が出力されており（即ち、Ｑ端子からのＬレベル信号が遅延した信号が出力されており）、Ｓ端子に入力されるＶset信号は、Ｈレベル信号となる。つまり、第１コンデンサＣ１の充電電圧Ｖ１が閾値Ｖstd_compを超えた後、第２コンデンサＣ２の充電電圧Ｖ２が比較回路４１の正側の入力電圧となるように切り替わり、当該入力電圧が閾値Ｖstd_comp未満になるまでＨレベルのＶset信号がＳ端子に入力される。このようにＨレベルのＶset信号が入力されると、フリップフロップ回路９の出力信号ＱがＨレベル（「１」の信号）に切り替わり、出力信号ＱＢはＬレベル（「０」の信号）に切り替わる（時間Ｔ２からの出力信号Ｑ、ＱＢ参照）。時間Ｔ２以降のように、フリップフロップ回路９からの出力信号ＱがＨレベルの間は、スイッチＳＷ１０がオフ状態となり、スイッチＳＷ１２がオン状態となり、基本動作時は出力信号φ２がＨレベルで維持されてスイッチＳＷ１１もオン状態であるため、定電流源１５からの第１コンデンサＣ１への電流供給が遮断されつつ第１コンデンサＣ１は放電される。一方、フリップフロップ回路９からの出力信号ＱＢがＬレベルの間は、スイッチＳＷ１０’がオン状態となり、スイッチＳＷ１２’がオフ状態となるため、定電流源１５からの充電電流により第２コンデンサＣ２が充電される。この場合、入力切替部４３において、スイッチＳＷ５１’、ＳＷ５２’がオン状態となり、スイッチＳＷ５１、ＳＷ５２がオフ状態になるため、第２コンデンサＣ２の充電電圧Ｖ２が比較回路４１の正側の入力端子に入力されることになる。また、この構成では、時間Ｔ２にて比較回路４１からＨレベル信号の出力（「１」の出力）がなされた後、ある程度の時間が経つまで（時間Ｔ２の後、少なくともＶset信号がＬレベルに変化するまで）は遅延部４７からの信号がＬレベルで維持されるため、この期間はＲ端子にＨレベル信号が入力されることはない。つまり、第１コンデンサＣ１の充電電圧Ｖ１が閾値Ｖstd_compを超えた後、第２コンデンサＣ２の充電電圧Ｖ２が比較回路４１の正側の入力電圧となるように切り替わり、当該入力電圧が閾値Ｖstd_comp未満で安定するまでの過渡期においてＱ端子及びＱＢ端子からの信号の切り替わり（次の切り替わり）が阻止される。
【００９５】
フリップフロップ回路９からのＱＢ端子からの出力信号がＬレベル且つＱ端子からの出力信号がＨレベルとなって第２コンデンサＣ２が充電対象となった場合、比較回路４１に入力される第２コンデンサＣ２の充電電圧Ｖ２が閾値Ｖstd_comp未満の間は、比較回路４１からＬレベル信号の出力（「０」の出力）がなされる。一方、第２コンデンサＣ２の充電電圧Ｖ２が閾値Ｖstd_compを超えたときには、比較回路４１からＨレベル信号の出力（「１」の出力）がなされる（時間Ｔ３からのＶrst信号を参照：図３）。これにより、出力信号Ｑ、ＱＢが再度反転する（図３の時間Ｔ３参照）。そして、このように比較回路４１からＨレベル信号の出力（「１」の出力）がなされると、このＨレベル信号はＡＮＤ回路４５ａ，４５ｂにそれぞれ入力される。この入力直後（時間Ｔ３の直後）は遅延部４７からＨレベル信号が出力されており（即ち、Ｑ端子からのＨレベル信号が遅延した信号が出力されており）、Ｒ端子に入力されるＶrst信号は、Ｈレベル信号となる。つまり、第２コンデンサＣ２の充電電圧Ｖ２が閾値Ｖstd_compを超えた後、第１コンデンサＣ１の充電電圧Ｖ１が比較回路４１の正側の入力電圧となるように切り替わり、当該入力電圧が閾値Ｖstd_comp未満になるまでＨレベルのＶrst信号がＲ端子に入力される。このようにＨレベルのＶrst信号が入力されると、フリップフロップ回路９の出力信号ＱがＬレベル（「０」の信号）に切り替わり、出力信号ＱＢはＨレベル（「１」の信号）に切り替わる（時間Ｔ３からの出力信号Ｑ、ＱＢ参照）。時間Ｔ３以降のように、フリップフロップ回路９からの出力信号ＱＢがＨレベルの間は、スイッチＳＷ１０’がオフ状態となり、スイッチＳＷ１２’がオン状態となり、定電流源１５からの第２コンデンサＣ２への電流供給が遮断されつつ第２コンデンサＣ２は放電される。一方、フリップフロップ回路９からの出力信号ＱがＬレベルの間は、スイッチＳＷ１０がオン状態となり、スイッチＳＷ１２がオフ状態となるため、定電流源１５からの充電電流により第１コンデンサＣ１が充電される。この場合、入力切替部４３において、スイッチＳＷ５１、ＳＷ５２がオン状態となり、スイッチＳＷ５１’、ＳＷ５２’がオフ状態になるため、第１コンデンサＣ１の充電電圧Ｖ１が比較回路４１の正側の入力端子に入力されることになる。また、この場合も、時間Ｔ３にて比較回路４１からＨレベル信号の出力（「１」の出力）がなされた後、ある程度の時間が経つまで（時間Ｔ３の後、少なくともＶrst信号がＬレベルに変化するまで）は遅延部４７からの信号がＨレベルで維持されるため、この期間はＳ端子にＨレベル信号が入力されることはない。つまり、第２コンデンサＣ２の充電電圧Ｖ２が閾値Ｖstd_compを超えた後、第１コンデンサＣ１の充電電圧Ｖ１が比較回路４１の正側の入力電圧となるように切り替わり、当該入力電圧が閾値Ｖstd_comp未満で安定するまでの過渡期においてＱ端子及びＱＢ端子からの信号の切り替わり（次の切り替わり）が阻止される。このような動作を繰り返すことで、出力信号Ｑ及び出力信号ＱＢは、所定周期の発振信号となる。
【００９６】
次に、自己補正動作について説明する。本実施形態の発振回路１でも、第１実施形態と同様の方式で自己補正動作が行われ、制御部３が定期的に或いは所定条件成立時に基本動作を行うモードから自己補正動作を行うモード（自己補正モード）に切り替わる。自己補正動作を行うモードに切り替わった場合、制御部３は、フリップフロップ回路９からの出力信号Ｑの立ち上がりのタイミングで出力信号φ１、φ２を反転し、出力信号φ１をＨレベルに設定し、出力信号φ２をＬレベルに設定した状態を一定時間維持する。
【００９７】
この一定時間の間は、出力信号Ｑの立ち上がりからスイッチＳＷ１０がオフ状態となっているため充電が阻止され、スイッチＳＷ１１がオフ状態となるため、第１コンデンサＣ１からのスイッチＳＷ１１を介した放電も阻止される。なお、このときには、スイッチＳＷ５１、ＳＷ５２がいずれもオフ状態に切り替わるため、比較回路４１と第１コンデンサＣ１との間の通電が遮断される。
【００９８】
一方、スイッチＳＷ２１，ＳＷ２２はオン状態となるため、ＡＤ変換器７の一方側には第１コンデンサＣ１の充電停止時点での充電電圧Ｖ１が入力される。この充電停止時点での充電電圧は、基本動作時に第１コンデンサＣ１が充電対象から放電対象に切り替えられた時点での充電電圧（即ち、第１コンデンサＣ１が充電対象となっていた状態から充電電圧Ｖ１が閾値Ｖstd_compを超えたことにより比較回路４１からＨレベル信号が出力され、出力信号ＱがＨレベルに切り替えられた切替時点での充電電圧）に相当するものである。また、ＡＤ変換器７のもう一方の入力には上述の基準電圧Ｖstdが入力される。このとき、ＡＤ変換器７では、コンデンサＣ１の上記充電停止時点（放電対象に切り替えられた時期）での充電電圧Ｖ１と基準電圧Ｖstdとの差電圧のデジタルデータが生成される。
【００９９】
本実施形態の補正の考え方は第１実施形態と同様であり、発振回路１の装置温度が代表的な特定温度から変化したことによる遅延時間の変化をΔtとすると、Δt＝Ｃ/Ｉ×｛（Ｖ１−Ｖstd）-（Ｖ１typ−Ｖstd）｝で算出できる。この式における「Ｖ１typ−Ｖstd」（基準となる差電圧）は、typical状態（即ち、発振回路１の装置温度が代表的な特定温度の状態）において、上記自己補正モードを行った場合の、充電停止時点（即ち、第１コンデンサＣ１が充電対象となっていた状態から充電電圧Ｖ１が閾値Ｖstd_compを超えたことにより比較回路４１からＨレベル信号が出力され、出力信号ＱがＨレベルに切り替えられた切替時点）でのコンデンサＣ１の充電電圧を反映した値であり、そのＡ／Ｄ変換結果は基準コードとして記憶装置５に保持されている。
【０１００】
そして、上記自己補正モードで測定されるＡＤ変換値「Ｖ１−Ｖstd」が基準となる差電圧「Ｖ１typ−Ｖstd」よりも大きいとき、即ち、Ｖ１＞Ｖ１typ（Ｖ１typは、所定の代表電圧の一例に相当）のときは、typical状態のときよりも発振周波数が低くなっており、上記自己補正モードで測定されるＡＤ変換値「Ｖ１−Ｖstd」が基準となる差電圧「Ｖ１typ−Ｖstd」よりも小さいとき、即ち、Ｖ１＜Ｖ１typのときは、typical状態のときよりも発振周波数が高くなっているといえる。従って、閾値設定回路２０（基準電圧生成部）は、上記自己補正モードで測定されるＡＤ変換値「Ｖ１−Ｖstd」（補正コード）を入力して記憶部２３で保持すると共に当該補正コードをデコーダ２５にてデコードする。そして、そのデコード結果に応じてスイッチＹ１〜Ｙｎを動作させ、上記補正コードに基づいて補正された電圧を閾値Ｖstd_compとして出力する。
【０１０１】
具体的には、上記自己補正モードで測定されるＡＤ変換値「Ｖ１−Ｖstd」が基準となる差電圧「Ｖ１typ−Ｖstd」よりも大きいとき、即ち、Ｖ１＞Ｖ１typ（Ｖ１typは、所定の代表電圧の一例に相当）のときは、閾値Ｖstd_compをtypical状態のときの値（即ち、発振回路１の装置温度が代表的な特定温度のときの閾値Ｖstd_comp＝Ｖstd（基準値））よりも低くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を高くする。逆に、上記自己補正モードで測定されるＡＤ変換値「Ｖ１−Ｖstd」が基準となる差電圧「Ｖ１typ−Ｖstd」よりも小さいとき、即ち、Ｖ１＜Ｖ１typのときは、閾値Ｖstd_compをtypical状態のときの値（基準値）よりも高くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を低くする。例えば、図１２の例では、時間Ｔ３〜Ｔ５の間で自己補正動作を行い、ＡＤ変換器７にてＡＤ変換値「Ｖ１−Ｖstd」を取得している。そして、ＡＤ変換値「Ｖ１−Ｖstd」が基準となる差電圧「Ｖ１typ−Ｖstd」よりも大きいケースであるため、時間Ｔ５から所定時間後のタイミングで、閾値Ｖstd_compをtypical状態のときの値（基準値）よりも低くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を高くしている。図１２のように、補正された閾値Ｖstd_compの反映は、第１コンデンサＣ１の充電動作に影響を与えないよう、第２コンデンサＣ２の放電動作が始まった直後に実施することが望ましい。
【０１０２】
本構成でも、補正部４は、切替制御回路８によって第１コンデンサＣ１が放電対象に切り替えられた時期に当該第１コンデンサＣ１の充電電圧Ｖ１を検出し、検出された当該充電電圧Ｖ１が所定の代表電圧Ｖ１typを超える場合（即ち、Ｖ１＞Ｖ１typ）には所定の基準値（上記typical状態のときに設定される閾値）のときよりも閾値Ｖstd_compを低くする補正データを生成し、検出された当該充電電圧Ｖ１が代表電圧Ｖ１typ未満の場合には、所定の基準値（上記typical状態のときに設定される閾値）のときよりも閾値Ｖstd_compを高くする補正データを生成している。なお、上記発振回路１では、補正コードの上限値及び下限値が予め定められており、デコーダ２５に上限を超える補正データが入力された場合、当該デコーダ２５は、設定された上限値をスイッチＹ１〜Ｙｎに出力し、デコーダ２５に下限を下回る補正データが入力された場合には、設定された下限値をスイッチＹ１〜Ｙｎに出力する。
【０１０３】
［第５実施形態］
次に、図１３〜図１４を参照し、第５実施形態について説明する。
第５実施形態では、図１３、図１４に示すように、制御部３において第４実施形態と同様の出力信号φ１、φ２に加え、出力信号φ１’、φ２’をも出力可能とした点、スイッチＳＷ１１’、ＳＷ２１’、ＳＷ２２’を追加した点、ＡＤ変換器７及び平均値生成部２６（第２実施形態の平均値生成部２６と同様の構成のものであり、以下、平均部ともいう）での補正コードの生成方法が第４実施形態と異なり、それ以外の構成は第４実施形態と同様である。よって、これら以外の構成（第４実施形態と同様の点）については第４実施形態と同一の符号を付し、詳細な説明は省略する。
【０１０４】
第５実施形態の発振回路１は、制御部３において、出力信号Ｑがトリガ信号として入力されるようになっている。そして、この制御部３は、通常モード（第４実施形態と同様の基本動作を行うモード）では、出力信号φ１がＬレベルで維持され、出力信号φ２がＨレベルで維持され、出力信号φ１’がＬレベルで維持され、出力信号φ２’がＨレベルで維持される。一方、自己補正動作を行うモードでは、出力信号Ｑの立ち下がりをトリガとして出力信号φ１’を一定時間Ｈレベルで維持し且つ出力信号φ２’を一定時間Ｌレベルで維持する。また、出力信号Ｑの立ち上がりをトリガとして出力信号φ１を一定時間Ｈレベルで維持し且つ出力信号φ２を一定時間Ｌレベルで維持する。なお、この制御部３は、マイコンなどの公知の制御回路によって構成されていてもよく、出力信号Ｑの立ち上がり、立ち下がりをトリガとして上記信号を出力し得る構成であれば他の回路でもよい。また、制御部３での通常モードから自己補正動作を行うモードへの切り替えは、定期的に行われてもよく、所定条件が成立したときに行われてもよい。
【０１０５】
本実施形態に係る発振回路１では、基本動作時の発振動作は第１、第４実施形態と同様である。なお、この基本動作時には、上述したように制御部３から、Ｌレベルの信号φ１、Ｈレベルの信号φ２、Ｌレベルの信号φ１’、Ｈレベルの信号φ２’が出力されるため、スイッチＳＷ２１、ＳＷ２２、ＳＷ２１’、ＳＷ２２’はいずれもオフ状態となり、スイッチＳＷ１１、ＳＷ１１’はいずれもオン状態となる。
【０１０６】
そして、本実施形態でも、制御部３が定期的に或いは所定条件成立時に基本動作を行うモードから自己補正動作を行うモード（自己補正モード）に切り替わる。自己補正動作を行うモードに切り替わった場合、図１４の時間Ｔ３のときのように、制御部３は、フリップフロップ回路９からの出力信号Ｑの立ち下がりのタイミングで出力信号φ１’、φ２’を反転し、出力信号φ１’をＨレベルに設定し、出力信号φ２’をＬレベルに設定した状態を一定時間維持する。
【０１０７】
この一定時間の間は、出力信号Ｑの立ち下がり（即ち出力信号ＱＢの立ち上がり）からスイッチＳＷ１０’がオフ状態となっているためコンデンサＣ２への充電が阻止され、スイッチＳＷ１１’がオフ状態となるため、第２コンデンサＣ２からのスイッチＳＷ１１’を介した放電も阻止される。一方、上記一定期間の間は、スイッチＳＷ２１’，ＳＷ２２’はオン状態となり、スイッチＳＷ２１、ＳＷ２２はオフ状態で維持されるため、ＡＤ変換器７の一方側には第２コンデンサＣ２の充電停止時点での充電電圧Ｖ２が入力される。この充電停止時点での充電電圧は、基本動作時に第２コンデンサＣ２が充電対象から放電対象に切り替えられた時点での充電電圧（即ち、第２コンデンサＣ２が充電対象となっていた状態から充電電圧Ｖ２が閾値Ｖstd_compを超えたことにより比較回路４１からＨレベル信号が出力され、出力信号ＱＢがＨレベルに切り替えられた切替時点での充電電圧）に相当するものである。また、ＡＤ変換器７のもう一方の入力には上述の基準電圧Ｖstdが入力される。このとき、ＡＤ変換器７では、第２コンデンサＣ２の上記充電停止時点（放電対象に切り替えられた時期）での充電電圧Ｖ２と基準電圧Ｖstdとの差電圧のデジタルデータが生成される。なお、このデジタルデータは、補正コード２として後述する平均部２６に入力される。
【０１０８】
このように、第２コンデンサＣ２の上記充電停止時点（放電対象に切り替えられた時期）での充電電圧Ｖ２と基準電圧Ｖstdとの差電圧のデジタルデータが生成した後には、上記出力信号φ１’をＬレベルに戻し、出力信号φ２’をＨレベルに戻す。そして、フリップフロップ回路９からの出力信号Ｑの立ち上がりのタイミング（図１４の時間Ｔ４）で出力信号φ１、φ２を反転し、出力信号φ１をＨレベルに設定し、出力信号φ２をＬレベルに設定した状態を一定時間維持する。これにより、第４実施形態での補正コードを生成した方法と同様の方法で補正コード１が生成される。即ち、この一定時間の間は、出力信号Ｑの立ち上がりからスイッチＳＷ１０がオフ状態となっているため充電が阻止され、スイッチＳＷ１１がオフ状態となるため、第１コンデンサＣ１からのスイッチＳＷ１１を介した放電も阻止される。一方、スイッチＳＷ２１，ＳＷ２２はオン状態となるため、ＡＤ変換器７の一方側には第１コンデンサＣ１の充電停止時点での充電電圧Ｖ１が入力される。この充電停止時点での充電電圧は、基本動作時に第１コンデンサＣ１が充電対象から放電対象に切り替えられた時点での充電電圧Ｖ１（即ち、第１コンデンサＣ１が充電対象となっていた状態から充電電圧Ｖ１が閾値Ｖstd_compを超えたことにより比較回路４１からＨレベル信号が出力され、出力信号ＱがＨレベルに切り替えられた切替時点での充電電圧）に相当するものである。また、ＡＤ変換器７のもう一方の入力には上述の基準電圧Ｖstdが入力される。このとき、ＡＤ変換器７では、コンデンサＣ１の上記充電停止時点（放電対象に切り替えられた時期）での充電電圧Ｖ１と基準電圧Ｖstdとの差電圧のデジタルデータが生成され、このデジタルデータが補正コード１として後述する平均部２６に入力される。
【０１０９】
そして、本構成では、上記のように平均部２６に入力された補正コード１（第１コンデンサＣ１が充電対象から放電対象に切り替えられた時点での充電電圧Ｖ１と基準電圧Ｖstdとの差電圧）及び補正コード２（第２コンデンサＣ２が充電対象から放電対象に切り替えられた時点での充電電圧Ｖ２と基準電圧Ｖstdとの差電圧）の平均値を求め、これを「補正コード」として記憶部２７で保持する。
【０１１０】
なお、補正コードを記憶部２７で保持してからの補正方法（閾値設定回路２０での閾値Ｖstd_compの生成方法）は、第１実施形態と同様である。即ち、閾値設定回路２０（基準電圧生成部）は、上記自己補正モードで測定されるＡＤ変換値（補正コード１、補正コード２）の平均値「（Ｖ１＋Ｖ２）／２−Ｖstd」を最終的な補正コードとして入力して記憶部２３で保持すると共に当該補正コードをデコーダ２５にてデコードする。そして、そのデコード結果に応じてスイッチＹ１〜Ｙｎを動作させ、上記補正コードに基づいて補正された電圧を閾値Ｖstd_compとして出力する。
【０１１１】
具体的には、上記自己補正モードで測定されるＡＤ変換値（補正コード１、２）の平均値「（Ｖ１＋Ｖ２）／２−Ｖstd」が基準となる差電圧「Ｖtyp−Ｖstd」よりも大きいとき、即ち、（Ｖ１＋Ｖ２）／２＞Ｖtypのときは、閾値Ｖstd_compをtypical状態のときの値（基準値）よりも低くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を高くする。逆に、上記自己補正モードで測定されるＡＤ変換値「（Ｖ１＋Ｖ２）／２−Ｖstd」が基準となる差電圧「Ｖtyp−Ｖstd」よりも小さいとき、即ち、（Ｖ１＋Ｖ２）／２＜Ｖtypのときは、閾値Ｖstd_compをtypical状態のときの値（基準値）よりも高くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を低くする。例えば、図１４の例では、時間Ｔ３〜Ｔ５の間で自己補正動作を行い、ＡＤ変換値の平均値「（Ｖ１＋Ｖ２）／２−Ｖstd」を取得している。そして、ＡＤ変換値の平均値「（Ｖ１＋Ｖ２）／２−Ｖstd」が基準となる差電圧「Ｖtyp−Ｖstd」よりも大きいケースであるため、時間Ｔ５から所定時間後のタイミングで、閾値Ｖstd_compをtypical状態のときの値（基準値）よりも低くする方向に補正し、typical状態のときの発振周波数に合わせるように発振周波数を高くしている。なお、Ｖtypは、所定の代表電圧の一例に相当するものであり、第１、第４実施形態等と同様の方法で同様に設定されてもよく、発振回路１の装置温度が代表的な特定温度のときに上記自己補正モードを行った場合の、充電停止時点での第１コンデンサＣ１の充電電圧Ｖ１と充電停止時点での第２コンデンサＣ２の充電電圧Ｖ２との平均値であってもよい。
【０１１２】
以上のように、本構成では、補正部４は、切替制御回路８によって第１コンデンサＣ１が放電対象に切り替えられた時期に当該第１コンデンサＣ１の充電電圧Ｖ１を検出し、第２コンデンサＣ２が放電対象に切り替えられた時期に当該第２コンデンサＣ２の充電電圧Ｖ２を検出し、それら検出された第１コンデンサＣ１の充電電圧Ｖ１及び第２コンデンサＣ２の充電電圧Ｖ２を反映した統計値（例えばこれらの平均値）が所定の代表電圧を超える場合には、所定の基準値よりも所定閾値を低くする補正データを生成し、統計値が代表電圧未満の場合には、基準値よりも所定閾値を高くする補正データを生成している。この構成によれば、コンデンサの充電電圧を別々に検出し、それら充電電圧を反映した形で補正データを生成することができる。つまり、両コンデンサでの実際の遅延状態を共に反映したより適切な補正データを生成することができる。
【０１１３】
［他の実施形態]
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
【０１１４】
第１実施形態では、第１コンデンサＣ１の放電開始時の充電電圧Ｖ１と代表電圧Ｖ１typとに基づいて補正データを生成していたが、ＡＤ変換器７への入力を充電電圧Ｖ１とせずに充電電圧Ｖ２とし、第２コンデンサＣ２の放電開始時の充電電圧Ｖ２と第３実施形態と同様の代表電圧Ｖ２typとに基づいて同様の方法で補正データを生成してもよい。
【０１１５】
上記実施形態では、ＡＤ変換器７への入力を、第１コンデンサＣ１及び第２コンデンサＣ２のいずれかに接続される経路と基準電圧Ｖstdとしたが、図１０のように、ＡＤ変換器７を他の用途に兼用してもよい。例えば、ＡＤ変換器７に接続する経路を、第１コンデンサＣ１及び第２コンデンサＣ２のいずれかに接続される第１経路と、他のアナログ信号発生源（図１０では圧力センサ、加速度センサ、温度センサ等の物理量センサからなるセンサ３０）に接続される第２経路とに切り替える経路切替部を設けるようにしてもよい。例えば、制御部３を経路切替部として機能させ、ＡＤ変換器７に接続する経路を第１経路と第２経路とに切り替えるスイッチＳＷ５を当該制御部３からの制御信号によって切り替えるようにしてもよい。この構成によれば、ＡＤ変換器７を、他のアナログ信号発生源からの信号のＡＤ変換と、コンデンサの充電電圧のＡＤ変換とに用いることができ、それぞれ別々にＡＤ変換器を用意する構成と比較して装置構成の簡素化、部品点数の削減を図ることができる。
また、この構成の場合、ＡＤ変換器７からの出力側において、ＡＤ変換器７からの出力先を、閾値設定回路２０と、他の信号処理部（図示しない信号処理回路）とで切り替えるスイッチを設け、このスイッチを制御部３によって制御するようにしてもよい。即ち、スイッチＳＷ５においてＡＤ変換器７に接続する入力経路をセンサ３０側に切り替えている期間はＡＤ変換器７からの出力を他の信号処理部に入力させ、ＡＤ変換器７に接続する入力経路を第１コンデンサＣ１及び第２コンデンサＣ２のいずれかに接続される経路に切り替えている期間は、ＡＤ変換器７からの出力を閾値設定回路２０に入力させるように切り替えるようにすることができる。また、他の信号処理部（信号処理回路）で処理された信号処理結果を図示しない通信部を介して外部装置に出力可能としてもよい。また、このようにＡＤ変換器７を兼用する構成は、上述のいずれの実施形態にも適用することができる。
【０１１６】
上記実施形態では、自己補正モードのときに実行される１回のＡＤ変換処理及び補正コード生成処理に基づいて閾値を設定したが、自己補正モードを実行すべき複数の時期での複数回のＡＤ変換処理及び補正コード生成処理で得られる複数の補正コードを平均し、その補正コードの平均値に基づいて閾値を設定するようにしてもよい。
【符号の説明】
【０１１７】
１…発振回路
４…補正部
８…切替制御回路
１１…第１比較回路
１３…第２比較回路
１５…定電流源
２０…閾値設定回路
４１…比較回路
Ｃ１…第１コンデンサ
Ｃ２…第２コンデンサ
【図１】
0005920170.tif 000002
【図２】
0005920170.tif 000003
【図３】
0005920170.tif 000004
【図４】
0005920170.tif 000005
【図５】
0005920170.tif 000006
【図６】
0005920170.tif 000007
【図７】
0005920170.tif 000008
【図８】
0005920170.tif 000009
【図９】
0005920170.tif 000010
【図１０】
0005920170.tif 000011
【図１１】
0005920170.tif 000012
【図１２】
0005920170.tif 000013
【図１３】
0005920170.tif 000014
【図１４】
0005920170.tif 000015