(57)【特許請求の範囲】
【請求項１】
第１表面、前記第１表面に対向する第２表面、第１金属層及び第２金属層を備える第１基板を提供するステップであって、前記第１金属層及び前記第２金属層がそれぞれ、前記第１表面及び前記第２表面に配置されるステップと、
第１パターン化金属層及び第２パターン化金属層を形成するために、前記第１金属層及び前記第２金属層上でパターニングプロセスを実行するステップと、
前記第１パターン化金属層及び前記第２パターン化金属層上にパターン化はんだマスクを形成するステップであって、前記パターン化はんだマスクが、前記第１パターン化金属層及び第２パターン化金属層の少なくとも一部を露出させるステップと、
前記第１パターン化金属層の前記露出部分に複数の第１熱伝導ポストを形成するステップであって、前記第１熱伝導ポストがそれぞれ前記第１パターン化金属層に熱結合するステップと、
第１半導体部品を前記第１表面に配置するステップであって、前記第１半導体部品が前記第１パターン化金属層に電気的に接続して、前記第１熱伝導ポストに熱結合するステップと、
前記第１熱伝導ポストを通して第２基板を前記第１基板に配置するステップであって、前記第１半導体部品が前記第１基板と前記第２基板の間に位置して、前記第１熱伝導ポストが前記第２基板と熱結合するように、各第１熱伝導ポストの２つの対向する端部が、それぞれ前記第１基板及び前記第２基板に接続されるステップと、
それぞれ前記第２パターン化金属層に熱結合する複数の第２熱伝導ポストを、前記第２パターン化金属層の前記露出部分に形成するステップと、
前記第２パターン化金属層に電気的に接続し、前記第２熱伝導ポストに熱結合する第２半導体部品を前記第２表面に配置するステップと、
前記第２熱伝導ポストを通して第３基板を前記第１基板に配置するステップであって、各第２熱伝導ポストの２つの対向する端部が、それぞれ前記第１基板及び前記第３基板に接続し、前記第２熱伝導ポストが前記第３基板に熱結合するステップと、
を含む、パッケージ構造の製造方法。
【請求項２】
第１表面、前記第１表面に対向する第２表面、第１金属層及び第２金属層を備える第１基板を提供するステップであって、前記第１金属層及び前記第２金属層がそれぞれ、前記第１表面及び前記第２表面に配置されるステップと、
第１パターン化金属層及び第２パターン化金属層を形成するために、前記第１金属層及び前記第２金属層上でパターニングプロセスを実行するステップと、
前記第１パターン化金属層及び前記第２パターン化金属層上にパターン化はんだマスクを形成するステップであって、前記パターン化はんだマスクが、前記第１パターン化金属層及び第２パターン化金属層の少なくとも一部を露出させるステップと、
前記第１パターン化金属層の前記露出部分に複数の第１熱伝導ポストを形成するステップであって、前記第１熱伝導ポストがそれぞれ前記第１パターン化金属層に熱結合するステップと、
第１半導体部品を前記第１表面に配置するステップであって、前記第１半導体部品が前記第１パターン化金属層に電気的に接続して、前記第１熱伝導ポストに熱結合するステップと、
前記第１熱伝導ポストを通して第２基板を前記第１基板に配置するステップであって、前記第１半導体部品が前記第１基板と前記第２基板の間に位置して、前記第１熱伝導ポストが前記第２基板と熱結合するように、各第１熱伝導ポストの２つの対向する端部が、それぞれ前記第１基板及び前記第２基板に接続されるステップと、を含み、
前記第１基板を提供する前記ステップが、
自身の２つの対向する表面をそれぞれ覆う第３金属層及び第４金属層を備えるコア層を形成することと、
第３パターン化金属層及び第４パターン化金属層を形成するために、前記第３金属層及び前記第４金属層上でパターニングプロセスを実行することと、
前記コア層を貫通するキャビティを形成することと、
前記コア層をテープキャリアに配置することであって、前記キャビティが前記テープキャリアの一部を露出させることと、
少なくとも１つの第３半導体部品を、前記第３半導体部品が前記キャビティ内に位置するように、前記キャビティによって露出した前記テープキャリアの部分に配置することと、
前記第３パターン化金属層に向かう方向に沿って前記コア層上に第１スタック層を積層することであって、前記第１スタック層が第１誘電体層及び前記第１金属層を含み、前記第１誘電体層が前記第３半導体部品の少なくとも一部を覆うことと、
前記テープキャリアを除去することと、
前記第４パターン化金属層に向かう方向に沿って前記コア層上に第２スタック層を積層することであって、前記第２スタック層が第２誘電体層及び前記第２金属層を含み、前記第１誘電体層及び前記第２誘電体層が共同して、前記第３半導体部品を封止することと、
前記第３半導体部品を前記第１金属層又は前記第２金属層に電気的に接続する複数の部品導通ビアを形成することと、
を含む、パッケージ構造の製造方法。
【請求項３】
前記第１基板を提供する前記ステップが、
前記コア層を貫通する第１貫通穴を形成することと、
前記第１貫通穴の内壁を覆い、前記第３金属層と前記第４金属層を接続する第１導電層を形成することと、
をさらに含む、請求項２に記載の前記パッケージ構造の製造方法。
【請求項４】
前記第１誘電体層及び前記第２誘電体層を前記第１貫通穴に充填する、請求項３に記載の前記パッケージ構造の製造方法。
【請求項５】
前記第１基板を提供する前記ステップが、
前記第１導電層を前記第１金属層及び前記第２金属層に電気的に結合する複数の第１導電ビアを形成することをさらに含む、請求項３に記載の前記パッケージ構造の製造方法。
【請求項６】
前記第１基板を提供する前記ステップが、
前記コア層を貫通する第２貫通穴を形成することと、
前記第２貫通穴を広範囲に充填して、前記第３金属層と前記第４金属層を接続する第２導電層を形成することと、
をさらに含む、請求項２に記載の前記パッケージ構造の製造方法。
【請求項７】
前記第１基板を提供する前記ステップが、
前記第２導電層を前記第１金属層及び前記第２金属層に電気的に接続する複数の第２導電ビアを形成することをさらに含む、請求項６に記載の前記パッケージ構造の製造方法。
【請求項８】
前記第１基板を提供する前記ステップが、
前記コア層を貫通する第３貫通穴を形成することと、
前記第３貫通穴の内壁を覆い、前記第３金属層と前記第４金属層を接続する第３導電層を形成することと、
プラギングインクを前記第３貫通穴に充填することと、
をさらに含む、請求項２に記載の前記パッケージ構造の製造方法。
【請求項９】
前記第１基板を提供する前記ステップが、
前記第３導電層を前記第１金属層及び前記第２金属層に電気的に接続する複数の第３導電ビアを形成することをさらに含む、請求項８に記載の前記パッケージ構造の製造方法。
【請求項１０】
前記第１基板を提供する前記ステップが、
前記第１スタック層及び前記第２スタック層を貫通する第４貫通穴を形成することと、
前記第４貫通穴の内壁を覆い、前記第１金属層と前記第２金属層を接続する第４導電層を形成することと、
プラギングインクを前記第４貫通穴に充填することと、
をさらに含む、請求項２に記載の前記パッケージ構造の製造方法。
【請求項１１】
前記パターン化はんだマスクによって露出した前記第１パターン化金属層及び前記第２パターン化金属層の部分を覆う表面仕上げ層を、前記第１パターン化金属層及び前記第２パターン化金属層上に形成することをさらに含む、請求項１に記載の前記パッケージ構造の製造方法。
【請求項１２】
前記表面仕上げ層が、有機はんだ付け性保存剤（ＯＳＰ）層、無電解ニッケル及び浸漬金（ＥＮＩＧ）層、浸漬銀（Ｉ−Ａｇ）層、浸漬スズ（Ｉ−Ｓｎ）層、浸漬ビスマス（Ｉ−Ｂｉ）層、熱空はんだレベリング（ＨＡＳＬ）層、ニッケル及び金電気めっき層、無電解Ｐｄ／Ｎｉ層、無電解Ｐｄ／Ｃｕ層又はＳｎＢｉ層を含む、請求項１１に記載の前記パッケージ構造の製造方法。
【請求項１３】
第１表面、前記第１表面に対向する第２表面、第１パターン化金属層及び第２パターン化金属層を含む第１基板を含み、前記第１パターン化金属層及び前記第２パターン化金属層が、それぞれ前記第１表面及び前記第２表面に配置され、さらに、
前記第１パターン化金属層及び前記第２パターン化金属層上に配置され、前記第１パターン化金属層及び前記第２パターン化金属層の少なくとも一部を露出させるパターン化はんだマスクと、
前記第１パターン化金属層の前記露出部分に配置されて、前記第１パターン化金属層に熱結合する複数の第１熱伝導ポストと、
前記第１表面に配置され、前記第１パターン化金属層に電気的に接続して、前記第１熱伝導ポストに熱結合する第１半導体部品と、
第２基板であって、前記第１半導体部品が前記第１基板と前記第２基板の間に位置し、前記第１熱伝導ポストが前記第２基板と熱結合するように、前記第１熱伝導ポストそれぞれの２つの対向する端部が、それぞれ前記第１基板及び前記第２基板に接続される第２基板と、を含み、
前記第１基板が、
キャビティ、第３パターン化金属層及び第４パターン化金属層を含むコア層であって、前記第３パターン化金属層及び前記第４パターン化金属層が、それぞれ前記コア層の２つの対向する表面を覆い、前記キャビティが前記コア層を貫通するコア層と、
前記キャビティに配置された第３半導体部品と、
前記コア層の前記２つの対向する表面にそれぞれ配置された第１スタック層及び第２スタック層であって、前記第１スタック層が第１誘電体層及び前記第１パターン化金属層を含み、前記第２スタック層が第２誘電体層及び前記第２パターン化金属層を備え、前記第１誘電体層及び前記第２誘電体層が共同して、前記第３半導体部品及び前記コア層を封止する第１スタック層及び第２スタック層と、
前記第３半導体部品を前記第１パターン化金属層及び前記第２パターン化金属層に電気的に接続する複数の部品導通ビアと、
を含む、パッケージ構造。
【請求項１４】
前記第２パターン化金属層の前記露出部分に配置され、前記第２パターン化金属層に熱結合する複数の第２熱伝導ポストと、
前記第２表面に配置され、前記第２パターン化金属層に電気的に接続して、前記第２熱伝導ポストに熱結合する第２半導体部品と、
第３基板であって、前記第２半導体部品が前記第１基板と前記第３基板の間に位置し、前記第２熱伝導ポストが前記第３基板と熱結合するように、前記第２熱伝導ポストそれぞれの２つの対向する端部が、それぞれ前記第１基板及び前記第３基板に接続される第３基板と、
をさらに含む、請求項１３に記載のパッケージ構造。
【請求項１５】
前記第１基板が、
前記コア層を貫通する第１貫通穴と、
前記第１貫通穴の内壁を覆い、前記第３パターン化金属層と前記第４パターン化金属層を接続する第１導電層と、
をさらに含む、請求項１３に記載のパッケージ構造。
【請求項１６】
前記第１誘電体層及び前記第２誘電体層を前記第１貫通穴に充填する、請求項１５に記載のパッケージ構造。
【請求項１７】
前記第１基板が、
前記第１導電層を前記第１パターン化金属層及び前記第２パターン化金属層に電気的に接続する複数の第１導電ビアをさらに含む、請求項１５に記載のパッケージ構造。
【請求項１８】
前記第１基板が、
前記コア層を貫通する第２貫通穴と、
前記第２貫通穴を広範囲に充填し、前記第３パターン化金属層と前記第４パターン化金属層を接続する第２導電層と、
をさらに含む、請求項１３に記載のパッケージ構造。
【請求項１９】
前記第１基板が、
前記第２導電層を前記第１パターン化金属層及び前記第２パターン化金属層に電気的に接続する複数の第２導電ビアをさらに含む、請求項１８に記載のパッケージ構造。
【請求項２０】
前記第１基板が、
前記コア層を貫通する第３貫通穴と、
前記第３貫通穴の内壁を覆い、前記第３パターン化金属層と前記第４パターン化金属層を接続する第３導電層と、
前記第３貫通穴を充填するプラギングインクと、
をさらに含む、請求項１３に記載のパッケージ構造。
【請求項２１】
前記第１基板が、
前記第３導電層を前記第１パターン化金属層及び前記第２パターン化金属層に電気的に接続する複数の第３導電ビアをさらに含む、請求項２０に記載のパッケージ構造。
【請求項２２】
前記第１基板が、
前記第１スタック層及び前記第２スタック層を貫通する第４貫通穴と、
前記第４貫通穴の内壁を覆い、前記第１パターン化金属層と前記第２パターン化金属層を接続する第４導電層と、
前記第４貫通穴を充填するプラギングインクと、
をさらに含む、請求項１３に記載のパッケージ構造。
【請求項２３】
前記第１パターン化金属層及び前記第２パターン化金属層に配置され、前記パターン化はんだマスクによって露出した前記第１パターン化金属層及び前記第２パターン化金属層の部分を覆う表面仕上げ層をさらに含む、請求項１３に記載のパッケージ構造。
【請求項２４】
前記表面仕上げ層が、有機はんだ付け性保存剤層、無電解ニッケル及び浸漬金層、浸漬銀層、浸漬スズ層、浸漬ビスマス層、熱空はんだレベリング層、ニッケル及び金電気めっき層、無電解Ｐｄ／Ｎｉ層、無電解Ｐｄ／Ｃｕ層又はＳｎＢｉ層を含む、請求項２３に記載のパッケージ構造。
【請求項２５】
前記少なくとも１つの第３半導体部品が、能動部品及び／又は受動部品を含む、請求項２３に記載のパッケージ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、パッケージ構造及びその製造方法に係り、特に、本発明はかなり薄い全厚を有するパッケージ構造及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子デバイスの電気的特性を改良するために、電子デバイスが頻繁に回路基板に設置されており、それはシステムインパッケージ（ＳＩＰ）構造と呼ばれている。ＳＩＰ構造はシステム集積パッケージと呼ばれる。すなわち、電子デバイスが、受動デバイス、メモリ、電子コネクタ、及び他の埋め込みデバイスが含まれた単一のパッケージ内に集積される。様々な製造方法を、様々な材料で作成するＳＩＰ構造に適用することができる。電子デバイスを回路基板内で構成した後、複数の層を有する回路基板を組み立てるように、ビルドアップ法を適用することにより、導電層を回路基板上に積み重ねることができる。
【０００３】
しかしながら、ＳＩＰ構造はパッケージ面積を効果的に削減し、最初にシステムを集積することができるが、ＳＩＰ構造は比較的複雑な構造を有する。さらに、単一チップのパッケージと比較して、放熱及び電気的信頼性の維持のための設計に関して、ＳＩＰ構造の方が多くの難問に遭遇する。埋め込みデバイスは多層回路基板に埋め込まれるので、埋め込みデバイスによって発生した熱は、金属導電層及び絶縁層によって回路基板から放散する必要がある。したがって、通常は放熱ブロックが、埋め込みデバイスを含有する従来のパッケージ構造の外部回路層に配置される。しかしながら、放熱ブロックを配置すると、パッケージ構造の全厚を増加させ、これはパッケージ構造の小型化を低下させる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
したがって、本発明はパッケージ構造を指向し、その全厚はかなり薄い。
【０００５】
本発明は、上記パッケージ構造を製造するパッケージ構造の製造方法を指向する。
【課題を解決するための手段】
【０００６】
本発明は、パッケージ構造の製造方法を提供する。該方法は以下のステップを含む。第一に、第１基板を提供する。第１基板は第１表面、第１表面に対向する第２表面、第１金属層及び第２金属層を含み、第１金属層及び第２金属層はそれぞれ、第１表面及び第２表面に配置される。その後、第１金属層及び第２金属層上でパターニングプロセスを実行し、第１パターン化金属層及び第２パターン化金属層を形成する。次に、第１パターン化金属層及び第２パターン化金属層上にパターン化はんだマスクを形成し、パターン化はんだマスクは、第１パターン化金属層及び第２パターン化金属層の少なくとも一部を露出させる。その後、露出した第１パターン化金属層上に複数の第１熱伝導ポストを形成し、第１熱伝導ポストをそれぞれ、第１パターン化金属層に熱結合する。次に、第１半導体部品を第１表面に配置し、第１半導体部品を第１パターン化金属層に電気的に接続し、第１熱伝導ポストに熱結合する。その後、第１熱伝導ポストを通して第２基板を第１基板に配置し、各第１熱伝導ポストの２つの対向する端部を、それぞれ第１基板及び第２基板に接続し、したがって第１半導体部品が第１基板と第２基板の間に位置し、第１熱伝導ポストが第２基板に熱結合する。
【０００７】
本発明はさらに、第１基板、パターン化はんだマスク、複数の第１熱伝導ポスト、第１半導体部品及び第２基板を含むパッケージ構造を提供する。第１基板は第１表面、第１表面に対向する第２表面、第１パターン化金属層及び第２パターン化金属層を含み、第１パターン化金属層及び第２パターン化金属層を、それぞれ第１表面及び第２表面に配置する。パターン化はんだマスクを第１パターン化金属層及び第２パターン化金属層に配置し、第１パターン化金属層及び第２パターン化金属層の少なくとも一部を露出させる。第１熱伝導ポストを第１パターン化金属層の露出部分に配置し、第１パターン化金属層に熱結合する。第１半導体部品を第１表面に配置し、第１パターン化金属層を接続して、第１熱伝導ポストに熱結合する。各第１熱伝導ポストの２つの対向する端部を、それぞれ第１基板及び第２基板に接続し、したがって第１半導体部品が第１基板と第２基板の間に位置し、第１熱伝導ポストが第２基板と熱結合する。
【０００８】
本発明の実施形態によれば、パッケージ構造の製造方法はさらに以下のステップを含む。第一に、露出した第２パターン化金属層上で複数の第２熱伝導ポストを形成し、各第２熱伝導ポストを第２パターン化金属層に熱結合する。次に、第２半導体部品を第２表面に配置し、第２パターン化金属層に電気的に接続して、第２熱伝導ポストに熱結合する。その後、第２熱伝導ポストを通して第３基板を第１基板に配置し、各第２熱伝導ポストの２つの対向する端部を、それぞれ第１基板及び第３基板に接続し、第２熱伝導ポストを第３基板に熱結合する。
【０００９】
本発明の実施形態によれば、第１基板を提供するステップは以下のステップを含む。第一に、コア層を形成する。コア層は第３金属層及び第４金属層を含み、第３金属層及び第４金属層は、それぞれコア層の２つの対向する表面を覆う。その後、第３金属層及び第４金属層上でパターニングプロセスを実行し、第３パターン化金属層及び第４パターン化金属層を形成する。次に、コア層を貫通するキャビティを形成する。その後、コア層をテープキャリアに配置し、キャビティがテープキャリアの一部を露出させる。次に、少なくとも１つの第３半導体部品を、第３半導体部品がキャビティ内に位置するように、キャビティによって露出したテープキャリアの部分に配置する。その後、第３パターン化金属層に向かう方向で、第１スタック層をコア層に積層する。第１スタック層は第１誘電体層及び第１金属層を含み、第１誘電体層は第３半導体部品の少なくとも一部を覆う。テープキャリアを除去する。第４パターン化金属層に向かう方向で、第２スタック層をコア層に積層する。第２スタック層は第２誘電体層及び第２金属層を含む。第１誘電体層及び第２誘電体層は共同で第３半導体部品を封止する。その後、複数の部品導通ビアを形成する。部品導通ビアは、第３半導体部品を第１金属層又は第２金属層に電気的に接続する。
【００１０】
本発明の実施形態によれば、第１基板を提供するステップはさらに以下のステップを含む。第一に、コア層を貫通する第１貫通穴を形成する。その後、第１導電層を形成し、第１導電層が第１貫通穴の内壁を覆い、第３金属層と第４金属層を接続する。
【００１１】
本発明の実施形態によれば、第１誘電体層及び第２誘電体層を第１貫通穴に充填する。
【００１２】
本発明の実施形態によれば、第１基板を提供するステップは、第１導電層を第１金属層及び第２金属層に電気的に接続する複数の第１導電ビアを形成することをさらに含む。
【００１３】
本発明の実施形態によれば、第１基板を提供するステップは、コア層を貫通する第２貫通穴を形成することと、第２導電層を形成することとをさらに含み、第２導電層は第２貫通穴を広範囲に充填し、第３金属層と第４金属層を接続する。
【００１４】
本発明の実施形態によれば、第１基板を提供するステップは、第２導電層を第１金属層及び第２金属層に電気的に接続する複数の第２導電ビアを形成することをさらに含む。
【００１５】
本発明の実施形態によれば、第１基板を提供するステップは、コア層を貫通する第３貫通穴を形成することと、第３導電層を形成することとをさらに含み、第３導電層は第３貫通穴の内壁を覆い、第３金属層と第４金属層を接続して、プラギングインクを第３貫通穴に充填する。
【００１６】
本発明の実施形態によれば、第１基板を提供するステップは、第３導電層を第１金属層及び第２金属層に電気的に接続する複数の第３導電ビアを形成することをさらに含む。
【００１７】
本発明の実施形態によれば、第１基板を提供するステップは、第１スタック層及び第２スタック層を貫通する第４貫通穴を形成することと、第４導電層を形成することとをさらに含み、第４導電層は第４貫通穴の内壁を覆い、第１金属層と第２金属層を接続して、プラギングインクを第４貫通穴に充填する。
【００１８】
本発明の実施形態によれば、パッケージ構造の製造方法はさらに以下のステップを含む。第一に、第１パターン化金属層及び第２パターン化金属層上に表面仕上げ層を形成する。表面仕上げ層は、パターン化はんだマスクによって露出した第１パターン化金属層及び第２パターン化金属層の部分を覆う。
【００１９】
本発明の実施形態によれば、表面仕上げ層は、有機はんだ付け性保存剤（ＯＳＰ）層、無電解ニッケル及び浸漬金（ＥＮＩＧ）層、浸漬銀（Ｉ−Ａｇ）層、浸漬スズ（Ｉ−Ｓｎ）層、浸漬ビスマス（Ｉ−Ｂｉ）層、熱空はんだレベリング（ＨＡＳＬ）層、ニッケル及び金電気めっき層、無電解Ｐｄ／Ｎｉ層、無電解Ｐｄ／Ｃｕ層又はＳｎＢｉ層を含む。
【発明の効果】
【００２０】
本発明は、複数の熱伝導ポストを採用して、第１基板と第２基板を接続する。したがって、熱伝導ポストは、第１基板に埋め込まれた半導体部品の放熱を促進することができる。さらに、パッケージ構造の空間利用を改良し、パッケージ構造の全厚をさらに削減するように、従来は第１基板に積み重ねるべき別の半導体部品を、これで熱伝導ポストによって画定された第１基板と第２基板の間の空間に配置することができる。
【００２１】
本開示の上記特徴及び利点をさらに理解可能なものとするために、図面を伴う幾つかの実施形態について、以下のように詳細に説明する。
【図面の簡単な説明】
【００２２】
添付図面は、本発明のさらなる理解を提供するように含まれ、本明細書に組み込まれてその一部を構成する。図面は本発明の実施形態を図示し、記述とともに本発明の原理を説明する働きをする。
【００２３】
【図１Ａ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その１）
【図１Ｂ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その２）
【図１Ｃ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その３）
【図１Ｄ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その４）
【図１Ｅ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その５）
【図１Ｆ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その６）
【図１Ｇ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その７）
【図１Ｈ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その８）
【図１Ｉ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その９）
【図１Ｊ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その10）
【図１Ｋ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その11）
【図１Ｌ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その12）
【図１Ｍ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その13）
【図１Ｎ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その14）
【図１Ｏ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その15）
【図１Ｐ】本発明の実施形態によるパッケージ構造の製造プロセスを示す。（その16）
【発明を実施するための形態】
【００２４】
次に、本発明の現在好ましい実施形態を詳細に参照するが、その例が添付図面に図示されている。可能な限り、図面及び説明では、同じ又は同様の部品を指すのに同じ参照番号を使用する。
【００２５】
図１Ａ〜図１Ｐは、本発明の実施形態によるパッケージ構造の製造プロセスを示す。この実施形態では、パッケージ構造の製造方法は以下のステップを含む。第一に、図１Ａに示すようなコア層１１０を形成し、コア層１１０は、コア層１１０の２つの対向する表面を覆う第３金属層１１２及び第４金属層１１４を含む。詳細には、コア層１１０は、第３金属層１１２と、第４金属層１１４に導通する複数の導電ビアとをさらに含み、導電ビアは様々な方法で形成することができる。例えば、コア層１１０を貫通する第１貫通穴１４０を最初に形成する。その後、例えば電気めっきなどで第１導電層１４２を形成し、第１導電層１４２は第１貫通穴１４０の内壁を覆って、第３金属層１１２と第４金属層１１４とを接続する。また、第２貫通穴１５０も形成することができる。その後、第２導電層１５２を形成して、第２貫通穴１５０を広範囲に充填し、第３金属層１１２と第４金属層１１４を接続する。さらに、コア層１１０を貫通する第３貫通穴１６０をさらに形成することができる。次に、第３導電層１６２を形成して、第３貫通穴１６０の内壁を覆い、第３金属層１１２と第４金属層１１４を接続する。その後、プラギングインク１６４を第３貫通穴１６０に充填する。もちろん、この実施形態は単に例示を目的とし、本発明はコア層１１０内の導電ビアの数及び導電ビアの製造方法を限定するものではない。
【００２６】
その後、図１Ａに示すように、第３金属層１１２及び第４金属層１１４上でパターニングプロセスを実行し、図１Ｂに示すような第３パターン化金属層１１２ａ及び第４パターン化金属層１１４ａを形成する。次に、図１Ｃに示すようにコア層１１０を貫通するキャビティ１１６を形成し、その後、図１Ｄに示すようにテープキャリア７５０上にコア層１１０を配置し、キャビティ１１６がテープキャリア７５０の一部を露出させる。
【００２７】
図１Ｅを参照すると、少なくとも１つの半導体部品７００（本明細書では２つの半導体部品７００を示す）を、半導体部品７００がキャビティ１１６内に位置するように、キャビティ１１６によって露出したテープキャリア７５０の部分に配置する。この実施形態では、半導体部品７００は能動部品又は受動部品とすることができる。あるいは、半導体部品７００の数は複数とすることができ、半導体部品７００は能動部品及び受動部品を含むことができる。本発明は半導体部品７００の数及びタイプを限定するものではない。
【００２８】
図１Ｆを参照すると、第１スタック層１２０が、第３パターン化金属層１１２に向かう方向に沿ってコア層１１０に積層される。第１スタック層１２０は第１誘電体層１２２及び第１金属層１２４を含む。より詳細には、第１スタック層１２０は、第１誘電体層１２２がコア層１１０及び半導体部品７００の少なくとも一部を覆うように、自身の第１誘電体層１２２とともにコア層１１０に積層される。さらに、この実施形態では、第１誘電体層１２２はさらに、図１Ｆに示すように第１貫通穴１４０の少なくとも一部を充填することができる。
【００２９】
その後、図１Ｆに示すテープキャリア７５０を除去して、第４パターン化金属層１１４ａを露出させ、図１Ｇに示す構造を形成する。次に、第２スタック層１３０を、第４パターン化金属層１１４ａに向かう方向に沿ってコア層上に積層する。第２スタック層１３０は第２誘電体層１３２及び第２金属層１３４を含む。第２スタック層１３０は、第２誘電体層１３２及び第１誘電体層１２２が共同して半導体部品７００を封止するように、自身の第２誘電体層１３２と共にコア層１１０上に積層される。さらに、この実施形態では、第２誘電体層１３２は、第１誘電体層１２２によって充填されていない第１貫通穴１４０の部分を充填することができる。すなわち、第１誘電体層１２２は、第２誘電体層１３２と共同して第１貫通穴１４０を充填することができる。
【００３０】
その後、図１Ｉを参照すると、複数の部品導通ビア１７０が形成される。部品導通ビア１７０は、半導体部品７００を第１金属層１２４又は第２金属層１３４に電気的に接続する。この実施形態では、部品導通ビア１７０が図１Ｉに示すように半導体部品７００を第２金属層１３４に電気的に接続する。また、部品導通ビア１７０を形成するときに、複数の第１導電ビア１４４、複数の第２導電ビア１５４及び複数の第３導電ビア１６６も形成することができる。第１導電ビア１４４は、第１導電層１４２を第１金属層１２４及び第２金属層１３４に電気的に接続するように構成される。第２導電ビア１５４は、第２導電層１５２を第１金属層１２４及び第２金属層１３４に電気的に接続するように構成される。第３導電ビア１６６は、第３導電層１６２を第１金属層１２４及び第２金属層１３４に電気的に接続するように構成される。
【００３１】
また、図１Ｉ及び図１Ｊの両方を参照すると、この実施形態では、第１スタック層１２０及び第２スタック層１３０を貫通する第４貫通穴１８０をさらに形成することができる。その後、第４導電層１８２を形成する。第４導電層１８２は、図１Ｉに示すように第４貫通穴１８０の内壁を覆い、第１金属層１２４と第２金属層１３４を接続する。次に、プラギングインク１８４を第４貫通穴１８０に充填し、第４導電層１８２は第１金属層１２４と第２金属層１３４を電気的に接続して、第４導電ビアを形成する。この実施形態で第４導電ビアを形成するプロセスは、第１導電ビア１４４、第２導電ビア１５４及び第３導電ビア１６６を形成するプロセスと同時に実行するか、又は別個に実行することができる。このように、第１基板１００の製造プロセスを最初に終了することができる。
【００３２】
上記製造プロセスで形成した第１基板１００は、図１Ｊに示すように第１表面Ｓ１と、第１表面Ｓ１に対向する第２表面Ｓ２と、第１金属層１２４と、第２金属層１３４とを含む。第１金属層１２４及び第２金属層１３４は、それぞれ第１表面Ｓ１及び第２表面Ｓ２に配置される。
【００３３】
次に、第１金属層１２４及び第２金属層１３４上でパターニングプロセスを実行して、図１Ｋに示すような第１パターン化金属層１２４ａ及び第２パターン化金属層１３４ａを形成し、第１パターン化金属層１２４ａ及び第２パターン化金属層１３４ａは、部品導通ビア１７０、第１導電ビア１４４、第２導電ビア１５４及び第３導電ビア１６６に電気的に接続される。
【００３４】
図１Ｌを参照すると、パターン化はんだマスク２００が第１パターン化金属層１２４ａ及び第２パターン化金属層１３４ａ上に形成され、パターン化はんだマスク２００は、第１パターン化金属層１２４ａ及び第２パターン化金属層１３４ａの少なくとも一部を露出させる。
【００３５】
その後、図１Ｍを参照すると、複数の第１熱伝導ポスト３００が、パターン化はんだマスク２００によって露出した第１パターン化金属層１２４ａの部分に形成され、第１熱伝導ポスト３００はそれぞれ第１パターン化金属層１２４ａに熱結合される。この実施形態の第１熱伝導ポスト３００の位置は単に例示のためであり、本発明がそれに限定されないことが分かる。次に、表面仕上げ層２５０を第１パターン化金属層１２４ａ又は第２パターン化金属層１３４ａ上に形成することができる。表面仕上げ層２５０は、第１パターン化金属層１２４ａ及び第２パターン化金属層１３４ａの露出部分を覆う。この実施形態では、表面仕上げ層２５０は、有機はんだ付け性保存剤（ＯＳＰ）層、無電解ニッケル及び浸漬金（ＥＮＩＧ）層、浸漬銀（Ｉ−Ａｇ）層、浸漬スズ（Ｉ−Ｓｎ）層、浸漬ビスマス（Ｉ−Ｂｉ）層、熱空はんだレベリング（ＨＡＳＬ）層、ニッケル及び金電気めっき層、無電解Ｐｄ／Ｎｉ層、無電解Ｐｄ／Ｃｕ層又はＳｎＢｉ層を含む。もちろん、本発明はこれに限定されない。
【００３６】
図１Ｏを参照すると、半導体部品４００が第１表面Ｓ１に配置されている。半導体部品４００は第１パターン化金属層１２４ａに電気的に接続し、第１熱伝導ポスト３００に熱結合する。次に、第１熱伝導ポストを通して第２基板５００を第１基板１００に接続する。各第１熱伝導ポスト３００の２つの対向する端部を、半導体部品４００が第１基板１００と第２基板５００の間に位置するように、それぞれ第１基板１００及び第２基板５００に接続する。さらに、第１熱伝導ポスト３００を第２基板５００に熱結合する。この実施形態では、半導体部品４００は、例えばチップとすることができる。いうまでもなく、本発明は半導体部品４００の数及びタイプを限定するものではない。このように、パッケージ構造の製造プロセスを終了することができる。
【００３７】
上記配置で、この実施形態は、第１熱伝導ポスト３００を使用して第１基板１００と第２基板５００の間に接続させ、第１基板１００に埋め込まれた半導体部品７００の放熱を促進する。また、パッケージ構造１０の空間利用を改良し、パッケージ構造１０の全厚をさらに削減するように、従来は第１基板１００に積み重ねる半導体４００を、第１熱伝導ポスト３００によって画定された第１基板１００と第２基板５００の間の空間に配置する。
【００３８】
また、この実施形態では、図１Ｐに示すように、複数の第２熱伝導ポスト６００を第１基板１００の別の側に形成することができ、第２熱伝導ポスト６００は、パターン化はんだマスク２００によって露出した第２パターン化金属層１３４ａに位置し、第２熱伝導ポスト６００はそれぞれ第２パターン化金属層１３４ａに熱結合する。もちろん、この実施形態の第２熱伝導ポスト６００の位置は単に例示のためであり、本発明はそれに限定されるものではない。次に、半導体部品９００を第２表面Ｓ２に配置し、半導体部品９００は第２パターン化金属層１３４ａに電気的に接続して、第２熱伝導ポスト６００に熱結合する。その後、第２熱伝導ポスト６００を通して第３基板８００を第１基板に接続する。各第２熱伝導ポスト６００の２つの対向する端部を、半導体部品９００が第１基板１００と第３基板８００の間に位置するように、第１基板１００及び第３基板８００に接続する。さらに、第２熱伝導ポスト６００を第３基板８００に熱結合する。この実施形態では、半導体部品９００は例えばチップとすることができる。もちろん、本発明は半導体部品９００の数及びタイプを限定するものではない。このように、パッケージ構造１０の製造プロセスを終了することができる。
【００３９】
構造に関して、図１Ｏを参照すると、パッケージ構造１０は、第１基板１００と、パターン化はんだマスク２００と、第１熱伝導ポスト３００と、第１半導体部品４００と、第２基板５００とを含む。第１基板１００は、第１パターン化金属層１２４ａと、第２パターン化金属層１３４ａと、第１表面Ｓ１と、第１表面Ｓ１に対向する第２表面Ｓ２とを含む。第１パターン化金属層１２４ａ及び第２パターン化金属層１３４ａを、それぞれ第１表面Ｓ１及び第２表面Ｓ２に配置する。パターン化はんだマスク２００が第１パターン化金属層１２４ａ及び第２パターン化金属層１３４ａに配置され、第１パターン化金属層１２４ａ及び第２パターン化金属層１３４ａの少なくとも一部を露出させる。第１熱伝導ポスト３００が第１パターン化金属層１２４ａの露出部分に配置されて、第１パターン化金属層１２４ａと熱結合する。第１半導体部品４００を第１表面Ｓ１に配置する。第１半導体部品４００は第１パターン化金属層１２４ａに電気的に接続して、第１熱伝導ポスト３００と熱結合する。各第１熱伝導ポスト３００の２つの対向する端部を、第１半導体部品４００が第１基板１００と第２基板５００の間に位置して、第１熱伝導ポスト３００が第２基板５００と熱結合するように、それぞれ第１基板１００及び第２基板５００に接続する。
【００４０】
また、図１Ｐを参照すると、この実施形態のパッケージ構造は、第２熱伝導ポスト６００と、第２半導体部品９００と、第３基板８００とをさらに含むことができ、第２熱伝導ポスト６００が、パターン化はんだマスク２００によって露出した第２パターン化金属層１３４ａに配置され、第２パターン化金属層１３４ａに熱結合する。第２半導体部品９００を第２表面Ｓ２に配置する。第２半導体部品９００は、第２パターン化金属層１３４ａに電気的に接続して、第２熱伝導ポスト６００と熱結合する。各第２熱伝導ポスト６００の２つの対向する端部を、第３基板８００を第１基板１００に接続するように、それぞれ第１基板１００及び第３基板８００に接続する。第２半導体部品９００は、第１基板１００と第３基板８００の間に位置し、第２熱伝導ポスト６００が第３基板８００と熱結合する。
【００４１】
さらに、この実施形態では、少なくとも１つの半導体部品７００をさらに第１基板１００に埋め込むことができる。詳細には、第１基板１００は、コア層１１０、半導体部品７００と、第１スタック層１２０と、第２スタック層１３０と、部品導通ビア１７０とをさらに含むことができる。コア層１１０は、コア層１１０、第３パターン化金属層１１２ａ及び第４パターン化金属層１１４ａを貫通するキャビティ１１６を含む。第３及び第４パターン化金属層１１２ａ、１１４ａは、それぞれコア層１１０の２つの対向する表面を覆う。半導体部品７００をキャビティ内に配置する。第１及び第２スタック層１２０、１３０を、それぞれコア層１１０の２つの対向する表面に配置する。第１スタック層１２０は第１誘電体層１２２及び第１パターン化金属層１２４を含む。第２スタック層１３０は第２誘電体層１３２及び第２パターン化金属層１３４を含む。第１誘電体層１２２及び第２誘電体層１３２は共同して、第３半導体部品７００及びコア層１１０を封止する。部品導通ビア１７０は、第３半導体部品７００を第１パターン化金属層１２４又は第２パターン化金属層１３４に電気的に接続する。
【００４２】
また、この実施形態のパッケージ構造は、第１導電ビア１４４と、第２導電ビア１５４と、第３導電ビア１６６とをさらに含むことができ、第１導電ビア１４４は第１導電層１４２を第１金属層１２４及び第２金属層１３４に電気的に接続する。第２導電ビア１５４は、第２導電層１５２をそれぞれ第１金属層１２４及び第２金属層１３４に電気的に接続し、第３導電ビア１６６は第３導電層１６２を第１金属層１２４及び第２金属層１３４に電気的に接続する。
【産業上の利用可能性】
【００４３】
本発明は、複数の熱伝導ポストを使用して、第１基板と第２基板を接続する。このように、熱伝導ポストは、第１基板に埋め込まれた半導体部品の放熱を促進することができる。さらに、パッケージ構造の空間利用を改良し、パッケージ構造の全厚をさらに削減するように、従来は第１基板上に積み重ねられる別の半導体部品を、ここでは熱伝導ポストによって画定された第１基板と第２基板の間の空間に配置することができる。さらに、半導体部品の放熱を実行するように、熱伝導ポストを、第１基板と第２基板の間に配置された半導体部品にも熱結合することができる。
【００４４】
同様に、本発明では、第１基板の各側の熱伝導ポストを通して第２基板及び第３基板を第１基板に接続できるように、複数の熱伝導ポストを第１基板の２つの対向する側部に形成する。その後、パッケージ構造の放熱効率と空間利用を改良し、パッケージ構造の全厚をさらに削減するように、複数の半導体部品をそれぞれ、第１基板と第２基板の間、及び第１基板と第３基板の間に配置することができる。
【００４５】
本発明の範囲又は精神から逸脱することなく、本発明の構造に様々な修正及び変更ができることが当業者には明白である。以上を鑑みて、本発明は、請求の範囲及びその同等物の範囲に入る限り、本発明の修正及び変更を含むものとする。
【符号の説明】
【００４６】
１０，１０ａ  パッケージ構造
１００  第１基板
１１０  コア層
１１２  第３金属層
１１２ａ  第３パターン化金属層
１１４  第４金属層
１１４ａ  第４パターン化金属層
１１６  キャビティ
１２０  第１スタック層
１２２  第１誘電体層
１２４  第１金属層
１２４ａ  第１パターン化金属層
１３０  第２スタック層
１３２  第２誘電体層
１３４  第２パターン化金属層
１３４ａ  第２パターン化金属層
１４０  第１貫通穴
１４２  第１導電層
１４４  第１導電ビア
１５０  第２貫通穴
１５２  第２導電層
１５４  第２導電ビア
１６０  第３貫通穴
１６２  第３導電層
１６４  プラギングインク
１７０  部品導通ビア
１８０  第４貫通穴
１８２  第４導電層
１８４，１９４  プラギングインク
２００  パターン化はんだマスク
２５０  表面仕上げ層
３００  第１熱伝導ポスト
４００，７００，９００  半導体部品
５００  第２基板
６００  第２熱伝導ポスト
７５０  テープキャリア
８００  第３基板
Ｓ１  第１表面
Ｓ２  第２表面
【図１Ａ】
0006019168.tif 000002
【図１Ｂ】
0006019168.tif 000003
【図１Ｃ】
0006019168.tif 000004
【図１Ｄ】
0006019168.tif 000005
【図１Ｅ】
0006019168.tif 000006
【図１Ｆ】
0006019168.tif 000007
【図１Ｇ】
0006019168.tif 000008
【図１Ｈ】
0006019168.tif 000009
【図１Ｉ】
0006019168.tif 000010
【図１Ｊ】
0006019168.tif 000011
【図１Ｋ】
0006019168.tif 000012
【図１Ｌ】
0006019168.tif 000013
【図１Ｍ】
0006019168.tif 000014
【図１Ｎ】
0006019168.tif 000015
【図１Ｏ】
0006019168.tif 000016
【図１Ｐ】
0006019168.tif 000017