(57)【特許請求の範囲】
【請求項１】
第１半導体層と、
前記第１半導体層の上面に形成され、バンドギャップが前記第１半導体層より大きく当該第１半導体層とヘテロ接合する第２半導体層と、
前記第２半導体層の上面に形成される第３半導体層と、
前記第１半導体層と電気的に接続する第１電極と、
前記第１半導体層と電気的に接続し、平面視で前記第１電極と離間して形成される第２電極と、
平面視で前記第１電極と前記第２電極との間に位置する制御電極と、を備え、
前記第３半導体層の上面の一部は、酸化されて周囲よりも耐圧が高く熱伝導率が低い酸化物領域となり、
前記制御電極は、前記酸化物領域を介して前記第３半導体層と電気的に接続し、
平面視で、前記酸化物領域の前記第１電極側の端部が、前記制御電極の前記第１電極側の端部と、前記第１電極の前記制御電極側の端部と、の間に位置し、
平面視で、前記酸化物領域の前記第２電極側の端部が、前記制御電極の前記第２電極側の端部と、前記第２電極の前記制御電極側の端部と、の間に位置しており、
前記制御電極は、その下部が前記酸化物領域内の接触領域と接触し、
前記接触領域は、前記酸化物領域内で厚さが局所的に大きくなっていることを特徴とするスイッチング素子。
【請求項２】
前記第１半導体層、前記第２半導体層及び前記第３半導体層が、それぞれ窒化物半導体から成り、
前記第３半導体層が、インジウム及びガリウムを含まないことを特徴とする請求項１に記載のスイッチング素子。
【請求項３】
前記第１半導体層が、ＩｎｘＧａ１−ｘＮ（０≦ｘ＜１）から成り、
前記第２半導体層が、ＩｎｙＧａｚＡｌ１−ｙ−ｚＮ（０≦ｙ＜１、０≦ｚ＜１、０＜ｙ＋ｚ）から成り、
前記第３半導体層が、ＡｌＮから成ることを特徴とする請求項２に記載のスイッチング素子。
【請求項４】
前記第２半導体層及び前記第３半導体層は、組成が連続的に変化する一体の層から成り、
前記第２半導体層から前記第３半導体層に向かって、インジウム及びガリウムの組成比が低下して、前記第３半導体層の上面では０になっていることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング素子。
【請求項５】
前記酸化物領域が、前記第３半導体層を部分的に熱酸化させて形成されたものであることを特徴とする請求項１〜４のいずれか１項に記載のスイッチング素子。
【請求項６】
第１半導体層と、前記第１半導体層の上面に形成されるとともにバンドギャップが前記第１半導体層より大きく当該第１半導体層とヘテロ接合する第２半導体層と、前記第２半導体層の上面に形成される第３半導体層と、を備える積層構造を形成する積層構造形成工程と、
前記積層構造の上面に、一部が開口したマスクを形成し、当該マスクの開口部から前記第３半導体層を酸化することで前記第３半導体層の上面の一部に酸化物領域を形成する酸化工程と、
前記第１半導体層と電気的に接続する第１電極と、前記第１半導体層と電気的に接続するとともに平面視で前記第１電極と離間して形成される第２電極と、平面視で前記第１電極と前記第２電極との間に位置するとともに前記酸化物領域を介して前記第３半導体層と電気的に接続する制御電極と、を形成する電極形成工程と、を備え、
平面視で、前記酸化物領域の前記第１電極側の端部が、前記制御電極の前記第１電極側の端部と、前記第１電極の前記制御電極側の端部と、の間に位置し、
平面視で、前記酸化物領域の前記第２電極側の端部が、前記制御電極の前記第２電極側の端部と、前記第２電極の前記制御電極側の端部と、の間に位置しており、
前記酸化工程が、
一部が開口した第１マスクを形成し、当該第１マスクの開口部から前記第３半導体層を酸化する第１酸化工程と、
前記第１酸化工程で酸化された領域を包含する部分が開口している第２マスクを形成し、当該第２マスクの開口部から前記第３半導体層を酸化する第２酸化工程と、を含み、
当該酸化工程によって、厚さが局所的に大きくなっている接触領域を有する前記酸化物領域を形成し、
前記電極形成工程で、下部が前記接触領域と接触する前記制御電極を形成することを特徴とするスイッチング素子の製造方法。
【請求項７】
第１半導体層と、前記第１半導体層の上面に形成されるとともにバンドギャップが前記第１半導体層より大きく当該第１半導体層とヘテロ接合する第２半導体層と、前記第２半導体層の上面に形成される第３半導体層と、を備える積層構造を形成する積層構造形成工程と、
前記積層構造の上面に、一部が開口したマスクを形成し、当該マスクの開口部から前記第３半導体層を酸化することで前記第３半導体層の上面の一部に酸化物領域を形成する酸化工程と、
前記第１半導体層と電気的に接続する第１電極と、前記第１半導体層と電気的に接続するとともに平面視で前記第１電極と離間して形成される第２電極と、平面視で前記第１電極と前記第２電極との間に位置するとともに前記酸化物領域を介して前記第３半導体層と電気的に接続する制御電極と、を形成する電極形成工程と、を備え、
平面視で、前記酸化物領域の前記第１電極側の端部が、前記制御電極の前記第１電極側の端部と、前記第１電極の前記制御電極側の端部と、の間に位置し、
平面視で、前記酸化物領域の前記第２電極側の端部が、前記制御電極の前記第２電極側の端部と、前記第２電極の前記制御電極側の端部と、の間に位置しており、
前記酸化工程が、
一部が開口した第１マスクを形成し、当該第１マスクの開口部から前記第３半導体層を酸化する第１酸化工程と、
前記第１酸化工程で酸化された領域に包含される部分が開口している第２マスクを形成し、当該第２マスクの開口部から前記第３半導体層を酸化する第２酸化工程と、を含み、
当該酸化工程によって、厚さが局所的に大きくなっている接触領域を有する前記酸化物領域を形成し、
前記電極形成工程で、下部が前記接触領域と接触する前記制御電極を形成することを特徴とするスイッチング素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＨＥＭＴ（High Electron Mobility Transistor）などに代表されるスイッチング素子と、その製造方法と、に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）に代表されるＩＩＩ−Ｖ族化合物半導体である窒化物半導体は、近年、スイッチング素子への適用が期待されている。窒化物半導体は、従来のシリコン（Ｓｉ）を用いた半導体と比べて、バンドギャップが３．４ｅＶ程度と大きく、絶縁破壊電界が１０倍高く、電子飽和速度が２．５倍大きいなど、パワーデバイスに最適な特性を有するためである。
【０００３】
例えば、炭化珪素（ＳｉＣ）やサファイアなどの基板上に、ＧａＮ／ＡｌＧａＮのヘテロ構造を設けたスイッチング素子が提案されている。当該スイッチング素子では、ＧａＮの結晶構造（ウルツ鉱型）のＣ軸方向における非対称性構造に起因する自発分極に加え、ＡｌＧａＮ及びＧａＮの格子不整合に起因するピエゾ効果による分極により、１×１０１３ｃｍ−２程度の高濃度の二次元電子ガス層が生じる。当該スイッチング素子は、この二次元電子ガス層の電子密度を制御することによって、所定の電極間が電気的に接続される状態（オン状態）と、所定の電極間が電気的に接続されない状態（オフ状態）と、を切り替える。
【０００４】
このようなスイッチング素子の一例について、図２０〜図２２を参照して説明する。図２０〜図２２は、従来のスイッチング素子の一例を示す断面図である。なお、図２０は、オン状態のスイッチング素子を示すものであり、図２１は、オフ状態のスイッチング素子を示すものである。また、図２２は、オフ状態からオン状態に遷移した直後の状態のスイッチング素子を示すものである。
【０００５】
図２０〜図２２に示すように、スイッチング素子１００は、基板２１と、基板２１の上面に形成されるバッファ層１０２と、バッファ層１０２の上面に形成されるアンドープのＧａＮから成る電子走行層１０３と、電子走行層１０３の上面に形成されるＡｌＧａＮから成る電子供給層１０４と、電子供給層１０４の上面に形成されるソース電極１０５と、電子供給層１０４の上面に形成されるドレイン電極１０６と、電子供給層１０４の上面かつソース電極１０５及びドレイン電極１０６の間に形成されるゲート絶縁膜１０７と、ゲート絶縁膜１０７の上面に形成されるゲート電極１０８と、を備える。
【０００６】
上記のスイッチング素子１００は、ノーマリーオン型である。そのため、図２０に示すように、ゲート電極１０８の電位がソース電極１０５と同じ電位（０Ｖ）であっても、ゲート電極１０８がオープンの場合であっても、電子走行層１０３及び電子供給層１０４が接合する界面近傍に二次元電子ガス層１０９が生じて、オン状態になる。オン状態において、ソース電極１０５の電位よりもドレイン電極１０６の電位が高ければ、ソース電極１０５及びドレイン電極１０６間に電流が流れる。
【０００７】
一方、図２１に示すように、ゲート電極１０８の電位が、ソース電極１０５の電位（０Ｖ）を基準として閾値電圧よりも低いと、ゲート電極１０８の下方において、電子走行層１０３及び電子供給層１０４が接合する界面近傍に二次元電子ガス層１０９が生じなくなり、オフ状態になる。オフ状態では、ソース電極１０５及びドレイン電極１０６間に電流は流れない。
【０００８】
図２１に示すようなオフ状態では、ゲート電極１０８の下方に空乏領域１１０が形成されて、高抵抗になる。すると、ソース電極１０５及びドレイン電極１０６間に、電源電圧に相当する数１００Ｖ程度の高い電位差が生じて、空乏領域１１０の端（特に、ドレイン電極１０６側）からゲート電極１０８へ高電界（図中の黒色矢印）が発生する。
【０００９】
このような高電界は、ゲート電極１０８の周囲で絶縁破壊及びリーク電流を引き起こすことがある。また、当該高電界によって発生した電子が、電子供給層１０４の表面（上面）における窒素欠陥に起因する準位などにトラップされることで、「コラプス現象」を引き起こすことがある。
【００１０】
コラプス現象は、図２２に示すように、スイッチング素子１００がオフ状態からオン状態に遷移したときに発生する。コラプス現象は、上述のようにスイッチング素子１００がオフ状態であるときに電子供給層１０４の表面にトラップされた電子１１１が、オン状態に遷移した後も所定の時間（例えば、数秒〜数分という長時間）トラップされ続けることによって、二次元電子ガス層１０９中の電子に対して斥力（クーロン力）を及ぼし、ソース電極１０５及びドレイン電極１０６間を流れる電流を妨げる現象である。このコラプス現象によってスイッチング素子１００のオン抵抗が大きくなると、高速のスイッチングが困難になるため、問題となる。
【００１１】
このコラプス現象を抑制するべく、電子供給層１０４の表面を窒化物等から成る膜で覆うことで、電子供給層１０４の表面の窒素欠陥を低減することが行われている。特に、バンドギャップが６ｅＶ程度であり、他の窒化物（例えば、窒化シリコン：バンドギャップ５ｅＶ）よりもバンドギャップが大きい窒化アルミニウム（ＡｌＮ）膜が、リーク電流を低減する観点から使用されることがある。
【００１２】
また、上記のＡｌＮ膜の上面に、バンドギャップがさらに大きい酸化アルミニウム（ＡｌＯＸ、Ｘは任意の正の数、以下同じ）膜を形成したスイッチング素子が、特許文献１〜３で提案されている。ＡｌＯＸは、バンドギャップ８ｅＶ〜９ｅＶ程度と大きいため、リーク電流をさらに低減することが可能になる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−２７３６３０号公報
【特許文献２】特開２０１１−２５８７８１号公報
【特許文献３】特開２０１０−４５３４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１及び２で提案されているスイッチング素子では、電極が形成されている部分を除いて、スイッチング素子の表面がＡｌＯＸ膜で全面的に覆われる構造であるため、放熱性が悪い点が問題となる。ＡｌＮは、熱伝導率が２００Ｗ／ｍ・Ｋ程度であり放熱性に優れているが、ＡｌＯＸは、熱伝導率が１０Ｗ／ｍ・Ｋ〜２０Ｗ／ｍ・Ｋ程度しかなく、放熱性が悪い。そのため、特許文献１及び２で提案されているスイッチング素子では、オン状態で大電流が流れるときに発生する熱を効率よく発散することができないために温度が上昇し易く、オン抵抗の増加による電流駆動力の低下や、リーク電流の増加、さらには信頼性の低下を招来する。
【００１５】
一方、特許文献３で提案されているスイッチング素子では、ゲート電極と電子供給層（ＩｎＡｌＮ）との接続部分のみにＡｌＯＸ層が形成されているため、特許文献１及び２で提案されているスイッチング素子と比べて、放熱性は良いと考えられる。しかしながら、特許文献３で提案されているスイッチング素子では、ゲート電極のソース電極側及びドレイン電極側に張り出している端部の下方にＡｌＯＸ層が形成されておらず、高電界となるゲート電極の端部の下方において、耐圧が不足して絶縁破壊及びリーク電流が発生する可能性があるため、問題となる。
【００１６】
本発明は、上記の問題点に鑑み、高耐圧であるとともに放熱性が良いスイッチング素子とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明は、第１半導体層と、前記第１半導体層の上面に形成され、バンドギャップが前記第１半導体層より大きく当該第１半導体層とヘテロ接合する第２半導体層と、前記第２半導体層の上面に形成される第３半導体層と、前記第１半導体層と電気的に接続する第１電極と、前記第１半導体層と電気的に接続し、平面視で前記第１電極と離間して形成される第２電極と、平面視で前記第１電極と前記第２電極との間に位置する制御電極と、を備え、前記第３半導体層の上面の一部は、酸化されて周囲よりも耐圧が高く熱伝導率が低い酸化物領域となり、前記制御電極は、前記酸化物領域を介して前記第３半導体層と電気的に接続し、平面視で、前記酸化物領域の前記第１電極側の端部が、前記制御電極の前記第１電極側の端部と、前記第１電極の前記制御電極側の端部と、の間に位置し、平面視で、前記酸化物領域の前記第２電極側の端部が、前記制御電極の前記第２電極側の端部と、前記第２電極の前記制御電極側の端部と、の間に位置することを特徴とするスイッチング素子を提供する。
【００１８】
このスイッチング素子によれば、酸化物領域が、第３半導体層に対する制御電極の射影を包含する位置に形成されるとともに、第３半導体層の上面の全面には形成されない構造になる。即ち、酸化物領域が、絶縁破壊及びリーク電流が効果的に抑制される位置に限定して形成されるが、第３半導体層の上面の全面には形成されない構造になる。
【００１９】
また、上記特徴のスイッチング素子において、前記制御電極は、その下部が前記酸化物領域内の接触領域と接触し、前記接触領域は、前記酸化物領域内で厚さが局所的に大きくなっていると、好ましい。
【００２０】
このスイッチング素子によれば、高耐圧が特に要求される接触領域が局所的に厚くなるため、絶縁破壊及びリーク電流を効果的に抑制することが可能になる。さらに、酸化物領域が無用に厚くなることを抑制することができるため、放熱性が悪くなることを抑制することが可能になる。
【００２１】
また、上記特徴のスイッチング素子において、前記第１半導体層、前記第２半導体層及び前記第３半導体層が、それぞれ窒化物半導体から成り、前記第３半導体層が、インジウム及びガリウムを含まないと、好ましい。
【００２２】
このスイッチング素子によれば、バンドギャップが比較的小さく絶縁性が良好ではない酸化インジウム（ＩｎＯＸ）や酸化ガリウム（ＧａＯＸ）が、第３半導体層に含まれないようにすることが可能になる。そのため、スイッチング素子の高耐圧化を図ることが可能になる。
【００２３】
また、上記特徴のスイッチング素子において、前記第１半導体層が、ＩｎｘＧａ１−ｘＮ（０≦ｘ＜１）から成り、前記第２半導体層が、ＩｎｙＧａｚＡｌ１−ｙ−ｚＮ（０≦ｙ＜１、０≦ｚ＜１、０＜ｙ＋ｚ）から成り、前記第３半導体層が、ＡｌＮから成るようにしてもよい。
【００２４】
また、上記特徴のスイッチング素子において、前記第２半導体層及び前記第３半導体層は、組成が連続的に変化する一体の層から成り、前記第２半導体層から前記第３半導体層に向かって、インジウム及びガリウムの組成比が低下して、前記第３半導体層の上面では０になっていると、好ましい。
【００２５】
このスイッチング素子によれば、第２半導体層と第３半導体層との界面が無くなるため、当該界面における欠陥の生成が防止される。そのため、コラプス現象を抑制することが可能になる。
【００２６】
また、上記特徴のスイッチング素子において、前記酸化物領域が、前記第３半導体層を部分的に熱酸化させて形成されたものであると、好ましい。
【００２７】
このスイッチング素子によれば、酸化物領域の界面における欠陥の生成が抑制される。そのため、コラプス現象を抑制することが可能になる。
【００２８】
また、本発明は、第１半導体層と、前記第１半導体層の上面に形成されるとともにバンドギャップが前記第１半導体層より大きく当該第１半導体層とヘテロ接合する第２半導体層と、前記第２半導体層の上面に形成される第３半導体層と、を備える積層構造を形成する積層構造形成工程と、前記積層構造の上面に、一部が開口したマスクを形成し、当該マスクの開口部から前記第３半導体層を酸化することで前記第３半導体層の上面の一部に酸化物領域を形成する酸化工程と、前記第１半導体層と電気的に接続する第１電極と、前記第１半導体層と電気的に接続するとともに平面視で前記第１電極と離間して形成される第２電極と、平面視で前記第１電極と前記第２電極との間に位置するとともに前記酸化物領域を介して前記第３半導体層と電気的に接続する制御電極と、を形成する電極形成工程と、を備え、平面視で、前記酸化物領域の前記第１電極側の端部が、前記制御電極の前記第１電極側の端部と、前記第１電極の前記制御電極側の端部と、の間に位置し、平面視で、前記酸化物領域の前記第２電極側の端部が、前記制御電極の前記第２電極側の端部と、前記第２電極の前記制御電極側の端部と、の間に位置することを特徴とするスイッチング素子の製造方法を提供する。
【００２９】
このスイッチング素子の製造方法によれば、酸化物領域が、第３半導体層に対する制御電極の射影を包含する位置に形成されるとともに、第３半導体層の上面の全面には形成されない構造のスイッチング素子を、製造することが可能になる。即ち、酸化物領域が、絶縁破壊及びリーク電流が効果的に抑制される位置に限定して形成されるが、第３半導体層の上面の全面には形成されない構造のスイッチング素子を、製造することが可能になる。
【００３０】
また、上記特徴のスイッチング素子の製造方法において、前記酸化工程が、一部が開口した第１マスクを形成し、当該第１マスクの開口部から前記第３半導体層を酸化する第１酸化工程と、前記第１酸化工程で酸化された領域を包含する部分が開口している第２マスクを形成し、当該第２マスクの開口部から前記第３半導体層を酸化する第２酸化工程と、を含み、当該酸化工程によって、厚さが局所的に大きくなっている接触領域を有する前記酸化物領域を形成し、前記電極形成工程で、下部が前記接触領域と接触する前記制御電極を形成してもよい。
【００３１】
また、上記特徴のスイッチング素子の製造方法において、前記酸化工程が、一部が開口した第１マスクを形成し、当該第１マスクの開口部から前記第３半導体層を酸化する第１酸化工程と、前記第１酸化工程で酸化された領域に包含される部分が開口している第２マスクを形成し、当該第２マスクの開口部から前記第３半導体層を酸化する第２酸化工程と、を含み、当該酸化工程によって、厚さが局所的に大きくなっている接触領域を有する前記酸化物領域を形成し、前記電極形成工程で、下部が前記接触領域と接触する前記制御電極を形成してもよい。
【００３２】
これらのスイッチング素子の製造方法によれば、高耐圧が特に要求される接触領域が局所的に厚くなることで絶縁破壊及びリーク電流を効果的に抑制するとともに、酸化物領域が無用に厚くなることを抑制することで放熱性が悪くなることを抑制した構造のスイッチング素子を、製造することが可能になる。
【発明の効果】
【００３３】
上記特徴のスイッチング素子及び上記特徴のスイッチング素子の製造方法によれば、酸化物領域が、絶縁破壊及びリーク電流が効果的に抑制される位置に限定して形成されるが、第３半導体層の上面の全面には形成されない構造のスイッチング素子が得られる。したがって、高耐圧であるとともに放熱性が良いスイッチング素子を得ることが可能になる。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１実施形態に係るスイッチング素子の構造例を示す断面図。
【図２】本発明の第１実施形態に係るスイッチング素子の製造方法例を示す断面図。
【図３】本発明の第１実施形態に係るスイッチング素子の製造方法例を示す断面図。
【図４】本発明の第１実施形態に係るスイッチング素子の製造方法例を示す断面図。
【図５】本発明の第１実施形態に係るスイッチング素子の製造方法例を示す断面図。
【図６】本発明の第２実施形態に係るスイッチング素子の構造例を示す断面図。
【図７】本発明の第２実施形態に係るスイッチング素子の製造方法例を示す断面図。
【図８】本発明の第２実施形態に係るスイッチング素子の製造方法例を示す断面図。
【図９】本発明の第２実施形態に係るスイッチング素子の製造方法例を示す断面図。
【図１０】本発明の第２実施形態に係るスイッチング素子の製造方法例を示す断面図。
【図１１】本発明の第２実施形態に係るスイッチング素子の製造方法例を示す断面図。
【図１２】本発明の第２実施形態に係るスイッチング素子の製造方法例を示す断面図。
【図１３】本発明の第２実施形態に係るスイッチング素子の製造方法の別例を示す断面図。
【図１４】本発明の第２実施形態に係るスイッチング素子の製造方法の別例を示す断面図。
【図１５】本発明の第２実施形態に係るスイッチング素子の製造方法の別例を示す断面図。
【図１６】本発明の第２実施形態に係るスイッチング素子の製造方法の別例を示す断面図。
【図１７】本発明の第２実施形態に係るスイッチング素子の製造方法の別例を示す断面図。
【図１８】本発明の第２実施形態に係るスイッチング素子の製造方法の別例を示す断面図。
【図１９】本発明の第３実施形態に係るスイッチング素子の製造方法の別例を示す断面図。
【図２０】従来のスイッチング素子の一例（オン状態）を示す断面図。
【図２１】従来のスイッチング素子の一例（オフ状態）を示す断面図。
【図２２】従来のスイッチング素子の一例（オフ状態からオン状態に遷移した直後の状態）を示す断面図。
【発明を実施するための形態】
【００３５】
以下、本発明の第１〜第３実施形態に係るスイッチング素子について、図１〜図１９を参照して説明する。なお、以下説明する第１〜第３実施形態に係るスイッチング素子のそれぞれは、本発明の一つの実施形態に過ぎないものであり、本発明はこれらに限定されるものではない。また、第１〜第３実施形態に係るスイッチング素子は、その一部または全部を、矛盾無き限り組み合わせて実施することが可能である。また、以下の説明において参照する図１〜図１９は、説明の便宜上、要部が適宜強調されたものとなっており、図面上の各構成部分の寸法比と実際の寸法比とは必ずしも一致しないものとする。
【００３６】
＜第１実施形態＞
最初に、本発明の第１実施形態に係るスイッチング素子の構造例について、図１を参照して説明する。図１は、本発明の第１実施形態に係るスイッチング素子の構造例を示す断面図である。
【００３７】
図１に示すように、スイッチング素子１は、基板２と、基板２の上面に形成されるバッファ層３と、バッファ層３の上面に形成される電子走行層（第１半導体層）４と、電子走行層４の上面に形成されるとともにバンドギャップが電子走行層４より大きく電子走行層４とヘテロ接合する電子供給層（第２半導体層）５と、電子供給層５の上面に形成されるバリア層（第３半導体導）６と、バリア層６の上面に形成されるパッシベーション層７と、電子走行層４と電気的に接続するソース電極（第１電極）８と、電子走行層４と電気的に接続するとともに平面視（図中の上下方向に対して垂直な平面、以下、図２〜図１９の説明についても同じ）でソース電極８と離間して形成されるドレイン電極（第２電極）９と、平面視でソース電極８とドレイン電極９との間に位置するゲート電極（制御電極）１０と、を備える。なお、当該スイッチング素子１は、ノーマリーオン型である。
【００３８】
バリア層６の上面の一部は、酸化されて周囲よりも耐圧が高く熱伝導率が低い酸化物領域６１となっている。また、ゲート電極１０は、酸化物領域６１を介してバリア層６と電気的に接続している。
【００３９】
基板２は、例えば、シリコン（Ｓｉ）や炭化珪素（ＳｉＣ）、サファイア、窒化ガリウム（ＧａＮ）、酸化亜鉛（ＺｎＯ）、ガリウムヒ素（ＧａＡｓ）などから成る。バッファ層３は、例えば、ＡｌａＧａ１−ａＮ（０≦ａ≦１、即ち、ａ＝１の場合のＡｌＮや、ａ＝０の場合のＧａＮを含み得る）から成る。なお、基板２及びバッファ層３は、スイッチング素子１が好適に動作する限り、どのようなものを適用しても良い。
【００４０】
電子走行層４は、例えば、厚さが１μｍ以上５μｍ以下のＩｎｘＧａ１−ｘＮ（０≦ｘ＜１）から成る。電子供給層５は、例えば、厚さが１０ｎｍ以上１００ｎｍ以下のＩｎｙＧａｚＡｌ１−ｙ−ｚＮ（０≦ｙ＜１、０≦ｚ＜１、０＜ｙ＋ｚ）から成る。また、電子供給層５のバンドギャップは、電子走行層４のバンドギャップよりも大きく、電子走行層４及び電子供給層５はヘテロ接合している。さらに、電子供給層５の格子定数は電子走行層４の格子定数よりも小さく、これらの層が接合する界面において格子不整合が発生している。そのため、電子走行層４及び電子供給層５が接合する界面近傍に、二次元電子ガス層１１が生じる。スイッチング素子１では、この二次元電子ガス層１１がチャネルに相当する。
【００４１】
ソース電極８、ドレイン電極９及びゲート電極１０のそれぞれは、Ｔｉ、Ａｌ、Ｃｕ、Ａｕ、Ｐｔ、Ｗ、Ｔａ、Ｒｕ、Ｉｒ、Ｐｄ、Ｈｆなどの金属元素や、これらの金属元素の少なくとも２つを含む合金、またはこれらの金属元素の少なくとも１つを含む窒化物などから成る。ソース電極８、ドレイン電極９及びゲート電極１０のそれぞれは、単層から成るものであっても良いし、組成が異なる複数の層から成るものであっても良い。ただし、ソース電極８及びドレイン電極９は、電子走行層４に対してオーミック接合する。
【００４２】
パッシベーション層７は、例えば、厚さが１００ｎｍ以上３μｍ以下のＳｉＯＸやＳｉＮ、ＡｌＮなどから成る。ソース電極８及びドレイン電極９及びゲート電極１０のそれぞれは、上部がパッシベーション層７上に張り出すフィールドプレート構造になっている。ソース電極８の上部は、ゲート電極１０側とその反対側とにそれぞれ張り出し、ドレイン電極９の上部は、ゲート電極１０側とその反対側とにそれぞれ張り出し、ゲート電極１０の上部は、ソース電極８側とドレイン電極９側とにそれぞれ張り出している。
【００４３】
バリア層６は、例えば、厚さが５ｎｍ以上５０ｎｍ以下のＡｌＮからなり、その上面の一部が酸化されて酸化物領域６１が形成されている。酸化物領域６１は、例えば、厚さが１ｎｍ以上４０ｎｍ以下のＡｌＯＸから成る。なお、上述のように、ＡｌＯＸなどの酸化物は、例えば、ＡｌＮよりもバンドギャップが大きく絶縁破壊及びリーク電流の抑制には適しているが、ＡｌＮよりも熱伝導率が低く放熱性が悪い。
【００４４】
また、平面視において、酸化物領域６１のソース電極８側の端部６１Ｄ１は、ゲート電極１０のソース電極８側の端部１０Ｅ１と、ソース電極８のゲート電極１０側の端部８Ｅと、の間に位置している。さらに、平面視において、酸化物領域６１のドレイン電極９側の端部６１Ｄ２は、ゲート電極１０のドレイン電極９側の端部１０Ｅ２と、ドレイン電極９のゲート電極１０側の端部９Ｅと、の間に位置する。
【００４５】
スイッチング素子１は、ゲート電極１０の電位印加状態に応じて、オン状態及びオフ状態が切り替えられる。例えば、ゲート電極１０の電位が、ソース電極８の電位（０Ｖ）と等しくなると、スイッチング素子１がオン状態になり、電子走行層４及び電子供給層５が接合する界面近傍に生じる二次元電子ガス層１１によって、ソース電極８及びドレイン電極９間が電気的に接続される。一方、ゲート電極１０の電位が、ソース電極８の電位（０Ｖ）を基準として閾値電圧よりも低くなる（−１０Ｖ程度になる）と、スイッチング素子１がオフ状態になり、電子走行層４及び電子供給層５が接合する界面近傍に二次元電子ガス層１１が生じなくなることによって、ソース電極８及びドレイン電極９間が電気的に接続されなくなる。
【００４６】
スイッチング素子１がオン状態であるとき、ソース電極８及びドレイン電極９間に大電流が流れるため、スイッチング素子１が発熱する。しかしながら、スイッチング素子１は、バリア層６において、上面の一部のみを放熱性が悪い酸化物領域６１で覆い、他は酸化物領域６１で覆わず放熱性が良い材料（例えば、ＡｌＮ）とする構造であるため、放熱性が良く、温度が上昇し難い。そのため、温度の上昇によるオン抵抗の増加に伴う、電流駆動力の低下、リーク電流の増加及び信頼性の低下などを、それぞれ抑制することが可能になる。
【００４７】
一方、スイッチング素子１がオフ状態であるとき、ソース電極８とドレイン電極９間には数１００Ｖ程度の高電圧（例えば、６００Ｖ）が印加され得る。このとき、特にゲート電極１０のドレイン電極９側において、下方の電子走行層４からゲート電極１０へ高電界が生じる（図２１参照）。しかしながら、スイッチング素子１では、このような高電界が生じる場所に、バンドギャップが大きく高耐圧の酸化物領域６１を形成しているため、耐圧の不足による絶縁破壊及びリーク電流を抑制することが可能になる。
【００４８】
以上のように、スイッチング素子１では、酸化物領域６１が、バリア層６に対するゲート電極１０の射影を包含する位置に形成されるとともに、バリア層６の上面の全面には形成されない構造になる。即ち、酸化物領域６１が、絶縁破壊及びリーク電流が効果的に抑制される位置に限定して形成されるが、バリア層６の上面の全面には形成されない構造になる。したがって、高耐圧であるとともに放熱性が良いスイッチング素子１を得ることが可能になる。
【００４９】
また、バリア層６が、インジウム及びガリウムを含まないようにすることで、バリア層６にバンドギャップが比較的小さく絶縁性が良好ではない酸化インジウム（ＩｎＯＸ）や酸化ガリウム（ＧａＯＸ）が含まれないようにすることが可能になる。そのため、スイッチング素子１の高耐圧化を図ることが可能になる。
【００５０】
本発明の第１実施形態に係るスイッチング素子１の製造方法例について、図２〜図５を参照して説明する。図２〜図５は、本発明の第１実施形態に係るスイッチング素子の製造方法例を示す断面図である。
【００５１】
本例のスイッチング素子１の製造方法では、最初に図２に示すように、基板２の上面に対してバッファ層３を形成し、さらにバッファ層３の上面に電子走行層４を形成し、さらに電子走行層４の上面に電子供給層５を形成し、さらに電子供給層５の上面にバリア層６を形成する。そして、これらの層から成る積層構造の上面に、マスク２０を形成する。マスク２０は、例えば、厚さ５０ｎｍ以上１μｍ以下のＳｉＯＸやＳｉＮなどから成る。
【００５２】
次に、図３に示すように、マスク２０の一部に開口部２１を形成する。この開口部２１は、例えば、フォトリソグラフィー及びエッチングによって形成することが可能である。また、開口部２１が形成される位置は、酸化物領域６１を形成する予定の位置である。なお、開口部２１の大きさを、平面視におけるゲート電極１０の上部の大きさと等しくしてもよい。
【００５３】
次に、図４に示すように、マスク２０の開口部２１からバリア層６を酸化することで、酸化物領域６１を形成する。このとき、例えば酸素雰囲気で９００℃以上の熱処理を数十分程度行うことで、酸化物領域６１を形成することができる。このように、熱酸化によって酸化物領域６１を形成すると、酸化物領域６１の界面における欠陥の生成が抑制される。そのため、コラプス現象を抑制することが可能になる。
【００５４】
次に、図５に示すように、マスク２０を除去して（または、マスク２０が形成された状態で）、積層構造の上面の全面にパッシベーション層７を形成する。この後、例えばフォトリソグラフィー及びエッチングを行うことによって、パッシベーション層７、バリア層６、電子供給層５及び電子走行層４の一部に、ソース電極８、ドレイン電極９及びゲート電極１０のそれぞれが電気的に接続するための穴をあけた上で、これらの電極８〜１０を形成することで、図１に示したスイッチング素子１が得られる。
【００５５】
＜第２実施形態＞
本発明の第２実施形態に係るスイッチング素子の構造例について、図６を参照して説明する。図６は、本発明の第２実施形態に係るスイッチング素子の構造例を示す断面図である。なお、図６において、図１に示した第１実施形態に係るスイッチング素子１と同様となる部分には、同じ符号を付している。さらに、以下では、第２実施形態に係るスイッチング素子１ａについて、第１実施形態に係るスイッチング素子１と異なる部分を中心に説明し、同様となる部分については、第１実施形態に係るスイッチング素子１の説明を適宜参酌するものとして説明を省略する。
【００５６】
図６に示すように、スイッチング素子１ａは、基板２と、バッファ層３と、電子走行層４と、電子供給層５と、バリア層６と、パッシベーション層７と、ソース電極８と、ドレイン電極９と、ゲート電極１０と、を備える。
【００５７】
ただし、スイッチング素子１ａは、バリア層６に形成される酸化物領域６１において、ゲート電極１０の下部が接触する接触領域６１１ａが、酸化物領域６１ａ内で厚さが局所的に大きくなっている。この酸化物領域６１ａにおいて、例えば、接触領域６１１ａの厚さは２ｎｍ以上４０ｎｍ以下となっており、その他の部分の厚さは１ｎｍ以上２０ｎｍ以下となっている。なお、この点を除き、スイッチング素子１ａは、図１に示した第１実施形態のスイッチング素子１と同様である。
【００５８】
このように、スイッチング素子１ａでは、高耐圧が特に要求される接触領域６１１ａが局所的に厚くなるため、絶縁破壊及びリーク電流を効果的に抑制することが可能になる。さらに、酸化物領域６１ａが無用に厚くなることを抑制することができるため、放熱性が悪くなることを抑制することが可能になる。
【００５９】
本発明の第２実施形態に係るスイッチング素子１ａの製造方法例について、図７〜図１２を参照して説明する。図７〜図１２は、本発明の第２実施形態に係るスイッチング素子の製造方法例を示す断面図である。
【００６０】
本例のスイッチング素子１ａの製造方法では、最初に図７に示すように、基板２の上面に対してバッファ層３を形成し、さらにバッファ層３の上面に電子走行層４を形成し、さらに電子走行層４の上面に電子供給層５を形成し、さらに電子供給層５の上面にバリア層６を形成する。そして、これらの層から成る積層構造の上面に、マスク２０を形成する。マスク２０は、例えば、厚さ５０ｎｍ以上１μｍ以下のＳｉＯＸやＳｉＮなどから成る。
【００６１】
次に、図８に示すように、マスク２０の一部に第１開口部２１ａＡを形成する。この第１開口部２１ａＡは、例えば、フォトリソグラフィー及びエッチングによって形成することが可能である。また、第１開口部２１ａＡが形成される位置は、接触領域６１１ａを形成する予定の位置である。なお、第１開口部２１ａＡの大きさを、平面視におけるゲート電極１０の下部の大きさと等しくしてもよい。
【００６２】
次に、図９に示すように、マスク２０の第１開口部２１ａＡからバリア層６を酸化することで、初期酸化物領域６１ａＡを形成する。例えば、第１実施形態と同様の熱処理を行うことで、初期酸化物領域６１ａＡを形成することができる。
【００６３】
次に、図１０に示すように、初期酸化物領域６１ａＡを包含する第２開口部２２ａＡを有するマスク２０を形成する。このとき、例えば、等方性のエッチング（例えば、ウエットエッチング）によって第１開口部２１ａＡを拡げることで第２開口部２２ａＡを形成してもよいし、フォトリソグラフィー及びエッチングによって第１開口部２１ａＡを拡げることで第２開口部２２ａＡを形成してもよいし、第１開口部２１ａＡを有するマスク２０を除去して第２開口部２２ａＡを有するマスク２０を形成し直してもよい。また、この第２開口部２２ａＡが形成される位置は、酸化物領域６１ａを形成する予定の位置である。なお、第２開口部２２ａＡの大きさを、平面視におけるゲート電極１０の上部の大きさと等しくしてもよい。
【００６４】
次に、図１１に示すように、マスク２０の第２開口部２２ａＡからバリア層６を酸化することで、酸化物領域６１ａを形成する。例えば、第１実施形態と同様の熱処理を行うことで、酸化物領域６１ａを形成することができる。
【００６５】
この２回目の熱酸化によって、１回目の熱酸化で酸化されていた領域（初期酸化物領域６１ａＡ）の厚さが、さらに大きくなる。これにより、酸化物領域６１ａ内で厚さが局所的に大きくなる接触領域６１１ａを有する酸化物領域６１ａを、形成することができる。
【００６６】
次に、図１２に示すように、マスク２０を除去して（または、マスク２０が形成された状態で）、積層構造の上面の全面にパッシベーション層７を形成する。この後、第１実施形態と同様にソース電極８、ドレイン電極９及びゲート電極１０のそれぞれを形成することで、図６に示したスイッチング素子１ａが得られる。
【００６７】
また、本発明の第２実施形態に係るスイッチング素子１ａの製造方法の別例について、図１３〜図１８を参照して説明する。図１３〜図１８は、本発明の第２実施形態に係るスイッチング素子の製造方法の別例を示す断面図である。
【００６８】
本例のスイッチング素子１ａの製造方法では、最初に図１３に示すように、基板２の上面に対してバッファ層３を形成し、さらにバッファ層３の上面に電子走行層４を形成し、さらに電子走行層４の上面に電子供給層５を形成し、さらに電子供給層５の上面にバリア層６を形成する。そして、これらの層から成る積層構造の上面に、マスク２０を形成する。マスク２０は、例えば、厚さ５０ｎｍ以上１μｍ以下のＳｉＯＸやＳｉＮなどから成る。
【００６９】
次に、図１４に示すように、マスク２０の一部に第１開口部２１ａＢを形成する。この第１開口部２１ａＢは、例えば、フォトリソグラフィー及びエッチングによって形成することが可能である。また、第１開口部２１ａＢが形成される位置は、酸化物領域６１ａを形成する予定の位置である。なお、第１開口部２１ａＢの大きさを、平面視におけるゲート電極１０の上部の大きさと等しくしてもよい。
【００７０】
次に、図１５に示すように、マスク２０の第１開口部２１ａＢからバリア層６を酸化することで、初期酸化物領域６１ａＢを形成する。例えば、第１実施形態と同様の熱処理を行うことで、初期酸化物領域６１ａＢを形成することができる。
【００７１】
次に、図１６に示すように、初期酸化物領域６１ａＢに包含される第２開口部２２ａＢを有するマスク２０を形成する。このとき、例えば、第１開口部２１ａＢを埋めるようにマスク２０を成す材料を堆積させることで第２開口部２２ａＢを形成してもよいし、第１開口部２１ａＢを有するマスク２０を除去して第２開口部２２ａＢを有するマスク２０を形成し直してもよい。また、この第２開口部２２ａＡが形成される位置は、接触領域６１１ａを形成する予定の位置である。なお、第２開口部２２ａＢの大きさを、平面視におけるゲート電極１０の下部の大きさと等しくしてもよい。
【００７２】
次に、図１７に示すように、マスク２０の第２開口部２２ａＢからバリア層６を酸化することで、酸化物領域６１ａを形成する。例えば、第１実施形態と同様の熱処理を行うことで、酸化物領域６１ａを形成することができる。
【００７３】
この２回目の熱酸化によって、１回目の熱酸化によって酸化されていた領域（初期酸化物領域６１ａＢ）の一部の厚さが、さらに大きくなる。これにより、酸化物領域６１ａ内で厚さが局所的に大きくなる接触領域６１１ａを有する酸化物領域６１ａを、形成することができる。
【００７４】
次に、図１８に示すように、マスク２０を除去して（または、マスク２０が形成された状態で）、積層構造の上面の全面にパッシベーション層７を形成する。この後、第１実施形態と同様にソース電極８、ドレイン電極９及びゲート電極１０のそれぞれを形成することで、図６に示したスイッチング素子１ａが得られる。
【００７５】
＜第３実施形態＞
本発明の第３実施形態に係るスイッチング素子の構造例について、図１９を参照して説明する。図１９は、本発明の第３実施形態に係るスイッチング素子の構造例を示す断面図である。なお、図１９において、図１に示した第１実施形態に係るスイッチング素子１と同様となる部分には、同じ符号を付している。さらに、以下では、第３実施形態に係るスイッチング素子１ｂについて、第１実施形態に係るスイッチング素子１と異なる部分を中心に説明し、同様となる部分については、第１実施形態に係るスイッチング素子１の説明を適宜参酌するものとして説明を省略する。
【００７６】
図１９に示すように、スイッチング素子１ｂは、基板２と、バッファ層３と、電子走行層４と、電子供給層５ｂと、バリア層６ｂと、パッシベーション層７と、ソース電極８と、ドレイン電極９と、ゲート電極１０と、を備える。
【００７７】
ただし、スイッチング素子１ｂでは、電子供給層５ｂ及びバリア層６ｂが、組成が連続的に変化する一体の層となっている。具体的に例えば、電子供給層５ｂ及びバリア層６ｂは、全体で厚さが１０ｎｍ以上２００ｎｍ以下となり、ＩｎｙＧａｚＡｌ１−ｙ−ｚＮ（０≦ｙ＜１、０≦ｚ＜１、０＜ｙ＋ｚ）から成る層となっている。そして、電子供給層５ｂからバリア層６ｂに向かって（図中の上方向に向かって）、インジウム及びガリウムの組成ｙ，ｚが低下し、バリア層６ｂの上面では０になっている（即ち、ＡｌＮになっている）。なお、この点を除き、スイッチング素子１ｂは、図１に示した第１実施形態のスイッチング素子１と同様である。
【００７８】
このように、スイッチング素子１ｂでは、電子供給層５ｂとバリア層６ｂとの界面が無くなるため、当該界面における欠陥の生成を防止することが可能になる。そのため、コラプス現象を抑制することが可能になる。
【００７９】
なお、スイッチング素子１ｂにおける酸化物領域６１ｂは、第１実施形態と同様の方法で形成することができる（図２〜図５参照）。また、スイッチング素子１ｂにおいて、第２実施形態のスイッチング素子１ａと同様の酸化物領域６１ａを形成してもよい（図６〜図１８参照）。
【産業上の利用可能性】
【００８０】
本発明は、スイッチング素子に利用可能であり、特にパワーデバイスに適用されるスイッチング素子に利用すると、好適である。
【符号の説明】
【００８１】
１，１ａ，１ｂ  ：  スイッチング素子
２    ：  基板
３    ：  バッファ層
４    ：  電子走行層（第１半導体層）
５，５ｂ  ：  電子供給層（第２半導体層）
６，６ｂ  ：  バリア層（第３半導体層）
６１，６１ａ，６１ｂ  ：  酸化物領域
６１Ｄ１，６１Ｄ２  ：  端部
６１ａＡ，６１ａＢ  ：  初期酸化物領域
６１１ａ  ：  接触領域
７    ：  パッシベーション層
８    ：  ソース電極（第１電極）
８Ｅ  ：  端部
９    ：  ドレイン電極（第２電極）
９Ｅ  ：  端部
１０  ：  ゲート電極（制御電極）
１０Ｅ１，１０Ｅ２  ：  端部
１１  ：  二次元電子ガス
２０  ：  マスク
２１  ：  開口部
２１ａＡ，２１ａＢ  ：  第１開口部
２２ａＡ，２２ａＢ  ：  第２開口部
【図１】
0005941335.tif 000002
【図２】
0005941335.tif 000003
【図３】
0005941335.tif 000004
【図４】
0005941335.tif 000005
【図５】
0005941335.tif 000006
【図６】
0005941335.tif 000007
【図７】
0005941335.tif 000008
【図８】
0005941335.tif 000009
【図９】
0005941335.tif 000010
【図１０】
0005941335.tif 000011
【図１１】
0005941335.tif 000012
【図１２】
0005941335.tif 000013
【図１３】
0005941335.tif 000014
【図１４】
0005941335.tif 000015
【図１５】
0005941335.tif 000016
【図１６】
0005941335.tif 000017
【図１７】
0005941335.tif 000018
【図１８】
0005941335.tif 000019
【図１９】
0005941335.tif 000020
【図２０】
0005941335.tif 000021
【図２１】
0005941335.tif 000022
【図２２】
0005941335.tif 000023