(57)【特許請求の範囲】
【請求項１】
インピーダンス整合負荷検出ラインドライバであって、
信号入力と、フィードバック入力と、所与の負荷に結合するための出力ノードに結合された信号出力と、前記出力ノードと前記フィードバック入力との間に結合されたフィードバック抵抗器と、所与のスリープ状態信号に応答して前記フィードバック入力をグランドに切替え可能に結合する切替え可能な内部負荷抵抗器とを有する、前記スリープ状態信号に応答して、主電源レールにおける電源電圧に結合された電源投入状態とスリープ状態との間で切替え可能なバッファ増幅器と、
前記バッファ増幅器が前記電源投入状態である間、所与の負荷が前記出力ノードに結合されているかどうかに対応する前記フィードバック抵抗器における電圧に基づいて、第１の負荷検出信号を生成するための第１の比較器と、
前記バッファ増幅器が前記スリープ状態である間、検出電流を前記出力ノードに注入し、前記主電源レールの崩壊の間、検出電流を前記出力ノードに注入して、前記負荷が前記出力ノードに結合されているかどうかに対応する前記出力ノードにおける電圧を生成する検出電流源と、
前記検出電流が前記出力ノードに注入される間に、前記バッファ増幅器が前記スリープ状態である間、前記負荷が前記出力ノードに結合されているかどうか、および前記主電源レールの崩壊の間、前記負荷が前記出力ノードに結合されているかどうかを示す、第２の負荷検出信号を、前記出力ノードにおける得られた電圧に基づいて生成するための第２の比較器と、
を備え、
生成された前記第１の負荷検出信号および前記第２の負荷検出信号の各々は、前記第１の比較器および前記第２の比較器の各出力の状態の変化と、所与の持続時間基準を満たす所与の連続的な持続時間を有する前記状態の前記変化との組合せにさらに基づいている、
インピーダンス整合負荷検出ラインドライバ。
【請求項２】
前記主電源レールにおける主電源電圧が、前記所与の負荷が前記出力ノードから分離されるのと同時に崩壊されると、前記出力ノードから前記主電源レールまでの前記検出電流のための電力崩壊モード電流経路を提供するように構成され、
前記電力崩壊モード電流経路を通過する前記検出電流が、前記所与の負荷が前記出力ノードに結合されているとき、前記検出電流が前記出力ノードにおいて生成する前記電圧とは異なるものとして、前記第２の電圧比較器によって検出可能な前記出力ノードにおける電圧を生成する、
請求項１に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項３】
前記切替え可能なフィードバック抵抗器が、前記バッファ増幅器が前記スリープ状態であるとき、グランドから前記フィードバック入力を分離し、前記電源電圧が前記主電源レールにおいて崩壊するとき、グランドから前記フィードバック入力を分離し、それ以外は、所与の抵抗により前記フィードバック入力をグランドに結合する、請求項１に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項４】
前記バッファ増幅器が、前記電圧の入力と前記フィードバック入力との間の電圧差に基づいて出力電流を生成する相互コンダクタンス増幅器である、請求項３に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項５】
前記バッファ増幅器が前記スリープ状態である間、前記出力ノードからグランドレールまでの、前記所与の負荷を介する以外のスリープモード電流経路を提供するように構成され、前記スリープモード電流経路が、前記出力ノードからグランドに流れる前記検出電流から、前記負荷の結合状態に対応する前記出力ノードにおける前記電圧を生成するために、前記負荷よりも高い抵抗を有する、請求項１に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項６】
前記切替え可能なフィードバック抵抗器が、前記バッファ増幅器が前記スリープ状態であるとき、グランドから前記フィードバック入力を分離し、前記電源電圧が前記主電源レールにおいて崩壊するとき、グランドから前記フィードバック入力を分離し、それ以外は、所与の抵抗により前記フィードバック入力をグランドに結合し、
前記バッファ増幅器が前記スリープ状態であるときに前記切替え可能なフィードバック抵抗器がグランドから前記フィードバック入力を分離するとき、前記切替え可能なフィードバック抵抗器が前記スリープモード電流経路から除去される、
請求項５に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項７】
前記バッファ増幅器が、前記電圧の入力と前記フィードバック入力との間の電圧差に基づいて出力電流を生成する相互コンダクタンス増幅器である、請求項６に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項８】
前記切替え可能なフィードバック抵抗器が、前記バッファ増幅器が前記スリープ状態であるとき、グランドから前記フィードバック入力を分離し、前記電源電圧が前記主電源レールにおいて崩壊するとき、グランドから前記フィードバック入力を分離し、それ以外は、所与の抵抗により前記フィードバック入力をグランドに結合し、
前記電源電圧が前記主電源レールにおいて崩壊するときに前記切替え可能なフィードバック抵抗器がグランドから前記フィードバック入力を分離するとき、前記切替え可能なフィードバック抵抗器が電力崩壊モード電流経路から除去される、
請求項１に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項９】
順方向しきい値電圧を有し、前記出力ノードを前記主電源レールに接続し、前記出力ノードにおける電圧が、前記順方向しきい値電圧を超えるだけ、前記主電源レールにおける電圧を上回るとき、順方向バイアスされるように構成される、ダイオード素子をさらに備え、主電源電圧が前記主電源レールから除去されており、並行して、前記所与の負荷が前記出力ノードに結合されていない間、前記検出電流が、前記ダイオード素子を順方向バイアスする前記出力モードにおける電圧を生成し、前記ダイオード素子が、前記電力崩壊モード電流経路内にある、請求項８に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項１０】
主電源電圧が前記主電源レールから除去されており、並行して、前記負荷が前記出力ノードに結合されている間、前記検出電流が、前記順方向のしきい値電圧未満である前記出力ノードにおける電圧を生成し、前記ダイオード素子が、前記電力崩壊モード電流経路内にない、請求項９に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項１１】
前記バッファ増幅器がボディダイオード効果を有するＰＦＥＴ出力デバイスを含み、前記ダイオード素子が前記ボディダイオード効果を含む、請求項１０に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項１２】
前記ダイオード素子が静電放電ダイオードを含む、請求項１０に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項１３】
前記第１の負荷検出信号または前記第２の負荷検出信号のうちの少なくとも１つを所与の持続時間基準に基づいてフィルタリングするために、前記第１の比較器の出力または前記第２の比較器の出力のうちの少なくとも１つに結合された入力を有するデバウンス回路をさらに備える請求項１に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項１４】
前記デバウンス回路が、１つは、前記負荷結合状態の変化が前記持続時間基準を満たさない場合、開始定常状態に戻ることであり、もう１つは、前記負荷結合状態の前記変化が前記持続時間基準を満たす場合、前記負荷結合の定常状態の他方を表す状態に遷移することである、２つの条件付きの次の状態のうちの１つへの、前記持続時間基準をまだ満たしていない前記負荷結合状態の前記変化を表す次の状態への、前記負荷結合の前記開始定常状態を表す状態からの遷移を有するステートマシンを含む、請求項１３に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項１５】
前記デバウンス回路が、負荷オフ休止状態と、前記負荷オフ休止状態から第１の遷移までの次の状態である負荷オン中間状態と、前記負荷オン中間状態から第２の遷移までの次の状態である負荷オン休止状態と、前記負荷オン休止状態から第３の遷移までの次の状態である負荷オフ中間状態とを有するステートマシンを含み、
前記負荷オフ休止状態が、前記負荷オフ中間状態から第４の遷移までの次の状態であり、前記負荷オフ休止状態が、前記負荷オン中間状態から第５の遷移までの別の次の状態であり、前記負荷オン休止状態が、前記負荷オフ中間状態から第６の遷移までの別の次の状態であり、
負荷結合状態の開始を検出すると、前記第１の遷移が起こり、負荷結合状態が所与の適格持続時間よりも長い間連続的であることを検出すると、前記第２の遷移が起こり、負荷分離状態の開始を検出すると、前記第３の遷移が起こり、負荷分離状態が前記所与の適格持続時間よりも長い間連続的であることを検出すると、前記第４の遷移が起こり、前記負荷結合状態の前記開始を検出した後、負荷結合状態が前記適格持続時間未満で終了することを検出すると、前記第５の遷移が起こり、前記負荷分離状態の前記開始を検出した後、負荷分離状態が前記適格持続時間未満で終了することを検出すると、前記第６の遷移が起こり、
負荷結合状態の前記検出および前記負荷分離状態の検出の各々が、前記第１または第２の負荷検出信号のうちの少なくとも１つに基づく
請求項１４に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項１６】
前記第１の比較器が、第１の節電スイッチを介して２次電源に結合され、前記第１の節電スイッチが、期間Ｐと、オン持続時間ＰＷを有するオン状態と、オフ持続時間Ｐ−ＰＷを有するオフ状態とを有する第１のパルス幅制御された低デューティサイクル制御クロックを受信し、前記オン状態が、前記第１の比較器に電力供給するために、前記第１の節電スイッチを閉じ、前記オフ状態が、前記第１の比較器から電力を除去するために、前記第１の節電スイッチを開く、請求項１に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項１７】
前記第２の比較器および前記検出電流源のうちの少なくとも一方が、第２の節電スイッチを介して２次電源に結合され、前記第２の節電スイッチが、所与の期間と、所与のオン持続時間を有する所与のオン状態と、所与のオフ持続時間を有する所与のオフ状態とを有する第２のパルス幅制御された低デューティサイクル制御クロックを受信し、前記オン状態が、前記第２の比較器および前記検出電流源のうちの前記少なくとも一方に電力供給するために、前記第２の節電スイッチを閉じ、前記オフ状態が、前記第２の比較器および前記検出電流源のうちの前記少なくとも一方から電力を除去するために、前記第２の節電スイッチを開く、請求項１に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項１８】
前記所与のパルス幅が、所与のＰＷに等しく、前記所与の期間が所与のＰに等しい、請求項１７に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項１９】
主電源レールに選択的に結合され、電源投入状態とスリープ状態との間で切り替えることができ、信号入力と、フィードバック入力と、出力ノードに結合された信号出力とを有するバッファ増幅器のためのインピーダンス整合負荷検出のための方法であって、
前記バッファ増幅器を前記電源投入状態に切り替え、前記バッファ増幅器の前記フィードバック入力をグランドに結合して、所与の負荷が前記出力ノードに結合されているかどうかに対応するフィードバック電圧と出力信号とを生成することと、
所与の負荷が前記出力ノードに結合されているかどうかを示す、第１の負荷検出信号を、前記フィードバック電圧に基づいて生成することと、
前記バッファ増幅器を前記スリープ状態に切り替え、グランドから前記フィードバック入力を分離することと、
検出電流を前記出力ノードに注入し、前記出力ノードにおける対応する得られた電圧を検出することと、
前記バッファ増幅器が前記スリープ状態である間、前記負荷が前記出力ノードに結合されているかどうかを示す、第２の負荷検出信号を、前記対応する得られた電圧に基づいて生成することと、
主電源レールから主電源電圧を除去することに応答して、グランドから前記フィードバック入力を分離し、検出電流を前記出力ノードに注入し、前記出力ノードにおける対応する試験電圧を検出することと、
前記主電源が前記主電源レールから除去されている間、前記負荷が前記出力ノードに結合されているかどうかを示す、別の第２の負荷検出信号を、前記電力崩壊負荷試験電圧に基づいて生成することと、
を備え、
生成された前記第１の負荷検出信号、前記第２の負荷検出信号および前記別の第２の負荷検出信号の各々は、これらの負荷検出信号を生成する１つまたは複数の比較器の各出力の状態の変化と、所与の持続時間基準を満たす所与の連続的な持続時間を有する前記状態の前記変化との組合せにさらに基づいている、方法。
【請求項２０】
負荷検出インピーダンス整合負荷バッファ装置であって、
入力信号およびフィードバック信号を受信し、電源投入状態を示す主電源およびスリープ状態信号を受信することに応答して、出力信号を出力モードに出力するための増幅器手段と、
前記フィードバック電圧に基づいて、所与の負荷が出力ノードに結合されているかどうかを示す第１の負荷検出信号を生成するための手段と、
検出電流を前記出力ノードに注入するための手段であり、前記注入が、
スリープ状態を示す前記スリープ状態信号と同時に、前記負荷が前記出力ノードに結合されているかどうかに対応する前記出力モードにおけるスリープモード電圧を生成し、
主電源レールにおける電圧の崩壊と同時に、前記出力ノードに結合されると、前記負荷を介して前記出力ノードから流れ、前記負荷が結合されていないとき、前記出力ノードから、および前記主電源レールに流れて、前記負荷が結合されているかどうかに対応する前記出力ノードにおける電力崩壊モード電圧を生成する、手段と、
前記電力崩壊モード電圧に応答して、前記出力ノードにおける前記スリープモード電圧に対応する第２の負荷検出信号を生成するための手段と、
を備え、
生成された前記第１の負荷検出信号および前記第２の負荷検出信号の各々は、前記第１の負荷検出信号を生成するための前記手段および前記第２の負荷検出信号を生成するための前記手段の各出力の状態の変化と、所与の持続時間基準を満たす所与の連続的な持続時間を有する前記状態の前記変化との組合せにさらに基づいている、装置。
【請求項２１】
主電源レールに選択的に結合され、電源投入状態とスリープ状態との間で切り替えることができ、信号入力と、フィードバック入力と、出力ノードに結合された信号出力と、バッファ増幅器のためのインピーダンス整合負荷検出のための方法であって、
所与の負荷が前記出力ノードに結合されているかどうかに対応するフィードバック電圧と出力信号とを生成するステップであり、前記バッファ増幅器を前記電源投入状態に切り替えるステップを含むステップと、
所与の負荷が前記出力ノードに結合されているかどうかを示す、第１の負荷検出信号を、前記フィードバック電圧に基づいて生成するステップと、
前記バッファ増幅器を前記スリープ状態に切り替えるステップと、
前記バッファ増幅器が前記スリープ状態である間、検出電流を前記出力ノードに注入し、前記出力ノードにおける対応する得られた電圧を検出するステップと、
前記バッファ増幅器が前記スリープ状態である間、前記負荷が前記出力ノードに結合されているかどうかを示す、第２の負荷検出信号を、前記対応する得られた電圧に基づいて生成するステップと、
主電源レールから主電源電圧を除去することに応答して、検出電流を前記出力ノードに注入し、前記出力ノードにおける対応する電力崩壊モード試験電圧を検出するステップを実行するステップと、
前記主電源が前記主電源レールから除去されている間、前記負荷が前記出力ノードに結合されているかどうかを示す、別の第２の負荷検出信号を、前記電力崩壊モード試験電圧に基づいて生成するステップと、
を備え、
生成された前記第１の負荷検出信号、前記第２の負荷検出信号および前記別の第２の負荷検出信号の各々は、これらの負荷検出信号を生成する１つまたは複数の比較器の各出力の状態の変化と、所与の持続時間基準を満たす所与の連続的な持続時間を有する前記状態の前記変化との組合せにさらに基づいている、方法。
【請求項２２】
前記第１の比較器の出力に結合されたマルチプレクサの第１の入力と、前記第２の比較器の出力に結合されたマルチプレクサの第２の入力と、マルチプレクサの出力とを有するマルチプレクサと、
前記マルチプレクサの出力に結合された入力を有し、前記マルチプレクサの出力から受信された前記第１の負荷検出信号または前記第２の負荷検出信号のうちの少なくとも１つを所与の持続時間基準に基づいてフィルタリングするように構成された、デバウンス回路と、
をさらに備える、請求項１に記載のインピーダンス整合負荷検出ラインドライバ。
【請求項２３】
前記バッファ増幅器の前記フィードバック入力をグランドに結合することが、所与の負荷抵抗値に比例しかつ所与の負荷抵抗値よりも大きい抵抗値を有する内部負荷抵抗を介して前記バッファ増幅器の前記フィードバック入力をグランドに結合することを備え、
前記方法が、フィードバック抵抗器を介して前記出力ノードを前記フィードバック入力に結合することをさらに備える、請求項１９に記載の方法。
【請求項２４】
前記バッファ増幅器が前記電源投入状態である間、前記バッファ増幅器の前記信号出力における電圧に基づいて内部負荷抵抗器に第１の段の電流を供給することと、
前記バッファ増幅器の前記信号出力における前記電圧に基づいて前記出力ノードに第２の段の電流を供給することと、
をさらに備える、請求項２３に記載の方法。
【請求項２５】
前記フィードバック電圧が前記フィードバック抵抗器を通した電圧降下である、請求項２４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本特許出願は、ラインドライバに関し、より詳細には、アクティブなインピーダンス整合送信ケーブルドライバに関する。
【背景技術】
【０００２】
ワイヤレスを使用した通信の適用の範囲は増加し続けているが、有線の伝送線路またはケーブルがまだ使用されている実例および適用例がある。例示的な理由には、ワイヤレス通信のための手段が使用可能でない可能性がある、または非実用的もしくは費用効率のよくない可能性がある適用例がいくつかある。
【０００３】
送信ケーブルによる通信のための品質基準（metrics）があり、１つは、ケーブルの一端における通信信号送信元から、宛先、一般的に、ケーブルの他端における通信信号受信機にエネルギーを転送する際の効率である。そのような効率を向上させるための様々な既知の手段がある。これらには、たとえば、抵抗電力損失（resistive power loss）、すなわち、負荷に送出される代わりに、電力が加熱において失われるのを最小限に抑えるために、良質の誘電体を有する高伝導送信ケーブルがある。別の既知の手段は、送信ケーブルを駆動させる出力増幅器（たとえば、「バッファ」、「ラインドライバ」または「ドライブバッファ」とも呼ばれる）の出力インピーダンスと送信ケーブルの特性インピーダンスとの間、および一般に「負荷インピーダンス」と呼ばれる、ケーブルの終端における負荷のインピーダンスとの整合を維持することである。そのような整合は、送信元において消散される（dissipated）電力に対する負荷で、消散される電力の比率の最大効率を取得し、負荷から送信元の方に戻る、および／またはケーブルの長さに沿った位置から送信元に戻る信号エネルギーの反射からの電力損失を最小限に抑える。インピーダンス整合がそのような電力損失を低減する電磁波伝搬の原理は周知であり、したがって、本実施形態の一態様の理解に関係する場合を除き、さらなる詳細な説明は省略される。
【０００４】
したがって、従来のラインドライバは、一般的に、少なくとも許容範囲内で、意図された負荷インピーダンスに整合する出力インピーダンスで設計され、構築される。適応性を提供し、実際にインストールされた伝送線路システムにおける電力伝達効率をよりよく維持するために、従来のラインドライバは、それらの出力インピーダンスの自動的な調整のための手段を含み得る。しかしながら、一般的に、この自動的なインピーダンス調整は、追加の回路を必要とし、これは、チップ実装面積および電力消費に関して、コストを有する。
【０００５】
自動的に調整可能な出力インピーダンスのための回路のコストを潜在的に増幅することは、信号を送信ケーブルに入れること（driving）に関係する他の目標および目的であり得、各々チップ実装面積およびチップ電力消費における別々のコストを有する。
【発明の概要】
【０００６】
以下で、１つまたは複数の態様の基本的理解を与えるために、そのような態様の簡略化された概要を提示する。この概要は、すべての企図された態様の包括的な概観ではなく、すべての態様の主要または重要な要素を識別するものでも、任意の態様の範囲を定めるものでもない。その唯一の目的は、後で提示するより詳細な説明の導入として、１つまたは複数の態様のいくつかの概念を簡略化された形で提示することである。
【０００７】
様々な例示的な実施形態は、数ある特徴および利点の中でも、オーバーヘッドの低減のために重要な構成要素の共有を使用する回路構成において、自動インピーダンス整合を有し、負荷検出を有する組合せのラインドライバ／ケーブル検出器装置（combination line driver/cable detector apparatus）を含む。
【０００８】
様々な例示的な実施形態は、数ある特徴および利点の中でも、自動インピーダンス整合および負荷検出を有し、さらに、動作することができ、一態様では、限定はしないが、電源投入（power on）モード、１つまたは複数のスリープモード、または１つまたは複数の電力崩壊（power collapse）モードを含む様々な電源投入および電力供給モードの中から、装置が動作しているのがどの電力供給モードかにかかわらず、負荷終端送信ケーブルの接続または切断を検出することができる組合せのラインドライバ／ケーブル検出器装置をさらに含む。
【０００９】
さらに、様々な例示的な実施形態は、数ある特徴の中でも、自動インピーダンス整合および負荷検出を有し、負荷終端送信ケーブルの接続または切断を検出することができる組合せのラインドライバ／ケーブル検出器装置を含み、さらに、装置は、送信ケーブルの接続または切断の誤った（erroneous）検出を低減するためのデバウンス（debounce）機能を含む。
【００１０】
例示的な一実施形態によれば、インピーダンス整合負荷検出ラインドライバは、信号入力と、フィードバック入力と、所与の負荷に結合するための出力ノードに結合された信号出力と、出力ノードとフィードバック入力との間に結合されたフィードバック抵抗器とを有する、所与のスリープ状態信号に応答して、主電源レールにおける電源電圧に結合された電源投入状態とスリープ状態との間で切替え可能なバッファ増幅器を含み得る。例示的な一実施形態は、バッファ増幅器が電源投入状態である間、所与の負荷が出力ノードに結合されているかどうかに対応するフィードバック抵抗器における電圧に基づいて、第１の負荷検出信号を生成するための第１の比較器も含み得る。例示的な一実施形態は、バッファ増幅器がスリープ状態である間、検出電流を出力ノードに注入し（inject）、主電源レールの崩壊の間、検出電流を出力ノードに注入して、負荷が出力ノードに結合されているかどうかに対応する出力ノードにおける電圧を生成する検出電流源も含み得る。例示的な一実施形態は、検出電流が出力ノードに注入される間に、バッファ増幅器がスリープ状態である間、負荷が出力ノードに結合されているかどうか、および主電源レールの崩壊の間、負荷が出力ノードに結合されているかどうかを示す、第２の負荷検出信号を、出力ノードにおける得られた電圧に基づいて生成するための第２の比較器をさらに含み得る。
【００１１】
一態様では、例示的な一実施形態による負荷検出信号生成回路は、比較器の出力の状態の変化と、所与の持続時間（duration）基準を満たす所与の連続的な持続時間を有する変化状態との組合せに基づいて負荷検出信号を生成するための、比較器の出力に結合された入力を有するデバウンス回路を含み得る。
【００１２】
一態様では、例示的な一実施形態による負荷検出信号生成回路は、期間Ｐと、オン状態持続時間ＰＷと、オフ状態持続時間Ｐ−ＰＷとを有する低デューティサイクル制御クロックを生成するための制御クロック生成器を含み得、比較器は、低デューティサイクル制御クロックのうちの少なくとも１つによって制御される第１の節電スイッチを介して２次電源レールに選択的に結合され得る。
【００１３】
例示的な一実施形態は、主電源レールに選択的に結合され、電源投入状態の間で切り替えることができるバッファ増幅器のためのインピーダンス整合負荷検出のための方法を提供し、バッファ増幅器を電源投入状態に切り替え、バッファ増幅器のフィードバック入力をグランド（ground）に結合して、所与の負荷が出力ノードに結合されているかどうかに対応するフィードバック電圧と出力信号とを生成することと、所与の負荷が出力ノードに結合されているかどうかを示す、第１の負荷検出信号を、フィードバック電圧に基づいて生成することと、バッファ増幅器をスリープ状態に切り替え、グランドからフィードバック入力を分離すること（uncoupling）と、検出電流を出力ノードに注入し、出力ノードにおける対応する得られた電圧を検出することと、バッファ増幅器がスリープ状態である間、負荷が出力ノードに結合されているかどうかを示す、第２の負荷検出信号を、前記対応する得られた電圧に基づいて生成することと、主電源レールから主電源電圧を除去することに応答して、グランドからフィードバック入力を分離し、検出電流を出力ノードに注入し、出力ノードにおける対応する試験電圧を検出することと、主電源が主電源レールから除去されている間、負荷が出力ノードに結合されているかどうかを示す、別の第２の負荷検出信号を、前記電力崩壊負荷試験電圧に基づいて生成することとを備える。
【００１４】
例示的な一実施形態は、入力信号およびフィードバック信号を受信し、電源投入状態を示す主電源およびスリープ状態信号を受信することに応答して、出力信号を出力モードに出力するための増幅器手段を有する負荷検出インピーダンス整合負荷バッファ装置を提供し、フィードバック電圧に基づいて、所与の負荷が出力ノードに結合されているかどうかを示す第１の負荷検出信号を生成するための手段と、検出電流を出力ノードに注入するための手段とをさらに含み得る。一態様では、注入は、負荷が出力ノードに結合されているかどうかに対応する出力モードにおけるスリープモード電圧を生成するために、スリープ状態を示すスリープ状態信号と同時であり得、一態様では、出力ノードに結合されているとき、負荷を介して出力ノードから流れ、負荷が結合されていないとき、出力ノードから主電源レールに流れて、負荷が結合されているかどうかに対応する出力ノードにおける電力崩壊モード電圧を生成するために、主電源レールおける電圧の崩壊と同時であり得る。例示的な一実施形態の一態様では、負荷検出インピーダンス整合負荷バッファ装置は、電力崩壊モード電圧に応答して、出力ノードにおけるスリープモード電圧に対応する第２の負荷検出信号を生成するための手段を含み得る。
【図面の簡単な説明】
【００１５】
【図１】送信ケーブルを介して負荷を供給する１つの例示的な負荷検出ラインドライバを示すシステム図。
【図２】１つまたは複数の様々な例示的な実施形態の一態様による１つの例示的な負荷検出マルチモードラインドライバを示す図。
【図３】１つまたは複数の様々な例示的な実施形態による１つの例示的な負荷検出マルチモードラインドライバの一態様に関連付けられた１つの例示的なイネーブルクロックの１つの例示的なデューティサイクル。
【図４】１つの例示的なクロック生成器のハイレベルブロック図。
【図５】１つまたは複数の様々な例示的な実施形態による１つの例示的な負荷検出マルチモードラインドライバの一態様による１つのモードの１つの概略表現。
【図６】１つまたは複数の様々な例示的な実施形態による１つの例示的な負荷検出マルチモードラインドライバの一態様による図４に示されたもの以外の１つのモードの１つの概略表現。
【図７】１つまたは複数の様々な例示的な実施形態による１つの例示的な負荷検出マルチモードラインドライバの一態様による図５または図６のいずれかに示されたもの以外の１つのモードの１つの概略表現。
【図８】１つまたは複数の様々な例示的な実施形態による１つの例示的な負荷検出マルチモードラインドライバの一態様による１つの例示的なデバウンスプロセスのステートマシン表現の一例。
【図９】１つまたは複数の様々な例示的な実施形態による１つの例示的な負荷検出マルチモードラインドライバの一態様によるステートマシンのデバウンスプロセスの機能的フローの一例。
【図１０】１つまたは複数の様々な例示的な実施形態による１つの例示的な負荷検出マルチモードラインドライバの一態様による１つの例示的なデバウンスプロセスのプロセスフロー表現の一例。
【詳細な説明】
【００１６】
添付の図面とともに以下に示す詳細な説明は、例示的な実施形態を説明するものであり、本発明を実施できる唯一の実施形態を表すものではない。「例示的」という単語（およびその変形態）は、本明細書では例、事例、または例示として機能することを意味するために使用される。「例示的」として本明細書で説明するいかなる態様または設計も、必ずしも他の態様または設計よりも好ましいまたは有利なものと解釈すべきではない。むしろ、「例示的」という単語の使用は、簡略化された具体的な例を使用して概念の例示的な適用例を例示するためのものにすぎない。
【００１７】
様々な具体的な詳細は、当業者が、本開示全文を介して、様々な例示的な実施形態のうちの１つまたは複数に従って実施するために、関係する概念の十分な理解を容易に得ることを促進するためにも記載されている。そのような当業者は、この本開示全体を読めば、１つまたは複数の実施形態の様々な実施形態および態様がこれらの具体的な詳細のうちの１つまたは複数なしに、またはその代替によって実施され得ることがわかり得る。他の例では、例示的な実施形態の様々な新規性を不明瞭にしないように、いくつかのよく知られている構造およびデバイスをブロック図の形式で示す。
【００１８】
様々な態様または特徴は、いくつかのデバイス、構成要素、モジュールなどを含むことができるシステムに関して提示される。様々なシステムは、追加のデバイス、構成要素、モジュールなどを含み得、および／または各図に関連して論じたすべてのデバイス、構成要素、モジュールなどを含むとは限らないことを理解および諒解されたい。これらの手法の組合せを使用することもできる。
【００１９】
本明細書で使用する「構成要素」、「モジュール」、「システム」などの用語は、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアなどで具体化され得る、機能的エンティティを指すものとする。「構成要素」は、プロセッサ上で実行されるプロセス、プロセッサ、オブジェクト、実行可能ファイル、実行スレッド、プログラム、および／またはコンピュータとすることができるが、これらに限定されない。例として、コンピューティングデバイス上で実行されるアプリケーションと、そのコンピューティングデバイスの両方を構成要素とすることができる。
【００２０】
「含む（include）」という用語は、詳細な説明または特許請求の範囲のいずれかで使用されるとき、「備える（comprising）」という用語が使用時に請求項における移行語と解釈されるので「備える（comprising）」と同様に包括的なものとする。詳細な説明または特許請求の範囲のいずれかで使用される「または」という用語は、排他的な「または」でなく包括的な「または」を意味するものとする。すなわち、別段の規定がない限り、または文脈から明白でない限り、「ＸはＡまたはＢを使用する」という句は、自然な包括的置換のいずれかを意味するものとする。つまり、「ＸはＡまたはＢを使用する」という句は、以下の場合、すなわち、ＸがＡを使用する場合、ＸがＢを使用する場合、またはＸがＡとＢの両方を使用する場合のうちのいずれかによって満足される。その上、本出願と添付の特許請求の範囲とで使用されるとき、冠詞「ａ」と「ａｎ」とは、別途指定されない限り、または単数形を対象とすべきであると文脈から明らかでない限り、通常、「１つまたは複数」を意味すると解釈されるべきである。
【００２１】
図１は、主電源レール１１４ＡからＶｄｄａ主電源電圧を受信し、主グランド（ＧＮＤ）レール１１４Ｂに結合されたバッファ増幅器１１２を含むラインバッファ／ケーブル検出ドライバ１１０を有する１つの例示的な送信ケーブルドライブシステム１００の簡略ブロック図を示し、終端負荷ＲＬを有する装置１３０（たとえば、テレビジョンセット）によって終端された（terminated）送信ケーブル１２０を駆動することが示されている。バッファ増幅器１１２は、たとえば、当技術分野で知られている様々なケーブルコネクタ（図１には個別に図示せず）のいずれかを介して送信ケーブル１２０に接続することができる。当業者によって理解されるように、送信ケーブル１２０の特性インピーダンスは、純粋に反応性（reactive）インピーダンスであると近似され得る。さらに、この記述を理解することに関係するバッファ増幅器１１２から負荷ＲＬに送信される代表的な信号周波数で、この反応性インピーダンスおよびＲＬの無効成分（reactive component）の説明は省略され得る。したがって、送信ケーブル１２０および負荷ＲＬは、ＲＬオームの実際の抵抗に接続する理想的な導体ケーブルであると見なされ得る。
【００２２】
図１を参照すると、２次電源レール１１５における２次電圧Ｖｄｄｐｘによって電力供給される負荷検出器１１８は、バッファ増幅器１１２の出力、およびＧＮＤレール１１４Ｂに結合する。ＲＬが送信ケーブル１２０を介してバッファ増幅器１１２の出力に接続されているとき、負荷検出器１１８によって見られるインピーダンスは、負荷ＲＬと並列したバッファ増幅器１１２の実効（effective）出力インピーダンスである（負荷ＲＬが接続されているときそのインピーダンスが存在する）。対照的に、ケーブル１２０がバッファ増幅器１１２に接続されていないとき、負荷検出器１１８によって見られるインピーダンスは、そのバッファ増幅器１１２単独の実効出力インピーダンスとして検出され得、その出力インピーダンスがそのとき存在する。したがって、負荷検出器１１８は、ケーブル１２０および負荷ＲＬが単に実効インピーダンスのこの差に基づいてバッファ増幅器１１２に接続されているかどうかを検出するために構成される、バッファ増幅器１１２とは別の回路として構築され得る。しかしながら、そのような別々の回路に起因する様々なコストを被る可能性がある。
【００２３】
さらに、図１の例示的な送信ケーブルドライブ１００は、ＲＬを宛先装置１３０内の固定値として示す。しかしながら、ＲＬ値は、アイテム１３０として表される異なるデバイスの中から、たとえば、ＲＬの差のために、実際の設備では知られていない可能性がある。補償するために、自動インピーダンス整合機能およびその必要なインピーダンス整合回路を有するバッファ増幅器は、バッファ増幅器１１２に代替することができる。しかしながら、送信ケーブル１２０が接続されているかどうかを検出するための従来の負荷検出器手段１１８は、そのようなバッファ増幅器との組合せで、追加コストを提示し得る。
【００２４】
さらに、ラインバッファ増幅器は、それらの高電流機能、および一般的に低出力インピーダンスのため、負荷に接続されていないときでも、かなりの電力を消費することができることが当分野で長く知られていた。したがって、そのような電力消費を改善するために、図１の増幅器１１２の位置の従来のバッファ増幅器は、スリープモードを有し得、使用されていないとき、増幅器を「スリープ」状態に切り替えることができる。このスリープ状態は、図１の例１１２および１１８に従って配置される従来の増幅器および従来の負荷検出回路を構築する際、また別の問題点およびコストを提示し得る。
【００２５】
本発明の様々な実施形態は、これらおよび他の欠点を克服し、限定はしないが、構成要素の共有から得られたオーバーヘッドの低減、複数の電力モード動作、複数のうちの任意の電源投入モードの間、結合されているまたは結合されていないケーブルおよび他の負荷の検出の有効化を含む、さらなる利点を提供する。他の例示的な利点は、以下の詳細な説明から理解される。
【００２６】
例示的な一実施形態、マルチモード負荷検出ラインドライバシステムは、自動インピーダンス整合を備えるドライバ増幅器を有し、協働的な回路アーキテクチャ、組合せ、および構成を具体化し、利用する様々な負荷検出器（すなわち、送信ケーブル接続／切断検出器）の態様を含み、これについては、後のセクションでより詳細に説明する。同じくより詳細に説明するように、例示的な実施形態の様々な態様で、様々な回路構成要素は、自動インピーダンス整合の一部として、および１つまたは複数の負荷検出器の一部として機能する。
【００２７】
当業者によって理解され、諒解されるように、これらの実施形態によるラインドライバシステムの利益および利点の中でも、オーバーヘッドの低減に加えて、そのようなラインドライバシステムが動作しているのが複数の電源または電源投入モードのうちのどれかにかかわらず、接続されているまたは切断されている送信ケーブルの検出を実行する機能である。
【００２８】
一実施形態による１つの例示的なマルチモード負荷検出ラインドライバシステムは、自動インピーダンス整合回路を有する相互コンダクタンス増幅器として構成されるバッファ増幅器を含む。一態様では、自動インピーダンス整合回路は、他の回路素子との組合せで、出力ノードをフィードバック入力に結合するフィードバック抵抗器と内部負荷抵抗器とを有するフィードバック回路を含み得る。一態様では、フィードバック回路は、内部負荷における電圧が出力ノードにおける電圧に実質的に等しくなるまで、相互コンダクタンス増幅器の利得を駆動する。一態様によれば、フィードバック抵抗器における電圧は、内部負荷抵抗器と出力モードとの間の電圧差を示す。この態様に加えて、送信ケーブルが切断されている場合、相互コンダクタンス増幅器利得は、所与の第１のしきい値未満のフィードバック抵抗器における電圧差を低減することができない。一態様では、したがって、第１の比較器は、フィードバック抵抗器におけるこの電圧差を第１のしきい値と比較し、比較に基づいて、電源投入モード負荷検出信号を生成する。
【００２９】
諒解されるように、電源投入モード負荷検出信号を生成するための上記で説明した検出機能は、結合されているまたは結合されていない負荷に対するフィードバック抵抗器における電圧の関係を利用するので、相互コンダクタンス増幅器が動作している間、相互コンダクタンス増幅器がスリープ状態に切り替えられた後、または相互コンダクタンス増幅器が、主電源電圧が主電源レールから除去される電力崩壊モードである場合、再接続される送信ケーブルを検出することが可能ではない場合がある。
【００３０】
引き続き概要で、別の態様では、検出電流を出力ノードに注入するための検出電流源と、検出電流が第２のしきい値まで注入されている間に、出力ノードにおける電圧を比較するための第２の比較器とが提供され得る。この一態様に加えて、相互コンダクタンス増幅器がスリープモードであるか、電力崩壊モードであるかにかかわらず、所与の負荷が出力ノードに結合されていない場合、検出電流がそのノードに注入されることに起因する出力ノードにおける電圧が第２のしきい値を上回る値を有し、所与の負荷が出力ノードに結合されている場合、第２のしきい値未満の値を有するように、検出電流および第２のしきい値が設定され得る。
【００３１】
別の態様では、検出電流および第２のしきい値は、相互コンダクタンス増幅器が電力崩壊状態である間、出力ノードからグランドまでの異なる電流経路を形成し、利用するように設定され得、差は、所与の負荷が出力ノードに結合されているか否かによって決まる。この一態様に加えて、一例では、所与の負荷が出力ノードに結合されているとき、出力ノードからグランドまでの第１の電力崩壊モード電流経路が形成され、所与の負荷が出力ノードに結合されていないとき、第２の電力崩壊電流経路が形成される。検出電流が、出力ノードへの所与の負荷の結合状態に応じて出力ノードにおける異なる電圧を確立するように、第２の電力崩壊モード電流経路は、第１の電力崩壊モード電流経路よりも高い抵抗を有し得る。一態様では、第２の比較器は、増幅器が電力崩壊モードである間、出力ノードにおけるこの電圧を、所与の第２のしきい値と比較する。
【００３２】
他の例示的な実施形態では、様々な態様は、負荷検出回路の様々な構成要素の低デューティサイクルの使用可能性（enablement）を使用して節電を提供する。一態様では、負荷が結合されているまたは結合されていないことを示す電圧を検出する１つ以上の比較器は、低デューティサイクルクロックパルスによって制御されるオンオフスイッチを介して電源に接続し得る。これは、比較器の連続的な使用可能性にわたる節電を得ることができる。別の態様では、検出負荷検出電流を注入するための検出電流源は、断続的に（intermittently）検出電流を注入するためだけに、したがって、さらなる節電を得るために、類似の低デューティサイクルクロックパルスによって制御され得る。
【００３３】
さらに例示的な実施形態では、様々な態様は、所与の持続時間基準に従って、負荷検出信号のフィルタリング、すなわち、負荷が接続されているまたは切断されていることの誤った検出を低減する、または実質的に防止するためのデバウンス機能を提供する。そのような実施形態は、送信ケーブルに接続された一方のコネクタ端とバッファ増幅器の出力に結合された嵌合（mating）コネクタ端との間に断続的な電気接触および切断をもたらす送信ケーブルの手動の接続または切断の補償を提供する。そのような実施形態は、たとえば、環境イベントからの撓曲（flexing）および振動に起因する断続的な接触のために、負荷変動の誤った検出への耐性（resistance）をさらに提供することができる。
【００３４】
一態様では、デバウンス回路は、所与の負荷の結合状況および状態を変えるための様々な遷移を表す状態を有するステートマシンを実装することができる。１つの例示的な状態は、所与の基準を満たす連続的な持続時間の間、結合されているものとして、または結合されていないものとして負荷が検出されていることを表す休止状態とすることができる。別の例示的な状態は、負荷が結合されていないことを表す現在の休止状態の間に遭遇した負荷の結合の第１の検出など、変化の第１の検出を表す中間（interim）状態とすることができる。１つの例示的な遷移は、そのような第１の検出の結果として、中間状態のうちの１つへの休止状態のうちの１つの遷移であり得る。別の例示的な遷移は、持続時間前の終了基準が満たされているものとして、マシンが中間状態に入った結合状態の変化の検出に応答して中間状態の前の休止状態に戻ることであり得る。
【００３５】
図２は、１つまたは複数の例示的な実施形態による１つのマルチモードインピーダンス整合／負荷検出ラインドライバシステム２００（以下、「マルチモードドライバ／検出システム」）の１つの例示的な例を示す。例示的なマルチモードドライバ／検出システム２００は、一方は外部信号送信元から電圧信号ＩＮを受信し、他方は後でより詳細に説明するフィードバックネットワーク内でフィードバック線２０５によってノードＮＡに接続されている、２つの入力（別々にナンバリングされていない）を有する差動増幅器２０４から形成された相互コンダクタンス自動インピーダンス整合増幅器（以下簡潔のために「ＴＣＭ」と呼ぶ）２０２を有する。一態様では、ＴＣＭ２０２は、動作状態とスリープ状態との間でＴＣＭ２０２を切り替えるために、スリープスイッチ（図示せず）を介して、たとえばＶｄｄａ主電源レール１１４Ａから電力を受信する。一般的に、受信されたスリープ状態信号に応答して、動作状態とスリープ状態との間での電力供給される構成要素の切替えを提供する回路設計は、当業者に知られており、したがって、そのような回路のさらに詳細な説明は省略される。
【００３６】
引き続き図２を参照すると、マルチモードドライバ／検出システム２００では、差動増幅器出力２０４Ａは、第１の電圧電流の段（voltage-to-current stage）２０６で、上部のアクティブＰチャネル電界効果トランジスタ（ＰＦＥＴ）２０６Ａのゲートに給電し、第２の電圧電流の段２０８で、上部のアクティブＰＦＥＴ２０８Ａのゲートに給電する。より詳細に後述するように、また図２の閲覧から当業者によって理解されるように、２０６、２０８の２段構成は、フィードバックネットワークの他の示した要素との組合せで、相互コンダクタンス増幅器として動作するためにフィードバックをＴＣＭ２０２に提供し、ＲＬの値における変化に適応するために関連の自動インピーダンス調整を提供する。
【００３７】
例示的なマルチモードドライバ／検出システム２００に示すように、それぞれ、第１の段２０６および第２の段２０８の下部のカスコードＰＦＥＴ２０６Ｂおよび２０８Ｂのゲートは、ＴＣＭ２０２の出力インピーダンスのさらなる調整のために、バイアス参照ＢＲｅｆに接続することができる。ノードＮＡは、ＴＣＭ２０２の２つの差動入力のうちの１つに接続し、後でより詳細に説明するように、内部負荷抵抗器ＲＬＡおよびモード対応（mode-enabled）電力スイッチ２４０を介して、ＧＮＤレール１１４Ｂなど、ローカルグランド参照に切替え可能に結合される。フィードバック抵抗器ＲＦは、ノードＮＡからノードＮＢに接続し、これは、ＴＣＭ２０２の出力ノードと見なされ得る。
【００３８】
引き続き図２を参照すると、モード対応電力スイッチ２４０は、オンオフスイッチであり、それがオンであるときに閉じ、オフであるときに開くことを意味する。モード対応電力スイッチ２４０は、以下の状態が存在する限り、すなわち、ＴＣＭ２０２が動作状態である限り、オンに構成され、この場合、「動作状態」とは、Ｖｄｄａ電力が主電源レール１１４Ａにあり、ＴＣＭ２０２がスリープ状態でないことを意味する。モード対応電力スイッチ２４０は、以下の２つの状態のうちの任意の１つが起こると、オフに切り替わり、それによって、ＧＮＤレールからノードＮＡを切断するように構成される。（ｉ）ＴＣＭ２０２を切り替える、外部で生成されたスリープ状態信号（図示せず）の受信がスリープ状態に切り替えられる、または（ｉｉ）主電源レール１１４ＡにおけるＶｄｄａ電圧が崩壊する。モード対応電力スイッチ２４０は、ゼロの理想的なオン抵抗を有し得、ここでは、「オン抵抗」とは、ＲＬＡ抵抗に対する追加の抵抗を意味する。当業者は、モード対応電力スイッチ２４０を実装するためのスイッチ回路を容易に設計し、構築し、および／または様々なベンダー（vendors）から選択することができる。したがって、モード対応電力スイッチ２４０の構造のさらに詳細な説明は、省略される。さらに、ＲＬＡ抵抗およびモード対応電力スイッチ２４０が単一のデバイスとして、または２つ以上のデバイスで実装され得ることが理解されよう。このために、「切替え可能なフィードバック抵抗器」という用語は、モード対応電力スイッチ２４０とＲＬＡとの集合を指す。
【００３９】
さらに図２を参照すると、例示的なマルチモードドライバ／検出システム２００において、上部のアクティブＰＦＥＴ２０６Ａおよび下部のカスケードＰＦＥＴ２０６Ｂは、等しく（identically）構築されていてもよく、またはそうでなくてもよく、同様に、第２の段２０８の上部のアクティブＰＦＥＴ２０８Ａおよび下部のカスケードＰＦＥＴ２０８Ｂは、等しく構築されていてもよく、またはそうでなくてもよい。しかしながら、第１の段２０６のＰＦＥＴ２０６Ａ、２０６Ｂと比較して第２の段２０８のＰＦＥＴ２０８Ａ、２０８Ｂに関して、一態様によれば、好ましくは比例関係がある。この一態様に加えて、比例関係は、本開示から理解される動作の特定の範囲において、２０６Ａおよび２０８Ａのゲートに給電する差動増幅器２０４の出力２０４Ａにおける所与の電圧で、第２の段のＰＦＥＴ２０８Ａ、２０８Ｂを通る電流が第１の段のＰＦＥＴ２０６Ａ、２０６Ｂを通る電流の倍数であり得る。一態様にさらに加えて、関連する理由のために、内部負荷抵抗器ＲＬＡの抵抗は、意図された負荷抵抗ＲＬよりも大きい同じ倍数となるように選択され得る。
【００４０】
引き続き図２を参照すると、第１の段のＰＦＥＴ２０６Ａ、２０６Ｂに対する第２の段のＰＦＥＴ２０８Ａ、２０８Ｂの比例関係、ならびにＲＬＡおよびＲＦのＲＬに対する関連する比例関係に関する概念を説明するために、負荷ＲＬがコネクタノード、すなわち、出力ノード２１０に結合されると仮定される。ＲＬがＴＣＭ２０２の駆動能力内であることも仮定される。出力ノード２１０は、たとえば、出力ノードＮＢへの内部伝導経路によって結合され得るケーブルコネクタまたは等価なタイプの機械的構造を表し得る。この説明の目的で、出力ノードＮＢおよび出力ノード２１０は、同一であると見なされ得る。２０６Ａ、２０６Ｂに対する２０８Ａ、２０８Ｂの比例関係、ならびにＲＬに対するＲＬＡおよびＲＦの比例関係に関する概念の説明をまたさらに援助するために、差動増幅器２０４が電源投入状態であることも仮定される。例示的な電源投入状態は、主電源電圧が主電源レール１１４Ａにあり、差動増幅器２０４を主電源レール１１４Ａに、またはローカルグランドＧＮＤレール１１４Ｂに、選択的に接続するための任意の切替え可能な接続（図２には図示せず）が閉じられている。
【００４１】
図２を参照すると、ＲＬが出力ノード２１０に結合された状態での定常状態の動作で、ＮＡにおける電圧がＮＢにおける電圧にほぼ等しいことが理解されよう。理想的には、ＮＡにおける電圧は、ＮＢにおける電圧に等しい。しかしながら、たとえば構成要素の非線形性、グランドループ（ground loops）、および他の構成要素からの結合などの要因のため、図２による実際の物理的な回路において、ＮＡとＮＢの間に小さい定常状態の電圧差があり得る。１つの例示的な例として、図２による回路におけるＮＡとＮＢとの間の定常状態の電圧差は、約０から約２０ｍＶ以上までに及び得る。約２０ｍＶの値は、説明のためにすぎず、本開示を閲覧する当業者によって理解されるように、そのような例が上記で識別した要因に応じて、より低いまたはより高い値が観察され得る。
【００４２】
引き続き図２を参照すると、ＲＬＡがＲＬに等しくなるように設定された場合、ＮＡおよびＮＢにおける電圧がほぼ同じであるので、ＲＬＡによって消散される電力がＲＬによって消散される電力に等しいことが理解されよう。これは、一般的に望ましくない。さらに、２０６Ａ、２０６Ｂ、ならびに２０８Ａ、２０８Ｂを通る電流は、容認できないほど高い可能性がある。これらおよび他の理由のために、ＲＬＡは、好ましくはＲＬの倍数Ｎとして設定される。一態様では、良好なフィードバック動作を得るために、ＲＦは、（Ｎ＋１）×ＲＬに設定され得る。Ｎのセクションに関して、１つの要因は、ＲＬＡを通した（across RLA）定常状態電圧がＲＬを通したものに等しいことである。抵抗器によって消散される電力はその抵抗Ｒに反比例するので、ＲＬＡによって消散される電力を最小限に抑えるために、Ｎは非常に高い数に設定されることになる。しかしながら、理解されるように、Ｎが高すぎる場合、許容できるフィードバック動作が得られない場合がある。説明のために、Ｎの１つの例示的な値は、１０でもよい。この説明に基づいて、当業者であれば、たとえば差動増幅器２０４を実装する増幅器の電流容量および負荷抵抗ＲＬの予想された範囲など特定の要求を満たすＮの値を識別するための関係する概念を理解されよう。
【００４３】
引き続き仮定された例示的なＮ、１０（N of ten）で、ＰＦＥＴ２０６Ａ、ＰＦＥＴ２０６Ｂと関連するＰＦＥＴ２０８Ａ、２０８Ａの構造が、定常状態で、第２の段の電流経路（主電源レール１１４Ａから２０８Ａおよび２０８Ｂを通ってノードＮＢまで）を通る電流が、第１の段の電流経路（ＧＮＤレール１１４Ｂから２０６Ａ、２０６Ｂを通ってノードＮＡまで）を通る電流の１０倍であるように仮定される。
【００４４】
さらに図２を参照して、例示的なマルチモードドライバ／検出システム２００で、第１の比較器２１２は、ノードＮＡおよびＮＢに結合され、この第１の比較器は、この電圧差、すなわち、ＲＦを通した電圧降下を、たとえば第１の電圧基準２１４から受信した第１のしきい値電圧ＶＴＨ１と比較する。ＶＴＨ１の値は、ＴＣＭ２０２が電源投入され、ＲＬが出力ノード２１０に結合されているとき、ＲＦを通した計算された定常状態の電圧降下から、容易に決定され得る。１つの例示的な例として、１１４Ａにおける１．５ボルトの仮定された主電源電圧Ｖｄｄａを使用して、１つのＲＬ値は、７５オームとすることができ、さらに、上記の例示的なＮ、１０の例を続けると、ＲＬＡは、好ましくは、７５０オームに設定され、ＲＦは、（Ｎ＋１）×ＲＬＡであり、好ましくは、８２５オームに設定される。上述したように、また、理解されるように、これらは例示的な値にすぎない。当業者は、本開示に基づいて、特定の適用例のための他の値を容易に識別し、選択することができる。同様に、当業者は、特定の所与の性能要件を満たすために、抵抗値に対する許容できるトレランス（tolerances）を容易に決定することができる。
【００４５】
上記に記載の例を続けると、ＲＬは７５オームであり、Ｎは１０であり、したがって、ＲＬＡおよびＲＦはそれぞれ７５０オームおよび８２５オームであり、示され得るＲＦを通した電圧降下の１つの例は、約２０ｍＶである。この例を使用すると、第１の基準電圧源２１４は、したがって、たとえば、９０ｍＶのＶＴＨを第１の比較器２１２に供給するように実装され得る。理解されるように、９０ｍＶのＶＴＨ値は、受付け可能な程度に低レベルの誤った検出を提供するように、２０ｍＶから十分に離れていてもよい。図５の例５００に関してより詳細に後述するように、例示的な７５オームのＲＬが出力ノード２１０から分離される場合、ＲＦを通した電圧降下は、必然的に、９０ｍＶのこのＶＴＨを実質的に上回る。その場合、第１の比較器２１２は、論理的「１」の信号を出力する。第１の比較器２１２の出力および物理的状態を表すすべての他の信号についての論理的「１」および論理的「０」というラベル、ならびにそのような論理的「１」および「０」を表す電圧は任意（arbitrary）であることを理解されよう。
【００４６】
図２の例示的なマルチモードドライバ／検出システム２００に示すように、第１の比較器２１２の出力２１２Ａは、デバウンス回路２１６に結合され得、これについては後のセクションでより詳細に説明する。さらに、図２の例２００に同じく示されるように、２１８などのマルチプレクサは、第１の比較器２１２とデバウンス回路２１６との間に挿入され得る。例２００では、マルチプレクサ２１８は、第２の比較器２２０からの出力２２０Ａがデバウンス回路２１６に接続することもできるように提供される。
【００４７】
さらに図２を参照すると、一態様では、第２の比較器２２０は、検出電流源２２２との特定の組合せおよび構成で、ＴＣＭ２０２がスリープ状態であるとき（図２には図示せず）、（たとえば、ディスプレイなどのデバイスに接続するケーブルなど）ＲＬなどの負荷が出力ノード２１０に結合されているかどうかの検出を提供する。さらなる態様では、第２の比較器２２０は、検出電流源２２２との組合せおよび構成で、ＴＣＭ２０２が電力崩壊状態であるとき（同じく図２には図示せず）、ＲＬなどの負荷が出力ノード２１０に結合されているかどうかの検出を提供する。例示的な電力崩壊状態では、主電源電圧Ｖｄｄａが主電源レール１１４Ａから除去されている。これらの態様に加えて、また後のセクションでより詳細に後述するように、検出電流源２２２によって出力ノード２１０に注入された検出電流Ｉｄｅｔによってその出力ノード２１０で生成された電圧のレベルは、負荷ＲＬが出力ノード２１０に結合されているかどうかに対応し、したがって、それを示す。対応する電圧のレベル、およびしたがって、第２の基準電圧源２２４が差を検出するために第２の比較器２２０に供給しなければならないＶｒｅｆのレベルは、容易に決定することができる。所与のＩｄｅｔでは、Ｖｒｅｆのレベルは、たとえば、それぞれ、出力ノード２１０に結合されているまたは結合されていない負荷抵抗器ＲＬに対応する出力ノード２１０とグランドとの間の２つの異なる抵抗の簡単な計算によって決定され得る。２つの抵抗は、後のセクションでより詳細に説明する。
【００４８】
一態様では、負荷ＲＬが出力ノード２１０に結合されている、または結合されていないことについての検出は、スリープ状態の間に提供され得、ここで、Ｖｄｄａは主電源レール１１４Ａにおいて提供され、しかし、ＴＣＭ２０２を主電源レール１１４ＡまたはローカルグランドＧＮＤレール１１４Ｂに接続する１つまたは複数のスイッチ（図２には図示せず）はオープンである。この一態様に加えて、電流Ｉｄｅｔの決定、および、たとえば、これらの異なる抵抗を検出し、したがって、負荷ＲＬが出力ノード２１０に結合されるかどうかを検出するために第２の基準電圧源２２４によって生成される第２の基準電圧Ｖｒｅｆの決定が行われ得る。たとえば、図２を参照すると、ＲＬ負荷が出力ノードに結合されているとき、ＲＬがノード２１０からグランドへの優勢な（predominant）経路であるということがわかる。他の並列の経路が存在し得るが、一般的に、これらは、考慮が省略され得る、ＲＬよりも十分に大きい抵抗を有する。しかし、負荷ＲＬが出力ノード２１０から切断されているとき、出力ノード２１０からのグランドに対する唯一の経路は、たとえば、第２の比較器２２０の「＋」入力の入力抵抗であり得る。これらの抵抗は、並列であるにもかかわらず、一般的に非常に高く、したがって、一般的にＲＬよりもはるかに高い、出力ノード２１０からグランドまでの、Ｒｏｐｅｎと呼ばれ得る全抵抗を形成する。ＲＬが結合されているときにＩｄｅｔの出力ノード２１０への注入が一貫してＶｒｅｆ未満の電圧を生成し、一方、ＲＬが出力ノード２１０に結合されていないとき、電流Ｉｄｅｔのそのような注入が一貫してＶｒｅｆを上回る電圧を生成するように、抵抗ＲＬおよび決定されたＲｏｐｅｎに基づいて、ＩｄｅｔのレベルおよびＶｒｅｆのレベルが容易に選択され得る。Ｉｄｅｔの選択は、不必要に大きいＩｄｅｔを生成する際のオーバーヘッドコストと、Ｉｄｅｔがあまりに低く設定された場合、第２の比較器による誤りの可能性とを考慮に入れることができる。
【００４９】
引き続き図２を参照すると、別の態様では、たとえば主電源電圧Ｖｄｄａが主電源レール１１４Ａから除去されるなど、ＴＣＭ２０２が電力崩壊状態である間、出力ノード２１０へのＩｄｅｔの検出電流源２２２による上述の注入と類似の電流の注入、およびＶｒｅｆに対する得られた電圧の第２の比較器２２０による比較が実行され得る。この態様では、電力崩壊の間、２次電圧Ｖｄｄｐｘが２次電源レール１１５に残存すると仮定される。一態様に加えて、電力崩壊状態である間の主電源レール１１４Ａが、主電源レール１１４Ａからグランドへの抵抗ＲＰＵＬＬとしてモデル化され得ると仮定され得る。この抵抗ＲＰＵＬＬは、図２には図示されていないが、後でさらに詳細に説明する図６に図示された等価の回路モデル６００に示されており、図６は、電力崩壊モードであるときの図２の例２００の関係する部分を表す。ＲＰＵＬＬの１つの例示的な値は、１００オームでもよい。このＲＰＵＬＬ値は、単に例示的にすぎず、限定ではない。当業者は、特定の適用例についてのＲＰＵＬＬによって表される等価の抵抗を容易に決定することができる。さらに、そのような当業者は、１００オームと異なるＲＰＵＬＬの値に適応するためにＲＰＵＬＬに関係する他の例示的な構成要素値を迅速に変更することが可能である。
【００５０】
引き続き図２を参照すると、例示的なマルチモードドライバ／検出システム２００は、出力ノード２１０を主電源レール１１４Ａに結合する静電放電ダイオード（ＥＳＤ）２３４と、ＧＮＤレール１１４Ｂを出力ノード２１０に結合するＥＳＤ２３６とを含み得る。後のセクションでより詳細に後述するように、一実施形態によれば、例示的なマルチモードドライバ／検出システム２００は、たとえば、主電源レール１１４ＡにおけるＶｄｄａ電圧が崩壊するときなど、電力崩壊状態の間、ＲＬが出力ノード２１０に結合されているか否かを検出する。一態様によれば、電力崩壊モード負荷検出は、記載されている他の構造との組合せで、ダイオード素子、たとえば、上部のＥＳＤ２３４および／またはＰＦＥＴ２０８Ａのボディダイオード効果を使用して提供することができる。
【００５１】
引き続き図２を参照すると、たとえば例２００など、１つまたは複数の実施形態によるマルチモードドライバ／検出システムは、負荷ＲＬが出力ノード２１０に結合されているとき、Ｉｄｅｔ注入電流が、第２の基準電圧源２２４によって生成されるＶＲＥＦよりも低い、グランドへの優勢な経路である、ＲＬ上の電圧を生成するように、Ｉｄｅｔを選択することによって、電力モード負荷検出を実行する。さらに、検出電流源２２２によって生成されるＩｄｅｔは、負荷ＲＬが出力ノード２１０に結合されていないとき、Ｉｄｅｔ注入電流が、たとえばＰＦＥＴ２０８Ａ、および、図示のように存在する場合、上部のＥＳＤ２３４のボディダイオード効果のうちの少なくとも１つなど、ダイオード素子で順方向バイアスする、出力ノード２１０における電圧を生成するように設定される。これは、ＰＦＥＴ２０８Ａまたは上部のＥＳＤ２３４の順方向バイアスされたボディダイオード効果のうちの少なくとも１つを介して出力ノード２１０から主電源レール１１４Ａまで、次いで、電力崩壊状態で主電源レール１１４Ａをモデル化する抵抗を介してグランドまで、Ｉｄｅｔ注入電流のための電流経路を確立する。出力ノード２１０からグランドへのこの経路の抵抗は、ＲＬ抵抗よりも高い。したがって、この経路を介したＩｄｅｔは、ＲＬがグランドまでの経路であるとき、Ｉｄｅｔが生成した電圧よりも高い出力ノード２１０における電圧を生成する。したがって、ノード２１０からグランドまで上記で説明した２つの異なる経路の間の抵抗差を考慮して、第２の比較器２２０が負荷ＲＬが結合されているか結合されていないかを検出するように、Ｉｄｅｔに対して、第２の電圧基準源２２４からのＶｒｅｆのレベルが選択され得る。
【００５２】
引き続き図２を参照すると、ＴＣＭ２０２が電力崩壊状態である場合でも、第２の比較器２２０による上記の検出が実行されることを諒解されよう。この態様に加えて、ＲＬが出力ノード２１０に結合されていないとき、出力ノード２１０から崩壊した主電源レール１１４ＡのＲＰＵＬＬモデルを介してグランドまで、Ｉｄｅｔの経路を提供するために、ＰＦＥＴ２０８Ａおよび／またはＥＳＤ２３４のボディダイオード効果以外の構造が使用され得ることが理解されよう。負荷ＲＬが出力ノード２１０に結合されていない間、その電流を注入することから得られた電圧と対照的に、負荷ＲＬが出力ノード２１０に結合されている間のＩｄｅｔなどの電流の注入からの出力ノード２１０における電圧の一貫して検出可能な差を得るために、そのような構造の抵抗は、（ＲＰＵＬＬに追加されるとき）負荷ＲＬよりも十分に高くなければならないことも理解されよう。１つの例示的な代替の構造は、シリコン制御整流器（ＳＣＲ）または均等物でもよい。さらに、前述のように、ＰＦＥＴ２０６Ａまたは２０８Ａの一方または両方は、主電源レール１１４Ａにおける電力崩壊がある場合、ＥＳＤ２３４が省略され得る、または負荷ＲＬが接続されるかどうかを検出するために使用されなくてもよいほど十分なボディダイオード効果を呈するように構築され得る。
【００５３】
さらに図２を参照すると、電力崩壊モードの間、負荷ＲＬが出力ノード２１０に結合されていることを検出するための検出電流源が、スリープモードの間の負荷ＲＬの結合状態を検出するための検出電流Ｉｄｅｔを注入するものとして説明された同じ検出電流源２２２であってもよく、またはそうでなくてもよいことを理解されよう。同様に、電力崩壊モードの間に、検出電流を出力ノードに注入する間、出力ノード２１０における電圧を基準と比較する比較器が、スリープモードの間に、負荷ＲＬが出力ノード２１０に結合されているか結合されていないかを検出するためのこのような比較を実行するものとして説明された同じ第２の比較器２２０であってもよく、またはそうでなくてもよいことを理解されよう。またさらに、電力崩壊モードの間に、検出電流を出力ノード２１０に注入する間、出力ノード２１０における電圧が比較される基準値が、スリープモードの間に、負荷ＲＬが出力ノード２１０に結合されているか結合されていないかを検出するために第２の比較器２２０によって使用される基準２２４のＶｒｅｆであってもよく、またはそうでなくてもよいことを理解されよう。
【００５４】
さらに図２を参照すると、一態様では、随意の第１の節電スイッチ２２６は、好ましくは低デューティサイクルパルス幅制御クロックｐｗｍ＿ｃｌｋに応答してオンおよびオフを切り替えるように構成されており、第１の比較器２１２の電源端末２１２Ｂを２次電源レール１１５に接続することができる。第１の節電スイッチ２２６は随意であること、および、直接接続を第１の節電スイッチ２２６に代替することができる、またはすなわち、第１の節電スイッチ２２６がオン状態で固定され得ることを理解されよう。
【００５５】
図３は、ｐｗｍ＿ｃｌｋを生成するための例示的なパルス幅制御クロック生成器３００を示す。図３によって示されるように、例示的なパルス幅クロック生成器３００は、１つのさらなる態様で、たとえば、ｐｗｍ＿ｃｌｋの遅延された複製であり得るｓｍ＿ｃｌｋなどの第２のクロックを生成することができる。図７に関してより詳細に後述するように、ｓｍ＿ｃｌｋなどのクロックは、１つまたは複数の実施形態に従ってデバウンス回路を制御することができる。図３の例３００によって示されるように、一態様では、パルス幅クロック生成器３００は、たとえば図１および図２の例示的なレール１１５などの補助電源レールにおいて、Ｖｄｄｐｘなどの補助電源によって電力供給され得る。さらに、図３の例３００によって示されるように、一態様では、パルス幅クロック生成器３００は、たとえば、外部で生成され得るｓｌｅｅｐ＿ｃｌｋと標示された従来のスリープ状態クロックに基づいて、ｐｗｍ＿ｃｌｋを生成することができる。
【００５６】
図４は、第２の比較器２２０の電源端末２２０Ｂを接続する、および図示されたレール１１５など２次電源レールに検出電流源２２２を接続する、図２の例２００に示される例示的な第２の節電スイッチ２２８など、第２の節電スイッチを制御するための、ｐｗｍ＿ｃｌｋなど、低デューティサイクル制御クロックのための一例の波形４００を示す。図４を参照すると、図３のクロック生成器３００によって生成される低デューティサイクル制御クロックｐｗｍ＿ｃｌｋの例示的な波形４００は、パルス幅ＰＷおよびパルス周期Ｐを有する。オンおよびオフを表す波形４００の極性は任意であり、ここでは「オン」は、制御された節電スイッチが閉じられていることを意味し、「オフ」（Ｐ−ＰＷの持続時間を有する）は、制御された節電スイッチが開いていることを意味する。図示された例４００では、しかし、低レベルのｐｗｍ＿ｃｌｋは、制御された節電スイッチの「オン」状態をもたらすものと仮定され、ハイレベルのｐｗｍ＿ｃｌｋは、そのようなスイッチの「オフ」状態をもたらすものと仮定される。
【００５７】
周期Ｐおよびパルス幅ＰＷは各々、従来の設計のノウハウを本開示に適用することによって当業者によって容易に実行される設計選択である。図３を参照して説明したように、一例は、当業者がかなり広い範囲の可能性であることを理解するものの中から任意の値を選択するにすぎず、一態様では、パルス幅クロック生成器３００は、たとえば、ｓｌｅｅｐ＿ｃｌｋと標示される従来のスリープ状態クロックに基づいて、ｐｗｍ＿ｃｌｋを生成することができる。ｐｗｍ＿ｃｌｋの１つの周波数、すなわち、１／Ｐは、必ずしもそうではないが、３２ＫＨｚとすることができる。３２ＫＨｚのそのような例示的な周波数では、周期Ｐは８ｍｓである。３２ＫＨｚの例示的な１／Ｐの周波数に加えて、ｐｗｍ＿ｃｌｋについての１つの例示的なＰＷは、必ずしもそうではないが、３１．５μＳとすることができる。諒解されるように、一例として、８ｍｓの例示的なＰ、および３１．５μＳの例示的なＰＷを使用して、それぞれ第１または第２の比較器２１２または２２０のうちの一方もしくは両方、および／または第２の節電スイッチ２２８を備える検出電流源２２２を制御することは、たとえば、そのような比較器および／または電流注入源の連続的な動作のために必要とされる電力の約０．４％など、ＰＷ／Ｐのみを使用して、ＲＬなどの負荷の結合状態の検出を提供することができる。
【００５８】
図５は、主電源レール１１４ＡにおけるＶｄｄａ電力がオンであり、ＴＣＭ２０２が電源投入されたときの例２００の等価回路５００を示す。前述のように、この電源投入モードで、ＲＬ負荷が接続されているとき、ＲＬがＴＣＭ２０２の負荷容量内であり、ＩＮポイントにおける信号がアクセプタビリティの所与の範囲内にあると仮定すると、ノードＮＡおよびＮＢにおける電圧はほぼ等しい。言い換えれば、ＲＬが出力ノード２１０に接続されているとき、ＲＦを通した電圧降下はほぼ０であり、特に、電源基準２１４から受信されたしきい値電圧ＶＴＨよりも著しく小さい。したがって、第１の比較器２１２の出力は、低く駆動され、すなわち、論理的０である。ＲＬが切断されているとき、ＮＢにおける電圧は、ＶＴＨを超えるだけ（by more than VTH）、ＮＡにおける電圧よりも高くなる。したがって、第１の比較器の出力は、高く駆動され、すなわち、論理的「１」である。一態様では、第１の比較器２１２からのこれらの出力は、たとえば２１６（図５には図示せず）など、デバウンス回路に入力され、これについては、後のセクションでより詳細に説明する。
【００５９】
図６は、ＴＣＭ２０２がスリープ状態である間、負荷ＲＬが出力モードに結合されているかどうかを検出するために、図２の例示的なシステム２００がスリープ電力モードに切り替えられるときに形成される等価回路６００を示す。これは、たとえば、ＴＣＭ２０２を主電源レール１１４Ａに接続するスリープ状態制御スイッチ（図示せず）を開くことによって実行され得る。ＴＣＭ２０２はスリープ状態であるが、主電源レール１１４ＡにおけるＶｄｄａはオンである。レール１１５における２次電圧Ｖｄｄｐｘは、好ましくは、主電源レール１１４ＡにおけるＶｄｄａよりも低いので、上部のＥＳＤ２３４もＰＦＥＴ２０８Ａ本体も順方向バイアスされない。
【００６０】
さらに図６を参照すると、前述のように、スリープ電力モードの間、ＲＬＡを接続しているモード対応スイッチ２４０は、オフ、すなわち開いている。したがって、ＲＬＡは、ＧＮＤ電源レール１１４Ｂに接続されていない。イネーブル時間ウィンドウ（ＰＷ）の間、第２の比較器２２０および検出電流源２２２が各々ｐｗｍ＿ｃｌｋ低デューティサイクル制御クロックによって有効にされる（enabled）と仮定して、Ｉｄｅｔは、出力ノード２１０に注入される。ケーブル、すなわち、負荷ＲＬがノード２１０に接続されている場合、ＲＬ抵抗は、Ｉｄｅｔ電流のためのグランドへの経路を提供する。オフであるモード対応スイッチ２４０は、ＲＬＡを通るＧＮＤレール１１４Ｂまでの経路を除去するので、ＲＬは事実上、グランドへの唯一の経路である。例示的な例として、Ｉｄｅｔ＝２０μＡおよびＲＬ＝７５オームと仮定して、ノード２１０での電圧は、約１．５ｍＶであり、これは９０ｍＶの例示的なＶｒｅｆを優に下回る。したがって、第２の比較器２２０は、有効でも、論理的「０」を生成する。しかしながら、ＲＬが出力ノード２１０から切断されている場合、試験電流のための唯一の経路は、第２の比較器２２０の「＋」ノードにある。これは、ノード２１０を論理的な「１」に引き付け、これは、９０ｍＶの例示的なＶｒｅｆよりもかなり高いＶｄｄｐｘ（たとえば１．８Ｖ）をほんのわずかに下回る電圧である。ＰＷパルス、すなわち、イネーブル時間ウィンドウの終端において、第２の比較器２２０の出力は、デバウンス回路２１６においてラッチされ（be latched）得、これについては、後でより詳細に説明する。
【００６１】
図７は、たとえば主電源レール１１４ＡからＶｄｄａ主電源電圧を除去することによって、図２の例示的なシステム２００が電力崩壊モードにされたときに形成される等価回路７００を示す。この電力崩壊モードにおいて、負荷検出は、図６を参照して説明したように、スリープ電力モードの間、負荷検出を実行したものと実質的に同じ方法で、第２の比較器２２０および検出電流源２２２によって実行され得る。
【００６２】
図７を参照すると、前述のように、電力崩壊モードは、主電源レール１１４ＡからＶｄｄａ主電源電圧を除去して、その位置において、グランドに対する等価抵抗ＲＰＵＬＬを挿入するものとしてモデル化され得る。ＲＰＵＬＬについての１つの例示的な値の例は、１００オームである。ＲＬが出力ノード２１０に接続されているとき、検出電流ＩｄｅｔはＲＬを介してグランドまで通る。２０μＡの例示的なＩｄｅｔを使用して、出力ノード２１０での電圧は、したがって、節電モードで、上記で説明したように、極めて小さい（すなわち、＜２ｍＶ）。しかし、負荷ＲＬが出力ノードから切断されているとき、Ｉｄｅｔは、出力のＰＦＥＴ２０６Ａおよび２０８Ａのボディダイオードを介し、および、この電流は、ＰＦＥＴ２０８ＡおよびＥＳＤ２３４のダイオードボディ効果の順方向のしきい値電圧よりも高い電圧を生成するので、ＰＦＥＴ２０８ＡおよびＥＳＤダイオード２３４も介した、主電源レール１１４Ａへの経路７０４を有する。この経路は、線７０６によって示される。Ｖｒｅｆは、たとえば、検出電流Ｉｄｅｔが注入されている間に、出力ノード２１０における計算された最も低い電圧（「Ｖｍｉｎ」と呼ばれることがある）の１／２になるように設定されている場合、第２の比較器２２０は、一般的に許容できる確実性で、負荷ＲＬが出力ノード２１０に結合されているとき、論理的「０」を生成し、負荷ＲＬが出力ノード２１０に結合されていないとき、論理的「１」を生成する。図２の例２００では、このＶｒｅｆは、９０ｍＶに設定され得る。したがって、当業者によって容易にわかるように、２００などのシステムがスリープ電力状態であるとき、このＶｒｅｆが負荷ＲＬの結合状態を検出するためのＶｒｅｆと同じであるように、システムは容易に構築され得る。
【００６３】
再び図２の例示的なシステム２００を参照して、次に、デバウンス回路２１６のための例示的な回路および方法について説明する。概して、一般的に、負荷ＲＬが２１０などの出力ノードに接続されている、または出力ノードから切断されているとき、そのように送信ケーブルを負荷ＲＬに接続する、または送信ケーブルを切断することによって、接続は、断続的になり、それが安定する前に、一連の短い接続／切断サイクルを通る。したがって、２１２および２２０などの出力比較器は、アクティブなとき、同じサイクルを通り、出力が安定するまで、高と低との間で切り替わり得る。
【００６４】
一態様では、これらの比較器２１２または２２０の出力は、積分およびダンプ機構を使用して積分され得、これは、そのようなサイクリングから生じ得る任意の検出のあいまいさを受付け可能な程度に排除することができる。この態様に加えて、１つの例示的な実装形態は、特定のデバウンスステートマシンであり得る。ハイレベルの説明では、本態様による１つのステートマシンは、以下の効果を有し得る。積分器がしきい値に達するまで、信号が安定している場合、それは出力に渡される。積分器がしきい値に達する前に信号が変化した場合、それはリセットされ、プロセスはもう一度始まる。これおよび以下のさらなる詳細な説明から諒解されるように、この機構は、出力において、入力の短期的変動（fluctuations）を見えないようにするために動作する。
【００６５】
本態様による１つの例示的な積分では、積分期間は、２５０ｍｓであり得る。２５０ｍｓの期間は説明のための例にすぎず、実施形態を実施する際に使用され得る特定の積分期間に対する制限ではないことを理解されよう。２５０ｍｓの例示的な期間の間、検出の結果は、ステートマシンが出力にその結果を渡すために、少なくとも２５０ｍｓの間安定していなければならない。一例では、積分器は、カウンタとして実装され得る。一態様によれば、積分カウンタは、たとえば前に説明したｐｗｍ＿ｃｌｋの低デューティサイクルクロックなどのクロックを使用することができる。別の態様では、ｐｗｍ＿ｃｌｋの端部は、たとえば２１２および２２０などの比較器から出力をラッチするために使用され得る。また、遅延に適応するために、積分カウンタは、そのｐｗｍ＿ｃｌｋ制御クロックの遅延バージョンを使用することができる。図３を参照すると、そのような遅延されたクロックの一例は、例示的なクロック生成器３００によって生成されるものとして示されるｓｍ＿ｃｌｋであり得る。
【００６６】
積分期間は、本開示に基づいて当業者によって容易に行われる設計選択である。１つの例示的な例は、たとえば、図３の例３００に示すようにｓｌｅｅｐ＿ｃｌｋによってクロック制御される（clocked）５ビットカウンタを使用することができる。３２ｋＨｚの例示的なｓｌｅｅｐ＿ｃｌｋの周波数を仮定して、そのような５ビットカウンタのフルカウント（５ビットの場合、これは０から３１である）は、２５０ｍｓを要する。この例に加えて、図２のデバウンス２１６を実装する１つのデバウンスステートマシンは、その比較器の出力が２５０ｍｓの間安定している場合のみ、デバウンス出力２１６Ｂに、比較器２１２または２２０の出力を渡す。
【００６７】
図８は、デバウンス回路２１６についての１つの例示的なステートマシンの実装を表す例示的なステートマシン図８００を示す。ステートマシン図を説明する際、「遷移」という用語は、現在の状態、および、イベントの発生後、得られた次の状態への移動または推移を定義する。図８を参照すると、ステートマシンは、負荷オフ休止状態８０２を有し、負荷オフ休止状態８０２から第１の遷移８０６までの次の状態である負荷オン中間状態８０４を有する。第１の遷移８０６は、たとえば、第１の比較器２１２の出力で、論理的「０」をラッチすると起こり得る。図６を参照して説明したスリープ電力モード検出機能および／または図７を参照して説明した電力崩壊電力モード検出機能を有する一態様では、第１の遷移は、第２の比較器２２０の出力で論理的「０」をラッチすると起こる場合もある。図２の例示的なシステム２００に示すように、２１８のなどのマルチプレクサは、デバウンス回路２１６によってラッチされるこれらの複数の比較器の出力を提供することができる。
【００６８】
再び図８を参照すると、負荷オン休止状態８０８は、負荷オン中間状態８０４から第２の遷移８１０までの次の状態である。第２の遷移８１０は、たとえば、２５０ｍｓなどの適格（qualifying）持続時間の間、論理的「０」で続く比較器の状態の、上記のようなカウンタ積分器による検出によって起こり得る。例示的なステートマシン８００は、負荷オン休止状態８０８から第３の遷移８１４までの次の状態である負荷オフ中間状態８１２をさらに含む。第３の遷移８１４は、たとえば、第１の比較器２１２の出力で論理的「１」をラッチし、および／または第２の比較器２２０の出力で論理的「１」をラッチすると起こり得る。
【００６９】
例８００を続けると、負荷オフ休止状態８０２は、負荷オフ中間状態８１２から第４の遷移８１６までの次の状態である。第２の遷移８１０と同様に、第４の遷移８１６は、たとえば、２５０ｍｓなどの適格持続時間の間、論理的「１」で続く比較器の状態の、上記のようなカウンタ積分器によって起こり得る。さらに、負荷オフ休止状態８０２は、負荷オン中間状態８０４から第５の遷移８１８までの別の次の状態でもあり、負荷オン休止状態８０８は、負荷オフ中間状態８１２から第６の遷移８２０までの別の次の状態である。一態様では、第５の遷移８１８は、状態８０４に入った論理的「１」の遷移の検出時に起こり得る。同様に、第６の遷移８２０は、状態８１２に入った論理的「０」の遷移の検出であり得る。
【００７０】
さらに図８の例８００を参照すると、状態の「遷移」８２２、８２４、８２６および８２８はそれぞれ、ステートマシン８００が、たとえば、比較器２１２、２２０からの結合状態信号における別の端部または他の遷移を検出することなくカウンタ積分器をリセットした後など、ダンプ動作の後の状態のままであることを表す。
【００７１】
図９は、たとえば図２の例示的なシステム２００の回路２１６など、例示的なデバウンス回路のハイレベルの機能ブロック図９００を示す。例９００は、負荷ＲＬが出力ノード２１０に結合されている、または結合されていないことに応答して、論理的「１」または「０」を生成する比較器２１２および２２０の出力のうちの１つまたは複数など、負荷の結合状態を示す「ｌｏａｄ  ｐｒｅｓｅｎｔ」信号を検出する入力ブロック９０２を含む。制御ブロック９０８は、図３の例３００の外部のｓｌｅｅｐ＿ｃｌｋなど、積分器クロックを受信する。出力ブロック９０６は、確かに最小の適格持続時間によって定義される、たとえば図２の出力ノード２１０に結合されている、または結合されていない負荷ＲＬなど、ＲＬがシステムの出力に結合されているなど、負荷の状況の変化を示すＬＯＡＤ＿ＰＲＥＳＥＮＴ＿ＤＥＢＯＵＮＣＥＤ信号を生成する。ＬＯＡＤ＿ＰＲＥＳＥＮＴ＿ＤＥＢＯＵＮＣＥＤ信号は、たとえば、ＴＣＭ２０２の電源投入状態などの制御に使用され得る。
【００７２】
図１０は、例示的な実施形態のうちの１つまたは複数に従ってインピーダンス整合負荷検出ラインドライバシステムにおける１つのデバウンスプロセスの１つの例示的な機能フロー１０００を示す。
【００７３】
図１０を参照すると、ブロック１００１は、たとえば、上記の例示的な２５０ｍｓなど適格持続時間の間の連続的な負荷ＲＬの出力ノード２１０に対する結合など、すなわち負荷の結合状態を検出した、安定した休止状態であることを表す。ブロック１００２は、たとえば、ｐｗｍ＿ｃｌｋクロックの端部において、１００１で存在する状態とは異なる、比較器２１２、２２０のうちの一方からの出力をラッチするなど、結合状態の変化の検出を表す。比較器２１２、２２０の出力は、「負荷指示信号（load indicating signal）」と呼ばれ得、ラッチされた負荷指示信号は「検出された負荷状態」と呼ばれ得る。応答して、例示的なフローは、時間適格プロセスの間の持続時間測定を開始するために１００４に行く。持続時間測定の開始は、たとえば、前述のように、積分カウンタの再設定とすることができる。同じ負荷指示信号のラッチの後続の各発生で、フローは、１００６に行き、カウンタを増分し、次いで、１００８に行き、検出された負荷状態が１００８の前のサイクルで検出された負荷状態と同じかどうかを決定する。１００８の答えが「ＹＥＳ」である場合、フローは１０１０に行き、たとえば、積分カウンタでビットが巡った（rolled over）かどうか（たとえば５ビットカウンタでは「１１１１１」から「０００００」）をチェックする、またはカウントを所与の持続時間のカウント値（図示せず）と比較するなど、適格時間が満たされているかどうかを決定する。１００８の答えが「ＮＯ」である場合、１０１０で持続時間基準を満たす前に検出された負荷状態が変わったことを意味し、フローは、１００４に戻って、たとえば、積分カウンタをリセットするなど、持続時間測定を再開する。１０１０の答えが「ＹＥＳ」である場合、持続時間基準が満たされていることを意味し、フローは、１０１４に行き、負荷状態ＬＤを、たとえば、論理的「１」または論理的「０」の値に変える。前に説明した例において、ＬＤ＝０は、負荷が接続または結合されていることを表し、ＬＤ＝１は、負荷が接続されていないまたは結合されていないことを表す。１０１０の答えが「ＮＯ」である場合、たとえば、積分カウンタが同じ検出された負荷状態の連続するカウントの必要数を有していないなど、持続時間基準が満たされていないことを意味し、フローは１０１２に行き、それは、負荷指示信号の次のラッチされたサンプルを待つ。上記の例で、次のラッチされたサンプルは、１００６での最後の増分の後、ｐｗｍ＿ｃｌｋの端部に現れる。１０１２での例示的な待ちは、３２ｋＨｚの前に説明した例示的なｓｌｅｅｐ＿ｃｌｋおよびｐｗｍ＿ｃｌｋの周波数を使用して、８ｍｓである。１０１２での待ちの後（たとえば、ｐｗｍ＿ｃｌｋの次の端部まで８ｍｓ）、フローは１００６に行き、カウンタを増分し、１００８でカウントをリセットするまで、または、１０１４で負荷状態ＬＤを変えるまで続く。
【００７４】
上記で図示および説明した例示的なシステムに鑑みて、開示する主題に従って実装され得る方法は、様々なフローチャートを参照すればより良く諒解されよう。説明を簡単にするために、方法を一連のブロックとして図示および説明するが、いくつかのブロックは、本明細書で図示および説明する順序とは異なる順序で、ならびに／または他のブロックと実質的に同時に行われ得るので、請求する主題はブロックの数または順序によって限定されないことを理解し、諒解されたい。さらに、本明細書で説明される方法を実装するために、図示されたすべてのブロックが必要とされるとは限らない。ブロックに関連する機能は、ソフトウェア、ハードウェア、それらの組合せまたは任意の他の適切な手段（たとえば、デバイス、システム、プロセス、またはコンポーネント）によって実装され得ることを諒解されたい。さらに、本明細書の全体にわたって開示する方法は、そのような方法を様々なデバイスに移送および転送することを容易にする製品に記憶することが可能であることをさらに理解されたい。方法は、代替的に、状態図など、一連の相互に関係する状態または事象として表現され得ることを、当業者は理解し、諒解するであろう。さらに、本明細書で開示する様々な方法は、方法を実施するためにコンピュータ可読ストレージメディア上に記憶されたコンピュータ実行可能命令を実行するプロセッサを採用することを含むことができる。
【００７５】
本明細書で説明するデータストア（たとえばメモリ）構成要素が揮発性メモリ、不揮発性メモリ、または両方を含むことができる、またはそれを使用して実装することができることを諒解されよう。不揮発性メモリは、実施される特定のメモリ機能に関係する性能要件を満たすことができる任意の不揮発性メモリ技術を含むことができ、またはそれによって実施することができ、これは、本開示を読めば、当業者によって容易に確認することができ、例示的であるが限定的な例として、読取り専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能ＲＯＭ（ＥＥＰＲＯＭ）またはフラッシュメモリを含むことができる。揮発性メモリは、実施される特定のメモリ機能に関係する性能要件を満たすことができる任意の揮発性メモリ技術を含むことができる、またはそれによって実施することができ、これは、本開示を読めば、当業者によって容易に確認することができ、例示的であるが限定的な例として、同期ＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、同期ＤＲＡＭ（ＳＤＲＡＭ）、ダブルデータレートＳＤＲＡＭ（ＤＤＲ  ＳＤＲＡＭ）、拡張ＳＤＲＡＭ（ＥＳＤＲＡＭ）、Ｓｙｎｃｈｌｉｎｋ  ＤＲＡＭ（ＳＬＤＲＡＭ）およびダイレクトＲａｍｂｕｓ  ＲＡＭ（ＤＲＲＡＭ）を含むことができる。様々な態様のメモリは、これらおよび他の適切なタイプのメモリを、これらに限定されることなく、備えるものとする。
【００７６】
本明細書で説明する態様は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得ることを理解されたい。ソフトウェアで実装されるとき、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、汎用または専用コンピュータによってアクセスできる任意の利用可能な媒体とすることができる。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、または他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコード手段を搬送または記憶するために使用され得、汎用もしくは専用コンピュータまたは汎用もしくは専用プロセッサによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびブルーレイ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含めるべきである。
【００７７】
本明細書で開示する態様に関して説明する様々な例示的なロジック、論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタロジック、個別ハードウェア構成要素、あるいは本明細書で説明する機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであり得る。プロセッサは、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装することもできる。さらに、少なくとも１つのプロセッサは、本明細書で説明するステップおよび／またはアクションの１つまたは複数を実行するように動作可能な１つまたは複数のモジュールを備え得る。
【００７８】
ソフトウェア実装の場合、本明細書で説明する技法は、本明細書で説明する機能を実行するモジュール（たとえば、プロシージャ、関数など）を用いて実装され得る。ソフトウェアコードは、メモリユニットに記憶され、プロセッサよって実行され得る。メモリユニットは、プロセッサの内部またはプロセッサの外部に実装され得、その場合、メモリユニットは、当技術分野で知られているように様々な手段を介してプロセッサに通信可能に結合され得る。さらに、少なくとも１つのプロセッサは、本明細書で説明する機能を実行するように動作可能な１つまたは複数のモジュールを含み得る。
【００７９】
本明細書で説明する様々な態様または特徴は、標準のプログラミングおよび／またはエンジニアリング技法を使用した方法、装置または製品（article of manufacture）として実装できる。本明細書で使用される用語「製品（article of manufacture）」は、任意のコンピュータ可読デバイス、キャリア、または媒体からアクセス可能なコンピュータプログラムを包含するものである。たとえば、コンピュータ可読媒体は、磁気ストレージデバイス（たとえば、ハードディスク、フロッピーディスク、磁気ストリップなど）、光ディスク（たとえば、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）など）、スマートカード、およびフラッシュメモリデバイス（たとえば、ＥＰＲＯＭ、カード、スティック、キードライブなど）を含むことができるが、これらに限定されない。さらに、本明細書で説明する様々な記憶媒体は、情報を記憶するための１つまたは複数のデバイスおよび／または他の機械可読媒体を表すことができる。「機械可読媒体」という用語は、ワイヤレスチャネル、ならびに（１つまたは複数の）命令および／またはデータを記憶、含有、および／または搬送することが可能な様々な他の媒体を含むことができるが、これらに限定されない。さらに、コンピュータプログラム製品は、本明細書で説明する機能をコンピュータに実行させるように動作可能な１つまたは複数の命令またはコードを有するコンピュータ可読媒体を含み得る。
【００８０】
さらに、本明細書で開示する態様に関して説明する方法またはアルゴリズムのステップおよび／またはアクションは、直接ハードウェアで実施され得るか、プロセッサによって実行されるソフトウェアモジュールで実施され得るか、またはそれらの組合せで実施され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体中に常駐することができる。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるようにプロセッサに結合され得る。代替として、記憶媒体はプロセッサに一体化し得る。さらに、いくつかの態様では、プロセッサおよび記憶媒体はＡＳＩＣ中に常駐し得る。さらに、ＡＳＩＣはユーザ端末中に常駐し得る。代替として、プロセッサおよび記憶媒体は、ユーザ端末中に個別構成要素として常駐し得る。さらに、いくつかの態様では、方法またはアルゴリズムのステップおよび／またはアクションは、コンピュータプログラム製品に組み込むことができる、機械可読媒体および／またはコンピュータ可読媒体上のコードおよび／または命令の１つまたは任意の組合せ、あるいはそのセットとして常駐することができる。
【００８１】
上記の開示は、例示的な態様および／または実施形態について論じたが、添付の特許請求の範囲によって定義される説明した態様および／または実施形態の範囲から逸脱することなく、様々な変更および改変を本明細書で行うことができることに留意されたい。したがって、説明した態様は、添付の特許請求の範囲内に入るすべてのそのような改変形態、変更形態および変形形態を包含するものとする。さらに、説明した態様および／または実施形態の要素は、単数形で説明または請求されていることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。さらに、任意の態様および／または実施形態の全部または一部は、別段の規定がない限り、任意の他の態様および／または実施形態の全部または一部とともに利用できる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
インピーダンス整合負荷検出ラインドライバであって、
信号入力と、フィードバック入力と、所与の負荷に結合するための出力ノードに結合された信号出力と、前記出力ノードと前記フィードバック入力との間に結合されたフィードバック抵抗器と、所与のスリープ状態信号に応答して前記フィードバック入力をグランドに切替え可能に結合する切替え可能なフィードバック抵抗器とを有する、前記スリープ状態信号に応答して、主電源レールにおける電源電圧に結合された電源投入状態とスリープ状態との間で切替え可能なバッファ増幅器と、
前記バッファ増幅器が前記電源投入状態である間、所与の負荷が前記出力ノードに結合されているかどうかに対応する前記フィードバック抵抗器における電圧に基づいて、第１の負荷検出信号を生成するための第１の比較器と、
前記バッファ増幅器が前記スリープ状態である間、検出電流を前記出力ノードに注入し、前記主電源レールの崩壊の間、検出電流を前記出力ノードに注入して、前記負荷が前記出力ノードに結合されているかどうかに対応する前記出力ノードにおける電圧を生成する検出電流源と、
前記検出電流が前記出力ノードに注入される間に、前記バッファ増幅器が前記スリープ状態である間、前記負荷が前記出力ノードに結合されているかどうか、および前記主電源レールの崩壊の間、前記負荷が前記出力ノードに結合されているかどうかを示す、第２の負荷検出信号を、前記出力ノードにおける得られた電圧に基づいて生成するための第２の比較器と
を備えるインピーダンス整合負荷検出ラインドライバ。
［Ｃ２］
前記主電源レールにおける主電源電圧が、前記所与の負荷が前記出力ノードから分離されるのと同時に崩壊されると、前記出力ノードから前記主電源レールまでの前記検出電流のための電力崩壊モード電流経路を提供するように構成され、
前記電力崩壊モード電流経路を通過する前記検出電流が、前記所与の負荷が前記出力ノードに結合されているとき、前記検出電流が前記出力ノードにおいて生成する前記電圧とは異なるものとして、前記第２の電圧比較器によって検出可能な前記出力ノードにおける電圧を生成する、
Ｃ１に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ３］
前記バッファ増幅器が前記スリープ状態であるとき、グランドから前記フィードバック入力を分離し、前記電源電圧が前記主電源レールにおいて崩壊するとき、グランドから前記フィードバック入力を分離し、それ以外は、所与の抵抗により前記フィードバック入力をグランドに結合する切替え可能なフィードバック抵抗器をさらに備えるＣ１に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ４］
前記バッファ増幅器が、前記電圧の入力と前記フィードバック入力との間の電圧差に基づいて出力電流を生成する相互コンダクタンス増幅器である、Ｃ３に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ５］
前記バッファ増幅器が前記スリープ状態である間、前記出力ノードから前記グランドレールまでの、前記所与の負荷を介する以外のスリープモード電流経路を提供するように構成され、前記スリープモード電流経路が、前記出力ノードからグランドに流れる前記検出電流から、前記負荷の結合状態に対応する前記出力ノードにおける前記電圧を生成するために、前記負荷よりも高い抵抗を有する、Ｃ１に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ６］
前記バッファ増幅器が前記スリープ状態であるとき、グランドから前記フィードバック入力を分離し、前記電源電圧が前記主電源レールにおいて崩壊するとき、グランドから前記フィードバック入力を分離し、それ以外は、所与の抵抗により前記フィードバック入力をグランドに結合する切替え可能なフィードバック抵抗器をさらに備え、
前記スリープモード電流経路から前記切替え可能なフィードバック抵抗器を除去するために、前記バッファ増幅器が前記スリープ状態であるとき、前記切替え可能なフィードバック抵抗器がグランドから前記フィードバック入力を分離する
Ｃ５に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ７］
前記バッファ増幅器が、前記電圧の入力と前記フィードバック入力との間の電圧差に基づいて出力電流を生成する相互コンダクタンス増幅器である、Ｃ６に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ８］
前記バッファ増幅器が前記スリープ状態であるとき、グランドから前記フィードバック入力を分離し、前記電源電圧が前記主電源レールにおいて崩壊するとき、グランドから前記フィードバック入力を分離し、それ以外は、所与の抵抗により前記フィードバック入力をグランドに結合する切替え可能なフィードバック抵抗器をさらに備え、
前記電力崩壊モード電流経路から前記切替え可能なフィードバック抵抗器を除去するために、前記電源電圧が前記主電源レールにおいて崩壊するとき、前記切替え可能なフィードバック抵抗器がグランドから前記フィードバック入力を分離する
Ｃ７に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ９］
順方向しきい値電圧を有し、前記出力ノードを前記主電源レールに接続し、前記出力ノードにおける電圧が、前記順方向しきい値電圧を超えるだけ、前記主電源レールにおける電圧を上回るとき、順方向バイアスされるように構成される、ダイオード素子をさらに備え、主電源電圧が前記主電源レールから除去されており、並行して、前記所与の負荷が前記出力ノードに結合されていない間、前記検出電流が、前記ダイオード素子を順方向バイアスする前記出力モードにおける電圧を形成し、前記ダイオード素子が、前記電圧崩壊モード電流経路内にある、Ｃ８に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ１０］
主電源電圧が前記主電源レールから除去されており、並行して、前記負荷が前記出力ノードに結合されている間、前記検出電流が、前記順方向のしきい値電圧未満である前記出力ノードにおける電圧を生成し、前記ダイオードが、前記電力崩壊モード電流経路内にない、Ｃ９に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ１１］
前記バッファ増幅器がボディダイオード効果を有するＰＦＥＴ出力デバイスを含み、前記ダイオード素子が前記ボディダイオード効果を含む、Ｃ１０に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ１２］
前記ダイオード素子が静電放電ダイオードを含む、Ｃ１０に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ１３］
前記第１の負荷検出信号または前記第２の負荷検出信号のうちの少なくとも１つを所与の持続時間基準に基づいてフィルタリングするために、第１の比較器の出力または前記第２の比較器の出力のうちの少なくとも１つに結合された入力を有するデバウンス回路をさらに備えるＣ１に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ１４］
前記デバウンス回路が、１つは、前記負荷結合状態の変化が前記持続時間基準を満たさない場合、開始定常状態に戻ることであり、もう１つは、前記負荷結合状態の前記変化が前記持続時間基準を満たす場合、前記負荷結合の定常状態の他方を表す状態に遷移することである、２つの条件付きの次の状態のうちの１つへの、前記持続時間基準をまだ満たしていない前記負荷結合状態の前記変化を表す次の状態への、前記負荷結合の前記開始定常状態を表す状態からの遷移を有するステートマシンを含む、Ｃ１３に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ１５］
前記デバウンス回路が、負荷オフ休止状態と、前記負荷オフ休止状態から第１の遷移までの次の状態である負荷オン中間状態と、前記負荷オン中間状態から第２の遷移までの次の状態である負荷オン休止状態と、前記負荷オン休止状態から第３の遷移までの次の状態である負荷オフ中間状態とを有するステートマシンを含み、
前記負荷オフ休止状態が、前記負荷オフ中間状態から第４の遷移までの次の状態であり、前記負荷オフ休止状態が、前記負荷オン中間状態から第５の遷移までの別の次の状態であり、前記負荷オン休止状態が、前記負荷オフ中間状態から第６の遷移までの別の次の状態であり、
負荷結合状態の開始を検出すると、前記第１の遷移が起こり、負荷結合状態が所与の適格持続時間よりも長い間連続的であることを検出すると、前記第２の遷移が起こり、負荷分離状態の開始を検出すると、前記第３の遷移が起こり、負荷分離状態が前記所与の適格持続時間よりも長い間連続的であることを検出すると、前記第４の遷移が起こり、前記負荷結合状態の前記開始を検出した後、負荷結合状態が前記適格持続時間未満で終了することを検出すると、前記第５の遷移が起こり、前記負荷分離状態の前記開始を検出した後、負荷分離状態が前記適格持続時間未満で終了することを検出すると、前記第６の遷移が起こり、
負荷結合状態の前記検出および前記負荷分離状態の検出の各々が、前記第１または第２の負荷検出信号のうちの少なくとも１つに基づく
Ｃ１４に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ１６］
前記第１の比較器が、第１の節電スイッチを介して２次電源に結合され、前記第１の節電スイッチが、期間Ｐと、オン持続時間ＰＷと、オフ持続時間Ｐ−ＰＷとを有する第１のパルス幅制御された低デューティサイクル制御クロックを受信し、前記オンクロックが、前記第１の比較器に電力供給するために、前記第１の節電スイッチを閉じ、前記オフクロックが、前記第１の比較器から電力を除去するために、前記第１の節電スイッチを開く、Ｃ１に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ１７］
前記第２の比較器および前記検出電流源のうちの少なくとも一方が、第２の節電スイッチを介して２次電源に結合され、前記第２の節電スイッチが、所与の期間と、所与のオン持続時間と、所与のオフ持続時間とを有する第２のパルス幅制御された低デューティサイクル制御クロックを受信し、前記オンクロックが、前記第２の比較器および前記検出電流源のうちの前記少なくとも一方に電力供給するために、前記第２の節電スイッチを閉じ、前記オフクロックが、前記第２の比較器および前記検出電流源のうちの前記少なくとも一方から電力を除去するために、前記第２の節電スイッチを開く、Ｃ１に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ１８］
前記所与のパルス幅が、所与のＰＷに等しく、前記所与の期間が所与のＰに等しい、Ｃ１７に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ１９］
インピーダンス整合負荷検出ラインドライバであって、
信号入力と、フィードバック入力と、出力ノードに結合されている信号出力とを有するバッファ増幅器と、
前記出力ノードと前記フィードバック入力との間に結合されたインピーダンス整合フィードバックネットワークであり、前記出力ノードにおける負荷に従って前記バッファ増幅器の利得を強制するように構成された、インピーダンス整合フィードバックネットワークと、
期間Ｐと、オン状態持続時間ＰＷと、オフ状態持続時間Ｐ−ＰＷとを有する少なくとも１つの低デューティサイクル制御クロックを生成するための制御クロック生成器と、
前記低デューティサイクル制御クロックのうちの少なくとも１つによって制御される第１の節電スイッチを介して２次電源レールに選択的に結合された比較器を有する負荷検出器であり、前記比較器が前記出力ノードに結合されて、所与のしきい値に対する前記出力ノードにおける電圧の比較に基づいて、所与の負荷が前記出力検出電流に結合されているか結合されていないかを示す、負荷検出信号を生成する、負荷検出器と
を備え、前記オン状態が、前記比較器に電力供給するために、前記節電スイッチを閉じ、前記オフ状態が、前記比較器から電力を除去するために、前記節電スイッチを開く、
インピーダンス整合負荷検出ラインドライバ。
［Ｃ２０］
前記負荷検出信号生成回路が、前記比較器の出力の状態の変化と、所与の持続時間基準を満たす所与の連続的な持続時間を有する変化状態との組合せに基づいて前記負荷検出信号を生成するための、前記比較器の前記出力に結合された入力を有するデバウンス回路をさらに備える、Ｃ１９に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ２１］
前記デバウンス回路が、１つは、前記負荷結合状態の変化が前記持続時間基準を満たさない場合、開始定常状態に戻ることであり、もう１つは、前記負荷結合状態の前記変化が前記持続時間基準を満たす場合、前記負荷結合の定常状態の他方を表す状態に遷移することである、２つの条件付きの次の状態のうちの１つへの、前記持続時間基準をまだ満たしていない前記負荷結合状態の前記変化を表す次の状態への、前記負荷結合の前記開始定常状態を表す状態からの遷移を有するステートマシンを含む、Ｃ２０に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ２２］
前記フィードバックネットワークが、前記出力ノードに接続されているフィードバック抵抗器を含み、前記比較器が、前記フィードバック抵抗器を通した電圧降下をさらに検出し、検出電流を前記出力ノードに注入するための検出電流源と、前記検出電流が前記出力ノードに注入されている間に、前記出力ノードにおける電圧に基づいて前記負荷検出信号を生成するための別の比較器とをさらに備える、Ｃ１９に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ２３］
電流検出源および別の比較器のうちの少なくとも１つが、前記低デューティサイクル制御クロックのうちの少なくとも１つによって制御される第２の節電スイッチを介して前記２次電源レールに選択的に結合され、
前記低デューティサイクルクロックのうちの前記少なくとも１つの前記オン状態が、前記別の比較器に電力供給するために、前記第２の節電スイッチを閉じ、前記低デューティサイクルクロックのうちの前記少なくとも１つの前記オフ状態が、前記別の比較器から電力を除去するために、前記第２の節電スイッチを開く、Ｃ１９に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ２４］
インピーダンス整合負荷検出ラインドライバであって、
信号入力と、フィードバック入力と、出力ノードに結合されている信号出力とを有するバッファ増幅器と、
前記出力ノードと前記フィードバック入力との間に結合されたインピーダンス整合フィードバックネットワークであり、前記出力ノードにおける負荷に従って前記バッファ増幅器の利得を強制するように構成された、インピーダンス整合フィードバックネットワークと、
前記出力ノードにおける電圧に基づいて比較信号を生成するために、前記出力ノードに結合された比較器を有する負荷検出器であり、前記比較信号に基づいて、所与の負荷が前記出力検出電流に結合されているか結合されていないかを示す、負荷検出信号を生成するための負荷検出信号生成回路を有する負荷検出器と
を有し、前記負荷検出信号生成回路が、前記比較器の出力の状態の変化と、所与の持続時間基準を満たす所与の連続的な持続時間を有する変化状態との組合せに基づいて前記負荷検出信号を生成するための、前記比較器の前記出力に結合された入力を有するデバウンス回路をさらに備える、
インピーダンス整合負荷検出ラインドライバ。
［Ｃ２５］
前記デバウンス回路が、１つは、前記負荷結合状態の変化が前記持続時間基準を満たさない場合、開始定常状態に戻ることであり、もう１つは、前記負荷結合状態の前記変化が前記持続時間基準を満たす場合、前記負荷結合の定常状態の他方を表す状態に遷移することである、２つの条件付きの次の状態のうちの１つへの、前記持続時間基準をまだ満たしていない前記負荷結合状態の前記変化を表す次の状態への、前記負荷結合の前記開始定常状態を表す状態からの遷移を有するステートマシンを含む、Ｃ２４に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ２６］
前記デバウンス回路が、負荷オフ休止状態と、前記負荷オフ休止状態から第１の遷移までの次の状態である負荷オン中間状態と、前記負荷オン中間状態から第２の遷移までの１つ次の状態である負荷オン休止状態と、前記負荷オン休止状態から第３の遷移までの次の状態である負荷オフ中間状態とを有するステートマシンを含み、
前記負荷オフ休止状態が、前記負荷オフ中間状態から第４の遷移までの次の状態であり、前記負荷オフ休止状態が、前記負荷オン中間状態から第５の遷移までの別の次の状態であり、前記負荷オン休止状態が、前記負荷オフ中間状態から第６の遷移までの別の次の状態であり、
負荷結合状態の開始を検出すると、前記第１の遷移が起こり、負荷結合状態が所与の適格持続時間よりも長い間連続的であることを検出すると、前記第２の遷移が起こり、負荷分離状態の開始を検出すると、前記第３の遷移が起こり、負荷分離状態が前記所与の適格持続時間よりも長い間連続的であることを検出すると、前記第４の遷移が起こり、前記負荷結合状態の前記開始を検出した後、負荷結合状態が前記適格持続時間未満で終了することを検出すると、前記第５の遷移が起こり、前記負荷分離状態の前記開始を検出した後、負荷分離状態が前記適格持続時間未満で終了することを検出すると、前記第６の遷移が起こり、
負荷結合状態の前記検出および前記負荷分離状態の検出の各々が、前記比較信号に基づく、
Ｃ２４に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ２７］
前記フィードバックネットワークが、前記出力ノードに接続されているフィードバック抵抗器を含み、前記比較器が、前記フィードバック抵抗器を通した電圧降下をさらに検出し、検出電流を前記出力ノードに注入するための検出電流源と、前記検出電流が前記出力ノードに注入されている間に、前記出力ノードにおける電圧に基づいて前記負荷検出信号を生成するための別の比較器とをさらに備える、Ｃ２４に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ２８］
前記検出電流源および前記別の比較器のうちの少なくとも１つが、前記低デューティサイクル制御クロックのうちの少なくとも１つによって制御される第２の節電スイッチを介して前記２次電源レールに選択的に結合され、
前記低デューティサイクルクロックのうちの前記少なくとも１つの前記オン状態が、前記検出電流源および別の比較器のうちの前記少なくとも一方に電力供給するために、前記第２の節電スイッチを閉じ、前記低デューティサイクルクロックのうちの前記少なくとも１つの前記オフ状態が、前記検出電流源および別の比較器のうちの前記少なくとも一方から電力を除去するために、前記第２の節電スイッチを開く、Ｃ２７に記載のインピーダンス整合負荷検出ラインドライバ。
［Ｃ２９］
主電源レールに選択的に結合され、電源投入状態とスリープ状態との間で切り替えることができ、信号入力と、フィードバック入力と、出力ノードに結合された信号出力とを有するバッファ増幅器のためのインピーダンス整合負荷検出のための方法であって、
前記バッファ増幅器を前記電源投入状態に切り替え、前記バッファ増幅器の前記フィードバック入力をグランドに結合して、所与の負荷が前記出力ノードに結合されているかどうかに対応するフィードバック電圧と出力信号とを生成することと、
所与の負荷が前記出力ノードに結合されているかどうかを示す、第１の負荷検出信号を、前記フィードバック電圧に基づいて生成することと、
前記バッファ増幅器を前記スリープ状態に切り替え、グランドから前記フィードバック入力を分離することと、
検出電流を前記出力ノードに注入し、前記出力ノードにおける対応する得られた電圧を検出することと、
前記バッファ増幅器が前記スリープ状態である間、前記負荷が前記出力ノードに結合されているかどうかを示す、第２の負荷検出信号を、前記対応する得られた電圧に基づいて生成することと、
主電源レールから主電源電圧を除去することに応答して、グランドから前記フィードバック入力を分離し、検出電流を前記出力ノードに注入し、前記出力ノードにおける対応する試験電圧を検出することと、
前記主電源が前記主電源レールから除去されている間、前記負荷が前記出力ノードに結合されているかどうかを示す、別の第２の負荷検出信号を、前記電力崩壊負荷試験電圧に基づいて生成することと
を備える方法。
［Ｃ３０］
信号入力と、出力ノードに結合された信号出力とを有するバッファ増幅器のためのインピーダンス整合負荷検出のための方法であって、
期間Ｐと、オン状態持続時間ＰＷと、オフ状態持続時間Ｐ−ＰＷとを有する少なくとも１つの低デューティサイクル制御クロックを生成することと、
前記低デューティサイクル制御クロックの前記オン状態に基づいて、前記出力ノードにおける電圧を持続時間の間、検出するように比較器を制御することと、
前記低デューティサイクル制御クロックの遷移に応答して、前記比較器による前記検出の結果に基づいて、負荷検出信号の中間値をラッチすることと、
前記低デューティサイクル制御クロックの前記ＯＦＦ状態に基づいて、持続時間の間、前記比較器をオフに切り替えることと
を備える方法。
［Ｃ３１］
信号入力と、出力ノードに結合された信号出力とを有するバッファ増幅器のためのインピーダンス整合負荷検出のための方法であって、
制御クロックを生成することと、
前記制御クロックに基づいて、前記出力ノードにおける電圧を検出するように比較器を制御することと、
前記制御クロックに基づいて、前記比較器の出力に従って、デバウンス状態入力をラッチすることと、
前の状態と比較して、前記ラッチされたデバウンス状態の変化を検出することと、
前記比較器の前記出力の状態の変化を前記検出することと、前記変更された状態が、所与の持続時間基準を満たす連続的な持続時間を有することを前記検出することとの組合せに基づいて、前記負荷検出信号を生成することと
を備える方法。
［Ｃ３２］
前記負荷検出信号を生成することが、１つは、前記負荷結合状態の変化が前記持続時間基準を満たさない場合、開始定常状態に戻ることであり、もう１つは、前記負荷結合状態の前記変化が前記持続時間基準を満たす場合、前記負荷結合の定常状態の他方を表す状態に遷移することである、２つの条件付きの次の状態のうちの１つへの、前記持続時間基準をまだ満たしていない前記負荷結合状態の前記変化を表す次の状態への、前記負荷結合の前記開始定常状態を表す状態からの遷移によって、ステートマシンを実行することを含む、Ｃ３１に記載の方法。
［Ｃ３３］
負荷検出信号を前記生成することが、変化の前記検出に基づいて、比較器を前記制御することと、終了条件が満たされるまでラッチすることとの反復を繰り返すことを備え、前記終了条件が、ＡとＢとを備える１組の条件からの任意のものであり、Ａが、別の変化を検出することなく、前記反復の適格数に達することであり、Ｂが、前記ラッチされたデバウンス状態において別の変化を検出することであり、
前記終了条件Ａに応答して、前記ラッチされたデバウンス状態を示す負荷変動信号を生成し、前記終了条件Ｂに応答して、前記負荷変動信号を生成しない、Ｃ３１に記載の方法。
［Ｃ３４］
負荷検出インピーダンス整合負荷バッファ装置であって、
入力信号およびフィードバック信号を受信し、電源投入状態を示す主電源およびスリープ状態信号を受信することに応答して、出力信号を出力モードに出力するための増幅器手段と、
前記フィードバック電圧に基づいて、所与の負荷が前記出力ノードに結合されているかどうかを示す第１の負荷検出信号を生成するための手段と、
検出電流を前記出力ノードに注入するための手段であり、前記注入が、
スリープ状態を示す前記スリープ状態信号と同時に、前記負荷が前記出力ノードに結合されているかどうかに対応する前記出力モードにおけるスリープモード電圧を生成し、
前記主電源レールにおける電圧の崩壊と同時に、前記出力ノードに結合されると、前記負荷を介して前記出力ノードから流れ、前記負荷が結合されていないとき、前記出力ノードから、および前記主電源レールに流れて、前記負荷が結合されているかどうかに対応する前記出力ノードにおける電力崩壊モード電圧を生成する、手段と、
前記電力崩壊モード電圧に応答して、前記出力ノードにおける前記スリープモード電圧に対応する第２の負荷検出信号を生成するための手段と
を備える装置。
［Ｃ３５］
負荷検出インピーダンス整合負荷バッファ装置であって、
入力信号を受信し、出力ノードに対応する出力信号を生成するための増幅器手段と、
所与の負荷が前記出力ノードに結合されているかどうかに対応する電圧を検出し、対応する負荷検出信号を生成するための手段と、
所与の持続時間基準を満たす連続的な持続時間を有するものとして前記負荷検出信号の状態の変化を適格とすることに基づいて、前記負荷検出信号をデバウンスするための手段と、
前のラッチされたデバウンス状態に対する前記ラッチされた中間の状態の変化を検出することによって、デバウンスされた負荷検出信号を生成するための手段と、
前記比較器の前記出力の状態の変化を前記検出することと、前記変更された状態が、所与の持続時間基準を満たす連続的な持続時間を有することを前記検出することとの組合せに基づいて、前記デバウンスされた負荷検出信号を生成するための手段と
を備える装置。
［Ｃ３６］
前記デバウンスされた負荷検出信号を生成するための前記手段が、１つは、前記負荷結合状態の変化が前記持続時間基準を満たさない場合、開始定常状態に戻ることであり、もう１つは、前記負荷結合状態の前記変化が前記持続時間基準を満たす場合、前記負荷結合の定常状態の他方を表す状態に遷移することである、２つの条件付きの次の状態のうちの１つへの、前記持続時間基準をまだ満たしていない前記負荷結合状態の前記変化を表す次の状態への、前記負荷結合の前記開始定常状態を表す状態からの遷移を含めて、ステートマシンを実行するための手段を含む、Ｃ３５に記載の負荷検出インピーダンス整合負荷バッファ装置。
［Ｃ３７］
主電源レールに選択的に結合され、電源投入状態とスリープ状態との間で切り替えることができ、信号入力と、フィードバック入力と、出力ノードに結合された信号出力と、バッファ増幅器のためのインピーダンス整合負荷検出のための方法であって、
所与の負荷が前記出力ノードに結合されているかどうかに対応するフィードバック電圧と出力信号とを生成するステップであり、前記バッファ増幅器を前記電源投入状態に切り替えるステップを含むステップと、
所与の負荷が前記出力ノードに結合されているかどうかを示す、第１の負荷検出信号を、前記フィードバック電圧に基づいて生成するステップと、
前記バッファ増幅器を前記スリープ状態に切り替えるステップと、
前記バッファ増幅器が前記スリープ状態である間、検出電流を前記出力ノードに注入し、前記出力ノードにおける対応する得られた電圧を検出するステップと、
前記バッファ増幅器が前記スリープ状態である間、前記負荷が前記出力ノードに結合されているかどうかを示す、第２の負荷検出信号を、前記対応する得られた電圧に基づいて生成するステップと、
主電源レールから主電源電圧を除去することに応答して、検出電流を前記出力ノードに注入し、前記出力ノードにおける対応する電力崩壊モード試験電圧を検出するステップを実行するステップと、
前記主電源が前記主電源レールから除去されている間、前記負荷が前記出力ノードに結合されているかどうかを示す、別の第２の負荷検出信号を、前記電力崩壊負荷試験電圧に基づいて生成するステップと
を備える方法。
【図１】
0006046146.tif 000002
【図２】
0006046146.tif 000003
【図３】
0006046146.tif 000004
【図４】
0006046146.tif 000005
【図５】
0006046146.tif 000006
【図６】
0006046146.tif 000007
【図７】
0006046146.tif 000008
【図８】
0006046146.tif 000009
【図９】
0006046146.tif 000010
【図１０】
0006046146.tif 000011