(57)【特許請求の範囲】
【請求項１】
絶縁基材に配線パターンが形成されたプリント配線基材を複数積層すると共にプリント配線基材に形成された開口部に電子部品を内蔵してなる部品内蔵基板の製造方法であって、
前記電子部品の電極形成面と反対側の面に第１接着層を形成すると共に前記第１接着層を保護層で覆う工程と、
前記プリント配線基材の少なくとも一方の面に第２接着層を形成する工程と、
前記保護層と前記第２接着層とを対向させて、前記電子部品と前記プリント配線基材とを圧着させる工程と
を備えることを特徴とする部品内蔵基板の製造方法であって、
前記保護層は、前記電子部品と前記プリント配線基材とを圧着させる工程における圧着温度よりも高い融点を有する
ことを特徴とする部品内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子部品を内蔵する部品内蔵基板、及びその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話等の高度化や低コスト化が進み、その内部に設けられる電子部品、配線基板に更なる改良が要求されている。よって、配線基板の薄型化や製法の簡易化を達成するため様々な試みが行われている（特許文献１参照）。
【０００３】
そして、電子部品の高密度実装を実現するため、電子部品を配線基板に内蔵した部品内蔵基板が知られている。このような部品内蔵基板の製造工程おいては、配線基板及び電子部品に接着材を付着させておく。次に、配線基板に形成されたキャビティ（開口）に電子部品を入れ込み、配線基板と電子部品を圧着させる。これにより、キャビティと電子部品との間のクリアランス部（隙間）に接着材が流れこむようにさせる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１１９１４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、部品内蔵基板を薄型化させるために接着材の量を減少させると、クリアランス部に流れこむ接着材の量も減少し、クリアランス部にボイドが形成されるという問題がある。
【０００６】
この発明は、上述した従来技術による問題点を解消し、薄型化すると共にボイドの発生を抑制できる部品内蔵基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る部品内蔵基板の製造方法は、絶縁基材に配線パターンが形成されたプリント配線基材を複数積層すると共に電子部品を内蔵してなる部品内蔵基板の製造方法であって、前記電子部品の電極形成面と反対側の面に第１接着層を形成すると共に前記第１接着層を保護層で覆う工程と、前記プリント配線基材の少なくとも一方の面に第２接着層を形成する工程と、前記保護層と前記第２接着層とを対向させて、前記電子部品と前記プリント配線基材とを圧着させる工程とを備えることを特徴とする。
【０００８】
本発明に係る部品内蔵基板の製造方法によれば、電子部品とプリント配線基材とを圧着させた際に、両者の間に存在する第１及び第２接着層に圧力がかかるので、第１及び第２接着層が保護層に沿って流れ出る。これにより、クリアランス部に第１及び第２接着層が適切に入り込むので、薄型化すると共にボイドの発生を抑制できる。また、電子部品に第１接着層を形成する際には、第１接着層は保護層により覆われるので、電子部品とプリント配線基材とを圧着積層する際のハンドリングも良好である。
【０００９】
部品内蔵基板の製造方法の一つの実施形態において、前記保護層は、前記電子部品と前記プリント配線基材とを圧着させる工程における圧着温度よりも高い融点を有する。これにより、保護層は圧着工程において溶け出すことはなく、第１及び第２接着層の物性は変化しない。
【００１０】
本発明に係る部品内蔵基板は、上述した本発明に係る製造方法により製造された部品内蔵基板であることを特徴とする。
【００１１】
本発明に係る部品内蔵基板によれば、保護層を介して第１及び第２接着層により電子部品とプリント配線基材とが圧着されている。よって、クリアランスに接着材を効率的に流し込むことができると共に、第１及び第２接着層が物性を変えることなく安定して電子部品とプリント配線基材とを接着させることができる。。
【発明の効果】
【００１２】
本発明によれば、薄型化すると共にボイドの発生を抑制できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る部品内蔵基板の構造を示す断面図である。
【図２】同部品内蔵基板の製造工程を示すフローチャートである。
【図３】同部品内蔵基板の製造工程を示すフローチャートである。
【図４】同部品内蔵基板の製造工程を示すフローチャートである。
【図５】同部品内蔵基板の製造工程を示すフローチャートである。
【図６】同部品内蔵基板の製造工程を示すフローチャートである。
【図７】同部品内蔵基板を製造工程毎に示す断面図である。
【図８】同部品内蔵基板を製造工程毎に示す断面図である。
【図９】同部品内蔵基板を製造工程毎に示す断面図である。
【発明を実施するための形態】
【００１４】
以下、添付の図面を参照して、この発明の実施の形態に係る部品内蔵基板及びその製造方法を詳細に説明する。
【００１５】
図１は、本発明の実施形態に係る部品内蔵基板の構造を示す断面図である。図１に示すように、実施形態に係る部品内蔵基板は、第１プリント配線基材１０と、第２プリント配線基材２０と、第３プリント配線基材３０と、第４プリント配線基材４０とを熱圧着（接着層９ａ〜９ｄ）により一括積層した構造を備えている。接着層９ａ，９ｂは、第１プリント配線基材１０と第２プリント配線基材２０との間を接着する。接着層９ｃは、第２プリント配線基材２０と第３プリント配線基材３０との間を接着し、接着層９ｄは、第３プリント配線基材３０と第４プリント配線基材４０との間を接着する。接着層９ａ〜９ｄは、例えばエポキシ系やアクリル系の接着剤など、揮発成分が含まれた有機系接着剤などからなる。
【００１６】
また、部品内蔵基板は、第２プリント配線基材２０の第２樹脂基材２１に形成された開口部２９内に、第１及び第３プリント配線基材１０，３０に挟まれた状態で内蔵された電子部品９０を備えている。開口部２９と電子部品９０と間にはクリアランス部５０（隙間）が存在する。なお、クリアランス部５０は、後述する製造工程を用いて、ボイドの発生を抑えて接着層９ａ，９ｂで埋められている。
【００１７】
第１〜第４プリント配線基材１０〜４０は、それぞれ第１樹脂基材１１、第２樹脂基材２１、第３樹脂基材３１及び第４樹脂基材４１と、これら第１〜第４樹脂基材１１〜４１の少なくとも片面に形成された信号用配線１２，２２，３２，４２とを備える。また、第１〜第４プリント配線基材１０〜４０は、それぞれ第１、第３及び第４樹脂基材１１，３１，４１に形成されたビアホール内に充填形成された信号用ビア１４，３４，４４と、第２樹脂基材２１に形成されたビアホール内に第２樹脂基材２１の両面を導通するように形成された信号用ビア２４とを備える。信号用ビア１４は信号用配線１２，２２間を電気的に接続し、信号用ビア３４は信号用配線２２，３２間を電気的に接続し、信号用ビア４４は信号用配線３２，４２間を電気的に接続する。
【００１８】
また、第１、第４プリント配線基材１０、４０は、それぞれ第１樹脂基材１１、第４樹脂基材４１上において、信号用配線１２，４２が形成されていない部分にソルダーレジスト１８，４８を有する。
【００１９】
上記の第１〜第４プリント配線基材１０〜４０は、例えば片面銅張積層板（片面ＣＣＬ）や両面銅張積層板（両面ＣＣＬ）などを用いることができる。本例では、第２プリント配線基材２０が両面ＣＣＬに基づき形成され、それ以外が片面ＣＣＬに基づき形成されている。従って、第２プリント配線基材２０の信号用配線２２は第２樹脂基材２１の両面に形成され、信号用ビア２４は、これら両面の信号用配線２２を層間接続している。
【００２０】
第１〜第４樹脂基材１１〜４１は、それぞれ例えば厚さ２５μｍ程度の樹脂フィルムにより構成されている。ここで、樹脂フィルムとしては、例えば熱可塑性のポリイミド、ポリオレフィン、液晶ポリマーなどからなる樹脂フィルムや、熱硬化性のエポキシ樹脂からなる樹脂フィルムなどを用いることができる。
【００２１】
信号用配線１２，２２，３２，４２は、銅箔などの導電材をパターン形成してなる。信号用ビア１４，３４，４４は、ビアホール内にそれぞれ充填された導電ペーストからなり、信号用ビア２４は、めっきにより形成される。
【００２２】
導電ペーストは、例えばニッケル、金、銀、銅、アルミニウム、鉄などから選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛などから選択される少なくとも１種類の低融点の金属粒子とを含み、エポキシ、アクリル、ウレタンなどを主成分とするバインダ成分を混合したペーストからなる。
【００２３】
このように構成された導電ペーストは、含有された低融点の金属が２００℃以下で溶融し合金を形成することができ、特に銅や銀などとは金属間化合物を形成することができる特性を備える。なお、導電ペーストは、例えば粒子径がナノレベルの金、銀、銅、ニッケル等のフィラーが、上記のようなバインダ成分に混合されたナノペーストで構成することもできる。
【００２４】
その他、導電ペーストは、上記ニッケル等の金属粒子が、上記のようなバインダ成分に混合されたペーストで構成することもできる。この場合、導電ペーストは、金属粒子同士が接触することで電気的接続が行われる特性となる。導電ペーストのビアホールへの充填方法としては、例えば印刷法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びこれらを併用した工法などを用いることができる。
【００２５】
電子部品９０は、ＷＬＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ）により構成される。図１に示すように、電子部品９０の電極形成面９１ｂには電極９１Ｂが設けられる。電子部品９０の電極形成面９１ｂの反対側の裏面９１ａには接着層９ｂが設けられ、その接着層９ａの表面には保護層９２が設けられる。そして、保護層９２と第１プリント配線基材１０に表面に設けられた接着層９ａとを対向させて、電子部品９０と第１プリント配線基材１０は圧着されている。
【００２６】
ここで、上記の保護層９２は、後述する第１〜第４プリント配線基材１０〜４０及び電子部品９０を圧着させる工程における温度よりも高い融点を有する。例えば、保護層９２は、融点が２５０℃以上の物質であれば良く、金属箔（銅、アルミニウム等）、又は絶縁層（ＰＥＴ，ポリイミド，液晶ポリマー等）にて構成される。また、保護層９２は、金属箔、絶縁層を積層させたものであってもよい。
【００２７】
次に、実施形態に係る部品内蔵基板の製造方法について説明する。図２〜５は、部品内蔵基板の製造工程を示すフローチャートである。図６〜図９は、部品内蔵基板を製造工程毎に示す断面図である。なお、図２及び図６は第３プリント配線基材３０の製造工程を示し、図３及び図７は第２プリント配線基材２０の製造工程を示す。図４及び図８は電子部品９０の製造工程を示し、図５及び図９は部品内蔵基板の製造工程の最終工程を示す。
【００２８】
先ず、第１、第３及び第４プリント配線基材１０，３０，４０の製造工程について説明する。なお、これらは同様の工程で製造することができるので、ここでは図２を参照しながら代表して第３プリント配線基材３０の製造工程について説明するが、第１及び第４プリント配線基材１０，４０についても同様である。
【００２９】
図６（ａ）に示すように、第３樹脂基材３１の一方の面に導体層８が形成された片面銅張積層板（片面ＣＣＬ）を準備する（ステップＳ１００）。次に、導体層８上にフォトリソグラフィによりエッチングレジストを形成した後にエッチングを行って、図６（ｂ）に示すように、信号用配線３２等の配線パターンを形成する（ステップＳ１０２）。
【００３０】
配線パターンを形成したら、図６（ｃ）に示すように、第３樹脂基材３１の信号用配線３２形成面側と反対側の面に、接着層９ｃを加熱圧着により貼り付ける（ステップＳ１０４）。そして、図６（ｄ）に示すように、信号用配線３２に向かって接着層９ｃ及び第３樹脂基材３１を貫通するビアホール６を所定箇所に形成し（ステップＳ１０６）、ビアホール６内にプラズマデスミア処理を施す。
【００３１】
最後に、図６（ｅ）に示すように、形成したビアホール６内に、例えばスクリーン印刷により導電ペーストを充填して信号用ビア３４を形成し（ステップＳ１０８）、信号用配線３２及び信号用ビア３４と共に、接着層９ｃが備えられた第３樹脂基材３１を有する第３プリント配線基材３０を形成する。このような処理を行って、第１及び第４プリント配線基材１０，４０や、更に多層の場合はその他のプリント配線基材を形成して準備しておく。なお、第１及び第４プリント配線基材１０，４０には、接着層９ａ，９ｄが設けられる。
【００３２】
次に、図３を参照しながら第２プリント配線基材２０の製造工程について説明する。なお、既に説明した箇所には同一の符号を附して説明を割愛する場合があり、各ステップの具体的な処理内容については上述した内容を適用可能であるとする。まず、図７（ａ）に示すように、第２樹脂基材２１の両面に導体層８が形成された両面銅張積層板（両面ＣＣＬ）を準備し（ステップＳ１１０）、図７（ｂ）に示すように、所定箇所にビアホール６を形成して（ステップＳ１１２）、プラズマデスミア処理を行う。
【００３３】
次に、図７（ｃ）に示すように、第２樹脂基材２１の全面にパネルめっき処理を施して（ステップＳ１１４）、ビアホール６が形成された導体層８上及びビアホール６内にめっき層２３を形成する。なお、めっき層２３は後に信号用ビア２４として用いられ、第２樹脂基材２１の両面の導体層８を電気的に導通している。
【００３４】
そして、図７（ｄ）に示すように、第２樹脂基材２１上のめっき層２３及び導体層８に対してエッチングを行って信号用配線２２や信号用ビア２４などの配線パターンを形成する（ステップＳ１１６）。最後に、図７（ｅ）に示すように、電子部品９０が内蔵される部分の第２樹脂基材２１をＵＶレーザなどにより除去し、開口部２９を形成して（ステップＳ１１８）、第２プリント配線基材２０を形成する。
【００３５】
次に、図４を参照しながら電子部品９０の製造工程について説明する。先ず、図８（ａ）に示すように、ウェハ９４を準備し、ウェハ９４の一方の面に所定パターンの電極９１Ｂを形成する（ステップＳ１２０）。次に、図８（ｂ）に示すように、ウェハ９４の他方の面に接着層９ｂを介して保護層９２を形成する（ステップＳ１２２）。続いて、図８（ｃ）に示すように、ダイシングにより電子部品９０を個片化して作製する（ステップＳ１２４）。
【００３６】
上記図４のステップＳ１２２の工程は、接着層９ｂ及び保護層９２からなるフィルムをウェハ９４の他方の面に貼ることにより実行される。また、ステップＳ１２２の工程は次に示す工程により実行しても良い。すなわち、先ず、接着層９ｂ及び保護層９２からなるフィルムをウェハ９４の他方の面に貼る。次に、フィルムから保護層９２を剥離させ、新たな保護層を接着層９ｂを介してウェハ９４の他方の面に付着させる。
【００３７】
以上のように第１〜第４プリント配線基材１０〜４０及び電子部品９０を作製したら、図５に示すステップＳ１３０，Ｓ１３２の製造工程を行う。すなわち、先ず、図９に示すように、各プリント配線基材１０〜４０及び電子部品９０を位置決めし、積層する（ステップＳ１３０）。ここで、電子部品９０は、第２プリント配線基材２０の開口部２９に入れ込まれ、開口部２９と電子部品９０と間にはクリアランス部５０が生じる。
【００３８】
次に、例えば真空プレス機を用いて、１ｋＰａ以下の減圧雰囲気中にて加熱加圧することで熱圧着により一括積層し（ステップＳ１３２）、図１に示すような部品内蔵基板を製造する。このとき、層間の各接着層９ａ〜９ｄや各樹脂基材２１，３１等の硬化と同時に、ビアホール６に充填された導電ペーストの硬化及び合金化が行われる。
【００３９】
上記図５及び図９に示す工程において、電子部品９０と第１プリント配線基材１０とを圧着させた際に、保護層９２にかかる圧力により保護層９２を境界として接着層９ａ、９ｂがクリアランス部に流れ出て、クリアランス部５０に接着層９ａ、９ｂが適切に入りこむ。よって、本実施の形態は、クリアランス部５０のボイドの発生を抑制すると共に薄型化できる。
【００４０】
また、保護層９２は、上記圧着工程（ステップＳ１３２）における温度より高い融点を有しているため、ステップＳ１３２において溶け出すことはない。したがって、接着層９ａ、９ｂの物性は変化しない。
【符号の説明】
【００４１】
６…ビアホール、  ８…導体層、  ９ａ〜９ｄ…接着層、  １０〜４０…第１〜第４プリント配線基材、  １１〜４１…第１〜第４樹脂基材、  １２〜４２…第１〜第４信号用配線、１４〜４４…第１〜第４信号用ビア、  １８、４８…ソルダーレジスト、２３…めっき層、  ２９…開口部、  ５０…クリアランス部、  ９０…電子部品、  ９１Ｂ…電極、  ９１ａ…裏面、  ９１ｂ…電極形成面、  ９２…保護層、  ９４…ウェハ。
【図１】
0005920716.tif 000002
【図２】
0005920716.tif 000003
【図３】
0005920716.tif 000004
【図４】
0005920716.tif 000005
【図５】
0005920716.tif 000006
【図６】
0005920716.tif 000007
【図７】
0005920716.tif 000008
【図８】
0005920716.tif 000009
【図９】
0005920716.tif 000010