(57)【特許請求の範囲】
【請求項１】
交流電源からの交流電圧を直流電圧に変換してコンデンサに供給するコンバータ、前記コンデンサの直流電圧を交流電圧に変換して交流負荷に供給するインバータ、ｄｑ二軸直交座標上のｄ軸電流指令値とｄ軸電流検出値との偏差が零となるようｄ軸電圧指令値を生成するｄ軸電流制御器、ｄｑ二軸直交座標上のｑ軸電流指令値とｑ軸電流検出値との偏差が零となるようｑ軸電圧指令値を生成するｑ軸電流制御器、および前記ｄ軸電圧指令値および前記ｑ軸電圧指令値に基づき前記インバータを駆動するゲート信号を生成するゲート信号生成部を備えた電力変換装置であって、
前記コンデンサの電圧を検出する電圧検出部、この電圧検出部で検出した電圧の交流成分を抽出するフィルタ部、このフィルタ部からの出力に第一ゲインを乗算して出力する乗算器、この乗算器の出力に第二ゲインを乗算してｄ軸電圧補正信号として出力するｄ軸電圧補償部、および前記乗算器の出力に第三ゲインを乗算してｑ軸電圧補正信号として出力するｑ軸電圧補償部を備え、
前記ゲート信号生成部は、前記ｄ軸電圧指令値に前記ｄ軸電圧補正信号を加算した信号および前記ｑ軸電圧指令値に前記ｑ軸電圧補正信号を加算した信号に基づき前記ゲート信号を生成することにより、前記交流電源が有するインダクタンス成分と前記コンデンサとで形成されるＬＣ共振現象による過電圧の発生を抑制するようにし、
更にデータのサンプリングと演算を予め設定した制御周期で行う場合、前記制御周期に基づく無駄時間を補償するため、前記ｄ軸電圧補正信号および前記ｑ軸電圧補正信号をそれぞれ前記制御周期の１．５倍に相当する位相だけ進める位相進み部を備えた電力変換装置。
【請求項２】
交流電源からの交流電圧を直流電圧に変換してコンデンサに供給するコンバータ、前記コンデンサの直流電圧を交流電圧に変換して交流負荷に供給するインバータ、ｄ軸電圧指令値を生成するｄ軸電流制御器、ｑ軸電圧指令値を生成するｑ軸電流制御器、および前記ｄ軸電圧指令値および前記ｑ軸電圧指令値に基づき前記インバータを駆動するゲート信号を生成するゲート信号生成部を備えた電力変換装置であって、
前記コンデンサの電圧を検出する電圧検出部、この電圧検出部で検出した電圧の交流成分を抽出するフィルタ部、このフィルタ部からの出力に第一ゲインを乗算して出力する乗算器、この乗算器の出力に第二ゲインを乗算してｄ軸電圧補正信号として出力するｄ軸電圧補償部、および前記乗算器の出力に第三ゲインを乗算してｑ軸電圧補正信号として出力するｑ軸電圧補償部を備え、
前記ゲート信号生成部は、前記ｄ軸電圧指令値に前記ｄ軸電圧補正信号を加算した信号および前記ｑ軸電圧指令値に前記ｑ軸電圧補正信号を加算した信号に基づき前記ゲート信号を生成することにより、前記交流電源が有するインダクタンス成分と前記コンデンサとで形成されるＬＣ共振現象による過電圧の発生を抑制するようにし、
前記乗算器の出力に前記第二ゲインを乗算して得られる電圧によって流れるｄ軸電流成分を演算しｄ軸電流補正信号として出力するｄ軸電流補償部、前記乗算器の出力に前記第三ゲインを乗算して得られる電圧によって流れるｑ軸電流成分を演算しｑ軸電流補正信号として出力するｑ軸電流補償部を備え、
前記ｄ軸電流制御器は、ｄｑ二軸直交座標上のｄ軸電流指令値に前記ｄ軸電流補正信号を加算した値とｄ軸電流検出値との偏差が零となるよう前記ｄ軸電圧指令値を生成し、前記ｑ軸電流制御器は、ｄｑ二軸直交座標上のｑ軸電流指令値に前記ｑ軸電流補正信号を加算した値とｑ軸電流検出値との偏差が零となるよう前記ｑ軸電圧指令値を生成し、
更にデータのサンプリングと演算を予め設定した制御周期で行う場合、前記制御周期に基づく無駄時間を補償するため、前記ｄ軸電圧補正信号および前記ｑ軸電圧補正信号をそれぞれ前記制御周期の１．５倍に相当する位相だけ進める位相進み部を備え、前記ｄ軸電流補償部および前記ｑ軸電流補償部は、それぞれ前記ｄ軸電流補正信号および前記ｑ軸電流補正信号を前記制御周期の０．５倍に相当する位相だけ遅らせる位相遅れ部を備えた電力変換装置。
【請求項３】
交流電源からの交流電圧を直流電圧に変換してコンデンサに供給するコンバータ、前記コンデンサの直流電圧を交流電圧に変換して交流負荷に供給するインバータ、ｄ軸電圧指令値を生成するｄ軸電流制御器、ｑ軸電圧指令値を生成するｑ軸電流制御器、および前記ｄ軸電圧指令値および前記ｑ軸電圧指令値に基づき前記インバータを駆動するゲート信号を生成するゲート信号生成部を備えた電力変換装置であって、
前記コンデンサの電圧を検出する電圧検出部、この電圧検出部で検出した電圧の交流成分を抽出するフィルタ部、このフィルタ部からの出力に第一ゲインを乗算して出力する乗算器、この乗算器の出力に第二ゲインを乗算してｄ軸電圧補正信号として出力するｄ軸電圧補償部、および前記乗算器の出力に第三ゲインを乗算してｑ軸電圧補正信号として出力するｑ軸電圧補償部を備え、
前記ゲート信号生成部は、前記ｄ軸電圧指令値に前記ｄ軸電圧補正信号を加算した信号および前記ｑ軸電圧指令値に前記ｑ軸電圧補正信号を加算した信号に基づき前記ゲート信号を生成することにより、前記交流電源が有するインダクタンス成分と前記コンデンサとで形成されるＬＣ共振現象による過電圧の発生を抑制するようにし、
前記乗算器の出力に前記第二ゲインを乗算して得られる電圧によって流れるｄ軸電流成分を演算しｄ軸電流補正信号として出力するｄ軸電流補償部、前記乗算器の出力に前記第三ゲインを乗算して得られる電圧によって流れるｑ軸電流成分を演算しｑ軸電流補正信号として出力するｑ軸電流補償部を備え、
前記ｄ軸電流制御器は、ｄｑ二軸直交座標上のｄ軸電流指令値に前記ｄ軸電流補正信号を加算した値とｄ軸電流検出値との偏差が零となるよう前記ｄ軸電圧指令値を生成し、前記ｑ軸電流制御器は、ｄｑ二軸直交座標上のｑ軸電流指令値に前記ｑ軸電流補正信号を加算した値とｑ軸電流検出値との偏差が零となるよう前記ｑ軸電圧指令値を生成し、
前記ｄ軸電流制御器および前記ｑ軸電流制御器の制御応答速度が前記ＬＣ共振現象の共振周波数に相当する速度に比較して十分高い場合、前記ｄ軸電圧補償部および前記ｑ軸電圧補償部を省略し、前記ゲート信号生成部は、前記ｄ軸電圧指令値および前記ｑ軸電圧指令値に基づき前記ゲート信号を生成するようにし、
更にデータのサンプリングと演算を予め設定した制御周期で行う場合、前記制御周期に基づく無駄時間を補償するため、前記ｄ軸電流補償部および前記ｑ軸電流補償部は、それぞれ前記ｄ軸電流補正信号および前記ｑ軸電流補正信号を前記制御周期の２倍に相当する位相だけ遅らせる位相遅れ部を備えた電力変換装置。
【請求項４】
前記ｄ軸電流検出値をｉｄ、前記ｑ軸電流検出値をｉｑとしたとき、前記第二ゲインＫ２および前記第三ゲインＫ３を下式で設定する請求項１から請求項３のいずれか１項に記載の電力変換装置。
Ｋ２＝ｉｄ／（√（ｉｄ２＋ｉｑ２））
Ｋ３＝ｉｑ／（√（ｉｄ２＋ｉｑ２））
【請求項５】
前記フィルタ部で抽出した前記交流成分の波高値を出力する波高値導出部を備え、前記第一ゲインを前記波高値に応じて変化させる請求項１から請求項４のいずれか１項に記載の電力変換装置。
【請求項６】
前記交流負荷は交流モータであり、
前記交流モータの速度指令値と速度検出値との偏差が零となるよう前記ｑ軸電流指令値を生成する速度制御器、および前記交流モータの励磁電流を設定する前記ｄ軸電流指令値を生成する励磁制御器を備えた請求項１から請求項５のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、コンデンサを介したコンバータとインバータとで構成され交流モータ等を駆動する電力変換装置に係り、特に、交流電源が有するインダクタンス成分ＬとコンデンサＣとで形成されるＬＣ共振現象による過電圧の発生を抑制する技術に関するものである。
【背景技術】
【０００２】
この種の電力変換装置の主回路は、交流電源からの交流電圧を直流電圧に変換して平滑用のコンデンサで構成される直流リンク部に供給するコンバータと、直流リンク部の直流電圧を可変電圧可変周波数の交流電圧に変換して交流負荷である交流モータに供給するインバータで構成される。電力変換装置を交流電源に接続すると、交流電源が有するインダクタンス成分Ｌと直流リンク部のコンデンサＣとでＬＣ共振回路が形成される。
【０００３】
三相の交流電圧をダイオードからなるコンバータで整流すると、直流出力側に電源周波数の６倍の周波数の振動が発生することが知られている。このため、上述のＬＣ共振回路の共振周波数が、電源周波数の６倍の周波数に一致すると、電力変換装置内の直流リンク部の電圧が大きく振動する。その結果、主回路部品の破損や交流モータの制御が不安定になる恐れがあった。
特に、平滑用のコンデンサに小容量のものを採用した場合は、このＬＣ共振現象が生じる確率が高くなる。
【０００４】
これに対し、例えば、特許文献１には、この共振現象による過電圧の発生を抑制する技術が紹介されている。即ち、この特許文献１の図１５では、同期モータをベクトル制御で駆動する電力変換装置において、その直流リンク部の電圧の振動を抑制する方法を記載している。
具体的には、直流リンク部の電圧を検出し、この検出電圧の交流成分を抽出し更にこの交流成分にゲインＫを乗算して得られる信号により、ｑ軸電圧指令を補正する。
これにより、直流リンク部の電圧が大きく振動して過電圧を発生することを防ぐことができるとしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】ＷＯ２０１２／０６０３５７Ａ１号公報（段落００８２〜００８５、図１５）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
交流負荷となる交流モータとして、例えば、各種の車両等の用途で、広い速度範囲での駆動が要求される場合、モータを高速回転すると、モータの速度起電力により、インバータの出力電圧が高くなり過ぎて、絶縁的にも磁気的にも過酷な条件となる。これを防止するため、いわゆる弱め磁束制御が採用される。
この弱め磁束制御は、ｄ軸電流をマイナスに制御することによって、インバータの出力電圧を抑制し、電圧飽和を防止する。
【０００７】
しかるに、従来の特許文献１の装置では、もっぱら、ｑ軸電圧指令のみを補正するもので、上述したように、ｄ軸電流をも同時に流す弱め磁束制御が要請される場合には、共振による過電圧抑制の効果が十分でなくなり、その影響によって、直流リンク部の電圧が大きく振動してしまい、連続運転が不可能となる恐れがある。
【０００８】
この発明は、以上のような従来の課題を解決するためになされたもので、交流モータの運転方法を制約することなく、即ち、弱め磁束制御を行う場合も含め、ＬＣ共振現象による過電圧の発生を確実に防止することができる電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る電力変換装置は、交流電源からの交流電圧を直流電圧に変換してコンデンサに供給するコンバータ、コンデンサの直流電圧を交流電圧に変換して交流負荷に供給するインバータ、ｄｑ二軸直交座標上のｄ軸電流指令値とｄ軸電流検出値との偏差が零となるようｄ軸電圧指令値を生成するｄ軸電流制御器、ｄｑ二軸直交座標上のｑ軸電流指令値とｑ軸電流検出値との偏差が零となるようｑ軸電圧指令値を生成するｑ軸電流制御器、およびｄ軸電圧指令値およびｑ軸電圧指令値に基づきインバータを駆動するゲート信号を生成するゲート信号生成部を備えた電力変換装置であって、
コンデンサの電圧を検出する電圧検出部、この電圧検出部で検出した電圧の交流成分を抽出するフィルタ部、このフィルタ部からの出力に第一ゲインを乗算して出力する乗算器、この乗算器の出力に第二ゲインを乗算してｄ軸電圧補正信号として出力するｄ軸電圧補償部、および前記乗算器の出力に第三ゲインを乗算してｑ軸電圧補正信号として出力するｑ軸電圧補償部を備え、
ゲート信号生成部は、ｄ軸電圧指令値にｄ軸電圧補正信号を加算した信号およびｑ軸電圧指令値にｑ軸電圧補正信号を加算した信号に基づきゲート信号を生成することにより、交流電源が有するインダクタンス成分とコンデンサとで形成されるＬＣ共振現象による過電圧の発生を抑制するようにし、
更にデータのサンプリングと演算を予め設定した制御周期で行う場合、制御周期に基づく無駄時間を補償するため、ｄ軸電圧補正信号およびｑ軸電圧補正信号をそれぞれ制御周期の１．５倍に相当する位相だけ進める位相進み部を備えたものである。
【００１０】
又この発明に係る別の電力変換装置は、交流電源からの交流電圧を直流電圧に変換してコンデンサに供給するコンバータ、コンデンサの直流電圧を交流電圧に変換して交流負荷に供給するインバータ、ｄ軸電圧指令値を生成するｄ軸電流制御器、ｑ軸電圧指令値を生成するｑ軸電流制御器、およびｄ軸電圧指令値およびｑ軸電圧指令値に基づきインバータを駆動するゲート信号を生成するゲート信号生成部を備えた電力変換装置であって、
コンデンサの電圧を検出する電圧検出部、この電圧検出部で検出した電圧の交流成分を抽出するフィルタ部、このフィルタ部からの出力に第一ゲインを乗算して出力する乗算器、この乗算器の出力に第二ゲインを乗算してｄ軸電圧補正信号として出力するｄ軸電圧補償部、および乗算器の出力に第三ゲインを乗算してｑ軸電圧補正信号として出力するｑ軸電圧補償部を備え、
ゲート信号生成部は、ｄ軸電圧指令値にｄ軸電圧補正信号を加算した信号およびｑ軸電圧指令値にｑ軸電圧補正信号を加算した信号に基づきゲート信号を生成することにより、交流電源が有するインダクタンス成分とコンデンサとで形成されるＬＣ共振現象による過電圧の発生を抑制するようにし、
乗算器の出力に第二ゲインを乗算して得られる電圧によって流れるｄ軸電流成分を演算しｄ軸電流補正信号として出力するｄ軸電流補償部、乗算器の出力に第三ゲインを乗算して得られる電圧によって流れるｑ軸電流成分を演算しｑ軸電流補正信号として出力するｑ軸電流補償部を備え、
ｄ軸電流制御器は、ｄｑ二軸直交座標上のｄ軸電流指令値にｄ軸電流補正信号を加算した値とｄ軸電流検出値との偏差が零となるようｄ軸電圧指令値を生成し、ｑ軸電流制御器は、ｄｑ二軸直交座標上のｑ軸電流指令値にｑ軸電流補正信号を加算した値とｑ軸電流検出値との偏差が零となるようｑ軸電圧指令値を生成し、
更にデータのサンプリングと演算を予め設定した制御周期で行う場合、制御周期に基づく無駄時間を補償するため、ｄ軸電圧補正信号およびｑ軸電圧補正信号をそれぞれ制御周期の１．５倍に相当する位相だけ進める位相進み部を備え、ｄ軸電流補償部およびｑ軸電流補償部は、それぞれｄ軸電流補正信号およびｑ軸電流補正信号を制御周期の０．５倍に相当する位相だけ遅らせる位相遅れ部を備えたものである。
【００１１】
更にこの発明に係る別の電力変換装置は、交流電源からの交流電圧を直流電圧に変換してコンデンサに供給するコンバータ、コンデンサの直流電圧を交流電圧に変換して交流負荷に供給するインバータ、ｄ軸電圧指令値を生成するｄ軸電流制御器、ｑ軸電圧指令値を生成するｑ軸電流制御器、およびｄ軸電圧指令値およびｑ軸電圧指令値に基づきインバータを駆動するゲート信号を生成するゲート信号生成部を備えた電力変換装置であって、
コンデンサの電圧を検出する電圧検出部、この電圧検出部で検出した電圧の交流成分を抽出するフィルタ部、このフィルタ部からの出力に第一ゲインを乗算して出力する乗算器、この乗算器の出力に第二ゲインを乗算してｄ軸電圧補正信号として出力するｄ軸電圧補償部、および乗算器の出力に第三ゲインを乗算してｑ軸電圧補正信号として出力するｑ軸電圧補償部を備え、
ゲート信号生成部は、ｄ軸電圧指令値にｄ軸電圧補正信号を加算した信号およびｑ軸電圧指令値にｑ軸電圧補正信号を加算した信号に基づきゲート信号を生成することにより、交流電源が有するインダクタンス成分とコンデンサとで形成されるＬＣ共振現象による過電圧の発生を抑制するようにし、
乗算器の出力に第二ゲインを乗算して得られる電圧によって流れるｄ軸電流成分を演算しｄ軸電流補正信号として出力するｄ軸電流補償部、乗算器の出力に第三ゲインを乗算して得られる電圧によって流れるｑ軸電流成分を演算しｑ軸電流補正信号として出力するｑ軸電流補償部を備え、
ｄ軸電流制御器は、ｄｑ二軸直交座標上のｄ軸電流指令値にｄ軸電流補正信号を加算した値とｄ軸電流検出値との偏差が零となるようｄ軸電圧指令値を生成し、ｑ軸電流制御器は、ｄｑ二軸直交座標上のｑ軸電流指令値にｑ軸電流補正信号を加算した値とｑ軸電流検出値との偏差が零となるようｑ軸電圧指令値を生成し、
ｄ軸電流制御器およびｑ軸電流制御器の制御応答速度がＬＣ共振現象の共振周波数に相当する速度に比較して十分高い場合、ｄ軸電圧補償部およびｑ軸電圧補償部を省略し、ゲート信号生成部は、ｄ軸電圧指令値およびｑ軸電圧指令値に基づきゲート信号を生成するようにし、
更にデータのサンプリングと演算を予め設定した制御周期で行う場合、制御周期に基づく無駄時間を補償するため、ｄ軸電流補償部およびｑ軸電流補償部は、それぞれｄ軸電流補正信号およびｑ軸電流補正信号を制御周期の２倍に相当する位相だけ遅らせる位相遅れ部を備えたものである。
【発明の効果】
【００１２】
この発明に係る電力変換装置は、以上のように、ｄ軸電圧指令値およびｑ軸電圧指令値の両者について、それぞれｄ軸電圧補正信号およびｑ軸電圧補正信号を加算した信号に基づき生成したゲート信号によりインバータを制御するようにしたので、弱め磁束制御でｑ軸電流に加えｄ軸にも電流を流す運転を行う場合にも、ＬＣ共振現象による過電圧の発生を確実に抑制することができる。更に無駄時間を補償したので、適正な共振抑制の効果を得ることができる。
【図面の簡単な説明】
【００１３】
【図１】この発明の実施の形態１による電力変換装置の全体構成を示す図である。
【図２】図１の制御ユニット７の内部構成を示す図である。
【図３】この発明の実施の形態１による直流リンク部のＤＣリンク電圧Ｖｄｃを示す図である。
【図４】一般的な構造による直流リンク部のＤＣリンク電圧Ｖｄｃを示す図である。
【図５】この発明の実施の形態２による電力変換装置における制御ユニット７の内部構成を示す図である。
【図６】交流モータ３の消費電力とＤＣリンク電圧Ｖｄｃとの関係を示す図である。
【図７】交流モータ３の消費電力とＤＣリンク電圧Ｖｄｃとの関係を示す図である。
【図８】図５の波高値導出部１９の動作を説明するための波形図である。
【図９】図５のテーブル２０の入出力特性を示す図である。
【図１０】この発明の実施の形態３による電力変換装置における制御ユニット７の内部構成を示す図である。
【図１１】電流制御系の応答速度を変化させた場合のＤＣリンク電圧Ｖｄｃの変化を示す図である。
【図１２】電流制御系の応答速度を変化させた場合のＤＣリンク電圧Ｖｄｃの変化を示す図である。
【図１３】電流制御系の応答速度を変化させた場合のＤＣリンク電圧Ｖｄｃの変化を示す図である。
【図１４】この発明の実施の形態４による電力変換装置における制御ユニット７の内部構成を示す図である。
【図１５】この発明の実施の形態５による電力変換装置における制御ユニット７の内部構成を示す図である。
【図１６】電流制御系の応答速度が十分高い場合の動作を説明する図である。
【図１７】この発明の実施の形態６による電力変換装置における制御ユニット７の内部構成を示す図である。
【発明を実施するための形態】
【００１４】
実施の形態１．
図１は、この発明の実施の形態１による電力変換装置の全体構成を示す図である。電力変換装置の主回路は、三相の交流電源１、平滑用のコンデンサ６で構成される直流リンク部５、コンバータ２及びインバータ４とからなる。コンバータ２は交流電源１からの三相交流電圧を直流電圧に変換するとともに、直流リンク部５に供給する。又インバータ４は直流リンク部５の直流電圧を可変電圧可変周波数の交流電圧に変換して交流負荷である交流モータ３に供給する。
コンバータ２は、その内部の図示を省略しているが、通例、ダイオード素子を三相ブリッジに結線した構成で、インバータ４は、図示の通り、スイッチング素子Ｓとこれに逆並列に接続されたダイオード素子Ｄとを三相ブリッジに結線して構成される。
【００１５】
制御を担う制御ユニット７は、詳しくは後述するが、電圧検出部８で検出した直流リンク部５の、即ち、コンデンサ６のＤＣリンク電圧Ｖｄｃ、速度指令値ω＊および速度検出値ωを入力し、インバータ４の各スイッチング素子Ｓをオンオフ駆動するためのゲート信号Ｇｕ＋、Ｇｕ−、Ｇｖ＋、Ｇｖ−、Ｇｗ＋、Ｇｗ−を生成する。
【００１６】
図１の制御ユニット７の内部構成を図２に基づき説明するとともに、更にこの発明の実施の形態１による電力変換装置の制御構成およびその動作について以下詳細に説明する。
本実施形態においては、ｄｑ二軸直交座標系で演算するベクトル制御方式が採用され、概略的には、ｑ軸上で実行する速度制御系と、ｄ軸上で実行する励磁制御系と、本願発明の主要部である共振抑制制御ブロック９とから構成される。
【００１７】
先ず、速度制御系では、速度制御器１０は、上位制御系から入力される交流モータ３の速度指令値ω＊と図示しない速度検出部から入力される速度検出値ωとの偏差が零となるよう、ＰＩ制御等でｑ軸電流指令値ｉｑ＊を生成する。位相角導出部１１は、速度検出値ωを積分することで、二相／三相変換で必要となる位相角θｅを後述するゲート信号生成部１７に送出する。
ｑ軸電流制御器１０Ｑは、ｑ軸電流指令値ｉｑ＊と図示しない電流検出部からのｑ軸電流検出値ｉｑとの偏差が零となるよう、ＰＩ制御等でｑ軸電圧指令値ｖｑ＊を生成する。
【００１８】
次に、励磁制御系では、図示しない励磁制御器により、弱め磁束制御を含め予め設定されたパターンに基づきｄ軸電流指令値ｉｄ＊を生成する。
ｄ軸電流制御器１０Ｄは、ｄ軸電流指令値ｉｄ＊と図示しない電流検出部からのｄ軸電流検出値ｉｄとの偏差が零となるよう、ＰＩ制御等でｄ軸電圧指令値ｖｄ＊を生成する。
【００１９】
次に、共振抑制制御ブロック９について説明する。フィルタ部としてのハイパスフィルタ１２は、電圧検出部８で検出したＤＣリンク電圧Ｖｄｃの交流成分を出力する。ここでは、既述したように、交流電源１が有するインダクタンス成分Ｌとコンデンサ６の容量Ｃとで形成されるＬＣ共振現象を想定しているので、その電源周波数の６倍の周波数の共振成分ＶｄｃＡＣが交流成分となる。乗算器１３は、後述する電圧補正信号Ｖｃｍｐ＊の大きさが、共振抑制効果を奏するのに適した値となるよう予め設定する第一ゲインＫ１を共振成分ＶｄｃＡＣに乗算して出力する。
【００２０】
位相進み部１４は、乗算器１３からの信号を所定の位相だけ進めて電圧補正信号Ｖｃｍｐ＊として出力する。実際の制御動作においては、予め設定された制御周期毎に、電流や電圧等のデータのサンプリングやこれらデータを用いた演算を実行するが、当然ながら、この制御周期に基づき無駄時間が発生する。
この発明では、後述するように、電圧指令値に電圧補正信号を加算することで共振抑制を行うことから、適正な共振抑制の効果を得るためには、上述の無駄時間を補償する位相進み部１４が必要となるわけである。
【００２１】
制御周期および無駄時間の具体的な一例について、以下に説明する。
共振周波数ＦＬＣは、電源周波数の６倍であるため、例えば、６０Ｈｚ系統においては、ＦＬＣ＝３６０Ｈｚとなる。１制御周期当たりの時間Ｔｃを２５０μｓとすると、１制御周期に相当する、共振周波数における位相角θｃは、（１）式で表される。
【００２２】
θｃ＝３６０Ｈｚ・０．０００２５ｓ・３６０ｄｅｇ＝３２．４ｄｅｇ  ・・・（１）
【００２３】
通常、前回のサンプリング値を今回まで保持する、いわゆる０次ホールドを採用するため、この０次ホールド処理で制御周期の０．５倍、更に、演算処理で１制御周期を要するため、合計、制御周期の１．５倍の無駄時間が発生する。
従って、位相進み部１４としては、
３２．４×１．５＝４８．６ｄｅｇ
の位相進みを実現する伝達機能を備えた回路構成に設計される。
【００２４】
もっとも、高速度の、従って、一般に高価となる演算処理装置を装備して、この無駄時間が無視できる程度に制御周期を極短時間の値に設定できれば、位相進み部１４で設定する位相を零とする、従って、実質的には、位相進み部１４を省略することも可能である。
【００２５】
次に、ｄ軸電圧補償部としての乗算器１５およびｑ軸電圧補償部としての乗算器１６について説明する。
先ず、その前提として、ＤＣリンク電圧Ｖｄｃの共振振動を抑制する原理について説明する。
【００２６】
ｄ軸電圧ｖｄ、ｑ軸電圧ｖｑ、ｄ軸電流ｉｄ、ｑ軸電流ｉｑとすると、インバータの出力電力Ｐは（２）式で表される。
【００２７】
【数１】
0005968564.tif 000002
【００２８】
ｖｄ、ｖｑ、ｉｄ、ｉｑが、それぞれΔｖｄ、Δｖｑ、Δｉｄ、Δｉｑだけ変動した場合の電力Ｐの変動をΔＰとすると、（３）式が成立する。
【００２９】
【数２】
0005968564.tif 000003
【００３０】
（２）式（３）式から、電力の変動ΔＰは、（４）式で表される。
【００３１】
【数３】
0005968564.tif 000004
【００３２】
（４）式右辺の、前段３項に関し、Δｉｄ、Δｖｄはｉｄ、ｖｄと比較して微小であるので、ΔｖｄΔｉｄの項は無視できる。同様に、後段３項に関しては、ΔｖｑΔｉｑの項を無視できる。この結果、電力の変動ΔＰは、（５）式のように簡略化できる。
【００３３】
【数４】
0005968564.tif 000005
【００３４】
（５）式に基づき、この発明の実施の形態１による電力変換装置においては、ΔｖｄおよびΔｖｑを調整することにより、インバータの出力電力の変動ΔＰを抑制し、即ち、ＬＣ共振現象による過電圧の発生を抑制するものである。
なお、後述する実施の形態３、４では、Δｖｄ、Δｖｑに加えて、Δｉｄ、Δｉｑを調整し、実施の形態５、６では、Δｉｄ、Δｉｑのみを調整するものである。
【００３５】
この共振を抑制するためには、ＤＣリンク電圧Ｖｄｃが振動した場合、その振動を抑えるため次の操作をすればよい。
ＤＣリンク電圧Ｖｄｃが上昇したら、出力電力を上昇させ、ＤＣリンク電圧Ｖｄｃの上昇を抑える。
即ち、ｄ軸電圧ｖｄ、ｑ軸電圧ｖｑが大きくなるように補正する。
【００３６】
また、ＤＣリンク電圧Ｖｄｃが低下したら、出力電力を低下させ、ＤＣリンク電圧Ｖｄｃの低下を抑える。
即ち、ｄ軸電圧ｖｄ、ｑ軸電圧ｖｑが小さくなるように補正する。
【００３７】
従って、先の図２で説明した乗算器１３で設定する第一ゲインＫ１は、符号としては正の数値を設定すればよいことがわかる。
そして、（５）式で説明したように、この実施の形態１では、ｄ軸電圧ｖｄ、ｑ軸電圧ｖｑの両者を補正するため、ｄ軸電圧補償部としての乗算器１５により、位相進み部１４からの電圧補正信号Ｖｃｍｐ＊に第二ゲインＫ２を乗算した信号をｄ軸電圧補正信号ｖｄｃｍｐ＊として出力する。そして、このｄ軸電圧補正信号ｖｄｃｍｐ＊とｄ軸電流制御器１０Ｄからのｄ軸電圧指令値ｖｄ＊とを加算した信号ｖｄ１をゲート信号生成部１７に送出する。
【００３８】
同様に、電圧補正信号Ｖｃｍｐ＊に第三ゲインＫ３を乗算した信号をｑ軸電圧補正信号ｖｑｃｍｐ＊として出力する。そして、このｑ軸電圧補正信号ｖｑｃｍｐ＊とｑ軸電流制御器１０Ｑからのｑ軸電圧指令値ｖｑ＊とを加算した信号ｖｑ１をゲート信号生成部１７に送出する。
【００３９】
そして、ｄ軸電圧ｖｄとｑ軸電圧ｖｑの補正量、即ち、乗算器１５で設定する第二ゲインＫ２と乗算器１６で設定する第三ゲインＫ３とは、（６）式（７）式で算出する。
【００４０】
【数５】
0005968564.tif 000006
【００４１】
ここで、ｉｄはｄ軸電流検出値、ｉｑはｑ軸電流検出値であるが、これらの検出値の変動が大きい場合は、これらの検出値に替わってそれぞれｄ軸電流指令値およびｑ軸電流指令値を使用してもよい。
また、設定を簡単にしたい場合は、必ずしも精度のよい共振抑制とは言えないが、Ｋ２＝Ｋ３＝１／（√２）と固定値としてもよい。勿論、弱め磁束制御をしない場合は、Ｋ２＝０、Ｋ３＝１とすればよい。
【００４２】
図３、図４は、以上で説明した共振抑制制御ブロック９を適用して得られた直流リンク部５のＤＣリンク電圧Ｖｄｃを、一般的な構造の場合と比較して示す図である。即ち、図３が、この発明の場合で、上段がＤＣリンク電圧Ｖｄｃ、中段がｄ軸電流検出値ｉｄ、下段がｑ軸電流検出値を示す。ｄ軸電流ｉｄ、ｑ軸電流ｉｑに応じて、ｄ軸電圧ｖｄ、ｑ軸電圧ｖｑの両者が補正される結果、ＤＣリンク電圧Ｖｄｃの振動振幅が、後述する図４の場合に比較して大幅に抑制されていることがわかる。
【００４３】
これに対し、図４では、ｑ軸電圧ｖｑのみ補正を行いｄ軸電圧ｖｄの補正は行っていないので、弱め磁束制御でｄ軸電流指令値ｉｄ＊（約−３０Ａ）を流しているが、ｄ軸電流ｉｄは単にその指令値に追従して一定の電流が流れるのみで、結果として、ＤＣリンク電圧Ｖｄｃには、大きな振動が発生しているのがわかる。
【００４４】
以上のように、この発明の実施の形態１による電力変換装置では、ｄ軸電圧指令値ｖｄ＊と、電圧補正信号Ｖｃｍｐ＊に第二ゲインＫ２を乗算して求めたｄ軸電圧補正信号ｖｄｃｍｐ＊とを加算した信号ｖｄ１およびｑ軸電圧指令値ｖｑ＊と、電圧補正信号Ｖｃｍｐ＊に第三ゲインＫ３を乗算して求めたｑ軸電圧補正信号ｖｑｃｍｐ＊を加算した信号ｖｑ１により得られるゲート信号に基づきインバータ４を制御するようにしたので、モータの運転範囲を拡大し、弱め磁束制御でｑ軸電流に加えｄ軸にも電流を流す運転を行う場合にも、ＬＣ共振現象による過電圧の発生を確実に抑制することができる。
【００４５】
実施の形態２．
図５は、この発明の実施の形態２による電力変換装置における制御ユニット７の内部構成を示す図である。実施の形態１の図２の場合と異なるのは、共振抑制制御ブロック９内に、共振抑制制御調整部１８を備えた点である。以下、この部分を中心に説明する。
【００４６】
共振抑制制御が必要となる条件は、ＬＣ共振回路の共振周波数が電源周波数の６倍の周波数に一致するのに加え、インバータ４の出力電力が大きいことである。
図６、図７は、共振周波数が電源周波数の６倍の周波数に一致する場合の交流モータ３の消費電力と、ＤＣリンク電圧Ｖｄｃの振動の関係の一例を示している。図６が消費電力の小さい場合、図７が消費電力の大きい場合の、上段から順次、ＤＣリンク電圧Ｖｄｃ（Ａ）、モータ速度（Ｂ）、出力電流（Ｃ）を示している。
【００４７】
消費電力が大きいほど、平滑用のコンデンサ６に流入する電流が多くなりＤＣリンク電圧Ｖｄｃの振動が増大してしまう。逆に、交流モータ３の消費電力が少ない場合では、流入電流が小さくなるため、共振周波数が電源周波数の６倍の周波数に一致しても、ＤＣリンク電圧Ｖｄｃの振動は小さくなる。この時は共振抑制制御を実施しなくても、ＤＣリンク電圧Ｖｄｃは大きく振動しない。
【００４８】
一方、共振抑制制御を実施すると、交流モータ３とコンデンサ６との間でエネルギーのやり取りをするため、交流モータ３のトルクリプル増加につながるという不具合がある。
そこで、常に共振抑制の制御を行う先の実施の形態１とは異なり、この実施の形態２では、ＤＣリンク電圧Ｖｄｃに過電圧を発生させる条件に応じて共振抑制制御の強弱を調整する共振抑制制御調整部１８を新たに備えている。
【００４９】
この調整は、共振抑制制御調整部１８内で設定する調整係数Ｎ（０〜１の範囲で設定する）を、乗算器２１により、電圧補正信号Ｖｃｍｐに乗算することにより行う。
即ち、乗算器１３で設定する第一ゲインＫ１を、先の実施の形態１では、固定値としたが、この実施の形態２では、これに調整係数Ｎを乗算することで、実質的に、第一ゲインＫ１を、変化させるものと言える。
【００５０】
以下、この調整係数Ｎの導出方法について説明する。
ＤＣリンク電圧Ｖｄｃの共振成分ＶｄｃＡＣを入力し、波高値導出部１９を用いて、共振電圧ＶｄｃＡＣの振幅ＶＨを導出する。波高値導出部１９は、包絡線検波のような動作をし、共振成分ＶｄｃＡＣの振動の大きさを抽出する。
この共振成分の振幅ＶＨの大小で共振抑制の必要性が判断できる。ＶＨが大きいほど、共振抑制が必要であるので、調整係数Ｎを大きくし、ＶＨが小さいほど、共振抑制は不必要であるので、調整係数Ｎを小さくすればよい。テーブル２０を用いて、共振成分の振幅ＶＨから調整係数Ｎを決定する。
【００５１】
波高値導出部１９は、ＤＣリンク電圧Ｖｄｃの共振成分ＶｄｃＡＣを入力とし、以下の（８）式（９）式に基づき、その振幅ＶＨを出力する。
【００５２】
【数６】
0005968564.tif 000007
【００５３】
上式において、ｔは、現在値で、ｔ−１は、１サンプル前の値である。共振成分の絶対値｜ＶｄｃＡＣ｜の現在値が１サンプル前の値と比べて増加した場合（条件（ｉ）の（８）式）は、｜ＶｄｃＡＣ｜の現在値を共振成分の振幅ＶＨとする。
逆に、共振成分の絶対値｜ＶｄｃＡＣ｜の現在値が１サンプル前の値と比べて減少した場合（条件（ｉｉ）の（９）式）は、αを係数とするローパスフィルタを用いてＶＨを決定する。αは、０に近い小数を用いる。
【００５４】
（８）式に示すように、共振成分の振幅ＶＨを増加しやすくすることで、共振成分が急激に増加した場合、振幅ＶＨはこれに即応して上昇する。逆に、共振成分が減少する場合は、（９）式に示すように、振幅ＶＨの追従を遅らせることで、共振抑制制御の急激なオン、オフの切り替わりを連続的に繰り返すことを防止し、共振抑制制御調整の動作が安定化する。
【００５５】
図８は、波高値導出部１９の動作を説明するもので、上段から順に、ＤＣリンク電圧Ｖｄｃ、共振成分電圧ＶｄｃＡＣ、その絶対値｜ＶｄｃＡＣ｜、共振成分の振幅ＶＨの波形を示す。振幅ＶＨが、｜ＶｄｃＡＣ｜の波高値に沿っていることが確認できる。
【００５６】
テーブル２０は、振幅ＶＨを入力とし、調整係数Ｎを出力する。既述したように、振幅ＶＨが大きいほど共振抑制制御が必要となるので、振幅ＶＨが大きいほど調整係数Ｎが１に近づくように設定する。また、共振抑制制御の強弱の急激な変化を防止するため、ある程度の傾きをもたせる。
【００５７】
図９は、テーブル２０の一例である。ここで、ＶＨ０は共振抑制制御のオン・オフの目安となる値であり、テーブル２０を用いて制御を行うと、ＤＣリンク電圧Ｖｄｃの振動波高値は、概ねＶＨ０付近の値となる。
【００５８】
以上のように、この発明の実施の形態２による電力変換装置では、波高値導出部１９により、ＤＣリンク電圧Ｖｄｃの共振成分ＶｄｃＡＣの振幅ＶＨを求め、この振幅ＶＨに応じて電圧補正信号Ｖｃｍｐを調整するようにしたので、モータの運転範囲を拡大し、弱め磁束制御を行う場合にも、ＬＣ共振現象による過電圧の発生を確実に抑制することができるとともに、低負荷時の不要な共振抑制制御を低減して、モータトルクリプルの増大を最小限に抑えることができる。
【００５９】
実施の形態３．
図１０は、この発明の実施の形態３による電力変換装置における制御ユニット７の内部構成を示す。実施の形態１の図２と異なるのは、共振抑制制御ブロック９において、ｄ軸電圧指令値ｖｄ＊、ｑ軸電圧指令値ｖｑ＊の補正制御に加えてｄ軸電流指令値ｉｄ＊およびｑ軸電流指令値ｉｑ＊を補正する制御を行う点である。以下、この点を中心に説明する。
【００６０】
問題は、ｄ軸電流制御器１０Ｄおよびｑ軸電流制御器１０Ｑで構成される電流制御系の制御応答に関係する。即ち、電流制御系からみた場合、共振抑制の制御によって補正される電圧指令は外乱である。電流制御系の制御応答が、共振周波数と比較して高い場合は、共振抑制の制御によって補正される電圧指令を打ち消してしまう動作になり、共振抑制効果が十分得られない。
【００６１】
図１１、１２、１３は、それぞれ電流制御系の応答を、１００Ｈｚ⇒２００Ｈｚ⇒３００Ｈｚと上げていった場合の、ＤＣリンク電圧Ｖｄｃの波形を示す。即ち図１１は電流制御系の応答が１００Ｈｚの場合、図１２は電流制御系の応答が２００Ｈｚの場合、図１３は電流制御系の応答が３００Ｈｚの場合をそれぞれ示している。但し、図１１〜１３では、ｑ軸電圧のみの補正を行っている。
【００６２】
応答が１００Ｈｚ、２００Ｈｚでは、ＤＣリンク電圧Ｖｄｃは抑制できているものの、応答が３００Ｈｚになると、ＤＣリンク電圧Ｖｄｃが大きく振動していることがわかる。
これは、電流制御系の応答が上がると、共振抑制制御の電圧補正動作（３６０Ｈｚ）を打ち消してしまうためである。
【００６３】
そこで、この実施の形態３では、電圧指令の補正による電流の変化分を算出し、この変化分を、フィードフォワードで電流制御系の入力段に加算することで、実質的に、電圧指令の補正による電流の変化分が電流制御系にフィードバックされることを防止するものである。
【００６４】
以下、具体的な構成動作を図１０を参照して説明する。共振抑制制御ブロック９において、先の実施の形態１の図２のものから、ｄ軸電流補償部２２およびｑ軸電流補償部２６を追加している。
先ず、ｄ軸電流補償部２２において、位相遅れ部２３は、乗算器１３からの共振成分電圧ＶｄｃＡＣの電圧信号を、制御周期の０．５倍に相当する位相だけ遅らせるものである。
【００６５】
先の図２で説明したように、電圧の補正に関し、制御周期に伴う無駄時間が制御周期の１．５倍になるが、この図１０で実施する電流補償は、更に、その電圧によりフィードバックされる電流を対象とするものであるので、その場合の無駄時間は、制御周期の２倍に相当する値となる。言い換えると、ここでは、２制御周期分前の電圧信号に対応する電流を対象として補償動作を行う必要があるため、この電圧信号ＶｄｃＡＣを制御周期の２倍に相当する位相だけ遅らせる必要がある。
もっとも、電圧補正の回路には、無駄時間を補償するため、制御周期の１．５倍に相当する位相だけ進める位相進め部１４を設けているので、差し引き、位相遅れ部２３は、上述したとおり、制御周期の０．５倍に相当する位相だけ遅らせるものとすればよい。
【００６６】
従って、無駄時間が無視できる程度に制御周期を極短時間の値に設定し位相進み部１４を省略する場合は、位相遅れ部２３は、制御周期の２倍に相当する位相だけ遅らせることになる。
【００６７】
乗算器２４は、乗算器１５と同じく第二ゲインＫ２の乗算を行う。モータモデル２５は、制御対象である交流モータ３のモータ定数で構成され、（１０）式で計算される。
【００６８】
【数７】
0005968564.tif 000008
【００６９】
ここで、Ｒは、固定子抵抗成分、Ｌｄは、ｄ軸インダクタンスである。
ｑ軸電流補償部２６も、ｄ軸電流補償部２２と同様で、制御周期の０．５倍に相当する位相だけ遅らせる位相遅れ部２３、乗算器１６と同じく第三ゲインＫ３の乗算を行う乗算器２７、および（１１）式で計算されるモータモデル２８を備えている。
【００７０】
【数８】
0005968564.tif 000009
【００７１】
ここで、Ｒは、固定子抵抗成分、Ｌｑは、ｑ軸インダクタンスである。
ｄ軸電流補償部２２で生成されたｄ軸電流補正信号ｉｄｃｍｐ＊は、ｄ軸電流指令値ｉｄ＊と加算され、この加算値とｄ軸電流検出値ｉｄとの偏差が零となるようｄ軸電流制御器１０Ｄが動作する。また、ｑ軸電流補償部２６で生成されたｑ軸電流補正信号ｉｑｃｍｐ＊は、ｑ軸電流指令値ｉｑ＊と加算され、この加算値とｑ軸電流検出値ｉｑとの偏差が零となるようｑ軸電流制御器１０Ｑが動作する。
【００７２】
以上の構成により、電流制御系の応答速度の程度に応じて、電流による補正と電圧による補正による動作が干渉することなく、確実な共振抑制効果が得られる。
【００７３】
以上のように、この発明の実施の形態３による電力変換装置では、ｄ軸電流補償部２２およびｑ軸電流補償部２６を新たに備えたので、モータの運転範囲を拡大し、弱め磁束制御を行う場合にも、ＬＣ共振現象による過電圧の発生を確実に抑制することができるとともに、電流制御系の応答を上げても、電流による補正と電圧による補正による動作が干渉することなく、確実な共振抑制効果が得られる。
【００７４】
実施の形態４．
図１４は、この発明の実施の形態４による電力変換装置における制御ユニット７の内部構成を示す図である。先の実施の形態３の図１０で説明した共振抑制制御ブロック９に、先の実施の形態２の図５で説明した共振抑制制御調整部１８を付加したものである。
【００７５】
各部の構成動作は説明済みであるので、重複の説明は避けるが、この実施の形態４による電力変換装置では、ｄ軸電流補償部２２、ｑ軸電流補償部２６、更には、共振抑制制御調整部１８を備えたので、モータの運転範囲を拡大し、弱め磁束制御を行う場合にも、ＬＣ共振現象による過電圧の発生を確実に抑制し、電流制御系の応答を上げても、電流による補正と電圧による補正による動作が干渉することなく、確実な共振抑制効果が得られとともに、低負荷時の不要な共振抑制制御を低減して、モータトルクリプルの増大を最小限に抑えることができる。
【００７６】
実施の形態５．
図１５は、この発明の実施の形態５による電力変換装置における制御ユニット７の内部構成を示す図である。先の実施の形態３の図１０と異なる点は、共振抑制制御ブロック９において、電圧補正に係る制御系、即ち、ｄ軸電圧補正信号ｖｄｃｍｐ＊およびｑ軸電圧補正信号ｖｑｃｍｐ＊を生成する回路を省略している点である。
【００７７】
先の実施の形態３の図１１において、電流制御系の応答を変化させた場合のＤＣリンク電圧Ｖｄｃの変化について説明したが、次の図１６は、この電流制御系の応答速度を更に高め、共振周波数（本願の例では、３６０Ｈｚ）に比較して十分高い、ここでは、１０００Ｈｚに相当する値にした場合の特性を示す。図１６（Ａ）は時間とＶｄｃとの関係をグラフに示しており、図１６（Ｂ）は時間とｑ軸電流との関係をグラフに示したものである。
【００７８】
図１６では、ｑ軸についてのみ図示しているが、電流制御系、従って、ｑ軸電流制御器１０Ｑの応答速度が十分高いため、電流検出値と電流指令値とが一致（図１６（Ｂ））、即ち、
ｑ軸電流検出値ｉｑ＝ｑ軸電流指令値ｉｑ＊＋ｑ軸電流補正信号ｉｑｃｍｐ＊
が成立している。即ち、ｑ軸電流補正信号ｉｑｃｍｐ＊がｑ軸電流検出値ｉｑに確実に反映されており、従って、電圧補正を採用しなくても、十分な共振抑制効果が得られることがわかる。事実、ＤＣリンク電圧Ｖｄｃの振動成分も小さい値に抑制されていることがわかる。
以上の検討結果に基づき、この実施の形態５では、図１５に示したように、電圧補正に係る制御系を省略し、その分、構成が簡便となる利点がある。
なお、電圧補正に係る制御系を省略するということは、例えば、図２において、乗算器１５、１６で設定するゲインＫ２、Ｋ３を零に設定することと等価であることから、この実施の形態５に係る発明も、本願請求項１に記載の発明に属するものと言える。
更に実施の形態３で説明したように、位相進み部１４は省略されているので、データのサンプリングと演算を予め設定した制御周期で行う場合、制御周期に基づく無駄時間を補償するため、ｄ軸電流補償部２２およびｑ軸電流補償部２６は、それぞれｄ軸電流補正信号ｉｄｃｍｐ＊およびｑ軸電流補正信号ｉｑｃｍｐ＊を制御周期の２倍に相当する位相だけ遅らせる位相遅れ部２３を備える。
【００７９】
以上のように、この発明の実施の形態５による電力変換装置では、電流制御系の応答速度が共振周波数に相当する速度に比較して十分高い条件の下で、ｄ軸電流補償部２２およびｑ軸電流補償部２６を備え、電圧補正に係る制御系を省略したので、モータの運転範囲を拡大し、弱め磁束制御を行う場合にも、ＬＣ共振現象による過電圧の発生を確実に抑制することができるとともに、電圧補正に係る制御系を省略できるのでその分構成が簡便となる利点がある。
【００８０】
実施の形態６．
図１７は、この発明の実施の形態６による電力変換装置における制御ユニット７の内部構成を示す図である。先の実施の形態５の図１５で説明した共振抑制制御ブロック９に、先の実施の形態２の図５で説明した共振抑制制御調整部１８を付加したものである。
【００８１】
各部の構成動作は説明済みであるので、重複の説明は避けるが、この実施の形態６による電力変換装置では、電流制御系の応答速度が共振周波数に相当する速度に比較して十分高い条件の下で、ｄ軸電流補償部２２およびｑ軸電流補償部２６、更には、共振抑制制御調整部１８を備え、電圧補正に係る制御系を省略したので、モータの運転範囲を拡大し、弱め磁束制御を行う場合にも、ＬＣ共振現象による過電圧の発生を確実に抑制することができ、電圧補正に係る制御系を省略できるのでその分構成が簡便となる利点があるとともに、低負荷時の不要な共振抑制制御を低減して、モータトルクリプルの増大を最小限に抑えることができる。
【００８２】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【図１】
0005968564.tif 000010
【図２】
0005968564.tif 000011
【図３】
0005968564.tif 000012
【図４】
0005968564.tif 000013
【図５】
0005968564.tif 000014
【図６】
0005968564.tif 000015
【図７】
0005968564.tif 000016
【図８】
0005968564.tif 000017
【図９】
0005968564.tif 000018
【図１０】
0005968564.tif 000019
【図１１】
0005968564.tif 000020
【図１２】
0005968564.tif 000021
【図１３】
0005968564.tif 000022
【図１４】
0005968564.tif 000023
【図１５】
0005968564.tif 000024
【図１６】
0005968564.tif 000025
【図１７】
0005968564.tif 000026