(57)【特許請求の範囲】
【請求項１】
第１回路と第２回路との間をブリッジ接続するための素子であって、
可撓性を有する平板状の素体と、
前記素体の第１端部に設けられ、第１回路に接続される第１接続部と、
前記素体の第２端部に設けられ、第２回路に接続される第２接続部と、
前記素体の前記第１接続部と前記第２接続部との間に形成されたインダクタ部とを備え、
前記インダクタ部と前記第１接続部との間に曲げ部を有し、前記曲げ部の内側に、前記素体の厚みを薄くする溝部が形成されていて、
前記インダクタ部は、前記素体の主面に垂直方向にコイル軸が向く、複数層に亘ってヘリカル状に形成された導体パターンを備え、前記導体パターンは、前記溝部の近接位置で、前記溝部の側面形状に沿うように形成されている、
ことを特徴とするインダクタブリッジ。
【請求項２】
第１回路と第２回路との間をブリッジ接続するための素子であって、
可撓性を有する平板状の素体と、
前記素体の第１端部に設けられ、第１回路に接続される第１接続部と、
前記素体の第２端部に設けられ、第２回路に接続される第２接続部と、
前記素体の前記第１接続部と前記第２接続部との間に形成されたインダクタ部とを備え、
前記インダクタ部は、複数層に亘って形成された導体パターンを備え、
前記インダクタ部と前記第１接続部との間に曲げ部を有し、曲げ部の内側に、前記素体の厚みを薄くする溝部が形成されていて、
前記インダクタ部の導体パターンのうち、表面に近い層の導体パターンの線幅は、内部の層の導体パターンの線幅より細い、
ことを特徴とするインダクタブリッジ。
【請求項３】
前記溝部の断面形状は奥側より表面側が広い、請求項１または２に記載のインダクタブリッジ。
【請求項４】
前記素体の平面視で、前記溝部と重なる位置に浮き電極が形成された、請求項１〜３のいずれかに記載のインダクタブリッジ。
【請求項５】
請求項１〜４のいずれかに記載のインダクタブリッジ、前記第１回路および前記第２回路を備え、前記第１回路は、電子機器内の実装基板であり、前記インダクタブリッジは前記インダクタ部のコイル軸が前記実装基板と非垂直である、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二つの回路間を接続する素子に関し、特にインダクタンス成分を有するインダクタブリッジおよびそれを備えた電子機器に関するものである。
【背景技術】
【０００２】
従来、携帯端末等の小型電子機器において、筐体内に複数の基板等の実装回路部材を備える場合に、例えば特許文献１に示されているように、可撓性を有するフラットケーブルで実装回路部材間が接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００５／１１４７７８号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数の基板を備え、基板同士をフラットケーブルで接続した従来の電子機器においては、必要に応じて基板に電子部品が実装されて、基板単位で回路が構成され、上記フラットケーブルは、単に基板同士を接続する配線として使用されている。【０００５】
このような、複数の基板等の実装回路部材を備えた電子機器においては、例えば回路に必要なインダクタを、基板にチップインダクタを実装することで実現するか、基板にインダクタの導体パターンを形成することで実現している。【０００６】
しかし、チップインダクタを基板に実装する構造では、基板を薄くできず、電子機器全体の小型化を阻む一つの要因となる。一方、導体パターンでインダクタを形成する構造（以下「パターンインダクタ」）では、基板上の回路に対する占有面積が相対的に大きく、小型化を阻む一つの要因となる。【０００７】
勿論、チップインダクタ、パターンインダクタのいずれにおいても、形成する導体パターンを微細化すれば、小型化は可能であるが、そのことにより直流抵抗成分が大きくなり、Ｑ値が低下する問題が生じる。【０００８】
本発明の目的は、インダクタを有する電子回路を備えた電子機器の小型化を図ることができ、また曲げて使いやすいインダクタブリッジおよびインダクタブリッジを含む電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
（１）本発明のインダクタブリッジは、第１回路と第２回路との間をブリッジ接続するための素子であって、
可撓性を有する平板状の素体と、
前記素体の第１端部に設けられ、第１回路に接続される第１接続部と、
前記素体の第２端部に設けられ、第２回路に接続される第２接続部と、
前記素体の前記第１接続部と前記第２接続部との間に形成されたインダクタ部とを備え、
前記インダクタ部は、複数層に亘って形成された導体パターンを備え、
前記インダクタ部と前記第１接続部との間に曲げ部を有し、曲げ部の内側に、前記素体の厚みを薄くする溝部が形成されていることを特徴とする。【００１０】
フレキシブルな素体にインダクタンス成分を有する素子や部材を組み込んで、電子機器内において２つの回路間をブリッジ接続するインダクタブリッジを構成する場合、必要に応じて屈曲状態または屈折状態で組み込まれる。しかし、単にフレキシブルな素体を用いるだけでは、大きな曲率で屈曲（屈折）させにくい、大きな曲率で屈曲（屈折）させた状態で電子機器内に組み込みにくいという課題がある。他にも例えば、屈曲（屈折）位置が定まらず、電気的特性が安定しない、という課題が生じる。【００１１】
上記構成により、溝部での屈曲が容易となり、インダクタブリッジを大きな曲率で屈曲させることができ、大きな曲率で屈曲させた状態で電子機器内に組み込むことが容易となる。また、屈曲位置が定まって電気的特性が安定化する。【００１２】
（２）前記溝部は、断面形状が溝の奥側より表面側（曲げ部の内側）が広い形状を有していることが好ましい。この構造により、インダクタブリッジの屈曲状態で溝内面の干渉が少なく、より大きな曲率で屈曲させることができる。【００１３】
（３）前記インダクタ部は、前記素体の主面に垂直方向にコイル軸が向く、複数層に亘ってヘリカル状に形成された導体パターンを備え、前記ヘリカル状の導体パターンは、前記溝の近接位置で、溝の側面形状に沿うように形成されていることが好ましい。この構造により、インダクタ部の導体パターンの線長を稼ぐことができ、全体に小型化できる。【００１４】
（４）前記インダクタ部の導体パターンは、表面に近い層のパターン幅が内部の層のパターン幅より細く形成されていることが好ましい。この構造により、表面に近い層の導体パターンと外部導体との間に生じる不要容量を抑制できる。【００１５】
（５）前記素体の平面視で、前記溝部と重なる位置に浮き電極（ダミーパターン）が形成されていることが好ましい。この構造により、溝部が塑性変形しやすくなるとともに、屈折部の破断を抑制できる。【００１６】
（６）本発明の電子機器は、上記（１）〜（５）のいずれかに記載のインダクタブリッジ、前記第１回路および前記第２回路を備え、前記第１回路は、電子機器内の実装基板であり、前記インダクタブリッジは前記インダクタ部のコイル軸が前記実装基板と非垂直であることを特徴としている。【００１７】
上記構成により、インダクタブリッジと実装基板との間に生じる不要な容量を抑制できる。
【発明の効果】
【００１８】
本発明によれば、溝部での屈曲または屈折が容易となり、インダクタブリッジを大きな曲率で屈曲（屈折）させることができ、また、屈曲（屈折）位置が定まって電気的特性が安定化する。
【図面の簡単な説明】
【００１９】
【図１】図１（Ａ）は第１の実施形態に係るインダクタブリッジ１０１のコネクタ側から見た斜視図、図１（Ｂ）はその裏面側から見た斜視図である。
【図２】図２（Ａ）は第１の実施形態に係るインダクタブリッジ１０１の製造過程における分解斜視図、図２（Ｂ）は素体１０の斜視図である。
【図３】図３（Ａ）は第１の実施形態に係るインダクタブリッジ１０１の屈曲（屈折）状態での断面図である。図３（Ｂ）はインダクタブリッジ１０１を外部部材８５に沿って配置した状態での断面図である。
【図４】図４（Ａ）は、電子機器におけるインダクタブリッジ１０１の適用例を示す回路図、図４（Ｂ）はその等価回路図である。
【図５】図５（Ａ）はインダクタブリッジの別の適用例を示すブロック図、図５（Ｂ）はその等価回路図である。
【図６】図６は第２の実施形態に係るインダクタブリッジ１０２の製造過程における分解斜視図である。
【図７】図７はインダクタブリッジ１０２の屈曲（屈折）状態での断面図である。
【図８】図８は第３の実施形態に係るインダクタブリッジ１０３の製造過程における分解斜視図である。
【図９】図９は、電子機器内に組み込まれた状態のインダクタブリッジ１０３の断面図である。
【図１０】図１０は第４の実施形態に係る、電子機器内に組み込まれた状態のインダクタブリッジ１０４の断面図であり、インダクタブリッジ１０４を用いて実装基板２０１とアンテナ基板３０１とを接続した状態での断面図である。
【図１１】図１１は第５の実施形態に係るインダクタブリッジの主要部の断面図である。
【発明を実施するための形態】
【００２０】
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。
【００２１】
《第１の実施形態》
図１（Ａ）は第１の実施形態に係るインダクタブリッジ１０１のコネクタ側から見た斜視図、図１（Ｂ）はその裏面側から見た斜視図である。
【００２２】
このインダクタブリッジ１０１は第１回路と第２回路との間をブリッジ接続するための素子である。図１（Ａ）に表れているように、インダクタブリッジ１０１は、可撓性を有する平板状の素体１０、第１コネクタ５１および第２コネクタ５２を備えている。素体１０の内部には、後に述べるインダクタ部が構成されている。第１コネクタ５１は、素体１０の第１端部に設けられ、第１回路に機械的接触により接続される。第２コネクタ５２は、素体１０の第２端部に設けられ、第２回路に機械的接触により接続される。第１コネクタ５１は本発明に係る「第１接続部」に相当し、第２コネクタ５２は本発明に係る「第２接続部」に相当する。また、図１（Ｂ）に表れているように、素体１０には、素体１０の厚みを薄くする溝（スロット）１０Ｄが形成されている。この溝部１０Ｄは、インダクタ部と第１接続部との間の曲げ部に形成されている。
【００２３】
図２（Ａ）は第１の実施形態に係るインダクタブリッジ１０１の製造過程における分解斜視図、図２（Ｂ）は素体１０の斜視図である。
【００２４】
図２（Ａ）に表れているように、上記素体１０は液晶ポリマー（LCP）等のフレキシブルな樹脂基材１１，１２，１３が積層されることで構成される。樹脂基材１１，１２，１３には導体パターン３１，３２，３３および層間接続導体（以下「ビア導体」）によるインダクタ部３０が構成されている。インダクタ部３０は、樹脂基材１１，１２，１３の面に垂直方向（素体の主面に垂直方向）にコイル軸が向く矩形ヘリカル状のコイルを構成している。導体パターン３１の一端には配線パターン２１の第１端が接続されている。
【００２５】
樹脂基材１１には、コネクタ５１，５２を実装するためのコネクタ実装電極４１，４２が形成されている。コネクタ実装電極４１はビア導体を介して配線パターン２１の第２端に接続されている。コネクタ実装電極４２はビア導体を介して導体パターン３３の一端に接続されている。
【００２６】
樹脂基材１１の下面にはレジスト層６１が形成されていて、樹脂基材１４の上面にはレジスト層６２が形成されている。なお、レジスト層６２は必須ではなく、形成しなくてもよい。
【００２７】
図１（Ａ）（Ｂ）に示した溝部１０Ｄは例えばレーザー加工により形成する。樹脂基材が特に液晶ポリマー（LCP）である場合、レーザー加工により、溝の内面を融着させ、層間の隙間を生じにくくすることができるので複数の樹脂基材１１の層間の界面が剥離し難い。これにより、インダクタブリッジ１０１の信頼性を確保することができ、また、界面から水分が入り難い。
【００２８】
上記溝部１０Ｄはダイサー等による切削加工で形成してもよい。あるいは、積層する複数の樹脂基材のうち所定の樹脂基材に、積層後に溝となる部分に予めスリットを形成しておくことで、上記溝部１０Ｄを構成してもよい。
【００２９】
上記インダクタブリッジ１０１の製造方法は次のとおりである。
【００３０】
（１）先ず、樹脂基材と金属箔（例えば銅箔）とをラミネートし、その金属箔をフォトリソグラフィ等でパターンニングすることで、樹脂基材１１〜１４に各種電極および導体パターンを形成する。また、樹脂基材１１，１２，１３にビア導体を形成する。ビア導体は、レーザー等で貫通孔を設けた後、銅、銀、錫などを含む導電性ペーストを配設し、後の加熱・加圧工程で硬化させることによって設けられる。
【００３１】
（２）樹脂基材１１〜１４を積層し、加熱・加圧することで積層体を構成する。
【００３２】
（３）積層体の両面にレジスト層６１，６２をそれぞれ印刷形成する。
【００３３】
（４）溝部１０Ｄを形成する。
【００３４】
（５）集合基板を分断することで、個別のインダクタブリッジ１０１を得る。
【００３５】
（６）インダクタブリッジ１０１の素体を加熱しながら、溝部１０Ｄを折り曲げる。
【００３６】
（７）コネクタ５１，５２をはんだ付けする。
【００３７】
図３（Ａ）は第１の実施形態に係るインダクタブリッジ１０１の屈曲（屈折）状態での断面図、図３（Ｂ）はインダクタブリッジ１０１を外部部材８５に沿って配置した状態での断面図である。インダクタブリッジ１０１は、溝部１０Ｄを曲げの内側（内周側）となるように、溝部１０Ｄ部で屈折されて用いられる。
【００３８】
このように、曲げ部の内側に、素体１０の厚みを薄くする溝（スロット）部１０Ｄが形成されているので、溝部１０Ｄでの屈曲が容易となり、大きな曲率で屈曲させることができ、また、必ず溝部１０Ｄの位置で屈折されるので、屈折位置が定まり、電気的特性が安定化する。すなわち、インダクタ部３０の形成位置が湾曲しにくいので、インダクタとしての電気的特性の変動が少ない。
【００３９】
また、溝部１０Ｄは、断面形状が溝の奥側より表面側（曲げ方向の内側）が広い形状を有している。そのため、より大きな曲率で屈曲させることができる。
【００４０】
なお、曲げの外側（外周側）に溝部を形成した場合でも、大きな曲率で屈曲させることができるが、溝部に亀裂が生じたり、溝部で破断したりしやすいという課題が生じる。
【００４１】
図３（Ａ）において、浮遊容量Ｃｓは、特に導体パターン３３と配線パターン２１との間に生じる浮遊容量を示している。インダクタブリッジ１０１を屈曲（屈折）させることにより、導体パターン３３と配線パターン２１との対向成分が増し、その間の間隔も狭くなる。そのため、浮遊容量Ｃｓが生じる。一方、インダクタブリッジ１０１では素体１０の屈曲（屈折）位置に溝部１０Ｄが形成されており、溝部１０Ｄは、一定の誘電率を有する素体１０が形成されていない空気からなる部分であることから上記浮遊容量Ｃｓは小さく抑えられる。そのため、インダクタの自己共振周波数を高く保つことができ、広帯域で使用できる。
【００４２】
図４（Ａ）は、電子機器における上記インダクタブリッジ１０１の適用例を示す回路図、図４（Ｂ）はその等価回路図である。ここでインダクタＬ１は上記インダクタブリッジ１０１に相当する。アンテナ素子パターン９１は例えばアンテナ基板に形成されている。このアンテナ素子パターン９１の給電点、または給電点から引き出した箇所にインダクタブリッジ１０１の第１コネクタ５１が接続される。インダクタブリッジ１０１の第２コネクタ５２は実装基板の上面に形成されている接続部に接続される。
【００４３】
図４（Ａ）に示すように、アンテナＡＮＴとＲＦＩＣとの間に接続されるインダクタＬ１によって、給電回路（ＲＦＩＣ）とアンテナとのインピーダンスマッチングおよびアンテナの周波数特性が定められる。
【００４４】
図５（Ａ）はインダクタブリッジの別の適用例を示すブロック図、図５（Ｂ）はその等価回路図である。この例は、逆Ｆ型アンテナにおけるグランド接続点とグランドとの間にインダクタを挿入したアンテナを構成する例である。
【００４５】
図５（Ａ）、図５（Ｂ）において、インダクタＬ２は上記インダクタブリッジ１０１に相当する。アンテナＡＮＴとグランドとの間にインダクタＬ２が接続されて、逆Ｆ型アンテナが構成されている。すなわち、図５（Ｂ）に示すように、アンテナ素子パターン９１の一端とグランドとの間にインダクタＬ２が接続されていて、アンテナ素子パターン９１のうちインダクタＬ２の近傍に給電回路（ＲＦＩＣ）が接続されている。
【００４６】
《第２の実施形態》
図６は第２の実施形態に係るインダクタブリッジ１０２の製造過程における分解斜視図である。図７はインダクタブリッジ１０２の屈曲（屈折）状態での断面図である。
【００４７】
樹脂基材１３にはインダクタ部３０の導体パターン３２以外に浮き電極（ダミー電極）３６が形成されている。それ以外は第１の実施形態で図２に示したインダクタブリッジ１０１と同じである。なお、図６においては、溝部１０Ｄも図示している。
【００４８】
浮き電極３６は、素体１０の平面視で、前記溝部１０Ｄと重なる位置に形成されている。浮き電極３６は塑性変形するので、溝部１０Ｄは塑性変形しやすくなる。また、浮き電極３６は曲げ部に掛かる応力集中を緩和するので、屈折部の破断および配線パターン２１の断線を抑制できる。この浮き電極３６は、溝部１０Ｄから見て、配線パターン２１より遠い側の層に形成されていてもよい。
【００４９】
なお、浮き電極３６は、素体１０の平面視で、配線パターン２１と重ならない位置に形成されているので、浮き電極３６による電気的特性への影響は少ない。
【００５０】
浮き電極３６は、溝部１０Ｄの形成位置の全体に亘って重なる位置に形成されていてもよい。その構造によれば、溝部１０Ｄをレーザー加工により形成する場合に、浮き電極３６はレーザー光のストッパとして作用させることができ、溝部１０Ｄの深さ精度を高めることができる。
【００５１】
《第３の実施形態》
図８は第３の実施形態に係るインダクタブリッジ１０３の製造過程における分解斜視図である。図９は、電子機器内に組み込まれた状態のインダクタブリッジ１０３の断面図である。
【００５２】
図８に表れているように、樹脂基材１１〜１５には導体パターン３１，３２，３３およびビア導体によるインダクタ部３０が構成されている。インダクタ部３０は、矩形ヘリカル状のコイルを構成している。導体パターン３１の一端には配線パターン２１の第１端が接続されている。
【００５３】
上記複数の樹脂基材の積層によってインダクタブリッジの素体が構成される。この素体の表面に近い層に形成される導体パターン３１，３３の線幅は、内部の層に形成される導体パターン３２の線幅より細い。そのため、後に示すように、表面に近い層の導体パターンと外部導体との間に生じる不要容量を抑制できる。
【００５４】
樹脂基材１１，１５にはコネクタ５１，５２を実装するためのコネクタ実装電極４１，４２が形成されている。コネクタ実装電極４１はビア導体を介して配線パターン２１の端部に接続されている。コネクタ実装電極４２はビア導体を介して配線パターン２２の端部に接続されている。
【００５５】
素体の平面視で、配線パターン２１と交差する位置に溝部１０Ｄ１が形成される。また、配線パターン２２と交差する位置に溝部１０Ｄ２が形成される。これにより、インダクタブリッジ１０３は２箇所の曲げ部において曲げて用いられる。
【００５６】
図９は、インダクタブリッジ１０３を用いて実装基板２０１とアンテナ基板３０１とを接続した状態での断面図である。
【００５７】
アンテナ基板３０１には上記アンテナ素子パターンが形成されている。このアンテナ素子パターンの端部、または端部から引き出した箇所にインダクタブリッジ１０３の第２コネクタ５２が接続される。インダクタブリッジ１０３の第１コネクタ５１は実装基板２０１の上面に形成されている接続部に接続される。
【００５８】
本実施形態のインダクタブリッジ１０３は、例えば図４（Ａ）、図４（Ｂ）または図５（Ａ）、図５（Ｂ）に示されるような回路におけるインダクタ部分に適用される。
【００５９】
実装基板２０１には実装部品８６が実装されている。
【００６０】
インダクタブリッジ１０３のインダクタ部３０の一部である導体パターン３１は、実装部品８６に対向する位置に形成されている。上述のとおり、導体パターン３１は線幅が細いので、導体パターン３１と実装部品８６との間に生じる不要容量は小さい。
【００６１】
また、図９において二点鎖線で示すように、インダクタ部３０の導体パターンは、溝部１０Ｄ１，１０Ｄ２の近接位置で、溝部１０Ｄ１，１０Ｄ２の側面形状に沿うように形成されている。すなわち、図８において、導体パターン３１，３２，３３は素体の長手方向に斜めに順にシフトするように配置されている。換言すると、インダクタ部３０のコイル巻回軸が素体の垂直方向から斜めに傾くように、導体パターン３１，３２，３３が形成されている。この構造により、インダクタ部３０の導体パターン３１，３２，３３の線長を稼ぐことができ、全体に小型化できる。
【００６２】
《第４の実施形態》
図１０は第４の実施形態に係る、電子機器内に組み込まれた状態のインダクタブリッジ１０４の断面図であり、インダクタブリッジ１０４を用いて実装基板２０１とアンテナ基板３０１とを接続した状態での断面図である。このインダクタブリッジ１０４の構造は第３の実施形態で図８に示したものと同じである。
【００６３】
図１０に示すように、アンテナ基板３０１には上記アンテナ素子パターンが形成されている。このアンテナ素子パターンの端部、または端部から引き出した箇所にインダクタブリッジ１０３の第２コネクタ５２が接続される。インダクタブリッジ１０３の第１コネクタ５１は実装基板２０１の上面に形成されている接続部に接続される。この実装基板２０１上の接続部は面状に広がったグランド導体ＧＮＤに導通している。
【００６４】
インダクタブリッジ１０４は、そのインダクタ部３０が実装基板２０１に対して垂直方向に延びるように設けられている。これにより、インダクタ部３０のコイル巻回軸は実装基板２０１に形成されているグランド導体ＧＮＤに対して平行となる。そのため、グランド導体ＧＮＤの影響を受けにくくできる。すなわち、インダクタ部３０とグランド導体ＧＮＤとの不要結合が抑制され、グランド導体ＧＮＤに生じる渦電流が抑制される。
【００６５】
なお、インダクタ部３０のコイル巻回軸は実装基板２０１に対して完全に平行で無くてもよく、少なくとも垂直にならないようにすれば、その角度に応じて上記効果は相当程度生じる。上記渦電流の低減のためには、インダクタ部３０が形成する面と実装基板との成す角度は６０°〜１２０°の範囲であることが好ましい。また、８０°〜１００°の範囲であることがさらに好ましい。
【００６６】
《第５の実施形態》
図１１は第５の実施形態に係るインダクタブリッジの主要部の断面図である。以上に示した各実施形態では、素体１０に断面逆台形の溝部を形成したが、溝部の断面形状は逆台形に限らない。図１１に示すように、階段状であってもよい。
【００６７】
なお、以上に示した各実施形態では、インダクタブリッジの素体を９０°に屈折させる例を示したが、屈折角は鋭角であってもよいし、鈍角であってもよい。また、以上に示した各実施形態では、インダクタブリッジの素体の一箇所または二箇所を屈曲（屈折）させる例を示したが、三箇所以上で屈曲（屈折）させてもよい。
【符号の説明】
【００６８】
ＧＮＤ…グランド導体
Ｌ１，Ｌ２…インダクタ
１０…素体
１０Ｄ，１０Ｄ１，１０Ｄ２…溝部
１１〜１５…樹脂基材
２１，２２…配線パターン
３０…インダクタ部
３１，３２，３３…導体パターン
３６…浮き電極
４１，４２…コネクタ実装電極
５１…第１コネクタ
５２…第２コネクタ
６１，６２…レジスト層
８５…外部部材
８６…実装部品
９１…アンテナ素子パターン
１０１〜１０４…インダクタブリッジ
２０１…実装基板
３０１…アンテナ基板
【図１】
0005920522.tif 000002
【図２】
0005920522.tif 000003
【図３】
0005920522.tif 000004
【図４】
0005920522.tif 000005
【図５】
0005920522.tif 000006
【図６】
0005920522.tif 000007
【図７】
0005920522.tif 000008
【図８】
0005920522.tif 000009
【図９】
0005920522.tif 000010
【図１０】
0005920522.tif 000011
【図１１】
0005920522.tif 000012