(57)【特許請求の範囲】
【請求項１】
第１端が入力電圧の印加端に接続されて第２端が整流平滑部を介して発光素子に接続される上側トランジスタと、
第１端が前記整流平滑部を介して前記発光素子に接続されて第２端が接地端に接続される下側トランジスタと、
前記上側トランジスタに流れるスイッチ電流に応じたモニタ電圧をサンプルホールドして電流検出信号を生成するサンプルホールド部と、
前記電流検出信号に応じた帰還電圧を生成する帰還電圧生成部と、
前記帰還電圧と参照電圧との差分に応じた誤差信号を生成するエラーアンプと、
三角波状または鋸波状のスロープ信号を生成する発振器と、
前記誤差信号と前記スロープ信号とを比較して比較信号を生成するコンパレータと、
前記比較信号に基づいて前記上側トランジスタ及び前記下側トランジスタを相補的にオン／オフさせるためのオン／オフ制御信号と前記サンプルホールド部のフェイズ切替信号を生成する制御部と、
を有することを特徴とする発光素子駆動装置。
【請求項２】
前記サンプルホールド部は、前記上側トランジスタのオン期間中に前記モニタ電圧を積分しながらサンプリングし、その積分値を前記電流検出信号としてホールドすることを特徴とする請求項１に記載の発光素子駆動装置。
【請求項３】
前記サンプルホールド部は、前記上側トランジスタのオン直後とオフ直前に設けられたマスク期間を避けて前記モニタ電圧を積分しながらサンプリングすることを特徴とする請求項２に記載の発光素子駆動装置。
【請求項４】
前記帰還電圧生成部は、
ドレインが前記帰還電圧の出力端に接続されたＰチャネル型のＦＥＴと、
反転入力端に印加される前記ＦＥＴのソース電圧が非反転入力端に印加される前記モニタ電圧と一致するように前記ＦＥＴのゲート電圧を生成するオペアンプと、
前記ＦＥＴのソースと前記入力電圧の印加端との間に接続された第１抵抗と、
前記ＦＥＴのドレインと接地端との間に接続された第２抵抗と、
を含むことを特徴とする請求項３に記載の発光素子駆動装置。
【請求項５】
前記サンプルホールド部は、
前記フェイズ切替信号に基づいて前記オペアンプの非反転入力端を前記モニタ電圧の印加端と前記オペアンプの非反転入力端の一方に接続する第１スイッチと、
前記入力電圧の印加端と前記ＦＥＴのゲートとの間に接続されたコンデンサと、
を含むことを特徴とする請求項４に記載の発光素子駆動装置。
【請求項６】
前記サンプルホールド部は、前記フェイズ切替信号に基づいて前記オペアンプの反転入力端と前記ＦＥＴのソースとの間を導通／遮断する第２スイッチをさらに含むことを特徴とする請求項５に記載の発光素子駆動装置。
【請求項７】
前記サンプルホールド部は、前記フェイズ切替信号に基づいて前記オペアンプの出力端と前記ＦＥＴのゲートとの間を導通／遮断する第３スイッチをさらに含むことを特徴とする請求項６に記載の発光素子駆動装置。
【請求項８】
前記モニタ電圧は、前記上側トランジスタの第２端に現れる矩形波状のスイッチ電圧であることを特徴とする請求項７に記載の発光素子駆動装置。
【請求項９】
前記第１抵抗は、前記上側トランジスタとペア性を持つトランジスタのオン抵抗であることを特徴とする請求項８に記載の発光素子駆動装置。
【請求項１０】
前記第２抵抗は、レーザトリミングによって抵抗値を調整することが可能であることを特徴とする請求項９に記載の発光素子駆動装置。
【請求項１１】
前記サンプルホールド部は、前記上側トランジスタのオン期間中に前記モニタ電圧のピーク値とボトム値をサンプリングし、その平均値を前記電流検出信号としてホールドすることを特徴とする請求項１に記載の発光素子駆動装置。
【請求項１２】
前記サンプルホールド部は、前記上側トランジスタのオン直後とオフ直前に設けられたマスク期間を避けて前記モニタ電圧のピーク値及びボトム値をサンプリングすることを特徴とする請求項１１に記載の発光素子駆動装置。
【請求項１３】
前記サンプルホールド部は、
第１コンデンサ及び第２コンデンサと、
第１フェイズ切替信号に基づいて前記モニタ電圧の印加端と前記第１コンデンサとの間を導通／遮断する第１スイッチと、
第２フェイズ切替信号に基づいて前記モニタ電圧の印加端と前記第２コンデンサとの間を導通／遮断する第２スイッチと、
第３フェイズ切替信号に基づいて前記第１コンデンサ及び前記第２コンデンサと前記電流検出信号の出力端との間を各々導通／遮断する第３スイッチ及び第４スイッチと、
を含むことを特徴とする請求項１２に記載の発光素子駆動装置。
【請求項１４】
前記入力電圧の印加端と前記上側トランジスタの第１端との間に接続されて前記モニタ電圧を生成するセンス抵抗をさらに有することを特徴とする請求項１３に記載の発光素子駆動装置。
【請求項１５】
請求項１〜請求項１４のいずれか一項に記載の発光素子駆動装置と、
前記発光素子駆動装置によって駆動される少なくとも一つの発光素子と、
を有することを特徴とする発光装置。
【請求項１６】
前記発光素子は、発光ダイオード、または、有機ＥＬ素子であることを特徴とする請求項１５に記載の発光装置。
【請求項１７】
車載ランプとして用いられることを特徴とする請求項１６に記載の発光装置。
【請求項１８】
ヘッドライトモジュール、ターンランプモジュール、または、リアランプモジュールとして車両に装着されることを特徴とする請求項１７に記載の発光装置。
【請求項１９】
請求項１７または請求項１８に記載の発光装置を有することを特徴とする車両。
【請求項２０】
前記発光装置は、ヘッドライト、白昼夜走行用光源、テールランプ、ストップランプ、及び、ターンランプの少なくとも一つとして用いられることを特徴とする請求項１９に記載の車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を駆動する発光素子駆動装置、並びに、これを用いた発光装置及び車両に関するものである。
【背景技術】
【０００２】
図１３は、発光装置の一従来例を示す図である。本従来例の発光装置は、少なくとも一つの発光素子（図１３では発光ダイオード）Ｚ１と、発光素子Ｚ１を駆動する発光素子駆動装置１００と、発光素子駆動装置１００から発光素子Ｚ１への給電経路に挿入されたセンス抵抗Ｒｓと、を有する。
【０００３】
発光素子駆動装置１００は、センス抵抗Ｒｓの両端電圧（出力電流Ｉｏに応じた電圧信号）を検出する出力電流検出部１０１と、出力電流Ｉｏが目標値と一致するように入力電圧Ｖｉから出力電圧Ｖｏを生成して発光素子Ｚ１に供給する出力電圧生成部１０２と、を集積化した半導体装置である。
【０００４】
なお、上記に関連する従来技術の一例としては、特許文献１や特許文献２を挙げることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３３９２９８号公報
【特許文献２】特開２００７−２８７９６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
確かに、上記従来例の発光装置であれば、発光素子Ｚ１に流れる出力電流Ｉｏを目標値に保つことにより、発光素子Ｚ１を一定の輝度で点灯させることが可能である。しかしながら、上記従来例の発光装置では、出力電流検出素子として高ワット対応型のセンス抵抗Ｒｓを必要とするので、高コストであるという問題があった。
【０００７】
本発明は、本願の発明者らにより見出された上記の問題点に鑑み、低コストで発光素子の定電流駆動を行うことが可能な発光素子駆動装置、並びに、これを用いた発光装置及び車両を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明に係る発光素子駆動装置は、第１端が入力電圧の印加端に接続されて第２端が整流平滑部を介して発光素子に接続される上側トランジスタと、前記上側トランジスタに流れるスイッチ電流に応じたモニタ電圧をサンプルホールドして電流検出信号を生成するサンプルホールド部と、前記電流検出信号に応じた帰還電圧を生成する帰還電圧生成部と、前記帰還電圧と参照電圧との差分に応じた誤差信号を生成するエラーアンプと、三角波状または鋸波状のスロープ信号を生成する発振器と、前記誤差信号と前記スロープ信号とを比較して比較信号を生成するコンパレータと、前記比較信号に基づいて前記上側トランジスタのオン／オフ制御信号と前記サンプルホールド部のフェイズ切替信号を生成する制御部と、を有する構成（第１の構成）とされている。
【０００９】
第１の構成から成る発光素子駆動装置において、前記サンプルホールド部は、前記上側トランジスタのオン期間中に前記モニタ電圧を積分しながらサンプリングし、その積分値を前記電流検出信号としてホールドする構成（第２の構成）にするとよい。
【００１０】
第２の構成から成る発光素子駆動装置において、前記サンプルホールド部は、前記上側トランジスタのオン直後とオフ直前に設けられたマスク期間を避けて前記モニタ電圧を積分しながらサンプリングする構成（第３の構成）にするとよい。
【００１１】
第３の構成から成る発光素子駆動装置において、前記帰還電圧生成部は、ドレインが前記帰還電圧の出力端に接続されたＰチャネル型のＦＥＴと、反転入力端に印加される前記ＦＥＴのソース電圧が非反転入力端に印加される前記モニタ電圧と一致するように前記ＦＥＴのゲート電圧を生成するオペアンプと、前記ＦＥＴのソースと前記入力電圧の印加端との間に接続された第１抵抗と、前記ＦＥＴのドレインと接地端との間に接続された第２抵抗と、を含む構成（第４の構成）にするとよい。
【００１２】
第４の構成から成る発光素子駆動装置において、前記サンプルホールド部は、前記フェイズ切替信号に基づいて前記オペアンプの非反転入力端を前記モニタ電圧の印加端と前記オペアンプの非反転入力端の一方に接続する第１スイッチと、前記入力電圧の印加端と前記ＦＥＴのゲートとの間に接続されたコンデンサと、を含む構成（第５の構成）にするとよい。
【００１３】
第５の構成から成る発光素子駆動装置において、前記サンプルホールド部は、前記フェイズ切替信号に基づいて前記オペアンプの反転入力端と前記ＦＥＴのソースとの間を導通／遮断する第２スイッチをさらに含む構成（第６の構成）にするとよい。
【００１４】
第６の構成から成る発光素子駆動装置において、前記サンプルホールド部は、前記フェイズ切替信号に基づいて前記オペアンプの出力端と前記ＦＥＴのゲートとの間を導通／遮断する第３スイッチをさらに含む構成（第７の構成）にするとよい。
【００１５】
第７の構成から成る発光素子駆動装置において、前記モニタ電圧は、前記上側トランジスタの第２端に現れる矩形波状のスイッチ電圧である構成（第８の構成）にするとよい。
【００１６】
第８の構成から成る発光素子駆動装置において、前記第１抵抗は、前記上側トランジスタとペア性を持つトランジスタのオン抵抗である構成（第９の構成）にするとよい。
【００１７】
第９の構成から成る発光素子駆動装置において、前記第２抵抗は、レーザトリミングによって抵抗値を調整することが可能である構成（第１０の構成）にするとよい。
【００１８】
第１の構成から成る発光素子駆動装置において、前記サンプルホールド部は、前記上側トランジスタのオン期間中に前記モニタ電圧のピーク値とボトム値をサンプリングし、その平均値を前記電流検出信号としてホールドする構成（第１１の構成）にするとよい。
【００１９】
第１１の構成から成る発光素子駆動装置において、前記サンプルホールド部は、前記上側トランジスタのオン直後とオフ直前に設けられたマスク期間を避けて前記モニタ電圧のピーク値とボトム値をサンプリングする構成（第１２の構成）にするとよい。
【００２０】
第１２の構成から成る発光素子駆動装置において、前記サンプルホールド部は、第１コンデンサ及び第２コンデンサと、第１フェイズ切替信号に基づいて前記モニタ電圧の印加端と前記第１コンデンサとの間を導通／遮断する第１スイッチと、第２フェイズ切替信号に基づいて前記モニタ電圧の印加端と前記第２コンデンサとの間を導通／遮断する第２スイッチと、第３フェイズ切替信号に基づいて前記第１コンデンサ及び前記第２コンデンサと前記電流検出信号の出力端との間を各々導通／遮断する第３スイッチ及び第４スイッチとを含む構成（第１３の構成）にするとよい。
【００２１】
第１３の構成から成る発光素子駆動装置は、前記入力電圧の印加端と前記上側トランジスタの第１端との間に接続されて前記モニタ電圧を生成するセンス抵抗をさらに有する構成（第１４の構成）にするとよい。
【００２２】
第１〜第１４いずれかの構成から成る発光素子駆動装置は、第１端が前記整流平滑部を介して前記発光素子に接続されて第２端が接地端に接続される下側トランジスタをさらに有する構成（第１５の構成）にするとよい。
【００２３】
また、本発明に係る発光装置は、第１〜第１５いずれかの構成から成る発光素子駆動装置と、前記発光素子駆動装置によって駆動される少なくとも一つの発光素子と、を有する構成（第１６の構成）とされている。
【００２４】
第１６の構成から成る発光装置において、前記発光素子は、発光ダイオード、または、有機ＥＬ素子である構成（第１７の構成）にするとよい。
【００２５】
第１７の構成から成る発光装置は、車載ランプとして用いられる構成（第１８の構成）にするとよい。
【００２６】
第１８の構成から成る発光装置は、ヘッドライトモジュール、ターンランプモジュールまたは、リアランプモジュールとして車両に装着される構成（第１９の構成）にするとよい。
【００２７】
また、本発明に係る車両は、第１８または第１９の構成から成る発光装置を有する構成（第２０の構成）とされている。
【００２８】
第２０の構成から成る車両において、前記発光装置は、ヘッドライト、白昼夜走行用光源、テールランプ、ストップランプ、及び、ターンランプの少なくとも一つとして用いられる構成（第２１の構成）にするとよい。
【発明の効果】
【００２９】
本発明によれば、低コストで発光素子の定電流駆動を行うことが可能な発光素子駆動装置、並びに、これを用いた発光装置及び車両を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】発光装置の第１実施形態を示す図
【図２】サンプルホールド部１８Ａの一構成例を示す図
【図３】制御部１３Ａの一構成例を示す図
【図４】第１実施形態における電流検出動作を説明するためのタイムチャート
【図５】発光装置の第２実施形態を示す図
【図６】サンプルホールド部１８Ｂ及び帰還電圧生成部１９Ｂの一構成例を示す図
【図７】制御部１３Ｂの一構成例を示す図
【図８】第２実施形態における電流検出動作を説明するためのタイムチャート
【図９】抵抗１９４の一構成例を示す図
【図１０】ＭＣＵとの連携機能を説明するための図
【図１１Ａ】発光装置が搭載される車両の外観図（前面）
【図１１Ｂ】発光装置が搭載される車両の外観図（背面）
【図１２Ａ】ＬＥＤヘッドライトモジュールの外観図
【図１２Ｂ】ＬＥＤターンランプモジュールの外観図
【図１２Ｃ】ＬＥＤリアランプモジュールの外観図
【図１３】発光装置の一従来例を示す図
【発明を実施するための形態】
【００３１】
＜第１実施形態＞
図１は、発光装置の第１実施形態を示す図である。第１実施形態の発光装置１は、発光素子駆動装置１０Ａと、コイルＬ１と、出力コンデンサＣ１と、位相補償用の抵抗Ｒ１及びコンデンサＣ２と、少なくとも一つの発光素子（発光ダイオード）Ｚ１と、を有する。
【００３２】
発光素子駆動装置１０Ａは、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１Ｈ及び１１Ｌ（以下では、上側トランジスタ１１Ｈ及び下側トランジスタ１１Ｌと呼ぶ）と、上側ドライバ１２Ｈ及び下側ドライバ１２Ｌと、制御部１３Ａと、コンパレータ１４と、発振器１５と、エラーアンプ１６と、センス抵抗１７と、サンプルホールド部１８Ａと、帰還電圧生成部１９Ａと、を集積化した半導体集積回路装置（いわゆるＬＥＤドライバＩＣ）である。また、発光素子駆動装置１０Ａは、外部との電気的な接続を確立するために複数の外部端子（図１では、外部端子Ｔ１〜Ｔ４のみを代表的に明示）を有する。
【００３３】
発光素子駆動装置１０Ａの外部において、外部端子Ｔ１は、入力電圧Ｖｉの印加端に接続されている。外部端子Ｔ２はコイルＬ１の第１端に接続されている。コイルＬ１の第２端（出力電圧Ｖｏの印加端）は、発光素子Ｚ１の第１端（アノード）に接続されている。発光素子Ｚ１の第２端（カソード）は、接地端に接続されている。出力コンデンサＣ１の第１端は、コイルＬ１の第２端に接続されている。出力コンデンサＣ１の第２端は、接地端に接続されている。外部端子Ｔ３は、接地端に接続されている。外部端子Ｔ４は、抵抗Ｒ１の第１端に接続されている。抵抗Ｒ１の第２端は、コンデンサＣ２の第１端に接続されている。コンデンサＣ２の第２端は、接地端に接続されている。なお、コイルＬ１と出力コンデンサＣ１は、外部端子Ｔ２に現れる矩形波状のスイッチ電圧Ｖｓｗを整流・平滑して出力電圧Ｖｏを生成する整流平滑部として機能する。
【００３４】
発光素子駆動装置１０Ａの内部において、上側トランジスタ１１Ｈのドレインは、センス抵抗１７を介して、外部端子Ｔ１に接続されている。上側トランジスタ１１Ｈのソースは、外部端子Ｔ２に接続されている。上側トランジスタ１１Ｈのゲートは、上側ドライバ１２Ｈの出力端に接続されている。下側トランジスタ１１Ｌのドレインは外部端子Ｔ２に接続されている。下側トランジスタ１１Ｌのソースは外部端子Ｔ３に接続されている。下側トランジスタ１１Ｌのゲートは、下側ドライバ１２Ｌの出力端に接続されている。すなわち、上側トランジスタ１１Ｈ及び下側トランジスタ１１Ｌは、入力電圧Ｖｉの印加端と接地端との間に直列接続されており、互いの接続ノード（スイッチ電圧Ｖｓｗの印加端）がコイルＬ１を介して出力コンデンサＣ１に接続されている。
【００３５】
上側ドライバ１２Ｈは、制御部１３からの指示に基づいて上側トランジスタ１１Ｈの制御信号ＧＨを生成する。上側トランジスタ１１Ｈは、制御信号ＧＨがハイレベルであるときにオンとなり、制御信号ＧＨがローレベルであるときにオフとなる。下側ドライバ１２Ｌは、制御部１３からの指示に基づいて下側トランジスタ１１Ｌの制御信号ＧＬを生成する。下側トランジスタ１１Ｌは、制御信号ＧＬがハイレベルであるときにオンとなり、制御信号ＧＬがローレベルであるときにオフとなる。
【００３６】
制御部１３Ａは、コンパレータ１４から入力される比較信号Ｓ０に基づいて上側ドライバ１２Ｈを駆動することにより、上側トランジスタ１１Ｈの制御信号ＧＨを生成する。また、制御部１３Ａは、比較信号Ｓ０に基づいて下側ドライバ１２Ｌを駆動することにより下側トランジスタ１１Ｌの制御信号ＧＬを生成する。基本的に、制御信号ＧＨは比較信号Ｓ０と同一の論理レベルを有する信号となり、制御信号ＧＬは比較信号Ｓ０の論理レベルを反転させた信号となる。従って、上側トランジスタ１１Ｈ及び下側トランジスタ１１Ｌは、制御信号ＧＨ及びＧＬに基づいて相補的（排他的）にオン／オフされる。
【００３７】
ただし、上記で用いられている「相補的（排他的）」という文言は、上側トランジスタ１１Ｈ及び下側トランジスタ１１Ｌのオン／オフが完全に逆転している場合のほか、貫通電流防止の観点から上側トランジスタ１１Ｈ及び下側トランジスタ１１Ｌの同時オフ期間が設けられている場合も含む。
【００３８】
また、制御部１３Ａは、比較信号Ｓ０と制御信号ＧＨの双方に基づいてサンプルホールド部１８Ａのフェイズ切替信号Ｓ１〜Ｓ３を生成する。制御部１３Ａの構成及び動作については後述する。
【００３９】
コンパレータ１４は、非反転入力端（＋）に印加される誤差電圧Ｖｅｒｒと、反転入力端（−）に印加されるスロープ電圧Ｖｓｌｐとを比較して比較信号Ｓ０を生成する。比較信号Ｓ０は、誤差電圧Ｖｅｒｒがスロープ電圧Ｖｓｌｐよりも高いときにハイレベルとなり、誤差電圧Ｖｅｒｒがスロープ電圧Ｖｓｌｐよりも低いときにローレベルとなる。
【００４０】
発振器１５は、三角波状または鋸波状のスロープ電圧Ｖｓｌｐを生成する。
【００４１】
エラーアンプ１６は、反転入力端（−）に印加される帰還電圧Ｖｆｂと、非反転入力端（＋）に印加される参照電圧Ｖｒｅｆとの差分に応じた電流出力を行うことにより、その出力端に誤差電圧Ｖｅｒｒを生成する。エラーアンプ１６の出力端から抵抗Ｒ１及びコンデンサＣ２に向かう方向を正方向と定義した場合、エラーアンプ１６は、帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆよりも低いときに正方向の電流を生成し、帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆよりも高いときに負方向の電流を生成する。従って、誤差電圧Ｖｅｒｒは、帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆよりも低いときには上昇し、帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆよりも高いときには低下する。
【００４２】
センス抵抗１７（抵抗値：Ｒ１７）は、外部端子Ｔ１と上側トランジスタ１１Ｈのドレインとの間に接続されて、上側トランジスタ１１Ｈに流れるスイッチ電流Ｉｓｗに応じたモニタ電圧Ｖ１（＝Ｖｉ−Ｉｓｗ×Ｒ１７）を生成する。
【００４３】
サンプルホールド部１８Ａは、モニタ電圧Ｖ１をサンプルホールドして電流検出電圧Ｖ２を生成する。より具体的に述べると、サンプルホールド部１８Ａは、上側トランジスタ１１Ｈのオン期間中にモニタ電圧Ｖ１のピーク値ＶＡとボトム値ＶＢをサンプリングし、その平均値ＶＣ（＝（ＶＡ＋ＶＢ）／２）に応じた電流検出電圧Ｖ２を生成してホールド出力する。サンプルホールド部１８Ａの構成及び動作については後述する。
【００４４】
帰還電圧生成部１９Ａは、電流検出電圧Ｖ２に応じた帰還電圧Ｖｆｂを生成する回路部であり、オペアンプ１９１と、Ｐチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタ１９２と、抵抗１９３及び１０４と、を含む。オペアンプ１９１の非反転入力端（＋）は、電流検出電圧Ｖ２の印加端に接続されている。オペアンプ１９１の反転入力端（−）は、トランジスタ１９２のソースに接続されている。トランジスタ１９２のソースは、抵抗１９３を介して外部端子Ｔ１に接続されている。トランジスタ１９２のドレインは、帰還電圧Ｖｆｂの印加端に接続される一方、抵抗１９４を介して接地端にも接続されている。
【００４５】
上記の帰還電圧生成部１９Ａにおいて、オペアンプ１９１は、反転入力端（−）に印加されるトランジスタ１９２のソース電圧が非反転入力端（＋）に印加される電流検出電圧Ｖ２と一致するように、トランジスタ１９２のゲート電圧を生成する。従って、抵抗１９３（抵抗値：Ｒ１９３）には、電流検出電圧Ｖ２（延いてはスイッチ電流Ｉｓｗ）に応じた帰還電流Ｉｆｂ（＝（Ｖｉ−Ｖ２）／Ｒ１９３）が流れる。そして、この帰還電流Ｉｆｂを抵抗１９４（抵抗値：Ｒ１９４）に流すことにより、帰還電圧Ｖｆｂ（＝Ｉｆｂ×Ｒ１９４）が生成される。
【００４６】
上記構成から成る発光素子駆動装置１０Ａは、発光素子Ｚ１に流れ続ける出力電流Ｉｏを監視するのではなく、上側トランジスタ１１Ｈのオン期間にのみ流れるスイッチ電流Ｉｓｗを監視し、スイッチ電流Ｉｓｗに応じたモニタ電圧Ｖ１の平均値をサンプルホールドして電流検出電圧Ｖ２を生成した上で、電流検出電圧Ｖ２に応じた帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆ（出力電流Ｉｏの目標値に相当）と一致するように、上側トランジスタ１１Ｈ及び下側トランジスタ１１Ｌをオン／オフさせる。上側トランジスタ１１Ｈに流れるスイッチ電流Ｉｓｗが一定であれば、発光素子Ｚ１に流れる出力電流Ｉｏも一定となり、さらには、発光素子Ｚ１に印加される出力電圧Ｖｏも一定となるので、発光素子Ｚ１が一定の輝度で点灯する。
【００４７】
このように、発光素子駆動装置１０Ａであれば、従来構成（図１３を参照）と異なり、出力電流検出素子として高ワット対応型のセンス抵抗Ｒｓが不要となるので、低コストで発光素子Ｚ１の定電流駆動を行うことが可能となる。
【００４８】
図２は、サンプルホールド部１８Ａの一構成例を示す図である。本構成例のサンプルホールド部１８Ａは、スイッチ１８０〜１８３と、コンデンサ１８４及び１８５とを含む。スイッチ１８０及び１８１の第１端は、いずれもモニタ電圧Ｖ１の印加端に接続されている。スイッチ１８２及び１８３の第１端は、いずれも電流検出電圧Ｖ２の印加端に接続されている。スイッチ１８０及び１８２の第２端は、いずれも、コンデンサ１８４の第１端に接続されている。スイッチ１８１及び１８３の第２端は、いずれもコンデンサ１８５の第１端に接続されている。コンデンサ１８４及び１８５の第２端は、いずれも入力電圧Ｖｉの印加端に接続されている。
【００４９】
スイッチ１８０の制御端は、フェイズ切替信号Ｓ１の印加端に接続されている。スイッチ１８１の制御端は、フェイズ切替信号Ｓ２の印加端に接続されている。スイッチ１８２及び１８３の制御端は、いずれもフェイズ切替信号Ｓ３の印加端に接続されている。
【００５０】
スイッチ１８０は、フェイズ切替信号Ｓ１がハイレベルであるときにオン状態（導通状態）となり、フェイズ切替信号Ｓ１がローレベルであるときにオフ状態（遮断状態）となる。このように、スイッチ１８０は、フェイズ切替信号Ｓ１に基づいてモニタ電圧Ｖ１の印加端とコンデンサ１８４の第１端との間を導通／遮断する。
【００５１】
スイッチ１８１は、フェイズ切替信号Ｓ２がハイレベルであるときにオン状態（導通状態）となり、フェイズ切替信号Ｓ２がローレベルであるときにオフ状態（遮断状態）となる。このように、スイッチ１８１は、フェイズ切替信号Ｓ２に基づいてモニタ電圧Ｖ１の印加端とコンデンサ１８５の第１端との間を導通／遮断する。
【００５２】
スイッチ１８２は、フェイズ切替信号Ｓ３がハイレベルであるときにオン状態（導通状態）となり、フェイズ切替信号Ｓ３がローレベルであるときにオフ状態（遮断状態）となる。このように、スイッチ１８２は、フェイズ切替信号Ｓ３に基づいて電流検出電圧Ｖ２の印加端とコンデンサ１８４の第１端との間を導通／遮断する。
【００５３】
スイッチ１８３は、フェイズ切替信号Ｓ３がハイレベルであるときにオン状態（導通状態）となり、フェイズ切替信号Ｓ３がローレベルであるときにオフ状態（遮断状態）となる。このように、スイッチ１８３は、フェイズ切替信号Ｓ３に基づいて電流検出電圧Ｖ２の印加端とコンデンサ１８５の第１端との間を導通／遮断する。
【００５４】
図３は、制御部１３Ａの一構成例（制御信号ＧＨとフェイズ切替信号Ｓ１〜Ｓ３の生成に関わる部分のみ）を示す図である。本構成例の制御部１３Ａは、ＯＲゲート１３１と、遅延部１３２及び１３３と、ＮＯＲゲート１３４と、ＡＮＤゲート１３５と、ＩＮＶゲート１３６と、を含む。
【００５５】
ＯＲゲート１３１は、比較信号Ｓ０と遅延比較信号Ｓ０ｄとの論理和信号を生成する。上側ドライバ１２Ｈは、ＯＲゲート１３１で生成された論理和信号に応じて制御信号ＧＨを生成する。遅延部１３２は、比較信号Ｓ０を遅延時間ｄだけ遅らせて遅延比較信号Ｓ０ｄを生成する。遅延部１３３は、制御信号ＧＨを遅延時間ｄだけ遅らせて遅延制御信号ＧＨｄを生成する。ＮＯＲゲート１３４は、遅延制御信号ＧＨｄと反転比較信号Ｓ０Ｂとの否定論理和信号を生成し、これをフェイズ切替信号Ｓ１として出力する。ＡＮＤゲート１３５は、比較信号Ｓ０と制御信号ＧＨとの論理積信号を生成し、これをフェイズ切替信号Ｓ２として出力する。ＩＮＶゲート１３６は、比較信号Ｓ０を論理反転させて反転比較信号Ｓ０Ｂを生成する。反転比較信号Ｓ０Ｂは、フェイズ切替信号Ｓ３として出力される。
【００５６】
図４は、第１実施形態におけるスイッチ電流Ｉｓｗの検出動作を説明するためのタイムチャートであり、上から順に、比較信号Ｓ０、遅延比較信号Ｓ０ｄ、制御信号ＧＨ、遅延制御信号ＧＨｄ、フェイズ切替信号Ｓ１〜Ｓ３、スイッチ電流Ｉｓｗ、モニタ電圧Ｖ１、電流検出電圧Ｖ２、及び、スイッチ電圧Ｖｓｗが描写されている。
【００５７】
比較信号Ｓ０は、時刻ｔ１０でハイレベルに立ち上がり、時刻ｔ１２でローレベルに立ち下がる。また、比較信号Ｓ０は、時刻ｔ１５でハイレベルに立ち上がり、時刻ｔ１７でローレベルに立ち下がる。
【００５８】
遅延比較信号Ｓ０ｄは、時刻ｔ１０から遅延時間ｄだけ遅れた時刻ｔ１１でハイレベルに立ち上がり、時刻ｔ１２から遅延時間ｄだけ遅れた時刻ｔ１３でローレベルに立ち下がる。また、遅延比較信号Ｓ０ｄは、時刻ｔ１５から遅延時間ｄだけ遅れた時刻ｔ１６でハイレベルに立ち上がり、時刻ｔ１７から遅延時間ｄだけ遅れた時刻ｔ１８でローレベルに立ち下がる。
【００５９】
制御信号ＧＨは、時刻ｔ１０でハイレベルに立ち上がり、時刻ｔ１３でローレベルに立ち下がる。また、制御信号ＧＨは、時刻ｔ１５でハイレベルに立ち上がり、時刻ｔ１８でローレベルに立ち下がる。制御信号ＧＨのハイレベル期間（ｔ１０〜ｔ１３、ｔ１５〜ｔ１８）には上側トランジスタ１１Ｈがオンとなり、制御信号ＧＨのローレベル期間（ｔ１３〜ｔ１５）には上側トランジスタ１１Ｈがオフとなる。
【００６０】
遅延制御信号ＧＨｄは、時刻ｔ１０から遅延時間ｄだけ遅れた時刻ｔ１１でハイレベルに立ち上がり、時刻ｔ１３から遅延時間ｄだけ遅れた時刻ｔ１４でローレベルに立ち下がる。また、遅延比較信号Ｓ０ｄは、時刻ｔ１５から遅延時間ｄだけ遅れた時刻ｔ１６でハイレベルに立ち上がり、時刻ｔ１８から遅延時間ｄだけ遅れた時刻ｔ１９でローレベルに立ち下がる。
【００６１】
フェイズ切替信号Ｓ１は、時刻ｔ１０でハイレベルに立ち上がり、時刻ｔ１１でローレベルに立ち下がる。また、フェイズ切替信号Ｓ１は、時刻ｔ１５でハイレベルに立ち上がり、時刻ｔ１６でローレベルに立ち下がる。フェイズ切替信号Ｓ１のハイレベル期間（ｔ１０〜ｔ１１、ｔ１５〜ｔ１６）にはスイッチ１８０がオン状態（導通状態）となり、フェイズ切替信号Ｓ１のローレベル期間（ｔ１１〜ｔ１５）にはスイッチ１８０がオフ状態（遮断状態）となる。
【００６２】
フェイズ切替信号Ｓ２は、時刻ｔ１１でハイレベルに立ち上がり、時刻ｔ１２でローレベルに立ち下がる。また、フェイズ切替信号Ｓ２は、時刻ｔ１６でハイレベルに立ち上がり、時刻ｔ１７でローレベルに立ち下がる。フェイズ切替信号Ｓ２のハイレベル期間（ｔ１１〜ｔ１２、ｔ１６〜ｔ１７）にはスイッチ１８１がオン状態（導通状態）となり、フェイズ切替信号Ｓ２のローレベル期間（ｔ１２〜ｔ１６）にはスイッチ１８１がオフ状態（遮断状態）となる。
【００６３】
フェイズ切替信号Ｓ３は、時刻ｔ１０でローレベルに立ち下がり、時刻ｔ１２でハイレベルに立ち上がる。また、フェイズ切替信号Ｓ３は、時刻ｔ１５でローレベルに立ち下がり、時刻ｔ１７でハイレベルに立ち上がる。フェイズ切替信号Ｓ３のローレベル期間（ｔ１０〜ｔ１２、ｔ１５〜ｔ１７）にはスイッチ１８２及び１８３がいずれもオフ状態（遮断状態）となり、フェイズ切替信号Ｓ３のハイレベル期間（ｔ１２〜ｔ１５）にはスイッチ１８２及び１８３がいずれもオン状態（導通状態）となる。
【００６４】
制御信号ＧＨのハイレベル期間（ｔ１０〜ｔ１３、ｔ１５〜ｔ１８）には、上側トランジスタ１１Ｈがオンするので、上側トランジスタ１１Ｈにスイッチ電流Ｉｓｗが流れ、スイッチ電流Ｉｓｗの電流値に応じてモニタ電圧Ｖ１（スイッチ電圧Ｖｓｗのハイレベル電圧）が低下する。一方、制御信号ＧＨのローレベル期間（ｔ１３〜ｔ１５）には、上側トランジスタ１１Ｈがオフするので、上側トランジスタ１１Ｈに流れていたスイッチ電流Ｉｓｗが遮断され、モニタ電圧Ｖ１が入力電圧Ｖｉまで上昇する。
【００６５】
次に、サンプルホールド部１８Ａの動作に着目する。時刻ｔ１０において、スイッチ１８１〜１８３がいずれもオフされた状態でスイッチ１８０のみがオンされると、コンデンサ１８４を用いたモニタ電圧Ｖ１のサンプリング動作（コンデンサ１８４の充電動作）が開始される。そして、時刻ｔ１１でスイッチ１８０がオフされると、コンデンサ１８４を用いたモニタ電圧Ｖ１のサンプリング動作が終了されて、コンデンサ１８４がモニタ電圧Ｖ１の印加端から切り離される。なお、時刻ｔ１１の時点でコンデンサ１８４の第１端に印加されていたモニタ電圧Ｖ１がピーク値ＶＡであるとした場合、コンデンサ１８４（容量値：Ｃ）の両端間には、電荷ＱＡ（＝Ｃ×（Ｖｉ−ＶＡ））が保持された状態となる。
【００６６】
一方、時刻ｔ１１において、スイッチ１８０、１８２、１８３がいずれもオフされた状態でスイッチ１８１のみがオンされると、コンデンサ１８５を用いたモニタ電圧Ｖ１のサンプリング動作（コンデンサ１８５の充電動作）が開始される。そして、時刻ｔ１２でスイッチ１８１がオフされると、コンデンサ１８５を用いたモニタ電圧Ｖ１のサンプリング動作が終了され、コンデンサ１８５がモニタ電圧Ｖ１の印加端から切り離される。なお、時刻ｔ１２の時点でコンデンサ１８５の第１端に印加されていたモニタ電圧Ｖ１がボトム値ＶＢであるとした場合、コンデンサ１８５（容量値：Ｃ）の両端間には、電荷ＱＢ（＝Ｃ×（Ｖｉ−ＶＢ））が保持された状態となる。
【００６７】
そして、時刻ｔ１２において、スイッチ１８０及び１８１がいずれもオフされ、スイッチ１８２及び１８３がいずれもオンされると、コンデンサ１８４の第１端とコンデンサ１８５の第１端がいずれも電流検出電圧Ｖ２の出力端に導通されて、電流検出電圧Ｖ２のホールド出力動作が開始される。
【００６８】
このとき、電流検出電圧Ｖ２は、コンデンサ１８４及び１８５の双方に蓄えられた電荷の和（＝ＱＡ＋ＱＢ）を合成容量（＝２Ｃ）で除した電圧値（＝（ＱＡ＋ＱＢ）／２Ｃ＝（Ｖｉ−（ＶＡ＋ＶＢ）／２）となる。すなわち、サンプルホールド部１８Ａでは、上側トランジスタ１１Ｈのオン期間中にモニタ電圧Ｖ１のピーク値ＶＡとボトム値ＶＢをサンプリングし、その平均値ＶＣ（＝（ＶＡ＋ＶＢ）／２）に応じた電流検出電圧Ｖ２がホールド出力される。
【００６９】
上記構成から成る発光素子駆動装置１０Ａにおいて、上側トランジスタ１１Ｈに流れるスイッチ電流Ｉｓｗが大きいほど、モニタ電圧Ｖ１が低くなるので、電流検出電圧Ｖ２も低くなる。逆に、スイッチ電流Ｉｓｗが小さいほど、モニタ電圧Ｖ１が高くなるので、電流検出電圧Ｖ２も高くなる。
【００７０】
電流検出電圧Ｖ２が低いほど、帰還電流Ｉｆｂが大きくなるので、帰還電圧Ｖｆｂが高くなる。逆に、電流検出電圧Ｖ２が高いほど、帰還電圧Ｉｆｂが小さくなるので、帰還電圧Ｖｆｂが低くなる。
【００７１】
帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆよりも高いときには誤差電圧Ｖｅｒｒが低下する。誤差電圧Ｖｅｒｒが低いほど比較信号Ｓ０のハイレベル期間が短くなるので、上側トランジスタ１１Ｈのオン期間も短くなり、スイッチ電流Ｉｓｗが小さくなる。逆に、帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆよりも低いときには誤差電圧Ｖｅｒｒが上昇する。誤差電圧Ｖｅｒｒが高いほど比較信号Ｓ０のハイレベル期間が長くなるので、上側トランジスタ１１Ｈのオン期間も長くなり、スイッチ電流Ｉｓｗが大きくなる。
【００７２】
このように、発光素子駆動装置１０Ａでは、スイッチ電流Ｉｓｗが目標値よりも大きければスイッチ電流Ｉｓｗを減らすようにフィードバックが掛かり、逆に、スイッチ電流Ｉｓｗが目標値よりも小さければスイッチ電流Ｉｓｗを増やすようにフィードバックが掛かる。上側トランジスタ１１Ｈに流れるスイッチ電流Ｉｓｗが一定であれば、発光素子Ｚ１に流れる出力電流Ｉｏも一定となり、さらには、発光素子Ｚ１に印加される出力電圧Ｖｏも一定となるので、発光素子Ｚ１が一定の輝度で点灯する。
【００７３】
なお、制御信号ＧＨの論理レベルが切り替わってから、上側トランジスタ１１Ｈのオン／オフ状態が完全に切り替わるまでには、所定のターンオン時間／ターンオフ時間（数ｎｓ）が必要となる。また、上側トランジスタ１１Ｈのオン／オフ状態を切り替える際にはスイッチ電流Ｉｓｗにリンギングが少なからず発生する。
【００７４】
そこで、サンプルホールド部１８Ａでは、モニタ電圧Ｖ１のピーク値ＶＡ及びボトム値ＶＢをホールドするタイミングが上側トランジスタ１１Ｈのオン／オフタイミングからずらして設定されている。より具体的に述べると、モニタ電圧Ｖ１のピーク値ＶＡをホールドするタイミングは、上側トランジスタ１１Ｈのオンタイミング（ｔ１０）から遅延時間ｄだけ遅れたタイミング（ｔ１１）に設定されている。また、モニタ電圧Ｖ１のボトム値ＶＢをホールドするタイミングは、上側トランジスタ１１Ｈのオフタイミング（ｔ１３）よりも遅延時間ｄだけ早いタイミング（ｔ１２）に設定されている。
【００７５】
このように、サンプルホールド部１８Ａは、上側トランジスタ１１Ｈのオン直後とオフ直前に設けられたマスク期間（遅延時間ｄ）を避けて、モニタ電圧Ｖ１のピーク値ＶＡ及びボトム値ＶＢをサンプリングする。このような構成とすることにより、モニタ電圧Ｖ１のピーク値ＶＡとボトム値ＶＢを正確にサンプルホールドして、スイッチ電流Ｉｓｗを正しく検出することが可能となる。なお、上記の遅延時間ｄは１０ｎｓ程度に設定することが望ましい。
【００７６】
＜第２実施形態＞
図５は、発光装置の第２実施形態を示す図である。第２実施形態は、先出の第１実施形態と基本的に同一の構成であり、発光素子駆動装置１０Ｂの内部構成に特徴を有する。そこで、第１実施形態と同一の構成要素については、図１と同一符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分について重点的な説明を行う。
【００７７】
発光素子駆動装置１０Ｂでは、スイッチ電流Ｉｓｗを検出するためのセンス抵抗１７が除かれており、スイッチ電流Ｉｓｗに応じたモニタ電圧として、上側トランジスタ１１Ｈ（オン抵抗値：Ｒｏｎ）のソースに現れる矩形波状のスイッチ電圧Ｖｓｗ（＝Ｖｉ−Ｉｓｗ×Ｒｏｎ）がサンプルホールド部１８Ｂに入力されている。また、発光素子駆動装置１０Ｂでは、制御部１３Ｂ、サンプルホールド部１８Ｂ、及び、帰還電圧生成部１９Ｂの構成及び動作についても種々の変更が加えられている。
【００７８】
特に、サンプルホールド部１８Ｂは、上側トランジスタ１１Ｈのオン期間中にスイッチ電圧Ｖｓｗを積分しながらサンプリングし、その積分値に応じた電流検出電圧Ｖ３（＝∫ΔＶｓｗ・ΔＴ）を生成してホールド出力する。サンプルホールド部１８Ｂの構成及び動作については後述する。
【００７９】
図６は、サンプルホールド部１８Ｂ及び帰還電圧生成部１９Ｂの一構成例を示す図である。サンプルホールド部１８Ｂは、スイッチ１８６〜１８８と、コンデンサ１８９と、を含む。帰還電圧生成部１９Ｂは、基本的に帰還電圧生成部１９Ａと同一の構成要素を有する。ただし、帰還電圧生成部１９Ｂは、オペアンプ１９１に代えてｇｍアンプ１９５を含み、かつ、抵抗１９３に代えてＮチャネル型ＭＯＳ電界効果トランジスタ１９６を含む。
【００８０】
スイッチ１８６の共通端はｇｍアンプ１９５の非反転入力端（＋）に接続されている。スイッチ１８６の第１選択端（Ｈ）は、外部端子Ｔ２に接続されている。スイッチ１８６の第２選択端（Ｌ）とスイッチ１８７の第１端は、いずれもｇｍアンプ１９５の反転入力端（−）に接続されている。スイッチ１８７の第２端は、トランジスタ１９２のソースに接続されている。スイッチ１８８の第１端は、ｇｍアンプ１９５の出力端に接続されている。スイッチ１８８の第２端は、トランジスタ１９２のゲートに接続されている。スイッチ１８６〜１８８の制御端はいずれもフェイズ切替信号Ｓ４の印加端に接続されている。コンデンサ１８９の第１端は、外部端子Ｔ１に接続されている。コンデンサ１８９の第２端は、トランジスタ１９２のゲートに接続されている。
【００８１】
トランジスタ１９２のソースは、トランジスタ１９６のソースに接続されている。トランジスタ１９６のドレインは、外部端子Ｔ１に接続されている。トランジスタ１９６のゲートは、定電圧（Ｖｉ＋Ｖｒｅｇ）の印加端に接続されている。トランジスタ１９２のドレインは、帰還電圧Ｖｆｂの印加端に接続される一方、抵抗１９４を介して接地端にも接続されている。
【００８２】
スイッチ１８６は、フェイズ切替信号Ｓ４がハイレベルであるときに第１選択端（Ｈ）と共通端との間を択一的に導通し、フェイズ切替信号Ｓ４がローレベルであるときに第２選択端（Ｌ）と共通端との間を択一的に導通する。このように、スイッチ１８６は、フェイズ切替信号Ｓ４に基づいてｇｍアンプ１９５の非反転入力端（＋）をスイッチ電圧Ｖｓｗの印加端とｇｍアンプ１９５の非反転入力端（＋）の一方に接続する。
【００８３】
スイッチ１８７は、フェイズ切替信号Ｓ４がハイレベルであるときにオン状態（導通状態）となり、フェイズ切替信号Ｓ４がローレベルであるときにオフ状態（遮断状態）となる。このように、スイッチ１８７は、フェイズ切替信号Ｓ４に基づいてｇｍアンプ１９５の反転入力端（＋）とトランジスタ１９２のソースとの間を導通／遮断する。
【００８４】
スイッチ１８８は、フェイズ切替信号Ｓ４がハイレベルであるときにオン状態（導通状態）となり、フェイズ切替信号Ｓ４がローレベルであるときにオフ状態（遮断状態）となる。このように、スイッチ１８８は、フェイズ切替信号Ｓ４に基づいてｇｍアンプ１９５の出力端とトランジスタ１９２のゲートとの間を導通／遮断する。
【００８５】
なお、図６では、図１や図５で図示が省略されていた上側ドライバ１２Ｈ及び下側ドライバ１２Ｌの電源系についても描写されているので、ここで詳細に説明しておく。発光素子駆動装置１０Ｂには、上側トランジスタ１２Ｈの第１電源端に印加するブースト電圧Ｖｂｓｔを生成する手段として、ダイオードＤ１とコンデンサＣ３から成るブートストラップ回路が採用されている。
【００８６】
ダイオードＤ１は、発光素子駆動装置１０Ｂに集積化されている。ダイオードＤ１のアノードは、定電圧Ｖｒｅｇの印加端に接続されている。ダイオードＤ１のカソードは、発光素子駆動装置１０Ｂの外部端子Ｔ５に接続されている。コンデンサＣ３は、発光素子駆動装置１０Ｂの外部において、外部端子Ｔ２と外部端子Ｔ５との間に接続されている。
【００８７】
上側ドライバ１２Ｈの第１電源端は、外部端子Ｔ５（ブースト電圧Ｖｂｓｔの印加端）に接続されている。上側ドライバ１２Ｈの第２電源端は、外部端子Ｔ２（スイッチ電圧Ｖｓｗの印加端）に接続されている。従って、上側トランジスタ１１Ｈのゲートに印加される制御信号ＧＨのハイレベルはブースト電圧Ｖｂｓｔとなり、制御信号ＧＨのローレベルはスイッチ電圧Ｖｓｗとなる。
【００８８】
下側ドライバ１２Ｌの第１電源端は、定電圧Ｖｒｅｇの印加端に接続されている。下側ドライバ１２Ｌの第２電源端は、外部端子Ｔ３（接地電圧ＧＮＤの印加端）に接続されている。従って、下側トランジスタ１１Ｌのゲートに印加される制御信号ＧＬのハイレベルは定電圧Ｖｒｅｇとなり、制御信号ＧＬのローレベルは接地電圧ＧＮＤとなる。
【００８９】
上記構成から成るブートストラップ回路の動作について説明する。上側トランジスタ１１Ｈがオフされて下側トランジスタ１１Ｌがオンされることにより、スイッチ電圧Ｖｓｗがローレベル（ＧＮＤ）となっているときには、定電圧Ｖｒｅｇの印加端からダイオードＤ１を介してコンデンサＣ３に流れ込む電流によってコンデンサＣ３が充電される。このとき、ブースト電圧Ｖｂｓｔは、ほぼ定電圧Ｖｒｅｇ（より正確には、定電圧ＶｒｅｇからダイオードＤ１の順方向降下電圧Ｖｆを差し引いた値（Ｖｒｅｇ−Ｖｆ））となる。
【００９０】
一方、コンデンサＣ３が充電されている状態で、上側トランジスタ１１Ｈがオンされ、下側トランジスタ１１Ｌがオフされることにより、スイッチ電圧Ｖｓｗがローレベル（ＧＮＤ）からハイレベル（Ｖｉ）に立ち上げられると、ブースト電圧Ｖｂｓｔは、スイッチ電圧Ｖｓｗのハイベル（Ｖｉ）よりも更にコンデンサＣ３の充電電圧分（ほぼＶｒｅｇ）だけ高い値（Ｖｉ＋Ｖｒｅｇ）に引き上げられる。このようなブースト電圧Ｖｂｓｔが上側ドライバ１２Ｈの第１電源端に印加されることにより、上側トランジスタ１１Ｈを確実にオン／オフ駆動することが可能となっている。
【００９１】
図７は、制御部１３Ｂの一構成例（制御信号ＧＨとフェイズ切替信号Ｓ４の生成に関わる部分のみ）を示す図である。本構成例の制御部１３Ｂは、ＯＲゲート１３１と、遅延部１３２及び１３３と、ＡＮＤゲート１３７と、を含む。
【００９２】
ＯＲゲート１３１は、比較信号Ｓ０と遅延比較信号Ｓ０ｄとの論理和信号を生成する。上側ドライバ１２Ｈは、ＯＲゲート１３１で生成された論理和信号に応じて制御信号ＧＨを生成する。遅延部１３２は、比較信号Ｓ０を遅延時間ｄだけ遅らせて遅延比較信号Ｓ０ｄを生成する。遅延部１３３は、制御信号ＧＨを遅延時間ｄだけ遅らせて遅延制御信号ＧＨｄを生成する。ＡＮＤゲート１３７は、比較信号Ｓ０と遅延制御信号ＧＨｄとの論理積信号を生成し、これをフェイズ切替信号Ｓ４として出力する。
【００９３】
図８は、第２実施形態におけるスイッチ電流Ｉｓｗの検出動作を説明するためのタイムチャートであり、上から順に、比較信号Ｓ０、遅延比較信号Ｓ０ｄ、制御信号ＧＨ、遅延制御信号ＧＨｄ、フェイズ切替信号Ｓ４、スイッチ電流Ｉｓｗ、電流検出電圧Ｖ３、及びスイッチ電圧Ｖｓｗが描写されている。
【００９４】
比較信号Ｓ０は、時刻ｔ２０でハイレベルに立ち上がり、時刻ｔ２２でローレベルに立ち下がる。また、比較信号Ｓ０は、時刻ｔ２５でハイレベルに立ち上がり、時刻ｔ２７でローレベルに立ち下がる。
【００９５】
遅延比較信号Ｓ０ｄは、時刻ｔ２０から遅延時間ｄだけ遅れた時刻ｔ２１でハイレベルに立ち上がり、時刻ｔ２２から遅延時間ｄだけ遅れた時刻ｔ２３でローレベルに立ち下がる。また、遅延比較信号Ｓ０ｄは、時刻ｔ２５から遅延時間ｄだけ遅れた時刻ｔ２６でハイレベルに立ち上がり、時刻ｔ２７から遅延時間ｄだけ遅れた時刻ｔ２８でローレベルに立ち下がる。
【００９６】
制御信号ＧＨは、時刻ｔ２０でハイレベルに立ち上がり、時刻ｔ２３でローレベルに立ち下がる。また、制御信号ＧＨは、時刻ｔ２５でハイレベルに立ち上がり、時刻ｔ２８でローレベルに立ち下がる。制御信号ＧＨのハイレベル期間（ｔ２０〜ｔ２３、ｔ２５〜ｔ２８）には上側トランジスタ１１Ｈがオンとなり、制御信号ＧＨのローレベル期間（ｔ２３〜ｔ２５）には上側トランジスタ１１Ｈがオフとなる。
【００９７】
遅延制御信号ＧＨｄは、時刻ｔ２０から遅延時間ｄだけ遅れた時刻ｔ２１でハイレベルに立ち上がり、時刻ｔ２３から遅延時間ｄだけ遅れた時刻ｔ２４でローレベルに立ち下がる。また、遅延比較信号Ｓ０ｄは、時刻ｔ２５から遅延時間ｄだけ遅れた時刻ｔ２６でハイレベルに立ち上がり、時刻ｔ２８から遅延時間ｄだけ遅れた時刻ｔ２９でローレベルに立ち下がる。
【００９８】
フェイズ切替信号Ｓ４は、時刻ｔ２１でハイレベルに立ち上がり、時刻ｔ２２でローレベルに立ち下がる。また、フェイズ切替信号Ｓ４は、時刻ｔ２６でハイレベルに立ち上がり、時刻ｔ２７でローレベルに立ち下がる。
【００９９】
制御信号ＧＨのハイレベル期間（ｔ２０〜ｔ２３、ｔ２５〜ｔ２８）には、上側トランジスタ１１Ｈがオンするので、スイッチ電圧Ｖｓｗがハイレベルとなる。このとき、スイッチ電圧Ｖｓｗは、上側トランジスタ１１Ｈに流れるスイッチ電流Ｉｓｗの電流値に応じた電圧値となる。一方、制御信号ＧＨのローレベル期間（ｔ２３〜ｔ２５）には、上側トランジスタ１１Ｈがオフして下側トランジスタ１１Ｌがオンするので、上側トランジスタ１１Ｈに流れていたスイッチ電流Ｉｓｗが遮断されて、スイッチ電圧Ｖｓｗがローレベル（ＧＮＤ）まで低下する。
【０１００】
次に、サンプルホールド部１８Ｂの動作に着目する。フェイズ切替信号Ｓ４のハイレベル期間ΔＴ（ｔ２１〜ｔ２２、ｔ２６〜ｔ２７）には、スイッチ１８６がｇｍアンプ１９５の非反転入力端（＋）とスイッチ電圧Ｖｓｗの印加端との間を導通する状態となり、スイッチ１８７がｇｍアンプ１９５の反転入力端（＋）とトランジスタ１９２のソースとの間を導通する状態となり、スイッチ１８８がｇｍアンプ１９５の出力端とトランジスタ１９２のゲートとの間を導通する状態となる。
【０１０１】
このとき、ｇｍアンプ１９５は、反転入力端（−）に印加されるトランジスタ１９２のソース電圧が非反転入力端（＋）に印加されるスイッチ電圧Ｖｓｗと一致するように、トランジスタ１９２のゲート電圧を生成する。ここで、トランジスタ１９２のゲートと入力電圧Ｖｉの印加端との間にはコンデンサ１８９が接続されているので、トランジスタ１９２のソースには、フェイズ切替信号Ｓ４のハイレベル期間ΔＴにおけるスイッチ電圧Ｖｓｗの積分値に応じた電流検出電圧Ｖ３（＝∫ΔＶｓｗ・ΔＴ）が印加される形となる。
【０１０２】
従って、トランジスタ１９６（オン抵抗値：Ｒ１９６）には、トランジスタ１９２のソースに印加される電流検出電圧Ｖ３（延いてはスイッチ電流Ｉｓｗ）に応じた帰還電流Ｉｆｂ（＝（Ｖｉ−Ｖ３）／Ｒ１９６）が流れる。そして、この帰還電流Ｉｆｂを抵抗１９４（抵抗値：Ｒ１９４）に流すことにより、帰還電圧Ｖｆｂ（＝Ｉｆｂ×Ｒ１９４）が生成される。
【０１０３】
なお、帰還電流Ｉｆｂが流されるトランジスタ１９６は、上側トランジスタ１１Ｈとペア性を持つように形成することが望ましい。このような構成とすることにより、上側トランジスタ１１Ｈに流れるスイッチ電流Ｉｓｗと、トランジスタ１９６に流れる帰還電流Ｉｆｂの挙動を一致させることが可能となる。
【０１０４】
また、帰還電圧生成部１９Ｂの消費電流を削減するために、トランジスタ１９６のオン抵抗値は、上側トランジスタ１１Ｈのオン抵抗値よりも十分大きい値（１００倍程度）に設計しておくことが望ましい。
【０１０５】
一方、フェイズ切替信号Ｓ４のローレベル期間（ｔ２２〜ｔ２６）には、スイッチ１８６がｇｍアンプ１９５の非反転入力端（＋）と反転入力端（−）との間を導通する状態となり、スイッチ１８７がｇｍアンプ１９５の反転入力端（＋）とトランジスタ１９２のソースとの間を遮断する状態となり、スイッチ１８８がｇｍアンプ１９５の出力端とトランジスタ１９２のゲートとの間を遮断する状態となる。
【０１０６】
このとき、トランジスタ１９２のソース電圧は、フェイズ切替信号Ｓ４がローレベルに立ち下げられる直前の電流検出電圧Ｖ３にホールドされる。従って、帰還電圧Ｖｆｂもフェイズ切替信号Ｓ４がローレベルに立ち下げられる直前の電圧値にホールドされる。
【０１０７】
なお、フェイズ切替信号Ｓ４のローレベル期間（ｔ２２〜ｔ２６）において、ｇｍアンプ１９５の反転入力端（＋）とトランジスタ１９２のソースとの間を遮断するスイッチ１８７を有する構成であれば、電流検出電圧Ｖ３のホールド時にｇｍアンプ１９５のバイアス電流経路をなくすことができる。
【０１０８】
また、フェイズ切替信号Ｓ４のローレベル期間（ｔ２２〜ｔ２６）において、ｇｍアンプ１９５の出力端とトランジスタ１９２のゲートとの間を遮断するスイッチ１８８を有する構成であれば、ｇｍアンプ１９５の非反転入力端（＋）と反転入力端（−）との間をスイッチ１８６でショートしたにも関わらず、ｇｍアンプ１９５の内部オフセットに起因して電流出力が継続された場合であっても、その電流出力によってコンデンサ１８９の充放電が行われることはないので、トランジスタ１９２のゲート電圧を確実に保持することが可能となる。
【０１０９】
なお、電流検出電圧Ｖ３をホールドする際には、ｇｍアンプ１９５の入出力経路を遮断する構成のほか、ｇｍアンプ１９５のバイアス電流を遮断して出力動作自体を停止させる構成が考えられる。ただし、この構成を採用した場合には、電流検出電圧Ｖ３のホールド動作からサンプリング動作への移行に際して、ｇｍアンプ１９５の起動時間を待つ必要が生じるので、動作速度の面で不利となる点には留意が必要である。
【０１１０】
上記構成から成る発光素子駆動装置１０Ｂにおいて、上側トランジスタ１１Ｈに流れるスイッチ電流Ｉｓｗが大きいほど、スイッチ電圧Ｖｓｗのハイレベルが低くなるので、電流検出電圧Ｖ３も低くなる。逆に、スイッチ電流Ｉｓｗが小さいほど、スイッチ電圧Ｖｓｗのハイレベルが高くなるので、電流検出電圧Ｖ３も高くなる。
【０１１１】
電流検出電圧Ｖ３が低いほど、帰還電流Ｉｆｂが大きくなるので、帰還電圧Ｖｆｂが高くなる。逆に、電流検出電圧Ｖ３が高いほど、帰還電流Ｉｆｂが小さくなるので、帰還電圧Ｖｆｂが低くなる。
【０１１２】
帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆよりも高いときには誤差電圧Ｖｅｒｒが低下する。誤差電圧Ｖｅｒｒが低いほど比較信号Ｓ０のハイレベル期間が短くなるので、上側トランジスタ１１Ｈのオン期間も短くなり、スイッチ電流Ｉｓｗが小さくなる。逆に、帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆよりも低いときには誤差電圧Ｖｅｒｒが上昇する。誤差電圧Ｖｅｒｒが高いほど比較信号Ｓ０のハイレベル期間が長くなるので、上側トランジスタ１１Ｈのオン期間も長くなり、スイッチ電流Ｉｓｗが大きくなる。
【０１１３】
このように、発光素子駆動装置１０Ｂでは、スイッチ電流Ｉｓｗが目標値よりも大きければスイッチ電流Ｉｓｗを減らすようにフィードバックが掛かり、逆に、スイッチ電流Ｉｓｗが目標値よりも小さければスイッチ電流Ｉｓｗを増やすようにフィードバックが掛かる。上側トランジスタ１１Ｈに流れるスイッチ電流Ｉｓｗが一定であれば、発光素子Ｚ１に流れる出力電流Ｉｏも一定となり、さらには、発光素子Ｚ１に印加される出力電圧Ｖｏも一定となるので、発光素子Ｚ１が一定の輝度で点灯する。
【０１１４】
なお、制御信号ＧＨの論理レベルが切り替わってから、上側トランジスタ１１Ｈのオン／オフ状態が完全に切り替わるまでには、所定のターンオン時間／ターンオフ時間（数ｎｓ）が必要となる。また、上側トランジスタ１１Ｈのオン／オフ状態を切り替える際にはスイッチ電流Ｉｓｗにリンギングが少なからず発生する。
【０１１５】
そこで、サンプルホールド部１８Ｂでは、スイッチ電圧Ｖｓｗの積分期間ΔＴが上側トランジスタ１１Ｈのオン／オフタイミングからずらして設定されている。より具体的に述べると、スイッチ電圧Ｖｓｗの積分を開始するタイミングは、上側トランジスタ１１Ｈのオンタイミング（ｔ２０）から遅延時間ｄだけ遅れたタイミング（ｔ２１）に設定されている。また、スイッチ電圧Ｖｓｗの積分を終了するタイミングは、上側トランジスタ１１Ｈのオフタイミング（ｔ２３）よりも遅延時間ｄだけ早いタイミング（ｔ２２）に設定されている。
【０１１６】
このように、サンプルホールド部１８Ｂは、上側トランジスタ１１Ｈのオン直後とオフ直前に設けられたマスク期間（遅延時間ｄ）を避けて、スイッチ電圧Ｖｓｗを積分しながらサンプリングする。このような構成とすることにより、スイッチ電圧Ｖｓｗの積分値を正確にサンプルホールドして、スイッチ電流Ｉｓｗを正しく検出することが可能となる。なお、上記の遅延時間ｄは１０ｎｓ程度に設定することが望ましい。
【０１１７】
なお、所定の積分期間ΔＴに亘ってスイッチ電流Ｉｓｗを累積的に検出する第２実施形態の構成は、スイッチ電流Ｉｓｗのピーク値とボトム値を各々ピンポイントで検出しなければならない第１実施形態と比べて、上側トランジスタ１１Ｈ及び下側トランジスタ１１Ｌのスイッチング周波数を高めた場合であっても、スイッチ電流Ｉｓｗの検出精度を維持しやすいというメリットがある。
【０１１８】
＜抵抗トリミング＞
図９は、抵抗１９４の一構成例を示す図である。本構成例の抵抗１９４は、抵抗１９４ａ及び１９４ｂと、レベルシフタ１９４ｃと、を含む。抵抗１９４ａ及び１９４ｂは、レーザトリミング（レーザによるヒューズの溶断処理）によって抵抗値を調整することが可能な可変抵抗回路である。抵抗１９４ａ（抵抗値：Ｒａ）は、帰還電流Ｉｆｂを電圧（＝Ｉｆｂ×Ｒａ）に変換してレベルシフタ１９４ｃに出力する。レベルシフタ１９４ｃは、抵抗１９４ａから入力される電圧を電流（α×Ｉｆｂ×Ｒａ）に変換して抵抗１９４ｂに出力する。抵抗１９４ｂ（抵抗値：Ｒｂ）は、レベルシフタ１９４ｃから入力される電流を帰還電圧Ｖｆｂ（＝α×Ｉｆｂ×Ｒａ×Ｒｂ）に変換する。
【０１１９】
本構成例の抵抗１９４であれば、抵抗値Ｒａ及びＲｂをレーザトリミングによって変化させることにより、帰還電流Ｉｆｂ（延いてはスイッチ電流Ｉｓｗ）に応じて生成される帰還電圧Ｖｆｂを任意に調整することが可能となる。
【０１２０】
＜ＭＣＵ［micro control unit］との連携機能＞
図１０は、ＭＣＵとの連携機能を説明するための図である。本構成例の発光素子駆動装置１０は、ＭＣＵ２０から参照電圧Ｖｒｅｆの可変制御信号を受け取るための外部端子Ｔ６と、帰還電圧ＶｆｂをＭＣＵ２０に出力するための外部端子Ｔ７と、を有する。このような構成とすることにより、ＭＣＵ２０からの指示に基づいて発光素子Ｚ１の輝度を可変制御したり、ＭＣＵ２０側で帰還電圧Ｖｆｂの状況を把握したりすることが可能となる。
【０１２１】
＜用途＞
発光装置１は、例えば、図１１Ａ及び図１１Ｂで示すように、車両Ｘ１０のヘッドライト（ハイビーム／ロービーム／スモールランプ／フォグランプなどを適宜含む）Ｘ１１、白昼夜走行（ＤＲＬ）用光源Ｘ１２、テールランプ（スモールランプやバックランプなどを適宜含む）Ｘ１３、ストップランプＸ１４、及び、ターンランプＸ１５などとして好適に用いることができる。
【０１２２】
なお、発光素子駆動装置１０Ａ及び１０Ｂは、駆動対象となる発光素子Ｚ１と共にモジュール（図１２ＡのＬＥＤヘッドライトモジュールＹ１０、図１２ＢのＬＥＤターンランプモジュールＹ２０、及び、図１２ＣのＬＥＤリアランプモジュールＹ３０など）として提供されるものであってもよいし、発光素子Ｚ１とは独立にＩＣ単体として提供されるものであってもよい。
【０１２３】
＜その他の変形例＞
なお、上記の実施形態では、発光素子として発光ダイオードを用いた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば、発光素子として有機ＥＬ［electro-luminescence］素子を用いることも可能である。
【０１２４】
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１２５】
本発明は、発光素子駆動装置、及び、これを用いた発光装置のコストダウンを実現する技術として利用することが可能である。
【符号の説明】
【０１２６】
１    発光装置
１０Ａ、１０Ｂ    発光素子駆動装置
１１Ｈ    Ｎチャネル型ＭＯＳ電界効果トランジスタ（上側トランジスタ）
１１Ｌ    Ｎチャネル型ＭＯＳ電界効果トランジスタ（下側トランジスタ）
１２Ｈ    上側ドライバ
１２Ｌ    下側ドライバ
１３Ａ、１３Ｂ    制御部
１３１    ＯＲゲート
１３２、１３３    遅延部
１３４    ＮＯＲゲート
１３５    ＡＮＤゲート
１３６    ＩＮＶゲート
１３７    ＡＮＤゲート
１４    コンパレータ
１５    発振器
１６    エラーアンプ
１７    センス抵抗
１８Ａ、１８Ｂ    サンプルホールド部
１８０〜１８３    スイッチ
１８４、１８５    コンデンサ
１８６、１８７、１８８    スイッチ
１８９    コンデンサ
１９Ａ、１９Ｂ    帰還電圧生成部
１９１    オペアンプ
１９２    Ｐチャネル型ＭＯＳ電界効果トランジスタ
１９３、１９４    抵抗
１９４ａ、１９４ｂ    抵抗（レーザトリミング対応）
１９４ｃ    レベルシフタ
１９５    ｇｍアンプ
１９６    Ｎチャネル型ＭＯＳ電界効果トランジスタ
２０    マイクロコントロールユニット（ＭＣＵ）
Ｔ１〜Ｔ７    外部端子
Ｌ１    コイル
Ｃ１〜Ｃ３    コンデンサ
Ｒ１    抵抗
Ｚ１    発光素子（発光ダイオード）
Ｘ１０    車両
Ｘ１１    ヘッドライト
Ｘ１２    白昼夜走行（ＤＲＬ）用光源
Ｘ１３    テールランプ
Ｘ１４    ストップランプ
Ｘ１５    ターンランプ
Ｙ１０    ＬＥＤヘッドライトモジュール
Ｙ２０    ＬＥＤターンランプモジュール
Ｙ３０    ＬＥＤリアランプモジュール
【図１】
0005957236.tif 000002
【図２】
0005957236.tif 000003
【図３】
0005957236.tif 000004
【図４】
0005957236.tif 000005
【図５】
0005957236.tif 000006
【図６】
0005957236.tif 000007
【図７】
0005957236.tif 000008
【図８】
0005957236.tif 000009
【図９】
0005957236.tif 000010
【図１０】
0005957236.tif 000011
【図１１Ａ】
0005957236.tif 000012
【図１１Ｂ】
0005957236.tif 000013
【図１２Ａ】
0005957236.tif 000014
【図１２Ｂ】
0005957236.tif 000015
【図１２Ｃ】
0005957236.tif 000016
【図１３】
0005957236.tif 000017