(57)【特許請求の範囲】
【請求項１】
イオンドーピング装置を用いて水素を含むガスをソースガスとしてＨ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋イオンの割合を８０％以上として発生させ、
半導体基板中に、Ｈ２Ｏ＋が前記Ｈ３＋に対して３％以下であるイオンビームを照射することにより、前記半導体基板中に脆化領域を形成し、
前記半導体基板の表面及びベース基板の表面を対向させ、接触させることにより、前記半導体基板及び前記ベース基板を貼り合わせ、
貼り合わせた前記半導体基板及び前記ベース基板を加熱し、前記脆化領域において分離させることにより、前記ベース基板上に半導体層を形成した後、
前記半導体基板に前記脆化領域を形成する工程を行い他のベース基板に半導体層を形成することを繰り返し行うことを特徴とするＳＯＩ基板の作製方法。
【請求項２】
イオンドーピング装置を用いて水素を含むガスをソースガスとしてＨ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋イオンの割合を８０％以上として発生させ、
半導体基板中に、Ｈ２Ｏ＋が前記Ｈ３＋に対して０．３％以下であるイオンビームを照射することにより、前記半導体基板中に脆化領域を形成し、
前記半導体基板の表面及びベース基板の表面を対向させ、接触させることにより、前記半導体基板及び前記ベース基板を貼り合わせ、
貼り合わせた前記半導体基板及び前記ベース基板を加熱し、前記脆化領域において分離させることにより、前記ベース基板上に半導体層を形成した後、
前記半導体基板に前記脆化領域を形成する工程を行い他のベース基板に半導体層を形成することを繰り返し行うことを特徴とするＳＯＩ基板の作製方法。
【請求項３】
請求項１または請求項２において、
前記イオンドーピング装置は、チャンバにステンレス部材を用い、
前記チャンバの最表面は、クロム（Ｃｒ）リッチ化され、または酸化クロム（Ｃｒ２Ｏ３）膜が形成されていることを特徴とするＳＯＩ基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される発明の一態様は、ＳＯＩ基板の作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が存在するＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。
【０００３】
ＳＯＩ基板を製造する方法の１つに、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入することによって表面から所定の深さに微小気泡層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。その後、熱処理を行うことにより、微小気泡層が劈開面となり、水素イオンが注入されたシリコンウエハの一部が微小気泡層を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン膜を形成することができる。
【０００４】
また、このような水素イオン注入剥離法を用いて単結晶シリコン層をガラスからなるベース基板上に形成する方法が提案されている（例えば、特許文献２参照）。ガラス基板はシリコンウエハよりも大面積化が可能であり且つ安価な基板であるため、ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。
【０００５】
単結晶半導体基板に加速した水素イオンを照射して、特定の深さに水素イオンを注入、またはドーピングして脆化領域を形成する。次いで加熱処理して当該脆化領域が含む水素を膨張せしめて、劈開面を当該脆化領域に形成する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１２４０９２号公報
【特許文献２】特開２００２−１７０９４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながらイオンドーピング装置を用いて水素イオンが照射される際には、水素イオンだけでなく、酸素や酸素を含む化合物（例えば、水（Ｈ２Ｏ））も同時に半導体基板に添加されてしまう。このように酸素添加された半導体基板から半導体層を分離すると、得られた半導体層に酸素由来の欠陥が生じてしまう恐れがある。
【０００８】
また、上記の酸素由来の欠陥が生じた半導体層を用いて半導体装置を作製すると、得られた半導体装置の信頼性を損なう恐れがある。
【０００９】
以上を鑑みて、開示される発明の一様態では、欠陥の少ない半導体層を得ることを課題の一とする。
【００１０】
また開示される発明の一様態では、信頼性の高い半導体装置を得ることを課題の一とする。
【課題を解決するための手段】
【００１１】
開示される発明の一様態は、半導体基板中に、Ｈ２Ｏ＋が水素イオン（Ｈ３＋）に対して３％以下であるイオンビームを照射することにより、当該半導体基板中に脆化領域を形成し、当該半導体基板の表面及びベース基板の表面を対向させ、接触させることにより、当該半導体基板及び当該ベース基板を貼り合わせ、貼り合わせた当該半導体基板及び当該ベース基板を加熱し、当該脆化領域において分離させることにより、当該ベース基板上に半導体層を形成することを特徴とするＳＯＩ基板の作製方法に関する。
【００１２】
開示される発明の一様態は、半導体基板中に、Ｈ２Ｏ＋が水素イオン（Ｈ３＋）に対して０．３％以下であるイオンビームを照射することにより、当該半導体基板中に脆化領域を形成し、当該半導体基板の表面及びベース基板の表面を対向させ、接触させることにより、当該半導体基板及び当該ベース基板を貼り合わせ、貼り合わせた当該半導体基板及び当該ベース基板を加熱し、当該脆化領域において分離させることにより、当該ベース基板上に半導体層を形成することを特徴とするＳＯＩ基板の作製方法に関する。
【００１３】
開示される発明の一様態において、当該照射されたイオンビームは、炭素（Ｃ）が当該水素イオン（Ｈ３＋）に対して３％以下であるイオンビームであることを特徴とする。
【００１４】
開示される発明の一様態において、当該照射されたイオンビームは、炭素（Ｃ）が当該水素イオン（Ｈ３＋）に対して０．３％以下であるイオンビームであることを特徴とする。
【００１５】
開示される発明の一態様において、Ｈ２Ｏ＋が水素イオン（Ｈ３＋）に対して３％以下、好ましくは０．３％以下であるイオンビームを照射することにより、酸素や酸素を含む化合物が水素イオンと同時に半導体基板に添加されるのを抑制することができる。
【００１６】
酸素や酸素を含む化合物が水素イオンと同時に半導体基板に添加されるのを抑制することにより、欠陥の少ない半導体層を得ることができる。
【００１７】
上述のような欠陥の少ない半導体層を用いて半導体装置を作製すると、信頼性の高い半導体装置を得ることができる。
【００１８】
さらに炭素（Ｃ）が水素イオン（Ｈ３＋）に対して３％以下、好ましくは０．３％以下であるイオンビームを照射することにより、炭素や炭素を含む化合物が水素イオンと同時に半導体基板に添加されるのを抑制することができる。炭素も半導体層に欠陥を生じさせる原因となるため、炭素や炭素を含む化合物が半導体基板に添加されるのを抑制することにより、欠陥の少ない半導体層を得ることができる。またこのような欠陥の少ない半導体層を用いて半導体装置を作製すると、信頼性の高い半導体装置を得ることができる。
【００１９】
当該イオンビームを得るためには、例えば、半導体基板をイオンドーピング装置に入れる前に、イオンドーピング装置のチャンバを加熱して、チャンバ表面に付着している水分や炭素含有物を除去すればよい。
【００２０】
或いは、イオンドーピング装置の内部に水分や炭素含有物を除去可能なフィルタを設置し、イオンビームが照射される前に当該水分や炭素含有物を除去すればよい。
【００２１】
更にＳＵＳ（ステンレス）部材をチャンバに用いる場合には、チャンバの最表面をクロム（Ｃｒ）リッチ化する、或いはチャンバの最表面に酸化クロム（Ｃｒ２Ｏ３）膜を形成すると、チャンバ表面の水分吸着を低下させることができる。これにより、当該チャンバの加熱やフィルタによる水分や炭素含有物の除去を効果的に行うことができる。
【００２２】
一般に、「ＳＯＩ基板」は絶縁表面上にシリコン層が設けられた構成の半導体基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の半導体基板をも含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン層に限定されない。また、本明細書等において、半導体基板は、半導体材料のみからなる基板を指すに留まらず、半導体材料を含む基板全般を示すものとする。つまり、本明細書等においては「ＳＯＩ基板」も広く半導体基板に含まれる。
【００２３】
なお、本明細書等において単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同様の方向を向いているものをいう。つまり、結晶欠陥やダングリングボンドなどを含んでいても、上記のように結晶軸の方向が揃っているものは単結晶として扱う。
【００２４】
また、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、表示装置や、集積回路は半導体装置に含まれる。また、本明細書等において表示装置とは、発光表示装置や液晶表示装置、電気泳動素子を用いた表示装置を含む。発光表示装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等がある。
【００２５】
なお、第１、第２、又は第３として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【発明の効果】
【００２６】
開示される発明の一様態により、欠陥の少ない半導体層を得ることができる。
【００２７】
また開示される発明の一様態により、信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
【００２８】
【図１】ＳＯＩ基板の作製方法を示す断面図。
【図２】ＳＯＩ基板の作製方法を示す断面図。
【図３】イオンビームのマススペクトルを示す図。
【図４】欠陥の生じた半導体層のＴＥＭ写真。
【図５】分離回数と輝点数の関係を示す図。
【図６】半導体装置の作製工程を示す断面図。
【図７】半導体装置の作製工程を示す断面図。
【図８】半導体装置の作製工程を示す断面図。
【発明を実施するための形態】
【００２９】
以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００３０】
［実施の形態１］
まずボンド基板として半導体基板１１０を用意する。半導体基板１１０としては、多結晶半導体基板または単結晶半導体基板を用いることができる。半導体基板１１０としては、例えば、多結晶または単結晶のシリコン基板やゲルマニウム基板、シリコンゲルマニウム基板、炭化シリコン基板などの第１４族元素でなる半導体基板、またガリウムヒ素やインジウムリン等の化合物半導体基板が挙げられる。シリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。なお、特段の断りが無い限り、矩形には正方形が含まれることとする。以下の説明では、半導体基板１１０として、矩形状に加工された単結晶シリコン基板（シリコンウェハ）を用いる場合について示す。
【００３１】
また一方で、ベース基板１００を用意する。ベース基板１００には、液晶表示装置などに使用されている透光性を有するガラス基板を用いることができる。ガラス基板としては、歪み点が６００℃以上であるものを用いることが好ましい。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。ベース基板１００として大面積化が可能で安価なガラス基板を用いることにより、シリコン基板を用いる場合と比較して低コスト化を図ることができる。
【００３２】
また、ベース基板１００として、セラミック基板、石英基板やサファイア基板などの絶縁体でなる基板、シリコンなどの半導体基板、金属やステンレスなどの導電体でなる基板などを用いることもできる。他にも、ベース基板１００として、作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。以下の説明では、ベース基板１００として、矩形状に加工されたガラス基板を用いる場合について示す。
【００３３】
なおベース基板１００上には、絶縁層１０１を形成する。絶縁層１０１の形成方法は特に限定されないが、例えば、スパッタリング法、プラズマＣＶＤ法などを用いることができる。絶縁層１０１は、貼り合わせに係る表面を有する層であるから、その表面が、高い平坦性を有するように形成されることが好ましい。絶縁層１０１は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムなどから選ばれた一または複数の材料を用いて形成することができる。例えば、酸化シリコンを用いて絶縁層１０１を形成する場合には、有機シランガスを用いて化学気相成長法により形成することで極めて平坦性に優れた絶縁層１０１を得ることができる。なお、本実施の形態においては絶縁層１０１を単層構造としているが、積層構造としても良い。また貼り合わせに際して特に問題がない場合など、絶縁層１０１を設ける必要がない場合には、絶縁層１０１を設けない構成としてもよい。
【００３４】
次に、半導体基板１１０に絶縁層１１４を形成する（図１（Ａ）参照）。
【００３５】
絶縁層１１４は、例えば、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、窒化酸化シリコン層等の単層、又はこれらを積層させた層を用いることができる。これらの層は、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。また、ＣＶＤ法を用いて絶縁層１１４を形成する場合には、テトラエチルオルソシリケート（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン層を絶縁層１１４に用いることが生産性の点から好ましい。
【００３６】
なお、酸化窒化シリコン層とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）、及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン層とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５０原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００３７】
また、絶縁層１１４は、半導体基板１１０に熱酸化処理を行うことにより形成してもよい。この場合、熱酸化処理は、ハロゲンを添加した酸化性雰囲気中で熱処理を行うことが好ましい。このような熱酸化処理の一例としては、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、９００℃〜１１５０℃の温度（たとえば９５０℃）で熱酸化処理を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される酸化層の厚さとしては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
【００３８】
本実施の形態では、半導体基板１１０に塩化水素（ＨＣｌ）を含む雰囲気中で熱酸化処理を行うことにより、絶縁層１１４（ここでは、酸化シリコン層）を形成する。従って、絶縁層１１４は、塩素原子を含有した層となる。
【００３９】
なお本実施の形態では、半導体基板１１０の全面に絶縁層１１４を形成しているが、ベース基板１００と貼り合わせる面（すなわち後述の工程で水素イオン１０３が照射される面）上のみに絶縁層１１４を形成してもよい。さらに貼り合わせに際して特に問題がない場合など、絶縁層１１４を設ける必要がない場合には、絶縁層１１４を設けない構成としてもよい。
【００４０】
次に、絶縁層１１４が形成された半導体基板１１０に水素イオン１０３を照射する。これにより、半導体基板１１０中に脆化領域１１２を形成する（図１（Ｂ）参照）。
【００４１】
水素イオン１０３を半導体基板１１０に照射する際には、イオンドーピング装置を用いる。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。
【００４２】
イオンドーピング装置を用いる場合、ソースガスとして水素を含むガス、例えば１００％水素ガスを用いる。該水素を含むガスを用いることによりイオン種としてＨ＋、Ｈ２＋、Ｈ３＋を生成することができる。水素を含むガスをソースガスとして用いる場合には、Ｈ３＋を多く照射することが好ましい。具体的には、イオンビームに、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋が７０％以上含まれるようにすることが好ましい。また、Ｈ３＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ３＋の割合を高めておくことで、脆化領域１１２に１×１０２１ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることが可能である。これにより、脆化領域１１２における分離が容易になる。また、Ｈ３＋を多く照射することで、Ｈ＋、Ｈ２＋を照射する場合より短時間で脆化領域１１２を形成することができる。また、Ｈ３＋を用いることで、水素イオン１０３の平均侵入深さを浅くすることができるため、脆化領域１１２を浅い領域に形成することが可能になる。
【００４３】
イオンドーピング装置の内部に設けられ、イオンドーピング装置を構成する部材の表面には、除去しきれない水分が付着している。当該水分は、水素イオン１０３の照射時に気化及びイオン化し、上記水素を含むガス中に混入してしまう。そのため水素イオン１０３の照射と同時に、イオンドーピング装置内部に付着した水分等由来の酸素が半導体基板１１０に添加されてしまう恐れがある。
【００４４】
水素イオン１０３の照射と同時に添加された酸素は、半導体基板１１０の結晶中に侵入し、転位や酸素析出物などの結晶欠陥の原因となってしまう。このように酸素原子が結晶中に侵入して転位や欠陥が発生した半導体基板１１０から半導体層を分離すると、転位や酸素析出物などの結晶欠陥を含むＳＯＩ基板が作製される恐れがある。
【００４５】
また半導体基板１１０を分離後繰り返し利用する場合、半導体基板１１０中に転位や結晶欠陥が残存してしまうと、再度半導体層を得る際に転位や結晶欠陥を含むＳＯＩ基板が作製される恐れがある。
【００４６】
そのため、水素イオン１０３を含むイオンビームは、Ｈ２Ｏ＋が水素イオン（Ｈ３＋）に対して３％以下、好ましくは０．３％以下であることが好ましい。このように酸素の濃度が低いイオンビームを用いて水素イオン１０３を照射すると、半導体基板１１０中に酸素原子が添加されるのを抑制できる。半導体基板１１０中に酸素原子が添加されるのを抑制できると、このような半導体基板１１０から分離した半導体層中に、転位や欠陥が生じるのを抑制することができる。
【００４７】
また炭素（Ｃ）が半導体基板１１０の結晶中に侵入すると、酸素と同様に、転位や欠陥の原因となってしまう。よって、イオンビーム中の炭素（Ｃ）は水素イオン（Ｈ３＋）に対して３％以下、好ましくは０．３％以下であることが好ましい。
【００４８】
当該イオンビームを得るためには、例えば、半導体基板１１０をイオンドーピング装置に入れる前に、イオンドーピング装置のチャンバを加熱して、チャンバ表面に付着している水分や炭素含有物を除去すればよい。
【００４９】
或いは、イオンドーピング装置の内部に水分や炭素含有物を除去可能なフィルタを設置し、イオンビームが照射される前に当該水分や炭素含有物を除去すればよい。
【００５０】
更にＳＵＳ（ステンレス）部材をチャンバに用いる場合には、チャンバの最表面をクロム（Ｃｒ）リッチ化する、或いはチャンバの最表面に酸化クロム（Ｃｒ２Ｏ３）膜を形成すると、チャンバ表面の水分吸着を低下させることができる。これにより、当該チャンバの加熱やフィルタによる水分や炭素含有物の除去を効果的に行うことができる。
【００５１】
上述のように、加速された水素イオン１０３を含むイオンビームが照射され、半導体基板１１０の表面から所定の深さの領域に脆化領域１１２が形成される。脆化領域１１２が形成される深さは、イオンビームの加速エネルギーやイオンビームの入射角によって制御される。つまり、脆化領域１１２は、水素イオン１０３の平均侵入深さと同程度の深さの領域に形成されることになる。ここで、脆化領域１１２が形成される深さは、半導体基板１１０の全面において均一であることが望ましい。
【００５２】
上述の脆化領域１１２が形成される深さにより、半導体基板１１０から分離される半導体層の厚さが決定される。脆化領域１１２が形成される深さは、半導体基板１１０の表面から５０ｎｍ以上１μｍ以下であり、好ましくは５０ｎｍ以上３００ｎｍ以下である。
【００５３】
イオンドーピング装置を用いる場合の脆化領域１１２の形成工程は、例えば、以下の条件で行うことができる。
【００５４】
加速電圧が、１０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）である。
【００５５】
ドーズ量が、１×１０１６ｉｏｎｓ／ｃｍ２以上４×１０１６ｉｏｎｓ／ｃｍ２以下である。
【００５６】
ビーム電流密度が、２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）である。
【００５７】
次に、ベース基板１００と半導体基板１１０とを貼り合わせる（図１（Ｃ）参照）。具体的には、ベース基板１００の表面と半導体基板１１０の表面とを対向させて、ベース基板１００に形成された絶縁層１０１と、半導体基板１１０に形成された絶縁層１１４とを貼り合わせる。
【００５８】
なお、ベース基板１００と半導体基板１１０とを貼り合わせる前に、半導体基板１１０上に形成された絶縁層１１４及びベース基板１００上の少なくとも一方に表面処理を行うことが好ましい。表面処理を行うことで、半導体基板１１０とベース基板１００の接合界面での接合強度を向上させることができる。さらに、表面処理を行うことで、基板上に存在するパーティクル（ゴミ、とも記す）を低減することができるため、パーティクル等に起因する貼り合わせ不良を低減することができる。
【００５９】
表面処理としては、ウェット処理、ドライ処理、またはウェット処理及びドライ処理の組み合わせが挙げられる。また、異なるウェット処理を組み合わせる、または異なるドライ処理を組み合わせて行うことができる。
【００６０】
ベース基板１００と半導体基板１１０を貼り合わせる場合は、ベース基板１００又は半導体基板１１０、あるいはその両方を加熱すると、ベース基板１００と半導体基板１１０の貼り合わせの界面に起因する不良を抑制することができる。ベース基板１００を加熱する場合は、ベース基板１００の加熱温度は、５０℃以上１００℃以下、好ましくは５５℃以上９５℃以下とする。加熱時間については特に限定されず、ベース基板１００が所望の温度になるよう適切な条件を設定すればよい。例えば、１８０秒間加熱することができる。
【００６１】
次に、所望の温度に加熱されたベース基板１００を押圧することで、ベース基板１００の端部と、半導体基板１１０の端部とを接触させる。また、ピンなどを用いてベース基板１００または半導体基板１１０の一点、たとえばベース基板１００の中央を押圧することで、ベース基板１００と半導体基板１１０とを接触させてもよい。接触させた部分からベース基板１００と半導体基板１１０との貼り合わせが開始され、貼り合わせは、その開始地点から同心円を描くように進行する。例えば、ベース基板１００と半導体基板１１０の角部の一から貼り合わせを開始させる場合、貼り合わせは、該角部の対角に位置する角部に向かって同心円状に進行し、全面に及ぶ。
【００６２】
次に、半導体基板１１０とベース基板１００とを貼り合わせた後に、貼り合わされたベース基板１００及び半導体基板１１０に対して熱処理を施して、貼り合わせを強固なものとすることが好ましい。この際の加熱温度は、脆化領域１１２における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とする。熱処理時間については特に限定されず、処理時間と貼り合わせ強度との関係から適切な条件を設定すればよい。熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置などを用いることができる。また、マイクロ波などを照射して、該領域のみを局所的に加熱することもできる。貼り合わせ強度に問題がない場合には、上記熱処理は省略すれば良い。本実施の形態においては２００℃、２時間の熱処理を施す。
【００６３】
次に、熱処理を行うことにより、半導体基板１１０を、脆化領域１１２において、半導体層１１６と半導体基板１２０とに分離する（図２（Ａ）参照）。これにより、ベース基板１００上に絶縁層１１４を介して半導体層１１６が設けられたＳＯＩ基板１８０が得られる。
【００６４】
熱処理を行うことで、温度上昇によって脆化領域１１２に形成されている微小な孔には、添加された水素原子が析出し、微小な孔の内部の圧力が上昇する。圧力の上昇により、脆化領域１１２の微小な孔に体積変化が起こり、水素の微小気泡が成長する。
【００６５】
成長した微小気泡は微小気泡層を形成し、当該微小気泡層を境に半導体基板１１０の一部が半導体基板１１０から分離する。絶縁層１１４はベース基板１００に接合しているので、ベース基板１００上には絶縁層１１４を介して半導体基板１１０から分離された半導体層１１６が形成される。また、ここでの熱処理の温度は、ベース基板１００の歪み点を越えない温度とする。例えば、ベース基板１００としてガラス基板を用いる場合には、熱処理の温度は４００℃以上７５０℃以下とすることが好ましい。ただし、ガラス基板の耐熱性が許すのであればこの限りではない。この熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。本実施の形態においては６００℃、２時間の熱処理を施す。
【００６６】
なお、上述したベース基板１００と半導体基板１１０との接合強度を増加させるための熱処理を行わず、ベース基板１００と絶縁層１１４との接合強度の増加の熱処理工程と、脆化領域１１２における分離の熱処理工程を同時に行ってもよい。
【００６７】
また必要であれば、次にＳＯＩ基板１８０の半導体層１１６に平坦化処理を行う。半導体層１１６の表面に分離工程やイオン照射工程などに起因する凹凸や欠陥が生じた場合であっても、ＳＯＩ基板１８０に対して平坦化処理を行うことにより、半導体層１１６の表面を平坦化することができる。
【００６８】
平坦化処理は、化学機械研磨（ＣＭＰ）、エッチング処理、レーザ光の照射等により行うことができる。ここでは、半導体層１１６にレーザ光を照射することで、半導体層１１６の再結晶化と表面の平坦化を行う。
【００６９】
本実施の形態では、上述のように当該半導体基板１１０の一部（半導体層）の表面凹凸を低減させることができるので、半導体層１１６にレーザ光を照射しても半導体層の表面に孔が生じる恐れはない。
【００７０】
レーザ光を半導体層１１６の上面側から照射することで、半導体層１１６の上面を溶融させる。溶融した後、半導体層１１６が冷却、固化することで、その上面の平坦性が向上した半導体層１１８が得られる。レーザ光を用いることにより、ベース基板１００が直接加熱されないため、当該ベース基板１００の温度上昇を抑えることができる。このため、ガラス基板のような耐熱性の低い基板をベース基板１００に用いることが可能である。
【００７１】
なお、レーザ光の照射による半導体層１１６の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層１１６の欠陥を減少させることができる。ここで、完全溶融とは、半導体層１１６が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、半導体層１１６の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
【００７２】
上記レーザ光の照射には、パルス発振レーザを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザ光を発振することができ、溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。
【００７３】
上述のようにレーザ光を照射した後には、半導体層１１８の厚さを小さくする薄膜化工程を行っても良い。半導体層１１８の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、半導体層１１８がシリコン材料からなる層である場合、ドライエッチングとしてＳＦ６とＯ２をプロセスガスに用いて、半導体層１１８を薄くすることができる。
【００７４】
なお、平坦化処理はＳＯＩ基板１８０に限らず分離後の半導体基板１２０に対して行ってもよい。分離後の半導体基板１２０の表面を平坦にすることによって、当該半導体基板１２０をＳＯＩ基板の作製工程において再度利用することが可能となる。
【００７５】
以上の工程により、ベース基板１００上に、絶縁層１１４を介して半導体層１１８が設けられたＳＯＩ基板１９０を作製することができる（図２（Ｂ）参照）。
【００７６】
なお、本実施の形態では、半導体層１１６にレーザ光を照射した後に、エッチング処理を行う場合について説明したが、開示される発明の一態様はこれに限定されず、レーザ光を照射する前にエッチング処理を行ってもよいし、レーザ光の照射前後にエッチング処理を行ってもよい。
【００７７】
なお、本実施の形態においては、レーザ光を用いて欠陥の低減、及び、平坦性の向上を実現しているが、本発明の一態様はこれに限定されない。熱処理など、他の方法を用いて欠陥の低減、平坦性の向上を実現しても良い。熱処理により、欠陥の低減、平坦性を向上させる場合であっても、貼り合わせ前にベース基板１００と半導体基板１１０との少なくとも一方に加熱処理を行うことにより、余剰水分に起因する貼り合わせ不良を低減することは有効である。また、欠陥低減処理が不要であれば、エッチング処理などの平坦性向上処理のみを適用しても良い。
【００７８】
以上本実施の形態により、欠陥の少ない半導体層を得ることができる。
【００７９】
［実施の形態２］
図６（Ａ）は、実施の形態１に示す方法で作製したＳＯＩ基板（図２（Ｂ）参照）の一部を示す断面図である。
【００８０】
半導体層１１８には、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）のしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物や、リン、砒素などのｎ型不純物を添加しても良い。不純物を添加する領域、及び添加する不純物の種類は、適宜変更することができる。例えば、ｎチャネル型ＴＦＴの形成領域にｐ型不純物を添加し、ｐチャネル型ＴＦＴの形成領域にｎ型不純物を添加する。上述の不純物を添加する際には、ドーズ量が１×１０１１ｉｏｎｓ／ｃｍ２以上１×１０１４ｉｏｎｓ／ｃｍ２以下となるように行えばよい。
【００８１】
その後、半導体層１１８を島状に分離して、半導体層１２２及び半導体層１２４を形成する（図６（Ｂ）参照）。
【００８２】
次に、半導体層１２２と半導体層１２４を覆うように、絶縁膜１２６を形成する（図６（Ｃ）参照）。ここでは、プラズマＣＶＤ法を用いて、酸化シリコン膜を単層で形成することとする。酸化シリコン以外にも、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造または積層構造で形成することにより絶縁膜１２６としても良い。
【００８３】
プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁膜を半導体層に接するように形成する。
【００８４】
上述した高密度プラズマ処理による半導体層１２２及び半導体層１２４の酸化または窒化は固相反応であるため、絶縁膜１２６と半導体層１２２との界面準位密度、及び絶縁膜１２６と半導体層１２４との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体層１２２及び半導体層１２４を直接酸化または窒化することで、形成される絶縁膜１２６の厚さのバラツキを抑えることが出来る。また、半導体層１２２及び半導体層１２４が単結晶であるため、高密度プラズマ処理を用いて半導体層１２２及び半導体層１２４の表面を固相反応で酸化させる場合であっても、均一性が良く、界面準位密度の低い絶縁膜１２６を形成することができる。このように、高密度プラズマ処理により形成された絶縁膜１２６をトランジスタのゲート絶縁膜の一部または全部に用いることで、特性のバラツキを抑制することができる。
【００８５】
または、半導体層１２２と半導体層１２４を熱酸化させることで、ゲート絶縁膜を形成するようにしても良い。このように、熱酸化を用いる場合には、ある程度の耐熱性を有するガラス基板を用いることが必要である。
【００８６】
なお、水素を含む絶縁膜１２６を形成し、その後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、絶縁膜１２６中に含まれる水素を半導体層１２２及び半導体層１２４中に拡散させるようにしても良い。この場合、絶縁膜１２６として、プラズマＣＶＤ法を用いた窒化シリコンまたは窒化酸化シリコンを用いるとことができる。なお、プロセス温度は３５０℃以下とすると良い。このように、半導体層１２２及び半導体層１２４に水素を供給することで、半導体層１２２中、半導体層１２４中、ゲート絶縁膜となる絶縁膜１２６と半導体層１２２の界面、及びゲート絶縁膜となる絶縁膜１２６と半導体層１２４の界面における欠陥を効果的に低減することができる。
【００８７】
次に、絶縁膜１２６上に導電膜を形成した後、該導電膜を所定の形状に加工することで、半導体層１２２の上方にゲート電極１２８を、半導体層１２４の上方にゲート電極１３０を形成する（図６（Ｄ）参照）。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体に導電性を付与する不純物元素をドーピングした多結晶シリコンなど、半導体材料を用いて形成しても良い。
【００８８】
本実施の形態ではゲート電極１２８及びゲート電極１３０を単層の導電膜で形成しているが、開示する発明の一態様に係る半導体装置は該構成に限定されない。ゲート電極１２８及びゲート電極１３０は積層された複数の導電膜で形成されていても良い。２層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜などを用いればよい。３層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。
【００８９】
なお、ゲート電極１２８及びゲート電極１３０を形成する際に用いるマスクは、酸化シリコンや窒化酸化シリコン等の材料を用いて形成してもよい。この場合、酸化シリコン膜や窒化酸化シリコン膜等を加工してマスクを形成する工程が加わるが、これらの材料を用いたマスクでは、レジスト材料を用いたマスクと比較してエッチング時における膜減りが少ないため、より正確な形状のゲート電極１２８及びゲート電極１３０を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的にゲート電極１２８及びゲート電極１３０を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【００９０】
また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパ形状を有するようにゲート電極１２８及びゲート電極１３０を形成することもできる。また、テーパ形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素、四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄、弗化窒素などのフッ素系ガス、または酸素などを適宜用いることができる。
【００９１】
次に、ゲート電極１２８及びゲート電極１３０をマスクとして、一導電型を付与する不純物元素を半導体層１２２及び半導体層１２４それぞれに添加する（図７（Ａ）参照）。本実施の形態では、半導体層１２２にｎ型を付与する不純物元素（例えばリンまたはヒ素）を、半導体層１２４にｐ型を付与する不純物元素（例えばホウ素）を添加する。なお、ｎ型を付与する不純物元素を半導体層１２２に添加する際には、ｐ型の不純物が添加される半導体層１２４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層１２４に添加する際には、ｎ型の不純物が添加される半導体層１２２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。または、半導体層１２２及び半導体層１２４に、ｐ型を付与する不純物元素またはｎ型を付与する不純物元素の一方を添加した後、一方の半導体層のみに、より高い濃度でｐ型を付与する不純物元素またはｎ型を付与する不純物元素の他方を添加するようにしても良い。上記不純物の添加により、半導体層１２２に不純物領域１３２ａ及び不純物領域１３２ｂ、並びに半導体層１２４に不純物領域１３４ａ及び不純物領域１３４ｂが形成される。また不純物領域１３２ａ及び不純物領域１３２ｂとの間にチャネル形成領域１３１、並びに不純物領域１３４ａ及び不純物領域１３４ｂとの間にチャネル形成領域１３３が形成される。
【００９２】
次に、ゲート電極１２８の側面にサイドウォール１３６ａ及びサイドウォール１３６ｂを、ゲート電極１３０の側面にサイドウォール１３８ａ及びサイドウォール１３８ｂを形成する（図７（Ｂ）参照）。サイドウォール１３６ａ及びサイドウォール１３６ｂ、並びにサイドウォール１３８ａ及びサイドウォール１３８ｂは、例えば、絶縁膜１２６、ゲート電極１２８、及びゲート電極１３０を覆うように新たに絶縁膜を形成し、異方性エッチングにより該絶縁膜を部分的にエッチングすることで形成することができる。なお、ゲート電極１２８、サイドウォール１３６ａ、及びサイドウォール１３６ｂをマスクとし、上記の異方性エッチングにより、絶縁膜１２６を部分的にエッチングし、ゲート絶縁膜１２７を形成する。同様にゲート電極１３０、サイドウォール１３８ａ、及びサイドウォール１３８ｂをマスクとし、上記の異方性エッチングにより、絶縁膜１２６を部分的にエッチングし、ゲート絶縁膜１２９を形成する。
【００９３】
サイドウォール１３６ａ及びサイドウォール１３６ｂ、並びにサイドウォール１３８ａ及びサイドウォール１３８ｂを形成するための絶縁膜としては、プラズマＣＶＤ法やスパッタリング法等を用いて、シリコン、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、有機材料などを含む膜を、単層構造または積層構造で形成すれば良い。本実施の形態では、膜厚１００ｎｍの酸化シリコン膜をプラズマＣＶＤ法によって形成する。また、エッチングガスとしては、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール１３６ａ及びサイドウォール１３６ｂ、並びにサイドウォール１３８ａ及びサイドウォール１３８ｂを形成する工程は、これらに限定されるものではない。
【００９４】
次に、ゲート絶縁膜１２７、ゲート電極１２８、サイドウォール１３６ａ、及びサイドウォール１３６ｂをマスクとして、半導体層１２２に一導電型を付与する不純物元素を添加する。同様に、ゲート絶縁膜１２９、ゲート電極１３０、サイドウォール１３８ａ、及びサイドウォール１３８ｂをマスクとして、半導体層１２４に一導電型を付与する不純物元素を添加する。
【００９５】
なお、半導体層１２２及び半導体層１２４のそれぞれには、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。ここで、ｎ型を付与する不純物元素を半導体層１２２に添加する際には、ｐ型の不純物が添加される半導体層１２４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層１２４に添加する際には、ｎ型の不純物が添加される半導体層１２２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。
【００９６】
上記不純物元素の添加により、半導体層１２２に、一対の高濃度不純物領域１４０ａ及び高濃度不純物領域１４０ｂと、一対の低濃度不純物領域１４１ａ及び低濃度不純物領域１４１ｂと、チャネル形成領域１３１とが形成される。また、上記不純物元素の添加により、半導体層１２４に、一対の高濃度不純物領域１４２ａ及び高濃度不純物領域１４２ｂと、一対の低濃度不純物領域１４３ａ及び低濃度不純物領域１４３ｂと、チャネル形成領域１３３とが形成される。一対の高濃度不純物領域１４０ａ及び高濃度不純物領域１４０ｂ、並びに一対の高濃度不純物領域１４２ａ及び高濃度不純物領域１４２ｂは、それぞれソース領域またはドレイン領域として機能し、低濃度不純物領域１４１ａ及び低濃度不純物領域１４１ｂ、並びに低濃度不純物領域１４３ａ及び低濃度不純物領域１４３ｂは、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能する。
【００９７】
なお、半導体層１２２上に形成されたサイドウォール１３６ａ及びサイドウォール１３６ｂと、半導体層１２４上に形成されたサイドウォール１３８ａ及びサイドウォール１３８ｂは、キャリアが移動する方向（いわゆるチャネル長に平行な方向）の長さが同じになるように形成しても良いが、異なるように形成しても良い。例えば、ｐチャネル型トランジスタ１５２となる半導体層１２４上のサイドウォール１３８ａ及びサイドウォール１３８ｂは、ｎチャネル型トランジスタ１５１となる半導体層１２２上のサイドウォール１３６ａ及びサイドウォール１３６ｂよりも、キャリアが移動する方向の長さが長くなるように形成すると良い。ｐチャネル型トランジスタ１５２において、サイドウォール１３８ａ及びサイドウォール１３８ｂの長さをより長くすることで、ホウ素の拡散による短チャネル効果を抑制することができるため、ソース領域及びドレイン領域に高濃度のホウ素を添加することが可能となる。これにより、ソース領域及びドレイン領域を十分に低抵抗化することができる。
【００９８】
ソース領域及びドレイン領域をさらに低抵抗化するために、半導体層１２２及び半導体層１２４の一部をシリサイド化したシリサイド領域を形成しても良い。シリサイド化は、半導体層に金属を接触させ、加熱処理（例えば、ＧＲＴＡ法、ＬＲＴＡ法等）により、半導体層中の珪素と金属とを反応させて行う。シリサイド領域としては、コバルトシリサイドまたはニッケルシリサイドを形成すれば良い。半導体層１２２や半導体層１２４が薄い場合には、半導体層１２２及び半導体層１２４それぞれの底部までシリサイド反応を進めても良い。シリサイド化に用いることができる金属材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等が挙げられる。また、レーザ光の照射などによってもシリサイド領域を形成することができる。
【００９９】
上述の工程により、ｎチャネル型トランジスタ１５１及びｐチャネル型トランジスタ１５２が形成される。なお、図７（Ｃ）に示す段階では、ソース電極またはドレイン電極として機能する導電膜は形成されていないが、これらのソース電極またはドレイン電極として機能する導電膜を含めてトランジスタと呼ぶこともある。
【０１００】
次に、ｎチャネル型トランジスタ１５１及びｐチャネル型トランジスタ１５２を覆うように絶縁膜１４５を形成する。絶縁膜１４５は必ずしも設ける必要はないが、絶縁膜１４５を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｎチャネル型トランジスタ１５１及びｐチャネル型トランジスタ１５２に侵入することを防止できる。具体的には、絶縁膜１４５を、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成するのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の窒化酸化シリコン膜を、絶縁膜１４５として用いる。この場合、上述の水素化の工程は、該窒化酸化シリコン膜形成後に行っても良い。なお、本実施の形態においては、絶縁膜１４５を単層構造としているが、積層構造としても良いことはいうまでもない。例えば、２層構造とする場合には、酸化窒化シリコン膜と窒化酸化シリコン膜との積層構造とすることができる。
【０１０１】
次に、ｎチャネル型トランジスタ１５１及びｐチャネル型トランジスタ１５２を覆うように、絶縁膜１４５上に絶縁膜１４６を形成する（図７（Ｄ）参照）。絶縁膜１４６は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、芳香族炭化水素から選ばれる一を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜１４６を形成しても良い。
【０１０２】
絶縁膜１４６の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷）、ドクターナイフ、ロールコータ、カーテンコータ、ナイフコータ等を用いることができる。
【０１０３】
次に、半導体層１２２の一部と半導体層１２４の一部が露出するように絶縁膜１４５及び絶縁膜１４６にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体層１２２に接する導電膜１４７ａ及び導電膜１４７ｂと、半導体層１２４に接する導電膜１４８ａ及び導電膜１４８ｂを形成する（図８参照）。導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂは、トランジスタのソース電極又はドレイン電極として機能する。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。
【０１０４】
導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂは、ＣＶＤ法やスパッタリング法等により形成することができる。材料としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂは、単層構造としても良いし、積層構造としても良い。
【０１０５】
アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものを挙げることができる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂを形成する材料として適している。特に、アルミニウムシリコンは、所定の形状に加工する際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度の銅（Ｃｕ）を混入させた材料を用いても良い。
【０１０６】
導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂを積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、モリブデンの窒化物、タンタル、タンタルの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより一層防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体層１２２と半導体層１２４上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、導電膜１４７ａ及び導電膜１４７ｂと半導体層１２２とのコンタクト、導電膜１４８ａ及び導電膜１４８ｂと半導体層１２４とのコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂを、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造またはそれ以上の積層構造とすることもできる。
【０１０７】
また、導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂとして、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ６を水素還元して形成したタングステンを、導電膜１４７ａ、導電膜１４７ｂ、導電膜１４８ａ、及び導電膜１４８ｂとして用いても良い。
【０１０８】
なお、導電膜１４７ａ及び導電膜１４７ｂはそれぞれ、ｎチャネル型トランジスタ１５１の高濃度不純物領域１４０ａ及び高濃度不純物領域１４０ｂに接続されている。導電膜１４８ａ及び導電膜１４８ｂはそれぞれ、ｐチャネル型トランジスタ１５２の高濃度不純物領域１４２ａ及び高濃度不純物領域１４２ｂに接続されている。
【０１０９】
なお、本実施の形態においては、ｎチャネル型トランジスタ１５１は、ゲート電極１２８を１つ有しており、ｐチャネル型トランジスタ１５２は、ゲート電極１３０を１つ有してるが、開示する発明の一態様は該構成に限定されない。トランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。
【０１１０】
なお、本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【０１１１】
本実施の形態において、欠陥の少ない半導体層を有するＳＯＩ基板を用いて半導体装置を作製するため、信頼性の高い半導体装置を得ることができる。
【実施例】
【０１１２】
本実施例では、Ｈ２Ｏ＋がＨ３＋に対して３％より大きいイオンビームを用いて作製したＳＯＩ基板について述べる。
【０１１３】
図３に、イオンビームを質量分析して得られたマススペクトルを示す。図３において、１２時間照射し続けた後のイオンビームのマススペクトル（実線）、及び３３時間照射し続けた後のイオンビームのマススペクトル（点線）である。なお図３におけるイオンビームは、イオンドーピング装置としてＩＨＩ製ＩＳＤ３００ＳＣを用いて生成された。また、ソースガスとして流量５０ｓｃｃｍで１００％水素ガスを用いた。イオンビームの照射条件は、加速電圧５０ｋＶ、ビーム電流密度６．３５μＡ／ｃｍ２であった。
【０１１４】
図３に示すように、Ｈ３＋のピークのみならず、Ｈ２Ｏ＋のピークも検出された。よって、Ｈ２Ｏがイオンドーピング装置中に存在していることが確認できる。
【０１１５】
図３中、１２時間照射し続けた後のイオンビームのＨ２Ｏ＋のピークの強度は、Ｈ３＋のピークの強度を１００％として、９％であった。また、３３時間照射し続けた後のイオンビームのＨ２Ｏ＋のピークの強度は、Ｈ３＋のピークの強度を１００％として、３％であった。図３により、イオンビームを３３時間照射した後でも、Ｈ２Ｏ＋がＨ３＋に比較して３％残存していることが確認できる。
【０１１６】
上述のようなＨ２Ｏ由来の酸素（Ｏ）を含む気体を用いて、半導体基板中に水素イオンを照射し脆化領域を形成し、当該脆化領域を用いて半導体層を分離して作製したＳＯＩ基板の透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）写真を、図４（Ａ）及び図４（Ｂ）に示す。なお図４（Ａ）及び図４（Ｂ）に示すＴＥＭで観察された領域は、後述の輝点が存在する領域である。
【０１１７】
図４（Ａ）及び図４（Ｂ）において、基板２００はガラス基板、絶縁層１１４はシリコンウェハ（半導体基板１１０に相当）を塩化水素含む雰囲気中で加熱してことにより形成した酸化珪素膜である。また半導体層１１８は、シリコンウェハから分離して得られた珪素膜である。またＴＥＭ写真撮影のために、半導体層１１８上に、炭素膜１１３及び白金膜１１５を成膜した。
【０１１８】
図４（Ａ）は、６０，０００倍のＳＴＥＭ写真であり、図４（Ｂ）はＣＣＤで取得した５，０００倍のＰＣ−ＴＥＭ写真である。図４（Ａ）及び図４（Ｂ）に示されるように、半導体層１１８には線欠陥が発生している。
【０１１９】
上記のように線欠陥が発生した半導体層１１８を用いて半導体装置を作製すると、当該半導体装置の信頼性を損なう恐れがある。
【０１２０】
また図５に分離回数と輝点の数との関係を示す。分離回数とは、図１（Ａ）〜図１（Ｃ）及び図２（Ａ）〜図２（Ｂ）までの工程を１回目とし、図２（Ａ）で分離した半導体基板１２０を図１（Ａ）に示す半導体基板１１０として用いて、新たに半導体層１１６を分離した回数である。また輝点の数は、得られた半導体層１１８をレーザ照射した後に、光学顕微鏡で観察して得られた数である。光学顕微鏡で観察した半導体層１１８の面積は１０７ｍｍ×１０７ｍｍである。
【０１２１】
光学顕微鏡で観察された輝点は、添加された酸素と半導体基板１１０中の珪素が結合した酸化珪素である。よって図５により、分離回数が増加すると輝点が増加することが示される。分離毎に酸素が添加されてしまい、酸化珪素が半導体基板１１０中に蓄積していくことが示唆される。
【０１２２】
そのため、Ｈ２Ｏ＋がＨ３＋に対して３％以下であるイオンビームを用いて半導体層１１６を分離すれば、添加される酸素の量を抑制することができる。
【０１２３】
添加される酸素の量を抑制することができれば、酸素由来の欠陥が低減された半導体層を得ることができる。
【０１２４】
また、１枚の半導体基板から、酸素由来の欠陥の少ないＳＯＩ基板を複数枚得ることができる。
【０１２５】
また酸素由来の欠陥が低減された半導体層を有するＳＯＩ基板を用いることにより、信頼性の高い半導体装置を得ることができる。
【符号の説明】
【０１２６】
１００    ベース基板
１０１    絶縁層
１０３    水素イオン
１１０    半導体基板
１１２    脆化領域
１１４    絶縁層
１１６    半導体層
１１８    半導体層
１２０    半導体基板
１２２    半導体層
１２４    半導体層
１２６    絶縁膜
１２７    ゲート絶縁膜
１２８    ゲート電極
１２９    ゲート絶縁膜
１３０    ゲート電極
１３１    チャネル形成領域
１３２ａ    不純物領域
１３２ｂ    不純物領域
１３３    チャネル形成領域
１３４ａ    不純物領域
１３４ｂ    不純物領域
１３６ａ    サイドウォール
１３６ｂ    サイドウォール
１３８ａ    サイドウォール
１３８ｂ    サイドウォール
１４０ａ    高濃度不純物領域
１４０ｂ    高濃度不純物領域
１４１ａ    低濃度不純物領域
１４１ｂ    低濃度不純物領域
１４２ａ    高濃度不純物領域
１４２ｂ    高濃度不純物領域
１４３ａ    低濃度不純物領域
１４３ｂ    低濃度不純物領域
１４５    絶縁膜
１４６    絶縁膜
１４７ａ    導電膜
１４７ｂ    導電膜
１４８ａ    導電膜
１４８ｂ    導電膜
１５１    ｎチャネル型トランジスタ
１５２    ｐチャネル型トランジスタ
１８０    ＳＯＩ基板
１９０    ＳＯＩ基板
２００    基板
【図１】
0005941285.tif 000002
【図２】
0005941285.tif 000003
【図３】
0005941285.tif 000004
【図５】
0005941285.tif 000005
【図６】
0005941285.tif 000006
【図７】
0005941285.tif 000007
【図８】
0005941285.tif 000008
【図４】
0005941285.tif 000009