(57)【特許請求の範囲】
【請求項１】
出力端子に接続される負荷の短絡を検出する短絡検出回路を有し、ＰＷＭコンパレータの出力信号でパワースイッチング素子を制御するスイッチングレギュレータであって、
前記短絡検出回路は、容量と、前記容量を充電する充電回路と、前記容量を放電する放電回路と、前記容量の充電電圧を監視して前記充電電圧が検出電圧に達すると負荷の短絡を検出する電圧検出回路と、を備え、
前記電圧検出回路の前記検出電圧は、前記容量に対する前記充電回路の充電が、前記スイッチングレギュレータの動作周期の少なくとも２周期分の時間継続した場合に、前記容量が達する電圧値以上に設定され、
前記放電回路は、前記パワースイッチング素子を制御する信号によって制御され、前記パワースイッチング素子が前記スイッチングレギュレータの出力端子にエネルギーを供給する期間に於いて前記放電回路は放電動作を停止する、
ことを特徴としたスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧を出力するスイッチングレギュレータに関し、より詳しくは、短絡検出回路を備えたスイッチングレギュレータに関する。
【背景技術】
【０００２】
スイッチングレギュレータは、様々な電子機器の回路の電圧供給源として用いられている。スイッチングレギュレータの機能は、入力端子の電圧変動によらず出力端子に一定の電圧を出力する事であるが、出力端子になんらかの異常が発生し、負荷に供給する電流が増加して最大電流を超えたことを検出する短絡保護回路を動作させることが重要である（例えば、特許文献１参照）。
【０００３】
図３に、短絡検出回路を備えた従来のスイッチングレギュレータの回路図を示す。従来のスイッチングレギュレータは、出力端子Ｏｕｔの電圧を分圧する出力電圧分圧回路２０と、基準電圧を出力する基準電圧回路４と、分圧電圧ＦＢと基準電圧Ｖｒｅｆを比較する誤差増幅器１と、三角波信号Ｖｒａｍｐを出力する三角波発振回路３と、誤差増幅器１の出力電圧と三角波信号Ｖｒａｍｐを比較してパルス状信号を出力するＰＷＭコンパレータ回路２と、ＰＷＭコンパレータ２の出力信号を増幅するバッファー回路５と、出力端子Ｏｕｔに過大な電流が流れた事を検知する短絡検出回路１００と、パワースイッチング素子２００と、インダクタンス２０１と、ダイオード２０２と、平滑コンデンサー２０３と、からなる。短絡検出回路１００は、第二の基準電圧回路１０２とコンパレータ回路１０１とから構成されている。
【０００４】
以下に、従来のスイッチングレギュレータの動作を説明する。従来のスイッチングレギュレータは、図に示すようにＰＷＭ制御で動作する。
三角波発振回路３が出力する三角波信号Ｖｒａｍｐは、周波数が一定である。ＰＷＭコンパレータ２の出力する信号Ｖｐｗｍは、負荷電流の増減に応じて、デューティーが変化する。パワースイッチング素子２００は、信号Ｖｐｗｍによって導通時間が制御される。そして、出力端子Ｏｕｔの出力電圧Ｖｏｕｔは、一定値に保たれる。
【０００５】
図４は、従来のスイッチングレギュレータのタイミングチャートである。期間ｔ１のように負荷電流が一定の条件であれば、信号Ｖｐｗｍのデューティーは一定である。期間ｔ２のように負荷電流が増加すると、誤差増幅器１が出力する電圧Ｖｅｒｒが低下し、信号Ｖｐｗｍのデューティーが増加する。さらに負荷電流が増加し、電圧Ｖｅｒｒが三角波信号Ｖｒａｍｐの振幅下限値を下回ると、信号Ｖｐｗｍはパワースイッチング素子２００を常に導通状態とする固定値を出力し続ける。
【０００６】
ここで、基準電圧Ｖｒｅｆ２は三角波信号Ｖｒａｍｐの振幅下限よりも低電圧側に設定されているものとする。期間ｔ３のように短絡状態にまで至ると、電圧Ｖｅｒｒはさらに降下する。電圧Ｖｅｒｒが基準電圧Ｖｒｅｆ２を下回ると、短絡検出回路１００は短絡状態を検出しコンパレータ回路１０１の出力する電圧ＳＤはＬレベルに反転する。バッファー回路５は、Ｌレベルの電圧ＳＤによりオフして、パワースイッチング素子２００を非導通とする。このようにして、短絡検出回路１００はスイッチングレギュレータが過電流を流し続けることを防止する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−３２８７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述の誤差増幅器の出力電圧Ｖｅｒｒを基準電圧Ｖｒｅｆ２と比較する回路を用いる場合、基準電圧Ｖｒｅｆ２を三角波信号Ｖｒａｍｐの振幅範囲の外であり、且つ誤差増幅器の出力電圧振幅範囲内に収める必要がある。これは基準電圧Ｖｒｅｆ２に対してトリミング等の調整行為を必要とし、コスト増加をもたらすという欠点があった。
【０００９】
本発明は、以上のような課題を解決するために考案されたものであり、検出精度のよい短絡検出回路を有するスイッチングレギュレータを、簡便な回路で実現する。
【課題を解決するための手段】
【００１０】
従来の課題を解決するために、本発明の短絡検出回路を有するスイッチングレギュレータは以下のような構成とした。
【００１１】
短絡検出回路を有し、ＰＷＭコンパレータの出力信号でパワースイッチング素子を制御するするスイッチングレギュレータであって、短絡検出回路は、容量と、容量を充電する充電回路と、容量を放電する放電回路と、容量の充電電圧を監視する電圧検出回路と、を備え、放電回路は、パワースイッチング素子を制御する信号によって制御され、パワースイッチング素子がスイッチングレギュレータの出力端子にエネルギーを供給する期間に於いて放電回路は放電動作を停止する、ことを特徴としたスイッチングレギュレータ。
【００１２】
電圧検知回路は、その検出レベルの精度は極めて低くても動作に支障をきたす事が無いので、インバーターなどの簡易な回路で構成可能である。
【発明の効果】
【００１３】
本発明の短絡検出回路を備えたスイッチングレギュレータによれば、精度の高い基準電圧を必要とせず簡便な回路で構成でき、トリミング等の調整手段を省略する事が出来る、という効果がある。
【図面の簡単な説明】
【００１４】
【図１】本実施形態の短絡検出回路を備えたスイッチングレギュレータの回路図である。
【図２】本実施形態のスイッチングレギュレータのタイミングチャートである。
【図３】従来の短絡検出回路を備えたスイッチングレギュレータの回路図である。
【図４】従来のスイッチングレギュレータのタイミングチャートである。
【発明を実施するための形態】
【００１５】
図１は、本実施形態のスイッチングレギュレータの回路図である。
本実施形態のスイッチングレギュレータは、出力電圧分圧回路２０と、基準電圧回路４と、誤差増幅器１と、ＰＷＭコンパレータ２と、三角波発振回路３と、出力バッファー５と、パワースイッチング素子２００と、インダクタンス２０１と、ダイオード２０２と、平滑コンデンサー２０３と、短絡検出回路３００と、を備えている。
【００１６】
パワースイッチング素子２００は、制御端子が出力バッファー５の出力端子に接続され、出力バッファー５の出力電圧によって制御される。インダクタンス２０１は、パワースイッチング素子２００と出力端子Ｏｕｔの間に接続される。ダイオード２０２と平滑コンデンサー２０３は、夫々インダクタンス２０１の両端と接地端子の間に接続される。
【００１７】
出力電圧分圧回路２０は、出力端子Ｏｕｔに接続され、出力電圧Ｖｏｕｔを分圧し分圧電圧ＦＢを出力する。誤差増幅器１は、分圧電圧ＦＢと基準電圧回路４の出力する基準電圧Ｖｒｅｆとを入力し、それらの差電圧を増幅して電圧Ｖｅｒｒとして出力する。三角波発振回路３は、一定の周波数で三角波信号Ｖｒａｍｐを出力する。ＰＷＭコンパレータ２は、三角波信号Ｖｒａｍｐと電圧Ｖｅｒｒを入力し、パルス状の信号Ｖｐｗｍを出力する。出力バッファー５は、信号Ｖｐｗｍを増幅して、パワースイッチング素子２００を駆動する信号を出力する。短絡検出回路３００は、ＰＷＭコンパレータ２の信号Ｖｐｗｍによって出力端子Ｏｕｔの短絡状態を検出し、短絡状態検出信号ＳＤを出力バッファー５に出力する。出力バッファー５は、短絡状態検出信号ＳＤを受けて、パワースイッチング素子２００の駆動を制御する。短絡検出回路３００は、容量１０と、容量１０を充電する充電回路９と、容量１０を放電する放電回路８と、容量１０の電圧ＣＤを監視する電圧検出回路１１と、から構成される。
【００１８】
以下に、本実施形態のスイッチングレギュレータの短絡検出回路の動作について、図を持いて説明する。図２は、本実施形態のスイッチングレギュレータのタイミングチャートである。
【００１９】
放電回路８は、スイッチングレギュレータのパワースイッチング素子２００を制御する信号Ｖｐｗｍによって制御されている。従って、放電回路８は、パワースイッチング素子２００が出力端子Ｏｕｔにエネルギーを供給する期間は放電動作を停止し、パワースイッチング素子２００が出力端子Ｏｕｔにエネルギーの供給しない期間に放電動作を行う。  従って、図２において、容量１０の電圧ＣＤは、信号Ｖｐｗｍのパルス幅によって変化している。
【００２０】
期間ｔ１のように負荷電流が一定の条件であれば、信号Ｖｐｗｍのデューティーは一定である。期間ｔ２のように負荷電流が増加すると、誤差増幅器１が出力する電圧Ｖｅｒｒが低下し、信号Ｖｐｗｍのデューティーが増加する。それに応じて、容量１０の電圧ＣＤは増加していく。
【００２１】
期間ｔ３において、出力端子Ｏｕｔが短絡すると、出力電圧Ｖｏｕｔが低下し、パワースイッチング素子２００は出力端子Ｏｕｔへ常にエネルギーを供給し続ける。すなわち、信号ＶｐｗｍはＬレベルを維持する。従って、放電回路８は放電動作を停止し、容量１０は充電回路９によって充電される。容量１０のＣＤ端子電圧が上昇し、電圧検出回路１１のスレッショルド電圧Ｖｔｈまで達すると、電圧検出回路１１は短絡状態を検出し、短絡状態検出信号ＳＤの出力を反転する。
【００２２】
ここで、電圧検出回路のスレッショルドレベルＶｔｈは、出力端子Ｏｕｔの短絡が検出できるように適宜設定されれば良い。すなわち、スレッショルドレベルＶｔｈは、容量１０が信号Ｖｐｗｍの２周期以上（例えば１０周期程度）の時間に渡って充電されたときに達する電圧以上に設定されていれば良い。また、スレッショルド電圧Ｖｔｈの上限値は、短絡時に大電流が流れる素子の熱耐性によって決まる。一般的に、大電流が流れる時間が数１０ｍ秒程度であれば、破壊に至ることは無いとされている。比較的動作周波数が遅い１００ＫＨｚの場合、一周期は１０ｕ秒である。前述の素子の熱耐性時間を１０ｍ秒と仮定すると、周期換算では１０００周期分に該当する。
【００２３】
従って、スレッショルド電圧Ｖｔｈの設定値は、充電回路９による容量１０の充電が、発振周波数の１０周期以上であって、且つ１０００周期以下の時間連続して継続した場合に達する、容量１０の充電電圧に設定されていれば良いことになる。これはスレッショルド電圧Ｖｔｈの設定精度が極めて低くても問題ない事を意味しており、電圧検出回路１１の構成を単純化する事が可能となる。従って、電圧検出回路１１を単なるＣＭＯＳインバーターで構成しても、動作上なんらの不都合は無い。
【００２４】
以上に説明したように、本実施形態のスイッチングレギュレータは、短絡検出回路３００を信号Ｖｐｗｍによって出力端子Ｏｕｔの短絡を検出する回路（例えばインバーター）で構成したので、トリミングなどの調整工程を必要とせず、極めて単純な回路構成によって短絡状態を検出し、スイッチングレギュレータの過電流を防止することができる。
さらに、回路を単純化した結果、極めて小さな面積で機能を実現することからも、コスト低減を実現出来るという効果がある。
【符号の説明】
【００２５】
１      誤差増幅器
２      ＰＷＭコンパレータ
３      三角波発振回路
４      基準電圧回路
５      バッファー回路
８      放電回路
９      充電回路
１１    電圧検出回路
２０    分圧回路
１００  短絡検出回路
１０１  コンパレータ回路
１０２  第２の基準電圧回路
２００  パワースイッチング素子
【図１】
0006030836.tif 000002
【図２】
0006030836.tif 000003
【図３】
0006030836.tif 000004
【図４】
0006030836.tif 000005