(57)【特許請求の範囲】
【請求項１】
第１方向に形成された少なくとも１本のゲートラインを含むゲートと、
前記ゲート上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に多数形成されたソース及びドレインと、を含み、
前記ソース及びドレインは、前記第１方向と交差する第２方向に形成された共通部分を含み、
前記ソース及びドレインのうち少なくともいずれか一つは、延長部分を含み、
前記多数形成されたソース及びドレインは、それぞれ前記少なくとも１本のゲートラインを共有し、
前記多数形成されたソース及びドレインのそれぞれの前記延長部分は、共有する前記少なくとも１本のゲートラインと平行するように、第１方向に形成される薄膜トランジスタアレイ。
【請求項２】
前記ゲートは、前記第１方向に直交する方向に沿って曲面形状の断面を含むことを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項３】
前記ソース及びドレインは、それぞれソース延長部分及びドレイン延長部分を含み、前記ソース延長部分及びドレイン延長部分は、前記ゲートの両側端部に対応するように形成されたことを特徴とする請求項１または請求項２に記載の薄膜トランジスタアレイ。
【請求項４】
前記ゲートの幅は、６０μｍ以下であることを特徴とする請求項１〜３のいずれか一項に記載の薄膜トランジスタアレイ。
【請求項５】
前記ゲートの幅は、３５ないし５５μｍであることを特徴とする請求項４に記載の薄膜トランジスタアレイ。
【請求項６】
前記ゲートは、少なくとも２本以上のゲートラインを含み、前記少なくとも２本以上のゲートラインは、第１方向に平行に形成されたことを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項７】
前記ソース及びドレインのうち少なくとも一方は、多数の延長部分を含むことを特徴とする請求項６に記載の薄膜トランジスタアレイ。
【請求項８】
前記少なくとも２本以上のゲートラインのうち少なくとも１本の幅は、６０μｍ以下であることを特徴とする請求項６または請求項７に記載の薄膜トランジスタアレイ。
【請求項９】
前記ソース及びドレインそれぞれは、多数のソース延長部分及び多数のドレイン延長部分を含むことを特徴とする請求項６〜８のいずれか一項に記載の薄膜トランジスタアレイ。
【請求項１０】
前記多数のソース延長部分及び多数のドレイン延長部分それぞれの一部領域が、前記ゲートラインと重なる領域の前記ゲート絶縁層上に形成され、前記多数のソース延長部分及び多数のドレイン延長部分は、相互交差するように形成されたことを特徴とする請求項９に記載の薄膜トランジスタアレイ。
【請求項１１】
薄膜トランジスタアレイの製造方法において、
基板上にインクジェット・プリンティング工程によって、第１方向に少なくとも１本のゲートラインを含むゲートを形成する段階と、
前記ゲート上にゲート絶縁層を形成する段階と、
前記ゲート絶縁層上にソース及びドレインを多数形成する段階と、を含み、
前記ソース及びドレインは、前記第１方向と交差する第２方向に形成された共通部分を含み、
前記ソース及びドレインのうち少なくともいずれか一つは、延長部分を含み、
前記多数形成されたソース及びドレインは、それぞれ前記少なくとも１本のゲートラインを共有し、前記多数形成されたソース及びドレインのそれぞれの前記延長部分は、前記少なくとも１本のゲートラインと平行するように、第１方向に形成する薄膜トランジスタアレイの製造方法。
【請求項１２】
前記ゲートは、前記第１方向に直交する方向に沿って曲面形状の断面を含むように形成することを特徴とする請求項１１に記載の薄膜トランジスタアレイの製造方法。
【請求項１３】
前記ソース及びドレインは、それぞれソース延長部分及びドレイン延長部分を含み、前記ソース延長部分及びドレイン延長部分は、前記ゲートの両側端部に対応するように形成することを特徴とする請求項１１または請求項１２に記載の薄膜トランジスタアレイの製造方法。
【請求項１４】
前記ゲートの幅は、６０μｍ以下に形成することを特徴とする請求項１１〜１３のいずれか一項に記載の薄膜トランジスタアレイの製造方法。
【請求項１５】
前記ゲートの幅は、３５ないし５５μｍに形成することを特徴とする請求項１４に記載の薄膜トランジスタアレイの製造方法。
【請求項１６】
前記ゲートは、少なくとも２本以上のゲートラインを含み、前記少なくとも２本以上のゲートラインは、第１方向に平行するように形成することを特徴とする請求項１１に記載の薄膜トランジスタアレイの製造方法。
【請求項１７】
前記ソース及びドレインのうち少なくともいずれか一つは、多数の延長部分を含むように形成することを特徴とする請求項１６に記載の薄膜トランジスタアレイの製造方法。
【請求項１８】
前記少なくとも２本以上のゲートラインのうち少なくとも１本の幅は、６０μｍ以下に形成することを特徴とする請求項１６または請求項１７に記載の薄膜トランジスタアレイの製造方法。
【請求項１９】
前記ソース及びドレインそれぞれは、多数のソース延長部分及び多数のドレイン延長部分を含むように形成することを特徴とする請求項１６〜１８のいずれか一項に記載の薄膜トランジスタアレイの製造方法。
【請求項２０】
前記多数のソース延長部分及び多数のドレイン延長部分それぞれの一部領域は、前記ゲートのゲートラインと重なる領域の前記ゲート絶縁層上に形成し、前記多数のソース延長部分及び多数のドレイン延長部分は、相互交差するように形成することを特徴とする請求項１９に記載の薄膜トランジスタアレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに係り、さらに詳細には、インクジェット・プリンティング法による電極印刷時、電極の表面平坦度を向上させた薄膜トランジスタに関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ：ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）は、多様な応用分野に利用されており、特に、ディスプレイ分野で、ＬＣＤ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ）、ＯＬＥＤ（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）などのスイッチング素子及び駆動素子として利用されており、クロスポイント型メモリ素子の選択スイッチとして使われている。現在、ＴＶ（ｔｅｌｅｖｉｓｉｏｎ）用パネルとして、液晶ディスプレイ（ＬＣＤ）が主軸をなしている中で、有機発光ディスプレイも、ＴＶへの応用のために、多くの研究が進められている。ＴＶ用ディスプレイ技術開発は、市場の要求を充足させる方向に発展している。市場の要求としては、大型化されたＴＶまたはＤＩＤ（ｄｉｇｉｔａｌ  ｉｎｆｏｒｍａｔｉｏｎ  ｄｉｓｐｌａｙ）、低価格、高画質（動画表現力、高解像度、明度、明暗比、色再現力）などがある。かような要求事項に対応するためには、ガラスなどの基板の大型化と共に、優秀な性能を有するディスプレイのスイッチング素子及び駆動素子として適用される薄膜トランジスタ（ＴＦＴ）が要求される。
【０００３】
ＴＦＴは、従来の一般的なフォトリソグラフィ工程技術を利用して形成されている。ところで、フォトリソグラフィ工程技術は、比較的複雑な工程段階を経るものであり、たとえば、フォトレジスト（ＰＲ）を使用して基板を除去し、伝導性材料または半導体性材料を蒸着した後、一部除去工程を経るので、材料消耗量が多く、環境的ではないという面がある。
【０００４】
フォトリソグラフィの代替技術として、プリンティング工程を利用したＴＦＴの製造がだんだんと拡大してきており、そのうち、インクジェット・プリンティング技術が広く適用されている。しかし、伝導性あるいは半導体性の材料をインクジェット・プリンティングする場合、インクに含まれた溶媒が蒸発しつつ、溶質成分がプリンティング領域の外郭側に堆積する、いわゆるコーヒーステイン現象が発生し、プリンティングされた領域の平坦度が悪化する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一側面は、ゲートラインを一方向に形成させることによって、平坦度が向上したＴＦＴを提供するところにある。
【０００６】
本発明の他の側面では、インクジェット・プリンティング方法によってゲートを一方向に形成し、平坦度を向上させたＴＦＴの製造方法を提供ところにある。
【課題を解決するための手段】
【０００７】
開示された実施形態では、第１方向に形成された少なくとも１本のゲートラインを含むゲートと、前記ゲート上に形成されたゲート絶縁層と、前記ゲート絶縁層上に多数形成されたソース及びドレインと、を含み、前記ソース及びドレインは、前記第１方向と交差する第２方向に形成された共通部分を含み、前記ソース及びドレインのうち少なくともいずれか一つは、延長部分を含み、前記多数形成されたソース及びドレインは、それぞれ前記少なくとも１本のゲートラインを共有し、前記多数形成されたソース及びドレインのそれぞれの前記延長部分は、共有する前記少なくとも１本のゲートラインと平行するように、第１方向に形成されるＴＦＴを提供する。
【０００８】
前記ゲートは、曲面形状の断面を含むことができる。
【０００９】
前記ソース及びドレインは、それぞれソース延長部分及びドレイン延長部分を含み、前記ソース延長部分及びドレイン延長部分は、前記ゲートの両側端部に対応するように形成されたものであってもよい。
【００１０】
前記ゲートの幅は、６０μｍ以下であって、前記ゲートの幅は、３５ないし５５μｍであってもよい。
【００１１】
前記ゲートは、少なくとも２本以上のゲートラインを含み、前記少なくとも２本以上のゲートラインは、第１方向に平行するように形成されたものであってもよい。
【００１２】
前記ソース及びドレインのうち少なくともいずれか一つは、多数の延長部分を含むことができる。
【００１３】
前記少なくとも２本以上のゲートラインのうち少なくとも１本の幅は、６０μｍ以下であってもよい。
【００１４】
前記ソース及びドレインそれぞれは、多数のソース延長部分及び多数のドレイン延長部分を含むことができる。
【００１５】
前記多数のソース延長部分及び多数のドレイン延長部分それぞれの一部領域が、前記ゲートラインと重なる領域の前記ゲート絶縁層上に形成され、前記多数のソース延長部分及び多数のドレイン延長部分は、相互交差するように形成されたものであってもよい。
【００１６】
また、前記ゲートを共有して形成された多数のＴＦＴを含むＴＦＴアレイを提供することができる。
【００１７】
また、ＴＦＴの製造方法において、基板上にインクジェット・プリンティング工程によって、第１方向に少なくとも１本のゲートラインを含むゲートを形成する段階と、前記ゲート上にゲート絶縁層を形成する段階と、前記ゲート絶縁層上にソース及びドレインを多数形成する段階と、を含み、前記ソース及びドレインは、前記第１方向と交差する第２方向に形成された共通部分を含み、前記ソース及びドレインのうち少なくともいずれか一つは、延長部分を含み、前記多数形成されたソース及びドレインは、それぞれ前記少なくとも１本のゲートラインを共有し、前記多数形成されたソース及びドレインのそれぞれの前記延長部分は、前記少なくとも１本のゲートラインと平行するように、第１方向に形成するＴＦＴの製造方法を提供する。
【発明の効果】
【００１８】
本発明の実施形態によればライン状に形成された均一厚のゲートを含んだＴＦＴを提供し、ＴＦＴの性能を向上させることができ、ゲートを多数個に形成でき、ＴＦＴの駆動効率を向上させることができる。
【図面の簡単な説明】
【００１９】
【図１Ａ】本発明の実施形態によるＴＦＴを示した平面図である。
【図１Ｂ】図１Ａの１Ｂ−１Ｂ'ラインに沿って切り取った断面図である。
【図１Ｃ】図１Ａの１Ｃ−１Ｃ'ラインに沿って切り取った断面図である。
【図２】図１Ａに示した本発明の実施形態によるＴＦＴのアレイ構造を示した図面である。
【図３Ａ】本発明の実施形態によるＴＦＴの製造方法を示した図面である。
【図３Ｂ】本発明の実施形態によるＴＦＴの製造方法を示した図面である。
【図３Ｃ】本発明の実施形態によるＴＦＴの製造方法を示した図面である。
【図３Ｄ】本発明の実施形態によるＴＦＴの製造方法を示した図面である。
【図４】図３Ａないし図３Ｄのフローチャートチャートである。
【図５Ａ】本発明の他の実施形態によるＴＦＴを示した図面である。
【図５Ｂ】図５ＡのＶＢ−ＶＢ'に沿って切り取った断面図である。
【図５Ｃ】図５ＡのＶＣ−ＶＣ'に沿って切り取った断面図である。
【図６Ａ】本発明の他の実施形態によるＴＦＴを示した平面図である。
【図６Ｂ】図６ＡのＶＩＢ−ＶＩＢ'に沿って切り取った断面図である。
【図７】本発明の実施形態による電子システムのブロックダイアグラムを示した図面である。
【図８Ａ】従来技術によるＴＦＴを示した平面図である。
【図８Ｂ】コーヒーステイン現象による結果を示したものであり、図８ＡのＶＩＩＢ−ＶＩＩＢ'に沿って切り取った断面図である。
【発明を実施するための形態】
【００２０】
以下、添付された図面を参照しつつ、本発明の実施形態について詳細に説明する。ここで、図面で同じ参照符号は、同じ構成要素を指し、各構成要素の大きさや厚みは、説明の明瞭性のために誇張されていることがある。
【００２１】
図１Ａは、本発明の一実施形態による薄膜トランジスタ（ＴＦＴ：ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）を示した平面図である。図１Ａを参照しつつ、実施形態によるＴＦＴ １について説明すれば、基板１０（図示せず）上に、第１方向に形成されたゲート１１が形成されており、ゲート１１上に、ゲート絶縁層１２が形成されている。ゲート絶縁層１２上には、ソース１３及びドレイン１４が形成されている。ソース１３及びドレイン１４は、それぞれ共通部分１３ａ、１４ａと延長部分１３ｂ、１４ｂとを含み、ソース１３及びドレイン１４の延長部分１３ｂ、１４ｂは、それぞれゲート１１の両側上に、第１方向に平行に形成されてもよい。ソース１３及びドレイン１４上には、半導体物質を含むチャネル１５が形成され、ソース１３及びドレイン１４の位置は、変わりうる。
【００２２】
図１Ｂは、図１Ａの１Ｂ−１Ｂ'ラインに沿って切り取った断面図である。図１Ｂを参照すれば、基板１０上にゲート１１が形成されており、ゲート１１上には、ゲート絶縁層１２が形成されている。ゲート１１の両側部に対応するゲート絶縁層１２上には、ソース１３及びドレイン１４が形成されている。ソース１３及びドレイン１４間のゲート絶縁層１２上には、半導体物質を含むチャネル１５が形成されている。
【００２３】
図１Ｃは、図１Ａの１Ｃ−１Ｃ'ラインに沿って切り取った断面図である。例えば、ゲート１１が形成された第１方向に沿って切り取った断面を示したものである。図１Ｃを参照すれば、基板１０上に、ゲート１１が形成されており、ゲート１１上には、ゲート絶縁層１２が形成されている。ゲート絶縁層１２上には、ドレイン１４が形成されており、ドレイン１４の延長部分１４ｂ上には、半導体物質を含むチャネル１５が形成されている。インクジェット・プリンティング工程によって、ゲート１１を１本のライン状に形成する場合、ライン状のゲート１１は、第１方向に全体的に均一厚を示し、ソース１３またはドレイン１４の延長部分１３ｂ、１４ｂは、ゲート１１と平行するように、第１方向に形成され、端部が突出した形態を示すこともある。
【００２４】
本発明の一実施形態では、一方向に形成されたゲート１１を含むＴＦＴを提供することができる。ゲート１１ラインは、ゲート１１端部がＴＦＴ１内部に形成されないように、ＴＦＴ１を全体的に貫通して形成され、ＴＦＴは、全体的に均一な平坦度を維持することができる。
【００２５】
一般的なインクジェット・プリンティング工程によってＴＦＴを形成する場合、ゲート・バスラインに連結されたゲート延長部分１０１でゲート電極が突出した形状に形成されており（図８Ａ）、この場合、ゲートの端部が上方に突出した構造になりうる（図８Ｂ）。これについて、図８Ａ、図８Ｂを参照しつつ詳細に説明する。
【００２６】
図８Ａは、従来技術によるＴＦＴを示した平面図である。図８Ｂは、コーヒーステイン現象（ｃｏｆｆｅｅ ｓｔａｉｎ ｅｆｆｅｃｔ）による結果を示したものであり、図８ＡのＶＩＩＩＢ−ＶＩＩＩＢ'に沿って切り取った断面図である。図８Ｂは、ゲート形成時に、コーヒーステイン現象によって、端部が突出した構造を示した図面である。図８Ａ及び図８Ｂを参照して従来のＴＦＴ８について説明すれば、基板１００上に、ゲート延長部分１０１が形成されており、ゲート延長部分１０１上には、ゲート絶縁層１０２が形成されている。そして、ゲート絶縁層１０２上のゲート延長部分１０１に対応する領域上には、ソースまたはドレイン１０３が形成される。インクジェット・プリンティング工程時、ゲート・バスラインと連結された多数のゲート延長部分１０１を形成する。ゲート延長部分１０１を形成する工程で、特に、ゲート延長部分１０１の端部領域で、他の領域に比べて、溶媒（ｓｏｌｖｅｎｔ）の蒸発量が多くなってしまう。インクジェット工程（ｉｎｋｊｅｔ ｐｒｏｃｅｓｓ）のインク内部の溶質（ｓｏｌｕｔｅ）がゲート延長部分１０１の端部に集まってしまい、ゲート延長部分１０１の厚みが一定でなく、端部が突出した構造に形成される。かような現象がコーヒーステイン現象であり、具体的には、長く延びた部分の端部（図８Ａ及び図８ＢのＣ領域のような部分）で発生しうる。このように、コーヒーステイン現象によって、ゲート延長部分１０１の端部が厚くなって突出した形状になると、ゲート１０１と、その上方に形成されるソースまたはドレイン１０３とが非常に近接した状態に形成されることになり、電流漏れ（ｃｕｒｒｅｎｔ  ｌｅａｋａｇｅ）が発生しうる。
【００２７】
本発明の少なくとも１つの実施形態によるＴＦＴ１では、インクジェット・プリンティング工程によりゲート・バスラインを形成し、ゲート・バスラインをゲート１１として利用し、その上部に、ソース１３及びドレイン１４の延長部分１３ｂ、１４ｂを形成し、ゲート１１の厚みを一定に維持することができる。インクジェット・プリンティング工程によって、従来のＴＦＴ８を形成するとき、コーヒーステイン現象が発生する場合、特に、ゲートの上面と側面との間が突出しうる。一方、本発明の一実施形態に示されているように、インクジェット・プリンティング工程によって、ゲート１１をライン状に形成する場合、図１Ｂに示されているように、ゲート１１の断面形状で、上面及び側面が曲面形状を含んだ形態になりうる。ただし、ゲート１１の幅が広い場合、例えば、約６０μｍを超える場合、コーヒーステイン現象によるゲート１１の両側上部が多少突出した形状になりうるので、ゲート１１の幅は、６０μｍ以下、一例として、数ｎｍないし６０μｍまで形成することができ、さらに詳細には、３５ないし５５μｍの幅を有するように形成することができる。
【００２８】
図２は、図１Ａに示した本発明の一実施形態によるＴＦＴのアレイ構造を示した図面である。図２を参照すれば、第１方向に形成されたゲート１１、ゲート１１上に形成されたゲート絶縁層１２、ゲート絶縁層１２上に多数形成されたソース１３、ドレイン１４、及び半導体物質を含むチャネル１５が形成された構造を示している。それぞれのソース１３及びドレイン１４は、延長部分１３ｂ、１４ｂを含むことができる。図２に示されているように、１つのライン状のゲート１１を互いに共有し、ゲート１１上に多数のソース１３及びドレイン１４を形成してアレイ構造を形成することができ、全体的に均一なゲート１１の厚みを維持することができる。ゲート３１が均一厚を有するので、図８Ｂに示すようにゲートとソースまたはドレインとが非常に近接した状態に形成されることはなく、電流漏れが発生しない。
【００２９】
本発明の一実施形態によるＴＦＴの製造方法について説明すれば、次の通りである。図３Ａないし図３Ｄは、本発明の実施形態によるＴＦＴの製造方法を示した図面である。図４は、図３Ａないし図３Ｄのフローチャートである。
【００３０】
図３Ａ及び図４を参照すれば、まず、基板１０を設ける（Ｓ４１０）。基板１０の材料には制限がなく、一般的な半導体工程に使われる基板であるならばいずれも使用することができ、例えば、ガラス、ポリエチレンナフタレート（ＰＥＮ）・ポリイミド（ＰＩ）・ポリエチレンテレフタレート（ＰＥＴ）のようなプラスチック材を利用することができる。
【００３１】
基板１０上に、ゲート１１を形成する（Ｓ４１０）。ゲート１１が形成される領域のプレパターン（ｐｒｅｐａｔｔｅｒｎ）を施すために、基板１０上にフォトレジスト（ＰＲ）でコーティングを行った後、伝導性インクを印刷し、ゲート１１形成領域のフォトレジストを除外した残りの領域のＰＲを除去する。そして、基板１０上に、疎水性コーティングを行う。例えば、オクタデシルトリクロロシラン（ＯＴＳ）またはｎ−オクタデシルトリクロロシランなどのＳＡＭ（ｓｅｌｆ  ａｓｓｅｍｂｌｙ  ｍｏｎｏｌａｙｅｒ）物質や、フッ素を含んで表面エネルギーの低い有機物質をコーティングすることができる。そして、基板１０上に、ゲート１１形成領域に残留したＰＲをリフトオフ（ｌｉｆｔ−ｏｆｆ）で除去する。結果として、ＰＲが覆っていた領域は、表面エネルギーが高くなり、残りの領域は、表面エネルギーが相対的に低い状態となる。次に、表面エネルギーが相対的に低くなった部分に、インクジェット・プリンタを利用して伝導性インクを印刷し、ゲート１１を形成する。一例として、ゲート１１は、６０μｍ以下の厚み、例えば、３５ないし５５μｍ厚に形成されてもよい。そして、ゲート１１は、２本以上のゲートラインを含む形態に形成されてもよい。ここで、伝導性インクは、シルバー・ナノインク、Ｃｕインク、Ａｕインク、ポリエチレンジヒドロキシチオフェン（ＰＥＤＯＴ）−ＰＳＳ（ポリ（スチレンスルホン酸））インクなどを使用することができる。伝導性インクの印刷後、熱処理を実施することができる。次に、疎水性コーティングを除去し、コーティング除去のために、Ｏ2プラズマ工程、Ａｒプラズマ工程、ＣＦ4プラズマ工程またはＵＶ（ｕｌｔｒａｖｉｏｌｅｔ）オゾンクリーニング工程を利用することができる。
【００３２】
図３Ｂ及び図４を参照すれば、ゲート１１を形成した後、ゲート１１上に、ゲート絶縁層１２を形成する（Ｓ４２０）。ゲート絶縁層１２としては、一般的に使われる絶縁物質を利用し、無機絶縁物質または有機絶縁物質を使用することができ、また無機絶縁物質及び有機絶縁物質を含んで多層構造にも形成することができる。
【００３３】
図３Ｃ及び図４を参照すれば、ゲート絶縁層１２を形成した後、その上部に、ソース１３及びドレイン１４を形成する（Ｓ４３０）。ソース１３及びドレイン１４は、ゲート１１と共に伝導性物質によって形成され、前述のゲート１１形成工程をそのまま適用することができる。
【００３４】
図３Ｄ及び図４を参照すれば、ソース１３及びドレイン１４の形成後、チャネル１５を形成するために、半導体物質を、ソース１３及びドレイン１４の上に印刷することができる（Ｓ４４０）。半導体物質は、無機半導体物質及び有機半導体物質など制限なしに使用可能である。例えば、無機半導体物質は、Ｚｎ酸化物、Ｚｎ−Ｉｎ酸化物、Ｚｎ−Ｉｎ−Ｇａ酸化物などＺｎ酸化物系物質を使用することができる。有機半導体物質は、半導体特性を示す有機低分子物質及び有機高分子物質を制限なしに使用することができ、例えば、ペンタセン（ｐｅｎｔａｃｅｎｅ）、ヘテロアセン（ｈｅｔｅｒｏａｃｅｎｅ）、オリゴチオフェン（ｏｌｉｇｏｔｈｉｏｐｈｅｎｅ）、ポリチオフェン（ｐｏｌｙｔｈｉｏｐｈｅｎｅ）、ポリフェニレンビニレン（ｐｏｌｙｐｈｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ）及びアリーレンカルボジイミド（ａｒｙｌｅｎｅｃａｒｂｏｄｉｉｍｄｅ）などを使用することができる。チャネル１５の形成後、アニーリングを施し、さらに劣化防止のためのパッシベーション（ｐａｓｓｉｖａｔｉｏｎ）をさらに施すことができる。
【００３５】
本発明の一実施形態によるＴＦＴは、１つのＴＦＴ内に多数のゲートラインが含まれた構造になり、ゲートラインの数には制限がない。これについて図面を参照して説明する。
【００３６】
図５Ａは、他の実施形態によるＴＦＴ５の平面図である。図５Ｂは、図５ＡのＶＢ−ＶＢ'に沿って切り取った断面図である。図５Ｃは、図５ＡのＶＣ−ＶＣ'に沿って切り取った断面図である。
【００３７】
図５Ａは、ＴＦＴ５を、ゲート３１を２本のゲートライン３１ａ、３１ｂを含む構造で形成したところを示したものであり、図５Ａを参照すれば、基板３０（図５Ｂ）上に、第１方向に形成された第１ゲート３１ａ及び第２ゲート３１ｂを含むゲート３１が形成されており、ゲート３１上には、ゲート絶縁層３２が形成されている。ゲート絶縁層３２上には、ソース３３及びドレイン３４が形成されている。ソース３３及びドレイン３４は、それぞれ共通部分３３ａ、３４ａと延長部分３３ｂ、３４ｂとを含み、ソース延長部分３３ｂ及びドレイン延長部分３４ｂは、ゲート３１の一部領域と重なる形態に形成され、ソース延長部分３３ｂは、第１ゲート３１ａ及び第２ゲート３１ｂ間に延びて形成され、ドレイン延長部分３４ｂは、ゲート３１の両側端部、すなわち、ソース３３が形成されていない第１ゲート３１ａ及び第２ゲート３１ｂの両側端部に形成されてもよい。ソース３３及びドレイン３４の位置は、互いに入れ替わってもよい。そして、ゲート３１上部のゲート絶縁層３２、ソース３３及びドレイン３４上には、半導体物質を含むチャネル３５が形成される。
【００３８】
図５Ｂを参照すれば、基板３０上に、ゲート３１が形成されており、ゲート３１上には、ゲート絶縁層３２が形成されている。ゲート３１の両側部に対応するゲート絶縁層３２上には、ソース３３及びドレイン３４が形成されている。ソース３３及びドレイン３４間のゲート絶縁層３２上には、半導体物質を含むチャネル３５が形成されている。インクジェット・プリンティング工程によって、ゲート３１をライン状に形成する場合、ゲート３１断面形状で、上面及び側面が曲面形状を含んだ形態になり、ゲート３１の幅が約６０μｍを超える場合、コーヒーステイン現象によって、ゲート３１の両側上部が多少突出した形状になりうる。従って、ゲート３１の幅は、数ｎｍないし６０μｍに形成され、一例として３５ないし５５μｍの幅を有する形成されてもよい。第１ゲート３１ａ及び第２ゲート３１ｂ間の間隔は、選択的に調節される。
【００３９】
図５Ｃを参照すれば、基板３０上に、ゲート３１が形成されており、ゲート３１上には、ゲート絶縁層３２が形成されている。ゲート絶縁層３２上には、ドレイン３４が形成されており、ドレイン３４上には、半導体物質を含むチャネル１５が形成されている。インクジェット・プリンティング工程によって、ゲート３１を形成する場合、ライン状のゲート３１は、全体的に均一厚を示し、ソース３３またはドレイン３４の延長部分３３ｂ、３４ｂは、端部が突出した形態を示しうる。ゲート３１が均一厚を有するので、図８Ｂに示すようにゲートとソースまたはドレインとが非常に近接した状態に形成されることはなく、電流漏れが発生しない。
【００４０】
図６Ａは、他の実施形態によるＴＦＴ６を示した平面図である。図６Ｂは、図６ＡのＶＩＢ−ＶＩＢ'に沿って切り取った断面図である。ここでは、ゲート４１を５本のゲートライン４１ａ〜４１ｅで形成した構造を示したものである。このように、ゲート４１を多数本のラインで形成した場合、各ソース及びドレインの延長部分は、ゲートラインと平行するように、第１方向に形成され、延長部分の一部領域がゲート４１と重なる形態に、ゲート絶縁層４２上に形成され、ソース及びドレインの延長部分が交差する形態に形成される。
【００４１】
図６Ａ及び図６Ｂを参照すれば、基板４０（図６Ｂ）上に、第１方向に形成された第１ゲート４１ａ、第２ゲート４１ｂ、第３ゲート４１ｃ、第４ゲート４１ｄ及び第５ゲート４１ｅを含むゲート４１が形成されており、ゲート４１上には、ゲート絶縁層４２が形成されており、ゲート絶縁層４２上には、ソース４３及びドレイン４４が形成されている。ソース延長部分４３ｂ及びドレイン延長部分４４ｂは、下方のゲート４１の一部領域と重なる形態に形成され、位置は互いに入れ替わることが可能である。ゲート４１上部のゲート絶縁層４２、ソース４３及びドレイン４４上には、半導体物質を含むチャネル４５が形成されている。
【００４２】
図６Ｂを参照すれば、基板４０上に、第１ゲート４１ａ、第２ゲート４１ｂ、第３ゲート４１ｃ、第４ゲート４１ｄ及び第５ゲート４１ｅを含むゲート４１が形成されており、ゲート４１上に、ゲート絶縁層４２が形成されている。そして、各ゲート４１ａ、４１ｂ、４１ｃ、４１ｄ、４１ｅの両側部に対応するゲート絶縁層４２上には、ソース延長部分４３ｂ及びドレイン延長部分４４ｂが形成されている。ソース延長部分４３ｂ及びドレイン延長部分４４ｂ及びゲート絶縁層４２上には、半導体物質を含むチャネル４５が形成されている。前述のように、インクジェット・プリンティング工程によって、ゲート４１をライン状に形成する場合、ゲート４１断面形状で、上面及び側面が曲面形状を含んだ形態になり、ゲート４１の幅は、数ｎｍ（例えば１ｎｍ）ないし６０μｍ、例えば、３５ないし５５μｍの幅を有するように形成されてもよい。
【００４３】
図７は、本発明の実施形態による電子システムのブロックダイアグラムを示した図面である。電子システム７０００は、例えば、携帯電話（ｍｏｂｉｌｅ ｐｈｏｎｅ）、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、ＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、カムコーダ（ｃａｍｃｏｒｄｅｒ）、自動車ナビゲーション・システム（ＣＮＳ：ｃａｒ ｎａｖｉｇａｔｉｏｎ ｓｙｓｔｅｍ）及び／またはＰＭＰ（ｐｏｒｔａｂｌｅ ｍｕｌｔｉｍｅｄｉａ ｐｌａｙｅｒ）であるが、それらに限定されるものではない。図７を参照すれば、電子システム７０００は、ディスプレイ素子７１００に電気的に連結されたシステムバス７３００、電源７２００、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）７４００、メモリ７５００及びユーザ・インターフェース７６００を含んでもよい。ディスプレイ素子７１００は、図１Ａないし図３Ｄ及び図５Ａないし図６Ｂに示された実施形態によるＴＦＴを含んでもよい。ＣＰＵ７４００は、電子システム７０００の全体的な動作を制御することができる。メモリ７５００は、電子システム７０００の動作に必要な情報を保存することができる。ユーザ・インターフェース７６００は、電子システム７０００とユーザとのインターフェースを提供することができる。電源７２００は、他の要素、例えば、ＣＰＵ７４００、メモリ７５００、ユーザ・インターフェース７６００及びディスプレイ素子７１００に電力を供給することができる。
【００４４】
上記説明で多くの事項が具体的に記載されているが、それらは発明の範囲をそのまま限定するものではなく、実施形態の例示として解釈されるものである。従って、本発明の範囲は、説明された実施形態によって定めてられるものではなく、特許請求の範囲に記載された技術的思想によって定められるものである。
【産業上の利用可能性】
【００４５】
本発明のＴＦＴ及びＴＦＴの製造方法は、例えば、ディスプレイ関連の技術分野に効果的に適用可能である。
【符号の説明】
【００４６】
１，５，６，８    ＴＦＴ
１０，３０，４０，１００    基板
１１，３１，４１    ゲート
１２，３２，４２，１０２    ゲート絶縁層
１３，３３，４３    ソース
１３ａ，３３ａ，４３ａ    ソース共通部分
１３ｂ，３３ｂ，４３ｂ    ソース延長部分
１４，３４，４４    ドレイン
１４ａ，３４ａ，４４ａ    ドレイン共通部分
１４ｂ，３４ｂ，４４ｂ    ドレイン延長部分
１５，３５，４５    チャネル
３１ａ，４１ａ    第１ゲート
３１ａ，４１ｂ    第２ゲート
４１ｃ    第３ゲート
４１ｄ    第４ゲート
４１ｅ    第５ゲート
１０１    ゲート延長部分
１０３    ソースまたはドレイン
７０００    電子システム
７１００    ディスプレイ素子
７２００    電源
７３００    システムバス
７４００    ＣＰＵ
７５００    メモリ
７６００    ユーザ・インターフェース
【図１Ａ】
0005933991.tif 000002
【図１Ｂ】
0005933991.tif 000003
【図１Ｃ】
0005933991.tif 000004
【図２】
0005933991.tif 000005
【図３Ａ】
0005933991.tif 000006
【図３Ｂ】
0005933991.tif 000007
【図３Ｃ】
0005933991.tif 000008
【図３Ｄ】
0005933991.tif 000009
【図４】
0005933991.tif 000010
【図５Ａ】
0005933991.tif 000011
【図５Ｂ】
0005933991.tif 000012
【図５Ｃ】
0005933991.tif 000013
【図６Ａ】
0005933991.tif 000014
【図６Ｂ】
0005933991.tif 000015
【図７】
0005933991.tif 000016
【図８Ａ】
0005933991.tif 000017
【図８Ｂ】
0005933991.tif 000018