(57)【特許請求の範囲】
【請求項１】
Ｎ型またはＰ型のうちの一方の導電型を有する半導体基板の表面に、第１フォトサイリスタ部と第２フォトサイリスタ部とが互いに離間して形成された、１つの半導体チップを備え、
上記各フォトサイリスタ部は、Ｎ型またはＰ型のうちの他方の導電型を有するアノード拡散領域と、上記アノード拡散領域に対向する上記他方の導電型を有するゲート拡散領域と、このゲート拡散領域内に上記アノード拡散領域に対向して形成されると共に上記一方の導電型を有するカソード拡散領域とを含むＰＮＰＮ部を有しており、
上記各フォトサイリスタ部は、さらに、上記各拡散領域より上層に形成されると共に、上記アノード拡散領域および上記カソード拡散領域と電気的に接続される一方、上記ゲート拡散領域とは電気的に絶縁された１つのボンディングパッドを有しており、
上記第１フォトサイリスタ部の上記ＰＮＰＮ部と上記第２フォトサイリスタ部の上記ＰＮＰＮ部とは、上記半導体チップの中心に対して略点対称に、または、上記半導体チップの中心を通り且つ上記半導体チップの一辺に平行な線分に対して略線対称に配置されており、
上記第１フォトサイリスタ部の上記ボンディングパッドと上記第２フォトサイリスタ部の上記ボンディングパッドとは、上記線分の延在方向の一端側と他端側とに互いに離間して配置されており、
上記第１フォトサイリスタ部の上記ＰＮＰＮ部と上記第２フォトサイリスタ部の上記ＰＮＰＮ部とは、上記半導体チップの中心を通り且つ上記半導体チップの一辺に平行な線分に対して略線対称に配置されており、
上記第１フォトサイリスタ部の上記ボンディングパッドと上記第２フォトサイリスタ部の上記ボンディングパッドとは、上記半導体チップの中心に対して略点対称に配置されることによって、上記線分の延在方向の一端側と他端側とに互いに離間して配置されている
ことを特徴とするフォトトライアック素子。
【請求項２】
請求項１に記載のフォトトライアック素子において、
上記第１フォトサイリスタ部の上記ボンディングパッドと上記第２フォトサイリスタ部の上記ボンディングパッドとは、上記半導体チップの中心に対して略点対称に配置されることによって、上記線分の延在方向の一端側と他端側とに互いに離間して配置されている
ことを特徴とするフォトトライアック素子。
【請求項３】
請求項１または２に記載のフォトトライアック素子において、
上記第１フォトサイリスタ部の上記ボンディングパッドと上記第２フォトサイリスタ部の上記ボンディングパッドとは、接続された金属ワイヤが点弧用の光の受光領域を覆う割合を低下させる位置に配置されて、上記第１フォトサイリスタ部と上記第２フォトサイリスタ部とにおける上記光の受光面積を略同一に合わせるようになっている
ことを特徴とするフォトトライアック素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、フォトトライアック素子に関する。
【背景技術】
【０００２】
従来、フォトトライアック素子として、特開平１０‐２０９４３１号公報(特許文献１)に開示されたプレーナ型半導体素子がある。
【０００３】
このプレーナ型半導体素子は、矩形のチャネルストッパ領域内における基板の両側に２つのアノード領域,２つのゲート領域,２つのカソード領域および２つの抵抗領域からなる２つのチャネルを有している。その場合、上記夫々のアノード領域は上記チャネルストッパ領域寄り(つまりチャネルストッパ領域内の外側に)、上記夫々のゲート領域は上記各アノード領域と上記基板の中央側との間に形成し、上記夫々のカソード領域は上記ゲート領域内における光信号の入光領域外に形成されている。
【０００４】
そして、上記２つのチャネルのうちの一方における上記アノード領域上のボンディングパッド(以下、単にパッドと言う)と、上記２つのチャネルのうちの他方における上記カソード領域上のパッドとの夫々が、ワイヤボンドによって同一の第１リードフレームに接続される。同様に、上記一方のチャネルにおける上記カソード領域上のパッドと、上記他方のチャネルにおける上記アノード領域上のパッドとの夫々が、ワイヤボンドによって同一の第２リードフレームに接続される。
【０００５】
しかしながら、上記プレーナ型半導体素子においては、各チャネル当たり２個、合計１チップ当たり４個のパッドを形成する必要があり、上記パッドと上記パッドとの間の距離が短く、上記パッドの大きさが制限されて、ボンディングマージンが取り難いという問題がある。
【０００６】
そこで、フォトトライアック素子においては、２チャネル２パッド構造が一般的になって来ている。この２チャネル２パッド構造とは、フォトトライアック素子を構成する２つのチャネルの夫々当たり一個のパッド、合計２パッドを設ける。そして、各チャネルの上記アノード領域および上記カソード領域と上記パッドとを、内部配線で接続する構成である。
【０００７】
図５に、一般的な２チャネル２パッドのフォトトライアックの平面構造を示す。平面的には、図５に示すように、中心線Ａ‐Ａ’とこの中心線に直交する線分Ｂ‐Ｂ’との交点に対して１８０度の回転対称に、つまり上記交点に対して略点対称のパターンを有している。以下、中心線Ａ‐Ａ’に対して図中左側のフォトサイリスタをＣＨ(チャネル)1のフォトサイリスタと称する一方、右側のフォトサイリスタをＣＨ2のフォトサイリスタと称する。
【０００８】
上記従来の２チャネル２パッドのフォトトライアックにおいては、Ｎ型シリコン基板１の表面に、互いに離間して形成されたＣＨ1の第１フォトサイリスタ２aとＣＨ2の第２フォトサイリスタ２bとで構成されている。
【０００９】
上記第１フォトサイリスタ２aおよび第２フォトサイリスタ２bは、夫々、Ｐ型のアノード拡散領域３と、このアノード拡散領域３に対して中心線Ａ‐Ａ’の延在方向に対向するＰ型のゲート拡散領域４と、このゲート拡散領域４内にアノード拡散領域３に対して中心線Ａ‐Ａ’の延在方向に対向して形成されたＮ型のカソード拡散領域５とを有している。こうして、アノード拡散領域３からカソード拡散領域５に向かってＰＮＰＮ部が形成される。尚、６は、誤動作防止用の高抵抗パターンである。
【００１０】
また、チップの周辺に沿って、Ｎ型シリコン基板１の表面側に、チャネルストッパとしての高濃度Ｎ型拡散領域(図示せず)が形成されている。そして、上記Ｎ型シリコン基板１上にはＳiＯ2膜(図示せず)が形成されており、このＳiＯ2膜におけるアノード拡散領域３およびカソード拡散領域５上の部分に開口が設けられている。また、ＣＨ1の第１フォトサイリスタ２aとＣＨ2の第２フォトサイリスタ２bとの上記ＳiＯ2膜上に、アノード拡散領域３およびゲート拡散領域４を覆うように上記内部配線としてのＡl電極７が形成されている。
【００１１】
そして、上記ＣＨ1の第１フォトサイリスタ２aにおける図中左下の隅におけるＡl電極７直上には略矩形を成すパッド８aが形成されて、Ａl電極７を介してアノード拡散領域３およびカソード拡散領域５と接続されている。同様に、ＣＨ2の第２フォトサイリスタ２bにおける図中左下の隅におけるＡl電極７直上には略矩形を成すパッド８bが形成されて、Ａl電極７を介してアノード拡散領域３およびカソード拡散領域５と接続されている。その際に、ゲート拡散領域４とパッド８a,８bとの間は、上記ＳiＯ2膜によって絶縁されている。
【００１２】
そして、上記ＣＨ1用のパッド８aとリードフレームＴ2(図示せず)とが、Ａuワイヤ９aを用いたワイヤボンドによって接続されている。同様に、上記ＣＨ2用のパッド８bとリードフレームＴ1(図示せず)とが、Ａuワイヤ９bを用いたワイヤボンドによって接続されている。
【００１３】
上記構成を有するフォトトライアックにおいては、上記リードフレームＴ2‐リードフレームＴ1間に素子のオン電圧より高い電圧の電源電圧がバイアスされている条件下で、先ず、リードフレームＴ2側がリードフレームＴ1側よりも正電位にある場合には、ＬＥＤ等からの光が入射すると、ＣＨ1側のカソード拡散領域５およびゲート拡散領域４とシリコン基板１とで構成される図５中上側のＮＰＮトランジスタがオン状態となる。そうすると、ＣＨ2側のアノード拡散領域３とシリコン基板１とＣＨ1側のゲート拡散領域４とで構成される上記上側のＰＮＰトランジスタのベース電流が引き出されることになり、このＰＮＰトランジスタがオンする。続いて、上記上側のＰＮＰトランジスタのコレクタ電流によって上記上側のＮＰＮトランジスタにベース電流が供給され、正帰還によって上記上側のＰＮＰＮ部がオンして、実線の矢印で示すように、リードフレームＴ1からリードフレームＴ2へ交流回路の負荷に応じたオン電流が流れる。その場合に、図５中下側では、バイアス印加の向きが逆であるからＰＮＰＮ部の正帰還が起こらず、１次光電流のみが流れる。
【００１４】
一方、上記リードフレームＴ1側がリードフレームＴ2側よりも正電位にある場合には、上記下側のＰＮＰＮ部が、上述の場合と全く同様に正帰還動作してオンして破線の矢印で示すようなオン電流が流れ、上記上側では１次光電流のみが流れる。
【００１５】
こうして、上記リードフレームＴ2‐リードフレームＴ1間において、パッド８aおよびパッド８bを介して、双方向に、回路の負荷に応じたオン電流が流れる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開平１０‐２０９４３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、上記従来の２チャネル２パッドのフォトトライアックにおいては、以下のような問題がある。
【００１８】
すなわち、図５に示すような上記２チャネル２パッドのフォトトライアック構造において、パッド８aおよびパッド８bがフォトトライアック素子のチップにおける同一辺に沿って配置されているために、以下のような不具合の発生が懸念される。尚、パッド８aおよびパッド８bをチップの同一辺に沿って配置している理由は、パット形成用のフレーム構造を変更する必要がないためである。
【００１９】
（１）上記パッド８aとパッド８bとの間の距離が短く、ウェハーテストの一つである耐圧テストにおいて放電してしまう。したがって、パッド８aとパッド８bとの間の距離の拡大が必要となり、チップサイズの拡大を伴う。
（２）パッド８aおよびパッド８bの大きさ、特にカソード拡散領域５の横に形成されているＣＨ2用のパッド８bの大きさが制限されるため、ボンディングマージンが少ない。そこで、パッド８aおよびパッド８bの大きさを広げれば、チップサイズが大きくなる。
（３）上記ＣＨ2用のパッド８bに接続されたＡuワイヤ９bのごとく、特にカソード拡散領域５を含む受光領域にリード線が掛かる可能性があり、受光感度に影響する場合がある。
（４）上記(３)の影響によって、更なるチップの縮小も難しい。
（５）上記ＣＨ1の第１フォトサイリスタ２a側とＣＨ2の第２フォトサイリスタ２b側とにおいて、アノード拡散領域３,ゲート拡散領域４およびカソード拡散領域５に対するパッド８aとパッド８bとの相対位置が異なるため、ＣＨ1の第１フォトサイリスタ２aとＣＨ2の第２フォトサイリスタ２bとの受光感度がアンバランスになり、それに起因して最小トリガ電流ＩＦＴや保持電流ＩＨやターンオン時間ｔon等がアンバランスになる。
【００２０】
そこで、この発明の課題は、品質安定化およびチップ縮小が可能なフォトトライアック素子を提供することにある。
【課題を解決するための手段】
【００２１】
上記課題を解決するため、この発明のフォトトライアック素子は、
Ｎ型またはＰ型のうちの一方の導電型を有する半導体基板の表面に、第１フォトサイリスタ部と第２フォトサイリスタ部とが互いに離間して形成された、１つの半導体チップを備え、
上記各フォトサイリスタ部は、Ｎ型またはＰ型のうちの他方の導電型を有するアノード拡散領域と、上記アノード拡散領域に対向する上記他方の導電型を有するゲート拡散領域と、このゲート拡散領域内に上記アノード拡散領域に対向して形成されると共に上記一方の導電型を有するカソード拡散領域とを含むＰＮＰＮ部を有しており、
上記各フォトサイリスタ部は、さらに、上記各拡散領域より上層に形成されると共に、上記アノード拡散領域および上記カソード拡散領域と電気的に接続される一方、上記ゲート拡散領域とは電気的に絶縁された１つのパッドを有しており、
上記第１フォトサイリスタ部の上記ＰＮＰＮ部と上記第２フォトサイリスタ部の上記ＰＮＰＮ部とは、上記半導体チップの中心に対して略点対称に、または、上記半導体チップの中心を通り且つ上記半導体チップの一辺に平行な線分に対して略線対称に配置されており、
上記第１フォトサイリスタ部の上記パッドと上記第２フォトサイリスタ部の上記パッドとは、上記線分の延在方向の一端側と他端側とに互いに離間して配置されており、
上記第１フォトサイリスタ部の上記ＰＮＰＮ部と上記第２フォトサイリスタ部の上記ＰＮＰＮ部とは、上記半導体チップの中心を通り且つ上記半導体チップの一辺に平行な線分に対して略線対称に配置されており、
上記第１フォトサイリスタ部の上記ボンディングパッドと上記第２フォトサイリスタ部の上記ボンディングパッドとは、上記半導体チップの中心に対して略点対称に配置されることによって、上記線分の延在方向の一端側と他端側とに互いに離間して配置されている
ことを特徴としている。
【００２２】
また、一実施の形態のフォトトライアック素子では、
上記第１フォトサイリスタ部の上記パッドと上記第２フォトサイリスタ部の上記パッドとは、上記半導体チップの中心に対して略点対称に配置されることによって、上記線分の延在方向の一端側と他端側とに互いに離間して配置されている。
【００２３】
【００２４】
【００２５】
また、一実施の形態のフォトトライアック素子では、
上記第１フォトサイリスタ部の上記パッドと上記第２フォトサイリスタ部の上記パッドとは、接続された金属ワイヤが点弧用の光の受光領域を覆う割合を低下させる位置に配置されて、上記第１フォトサイリスタ部と上記第２フォトサイリスタ部とにおける上記光の受光面積を略同一に合わせるようになっている。
【発明の効果】
【００２６】
以上より明らかなように、この発明のフォトトライアック素子は、上記第１フォトサイリスタ部の上記パッドと上記第２フォトサイリスタ部の上記パッドとを、上記線分の延在方向の一端側と他端側とに互いに離間して配置している。したがって、上記両パッド間の距離を、放電による耐圧が６００Ｖ以上必要なデバイスの最小パット間距離である２００μmよりも広く設定することができ、必要な耐圧を確保することが可能になる。
【００２７】
さらに、上記第１フォトサイリスタ部の上記ＰＮＰＮ部と上記第２フォトサイリスタ部の上記ＰＮＰＮ部とは、上記半導体チップの中心に対して略点対称に、または、上記半導体チップの中心を通り且つ上記半導体チップの一辺に平行な線分に対して略線対称に配置されている。
【００２８】
したがって、上記第１フォトサイリスタ部および上記第２フォトサイリスタ部の上記パッドに接続された金属ワイヤが、点弧用の光の受光領域を覆う割合を、低下させることができる。その結果、上記光の受光感度を必要感度内に保つ範囲で受光面積を小さくして、更なるチップの縮小を図ることが可能になる。
【００２９】
すなわち、この発明によれば、工程数を増やすことなく、上記パッド形成用のマスクのみの変更で、上述した各不具合を安価に解消することが可能となる。
【図面の簡単な説明】
【００３０】
【図１】この発明のフォトトライアック素子における第１実施の形態の概略パターンレイアウトを示す図である。
【図２】第２実施の形態の概略パターンレイアウトを示す図である。
【図３】第３実施の形態を説明するための図である。
【図４】第４実施の形態を説明するための図である。
【図５】一般的な２チャネル２パッドのフォトトライアックの平面構造を示す図である。
【発明を実施するための形態】
【００３１】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３２】
・第１実施の形態
本実施の形態におけるフォトトライアック素子は、図５に示すフォトトライアック素子と同様に、点対象型のフォトトライアック素子である。
【００３３】
図１は、本実施の形態のフォトトライアック素子における概略パターンレイアウトを示す。図１に示すように、平面的に、中心線Ｃ‐Ｃ’とこの中心線に直交する線分Ｄ‐Ｄ’との交点に対して１８０度の回転対称に、つまり上記交点に対して略点対称のパターンを有している。以下、中心線Ｃ‐Ｃ’に対して図中左側のフォトサイリスタをＣＨ1のフォトサイリスタと称する一方、右側のフォトサイリスタをＣＨ2のフォトサイリスタと称する。
【００３４】
本フォトトライアック素子においては、Ｎ型シリコン基板１１の表面に、互いに離間して形成されたＣＨ1の第１フォトサイリスタ１２aとＣＨ2の第２フォトサイリスタ１２bとで構成されている。
【００３５】
上記第１フォトサイリスタ１２aおよび第２フォトサイリスタ１２bは、夫々、中心線Ｃ‐Ｃ’の延在方向一端側に形成されたＰ型のアノード拡散領域１３と、このアノード拡散領域１３に対して中心線Ｃ‐Ｃ’の延在方向に対向して形成されたＰ型のゲート拡散領域１４と、このゲート拡散領域１４内にアノード拡散領域１３に対して中心線Ｃ‐Ｃ’の延在方向に対向して形成されたＮ型のカソード拡散領域１５とを有している。このようにして、アノード拡散領域１３からカソード拡散領域１５に向かってＰＮＰＮ部が形成されている。尚、１６は、誤動作防止用の高抵抗パターンである。
【００３６】
また、チップの周辺に沿って、Ｎ型シリコン基板１１の表面側に、チャネルストッパとしての高濃度Ｎ型拡散領域(図示せず)が形成されている。また、Ｎ型シリコン基板１１上にはＳiＯ2膜(図示せず)が形成されており、ＣＨ1の第１フォトサイリスタ１２aとＣＨ2の第２フォトサイリスタ１２bとの上記ＳiＯ2膜上に、アノード拡散領域１３およびゲート拡散領域１４を覆うようにＡl電極１７が形成されている。そして、Ａl電極１７とアノード拡散領域１３およびカソード拡散領域１５とは、上記ＳiＯ2膜に設けられた開口を介して接続されている。
【００３７】
以上の構成は、図５に示す従来のフォトトライアック素子と、全く同様である。以下、本実施の形態の特徴であるパットの配置位置について述べる。
【００３８】
図１において、上記ＣＨ1の第１フォトサイリスタ１２aにおける図中左下の隅におけるＡl電極１７直上には略矩形を成すパッド１８aが形成されて、Ａl電極１７を介してアノード拡散領域１３およびカソード拡散領域１５と接続されている。これに対して、上記ＣＨ2用のパッド１８bは、ＣＨ2の第２フォトサイリスタ１２bの図中右上の隅におけるＡl電極１７直上に略矩形の形状に形成されて、Ａl電極１７を介してアノード拡散領域１３およびカソード拡散領域１５と接続されている。その際に、ゲート拡散領域１４とパッド１８a,１８bとの間は、上記ＳiＯ2膜によって絶縁されている。すなわち、本実施の形態においては、上記ＣＨ2用のパッド１８bを、上記ＣＨ1用のパッド１８aに対して上記交点に対して略点対称に形成しているのである。
【００３９】
そして、上記ＣＨ1用のパッド１８aとリードフレームＴ2(図示せず)とが、Ａuワイヤ１９aを用いたワイヤボンドによって接続されている。同様に、上記ＣＨ2用のパッド１８bとリードフレームＴ1(図示せず)とが、Ａuワイヤ１９bを用いたワイヤボンドによって接続されている。
【００４０】
上記構成を有するフォトトライアック素子においては、図５に示すフォトトライアック素子の場合と同様に動作する。すなわち、上記リードフレームＴ2‐リードフレームＴ1間に素子のオン電圧より高い電圧の電源電圧がバイアスされている条件下で、先ず、上記リードフレームＴ2側が上記リードフレームＴ1側よりも正電位にある場合には、ＬＥＤ等からの光が入射すると、正帰還動作によって図１中上側のＰＮＰＮ部がオンして、実線の矢印で示すように、リードフレームＴ1からリードフレームＴ2へオン電流が流れる。その場合に、図１中下側では、バイアス印加の向きが逆であるからＰＮＰＮ部の正帰還が起こらず、１次光電流のみが流れる。
【００４１】
一方、上記リードフレームＴ1側が上記リードフレームＴ2側よりも正電位にある場合には、上記下側のＰＮＰＮ部が上述の場合と全く同様に正帰還動作してオンし、破線の矢印で示すようなオン電流が流れ、上記上側では１次光電流のみが流れる。
【００４２】
さらに、本実施の形態においては、上記ＣＨ1用のパッド１８aとＣＨ2用のパッド１８bとを上記交点に対して略点対称の位置であって、アノード拡散領域１３における高抵抗パターン１６の接続位置の上部に形成している。つまり、本フォトトライアック素子チップの対角位置に設けている。
【００４３】
一般に、空中放電は３Ｖ(e)/μmであり、放電による耐圧が６００Ｖ以上必要なデバイスをウェハテストする場合にはパッドとパッドの間を２００μm以上あける必要がある。本実施の形態におけるフォトトライアック素子においては、ＣＨ1用のパッド１８aとＣＨ2用のパッド１８bとを本フォトトライアック素子チップの対角位置に設けているため、パッド１８aとＣＨ2用のパッド１８bとの間の距離を３４０μmにすることができる。したがって、耐圧が６００Ｖ以上必要なデバイスの最小パット間距離である２００μmよりも広く設定することができ、必要な耐圧を確保することが可能になる。
【００４４】
また、上記パッド１８aとパッド１８bとを、共にアノード拡散領域１３における高抵抗パターン１６の接続位置の上部に形成している。したがって、受光領域となるカソード拡散領域５の横に設けられてはおらず、必要なボンディングマージンを得るための大きさを確保することが可能になる。さらに、パッド１８aとパッド１８bとは、受光領域となるカソード拡散領域１５の横に設けられていないため、上記受光領域にＡuワイヤ１９a,１９bが掛かる可能性は低く、受光感度に影響することを無くすことができる。そのために、ＬＥＤ等からの光の受光感度を必要感度内に保つ範囲で、更なるチップの縮小を図ることが可能になる。
【００４５】
また、上記第１フォトサイリスタ１２aおよび第２フォトサイリスタ１２bにおけるアノード拡散領域１３,ゲート拡散領域１４およびカソード拡散領域１５のパターンを、中心線Ｃ‐Ｃ’とこの中心線に直交する線分Ｄ‐Ｄ’との交点に対して略点対称に形成している。さらに、パッド１８aとパッド１８bとを上記交点に対して略点対称の位置に形成している。したがって、ＣＨ1の第１フォトサイリスタ１２a側とＣＨ2の第２フォトサイリスタ１２b側とで、アノード拡散領域１３,ゲート拡散領域１４およびカソード拡散領域１５に対するパッド１８aとパッド１８bとの相対位置を同じにすることができる。そのため、ＣＨ1の第１フォトサイリスタ１２aとＣＨ2の第２フォトサイリスタ１２bとの受光感度がアンバランスになり、それに起因して最小トリガ電流ＩＦＴや保持電流ＩＨやターンオン時間ｔon等がアンバランスになることを防止可能になる。
【００４６】
すなわち、本実施の形態によれば、工程数を増やすことなく、上記パッド形成用のマスクのみの変更で、上述した各不具合を安価に解消することが可能になるのである。
【００４７】
・第２実施の形態
本実施の形態におけるフォトトライアック素子は、線対象型のフォトトライアック素子である。
【００４８】
図２は、本実施の形態のフォトトライアック素子における概略パターンレイアウトを示す。図２に示すように、平面的には、中心線Ｅ‐Ｅ’に対して略線対称のパターンを有している。以下、中心線Ｅ‐Ｅ’に対して図中左側のフォトサイリスタをＣＨ1のフォトサイリスタと称する一方、右側のフォトサイリスタをＣＨ2のフォトサイリスタと称する。
【００４９】
本フォトトライアック素子においては、Ｎ型シリコン基板２１の表面に、互いに離間して形成されたＣＨ1の第１フォトサイリスタ２２aとＣＨ2の第２フォトサイリスタ２２bとで構成されている。
【００５０】
上記第１フォトサイリスタ２２aおよび第２フォトサイリスタ２２bは、夫々、中心線Ｅ‐Ｅ’側に中心線Ｅ‐Ｅ’に沿って形成されたＰ型のアノード拡散領域２３と、このアノード拡散領域２３に対して中心線Ｅ‐Ｅ’の延在方向と直交する方向に対向して形成されたＰ型のゲート拡散領域２４と、このゲート拡散領域２４内にアノード拡散領域２３に対して中心線Ｃ‐Ｃ’の延在方向と直交する方向に対向して形成されたＮ型のカソード拡散領域２５とを有している。このようにして、アノード拡散領域２３からカソード拡散領域２５に向かってＰＮＰＮ部が形成されている。尚、２６は、誤動作防止用の高抵抗パターンである。
【００５１】
チップの周辺に沿って、Ｎ型シリコン基板２１の表面側に、チャネルストッパとしてＮ型拡散領域(図示せず)が形成されている。そして、Ｎ型シリコン基板２１の表面にはＳiＯ2膜(図示せず)が形成されており、このＳiＯ2膜におけるアノード拡散領域２３およびカソード拡散領域２５上の部分に開口が設けられている。また、ＣＨ1の第１フォトサイリスタ２２aとＣＨ2の第２フォトサイリスタ２２bとの上記ＳiＯ2膜上に、アノード拡散領域２３およびゲート拡散領域２４を覆うようにＡl電極２７が形成されている。
【００５２】
そして、上記ＣＨ1の第１フォトサイリスタ２２aにおける図中右下の隅におけるＡl電極２７直上には略矩形を成すパッド２８aが形成されて、Ａl電極２７を介してアノード拡散領域２３およびカソード拡散領域２５と接続されている。これに対して、上記ＣＨ2用のパッド２８bは、ＣＨ2の第２フォトサイリスタ２２bの図中左上の隅におけるＡl電極２７直上に略矩形の形状に形成されて、Ａl電極２７を介してアノード拡散領域２３およびカソード拡散領域２５と接続されている。その際に、ゲート拡散領域２４とパッド２８a,２８bとの間は、上記ＳiＯ2膜によって絶縁されている。すなわち、本実施の形態においては、上記ＣＨ2用のパッド２８bと上記ＣＨ1用のパッド２８aとを、中心線Ｅ‐Ｅ’とこれに直交する線分との交点に対して略点対称に形成しているのである。
【００５３】
そして、上記ＣＨ1用のパッド２８aとリードフレームＴ2(図示せず)とが、Ａuワイヤ２９aを用いたワイヤボンドによって接続されている。同様に、上記ＣＨ2用のパッド２８bとリードフレームＴ1(図示せず)とが、Ａuワイヤ２９bを用いたワイヤボンドによって接続されている。
【００５４】
上記構成を有するフォトトライアック素子においては、上記第１実施の形態おけるフォトトライアック素子の場合と同様に動作する。すなわち、上記リードフレームＴ2‐リードフレームＴ1間に素子のオン電圧より高い電圧の電源電圧がバイアスされている条件下で、上記リードフレームＴ2側が上記リードフレームＴ1側よりも正電位にある場合には、ＬＥＤ等からの光が入射すると、ＣＨ2の第２フォトサイリスタ２２bのアノード拡散領域２３と、Ｎ型シリコン基板２１と、ＣＨ1の第１フォトサイリスタ２２aのゲート拡散領域２４およびカソード拡散領域２５で成るＰＮＰＮ部が正帰還動作してオンし、実線の矢印で示すように、リードフレームＴ1からリードフレームＴ2へオン電流が流れる。
【００５５】
一方、上記リードフレームＴ1側が上記リードフレームＴ2側よりも正電位にある場合には、ＣＨ1の第１フォトサイリスタ２２aのアノード拡散領域２３と、Ｎ型シリコン基板２１と、ＣＨ2の第２フォトサイリスタ２２bのゲート拡散領域２４およびカソード拡散領域２５で成るＰＮＰＮ部が正帰還動作してオンし、破線の矢印で示すようなオン電流が流れる。
【００５６】
さらに、本実施の形態においては、上記ＣＨ1用のパッド２８aとＣＨ2用のパッド２８bとを上記交点に対して略点対称の位置であって、アノード拡散領域２３とゲート拡散領域２４との間に形成している。したがって、パッド２８aとパッド２８bとの間の距離を２１０μmにすることができる。すなわち、耐圧が６００Ｖ以上必要なデバイスの最小パット間距離である２００μmよりも広く設定することができ、必要な耐圧を確保することが可能になる。
【００５７】
また、受光領域となるカソード拡散領域２５は、中心線Ｅ‐Ｅ’に沿って長く形成されているため、上記受光領域にＡuワイヤ２９a,２９bが掛かる割合は低く、受光感度に影響する比率を低くすことができる。そのために、ＬＥＤ等からの光の受光感度を必要感度内に保つ範囲で受光面積を小さくして、更なるチップの縮小を図ることが可能になる。
【００５８】
・第３実施の形態
本実施の形態におけるフォトトライアック素子は、上記第１実施の形態の場合と同様の点対象型のフォトトライアック素子である。
【００５９】
図３は、本実施の形態のフォトトライアック素子におけるパターンレイアウトを示す。図３において、Ｎ型シリコン基板３１、ＣＨ1の第１フォトサイリスタ３２a、ＣＨ2の第２フォトサイリスタ３２b、Ｐ型のアノード拡散領域３３、Ｐ型のゲート拡散領域３４、Ｎ型のカソード拡散領域３５、高抵抗パターン３６、Ａl電極３７、パッド３８a,３８b、Ａuワイヤ４０a,４０bは、上記第１実施の形態におけるＮ型シリコン基板１１、ＣＨ1の第１フォトサイリスタ１２a、ＣＨ2の第２フォトサイリスタ１２b、Ｐ型のアノード拡散領域１３、Ｐ型のゲート拡散領域１４、Ｎ型のカソード拡散領域１５、高抵抗パターン１６、Ａl電極１７、パッド１８a,１８b、Ａuワイヤ１９a,１９bと、全く同じである。
【００６０】
また、本実施の形態のフォトトライアック素子の動作も、上記第１実施の形態の場合と全く同様である。
【００６１】
本実施の形態におけるフォトトライアック素子は点対象型のフォトトライアック素子であり、図５に示すフォトトライアック素子と同様である。
【００６２】
図５に示すフォトトライアック素子の場合には、ＣＨ1用のパッド８aとＣＨ2用のパッド８bとがフォトトライアック素子のチップにおける同一辺に沿って配置されている。そのために、特に受光領域を含むカソード拡散領域５の近傍に形成されているＣＨ2用のパッド８bは、拡大すると上記受光領域に掛かるため受光感度の低下となる。したがって、ＣＨ2用のパッドの大きさには制限があり、そのためにボンディングマージンが少ない。
【００６３】
これに対し、本実施の形態におけるフォトトライアック素子においては、ＣＨ1用のパッド３８aとＣＨ2用のパッド３８bとを、上記第１実施の形態の場合と同様に、チップの中心線とこの中心線に直交する線分との交点に対して略点対称の位置に配置している。したがって、ＣＨ2用のパッド３８bは、ＣＨ1用のパッド３８aと同様に、アノード拡散領域３３における高抵抗パターン３６の接続位置に形成されている。その結果、ＣＨ1用のパッド３８aおよびＣＨ2用のパッド３８bは共に、拡大しても上記受光領域に掛かることがなく、受光感度(特性)の低下への影響は少ない。
【００６４】
したがって、本実施の形態においては、上記ＣＨ1用のパッド３８aとＣＨ2用のパッド３８bとを、その周囲に描かれた矩形のマーク３９a,３９bの位置まで拡大することが可能になる。その結果、パッドサイズ拡大により、ボンディングマージンの拡大を図ることが可能になる。
【００６５】
・第４実施の形態
上記ＣＨ1側とＣＨ2側とで各拡散領域のパターンに対するパッドの相対位置が異なるために生ずるＣＨアンバランスの改善に関するものである。
【００６６】
本実施の形態におけるフォトトライアック素子は、上記第１実施の形態の場合と同様の点対象型のフォトトライアック素子である。
【００６７】
図４は、本実施の形態のフォトトライアック素子における概略パターンレイアウトを示す。図４において、Ｎ型シリコン基板４１、ＣＨ1の第１フォトサイリスタ４２a、ＣＨ2の第２フォトサイリスタ４２b、Ｐ型のアノード拡散領域４３、Ｐ型のゲート拡散領域４４、Ｎ型のカソード拡散領域４５、高抵抗パターン４６、Ａl電極４７、パッド４８a,４８b、Ａuワイヤ４９a,４９bは、上記第１実施の形態におけるＮ型シリコン基板１１、ＣＨ1の第１フォトサイリスタ１２a、ＣＨ2の第２フォトサイリスタ１２b、Ｐ型のアノード拡散領域１３、Ｐ型のゲート拡散領域１４、Ｎ型のカソード拡散領域１５、高抵抗パターン１６、Ａl電極１７、パッド１８a,１８b、Ａuワイヤ１９a,１９bと、全く同じである。
【００６８】
また、本実施の形態のフォトトライアック素子の動作も、上記第１実施の形態の場合と全く同様である。
【００６９】
本実施の形態におけるフォトトライアック素子は点対象型のフォトトライアック素子であり、図５に示すフォトトライアック素子と同様である。
【００７０】
図５に示すフォトトライアック素子の場合には、ＣＨ1用のパッド８aとＣＨ2用のパッド８bとがチップの同一辺に沿って配置されている。これに対し、ＣＨ1の第１フォトサイリスタ２aとＣＨ2の第２フォトサイリスタ２bとにおけるアノード拡散領域３とゲート拡散領域４とカソード拡散領域５は、線Ａ‐Ａ’とこの中心線に直交する線分Ｂ‐Ｂ’との交点に対して略点対称に配置されている。そのため、各拡散領域３,４,５に対するパッド８a,８bの相対位置がＣＨ1側とＣＨ2側とで異なり、ＣＨ1とＣＨ2とで種々のアンバランスが生ずる。
【００７１】
例えば、上記ＣＨ2用のパッド８bは、平面視において、受光領域を含むカソード拡散領域５の横に形成されているため、パッド８bに接続されているＡuワイヤ９bが受光領域を含むカソード拡散領域５上を横切っている。そのため、上記受光領域にＡuワイヤ９bが掛かることによって実質的な受光面積が狭くなり、ＣＨ1側とＣＨ2側とで受光感度にアンバランスが生じている。
【００７２】
これに対し、本実施の形態におけるフォトトライアック素子においては、ＣＨ1用のパッド３８aとＣＨ2用のパッド３８bとを、上記第１実施の形態の場合と同様に、チップの中心線とこの中心線に直交する線分との交点に対して略点対称の位置に配置している。このように、ＣＨ1側のアノード拡散領域４３とゲート拡散領域４４とカソード拡散領域４５とパッド４８aに対して、ＣＨ2側のアノード拡散領域４３とゲート拡散領域４４とカソード拡散領域４５とパッド４８bを、上記交点に対して略点対称に配置することにより、各拡散領域３,４,５に対するパッド８a,８bの相対位置をＣＨ1側とＣＨ2側とで同じにすることができる。
【００７３】
したがって、
（イ）ＣＨ1側とＣＨ2側との何れの受光領域にもＡuワイヤ４９a,４９bが掛からないようにして、ＣＨ1側とＣＨ2側との実質的な受光面積を同じにすることができる。すなわち、ＣＨ1側とＣＨ2側とにおける受光感度のアンバランスを改善することができる。
（ロ）上記(イ)の際に、本フォトトライアック素子におけるＣＨ1側とＣＨ2側との受光感度を、図５に示すフォトトライアック素子においてＡuワイヤ９bが上記受光領域上を横切っているため低下しているＣＨ2側の受光感度(正常範囲内の受光感度)にまで、下げることが可能になる。結果的に、ＣＨ1側とＣＨ2側との受光面積を縮小して、チップサイズを縮小することが可能になる。
【００７４】
すなわち、この実施の形態によれば、上記ＣＨ1側とＣＨ2側とにおける受光感度のアンバランスを改善すると共に、受光感度(特性)へ影響を及ぼすことなくチップサイズの縮小を図ることができる。
【００７５】
尚、この発明は、上記各実施の形態に限定されるものではなく、特許請求の範囲に記載された範囲内で適宜変形を行っても差し支えない。例えば、各半導体の導電型は、上記各実施の形態とは逆であっても差し支えない。また、材料も、上述した機能や効果を奏する範囲内で適宜選択してもよい。また、Ａl電極１７,２７,３７,４７も、Ａlに限定されるものではなく、電極として機能できる金属であればよい。
【００７６】
以上、纏めると、この発明のフォトトライアック素子は、
Ｎ型またはＰ型のうちの一方の導電型を有する半導体基板１１,２１,３１,４１の表面に、第１フォトサイリスタ部１２a,２２a,３２a,４２aと第２フォトサイリスタ部１２b,２２b,３２b,４２bとが互いに離間して形成された、１つの半導体チップを備え、
上記各フォトサイリスタ部は、Ｎ型またはＰ型のうちの他方の導電型を有するアノード拡散領域１３,２３,３３,４３と、上記アノード拡散領域１３,２３,３３,４３に対向する上記他方の導電型を有するゲート拡散領域１４,２４,３４,４４と、このゲート拡散領域１４,２４,３４,４４内に上記アノード拡散領域１３,２３,３３,４３に対向して形成されると共に上記一方の導電型を有するカソード拡散領域１５,２５,３５,４５とを含むＰＮＰＮ部を有しており、
上記各フォトサイリスタ部は、さらに、上記各拡散領域より上層に形成されると共に、上記アノード拡散領域１３,２３,３３,４３および上記カソード拡散領域１５,２５,３５,４５と電気的に接続される一方、上記ゲート拡散領域１４,２４,３４,４４とは電気的に絶縁された１つのパッドを有しており、
上記第１フォトサイリスタ部１２a,２２a,３２a,４２aの上記ＰＮＰＮ部と上記第２フォトサイリスタ部１２b,２２b,３２b,４２bの上記ＰＮＰＮ部とは、上記半導体チップの中心に対して略点対称に、または、上記半導体チップの中心を通り且つ上記半導体チップの一辺に平行な線分に対して略線対称に配置されており、
上記第１フォトサイリスタ部１２a,２２a,３２a,４２aの上記パッド１８a,２８a,３８a,４８aと上記第２フォトサイリスタ部１２b,２２b,３２b,４２bの上記パッド１８b,２８b,３８b,４８bとは、上記線分の延在方向の一端側と他端側とに互いに離間して配置されている
ことを特徴としている。
【００７７】
上記構成によれば、上記第１フォトサイリスタ部１２a,２２a,３２a,４２aの上記パッド１８a,２８a,３８a,４８aと上記第２フォトサイリスタ部１２b,２２b,３２b,４２bの上記パッド１８b,２８b,３８b,４８bとは、上記線分の延在方向の一端側と他端側とに互いに離間して配置されている。したがって、上記両パッド間の距離を、放電による耐圧が６００Ｖ以上必要なデバイスの最小パット間距離である２００μmよりも広く設定することができ、必要な耐圧を確保することが可能になる。
【００７８】
さらに、上記第１フォトサイリスタ部１２a,２２a,３２a,４２aの上記ＰＮＰＮ部と上記第２フォトサイリスタ部１２b,２２b,３２b,４２bの上記ＰＮＰＮ部とは、上記半導体チップの中心に対して略点対称に、または、上記半導体チップの中心を通り且つ上記半導体チップの一辺に平行な線分に対して略線対称に配置されている。
【００７９】
したがって、上記第１フォトサイリスタ部１２a,２２a,３２a,４２aの上記パッド１８a,２８a,３８a,４８aおよび上記第２フォトサイリスタ部１２b,２２b,３２b,４２bの上記パッド１８b,２８b,３８b,４８bに接続された金属ワイヤが、点弧用の光の受光領域を覆う割合を低下させることができる。その結果、受光領域を覆う割合を低下させる分だけ受光面積を小さくすることができ、上記光の受光感度を必要感度内に保つ範囲で受光面積を小さくして、更なるチップの縮小を図ることが可能になる。
【００８０】
また、一実施の形態のフォトトライアック素子では、
上記第１フォトサイリスタ部１２a,２２a,３２a,４２aの上記パッド１８a,２８a,３８a,４８aと、上記第２フォトサイリスタ部１２b,２２b,３２b,４２bの上記パッド１８b,２８b,３８b,４８bとは、上記半導体チップの中心に対して略点対称に配置されることによって、上記線分の延在方向の一端側と他端側とに互いに離間して配置されている。
【００８１】
この実施の形態によれば、上記第１フォトサイリスタ部１２a,２２a,３２a,４２aの上記パッド１８a,２８a,３８a,４８aおよび上記第２フォトサイリスタ部１２b,２２b,３２b,４２bの上記パッド１８b,２８b,３８b,４８bは、上記半導体チップの中心に対して略点対称に配置されている。したがって、上記両パッドを、上記半導体チップの対角位置に設けることが可能になり、上記両パッド間の距離を略最大値まで広げることが可能になる。すなわち、さらに耐圧を上げることができるのである。
【００８２】
また、一実施の形態のフォトトライアック素子では、
上記第１フォトサイリスタ部１２a,３２a,４２aの上記ＰＮＰＮ部と上記第２フォトサイリスタ部１２b,３２b,４２bの上記ＰＮＰＮ部とは、上記半導体チップの中心に対して略点対称に配置されており、
上記第１フォトサイリスタ部１２a,２２a,３２a,４２aの上記パッド１８a,２８a,３８a,４８aと、上記第２フォトサイリスタ部１２b,２２b,３２b,４２bの上記パッド１８b,２８b,３８b,４８bとは、上記半導体チップの中心に対して略点対称に配置されることによって、上記線分の延在方向の一端側と他端側とに互いに離間して配置されている。
【００８３】
この実施の形態によれば、上記第１フォトサイリスタ部１２a,３２a,４２aの上記ＰＮＰＮ部および上記パッド１８a,３８a,４８aと、上記第２フォトサイリスタ部１２b,３２b,４２bの上記ＰＮＰＮ部および上記パッド１８b,３８b,４８bとが、上記半導体チップの中心に対して略点対称に配置されている。したがって、上記第１フォトサイリスタ部１２a,３２a,４２aの上記パッド１８a,３８a,４８aと上記第２フォトサイリスタ部１２b,３２b,４２bの上記パッド１８b,３８b,４８bとのうちの一方を、上記金属ワイヤが上記受光領域を覆う割合の低い位置に配置することによって、他方の上記パッドに接続された金属ワイヤが上記受光領域を覆う割合を低くすることができる。
【００８４】
また、一実施の形態のフォトトライアック素子では、
上記第１フォトサイリスタ部２２aの上記ＰＮＰＮ部と上記第２フォトサイリスタ部２２bの上記ＰＮＰＮ部とは、上記半導体チップの中心を通り且つ上記半導体チップの一辺に平行な線分に対して略線対称に配置されており、
上記第１フォトサイリスタ部１２a,２２a,３２a,４２aの上記パッド１８a,２８a,３８a,４８aと、上記第２フォトサイリスタ部１２b,２２b,３２b,４２bの上記パッド１８b,２８b,３８b,４８bとは、上記半導体チップの中心に対して略点対称に配置されることによって、上記線分の延在方向の一端側と他端側とに互いに離間して配置されている。
【００８５】
この実施の形態によれば、上記第１フォトサイリスタ部２２aの上記ＰＮＰＮ部と上記第２フォトサイリスタ部２２bの上記ＰＮＰＮ部とを、上記半導体チップの中心を通り且つ上記半導体チップの一辺に平行な線分に対して略線対称に配置している。したがって、上記受光領域を含む上記カソード拡散領域２５は上記線分に沿って長く形成されている。そのために、上記受光領域に上記金属ワイヤが掛かる割合は低く、上記金属ワイヤが受光感度に影響する比率を低くすことができる。
【００８６】
その結果、上記光の受光感度を必要感度内に保つ範囲で受光面積を小さくして、更なる上記半導体チップの縮小を図ることが可能になる。
【００８７】
また、一実施の形態のフォトトライアック素子では、
上記第１フォトサイリスタ部１２a,２２a,３２a,４２aの上記パッド１８a,２８a,３８a,４８aと上記第２フォトサイリスタ部１２b,２２b,３２b,４２bの上記パッド１８b,２８b,３８b,４８bとは、接続された金属ワイヤが点弧用の光の受光領域を覆う割合を低下させる位置に配置されて、上記第１フォトサイリスタ部１２a,２２a,３２a,４２aと上記第２フォトサイリスタ部１２b,２２b,３２b,４２bとにおける上記光の受光面積を略同一に合わせるようになっている。
【００８８】
この実施の形態によれば、上記第１フォトサイリスタ部１２a,２２a,３２a,４２aと上記第２フォトサイリスタ部１２b,２２b,３２b,４２bとにおける上記光の受光面積を略同一に合わせることにより、上記第１フォトサイリスタ部１２a,２２a,３２a,４２aと上記第２フォトサイリスタ部１２b,２２b,３２b,４２bとにおける受光感度のアンバランスを改善することができる。
【００８９】
また、その際に、上記金属ワイヤが上記受光領域を覆う割合が低い分だけ、受光感度を正常範囲内で下げることが可能になる。結果的に、上記第１フォトサイリスタ部１２a,２２a,３２a,４２aと上記第２フォトサイリスタ部１２b,２２b,３２b,４２bとの受光面積を縮小して、上記半導体チップのチップサイズを縮小することが可能になる。
【符号の説明】
【００９０】
１１,２１,３１,４１…Ｎ型シリコン基板
１２a,２２a,３２a,４２a…第１フォトサイリスタ
１２b,２２b,３２b,４２b…第２フォトサイリスタ
１３,２３,３３,４３…Ｐ型アノード拡散領域
１４,２４,３４,４４…Ｐ型ゲート拡散領域
１５,２５,３５,４５…Ｎ型カソード拡散領域
１６,２６,３６,４６…高抵抗パターン
１７,２７,３７,４７…Ａl電極
１８a,２８a,３８a,４８a…ＣＨ1のパッド
１８b,２８b,３８b,４８b…ＣＨ2のパッド
１９a,２９a,４０a,４９a…ＣＨ1のＡuワイヤ
１９b,２９b,４０b,４９b…ＣＨ2のＡuワイヤ
３９a…ＣＨ1の拡大位置マーク
３９b…ＣＨ2の拡大位置マーク
【図１】
0005941955.tif 000002
【図２】
0005941955.tif 000003
【図３】
0005941955.tif 000004
【図４】
0005941955.tif 000005
【図５】
0005941955.tif 000006