(57)【特許請求の範囲】
【請求項１】
ＧａＡｓ基板上に、発光層を有する半導体積層構造を形成する工程と、
前記半導体積層構造に溝を形成する工程と、
前記溝内で露出した前記発光層の一部を選択的にエッチングする工程と、
前記発光層の一部を選択的にエッチングした後に、前記溝に沿って前記ＧａＡｓ基板を割る工程とを備えることを特徴とする半導体発光素子の製造方法。
【請求項２】
不純物拡散により前記発光層のバンドギャップを広げた窓領域を形成する工程と、
イオン注入により前記半導体積層構造に高抵抗領域を形成する工程とを更に備え、
前記窓領域及び前記高抵抗領域内又はそれらの近傍に前記溝を形成することを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項３】
不純物拡散により前記発光層のバンドギャップを広げた窓領域を形成する工程と、
前記半導体積層構造上の一部に電極を形成する工程とを更に備え、
前記窓領域内又はそれらの近傍に前記溝を形成し、
前記電極が前記溝の近傍には存在しないようにすることを特徴とする請求項１に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＡｓ基板を割ることで形成される半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
近年、レーザダイオードや発光ダイオードに代表される半導体発光素子には、高出力、高効率、高信頼性が求められている。これらの要求を満たすためには素子の開発・設計段階での品質の作り込みが必要である。特に高出力の素子は電流及び光による負荷が大きいため結晶欠陥の増殖が早い。従って、信頼性を確保するためには、結晶欠陥を従来以上に減らす技術、結晶欠陥を無効化する技術が必要不可欠である。
【０００３】
半導体発光素子の製造工程には、基板を素子単位に分割する工程がある。この工程では、基板に分割用の溝を入れ（スクライブ）、この溝に沿って刃を当て加重を加えることで基板を割る（ブレイク）。この際に結晶を機械的に割るため破断面には大小さまざまなクラックが必然的に発生し、これらが元となって結晶欠陥が発生する。なお、結晶欠陥が素子領域に伝達するのを防ぐため、ダイシングラインの近傍に酸化膜などで充填した溝を形成することが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−２５１９６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
分割部分の結晶欠陥は、素子へ印加される電流や素子から発せられる光のエネルギーを受けて増殖するため、特に素子を高出力で動作させると欠陥の増殖速度も上がることになり、素子の信頼性を著しく低下させるという問題がある。また、ダイシングラインの近傍に溝を形成するとチップサイズが増大する。また、ＧａＡｓ系の場合には物質の性質上良質な熱酸化膜を形成できない。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的はＧａＡｓ基板を割る際に発生する結晶欠陥が発光層に影響を与えないようにすることができる半導体発光素子の製造方法を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係る半導体発光素子の製造方法は、ＧａＡｓ基板上に、発光層を有する半導体積層構造を形成する工程と、前記半導体積層構造に溝を形成する工程と、前記溝内で露出した前記発光層の一部を選択的にエッチングする工程と、前記発光層の一部を選択的にエッチングした後に、前記溝に沿って前記ＧａＡｓ基板を割る工程とを備えることを特徴とする。
【発明の効果】
【０００８】
本発明により、ＧａＡｓ基板を割る際に発生する結晶欠陥が発光層に影響を与えないようにすることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る半導体発光素子の製造工程の断面図である。
【図２】本発明の実施の形態２に係る半導体発光素子の製造工程の断面図である。
【図３】本発明の実施の形態２に係る半導体発光素子の製造工程の断面図である。
【図４】本発明の実施の形態２に係る半導体発光素子の製造工程の断面図である。
【図５】本発明の実施の形態３に係る半導体発光素子の製造工程の断面図である。
【図６】本発明の実施の形態４に係る半導体発光素子の製造工程の断面図である。
【図７】本発明の実施の形態５に係る半導体発光素子の製造工程の断面図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態に係る半導体発光素子及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１１】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体発光素子の製造工程の断面図である。まず、ｎ型ＧａＡｓ基板１上に、ｎ型クラッド層２、発光層３、及びｐ型クラッド層４が積層された半導体積層構造５を形成する。次に、半導体積層構造５に溝６を形成する。
【００１２】
次に、発光層３の材質のみをエッチングする液を用いて、溝６内で露出した発光層３の一部を選択的にエッチングする。例えば発光層３がＧａＡｓ、クラッド層２，４がＡｌＧａＩｎＰの場合、硫酸と過酸化水素水と純水の混合液を用いることで、発光層３のＧａＡｓのみを選択的にエッチングすることができる。
【００１３】
次に、半導体積層構造５上に電極７を形成し、ｎ型ＧａＡｓ基板１の裏面に電極８を形成する。その後に、溝６に沿ってｎ型ＧａＡｓ基板１を割る。こうして製造された素子では、ｎ型ＧａＡｓ基板１は分割部分９で割られ、分割部分９において発光層３の一部が半導体積層構造５の側面から内側に奥まっている。
【００１４】
上記の構成によって、仮にｎ型ＧａＡｓ基板１が大きく曲がって割れ、分割境界１０が溝６より内側に入ったとしても、発光層３に分割境界１０がかかって結晶欠陥が発生するのを防ぐことができる。よって、ｎ型ＧａＡｓ基板１を割る際に発生する結晶欠陥が発光層３に影響を与えないようにすることができる。この結果、高出力、高効率、高信頼性を実現することができる。
【００１５】
実施の形態２．
図２〜図４は、本発明の実施の形態２に係る半導体発光素子の製造工程の断面図である。まず、図２に示すように、ｎ型ＧａＡｓ基板１上に、発光層３を有する半導体積層構造５を形成する。次に、亜鉛などの不純物拡散により発光層３のバンドギャップを広げた窓領域１１を形成する。窓領域１１は発光層３より深く形成する。
【００１６】
次に、図３に示すように、プロトンなどのイオン注入により半導体積層構造５に高抵抗領域１２を形成する。半導体積層構造５上に電極７を形成し、ｎ型ＧａＡｓ基板１の裏面に電極８を形成する。
【００１７】
次に、図４に示すように、窓領域１１及び高抵抗領域１２内又はそれらの近傍において半導体積層構造５に溝６を形成する。次に、溝６に沿ってｎ型ＧａＡｓ基板１を割る。こうして製造された素子では、分割部分９の近傍において半導体積層構造５に窓領域１１と高抵抗領域１２が設けられている。
【００１８】
上記の構成によって、窓領域１１の発光層３は周辺の発光層３から染み出してくる光を吸収しない。また、高抵抗領域１２により分割部分９の近傍に電流が流れない。従って、分割部分９の近傍において光と電流の両方のエネルギーを遮断することができる。
【００１９】
これにより、仮にｎ型ＧａＡｓ基板１が大きく曲がって割れ、分割境界１０が溝６より内側に入り発光層３に結晶欠陥１３が生成されたとしても、光および電流のエネルギーが加わらないため、結晶欠陥１３の成長を止める又は遅らせることができる。よって、ｎ型ＧａＡｓ基板１を割る際に発生する結晶欠陥１３が発光層３に影響を与えないようにすることができる。この結果、高出力、高効率、高信頼性を実現することができる。
【００２０】
実施の形態３．
図５は、本発明の実施の形態３に係る半導体発光素子の製造工程の断面図である。まず、ｎ型ＧａＡｓ基板１上に、発光層３を有する半導体積層構造５を形成する。次に、不純物拡散により発光層３のバンドギャップを広げた窓領域１１を形成する。
【００２１】
次に、半導体積層構造５上の一部に電極７を形成し、ｎ型ＧａＡｓ基板１の裏面に電極８を形成する。次に、窓領域１１内又はその近傍において半導体積層構造５に溝６を形成する。ただし、電極７が溝６の近傍には存在しないようにする。次に、溝６に沿ってｎ型ＧａＡｓ基板１を割る。
【００２２】
こうして製造された素子では、分割部分９の近傍に窓領域１１が設けられ、半導体積層構造５上に設けられた電極７が分割部分９の近傍には存在しない。このように電極７が分割部分９の近傍には存在しないことで、分割部分９の近傍に電流が流れない。従って、実施の形態２と同様の効果を得ることができる。
【００２３】
実施の形態４．
図６は、本発明の実施の形態４に係る半導体発光素子の製造工程の断面図である。実施の形態２と同様に窓領域１１及び高抵抗領域１２を形成し、かつ実施の形態１と同様に溝６内で露出した発光層３の一部を選択的にエッチングする。これにより、実施の形態１と実施の形態２の両方の効果を得ることができる。
【００２４】
実施の形態５．
図７は、本発明の実施の形態５に係る半導体発光素子の製造工程の断面図である。実施の形態３と同様に窓領域１１を形成し、電極７が分割部分９の近傍に存在しないようにし、かつ実施の形態１と同様に溝６内で露出した発光層３の一部を選択的にエッチングする。これにより、実施の形態１と実施の形態３の両方の効果を得ることができる。
【符号の説明】
【００２５】
１  ｎ型ＧａＡｓ基板
３  発光層
５  半導体積層構造
６  溝
７  電極
９  分割部分
１１  窓領域
１２  高抵抗領域
【図１】
0005957984.tif 000002
【図２】
0005957984.tif 000003
【図３】
0005957984.tif 000004
【図４】
0005957984.tif 000005
【図５】
0005957984.tif 000006
【図６】
0005957984.tif 000007
【図７】
0005957984.tif 000008