(57)【特許請求の範囲】
【請求項１】
基板の一方の面側に複数の画素部毎に発光部が設けられ、
前記複数の画素部の位置に対応して前記基板にマトリックス状に配置され前記発光部の発光に関する用力が伝達される複数種の配線が設けられ、
前記複数種の配線のうち、少なくとも一種の配線は、前記基板の一方の面側に設けられた第１配線部と、前記基板の他方の面側に臨んで設けられる第２配線部と、前記基板を厚さ方向に貫通して設けられ前記第１配線部と前記第２配線部とを接続する第３配線部とを備え、
前記第２配線部は、前記基板の他方の面に形成された凹部内に、前記基板の他方の面と略面一に設けられることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関するものである。
【背景技術】
【０００２】
有機ＥＬ（エレクトロルミネッセンス）素子を画素に対応させて備える有機ＥＬ表示体は、高輝度で自発光であること、直流低電圧駆動が可能であること、応答性が高速であること、固体有機膜による発光であることから、表示性能に優れているとともに、薄型化、軽量化、低消費電力化が可能であるため、将来的に液晶表示体に代わる表示装置として期待されている。
【０００３】
上記の表示装置においては、複数の画素部が格子状に配列されたドットマトリクスによる表示が主流となっている。ドットマトリクス表示においては、複数の画素部毎に個別の配線を行うと、基板周縁部は配線で埋まり現実的ではなくなることから、走査線及び信号線を縦横の２次元的な配置として、これらの配線の交点で画素部の電極を制御するマトリクス配線方式が採られている（例えば、特許文献１参照）。
【０００４】
このような構成では、走査線が駆動されてＴＦＴ等のスイッチング素子がＯＮとなると、そのときの信号線の電位（電力）が保持容量に保持され、当該保持容量の状態に応じて駆動トランジスタのＯＮ・ＯＦＦが決まる。そして、駆動トランジスタのチャネルを介して電源線から画素電極に電流が流れるとともに、発光部を通じて共通電極に電流が流れることにより発光部が電流量に応じて発光する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１１８３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述したような従来技術には、以下のような問題が存在する。
例えば、電源線の延在方向に沿って多数の画素部が配置されているが、電源線の配線抵抗の影響で電圧降下が生じるため、電力の供給源から遠い画素部では有機ＥＬ素子の発光部で発光させるための十分な電流値が得られない可能性がある。
また、走査線についても配線抵抗が大きい場合には信号伝達の遅延が起きる可能性があり、電源線の場合と同様に表示品質を低下させる虞がある。
そこで、このような問題を解消するために、上記電源線や走査線等の配線を厚くすることや、幅を太くすることで配線抵抗を低減する方法も考えられるが、配線に使用できる面積・厚さは限られており、この方法を採った場合には装置の大型化・厚型化を招きかねない。
【０００７】
本発明は、以上のような点を考慮してなされたもので、装置の大型化・厚型化を招くことなく表示品質の低下を防止できる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の態様に従えば、基板の一方の面側に複数の画素部毎に発光部が設けられ、前記複数の画素部の位置に対応して前記基板にマトリックス状に配置され前記発光部の発光に関する用力が伝達される複数種の配線が設けられ、前記複数種の配線のうち、少なくとも一種の配線は、前記基板の一方の面側に設けられた第１配線部と、前記基板の他方の面側に臨んで設けられる第２配線部と、前記基板を厚さ方向に貫通して設けられ前記第１配線部と前記第２配線部とを接続する第３配線部とを備え、前記発光部は、前記基板の一方の面上に積層された、前記発光に関する複数の機能層を備えることを特徴とする表示装置が提供される。
【０００９】
従って、本態様の表示装置の構成では、少なくとも一種の配線の少なくとも一部が基板の他方の面側に臨んで設けられることから、当該配線の断面積を大きくして配線抵抗を小さくすることができる。
なお、本発明に係る用力とは、発光部を発光させるための電力、発光部の発光に係るタイミング情報としての駆動信号等を含むものである。
【００１０】
上記構成においては、前記少なくとも一種の配線が、前記基板の一方の面側に設けられた第１配線部と、前記基板の他方の面側に臨んで設けられる第２配線部と、前記基板を厚さ方向に貫通して設けられ前記第１配線部と前記第２配線部とを接続する第３配線部とを備える構成を好適に採用できる。
【００１１】
従って、本発明の表示装置の構成では、少なくとも一種の配線の断面積が第１配線部、第２配線部、第３配線部の断面積の合計値となり、当該配線の配線抵抗を小さくすることができる。
【００１２】
また、上記構成における前記第２配線部としては、前記基板の他方の面よりも突出して設けられる構成を好適に採用できる。
従って、本発明の表示装置の構成では、配線形成の制限が緩和された基板の他方の面に第２配線部を形成することにより、少なくとも一種の配線の断面積をより大きくして、当該配線の配線抵抗をさらに小さくすることができる。
この構成における前記第２配線部としては、前記第１配線部よりも大きな面積で形成される成を好適に採用できる。
【００１３】
また、上記構成における前記第２配線部としては、前記基板の他方の面に形成された凹部内に、前記基板の他方の面と略面一に設けられる構成を好適に採用できる。
従って、本発明の表示装置の構成では、第２配線部が基板の他方の面から突出しないため、少なくとも一種の配線の断面積を大きくしつつ、装置の薄型化を図ることが可能になる。
上記構成においては、前記機能層のうちの一層と、前記第１配線部とは、同一面に形成されている構成を好適に採用できる。
本発明の第２の態様に従えば、基板の一方の面側に複数の画素部毎に発光部が設けられ、前記複数の画素部の位置に対応して前記基板にマトリックス状に配置され前記発光部の発光に関する用力が伝達される複数種の配線が設けられ、前記複数種の配線のうち、少なくとも一種の配線は、前記基板の一方の面側に設けられた第１配線部と、前記基板の他方の面側に臨んで設けられる第２配線部と、前記基板を厚さ方向に貫通して設けられ前記第１配線部と前記第２配線部とを接続する第３配線部とを備え、前記第２配線部は、前記基板の他方の面に形成された凹部内に、前記基板の他方の面と略面一に設けられることを特徴とする表示装置が提供される。
【発明の効果】
【００１４】
本発明では、配線抵抗を小さくすることで、装置の大型化・厚型化を招くことなく表示品質の低下を防止可能な表示装置を提供可能となる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態に係る表示装置１０の回路構成図。
【図２】アクティブ駆動の同表示装置１０における１画素セルの構成例を示す図。
【図３】図２における要部断面構成を示す図。
【図４】基板に貫通孔を形成する手段を説明するための図。
【図５】基板の表面側に母線及び配線を設けた例を示す図。
【図６】母線と配線との間の距離と、容量との関係を示す図。
【図７】第２実施形態に係る表示装置１０の要部断面構成を示す図。
【図８】同表示装置１０における１画素セルの構成例を示す図。
【図９】第３実施形態に係る表示装置１０の要部断面構成を示す図。
【図１０】同表示装置１０における要部断面図。
【図１１】他の実施形態に係る表示装置１０の要部断面構成を示す図。
【図１２】発光方向が異なる表示装置１０の要部断面構成を示す図。
【図１３】発光方向が異なる表示装置１０の要部断面構成を示す図。
【図１４】発光方向が異なる表示装置１０の要部断面構成を示す図。
【発明を実施するための形態】
【００１６】
以下、本発明の表示装置の実施の形態を、図１ないし図１４を参照して説明する。
ここでは、表示装置が、有機電界発光素子（以下、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｅｎｃｅ）素子）を用いた有機ＥＬディスプレイの場合の例を用いて説明する。
【００１７】
（第１実施形態）
図１は本実施形態の表示装置１０の回路構成図、図２はアクティブ駆動の同表示装置１０における１画素セルの構成例を示す図、図３は、図２における要部断面構成を示す図である。
【００１８】
図１に示すように、表示装置１０は、透明の基板上に、複数の走査線（配線）３１と、これら走査線３１に対して交差する方向に延びる複数の信号線（配線）３２と、これら信号線３２に並列に延びる複数の共通電源線（配線）３３とがそれぞれ配線されたもので、走査線３１及び信号線３２の各交点毎に、画素部１がマトリックス状に複数配置されて構成されたものである。
【００１９】
信号線３２に対しては、シフトレジスタ、レベルシフタ、ビデオライン、及びアナログスイッチ等を備えるデータ側駆動回路２が設けられている。一方、走査線３１に対しては、シフトレジスタ及びレベルシフタ等を備える走査側駆動回路３が設けられている。また、画素部１の各々には、走査線３１を介して用力としての走査信号がゲート電極に供給されるスイッチング用ＴＦＴ（薄膜トランジスタ）４２と、このスイッチング用薄膜トランジスタ４２を介して信号線３２から供給される用力としての画像信号を保持する保持容量ｃａｐと、保持容量ｃａｐによって保持された画像信号がゲート電極に供給される駆動用ＴＦＴ（薄膜トランジスタ）４３と、この駆動用薄膜トランジスタ４３を介して共通電源線３３に電気的に接続したときに共通電源線３３から用力としての駆動電流が流れ込む画素電極４１と、この画素電極４１と共通電極５４との間に挟み込まれる発光部４０と、が設けられている。そして、前記画素電極４１と共通電極５４と、発光部４０とによって構成される素子が、有機ＥＬ装置（有機ＥＬ素子）１００である。
【００２０】
このような構成のもとに、走査線３１が駆動されてスイッチング用薄膜トランジスタ４２がオンとなると、そのときの信号線３２の電位が保持容量ｃａｐに保持され、該保持容量ｃａｐの状態に応じて、駆動用薄膜トランジスタ４３のオン・オフ状態が決まる。そして、駆動用薄膜トランジスタ４３のチャネルを介して共通電源線３３から画素電極４１に電流が流れ、さらに発光部４０を通じて共通電極５４に電流が流れることにより、発光部４０は、これを流れる電流量に応じて発光する構成となっている。
【００２１】
図２（ａ）は一つの画素部１の回路を示す概念図であり、図２（ｂ）は図２（ａ）の回路の平面視におけるレイアウト図である。
画素部１は、平面視略矩形状の画素電極４１の四辺が、信号線３２、共通電源線３３、走査線３１及び図示しない他の画素電極用の走査線によって囲まれた配置となっている。
【００２２】
図３は、表示装置１０の概略的な断面図である。
この図に示すように、上記の有機ＥＬ装置１００は、基板１１の上面（一方の面）１１ａ側に設けられ、有機ＥＬ装置１００が放つ光を基板１１の裏面（他方の面）１１ｂ側から取り出す構成となっている。基板１１としては、有機ＥＬ装置１００が放つ光を透過させる必要があるため、透明な合成樹脂材や厚さ１００μｍ程度の極薄ガラス等が用いられる。
【００２３】
同様に、画素電極４１としては、有機ＥＬ装置１００が放つ光を透過させる必要があるため、透明な導電材料が用いられる。具体的には、後述する仕事関数が５ｅＶ以上の正孔注入効果を考慮して、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：インジウム錫酸化物）等の金属酸化物を用いることができる。
【００２４】
共通電極５４としては、例えばフッ化リチウム（ＬｉＦ）が厚さ５ｎｍ程度に形成され、その上にアルミニウム（Ａｌ）が厚さ３００ｎｍ程度に形成された積層構造の電極を用いることができる。なお、共通電極５４についても透明な材料を用いれば、発光した光を陰極側からも出射させることができる。透明な材料としては、例えばＩＴＯ、Ｐｔ、Ｉｒ、Ｎｉ、もしくはＰｄを用いることができる。
【００２５】
有機ＥＬ装置１００は、陽極である上記画素電極４１、正孔注入・輸送層１２、ホスト層１３と、発光層１４、陰極である上記共通電極５４から構成されている。なお、有機ＥＬ装置１００としては、この構成に限られず、例えば、画素電極４１と共通電極５４との間に正孔注入・輸送層、ホスト層、発光層、ホールブロック層、電子輸送層を積層する構成等を採用してもよい。
【００２６】
正孔注入・輸送層１２の形成材料としては、例えば３，４−ポリエチレンジオシチオフェン−ポリスチレンスルフォン酸（ＰＥＤＯＴ−ＰＳＳ）の分散液を用いることができる。具体的には、分散液としてのポリスチレンスルフォン酸に３，４−ポリエチレンジオシチオフェンを分散させ、さらにこれを水に分散させた分散液を好適に用いることができる。また、これ以外にも従来公知の正孔注入・輸送性材料を用いることができる。正孔注入・輸送層１２は、その内部において正孔を輸送する機能を有するとともに、正孔を発光層１４側に注入・輸送する機能をも有している。
【００２７】
ホスト層１３としては、ホスト材料を含んで形成されるものであり、ホスト材料としては、例えばＣＢＰ（4,4’-bis(9-dicarbazolyl)-2,2’-biphenyl）を用いることができる。また、これ以外にもＢＡｌｑ(Bis-(2-methyl-8-quinolinolate)-4-(phenylphenolate)aluminium)、ｍＣＰ（N,N-dicarbazolyl-3,5-benzene：ＣＢＰ誘導体）、ＣＤＢＰ（4,4'-bis(9-carbazolyl) -2,2'-dimethyl-biphenyl）、ＤＣＢ（N,N’-Dicarbazolyl-1,4-dimethene-benzene）、Ｐ０６（2,7-bis(diphenylphosphine oxide)-9,9-dimethylfluorene）、ＳｉｍＣＰ（3,5-bis(9-carbazolyl)tetraphenylsilane）、ＵＧＨ３（W-bis(triphenylsilyl)benzene）を用いることができる。
【００２８】
発光層１４としては、蛍光あるいは燐光を発光することが可能な公知の発光材料を用いることができる。発光層１４の形成材料の具体例を挙げるならば、（ポリ）フルオレン誘導体（ＰＦ）、（ポリ）パラフェニレンビニレン誘導体（ＰＰＶ）、ポリフェニレン誘導体（ＰＰ）、ポリパラフェニレン誘導体（ＰＰＰ）、ポリビニルカルバゾール（ＰＶＫ）、ポリチオフェン誘導体、ポリメチルフェニルシラン（ＰＭＰＳ）などのポリシラン系などが好適に用いられる。また、これらの高分子材料に、ペリレン系色素、クマリン系色素、ローダミン系色素などの高分子系材料や、ルブレン、ペリレン、９，１０−ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン６、キナクリドン等の低分子材料をドープして用いることもできる。
【００２９】
本実施形態では、駆動用ＴＦＴを介して画素電極４１（有機ＥＬ装置１００）に駆動電流を伝達する共通電源線３３の一部が基板１１の表面１１ａ側に加えて裏面１１ｂ側にも設けられている。すなわち、図３に示されるように、共通電源線３３は、基板１１の表面１１ａ側に設けられる第１配線部３３ａと、裏面１１ｂ側に臨んで設けられる第２配線部３３ｂと、基板１１を貫通して設けられる第３配線部３３ｃとから構成されている。
【００３０】
第２配線部３３ｂは、裏面１１ｂよりも突出し、且つ、図２（ｂ）に示すように、第１配線部３３ａよりも大きな面積となるように、第１配線部３３ａよりも幅広に設けられている。第３配線部３３ｃの大きさは、基板１１に貫通孔を形成することから、基板１１の強度に応じて設定され、本実施形態では、第１配線部３３ａの幅と略同一径の断面円形で、第１配線部３３ａの長さ方向に隙間をあけて複数形成されている。
【００３１】
上記構成の表示装置１０を製造する際には、まず、共通電源線３３の第３配線部３３ｃを形成するための貫通孔を基板１１に形成する。具体的には、図４（ａ）に示すように、基板１１に対して打ち抜き装置ＰＲを移動させて、第３配線部３３ｃを形成すべき位置に貫通孔１１ｃを形成する第１工程と、基板１１を共通電源線３３の延在方向に沿って所定距離移動させる第２工程とを繰り返すことにより、共通電源線３３の延在方向に沿って複数の貫通孔１１ｃが隙間をあけて形成される。なお、第２工程では、基板１１を移動させるのではなく、打ち抜き装置ＰＲを移動させる構成としてもよい。基板１１が極薄ガラスで絶縁性の保護フィルムが貼設されている場合には、保護フィルムの厚さが加わっても総厚として許容される場合には、当該保護フィルムを剥離することなく基板１１の絶縁層として残留させてもよい。また、貫通孔１１ｃを形成する手段としては、打ち抜き加工に限られず、切削加工やレーザ光を用いた穿孔加工であってもよい。
【００３２】
基板１１に貫通孔１１ｃが形成されると、当該貫通孔１１ｃに第３配線部３３ｃを形成する。第３配線部３３ｃを形成する方法としては、ディスペンス法、スピンコート法を用いて、クロム等の金属微粒子を含有する第３配線部３３ｃの形成材料を基板１１上に塗布した後に基板表面の材料を除去する方法、第３配線部３３ｃの形成材料を溶媒に溶解または分散させた液状体を、インクジェット法を用いて貫通孔１１ｃ内に塗布する方法、蒸着等により形成する方法が採用される。蒸着等を用いた場合には、貫通孔１１ｃの壁面に第３配線部３３ｃが成膜されることになるため、それ以外の方法で第３配線部３３ｃの形成材料を貫通孔１１ｃに充填させる方法を採ることが配線抵抗を低減させる観点から好適である。
【００３３】
基板１１の貫通孔１１ｃに第３配線部３３ｃが形成されると、次に、基板１１の裏面１１ｂに第２配線部３３ｂを形成する。第２配線部３３ｂの形成方法としては、上述したインクジェット法により第２配線部形成材料を塗布してパターニングする方法や、上述したディスペンス法、スピンコート法を用いて第２配線部形成材料を塗布し、基板１１の裏面１１ｂの全面を覆うように金属膜を形成した後に、フォトリソグラフィ方式で金属膜をパターニングする方法等を採ることができる。
【００３４】
基板１１に第２、第３配線部３３ｂ、３３ｃが形成されると、表面１１ａ側に第１配線部３３ａを含む他の配線（画素電極４１や信号線３２）を形成する。第１配線部３３ａを形成する方法としては、上記の第３配線部３３ｃと同様の方式を採ることができる。表面１１ａ側に第１配線部３３ａを含む他の配線が形成されると、走査線３１、絶縁膜３５、スイッチング用薄膜トランジスタ４２、駆動用薄膜トランジスタ４３、発光部４０、共通電極５４等を公知の技術を用いて形成する。
【００３５】
上記の構成を有する表示装置１０においては、スイッチング用薄膜トランジスタ４２及び駆動用薄膜トランジスタ４３がオンの状態のときに、駆動用薄膜トランジスタ４３を介して共通電源線３３から画素電極４１に電流が流れることにより、発光部４０が発光するが、共通電源線３３が第１配線部３３ａのみならず、基板１１の裏面１１ｂ側に臨んで露出する第２配線部３３ｂ及びこれら第１、第２配線部３３ａ、３３ｂを接続する第３配線部３３ｃから構成されているため、少なくとも第２、第３配線部３３ｂ、３３ｃが配されている領域の断面積が大きくなり配線抵抗を低減することが可能になる。
【００３６】
（実施例）
非特許文献１（Y.Nakajima et al., JOURNAL OF THE SOCIETY FOR INFORMATION DISPLAY 巻：１９  号：１  ページ：９４−９９  発行；JAN 2011）に記載された配線等の条件を用い、大画面・多画素ディスプレイとして、スーパーハイビジョン（SHV：非特許文献２（SHV:ITU-R BT.1706,SMPTE 2036-1））の表示装置を駆動する場合について検証する。
【００３７】
共通電源線３３の抵抗率をρ、厚さをｄ、配線長さをＬ、配線の幅をＷとすると、共通電源線３３の配線抵抗Ｒｓは次式で表される。
Ｒｓ＝ρ×（１／ｄ）×（Ｌ／Ｗ）                …（１）
画素部１の一つの幅をａ、ＲＧＢの各画素部１が並ぶ方向の画素数をｍとすると、配線長さＬは次式で表される。
Ｌ＝３×ａ×ｍ          …（２）
式（１）、（２）から配線抵抗Ｒｓは次式で表される。
Ｒｓ＝（３×ρ×ｍ×ａ）／（ｄ×Ｗ）        …（３）
【００３８】
文献１に記載されたパラメータから、以下の値を用いるものとする。
ρ＝５．７×１０−８（Ωｍ）
ｄ＝５０×１０−９（ｍ）
Ｗ＝１５×１０−６（ｍ）
３×ａ＝２５４×１０−６（ｍ）
（ａ≒８４．７μｍ；１００ppi）
ｍ＝７６８０（個）（SHVを想定）
【００３９】
また、有機ＥＬ装置１００に流れる電流の最大値をＩｅとすると、共通電源線３３に流れる電流の最大値Ｉｓは、次式で表される。
Ｉｓ＝Ｉｅ×３×ｍ              …（４）
式（１）〜（４）から、共通電源線３３に生じる電圧降下の最大値Ｖｄは次式で表される。
Ｖｄ＝Ｉｓ×Ｒｓ
＝９×ａ×ｍ２×Ｉｅ×ρ／（ｄ×Ｗ） …（５）
【００４０】
そして、Ｉｅ＝１×１０−６（Ａ）とすると、式（５）からＶｄ≒３４００（Ｖ）という電圧降下の値が得られる。
【００４１】
また、第２、第３配線部３３ｂ、３３ｃを形成せずに第１配線部３３ａのみを用い、配線材料や配線厚さ、配線幅を工夫することで電圧降下を低減させることも考えられる。
例えば、配線材料をＣｕとし、配線厚さを５倍、配線幅を２倍とする。
ρ＝１．７×１０−８（Ωｍ）
ｄ＝２５０×１０−９（ｍ）
Ｗ＝３０×１０−６（ｍ）
３×ａ＝２５４×１０−６（ｍ）
（ａ≒８４．７μｍ；１００ppi）
ｍ＝７６８０（個）（SHVを想定）
【００４２】
この場合、Ｉｅ＝１×１０−６（Ａ）とすると、式（５）からＶｄ≒１００（Ｖ）という電圧降下の値が得られるが十分なものとは言えない。
【００４３】
そこで、上述した第２、第３配線部３３ｂ、３３ｃを用いた場合、特に、第３配線部３３ｃについては基板１１の表面１１ａに比べて大幅に制約の少ない裏面１１ｂ側に形成するため、配線幅を大きくすることができる。また、第３配線部３３ｃを用いることで基板１１の厚さに応じて配線厚さも大きくすることができる。
例えば、配線材料をＣｕとし、Ｖｄ≒１００（Ｖ）が得られた条件に対して、配線厚さを５０倍、配線幅を２倍とする。
ρ＝１．７×１０−８（Ωｍ）
ｄ＝１２．５×１０−６（ｍ）
Ｗ＝６０×１０−６（ｍ）
３×ａ＝２５４×１０−６（ｍ）
（ａ≒８４．７μｍ；１００ppi）
ｍ＝７６８０（個）（SHVを想定）
【００４４】
この場合、Ｉｅ＝１×１０−６（Ａ）とすると、式（５）からＶｄ≒１．００（Ｖ）と電圧降下が大幅に抑制される。
【００４５】
一方、電圧降下を抑制するために、図５に示すように、基板１１の表面１１ａ側に母線ＭＬを形成し、絶縁膜Ｓを成膜後に第１配線部３３ａを形成することも可能であるが、この場合には母線ＭＬと第１配線部３３ａとの間で発生する寄生容量が動画表示に対して悪影響を与える可能性がある。
例えば、上述した非特許文献１の配線条件を基に以下のパラメータから配線抵抗Ｒｓを求める。
ρ＝５．７×１０−８（Ωｍ）（Ｍｏの抵抗率）
ｄ＝５０×１０−９（ｍ）
Ｗ＝３７×１０−６（ｍ）
Ｌ＝１０６×１０−６（ｍ）（一つの画素部１の配線長さ）
これらのパラメータから求められる配線抵抗Ｒｓ＝３．３Ωとなる。
【００４６】
この場合において、母線ＭＬと第１配線部３３ａとの間に発生する寄生容量と、母線ＭＬと第１配線部３３ａとの間の距離である絶縁膜Ｓの厚さとは図６に示される関係となる。この関係から、例えば絶縁膜ＳがＳｉＯ２で形成され、比誘電率εｒ＝３．９、厚さが１μｍ（１０００ｎｍ）のときの寄生容量は１４０（ｆＦ）となる。
これに対して、基板１１の裏面１１ｂ側に第３配線部３３ｃを形成した場合、基板１１がＰＥＮ基板で比誘電率εｒ＝３．０、厚さが１００μｍとすると、１つの画素部１当たりの寄生容量は４．２（ｆＦ）となり表面に母船を形成した場合の１／３０程度となる。
【００４７】
以上説明したように、本実施形態では、共通電源線３３の延在する方向に沿って多数の画素部１が配列されている場合でも、幅や厚さ１の制限が大きい表面１１ａ側の第１配線部３３ａの面積・厚さを大きくすることなく配線抵抗を低減することができ、電圧降下に起因する不具合を抑制することが可能になる。特に、本実施形態では、裏面１１ｂから第３配線部３３ｃを突出して設けているため、より効果的に配線抵抗を低減させることができる。
【００４８】
また、本実施形態では、基板１１の裏面１１ｂ側に臨む第３配線部３３ｃを形成することにより、電圧降下の抑制を図ることを目的として、母線を基板１１の表面側１１ａ側に形成した場合と比較して、母線としての第３配線部３３ｃと第１配線部３３ａとの間の距離を大きくすることができ、結果として、母線を用いた電圧降下の抑制に伴って生じる寄生容量についても効果的に低減することが可能となる。
【００４９】
（第２実施形態）
次に、表示装置１０の第２実施形態について、図４（ｂ）、図７及び図８を参照して説明する。
これらの図において、図１乃至図６に示す第１実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
上記第１実施形態では、共通電源線３３の一部を基板１１の裏面側１１ｂに形成する構成としたが、第２実施形態では走査線３１の一部を基板１１の裏面側１１ｂに形成する場合について説明する。
【００５０】
本実施形態における走査線３１は、図７に示すように、基板１１の表面１１ａ側であって画素電極４１や共通電源線３３を覆う絶縁膜５７上に形成されスイッチング用薄膜トランジスタ４２に接続される第１配線部３１ａと、裏面１１ｂ側に臨んで設けられる第２配線部３１ｂと、基板１１を貫通して設けられる第３配線部３１ｃとから構成されている。第１配線部３１ａと第３配線部３１ｃとはコンタクトホールＣＨにより接続される。
【００５１】
第２配線部３１ｂは、裏面１１ｂよりも突出し、且つ、図８に示すように、第１配線部３１ａよりも大きな面積となるように、第１配線部３１ａよりも幅広に設けられている。第３配線部３１ｃの大きさは、基板１１に貫通孔を形成することから、基板１１の強度に応じて設定され、本実施形態では、第１配線部３１ａの幅と略同一幅で、且つ共通電源線３３との交差部分と離間した位置に第１配線部３１ａの延在方向に延びる線状に形成されている。
他の構成は、上記第１実施形態と同様である。
【００５２】
上記構成の表示装置１０における基板１１に第３配線部３１ｃを形成する際には、図４（ｂ）に示すように、基板１１に対して、切削装置等の溝形成装置ＳＬを移動させて、第３配線部３１ｃを形成すべき位置に貫通溝１１ｄを形成する。貫通溝１１ｄについても、上述した貫通孔１１ｃと同様に、レーザ光を用いた穿孔加工で形成してもよい。
【００５３】
貫通溝１１ｄが形成された基板１１に対しては、上述した第３配線部３３ｃと同様の工程で第３配線部３１ｃを形成し、また、第１配線部３１ａ、第２配線部３１ｂ及びコンタクトホールＣＨ等についても、上述した第１実施形態と同様の工程または公知の方法で形成することができる。
【００５４】
本実施形態の表示装置１０においても、走査線３１の延在する方向に沿って多数の画素部１が配列されている場合でも、幅や厚さ１の制限が大きい表面１１ａ側の第１配線部３１ａの面積・厚さを大きくすることなく配線抵抗を低減することができる。そのため、本実施形態では、装置の大型化・厚型化を招くことなく動画の遅延を抑制することができ、表示品質の低下を防止できる。
【００５５】
（第３実施形態）
次に、表示装置１０の第３実施形態について、図９及び図１０を参照して説明する。
これらの図において、図１乃至図６に示す第１実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
上記第１実施形態では、共通電源線３３の第２配線部３３ｂを基板１１の裏面１１ｂよりも突出して設ける構成としたが、第３実施形態では、基板１１の裏面１１ｂと略面一に設けられる場合について説明する。
【００５６】
図９及び第１、第２配線部３３ａ、３３ｂの幅方向の断面図である図１０に示すように、本実施形態における基板１１の裏面１１ｂには、第２配線部３３ｂと平面的に同一形状で、第２配線部３３ｂの厚さを深さとする凹部１１ｅが形成されている。そして凹部１１ｅの底部には、基板１１の表面１１ａ側に貫通する貫通孔１１ｃが形成されている。そして、凹部１１ｅには第２配線部３３ｂが裏面１１ｂと面一に埋設されている。また、貫通孔１１ｃには、第１配線部３３ａと第２配線部３３ｂとを接続する第３配線部３３ｂが設けられている。
【００５７】
本実施形態では、上記第１実施形態と同様の作用・効果が得られることに加えて、第２配線部３３ｂが基板１１の裏面１１ｂに対して非突出となるため、装置の厚型化を防止することが可能となる。
【００５８】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【００５９】
例えば、上記実施形態では、共通電源線３３及び走査線３１について基板１１の裏面１１ｂ側に臨んで設けられる構成について説明したが、信号線３２についても適用できることは言うまでもない。この場合についても電圧降下に伴って保持容量に保持される電位が不十分となることで駆動薄膜トランジスタ４３のＯＮ・ＯＦＦが所定通りに動作せずに表示不良となることを抑制できる。
【００６０】
また、上記実施形態では、共通電源線３３、走査線３１のいずれかの配線を基板１１の裏面１１ｂ側に臨んで設けられる構成について説明したが、これに限定されるものではなく、例えば、図１１に示すように、共通電源線３３及び走査線３１の双方が基板１１の裏面１１ｂ側に臨んで設けられる構成であってもよい。
【００６１】
なお、このように複数種の配線が基板１１の裏面１１ｂ側に設けられる場合には、複数種の配線間に絶縁膜を介在させる必要がないように、例えば、図２（ｂ）に示す信号線３２と共通電源線３３のように互いに平行な配線を設けることが工程の簡素化及び薄型化の観点から好適である。
そのため、上述した共通電源線３３及び走査線３１をの双方が基板１１の裏面１１ｂ側に臨んで設ける場合には、例えば共通電源線３３を走査線３１と平行に配列する構成とすることが好適である。
【００６２】
また、上記実施形態では、有機ＥＬ装置１００の発光が薄膜トランジスタ４２、４３が設けられた基板１１側から出射する構成について説明したが、これに限定されるものではない。図１２は、共通電源線３３が基板１１の裏面１１ｂ側に臨んで設けられる構成において、有機ＥＬ装置１００の発光が薄膜トランジスタ４２、４３が設けられた基板１１とは逆側の封止基板６０側から出射する表示装置１０の概略的な断面図である。また、図１３は、走査線３１が基板１１の裏面１１ｂ側に臨んで設けられる構成において、有機ＥＬ装置１００の発光が薄膜トランジスタ４２、４３が設けられた基板１１とは逆側の封止基板６０側から出射する表示装置１０の概略的な断面図である。さらに、図１４は、共通電源線３３及び走査線３１の双方が基板１１の裏面１１ｂ側に臨んで設けられる構成において、有機ＥＬ装置１００の発光が薄膜トランジスタ４２、４３が設けられた基板１１とは逆側の封止基板６０側から出射する表示装置１０の概略的な断面図である。
これらの図に示されるように、有機ＥＬ装置１００の発光が封止基板６０側から出射されることから、開口率の大きな表示装置１０についても本発明を適用可能である。
【００６３】
また、上記実施形態では、発光部として有機ＥＬ装置１００が設けられる表示装置１０を例示したが、液晶表示パネル等の他の発光部を備える表示装置１０に対しても本発明を適用可能である。
【符号の説明】
【００６４】
１…画素部、  １０…表示装置、  １１…基板、  １１ａ…表面（一方の面）、  １１ｂ…裏面（他方の面）、  １１ｅ…凹部、  ３１…走査線（配線）、  ３１ａ…第１配線部、  ３１ｂ…第２配線部、  ３１ｃ…第３配線部、  ３２…信号線（配線）、  ３３…電源線（配線）、  ３３ａ…第１配線部、  ３３ｂ…第２配線部、  ３３ｃ…第３配線部、  ４０…発光部
【図１】
0005941661.tif 000002
【図２】
0005941661.tif 000003
【図３】
0005941661.tif 000004
【図４】
0005941661.tif 000005
【図５】
0005941661.tif 000006
【図６】
0005941661.tif 000007
【図７】
0005941661.tif 000008
【図８】
0005941661.tif 000009
【図９】
0005941661.tif 000010
【図１０】
0005941661.tif 000011
【図１１】
0005941661.tif 000012
【図１２】
0005941661.tif 000013
【図１３】
0005941661.tif 000014
【図１４】
0005941661.tif 000015