(57)【特許請求の範囲】
【請求項１】
順方向にバイアスされる第一のＰＮ接合と、
順方向にバイアスされる第二のＰＮ接合と、
前記第一のＰＮ接合の第一の順方向電圧と前記第二のＰＮ接合の第二の順方向電圧との電圧差に基づいて又は前記電圧差によって生成された基準電流に基づいて、基準電圧を生成する基準電圧生成回路と、
前記電圧差又は前記基準電流を補正する電流供給回路及び電流吸い込み回路を有する電流加減算回路と、
補正された調整データを記憶する不揮発性メモリと、
前記不揮発性メモリに記憶された調整データに応じて、前記電流供給回路及び前記電流吸い込み回路を制御する制御回路とを備え、
前記基準電圧生成回路は、
前記電圧差又は前記基準電流に基づいて、前記基準電圧を生成し出力ノードに出力するオペアンプを有し、
前記電圧差に基づいて前記基準電圧を生成する構成においては、
第一の抵抗及び前記第一の抵抗に直列に接続された第二の抵抗及び前記第二の抵抗に直列に接続された第三の抵抗を介して前記出力ノードに接続され、順方向にバイアスされる第三のＰＮ接合を更に有し、
前記第一のＰＮ接合は、前記第一の抵抗を介して、前記出力ノードに接続されており、
前記第二のＰＮ接合は、前記第一の抵抗及び前記第二の抵抗を介して、前記出力ノードに接続されており、
前記基準電流に基づいて前記基準電圧を生成する構成においては、
前記第一のＰＮ接合は、第四の抵抗を介して、前記出力ノードに接続されており、
前記第二のＰＮ接合は、第五の抵抗及び前記第五の抵抗に直列に接続された第六の抵抗を介して、前記出力ノードに接続された、バンドギャップリファレンス回路。
【請求項２】
前記第一のＰＮ接合を有する第１の半導体素子及び前記第二のＰＮ接合を有する第２の半導体素子によって差動対が構成された、請求項１に記載のバンドギャップリファレンス回路。
【請求項３】
前記電流加減算回路は、前記基準電圧を生成するために供給されるバイアス電流に基づいて、前記電圧差又は前記基準電流を補正する補正電流を生成する、請求項１又は２に記載のバンドギャップリファレンス回路。
【請求項４】
前記電流加減算回路は、前記調整データに応じて、前記電圧差又は前記基準電流を補正する補正電流を増減する、請求項１から３のいずれか一項に記載のバンドギャップリファレンス回路。
【請求項５】
前記電流加減算回路は、前記電圧差又は前記基準電流を補正する補正電流をバイナリで重み付けして増減する、請求項１から４のいずれか一項に記載のバンドギャップリファレンス回路。
【請求項６】
前記電流加減算回路は、
前記基準電流に対して加算される第１の補正電流を生成する第１の生成回路と、
前記基準電流に対して減算される第２の補正電流を生成する第２の生成回路とを備え、
前記第１の生成回路と前記第２の生成回路のうち、一方は前記電流供給回路であり、もう一方は前記電流吸い込み回路である、請求項１から５のいずれか一項に記載のバンドギャップリファレンス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、熱電圧に基づく基準電圧を出力するバンドギャップリファレンス回路に関する。
【背景技術】
【０００２】
図１は、従来のバンドギャップリファレンス回路１０の構成図である。トランジスタＱ１１，Ｑ１２の個数比Ｑ１１：Ｑ１２を１：ｎ、抵抗Ｒ１１，Ｒ１２の抵抗比Ｒ１１：Ｒ１２を１：ｍで構成することによって、トランジスタＱ１１の電流密度に対してトランジスタＱ１２の電流密度は、１／（ｍ・ｎ）となる。その結果、
ＶＢＥ１−ＶＢＥ２＝Ｖｔ・ｌｎ（ｍ・ｎ）      ・・・（１）
が得られる。ＶＢＥ１，ＶＢＥ２は、それぞれ、トランジスタＱ１１，Ｑ１２のベース・エミッタ間電圧であり、Ｖｔ（＝ｋ・Ｔ／ｑ）は、トランジスタＱ１１，Ｑ１２の熱電圧である。ｋ（＝１．３８×１０−２３)はボルツマン定数、Ｔは絶対温度、ｑ（＝１．６０２×１０−１９）は素電荷である。例えば２５℃のときの熱電圧Ｖｔは、２５．７ｍＶ程度である。
【０００３】
ＶＢＥ１−ＶＢＥ２を抵抗Ｒ１０で受けることにより、トランジスタＱ１２に流れる電流Ｉ１２は、
Ｉ１２＝Ｖｔ・ｌｎ（ｍ・ｎ）／Ｒ１０      ・・・（２）
で表され、トランジスタＱ１１に流れる電流Ｉ１１は、
Ｉ１１＝ｍ・Ｉ１２      ・・・（３）
で表される。
【０００４】
ＶＢＥ１−ＶＢＥ２は、正の温度係数を持った電圧であり、ＶＢＥ１−ＶＢＥ２と抵抗Ｒ１０により作られた電流を受ける抵抗Ｒ１１，Ｒ１２には正の温度特性を持った電圧が発生する。ダイオードの順方向電圧（ダイオード接続されたトランジスタＱ１１，Ｑ１２のベース・エミッタ間のＰＮ接合の順方向電圧）の温度特性は負であり、抵抗Ｒ１１，Ｒ１２で発生する電圧の温度特性は正であるため、互いの温度係数の絶対値が一致するＲ１１，Ｒ１２を選択すれば、温度依存性の小さいバンドギャップリファレンス電圧ＶＢＧがオペアンプ１１から出力される。
【０００５】
ところが、製造ばらつきによって抵抗の抵抗値やトランジスタの飽和電流がばらつくと、バンドギャップリファレンス電圧ＶＢＧの温度依存性が大きくなる場合がある。このような場合に対応するため、特許文献１では、レーザ光照射でヒューズ素子を切断することにより、抵抗に流れる電流の電流値を変化させることによって、バンドギャップリファレンス電圧ＶＢＧの温度依存性の最小化が図られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１２１６９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ヒューズ素子を切断するだけでは、そのヒューズ素子が接続されていた抵抗に流れる電流を減らすことしかできない。そのため、バンドギャップリファレンス電圧の大きさを微調整することが容易ではなかった。
【０００８】
そこで、本発明は、バンドギャップリファレンス電圧の大きさを容易に微調整できる、バンドギャップリファレンス回路の提供を目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明は、
順方向にバイアスされる第一のＰＮ接合と、
順方向にバイアスされる第二のＰＮ接合と、
前記第一のＰＮ接合の第一の順方向電圧と前記第二のＰＮ接合の第二の順方向電圧との電圧差に基づいて又は前記電圧差によって生成された基準電流に基づいて、基準電圧を生成する基準電圧生成回路と、
前記電圧差又は前記基準電流を補正する電流供給回路及び電流吸い込み回路を有する電流加減算回路と、
補正された調整データを記憶する不揮発性メモリと、
前記不揮発性メモリに記憶された調整データに応じて、前記電流供給回路及び前記電流吸い込み回路を制御する制御回路とを備え、
前記基準電圧生成回路は、
前記電圧差又は前記基準電流に基づいて、前記基準電圧を生成し出力ノードに出力するオペアンプを有し、
前記電圧差に基づいて前記基準電圧を生成する構成においては、
第一の抵抗及び前記第一の抵抗に直列に接続された第二の抵抗及び前記第二の抵抗に直列に接続された第三の抵抗を介して前記出力ノードに接続され、順方向にバイアスされる第三のＰＮ接合を更に有し、
前記第一のＰＮ接合は、前記第一の抵抗を介して、前記出力ノードに接続されており、
前記第二のＰＮ接合は、前記第一の抵抗及び前記第二の抵抗を介して、前記出力ノードに接続されており、
前記基準電流に基づいて前記基準電圧を生成する構成においては、
前記第一のＰＮ接合は、第四の抵抗を介して、前記出力ノードに接続されており、
前記第二のＰＮ接合は、第五の抵抗及び前記第五の抵抗に直列に接続された第六の抵抗を介して、前記出力ノードに接続された、バンドギャップリファレンス回路を提供するものである。
【発明の効果】
【００１０】
本発明によれば、バンドギャップリファレンス電圧の大きさを容易に微調整できる。
【図面の簡単な説明】
【００１１】
【図１】従来のバンドギャップリファレンス回路の構成図である。
【図２】一実施形態に係るバンドギャップリファレンス回路の構成図である。
【図３】一実施形態に係るバンドギャップリファレンス回路の構成図である。
【図４】オペアンプの構成図である。
【図５】基準電圧生成回路の構成例である。
【図６】補正電流加減算回路の構成図である。
【図７】スタートアップ回路の構成図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態を図面に従って説明する。なお、各図面において、ゲートに丸印を付したトランジスタはＰチャネル型ＭＯＳＦＥＴを表し、ゲートに丸印を付していないトランジスタはＮチャネル型ＭＯＳＦＥＴを表す。
【００１３】
図２は、本発明の第１の実施形態であるバンドギャップリファレンス回路２０の構成図である。バンドギャップリファレンス回路２０は、第１の半導体素子のＰＮ接合の順方向電圧と第２の半導体素子のＰＮ接合の順方向電圧との電圧差が持つ正の温度特性と、該電圧差によって生成される基準電流が流れるＰＮ接合の順方向電圧が持つ負の温度特性とを利用する。バンドギャップリファレンス回路２０は、これらの正と負の温度特性を利用して、バンドギャップリファレンス電圧ＶＢＧを、温度に依存しない基準電圧として生成する。
【００１４】
バンドギャップリファレンス回路２０は、基準電圧生成回路２３と、補正電流加減算回路２２（以下、「補正回路２２」という）とを備えている。補正をトリミングと言い換えてもよい。
【００１５】
基準電圧生成回路２３は、互いに異なる電流密度で動作する第１の半導体素子及び第２の半導体素子として、トランジスタＱ１，Ｑ２を有している。基準電圧生成回路２３は、トランジスタＱ１のベース・エミッタ間のＰＮ接合の順方向電圧とトランジスタＱ２のベース・エミッタ間のＰＮ接合の順方向電圧との電圧差によって生成された基準電流Ｉ０に基づいて、バンドギャップリファレンス電圧ＶＢＧを出力する回路である。補正回路２２は、基準電流Ｉ０に対して補正電流Ｉｔを加減算する回路である。
【００１６】
したがって、本構成によれば、基準電流Ｉ０から補正電流Ｉｔを減算できるだけでなく、基準電流Ｉ０に補正電流Ｉｔを加算することができるため、抵抗Ｒ１，Ｒ２に流れる電流Ｉ１，Ｉ２の増減の微調整ができる。これにより、バンドギャップリファレンス電圧ＶＢＧの大きさの増減の微調整が容易にできる。その結果、例えば製造ばらつきによってバンドギャップリファレンス電圧ＶＢＧが変動しても、バンドギャップリファレンス電圧ＶＢＧを容易に且つ高精度に補正できる。また、バンドギャップリファレンス電圧ＶＢＧの温度による変化を容易に且つ高精度に補償できる。
【００１７】
次に、バンドギャップリファレンス回路２０の構成について更に詳細に説明する。
【００１８】
基準電圧生成回路２３は、オペアンプ２１と、オペアンプ２１の出力端子と接地電位ＶＳＳとの間に抵抗Ｒ１とトランジスタＱ１とが直列に接続された第１の直列回路と、オペアンプ２１の出力端子と接地電位ＶＳＳとの間に抵抗Ｒ２と抵抗Ｒ０とトランジスタＱ２とが直列に接続された第２の直列回路とを有している。これらの第１の直列回路と第２の直列回路は、互いに並列に接続されている。
【００１９】
トランジスタＱ１，Ｑ２は、ダイオード接続されたＮＰＮバイポーラトランジスタである。トランジスタＱ１のＰ型領域（ベース）は、抵抗Ｒ１の低電位側端部に接続され、トランジスタＱ２のＰ型領域（ベース）は、抵抗Ｒ０の低電位側端部に接続されている。トランジスタＱ１，Ｑ２のベース・エミッタ間のＰＮ接合には、順方向のバイアス電圧が印加されている。なお、トランジスタＱ１，Ｑ２は、ダイオード接続されたＰＮＰバイポーラトランジスタでもよい。
【００２０】
また、抵抗Ｒ１の低電位側端部とトランジスタＱ１のＰ型領域（ベース）とが接続されるノードｎ１は、オペアンプ２１の非反転入力端子に接続され、抵抗Ｒ２の低電位側端部と抵抗Ｒ０の高電位側端部とが接続されるノードｎ２は、オペアンプ２１の反転入力端子に接続されている。
【００２１】
トランジスタＱ１のベース・エミッタ間のＰＮ接合の順方向電圧ＶＢＥ１とトランジスタＱ２のベース・エミッタ間のＰＮ接合の順方向電圧ＶＢＥ２との電圧差ＶＢＥ１−ＶＢＥ２は、抵抗Ｒ０に印加される。電圧差ＶＢＥ１−ＶＢＥ２が抵抗Ｒ０に印加されることによって、抵抗Ｒ０に流れる一定の基準電流Ｉ０が決まる。基準電流Ｉ０に応じた電流Ｉ１，Ｉ２が流れる抵抗Ｒ１，Ｒ２には、正の温度特性の電圧が発生する。したがって、トランジスタＱ１，Ｑ２の順方向電圧ＶＢＥ１，ＶＢＥ２の負の温度特性と抵抗Ｒ１，Ｒ２に発生する電圧の正の温度特性とが相殺されるように、抵抗Ｒ１，Ｒ２の抵抗値が選定されるとよい。これにより、温度依存性の小さいバンドギャップリファレンス電圧ＶＢＧがオペアンプ２１から出力される。
【００２２】
一方、補正回路２２によって生成される補正電流Ｉｔは、ノードｎ２で入出力される。したがって、抵抗Ｒ２に流れる電流Ｉ２は、
Ｉ２＝Ｉ０−Ｉｔ      ・・・（４）
で表すことができる。
【００２３】
抵抗Ｒ０及びトランジスタＱ２のベース・エミッタ間のＰＮ接合部に流れる基準電流Ｉ０は、オペアンプ２１の負帰還によって一定に維持される。したがって、補正回路２２は、ノードｎ２に補正電流Ｉｔを供給することによって、基準電流Ｉ０から補正電流Ｉｔの供給量が減算された電流Ｉ２を抵抗Ｒ２に流すことができる。補正回路２２は、ノードｎ２に供給する補正電流Ｉｔを増やすことによって、電流Ｉ２を減らすことができ、ノードｎ２に供給する補正電流Ｉｔを減らすことによって、電流Ｉ２を増やすことができる。また、補正回路２２は、ノードｎ２から補正電流Ｉｔを吸い込むことによって、基準電流Ｉ０に補正電流Ｉｔの吸い込み量が加算された電流Ｉ２を抵抗Ｒ２に流すことができる。補正回路２２は、ノードｎ２から吸い込む補正電流Ｉｔを増やすことによって、電流Ｉ２を増やすことができ、ノードｎ２から吸い込む補正電流Ｉｔを減らすことによって、電流Ｉ２を減らすことができる。このように、電流Ｉ２は、基準電流Ｉ０に対して補正電流Ｉｔが加減算された補正基準電流である。
【００２４】
電流Ｉ２の増減に応じて、抵抗Ｒ１及びトランジスタＱ１に流れる電流Ｉ１も増減する。電流Ｉ１，Ｉ２が増えることによって、抵抗Ｒ１，Ｒ２に発生する電圧は大きくなるため、バンドギャップリファレンス電圧ＶＢＧを大きく調整できる。一方、電流Ｉ１，Ｉ２が減ることによって、抵抗Ｒ１，Ｒ２に発生する電圧は小さくなるため、バンドギャップリファレンス電圧ＶＢＧを小さく調整できる。このように、補正電流Ｉｔの供給と吸い込みを切り替え可能な補正回路２２が、補正電流Ｉｔの供給量又は吸い込み量を調整することによって、バンドギャップリファレンス電圧ＶＢＧを容易に且つ高精度に補正できる。
【００２５】
図３は、本発明の第２の実施形態であるバンドギャップリファレンス回路３０の構成図である。上述の実施形態と同様の点についての説明は省略する。
【００２６】
バンドギャップリファレンス回路３０は、基準電圧生成回路３３と、補正電流加減算回路２２（補正回路２２）とを備えている。基準電圧生成回路３３は、オペアンプ３１を有している。
【００２７】
図４は、オペアンプ３１の一構成例である。オペアンプ３１の差動入力対として、互いに異なる電流密度で動作するトランジスタＱ３１，Ｑ３２が構成されている。トランジスタＱ３１のＰ型領域のベースが、オペアンプ３１の反転入力端子に接続され、トランジスタＱ３２のＰ型領域のベースが、オペアンプ３１の非反転入力端子に接続されている。トランジスタＱ３１，Ｑ３２のＮ型領域のエミッタが、共通の電流源３５を介して、接地電位ＶＳＳに接続されている。差動対Ｑ３１，Ｑ３２は、負荷回路３２を介して、オペアンプ３１の出力端子に接続されている。
【００２８】
差動対Ｑ３１，Ｑ３２の個数比Ｑ３１：Ｑ３２を１：ｎ、差動対Ｑ３１，Ｑ３２の電流比をｍ：１で構成することによって、オペアンプ３１の入力換算オフセットＶＢＥ３１−ＶＢＥ３２が発生する。入力換算オフセットＶＢＥ３１−ＶＢＥ３２は、
ＶＢＥ３１−ＶＢＥ３２＝Ｖｔ・ｌｎ（ｍ・ｎ）      ・・・（５）
で表すことができる。
【００２９】
図３に示されるように、ＶＢＥ３１−ＶＢＥ３２をオペアンプ３１の差動入力対に挟まれた抵抗Ｒ５で受けることにより、抵抗Ｒ３，Ｒ４には、正の温度特性の電圧が発生する。したがって、トランジスタＱ３のベース・エミッタ間のＰＮ接合の順方向電圧ＶＢＥ３の負の温度特性と抵抗Ｒ３，Ｒ４，Ｒ５に発生する電圧の正の温度特性とが相殺されるように、抵抗Ｒ３，Ｒ４の抵抗値が選定されるとよい。これにより、温度依存性の小さいバンドギャップリファレンス電圧ＶＢＧがオペアンプ３１から出力される。
【００３０】
このように、基準電圧生成回路３３は、入力換算オフセットＶＢＥ３１−ＶＢＥ３２によって生成された基準電流Ｉ５に基づいて、バンドギャップリファレンス電圧ＶＢＧを出力する回路である。また、補正回路２２は、基準電流Ｉ５に対して補正電流Ｉｔを加減算する回路である。
【００３１】
したがって、本構成によれば、基準電流Ｉ５から補正電流Ｉｔを減算できるだけでなく、基準電流Ｉ５に補正電流Ｉｔを加算することができるため、抵抗Ｒ３に流れる電流Ｉ３の増減の微調整ができる。これにより、バンドギャップリファレンス電圧ＶＢＧの大きさの増減の微調整が容易にできる。その結果、例えば製造ばらつきによってバンドギャップリファレンス電圧ＶＢＧが変動しても、バンドギャップリファレンス電圧ＶＢＧを容易に且つ高精度に補正できる。また、バンドギャップリファレンス電圧ＶＢＧの温度による変化を容易に且つ高精度に補償できる。
【００３２】
次に、バンドギャップリファレンス回路３０の構成について更に詳細に説明する。
【００３３】
基準電圧生成回路３３は、オペアンプ３１と、オペアンプ３１の出力端子と接地電位ＶＳＳとの間に抵抗Ｒ４と抵抗Ｒ５と抵抗Ｒ３とトランジスタＱ３とが直列に接続された直列回路を有している。
【００３４】
トランジスタＱ３は、ダイオード接続されたＮＰＮバイポーラトランジスタである。トランジスタＱ３のＰ型領域（ベース）は、抵抗Ｒ３の低電位側端部に接続されている。トランジスタＱ３のベース・エミッタ間のＰＮ接合には、順方向のバイアス電圧が印加されている。なお、トランジスタＱ３は、ダイオード接続されたＰＮＰバイポーラトランジスタでもよい。
【００３５】
また、抵抗Ｒ４の低電位側端部と抵抗Ｒ５の高電位側端部とが接続されるノードＮ３は、オペアンプ３１の反転入力端子に接続され、抵抗Ｒ５の低電位側端部と抵抗Ｒ３の高電位側端部とが接続されるノードＮ２は、オペアンプ３１の非反転入力端子に接続されている。
【００３６】
オペアンプ３１の入力換算オフセットＶＢＥ３１−ＶＢＥ３２は、抵抗Ｒ５に印加される。ＶＢＥ３１−ＶＢＥ３２が抵抗Ｒ５に印加されることによって、抵抗Ｒ５に流れる一定の基準電流Ｉ５が決まる。基準電流Ｉ５に応じた電流Ｉ３，Ｉ４が流れる抵抗Ｒ３，Ｒ４には、正の温度特性の電圧が発生する。したがって、トランジスタＱ３の順方向電圧ＶＢＥ３の負の温度特性と抵抗Ｒ３，Ｒ４，Ｒ５に発生する電圧の正の温度特性とが相殺されるように、抵抗Ｒ３，Ｒ４の抵抗値が選定されるとよい。これにより、温度依存性の小さいバンドギャップリファレンス電圧ＶＢＧがオペアンプ３１から出力される。
【００３７】
一方、補正回路２２によって生成される補正電流Ｉｔは、ノードＮ２で入出力される。したがって、抵抗Ｒ３に流れる電流Ｉ３は、
Ｉ３＝Ｉ５＋Ｉｔ      ・・・（６）
で表すことができる。電流Ｉ３は、抵抗Ｒ３及びトランジスタＱ３のベース・エミッタ間のＰＮ接合部に流れる。
【００３８】
抵抗Ｒ５に流れる基準電流Ｉ５は、オペアンプ３１の負帰還によって一定に維持される。したがって、補正回路２２は、ノードＮ２に補正電流Ｉｔを供給することによって、基準電流Ｉ５に補正電流Ｉｔの供給量が加算された電流Ｉ３を抵抗Ｒ３に流すことができる。補正回路２２は、ノードＮ２に供給する補正電流Ｉｔを増やすことによって、電流Ｉ３を増やすことができ、ノードＮ２に供給する補正電流Ｉｔを減らすことによって、電流Ｉ３を減らすことができる。また、補正回路２２は、ノードＮ２から補正電流Ｉｔを吸い込むことによって、基準電流Ｉ５に補正電流Ｉｔの吸い込み量が減算された電流Ｉ３を抵抗Ｒ３に流すことができる。補正回路２２は、ノードＮ２から吸い込む補正電流Ｉｔを増やすことによって、電流Ｉ３を減らすことができ、ノードＮ２から吸い込む補正電流Ｉｔを減らすことによって、電流Ｉ３を増やすことができる。このように、電流Ｉ３は、基準電流Ｉ５に対して補正電流Ｉｔが加減算された補正基準電流である。
【００３９】
電流Ｉ３の増減に応じて、トランジスタＱ３に流れる電流も増減する。電流Ｉ３が増えることによって、抵抗Ｒ３に発生する電圧は大きくなるため、バンドギャップリファレンス電圧ＶＢＧを大きく調整できる。一方、電流Ｉ３が減ることによって、抵抗Ｒ３に発生する電圧は小さくなるため、バンドギャップリファレンス電圧ＶＢＧを小さく調整できる。このように、補正電流Ｉｔの供給と吸い込みを切り替え可能な補正回路２２が、補正電流Ｉｔの供給量又は吸い込み量を調整することによって、バンドギャップリファレンス電圧ＶＢＧを容易に且つ高精度に補正できる。
【００４０】
このように、バンドギャップリファレンス回路３０は、バンドギャップリファレンス電圧ＶＢＧを発生させるためのトランジスタと抵抗の組が１系統である基準電圧生成回路３３と、この１系統の回路に流れる基準電流Ｉ０に対して補正電流Ｉｔを加減算する補正回路２２とを備えている。この構成により、バンドギャップリファレンス電圧ＶＢＧが増加する側への調整時と減少する側への調整時の感度が一致する。このため、補正電流Ｉｔによる電流補正を実行する前に測定されたバンドギャップリファレンス電圧ＶＢＧに基づいて、バンドギャップリファレンス電圧ＶＢＧに対して行われるべき補正量を算出することが容易となる。
【００４１】
また、バンドギャップリファレンス電圧ＶＢＧを発生させるためのトランジスタと抵抗の組を1系統とすることで、消費電流を削減し、回路面積を縮小できる。また、ノイズの発生源となり得る抵抗とトランジスタが減るため、低ノイズ化を実現できる。
【００４２】
また、補正回路２２を有することで、バンドギャップリファレンス電圧ＶＢＧの出力変化を安定化できる。例えば、単位調整ステップを基準電流Ｉ５のａ％とし、ｂステップ調整した場合のバンドギャップリファレンス電圧ＶＢＧの電圧変化量を演算すると、ノードＮ２に補正電流Ｉｔを供給する場合、
抵抗Ｒ５に発生する電圧ＶＲ５：
ＶＲ５＝ＶＢＥ３１−ＶＢＥ３２＝Ｖｔ・ｌｎ(ｍ・ｎ)
抵抗Ｒ３に発生する電圧ＶＲ３：
ＶＲ３＝ＶＲ５・(Ｒ３／Ｒ５)
抵抗Ｒ３に＋ａ％×ｂステップの補正電流Ｉｔを追加したときの電圧ＶＲ３の電圧変化量ΔＶＲ３：
ΔＶＲ３＝ＶＲ５・(Ｒ３／Ｒ５)・ａ／１００・ｂ
トランジスタＱ３に＋ａ％×ｂステップの補正電流Ｉｔを追加したときのトランジスタＱ３のベース・エミッタ間の電圧変化量ΔＶＱ３：
ΔＶＱ３＝Ｖｔ・ｌｎ(１＋ａ／１００×ｂ)
（例えば、ｂ＝１において、ａ＝１％のとき、ΔＶＱ３は０．００９９５・Ｖｔとなり、ａ＝２％のとき、ΔＶＱ３は０．０１９８・Ｖｔとなる）
バンドギャップリファレンス電圧ＶＢＧの電圧変化量ΔＶＢＧＲ：
ΔＶＢＧＲ＝ΔＶＲ３＋ΔＶＱ３
＝ＶＲ５・(Ｒ３／Ｒ５)・ａ／１００・ｂ
＋Ｖｔ・ｌｎ(１＋ａ／１００×ｂ)
という結果が得られる。
【００４３】
図５は、基準電圧生成回路３３の一構成例である。図４の負荷回路３２は、図５の破線部に相当する。
【００４４】
図５において、差動対Ｑ３１，Ｑ３２の電流比をｍ：１としたことで、各トランジスタの電流比は、Ｑ３１：Ｑ３２：Ｑ４：Ｑ５：Ｑ６：Ｍ１：Ｍ２＝ｍ：１：（ｍ＋１）：１：ｍ：２：２ｍに設定するのが望ましい。
【００４５】
トランジスタＭ６，Ｍ７，Ｍ８は、オペアンプの出力抵抗を向上させるために付加している。トランジスタＭ６，Ｍ７，Ｍ８は、無くてもよい。また、トランジスタＭ４，Ｍ５，Ｍ６，Ｍ７，Ｍ８，Ｍ９，Ｑ７を削除して、差動対Ｑ３１，Ｑ３２の負荷回路をトランジスタＭ１，Ｍ２とし、出力バッファにトランジスタＭ３を用いる構成でもよい。
【００４６】
バンドギャップリファレンス電圧ＶＢＧを電圧補正するための補正電流Ｉｔの入出力点は、ノードＮ３でもよいし、ノードＮ２でもよいし、ノードＮ１でもよいし、抵抗Ｒ３、Ｒ４が複数の抵抗要素に分割されて構成されているときには、それらの抵抗要素間の中間点でもよい。
【００４７】
図６は、補正回路２２の一構成例である。補正回路２２は、図２のバンドギャップリファレンス回路２０で使用される場合、基準電流Ｉ０に対して加算される第１の補正電流を生成する第１の生成回路として、吸い込み電流Ｉｔｂを生成する電流吸い込み回路２７を有し、基準電流Ｉ０に対して減算される第２の補正電流を生成する第２の生成回路として、供給電流Ｉｔａを生成する電流供給回路２６を有している。補正回路２２は、図３のバンドギャップリファレンス回路３０で使用される場合、基準電流Ｉ０に対して加算される第１の補正電流を生成する第１の生成回路として、供給電流Ｉｔａを生成する電流供給回路２６を有し、基準電流Ｉ０に対して減算される第２の補正電流を生成する第２の生成回路として、供給電流Ｉｔｂを生成する電流吸い込み回路２７を有している。補正電流Ｉｔは、供給電流Ｉｔａと吸い込み電流Ｉｔｂとを合わせた電流である。すなわち、電流供給回路２６は、補正電流Ｉｔを生成するための上流側電流源であり、電流吸い込み回路２７は、補正電流Ｉｔを生成するための下流側電流源である。
【００４８】
補正回路２２は、補正電流Ｉｔの増減量を調整するための調整データに応じて、電流供給回路２６と電流吸い込み回路２７に対して補正制御信号Ｓｔａ，Ｓｔｂを出力する制御回路２５を有している。制御回路２５は、補正制御信号Ｓｔａ，Ｓｔｂを出力することによって、補正電流Ｉｔの増減を制御する。制御回路２５は、論理回路で構成されてもよいし、マイクロコンピュータで構成されてもよい。
【００４９】
補正電流Ｉｔの調整データは、例えば、不揮発性メモリ２４に記憶されている。不揮発性メモリ２４の具体例として、ＥＥＰＲＯＭ、フラッシュＲＯＭ、ＯＴＰＲＯＭが挙げられる。
【００５０】
補正電流Ｉｔの調整データを変更することによって、補正電流Ｉｔの単位調整量（単位調整幅）を調節できる。制御回路２５は、例えば、補正制御信号Ｓｔａ，Ｓｔｂによって、補正電流Ｉｔをバイナリで重み付けして増減するとよい。これにより、電流供給回路２６と電流吸い込み回路２７を構成するトランジスタＭ＊，Ｓ＊の数が少なくても、補正電流Ｉｔの単位調整量を小さくできる。補正電流Ｉｔの単位調整量が小さいほど、バンドギャップリファレンス電圧ＶＢＧの単位調整幅を小さくできるため、バンドギャップリファレンス電圧を精度良く調整できる。また、制御回路２５は、温度計コードに従って、補正電流Ｉｔの増減を制御してもよい。
【００５１】
また、補正回路２２は、バンドギャップリファレンス電圧ＶＢＧを生成するために供給されるバイアス電流Ｉｂ（図５参照）に基づいて、補正電流Ｉｔを生成するとよい。バイアス電流Ｉｂは、バンドギャップリファレンス電圧ＶＢＧが出力されるノードＮ４よりも上流の出力バッファＭ３，Ｍ６から供給される。図５と図６のｂｉａｓ１，ｂｉａｓ２はともに接続され、補正電流Ｉｔの生成基準電流Ｉａは、バイアス電流ＩｂがトランジスタＭ３，Ｍ６，Ｍ１０，Ｍ２０によってコピーされて生成される。生成基準電流Ｉａは、補正電流Ｉｔの単位調整量を精度の良い値にするため、バイアス電流Ｉｂよりも小さな値にコピーされる。
【００５２】
バンドギャップリファレンス電圧ＶＢＧを得るためのバイアス電流Ｉｂをコピーして補正を行うことによって、単位補正ステップ当たりの調整量が容易に求められる。そのため、バンドギャップリファレンス電圧ＶＢＧを測定すれば、電圧調整ステップ数が容易に求められ、調整工程においての工数を低減できる。
【００５３】
また、電流印加で補正を行うため、抵抗値補正のときのように、抵抗Ｒ０，Ｒ３，Ｒ４（図５参照）に対してオン抵抗が十分小さなトランジスタＭ＊やスイッチＳ＊（図６参照）を使用しなくてもよいため、小面積化を実現できる。また、電流供給回路２６又は電流吸い込み回路２７を構成するトランジスタＭ＊やスイッチＳ＊のオン抵抗が電源電圧ＶＤＤによって影響しにくいため、電源電圧ＶＤＤによるバンドギャップリファレンス電圧ＶＢＧの変動を低減できる。
【００５４】
図７は、バンドギャップリファレンス回路を起動するスタートアップ回路３４の一構成例である。スタートアップ回路３４は、バンドギャップリファレンス電圧ＶＢＧに応じてスタートアップ電流Ｉｓの出力をオン／オフする。スタートアップ回路３４は、バンドギャップリファレンス電圧ＶＢＧが所定値よりも低いとき、スタートアップ電流Ｉｓの出力をオンし、バンドギャップリファレンス電圧ＶＢＧが所定値よりも高いとき、スタートアップ電流Ｉｓの出力をオフする。
【００５５】
スタートアップ電流Ｉｓは、図２の場合、ノードｎ１とノードｎ４との間に挟まれた任意のノードに供給されるとよく、図３の場合、ノードＮ４とノードＮ１との間に挟まれた任意のノードに供給されるとよい。
【００５６】
図７において、バンドギャップリファレンス電圧ＶＢＧがソースフォロワのＮＭＯＳトランジスタＭ４４のゲート閾値電圧よりも低いとき、トランジスタＭ４４は、ＮチャネルＭＯＳ側の電流源Ｍ４６の出力をオフさせる。これにより、スタートアップ用のソースフォロアのＮＭＯＳトランジスタＭ４３のゲート電圧が上昇するため、スタートアップ電流Ｉｓが出力される。一方、バンドギャップリファレンス電圧ＶＢＧがトランジスタＭ４４のゲート閾値電圧よりも高いとき、トランジスタＭ４４は、電流源Ｍ４６の出力をオンさせる。これにより、トランジスタＭ４３のゲート電圧が低下するため、スタートアップ電流Ｉｓの出力は自動的にオフする。このとき、ＰＭＯＳ側の電流源Ｍ４２よりもＮＭＯＳ側の電流源Ｍ４６の電流能力が高くなるように、トランジスタＭ４１，Ｍ４２，Ｍ４５，Ｍ４６のサイズが予め調整されているとよい。図７の回路構成の場合、電圧検出のためのソースフォロワと電流印加のためのソースフォロワとによって構成された簡単な回路でスタートアップ回路を実現でき、小面積化を図ることができる。
【００５７】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形、組み合わせ、改良、置換などを行うことができる。
【００５８】
例えば、図６の補正回路２２のスイッチＳ＊の代わりに、ヒューズ素子を用いてもよい。
【符号の説明】
【００５９】
１０，２０，３０  バンドギャップリファレンス回路
２１，３１  オペアンプ
２２  補正電流加減算回路（補正回路）
２３，３３  基準電圧生成回路
２４  メモリ
２５  制御回路
２６  電流供給回路
２７  電流吸い込み回路
３２  負荷回路
３４  スタートアップ回路
３５  電流源
Ｑ＊  バイポーラトランジスタ
Ｍ＊  ＭＯＳＦＥＴ
Ｓ＊  スイッチ
＊は数字
【図１】
0005957987.tif 000002
【図２】
0005957987.tif 000003
【図３】
0005957987.tif 000004
【図４】
0005957987.tif 000005
【図５】
0005957987.tif 000006
【図６】
0005957987.tif 000007
【図７】
0005957987.tif 000008