(57)【特許請求の範囲】
【請求項１】
金属製のベース板と、
両面に金属膜が形成されていて、一方の金属膜が前記ベース板にはんだ層を介在して接合されている絶縁基板と、
前記絶縁基板のもう一方の金属膜の上に形成された第１の金層と、
第２の金層が形成されていて、焼結銀層を介在して前記第１の金層に接合されている半導体チップと、
前記焼結銀層の周りに形成されていて、はんだと銀からなる合金部と、
前記合金部の周りに形成されていて、はんだの溶融物が固化してなる溶融はんだ部を備え、
前記焼結銀層の面積と前記合金部の面積と前記溶融はんだ部の面積の和は、前記絶縁基板の面積よりも小さいことを特徴とする半導体装置。
【請求項２】
前記半導体チップは、ケイ素に比べてバンドギャップが大きい、ワイドバンドギャップ半導体により形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、ダイヤモンドのいずれかの半導体であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
金属膜が両面に形成されている絶縁基板の片側に、周囲に余白を残して銀ペーストを塗布する第１工程と、
前記第１工程で塗布された銀ペーストよりも面積が小さい半導体チップを用意し、前記半導体チップと前記絶縁基板を前記銀ペーストを介在させて張り合わせる第２工程と、
前記第２工程で張り合わされた絶縁基板と半導体チップを前記銀ペーストの焼結温度まで昇温し、前記絶縁基板と前記半導体チップとの接合体を得る第３工程と、
前記半導体チップよりも面積が大きくかつ前記銀ペーストよりも面積が小さい開口部が設けられているはんだ枠を前記第３工程で得られた接合体にかぶせる第４工程と、
前記第４工程ではんだ枠がかぶせられた接合体を金属製のベース板にはんだ層を介在させて載置し、前記接合体と前記ベース板との一体物を得る第５工程と、
前記第５工程で得られた接合体とベース板との一体物を加熱し、前記接合体と前記ベース板とを接合する第６工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項５】
金属膜が両面に形成されている絶縁基板の片側に、周囲に余白を残して銀ペーストを塗布する第１工程と、
前記第１工程で塗布された銀ペーストよりも面積が小さい半導体チップを用意し、前記半導体チップと前記絶縁基板を前記銀ペーストを介在させて張り合わせる第２工程と、
前記第２工程で張り合わされた絶縁基板と半導体チップを前記銀ペーストの焼結温度まで昇温し、前記絶縁基板と前記半導体チップとの接合体を得る第３工程と、
はんだ層を介在させて前記第３工程で得られた接合体を金属製のベース板に載置し、前記接合体と前記ベース板との一体物を得る第４工程と、
前記半導体チップよりも面積が大きくかつ前記銀ペーストよりも面積が小さい開口部が設けられているはんだ枠を前記第４工程で得られる一体物にかぶせる第５工程と、
前記第５工程を経た接合体とベース板との一体物を加熱し、前記接合体と前記ベース板とを接合する第６工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項６】
金属膜が両面に形成されている絶縁基板の片側に、周囲に余白を残して第１の金層を形成する第１工程と、
前記第１工程で第１の金層が形成された絶縁基板と前記第１の金層よりも面積が小さく片面に第２の金層が形成されている半導体チップを、前記第１の金層と前記第２の金層を向き合わせて、かつ前記半導体チップよりも面積が小さい銀ペーストを介在させて、張り合わせる第２工程と、
前記第２工程で張り合わされた絶縁基板と半導体チップを前記銀ペーストの焼結温度まで昇温し、前記絶縁基板と前記半導体チップとの接合体を得る第３工程と、
前記半導体チップよりも面積が大きくかつ前記第１の金層よりも面積が小さい開口部が設けられているはんだ枠を前記第３工程で得られた接合体にかぶせる第４工程と、
前記第４工程ではんだ枠がかぶせられた接合体を金属製のベース板にはんだ層を介在させて載置し、前記接合体と前記ベース板との一体物を得る第５工程と、
前記第５工程で得られた接合体とベース板との一体物を加熱し、前記接合体と前記ベース板とを接合する第６工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項７】
金属膜が両面に形成されている絶縁基板の片側に、周囲に余白を残して第１の金層を形成する第１工程と、
前記第１工程で第１の金層が形成された絶縁基板と前記第１の金層よりも面積が小さく片面に第２の金層が形成されている半導体チップを、前記第１の金層と前記第２の金層を向き合わせて、かつ前記半導体チップよりも面積が小さい銀ペーストを介在させて、張り合わせる第２工程と、
前記第２工程で張り合わされた絶縁基板と半導体チップを前記銀ペーストの焼結温度まで昇温し、前記絶縁基板と前記半導体チップとの接合体を得る第３工程と、
はんだ層を介在させて前記第３工程で得られた接合体を金属製のベース板に載置し、前記接合体と前記ベース板との一体物を得る第４工程と、
前記半導体チップよりも面積が大きくかつ前記第１の金層よりも面積が小さい開口部が設けられているはんだ枠を前記第４工程で得られる一体物の接合体にかぶせる第５工程と、前記第５工程を経た接合体とベース板との一体物を加熱し、前記接合体と前記ベース板とを接合する第６工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項８】
前記半導体チップは、ケイ素に比べてバンドギャップが大きい、ワイドバンドギャップ半導体により形成されていることを特徴とする請求項４から７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、ダイヤモンドのいずれかの半導体であることを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関わり、特に部材の接合に焼結銀を用いた半導体装置に関するものである。
【背景技術】
【０００２】
高温動作する半導体素子の接合方法として、ナノ（またはマイクロ）銀粒子ペーストによる焼結接合が広く検討されている。しかしながら銀はマイグレーション感受性が高いことで知られている。接合体の耐マイグレーション性を向上させるために、接合体に添加元素を加え、銀を合金化する方法が検討されている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２９４７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
銀にCu，Pd，Pt，Auなどの添加元素を加えて合金化することにより耐マイグレーション性が向上することは一般的に知られているが、接合体に不純物を添加するため、本来、焼結銀が有する放熱性は低下する。このため、本発明は、銀粒子ペーストによる焼結接合において、放熱性の向上を目的にしている。
【課題を解決するための手段】
【０００５】
この発明に係わる半導体装置は、金属製のベース板と、両面に金属膜が形成されていて、一方の金属膜がベース板にはんだ層を介在して接合されている絶縁基板と、絶縁基板のもう一方の金属膜の上に形成された第１の金層と、第２の金層が形成されていて、焼結銀層を介在して第１の金層に接合されている半導体チップと、焼結銀層の周りに形成されていて、はんだと銀からなる合金部と、合金部の周りに形成されていて、はんだの溶融物が固化してなる溶融はんだ部を備え、焼結銀層の面積と合金部の面積と溶融はんだ部の面積の和は、絶縁基板の面積よりも小さい。
【発明の効果】
【０００６】
半導体チップの直下部分の接合体が純銀成分のため放熱性を低下させることなく耐マイグレーション性が向上する。
【図面の簡単な説明】
【０００７】
【図１】本発明にかかわる半導体装置を示す概略構成図である。
【図２】本発明にかかわる半導体装置の別の形態を示す概略構成図である。
【図３】本発明の形態１による接合方法を示す模式図である。
【図４】本発明の形態１によるペレットマウントの方法を示す模式図である。
【図５】本発明の形態２による接合方法を示す模式図である。
【図６】本発明の形態３による接合方法を示す模式図である。
【図７】本発明の形態３によるペレットマウントの方法を示す模式図である。
【図８】本発明の形態４による接合方法を示す模式図である。
【発明を実施するための形態】
【０００８】
以下に本発明にかかる半導体装置およびその製造方法の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
【０００９】
実施の形態１．
図１に、本願に関わる半導体装置の全体構成を示す。パッケージタイプの半導体装置１００は、半導体チップ１、電極付きセラミックス基板３、ベース板６、ワイヤボンド２２、外部リード１４、モールド樹脂１５などから構成されている。半導体チップ１、電極付きセラミックス基板３、ベース板６、ワイヤボンド２２はモールド樹脂１５で樹脂封止されている。半導体装置１００は、ボンディングの終わった半導体チップを金型にセットして、熱硬化性の樹脂を流し込んで成形される。
【００１０】
図２に、本願に関わる半導体装置の別形態を示す。ケースタイプの半導体装置２００は、半導体チップ１、電極付きセラミックス基板３、ベース板６、ワイヤボンド２２、外部リード１４、ケース３１、蓋３２などから構成されている。半導体チップ１、電極付きセラミックス基板３、ベース板６、ワイヤボンド２２は封止樹脂３３で樹脂封止されている。半導体装置２００は、ベース付け、ケース付け、ボンディングの終わった半導体チップに熱硬化性の樹脂を流し込んで成形される。
【００１１】
図３は本発明の実施の形態１に関わる半導体装置を得るための接合工程を示す模式図である。半導体チップ１と電極付きセラミックス基板３は焼結銀層２を介して接合されている。半導体チップ（厚さ0.3mm）１には5mm角の大きさのものを用いている。電極付きセラミックス基板３は、銅電極とSi3N4基板から構成されている。銅電極３ａと銅電極３ｃは10mm角のSi3N4基板（厚さ0.5mm）３ｂにロウ付け処理されている。半導体チップ１と電極
付きセラミックス基板３は、マイクロ（またはナノ）銀粒子を含む焼結型銀ペースト２０を使って接合される。
【００１２】
焼結型銀ペースト２０は、半導体チップ１から露出するように、電極付きセラミックス基板３に塗布する。焼結型銀ペースト２０の印刷サイズは、6mm×6mmとし、意図的に半導体チップ１のチップサイズより大きくし、かつ電極付きセラミックス基板３のサイズより小さくする。このため電極付きセラミックス基板３には周囲に余白が残されている。焼結型銀ペースト２０を塗布後、半導体チップ１と電極付きセラミックス基板３は張り合わされる。張り合わした半導体チップ１と電極付きセラミックス基板３は昇温され、焼結が完了する。焼結銀層２の厚みは10μm〜100μmとした。
【００１３】
半導体チップ１は、珪素（Ｓｉ）によって形成したものの他、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成したものも好適に使用することができる。ワイドバンドギャップ半導体としては、例えば、炭化珪素（ＳｉＣ）、窒化ガリウム系材料またはダイヤモンドがある。ワイドバンドギャップ半導体を用いた場合、許容電流密度が高く、電力損失も低いため、電力用半導体素子を用いた装置の小型化が可能となる。
【００１４】
次に図４のように半導体チップ１が接合された電極付きセラミックス基板３に、厚さ0.1mmtのはんだ枠４を半導体チップ１が内枠内に収まるようにかぶせる。マウント時にはんだ枠４の内側が半導体チップ１の側面に接触しないように、はんだ枠４には開口部２１を設ける。はんだ枠４の内枠寸法は5.3mm×5.3mm、外枠寸法は7mm×7mmとした。はんだ枠４は、Snを主成分とする鉛フリーのはんだペレットで構成し、Ag、Cu、Sb、In、Ni、Bi、Znなどを含む。鉛フリーはんだの代表例にはSn3銀0.5Cuを挙げることが出来る。はんだ枠４は、焼結銀層２の表面と接触するが半導体チップ１の外周には接触しない。
【００１５】
次にはんだ枠４と同程度の融点を有するはんだペレット５をベース板６にマウントし、その上にはんだ枠４がマウントされている電極付きセラミックス基板３をマウントする。はんだペレット５は、Snを主成分とする鉛フリーはんだで構成し、Ag、Cu、Sb、In、Ni、Bi、Znなどを含む。
【００１６】
次に半導体チップ１と電極付きセラミックス基板３とベース板６の一体物を還元性雰囲気でリフロー処理する。はんだペレット５が溶融し電極付きセラミックス基板３とベース板６とのはんだ接合が実行されベース板接合部７が形成される。同時に、半導体チップの外周部のはんだ枠４が溶融する。これにより、焼結銀層２のうち半導体チップ１から露出している部分は合金化して合金部８が形成される。半導体チップ１の内側の部分は外部と遮断された状態となる。この外部から遮断された部分は純銀からなる焼結銀で構成されている。還元性雰囲気は、電極付きセラミックス基板３とベース板６とのはんだ接合に有効であるとともに、はんだ枠４の溶融時にはんだの焼結銀への濡れ性を向上させる。リフロー後のベース板をモジュール用ケースに取り付け、ワイヤボンドを結線し、半導体装置を作製する。
【００１７】
次に比較例となる半導体装置の作成方法を説明する。合金粉末（Ag-20%Pd）を接合材として、5mm角の半導体チップ（厚さ0.3mm）を、両面に銅電極がロウ付け処理された10mm角のSi3N4セラミックス基板（厚さ0.5mm）と接合した。チップ接合されたセラミックス基板をはんだペレットを用い、還元性雰囲気でリフロー処理し、ベース板と接合した。リフロー後のベース板をモジュール用ケースに取り付け、ワイヤボンドを結線し、半導体装置の比較サンプル１を作製した。
【００１８】
２つのサンプルをパワーサイクル試験にかけて、チップ表面の到達温度をサーモビュアーで計測した。その結果、実施の形態１にかかわる半導体装置のチップ表面の温度は比較サンプル１よりも５℃低い結果となった。以上のように本発明によれば、半導体装置の放熱性を維持したまま、耐マイグレーション性を向上させることができる。
【００１９】
実施の形態２．
図５は本発明の実施の形態２に関わる半導体装置を得るための接合工程を示す模式図である。接合された半導体チップ１と電極付きセラミックス基板３を鉛フリーのはんだペレット５を介在させてベース板６に載置する。はんだペレット５と同程度の融点を有する厚さ0.1mmtのはんだ枠４を、半導体チップ１が内枠内に収まるようにマウントする。次に半導体チップ１と電極付きセラミックス基板３とベース板６の一体物を還元性雰囲気でリフロー処理する。実施の形態２によれば、実施の形態１と同様に、半導体装置の放熱性を維持したまま、耐マイグレーション性を向上させることができる。
【００２０】
実施の形態３．
図６は本発明の実施の形態３に関わる半導体装置を得るための接合工程を示す模式図である。半導体チップ（厚さ0.3mm）１は、5mm角のものを用い、裏面にAuメタライズ層１２を形成する。電極付きセラミックス基板３は、10mm角のSi3N4基板（厚さ0.5mm）の両面に銅電極３ａと銅電極３ｃをロウ付け処理した構造を有している。銅電極３ａの接合領域付近には厚さ１μmのAuめっき層９を形成する。Auめっき層９の面積は半導体チップ１の面
積よりも大きいが、電極付きセラミックス基板３の面積よりも小さいため、極付きセラミックス基板３の周囲には余白が残されている。半導体チップ１と電極付きセラミックス基板３はマイクロ（またはナノ）銀粒子を含む焼結型銀ペーストを用いて張り合わせる。焼結型銀ペーストの印刷サイズは、焼結銀層２が半導体チップ１の内側に収まるように4.8mm×4.8mmとした。焼結銀層２の厚みは10〜100μmとした。
【００２１】
次に半導体チップ１が接合された電極付きセラミックス基板３に、厚さ0.1mmtの鉛フリーはんだで構成されるはんだ枠４を半導体チップ１が内枠内に収まるようにマウントする（図７参照）。はんだ枠４の大きさは、マウント時に半導体チップの側面に接触しないように内枠5.3mm×5.3mm、外枠7mm×7mmとした。はんだ枠４は、Snを主成分とするペレット状はんだで構成され、Ag、Cu、Sb、In、Ni、Bi、Znなどを含む。
【００２２】
次にはんだ枠４と同程度の融点を有する鉛フリーのはんだペレット５をベース板６にマウントし、さらに、その上にチップ接合され且つはんだ枠４がマウントされている電極付きセラミックス基板３をマウントする。はんだペレット５は、Snを主成分とし、Ag、Cu、Sb、In、Ni、Bi、Znなどを含む。
【００２３】
次にベース板を還元性雰囲気でリフロー処理し、電極付きセラミックス基板３とベース板６のはんだ接合を実行するとともに半導体チップ１の外周部のはんだを溶融し、半導体チップの外周部をはんだで被覆する。リフロー後のベース板６をモジュール用ケースに取り付け、ワイヤボンドで結線し、実施の形態３に関わる半導体装置を作製する。
【００２４】
比較例となる半導体装置の作成方法を説明する。両面に銅電極がロウ付け処理された、10mm角のセラミックス基板（Si3N4；厚さ0.5mm）に、厚さ1μmの部分Auめっきを基板の接合領域に施した。合金粉末（Ag-20%Pd）を接合材として、5mm角の半導体チップ（厚さ0.3mm）をセラミックス基板に接合した。チップ接合されたセラミックス基板をはんだペレットを用い、還元性雰囲気でリフロー処理し、ベース板と接合した。リフロー後のベース板をモジュール用ケースに取り付け、ワイヤボンド結線し、半導体装置の比較サンプル２を作製した。
【００２５】
２つのサンプルをパワーサイクル試験にかけて、チップ表面の到達温度をサーモビュアーで計測した。その結果、実施の形態３に関わる半導体装置のチップ表面の温度は、比較サンプル２よりも５℃低い結果となった。以上のように本発明によれば、半導体装置の放熱性を維持したまま、耐マイグレーション性を向上させることができる。
【００２６】
実施の形態のメカニズムについて以下に補足説明する。接合領域に施されたAuめっき層９により、焼結銀の存在しない未接合領域の濡れ性が向上する。この効果により、溶融はんだは半導体チップ１と電極付きセラミックス基板３の間隙に導かれる。溶融はんだは容易に半導体チップ内の焼結銀層２に到達し、チップ内に収められた焼結銀の界面近傍で焼結銀と固溶し、組成Sn/Agを有する合金部８が形成される。半導体チップの裏面のAuメタ
ライズ層１２により、溶融はんだはチップ内の焼結銀層２に到達した後、チップ裏面のAuメタライズ層１２に達し、濡れ広がり、半導体チップと電極付きセラミックス基板の間隙を完全に埋める。半導体チップの外周部分は、銀と合金化していない溶融はんだ部１０により被覆される。
【００２７】
このようにAuめっき層９は、半導体チップ１と電極付きセラミックス基板３との隙間を埋める効果が要求される。Auめっき層９を電極付きセラミックス基板３の全面に形成した場合、溶融はんだが導かれる方向が半導体チップ１の外側方向にも生じるため、隙間を埋めることが難しくなる。このことからAuめっき層９は部分めっきである必要がある。実施の形態３では、Auめっき層９のサイズをはんだ枠４と同サイズの7mm×7mmとした。Auめっき層９の厚みは、半導体チップ１を電極付きセラミックス基板３に接合する際の熱拡散の影響による濡れ性の低下を防止するため１μm以上は必要である。
【００２８】
実施の形態1、２では焼結銀層２が溶融はんだと合金化されつつも、断面構造的に半導
体チップ１の外側に存在する。一方、実施の形態３では焼結銀層２が完全に半導体チップ１の内側に収められているため、実施の形態1、２よりも、マイグレーションがより起こ
りにくい。また間隙がはんだで埋められているため、ヒートサイクル耐性を損なうことなく耐マイグレーション性の向上が見込める。
【００２９】
実施の形態４．
図８は本発明の実施の形態４に関わる半導体装置を得るための接合工程を示す模式図で
ある。実施の形態３と同様に半導体チップ１が接合された電極付きセラミックス基板３を鉛フリーのはんだペレット５を介在させてベース板６に載置する。はんだペレット５と同程度の融点を有する厚さ0.1mmtのはんだ枠４を半導体チップ１が内枠内に収まるようにマウントする。次に半導体チップ１と電極付きセラミックス基板３とベース板６の一体物を還元性雰囲気でリフロー処理する。実施の形態４によれば、実施の形態３と同様に、半導体装置の放熱性を維持したまま、耐マイグレーション性を向上させることができる。
【００３０】
半導体チップ１にＳｉＣを用いた場合、半導体装置１００、２００はその特徴を生かすべくＳｉの時と比較してより高温で動作させることになる。ＳｉＣデバイスを搭載する半導体装置においては、半導体装置としてより高い信頼性が求められるため、高信頼の半導体装置を実現するという本発明のメリットはより効果的なものとなる。
【００３１】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００３２】
１  半導体チップ、２  焼結銀層、３  電極付きセラミックス基板、４  はんだ枠、５
はんだペレット、６  ベース板、７  ベース板接合部、８  合金部、９  Auめっき層、１０  溶融はんだ、１２  Auメタライズ層、２０  焼結型銀ペースト、２１  開口部、１００  半導体装置、２００  半導体装置
【図１】
0005968046.tif 000002
【図２】
0005968046.tif 000003
【図３】
0005968046.tif 000004
【図４】
0005968046.tif 000005
【図５】
0005968046.tif 000006
【図６】
0005968046.tif 000007
【図７】
0005968046.tif 000008
【図８】
0005968046.tif 000009