【事件の表示】
　特許第６１３００８５号発明「圧電素子および圧電素子の製造方法」の特許異議申立事件について，次のとおり決定する。
【結　論】
　特許第６１３００８５号の明細書、特許請求の範囲を訂正請求書に添付された訂正明細書及び特許請求の範囲のとおり，訂正後の請求項〔１ないし７〕，〔８ないし１２〕及び〔１３ないし１９〕について訂正することを認める。
　特許第６１３００８５号の請求項１ないし４，６ないし１９に係る特許を維持する。
　特許第６１３００８５号の請求項５にかかる特許についての特許異議の申立てを却下する。
【理　由】
第１　手続の経緯
　特許第６１３００８５号の請求項１ないし１９に係る特許についての出願は，平成２８年８月３１日（優先権主張平成２７年９月１１日）に国際出願され，平成２９年４月２１日にその特許権の設定登録がされ，その後，その特許について，平成２９年１１月１７日に特許異議申立人　浜俊彦　により特許異議の申立てがされ，平成３０年２月２３日付けで取消理由が通知され，その指定期間内である平成３０年４月１８日に意見書の提出及び訂正の請求があったものである。
第２　訂正の適否についての判断
１　訂正の内容
　本件訂正請求による訂正の内容は，以下の（１）ないし（１１）のとおりである。
（１）　訂正事項１
　特許請求の範囲の請求項１に
「前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されている、圧電素子。」
と記載されているのを，
「前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されており，前記第１電極層上には、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層が設けられており、前記第１の電極層の厚さは、２ｎｍ以上２０ｎｍ以下である、圧電素子。」
に訂正する（請求項１の記載を直接的に又は間接的に引用する請求項２〜４，６，７も同様に訂正する）。
（２）訂正事項２
　特許請求の範囲の請求項５を削除する。
（３）訂正事項３
　特許請求の範囲の請求項６に
「前記第２電極層は、還元性のある金属原子を含む、請求項５に記載の圧電素子。」
とあるのを，
「前記第２電極層は、還元性のある金属原子を含む、請求項１〜４いずれか１項に記載の圧電素子。」
に訂正する（請求項６の記載を引用する請求項７も同様に訂正する）。
（４）訂正事項４
　特許請求の範囲の請求項７に
「前記第１電極層上には、１００ｎｍ以上の保護層が設けられている、請求項１〜６のいずれか１項に記載の圧電素子。」
とあるのを，
「前記第１電極層上には、１００ｎｍ以上の保護層が設けられている、請求項１、２、３、４または６に記載の圧電素子。」
に訂正する。
（５）訂正事項５
　明細書の段落【０００７】に
「下部電極は、圧電層との境界部が結晶化された金属酸化物により形成されている。」
とあるのを，
「下部電極は、圧電層との境界部が結晶化された金属酸化物により形成されおり，第１電極層上には、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層が設けられており、第１の電極層の厚さは、２ｎｍ以上２０ｎｍ以下である。」
に訂正する。
（６）訂正事項６
　明細書の段落【００１０】を削除する。
（７）訂正事項７
　明細書の段落【００１１】に
「この場合、好ましくは、」
とあるのを，
「上記第１の局面による圧電素子において，好ましくは，」
に訂正する。
（８）訂正事項８
　特許請求の範囲の請求項８に
「前記下部電極を形成する工程は、前記圧電層との境界部を金属酸化物を結晶化して形成する工程を含む、圧電素子の製造方法。」
とあるのを，
「前記下部電極を形成する工程は、前記圧電層との境界部を金属酸化物を結晶化して形成する工程を含み，前記第１電極層上に、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層を形成する工程をさらに備え，前記第１電極層を形成する工程は、厚さが２ｎｍ以上２０ｎｍ以下になるように前記第１電極層を形成する工程を含む、圧電素子の製造方法。」
に訂正する（請求項８の記載を直接的に又は間接的に引用する請求項９〜１２も同様に訂正する）。
（９）訂正事項９
　明細書の段落【００１３】に
「下部電極を形成する工程は、圧電層との境界部を金属酸化物を結晶化して形成する工程を含む。」
とあるのを，
「下部電極を形成する工程は、圧電層との境界部を金属酸化物を結晶化して形成する工程を含み，第１電極層上に、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層を形成する工程をさらに備え，第１電極層を形成する工程は、厚さが２ｎｍ以上２０ｎｍ以下になるように前記第１電極層を形成する工程を含む。」
に訂正する。
（１０）訂正事項１０
　特許請求の範囲の請求項１３に
「前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されている、圧電素子。」
とあるのを，
「前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されており、前記第１電極層上には、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層が設けられており、前記第１の電極層の厚さは、２ｎｍ以上２０ｎｍ以下である、圧電素子。」
に訂正する（請求項１３の記載を直接的に又は間接的に引用する請求項１４〜１９も同様に訂正する）。
（１１）訂正事項１１
　明細書の段落【００１５】に
「下部電極は、圧電層との境界部が結晶化された金属酸化物により形成されている。」
とあるのを，
「下部電極は、圧電層との境界部が結晶化された金属酸化物により形成されており、第１電極層上には、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層が設けられており、第１の電極層の厚さは、２ｎｍ以上２０ｎｍ以下である。」
に訂正する。
２　訂正の目的の適否，一群の請求項，新規事項の有無，及び特許請求の範囲の拡張・変更の存否
（１）上記訂正事項１は，明細書の記載に基づいて導き出される構成である。
　すなわち，「前記第１電極層上には、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層が設けられており、前記第１の電極層の厚さは、２ｎｍ以上２０ｎｍ以下である、」ことは，明細書の段落【００２８】の
「また、第１上部電極層４１は、
保護層の厚さが厚い場合（たとえば、保護層の厚さが約２０ｎｍより大きく約１０００ｎｍ以下の場合）には、
さらに、第１上部電極層４１は、約２ｎｍ以上約２０ｎｍ以下の厚さに形成することがより好ましく、約２０ｎｍ以下にすることで割れの発生がより低減される。
の記載に基づくものである（下線は当審で付与した。）。
　したがって，上記訂正事項１の訂正は，明細書に記載された事項の範囲内において，第１上部電極及び保護層のそれぞれの厚さを限定したものと言える。
　すなわち，訂正事項１の訂正は，特許請求の範囲の減縮を目的とするものであって，新規事項の追加に該当せず，また，実質上特許請求の範囲を拡張し，又は変更するものではない。
（２）訂正事項２は請求項を削除するものであるから，特許請求の範囲の減縮を目的とするものであって，新規事項の追加に該当せず，また，実質上特許請求の範囲を拡張し，又は変更するものではない。
（３）訂正事項３，４の訂正は，明瞭でない記載の釈明を目的とする訂正であって，新規事項の追加に該当せず，実質上特許請求の範囲を拡張し，又は変更するものでもない。
（４）訂正事項５の訂正は，上記訂正事項１に係る訂正に伴い特許請求項の範囲と明細書の記載との整合を図るための訂正であり，明細書の段落【００２８】には，「第１上部電極層４１は、保護層の厚さが厚い場合（たとえば、
保護層の厚さが約２０ｎｍより大きく約１０００ｎｍ以下
第１上部電極層４１は、約２ｎｍ以上約２０ｎｍ以下の厚さ
（５）訂正事項６の訂正は，明細書の段落【００１０】を削除するものであるから，明瞭でない記載の釈明を目的とする訂正であって，新規事項の追加に該当せず，実質上特許請求の範囲を拡張し，又は変更するものでもない。
（６）訂正事項７は，明細書の段落【００１１】に「この場合、好ましくは、」とあるのを，「上記第１の局面による圧電素子において，好ましくは，」と訂正するものであるから，明瞭でない記載の釈明を目的とする訂正であって，新規事項の追加に該当せず，実質上特許請求の範囲を拡張し，又は変更するものでもない。
（７）訂正事項８は，上記「（１）」と同様の理由により，特許請求の範囲の減縮を目的とするものであって，新規事項の追加に該当せず，また，実質上特許請求の範囲を拡張し，又は変更するものではない。
（８）訂正事項９の訂正は，上記訂正事項８に係る訂正に伴い特許請求項の範囲と明細書の記載との整合を図るための訂正であり，明細書の段落【００２８】には，「第１上部電極層４１は、保護層の厚さが厚い場合（たとえば、
保護層の厚さが約２０ｎｍより大きく約１０００ｎｍ以下
第１上部電極層４１は、約２ｎｍ以上約２０ｎｍ以下の厚さ
（９）訂正事項１０は，上記「（１）」と同様の理由により，特許請求の範囲の減縮を目的とするものであって，新規事項の追加に該当せず，また，実質上特許請求の範囲を拡張し，又は変更するものではない
（１０）訂正事項１１は，上記訂正事項１０に係る訂正に伴い特許の範囲と明細書の記載との整合を図るための訂正であり，明細書の段落【００２８】には，「第１上部電極層４１は、保護層の厚さが厚い場合（たとえば、
保護層の厚さが約２０ｎｍより大きく約１０００ｎｍ以下
第１上部電極層４１は、約２ｎｍ以上約２０ｎｍ以下の厚さ
（１１）そして，これら訂正は，一群の請求項〔１ないし７〕，〔８ないし１２〕及び〔１３ないし１９〕に対して請求されたものである。
３　小括
　以上のとおりであるから，本件訂正請求による訂正は特許法第１２０条の５第２項第１号及び第３号に掲げる事項を目的とするものであり，かつ，同条第４項及び同条第９項において準用する同法第１２６条第４項から第６項までの規定に適合するので，訂正後の請求項〔１ないし７〕，〔８ないし１２〕及び〔１３ないし１９〕について訂正を認める。
第３　特許異議の申立てについて
１　本件発明
　本件訂正請求により訂正された訂正請求項１ないし４，６，７，８ないし１２，１３ないし１９に係る発明（以下「本件発明１ないし４，６，７，８ないし１２，１３ないし１９」という。）は，それぞれ，その特許請求の範囲の請求項１ないし４，６，７，８ないし１２，１３ないし１９に記載された事項により特定されるとおりのものである（下線は，訂正部分を示す。）。
「【請求項１】
　電子機器に組み込まれる圧電素子であって、
　基板上または下地膜上に形成された下部電極と、
　前記下部電極上に形成された圧電層と、
　前記圧電層上に形成された上部電極とを備え、
　前記上部電極は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層と、前記第１電極層上に形成された第２電極層とを含み、
　前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されて
おり、
　
記第１電極層上には、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層が設けられており、
　
前記第１の電極層の厚さは、２ｎｍ以上２０ｎｍ以下である
　　【請求項２】
　前記下部電極は、前記基板上または前記下地膜上に形成された第１下部電極層と、前記第１下部電極層上に形成され、前記第１下部電極層とは異なる材料により形成された第２下部電極層と、前記第２下部電極層上に形成され、結晶化された金属酸化物により形成され、前記圧電層に接する第３下部電極層とを含み、
　前記第２下部電極層の厚さは、前記第１下部電極層の厚さよりも大きい、請求項１に記載の圧電素子。
　　【請求項３】
　前記第１下部電極層は、チタンにより形成されており、
　前記第２下部電極層は、白金により形成されている、請求項２に記載の圧電素子。
　　【請求項４】
　前記第１電極層の金属酸化物は、ルテニウム酸ストロンチウムを含む、請求項１〜３のいずれか１項に記載の圧電素子。
　　【請求項５】
（削除）
　　【請求項６】
　前記第２電極層は、還元性のある金属原子を含む、請求項
１〜４のいずれか１項
　　【請求項７】
　前記第１電極層上には、１００ｎｍ以上の保護層が設けられている、請求項１
、２、３、４または６
　　【請求項８】
　基板上または下地膜上に下部電極を形成する工程と、
　前記下部電極上に圧電層を形成する工程と、
　前記圧電層上に上部電極を形成する工程とを備え、
　前記上部電極を形成する工程は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層を形成する工程と、前記第１電極層の前記金属酸化物が結晶化する温度未満の温度条件下により、前記第１電極層上に第２電極層を形成する工程とを含み、
　前記下部電極を形成する工程は、前記圧電層との境界部を金属酸化物を結晶化して形成する工程を含
み、
　
前記第１電極層上に、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層を形成する工程を更に備え、
　
前記第１電極層を形成する工程は，厚さが２ｎｍ以上２０ｎｍ以下になるように前記第１電極層を形成する工程を含む
　　【請求項９】
　前記下部電極を形成する工程は、前記基板上または前記下地膜上に第１下部電極層を形成する工程と、前記第１下部電極層上に前記第１下部電極層とは異なる材料により第２下部電極層を形成する工程と、前記第２下部電極層上に金属酸化物を結晶化して前記圧電層に接する第３下部電極層を形成する工程とを含み、
　前記第２下部電極層を形成する工程では、前記第２下部電極層の厚さが前記第１下部電極層の厚さよりも大きくなるように前記第２下部電極層を形成する、請求項８に記載の圧電素子の製造方法。
　　【請求項１０】
　前記第１下部電極層は、チタンにより形成し、
　前記第２下部電極層は、白金により形成する、請求項９に記載の圧電素子の製造方法。
　　【請求項１１】
　前記上部電極を形成する工程の後の全ての工程は、前記第１電極層の前記金属酸化物が結晶化する温度未満の温度条件下で行われるように構成されている、請求項８〜１０のいずれか１項に記載の圧電素子の製造方法。
　　【請求項１２】
　前記上部電極上に前記上部電極を覆うように絶縁層を形成する工程をさらに備える、請求項８〜１１のいずれか１項に記載の圧電素子の製造方法。
　　【請求項１３】
　電子機器に組み込まれる圧電素子であって、
　基板上または下地膜上に形成された下部電極と、
　前記下部電極上に形成された圧電層と、
　前記圧電層上に形成された上部電極と、
　前記上部電極上に形成され、前記上部電極を覆う絶縁層とを備え、
　前記上部電極は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層と、前記第１電極層上に形成された第２電極層とを含み、
　前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されて
おり、
　
記第１電極層上には、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層が設けられており、
　
前記第１の電極層の厚さは、２ｎｍ以上２０ｎｍ以下である
　　【請求項１４】
　前記下部電極は、前記基板上または前記下地膜上に形成された第１下部電極層と、前記第１下部電極層上に形成され、前記第１下部電極層とは異なる材料により形成された第２下部電極層と、前記第２下部電極層上に形成され、結晶化された金属酸化物により形成され、前記圧電層に接する第３下部電極層とを含み、
　前記第２下部電極層の厚さは、前記第１下部電極層の厚さよりも大きい、請求項１３に記載の圧電素子。
　　【請求項１５】
　前記第１下部電極層は、チタンにより形成されており、
　前記第２下部電極層は、白金により形成されている、請求項１４に記載の圧電素子。
　　【請求項１６】
　前記上部電極上に沿って形成され、前記絶縁層とともに前記上部電極を覆う引出配線をさらに備える、請求項１３〜１５のいずれか１項に記載の圧電素子。
　　【請求項１７】
　前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記上部電極の上面とに沿って覆うように配置されている、請求項１３〜１６のいずれか１項に記載の圧電素子。
　　【請求項１８】
　前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記圧電層の縁部上面と、前記上部電極の上面とに沿って覆うように配置されている、請求項１３〜１７のいずれか１項に記載の圧電素子。
　　【請求項１９】
　前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記圧電層の縁部上面と、前記上部電極の上面とに沿って覆うように配置され、
　前記上部電極上に沿って形成され、前記絶縁層とともに前記上部電極を覆う引出配線をさらに備える、請求項１３〜１８のいずれか１項に記載の圧電素子。」
２　取消理由の概要
　訂正前の請求項１ないし１９に係る特許に対して平成３０年２月２３日付けで特許権者に通知した取消理由の要旨は，次のとおりである。
ア　請求項１ないし１９に係る発明は，その出願の日前の特許出願であって，その出願後に特許掲載公報の発行又は出願公開がされた甲第１号証の特許出願の願書に最初に添付された明細書，特許請求の範囲又は図面に記載された発明と同一であり，しかも，この出願の発明者がその出願前の特許出願に係る上記の発明をした者と同一ではなく，またこの出願の時において，その出願人が上記特許出願の出願人と同一でもないので，特許法第２９条の２の規定により，特許を受けることができないから，その発明に係る特許は取り消すべきものである。
３　甲号証の記載
（１）甲第１号証（特願２０１４−２３９５８９号（特開２０１６−７２５８９号公報））の特許出願の願書に最初に添附された明細書、特許請求の範囲又は図面（以下，「明細書等」という。）には，以下の記載がある（下線は当審で付与した。以下同じ。）。
「【技術分野】
【０００１】
　
本発明は、薄膜状の圧電体および電極を有する薄膜圧電体素子およびその製造方法並びにその薄膜圧電体素子を有するヘッドジンバルアセンブリ、ハードディスク装置、インクジェットヘッド、可変焦点レンズおよびセンサに関する。
「【００５８】
　薄膜圧電体素子１２ｂ（薄膜圧電体素子１２ａも同様）は、図５に示すように、
下地膜１５と、下部電極膜１７と、下部密着膜１６ａと、圧電体膜１３と、上部密着膜１６ｂと、上部電極膜２７および応力均衡化膜１４とを有し、これらが順に積層されている積層構造を有している。
「【００６３】
　さらに、図２０に示すように、凹凸面１３Ａは、凸部１３ａと凹部１３ｂとの高さの差（表面粗さともいう）がｔ１３になっている。そして、この表面粗さｔ１３よりも、後述する
上部密着膜１６ｂの膜厚ｔ１６ｂ（３５ｎｍ程度）
「【００６６】
　下部電極膜１７は、例えば、Ｐｔを主成分とする金属材料（Ｐｔのほかに、Ａｕ，Ａｇ，Ｐｄ，Ｉｒ，Ｒｕ，Ｃｕを含んでもよい）からなる薄膜（膜厚は１００ｎｍ程度）であって、下地膜１５上に形成されている。
下部電極膜１７の結晶構造は面心立方構造である。下部密着膜１６ａは、例えば、ＳｒＲｕＯ
３
（ＳＲＯともいう）等のエピタキシャル成長した導電性材料からなる薄膜（膜厚は２０ｎｍ程度）であって、下部電極膜１７の圧電体膜１３側の上面に形成されている。
「【００６７】
　
上部密着膜１６ｂは、例えば、ＳｒＲｕＯ
３
等のアモルファス導電性材料からなる薄膜（膜厚は３５ｎｍ程度）であって、
【００６８】
　
上部電極膜２７は、例えば、Ｐｔを主成分とする金属材料
（膜厚は５０ｎｍ程度）であって
【００６９】
　応力均衡化膜１４は、上部電極膜２７上に形成されている
。応力均衡化膜１４は、
（膜厚は１００ｎｍ程度）であって
「【００７６】
　保護絶縁層２５は、接続配線１１および薄膜圧電体素子１２ａ、薄膜圧電体素子１２ｂの表面全体を覆うように、ベース絶縁層５の表面を被覆している。
保護絶縁層２５は例えばポリイミドを用いて形成され、５μｍ〜１０μｍ程度の厚さを有している。
「【００８１】
　続いて、
下部電極膜形成工程を実行する。この工程では、スパッタリングによってＰｔを主成分とする金属材料を下地膜１５上にエピタキシャル成長させる。
下部密着膜形成工程を実行する。この工程では、例えばＳＲＯを用いてスパッタリングによって、下部電極膜１７の上面に下部密着膜１６ａを形成する。
【００８２】
　その後、
圧電体膜形成工程を実行する。この工程では、図１３に示すように、スパッタリングによって、ＰＺＴ等の圧電材料を下部密着膜１６ａ上にエピタキシャル成長させる。
「【００８９】
　続いて、
上部密着膜形成工程を実行する。この工程では、図１４に示すように、例えばＳＲＯを用いてスパッタリングによって圧電体膜１３の凹凸面１３Ａ上に上部密着膜１６ｂを形成する。
「【００９３】
　そして、
上部電極膜形成工程では、スパッタリングによってＰｔを主成分とする金属材料を上部密着膜１６ｂ上に成長させ、上部電極膜２７を形成する。
「【００９５】
　その後、
応力均衡化膜形成工程を実行する。この工程では、スパッタリングによって、鉄（Ｆｅ）を主成分とする合金材料（例えば、Ｆｅ、ＣｏおよびＭｏを含む合金材料）を用いて応力均衡化膜１４を形成する。
【００９６】
　なお、薄膜圧電体素子１２ｂは基板５１を用いて製造しているが、下地膜１５とともにその基板５１を研磨やエッチング等によって除去する。それから、必要に応じて
ポリイミド等の保護膜を形成
【図５】
（２）以上の記載によれば，甲第１号証には以下の発明（以下，「先願発明１」及び「先願発明２」という。）が記載されていると認められる。
先願発明１：
「薄膜圧電体素子を有するヘッドジンバルアセンブリ、ハードディスク装置、インクジェットヘッド、可変焦点レンズおよびセンサの薄膜圧電対素子１２ｂであって，
　下地膜１５上に積層された下部電極膜１７と，
　下部電極膜１７上に積層された下部密着膜１６ａと，
　下部密着膜１６ａ上に積層された圧電対膜１３と，
　圧電対膜１３上に積層された上部密着膜１６ｂと，
　上部密着膜１６ｂ上に積層された上部電極膜２７と，
　上部電極膜２７上に積層された応力均衡化膜１４と，
　応力均衡化層１４に積層された保護絶縁膜２５を有し，
　上部密着膜１６ｂは，ＳｒＲｕＯ３等のアモルファス導電性材料からなる薄膜であり，
　下部密着膜１６ａは，面心立方構造を有す金属材料からなる下部電極膜１７上にエピタキシャル成長した，ＳｒＲｕＯ３等の導電性材料からなる薄膜であり，
　保護絶縁膜２５の膜厚は５μｍ〜１０μｍ程度であり，
　圧力均衡化膜１４の膜厚は４００ｎｍ程度であり，
　上部電極膜２７の膜厚は５０ｎｍ程度であり，
　上部密着膜１６ｂの膜厚は３５ｎｍ程度である，
　薄膜圧電対素子１２ｂ。」
先願発明２：
「金属材料を下地膜１５上にエピタキシャル成長させ，面心立方構造を有す金属材料からなる下部電極膜１７を形成する下部電極膜形成工程と，
　下部電極膜１７上にエピタキシャル成長させ，ＳｒＲｕＯ３等の導電性材料からなる薄膜を形成する下部密着膜形成工程と，
　下部密着膜１６ａ上に圧電材料をエピタキシャル成長させる圧電体膜形成工程と，
　圧電体膜１３上にＳｒＲｕＯ３等のアモルファス導電性材料からなる上部密着膜１６ｂを形成する上部密着膜形成工程と，
　金属材料を上部密着膜１６ｂ上に成長させ、上部電極膜２７を形成する上部電極膜形成工程と，
　上部電極膜２７上に応力均衡化膜１４を形成する応力均衡化膜形成工程と，
　ポリイミド等の保護絶縁膜２５を形成する工程，
　を備え，
　保護絶縁膜２５の膜厚は５μｍ〜１０μｍ程度であり，
　圧力均衡化膜１４の膜厚は４００ｎｍ程度であり，
　上部電極膜２７の膜厚は５０ｎｍ程度であり，
　上部密着膜１６ｂの膜厚は３５ｎｍ程度である，
　薄膜圧電対素子１２ｂの製造方法。」
（２）甲第２号証（特開２００４−３３５７０８号公報）には、以下の記載がある。
「【請求項１】
半導体基板と、
前記半導体基板の上方に設けられ、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられた誘電体膜とを含むキャパシタと、
を備え、
前記下部電極は、貴金属膜及び貴金属酸化物膜の中から選択された導電膜と、前記誘電体膜と前記導電膜との間に設けられ、ＡＢＯ３で表され、且つＢサイト元素として第１の金属元素を含むペロブスカイト型金属酸化物膜と、前記導電膜と前記金属酸化物膜との間に設けられ、且つペロブスカイト型金属酸化物のＢサイト元素である第２の金属元素を含む金属膜と、を備え、
前記第２の金属元素が酸化物を生成するときのギブスの自由エネルギーの減少量の方が、前記第１の金属元素が酸化物を生成するときのギブスの自由エネルギーの減少量より大きく、
前記金属酸化物膜の厚さは５ｎｍ以下である
ことを特徴とする半導体装置。」
「【００２２】
本実施形態の比較例として、シリコン基板上に、ＳｉＯ２膜、チタン膜（厚さ１０ｎｍ）、プラチナ膜（厚さ１００ｎｍ）、ＳＲＯ膜（厚さ１０ｎｍ）及びＰＺＴ膜（厚さ１３０ｎｍ）を順次形成した試料を作製した。ＳＲＯ膜及びＰＺＴ膜に関しては、アモルファス膜をスパッタリングによって形成した後、酸素雰囲気中でのアニールにより結晶化を行った。また、本実施形態に対応する試料として、
シリコン基板上に、ＳｉＯ
２
膜、チタン膜（厚さ１０ｎｍ）、プラチナ膜（厚さ１００ｎｍ）、チタン膜（厚さ１．５ｎｍ）、ＳＲＯ膜（厚さ２．５ｎｍ）及びＰＺＴ膜（厚さ１３０ｎｍ）を順次形成した試料を作製した。ＳＲＯ膜に関しては、基板温度５５０℃で、Ｉｎ−ｓｉｔｕ結晶化プロセスのスパッタリングにより形成した。ＰＺＴ膜に関しては、アモルファス膜をスパッタリングによって形成した後、酸素雰囲気中でのアニールにより結晶化を行った。
（３）甲第３号証（特開平１１−１９５７６８号公報）には、以下の記載がある。
「【００１３】
Ｐｂ（Ｚｒ，Ｔｉ）Ｏ
3
膜の上に上部電極を形成すると、ＳｒＲｕＯ
3
／Ｐｂ（Ｚｒ，Ｔｉ）Ｏ
3
／上部電極が積層された強誘電体キャパシタが得られる。
【００１４】本発明の他の観点によると、ＳｉＯ2が表出した主表面を有する下地基板と、前記下地基板の主表面上に形成され、該主表面と上層との接着力を高めるための接着層と、前記接着層の上に形成されたＰｔ膜と、前記Ｐｔ膜の上に形成された下部ＳｒＲｕＯ3膜と、前記下部ＳｒＲｕＯ3の上に形成されたＰｂ（Ｚｒ，Ｔｉ）Ｏ3膜と、前記Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3の上に形成された上部ＳｒＲｕＯ3膜とを有する電子装置が提供される。」
「【００２０】たとえば、
シリコン基板１の表面を熱酸化し、ＳｉＯ
2
膜２を形成する。ＳｉＯ
2
膜２の上に、ＴｉターゲットをＡｒ雰囲気中でスパッタリングすることにより、厚さ約１０ｎｍ〜２０ｎｍのＴｉ膜３を形成する。Ｔｉ膜３の上に、ＰｔターゲットをＡｒ雰囲気中でスパッタリングすることにより、厚さ約８０ｎｍ〜９０ｎｍの下部Ｐｔ膜４を形成する。
【００２１】
下部Ｐｔ膜４の上に、ＲＦマグネトロンスパッタリングにより、厚さ５ｎｍ〜１００ｎｍ、好ましくは厚さ約８０ｎｍ〜９０ｎｍの下部ＳＲＯ膜５を形成する。
【００２２】ターゲットＳＲＯの組成Ｓｒ1.2ＲｕＯ3は、化学量論組成Ｓｒ1Ｒｕ1Ｏ3と較べ、Ｓｒリッチの（過剰なＳｒを含む）組成である。現在のスパッタリング技術では、正確に化学量論組成のＳＲＯ膜を作成することは容易ではない。ＳＲＯがＲｕリッチになると、Ｒｕの拡散が生じ易くなり、近傍の絶縁膜の絶縁性劣化し易い。Ｓｒリッチの組成にすることにより、Ｒｕの拡散を低減できる。但し、重要なことはＲｕリッチのＳＲＯ膜の形成を避けることであり、形成されるＳＲＯ膜は化学量論組成であってもよい。技術の進歩により、正確に化学量論組成のＳＲＯ膜を作成できるようになった場合は、意図的に化学量論組成のＳＲＯ膜を形成してもよい。
【００２３】スパッタリングにおいて、基板の積極的な加熱は行わない。しかし、成膜中の基板温度は、プラズマに晒されることにより、約１００℃程度になっているものと思われる。なお、基板ホルダに冷却水を流して積極的に冷却し、基板温度を室温程度に維持しておいてもよい。他の冷却手段を用いてもよい。
【００２４】積極的な基板加熱を行わないで成膜したＳＲＯ膜はアモルファス状態となる。アモルファスのＳＲＯ膜を、酸素を含む酸化性雰囲気中で、例えばランプアニール等により熱処理して結晶化させる。この熱処理は、例えば、容積２０リットル程度のアニール装置内に酸素を５リットル／分程度流し、昇温速度１℃／秒で６００℃まで昇温し、６００℃の温度を３０分間維持し、３０分かけて２００℃まで降温させ、その後自然冷却することにより行う。
【００２５】この熱処理により、アモルファスのＳＲＯ膜を多結晶化することができる。昇温温度、昇温状態の維持時間は、この例に限らない。たとえば１００℃／秒の昇温温度で６００℃まで昇温し、６００℃の温度を２分間維持してもよい。アニール温度も６００℃に限らない。
【００２６】
多結晶化したＳＲＯ膜５の上に、ゾル−ゲル法により、厚さ約３００ｎｍのＰＺＴ膜６を形成する。
テトラゴナル相のペロブスカイトを形成する
（４）甲第４号証（特開２０１４−５４７４５号公報）には、以下の記載がある。
「【００２４】
　ノズルプレート１００Ａは、アクチュエータ１０２Ａを駆動するための信号を伝送する個別電極１０３と共有電極１０７とを有する。さらに、個別電極１０３は、配線部１０３ａが個別電極端子部１０４に接続される。個別電極端子部１０４は、インクジェットヘッドの外部からインクジェットヘッドにおける個々のノズルを駆動する信号を受ける個別電極用の端子部である。共有電極端子部１０５は、共有電極の配線部に接続され、インクジェットヘッドを駆動する信号を受ける共有電極用の端子部である。
【００２５】
　アクチュエータ１０２Ａ、個別電極１０３、個別電極端子部１０４、共有電極１０７、共有電極端子部１０５、絶縁体１０９は、振動板１０６上に形成される
。図４に示すように、アクチュエータ１０２Ａ、個別電極１０３、共有電極１０７および絶縁体１０９は、少なくとも振動板１０６上のインク圧力室２０１に対応する領域ＥＡにおいて、ノズル穴１０１に対して軸対称となるように構成する。
【図４】
（５）甲第５号証（特開２００３−１７９２８２号公報）には、以下の記載がある。
「【００５７】薄膜圧電体素子８は、それぞれ第１電極膜１１と第２電極膜１３とで挟まれた圧電体薄膜１２からなる２個の積層体１０をそれらの第２電極膜１３同士を接着層１４で接着することによって積層一体化した二層積層体に、さらに
絶縁保護膜１５および接続電極膜１６を成膜し、所定のパターン形成を行うことで構成されている。
【図１】（Ｂ）
（６）甲第６号証（特開２０１０−２１９１５３号公報）には、以下の記載がある。
【図６】
４　判断
（１）取消理由通知に記載した取消理由について
ア　特許法第２９条の２について
（ア）　本件発明１について
　本件発明１と先願発明１とを対比する。
ａ　先願発明１の「ヘッドジンバルアセンブリ、ハードディスク装置、インクジェットヘッド、可変焦点レンズおよびセンサ」は，本件発明１の「電子機器」に相当する。
　そうすると，先願発明１の「薄膜圧電体素子を有するヘッドジンバルアセンブリ、ハードディスク装置、インクジェットヘッド、可変焦点レンズおよびセンサの薄膜圧電対素子１２ｂ」は，下記［相違点１］及び［相違点２］を除き，本件発明１の「電子機器に組み込まれる圧電素子」に相当する。
ｂ　先願発明１の「下地膜１５」及び「圧電対膜１３」，それぞれ本件発明の「下地膜」及び「圧電層」に相当する。
ｃ　先願発明１の「上部密着膜１６ｂ」は，「圧電対膜１３」上に積層されており，ＳｒＲｕＯ３等のアモルファス導電性材料からなる薄膜であるから，本件発明１の「上部電極」のうち，以下の［相違点１］を除き，「少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層」に相当する。
　また，先願発明１の「上部電極膜２７」は，「上部密着膜１６ｂ」上に積層されていることから，本件発明１の「前記第１電極層上に形成された第２電極層」に相当する。
　そうすると，先願発明１の「上部密着膜１６ｂ」及び「上部電極膜２７」は，本件発明１の「少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層と、前記第１電極層上に形成された第２電極層とを含」む「上部電極」に相当する。
ｄ　先願発明１の「下部密着膜１６ａ」は，面心立方構造を有す金属材料からなる下部電極膜１７上にエピタキシャル成長した，ＳｒＲｕＯ３等の導電性材料からなる薄膜であるから，結晶構造を有していると認められる。加えて，「下部密着膜１６ａ」上には「圧電体膜１３」が積層されていることから，先願発明１の「下部密着膜１６ａ」は，本件発明１の「下部電極」のうち「前記圧電層との境界部が結晶化された金属酸化物により形成され」た層に相当する。
　そして，先願発明１の「下部電極膜１７」は，「下地膜１５」上に積層されていることから，先願発明１の「下部電極膜１７」及び「下部密着膜１６ａ」は，本件発明１の「基板上または下地膜上に形成された下部電極」に相当する。
ｅ　本件特許明細書段落【００２７】の「なお、保護層は、第１上部電極層４１よりも上層の層である。つまり、保護層は、第２上部電極層４２、第３上部電極層４３、絶縁層５および引出配線６を含む。」の記載から，先願発明１の「上部密着膜１６ｂ」上に積層された，「上部電極膜２７」，「応力均衡化膜１４」及び「保護絶縁膜２」は，以下の［相違点２］を除き，本件発明１の「保護層」に相当する。
ｆ　上記ａ〜ｅより，本件発明１と先願発明１とは以下の点で相違する。
［相違点１］
　本件発明１の「第１の電極層」の厚さは、２ｎｍ以上２０ｎｍ以下であるのに対して，先願発明１の「上部密着膜１６ｂ」の厚さは３５ｎｍ程度である点。
［相違点２］
　本件発明１の「保護層」の厚さは，２０ｎｍより大きく１０００ｎｍ以下であるのに対して，先願発明１の「上部電極膜２７」，「応力均衡化膜１４」及び「保護絶縁膜２」の厚さはそれぞれ，５０ｎｍ程度，４００ｎｍ程度及び５μｍ〜１０μｍ程度である点。
ｇ　相違点の判断
　本件明細書の段落【００２８】に「また、第１上部電極層４１は、保護層の厚さが厚い場合（たとえば、保護層の厚さが約２０ｎｍより大きく約１０００ｎｍ以下の場合）には、たとえば、約２ｎｍ以上約４０ｎｍ以下の厚さに形成することが好ましい。つまり、第１上部電極層４１の厚さが約４０ｎｍより大きいと、保護層を厚くした場合でも割れる可能性が高くなる。さらに、第１上部電極層４１は、約２ｎｍ以上約２０ｎｍ以下の厚さに形成することがより好ましく、約２０ｎｍ以下にすることで割れの発生がより低減される。」と記載されていることから，本件発明１では「第１電極層」の厚さを［相違点１］の数値範囲に限定することで，電極層の「割れの発生がより低減される」ものであり，［相違点１］は，課題解決のための具体化手段における微差であるということはできない。
ｈ　小括
　したがって，本件発明１は，先願発明１と同一ではなく，特許法第２９条の２の規定に違反してされたものではない。
（イ）　本件発明２ないし４，６，７について
　本件発明２ないし４，６，７は，請求項１を直接的に又は間接的に引用する発明であるから，上記「（ア）」と同様の理由により，本件発明２ないし４，６，７は，先願発明１と同一ではなく，特許法第２９条の２の規定に違反してされたものではない。
（ウ）　本件発明８について
　本件発明８と先願発明２とを対比する。
ａ　先願発明２の「下部密着膜形成工程」は，面心立方構造を有す金属材料からなる下部電極膜１７上にＳｒＲｕＯ３等の導電性材料からなる薄膜をエピタキシャル成長させる工程であるから，エピタキシャル成長させた薄膜は結晶構造を有していると認められる。
　そして，「圧電体膜形成工程」によって，下部密着膜１６ａ上に圧電材料をエピタキシャル成長させているから，「下部密着膜形成工程」によってエピタキシャル成長させた薄膜は，本件発明８の「前記圧電層との境界部」に形成されたものに相当する。
　そうすると，先願発明２の「下部密着膜形成工程」は，本件発明８の「前記圧電層との境界部を金属酸化物を結晶化して形成する工程」に相当する。
　してみれば，先願発明２の「下部電極膜形成工程」及び「下部密着膜形成工程」は，本件発明８の「基板上または下地膜上に下部電極を形成する工程」に相当する。
ｂ　先願発明２の「圧電体膜形成工程」は，本件発明８の「前記下部電極上に圧電層を形成する工程」に相当する。
ｃ　先願発明２の「圧電体膜１３上にＳｒＲｕＯ３等のアモルファス導電性材料からなる上部密着膜１６ｂを形成する上部密着膜形成工程」は，以下の［相違点３］を除き，本件発明８の「前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層を形成する工程」に相当する。
ｄ　先願発明２の「上部密着膜形成工程」により形成された「アモルファス導電性材料からなる上部密着膜１６ｂ」は、後の工程により結晶化することを避けなければいけないことは明らかである。
　そうすると、「上部密着膜形成工程」の後の工程である，先願発明２の「上部電極膜形成工程」は，「アモルファス導電性材料からなる上部密着膜１６ｂ」が結晶化しないように，「アモルファス導電性材料からなる上部密着膜１６ｂ」が結晶化する温度未満の温度条件により，上部電極膜を形成しなければならないことは，当業者にとって自明である。
　してみれば，先願発明２の「上部電極膜形成工程」は，本件発明８の「前記第１電極層の前記金属酸化物が結晶化する温度未満の温度条件下により、前記第１電極層上に第２電極層を形成する工程」に相当する。
ｅ　本件特許明細書段落【００２７】の「なお、保護層は、第１上部電極層４１よりも上層の層である。つまり、保護層は、第２上部電極層４２、第３上部電極層４３、絶縁層５および引出配線６を含む。」の記載から，先願発明２の，「上部電極膜形成工程」により形成された「上部電極膜２７」，「応力均衡化膜形成工程」により形成された「応力均衡化膜１４」及び「ポリイミド等の保護絶縁膜２５を形成工程」により形成された「保護絶縁膜２５」は，以下の［相違点４］を除き，本件発明８の「保護層」に相当する。
　そうすると，先願発明２の「上部電極膜形成工程」，「応力均衡化膜形成工程」及び「ポリイミド等の保護絶縁膜２５を形成工程」と，本件発明８の「前記第１電極層上に、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層を形成する工程」は，「前記第１電極層上に、保護層を形成する工程」である点で共通する。
ｆ　上記ａ〜ｅより，本件発明８と先願発明２とは以下の点で相違する。
［相違点３］
　本件発明８の「第１電極層を形成する工程」は，厚さが２ｎｍ以上２０ｎｍ以下になるように前記第１電極層を形成する工程であるのに対して，先願発明２の「上部密着膜形成工程」により形成された「上部密着膜」の厚さは３５ｎｍ程度である点。
［相違点４］
　本件発明８の「保護層を形成する工程」で形成された保護増は、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層であるのに対して，先願発明２の「上部電極膜形成工程」，「応力均衡化膜形成工程」及び「ポリイミド等の保護絶縁膜２５を形成工程」で形成された「上部電極膜２７」，「圧力均衡化膜１４」及び「保護絶縁膜２５」の厚さはそれぞれ，５０ｎｍ程度，４００ｎｍ程度及び５μｍ〜１０μｍ程度である点。
ｇ　相違点の判断
　本件明細書の段落【００２８】に「また、第１上部電極層４１は、保護層の厚さが厚い場合（たとえば、保護層の厚さが約２０ｎｍより大きく約１０００ｎｍ以下の場合）には、たとえば、約２ｎｍ以上約４０ｎｍ以下の厚さに形成することが好ましい。つまり、第１上部電極層４１の厚さが約４０ｎｍより大きいと、保護層を厚くした場合でも割れる可能性が高くなる。さらに、第１上部電極層４１は、約２ｎｍ以上約２０ｎｍ以下の厚さに形成することがより好ましく、約２０ｎｍ以下にすることで割れの発生がより低減される。」と記載されていることから，本件発明８では「第１電極層」の厚さを［相違点３］の数値範囲に限定することで，電極層の「割れの発生がより低減される」ものであり，［相違点３］は，課題解決のための具体化手段における微差であるということはできない。
ｈ　小括
　したがって，本件発明８は，先願発明２と同一ではなく，特許法第２９条の２の規定に違反してされたものではない。
（エ）　本件発明９ないし１２について
　本件発明９ないし１２は，請求項８を直接的に又は間接的に引用する発明であるから，上記「（ウ）」と同様の理由により，本件発明９ないし１２は，先願発明２と同一ではなく，特許法第２９条の２の規定に違反してされたものではない。
（オ）　本件発明１３
　本件発明１３は，本件発明１に「前記上部電極上に形成され、前記上部電極を覆う絶縁層」を備えるとの限定を加えたものである。
　先願発明１の「保護絶縁膜２５」は，本件発明１３の「前記上部電極上に形成され、前記上部電極を覆う絶縁層」に相当するから，本件発明１３と先願発明１とは以下の点で相違する。
［相違点５］
　本件発明１３の「第１の電極層」の厚さは、２ｎｍ以上２０ｎｍ以下であるのに対して，先願発明１の「上部密着膜１６ｂ」の厚さは３５ｎｍ程度である点。
［相違点６］
　本件発明１３の「保護層」の厚さは，２０ｎｍより大きく１０００ｎｍ以下であるのに対して，先願発明１の「上部電極膜２７」，「応力均衡化膜１４」及び「保護絶縁膜２」の厚さはそれぞれ，５０ｎｍ程度，４００ｎｍ程度及び５μｍ〜１０μｍ程度である点。
　そして，上記「（ア）ｇ」と同じ理由により，［相違点５］は，課題解決のための具体化手段における微差であるということはできない。
　したがって，本件発明１３は，先願発明１と同一ではなく，特許法第２９条の２の規定に違反してされたものではない。
（カ）　本件発明１４ないし１９について
　本件発明１４ないし１９は，請求項１３を直接的に又は間接的に引用する発明であるから，上記「（オ）」と同様の理由により，本件発明１４ないし１９は，先願発明１と同一ではなく，特許法第２９条の２の規定に違反してされたものではない。
第４　むすび
　以上のとおりであるから、取消理由通知に記載した取消理由及び特許異議申立書に記載した特許異議申立理由によっては、本件請求項１ないし４，６ないし１９に係る特許を取り消すことはできない。
　また、他に本件請求項１ないし４，６ないし１９に係る特許を取り消すべき理由を発見しない。
　請求項５に係る発明は，訂正により，削除されたため，本件特許の請求項５に対して，特許異議申立人　浜俊彦　がした特許異議の申立てについては，対象となる請求項が存在しない。
　よって、結論のとおり決定する。
【異議決定日】
平成３０年７月３１日（２０１８．７．３１）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
圧電素子および圧電素子の製造方法
　【技術分野】
　【０００１】
　この発明は、圧電素子および圧電素子の製造方法に関する。
　【背景技術】
　【０００２】
　従来、圧電素子が知られている。圧電素子は、たとえば、特開２０１５−０２６６７６号公報に開示されている。
　【０００３】
　上記特開２０１５−０２６６７６号公報には、基板上に形成された下部電極と、下部電極上に形成された圧電層と、圧電層上に形成された上部電極とを備える圧電素子が開示されている。上記特開２０１５−０２６６７６号公報の圧電素子では、下部電極は、白金により形成された第１の電極と、ＳＲＯ（ルテニウム酸ストロンチウム）により形成された第２の電極とを含んでいる。また、上部電極は、ＳＲＯにより形成された第３の電極と、白金により形成された第４の電極とを含んでいる。また、第２の電極および第３の電極を成膜する際に、ＳＲＯの結晶の配向を所望の配向にするために、３００℃以上に基板を加熱した状態で成膜を行っている。
　【先行技術文献】
　【特許文献】
　【０００４】
　【特許文献１】特開２０１５−０２６６７６号公報
　【発明の概要】
　【発明が解決しようとする課題】
　【０００５】
　しかしながら、上記特開２０１５−０２６６７６号公報のような従来の圧電素子では、交流電圧を所定時間印加すると圧電素子の圧電定数ｄ３１（電極面に沿った方向に関する圧電定数）が低下するという不都合がある。このため、使用により圧電素子の性能が低下するという問題点がある。
　【０００６】
　この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、使用により性能が低下するのを抑制することが可能な圧電素子およびそのような圧電素子の製造方法を提供することである。
　【課題を解決するための手段】
　【０００７】
　上記課題を解決するために本願発明者が鋭意検討した結果、上部電極を、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層を含むように形成することによって、交流電圧を所定時間印加後も圧電素子の圧電定数ｄ３１が低下するのを抑制することが可能であり、その結果、使用により圧電素子の性能が低下するのを抑制することが可能であることを見い出した。すなわち、この発明の第１の局面による圧電素子は、電子機器に組み込まれる圧電素子であって、基板上または下地膜上に形成された下部電極と、下部電極上に形成された圧電層と、圧電層上に形成された上部電極とを備え、上部電極は、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層と、第１電極層上に形成された第２電極層とを含み、下部電極は、圧電層との境界部が結晶化された金属酸化物により形成されて
おり、第１電極層上には、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層が設けられており、第１電極層の厚さは、２ｎｍ以上２０ｎｍ以下である
　【０００８】
　この発明の第１の局面による圧電素子では、上記のように、上部電極が、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層を含むことによって、交流電圧を所定時間印加後も圧電素子の圧電定数ｄ３１が低下するのを抑制することができる。これにより、使用により圧電素子の性能が低下するのを抑制することができる。
　また、上記第１の局面による圧電素子において、好ましくは、下部電極は、基板上または下地膜上に形成された第１下部電極層と、第１下部電極層上に形成され、第１下部電極層とは異なる材料により形成された第２下部電極層と、第２下部電極層上に形成され、結晶化された金属酸化物により形成され、圧電層に接する第３下部電極層とを含み、第２下部電極層の厚さは、第１下部電極層の厚さよりも大きい。
　また、この場合、好ましくは、第１下部電極層は、チタンにより形成されており、第２下部電極層は、白金により形成されている。
　【０００９】
　上記第１の局面による圧電素子において、好ましくは、第１電極層の金属酸化物は、ルテニウム酸ストロンチウムを含む。このように構成すれば、ルテニウム酸ストロンチウム（ＳＲＯ）を含む第１電極層の圧電層との境界部をアモルファス状の部分を含むように形成することにより、金属酸化物により形成された圧電層から第２電極層に酸素が移動するのを効果的に抑制することができるので、交流電圧を所定時間印加後も圧電素子の圧電定数ｄ３１が低下するのを効果的に抑制することができると考えられる。
　【００１０】
（削除）
　【００１１】
　
上記第１の局面による圧電素子において、
　【００１２】
　上記第１の局面による圧電素子において、好ましくは、第１電極層上には、１００ｎｍ以上の保護層が設けられている。このように構成すれば、アモルファス状の金属酸化物を含む第１電極層の割れを効果的に抑制することができる。
　【００１３】
　この発明の第２の局面による圧電素子の製造方法は、基板上または下地膜上に下部電極を形成する工程と、下部電極上に圧電層を形成する工程と、圧電層上に上部電極を形成する工程とを備え、上部電極を形成する工程は、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層を形成する工程と、第１電極層の金属酸化物が結晶化する温度未満の温度条件下により、第１電極層上に第２電極層を形成する工程とを含み、下部電極を形成する工程は、圧電層との境界部を金属酸化物を結晶化して形成する工程を含
み、第１電極層上に、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層を形成する工程をさらに備え、第１電極層を形成する工程は、厚さが２ｎｍ以上２０ｎｍ以下になるように前記第１電極層を形成する工程を含
　【００１４】
　この発明の第２の局面による圧電素子の製造方法では、上記のように構成することによって、交流電圧を所定時間印加後も圧電素子の圧電定数ｄ３１が低下するのを抑制することができる。これにより、使用により性能が低下するのを抑制することが可能な圧電素子を製造することができる。また、第１電極層の金属酸化物が結晶化する温度未満の温度条件下により上部電極を形成することにより、圧電素子の比誘電率が大きくなるのを抑制することができる。これにより、圧電素子の電気容量が大きくなるのに起因してノイズが発生するのを抑制することができるので、フィードバック制御により圧電素子を駆動させる場合でも精度よく制御することができる。
　また、上記第２の局面による圧電素子の製造方法において、好ましくは、下部電極を形成する工程は、基板上または下地膜上に第１下部電極層を形成する工程と、第１下部電極層上に第１下部電極層とは異なる材料により第２下部電極層を形成する工程と、第２下部電極層上に金属酸化物を結晶化して圧電層に接する第３下部電極層を形成する工程とを含み、第２下部電極層を形成する工程では、第２下部電極層の厚さが第１下部電極層の厚さよりも大きくなるように第２下部電極層を形成する。
　また、この場合、好ましくは、第１下部電極層は、チタンにより形成し、第２下部電極層は、白金により形成する。
　【００１５】
　上記第２の局面による圧電素子の製造方法において、好ましくは、上部電極を形成する工程の後の全ての工程は、第１電極層の金属酸化物が結晶化する温度未満の温度条件下で行われるように構成されている。このように構成すれば、第１電極層の金属酸化物が後の工程において結晶化するのを防止することができる。
　また、上記第２の局面による圧電素子の製造方法において、好ましくは、上部電極上に上部電極を覆うように絶縁層を形成する工程をさらに備える。
　この発明の第３の局面による圧電素子は、電子機器に組み込まれる圧電素子であって、基板上または下地膜上に形成された下部電極と、下部電極上に形成された圧電層と、圧電層上に形成された上部電極と、上部電極上に形成され、上部電極を覆う絶縁層とを備え、上部電極は、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層と、第１電極層上に形成された第２電極層とを含み、下部電極は、圧電層との境界部が結晶化された金属酸化物により形成されて
おり、第１電極層上には、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層が設けられており、第１電極層の厚さは、２ｎｍ以上２０ｎｍ以下である
　また、上記第３の局面による圧電素子において、好ましくは、下部電極は、基板上または下地膜上に形成された第１下部電極層と、第１下部電極層上に形成され、第１下部電極層とは異なる材料により形成された第２下部電極層と、第２下部電極層上に形成され、結晶化された金属酸化物により形成され、圧電層に接する第３下部電極層とを含み、第２下部電極層の厚さは、第１下部電極層の厚さよりも大きい。
　また、この場合、好ましくは、第１下部電極層は、チタンにより形成されており、第２下部電極層は、白金により形成されている。
　また、上記第３の局面による圧電素子において、好ましくは、上部電極上に沿って形成され、絶縁層とともに上部電極を覆う引出配線をさらに備える。
　また、上記第３の局面による圧電素子において、好ましくは、絶縁層は、下部電極の上面と、圧電層の側面と、上部電極の上面とに沿って覆うように配置されている。
　また、上記第３の局面による圧電素子において、好ましくは、絶縁層は、下部電極の上面と、圧電層の側面と、圧電層の縁部上面と、上部電極の上面とに沿って覆うように配置されている。
　また、上記第３の局面による圧電素子において、好ましくは、絶縁層は、下部電極の上面と、圧電層の側面と、圧電層の縁部上面と、上部電極の上面とに沿って覆うように配置され、上部電極上に沿って形成され、絶縁層とともに上部電極を覆う引出配線をさらに備える。
　【発明の効果】
　【００１６】
　本発明によれば、上記のように、使用により性能が低下するのを抑制することが可能な圧電素子およびそのような圧電素子の製造方法を提供することができる。
　【図面の簡単な説明】
　【００１７】
　【図１】
　本発明の一実施形態による圧電素子の全体を示した概略図である。
　【図２】
　本発明の一実施形態による圧電素子の要部を示した概略図である。
　【図３】
　実施例および比較例による圧電定数ｄ３１の変化率を説明するための図である。
　【図４】
　実施例および比較例による成膜温度と比誘電率との関係を説明するための図である。
　【発明を実施するための形態】
　【００１８】
　以下、本発明の実施形態を図面に基づいて説明する。
　【００１９】
（圧電素子の構成）
　図１および図２を参照して、本発明の一実施形態による圧電素子１００の構成について説明する。
　【００２０】
　本発明の一実施形態による圧電素子１００は、アクチュエータとして用いられるように構成されている。たとえば、圧電素子１００は、フィードバック制御を行って駆動するアクチュエータとして用いられる。図１に示すように、圧電素子１００は、基板１と、下部電極２と、圧電層３と、上部電極４と、絶縁層５と、引出配線６とを備えている。なお、絶縁層５および引出配線６は、特許請求の範囲の「保護層」の一例である。
　【００２１】
　図２に示すように、基板１は、シリコン基板１１と、シリコン基板１１上に形成されたＳｉＯ２からなるシリコン酸化層１２とを含んでいる。シリコン酸化層１２は、シリコン基板１１を熱酸化することによりシリコン基板１１の表面に形成される。基板１は、たとえば、約３００μｍ以上約７２５μｍ以下の厚みを有する。シリコン酸化層１２は、たとえば、約１００ｎｍ以上約５００ｎｍ以下の厚みを有する。
　【００２２】
　下部電極２は、基板１上に形成されている。また、下部電極２は、第１下部電極層２１と、第２下部電極層２２と、第３下部電極層２３とを含んでいる。具体的には、下部電極２は、基板１側から順に、第１下部電極層２１、第２下部電極層２２、第３下部電極層２３が積層されて形成されている。第１下部電極層２１は、チタン（Ｔｉ）により形成されている。また、第１下部電極層２１は、たとえば、約１ｎｍ以上約２０ｎｍ以下の厚みを有する。第２下部電極層２２は、白金（Ｐｔ）により形成されている。また、第２下部電極層２２は、たとえば、約５０ｎｍ以上約２００ｎｍ以下の厚みを有する。
　【００２３】
　第３下部電極層２３は、金属酸化物により形成されている。たとえば、第３下部電極層２３は、ルテニウム酸ストロンチウム（ＳＲＯ）、ニッケル酸リチウム（ＬＮＯ）、酸化ルテニウム（ＲｕＯｘ）、酸化イリジウム（ＩｒＯｘ）、ＬａＳｒＣｏＯ３などにより形成されている。また、第３下部電極層２３の金属酸化物は、結晶化されている。つまり、第３下部電極層２３は、圧電層３の結晶配向を所望の配向にするためのシードレイヤー（種結晶層）としての機能を有する。また、第３下部電極層２３は、たとえば、約２ｎｍ以上約４０ｎｍ以下の厚みを有する。
　【００２４】
　圧電層３は、下部電極２上に形成されている。圧電層３は、電圧が印加されることにより、変形するように構成されている。圧電層３は、強誘電体により形成されている。たとえば、圧電層３は、チタン酸ジルコン酸鉛（ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３））、チタン酸ビスマス（ＢＴＯ（Ｂｉ４Ｔｉ３Ｏ１２））、チタン酸ビスマスランタン（ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２））、タンタル酸ストロンチウムビスマス（ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９））、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ（（ＰｂＬａ）（ＺｒＴｉ）Ｏ３））などにより形成されている。また、圧電層３は、たとえば、約０．７５μｍ以上約５μｍ以下の厚みを有する。
　【００２５】
　上部電極４は、圧電層３上に形成されている。また、上部電極４は、第１上部電極層４１と、第２上部電極層４２と、第３上部電極層４３とを含んでいる。具体的には、上部電極４は、圧電層３側から順に、第１上部電極層４１、第２上部電極層４２、第３上部電極層４３が積層されて形成されている。なお、第１上部電極層４１、第２上部電極層４２および第３上部電極層４３は、それぞれ、特許請求の範囲の「第１電極層」、「第２電極層」および「第３電極層」の一例である。また、第２上部電極層４２および第３上部電極層４３は、それぞれ、特許請求の範囲の「保護層」の一例である。
　【００２６】
　ここで、本実施形態では、第１上部電極層４１は、金属酸化物により形成されている。たとえば、第１上部電極層４１は、ルテニウム酸ストロンチウム（ＳＲＯ）、ニッケル酸リチウム（ＬＮＯ）、酸化ルテニウム（ＲｕＯｘ）、酸化イリジウム（ＩｒＯｘ）、ＬａＳｒＣｏＯ３などにより形成されている。また、第１上部電極層４１の金属酸化物は、アモルファス状（非結晶状態）である。つまり、第１上部電極層４１は、少なくとも圧電層３との境界部がアモルファス状の部分を含む金属酸化物により形成されている。また、第１上部電極層４１は、第２上部電極層４２と圧電層３との反応を抑制するために設けられている。具体的には、第１上部電極層４１は、圧電層３の酸素が第２上部電極層４２に移動するのを抑制するバリア層としての機能を有する。
　【００２７】
　また、第１上部電極層４１は、保護層の厚さが薄い場合（たとえば、保護層の厚さが約２０ｎｍ以上約１００ｎｍ以下の場合）には、たとえば、約２ｎｍ以上約１０ｎｍ以下の厚さに形成することが好ましい。つまり、第２上部電極層４２としてＴｉを設ける場合、第１上部電極層４１の厚さが約２ｎｍより小さいと、Ｔｉによる圧電層３（たとえば、ＰＺＴ）からの脱酸素を防止することができない。また、第１上部電極層４１の厚さが約１０ｎｍより大きいと、第１上部電極層４１が割れる可能性が高くなる。さらに、第１上部電極層４１は、約２ｎｍ以上約５ｎｍ以下の厚さに形成することがより好ましく、約５ｎｍ以下にすることで割れの発生がより低減される。なお、保護層は、第１上部電極層４１よりも上層の層である。つまり、保護層は、第２上部電極層４２、第３上部電極層４３、絶縁層５および引出配線６を含む。
　【００２８】
　また、第１上部電極層４１は、保護層の厚さが厚い場合（たとえば、保護層の厚さが約２０ｎｍより大きく約１０００ｎｍ以下の場合）には、たとえば、約２ｎｍ以上約４０ｎｍ以下の厚さに形成することが好ましい。つまり、第１上部電極層４１の厚さが約４０ｎｍより大きいと、保護層を厚くした場合でも割れる可能性が高くなる。さらに、第１上部電極層４１は、約２ｎｍ以上約２０ｎｍ以下の厚さに形成することがより好ましく、約２０ｎｍ以下にすることで割れの発生がより低減される。また、第１上部電極層４１は、第２上部電極層４２としてＴｉを設ける場合、厚さが第２上部電極層４２の厚さよりも大きくなるように形成されている。
　【００２９】
　第２上部電極層４２は、チタン（Ｔｉ）により形成されてる。また、Ｔｉにより形成された第２上部電極層４２は、密着層としての役割を有している。特に、第３上部電極層４３に金（Ａｕ）を用いる場合には密着層として効果的に機能する。また、第２上部電極層４２は、たとえば、約１ｎｍ以上約２０ｎｍ以下の厚みを有する。第３上部電極層４３は、金（Ａｕ）により形成されている。また、第３上部電極層４３は、たとえば、約５０ｎｍ以上約５００ｎｍ以下の厚みを有する。
　【００３０】
　絶縁層５は、図１に示すように、下部電極２と引出配線６とを電気的に絶縁するために設けられている。また、絶縁層５は、下部電極２、圧電層３および上部電極４を覆うように配置されている。絶縁層５は、たとえば、シリコン酸化物（ＳｉＯ２）により形成されている。
　【００３１】
　引出配線６は、上部電極４に電力を供給可能なように接続されている。具体的には、引出配線６は、絶縁層５の空いた部分において、上部電極４を覆うように接続されている。つまり、上部電極４は、絶縁層５および引出配線６により、覆われている。言い換えると、絶縁層５および引出配線６は、圧電素子１００に電圧を印加した際に、上部電極４にクラックが発生するのを抑制する保護膜としての機能を有する。
　【００３２】
（圧電素子の製造方法）
　【００３３】
　次に、圧電素子１００の製造方法について説明する。
　【００３４】
　圧電素子１００の製造方法は、基板１の表面を熱酸化する工程と、基板１上に下部電極２を形成する工程と、下部電極２上に圧電層３を形成する工程と、圧電層３上に上部電極４を形成する工程と、上部電極４上に絶縁層５および引出配線６を形成する工程とを備えている。
　【００３５】
　基板１の表面を熱酸化する工程は、基板１を構成するシリコン（Ｓｉ）基板１１が約７００℃の温度で熱酸化されて、シリコン基板１１の表面にＳｉＯ２からなるシリコン酸化層１２が形成される。基板１上に下部電極２を形成する工程では、スパッタリングにより、下部電極２の第１下部電極層２１、第２下部電極層２２および第３下部電極層２３が順次積層される。この際、基板１は、約５００℃に加熱される。これにより、第３下部電極層２３の金属酸化物が結晶化される。
　【００３６】
　下部電極２上に圧電層３を形成する工程では、スパッタリングにより、下部電極２の第３下部電極層２３上に、強誘電体材料が積層される。この際、基板１は、約５００℃に加熱される。これにより、圧電層３として、ペロブスカイト構造を有する結晶が積層される。
　【００３７】
　圧電層３上に上部電極４を形成する工程は、少なくとも圧電層３との境界部がアモルファス状の部分を含む金属酸化物により形成された第１上部電極層４１を形成する工程と、第１上部電極層４１の金属酸化物が結晶化する温度未満の温度条件下により、第１上部電極層４１上に第２上部電極層４２を形成する工程と、第１上部電極層４１の金属酸化物が結晶化する温度未満の温度条件下により、第２上部電極層４２上に第３上部電極層４３を形成する工程とを含んでいる。
　【００３８】
　圧電層３上に上部電極４を形成する工程では、スパッタリングにより、上部電極４の第１上部電極層４１、第２上部電極層４２および第３上部電極層４３が順次積層される。この際、基板１は、加熱されない。つまり、圧電層３上に上部電極４を形成する工程は、約８０℃以下で行われる。これにより、第１上部電極層４１の金属酸化物は、結晶化せずにアモルファス状となる。なお、以降の工程においても、第１上部電極層４１の金属酸化物が結晶化するような熱（たとえば、３００℃以上の熱）は加えられないように構成されている。つまり、上部電極４を形成する工程の後の全ての工程は、第１上部電極層４１の金属酸化物が結晶化する温度未満の温度条件下で行われるように構成されている。
　【００３９】
　上部電極４上に絶縁層５および引出配線６を形成する工程では、上部電極４上に、絶縁層５が形成される。そして、絶縁層５上に、引出配線６が形成される。これらにより、圧電素子１００が製造される。なお、圧電素子１００が電子機器に組み込まれて電子機器が製造される際、および、電気機器に組み込まれた圧電素子１００が駆動される際も、第１上部電極層４１の金属酸化物が結晶化する温度以上にならないように製造または駆動される。
　【００４０】
（実施形態の効果）
　本実施形態では、以下のような効果を得ることができる。
　【００４１】
　本実施形態では、上記のように、上部電極４が、少なくとも圧電層３との境界部がアモルファス状の部分を含む金属酸化物により形成された第１上部電極層４１を含むことによって、交流電圧を所定時間印加後も圧電素子１００の圧電定数ｄ３１が低下するのを抑制することができる。これにより、使用により圧電素子１００の性能が低下するのを抑制することができる。
　【００４２】
　また、本実施形態では、上記のように、第１上部電極層４１の金属酸化物は、ルテニウム酸ストロンチウムを含む。これにより、ルテニウム酸ストロンチウム（ＳＲＯ）を含む第１上部電極層４１の圧電層３との境界部をアモルファス状の部分を含むように形成することにより、圧電素子１００に電圧を印加して駆動する際、第１上部電極層４１と圧電層３とが反応して圧電素子１００の圧電定数ｄ３１が低下するのを抑制することができると考えられる。また、圧電素子１００の誘電率の上昇も抑制することができる。さらに、金属酸化物により形成された圧電層３から第２上部電極層４２に酸素が移動するのを効果的に抑制することができるので、交流電圧を所定時間印加後も圧電素子１００の圧電定数ｄ３１が低下するのを効果的に抑制することができると考えられる。
　【００４３】
　また、本実施形態では、上記のように、第１上部電極層４１の厚さを、第２上部電極層４２の厚さよりも大きくなるように形成する。これにより、圧電層３と第２上部電極層４２との間に形成された第１上部電極層４１の厚みを大きくすることができるので、金属酸化物により形成された圧電層３から第２上部電極層４２に酸素が移動するのを効果的に抑制することができる。
　【００４４】
　また、本実施形態では、上記のように、第１上部電極層４１の厚さを、２ｎｍ以上４０ｎｍ以下に形成する。これにより、第１上部電極層４１の厚さを２ｎｍ以上にすることにより、金属酸化物により形成された圧電層３から第２上部電極層４２に酸素が移動するのを効果的に抑制することができる。また、第１上部電極層４１の厚さを４０ｎｍ以下にすることにより、アモルファス状の金属酸化物を含む第１上部電極層４１の割れの発生を抑制することができる。
　【００４５】
　また、本実施形態では、上記のように、上部電極４の第２上部電極層４２を、たとえば、還元性のあるチタンにより形成する。これにより、上部電極４に還元性のあるチタンを用いた場合でも、金属酸化物により形成された圧電層３から第２上部電極層４２に酸素が移動するのを第１上部電極層４１により効果的に抑制することができる。また、還元性のある元素を含む第２上部電極層４２としては、上述のチタン以外にクロムやタングステンやこれらの化合物などを用いることができる。
　【００４６】
　また、本実施形態では、上記のように、第１上部電極層４１上に、１００ｎｍ以上の保護層を設ける。これにより、アモルファス状の金属酸化物を含む第１上部電極層４１の割れを効果的に抑制することができる。
　【００４７】
（実施例の説明）
　次に、図３および図４を参照して、本実施形態による圧電素子１００の評価を行った実験結果（実施例）について説明する。なお、図３および図４に示す実施例では、上部電極４の第１上部電極層４１は、ＳＲＯにより形成されている。
　【００４８】
　まず、図３に示すＡＣ電圧印加時の圧電定数ｄ３１の変化率について説明する。実施例の圧電素子は、上部電極がアモルファス状の金属酸化物電極（第１上部電極層４１）と、金属電極（第２上部電極層４２および第３上部電極層４３）とを含んでいる。比較例１の圧電素子は、上部電極が結晶化した金属酸化物電極と、金属電極とを含んでいる。比較例２の圧電素子は、上部電極として金属電極のみを用いている。その他の構成は、実施例、比較例１および比較例２とも同じ条件である。
　【００４９】
　また、実施例、比較例１および比較例２では、圧電素子に０−４５Ｖの５００Ｈｚの正弦波のＡＣ電圧（交流電圧）を印加した。ＡＣ電圧印加後の各時間毎に圧電定数ｄ３１（電極面に沿った方向に関する圧電定数）を測定し、ＡＣ電圧印加前の値を基準（１００％）として、それぞれ変化率を算出した。
　【００５０】
　図３に示すように、実施例では、ＡＣ電圧印加直後から、５時間経過後までの間、圧電定数ｄ３１は、略変化していない。比較例１では、ＡＣ電圧印加後３時間経過後から圧電定数ｄ３１が低下している。比較例２では、ＡＣ電圧印加直後から、圧電定数ｄ３１が低下し、１時間経過後測定不能となった。上記のように、上部電極の金属酸化物電極をアモルファス状にすることにより、ＡＣ電圧を所定時間印加後も圧電素子の圧電定数ｄ３１が低下するのを抑制することが可能であることが分かった。これにより、使用により圧電素子の性能が低下するのを抑制することが可能であることが分かった。
　【００５１】
　次に、図４に示す酸化物電極成膜温度と比誘電率との関係について説明する。実施例の圧電素子は、上部電極の金属酸化物電極（第１上部電極層４１）を約２５℃の温度で成膜した。比較例３の圧電素子は、上部電極の金属酸化物電極を約４５０℃で成膜した。比較例４の圧電素子は、上部電極の金属酸化物電極を約５００℃で成膜した。
　【００５２】
　図４に示すように、実施例では、比誘電率が約８８０であった。比較例３では、比誘電率が約１０５０であった。比較例４では、比誘電率が約１６５０であった。つまり、金属酸化物電極が結晶化している比較例３および４では、比誘電率が大きくなっていることが分かる。また、上部電極の金属酸化物電極をアモルファス状にすることにより、比誘電率が大きくなるのを抑制することが可能であることが分かった。
　【００５３】
（変形例）
　なお、今回開示された実施形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態および実施例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。
　【００５４】
　たとえば、上記実施形態では、本発明の圧電素子をアクチュエータとして用いる構成の例を示したが、本発明はこれに限られない。本発明では、圧電素子をアクチュエータ以外の電圧を力に変換する装置として用いてもよい。また、圧電素子を、力を電圧に変換する装置として用いてもよい。たとえば、圧電素子をセンサとして用いてもよい。
　【００５５】
　また、上記実施形態では、基板上に下部電極を形成する構成の例を示したが、本発明はこれに限られない。本発明では、基板上に下地膜を設け、下地膜上に下部電極を形成してもよい。
　【００５６】
　また、上記実施形態では、上部電極の第１上部電極層（第１電極層）がアモルファス状の金属酸化物により形成されている構成の例を示したが、本発明はこれに限られない。本発明では、上部電極の第１電極層は、少なくとも圧電層との境界部がアモルファス状の金属酸化物の部分を含んでいればよい。
　【００５７】
　また、上記実施形態では、上部電極の第１上部電極層（第１電極層）がアモルファス状の金属酸化物により形成されている構成の例を示したが、本発明はこれに限られない。本発明では、レーザ照射により熱を加えて、上部電極の第１電極層の一部を局所的に結晶化してもよい。これにより、圧電素子の駆動時に上部電極にクラックが生じるのを効果的に抑制することが可能である。
　【００５８】
　また、上記実施形態では、上部電極の第２上部電極層（第２電極層）をチタン（Ｔｉ）により形成する構成の例を示したが、本発明はこれに限られない。本発明では、上部電極の第２電極層をチタン以外により形成してもよい。たとえば、上部電極の第２電極層を白金（Ｐｔ）により形成してもよい。また、上部電極層として、圧電層側から順に、ＳＲＯ層、ＰＴ層を設けてもよい。また、上部電極として、圧電層側から順に、ＳＲＯ層、ＰＴ層、Ｔｉ層、Ａｕ層を設けてもよい。また、上部電極として、圧電層側から順に、ＳＲＯ層、Ｔｉ層、Ａｕ層を設けてもよい。また、上部電極として、圧電層側から順に、ＳＲＯ層、ＰＴ層、Ａｕ層を設けてもよい。
　【符号の説明】
　【００５９】
　１　基板
　２　下部電極
　３　圧電層
　４　上部電極
　５　絶縁層（保護層）
　６　引出配線（保護層）
　４１　第１上部電極層（第１電極層）
　４２　第２上部電極層（第２電極層、保護層）
　４３　第３上部電極層（第３電極層、保護層）
　１００　圧電素子
（５７）【特許請求の範囲】
　【請求項１】
　電子機器に組み込まれる圧電素子であって、
　基板上または下地膜上に形成された下部電極と、
　前記下部電極上に形成された圧電層と、
　前記圧電層上に形成された上部電極とを備え、
　前記上部電極は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層と、前記第１電極層上に形成された第２電極層とを含み、
　前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されて
おり、
　
前記第１電極層上には、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層が設けられており、
　
前記第１電極層の厚さは、２ｎｍ以上２０ｎｍ以下である
　【請求項２】
　前記下部電極は、前記基板上または前記下地膜上に形成された第１下部電極層と、前記第１下部電極層上に形成され、前記第１下部電極層とは異なる材料により形成された第２下部電極層と、前記第２下部電極層上に形成され、結晶化された金属酸化物により形成され、前記圧電層に接する第３下部電極層とを含み、
　前記第２下部電極層の厚さは、前記第１下部電極層の厚さよりも大きい、請求項１に記載の圧電素子。
　【請求項３】
　前記第１下部電極層は、チタンにより形成されており、
　前記第２下部電極層は、白金により形成されている、請求項２に記載の圧電素子。
　【請求項４】
　前記第１電極層の金属酸化物は、ルテニウム酸ストロンチウムを含む、請求項１〜３のいずれか１項に記載の圧電素子。
　【請求項５】
（削除）
　【請求項６】
　前記第２電極層は、還元性のある金属原子を含む、請求項
１〜４のいずれか１項
　【請求項７】
　前記第１電極層上には、１００ｎｍ以上の保護層が設けられている、請求項１
、２、３、４または６
　【請求項８】
　基板上または下地膜上に下部電極を形成する工程と、
　前記下部電極上に圧電層を形成する工程と、
　前記圧電層上に上部電極を形成する工程とを備え、
　前記上部電極を形成する工程は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層を形成する工程と、前記第１電極層の前記金属酸化物が結晶化する温度未満の温度条件下により、前記第１電極層上に第２電極層を形成する工程とを含み、
　前記下部電極を形成する工程は、前記圧電層との境界部を金属酸化物を結晶化して形成する工程を含
み、
　
前記第１電極層上に、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層を形成する工程をさらに備え、
　
前記第１電極層を形成する工程は、厚さが２ｎｍ以上２０ｎｍ以下になるように前記第１電極層を形成する工程を含む
　【請求項９】
　前記下部電極を形成する工程は、前記基板上または前記下地膜上に第１下部電極層を形成する工程と、前記第１下部電極層上に前記第１下部電極層とは異なる材料により第２下部電極層を形成する工程と、前記第２下部電極層上に金属酸化物を結晶化して前記圧電層に接する第３下部電極層を形成する工程とを含み、
　前記第２下部電極層を形成する工程では、前記第２下部電極層の厚さが前記第１下部電極層の厚さよりも大きくなるように前記第２下部電極層を形成する、請求項８に記載の圧電素子の製造方法。
　【請求項１０】
　前記第１下部電極層は、チタンにより形成し、
　前記第２下部電極層は、白金により形成する、請求項９に記載の圧電素子の製造方法。
　【請求項１１】
　前記上部電極を形成する工程の後の全ての工程は、前記第１電極層の前記金属酸化物が結晶化する温度未満の温度条件下で行われるように構成されている、請求項８〜１０のいずれか１項に記載の圧電素子の製造方法。
　【請求項１２】
　前記上部電極上に前記上部電極を覆うように絶縁層を形成する工程をさらに備える、請求項８〜１１のいずれか１項に記載の圧電素子の製造方法。
　【請求項１３】
　電子機器に組み込まれる圧電素子であって、
　基板上または下地膜上に形成された下部電極と、
　前記下部電極上に形成された圧電層と、
　前記圧電層上に形成された上部電極と、
　前記上部電極上に形成され、前記上部電極を覆う絶縁層とを備え、
　前記上部電極は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第１電極層と、前記第１電極層上に形成された第２電極層とを含み、
　前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されて
おり、
　
前記第１電極層上には、２０ｎｍより大きく１０００ｎｍ以下の厚さを有する保護層が設けられており、
　
前記第１電極層の厚さは、２ｎｍ以上２０ｎｍ以下である
　【請求項１４】
　前記下部電極は、前記基板上または前記下地膜上に形成された第１下部電極層と、前記第１下部電極層上に形成され、前記第１下部電極層とは異なる材料により形成された第２下部電極層と、前記第２下部電極層上に形成され、結晶化された金属酸化物により形成され、前記圧電層に接する第３下部電極層とを含み、
　前記第２下部電極層の厚さは、前記第１下部電極層の厚さよりも大きい、請求項１３に記載の圧電素子。
　【請求項１５】
　前記第１下部電極層は、チタンにより形成されており、
　前記第２下部電極層は、白金により形成されている、請求項１４に記載の圧電素子。
　【請求項１６】
　前記上部電極上に沿って形成され、前記絶縁層とともに前記上部電極を覆う引出配線をさらに備える、請求項１３〜１５のいずれか１項に記載の圧電素子。
　【請求項１７】
　前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記上部電極の上面とに沿って覆うように配置されている、請求項１３〜１６のいずれか１項に記載の圧電素子。
　【請求項１８】
　前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記圧電層の縁部上面と、前記上部電極の上面とに沿って覆うように配置されている、請求項１３〜１７のいずれか１項に記載の圧電素子。
　【請求項１９】
　前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記圧電層の縁部上面と、前記上部電極の上面とに沿って覆うように配置され、
　前記上部電極上に沿って形成され、前記絶縁層とともに前記上部電極を覆う引出配線をさらに備える、請求項１３〜１８のいずれか１項に記載の圧電素子。