【手続補正書】
【提出日】平成23年7月26日(2011.7.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【発明の名称】入力信号の情報を引き出す方法及びデコードする方法、並びにシンボルを読み取るための回路及びシンボルから情報を引き出す回路
【技術分野】
【０００１】
この発明は、特にバーコード走査等の光学走査による入力信号の情報を引き出す方法及びデコードする方法、並びにバーコード等のシンボルを読み取るための回路及びシンボルから情報を引き出す回路に関する。
【背景技術】
【０００２】
既存のバーコード走査装置においては、レーザ光はバーコード上で走査され、それから反射される光が取り込まれて情報の内容が解析される。その反射光は、レーザがバーコードの明部と暗部を走査するのに対応してそれぞれ増減する。バーコード走査装置が、比較的大きな周囲光のある環境で動作する場合、信号が周囲光により失われるかあるいは損なわれることがある。特に、その周囲光は、信号増幅器によって増幅され、大きなダイナミックレンジを有し得る。その周囲光は信号を劣化させ、しばしばその信号のデコードを困難にする。
【０００３】
これを解決するための１つの周知の先行技術は、最終増幅の前に取り込まれた反射光を微分することである。バーコードからの反射光が変化する頻度は周囲光が増減する頻度より著しく高いので、微分によって周囲光の影響を弱めることができる。言い替えると、周囲光は、バーコードからの反射光より微分係数(derivative)の値がはるかに低いであろう。
【０００４】
図１及び図２は既存のデジタル化回路のブロック図を示し、図２は図１におけるデジタイザ１０１の内部構成を表わしている。図２において、点ｂの信号は先ず、ノイズより大きい＋ノイズ除去レベル及びバーコード信号より小さい−ノイズ除去レベルと、それぞれ比較器で比較される。これらの各比較器の出力２０１及び２０２は、図１の点ａで受け取った入力信号（その波形を図３に示す）が第１微分器で最初の微分がなされた信号が、図２の第２微分器２０５によって再び微分される間に、論理ゲート２０３及び２０４に与えられる。図２に示す既存のデジタイザの処理プロセスは、図３から図９に明示されており、そこには図２における種々のアナログ及びデジタル構成要素の点ｂ〜ｇにおける信号の波形が示される。最終的には、図９に示すデジタル化された信号がフリップフロップ回路２１０の点ｇから出力されることを示している。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の先行技術は強い周囲光の環境における動作を幾らか改善しているが、周囲光の影響を低減するための微分係数(derivative)の使用はしばしば不十分である。結果として、その信号は誤読され、正しくデコードされない。
【０００６】
前述した点に鑑みて、バーコード走査装置において周囲光の影響をよりよく除去することができる装置のための技術が必要である。
【０００７】
例示の目的のためであって、限定のためではなく、以下はここに含まれた図面によって表わされる。
【図面の簡単な説明】
【０００８】
【図１】先行技術による信号デコード装置のブロック図である。
【０００９】
【図２】図１におけるデジタイザの内部機能を示すロジック回路図である。
【００１０】
【図３】図１の点ａにおける典型的な信号を示す図である。
【００１１】
【図４】図１の点ｂにおける典型的な信号を示す図である。
【００１２】
【図５】図２の点ｃにおける典型的な信号を示す図である。
【００１３】
【図６】図２の点ｄにおける典型的な信号を示す図である。
【００１４】
【図７】図２の点ｅにおける典型的な信号を示す図である。
【００１５】
【図８】図２の点ｆにおける典型的な信号を示す図である。
【００１６】
【図９】図２の点ｇにおける典型的な信号を示す図である。
【００１７】
【図１０】この発明をアナログで実施する典型的な実施例を示す図である。
【００１８】
【図１１】図１の点ｈにおける典型的な信号を示す図である。
【００１９】
【図１２】図１０の点ｉにおける典型的な信号を示す図である。
【００２０】
【図１３】図１０の点ｊにおける典型的な信号を示す図である。
【００２１】
【図１４】図１０の点ｋにおける典型的な信号を示す図である。
【００２２】
【図１５】図１０の点ｌにおける典型的な信号を示す図である。
【００２３】
【図１６】図１０の点ｍにおける典型的な信号を示す図である。
【００２４】
【図１７Ａ】この発明をデジタルで実施する典型的な例を示す回路図である。
【図１７Ｂ】同じくその信号を示す図である。
【発明を実施するための形態】
【００２５】
図１０は入力段階に２つのオフセット回路４０１と４０２を含むこの発明の典型的な実施例を示している。オフセット回路４０１と４０２は図１３に示すような信号５０４と５０５を生成する。図１０はこの発明に関してここで論じられる機能の典型的なアナログの実施例であるが、同様な機能を図１７に示すようにデジタル形式でも実施できる。
【００２６】
図１０に関してさらに、この発明を実施するために示された回路について先ず記載し、それから、その種々の点で発生する信号について記載する。特に、スイッチ４２０と４２１は、コンデンサ４０７をそれぞれ充電及び放電する役目をしている。より具体的には、スイッチ４２０がオンでスイッチ４２１がオフのとき、コンデンサの電圧は上昇している。逆に、スイッチ４２１が閉じてスイッチ４２０が開いたときは、コンデンサ４０７からスイッチ４２１を経てアースへの経路が設けられ、その結果コンデンサ４０７は放電される。２個の素子４３０は充電速度と放電速度をそれぞれ制限する電流調整器であり、それは抵抗器あるいは同様な部品で充当することができる。コンデンサ４０７が示されているが、この発明から逸脱することなく他の電荷蓄積装置を使用してもよい。
【００２７】
コンデンサ４０７の電圧はスライス信号と称され、図１５に５０３として示されている。作用においては、演算増幅器(オペアンプ)４０４及び４０３は入力に従うオフセット信号を発生させる役目をなし、図示のように接続されたとき、スライス信号５０３を発生する。そのスライス信号５０３は正のオフセット信号５０４に従うが、その信号の真下に保持される。そのスライス信号５０３はしかしながら、図１３に示す正のオフセット信号５０４内に含まれる比較的高い周波数には追従しない。
【００２８】
そのスライス信号５０３は、正のオフセット信号５０４が上昇するとともに、その正のオフセット信号５０４に追従し続ける。入力信号がそのスライス信号５０３を超えると、それはバーコードパターンにおけるエッジを示す。この時、出力コンパレータ４０８はスイッチ４２０及び４２１を再設定して、スイッチ４２１を閉じスイッチ４２０を開き、その結果、スライス信号５０３は減少し始め、図示のように負のオフセット信号５０５の上部になる。
【００２９】
したがって、そのスライス信号５０３が入力信号より大きい場合には、スライス信号５０３は一定の速度で正のオフセット信号５０４の最低レベルにゆっくりと追従する。しかしながら、その入力信号がそのスライス信号５０３を上回ると、そのスライス信号５０３は、負のオフセット信号５０５に向かい、一定の速度でその負のオフセット信号５０５に追従する。いずれの場合でも、周囲光を表わさない比較的高い周波数はそのスライス信号５０３によって追従されない。そのスライス信号５０３が入力信号と交差するごとに、図１６に示すようにバーコードのエッジが検知される。
【００３０】
そのスライス信号５０３は入力信号におけるゆっくりした変化に追従するので、大きな周囲光によって影響を受けることなく、従って、大きい周囲光があってもバーコードパターンを検知できる。
【００３１】
図１７Ａは、アナログ領域で実施される図１０に示した回路と同様なデジタル版を示している。その演算増幅器（オペアンプ）は論理ゲートに置き換えられ、アナログ機能をデジタル的に実行するためにラッチ回路が用いられる。図１７Ａの回路は、それに伴う図１７Ｂの図面に最もよく示すように動作する。詳細には、スライスデータは、基本的には先の例と同様に、正のオフセット信号の低い部分又は負のオフセット信号の高い部分に追従する。しかしながら、アナログ部品は図示のように、ラッチ回路、遅延回路、ＯＲゲートのようなデジタル領域の部品に置き換えられている。
【００３２】
動作において、デジタル入力Ｄｉｎは出力１７２０が高いか低いかによって、プラスオフセット（＋ＯＦＦＳＥＴ）又はマイナスオフセット（−ＯＦＦＳＥＴ）がそれぞれ加えられる。このプロセスは、図１３に示したオフセット信号と等価なデジタル信号を生成する。詳細には、そのプラスオフセット及びマイナスオフセットの値はプログラム可能な定数であり、それの標準的な値は入力信号値のおよそ１０％から３０％である。遅延回路１７０１へのデジタル入力Ｄｉｎは常に示されたオフセットデータから一定量だけ離れている。
【００３３】
さらに、セレクタ１７０７は図示のようにホールドデータ信号に対してアルファを加える（Ｄ＋）か又は減じる（Ｄ−）。これはスライスデータを生成する。出力が低いとき、そのアルファはスライスデータから減じられる。この値はわずかにオフセットデータを超えており、その結果ラッチ回路１７０２が無効になる。結果的に、同じホールドデータが次のクロックサイクルに残り、その後スライスデータがもう一度Ｄアルファが減じられる。図１７Ｂに示すグラフ１７３０におけるＡ点の左側に示すように、マイナスオフセットデータがスライスデータ以下にとどまっている間は、スライスデータが実質上直線的に減少するこの状態が続くであろう。
【００３４】
グラフ１７３０における点Ａのようにデジタル入力Ｄｉｎが急激に上昇したとき、オフセットデータはスライスデータを上回り、コンパレータ１７０５にラッチ回路１７０２を有効にさせ、それによって各クロックサイクルごとにスライスデータを急速に増加させ始める。
その後すぐにスライスデータがデレイデータより大きくなり、コンパレータ１７２５にその出力１７２０を反転させてハイにする。その後この装置は、上記とは反対の有効な動作をするであろう。基本的に、そのスライスデータは、グラフ１７３０の点ＡとＢの間に示すように、ゆっくりと実質的に正のオフセット信号の下限に追従するであろう。
【００３５】
図１７Ａのデジタル回路は、図１０のアナログ回路の作用をデジタル領域に有効に置き換えられ、下側のオフセット信号の上限あるいは上側のオフセット信号の下限に適切に追従するスライス信号を生成し得ることが理解される。この装置は、そのスライスデータ（スライス信号）がデジタル入力（入力信号）Ｄｉｎと交差するときにエッジを検知する。
【００３６】
この発明を特定の実施例によって説明したが、これらの実施例はこの発明の原理及び適用を説明しているにすぎないことを理解されたい。従って、特許請求の範囲によって規定されるこの発明の精神及び範囲から逸脱することなく、上述した実施例について種々の変更を行うことができ、他の構成がなされてもよいことを理解されたい。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
正のオフセット信号及び負のオフセット信号とスライス信号を発生させ、
入力信号が前記スライス信号より小さいときは、前記スライス信号を前記正のオフセット信号の下限に追従させ、
前記入力信号が前記スライス信号より大きいときは、前記スライス信号を前記負のオフセット信号の上限に追従させ、
前記スライス信号と前記入力信号が交差するときの遷移を検知して信号を発する、
ことからなる入力信号の情報を引き出す方法。
【請求項２】
前記スライス信号は、前記正のオフセット信号又は前記負のオフセット信号のいずれかより低い周波数成分を有する請求項１に記載の入力信号の情報を引き出す方法。
【請求項３】
前記遷移がバーコードの明から暗又は暗から明へ向かう領域で生ずる請求項１又は２に記載の入力信号の情報を引き出す方法。
【請求項４】
電荷蓄積装置、第１スイッチ、及び第２スイッチを有し、
前記第１スイッチは、該第１スイッチが閉じているときには、前記電荷蓄積装置に電荷を蓄積させるように配置され、
前記第２スイッチは、該第２スイッチが閉じているときには、前記電荷蓄積装置から電荷を放電させるために配置され、
さらに、入力信号を受け入れ、該入力信号から正及び負のオフセット信号を発生させ、該正及び負のオフセット信号が上限と下限の間で変化する比較的高い周波数成分を有するオフセット信号発生回路と、
前記第１及び第２スイッチに作用可能に接続され、前記入力信号がスライス信号より小さいときには実質的に正のオフセット信号の下限に追従するように、前記入力信号が前記スライス信号より大きいときには実質的に負のオフセット信号の上限に追従するように、適切な時に前記第１及び第２スイッチを開閉させるスライス信号発生回路、
とを有するシンボルを読み取るための回路。
【請求項５】
前記電荷蓄積装置がコンデンサである請求項４に記載のシンボルを読み取るための回路。
【請求項６】
前記各オフセット信号が個々の演算増幅器に入力する請求項４又は５に記載のシンボルを読み取るための回路。
【請求項７】
請求項４から６のいずれか一項に記載のシンボルを読み取るための回路において、
前記スライス信号と前記入力信号が互いに交差するたびに、読み取り中のシンボルにエッジが存在することを判断するためのエッジ検知器を有するシンボルを読み取るための回路。
【請求項８】
シンボルから情報を引き出す回路であって、
該回路は少なくとも１つのロジックゲートと少なくとも２つのコンパレータを有し、
デジタル入力信号を受け入れ、正のデジタルオフセット信号と、負のデジタルオフセット信号と、スライス信号とを発生させ、前記デジタル入力信号が前記スライス信号より大きいときには前記スライス信号は前記負のオフセット信号の上方にあり、前記スライス信号が前記入力信号と交差すると前記正のオフセット信号の下方に移動するように構成されている、シンボルから情報を引き出す回路。
【請求項９】
請求項８に記載のシンボルから情報を引き出す回路において、
少なくとも１つのデジタル遅延回路を有するシンボルから情報を引き出す回路。
【請求項１０】
デジタル的に入力信号と結合する正又は負のオフセット信号を選択し、それによってオフセットデータ信号を発生させ、
該オフセットデータ信号をスライスデータ信号と比較し、
前記オフセットデータ信号の１つが前記スライスデータ信号より大きいか小さいかによって、前記スライスデータ信号を前記正のオフセットデータ信号の下限又は前記負のオフセットデータ信号の上限に追従させる、
ことからなる入力信号をデコードする方法。
【請求項１１】
請求項１０に記載の入力信号をデコードする方法において、
前記オフセットデータ信号のうちの１つが前記スライスデータ信号と交差するときに、バーコードパターンにおけるエッジの存在を判断することを含む、入力信号をデコードする方法。
【請求項１２】
正又は負のオフセット信号を発生させるためのセレクタと、
前記負のオフセット信号が減少しているときが該負のオフセット信号が増加しているときよりゆっくりな場合には、該負のオフセット信号に追従し、前記正のオフセット信号が増加しているときが該前記正のオフセット信号が減少しているときよりゆっくりな場合には、該正のオフセット信号に追従するスライス信号を発生させるためのスライス信号発生回路、
とを有する回路。
【請求項１３】
前記スライス信号が前記オフセット信号のいずれか一方に追従する速さが、ラッチ回路を有効にすることによって変更される請求項１２に記載の回路。
【請求項１４】
前記スライス信号が入力信号と交差するときに、出力の状態が変化してエッジを検知する請求項１２又は１３に記載の回路。