【事件の表示】
　特願２００４−２５８３２３「半導体装置の製造方法」拒絶査定不服審判事件〔平成１７年　２月２４日出願公開、特開２００５−　５１２６１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本願は，平成９年１２月１１日に出願した特願平９−３４１５１６号の一部を平成１６年９月６日に新たな特許出願としたものであって，平成２０年１０月８日付けで拒絶査定され，同年１１月１３日付けで拒絶査定不服審判が請求されたものであり，その後，当審において平成２２年４月９日付けで最後の拒絶理由を通知したところ，同年６月４日付けで，意見書が提出されるとともに，手続補正がされたので，同年８月１７日付けで拒絶理由を通知したところ，同年１０月２０日付けで，意見書が提出されるとともに，手続補正がされたものである。
　
２　本願発明
　本願の請求項１−４に係る発明は，平成２２年１０月２０日付けの手続補正書によって補正された特許請求の範囲の請求項１−４に記載された事項により特定されるとおりのものと認められるところ，その請求項１に係る発明（以下「本願発明１」という。）は，次のとおりのものである。
　
「上面，及び当該上面と対向する下面，前記上面に設けられている開口部，前記上面のうち前記開口部が設けられていない領域に設けられている第１の配線，前記下面に設けられている第２の配線，前記第１及び第２の配線を接続している第３の配線，及び前記第２の配線に接続されている外部電極を有する基板を準備する工程と，
　第１の電極及び外周領域に設けられている第２の電極を有する第１の半導体素子の複数の前記第１の電極に第１導電性バンプを接続し，前記第２の電極に第２導電性バンプを接続し，及び第３の電極を有する第２の半導体素子の前記第３の電極を，前記第１導電性バンプを用いて，電気的に接合して積み重ね体を形成する工程と，
　前記積み重ね体の前記第２の半導体素子を前記基板の開口部に収納させ，かつ前記第１の半導体素子の複数の前記第２の電極及び前記基板の前記第１の配線を，前記第２導電性バンプを用いて，電気的に接続することにより，前記基板に前記積み重ね体を搭載する工程と
を含むとともに，前記基板に前記積み重ね体を搭載する工程の後に，当該積み重ね体を樹脂により封止する工程をさらに含むことを特徴とする半導体装置の製造方法。」
　
３　引用例
　当審による平成２２年８月１７日付けの拒絶理由通知書による拒絶の理由で引用した，本願の出願前に頒布された刊行物である， 特開平５−１２９５１６号公報（以下「引用例１」という。），特開平７−７１０５号公報（以下「引用例１１」という。），特開平８−２５０８２７号公報（以下「引用例１２」という。），特開平９−９２７８０号公報（以下「引用例１３」という。），特開平２−２４１０４１号公報（以下「引用例１４」という。），及び，特開平９−３０６９４１号公報（以下「引用例１６」という。）には，図面とともに以下の事項が記載されている。
　
　引用例１： 特開平５−１２９５１６号公報
（１ａ）「【請求項１】ベース基板の実装面上に半導体ペレットが実装される半導体装置において，前記ベース基板の実装面上に単一能動素子を主体に構成される第１回路を有する第１半導体ペレットを塔載し，この第１半導体ペレットの第１回路上に，この第１回路の能動素子と異なる他の単一能動素子を主体に構成される第２回路を有する第２半導体ペレットを，その第２回路と第１半導体ペレットの第１回路とが対向する状態で塔載し，前記第１半導体ペレットの第１回路，第２半導体ペレットの第２回路の夫々をバンプ電極を介在して電気的に接続したことを特徴とする半導体装置。」（【特許請求の範囲】）
　
（１ｂ）「本発明の目的は，ベース基板の実装面上に半導体ペレットが実装される半導体装置において，実装密度を高めることが可能な技術を提供することにある。」（【０００８】）
　
（１ｃ）「【実施例】本発明の一実施例であるフェースダウン方式を利用する半導体装置の概略構成を図１(断面図)で示す。
　図１に示すように，本発明の一実施例であるフェースダウン方式を利用する半導体装置は，
ベース基板５のペレット塔載面(実装面)側に半導体ペレット１，半導体ペレット３の夫々を塔載
　前記半導体ペレット１は，例えば単結晶珪素からなる半導体基板を主体に構成され，その素子形成面(図１中下面)に例えば論理回路システムを塔載している。この論理回路システムは，例えば高い駆動能力が得られるバイポーラトランジスタを主体に構成され，単一能動素子で構成される。
半導体ペレット１の素子形成面側には外部端子(ボンディングパッド)２が複数個配列
　前記半導体ペレット３は，例えば単結晶珪素からなる半導体基板を主体に構成され，その素子形成面(図１中上面)に例えば記憶回路システムを塔載している。この記憶回路システムは，例えば高い集積度や低消費電力化が得られる相補型ＭＩＳＦＥＴ(ＣＭＯＳ)を主体に構成され，単一能動素子で構成される。
半導体ペレット３の素子形成面側には外部端子(ボンディングパッド)４が複数個配列
　前記
ベース基板５は
多層配線構造で構成される
ベース基板５のペレット塔載面の中央部には凹部７が形成され，この凹部７内には前記半導体ペレット３が配置
ベース基板５のペレット塔載面上には凹部７の周囲の領域において電極６が複数個配列
ベース基板５のペレット塔載面と対向する裏面には電極９が複数個配列
電極６，電極９の夫々は前記多層配線構造の配線を介して電気的に接続
　前記
ベース基板５の電極６，半導体ペレット１の外部端子２の夫々の間にはバンプ電極(ＣＣＢ電極，突起電極)１０が介在
ベース基板５，半導体ペレット１の夫々は，バンプ電極１０を介在して電気的及び機械的に接続され，フェースダウン方式で接続
半導体ペレット１はバンプ電極１０を介在してベース基板５のペレット塔載面上に実装
　前記
半導体ペレット１の外部端子２，半導体ペレット３の外部端子４の夫々の間にはバンプ電極１０が介在される
半導体ペレット３は，その素子形成面が半導体ペレット１の素子形成面と対向する状態でベース基板５のペレット塔載面側に塔載され，半導体ペレット１の素子形成面上に塔載
　
（１ｄ）「前記封止用キャップ１１は，断面形状がコの字形状に形成され，ベース基板５とで半導体ペレット１，半導体ペレット３の夫々を収納しかつ気密封止するキャビティを構成する。」（【００３０】）
　
（１ｅ）「このように構成される半導体装置は，図３(システム構成図)に示すように，フェースダウン方式で冷却システム２０の実装基板（モジュール基板又はＰＣＢ基板）２３の実装面上に１個或は複数個実装される。つまり，
半導体装置は，そのベース基板５の電極９にバンプ電極２５を介在して実装基板２３の電極２４に電気的及び機械的に接続する
　
（１ｆ）「以上，本発明者によってなされた発明を，前記実施例に基づき具体的に説明したが，本発明は，前記実施例に限定されるものではなく，その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
」（【００４６】）
　
（１ｇ）図１は，引用例１に記載された発明の一実施例である半導体装置の断面図であって，図１から，半導体ペレット１の素子形成面側に複数個配列された外部端子(ボンディングパッド)２のうち，図面上の左右の領域に配列された外部端子(ボンディングパッド)２はバンプ電極１０を介在してベース基板の電極６に接続され，図面上の中央の領域に配列された外部端子(ボンディングパッド)２はバンプ電極１０を介在して半導体ペレット３の電極４に接続されていることを看取することができる。
　また，図２は，図１に記載された半導体装置の要部拡大断面図であって，図２から，ベース基板５のペレット搭載面に配列された電極６のうち，左側の電極６には図面上の左右及び下方向には配線が接続されておらず，中央と右側の２個の電極６には図面上の下方向に配線８Ａ，８Ｂが接続されており，ベース基板５のペレット搭載面と対向する裏面に配列された電極９のうち，右側の３個の電極９には図面上の左右及び上方向には配線が接続されておらず，左側の２個の電極９には図面上の上方向に配線８Ａ，８Ｂが接続されていることを看取することができる。
　
　引用例１１：特開平７−７１０５号公報
（１１ａ）「図２（Ａ），（Ｂ）は図１（Ａ），（Ｂ）に示した半導体素子１を配線基板１５にフェイスダウンボンディングして樹脂封止した樹脂封止型半導体装置の一例を示すもので，（Ａ）は一部切欠斜視図，（Ｂ）は（Ａ）のＢ−Ｂ線に沿う断面図である。１４はトランスファーモールド成形法により形成された封止樹脂であるが，ポッティングにより形成するようにしても良い。
１５は配線基板
表裏両面に配線膜を有している
１８はランド１６と該バイアホール１７との間を接続する第１の配線膜
１９は配線基板１５の裏面に形成された第２の配線膜
２１は配線基板１５の裏面に形成されたところの本樹脂封止型半導体装置をメイン配線基板２０にフェイスボンディングするための突起電極
　
　引用例１２：特開平８−２５０８２７号公報
（１２ａ）「【従来の技術】半導体装置用パッケージの半導体素子が搭載される基板本体には，セラミック基板やガラス繊維強化樹脂基板が用いられている。かかる基板本体のうち，図６にガラス繊維強化樹脂から成る樹脂基板１００を用いた半導体装置用パッケージの一例を示す。図６において，樹脂基板１００の半導体素子１０２を搭載する搭載面側に形成された
搭載面側導体パターン
外部接続端子
端子用パッド
　
（１２ｂ）「【実施例】・・・この樹脂フィルム１２が接合されている基板本体１０には，ビア２０，２０・・が形成され，図２に示す様に，ビア２０を形成する金属層２２の一端は，基板本体１０の下面側に延びて端子装着部としての
端子パッド
端子パッド２４，２４・・の各々には，はんだボール等の外部接続端子２６が装着される
　
（１２ｃ）「これまで述べてきた本実施例においては，
外部接続端子としてはんだボールを使用したＢＧＡ(Ball Grid Array) タイプの半導体装置用パッケージ
　
（１２ｄ）図６は，従来の半導体装置用パッケージを示す縦断面図であって，同図から，封止樹脂層によって封止される半導体装置用パッケージの半導体素子を搭載する樹脂基板が，該樹脂基板１００の半導体素子１０２を搭載する搭載面側に形成された搭載面側導体パターン１０４と，樹脂基板１００の搭載面と反対面側に形成された端子用パッド１０８と，前記搭載面側導体パターン１０４と前記端子用パッド１０８とを接続する樹脂基板１００内に形成されたビア１１０と，前記端子用パッド１０８に装着されたボール形状の外部接続端子１０６とを有することを看取することができる。
　
　引用例１３：特開平９−９２７８０号公報
（１３ａ）「さらにこの多層配線基板３１においては，凹部３１Ａ及び上面３１Ｄにそれぞれ実装された半導体チツプ３４，３５及び４０を凹部３１Ａに一体に
封止するように絶縁性樹脂４３がその凹部３１Ａに充填されている。
　
（１３ｂ）「この場合実装基板６０は，多層配線基板６１がその上面６１Ａに実装される半導体チツプ６３の外周とほぼ同じ大きさ及び形状の外周でなると共に，多層配線基板６１の
凹部６１Ｃに半導体チツプ６２及び６３を一体に封止する絶縁性樹脂６５が充填されている
　
　引用例１４：特開平２−２４１０４１号公報
（１４ａ）「［従来の技術］従来，プリント基板上に半導体素子をギヤングボンディングにより実装（バンプ金属を用いてプリント基板の配線パターンと半導体素子の端子パッドを接続）して
封止するこの種の半導体素子の実装方法において
半導体素子２を囲むように封止用樹脂（液性樹脂）４を配して封止するようにしたものがあった
他の封止方法として，第３図に示すように，プリント基板１上にバンプ金属３を介して平面実装された半導体素子２を囲むように封止キャップ５を覆着したものがあった
　
（１４ｂ）「［発明が解決しようとする課題］しかしながら，上述の第２図従来例にあっては，封止用樹脂４とプリント基板１および半導体素子２との熱膨張率の差が大きいために封止用樹脂４にクラックが発生し易く，耐湿性および耐熱ストレス性が劣化するという問題があった。また，第３図従来例にあっては，第２図従来例に比べて封止の耐湿性および耐熱ストレス性が改善されるものの，封止キャップの材料コストがかかる上，実装面積が大きくなってしまうという問題があり，さらに，半導体素子とプリント基板とを接続するバンプ接続部の耐熱ストレス性が悪くなってバンプ接続部にクラックが発生し易い上，第２図従来例に比べて線間絶縁性も悪くなるという問題があった。」（第１頁右下欄第１９行−第２頁左上欄第１３行）
　
　引用例１６：特開平９−３０６９４１号公報
（１６ａ）「次に，前記
半導体チップ２，ボンディングワイヤ３等を樹脂封止体４で封止
　
（１６ｂ）「次に，前記
樹脂封止体４の上部にヒートシンク９を固着
　
４　当審の判断 
（１）引用例１に記載の発明 
　引用例１の上記摘記（１ａ）−（１ｇ）を総合勘案すれば，引用例１には，
「ペレット塔載面，及び当該ペレット塔載面と対向する裏面，前記ペレット搭載面に設けられている凹部，前記ペレット搭載面のうち前記凹部の周囲の領域に複数個配列されている電極６，前記裏面に複数個配列されている電極９，前記電極６及び電極９の夫々を電気的に接続している多層配線構造の配線とを有するベース基板に，
　半導体ペレット１の外部端子２と，半導体ペレット３の外部端子４とを，バンプ電極１０を介在して電気的及び機械的に接続したものを，
　前記半導体ペレット３が前記凹部内に配置され，かつ，前記ベース基板の電極６と，前記半導体ペレット１の外部端子２とが，バンプ電極１０を介在して電気的及び機械的に接続されるように搭載し，
　前記半導体ペレット１，半導体ペレット３を封止用キャップで封止した，
　半導体装置」
　の発明（以下，「引用例１発明」という。）が記載されていると認められる。 
　
（２）対比・判断 
ア　本願発明１と引用例１発明とを対比すると，引用例１発明の「ペレット塔載面」，「ペレット塔載面と対向する裏面」，「凹部」，「ベース基板」，「半導体ペレット１」，「外部端子４」，「半導体ペレット３」は，それぞれ本願発明１の「上面」，「上面と対向する下面」，「開口部」，「基板」，「第１の半導体素子」，「第３の電極」，「第２の半導体素子」に相当する。
　
イ　引用例１発明の「外部端子２」のうち，「半導体ペレット３の外部端子４とバンプ電極１０を介在して電気的及び機械的に接続された外部端子２」，「ベース基板の電極６とバンプ電極１０を介在して電気的及び機械的に接続された外部端子２」は，それぞれ本願発明１の「第１の電極」，「外周領域に設けられている第２の電極」に相当する。
　また，「半導体ペレット１の外部端子２と，半導体ペレット３の外部端子４とに介在するバンプ電極１０」，「ベース基板の電極６と，半導体ペレット１の外部端子２とに介在するバンプ電極１０」は，それぞれ本願発明１の「第１導電性バンプ」，「第２導電性バンプ」に相当する。
　
ウ　引用例１発明の「電極６」，「電極９」と，本願発明１の「第１の配線」，「第２の配線」は「導電部材」である範囲で一致する。また，引用例１発明の「電極６及び電極９の夫々を電気的に接続している多層配線構造の配線」は，本願発明１の「第３の配線」に相当する。
　
エ　引用例１発明の「半導体ペレット１の外部端子２と，半導体ペレット３の外部端子４とを，バンプ電極１０を介在して電気的及び機械的に接続したもの」は，本願発明１の「積み重ね体」に相当する。
　
　そうすると，本願発明１と引用例１発明は，
「上面，及び当該上面と対向する下面，前記上面に設けられている開口部，前記上面のうち前記開口部が設けられていない領域に設けられている導電部材，前記下面に設けられている導電部材，前記基板の上面及び下面に設けられている前記導電部材を接続している第３の配線を有する基板と，
　第１の電極及び外周領域に設けられている第２の電極を有する第１の半導体素子の複数の前記第１の電極に第１導電性バンプを接続し，前記第２の電極に第２導電性バンプを接続し，及び第３の電極を有する第２の半導体素子の前記第３の電極を，前記第１導電性バンプを用いて，電気的に接合して形成された積み重ね体とを有し，
　前記積み重ね体の前記第２の半導体素子を前記基板の開口部に収納させ，かつ前記第１の半導体素子の複数の前記第２の電極及び前記基板の前記導電部材を，前記第２導電性バンプを用いて，電気的に接続することにより，前記基板に前記積み重ね体が搭載されており，
　当該積み重ね体が封止されている半導体装置。」
である点で一致し，次の点で相違する。 
　 
　相違点１：本願発明１の基板は，その上面と下面に「第１の配線」，「第２の配線」を有するのに対して，引用例１発明のベース基板は，その上面と下面に「電極６」，「電極９」を有する点。
　
　相違点２：本願発明１では，基板の下面に外部電極を有するのに対して，引用例１発明には，外部電極が示されていない点。
　 
　相違点３：本願発明１では，封止が「樹脂」により行われているのに対して，引用例１発明では，「封止用キャップ」で行われている点。
　
　相違点４：本願発明１が「・・・基板を準備する工程」，「・・・積み重ね体を形成する工程」，「・・・前記基板に前記積み重ね体を搭載する工程」，及び，「前記基板に前記積み重ね体を搭載する工程の後に，当該積み重ね体を樹脂により封止する工程」を含む，半導体装置の製造方法に係る発明であるのに対して，引用例１発明は，半導体装置という物の発明である点。
　
　上記各相違点について検討する。 
・相違点１について 
　半導体装置の半導体素子を搭載する基板において，その上面と下面に配線を有する構造は周知（要すれば，上記の引用例１１の摘記（１１ａ），引用例１２の上記摘記（１２ａ），（１２ｄ）を参照されたい。）の事項である。
　一方，引用例１発明は，引用例１の上記摘記（１ｂ）に「本発明の目的は，ベース基板の実装面上に半導体ペレットが実装される半導体装置において，実装密度を高めることが可能な技術を提供することにある。」と記載されているように，実装密度を高めることを課題とした発明であって，前記課題を解決する為に，上記摘記（１ｃ）に記載されるように「半導体ペレット３はバンプ電極１０を介在して半導体ペレット１の占有面積内に配置される」構造を採用したものといえる。
　そして，ベース基板が，その上面と下面に配線を有することは，引用例１発明の前記の課題の解決を妨げるものではないから，引用例１発明のベース基板として，前記周知の，その上面と下面に配線を有する基板を用いることは当業者が適宜なし得たことである。
　そして，このような構成を採用したことによる効果も，当業者が予測する範囲内のものである。
　したがって，引用例１発明において，相違点１に係る本願発明１の構成を容易に想到できたものと認められる。
　
・相違点２について
　引用例１発明の解決しようとする課題は，引用例１の上記摘記（１ｂ）に記載されるように「ベース基板の実装面上に半導体ペレットが実装される半導体装置において，実装密度を高めることが可能な技術を提供すること」にある。したがって，引用例１発明において，当該課題を解決することを妨げない限りにおいて，ベース基板として，引用例１に記載されたものに限らず，これ以外のものをも用いようとすることは，当業者の通常の創作能力の発揮であって，格別のこととはいえない。
　一方，裏面に「外部電極」を有する基板の構造は，半導体装置に用いられる基板の構造として周知（要すれば，上記引用例１１の上記摘記（１１ａ），引用例１２の上記摘記（１２ａ）−（１２ｄ）を参照されたい。）である。
　そうすると，引用例１発明の半導体装置の基板として，裏面に外部電極を有する前記周知の基板を用いることは，当業者が容易になし得たことといえる。
　
　また，引用例１発明に係る半導体装置の使用方法として，引用例１の上記摘記（１ｅ）に「半導体装置は，そのベース基板５の電極９にバンプ電極２５を介在して実装基板２３の電極２４に電気的及び機械的に接続する」と記載されているように，ベース基板の裏面の電極９にバンプ電極を介在させて他の電極に接続して使用する方法が想定されているのであるから，この点からも，当業者であれば，引用例１発明の半導体装置の裏面の電極に予めバンプ電極を設けておくこと，すなわち，引用例１発明の基板として，前記周知の，裏面に「外部電極」を有する基板を用いることは，容易に想到し得たことと認められる。
　
　そして，引用例１発明において，このような基板を用いたことによる効果は当業者が予測する範囲内のものである。
　したがって，引用例１発明において，相違点２に係る本願発明１の構成を容易に想到できたものと認められる。
　
　なお，審判請求人は，平成２２年１０月２０日付けの意見書において，「引用文献１１に開示された技術では，「半導体素子１の突起電極が設けられた領域よりも内側に，外側からの封止樹脂の侵入を阻む放熱用の突起３を配設する」ことが開示されております。この特徴により，引用文献１１に記載された発明では，放熱性を高めながら寄生容量を小さくするという効果を得ています。つまり，半導体素子１の突起電極が設けられた領域よりも内側に設けられた突起３は，引用文献１１に記載された発明にとって必要不可欠な構成であると考えられます。このような引用文献１１に記載された技術に対して，引用文献１〜１０のような「第１半導体素子と第２半導体素子とを向かい合わせて接続する構成」を採用しようとしても，上述した突起３が邪魔になって，両半導体素子を接続することができません。以上のように，引用文献１１では，「突起３」が阻害要因となっているために，引用文献１〜１０に記載された技術と組み合わせることは困難です。
　引用文献１２に開示された技術では，段落００２３に記載のように「半導体素子が搭載される基板本体の搭載面側導体パターンのファイン化を容易に図ること」が目的とされており，段落００１５には，半導体素子１６の搭載部分の導体パターンはファイン化されていることが記載されています。ここで，引用文献１２と引用文献１〜１０とを組み合わせることを考えます。つまり，半導体素子１６に他の半導体素子が向かい合わせで接続されるとともに，他の半導体素子を収納するための開口部が基板本体に形成された場合を考えます。この場合，基板本体に，開口部が形成されますので，当然ながらファイン化された搭載面側導体パターンを形成するための面積が小さくなり，限定されてしまいます。つまり，開口部の存在により，引用文献１２が目的とする「搭載面側導体パターンのファイン化を容易に図ること」が難しくなってしまいます。以上のように，引用文献１２では，「搭載面側導体パターンのファイン化を容易に図る」という目的が阻害要因となっているため，引用文献１〜１０に記載された技術と組み合わせることは困難です。」として組合せの阻害要因を主張する。
　しかしながら，引用例１１に開示された「半導体素子１の突起電極が設けられた領域よりも内側に，外側からの封止樹脂の侵入を阻む放熱用の突起３を配設する」技術と，引用例１１の裏面の配線膜に形成された突起電極を有する基板とは，密接不可分な関係を有するものではなく，両者はそれぞれ独立した技術であるといえるから，引用例１１に記載された前記基板を，引用例１１と同じ半導体装置という技術分野に属する発明である引用例１発明の基板として用いることに困難があるとはいえない。
　また，引用例１２の上記摘記（１２ａ），（１２ｄ）には，ボール形状の外部接続端子を有する基板が，引用例１２に係る発明の従来の技術として示されており，引用例１２の上記摘記（１２ｂ），（１２ｃ）の記載を併せて解釈すれば，はんだボールを使用したＢＧＡ(Ball Grid Array) タイプの半導体パッケージが，引用例１２に係る発明の出願前に周知であったものと理解することができる。
　すなわち，引用例１２のボール形状の外部接続端子を外部電極として備えた基板は，引用例１２に係る発明の従来の技術としても示されていることから，「搭載面側導体パターンのファイン化を容易に図ること」を目的とした引用例１２に係る発明の半導体素子１６の搭載部分の導体パターンをファイン化した構造とは，独立した技術であるといえる。
　したがって，引用例１２に記載された，ボール形状の外部接続端子を外部電極として備えた前記基板を，引用例１発明の基板として用いることに，前記「半導体素子１６の搭載部分の導体パターンをファイン化した構造」に由来する困難があるとは認められない。
　以上のとおりであるから，審判請求人の前記阻害要因についての主張は採用することができない。
　
・相違点３について
　半導体装置において，半導体素子を外部からの影響から保護するために，該半導体素子を樹脂により封止することは周知（要すれば，上記引用例１３，１４，１６の記載を参照されたい。）の構造である。
　また，引用例１４の上記摘記（１４ｂ）の「第３図従来例にあっては，第２図従来例に比べて封止の耐湿性および耐熱ストレス性が改善されるものの，封止キャップの材料コストがかかる上，実装面積が大きくなってしまうという問題があり，さらに，半導体素子とプリント基板とを接続するバンプ接続部の耐熱ストレス性が悪くなってバンプ接続部にクラックが発生し易い上，第２図従来例に比べて線間絶縁性も悪くなるという問題があった」との記載から，本願出願前に，封止キャップを用いた封止には，封止用樹脂を配した封止と比べて，「封止キャップの材料コストがかかる」，「実装面積が大きくなってしまう」等の課題があることが知られていたことが理解できる。
　してみれば，封止手段として封止用キャップを用いている引用例１発明において，上記「封止キャップの材料コストがかかる」，「実装面積が大きくなってしまう」等の課題が特に問題になり，望ましくない場合において，上記「封止用キャップ」に替えて，半導体素子の封止手段として周知である「樹脂」による封止を用いることにつき，当業者であれば十分な動機付けがあったということができる。
　そうすると，引用例１発明の，封止用キャップに替えて樹脂で封止することは当業者が容易になし得たことである。また，その効果も当業者が予測する範囲内のものである。
　したがって，引用例１発明において，相違点３に係る本願発明１の構成を容易に想到できたものと認められる。
　
・相違点４について
　引用例１発明において，封止の「前」に，当該封止の対象物である，半導体ペレット１の外部端子２と半導体ペレット３の外部端子４とをバンプ電極１０を介在して電気的及び機械的に接続したものを，前記半導体ペレット３を凹部内に配置し，かつ，ベース基板の電極６と，前記半導体ペレット１の外部端子２とを，バンプ電極１０を介在して電気的及び機械的に接続されるようにベース基板に搭載する工程を経る必要があることは自明である。
　また，ベース基板に，半導体ペレット１の外部端子２と半導体ペレット３の外部端子４とをバンプ電極１０を介在して電気的及び機械的に接続したものを，前記半導体ペレット３を凹部内に配置し，かつ，ベース基板の電極６と，前記半導体ペレット１の外部端子２とを，バンプ電極１０を介在して電気的及び機械的に接続されるように搭載する「前」に，当該搭載される対象である「ベース基板」と，搭載すべき対象である「半導体ペレット１の外部端子２と半導体ペレット３の外部端子４とをバンプ電極１０を介在して電気的及び機械的に接続したもの」をそれぞれ準備する工程を経る必要があることも明らかである。
　そうすると，本願発明１に規定された各工程を含む方法は，当該「半導体装置」を製造する際に当業者が通常行う工程の手順を規定したものであって，当該手順を想起することに格別の困難を認めることはできない。また，その効果も当業者が予測する範囲内のものである。　
　したがって，引用例１発明において，相違点４に係る本願発明１の構成を容易に想到できたものと認められる。
　
５　むすび 
　以上のとおり，本願発明１は，引用例１に記載された発明と引用例１１，１２，１３，１４，１６に記載された周知技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
　したがって，本願は，他の請求項について検討するまでもなく，拒絶すべきものである。
　
　よって，結論のとおり審決する。