【事件の表示】
　平成　９年特許願第１６３０１６号「グラフィックスイメージの非同期表示のための方法および装置」拒絶査定不服審判事件〔平成１０年　４月１０日出願公開、特開平１０−　９１１３５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　平成　９年　６月１９日　特許出願（パリ条約による優先権主張１９９６年６月２８日、米国）
　平成１９年　９月　４日　拒絶理由通知（同年９月６日発送）
　平成２０年　２月　５日　意見書・手続補正書
　平成２０年１０月３１日　拒絶査定（同年１１月１１日送達）
　平成２１年　２月　９日　本件審判請求
　平成２１年　３月１１日　手続補正書
　平成２２年　３月　５日　審尋（同年３月９日発送）
　平成２２年　６月　７日　回答書
　平成２２年７月２日、同年７月２６日に応対した応対記録
　
（手続きについての付記）
　本件を審理するにあたり、
１）本願の明細書又は図面（以下、「明細書等」ということがある。）には互いに整合しない記載が多数あり、本願の明細書等に記載された技術的事項の認定が容易でないこと、
２）審判請求人は、出頭して説明する用意がある旨、平成２２年６月７日付け回答書に記載していること
から、審判合議体は審判請求人に対し、以下ａ）、ｂ）について技術説明を要請した。
ａ）ディスプレイコントローラが備える各手段において実行される処理。
ｂ）前記各手段が結合したディスプレイコントローラ全体の動作。
　これに対し、審判請求人からは、対応できない旨の回答があった（上記応対記録参照）。そこで、審判合議体は、面接を行うことなく、書面に基づいて審理を行った。
　
第２　平成２１年３月１１日付け手続補正の却下の決定について
　
［補正却下の決定の結論］
　平成２１年３月１１日付けの手続補正（以下、「本件補正」という。）を却下する。
　
［理由］
１　本件補正の概要
　平成２１年３月１１日付けの手続補正は、明細書の特許請求の範囲の請求項１、８、１３、１７を補正するものであるところ、そのうち、請求項１についての補正は、補正前に
　
「コンピュータシステムにおいて、少なくとも一つのディスプレイ装置に対するグラフィックスデータの非同期的出力を制御するためのディスプレイコントローラであって、
　第１のレートのグラフィックス表示データ、タイミング信号、および水平走査レートを示す信号を受け取るタイムベース変換手段であって、予め記憶された所定の式を用いた所与のパラメータに対する計算を行って、少なくとも一つの第２の非同期的レートでグラフィックス表示データを出力するタイムベース変換手段と、
　該タイムベース変換手段に結合された保持手段であって、該少なくとも一つの第２の非同期的レートでグラフィックス表示データを受け取って保持し、保持した該グラフィックス表示データを出力するための保持手段と、
　該保持手段および該タイムベース変換手段に結合された補間手段であって、該グラフィックス表示データを少なくとも一つのグラフィックス表示解像度にスケールアップし、該グラフィックス表示データを表示装置に出力する補間手段と、
　該補間手段および該タイムベース変換手段に結合された水平離散時間発振手段であって、水平走査パラメータに比例した少なくとも一つの所定の値を受け取って、水平フェーズ値を示す信号を該補間手段に出力し、実行信号を該タイムベース変換手段に出力する水平離散時間発振手段と、
　該保持手段および該補間手段に結合された垂直離散時間発振手段であって、垂直スケールアップ比を示す所定の分子値および所定の分母値を受け取って、垂直フェーズに比例する値および、垂直走査の終わりを示す値を出力する垂直離散時間発振手段と、
を有するディスプレイコントローラ。」
　
とあったものを、
　
「コンピュータシステムにおいて、少なくとも一つのディスプレイ装置に対するグラフィックスデータの非同期的出力を制御するためのディスプレイコントローラであって、
　第１のレートのグラフィックス表示データ、タイミング信号、および第１のレートと少なくとも一つの第２の非同期的レートとの水平走査レートを示す信号を受け取るタイムベース変換手段であって、予め記憶された所定の式を用いた所与のパラメータに対する計算を行って、少なくとも一つの第２の非同期的レートで、第１のレートのラインと少なくとも一つの第２の非同期的レートで要求されるラインとが比較された比較結果によって示される必要なラインの数に基づいたグラフィックス表示データを出力するタイムベース変換手段と、
　該タイムベース変換手段に結合された保持手段であって、該少なくとも一つの第２の非同期的レートでグラフィックス表示データを受け取って保持し、保持した該グラフィックス表示データを出力するための保持手段と、
　該保持手段および該タイムベース変換手段に結合された補間手段であって、該グラフィックス表示データを少なくとも一つのグラフィックス表示解像度にスケールアップし、該グラフィックス表示データを表示装置に出力する補間手段と、
　該補間手段および該タイムベース変換手段に結合された水平離散時間発振手段であって、第１のレートの水平方向サイズと第１のレートの水平走査の総数と少なくとも一つの第２の非同期的レートの水平方向サイズとを含む水平走査パラメータに比例した所定の値を受け取って、所定の式に基づく受け取った値の比較により得られる水平フェーズ値を示す信号を該補間手段に出力し、少なくとも一つの第２の非同期的レートの水平走査レートを示す実行信号を該タイムベース変換手段に出力する水平離散時間発振手段と、
　該保持手段および該補間手段に結合された垂直離散時間発振手段であって、垂直スケールアップ比を示す、少なくとも一つの第２の非同期的レートの垂直方向サイズに比例する所定の分子値および、第１のレートの垂直方向サイズに比例する所定の分母値を受け取って、所定の式に基づく受け取った値の比較により得られる垂直フェーズに比例する値および、垂直走査の終わりを示す値を出力する垂直離散時間発振手段と、を有するディスプレイコントローラ。」（以下「本願補正発明」という。）
　
と補正しようとするものである。
　
２　補正の目的
２−１　補正事項
　上記請求項１についての補正は、以下の補正事項からなる。
（１）　タイムベース変換手段が受け取る水平走査レートを示す信号について、補正前に「水平走査レートを示す信号」とあったものを、「第１のレートと少なくとも一つの第２の非同期的レートとの水平走査レートを示す信号」とする補正。
（２）　タイムベース変換手段が出力するグラフィックス表示データについて、補正前に「グラフィックス表示データ」とあったものを、「第１のレートのラインと少なくとも一つの第２の非同期的レートで要求されるラインとが比較された比較結果によって示される必要なラインの数に基づいたグラフィックス表示データ」とする補正。
（３）　水平離散時間発振手段が受け取る値について、補正前に「水平走査パラメータに比例した少なくとも一つの所定の値」であったものを、「第１のレートの水平方向サイズと第１のレートの水平走査の総数と少なくとも一つの第２の非同期的レートの水平方向サイズとを含む水平走査パラメータに比例した所定の値」とする補正。
（４）　水平離散時間発振手段が補間手段に出力する水平フェーズ値を示す信号について、補正前に「水平フェーズ値を示す信号」とあったものを、「所定の式に基づく受け取った値の比較により得られる水平フェーズ値を示す信号」とする補正。
（５）　水平離散時間発振手段がタイムベース変換手段に出力する実行信号について、補正前に「実行信号」とあったものを、「少なくとも一つの第２の非同期的レートの水平走査レートを示す実行信号」とする補正。
（６）　垂直離散時間発振手段が受け取る所定の分子値と所定の分母値について、補正前に「所定の分子値」、「所定の分母値」とあったものを、それぞれ、「少なくとも一つの第２の非同期的レートの垂直方向サイズに比例する所定の分子値」、「第１のレートの垂直方向サイズに比例する所定の分母値」とする補正。
（７）　垂直離散時間発振手段が出力する垂直フェーズに比例する値および、垂直走査の終わりを示す値について、補正前に「垂直フェーズに比例する値および、垂直走査の終わりを示す値」とあったものを、「所定の式に基づく受け取った値の比較により得られる垂直フェーズに比例する値および、垂直走査の終わりを示す値」とする補正。
　
２−２　補正事項の検討
　以下、上記補正事項について検討する。
（１）補正前は、「水平走査レートを示す信号」が、第１のレートの「水平走査レートを示す信号」なのか、或いは、第２の非同期的レートの「水平走査レートを示す信号」なのか不明りようであったものを、「第１のレートと少なくとも一つの第２の非同期的レートとの水平走査レートを示す信号」と明りようにする補正である。
　
（２）少なくとも一つの第２の非同期的レートでタイムベース変換手段から出力される「グラフィックス表示データ」について、「第１のレートのラインと少なくとも一つの第２の非同期的レートで要求されるラインとが比較された比較結果によって示される必要なラインの数に基づいたグラフィックス表示データ」に限定する補正である。
　
（３）水平走査パラメータに比例した所定の値の数が、補正前の「少なくとも一つ」から、補正後は、「第１のレートの水平方向サイズ」、「第１のレートの水平走査の総数」、「第２の非同期的レートの水平方向サイズ」とを含む少なくとも三つ以上に限定する補正である。
　なお、本願の願書に最初に添付した明細書【００５６】には、「【００５６】図３は、本発明の非同期拡張回路に関連する要素を示すブロック図である。本発明の非同期拡張回路において用いられる拡張パラメータは、以下のように計算され得る。すなわち、所与のパラメータＨSIZE LCD（LCDパネルの画素単位で表現した水平方向サイズ）、…」との記載があり、図３の非同期拡張回路は、水平ＤＴＯ３１５（水平離散時間発振手段）を備えている。そうすると、水平ＤＴＯ３１５（水平離散時間発振手段）に「ＨSIZE LCD（LCDパネルの画素単位で表現した水平方向サイズ）」が入力される旨の直接的記載はないものの、水平ＤＴＯ３１５（水平離散時間発振手段）が各種タイミング信号を入力して処理する回路であることを考慮すると、水平離散時間発振手段が受け取る信号に「第２の非同期的レートの水平方向サイズ」を追加する補正が新たな技術的事項を導入するものとは言えない。
　
（４）「水平フェーズ値を示す信号」を「所定の式に基づく受け取った値の比較により得られる水平フェーズ値を示す信号」とする補正は、「水平フェーズ値を示す信号」を所定の式に基づく受け取った値の比較により得られるものに限定する補正である。
　なお、「水平フェーズ」が「所定の式に基づく受け取った値の比較により得」られるものであることは、願書に最初に添付した明細書又は図面には、直接的な記載はない。しかしながら、水平離散時間発振器が受け取った信号を処理して「水平フェーズ」を出力していることに相違ないこと、「水平フェーズ値」、「所定の式」、「受け取った値」、「比較」のそれぞれについて具体的な説明が無く、補正後においても「水平フェーズ値」の具体的な生成方法は依然として不明であると言わざるを得ないことを考慮すると、補正により新たな技術的事項を導入したとまでは言えない。
　
（５）「実行信号」とあったものを、「少なくとも一つの第２の非同期的レートの水平走査レートを示す実行信号」とする補正は、実行信号の説明を付加する補正であるから、明りようでない記載の釈明に該当する。
　
（６）補正前に「所定の分子値」、「所定の分母値」とあったものを、それぞれ、「少なくとも一つの第２の非同期的レートの垂直方向サイズに比例する所定の分子値」、「第１のレートの垂直方向サイズに比例する所定の分母値」とする補正は、「所定の分子値」、「所定の分母値」にそれぞれ説明を付加する補正であるから、明りようでない記載の釈明に該当する。
　
（７）「垂直フェーズに比例する値」を「所定の式に基づく受け取った値の比較により得られる垂直フェーズに比例する値」にする補正は、「垂直フェーズ」を得る過程を限定する補正である。
　なお、「垂直フェーズ」が「所定の式に基づく受け取った値の比較により得」るものであることは、願書に最初に添付した明細書又は図面には、直接的な記載はない。しかしながら、垂直離散時間発振器が受け取った信号を処理して「垂直フェーズ」を出力していることに相違ないこと、「所定の式」、「受け取った値」、「比較」のそれぞれについて具体的な説明が無く、補正後においても「垂直フェーズ」の具体的な導出方法は不明であると言わざるを得ないから、補正により新たな技術的事項を導入したとまでは言えない。
　
　以上のとおり、本件補正のうち、請求項１についてする補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法（以下、「平成１８年改正前特許法」という。）第１７条の２第４項第２号に規定する特許請求の範囲の減縮と、同項第４号に規定する明りようでない記載の釈明を目的とする補正である。
　そこで、本件補正後の特許請求の範囲の請求項１に係る発明が、特許出願の際独立して特許を受けることができるものであるか（平成１８年改正前特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に適合するか）について以下に検討する。
　
３　独立特許要件の検討
３−１　本願補正発明
　本願補正発明は、「第２　１」に記載したとおりである。
　
３−２　発明の詳細な説明の記載について
　本願の明細書の発明の詳細な説明は、当業者が本願補正発明の実施をすることができる程度に明確かつ十分に、記載したものであるか否か、以下、検討する。
　
３−２−１　発明が解決しようとする課題等
３−２−１−１　発明が解決しようとする課題等に関する記載
　本願の明細書等には、発明の属する技術分野、従来の技術、発明が解決しようとする課題、発明の効果について、以下の記載がある。
　
（Ａ）　発明の属する技術分野
「【０００１】…本発明は、ポータブルコンピュータ分野に関連し、SIMULSCAN(R)機能を有するあるいは有さないフラットパネルディスプレイを備えたラップトップ、ノートその他の同様なポータブルコンピュータに関する。本発明は特に、固定解像度LCD（液晶ディスプレイ）パネルディスプレイ上における高解像度グラフィックスデータの表示に関する。」
　
（Ｂ）　従来の技術
「【０００３】…ポータブルコンピュータの基本的な要素の一つにディスプレイがある。ブラウン管（CRT）ディスプレイは比較的大型であり、重量が重くかつ大電力を必要とするため、代替技術が活発に検討されている。フラットパネルディスプレイ技術は、CRTディスプレイ技術の重要な代替技術となり得る。…フラットパネルディスプレイは、様々なタイプのディスプレイを包含するが、液晶ディスプレイ（LCD）が最も普通に用いられる。LCDディスプレイは、コンパクトかつ比較的平らであり、消費電力が少なく、また多くの場合においてカラー表示が可能であるという利点を有している。LCDディスプレイの典型的な欠点は、明るい光、特に明るい自然光の中でのコントラストが低いこと、低温における性能が一定しないこと、および固定数のマトリックス状要素のために表示解像度が制約されることなどである。これらの制限のうち、固定解像度はマルチメディア環境におけるLCDの使用において大きな問題となり得る。…」
　
（Ｃ）　発明が解決しようとする課題
「【０００５】…LCDフラットパネルディスプレイの解像度は、LCDの物理的な構造によって決定され得る。…。固定解像度であるLCDディスプレイは、特にマルチメディアシステム中において問題となる。なぜなら、そのようなシステムは、高解像度のグラフィックスを表示するアプリケーションの利点を最大に活用するために表示解像度を変更することを要求する場合があるからである。また、ディスプレイコントローラのメーカーがVGA、SVGAおよびXGAのフル互換性を謳うためには、固定パネル解像度の制約を克服しなければならない。
【０００６】
【表１】
【０００７】アナログCRTと同様に、LCDパネルは、水平および垂直走査信号によって制御され得る。…。水平および垂直走査信号は、表示解像度に比例する周波数に設定される。…。高解像度のディスプレイは従って、比較的低解像度のディスプレイよりも高い走査周波数を一般に有する。
【０００８】高解像度に比例して高周波数となるという基本法則を用いれば、ネイティブの走査周波数を維持したままで低解像度ディスプレイの低走査周波数を複製(replicate)することによって、ある程度のスケールダウンが可能である。例えば800画素×600画素の固定解像度ディスプレイでは、データをディスプレイにクロックする周波数を低めることにより、解像度640画素×480画素の出力にスケールダウンすることができる。拡張関連の問題におけるこの種のアプローチは、同期的アプローチと呼ばれる。しかし同期的アプローチは、特定の解像度に拡張する際において欠点を有し得る。
【０００９】拡張したい解像度に必要な走査周波数間の関係のため、同期的アプローチは望ましくない場合がある。フリッカーおよび関連して起こるライン落ち(line dropping)などの視覚的不具合は、目に付いて邪魔になる像を生成することがある。また、水平フリッカーが目に付く場合があり、これは表示の一部が横方向にぶれるためいっそう邪魔になる。これは、拡張スキームが、ある解像度において生成された全てのラインを別の解像度における対応するラインに反映させることが不可能であることに起因する。互いに割り切れる解像度どうしが同期的アプローチには最も適している。
【００１０】CRTディスプレイのラインとLCDディスプレイのラインとの比が、異なる表示解像度および異なる固定解像度表示能力を有するために整数でなくなり、また、一般に表示データが生成されるタイムベースを出力表示解像度が生成されるタイムベースから切り離すことが好ましいと考えるとき、非同期的アプローチが必要になり得る。CRTの２ライン毎にLCDディスプレイの３ラインを表示しなければならない場合などがこれにあたる。
【００１１】従来技術による方法は、駆動したい各ディスプレイに対してハードウェアを重複して設けるなどする、比較的高価なデュアル・パスアプローチを用いるものである。ハードウェアコストに加えて、デュアル・パスアプローチではバンド幅要求がほぼ倍増し、利用可能なバンド幅はほぼ半分となる。デュアル・パスアプローチの他の欠点としては、ソフトウェアの非透明性がある。デュアル・パスアプローチにおいてディスプレイ関連ソフトウェアを各解像度で動作させるためには、標準レジスタ内容、標準アドレスその他に対して別々の変更が必要になることがある。
【００１２】グラフィックスの解像度を変更するとき、スケールダウン、すなわちパネルよりも大きい表示解像度のイメージを表示する際にはあまり問題がない。しかし、スケールアップにおいては特殊な問題が起こり得る。高解像度の固定解像度パネルディスプレイにおいて低解像度のグラフィックスを表示しようとするとき、様々な補償方法を用いることができる。補償機能は、シャドウレジスタおよび拡張レジスタを使用することで実現することができる。補償方法および出力解像度等の所望のパラメータの両方とも、レジスタを使用して設定し得る。
【００１３】ある種のシステムは、センタリングと呼ばれる補償技術を用いる。センタリングによれば、高解像度ディスプレイ中における低解像度グラフィックスイメージは、ディスプレイの中央に表示される。640画素×480画素の表示を例えば1024画素×768画素ディスプレイ中においてフルカラーでセンタリングする際の問題として、バンド幅制限がある。ネイティブモードで640画素×480画素をサポートするディスプレイ上において（例えばネイティブ640画素×480画素タイミングが25MHz）は、24ビットまたは32ビット／ピクセルのカラーをサポートするために十分なバンド幅が得られ得る。しかし、640画素×480画素の解像度のネイティブタイミングをサポートしない固定パネル1024画素×768画素ディスプレイなどにおけるように、周波数が増加するにつれて解像度間の周波数に比例して必要バンド幅が増加する。ほとんどの32ビットまたは64ビットコントローラは、640画素×480画素のネイティブ解像度においては24ビットまたは32ビットフルカラーしかサポートしない。センタリングおよび従来技術における拡張技術のもう一つの問題は、それをサポートするために必要となるプログラミングの範囲の問題である。多くのシャドウレジスタをプログラムせねばならず、また、拡張表示設定をコンフィギュレーションした後保存するための保護メカニズムを導入しなければならない。
【００１４】図１は、従来技術によるセンタリングを示す図である。センタリング中、640画素×480画素の解像度を有するグラフィックスウィンドウ１００が、1024画素×768画素の固定解像度で表示を行うことが可能なディスプレイ固定解像度パネル１０１上に表示され得る。グラフィックスウィンドウ１００は、高解像度グラフィックスを有するコンピュータゲームなどのソフトウェアアプリケーションによって生成される。そのようなコンピュータゲームは、統一性および互換性のため、ディスプレイの解像度性能に関わらずに640画素×480画素の解像度の表示を生成する場合がある。
【００１５】小さい表示をより高解像度のパネル中に物理的にセンタリングするためには、サイズの差を調整しなければならない。さらに、通常のVGAタイミング（25MHz付近であり得る）と、LCDパネルのネイティブタイミング（1024画素×768画素ディスプレイの場合65MHz付近であり得る）との差もまた調整されなければならない。すなわちセンタリング中においてパネルは、ブランク画素を生成することにより、低解像度グラフィックスモードと高解像度パネルとの差をアクティブに調整しなければならない。結果として得られる表示は往々にして小さすぎて見えないことがある。1024画素×768画素パネルの場合、９〜１０インチのディスプレイ表面のうちの３分の１がセンタリング中は不使用状態になり得る。このことはパネル性能の浪費であるばかりでなく、タイミング変換(timing translation)のためにリフレッシュレートが悪化し、表示された情報は往々にして小さすぎてWindows(R)においてもDOSテキストモードにおいても読めなくなる。経済的観点から見れば、ユーザはパネルディスプレイの解像度を高めるためのコストを払うことによってわざわざパフォーマンスを劣化させたことになる。
【００１６】垂直スケーリングのための別の補償技術として、ラインリプリケーション(line replication)が知られている。ラインリプリケーションあるいはストレッチング技術においては、Ｎ番目毎のラインが後のライン上に複製される可能性がある。テキストモードにおいては、パネル全体を均一に埋めるためのブランクラインを挿入することがある。
【００１７】異なる表示解像度を有する２つのディスプレイ装置を、SIMULSCAN(R)出力または補助出力を介して駆動しようとするとき、更に別の問題が発生する。例えば、Microsoft(R)Windows(R)の実行中に、SIMULSCAN(R)ディスプレイの場合におけるように、アイコンを用いてデュアルディスプレイモードをアクティブにすることができる。次にWindows(R)のグラフィックドライバインターフェイス（GDI）を介して、要求が適切なディスプレイドライバおよびハードウェアに渡される。しかし、片方あるいは両方のディスプレイに対して一つのグラフィックス解像度のみしか同時に選択することが出来ない。すなわち、特定のSIMULSCAN(R)環境においては、各ディスプレイが別々の表示解像度を有することが望ましくないことがあり得る。従って、800画素×600画素のLCDディスプレイを有するノートシステム上において、SIMULSCAN(R)出力として外部LCDプロジェクションパネルを駆動するために例えば640画素×480画素の解像度が選択されると、LCD出力は前述のように「センタリング」されるか他の方法で調整されなければならなくなる。
【００１８】典型的には、他の要素はよりフレキシブルであることが多いため、固定解像度パネルがグラフィックススケーリングにおいて最も大きな困難を呈する。真の互換性のためには、あるシステムによって生成され得る全ての解像度が固定パネル上で表示され得なければならない。しかしCRT型プロジェクションシステムの中には、タイミングおよび解像度パラメータがフレキシブルでないために、ネイティブ解像度のみでしか使用できないものものある。このネイティブ解像度は、非標準的なタイミングあるいは解像度を使用することがあるため、特に問題となる。
【００１９】プロジェクションCRTディスプレイの典型的なネイティブ解像度は、640画素×480画素である。固定解像度プロジェクションシステムを使用した場合、プロジェクションシステムの解像度がパネル解像度にマッチしないような固定解像度パネルにおいて問題となる。このような場合、LCDパネルディスプレイをオフにしてしまうのは望ましい選択ではない。また、任意の２つの解像度を独立に表示することが可能な前述のデュアルパス法も、望ましい選択ではない。
【００２０】上記のようなマルチメディアディスプレイ機器を従来のポータブルコンピュータとともに用いた際、固定解像度に関連する問題のために、両ディスプレイ上で（内部ディスプレイまたはプロジェクションディスプレイに関わらず）同時に表示可能なのは単一の表示解像度のみになる場合がある。多くの場合において、プレゼンテーション用の材料を外部モニター上にプロジェクトする一方で、他の情報（例えば話者のメモなど）を内部ディスプレイに表示することが望ましいことがある。また、内部ディスプレイと外部ディスプレイとを切り替えることによって、話者がイメージをプロジェクション表示する前にプリビューすることが望ましいこともある。更に、コンピュータが使用されるその他の場面において、例えばCADシステム、スプレッドシートあるいはワードプロセッサなどの使用の際に、２つの画像ディスプレイ上に異なるイメージを表示させる必要が発生することがある。特に、Windows(R)を使用することにより、ユーザがあるウィンドウ（またはアプリケーション）を第１の画像ディスプレイ（例えばラップトップフラットパネルディスプレイ）上に開き、かつ別のアプリケーションを第２のディスプレイ（例えば外部モニタ）上に開くことが可能になることが望まれるかも知れない。従って、例えば、ユーザがスケジューラ（日時管理ソフト）プログラムを一つのディスプレイ上に表示する一方で、別のディスプレイ上でワードプロセッサプログラムを操作することが、可能になり得る。
【００２１】従来技術において通常用いられる、一つのコンピュータを駆動して異なるイメージを有する複数のディスプレイを提供するための方法−−例えば前述のデュアルパス法など−−が有する欠点は、ハードウェアコストのみにとどまらない。ラップトップまたはノート型コンピュータの場合、デュアルパス法はコストのみならず、電力消費、重量およびサイズを増大させ得る。電力、コスト、サイズおよび重量を最小化することは、競合の激しいノートブックコンピュータ市場においては特に重要である。
【００２２】２つのディスプレイを駆動するための他の方法として、２つの表示信号がリフレッシュレートをシェアすることを包含する方法がある。２つの異なる表示解像度を忠実に供給するためには、異なる解像度、異なる画素深さおよび／またはリフレッシュレートを有する２つの画像ディスプレイのために、２つの別々の信号を生成することが望ましいことがあり得る。例えば、異なるグラフィックスモードの２つの表示を生成したり、あるいは、一方の表示をグラフィックスモードにし他方をテキストモードにして生成することが望ましいかも知れない。また、２つの異なるディスプレイ（例えばフラットパネルディスプレイとCRT）が、互いに異なるリフレッシュレートを用いる場合もある。あるいは、一方のディスプレイが、他方のディスプレイには適さないある特定のリフレッシュレートにおける動作時においてその性能を発揮するようなディスプレイであるかもしれない。しかし、イメージを固定解像度ディスプレイのためにスケールアップする場合、補間などの伝統的な方法は利用不可能であるか不十分であったりする。
【００２３】補間は、画像イメージをスケールアップするために用いられる周知の従来技術である。補間スキームにおいては、典型的にはソース画像イメージ中の隣接する数個の画素を用いて、追加的な新しい画素を生成する。ソースイメージデータを垂直補間する際には、走査線順型保持スキーム(scan-line-dominant-order-of-storing scheme)において、スループット性能上の問題が発生し得る。なぜならば、垂直補間は通常異なる走査線からの画素を要求するためである。異なる走査線にアクセスするためには、ディスプレイメモリの異なるページからデータを検索することが必要であり、非アライン(non-aligned)あるいは非ページモードの読み出しアクセスが強制される。非ページモード読み出しアクセスは、先行してチャージされた行中のメモリ位置に対するページモードアクセスよりも、多くのクロックサイクルを要求し得る。従って、垂直補間中におけるメモリ位置に対する平均メモリアクセス時間は、同じ行内で行われる連続的なメモリアクセスよりも非常に大きくなり得る。垂直補間中の平均メモリアクセス時間が長いと、グラフィックスコントローラチップの総スループット性能が減少し得る。
【００２４】異なる行にまたがったアクセスの回数を減らすためには、グラフィックスコントローラチップは、ローカルメモリエレメント中の先行走査線を検索かつ保持してもよい。例えば、グラフィックスコントローラチップは、図２において走査線Ａ−Ｂに対応する全画素を検索および保持し、検索された画素をグラフィックスコントローラチップ中に位置するローカルメモリ内に保持することができる。次にグラフィックスコントローラチップは、走査線Ｃ−Ｄに対応する画素を検索し、ローカルメモリ内に保持された画素を用いて補間を行うことができる。
【００２５】本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、低解像度表示データをより高解像度を有する固定解像度パネル用にスケールアップするディスプレイコントローラを提供することにある。」
　
（Ｄ）　発明の効果
「【００８３】…本発明のディスプレイコントローラによれば、表示データの非同期的出力を制御することおよび補間を用いることにより、低解像度表示データをより高解像度を有する固定解像度パネル用にスケールアップすることができる。」
　
３−２−１−２　発明が解決しようとする課題等に関する記載のまとめ
　上記（Ａ）〜（Ｄ）の記載から、本願の技術分野、従来技術、課題等として、以下の事項が読み取れる。
　
ア　本願は、ＣＲＴ等に表示する低解像度のグラフィックデータを、ＬＣＤディスプレイ等の固定の高解像度フラットパネルディスプレイに表示する高解像度のグラフィックデータに、非同期的にスケールアップするディスプレイコントローラの技術に関するものである。
　
イ　解像度の異なる２つのディスプレイに異なるイメージを非同期的に表示する従来の方法として、デュアルパス法と２つの表示信号がリフレッシュレートをシェアする方法がある。デュアルパス法は、ハードウェアコストの増大、バンド幅要求の倍増、ソフトウェアの非透明性、電力消費の増大、サイズ及び重量の増大という欠点がある。２つの表示信号がリフレッシュレートをシェアする方法は、解像度をスケールアップする際に、補間などの伝統的な方法が利用不可能であるか不十分であるという欠点がある。そして、伝統的な補間の技術は、垂直補間して追加的な新しい画素を生成する際に異なる走査線の画素にアクセスする必要があり、非ページモードの読み出しアクセスでは、スループットが低下するという問題がある。補間の技術として先行する走査線をグラフィックコントローラチップ中のローカルメモリ内に保持することでメモリアクセス回数を減らす技術がある。
　
ウ　本願は、上述の従来技術の欠点や、問題を解決するものである。
　
３−２−２　課題を解決するための手段、発明の実施の形態
３−２−２−１　課題を解決するための手段、発明の実施の形態に関する記載
　本願明細書の発明の詳細な説明には、課題を解決するための手段、発明の実施の形態として、以下の記載がある。
　
（Ｅ）　課題を解決するための手段
「【００２６】…本発明によれば、コンピュータシステムにおいて、少なくとも一つのディスプレイ装置に対するグラフィックスデータの非同期的出力を制御するためのディスプレイコントローラが提供される。本発明のディスプレイコントローラは、第１のレートのグラフィックス表示データ、タイミング信号、および水平走査レートを示す信号を受け取るタイムベース変換手段であって、少なくとも一つの第２の非同期的レートでグラフィックス表示データを出力するタイムベース変換手段と、該タイムベース変換手段に結合された保持手段であって、該少なくとも一つの第２の非同期的レートでグラフィックス表示データを受け取って保持し、保持した該グラフィックス表示データを出力するための保持手段と、該保持手段および該タイムベース変換手段に結合された補間手段であって、該グラフィックス表示データを少なくとも一つのグラフィックス表示解像度にスケールアップし、該グラフィックス表示データを表示装置に出力する補間手段と、該補間手段および該タイムベース変換手段に結合された水平離散時間発振手段であって、水平走査パラメータに比例した少なくとも一つの所定の値を受け取って、水平フェーズ値を示す信号を該補間手段に出力し、実行信号を該タイムベース変換手段に出力する水平離散時間発振手段と、該保持手段および該補間手段に結合された垂直離散時間発振手段であって、所定の分子値および所定の分母値を受け取って、垂直フェーズに比例する値および、垂直走査の終わりを示す値を出力する垂直離散時間発振手段とを有し、そのことにより上記目的が達成される。
【００２７】前記タイムベース変換手段は更に、グラフィックス表示データのラインを保持しグラフィックス表示データの該ラインを前記少なくとも一つの第２の非同期的レートで非同期的に出力する保持手段を有してもよい。
【００２８】前記タイムベース変換手段は更に、前記少なくとも一つの第２の非同期レートの後続のラインが出力準備できたときに前記第１のレートで生成されたラインが依然出力中であれば、前記保持手段に保持されたグラフィックス表示データの前記ラインの出力を繰り返してもよい。
【００２９】前記保持手段は更に、画素値を保持するための少なくとも２つのフリップフロップおよびラインバッファを有してもよい。
【００３０】前記補間手段は更に、前記保持手段に結合されて少なくとも４つの隣接する画素のための画素値を受け取るポリフェーズ補間器を有してもよい。
【００３１】前記補間手段は更に、前記保持手段に結合された離散コサイン変換補間を用いるポリフェーズ補間器を有してもよい。
【００３２】前記水平離散時間発振手段は更に、水平走査ラインサイズに比例した第１の所定の値を受け取り、水平総サイズに比例した第２の所定の値を受け取り、水平フェーズ値を表す信号を前記補間手段に出力し、該第１および第２の所定の値の比に比例して生成された実行信号を前記タイムベース変換手段に出力してもよい。
【００３３】また、本発明によれば、コンピュータシステムにおいて、グラフィックス表示データの出力を制御するための方法が提供される。本発明の方法は、第１の解像度でグラフィックス表示データを受け取るステップと、該第１の解像度に対応する第１のタイムベースから、少なくとも一つの第２の解像度でデータを表示するための少なくとも一つの第２のタイムベースに変換するステップと、表示データを保持装置に保持し、該保持装置からの表示データの補間器への出力を制御するステップと、少なくとも一つの水平サイズパラメータを受け取り、水平フェーズ信号および実行信号を出力するステップと、少なくとも一つの垂直周波数パラメータを受け取り、垂直フェーズ信号および走査区間の終わりを示す信号を出力するステップと、該少なくとも一つの第２の解像度で受け取られたグラフィックス表示データを補間するステップと、該補間器からのグラフィックス表示データを、該少なくとも一つの第２の解像度で少なくとも一つのディスプレイ装置に出力するステップとを有し、そのことにより上記目的が達成される。
【００３４】少なくとも一つの水平サイズパラメータを受け取る前記ステップは更に、該少なくとも一つの水平サイズパラメータを水平離散時間発振器において受け取り、水平フェーズ信号および実行信号を該水平離散時間発振器から出力することを包含してもよい。
【００３５】少なくとも一つの垂直周波数パラメータを受け取る前記ステップは、該少なくとも一つの垂直周波数パラメータを、垂直離散時間発振器において受け取り、垂直フェーズ信号および走査区間の終わりを示す信号を該垂直離散時間発振器から出力することを包含してもよい。
【００３６】前記補間ステップは更に、該保持装置に結合されて少なくとも４つの隣接する画素に対する画素値を受け取るポリフェーズ補間器を用いることを包含してもよい。
【００３７】前記補間ステップは更に、前記ポリフェーズ補間器において離散コサイン変換補間を用いることを包含してもよい。
【００３８】また、本発明によれば、コアロジック、一次および２次メモリ、ならびに少なくとも一つのシステムバスを有するプロセッサと、該プロセッサに結合された、グラフィックスおよびテキスト出力を表示するための少なくとも一つのディスプレイと、該プロセッサおよび該フラットパネルディスプレイに結合されたディスプレイコントローラであって、グラフィックス表示データを第１の解像度で受け取り、少なくとも一つの第２の解像度におけるグラフィックス表示データの非同期的出力を制御するディスプレイコントローラとを有するコンピュータが提供され、そのことにより上記目的が達成される。
【００３９】前記ディスプレイコントローラは更に、第１のレートのグラフィックス表示データ、タイミング信号、および水平走査レートを示す信号を受け取るタイムベース変換手段であって、少なくとも一つの第２の非同期的レートでグラフィックス表示データを出力するタイムベース変換手段と、該タイムベース変換手段に結合された保持手段であって、該少なくとも一つの第２の非同期的レートでグラフィックス表示データを受け取って保持し、保持した該グラフィックス表示データを該第２の非同期的レートで出力するための保持手段と、該保持手段および該タイムベース変換手段に結合された補間手段であって、表示データを該第２の非同期的レートで受け取り、該グラフィックス表示データを少なくとも一つのグラフィックス表示解像度にスケールアップする補間手段と、該補間手段および該タイムベース変換手段に結合された水平離散時間発振手段であって、水平走査線サイズに比例した少なくとも一つの所定の値を受け取って、水平フェーズに比例する値を該補間手段に出力する、水平離散時間発振手段と、該保持手段および該補間手段に結合された垂直離散時間発振手段であって、所定の分子値および所定の分母値を受け取って、垂直フェーズに比例する値および、垂直走査の終わりを示す値を出力する垂直離散時間発振手段とを有してもよい。
【００４０】前記保持手段は更に、画素値を保持するための少なくとも２つのフリップフロップ素子およびラインバッファを有してもよい。
【００４１】前記補間手段は更に、前記保持手段に結合されて少なくとも４つの隣接する画素のための画素値を受け取るポリフェーズ補間器を有してもよい。
【００４２】前記補間手段は更に前記保持手段に結合されたポリフェーズ補間器を有し、該ポリフェーズ補間器は離散コサイン変換補間を用いてもよい。
【００４３】前記制御手段は更に、前記グラフィックス表示データのための現入力解像度および所望の出力解像度に対応する所定の比を保持するための少なくとも一つレジスタ手段を有してもよい。
【００４４】前記少なくとも一つのディスプレイは、固定解像度を有するフラットパネルディスプレイを包含してもよい。
【００４５】前記コンピュータは、更に少なくとも２つのディスプレイを有しており、第１のディスプレイは固定解像度を有するフラットパネルディスプレイを包含し、第２のディスプレイは固定解像度CRTディスプレイを包含してもよい。
【００４６】前記垂直離散時間発振手段が受け取る前記所定の分子はLCDパネルの垂直サイズに比例しており、前記垂直離散時間発振手段が受け取る前記所定の分母はCRTディスプレイの垂直サイズに比例してもよい。
【００４７】前記LCDパネルは固定解像度LCDパネルであり、前記CRTディスプレイは固定解像度CRTプロジェクションディスプレイであってもよい。
【００４８】前記パネルは固定解像度LCDパネルであり、前記CRTディスプレイは固定解像度CRTプロジェクションディスプレイであり、該固定解像度CRTプロジェクションディスプレイの解像度は、該固定解像度LCDディスプレイの解像度よりも低くてもよい。
【００４９】本発明の作用を以下に説明する。
【００５０】本発明のディスプレイコントローラによれば、少なくとも一つの固定解像度パネルディスプレイおよびプロジェクションディスプレイなどの固定解像度CRTディスプレイを有するコンピュータシステムにおいて、少なくとも一つの非同期的表示解像度を固定解像度パネルディスプレイに出力し得る。表示データは、ある一つの解像度、例えば640画素×480画素などでコントローラに入力される。表示データは、CRTディスプレイおよびタイムベース変換器に出力される。タイムベース変換器は、表示データを、600画素×800画素や1024画素×768画素等の固定解像度を有し得る固定高解像度パネルにマッチする解像度に、非同期的に変換する。
【００５１】異なるタイミング信号を比較し、所定の関係に基づいて表示ラインの非同期的出力を制御するタイムベース変換器は、垂直クロック信号VCLK、ドットクロック信号DCLK、CRT水平リフレッシュ信号CRT HDISP、およびLCD水平リフレッシュ信号LCD HDISPから、タイミング入力を受け取り得る。水平離散時間発振器(Horoizontal Discrete Time Oscillator)は、CRTの水平ラインサイズＨSIZE CRT、LCDの総水平ラインＨTOTAL LCDから入力を受け取り得、また、水平フェーズ信号を、ポリフェーズ補間器に出力し得る。ポリフェーズ補間器は、ラインバッファから、第１および第２のＤ型フリップフロップから、および直接タイムベース変換器から受け取った画素の補間を、制御し得る。以下に説明するラインバッファはまた、垂直ラインフィルタとしても機能する。また、LCD DISPを表す信号が水平離散時間発振器から出力され得、上述のタイムベース変換器に入力され得る。垂直離散時間発振器は、垂直スケールアップ比の分母および分子をそれぞれ表すＤ信号およびＮ信号を受け取り得る。また、上述のポリフェーズ補間器に対して、垂直フェーズ信号が出力され得る。エンド・オブ・スキャン（EOS）信号が上述のタイムベース変換器に入力されることにより、垂直走査シーケンスの終わりを制御し得る。ポリフェーズ補間器からの出力は、LCDパネルを駆動するために用いられ得るLCDパネルインターフェイスに入力され得る。
【００５２】上述のようなラインバッファは、表示データの走査ラインを受け取って保持し、かつ、２つのフリップフロップ素子を用いて、ポリフェーズ補間器への表示データ入力を、フリップフロップ素子に対して１クロックサイクルおよびラインバッファに対して１クロックサイクルだけそれぞれ遅延させてもよい。このようにして、４つの隣接する画素がポリフェーズ補間器に同時に入力されて、以下に説明するスケールアップに用いられ得る。コアVGAロジック内で生成された表示データは、タイムベース変換器に出力され得る。タイムベース変換器は、表示データを、CRTディスプレイ、ラインバッファ、ポリフェーズ補間器の入力端子、およびフリップフロップ素子に出力する。フリップフロップ素子出力は、ポリフェーズ補間器の別の入力端子に入力されてもよく、ラインバッファ出力は、ポリフェーズ補間器の更に別の入力端子および別のフリップフロップ素子に入力されてもよい。最後に、ラインバッファ出力と関連したフリップフロップ出力は、ポリフェーズ補間器の４番目の入力端子に入力されてもよい。このようにして遅延をともなう４つの入力は、水平および垂直に隣接する４つの画素を生成し、ポリフェーズ補間器に入力されてグラフィックスデータを所望の出力表示解像度にスケールアップし得る。補間は、入力画素に対して離散コサイン変換を適用することによって達成され得る。補間を用いて、低解像度表示データをより高解像度を有する固定解像度パネル用にスケールアップし得る。
　
（Ｆ）　発明の実施の形態
「【００５３】
【発明の実施の形態】本発明は、ドケットナンバーCRUS-0059の「Method and Apparatus for Expand-ing Graphics Images for Display on LCD Panels」の名称を有する出願に関連している。同出願を本願において援用する。
【００５４】以下の記載は本発明の好適な実施態様を説明する実施例であり、本発明の装置および方法は、他の実施態様においても同様に、本発明の趣旨から逸脱することなく応用され得る。
【００５５】図２は、隣接するソース画素および、補間によって生成された画素を示す図である。図２は、元のソース画像イメージの画素（Ａ、Ｂ、ＣおよびＤ）と、補間によって生成された画素（Ｅ−Ｐ）により、元のソース画像イメージがスケールアップされた様子を示している。例えば画素Ｅは、式（2/3Ａ＋1/3Ｂ）により生成され得る。各画素がRGB形式で表されるならば、画素ＥのRGB成分は、画素ＡおよびＢの対応成分を用いることによって生成され得る。画素Ｋは同様に、式（1/3Ａ＋2/3Ｃ）を用いて生成され得る。画素ＥおよびＦは水平に位置する画素ＡおよびＢを用いて生成されるので、ＥおよびＦのような画素の生成を水平補間と呼ぶ。同様に、ＧおよびＫのような画素の生成を垂直補間と呼ぶ。
【００５６】図３は、本発明の非同期拡張回路に関連する要素を示すブロック図である。本発明の非同期拡張回路において用いられる拡張パラメータは、以下のように計算され得る。すなわち、所与のパラメータＨSIZE LCD（LCDパネルの画素単位で表現した水平方向サイズ）、ＨSIZE CRT（CRTの画素単位で表現した水平方向サイズ）、ＶSIZE LCD（LCDの画素単位で表現した垂直方向サイズ）、ＶSIZE CRT（CRTの画素単位で表現した垂直方向サイズ）、ＨTOTAL CRT（CRTの水平方向画素の総計）、ＶTOTAL CRT（CRTの垂直方向画素の総計）、および垂直フレームレートまたは周波数Ｆv＝１／Ｔvに対して、フレームクロックレートＦVCLK、ＴVCLK、垂直スケールアップ比（Ｎ／Ｄ）、ＨTOTAL LCDおよびＦDCLKおよびＴDCLK、ならびに基準パラメータを、以下の式（１）〜（６）を用いて計算する。
【００５７】所与のフレームレートＦvに対して、ＦVCLKおよびＴVCLKは以下のように計算され得る。
【００５８】
【数１】
　ＦＶＣＬＫ＝ＶＴＯＴＡＬ　ＣＲＴ＊ＨＴＯＴＡＬ　ＣＲＴ＊ＦＶ　　（１）
【００５９】
【数２】
　ＴＶＣＬＫ＝１／ＦＶＣＬＫ＝Ｔｖ／（ＶＴＯＴＡＬ　ＣＲＴ＊ＨＴＯＴＡＬ　ＣＲＴ）　（２）
【００６０】適切なスケールアップを達成するためには、次式の垂直スケールアップ比の分子と分母とのサイズを最小にする比を選択しなければならない。
【００６１】
【数３】
　Ｎ／Ｄ＝ＶＳＩＺＥ　ＬＣＤ／ＶＳＩＺＥ　ＣＲＴ　　（３）
【００６２】次に、水平リトレース要求に基づき、ＨTOTAL LCDが選択され得る。また、以下の関係を用いてＴDCLKが選択されかつ最小化され得る。
【００６３】
【数４】
　ＨＴＯＴＡＬ　ＣＲＴ＝Ｄ／Ｎ＊ＴＶＣＬＫ／ＴＤＣＬＫ＊ＨＴＯＴＡＬ　ＬＣＤ　　（４）
【００６４】基準として用いるための他のタイミングパラメータを、次の関係を用いて計算する。
【００６５】
【数５】
　ＶＴＯＴＡＬ　ＬＣＤ＝Ｎ／Ｄ＊ＶＴＯＴＡＬ　ＣＲＴ　　（５）
【００６６】
【数６】
　ＴＨＬＣＤ＝ＨＴＯＴＡＬ　ＬＣＤ＊ＴＤＣＬＫ　　（６）
【００６７】垂直DTO３１６および水平DTO３１５のパラメータを決定するために、以下の等式を用い得る。
【００６８】
【数７】
　ＰＡＲＡＭ／ＭＯＤＵＬＯ＝（ＶＳＩＺＥ　ＣＲＴ＊ＨＴＯＴＡＬ　ＣＲＴ）／（ＶＳＩＺＥ　ＬＣＤ＊ＨＴＯＴＡＬ　ＬＣＤ）　（７）
【００６９】PARAMは、例えば水平DTO３１５に入力されるＰを表していても良い。MODULOは、水平DTO３１５に入力されるMOD Qを表していてもよい。PARAM値がMODULO値に達したとき、ある出力が生成される。この出力は、水平DTO３１５の場合には、CRTを埋めるために十分なHSIZE CRT３２２入力が受け取られた時点、あるいはHTOTAL CRT３２３に等しいカウントに達した時点を表している。
【００７０】VGAコア３００は、表示データの生成分野で公知の標準的なVGAコントローラを示している。VGAコア３００は、好適な実施態様においてはCRTプロジェクションパネルの表示解像度に対応する画素周波数で、表示データラインを生成し出力し得る。好適な実施態様においては２４ビット／ピクセルのＲＧＢフォーマットで生成されるライン３１２は、周波数３１１でCRTドライバ３２７およびタイムベース変換器３１３に出力される。ライン３１２はまた、32ビット／ピクセルで生成されてもよい。好適な実施態様において、VGAコア３００は、表示情報を640画素×480画素に対応する周波数で生成し得る。CRTドライバ３２７は、当該分野において標準的なCRT（RGB）ディスプレイ技術を用い得るプロジェクションスクリーンなどのCRTディスプレイ３９８に、ラインを出力する。
【００７１】タイムベース変換器３１３は、VGAコア３００からの入力、VCLK３１１、CRT用の水平リトレース信号であるCRT HDISP３２５、VGAコア３００から画素が出力されるレートである「ドットクロック」を表すDCLK３２６、および実行(Carry Out)信号３２１を受け取り、式（１）〜式（６）を用いて以下のようにCRTラインとLCDラインとの間でタイムベース変換を行い得る。DCLK３２６においてCRT３９８解像度に比例したラインが受け取られる。ライン保持素子あるいはラインバッファとしての機能も兼ねているタイムベース変換器３１３内において、周波数３１１で受け取られたラインは、LCDパネルディスプレイ３９９周波数で要求されるラインと比較される。図５は、CRTラインとLCDラインとのタイミング関係を示している。CRT解像度よりも高解像度のLCDパネルに関しては、CRT３９８に対してラインが生成されるよりも速いレートで、LCDパネルディスプレイ３９９はラインを要求するので、複製ライン(duplicate line)がLCDパネルディスプレイ３９９に出力されなければならない。図５は、ラインがLCDパネルディスプレイ３９９およびCRT３９８に対して非同期的に生成される様子を示す。LCDパネルディスプレイ３９９はCRT３９８よりも高解像度なので、CRT３９８のラインタイミング区間の終わりよりも前に別のラインが必要になる。CRT３９８に対して進行中のライン３１２は、LCDパネルディスプレイ３９９に対して繰り返される。
【００７２】タイムベース変換器３１３からの表示データ出力は、垂直フィルタ／ラインバッファ３１４、Ｄ型フリップフロップ３０７、およびポリフェーズ補間器(Polyphase Interpolator)３０５に入力され得る。垂直フィルタ／ラインバッファ３１４は、タイムベース変換器３１３からの表示データを受け取り、好適な実施態様においては例えば離散コサイン変換フィルタなどを用いて表示データをフィルタリングしてもよい。表示データは、垂直離散時間発振器（DTO）３１６の制御の下、垂直フィルタ／ラインバッファ３１４に保持され得る。垂直離散時間発振器（DTO）３１６は、垂直走査の終わりを表す信号EOS３２０を発してもよい。垂直フィルタ／ラインバッファ３１４から出力された表示データは、ポリフェーズ補間器３０５およびＤ型フリップフロップ３０６に入力され得る。
【００７３】水平DTO３１５および垂直DTO３１６を用いて、ＨSIZE LCD、ＨSIZE CRT、ＶSIZE LCD、 ＶSIZE CRT、ＨTOTAL CRT、およびＶTOTAL CRTなどの水平および垂直周波数関連パラメータを供給しかつ制御してもよい。水平DTO３１５は、水平走査のサイズを表すHSIZE CRT３２２信号および水平走査の総数を表すHTOTAL CRT３２３信号を受け取る。水平フェーズを表すHPHASE３２４は、ポリフェーズ補間器３０５に入力され得る。水平DTO３１５のHSIZE CRT３２２およびHTOTAL CRT３２３を比較して得られる実行信号３２１をタイムベース変換器３１３に入力してタイムベース変換器３１３からの出力の制御に用いてもよい。垂直DTO３１６は、式（４）における分母値Ｄおよび分子値Ｎをそれぞれ表すＤ信号３１７およびＮ信号３１８を受け取る。Ｄ信号３１７およびＮ信号３１８は、式（４）中のパラメータ間に望まれる関係に依存して、レジスタ中にプログラムされてもよいし、あるいはソフトウェアによって提供されてもよい。実行を表す垂直フェーズ（VPH）信号３１９が、ポリフェーズ補間器３０５に出力される。
【００７４】ポリフェーズ補間器３０５が画素X(0，1)、X(0，0)、X(1，0)、およびX(1，1)を受け取るように、各Ｄ型フリップフロップ３０６および３０７は垂直方向に追加的な遅延サイクルを加えてもよい。これら４つの画素は、水平および垂直方向の各々において隣接する２つの画素を表している。ポリフェーズ補間器３０５中で生成された画素はパネルインターフェイス３０９に出力される。パネルインターフェイス３０９は、対応するLCDパネルディスプレイ３９９上の表示情報を生成するために用いられ得る。
【００７５】図４は、VCLK４０６を生成するための回路を示す図である。VCO PLL４００は、DCLK４０５の周波数を発生しその安定性を維持する。DCLK４０５は、VCLK DTO４０１およびゲート４０２に入力され得る。入力Ｐ４０３および入力Ｑ４０４もまたVCLK DTO４０１に入力してもよい。入力Ｐ４０３および入力Ｑ４０４は、所望の出力周波数および入力周波数にそれぞれ比例している。DCLK４０５およびDTO４０１からの実行信号をゲート４０２に入力してVCLK４０６を生成するために用い得る。
【００７６】図５は、CRTプロジェクションディスプレイ用に生成されたラインと、固定解像度LCDパネル用に生成されたラインとのタイミング関係を示す、タイミング図である。CRT HS信号５０１はCRT用の水平走査信号を表しており、時刻５０５、５０６、および５０７に示される、CRT水平リトレース区間の終わりに同期している。図示の時刻５０５、５０６、および５０７は、CRTライン生成に対応している。L0およびL1は、CRTディスプレイおよびLCDディスプレイ用に生成される対応ラインのタイミングを比較するために用いられる、任意の表現である。L0はライン０を表し、L1はライン１を表す。L0およびL1は、後のラインの参照番号として再利用される。このようにL0およびL1を指定することにより、CRTディスプレイ用に生成されたL0とLCDディスプレイ用に生成されたL0との関係がわかる。例えば時刻５０６中においては、L0に対するデータが、第２番目のLCDライン用に複製(replicate)されている。本発明は、CRTディスプレイとLCDディスプレイとの間の非同期的関係を開示しているので、時刻５０５と時刻５０６との間の時間区間中にLCD用に表示された任意の数のラインが、L0として複製され得る。
【００７７】図示のCRT HDISP信号５０２は、水平ライン表示中の時間にはアクティブであり、次のライン走査を開始するために戻る時間であるリトレース区間中においては非アクティブである。LCD HS５０３はLCDパネル用の水平走査信号を表しており、LCD HDISP信号５０４のリトレース区間の終わりと一致する。図示のLCD HDISP信号５０４は、水平ラインが表示されている間アクティブであり、次のライン走査を開始するために戻る時間であるリトレース区間中は非アクティブである。図５に示すように、２つのCRTラインの表示に対応する区間中において、３つのLCDラインが表示され得る。２CRTライン毎につき３LCDラインを表示するという要請から、スケーリング係数１．５が導かれる。式（３）に従うCRT解像度とLCDパネル固定解像度との比に基づいて、任意の数のLCDラインがCRTラインの関数として非同期的に生成され得る。L0のための表示データがCRTラインとして出力されているとき、L0がLCDラインとして出力されている。CRT用のL0が終了する前に、LCD用のL0が終了しリトレース区間が開始する。CRT用のL0は依然として出力中なので、LCD用の次のラインはL0を再び書き込み始める。CRTラインおよびLCDライン用の表示データは、VGAコア３００から出力される共通のデータストリームから得られるので、各CRTラインに対してLCDに出力されるライン数は、タイミング差によってのみ影響される。従って、元々CRT出力として生成された表示データを用いて、実用的な限界の範囲内で、任意の数のLCDラインが非同期的に出力され得る。
【００７８】図６に、本発明の離散時間発振器の一実施態様を示す。本発明の水平および垂直DTOブロックを実現するために、図６に示す種類の回路を用いてPLL機能および分周(divide)機能を行い得る。図６の背景として、式（８）は、図６の値Ｐ６０３、Ｑ、Ｆin６０２、ＦOUT６０４との間の関係を表している。
【００７９】
【数８】
　ｆｏｕｔ＝ｆｉｎ（Ｐ／Ｑ）
【００８０】値Ｐ６０３は、累算器６００に入力される。値Ｐ６０３は、式（１）の右辺の有理表現の分子を表している。値Ｐ６０３は、所望の出力周波数Ｆout６０４に対して比例関係を有していてもよい。分母Ｑは、入力周波数Ｆin６０２に対して比例関係を有していてもよい。発明の好適な実施態様において、Ｐ６０３およびＱは、所望の表示解像度およびネイティブ表示解像度のそれぞれの垂直クロック周波数に対して比例関係を有し得る。ネイティブ表示解像度とは、固定パネル表示解像度を意味する。Ｆin６０２がゲート６０１のクロック端子に入力され得る。好適な実施態様において、ゲート６０１はフリップフロップであり得る。累算器６００のカウント出力を、ゲート６０１に入力し得る。ゲート６０１を介して間接的にＦin６０２を結合することにより、分周にともなう不具合が減少する。Ｆin６０２の各クロック遷移においてカウントが値Ｐ６０３にインクリメントされると、mod Ｑを表す実行値が、Ｆout６０４として出力される。
【００８１】好適な実施態様および他の実施態様を本明細書において開示し詳細に説明したが、本発明の趣旨および範囲から逸脱することなしに形態および細部に関する様々な改変がなし得ることが、当業者に理解されるであろう。例えば、好適な実施態様において補間はポリフェーズ補間器を包含し得るが、任意の補間手段を用いて本発明は実施し得る。
【００８２】同様に、固定解像度CRTプロジェクションパネルおよび固定解像度LCDパネルへの出力を考慮したが、同じ表示データストリームから複数の表示を行うために非同期的表示タイミングを必要とするような任意のシステム上において、本発明は、実施され得る。また、好適な実施態様は単一の集積回路として説明したが、本発明は、その趣旨および範囲から逸脱することなく、一連の集積回路群、チップセット、その他のコンピュータシステム内の他の回路においても応用可能である。」
　
３−２−２−２　課題を解決するための手段、発明の実施の形態についてのまとめ
３−２−２−２−１　ディスプレイコントローラ
３−２−２−２−１−１　ディスプレイコントローラに関する記載
　本願明細書の発明の詳細な説明の【課題を解決するための手段】と【発明の実施の形態】の記載から、ディスプレイコントローラに関する記載を摘記すると、以下のとおりである。（注：下線は当審で付加した。以下、同様である。）
（ａ１）「【００２６】…本発明によれば、コンピュータシステムにおいて、少なくとも一つのディスプレイ装置に対するグラフィックスデータの非同期的出力を制御するための
ディスプレイコントローラ
ディスプレイコントローラ
（ａ２）「【００３８】また、本発明によれば、…を有するプロセッサと、該プロセッサに結合された、…少なくとも一つのディスプレイと、該プロセッサおよび該フラットパネルディスプレイに結合された
ディスプレイコントローラ
ディスプレイコントローラ
（ａ３）「【００３９】前記
ディスプレイコントローラ
（ａ４）「【００５０】本発明の
ディスプレイコントローラ
　
３−２−２−２−１−２　ディスプレイコントローラについてのまとめ
　上記（ａ１）〜（ａ４）の摘記事項より、本願のディスプレイコントローラは、第１の解像度の表示データを受け取り、第２の解像度の表示データを非同期的に出力するよう制御するものであって、「タイムベース変換手段」、「保持手段」、「補間手段」、「水平離散時間発振手段」、「垂直離散時間発振手段」の各手段を有するものである。
　ディスプレイコントローラが有する各手段について、以下、検討する。
　
３−２−２−２−２　タイムベース変換手段
３−２−２−２−２−１　タイムベース変換手段に関する記載
　本願明細書の発明の詳細な説明の【課題を解決するための手段】と【発明の実施の形態】の記載から、タイムベース変換手段に関する記載を摘記すると、以下のとおりである。
（ｂ１）「【００２６】…、第１のレートのグラフィックス表示データ、タイミング信号、および水平走査レートを示す信号を受け取る
タイムベース変換手段
（ｂ２）「【００２６】…、少なくとも一つの第２の非同期的レートでグラフィックス表示データを出力する
タイムベース変換手段
タイムベース変換手段
タイムベース変換手段
（ｂ３）「【００２６】…、該補間手段および該
タイムベース変換手段
タイムベース変換手段
（ｂ４）「【００２７】前記
タイムベース変換手段
（ｂ５）「【００２８】前記
タイムベース変換手段
（ｂ６）「【００３２】前記水平離散時間発振手段は更に、水平走査ラインサイズに比例した第１の所定の値を受け取り、水平総サイズに比例した第２の所定の値を受け取り、水平フェーズ値を表す信号を前記補間手段に出力し、該第１および第２の所定の値の比に比例して生成された実行信号を前記
タイムベース変換手段
（ｂ７）「【００３９】…、第１のレートのグラフィックス表示データ、タイミング信号、および水平走査レートを示す信号を受け取る
タイムベース変換手段
（ｂ８）「【００３９】…、少なくとも一つの第２の非同期的レートでグラフィックス表示データを出力する
タイムベース変換手段
タイムベース変換手段
タイムベース変換手段
（ｂ９）「【００３９】…、該補間手段および該
タイムベース変換手段
（ｂ１０）「【００５０】…表示データは、ある一つの解像度、例えば640画素×480画素などでコントローラに入力される。表示データは、CRTディスプレイおよび
タイムベース変換器
タイムベース変換器
（ｂ１１）「【００５１】異なるタイミング信号を比較し、所定の関係に基づいて表示ラインの非同期的出力を制御する
タイムベース変換器
（ｂ１２）「【００５１】…ポリフェーズ補間器は、…および直接
タイムベース変換器
（ｂ１３）「【００５１】…LCD DISPを表す信号が水平離散時間発振器から出力され得、上述の
タイムベース変換器
（ｂ１４）「【００５１】…エンド・オブ・スキャン（EOS）信号が上述の
タイムベース変換器
（ｂ１５）「【００５２】…コアVGAロジック内で生成された表示データは、
タイムベース変換器
タイムベース変換器
（ｂ１６）「【００７０】好適な実施態様においては２４ビット／ピクセルのＲＧＢフォーマットで生成されるライン３１２は、周波数３１１でCRTドライバ３２７および
タイムベース変換器
（ｂ１７）「【００７１】
タイムベース変換器
タイムベース変換器
（ｂ１８）「【００７２】
タイムベース変換器
タイムベース変換器
（ｂ１９）「【００７３】…。水平DTO３１５のHSIZE CRT３２２およびHTOTAL CRT３２３を比較して得られる実行信号３２１を
タイムベース変換器
（ｂ２０）図３より、タイムベース変換器３１３は、ＲＧＢ３１２、ＣＲＴ　ＨＤＩＳＰ３２５、ＶＣＬＫ３１１、ＤＣＬＫ３２６、ＣＯ３２１の各信号を入力し、垂直フィルタ／ラインバッファ３１４、ＤＦＦ３０６、ＤＦＦ３０７、ポリフェーズ補間器３０５に信号を出力していることが看取できる。
　
３−２−２−２−２−２　タイムベース変換手段についてのまとめ
（１）　タイムベース変換手段に入力される信号
　上記（ｂ１）、（ｂ６）、（ｂ１０）、（ｂ１１）、（ｂ１３）、（ｂ１４）、（ｂ１５）、（ｂ１６）、（ｂ１７）、（ｂ１９）の記載を総合すると、タイムベース変換器は、以下の信号１）〜７）を入力するものである。
　１）VGAコア３００からの第１のレートの表示データ
　２）垂直クロック信号VCLK３１１
　３）CRT水平リフレッシュ信号（CRT用の水平リトレース信号）CRT HDISP３２５
　４）VGAコア３００から画素が出力されるレートである「ドットクロック」を表すDCLK３２６
　５）水平離散時間発信手段からのLCD水平リフレッシュ信号LCD HDISP
　６）水平走査ラインサイズに比例した第１の所定の値および水平総サイズに比例した第２の所定の値の比に比例して生成された実行信号ＣＯ
　７）エンド・オブ・スキャン（EOS）信号
　ここで、上記１）〜７）の各信号と、図３に図示されたタイムベース変換器３１３の入力信号とを比較すると、上記１）〜４）、６）の各信号は図３においてもタイムベース変換器３１３に入力されているが、上記５）の「LCD水平リフレッシュ信号LCD HDISP」は図３中に記載が無く、発明の詳細な説明の記載と図３とが整合していない。また、上記７）の「エンド・オブ・スキャン（EOS）信号」は、保持手段である垂直ラインフィルタ／バッファ３１４に入力されているものの、タイムベース変換手段であるタイムベース変換器３１３には入力されておらず、同様に整合していない。
　
（２）　タイムベース変換手段から出力される信号
　上記（ｂ２）、（ｂ５）、（ｂ８）、（ｂ１０）、（ｂ１２）、（ｂ１５）、（ｂ１７）、（ｂ１８）、（ｂ２０）の記載を総合すると、タイムベース変換手段は、少なくとも一つの第２の非同期的レートでグラフィックス表示データを、CRTディスプレイ、保持手段（ラインバッファ、フリップフロップ素子）、ポリフェーズ補間器の入力端子に出力する。
　ここで、タイムベース変換手段の出力信号の出力先を図３に図示された出力先と比較すると、摘記事項（ｂ１５）からは、CRTディスプレイに出力するが、図３では、ＣＲＴ３９８に出力しておらず、整合していない。なお、明細書等を総合すれば、タイムベース変換手段はＣＲＴの表示データをＬＣＤに出力できるよう信号変換する回路の一部であるから、摘記事項（ｂ１５）のＣＲＴディスプレイに出力する旨の記載は明らかな誤記と認められる。
　
（３）　タイムベース変換手段が行う処理・機能について
　タイムベース変換手段は、上記（ｂ１）、（ｂ７）の記載から、第１のレートのグラフィック表示データを受け取り、上記（ｂ２）、（ｂ８）の記載から、第２の非同期的レートでグラフィック表示データを出力する。
　また、タイムベース変換手段は、上記（ｂ５）の記載から、第２の非同期レートの後続のラインが出力準備できたときに第１のレートで生成されたラインが依然出力中であれば、保持手段に保持されたグラフィックス表示データのラインの出力を繰り返す機能、すなわち、ラインを複製して出力する。（ｂ１７）の記載（「式（１）〜式（６）を用いて以下のようにCRTラインとLCDラインとの間でタイムベース変換を行い得る。…LCDパネルディスプレイ３９９はCRT３９８よりも高解像度なので、CRT３９８のラインタイミング区間の終わりよりも前に別のラインが必要になる。CRT３９８に対して進行中のライン３１２は、LCDパネルディスプレイ３９９に対して繰り返される。」）も同様である。
　そして、タイムベース変換手段は、上記（ｂ１０）の記載から、例えば、640画素×480画素の解像度を1024画素×768画素の解像度に変換する。
　なお、タイムベース変換手段が行う解像度変換処理として、垂直方向の変換処理は摘記事項（ｂ５）、（ｂ１７）に開示されているものの、水平方向の変換処理は、具体的に記載されていない。
　
３−２−２−２−３　保持手段
３−２−２−２−３−１　保持手段に関する記載
　本願明細書の発明の詳細な説明の【課題を解決するための手段】と【発明の実施の形態】の記載から、保持手段（垂直フィルタ／ラインバッファ、Ｄ型フリップフロップ）に関する記載を摘記すると、以下のとおりである。　
　
（ｃ１）「【００２６】…該タイムベース変換手段に結合された
保持手段
保持手段
保持手段
保持手段
（ｃ２）「【００２８】前記タイムベース変換手段は更に、前記少なくとも一つの第２の非同期レートの後続のラインが出力準備できたときに前記第１のレートで生成されたラインが依然出力中であれば、前記
保持手段
（ｃ３）「【００２９】前記
保持手段
（ｃ４）「【００３３】…表示データを
保持装置
保持装置
（ｃ５）「【００３６】前記補間ステップは更に、該
保持装置
（ｃ６）「【００３９】…、該タイムベース変換手段に結合された
保持手段
保持手段
保持手段
（ｃ７）「【００４０】前記
保持手段
（ｃ８）「【００４１】前記補間手段は更に、前記
保持手段
（ｃ９）「【００４２】前記補間手段は更に前記
保持手段
（ｃ１０）「【００５１】…。ポリフェーズ補間器は、
ラインバッファから
Ｄ型フリップフロップ
ラインバッファ
（ｃ１１）「【００５２】上述のような
ラインバッファ
フリップフロップ素子
フリップフロップ素子
ラインバッファ
フリップフロップ素子
フリップフロップ素子
ラインバッファ
フリップフロップ素子
ラインバッファ
フリップフロップ
（ｃ１２）「【００７２】タイムベース変換器３１３からの表示データ出力は、
垂直フィルタ／ラインバッファ
Ｄ型フリップフロップ
垂直フィルタ／ラインバッファ
垂直フィルタ／ラインバッファ
Ｄ型フリップフロップ
　
３−２−２−２−３−２　保持手段についてのまとめ
　上記記載から、保持手段は、垂直フィルタ／ラインバッファ３１４、Ｄ型フリップフロップ３０６，３０７を有し、垂直離散時間発信手段からＥＯＳ信号を受け取り、タイムベース変換器から第２の非同期的レートで出力される表示データを保持し、遅延を伴う４つの出力をポリフェーズ補間器に第２の非同期的レートで出力する処理を行うものである。
　
３−２−２−２−４　補間手段
３−２−２−２−４−１　補間手段に関する記載
　本願明細書の発明の詳細な説明の【課題を解決するための手段】と【発明の実施の形態】の記載から、補間手段に関する記載を摘記すると、以下のとおりである。
　
（ｄ１）「【００２６】…該保持手段および該タイムベース変換手段に結合された
補間手段
補間手段
補間手段
補間手段
補間手段
（ｄ２）「【００３０】前記
補間手段
補間器
（ｄ３）「【００３１】前記
補間手段
補間器
（ｄ４）「【００３２】前記水平離散時間発振手段は更に、…、水平フェーズ値を表す信号を前記
補間手段
（ｄ５）「【００３３】…、表示データを保持装置に保持し、該保持装置からの表示データの
補間器
補間器
（ｄ６）「【００３６】前記補間ステップは更に、該保持装置に結合されて少なくとも４つの隣接する画素に対する画素値を受け取るポリフェーズ
補間器
（ｄ７）「【００３７】前記補間ステップは更に、前記ポリフェーズ
補間器
（ｄ８）「【００３９】…、該保持手段および該タイムベース変換手段に結合された
補間手段
補間手段
補間手段
補間手段
（ｄ９）「【００４１】前記
補間手段
補間器
（ｄ１０）「【００４２】前記
補間手段
補間器
（ｄ１１）「【００５１】…水平離散時間発振器(Horoizontal Discrete Time Oscillator)は、…、また、水平フェーズ信号を、ポリフェーズ
補間器
補間器
補間器
補間器
（ｄ１２）「【００５２】上述のようなラインバッファは、表示データの走査ラインを受け取って保持し、かつ、２つのフリップフロップ素子を用いて、ポリフェーズ
補間器
補間器
補間器
補間器
補間器
補間器
補間器
（ｄ１３）「【００５５】図２は、隣接するソース画素および、補間によって生成された画素を示す図である。図２は、元のソース画像イメージの画素（Ａ、Ｂ、ＣおよびＤ）と、補間によって生成された画素（Ｅ−Ｐ）により、元のソース画像イメージがスケールアップされた様子を示している。例えば画素Ｅは、式（2/3Ａ＋1/3Ｂ）により生成され得る。各画素がRGB形式で表されるならば、画素ＥのRGB成分は、画素ＡおよびＢの対応成分を用いることによって生成され得る。画素Ｋは同様に、式（1/3Ａ＋2/3Ｃ）を用いて生成され得る。画素ＥおよびＦは水平に位置する画素ＡおよびＢを用いて生成されるので、ＥおよびＦのような画素の生成を水平補間と呼ぶ。同様に、ＧおよびＫのような画素の生成を垂直補間と呼ぶ。」
（ｄ１４）「【００７２】タイムベース変換器３１３からの表示データ出力は、垂直フィルタ／ラインバッファ３１４、Ｄ型フリップフロップ３０７、およびポリフェーズ
補間器
【００７３】…。水平フェーズを表すHPHASE３２４は、ポリフェーズ
補間器
補間器
【００７４】ポリフェーズ
補間器
補間器
（ｄ１５）「【００８１】…、好適な実施態様において補間はポリフェーズ
補間器
補間手段
　
３−２−２−２−４−２　補間手段についてのまとめ
　補間手段は、保持手段（垂直フィルタ／ラインバッファ、Ｄ型フリップフロップ）から第２の非同期的レートで表示データを、水平離散時間発信手段から水平フェーズを表すHPHASEを、垂直離散時間発信手段から実行を表す垂直フェーズ（VPH）信号を受け取り、対応する画素を案分することで新しい画素を生成して解像度をスケールアップし、パネルインターフェイス３０９に出力する。
　補間手段の処理において、新しい画素を生成する方法として、２つの画素を案分する方法は説明されているが、それ以外の方法は説明がない。（例えば、タイムベース変換手段は、第２の非同期レートの後続のラインが出力準備できたときに第１のレートで生成されたラインが依然出力中であれば、保持手段に保持されたグラフィックス表示データのラインの出力を繰り返す、すなわち、ラインを複製して出力する（上記「第２　３−２−２−２−２−２」参照）が、複製されたラインが補間手段に入力された場合、どの様な処理を行うのか、説明はない。）また、水平離散時間発信手段から水平フェーズを表すHPHASEを、垂直離散時間発信手段から実行を表す垂直フェーズ（VPH）信号を受け取るものの、これらの信号をどの様に使用して処理するのか、記載がない。
　
３−２−２−２−５　水平離散時間発振手段
３−２−２−２−５−１　水平離散時間発振手段に関する記載
　本願明細書の発明の詳細な説明の【課題を解決するための手段】と【発明の実施の形態】の記載から、水平離散時間発振手段（水平離散時間発振器、水平ＤＴＯ）に関する記載を摘記すると、以下のとおりである。
　
（ｅ１）「【００２６】…該補間手段および該タイムベース変換手段に結合された
水平離散時間発振手段
水平離散時間発振手段
（ｅ２）「【００３２】前記
水平離散時間発振手段
（ｅ３）「【００３４】少なくとも一つの水平サイズパラメータを受け取る前記ステップは更に、該少なくとも一つの水平サイズパラメータを
水平離散時間発振器
水平離散時間発振器
（ｅ４）「【００３９】…、該補間手段および該タイムベース変換手段に結合された
水平離散時間発振手段
水平離散時間発振手段
（ｅ５）「【００５１】…。
水平離散時間発振器
水平離散時間発振器
（ｅ６）「【００６７】垂直DTO３１６および
水平DTO
【００６８】
【数７】
　ＰＡＲＡＭ／ＭＯＤＵＬＯ＝（ＶＳＩＺＥ　ＣＲＴ＊ＨＴＯＴＡＬ　ＣＲＴ）／（ＶＳＩＺＥ　ＬＣＤ＊ＨＴＯＴＡＬ　ＬＣＤ）　　　　　　　　　　　　　　　　　　　　　　　　　　　　（７）
【００６９】PARAMは、例えば
水平DTO
水平DTO
水平
（ｅ７）「【００７３】
水平DTO
水平DTO
水平DTO
（ｅ８）「【００７８】図６に、本発明の離散時間発振器の一実施態様を示す。本発明の
水平
DTO
【００７９】
【数８】
　ｆｏｕｔ＝ｆｉｎ（Ｐ／Ｑ）
【００８０】値Ｐ６０３は、累算器６００に入力される。値Ｐ６０３は、式（１）の右辺の有理表現の分子を表している。値Ｐ６０３は、所望の出力周波数Ｆout６０４に対して比例関係を有していてもよい。分母Ｑは、入力周波数Ｆin６０２に対して比例関係を有していてもよい。発明の好適な実施態様において、Ｐ６０３およびＱは、所望の表示解像度およびネイティブ表示解像度のそれぞれの垂直クロック周波数に対して比例関係を有し得る。ネイティブ表示解像度とは、固定パネル表示解像度を意味する。Ｆin６０２がゲート６０１のクロック端子に入力され得る。好適な実施態様において、ゲート６０１はフリップフロップであり得る。累算器６００のカウント出力を、ゲート６０１に入力し得る。ゲート６０１を介して間接的にＦin６０２を結合することにより、分周にともなう不具合が減少する。Ｆin６０２の各クロック遷移においてカウントが値Ｐ６０３にインクリメントされると、mod Ｑを表す実行値が、Ｆout６０４として出力される。」
（ｅ９）　図３より、以下の構成が看取できる。
　水平ＤＴＯ３１５のＰ端子にはＨＳＩＺＥ　ＣＲＴ３２２の信号線が、ＭＯＤＱ端子にはＨＴＯＴＡＬ　ＣＲＴ３２３の信号線が、ＣＯ端子には、ＣＯ３２１の信号線が、Ｓ端子にはＨＰＨＡＳＥ３２４の信号線がそれぞれ接続されている構成。
　
３−２−２−２−５−２　水平離散時間発振手段のまとめ
（１）　水平離散時間発振手段に入力される信号
　上記摘記事項（ｅ１）〜（ｅ９）によると、水平離散時間発振手段に入力される信号として、
１）「水平走査パラメータに比例した少なくとも一つの所定の値」（ｅ１）、
２）「水平走査ラインサイズに比例した第１の所定の値」、「水平総サイズに比例した第２の所定の値」（ｅ２）、
３）「少なくとも一つの水平サイズパラメータ」（ｅ３）、
４）「水平走査線サイズに比例した少なくとも一つの所定の値」（ｅ４）、
５）「CRTの水平ラインサイズＨSIZE CRT、LCDの総水平ラインＨTOTAL LCD」（ｅ５）、
６）「水平走査のサイズを表すHSIZE CRT３２２信号および水平走査の総数を表すHTOTAL CRT３２３信号を受け取る。」（ｅ７）、
の記載がある。様々な表記がなされており、入力信号を明確に特定することは困難であるが、図３に記載されている「ＨＳＩＺＥ　ＣＲＴ３２２」と「ＨＴＯＴＡＬ　ＣＲＴ３２３」は、入力されていると認められる。しかしながら、摘記事項（ｅ７）に「水平DTO３１５および垂直DTO３１６を用いて、ＨSIZE LCD、ＨSIZE CRT、ＶSIZE LCD、 ＶSIZE CRT、ＨTOTAL CRT、およびＶTOTAL CRTなどの水平および垂直周波数関連パラメータを供給しかつ制御してもよい。」とあり、「ＨＳＩＺＥ　ＣＲＴ３２２」と「ＨＴＯＴＡＬ　ＣＲＴ３２３」以外にも信号が入力されているのか否か、そして、入力されているとすればどの様な信号なのか、記載からは不明である。
　
（２）　水平離散時間発振手段から出力される信号
　上記摘記事項を総合すると、水平離散時間発振手段は、水平フェーズ値を表す信号を補間手段に出力し、水平走査ラインサイズに比例した第１の所定の値および水平総サイズに比例した第２の所定の値の比に比例して生成された実行信号をタイムベース変換手段に出力する。
　また、上記摘記事項（ｅ５）より、水平離散時間発振手段は、LCD DISPを表す信号をタイムベース変換手段に出力する。ここで、「LCD DISPを表す信号」が「水平走査ラインサイズに比例した第１の所定の値および水平総サイズに比例した第２の所定の値の比に比例して生成された実行信号」と同じ信号なのか、或いは異なる信号なのか不明である。さらに、図３には、水平離散時間発振手段が「LCD DISPを表す信号」を出力することは記載されていない。
　
（３）　水平離散時間発振手段における処理
　離散時間発振器の一実施態様が図６に開示されている。図６と摘記事項（ｅ８）より、値Ｐ６０３、Ｑ、Ｆin６０２を用いて、ＦOUT６０４を得ることが開示されているが、水平離散時間発振手段は、水平フェーズ信号、実行信号、LCD DISP（実行信号とLCD DISPが同一の信号なのか、或いは異なる信号なのか不明である。）を表す信号を出力するものであり、ＦOUT６０４がどの信号に該たるのか、そしてその余の信号がどの様に生成されるのか、記載がない。
　また、水平フェーズ信号、実行信号がそれぞれどの様な信号なのか、記載がない。
　
３−２−２−２−６　垂直離散時間発振手段
３−２−２−２−６−１　垂直離散時間発振手段に関する記載
　本願明細書の発明の詳細な説明の【課題を解決するための手段】と【発明の実施の形態】の記載から、垂直離散時間発振手段（垂直離散時間発振器、垂直ＤＴＯ）に関する記載を摘記すると、以下のとおりである。
（ｆ１）「【００２６】…、該保持手段および該補間手段に結合された
垂直離散時間発振手段
垂直離散時間発振手段
（ｆ２）「【００３５】少なくとも一つの垂直周波数パラメータを受け取る前記ステップは、該少なくとも一つの垂直周波数パラメータを、
垂直離散時間発振器
垂直離散時間発振器
（ｆ３）「【００３９】…、該保持手段および該補間手段に結合された
垂直離散時間発振手段
垂直離散時間発振手段
（ｆ４）「【００４６】前記
垂直離散時間発振手段
垂直離散時間発振手段
（ｆ５）「【００５１】…
垂直離散時間発振器
（ｆ６）「【００６７】
垂直DTO
【００６８】
【数７】
　ＰＡＲＡＭ／ＭＯＤＵＬＯ＝（ＶＳＩＺＥ　ＣＲＴ＊ＨＴＯＴＡＬ　ＣＲＴ）／（ＶＳＩＺＥ　ＬＣＤ＊ＨＴＯＴＡＬ　ＬＣＤ）　　　　　　　　　　　　　　　　　　　　　　　　　　　　（７）」
（ｆ７）「【００７２】…。表示データは、
垂直離散時間発振器
（ｆ８）「【００７３】水平DTO３１５および
垂直DTO
垂直DTO
（ｆ９）「【００７８】図６に、本発明の離散時間発振器の一実施態様を示す。本発明の水平および
垂直DTO
【００７９】
【数８】
　ｆｏｕｔ＝ｆｉｎ（Ｐ／Ｑ）
【００８０】値Ｐ６０３は、累算器６００に入力される。値Ｐ６０３は、式（１）の右辺の有理表現の分子を表している。値Ｐ６０３は、所望の出力周波数Ｆout６０４に対して比例関係を有していてもよい。分母Ｑは、入力周波数Ｆin６０２に対して比例関係を有していてもよい。発明の好適な実施態様において、Ｐ６０３およびＱは、所望の表示解像度およびネイティブ表示解像度のそれぞれの垂直クロック周波数に対して比例関係を有し得る。ネイティブ表示解像度とは、固定パネル表示解像度を意味する。Ｆin６０２がゲート６０１のクロック端子に入力され得る。好適な実施態様において、ゲート６０１はフリップフロップであり得る。累算器６００のカウント出力を、ゲート６０１に入力し得る。ゲート６０１を介して間接的にＦin６０２を結合することにより、分周にともなう不具合が減少する。Ｆin６０２の各クロック遷移においてカウントが値Ｐ６０３にインクリメントされると、mod Ｑを表す実行値が、Ｆout６０４として出力される。」
（ｆ１０）　図３より、以下の構成が看取できる。
　垂直ＤＴＯ３１６のＰ端子にはＤ３１７の信号線が接続され、Ｑ端子にはＮ３１８の信号線が接続されている。また、垂直ＤＴＯ３１６には、ＶＰＨ３１９の信号線と、ＥＯＳ３２０の信号線が接続されている。
　
３−２−２−２−６−２　垂直離散時間発振手段のまとめ
（１）　垂直離散時間発振手段に入力される信号
　上記摘記事項より、垂直離散時間発振手段に入力される信号として、
１）「所定の分子値および所定の分母値」（ｆ１）（ｆ３）
２）「少なくとも一つの垂直周波数パラメータ」（ｆ２）
３）「垂直離散時間発振手段が受け取る前記所定の分子はLCDパネルの垂直サイズに比例しており、前記垂直離散時間発振手段が受け取る前記所定の分母はCRTディスプレイの垂直サイズに比例してもよい」（ｆ４）
４）「垂直スケールアップ比の分母および分子をそれぞれ表すＤ信号およびＮ信号を受け取り」（ｆ５）
の記載がある。様々な表記がなされており、入力信号を明確に特定することは困難であるが、図３の記載とも合致する「垂直スケールアップ比の分母および分子をそれぞれ表すＤ信号およびＮ信号」が入力されていると認められる。しかしながら、摘記事項（ｆ７）に「垂直DTO３１６を用いて、ＨSIZE LCD、ＨSIZE CRT、ＶSIZE LCD、 ＶSIZE CRT、ＨTOTAL CRT、およびＶTOTAL CRTなどの水平および垂直周波数関連パラメータを供給しかつ制御してもよい。」とあり、「垂直スケールアップ比の分母および分子をそれぞれ表すＤ信号およびＮ信号」以外にも信号が入力されているのか否か、そして、入力されているとすればどの様な信号なのか、記載からは不明である。
　
（２）　垂直離散時間発振手段から出力される信号
　摘記事項（ｆ１）〜（ｆ１０）を総合すると、垂直離散時間発振手段は、垂直フェーズ信号、垂直走査の終わりを示すエンド・オブ・スキャン（EOS）信号を出力する。
　
（３）　垂直離散時間発振手段における処理
　離散時間発振器の一実施態様が図６に開示されている。図６と摘記事項（ｆ９）より、値Ｐ６０３、Ｑ、Ｆin６０２を用いて、ＦOUT６０４を得ることが開示されているが、垂直離散時間発振手段は、垂直フェーズ信号、垂直走査の終わりを示すエンド・オブ・スキャン（EOS）信号を出力するものであり、ＦOUT６０４が何れの信号に該たるのか、そして残りの信号がどの様に生成されるのか、記載がない。
　また、垂直フェーズ信号がどの様な信号なのか、記載がない。
　
３−３　当審の判断
　
（１）タイムベース変換手段について
　本願補正発明は、「第１のレートのグラフィックス表示データ、タイミング信号、および第１のレートと少なくとも一つの第２の非同期的レートとの水平走査レートを示す信号を受け取るタイムベース変換手段であって、予め記憶された所定の式を用いた所与のパラメータに対する計算を行って、少なくとも一つの第２の非同期的レートで、第１のレートのラインと少なくとも一つの第２の非同期的レートで要求されるラインとが比較された比較結果によって示される必要なラインの数に基づいたグラフィックス表示データを出力するタイムベース変換手段」を発明特定事項として備えており、該タイムベース変換手段に関する明細書の発明の詳細な説明の記載は、上記「第２　３−２−２−２−２」のとおりである。
　上記タイムベース変換手段は、「予め記憶された所定の式を用いた所与のパラメータに対する計算を行って、少なくとも一つの第２の非同期的レートで、第１のレートのラインと少なくとも一つの第２の非同期的レートで要求されるラインとが比較された比較結果によって示される必要なラインの数に基づいたグラフィックス表示データを出力する」処理を行うものであるところ、該処理を行うタイムベース変換手段を当業者が実施することができる程度に、発明の詳細な説明が明確かつ十分に記載されているか否か検討する。
　上記「第２　３−２−２−２−２−２」に記載したように、発明の詳細な説明には、第２の非同期レートの後続のラインが出力準備できたときに第１のレートで生成されたラインが依然出力中であれば、保持手段に保持されたグラフィックス表示データのラインの出力を繰り返すことが開示されている。これは、タイムベース変換手段が行う処理の内、「第１のレートのラインと少なくとも一つの第２の非同期的レートで要求されるラインと」「比較」する処理は、第２の非同期レートの後続のラインが出力準備できたときに第１のレートで生成されたラインが依然出力中であるか否かの判断を行うことで実施することを説明するものと解され、また、タイムベース変換手段が行う処理の内、「必要なラインの数に基づいたグラフィックス表示データ」を得る処理は、「保持手段に保持されたグラフィックス表示データのラインの出力を繰り返す…すなわち、ラインを複製して出力する」ことで実施することを説明するものと解される。
　しかしながら、「少なくとも一つの第２の非同期的レートで、…グラフィックス表示データを出力する」処理を行うには、各画素を出力するタイミング信号（例えば、ＶＧＡコアが画素を出力する際に用いているドットクロックDCLK３２６に相当するタイミング信号）が必要であるが、発明の詳細な説明には、このタイミングをどのようにして得ているのか、明確かつ十分な説明がなく、技術常識を参酌しても以下のとおり、理解できない。
（ア）タイムベース変換手段は、ラインを複製して出力することで、必要なライン数に基づいたグラフィックデータとするものであるが、１ラインを構成する画素数は、増加しているのか否か必ずしも明確でない。上記「第２　３−２−２−２−２−２（３）」に記載したように640画素×480画素の解像度を1024画素×768画素の解像度に変換することを例示していることからは、タイムベース変換手段が１ラインの画素数を増加させるものと考えられる。しかし、１ラインの画素数を増加させる具体的な処理が説明されていないこと、本願補正発明のディスプレイコントローラが備える補間手段は１ラインの画素数を増加させることが可能であることを考慮すると、タイムベース変換手段が必ずしも１ラインの画素数を増大させているとも言えない。そうすると、タイムベース変換手段が出力するグラフィックデータの１ラインの画素数、すなわち、水平解像度は、第１のレートの水平解像度と同じなのか、或いは、１ラインの画素数を増大させて出力しているのか不明である。
　そして、タイムベース変換手段が各画素を出力する際に必要とするタイミング信号の周期（周波数）は、１水平ラインに割り当てられた期間（図５のタイミング図を参照）と１ラインの画素数に応じて決まるから、タイムベース変換手段が出力するグラフィックデータの水平解像度が不明確である以上、タイムベース変換手段が各画素を出力する際に必要とするタイミング信号も不明確と言わざるを得ない。
（イ）図５から、タイムベース変換手段がグラフィックデータを出力する際、１水平ラインに割り当てられる期間は、入力信号（CRTの信号）の１水平ラインに割り当てられる期間よりも短いから、各画素を出力するタイミング信号としては、ＶＧＡコアが画素を出力する際に用いているドットクロックDCLK３２６の周期よりも短いタイミング信号（クロック信号）が必要である。また、水平方向の画素数を増加させているのであれば、さらに短い周期のタイミング信号が必要となる。
　してみると、タイムベース変換手段が各画素を出力するタイミング信号はＶＧＡコアが画素を出力する際に用いているドットクロックDCLK３２６と異なるのであるから、入力或いは生成する必要があるが、当業者が理解できるように明確かつ十分な説明がない。本願補正発明の特定事項として「予め記憶された所定の式を用いた所与のパラメータに対する計算を行って」とあるが、発明の詳細な説明に記載された式（１）〜式（８）を見ても、当業者が理解できる程度に明確かつ十分に記載したものではない。
　
　以上のとおりであるから、本願の発明の詳細な説明の記載は、当業者が「第１のレートのグラフィックス表示データ、タイミング信号、および第１のレートと少なくとも一つの第２の非同期的レートとの水平走査レートを示す信号を受け取るタイムベース変換手段であって、予め記憶された所定の式を用いた所与のパラメータに対する計算を行って、少なくとも一つの第２の非同期的レートで、第１のレートのラインと少なくとも一つの第２の非同期的レートで要求されるラインとが比較された比較結果によって示される必要なラインの数に基づいたグラフィックス表示データを出力するタイムベース変換手段」を実施することができる程度に明確かつ十分に記載したものではない。
　
（２）水平離散時間発振手段及び垂直離散時間発振手段について
（２−１）水平離散時間発振手段
　本願補正発明には、水平離散時間発振手段に係る発明特定事項として、「該補間手段および該タイムベース変換手段に結合された水平離散時間発振手段であって、第１のレートの水平方向サイズと第１のレートの水平走査の総数と少なくとも一つの第２の非同期的レートの水平方向サイズとを含む水平走査パラメータに比例した所定の値を受け取って、所定の式に基づく受け取った値の比較により得られる水平フェーズ値を示す信号を該補間手段に出力し、少なくとも一つの第２の非同期的レートの水平走査レートを示す実行信号を該タイムベース変換手段に出力する水平離散時間発振手段」を有することが特定されており、該水平離散時間発振手段に関する明細書の発明の詳細な説明の記載は、上記「第２　３−２−２−２−５−１」のとおりである。
　本願補正発明の特定事項によれば、水平離散時間発振手段は、「所定の式に基づく受け取った値の比較により得られる水平フェーズ値を示す信号を該補間手段に出力」し、「少なくとも一つの第２の非同期的レートの水平走査レートを示す実行信号を該タイムベース変換手段に出力」する。
　はじめに、「所定の式に基づく受け取った値の比較により得られる水平フェーズ値を示す信号を該補間手段に出力」する点について検討する。上記「第２　３−２−２−２−５−２（３）」に記載したとおり、水平フェーズ信号がどの様な信号なのか、発明の詳細な説明には説明がなされておらず不明である。また、水平フェーズ信号の出力先である、補間手段に関する記載（上記「第２　３−２−２−２−４」参照）を見ても、水平フェーズ信号を補間手段の処理においてどの様に使用するのか説明がない。してみると、水平フェーズ信号がどの様な信号であって、どの様に使用されるのか、発明の詳細な説明には記載がなく技術常識を参酌しても不明である。
　次に、「少なくとも一つの第２の非同期的レートの水平走査レートを示す実行信号を該タイムベース変換手段に出力する」点について検討する。発明の詳細な説明の記載によると、上記「第２　３−２−２−２−５」のとおり、水平離散時間発振手段が、水平走査ラインサイズに比例した第１の所定の値および水平総サイズに比例した第２の所定の値の比に比例して生成された実行信号をタイムベース変換手段に出力する旨の記載はあるが、実行信号がどの様な技術的意味を持った信号なのか説明が無く不明である。また、実行信号の出力先であるタイムベース変換手段の説明（上記「第２　３−２−２−２−２」参照）を見ても、実行信号をどの様に使用するのか説明がない。してみると、実行信号がどの様な技術的意味を有する信号であって、どの様に使用されるのか、発明の詳細な説明には記載がなく不明である。
　また、水平離散時間発振手段は、図６の回路構成を有するものであるが、水平離散時間発振手段が出力する水平フェーズ信号、実行信号の内の何れの信号が図６におけるＦOUT６０４に該たるのか、そして各信号はどの様に生成されるのか、当業者が理解できる程度に明確かつ十分な記載がない。
　してみると、水平離散発振手段が出力する「水平フェーズ信号」、「実行信号」は、何れもどの様な信号でどの様な技術的意味を有するのか不明であり、また、前記信号を生成する回路も当業者が理解できる程度の明確かつ十分な記載がないことから、本願明細書の発明の詳細な説明は、当業者が水平離散時間発振手段を実施することができる程度に明確かつ十分に記載されたものではない。
　
（２−２）垂直離散時間発振手段
　本願補正発明には、水平離散時間発振手段に係る発明特定事項として、「該保持手段および該補間手段に結合された垂直離散時間発振手段であって、垂直スケールアップ比を示す、少なくとも一つの第２の非同期的レートの垂直方向サイズに比例する所定の分子値および、第１のレートの垂直方向サイズに比例する所定の分母値を受け取って、所定の式に基づく受け取った値の比較により得られる垂直フェーズに比例する値および、垂直走査の終わりを示す値を出力する垂直離散時間発振手段」を有することが特定されており、該垂直離散時間発振手段に関する明細書の発明の詳細な説明の記載は、上記「第２　３−２−２−２−６」のとおりである。
　本願補正発明の特定事項によれば、垂直離散時間発振手段は、「所定の式に基づく受け取った値の比較により得られる垂直フェーズに比例する値」と「垂直走査の終わりを示す値」を出力する。
　はじめに、「所定の式に基づく受け取った値の比較により得られる垂直フェーズに比例する値」について検討する。上記「第２　３−２−２−２−６−２（３）」に記載のとおり、垂直フェーズ信号がどの様な信号なのか発明の詳細な説明に説明が無く不明である。また、垂直フェーズ信号の出力先である、補間手段に関する記載（上記「第２　３−２−２−２−４」参照）を見ても、補間手段が垂直フェーズ信号をどの様に使用するのか説明がない。してみると、垂直フェーズ信号がどの様な信号であって、どの様に使用されるのか、発明の詳細な説明には記載がなく、また、技術常識を参酌しても当業者に理解できない。
　次に、「垂直走査の終わりを示す値」について検討する。発明の詳細な説明の記載によると、上記「第２　３−２−２−２−６−２」のとおり、垂直離散時間発振手段には、「垂直スケールアップ比の分母および分子をそれぞれ表すＤ信号およびＮ信号」が入力される。該入力信号を用いてスケールアップ比を求めることは当業者が容易になし得ることであるが、該入力信号を用いて垂直走査の終わりを示すエンド・オブ・スキャン（EOS）信号に変換することは、当業者といえども容易に為し得ることではない。また、本願の発明の詳細な説明の段落【００７３】には、「…垂直DTO３１６を用いて、ＨSIZE LCD、ＨSIZE CRT、ＶSIZE LCD、 ＶSIZE CRT、ＨTOTAL CRT、およびＶTOTAL CRTなどの水平および垂直周波数関連パラメータを供給しかつ制御してもよい。」との記載があり、他のタイミング信号が入力されていることも排除できないが、少なくとも、当業者がその実施をできる程度に明確かつ十分に記載したものということはできない。
　さらに、垂直離散時間発振手段は、図６の回路構成を有するものであるが、図６におけるＦOUT６０４が、垂直フェーズ信号、垂直走査の終わりを示すエンド・オブ・スキャン（EOS）信号の何れの信号に該たるのか、そして各信号はどの様に生成されるのか、当業者が理解できる程度に明確かつ十分な記載がなく不明である。
　したがって、発明の詳細な説明の記載は、当業者が垂直離散時間発振手段を実施することができる程度に明確かつ十分に記載されたものではない。
　
（３）まとめ
　上記のとおり、本願明細書の発明の詳細な説明の記載は、本願補正発明の発明特定事項である「タイムベース変換手段」、「水平離散時間発振手段」、「垂直離散時間発振手段」を当業者が実施することができる程度に、明確かつ十分に記載したものでない。そして、本願補正発明の課題は、上記「第２　３−２−１」のとおり、低解像度のグラフィックデータを高解像度のグラフィックデータに非同期的にスケールアップするディスプレイコントローラであって、ハードウェアコストの増大、スループットの低下等の従来の問題を解決するディスプレイコントローラを提供することにあるのだから、「タイムベース変換手段」、「水平離散時間発振手段」、「垂直離散時間発振手段」の構成や処理は、本願補正発明の特徴的部分である。したがって、「タイムベース変換手段」、「水平離散時間発振手段」、「垂直離散時間発振手段」が上記のとおり不明確である以上、当業者が本願補正発明のディスプレイコントローラを実施できるものではない。
　よって、本願明細書の発明の詳細な説明の記載は、特許法第３６条第４項に規定する要件を満たしていない。
　
３−４　独立特許要件のまとめ
　以上のとおり、本願明細書の発明の詳細な説明の記載は、当業者が本願補正発明の実施をすることができる程度に明確かつ十分に、記載したものでないから、本願補正発明は、特許出願の際独立して特許を受けることができない。
　
４　小括　
　したがって、本件補正は、平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　平成２１年３月１１日付け手続補正は上記「第２」のとおり却下されたので、本願の請求項１に係る発明は、平成２０年２月５日付け手続補正により補正された請求項１に記載された事項により特定されるとおりのものであるところ、請求項１の記載は以下のとおりである。
「コンピュータシステムにおいて、少なくとも一つのディスプレイ装置に対するグラフィックスデータの非同期的出力を制御するためのディスプレイコントローラであって、
　第１のレートのグラフィックス表示データ、タイミング信号、および水平走査レートを示す信号を受け取るタイムベース変換手段であって、予め記憶された所定の式を用いた所与のパラメータに対する計算を行って、少なくとも一つの第２の非同期的レートでグラフィックス表示データを出力するタイムベース変換手段と、
　該タイムベース変換手段に結合された保持手段であって、該少なくとも一つの第２の非同期的レートでグラフィックス表示データを受け取って保持し、保持した該グラフィックス表示データを出力するための保持手段と、
　該保持手段および該タイムベース変換手段に結合された補間手段であって、該グラフィックス表示データを少なくとも一つのグラフィックス表示解像度にスケールアップし、該グラフィックス表示データを表示装置に出力する補間手段と、
　該補間手段および該タイムベース変換手段に結合された水平離散時間発振手段であって、水平走査パラメータに比例した少なくとも一つの所定の値を受け取って、水平フェーズ値を示す信号を該補間手段に出力し、実行信号を該タイムベース変換手段に出力する水平離散時間発振手段と、
　該保持手段および該補間手段に結合された垂直離散時間発振手段であって、垂直スケールアップ比を示す所定の分子値および所定の分母値を受け取って、垂直フェーズに比例する値および、垂直走査の終わりを示す値を出力する垂直離散時間発振手段と、
を有するディスプレイコントローラ。」（以下「本願発明」という。）
　
２　原査定の拒絶の理由の概要
　原査定の拒絶の理由は、この出願の発明の詳細な説明の記載が、特許法第３６条第４項に規定する要件を満たしていないとする理由を含むものであり、以下の（１）、（２）の点を挙げ、発明の詳細な説明の記載を参酌しても「タイムベース変換器」、「水平離散時間発振手段」及び「垂直離散時間発振手段」の具体的な動作を理解することができないとするものである。
　
（１）発明の詳細な説明（特に、段落【0051】、【0056】〜【0071】及び第３図）を参酌しても、タイムベース変換器において、入力された各信号を具体的にどのように使用して処理を行って、各出力信号を生成しているのか理解することができない。
　
（２）発明の詳細な説明（特に、段落【0051】、【0056】〜【0069】、【0073】、【0078】〜【0080】及び第3,6図）を参酌しても、水平離散時間発振手段及び垂直離散時間発振手段において、それぞれに入力された各信号を具体的にどのように使用して処理を行って、各出力信号を生成しているのか理解することができない。
　
３　当審の判断
　本願発明は、上記「第２」で検討した本願補正発明と同様に、「タイムベース変換手段」、「水平離散時間発振手段」、「垂直離散時間発振手段」の各手段を発明特定事項として有している。そして、平成２１年３月１１日付け手続補正は、明細書の発明の詳細な説明、あるいは図面を補正するものではないから、平成２１年３月１１日付け手続補正の却下の前後で、発明の詳細な説明と図面の記載は同一である。そうすると、上記「第２」で検討した理由と同じ理由により、本願明細書の発明の詳細な説明の記載は、当業者が本願発明の実施をすることができる程度に明確かつ十分に、記載したものでない。
　
第４　まとめ
　以上のとおり、本願の明細書の発明の詳細な説明の記載は、当業者がその実施をすることができる程度に明確かつ十分に記載したものでないから、特許法第３６条第４項に規定する要件を満たしていない。したがって、本願は拒絶すべきものである。
　
　よって、上記結論のとおり審決する。