【事件の表示】
　平成１０年特許願第３２２０３４号「半導体記憶装置」拒絶査定不服審判事件〔平成１２年　５月３０日出願公開、特開２０００−１５０６８０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１０年１１月１２日の出願であって、平成２１年６月２４日付けで拒絶査定がなされ、それに対して、同年９月９日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされ、その後当審において、平成２２年１２月２１日付けで審尋がなされ、平成２３年２月２１日に回答書が提出されたものである。
　
２．平成２１年９月９日付けの手続補正について
　平成２１年９月９日付け手続補正は、補正前の特許請求の範囲の請求項２ないし９を削除するものであって、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）第１号に掲げられた請求項の削除を目的とするものである。
　したがって、当該手続補正は、適法になされたものである。
　
３．本願発明
　本願の請求項１に係る発明（以下「本願発明」という。）は、平成２１年９月９日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された事項により特定される以下のとおりのものである。
　
「【請求項１】
　半導体基板と、
　前記半導体基板の表面層のチャネル領域の両側に形成された第１導電型のソース領域及びドレイン領域と、
　前記半導体基板の前記チャネル領域上に形成され、キャリアがダイレクトトンネル現象により移動することができる厚さを有するトンネル絶縁膜と、
　前記トンネル絶縁膜の上に形成さたフローティングゲート電極であって、基板法線方向から見たとき、該フローティングゲート電極が前記ソース領域及び前記ドレイン領域のいずれにも重ならないように配置されている前記フローティングゲート電極と、
　前記フローティングゲート電極を覆うように、前記チャネル領域の上方に形成されたゲート絶縁膜と、
　前記ゲート絶縁膜の上に形成されたコントロールゲート電極であって、基板法線方向から見たとき、該コントロール電極が前記ソース領域及びドレイン領域に接するかまたは部分的に重なるように配置された前記コントロールゲート電極とを有し、前記チャネル領域と前記コントロールゲート電極との間に外部から電圧を印加しない状態のときに、前記フローティングゲート電極のフェルミ準位が前記チャネル領域の禁制帯の中に位置するように、前記フローティングゲート電極及びチャネル領域の材料が選択されている半導体記憶装置。」
　
４．引用刊行物に記載された発明
（４−１）原査定の拒絶の理由に引用された、本願の出願前に日本国内で頒布された特開平１０−１８９７７４号公報（以下「引用刊行物」という。）には、図１ないし３及び５とともに、以下の事項が記載されている。（下線は、当合議体にて付加したものである。以下同じ。）
　
「【０００１】
【発明の属する技術分野】本発明は、例えば冗長切り替え素子としての不揮発性の半導体記憶素子に適用して好適な、半導体記憶素子及びその製造方法、並びに半導体記憶装置に係わる。」
「【００２１】以下、図面を参照して本発明の半導体記憶素子及びその製造方法、並びに半導体記憶装置の実施例を説明する。
図１及び図２は、半導体記憶素子、本例では不揮発性の半導体記憶素子の１メモリセルに相当する領域の概略構成図を示す。
【００２２】
この半導体記憶素子は、例えばシリコンからなる半導体基板１上に、トンネルゲート絶縁膜２を介して、例えば不純物としてリンをドープした多結晶シリコン層からなるフローティングゲート３が形成され、このフローティングゲート３を覆って、例えばＳｉＯ
2 
／ＳｉＮ／ＳｉＯ
2 
の積層膜からなるゲート間絶縁層４が形成され、これの上に、例えばシリサイドＷＳｉと多結晶シリコンの積層膜からなるコントロールゲート５が形成されて、メモリセル１０を構成している。
【００２３】
図２Ａに示すように、半導体基板１内のコントロールゲート５を挟む両側の位置には拡散層による、ソース領域６Ｓ及びドレイン領域６Ｄが形成される。
【００２４】本例においては、特にコントロールゲート５を紫外線を透過しない材料、例えばポリシリコン層上にＷＳｉ層が形成されたいわゆる金属ポリサイド等によって形成する。
この紫外線を透過しない材料からなるコントロールゲート５により、図２Ａ及び図２Ｂに示すように、フローティングゲート３の上面及び側面を覆うことによって、効率よく紫外線を遮断することができるものである。
【００２５】上述の本実施例の半導体記憶素子によれば、紫外線を透過しない材料からなるコントロールゲート５によりフローティングゲート３が覆われているため、フローティングゲート３の上方及び側方からの紫外線の入射を防止することができ、紫外線入射による半導体記憶素子の記憶内容の変化を防止することができる。
【００２６】また、新たに記憶素子上に別途遮光膜を設けることがなく、フローティングゲート３を覆ったコントロールゲート５により遮光を行うことができるので、遮光膜を広く形成しなくてもすむため、設計上の制約が低減される。従って、半導体記憶素子の小型化を図ってかつ遮光を行うことができる。」
「【００２９】次に、図面を用いて、この不揮発性半導体記憶素子の製造方法について説明する。まず、図３Ａに示すように、例えばシリコンからなる半導体基板１上に、トンネルゲート絶縁膜２を形成する。さらに、後にフローティングゲート３となる例えば不純物としてリンをドープした多結晶シリコンからなる第１電極層１１を堆積する。次に、図３Ｂに示すように、この第１電極層１１をパターン加工してフローティングゲート３を形成する。
【００３０】続いて、図３Ｃに示すように、フローティングゲート３上を覆って全面的に、例えばＳｉＯ2 ／ＳｉＮ／ＳｉＯ2 の積層膜からなるゲート間絶縁層４を形成する。さらに、ゲート間絶縁層４の上に、例えば紫外線を透過しない材料としてシリサイドＷＳｉと多結晶シリコンとの積層膜からなる第２電極層１２を形成する。
【００３１】次に、
図３Ｄに示すように、周辺のトランジスタのゲート部の加工と同時にゲート部の第２電極層１２にパターン加工を行って、コントロールゲート５を形成する。さらに、ソース領域６Ｓ及びドレイン領域６Ｄを半導体基板１内に形成する。
　
（４−２）上記記載からみて、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「シリコンからなる半導体基板１上に、トンネルゲート絶縁膜２を介して、リンをドープした多結晶シリコン層からなるフローティングゲート３が形成され、前記フローティングゲート３を覆って、ゲート間絶縁層４が形成され、これの上に、前記フローティングゲート３の上面及び側面が覆うようにコントロールゲート５が形成され、前記コントロールゲート５を挟む両側の位置には、拡散層によるソース領域６Ｓ及びドレイン領域６Ｄが形成された半導体記憶素子。」
　
５．対比
（５−１）刊行物発明の「シリコンからなる半導体基板１」、「リンをドープした多結晶シリコン層からなるフローティングゲート３」、「ゲート間絶縁層４」、「コントロールゲート５」及び「半導体記憶素子」は、各々本願発明の「半導体基板」、「フローティングゲート電極」、「ゲート絶縁膜」、「コントロールゲート電極」及び「半導体記憶装置」に相当する。
　
（５−２）刊行物発明の「ソース領域６Ｓ及びドレイン領域６Ｄ」は、各々本願発明の「第１導電型のソース領域及びドレイン領域」に相当する。そして、刊行物発明において、「ソース領域６Ｓ及びドレイン領域６Ｄ」に挟まれた「シリコンからなる半導体基板１」の表面層は、チャネル領域であるから、刊行物発明の「ソース領域６Ｓ及びドレイン領域６Ｄ」は、「シリコンからなる半導体基板１」の表面層のチャネル領域の両側に形成されていることは明らかである。
　
（５−３）刊行物発明の「トンネルゲート絶縁膜２」は、本願発明の「トンネル絶縁膜」に相当する。そして、刊行物発明において、「トンネルゲート絶縁膜２」は、「ソース領域６Ｓ及びドレイン領域６Ｄ」に挟まれた「シリコンからなる半導体基板１」の表面層、すなわちチャネル領域上に形成されていることは明らかである。
　
（５−４）本願明細書の「【００３１】次に、図３Ｄに示すように、・・・ゲート部の第２電極層１２にパターン加工を行って、コントロールゲート５を形成する。さらに、ソース領域６Ｓ及びドレイン領域６Ｄを半導体基板１内に形成する。・・・」という記載から、「ソース領域６Ｓ及びドレイン領域６Ｄ」は、「パターン加工された」「コントロールゲート５」をマスクにして、イオン注入あるいは拡散により形成されているものと認められる。そうすると、刊行物発明の「ソース領域６Ｓ及びドレイン領域６Ｄ」は、基板法線方向から見たとき、「コントロールゲート５」が「ソース領域６Ｓ及びドレイン領域６Ｄ」に接するかまたは部分的に重なるように配置されていることは明らかである。
　
（５−５）刊行物発明において、「コントロールゲート５」は、「フローティングゲート３の上面及び側面が覆うように」「形成され」ていること、また上記（５−４）で述べたように、刊行物発明の「ソース領域６Ｓ及びドレイン領域６Ｄ」は、基板法線方向から見たとき、「コントロールゲート５」が「ソース領域６Ｓ及びドレイン領域６Ｄ」に接するかまたは部分的に重なるように配置されていること、そして、図２からみて、刊行物発明の「リンをドープした多結晶シリコン層からなるフローティングゲート３」は、基板法線方向から見たとき、「ソース領域６Ｓ及びドレイン領域６Ｄ」のいずれにも重ならないように配置されていることは明らかである。
　
（５−６）そうすると、本願発明と刊行物発明とは、
「半導体基板と、
　前記半導体基板の表面層のチャネル領域の両側に形成された第１導電型のソース領域及びドレイン領域と、
　前記半導体基板の前記チャネル領域上に形成されたトンネル絶縁膜と、
　前記トンネル絶縁膜の上に形成さたフローティングゲート電極であって、基板法線方向から見たとき、該フローティングゲート電極が前記ソース領域及び前記ドレイン領域のいずれにも重ならないように配置されている前記フローティングゲート電極と、
　前記フローティングゲート電極を覆うように、前記チャネル領域の上方に形成されたゲート絶縁膜と、
　前記ゲート絶縁膜の上に形成されたコントロールゲート電極であって、基板法線方向から見たとき、該コントロール電極が前記ソース領域及びドレイン領域に接するかまたは部分的に重なるように配置された前記コントロールゲート電極とを有する半導体記憶装置。」
である点で一致し、次の２点で相違する。
　
（相違点１）本願発明では、「トンネル絶縁膜」が、「キャリアがダイレクトトンネル現象により移動することができる厚さを有する」のに対して、刊行物発明では、「トンネルゲート絶縁膜２」の厚さについては、特定されていない点。
　
（相違点２）本願発明では、「チャネル領域と」「コントロールゲート電極との間に外部から電圧を印加しない状態のときに、」「フローティングゲート電極のフェルミ準位が」「チャネル領域の禁制帯の中に位置するように、前記フローティングゲート電極及びチャネル領域の材料が選択されている」のに対して、刊行物発明では、チャネル領域を構成する「シリコンからなる半導体基板１」の禁制帯と「リンをドープした多結晶シリコン層からなるフローティングゲート３」のフェルミ準位の関係については、特定されていない点。
　
６．判断
（６−１）相違点１について
  フローティングゲート電極を有し、トンネル現象を用いてデータの書き込みを行う不揮発性半導体記憶装置において、ＦＮトンネル現象あるいは直接（ダイレクト）トンネル現象を用いることは、以下の周知例１ないし３に記載されるように、いずれも従来から周知であり、どちらのトンネル現象を採用するかということは、当業者が適宜選択し得る設計事項である。したがって、刊行物発明において、直接（ダイレクト）トンネル現象を用い、「トンネルゲート絶縁膜２」の厚さを、直接（ダイレクト）トンネル現象が生じるために適切な値に設定することにより、本願発明のように、「キャリアがダイレクトトンネル現象により移動することができる厚さを有する」構成とすることは、当業者が容易になし得たものである。
　よって、相違点１は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（ア）周知例１：特開平６−２０４４９１号公報には、以下の事項が記載されている。
「【特許請求の範囲】
【請求項１】　電気的に書き換えが可能な不揮発性の半導体記憶装置であって、マトリクス状に配された複数のメモリセルを有し、各メモリセルが、ソース及びドレインと、これらのソース及びドレインの間に形成されたチャネル領域と、このチャネル領域の上に設けられた電荷保持層と、この電荷保持層の上に設けられた制御ゲートとを有した不揮発性半導体記憶装置において、
前記各メモリセルが第１導電型の第１のウェル内に形成され、この第１のウェルが第２導電型の第２のウェル内に形成され、この第２のウェルが第１導電型の半導体基板に形成され、前記第１のウェルと前記第２のウェルへの電気的接続が前記半導体基板に対し夫々独立的に行われていることを特徴とする不揮発性半導体記憶装置。
【請求項２】　前記電荷保持層がフローティングゲートであることを特徴とする請求項１に記載の不揮発性半導体記憶装置。」
「【００４６】なお、本発明において、「トンネル現象」は、ファウラー−ノルドハイムの式に従うＦ−Ｎトンネリングに限られず、他のトンネル現象、例えば直接トンネリングでも良い。」
　
（イ）周知例２：特開平６−２１６３５１号公報には、図１及び２とともに、以下の事項が記載されている。
「【００１８】
【作用】本発明は、EEPROMメモリセルの書き込み時において、トンネル現象を用いることにより、電荷注入層からドレインへと電荷を引き抜くのであるが、従来と異なり、選択したメモリセルの制御ゲートには負電圧を印加し、ドレインに印加する電圧の高低（例えば５Ｖと０Ｖ）により、トンネル現象の有無、すなわち書き込みの有無を制御するものである。選択したメモリセルの制御ゲートに負電圧を印加し、選択したメモリセルとドレインが電気的に共通で非選択のメモリセルの制御ゲートには、負電圧より高くメモリセルのしきい値電圧より低い電圧（例えば負電圧を−８Ｖでメモリセルのしきい値電圧を２Ｖとすると、非選択のメモリセルの制御ゲートの電圧は、例えば０Ｖ）を印加することにより、トンネル現象を防止する。
【００１９】ここでトンネル現象とは、ファーラーノードハイムトンネルあるいは直接トンネルのいずれかを意味する。また、電荷注入層とは、ポリシリコンのフローティングゲートのみを意味するのではなく、窒化物による絶縁層等の電荷を注入できる層をも意味する。」
「【００２１】図２に本実施例のEEPROMメモリセルの断面図を示す。図１のＡ−Ｂ面でみたものである。１０５は半導体シリコンＰ型基板であり、１０４’及び１０２’はＮ型拡散層でソース及びドレインとなっている。１０２’と１０４’の間には、ゲート電圧値に応じて電子の導電層（チャンネル）を誘起させるチャンネル領域１１０があり、その上部に薄い絶縁膜１０６（例えば厚さ１０ナノメートルの熱酸化膜）がある。チャンネル領域の幅は例えば０. ６ミクロンから１ミクロンである。
【００２２】薄い絶縁膜の上部には導電性多結晶ポリシリコンで形成されたフローティングゲート１０９があり、１０９の厚さは例えば１５０ナノメートルである。１０９の上部には薄い絶縁層（例えば酸化膜及び窒化膜で形成された厚さ２５ナノメートルの絶縁層）１０７があり、１０７の上部には例えば導電性多結晶ポリシリコンで形成された制御ゲート１００がある。１００の厚さは例えば２５０ナノメートルである。１０２はアルミを主材料としたビット線であり、コンタクト部１０８を介して１０２’と接続されている。１０２と１００の間は、絶縁層１１１がある。なおフローティングゲートに電荷が注入されていない時のメモリセルのしきい値電圧は例えば２Ｖとする。」
　
（ウ）周知例３：特開平８−２３６７３１号公報には、以下の事項が記載されている。
「【０００２】
【従来技術及びその問題点】
浮遊ゲートメモリ
そのターンオンスレッショルドを修正するために電界効果トランジスター（セル）の分離された（浮遊）ゲート中に電荷を捉える原理に基づく持久記憶メモリの発展は、集積システムのコンパクト性と速度の常に増加するレベルの達成に極度に重要な役割をこれまで有しかつ有し続けている。
【０００３】
プログラム及び消去機構
このようなメモリの発展は、好適な製造技術、及びしばしば（トランジスター）セルのゲート絶縁物も構成する分離された絶縁物を通して浮遊ゲート中に電荷を注入するために実際に開発できる物理的機構の平行した発展に大きく関連している。通常開発される物理的な機構は次の通りである。
−比較的厚い酸化物層で動作しかつ強い電界を必要とする所謂ファウラー−ノルトハイムのトンネル機構。
−比較的薄い酸化物層で動作しかつ比較的強い電界を必要とする直接トンネル機構。
−薄い絶縁層及び中程度の強度の電界で動作する「修正」されたファウラー−ノルトハイムのトンネル機構。
−電荷捕捉サイトがコンダクターと絶縁体の間の界面に再配置されかつ薄い絶縁体及び比較的低い電界強度で効果的な電荷捕捉補助注入機構。
−絶縁体の厚さ及び電界強度の十分な範囲に亘って動作するチャンネルホットキャリア注入機構。」
　
（６−２）相違点２について
　刊行物発明において、チャネル領域を構成する「シリコンからなる半導体基板１」の表面層のフェルミ準位は、その禁制帯の中に位置していることは自明のことである。また、「シリコンからなる半導体基板１」、「トンネルゲート絶縁膜２」、「リンをドープした多結晶シリコン層からなるフローティングゲート３」、「ゲート間絶縁層４」及び「コントロールゲート５」からなる積層構造において、「シリコンからなる半導体基板１」と「コントロールゲート５」の間に電圧が印加されていない場合には、前記積層構造を通じて、フェルミレベルは一定の値となることは、技術常識ともいえることである。
　そうすると、刊行物発明において、「リンをドープした多結晶シリコン層からなるフローティングゲート３」のフェルミレベルは、チャネルを構成する「シリコンからなる半導体基板１」の表面層の禁制帯の中にあるものと認められる。
　よって、相違点２は、実質的なものではない。
　
（６−４）まとめ
　以上検討したとおり、本願発明と刊行物発明との相違点は、いずれも実質的なものではないか、又は、当業者が、引用刊行物に記載された発明及び周知技術を勘案することにより容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
７．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。