【事件の表示】
　平成　９年特許願第３３１２０３号「シリコン半導体基板の熱処理方法とその装置」拒絶査定不服審判事件〔平成１１年　６月　２日出願公開、特開平１１−１５０１１９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　本願は、平成９年１１月１４日の出願であって、平成２０年４月８日付けの拒絶理由通知に対して、同年６月１１日に手続補正書及び意見書が提出されたが、平成２１年２月１７日付けで拒絶査定がなされ、それに対して、同年３月２３日に拒絶査定に対する審判請求がなされるとともに、同年４月２１日に手続補正書が提出され、その後、平成２２年１１月２日付けで審尋がなされ、平成２３年１月４日に回答書が提出されたものである。 
　 
　 
２．平成２１年４月２１日に提出された手続補正書による補正についての却下の決定 
　 
［補正の却下の決定の結論］ 
　平成２１年４月２１日に提出された手続補正書による補正を却下する。 
　 
［理由］ 
（１）平成２１年４月２１日に提出された手続補正書による補正の内容 
　平成２１年４月２１日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１及び２を補正後の特許請求の範囲の請求項１及び２と補正するとともに、明細書の００１１段落を補正するものであって、補正前後の請求項１は以下のとおりである。 
　 
（補正前） 
　「【請求項１】 
　格子間酸素濃度が１１〜１７×１０17（ａｔｏｍｓ／ｃｍ3）、比抵抗が０．０１〜１００（Ωｃｍ）のシリコン半導体基板上にシリコンエピタキシャル層を形成した後、非酸化性雰囲気で室温〜９００℃より昇温速度１０〜１００℃／秒で１２００〜１２５０℃の範囲に昇温し、この温度範囲に５〜６０秒保持した後、降温速度５０〜１００℃／秒で９００℃〜室温まで冷却することにより、上記シリコン半導体基板の内部に１×１０8（ｃｍ-3）以上のＢＭＤを得るシリコン半導体基板の熱処理方法。」 
　 
（補正後） 
　「【請求項１】 
　格子間酸素濃度が１１〜１７×１０17（ａｔｏｍｓ／ｃｍ3）、比抵抗が０．０１〜１００（Ωｃｍ）のシリコン半導体基板上にシリコンエピタキシャル層を形成した後、非酸化性雰囲気で室温〜９００℃より昇温速度１０〜１００℃／秒で１２００〜１２５０℃の範囲に昇温し、この温度範囲に５〜６０秒保持した後、降温速度５０〜１００℃／秒で９００℃〜室温まで冷却し、その後、酸素雰囲気で１０００℃で１６時間熱処理することにより、上記シリコン半導体基板の内部に１×１０8（ｃｍ-3）以上のＢＭＤを得るシリコン半導体基板の熱処理方法。」 
　 
（２）補正事項の整理 
　本件補正のうち、特許請求の範囲についての補正事項を整理すると、以下のとおりである。 
（補正事項） 
　補正前の請求項１における「降温速度５０〜１００℃／秒で９００℃〜室温まで冷却する」工程の後に「酸素雰囲気で１０００℃で１６時間熱処理する」工程を追加して、補正後の請求項１とすること。 
　 
（３）補正の目的の適否について  
　上記補正事項は、補正前の請求項１に係る発明に「酸素雰囲気で１０００℃で１６時間熱処理する」という新たな工程を追加する補正であって、補正前の請求項１に係る発明のどの発明特定事項を減縮するものでもないから、特許法第１７条の２第４項（平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当しない。 
　また、上記補正事項が、同法第１７条の２第４項のその余の号に掲げる、請求項の削除、誤記の訂正、明りょうでない記載の釈明のいずれを目的とするものにも該当しないことは明らかである。 
　 
（４）補正の却下についてのむすび 
　以上検討したとおり、上記補正事項を含む本件補正は、特許法第１７条の２第４項の規定に違反するものであるから、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により，却下すべきものである。 
　 
　 
３．本願発明 
　平成２１年４月２１日に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項１及び２に係る発明は、平成２０年６月１１日に提出された手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１及び２に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、上記２．（１）の「補正前」の箇所に記載したとおりのものである。 
　 
　 
４．先願発明 
（１）原査定の拒絶の理由に引用された、本願の出願日前のパリ条約に基づく優先権主張（１９９７（平成９）年２月２６日、米国、出願番号０８／８０６４３６　以下「優先権基礎出願」という。）を伴う国際特許出願（以下「先願」という。）であって、本願の出願後に国際公開がされた特願平１０−５３７８１４号（国際出願番号：ＰＣＴ／ＵＳ９８／０３６８６、国際出願日：１９９８（平成１０）年２月２５日、国際公開番号：ＷＯ９８／３８６７５、国際公開日：１９９８（平成１０）年９月３日、国内公表番号：特表２００１−５０９３１９号）の、国際出願日における明細書（以下「先願明細書」という。また、国際出願日における明細書及び図面をまとめて「先願明細書等」という。）には、図とともに次の記載がある。
　
　なお、記載箇所の表示は、国際公開パンフレットにおける記載箇所を示した（なお、下線は当合議体において付加したものである。）。 
　 
ａ．“The present invention generally relates to the preparation of semiconductor material substrates, especially silicon wafers, which are used in the manufacture of electronic components. More particularly, the present invention relates to a process for the treatment of silicon wafers which enables the wafers, during the heat treatment cycles of essentially any arbitrary electronic device manufacturing process to form an ideal, non-uniform depth distribution of oxygen precipitates.”（国際公開：第１頁第４〜１３行）
　
（訳文）「本発明は、電子部品の製造において使用される半導体材料基板、特にシリコンウエハの製造に関する。特に、本発明は、本質的にいずれかの任意の電子デバイス製造法の熱処理サイクル中に、酸素析出物の理想的な不均一深さ分布をウエハが形成することを可能にするシリコンウエハの処理法に関する。」
　 
ｂ．“Czochralski-grown silicon typically has an oxygen concentration within the range of about 5 x 1017 to about 9 x 1017 atoms/cm3 (ASTM standard F-121-83). Because the oxygen precipitation behavior of the wafer becomes essentially decoupled from the oxygen concentration in the ideal precipitating wafer, the starting wafer may have an oxygen concentration falling anywhere within or even outside the range attainable by the Czochralski process.”（国際公開：第９頁第３１行〜第１０頁第４行）
　
（訳文）「チョクラルスキー成長シリコンは、典型的には、約５ｘ１０17 〜約９ｘ１０17 原子／ｃｍ3 （ＡＳＴＭ標準Ｆ−１２１−８３）の範囲の酸素濃度を有する。ウエハの酸素析出挙動は理想的な析出ウエハにおける酸素濃度から本質的に切り離されるようになるので、出発ウエハは、チョクラルスキー法によって得られる範囲内または範囲外さえに入る酸素濃度を有していてよい。」
　 
ｃ．“
In step S
2
, the wafer is subjected to a heattreatment step in which the wafers are heated to an elevated temperature to form and thereby increase the number density of crystal lattice vacancies 13 in wafer 1. Preferably, this heat-treatment step is carried out in a rapid thermal annealer in which the wafers are rapidly heated to a target temperature and annealed at that temperature for a relatively short period of time. In general, the wafer is subjected to a temperature in excess of 1150 
O
C, preferably at least 1175 
O
C, more preferably at least about 1200 
O
C, and most preferably between about 1200 
O
C and 1275 
O
C
　
In the first embodiment of the present invention, the rapid thermal annealing step is carried out in the presence of a nitriding atmosphere, that is, an atmosphere containing nitrogen gas (N
2
) or a nitrogencontaining compound gas such as ammonia
The wafer will generally be maintained at this temperature for at least one second, typically for at least several seconds (e.g., at least 3), preferably for several tens of seconds
and, depending upon the desired characteristics of the wafer, for a period which may range up to about 60 seconds (which is near the limit for commercially available rapid thermal annealers)
　
（訳文）「
工程Ｓ
2 
において、ウエハを高温に加熱し、ウエハ１における結晶格子空孔１３の数密度を増加させる熱処理にウエハを付す。好ましくは、この熱処理工程は、ウエハを急速に目標温度に加熱し、かなり短時間で該温度でアニールする急速熱的アニーラーにおいて行われる。一般に、ウエハは、１１５０℃以上、好ましくは少なくとも１１７５℃、より好ましくは少なくとも１２００℃、最も好ましくは少なくとも１２００℃〜１２７５℃の温度に付される
　
本発明の第１の態様において、急速熱的アニール工程は、窒化雰囲気、すなわち、
アンモニアなどの窒素含有化合物ガスまたは窒素ガス（Ｎ
2
）を含有する雰囲気の存在下で、行う
ウエハは、少なくとも１秒間、典型的には少なくとも数秒間（例えば少なくとも３秒間）、好ましくは数十秒間
、ウエハの所望特性に応じて、約６０秒までの時間で（これは、工業的な急速熱的アニーラーの限界に近い）、ほぼこの温度で一般に保持される
　 
ｄ．“
Upon completion of step S
2
, the wafer is rapidly cooled in step S
3
 through the range of temperatures at which crystal lattice vacancies are relatively mobile in the single crystal silicon
In general, the average cooling rate within this range of temperatures is at least about 5 
O
C per second and preferably at least about 20 
O
C per second.
the average cooling rate may preferably be at least about 50 
O
C per second, still more preferably at least about 100 
O
C per second, with cooling rates in the range of about 100 
O
C to about 200 
O
C per second being presently preferred
　
（訳文）「
工程S
2 
の完了後、ウエハは、工程S
3 
において、結晶格子空格子点が単結晶において比較的移動しやすい温度範囲を通って、急速に冷却される
一般に、この温度範囲内の平均冷却速度は、1秒当たり少なくとも約5℃で、好適には１秒当たり少なくとも約20℃である。
平均冷却速度は、好適には１秒当たり少なくとも約50℃、より好適には１秒当たり少なくとも約100℃であり、１秒当たり約100〜約200℃の範囲の冷却速度が
現在好適である
　
 ｅ．“
The concentration of oxygen precipitates in region 17 is primarily a function of the heating step and secondarily a function of the cooling rate. In general, the concentration of oxygen precipitates increases with increasing temperature and increasing annealing times in the heating step, with precipitate densities in the range of about 1 x 10
7
 to about 5 x 10
10
 precipitates/cm
3
 being routinely obtained
　
（訳文）「
領域17の酸素析出物濃度は、一次的には加熱工程の関数であって、二次的には冷却速度の関数である。一般に、酸素析出物の濃度は、加熱工程における温度の上昇およびアニール時間の延長につれて増加し、約1×10
7 
〜約5×10
10 
析出物／cm
3 
範囲の析出物密度が通常得られる
　 
ｆ．“
If an epitaxial layer is to be deposited upon
 wafer, the process of the present invention may be carried out either before or after the epitaxial deposition
If carried out after, it may be desirable to carry out the process of the present invention in the epitaxial reactor immediately after the epitaxial deposition, provided the cooling rates required by the process of the present invention can be achieved
　
（訳文）「
エピタキシャル層を、
ウエハ上に蒸着する必要がある場合、本発明の方法は、エピタキシャル蒸着の前後のいずれかに実施することができる
蒸着後に実施する場合、本発明の方法に必要な冷却速度を達成できる限り、エピタキシャル蒸着の直後にエピタキシャル反応器によって本発明の方法を実施することが望ましい
　 
ｇ．“EXAMPLE 1
　Silicon single crystals were pulled by the Czochralski method, sliced and polished to form silicon wafers. These wafers were then subjected to a surface oxidation step (Sl), rapid thermal annealing step in nitrogen or argon (S2), rapidly cooled (S3), and subjected to an oxygen stabilization and growth step (S4) under the conditions set forth in Table I. The initial oxygen concentration of the wafers (Oi) before steps S1 - S4, the oxygen precipitate density in the bulk of the wafers after step S4 (OPD), and the depth of the denuded zone after step S4 (DZ) are also reported in Table I.
”（国際公開：第２２頁第３０行〜第２３頁第６行及びTABLE I）
　
（訳文）「実施例1 
　シリコン単結晶をチョクコラルスキー法によって引き出し、スライスし、研磨してシリコンウエハを形成した。次いで、ウエハを表面酸化工程（S1）、急速加熱アニール工程（窒素またはアルゴン雰囲気）（S2）、急冷工程（S3）、酸素安定化工程および成長工程（S4）に、以下の表１に示した条件下に付した。工程S1〜S4前のウエハ初期酸素濃度（Oi）、工程S4後のウエハバルク中酸素析出物濃度（OPD）、および工程S4後のデニューデッドゾーンの深さ（DZ）も、表１に報告した。
　 
」
　 
（２）ここにおいて、ａ．の記載からみて、先願明細書等に記載の「第１の態様」における「ウエハ」が「シリコンウエハ」であることは明らかである。 
　 
（３）ｃ．の「急速熱的アニーラーによるアニールは、一般に、ウエハは、１１５０℃以上、好ましくは少なくとも１１７５℃、より好ましくは少なくとも１２００℃、最も好ましくは少なくとも１２００℃〜１２７５℃の温度に付される。」という記載、及び、「ウエハは、少なくとも１秒間、典型的には少なくとも数秒間（例えば少なくとも３秒間）、好ましくは数十秒間・・・ウエハの所望特性に応じて、約６０秒までの時間で（これは、工業的な急速熱的アニーラーの限界に近い）、ほぼこの温度で一般に保持される。」という記載から、先願明細書等に記載の「第１の態様」における「急速熱的アニーラーによるアニール」は、「１１５０〜１２７５℃」で「１〜６０秒」保持されることが好ましいことが明らかである。 
　 
（４）ｄ．の「一般に、この温度範囲内の平均冷却速度は、1秒当たり少なくとも約5℃で、好適には１秒当たり少なくとも約20℃である。・・・、平均冷却速度は、好適には１秒当たり少なくとも約50℃、より好適には１秒当たり少なくとも約100℃であり、１秒当たり約100〜約200℃の範囲の冷却速度が・・・好適である。」という記載から、先願明細書等に記載の「第１の態様」においては、１秒あたり約５〜約２００℃の冷却速度でウエハが急速に冷却されることが好ましいことが明らかである。 
　 
（５）ｆ．の記載から、上記「ウエハ」に「エピタキシャル層」を蒸着した後で、アニールを行っても良いことは明らかである。 
　 
（６）したがって、先願明細書等には、以下の発明（以下「先願発明」という。）が記載されているものと認められる。 
　「エピタキシャル層を蒸着した約５ｘ１０17 〜約９ｘ１０17 原子／ｃｍ3 （ＡＳＴＭ標準Ｆ−１２１−８３）の範囲の酸素濃度を有するシリコンウエハを、窒化雰囲気で急速熱的アニーラーにより１１５０℃〜１２７５℃の温度に加熱し、１〜６０秒保持した後、１秒あたり約５〜約２００℃で急速に冷却して、約1×107 〜約5×1010 析出物／cm3 範囲の析出物密度を得るシリコンウエハの処理法。」 
　 
　 
５．本願発明と先願発明との対比 
（１）先願発明の「シリコンウエハ」は、本願発明の「シリコン半導体基板」に相当する。また、先願発明における「エピタキシャル層」が「シリコンエピタキシャル層」であることは、技術常識からみて自明である。 
　したがって、先願発明の「エピタキシャル層を蒸着した」「シリコンウエハ」は、本願発明の「シリコン半導体基板上にシリコンエピタキシャル層を形成」したものに相当する。 
　 
（２）先願発明の「窒化雰囲気」は、本願発明の「非酸化性雰囲気」に相当する。また、技術常識からみて、先願発明における昇温が「室温〜９００℃」の範囲から開始されることは自明である。さらに、先願発明の「急速熱的アニーラーにより１１５０℃〜１２７５℃の温度に加熱」することは、急速加熱を行うという点で本願発明と共通する。 
　 
（３）先願発明の「１秒あたり約３〜約２００℃で急速に冷却」する構成は、急速冷却を行う点で本願発明と共通する。また、技術常識からみて、先願発明における冷却が少なくとも９００℃になるまで行われることは自明である。 
　 
（４）先願発明の「析出物」は、本願発明の「ＢＭＤ」に相当する。また、先願発明の「約1×107 〜約5×1010 析出物／cm3 範囲の析出物密度を得る」ことと、本願発明の「上記シリコン半導体基板の内部に１×１０8（ｃｍ-3）以上のＢＭＤを得る」こととは、シリコン半導体基板の内部に所定値のＢＭＤを得ることである点で一致する。 
　 
（５）先願発明の「シリコンウエハの処理法」は、シリコンウエハを熱処理する方法であることは明らかであるから、本願発明の「シリコン半導体基板の熱処理方法」に相当する。 
　 
（６）以上を総合すると、本願発明と先願発明とは、 
　「シリコン半導体基板上にシリコンエピタキシャル層を形成した後、非酸化性雰囲気で室温〜９００℃より急速加熱し、所定温度で所定時間保持した後、９００℃〜室温まで急速冷却することにより、上記シリコン半導体基板の内部に所定値のＢＭＤを得るシリコン半導体基板の熱処理方法。」 
である点で一致し、以下の点で一応相違している。　 
　 
（相違点１） 
　本願発明では、「シリコン半導体基板」の「格子間酸素濃度が１１〜１７×１０17（ａｔｏｍｓ／ｃｍ3）、比抵抗が０．０１〜１００（Ωｃｍ）」であるのに対し、先願発明では、そのような特定をしていない点。 
　 
（相違点２） 
　本願発明では、昇温速度が「１０〜１００℃／秒」であるのに対し、先願発明では、昇温速度について特定がない点。 
　 
（相違点３） 
　本願発明では、「１２００〜１２５０℃」の温度範囲に「５〜６０秒保持」した後、「５０〜１００℃／秒」で冷却しているのに対し、先願発明では、「１１５０〜１２７５℃」の温度範囲に「１〜６０秒保持」した後、「１秒あたり約５〜約２００℃」で冷却している点。 
　 
（相違点４） 
　最終的に得られる「シリコン半導体基板の内部」のＢＭＤ密度が、本願発明では「１×１０8（ｃｍ-3）以上」であるのに対し、先願発明では「約1×107 〜約5×1010 析出物／cm3 」である点。 
　 
　 
６．相違点についての当審の判断 
（１）相違点１について 
　一般に、エピタキシャル層が形成されるウエハに関し、格子間酸素濃度を１１〜１７×１０17（ａｔｏｍｓ／ｃｍ3）とし、かつ、比抵抗を０．０１〜１００（Ωｃｍ）とすることは、下記の周知例１及び２に記載されているように、先願の優先日前に、当業者において周知の技術である（下線は当合議体において付加したものである。）。 
　なお、特許庁におけるシステムの都合上、丸付き数字を使用できないので、数字の前に「○」を付加することにより、丸付き数字の代用とする。 
　 
　周知例１：特開平４−６１３４３号公報 
　「実施例１ 
　
通常のＣＺで酸素濃度　１４×１０
１７
ａｔｏｍｓ／ｃｃ、炭素濃度　１×１０
１６
ａｔｏｍｓ／ｃｃ（ＯＬＤＡＳＴＭ）、ＳｂドープＮ型、０．０３Ωｃｍ（１００）の基板に、１０μｍのＮ−層をエピタキシャル成長させる
　
析出物の形成状態は、以下の条件のＩＧ処理の後、１０００℃×１６ｈｒの酸化を施して評価した
○１ＩＧ処理なし（従来法１） 
○２基板→ＩＧ処理→エピタキシャル成長（従来法２） 
○３基板→ＤＺ処理→ＩＧ処理→エピタキシャル成長（従来法３） 
○４基板→エピタキシャル成長→ＩＧ処理（本発明１）
　析出物の形成状態を、第１図の析出物密度、表面欠陥密度との関係で示す如く、○１（従来法１）では、均一なＩＧ層は得られず、○２（従来法２）では、均一なＩＧ層は得られているが表面近傍の高密度の酸素析出核がエピタキシャル領域に引き継がれ、転位及び積層欠陥が高密度に形成される。 
　また、○３（従来法３）では、均一なＩＧ層は形成されＥＰＩ領域の欠陥も低減するが、低密度の積層欠陥が残留する。 
　これに対して、○４（本発明１）では、均一なＩＧ層並びに良好なエピタキシャル領域の結晶性が得られている。」（第３頁右上欄第７行〜左下欄第１０行） 
　 
　周知例２：特開昭６３−１９８３３４号公報 
　「［実施例１］ 
　チョクラルスキー法により得たシリコン無転位単結晶インゴットをウェーハにスライスし、これに面取工程、ラップ工程、エツチング工程、鏡面研磨工程を実施した。 
　
このウェーハ（以下、原ウェーハという）の物性は、導電型Ｐ型、結晶方位（１００）、抵抗率１０〜２０Ω・cm、直径１５０ｍｍφ、厚み６２５μ、酸素濃度１４〜１８×１０
１７
ａｔｏｍｓ／ｃｃ（１９７９年版アニュアル　ブック　オブ　エーエスティエム　スタンダーズ［以下の計測値は、この標準に従う］表示）であった
　
従来法同様、次に、このウェーハを熱処理炉にセットし、酸素の外方拡散のため、１１００℃で４時間処理しＤＺの形成を行ない、つづいて、ＢＭＤ形成のため、７００℃、１０時間の熱処理を施した後、ＳｉＣｌ
４
ガスを用いてこれに約２０μのＥＰ層を成長させＩＣ用の基板を得た
　 
　そして、本願発明において、ウエハの格子間酸素濃度を１１〜１７×１０17（ａｔｏｍｓ／ｃｍ3）とし、かつ、比抵抗を０．０１〜１００（Ωｃｍ）とするとすることにより、周知例１及び２に記載された周知の技術と比較して格別の効果を奏するものとも認められない。したがって、上記相違点は、課題を解決する手段を具体化するに当たっての設計上の微差にすぎないものである。 
　 
（２）相違点２について 
　一般に、半導体ウエハへの急速熱処理に関し、昇温速度を１０〜１００℃／秒とすることは、下記の周知例３に記載されているように、先願の優先日前に、当業者において周知の技術である（なお、下線は当合議体において付加したものである。）。 
　 
　周知例３：特開平７−３２１１２０号公報 
　「【０００９】 
【実施例】以下に、本発明に係るシリコンウェーハの熱処理方法の実施例について、図面を参照して説明する。
昇降温プロファイルの一例を示すと図１の通りで、シリコンウェーハに対するＤＺＩＧ処理に先立って行う急速熱処理に適用されるものである
ランプ出力を１００％に上げ、７５°Ｃ／ｓｅｃのランプレートでＴ°Ｃまで昇温させ、この温度を保持したままｔｓｅｃの短時間アニールを行う
【００１０】
上記昇降温プロファイルにおいて、ランプレートは５０°Ｃ／ｓｅｃ以上であればよい。この昇温速度は非常に速いが、熱源として波長０．１〜４μｍのランプを用いているため、ウェーハは均一に加熱され、そりやスリップ発生が起こらない
　 
　そして、本願発明において、昇温速度を１０〜１００℃／秒の範囲とすることにより、周知例３に記載された周知の技術と比較して格別の効果を奏するものとも認められない。したがって、上記相違点は、課題を解決する手段を具体化するに当たっての設計上の微差にすぎないものである。 
　 
（３）相違点３及び４について 
　先願発明における熱処理温度、保持時間、降温温度、及びＢＭＤ密度の数値は、いずれも本願発明の数値を包含するものである。 
　一方、先願明細書の表１に記載された実施例（４．（１）のｇ．を参照）は、エピタキシャル層が形成されていないシリコンウエハに対して処理を行ったものであるが、１２５０℃で３５秒間保持した後、１００℃／秒で降温を行うことにより、４．４×１０９〜１．６９×１０１０原子／ｃｍ３の酸素析出物濃度を得るものであり、これらの数値は、いずれも本願発明の数値の範囲に属するものである。
　エピタキシャル層が形成されたシリコンウエハに対する処理である先願発明を実施する場合においても、当業者であれば、当然に上記実施例と同程度の数値を用いるものと解するのが相当であるから、相違点３及び４は、実質的なものではない。 
　 
（４）なお、請求人は、平成２３年１月４日に提出した回答書において、「引用文献６（特願平１０−５３７８１４号（特表２００１−５０９３１９号））には、シリコン基板にエピタキシャル蒸着後、連続して、ＲＴＡ熱処理を行うことにより基板内部に酸素析出物が形成されることが開示されています。 
　引用文献６に記載の発明には、（イ）シリコン基板の格子間酸素濃度、比抵抗値について開示されていない点、（ロ）シリコン基板の昇温速度について不明である点、（ハ）酸素含有雰囲気で急速熱処理を行う点で、本願発明と相違します。 
　特に、（ハ）について、引用文献６には、シリコンウェーハに強化酸化物層を形成せずに窒素中でアニールしたとき、シリコンウェーハ中の空格子点は外方拡散するため、この外方拡散を防ぐために、酸素を含有した雰囲気にてアニールすることが記載されています。酸素を含有した雰囲気にすることによって、シリコンウェーハをシールドし、空格子点の外方拡散を防止することが引用文献６に記載の発明の特徴となります。 
　これに対し、本願発明では、エピ成長後、室温から９００℃の範囲まで一度冷却し、その後、酸素を含有しない非酸化性雰囲気で１２００〜１２５０℃までＲＴＡ熱処理を行うことにより、所定のＢＭＤを有するシリコン半導体基板を製造することができます。つまり、外部から酸素を供給する必要がなく、所定の濃度のＢＭＤを有することができることが本願発明の特徴です。 
　したがいまして、本願発明は、引用文献６に記載の発明とは実質同一ではありません。」と主張しているので、以下でこれについて検討する。 
　 
　請求人の前記主張は、本願発明が「非酸化性雰囲気で室温〜９００℃より昇温速度１０〜１００℃／秒で１２００〜１２５０℃の範囲に昇温」するよりも前に、強化酸化物層が形成されていないものであることを前提としたものであるが、本願発明は、前記強化酸化物層を形成することについて何ら特定するものではない。つまり、請求人の前記主張は、本願の特許請求の範囲の記載に基づいたものではないから、採用することができない。 
　 
（５）以上検討したとおり、本願発明は、先願発明と実質的に同一であり、しかも、本願の発明者が先願発明に係る発明者と同一でなく、また、本願の出願の時点において、その出願人が先願の出願人と同一でもないから、本願発明は特許法第２９条の２の規定により特許を受けることができないものである。 
　 
　 
７．むすび 
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく、拒絶されるべきものである。 
　よって、結論のとおり審決する。