【事件の表示】
　平成１０年特許願第１２２９４３号「パッケージ基板」拒絶査定不服審判事件〔平成１１年１１月　５日出願公開、特開平１１−３０７６８７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯  
　本件出願は、平成１０年４月１６日の出願であって、平成１８年１２月２６日付けで拒絶理由が通知され、平成１９年２月２１日付けで意見書及び手続補正書が提出され、同年１２月１３日付けで最後の拒絶理由が通知され、平成２０年２月１３日付けで意見書が提出されたが、平成２１年６月１９日付けで拒絶査定がなされ、同年８月１８日付けで拒絶査定に対する審判請求がなされ、その後、当審において平成２３年２月２日付けで最後の拒絶理由（以下、「当審拒絶理由」という。）が通知され、同年４月１日付けで意見書及び手続補正書が提出されたものである。  
　
第２　平成２３年４月１日付けの手続補正についての補正の却下の決定  
［補正の却下の決定の結論］ 
　平成２３年４月１日付けの手続補正（以下、「本件補正」という。）を却下する。  
　 
［理由］  
第２−１　本件補正の内容 
　本件補正は、本件補正により補正される前の（すなわち、平成１９年２月２１日付けで提出された手続補正書により補正された）下記１に示す特許請求の範囲の請求項１及び２を下記２に示す特許請求の範囲の請求項１及び２と補正するものである。 
　
１　本件補正前の特許請求の範囲の請求項１及び２
　「【請求項１】　上面にＩＣチップを載置し、下面が基板側に取り付けられるパッケージ基板であって、層間樹脂絶縁層と導体層とが交互に積層され、各導体層間がバイアホールにて接続されたビルドアップ配線層が、コア基板の両面に形成されてなるパッケージ基板において、
　前記コア基板に形成されたスルーホールには、充填剤が充填されるとともに該充填剤のスルーホールからの露出面を覆う導体層が形成されてなり、
　その導体層にはバイアホールが接続され、
　前記パッケージ基板の下面側の表面であって、ＩＣチップの直下に、誘電材料としてセラミックを用いるチップコンデンサを取り付け、
　前記チップコンデンサから前記ＩＣチップへ、前記スルーホールの露出面を覆う導体層上に形成されたバイアホールを介して電流が供給されることを特徴とするパッケージ基板。
【請求項２】　前記ビルドアップ配線層は、無電解めっき膜と、該無電解めっき膜上に形成された電解銅めっき膜からなり、前記無電解めっき膜の表面は、前記層間樹脂絶縁層の粗化面に追従した凹凸を有することを特徴とする請求項１のパッケージ基板。」 
　
２　本件補正後の特許請求の範囲の請求項１及び２
　「【請求項１】　上面にＩＣチップを載置し、下面が基板側に取り付けられるパッケージ基板であって、層間樹脂絶縁層と導体層とが交互に積層され、各導体層間がバイアホールにて接続されたビルドアップ配線層が、コア基板の両面に形成されてなるパッケージ基板において、
　前記コア基板に形成されたスルーホールには、充填剤が充填されるとともに該充填剤のスルーホールからの露出面を覆う導体層が形成されてなり、
　その導体層にはバイアホールが接続され、
　前記パッケージ基板の下面側の表面であって、ＩＣチップの直下に、誘電材料としてセラミックを用いる
電源用
　前記チップコンデンサから前記ＩＣチップへ、前記スルーホールの露出面を覆う導体層上に形成されたバイアホールを介して電流が供給されることを特徴とするパッケージ基板。
【請求項２】　前記ビルドアップ配線層は、無電解めっき膜と、該無電解めっき膜上に形成された電解銅めっき膜からなり、前記無電解めっき膜の表面は、前記層間樹脂絶縁層の粗化面に追従した凹凸を有することを特徴とする請求項１のパッケージ基板。」
（なお、下線は、補正箇所を示すためのものである。）  
　
第２−２　本件補正の目的 
　本件補正は、本件補正前の特許請求の範囲の請求項１における「チップコンデンサ」を「
電源用
　
第２−３　本件補正の適否 
　そこで、本件補正後の特許請求の範囲の請求項１に係る発明（以下、「本件補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるかどうかについて、さらに検討する。 
　
１　引用文献及び周知文献
（１）引用文献
（１−１）記載事項及び看取事項
　当審拒絶理由で引用された、本件出願の出願前に日本国内で頒布された刊行物である特開平７−２８３５３８号公報（以下、「引用文献」という。）には、図面とともに以下の事項が記載されている（なお、下線は当審で付したものである。）。 
　
ａ．「【０００２】
【従来の技術】大規模かつ高速度のコンピュータシステム等を実現する場合、
通常、小型で高速度・高集積のＬＳＩチップ等を使用し、それらを高速化に適した構造にして配線板上に実装することが重要な課題となる。
　
ｂ．「【００３１】図１には、多層プリント配線板１が示されている。この多層プリント配線板１は、
基材２の両面に薄膜配線層３を備える６層板である。基材２の両面には導体パターン４が形成されている。これらの導体パターン４は、基材２を貫通するように設けられためっきスルーホール５によって接続されている。
【００３２】めっきスルーホール５を構成している銅めっき層５ｂは、その中央部に空洞部５ａを有している。そして、その空洞部５ａには、導電性を有する充填材としての銅ペースト７が充填されている。めっきスルーホール５の両端面は、銅ペースト７が充填されることによって平坦化されている。平坦化されためっきスルーホール５の両端面には、金属膜としてのめっき膜８が形成されている。つまり、めっきスルーホール５から露呈している銅ペースト７が、めっき膜８によって被覆された状態となっている。
【００３３】本実施例の多層プリント配線板１には、内層側の層間絶縁層９及び外層側の層間絶縁層１０の二層構造からなる配線層３が形成されている。内層側の層間絶縁層９の表面には永久レジスト１１が形成されている。内層側の層間絶縁層９の表面のうち永久レジスト１１が形成されていない部分には、導体パターン１２が形成されている。同様に外層側の層間絶縁層１０の表面には永久レジスト１３が形成されている。外層側の層間絶縁層１０の表面のうち永久レジスト１３が形成されていない部分には、導体パターン１４が形成されている。
前記導体パターン１４の一部は、ＬＳＩチップ等を表面実装するための接続用パッドとなっている。
【００３４】
内層側の層間絶縁層９には、層間接続用のバイアホール１５が形成されている。外層側の層間絶縁層１０にも、同様に層間接続用のバイアホール１６が形成されている。
【００３５】この多層プリント配線板１の場合、
めっきスルーホール５の端面から露呈している銅ペースト７に、内層側の層間絶縁層９に属するバイアホール１５の底面がめっき膜８を介して電気的に接続されている。また、バイアホール１５の凹部１５ａに充填された銅ペースト７上には、外層側の層間絶縁層１０に属するバイアホール１６の底面が同じくめっき膜８を介して電気的に接続されている。
めっきスルーホール５とバイアホール１５，１６とが、ほぼ一直線上に配置された状態となっている。
　 
ｃ．「【００３６】次に、この多層プリント配線板１を製造する手順を図２〜図８に基づいて説明する。まず、ガラス布基材エポキシ樹脂を素材とした銅張積層板１７を用意し、その銅張積層板１７に対してスルーホール形成用孔１８を透設する。次に、従来公知の手法に従ってパネルめっき及びスルーホールめっきを行い、スルーホール形成用孔１８内に銅めっき層５ｂを析出させる。その結果、図２に示されるように銅張積層板１７にめっきスルーホール５が形成される。なお、本実施例においてスルーホール形成用孔１８の内径が約３００μｍに、めっきスルーホール５のランド５ｃ径が約７００μｍに設定されている。
【００３７】次に、めっきスルーホール５が形成された銅張積層板１７に、各めっきスルーホール５の形成位置と対応する位置に孔を有するメタルマスクを配置する。そして、スキージを移動させることによって、図３に示されるようにめっきスルーホール５の空洞部５ａに銅ペースト７を充填する。本実施例では、主成分である銅粉末及び熱硬化性樹脂に少量の溶剤やチクソ剤等を添加した銅ペースト７が使用されている。
【００３８】次に充填された銅ペースト７の乾燥を行い、表面をバフ研磨により整面した後、薄付けパネルめっきによって銅張積層板１７の両面にめっき膜８を形成する。なお、銅ペースト７を充填する場合、乾燥後における銅ペースト７の露呈面の高さがめっきスルーホール５のランド５ｃ面の高さとほぼ同じになることが好ましい。
【００３９】金属膜であるめっき膜８を形成する手段としては、電解めっき法や無電解めっき法がある。この場合、形成されるめっき膜８の厚さは１μｍ〜７μｍ、更には３μｍ〜６μｍ、特には４μｍ〜５μｍであることがよい。めっき膜８が厚くなると、製造時間の短縮化が図れなくなり、コスト高になるおそれがある。一方、めっき膜８が薄すぎると、銅ペースト７を粗化液やソフトエッチング工程から確実に保護することができなくなるおそれがある。なお、本実施例では電解銅めっき法によって、厚さ５μｍの銅からなるめっき膜８を形成することとしている。
【００４０】次にめっき膜８の表面にエッチングレジストを形成した後、パターンエッチングを行う。すると、図４に示されるように、所定形状をした内層の導体パターン４が形成される。なお、本実施例では前記内層の導体パターン４が、主として電源層またはグランド層として使用される。
【００４１】次に、内層の導体パターン４が形成された銅張積層板１７の両面に、酸化剤に対して比較的難溶な樹脂マトリックス中に、酸化剤に対して比較的易溶な樹脂フィラーが分散された感光性エポキシ系のアディティブ用接着剤を塗布する。ここで露光・現像を行うことによって、図５に示されるように、開口部としてのバイアホール形成用孔１９を有する内層側の層間絶縁層９を形成する。このとき、バイアホール形成用孔１９は、銅ペースト７が充填されているめっきスルーホール５の端面に対応して設けられる。
【００４２】次に、粗化剤（酸化剤）であるクロム酸を用いて、内層側の層間絶縁層９に対する化学的な粗化処理を行う。その後、触媒核付与、永久レジスト１１の形成、めっき前処理及び無電解銅パターンめっきを行う。
【００４３】上記のめっき処理を経ると、バイアホール形成用孔１９の内壁面や、バイアホール形成用孔１９から露呈しているめっき膜８の表面等に銅めっき層１５ｂが析出する。よって、図６に示されるように、内層側の層間絶縁層９に開口径が約１００μｍのバイアホール１５が形成される。なお、本実施例では銅めっき層１５ｂの析出厚さが約２５μｍに設定されている。前記バイアホール１５のうちめっきスルーホール５の軸線上に配置されたものについては、その底面がめっきスルーホール５の端面に接続された状態となる。また、
内層側の層間絶縁層９の表面には、外層の導体パターン１２が形成される。
【００４４】次に、バイアホール１５が形成された内層側の層間絶縁層９の表面に、各バイアホール１５の形成位置と対応する位置に孔を有するメタルマスクを配置する。そして、スキージを移動させることによって、バイアホール１５の凹部１５ａに上記の銅ペースト７を充填する。その結果、銅ペースト７の充填によって、バイアホール１５の開口側の端面が平坦化された状態となる。このとき、銅ペースト７の露呈面の高さがバイアホール１５のランド面の高さとほぼ同程度になることが良い。
【００４５】次に、充填された銅ペースト７の乾燥を行った後、上述した薄付けパネルめっきによって、前記バイアホール１５内の銅ペースト７上にも、図７に示されるような金属膜としてのめっき膜８を形成する。この場合、めっき膜８を形成する手段としては、電解めっき法や無電解めっき法がある。形成されるめっき膜８の厚さは１μｍ〜７μｍ、更には３μｍ〜６μｍ、特には４μｍ〜５μｍであることがよい。その理由は上記の通りである。本実施例では、めっきスルーホール５のときと同じく、電解銅めっき法によって厚さ５μｍの銅からなるめっき膜８を形成することとしている。
【００４６】次に、上述した内層側の層間絶縁層９の形成手順に従って、外層側の層間絶縁層１０を形成する。このとき、露光・現像を行うことによって、銅ペースト７が充填されているバイアホール１５の端面に対応して、開口部としてのバイアホール形成用孔が設けられる。続いて外層側の層間絶縁層１０に対する化学的な粗化処理及び触媒核付与を行った後、永久レジスト１３の形成、めっき前処理及び無電解銅パターンめっきを行う。上記のめっき処理を経ると、バイアホール形成用孔の内壁面や、凹部１６ａ内の銅ペースト７の表面等に銅めっき層１６ｂが析出する。よって、図８に示されるように、外層側の層間絶縁層１０に開口径が約１００μｍのバイアホール１６が形成される。
【００４７】
前記バイアホール１６のうち内層側の層間絶縁層９に属するバイアホール１５の軸線上に配置されたものについては、その底面が同バイアホール１５の端面に接続された状態となる
外層側の層間絶縁層１０の表面には、最外層の導体パターン１４が形成される。
この多層プリント配線板１において前記バイアホール１６は、例えばＬＳＩチップ等のリードやバンプなどを接合するための外部接続端子として使用されるようになっている。
　
ｄ．「【００５２】以上のことから明らかなように、本実施例の多層プリント配線板１の場合、めっきスルーホール５とバイアホール１５，１６とがほぼ一直線上に配列された状態となっている。それゆえ、この多層プリント配線板１にあっては、従来の多層プリント配線板と比較して、導体パターン４，１２，１４の配線に利用できるエリアが相対的に大きくなっている。また、配線エリアの増加に伴って配線自由度も格段に向上することになり、もって多層プリント配線板１の小型化や高密度化を充分に達成することが可能となる。加えて、設計自由度が向上する結果、配線の完全自動化を行ううえで極めて好都合になる。そして、このような配線の完全自動化が実現されることによって、設計期間の短縮化やコストダウン等が達成されることになる。
【００５３】更に、この発明によると、めっきスルーホール５の空洞部５ａの存在による内層側の層間絶縁層９の落ち込みが防止される。このため、めっきスルーホール５の上部にあたる部分に形成された外層の導体パターン１２に凹凸が生じることがない。同様に、内層側のバイアホール１５の空洞部の存在による外層側の層間絶縁層１０の落ち込みが防止されるため、同バイアホール１５の上部にあたる部分に形成された最外層の導体パターン１４に凹凸が生じることもない。
【００５４】以上のことから明らかなように、
めっきスルーホール５やバイアホール１５のほぼ軸線上に形成された外層の導体パターン１２や最外層の導体パターン１４
多層プリント配線板１へＩＣチップやＬＳＩチップ等を表面実装する際に極めて好都合になる。
　
ｅ．「【００６４】また、この多層プリント配線板２２を用いてパッケージを構成すると、マッシュルーム型バンプ２５を外部接続端子として、
同パッケージをマザーボードへ容易に実装することが可能となる。
　 
　また、上記ｂ及びｃを考慮すると、図１から、以下の事項を看取することができる。
　
ｆ．上記ｃの「
内層側の層間絶縁層９の表面には、外層の導体パターン１２が形成される。
外層側の層間絶縁層１０の表面には、最外層の導体パターン１４が形成される。
　
ｇ．上記ｂの「
めっきスルーホール５の端面から露呈している銅ペースト７に、内層側の層間絶縁層９に属するバイアホール１５の底面がめっき膜８を介して電気的に接続されている。また、バイアホール１５の凹部１５ａに充填された銅ペースト７上には、外層側の層間絶縁層１０に属するバイアホール１６の底面が同じくめっき膜８を介して電気的に接続されている。
　
（１−２）引用文献記載の発明
　上記「（１−１）」の記載事項及び看取事項、並びに図面の記載からみて、引用文献には、次の発明（以下、「引用文献記載の発明」という。）が記載されていると認める。
　
　「表面にＩＣチップやＬＳＩチップ等を表面実装し、マザーボードに実装することが可能な多層プリント配線板１であって、層間絶縁層９、１０と導体パターン１２、１４とが交互に積層された薄膜配線層３が、基材２の両面に形成されてなる多層プリント配線板１において、
　前記基材２に形成されためっきスルーホール５には、銅ペースト７が充填されるとともに該銅ペースト７のめっきスルーホール５からの露出面を覆うめっき膜８が形成されてなり、
　そのめっき膜８にはバイアホール１５が接続され、
　前記多層プリント配線板１の下面側の表面のバイアホール１６と前記多層プリント配線板１の上面側の表面のバイアホール１６とが、前記めっきスルーホール５の露出面を覆うめっき膜８上に形成されたバイアホール１５を介して電気的に接続されている多層プリント配線板１。」 
　
（２）周知文献１
　本件出願前に日本国内で頒布された刊行物である特開平９−２６０５３７号公報には、図面とともに以下の事項が記載されている（なお、下線は当審で付したものである。）。
　
ａ．「【００１２】
【課題を解決するための手段及びその効果】上記目的を達成するために本発明に係るフリップチップセラミック基板（１）は、半導体素子搭載面にフリップチップボンディング用の端子パッドが形成されたフリップチップセラミック基板において、
前記半導体素子搭載面に対向する面の中央部にチップコンデンサ搭載用のパッド部が形成されている
【００１３】
上記構成のフリップチップセラミック基板（１）によれば、チップコンデンサが半導体素子の真下にくることになり、前記チップコンデンサが前記半導体素子の周辺に配設された従来のフリップチップセラミック基板と比較して、前記チップコンデンサと半導体素子との配線距離を主に水平成分で大幅に短くすることができ、インダクタンスや抵抗を小さくすることができ、スイッチングノイズを有効に低減することができる。
　
ｂ．「【００１８】
実施の形態に係るフリップチップセラミック基板１１においては、マザーボード接続面１９の中央部、すなわち半導体素子搭載面１８上の半導体素子１６が搭載されている部分に対向する部分にチップコンデンサ搭載用のパッド部１５ａが形成され、このパッド部１５ａにチップコンデンサ１５が配設されている。
　
ｃ．「【００２２】
チップコンデンサ１５としては、従来より用いられているチップコンデンサで、誘電体としてチタン酸バリウム等が用いられた静電容量が数ｎＦ〜数１０ｎＦ程度のものを使用する。
　
（３）周知文献２
　本件出願前に日本国内で頒布された刊行物である特開平１０−１３０１２号公報には、図面とともに以下の事項が記載されている（なお、下線は当審で付したものである。）。
　
　「【００３５】そして、前述の工程を繰り返すことにより、アディティブ法による導体層を更にもう一層形成する。
このように配線層をビルドアップして行くことにより６層の多層プリント配線板（図３（Ｌ））を形成する。
【００３６】この基板２０にソルダーレジスト４６を塗布し、露光、現像処理して、
ＩＣチップ搭載側（図中の上面）は、パッド径よりも大きな開口４６ａを、マザーボードとの接続側はパッド径より小さな開口４６ｂをそれぞれ設ける（図３（Ｍ））。
　
（４）周知文献３
　本件出願前に日本国内で頒布された刊行物である特開昭５８−１７１８８９号公報には、図面とともに以下の事項が記載されている（なお、下線は当審で付したものである。）。
　
ａ．「第２図は本発明になる電子部品の取付け構造を電卓に適用した場合の原理的な構成を示すブロック図で、・・・（中略）・・・
　本実施例にあつては演算処理部３と電源部５との間に数μＦのコンデンサ６を並列に接続してある。
このコンデンサ６はプリント基板１上に搭載してあり
コンデンサ６に充電されていた電荷によつて、演算処理部３へ電流が供給される
　
ｂ．「第５図及び第６図は本発明の他の実施例を説明するもので、本実施例にあつては
コンデンサはチツプ型コンデンサ１２として例示してあり
　　
（５）周知文献４
　本件出願前に日本国内で頒布された刊行物である特開平４−６９７００号公報には、図面とともに以下の事項が記載されている（なお、下線は当審で付したものである。）。
　
　「第７図は第６の実施例を示す回路である。ボタン型リチウム電池１３の十極側から抵抗７１を通し
大容量コンデンサ（実施例では０．１Ｆ）７２を常に充電しておく。一方、この大容量コンデンサ７２の両端が、実施例第１図の回路部に接続されており、回路電力を供給（放電）している。
　本実施例によれば、高速ダビング時（高速データ転送時）ならびに、一括消去時のように、
高速にＩＣメモリを動作させた時にも電源電圧はさほど低下せず、回路誤動作が生じないという効果がある。
・・・（中略）・・・しかし、
大容量コンデンサはスタンバイ時にも常に充電されており、しかも電荷容量も大きいので、短時間のパルス的な放電では端子電圧がほとんど低下せず回路の正常動作が保証される。
　
（６）周知文献５
　本件出願前に日本国内で頒布された刊行物である特開平４−１２７４６１号公報には、図面とともに以下の事項が記載されている（なお、下線は当審で付したものである。）。
　
ａ．「半導体素子を樹脂封止して一体成形されたその樹脂表面に、メッキにより形成された配線パターンおよび樹脂内部を貫通する導電被膜付スルーホーを設けると共に、前記
樹脂裏面にチップコンデンサを設け、このチップコンデンサと前記半導体素子とが前記スルーホールを介して電気的に接続された構造である
　
ｂ．「この従来の一体樹脂成形型半導体装置では、半導体素子の高速動作化が進むにつれて、高周波によるノイズの問題を無視できなくなり、ノイズによる誤動作等を発生するという問題が生じていた。このようなノイズ除去のため、通常は、半導体装置の電源リードとアースリードとの間に個別の外付けコンデンサが挿入されていた。しかし、このような構造では、
半導体装置とコンデンサとの間のリード線のインダクタンスの影響がある
　
ｃ．「第１図（ａ），（ｂ）は本発明の一実施例の半導体装置の平面図およびそのＸ−Ｘ’断面図である。
本実施例は、半導体装置の裏面にチップコンデンサ９を取付けた構造となっている。
　第２図（ａ），（ｂ）は本発明の第２の実施例を示す平面図および断面図であり、これも
チップコンデンサ９を裏面に取付けている。
　この実施例によれば、半導体素子１の電極バッド３とチップコンデンサ９との距離がより短かくなり、ノイズ等による半導体装置の特性劣化をより低減できる利点がある。」（第２ページ右上欄第２行ないし左下欄第１７行）
　
２　対比 
　本件補正発明と引用文献記載の発明を対比する。 
　 
　引用文献記載の発明における「ＩＣチップやＬＳＩチップ等」は、本件補正発明における「ＩＣチップ」に相当し、以下、同様に、
「表面実装」は「載置」に、
「マザーボード」は「基板」に、
「実装することが可能な」は「取り付けられる」に、
「多層プリント配線板１」は「パッケージ基板」に、
「層間絶縁層９、１０」は「層間樹脂絶縁層」に、
「導体パターン１２、１４」は「（層間樹脂絶縁層と交互に積層される）導体層」及び「各導体層」に、
「基材２」は「コア基板」に、
「めっきスルーホール５」は「スルーホール」に、
「銅ペースト７」は「充填剤」に、
「銅ペースト７のめっきスルーホール５からの露出面を覆うめっき膜８」、「そのめっき膜８」、及び「前記めっきスルーホール５の露出面を覆うめっき膜８」は「充填剤のスルーホールからの露出面を覆う導体層」、「その導体層」、及び「スルーホールの露出面を覆う導体層」に、
「バイアホール１５」は「（スルーホールの露出面を覆う導体層上に形成された）バイアホール」に、それぞれ、相当する。
　
　また、上記「１（１）（１−１）ｃ」にあるように、「層間絶縁層９、１０」と「導体パターン１２、１４」とが順次形成されていることから、引用文献記載の発明における「薄膜配線層３」は、本件補正発明における「ビルドアップ配線層」に相当する。
　
　さらに、上記「１（１）（１−１）ｃ」に「上記のめっき処理を経ると、バイアホール形成用孔の内壁面や、凹部１６ａ内の銅ペースト７の表面等に銅めっき層１６ｂが析出する。よって、図８に示されるように、外層側の層間絶縁層１０に開口径が約１００μｍのバイアホール１６が形成される。
【００４７】
前記バイアホール１６のうち内層側の層間絶縁層９に属するバイアホール１５の軸線上に配置されたものについては、その底面が同バイアホール１５の端面に接続された状態となる
外層側の層間絶縁層１０の表面には、最外層の導体パターン１４が形成される。
めっきスルーホール５やバイアホール１５のほぼ軸線上に形成された外層の導体パターン１２や最外層の導体パターン１４
　
　さらにまた、引用文献記載の発明における「導体パターン１２」と「導体パターン１４」は「バイアホール１６」を介して接続されているということができるから、引用文献記載の発明における「層間絶縁層９、１０と導体パターン１２、１４とが交互に積層された薄膜配線層３」は、本件補正発明における「層間樹脂絶縁層と導体層とが交互に積層され、各導体層間がバイアホールにて接続されたビルドアップ配線層」に相当する。
　
　さらにまた、本件補正発明における（ＩＣチップを載置する）「上面」は、「パッケージ基板」の「表面」に含まれるから、引用文献記載の発明における「表面」と本件補正発明における「上面」は、「表面」である限りで一致する。
　
　さらにまた、本件補正発明の実施例において、「チップコンデンサ」から「ＩＣチップ」へ、「パッケージ基板」の下面側の表面の「バイアホール」、「スルーホールの露出面を覆う導体層上に形成されたバイアホール」、及び「パッケージ基板」の上面側の表面の「バイアホール」を順に介して、電流を供給していることから、引用文献記載の発明における「前記多層プリント配線板１の下面側の表面のバイアホール１６と前記多層プリント配線板１の上面側の表面のバイアホール１６とが、前記めっきスルーホール５の露出面を覆うめっき膜８上に形成されたバイアホール１５を介して電気的に接続されている」と本件補正発明における「前記チップコンデンサから前記ＩＣチップへ、前記スルーホールの露出面を覆う導体層上に形成されたバイアホールを介して電流が供給される」は、「前記パッケージ基板の下面側の表面のバイアホールと前記パッケージ基板の上面側の表面のバイアホールとが、前記スルーホールの露出面を覆う導体層上に形成されたバイアホールを介して電気的に接続されている」という限りで一致する。
　
　したがって、両者は、
　「表面にＩＣチップを載置し、基板側に取り付けられるパッケージ基板であって、層間樹脂絶縁層と導体層とが交互に積層され、各導体層間がバイアホールにて接続されたビルドアップ配線層が、コア基板の両面に形成されてなるパッケージ基板において、 
　前記コア基板に形成されたスルーホールには、充填剤が充填されるとともに該充填剤のスルーホールからの露出面を覆う導体層が形成されてなり、
　その導体層にはバイアホールが接続され、
　前記パッケージ基板の下面側の表面のバイアホールと前記パッケージ基板の上面側の表面のバイアホールとが、前記スルーホールの露出面を覆う導体層上に形成されたバイアホールを介して電気的に接続されているパッケージ基板。」 
である点で一致し、以下の２点で相違する。 
　 
＜相違点１＞
　本件補正発明は、「パッケージ基板」の「下面」が「基板側」に取り付けられるものであるのに対し、引用文献記載の発明は、「パッケージ基板」が「基板」に取り付けられるものであるものの、「パッケージ基板」の「下面」が「基板側」に取り付けられるものであるか明らかでない点。
　
＜相違点２＞ 
　本件補正発明は、「パッケージ基板」の「上面」に「ＩＣチップ」を載置し、「パッケージ基板」の「下面側の表面」であって、「ＩＣチップ」の「真下」に「誘電材料としてセラミックを用いる電源用チップコンデンサ」を取り付け、「チップコンデンサ」から「ＩＣチップ」へ、「スルーホールの露出面を覆う導体層上に形成されたバイアホールを介して電流が供給される」ものであるのに対し、引用文献記載の発明は、そのような構成とすることが明らかでない点。
　
３　判断 
　そこで、上記相違点１及び２について、以下に検討する。 
　 
（１）相違点１について 
　基板の上面にＩＣチップを載置し、基板の下面を別の基板側に取り付けるようにすることは、上記「１（２）ｂ」及び「１（３）」に記載されているように、周知である（以下、「周知技術１」という。）。
　そして、引用文献記載の発明において、多層プリント配線板へのＩＣの載置面とマザーボードへの載置面を同一面にするか反対面とするかについて具体的な説明はなく、また、特定の配置にすべき理由もないから、いずれの配置を採用するかは当業者の設計的事項である。
　したがって、引用文献記載の発明において、周知技術１を適用し、相違点１に係る本件補正発明の発明特定事項とすることは、当業者であれば容易に想到したことである。
　
（２）相違点２について
　基板に電源用のコンデンサを設けることが、上記「１（４）」及び「１（５）」に記載され、電源用のコンデンサをチップコンデンサとすることも、上記「１（４）」に記載されていることから、基板に電源用のチップコンデンサを設けることは周知であるといえる（以下、「周知技術２」という。）。
　また、ＩＣチップが載置された基板にチップコンデンサを取り付ける際にＩＣチップとの配線距離を短くしてインダクタンスや抵抗を小さくした方がよいこと、及びそのために、基板のＩＣチップが載置されている側とは反対側の表面であって、ＩＣチップの直下にチップコンデンサを取り付けることは、上記「１（２）ａ」及び「１（６）」に記載されているように、周知である（以下、「周知技術３」という。）
　さらに、誘電材料としてセラミックを用いたチップコンデンサは、上記「１（２）ｃ」に記載されているように、周知である（以下、「周知技術４」という。）。
　
　そして、上記周知技術２における電源用のチップコンデンサにおいても、瞬時に電流を供給させるものであるから、余分なインダクタンスや抵抗を有さない方が良いであろうことは明らかである。
　したがって、引用文献記載の発明において、周知技術２を適用し、基板に電源用のチップコンデンサを設けるようにし、その際、周知技術３及び４を考慮し、チップコンデンサを誘電材料としてセラミックを用いたものとし、該チップコンデンサを取り付ける位置を基板のＩＣチップが載置されている側とは反対側の表面であって、ＩＣチップの直下にし、チップコンデンサからＩＣチップへ、スルーホールの露出面を覆う導体層上に形成されたバイアホールを介して電流が供給されるようにして、相違点２に係る本件補正発明の発明特定事項とすることは、当業者であれば容易に想到したことである。
　
（３）効果について
　そして、本件補正発明を全体としてみても、相違点１及び２に基づく相乗的な効果は見いだせず、その効果は、引用文献記載の発明及び周知技術１ないし４からみて、格別のものとはいえない。 
　
４　むすび 
　よって、本件補正発明は、引用文献記載の発明及び周知技術１ないし４に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。 
　
第２−４　むすび 
　以上のとおりであるから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について 
１　本願発明 
　以上のとおり、本件補正は却下されたため、本件出願の特許請求の範囲の請求項１及び２に係る発明は、平成１９年２月２１日付け手続補正書により補正された明細書及び願書に最初に添付した図面の記載からみて、その特許請求の範囲の請求項１及び２に記載された事項により特定されるとおりのものであると認められるところ、特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、上記「第２［理由］第２−１　１」の【請求項１】のとおりである。 
　 
２　引用文献及び周知文献
　当審拒絶理由で引用された、本件出願の出願前に日本国内で頒布された刊行物である特開平７−２８３５３８号公報（以下、上記「第２［理由］第２−３　１（１）（１−１）」と同様に「引用文献」という。）には、上記「第２［理由］第２−３　１（１）（１−２）」のとおりの発明（以下、上記「第２［理由］第２−３　１（１）（１−２）」と同様に「引用文献記載の発明」という。）が記載されている。
　
　また、本件出願の出願前に日本国内で頒布された刊行物である特開平９−２６０５３７号公報、特開平１０−１３０１２号公報、特開昭５８−１７１８８９号公報、特開平４−６９７００号公報、及び特開平４−１２７４６１号公報には、上記「第２［理由］第２−３　１（２）」ないし「第２［理由］第２−３　１（６）」のとおりの事項が記載され、それらの記載から、以下の４つの技術は周知である（以下、それぞれを、上記「第２［理由］第２−３　３」と同様に「周知技術１」、「周知技術２」、「周知技術３」、及び「周知技術４」という。）。
　周知技術１：基板の上面にＩＣチップを載置し、基板の下面を別の基板側に取り付けるようにすること。
　周知技術２：基板に電源用のチップコンデンサを設けること。
　周知技術３：ＩＣチップが載置された基板にチップコンデンサを取り付ける際にＩＣチップとの配線距離を短くしてインダクタンスや抵抗を小さくした方がよいこと、及びそのために、基板のＩＣチップが載置されている側とは反対側の表面であって、ＩＣチップの直下にチップコンデンサを取り付けること。
　周知技術４：誘電材料としてセラミックを用いたチップコンデンサ。
　
３　対比・判断 
　上記「第２［理由］第２−２」で検討したように、本件補正発明は本願発明の発明特定事項に「
電源用
　
４　むすび 
　以上のとおり、本願発明は、引用文献記載の発明及び周知技術１ないし４に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本件出願は、請求項２に係る発明について検討するまでもなく、拒絶されるべきものである。 
　
　よって、結論のとおり審決する。