【事件の表示】
　特願２００６−１２５０１１「集積回路と、それを用いた平板表示装置」拒絶査定不服審判事件〔平成１８年１１月　９日出願公開、特開２００６−３０９２４６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
特許出願　　　　：平成１８年　４月２８日
（優先日　平成１７年　４月２８日　大韓民国）
拒絶理由　　　　：平成２１年　１月　７日（起案日）
意見及び手続補正：平成２１年　４月１３日
拒絶理由　　　　：平成２１年　５月　１日（起案日）
意見及び手続補正：平成２１年　８月１１日
補正の却下の決定：平成２１年　９月　２日（起案日）
拒絶査定　　　　：平成２１年　９月　２日（起案日）
審判請求　　　　：平成２２年　１月１２日
手続補正　　　　：平成２２年　１月１２日
審尋　　　　　　：平成２２年１０月２１日（起案日）
回答　　　　　　：平成２３年　１月２５日
　
第２　補正の却下の決定
［補正の却下の決定の結論］
　平成２２年１月１２日付けの手続補正（以下「本件補正」という。）を却下する。
　
［理由］
１　本件補正
　本件補正は，特許請求の範囲の請求項１を補正することを含むものであるところ，当該補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２（以下，単に「特許法第１７条の２」という。）第４項第２号に規定する特許請求の範囲の減縮を目的とする補正に該当する。
　そこで，本件補正後の特許請求の範囲の請求項１に係る発明（以下「本件補正後発明」という。）について，特許法第１７条の２第５項において準用する同法第１２６条第５項に規定する要件を満たすか否か，すなわち，本件補正後発明が特許出願の際独立して特許を受けることができるものであるか否かを以下で検討する。
　
２　本件補正後発明
　本件補正後発明は，本件補正により補正された特許請求の範囲の請求項１に記載された事項により特定される下記のとおりのものである。
　
　　　　　　　　　　　　　　　　　記
　
ディジタルロジック信号を処理するディジタルＩＣと；前記ディジタルＩＣと接続され，前記ディジタルロジック信号より高い電圧のアナログ信号を供給するアナログＩＣと；前記アナログＩＣからの信号を用いて映像を示す表示パネルと；信号を前記ディジタルＩＣに供給するシステムと；前記システム及び表示パネルに接続される信号伝送用フィルムとを備え，
前記ディジタルＩＣは，前記信号伝送用フィルム上に実装され，前記アナログＩＣを制御するタイミングコントローラを備え，
前記ディジタルＩＣに形成された信号配線のピッチは，前記アナログＩＣに形成された信号配線のピッチより小さく，
前記アナログＩＣは，前記表示パネルの基板上に直接実装され，ディジタル−アナログコンバータ，共通電圧部，直流・直流コンバータ，ガンマ電圧部，レベルシフタのうち，少なくとも一つを備え，
前記信号伝送用フィルムは，前記表示パネルの基板に付着され，前記アナログＩＣに電気的に接続され，
前記信号伝送用フィルムは，ＦＰＣを含むことを特徴とする平板表示装置。
　
３　引用例１
　本願の優先日よりも前に頒布された刊行物である特開２００２−１３２２２２号公報（平成２１年５月１日付け拒絶理由通知の引用文献１，以下「引用例１」という。）には，各図とともに以下の事項が記載されている。
　
記載事項ア　
「【０００２】【従来の技術】最近，二枚の透明基板をその間に液晶を封入して貼り合わせて成る表示部を有する液晶表示装置は，二枚の透明基板のうち一方の透明基板に，他方の透明基板における少なくとも一つの側面より適宜寸法だけ外向きに突出するはみ出し部（一般に，このはみ出し部を額縁を称する）を一体的に設け，このはみ出し部の表面に，駆動・制御用の半導体チップを搭載するという構成にすることが行われている。
【０００３】しかし，この構成による従来の液晶表示装置は，前記はみ出し部の表面に，電源，グランド及び各種制御系の接続用端子電極の複数個を形成して，この各接続用端子電極と，前記半導体チップとの間を，一方の透明基板の表面に形成した透明電極膜による配線パターンにて電気的に接続するという構成にしているから，前記はみ出し部に複数個の半導体チップを搭載した場合，以下に述べるような問題があった。
【０００４】【発明が解決しようとする課題】すなわち，前記両透明基板のうち一方の透明基板におけるはみ出し部の表面には，半導体チップを搭載することに加えて，外部に対する接続用端子電極群を形成して，この接続用端子電極群にフレキシブルフラットケーブル等を接続するように構成される。
【０００５】従って，前記はみ出し部に搭載される半導体チップを，例えば，液晶表示装置における多数本の画素用透明電極を表示駆動するドライバアナログ回路を形成した駆動用半導体チップと，前記ドライバアナログ回路に対する制御回路及び／又は記憶回路等から成るロジック回路を備えた制御用半導体チップとの二つにするというように複数個にする場合には，これら各半導体チップに接続するためのパターン配線が必要になることがあり，この分だけ前記はみ出し部における面積を大きくしなければならないこともあるから，液晶表示装置のうち表示部以外の部分における大型化及び重量のアップを招来する。
【０００６】しかも，前記各半導体チップの各々には，少なくとも電源用配線及びグランド用配線を接続することが必要であることに加えて，半導体チップに対して電源昇圧用又は平滑用等にコンデンサを接続するためのキャパシタ用配線等を接続することもあるが，半導体チップを前記したように複数個にした場合，前記各接続用端子電極群からこれら各半導体チップに至る電源用配線，グランド用配線又はキャパシタ用配線等の長さが長くなることになる。
【０００７】しかし，この電源用配線，グランド用配線又はキャパシタ用配線等は，一方の透明基板の表面に画素用透明電極及び前記各接続用端子電極を導電性透明薄膜の形成及びフォトエッチングにて形成するとき一緒に形成される導電性透明薄膜製であるから，その長さが長くなる分更に抵抗値が大きくなり，インピーダンスが高くなるのであった。
【０００８】本発明は，これらの問題を解消することを技術的課題とするものである。」
　
記載事項イ　
「【００１６】【発明の実施の形態】以下，本発明の実施の形態を，図１〜図５の図面について説明する。
【００１７】この各図において，符号１は，二枚の透明基板２，３をその間に液晶を封入するように互いに貼り合わせて成る表示部１ａを有する液晶表示装置を示し，前記二枚の透明基板２，３のうち一方の透明基板２には，他方の透明基板３における少なくとも一つの側面３ａより外向きに適宜寸法Ｌだけ突出するはみ出し部２ａが一体的に設けられている。
【００１８】符号４は，前記液晶表示装置１における多数本の画素用透明電極（図示せず）を表示駆動するドライバアナログ回路を形成した駆動用半導体チップを，符号５は，前記ドライバアナログ回路を制御するロジックＲＡＭ回路を備えた制御用半導体チップを，符号６は，電源接続用の端子電極６ａとグランド接続用の端子電極６ｂと各種制御信号接続用の端子電極６ｃとから成る接続用端子電極群を各々示す。
【００１９】また，前記接続用端子電極群６には，フレキシブルフラットケーブル１０等が接続され，図示しないマイクロコンピュータ等からのデータ及び電源を受け取って，表示を行うように構成されている。
【００２０】前記駆動用半導体チップ４と制御用半導体チップ５と接続用端子電極群６との三者を，前記一方の透明基板２におけるはみ出し部２ａの表面に，前記制御用半導体チップ５が前記駆動用半導体チップ４と前記接続用端子電極群６との間に位置するように，前記はみ出し部２ａの長手方向に並べて配設する。
【００２１】この場合において，前記制御用半導体チップ５における入力側の各電極パッド５ａ，５ｂ，５ｃには，前記各接続用端子電極６ａ，６ｂ，６ｃが，電源用配線７ａ，グランド用配線７ｂ及び制御信号用配線７ｃを介して電気的に接続され，また，前記駆動用半導体チップ４における入力側の各電極パッド４ａ，４ｂ，４ｃには，前記制御用半導体チップ５における出力側の各電極パッド５ａ′，５ｂ′，５ｃ′が，電源用配線７ａ′，グランド用配線７ｂ′及び制御信号用配線７ｃ′を介して電気的に接続されている。
【００２２】なお，前記各接続用端子電極６ａ，６ｂ，６ｃ，前記電源用配線７ａ，７ａ′，グランド用配線７ｂ，７ｂ′及び制御信号用配線７ｃ，７ｃ′は，前記一方の透明基板２の表面に，多数本の画素用透明電極を導電性透明薄膜の形成及びフォトエッチングにて形成するとき一緒に形成される。また，前記両半導体チップ４，５における各電極パッド４ａ，４ｂ，４ｃ，５ａ，５ａ′，５ｂ，５ｂ′，５ｃ，５ｃ′の各配線７ａ，７ａ′，７ｂ，７ｂ′，７ｃ，７ｃ′に対する電気的接続は，これら各電極パッドの各々設けたバンプによって行うように構成されている。
【００２３】そして，前記制御用半導体チップ５には，その電源用電極パッド５ａ，５ａ′の相互間を電気的に接続する金属の薄膜による電源用配線パターン８と，そのグランド用電極パッド６ａ，６ａ′の相互間を電気的に接続する金属の薄膜によるグランド用配線パターン９とが，前記接続用端子電極群６から前記駆動用半導体チップ４の方向に向かって延びるように設けられている。」
　
記載事項ウ　
「【００１０】【発明の作用・効果】このように，一方の透明基板におけるはみ出し部に，複数個の半導体チップと接続用端子電極群とを設けるに際して，これらを，前記はみ出し部の長手方向に並べて配設することにより，前記はみ出し部における幅寸法，つまり，他方の透明基板における一つの側面からの突出寸法を，前記半導体チップにおける幅寸法に近づけるように小さくできるから，液晶表示装置のうち表示部以外の部分における小型・軽量化を確実に図ることができるのである。
【００１１】特に，この液晶表示装置を，携帯電話器における各種押しボタンとスピーカとの間の部位に設けた場合，この液晶表示装置における表示部と各種押しボタンとの間隔，又は液晶表示装置における表示部とスピーカとの間隔を，前記はみ出し部の幅寸法を小さくできる分だけ狭くできるから，携帯電話器の小型・軽量を達成できるのである。
【００１２】しかも，前記各半導体チップのうち少なくとも前記接続用端子電極群に隣接する半導体チップに，金属の薄膜による配線パターンを，これらの並び方向に延びるように形成したことにより，この金属の薄膜による配線パターンを，前記接続用端子電極群から各半導体チップに至る電源用配線，グランド用配線又はキャパシタ用配線等の一部に利用することができるから，これら電源用配線，グランドよう配線又はキャパシタ用配線等における抵抗値を，当該電源用配線，グランド用配線又はキャパシタ用配線等の全体を一方の透明基板の表面に形成した導電性透明薄膜製にする場合よりも大幅に低減できて，低インピーダンス化を図ることができ，これにより，液晶表示装置における表示品質の向上を達成できるのである。
【００１３】また，請求項２に記載したように，複数個の半導体チップを，ドライバアナログ回路を有する駆動用半導体チップと，ロジック回路を有する制御用半導体チップと二つにし，この二つの半導体チップと前記接続用端子電極群とを，制御用半導体チップが駆動用半導体チップと接続用端子電極群との間に位置するように，前記はみ出し部の長手方向に並べて配設し，更に，前記制御用半導体チップに，金属の薄膜による配線パターンを，これらの並び方向に延びるように形成した場合には，前記の効果に加えて以下に述べる効果を有する。
【００１４】すなわち，前記ドライバアナログ回路は，素子の数が少ないが高い電圧を必要とするために，回路の微細度は低く構成されるが，ロジック回路は，素子の数が遥かに多いが低電圧なので，その回路の微細度は前者のドライバアナログ回路よりも遥かに高いものでも形成できるようになる。
【００１５】そこで，はみ出し部に搭載する半導体チップを，ドライバアナログ回路を有する制御用半導体チップと，ロジック回路を有する制御用半導体チップとに構成することにより，前記駆動用半導体チップを，これに液晶表示装置における多数本の画素用透明電極を接続することのために幾分大きく形成しても，この駆動用半導体チップには，これにドライバアナログ回路を形成するだけで良いことになるから，この大きな駆動用半導体チップを，微細度の低い装置を用いて形成できるようになり，低コストで製造することができる。一方，前記制御用半導体チップは，これにロジック回路を形成することのために回路の微細度を高くして製造するものの，その大きさを十分に小型化することができて，一枚の半導体ウエハーから製造することができる個数が多くなり，この制御用半導体チップも，低コストで製造できるから，液晶表示装置の一層の低価格化を図ることができるのである。」
　
　これら記載事項及び各図を考慮して，引用例１に記載された発明を分説して記載すると，下記のとおりとなる（以下，この発明を「引用発明」といい，また，分説された構成を「構成要件Ａ」などという。なお，実施例に合わせて用語を統一した。）。
　
Ａ　二枚の透明基板（２，３）をその間に液晶を封入するように互いに貼り合わせて成る表示部（１ａ）を有する液晶表示装置（１）であって，
Ｂ　一方の透明基板（２）には，他方の透明基板（３）における少なくとも一つの側面（３ａ）より外向きに適宜寸法Ｌだけ突出するはみ出し部（２ａ）が一体的に設けられ，
Ｃ　液晶表示装置（１）における多数本の画素用透明電極を表示駆動するドライバアナログ回路を形成した駆動用半導体チップ（４）と，
Ｄ　ドライバアナログ回路を制御するロジックＲＡＭ回路を備えた制御用半導体チップ（５）と，
Ｅ　接続用端子電極群（６）との三者を，一方の透明基板（２）におけるはみ出し部（２ａ）の表面に，制御用半導体チップ（５）が駆動用半導体チップ（４）と接続用端子電極群（６）との間に位置するように，はみ出し部（２ａ）の長手方向に並べて配設し，
Ｆ　接続用端子電極群（６）には，フレキシブルフラットケーブル（１０）が接続され，
Ｇ　マイクロコンピュータ等からのデータ及び電源を受け取って，表示を行うように構成され，
Ｈ　ドライバアナログ回路は，素子の数が少ないが高い電圧を必要とするために，回路の微細度は低く構成され，
Ｉ　ロジックＲＡＭ回路は，素子の数が遥かに多いが低電圧なので，その回路の微細度はドライバアナログ回路よりも遥かに高いものでも形成でき，
Ｊ　はみ出し部（２ａ）における幅寸法を，半導体チップ（４，５）における幅寸法に近づけるように小さくできるから，液晶表示装置（１）のうち表示部（１ａ）以外の部分における小型・軽量化を確実に図ることができる，
Ｋ　液晶表示装置（１）。
　
４　引用例２
　本願の優先日よりも前に頒布された刊行物である特開２００２−１８９２２９号公報（平成２１年５月１日付け拒絶理由通知の引用文献２，以下「引用例２」という。）には，各図とともに以下の事項が記載されている。
　
記載事項Ａ　
「【請求項１】  画素部を有するパネル部と，
前記パネル部には，電気光学変換部材を挟んだ電極により画素を形成した画素部を有し，
前記パネル部に接続された外部接続基板を有し，
少なくとも前記画素部の駆動回路を内蔵した第１，第２の集積回路が，入力用配線と出力用配線に接続されており，
前記パネル部または前記外部接続基板には前記第１の集積回路が配設され，
さらに前記パネル部または前記外部接続基板には前記第２の集積回路が配設され，
前記第１及び第２の集積回路が前記外部接続基板から前記画素部に向う方向に順に配設された，画像装置。」
　
記載事項Ｂ　
「【００３５】図１および図２，図３，図４Ａ，Ｂ，および図５Ａ，Ｂ，Ｃに，本発明の第１の実施例を示す。この実施例では，液晶パネルを構成するガラス基板にセグメント電極駆動用のＩＣチップをマウントし，フレキシブル回路基板に共通電極駆動用のＩＣチップをマウントした構成を有する。図１および図２，図３，図４Ａ，Ｂ，および図５Ａ，Ｂ，Ｃにおいて，１０１は上ガラス基板，１０２は下ガラス基板であり，これらの基板を互いの電極（配線）面が向き合うようにして配置し，その間に液晶１１０を封止することによって液晶パネル１００を構成する。なお，図２において，１１１は上ガラス基板１０１上に画素電極を覆って形成した上配向膜，１１２は同様に下ガラス基板１０２に形成した下配向膜である。
【００３６】また，１０は下ガラス基板１０２の張り出し部１０２Ｂにマウントしたセグメント電極駆動用ＩＣチップ（以下ＳＧＤＩＣと言う），２０ＢはＳＧＤＩＣ１０の入力用配線であり，３０は同じく出力用配線である。この出力用配線３０は画素部まで引き回されてセグメント電極を構成する配線３３となる。尚，図２において，１３０はＳＧＤＩＣ１０をモールドするためのモールド材であり，一般に樹脂で構成されている。また１０Ａ，１０ＢはＩＣチップに設けた接続端子である。
【００３７】下ガラス基板１０２の張り出し部１０２Ｂには，外部接続基板としてフレキシブルプリント基板（以下ＦＰＣ，Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ，と言う）が接着により接続されている。５０は，ＦＰＣ９０にマウントされた共通電極駆動用ＩＣチップ（以下，ＣＯＭＩＣと言う）である。図に示す様に，本実施例では，ＣＯＭＩＣ５０は下ガラス基板１０２の張り出し部１０２Ｂに設けたＳＧＤＩＣ１０に対してほぼ平行となるように，ＦＰＣ９０上に配置されている。６０はＣＯＭＩＣ５０の入力用配線，７１Ａ，７１Ｂは同じく出力用配線である。」
　
記載事項Ｃ　
「【００５４】・・・このような構成により，張り出し部１０２Ｂを小さくすることができ，さらに，ＦＰＣ９０を折り曲げてやれば，小型な画像装置が得られる。さらに，ＳＧＤＩＣｌ０とＣＯＭＩＣ５０を一体化することなく小型化出来るのでコストの面で有利である。」
　
５　引用例３
　本願の優先日よりも前に頒布された刊行物である特開２００５−１０７２３９号公報（平成２１年５月１日付け拒絶理由通知の引用文献３，以下「引用例３」という。）には，各図とともに以下の事項が記載されている。
　
「【００１１】  ソースドライバ９０２は，入力された表示データＤを時分割で内部にラッチし，その後，コントローラ９０４から入力される上記水平同期信号（ラッチ信号Ｌｓとも言う）に同期してＤＡ（デジタル−アナログ）変換を行なう。そして，ソースドライバ９０２は，ＤＡ変換によって得られた，階調表示用のアナログ電圧を，液晶駆動電圧出力端子（後述する液晶駆動電圧出力端子１３０８）から，後述のソース信号ライン１０４を介して，その液晶駆動電圧出力端子に対応した，液晶パネル９０１内の液晶表示素子（図示せず）へそれぞれ出力する。」
　
６　引用例４
　本願の優先日よりも前に頒布された刊行物である特開２００２−３２８３９０号公報（平成２１年５月１日付け拒絶理由通知の引用文献４，以下「引用例４」という。）には，各図とともに以下の事項が記載されている。
　
「【００５０】図４（Ｂ）の信号電極駆動ＩＣ２は，上側の長辺に電源やＣＰＵ，外部部品などとの接続に用いるＩ／Ｏ端子が配列しており，もう一方の辺には信号電極出力端子ＯＵＴ０，…，ＯＵＴ３８３が配列している。出力端子ピッチを５０μｍとしたので信号電極駆動ＩＣ２の長辺は２０ｍｍ程度になった。またロジック回路は一般的な０．３５μｍルールを使用し，アナログ回路と信号電極駆動出力回路は５Ｖルール（０．５μｍルール）使用した。１２８桁で８（３ｂｉｔｓ）階調表示を目指したので，表示メモリを１２８ｘ３ｘ３８４ｂｉｔｓとした。低電圧，小型素子だけで構成できたため短辺は約２ｍｍとなった。」
　
７　引用例５
　本願の優先日よりも前に頒布された刊行物である特開平８−５０２７２号公報（以下「引用例５」という。）には，各図とともに以下の事項が記載されている。
　
「【００２４】図１を参照して，本実施例で構成される表示装置２１はアクティブマトリクス型液晶表示装置であり，ガラス基板２２を用いて構成されている。ガラス基板２２上には，中央に液晶表示部２３が構成されている。液晶表示部２３の詳細は特に図示はしないが，マトリクス状に画素が配置されており，各画素に電圧を書き込むために，各画素に薄膜トランジスタ（ＴＦＴ）が接続されている。また，液晶表示部２３の側方には，データドライバ２４及び走査ドライバ２５が配置されている。データドライバ２４及び走査ドライバ２５は，それぞれ，各画素に接続されたＴＦＴを介して各画素に電圧を書き込むために設けられており，それぞれ，シフトレジスタ，ラッチ，データ出力バッファ等を備える。
【００２５】また，表示装置２１上には，コントローラ２６が実装されている。本実施例では，コントローラ２６は，１チップのデジタルＩＣで構成されており，ガラス基板２２上にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装されている。コントローラ２６は，垂直同期信号及び水平同期信号を入力されることにより，該垂直同期信号及び水平同期信号に応じ，種々のタイミング信号，すなわち水平系クロック信号，垂直系クロック信号，水平系スタート信号及び垂直系スタート信号を出力する。これらのタイミング信号は，上述したデータドライバ２４及び走査ドライバ２５に与えられる。」
　
８　対比
　本件補正後発明と引用発明を対比すると以下のとおりとなる。
(1)　ディジタルロジックＩＣ
　構成要件Ｄからみて，引用発明の「制御用半導体チップ（５）」と本件補正後発明の「ディジタルＩＣ」は，「ディジタルロジック信号を処理するディジタルＩＣ」の点で一致する。
(2)　アナログＩＣ
　構成要件ＣないしＥ，Ｈ及びＩからみて，引用発明の「駆動用半導体チップ（４）」と本件補正後発明の「アナログＩＣ」は，「前記ディジタルＩＣと接続され，前記ディジタルロジック信号より高い電圧のアナログ信号を供給するアナログＩＣ」の点で一致する。また，両者は「前記アナログＩＣは，前記表示パネルの基板上に直接実装され」という点においても一致する。
(3)　表示パネル
　構成要件Ａ及びＣからみて，引用発明の「２枚の透明基板（２，３）」の外形を備えたものと本件補正後発明の「表示パネル」は，「前記アナログＩＣからの信号を用いて映像を示す表示パネル」の点で一致する。
(4)　システム
　構成要件ＥないしＧからみて，引用発明の「マイクロコンピュータ等」と本件補正後発明の「システム」は，「信号を前記ディジタルＩＣに供給するシステム」の点で一致する。
(5)　平板表示装置
　引用発明の「液晶表示装置（１）」は本件補正後発明の「平板表示装置」に相当する。
　
　そうしてみると，本件補正後発明と引用発明とは，
「ディジタルロジック信号を処理するディジタルＩＣと；前記ディジタルＩＣと接続され，前記ディジタルロジック信号より高い電圧のアナログ信号を供給するアナログＩＣと；前記アナログＩＣからの信号を用いて映像を示す表示パネルと；信号を前記ディジタルＩＣに供給するシステムとを備え，
前記アナログＩＣは，前記表示パネルの基板上に直接実装されている，
平板表示装置。」
の点で一致し，以下の点で相違する。
　
（相違点１）
　本件補正後発明は，平板表示装置が「前記システム及び表示パネルに接続される信号伝送用フィルム」を備え，「前記ディジタルＩＣは，前記信号伝送用フィルム上に実装され」，「前記信号伝送用フィルムは，前記表示パネルの基板に付着され，前記アナログＩＣに電気的に接続され」，「前記信号伝送用フィルムは，ＦＰＣを含む」のに対して，引用発明は構成が異なる点。
　
（相違点２）
　本件補正後発明のディジタルＩＣは，「前記アナログＩＣを制御するタイミングコントローラ」を備えるのに対して，引用発明の制御用半導体チップはこれが明らかではない点。
　
（相違点３）
　本件補正後発明は，「前記ディジタルＩＣに形成された信号配線のピッチは，前記アナログＩＣに形成された信号配線のピッチより小さく」という構成を備えるのに対して，引用発明はこれが明らかではない点。
　
（相違点４）
　本件補正後発明のアナログＩＣは，「ディジタル−アナログコンバータ，共通電圧部，直流・直流コンバータ，ガンマ電圧部，レベルシフタのうち，少なくとも一つ」を備えるのに対して，引用発明はこれが明らかではない点。
　
９　判断
（相違点１について）
　引用発明は，はみ出し部（２ａ）に駆動用半導体チップ（４），制御用半導体チップ（５）及び制御用端子電極群（６）を長手方向に配設して液晶表示装置の（表示部以外の）小型軽量化を図るものであるところ，引用例２には，第１，第２の集積回路の一方としての共通電極駆動用ＩＣチップをＦＰＣ（９０）にマウントすることにより張り出し部（１０２Ｂ）を小さくでき，さらにＦＰＣ（９０）を折り曲げてやることにより小型な画像装置が得られることが記載されている。
　そうしてみると，引用発明において液晶表示装置をさらに小型軽量化するために，引用発明のフレキシブルフラットケーブルをＦＰＣとして，そこに制御用半導体チップ（５）をマウントすることにより，平板表示装置（液晶表示装置（１））が「前記システム及び表示パネルに接続される信号伝送用フィルム」を備え，「前記ディジタルＩＣは，前記信号伝送用フィルム上に実装され」，「前記信号伝送用フィルムは，前記表示パネルの基板に付着され，前記アナログＩＣに電気的に接続され」，「前記信号伝送用フィルムは，ＦＰＣを含む」ものとすることは，当業者が容易にできることである。
　
（相違点２について）
　引用例５には，タイミング信号を出力するコントローラを備えたアクティブマトリクス型液晶表示装置が記載されている。引用発明の制御用半導体チップ（５）をタイミング信号を出力するもの，すなわち駆動用半導体チップ（４）を制御するタイミングコントローラを備えたものとすることは，当業者が引用発明の液晶表示装置をアクティブマトリクス型のものとして具体化するに際して容易にできることである。
　
（相違点３について）
　引用例４には，ロジック回路に０．３５μｍルールを使用し，アナログ回路に０．５μｍルールを使用することが記載されている。構成要件Ｈ及びＩからみて，引用発明において制御用半導体チップ（５）に形成された信号配線のピッチを駆動用半導体チップ（４）に形成された信号配線のピッチより小さくすることは当業者が容易にできることである。
　
（相違点４について）
　引用例３には，ＤＡ変換を行うソースドライバが記載されている。ＤＡ変換には高い電圧を必要とするものであるから，引用発明の駆動用半導体チップ（４）をＤＡ変換を行うもの，すなわちディジタル−アナログコンバータを備えたものとすることは，当業者が容易にできることである。
　
　また，本件補正後発明の作用効果は，引用例１ないし５から当業者が予測できる範囲内のものである。
　
１０　小括
　以上のとおり，本件補正後発明は，引用例１ないし５に記載された発明に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　したがって，本件補正は特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであるから，同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
第３　本願発明
１　本願発明
　本件補正は却下されたので，本願の請求項１に係る発明（以下「本願発明」という。）は，下記のものである。なお，「ディジタルロジック信号を処理するディジタル
回路
ＩＣ
　
　　　　　　　　　　　　　　　　　記
　
ディジタルロジック信号を処理するディジタルＩＣと；前記ディジタルＩＣと接続され，前記ディジタルロジック信号より高い電圧のアナログ信号を供給するアナログＩＣと；前記アナログＩＣからの信号を用いて映像を示す表示パネルと；信号を前記ディジタルＩＣに供給するシステムと；前記システム及び表示パネルに接続される信号伝送用フィルムとを備え，
前記ディジタルＩＣは前記信号伝送用フィルム上に実装されることを特徴とする平板表示装置。
　
２　引用発明
　原査定の拒絶の理由で引用された引用例及びその記載事項は「第２　補正の却下の決定」の「３　引用例１」ないし「４　引用例２」に記載したとおりである。
　
３　対比及び判断
　本願発明は，本件補正後発明から「前記ディジタルＩＣは，」「前記アナログＩＣを制御するタイミングコントローラを備え」，「前記ディジタルＩＣに形成された信号配線のピッチは，前記アナログＩＣに形成された信号配線のピッチより小さく」，「前記アナログＩＣは，前記表示パネルの基板上に直接実装され，ディジタル−アナログコンバータ，共通電圧部，直流・直流コンバータ，ガンマ電圧部，レベルシフタのうち，少なくとも一つを備え」，「前記信号伝送用フィルムは，前記表示パネルの基板に付着され，前記アナログＩＣに電気的に接続され」及び「前記信号伝送用フィルムは，ＦＰＣを含む」という発明特定事項を除いたものである。
　そうすると，本願発明の発明特定事項を全て含み，さらに他の発明特定事項を付加したものに相当する本件補正後発明が「第２　補正の却下の決定」で述べた理由により当業者が容易に発明をすることができたものであり，しかも，本願発明が本件補正後発明から相違点２ないし４の構成要件を除いたものであって引用例３ないし５の記載事項を考慮する必要がない点にかんがみると，本願発明は，引用例１及び２に記載された発明に基いて当業者が容易に発明をすることができたものである。
　
４　小括
　以上のとおり，本願発明は引用例１及び２に記載された発明に基いて当業者が容易に発明することができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
第４　総括
　したがって，その余の請求項に係る発明について検討するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する。