【手続補正書】
【提出日】平成23年3月9日(2011.3.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のボードと第２のボードを含み、
前記第１のボードは、前側と、裏側と、ダイ接点のアレイと、前記ダイ接点と電気的につながれた第１の裏側端子のアレイと、第２の裏側端子のアレイと、各々が前記ダイ接点のアレイ及び前記第１の裏側端子のアレイ及び前記第２の裏側端子のアレイを有する、複数の個々のパッケージ領域と、を有し、
前記第２のボードは、前記第１のボードの前記前側にラミネートされた第１の面と、第２の面と、前記第２のボードを貫き、個々のパッケージ領域と整列され、ダイキャビティを画定する開口と、前記第１のボード及び前記第２のボードを貫いて伸びるインターコネクトによって前記第２の裏側端子と電気的につながれた前記第２の面にある前側接点のアレイと、を有し、
前記第１のボードは、さらに、
前記ダイ接点を、対応する第１の裏側端子に電気的につなぐ、第１のインターコネクトを含み、
前記第１のボード及び前記第２のボードを貫いて伸びる前記インターコネクトは、第２のインターコネクトである
ことを特徴とする半導体デバイスパッケージ化装置。
【請求項２】
請求項１に記載の装置において、
前記第１及び前記第２のボードは、ポリマーのコアを有する
ことを特徴とする装置。
【請求項３】
請求項１に記載の装置において、
前記第１のボード及び前記第２のボードを貫いて伸びる前記インターコネクトは、途切れのないスルーパッケージインターコネクトである
ことを特徴とする装置。
【請求項４】
請求項１に記載の装置において、
前記第１のボードは、第１のプリント基板を含み、
前記第２のボードは、第２のプリント基板を含む
ことを特徴とする装置。
【請求項５】
請求項１に記載の装置において、
前記個々のパッケージ領域と前記ダイキャビティは、ストリップに並べられ、
個々のダイキャビティは、前記ストリップ上の切断レーンによって、分離される
ことを特徴とする装置。
【請求項６】
請求項１に記載の装置において、
前記ダイ接点は、前記第１のボードの前記前側にある
ことを特徴とする装置。
【請求項７】
請求項１に記載の装置において、
前記第１のボードは、さらに、各スロットが個々のパッケージ領域に置かれるように、複数のスロットを含み、
前記ダイ接点は、前記スロットに隣接する前記第１のボードの前記前側に、アレイ状に並べられる
ことを特徴とする装置。
【請求項８】
前側及び裏側を有するベースパネルであって、前記ベースパネルは、ポリマー材料を含むベースパネルと、
前記ベースパネルの前記前側に取り付けられた第１の面と、第２の面と、ダイキャビティを画定する複数の開口と、を有するライザーパネルであって、前記ライザーパネルは、ポリマー材料を含むライザーパネルと、
前記ベースパネルにあるダイ接点のアレイと、
前記ベースパネルの前記裏側にある第１の裏側端子のアレイと、
前記ダイ接点を、前記第１の裏側端子と電気的につなぐ第１のインターコネクトと、
前記ライザーパネルの前記第２の面にある前側接点のアレイと、
前記ベースパネルの前記裏側にある第２の裏側端子のアレイと、
前記ベースパネルと前記ライザーパネルを貫いて伸びる第２のインターコネクトであって、前記第２のインターコネクトは、前記前側接点を、前記第２の裏側端子と電気的につなぐ第２のインターコネクトと、を含む
ことを特徴とする半導体デバイスパッケージ化装置。
【請求項９】
請求項８に記載の装置において、
前記ベースパネルは、第１のプリント基板を含み、
前記ライザーパネルは、第２のプリント基板を含み、
前記開口は、前記第２のプリント基板の中にあるパンチ穴を含む
ことを特徴とする装置。
【請求項１０】
請求項９に記載の装置において、
前記ベースパネルは、第１のプリント基板を含み、
前記ライザーパネルは、さらに、前記第１の面に付着した接着剤を有する第２のプリント基板を含み、
前記開口は、前記第２のプリント基板及び前記接着剤の中にあるパンチ穴を含む
ことを特徴とする装置。
【請求項１１】
請求項９に記載の装置において、
前記第２の裏側端子は、前記ライザーパネルの前記第２の面から前記ベースパネルの前記裏側まで伸びる途切れのないスルーパッケージ端子を含む
ことを特徴とする装置。
【請求項１２】
請求項８に記載の装置において、
前記ベースパネル及び前記ライザーパネルは、切断レーンによって分離された、複数のダイキャビティを有する、ストリップを画定する
ことを特徴とする装置。
【請求項１３】
前側と、裏側と、ダイ接点と、前記裏側にある第１の裏側端子の第１のアレイと、前記裏側にある第２の裏側端子の第２のアレイと、前記ダイ接点を前記第１の裏側端子に電気的につなぐ第１のインターコネクトと、を持つ第１のポリマー基板を有するベースと、
第１の面と、第２の面と、開口と、前記第２の面にある前側接点と、を持つ第２のポリマー基板を有するライザーであって、前記第１の面は、前記第１のポリマー基板の前記前側に取り付けられ、前記開口は、ダイキャビティを画定するライザーと、
前記第１のポリマー基板及び前記第２のポリマー基板を貫き、前記前側接点を対応する第２の裏側端子と電気的につなぐ、第２のインターコネクトと、
前記ダイキャビティの中にあり、前記ダイ接点と電気的につながれた集積回路を有する、ダイと、を含む
ことを特徴とするパッケージ化された半導体部品。
【請求項１４】
請求項１３に記載のパッケージ化された半導体部品において、
さらに、前記ライザーの前記第２の面に積層された第２のパッケージ化された半導体部品を含み、
前記第２のパッケージ化された半導体部品は、前記前側接点に取り付けられた電気的コネクターを有する
ことを特徴とするパッケージ化された半導体部品。
【請求項１５】
請求項１３に記載のパッケージ化された半導体部品において、
ダイ接点は、前記ベースの前記前側にあり、
前記ダイは、ダイ接点とワイヤーボンドされたボンドパッドを有する
ことを特徴とするパッケージ化された半導体部品。
【請求項１６】
請求項１３に記載のパッケージ化された半導体部品において、
前記ダイ接点は、前記ベースの前記前側にあり、
前記ダイは、前記ダイ接点に取り付けられたボンドパッドフリップチップを有する
ことを特徴とするパッケージ化された半導体部品。
【請求項１７】
請求項１３に記載のパッケージ化された半導体部品において、
前記ベースは、さらに、スロットを含み、
前記ダイ接点は、前記ベースの前記裏側にあり、
前記ダイは、前記スロットに向かい合い、前記スロットを通って伸びるワイヤーボンドにより前記ダイ接点とワイヤーボンドされた、ボンドパッドを有する
ことを特徴とするパッケージ化された半導体部品。
【請求項１８】
請求項１３に記載のパッケージ化された半導体部品において、
さらに、前記ダイキャビティ内に、保護材を含む
ことを特徴とするパッケージ化された半導体部品。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
図２Ｆは、開口２７１（スルーパッケージビアなど）が第１のボード２１０と第２のボード２５０を貫いて形成される別の工程段階での、半導体デバイスをパッケージ化するアセンブリ装置２００の一部を説明している。開口２７１は、第１のボード２１０及び第２のボード２５０をドリルで貫いて開けられてもよい。開口２７１は、第１の基板２１２、接着剤２７０、及び第２の基板２５２を通して伸びる側壁２７２を有している。開口２７１は、第２のインターコネクト２７４（スルーパッケージインターコネクトなど）を形成するために、少なくとも部分的に導電材料で満たされる。第２のインターコネクト２７４は、開口２７１の側壁２７２に、例えば、銅などの材料をめっきすることによって形成されてもよい。第２のインターコネクト２７４は、第２のボード２５０の第２の面２５６にある導電性配線２６２を、第１のボード２１０の裏側２１５上の配線２１９と電気的につなぐ。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
図２Ｇは、その方法の次の工程段階での、パッケージ化されたダイを持つ装置２００を説明する。装置２００は、第２のボード２５０の第２の面２５６に、第１のソルダーレジスト２８１を有している。第１のソルダーレジスト２８１は、（図２Ｆの）開口２７１内の開放空間を満たしてもよく、第１のソルダーレジスト２８１は、導電性配線２６２の一部の上に、前側接点が中に形成される開口２８２を有している。別の実施形態では、開口２７１は、第１のソルダーレジスト２８１を塗る前に、ビア充填材料によって満たされてもよい。装置２００は、また、第１のボード２１０の裏側２１５に、第２のソルダーレジスト２８３を有してもよい。第２のソルダーレジスト２８３は、中に裏側端子が形成されうる開口２８４を有している。装置２００は、その後、第１のボード２１０の裏側２１５に第１の裏側端子２９１及び第２の裏側端子２９２を形成するために、また、第２のボード２５０の第２の面２５６に前側接点２９４を形成するために、めっきされうる。めっき工程は、また、キャビティ２６０内のダイ取り付け部位に、ダイ接点２９６を形成してもよい。裏側端子及びその接点は、配線上にニッケル層２９７をめっきし、その後、ニッケル層２９７上に金層２９８をめっきすることによって、形成されてもよい。第１及び第２の裏側端子２９１及び２９２は、底面または外側積層のための、従来のＪＥＤＥＣのピン止め構成で、並べてられもよい。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図２Ｆ
【補正方法】変更
【補正の内容】
【図２Ｆ】
2010521818.tif 000001