【事件の表示】
　平成　９年特許願第１１６３２０号「入力保護回路、入力保護回路の製造方法、半導体装置及び半導体装置の製造方法」拒絶査定不服審判事件〔平成１０年　３月　６日出願公開、特開平１０−　６５１０９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成９年４月１８日（優先権主張平成８年４月１９日）の出願であって，平成２０年２月２２日付けで手続補正書が提出され，同年４月１６日付けで拒絶査定がされ，これに対し，同年７月２２日に審判請求がされるとともに，同年８月２１日付けで手続補正書が提出されたものである。
　
第２　平成２０年８月２１日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１．　本件補正の内容
　本件補正は，特許請求の範囲と発明の詳細な説明を補正するものであり，特許請求の範囲については，以下のとおりである。
　
〈補正事項ａ〉
　・補正前の請求項１の「前記第１の拡散抵抗層は，前記絶縁膜と前記第１の不純物拡散層との間の領域に形成されている」を，補正後の請求項１の「前記第１の拡散抵抗層は，実質的に単一の導電型とされており，前記絶縁膜と前記第１の不純物拡散層との間の領域に形成されており，当該第１の拡散抵抗層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触している」と補正する。
〈補正事項ｂ〉
　・補正前の請求項９の「前記抵抗素子に対応する拡散抵抗層を，前記第１の不純物拡散層に横方向に隣接して接続され，前記絶縁膜と前記第１の不純物拡散層との間の領域に位置するように形成する第５の工程」を，補正後の請求項９の「前記抵抗素子に対応する拡散抵抗層を，実質的に単一の導電型となり，前記第１の不純物拡散層に横方向に隣接して接続され，前記絶縁膜と前記第１の不純物拡散層との間の領域に位置し，当該拡散抵抗層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触するように形成する第５の工程」と補正する。
〈補正事項ｃ〉
　・補正前の請求項１５の「前記拡散抵抗層を前記絶縁膜と前記第１の不純物拡散層との間の領域に位置させる第５の工程」を，補正後の請求項１５の「前記拡散抵抗層を，実質的に単一の導電型となり，前記絶縁膜と前記第１の不純物拡散層との間の領域に位置し，当該拡散抵抗層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触させる第５の工程」と補正する。
〈補正事項ｄ〉
　・補正前の請求項１９の「前記抵抗素子に対応する拡散抵抗層を，前記第１の不純物拡散層に横方向に隣接して接続され，前記絶縁膜と前記第１の不純物拡散層との間の領域に位置するように形成する第６の工程」を，補正後の請求項１９の「前記抵抗素子に対応する拡散抵抗層を，実質的に単一の導電型となり，前記第１の不純物拡散層に横方向に隣接して接続され，前記絶縁膜と前記第１の不純物拡散層との間の領域に位置し，当該拡散抵抗層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触するように形成する第６の工程」と補正する。
〈補正事項ｅ〉
　・補正前の請求項２０の「前記抵抗素子に対応する第１の拡散抵抗層を，前記第１の不純物拡散層に横方向に隣接して接続され，前記絶縁膜と前記第１の不純物拡散層との間の領域に位置するように形成する」を，補正後の請求項２０の「前記抵抗素子に対応する第１の拡散抵抗層を，実質的に単一の導電型となり，前記第１の不純物拡散層に横方向に隣接して接続され，前記絶縁膜と前記第１の不純物拡散層との間の領域に位置し，当該第１の拡散抵抗層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触するように形成する」と補正する。
〈補正事項ｆ〉
　・補正前の請求項２６の「前記第２の層は，前記絶縁膜と前記第１の層との間の領域に形成されており，」を，補正後の請求項２６の「前記第２の層は，実質的に単一の導電型とされており，前記絶縁膜と前記第１の層との間の領域に形成され，当該第２の層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触しており，」と補正する。
〈補正事項ｇ〉
　・補正前の請求項３０の「前記マスク層の前記開口を通して第１の不純物と反対導電型であり且つ濃度の異なる第２の不純物を導入して，前記第１の層と隣接し，前記絶縁膜と前記第１の層との間の領域に位置する第２の層を形成する第４の工程」を，補正後の請求項３０の「前記マスク層の前記開口を通して第１の不純物と反対導電型であり且つ濃度の異なる第２の不純物を導入して，実質的に単一の導電型となり，前記絶縁膜と前記第１の層との間の領域に位置し，一端で前記絶縁膜と直接的に接触し，他端で前記第１の層と接触する第２の層を形成する第４の工程」と補正する。
　
２．　補正事項の整理
（１）〈補正事項ａ〉について
　「前記第１の拡散抵抗層」について，補正前の請求項１の「前記第１の拡散抵抗層は，前記絶縁膜と前記第１の不純物拡散層との間の領域に形成されている」を，補正後の請求項１の「前記第１の拡散抵抗層は，実質的に単一の導電型とされており，前記絶縁膜と前記第１の不純物拡散層との間の領域に形成されており，当該第１の拡散抵抗層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触している」と限定的に減縮したものである。
（２）〈補正事項ｂ〉について
　「前記抵抗素子に対応する拡散抵抗層」について，補正前の請求項９の「前記第１の不純物拡散層に横方向に隣接して接続され，前記絶縁膜と前記第１の不純物拡散層との間の領域に位置するように形成する」を，補正後の請求項９の「実質的に単一の導電型となり，前記第１の不純物拡散層に横方向に隣接して接続され，前記絶縁膜と前記第１の不純物拡散層との間の領域に位置し，当該拡散抵抗層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触するように形成する」と限定的に減縮したものである。
（３）〈補正事項ｃ〉について
　「前記拡散抵抗層」について，補正前の請求項１５の「前記絶縁膜と前記第１の不純物拡散層との間の領域に位置させる」を，補正後の請求項１５の「実質的に単一の導電型となり，前記絶縁膜と前記第１の不純物拡散層との間の領域に位置し，当該拡散抵抗層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触させる」と限定的に減縮したものである。
（４）〈補正事項ｄ〉について
　「前記抵抗素子に対応する拡散抵抗層」について，補正前の請求項１９の「前記第１の不純物拡散層に横方向に隣接して接続され，前記絶縁膜と前記第１の不純物拡散層との間の領域に位置するように形成する」を，補正後の請求項１９の「実質的に単一の導電型となり，前記第１の不純物拡散層に横方向に隣接して接続され，前記絶縁膜と前記第１の不純物拡散層との間の領域に位置し，当該拡散抵抗層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触するように形成する」と限定的に減縮したものである。
（５）〈補正事項ｅ〉について
　「前記抵抗素子に対応する第１の拡散抵抗層」について，補正前の請求項２０の「前記第１の不純物拡散層に横方向に隣接して接続され，前記絶縁膜と前記第１の不純物拡散層との間の領域に位置するように形成する」を，補正後の請求項２０の「実質的に単一の導電型となり，前記第１の不純物拡散層に横方向に隣接して接続され，前記絶縁膜と前記第１の不純物拡散層との間の領域に位置し，当該第１の拡散抵抗層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触するように形成する」と限定的に減縮したものである。
（６）〈補正事項ｆ〉について
　「前記第２の層」について，補正前の請求項２６の「前記絶縁膜と前記第１の層との間の領域に形成されており」を，補正後の請求項２６の「実質的に単一の導電型とされており，前記絶縁膜と前記第１の層との間の領域に形成され，当該第２の層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触しており」と限定的に減縮したものである。
（７）〈補正事項ｇ〉について
　「第４の工程」について，補正前の請求項３０の「前記マスク層の前記開口を通して第１の不純物と反対導電型であり且つ濃度の異なる第２の不純物を導入して，前記第１の層と隣接し，前記絶縁膜と前記第１の層との間の領域に位置する第２の層を形成する」を，補正後の請求項３０の「前記マスク層の前記開口を通して第１の不純物と反対導電型であり且つ濃度の異なる第２の不純物を導入して，実質的に単一の導電型となり，前記絶縁膜と前記第１の層との間の領域に位置し，一端で前記絶縁膜と直接的に接触し，他端で前記第１の層と接触する第２の層を形成する」と限定的に減縮したものである。
　
３．　補正の目的の適否及び新規事項の追加の有無について
　〈補正事項ａ〉〜〈補正事項ｇ〉は，いずれも平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　そして，〈補正事項ａ〉〜〈補正事項ｇ〉は，本願の願書に最初に添付した明細書又は図面（以下「当初明細書等」という。）の記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものであるから，本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内でなされたものであり，平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項に規定する要件を満たすものである。
　
４．　独立特許要件の有無の検討
　上記のとおり，本件補正は平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むから，以下において，本件補正が，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか否かについて更に検討する。
　
４−１．　本件補正後の発明
（１）本願補正発明
　本件補正後の請求項１〜３４に係る発明のうち，請求項１に係る発明は，補正後の特許請求の範囲の請求項１に記載された事項により特定される，次のとおりのものである。
　
「半導体集積回路の入力端子に一端が接続され，他端が内部回路に接続
された抵抗素子と，前記抵抗素子の他端と基準電圧導体との間にチャネルを形成するためのソース／ドレイン及び前記チャネルを覆うゲートからなる電界効果トランジスタとを備える入力保護回路であって，
　素子活性領域を画定する絶縁膜と，
　前記電界効果トランジスタの前記ドレインに対応する第１の不純物拡散層と，前記第１の不純物拡散層に横方向に隣接して接続される前記抵抗素子に対応する第１の拡散抵抗層とからなる第１の拡散層領域とを含み，
　前記第１の拡散抵抗層は，実質的に単一の導電型とされており，前記絶縁膜と前記第１の不純物拡散層との間の領域に形成されており，当該第１の拡散抵抗層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触していることを特徴とする入力保護回路。」
（以下「本願補正発明」という。）
　
４−２．　刊行物に記載された発明
　（１）　特開昭６１−９５５６８号公報
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に日本国内において頒布された刊行物である特開昭６１−９５５６８号公報（以下「引用例１」という。）には，第１図〜第４図とともに以下の記載がある。（下線は当審で付加したものである。以下同様。）
　
　ア　　（１ページ右欄７行〜２ページ左上欄４行）
「［技術分野］
　
本発明は，半導体集積回路装置に係り，特に，抵抗素子を有する半導体集積回路装置に適用して有効な技術に関するものである
［背景技術］
　ＭＩＳＦＥＴを備えた半導体集積回路装置は，その人為的取り扱いによって誘発される過大な静電気で内部集積回路の入力段回路を構成するＭＩＳＦＥＴのゲート絶縁膜が破壊されるという現象（以下，静電気破壊という）が生じ易すい。
　そこで，
半導体集積回路装置の外部入力端子と入力段回路との間に静電気破壊防止回路を挿入し，静電気破壊を防止する必要がある
　
静電気破壊防止回路は，過大電圧をなまらせかつ過大電流を吸収する拡散層抵抗素子と，過大電圧をクランプするクランプ用ＭＩＳＦＥＴとによって構成されるものを用いる
　
　イ　　（２ページ左上欄末行〜同ページ右上欄３行）
「［発明の目的］
　本発明の目的は，半導体集積回路装置の集積度を向上することが可能な技術を提供することにある。」
　
　ウ　　（２ページ左下欄６〜１２行）
「第１図は，本発明の一実施例を説明するための半導体集積回路装置の入力部を示す等価回路図，第２図は，第１図の具体的な構成を示す平面図，第３図は，第２図のＩＩＩ−ＩＩＩ切断線における断面図である。第２図は，その構成をわかり易くするために，各導電層間に設けられるフィールド絶縁膜以外の絶縁膜は図示しない。」
　
　エ　　（２ページ左下欄１６行〜同ページ右下欄８行）
「
第１図において，ＢＰは外部入力端子である
　
Ｉは入力段回路（インバータ回路）であり
　Ｖｃｃは基準電圧端子（例えば，＋５．０［Ｖ］），
Ｖｓｓは基準電圧端子（例えば，０［Ｖ］）
　
ＩＩは静電気破壊防止回路であり，過大電圧をなまらせかつ過大電流を吸収する抵抗素子Ｒと，過大電圧をクランプするクランプ用ＭＩＳＦＥＴＱｃとで構成されいる。静電気破壊防止回路ＩＩは，外部入力端子ＢＰと入力段回路Ｉとの間に設けられている
　
　オ　　（２ページ右下欄１３行〜３ページ左上欄９行）
「第２図及び第３図において，
１は単結晶シリコンからなるＰ
−
型の半導体基板
　
３はフィールド絶縁膜であり，半導体素子間を電気的に分離するためのものである
　４は絶縁膜であり，半導体素子形成領域の半導体基板１の主面上部又はウェル領域２の主面上部に設けられている。この絶縁膜４は，主として，ＭＩＳＦＥＴのゲート絶縁膜を構成するためのもである。
　
５Ａ乃至５Ｃは導電層であり，絶縁膜４の所定上部に設けられている。導電層５Ａ乃至５Ｃは，ＭＩＳＦＥＴのゲート電極を構成するためのものである
　
６Ａ乃至６Ｃはｎ型の半導体領域であり，所定の半導体基板１主面部又は導電層５Ａ，５Ｂ両側部の半導体基板１主面部に設けられている
　
　カ　　（３ページ左上欄１９行〜同ページ右上欄１９行）
「
半導体領域６Ａは，静電気破壊防止回路ＩＩの抵抗素子Ｒを構成するためのものである
　
半導体領域６Ａ乃至６Ｃは，後述するＭＩＳＦＥＴのソース領域又はドレイン領域に比べて低い不純物濃度を有しており，例えば，数［ＫΩ／□］程度の高い比抵抗値に設定することができる
　さらに，半導体領域６Ａは，ソース領域又はドレイン領域と同等の不純物濃度で構成したものにに比べて，比抵抗値が大きいので，抵抗素子Ｒの断面々積を大きく（例えば，幅寸法を太くして短い寸法）することができる。このため，半導体領域６Ａ（抵抗素子Ｒ）における過大電流の集中を防止することができるので，静電気破壊防止回路ＩＩが破壊されるのを抑制することができる。」
　
　キ　　（３ページ左下欄５行〜同ページ右下欄２行）
「
８Ａ乃至８Ｃはｎ
＋
型の半導体領域であり，半導体基板１の所定の主面部に設けられている
　
半導体領域８Ａは，半導体領域６Ａの一端部と電気的に接続して設けられており，抵抗素子Ｒの一方の接続部を構成するためのものである
　
半導体領域８Ｂは，導電層５Ａの両側部に設けられ，かつ，半導体領域６Ａの他端部と電気的に接続して設けられており，クランプ用ＭＩＳＦＥＴＱｃのソース領域又はドレイン領域及び抵抗素子Ｒの他方の接続部を構成するためのものである
　半導体領域８Ｃは，導電層５Ｂの両側部に設けられており，ＭＩＳＦＥＴＱｎのソース領域又はドレイン領域を構成するためのものである。
　これらの半導体領域８Ａ乃至８Ｃは，同一製造工程で略同程度の不純物濃度と略同程度の接合深さとを有するように形成され，前記導電層６Ａ乃至６Ｃに比べて，高い不純物濃度と深い接合深さを有するように形成される。」
　
　ク　　（３ページ右下欄７〜９行）
「
クランプ用ＭＩＳＦＥＴＱｃは，主として，半導体基板１，導電層５Ａ，絶縁膜４及び一対の半導体領域６Ｂ，８Ｂによって構成されている
　
　ケ　　（３ページ右下欄１６行〜４ページ左上欄３行）
「そして，
抵抗素子Ｒは，半導体領域６Ａ，８Ａ及び８Ｂによって構成されている
　抵抗素子Ｒの接続部となる半導体領域８Ａ，８Ｂは，半導体領域６Ａで構成したものに比べて不純物濃度が高いので，配線との接触抵抗値を制御性の良いものにすることができ，又，半導体基板１との接合部におけるブレークダウン電圧を低くして過大電流の吸収を容易にすることができる。」
　
　コ　　（４ページ右上欄１行〜同ページ右下欄３行）
「第４図乃至第７図は，本発明の一実施例の製造方法を説明するための各製造工程における半導体集積回路装置の要部断面図である。
　まず，半導体基板１の所定の主面部に，ウェル領域２を形成する。
　そして，フィールド絶縁膜３を形成し，絶縁膜４を形成する。
　・・・
　そして，第４図に示すように，ＬＤＤ構造を構成するために，導電層５Ａ乃至５Ｃを不純物導入用マスクとして用い，それらの両側部の半導体，基板１主面部及びウエル領域２主面部に，ｎ型の半導体領域６を形成する。
　・・・
　そして，ｎ型の不純物を導入するために，第５図に示すように，ｐチャネルＭＩＳＦＥＴ形成領域及び抵抗素子Ｒ形成領域の半導体領域６の中央部に，不純物導入用マスク１３を形成する。
　第５図に示す不純物導入用マスク１３を形成する工程の後，該不純物導入用マスク１３を用い，ｎ＋型の半導体領域８Ａ乃至８Ｃを形成する。そして，半導体領域８Ａ乃至８Ｃが形成されない部分に半導体領域６によって半導体領域６Ａ乃至６Ｃが形成される。」
　
　ここで，第１図を見ると，抵抗素子Ｒは，その一端が外部入力端子ＢＰに接続され，他端が入力段回路Ｉに接続されている。また，クランプ用ＭＩＳＦＥＴＱｃは，前記抵抗素子Ｒの他端と基準電圧端子Ｖｓｓとの間に設けられている。また，
前記ＭＩＳＦＥＴまたは抵抗素子は，いずれも半導体基板１の表面に形成されている
　また，上記オとともに第２図及び第３図を見ると，
フィールド酸化膜３は，ＭＩＳＦＥＴまたは抵抗素子，すなわち半導体素子が形成される部分以外に形成されており，半導体素子が形成される部分を定めている
　また，上記カによれば，
抵抗素子Ｒが有する抵抗値は，半導体領域６Ａにより設定される
　また，上記キとともに第３図を見ると，
抵抗素子Ｒを構成する半導体領域８Ａは，抵抗素子Ｒを構成する半導体領域６Ａの一端部と横方向に隣接し，電気的に接続して設けられているとともに，フィールド酸化膜３に直接的に接して設けられていること，及び，前記半導体領域６Ａが前記半導体領域８Ａと前記半導体領域８Ｂとの間に形成されている
　また，上記キ，ケとともに第３図を見ると，
抵抗素子Ｒを構成する半導体領域８Ｂは，抵抗素子Ｒを構成する半導体領域６Ａの他端部と横方向に隣接するとともに，クランプ用ＭＩＳＦＥＴＱｃのソース領域又はドレイン領域の一方をも構成している
　
　したがって，引用例１には，以下の発明が記載されている。
「半導体集積回路の外部入力端子ＢＰと入力段回路Ｉとの間に挿入され，いずれも半導体基板１の表面に形成された抵抗素子Ｒ及びクランプ用ＭＩＳＦＥＴＱｃからなる静電気破壊防止回路ＩＩであって，
　半導体素子が形成される部分を定めるとともに，半導体素子間を電気的に分離するフィールド絶縁膜３を備え，
　前記クランプ用ＭＩＳＦＥＴＱｃは，ソース領域又はドレイン領域の一方が前記抵抗素子Ｒの他端に接続され，前記ソース領域又はドレイン領域の他方がゲート電極とともに基準電圧端子Ｖｓｓに接続されるものであって，絶縁膜４により構成されるゲート絶縁膜，前記絶縁膜４上に設けられている導電層５Ａにより構成される前記ゲート電極，並びに，それぞれｎ＋型の半導体領域８Ｂにより構成される前記ソース領域及びドレイン領域からなるものであり，
　前記抵抗素子Ｒは，その一端が前記外部入力端子ＢＰに接続され，他端が前記入力段回路Ｉに接続されるものであって，抵抗値を設定するためのｎ型の半導体領域６Ａと，これにそれぞれ横方向に隣接するｎ＋型の半導体領域８Ａ，及び，前記クランプ用ＭＩＳＦＥＴＱｃのソース領域又はドレイン領域の一方を構成する前記ｎ＋型の半導体領域８Ｂから構成されるとともに，前記半導体領域８Ａが前記フィールド酸化膜３に直接的に接しており，前記ｎ型の半導体領域６Ａが前記半導体領域８Ａと前記半導体領域８Ｂとの間に形成されているものであることを特徴とする静電気破壊防止回路。」
（以下「引用発明」という。）
　
４−３．　本願補正発明と引用発明との比較
・引用発明の「静電気破壊防止回路ＩＩ」は，本願補正発明の「入力保護回路」に対応する。
・引用発明の「その一端が前記外部入力端子ＢＰに接続され，他端が前記入力段回路Ｉに接続される」「抵抗素子Ｒ」は，本願補正発明の「半導体集積回路の入力端子に一端が接続され，他端が内部回路に接続された抵抗素子」に対応する。
・引用発明の「基準電圧端子Ｖｓｓ」は，本願補正発明の「基準電圧導体」に対応する。また，「クランプ用ＭＩＳＦＥＴＱｃ」は，「ソース領域及びドレイン領域」間における，「絶縁膜４上に設けられている導電層５Ａにより構成されるゲート電極」下にチャネルが形成されることは明らかである。よって，引用発明の「ソース領域又はドレイン領域の一方が前記抵抗素子Ｒの他端に接続され，前記ソース領域又はドレイン領域の他方がゲート電極とともに基準電圧端子Ｖｓｓに接続される」「クランプ用ＭＩＳＦＥＴＱｃ」は，本願補正発明の「前記抵抗素子の他端と基準電圧導体との間にチャネルを形成するためのソース／ドレイン及び前記チャネルを覆うゲートからなる電界効果トランジスタ」に対応する。
・引用発明の「半導体素子が形成される部分を定めるとともに，半導体素子間を電気的に分離するフィールド絶縁膜３」は，本願補正発明の「素子活性領域を画定する絶縁膜」に相当する。
・引用発明の抵抗素子Ｒにおける，「抵抗値を設定するためのｎ型の半導体領域６Ａ」は，抵抗としての実体を担うものであることが明らかであるから，本願補正発明の「前記抵抗素子に対応する第１の拡散抵抗層」に対応する。それゆえ，引用発明の「抵抗値を設定するためのｎ型の半導体領域６Ａと，これに」「横方向に隣接する」「前記クランプ用ＭＩＳＦＥＴＱｃのソース領域又はドレイン領域の一方を構成する前記ｎ＋型の半導体領域８Ｂ」からなる部分と，本願補正発明の「前記電界効果トランジスタの前記ドレインに対応する第１の不純物拡散層と，前記第１の不純物拡散層に横方向に隣接して接続される前記抵抗素子に対応する第１の拡散抵抗層とからなる第１の拡散層領域」とは，「電界効果トランジスタのドレイン又はソースに対応する第１の不純物拡散層と，前記第１の不純物拡散層に横方向に隣接して接続される前記抵抗素子に対応する第１の拡散抵抗層とからなる第１の拡散層領域」である点で共通する。
・本願補正発明の「前記抵抗素子に対応する第１の拡散抵抗層」に対応する引用発明の「抵抗値を設定するためのｎ型の半導体領域６Ａ」は，ｎ型の単一の導電型である。また，引用発明の「前記ｎ型の半導体領域６Ａ」は，「前記クランプ用ＭＩＳＦＥＴＱｃのソース領域又はドレイン領域の一方を構成する前記ｎ＋型の半導体領域８Ｂ」と「半導体領域８Ａ」との間に形成されているところ，「半導体領域８Ａ」は「前記フィールド酸化膜３に直接的に接して」いるから，「ｎ型の半導体領域６Ａ」は，「半導体領域８Ｂ」と「フィールド酸化膜３」との間に形成されているといえる。よって，引用発明の「前記ｎ型の半導体領域６Ａ」，及び「これにそれぞれ横方向に隣接するｎ＋型の半導体領域８Ａ，及び，前記クランプ用ＭＩＳＦＥＴＱｃのソース領域又はドレイン領域の一方を構成する前記ｎ＋型の半導体領域８Ｂ」であって，「前記半導体領域８Ａが前記フィールド酸化膜３に直接的に接しており，前記ｎ型の半導体領域６Ａが前記半導体領域８Ａと前記半導体領域８Ｂとの間に形成されているものであること」と，本願補正発明の「前記第１の拡散抵抗層は，実質的に単一の導電型とされており，前記絶縁膜と前記第１の不純物拡散層との間の領域に形成されており，当該第１の拡散抵抗層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触していること」とは，「前記第１の拡散抵抗層は，実質的に単一の導電型とされており，前記絶縁膜と前記第１の不純物拡散層との間の領域に形成されており，当該第１の拡散抵抗層の端部が前記第１の不純物拡散層と接触していること」で共通する。
　
・したがって，本願補正発明と引用発明とは，
「半導体集積回路の入力端子に一端が接続され，他端が内部回路に接続
された抵抗素子と，前記抵抗素子の他端と基準電圧導体との間にチャネルを形成するためのソース／ドレイン及び前記チャネルを覆うゲートからなる電界効果トランジスタとを備える入力保護回路であって，
　素子活性領域を画定する絶縁膜と，
　電界効果トランジスタのドレイン又はソースに対応する第１の不純物拡散層と，前記第１の不純物拡散層に横方向に隣接して接続される前記抵抗素子に対応する第１の拡散抵抗層とからなる第１の拡散層領域とを含み，
　前記第１の拡散抵抗層は，実質的に単一の導電型とされており，前記絶縁膜と前記第１の不純物拡散層との間の領域に形成されており，当該第１の拡散抵抗層の端部が前記第１の不純物拡散層と接触していることを特徴とする入力保護回路。」
である点で一致する。
　
　一方，両者は，以下の点で相違する。
・相違点１
　本願補正発明においては，「第１の不純物拡散層」は「電界効果トランジスタの前記ドレインに対応する」ものであるのに対して，引用発明においては，「第１の不純物拡散層」は「電界効果トランジスタのドレイン又はソースに対応する」ものであって，「ドレインに対応する」ものとは特定されていない点。
・相違点２
　本願補正発明においては，「第１の拡散抵抗層は，」「第１の拡散抵抗層の一端で前記絶縁膜と直接的に接触し，他端で前記第１の不純物拡散層と接触している」のに対して，引用発明においては「第１の拡散抵抗層は，」一方の「端部が前記第１の不純物拡散層と接触している」ものの，「前記絶縁膜と直接的に接触」する端部を有しない点。
　
４−４．当審の判断
　以下，上記各相違点について検討する。
・相違点１について
　一般に，ＭＩＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）は，ゲート電極を挟んでソース領域及びドレイン領域が対称的に形成されており，引用例１に示されたＭＩＳＦＥＴも，特に第２図及び第３図から，そのように構成されていることが見て取れる。
　そして，前記対称的に形成されたソース領域及びドレイン領域のうち，いずれをドレイン領域（あるいはソース領域）とするかは，当業者が適宜に定めうる事項であり，引用発明において，「クランプ用ＭＩＳＦＥＴＱｃのソース領域又はドレイン領域の一方を構成する前記ｎ＋型の半導体領域８Ｂ」（すなわち「第１の不純物拡散層」）をドレイン領域とすることは，当業者が適宜になし得たことである。
　よって，相違点１は当業者が適宜になし得たことである。
　
・相違点２について
　前記「４−２．　刊行物に記載された発明」（１）キに記載されているように，引用発明において，半導体領域８Ａは，抵抗素子Ｒの接続部を構成するためのものである。
　一方，不純物拡散領域を用いて形成された拡散抵抗においては，抵抗を形成する不純物領域に直接電極を接続させることは，以下の周知例１〜３にも示されているように，従来周知の技術である。
　周知例１：特開昭５８−１３８０７３号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開昭５８−１３８０７３号公報には，第１図及び第２図とともに次の記載がある。
「第２図（ａ），（ｂ）は，上記第１図の回路をパターン形成した場合の入力パッド１１と抵抗素子Ｒ付近のパターン構成図で，（ａ）図は平面図，（ｂ）図は（ａ）図のＡ−Ａ’線に沿った断面図である。図において，第１図と同一符号がそれぞれ対応している。また，１３は半導体基板，１４は拡散抵抗層（拡散入力保護抵抗），１５はシリコン酸化膜，１６はＣＶＤシリコン酸化膜，１７はアルミ配線である。図示するように，第１図の回路における拡散保護抵抗Ｒは，比較的薄く形成された均一な深さを持つ拡散層１４によって構成されており，この拡散層１４と入力パッド１１との電気的接続は，アルミ配線１７によって，ＣＶＤシリコン酸化膜１５に設けられたスルーホールを介して接合されている。」（１ページ右欄１２行〜２ページ左上欄６行）
　ここで，第２図を見ると，「比較的薄く形成された均一な深さを持つ拡散層１４」に直接「アルミ配線１７」が接続されていることが見て取れる。
　
　周知例２:特開昭５９−４０８２号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開昭５９−４０８２号公報には，第２図とともに次の記載がある。
「第２図は本発明の一実施例を示す半導体集積回路で第１図（ｂ）のＡ−Ａ断面矢視図であり一つの半導体基板４，例えばシリコン基板上に二酸化シリコン膜５を形成し，ゲート酸化膜８及びポリシリコンゲートを作成し半導体素子のソース及びドレインの拡散層７，６と抵抗器Ｒの拡散層１５ａを得るためのヒ素を０．４μｍの深さにイオン注入する。次に別マスクを介して抵抗器Ｒ用の拡散層１５をリンによって例えば０．６〜０．８μｍの深さにイオン注入する。
　さらにＰＳＧ等の絶縁層１４を形成し，電極コンタクト用窓を設けパッド１と抵抗器Ｒ間をＡｌ等の金属配線２で接続しＭＯＳ型トランジスタＴｒのゲートＧの電極９と抵抗器Ｒ間をＡｌの金属配線３で接続する。」（２ページ右上欄１６行〜同ページ左下欄１０行）
　ここで，第２図を見ると，金属配線２が抵抗器Ｒを構成する拡散層１５に直接接続されていることが見て取れる。
　
　周知例３:特開昭６１−１５０２６２号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開昭６１−１５０２６２号公報には，第２図とともに次の記載がある。
「従来の入力保護抵抗は第２図に示すように、半導体基板１上に、これと反対導電型の拡散層２を形成し、拡散層２の両端に端子３，４を設けて構成していた。基板１と拡散層２との間のダイオードおよび端子３，４間の拡散層２の抵抗によって保護作用を生じる。」（１ページ左欄末行〜同ページ右欄５行）
　ここで，抵抗を構成する拡散層２は単層からなり，これに端子３からの配線が直接接続されていることが見て取れる。
　
　そうすると，引用発明においては，抵抗素子Ｒの接続部を構成するために半導体領域８Ａを設けているところ，これを設けることなく，抵抗素子Ｒを構成する半導体領域６Ａ自体に配線を接続することは，当業者が適宜になし得たことといえる。
　そして，前記「４−２．　刊行物に記載された発明」（１）コの記載とともに引用例１の第４図を見ると，完成時に半導体領域６Ａを構成することとなる半導体領域６が，フィールド酸化膜３に直接接するように形成されている。それゆえ，上記のごとく，半導体領域８Ａを設けることなく，抵抗素子Ｒを構成する半導体領域６Ａ自体に配線を接続することに伴い，該半導体領域６Ａ（本願補正発明の「第１の拡散抵抗層」に相当。）の端部がフィールド酸化膜３（本願補正発明の「素子活性領域を画定する絶縁膜」に相当。）に直接接する構成は，自然に得られるものである。
　よって，相違点２は，当業者が適宜になし得たことである。
　
４−５．　小括
　上述したように、本願補正発明は、引用例１及び従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　よって、本願補正発明は、特許出願の際独立して特許を受けることができない。
　
５．むすび
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１．　本願発明
　平成２０年８月２１日付けの手続補正は、上記のとおり却下されたので、本願の請求項１に係る発明は、、平成２０年２月２２日付け手続補正書により補正された明細書及び図面の記載から見て、その請求項１に記載された事項により特定される以下のとおりのものである。
「【請求項１】　半導体集積回路の入力端子に一端が接続され，他端が内部回路に接続された抵抗素子と，前記抵抗素子の他端と基準電圧導体との間にチャネルを形成するためのソース／ドレイン及び前記チャネルを覆うゲートからなる電界効果トランジスタとを備える入力保護回路であって，
　素子活性領域を画定する絶縁膜と，
　前記電界効果トランジスタの前記ドレインに対応する第１の不純物拡散層と，前記第１の不純物拡散層に横方向に隣接して接続される前記抵抗素子に対応する第１の拡散抵抗層とからなる第１の拡散層領域とを含み，
　前記第１の拡散抵抗層は，前記絶縁膜と前記第１の不純物拡散層との間の領域に形成されていることを特徴とする入力保護回路。」
（以下「本願発明」という。）
　
２．　引用発明
　引用発明は，前記第２「４−２．　刊行物に記載された発明」に記載したとおりのものである。
　
３．対比・判断
　前記第２「２．　補正事項の整理」及び第２「３．　補正の目的の適否及び新規事項の追加の有無について」において記したように，本願補正発明は，本件補正前の請求項１（本願発明）について，前記〈補正事項ａ〉に係る限定を付したものである。言い換えると，本願発明は，本願補正発明から前記〈補正事項ａ〉に係る限定を除いたものである。
　そうすると、本願発明の構成要件をすべて含み、これをより限定したものである本願補正発明が、前記第２「４−３．　本願補正発明と引用発明との比較」〜第２「４−５．　小括」において検討したとおり、引用発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、当業者が容易に発明をすることができたものである。
　
第４　むすび
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。