【手続補正書】
【提出日】平成23年8月1日(2011.8.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プローブ基板上に第１の導体ピンマトリックスアレイを形成することと、
前記プローブ基板上に第２の導体ピンマトリックスアレイを形成することと、
前記プローブ基板上に、前記第１の導体ピンマトリックスアレイと電気的に接続される第１の回路網システムと、前記第２の導体ピンマトリックスアレイと電気的に接続される第２の回路網システムとを形成することとを、含み、
前記第２の導体ピンマトリックスアレイは、第１の軸に沿って第１のピッチ分、前記第１の導体マトリックスアレイから離れており、当該第１のピッチは、半導体ワークピースの第１の半導体ダイと第２の半導体ダイとの間の第２のピッチと実質的に一致するように選択され、
前記第１の回路網システムは、前記第１の半導体ダイに適合したパッケージ基板の電気的特性を提供する第１のレイアウトを有し、前記第２の回路網システムは、前記第２の半導体ダイに適合したパッケージ基板の電気的特性を提供する第２のレイアウトを有する、
製造方法。
【請求項２】
前記第１の回路網システムを形成することは、複数の第１の受動素子および複数の第１の相互接続体を形成することを含み、前記第２の回路網システムを形成することは、複数の第２の受動素子および複数の第２の相互接続体を形成することを含む、
請求項１に記載の方法。
【請求項３】
前記第１および第２の導体ピンマトリックスアレイは、前記第２の導体ピンマトリックスアレイが、第２の軸に沿って第３のピッチ分、前記第１の導体ピンマトリックスアレイから離れるように形成され、前記第３のピッチは、前記半導体ワークピースの前記第１の半導体ダイと前記第２の半導体ダイとの間の第４のピッチと実質的に一致するように選択される、
請求項１に記載の方法。
【請求項４】
前記プローブ基板をプリント回路基板に連結することを含む、請求項１に記載の方法。
【請求項５】
前記プリント回路基板をプローバに連結することを含む、請求項４に記載の方法。
【請求項６】
前記プローブ基板上に第３の導体ピンマトリックスアレイを形成することを含む請求項１に記載の方法。
【請求項７】
複数の半導体ダイを有する半導体ワークピースの第１の対の半導体ダイに対し、第１の導体ピンマトリックスアレイおよび第２の導体マトリックスアレイをその上に備えたプローブ基板であって、前記第２の導体ピンマトリックスアレイが第１の軸に沿って第１のピッチ分、第１の導体ピンマトリックスアレイから離れており、当該第１のピッチは、前記半導体ワークピースの前記第１の対の半導体ダイの間の第２のピッチに実質的に一致するように選択され、前記第１の導体ピンマトリックスアレイと電気的に接続される第１の回路網システムと、前記第２の導体ピンマトリックスアレイと電気的に接続される第２の回路網システムとをさらに備え、第１の回路網システムは、前記第１の半導体ダイに適合したパッケージ基板の電気的特性を提供する第１のレイアウトを有し、前記第２の回路網システムは、前記第２の半導体ダイに適合したパッケージ基板の電気的特性を提供する第２のレイアウトを有する構成のプローブ基板を係合させることと、
前記第１の対の半導体ダイに対して電気的プローブテストを行うこととを、含む方法。
【請求項８】
前記第１の対の半導体ダイの一方は第１の本来のクロック速度を有し、前記第１の対の半導体ダイの他方は第２の本来のクロック速度を有し、
前記第１の対の半導体ダイを実質的にそれぞれの本来のクロック速度でプローブテストするように適合させた回路網を有するプリント回路基板に前記プローブ基板を連結することを含む、請求項７に記載の方法。
【請求項９】
前記半導体ワークピースの他の対の半導体ダイを前記プローブ基板と係合させることと、前記他の対の半導体ダイに対して電気的プローブテストを行うこととを、含む請求項７に記載の方法。
【請求項１０】
前記対をなす半導体ダイの前記電気的プローブテストの結果を用いて、前記半導体ワークピースの中から良品ダイを特定することを含む請求項７に記載の方法。
【請求項１１】
前記良品ダイを半導体チップパッケージ内に設置することを含む請求項１０に記載の方法。
【請求項１２】
前記良品ダイに対して電気的テストを行うことを含む請求項１１に記載の方法。
【請求項１３】
前記プローブ基板は第３の導体ピンマトリックスアレイを含み、
前記第３の導体ピンマトリックスアレイを用いて前記複数の半導体ダイの内の別の半導体ダイに対して電気的プローブテストを行うことが含まれる、請求項７に記載の方法。
【請求項１４】
第１の導体ピンマトリックスアレイおよび第２の導体ピンマトリックスアレイを有するプローブ基板と、前記第１の導体ピンマトリックスアレイと電気的に接続される前記プローブ基板上の第１の回路網システムと、前記第２の導体ピンマトリックスアレイと電気的に接続される前記プローブ基板上の第２の回路網システムとを備え、
前記第２の導体ピンマトリックスアレイは、第１の軸に沿って第１のピッチ分、前記第１の導体マトリックスアレイから離れており、当該第１のピッチは、半導体ワークピースの第１の半導体ダイと第２の半導体ダイとの間の第２のピッチと実質的に一致するように選択され、
前記第１の回路網システムは、前記第１の半導体ダイに適合するパッケージ基板の電気的特性を提供する第１のレイアウトを有し、前記第２の回路網システムは、前記第２の半導体ダイに適合したパッケージ基板の電気的特性を提供する第２のレイアウトを有する、装置。
【請求項１５】
前記第１の回路網システムは、複数の第１の受動素子および複数の第１の相互接続体を備え、前記第２の回路網システムは、複数の第２の受動素子および複数の第２の相互接続体を備えた、請求項１４に記載の装置。
【請求項１６】
前記第２の導体ピンマトリックスアレイは、第２の軸に沿って第３のピッチ分、前記第１の導体ピンマトリックスアレイから離れており、当該第３のピッチは、前記半導体ワークピースの前記第１の半導体ダイと前記第２の半導体ダイとの間の第４のピッチと実質的に一致するように選択されている、請求項１４に記載の装置。
【請求項１７】
前記プローブ基板に連結されたプリント回路基板を備えた、請求項１４に記載の装置。
【請求項１８】
前記プリント回路基板がロードボードを備えた、請求項１７に記載の装置。
【請求項１９】
前記プリント回路基板に連結されたプローバを備えた、請求項１７に記載の装置。
【請求項２０】
前記プリント回路基板への電気的接続に適合したテスターを備えた、請求項１７に記載の装置。
【請求項２１】
前記プローブ基板は、第３の導体ピンマトリックスアレイを備えた、請求項１４に記載の装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
以下に説明する図面において、１以上の図面で同一の構成要素が出てくる場合には、概して同じ参照符号を使用するものとする。次に図面、特に図１には、半導体ワークピースまたはウエハー２０の垂直型電気プロービングに適した集積回路プローブカードスタック１０（スタック１０）の例示的実施形態の分解図が示されている。ウエハー２０は、複数の集積回路または半導体ダイを備えており、そのうちの２つを２５および２７で表している。半導体ワークピース２０は、シリコン、ゲルマニウム、または他の半導体材料で構成され得る。所望であれば、ウエハー２０は半導体・オン・インシュレータウエハーとして構成されていてもよい。ダイ２５および２７等のウエハー２０のダイは、プロセッサ、特定用途向け集積回路、またはメモリ素子等として機能する集積回路でもよい。ダイ２５および２７は、座標系２９のＹ軸と平行な軸に沿って測定されるあるピッチＰ０を隔てて離れている。スタック１０は、プローブ基板３０、プリント回路基板１００、マウンティングブラケット５０、およびヘッド６０を備える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
プリント回路基板１００は、１つ以上のいわゆるポゴパッド１４０および１５０を備えていてもよい。ポゴパッド１４０および１５０は、破線ボックス１６０で図式化したテスター等の機器と電気的に接続するように設計された複数の上方に突出するバンプまたは他の導体構造体を備える。ポゴパッド１４０および１５０は、プリント回路基板１００のプローブ基板３０の位置とは反対の面１７０の上に位置するので、透視図で描かれている。パッド１４０および１５０の数および位置は、様々な構成要素の中でもプローブ基板３０、半導体ウエハー２０、およびテスター１６０のニーズに応じて変化し得る。プリント回路基板１００は、複数の導体構造体または配線１８０を備え、これによりポゴパッド１４０がボンドパッド１１０、さらにはプローブ基板３０に電気的に接続される。同様に、ポゴパッド１５０は、複数の導体構造体１９０によってプローブ基板３０と電気的に接続され得る。配線１８０および１９０は、基板３０の上、内部、またはその双方に位置していてもよい。配線１８０および１９０の数およびレイアウトは、設計の裁量にゆだねられる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
ピンアレイ９０も同様に、ボンディング領域３５０上にマトリックス状の形態で配列される黒点３４０によって表される複数のピンから構成される。ピンアレイ８０と同様に、ピンアレイ９０は、相互接続スキーム３７０によってピン３４０および基板３０の他の領域と接続される複数の受動素子３６０を含む回路網システム３５５を備えている。相互接続スキーム３７０は、その幾つかが符号３８０で表した複数の導体配線から構成される。相互接続スキーム３７０は、相互接続スキーム３２０の導体配線３３０と実質的に同じでもよい。