(57)【特許請求の範囲】
【請求項１】
目標電圧波形を用いて容量性負荷を駆動する方法であって、前記目標電圧波形は、ピーク電圧と平均電圧立ち上がり時間成分および平均電圧立ち下がり時間成分とを含む軌跡を有し、前記軌跡は、電圧立ち上がりおよび立ち下がり時間成分の各々に少なくとも１つの電圧段を備え、前記方法は、
前記容量性負荷上の電圧値を表す電圧値を検出すること、
前記検出された電圧値を前記目標電圧波形と略連続的に比較すること、
前記検出された電圧値と前記目標電圧波形との比較に連続的に応答して入力から出力に電力を供給して容量性負荷を変化させることにより、ピーク電圧および平均立ち上がりスルーレートを取得すること、
前記検出された電圧値と前記目標電圧波形との比較に連続的に応答して前記容量性負荷を放電することにより、平均立ち下がりスルーレートを取得すること、
前記容量性負荷から放電された電力を前記入力へ戻すこと
電源とインダクタンスとの間の第１の充電路を有効にするとともに前記インダクタンスからの第１の放電路を有効にして、前記電源により前記インダクタンスを充電すること、
前記第１の充電路を無効にするとともに前記第１の放電路を選択的に有効および無効にして、前記インダクタンスから第２の充電路を介して前記容量性負荷に電流を流すことにより前記平均立ち上がりスルーレートを達成すること、
第２の放電路を選択的に有効および無効にして、前記容量性負荷を変圧器の一次側を介して放電することにより前記平均立ち下がりスルーレートを達成し、それによって前記変圧器の二次側に誘起された電力を前記電源の再充電に使用すること
を備える、容量性負荷を駆動する方法。
【請求項２】
前記第１の放電路上の電流を所定の設定電流値と比較し、前記インダクタンスにおいて所定の充電レベルを維持するべく前記第１の充電路を選択的に有効および無効にすることを
さらに備える請求項１に記載の容量性負荷を駆動する方法。
【請求項３】
前記容量性負荷上の電荷を前記目標電圧波形と比較し、前記容量性負荷を充電するべく前記第１の放電路を選択的に無効にするとともに前記第２の放電路を無効にすること
をさらに備える請求項１または２に記載の容量性負荷を駆動する方法。
【請求項４】
目標電圧波形を用いて容量性負荷を駆動する駆動回路であって、前記目標電圧波形は、ピーク電圧と平均電圧立ち上がり時間成分および平均電圧立ち下がり時間成分とを含む軌跡を有し、前記軌跡は、電圧立ち上がりおよび立ち下がり時間成分の各々に少なくとも１つの電圧段を備え、前記駆動回路は、
電源に接続するための入力と、
第１のスイッチング装置を含む第１の充電路を介して前記入力に接続される第１の電極と、第２のスイッチング装置を含む第１の放電路に接続されるとともに第２の充電路を介して容量性負荷を選択的に充電するための回路出力に接続される第２の電極とを有するインダクタンスと、
第３のスイッチング装置を含む第２の放電路と前記回路出力との間に接続される一次側と、前記入力に接続される二次側とを有する変圧器と、
前記第１、第２および第３のスイッチング装置ならびに第４のスイッチング装置に接続される制御装置と
を備え、前記制御装置は、使用時に、前記目標電圧波形に応答して、
前記第１の充電路および前記第１の放電路を有効にして、前記電源により前記インダクタンスを充電し、
前記第１の充電路および前記第２の放電路を無効にするとともに前記第１の放電路を選択的に有効および無効にして、前記インダクタンスから前記回路出力に電流を流して前記第２の充電路を介して前記容量性負荷を充電することにより平均立ち上がりスルーレートおよびピーク電圧を達成し、
前記第２の放電路を選択的に有効および無効にして、前記容量性負荷を前記変圧器の一次側および二次側を介して前記入力へ放電することにより平均立ち下がりスルーレートを達成し、
駆動回路は、前記容量性負荷上の電圧を検出するための分圧回路を更に備え、前記第４のスイッチング装置は、該分圧回路が選択的にリセットされるように該分圧回路を有効にし、前記分圧回路は、第１の差動比較器の第１の入力に接続され、前記第１の差動比較器の第２の入力は前記制御装置から受信し、前記第１の差動比較器の出力は前記制御装置に入力を提供する、駆動回路。
【請求項５】
前記第１の放電路に接続される第１の入力と、前記制御装置に接続されて前記制御装置から所定の設定値を受信するための第２の入力と、出力とを有する第２の差動比較器をさらに備え、
前記第２の差動比較器は前記第１の放電路上の電流を前記所定の設定値と比較し、前記インダクタンスにおいて所定の充電レベルを維持するべく前記第２の差動比較器の出力からの信号により前記第１のスイッチング装置を制御する
請求項４に記載の駆動回路。
【請求項６】
前記第１の差動比較器は、前記分圧回路に接続される第１の入力と、前記制御装置に接続されて前記制御装置から前記目標電圧波形を受信するための第２の入力と、出力とを有し、
前記第１の差動比較器は前記容量性負荷の電圧を前記目標電圧波形と比較し、前記容量性負荷の充放電を制御するべく前記第１の差動比較器の出力からの信号により前記第１、第２、第３および第４のスイッチング装置を制御する
請求項４または５に記載の駆動回路。
【請求項７】
前記容量性負荷に並列するキャパシタをさらに備える
請求項４〜６のうちのいずれか一項に記載の駆動回路。
【請求項８】
電流阻止部品が前記第１の充電路と接地との間に接続される、
請求項４〜７のうちのいずれか一項に記載の駆動回路。
【請求項９】
前記電流阻止部品が半導体装置である、
請求項８に記載の駆動回路。
【請求項１０】
前記電流阻止部品がＭＯＳＦＥＴトランジスタである、
請求項８または９に記載の駆動回路。
【請求項１１】
前記電流阻止部品がダイオードである、
請求項９または１０に記載の駆動回路。
【請求項１２】
前記スイッチング装置が半導体装置である、
請求項４〜１１のうちのいずれか一項に記載の駆動回路。
【請求項１３】
前記スイッチング装置がＭＯＳＦＥＴトランジスタである、
請求項４〜１２のうちのいずれか一項に記載の駆動回路。
【請求項１４】
前記第４のスイッチング装置が前記分圧回路を選択的に制御する、
請求項４〜１３のうちのいずれか一項に記載の駆動回路。
【請求項１５】
前記第４のスイッチング装置は前記制御装置によって制御可能である、
請求項１４に記載の駆動回路。
【請求項１６】
前記制御装置は外部デバイスと通信可能である、
請求項４〜１５のうちのいずれか一項に記載の駆動回路。
【請求項１７】
前記制御装置は、該制御装置の動作を行う互いに通信可能な複数の個別装置からなる、
請求項４〜１６のうちのいずれか一項に記載の駆動回路。
【請求項１８】
請求項１〜３のうちのいずれか一項に記載の方法を用いるプリントヘッド駆動システム。
【請求項１９】
請求項４〜１７のうちのいずれか一項に記載の駆動回路を備えるプリントヘッド駆動システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばプリント・ヘッド・アレイの圧電アクチュエータのような容量性負荷を駆動するための方法および駆動回路に関する。
【背景技術】
【０００２】
圧電材料は、容量性負荷として作用し、キャパシタンスは、あるアレイにおいて任意の一時に作動する圧電アクチュエータの数に比例する。プリント・ヘッド・アレイは、このような圧電アクチュエータを備える可能性がある。圧電材料は、小型で電力消費量が少ない高速の応答性を含む、代替の機械的アクチュエータを凌ぐ様々な際立った優位点を有する。
【０００３】
このような圧電アクチュエータを駆動するための駆動回路は、幾つか開示されている。例えば、特許文献１は、圧電素子の機械的変位を所望の目標値に制御するために使用される駆動回路を開示していて、これにより、変圧器に貯蔵されるエネルギー量は、圧電素子の機械的変位を制御するように制御される。しかしながら、このような機能を提供するために使用される変圧器は、圧電素子の変位を制御するために高速応答および高エネルギーが必要とされる場合に大量のエネルギーを貯蔵できるように、極めて大型であることが要求される。このような大型の変圧器は、日常的な回路では非実際的であり、かつこのような大型変圧器を有する回路における負荷の制御された充／放電は、複雑な安全回路を必要とする。
【０００４】
精密制御のために、駆動電圧波形は、約数Ｖ／マイクロ秒台である、高度に制御された平均立ち上がりおよび立ち下がりスルーレートを有するべきであることは明らかである。特許文献２は、複数のパルス信号を用いてキャパシタを十分な電荷まで充電し、かつキャパシタ内に貯蔵されるエネルギーを用いて圧電アクチュエータを充電する、圧電材料のための駆動回路を開示している。しかしながら、このような回路は、圧電アクチュエータへ印加される電圧波形の立ち上がりおよび立ち下がりスルーレートの精密制御を提供せず、故に、アクチュエータの制御は制限される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第４，７４９，８９７号明細書
【特許文献２】米国特許第５，０３６，２６３号明細書
【発明の概要】
【０００６】
第１の態様では、目標電圧波形を用いて容量性負荷を駆動する方法が提供される。当該方法において、前記目標電圧波形は、ピーク電圧と平均電圧立ち上がり時間成分および電圧立ち下がり時間成分とを含む軌跡を有し、前記軌跡は、電圧立ち上がり時間成分および立ち下がり時間成分の各々に少なくとも１つの電圧段を備える。本方法は、容量性負荷上の電圧値を表す電圧値を検出すること、検出された電圧値を目標電圧波形と略連続的に比較すること、検出された電圧値と目標電圧波形との比較に連続的に応答して入力から出力へ電力を供給することによりピーク電圧および平均立ち上がりスルーレートを取得すること、検出された電圧値と目標電圧波形との比較に連続的に応答して容量性負荷を放電することにより平均立ち下がりスルーレートを取得すること、容量性負荷から放電された電力を入力へ戻すことを含む。
【０００７】
このような方法の優位点は、容量性負荷が制御され調整されかつ所定の方法で駆動されることにある。さらに、平均立ち上がりおよび立ち下がりレートを有する所定の電圧波形で可変容量性負荷を駆動することによって、不必要に大きい電力を供給する必要がなくなる。
【０００８】
さらに、容量性負荷の充電に使用される電力は、容量性負荷の放電による電力を入力へ戻すことによってシステム内で再循環される。このような機能の使用により、電源から引き出される平均電力は単にシステム内の損失を補うために必要とされる。
【０００９】
好ましくは、本方法は、さらに、電源とインダクタンスとの間の第１の充電路、およびインダクタンスからの第１の放電路を有効にしてインダクタンスを電源により充電すること、第１の充電路を無効にしかつ第１の放電路を選択的に有効および無効にしてインダクタンスから第２の充電路を介して容量性負荷へ電流を流すことにより平均立ち上がりスルーレートを達成すること、第２の放電路を選択的に有効および無効にして容量性負荷を変圧器の一次側を介して放電することにより平均立ち下がりレートを達成することを含む。これにより、変圧器の二次側へ誘起された電圧が電源を再充電するために使用される。
【００１０】
したがって、本発明のさらなる優位点は、上述の駆動回路を用いることにより、平均電流が負荷により必要とされるものに等しくなるように、固定充電／放電電流のパルス幅変調（ＰＷＭ）によって回路を可変容量性負荷の要件に適応させ得ることにある。
【００１１】
好ましくは、本方法は、さらに、第１の放電路上の電流を所定の設定電流値と比較し、インダクタンスにおいて所定の充電レベルを維持するべく選択的に第１の充電路を有効および無効にすること、負荷上の電荷を目標電圧波形と比較し、容量性負荷を充電するために選択的に第１の放電路を無効にしかつ第２の放電路を無効にすることを含む。
【００１２】
効果的には、インダクタンスは、所定の時間期間内に平均スルーレートおよびピーク電圧を達成するに足る電荷を提供する所定の充電レベルを保持する。
第２の態様によれば、本発明は、目標電圧波形を用いて容量性負荷を駆動する駆動回路を提供する。前記目標電圧波形は、ピーク電圧と平均電圧立ち上がり時間成分および平均電圧立ち下がり時間成分とを含む軌跡を有し、前記軌跡は、電圧立ち上がり時間成分および立ち下がり時間成分の各々に少なくとも１つの電圧段を備える。本回路は、電源に接続するための入力と、第１のスイッチング装置を含む第１の充電路を介して入力に接続される第１の電極、および第２のスイッチング装置を含む第１の放電路に接続されかつ第２の充電路を介して容量性負荷を選択的に充電するための回路出力に接続される第２の電極を有するインダクタンスと、第３のスイッチング装置を含む第２の放電路と容量性負荷を選択的に放電するための回路出力との間に接続される一次側と、入力に接続される二次側とを有する変圧器と、第１、第２および第３のスイッチング装置に接続される制御装置とを備える。
【００１３】
このような回路の優位点は、容量性負荷が制御され調整されかつ所定の方法で駆動されることにある。さらに、平均立ち上がりおよび立ち下がりレートを有する所定の電圧波形で可変容量性負荷を駆動することによって、多くの電力を供給する必要がなくなる。さらに、容量性負荷から入力への放電路を有することにより、システムは容量性負荷から放電される電力を入力へ戻すことができる。このような機能があることで、そうでない場合にシステム内に存在すると思われる熱を安全に排除するための極めて複雑な制御回路の必要がなくなる。
【００１４】
好ましくは、目標電圧波形の使用持に、目標電圧波形に応答して、制御装置は、第１の充電路および第１の放電路を有効にして電源によりインダクタンスを充電し、第１の充電路および第２の放電路を無効にするとともに第１の放電路を選択的に有効および無効にして、電流をインダクタンスから出力に流して第２の充電路を介して容量性負荷を充電することにより平均立ち上がりスルーレートおよびピーク電圧を達成し、第２の放電路を選択的に有効および無効にして、容量性負荷を変圧器の一次側および二次側を介して入力に放電することにより平均立ち下がりスルーレートを達成する。また、本回路は、容量性負荷上の電圧を検出するための分圧回路を備える。
【００１５】
したがって、本発明のさらなる優位点は、上述の駆動回路を用いることにより、平均電流が負荷により必要とされるものに等しくなるように、固定充電／放電電流のパルス幅変調（ＰＷＭ）によって回路を可変容量性負荷の要件に適応させ得ることにある。
【００１６】
好ましくは、駆動回路は、さらに、第１の放電路に接続される第１の入力と、制御装置から所定の設定値を受信するために制御装置に接続される第２の入力と、出力とを有する第１の差動比較器を備える。差動比較器は、第１の放電路上の電流を所定の設定値と比較し、これにより、第１の差動比較器の出力からの信号は、インダクタンスにおいて所定の充電レベルを維持するべく第１のスイッチング素子を制御することができる。
【００１７】
第１の差動比較器は、回路が負荷を充電／放電している過程であっても、回路がインダクタ上で設定電荷を維持できるようにする。
好ましくは、駆動回路は、さらに、分圧回路に接続される第１の入力と、制御装置から目標波形を受信するために制御装置に接続される第２の入力と、出力とを有する第２の差動比較器を備える。第２の差動比較器は、容量性負荷上の電圧を目標波形と比較し、これにより、第２の差動比較器の出力からの信号は、容量性負荷の充電および放電を制御すべくスイッチング素子を制御することができる。
【００１８】
第２の差動比較器は、システムが減衰電圧を目標入力波形と比較可能とし、かつその出力は、回路の機能を決定するために制御装置によって使用される。
好ましくは、駆動回路は、さらに、容量性負荷と並行するキャパシタを備え、かつ第１の充電路と接地との間には、阻止部品が接続される。阻止部品は、ＭＯＳＦＥＴトランジスタおよび／またはダイオード等の半導体装置であり、かつスイッチング装置は、ＭＯＳＦＥＴトランジスタ等の半導体装置である。
【００１９】
容量性負荷と並行するキャパシタは、ゼロ容量性負荷における駆動回路の動作を有効にする。
好ましくは、第４のスイッチング素子は、分圧回路の動作を選択的に制御し、第４のスイッチング素子は、制御装置によって制御可能である。
【００２０】
第４のスイッチング素子は、分圧回路のコンポーネントに渡って、そのコンポーネントを放電するために配置される。接地に関連する分圧回路は、互いに直列に、かつ負荷に対して並列に接続される１対のキャパシタであってもよい。したがって、キャパシタに渡るスイッチング素子の配置においては、このキャパシタを放電することが可能であり、これにより、分圧回路がリセットされる。
【００２１】
しかしながら、分圧回路は、抵抗器、キャパシタまたはインダクタ、またはこれらの任意の組合せによって構成されてもよい。
好ましくは、制御装置は、外部デバイスと通信可能であり、かつ制御装置は、互いに通信可能な複数の個別装置を備える。
【００２２】
外部デバイスと通信可能であることにおいて、制御装置は、人、インターネット、データライブラリなどの様々なリソースから命令を受信するために使用することが可能である。
【００２３】
好ましくは、平均電圧立ち上がり時間成分は少なくとも１つの立ち上がり期間を含み、かつ平均電圧立ち下がり時間成分は少なくとも１つの立ち下がり期間を含み、立ち上がり期間および立ち下がり期間は各々、少なくとも１つの「オン」持続時間および「オフ」持続時間を有する。
【００２４】
回路内において階段状の電圧波形を用いることにより、一般的に達成され得るものより高い所定の負荷電圧を達成するために負荷の充電を制御することが可能である。
【図面の簡単な説明】
【００２５】
【図１】駆動回路を示す概略図である。
【図２ａ】図１の回路で用いる目標入力電圧波形の軌跡を示す図である。
【図２ｂ】図１の回路からの出力軌跡に重畳された目標入力電圧波形の複数の立ち上がり段を表す軌跡を示す図である。
【図２ｃ】図１の回路からの出力軌跡に重畳された目標入力電圧波形の複数の立ち下がり段を表す軌跡を示す図である。
【発明を実施するための形態】
【００２６】
次に、図面を参照して、本発明の一実施形態を例としてさらに詳しく説明する。
図１は、駆動回路を示す概略図である。具体的には、図１は、予め決められた１５０Ｖの目標波形を用いて可変容量性負荷２を駆動する駆動回路１を示している。目標波形については、図２ａ、図２ｂおよび図２ｃを参照して後述する。この実施形態に使用される目標波形は比較的高電圧であるが、任意の範囲の適切な電圧を使用することも可能である。
【００２７】
容量性負荷２は、圧電アクチュエータであっても、他のこのような容量性負荷であってもよい。この実施形態に使用される容量性負荷２のキャパシタンスは、２０ｎＦまでの範囲内であるが、駆動回路が使用されるアプリケーションに依存して、このような範囲には限定されない。
【００２８】
駆動回路１は、電源４へ接続される入力３と、容量性負荷２へ接続される出力５と、入力３と出力５との間に接続されるインダクタンス６と、出力５と入力３との間でインダクタンス６と並列に接続される変圧器７とを含む。変圧器は、第１のインダクタ、即ち一次側８を備え、この一次側８は、第２のインダクタ、即ち二次側９に接続される。よって、変圧器７は、回路内でフライバック変圧器として作用する。このようなフライバック変圧器装置は当業者には周知である。この実施形態に使用される電源は２４Ｖ電源であるが、アプリケーションに依存して、２４Ｖには限定されない。
【００２９】
駆動回路１は、さらに、入力３とインダクタンス６の第１の電極との間に接続され、入力３（ひいては電源４）とインダクタンス６との間の第１の充電路を選択的に有効および無効にするための第１のスイッチング素子１０を含む。駆動回路１は、さらに、第１の充電路と接地との間、つまり第１のスイッチング素子１０より後、かつインダクタンス６より前に接続される第２のスイッチング素子３０を備える。第１および第２のスイッチング素子１０、３０の動作は、相互に排他的である。駆動回路１の機能は、スイッチング素子３０が、陽極が接地へ接続されかつ陰極が第１の充電路へ接続されているダイオードで置換される場合でも保持される。
【００３０】
さらに、第３のスイッチング素子１１は、第１の放電路を選択的に有効および無効にするために抵抗器２４を介してインダクタンス６の第２の電極と接地との間に接続され、一方で第２の充電路は、陽極がインダクタンス６の第２の電極へ接続されかつ陰極が出力５へ接続されているダイオード１５を含む。
【００３１】
第４のスイッチング素子１２は、変圧器７の一次側８を介して容量性負荷２を放電すべく第２の放電路を選択的に有効および無効にするために変圧器７の一次側８の第１の電極と接地との間に接続され、これにより、変圧器７の一次側８の第２の電極は出力５へ接続される。
【００３２】
駆動回路には、スイッチング素子１０、１１、１２、３０を制御するために制御装置１３が設けられる。スイッチング素子１０、１１、１２、３０は、好ましくは、ＮチャネルＭＯＳＦＥＴ（例えば、インターナショナルレクティファイア社のＩＲＦ６７８５）であってもよいトランジスタを含む回路素子として、かつ当業者には認識し得るが、必要に応じて要求通りに機能するための、例えば抵抗器、キャパシタおよび／またはＭＯＳＦＥＴを駆動するための高速ハーフブリッジ駆動装置（ＬＴＣ４４４４）である他のコンポーネントを含んでもよい回路素子として実装される。本実施形態の場合、制御装置１３は、スイッチング素子１０、１１、１２および３０を制御するためにパルス幅変調（ＰＷＭ）信号を用いるが、このような機能については後述する。
【００３３】
第２の放電路は、陽極が変圧器７の一次側８の第１の電極へ接続されかつ陰極が第４のスイッチング素子１２へ接続されているダイオード２８を含む。ダイオード１６は、変圧器７の二次側９と入力３との間に装備され、その陽極が変圧器７の二次側９へ接続されかつその陰極が入力３へ接続される。したがって、ダイオード１６の陰極は、入力３へ接続されると、事実上電源４へ接続可能であることが分かる。
【００３４】
さらに、キャパシタ３２は、出力５と変圧器７の一次側８との間の第２の放電路と接地との間に接続され、よって、容量性負荷２と並列に配置される。キャパシタ３２は、負荷２上の全変動を低減するために一定のキャパシタンスを提供し、よって、容量性負荷２により要求される全体的な電流範囲はこのような回路に関する実際的な限度内に含まれる。本駆動回路の場合、キャパシタ３２は１０ｎＦであり、よって、１０ｎＦのキャパシタ３２を２０ｎＦの容量性負荷２と共に用いれば、負荷に電力を供給するために要求される電流範囲は約３：１に低減される。さらに、キャパシタ３２は、容量性負荷２のキャパシタンスが０Ｆ（ゼロファラド）である場合にも駆動回路１が機能できるようにする。
【００３５】
第１および第３のスイッチング素子１０、１１が閉止されると、入力３とインダクタンス６の第１の電極との間の第１の充電路、およびインダクタンスの第２の電極と接地との間の第１の放電路は有効にされ、かつインダクタンス６は、電源４から入力３を介して充電される。インダクタンス６を充電する間、第２および第４のスイッチング素子３０、１２は開いているはずである。インダクタンス６は、充電されると容量性負荷２を充電するために使用可能となる。これは、第１および第３のスイッチング素子１０および１１を開放し、一方で第４のスイッチング素子１２を開位置に保持することによって発生する。したがって、インダクタ電流は、ダイオード１５から出力５を介して流れ、容量性負荷２を充電する。容量性負荷２の充電を停止するためには、第３のスイッチング素子１１が閉止される。
【００３６】
容量性負荷２を放電するためには、第４のスイッチング素子１２が閉止され、これにより、容量性負荷２は、変圧器７の一次側８を含む第２の放電路およびダイオード２８を介して接地へと放電することができる。容量性負荷２が変圧器７の一次側８を介して放電するにつれて、変圧器７の一次側８にエネルギーが蓄積される。スイッチ１２が閉止されると、ダイオード１６は逆バイアスされることが分かる。一次側８を介する容量性負荷の放電は、二次側９に渡る電圧を誘起するが、ダイオード１６が逆バイアスされることから、二次側９に電流は流れない。スイッチ１２が再度開放されると、ダイオード１６は順バイアス状態になり、よって一次側８に貯蔵されたエネルギーはダイオード１６を介して二次側９へ移動し、入力３を介して電源４へ戻る。
【００３７】
インダクタンス６が必要に応じて充電／放電され、さらに、容量性負荷２が必要に応じて充電／放電されるためには、このような充電／放電機能において正確な調整を必要とする。
【００３８】
したがって、電源４からのインダクタンス６の充電を制御するために、差動電流比較器１９を用いて、第１の放電路における電流と制御装置１３により提供される所定の設定値を比較する。差動電流比較器１９の負入力は、第３のスイッチング素子１１と抵抗器２４との間の第１の放電路へ接続され、一方で差動比較器１９の正入力は、要求される電流の所定の設定値を制御装置１３から受信するために制御装置１３へ接続される。差動比較器１９の出力は、差動比較器１９からの出力に依存してスイッチング素子１０、１１、１２、３０を制御できるように制御装置１３への入力として使用される。
【００３９】
スイッチング素子１０および１１が閉止されると、インダクタンス６は充電し、抵抗器２４によって充電レベルが検出される。差動電流比較器１９は、抵抗器２４上で検出された充電レベルを制御装置１３からの設定レベルと比較し、インダクタンス６における電流レベルが所定のレベルに達すると、スイッチ１０が開放され、これにより、インダクタンス６のさらなる充電が防止される。インダクタンス６は、電流の流れを維持し、よって電流は、第１の放電路を介して、抵抗器２４の抵抗降下に依存する減衰速度で流れ続ける。したがって、電流レベルが要求されるレベルより下がると、第１のスイッチング素子１０は閉止され、インダクタンス６は以前のように設定レベルまで充電される。
【００４０】
電流比較器回路１９にはヒステリシスレベルが与えられ、よって、再充電は、インダクタンス６における電荷がヒステリシスレベルにより減衰した場合にのみ再開する。差動電流比較器１９は、マキシム社の超高速コンパレータ（ＭＡＸ９６１）であってもよく、かつ当業者には、アプリケーションに応じて適切な機能を得るために、差動電流比較器１９は、例えば抵抗器、キャパシタ、電源ケイパビリティおよび接地点等の追加的回路を必要とする場合のあることが理解される。
【００４１】
第１および第２のスイッチング素子１０、３０の動作を制御するために、第１および第２のスイッチング素子１０、３０間には、これらの動作が差動比較器１９からの出力を基礎として相互に排他的であるように素子１０、３０を制御するためのＮＯＴゲート４２（例えば、テキサスインスツルメンツ社のＳＮ７４０４Ｎ）が配置される。
【００４２】
しかしながら、スイッチング素子１０、３０の動作を制御するために、他の構成／素子が使用される可能性もある。例えば、差動比較器１９の出力を基礎としてスイッチング素子１０、３０を制御するために、差動比較器１９の出力をＭＯＳＦＥＴ駆動装置（例えば、ＬＴＣ４４４４）への入力として用いること、およびＭＯＳＦＥＴ駆動装置を用いることも、同様の機能を提供する。
【００４３】
さらに、容量性負荷２の充電／放電機能を調整するために、第２の放電路と接地との間に直列に接続される２つの検出キャパシタ３４および３６がキャパシタ３２と並列に位置決めされ、これにより、分圧回路が形成される。この実施形態では、分圧回路が互いに直列に接続される１対のキャパシタを備えているが、分圧回路は、当業者には理解し得るように、抵抗器、キャパシタまたはインダクタ、またはこれらの任意の組合せにより構成されてもよい。
【００４４】
当然ながら、減衰された負荷の出力値は分圧回路において検出され、続いて差動比較器４０への入力として使用可能であることが分かる。減衰のレベルは、キャパシタ３４および３６のキャパシタンス値の割合によって決定されることが理解し得る。例えば、キャパシタ３４および３６に各々１００ｐＦおよび３．３ｎＦの値が使用されれば、減衰比は１：３４であり、よって、差動比較器４０の正入力では、容量性負荷２上の１５０Ｖを表す４．４１２Vになる。容量性負荷上の減衰電圧を検出するためには、任意の分圧回路を用いることも可能である。
【００４５】
さらに、キャパシタ３６に渡って、同じく制御装置１３によって制御可能な第５のスイッチング素子３１が配置され、よって、キャパシタ３６上のキャパシタンスは、必要に応じてゼロにリセットされる、またはゼロに保持されることが可能である。このリセット／保持機能は、任意の適切な手段を用いて達成できることが理解し得る。
【００４６】
先に述べたように、差動比較器４０の正入力は、キャパシタ３４および３６間に接続され、一方で差動比較器４０の負入力は、制御装置１３からの出力へ接続される。さらに、差動比較器４０の出力は、制御装置１３の入力へ接続される。したがって、キャパシタ３６上の減衰された出力の負荷電圧を、制御装置１３からの信号と比較することが可能であり、かつ差動比較器４０の出力は、制御装置１３により、スイッチング素子１０、１１、１２、３０および３１を制御するために使用することが可能である。差動比較器４０は、マキシム社のＭＡＸ９６１超高速コンパレータであってもよく、当業者には、アプリケーションに依存して所望される機能を達成するために、差動比較器４０は、抵抗器、キャパシタ、電力供給能力および接地点などの追加的回路を必要とすることが理解し得る。
【００４７】
図２ａは、駆動回路１に用いるための目標入力電圧波形５０の軌跡を示し、図２ｂは、駆動回路１からの出力軌跡上へ重畳された目標入力電圧波形の複数の立ち上がり段を表す軌跡を示し、一方で図２ｃは、駆動回路１からの出力軌跡上へ重畳された目標入力電圧波形の複数の立ち下がり段を表す軌跡を示す。所望される機能を得るために必要な段についての説明は、図１の素子を参照して行う。
【００４８】
入力電圧波形５０は、複数の立ち上がり電圧段５４、立ち下がり段５６およびピーク電圧５２によって画定される平均立ち上がりおよび立ち下がりスルーレート５１および５３を含む。この実施形態に使用される典型的な平均立ち上がりおよび立ち下がりスルーレート５１、５３は、４０〜５０Ｖ／マイクロ秒の範囲内である。
【００４９】
入力電圧波形５０の各電圧段５４および５６は、「オン」期間と「オフ」期間とを含み、これにより、立ち上がり電圧段５４の場合、「オン」期間は急激な電圧上昇によって画定され、一方で「オフ」期間は、略ゼロ電圧によって画定される。反対に、立ち下がり電圧段５６の場合、「オン」期間は急激な電圧降下によって画定され、一方で「オフ」期間は、略ゼロ電圧によって画定される。立ち上がり電圧段５４の各「オン」期間は、容量性負荷２が充電されるべき期間を画定し、一方で立ち下がり電圧段５６の各「オン」期間は、容量性負荷２が放電されるべき期間を画定する。
【００５０】
図１に関連して先に述べたように、容量性負荷２を駆動すべくユーザによって要求される目標入力電圧波形５０は、制御装置１３によって差動比較器４０の負入力へ印加される。入力電圧波形５０は、差動比較器４０のその正入力上の減衰値と比較され、出力は、スイッチング素子１０、１１、１２、３０および３１の動作を画定する。
【００５１】
入力電圧波形５０によって画定される通りの容量性負荷２の充電に先行して、駆動回路１は、設定電流が合計負荷容量、要求される電圧スルーレートおよびピーク電圧の関数であるようにインダクタンス６を充電する。
【００５２】
しかしながら、インダクタンス６における電流の最小値は、入力電圧波形５０の必要とされるスルーレートによって画定される。したがって、本実施形態では、３０ｎＦの容量性負荷（容量性負荷２（２０ｎＦ）＋キャパシタ３２（１０ｎＦ））で４０Ｖ／マイクロ秒のスルーレートを達成するために１．２アンペアの最小電流が必要とされる。
【００５３】
電圧入力波形５０の第１の段の「オン」期間５４で容量性負荷２が充電される場合、駆動回路１の第１、第３、第４および第５のスイッチング素子１０、１１、１２、３１が制御装置１３により開放状態に保持されて第２の充電路が有効にされ、インダクタンス６内の電流はダイオード１５を介して流れて容量性負荷２およびキャパシタ３２が充電される。先に詳述したように、キャパシタ３６にはキャパシタ３４を介して減衰電圧が現出し、これにより、差動比較器４０の正入力上に減衰された電圧値５８が提供される。差動比較器４０は、この減衰値を電圧入力波形５０と比較し、減衰された電圧値５８が目標入力値６０に等しくなる（即ち、容量性負荷２が十分に充電される）と、第３のスイッチング素子１１は、制御装置１３により、第１の段の「オフ」期間の持続時間に渡って閉止される。第３のスイッチング素子は、次の「オン」期間で再びオンにされ、平均立ち上がりスルーレートを画定する全ての立ち上がり電圧段が完了するまでこのような機能が反復され、こうして結果的に、全体的な平均立ち上がりスルーレート５１およびピーク電圧５２が生じる。目標入力波形５０のピーク電圧５２が達成されると、第３のスイッチング素子１１が閉止され、容量性負荷２によりそれ以上の電流は引き出されない。
【００５４】
スイッチング素子１１が閉止されると、インダクタンス６上の電荷が抵抗器２４上の電流を検出する差動比較器１９によって監視され、よって、インダクタンス上の電荷が制御装置１３により画定された通りの所定の設定レベルより降下すれば、第１のスイッチング素子１０は、立ち上がり時間の「オフ」期間の持続時間に渡ってインダクタンス６が再充電されるように閉止されることが分かる。先に述べたように、第１および第３のスイッチング素子１０、１１は、目標波形の「オン」期間に応答して再び開放され、インダクタンスの充電は終わる。あるいは、インダクタンス６が「オフ」期間内に所定の設定レベルまで充電されれば、第１のスイッチング素子１０は制御装置１３によって再び開放され、インダクタンスの充電は終了となる。
【００５５】
ピーク電圧が達成されると、次のステージは立ち下がりスルーレート５３の第１の電圧段５６であり、立ち下がり電圧段５６の場合、差動比較器４０の正入力上の減衰された電圧値５８が目標入力電圧６０の電圧より高いと、第４のスイッチング素子１２が閉止され、これにより、変圧器７の一次側８を介して容量性負荷２のための放電路が提供される。
【００５６】
先に述べたように、放電中およびスイッチング素子１２が閉止される間、ダイオード１６は逆バイアスされ、変圧器７の一次側８にエネルギーが貯蔵される。差動比較器４０の正入力上でキャパシタ３６を介して検出される減衰された電圧値５８が目標入力電圧６０の電圧に等しい場合、第４のスイッチング素子１２が再び開放され、これにより、容量性負荷２のさらなる放電が防止される。スイッチ１２が再び開放されると、ダイオード１６は順バイアス状態になり、その内部に貯蔵されたエネルギーは一次側８から二次側９へ移動され、エネルギーは、電源４へ戻されるべく入力３へ戻される。
【００５７】
このような機能は、全ての立ち下がり電圧段が完了されるまで反復され、こうして結果的に、全体的な平均立ち下がりスルーレート５３が生じる。
この平均立ち上がりおよび立ち下がりスルーレート５１、５３およびピーク電圧５２は、容量性負荷２が変化するかどうかに関わらず、容量性負荷２に必要な駆動波形を提供する。したがって、定充電／放電電流をパルス幅変調（ＰＷＭ）することにより、平均電流は必要とされるものに等しくなることが分かる。
【００５８】
図２ｂおよび図２ｃから、減衰された電圧値５８と目標入力値６０との間にはオーバーシュートが存在することが分かる。当業者にとって、このようなオーバーシュートが生じる理由は、駆動回路１のコンポーネントが理想的なコンポーネントではないことにあり、よって、例えばスイッチング素子１０、１１、１２、３０、３１、差動比較器１９、４０および制御装置１３等の駆動回路１のコンポーネントの動作には常に遅延が生じることになる点は明らかである。このような遅延は、駆動回路１内に使用されるコンポーネントの選択において説明される。比較器４０のヒステリシスには、スイッチング素子１０、１１、１２および３０の振動を防止するというオーバーシュートの一つの優位点が認められるが、段の持続時間はオーバーシュートの伝搬遅延より大幅に長くなければならないという理由で、このようなオーバーシュートは目標波形５０において使用され得る段の数に制限を設ける。
【００５９】
適切なインダクタンス６の値に関連して、インダクタンス６は、ステップ時間内に最終の電圧段を完了するに足る電流がインダクタンス６内に存在するように、十分なエネルギーを貯蔵しなければならず、一方で、初速度電流は、目標入力電圧波形上の第１の電圧段まで充電するための時間が差動比較器４０および第３のスイッチング素子１１の反応時間より大きくなるほど十分に低いものでなければならない。
【００６０】
さらに、インダクタンス６内の電流は、容量性負荷を充電する間に降下する。移動されるべきエネルギーは、０．５ＣＶ２（０．３３７５Ｊ）である。したがって、インダクタンスは、このエネルギー量を貯蔵し、しかも充電段の終わりで１．２Ａの電流を保持しなければならない。したがって、インダクタンス６に貯蔵される初期エネルギーが、移動されるべきエネルギー、プラス最小充電電流を保持するための残留エネルギーを見越すものでなければならないことは明らかである。このような機能を、初速度電流としてＩｉを用いる方程式の項で実証すると、下記のようになる。
【００６１】
【数１】
0005869128.tif 000002
初速度電流が最小電流（２．４アンペア）の２倍に設定されれば、インダクタの値を、下記のように計算することができる。
【００６２】
【数２】
0005869128.tif 000003
同様に、かつ変圧器７の一次側８の値の計算に関連して、差動比較器４０、制御装置１３および第４のスイッチング素子１２の複合スイッチ反応時間は、変圧器７の適切な値範囲を設定する。
【００６３】
具体的には、変圧器７の一次側８における電流は、複合スイッチ反応時間の間の電圧降下が立ち下がり出力電圧段６２より少なくなるようにゆっくりと立ち上がらなければならないが、同時に、立ち下がり出力電圧段６２をステップ時間内に完了するに足る速さでなければならない。さらに、当業者には明らかであるように、一次側８は、フライバックモードで効果的に動作する結合インダクタである。容量性負荷２の放電開始時に、一次側８における電流は、効果的にはゼロである。４０Ｖ／マイクロ秒の立ち下がりスルーレート５３を保持するために、これは、１．２Ａ平均まで上昇しなければならない。したがって、４０Ｖ／マイクロ秒での１５０Ｖの立ち上がり時間は３．７５マイクロ秒であり、目標波形が２０段を有していれば、各段は１８７．５ナノ秒になる。第１の放電段は、インダクタに渡って１５０Ｖを印加し、かつ電流は、段の持続時間に渡って１．２Ａ平均を提供すべく最小２．４Ａに達しなければならない。このような要件は、変圧器７のインダクタンスの最大値を設定するが、これは、次式を用いて計算することができる。
【００６４】
【数３】
0005869128.tif 000004
ここで、
Ｌ＝インダクタンス、
Ｅ＝インダクタへ印加される電圧＝１５０Ｖ
ｄｉ＝インダクタのＤＣ電流＝２．４Ａ
ｄｔ＝充電時間＝１８７．５ナノ秒
この式を、次式、
【００６５】
【数４】
0005869128.tif 000005
に書き替えて上述の値を用いると、次式で表される。
【００６６】
【数５】
0005869128.tif 000006
第２の立ち下がり段は、２．４アンペアの放電電流で開始され、ステップ時間の半分未満で目標電圧まで放電し、残りのステップ時間でインダクタの結合巻線が電源４へ放電する。このような機能の使用により、電源４から引き出される平均エネルギーはシステム内の損失を補う。
【００６７】
変圧器７が定常状態の連続電流モードで動作していれば、フライバックコンバータの正規デューティサイクルの式は次式に当てはまる。
Ｄ＝Ｖｏ（Ｖｏ＋Ｖｉ）
ここで、
Ｖｏは供給電圧＝２４Ｖであり、
Ｖｉはキャパシタ電圧＝１５０Ｖであり、
Ｄはデューティサイクルである。
【００６８】
したがって、Ｄは当初は、２４／１７４＝０．１４である。
複合キャパシタ電圧（容量性負荷２＋キャパシタ３２）がゼロに近づくと、デューティサイクルＤは、ほぼ１まで上昇する。
【００６９】
必要とされる平均放電電流は１．２アンペアであることから、０．１４デューティサイクルにおけるピーク電流は、８．６アンペアである。しかしながら、このレベルまで立ち上げるには数段を要することになり、その間に複合キャパシタ電圧は降下して、デューティサイクルは上昇している。
【００７０】
最大電流は、デューティサイクルが０．２４でありかつ電流が５アンペアである放電の略半ば（７５ボルト）で発生し、よって変圧器７は、当業者には知られているように、適宜定格されなければならない。
【００７１】
制御装置１３は、制御装置１３が様々な外部回路／デバイスと通信することができ、これらから命令を受信しかつこれらへ命令を提供できるように、通信手段６４を有することは明らかである。このような外部回路／デバイスは、ユーザ入力に応答してスイッチング素子１０、１１、１２、３０、３１を制御するようにコンピュータ、ネットワークおよび／またはモデムを備えてもよく、または回路／デバイスを制御するための当業者に知られるような他の適切な回路／デバイスを備えてもよい。このようなユーザ入力は、それ自体が制御装置１３または外部回路／デバイス上に格納されるソフトウェアの形式であり得る目標波形の形式であってもよい。単一の複合体として示されているが、制御装置１３は、幾つかの個別装置を備えてもよい。
【００７２】
したがって、本発明の優位点は、上述の駆動回路を用いることにより、回路は、平均電流が負荷に必要とされる電流に等しくなるように定充電／放電電流をパルス幅変調（ＰＷＭ）して様々な容量性負荷の要件に適合化できることにある。さらに、波形のスルーレートおよび所定の電圧は、多くのアプリケーション用の波形を発生させるために必要に応じて動的に修正されてもよい。
【００７３】
さらに、インダクタンスは容量性負荷を充電するためにも使用され、これにより、容量性負荷の充電に使用されるエネルギーは、放電する容量性負荷から電源へエネルギーを戻すことによってシステム内で再循環される。このような機能の使用により、電源から引き出される平均エネルギーは単にシステム内の損失を補うために必要とされる。
【００７４】
さらに、本発明を用いるデバイスは、本発明を用いないデバイスと比較して必要な電力が低減されるため、低圧電源、熱放散量の削減および使用されるべき熱制御回路の簡素化が可能で、結果的により多くのコストおよびスペースの節約になる。
【００７５】
本発明を単に１つの具体的な実施形態で詳述したが、当業者により、本発明の範囲を逸脱することなく、様々な変更および改良を行い得ることが認識し得る。例えば、スイッチング素子の一例としてＭＯＳＦＥＴが使用されているが、これは、他のデバイスを代わりに使用できないことを意味するものではないことが認識し得る。さらに、回路は、当業者がそれを容易に理解できるように模式的に示されている。しかしながら、所望されれば、他のコンポーネントおよびデバイスが回路内で十分に利用され得ることが認識し得る。
【００７６】
さらに、入力電圧波形は対称性の台形として示されているが、スルーレートが立ち上がりおよび立ち下がりレートを介して変わり得る様々な波形が使用されてもよいことが認識し得る。
【００７７】
このような駆動制御回路が一優位点である一分野は、高速、高制御および高エネルギー効率を要求するインクジェット印刷のアプリケーションである。このようなアプリケーションでは、圧電材料を用いてインクを含む単一のノズルチャンバを変形／作動させる。
【００７８】
圧電材料へ電圧波形が印加されると、圧電材料は変形し、よってノズルチャンバ内に変形が生じ、その結果、チャンバから基材上へインク滴が噴出される。したがって、ノズルチャンバからのインク滴の噴出は、圧電材料へ印加される電圧波形によって画定されることが分かる。このような技術を用いることにより、印刷文字は、基材表面へ高度な制御方式で生成される場合がある。
【図１】
0005869128.tif 000007
【図２ａ】
0005869128.tif 000008
【図２ｂ】
0005869128.tif 000009
【図２ｃ】
0005869128.tif 000010