(57)【特許請求の範囲】
【請求項１】
インダクタと、
前記インダクタに磁気結合された帰還巻き線と、
高電位出力端子と、
前記インダクタの一端と前記高電位出力端子とに接続されたダイオードと、
前記インダクタの前記一端に接続された第１端子と、前記帰還巻き線の一端の電圧が供給される制御端子と、を有するスイッチング素子と、  
前記スイッチング素子に直列に接続され、前記スイッチング素子の電流を制限する定電流素子と、  
前記インダクタの他端に入力される入力電圧に応じて、前記定電流素子の定電流値を制御する制御回路と、
を備え、
前記スイッチング素子は、前記入力電圧が相対的に高いときオンの状態とオフの状態とを繰り返し、前記入力電圧が相対的に低いときオンの状態を継続する、力率改善回路。
【請求項２】
前記スイッチング素子および前記定電流素子は、それぞれノーマリーオン素子である請求項１記載の力率改善回路。
【請求項３】
前記帰還巻き線の他端と前記定電流素子とが接続される低電位出力端子をさらに備え、
前記制御回路は、前記高電位出力端子と低電位出力端子との間に直列に接続された２つの入力分割抵抗と、ツェナーダイオードと負電圧が供給される抵抗とが直列接続されたレベルシフタと、を有し、
前記入力分割抵抗の接続点は前記ツェナーダイオードに接続され、
前記ツェナーダイオードと前記抵抗との接続点は前記定電流素子の制御端子に接続される、請求項１または２に記載の力率改善回路。
【請求項４】
前記制御回路は、前記高電位出力端子と低電位出力端子との間に直列に接続された２つの出力分割抵抗と、基準電圧を生成する基準電圧生成回路と、増幅回路と、乗算回路と、をさらに有し、
前記増幅回路は、前記２つの出力分割抵抗により分割された電圧と前記基準電圧との差電圧を増幅し、
前記乗算回路は、前記入力分割抵抗の前記接続点と前記ツェナーダイオードとの間に設けられ、前記入力分割抵抗により分割された前記電圧と前記増幅回路の出力電圧とを乗算し前記ツェナーダイオードに入力する、請求項３記載の力率改善回路。
【請求項５】
前記帰還巻き線の他端と前記定電流素子とが接続される低電位出力端子をさらに備え、
前記制御回路は、前記高電位出力端子と低電位出力端子との間に直列に接続された２つの入力分割抵抗と、前記高電位出力端子と低電位出力端子との間に直列に接続された２つの出力分割抵抗と、乗算回路と、を有し、
前記乗算回路は、前記入力分割抵抗により分割された電圧と前記出力分割抵抗により分割された電圧とを乗算し、前記定電流素子の制御端子に供給する、請求項１または２に記載の力率改善回路。
【請求項６】
前記入力電圧が高くなると、前記スイッチング素子に流れる電流は、変動幅が大きくなるように振動する請求項１〜５のいずれか１つに記載の力率改善回路。
【請求項７】
前記入力電圧が相対的に低いとき、前記スイッチング素子はオンの状態を継続して直流電流を流す請求項１〜６のいずれか１つに記載の力率改善回路。
【請求項８】
前記制御回路は、前記インダクタの前記一端から出力される出力電圧が相対的に高いとき前記定電流素子の前記定電流値を小さくし、前記インダクタの前記出力電圧が相対的に低いとき前記定電流素子の前記定電流値を大きくする、請求項４〜７のいずれか１つに記載の力率改善回路。
【請求項９】
請求項１〜８のいずれか１つに記載の力率改善回路と、
前記力率改善回路により充電される平滑コンデンサと、
交流電圧を整流して前記力率改善回路に脈流電圧を供給する整流回路と、
を備えた電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、力率改善回路及び電源装置に関する。
【背景技術】
【０００２】
電気機器においては、商用電源などから入力される単相交流から生成した直流電圧が電源として用いられる。また、近年、省電力化・小型化の要求に伴い、ＤＣ−ＤＣコンバータなどのスイッチング電源が用いられている。そのため、ピーク電流の増加による力率の低下や、高調波の発生などの問題も生じている。
力率改善回路は、電流波形を電圧波形に近づけてピーク電流を低減する回路であり、例えば、昇圧チョッパ回路や、入力される交流電圧及び出力電圧を参照して電流が制御されるチョッパ回路が用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２８９８９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、チョッパ回路は、軽負荷時に発振周波数が高くなり消費電力が増加して電力効率が低下する。また、発振周波数が高くなり過充電の状態になると、間欠発振して休止期間が生じる。
本発明の実施形態は、軽負荷時における力率を改善した力率改善回路及び電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
実施形態の力率改善回路は、インダクタと、帰還巻き線と、高電位出力端子と、ダイオードと、スイッチング素子と、定電流素子と、制御回路と、を備える。前記ダイオードは、前記インダクタの一端と前記高電位出力端子とに接続される。前記スイッチング素子は、前記インダクタの一端に直列に接続された第１端子と、前記帰還巻き線の出力電圧が供給される制御端子と、を有する。前記定電流素子は、前記スイッチング素子に直列に接続され、前記スイッチング素子の電流を制限する。前記制御回路は、前記インダクタの他端に入力される入力電圧に応じて、前記定電流素子の前記定電流値を制御する。前記スイッチング素子は、前記入力電圧が相対的に高いときオンの状態とオフの状態とを繰り返し、前記入力電圧が相対的に低いときオンの状態を継続する。
【発明の効果】
【０００６】
本発明の実施形態によれば、軽負荷時における力率を改善した力率改善回路及び電源装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る力率改善回路を含む電源装置を例示する回路図である。
【図２】スイッチング素子の電流波形を例示する波形図である。
【図３】力率改善回路の主要な信号の波形図である。
【図４】第２の実施形態に係る力率改善回路を含む電源装置を例示する回路図である。
【図５】第３の実施形態に係る力率改善回路を含む電源装置を例示する回路図である。
【発明を実施するための形態】
【０００８】
以下、実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
まず、第１の実施形態について説明する。
図１は、第１の実施形態に係る力率改善回路を含む電源装置を例示する回路図である。
図１に表したように、電源装置１は、整流回路２と、力率改善回路３と、力率改善回路３により充電される平滑コンデンサ４と、を備えている。
【００１０】
整流回路２は、ダイオードブリッジで構成され、交流電源７の交流電圧ＶＩＮを整流して、高電位端子８と低電位端子９との間に、脈流電圧ＶＲＥを出力する。なお、整流回路２は、交流電圧ＶＩＮを整流できればよく、他の構成でもよい。また、整流回路２の入力側には、ノイズを低減するコンデンサが接続されている。
【００１１】
力率改善回路３は、スイッチング素子５、スイッチング素子５に直列に接続された定電流素子６、インダクタ１２、ダイオード１３、保護ダイオード１４、結合コンデンサ１５、帰還巻き線１６及び制御回路１７を有する。
【００１２】
スイッチング素子５は、例えば電界効果トランジスタ（ＦＥＴ）であり、例えば高電子移動度トランジスタ（High Electron Mobility Tansistor：ＨＥＭＴ）である。スイッチング素子５は、ノーマリオン形の素子である。スイッチング素子５は、インダクタ１２の一端に直列に接続され、インダクタ１２の他端には、脈流電圧ＶＲＥが入力される。すなわち、スイッチング素子５のドレインは、インダクタ１２を介して整流回路２の高電位端子８に接続される。スイッチング素子５のソースは、定電流素子６のドレインに接続される。スイッチング素子５のゲート（スイッチング素子の制御端子）は、結合コンデンサ１５を介して、帰還巻き線１６の一端に接続される。また、スイッチング素子５のゲートには、保護ダイオード１４が接続される。
【００１３】
定電流素子６は、例えばＦＥＴであり、例えばＨＥＭＴである。定電流素子６は、ノーマリオン形の素子である。定電流素子６のソースは、整流回路２の低電位端子９に接続され、定電流素子６のゲート（定電流素子の制御端子）は、制御回路１７に接続される。定電流素子６のゲートには、制御回路１７から、制御電圧ＶＧＳが供給される。定電流素子６の定電流値は、制御電圧ＶＧＳにより制御される。
【００１４】
帰還巻き線１６の他端は、整流回路２の低電位端子９に接続される。帰還巻き線１６は、インダクタ１２に、高電位端子８からスイッチング素子５のドレインの方向に増加する電流が流れるとき、スイッチング素子５のゲート側に正極性の電圧が供給される極性で接続される。
【００１５】
ダイオード１３のアノードは、スイッチング素子５のドレインに接続され、またインダクタ１２を介して、整流回路２の高電位端子８に接続される。ダイオード１３のカソードは、平滑コンデンサ４の一端（正極側）に接続される。
【００１６】
平滑コンデンサ４の他端（負極側）は、整流回路２の低電位端子９に接続される。平滑コンデンサ４の両端の電圧は、力率改善回路３の出力電圧として出力される。すなわち、平滑コンデンサ４の一端は、高電位出力端子１０に接続され、平滑コンデンサ４の他端は、低電位出力端子１１に接続される。
【００１７】
制御回路１７は、分割抵抗１８、１９、レベルシフタ２０を有している。
分割抵抗１８、１９は、整流回路２の高電位端子８と低電位端子９との間に直列に接続され、力率改善回路３に入力される脈流電圧ＶＲＥを分割する。なお、分割抵抗１８、１９の各抵抗値は十分に大きく、分割抵抗１８、１９を流れる電流は、力率改善回路３に入力される電流ＩＲＥよりも十分に小さい。
【００１８】
レベルシフタ２０は、分割抵抗１８、１９により分割した脈流電圧ＶＲＥを負極性側にレベルシフトして、制御電圧ＶＧＳとして出力する。レベルシフタ２０は、ツェナーダイオードと、負電圧−ＶＢでバイアスされた抵抗で構成される。なお、レベルシフタ２０は、分割抵抗１８、１９により分割した電圧を負極性側にレベルシフトできればよく、他の構成でもよい。
【００１９】
次に、力率改善回路３を含む電源装置１の動作について説明する。
整流回路２は、交流電源７から供給される交流電圧ＶＩＮを整流した脈流電圧ＶＲＥを出力する。したがって、整流回路２から出力される脈流電圧ＶＲＥは、時間とともに値が変化する電圧である。
【００２０】
上記のとおり、力率改善回路３の制御回路１７は、力率改善回路３に入力される脈流電圧ＶＲＥに比例した電圧を負極正側にレベルシフトした制御電圧ＶＧＳを生成する。また、制御回路１７は、制御電圧ＶＧＳを定電流素子６のゲートに供給して、定電流素子６の定電流値を制御する。
【００２１】
すなわち、脈流電圧ＶＲＥが相対的に高いときは、定電流素子６の定電流値を相対的に大きく制御し、脈流電圧ＶＲＥが相対的に低いときは、定電流素子６の定電流値を相対的に小さく制御する。なお、定電流素子６は、ノーマリオン形の素子のため、制御電圧ＶＧＳは、負極正側にレベルシフトされている。
【００２２】
力率改善回路３に入力される脈流電圧ＶＲＥの瞬時値が相対的に低いとき、インダクタ１２を流れる電流ＩＲＥの値は小さく、インダクタ１２と磁気接合した帰還巻き線１６に誘起される電圧は低い。また、脈流電圧ＶＲＥが相対的に低いときは、制御回路１７から出力される制御電圧ＶＧＳも相対的に低いため、定電流素子６の定電流値は相対的に小さく制御される。その結果、帰還巻き線１６から誘起電圧をゲートに供給されるスイッチング素子５はオンの状態を継続する。スイッチング素子５は、インダクタ１２を介して、整流回路２から直流電流を流す。
【００２３】
また、脈流電圧ＶＲＥが相対的に高いときは、インダクタ１２を流れる電流ＩＲＥが増加し、スイッチング素子５を流れる電流Ｉ５が定電流素子６の定電流値を超えると、定電流素子６のドレイン・ソース間電圧が急上昇する。その結果、スイッチング素子５のゲート・ソース間に絶対値が閾値電圧を超える負電圧が発生して、スイッチング素子５はオフし、インダクタ１２を流れていた電流ＩＲＥは、ダイオード１３を介して、平滑コンデンサ４を充電する。このとき、インダクタ１２を流れる電流ＩＲＥは、減少していく。そして、インダクタ１２を流れる電流ＩＲＥがゼロになると、スイッチング素子５はオンする。その結果、インダクタ１２を流れる電流が増加する状態に戻り、以下、同様の動作を繰り返す。スイッチング素子５は、オンの状態とオフの状態とを繰り返すスイッチング動作をして発振する。
【００２４】
脈流電圧ＶＲＥが相対的に高いときは、制御回路１７から出力される制御電圧ＶＧＳも相対的に高いため、定電流素子６の定電流値は相対的に大きく制御される。その結果、電流ＩＲＥのピーク値は、脈流電圧ＶＲＥに応じて変化し、電流ＩＲＥの平均値の波形は、脈流電圧ＶＲＥの波形に相似する。
【００２５】
また、脈流電圧ＶＲＥが上記の相対的に低いときと相対的に高いときとの間にあり、スイッチング素子５を流れる電流Ｉ５が、定電流素子６の定電流値よりも小さい場合は、スイッチング素子５はオフの状態にならない。スイッチング素子５の電流Ｉ５は、オンの状態を継続して、振動する。電流Ｉ５の変動幅は、脈流電圧ＶＲＥが高いと、大きくなる。
【００２６】
図２は、スイッチング素子の電流波形を例示する波形図である。
図２（ａ）〜（ｄ）の順に脈流電圧ＶＲＥの瞬時値が大きくなる場合のスイッチング素子５の電流Ｉ５の波形を模式的に表している。
【００２７】
図２（ａ）に表したように、脈流電圧ＶＲＥの瞬時値が相対的に小さいとき、スイッチング素子５は、オンの状態を継続し、定電流素子６で制限されたほぼ一定の直流電流が流れる。スイッチング素子５が一定の直流電流を出力する状態においては、力率改善回路３は、定電流を流す低インピーダンス素子のような動作をしている。
【００２８】
図２（ｂ）に表したように、脈流電圧ＶＲＥの瞬時値が大きくなると、スイッチング素子５はオンの状態を継続したまま、電流が振動する。また、図２（ｃ）に表したように、脈流電圧ＶＲＥの瞬時値がさらに大きくなると、脈流電圧ＶＲＥの瞬時値に応じて、スイッチング素子５の電流の変動幅は大きくなる。
【００２９】
このように、脈流電圧ＶＲＥの瞬時値が大きくなると、スイッチング素子５は、例えば不完全に発振しているような状態になり、スイッチング素子５の電流は振動するようになる。しかし、脈流電圧ＶＲＥの瞬時値が所定値よりも小さいとき、スイッチング素子５は、オフの状態にはならず、オンの状態を継続する。なお、スイッチング素子５の振動する電流のピーク値は、制御回路１７で制御された定電流素子６の定電流値で制限された値になる。また、スイッチング素子５の振動周期Ｔは、電流の変動幅に応じて変化する。
【００３０】
そして、図２（ｄ）に表したように、脈流電圧ＶＲＥの瞬時値が所定値以上のとき、スイッチング素子５は、オンの状態とオフの状態とを繰り返すスイッチング動作をして、発振する。このとき、力率改善回路３は、自励式のチョッパ回路として動作している。
【００３１】
図３は、力率改善回路の主要な信号の波形図である。
図３に表したように、整流回路２から出力される脈流電圧ＶＲＥは、交流電源７の交流電圧ＶＩＮを正極正側に折り返した波形になる。また、分割抵抗１８、１９の抵抗値は十分に大きく、力率改善回路３に入力される電流ＩＲＥは、ほぼそのままインダクタ１２を流れる。制御電圧ＶＧＳは、脈流電圧ＶＲＥに比例する電圧を、負極性側にレベルシフトした電圧である。
【００３２】
上記のとおり、力率改善回路３に入力される脈流電圧ＶＲＥの瞬時値が相対的に低いとき（図３の期間Ｔ１）、スイッチング素子５はオンの状態を継続する。スイッチング素子５は、インダクタ１２を介して、入力電流ＩＲＥとして直流電流を流す。このとき、力率改善回路３は、低インピーダンス素子の動作をしている。
【００３３】
また、力率改善回路３に入力される脈流電圧ＶＲＥの瞬時値が相対的に高く、かつ所定値よりも低いとき（図３の期間Ｔ２）、スイッチング素子５はオンの状態を継続したまま、スイッチング素子５を流れる電流Ｉ５が振動する状態になる。また、電流Ｉ５の変動幅は、脈流電圧ＶＲＥの瞬時値に応じて変化し、脈流電圧ＶＲＥが高くなると電流Ｉ５の変動幅が大きくなるように振動する。その結果、スイッチング素子５は、インダクタ１２を介して、入力電流ＩＲＥとしてゼロにならずに振動する電流を流す。
【００３４】
またさらに、力率改善回路３に入力される脈流電圧ＶＲＥの瞬時値が相対的に高く、所定値以上のとき（図３の期間Ｔ３）、スイッチング素子５は、オンの状態とオフの状態とを繰り返すスイッチング動作をして発振する。その結果、スイッチング素子５は、インダクタ１２を介して、入力電流ＩＲＥとしてゼロとピーク値との間で振動する発振電流を流す。また、入力電流ＩＲＥが減少する期間に、平滑コンデンサ４が充電される。このとき、力率改善回路３は、電流臨界モード（ＣＲＭ）の動作をしている。
【００３５】
このように、本実施形態においては、脈流電圧ＶＲＥ及び制御電圧ＶＧＳが所定値以上のとき、スイッチング素子５はスイッチング動作をし、脈流電圧ＶＲＥ及び制御電圧ＶＧＳが所定値よりも低下すると、スイッチング素子５はオンの状態を継続したまま電流値が振動する過渡的な動作を経て、低インピーダンス素子のような動作をする。
また、力率改善回路３は、脈流電圧ＶＲＥ及び制御電圧ＶＧＳが所定値以上のときチョッパ回路として電流臨界モードの動作をし、脈流電圧ＶＲＥ及び制御電圧ＶＧＳが所定値よりも低下すると過渡的な動作を経て、低インピーダンス素子の動作をする。
【００３６】
チョッパ回路は、スイッチング素子５が抵抗の低いオンの状態と電流が流れないオフの状態とを繰り返すスイッチング動作をするため、低消費電力・高効率の回路である。本実施形態においては、脈流電圧ＶＲＥの瞬時値が所定値よりも大きいとスイッチング動作し、脈流電圧ＶＲＥの瞬時値が小さいと、低インピーダンス素子のような動作をする。脈流電圧ＶＲＥの瞬時値が大きい場合は、電圧と電流との積が大きく、低インピーダンス素子のような動作を行うと損失が大きくなり、また昇圧動作ができなくなる。したがって、脈流電圧ＶＲＥの瞬時値が大きい場合に、スイッチング動作をすることは、低消費電力化に適する。また、脈流電圧ＶＲＥの瞬時値が小さい場合は、損失は小さいため、低インピーダンス素子として動作をすることは問題ない。
【００３７】
また、本実施形態においては、制御回路１７が定電流素子６のゲートに供給される制御電圧ＶＧＳを脈流電圧ＶＲＥに応じて制御しているため、脈流電圧ＶＲＥに応じてスイッチング動作と低インピーダンス動作との間を過渡的な動作を介して連続的に遷移することができる。すなわち、力率改善回路３は、脈流電圧ＶＲＥに応じて、電流臨界モードと低インピーダンス素子の動作との間を、過渡的な状態を介して連続的に遷移することができる。その結果、本実施形態においては、脈流電圧ＶＲＥが相対的に低いときでも、間欠発振した場合に生じる休止期間が発生せず、脈流電圧ＶＲＥの全位相において、連続して電流ＩＲＥを流すことができ、力率が改善される。
【００３８】
なお、交流電圧ＶＩＮの半周期の時間、すなわちゼロクロス間の時間Ｔ０に対して、期間Ｔ１、Ｔ２、Ｔ３は、脈流電圧ＶＲＥの値、インダクタ１２と帰還巻き線１６との巻き数比、制御電圧ＶＧＳの設定により変化する。
【００３９】
次に、本実施形態の効果について説明する。
このように、本実施形態においては、脈流電圧ＶＲＥに応じて、電流臨界モードと低インピーダンス素子の動作との間を、過渡的な状態を介して連続的に遷移することができる。その結果、脈流電圧ＶＲＥの全位相において連続的に電流を流すことができ、軽負荷時における力率を改善することができる。
また、本実施形態は、自励式のため回路構成が簡単であり、小型化が可能である。
【００４０】
次に、第２の実施形態について説明する。
図４は、第２の実施形態に係る力率改善回路を含む電源装置を例示する回路図である。
図４に表したように、第２の実施形態は、第１の実施形態と比較して、力率改善回路３の制御回路１７の構成が異なっている。すなわち、力率改善回路３ａは、スイッチング素子５、定電流素子６、インダクタ１２、ダイオード１３、保護ダイオード１４、結合コンデンサ１５、帰還巻き線１６及び制御回路１７ａを有する。また、電源装置１ａは、整流回路２と力率改善回路３ａと平滑コンデンサ４とを備えている。整流回路２と平滑コンデンサ４については、第１の実施形態と同様である。
【００４１】
制御回路１７ａは、第１の実施形態における制御回路１７と比較して、分割抵抗２１、２２、基準電圧生成回路２３、増幅回路２４、乗算回路２５が追加されている。分割抵抗１８、１９、レベルシフタ２０については、第１の実施形態における制御回路１７と同様である。
【００４２】
分割抵抗２１、２２は、高電位出力端子１０と低電位出力端子１１との間に直列に接続される。分割抵抗２１、２２は、力率改善回路３の出力電圧ＶＯＵＴを分割する。
増幅回路２４は、基準電圧生成回路２３で生成された基準電圧と、分割抵抗２１、２２により出力電圧ＶＯＵＴを分割した電圧と、の差電圧を増幅する。乗算回路２５は、分割抵抗１８、１９で入力電圧ＶＲＥを分割した電圧と、増幅回路２４の出力電圧を乗算する。レベルシフタ２０は、乗算回路２５の乗算出力を負極性側にレベルシフトして、制御電圧ＶＧＳとして出力する。
【００４３】
本実施形態においては、制御回路１７ａは、出力電圧ＶＯＵＴの誤差電圧で、脈流電圧ＶＲＥを分割した電圧を重み付けして制御電圧ＶＧＳを生成している。制御回路１７ａは、出力電圧ＶＯＵＴが相対的に高いとき定電流素子６の定電流値を小さくし、出力電圧ＶＯＵＴが相対的に低いとき定電流素子６の定電流値を大きくするように制御する。その結果、出力電圧ＶＯＵＴは、一定値になるように制御される。
【００４４】
第１の実施形態においては、制御回路１７は、出力電圧ＶＯＵＴを帰還していないため、出力電圧ＶＯＵＴが上昇する可能性がある。これに対して、本実施形態においては、出力電圧ＶＯＵＴを一定に制御することができる。
上記以外の本実施形態の効果については、第１の実施形態と同様である。
【００４５】
次に、第３の実施形態について説明する。
図５は、第３の実施形態に係る力率改善回路を含む電源装置を例示する回路図である。
図５に表したように、電源装置１ｂは、整流回路２と、力率改善回路３ｂと、力率改善回路３ｂにより充電される平滑コンデンサ４と、を備えている。整流回路２、平滑コンデンサ４については、第１の実施形態と同様である。
【００４６】
本実施形態に係る力率改善回路３ｂは、第２の実施形態に係る力率改善回路３ａと比較して、スイッチング素子５及び定電流素子６がノーマリオフ形の素子である点が主に異なる。すなわち、力率改善回路３ｂは、スイッチング素子５ａ、スイッチング素子５ａに直列に接続された定電流素子６ａ、インダクタ１２、ダイオード１３、結合コンデンサ１５、帰還巻き線１６、制御回路１７ｂ及び保護ダイオード２６を有する。
【００４７】
スイッチング素子５ａは、例えば電界効果トランジスタ（ＦＥＴ）であり、例えば高電子移動度トランジスタ（High Electron Mobility Tansistor：ＨＥＭＴ）である。スイッチング素子５ａは、ノーマリオフ形の素子である。スイッチング素子５ａは、インダクタ１２の一端に直列に接続され、インダクタ１２の他端には、脈流電圧ＶＲＥが入力される。すなわち、スイッチング素子５ａのドレインは、インダクタ１２を介して整流回路２の高電位端子８に接続される。スイッチング素子５ａのソースは、定電流素子６ａのドレインに接続される。スイッチング素子５ａのゲート（スイッチング素子の制御端子）は、結合コンデンサ１５を介して、帰還巻き線１６の一端に接続される。また、スイッチング素子５ａのゲートには、保護ダイオード２６が接続される。
【００４８】
定電流素子６ａは、例えばＦＥＴであり、例えばＨＥＭＴである。定電流素子６ａは、ノーマリオフ形の素子である。定電流素子６ａのソースは、整流回路２の低電位端子９に接続され、定電流素子６ａのゲート（定電流素子の制御端子）は、制御回路１７ｂに接続される。定電流素子６ａのゲートには、制御回路１７ｂから、制御電圧ＶＧＳが供給される。定電流素子６ａの定電流値は、制御電圧ＶＧＳにより制御される。
【００４９】
帰還巻き線１６の他端は、整流回路２の低電位端子９に接続される。帰還巻き線１６は、インダクタ１２に高電位端子８からスイッチング素子５ａのドレインの方向に増加する電流が流れるとき、スイッチング素子５ａのゲート側に正極性の電圧が供給される極性で接続される。
【００５０】
ダイオード１３のアノードは、スイッチング素子５ａのドレインに接続され、またインダクタ１２を介して、整流回路２の高電位端子８に接続される。ダイオード１３のカソードは、平滑コンデンサ４の一端（正極側）に接続され、さらに抵抗２７を介してスイッチング素子５ａのゲートに接続される。抵抗２７は、帰還巻き線１６に電圧が誘起されない状態において、ノーマリオフ形のスイッチング素子５ａがオンするようにバイアス電圧を供給する。
【００５１】
平滑コンデンサ４の他端（負極側）は、整流回路２の低電位端子９に接続される。平滑コンデンサ４の両端の電圧は、力率改善回路３ｂの出力電圧として出力される。すなわち、平滑コンデンサ４の一端は、高電位出力端子１０に接続され、平滑コンデンサ４の他端は、低電位出力端子１１に接続される。
【００５２】
制御回路１７ｂは、分割抵抗１８、１９、２１、２２、乗算回路２５を有している。
分割抵抗１８、１９は、整流回路２の高電位端子８と低電位端子９との間に直列に接続され、力率改善回路３ｂに入力される脈流電圧ＶＲＥを分割する。なお、分割抵抗１８、１９の各抵抗値は十分に大きく、分割抵抗１８、１９を流れる電流は、力率改善回路３ｂに入力される電流ＩＲＥよりも十分に小さい。
【００５３】
分割抵抗２１、２２は、高電位出力端子１０と低電位出力端子１１との間に直列に接続される。分割抵抗２１、２２は、力率改善回路３ｂの出力電圧ＶＯＵＴを分割する。
乗算回路２５は、分割抵抗１８、１９で入力電圧ＶＲＥを分割した電圧と、分割抵抗２１、２２で出力電圧ＶＯＵＴを分割した電圧とを乗算する。乗算回路２５は、制御電圧ＶＧＳを出力する。制御電圧ＶＧＳは、例えば図３に例示した制御電圧ＶＧＳを正極性側にレベルシフトした電圧である。
【００５４】
次に、力率改善回路３ｂを含む電源装置１ｂの動作について説明する。
上記のとおり、整流回路２は、交流電源７から供給される交流電圧ＶＩＮを整流した脈流電圧ＶＲＥを出力する。
また、制御回路１７ｂは、力率改善回路３ｂに入力される脈流電圧ＶＲＥに比例する電圧と、出力電圧ＶＯＵＴに比例する電圧とを乗算した制御電圧ＶＧＳを生成する。制御回路１７ｂは、制御電圧ＶＧＳを定電流素子６ａのゲートに供給して、定電流素子６ａの定電流値を制御する。
【００５５】
制御回路１７ｂは、脈流電圧ＶＲＥが相対的に高いとき、定電流素子６ａの定電流値を相対的に大きく制御し、脈流電圧ＶＲＥが相対的に低いとき、定電流素子６ａの定電流値を相対的に小さく制御する。なお、本実施形態における定電流素子６ａは、ノーマリオフ形の素子のため、制御電圧ＶＧＳとして正極性の電圧が供給される。
【００５６】
力率改善回路３ｂに入力される脈流電圧ＶＲＥの瞬時値が相対的に低いとき、インダクタ１２を流れる電流ＩＲＥの値は小さく、インダクタ１２と磁気接合した帰還巻き線１６に誘起される電圧は低い。また、脈流電圧ＶＲＥが相対的に低いときは、制御回路１７ｂから出力される制御電圧ＶＧＳも相対的に低いため、定電流素子６ａの定電流値は相対的に小さく制御される。その結果、スイッチング素子５ａは、帰還巻き線１６から誘起電圧がゲートに供給されて、オンの状態を継続する。スイッチング素子５ａは、インダクタ１２を介して、整流回路２から直流電流を流す。
【００５７】
また、脈流電圧ＶＲＥが相対的に高いときは、インダクタ１２を流れる電流ＩＲＥが増加し、スイッチング素子５ａを流れる電流Ｉ５が定電流素子６ａの定電流値を超えると、定電流素子６ａのドレイン・ソース間電圧が急上昇する。その結果、スイッチング素子５ａのゲート・ソース間電圧が閾値電圧よりも低下して、スイッチング素子５ａがオフし、インダクタ１２を流れていた電流ＩＲＥは、ダイオード１３を介して、平滑コンデンサ４を充電する。このとき、インダクタ１２を流れる電流ＩＲＥは、減少していく。そして、インダクタ１２を流れる電流ＩＲＥがゼロになると、スイッチング素子５ａはオンする。その結果、インダクタ１２を流れる電流が増加する状態に戻り、以下、同様の動作を繰り返す。スイッチング素子５ａは、オンの状態とオフの状態とを繰り返すスイッチング動作をして発振する。
【００５８】
脈流電圧ＶＲＥが相対的に高いときは、制御回路１７ｂから出力される制御電圧ＶＧＳも相対的に高いため、定電流素子６ａの定電流値は相対的に大きく制御される。その結果、電流ＩＲＥのピーク値は、脈流電圧ＶＲＥに応じて変化し、電流ＩＲＥの平均値の波形は、脈流電圧ＶＲＥの波形に相似する。
【００５９】
また、脈流電圧ＶＲＥが上記の相対的に低いときと相対的に高いときとの間にあり、スイッチング素子５ａを流れる電流Ｉ５が、定電流素子６ａの定電流値よりも小さい場合は、スイッチング素子５ａはオフの状態にならない。スイッチング素子５ａの電流Ｉ５は、オンの状態を継続して、振動する。電流Ｉ５の変動幅は、脈流電圧ＶＲＥが高いと、大きくなる。
【００６０】
本実施形態においては、制御回路１７ｂは、出力電圧ＶＯＵＴに比例する電圧で、脈流電圧ＶＲＥを分割した電圧を重み付けして制御電圧ＶＧＳを生成している。制御回路１７ｂは、出力電圧ＶＯＵＴが相対的に高いとき定電流素子６の定電流値を小さくし、出力電圧ＶＯＵＴが相対的に低いとき定電流素子６の定電流値を大きくするように制御する。その結果、出力電圧ＶＯＵＴは、一定値になるように制御される。
【００６１】
本実施形態においては、スイッチング素子５ａ及び定電流素子６ａとして、ノーマリオフ形の素子を用いることができる。
上記以外の本実施形態の効果については、第２の実施形態と同様である。
【００６２】
以上、具体例を参照しつつ実施形態について説明したが、それらに限定されるものではなく、種々の変形が可能である。
【００６３】
例えば、スイッチング素子及び定電流素子はＧａＮ系ＨＥＭＴには限定されない。例えば、半導体基板に炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）やダイヤモンドのようなワイドバンドギャップを有する半導体（ワイドバンドギャップ半導体）を用いて形成した半導体素子でもよい。ここで、ワイドバンドギャップ半導体とは、バンドギャップが約１．４ｅＶのヒ化ガリウム（ＧａＡｓ）よりもバンドギャップの広い半導体をいう。例えば、バンドギャップが１．５ｅＶ以上の半導体、リン化ガリウム（ＧａＰ、バンドギャップ約２．３ｅＶ）、窒化ガリウム（ＧａＮ、バンドギャップ約３．４ｅＶ）、ダイアモンド（Ｃ、バンドギャップ約５．２７ｅＶ）、窒化アルミニウム（ＡｌＮ、バンドギャップ約５．９ｅＶ）、炭化ケイ素（ＳｉＣ）などが含まれる。このようなワイドバンドギャップ半導体素子は、耐圧を等しくする場合、シリコン半導体素子よりも小さくできるために寄生容量が小さく、高速動作が可能なため、スイッチング周期を短くすることができ、巻線部品やコンデンサなどの小形化が可能となる。
【００６４】
また、スイッチング素子及び定電流素子は、ともにノーマリオン形の素子またはともにノーマリオフ形の素子に限定されない。例えば、ノーマリオン形のスイッチング素子とノーマリオフ形の定電流素子とを組み合わせてもよく、また、ノーマリオフ形のスイッチング素子とノーマリオン形の定電流素子とを組み合わせてもよい。
【００６５】
本発明のいくつかの実施形態および実施例を説明したが、これらの実施形態または実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態または実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態または実施例やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６６】
１、１ａ、１ｂ…電源装置、  ２…整流回路、  ３、３ａ、３ｂ…力率改善回路、  ４…平滑コンデンサ、  ５，５ａ…スイッチング素子、  ６、６ａ…定電流素子、  ７…交流電源、  ８…高電位端子、  ９…低電位端子、  １０…高電位出力端子、  １１…低電位出力端子、  １２…インダクタ、  １３…ダイオード、  １４、２６…保護ダイオード、  １５…結合コンデンサ、  １６…帰還巻き線、  １７、１７ａ…制御回路、  １８、１９、２１、２２…分割抵抗、  ２０…レベルシフタ、  ２３…基準電圧源、  ２４…増幅回路、  ２５…乗算回路、  抵抗…２７
【図１】
0005907409.tif 000002
【図２】
0005907409.tif 000003
【図３】
0005907409.tif 000004
【図４】
0005907409.tif 000005
【図５】
0005907409.tif 000006