【事件の表示】
　特願２００１−３６３１５１「多数ピンの半導体装置を効率よくテストできる半導体テストシステム及びテスト方法」拒絶査定不服審判事件〔平成１４年　９月１１日出願公開、特開２００２−２５７９０６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯
　本願は、平成１３年１１月２８日（パリ条約による優先権主張２００１年１月２６日、韓国）の出願であって、平成２０年５月１４日付け（発送日同年５月２０日）で拒絶査定がなされ、これに対し、平成２０年８月１８日に拒絶査定に対する審判請求がなされると共に、平成２０年８月２１日に手続補正がなされたものである。
　
　
２．本願発明について
　本願の請求項１〜１１に係る発明は、平成２０年８月２１日付け手続補正書の特許請求の範囲の請求項１〜１１に記載された事項により特定されるとおりのものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は次のとおりである。
　
「【請求項１】　半導体装置をテストするためのシステムにおいて、
　所定の入力パターンを前記半導体装置の入力ピンに印加するためのドライバ及び前記半導体装置の出力ピンから出力されるデータを所定の出力パターンと比較するための比較器を各々含む多数の比較器及びドライバ部と、
　前記比較器及びドライバ部の数だけ備え、
前記半導体装置のピンのうちの選択されたピンを所定個数（Ｋ、Ｋ１の整数）単位に分けた各ピングループを各々接続し、
所定の制御信号に応答して、前記比較器及びドライバ部の各々に、前記各ピングループに属するうちの（前記単位内の）いずれか一つのピンを、電気的に接続させる
多数の制御部と、
　前記入力パターン及び前記出力パターンを貯蔵するパターンメモリとを備え、
　前記全ての構成を含む、
または前記パターンメモリとは別に前記比較器及びドライバ部と前記制御部とを含む
ピンエレクトロニクス（ＰＥ）カードを有したことを特徴とする半導体テストシステム。」
　
　
３．引用例記載の発明
　原査定の拒絶の理由に引用された本願の優先権主張の日前である平成９年３月１８日に頒布された特開平９−７２９４５号公報（以下、「引用例1」という。）には、図面とともに、
　
（１−１）「【０００４】図２は従来のＩＣ試験装置の概略構成を示すブロック図である。ＩＣ試験装置は大別してテスタ部５０とＩＣ取付装置７０とから成る。テスタ部５０は制御手段５１、ＤＣ測定手段５２、タイミング発生手段５３、パターン発生手段５４、ピン制御手段５５、ピンエレクトロニクス５６、フェイルメモリ５７及び入出力切替手段５８から構成される。実際のテスタ部５０には、この他にも種々の構成部品が存在するが本明細書中では必要な部分のみが示してある。
【０００５】テスタ部５０とＩＣ取付装置７０との間は、ＩＣ取付装置７０の全入出力端子数（ｍ個）に対応する複数本（ｍ本）の同軸ケーブル等から成る信号線によって接続され、端子−同軸ケーブル間の接続関係は図示していないリレーマトリックスによって対応付けられており、各種信号の伝送が所定の端子と同軸ケーブルとの間で行なわれるように構成されている。なお、この信号線は、物理的にはＩＣ取付装置７０の全入出力端子数ｍと同じ数だけ存在する。」　
　
（１−２）「【００１０】ピン制御手段５５はデータセレクタ５９、フォーマッタ６０、Ｉ／Ｏフォーマッタ６１及びコンパレータロジック回路６２から構成される。データセレクタ５９は、各種の試験信号作成データ（アドレスデータ・書込データ）Ｐ１、切替信号作成データＰ５及び期待値データＰ４を記憶したメモリで構成されており、パターン発生手段５４からのパターンデータをアドレスとして入力し、そのアドレスに応じた試験信号作成データＰ１及び切替信号作成データＰ５をフォーマッタ６０及びＩ／Ｏフォーマッタ６１に、期待値データＰ４をコンパレータロジック回路６２にそれぞれ出力する。
【００１１】フォーマッタ６０は、フリップフロップ回路及び論理回路が多段構成されたものであり、データセレクタ５９からの試験信号作成データ（アドレスデータ・書込データ）Ｐ１を加工して所定の印加波形を作成し、それを試験信号Ｐ２としてタイミング発生手段５３からのタイミング信号（レート信号ＲＡＴＥ又はエッジ信号ＥＤＧＥ）に同期してピンエレクトロニクス５６のドライバ６３に出力する。Ｉ／Ｏフォーマッタ６１もフォーマッタ６０と同様にフリップフロップ回路及び論理回路の多段構成されたものであり、データセレクタ５９からの切替信号作成データＰ５を加工して所定の印加波形を作成し、それを切替信号Ｐ６としてタイミング発生手段５３からのタイミング信号に同期して入出力切替手段５８に出力する。
【００１２】コンパレータロジック回路６２は、ピンエレクトロニクス５６のコンパレータ６４からの読出データＰ３と、データセレクタ５９からの期待値データＰ４とを比較判定し、その判定結果をフェイルデータＦＤとしてフェイルメモリ５７に出力する。ピンエレクトロニクス５６は、複数のドライバ６３及びコンパレータ６４から構成される。ドライバ６３及びコンパレータ６４はＩＣ取付装置７０のそれぞれの入出力端子に対して１個ずつ設けられており、入出力切替手段５８を介していずれか一方が接続されるようになっている。入出力切替手段５８は、Ｉ／Ｏフォーマッタ６１からの切替信号Ｐ５に応じてドライバ６３及びコンパレータ６４のいずれか一方と、ＩＣ取付装置７０の入出力端子との間の接続状態を切り替えるものである。すなわち、ＩＣ取付装置７０の入出力端子の数がｍ個の場合、ドライバ６３、コンパレータ６４及び入出力切替手段５８はそれぞれｍ個で構成される。但し、メモリＩＣ等を測定する場合には、アドレス端子やチップセレクト端子等に対してはコンパレータは必要ないので、コンパレータ及び入出力切替手段の数が少ない場合もある。
【００１３】ドライバ６３は、ＩＣ取付装置７０の入出力端子、すなわち被測定ＩＣ７１のアドレス端子、データ入力端子、チップセレクト端子、ライトイネーブル端子等の信号入力端子に、入出力切替手段５８を介して、ピン制御手段５５のフォーマッタ６０からの試験信号Ｐ２に応じたハイレベル“１”又はローレベル“０”の信号を印加し、所望のテストパターンを被測定ＩＣ７１に書き込む。コンパレータ６４は、被測定ＩＣ７１のデータ出力端子から入出力切替手段５８を介して出力される信号を入力し、それを制御手段５１からのストローブ信号のタイミングで基準電圧ＶＯＨ，ＶＯＬと比較し、その比較結果をハイレベル“１”又はローレベル“０”の読出データＰ３としてコンパレータロジック回路６２に出力する。
【００１４】フェイルメモリ５７は、コンパレータロジック回路６２から出力されるフェイルデータＦＤを記憶するものであり、被測定ＩＣ７１と同程度の記憶容量を有する随時読み書き可能なＲＡＭで構成されている。フェイルメモリ５７は、ＩＣ取付装置７０のデータ出力端子に固定的に対応するデータ入出力端子を有する。例えば、ＩＣ取付装置７０の全入出力端子数が２８０個であり、その中の１６０個がデータ出力端子である場合には、フェイルメモリ５７はこのデータ出力端子数と同じか又はそれ以上のデータ入力端子を有するメモリで構成される。このフェイルメモリ５７に記憶されたフェイルデータＦＤは制御手段５１によって読み出され、図示していないデータ処理用のメモリに転送され、解析される。このようにしてファンクション試験は行われる。」
　
が記載されている。
　
　したがって、これらの記載によると、引用例１には、次のとおりの発明、
　
「被測定ＩＣ７１（半導体装置に相当。）を試験（テストに相当。）するための装置（システムに相当。）において、
　試験信号Ｐ２（所定の入力パターンに相当。）を前記被測定ＩＣ７１（半導体装置に相当。）の信号入力端子（入力ピンに相当。）に印加（印加に相当。）するためのドライバ６３（ドライバに相当。）及び被測定ＩＣ７１（半導体装置に相当。）のデータ出力端子（出力ピンに相当。）から出力（出力に相当。）される信号（データに相当。）を期待値データＰ４（所定の出力パターンに相当。）と比較判定（比較に相当。）するためのコンパレータ６４（比較器に相当。）を各々含むｍ個（多数に相当。）のコンパレータ６４及びドライバ６３部（比較器及びドライバ部に相当。）と、
  コンパレータ６４及びドライバ６３部（比較器及びドライバ部に相当。）の数ｍ（数に相当。）だけ備え、
  被測定ＩＣ７１（半導体装置に相当。）のｍ個の信号入力端子及びデータ出力端子（ピンに相当。）のうちのｍ個の信号入力端子及びデータ出力端子（ピンに相当。）を所定個数（Ｋ、Ｋ＝１）単位に分けた各ピングループ（ピングループに相当。）を各々接続し、
　ｍ個のコンパレータ６４及びドライバ６３部（比較器及びドライバ部に相当。）の各々に、各ピングループ（ピングループに相当。）に属するうちの一つの信号入力端子及びデータ出力端子（ピンに相当。）を、電気的に接続（接続に相当。）させるｍ個（多数に相当。）の入出力切替手段５８（制御部に相当。）と、
　試験信号作成データＰ１（実質的に、前記入力パターンに相当。）及び期待値データＰ４（出力パターンに相当。）を記憶した（貯蔵したに相当。）メモリで構成されたデータセレクタ５９（パターンメモリに相当。）とを備え、
ｍ個のコンパレータ６４及びドライバ６３部（比較器及びドライバ部に相当。）を含む
ピンエレクトロニクス５６（ピンエレクトロニクス（ＰＥ）カードに相当。）を有したことを特徴とするＩＣ試験装置（半導体テストシステムに相当。）。」（以下、これを「引用例１に記載の発明」という。）
　
が記載されていると認める。
　
　
４．対比・判断
　本願発明と引用例１に記載の発明とを対比する。
　引用例１に記載の発明における「被測定ＩＣ７１」、「試験」、「装置」は、それぞれ、
　本願発明における「半導体装置」、「テスト」、「システム」
に相当する。
　さらに、引用例１に記載の発明における「試験信号Ｐ２」、「信号入力端子」、「印加」、「ドライバ６３」、「データ出力端子」、「出力」、「信号」、「期待値データＰ４」、「比較判定」、「コンパレータ６４」、「ｍ個」、「コンパレータ６４及びドライバ６３部」は、それぞれ、
　本願発明における「所定の入力パターン」、「入力ピン」、「印加」、「ドライバ」、「出力ピン」、「出力」、「データ」、「所定の出力パターン」、「比較」、「比較器」、「多数」、「比較器及びドライバ部」
に相当する。
　そして、引用例１に記載の発明における「試験信号Ｐ２」、「信号入力端子」、「印加」、「ドライバ６３」、「データ出力端子」、「出力」、「信号」、「期待値データＰ４」、「比較判定」、「コンパレータ６４」、「ｍ個」、「コンパレータ６４及びドライバ６３部」は、それぞれ、
　本願発明における「所定の入力パターン」、「入力ピン」、「印加」、「ドライバ」、「出力ピン」、「出力」、「データ」、「所定の出力パターン」、「比較」、「比較器」、「多数」、「比較器及びドライバ部」
に相当する。
　さらに、引用例１に記載の発明における「数ｍ」、「ｍ個の信号入力端子及びデータ出力端子」、「ピングループ」、「ｍ個のコンパレータ６４及びドライバ６３部」、「接続」、「入出力切替手段５８」は、それぞれ、
　本願発明における「数」、「ピン」、「ピングループ」、「比較器及びドライバ部」、「接続」、「制御部」
に相当する。
　また、引用例１に記載の発明における「試験信号作成データＰ１」は、試験信号Ｐ２を作成するための元データであるから、実質的に、
　本願発明における「前記入力パターン」
に相当する。
　そして、引用例１に記載の発明における「記憶した」、「データセレクタ５９」、「ＩＣ試験装置」は、それぞれ、
　本願発明における「貯蔵した」、「パターンメモリ」、「半導体テストシステム」
に相当する。
　
　したがって、両者は、
　
【一致点】
「半導体装置をテストするためのシステムにおいて、
　所定の入力パターンを前記半導体装置の入力ピンに印加するためのドライバ及び前記半導体装置の出力ピンから出力されるデータを所定の出力パターンと比較するための比較器を各々含む多数の比較器及びドライバ部と、
　前記比較器及びドライバ部の数だけ備え、
前記半導体装置のピンのうちの選択されたピンを所定個数単位に分けた各ピングループを各々接続し、
前記比較器及びドライバ部の各々に、前記各ピングループに属するうちの（前記単位内の）一つのピンを、電気的に接続させる
多数の制御部と、
　前記入力パターン及び前記出力パターンを貯蔵するパターンメモリとを備え、
前記比較器及びドライバ部を含む
ピンエレクトロニクス（ＰＥ）カードを有したことを特徴とする半導体テストシステム。」
　  
で一致し、
　
【相違点１】
「本願発明では、多数の制御部が、
半導体装置のピンのうちの選択されたピンを所定個数（Ｋ、Ｋ１の整数）単位に分けた各ピングループを各々接続し、
所定の制御信号に応答して、比較器及びドライバ部の各々に、各ピングループに属するうちの（単位内の）いずれか一つのピンを、電気的に接続させる、のに対して、
　引用例１に記載の発明では、ｍ個（多数に相当。）の入出力切替手段５８（制御部に相当。）が、
被測定ＩＣ７１（半導体装置に相当。）のｍ個の信号入力端子及びデータ出力端子（ピンに相当。）のうちのｍ個の信号入力端子及びデータ出力端子（ピンに相当。）を所定個数（Ｋ、Ｋ＝１）単位に分けた各ピングループ（ピングループに相当。）を各々接続し、
　ｍ個のコンパレータ６４及びドライバ６３部（比較器及びドライバ部に相当。）の各々に、各ピングループ（ピングループに相当。）に属するうちの一つの信号入力端子及びデータ出力端子（ピンに相当。）を、電気的に接続（接続に相当。）させる、点」
　
【相違点２】
「本願発明では、ピンエレクトロニクス（ＰＥ）カードが、
パターンメモリとは別に比較器及びドライバ部と制御部とを含む、のに対して、
　引用例１に記載の発明では、ピンエレクトロニクス５６（ピンエレクトロニクス（ＰＥ）カードに相当。）が、
ｍ個のコンパレータ６４及びドライバ６３部（比較器及びドライバ部に相当。）は含むが、データセレクタ５９（パターンメモリに相当。）とｍ個の入出力切替手段５８（制御部に相当。）とは含んでいない、点」
　
で相違する。
　
　そこで、上記【相違点１】について検討する。
　原査定の拒絶の理由に引用された本願の優先権主張の日前である平成１０年９月１１日に頒布された特開平１０−２３９３９６号公報（以下、「引用例２」という。）には、
　
（２−１）「【００１１】
【発明の実施の形態】以下、図面を参照して本発明の一実施形態について説明する。図１は同実施形態によるＩＣ試験装置の構成を示すブロック図である。実際のＩＣ試験装置では、同図に示す以外にも種々の機能ブロックが設けられているが、煩雑になることから、同図では本発明に関連する機能ブロックだけを図示してある。さて、同図において、ＩＣ１は測定対象となる素子であり、例えば１６本のピンが設けられており、各ピンにはそれぞれ「１〜１６」のピン番号が付与されている。
【００１２】直流測定部２-1は、ＩＣ１に印加すべき電流値，電圧値，それらの極性や印加タイミング等を設定してＩＣの直流特性を測定する。即ち、直流測定部２-1は、マルチプレクサ３を制御して、制御部７（後述）から送出される測定開始指示を契機にこれらの設定値をＩＣ１の特定のピンに与えるとともに、制御部７からの測定値読み取り指示に従ってＩＣ１の特定のピンにおける各種特性値の計測を行う。本実施形態による直流測定部２-1は、一時点では特定の１ピンだけを測定できるように構成されており、１ピン分の測定が終了する度に、試験終了を意味する割り込み信号を制御部７へ送出する。なお、本実施形態では測定部は４台設置されており、直流測定部２-2〜２-4は直流測定部２-1と同様に構成される。
【００１３】マルチプレクサ３は、直流測定部２-1〜２-4から送られる接続制御信号に従って、各直流測定部とＩＣ１の特定ピンとを接続するもので、各直流測定部からは接続すべきＩＣピンのピン番号が指定される。また、マルチプレクサ３は、ピンスキャニング動作により、指定されたピン番号のピンが実際にＩＣ１に存在するかどうかを調べて、接続制御信号を送出した直流測定部へその結果を報告する。
【００１４】Ａ／Ｄ（アナログ／ディジタル）変換器５-1は、直流測定部２-1内部で生成される変換指示を契機として、ＩＣ１の特定ピンから得たアナログ信号をディジタル信号へ変換し、この変換結果を直流測定値として出力する。つまりＡ／Ｄ変換器５-1は、次の変換指示が送られるまでは直流測定値を１ピン分保持できることになる。ここで、Ａ／Ｄ変換器５-1は通常のＡ／Ｄ変換器とは違って、当該直流測定部において実際に測定が為されたかどうかを表す「フラグ」を直流測定値に含めるように構成してある。このフラグがオフであれば測定は行われておらず、フラグがオンの場合にのみＩＣ１のピンからの測定値が有効になる。このフラグは、Ａ／Ｄ変換器５-1に変換指示が出された時点で、直流測定部２-1内部の制御によって「オン」に設定され、制御部７が直流測定値を読み取った時点で「オフ」にされる。なお、Ａ／Ｄ変換器５-2〜５-4はＡ／Ｄ変換器５-1と同様の構成である。」
　
（２−２）「【００１８】これら一連のステートメントを検出すると、まず制御部７は、ステップＳ１（図２参照）で、直流特性の測定に必要な各種の測定条件（測定対象のピン番号，印加すべき電流／電圧値やタイミングなど）を一旦その内部に保存する。次に、制御部７は、指定された全てのピンを直流測定部２-1〜２-4で同時に測定できるか否かを判別し、それが不可能であれば、指定されたピンを所定本数の測定ピン群に分割し、各測定ピン群についてピン番号と各直流測定部との対応関係を決定する。本実施形態の場合、直流測定部で同時測定できるピン数は４ピン迄であるから、制御部７は指定された８本のピンをピン番号９〜１２の測定ピン群とピン番号１３〜１６の測定ピン群に分割したのち、まずは直流測定部２-1〜２-4をそれぞれピン番号９〜１２に割り当てる。
【００１９】次に、ステップＳ２で、制御部７は測定値保存部９を初期化してその内容をすべてゼロクリアしたのち、処理をステップＳ３に進めて直流特性の測定に入る。ステップＳ３において、制御部７は、デバイスプログラムが設定した各種測定条件といま割り当てたピン番号とを各直流測定部２-1〜２-4へ設定する。これにより、例えば直流測定部２-1では測定対象のピン番号「９」を測定ピン表示レジスタ６-1に格納すると共に、当該ピン番号に関するピンスキャン動作をマルチプレクサ３に指示する。マルチプレクサ３は、ピン番号９のピンがＩＣ１に存在することを確認したのち、当該ピンを直流測定部２-1と接続する。同様に、直流測定部２-2〜２-4がそれぞれピン番号１０〜１２のＩＣピンと接続される。
【００２０】次に、各直流測定部がＩＣ１と接続された後に、制御部７が測定開始指示を直流測定部２-1〜２-4へ送出すると、各直流測定部では、既定の測定時間を設定すると共に当該測定時間が経過したかどうかの監視動作を開始させ、次いで、与えられた測定条件を満足する信号を測定対象となっているピンへ印加する。その後に、上記既定の測定時間が経過した時点で、監視動作を行っていた各直流測定部がこの旨を検出する。そうすると、例えば直流測定部２-1はピン番号９のピンの測定値を取り込み、Ａ／Ｄ変換器５-1へ変換指示を出して当該測定値をディジタル信号へ変換する。次に、直流測定部２-1は、次の測定のために、マルチプレクサ３に対して当該直流測定部とピン番号９のピンの接続を切り離すように指示する。次いで、直流測定部２-1は制御部７に対して試験終了を示す割り込み信号を送出する。以上のステップＳ１〜Ｓ３の処理は、直流測定部２-2〜２-4においても同様に為される。」
　
（２−３）「【００２５】次いで、制御部７は直流測定部２-1〜２-4に対して各々ピン番号１３〜１６を割り当て、ピン番号９〜１２と同様の手順でこれら各ピンの直流試験を実施する。これにより、デバイスプログラムが指定した一回分の直流試験（ピン番号９〜１６に係る試験）が完了したことになる。この後は、処理をステップＳ４（図２）に進め、デバイスプログラムの記述に従って、測定したピン番号９〜１６に関するパス／フェイルの判定等、既存の処理を行う。」
　
が記載されている。
　
　そして、これらの記載から、
　
「指定されたピン（例えば、ピン９〜１６の８ピン）が、信号をピンへ印加し測定値を得る、測定部の台数（例えば、直流測定部２−１〜２−４の４台）を超えた場合には、
　マルチプレクサ３のような、切替手段が、
ＩＣ１のピン（例えば、ピン１〜１６）のうちの指定されたピン（例えば、ピン９〜１６）を
　直流測定部２−１に接続されるピン（例えば、ピン　９，１３。以下、これを「ピングループ１」という。）、
　直流測定部２−２に接続されるピン（例えば、ピン１０，１４。以下、これを「ピングループ２」という。）、
　直流測定部２−３に接続されるピン（例えば、ピン１１，１５。以下、これを「ピングループ３」という。）、
　直流測定部２−４に接続されるピン（例えば、ピン１２，１６。以下、これを「ピングループ４」という。）
となるように、
所定個数（例えば、２、２１の整数）単位に分けた各ピングループ１〜４を各々接続し、
接続制御信号に従って、直流測定部２−１〜２−４の各々に、各ピングループ１〜４に属するうちのいずれか一つのピン（例えば、ピングループ１であれば、ピン９，１３のいずれか一つのピン）を、電気的に接続させる。」
　
ことが認定できる。
　
　したがって、引用例１に記載の発明において、
　選択された信号入力端子及びデータ出力端子（ピンに相当。）の数ｎが、コンパレータ６４及びドライバ６３部（比較器及びドライバ部に相当。）の数ｍを超えた場合（ｎ＞ｍ）に、
　ｍ個（多数に相当。）の入出力切替手段５８（制御部に相当。）が、
被測定ＩＣ７１（半導体装置に相当。）のｎ個の信号入力端子及びデータ出力端子（ピンに相当。）のうちの選択された（選択されたに相当。）信号入力端子及びデータ出力端子（ピンに相当。）を
ｍ個のコンパレータ６４及びドライバ６３部の各々に接続されるピンとなるように、
所定個数（Ｋ、Ｋ１の整数）単位に分けた各ピングループ１〜ｍ（ピングループに相当。）を各々接続し、
接続制御信号に従って（所定の制御信号に応答してに相当。）、ｍ個のコンパレータ６４及びドライバ６３部（比較器及びドライバ部に相当。）の各々に、各ピングループ１〜ｍ（ピングループに相当。）に属するうちのいずれか一つの信号入力端子及びデータ出力端子（ピンに相当。）を、電気的に接続（接続に相当。）させるように構成することは、当業者が容易になし得ることである。
　
　つぎに、上記【相違点２】について検討する。
　引用例１に記載の発明において、
  ピンエレクトロニクス５６（ピンエレクトロニクス（ＰＥ）カードに相当。）が、
ｍ個のコンパレータ６４及びドライバ６３部（比較器及びドライバ部に相当。）に加えて、データセレクタ５９（パターンメモリに相当。）とｍ個の入出力切替手段５８（制御部に相当。）とを含むように構成することは、当業者が必要に応じてなし得ることである。
　
　そして、本願発明の効果は、引用例１に記載された発明及び引用例２に記載された事項に基づいて当業者が予測可能な範囲のものである。
  
　
５．むすび
　以上のとおり、本願発明は、引用例１に記載された発明及び引用例２に記載された事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　そして、本願発明が、特許を受けることができないものであるから、その余の請求項２〜１１に係る発明について検討するまでもなく、本願は拒絶すべきである。
　よって、結論のとおり審決する。