【事件の表示】
　特願２００３−５１４２８０「ＧＰＳシステム追跡アーキテクチャ」拒絶査定不服審判事件〔平成１５年　１月３０日国際公開、ＷＯ０３／０８９９３、平成１７年　５月２６日国内公表、特表２００５−５１５４０３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯 
　本願は、平成１４年７月１８日（パリ条約による優先権主張　２００１年７月１８日、米国）を国際出願日とする出願であって、特許請求の範囲について平成２０年５月２日付けで手続補正がなされ、明細書及び図面について同日付けで誤訳訂正がなされ、平成２０年６月１０日付け（発送日：平成２０年６月１７日）で拒絶査定がなされ、これに対し、平成２０年９月１２日に拒絶査定不服審判が請求されたものである。 
　 
第２　本願発明 
　本願の請求項１ないし１１に係る発明は、上記手続補正による補正並びに誤訳訂正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１１に記載された事項により特定されるとおりのものと認められるところ、請求項１に係る発明は、次のとおりである。
　
「少なくとも１つの全地球的測位システム（ＧＰＳ：Ｇｌｏｂａｌ　Ｐｏｓｉｔｉｏｎｉｎｇ　Ｓｙｓｔｅｍ）衛星を追跡するＧＰＳアーキテクチャであって、
　バス構造と、
　バス構造に接続され、マイクロプロセッサを備える中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）と、
　バス構造に接続され、ソフトウェアコードを記憶するキャッシュメモリと、
　バス構造に接続され、データを記憶するランダムアクセスメモリと、
　バス構造に接続され、起動プログラムを記憶するリードオンリーメモリと、
　ＧＰＳおよび広域補強システム（ＷＡＡＳ：Ｗｉｄｅ　Ａｒｅａ　Ａｕｇｍｅｎｔａｔｉｏｎ　Ｓｅｒｖｉｃｅ）信号を受信し、追跡し、復調するエンジンを備えるＧＰＳエンジンと、
　ＧＰＳアーキテクチャの電力を最適化する制御プログラムを実行するように構成されている電力マネジメントブロックを備え、
　ＧＰＳエンジンが、初期検出モードおよび追跡モードで動作するように構成されており、
　バス構造を経由して少なくとも２つの異なるプロトコルインターフェースと接続可能であることを特徴とするＧＰＳアーキテクチャ。」
（以下、「本願発明」という。）
　
第３　引用文献記載の事項・引用発明
　原査定の拒絶の理由に引用され、本願優先日前に頒布された刊行物である米国特許第５５１９４０３号明細書（以下、「引用文献」という。）には、図面とともに次の事項が記載されている（翻訳は当審による。）。
　
（ａ）「This invention relates in general to Global Positioning Systems (GPS) and communications and in particular to a GPS communications multi-interface.」
（「この発明は、一般的に全地球的測位システム (ＧＰＳ)および通信に関係し、具体的にはＧＰＳ通信マルチインターフェースに関係する。」）
（第１欄第６行目−第８行目）
　
（ｂ）「Accordingly, it is an advantage of the present invention to provide a new and improved apparatus for providing a flexible, adaptable interface between the Global Positioning System (GPS) and a variety of communications systems. 
 To achieve these advantages, a Global Positioning System (GPS) communications multi-interface is contemplated which includes a GPS receiver for generating position information, a processor coupled to the GPS receiver by a bus, and a communications multi-interface coupled to both the GPS receiver and to the processor by the bus. The processor presents the position information to the communications multi-interface capable of interfacing with a wide variety of communications systems.」
（「したがって、全地球的測位システム (ＧＰＳ)と種々の通信システム間の柔軟で適合可能なインターフェースを与える新規な改良装置を提供することがこの発明の1つの利点である。
　これらの利点を実現するために、位置情報を発生するＧＰＳ受信機、バスによりＧＰＳ受信機と結合されるプロセッサ、ＧＰＳ受信機とプロセッサとの両方にバスにより結合される通信マルチインターフェースを含む全地球的測位システム(ＧＰＳ)通信マルチインターフェースが企図される。プロセッサは、種々の通信システムと接続できる通信マルチインターフェースに位置情報を与える。」）
（第２欄第７行目−第１９行目）
　
（ｃ）「The GPS communications multi-interface 10 in FIG. 1 is comprised of a processor 14, a GPS receiver 12, and a communications multi-interface 16. The processor 14, the GPS receiver 12, and the communications multi-interface 16 are interconnected by a processor level bus 30 for internal communications and control. A similar processor level bus 34 is provided for communications to a host computer or processor 41 at bus connection 42.
　Processor 14 has available a number of input/output (I/O) ports and interrupts 45 which may be used in a conventional manner. The processor 14 also has a designated push-to-talk (PTT) port 44 for transmitter control, and a RS-232 port 43 to provide direct communications, should a system design require it. Processor 14 may be any processor or controller including the processor physically resident in GPS receiver 12.」
（「図１のＧＰＳ通信マルチインターフェース１０は、プロセッサ１４、ＧＰＳ受信機１２、通信マルチインターフェース１６から構成される。プロセッサ１４、ＧＰＳ受信機１２、通信マルチインターフェース１６は、内部通信および制御のためにプロセッサ・レベル・バス３０により相互接続される。ホスト・コンピュータまたはプロセッサ４１との通信のために同様なプロセッサ・レベル・バス３４がバス接続４２に設けられている。
 プロセッサ１４は、通常の方法で使用される多数の入力／出力(Ｉ／Ｏ)ポートおよび割り込み４５を備えている。プロセッサ１４は、送信機制御のために指定されたプッシュ・ツー・トーク(ＰＴＴ)ポート４４、システム設計が要求する場合に直接通信を可能にするＲＳ−２３２ポート４３も備えている。プロセッサ１４は、ＧＰＳ受信機１２に物理的に存在するプロセッサを含む任意のプロセッサまたはコントローラでもよい。」）
（第２欄第５４行目−第３欄第２行目）
　
（ｄ）「GPS receiver 12 may be any GPS configuration having L-band frequencies L.sub.1 of 1575.42 MHz to L.sub.2 of 1227.6 MHz, clear access (CA), precise code/encrypted code (P/Y), data encryption, differential GPS, or any workable combination. A direct GPS port 46 is provided as input to GPS receiver 12 for communicating GPS pseudo range data from another differential receiver by any suitable communications means.」
（「ＧＰＳ受信機１２は、1575.42 MHz のL1から1227.6 MHzのL2のL帯域周波数、クリア・アクセス(ＣＡ)、精密コード／暗号化コード(Ｐ／Ｙ)、データ暗号化、ディファレンシャルＧＰＳ、または任意の実行可能な組み合わせをもつ任意のＧＰＳ構成でもよい。ダイレクトＧＰＳポート４６は、任意の適切な通信手段による他のディファレンシャル受信機からのＧＰＳ擬似距離データを伝達するためのＧＰＳ受信機１２の入力として設けられている。」）
（第３欄第８行目−第１５行目）
　
（ｅ）「A plurality of ports to the communications multi-interface 16 of FIG. 1 are provided to allow configuration of the GPS communications multi-interface 10 for nearly any possible communications protocol now or future. Communications multi-interface 16 comprises common controller and distributor 17, status/configuration determiner 47, and serial digital port 48, two-tone (modem) port 49, multi-tone (DTMF, etc.) port 50, and parallel bus 51. Serial digital port 48 provides serial bit stream data of configurable amplitude and ratio to carry bi-directional data stream input/output from the GPS communications multi-interface 16. Two-tone (modem) port 49 provides two-tone sequential modem-type protocols of configurable amplitude, phase, frequency, and rate to carry a data stream input/output to the communications multi-interface 16. Multi-tone port 50 provides multiple tone simultaneous protocols of configurable amplitude, frequency combination, and rate to carry a data stream input/output to the communications multi-interface 16. Parallel bus port 51 provides a parallel bus of configurable width, amplitude, and rate to carry data input/output to communications multi-interface 16.
　Serial digital port 48 denotes a plurality of interface specifications such as RS-232, RS-422, etc. Two-tone (modem) 49 port handles two-tone modem communications. Multi-tone port 50 handles two or more simultaneous tone communications, such as DTMF, etc. Parallel bus 51 handles communications in an interface format such as 1553, Centronix, AT, etc.
　Communications multi-interface 16 routes data bi-directionally in a bus based format conversion process. Data may be handled simultaneously or separately over the four classes of communication protocol and be sent in any one of a number of specific formats within each class. The communications multi-interface 16 also provides information as to what its correct settings are through status/configuration determiner 47. The communications multi-interface 16 can be dynamically reconfigured under control of an internal or external processor, such as processor 14, and can provide any and all data, configuration, and control over processor bus 30. Communications multi-interface 16 may contain normal processor 14 communications paths such as I/O interrupts, and RS-232 as well.
　・・・
　The GPS communications multi-interface 10 data configurations in FIG. 1 can include any data stream form or protocol at any data rate technically achievable by the chosen semiconductor technology. Such data configurations may be comprised of serial, parallel, two-tone, or multiple-tone combinations with controlled amplitude, timing, rates, and frequencies.」
（「図１の通信マルチインターフェース１６に対する複数のポートは、現在および将来のほとんどすべての考えられる通信プロトコルのためのＧＰＳ通信マルチインターフェース１０の構成を可能にするために設けられている。通信マルチインターフェース１６は、共通制御分配器１７、状態／構成決定器４７、シリアル・デジタル・ポート４８、ツートーン(モデム)ポート４９、マルチトーン(ＤＴＭＦ等)ポート５０、パラレル・バス５１から構成されている。シリアル・デジタル・ポート４８は、ＧＰＳ通信マルチインターフェース１６からの双方向データ・ストリーム入力／出力を運ぶ設定変更可能な振幅および速度のシリアル・ビット・ストリーム・データを与える。ツートーン(モデム)ポート４９は、データ・ストリーム入力／出力を通信マルチインターフェース１６に伝える設定変更可能な振幅、位相、周波数、速度のツートーン・シーケンシャル・モデム型プロトコルを与える。マルチトーン・ポート５０は、データ・ストリーム入力／出力を通信マルチインターフェース１６に伝える設定変更可能な振幅、位相、周波数の組み合わせ、速度のマルチトーン同時プロトコルを与える。パラレル・バス・ポート５１は、データ入力／出力を通信マルチインターフェース１６に伝える設定変更可能な幅、振幅、速度のパラレル・バスを提供する。
　シリアル・デジタル・ポート４８は、ＲＳ−２３２、ＲＳ−４２２等のような多数のインターフェース仕様を表している。ツートーン(モデム)ポート４９は、ツートーンモデム通信を取り扱う。マルチトーン・ポート５０は、ＤＴＭＦ等のような２以上の同時トーン通信を取り扱う。パラレル・バス５１は、１５５３、セントロニクス、ＡＴ等のようなインターフェース・フォーマットの通信を取り扱う。
　通信マルチインターフェース１６は、バスに基づいたフォーマット変換プロセスでデータを双方向に送り出す。データは、４つのクラスの通信プロトコルで同時または別々に取り扱われ、かつ、各クラス内の多数の特定フォーマットの１つで送り出されてもよい。通信マルチインターフェース１６は、正しい設定に関する情報も状態／構成決定器４７経由で与える。通信マルチインターフェース１６は、プロセッサ１４のような内部または外部プロセッサの制御の下で動的に再構成され、プロセッサ・バス３０経由ですべてのデータ、設定、制御を与えることができる。通信マルチインターフェース１６は、Ｉ／Ｏ割り込みのような通常のプロセッサ１４の通信経路およびＲＳ−２３２を同様に含んでもよい。
・・・
　図１のＧＰＳ通信マルチインターフェース１０のデータ構成は、選択された半導体技術により技術的に達成できる任意のデータ速度のデータ・ストリーム形式またはプロトコルを含む。このようなデータ構成は、制御された振幅、タイミング、速度、周波数の組合せによるシリアル、パラレル、ツートーン、またはマルチトーンからなるものでもよい。」）
（第３欄第１６行目−第４欄第９行目）
　
　
（ア）上記記載（ａ）乃至（ｅ）及び図１より、 
「ＧＰＳ通信マルチインターフェース１０(GPS communications multi-interface 10）であって、
プロセッサ・レベル・バス３０(processor level bus 30)と、
プロセッサ・レベル・バス３０に接続された、プロセッサ１４(processor 14)と、
プロセッサ・レベル・バス３０に接続された、ＧＰＳ受信機１２(GPS receiver 12)と、
プロセッサ・レベル・バス３０に接続された、通信マルチインターフェース１６(communications multi-interface 16)を備え、
通信マルチインターフェース１６は、共通制御分配器１７(common controller and distributor 17)、状態／構成決定器４７(status/configuration determiner 47)、シリアル・デジタル・ポート４８(serial digital port 48)、ツートーン（モデム）ポート４９(two-tone (modem) port 49)、マルチトーン（ＤＴＭＦ等）ポート５０(multi-tone (DTMF, etc.) port 50)、パラレル・バス５１(parallel bus 51)から構成されている、ＧＰＳ通信マルチインターフェース１０」 
との技術事項が読み取れる。 
　 
（イ）上記記載（ｃ）、（ｅ）及び図１より、
　通信マルチインターフェース１６は、「シリアル・デジタル・ポート４８(serial digital port 48)、ツートーン（モデム）ポート４９(two-tone (modem) port 49)、マルチトーン（ＤＴＭＦ等）ポート５０(multi-tone (DTMF, etc.) port 50)、パラレル・バス５１(parallel bus 51)」から構成され、それぞれ異なる通信プロトコルで通信を行うものであり、また、ＧＰＳ通信マルチインターフェース１０はプロセッサ・レベル・バス３０を経由して通信マルチインターフェース１６と接続するものであるから、
「ＧＰＳ通信マルチインターフェース１０は、プロセッサ・レベル・バス３０を経由して複数の異なる通信プロトコルのインタフェースと接続する」
との技術事項が読み取れる。 
　  
（ウ）上記記載（ａ）乃至（ｄ）より、
　引用文献に記載のＧＰＳ受信機１２は、全地球的測位システムとして働くものであるから、ＧＰＳ受信機が本来備えるべき構成である「ＧＰＳ信号の初期検出モードおよび追跡モード」を当然に備えており、該構成によりＧＰＳ信号を受信し、追跡し、復調しているものと解される。
　
　
　以上の技術事項（ア）乃至（ウ）を総合勘案すると、引用文献には次の発明が記載されているものと認められる。 
　 
「全地球的測位システム(GPS)衛星を追跡するＧＰＳ通信マルチインターフェース１０（GPS communications multi-interface 10）であって、
　プロセッサ・レベル・バス３０（processor level bus 30）と、
　プロセッサ・レベル・バス３０に接続される、プロセッサ１４（processor 14）と、
　ＧＰＳ信号を受信し、追跡し、復調するＧＰＳ受信機１２（GPS receiver 12）と、を備え、
　ＧＰＳ受信機１２が、初期検出モードおよび追跡モードで動作するように構成されており、
　プロセッサ・レベル・バス３０を経由して複数の異なる通信プロトコルのインターフェースと接続するＧＰＳ通信マルチインターフェース。」
（以下、「引用発明」という。） 
　　
　　
第４　対比 
　本願発明と引用発明とを対比する。 
（１）引用発明の「全地球的測位システム(GPS)衛星を追跡する」は、本願発明の「少なくとも１つの全地球的測位システム（ＧＰＳ：Ｇｌｏｂａｌ　Ｐｏｓｉｔｉｏｎｉｎｇ　Ｓｙｓｔｅｍ）衛星を追跡する」に相当する。
　
（２）引用発明の「ＧＰＳ通信マルチインターフェース１０(GPS communications multi-interface 10）」は、ＧＰＳによる測位をし、インターフェースと接続する構造であるから、本願発明の「ＧＰＳアーキテクチャ」に相当する。
　
（３）引用発明の「プロセッサ・レベル・バス３０（processor level bus 30）」は、本願発明の「バス構造」に相当する。 
　 
（４）引用発明の「プロセッサ・レベル・バス３０に接続される、プロセッサ１４(processor 14)」は、本願発明の「バス構造に接続され、マイクロプロセッサを備える中央処理装置」に相当する。
　
（５）引用発明の「ＧＰＳ受信機１２」は、本願発明の「ＧＰＳエンジン」に相当する。また、引用発明の「ＧＰＳ信号を受信し、追跡し、復調するＧＰＳ受信機１２(GPS receiver 12)」と、本願発明の「ＧＰＳおよび広域補強システム（ＷＡＡＳ：Ｗｉｄｅ　Ａｒｅａ　Ａｕｇｍｅｎｔａｔｉｏｎ　Ｓｅｒｖｉｃｅ）信号を受信し、追跡し、復調するエンジンを備えるＧＰＳエンジン」とは、「ＧＰＳ信号を受信し、追跡し、復調するエンジンを備えるＧＰＳエンジン」である点で共通する。
　
（６）引用発明の「複数の異なる通信プロトコルのインターフェースと接続する」は、本願発明の「少なくとも２つの異なるプロトコルインターフェースと接続可能である」に相当する。 
　
　そうすると、本願発明と引用発明とは、次の一致点で一致し、次の相違点１ないし３で相違する。 
　 
［一致点］ 
「少なくとも１つの全地球的測位システム（ＧＰＳ：Ｇｌｏｂａｌ　Ｐｏｓｉｔｉｏｎｉｎｇ　Ｓｙｓｔｅｍ）衛星を追跡するＧＰＳアーキテクチャであって、
　バス構造と、
　バス構造に接続され、マイクロプロセッサを備える中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）と、
　ＧＰＳ信号を受信し、追跡し、復調するエンジンを備えるＧＰＳエンジンと、を備え、
　ＧＰＳエンジンが、初期検出モードおよび追跡モードで動作するように構成されており、
　バス構造を経由して少なくとも２つの異なるプロトコルインターフェースと接続可能であるＧＰＳアーキテクチャ。」 
　 
［相違点１］ 
　本願発明では、ソフトウェアコードを記憶するキャッシュメモリと、データを記憶するランダムアクセスメモリと、起動プログラムを記憶するリードオンリーメモリとを備えているのに対して、引用発明１は、キャッシュメモリ、ランダムアクセスメモリおよびリードオンリーメモリを備えるのか不明である点。
　 
［相違点２］
　本願発明では、ＧＰＳエンジンがＧＰＳ信号の他に、広域補強システム信号を受信し、追跡し、復調するのに対して、引用発明１では、広域補強システム信号の処理を行うのか不明である点。
　
［相違点３］
　本願発明では、ＧＰＳアーキテクチャーの電力を最適化する制御プログラムを実行するように構成されている電力マネジメントブロックを備えているのに対して、引用発明１は、そのような電力マネジメントブロックを備えていない点。
　
　
第５　判断 
　上記相違点について検討する。 
[相違点１]について
　この種のＧＰＳアーキテクチャにおいて、ランダムアクセスメモリと、リードオンリーメモリとを備えたものとすることは、例えば原審で引用された刊行物である特開平７−２０９４０７号公報（特に、【００３５】、図１−５の記載を参照。）に開示されるように、周知の技術に過ぎない。
　また、キャッシュメモリの採用は一般的なものであり、必要に応じて適宜なし得る設計的事項である。
（例えば、特開平５−１２０１２４号公報（特に、【０００２】−【０００３】の記載を参照。）、特開平９−２５８９９８号公報（特に、【０００６】−【０００７】、【００２３】の記載を参照。）、特開平１１−８９２１８号公報（特に、【００６６】、【００６８】−【００６９】、図９−図１１の記載を参照。）、Greg Turetzky, Leon Peng, Robert Tso, Jerry Knight, Catching the Wave:SiRF’s New Architecture Tackles GPS for Consumer Products, ION GPS　1999, P.771-775(特に、「GPS2e」の欄、Figure 2の記載を参照。)）
　したがって、引用発明において、上記相違点１に係る本願発明の構成を採用することは当業者が容易になし得ることである。
　
[相違点２]について
　この種のＧＰＳアーキテクチャにおいて、ＧＰＳ信号のみではなく、広域補強システム信号も取り扱う構成を採用することは周知の技術（例えば、原審で引用された刊行物であるP G Mattos, WAAS/EGNOS-READY 2-CHIP GPS CHIPSET,Satellite Systems for Mobile Communications and Navigation, IEE 1996, P.24-27（特に、第1頁左欄の記載を参照。）、上記Greg Turetzky, Leon Peng, Robert Tso, Jerry Knight, Catching the Wave:SiRF’s New Architecture Tackles GPS for Consumer Products, ION GPS　1999, P.771-775(特に、「GPS2e」の欄、Figure 2の記載を参照。)）であり、引用発明において、上記相違点２に係る本願発明の構成を採用することは当業者が容易になし得ることである。
　 
[相違点３]について
　この種のＧＰＳアーキテクチャにおいて電力を最適化することは周知な課題であり、また電力を最適化する制御プログラムを実行するように構成して電力マネジメントを行うことは周知の技術（例えば、原審で引用された刊行物である特表平１１−５１３７８８号公報（特に、請求項１１，７９，８１，８７，８８，９３の「電力管理回路」、第２２頁第１０行目−第２０行目の「本発明の一つの実施形態によると、電力管理回路は、メモリ１９に記憶された電力管理アルゴリズムを使用して実現してよいことも理解される。このアルゴリズムはプロセッサ１０を制御し、これは送信電力制御部１８を制御する。送信電力制御部１８は、通信信号の送信後に送信電力制御ユニット１８によって変調器１１、変換器１２および増幅器１３が低電力状態になるよう、電力増幅器１３、変換器１２および変調器１１に制御された電力信号を供給する。これらの構成要素は、通常、通信リンク１４ａを通してさらに送信が必要になるまで、この低電力状態にある。この実施形態の典型的な例は、移動ユニット１００が双方向の受信機および送信機の機能を実行し、送信機が送信していない時には送信機の電源が切断されている（または消費電力が低下する）双方向のページャー・システムである。」、第２５頁第２行目−第２７頁第７行目の「ＤＳＰ１０で実行される信号処理の詳細は・・・理解することができる。当業者には、下記の信号処理を実行するためのマシン・コードまたは他の適切なコードがメモリ１９に記憶されていることが明白である。・・・十分な量のデータが収集されたら、プロセッサ１０はＲＦ／ＩＦ変換器７およびＡ／Ｄ変換器８を少なくともある期間（例えば所定の短期間）だけ低電力状態にすることにより、これらの構成要素の電力消費量を削減する。・・・第８図に示すように、この低電力と完全電力とのサイクルを繰り返すことができ、これについて以下で検討する。」、第３７頁第２１行目−第３８頁第３行目の「プロセッサ４２１は、一つの実施形態では変調器４２５、ＩＦ／ＲＦ変換器４２７および電力増幅器４２９を含む送信機セクションの消費電力を削減することにより、第７Ａ図に示した結合型ＧＰＳおよび通信システムの電力消費を制御する。・・・。同様の方法で、プロセッサ４２１は、メモリ４２０（ＥＰＲＯＭまたはＥＥＰＲＯＭメモリでよい）に記憶されている電力管理プログラムの制御下で、ＧＰＳ信号を受信していない時には、ＧＰＳ受信機セクションを低電力消費モードにすることができる。例えば、低消費電力モードでは、変換器４０７および４１１に電力を供給しなくてもよい。」、第３９頁第５行目−第１３行目の「第８図は、共用回路を有する結合型ＧＰＳおよび通信システムの消費電力量を節約し、削減するための本発明による典型的な方法を示す。・・・。この方法は通常、メモリ１９に記憶されているプログラムの制御の下で電力削減を制御するプロセッサ１０によって操作される。電力削減は、通常、様々な構成要素への電力相互接続部を制御することによって達成される。電力削減は、通常、様々な構成要素への電力相互接続部を制御することによって達成される。例えば、送信機セクションは、送信電力制御部１８を通して、相互接続を制御された電力を受ける。同様に、受信機セクションは、共用する受信機セクションの構成要素（例えば変換器７および８）に電力を供給する電力制御接続部（図示せず）を通して電力を受けることができる。」）、上記特開平７−２０９４０７号公報（特に、請求項１０、【００２７】の記載を参照。）、米国特許第５５９２１７３明細書（特に、FIG.1、FIG.4及びそれらに関連する記載を参照。）、Greg Turetzky,Jerry Knight,Chuck Norman,SiRFstarI/LX Low Power GPS Architecture,ION GPS 1997,P.75-79、Jerry Knight,Greg Turetzky,Charles Norman,Dennis Hilgenberg,SiRF’s LOW POWER RECEIVER ADVANCES,ION GPS 1998,P.299-305）であるから、引用発明において、上記相違点３に係る本願発明の構成を採用することは当業者が容易になし得ることである。
　
　そして、本願発明の作用効果も、引用発明及び周知の技術から当業者が予測可能なものであって格別のものではない。 
　 
　したがって、本願発明は、引用発明及び周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　
　
第６　むすび 
　したがって、本願発明は、引用発明及び周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　以上のとおりであるから、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。 
　よって、結論のとおり審決する。