(57)【特許請求の範囲】
【請求項１】
半導体基板の表面において成長時導入欠陥を検出する方法であって、
９００℃〜１２５０℃の第１の温度で、半導体基板の表面から酸化物を除去するのに十分な期間に亘って、半導体基板の表面を、水素を含む第１の還元性雰囲気にさらすことと、
前記第１の温度より低い８００℃〜１１００℃の第２の温度で、半導体基板の表面をエッチングするのに十分であって且つ当該半導体基板に含まれる成長時導入欠陥の位置を示すのに十分な期間に亘って、半導体基板の表面を、塩化水素、臭化水素、ヨウ化水素、及び、これらの組み合わせからなる群から選択された気体のエッチャントと水素とを含む第２の還元性雰囲気にさらすことと、
位置が示された成長時導入欠陥をその上に有する半導体基板の表面を光学検出装置によりスキャンすることと、を有する方法。
【請求項２】
前記半導体基板には、２つの主要な略平行な表面を有する半導体ウェハが含まれ、
当該表面の一方は、基板のフロント表面であり、当該表面の他方は、基板のバック面であり、
さらに、前記半導体基板が、
前記フロント表面と前記バック表面とを繋ぎ合わせる周縁端と、
前記フロント表面と前記バック表面との間に形成された中央面と、を備える請求項１記載の方法。
【請求項３】
前記半導体ウェハは、シリコン、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化珪素、砒化ガリウム、窒化ガリウム、リン化インジウム、砒化インジウムガリウム、ゲルマニウム、及び、これらの組み合わせからなる群から選択された材料を含む請求項２記載の方法。
【請求項４】
前記半導体ウェハには、チョクラルスキー法により成長させた単結晶シリコンインゴットをスライスして得られたウェハが含まれる請求項２記載の方法。
【請求項５】
前記成長時導入欠陥は、ＣＯＰ、酸素析出物、Ａ欠陥、及び、ＤＳＯＤからなる群から選択される請求項１記載の方法。
【請求項６】
前記第２の還元性雰囲気には、水素及び約０．０５％〜約５％の濃度の気体の塩化水素が含まれる請求項１記載の方法。
【請求項７】
前記第２の還元性雰囲気には、水素及び約０．２５％〜約１％の濃度の気体の塩化水素が含まれる請求項１記載の方法。
【請求項８】
前記第２の温度は、９００℃〜１０５０℃である請求項１記載の方法。
【請求項９】
前記半導体基板の表面を前記第１の還元性雰囲気にさらす前に、８００℃〜１１５０℃の第３の温度で少なくとも２時間、前記半導体基板を加熱することを含む熱サイクルに、前記半導体基板を供することをさらに有する請求項１記載の方法。
【請求項１０】
前記第３の温度は、９００℃〜１０００℃であり、前記熱サイクルの期間は、２時間〜２０時間である請求項９記載の方法。
【請求項１１】
複数の半導体ウェハを分類する方法であって、
９００℃〜１２５０℃の第１の温度で、半導体基板の表面から酸化物を除去するのに十分な期間に亘って、複数の半導体基板を、水素を含む第１の還元性雰囲気にさらすことと、
前記第１の温度より低い８００℃〜１１００℃の第２の温度で、複数の半導体基板の表面をエッチングするのに十分であって且つ当該複数の半導体基板に含まれる成長時導入欠陥の位置を示すのに十分な期間に亘って、前記複数の半導体ウェハを、塩化水素、臭化水素、ヨウ化水素、及び、これらの組み合わせからなる群から選択された気体のエッチャントと水素とを含む第２の還元性雰囲気にさらすことと、
位置が示された成長時導入欠陥のため、前記ウェハの表面を光学的検出装置によりスキャンすることと、
検出された欠陥のタイプ、濃度、及び、サイズに基づいて、前記ウェハを分類することと、を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、半導体基板の品質を評価するためのプロセスに関する。より詳細には、本発明は、半導体表面上において結晶関連欠陥の位置を示し及び結晶関連欠陥をカウントするための改良されたプロセスに関する。
【背景技術】
【０００２】
半導体電子部品の製造のための大抵のプロセスの開始材料である単結晶シリコンは、一般的に、いわゆるチョクラルスキー（"Ｃｚ"）法により作製される。この方法において、多結晶シリコン（"ポリシリコン"）を坩堝に投入し、溶融し、種結晶(seed crystal)を溶融シリコンに接触させ、その後、ゆっくりと引き上げることにより単結晶を成長させる。ネックの形成が完了した後、所望の若しくは目的の直径に達するまで引き上げ速度及び／又は溶融温度を低下させることにより、結晶の直径を大きくする。その後、おおよそ一定の直径を有する結晶の円柱状本体部を、溶融面(melt level)が低下することを補償しつつ、引き上げ速度及び溶融温度を制御することにより成長させる。成長プロセスの終点近くであるが、溶融シリコンが坩堝から無くなる前において、シリコン直径は徐々に減少し、エンドコーンが形成される。典型的には、当該エンドコーンは、結晶引き上げ速度を速くし及び坩堝に供給される熱を増加させることにより作製される。直径が十分小さくなったとき、結晶は溶融液から分離される。
【０００３】
その後、チョクラルスキー成長インゴットは切断され、実質的にコーン形状の端部が除去される。当該インゴットの中央円柱状部分は複数のセグメントに分割され、各セグメントはスライスされて複数のウェハとされる。各ウェハを、例えば、その２つの反対側の面がフラットになるように研削及び研磨することにより仕上げ加工し、その後、ダスト、残留粒子、先行する材料除去工程の間ダメージを受けた領域が除去されるように、例えば、化学エッチング工程によりエッチングしてもよい。
【０００４】
最近、チョクラルスキー成長シリコンは、当該成長プロセスに関連する多数の様々な欠陥を含んでいる(host)であろうと理解されるようになってきた。これらの欠陥には、様々なサイズの空孔凝集体、様々なサイズの格子間凝集体、使用される特定の結晶化プロセスに依存したサイズを有する酸素沈殿物が含まれる。これらの欠陥の密度が典型的に比較的低いと、これらの欠陥は、複雑な高集積回路の製造において、材料の生産ポテンシャルに大きな影響を与えうる。結果として、そのような欠陥を正確で効率的に決定することは、品質保証及びプロセス制御の両方の目的にとって重要である。
【０００５】
空孔タイプの欠陥は、例えば、Ｄ欠陥等の観察可能な結晶欠陥の起源(origin)と認識されている。空孔タイプの欠陥は、通常、欠陥（以下に限定される訳ではないが、フローパターン欠陥（ＦＰＤ）、ゲート酸化物完全性(ＧＯＩ(Gate Oxide Integrity))欠陥、クリスタルオリジネーテッドパーティクル(ＣＯＰ)欠陥、クリスタルオリジネーテッドライトポイント(ＬＰＤ)欠陥、および、直接表面酸化欠陥（ＤＳＯＤとも称される）、並びに、赤外線散乱技術（例えば、走査型赤外線顕微鏡法）によって観察されるある種のバルク欠陥およびレーザー走査トモグラフィー欠陥（ＬＳＴＤ）を含む）を同定するために一般的に使用される１以上のテスト方法にしたがって命名される(referred to)。過剰な空孔領域には、リング状の酸化誘起積層欠陥(oxidation induced stacking faults)(ＯＩＳＦ)の核として機能する欠陥も存在する。この特定の欠陥は、過剰な空孔の存在によって引き起こされる高温核形成酸素凝集体(high temperature nucleated oxygen agglomerate)であると考えられる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
自己格子間原子に関連する欠陥は、あまり研究されていない。当該欠陥は、一般的に、低密度の格子間タイプの転位ループ若しくは転位ネットワークであると考えられている。そのような欠陥は、ゲート酸化物完全性欠陥（重要なウェハ性能基準）の原因となることはないが、しかしながら、それらは、電流リークの問題に通常関連する他のタイプのデバイス欠陥の原因であると広く認識されている。多くの欠陥は、比較的小さく、非常に低い密度を有しうるため、可能性として考えられる任意の結晶関連欠陥が結晶内の所定の位置に存在するか若しくは所定のウェハ上に存在するかを決定することは、面倒なプロセスとなり得る。より詳細には、大きな空孔凝集体が、研磨されたウェハの表面検査により検出されうるけれども、研磨されたウェハフォームにおいて、非常に小さな空孔凝集体、酸素析出物、格子間凝集体は容易には検出されない。そのようなケースにおいて、ＦＰＤ、ＤＳＯＤ、ＬＳＴＤ等の面倒な試験及び／又はさらされた表面を劈開及びエッチングすることと関連する熱サイクルは、欠陥密度の位置を示しカウントするために必要とされる。さらに、これらの方法の殆どは、密度を定量するためのマニュアル検査及びカウント手段を必要とする。
【課題を解決するための手段】
【０００７】
そのため、端的には、本発明は、半導体基板の表面において成長導入時欠陥（grown-in-defect）を検出するための方法を対象とする。当該方法は、半導体シリコン基板の表面をエッチングするのに十分であって且つ当該半導体シリコン基板に含まれる成長時導入欠陥の位置を示すのに十分な温度において及びそのような十分な期間に亘って、半導体基板の表面を、塩化水素、臭化水素、ヨウ化水素、及び、これらの組み合わせからなる群から選択された気体のエッチャントを含む還元性雰囲気にさらすこと、及び、半導体シリコン基板上において、位置が示された成長時導入欠陥を有する半導体シリコン基板の表面を光学検出装置によりスキャンすること、を含む。
【０００８】
本発明は、さらに、成長時導入欠陥を含む半導体基板を対象とする。当該半導体基板は、半導体シリコン基板の表面をエッチングするのに十分であって且つ半導体シリコン基板に含まれる成長時導入欠陥の位置を示すのに十分な温度において及びそのような十分な期間に亘って、半導体基板の表面を、気体の塩化水素を含む還元性雰囲気にさらすことを含むプロセスにより形成される。
【０００９】
本発明は、さらに、複数の半導体ウェハを分類する方法を対象とする。当該方法は、半導体シリコン基板の表面をエッチングするのに十分であって且つ当該半導体シリコン基板に含まれる成長時導入欠陥の位置を示すのに十分な温度において及びそのような十分な期間に亘って、当該複数の半導体ウェハを、塩化水素、臭化水素、ヨウ化水素、及び、これらの組み合わせからなる群から選択された気体のエッチャントを含む還元性雰囲気にさらすこと、及び、位置が示された成長時導入欠陥のため、ウェハの表面を光学検出装置によりスキャンすること、及び、検出された欠陥のタイプ、濃度、及び、サイズに基づいてウェハを分類することを含む。
【００１０】
本発明の他の対象物及び特徴を、以後、部分的に明らかにし、部分的に指摘する。
【図面の簡単な説明】
【００１１】
【図１Ａ】図１Ａ及び図１Ｂは、本発明に係る、ＨＣｌエッチングの前のウェハの表面上に形成された酸素析出物の説明図（図１Ａ）と、本発明に係る、ＨＣｌエッチング後のウェハ上に形成された酸素析出物の説明図（図１Ｂ）とを示す。図１Ｂは、本発明のプロセスにより酸素析出物の位置が示されることを示している。
【図１Ｂ】図１Ａ及び図１Ｂは、本発明に係る、ＨＣｌエッチング前のウェハの表面上に形成された酸素析出物の説明図（図１Ａ）と、本発明に係る、ＨＣｌエッチング後のウェハ上に形成された酸素析出物の説明図（図１Ｂ）とを示す。図１Ｂは、本発明のプロセスにより酸素析出物の位置が示されることを表している。
【図２Ａ】図２は、ウェハの表面上における格子間欠陥（バンド）及び酸素析出物（中央）のマップである。当該格子間欠陥及び酸素析出物は、本発明のプロセスにより位置が示されている。
【図２Ｂ】図２は、ウェハの表面上における格子間欠陥（バンド）及び酸素析出物（中央）のマップである。当該格子間欠陥及び酸素析出物は、本発明のプロセスにより位置が示されている。
【図２Ｃ】図２は、ウェハの表面上における格子間欠陥（バンド）及び酸素析出物（中央）のマップである。当該格子間欠陥及び酸素析出物は、本発明のプロセスにより位置が示されている。
【図３】図３は、ウェハの端部における低密度酸素析出物のマップである。当該低密度酸素析出物は、本発明のプロセスにより位置が示されている。
【図４】図４は、ウェハの表面の格子間欠陥のマップである。当該格子間欠陥は、本発明のプロセスにより位置が示されている。
【図５】図５は、ウェハの表面のＤＳＯＤのマップである。当該ＤＳＯＤは、本発明のプロセスにより位置が示されている。
【発明を実施するための形態】
【００１２】
本発明は、概して、半導体基板の品質を評価するためのプロセスに関する。より詳細には、本発明は、半導体表面上の結晶関連欠陥の位置を示し及び結晶関連欠陥をカウントするための改良されたプロセスに関する。さらにより詳細には、本発明のプロセスは、半導体基板において成長時導入欠陥の位置を示すことを対象とする。”成長時導入欠陥”は、例えばチョクラルスキー結晶成長法等の結晶成長法に起因する欠陥を意味する。例示的な成長時導入欠陥には、ＣＯＰ、酸素析出物、Ａ欠陥、及びＡ欠陥と同様な他の転位関連欠陥（例えば、積層欠陥、ＯＩＳＦ、及び、スリップ欠陥）、及び、ＤＳＯＤが含まれる。
【００１３】
本発明の方法によれば、半導体基板の表面は、還元性雰囲気中において気体のエッチャントによりエッチングされ、半導体基板の表面において成長時導入欠陥の位置が示され(delineate)若しくはデコレートされる(decorate)。端的に言えば、本プロセスは、半導体シリコン基板の表面をエッチングするのに十分であって且つ半導体シリコン基板に含まれる成長時導入欠陥の位置を示すのに十分な時間において及びそのような十分な期間に亘って、半導体基板の表面を、気体のエッチャントを含む還元性雰囲気にさらすことを含む。位置が示された成長時導入欠陥を半導体シリコン基板の上に有する半導体シリコン基板の表面は、その後、光学検出装置によりスキャンされる。
【００１４】
半導体基板は、２つの主要な実質的に平行な表面を有する半導体を備え、そのうち一方は、基板のフロント表面であり、その他方は、基板のバック表面である。当該フロント表面とバック表面とを繋ぎ合わせる周縁端及び中央平面は、フロント表面とバック表面との間に位置する。本明細書において記載されたいずれかのオペレーションの前において、基板のフロント表面とバック表面とは実質的に同じであってもよい。単に簡便のため、及び、概して、本発明の方法に係るオペレーションが実行される表面を区別するため、表面を、”フロント表面”若しくは”バック表面”と称する。本発明のいくつかの実施の形態において、本発明のオペレーションは、半導体基板のフロント表面上において実行される。本発明のいくつかの実施の形態において、本発明のオペレーションは、半導体基板のフロント表面上及びバック表面上の両方において実行される。
【００１５】
いくつかの実施の形態において、半導体基板は、半導体ウェハを含む。好ましい実施の形態において、半導体ウェハは、シリコン、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化珪素、砒化ゲルマニウム、窒化ゲルマニウム、リン化インジウム、砒化インジウムゲルマニウム、ゲルマニウムからなる群から選択された材料を含む。半導体ウェハは、例えば、多層構造において、そのような材料の組み合わせを含んでいてもよい。特定の好ましい実施の形態において、半導体ウェハは、単結晶シリコンウェハからスライスされたウェハを含んでいる。当該単結晶シリコンウェハは、従来のチョクラルスキー結晶成長法にしたがって成長させた単結晶インゴットからスライスされる。そのような方法、並びに、標準的なシリコンスライス技術、ラッピング技術、エッチング技術、研磨技術は、例えば、Ｆ．シムラ, 半導体シリコン結晶技術, アカデミックプレス, １９８９年、及び、シリコンケミカルエッチング,（Ｊ．グラブマイヤーｅｄ．）スプリンガー, Ｎ.Ｙ., １９８２年に開示されている（これらの文献は、引用することにより本明細書において援用する）。いくつかの実施の形態において、半導体シリコン基板は、少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、若しくは、４５０ｍｍの公称直径を有する、ＣＺ法により成長させた研磨シリコンウェハである。典型的には、当該ウェハは、約１５０ｍｍ〜４５０ｍｍ、より典型的には約２００ｍｍ〜４５０ｍｍ、若しくは、約３００ｍｍ〜約４５０ｍｍの公称直径を有する。いくつかの実施の形態において、公称直径は、１５０ｍｍ、２００ｍｍ、３００ｍｍ若しくは４５０ｍｍである。
【００１６】
本発明の方法は、フロント表面を横断する、若しくは、当該エッチング工程により除去される表面層の量に依存して当該フロント表面からある深さの範囲に配置された成長時導入欠陥の位置を示す及び／又はデコレートするため、半導体基板のフロント表面をエッチングする工程が含まれる。当該エッチング工程は、気体のエッチャントを含む還元性雰囲気下実行される。気体のエッチャントには、シリコンをエッチングすることができ且つ結晶学的欠陥の位置を示すことができる任意の気体材料が含まれる。そのような気体のエッチャントには、例えば、塩化水素、臭化水素、及び／又は、ヨウ化水素が含まれる。好ましい実施の形態において、気体のエッチャントには塩化水素が含まれる。好ましい実施の形態において、エッチングは高温で行われる。
【００１７】
半導体基板のエッチング工程は、約１１００℃以下の温度、例えば、約８５０℃〜約１１００℃、好ましくは、約９００℃〜約１１００℃の温度を達成することができる反応炉において行ってもよい。さらに、当該反応炉は、ガス入口及びガス出口を備え、当該ガス入口は、反応炉チャンバ内の大気を調節することができる。本発明のいくつかの実施の形態において、本発明の方法を実行するに適した反応炉は、エピタキシャル反応炉である。それゆえ、いくつかの実施の形態において、エピタキシャル反応炉のチャンバ内に半導体基板を投入してもよい。本発明のプロセスに適した例示的なエピタキシャル反応炉は、ＡＳＭインターナショナルにより製造されたイプシロンＥ３０００シングルウェハエピタキシャルリアクションである。他の反応炉チャンバには、アプライドマテリアルにより商標名センチュラの名称の下、販売されたものが含まれる。
【００１８】
本発明の方法によれば、半導体基板は還元性雰囲気にさらされる。本発明の好ましい実施の形態において、当該還元性雰囲気にはＨ２が含まれる。当該還元性雰囲気は、塩化水素がウェハ表面と反応するようにウェハ表面から酸化物を除去するのに適している。好適には、当該還元性雰囲気は、ウェハ表面を滑らかにしてもよい。
【００１９】
本発明の方法のいくつかの実施の形態において、半導体基板は、還元性雰囲気にさらされている間加熱される。いくつかの実施の形態において、反応炉の温度は、還元性雰囲気にさらされる前に上昇させてもよい。いくつかの実施の形態において、当該温度は、還元性雰囲気が反応炉内に導入された後上昇させてもよい。一般的に、半導体シリコン基板は、少なくとも約８５０℃、典型的には、少なくとも約９００℃の温度まで加熱され、約５秒〜約１８０秒、例えば、約５秒〜約１２０秒、好ましくは、約１５秒〜約６０秒、例えば、約３０秒の間、そのような温度に保持される。事前加熱は、シリコン表面から酸化物を除去するのに十分な期間に亘って実行することが好ましい。半導体シリコン基板は、約９００℃〜約１２５０℃、例えば、約９００℃〜１１００℃、より好ましくは、約１１００℃の温度まで、約３０秒間加熱することが好ましい。
【００２０】
半導体基板を高温に保持した後、いくつかの実施の形態において、温度を、約８００℃〜約１１００℃、好ましくは、約９００℃〜約１０５０℃まで低下させる。好ましい実施の形態において、温度を１０００℃まで低下させる。温度低下は、エッチングステップが、所定のエッチング濃度に対して温度感受性を有するため、起こる。
【００２１】
反応炉チャンバにおいて所望の温度に達する前に若しくは所望の温度に達する際に、気体のエッチャントを還元性雰囲気中に導入する。好ましい実施の形態において、気体のエッチャントには塩化水素が含まれる。塩化水素は、所望のＨＣｌ濃度が達成されるように、Ｈ２フロー中に導入される。好ましくは、ＨＣｌ流速は、約０．０５体積％〜約５体積％、例えば、約０．２５体積％〜約１．５体積％、若しくは、約０．２５体積％〜約１体積％のＨＣｌ濃度が達成されるように調整される。その後、成長時導入欠陥を光学検出装置により検出することができるように成長時導入欠陥をデコレートするのに十分な期間に亘って、半導体シリコン基板は、気体の酸を含む還元性雰囲気中において低温に保持される。概して、そのような期間は、約３０秒〜約３００秒に亘ってもよい。気体の酸を含む還元性雰囲気に半導体基板をさらすことにより、概して、約１オングストローム／秒〜約２０オングストローム／秒、好ましくは、約３オングストローム／秒〜約１０オングストリーム／秒のエッチング速度で基板の表面がエッチングされる。全表面はエッチングプロセスによりエッチングされ、欠陥は優先的にエッチング除去される。
【００２２】
一の好ましい実施の形態において、半導体シリコン基板は、約１０００℃の温度において、０．５％の濃度で水素及び気体のＨＣｌを含む還元性雰囲気中において保持される。当該期間は、温度及びエッチングレートに依存する。このエッチングレートは、塩化水素の濃度の関数である。エッチングは、概して、表面の約５００オングストローム〜約１５００オングストロームがエッチング除去されるまで、好ましくは、約７００オングストローム〜約１０００オングストロームがエッチング除去されるまで行われる。今までに得られた経験的結果により、所定の温度において、エッチングは、ＨＣｌ濃度がより高くなると（エッチング速度が速くなると）より装飾的(decorating)になることが示された。所定のＨＣｌ濃度において、温度がより低くなると、エッチングはより装飾的になる傾向がある。
【００２３】
エッチングの後、当該基板をより容易に且つより安全に取り扱うことができるように、半導体基板の温度を約７００℃〜約９５０℃、好ましくは、約７００℃〜約９００℃まで低下させる。
【００２４】
本発明のプロセスに係るいくつかの実施の形態において、半導体基板は、気体のエッチャントに接触させる前に熱サイクルに供する。この熱サイクルは、独立型の熱サイクルであってもよい。この熱サイクルは、半導体シリコン基板内に存在する欠陥が、ＨＣｌエッチング（例えば、特に、酸素析出物、Ａ欠陥、及び、Ｂ欠陥等の欠陥を成長させること）により欠陥が処理される前に、より検出可能とすることができる。約８００℃未満の温度では、概して、酸素析出物の成長は、商業的実施にとってあまりにも遅いため、熱サイクル温度は約８００℃より大きい。一般的に、アニールの最高温度は、シリコンに対する酸素溶解度により制限される。すなわち、最大温度は、シリコンウェハ材料に酸素析出物が溶解し始める温度未満の温度に維持されることが好ましい。したがって、アニール温度は、比較的高い酸度濃度を有するウェハについては、１１５０℃程度であってもよく、より低い酸素濃度を有するウェハについては、概して、より低く、例えば、１１２５℃若しくは１１００℃である。この観点から、アニール温度は、概して、約８００℃〜約１１５０℃、好ましくは、約８００℃〜約１１２５℃、若しくは、約８００℃〜約１１００℃、若しくは、約９００℃〜約１０５０℃、若しくは、約９００℃〜約１０００℃である。欠陥（例えば、酸素析出物）の成長速度は、ウェハのアニール温度及び酸素濃度に依存する。欠陥（例えば、酸素析出物）を成長させるに十分な低温アニールは、概して、少なくとも約２時間、例えば、約２時間〜約２０時間である。高温アニールは、より短くてもよく、例えば、約３０分〜約１６時間である。アニーリングは、複数の温度で行ってもよい。当該複数の温度は、傾斜した、若しくは、段差が形成されたプロファイルを介して達成してもよい。酸素析出物を成長させるため、例えば、ＮＥＣ１等の従来のウェハ処理法の枠内で熱サイクルを実行してもよいし、若しくは、ＤＲＡＭ熱サイクルを実行してもよい。特定のＮＥＣ１サイクルには、８００℃で４時間アニールした後、１０００℃で１６時間熱処理することが含まれる。
【００２５】
半導体基板を、取り扱い可能な温度まで冷却した後、半導体基板を反応炉から取り出す。本発明の次の工程において、半導体シリコン基板の表面をスキャンし、表面欠陥の数及びタイプを決定する。いくつかの実施の形態において、半導体基板の表面を光学的検出装置によりスキャンしてもよい。適切な装置には、ＫＬＡ−テンカーにより製造されたサーフスキャンＳＰ１ＤＬＳ、ＳＰ２及びＳＰ３が含まれる。本発明のプロセスは、成長時導入欠陥が、そのような光学的検出装置により容易に検出可能となるように、成長時導入欠陥をデコレートすることができる。欠陥は、欠陥の周りからシリコンを除去し欠陥が光を直接散乱するように当該欠陥にさらすこと、又は、欠陥の周りに、欠陥を検出可能とする光を散乱させるファセットピット(faceted pit)を形成することのいずれかにより、より容易に検出可能としてもよい。今日までの結果から、ファセットピットの形成が、欠陥を検出可能とする支配的メカニズムであることが示された。
【００２６】
本発明の方法は、従来の方法により事前に検出可能ではなかった欠陥を検出することができる。例えば、直径が２０ｎｍ未満の酸素析出物を検出することが可能である。さらに、半導体シリコン基板の表面をスキャンすることにより、半導体シリコン基板の表面上に存在する欠陥を分類することができる。例えば、所定のエッチング速度及びエッチング期間について、様々なタイプの欠陥を、様々なラテックス球等価（ＬＳＥ）サイズのビンに散乱させる。今日までに得られた現在の経験的結果によれば、例えば、エッチングの後、非常に小さい空孔凝集体が、０．１６〜０．２マイクロメートルＬＳＥビンに散乱され、一方、酸素析出物が、典型的には、０．１２〜０．１４マイクロメートルのビンサイズとなることが示されている。同じエッチングでは、Ａ欠陥は、０．１４〜０．１６マイクロメートルサイズの範囲にある。この観点から、サイズは、当該ウェハにおける欠陥タイプについての信頼性のある指標を提供する。欠陥は、また、ワイド／ナロー散乱比率に基づいて分類してもよい。
【００２７】
欠陥の分類は、顕微鏡、例えば、ＳＥＭ、原子間力顕微鏡、及び、干渉微分コントラスト光学顕微鏡により確認してもよい。
【００２８】
さらに、各欠陥を検出及び分類するプロセスを打ち立てることにより、ウェハは、そのようなウェハの表面上に存在する欠陥のタイプ、濃度、及び、サイズにしたがって、より簡単に分類されうる。そのようなプロセスは、各ウェハの適切な目的を決定するための効果的な方法を可能とするであろう。
【実施例】
【００２９】
実施例１
研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させ、空孔優勢とした（ＭＥＭＣエレクトロニックマテリアルにより調製されたパーフェクトシリコン（登録商標））。当該ウェハは、ＣＯＰ欠陥及びＦＤＰ欠陥が存在しなかった。酸素濃度は約９ｐｐｍａであった。ウェハ直径は３００ｍｍであり、厚さは約７７５オングストロームであった。抵抗は５〜２０オームセンチメートルであった。当該ウェハを化学機械研磨工程により研磨し、その後、産業標準ＳＣ１、ＳＣ２クリーニングに供した。
【００３０】
洗浄されたウェハをＳＰ２において検査し、アプライドマテリアルにより製造された３００ｍｍのセンチュラエピ反応炉において熱サイクルに供した。ウェハをプロセスチャンバに投入し、１１３０℃の温度で、３０秒、Ｈ２焼成に供した。温度を１０００℃まで低下させ、ＨＣｌガスをＨ２ストリームに投入し、１％の濃度を達成した。このＨＣｌ／Ｈ２混合物中において１００秒間この温度に維持した。この１００秒の間に、およそ１０００オングストロームのＳＩを表面からエッチング除去した。ＨＣｌを停止させ、温度を９００℃まで低下させ、ウェハをプロセスチャンバから取り出した。
【００３１】
ウェハをＳＰ１ ＤＬＳ検査装置において、暗視野ノーマルインシデントモードで検査した。後のＨＣｌエッチング検査により、ウェハの中央において高い密度のＬＰＤカウントが示され、＞０．１２μｍのＬＰＤの全カウントは１４６９であった。
【００３２】
図１Ａ及び図１Ｂは、研磨されたシリコンウェハの表面上に存在する酸素析出物の位置を説明したものである。図１Ａは、ＨＣｌデコレート前の、研磨されたウェハ中における酸素析出物を示す。図１Ｂは、上述したプロセスにより処理されたウェハ表面上の酸素析出物を示す。図１Ｂから分かるように、この特定のウェハについて上述したプロセスを用いることにより、当該ウェハは、重酸素凝集コア(heavy oxygen precipitation core)を含むことを決定することができた。
【００３３】
実施例２
２つの研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させ、空孔優勢とした（ＭＥＭＣエレクトロニックマテリアルにより調製されたパーフェクトシリコン（登録商標））。同じインゴットを互いに近接してスライスして２つのウェハとした。当該ウェハは、ＣＯＰ及びＦＰＤ欠陥が存在しなかった。酸素濃度は約９ｐｐｍａであった。ウェハは３００ｍｍの直径を有し、約７７５オングストロームの厚さを有していた。抵抗は５〜２０オームセンチメートルであった。研磨の前において、当該ウェハの一方を、８００℃の１５時間アニールに供した。第２ウェハはアニールしなかった。これらのウェハを化学機械的研磨工程により研磨し、その後、産業標準ＳＣ１、ＳＣ２クリーニングに供した。
【００３４】
洗浄されたウェハをＳＰ２において検査し、アプライドマテリアルにより製造された３００ｍｍセンチュラエピ反応炉において熱サイクルに供した。ウェハをプロセスチャンバに投入し、１１３０℃の温度で、３０秒、Ｈ２焼成に供した。温度を１０００℃まで低下させ、ＨＣｌガスをＨ２ストリーム中に投入し、１％の濃度を達成した。ウェハをこのＨＣｌ／Ｈ２混合物中において１００秒間この温度に維持した。この１００秒の間に、およそ１０００オングストロームのＳＩを表面からエッチング除去した。ＨＣｌを停止させ、温度を９００℃まで低下させ、ウェハをプロセスチャンバから取り出した。
【００３５】
ＬＰＤについて、ウェハを、ＳＰ１ ＤＬＳ検査装置において、暗視野ノーマルインシデントモードで検査した。図２Ａ、２Ｂ、及び２Ｃは、研磨されたシリコンウェハの表面上に存在する酸素析出物の位置の説明図である。図２Ａは、ＨＣｌデコレート前の、アニールされなかったウェハ上において検出された欠陥及び粒子を示す。結晶関連欠陥パターンは検出されず、ランダムに配置された数個の粒子のみ検出された。図２Ｂは、上述したＨＣｌエッチングプロセスにより処理された同じウェハ表面上における酸素析出物を示す。図２Ｂから分かるように、このアニールされていないウェハに関して述べたプロセスを用いることにより、酸素析出物がウェハ中心近くの小さな領域において検出された。図２Ｃは、上述したプロセスによりＨＣｌ処理されたアニールウェハのウェハ表面上における酸素析出物を示す。図２Ｃから分かるように、アニールウェハに関連して述べたプロセスを用いることにより、このウェハが重酸素析出コアを含むことを決定することができた。
【００３６】
実施例３
研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させた。インゴットは、Ａ欠陥が形成された格子間優勢領域により囲まれたウェハ中心において空孔優勢な空孔領域が形成されるようにインゴットを成長させた。研磨の前に、ウェハを６５分間９３０℃のアニールに供した。ウェハを化学機械研磨工程により研磨し、その後、産業標準ＳＣ１、Ｓｃ２クリーニングに供した。
【００３７】
洗浄されたウェハをＳＰ２において検査し、アプライドマテリアルにより製造された３００ｍｍセンチュラエピ反応炉において熱サイクルに供した。ウェハをプロセスチャンバに投入し、１１３０℃の温度で、３０秒、Ｈ２焼成に供した。温度を１０００℃まで低下させ、ＨＣｌガスをＨ２ストリーム中に投入し、１％の濃度を達成した。このＨＣｌ／Ｈ２混合物中において１００秒間この温度に維持した。この１００秒の間に、およそ１０００オングストロームのＳＩを表面からエッチング除去した。ＨＣｌを停止させ、温度を９００℃まで低下させ、ウェハをプロセスチャンバから取り出した。
【００３８】
ウェハを、ＳＰ１ ＤＬＳ検査装置において、暗視野ノーマルインシデントモードで検査した。後のＨＣｌエッチング検査により、ウェハ中央のより小さいサイズ領域ＬＰＤに沿ってＬＰＤ欠陥のバンドが存在することが明らかとなった。この領域における＞０．１２μｍの全ＬＰＤカウントは１４８０である。
【００３９】
図３は、上述のプロセスにより処理された研磨シリコンウェハの表面上に存在する格子間欠陥及び酸素析出物の位置を示している。図３から分かるように、この特定のウェハに関して上述したプロセスを用いることにより、このウェハが格子間バンド及び酸素析出物コアの両方を含むことを決定することができた。
【００４０】
実施例４
研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させ、空孔優勢とした（ＭＥＭＣエレクトロニックマテリアルにより調製されたパーフェクトシリコン（登録商標））。当該ウェハはＣＯＰ及びＦＰＤ欠陥が存在しなかった。酸素濃度は約９ｐｐｍａであった。ウェハの直径は３００ｍｍであり、厚さは７７５オングストロームであった。抵抗は５〜２０オームセンチメートルであった。研磨の前において、当該ウェハを、６５分間９３０℃のアニールに供した。当該ウェハを化学機械研磨工程により研磨しその後産業標準ＳＣ１、Ｓｃ２クリーニングに供した。
【００４１】
洗浄されたウェハをＳＰ２において検査し、アプライドマテリアルにより製造された３００ｎｍセンチュラエピ反応炉において熱サイクルに供した。ウェハをプロセスチャンバに投入し、１１３０℃の温度で、３０秒、Ｈ２焼成に供した。温度を１０００℃まで低下させ、ＨＣｌガスをＨ２ストリームに投入し、１％の濃度を達成した。ウェハをこのＨＣｌ／Ｈ２混合物中において１００秒間この温度において保持した。この１００秒の間に、およそ１０００オングストロームのＳＩを表面からエッチング除去した。ＨＣｌを停止させ、温度を９００℃まで低下させ、ウェハをプロセスチャンバから取り出した。
【００４２】
ウェハを、ＳＰ１ ＤＬＳ検査装置において、暗視野ノーマルインシデントモードで検査した。後のＨＣｌエッチング検査により、ウェハの最外端部において、低い密度の欠陥バンドが明らかにされた。当該バンドにおける＞０．１２μｍのＬＰＤ全カウントは１３０である。
【００４３】
図４は、上述のプロセスにより処理された研磨されたシリコンウェハの表面上に存在する低密度酸素析出物の位置を示している。図４から分かるように、この特定のウェハについて上述したプロセスを用いることにより、当該ウェハは、低密度酸素析出物バンドを含むことを決定することができた。
【００４４】
実施例５
シリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させた。インゴットは、Ａ欠陥が形成された格子間優勢領域により囲まれたウェハ中心において空孔優勢な空孔領域が形成されるようにインゴットを成長させた。ウェハを化学エッチングにより処理し、ウェハ表面の物理的ダメージを除去した。当該ウェハを産業標準ＳＣ１、ＳＣ２クリーニングを用いて洗浄した。ウェハを６５分間９３０℃の熱サイクルに供し、その後、半導体の標準的な方法に従ってウェハを研磨及び再洗浄した。
【００４５】
ウェハをＡＳＭインターナショナルにより製造されたイプシロンＥ３０００に投入した。ウェハを、Ｈ２ガス大気雰囲気において、大気圧で、約８０標準リットル／分（ｓｌｍ）の流速で加熱した。水素ガス接触の温度は、約３０秒間、約１１００℃であった。その後、温度を約１０００℃まで低下させた。塩化水素ガス（ＨＣｌ）を約０．４ｓｌｍの流速でＨ２フロー中に導入し、約０．５％のＨＣｌ濃度を達成した。当該ウェハをおよそ１６０秒間この温度及び流速において保持した。この温度及び大気にウェハを保持することにより、結果として、約３．４オングストローム／秒のエッチング速度について、約５５０オングストロームがエッチング除去された。この温度を一定の比率で７００〜９００℃まで低下させた。
【００４６】
ウェハを、ＳＰ１ ＤＬＳ検査装置において、暗視野ノーマルインシデントモードで検査した。後のＨＣｌエッチング検査により、＞０．１２μｍＬＳＥを有する全ＬＰＤカウントが１０９９ＬＰＤであるＡ欠陥バンドに対応する欠陥のバンドが明らかにされた。
【００４７】
図５は、上述したプロセスにより処理された研磨されたシリコンウェハの表面上に存在する格子間欠陥の位置を示している。図５から分かるように、この特定のウェハに関して述べたプロセスを用いることにより、このウェハが、格子間バンドのみを含むことを決定することができた。図５の左上の四分の一の部分は、銅デコレーションによる欠陥を示す。
【００４８】
実施例６
研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させ、僅かに空孔優勢とした（ＭＥＭＣエレクトロニックマテリアルにより調製されたパーフェクトシリコン（登録商標））。このウェハは、ウェハ中心において”ＤＳＯＤ”コアを含んでいた。当該コアは、ＦＰＤ等のＣＯＰについての典型的な試験により検出される程大きくない非常に小さな空孔凝集体であると考えられている。
【００４９】
ウェハをＡＳＭインターナショナルにより製造されたイプシロンＥ３０００反応炉に投入した。当該ウェハをＨ２ガス大気雰囲気において、大気圧で、約８０標準リットル／分（ｓｌｍ）の流速で加熱した。水素ガス接触の温度は、約３０秒間、約１１００℃であった。その後、温度を約１０００℃まで低下させた。塩化水素ガス（ＨＣｌ）を約０．４ｓｌｍの流速でＨ２フロー中に導入し、約０．５％のＨＣｌ濃度を達成した。当該ウェハをおよそ約１６０秒間この温度及び流速において保持した。この温度及び大気にウェハを保持することにより、結果として、約３．４オングストローム／秒のエッチング速度について、約５５０オングストロームがエッチング除去された。この温度を一定の比率で７００〜９００℃まで低下させた。
【００５０】
ウェハを、ＳＰ１ ＤＬＳ検査装置において、暗視野ノーマルインシデントモードで検査した。このケースにおいて、ＬＰＤ検査を、通常の０．１２μｍ閾値ではなく、＞０．１６μｍのＬＳＥサイズを有するＬＰＤに制限した。これにより、０．１２μｍＬＰＤサイズにおいて検出されるこれらの欠陥と典型的な酸素析出物との区別が可能であった。後のＨＣｌエッチング検査により、＞０．１６μｍビンサイズのＬＰＤを有する、ウェハ中央において良好に規定された領域が示された。
【００５１】
図６は、上述のプロセスにより処理された研磨されたシリコンウェハの表面上におけるＤＳＯＤの位置を示す。図６から分かるように、この特定のウェハについて述べられたプロセスを用いることにより、このウェハがＤＳＯＤコアを含むことを決定することができた。
【００５２】
上記に鑑みて、本発明のいくつかの目的が達成されうることが分かるであろう。本発明の技術的範囲から逸脱することなく、上述のプロセスにおいて様々な変更を行うことができるため、上記説明に含まれる全ての事項は、例示と解釈されるべきであり、限定の意味に解釈されるべきではない。さらに、本発明若しくはその実施の形態の構成要素を導入する場合、冠詞”ａ（１つの）”、”ａｎ（１つの）”、”ｔｈｅ（その）”、及び、”ｓａｉｄ（前述の）”は、１以上の構成要素が存在することを意味することが意図されている。文言”ｃｏｍｐｒｉｓｉｎｇ（含む）”、”ｉｎｃｌｕｄｉｎｇ（含有する）”、及び、”ｈａｖｉｎｇ（有する）”は、包括的であることを意図するものではなく、列挙された構成要素以外の付加的な構成要素が存在してもよいことを意味することが意図されている。
【００５３】
この記載は、ベストモードを含め本発明を開示するために、及び、任意のデバイス及び任意のシステムを作製すること、これらを使用すること、及び、任意の組み込まれた方法を実行すること、を含め、本発明を当該技術分野における任意の当業者が実行することができるようにするため、実施例を用いている。本発明の特許可能な範囲は、クレームにより規定され、当業者にとって行うことができる他の実施例を含んでいてもよい。そのような他の実施例は、もし、それらがクレームの文言通りの言葉と異なる構造上の構成要素を有する場合、若しくは、それらがクレームの文言通りの言葉と異なる実質的な差異を有する構造上の等価要素を含む場合、クレームの範囲に含まれることが意図されている。
【図１Ａ】
0005998225.tif 000002
【図１Ｂ】
0005998225.tif 000003
【図２Ａ】
0005998225.tif 000004
【図２Ｂ】
0005998225.tif 000005
【図２Ｃ】
0005998225.tif 000006
【図３】
0005998225.tif 000007
【図４】
0005998225.tif 000008
【図５】
0005998225.tif 000009
【図６】
0005998225.tif 000010