(57)【特許請求の範囲】
【請求項１】
交流を直流に変換するスイッチング電源回路と、該スイッチング電源回路により変換された直流にてモータを駆動するインバータ回路と、該インバータ回路をＰＷＭ制御するＰＷＭ制御回路と、前記スイッチング電源回路により変換される直流の電圧を制御する制御回路とを備えたモータ駆動装置において、
前記制御回路は、
前記スイッチング電源回路の出力電圧と、前記インバータ回路の出力電圧との差分に応じた電圧を出力する減算回路と、
前記スイッチング電源回路の出力電圧が前記インバータ回路の出力電圧より所定電圧高くなるように、前記減算回路の出力電圧に応じたデューティ比を有するスイッチング信号を前記スイッチング電源回路に与えるスイッチング信号出力回路と、
前記スイッチング電源回路の出力電圧の下限が制限されるように、前記制御回路の動作を制御する最小電圧制限回路と
を備え、
前記スイッチング信号出力回路は、
前記減算回路から出力される電圧が大きい程、スイッチング信号のデューティ比が小さくなるように構成されており、
前記最小電圧制限回路は、
前記スイッチング電源回路の出力電圧を分圧する最小電圧制限用の分圧抵抗と、
該分圧抵抗によって分圧された電圧と、前記減算回路の出力端の電圧とを比較する第１比較器と、
該第１比較器の出力端にカソードが接続された整流素子と
を備え、
該整流素子のアノードと、前記減算回路の出力端とが接続されている
ことを特徴とするモータ駆動装置。
【請求項２】
前記減算回路は、
前記スイッチング電源回路の出力電圧と、前記インバータ回路の出力電圧との差分に応じた差動増幅電圧を出力する差動増幅器を備える
ことを特徴とする請求項１に記載のモータ駆動装置。
【請求項３】
前記スイッチング電源回路の出力電圧の上限が制限されるように、前記制御回路の動作を制御する最大電圧制限回路を備える
ことを特徴とする請求項１又は請求項２に記載のモータ駆動装置。
【請求項４】
前記スイッチング信号出力回路は、
前記減算回路から出力される電圧が大きい程、スイッチング信号のデューティ比が小さくなるように構成されており、
前記最大電圧制限回路は、
前記スイッチング電源回路の出力電圧を分圧する最大電圧制限用の分圧抵抗と、
該分圧抵抗によって分圧された電圧と、前記減算回路の出力端の電圧とを比較する第２比較器と、
該第２比較器の出力端にアノードが接続された整流素子と
を備え、
該整流素子のカソードと、前記減算回路の出力端とが接続されている
ことを特徴とする請求項３に記載のモータ駆動装置。
【請求項５】
前記スイッチング信号出力回路は、
前記減算回路の出力電圧と、所定の基準電圧との差分に応じた電圧を出力する増幅器と、
三角波電圧又はのこぎり波電圧を発振する発振回路と、
前記増幅器の出力電圧と、前記発振回路の出力電圧との比較結果に応じたスイッチング信号を出力する第３比較器と
を備えることを特徴とする請求項１乃至請求項４のいずれか一つに記載のモータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ回路を用いてＰＷＭ制御されるモータ駆動装置に関し、特に交流を直流に変換するスイッチング電源回路からインバータ回路に出力される直流電圧を制御する制御回路を備えたモータ駆動装置に関する。
【背景技術】
【０００２】
モータ駆動装置は、例えば、交流を直流に変換するスイッチング電源回路と、該スイッチング電源回路により変換された直流にてモータを駆動するインバータ回路と、該インバータ回路をＰＷＭ制御するＰＷＭ制御回路と、前記スイッチング電源回路により変換される直流の電圧を制御する制御回路とを備える。
【０００３】
半導体製造装置及び液晶製造装置などに使用されるリニアモータを駆動するには、加減速時に高電圧の電源が必要であるが一定速度動作および停止時には比較的低い電圧で足りる。
しかし、従来のインバータ回路は常に加減速に必要な高電圧の電源でリニアモータを駆動するため、効率が悪く、大型化、ひいてはコスト増となっていた。
また、インバータ回路はＰＷＭ制御によりモータ電流を制御するが、ＰＷＭ制御に使用するスイッチ素子には立ち上がり、立ち下がりの遅延時間があり、高電圧の電源で微小電流を制御するとスイッチ素子のオン期間が短くなる。このため、オン期間に対するデットタイム期間の割合が大きくなり、電流を精密に制御できない問題がある。
これを回避するため電圧切替型のスイッチング電源回路を設けて上位側コントローラなどからの外部信号を基にスイッチング電源の出力電圧を切り替える方法がある。
【０００４】
また、特許文献１には、交流電源を直流に変換する整流回路及び昇圧回路と、変換された直流にてモータを駆動するインバータ回路と、モータ制御装置とを備え、ＰＷＭ制御及びＰＡＭ制御を組み合わせてモータを駆動する装置が開示されている。モータ制御装置には、交流電源からの入力電流、昇圧回路の出力電圧及びモータの回転数等の検出信号、外部回路から与えられたモータの速度指令等が入力するように構成されている。また、モータ制御装置は、最適な入力電流と、昇圧回路の電圧との関係を記憶した記憶装置を備えており、入力された各種信号、速度指令、記憶装置が記憶する情報等に基づいて複雑な演算処理を実行し、昇圧回路及びインバータ回路のスイッチング制御を行っている。モータ制御装置によるスイッチング制御により、昇圧回路はインバータ回路の出力電圧よりも少し高い直流電圧を出力することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−１０５５６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、電圧切替型のスイッチング電源回路を設けて該スイッチング電源回路の出力電圧を制御する従来技術においては、外部からの信号が必要であるため回路構成が複雑化し、且つ、切り替え時の電圧安定性に問題がある。
また、特許文献１に係るモータ駆動装置においては、複雑な各種演算が必要であるため、回路構成が複雑化するという問題がある。また、各種検出信号、速度指令、記憶装置の情報を用いて演算処理を行うため、動作の安定性に難があった。
【０００７】
本発明は斯かる事情に鑑みてなされたものであり、上位側コントローラ等、外部からの制御信号が不要で、且つ従来技術に比べ簡単な回路構成で小型化でき、精密な電流制御が可能となり、モータを精密に制御できるモータ駆動装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係るモータ駆動装置は、交流を直流に変換するスイッチング電源回路と、該スイッチング電源回路により変換された直流にてモータを駆動するインバータ回路と、該インバータ回路をＰＷＭ制御するＰＷＭ制御回路と、前記スイッチング電源回路により変換される直流の電圧を制御する制御回路とを備えたモータ駆動装置において、前記制御回路は、前記スイッチング電源回路の出力電圧と、前記インバータ回路の出力電圧との差分に応じた電圧を出力する減算回路と、前記スイッチング電源回路の出力電圧が前記インバータ回路の出力電圧より所定電圧高くなるように、前記減算回路の出力電圧に応じたデューティ比を有するスイッチング信号を前記スイッチング電源回路に与えるスイッチング信号出力回路と、前記スイッチング電源回路の出力電圧の下限が制限されるように、前記制御回路の動作を制御する最小電圧制限回路とを備え、前記スイッチング信号出力回路は、前記減算回路から出力される電圧が大きい程、スイッチング信号のデューティ比が小さくなるように構成されており、前記最小電圧制限回路は、前記スイッチング電源回路の出力電圧を分圧する最小電圧制限用の分圧抵抗と、該分圧抵抗によって分圧された電圧と、前記減算回路の出力端の電圧とを比較する第１比較器と、該第１比較器の出力端にカソードが接続された整流素子とを備え、該整流素子のアノードと、前記減算回路の出力端とが接続されている。
【０００９】
本発明にあっては、減算回路は、スイッチング電源回路の出力電圧と、インバータ回路の出力電圧との差分に応じた電圧を出力し、スイッチング信号出力回路は、減算回路の出力電圧に応じたデューティ比を有するスイッチング信号を前記スイッチング素子に与える。スイッチング電源回路はスイッチング信号に従って動作し、直流電圧を出力する。スイッチング電源回路から出力される直流の電圧は、インバータ回路の出力電圧よりも所定電圧だけ高い電圧となる。
本発明にあっては、スイッチング電源回路からの出力電圧は所定の最小制限電圧以上となる。
本発明にあっては、スイッチング電源回路の出力電圧は分圧抵抗によって分圧され、分圧された電圧は第１比較器によって減算回路の出力電圧と比較される。前記分圧された電圧が減算回路の電圧よりも低くなると、電流が減算回路から第１比較回路に流れ込み、減算回路の出力端の電圧の上限が制限されることになる。前記分圧された電圧が減算回路の電圧よりも高くなると、前記第１比較器から電流が流れ出すように動作するのであるが、第１比較器の出力端には整流素子が逆接続されているため、第１比較器からの電流は制限される。従って、減算回路の出力電圧が、いわば支配的になり、スイッチング信号出力回路に入力されるようになる。
一方、スイッチング信号出力回路は、減算回路から出力される電圧が大きい程、スイッチング信号のデューティ比が小さくなるように構成されている。よって、スイッチング信号出力回路の出力電圧の下限が制限されることになる。
【００１０】
本発明に係るモータ駆動装置は、前記減算回路は、前記スイッチング電源回路の出力電圧と、前記インバータ回路の出力電圧との差分に応じた差動増幅電圧を出力する差動増幅器を備えることを特徴とする。
【００１１】
本発明にあっては、差動増幅器がスイッチング電源回路の出力電圧と、前記インバータ回路の出力電圧との差分に応じた差動増幅電圧を出力する。
【００１６】
本発明に係るモータ駆動装置は、前記スイッチング電源回路の出力電圧の上限が制限されるように、前記制御回路の動作を制御する最大電圧制限回路を備えることを特徴とする。
【００１７】
本発明にあっては、スイッチング電源回路からの出力電圧は所定の最大制限電圧以下となる。
【００１８】
本発明に係るモータ駆動装置は、前記スイッチング信号出力回路は、前記減算回路から出力される電圧が大きい程、スイッチング信号のデューティ比が小さくなるように構成されており、前記最大電圧制限回路は、前記スイッチング電源回路の出力電圧を分圧する最大電圧制限用の分圧抵抗と、該分圧抵抗によって分圧された電圧と、前記減算回路の出力端の電圧とを比較する第２比較器と、該第２比較器の出力端にアノードが接続された整流素子とを備え、該整流素子のカソードと、前記減算回路の出力端とが接続されていることを特徴とする。
【００１９】
本発明にあっては、スイッチング電源回路の出力電圧は分圧抵抗によって分圧され、分圧された電圧は第２比較器によって減算回路の出力電圧と比較される。前記分圧された電圧が減算回路の電圧よりも高くなると、電流が第２比較器から減算回路に流れ出し、減算回路の出力端の電圧の下限が制限されることになる。前記分圧された電圧が減算回路の出力電圧よりも低くなると、減算回路から第２比較器に流れ込むように動作するのであるが、第２比較器の出力端には整流素子が順接続されているため、第２比較器からの電流は制限される。従って、減算回路の出力電圧が、いわば支配的になり、スイッチング信号出力回路に入力されるようになる。
一方、スイッチング信号出力回路は、減算回路から出力される電圧が大きい程、スイッチング信号のデューティ比が小さくなるように構成されている。よって、スイッチング信号出力回路の出力電圧の上限が制限されることになる。
【００２０】
本発明に係るモータ駆動装置は、前記スイッチング信号出力回路は、前記減算回路の出力電圧と、所定の基準電圧との差分に応じた電圧を出力する増幅器と、三角波電圧又はのこぎり波電圧を発振する発振回路と、前記増幅器の出力電圧と、前記発振回路の出力電圧との比較結果に応じたスイッチング信号を出力する第３比較器とを備えることを特徴とする。
【００２１】
本発明にあっては、増幅器は、減算回路の出力電圧と、所定の基準電圧との差分に応じた電圧を出力し、第３比較器は、増幅器の出力電圧と、発振回路から発振される三角波電圧又はのこぎり波電圧との比較結果に応じたスイッチング信号を出力する。第３比較器から出力される信号は、パルス信号であり、そのデューティ比は、減算回路の出力電圧に応じて増減する。
【発明の効果】
【００２２】
本発明によれば、上位側コントローラ等、外部からの制御信号が不要で、且つ従来技術に比べ簡単な回路構成で小型化でき、精密な電流制御が可能となり、モータを精密に制御できる。
【図面の簡単な説明】
【００２３】
【図１】本実施の形態に係るモータ駆動装置の一例を示したブロック図である。
【図２】本実施の形態に係るスイッチング電源回路、インバータ回路及びモータの回路図である。
【図３】制御回路の一構成例を示したブロック図である。
【図４】最小電圧制限回路、最大電圧制限回路及び減算回路の回路図である。
【図５】スイッチング信号出力回路の回路図である。
【図６】スイッチング電源回路及びインバータ回路の出力電圧の関係を示したグラフである。
【図７】ＰＷＭ信号のデューティ比と、スイッチング電源回路及びインバータ回路の出力電圧の時間変化を示したグラフである。
【図８】変形例１に係るスイッチング電源回路の回路図である。
【図９】変形例２に係るモータ駆動装置のブロック図である。
【図１０】変形例２に係るスイッチング電源回路、インバータ回路及びモータの回路図である。
【発明を実施するための形態】
【００２４】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
図１は、本実施の形態に係るモータ駆動装置の一例を示したブロック図である。本発明の実施の形態に係るモータ駆動装置は、交流電源１から供給された交流を直流に変換する安定化電源としてのスイッチング電源回路２と、該スイッチング電源回路２により変換された直流にてモータ４を駆動する電流アンプとしてのインバータ回路３と、該インバータ回路３をＰＷＭ制御するＰＷＭ制御回路３ａと、スイッチング電源回路２により変換される直流の電圧を制御する制御回路５とを備える。
【００２５】
図２は、本実施の形態に係るスイッチング電源回路２、インバータ回路３及びモータ４の回路図である。スイッチング電源回路２は、整流回路及び昇圧回路を有する。
整流回路は、直列接続された２組の整流ダイオードＤ２１，Ｄ２２と、整流ダイオードＤ２３，Ｄ２４とを並列接続してなるダイオードブリッジを構成しており、交流電源１から供給された交流を直流に整流して昇圧回路へ出力する。詳細には、整流ダイオードＤ２１，Ｄ２２は順接続されており、交流電源１の一の出力端が整流ダイオードＤ２１のアノードに接続されている。整流ダイオードＤ２３，２４も順接続されており、交流電源１の他の出力端が整流ダイオードＤ２３のアノードに接続されている。整流ダイオードＤ２３のカソードは、整流ダイオードＤ２１のカソードに接続され、整流ダイオードＤ２４のアノードは，整流ダイオードＤ２２のアノードに接続されている。
昇圧回路は、整流回路の正出力側に、直列的に接続されたインダクタンス素子Ｌ２１及び整流ダイオードＤ２５と、整流ダイオードＤ２５の出力側に接続された充電及び平滑用のコンデンサＣ２１と、インダクタンス素子Ｌ２１の出力側を昇圧チョッパするスイッチング素子Ｓ２１とを有する。詳細には、インダクタンス素子Ｌ２１の一端は整流ダイオードＤ２１，Ｄ２３のカソードに接続され、他端は整流ダイオードＤ２５のアノードに接続されている。整流ダイオードＤ２５のカソードは、コンデンサＣ２１の一端に接続され、コンデンサＣ２１の他端は整流ダイオードＤ２２，Ｄ２４のアノードに接続されている。スイッチング素子Ｓ２１の各端はインダクタンス素子Ｌ２１の前記一端と、コンデンサＣ２１の前記他端に接続されている。スイッチング素子Ｓ２１を適宜のデューティ比でオンオフさせることにより、整流回路から出力される直流電圧の昇圧レベルを調節することができる。
【００２６】
インバータ回路３は、モータ４をインバータ制御にて駆動する３相ブリッジのインバータ回路であり、６個のスイッチング素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６、例えばバイポーラパワートランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ等のパワートランジスタを有する。インバータ回路３の正側入力端子には、スイッチング素子Ｓ３１，Ｓ３３，Ｓ３５の一端が接続され、スイッチング素子Ｓ３１，Ｓ３３，Ｓ３５の他端には、スイッチング素子Ｓ３２，Ｓ３４，Ｓ３６の一端が接続されている。スイッチング素子Ｓ３２，Ｓ３４，Ｓ３６の他端は、インバータ回路３の負側入力端子に接続されている。各スイッチング素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６には必要に応じてフライホイールダイオード（不図示）が設けられている。また、スイッチング素子Ｓ３２，Ｓ３４，Ｓ３６の一端と、インバータ回路３の出力端子との間にはローパスフィルタ３１が設けられている。スイッチング素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６のＰＷＭ信号入力端は、ＰＷＭ制御回路３ａに接続され、ＰＷＭ制御回路３ａは、各スイッチング素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６をオンオフすることで、モータ４の動作を制御する。スイッチング素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６の一端は、例えば、ＭＯＳＦＥＴのドレイン、バイポーラパワートランジスタ及びＩＧＢＴのコレクタであり、他端は、ＭＯＳＦＥＴのソース、バイポーラパワートランジスタ及びＩＧＢＴのエミッタである。またＰＷＭ信号入力端は、例えば、ＭＯＳＦＥＴのゲート、バイポーラパワートランジスタ及びＩＧＢＴのベースである。
【００２７】
モータ４は、例えば、Ｙ結線されたコイルを備えた３相ブラシレスモータであり、スイッチング素子Ｓ３２，Ｓ３４，Ｓ３６の一端は、ローパスフィルタ３１を介してモータ４を構成するコイルＵ，Ｖ，Ｗの端子に夫々接続されている。
本発明では、電源１は単相交流で説明したが、三相交流を電源として用いてもよい、その際は本発明のモータ駆動装置の回路構成を３相に合わせ適宜設定すれば良い。例えば、スイッチング電源回路２の整流回路部分を、三相交流を整流する整流回路部に置換すれば良い。
【００２８】
図３は、制御回路５の一構成例を示したブロック図である。制御回路５は、スイッチング電源回路２の出力電圧Ｖｉと、インバータ回路３の出力電圧Ｖｏとの差分に応じた電圧を出力する減算回路８と、スイッチング電源回路２の出力電圧Ｖｉが前記インバータ回路３の出力電圧Ｖｏより所定電圧高くなるように、減算回路８の出力電圧に応じたデューティ比を有するスイッチング信号ＦＢを前記スイッチング素子に与えるスイッチング信号出力回路９と、スイッチング電源回路２の出力電圧Ｖｉの下限を制限する最小電圧制限回路６と、スイッチング電源回路２の出力電圧Ｖｉの上限を制限する最大電圧制限回路７とを有する。
【００２９】
図４は、最小電圧制限回路６、最大電圧制限回路７及び減算回路８の回路図である。
減算回路８は、スイッチング電源回路２の出力電圧Ｖｉと、インバータ回路３の出力電圧Ｖｏとの差分に応じた差動増幅電圧を出力する第１差動増幅器８１を有する。第１差動増幅器８１の非反転入力端子には、スイッチング電源回路２の出力電圧Ｖｉを分圧する分圧抵抗器Ｒ８１，８２が設けられており、分圧された電圧が非反転入力端子に入力するように構成されている。詳細には、分圧抵抗器Ｒ８１の一端がスイッチング電源回路２の出力端子に接続され、分圧抵抗器Ｒ８１の他端が分圧抵抗器Ｒ８２の一端に接続されている。分圧抵抗器Ｒ８２の前記一端は第１差動増幅器８１の非反転入力端子に接続され、他端は接地されている。
第１差動増幅器８１の反転入力端子には、抵抗器Ｒ８３を介してインバータ回路３の出力電圧Ｖｏが入力するように構成されている。具体的には、インバータ回路３の各出力端子、言い換えるとモータ４を構成するコイルＵＶＷの端子に夫々に整流ダイオードＤ１，Ｄ２，Ｄ３のアノードが接続され、各整流ダイオードＤ１，Ｄ２，Ｄ３のカソードが抵抗器Ｒ８３の一端に接続されている。抵抗器Ｒ８３の他端は第１差動増幅器８１の反転入力端子に接続されている。整流ダイオードＤ１，Ｄ２，Ｄ３によって、Ｕ相、Ｖ相及びＷ相の交流の最大電圧が抵抗器Ｒ８３を介して、第１差動増幅器８１の反転入力端子に入力される。
また、第１差動増幅器８１の出力端と、反転入力端子との間には負帰還抵抗器Ｒ８４が設けられている。抵抗器Ｒ８３及びＲ８４の抵抗値は、それぞれ分圧抵抗器Ｒ８１，Ｒ８２の抵抗値と同じ値である。
第１差動増幅器８１の出力端には増幅回路が設けられている。具体的には、第１差動増幅器８１の出力端は、第２差動増幅器８２の非反転入力端子に接続されている。第２差動増幅器８２の反転入力端子には抵抗器Ｒ８５の一端が接続され、抵抗器Ｒ８５の他端は接地されている。また、第２差動増幅器８２の出力端と、反転入力端子との間には負帰還抵抗器Ｒ８６が設けられている。更に、第２差動増幅器８２の出力端と、減算回路８の出力端との間に抵抗器Ｒ８７が設けられている。
【００３０】
このように構成された減算回路８によれば、スイッチング電源回路２の出力電圧Ｖｉと、インバータ回路３の出力電圧Ｖｏの差分に応じた電圧が出力される。第１差動増幅器８１は、（Ｖｉ−Ｖｏ）×Ｒ８４／Ｒ８３［Ｖ］の電圧を出力し、第２差動増幅器８２は、第１差動増幅器８１の出力電圧を（Ｒ８５＋Ｒ８６）／Ｒ８５倍にして出力する。例えば、分圧抵抗器Ｒ８１，Ｒ８３の抵抗値が２２０ｋΩ、分圧抵抗器Ｒ８２，Ｒ８４の抵抗値が１０ｋΩ、抵抗器Ｒ８５の抵抗値が５ｋΩ、抵抗器Ｒ８６の抵抗値が１０ＫΩの場合、減算回路８の出力電圧は（Ｖｉ−Ｖｏ）×３／２２［Ｖ］となる。後述するように、減算回路８の出力端の電圧は３［Ｖ］で安定化するように構成されているため、スイッチング電源回路２の出力電圧Ｖｉは、Ｖｏ＋２２［Ｖ］となるように電圧制御される。つまり、スイッチング電源回路２の出力電圧Ｖｉは、インバータ回路３の出力電圧Ｖｏよりも所定電圧だけ高くなるように電圧制御される。所定電圧は、インバータ回路３におけるＰＷＭ制御での電圧降下分を見込んで適宜決定される。
【００３１】
最小電圧制限回路６は、スイッチング電源回路２の出力電圧Ｖｉを分圧する分圧抵抗器Ｒ６１，Ｒ６２と、分圧抵抗器Ｒ６１，Ｒ６２によって分圧された電圧を増幅する第１比較器６１と、整流素子Ｄ６１を介して設けられた負帰還抵抗器Ｒ６３とを有する。詳細には、分圧抵抗器Ｒ６１の一端がスイッチング電源回路２の出力端子に接続され、分圧抵抗器Ｒ６１の他端が分圧抵抗器Ｒ６２の一端に接続されている。分圧抵抗器Ｒ６２の前記一端は第１比較器６１の非反転入力端子に接続され、他端は接地されている。整流素子Ｄ６１のカソードは第１比較器６１の出力端に接続され、整流素子Ｄ６１のアノードと、第１比較器６１の反転入力端子との間には負帰還抵抗器Ｒ６３が設けられている。
【００３２】
このように構成された最小電圧制限回路６によれば、分圧抵抗Ｒ６１，Ｒ６２によって分圧されたスイッチング電源回路２の電圧が、減算回路の出力電圧よりも低くなった場合、電流が最小電圧制限回路６に流れ込むため、出力電圧Ｖｉ、Ｖｏの値に拘わらず減算回路８の出力電圧は基準電圧に保持される。基準電圧については後述する。スイッチング電源回路２の出力電圧Ｖｉの下限が制限された状態で、インバータ回路３の出力電圧Ｖｏが降下した場合、出力電圧Ｖｉと、出力電圧Ｖｏとの差分が大きくなり、減算回路８から電流が流れ出し、該減算回路８の出力電圧が上昇する方向に動作するが、最小電圧制限回路６に電流が流れ込むため、減算回路８の出力電圧が前記基準電圧に保持される。従って、スイッチング信号のデューティ比も出力電圧Ｖｏの降下に伴って小さくなることは無く、スイッチング電源回路２の出力電圧の下限が制限される。
例えば、分圧抵抗器Ｒ６１、Ｒ６２の抵抗値がそれぞれ３００ｋΩ、１０ｋΩである場合、第１比較器６１は、スイッチング電源回路２の出力電圧ＶｉのＲ６２／（Ｒ６１＋Ｒ６２）＝１／３１倍の電圧と、減算回路の出力電圧とを比較する。後述するように、減算回路８の出力端の電圧は基準電圧の約３［Ｖ］で安定化するように構成されているため、スイッチング電源回路２の出力電圧Ｖｉは、３×３１＝９３［Ｖ］未満にならないように電圧制御される。
なお、スイッチング電源回路２の出力電圧Ｖｉが９３［Ｖ］以上になった場合、第１比較器６１から電流が流れ出すように動作するのであるが、第１比較器６１の出力端には整流素子Ｄ６１が逆接続されているため、第１比較器６１からの電流は制限される。従って、減算回路８の出力電圧が、いわば支配的になり、スイッチング信号出力回路９に入力されるようになる。
【００３３】
最大電圧制限回路７は、スイッチング電源回路２の出力電圧Ｖｉを分圧する分圧抵抗器Ｒ７１，Ｒ７２と、分圧抵抗器Ｒ７１，Ｒ７２によって分圧された電圧を増幅する第２比較器７１と、整流素子Ｄ７１を介して設けられた負帰還抵抗器Ｒ７３とを有する。詳細には、分圧抵抗器Ｒ７１の一端がスイッチング電源回路２の出力端子に接続され、分圧抵抗器Ｒ７１の他端が分圧抵抗器Ｒ７２の一端に接続されている。分圧抵抗器Ｒ７２の前記一端は第２比較器７１の非反転入力端子に接続され、他端は接地されている。整流素子Ｄ７１のアノードは第２比較器７１の出力端に接続され、整流素子Ｄ７１のカソードと、第２比較器７１の反転入力端子との間には負帰還抵抗器Ｒ７３が設けられている。
【００３４】
このように構成された最大電圧制限回路７によれば、分圧抵抗Ｒ７１，Ｒ７２によって分圧されたスイッチング電源回路２の電圧が、減算回路８の基準電圧よりも高くなった場合、電流が最大電圧制限回路７から流れ出し、出力電圧Ｖｉ、Ｖｏの値に拘わらず減算回路８の出力電圧は基準電圧に保持される。スイッチング電源回路２の出力電圧Ｖｉの上限が制限された状態で、インバータ回路３の出力電圧Ｖｏが上昇した場合、出力電圧Ｖｉと、出力電圧Ｖｏとの差分が小さくなり、減算回路８に電流が流れ込み、該減算回路８の出力電圧が低下する方向に動作するが、最大電圧制限回路７から電流が減算回路８へ流れ出すため、減算回路８の出力電圧が前記基準電圧に保持される。従って、スイッチング信号のデューティ比も出力電圧Ｖｏの上昇に伴って大きくなることは無く、スイッチング電源回路２の出力電圧の上限が制限される。
例えば、分圧抵抗器Ｒ７１、Ｒ７２の抵抗値がそれぞれ９８０ｋΩ、１０ｋΩである場合、第２比較器７１は、スイッチング電源回路２の出力電圧ＶｉのＲ７２／（Ｒ７１＋Ｒ７２）＝１／９９倍の電圧と、減算回路８の出力電圧とを比較する。後述するように、減算回路８の出力端の電圧は約３［Ｖ］で安定化するように構成されているため、スイッチング電源回路２の出力電圧Ｖｉは、３×９９＝２９７［Ｖ］以上にならないように電圧制御される。
なお、スイッチング電源回路２の出力電圧Ｖｉが２９７［Ｖ］未満になった場合、第２比較器７１に電流が流れ込むように動作するのであるが、第２比較器７１の出力端には整流素子Ｄ７１が順接続されているため、第２比較器７１への電流は制限される。従って、減算回路８の出力電圧が、いわば支配的になり、スイッチング信号出力回路９に入力されるようになる。
【００３５】
図５は、スイッチング信号出力回路９の回路図である。スイッチング信号出力回路９は、減算回路８の出力電圧と、所定の基準電圧との差分に応じた電圧を出力するスイッチング用増幅器９２と、三角波電圧を発振する三角波発振回路９４と、スイッチング用増幅器９２の出力電圧と、三角波発振回路９４の出力電圧との比較結果に応じたパルス状のスイッチング信号を出力する第３比較器９３とを有する。詳細には、スイッチング用増幅器９２の非反転入力端子には基準電圧の正極が接続され、反転入力端子には減算回路８の接続端Ｖｃが接続されている。また、スイッチング用増幅器９２の出力端と、反転入力端子との間には、負帰還抵抗器Ｒ９１が設けられている。また負帰還抵抗器Ｒ９１の両端には、直列接続されたコンデンサＣ９１及び抵抗器Ｒ９２が並列的に接続されている。コンデンサＣ９１及び抵抗器Ｒ９２によってノイズが除去される。第３比較器９３の非反転入力端子には、スイッチング用増幅器９２の出力端が接続され、反転入力端子には、三角波発振回路９４が接続されている。
なお、ここでは、三角波電圧を発振する三角波発振回路９４を例に説明したが、のこぎり波を発振する、のこぎり波発振回路を用いて、スイッチング信号出力回路９を構成しても良い。
【００３６】
このように構成されたスイッチング信号出力回路９によれば、減算回路８の出力電圧から基準電圧を減じた差分電圧が、大きくなった場合、第３比較器９３の非反転入力端子に入力される電圧が低下し、第３比較器９３から出力されるスイッチング信号のデューティ比が小さくなる。つまり、スイッチング素子Ｓ２１のオン期間が短くなる。逆に、減算回路８の出力電圧から基準電圧を減じた差分電圧が、小さくなった場合、第３比較器９３の非反転入力端子に入力される電圧が上昇し、第３比較器９３から出力されるスイッチング信号のデューティ比が大きくなる。つまり、スイッチング素子Ｓ２１のオン期間が長くなる。
スイッチング用増幅器９２は増幅率が大きいため、このようなスイッチイング信号出力回路９の動作により、スイッチング用増幅器９２の反転入力端子の電圧が基準電圧に等しくなるように保持される。また、減算回路８の出力電圧も基準電圧と等しくなるように保持される。
【００３７】
図６は、スイッチング電源回路２及びインバータ回路３の出力電圧の関係を示したグラフである。横軸は時間、縦軸は電圧であり、インバータ回路３の出力電圧が時間と共に上昇した場合のスイッチング電源回路２の出力電圧Ｖｉの時間変化を示している。スイッチング電源回路２の出力電圧Ｖｉを実線、インバータ回路３の出力電圧Ｖｏを破線で示している。以上のように構成された制御回路５による電圧制御によって、図６に示すように、スイッチング電源回路２の出力電圧Ｖｉは、インバータ回路３の出力電圧Ｖｏに所定電圧を加算した電圧になるように制御され、かつ、出力電圧は所定最小制限電圧以上、所定最大制限電圧以下の範囲で制御される。具体的な制御動作は以下の通りである。
減算回路８の出力電圧は、スイッチング電源回路２の出力電圧Ｖｉと、インバータ回路３の出力電圧Ｖｏに所定電圧、例えば２２［Ｖ］を加算した電圧とが等しい場合、基準電圧に等しくなる。スイッチング電源回路２の出力電圧Ｖｉと、インバータ回路３の出力電圧Ｖｏとの差分電圧が所定電圧よりも高くなった場合、減算回路８の出力電圧は基準電圧より高くなる。この場合、スイッチング信号のデューティ比が小さくなり、スイッチング電源回路２の出力電圧が低くなる方向に制御される。
逆に、スイッチング電源回路２の出力電圧Ｖｉと、インバータ回路３の出力電圧Ｖｏとの差分電圧が所定電圧より低くなった場合、減算回路８の出力電圧から基準電圧より低くなる。この場合、スイッチング信号のデューティ比が大きくなり、スイッチング電源回路２の出力電圧が高くなる方向に制御される。
このように、減算回路８及びスイッチング信号出力回路９の制御により、減算回路８の出力電圧は基準電圧に保持されており、スイッチング電源回路２の出力電圧Ｖｉは、インバータ回路３の出力電圧Ｖｏの変動に伴って、出力電圧Ｖｉ，Ｖｏの差分を一定に保持したまま変動する。
ここで、スイッチング電源回路２の出力電圧Ｖｉが、所定の最大制限電圧よりも高くなった場合、最大電圧制限回路７から電流が流れ出し、出力電圧Ｖｉ，Ｖｏの差分に拘わらず、減算回路８の出力電圧が所定電圧、即ち基準電圧に保持されるため、これ以上デューティ比は大きくならず、スイッチング電源回路２の出力電圧Ｖｉの上限が制限される。
逆に、スイッチング電源回路２の出力電圧Ｖｉが、所定の最小制限電圧よりも低くなった場合、最小電圧制限回路６に電流が流れ込み、出力電圧Ｖｉ，Ｖｏの差分に拘わらず、減算回路８の出力電圧が所定電圧、即ち基準電圧に保持されるため、これ以上デューティ比は小さくならず、スイッチング電源回路２の出力電圧Ｖｉの下限が制限される。
【００３８】
図７は、ＰＷＭ信号のデューティ比と、スイッチング電源回路２及びインバータ回路３の出力電圧の時間変化を示したグラフである。横軸は時間、縦軸は電圧である。
時間ｔ０〜ｔ１の期間は、モータ４が停止している期間であり、ＰＷＭ制御回路３ａから出力されるＰＷＭ信号のデューティ比ＤＴは０である。該期間においては、制御回路５からスイッチング電源回路２へ出力されるスイッチング信号のデューティ比は最小になり、スイッチング電源回路２の出力電圧Ｖｉは最小制限電圧となる。
時間ｔ１〜ｔ２の期間は、モータ４が加速動作している期間であり、ＰＷＭ制御回路３ａから出力されるＰＷＭ信号のデューティ比ＤＴは０％から８０％に増加し、インバータ回路３の出力電圧Ｖｏも増加している。出力電圧Ｖｏに所定電圧を加算した電圧は、最小制限電圧未満であるため、スイッチング電源回路２の出力電圧Ｖｉは最小制限電圧のままである。
時間ｔ２〜ｔ３期間においては、インバータ回路３の出力電圧Ｖｏが更に増加し、出力電圧Ｖｏに所定電圧を加算した電圧が最小制限電圧を超え始める。該期間においては、スイッチング電源回路２の出力電圧Ｖｉは、インバータ回路３の出力電圧Ｖｏに所定電圧を加算した電圧になるように制御され、インバータ回路３の出力電圧Ｖｏの増加に伴って、出力電圧Ｖｉが上昇する。
時間ｔ３〜ｔ４の期間は、ＰＷＭ制御回路３ａから出力されるＰＷＭ信号のデューティ比ＤＴは８０％でモータ４が減速し始める期間である。該期間においては、必要な電力が徐々に低下するため、インバータ回路３の出力電圧Ｖｏが低下し始める。該期間においても、スイッチング電源回路２の出力電圧Ｖｉは、インバータ回路３の出力電圧Ｖｏに所定電圧を加算した電圧になるように制御され、インバータ回路３の出力電圧Ｖｏの低下に伴って、出力電圧Ｖｉが低下している。
期間ｔ４〜ｔ５においては、ＰＷＭ制御回路３ａから出力されるＰＷＭ信号のデューティ比ＤＴが８０％から０％に減少し、インバータ回路３の出力電圧Ｖｏも減少している。出力電圧Ｖｏに所定電圧を加算した電圧は、最小制限電圧未満であるため、スイッチング電源回路２の出力電圧Ｖｉは最小制限電圧に保持される。
期間ｔ５以降の期間はモータ４が停止している期間であり、スイッチング電源回路２の出力電圧Ｖｉは最小制限電圧に保持される。
このようにスイッチング電源回路２の出力電圧Ｖｉは、最小制限電圧と、最大制限電圧との間で、必要に応じて動的に増減する。具体的には、モータ４が停止している場合又は等速運動している場合、スイッチング電源回路２の出力電圧Ｖｉは低い電圧に制御されるため、モータ４のＰＷＭ信号のオン期間を比較的大きく保ったまま、モータ４の精密な通電制御が可能になる。また、加減速時には、スイッチング電源回路２の出力電圧Ｖｉが上昇するため、モータ４の加減速に必要な電力を供給することができる。
【００３９】
このように本実施の形態にあっては、上位側コントローラ等、外部からの制御信号が不要で、且つ従来技術に比べ簡単な回路構成で小型化でき、精密な電流制御が可能となり、モータ４を精密に制御できる。
【００４０】
また、各種検出信号、速度指令、記憶装置の情報を用いたＣＰＵによる複雑な各種演算が不要であるため、回路構成が簡単で安定した電圧制御が可能になる。
【００４１】
なお、本実施の形態の回路構成は一例であり、同様の電圧制御が可能な範囲で適宜の設計変更が可能である。例えば、制御対象の電圧によっては、減算回路８の第２差動増幅器８２を廃することも可能である。また、減算回路の出力電圧の高低と、スイッチング信号出力回路から出力されるスイッチング信号のデューティ比の大小の関係が逆になるように構成しても良い。
【００４２】
（変形例１）
図８は、変形例１に係るスイッチング電源回路１０２の回路図である。変形例１に係るモータ駆動装置は、スイッチング電源回路１０２の昇圧回路部分の構成のみが異なるため、以下では主に上記相違点を説明する。変形例１に係るスイッチング電源回路１０２は、実施の形態と同様の整流回路と、昇圧回路を構成するインダクタンス素子Ｌ２１、整流ダイオードＤ２５、コンデンサＣ２１及びスイッチング素子Ｓ２１とを有する。変形例１においては、インダクタンス素子Ｌ２１の出力側である他端には、コンデンサＣ２２の一端が接続され、コンデンサＣ２２の他端が整流ダイオードＤ２５のアノードに接続されている。また、コンデンサＣ２２の他端及び整流ダイオードＤ２５のアノードにはインダクタンス素子Ｌ２２の一端が接続され、インダクタンス素子Ｌ２２の他端が接地されている。
【００４３】
変形例１にあっては、スイッチング電源回路１０２の出力電圧を、電源１の電圧に拘わらず昇圧及び降圧することができる。
【００４４】
（変形例２）
図９は、変形例２に係るモータ駆動装置のブロック図、図１０は、変形例２に係るスイッチング電源回路２、インバータ回路２０３及びモータ２０４の回路図である。変形例２に係るモータ駆動装置は、インバータ回路２０３及びモータ２０４の構成のみが異なるため、以下では主に上記相違点を説明する。変形例２に係るモータ駆動装置は、単相のモータ２０４を駆動するインバータ回路２０３を備える。
インバータ回路２０３は、４個のスイッチング素子Ｓ２３１，Ｓ２３２，Ｓ２３３，Ｓ２３４、例えばバイポーラパワートランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ等のパワートランジスタを有する。インバータ回路２０３の正側入力端子には、スイッチング素子Ｓ２３１，Ｓ２３３の一端が接続され、スイッチング素子Ｓ２３１，Ｓ２３３の他端には、スイッチング素子Ｓ２３２，Ｓ２３４の一端が接続されている。スイッチング素子Ｓ２３２，Ｓ２３４の他端は、インバータ回路２０３の負側入力端子に接続されている。各スイッチング素子Ｓ２３１，Ｓ２３２，Ｓ２３３，Ｓ２３４にはフライホイールダイオード（不図示）が設けられている。また、スイッチング素子Ｓ２３２，Ｓ２３４の一端と、インバータ回路２０３の出力端子との間にはローパスフィルタ２３１が設けられている。スイッチング素子Ｓ２３１，Ｓ２３２，Ｓ２３３，Ｓ２３４のＰＷＭ信号入力端は、ＰＷＭ制御回路３ａに接続され、ＰＷＭ制御回路３ａは、各スイッチング素子Ｓ２３１，Ｓ２３２，Ｓ２３３，Ｓ２３４をオンオフすることで、モータ２０４の動作を制御する。
また、制御回路５の第１差動増幅器８１の反転入力端子には、抵抗器Ｒ８３を介してインバータ回路２０３の出力電圧Ｖｏが入力するように構成されている。具体的には、インバータ回路２０３の各出力端子に夫々に整流ダイオードＤ１，Ｄ２のアノードが接続され、各整流ダイオードＤ１，Ｄ２のカソードが、制限回路を構成する抵抗器Ｒ８３の一端に接続されている。
【００４５】
モータ２０４は、単相モータであり、スイッチング素子Ｓ２３２，Ｓ２３４の一端は、ローパスフィルタ２３１を介してモータ２０４を構成するコイルの端子に夫々接続されている。
【００４６】
変形例２にあっても、実施の形態と同様の作用効果を奏し、精密な電流制御が可能となり、モータ２０４を精密に制御できる。
【００４７】
今回開示された実施の形態はすべての点で例示であって、制限的なものでは無いと考えられるべきである。本発明の範囲は、上記した意味では無く、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００４８】
１  交流電源
２  スイッチング電源回路
３  インバータ回路
３ａ  ＰＷＭ制御回路
４  モータ
５  制御回路
６  最小電圧制限回路
７  最大電圧制限回路
８  減算回路
９  スイッチング信号出力回路
８１  第１差動増幅器
９２  スイッチング用増幅器
９３  第３比較器
９４  三角波発振回路
Ｄ６１，Ｄ７１  整流素子
【図１】
0005987410.tif 000002
【図２】
0005987410.tif 000003
【図３】
0005987410.tif 000004
【図４】
0005987410.tif 000005
【図５】
0005987410.tif 000006
【図６】
0005987410.tif 000007
【図７】
0005987410.tif 000008
【図８】
0005987410.tif 000009
【図９】
0005987410.tif 000010
【図１０】
0005987410.tif 000011