【手続補正書】
【提出日】平成23年8月22日(2011.8.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スキャンをする条件が満足されたときにフラッシュメモリデバイス中に記憶されている情報の中のエラー検出のためのスキャンをすること
を含み、
前記スキャンをすることの条件は、前記メモリデバイスのセルへのアクセス数及び情報が前記メモリデバイスに記憶された後に経過した時間量の少なくとも一つに基づく方法。
【請求項２】
前記メモリデバイスのセルへのアクセス数が選択値を超えるときに前記条件が満足される、請求項１の方法。
【請求項３】
前記アクセス数は読み取り動作の数を含む、請求項２の方法。
【請求項４】
前記アクセス数は書き込み動作の数を含む、請求項２の方法。
【請求項５】
前記時間量が最小１日であるときに、前記スキャンをする条件が満足される、請求項１の方法。
【請求項６】
スキャンをすることが、
前記メモリデバイスのセルから前記情報を読み出すこと、及び
前記情報を読み出すときに前記情報に付随するエラー訂正コード（ＥＣＣ）データを、前記情報が前記セルに書き込まれたときに前記情報に付随していたＥＣＣデータと比較すること、
を含む請求項１の方法。
【請求項７】
スキャンをすることが、
前記メモリデバイスの参照セルから参照情報を読み出すこと、及び
前記参照情報の値が限界値に比べて変わっているかどうかを決定すること、
を含む請求項１の方法。
【請求項８】
前記メモリデバイス中に記憶されている情報の中のビットエラー量を決定すること、を含む請求項１の方法。
【請求項９】
前記ビットエラー量が少なくとも１に等しいときに、前記情報の中の少なくとも一つのエラービットを訂正すること、を含む請求項８の方法。
【請求項１０】
スキャンをすることが、前記メモリデバイスのセルの一部のみを読み出すこと、を含む、請求項１の方法。
【請求項１１】
スキャンをすることが、前記メモリデバイスの全メモリアレイ中のセルを読み出すことを含む、請求項１の方法。
【請求項１２】
スキャンをすることが、前記メモリデバイスのブロック中の第一のセルを読み出すことを含み、前記第一のセルを読み出すことが、前記ブロック中の第二のセルへの書き込みの後に実行される、請求項１の方法。
【請求項１３】
メモリデバイスの複数個のブロックのブロック中の第一の位置のセルを読み出すこと、及び
前記第一の位置の読み取り動作の数が選択選択値を超えるときに、第二の位置に記憶された情報の中のエラーを検出するために、前記ブロック中の前記第二の位置をスキャンすることであって、前記第二の位置はランダムに選択されること、
を含む方法。
【請求項１４】
前記第二の位置をスキャンすることは、前記ブロック中の追加のセルを読み出すことを含む、請求項１３の方法。
【請求項１５】
前記メモリデバイスの端子で受けた読み取りコマンドに応答して読み出すことが実行される、請求項１３の方法。
【請求項１６】
前記第一の位置のアドレスは前記メモリデバイスの端子で与えられ、前記第二の位置のアドレスは、前記第一の位置のアドレス及びオフセット値の関数である、請求項１３の方法。
【請求項１７】
前記オフセット値を得るためにストレージユニットにアクセスすることを含む、請求項１６の方法。
【請求項１８】
メモリデバイスのブロックに情報を書き込むこと、及び
前記ブロック上で実行される書き込み動作の数に基づいて、前記ブロックに記憶されている情報中のエラーを検出するために、前記ブロックの少なくとも一部をスキャンすること、
を含む方法。
【請求項１９】
前記情報が前記ブロックの第一のセルに書き込まれ、スキャンすることが前記ブロックの第二のセルを読み出すことを含む、請求項１８の方法。
【請求項２０】
前記情報が前記ブロックの第一のセルに書き込まれ、スキャンすることが前記ブロックの第一のセル及び第二のセルを読み出すことを含む、請求項１８の方法。
【請求項２１】
書き込むことが前記ブロックの第一のページから前記ブロックの最後のページまで順番に実行され、スキャンすることが、前記ブロックの最後のページが書き込まれたときにのみ実行される、請求項１８の方法。
【請求項２２】
スキャンすることが前記ブロックの複数個のページの各ページが書き込まれた後に実行される、請求項１８の方法。
【請求項２３】
スキャンすることがブロックのページ数の少なくとも半分だけが書き込まれたとき実行される請求項１８の方法。
【請求項２４】
前記ブロックに記憶された情報の中のエラーのビットエラー量を決定することを含む、請求項１８の方法。
【請求項２５】
前記ビットエラー量が少なくとも１に等しいときに前記情報の少なくとも一つのエラービットを訂正することを含む、請求項２４の方法。
【請求項２６】
フラッシュメモリデバイスのメモリアレイ中に記憶された情報の中のエラー検出のためのスキャンをする少なくとも一つの条件を設定する回路であって、前記スキャンをする条件は前記メモリデバイスのセルへのアクセス数及び前記情報が前記メモリデバイスに記憶された後に経過した時間量の少なくとも一つに基づく回路と、
前記条件が満足されたとき、前記情報の中のエラー検出のためのスキャンをするコンポーネントと、
を含む装置。
【請求項２７】
前記コンポーネントは選択値を記憶するストレージユニットを含み、前記メモリアレイ上で実行された読み取り動作の数が前記選択値を超えるときに前記条件が満足される、請求項２６の装置。
【請求項２８】
前記コンポーネントは前記読み取り動作の数をカウントするカウンタを含む、請求項２７の装置。
【請求項２９】
前記コンポーネントは選択値を記憶するストレージユニットを含み、前記メモリアレイのブロック上で実行された書き込み動作の数が前記選択値を超えるときに前記条件が満足される、請求項２６の装置。
【請求項３０】
前記コンポーネントは選択値を記憶するストレージユニットを含み、前記メモリアレイのブロック上で実行された書き込み動作の数が前記選択値を超えるときに前記条件が満足される、請求項２６の装置。
【請求項３１】
前記コンポーネントは前記書き込み動作の数をカウントするカウンタを含む、請求項３０の装置。
【請求項３２】
前記コンポーネントはオフセット値を記憶するストレージユニットを含み、前記コンポーネントは、前記オフセット値に基づくアドレスを有する位置でエラー検出のためのスキャンをする、請求項２６の装置。
【請求項３３】
前記コンポーネントはエラー検出のためのスキャンをする時間間隔を決定するためのタイムキーパを含む、請求項２６の装置。
【請求項３４】
前記タイムキーパはリアルタイムクロックを含む、請求項３３の装置。
【請求項３５】
情報を記憶するメモリアレイ、及び
少なくとも前記メモリアレイ上で実行された読み取り動作の数に基づいて前記情報の中のエラー検出のためのスキャンをするコンポーネント、
を含む装置。
【請求項３６】
前記コンポーネントは、前記メモリアレイ中の前記読み取り動作の数が約１０００から約２０００であるときに、エラー検出のためのスキャンをする、請求項３５の装置。
【請求項３７】
前記メモリアレイは複数個のブロックを含み、前記コンポーネントは、前記複数個のブロックのあるブロック中の読み取り動作の数が選択値を超えたときにエラー検出のためのスキャンをする、請求項３５の装置。
【請求項３８】
前記メモリデバイスは複数個のブロックを含み、前記コンポーネントは、前記複数個のブロック内の選択されたブロック中の第一の位置で、前記コンポーネントが前記選択されたブロックにおける第二の位置から情報を読み出すたびに、エラー検出のためのスキャンをする、請求項３５の装置。
【請求項３９】
前記コンポーネントは、選択された時間間隔毎にエラー検出のためのスキャンをする、請求項３８の装置。
【請求項４０】
フラッシュメモリデバイスであって、前記フラッシュメモリデバイス中に記憶された情報中のエラー検出のためのスキャンをする条件を設定する回路、及び、前記条件が満足されるときに前記フラッシュメモリデバイス中に記憶された前記情報の中のエラー検出のためのスキャンをするコンポーネントを含み、前記スキャンをする条件は、前記メモリデバイスのセルへのアクセス数及び前記情報が前記メモリデバイスに記憶された後に経過した時間量の少なくとも一つに基づいて設定される、フラッシュメモリデバイス、並びに
前記フラッシュメモリデバイスに記憶される情報を処理するプロセッサ、
を含むシステム。
【請求項４１】
前記フラッシュメモリデバイスに接続されるアンテナを含む、請求項４０のシステム。
【請求項４２】
前記フラッシュメモリアレイに接続されるピクセルアレイを含む、請求項４０のシステム。