【事件の表示】
　特願２００３−　６３４８６「仮想入出力の相互接続メカニズム」拒絶査定不服審判事件〔平成１６年　１月２９日出願公開、特開２００４−　３０５７８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１５年３月１０日（パリ条約による優先権主張２００２年３月８日、米国）の出願であって、平成２０年８月２７日付けの拒絶の理由の通知に対して、同年１１月２７日付けで意見書が提出されるとともに、同日付で手続補正がなされたが、同年１２月１５日付けで拒絶をすべき査定がされ、これに対し平成２１年３月１９日に拒絶査定不服審判の請求がなされたものである。
　
２．本願発明
　本願の請求項２に係る発明は、平成２０年１１月２７日付け手続補正により補正された特許請求の範囲の請求項２に記載された次のとおりのものと認める。（以下「本願発明」という。） 
　
「【請求項２】
　コンピュータシステム中の故障したオリジナルモジュールから前記コンピュータシステム中の代替モジュールに仮想パスに沿ってトランザクションをリルーティングする方法であって、該トランザクションが前記故障したオリジナルモジュールに対して開始されるものであり、
　前記故障したオリジナルモジュールの代替として前記代替モジュールを識別するリマッピングモジュールＩＤを格納するステップと、
　前記故障したオリジナルモジュールのトランザクションを受信するステップであって、該トランザクションが前記故障したオリジナルモジュールのアドレスを含むものであるステップと、
　前記アドレスを抽出するステップと、
　該アドレスをデコードして、前記トランザクションを受信するために前記故障したオリジナルモジュールのＩＤを提供するステップと、
　該故障したオリジナルモジュールのＩＤを前記リマップされたモジュールＩＤと比較するステップと、
　該リマップされたモジュールＩＤと仮想化されたハードウェアパスとに基づいて前記トランザクションを前記代替モジュールにリルーティングするステップと
　を含んでなる方法。」
　
３．引用例に記載された発明
　これに対して、原査定の拒絶の理由に引用された、特開平４−２８１５４３号公報、平成４年１０月７日公開（以下、「引用例」という。）には、図面とともに以下の記載がある。
　
「【０００５】
【作用】本発明においては、チャネルと入出力制御部間のバスインタフェ−ス信号のうち、アドレスバス信号に対して、障害の発生した入出力制御部の装置アドレス情報を代替処理用入出力制御部の装置アドレス情報に変換する回路をチャネル部に配置する。これにより、複数の入出力制御部間を連絡するための個別のインタフェ−ス接続は不要になる。上記アドレス情報変換回路としては、入出力制御部に障害が発生したことを記憶するためのフラグ情報と、その入出力制御部の代りに用いられる代替入出力制御部のアドレス情報とを１対として記憶された複数領域のメモリで構成される。これにより複数の入出力制御部の代替処理が可能となる。
【０００６】
【実施例】以下、本発明の実施例を、図面により詳細に説明する。図１は、本発明が適用される情報処理システムのブロック図である。図１において、１はチャネル装置、ａは複数の入出力制御部および処理装置１を接続したバスインタフェ−ス、２−１〜２−ｎは入出力制御部、３−１〜３−ｎは入出力機器である。図１の情報処理システムにおいては、バス接続された複数の入出力制御部２−１〜２−ｎのうち、アドレスバス信号により１つの入出力制御部が選択され、チャネルないしそのチャネルの上位装置であるＣＰＵにより制御される。いま、動作中の入出力制御部に障害が発生すると、その入出力制御部からの状態報告またはチャネル装置１による入出力制御部障害の検知のいずれかにより検出される。チャネル装置１内には、本発明による障害処理装置が設けられており、それは複数存在するフラグ情報記憶部とそれに対応する入出力制御アドレスを格納するハ−ドウェアレジスタであってもよく、また他のプログラム制御可能なメモリであってもよい。フラグ情報と代替入出力制御部のアドレス情報とは、入出力制御部アドレス信号により選択され、選択されたフラグ情報により入出力制御部アドレス信号と代替入出力制御アドレス情報のいずれか一方をアドレスバス上に出力するかが選択される。このフラグ情報による選択により、その入出力制御部の障害発生時の代替アドレスへの変換が行われる。
【０００７】図２は、本発明の一実施例を示す障害処理装置のブロック図である。図２において、４はチャネル装置により指定される入出力制御部アドレスをセットするためのアドレスレジスタ、５はフラグ情報メモリ、６はそのフラグ情報に対応する障害入出力制御部を格納するメモリ、７は現用の入出力制御部または代替用の入出力制御部のいずれかを選択する選択回路、ｅはアドレスバスである。これらのアドレスレジスタ４、メモリ５，６、および選択回路７は、チャネル装置１内に設置されている。なお、フラグ情報メモリ５と代替アドレスメモリ６は、複数のレジスタで構成することが可能であるのは勿論である。図２では、代替アドレスメモリ６の中の１エントリと、それに対応するフラグ情報メモリ５の中の１エントリとが示されているだけであるが、実際には、代替アドレスメモリ６には現用入出力装置２−１〜２−ｎ分だけの複数個のエントリが設けられ、それぞれのエントリに対応してフラグ情報メモリ５にも同数だけのエントリが設けられる。そして、例えば、入出力制御部２−１が正常のときには対応するフラグ情報は‘０’が、入出力制御部２−２に障害が発生して異常状態のときには、その入出力制御２−２からのチャネル装置１への通知あるいはチャネル装置１からの監視により検知により、それに対応するフラグ情報は‘１’が、それぞれ格納される。同じようにして、現用の入出力制御部２−３〜２−ｎの全てに対して、正常のとき‘０’、異常のとき‘１’がそれぞれ格納されている。そして、代替アドレスメモリ６には、現用の入出力制御部２−１の代替用である予備の入出力制御部のアドレスが格納される。
この場合、入出力制御部２−１〜２−ｎ−１が現用であれば、残りの２−ｎが予備となり、入出力制御部２−１〜２−ｋが現用であれば、残りの２−ｋ＋１〜２−ｎが予備となる。また、予備の入出力制御部をここに示されていない入出力制御部２−ｎ＋１〜２−ｎ＋ｍであってもよい。さらに、現用と予備が混合している場合、例えば、入出力制御部２−１の予備は２−２、入出力制御部２−２の予備は２−３、入出力制御部２−３の予備は２−４、・・・のように割り当ててもよい。
【０００８】プログラムにより指示された入出力制御部のアドレス情報は、アドレスレジスタ４に格納される。
このアドレスレジスタ４は、ビット０からビット７までの８ビットで構成される。フラグ情報メモリ５は、入出力制御部に障害が発生したときに‘１’が、チャネル内部のハ−ドウェア回路またはマイクロプログラム制御によりセットおよびリセットされる。そして、アドレスレジスタ４からの入出力制御部アドレス信号ｂによりその入出力制御部アドレスに対応するフラグビットが選択され読み出される。また、代替アドレスメモリ６は、入出力制御部に障害が発生した場合の代替処理を行う入出力制御部のアドレス情報が、チャネル装置１の初期設定動作時に格納される。代替アドレスメモリ６に格納された情報は、これもアドレスレジスタ４からの出力信号ｂによりその入出力制御部アドレスに対応した部分が読み出され、選択回路７に出力される（ｃ）。選択回路７の他方の入力には、アドレスレジスタ４の出力信号が接続されている。プログラムによる入出力制御部への指示が行われる際に、選択回路７は、プログラムにより指示されたアドレス情報と、そのアドレスを有する入出力制御部に対応した代替アドレス情報とを、フラグ情報により選択する。すなわち、フラグ情報が‘０’の場合には現用の入出力制御部アドレスが、またフラグ情報が‘１’の場合には代替入出力制御部アドレスが、それぞれ選択されることになる。選択動作により、障害発生時には対応する代替アドレス情報に変換されたアドレスが、アドレスバスｅを介してその入出力制御部に送出されることにより、その入出力制御部がチャネルより制御される。従って、チャネル装置１やＣＰＵからは、障害の有無の関係なく現用の入出力制御部のみを制御しているように見えるが、実際には、現用の入出力制御部アドレスが代替アドレスに変換されて、代替用入出力制御部が起動され、代替用入出力制御部が動作を行うことになる。
【０００９】例えば、図１において、現用の入出力制御部２−１に対して代替用の入出力制御部２−ｎが割り当てられているものとする。チャネル装置１により、予め代替アドレスメモリ６の該当エントリには代替用の入出力制御部アドレス２−ｎが格納され、フラグ情報メモリ５の対応するエントリには現用の入出力制御部２−１が正常である‘０’が格納される。いま、何等かの原因により入出力制御部２−１に障害が発生し、入出力制御部２−１よりチャネル装置１に対して障害の申告が行われたとする。チャネル装置１は、マイクロプログラムによりフラグ情報メモリ５の該当するエントリを‘０’から‘１’に更新する。その後、何等かの処理を行うため、プログラムによりアドレスレジスタ４に入出力制御部アドレス２−１がセットされると、選択回路７の一方の入力端子にはアドレスレジスタ４の出力（２−１）が、他方の入力端子には代替アドレスメモリ６の出力（２−ｎ）が、それぞれ入力される。そして、選択回路７はフラグ情報メモリ５からの出力（ｄ＝１）により、代替アドレスメモリ６の出力を選択するので、その代替アドレス２−ｎがアドレスバスｅを介して代替用の入出力制御部２−ｎに送出される。これにより、代替用の入出力制御部２−ｎが指定されて、起動され、所定の動作を行うことになる。
【００１０】
【発明の効果】以上説明したように、本発明によれば、チャネル制御の一部として代替処理アドレス決定動作を実現できるので、ソフトウェアによる代替処理手続きが不要となり、またチャネル装置内部の回路で構成するので、入出力制御部間に代替処理のための信号線は不要である。さらに、代替処理アドレスとして任意の情報を設定できるので、各入出力制御部対応に個別の代替入出力制御部を設定したり、またはシステムで共通の代替入出力制御部を設定することも可能である。」（第２ページ第２欄第１０行〜第３ページ第４欄第５０行）
　
　以上の記載によれば、引用例には、次の発明（以下「引用発明」という。）が記載されている。
　
「情報処理システムにおいて、バス接続された複数の入出力制御部２−１〜２−ｎのうち、アドレスバス信号により１つの入出力制御部が選択され、チャネルないしそのチャネルの上位装置であるＣＰＵにより制御され、
　チャネルと入出力制御部間のバスインタフェ−ス信号のうち、アドレスバス信号に対して、障害の発生した入出力制御部の装置アドレス情報を代替処理用入出力制御部の装置アドレス情報に変換する回路をチャネル部に配置されており、
　動作中の入出力制御部に障害が発生すると、その入出力制御部からの状態報告またはチャネル装置１による入出力制御部障害の検知のいずれかにより検出され、
　チャネル装置１内には、障害処理装置が設けられており、それは複数存在するフラグ情報記憶部とそれに対応する入出力制御アドレスを格納するハ−ドウェアレジスタであってもよく、
　フラグ情報と代替入出力制御部のアドレス情報とは、入出力制御部アドレス信号により選択され、
　選択されたフラグ情報により入出力制御部アドレス信号と代替入出力制御アドレス情報のいずれか一方をアドレスバス上に出力するかが選択され、
　このフラグ情報による選択により、その入出力制御部の障害発生時の代替アドレスへの変換が行われ、
　代替アドレスメモリ６には現用入出力装置２−１〜２−ｎ分だけの複数個のエントリが設けられ、それぞれのエントリに対応してフラグ情報メモリ５にも同数だけのエントリが設けられ、
　現用の入出力制御部２−３〜２−ｎの全てに対して、正常のとき‘０’、異常のとき‘１’がそれぞれ格納されており、
　代替アドレスメモリ６には、現用の入出力制御部２−１の代替用である予備の入出力制御部のアドレスが格納され、
　代替アドレスメモリ６は、入出力制御部に障害が発生した場合の代替処理を行う入出力制御部のアドレス情報が、チャネル装置１の初期設定動作時に格納され、
　代替アドレスメモリ６に格納された情報は、これもアドレスレジスタ４からの出力信号ｂによりその入出力制御部アドレスに対応した部分が読み出され、選択回路７に出力され、
　プログラムによる入出力制御部への指示が行われる際に、選択回路７は、プログラムにより指示されたアドレス情報と、そのアドレスを有する入出力制御部に対応した代替アドレス情報とを、フラグ情報により選択し、
　選択動作により、障害発生時には対応する代替アドレス情報に変換されたアドレスが、アドレスバスｅを介してその入出力制御部に送出されることにより、その入出力制御部がチャネルより制御され、
　チャネル装置１やＣＰＵからは、障害の有無の関係なく現用の入出力制御部のみを制御しているように見えるが、実際には、現用の入出力制御部アドレスが代替アドレスに変換されて、代替用入出力制御部が起動され、代替用入出力制御部が動作を行うことになる
　チャネル制御の一部として代替処理アドレス決定動作を実現する方法。」
　
４．対比
　本願発明と引用発明を対比する。
　
　引用発明の「情報処理システム」は、本願発明の「コンピュータシステム」に相当する。
　引用発明の「入出力制御部２−１〜２−ｎ」は、情報処理システムにおいて、バス接続されており、チャネルないしそのチャネルの上位装置であるＣＰＵにより制御されるものであるので、本願発明の「コンピュータシステム中の」「モジュール」に相当するものであると言える。そのため、引用発明の「現用の入出力制御部」は本願発明の「オリジナルモジュール」に、また、引用発明の「代替用入出力制御部」は本願発明の「代替モジュール」に相当する。
　引用発明は、障害が発生した場合には、現用の入出力制御部アドレスが代替アドレスに変換されて、代替用入出力制御部が起動され、代替用入出力制御部が動作を行うという処理が行われているので、引用発明は、故障した現用の入出力制御部から代替用入出力制御部に制御の動作を移行していることになり、引用発明と本願発明は、「コンピュータシステム中の故障したオリジナルモジュールから前記コンピュータシステム中の代替モジュールに」処理を「リルーティングする」という点で処理内容が共通すると言える。
　引用発明の代替アドレスメモリ６には、現用の入出力制御部２−１の代替用である予備の入出力制御部のアドレスが格納され、また、代替アドレスメモリ６は、入出力制御部に障害が発生した場合の代替処理を行う入出力制御部のアドレス情報が、チャネル装置１の初期設定動作時に格納されているので、「代替処理を行う入出力制御部のアドレス情報」は「代替用入出力制御部」を識別するための識別情報であると言える。そのため、引用発明は、本願発明における「故障したオリジナルモジュールの代替として前記代替モジュールを識別するリマッピングモジュール」の識別情報を「格納する」ことに相当する処理内容を有している。
　引用発明は、プログラムによる入出力制御部への指示が行われる際に、選択回路７は、プログラムにより指示されたアドレス情報と、そのアドレスを有する入出力制御部に対応した代替アドレス情報とを、フラグ情報により選択し、選択動作により、障害発生時には対応する代替アドレス情報に変換されたアドレスが、アドレスバスｅを介してその入出力制御部に送出されることにより、その入出力制御部がチャネルより制御されている。これは、プログラムにより指示されたアドレス情報である現用の入出力制御部のアドレス情報と代替アドレス情報とをフラグ情報により選択して処理を進めていることになるので、引用発明は、現用の入出力制御部のアドレス情報と代替アドレス情報を比較して処理を進めていると言える。そのため、引用発明の当該処理は、「故障したオリジナルモジュールの」識別情報を「前記リマップされたモジュールの」識別情報「と比較する」処理という点で本願発明と共通する。
　ここで、引用発明の「プログラムにより指示されたアドレス情報」は、本願発明の「故障したオリジナルモジュールの」「アドレス」に対応するものであり、現用の入出力制御部のアドレス情報として、上記のように入出力制御部のアドレス情報と代替アドレス情報とをフラグ情報により選択して処理を進めることに用いられているので、引用発明は、本願発明における「故障したオリジナルモジュールの」「アドレスを抽出する」ことに相当する処理を行っていることは明らかである。
　また、引用発明の「アドレス情報」は「前記故障したオリジナルモジュールの」識別情報を表すものでもあるので、「アドレス」から「前記故障したオリジナルモジュールの」識別情報「を提供する」点で、引用発明は本願発明と共通している。
　引用発明は、チャネル装置１やＣＰＵからは、障害の有無の関係なく現用の入出力制御部のみを制御しているように見えるが、実際には、現用の入出力制御部アドレスが代替アドレスに変換されて、代替用入出力制御部が起動され、代替用入出力制御部が動作を行うものであるので、引用発明は、「該リマップされたモジュールの」識別情報「に基づいて」「前記代替モジュールに」処理「をリルーティングする」という点で、本願発明と共通する。
　
　よって、本願発明と引用発明とは、次の点で一致する。
　
一致点
「コンピュータシステム中の故障したオリジナルモジュールから前記コンピュータシステム中の代替モジュールに処理をリルーティングする方法であって、
　前記故障したオリジナルモジュールの代替として前記代替モジュールを識別するリマッピングモジュールの識別情報を格納するステップと、
　前記故障したオリジナルモジュールのアドレスを抽出するステップと、
　該アドレスから前記故障したオリジナルモジュールの識別情報を提供するステップと、
　該故障したオリジナルモジュールの識別情報を前記リマップされたモジュールの識別情報と比較するステップと、
　該リマップされたモジュールの識別情報に基づいて前記代替モジュールに処理をリルーティングするステップと
　を含んでなる方法。」
　
　一方、両者は次の点で相違する。
　
（相違点１）
　本願発明は、トランザクションをリルーティングする方法であって、トランザクションが故障したオリジナルモジュールに対して開始されるものであり、故障したオリジナルモジュールのトランザクションを受信するステップにおいて、トランザクションが故障したオリジナルモジュールのアドレスを含むものであるのに対して、引用発明は、何らかの処理の内容をリルーティングする方法ではあるが、ａ）トランザクションをリルーティングすること、ｂ）トランザクションが故障したオリジナルモジュールに対して開始されること、ｃ）トランザクションを受信するステップにおいて、トランザクションが故障したオリジナルモジュールのアドレスを含むことについての特定はなされていない点。
　
（相違点２）
　本願発明は、代替モジュールを識別するリマッピングモジュールＩＤとアドレスをデコードして提供されるオリジナルモジュールＩＤを処理に用いているのに対して、引用発明は、入出力制御部の識別情報ではあるものの、ＩＤではなくアドレス情報を処理に用いている点。
　
（相違点３）
　本願発明は、仮想パスに沿ってリルーティングする方法であり、リマップされたモジュールＩＤと仮想化されたハードウェアパスとに基づいて代替モジュールにリルーティングするものであるのに対して、引用発明は、代替モジュールにリルーティングしているが、仮想パスに沿ってリルーティングすること、及び、仮想化されたハードウェアパスに基づいて代替モジュールにリルーティングすることについての特定がなされていない点。
　
５．当審の判断
（相違点１について）
　引用発明は、現用の入出力制御部から代替用入出力制御部に入出力制御部が行うべき処理を移すものであり、その入出力制御部が行うべき処理として、周知技術であるトランザクション処理やデータ通信等の通常の情報処理における処理を対象とすることは、当業者であれば当然想到し得ることである。そのため、引用発明において代替用入出力制御部に移す処理としてトランザクション処理を特定して、トランザクションをリルーティングの対象とすることに格別の困難性は認められない（相違点１のａ））。また、トランザクション処理がトランザクションデータの受信から処理が始まること、また、トランザクションデータが宛先となる装置のアドレスを含むことも周知の事項であるので、本願発明において、トランザクションが故障したオリジナルモジュールに対して開始され（相違点１のｂ））、故障したオリジナルモジュールのトランザクションを受信するステップにおいて、トランザクションが故障したオリジナルモジュールのアドレスを含む点（相違点１のｃ））はトランザクション処理において格別の事項ではない。
　よって、引用発明をトランザクションをリルーティングすることに適用して本願発明のように構成することは、当業者であれば容易なことである。
　
（相違点２について）
　引用発明は、入出力制御部を識別するための情報として、バスにおいて入出力制御部に割り当てられたアドレス情報を用いているが、装置の識別のためにＩＤを示す情報を用いることは周知の技術であるので、入出力制御部を識別するための情報としてアドレス情報を用いるか、その他のＩＤを示す情報を用いるかは、当業者が設計時に適宜選択して設定し得る事項である。また、本願発明は、アドレスをデコードして提供されるオリジナルモジュールＩＤを処理に用いているが、本願の発明の詳細な説明の段落【０００８】の記載によると、オリジナルモジュールＩＤは、受信したアドレス情報に対応するように変換されて得られることが把握されるのみであり、この点においてもアドレスをデコードして提供されるオリジナルモジュールＩＤを処理に用いることによる格別の効果は認められない。
　よって、引用発明において、アドレス情報に代えて、リマッピングモジュールＩＤとオリジナルモジュールＩＤを用いて本願発明のように構成することは、当業者であれば容易なことである。
　
（相違点３について）
　引用発明は、チャネル装置１やＣＰＵからは、障害の有無の関係なく現用の入出力制御部のみを制御しているように見えるが、実際には、現用の入出力制御部アドレスが代替アドレスに変換されて、代替用入出力制御部が起動され、代替用入出力制御部が動作を行うものであるので、トランザクション処理が適用された場合、当然、現用の入出力制御部にトランザクションが向かうパスが、代替用入出力制御部に向かうパスに変更されて、処理が行われることになり、実施的にパスに基づいて代替用入出力制御部にリルーティングされていることになる。そのため、本願発明における仮想化されたハードウェアパスに基づいて代替モジュールにリルーティングするという構成と比較して格別の相違はない。
　ここで、審判請求の理由において『しかしながら、引用文献１のパスＢ（ＣＰＵから入出力制御部２−２に至るパス）は、本願の上記「仮想化されたハードウェアパス」とは異なるものです。その理由は、引用文献１のＣＰＵ１は、入出力制御部２−１〜２−ｎを含む別個の既存のパスを介して複数のコンポーネント３−１〜３−ｎに接続されておりますが、このＣＰＵ１は、単に入出力制御部用のアドレス情報の変更（つまり、既存のパス間での切替）を通知するものに過ぎないためです（例えば、引用文献１の要約書中の「障害の発生した入出力制御部の持つアドレス情報を代替処理用入出力制御部の持つアドレス情報に変換する」旨の記載と、図２の（既存のパスについての）「選択回路７」とを参照）。これに対して、本願の上記「仮想化されたハードウェアパス」は、故障したコンポーネントのパスをＣＰＵがコピーする等して生成（仮想化）した、代替コンポーネントへのパスを意味しております（本願の段落０００６の「プロセッサが、あるコンポーネントに行くアドレスを生成すると、そのアドレスをレンジレジスタと照らし合わせてチェックし、トランザクションをどのコンポーネントにルーティングすべきかを決定する。コンポーネントの故障によりトランザクションをリルーティングする必要がある場合には、レンジレジスタによって指定すべきリルートＩＤアドレス（ｒｅｒｏｕｔｅ　ＩＤ　ａｄｄｒｅｓｓ）がマップテーブルに示される」旨、段落０００７の「特に、（故障した）オリジナルコンポーネントおよび代替コンポーネントの識別情報は、リルートモジュールＩＤブロック内に格納することができ、識別情報は、オリジナルコンポーネントが故障した場合には、適切な代替コンポーネントがリルートモジュールＩＤブロックを参照することによって識別することができるように、たとえばマップテーブルの使用などによって関連付けることができる」旨の記載を参照）。従って、本願の請求項１に係る発明は、引用文献１に記載された発明と比較して、発明特定事項ｃの「前記コンピュータシステム中の代替モジュールの論理的な宛先モジュールＩＤと仮想化されたハードウェアパスとを提供するリマップされたモジュールＩＤ」を含む点において相違します。』との主張がなされているが、当該主張によっても、「仮想化されたハードウェアパス」が、引用発明において想定される「パス」と比較して、仮想化されていることにより、その構成において引用発明と格別な差異が生じるものであるとは認めなれない。
　
　そして、本願発明の作用効果も、引用発明及び周知の技術から当業者が予測できる範囲のものである。
　
６．むすび
　したがって、本願発明は、引用発明及び周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。