【事件の表示】
　特願２００２−５７２６４３「２Ｆ２メモリ・デバイス・システムおよび方法」拒絶査定不服審判事件〔平成１４年９月１９日国際公開、ＷＯ０２／７３６９８、平成１７年１月６日国内公表、特表２００５−５００６７０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯 
　本願は、平成１４年２月２７日（パリ条約に基づく優先権主張、外国庁受理２００１年３月８日、アメリカ合衆国）を国際出願日とする特許出願であって、平成１９年６月１９日付けの拒絶理由通知に対して同年１０月２２日に意見書及び手続補正書が提出されたが、同年１２月１０日付けで拒絶査定がなされた。
　そして、それに対して平成２０年３月１１日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成２２年５月２８日付けで審尋がなされ、同年９月２８日に回答書が提出された。
　
第２．補正の適否について 
１．補正の内容
　平成２０年３月１１日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜２６を、補正後の特許請求の範囲の請求項１〜９と補正するものであり、補正前後の請求項１は、各々以下のとおりである。
（補正前）
　「【請求項１】
　ソースと、前記ソースの上に形成された垂直チャンネルと、前記垂直チャンネルの上に形成されたドレインと、前記垂直チャンネルに隣接するトレンチに形成された垂直な選択ゲートと備えたメモリ・セルであって、
　前記ドレインの少なくとも一部の上に形成され且つ前記垂直チャンネルに隣接する水平なフローティング・ゲートを備え、
　前記水平なフローティング・ゲートがサブリソグラフィックな特徴ディメンションを持ち、前記垂直チャンネルが前記ソースと前記ドレインとの間に垂直に規定され、前記メモリ・セルの特徴サイズが４Ｆ２より小さいメモリ・セル。」
　
（補正後）
　「【請求項１】
　ソースと、前記ソースの上に形成された垂直チャンネルと、前記垂直チャンネルの上に形成されたドレインと、前記垂直チャンネルに隣接するトレンチに形成された垂直な選択ゲートと備えたメモリ・セルであって、
　前記ドレインの少なくとも一部の上に形成され且つ前記垂直チャンネルに隣接する水平なフローティング・ゲートを備え、
　前記垂直チャンネルが前記ソースと前記ドレインとの間に垂直に規定され、
　前記垂直な選択ゲートが前記水平なフローティング・ゲートに対して直角に形成され、
　前記メモリ・セルの特徴サイズが４Ｆ２より小さい
メモリ・セル。」
　
２．補正事項の整理
　本件補正による補正事項を整理すると以下のとおりである。
（１）補正事項１
　補正前の請求項２〜４、７、１０及び１５〜２６を削除するとともに、削除されなかった補正前の各請求項の番号と引用する請求項の番号を修正すること。
　
（２）補正事項２
　補正前の請求項１の「前記水平なフローティング・ゲートがサブリソグラフィックな特徴ディメンションを持ち、前記垂直チャンネルが前記ソースと前記ドレインとの間に垂直に規定され、」を、補正後の請求項１の「前記垂直チャンネルが前記ソースと前記ドレインとの間に垂直に規定され、前記垂直な選択ゲートが前記水平なフローティング・ゲートに対して直角に形成され、」と補正すること。
　
（３）補正事項３
　補正前の請求項１１を独立請求項形式とするとともに、幾つかの修正を加えて、補正後の請求項６と補正すること。
　
（４）補正事項４
　補正前の請求項１３を独立請求項形式とするとともに、幾つかの修正を加えて、補正後の請求項８と補正すること。
　
（５）補正事項５
　補正前の請求項６、９、１２及び１４を、幾つかの修正を加えて、各々補正後の３、５、７及び９と補正すること。
　
３．補正の目的及び新規事項の追加の有無についての検討
（１）補正事項１
　補正事項１は、特許法第１７条の２第４項（平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第１号に掲げる請求項の削除を目的とするものに該当するから、当該補正事項１は、特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）及び第４項に規定する要件を満たす。
　
（２）補正事項２〜４
　補正事項２〜４は、いずれも原審において指摘された記載不備を解消するための補正であるから、特許法第１７条の２第４項第４号に掲げる明りょうでない記載の釈明を目的とするものに該当する。
　また、この補正が特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
４．補正の適否についてのまとめ
　以上検討したとおり、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものであるから、適法になされたものである。
　
第３．本願発明
　上記第２．において検討したとおり、本件補正は適法になされたものであるから、本願の請求項１〜９に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜９に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明は、請求項１に記載されている事項により特定される上記第２．１．の「（補正後）」の箇所に記載したとおりのものである。
　
第４．引用刊行物に記載された発明
１．本願の優先権主張の日前に日本国内又は外国において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である米国特許第５４９５４４１号明細書（以下「引用例」という。）には、図１〜７とともに以下の記載がある（ここにおいて、下線は当合議体にて付加したものである。以下同じ。）。
　
ａ．発明の技術分野
　
この発明は、縦型スプリットゲートフラッシュメモリセル、特に、より良好なプロセス制御及びより高密度のメモリアレイを提供できるフラッシュメモリセルの製造に関するものである
　
ｂ．「発明の詳細な説明
　上記及び下記において論ずる図は、デバイスの一つのセルだけを示す。半導体メモリは多数のこれらのセルから構成される。
　この発明のフラッシュメモリの構造が図２に示されている。
フラッシュメモリセルは、第１不純物型のシリコンサブストレート２７からなる。
第２不純物型の埋め込みビット線がサブストレート内に形成されている。第２不純物型は説明上Ｎ
＋
である。これらのビット線はソース２０及びドレイン２１を構成する。ソースビット線２０はサブストレート内の深い溝に位置し、それに対してドレイン２１のビット線はサブストレートの表面近傍に位置している。溝は、サブストレートに約０．４μｍから１．０μｍの深さまで侵入している。トンネル酸化物層２４がドレイン２１を含むサブストレート２７の表面に成長されている。トンネル酸化物層の厚さは約１００Åである。ポリシリコン浮動ゲート２８が、トンネル酸化物層２４の表面に形成され、ソース・ドレイン間のチャンネル２９上に位置合わせされている。酸化物層２００が溝の壁面及びポリシリコンゲート２８の側壁に成長されている。
　
ｃ．「
ポリシリコンワード線又は制御ゲート２６は、全面に約１０００Åから４０００Åの厚さで形成される。セルにおける浮動ゲートトランジスタは２２で示され、チャンネル長Ｌ２を有している。セルにおける縦型分離トランジスタは２３で示され、チャネル長Ｌ１を有している。浮動ゲートトランジスタ２２は、ソース２０、ドレイン２１及びゲート酸化物の役割を果たすトンネル酸化物を伴うゲート２８から構成され、縦型分離トランジスタ２３は、ソース２０、ドレイン２１及びゲート酸化物２００ａを伴うゲート２６から構成される。水平なチャンネル長はＬ２である。それゆえ、セルの全体のサイズは、図１に示されたＬ１＋Ｌ２の水平なチャンネル長を有する従来のセルよりも小さくなるであろう
　
ｄ．「図２のフラッシュメモリセルを製造するプロセスが図３から７に示されている。」（４欄３９行〜４０行の訳文）
　
ｅ．「図６に示されたように、第１及び第２のフォトレジスト層３４，５０が除去又は剥がされる。・・・デバイスは、矢印６１で示されたように、第２不純物型のイオン注入に供され、それにより、溝５１にソース６２を形成し、空間４１にドレイン６３を形成する。」（５欄５行〜１９行の訳文）
　
２．ここにおいて、図２を参照すると、同図２に記載されたフラッシュメモリセルは、「ソース２０」、「ドレイン２１」、並びに「ソース２０」から「ドレイン２１」に至るチャンネル長Ｌ１のチャンネル及びチャンネル長Ｌ２のチャンネルを備えていることが明らかである。
　また、「制御ゲート２６」が形成された溝は、チャンネル長Ｌ１のチャンネルに隣接していることが明らかである。
　さらに、「ポリシリコン浮動ゲート２８」が、チャンネル長Ｌ２のチャンネルに隣接して形成されていることも明らかである。
　
３．以上を総合すると、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「ソース２０、ドレイン２１、並びにソース２０からドレイン２１に至るチャンネル長Ｌ１のチャンネル及びチャンネル長Ｌ２のチャンネル、並びに前記チャンネル長Ｌ１のチャンネルに隣接する溝に形成された制御ゲート２６を備えたフラッシュメモリセルであって、
　前記チャンネル長Ｌ２のチャンネルに隣接するポリシリコン浮動ゲート２８を備えるフラッシュメモリセル。」
　
第５．本願発明と引用発明との対比
１．引用発明の「ソース２０」、「ドレイン２１」が、各々本願発明の「ソース」、「ドレイン」に相当することは明らかである。
　
２．次に引用発明の「チャンネル長Ｌ１のチャンネル」及び「チャンネル長Ｌ２のチャンネル」と本願発明の「垂直チャンネル」とを対比する。
　一般に、ＭＯＳ型トランジスタが、ゲートに所定の電圧を加えることにより、ゲートと絶縁膜を介して接する半導体基板の領域に、半導体基板の表面からある程度の厚さを有し、ソースからドレインに至るキャリアの伝導路、すなわちチャンネルができ、それによりソース・ドレイン間が導通する性質を有することは当業者の技術常識であり、引用発明も、「ソース２０」から「ドレイン２１」に至る「チャンネル長Ｌ１のチャンネル」及び「チャンネル長Ｌ２のチャンネル」というチャンネルが形成されるものであるから、引用発明も、全体として見れば、「チャンネル長Ｌ１のチャンネル」及び「チャンネル長Ｌ２のチャンネル」からなるチャンネルを有しているものと解される。
　したがって、引用発明の「チャンネル長Ｌ１のチャンネル」及び「チャンネル長Ｌ２のチャンネル」からなるチャンネルは、本願発明の「垂直チャンネル」に対応するものであり、両者は「チャンネル」である点で一致する。
　そして、ＭＯＳトランジスタにおけるチャンネルは、上に述べたようにソースからドレインに至るものであり、ソース及びドレインに接しているものであるから、引用発明の「ソース２０、ドレイン２１、並びにソース２０からドレイン２１に至るチャンネル長Ｌ１のチャンネル及びチャンネル長Ｌ２のチャンネル」は、本願発明の「ソースと、前記ソースの上に形成された垂直チャンネルと、前記垂直チャンネルの上に形成されたドレイン」に対応しており、両者は「ソースと、前記ソースに接して形成されたチャンネルと、前記チャンネルに接して形成されたドレイン」である点で一致する。
　
３．引用発明の「溝」、「制御ゲート２６」が、各々本願発明の「トレンチ」、「選択ゲート」に相当することは明らかであるから、引用発明の「前記チャンネル長Ｌ１のチャンネルに隣接する溝に形成された制御ゲート２６」と本願発明の「前記垂直チャンネルに隣接するトレンチに形成された垂直な選択ゲート」とは、「前記チャンネルに隣接するトレンチに形成された垂直な選択ゲート」である点で一致する。
　
４．引用発明の「ポリシリコン浮動ゲート２８」は、本願発明の「フローティング・ゲート」に相当するから、引用発明の「前記チャンネル長Ｌ２のチャンネルに隣接するポリシリコン浮動ゲート２８を備える」構成は、本願発明の「前記ドレインの少なくとも一部の上に形成され且つ前記垂直チャンネルに隣接する水平なフローティング・ゲートを備え」る構成に対応しており、両者は「前記チャンネルに隣接する水平なフローティング・ゲートを備え」る構成である点で一致する。
　また、引用発明において、垂直な「制御ゲート２６」が「ポリシリコン浮動ゲート２８」に対して直角に形成されていることは明らかであるから、引用発明は、本願発明と同様に、「前記垂直な選択ゲートが前記水平なフローティング・ゲートに対して直角に形成され」という構成を備えているものと認められる。
　
５．引用発明の「ソース２０からドレイン２１に至るチャンネル長Ｌ１のチャンネル及びチャンネル長Ｌ２のチャンネル」を備える構成と本願発明の「前記垂直チャンネルが前記ソースと前記ドレインとの間に垂直に規定され」る構成とは、「前記チャンネルが前記ソースと前記ドレインとの間に規定され」る構成である点で一致する。
　また、引用発明の「フラッシュメモリセル」が本願発明の「メモリ・セル」に相当することは自明である。
　
６．したがって、本願発明と引用発明とは、
　「ソースと、前記ソースに接して形成されたチャンネルと、前記チャンネルに接して形成されたドレインと、前記チャンネルに隣接するトレンチに形成された垂直な選択ゲートと備えたメモリ・セルであって、
　前記チャンネルに隣接する水平なフローティング・ゲートを備え、
　前記チャンネルが前記ソースと前記ドレインとの間に規定され、
　前記垂直な選択ゲートが前記水平なフローティング・ゲートに対して直角に形成される
メモリ・セル。」
　
　である点で一致し、以下の点で相違する。
　
（相違点１）
　本願発明は、チャンネルが「垂直チャンネル」であり、「前記垂直チャンネルが前記ソースと前記ドレインとの間に垂直に規定され」る構成となっているのに対して、引用発明は、「チャンネル長Ｌ１のチャンネル」及び「チャンネル長Ｌ２のチャンネル」からなるチャンネルがそのような構成であることが特定されていない点。
　
（相違点２）
　本願発明は、「前記ソースの上に形成された垂直チャンネル」を備える構成となっているのに対して、引用発明は、「チャンネル長Ｌ１のチャンネル」及び「チャンネル長Ｌ２のチャンネル」からなるチャンネルが「ソース２０」の上に形成されていることが特定されていない点。
　
（相違点３）
　本願発明は、「前記垂直チャンネルの上に形成されたドレイン」を備える構成となっているのに対して、引用発明は、「ドレイン２１」が、「チャンネル長Ｌ１のチャンネル」及び「チャンネル長Ｌ２のチャンネル」からなるチャンネルの上に形成されていることが特定されていない点。
　
（相違点４）
　本願発明は、「フローティング・ゲート」が「前記ドレインの少なくとも一部の上に形成され」たものであるのに対して、引用発明はそのような特定がなされていない点。
　
（相違点５）
　本願発明は「前記メモリ・セルの特徴サイズが４Ｆ２より小さい」のに対して、引用発明はそのような特定がなされていない点。
　
第６．相違点についての当審の判断
１．相違点５について
（１）一般に、半導体集積回路装置において、各素子のサイズをできるだけ小さくすることは、半導体分野の技術者における不断の課題であり、一例として、垂直なゲートを有するメモリセルにおいて、セルの特徴サイズが４Ｆ２より小さいものとすることも、例えば本願の優先権主張の日前に日本国内において頒布された刊行物である下記周知例１に記載されているように、当業者において周知の事項である。
　
ａ．周知例１：特表平１１−５０８７３４号公報
　上記周知例１には、図５（代表図面）とともに以下の記載がある。
　「【要約】
　リードオンリメモリセル装置を製造するため半導体基板にストリップ状のトレンチがエッチングされ、それらの縁にそれぞれ浮動ゲート（１１）を有する垂直ＭＯＳトランジスタを有するメモリセルが形成される。ＭＯＳトランジスタのソース／ドレイン領域はストリップ状のドープ領域としてトレンチ（７）の底と隣接するトレンチ（７）の間とに自己整合的にただ１つのマスクの使用のもとに作られる。トレンチ（７）の幅および間隔は、
好ましくは２Ｆ
２
（Ｆ：最小の構造寸法）の占有面積を有するメモリセル装置が実現可能であるように
　
（２）そして、引用発明も、引用例の上記第２．１．摘記事項ａ．の「この発明は、・・・より高密度のメモリアレイを提供できるフラッシュメモリセルの製造に関するものである。」という記載、及び同ｃ．の「それゆえ、セルの全体のサイズは、図１に示されたＬ１＋Ｌ２の水平なチャンネル長を有する従来のセルよりも小さくなるであろう。」という記載から明らかなように、「フラッシュメモリセル」のサイズをできるだけ小さくすることを課題としていることが明らかであるから、引用発明に接した当業者であれば、引用発明の「フラッシュメモリセル」のサイズをできるだけ小さくしようとすることは容易になし得たことであり、その一例として、本願発明のように、「前記メモリ・セルの特徴サイズが４Ｆ２より小さい」ものとすることも、当業者が容易になし得たことである。
　
２．相違点１について
（１）まず、引用発明のチャンネルについて検討する。
　上記第５．２．において検討したとおり、一般に、ＭＯＳ型トランジスタが、ゲートに所定の電圧を加えることにより、ゲートと絶縁膜を介して接する半導体基板の領域に、半導体基板の表面からある程度の厚さを有し、ソースからドレインに至るキャリアの伝導路、すなわちチャンネルができ、それによりソース・ドレイン間が導通する性質を有することは当業者の技術常識であり、それは本願発明及び引用発明のいずれにも当てはまることである。
　したがって、引用発明における「チャンネル長Ｌ１のチャンネル」及び「チャンネル長Ｌ２のチャンネル」からなるチャンネルは、「制御ゲート２６」及び「ポリシリコン浮動ゲート２８」と絶縁膜を介して接する「シリコンサブストレート２７」の領域に、「シリコンサブストレート２７」の表面からある程度の厚さを有し、「ソース２０」から「ドレイン２１」に至る略逆Ｌ字状に形成されるものと認められる。
　
（２）ここにおいて、上記１．において検討したとおり、引用発明の「フラッシュメモリセル」のサイズをできるだけ小さくしようとすることは当業者が容易になし得たことであるが、小さくすればするほど、略逆Ｌ字状のチャンネルのうちの横方向に延びた部分が短くなることは自明であるところ、縦方向に延びたチャンネルがある程度の厚さを有しているため、「フラッシュメモリセル」のサイズを十分に小さくした場合には、チャンネルは全体として、下から上に向かう垂直な経路を主体とするもの、すなわち本願発明の「垂直チャンネル」に相当するものとなることは明らかである。
　
（３）次に、引用発明の「ソース２０」及び「ドレイン２１」について検討する。
　まず、「ソース２０」について検討すると、一般に、垂直な溝内にゲートを有する縦型のＭＯＳトランジスタを備えた不揮発性メモリセルにおいて、引用発明のように各セルの溝の下に別々にソースとなる不純物領域を設けるか、半導体基板の溝と接する部分に各セルに共通のソースとなる不純物領域を設けるかは、例えば、本願の優先権主張の日前に日本国内において頒布された下記周知例２に後者の例が記載されていることからも分かるように、メモリの仕様等に応じて当業者が適宜選択し得る設計的事項である。
　
ａ．周知例２：特開平１−２２７４７７号公報
　「以下、図面を参照して本発明の不揮発性メモリ装置の一例をその製法と共に説明する。
　先ず、第１図Ａに示すようにｎ＋形のシリコン基板（２１）上にエピタキシャル成長によってｐ−形のシリコン半導体層（２２）を形成する。
　次に、第１図Ｂ及びＪに示すように、ｐ−半導体層（２２）において２つのトランジスタを形成すべき素子形成領域部（２６）を残すように各領域部（２６）間に通常のＬＯＣＯＳ（選択酸化）法による酸化膜（以下ＬＯＣＯＳ酸化膜）という）（２３）を形成する。このＬＯＣＯＳ酸化膜（２３）はいわゆる素子間分離領域となるものである。しかる後、フォトレジスト層（２４）をマスクにしてｎ形不純物をイオン注入して各素子形成領域部（２６）のｐ−半導体層（２２）の表面にｎ＋ドレイン領域（２５）を形成する。
なお、ｎ
＋
シリコン基板（２１）はソース領域となるものである。
　
　したがって、引用発明において、各セルの溝の下に別々にソースとなる不純物領域を設けることに替え、「シリコンサブストレート２７」の溝と接する部分に各セルに共通のソースとなる不純物領域を設ける構成とすることは、当業者が容易になし得たことである。
　
（４）続いて、引用発明の「ドレイン２１」について検討すると、一般に、ＭＯＳ型トランジスタにおいて、ソース・ドレインの端部をゲート直下の領域まで延在する構成とする（ソース・ドレインとゲートとをオーバーラップさせる構成とする）ことは、当業者における周知技術であり、不揮発性メモリについても、例えば、本願の優先権主張の日前に日本国内において頒布された特開２００１−７０４６号公報（以下「周知例３」という。）の図４にも記載されているように当然例外ではないから、引用発明に対して当該周知技術を適用し、引用発明における「ドレイン２１」の端部を「ポリシリコンゲート２８」の直下に延在させる構成とすることは、当業者が容易になし得たことである。
　
（５）以上のとおり、引用発明において、「シリコンサブストレート２７」の溝と接する部分に各セルに共通のソースとなる不純物領域を設け、「ドレイン２１」の端部を「ポリシリコンゲート２８」の直下に延在させる構成とすることは当業者が容易になし得たことであるが、そのようにした場合において、「フラッシュメモリセル」のサイズを十分に小さくすれば、ソース、ドレイン及びチャンネルが本願の図面の図２に記載されたようなものとなる、すなわち、本願発明のように、「前記垂直チャンネルが前記ソースと前記ドレインとの間に垂直に規定され」る構成となることは明らかである。
　
　よって、引用発明において、チャンネルが「垂直チャンネル」であり、「前記垂直チャンネルが前記ソースと前記ドレインとの間に垂直に規定され」る構成とすることは当業者が容易になし得たことであるから、相違点１は当業者が容易になし得た範囲に含まれる程度のものである。
　
３．相違点２及び３について
　相違点２及び３は関連するものであるから、まとめて検討する。
　上記２．において検討したとおり、引用発明において、チャンネルが「垂直チャンネル」であり、「前記垂直チャンネルが前記ソースと前記ドレインとの間に垂直に規定され」る構成とすることは当業者が容易になし得たことである。
　そして、そのような構成とすれば、「チャンネル長Ｌ１のチャンネル」及び「チャンネル長Ｌ２のチャンネル」からなるチャンネルが、共通のソースの上に形成される構成となること（すなわち、本願発明のように、「前記ソースの上に形成された垂直チャンネル」を備える構成となること）、並びに「ドレイン２１」が、「チャンネル長Ｌ１のチャンネル」及び「チャンネル長Ｌ２のチャンネル」からなるチャンネルの上に形成される構成となること（すなわち、本願発明のように、「前記垂直チャンネルの上に形成されたドレイン」を備える構成となること）は明らかである。
　したがって、相違点１と同様に、相違点２及び３も当業者が容易になし得た範囲に含まれる程度のものである。
　
４．相違点４について
　上記２．（４）において検討したとおり、引用発明において、「ドレイン２１」の端部を「ポリシリコンゲート２８」の直下に延在させる構成とすることは、当業者が容易になし得たことである。
　そして、そのような構成とすれば、本願発明のように「フローティング・ゲート」が「前記ドレインの少なくとも一部の上に形成され」た構成となることは自明であるから、相違点４も当業者が容易になし得た範囲に含まれる程度のものである。
　
５．判断についてのまとめ
　以上検討したとおり、本願発明と引用発明との相違点は、周知例１〜３に記載されたような周知技術を勘案することにより当業者が容易になし得た範囲に含まれる程度のことであるから、本願発明は、周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第７．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。