【事件の表示】
　特願２００７−１７９１５７「半導体レーザ素子の製造方法」拒絶査定不服審判事件〔平成１９年　９月２７日出願公開、特開２００７−２５１２２０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１６年２月４日（優先権主張平成１５年２月７日）に出願した特願２００４−２７４７７号の一部を平成１９年７月９日に新たな特許出願としたものであって、平成２１年９月２４日付け及び平成２２年２月８日付けで手続補正がなされ、同年４月６日付けで拒絶査定がなされ、これに対して、同年７月１３日付けで拒絶査定不服審判の請求がなされ、その請求と同時に手続補正がなされたものである。
　
第２　平成２２年７月１３日付けの手続補正についての補正の却下の決定
〔補正の却下の決定の結論〕
　平成２２年７月１３日付けの手続補正を却下する。
　
〔理由〕
１　本件補正の内容
（１）平成２２年７月１３日付けの手続補正（以下「本件補正」という。）は、特許請求の範囲についてするもので、特許請求の範囲の請求項２については、本件補正前に、
　
「半導体基板の表面上に活性層を含む半導体素子層を形成する工程と、
　前記半導体素子層の上面にリッジ部を形成する工程とを備えた半導体レーザ素子の製造方法であって、
　前記半導体素子層は、
該半導体素子層の厚み方向に
　前記リッジ部は、前記半導体素子層の前記転位の集中している領域から離れた上面に形成されており、
　前記リッジ部を形成する工程の後に、前記リッジ部から離れた前記転位の集中している領域及び前記半導体基板を前記半導体基板の裏面から前記半導体素子層の上面まで除去する除去工程を備え、
　前記リッジ部を形成する工程の後、かつ、前記除去工程の前に、前記半導体基板の厚みを小さくする工程をさらに備えた、半導体レーザ素子の製造方法。」
とあったものを、
　
「半導体基板の表面上に活性層を含む半導体素子層を形成する工程と、
　前記半導体素子層の上面にリッジ部を形成する工程とを備えた半導体レーザ素子の製造方法であって、
　前記半導体素子層は、
前記半導体基板の裏面から前記半導体素子層の表面にまで
　前記リッジ部は、前記半導体素子層の前記転位の集中している領域から離れた上面に形成されており、
　前記リッジ部を形成する工程の後に、前記リッジ部から離れた前記転位の集中している領域及び前記半導体基板を前記半導体基板の裏面から前記半導体素子層の上面まで除去する除去工程を備え、
　前記リッジ部を形成する工程の後、かつ、前記除去工程の前に、前記半導体基板の厚みを小さくする工程をさらに備えた、半導体レーザ素子の製造方法。」
とするものである（下線は審決で付した。以下同じ。）。
　
（２）上記（１）の請求項２に係る本件補正は、本件補正前の請求項２の発明特定事項である「半導体素子層の厚み方向に延びる転位の集中している領域」を、「前記半導体基板の裏面から前記半導体素子層の表面にまで延びる転位の集中している領域」として、「転位の集中している領域」の延びる範囲を限定するものである。
　
２　本件補正の目的
　請求項２に係る本件補正は、上記１（２）のとおり、本件補正前の請求項２の発明特定事項を限定して、本件補正後の請求項２とするものであるから、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法（以下「旧特許法」という。）第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　そこで、本件補正後の請求項２に係る発明（以下「本願補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるか（旧特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下検討する。
　
３　引用刊行物及び引用発明
（１）原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開平１１−２３３８９３号公報（以下「引用例１」という。）には、次の事項が図とともに記載されている。
　
　ア　「【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体発光素子に関し、特に、基板上に基板とは格子定数または熱膨張係数の異なる半導体材料にて形成された信頼性の高い半導体発光素子に関する。
【０００２】
【従来の技術】半導体発光素子を構成する結晶材料とは格子定数が３％以上異なる基板上へ形成する場合や、熱膨張係数が１０％以上異なる基板上へ半導体結晶を成長する場合には、まず基板の上に半導体発光素子を構成する材料と格子定数や熱膨張係数がほぼ等しい（格子定数、熱膨張係数とも１％以内）結晶材料を厚く成長させ連続膜半導体層を形成した上に半導体発光素子を形成する試みがなされている。連続膜半導体層の上に積層した半導体層は結晶欠陥が低減することが報告されている。このような発光素子の代表例として、図８に、サファイア基板８００上に、ＧａＮ層を厚く結晶成長させて連続膜半導体層を形成し、その上に青色発光ダイオード（ＬＥＤ）を形成した従来技術による例を示す。
【０００３】この従来例のＬＥＤの作製方法を説明する。サファイア基板８００上に、まずハライド気相成長法（ＨＶＰＥ法）によりＧａＮ層８０１を５μｍ厚に厚く成長させる。次に、ＧａＮ層８０１表面にＳｉＯ2からなる選択成長マスク８０２を格子状（２００μｍピッチの２０μｍ幅のＳｉＯ2ストライプが互いに直交する形）に形成する。以上までに作製された工程断面図を図８（ａ）に示す。
【０００４】次に、このサファイア基板８００上にＨＶＰＥ法によりｎ型ＧａＮ連続膜半導体層８０３を３００μｍ厚成長させる。この時、ＨＶＰＥ工程により成長されたｎ型ＧａＮ連続膜半導体層８０３は、サファイア基板８００が露出した部分から成長が始まるが、その厚さが増すに伴い、ＳｉＯ2からなる選択成長用マスク８０２上へ張り出すように左右へも成長し、最終的には２０μｍ幅のＳｉＯ2からなる選択成長マスク８０２上を覆った。このようにして、表面が平坦なｎ型ＧａＮ連続膜半導体層８０３が形成された。
【０００５】次に、このサファイア基板８００上にｎ型ＧａＮ連続膜半導体層８０３が形成されたウェハーに、有機金属気相成長法（ＭＯＣＶＤ法）によりｎ−ＧａＮクラッド層８０４、ＩｎＧａＮ活性層８０５、ｐ−ＧａＮコンタクト層８０６が形成された。以上までに作製された工程断面図を図８（ｂ）に示す。
【０００６】次に、図９の（ａ）従来例のＬＥＤの上面構造図と（ｂ）従来例ＬＥＤのＡ−Ａ’断面図に示すように、３００μｍ角の発光領域８１０を残し、その回りを取り囲むように通常のフォトリソグラフィー技術とドライエッチング技術を用いてｐ−ＧａＮコンタクト層８０６、ＩｎＧａＮ活性層８０５、ｎ−ＧａＮクラッド層８０４を貫通するように除去し、ｎ型ＧａＮ連続膜半導体層８０３を露出させた。最後に、ｎ型ＧａＮ連続膜半導体層８０３の表面にｎ型電極８０７を、３００μｍ角のｐ−ＧａＮコンタクト層８０６の表面に光透過性を有するｐ型電極８０８をそれぞれ形成した。このようにして、作製したウェハーから、発光領域８１０の周辺でスクライブし、個々のＬＥＤを切り出し素子とした。このようにして作製する従来例のＬＥＤが報告されている。」
　
　イ　「【０００７】
【発明が解決しようとする課題】しかしながら、このようにして作製したＬＥＤの特性を当該発明者が試験した結果、２０ｍＡの電流を注入した場合の発光効率（電子の光子への変換効率）が個々の素子により０．３％から１０％と大きく異なり、所望の５％以上の発光効率が得られる歩留まりが２％と非常に低いことや、８０℃の条件下での約１００時間の初期信頼性試験にて全ての素子の発光効率が試験開始時の約３０％以下に激減することが新たに判明した。
【０００８】これらの従来素子の不良について、当該発明者が詳細な検討を行った結果、下記のような事実が判明した。
（１）選択成長マスク８０２の存在する選択成長マスク直上領域８１１に位置するＩｎＧａＮ活性層８０５部分での発光が非常に小さい。また、この発光効率の低下はチップの発光領域８１０の周辺領域より発光領域８１０の中央領域に選択成長マスク直上領域８１１が位置する場合に特に顕著になることも分かった。これにより、選択成長マスク直上領域８１１が発光領域８１０のどの部分に位置しているかにより、大きく発光効率が変化する。
（２）上記の信頼性不良の素子においても、１００時間の信頼性試験走行後では、選択成長マスク直上領域８１１（幅２０μｍ）のＩｎＧａＮ活性層８０５はその近傍の両側約３０μｍを含め、合計８０μｍの領域で発光がほとんど認められない。
【０００９】さらに従来例素子の結晶解析を行った結果、
選択成長マスク直上領域８１１に位置するＩｎＧａＮ活性層８０５には、厚さ３００μｍのｎ型ＧａＮ連続膜半導体層８０３を貫通して結晶転移が集中して導入されている
このような傾向は、上記のように作製されたウェハーのいずれの部分でも観測された
【００１０】また、同様な方法により半導体レーザを上述のようなｎ型ＧａＮ連続膜半導体層８０３上に、発光領域に選択成長マスク直上領域８１１が含まれ、発振閾値電流が７００ｍＡと大きく、かつ素子寿命も室温において１秒程度と非常に短かった。
【００１１】上記のように、従来技術においては、下記のような問題点が明らかになった。
（１）選択成長法を用いて作製した連続膜半導体層上の発光素子において、選択成長マスク直上領域８１１において発光効率の低下が見られるため、発光領域に選択成長マスク直上領域が含まれるチップでは劇的に発光効率が低下する。
（２）ＧａＮ連続膜の上に形成した半導体レーザ素子の寿命が短く、半導体レーザ素子は得られなかった。
【００１２】このため、基板上に、基板と異なる格子定数や熱膨張係数を有する連続膜半導体層を成長させ、その上に形成する半導体発光素子に、格子定数差や熱膨張係数差から引き起こされる発光効率の低下や信頼性不良を防止することは不可能であった。
【００１３】従って、部分的成長抑制構造を利用して、基板と格子定数または熱膨張係数が異なる連続膜半導体層を形成した上に、さらに半導体発光素子を形成する場合における発光効率の低下および信頼性の悪化を防止することを目的とする。」
　
　ウ　「【００１７】
【発明の実施の形態】以下に本発明を実施した例を用いて説明する。
（実施の形態１）図１に本発明を実施した半導体レーザ素子の一例を示す。本
半導体レーザ素子は、ｎ−ＧａＮ連続膜半導体層１０２、ｎ−ＧａＮバッファ層１０３、ｎ−Ａｌ
0.1
Ｇａ
0.9
Ｎクラッド層１０４、多重量子井戸活性層１０５、ｐ−Ａｌ
0.1
Ｇａ
0.9
Ｎクラッド層１０６、ｐ−ＧａＮコンタクト層１０７
、リッジ導波路としてレーザの発光領域を規定するためのメサストライプ１１０、
電流注入用のｐ型電極１１１、ｎ型電極１１２から構成されている
【００１８】次に、図２を用いて本実施例素子の
作製工程
まず、サファイア基板１００の上にＭＯＣＶＤ法によりＧａＮバッファ層１０１を１μｍ厚成長させる。次に、ＧａＮバッファ層１０１の表面上に通常のスパッタ法によりＳｉＯ
2
膜を０．４μｍ厚形成させた後、通常のフォトリソグラフィ技術とエッチング技術により幅１０μｍでピッチ１５０μｍの周期的ＳｉＯ
2
からなる選択成長マスク１５０と幅１０μｍでピッチ５００μｍの周期的ＳｉＯ
2
からなる選択成長マスク１５１とが互いに直交する形状に形成し
【００１９】
続いて、このウェハー上にＨＶＰＥ法により、ｎ−ＧａＮ連続膜半導体層１０２を１５０μｍ厚成長させ
【００２０】
次に、引き続きＭＯＣＶＤ法により、このｎ−ＧａＮ連続膜半導体層１０２の上に、ｎ−ＧａＮバッファ層１０３を０．５μｍ厚、ｎ−Ａｌ
0.1
Ｇａ
0.9
Ｎクラッド層１０４を０．２μｍ厚、４ｎｍ厚のＩｎ
0.25
Ｇａ
0.75
Ｎ井戸層２層と３ｎｍ厚のＩｎ
0.05
Ｇａ
0.95
Ｎバリア層３層からなる多重量子井戸活性層１０５、ｐ−Ａｌ
0.1
Ｇａ
0.9
Ｎクラッド層１０６を０．２μｍ厚、ｐ−ＧａＮコンタクト層１０７を０．７μｍ厚成長させ
【００２１】
続いて、幅２μｍ、高さ０．７μｍのメサストライプ１１０を選択成長マスク１５０の直上領域１５２以外の領域に選択成長マスク１５０とほぼ平行に形成し
この時、メサストライプ１１０が素子の上方から観察して隣り合う選択成長マスク１５０のほぼ中央に位置するようにし
通常のフォトリソグラフィ技術とドライエッチング技術を適用し
この後、メサストライプ１１０の上面
にストライプ状のｐ型電極１１１を形成した後、ウェハー裏面を研磨することによりウェハー厚さを約１２０μｍとし（すなわち、サファイア基板１００、ＧａＮバッファ層１０１、選択成長マスク１５０、１５１を完全に除去し、ｎ−ＧａＮ連続膜半導体層１０２がウェハー裏面に露出するようにし）、ｎ−ＧａＮ連続膜半導体層１０２の露出した裏面の全面にｎ型電極１１２を形成し
【００２２】
次に、
ウェハー裏面（すなわちｎ−ＧａＮ連続膜層１０３側）の隅近傍の２箇所にけがき傷を入れ、このけがき傷の位置において、選択成長マスク１５１を形成した方向と平行方向に劈開してレーザ共振器ミラーを形成し
最後に、選択成長マスク１５０の直上領域１５２の部分をスクライブし、個々のレーザチップに分割し
　
　エ　上記イ及びウから、引用例１には、次の発明（以下「引用発明」という。）が記載されていると認められる。
　
「ｎ−ＧａＮ連続膜半導体層１０２、ｎ−ＧａＮバッファ層１０３、ｎ−Ａｌ0.1Ｇａ0.9Ｎクラッド層１０４、多重量子井戸活性層１０５、ｐ−Ａｌ0.1Ｇａ0.9Ｎクラッド層１０６、ｐ−ＧａＮコンタクト層１０７、リッジ導波路としてレーザの発光領域を規定するためのメサストライプ１１０、電流注入用のｐ型電極１１１、ｎ型電極１１２から構成されている半導体レーザ素子の作製方法であって、
　サファイア基板１００の上にＭＯＣＶＤ法によりＧａＮバッファ層１０１を１μｍ厚成長させる工程、
　ＧａＮバッファ層１０１の表面上に通常のスパッタ法によりＳｉＯ2膜を０．４μｍ厚形成させる工程、
　通常のフォトリソグラフィ技術とエッチング技術により幅１０μｍでピッチ１５０μｍの周期的ＳｉＯ2からなる選択成長マスク１５０と幅１０μｍでピッチ５００μｍの周期的ＳｉＯ2からなる選択成長マスク１５１とが互いに直交する形状に形成する工程、
　このウェハー上にＨＶＰＥ法により、ｎ−ＧａＮ連続膜半導体層１０２を１５０μｍ厚成長させる工程、
　引き続きＭＯＣＶＤ法により、このｎ−ＧａＮ連続膜半導体層１０２の上に、ｎ−ＧａＮバッファ層１０３を０．５μｍ厚、ｎ−Ａｌ0.1Ｇａ0.9Ｎクラッド層１０４を０．２μｍ厚、４ｎｍ厚のＩｎ0.25Ｇａ0.75Ｎ井戸層２層と３ｎｍ厚のＩｎ0.05Ｇａ0.95Ｎバリア層３層からなる多重量子井戸活性層１０５、ｐ−Ａｌ0.1Ｇａ0.9Ｎクラッド層１０６を０．２μｍ厚、ｐ−ＧａＮコンタクト層１０７を０．７μｍ厚成長させる工程、
　通常のフォトリソグラフィ技術とエッチング技術により幅２μｍ、高さ０．７μｍのメサストライプ１１０を、ｎ−ＧａＮ連続膜半導体層１０２を貫通して結晶転移が集中して導入されている選択成長マスク１５０の直上領域１５２以外の領域に選択成長マスク１５０とほぼ平行に形成し、この時、メサストライプ１１０が素子の上方から観察して隣り合う選択成長マスク１５０のほぼ中央に位置するようにする工程、
　メサストライプ１１０の上面にストライプ状のｐ型電極１１１を形成する工程、
　ウェハー裏面を研磨することによりウェハー厚さを約１２０μｍとする（すなわち、サファイア基板１００、ＧａＮバッファ層１０１、選択成長マスク１５０、１５１を完全に除去し、ｎ−ＧａＮ連続膜半導体層１０２がウェハー裏面に露出するようにする）工程、
　ｎ−ＧａＮ連続膜半導体層１０２の露出した裏面の全面にｎ型電極１１２を形成する工程、
　ウェハー裏面（すなわちｎ−ＧａＮ連続膜層１０３側）の隅近傍の２箇所にけがき傷を入れ、このけがき傷の位置において、選択成長マスク１５１を形成した方向と平行方向に劈開してレーザ共振器ミラーを形成する工程、
　及び、選択成長マスク１５０の直上領域１５２の部分をスクライブし、個々のレーザチップに分割する工程
からなる半導体レーザ素子の作製方法。」
　
（２）原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開２００２−３１４１９８号公報（以下「引用例２」という。）には、次の事項が図とともに記載されている。
　
「【００２６】このような構成の
半導体レーザは次のようにして製造する
【００２７】まず、図３（Ａ）に示したように、複数の半導体レーザ形成領域を有すると共に、例えばサファイアよりなる厚さ４００μｍの基板１を用意し、ＭＯＣＶＤ法により、基板１のｃ面にundope−ＧａＮよりなるバッファ層２を形成する。その際、例えば、基板１の温度は５２０℃と低くし、非晶質に近い結晶層を成長させる。また、原料にはトリメチルガリウム（（ＣＨ3 ）3 Ｇａ）とアンモニア（ＮＨ3 ）を用いる。
【００２８】次に、バッファ層２の上に、例えばＭＯＣＶＤ法により同様にしてundope−ＧａＮよりなる種結晶層３を形成する。但し、基板１の温度は例えばバッファ層２を成長させる場合よりも高温の１０２０℃とし、結晶層を成長させる。なお、この種結晶層３には図２において細線で示したように高密度の貫通転位が存在している。
【００２９】続いて、図３（Ｂ）に示したように、種結晶層３の上に、帯状に延長された複数の開口部４Ｂと成長抑止層４Ａとをそれぞれ形成する。ここでは、これらは幅方向に対して所定の間隔で設けられる。具体的には、まず、例えばＣＶＤ（Chemical Vapor Deposition ）法により基板１の温度を３００℃として二酸化ケイ素層を形成し、その上に図示しないレジスト膜を塗布形成してフォトリソグラフィにより複数の平行な帯状のマスクパターンを形成し、更にこれをマスクとしてエッチングを行い、二酸化ケイ素層を除去する。残された二酸化ケイ素層が成長抑止層４Ａであり、それ以外の除去部分が開口部４Ｂに相当する。
【００３０】次に、図３（Ｃ）に示したように、成長抑止層４の上に、例えばＭＯＣＶＤ法によりundope−ＧａＮよりなる窒化物半導体層５を成長させる。このとき、初めは各開口部４Ｂにおいてその幅方向の断面が三角形となるような選択成長が行なわれる。これらの結晶領域には、種結晶層３からの貫通転位が伝播している。更に成長が進むと、横方向成長の方が縦方向成長より速度が速いために、各開口部４Ｂにおける結晶は幅方向の断面が台形状となり、横方向成長によって次第に両脇のマスク部４Ａの上部を覆ってゆく。横方向には貫通転位は伝播しないので、マスク部４Ａの上部に貫通転位はほとんど存在しない。また同時に、開口部４Ｂを通過してきた転位は、そのまま上層部に伝播する貫通転位Ｄ1 があるものの、横方向に屈曲してゆく。そして遂には、隣り合う開口部４Ｂから横方向に成長した結晶がマスク部４Ａの真上中央付近にて会合し、会合部Ｍが形成されると共に、この会合部Ｍに向かって収束した転位が窒化物半導体層５を貫く貫通転位Ｄ2となる。このようにして会合した結晶を十分に成長させると、上部が平坦面となり、窒化物半導体層５が１つの層として形成される（図２参照）。
【００３１】従って、窒化物半導体層５では、各開口部４Ｂの上部および各会合部Ｍに層上面にまで達するような貫通転位Ｄ1 ，Ｄ2 が周期的に生じると共に、これら以外のマスク部４Ａの上部にあたる領域、すなわち横方向成長領域は、転位が少なく欠陥密度が非常に低い低欠陥領域となる。
【００３２】次に、図４に示したように、窒化物半導体層５の上に、例えば、ｎ型ＧａＮよりなるｎ側コンタクト層６，ｎ型ＡｌＧａＮよりなるｎ型クラッド層７，ｎ型ＧａＮよりなる第１のガイド層８，undope−ＧａＩｎＮよりなる活性層９，ｐ型ＧａＮよりなる第２のガイド層１０，ｐ型ＡｌＧａＮよりなるｐ型クラッド層１１およびｐ型ＧａＮよりなるｐ側コンタクト層１２を例えばＭＯＣＶＤ法を用いて順次成長させる。
【００３３】なお、その際には、例えば、基板１の温度は８００〜１０００℃とし、アルミニウムの原料としてはトリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ）、ガリウムの原料としてはトリメチルガリウム、インジウムの原料としてはトリメチルインジウム（（ＣＨ3 ）3 Ｉｎ）および窒素の原料ガスとしてはアンモニアガスをそれぞれ用いる。また、ｎ型不純物としてケイ素を添加する場合には、ケイ素の原料ガスとしてモノシランガス（ＳｉＨ4 ）を用い、ｐ型不純物としてマグネシウムを添加する場合には、マグネシウムの原料としてビス＝メチルシクロペンタジエニルマグネシウム（（ＣＨ3 Ｃ5 Ｈ4 ）2 Ｍｇ）あるいはビス＝シクロペンタジエニルマグネシウム（（Ｃ5 Ｈ5 ）2 Ｍｇ）をそれぞれ用いる。
【００３４】これにより、
ｎ側コンタクト層６〜ｐ側コンタクト層１２の各層には、開口部４Ｂからの貫通転位Ｄ
1
 および会合部Ｍからの貫通転位Ｄ
2
 が伝播し、その部位は周期的に形成された高欠陥領域となる一方、それ以外の部位では良好な結晶性が得られる
【００３５】次に、図５に示したように、ｐ側コンタクト層１２の上に、帯状に延長された複数のｐ側電極１３を例えばフォトリソグラフィ技術およびエッチング技術を用いて所定の位置に形成する。ｐ側電極１３は次に説明するストライプ形成の際のマスクとしても機能するものであり、ここでは、各ｐ側電極１３が、窒化物半導体層５における開口部４Ｂ，会合部Ｍの上部にあたる高欠陥領域を避け、窒化物半導体層５において比較的低欠陥である領域の上部に位置するように所定の間隔で周期的に設けられる。
【００３６】次に、図６に示したように、このｐ側電極１３をマスクとして、例えば
ＲＩＥ（Reactive Ion Etching；反応性イオンエッチング）などのドライエッチングを行い、ｐ側コンタクト層１２，ｐ型クラッド層１１，第２のガイド層１０，活性層９，第１のガイド層８およびｎ型クラッド層７を順次選択的に除去し、ｎ側コンタクト層６を露出させる。これにより、平面形状がｐ側電極と一致するストライプ状の発光部２０が、所定の間隔で周期的に形成される。従って、この発光部２０はｐ側電極１３と同じく低欠陥領域に形成され、逆に、このときエッチング除去される部分は、開口部４Ｂ，会合部Ｍの上部にあたる高欠陥領域となる
【００３７】次に、図７に示したように、各発光部２０の両側面および露出した各ｎ側コンタクト層６の上に、例えば蒸着法により二酸化ケイ素からなる絶縁層１５を形成する。更に、ｎ側コンタクト層６の上の絶縁層１５に開口を設け、そこに帯状に延長された複数のｎ側電極１４を所定の間隔で周期的に形成する。具体的には、絶縁層１５の所定位置を開口し、例えば真空蒸着法によりチタン（Ｔｉ），アルミニウム（Ａｌ）および金（Ａｕ）を順次蒸着して形成する。
【００３８】そののち、基板１を例えば８０μｍ程度の厚さとなるように研削する。更に、基板１をｐ側電極１３の長さ方向と垂直に所定の幅で劈開し、その劈開面に図示しない反射鏡膜を形成する。」
　
４　対比
　本願補正発明と引用発明とを対比する。
（１）引用発明の「ｎ−ＧａＮ連続膜半導体層１０２」、「多重量子井戸活性層１０５」、「『ｎ−ＧａＮバッファ層１０３』、『ｎ−Ａｌ0.1Ｇａ0.9Ｎクラッド層１０４』、『多重量子井戸活性層１０５』及び『ｐ−Ａｌ0.1Ｇａ0.9Ｎクラッド層１０６』」、「リッジ導波路としてレーザの発光領域を規定するためのメサストライプ１１０」、「ｎ−ＧａＮ連続膜半導体層１０２を貫通して結晶転移が集中して導入されている選択成長マスク１５０の直上領域１５２」及び「半導体レーザ素子の作製方法」は、それぞれ、本願補正発明の「半導体基板」、「活性層」、「半導体素子層」、「リッジ部」、「転位の集中している領域」及び「半導体レーザ素子の製造方法」に相当する。
　
（２）引用発明の「ｎ−ＧａＮ連続膜半導体層１０２の上に、ｎ−ＧａＮバッファ層１０３を０．５μｍ厚、ｎ−Ａｌ0.1Ｇａ0.9Ｎクラッド層１０４を０．２μｍ厚、４ｎｍ厚のＩｎ0.25Ｇａ0.75Ｎ井戸層２層と３ｎｍ厚のＩｎ0.05Ｇａ0.95Ｎバリア層３層からなる多重量子井戸活性層１０５、ｐ−Ａｌ0.1Ｇａ0.9Ｎクラッド層１０６を０．２μｍ厚、ｐ−ＧａＮコンタクト層１０７を０．７μｍ厚成長させる工程」から最後の「ｐ−ＧａＮコンタクト層１０７を０．７μｍ厚成長させる工程」を除いた残りの工程は、本願補正発明の「半導体基板の表面上に活性層を含む半導体素子層を形成する工程」に相当する。
　
（３）引用発明の「ｐ−ＧａＮコンタクト層１０７を０．７μｍ厚成長させ、通常のフォトリソグラフィ技術とエッチング技術により幅２μｍ、高さ０．７μｍのメサストライプ１１０を、ｎ−ＧａＮ連続膜半導体層１０２を貫通して結晶転移が集中して導入されている選択成長マスク１５０の直上領域１５２以外の領域に選択成長マスク１５０とほぼ平行に形成し、この時、メサストライプ１１０が素子の上方から観察して隣り合う選択成長マスク１５０のほぼ中央に位置するようにする工程」は、本願補正発明の「前記半導体素子層の上面にリッジ部を形成する工程」に相当する。
　
（４）引用発明の「半導体素子層（ｎ−ＧａＮバッファ層１０３、ｎ−Ａｌ0.1Ｇａ0.9Ｎクラッド層１０４、多重量子井戸活性層１０５及びｐ−Ａｌ0.1Ｇａ0.9Ｎクラッド層１０６）」は、選択成長マスク１５０が形成されたウェハー上に形成される「半導体基板（ｎ−ＧａＮ連続膜半導体層１０２）」の上に形成されるものであるから、引用発明の「半導体素子層」は「転位の集中している領域（選択成長マスク１５０の直上領域１５２）」を有するものといえるとともに、引用発明の前記「転位の集中している領域」と本願補正発明の「転位の集中している領域」とは、「前記半導体基板の裏面から前記半導体素子層の表面にまで延びる」ものである点で一致する。
　
（５）引用発明の「リッジ部（メサストライプ１１０）」は、素子の上方から観察して隣り合う選択成長マスク１５０のほぼ中央に位置するように形成されているところ、「リッジ部」の幅は２μｍであり、選択成長マスク１５０の幅及びピッチは、それぞれ、１０μｍ及び１５０μｍであるから、「リッジ部」は、「転位の集中している領域（選択成長マスク１５０の直上領域１５２）」から、
　（１５０−１０−２）／２＝６９（μｍ）
離れて形成されているものである。
　したがって、引用発明の「リッジ部」と本願補正発明の「リッジ部」とは、「前記半導体素子層の前記転位の集中している領域から離れた上面に形成されて」いるものである点で一致する。
　
（６）引用発明の「選択成長マスク１５０の直上領域１５２の部分をスクライブし、個々のレーザチップに分割する工程」は、「転位の集中している領域（選択成長マスク１５０の直上領域１５２）」の一部を除去する工程といえ、かつ、「リッジ部（メサストライプ１１０）」を形成する工程の後に行われるから、本願補正発明の「前記リッジ部を形成する工程の後に、前記リッジ部から離れた前記転位の集中している領域及び前記半導体基板を前記半導体基板の裏面から前記半導体素子層の上面まで除去する除去工程」と、「前記リッジ部を形成する工程の後に、前記リッジ部から離れた前記転位の集中している領域の少なくとも一部を除去する除去工程」である点で一致するといえる。
　
（７）引用発明の「ウェハー裏面を研磨することによりウェハー厚さを約１２０μｍとする（すなわち、サファイア基板１００、ＧａＮバッファ層１０１、選択成長マスク１５０、１５１を完全に除去し、ｎ−ＧａＮ連続膜半導体層１０２がウェハー裏面に露出するようにする）工程」は、１５０μｍ厚の「半導体基板（ｎ−ＧａＮ連続膜半導体層１０２）」を約３０μｍ薄くして約１２０μｍ厚にする工程といえ、かつ、「リッジ部（メサストライプ１１０）」を形成する工程の後、「除去（スクライブ）」する工程の前に行われるから、本願補正発明の「『前記リッジ部を形成する工程の後、かつ、前記除去工程の前』の『前記半導体基板の厚みを小さくする工程』」に相当する。
　
（８）上記（１）ないし（７）から、本願補正発明と引用発明とは、
「半導体基板の表面上に活性層を含む半導体素子層を形成する工程と、
　前記半導体素子層の上面にリッジ部を形成する工程とを備えた半導体レーザ素子の製造方法であって、
　前記半導体素子層は、前記半導体基板の裏面から前記半導体素子層の表面にまで延びる転位の集中している領域を有し、
　前記リッジ部は、前記半導体素子層の前記転位の集中している領域から離れた上面に形成されており、
　前記リッジ部を形成する工程の後に、前記リッジ部から離れた前記転位の集中している領域の少なくとも一部を除去する除去工程を備え、
　前記リッジ部を形成する工程の後、かつ、前記除去工程の前に、前記半導体基板の厚みを小さくする工程をさらに備えた、半導体レーザ素子の製造方法。」
である点で一致し、次の点で相違する。
　
相違点：
　前記除去工程が、本願補正発明では、「前記転位の集中している領域及び前記半導体基板を前記半導体基板の裏面から前記半導体素子層の上面まで除去する除去工程」であるのに対して、引用発明では、「選択成長マスク１５０の直上領域１５２の部分をスクライブし、個々のレーザチップに分割する工程」である点。
　
５　判断
　上記相違点について検討する。
（１）引用例２には、半導体レーザの製造方法において、貫通転位が伝播した高欠陥領域をエッチング除去することが記載されている（上記３（２）参照。）。
　
（２）半導体レーザ素子において結晶転移はできるだけ少ない方が望ましいことは当業者に自明であるから、引用発明において、結晶転移が集中して導入されている選択成長マスク１５０の直上領域１５２の部分をスクライブすることに代えて、当該直上領域１５２をすべてエッチング除去して、個々のレーザチップに分割すること、及び、選択成長マスク１５０の直上領域１５２の部分をスクライブし、個々のレーザチップに分割した後、残っている選択成長マスク１５０の直上領域１５２をすべてエッチング除去することのいずれかを行い、半導体レーザ素子における結晶転移をできるだけ少なくすること、すなわち、上記相違点に係る本願補正発明の構成となすことは、当業者が引用例２に記載された事項に基づいて容易になし得た程度のことである。
　
（３）効果について
　本願補正発明の奏する効果は、当業者が、引用発明の奏する効果及び引用例２に記載された事項から予測し得た程度のものである。
　
（４）まとめ
　以上のとおり、本願補正発明は、当業者が、引用例１に記載された発明及び引用例２に記載された事項に基づいて容易に発明をすることができたものである。
　したがって、本願補正発明は、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
６　小括
　以上のとおり、本願補正発明は、特許出願の際独立して特許を受けることができないものであるから、本件補正は、旧特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものである。
　したがって、本件補正は、旧特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　本件補正は、上記第２のとおり却下されたので、本願の請求項１ないし７に係る発明は、平成２２年２月８日付けの手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、特許請求の範囲の請求項１ないし７にそれぞれ記載された事項によって特定されるものと認められるところ、その請求項２に係る発明（以下「本願発明」という。）は、上記第２〔理由〕１（１）に本件補正前の請求項２として記載したとおりのものである。
　
２　引用刊行物及び引用発明
　引用刊行物及び引用発明は、上記第２〔理由〕３に記載したとおりのものである。
　
３　対比・判断
　本願補正発明は本願発明の発明特定事項を限定したものである（上記第２〔理由〕２参照。）から、本願発明は本願補正発明から限定を省いたものに相当するところ、本願補正発明は、当業者が、引用例１に記載された発明及び引用例２に記載された事項に基づいて容易に発明をすることができたものであるから、本願発明も、同様の理由により、当業者が、引用例１に記載された発明及び引用例２に記載された事項に基づいて容易に発明をすることができたものである。
　
４　むすび 
　以上のとおり、本願発明は、当業者が、引用例１に記載された発明及び引用例２に記載された事項に基づいて容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。