【事件の表示】
　特願２００１−３３４７１８「ＧａＮ系電界効果トランジスタ及びその製造方法」拒絶査定不服審判事件〔平成１５年　５月１６日出願公開，特開２００３−１４２５０１〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１．手続の経緯
　本願は，平成１３年１０月３１日の出願であって，平成１９年７月２０日付けの拒絶理由通知に対して，同年９月２１日に手続補正書及び意見書が提出されたが，同年１２月２８日付けで拒絶査定がされ，これに対し，平成２０年２月７日に審判請求がされるとともに，同年３月４日に手続補正書が提出され，その後当審において平成２２年５月２８日付けで審尋がされ，同年７月３０日に回答書が提出されたものである。　
　
　
第２．平成２０年３月４日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１．本件補正の内容
　本件補正は，補正前の特許請求の範囲及び明細書の段落【００１６】，【００１８】，【００１９】を，補正後の特許請求の範囲及び明細書の段落【００１６】，【００１８】，【００１９】と補正するものであり，特許請求の範囲についての補正事項を整理すると，次のとおりである。
・補正事項
　補正前の請求項１，４，５の「ポリイミド膜」を，それぞれ，補正後の請求項１，４，５の「少なくとも３０００nmの厚さを有するポリイミド膜」と補正すること。
　
２．補正の目的の適否
　上記補正事項は，補正前の請求項１，４，５に記載された「ポリイミド膜」の厚さに関して「少なくとも３０００nmの厚さを有する」ことを限定するものであるから，平成１４年法律２４号改正附則２条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項（以下，単に「特許法１７条の２第４項」という。）２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　よって，本件補正は，特許法１７条の２第４項に規定する要件を満たす。
　
　そこで，次に，本件補正後の請求項１に係る発明（以下「本願補正発明」という。）が，平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項（以下，単に「特許法１７条の２第５項」という。）において準用する特許法１２６条５項の規定（独立特許要件）を満たすか否かについて検討する。
　
３．独立特許要件（容易想到性）
（１）本願補正発明
　平成２０年３月４日に提出された手続補正書の特許請求の範囲の請求項１の記載によれば，本願補正発明は，次のとおりである。
　
「ＧａＮ系半導体層からなるチャネル層と，前記チャネル層の両端に接触して設けられた２つのコンタクト領域と，前記チャネル層上に設けられたゲート電極と，前記２つのコンタクト領域上にそれぞれ設けられたソース電極及びドレイン電極とを有するＧａＮ系電界効果トランジスタであって，
前記ゲート電極，前記ソース電極，及び前記ドレイン電極が，少なくとも３０００nmの厚さを有するポリイミド膜によって互いに絶縁分離されていることを特徴とするＧａＮ系電界効果トランジスタ。」
　
（２）引用例の記載内容と引用発明
（２−１）引用例（特開平１０−２２３９０１号公報）の記載
　原査定の拒絶の理由に引用され，本願の出願前に日本国内において頒布された刊行物である，特開平１０−２２３９０１号公報（以下「引用例」という。）には，図１，１１とともに，次の記載がある。（下線は当審で付加したもの，以下同じ。）
　
ア．「【０００９】
本発明は
ＧａＮ系の電界効果型トランジスタおよびその製造方法を提供する
イ．図１を参照して，
「【００１５】（第１の実施の形態）
図１は本発明の第１の実施の形態に係る電界効果型トランジスタ
チャネル層３とゲート絶縁膜４が順次積層されている
このゲート絶縁膜４の上には，ゲート絶縁膜４の開口４ａを介してチャネル層３と電気的に接続されたソース電極５と，ゲート絶縁膜４の開口４ｂを介してチャネル層３と電気的に接続されたドレイン電極６とが配設されている
ゲート絶縁膜４の上には，また，ソース電極５とドレイン電極６との間にゲート電極７が配設されている
【００１６】バッファ層２は例えば高抵抗の真性ＧａＮにより構成されてており，その厚さは例えば２μｍとなっている。
チャネル層３は例えばｎ型不純物としてＳｉを添加したｎ型ＧａＮにより構成されており
【００１７】例えば，チャネル層３の厚さが０．１μｍの場合，不純物濃度が５×１０15ｃｍ-3以下においてエンハンスメントモードとなる。よって，上記の不純物濃度１×１０18ｃｍ-3においてはデプレッションモードとなる。また，不純物濃度が５×１０14ｃｍ-3以下においては，ゲート電極７に正の電圧を加えていくと，チャネル層３の中ではなく，ゲート絶縁膜４とチャネル層３との界面のチャネル層３側に電子が誘起されるいわゆるＭＯＳ動作のエンハンスメントモードとなる。」
ウ．図１１を参照して，
「【００４６】（第４の実施の形態）
図１１は本発明の第４の実施の形態に係る電界効果型トランジスタ
・・・
【００５１】コンタクト層４１，
ソース電極５およびドレイン電極６とゲート電極７との間には，それらの間の電気的絶縁を確保するための絶縁膜４３が配設されている
絶縁膜４３は，例えばポリイミドにより構成されている
　
（２−２）引用発明
ア．上記（２−１）アによれば，引用例には，「本発明は」「
ＧａＮ系の電界効果型トランジスタ
イ．上記（２−１）イによれば，引用例には，「
チャネル層３は
ＧａＮにより構成されて
ウ．上記（２−１）イによれば，引用例には，「
チャネル層３とゲート絶縁膜４が順次積層
ゲート絶縁膜４の上には
ゲート電極７が配設
エ．上記（２−１）イによれば，引用例には，「このゲート絶縁膜４の上には，
ゲート絶縁膜４の開口４ａを介してチャネル層３と電気的に接続されたソース電極５と，ゲート絶縁膜４の開口４ｂを介してチャネル層３と電気的に接続されたドレイン電極６とが配設されている
オ．上記（２−１）イによれば，引用例には，「ソース電極５とドレイン電極６との間にゲート電極７が配設されている」ことが記載されており，図１のゲート電極７，ソース電極５，ドレイン電極６の離間した配置を参酌すると，ゲート電極７，ソース電極５，ドレイン電極６が互いに絶縁分離されていることは明らかである。
カ．したがって，引用例には，次の発明（以下「引用発明」という。）が記載されている。
　
「ＧａＮからなるチャネル層３と，チャネル層３上に配設されたゲート電極７と，チャネル層３上に電気的に接続して配設されたソース電極５及びドレイン電極６とを有するＧａＮ系の電界効果型トランジスタであって，
　ゲート電極７，ソース電極５，ドレイン電極６が互いに絶縁分離されているＧａＮ系の電界効果型トランジスタ。」
　
（３）本願補正発明と引用発明の一致点及び相違点
　
（３−１）対比
ア．引用発明の「ＧａＮ」，「チャネル層３」，「ゲート電極７」，「ソース電極５」，「ドレイン電極６」，「ＧａＮ系の電界効果型トランジスタ」は，それぞれ，本願補正発明の「ＧａＮ系半導体層」，「チャネル層」，「ゲート電極」，「ソース電極」，「ドレイン電極」，「ＧａＮ系電界効果トランジスタ」に相当する。
　よって，本願補正発明の「ＧａＮ系半導体層からなるチャネル層と，前記チャネル層の両端に接触して設けられた２つのコンタクト領域と，前記チャネル層上に設けられたゲート電極と，前記２つのコンタクト領域上にそれぞれ設けられたソース電極及びドレイン電極とを有するＧａＮ系電界効果トランジスタ」と引用発明の「ＧａＮからなるチャネル層３と，チャネル層３上に配設されたゲート電極７と，チャネル層３上に電気的に接続して配設されたソース電極５及びドレイン電極６とを有するＧａＮ系の電界効果型トランジスタ」とは，「ＧａＮ系半導体層からなるチャネル層と，」「前記チャネル層上に設けられたゲート電極と，」「ソース電極及びドレイン電極とを有するＧａＮ系電界効果トランジスタ」である点で共通する。
イ．本願補正発明の「前記ゲート電極，前記ソース電極，及び前記ドレイン電極が，少なくとも３０００nmの厚さを有するポリイミド膜によって互いに絶縁分離されている」ことと，引用発明の「ゲート電極７，ソース電極５，ドレイン電極６が互いに絶縁分離されている」こととは，「前記ゲート電極，前記ソース電極，及び前記ドレイン電極が，」「互いに絶縁分離されている」点で共通する。
　
（３−２）そうすると，本願補正発明と引用発明との一致点及び相違点は，次のとおりとなる。
　
《一致点》
「ＧａＮ系半導体層からなるチャネル層と，前記チャネル層上に設けられたゲート電極と，ソース電極及びドレイン電極とを有するＧａＮ系電界効果トランジスタであって，
前記ゲート電極，前記ソース電極，及び前記ドレイン電極が，互いに絶縁分離されているＧａＮ系電界効果トランジスタ。」
　
《相違点》
《相違点１》
　本願補正発明では，「前記チャネル層の両端に接触して設けられた２つのコンタクト領域」を有し，「ソース電極及びドレイン電極」は「前記２つのコンタクト領域上にそれぞれ設けられ」ているのに対し，引用発明では，本願補正発明の「前記チャネル層の両端に接触して設けられた２つのコンタクト領域」に相当する構成を有しておらず，「ソース電極５及びドレイン電極６」は「チャネル層３上に電気的に接続して配設され」ている点。
《相違点２》
　本願補正発明では，「前記ゲート電極，前記ソース電極，及び前記ドレイン電極が，少なくとも３０００nmの厚さを有するポリイミド膜によって互いに絶縁分離されている」のに対し，引用発明では，「ゲート電極７，ソース電極５，ドレイン電極６が互いに絶縁分離されている」ものの，「少なくとも３０００nmの厚さを有するポリイミド膜によって」ではない点。
　
（４）相違点についての検討
　上記各相違点について，それぞれ検討する。
　
（４−１）相違点１について
　化合物半導体系電界効果トランジスタにおいて，チャネル層の両端に接触して２つのコンタクト領域を設け（換言すれば，２つのコンタクト領域によりチャネル層の両端を挟み），当該２つのコンタクト領域上にそれぞれソース電極及びドレイン電極を設けた構造とすることは，以下の周知例１，２にも記載されているように，当業者における周知技術である。
　したがって，引用発明において，上記周知技術を採用して「チャネル層３」の両端に接触して２つのコンタクト領域を設け，当該２つのコンタクト領域上にそれぞれ「ソース電極５」及び「ドレイン電極６」を設けることにより，相違点１に係る構成とすることは，当業者が容易に想到し得るものである。
　
・周知例１（特開平８−８８２３４号公報）
ア．本願の出願前に日本国内において頒布された刊行物である，特開平８−８８２３４号公報（以下「周知例１」という。）には，図１とともに，次の記載がある。
「【０００９】
【実施例】
実施例１
本発明に係る電界効果トランジスタ
【００１０】後述する製造方法により最終的に得られる本実施例における電界効果トランジスタは図１に示す構造のものである。すなわち半絶縁性ＧａＡｓ基板１上にノンドープＧａＡｓバッファ層２，ノンドープＧａＡｓ層３，ｎ型ＩｎＧａＡｓ能動層４，ノンドープＧａＡｓバリア層５が順次積層されているとともに，
ｎ型ＩｎＧａＡｓ能動層４およびノンドープＧａＡｓバリア層５を貫通してソース電極となる半導体層１６
およびドレイン電極となる半導体層１７
が形成され
ゲート電極７１がノンドープＧａＡｓバリア層５上に
ソース電極７２がソース電極となる半導体層１６上に
ドレイン電極７３がドレイン電極となる半導体層１７上にそれぞれ形成されている
イ．上記記載及び図１によれば，周知例１には，「電界効果トランジスタ」において，「能動層４」及び「バリア層５」（いずれも本願補正発明の「チャネル層」に相当）を貫通する（すなわち「能動層４」及び「バリア層５」の両端を挟む）「半導体層１６」及び「半導体層１７」（いずれも本願補正発明の「コンタクト領域」に相当）を形成し，「半導体層１６上」に「ソース電極７２」（本願補正発明の「ソース電極」に相当）を，「半導体層１７上」に「ドレイン電極７３」（本願補正発明の「ドレイン電極」に相当）を，それぞれ形成した構造が開示されている。
　
・周知例２（特開平９−２７０５２２号公報）
ア．本願の出願前に日本国内において頒布された刊行物である，特開平９−２７０５２２号公報（以下「周知例２」という。）には，図１とともに，次の記載がある。
「【０００９】
【発明の実施の形態】次に，本発明の実施形態を図面を参照して説明する。図１は本発明の
電界効果トランジスタ
高純度ｉ−ＧａＡｓ層（１５ｎｍ）からなるチャンネル層１２が形成されている
ｉ−Ａｌ
0.8 
Ｇａ
0.2 
Ａｓ（３０ｎｍ）からなるバリア層１３が形成されている
バリア層１３の表面上にＷＳｉからなるゲート電極２０が形成されている
ソース，ドレイン領域３０はそれぞれｐ+ −ＧａＡｓ選択成長層（５００ｎｍ，１×１０
20
ｃｍ
-3
）により形成され
各領域３０の表面上に
オーミック金属電極４０が形成されている
イ．上記記載及び図１によれば，周知例２には，「電界効果トランジスタ」において，「チャンネル層１２」及び「バリア層１３」（いずれも本願補正発明の「チャネル層」に相当）を挟んでその両端に「ソース，ドレイン領域３０」（本願補正発明の「コンタクト領域」に相当）を形成し，「各領域３０の表面上」に「オーミック金属電極４０」（本願補正発明の「ソース電極及びドレイン電極」に相当）を形成した構造が開示されている。
　
（４−２）相違点２について
　化合物半導体系電界効果トランジスタにおいて，ゲート電極，ソース電極，ドレイン電極を互いに絶縁分離する絶縁膜として，ポリイミド膜を用いることは，上記（２−１）ウで摘示したとおり，引用例の第４の実施の形態として，「
ソース電極５およびドレイン電極６とゲート電極７との間
電気的絶縁を確保するための絶縁膜４３
例えばポリイミドにより構成
　そして，上記ポリイミド膜が取り得る具体的な膜厚の値は様々であるが，本願補正発明の「少なくとも３０００nm」という値も，例えば周知例４，５に記載されているように，通常取り得る範囲内のものであるといえる。また，本願補正発明において，「ポリイミド膜」の厚さの範囲を「少なくとも３０００nm」と特定することの臨界的意義については，本願の願書に最初に添付した明細書又は図面に具体的な記載はなく，参酌すべき有利な効果もない。
　したがって，引用発明に上記周知技術を適用し，「ゲート電極７，ソース電極５，ドレイン電極６が互いに絶縁分離されている」構成に代えて，ポリイミド膜によって互いに絶縁分離する構成とするとともに，当該ポリイミド膜の具体的な膜厚として少なくとも３０００nmを採用することにより，相違点２に係る構成とすることは，当業者が容易になし得るものである。
　
・周知例３（特開平１０−３０８３５１号公報）
ア．原査定の拒絶の理由に引用され，本願の出願前に日本国内において頒布された刊行物である，特開平１０−３０８３５１号公報（以下「周知例３」という。）には，図６とともに，次の記載がある。
「【０００２】
【従来の技術】化合物半導体装置の製造においては，主にシリコン型半導体材料と化合物半導体材料が用いられるが，ガリウムヒ素（ＧａＡｓ），インジウムリン（ＩｎＰ）等の化合物半導体は，シリコン（Ｓｉ）型半導体に比べて電子の移動度が高いことから，電界効果トランジスタ（ＦＥＴ）やヘテロ接合バイポーラトランジスタ（ＨＢＴ）によるマイクロ波，ミリ波帯高出力素子やこれらを使用した集積回路（ＩＣ）等に広く用いられる。
図６は，化合物半導体材料を用いた従来の高出力ＧａＡｓＦＥＴ，特にＭＥＳＦＥＴ
の半導体チップ構成を示したもので
このＧａＡｓＦＥＴは
ＳｉＯ
2
からなる保護膜７と
保護膜７を部分的に除去して形成した
ゲート電極９と
ソース電極１０及びドレイン電極１１とから構成されている
「【０００４】これらの
化合物半導体装置においては，図６
に示すように素子の表面保護膜に酸化シリコン（ＳｉＯ
2
）や
ポリイミド等の絶縁膜が広く用いられており
イ．上記記載及び図６によれば，周知例３には，「高出力ＧａＡｓＦＥＴ」の「ゲート電極９」，「ソース電極１０」，「ドレイン電極１１」を絶縁分離する「保護膜７」の材料として，「ポリイミド」を選択できることが開示されている。
　
・周知例４（特開昭５５−１１７２８３号公報）
ア．本願の出願前に日本国内において頒布された刊行物である，特開昭５５−１１７２８３号公報（以下「周知例４」という。）には，第１〜３図とともに，次の記載がある。
「
第１図は本発明に係るＧａＡｓＦＥＴの構造を示す斜視図
４及び５は
ソース電極及びドレイン電極
３は
ゲート電極である
「
６はこれらのゲート電極３，ソース電極４及びドレイン電極５の所要部分を除いてこれらを被覆する，ポリイミド樹脂よりなる絶縁膜であつて
「その後不要のレジストを除去し，
絶縁膜６の形成のために全面にポリイミド樹脂溶液をスピナー塗布する
５回重ね塗布を行い約１０μｍの厚膜を形成し
イ．上記記載及び第２図によれば，周知例４には，「ポリイミド樹脂よりなる」「絶縁膜６」が，「ＧａＡｓＦＥＴ」の「ゲート電極３，ソース電極４及びドレイン電極５」を絶縁分離しているとともに，「約１０μｍの厚膜」（すなわち，「少なくとも３０００nm」に相当）で形成されることが開示されている。
　
・周知例５（特開平１０−１４４８７３号公報）
ア．本願の出願前に日本国内において頒布された刊行物である，特開平１０−１４４８７３号公報（以下「周知例５」という。）には，図１とともに，次の記載がある。
「【００２１】（第１の実施の形態）図１に本発明の第１の実施の形態に係る，
ＨＥＭＴを能動素子として用いた，ＭＭＩＣ
図１（ｂ）はＭＭＩＣの一部の上面透視図，図１（ａ）は図１（ｂ）のＡ−Ａ方向の断面図である
ソース・オーミック電極２Ｓとドレイン・オーミック電極２Ｄの間にゲート電極４が配置されている
ソース・オーミック電極２Ｓ，ドレイン・オーミック電極２Ｄとゲート引き出し電極３上に第１のメタル層５が形成されている
第１のメタル層５と第２のメタル層８の間には，ポリイミド
からなる層間絶縁膜６が形成されている
【００２２】ソース・オーミック電極２Ｓ，ドレイン・オーミック電極２Ｄは厚さ５０〜４００ｎｍのＡｕＧｅ／Ｎｉ／Ａｕ等，ゲート引き出し電極４は厚さ５０〜４００ｎｍのＴｉ／Ｐｔ／Ａｕ等の金属膜で形成されている。
第１のメタル層５
は比較的厚く０．５〜１０μｍの厚さで
形成されている
イ．上記記載及び図１（ａ）によれば，周知例５には，「ポリイミド」「からなる層間絶縁膜６」が，「ＨＥＭＴ」の「ソース・オーミック電極２Ｓ」，「ドレイン・オーミック電極２Ｄ」，「ゲート電極４」を絶縁分離していること，及び，「第１のメタル層５」が「０．５〜１０μｍの厚さ」で形成されていることが，開示されている。
　そうすると，図１（ａ）の「ポリイミド」「からなる層間絶縁膜６」と「０．５〜１０μｍの厚さ」の「第１のメタル層５」との位置関係を参酌すると，「ポリイミド」「からなる層間絶縁膜６」が「０．５〜１０μｍの厚さ」（すなわち，「少なくとも３０００nm」の範囲を含む）よりも厚く形成されていることは明らかである。
　
（５）以上検討したとおり，本願補正発明は，引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により，特許出願の際独立して特許を受けることができない。
　
４．したがって，本件補正は，特許法１７条の２第５項において準用する特許法１２６条５項の規定に適合しないので，特許法１５９条１項において読み替えて準用する特許法５３条１項の規定により却下すべきものである。
　
　
第３．本願発明
１．前記第２．のとおり，本件補正は却下されたので，本願の請求項１に係る発明（以下「本願発明」という。）は，平成１９年９月２１日に提出された手続補正書により補正された特許請求の範囲の請求項１に記載された，次のとおりのものである。
　
「ＧａＮ系半導体層からなるチャネル層と，前記チャネル層の両端に接触して設けられた２つのコンタクト領域と，前記チャネル層上に設けられたゲート電極と，前記２つのコンタクト領域上にそれぞれ設けられたソース電極及びドレイン電極とを有するＧａＮ系電界効果トランジスタであって，
前記ゲート電極，前記ソース電極，及び前記ドレイン電極が，ポリイミド膜によって互いに絶縁分離されていることを特徴とするＧａＮ系電界効果トランジスタ。」
　
２．引用例の記載及び引用発明については，それぞれ，前記第２．３．（２−１）及び（２−２）において認定したとおりである。
　
３．対比・判断
　前記第２．２．で検討したように，本件補正後の請求項１の内容（本願補正発明）は，本件補正前の請求項１に対し，「ポリイミド膜」の厚さに関して「少なくとも３０００nmの厚さを有する」ことを限定するものである。逆に言えば，本件補正前の発明（本願発明）は，本願補正発明から，上記の限定をなくしたものである。
　そうすると，本願発明の構成要件をすべて含み，これをより限定した本願補正発明が，前記第２．３．において検討したとおり，引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により，当業者が容易に発明をすることができたものである。
　
４．したがって，本願発明は，引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により，特許を受けることができない。
　
　
第４．結言
　以上のとおりであるから，本願は，その余の請求項に係る発明について検討するまでもなく，拒絶をすべきものである。
　よって，結論のとおり審決する。