【事件の表示】
　特願２００２−３１７６３４「ＳＯＩウエーハ及びＳＯＩウエーハの製造方法」拒絶査定不服審判事件〔平成１６年　５月２７日出願公開、特開２００４−１５３０８１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯　
　本願は、平成１４年１０月３１日の出願であって、平成２０年３月２４日に手続補正書が提出され、平成２１年２月１７日付けで拒絶査定がされ、それに対して、同年３月１６日に審判が請求されるとともに、手続補正書が提出され、その後、平成２２年１１月２日付けで審尋がされ、平成２３年１月４日に回答書が提出されたものである。
　
　
第２　平成２１年３月１６日に提出された手続補正書による補正（以下「本件補正」という。）についての補正の却下の決定
　
【補正の却下の決定の結論】
　
　本件補正を却下する。　
　
【理由】　
１　補正の内容　
　本件補正のうち、特許請求の範囲についてする補正は、次のとおりである。
ア　請求項１について、同項中に、「前記シリコン活性層の厚さが、２００ｎｍ以下であること」とあるのを、「前記シリコン活性層の厚さが、１００ｎｍより薄いこと」と限定すること。
イ　請求項５について、同項中に、「２００ｎｍ以下の厚さのシリコン活性層が形成されたＳＯＩウエーハを製造すること」とあるのを、「１００ｎｍより薄い厚さのシリコン活性層が形成されたＳＯＩウエーハを製造すること」と限定すること。
　
２　補正の目的の適否
　上記補正ア、イは、いずれも、補正前の請求項に規定されている技術的事項をより限定するものであるから、平成１８年法律５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、同特許法第１７条の２第４項柱書きに規定する目的要件を満たす。
　
　以上のとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後の特許請求の範囲の請求項１に係る発明（以下「本願補正発明」という。）が、独立特許要件を満たすものであるか否かについて、更に検討する。
　
３　独立特許要件（進歩性）についての検討
（１）本願補正発明
　本件補正による補正後の請求項１〜５に係る発明のうち、請求項１に係る発明（以下「本願補正発明」という。）は、次のとおりである。
　
　「【請求項１】　少なくとも支持基板上にシリコン活性層が形成されたＳＯＩウエーハであって、少なくとも前記シリコン活性層が、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないものからなり、前記シリコン活性層の厚さが、１００ｎｍより薄いことを特徴とするＳＯＩウエーハ。」
　
（２）引用例の記載と引用発明
（２−１）引用例１とその記載内容
　原査定の拒絶の理由に引用された、本願出願日前に日本国内において頒布された刊行物である特開２００１−４４３９８号公報（以下「引用例１」という。）には、「張り合わせ基板およびその製造方法」（発明の名称）について、図１とともに、次の記載がある（下線は当審で付加。以下同じ。）。
　
ア　発明の属する技術分野等　
「【０００１】
【発明の属する技術分野】
この発明は張り合わせ基板およびその製造方法、詳しくはデバイスが作製される側のシリコンウェーハの全面から微小欠陥が排除された張り合わせ基板およびその製造方法に関する。
【０００２】
【従来の技術】張り合わせ基板の一種であるＳＯＩウェーハの製造に際しては、まずＣＺ法により引き上げられた単結晶シリコンインゴットをスライスし、２枚のシリコンウェーハを用意する。次いで、絶縁膜を挟んで、片方のウェーハを活性層用ウェーハとし、他方のウェーハを支持基板用ウェーハとして、両ウェーハを室温で重ね合わせる。それから、所定の張り合わせ熱処理を行う。続いて、張り合わせ不良領域を除去するなどのために、活性層用ウェーハの外周部を面取りする。その後、この活性層用ウェーハの表面を研削し、研磨する。この研磨面がデバイス形成面となる。ところで、
単結晶シリコンインゴット中には、酸素が過飽和状態で含まれている。この過飽和な酸素は、インゴットの機械的な強度を高めたり、不純物のゲッタリングサイトとしての役割を果たしている。その反面、シリコンウェーハに微小な酸素誘起積層欠陥（ＯＳＦ；Ｏｘｉｄａｔｉｏｎ  Ｉｎｄｕｃｅｄ  Ｓｔａｃｋｉｎｇ  Ｆａｕｌｔ）、ＣＯＰ（Ｃｒｙｓｔａｌ  ＯｒｉｇｉｎａｔｅｄＰａｒｔｉｃｌｅ）などのＢＭＤ（Ｂｕｌｋ  Ｍｉｃｒｏ  Ｄｅｆｅｃｔ）を生じさせる要因ともなっている。
【０００３】
【発明が解決しようとする課題】シリコンウェーハにおけるデバイスの作製領域は、表層部の１０μｍ以下である。ＳＯＩウェーハの場合、厚さが数１０μｍ〜数μｍの表層部にデバイスが造られる。このように活性層用ウェーハの結晶特性が重要になる。すなわち、このウェーハ表面は完全に無欠陥でなければならず、表層部としても均質かつ無欠陥であることが要求される。しかしながら、
活性層用ウェーハもＣＺウェーハである。よって、ウェーハ内に酸素が過飽和状態で存在している。この過飽和な酸素が活性層用ウェーハに微小欠陥を生じさせている。微小欠陥により例えば酸化膜耐圧特性の劣化を招くという問題点が発生していた。
【０００４】
そこで、発明者は、電気的特性を劣化させるような微小欠陥（以下、Ｇｒｏｗｎ−ｉｎ欠陥という）が存在しないピュアシリコンウェーハに着目し、この発明を完成させた。
【０００５】
【発明の目的】
この発明は、デバイスが作製される側のシリコンウェーハを無欠陥化させることで、ウェーハ表面の電気的特性を高めることができる張り合わせ基板およびその製造方法を提供することを、その目的としている。
イ　発明の実施の形態等
「【００１３】
【発明の実施の形態】以下、この発明の実施例を図面を参照して説明する。なお、
ここでは張り合わせ基板として張り合わせＳＯＩ基板を例にとる。
あらかじめＣＺ法による単結晶シリコンインゴットの引き上げ工程において、その引き上げ速度およびその結晶内温度勾配の平均値を制御しながら単結晶シリコンインゴットを作製する。」
その後、この得られた単結晶シリコンインゴットを、ブロック切断、スライス、面取り、研磨などを施して、厚さ６２０μｍ、直径１５０ｍｍ（６インチ）の活性層用ウェーハ１１を用意する。また、この活性層用ウェーハ１１と同じ製法により、同じ厚さ、同一口径の支持基板用ウェーハ１２を用意する。
【００１８】次に、これらの活性層用ウェーハ１１、支持基板用ウェーハ１２をＳＣ１洗浄し、純水によるリンス後、乾燥させる。そして、
両ウェーハ１１，１２の鏡面同士をクリーンルームの室温下で重ね合わせる。これにより、張り合わせシリコンウェーハ１３が形成される。
活性層用ウェーハ１１は所定厚さまで薄肉化される。
【００１９】作製された張り合わせ基板は、その後、洗浄され、ウェーハケースなどに梱包されて、デバイスメーカなどへ出荷される。このように、
デバイスが作製される活性層用ウェーハ１１として、各種の欠陥が排除されたピュアシリコンウェーハを採用するようにしたので、この活性層用ウェーハ１１の表面が無欠陥化される。これにより、その電気的特性、例えば酸化膜耐圧特性を高めることができる。
　
　
（２−２）引用発明
　上記ア及びイによれば、引用例１には、次の発明が記載されているといえる（以下「引用発明」という。）。
　
「活性層用ウェーハ１１及び支持基板用ウェーハ１２により形成された張り合わせＳＯＩ基板であって、活性層用ウェーハ１１が、ＣＺ法により作製された単結晶シリコンインゴットから得られた、各種の欠陥が排除されたピュアシリコンウェーハからなり、薄肉化されたものである、張り合わせＳＯＩ基板。」
　
　
（２−３）引用例２とその記載内容
　原査定の拒絶の理由に引用された、本願出願日前に日本国内において頒布された刊行物である特開２００２−２０１０９３号公報（以下「引用例２」という。）には、「シリコン単結晶ウエーハおよびシリコン単結晶の製造方法」（発明の名称）について、次の記載がある。
  　
ア　発明の属する技術分野等　
「【０００１】
【発明の属する技術分野】
本発明は、後述するようなＶ領域、ＯＳＦ領域およびＩ領域のいずれの欠陥領域でもなく、さらに銅デポジション処理により検出される酸化膜欠陥も形成されない、高耐圧で優れた電気特性をもつシリコン単結晶ウエーハ及びシリコン単結晶の製造方法に関するものである。
【０００２】
【従来の技術】
近年は、半導体回路の高集積化に伴う素子の微細化に伴い、その基板となるチョクラルスキー法（以下、ＣＺ法と略記する）で作製されたシリコン単結晶に対する品質要求が高まってきている。
「【０００７】そしてこれら結晶成長起因の欠陥を分類すると、例えば成長速度が０．６ｍｍ／ｍｉｎ前後以上と比較的高速の場合には、空孔タイプの点欠陥が集合したボイド起因とされているＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグローンイン欠陥が結晶径方向全域に高密度に存在し、これら欠陥が存在する領域はＶ領域と呼ばれている（図７のライン（Ａ））。また、成長速度が０．６ｍｍ／ｍｉｎ以下の場合は、成長速度の低下に伴い、ＯＳＦリングが結晶の周辺から発生し、このリングの外側に転位ループ起因と考えられているＬ／Ｄ（Ｌａｒｇｅ  Ｄｉｓｌｏｃａｔｉｏｎ：格子間転位ループの略号、ＬＳＥＰＤ、ＬＦＰＤ等）の欠陥が低密度に存在し、これら欠陥が存在する領域はＩ領域（Ｌ／Ｄ領域ということがある）と呼ばれている。さらに、成長速度を０．４ｍｍ／ｍｉｎ前後以下と低速にすると、ＯＳＦリングがウエーハの中心に凝集して消滅し、全面がＩ領域となる（図７のライン（ｃ））。
【０００８】また、近年Ｖ領域とＩ領域の中間でＯＳＦリングの外側に、Ｎ領域と呼ばれる、空孔起因のＦＰＤ、ＬＳＴＤ、ＣＯＰも、転位ループ起因のＬＳＥＰＤ、ＬＦＰＤも存在しない領域の存在が発見されている。この領域はＯＳＦリングの外側にあり、そして、酸素析出熱処理を施し、Ｘ−ｒａｙ観察等で析出のコントラストを確認した場合に、酸素析出がほとんどなく、かつ、ＬＳＥＰＤ、ＬＦＰＤが形成されるほどリッチではないＩ領域側であると報告されている（図７のライン（Ｂ））。」
「【００１１】このＮ領域をさらに分類すると、ＯＳＦリングの外側に隣接するＮｖ領域（空孔の多い領域）とＩ領域に隣接するＮｉ領域（格子間シリコンが多い領域）とがあり、Ｎｖ領域では、熱酸化処理した際に酸素析出量が多く、Ｎｉ領域では酸素析出が殆ど無いことがわかっている。
【００１２】ところが上記のように、
全面Ｎ領域であり、熱酸化処理した際にＯＳＦリングを発生せず、かつ全面にＦＰＤ、Ｌ／Ｄが存在しない単結晶であるにもかかわらず酸化膜欠陥が著しく発生する場合があることがわかった。そして、これが酸化膜耐圧特性のような電気特性を劣化させる原因となっており、従来の全面がＮ領域であるというだけでは不十分であり、さらなる改善が望まれていた。
【００１３】
【発明が解決しようとする課題】
そこで本発明は、このような問題点に鑑みてなされたもので、空孔リッチのＶ領域、ＯＳＦ領域、そして格子間シリコンリッチのＩ領域のいずれにも属さず、かつ確実に酸化膜耐圧等の電気特性を向上させることができるＣＺ法によるシリコン単結晶ウエーハを安定した製造条件下に得ることを目的とする。
イ　発明の実施の形態等
「【００３３】
【発明の実施の形態】本発明者らは、
ＣＺ法によるシリコン単結晶成長に関し、
【００３４】ところが、上記Ｎ領域で結晶を育成しても、酸化膜耐圧が悪いものがあり、その原因がよく判っていなかった。そこで本発明者等は、Ｃｕデポジション法によりＮ領域についてさらに詳細に調査したところ、ＯＳＦ領域の外側のＮ領域であって、析出熱処理後酸素析出が発生し易いＮｖ領域の一部にＣｕデポジション処理で検出される欠陥が著しく発生する領域があることを発見した。そして、これが酸化膜耐圧特性のような電気特性を劣化させる原因となっていることをつきとめた。
【００３５】そこで、このＯＳＦの外側のＮ領域であって、Ｃｕデポジションにより検出される欠陥領域のない領域をウエーハ全面に広げることができれば、前記種々のグローンイン欠陥がないとともに、確実に酸化膜耐圧特性等を向上することができるウエーハが得られることになる。」　
「【００５９】
以上述べたシリコン単結晶の製造方法で製造されたシリコン単結晶をスライスして得られるシリコン単結晶ウエーハは、ウエーハに熱酸化処理をした際に、リング状に発生するＯＳＦの外側のＮ領域であって、Ｃｕデポジションにより検出される欠陥領域が存在しない無欠陥ウエーハである。あるいはウエーハ全面が熱酸化処理をした際にリング状に発生するＯＳＦの外側のＮ領域であって、Ｃｕデポジションにより検出される欠陥領域および酸素析出が生じにくいＮｉ領域がウエーハ全面内に存在しない無欠陥ウエーハである。
　
　上記ア及びイの記載から、引用例２には、次のシリコン単結晶ウエーハが開示されている。
　
　リング状に発生するＯＳＦの外側のＮ領域であって、Ｃｕデポジションにより検出される欠陥領域が存在しない無欠陥のＣＺ法により成長したシリコン単結晶ウエーハ。
　
（３）対比
（３−１）本願補正発明と引用発明とを対比すると、
ア　引用発明の「張り合わせＳＯＩ基板」は、「活性層用ウェーハ１１」及び「支持基板用ウェーハ１２」により形成されるので、「支持基板用ウェーハ１２」すなわち「支持基板」上に、「活性層用ウェーハ１１」すなわち「活性層」が、形成されているＳＯＩウェーハであることが分かる。そして、引用発明の「活性層用ウェーハ１１」は、「単結晶シリコンインゴット」から得られたものなので、前記活性層は、シリコン活性層ともいえる。そうすると、引用発明の「活性層用ウェーハ１１及び支持基板用ウェーハ１２により形成された張り合わせＳＯＩ基板」は、本願補正発明の「支持基板上にシリコン活性層が形成されたＳＯＩウエーハ」に相当することは、当業者にとって明らかである。　
イ　引用発明の「ＣＺ法」は、本願補正発明の「チョクラルスキー法」に相当するから、引用発明の「ＣＺ法により作製された単結晶シリコンインゴット」は、本願補正発明の「チョクラルスキー法により育成されたシリコン単結晶」に相当する。そして、引用発明において、「活性層用ウェーハ１１」から活性層が形成されている。そうすると、引用発明の「活性層用ウェーハ１１が、ＣＺ法により作製された単結晶シリコンインゴットから」得られたことは、本願補正発明の「シリコン活性層が、チョクラルスキー法により育成されたシリコン単結晶」であることに相当することは、当業者にとって明らかである。
　
（３−２）したがって、本願補正発明と引用発明との一致点及び相違点は、次のとおりとなる。
　
〈一致点〉
「支持基板上にシリコン活性層が形成されたＳＯＩウエーハであって、前記シリコン活性層が、チョクラルスキー法により育成されたシリコン単結晶であるＳＯＩウエーハ。」
　
〈相違点〉
相違点１
　本願補正発明では、「シリコン活性層」は、「リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないもの」からなるのに対し、引用発明では、「活性層用ウェーハ１１」が、「各種の欠陥が排除されたピュアシリコンウェーハ」からなるものの、「リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しない」ことの教示がない点。
　
相違点２
　本願補正発明では、「シリコン活性層の厚さが、１００ｎｍより薄い」のに対し、引用発明では、「シリコン」からなる「活性層用ウェーハ１１」は「薄肉化されたものである」ものの、「活性層」の厚さについての明示がない点。
　
（４）相違点についての検討
（４−１）相違点１について
　引用発明の「ＳＯＩ基板」は、引用例１の段落【０００５】の、「デバイスが作製される側のシリコンウェーハを無欠陥化させることで、ウェーハ表面の電気的特性を高めることができる張り合わせ基板およびその製造方法を提供することを、その目的としている。」との記載からも明らかなように、電気的特性を高めることを技術課題とするものである。そして、引用例２の「シリコン単結晶ウエーハ」においても、引用例２の段落【００１３】の、「確実に酸化膜耐圧等の電気特性を向上させることができるＣＺ法によるシリコン単結晶ウエーハを安定した製造条件下に得る」との記載からも明らかなように、引用発明と共通の課題を有する。
　そうすると、引用発明において、「ＣＺ法により成長したシリコン単結晶ウエーハ」として、引用例２の「リング状に発生するＯＳＦの外側のＮ領域であって、Ｃｕデポジションにより検出される欠陥領域が存在しない無欠陥のＣＺ法により成長したシリコン単結晶ウエーハ」を採用して、相違点１に係る構成とすることは、当業者にとって容易であったといえる。
　
（４−２）相違点２について
　ＳＯＩ基板において、活性層の厚さを１００ｎｍより薄くし、空乏層を広げるタイプの完全空乏化型等のトランジスタに適用することにより、サブスレッショールド係数の増加（急峻なサブスレッショールド特性）等の優れた半導体デバイス特性を求めることは、以下の周知例１〜３にも記載されているように、本願出願日前の周知技術である。
　ここで、引用例１の段落【０００１】に、「デバイスが作製される側のシリコンウェーハの全面から微小欠陥が排除された張り合わせ基板およびその製造方法に関する。」と示唆があるように、引用発明は、シリコン（半導体）デバイス作製に適用するためのものであることが分かる。そうすると、引用発明においても、優れた半導体デバイス特性は、当業者であれば当然に求めるものであるから、引用発明の「ＳＯＩ基板」において、優れた半導体デバイス特性を得ることを目的とし、空乏層を広げるタイプのデバイス作製に適用するために、活性層の厚さを１００ｎｍより薄くする上記周知技術を採用することは、当業者にとって容易であったといえる。
　
（周知例１：特開平８−３２０４０号公報）
　上記周知例１には、従来技術として次の記載がある。
「【０００１】
【産業上の利用分野】本発明は半導体装置に関し、
特にＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）型の半導体装置に関する。
「【０００８】ドレイン・基板間の寄生容量（ドレイン寄生容量）を低減できるというＳＯＩ構造固有の特徴に加えて、
シリコン層の厚さを１００ｎｍ程度以下に薄膜化した完全空乏化型ＳＯＩトランジスタは、短チャネル効果（ゲート長の減少に伴うしきい値の低下、サブスレショールド係数の増加）を効果的に抑制できるという重要な特徴を有する
　
（周知例２：特開２００１−４４４４１号公報）
　上記周知例２には、従来技術として次の記載がある。
「【０００１】
【発明の属する技術分野】本発明は、
完全空乏ＳＯＩ型半導体装置、及び、かかる完全空乏ＳＯＩ型半導体装置を含む集積回路に関する。
「【０００４】ところで、ＳＯＩ型ＭＯＳ半導体装置には、大きく分けて２つの動作モードがある。一方の動作モードは、ＳＯＩ型ＭＯＳ半導体装置の動作時、ゲート電極２２１の直下のチャネル形成領域２２４に誘起される空乏層が、絶縁層２１４と半導体領域２１６との界面まで到達する完全空乏型であり、他方の動作モードは、空乏層が絶縁層２１４と半導体領域２１６との界面まで到達しない部分空乏型である。完全空乏ＳＯＩ型ＭＯＳ半導体装置においては、空乏電荷量が部分空乏ＳＯＩ型ＭＯＳ半導体装置よりも大幅に減少し、従って、ドレイン電流に寄与する可動電荷が増える。その結果、急峻なサブスレッショールド特性（Ｓ値）が得られるといった利点を有する。尚、
通常、半導体領域２１６の厚さが比較的厚い場合には（例えば１００ｎｍ以上）、部分空乏型となり、半導体領域２１６の厚さが比較的薄い場合には（例えば１００ｎｍ未満）、完全空乏型となる。
　
（周知例３：特開２００２−３１４０９１号公報）
　上記周知例３には、従来技術として次の記載がある。
「【０００２】
【従来の技術】近年、低消費電力、高速駆動等の観点から、ＳＯＩ（Silicon on Insulator）構造のトランジスタ（ＳＯＩトランジスタ）の開発が盛んに行われている。ＳＯＩトランジスタは、ＳＯＩ構造によって素子間同士の完全分離が容易となり、またソフトエラーやＣＭＯＳトランジスタに特有なラッチアップの抑制が可能になることが知られている。このため、比較的早くから５００ｎｍ程度のＳｉ活性層を備えたＳＯＩ構造によってＣＭＯＳトランジスタＬＳＩの高速・高信頼性化の検討が行われてきている。
【０００３】
最近では、ＳＯＩの表面Ｓｉ層をさらに１００ｎｍ程度以下にまで薄く、またチャネルの不純物濃度も比較的低い状態に制御して、ほぼＳｉ活性層全体が空乏化するような条件（完全空乏型ＳＯＩトランジスタ）にすると、拡散層容量の低減のみならず、Subthreshold領域での急峻なドレイン電流の立ち上がり等のさらに優れた特性を有する
　
（５）小括
　以上検討したとおり、上記相違点は、周知技術を勘案することにより、引用発明及び引用例２に記載の発明に基づいて、当業者が容易に想到し得たものである。
　
（６）独立特許要件についてのまとめと補正却下の結び
　以上のとおり、本願補正発明は、周知技術を勘案することにより、引用発明及び引用例２に記載の発明に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許を受けることができない。　
　よって、本願補正発明は、特許出願の際独立して特許を受けることができるものではないから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので、同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　
　
第３　本願発明
　
１　以上のとおり、本件補正は却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、平成２０年３月２４日に提出された手続補正書により補正された特許請求の範囲の請求項１に記載の次のとおりのものである。
　
「【請求項１】　少なくとも支持基板上にシリコン活性層が形成されたＳＯＩウエーハであって、少なくとも前記シリコン活性層が、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないものからなり、前記シリコン活性層の厚さが、２００ｎｍ以下であることを特徴とするＳＯＩウエーハ。」
　
２　引用例の記載と引用発明
　引用例の記載と引用発明については、前記第２の３（２）で認定したとおりである。
　
３　対比・判断
　 前記第２の１及び２で検討したように、本願補正発明は、補正前の請求項１の規定を技術的により限定するものである。逆に言えば、本願発明（補正前の請求項１に係る発明）は、本願補正発明から、このような限定をなくしたものである。　  　
　そうすると、本願発明の構成要件をすべて含み、これより限定したものである本願補正発明が、前記第２の３で検討したとおり、引用発明１及び引用例２に記載の発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、当業者が容易に発明することができたということができる。 
　
第４　結言
　
　以上のとおり、本願発明は、引用発明、引用例２に記載の発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。　
　したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　
　よって、結論のとおり審決する。