【事件の表示】
　特願２００４−５６５７８７「マイクロプロセッサおよびマイクロプロセッサの動作方法」拒絶査定不服審判事件〔平成１６年　７月２２日国際公開、ＷＯ２００４／０６１６３２、平成１８年　４月１３日国内公表、特表２００６−５１２６８４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯と本願発明
　本願は、２００３年１２月２９日（パリ条約による優先権主張外国庁受理２００２年１２月３１日、米国）を国際出願日とする出願であって、平成１８年１２月２５日付けで手続補正がなされ、平成２０年２月２２日付けで拒絶理由通知がなされ、同年７月１日付けで意見書が提出されるとともに手続補正がなされ、同年１２月１６日付けで最後の拒絶理由通知がなされ、平成２１年３月１８日付けで意見書が提出されるとともに手続補正がなされたが、同年６月１９日付けで拒絶査定がなされ、これに対して、同年１０月１５日付けで審判請求がなされたものである。
　
　そして、本願の請求項１に係る発明（以下「本願発明」という。）は、前記平成２１年３月１８日付けでなされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものと認める。 
「２組の周波数−電圧動作点を備えた、コンピュータ可読メモリ内のデータ構造であって、
　前記組の個々の周波数−電圧動作点が、マイクロプロセッサ集積回路を所望の周波数で動作させるために必要な最低動作電圧を指定し、更に、
　周波数−電圧動作点の組の各々が、複数のマイクロプロセッサ集積回路の速度の１つのクラスを表し、複数のマイクロプロセッサ集積回路の速度の前記クラスの各々が異なる周波数−電圧特性を有しているところのデータ構造。」
　
　
第２．引用文献
１．引用文献の記載事項
　これに対して、原審の拒絶の理由に引用され、本願の優先権主張の日前に頒布された刊行物である特開平１１−１１８８４５号公報（以下、「引用文献」という。）には、図面とともに以下の事項が記載されている（下線は、参考のため、当審において付したものである。）。
Ａ．「【０００２】
【従来の技術】従来、半導体集積回路（ＬＳＩ）の設計においては、プロセス変動や温度変動に対する最悪条件を考慮して、そのＬＳＩの仕様（例えば、ＬＳＩの最小電源電圧、最大動作周波数など）が決定されていた。」
　
Ｂ．「【０００３】
【発明が解決しようとする課題】最大動作周波数より低い周波数でＬＳＩを動作させる場合や
プロセス変動や温度変動により、ＬＳＩの処理性能が変化する
【０００４】
本発明の目的は、目標回路の特性に適応するように調整可能な周波数−電圧変換回路およびその方法を提供する
【０００５】
本発明の他の目的は、目標回路が正常に動作するために必要な最小の動作電圧を供給する周波数−電圧変換回路を含むシステムを提供する
　
Ｃ．「【０００６】
【課題を解決するための手段】
　……（中略）……
【０００９】前記記憶装置に記憶された複数の前記入出力特性は、それぞれ製造上のばらつきあるいは温度が異なる環境下で得られてもよい。」
　
Ｄ．「【００２２】（実施の形態１）図１は、本発明の実施の形態１のシステム１の構成を示す。システム１は、クロック（ＣＬＫ）を入力として受け取り、該クロックの周波数に応じた電圧を目標回路１０に出力として提供する周波数−電圧変換回路と、目標回路１０を含んでいる。この周波数−電圧変換回路は、クロックＣＬＫの周波数に応じた値（本例ではメモリ３０の５ビットのアドレスの下位３ビット）を出力するクロック変換器２０と、
目標回路１０の複数の異なる周波数−電圧特性における周波数−電圧変換回路の入力周波数に対する出力電圧を記憶する記憶装置３０（ここでは説明の簡単のためメモリとする）
【００２３】
目標回路１０は、例えば、デジタル信号処理プロセッサ（ＤＳＰ）や中央処理装置（ＣＰＵ）
　
Ｅ．「【００２５】
図２は、目標回路１０の周波数−電圧特性を示している。ここでは説明を簡単にするため、４種類の異なる環境下での特性としている。
この周波数−電圧特性は動作環境によって変化するが、ｇ０〜ｇ３は異なる環境下での目標回路１０の周波数−電圧特性である。この複数の周波数−電圧特性をメモリ３０に記憶する。そのときの様子を図３に示す。
各周波数−電圧特性ｇ０〜ｇ３における複数の周波数ｆ０〜ｆ７をアドレスとし、そのときの電圧をデータとして、メモリ３０に記憶する。
　
Ｆ．「【図面の簡単な説明】
【図１】本発明の実施の形態１のシステム１の構成を示す図
【図２】メモリ３０に格納した目標回路１０の周波数−電圧特性を示す図
【図３】メモリ３０のデータ格納の構成を示す図」
　
Ｇ．「目標回路１０の周波数−電圧特性を示す図」である図２から、ｇ０〜ｇ３の各周波数−電圧特性は、同一の周波数Ｆに対して、ｇ０→ｇ１→ｇ２→ｇ３の順で必要な電圧が高いこと、そして、同一の電圧Ｖに対しては、ｇ３→ｇ２→ｇ１→ｇ０の順で必要な周波数が高くなること、が見て取れる。
　
Ｈ．「メモリ３０のデータ格納の構成を示す図」である図３から、メモリ３０は、ｇ０〜ｇ３の４個の領域に区切られており、各領域には複数個のデータが格納されていること、が見て取れる。
　
２．引用発明の認定
ａ．Ｅの「図２は、目標回路１０の周波数−電圧特性を示している。ここでは説明を簡単にするため、４種類の異なる環境下での特性としている。」、「この周波数−電圧特性は動作環境によって変化するが、ｇ０〜ｇ３は異なる環境下での目標回路１０の周波数−電圧特性である。この複数の周波数−電圧特性をメモリ３０に記憶する。そのときの様子を図３に示す。」から、メモリ３０に記憶されるのは、ｇ０〜ｇ３の計４種類の、異なる環境下での周波数−電圧特性を表す情報である。
　Ｅの「各周波数−電圧特性ｇ０〜ｇ３における複数の周波数ｆ０〜ｆ７をアドレスとし、そのときの電圧をデータとして、メモリ３０に記憶する。」及びＨから、前記メモリ３０に記憶された前記周波数−電圧特性を表す情報は、それぞれの周波数−電圧特性を、複数の周波数ｆ０〜ｆ７のそれぞれをアドレスとし、そのときの電圧をデータとする、ことで表すものである。すなわち、前記周波数−電圧特性を表す情報は、各々、それぞれの周波数−電圧特性を、複数の周波数をそれぞれアドレスとする複数の電圧データで表す情報である。ここで、Ｅには、「ここでは説明を簡単にするため、４種類の異なる環境下での特性としている。この周波数−特性は、目標回路１０がクロックＣＬＫの周波数ｆopで正常動作可能な最小の電源電圧がＶopであることを意味している。」と記載されている。よって、引用文献における前記周波数−電圧特性を表す情報とは、各クロック周波数に対して目標回路が正常動作可能な最小の電源電圧で表す特性である。
　してみると、メモリ３０に記憶された前記周波数−電圧特性を表す４種類の情報は、各々、それぞれの環境下の周波数−電圧特性を、複数のクロック周波数をそれぞれアドレスとする、各クロック周波数に対して目標回路が正常動作可能な最小の電源電圧データで表す情報である。したがって、前記メモリ３０には、この、クロック周波数をそれぞれアドレスとする、各クロック周波数に対して目標回路が正常動作可能な最小の電源電圧データで表されるという４種類の周波数−電圧特性の情報からなるデータ構造が記憶されるものである。
　
　以上から、引用文献には、
　異なる環境下の４種類の周波数−電圧特性を表す情報からなる、メモリに記憶されたデータ構造であって、
　前記４種類の周波数−電圧特性を表す情報は、各々、それぞれの環境下の前記周波数−電圧特性を、複数のクロック周波数をそれぞれアドレスとする、各クロック周波数に対して目標回路が正常動作可能な最小の電源電圧データで表す情報である、
ことが記載されている。
　
ｂ．Ｄの「目標回路１０の複数の異なる周波数−電圧特性における周波数−電圧変換回路の入力周波数に対する出力電圧を記憶する記憶装置３０（ここでは説明の簡単のためメモリとする）」から、引用文献における、
　前記４種類の周波数−電圧特性を表す情報は、各々、クロック周波数をアドレスとして入力して、当該入力したクロック周波数に対する前記電源電圧データを出力させるための情報である、
と解される。
　
ｃ．前記ａの認定、Ｅの「ここでは説明を簡単にするため、４種類の異なる環境下での特性としている。この周波数−特性は、目標回路１０がクロックＣＬＫの周波数ｆopで正常動作可能な最小の電源電圧がＶopであることを意味している。この周波数−電圧特性は動作環境によって変化する」及び「４種類の環境を識別するためには……（中略）……それぞれ、メモリ３０のアドレスの上位２ビットおよび下位３ビットに割り当てて、対応するアドレスに電圧をデータとして記憶する。」、Ｇから、引用文献には、
　前記４個の周波数−電圧特性を表す情報は、各々、それぞれが表す周波数−電圧特性が環境によって変化し、同一のクロック周波数に対して必要な目標回路が正常動作可能な最小の電源電圧データが異なるとともに、同一の正常動作可能な最小の電源電圧データに対しては必要な前記目標回路のクロック周波数が異なる、
ことが記載されている。
　
ｄ．Ｄの「目標回路１０は、例えば、デジタル信号処理プロセッサ（ＤＳＰ）や中央処理装置（ＣＰＵ）であり得る。」から、引用文献において、目標回路は、デジタル信号処理プロセッサまたは中央処理装置である。
　
　以上、ａ〜ｄから、引用文献には次の発明（以下、「引用発明」という。）が記載されている。
「異なる環境下の４種類の周波数−電圧特性を表す情報からなる、メモリに記憶されたデータ構造であって、
　前記４種類の周波数−電圧特性を表す情報は、各々、
　それぞれの環境下の前記周波数−電圧特性を、複数のクロック周波数をそれぞれアドレスとする、各クロック周波数に対してデジタル信号処理プロセッサまたは中央処理装置が正常動作可能な最小の電源電圧データで表す情報であるとともに、
　前記クロック周波数をアドレスとして入力して、当該入力した前記クロック周波数に対する前記電源電圧データを出力させるための情報であり、
　それぞれが表す周波数−電圧特性が環境によって変化し、同一のクロック周波数に対して必要な前記電源電圧データが異なるとともに、同一の前記電源電圧データに対して必要な前記クロック周波数が異なる、
ことを特徴とするデータ構造。」
　
　
第３．対比
　本願発明と引用発明とを対比する。
　
ａ．引用発明の「メモリ」は、コンピュータ可読媒体であることは明らかである。そして、引用発明の「周波数−電圧特性を表す情報」は、「複数のクロック周波数をそれぞれアドレスとする」複数の「電源電圧データ」からなるものである。
　一方、本願発明の「２組の周波数−電圧動作点」について、本願明細書の記載を参酌すると、その段落【００４４】に「曲線２２０は、第２の組の周波数−電圧動作点になり得るため、曲線１１０および２２０で表される２組の周波数−電圧動作点を使用して、所与の特定の集積回路の特定の特性に基づいて、より最適な電力レベルで集積回路を動作させることができる。」と記載されている。特に、その段落【００４７】には「表２は、２組の周波数−電圧動作点を示したもので、左側の２列は標準の組であり、右側の２列は「高速」部品のための組である。」と記載され、当該「表２」をみると、前記「標準の組」及び前記「「高速」部品のための組」は、それぞれ、周波数データと電圧データの複数個の組み合わせから構成されている。してみれば、本願発明の「周波数−電圧動作点」とは、特定の動作点を示す特定の「周波数」データと「電圧」データの組み合わせを云うではなく、「周波数」データと「電圧」データの複数個の組み合わせである各動作点の情報の集合を指していることは、明らかである。
　したがって、引用発明の「異なる環境下の４種類の周波数−電圧特性を表す情報からなる、メモリに記憶されたデータ構造」と、本願発明の「２組の周波数−電圧動作点を備えた、コンピュータ可読メモリ内のデータ構造」とは、いずれも、複数組の周波数−電圧動作点を備えた、コンピュータ可読メモリ内のデータ構造である点で共通している。
　
ｂ．引用発明の「前記４種類の周波数−電圧特性を表す情報」は、「各々」が、「メモリ」に「アドレス」として「記憶」された範囲内で選択された「クロック周波数」を、当該「アドレスとして入力」すると、「当該入力したクロック周波数」に対する「デジタル信号処理プロセッサまたは中央処理装置が正常動作可能な最小」の「前記電源電圧データ」を「出力させるための情報」である。
　これに対して、本願発明の「前記組」すなわち「２組」の「個々の周波数−電圧動作点が、マイクロプロセッサ集積回路を所望の周波数で動作させるために必要な最低動作電圧を指定」する。しかし、「前記組の個々の周波数−電圧動作点」の情報は「コンピュータ可読メモリ内」の情報であるから、前記「所望の周波数」は、「コンピュータ可読メモリ内」に「個々の周波数−電圧動作点」として備えられた情報の範囲で選択可能な「周波数」であることは、明らかである。
　したがって、引用発明の「前記４種類の周波数−電圧特性を表す情報」の「各々」が、「クロック周波数をアドレスとして入力して、当該入力したクロック周波数に対する前記電源電圧データを出力させるための情報であ」ることと、本願発明の「前記組の個々の周波数−電圧動作点が、マイクロプロセッサ集積回路を所望の周波数で動作させるために必要な最低動作電圧を指定」することとは、複数組の個々の周波数−電圧動作点が、マイクロプロセッサ集積回路を所望の周波数で動作させるために必要な最低動作電圧を指定する点で共通する。
　
ｃ．引用発明の「異なる環境下の４種類の周波数−電圧特性を表す情報」の「各々」において、「同一の前記電源電圧データに対して必要」な「デジタル信号処理プロセッサまたは中央処理装置」の「クロック周波数が異なる」ものである。
　したがって、引用発明においては、前記「デジタル信号処理プロセッサまたは中央処理装置」は、「同一の前記電源電圧データに対して必要な前記クロック周波数」の高低に応じて、「４」段階に等級分け（すなわち、クラス分け）されるものである。ここで、前記「デジタル信号処理プロセッサまたは中央処理装置」に「必要なクロック周波数」が高いとは、前記「デジタル信号処理プロセッサまたは中央処理装置」が高速「クロック」で動作可能であることに他ならない。
　してみれば、引用発明の前記「異なる環境下の４種類の周波数−電圧特性を表す情報」の「各々」は、前記「デジタル信号処理プロセッサまたは中央処理装置」を、「クロック」の速度に関して「４」段階のいずれかに等級分け（すなわち、クラス分け）する情報である。
　よって、引用発明において、前記「異なる環境下の４種類の周波数−電圧特性を表す情報」の「各々」が、前記「デジタル信号処理プロセッサまたは中央処理装置」を「クロック」の速度に関して「４」段階のいずれかに等級分け（すなわち、クラス分け）する情報であることと、本願発明において「周波数−電圧動作点の組の各々が、複数のマイクロプロセッサ集積回路の速度の１つのクラスを表し」ていることとは、いずれも、周波数−電圧動作点の組の各々が、マイクロプロセッサ集積回路の速度の１つのクラスを表している点で共通する。
　
ｄ．上記ｃで指摘した通り、引用発明の前記「異なる環境下の４種類の周波数−電圧特性を表す情報」は、前記「デジタル信号処理プロセッサまたは中央処理装置」が、動作速度についての前記４段階のいずれに等級分け（すなわち、クラス分け）されるかを表す情報である。
　したがって、引用発明の「異なる環境下の４種類の周波数−電圧特性を表す情報」の「各々」が「表す周波数−電圧特性が環境によって変化」することと、本願発明の「周波数−電圧動作点の組の各々」が「複数のマイクロプロセッサ集積回路の速度の前記クラスの各々が異なる周波数−電圧特性を有している」こととは、マイクロプロセッサ集積回路の速度の前記クラスの各々が異なる周波数−電圧特性を有している点で共通する。
　
以上、ａ〜ｄから、本願発明と引用発明とは、以下の点で一致し、また、相違している。
（一致点）
　複数組の周波数−電圧動作点を備えた、コンピュータ可読メモリ内のデータ構造であって、
　前記複数組の個々の周波数−電圧動作点が、マイクロプロセッサ集積回路を所望の周波数で動作させるために必要な最低動作電圧を指定し、更に、
　周波数−電圧動作点の組の各々が、マイクロプロセッサ集積回路の速度の１つのクラスを表し、マイクロプロセッサ集積回路の速度の前記クラスの各々が異なる周波数−電圧特性を有しているところのデータ構造。
　
（相違点１）
　本願発明の「データ構造」は「２組の周波数−電圧動作点を備え」るのに対して、引用発明の「データ構造」は「異なる環境下の４種類の周波数−電圧特性を表す情報」を備える点。
　
（相違点２）
　本願発明の「周波数−電圧動作点の組の各々」は「複数のマイクロプロセッサ集積回路の速度の１つのクラスを表」すのに対して、引用発明の「異なる環境下の４種類の周波数−電圧特性を表す情報」は「各々」、「デジタル信号処理プロセッサまたは中央処理装置」を「クロック」の速度に関して「４」段階のいずれかにクラス分けする情報である点。
　
　
第４．判断
１．相違点１及び相違点２について
　原審における平成２０年２月２２日付けで通知された拒絶理由通知において文献４として引用され、本願の優先権主張の日前に頒布された刊行物である特開２００１−３４５６９３号公報には、図面とともに以下の記載がある。
「【０００４】
【発明が解決しようとする課題】高速性と低電力性の二点を両立した、マイクロプロセッサ等のＣＭＯＳ回路で構成される半導体集積回路装置を実現するためには、ＣＭＯＳ回路について前述のような動作クロック周波数及び電源電圧の制御を行う技術は有効な手段である。高速動作時にはクロック周波数の高速化と電源電圧の高電圧化を行い、低電力動作時あるいは低速動作時にはクロック周波数の低速化と電源電圧の低電圧化を行うことで、マイクロプロセッサの性能を向上させることができる。
【０００５】ところで、近年のようにＭＯＳトランジスタの微細化が進むと、作成プロセスにおけるトランジスタ寸法やトランジスタ性能のばらつきが大きくなる。図３にＣＭＯＳ回路の動作周波数に関する電源電圧依存性を示している。図３の横軸に電源電圧を、縦軸に動作周波数を示している。図に示すように、トランジスタの性能ばらつきなどが原因で、ＣＭＯＳ回路の動作周波数は同一の電源電圧においても高速なベスト（best）、標準的なティピカル（typical）、低速なワースト（worst）と、その速度にひろがりを持つ。このようにばらつきを持ったＣＭＯＳ回路を用いてマイクロプロセッサ等の半導体集積回路装置について、装置として保証できる動作速度はワーストの速度として決定される。図のように、電源電圧が低下するとＣＭＯＳ回路の動作速度は低下していくが、ワーストの場合、その動作速度の劣化が顕著であり、マイクロプロセッサの性能向上を妨げている。」
　
　上記段落【０００５】の記載は「近年」の半導体集積回路装置一般に関する記載である。
　すなわち、上記記載のとおり、
　マイクロプロセッサ等の半導体集積回路装置の作成プロセスが異なることに応じて、当該作成プロセスが異なる複数の前記半導体集積回路装置は、そのクロック速度の特性に関して、同一の電源電圧において、高速なベスト（best）、標準的なティピカル（typical）、低速なワースト（worst）にクラス分けされること、
は本願の優先権主張の日前において既に周知慣用の事項であった。
　
　ところで、引用文献には、前記「第２．引用文献」の「１．引用文献の記載事項」の項のＢで挙げたとおり、「発明が解決しようとする課題」が「プロセス変動や温度変動により、ＬＳＩの処理性能が変化する場合には、ＬＳＩの仕様に基づく最小電源電圧より小さい電圧でＬＳＩを動作させることが可能なはずである」こと、「ＬＳＩの動作環境にかかわらず、ＬＳＩに供給させる電源電圧は固定されていた」ため「ＬＳＩは無駄な電力を消費していた」ことであると記載されている。
　そして、「本発明の目的」は、「目標回路の特性に適応するように調整可能な周波数−電圧変換回路およびその方法を提供すること」及び「目標回路が正常に動作するために必要な最小の動作電圧を供給する周波数−電圧変換回路を含むシステムを提供する」ことであると記載されている。
　してみれば、「それぞれの環境下の前記周波数−電圧特性を、複数のクロック周波数をそれぞれアドレスとする、各クロック周波数に対してデジタル信号処理プロセッサまたは中央処理装置が正常動作可能な最小の電源電圧データで表す情報である」とともに「前記クロック周波数をアドレスとして入力して、当該入力した前記クロック周波数に対する前記電源電圧データを出力させるための情報であ」る「異なる環境下の４種類の周波数−電圧特性を表す情報」を有する、引用発明の「データ構造」は、上記課題のうち、「温度変動」すなわち「動作環境」の変動に基づいて目標回路すなわち「デジタル信号処理プロセッサまたは中央処理装置」の特性が変化することに適応するように、調整可能な周波数−電圧変換回路およびその方法を提供するための、ないしは、前記目標回路が正常に動作するために必要な最小の動作電圧を供給する周波数−電圧変換回路を含むシステムを提供するための、「データ構造」であると認められる。
　
　しかしながら、前述のように、マイクロプロセッサ等の半導体集積回路装置の作成プロセスが異なることに応じて、作成プロセスが異なる複数の前記半導体集積回路装置が、その「クロック」の速度の特性に関して複数段階のいずれかにクラス分けされることは、本願の優先権主張の日前において既に周知慣用の事項であった。さらに、引用文献には、前記「第２．引用文献」の「１．引用文献の記載事項」の項のＣで挙げたとおり、「前記記憶装置に記憶された複数の前記入出力特性は、それぞれ製造上のばらつきあるいは温度が異なる環境下で得られてもよい。」と記載されている。
　したがって、引用発明の「メモリに記憶されたデータ構造」において、複数の「周波数−電圧特性を表す情報」の「各々」を、「異なる環境」の「それぞれの環境下の前記周波数−電圧特性を、複数のクロック周波数をそれぞれアドレスとする、各クロック周波数に対してデジタル信号処理プロセッサまたは中央処理装置が正常動作可能な最小の電源電圧データで表す情報」とすることに代えて、上記課題のうち「プロセス変動」すなわち「製造上のばらつき」に着目することにより、前記複数の「周波数−電圧特性を表す情報」の「各々」を、「製造上」の「プロセス」が異なる複数の「デジタル信号処理プロセッサまたは中央処理装置」の「周波数−電圧特性」を「複数のクロック周波数をそれぞれアドレスとする、各クロック周波数に対して」各「デジタル信号処理プロセッサまたは中央処理装置が正常動作可能な最小の電源電圧データで表す情報」とすることは、当業者であれば当然になし得たものと認められる。
　そして、このとき、前記複数の「周波数−電圧特性を表す情報」の「各々」は、前記「プロセス」が異なる複数の「デジタル信号処理プロセッサまたは中央処理装置」の「クロック」速度のクラスを表すものである。
　
　なお、前記複数の「周波数−電圧特性を表す情報」を２組設けることは、どの程度の範囲の前記「プロセス変動」を対象とするか、どの程度の精度で前記「プロセス変動」を考慮するか、等に応じて、適宜設定し得た事項にすぎないものと認められる。
　
　以上から、相違点１及び相違点２は格別のものではない。
　
２．審判請求人の主張
　審判請求人は、平成２１年３月１８日付けの意見書の「３．拒絶理由に関する意見」の「（１）拒絶理由１について」の項において、
ア．「　従って、引用文献１は、メモリ３０に記憶された周波数−電圧特性が、目標回路１０の異なる動作環境にそれぞれ対応していることを教示しているに過ぎず、この教示は、新請求項１〜１６に係る本発明とは全くかけ離れたものである。」、及び、「引用文献１においては、動作中に、目標回路１０の環境に最も似ている、メモリ３０内の周波数−電圧特性が選択される。集積回路のこのような動作環境は、集積回路の速度のクラスとは全く異なるものであることは明らかである。」
と主張している。
　
　また、審判請求人は、審判請求書の「３．本願発明が特許されるべき理由」の項において、
イ．「これに対して、本願の独立請求項１は、「周波数−電圧動作点の組の各々が、複数のマイクロプロセッサ集積回路の速度の１つのクラスを表し」ているという特徴、及び、「複数のマイクロプロセッサ集積回路の速度の前記クラスの各々が異なる周波数−電圧特性を有している」という特徴により、目標回路１０が、Ｅ０−Ｅ３の４種類の異なる環境の何れか１つの下で、目標回路の周波数ー電圧特性に関して可変であることを考慮している。」、
ウ．「同様に、環境Ｅ１において、目標回路１０の速度のクラスがＣＡである場合には、目標回路１０の周波数−電圧特性は、（図２において、ｇ１とｇ２との間の周波数−電圧特性である）ｇ１Ａであり、一方、目標回路１０の速度のクラスがＣＢである場合には、目標回路１０の周波数−電圧特性は、（図２において、ｇ１とｇ０との間の周波数−電圧特性である）ｇ１Ｂである。更に、環境Ｅ１において、目標回路１０の速度のクラスがＣである場合には、目標回路１０の周波数−電圧特性は、図２におけるｇ１である。」、
とそれぞれ主張している。
　
　しかしながら、前記ア及びイの主張に関して、引用発明において、「周波数−電圧動作点の組の各々が、複数のマイクロプロセッサ集積回路の速度の１つのクラスを表」すようになすこと、及び、「複数のマイクロプロセッサ集積回路の速度の前記クラスの各々が異なる周波数−電圧特性を有している」しているようにすることが、引用文献の記載から当業者が容易に想到し得たものと認められることは、前記「第３．対比」の項、及び前記「第４．判断」の「１．相違点１及び相違点２について」の項で述べたとおりである。
　
　また、前記ウの主張のように、マイクロプロセッサ集積回路の「環境」をも考慮することは、本願の特許請求の範囲の請求項１には何ら記載されていない。
　したがって、前記ウの主張は、本願の特許請求の範囲の請求項１の記載に基づくものではない。
　
　よって、前記意見書及び審判請求書における審判請求人の主張は、いずれも当を得ておらず、これらを採用することはできない。
　
３．小括
　以上のとおりであるから、本願発明は、引用発明に基づいて、当業者が容易に想到し得たものと認められる。
　また、本願発明によってもたらされる効果も、引用発明に基づいて当業者であれば予測可能なものにすぎず、格別のものとは認められない。
　したがって、本願発明は、引用発明に基づいて、当業者が容易に発明をすることができたものである。
　 
　 
第５．まとめ 
　以上のとおり、本願発明は、引用文献に基づいて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり、審決する。