【事件の表示】
　特願２００４−１６０９６０「半導体装置及び半導体装置の製造方法」拒絶査定不服審判事件〔平成１７年　１月２０日出願公開、特開２００５−　１９９７９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１１年６月１日に出願した特願平１１−１５４０９９号（以下「原出願」という。）の一部を、平成１６年５月３１日に新たな出願としたものであって、平成１９年１２月２８日付けで手続補正がなされ、平成２０年２月１３日付けで拒絶査定がなされ、これに対して同年３月２１日に拒絶査定に対する審判請求がなされるとともに、同年４月２１日付けで手続補正がなされ、その後当審において、平成２２年５月２８日付けで審尋がなされ、同年７月２８日に回答書が提出されたものである。
　
　
２．平成２０年４月２１日付けの手続補正についての却下の決定
　
［補正の却下の決定の結論］
　平成２０年４月２１日付けの手続補正を却下する。
　
［理由］
（１）平成２０年４月２１日付けの手続補正の内容
　平成２０年４月２１日付けの手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜３を補正後の特許請求の範囲の請求項１と補正するものであり、補正後の請求項１は以下のとおりである。
　「【請求項１】
半導体基板上に形成された層間絶縁膜に配線を形成するための溝を形成する工程と、
　溝を形成する前記工程の後に、前記溝の表面にバリアメタル層を成膜する工程と、
　バリアメタル層を成膜する前記工程の後に、Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、Ｔｉのうち少なくとも１つがＣｕに含有されてなるシード層を前記バリアメタル層上に形成する工程と、
　シード層を形成する前記工程の後に、前記シード層上にＣｕ層を形成する工程と、
　Ｃｕ層を形成する前記工程の後に、ＣＭＰによって、前記Ｃｕ層を所定の厚さに加工する工程と、
　Ｃｕ層を所定の厚さに加工する前記工程の後に、前記Ｃｕ層に対して熱処理を行い、Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、Ｔｉのうち少なくとも１つの元素を０．１重量％以上、Ｃｕに対する最大固溶限未満の範囲でＣｕ層に拡散させ、不純物を含まないときのＣｕ層の第1の粒径よりも大きい第2の粒径を有するようにＣｕ層の粒径を大きくしてＣｕ層の結晶粒界を減少させる工程と、
を含むことを特徴とする半導体装置の製造方法。」
　
（２）補正事項の整理
　本件補正の補正事項を整理すると、以下のとおりである。 
（２−１）補正事項１
　補正前の請求項１および２を削除すること。
　
（２−２）補正事項２
　補正前の請求項３を、「Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、Ｔｉのうち少なくとも１つの元素をＣｕ層に拡散させ」る工程に関し、Ｃｕ層に拡散される上記元素の濃度を、「０．１重量％以上、Ｃｕに対する最大固溶限未満の範囲」とした上で、補正後の請求項１と補正すること。
　
（３）補正の目的の適否、及び新規事項の追加の有無について 
（３−１）補正事項１について
　補正事項１に関する補正は、特許法第１７条の２第４項（平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第１号に掲げる請求項の削除を目的とするものに該当する。
　したがって、補正事項１に関する補正は適法になされたものである。
　
（３−２）補正事項２について
　補正事項２に関する補正は、補正前の請求項３に係る発明の発明特定事項である「Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、Ｔｉのうち少なくとも１つの元素をＣｕ層に拡散させ」る工程における上記元素の濃度を「０．１重量％以上、Ｃｕに対する最大固溶限未満の範囲で」と限定的に減縮する補正であるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　そして、「０．１重量％以上、Ｃｕに対する最大固溶限未満の範囲で」なる事項は、本願の最初に添付した明細書の００２２段落に記載されているものと認められるから、補正事項２に関する補正は、本願の願書に最初に添付した明細書又は図面（以下「当初明細書等」という。）のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項２に関する補正は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たすものである。
　
（３−３）以上検討したとおり、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものであり、特許法第１７条の２第４項第２号に掲げる事項を目的とするものを含んでいるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かについて、以下において更に検討する。
　
（４）独立特許要件について
（４−１）補正後の発明
　本件補正による本願の請求項１に係る発明（以下「補正発明」という。）は、平成２０年４月２１日付けの手続補正により補正された明細書及び図面の記載からみて、上記２．（１）の補正後の請求項１に記載されたとおりのものである。
　
（４−２）先願発明
（４−２−１）原出願の出願の日前の特許出願であって、その出願後に出願公開された特願平１０−９７９４８号特許出願（以下「先願」という。）の願書に最初に添付された明細書（以下、先願の願書に最初に添付した明細書、先願の願書に最初に添付した図面を、各々「先願明細書」、「先願図面」といい、これらをまとめて「先願明細書等」という。）には、図１〜３とともに、以下の記載がある（なお、下線は当合議体において付加したものである。）。　
　「【００１１】
　本発明の目的は、下地表面との密着性が高く、
エレクトロマイグレーション耐性の高いＣｕ配線を有する半導体装置を提供すること
　
　「【００１６】
　本発明の他の観点によると、
半導体素子が形成された基板の表面上に、層間絶縁膜を堆積する工程と、前記層間絶縁膜に、配線用の溝を形成する工程と、前記配線用の溝の内面及び前記層間絶縁膜の表面上に、Ｃｕ原子の拡散を防止する材料からなるバリア層を堆積する工程と、前記バリア層の表面上に、不純物層とＣｕからなるシード層との積層構造を形成する工程と、前記積層構造の上に、前記配線用の溝内を埋め尽くすように、めっき法によりＣｕからなる導電層を堆積する工程と、前記基板を加熱し、前記不純物を前記シード層内に拡散させ、少なくとも前記シード層と前記バリア層との界面に析出させる工程と、前記層間絶縁膜の上面が露出するまで、前記導電層、積層構造、及びバリア層を除去し、表面を平坦化する工程とを有する半導体装置の製造方法が提供される
【００１７】
　バリア層とシード層との界面に不純物を析出させるため、バリア層へのシード層の密着性を高めることができる。
導電層内にも同一の不純物が拡散し、導電層の結晶粒界に析出すると考えられる。このため、導電層のエレクトロマイグレーション耐性を高めることができる
　
　「【００１９】
　図１（Ａ）に示すように、半導体基板の表面上に形成された層間絶縁膜１の上層部の一部に、下層配線２が形成されている。層間絶縁膜１および下層配線２の表面上に、厚さ３０ｎｍのＳｉＮ膜３を、ＣＶＤにより堆積する。ＳｉＮ膜３の上に、ＳｉＯ2 からなる厚さ５００ｎｍの層間絶縁膜４をＣＶＤにより堆積する。ＳｉＮ膜３は、下層配線２を構成する金属原子が層間絶縁膜４内へ拡散することを防止する。
【００２０】
　図１（Ｂ）に示すように、層間絶縁膜４及びＳｉＮ膜３に、下層配線２の表面の一部を露出させるビアホール５を形成する。
ビアホール５の内面及び層間絶縁膜４の表面上に、ＴｉＮからなる厚さ３０ｎｍのバリア層６を堆積する
【００２１】
　
バリア層６の上に、不純物としてＳｎを０．５重量％含むＣｕからなる厚さ５０ｎｍのシード層７を堆積する
【００２２】
　
シード層７の上に、シード層７を電極として用い、電解めっき法により、不純物を含まないＣｕからなる導電層８を堆積する
【００２３】
　
図１（Ｃ）に示すように、層間絶縁膜４の上面が露出するまで化学機械研磨（ＣＭＰ）を行い、不要なバリア層６、シード層７及び導電層８を除去する。ビアホール５内にのみ、導電性プラグ８ａが残る
【００２４】
　図２（Ａ）に示すように、層間絶縁膜４及び導電性プラグ８ａの表面を覆うように、ＳｉＯ2 からなる厚さ５００ｎｍの層間絶縁膜１０を堆積する。
層間絶縁膜１０に、その全厚さ部分を貫通する溝１１を形成
【００２５】
　図２（Ｂ）に示すように、
溝１１内を、ＴｉＮからなるバリア層１２、不純物としてＳｎを含むＣｕからなるシード層１３、Ｃｕからなる導電層１４で埋め尽くす。この埋め込みは、図１（Ｂ）で説明したバリア層６、シード層７、導電層８の堆積、及び図１（Ｃ）で説明したＣＭＰと同様の方法で行う。このようにして、バリア層１２、シード層１３及び導電層１４の３層からなる配線１５が形成される。圧力１００ＴｏｒｒのＡｒとＨ
2
 との混合雰囲気中で温度４００℃で１５分間の熱処理を行う
【００２６】
　図３（Ａ）及び図３（Ｂ）は、それぞれ熱処理前及び熱処理後の、バリア層１２から導電層１４までの３層構造の断面を模式的に表した図である。
【００２７】
　図３（Ａ）に示すように、シード層１３及び導電層１４が、複数の結晶粒により形成されている。熱処理前においては、室温で成膜したシード層１３の各結晶粒内及び粒界に、不純物１３ａがほぼ均一に分散している。
【００２８】
　
図３（Ｂ）に示すように、熱処理を行うと、シード層１３と導電層１４とが再結晶化し、両者の明確な界面が消滅する。同時に、シード層１３に含まれていた不純物１３ａが、シード層１３とバリア層１２との界面、及びシード層１３と導電層１４内の結晶粒界に析出する
【００２９】
　バリア層１２とシード層１３との界面に不純物１３ａが析出するため、シード層１３とバリア層１２との密着性を高めることができる。
【００３０】
　
シード層１３と導電層１４の結晶粒界に不純物１３ａが析出すると、エレクトロマイグレーションによるＣｕ原子の移動を妨げる。このため、エレクトロマイグレーション耐性を高めることができる
　
「【００４２】
　また、
上記実施例では、図３（Ａ）のシード層１３に不純物１３ａとしてＳｎを添加した場合を説明したが、Ｓｎ以外の析出硬化型不純物、例えば
Ｔｉ
を添加してもよい
　
「【００４６】
　図５は、上記実施例によるＣｕ配線の形成方法を適用した半導体装置の断面図を示す。シリコン基板５０の表面にフィールド酸化膜５２が形成され、活性領域が画定されている。活性領域内に、ＭＯＳＦＥＴ５１が形成されている。
この基板の表面上に、５層の配線層６１Ａ〜６１Ｅが形成されている
層間絶縁膜６０Ａ〜６０Ｅの各々とそれに対応する配線層６１Ａ〜６１Ｅは、上記実施例または他の実施例による方法で形成される
　
（４−２−２）ここにおいて、００２５段落の「この埋め込みは、図１（Ｂ）で説明したバリア層６、シード層７、導電層８の堆積、及び図１（Ｃ）で説明したＣＭＰと同様の方法で行う。このようにして、バリア層１２、シード層１３及び導電層１４の３層からなる配線１５が形成される。圧力１００ＴｏｒｒのＡｒとＨ2 との混合雰囲気中で温度４００℃で１５分間の熱処理を行う。」という記載から、図２（Ｂ）に記載された「溝１１」内をＣｕで埋める工程は、００２０段落〜００２３段落に記載された工程と同様であり、ＣＭＰが熱処理の前に行われることが明らかである。　
　
（４−２−３）また、００１７段落の「導電層内にも同一の不純物が拡散し、導電層の結晶粒界に析出すると考えられる」という記載、００２８段落の「熱処理を行うと、シード層１３と導電層１４とが再結晶化し、両者の明確な界面が消滅する」という記載、及び図３に記載の熱処理前後の結晶粒の大きさからみて、「熱処理」によって「シード層１３」の不純物の元素が「導電層１４」に拡散するとともに、「熱処理」後の「導電層１４」のＣｕの粒径は、「熱処理」前よりも大きくなっているものと認められる。そして、結晶粒径が増大することにより、結晶粒界は当然に減少するものである。
　
（４−２−４）また、００４２段落の「また、上記実施例では、図３（Ａ）のシード層１３に不純物１３ａとしてＳｎを添加した場合を説明したが、Ｓｎ以外の析出硬化型不純物、例えばＣｒ、Ｍｇ、Ｚｒ、Ｐｄ、Ａｌ、Ｔｉ、Ａｇを添加してもよい。」という記載から、図２（Ｂ）に記載された「溝１１」内をＣｕで埋める工程において、「シード層１３」に添加する不純物として「Ｓｎ」の代わりに「Ｔｉ」を使用しても良いことは明らかである。
　
（４−２−５）さらに、先願明細書の００４６段落には、「図５は、上記実施例によるＣｕ配線の形成方法を適用した半導体装置の断面図を示す。シリコン基板５０の表面にフィールド酸化膜５２が形成され、活性領域が画定されている。活性領域内に、ＭＯＳＦＥＴ５１が形成されている。この基板の表面上に、５層の配線層６１Ａ〜６１Ｅが形成されている。各配線層は、それぞれ層間絶縁膜６０Ａ〜６０Ｅにより相互に絶縁されている。層間絶縁膜６０Ａ〜６０Ｅの各々とそれに対応する配線層６１Ａ〜６１Ｅは、上記実施例または他の実施例による方法で形成される。」と記載されており、先願図面の図５から、「層間絶縁膜６０Ａ」が「Ｓｉ基板５０」上に設けられていることが見て取れるから、先願明細書等には、「Ｓｉ基板５０」上に形成された層間絶縁膜に配線を形成する半導体装置の製造方法が記載されていることが明らかである。
　
（４−２−６）したがって、先願明細書等には、以下の発明（以下「先願発明」という。）が記載されているものと認められる。
　「Ｓｉ基板５０上に形成された層間絶縁膜１０に配線１５を形成するための溝１１を形成する工程と、
　溝１１にＴｉＮからなるバリア層１２を堆積する工程と、
　バリア層１２の上に不純物としてＴｉを含むＣｕからなるシード層１３を形成する工程と、
　シード層１３の上にＣｕからなる導電層１４を形成する工程と、
　ＣＭＰを行い、バリア層１２、シード層１３、Ｃｕからなる導電層１４の３層からなる配線１５を形成する工程と、
　ＣＭＰの後に熱処理を行い、シード層１３に不純物として含まれるＴｉをＣｕからなる導電層１４に拡散させ、熱処理後の導電層１４のＣｕ層の粒径を熱処理前よりも大きくして導電層１４の結晶粒界を減少させる工程と、
を含むことを特徴とする半導体装置の製造方法。」
　
（４−３）補正発明と先願発明との対比
（４−３−１）先願発明の「Ｓｉ基板５０」が、補正発明の「半導体基板」に相当することは明らかであるから、先願発明の「Ｓｉ基板５０上に形成された層間絶縁膜１０に配線１５を形成するための溝１１を形成する工程」は、補正発明の「半導体基板上に形成された層間絶縁膜に配線を形成するための溝を形成する工程」に相当する。
　
（４−３−２）先願発明の「バリア層１２」は、ＴｉＮからなるものであるから、補正発明の「バリアメタル層」に相当する。
　そして、先願発明の「溝１１にＴｉＮからなるバリア層１２を堆積する工程」は、「溝１１」が形成された後に行われることは自明であるから、補正発明の「溝を形成する前記工程の後に、前記溝の表面にバリアメタル層を成膜する工程」に相当する。
　
（４−３−３）先願発明の「不純物としてＴｉを含むＣｕからなるシード層１３」は、補正発明の「Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、Ｔｉのうち少なくとも１つがＣｕに含有されてなるシード層」に相当する。
　そして、先願発明の「バリア層１２の上に不純物としてＴｉを含むＣｕからなるシード層１３を形成する工程」は、「バリア層１２」が堆積された後に行われることは自明であるから、補正発明の「バリアメタル層を成膜する前記工程の後に、Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、Ｔｉのうち少なくとも１つがＣｕに含有されてなるシード層を前記バリアメタル層上に形成する工程」に相当する。
　
（４−３−４）先願発明の「Ｃｕからなる導電層１４」は、補正発明の「Ｃｕ層」に相当する。
　そして、先願発明の「シード層１３の上にＣｕからなる導電層１４を形成する工程」は、「シード層１３」が形成された後に行われることは自明であるから、補正発明の「シード層を形成する前記工程の後に、前記シード層上にＣｕ層を形成する工程」に相当する。
　
（４−３−５）先願発明における「ＣＭＰ」は、「Ｃｕからなる導電層１４」を形成する工程よりも後に、「Ｃｕからなる導電層１４」の厚みを減ずるように行われることは自明であるから、先願発明の「ＣＭＰを行い、バリア層１２、シード層１３、Ｃｕからなる導電層１４の３層からなる配線１５を形成する工程」は、補正発明の「Ｃｕ層を形成する前記工程の後に、ＣＭＰによって、前記Ｃｕ層を所定の厚さに加工する工程」に相当する。
　
（４−３−６）先願発明における「熱処理」により、「Ｃｕからなる導電層１４」が加熱されることは自明であるから、先願発明の「ＣＭＰの後に熱処理を行い」という構成は、補正発明の「Ｃｕ層を所定の厚さに加工する前記工程の後に、前記Ｃｕ層に対して熱処理を行い」という構成に相当する。
　また、先願発明の「シード層１３に不純物として含まれるＴｉをＣｕからなる導電層１４に拡散させ、熱処理後の導電層１４のＣｕ層の粒径を熱処理前よりも大きく」するという構成は、補正発明の「Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、Ｔｉのうち少なくとも１つの元素を」「Ｃｕ層に拡散させ、不純物を含まないときのＣｕ層の第1の粒径よりも大きい第2の粒径を有するようにＣｕ層の粒径を大きく」するという構成に相当する。
　
（４−３−７）以上を総合すると、補正発明と先願発明とは、
　「半導体基板上に形成された層間絶縁膜に配線を形成するための溝を形成する工程と、
　溝を形成する前記工程の後に、前記溝の表面にバリアメタル層を成膜する工程と、
　バリアメタル層を成膜する前記工程の後に、Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、Ｔｉのうち少なくとも１つがＣｕに含有されてなるシード層を前記バリアメタル層上に形成する工程と、
　シード層を形成する前記工程の後に、前記シード層上にＣｕ層を形成する工程と、
　Ｃｕ層を形成する前記工程の後に、ＣＭＰによって、前記Ｃｕ層を所定の厚さに加工する工程と、
　Ｃｕ層を所定の厚さに加工する前記工程の後に、前記Ｃｕ層に対して熱処理を行い、Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、Ｔｉのうち少なくとも１つの元素をＣｕ層に拡散させ、不純物を含まないときのＣｕ層の第1の粒径よりも大きい第2の粒径を有するようにＣｕ層の粒径を大きくしてＣｕ層の結晶粒界を減少させる工程と、
を含むことを特徴とする半導体装置の製造方法。」
　
　である点で一致し、以下の点で一応相違している。　
　
（相違点）
　「Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、Ｔｉのうち少なくとも１つの元素」を「Ｃｕ層」に拡散させるに際し、補正発明では、拡散させる元素の量を「０．１重量％以上、Ｃｕに対する最大固溶限未満の範囲」としているのに対して、先願発明では、Ｃｕ層に拡散される「Ｔｉ」の量が特定されていない点。
　
（４−４）相違点についての当審の判断
（４−４−１）一般に、Ｃｕ配線を用いた半導体装置において、エレクトロマイグレーション耐性を向上させるためにＣｕにＴｉを含ませるに際し、含ませるＴｉの量を０．１重量％以上、Ｃｕに対する最大固溶限未満の範囲とすることは、例えば、下記の周知文献１に記載されているように、先願の出願の日前に、当業者において周知の技術である。
　周知文献１：特開平４−２８２３３号公報
　「Ｔｉの添加量がゼロ、即ちピュアなＣｕの場合、比抵抗は１．８μΩｃｍであり温度Ｔ＝２５０℃、電流密度Ｊ＝５×１０６Ａ／ｃｍ２で、ＭＴＦは３８ｈである。これに対し、
Ｔｉの添加量が０．１７ｗｔ％、即ちＣｕ−０．１７％Ｔｉの場合、比抵抗は２．５μΩｃｍと僅かに高くなるが、ＭＴＦは９３０ｈと改善される。また、Ｃｕ−０．３７％Ｔｉの場合、比抵抗は２．７μΩｃｍとほぼ横ばいであるが、ＭＴＦは３０００ｈと大幅に改善される
　従って、
Ｔｉの添加量が少なくとも０．１７〜０．７９ｗｔ％において、従来のピュアなＣｕの場合に比べ、ＭＴＦは約２５〜８０倍と著しく改善されることが確認された。添加されたＴｉによりＣｕのエレクトロマイグレーションが抑制されるためである
　「１０−６Ｔｏｒｒの真空中において、４５０℃、３０分間のアニール処理を行なう。この
アニール処理により、Ｃｕ−Ｔｉ層１２において、Ｃｕの結晶粒が成長すると共に、Ｃｕ中に添加されたＴｉが均一に分布して、抵抗値を下げることができる
　「このように本実施例によれば、
Ｃｕに０．１〜０．７ｗｔ％のＴｉが添加されたＣｕ−Ｔｉ層１２を配線層として用いることにより、抵抗が低くてエレクトロマイグレーション耐性が高くすることができる
　
　そして、補正発明において、拡散させる元素の量を０．１重量％以上、Ｃｕに対する最大固溶限未満の範囲とすることにより、周知文献１に記載された周知の技術と比較して格別の効果を奏するものとも認められない。
　したがって、上記相違点は、課題を解決する手段を具体化するに当たっての設計上の微差にすぎないものである。
　
（４−４−３）以上検討したとおり、補正発明は、先願発明と実質的に同一であり、しかも、本願の発明者が先願発明に係る発明者と同一でなく、また、原出願の出願の時点において、その出願人が先願の出願人と同一でもないから、補正発明は特許法第２９条の２の規定により特許出願の際独立して特許を受けることができないものである。
　
（４−５）独立特許要件についてのまとめ
　したがって、本件補正は、補正発明が特許法第２９条の２の規定により特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項をいう。以下同じ。）において準用する同法第１２６条第５項の規定に適合しないものである。
　
（５）補正の却下についてのむすび
　本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するが、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
　
３．本願発明について
　平成２０年４月２１日付けの手続補正は上記のとおり却下されたので、本願の請求項１〜３に係る発明は、平成１９年１２月２８日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜３に記載されている事項により特定されるとおりのものであり、そのうちの請求項３に係る発明（以下「本願発明」という。）は、請求項３に記載されている事項により特定される、以下のとおりのものである。
　「【請求項３】
半導体基板上に形成された層間絶縁膜に配線を形成するための溝を形成する工程と、
　溝を形成する前記工程の後に、前記溝の表面にバリアメタル層を成膜する工程と、
　バリアメタル層を成膜する前記工程の後に、Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、Ｔｉのうち少なくとも１つがＣｕに含有されてなるシード層を前記バリアメタル層上に形成する工程と、
　シード層を形成する前記工程の後に、前記シード層上にＣｕ層を形成する工程と、
　Ｃｕ層を形成する前記工程の後に、ＣＭＰによって、前記Ｃｕ層を所定の厚さに加工する工程と、
　Ｃｕ層を所定の厚さに加工する前記工程の後に、前記Ｃｕ層に対して熱処理を行い、Ａｇ、Ａｓ、Ｂｉ、Ｐ、Ｓｂ、Ｓｉ、Ｔｉのうち少なくとも１つの元素をＣｕ層に拡散させ、不純物を含まないときのＣｕ層の第1の粒径よりも大きい第2の粒径を有するようにＣｕ層の粒径を大きくしてＣｕ層の結晶粒界を減少させる工程と、
を含むことを特徴とする半導体装置の製造方法。」
　
　一方、原査定の拒絶の理由で引用された、原出願の出願の日前の特許出願であって、その出願後に出願公開された特願平１０−９７９４８号特許出願（先願）には、上記２．（４−２）に記載したとおりの事項、及び発明（先願発明）が記載されているものと認められる。
　そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記２．（４）において検討したとおり、先願発明と同一であるのだから、本願発明も当然に、先願発明と同一である。しかも、本願の発明者は先願発明に係る発明者と同一でなく、また、原出願の出願の時点において、その出願人が先願の出願人と同一でもない。
　
　したがって、本願発明は、特許法第２９条の２の規定により特許を受けることができないものである。
　
　
４．むすび
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。