【事件の表示】
　平成　９年特許願第５１２７１４号「集積回路用配線方式」拒絶査定不服審判事件〔平成　９年　３月２７日国際公開、ＷＯ９７／１１４８８、平成１３年　９月１８日国内公表、特表２００１−５１５６５４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、１９９６年８月３０日（パリ条約による優先権主張外国庁受理１９９５年９月２１日，米国）を国際出願日とする出願であって、平成２０年１２月２５日付けで拒絶査定がなされ、それに対して、平成２１年３月１６日に審判請求がなされ、その後、平成２２年１月２０日付けで当審による拒絶理由（以下「当審拒絶理由」という。）が通知され、これに対して、期間延長請求の後、同年７月２１日付けで意見書及び手続補正書が提出されたものである。
　
第２．本願発明
　本願の請求項１〜９に係る発明は、平成２２年７月２１日付けの手続補正により補正された、明細書の特許請求の範囲の請求項１〜９に記載された事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載された事項により特定される以下のとおりのものである。
　
「【請求項１】　半導体基板（１２）上の絶縁領域（１４）によって分離された導電性領域同士（１０）を接続する多層配線を形成する方法であって、前記方法は、
　（ａ）　前記基板を覆う第１配線レベルを形成するための配線レベル形成プロセスを用いるステップを備え、前記第１配線レベルは下敷きになっている実質的に薄いバリア層を伴っているかまたは伴っておらずかつ誘電体（３４）の中に埋込まれたパターニングされた金属層（３２）を含み、前記第１配線レベルの上表面は前記パターニングされた金属層（３２）を露出させるようにエッチングするかまたは研磨することによって平坦化されており、
　（ｂ）　前記第１配線レベル上に第２配線レベルを形成するように前記ステップ（ａ）の配線レベル形成プロセスを繰り返すステップと、
　（ｃ）　前記第２配線レベル上に第３配線レベルを形成するように前記ステップ（ａ）の配線レベル形成プロセスを繰り返すステップとを備え、前記第１および第２配線レベルにおける前記パターニングされた金属層（３２，３６ａ）は前記基板に対して垂直な方向において延びる電気的なプラグコンタクトを構成するように組合さっており、かつ１以上の導電性領域に接触しており、前記第３配線レベルにおける前記パターニングされた金属層（３６ｂ）は、１以上の前記プラグコンタクトに接続するように前記基板（１２）に対して平行な方向において延びる配線を構成しており、前記ステップ（ａ）の配線レベル形成プロセスは、
　前記誘電体からなる層を形成するステップと、
　少なくとも１つの開口をその中に形成するように前記誘電体からなる層をパターニングしエッチングするステップと、
　金属が前記開口を満たすように前記誘電体からなる層を覆う前記金属からなる層を形成するステップと、
　前記開口の外側の前記金属を除去するように少なくとも前記誘電体からなる層に向かって下方へ前記金属からなる層を研磨するかまたはエッチングするステップとを備えている、多層配線を形成する方法。」
　
第３．引用刊行物に記載された発明
（１）当審拒絶理由に引用した、本願の優先権主張日前に日本国内において頒布された刊行物である特開平６−１３４７０号公報（以下「引用例１」という。）には、図１ないし図５，図１０ないし図２６とともに次の記載がある。（なお、下線は当合議体にて付加したもの。以下同じ。）
　
「【０００２】
【従来の技術】従来、多層配線構造を有する半導体装置が知られている。これらは、たとえば、“Proceedings of 11th International IEEE VLSI Multilevel InterconnectConference p.146”などに開示されている。図１８は、その開示された従来の多層配線構造を有する半導体装置を示した断面図である。図１８を参照して、従来の多層配線構造を有する半導体装置は、シリコン半導体基板１０１と、シリコン半導体基板１０１上に形成され、溝ａを有する第１の層間絶縁膜１０２と、溝ａ内に形成された第１の配線層１０３と、第１の層間絶縁膜１０２および第１の配線層１０３上に形成され、所定の位置に溝ｂおよびｃを有する第２の層間絶縁膜１０４と、溝ｂおよびｃ内に第１の配線層１０３と電気的に接続するように形成された第２の配線層１０５とを備えている。
【０００３】図１９〜図２６は、図１８に示した従来の多層配線構造を有する半導体装置の製造プロセス（第１工程〜第８工程）を説明するための断面構造図である。図１８および図１９〜図２６を参照して、次に従来の多層配線構造を有する半導体装置の製造プロセスについて説明する。　
【０００４】
まず、図１９に示すように、シリコン半導体基板１０１上に第１の層間絶縁膜１０２を形成する。なお、シリコン半導体基板１０１の代わりに、トランジスタなどの回路を構成する素子またはその素子を覆う絶縁層を形成し、それらの上に第１の層間絶縁膜１０２を形成するようにしてもよい。
【０００５】
次に、図２０に示すように、写真製版技術およびエッチング技術を用いて、第１の層間絶縁膜１０２に第１の配線層１０３（図１８参照）用の溝ａを形成する。
【０００６】
次に、図２１に示すように、全面に第１の配線層１０３を形成した後、第１の層間絶縁膜１０２の表面が露出するまで第１の配線層１０３をエッチングする。これにより、図２２に示すような形状を有する第１の配線層１０３が形成される。
【０００７】
次に、図２３に示すように、全面に第２の層間絶縁膜１０４を形成する。
【０００８】
次に、図２４に示すように、写真製版技術とエッチング技術とを用いてビアホールコンタクト用の溝ｂを形成する。
【０００９】
次に、図２５に示すように、第２の配線層１０５（図１８参照）用の溝ｃを写真製版技術とエッチング技術を用いて形成する。
【００１０】
次に、図２６に示すように、全面に第２の配線層１０５を形成した後、第２の層間絶縁膜１０４の上表面が露出するまでエッチングする。これにより、図１８に示した形状を有する第２の配線層１０５が形成される。
「【００１８】
図１は本発明の第１実施例による多層配線構造を有する半導体装置を示した断面図である。図１を参照して、この第１実施例の半導体装置は、シリコン半導体基板１と、シリコン半導体基板１上に形成された溝ａを有する第１の層間絶縁膜２と、溝ａ内に形成された第１の配線層４と、第１の層間絶縁膜２上に形成された第１のエッチング防止膜３と、第１のエッチング防止膜３および第１の配線層４上に形成された溝ｂおよびｃを有する第２の層間絶縁膜５と、溝ｂおよびｃ内に第１の配線層４に電気的に接続するように形成された第２の配線層７と、第２の層間絶縁膜５上に形成された第２のエッチング防止膜６とを備えている。
【００１９】このように、この第１実施例では、第１の層間絶縁膜２上に第１のエッチング防止膜３を形成することによって、溝ｂおよびｃの形成時にパターンずれが生じた場合にも、溝ｂおよびｃの形成のためのエッチングによって第１の層間絶縁膜２の上面がエッチングされることがない。これにより、従来のように第１の層間絶縁膜２にリセス部が形成されるのが有効に防止される。この結果、第１の層間絶縁膜２の下層としてシリコン半導体基板１の代わりにトランジスタなどの回路構成素子を形成した場合にその回路構成素子と第２の配線層７との間で短絡が発生したり、回路構成素子に損傷を与えたりするという問題点を解消することができる。
【００２０】図２〜図９は、図１に示した第１実施例の半導体装置の製造プロセスを説明するための断面構造図である。図１および図２〜図９を参照して、次に第１実施例の半導体装置の製造プロセスについて説明する。
【００２１】まず、図２に示すように、
シリコン半導体基板１上に第１の層間絶縁膜２を形成する。第１の層間絶縁膜２上にエッチング防止膜３を形成する。
【００２２】
次に、図３に示すように、第１の層間絶縁膜２および第１のエッチング防止膜３に写真製版技術とエッチング技術とを用いて第１の配線層４用の溝ａを形成する。
【００２３】
次に、図４に示すように、全面に第１の配線層４を形成した後第１のエッチング防止膜３の上表面が露出するまで第１の配線層４をエッチングする。これにより、図５に示すような形状を有する第１の配線層４が形成される。このエッチングは、化学的機械研磨法を使用する。化学的機械研磨法は、化学的にエッチングする効果を有する研磨剤をウェハ表面に流しながら研磨パッドをウェハに押付けて機械的にエッチングする方法である。なお、第１の配線層４の形成時のエッチングは通常の反応ガス（ＣＦ
4
 、Ｏ
2
 など）によりドライエッチングを用いて行なってもよい。
「【００２６】次に、図９に示すように、全面に第２の配線層７を形成した後第２の反射防止膜６の上面が露出するまで第２の配線層７をエッチングする。これにより、図１に示したような形状を有する第２の配線層７が形成される。
【００２７】
図１１は、本発明の第２実施例による多層配線構造を有する半導体装置を示した断面図である。図１１を参照して、この第２実施例の半導体装置は、ビアホールコンタクト用の溝ｂを形成するための層間絶縁膜２５と第２の配線層９用の溝ｃを形成するための第３の層間絶縁膜３５とを別々に形成する。すなわち、第１のエッチング防止膜３および第１の配線層４上には、ビアホールコンタクト用の溝ｂを有する第２の層間絶縁膜２５が形成されている。そして、第２の層間絶縁膜２５上には第２のエッチング防止膜６が形成されている。溝ｂ内には配線層８が形成されている。配線層８および第２のエッチング防止膜６上には第２の配線層９用の溝ｃを有する第３の層間絶縁膜３５が形成されている。溝ｃ内には第２の配線層９が配線層８と電気的に接続するように形成されている。第３の層間絶縁膜３５上には第３のエッチング防止膜１０が形成されている。
【００２８】
図１２ないし図１７は、図１１に示した第２実施例の半導体装置の製造プロセスを説明するための断面構造図である。図１１および図１２〜図１７を参照して、次に第２実施例の半導体装置の製造プロセスについて説明する。
【００２９】まず、図１２に示すように、
図２〜図５に示した第１実施例の製造プロセスと同様のプロセスを用いて第１の配線層４を形成した後、第２の層間絶縁膜２５を形成する。第２の層間絶縁膜２５上に第２のエッチング防止膜６を形成する。
【００３０】次に、図１３に示すように、写真製版技術とエッチング技術とを用いて、ビアホールコンタクト用の溝ｂを形成する。
【００３１】次に、図１４に示すように、溝ｂ内に第１の配線層８をＣＶＤ法を用いて選択的に形成する。なお、この配線層８は、全面に配線層８を形成した後第１のエッチング防止膜３の上面が露出するまでエッチングすることによって形成してもよい。
【００３２】
次に、図１５に示すように、第２のエッチング防止膜６および配線層８上に第３の層間絶縁膜３５を形成する。第３の層間絶縁膜３５上に第３のエッチング防止膜１０を形成する。
【００３３】
次に、図１６に示すように、写真製版技術とエッチング技術とを用いて、溝ｃを形成する。次に、図１７に示すように、全面を覆うように第２の配線層９を形成する。最後に、第３のエッチング防止膜１０の上面が露出するまで第２の配線層９をエッチングする。これにより、図１１に示したような形状を有する第２の配線層９が形成される。
　
（２）ここで、引用例１の図１２ないし図１７に説明される断面構造図は、「多層配線構造を有する半導体装置」（００２７段落）の製造プロセスを説明するためのものであり、「シリコン半導体基板１上」（００２１段落）に、当該シリコン半導体基板１上の領域に接続する「多層配線構造」を形成する方法を開示しているのは明らかである。
　また、引用例１の図１１に示される「第１の層間絶縁膜２」及び「第１のエッチング防止膜３」，「第２の層間絶縁膜２５」及び「第２のエッチング防止膜６」，「第３の層間絶縁膜３５」及び「第３のエッチング防止膜１０」は、当業者にとっての技術常識に照らしても、それぞれ「シリコン半導体基板１」を覆う積層体を構成すると考えるのが自然である。
　また、引用例１に記載された「第１の配線層４用の溝ａ」，「ビアホールコンタクト用の溝ｂ」，「第２の配線層９用の溝ｃ」は、「第１の層間絶縁膜２」及び「第１のエッチング防止膜３」からなる積層体，「第２の層間絶縁膜２５」及び「第２のエッチング防止膜６」からなる積層体，「第３の層間絶縁膜３５」及び「第３のエッチング防止膜１０」からなる積層体に、それぞれ形成されるものであることが明らかである。
　また、化学的機械研磨法またはドライエッチングが施された引用例１記載の「配線層８」は、「ビアホールコンタクト用の溝ｂ」内に残留するものであり、「シリコン半導体基板１」に対して垂直な方向において延びる「ビアホールコンタクト」を構成することは明らかであり、かつ、それが「第１の配線層４」と組合さって「シリコン半導体基板１」上に１箇所以上で接触していることも明らかである。
　また、化学的機械研磨法またはドライエッチングが施された引用例１記載の「第２の配線層９」が、１以上の「配線層８」に接続するように「シリコン半導体基板１」に対して平行な方向において延びる配線を構成していることは明らかである。
　また、引用例１に記載の「第１の配線層」，「配線層８」及び「第２の配線層」に対して施される化学的機械研磨法またはドライエッチングは、それぞれ、少なくとも「第１の層間絶縁膜２」及び「第１のエッチング防止膜３」からなる積層体，「第２の層間絶縁膜２５」及び「第２のエッチング防止膜６」からなる積層体，「第３の層間絶縁膜３５」及び「第３のエッチング防止膜１０」からなる積層体に向かって下方に行われるものである。
　
（３）そうすると、引用例１には以下の発明（以下「引用発明」という。）が記載されているものと認められる。
　
「シリコン半導体基板１上の一部領域に接続する多層配線構造を形成する方法であって、前記方法は、
　（ａ）　前記シリコン半導体基板１を覆う第１の層間絶縁膜２及び第１のエッチング防止膜３からなり、かつ、第１の配線層４用の溝ａを有する積層体を形成し、さらにその全面に第１の配線層４を形成した後、前記第１のエッチング防止膜３の上表面が露出するまで前記第１の配線層４に対して化学的機械研磨法またはドライエッチングを施すステップを備え、
　（ｂ）　第１の層間絶縁膜２及び第１のエッチング防止膜３からなる前記積層体上に、前記シリコン半導体基板１を覆う第２の層間絶縁膜２５及び第２のエッチング防止膜６からなり、かつ、ビアホールコンタクト用の溝ｂを有する積層体を形成し、さらにその全面に配線層８を形成した後、前記第２のエッチング防止膜６の上表面が露出するまで前記配線層８に対して化学的機械研磨法またはドライエッチングを施すステップを備え、
　（ｃ）　第２の層間絶縁膜２５及び第２のエッチング防止膜６からなる前記積層体上に、前記シリコン半導体基板１を覆う第３の層間絶縁膜３５及び第３のエッチング防止膜１０からなり、かつ、第２の配線層用の溝ｃを有する積層体を形成し、さらにその全面に第２の配線層９を形成した後、前記第３のエッチング防止膜１０の上表面が露出するまで前記第２の配線層９に対して化学的機械研磨法またはドライエッチングを施すステップとを備え、
　化学的機械研磨法またはドライエッチングが施された前記配線層８は、前記シリコン半導体基板１に対して垂直に延びるビアホールコンタクトを構成し、かつ、前記第１の配線層４と組合さって前記シリコン半導体基板１上の１箇所以上に接触しており、前記第２の配線層は、１以上のビアホールコンタクトに接続するように前記シリコン半導体基板１に対して平行な方向において延びる配線を構成しており、前記ステップ（ａ）のプロセスは、
　前記第１の層間絶縁膜２及び前記第１のエッチング防止膜３からなる積層体を形成するステップと、前記積層体に写真製版技術とエッチング技術とを用いて前記第１の配線層４用の溝ａを形成するステップと、前記第１の配線層４用の溝ａを有する前記積層体の全面に第１の配線層４を形成するステップと、前記第１のエッチング防止膜３の上表面が露出するまで、少なくとも前記積層体に向かって下方へ、前記第１の配線層４に対して化学的機械研磨法またはドライエッチングを施すステップとを備えており、
　前記ステップ（ｂ）のプロセスは、
　前記第２の層間絶縁膜２５及び前記第２のエッチング防止膜６からなる積層体を形成するステップと、前記積層体に写真製版技術とエッチング技術とを用いて前記ビアホールコンタクト用の溝ｂを形成するステップと、前記ビアホールコンタクト用の溝ｂを有する前記積層体の全面に配線層８を形成するステップと、前記第２のエッチング防止膜６の上表面が露出するまで、少なくとも前記積層体に向かって下方へ、前記配線層８に対して化学的機械研磨法またはドライエッチングを施すステップとを備えており、
　前記ステップ（ｃ）のプロセスは、
　前記第３の層間絶縁膜３５及び前記第３のエッチング防止膜１０からなる積層体を形成するステップと、前記積層体に写真製版技術とエッチング技術とを用いて前記第２の配線層９用の溝ｃを形成するステップと、前記第２の配線層９用の溝ｃを有する前記積層体の全面に第２の配線層９を形成するステップと、前記第３のエッチング防止膜１０の上表面が露出するまで、少なくとも前記積層体に向かって下方へ、前記第２の配線層９に対して化学的機械研磨法またはドライエッチングを施すステップとを備えている、多層配線構造を形成する方法。」
　
（４）当審拒絶理由に引用した、本願の優先権主張日前に日本国内において頒布された刊行物である特開平６−３７１９０号公報 （以下「引用例２」という。）には、図１とともに次の記載がある。
　
「【００２８】図１は、本発明の第１の実施例における半導体装置の構成を概略的に示す断面図である。
図１を参照して、シリコン基板６の表面には、素子分離用の酸化膜、すなわち分離酸化膜７が形成されている。この分離酸化膜７により、シリコン基板６の表面は電気的に分離されている。この分離された領域に、ＭＯＳトランジスタが形成されている。このＭＯＳトランジスタは、１対のソース・ドレイン領域８、ゲート酸化膜９、ゲート電極１０とを含んでいる。
　
（５）当審拒絶理由に引用した、本願の優先権主張日前に日本国内において頒布された刊行物である特開平７−１５３７５７号公報（以下「引用例３」という。）には、図１とともに次の記載がある。
　
「【００１１】図１は本発明の半導体装置で２層の配線構造を持つものの配線製造過程を示す。ソース・ドレインを形成後絶縁膜を堆積し平坦化を行なった半導体装置の絶縁膜に第１配線用の溝を形成する。
次にコンタクトホールを形成する。バリアメタルとしてＴｉＮ／Ｔｉをそれぞれ５００Ａ／３００Ａだけコリメートスパッタする。純Ａｌ５５００Ａを室温でスパッタしたのち、基板温度を４６０℃にしてＡｌをリフローし、コンタクトホールと第１配線溝を一度に埋め込む。次に研磨により絶縁膜上のＡｌを除去する。これにより第１層目の配線が形成される。
　
 第４．本願発明と引用発明との対比・判断
（１）本願発明と引用発明とを対比すると、
　引用発明の「シリコン半導体基板１」，「多層配線構造を形成する方法」，「ドライエッチングを施す」，「ビアホールコンタクト」は、それぞれ本願発明の「半導体基板（１２）」，「多層配線を形成する方法」，「エッチングする」，「電気的なプラグコンタクト」に相当する。
　また、引用発明の「第１の配線層４」，「配線層８」，「第２の配線層９」は、「導電体」によって構成される「導電層」である点において、それぞれ本願発明の「金属」によって構成される第１配線レベルにおける「金属層（３２）」，第２配線レベルにおける「金属層（３６ａ）」，第３配線レベルにおける「金属層（３６ｂ）」と共通している。
　また、引用発明の「第１の層間絶縁膜２」及び「第１のエッチング防止膜３」，「第２の層間絶縁膜２５」及び「第２のエッチング防止膜６」，「第３の層間絶縁膜３５」及び「第３のエッチング防止膜１０」は、それぞれ「絶縁体」である点において、本願発明の「誘電体（３４）」と共通している。
　また、引用発明の「化学的機械研磨法」は、「研磨」を含む処理で削るものである点において、本願発明の「研磨する」ことと共通している。
　また、引用発明のステップ（ａ）に関わる「前記積層体に写真製版技術とエッチング技術とを用いて前記第１の配線層４用の溝ａを形成するステップ」，ステップ（ｂ）に関わる「前記積層体に写真製版技術とエッチング技術とを用いて前記ビアホールコンタクト用の溝ｂを形成するステップ」，及びステップ（ｃ）に関わる「前記積層体に写真製版技術とエッチング技術とを用いて前記第２の配線層９用の溝ｃを形成するステップ」とは、それぞれ「少なくとも１つの開口をその中に形成するように前記絶縁体からなる層をパターニングしエッチングするステップ」である点において、本願発明と共通している。
　また、引用発明のステップ（ａ）に関わる「前記第１の配線層４用の溝ａを有する前記積層体の全面に第１の配線層４を形成するステップ」，ステップ（ｂ）に関わる「前記ビアホールコンタクト用の溝ｂを有する前記積層体の全面に配線層８を形成するステップ」，及びステップ（ｃ）に関わる「前記第２の配線層９用の溝ｃを有する前記積層体の全面に第２の配線層９を形成するステップ」とは、それぞれ「導電体が前記開口を満たすように前記絶縁体からなる層を覆う前記導電体からなる層を形成するステップ」であり、かつ「絶縁体」の中に「導電層」を埋込む点において、本願発明と共通している。
　また、引用発明のステップ（ａ）に関わる「前記第１のエッチング防止膜３の上表面が露出するまで、少なくとも前記積層体に向かって下方へ、前記第１の配線層４に対して化学的機械研磨法またはドライエッチングを施すステップ」，ステップ（ｂ）に関わる「前記第２のエッチング防止膜６の上表面が露出するまで、少なくとも前記積層体に向かって下方へ、前記配線層８に対して化学的機械研磨法またはドライエッチングを施すステップ」，及びステップ（ｃ）に関わる「前記第３のエッチング防止膜１０の上表面が露出するまで、少なくとも前記積層体に向かって下方へ、前記第２の配線層９に対して化学的機械研磨法またはドライエッチングを施すステップ」とは、それぞれ「前記開口の外側の前記導電体を除去するように少なくとも前記絶縁体からなる層に向かって下方へ前記導電体からなる層を研磨を含む処理で削るかまたはエッチングするステップ」であり、かつ「絶縁体」の中に埋込まれた「導電層」が「パターニング」される点において、本願発明と共通している。
　また、引用発明のステップ（ｂ）により化学的機械研磨法またはドライエッチングが施された「配線層８」は、ビアホールコンタクト用の溝ｂを埋め込む形態のものであって、本願発明の「前記基板に対して垂直な方向において延びる電気的なプラグコンタクトを構成」するものに相当し、また、引用発明のステップ（ｃ）により化学的機械研磨法またはドライエッチングが施された「第２の配線層９」は、第２の配線層９用の溝ｃを埋め込む形態のものであって、本願発明の「１以上の前記プラグコンタクトに接続するように前記基板（１２）に対して平行な方向において延びる配線を構成」するものに相当する。
　また、以上検討したように、引用発明のステップ（ａ），（ｂ），（ｃ）は、それぞれ、
「前記絶縁体からなる層を形成するステップと、
　少なくとも１つの開口をその中に形成するように前記絶縁体からなる層をパターニングしエッチングするステップと、
　導電体が前記開口を満たすように前記絶縁体からなる層を覆う前記導電体からなる層を形成するステップと、
　前記開口の外側の前記導電体を除去するように少なくとも前記絶縁体からなる層に向かって下方へ前記導電体からなる層を研磨を含む処理で削るかまたはエッチングするステップとを」備えている点で共通しており、引用発明のステップ（ａ）は、本願発明のステップ（ａ）の「前記基板を覆う第１配線レベルを形成するための配線レベル形成プロセス」に相当し、引用発明のステップ（ｂ）は、引用発明のステップ（ａ）の配線レベル形成プロセスを繰り返す内容であるから、本願発明のステップ（ｂ）の「前記第１配線レベル上に第２配線レベルを形成するように前記ステップ（ａ）の配線レベル形成プロセスを繰り返すステップ」に相当し、さらに、引用発明のステップ（ｃ）も、引用発明のステップ（ａ）の配線レベル形成プロセスを繰り返す内容であるから、本願発明のステップ（ｃ）の「（ｃ）　前記第２配線レベル上に第３配線レベルを形成するように前記ステップ（ａ）の配線レベル形成プロセスを繰り返すステップ」に相当する。
　
（２）そうすると、本願発明と引用発明とは、
「半導体基板上の一部領域に接続する多層配線を形成する方法であって、前記方法は、
　（ａ）　前記基板を覆う第１配線レベルを形成するための配線レベル形成プロセスを用いるステップを備え、前記第１配線レベルは絶縁体の中に埋込まれたパターニングされた導電層を含み、前記第１配線レベルの上表面は前記パターニングされた導電層を露出させるようにエッチングするかまたは研磨を含む処理がされており、
　（ｂ）　前記第１配線レベル上に第２配線レベルを形成するように前記ステップ（ａ）の配線レベル形成プロセスを繰り返すステップと、
　（ｃ）　前記第２配線レベル上に第３配線レベルを形成するように前記ステップ（ａ）の配線レベル形成プロセスを繰り返すステップとを備え、第２配線レベルにおける前記パターニングされた導電層は前記基板に対して垂直な方向において延びる電気的なプラグコンタクトを構成し、かつ、前記パターニングされた導電層と組合さって前記基板上の１箇所以上に接触しており、前記第３配線レベルにおける前記パターニングされた導電層は、１以上の前記プラグコンタクトに接続するように前記基板に対して平行な方向において延びる配線を構成しており、前記ステップ（ａ）の配線レベル形成プロセスは、
　前記絶縁体からなる層を形成するステップと、
　少なくとも１つの開口をその中に形成するように前記絶縁体からなる層をパターニングしエッチングするステップと、
　導電体が前記開口を満たすように前記絶縁体からなる層を覆う前記導電体からなる層を形成するステップと、
　前記開口の外側の前記導電体を除去するように少なくとも前記絶縁体からなる層に向かって下方へ前記導電体からなる層を研磨を含む処理で削るかまたはエッチングするステップとを備えている、多層配線を形成する方法。」
である点で一致し、以下の点で相違する。 
　
（相違点１）
　本願発明は、半導体基板（１２）上に形成する多層配線が、「絶縁領域（１４）によって分離された導電性領域同士（１０）を接続する」ものであるのに対し、引用発明は、そのような構成を有していない点。
　
（相違点２）
　多層配線を構成するパターニングされた導電層が、本願発明では、「金属」からなる「金属層」であり、かつ、「下敷きになっている実質的に薄いバリア層を伴っているかまたは伴っておらず」とされているのに対し、引用発明では、導電層を金属で形成すること、及び、実質的に薄いバリアの存在有無について、何らの開示もなされていない点。
　
（相違点３）
　多層配線を構成するパターニングされた導電層が埋め込まれる絶縁体について、本願発明ではこれを「誘電体」とし、また、そのような「誘電体からなる層」の形成を開示しているのに対し、引用発明は、層間絶縁膜とエッチング防止膜とからなる各種積層膜を開示するのみであり、「誘電体」や「誘電体からなる層」については明示されていない点。
　
（相違点４）
　第１配線レベル，第２配線レベル，及び第３配線レベルそれぞれの上表面についてパターニングされた導電層を露出させるにあたり、本願発明では、「エッチングするかまたは研磨することによって平坦化されており」としているのに対し、引用発明は、「エッチングする」処理を開示するにとどまり、「研磨する」処理のみ用いて「パターニングされた導電層を露出させるように」することは開示をしておらず、また、それら各上表面が「平坦化されて」いるとの構成も有していない点。
　
（相違点５）
　第１配線レベルのパターニングされた導電層について、本願発明では「１以上の導電性領域に接触しており」、かつ、第２配線レベルにおけるパターニングされた導電層と組合さって「前記基板に対して垂直な方向において延びる電気的なプラグコンタクトを構成して」いるのに対し、引用発明では、それが１箇所以上でシリコン半導体基板１に接触こそしているものの、その接触している領域が「導電性領域」であるかどうかは不明であり、かつ、「前記基板に対して垂直な方向において延びる電気的なプラグコンタクトを構成して」いるとの構成を有していない点。
　
（相違点６）
　開口の外側の導電体を除去するようにするためのステップにおいて必要な処理が、本願発明では、「誘電体からなる層に向かって下方へ」行われるものであるのに対し、引用発明では、「誘電体からなる層に向かって下方へ」行われるとの構成を有していない点。
　
（３）相違点についての検討
（３−１）相違点１について
　一般に、半導体基板上に絶縁領域を設けて導電性領域を分離することは、例えば引用例２の図１（当該図面に記載されたシリコン基板「６」，分離酸化膜「７」及びソース・ドレイン領域「８」は、それぞれ本願発明の「半導体基板」，「絶縁領域」及び「導電性領域」に相当。）にも記載されているように本願優先権主張日前の周知技術であり、引用発明で「第１の配線層４」が設けられる「シリコン半導体基板１」の領域を、絶縁領域により分離された導電性領域とすることは、周知技術に基いて、当業者が容易に想到し得たことである。 
　また、引用発明のような「多層配線構造を有する半導体装置」は、一般に、多数の回路構成素子同士をつなげ所定の回路を構成するために多層配線構造を採用しているものであり、当該周知技術を適用する際、「シリコン半導体基板１」の絶縁領域により分離された異なる回路構成素子の導電性領域同士に、それぞれ対応する「第１の配線層４」を接触させ、かつ、それらを多層配線構造により接続することは、当業者が通常行う創作能力の発揮として、設計上適宜なし得たことである。
　したがって、引用発明において、上記相違点１に挙げた本願発明の構成とすることは、周知技術に基いて、当業者が容易に想到し得た事項である。 
　
（３−２）相違点２について
（３−２−１）
　「配線層」を「金属」で形成し、これを「金属層」とすることは、例えば引用例３の００１１段落にも配線の材料として金属である「Ａｌ」が開示されているように、当該技術分野の技術常識であり、引用発明の「第１の配線層４」，「配線層８」及び「第２の配線層９」をそれぞれ金属で形成し、これらすべて「金属層」とすることは、当業者が当然になし得たことである。
　
（３−２−２）
　引用発明の「第１の配線層４」，「配線層８」及び「第２の配線層９」について、特にバリア層を設けることは示唆されていないから、引用発明を実施しようとした当業者であれば、「実質的に薄いバリア層」を伴っていない導電層でこれら配線層を形成することを、当然に想到し得たと考えられる。
　
（３−２−３）
　また、引用例１の図３ないし５に示唆されるような層間絶縁膜に配線層用の溝を形成し、次に全面に配線層を形成した後、エッチングにより当該溝の中に形成される配線層を、「バリア層」を伴っている「導電層」として形成することも、例えば引用例３の図１に示される（引用例３に記載された「バリアメタル４」が、本願発明の「バリア層」に相当。）ように本願優先権主張日前の周知技術であり、引用発明の「第１の配線層４」，「配線層８」及び「第２の配線層９」を、「バリア層」を伴っている「導電層」とすることは、当該周知技術に基いて、当業者が容易に想到し得たことである。なお、引用発明に、そのような「バリア層」を伴っている「導電層」を適用するにあたり、請求人が平成２２年７月２１日付け意見書で述べているような、引用例３記載の「Ｔ字型のトレンチ」をも構造として同時採用することは、配線形成技術として必須のこととは認められない。
　そして、引用発明に当該周知技術を適用する際に、引用発明の「第１の配線層４」，「配線層８」及び「第２の配線層９」に設けられるバリア層を「実質的に薄い」ものとすることも、当業者が通常行う創作能力の発揮として、設計上適宜なし得たことである。
　
（３−２−４）
　したがって、引用発明において、上記相違点２に挙げた本願発明の構成とすることは、周知技術に基いて、当業者が容易に想到し得た事項である。 
　
（３−３）相違点３について
（３−３−１）
　引用発明に開示された層間絶縁膜とエッチング防止膜とからなる各種積層膜、すなわち、「第１の層間絶縁膜２」及び「第１のエッチング防止膜３」，「第２の層間絶縁膜２５」及び「第２のエッチング防止膜６」，「第３の層間絶縁膜３５」及び「第３のエッチング防止膜１０」は、それぞれ「絶縁体」として所定の誘電率を有し「誘電体」として機能をする積層膜とも解釈可能であり、本願発明の「誘電体からなる層」とも実質的に相違するものではない。
　したがって、上記相違点３に挙げた本願発明の構成は、引用発明との実質的な相違点とはならない。
　
（３−３−２）
　また仮に、引用発明の「第１の層間絶縁膜２」，「第２の層間絶縁膜２５」，及び「第３の層間絶縁膜３５」は、本願発明の「誘電体からなる層」に相当すると解すべき一方で、引用発明の「第１のエッチング防止膜３」，「第２のエッチング防止膜６」，及び「第３のエッチング防止膜１０」については、それに相当しないと解すべきものであったとしても、本願発明は、パターニングされた導電層が「誘電体からなる層」以外の絶縁層に埋込まれることを概念上何ら排除した内容のものとは解されず、またそのことは、本願明細書の「発明を実施するためのベストモード」にも、
「図２は、半導体基板１２内のフィールド酸化物１４の間にある複数のドープされた領域１０の上に形成される初めのパターニングされた金属層または第１のパターニングされた金属層３２を示す。第１のパターニングされた金属層３２を、第１の酸化シリコン層（すなわち初めの誘電体層）３４が囲む。第１の酸化シリコン層３４は第１の窒化シリコンエッチング停止層（図示せず）上に形成されてもよい。理論上はエッチング停止層は不要であるが、実際にはエッチング停止層が必要である。
　パターニングされた金属層、すなわち付加的なパターニングされた金属層３６が、第１のパターニングされた金属層３２の上に形成される。この付加的なパターニングされた金属層３６も同様に、窒化シリコンエッチング停止層（すなわちエッチストップ）４０上に形成される付加的な酸化シリコン層（すなわち誘電体層）３８に囲まれる。第１のパターニングされた金属層３２はタングステンを含む一方、付加的なパターニングされた金属層３６はアルミニウムを含む。」（本願明細書の翻訳文第５ページ第１８行ないし第６ページ第１行）
との記載があるように、「誘電体層」のみならず「エッチストップ」（引用発明の「エッチング防止膜」とも、エッチング防止の点で同じ機能を有すると認められる）をも形成したものが開示されることからも裏付けられる。
　そうすると、その場合においても、上記相違点３に挙げた本願発明の構成は、引用発明との実質的な相違点とはならない。
　
（３−３−３）
　さらに、もし本願発明が、引用発明のような「第１のエッチング防止膜３」，「第２のエッチング防止膜６」，及び「第３のエッチング防止膜１０」を全く形成する余地のない「多層配線を形成する方法」を対象にするものだと仮定しても、引用例１に図１９ないし図２６とともに記載された０００４段落ないし００１０段落に説明される従来の技術の半導体装置に照らし、引用発明は、「第１のエッチング防止膜３」，「第２のエッチング防止膜６」，及び「第３のエッチング防止膜１０」を設けることで、従来の技術よりも進歩を図ったものということができるところ、逆に、進歩した技術を進歩する前の技術に戻すことに格別の動機付けが必要とはいえないから、引用発明において、「第１のエッチング防止膜３」，「第２のエッチング防止膜６」，及び「第３のエッチング防止膜１０」を全く形成しないようにすることは、当業者が通常行う創作能力の発揮として、設計上適宜なし得たことである。また、引用発明の「第１の層間絶縁膜２」，「第２の層間絶縁膜２５」，及び「第３の層間絶縁膜３５」は、本願発明の「誘電体からなる層」に相当することも明らかである。
　したがって、そのような仮定が成り立つ場合でも、引用発明において、上記相違点３に挙げた本願発明の構成とすることは、当業者が容易に想到し得た事項である。 
　
（３−４）相違点４について
　引用発明の「化学的機械研磨法」を、単純な「研磨」に変更する程度のことは、何ら格別な効果をもたらすものでもなく、当業者が通常行う創作能力の発揮として、設計上適宜なし得たことである。また、仮にそのような変更が容易に想到し得なかったとしても、本願発明と引用発明とは、「パターニングされた導電層を露出させるようにエッチングする」ことを開示している部分において、発明の構成が一致する。
　また、引用発明において、本願発明の第１配線レベル，第２配線レベル，及び第３配線レベルそれぞれの上表面に相当する面を「平坦化」することも、導電体からなる層を研磨を含む処理で削るかまたはエッチングする過程において、当業者が設計上当然に想定し得た程度のことである。
　したがって、引用発明において、上記相違点４に挙げた本願発明の構成とすることは、当業者が容易に想到し得た事項である。 
　
（３−５）相違点５について
　引用発明において積層され、かつ電気的に接続される「第１の配線層４」及び「配線層８」を、それらが組合さって「前記基板に対して垂直な方向において延びる電気的なプラグコンタクトを構成して」いる形態のものとすることは、少なくともそのどちらかが「基板に平行な方向に延びる配線」とした時のものと比較をしても、格別な効果を奏するものとも認められず、多層配線の設計上、当業者が通常行う創作能力の発揮として、適宜なし得たことである。
　また、既に上記（３−１）で検討したとおり、引用発明において「シリコン半導体基板１」の導電性領域に、対応する「第１の配線層４」を接触させる形態をとることも、当業者が通常行う創作能力の発揮として、適宜なし得たことである
　したがって、引用発明において、上記相違点５に挙げた本願発明の構成とすることは、当業者が容易に想到し得た事項である。 
　
（３−６）相違点６について
（３−６−１）
　既に上記（３−３）において検討したとおり、引用発明の「第１の層間絶縁膜２」，「第２の層間絶縁膜２５」，及び「第３の層間絶縁膜３５」は、少なくとも本願発明の「誘電体からなる層」に相当する。また、本願発明の「少なくとも前記誘電体からなる層に向かって下方へ」とは、必ずしも誘電体からなる層が表面にある場合のみに限られない表現であって、開口の外側の導電体を除去するようにするためのステップにおける処理方向として、「第１のエッチング防止膜３」，「第２のエッチング防止膜６」，または「第３のエッチング防止膜１０」が存在する方向、すなわち、それらの下に位置する「第１の層間絶縁膜２」，「第２の層間絶縁膜２５」，及び「第３の層間絶縁膜３５」が存在する方向が示唆される引用発明の処理方向とも、実質的に相違するところはない。
　したがって、上記相違点６に挙げた本願発明の構成は、引用発明との実質的な相違点とはならない。
　
（３−６−２）
　また仮に、本願発明の「少なくとも前記誘電体からなる層に向かって下方へ」が、誘電体が存在する下方へ処理が進むことのみならず、引用発明のように「第１の層間絶縁膜２」，「第２の層間絶縁膜２５」，または「第３の層間絶縁膜３５」の上に、それぞれ「第１のエッチング防止膜３」，「第２のエッチング防止膜６」，または「第３のエッチング防止膜１０」が存在するケースを概念上含まないものと解すべきとしたところで、上記（３−３−３）において検討したとおり、引用発明において、「第１のエッチング防止膜３」，「第２のエッチング防止膜６」，及び「第３のエッチング防止膜１０」をそれぞれ形成しないようにすることは、引用発明へと進歩する前の従来の技術（もともとそれらの膜を形成していなかった技術内容）に内容を戻す程度の、当業者が容易になし得た設計変更にすぎない。
　したがって、そのような仮定が成り立つ場合でも、引用発明において、上記相違点６に挙げた本願発明の構成とすることは、当業者が容易に想到し得た事項である。
　
（４）小括
　以上のとおり、本願発明は、引用発明及び周知技術に基いて、当業者が容易に発明をすることができたものである。
　したがって、本願発明は当審拒絶理由において指摘したとおり、特許法第２９条第２項の規定により特許を受けることができない。
　
第５．結言
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、上記結論のとおり審決する。