(57)【特許請求の範囲】
【請求項１】
同一の半導体基板上に、
２次元状に複数配列され、受光量に応じた画素信号を生成する画素と、
複数の前記画素に列毎に共通に接続され、比較の基準となる比較信号と前記画素信号とを比較する比較回路と、
前記比較信号を生成し、生成した前記比較信号を各列の前記比較回路に共通に供給する比較信号生成部と、
前記比較信号生成部から各列の前記比較回路へ前記比較信号を供給するための共通の信号経路に設けられた信号調整回路とを備え、
前記信号調整回路は、
前記信号経路に設けられたソースフォロア回路であって、トランジスタを有する第一の負荷電流源と、当該トランジスタよりもゲート酸化膜が薄いトランジスタであるアンプトランジスタとを有するソースフォロア回路と、
前記アンプトランジスタのドレイン−ソース間電圧を制御する電圧制御回路とを有する
固体撮像装置。
【請求項２】
前記電圧制御回路は、前記アンプトランジスタのドレイン端子と電源との間に挿入され、前記アンプトランジスタのゲート−ドレイン間電圧が予め定められた所定電圧になるように前記アンプトランジスタのドレイン電圧を制御することにより、前記アンプトランジスタのドレイン−ソース間電圧を制御する
請求項１記載の固体撮像装置。
【請求項３】
前記所定電圧は、前記アンプトランジスタのゲート−ドレイン間電圧の耐圧以下である
請求項２記載の固体撮像装置。
【請求項４】
前記電圧制御回路は、
前記アンプトランジスタのドレイン端と電源との間に挿入された電圧調整トランジスタと、
一方の入力端子が前記アンプトランジスタのゲート端子と接続され、他方の入力端子が前記アンプトランジスタのドレイン端と接続され、出力端子が前記電圧調整トランジスタのゲート端子に接続されたオペアンプとを備える
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記電圧制御回路は、
ゲート端子が前記アンプトランジスタのゲート端子と接続され、ソース端子が前記アンプトランジスタのドレイン端子と接続された電圧制御トランジスタと、
前記電圧制御トランジスタの負荷電流源である第二の負荷電流源とを有する
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項６】
請求項１〜５のいずれか１項に記載の固体撮像装置を備える
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及び撮像装置に関するものである。
【背景技術】
【０００２】
図１０は、特許文献１で開示された従来技術の固体撮像装置である。【０００３】
画素ブロックＰＢ１１、ＰＢ１２、ＰＢ２１及びＰＢ２２は、電源１００と接地電位間に直列接続されたスイッチ１０１と受光素子１０２とを有し、スイッチ１０１と受光素子１０２との間の接続点には、増幅器１０３の入力端子が接続され、この増幅器１０３の出力端子はスイッチ１０４を介して信号導出ライン（垂直ライン）ＶＬ１又はＶＬ２に接続されている。【０００４】
また、各信号導出ラインＶＬ１〜ＶＬｍには、それぞれノイズキャンセル回路ＮＲ１〜ＮＲｍが接続されている。信号導出ラインＶＬ１は、スイッチ２−１を介してコンデンサ３−１の一方の電極とコンデンサ４−１の一方の電極との接続点に接続されている。コンデンサ３−１の他方の電極は、スイッチ５−１を介してＤ／Ａ変換器３１１の出力端子に接続されている。【０００５】
また、ラッチ回路９−１〜９−ｍは、それぞれ対応するノイズキャンセル回路ＮＲ１〜ＮＲｍのインバータの出力が反転した時点で、カウンタ３１２のカウント値をラッチする。【０００６】
このカウンタ３１２の出力は、Ｄ／Ａ変換器３１１にも入力されている。複数のノイズキャンセル回路ＮＲ１〜ＮＲｍに対して、Ｄ／Ａ変換器３１１が共有されている。カウンタ３１２は、水平同期信号ＨＤの先頭でリセットされ、クロックを計数している。この水平同期信号及びクロックは、タイミング発生器３１３にも供給されており、タイミング発生器３１３は各種のスイッチ制御等のタイミング信号を生成している。【０００７】
制御部のラッチ回路９−１〜９−ｍに対応して、ラッチ回路１０−１〜１０−ｍが設けられており、これらは、対応するラッチ回路９−１〜９−ｍにラッチされているデジタル値を、水平同期信号のタイミングで一斉にラッチする。ラッチ回路１０−１〜１０−ｍの出力端子は、走査スイッチ６−１〜６−ｍにそれぞれ接続されている。これらの走査スイッチ６−１〜６−ｍは、１水平期間に次々とオンして、１走査分の撮像信号のデジタル値を出力ライン７０に導出する。【０００８】
このように、従来技術の固体撮像装置は、Ａ／Ｄ変換回路を列毎に持ち、アナログ信号である画素出力信号をデジタル信号に変換して出力する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−２４７４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１で開示された従来技術の固体撮像装置では、Ｄ／Ａ変換回路で生成した比較電位にランダムな揺らぎが起きることにより、画像データに横線状のランダムノイズが発生し画質が低下するという課題を有する。言い換えると、Ｄ／Ａ変換回路で生じたノイズは、同じタイミングで行われる、全ての列のデジタル変換結果に一様の誤差を生じさせる。【００１１】
そして、このように生じた誤差は、固体撮像装置から出力された出力信号により取得される取得画像において、横線状のランダムノイズとして現れる。その結果、画質が著しく劣化してしまう。【００１２】
前記課題に鑑み、本発明は横線状のランダムノイズを低減できる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の一態様に係る固体撮像装置は、同一の半導体基板上に、２次元状に複数配列され、受光量に応じた画素信号を生成する画素と、複数の前記画素に列毎に共通に接続され、比較の基準となる比較信号と前記画素信号とを比較する比較回路と、前記比較信号を生成し、生成した前記比較信号を各列の前記比較回路に共通に供給する比較信号生成部と、前記比較信号生成部から各列の前記比較回路へ前記比較信号を供給するための共通の信号経路に設けられた信号調整回路とを備え、前記信号調整回路は、前記信号経路に設けられたソースフォロア回路であって、トランジスタを有する第一の負荷電流源と、当該トランジスタよりもゲート酸化膜が薄いトランジスタであるアンプトランジスタとを有するソースフォロア回路と、前記アンプトランジスタのドレイン−ソース間電圧を制御する電圧制御回路とを有する。【００１４】
このように、アンプトランジスタのゲート酸化膜の膜厚を、第一の負荷電流源が有するトランジスタのゲート酸化膜の膜厚よりも薄くすることにより、ソースフォロア回路で生じるランダムノイズを低減できる。したがって、各列の比較回路に入力される比較信号のランダムノイズを低減することができる。その結果、比較信号のランダムノイズに起因する、全ての列のデジタル変換結果に一様の誤差を生じさせるノイズを低減できる。【００１５】
つまり、固体撮像装置から出力される出力信号により取得される取得画像において横線状に現れるランダムノイズを低減できる。【００１６】
また、前記電圧制御回路は、前記アンプトランジスタのドレイン端子と電源との間に挿入され、前記アンプトランジスタのゲート−ドレイン間電圧が予め定められた所定電圧になるように前記アンプトランジスタのドレイン電圧を制御することにより、前記アンプトランジスタのドレイン−ソース間電圧を制御してもよい。【００１７】
これにより、アンプトランジスタのドレイン−ソース間電圧が一定電位差となる。したがって、信号調整回路の入出力特性において、アンプトランジスタのチャネル長変調効果に伴う線形性の劣化を抑制できる。【００１８】
また、前記所定電圧は、前記アンプトランジスタのゲート−ドレイン間電圧の耐圧以下であってもよい。【００１９】
これにより、アンプトランジスタのゲート酸化膜の破壊、および、アンプトランジスタのドレイン・ソースの接合破壊を防止できる。【００２０】
また、前記電圧制御回路は、前記アンプトランジスタのドレイン端と電源との間に挿入された電圧調整トランジスタと、一方の入力端子が前記アンプトランジスタのゲート端子と接続され、他方の入力端子が前記アンプトランジスタのドレイン端と接続され、出力端子が前記電圧調整トランジスタのゲート端子に接続されたオペアンプとを備えてもよい。【００２１】
このように、電圧制御回路をフィードバック回路で構成することにより、アンプトランジスタのゲート電圧とドレイン電圧とが同じとなる。よって、信号調整回路の入出力特性の線形性を向上させることができる。【００２２】
これにより、Ｄ／Ａ変換回路から出力される比較信号を基準として光量をデジタル信号に変換し画像を生成する際に、信号調整回路の非線形性が原因となる暗時撮像時の被写体画像の浮きやガンマ特性劣化などの画像特性劣化を低減することができる。【００２３】
また、前記電圧制御回路は、ゲート端子が前記アンプトランジスタのゲート端子と接続され、ソース端子が前記アンプトランジスタのドレイン端子と接続された電圧制御トランジスタと、前記電圧制御トランジスタの負荷電流源である第二の負荷電流源とを有してもよい。【００２４】
これにより、例えば第二の負荷電流源をトランジスタで構成した場合、横線状に現れるランダムノイズを低減し、かつ、小型化な固体撮像装置を実現できる。【００２５】
また、本発明の一態様に係る撮像装置は、上記固体撮像装置を備える。
【発明の効果】
【００２６】
本発明は、横線状のランダムノイズを低減できる固体撮像装置を提供する。
【図面の簡単な説明】
【００２７】
【図１】図１は、第１の実施形態に係る固体撮像装置の全体構成を示す回路概略図である。
【図２】図２は、単位画素の詳細な構成を示す回路図である。
【図３】図３は、固体撮像装置の動作を示すタイミングチャートである。
【図４】図４は、Ｄ／Ａ変換回路出力部の詳細な構成を示す回路図である。
【図５】図５は、ソースフォロア回路の構成を示す上面図である。
【図６】図６は、図５のＡ−Ａ’断面における構成および単位画素の構成を示す断面図である。
【図７】図７は、第２の実施形態に係る固体撮像装置におけるＤ／Ａ変換回路出力部の構成を示す回路図である。
【図８Ａ】図８Ａは、ビデオカメラの一例を示す外観図である。
【図８Ｂ】図８Ｂは、デジタルスチルカメラの一例を示す外観図である。
【図９】図９は、第３の実施形態に係る撮像装置の構成例を示すブロック図である。
【図１０】図１０は、従来技術の固体撮像装置の構成を示すブロック図である。
【発明を実施するための形態】
【００２８】
以下、各実施形態及び変形例について、図面を参照しながら具体的に説明する。
【００２９】
なお、以下で説明する各実施形態及び変形例は、いずれも包括的または具体的な例を示すものである。以下の実施形態で示される数値、形状、構成要素、構成要素の配置位置及び接続形態、などは、一例であり、本発明を限定する主旨ではない。また、以下の実施形態及び変形例における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００３０】
（第１の実施形態）
図１は、第１の実施形態に係る固体撮像装置の全体構成を示す回路概略図であり、図２は単位画素の詳細な構成を示す回路図である。
【００３１】
まず、図１より、本実施形態に係る固体撮像装置１は、列並列Ａ／Ｄ変換型であり、行および列に配列された複数の単位画素１１と、単位画素１１に列毎に接続した垂直信号線１２（１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ）と、比較電位生成回路であるＤ／Ａ変換回路１３と、Ｄ／Ａ変換回路１３と配線１４で接続されたＤ／Ａ変換回路出力部１５と、Ｄ／Ａ変換回路出力部１５および垂直信号線１２に列毎に接続された比較回路１６と、行アドレスや行走査を制御する垂直走査回路１７を備える。
【００３２】
また、図２より、各単位画素１１は、光電変換素子（画素、受光部）となるフォトダイオード２１、転送トランジスタ２２、ＦＤ（フローティングディフュージョン）部２３、電源信号線２４とＦＤ部２３との間に接続されたリセットトランジスタ２５、増幅トランジスタ２６、及び選択トランジスタ２７を備えている。また、同じ列に属する複数の単位画素１１には、垂直信号線１２、増幅トランジスタ２６の負荷となる列電流源負荷２８が接続されている。
【００３３】
また、垂直信号線１２は、列電流源負荷２８を介してグランドに接続する。垂直信号線１２は、単位画素１１の選択時（信号読み出し時）に、増幅トランジスタ２６及び列電流源負荷２８と共にソースフォロア回路を構成する。信号読み出し時には、増幅トランジスタ２６の出力は、比較回路１６に出力される。
【００３４】
増幅トランジスタ２６の出力は比較回路１６の一方の入力端子に入力され、比較回路１６のもう一方の入力端子には、複数の列に共通に接続された比較電位生成回路であるＤ／Ａ変換回路出力部１５が接続されている。
【００３５】
また、各単位画素１１は、電源信号線２４、転送信号線２９、選択信号線３０及びリセット信号線３１など垂直走査回路１７で制御される水平信号線１８が接続されている。
【００３６】
また図１、図２において、固体撮像装置１に入射した光は、フォトダイオード２１で信号電荷に変換される。フォトダイオード２１で発生した信号電荷は、転送信号線２９を介して伝えられる転送パルスφＴＸに応じて転送トランジスタ２２によりＦＤ部２３に転送され、ＦＤ部２３に一時的に蓄積される。そして、選択信号線３０を介して伝えられる選択パルスφＳＥＬに応じて選択トランジスタ２７で選択された単位画素１１の信号電荷は電圧に変換され、垂直信号線１２を経て比較回路１６に出力される。以下、信号電荷が変換された電圧を画素信号と記載する場合がある。
【００３７】
また、比較回路１６は、各列の画素信号の電位とＤ／Ａ変換回路１３から出力される比較電位ＶＲＡＭＰとの比較を行い、両者の大小関係が入れ替わった時に、比較回路１６の出力の極性が反転する。この際の比較電位ＶＲＡＭＰ印加開始時刻から比較回路出力が反転するまでの時間τが画素信号の電位を示している。よって、例えばカウンタにより時間τを計測することにより、画素信号のデジタル値を得ることができる。
【００３８】
このように、本実施形態に係る固体撮像装置１は、２次元状に複数配列された単位画素１１と、複数の単位画素１１に列毎に共通に接続された比較回路１６と、比較回路１６における比較動作のための比較電位ＶＲＡＭＰを生成し、生成した比較電位ＶＲＡＭＰを各列の比較回路１６に共通に供給するＤ／Ａ変換回路１３と、Ｄ／Ａ変換回路１３から各列の比較回路１６へ比較電位ＶＲＡＭＰを供給するための共通の配線１４に設けられたＤ／Ａ変換回路出力部１５とを備える。
【００３９】
次に、図３を用いて、第１の実施形態に係る固体撮像装置１の動作の詳細を説明する。
【００４０】
図３は本実施形態に係る固体撮像装置１の動作を示すタイミングチャートである。なお、図中の横軸は時間、縦軸は各信号の電圧を表す。また、リセット信号線３１を介して伝えられるリセットパルスφＲＳは、所定の行のリセットトランジスタ２５を共通に制御するパルス信号を表す。転送パルスφＴＸは、所定の行の転送トランジスタ２２を共通に制御するパルス信号を表す。選択パルスφＳＥＬは、所定の行の選択トランジスタ２７を共通に制御するパルス信号を表す。電位Ｖｓｉｇは所定の単位画素１１と接続された垂直信号線１２の電位を表す。
【００４１】
まず、時刻ｔ０では、選択パルスφＳＥＬの電位は“Ｌ”レベルに設定され、リセットパルスφＲＳの電位は“Ｈ”レベルに設定される。このとき、転送パルスφＴＸは“Ｌ”レベルであり、フォトダイオード２１とＦＤ部２３とは電気的に遮断されている。この状態では、選択トランジスタ２７はオフ状態であり、増幅トランジスタ２６の出力は、垂直信号線１２には読み出されない。また、リセットトランジスタ２５はオン状態であり、ＦＤ部２３の電位は、リセットレベルに設定される。
【００４２】
次に、時刻ｔ１では、選択パルスφＳＥＬの電位が“Ｈ”レベルに変化し、リセットパルスφＲＳの電位が“Ｌ”レベルに変化する。この状態では、リセットトランジスタ２５はオフ状態となり、選択トランジスタ２７はオン状態となる。その結果、増幅トランジスタ２６は、リセットレベルを垂直信号線１２に出力する動作を開始する。
【００４３】
次に、時刻ｔ２では、転送パルスφＴＸの電位が“Ｈ”レベルに変化し、転送トランジスタ２２がオン状態となる。その結果、フォトダイオード２１の信号電荷がＦＤ部２３に転送される。増幅トランジスタ２６のゲートの電位は、画素に入射する光量に比例してＶｓｉｇ分だけ低下し、これに伴って垂直信号線１２の電位が低下する。
【００４４】
次に、時刻ｔ３では、転送パルスφＴＸの電位が“Ｌ”レベルに変化し、転送トランジスタ２２がオフ状態となり、フォトダイオード２１の信号電荷の転送を終了する。
【００４５】
次に、時刻ｔ４から時刻ｔ６まで、Ｄ／Ａ変換回路１３が出力する比較電位ＶＲＡＭＰが徐々に引き下げられる。各列の垂直信号線１２に出力された画素信号は、それぞれ、各列の比較回路１６にてＤ／Ａ変換回路１３がＤ／Ａ変換回路出力部１５を介して出力する比較電位ＶＲＡＭＰと比較される。比較回路１６において各列の画素信号と比較電位ＶＲＡＭＰとの大小関係を比較し、その大小関係により時刻ｔ５で比較回路出力が反転する。つまり比較電位ＶＲＡＭＰを印加し始めてから比較回路１６の出力が反転するまでの時間τが、各画素で光電変換された画素信号の電位を示す値となる。
【００４６】
次に、時刻ｔ７では、選択パルスφＳＥＬの電位が“Ｌ”レベルに変化し、選択トランジスタ２７はオフ状態となる。
【００４７】
以上の動作を、行ごとに単位画素１１に対して順次行うことで、ＸＹ方向にアレイ状に配列された各単位画素１１の画素信号が出力され、２次元の画像データが生成される。つまり、本実施形態に係る固体撮像装置１は、各単位画素１１から出力されたアナログ値の画素信号を、比較電位ＶＲＡＭＰと比較する。これにより、アナログ値の画素信号がデジタル値の画素信号に変換され、変換された全ての単位画素１１に対応するデジタル値の画素信号を用いて、２次元の画像データが生成される。
【００４８】
ここで、比較回路１６に入力される比較電位ＶＲＡＭＰにノイズが重畳されている場合に生じる問題について説明する。
【００４９】
上述したように、デジタル値の画素信号は、比較電位ＶＲＡＭＰの引き下げが開始されてから比較回路１６の出力が反転するまでの時間τに対応するので、比較回路１６に入力される比較電位ＶＲＡＭＰにノイズが重畳されている場合には、比較回路１６の出力が反転するまでの時間τにノイズが重畳されてしまう。よって、デジタル値の画素信号にもノイズが重畳されてしまう。
【００５０】
特に、このような比較電位ＶＲＡＭＰにノイズが重畳されている場合、このノイズは同じタイミングで比較動作を行っている全ての列の比較回路１６の比較結果に一様の誤差を生じさせる。その結果、生成された２次元の画像データには横線状のノイズが生じることになる。
【００５１】
画像認識において、人間の目は縦・横方向のパターンに対する認識が敏感であるため、このような横線状のノイズは、画質の著しい劣化を引き起こすという問題が生じる。
【００５２】
そこで、本実施形態に係る固体撮像装置１は、Ｄ／Ａ変換回路１３から各列の比較回路１６へ比較電位ＶＲＡＭＰを供給するための共通の配線１４に設けられたＤ／Ａ変換回路出力部１５を備え、Ｄ／Ａ変換回路出力部１５は、配線１４に設けられたソースフォロア回路であって、トランジスタを有する第一の負荷電流源と、当該第一の負荷電流源が有するトランジスタよりもゲート酸化膜が薄いトランジスタであるアンプトランジスタとを有するソースフォロア回路と、アンプトランジスタのドレイン−ソース間電圧を制御する電圧制御回路とを有する。
【００５３】
これにより、比較回路１６に入力される比較電位ＲＡＭＰのノイズを抑制できるので、デジタル値の画素信号のノイズを抑制することができる。よって、横線状のランダムノイズを低減し、画質の劣化を抑制できる。
【００５４】
以下、Ｄ／Ａ変換回路出力部１５の詳細について説明する。
【００５５】
図４は、第１の実施形態に係る固体撮像装置１のＤ／Ａ変換回路出力部１５の詳細な構成を示す回路図である。
【００５６】
図４より、Ｄ／Ａ変換回路出力部１５は、ソースフォロア回路４１と電圧制御回路４４とを備える。
【００５７】
ソースフォロア回路４１は、比較電位ＶＲＡＭＰを出力する最終段バッファ回路として、アンプトランジスタ４２と、第一の負荷電流源４３とを含み、比較電位ＶＲＡＭＰを出力する。具体的には、ソースフォロア回路４１は、ゲート端子がＤ／Ａ変換回路１３に接続され、ソース端子が第一の負荷電流源４３に接続され、ドレイン端子が電圧制御回路４４を介して電源に接続されたアンプトランジスタ４２と、アンプトランジスタ４２の負荷電流源である第一の負荷電流源４３とを含み、Ｄ／Ａ変換回路１３から入力された比較電位ＶＲＡＭＰを比較回路１６へ出力する電圧制御回路４４は、電圧制御トランジスタ４５と、第二の負荷電流源４６とを含み、アンプトランジスタ４２のゲート−ドレイン間電圧ＶＧＤを一定電位差に保つ。具体的には、電圧制御回路４４は、ゲート端子がアンプトランジスタ４２のゲート端子と接続され、ソース端子がアンプトランジスタ４２のドレイン端子と接続された電圧制御トランジスタ４５と、電圧制御トランジスタ４５の負荷電流源である第二の負荷電流源４６とを有する。このように、電圧制御トランジスタ４５と、第二の負荷電流源４６とは、ソースフォロア回路を構成している。
【００５８】
ここで、アンプトランジスタ４２は、ゲート酸化膜が他のトランジスタよりもゲート酸化膜厚が薄い構造を備える（以下、この構造のトランジスタを薄膜トランジスタと呼ぶ）。この薄膜トランジスタの構成についての詳細は後述する。
【００５９】
図５は、第１の実施形態に係るソースフォロア回路４１の構成を示す上面図である。
【００６０】
図５より、ゲート電極５１とソース部５２とドレイン部５３とから構成されるアンプトランジスタ４２は、メタル配線５９を介して、ゲート電極５５とソース部５６とドレイン部５７とから構成される第一の負荷電流源４３と接続し、アンプトランジスタ４２及び第一の負荷電流源４３はソースフォロア回路４１を構成する。
【００６１】
図６は、図５のＡ−Ａ’断面における構成および単位画素１１の構成を示す断面図である。
【００６２】
図６より、単位画素１１は、半導体基板１０上にフォトダイオード２１が形成されている。なお、トランジスタ６３は、転送トランジスタ２２、リセットトランジスタ２５、増幅トランジスタ２６、選択トランジスタ２７のいずれかのトランジスタである。また、フォトダイオード２１上には入射光導入のための導波路６４が備わり、導波路６４上にはカラーフィルタ６５が備わり、カラーフィルタ６５上にはオンチップマイクロレンズ６６が備わる。
【００６３】
さらに、図６より、単位画素１１を構成する同じ半導体基板１０上にはアンプトランジスタ４２および第一の負荷電流源４３が備わり、Ｄ／Ａ変換回路出力部１５に含まれるソースフォロア回路４１を構成する。具体的には、アンプトランジスタ４２のソース部５２からビア６７およびメタル配線５９を介して第一の負荷電流源４３のドレイン部５７に接続されている。このように、アンプトランジスタ４２と、第一の負荷電流源４３とは、ソースフォロア回路４１を構成している。
【００６４】
ところで、Ｄ／Ａ変換回路出力部１５に対しては、列数分の比較回路１６と、水平方向に走るＤ／Ａ変換回路出力部１５から各比較回路１６までの配線である長い配線の寄生容量と寄生抵抗とが、当該Ｄ／Ａ変換回路出力部１５の負荷として付随する。このような負荷を駆動するために、Ｄ／Ａ変換回路出力部１５は、比較電位ＶＲＡＭＰを出力する最終段バッファ回路として、上記のソースフォロア回路４１が用いられている。
【００６５】
ここで、本願発明者らは、このソースフォロア回路４１内のアンプトランジスタ４２が発生するノイズが、比較電位ＶＲＡＭＰにランダムな揺らぎを与え、固体撮像装置１の画質を著しく低下させる原因となる可能性があることを見出した。
【００６６】
このようなソースフォロア回路４１のアンプトランジスタ４２から生じるランダムノイズを低減する方法として、アンプトランジスタ４２として薄膜トランジスタを使用する方法が考えられる。しかしながら、アンプトランジスタ４２として薄膜トランジスタを使用した場合、当該薄膜トランジスタのゲート酸化膜破壊やソース・ドレイン接合破壊という新たな問題が発生する可能性がある。
【００６７】
そこで、図４、図５で説明したように、第１の実施形態に係る固体撮像装置１は、アンプトランジスタ４２のゲート−ドレイン間に挿入された電圧制御回路４４を備える。つまり、本実施形態に係る固体撮像装置１は、Ｄ／Ａ変換回路１３から各列の比較回路１６へ比較電位ＶＲＡＭＰを供給するための共通の配線１４に設けられたＤ／Ａ変換回路出力部１５を備え、Ｄ／Ａ変換回路出力部１５は、配線１４に設けられたソースフォロア回路４１であって、トランジスタを有する第一の負荷電流源４３と、第一の負荷電流源４３が有するトランジスタよりもゲート酸化膜が薄いトランジスタであるアンプトランジスタ４２とを有するソースフォロア回路４１と、アンプトランジスタ４２のドレイン−ソース間電圧を制御する電圧制御回路４４とを有する。
【００６８】
これにより、アンプトランジスタ４２のゲート酸化膜破壊及びソース・ドレイン接合破壊を防ぎつつ、横線状のランダムノイズ起因の画質不良を低減することが出来る。以下にその詳細を説明する。
【００６９】
まず、電圧制御回路４４によりアンプトランジスタ４２のゲート−ドレイン間電圧ＶＧＤを一定電位差ＶＴＨＰに保つ。
【００７０】
ここで、アンプトランジスタ４２のドレイン端子に一定電圧が印加されている場合、バッファとして用いられるソースフォロア回路４１は、ドレイン電圧ＶＤが常に一定であるのに対し、アンプトランジスタ４２のゲート端子に対してＤ／Ａ変換回路１３から入力される比較電位ＶＲＡＭＰは一定でない。つまり、アンプトランジスタ４２のゲート電圧ＶＧが一定ではないため、ゲート−ドレイン間電圧ＶＧＤも一定電位差にはならない。
【００７１】
なお、本明細書内で、一定電位差とは、ゲート−ドレイン間電圧ＶＧＤ＝（ＶＤ−ＶＧ）がＶＧに入力される比較電位ＶＲＡＭＰによらず常に一定に保たれることである。
【００７２】
そこで、本実施形態に係る固体撮像装置１は、このゲート−ドレイン間電圧（ＶＤ−ＶＧ）を、電圧制御回路４４により、次のような関係を維持するように制御する。
【００７３】
具体的には、アンプトランジスタ４２のドレイン電圧ＶＤが、アンプトランジスタ４２のゲート電圧ＶＧに対して、電圧制御トランジスタ４５の閾値ＶＴＨＰだけシフトした電位関係ＶＧ＋ＶＴＨＰ＝ＶＤを維持するように制御する。
【００７４】
これにより、比較電位ＶＲＡＭＰのランダムな揺らぎに起因する画像データ内の行単位のランダムな揺らぎを防ぎ、すなわち、人間の目は画像認識において縦・横方向のパターン、および、時間的な揺らぎに対する認識が敏感であるため固体撮像装置では特に重要視する横線状のランダムノイズを防ぐことが出来る。
【００７５】
ここで、電圧制御トランジスタ４５の閾値ＶＴＨＰは、アンプトランジスタ４２のゲート−ドレイン間電圧の耐圧以下である。これにより、アンプトランジスタ４２のゲート酸化膜の破壊の防止、および、アンプトランジスタ４２のドレイン・ソースの接合破壊の防止を実現できる。
【００７６】
さらに、ソースフォロア回路４１のアンプトランジスタ４２のゲート−ドレイン間に電圧制御回路４４を挿入することにより、アンプトランジスタ４２のドレイン−ソース間電圧ＶＤＳは常に一定電位差ＶＴＨＰになるように保たれる。つまり、電圧制御回路４４は、アンプトランジスタ４２のドレイン端子と電源との間に挿入され、アンプトランジスタ４２のゲート−ドレイン間電圧（ＶＤ−ＶＧ）が電圧制御トランジスタ４５の閾値ＶＴＨＰになるようにアンプトランジスタ４２のドレイン電圧を制御することにより、アンプトランジスタ４２のドレイン−ソース間電圧を制御する。よって、アンプトランジスタ４２のドレイン−ソース間電圧が一定電位差ＶＴＨＰとなる。
【００７７】
したがって、Ｄ／Ａ変換回路出力部１５の入出力特性においてアンプトランジスタのチャネル長変調効果に伴う線形性の劣化を抑制することができる。
【００７８】
また、アンプトランジスタ４２におけるドレイン電流をＩ、キャリア移動度をμ、単位面積当たりのゲート酸化膜容量をＣＯＸ、ゲート幅をＷ、ゲート長をＬ、閾値電圧をＶＴとし、下記（式１）の関係とすると、Ｄ／Ａ変換回路１３内で生成された任意の電位がソースフォロア回路４１のアンプトランジスタ４２のゲートに印加され、入力電圧に対して下記（式２）に示す電圧がシフトし、ソースフォロア回路４１の出力端子であるアンプトランジスタ４２のソース端子より出力される。
【００７９】
【数１】
0006037289.tif 000002
【００８０】
【数２】
0006037289.tif 000003
【００８１】
第１の実施形態のＤ／Ａ変換回路出力部１５は、アンプトランジスタ４２のドレイン端電圧ＶＤがアンプトランジスタ４２のゲート電圧ＶＧとの間に、下記（式３）の関係を維持することで、アンプトランジスタ４２の４端子各々における電圧は規定の耐圧を満足し、膜厚に対する電圧制約が緩和し、上記（式２）の耐圧を満たすことができる。
【００８２】
【数３】
0006037289.tif 000004
【００８３】
次に、アンプトランジスタ４２を用いたＤ／Ａ変換回路出力部１５におけるランダムノイズ低減効果の詳細を説明する。ここでは、本実施形態におけるＤ／Ａ変換回路出力部１５のランダムノイズ低減効果について比較例を用いて説明する。比較例におけるＤ／Ａ変換回路出力部は、Ｄ／Ａ変換回路出力部１５とほぼ同じであるが、ゲート酸化膜がゲート酸化膜厚ｔｏｘ１で形成されているアンプトランジスタ４２に代わり、ゲート酸化膜がゲート酸化膜厚ｔｏｘ２で形成されているトランジスタを備える。このゲート酸化膜厚ｔｏｘ２は、第一の負荷電流源４３が有するトランジスタのゲート酸化膜厚と同等である。
【００８４】
本実施形態におけるアンプトランジスタ４２のゲート酸化膜厚をｔｏｘ１、その際にアンプトランジスタで発生するランダムノイズをＮ１とし、比較例におけるトランジスタのゲート酸化膜厚をｔｏｘ２、その際にトランジスタで発生するランダムノイズをＮ２とすると、下記（式４）の関係が成り立つ。
【００８５】
【数４】
0006037289.tif 000005
【００８６】
ここで、本実施形態におけるアンプトランジスタ４２のゲート酸化膜６１の膜厚と、比較例におけるトランジスタのゲート酸化膜の膜厚とには、下記（式５）の関係が成り立つ。
【００８７】
【数５】
0006037289.tif 000006
つまり、本実施形態におけるアンプトランジスタ４２のゲート酸化膜６１の膜厚ｔｏｘ１は、第一の負荷電流源４３が有するトランジスタのゲート酸化膜ｔｏｘ２の膜厚よりも薄い。
【００８８】
よって、上記（式４）及び（式５）より、ゲート酸化膜厚ｔｏｘ１で形成されているアンプトランジスタ４２で発生するランダムノイズＮ１は、ゲート酸化膜厚ｔｏｘ２で形成されているトランジスタで発生するランダムノイズＮ２に対して、下記（式６）の関係が成り立つ。
【００８９】
【数６】
0006037289.tif 000007
つまり、本実施形態のように、第一の負荷電流源４３が有するトランジスタよりもゲート酸化膜が薄いトランジスタであるアンプトランジスタ４２を有するソースフォロア回路４１は、比較例のように、第一の負荷電流源４３が有するトランジスタと同一のゲート酸化膜厚のトランジスタを有するソースフォロア回路と比較して、ランダムノイズを低減することができる。
【００９０】
すなわち、Ｄ／Ａ変換回路出力部１５に薄膜トランジスタからなるアンプトランジスタ４２を用いることにより、Ｄ／Ａ変換回路出力部１５で発生するランダムノイズを低減し、その結果、横線状のランダムノイズが少ない良好な画像データを得ることが出来る。
【００９１】
以上のように、本実施形態に係る固体撮像装置１は、同一の半導体基板１０上に、２次元状に複数配列され、受光量に応じた画素信号を生成する単位画素１１と、複数の単位画素１１に列毎に共通に接続され、比較の基準となる比較電位ＶＲＡＭＰと画素信号とを比較する比較回路１６と、比較電位ＶＲＡＭＰを生成し、生成した比較電位ＶＲＡＭＰを各列の比較回路１６に共通に供給するＤ／Ａ変換回路１３と、Ｄ／Ａ変換回路１３から各列の比較回路１６へ比較電位ＶＲＡＭＰを供給するための共通の配線１４に設けられたＤ／Ａ変換回路出力部１５とを備え、Ｄ／Ａ変換回路出力部１５は、配線１４に設けられたソースフォロア回路であって、トランジスタを有する第一の負荷電流源４３と、当該トランジスタよりもゲート酸化膜が薄いトランジスタであるアンプトランジスタ４２とを有するソースフォロア回路４１と、アンプトランジスタ４２のドレイン−ソース間電圧を制御する電圧制御回路４４とを有する。なお、Ｄ／Ａ変換回路１３は比較信号生成部に相当し、Ｄ／Ａ変換回路出力部１５は、Ｄ／Ａ変換回路１３から各列の比較回路１６へ比較電位ＶＲＡＭＰを供給するための共通の信号経路に設けられた信号調整回路に相当し、配線１４は当該信号経路に相当する。
【００９２】
このように、アンプトランジスタ４２のゲート酸化膜の膜厚ｔｏｘ１を、第一の負荷電流源４３が有するトランジスタのゲート酸化膜の膜厚ｔｏｘ２よりも薄くすることにより、ソースフォロア回路４１で生じるランダムノイズを低減できるので、各列の比較回路１６に入力される比較電位ＶＲＡＭＰのランダムノイズを低減することができる。その結果、比較電位ＶＲＡＭＰのランダムノイズに起因する、全ての列のデジタル変換結果に一様の誤差を生じさせるノイズを低減できる。
【００９３】
つまり、本実施形態に係る固体撮像装置１は、当該固体撮像装置１から出力される出力信号により取得される取得画像において、横線状に現れるランダムノイズを低減できる。
【００９４】
また、Ｄ／Ａ変換回路出力部１５としてのソースフォロア回路４１において、ソースフォロア回路４１のアンプトランジスタ４２のゲート−ドレイン間に電圧制御回路４４を挿入することにより、アンプトランジスタ４２の４端子間の耐圧を満たすことが出来る。
【００９５】
なお、本実施形態において、電圧制御回路４４は、２つのトランジスタを基本構成としてもよい。つまり、第二の負荷電流源４６はトランジスタで構成されていてもよい。
【００９６】
これにより、固体撮像装置１の小型化を得つつ、ゲート酸化膜破壊防止、及び、ソース・ドレインの接合破壊防止を実現し、列並列Ａ／Ｄ変換型のＭＯＳイメージセンサ回路の各列に設けられた比較回路１６に接続された配線１４に印加される比較電位ＶＲＡＭＰに重畳するランダムノイズ（横線状のランダムノイズ）を低減することが出来る。
【００９７】
（第２の実施形態）
本実施形態に係る固体撮像装置は、第１の実施形態に係る固体撮像装置１とほぼ同じであるが、固体撮像装置１と比較して電圧制御回路の構成が異なる。
【００９８】
以下、図面を参照しながら、第２の実施形態に係る固体撮像装置について、第１の実施形態との相違点を中心に説明する。
【００９９】
図７は、第２の実施形態に係る固体撮像装置におけるＤ／Ａ変換回路出力部２１５の構成を示す回路図である。
【０１００】
図７より、本実施形態におけるＤ／Ａ変換回路出力部２１５は、Ｄ／Ａ変換回路１３（図１）で生成された比較電位ＶＲＡＭＰが入力するソースフォロア回路４１の構成をとり、ソースフォロア回路４１はアンプトランジスタ４２と、ソースフォロア回路４１の第一の負荷電流源４３を備える。
【０１０１】
さらに、ソースフォロア回路４１のアンプトランジスタ４２のゲート−ドレイン間電圧ＶＧＤが、ソースフォロア回路４１への入力電圧によらず一定とするため、アンプトランジスタ４２のドレイン端と電源間に挿入された電圧調整トランジスタ７１およびオペアンプ７２から構成された電圧制御回路（フィードバック回路）７３を備える。
【０１０２】
つまり、本実施形態におけるＤ／Ａ変換回路出力部２１５は、第１の実施形態におけるＤ／Ａ変換回路出力部１５と比較して、電圧制御回路４４に代わり、電圧制御回路７３を備える。
【０１０３】
具体的には、電圧制御回路７３は、アンプトランジスタ４２のドレイン端と電源との間に挿入された電圧調整トランジスタ７１と、一方の入力端子がアンプトランジスタ４２のゲート端子と接続され、他方の入力端子がアンプトランジスタ４２のドレイン端子と接続され、出力端子が電圧調整トランジスタ７１のゲート端子に接続されたオペアンプ７２とを備える。つまり、電圧制御回路７３はフィードバック回路である。
【０１０４】
ここで、第１の実施形態と同様に本実施形態においても、アンプトランジスタ４２は、ゲート酸化膜が他のトランジスタよりもゲート酸化膜厚が薄い構造となる薄膜トランジスタである。
【０１０５】
また、オペアンプ７２は反転入力端子にアンプトランジスタ４２のドレイン端子を接続し、非反転入力端子にアンプトランジスタ４２のゲート端子を接続されており、非反転入力端子と反転入力端子の電圧を等しくするように動作する。
【０１０６】
これにより、フィードバック回路である電圧制御回路７３は、アンプトランジスタ４２のドレイン電圧ＶＤを、比較電位ＶＲＡＭＰが入力されるゲート電圧ＶＧと常に同電位ＶＧ＝ＶＤに固定するので、アンプトランジスタ４２のゲート−ドレイン間電圧ＶＧＤがＶＧに入力される比較電位ＶＲＡＭＰによらず常にＶＧＤ＝０とすることができる。
【０１０７】
また、オペアンプ７２を用いたフィードバック回路である電圧制御回路７３により、アンプトランジスタ４２のゲート電圧ＶＧ、およびアンプトランジスタ４２のドレイン端電圧ＶＤが電位関係ＶＧ＝ＶＤとなる。よって、Ｄ／Ａ変換回路出力部２１５は、第１の実施形態におけるＤ／Ａ変換回路出力部１５と比較して、入出力特性の線形性を更に向上させることが出来る。
【０１０８】
これにより、本実施形態に係る固体撮像装置は、第１の実施形態に係る固体撮像装置１と同様に横線状のランダムノイズの低減できると共に、さらに、Ｄ／Ａ変換回路１３から出力される比較電位ＶＲＡＭＰを基準として光量をデジタル信号に変換し画像を生成する際に、Ｄ／Ａ変換回路出力部２１５の非線形性が原因となる暗時撮像時の被写体画像の浮きやガンマ特性劣化などの画像特性劣化を低減することが出来る。
【０１０９】
（第３の実施形態）
上記した第１及び第２の実施形態に係る固体撮像装置は、図８Ａに示すビデオカメラや図８Ｂに示すデジタルスチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュール等の撮像装置において、その撮像デバイス（画像入力装置）として用いて好適なものである。
【０１１０】
図９は、本実施形態に係る撮像装置の構成の一例を示すブロック図である。図９に示すように、本実施形態に係る撮像装置は、レンズ１６１を含む光学系、撮像デバイス１６２、カメラ信号処理回路１６３およびシステムコントローラ１６４等によって構成されている。レンズ１６１は、被写体からの像光を撮像デバイス１６２の撮像面に結像する。撮像デバイス１６２は、レンズ１６１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス１６２として、第１及び第２の実施形態に係る固体撮像装置が用いられる。
【０１１１】
カメラ信号処理回路１６３は、撮像デバイス１６２から出力される画像信号に対して種々の信号処理を行う。システムコントローラ１６４は、撮像デバイス１６２やカメラ信号処理回路１６３に対する制御を行う。
【０１１２】
このように、本実施形態に係る撮像装置は、横線状のランダムノイズを抑制することにより画質の劣化を低減できる撮像デバイス１６２を備える。
【０１１３】
（その他の構成）
以上、図面を用いて説明した本実施形態に係る固体撮像装置は、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。
【０１１４】
例えば、単位画素１１は、転送トランジスタ２２、ＦＤ（フローティングディフュージョン）部２３、リセットトランジスタ２５及び増幅トランジスタ２６を有する構造、いわゆる１画素１セル構造とともに、複数の画素を含み、さらに、ＦＤ部２３、リセットトランジスタ２５及び増幅トランジスタ２６のいずれか、あるいは、すべてを単位画素１１内で共有する構造、いわゆる画素共有の構成としてもよいことは言うまでもない。さらに画素アレイおよび列電流源負荷２８はＮＭＯＳトランジスタを用いているが基板タイプやフォトダイオード構成によりＰＭＯＳトランジスタを用いた構成としてもよい。
【０１１５】
また、本発明では、Ｄ／Ａ変換回路出力部を構成するソースフォロア回路はＮＭＯＳトランジスタで構成されているが、入出力電圧範囲などに合わせてＰＭＯＳトランジスタを利用してもよい。
【０１１６】
また、ソースフォロア回路におけるアンプトランジスタの基板端子は、基板バイアス効果抑制のために出力であるソース端子に接続されているが、ＮＭＯＳソースフォロア回路であれば接地電位端子、ＰＭＯＳソースフォロア回路であれば電源端子に接続してもよい。
【０１１７】
また、これまで列並列Ａ／Ｄ変換の比較電位参照型について述べたが、同じく比較電位を全列に供給して使用するタイプの列Ａ／Ｄ変換（例えば逐次比較型Ａ／Ｄ変換）であれば、同様の効果を奏する。
【０１１８】
また、上記第１の実施形態では、電圧制御回路４４は、アンプトランジスタ４２のゲート−ドレイン間電圧が一定電位差ＶＴＨＰとなるようにアンプトランジスタ４２のドレイン電圧を制御し、上記第２の実施形態では、電圧制御回路７３は、アンプトランジスタ４２のゲート−ドレイン間電圧が０Ｖとなるようにアンプトランジスタ４２のドレイン電圧を制御した。しかし、ゲート−ドレイン間電圧はこれに限らず、アンプトランジスタ４２のゲート−ドレイン間電圧の耐圧以下であればよい。
【０１１９】
なお、本発明に係る固体撮像装置は、上記実施形態に限定されるものではない。各実施形態における任意の構成要素を組み合わせて実現される別の実施の形態や、各実施形態に対して本発明の趣旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る固体撮像装置を内蔵した各種機器も本発明に含まれる。
【０１２０】
また、上記回路図に示す回路構成は、一例であり、本発明は上記回路構成に限定されない。つまり、上記回路構成と同様に、本発明の特徴的な機能を実現できる回路も本発明に含まれる。例えば、上記回路構成と同様の機能を実現できる範囲で、ある素子に対して、直列又は並列に、トランジスタ、抵抗素子、又は容量素子等の素子を接続したものも本発明に含まれる。言い換えると、上記実施形態における「接続される」とは、２つの端子（ノード）が直接接続される場合に限定されるものではなく、同様の機能が実現できる範囲において、当該２つの端子（ノード）が、素子を介して接続される場合も含む。
【産業上の利用可能性】
【０１２１】
本発明は、固体撮像装置及び撮像装置に適用でき、特に高画質が求められるデジタルビデオカメラ、デジタルスチルカメラ及び携帯電話機器等に適用できる。
【符号の説明】
【０１２２】
１  固体撮像装置
２−１、５−１、１０１、１０４  スイッチ
３−１、４−１  コンデンサ
９−１〜９−ｍ  走査スイッチ
９−１〜９−ｍ、１０−１〜１０−ｍ  ラッチ回路
１０  半導体基板
１１  単位画素
１２  垂直信号線
１３  Ｄ／Ａ変換回路
１４  配線
１５、２１５  Ｄ／Ａ変換回路出力部
１６  比較回路
１７  垂直走査回路
１８  水平信号線（行制御線）
２１  フォトダイオード
２２  転送トランジスタ
２３  ＦＤ部
２４  電源信号線
２５  リセットトランジスタ
２６  増幅トランジスタ
２７  選択トランジスタ
２８  列電流源負荷
２９  転送信号線
３０  選択信号線
３１  リセット信号線
４１  ソースフォロア回路
４２  アンプトランジスタ
４３  第一の負荷電流源
４４、７３  電圧制御回路
４５  電圧制御トランジスタ
４６  第二の負荷電流源
５１、５５  ゲート電極
５２、５６  ソース部
５３、５７  ドレイン部
５９  メタル配線
６１  ゲート酸化膜
６３  トランジスタ
６４  導波路
６５  カラーフィルタ
６６  オンチップマイクロレンズ
６７  ビア
７０  出力ライン
７１  電圧調整トランジスタ
７２  オペアンプ
１００  電源
１０２  受光素子
１０３  増幅器
１６１  レンズ
１６２  撮像デバイス
１６３  カメラ信号処理回路
１６４  システムコントローラ
３１１  Ｄ／Ａ変換器
３１２  カウンタ
３１３  タイミング発生器
ＮＲ１〜ＮＲｍ  ノイズキャンセル回路
ＰＢ１１〜ＰＢ２ｍ  画素ブロック
ＶＬ１、ＶＬ２  信号導出ライン
【図１】
0006037289.tif 000008
【図２】
0006037289.tif 000009
【図３】
0006037289.tif 000010
【図４】
0006037289.tif 000011
【図５】
0006037289.tif 000012
【図６】
0006037289.tif 000013
【図７】
0006037289.tif 000014
【図８Ａ】
0006037289.tif 000015
【図８Ｂ】
0006037289.tif 000016
【図９】
0006037289.tif 000017
【図１０】
0006037289.tif 000018