(57)【特許請求の範囲】
【請求項１】
供給される交流を整流する整流手段と、
第１のコンデンサを有し、ノイズをフィルタする第１のフィルタ手段と、
前記第１のフィルタ手段から出力される波形をスイッチングする第１のスイッチング手段と、
第３のコンデンサを備え、前記第１のスイッチング手段から出力される電圧波形の高周波成分をフィルタする第３のフィルタ手段と、
前記第３のフィルタ手段から出力される波形をスイッチングして出力する電圧を制御する第２のスイッチング手段と、
第２のコンデンサを有し、前記第２のスイッチング手段から出力される波形の高周波成分をフィルタする第２のフィルタ手段と、
前記第２のフィルタ手段から電流が供給される直列接続された複数の発光ダイオードと、を備え、
前記第１のコンデンサ、前記第２のコンデンサ及び前記第３のコンデンサを含むすべてのコンデンサは、フィルムコンデンサ又はセラミックコンデンサであり、
前記第１のフィルタ手段は、高圧配線と基準配線との間に設けられた少なくとも２個の前記第１のコンデンサと、２個の当該第１のコンデンサの間の当該高圧配線に直列に挿入されたリアクトルと、を含む低域通過フィルタであって、
前記第２のフィルタ手段から出力される電圧が、約８０Ｖに設定され、
前記第２のスイッチング手段への入力電圧は、約４００Ｖであって、当該第２のスイッチング手段は、前記直列接続された複数の発光ダイオードに予め定められた電流を供給するように制御するとともに、フリッカが視認される周波数より高い約１００ｋＨｚの周波数でスイッチングする
ことを特徴とする発光ダイオード照明。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路及び発光ダイオード照明に関する。
【背景技術】
【０００２】
公報記載の従来技術として、交流入力を二分し、それぞれを全波整流回路で整流する。ただし、二分した交流入力の一方の位相を他方の位相から略９０度ずらす。それらの全波整流の結果を電圧加算回路で加算することで、平滑コンデンサを用いることなく、脈動の少ない直流電源として動作する電源回路が存在する（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−２１７２５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、劣化しやすくライフタイムが極めて短い電解（ケミカル）コンデンサを平滑回路などに用いた電源回路を、電解コンデンサより長いライフタイムを有する発光ダイオードなどの電子部品と組み合わせて一体化すると、発光ダイオードなどの長いライフタイムを有効に利用しづらい。
本発明の目的は、電解コンデンサを用いる場合に比較して、ライフタイムが長い電源回路などを提供することにある。
【課題を解決するための手段】
【０００７】
本発明が適用される発光ダイオード照明は、供給される交流を整流する整流手段と、第１のコンデンサを有し、ノイズをフィルタする第１のフィルタ手段と、第１のフィルタ手段から出力される波形をスイッチングする第１のスイッチング手段と、第３のコンデンサを備え、第１のスイッチング手段から出力される電圧波形の高周波成分をフィルタする第３のフィルタ手段と、第３のフィルタ手段から出力される波形をスイッチングして出力する電圧を制御する第２のスイッチング手段と、第２のコンデンサを有し、第２のスイッチング手段から出力される波形の高周波成分をフィルタする第２のフィルタ手段と、第２のフィルタ手段から電流が供給される直列接続された複数の発光ダイオードと、を備え、第１のコンデンサ、第２のコンデンサ及び第３のコンデンサを含むすべてのコンデンサは、フィルムコンデンサ又はセラミックコンデンサであり、第１のフィルタ手段は、高圧配線と基準配線との間に設けられた少なくとも２個の第１のコンデンサと、２個の第１のコンデンサの間の高圧配線に直列に挿入されたリアクトルと、を含む低域通過フィルタであって、第２のフィルタ手段から出力される電圧が、約８０Ｖに設定され、第２のスイッチング手段への入力電圧は、約４００Ｖであって、第２のスイッチング手段は、直列接続された複数の発光ダイオードに予め定められた電流を供給するように制御するとともに、フリッカが視認される周波数より高い約１００ｋＨｚの周波数でスイッチングすることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、電解コンデンサを用いる場合に比較して、ライフタイムが長い電源回路などが提供できる。
【図面の簡単な説明】
【０００９】
【図１】本実施の形態における発光ダイオード照明の構成の一例を示す図である。
【図２】整流部及び波形整形部を説明する回路図の一例である。
【図３】出力部を説明する回路図の一例である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜発光ダイオード照明１００＞
図１は、本実施の形態における発光ダイオード照明１００の構成の一例を示す図である。
発光ダイオード照明１００は、発光ダイオードアレイ１と発光ダイオードアレイ１に電流を供給する電源回路２とを備えている。
【００１１】
［発光ダイオードアレイ１］
発光ダイオードアレイ１は、複数の発光ダイオードＬＥＤが直列接続されて構成されている。すなわち、複数の発光ダイオードＬＥＤは、それぞれの正極と負極とが交互に接続されている。そして、発光ダイオードアレイ１の両端子が電源回路２の出力端子に接続されている。
発光ダイオードアレイ１は、例えば、２８個の発光ダイオードＬＥＤが直列接続されて構成されている。それぞれの、発光ダイオードＬＥＤは、例えば、順方向電圧２．９Ｖ、順方向電流５２．５ｍＡである。よって、発光ダイオードアレイ１は、電圧約８０Ｖ、電流約５２．５ｍＡが供給されると点灯する。
図１では、例として、４個の発光ダイオードアレイ１を並列している。この場合、電源回路２は、電圧約８０Ｖ、電流約２１４ｍＡを供給する。すなわち、電源回路２は、電力約１７Ｗを供給すればよい。
なお、発光ダイオードアレイ１のＬＥＤの数は、２８個以外であってもよい。発光ダイオードアレイ１の数も１個でもよく、３個を超えてもよい。これらの場合、電源回路２は、発光ダイオードアレイ１におけるＬＥＤの数及び発光ダイオードアレイ１の数に応じた電圧、電流、電力を供給すればよい。
【００１２】
［電源回路２］
電源回路２は、サージアブソーバ１０、ＥＭＣ（Electro-Magnetic Compatibility）フィルタ２０、整流部３０、波形整形部４０、出力部５０及び駆動電源部６０を備えている。
電源回路２において、入力端子からサージアブソーバ１０、ＥＭＣフィルタ２０、整流部３０、波形整形部４０、出力部５０の順に接続されている。出力部５０が出力端子に接続されている。整流部３０が、整流手段の一例である。
電源回路２の入力端子には、交流電源３が接続されている。交流電源３は、いわゆる商用電源であって、電源回路２に交流電力（電圧、電流）を供給する。交流電源３は、例えば、５０Ｈｚ又は６０Ｈｚの８５〜２６５Ｖである。
【００１３】
次に、電源回路２の各構成について説明する。
電源回路２のサージアブソーバ１０は、交流電源３側から電源回路２にサージが侵入することを抑制する。サージアブソーバ１０は、例えば、極性を逆にして並列に接続されたバリスタで構成されている。そして、交流電源３から電源回路２に交流電力（電圧、電流）を供給する２本の電源線の間に設けられている。
【００１４】
ＥＭＣフィルタ２０は、交流電源３側から侵入するノーマルモードノイズ及びコモンモードノイズを除去する。ＥＭＣフィルタ２０は、例えば、フェライトビーズやチョークコイルである。
【００１５】
整流部３０は、交流電源３から供給された交流を直流に変換（整流）する。整流部３０は、例えば、ダイオードブリッジである。
【００１６】
波形整形部４０は、整流部３０により整流された電圧波形を整形する。
出力部５０は、波形整形部４０により整形された波形の電圧を、発光ダイオードアレイ１に供給する電圧及び電流に変換して、発光ダイオードアレイ１に供給（出力）する。
駆動電源部６０は、後述する波形整形部４０の力率制御回路４５及び出力部５０の出力電流制御回路５４に駆動のための電力（電圧、電流）を供給する。
なお、交流電源３とサージアブソーバ１０との間に、過電流時に切れるヒューズを設けてもよい。
【００１７】
次に、波形整形部４０及び出力部５０を詳細に説明する。
（波形整形部４０）
波形整形部４０は、第１フィルタ４１、トランス４２、第１スイッチング回路４３、第２フィルタ４４及び力率制御回路４５を備えている。第１フィルタ４１が、第１のフィルタ手段の一例、第１スイッチング回路４３が、他のスイッチング手段及び第１のスイッチング手段の一例、第２フィルタ４４が第３のフィルタ手段及びフィルタ手段の一例、力率制御回路４５が力率制御手段の一例である。
第１フィルタ４１は、第１スイッチング回路４３を含む高周波発生部からのノイズが外部（入力方向）へ出力されることを軽減（抑制）する。
トランス４２は、一次側を整流部３０により整流された電圧波形が通過する。そして、トランス４２の二次側は、次に説明する第１スイッチング回路４３のオン／オフにより発生する交流成分を取り出すために用いられる。
第１スイッチング回路４３は、力率制御回路４５からの信号によりオン／オフし、オン状態において電流を流すことで、電流波形を電圧波形に近づけて、力率を改善する。
【００１８】
第２フィルタ４４は、第１スイッチング回路４３のオン／オフによって発生する高周波成分を軽減（抑制）する。すなわち、第２フィルタ４４は、低域通過フィルタ（ＬＰＦ）である。
【００１９】
力率制御回路４５は、交流電源３の電圧波形（正弦波波形）を検知するＭＵＬＴ信号、トランス４２からゼロクロスタイミングを検知するゼロクロス（ＺＣＤ（Zero-Crossing Determination））信号、第１スイッチング回路４３に流れる電流を検知する電流検知信号、第２フィルタ４４の出力電圧を検知する電圧検知信号を受信し、第１スイッチング回路４３のオン／オフを制御する信号を送信する。
すなわち、力率制御回路４５は、電流検知信号で検知される電流波形がＭＵＬＴ信号で検知される電圧波形に近づくように、第１スイッチング回路４３をオン／オフさせるタイミング（オンになっている期間）を制御する。
なお、力率制御回路４５は、一つの集積回路（ＰＦＣ（Power Factor Correction）  ＩＣ）として構成されていてもよい。
【００２０】
なお、力率を改善しない場合は、力率制御回路４５を備えなくともよい。
【００２１】
（出力部５０）
出力部５０は、第２スイッチング回路５１、電流検出回路５２、第３フィルタ５３、出力電流制御回路５４及び電源回路５５を備えている。第２スイッチング回路５１が他のスイッチング手段及び第２のスイッチング手段の一例、第３フィルタ５３が第２のフィルタ手段及び他のフィルタ手段の一例である。
第２スイッチング回路５１は、出力電流制御回路５４によって、オン／オフが制御される。これにより、発光ダイオードアレイ１に供給される電圧及び電流が制御される。
電流検出回路５２は、発光ダイオードアレイ１に供給される電流を検知し、出力電流制御回路５４に送信する。
第３フィルタ５３は、第２スイッチング回路５１のオン／オフによって発生する高周波成分を抑制（除去）する。
【００２２】
出力電流制御回路５４は、電流検出回路５２が検出した電流に応じて、発光ダイオードアレイ１に供給する電流が予め定められた値になるように、第２スイッチング回路５１をオン／オフする比率（デューティ比）を設定する。
電源回路５５は、後述する駆動電源部６０から供給される駆動電圧を、出力電流制御回路５４に供給する。なお、電源回路５５は、立ち上げ時に、出力電流制御回路５４に駆動電圧を供給するため、第２スイッチング回路５１の入力側にも接続されている。
出力部５０は、発光ダイオードアレイ１に予め定められた電流を供給する定電流電源として機能する。
【００２３】
（駆動電源部６０）
駆動電源部６０は、波形整形部４０におけるトランス４２の二次巻線に接続されている。そして、力率制御回路４５による第１スイッチング回路４３のオン／オフにより生じた交流成分をトランス４２の二次巻線で取り出して整流する。
駆動電源部６０は、整流した電圧を力率制御回路４５に駆動電圧として供給する。また、出力部５０の電源回路５５を介して、出力電流制御回路５４に駆動電圧として供給する。
なお、駆動電源部６０は、立ち上げ時に、力率制御回路４５に駆動電圧を供給するため、整流部３０の出力側にも接続されている。
【００２４】
（電源回路２の動作）
次に、電源回路２の全体としての動作を説明する。
交流電源３から供給された交流は、サージアブソーバ１０、ＥＭＣフィルタ２０を経由して、整流部３０に入力する。整流部３０は交流を整流する。
そして、整流された波形が、波形整形部４０で整形される。まず、波形整形部４０の第１フィルタ４１で、脈流が軽減される。次いで、力率制御回路４５の制御による第１スイッチング回路４３のオン／オフにより、電流波形が電圧波形に近づけられる。
次いで、出力部５０における出力電流制御回路５４の制御による第２スイッチング回路５１のオン／オフにより、出力部５０から出力される電圧及び電流が制御される。なお、出力電流制御回路５４は、出力される電流を検知して、電流が予め定められた値になるように制御する。
【００２５】
発光ダイオードアレイ１の順方向電圧は、温度によって変化する。温度が高くなると、順方向電圧は低くなる。しかし、出力電流制御回路５４により、発光ダイオードアレイ１に流れる電流が予め定められた値に制御されるため、光量の変動が抑制される。
【００２６】
以下では、整流部３０、波形整形部４０及び出力部５０について詳述する。
図２は、整流部３０及び波形整形部４０を説明する回路図の一例である。波形整形部４０については、主要部分を示している。
【００２７】
整流部３０は、ダイオードＤ１〜Ｄ４から構成されるダイオードブリッジによる全波整流器である。整流部３０の２個の入力端子は、ＥＭＣフィルタ２０及びサージアブソーバ１０を介して交流電源３に接続されている。整流部３０の２個の出力端子は、一方が高圧配線７１に、他方が基準配線７２に接続されている。基準配線７２は、接地電位（ＧＮＤ）などの基準電位に設定され、整流部３０、波形整形部４０、出力部５０で共通である。
なお、整流部３０は、半波整流器であってもよい。
【００２８】
波形整形部４０の第１フィルタ４１は、コンデンサＣ１、Ｃ２、リアクトル（コイル）Ｌ１を備えている。コンデンサＣ１は、リアクトルＬ１より上流側（交流電源３に近い側）において、高圧配線７１と基準配線７２との間に設けられている。リアクトルＬ１は、高圧配線７１に設けられている。コンデンサＣ１、Ｃ２が、第１のコンデンサの一例である。
なお、ここでは、リアクトルＬ１の前後の配線をそれぞれ区別することなく、高圧配線７１と表記する。そして、リアクトルＬ１は、高圧配線７１に設けられていると表現する。他の場合も同様とする。
【００２９】
コンデンサＣ２は、リアクトルＬ１より下流側（発光ダイオードアレイ１に近い側）において、高圧配線７１と基準配線７２との間に設けられている。
リアクトルＬ１は、高周波成分に対して抵抗として働き、コンデンサＣ１とで、第１スイッチング回路４３で発生した電圧波形の低域通過フィルタ（ＬＰＦ）として動作する。
コンデンサＣ１、Ｃ２は、それぞれフィルムコンデンサであって、例えば、定格電圧４５０Ｖ、容量０．２２μＦである。
【００３０】
次に、トランス４２は、一次側が高圧配線７１に設けられている。二次側は、駆動電源部６０及び力率制御回路４５に接続されている。
第１スイッチング回路４３は、ＦＥＴ（電界効果型トランジスタ）１と抵抗Ｒ１とを備えている。ＦＥＴ１は、ドレインが高圧配線７１に接続され、ソースが抵抗Ｒ１を介して基準配線７２に接続されている。そして、ゲートが力率制御回路４５に接続されている（図１参照）。
ＦＥＴ１は、例えば、パワーＦＥＴである。
【００３１】
第１スイッチング回路４３では、ＦＥＴ１がオン／オフすることにより、高圧配線７１から基準配線７２に電流を流す。これにより、電流波形を電圧波形に近づけて、力率を改善する。
抵抗Ｒ１は、ＦＥＴ１がオンのときに流れる電流を検知する（図１参照）。
【００３２】
ＦＥＴ１のドレインの電圧、すなわち、第１スイッチング回路４３が接続された高圧配線７１の部分は、例えば、交流電源３の電圧が８５〜２６５Ｖの範囲内の場合、４００Ｖに設定されている。そして、第１スイッチング回路４３のオン／オフの繰り返し周波数は、例えば、数１０ｋＨｚと、交流電源３の周波数より高く設定されている。この繰り返し周波数が大きいほど、電流波形を電圧波形に近づけられる。
【００３３】
トランス４２の二次側は、第１スイッチング回路４３のオン／オフの繰り返し周波数の交流成分を取り出す。交流成分の電圧は、約５０Ｖ（ピーク電圧）である。駆動電源部６０は、この交流成分を整流して、１８Ｖの駆動電圧を発生する（図１参照）。
【００３４】
第２フィルタ４４は、高圧配線７１と基準配線７２との間に並列に設けられた複数のコンデンサＣ３〜Ｃ６を備えている。コンデンサＣ３〜Ｃ６は、例えば、電解コンデンサよりライフタイムが長いコンデンサ、例えばフィルムコンデンサであって、それぞれが定格電圧４５０Ｖ、容量０．４７μＦである。ここでは、４個のコンデンサＣ３〜Ｃ６を用いたが、容量の大きいフィルムコンデンサを用いて個数を減らしてもよい。コンデンサＣ３〜Ｃ６が、第３のコンデンサ及びコンデンサの一例である。
ここでは、ライフタイムとは、データシートに記載されたライフ（寿命）又は一般に知られているライフ（寿命）をいう。
【００３５】
なお、トランス４２のサイズ制限がある場合は、一次側のインダクタンスを分割する目的で、トランス４２と第１スイッチング回路４３との間の高圧配線７１にリアクトルをさらに設けてもよい。
【００３６】
図３は、出力部５０を説明する回路図の一例である。ここでは、出力部５０の主要部である第２スイッチング回路５１、電流検出回路５２及び第３フィルタ５３を示している。
第２スイッチング回路５１は、ＦＥＴ２とダイオードＤ５とを備えている。ＦＥＴ２は、ドレインが高圧配線７１に接続され、ソースがダイオードＤ５を介して基準配線７２に接続されている。そして、ゲートが出力電流制御回路５４に接続されている（図１参照）。そして、ＦＥＴ２のソースに出力配線７３が接続されている。
ＦＥＴ２も、例えば、ＦＥＴ１と同様にパワーＦＥＴである。
ダイオードＤ５は、基準配線７２から、ＦＥＴ２のソースに向かって電流が流れる方向に接続されている。ダイオードＤ５は、帰還ダイオードである。
【００３７】
第２スイッチング回路５１は、出力電流制御回路５４からの信号がゲートに与えられることにより、オン／オフを繰り返す。オンの期間とオフの期間との比であるデューティ比により、出力配線７３の電圧及び電流が制御される。
出力電流制御回路５４からの信号は、例えば、繰り返し周波数が約１００ｋＨｚであって、デューティ比により、出力配線７３の電圧及び電流が設定される。
【００３８】
電流検出回路５２は、例えば、抵抗Ｒ２である。抵抗Ｒ２は、出力配線７３に設けられている。
抵抗Ｒ２の両端子が出力電流制御回路５４に接続されている（図１参照）。抵抗Ｒ２の両端子間の電圧により、出力配線７３に流れる電流が検出される。出力電流制御回路５４は、この電流に基づいて、第２スイッチング回路５１をオンにする期間を設定し、出力配線７３を流れる電流を予め定められた電流に設定する。
【００３９】
第３フィルタ５３は、出力配線７３に設けられたリアクトルＬ２と、出力配線７３と基準配線７２との間に設けられたコンデンサＣ７とを備えている。リアクトルＬ２は、高周波成分に対して抵抗として働く。
コンデンサＣ７は、電解コンデンサよりライフタイムが長いコンデンサ、例えばフィルムコンデンサであって、例えば、定格電圧１００Ｖ、容量１μＦである。コンデンサＣ７が、第２のコンデンサ及び他のコンデンサの一例である。
【００４０】
出力部５０が発光ダイオードアレイ１に供給する電圧及び電流は、例えば、約８０Ｖ及び約２１４ｍＡに設定されている。
【００４１】
以上説明したように、本実施の形態では、第１フィルタ４１、第２フィルタ４４、第３フィルタ５３が備えるコンデンサＣ１〜Ｃ７を、電解コンデンサよりライフタイムが長いコンデンサ、例えば、フィルムコンデンサとしている。このため、後述するように、電源回路２のライフタイムが、電解コンデンサを用いた場合に比べて、長い。
しかし、電解コンデンサよりライフタイムが長いコンデンサの容量は、同じ体積において、電解コンデンサに比べて小さい。よって、電解コンデンサを用いた場合と同じ容量とすると、体積が大きくなり、回路が大きくなってしまう。
【００４２】
そこで、本実施の形態では、出力部５０から出力される電圧（出力電圧）を、第３フィルタ５３のコンデンサＣ７の代わりに電解コンデンサを用いて構成する場合に比べ、高くしている。例えば、電解コンデンサを用いた場合に一般に用いられる４８Ｖに対して、８０Ｖにしている。コンデンサに蓄積される電荷量は、電圧と容量との積であるので、電圧を高くするほど、容量が小さくてすむ。
さらに、本実施の形態では、発光ダイオードアレイ１に供給する電圧を、第２スイッチング回路５１、すなわち、降圧回路により生成している。これは、第２スイッチング回路５１への入力電圧（例えば、４００Ｖ）と、第２スイッチング回路５１からの出力電圧（例えば、８０Ｖ）との差が小さいため、第２スイッチング回路５１のデューティ比により容易に設定可能であるためである。
【００４３】
一方、第２スイッチング回路５１からの出力電圧を、例えば４８Ｖに設定しようとすると、第２スイッチング回路５１のデューティ比を小さく（オンの期間を短く）設定することになり、制御が難しくなる。
このため、第２スイッチング回路５１の代わりに、トランスを設けて、電圧をさげることが行われる。この場合、トランスの一次側と二次側との間で結合損失が発生し、効率が低下する。
すなわち、本実施の形態では、トランスを用いない（トランスレス）構成としているので、トランスの占める体積が削減できるとともに、効率が高い。
【００４４】
さらに、本実施の形態では、出力部５０の第２スイッチング回路５１のオン／オフの周波数を、例えば、約１００ｋＨｚに設定している。高周波成分（高調波を含む）は、周波数が高いほど、コンデンサにより取り除きやすい。そして、この周波数は、フリッカとして視認し難い。
【００４５】
以上のことから、出力部５０における第３フィルタ５３のコンデンサＣ７の容量を小さく、例えば、容量１μＦとしている。この値は、コンデンサＣ７に電解コンデンサを用いた場合の、例えば、容量６８０μＦに比べて、極めて小さい。
すなわち、出力部５０における第３フィルタ５３のコンデンサＣ７を、電解コンデンサよりライフタイムが長いコンデンサ、例えば、フィルムコンデンサとしても、小さい容量で済ませることができるので、電源回路２における体積の増加を生じにくい。
【００４６】
また、波形整形部４０の第１フィルタ４１のコンデンサＣ１、Ｃ２についても、電解コンデンサよりライフタイムが長いコンデンサ、例えば、フィルムコンデンサとしている。そして、波形整形部４０の第１フィルタ４１のコンデンサＣ１、Ｃ２を、例えば、それぞれ容量０．２μＦとしている。これは、電解コンデンサを用いて構成した場合における、例えば、容量６８０μＦに比べて、極めて小さい。
このため、波形整形部４０の第１フィルタ４１から出力される電圧波形に脈流が残っても、出力部５０の第２スイッチング回路５１への入力電圧を、例えば、約４００Ｖと高くし、第２スイッチング回路５１のオン／オフの周波数を、例えば、約１００ＫＨｚと高くするとともに、出力電圧を、例えば、約８０Ｖと高くしたことにより、脈流の出力部５０からの出力される電圧波形への影響が抑制されている。
【００４７】
次に、電源回路２のライフタイムを、フィルムコンデンサを用いて構成した場合と、電解コンデンサを用いて構成した場合とで、シミュレーションした結果を説明する。
定格電圧４５０Ｖの１０５℃品の電解コンデンサは、データシートによるとライフタイムが２０００時間である。この電解コンデンサを用いた電源回路２を８０℃において電圧３８０Ｖで使用したとすると、ライフタイムは４７０００時間であった。ライフタイムは、故障率が０．０１％となる時間である。
次に、電解コンデンサとして、ライフタイムが８０００時間である定格電圧４５０Ｖの１０５℃品（長寿命品）を用いたとして、８０℃において電圧３８０Ｖで使用したとすると、上記のライフタイムは、９２０００時間であった。
【００４８】
これに対して、ライフタイムが２０００００時間である定格電圧４００Ｖの８５℃品のフィルムコンデンサを用いた電源回路２を、８０℃において電圧３８０Ｖで使用したとすると、上記のライフタイムは、４４９０００時間であった。
【００４９】
一方、発光ダイオードアレイ１を構成するＬＥＤは、輝度が初期の７０％に低下する時間が４００００時間である。
すなわち、電解コンデンサを用いた電源回路２は、ＬＥＤが点灯可能な期間内において、故障が発生する確率が高い。このため、発光ダイオードアレイ１を構成するＬＥＤを点灯可能な期間において使用するには、電源回路２を交換することが必要となる。このため、発光ダイオードアレイ１と電源回路２とを一体に構成することが難しい。例え、発光ダイオードアレイ１と電源回路２とを一体に構成したとしても、電源回路２を交換する作業が発生してしまう。
一方、フィルムコンデンサを用いた電源回路２は、ＬＥＤが点灯可能な期間内において、故障が発生する確率が極めて低い。よって、発光ダイオードアレイ１と電源回路２とを一体に構成することが可能になる。すなわち、電源回路２を交換することを要しない。
【００５０】
以上説明したように、電源回路２に用いられるコンデンサを、電解コンデンサよりライフタイムが長いコンデンサとすることで、電解コンデンサを用いた場合に比べて、電源回路２のライフタイムを長くできる。
【００５１】
なお、電解コンデンサよりライフタイムが長いコンデンサとして、フィルムコンデンサとしたが、他のコンデンサ、例えば、セラミックコンデンサなど、極性を有する電解コンデンサ以外のコンデンサであればよい。また、フィルムコンデンサとしては、フィルムにポリエステル、ポリプロピレン、ポリテトラフルオロエチレン、ポリフェニレンスルファイドなどを用いうる。
また、本実施の形態で示したコンデンサに加え、電解コンデンサよりライフタイムが長いコンデンサをさらに備えていてもよい。
【００５２】
さらに、本実施の形態で示した数値は、一例であって、これらに限定されないことは明らかである。
【００５３】
本実施の形態では、発光ダイオードアレイ１を負荷としたが、他の電子部品を負荷としてもよい。
その他、本発明の趣旨に反しない限りにおいて様々な変形を行っても構わない。
【符号の説明】
【００５４】
１…発光ダイオードアレイ、２…電源回路、３…交流電源、１０…サージアブソーバ、２０…ＥＭＣフィルタ、３０…整流部、４０…波形整形部、４１…第１フィルタ、４２…トランス、４３…第１スイッチング回路、４４…第２フィルタ、４５…力率制御回路、５０…出力部、５１…第２スイッチング回路、５２…電流検出回路、５３…第３フィルタ、５４…出力電流制御回路、５５…電源回路、６０…駆動電源部、７１…高圧配線、７２…基準配線、７３…出力配線、Ｃ１〜Ｃ７…コンデンサ、Ｄ１〜Ｄ５…ダイオード、ＦＥＴ１、ＦＥＴ２…電界効果トランジスタ、Ｌ１、Ｌ２…リアクトル、ＬＥＤ…発光ダイオード、Ｒ１、Ｒ２…抵抗
【図１】
0005998418.tif 000002
【図２】
0005998418.tif 000003
【図３】
0005998418.tif 000004