【事件の表示】
　特願２００２−１５５２９６「半導体素子及びその製造方法」拒絶査定不服審判事件〔平成１５年２月１４日出願公開，特開２００３−４５９６７〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１４年５月２９日（パリ条約による優先権主張２００１年６月１２日，大韓民国）の出願であって，平成１８年１２月１８日付けの拒絶理由通知に対して，平成１９年４月９日に手続補正書及び意見書が提出されたが，同年７月１０日付けで拒絶査定がされ，これに対し，同年１０月１５日に審判請求がされるとともに，同年１１月１４日付けで手続補正書が提出されたものである。
　
第２　平成１９年１１月１４日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正は，特許請求の範囲を補正するものであり，以下のとおりである。
（１）請求項１についての補正事項
　補正前の請求項１の
「前記第２，第３コンタクトホールとその上のトレンチを埋めるよう前記第２バリア金属膜上に各々形成された第２金属配線と，
　を含む」
　との記載を，補正後の請求項１の
「前記第２，第３コンタクトホールとその上のトレンチを埋めるよう前記第２バリア金属膜上に各々形成された第２金属配線と，
　を含み，
　前記第２，第３コンタクトホール上部の各トレンチは，前記第２，第３コンタクトホールよりその幅が更に大きい」
　と補正する。
（２）その他の補正事項
　　ア　補正前の請求項５を削除する。
　　イ　補正前の請求項６〜９を，それぞれ，補正後の請求項５〜８に繰り上げる。
　　ウ　補正前の請求項１０〜１７を，それぞれ，補正後の請求項９〜１６に繰り上げる。
　
２　補正目的の適否
（１）請求項１について
　請求項１についての補正は，補正前の発明特定事項について，「前記第２，第３コンタクトホール上部の各トレンチは，前記第２，第３コンタクトホールよりその幅が更に大きい」ことを技術的に限定するものであるから，特許請求の範囲を減縮する補正に該当する。
（２）その他の補正事項について
　その他の補正事項は，請求項の削除（補正前の請求項５）及び請求項の削除に伴う項番の不整合を解消するための請求項の繰り上げを内容とするものである。
（３）したがって，特許請求の範囲についての本件補正は，平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項１号（請求項の削除），２号（特許請求の範囲の減縮）及び４号（明りょうでない記載の釈明）に掲げる事項を目的とするものである。
　
３　独立特許要件を満たすかどうかの検討
（１）以上のとおり，本件補正は，特許請求の範囲を減縮する補正内容を含むものである。
　そこで，補正後の請求項１に係る発明が，特許出願の際独立して特許を受けることができるものかどうか（平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項に規定する独立特許要件を満たすか）について，以下検討する。
（２）補正発明
　本件補正後の請求項１の記載は，次のとおりである（以下，補正後の請求項１に係る発明を「補正発明」という。）。
　
【請求項１】
「基板上に複数の第１コンタクトホールを有するように形成された第１層間絶縁膜と，
　前記第１層間絶縁膜内の前記第１コンタクトホールに形成された複数の第１金属配線と，
　前記第１金属配線を含む前記基板上に順に形成された第２，第３層間絶縁膜と，
　前記第１金属配線の一定の領域が露出するよう前記第２層間絶縁膜内に形成された第２，第３コンタクトホールと，
　前記第２，第３コンタクトホール上に各々対応するよう前記第３層間絶縁膜に形成されたトレンチと，
　前記第２コンタクトホールとその上のトレンチに順に，形成された第１バリア金属膜とキャパシタ下部電極と誘電体膜とキャパシタ上部電極と，
　前記第２コンタクトホールとその上のトレンチの前記キャパシタ上部電極上と，前記第３コンタクトホールとその上のトレンチとに各々形成された第２バリア金属膜と，
　前記第２，第３コンタクトホールとその上のトレンチを埋めるよう前記第２バリア金属膜上に各々形成された第２金属配線と，
　を含み，
　前記第２，第３コンタクトホール上部の各トレンチは，前記第２，第３コンタクトホールよりその幅が更に大きい
　ことを特徴とする半導体素子。」
　
（３）先願明細書の記載と先願発明
（３−１）先願明細書の記載
　原査定の拒絶の理由に引用された，本願の優先権主張の日前の他の出願であって，その出願後に出願公開された特願平１１−３５８１１４号（特開２００１−１７７０７６号公報参照）の願書に最初に添付した明細書及び図面（以下「先願明細書」という。）には，「半導体装置およびその製造方法」（発明の名称）に関して，図２，図１１〜図１４とともに，次の記載がある。
　　ア　発明の背景等
・「【０００１】
【発明の属する技術分野】本発明は，半導体装置およびその製造方法に関し，特に，配線層の層間に形成されたデュアルダマシン構造のキャパシタを有する半導体装置，およびデュアルダマシンプロセスによりキャパシタと配線とを効率的に形成することができる半導体装置の製造方法に関する。」
・「【００１１】本発明は上記の問題点に鑑みてなされたものであり，したがって本発明は，メモリセル面積の縮小が可能であり，かつ，配線と共有化されたプロセスで形成できるようなキャパシタを有する半導体装置およびその製造方法を提供することを目的とする。」
　　イ　実施形態２
・「【００３４】（実施形態２）図２は本実施形態の半導体装置のキャパシタ部分を表す断面図である。図２に示すように，半導体基板等の下地（不図示）の表面に，例えばＣｕからなる第１配線層１が形成されている。その上層に第１オフセット絶縁膜としてのシリコン窒化膜３と，例えばポリアリールエーテル系樹脂からなりオフセット絶縁膜とはエッチング速度の異なる第１低誘電率膜４と，第２オフセット絶縁膜としてのシリコン酸化膜５と，例えばポリアリールエーテル系樹脂からなりオフセット絶縁膜とはエッチング速度の異なる第２低誘電率膜６と，第３オフセット絶縁膜としてのシリコン酸化膜７との計５層の積層膜からなる層間絶縁膜が形成されている。
【００３５】上記の層間絶縁膜に配線溝８と，その下部の接続孔９とからなるデュアルダマシン構造が形成されている。配線溝８および接続孔９の内部を被覆するように，例えばＴａＮからなり，キャパシタの下部電極となる第１金属層２ｂが形成されている。その表面に，例えばシリコン窒化膜などの誘電膜からなるキャパシタ絶縁膜１０が形成され，さらにその表面に，例えばＴａＮからなり，キャパシタの上部電極となる第２金属層１１が形成されている。第２金属層１１ａの表面に，配線溝８および接続孔９を埋め込むように，例えばＣｕからなる第２配線層１２が形成されている。
【００３６】キャパシタの下部電極である第１金属層２ｂは第１配線層１に，上部電極である第２金属層１１は第２配線層１２に，それぞれ電気的に接続されている。上記の本実施形態の半導体装置によれば，２つの配線層間にキャパシタが形成され，一方の配線層をキャパシタの下部電極として，他方の配線層をキャパシタの上部電極として用いることができるため，キャパシタを有するメモリセルの占有面積を縮小することが可能となる。」
　　ウ　実施形態６
・「【００５７】（実施形態６）次に，上記の実施形態２に示す半導体装置のキャパシタを，デュアルダマシンプロセスによる配線加工との整合性をとりながら形成する方法について説明する。図１１（ａ）に，本実施形態の半導体装置の製造方法により形成されるキャパシタおよび配線の断面図を示す。キャパシタ部分Ａの第２配線層１２と配線部分Ｂの第２配線層１２は同一の導電材料からなる。また，キャパシタ部分Ａの上部電極表層のＴａＮ層１８と配線部分Ｂのバリアメタル層であるＴａＮ層１８は同一の導電材料からなる。
【００５８】本実施形態の半導体装置の製造方法によれば，まず，図１１（ｂ）に示すように，下地の半導体基板（不図示）表面のキャパシタ部分Ａと，配線溝および接続孔からなるデュアルダマシン構造の配線部分Ｂに，例えばＣｕのスパッタリングにより第１配線層１を形成する。その上層に，例えばＣＶＤにより第１オフセット絶縁膜としてのシリコン窒化膜３を，例えば膜厚５０ｎｍで形成する。シリコン窒化膜３の上層に，例えばポリアリールエーテル系の有機膜からなりオフセット絶縁膜とはエッチング速度の異なる第１低誘電率膜４を，例えば膜厚３００ｎｍで形成する。その上層に，例えばＣＶＤにより第２オフセット絶縁膜としてのシリコン酸化膜５を例えば膜厚５０ｎｍで形成する。シリコン酸化膜５の上層に，例えばポリアリールエーテル系の有機膜からなりオフセット絶縁膜とはエッチング速度の異なる第２低誘電率膜６を，例えば膜厚３００ｎｍで形成する。その上層に，例えばＣＶＤにより第３オフセット絶縁膜としてのシリコン酸化膜７を例えば膜厚１００ｎｍで形成する。これにより，デュアルダマシン構造とするための５層の層間絶縁膜が形成される。
【００５９】次に，図１１（ｃ）に示すように，キャパシタ部分Ａの層間絶縁膜にデュアルダマシン構造の配線溝８ａおよび接続孔９ａを形成する。この工程は，実施形態４の図４（ｂ）〜図８（ａ）に示す工程と同様のデュアルダマシンプロセスに従って行う。続いて，配線溝８ａと接続孔９ａの内部およびシリコン酸化膜７上に，例えばＴａＮのスパッタリングにより第１金属層２ｂを形成する。第１金属層２ｂはキャパシタの下部電極となるだけでなく，第１配線層１を構成する材料が層間絶縁膜に拡散するのを防止するバリアメタルとしても作用する。
【００６０】次に，図１２（ａ）に示すように，配線溝８ａと接続孔９ａの内部およびシリコン酸化膜７上に，誘電膜として例えばシリコン窒化膜からなるキャパシタ絶縁膜１０を，例えばプラズマＣＶＤにより膜厚３０ｎｍで形成する。続いて，図１２（ｂ）に示すように，キャパシタ絶縁膜１０の上層に，例えばＴａＮのスパッタリングにより第２金属層１１を形成する。第２金属層１１はキャパシタ絶縁膜１０によって第１金属層２ｂから電気的に絶縁される。第２金属層１１はキャパシタの上部電極となるだけでなく，第２配線層１２を構成する材料が層間絶縁膜に拡散するのを防止するバリアメタルとしても作用する。
【００６１】次に，図１２（ｃ）に示すように，キャパシタ部分Ａを被覆するフォトレジスト１７を形成する。フォトレジスト１７をマスクとしてドライエッチングを行い，キャパシタ部分Ａ以外の第２金属層１１，キャパシタ絶縁膜１０および第１金属層２ｂを除去する。これにより配線部分Ｂは，シリコン酸化膜７が露出した状態となる。その後，フォトレジスト１７を除去する。
【００６２】次に，図１３（ａ）に示すように，キャパシタ部分Ａが第２金属層１１によって被覆された状態で，配線部分Ｂにデュアルダマシンプロセスを行い，配線溝８ｂおよび接続孔９ｂを形成する。この工程は，実施形態４の図４（ｂ）〜図８（ａ）に示す工程と同様のデュアルダマシンプロセスに従って行う。
【００６３】あるいは，上記のようにフォトレジスト１７をマスクとしてキャパシタ部分Ａにのみ第２金属層１１を残し，配線部分Ｂに例えばシリコン窒化膜をエッチングマスクとしたデュアルダマシンプロセスを行うかわりに，第２金属層１１をエッチングマスクとして配線部分Ｂにデュアルダマシンプロセスを行うこともできる。すなわち，実施形態４の図４（ｂ）〜図７（ｂ）に示す工程において，シリコン窒化膜１４を第２金属層１１に変更してもよい。
【００６４】次に，図１３（ｂ）に示すように，配線溝８ａおよび接続孔９ａ内部のキャパシタ絶縁膜１０の表面と，配線溝８ｂおよび接続孔９ｂの内部と，第２金属層１１およびシリコン酸化膜７の上部とに，例えばＴａＮをスパッタリングしてＴａＮ層１８を形成する。ＴａＮ層１８は，キャパシタ部分Ａにおいて第２金属層１１上に積層される。また，ＴａＮ層１８は配線部分Ｂにおいて，配線溝８ｂおよび接続孔９ｂの内部の第２配線層１２を構成する材料が，層間絶縁膜に拡散するのを防止するバリアメタルとしても作用する。
【００６５】次に，図１３（ｃ）に示すように，例えばＣｕの電解めっきにより，配線溝８ａ，８ｂおよび接続孔９ａ，９ｂを埋め込む膜厚２〜５μｍ程度のＣｕ層１２ａを形成する。その後，Ｃｕ層１２ａの表面にＣＭＰを行うことにより，図１１（ａ）に示すように，第２配線層１２を形成する。以上の工程により，図１１（ａ）に示すキャパシタとデュアルダマシン構造の配線が得られる。
【００６６】上記の本実施形態の半導体装置の製造方法によれば，デュアルダマシンプロセスによる配線形成と一部のプロセスを共有化させて，２つの配線層間にキャパシタを形成することが可能となる。デュアルダマシン構造のキャパシタを形成するプロセスを，配線加工のデュアルダマシンプロセスに単純に追加した場合には，例えば，キャパシタの上部電極に接続する配線層を形成した後，キャパシタ部分をフォトレジスト等により被覆して，再度，配線部分にデュアルダマシンプロセスを行うことになる。それに対し，本実施形態の半導体装置の製造方法は，キャパシタ部分と配線部分とのプロセスの整合性がとれるため，半導体装置の製造コストを低減することが可能となる。」
　　エ　発明の効果
・「【発明の効果】本発明の半導体装置によれば，２つの配線層間にキャパシタが形成され，キャパシタを有するメモリセルの占有面積を縮小することが可能となる。本発明の半導体装置の製造方法によれば，配線と共有化されたプロセスで配線層間にキャパシタを形成し，半導体装置の製造コストを低減することが可能となる。」
　　オ　図面の記載
・図１１（ａ）には，接続孔９ａと接続孔９ｂが，第１低誘電率膜４内に形成され，第１配線層１と接続されたものが示されている。
・図１１（ａ）には，配線溝８ａと配線溝８ｂが，それぞれ，接続孔９ａと接続孔９ｂの上に形成され，第２低誘電率膜６内に形成されたものが示されている。
・図１１（ａ）には，配線溝８ａの幅が，接続孔９ａの幅よりも大きく，配線溝８ｂの幅が，接続孔９ｂの幅よりも大きいものが示されている。
　
（３−２）先願発明
　上記ア〜オによれば，先願明細書には，次の発明（以下「先願発明」という。）が記載されているといえる。
　
「半導体基板の上に形成されたＣｕからなる第１配線層１と，
　前記第１配線層１の上に形成された第１低誘電率膜４と，
　前記第１低誘電率膜４の上に形成された第２低誘電率膜６と，
　前記第１低誘電率膜４内に形成され，前記第１配線層１と接続される，接続孔９ａと接続孔９ｂと，
　前記第２低誘電率膜６内に形成され，前記接続孔９ａの上に形成された配線溝８ａと，
　前記第２低誘電率膜６内に形成され，前記接続孔９ｂの上に形成された配線溝８ｂと，
　前記接続孔９ａと前記配線溝８ａの内部に形成されたキャパシタの下部電極であり，バリアメタルとしても作用するＴａＮからなる第１金属層２ｂと，
　前記接続孔９ａと前記配線溝８ａの内部の前記第１金属層２ｂの上に形成されたキャパシタ絶縁膜１０と，
　前記接続孔９ａと前記配線溝８ａの内部の前記キャパシタ絶縁膜１０の上に形成されたキャパシタの上部電極であり，バリアメタルとしても作用するＴａＮからなる第２金属層１１と，
　前記接続孔９ａと前記配線溝８ａの内部の前記第２金属層１１の上に形成されたバリアメタルとして作用するＴａＮ層１８と，
　前記接続孔９ｂと前記配線溝８ｂの内部に形成されたバリアメタルとして作用するＴａＮ層１８と，
　前記ＴａＮ層１８の上に形成され，前記配線溝８ａ，前記配線溝８ｂおよび前記接続孔９ａ，前記接続孔９ｂを埋め込むＣｕ層１２ａと，を含み，
　前記配線溝８ａの幅が，前記接続孔９ａの幅よりも大きく，前記配線溝８ｂの幅が，前記接続孔９ｂの幅よりも大きいことを特徴とする半導体装置。」
（４）対比
（４−１）次に，補正発明と先願発明とを対比する。
　　ア　先願発明の「半導体基板」，「Ｃｕからなる第１配線層１」は，それぞれ，補正発明の「基板」，「第１金属配線」に対応し，また，先願発明の「Ｃｕからなる第１配線層１」は，複数存在することが明らかであるから，先願発明の「半導体基板の上に形成されたＣｕからなる第１配線層１」は，補正発明の「基板上に」「形成された複数の第１金属配線」に相当する。
　　イ　先願発明の「第１低誘電率膜４」，「第２低誘電率膜６」は，それぞれ，補正発明の「第２層間絶縁膜」，「第３層間絶縁膜」に対応するから，先願発明の「前記第１配線層１の上に形成された第１低誘電率膜４と，前記第１低誘電率膜４の上に形成された第２低誘電率膜６」は，補正発明の「前記第１金属配線を含む前記基板上に順に形成された第２，第３層間絶縁膜」に相当する。
　　ウ　先願発明の「接続孔９ａと接続孔９ｂ」は，補正発明の「第２，第３コンタクトホール」に対応し，また，先願発明の「接続孔９ａと接続孔９ｂ」は，「前記第１配線層１と接続される」ものであり，補正発明の「前記第１金属配線の一定の領域が露出する」ことと対応するから，先願発明の「前記第１低誘電率膜４内に形成され，前記第１配線層１と接続される，接続孔９ａと接続孔９ｂ」は，補正発明の「前記第１金属配線の一定の領域が露出するよう前記第２層間絶縁膜内に形成された第２，第３コンタクトホール」に相当する。
　　エ　先願発明の「配線溝８ａ」と「配線溝８ｂ」を併せたものは，補正発明の「トレンチ」に対応するから，先願発明の「前記第２低誘電率膜６内に形成され，前記接続孔９ａの上に形成された配線溝８ａと，前記第２低誘電率膜６内に形成され，前記接続孔９ｂの上に形成された配線溝８ｂ」は，補正発明の「前記第２，第３コンタクトホール上に各々対応するよう前記第３層間絶縁膜に形成されたトレンチ」に相当する。
　　オ　先願発明の「キャパシタの下部電極であり，バリアメタルとしても作用するＴａＮからなる第１金属層２ｂ」は，補正発明の「第１バリア金属膜」，又は「キャパシタ下部電極」に対応し，先願発明の「キャパシタ絶縁膜１０」は，補正発明の「誘電体膜」に対応し，先願発明の「キャパシタの上部電極であり，バリアメタルとしても作用するＴａＮからなる第２金属層１１」は，補正発明の「キャパシタ上部電極」に対応するから，先願発明の「前記接続孔９ａと前記配線溝８ａの内部に形成されたキャパシタの下部電極であり，バリアメタルとしても作用するＴａＮからなる第１金属層２ｂと，前記接続孔９ａと前記配線溝８ａの内部の前記第１金属層２ｂの上に形成されたキャパシタ絶縁膜１０と，
前記接続孔９ａと前記配線溝８ａの内部の前記キャパシタ絶縁膜１０の上に形成されたキャパシタの上部電極であり，バリアメタルとしても作用するＴａＮからなる第２金属層１１」は，補正発明の「前記第２コンタクトホールとその上のトレンチに順に，形成された」「キャパシタ下部電極と誘電体膜とキャパシタ上部電極」に相当する。
　　カ　先願発明の「バリアメタルとして作用するＴａＮ層１８」は，補正発明の「第２バリア金属膜」に対応するから，先願発明の「前記接続孔９ａと前記配線溝８ａの内部の前記第２金属層１１の上に形成されたバリアメタルとして作用するＴａＮ層１８と，前記接続孔９ｂと前記配線溝８ｂの内部に形成されたバリアメタルとして作用するＴａＮ層１８」は，補正発明の「前記第２コンタクトホールとその上のトレンチの前記キャパシタ上部電極上と，前記第３コンタクトホールとその上のトレンチとに各々形成された第２バリア金属膜」に相当する。
　　キ　先願発明の「Ｃｕ層１２ａ」は，補正発明の「第２金属配線」に対応するから，先願発明の「前記ＴａＮ層１８の上に形成され，前記配線溝８ａ，前記配線溝８ｂおよび前記接続孔９ａ，前記接続孔９ｂを埋め込むＣｕ層１２ａ」は，補正発明の「前記第２，第３コンタクトホールとその上のトレンチを埋めるよう前記第２バリア金属膜上に各々形成された第２金属配線」に相当する。
　　ク　先願発明の「前記配線溝８ａの幅が，前記接続孔９ａの幅よりも大きく，前記配線溝８ｂの幅が，前記接続孔９ｂの幅よりも大きいこと」は，補正発明の「前記第２，第３コンタクトホール上部の各トレンチは，前記第２，第３コンタクトホールよりその幅が更に大きい」ことに相当する。
　　ケ　先願発明の「半導体装置」は，補正発明の「半導体素子」に相当する。
（４−２）そうすると，補正発明と先願発明の一致点と相違点は，次のとおりとなる。
　
〔一致点〕
「基板上に形成された複数の第１金属配線と，
　前記第１金属配線を含む前記基板上に順に形成された第２，第３層間絶縁膜と，
　前記第１金属配線の一定の領域が露出するよう前記第２層間絶縁膜内に形成された第２，第３コンタクトホールと，
　前記第２，第３コンタクトホール上に各々対応するよう前記第３層間絶縁膜に形成されたトレンチと，
　前記第２コンタクトホールとその上のトレンチに順に，形成されたキャパシタ下部電極と誘電体膜とキャパシタ上部電極と，
　前記第２コンタクトホールとその上のトレンチの前記キャパシタ上部電極上と，前記第３コンタクトホールとその上のトレンチとに各々形成された第２バリア金属膜と，
　前記第２，第３コンタクトホールとその上のトレンチを埋めるよう前記第２バリア金属膜上に各々形成された第２金属配線と，
　を含み，
　前記第２，第３コンタクトホール上部の各トレンチは，前記第２，第３コンタクトホールよりその幅が更に大きい
　ことを特徴とする半導体素子。」
　
〔相違点〕
〔相違点１〕
　補正発明は，「基板上に複数の第１コンタクトホールを有するように形成された第１層間絶縁膜と，前記第１層間絶縁膜内の前記第１コンタクトホールに形成された複数の第１金属配線」を有するのに対して，先願発明は，補正発明の「基板上に」「形成された複数の第１金属配線」に対応する「半導体基板の上に形成されたＣｕからなる第１配線層１」を有するものの，補正発明の「基板上に複数の第１コンタクトホールを有するように形成された第１層間絶縁膜と，前記第１層間絶縁膜内の前記第１コンタクトホールに形成された複数の第１金属配線」を有するかどうか不明である点。
　
〔相違点２〕
　補正発明は，「第１バリア金属膜とキャパシタ下部電極」を有するのに対して，先願発明は，「キャパシタの下部電極であり，バリアメタルとしても作用するＴａＮからなる第１金属層２ｂ」を有する点。
　
（５）相違点についての検討
（５−１）相違点１について
　　ア　先願発明は，「半導体基板の上に形成されたＣｕからなる第１配線層１」を有する。
　これについて，先願明細書には，「【００３４】（実施形態２）図２は本実施形態の半導体装置のキャパシタ部分を表す断面図である。図２に示すように，半導体基板等の下地（不図示）の表面に，例えばＣｕからなる第１配線層１が形成されている。・・・」と記載されているのみであり，それ以上の具体的な構成については言及されていない。
　　イ　しかしながら，先願明細書の段落【００３９】には「キャパシタを有するメモリセル」が用途として挙げられている点を参酌すれば，「Ｃｕからなる第１配線層１」が平面全体を覆う形で連続しているとは考えられず，むしろ「半導体基板等の下地（不図示）の表面」と同様に，「Ｃｕからなる第１配線層１」の具体的な構成については詳細な記載を省略して，公知技術の採用を前提としているものと解される。
　そして，メモリセルに用いられるキャパシタに接続された配線であれば，平面的に見て，互いに絶縁された複数の配線となるのが通常であり，また，隣接する配線同士を絶縁するためには，配線間に絶縁膜が埋め込まれた構造（逆に言えば，絶縁膜に設けられた溝やコンタクトホールに配線が埋め込まれた構造）となるのが通常であるから，先願発明における「Ｃｕからなる第１配線層１」も，明記はされていないものの，互いに絶縁された複数の第１配線層１間に絶縁膜が埋め込まれた構造（絶縁膜に設けられた複数の溝又はコンタクトホールに複数の第１配線層が埋め込まれた構造）が実質的に想定されているものと認められる。
　　ウ　一方，本願明細書の段落【００２２】には，「まず，図１ａに示すように，シリコン基板１１上に第１層間絶縁膜１２を形成させ，その絶縁層１２に複数の第１コンタクトホールを形成させ，その中に下部Ｃｕ配線１３を形成する・・・」と記載されている。そして，この記載を参照して図１ａを見ると，シリコン基板１１上の絶縁層１２の溝に下部Ｃｕ配線１３が埋め込まれている様子が分かる。
　　エ　そうすると，先願明細書の記載から理解できる先願明細書の「Ｃｕからなる第１配線層１」の構成と，本願明細書の記載から理解できる補正発明の「第１金属配線層」の構成は，物の構造として見れば，実質的に相違しないといえる。
　したがって，先願発明の「半導体基板の上に形成されたＣｕからなる第１配線層１」と，補正発明の「基板上に複数の第１コンタクトホールを有するように形成された第１層間絶縁膜と，前記第１層間絶縁膜内の前記第１コンタクトホールに形成された複数の第１金属配線」とは，実質的に相違しない。
（５−２）相違点２について
　　ア　先願明細書の段落【００５９】には，「次に，図１１（ｃ）に示すように，キャパシタ部分Ａの層間絶縁膜にデュアルダマシン構造の配線溝８ａおよび接続孔９ａを形成する。この工程は，実施形態４の図４（ｂ）〜図８（ａ）に示す工程と同様のデュアルダマシンプロセスに従って行う。続いて，配線溝８ａと接続孔９ａの内部およびシリコン酸化膜７上に，例えばＴａＮのスパッタリングにより第１金属層２ｂを形成する。第１金属層２ｂはキャパシタの下部電極となるだけでなく，第１配線層１を構成する材料が層間絶縁膜に拡散するのを防止するバリアメタルとしても作用する。」と記載されており，先願発明の「キャパシタの下部電極」は，「バリアメタルとしても作用するＴａＮからなる第１金属層２ｂ」である。これに対し，補正発明は，「第１バリア金属膜とキャパシタ下部電極」の二層構造となっている。
　しかし，先願明細書の段落【００５９】の記載は，飽くまでも発明の実施の形態における説明であり，技術的にみても，下部電極をバリアメタルとしても機能する材料で構成しなければならないというものではない。
　　イ　そして，半導体素子用のキャパシタにおいて，層間絶縁膜と下部電極との間で，拡散や反応等の問題がある場合に，両者の間にバリア金属膜を設け，下部電極をバリア金属膜との積層構造とすることは，以下の周知例１〜４に記載されているように，当該技術分野の周知技術である。
　　（ア）周知例１：特開２０００−２６９４５４号公報
　図６及び段落【００１７】次の記載を参照。
・「該第２酸化膜１７及び前記第１酸化膜１４に設けられたホールの内側面を覆うように拡散防止膜１９が形成されており，該拡散防止膜１９の内側面を覆うように白金からなる下部電極２０ｂが形成されている。」
　　（イ）周知例２：特開平８−１３９２９３号公報
　図１及び段落【００３５】の次の記載を参照。
・「このトランジスタ部の上方には，平坦化絶縁膜９に形成されたトレンチ内に，バリアメタル１２，下部電極１３，高誘電率薄膜１４，上部電極１５が順次形成され，薄膜キャパシタが構成されている。」
　　（ウ）周知例３：特開２０００−２０８７４５号公報
　図１及び段落【００２２】の次の記載を参照。
・「コンデンサ２４は，下部電極４４と，誘電体４６と，上部電極４９とを含む。下部電極４４は，例えば，窒化タンタルのような少なくとも１層の導電金属層から形成されている。下部電極４４は，図示のように，窒化タンタルから形成されているような２つの金属層５２，５３を含む。」
　　（エ）周知例４：特開２０００−３４９２５０号公報
　図１及び段落【００２５】の次の記載を参照。
・「なお，溝部１７ａ，１７ｂの表面には，Ｔｉ（チタン）からなる緩衝層１７Ａがスパッタ法により形成されている。この緩衝層１７Ａにより層間絶縁膜１７と下部電極層１８との間の接着を強固にし，同時に相互拡散が阻止されるようになっている。下部電極層１８および上部電極層２０はそれぞれＰｔ（白金）により形成されている。なお，Ｐｔ以外でも，例えばＩｒ（イリジウム），Ｒｕ（ルテニウム），Ｒｈ（ロジウム），Ｐｄ（パラジウム）その他の金属材料により形成しても良い。」
　　ウ　そうすると，先願明細書に接した当業者にとって，先願発明の「キャパシタの下部電極」は，バリア金属膜との積層構造のものでもよいことが直ちに明らかであるから，先願明細書には，キャパシタの下部電極をバリア金属膜との積層構造のものも実質的に開示されているに等しいと認められる。
　したがって，相違点２は，実質的に相違しない。
（６）以上のとおり，上記相違点１，２は，実質的に相違しない。
　したがって，補正発明は，先願発明と同一であり，しかも，本願の発明者が上記先願発明の発明者と同一であるとも，また，本願の出願の時に，その出願人が当該他の出願の出願人と同一であるとも認められないので，補正発明は，特許法第２９条の２の規定により，特許出願の際独立して特許を受けることができないものである。
　
４　以上の次第で，本件補正は，平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので，同法１５９条１項において読み替えて準用する同法５３条１項の規定により，却下すべきものである。
　　
第３　本願発明 
１　以上のとおり，本件補正（平成１９年１１月１４日に提出された手続補正書による補正）は却下されたので，本願の請求項１に係る発明（以下「本願発明」という。）は，本件補正前の請求項１（平成１９年４月９日に提出された手続補正書により補正された請求項１）に記載された，次のとおりのものである。 
 　 
【請求項１】
「基板上に複数の第１コンタクトホールを有するように形成された第１層間絶縁膜と，
　前記第１層間絶縁膜内の前記第１コンタクトホールに形成された複数の第１金属配線と，
　前記第１金属配線を含む前記基板上に順に形成された第２，第３層間絶縁膜と，
　前記第１金属配線の一定の領域が露出するよう前記第２層間絶縁膜内に形成された第２，第３コンタクトホールと，
　前記第２，第３コンタクトホール上に各々対応するよう前記第３層間絶縁膜に形成されたトレンチと，
　前記第２コンタクトホールとその上のトレンチに順に，形成された第１バリア金属膜とキャパシタ下部電極と誘電体膜とキャパシタ上部電極と，
　前記第２コンタクトホールとその上のトレンチの前記キャパシタ上部電極上と，前記第３コンタクトホールとその上のトレンチとに各々形成された第２バリア金属膜と，
　前記第２，第３コンタクトホールとその上のトレンチを埋めるよう前記第２バリア金属膜上に各々形成された第２金属配線と，
を含むことを特徴とする半導体素子。」
　
２　先願明細書の記載と先願発明については，前記第２，３，（３−１），（３−２）において認定したとおりである。
　
３　対比・判断 
　前記第２，１（１），２（１）で検討したように，補正発明は，本件補正前の発明の
「前記第２，第３コンタクトホールとその上のトレンチを埋めるよう前記第２バリア金属膜上に各々形成された第２金属配線と，を含む」
　との記載を，
「前記第２，第３コンタクトホールとその上のトレンチを埋めるよう前記第２バリア金属膜上に各々形成された第２金属配線と，
　を含み，
　前記第２，第３コンタクトホール上部の各トレンチは，前記第２，第３コンタクトホールよりその幅が更に大きい」と限定し，本件補正前の発明に，「前記第２，第３コンタクトホール上部の各トレンチは，前記第２，第３コンタクトホールよりその幅が更に大きい」
　と補正するものである。
　そして，その内容は，補正前の発明特定事項について，「前記第２，第３コンタクトホール上部の各トレンチは，前記第２，第３コンタクトホールよりその幅が更に大きい」ことを技術的に限定するものであった。
　逆に言えば，本件補正前の発明（本願発明）は，補正発明から，この限定をなくしたものである。
　そうすると，本願発明の構成要件をすべて含み，これをより限定したものである補正発明が，前記第２，３において検討したとおり，先願発明と同一なのであるから，本願発明も先願発明と同一の発明といえる。
　そして，本願の発明者が上記先願発明の発明者と同一であるとも，また，本願の出願の時に，その出願人が当該他の出願の出願人と同一であるとも認められないので，本願発明は，特許法第２９条の２の規定により，特許を受けることができない。　
　
第４　結言 
　以上のとおり，本願発明は，特許法第２９条の２の規定により，特許を受けることができない。 
　したがって，他の請求項について検討するまでもなく，本願は拒絶をすべきものである。
　よって，結論のとおり審決する。