【事件の表示】
　特願２００４−５２０３１２「ゲイン調節可能な増幅回路、およびこの増幅回路を備えた送信装置」拒絶査定不服審判事件〔平成１６年　１月２２日国際公開、ＷＯ２００４／００８６３０、平成１７年１２月１５日国内公表、特表２００５−５３８５７７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、２００３年７月８日（パリ条約による優先権主張外国庁受理２００２年７月１０日、ドイツ）を国際出願日とする出願であって、平成１９年８月７日付けで拒絶理由通知がなされ、平成２０年５月２６日付けで拒絶査定がなされ、これに対し、同年９月１日に拒絶査定不服審判の請求がなされるとともに、同年９月２６日付けで手続補正がなされたものである。
　
２．平成２０年９月２６日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２０年９月２６日付けの手続補正を却下する。
　
［理由］
（１）補正後の請求項１に係る発明
　本件手続補正により、特許請求の範囲の請求項１は、
「ゲイン調節可能な増幅回路であって、
　差動信号を供給するための入力端子対（１）と、
　増幅された信号を導出するための出力部（２，２’）と、
　ゲイン係数を付与するための制御入力部（３）と、
　制御側で相互連結された２つのカスコードトランジスタ（６，７）を含み、出力部（２，２’）に接続されたカスコード段（５）と、
　並列接続された複数の差動増幅器（４）であって、そのそれぞれが、入力端子対（１）に接続されている入力部およびＯＮ状態の各差動増幅器のトータルゲインへの電流寄与分を合算するカスコード段（５）に接続されている出力部並びに起動入力部（１１）を有する、複数の差動増幅器（４）と、
　増幅回路の制御入力部（３）に接続される１つの入力部、および複数の出力部であって、制御入力部（３）へ付与されるゲイン係数に応じて１つ以上の差動増幅器（４）を起動するためにそのそれぞれが各差動増幅器（４）の起動入力部（１１）に接続されている、複数の出力部を有する駆動ユニット（１２）と、を備え、
　起動入力部（１１）に適用される信号に応じて基準電流を供給するために、差動増幅器（４）に割り当てられる起動入力部（１１）が、差動増幅器の２つの増幅トランジスタ（１３，１４）とともにカレントミラーを形成するカレントミラートランジスタ（１７）に接続されている増幅回路。」
と補正された。
　
　上記補正は、補正前の請求項１における「カスコード段（５）」を「ＯＮ状態の各差動増幅器のトータルゲインへの電流寄与分を合算する」ものに限定するものであって、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件手続補正後の上記請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について、以下に検討する。
　
（２）引用例
　原査定の拒絶の理由に引用された米国特許第５９７７８２８号明細書（以下、「引用例１」という。）、及び特表平１１−５１３２３５号公報（以下、「引用例２」という。）には、それぞれ、図面とともに次の事項が記載されている。
　
（引用例１）
Ａ．FIELD OF THE INVENTION
   The present invention relates to variable gain amplifiers. The system is particularly useful for communication systems where a wide range of signal levels needs to be handled.（第１欄第１２〜１６行）
（日本語訳：「技術分野
　本発明は、可変ゲイン増幅回路に関するものである。広範囲な信号レベルが扱われる必要のある通信システムに特に有用である。」）
　
Ｂ．In a most preferred embodiment the variable gain amplifier includes two or more amplifier stages, the number of stages being sufficient to provide an adequate range of signal amplification. Each amplifier stage includes two branches, each branch receiving one terminal (Vin+, Vin-) of the input signal pathway. Each branch includes a bipolar junction transistor, the two transistors forming a differential pair. The input signal is applied to the base terminals of the transistors to modulate the current flow in the branches.（第２欄第１２〜２０行）
（日本語訳：「最も好ましい実施例では、可変ゲイン増幅回路は、信号増幅の適切な範囲を提供するのに十分な段数である、２つ以上の増幅段を含んでいる。各増幅段は２つのブランチを含み、各ブランチは、入力信号路の１つの端子（Vin+, Vin-）を受け取る。各ブランチはバイポーラ接合トランジスタを含み、２つのトランジスタで差動対を形成している。入力信号は、ブランチ内の電流を加減するために、トランジスタのベース端子に加えられる。」）
　
Ｃ．One characteristic of this circuit is that, as the number of parallel transistors increases, the capacitance at the output nodes increase as well. As a result, the operating frequency bandwidth of the circuit decreases. In order to correct this deficiency, a cascode stage is added to the multiple-tail transconductance switchable gain amplifier as shown in FIG. 4. The cascode stage is an isolation element that reduces the capacitive feedback admittance of the circuit, thus allowing the circuit to operate over an extended bandwidth. In this example, the feedback admittance would be a measure of the capacity of the circuit to let alternating current flow between its output and its input. The isolation element includes transimpedance buffers (solid state switches tranferring the voltage signal into a current signal) in the form of transistors QC1 400 and QC2 402 that are connected to the collectors of the transistors 404 to 410, respectively. The function of transistors QC1 and QC2 is to separate the output nodes from the high capacitance nodes. As a result, the bandwidth of the circuit is much less affected by its parallel structure. In this embodiment, the gain select circuitry 416 functions in the same manner as in the embodiment described at FIG. 2.
   In the circuits described in FIGS. 3 and 4, the current consumption can be greatly reduced compared to the circuit described in FIG. 2 where one differential pair in each dual-gain stage needs to be turned on for each gain setting. Also, in FIGS. 3 and 4 there is no need for supplementary DC level shifting circuitry between each gain stage as in FIG. 2. This results in less design complexity and even more current savings. For example, considering the case of an eight-gain value amplifier, three dual-gain stages are required for eight gain settings in the configuration of FIG. 2. In this case, three transistor pairs need to be turned on for each gain setting and two level shifters are required between the dual-gain stages. On the other hand, with the configurations in FIGS. 3 and 4, eight differential pairs in parallel are required to realize eight gain settings. Only one differential pair needs to be turned on for each gain setting and no level shifter is required. Since each differential pair in the circuits of FIGS. 3 and 4 is biased with similar current in those of FIG. 2, power consumption is reduced by more than two thirds.（第４欄第１０〜５１行）
（日本語訳：「この回路の１つの特性は、並列のトランジスタ数が増加するにつれて、出力ノードの容量が同様に増加することである。結果的に、この回路が動作する周波数帯域幅が減少する。この欠点を補正するために、図４に示されるように、カスコード段が、複数の後部を有し、ゲインが切り替え可能なトランスコンダクタンス増幅器に付け加えられる。カスコード段は、回路の容量性帰還アドミッタンスを減少する隔離要素で、それにより、回路が拡張した帯域幅で動作することを可能にする。この例において、帰還アドミッタンスは、交流を回路の入出力間に流れさせる、回路の機能の指標になる。隔離要素は、トランスインピーダンス・バッファ（電圧信号を電流信号に変換する固体式のスイッチ）を、トランジスタ４０４〜４１０のコレクタにそれぞれ接続されるトランジスタQC1 ４００及びQC2 ４０２の形で含んでいる。トランジスタQC1 及びQC2 の機能は出力ノードを高容量ノードから分けることである。その結果、回路の帯域幅は、その並列構造によってほとんど影響されない。この実施例では、ゲイン選択回路４１６は、図２で述べられた実施例と同様に機能する。
　図３及び図４で述べられた回路において、電流の消費は、各ゲイン設定のために、各デュアル・ゲイン段に1つの差動対をＯＮ状態とされる必要のある図２で述べられた回路と比較して、大幅に減少している。さらに、図３及び図４では、図２のような各ゲイン段間の追加の直流レベル・シフト回路は必要ない。これによって、設計の複雑さがより低減されるとともに、電流をより消費しなくなる。例えば、８段階のゲイン値を持つ増幅器を考えると、図２の構成では、３つのデュアル・ゲイン段が、８つのゲイン設定のために必要である。この場合、各ゲイン設定のために３つのトランジスタ対がＯＮ状態とされる必要があり、また、デュアル・ゲイン段間で２つのレベル・シフタが必要である。一方、図３及び図４の構成では、８つのゲイン設定を実現するために、並列な８つの差動対が必要とされる。各ゲイン設定のために、１つの差動対だけがＯＮ状態とされる必要があり、また、レベル・シフタは必要ではない。図３及び図４の回路中の各差動対は、図２の回路と同様なバイアスがかけられるので、電力消費は３分の２以上減少される。」）
　
　ここで、
（ア）上記Ｂの「各増幅段は２つのブランチを含み、各ブランチは、入力信号路の１つの端子（Vin+, Vin-）を受け取る。各ブランチはバイポーラ接合トランジスタを含み、２つのトランジスタで差動対を形成している。」という記載及び図４より、各増幅段は該各増幅段に「差動信号を供給するための入力端子対（Vin+, Vin-）」を有しているものと解される。
（イ）図４より、カスコード段（４００及び４０２）のコレクタに接続された出力部（Vout-, Vout+）は、「増幅された信号を導出するための出力部（Vout-, Vout+）」であると解される。
（ウ）図４より、ゲイン値を示す「Digital Control Signal」と記載された信号がゲイン選択回路４１６に入力されているので、可変ゲイン増幅回路は該ゲイン選択回路４１６の入力部に「ゲイン値を付与するための制御入力部」を備えているものと解される。
（エ）図４より、カスコード段（４００及び４０２）のトランジスタQC1 ４００及びQC2 ４０２は、各々のベースが相互に連結されるとともに、ある電圧によって制御されているから、カスコード段（４００及び４０２）は、「制御側で相互連結された２つのカスコードトランジスタ（４００及び４０２）を含」んでいるものと解される。
（オ）図４に記載された複数の差動対の各々は、ゲイン選択回路４１６により電流Ｉ1 ，・・・，Ｉn のＯＮ状態が切り換えられることによって、起動の制御が行われているから、「起動入力部を有する」ものであると解される。
（カ）図４より、ゲイン選択回路４１６は、可変ゲイン増幅回路の制御入力部に接続される「１つの入力部」、および各差動対の起動入力部に接続されている、「複数の出力部」を有するものであると解される。
　
　よって、上記Ａ〜Ｃの記載及び図４を参照すると、引用例１には、実質的に、次の発明が記載されているものと認められる。（以下、「引用例１記載の発明」という。）
「可変ゲイン増幅回路であって、
　差動信号を供給するための入力端子対（Vin+, Vin-）と、
　増幅された信号を導出するための出力部（Vout-, Vout+）と、
　ゲイン値を付与するための制御入力部と、
　制御側で相互連結された２つのカスコードトランジスタ（４００及び４０２）を含み、出力部（Vout-, Vout+）に接続されたカスコード段（４００及び４０２）と、
　並列接続された複数の差動対（４０６及び４０８，・・・，４０４及び４１０）であって、そのそれぞれが、入力端子対（Vin+, Vin-）に接続されている入力部およびカスコード段（４００及び４０２）に接続されている出力部並びに起動入力部を有する、複数の差動対（４０６及び４０８，・・・，４０４及び４１０）と、
　可変ゲイン増幅回路の制御入力部に接続される１つの入力部、および複数の出力部であって、制御入力部へ付与されるゲイン値に応じて１つの差動対（４０６及び４０８，・・・，４０４及び４１０）を起動するためにそのそれぞれが各差動対（４０６及び４０８，・・・，４０４及び４１０）の起動入力部に接続されている、複数の出力部を有するゲイン選択回路４１６と、を備えている可変ゲイン増幅回路。」
　
（引用例２）
Ｄ．「［発明の分野］
　本発明は、アナログフロントエンド回路の分野に関し、特に入力電圧を差動電流に変換するために使用される回路に関する。
［従来技術の説明］
　入力電圧を差動電流に変換する回路は、広い分野、特にＲＦ回路ブロック内において使用されている。これらの電圧・電流変換回路を“アナログフロントエンド”（ＡＦＥ）回路と呼ばれている。それらは一般にｎｐｎトランジスタの差動対を使用して構成され、これらトランジスタはエミッタ結合され、結合されたエミッタ接合部に接続された電流源によりバイアスされる。ギルバートミキサの入力段が一例である。」（第７頁第４〜１３行）
　
Ｅ．「図２は、本発明による低電圧ＡＦＥ回路が示されている。ｎｐｎトランジスタＱ4 およびＱ5 から構成されていることが好ましい差動対は、それらの各ベースで差動入力電圧信号Ｖin+およびＶin-を受信し、Ｖinに応答してそれらの各コレクタで差動電流信号Ｉsig+およびＩsig-を生成するように接続されている。この差動対のエミッタは、接地電位に接続されている。２つのインピーダンスＺ1 およびＺ2 は、一方の端部がトランジスタＱ4 およびＱ5 の各ベースに接続され、それらの反対側の端部が共通ノード10で接続されている。
  ＶinからＩsinへの変換を適切に行うために、トランジスタＱ4 およびＱ5 はバイアスされなければならない。これは、共通ノード10に接続された電流源11により達成される。図２には、この基本的な電流源11が示されており、それは抵抗Ｒref1を介して供給電圧Ｖsupplyに接続されたダイオード接続のトランジスタＱref1を含み、基準電流Ｉref1を生成する。トランジスタＱref1のベースを共通ノード10に接続することにより、２つの電流ミラーが生成され、その一方はトランジスタＱref1およびＱ4 から構成され、他方はトランジスタＱref1およびＱ5 から構成されている。電流源11は、基準電流Ｉref1がトランジスタＱ4 およびＱ5 を通ってミラーされるようにトランジスタＱ4 およびＱ5 の各ベース・エミッタ回路を横切って電圧を強制的に印加する。これらのミラー電流は、トランジスタＱ4 およびＱ5 の直流バイアス電流Ｉbias+およびＩbias-としてそれぞれ機能する。直流バイアス電流Ｉbias+およびＩbias-は、トランジスタＱ4 およびＱ5 のエミッタ面積が等しく、かつそれらの値が以下のようにトランジスタＱref1のエミッタ面積に関連づけられている場合に等しい：
　・・・（中略）・・・
　電流源11の設計は、任意の特定の設計に限定されない。使用される電流源は、システムの要求を満たすＡＦＥ性能を実現するのに十分な、ミラーされた直流バイアス電流Ｉbias+およびＩbias-を生成できることだけが必要である。しかしながら、通常のエミッタ回路電流源のために失われたヘッドルームを回復するために、電流源の素子は、ＶinからＩtotalへの信号路において電圧降下を生じさせるトランジスタＱ4 およびＱ5 の電流回路中に配置されないことが重要である。したがって、ここに記載されたように電流ミラーによりＩbias+およびＩbias-を生成する電流源が好ましい。」（第１０頁第８行〜第１２頁第１８行）
　
　上記Ｄ，Ｅの記載及び図２を参照すると、引用例２には、次の発明が記載されているものと認められる。（以下、「引用例２記載の発明」という。）
「抵抗Ｒref1に適用される信号に応じて基準電流Ｉref1を供給するために、差動対に割り当てられる抵抗Ｒref1が、差動対の２つのトランジスタＱ4 およびＱ5 とともに電流ミラーを形成するトランジスタＱref1に接続されている低電圧ＡＦＥ（アナログフロントエンド）回路。」
　
（３）対比
　本願補正発明と引用例１記載の発明とを対比すると、次のことがいえる。
　
（あ）引用例１記載の発明における「可変ゲイン増幅回路」は、本願補正発明における「ゲイン調節可能な増幅回路」，「増幅回路」に相当する。
　
（い）引用例１記載の発明における「入力端子対（Vin+, Vin-）」，「出力部（Vout-, Vout+）」，「ゲイン値」，「制御入力部」，「２つのカスコードトランジスタ（４００及び４０２）」，「カスコード段（４００及び４０２）」，「差動対（４０６及び４０８，・・・，４０４及び４１０）」，「起動入力部」は、それぞれ、本願補正発明における「入力端子対（１）」，「出力部（２，２’）」，「ゲイン係数」，「制御入力部（３）」，「２つのカスコードトランジスタ（６，７）」，「カスコード段（５）」，「差動増幅器（４）」，「起動入力部（１１）」に相当する。
　
（う）引用例１記載の発明における「ゲイン選択回路４１６」は、複数の差動対（４０６及び４０８，・・・，４０４及び４１０）のうちから１つのＯＮ状態を制御するものである。一方、本願補正発明における「駆動ユニット（１２）」は、「１つ以上の差動増幅器（４）を起動する」ものである。
　そして、「１つ」は「１つ以上」に含まれるから、引用例１記載の発明における「ゲイン選択回路４１６」も、１つ以上の差動増幅器を起動するものであることには変わりがない。
　
　よって、本願補正発明と引用例１記載の発明とは、次の点で一致し、また、相違するものと認められる。
　
（一致点）
　本願補正発明と引用例１記載の発明とは、ともに、
「ゲイン調節可能な増幅回路であって、
　差動信号を供給するための入力端子対と、
　増幅された信号を導出するための出力部と、
　ゲイン係数を付与するための制御入力部と、
　制御側で相互連結された２つのカスコードトランジスタを含み、出力部に接続されたカスコード段と、
　並列接続された複数の差動増幅器であって、そのそれぞれが、入力端子対に接続されている入力部およびカスコード段に接続されている出力部並びに起動入力部を有する、複数の差動増幅器と、
　増幅回路の制御入力部に接続される１つの入力部、および複数の出力部であって、制御入力部へ付与されるゲイン係数に応じて１つ以上の差動増幅器を起動するためにそのそれぞれが各差動増幅器の起動入力部に接続されている、複数の出力部を有する駆動ユニットと、を備えている増幅回路。」
である点。
　
（相違点）
　相違点１：本願補正発明においては、「カスコード段（５）」は１つのみならず２つ以上の「ＯＮ状態の各差動増幅器のトータルゲインへの電流寄与分を合算する」ものであるのに対し、引用例１記載の発明においては、「カスコード段（４００及び４０２）」はＯＮ状態とされた１つの差動対の電流を出力するものである点。
　
　相違点２：本願補正発明においては、「起動入力部（１１）に適用される信号に応じて基準電流を供給するために、差動増幅器（４）に割り当てられる起動入力部（１１）が、差動増幅器の２つの増幅トランジスタ（１３，１４）とともにカレントミラーを形成するカレントミラートランジスタ（１７）に接続されている」のに対し、引用例１記載の発明においては、そのようなものとはなっていない点。
　
（４）判断
　そこで、上記相違点１，２について検討する。
　
（相違点１について）
　ゲイン調節可能な増幅回路において、所望のトータルゲインに応じて１つのみならず２つ以上の差動増幅器をＯＮ状態とするとともに、カスコード段がＯＮ状態の各差動増幅器のトータルゲインへの電流寄与分を合算する構成は、例えば、特開平１１−３１７６３５号公報の段落【０００２】〜段落【０００５】及び図１，図２に記載されているように、周知技術にすぎない。
　したがって、引用例１記載の発明に対して上記周知技術を適用し、可変ゲイン増幅回路において、所望のトータルゲインに応じて１つ以上の差動対をＯＮ状態とするとともに、カスコード段がＯＮ状態の各差動対のトータルゲインへの電流寄与分を合算する構成とすることは、当業者が適宜なし得た設計変更にすぎない。
　
（相違点２について）
　引用例１記載の発明に対して引用例２記載の発明を適用することにより、上記相違点２を当業者が容易に想到し得るかについて、以下に検討する。
　引用例２記載の発明の「低電圧ＡＦＥ回路」は、差動入力電圧を差動出力電流に変換する目的として用いられるものであるが、回路内の各パラメータを適宜選択することにより、差動増幅器として用いることができることは明らかである。
　そして、引用例１記載の発明と引用例２記載の発明は、共に、差動増幅器を形成する差動対を備えたものであるから、引用例１記載の発明の差動対及び起動入力部の代わりに、引用例２記載の発明の差動対、抵抗Ｒref1にて実現される起動入力部、上記差動対の２つのトランジスタとともに電流ミラーを形成するトランジスタを適用して、「起動入力部に適用される信号に応じて基準電流を供給するために、差動増幅器に割り当てられる起動入力部が、差動増幅器の２つの増幅トランジスタとともにカレントミラーを形成するカレントミラートランジスタに接続されている」ものとすることは、当業者が容易に想到し得ることである。
　
（本願補正発明の作用効果について）
　そして、本願補正発明の構成によってもたらされる効果も、引用例１，２記載の発明、及び上記周知技術から、当業者が容易に予測することができる程度のものであって、格別のものとはいえない。
　
　したがって、本願補正発明は、引用例１，２記載の発明、及び上記周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際、独立して特許を受けることができないものである。
　
（５）むすび
　よって、本件手続補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであり、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．補正却下の決定を踏まえた検討
（１）本願発明
　平成２０年９月２６日付けの手続補正は、上記のとおり却下されたので、本願の請求項１に係る発明は、出願当初の特許請求の範囲の請求項１に記載されたとおりの次のものと認める。（以下、「本願発明」という。）
「ゲイン調節可能な増幅回路であって、
　差動信号を供給するための入力端子対（１）と、
　増幅された信号を導出するための出力部（２，２’）と、
　ゲイン係数を付与するための制御入力部（３）と、
　制御側で相互連結された２つのカスコードトランジスタ（６，７）を含み、出力部（２，２’）に接続されたカスコード段（５）と、
　並列接続された複数の差動増幅器（４）であって、そのそれぞれが、入力端子対（１）に接続されている入力部およびカスコード段（５）に接続されている出力部並びに起動入力部（１１）を有する、複数の差動増幅器（４）と、
　増幅回路の制御入力部（３）に接続される１つの入力部、および複数の出力部であって、制御入力部（３）へ付与されるゲイン係数に応じて１つ以上の差動増幅器（４）を起動するためにそのそれぞれが各差動増幅器（４）の起動入力部（１１）に接続されている、複数の出力部を有する駆動ユニット（１２）と、を備え、
　起動入力部（１１）に適用される信号に応じて基準電流を供給するために、差動増幅器（４）に割り当てられる起動入力部（１１）が、差動増幅器の２つの増幅トランジスタ（１３，１４）とともにカレントミラーを形成するカレントミラートランジスタ（１７）に接続されている増幅回路。」
　
（２）引用例
　これに対して、原査定の拒絶の理由に引用された引用例とその記載事項は、上記２．（２）に記載したとおりである。
　
（３）対比・判断
　本願発明は、上記２．で検討した本願補正発明における「
ＯＮ状態の各差動増幅器のトータルゲインへの電流寄与分を合算する
　そうすると、本願発明の構成要件を全て含み、さらに特定の限定を施したものに相当する本願補正発明が、上記２．（４）に記載したとおり、引用例１，２記載の発明、及び上記周知技術に基いて、当業者が容易に発明をすることができたものであるから、上記特定の限定を省いた本願発明は、上記特定の限定について引用した上記周知技術を参酌することなく、引用例１，２記載の発明に基いて、当業者が容易に発明をすることができたものである。
　
（４）むすび
　以上のとおり、本願発明は、引用例１，２記載の発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。