【事件の表示】
　特願２００４−２１７８０５「Ａ／Ｄ変換処理装置」拒絶査定不服審判事件〔平成１７年　６月２３日出願公開、特開２００５−１６７９７２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　
　本願は、特許法第４１条に基づく優先権主張を伴う平成１６年７月２６日（優先日：平成１５年１１月１２日、出願番号：特願２００３−３８２７５６号）の出願であって、平成２１年７月１３日付けで拒絶査定がなされ、これに対して、同年１０月５日に拒絶査定不服審判が請求されるとともに、同日付けで手続補正がなされたものである。
　また、当審において、平成２３年２月８日付けで審査官による前置報告書の内容を添付して審尋を行い、請求人から同年３月２８日に回答書が提出されている。
　
　
第２．補正の却下の決定
　
［結論］
　平成２１年１０月５日付け手続補正（以下、「本件補正」という。）を却下する。
　
［理由］
１．本願発明と補正後発明
　本件補正は、補正前の特許請求の範囲の請求項１に記載された、
　
「制御対象の制御に用いられるアナログ信号をＡ／Ｄ変換して、該アナログ信号の電圧値を表すデータを順次出力するＡ／Ｄ変換手段と、
　該Ａ／Ｄ変換手段からデータが出力される毎に、その今回出力されたデータを含む前記Ａ／Ｄ変換手段からの最新のｍ個（ｍは３以上の整数）のデータを記憶するデータ記憶手段と、
　前記Ａ／Ｄ変換手段からデータが出力されて前記データ記憶手段内のｍ個のデータのうちの１つが更新される毎に、該データ記憶手段内のｍ個のデータの中から、それらを大小順に並べた場合に順番が１番目と最終番目との何れでもない特定番目となるデータ（以下、特定番目データという）を検出するデータ検出手段と、
　該データ検出手段により前記特定番目データが検出される毎に、その検出された前記特定番目データを、前記制御に使用されるデータとして処理結果記憶手段に格納する処理手段と、
　を備えたことを特徴とするＡ／Ｄ変換処理装置。」
　
という発明（以下、「本願発明」という。）を、補正後の特許請求の範囲の請求項１に記載された、
　
「制御対象の制御に用いられるアナログ信号をＡ／Ｄ変換して、該アナログ信号の電圧値を表すデータを順次出力するＡ／Ｄ変換手段と、
　該Ａ／Ｄ変換手段からデータが出力される毎に、その今回出力されたデータを含む前記Ａ／Ｄ変換手段からの最新のｍ個（ｍは３以上の整数）のデータを記憶するデータ記憶手段と、
　前記Ａ／Ｄ変換手段からデータが出力されて前記データ記憶手段内のｍ個のデータのうちの１つが更新される毎に、該データ記憶手段内のｍ個のデータの中から、それらを大小順に並べた場合に順番が１番目と最終番目との何れでもない特定番目となる１つのデータである特定番目データを検出するデータ検出手段と、
　該データ検出手段により前記特定番目データが検出される毎に、その検出された前記特定番目データを、前記制御に使用されるデータとして処理結果記憶手段に格納する処理手段と、
　を備えたことを特徴とするＡ／Ｄ変換処理装置。」
　
という発明（以下、「補正後発明」という。）に変更することを含むものである。
　
２．補正の適否
（１）新規事項の有無、補正の目的要件
　本件補正は、願書に最初に添付した特許請求の範囲、明細書又は図面に記載した事項の範囲内において、補正前の特許請求の範囲の請求項１に記載された「特定番目となるデータ」を、「特定番目となる１つのデータである特定番目データ」に変更するものであり、当該補正事項が付加されることによって発明がさらに限定されたということができるから、本件補正は、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（新規事項）、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号（特許請求の範囲の減縮）の規定に適合している。
　
（２）独立特許要件
　本件補正は特許請求の範囲の減縮を目的とするものを含むものであるから、上記補正後発明が特許出願の際独立して特許を受けることができるものであるかについて以下検討する。
　
［補正後発明］
　上記「１．本願発明と補正後発明」の項で補正後発明として認定したとおりである。
　
［引用発明」
　原査定の拒絶の理由に引用された刊行物である特開平７−１３１３４６号公報（以下、「引用例」という。）には、図面とともに以下の事項が記載されている。
　
（ア）「【請求項１】  アナログ信号をデジタル信号に変換するＡＤコンバータであって、３回のＡＤ変換結果から中央値を出力する手段を具備することを特徴とするＡＤコンバータ。」（２頁１欄２行〜５行）
　
（イ）「【０００１】
【産業上の利用分野】本発明は、集積回路のアナログ−デジタル変換器に関し、特にノイズ除去回路を有するＡＤコンバータに関する。」（２頁１欄１８行〜２１行）
　
（ウ）「【０００２】
【従来の技術】通常、アナログ−デジタル変換器（以後、ＡＤコンバータと記す。）に於いては、外部にノイズが発生した場合、そのノイズを変換し、ノイズのコードを出力する。この為、ＡＤコンバータを登載したセットでは外部ノイズが誤動作を発生させる恐れがあり、ＡＤコンバータの前後にノイズの防止回路を付加する必要がある。しかし、十分なノイズ除去回路を付加しても、電源の瞬時の変動や外部の物理的衝撃等によるノイズは大きさにかかわらず排除する事はたいへん困難であった。」（２頁１欄２２行〜３２行）
　
（エ）「【０００６】
【課題を解決するための手段】第１の発明によるＡＤコンバータは、アナログ信号をデジタル信号に変換するＡＤコンバータであって、３回のＡＤ変換結果から中央値を出力する手段を具備することを特徴とする。」（２頁２欄４行〜８行）
　
（オ）「【００１０】
【作用】第１の発明によれば、１回の変換結果出力に対し、３回の変換結果から中央値の結果だけを変換結果として出力する。これにより、外部ノイズを排除できる。」（２頁２欄１８行〜２１行）
　
（カ）「【００１３】図１に第１及び第２の発明によるノイズ除去回路を有するＡＤコンバータの実施例の構成図を示す。
【００１４】ＩＮはＡＤコンバータのアナログ入力であり、ＯＵＴがアナログ−デジタル変換結果のデジタル出力である。図において、１１は通常のｉビットのＡＤコンバータであり、１ビットのアナログ入力ＩＮをクロックＣＫによりｉビットのデジタル信号に変換する。ＡＤコンバータのノイズ除去回路１２はレジスタ群１３とデータ処理部１４からなる。レジスタ群１３はメモリもしくはレジスタ群であり、ｉビット、ｎ段の構成である。レジスタ群１３はＡＤコンバータ１１でｎ回変換したｉビットのデジタルデータを蓄積する。データ処理部１４は、レジスタ群１３に蓄積されたｎ個のデータの最大値や最小値を求める機能、またある場合にはデータの平均を算出する機能を有している。即ち、ｎ個のｉビットデータより、このシステムの変換結果としてＯＵＴに出力する１つのｉビットの出力を演算処理する部分である。
【００１５】上記した構成にて成るＡＤコンバータは以下のように動作する。ＡＤコンバータ１１は、１ビットのアナログ入力ＩＮをクロックＣＫによりｉビットのデジタル信号に変換する。レジスタ群１３はＡＤコンバータ１１でｎ回変換されたｉビットのデジタルデータを蓄積する。データ処理部１４は、レジスタ群１３に蓄積されたｎ個のデータの最大値や最小値を求め、またある場合にはデータの平均を算出し、ノイズの除去されたアナログ／デジタル変換結果ＯＵＴを出力する。
【００１６】次に、図２に第１の発明によるＡＤコンバータのノイズ除去回路の実施例を示す。図において、Ａはデジタル変換後のｉビットのデジタルデータであり、ＯＵＴはノイズの除去されたデジタル変換結果である。
【００１７】また、ＣＫは変換クロックであり、このシステムの一連の変換に対して３回のパルスが発生し、１クロックパルスに対し１回のＡＤ変換が行われる。そのため、ＡＤコンバータ１１により変換されたデータＡはこの１クロックパルス毎にＤフリップフロップ２０２のＤ入力に入力される。ＰＲはプリセット信号であり、このシステムの一連の変換のイニシャライズ時（または、変換終了後、次回の変換までのあいだ）に発生するパルスである。
【００１８】ＣＫ２はＤフリップフロップ２０２のＤ入力に３回の変換データが入力された後、発生するパルスであり、ＣＬはトランスファーゲート２１２〜２１４の出力をＤフリップフロップ２０８でラッチする為のクロックである。
【００１９】２０１〜２０３、及び２０８はＤ型フリップフロップであり、２０４および２０５はデジタルのコンパレータ、２０６、２０７、２０９〜２１１はＡＮＤゲート、２１２〜２１４はトランスファーゲートである。本図のデータは全てｉビットである為、デジタルコンパレータ２０４、２０５を除いたＤフリップフロップ２０１〜２０３および２０８、ＡＮＤゲート２０６、２０７、２０９〜２１１、トランスファーゲート２１２〜２１４はｉビット構成となっている。」（２頁２欄３５行〜３頁３欄３８行）
　
（キ）「【００２１】本回路の動作は以下に示す様である。まず、プリセット信号ＰＲより、Ｄフリップフロップ２０１はセットされ、Ｄフリップフロップ２０３と２０８はリセットされる。次に、ｉビットの変換データＡが３回にわたりＤフリップフロップ２０２のＤ入力に入力される。その時、デジタルコンパレータ２０４及び２０５においてそれぞれＤフリップフロップ２０２のＱ出力とＤフリップフロップ２０１のＱ出力とのデジタル比較及びＤフリップフロップ２０２のＱ出力とＤフリップフロップ２０３のＱ出力とのデジタル比較が行われる。その結果、２回目のクロックパルスＣＫで、データの最大値はＤフリップフロップ２０３に、最小値はＤフリップフロップ２０１に格納される。３クロック目にＤフリップフロップ２０２のＤ入力に３つ目のデータが入り、クロックＣＫ２でＡＮＤゲート２０９〜２１１のいずれか一つとそれにより選択されるトランスファーゲートで選択され、Ｄフリップフロップ２０１〜２０３の中の中央値がＤフリップフロップ２０８に入力される。以上の一連の処理の結果、３つの変換データＡの中の中央値が信号ＯＵＴとして出力される事になる。」（３頁４欄３０行〜４９行）
　
（ク）「【００２４】また、ＣＫは変換クロックであり、このシステムの一連の変換に対してｎ回のパルスが発生され、１クロックパルスに対し１回のＡＤ変換が行われる。そのため、Ａより変換されたデータはこのクロック毎にＤフリップフロップ２０２のＤ入力に入力される。ＰＲはプリセット信号であり、このシステムの一連の変換のイニシャライズ時（または、変換終了後、次回の変換までのあいだ）に発生するパルスである。」（４頁５欄１０行〜１７行）
　
（ケ）「【００４０】
【発明の効果】第１の発明によるＡＤコンバータは、アナログ信号をデジタル信号に変換するＡＤコンバータであって、３回のＡＤ変換結果から中央値を出力する手段を具備するので、外部のノイズを除去したＡＤ変換を行うＡＤコンバータを提供できる。」（６頁９欄４８行〜１０欄２行）
　
　
　ＡＤコンバータが、アナログ入力を、アナログ入力を表すデジタルデータに変換して出力することは技術常識であり、上記（カ）の「【００１４】ＩＮはＡＤコンバータのアナログ入力であり、ＯＵＴがアナログ−デジタル変換結果のデジタル出力である。図において、１１は通常のｉビットのＡＤコンバータであり、１ビットのアナログ入力ＩＮをクロックＣＫによりｉビットのデジタル信号に変換する。」、「【００１７】また、ＣＫは変換クロックであり、このシステムの一連の変換に対して３回のパルスが発生し、１クロックパルスに対し１回のＡＤ変換が行われる。そのため、ＡＤコンバータ１１により変換されたデータＡはこの１クロックパルス毎にＤフリップフロップ２０２のＤ入力に入力される。」の記載、及び上記技術常識から、引用例記載のＡＤコンバータは、アナログ入力をデジタル信号に変換して、該アナログ入力を表すデータを１クロックパルス毎に出力するといえる。
　
　上記（カ）の「ＡＤコンバータ１１により変換されたデータＡはこの１クロックパルス毎にＤフリップフロップ２０２のＤ入力に入力される。」の記載、上記（キ）の記載、図２の図示、及び技術常識から、引用例記載のＡＤコンバータがデータを出力するタイミングと、レジスタ群がデータを蓄積するタイミングは同期しているといえるから、レジスタ群は、ＡＤコンバータからデータが出力される毎に、その今回出力されたデータを含む前記ＡＤコンバータからのデータを蓄積するといえる。
　
　上記（カ）の「【００１８】ＣＫ２はＤフリップフロップ２０２のＤ入力に３回の変換データが入力された後、発生するパルスであり、ＣＬはトランスファーゲート２１２〜２１４の出力をＤフリップフロップ２０８でラッチする為のクロックである。」の記載、上記（キ）の「ｉビットの変換データＡが３回にわたりＤフリップフロップ２０２のＤ入力に入力される。その時、デジタルコンパレータ２０４及び２０５においてそれぞれＤフリップフロップ２０２のＱ出力とＤフリップフロップ２０１のＱ出力とのデジタル比較及びＤフリップフロップ２０２のＱ出力とＤフリップフロップ２０３のＱ出力とのデジタル比較が行われる。その結果、２回目のクロックパルスＣＫで、データの最大値はＤフリップフロップ２０３に、最小値はＤフリップフロップ２０１に格納される。３クロック目にＤフリップフロップ２０２のＤ入力に３つ目のデータが入り、クロックＣＫ２でＡＮＤゲート２０９〜２１１のいずれか一つとそれにより選択されるトランスファーゲートで選択され、Ｄフリップフロップ２０１〜２０３の中の中央値がＤフリップフロップ２０８に入力される。以上の一連の処理の結果、３つの変換データＡの中の中央値が信号ＯＵＴとして出力される事になる。」の記載、図２の図示、及び技術常識から、引用例記載のデジタルコンパレータ及びＡＮＤゲートは中央値を検出するためのものであるとともに、トランスファーゲートはＤフリップフロップ２０８が出力する中央値を格納するために、Ｄフリップフロップ２０８への入力信号を選択するためのものであるから、引用例記載のトランスファーゲートは、デジタルコンパレータ及びＡＮＤゲートにより中央値が検出される毎に、その検出された前記中央値を、出力されるデータとしてＤフリップフロップに格納するためのものであるといえる。
　
　したがって、上記（ア）〜（ケ）の記載及び図面並びにこの分野における技術常識を考慮すると、上記引用例には以下の発明（以下、「引用発明」という。）が開示されている。
　
「アナログ入力をデジタル信号に変換して、該アナログ入力を表すデータを１クロックパルス毎に出力するＡＤコンバータと、
　該ＡＤコンバータからデータが出力される毎に、その今回出力されたデータを含む前記ＡＤコンバータからのデータを蓄積するレジスタ群と、
　前記ＡＤコンバータからデータが出力されて前記レジスタ群内の３個のデータが更新される毎に、該レジスタ群内の３個のデータの中から、中央値を検出するデジタルコンパレータ及びＡＮＤゲートと、
　該デジタルコンパレータ及びＡＮＤゲートにより前記中央値が検出される毎に、その検出された前記中央値を、出力されるデータとしてＤフリップフロップに格納するトランスファーゲートと、
　を備えたノイズ除去回路を有するＡＤコンバータ。」
　
　
［対比・判断］
　補正後発明と引用発明とを対比する。
　
　引用発明の「アナログ入力」は、補正後発明の「アナログ信号」に相当する。
　引用発明の「アナログ入力をデジタル信号に変換」することは、補正後発明の「アナログ信号をＡ／Ｄ変換」することに相当する。
　引用発明の「１クロックパルス毎に出力する」ことは、当該クロックパルスが複数連続して出力されることを考慮すれば、順次出力することに含まれるから、補正後発明の「順次出力する」ことに相当する。
　引用発明の「ＡＤコンバータ」は、補正後発明の「Ａ／Ｄ変換手段」に相当する。
　引用発明の「３個」は「ｍ個（ｍは３以上の整数）」に含まれるから、補正後発明の「ｍ個（ｍは３以上の整数）」に相当する。
　引用発明の「データを蓄積するレジスタ群」は、補正後発明の「データを記憶するデータ記憶手段」に相当する。
　引用発明の「中央値」は、データを大小順に並べた場合に順番が１番目と最終番目との何れでもない特定番目となる１つのデータの一種であるから、補正後発明の「大小順に並べた場合に順番が１番目と最終番目との何れでもない特定番目となる１つのデータ」に相当する。
　引用発明の「デジタルコンパレータ及びＡＮＤゲート」は中央値を検出するためのものであるから、補正後発明の「データ検出手段」に相当する。
　引用発明の「出力されるデータ」と補正後発明の「使用されるデータ」は、いずれも「データ」である点で一致する。
　引用発明の「Ｄフリップフロップに格納する」ことは、処理されたデータを記憶するＤフリップフロップに格納することと同視し得るといえるから、補正後発明の「処理結果記憶手段に格納する」ことに相当する。
　引用発明の「ノイズ除去回路を有するＡＤコンバータ」は、Ａ／Ｄ変換したデータのノイズ除去処理を行う装置であるといえるから、補正後発明の「Ａ／Ｄ変換処理装置」に相当する。
　したがって、補正後発明と引用発明は、以下の点で一致ないし相違している。
　
（一致点）
「アナログ信号をＡ／Ｄ変換して、該アナログ信号を表すデータを順次出力するＡ／Ｄ変換手段と、
　該Ａ／Ｄ変換手段からデータが出力される毎に、その今回出力されたデータを含む前記Ａ／Ｄ変換手段からのデータを記憶するデータ記憶手段と、
　該データ記憶手段内のｍ個のデータの中から、それらを大小順に並べた場合に順番が１番目と最終番目との何れでもない特定番目となる１つのデータである特定番目データを検出するデータ検出手段と、
　該データ検出手段により前記特定番目データが検出される毎に、その検出された前記特定番目データを、処理結果記憶手段に格納する処理手段と、
　を備えたＡ／Ｄ変換処理装置。」
　
（相違点）
（１）「アナログ信号」及び「データ」に関し、補正後発明では「アナログ信号」及び「データ」がそれぞれ「制御対象の制御に用いられる」もの及び「制御に使用される」ものであり、「データ」がアナログ信号の「電圧値」を表すものであるのに対し、引用発明ではそれらについて詳細が不明である点。
　
（２）「データ記憶手段」に関し、補正後発明では「Ａ／Ｄ変換手段からデータが出力される毎に、その今回出力されたデータを含む前記Ａ／Ｄ変換手段からの最新のｍ個（ｍは３以上の整数）のデータを記憶する」ものであるのに対し、引用発明ではＡ／Ｄ変換手段からデータが出力される毎に記憶はされるが、ｎパルス（補正後発明のｍ個に相当する。）毎に発生するプリセット信号によりイニシャライズされるされるため（上記（ク））、常に前記Ａ／Ｄ変換手段からの最新のｍ個のデータを記憶してはいない点。
　
（３）「データ検出手段」に関し、補正後発明では「Ａ／Ｄ変換手段からデータが出力されて前記データ記憶手段内のｍ個のデータのうちの１つが更新される毎に、該データ記憶手段内のｍ個のデータの中から、それらを大小順に並べた場合に順番が１番目と最終番目との何れでもない特定番目となる１つのデータである特定番目データを検出する」ものであるのに対し、引用発明では「データ記憶手段内のｍ個のデータのうちの１つが更新される毎」に特定番目データを検出するものではない点。
　
　
　そこで、上記相違点について以下検討する。
　
　相違点（１）について以下検討する。
　制御対象の制御に用いられる（制御に使用される）アナログ信号を、当該アナログ信号の電圧値を表すデジタル信号に変換するＡ／Ｄ変換手段は、例えば原査定の拒絶の理由に引用された刊行物である特開２００３−４６３９０号公報（３頁３欄２１行〜２７行記載の「【従来の技術】従来より、例えば、マイクロコンピュータ等からなる制御装置において、制御対象の動作状態等を検出する各種センサからの検出信号（アナログ入力信号Ｖｉｎ）を取り込む際には、図１２（ａ）に示すように、アナログＣＲフィルタ３と、Ａ／Ｄ変換器４と、デジタル移動平均フィルタ６とからなるＡ／Ｄ変換装置が使用されている。」及び１０頁１７行３１行〜３２行記載の「アナログ入力信号Ｖｉｎの信号レベル（電圧レベル）」参照。）、特開２００２−３６８６１３号公報（２頁２欄１０行〜１３行記載の「このモータ装置の概要を示すブロック図である。同図に示されるように、このモータ装置は、モータ１１と、センサ１２と、ＥＣＵ（電子制御装置）１３とを備えている。」、同欄２６行〜２９行記載の「このＥＣＵ１３はＣＰＵ２１及びＡ／Ｄ変換器２２を備えており、ＣＰＵ２１にはそのＡＬＵ（演算回路）にて加算部２１ａが設けられている。」、及び、同欄３９行〜４３行記載の「Ａ／Ｄ変換器２２は、検出信号の電圧値に応じた１０ビットのデジタル値に変換するようになっており、Ａ／Ｄ変換器２２の分解能は１／１０２４となっている。このＡ／Ｄ変換器２２において変換されたデジタル信号はＣＰＵ２１に入力されている。」参照）記載のように、本願優先日以前に当業者に周知の技術であり、引用発明に周知技術を適用することにより、「アナログ信号」及び「データ」がそれぞれ「制御対象の制御に用いられる」もの及び「制御に使用される」ものであり、「データ」がアナログ信号の「電圧値」を表すものとするように構成することは、当業者が容易になし得たことである。
　
　相違点（２）及び（３）について以下まとめて検討する。
　ノイズを除去するフィルタ処理において、最新の所定個のデータを記憶し、そのうちの１つが更新される毎に処理する技術は、摘記にはないが引用例図３のＤフリップフロップＪ１〜Ｊｎも一例であり、他にも例えば、原査定の拒絶の理由に引用された刊行物である特開２００３−４６３９０号公報（３頁３欄２１行〜２７行参照）、特開２００２−３６８６１３号公報（２頁２欄２０行〜２１行）、及び、特開２００２−１３９７６号公報（４頁５欄９行〜２１行）、特開平１−２４４３１３号公報（５頁第１図）、特開２００１−１５９６８４号公報（６頁１０欄２０行〜３２行）、中村尚五、ビギナーズ　デジタル信号処理、日本、1989.11.30発行、第１版、８−９頁（特に、８頁左注「次の出力ｙ（（ｎ＋１）／Ｔ）を得るには１点だけをずらして同じことを行えばよい．つまり，最も古いデータを捨て新しいデータｘ（（ｎ＋１）Ｔ）を加えて，Ｎ点とするのである．」の記載参照。）に記載のように、本願優先日以前に当業者に周知の技術であり、引用発明に周知技術を適用することにより、Ａ／Ｄ変換手段からデータが出力される毎に、その今回出力されたデータを含む前記Ａ／Ｄ変換手段からの最新のｍ個（ｍは３以上の整数）のデータを記憶するデータ記憶手段と、前記Ａ／Ｄ変換手段からデータが出力されて前記データ記憶手段内のｍ個のデータのうちの１つが更新される毎に、該データ記憶手段内のｍ個のデータの中から、それらを大小順に並べた場合に順番が１番目と最終番目との何れでもない特定番目となる１つのデータである特定番目データを検出するデータ検出手段とを備えるように構成することは、当業者が容易になし得たことである。
　
　そして、補正後発明に関する作用・効果も、上記引用発明及び周知技術から当業者が予測し得る範囲内のものである。
　
　したがって、上記補正後発明は上記引用発明及び周知技術に基いて容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
３．結語
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に違反するので、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
　ここで、補正後発明に関する請求人の主張について付言する。
　請求人は、審尋に対する平成２３年３月２８日付け回答書の４頁１行〜２５行において、引用文献１（本審決の引用例）の請求項１に「３回のＡ／Ｄ変換結果から中央値を出力する手段」なるものが記載されているからといって、「アナログ信号のＡ／Ｄ変換毎に、最新のｍ個のＡ／Ｄ変換データのうちの特定番目データを抽出するという本願発明が容易だ」というのは、論理の飛躍がありすぎる旨主張する。
　しかし、原査定の拒絶の理由に引用された刊行物である特開２００３−４６３９０号公報、特開２００２−３６８６１３号公報のほか、ビギナー向けの書籍（中村尚五、ビギナーズ　デジタル信号処理、日本、1989.11.30発行、第１版、８−９頁）に記載されているように、Ａ／Ｄ変換手段からデータが出力される毎に、その今回出力されたデータを含む最新の複数個のデータを記憶し、かかる複数個のデータのうちの１つが更新される毎に、その複数個のデータからフィルタ処理結果としてのデータを求め、処理されたデータとして用いる技術は信号処理の中でも基本的なものであり、当業者に周知のものであるから、当業者であれば、上記引用発明及び周知技術に基いて容易に発明をすることができたものである。
　
　
第３．本願発明について
　
１．本願発明
　平成２１年１０月５日付けの手続補正は上記のとおり却下されたので、本願発明は、「第２．１．本願発明と補正後発明」の項で「本願発明」として認定したとおりである。
　
２．引用発明及び周知技術
　引用発明及び周知技術は、上記「第２．２．（２）独立特許要件」の項中の［引用発明]及び［対比・判断］の項で認定したとおりである。
　
３．対比・判断
　そこで、本願発明と引用発明とを対比するに、本願発明は上記補正後発明から、当該補正に係る構成を省いたものである。
　そうすると、本願発明の構成に上記補正に係る構成を付加した補正後発明が、上記「第２．２．（２）独立特許要件」の項で検討したとおり、当業者が上記引用発明及び周知技術に基いて容易に発明をすることができたものであるから、本願発明も、同様に、当業者が引用発明及び周知技術に基いて容易に発明をすることができたものである。
　そして、本願発明に関する作用・効果も、引用発明及び周知技術から当業者が予測できる範囲内のものである。
　
　
４．むすび
　以上のとおり、本願発明は、上記引用発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　
　
　よって、結論のとおり審決する。