【事件の表示】
　特願２００４−１９５１５１「磁気メモリデバイス」拒絶査定不服審判事件〔平成１７年１月２７日出願公開，特開２００５−２６６９４〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１６年７月１日（パリ条約による優先権主張２００３年７月２日，米国）の出願であって，平成１９年１１月２８日付けで手続補正がなされたところ，平成２０年１月１１日付けで拒絶査定がなされ，これに対し，同年４月２１日に拒絶査定不服審判が請求されたものである。
　
第２　本願発明
　本願の請求項１〜９に係る発明は，平成１９年１１月２８日付けの手続補正により補正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１〜９に記載された事項により特定されるものであり，その内の請求項９に係る発明（以下「本願発明」という。）は，次のとおりのものである。 
「【請求項９】
　電子システム（２００）であって，
　電子装置（２０２）と，前記電子装置（２０２）に電気的に接続されるメモリチップ（１１０）と，を含み，
　前記メモリチップ（１１０）は，
　チップ外面（１５４）とそのチップ外面（１５４）の反対側にある第２のチップ表面（１５８）との間に配置される複数個のメモリアレイ（１２０）と，
　前記チップ外面（１５４）および前記第２のチップ表面（１５８）のうちの少なくとも一方の上に広がる１０より大きい透磁率を有する高透磁性材料からなる磁気遮蔽用のシールド層（１８０）と，を備え，
　前記シールド層（１８０）は，等方性である，電子システム。」
　
第３　先願について（特許法第２９条の２）
１　先願発明
（１）本願の優先権主張の日前の他の出願であって，その出願後に出願公開された特願２００２−２０２０２６号（平成１４年７月１１日出願，特開２００４−４７６５６号公報（平成１６年２月１２日出願公開）参照）の願書に最初に添付した明細書及び図面（以下「先願明細書」という。）には，次の記載がある。
ア　「【０００５】
これらを実現するための不揮発性メモリとして注目されているのが，例えばＭＲＡＭ（Magnetic Random Access Memory）と呼ばれる磁気メモリである（Wang et al., IEEE Trans. Magn. 33 (1997), 4498）。ＭＲＡＭ素子は，ナノ磁性体特有のスピン依存伝導現象に基づく
磁気抵抗効果を利用した半導体磁気メモリ
【０００６】
ＭＲＡＭ素子の情報の書き込みは，マトリックス状に配線したビット線とワード線の交点の合成磁場によって，交叉したセルの磁性スピンを反転させて，その向きを“１”，“０”の情報として記録
イ　「【０００８】
しかしながら，ＭＲＡＭ素子は，その情報の記憶・保持に磁性体を用いるため，ＭＲＡＭ素子の外部磁界の影響で記憶情報が消されたり書き換えられたりする可能性がある。通常，
ＭＲＡＭ素子が実装されるのは，電子機器内部の基板上
基板上には，電子機器の種類にもよるが，
ＭＲＡＭ素子のほかに，半導体素子や通信用素子，超小型モータなどが非常に密に実装
ＭＲＡＭ素子の実用化に当たっては，ＭＲＡＭ素子の記録情報の保持信頼性確保のために，ＭＲＡＭ素子自身の実装方法や磁気シールド方法を工夫し，外部磁界からの耐性を向上させることが必要
ウ　図１を参照して，「【００１８】
ＭＲＡＭ素子１０には，スイッチング用に形成されたトランジスタ部２０に，Ａｌなどのワード線３０を介して，情報が記憶・保持されるＴＭＲ素子部４０が形成され，その上にＡｌなどのビット線５０が形成
トランジスタ部２０下面およびビット線５０上面には，外部磁界からの磁束の侵入を抑制するための第１，第２の磁気シールド層６０ａ，６０ｂがそれぞれ形成
【００１９】
この
ＭＲＡＭ素子１０の実装面側の素子表面であるトランジスタ部２０下面と反対側の素子表面であるビット線５０上面
成
エ　図１を参照して，「【００２２】
第１，第２の磁気シールド層６０ａ，６０ｂは，軟磁性金属を用いて形成されてナノグラニュラー構造を有することによってより高い透磁率を実現する軟磁性層
第１の磁気シールド層６０ａはシリコン基板２１下面に形成
第２の磁気シールド層６０ｂはビット線５０上面に形成
オ　「【００３６】
形成したナノグラニュラー膜の
透磁率は，μ’＝２００，μ”＝２０
（２）上記（１）イによれば，先願明細書に記載された発明は，電子機器内部の基板上に実装されるＭＲＡＭ素子であるから，「電子機器」に関するものである。
（３）上記（１）イによれば，先願明細書には，基板上には，電子機器の種類にもよるが，ＭＲＡＭ素子のほかに，半導体素子や通信用素子，超小型モータなどが非常に密に実装されることが記載されているから，電子機器であって，半導体素子や通信用素子，超小型モータなどと，半導体素子や通信用素子，超小型モータなどと共通の基板上に実装されたＭＲＡＭ素子とを含むことが開示されている。
（４）上記（１）アによれば，先願明細書には，ＭＲＡＭ素子の情報の書き込みは，
マトリックス状に配線したビット線とワード線の交点
交叉したセル
素子を構成するセルがマトリックス状に配置
トランジスタ部２０
ビット線５０
実装面側の素子表面がトランジスタ部２０下面
反対側の素子表面がビット線５０上面
（５）上記（１）ウ及びエによれば，先願明細書には，トランジスタ部２０下面及びビット線５０上面には，外部磁界からの磁束の侵入を抑制するための第１，第２の磁気シールド層６０ａ，６０ｂがそれぞれ形成されていること，第１，第２の磁気シールド層６０ａ，６０ｂは，軟磁性金属を用いて形成されてナノグラニュラー構造を有することによってより高い透磁率を実現する軟磁性層であること，及び，第１の磁気シールド層６０ａはシリコン基板２１下面に形成されており，第２の磁気シールド層６０ｂはビット線５０上面に形成されていることが記載されているから，外部磁界からの磁束の侵入を抑制するために，トランジスタ部２０下面及びビット線５０上面にそれぞれ形成された，ナノグラニュラー構造を有する軟磁性層からなる第１，第２の磁気シールド層６０ａ，６０ｂが開示されている。
（６）上記（１）オによれば，先願明細書には，形成したナノグラニュラー膜の透磁率は，μ’＝２００，μ”＝２０であることが記載されている。
（７）よって，先願明細書には，以下の発明（以下「先願発明」という。）が記載されている。
「電子機器であって，半導体素子や通信用素子，超小型モータなどと，半導体素子や通信用素子，超小型モータなどと共通の基板上に実装されたＭＲＡＭ素子と，を含み，
　実装面側の素子表面であるトランジスタ部２０下面と，反対側の素子表面であるビット線５０上面との間に配置され，素子を構成するマトリックス状のセルと，
　外部磁界からの磁束の侵入を抑制するために，トランジスタ部２０下面及びビット線５０上面にそれぞれ形成された，ナノグラニュラー構造を有する軟磁性層からなる第１，第２の磁気シールド層６０ａ，６０ｂと，を備え，
　形成したナノグラニュラー膜の透磁率は，μ’＝２００，μ”＝２０である，電子機器。」
　
２　本願発明と先願発明との対比
（１）先願発明の「電子機器」，「半導体素子や通信用素子，超小型モータなど」，「ＭＲＡＭ素子」は，本願発明の「電子システム（２００）」，「電子装置（２０２）」，「メモリチップ（１１０）」にそれぞれ相当する。そして，先願発明の「半導体素子や通信用素子，超小型モータなど」と「ＭＲＡＭ素子」とは，共通の基板上に実装されるのであるから，電気的に接続されていることは明らかである。したがって，先願発明の「電子機器であって，半導体素子や通信用素子，超小型モータなどと，半導体素子や通信用素子，超小型モータなどとともに基板上に実装されたＭＲＡＭ素子と，を含」むことは，本願発明の「電子システム（２００）であって，　電子装置（２０２）と，前記電子装置（２０２）に電気的に接続されるメモリチップ（１１０）と，を含」むことに相当する。
（２）先願発明の「反対側の素子表面であるビット線５０上面」，「実装面側の素子表面であるトランジスタ部２０下面」は，本願発明の「チップ外面（１５４）」，「そのチップ外面（１５４）の反対側にある第２のチップ表面（１５８）」にそれぞれ相当する。そして，先願発明の「素子を構成するマトリックス状のセル」は，アレイを構成するものであることは明らかであるから，本願発明の「メモリアレイ（１２０）」に対応する。したがって，先願発明の「実装面側の素子表面であるトランジスタ部２０下面と，反対側の素子表面であるビット線５０上面との間に配置され，素子を構成するマトリックス状のセル」は，本願発明の「チップ外面（１５４）とそのチップ外面（１５４）の反対側にある第２のチップ表面（１５８）との間に配置される複数個のメモリアレイ（１２０）」に対応し，本願発明と先願発明は，本願発明のメモリアレイ（１２０）が複数個であることは別にして，「チップ外面（１５４）とそのチップ外面（１５４）の反対側にある第２のチップ表面（１５８）との間に配置されるメモリアレイ（１２０）」である点で共通する。
（３）引用発明の「ナノグラニュラー構造を有する軟磁性層」は，形成したナノグラニュラー膜の透磁率が，μ’＝２００，μ”＝２０であるから，本願発明の「１０より大きい透磁率を有する高透磁性材料」に相当する。そして，引用発明の「第１，第２の磁気シールド層６０ａ，６０ｂ」は，トランジスタ部２０下面及びビット線５０上面にそれぞれ形成されるのであるから，本願発明の「前記チップ外面（１５４）および前記第２のチップ表面（１５８）のうちの少なくとも一方の上に広がる」ものであることは，明らかである。そうすると，引用発明の「第１，第２の磁気シールド層６０ａ，６０ｂ」は，外部磁界からの磁束の侵入を抑制するためにそれぞれ形成されるのであるから，本願発明の「磁気遮蔽用のシールド層（１８０）」に相当する。したがって，引用発明の「外部磁界からの磁束の侵入を抑制するために，トランジスタ部２０下面及びビット線５０上面にそれぞれ形成された，ナノグラニュラー構造を有する軟磁性層からなる第１，第２の磁気シールド層６０ａ，６０ｂ」は，本願発明の「前記チップ外面（１５４）および前記第２のチップ表面（１５８）のうちの少なくとも一方の上に広がる１０より大きい透磁率を有する高透磁性材料からなる磁気遮蔽用のシールド層（１８０）」に相当する。
（４）以上のことを踏まえると，本願発明と先願発明とは，
「電子システム（２００）であって，
　電子装置（２０２）と，前記電子装置（２０２）に電気的に接続されるメモリチップ（１１０）と，を含み，
　前記メモリチップ（１１０）は，
　チップ外面（１５４）とそのチップ外面（１５４）の反対側にある第２のチップ表面（１５８）との間に配置されるメモリアレイ（１２０）と，
　前記チップ外面（１５４）および前記第２のチップ表面（１５８）のうちの少なくとも一方の上に広がる１０より大きい透磁率を有する高透磁性材料からなる磁気遮蔽用のシールド層（１８０）と，を備えた，電子システム。」
である点で一致し，以下の点で一応相違する。
一応の相違点１：メモリアレイが，本願発明では，複数個であるのに対して，先願発明では，個数については不明な点。
一応の相違点２：シールド層が，本願発明は，等方性であるのに対して，先願発明は，ナノグラニュラー構造を有する軟磁性層からなるものであるが，等方性であるのかについては不明な点。
　
３　当審の判断
（１）上記一応の相違点１について検討する。
ア　まず，メモリアレイを複数個とすることは，例えば下記の周知例１〜４に記載されているように，不揮発性メモリの技術分野において従来周知の技術であるから，メモリアレイを複数個とすることは，当業者が必要により適宜決めればよい技術的な設計事項と認められる。そうすると，先願明細書には，メモリアレイが１個の態様のみが示されているが，メモリアレイの個数を特定することについては何ら記載されていないのであるから，先願発明の内容としては，メモリアレイが複数個の場合を除外しているものではないと解される。
　
周知例１：特開２００３−１１５１９７号公報（平成１５年４月１８日出願公開）
「【００２１】所望の記憶容量の
ＭＲＡＭ装置
小さい複数のアレイ１０（通常は４つ）を階層化してスタック（stack）を形成
各マクロアレイは，１６×１８×４または１６×２０×４のレイアウト
ＭＲＡＭ装置は，複数のマクロアレイを含む
　
周知例２：特開２００２−２１６４６７号公報（平成１４年８月２日出願公開）
「【０００１】
【発明の属する技術分野】本発明はトンネル磁気抵抗素子（以下，「ＴＭＲ素子」又は「セル」という。）をメモリセルとして使う半導体記憶装置（以下，「
ＭＲＡＭ
「【００４８】
セルアレイは，マトリックス状に並ぶ複数のセルアレイ１５１に分割
　
周知例３：特開２００２−２６９９６８号公報（平成１４年９月２０日出願公開）
「【０００１】
【発明の属する技術分野】本発明は，情報を記憶する記憶メモリに関し，特に，
強磁性体を用いた不揮発性メモリ
「【００４５】図４の例では，メモリセルアレイＣＡ１〜ＣＡ３２は，１本のビット線に接続された２５６個のメモリセルをそれぞれ有している。また，
１つのユニットは３２個のメモリセルアレイＣＡ１〜ＣＡ３２で構成
【００４６】したがって，１つのユニットは約８キロビット分のメモリセルを有し，３２個のセンスアンプ群を１度に起動することで，３２ビット分の情報を１回の操作でパラレル読み出しできる。更に，図５に示すように，約６４キロビット分の
１つのメモリチップは８個のユニットＵ１〜Ｕ８で構成
各ユニットＵ１〜Ｕ８は３２個のメモリセルからなるメモリセル群をそれぞれ２５６個づつ有する
　
周知例４：国際公開第０２／０６１７５２号（２００２年８月８日国際公開）
「Referring to FIG. 1, a simplified block diagram is illustrated of
a magnetoresistive memory 10 in accordance with the present 
invention. 
Memory 10 includes first and second spaced apart
magnetoresistive memory banks or arrays 11 and 12
includes a plurality of magnetoresistive memory cells 15 arranged 
in rows and columns. For convenience, 
memory 10 is referred to
herein as an MRAM, which is defined as a Magnetoresistive Random
Access Memory
magnetic tunneling junction (MTJ) cells. For convenience of 
illustration, while it will be understood that a smaller or larger 
array could be used if desired, in this example each memory array 
11 and 12 includes 
a 4x4 array of memory cells 15
rows and five columns, with a central column in each array 11 and 12
serving as a reference column and the remaining four columns being 
actual or data storing columns.
『図１に，本発明による磁気抵抗メモリ１０の概略を示すブロック図を示す。
メモリ１０は，互いに離間した第１及び第２磁気抵抗メモリバンク，すなわちアレイ１１，１２を有し
メモリ１０は，磁気抵抗ランダムアクセスメモリとして定義されるＭＲＡＭ
　
イ　また，本願の出願当初明細書に，メモリアレイを複数個とすることについては，次の記載のみがある。
「【請求項２】
  前記メモリチップ（１１０）が，複数のメモリセル（１２６）を有する
複数のメモリアレイ（１２０）
「【０００３】
  シリコンウェーハは，その上に磁気メモリチップが構築されるプラットフォームを提供する。各磁気メモリチップは
複数の磁気メモリアレイ
「【００１４】
  簡略化された磁気ランダムアクセスメモリ（ＭＲＡＭ）のウェーハ１００の本発明による例示的な実施形態の斜視図が図１に示される。図１およびそれに続くすべての図面において，分かり易くするために，例示されるデバイスの種々の構成要素は必ずしも一定の縮尺で示されていないことは理解されたい。ＭＲＡＭウェーハ１００はシリコンウェーハ１０８を含み，その一方の面上に分離可能なメモリチップ１１０が配置される。分離可能なメモリチップ１１０のそれぞれは，複数のメモリセル（図示せず）を有する
複数のメモリアレイ
【００１５】
  図２は，メモリウェーハ１００から分離された後の簡略化された磁気メモリチップ１１０の本発明による例示的な実施形態を示す。
メモリチップ１１０は，少なくとも１つの，好ましくは複数の磁気メモリアレイ１２０を有する
【００１６】
  図３は，簡略化された磁気メモリアレイ１２０における，ワード線１２２，ビット線１２４，およびメモリセル１２６のそれぞれの関係を示す斜視図である。ワード線１２２はメモリセル１２６の第１の側に配置され，一方，ビット線１２４はワード線１２２とは反
対側にある（図３に関して）メモリセル１２６の第２の側に配置される。例示された実施形態では，ワード線１２２およびビット線１２４は互いに対して直交するように配置される。個々のメモリセル１２６は，指定されたワード線１２２および対応するビット線１２４の一意の組み合わせを介して電気的にアクセスされ得る。ワード線１２２およびビット線１２４はまとめて書込み線と呼ばれる場合があり，メモリセル１２６はビット，またはビットセルと呼ばれる場合もある。図３は単に１つの磁気メモリアレイ１２０を示すことは理解されたい。磁気メモリチップ１１０は
磁気メモリアレイ１２０の複数の層
「【００４０】
  本発明の一実施形態による，集積回路パッケージに収容されて電子装置において用いるのに適したメモリチップ１１０が，概して図１１に１９０で示される。メモリチップ１１０は，ダイパッド１９２上に配置され，かつそれによって支持される。ダイパッド１９２は非導電性であることが好ましい。電気導体１９４がメモリチップ１１０のボンディングパッド１２８を，電子装置（図示せず）の導電性リード１９６に電気的に接続する。ボン
ディングパッド１２８は，ボンディングパッド１２８の少なくとも一部がシールド層１８０を通して，またはそれを越えて露出されるように構成される。メモリチップ１１０およびダイパッド１９２を収容するパッケージ１９８が必要に応じて設けられる。導電性リード１９６はパッケージ１９８を越えて延び，種々の電子装置（図示せず）がメモリチップ１１０に電気的に接続できるようにする。したがって，集積回路パッケージ１９８は，メモリウェーハ１００から分離されたメモリチップ１１０を収容し，
メモリチップ１１０は，チップ外面１６４と第２のチップ表面１６６との間に配置された少なくとも１つのメモリアレイ１２０と，第２のチップ表面１６６上に広がる透磁性のシールド層１８０とを含む
「【００４２】
  第１の表面および第２の表面を含むメモリウェーハが説明されてきた。複数の分離可能なメモリチップが第１の表面上に配置される。外面は分離可能なメモリチップによって画定される。分離可能なメモリチップはそれぞれ，複数のメモリセルを有する
複数のメモリアレイ
　これらの記載によれば，本願の出願当初明細書には，メモリアレイを複数個とすることについては，何らの特別な技術的意義の開示もなく，単に実施例として記載されているにすぎない。したがって，本願発明においてメモリアレイを複数個とすることは，先願発明が実施者の適宜の選択にゆだねていた設計的事項について，メモリアレイの個数について特定してみたにすぎず，その特定に格別の技術的意義を見いだすことはできない。
ウ　さらに，本願の出願当初明細書には，「メモリチップ１１０は，
少なくとも１つの，好ましくは複数の磁気メモリアレイ１２０
少なくとも１つのメモリアレイ１２０
エ　以上のとおり，本願発明のメモリアレイを複数個とするとの構成は，先願発明の技術的範囲に含まれるとみるべきであり，当業者が必要により適宜選択すべき技術的事項にすぎず（前示の周知例１〜４の実施例として，メモリアレイを複数個とすることが，何らの説明もなく記載されていることも，上記の判断の裏付けとなる。），また，メモリアレイを複数個としたことによる格別顕著な効果もない。したがって，本願発明において，メモリアレイを複数個とする構成を採用したことは，本願発明と先願発明との実質的な相違点ということはできない。
　
（２）上記一応の相違点２について検討すると，一般に，磁気シールド材として，等方的なシールド特性を有するものを採用することは，例えば下記の周知例５〜７に記載されているように，磁気シールドの分野における技術常識である。
　そして，先願明細書には，ナノグラニュラー構造を有する軟磁性層が等方性であることについては明記されていないものの，「ＭＲＡＭ素子の実用化に当たっては，ＭＲＡＭ素子の記録情報の保持信頼性確保のために，ＭＲＡＭ素子自身の実装方法や磁気シールド方法を工夫し，
外部磁界からの耐性を向上させることが必要
外部磁界からの磁束の侵入を抑制
　そうすると，本願発明のシールド層が等方性であるという一応の相違点２に係る構成は，先願発明で採用し得る種々の磁気シールド材の特性として，従来周知である等方性であることを特定したにすぎないものというべきであり，先願発明との実質的な相違点とはいえないから，一応の相違点２の存在をもって，本願発明が先願発明とは異なる別の発明であるということはできない。
　
周知例５：特開平７−３３４８１９号公報（平成７年１２月２２日出願公開）
「【０００６】
【発明が解決しようとする課題】図３と図４に示すように，この種の薄膜磁気ヘッドでは，磁気抵抗層４を
磁気シールドするために
下部シールド層１０と上部シールド層１１とで挟まれている
外部磁気がシールド層１０，１１に吸収されるようになっている
上部シールド層１０と下部シールド層１１を構成する磁性材料として主にセンダスト（Ｆｅ−Ａｌ−Ｓｉ系材料）が使用
【０００７】（１）
センダストは磁気等方性材料
　
周知例６：特開２００２−１９０１０５号公報（平成１４年７月５日出願公開）
「【００３６】本発明の薄膜磁気ヘッド用基板は，
磁気シールド膜として機能するＦｅＡｌＳｉ合金膜
「【００４６】平滑化された絶縁膜上に，このような下地金属膜を設けることで，その上に成長させるＦｅＡｌＳｉ合金膜の中心結晶粒径を２０ｎｍ以上１５０ｎｍ以下の範囲内に調節し，しかも，中心結晶粒径に対する結晶粒径の標準偏差を３０％以下に均一化することが可能になる。また，成長した
ＦｅＡｌＳｉ合金膜は磁気的に等方性
　
周知例７：特開２００２−３０１７２６号公報（平成１４年１０月１５日出願公開）
「【０００２】
【従来の技術】導電性を付与されたプラスチックは静電気防止成形品，帯電防止部品，発熱体，電極用材料，電気メッキ用モールド，
磁気シールド材料などに利用
「【００２２】第二は，
磁性体粉末の連続構造体に方向性を与えない場合
磁場の方向を変動させる方法
３次元的な等方性構造体を形成
　
４　まとめ
　以上検討したとおり，本願発明は，先願発明と同一であり，しかも，本願発明の発明者が先願発明の発明者と同一であるとも，また，本願の出願時に，その出願人が上記他の出願の出願人と同一であるとも認められないので，本願発明は，特許法第２９条の２の規定により特許を受けることができない。
　
第４　進歩性について（特許法第２９条第２項）
１　引用例に記載された発明
（１）原査定の拒絶の理由に引用された特開平１１−２３８３７７号公報（平成１１年８月３１日出願公開，以下「引用例」という。）には，次の記載がある。
ア　「【０００１】
【産業上の利用分野】本発明は一般に不揮発性磁気抵抗メモリに関し，特に
不揮発性磁気抵抗型メモリ
イ　「【００１２】
【好適実施例の詳細な説明】上記問題等は少なくとも部分的に解決され，上記の目的等は，
基板上に
位置づけられる不揮発性磁気抵抗メモリ
パッシベーション層は，浮遊磁場から不揮発性磁気メモリを遮へいするためにフェライト材料を含み
ウ　図１を参照して，「【００２２】トータル磁場の値が，センス，ワードおよびデジタルラインの電流から結果として生ずる磁場の和であるという前提のもとセル１０が動作するので，トータル磁場と結合する浮遊磁場が，通常の保存の間にセル１０に影響するのと同様に，書込みまたは読出し動作のいずれかにおける実質的なエラーを生じ得るこたがわかる。例えば，読出し動作の間，トータル磁場が層１１の切換えしきい値よりも高く，かつ層１３の磁気ベクトルを切換えるには十分でない場合，浮遊磁場は，Ｈ８をじのぎ，実質的にそのセル内の情報を切換えるような，十分なトータル磁場を簡単に印加することができる。さらに，メモリセルの多くが非常に小さく，互いに非常に接近して詰め込まれているので，特に大規模アレイにおいては，比較的小さい量の浮遊磁場がメモリセルに実質的に影響し得る。浮遊磁場の問題を緩和するために，
パッシベーション層１８
層１８は，フェライト材料のような不揮発性高透磁率
材料の層から形成
【００２３】このように，層１８は，浮遊磁場に対するセル１０を遮へいすること，並びにセル１０内に内部で発生する磁場を集束することの２つの機能を実行する。遮へい機能のみが所望される場合，層１８は，混合された多量の高透磁率材料を有する典型的なパッシベーション材料（外部の湿気からの良い障壁を提供する任意の便利な誘電体材料など）から形成される。一般に，高透磁率材料は，粉末状態にされ，液状態または準液状態のパッシベーション材料と混合せられ得る。そして次に，高透磁率材料は，そのセルまたはアレイに適用され，若しくはセルの周りにモールドさられる。また，高透磁率材料は，パッシベーション材料に沿ってスパッタリングされるか，若しくはスピンオンされ得る。他の適用技術においては，非常に低コストのデポジション方法として，
フェライト材料のパウダが，パッシベーション層上に，または基板の裏面上に，
スプレイコーティング
エ　図３を参照して，「【００２４】図３において，セル１０に類似するセルのアレイ５０の簡単化した拡大断面図が示されている。
アレイ５０
が
セル５１，５２を含む
複数のセル（例えば５１，５２）が，各個別のセル５１，５２などの間にスペースを有する共通の基板５５上に形成
【００２５】
パッシベーション層６０が，アレイ全体の上に亘って形成
パッシベーション層６０は
フェライト材料の層から形成
（２）上記（１）エによれば，引用例には，アレイ５０がセル５１，５２を含むこと，及び，複数のセル（例えば５１，５２）が，各個別のセル５１，５２などの間にスペースを有する共通の基板５５上に形成されることが記載されている。したがって，引用例には，アレイ５０に含まれる複数のセル（例えば５１，５２）が，共通の基板５５上に形成されること，すなわち，共通の基板５５上に，複数のセル５１，５２を含むアレイ５０が開示されている。
（３）上記（１）イ，ウ及びエによれば，引用例には，パッシベーション層は，浮遊磁場から不揮発性磁気メモリを遮へいするためにフェライト材料を含むこと，パッシベーション層１８は，フェライト材料のような不揮発性高透磁率材料の層から形成されること，及び，パッシベーション層６０が，アレイ全体の上に亘って，フェライト材料の層から形成されることが記載されているから，浮遊磁場から不揮発性磁気メモリを遮へいするために，アレイ５０全体の上に亘って，フェライト材料のような不揮発性高透磁率材料の層から形成されたパッシベーション層６０が開示されている。
（４）上記（１）ア及びイによれば，引用例に記載された発明は，基板上に位置づけられる不揮発性磁気抵抗型メモリに関するものであり，また，図３を参酌すると，「基板５５」及び「不揮発性磁気抵抗型メモリ」等により，チップを構成していることは明らかである。
（５）よって，引用例には，以下の発明（以下「引用発明」という。）が記載されている。
「共通の基板５５上に，複数のセル５１，５２を含むアレイ５０と，
　浮遊磁場から不揮発性磁気メモリを遮へいするために，アレイ５０全体の上に亘って，フェライト材料のような不揮発性高透磁率材料の層から形成されたパッシベーション層６０と，を備えた，
　基板５５上に位置づけられる不揮発性磁気抵抗型メモリからなるチップ。」
　
２　本願発明と引用発明との対比
（１）引用発明の「基板５５上に位置づけられる不揮発性磁気抵抗型メモリからなるチップ」は，本願発明の「メモリチップ（１１０）」に相当する。
（２）引用発明の「パッシベーション層６０」の下，「基板５５」の裏面上は，図３におけるパッシベーション層６０及び基板５５とアレイ５０との位置関係を参酌すると，本願発明の「チップ外面（１５４）」，「そのチップ外面（１５４）の反対側にある第２のチップ表面（１５８）」にそれぞれ相当する。そして，引用発明の「共通の基板５５上に，複数のセル５１，５２を含むアレイ５０」は，同様に図３におけるパッシベーション層６０及び基板５５とアレイ５０との位置関係を参酌すると，パッシベーション層６０と基板５５との間に配置されていることは明らかである。したがって，引用発明の「共通の基板５５上に，複数のセル５１，５２を含むアレイ５０」は，本願発明の「チップ外面（１５４）とそのチップ外面（１５４）の反対側にある第２のチップ表面（１５８）との間に配置される複数個のメモリアレイ（１２０）」に対応し，本願発明と引用発明とは，本願発明のメモリアレイ（１２０）が複数個であることは別にして，「チップ外面（１５４）とそのチップ外面（１５４）の反対側にある第２のチップ表面（１５８）との間に配置されるメモリアレイ（１２０）」である点で共通する。
（３）引用発明の「フェライト材料のような不揮発性高透磁率材料」は，本願発明の「高透磁性材料」に対応する。そして，引用発明の「パッシベーション層６０」は，アレイ５０全体の上に亘って形成されるのであるから，図３におけるパッシベーション層６０とアレイ５０との位置関係を参酌すると，本願発明の「前記チップ外面（１５４）」「の上に広がる」ものであることは，明らかである。そうすると，引用発明の「パッシベーション層６０」は，浮遊磁場から不揮発性磁気メモリを遮へいするために，フェライト材料のような不揮発性高透磁率材料の層から形成されるのであるから，本願発明の「磁気遮蔽用のシールド層（１８０）」に対応する。したがって，引用発明の「浮遊磁場から不揮発性磁気メモリを遮へいするために，アレイ５０全体の上に亘って，フェライト材料のような不揮発性高透磁率材料の層から形成されたパッシベーション層６０」は，本願発明の「前記チップ外面（１５４）および前記第２のチップ表面（１５８）のうちの少なくとも一方の上に広がる１０より大きい透磁率を有する高透磁性材料からなる磁気遮蔽用のシールド層（１８０）」に対応し，本願発明と引用発明とは，本願発明の高透磁性材料が１０より大きい透磁率を有することは別にして，「前記チップ外面（１５４）および前記第２のチップ表面（１５８）のうちの少なくとも一方の上に広がる高透磁性材料からなる磁気遮蔽用のシールド層（１８０）」である点で共通する。
（４）以上のことを踏まえると，本願発明と引用発明とは，
「メモリチップ（１１０）は，
　チップ外面（１５４）とそのチップ外面（１５４）の反対側にある第２のチップ表面（１５８）との間に配置されるメモリアレイ（１２０）と，
　前記チップ外面（１５４）および前記第２のチップ表面（１５８）のうちの少なくとも一方の上に広がる高透磁性材料からなる磁気遮蔽用のシールド層（１８０）と，を備えるもの。」
である点で一致し，以下の点で相違する。
相違点１：本願発明は，電子システム（２００）であって，電子装置（２０２）と，電子装置（２０２）に電気的に接続されるメモリチップ（１１０）とを含むのに対して，引用発明は，本願発明の「メモリチップ（１１０）」に相当する「基板５５上に位置づけられる不揮発性磁気抵抗型メモリからなるチップ」である点。
相違点２：メモリアレイが，本願発明では，複数個であるのに対して，引用発明では，アレイ５０の個数については不明な点。
相違点３：高透磁性材料が，本願発明では，１０より大きい透磁率を有するのに対して，引用発明では，フェライト材料のような不揮発性高透磁率材料の透磁率が明記されていない点。
相違点４：シールド層が，本願発明は，等方性であるのに対して，引用発明では，パッシベーション層６０が等方性であるのかについて不明な点。
　
３　当審の判断
（１）上記相違点１について検討すると，不揮発性メモリを，電子装置と，電子装置に電気的に接続されるメモリチップとを含む電子システムに適用することは，例えば下記の周知例８又は９に記載されているように，不揮発性メモリの技術分野における従来周知の技術である。したがって，不揮発性メモリの一種である引用発明の「基板５５上に位置づけられる不揮発性磁気抵抗型メモリからなるチップ」を，電子装置と，電子装置に電気的に接続されるメモリチップとを含む電子システムに適用し，本願発明の「電子システム（２００）であって，電子装置（２０２）と，前記電子装置（２０２）に電気的に接続されるメモリチップ（１１０）と，を含」む構成とすることは，当業者が容易になし得ることである。
　
周知例８：特開２００３−１２４５３８号公報（平成１５年４月２５日出願公開）
ア　「【０００５】これらの欠点を有さない
不揮発性メモリ
イ　「【０００９】
【発明が解決しようとする課題】近い将来，ＤＲＡＭに代わって強磁性体の磁化方向制御を利用した情報記憶素子，例えば
ＭＲＡＭが多くの電子機器に搭載
ウ　「【００１０】
【課題を解決するための手段】本発明は，上記課題を解決するためになされた情報記憶装置およびその
情報記憶装置を搭載した電子機器
【００１１】本発明の
情報記憶装置は，磁気抵抗効果を利用して情報を記憶する情報記憶素子を備えた情報記憶装置
エ　「【００１９】
【発明の実施の形態】本発明の情報記憶装置に係る第１の実施の形態を，図１の概略構成部分断面図によって説明する。図１では，磁気抵抗効果を利用して情報を記憶する
情報記憶素子として例えばＭＲＡＭ集積回路
【００２０】図１に示すように，基板１１上には情報記憶素子１２が搭載されている。この情報記憶素子１２は基板１１に形成された端子（図示せず）とリード１４によって電気的に接続されている。さらに，基板１１上には上記情報記憶素子１２を覆う樹脂材料１３が形成されていて，上記
情報記憶素子１２はこの樹脂材料１３と基板１１とによって封止
オ　「【００４９】磁気抵抗効果を利用して情報を記憶する
情報記憶素子を備えた情報記憶装置を実装した電子機器
【００５０】前記図５の（１），（２）に示すような，
ノート型パーソナルコンピュータ３１や携帯電話３５等の電子機器は
電子部品，例えば磁気抵抗効果を利用して情報を記憶する情報記憶装置１が実装されたプリント基板２１
カ　上記ア〜オによれば，周知例８に記載された「ＭＲＡＭ」，「電子部品」，「ノート型パーソナルコンピュータ３１や携帯電話３５等の電子機器」は，本願発明の「メモリチップ」，「電子装置」，「電子システム」にそれぞれ相当する。
　
周知例９：特開２００２−６４１８９号公報（平成１４年２月２８日出願公開）
ア　「【０００１】
【発明の属する技術分野】本発明は，主としてメモリ・デバイスに関し，特に
不揮発性磁気メモリ・セルを用いる高速の大容量メモリ
【０００２】
【従来の技術】現在，高速の読み出し及び書き込みが可能な，大容量の不揮発性メモリである
マグネティック・ランダム・アクセス・メモリ（ＭＲＡＭ）
イ　「【００１２】一方，
電子部品
電子機器
プリント配線基板への実装密度
高密度に集積あるいは実装された電子部品
【００１３】このような
電子回路においては，配線基板上の各部品の配置やその間の配線
ウ　上記ア及びイによれば，周知例９に記載された「ＭＲＡＭ」，「電子部品」，「電子機器」は，本願発明の「メモリチップ」，「電子装置」，「電子システム」にそれぞれ相当する。
　
（２）上記相違点２について検討すると，本願発明のメモリアレイを複数個とするとの構成は，当業者が必要により適宜選択すべき技術的事項にすぎず，また，メモリアレイを複数個としたことによる格別顕著な効果もないことは，前示第３，３（１）エのとおりである。したがって，メモリアレイを複数個とすることは，引用発明においても，当業者が必要により適宜選択すべき技術的事項にすぎなかから，本願発明と引用発明との実質的な相違点ということはできない。
　
（３）上記相違点３について検討すると，フェライト材料は，例えば，近角聰信 他 編，“磁性体ハンドブック”，朝倉書店，１０９８頁の「表２１．８ 各種フェライトの磁気特性」によれば，通常１０よりも十分大きな透磁率を有する材料である。そうすると，引用発明の「パッシベーション層６０」は，フェライト材料のような不揮発性高透磁率材料の層から形成されているのであるから，本願発明の高透磁性材料が「１０より大きい透磁率を有する」という相違点３からなる構成は，本願発明と引用発明との実質的な差異と認めることはできない。
　
（４）上記相違点４について検討すると，一般に，磁気シールド材として，等方的なシールド特性を有するものを採用することが，磁気シールドの分野における技術常識であることは，前示第３，３（２）のとおりである。したがって，引用発明の「浮遊磁場から不揮発性磁気メモリを遮へいするために，アレイ５０全体の上に亘って，フェライト材料のような不揮発性高透磁率材料の層から形成されたパッシベーション層６０」を等方性とすることに，格別の困難性を認めることはできない。
　
４　まとめ
　以上検討したとおり，本願発明は，従来周知の技術及び技術常識を勘案することにより，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
第５　むすび
　以上のとおりであるから，本願発明は，特許法第２９条の２及び同法第２９条第２項の規定により特許を受けることができない。したがって，本願は，他の請求項に係る発明について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。