【事件の表示】
　特願２００３−３８２１２１「半導体複合装置、光プリントヘッド、及び画像形成装置」拒絶査定不服審判事件〔平成１６年　６月２４日出願公開、特開２００４−１７９６４６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１５年１１月１２日（優先権主張平成１４年１１月１３日）の出願であって、平成２１年３月２５日に手続補正がなされたところ、同年６月２日付けで拒絶査定がなされ、これに対し、同年９月９日に拒絶査定不服審判請求がなされるとともに、同日付けで手続補正がなされたものである。
　
　
第２　平成２１年９月９日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２１年９月９日付けの手続補正を却下する。
　
［理由］
１　補正の内容  
　平成２１年９月９日付けの手続補正（以下「本件補正」という。）は、補正前の請求項２を、以下のように補正することを含むものである。
　
「基板と、
　前記基板の表面の所定領域に密着形成された薄膜の導電性材料層と、
　少なくとも一つの半導体素子を有し、前記導電性材料層の表面に貼り付けられた１０μｍ以下の厚さでシート状の第１の半導体薄膜と、
　集積回路及び第１の端子領域を有し、前記基板の前記表面に貼り付けられた１０μｍ以下の厚さでシート状の第２の半導体薄膜と、
　前記第１の半導体薄膜の前記半導体素子上から前記基板の前記表面を経由して前記第２の半導体薄膜の前記第１の端子領域上に至る領域に形成され、前記第１の半導体薄膜の前記半導体素子と前記第２の半導体薄膜の前記第１の端子領域とを電気的に接続する薄膜の第１の個別配線層と、
　前記第１の個別配線層下の前記第１の個別配線層のコンタクト領域以外の部分に備えられた層間絶縁膜とを有し、
　前記導電性材料層は前記半導体薄膜を密着接合する接合面を有し、該接合面で前記半導体薄膜を固定するものであり、
　前記半導体素子は前記基板上に複数設けられており、
　前記第１の端子領域は前記半導体素子と一対一に対向されており、
　前記第１の個別配線層は該対向する半導体素子と第１の端子領域の間を接続する
　ことを特徴とする半導体複合装置。」
　
　本件補正は、補正前（平成２１年３月２５日付け手続補正後のもの）の請求項１を削除するとともに、補正前の請求項２において、「半導体素子」について「前記基板上に複数設けられており」との限定を行い、「第１の端子領域」について「前記半導体素子と一対一に対向されており」との限定を行い、「第１の個別配線層」について「該対向する半導体素子と第１の端子領域の間を接続する」との限定を行って、本件補正後の請求項１としたものであるから、上記補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものである。
　
２　独立特許要件 
　そこで、本件補正後の請求項１に係る発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
 　 
（１）刊行物記載の発明
　原査定の拒絶の理由に引用され、本願の優先日前に頒布された刊行物である特開２００１−６８７９５号公報（以下「引用刊行物」という。）には、図とともに以下の事項が記載されている。
　
　ア　「【特許請求の範囲】
【請求項１】基板面に対して垂直に発光又は受光を行なう少なくとも１つの面型光素子において、該面型光素子の形成に必要な保持基板となる第１の基板を除去或は薄膜化して機能層および受・発光、電気的制御を行なう為に必要な該機能層の少なくとも一方の表面に形成された電極から成る面型光素子が、該第１の基板とは異なる第２の基板に、該機能層の表面に形成された電極と該第２の基板上に形成された電極とが電気的接触が得られる様に接着されており、且つ該第２の基板上に該面型光素子を独立に駆動、制御する為の電極配線が形成されていることを特徴とする面型光素子。
・・・
【請求項５】該第２の基板には、該面型光素子を駆動、制御する為のＳｉ集積回路のベアチップがフリップチップ実装されて請求項１乃至４の何れかに記載の面型光素子と集積化されていることを特徴とする光電子融合ＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ−Ｍｏｄｕｌｅ）。」
　
　イ　「【０００１】
【発明の属する技術分野】本発明は、作製が容易で歩留まりの高い２次元アレイ型の構成に適した面型光素子、その製造方法、およびそれをＳｉ集積回路と集積化した光電子融合デバイス、それを用いた光配線装置、光記録装置などに関する。」
　
　ウ　「【００２４】本発明による典型的な光素子では、図１の断面斜視図に示すように、光素子の発光または受光層を含む機能層のみを他の基板に転写した構造となっており、転写後に表面電極を形成している。その構造を簡単に説明する。他の基板として例えばＡｌＮセラミック基板１を用い、面発光レーザが実装される領域には電極２が形成されており、共通電極となっている。面発光レーザ３は該電極２上の一部に形成されたＡｕ／Ｓｎハンダ（不図示）によって、面発光レーザのｐ側電極として形成された電極４と加熱により接合されている。ｎ電極９は基板除去後にパターニングにより作製する。」
　
　エ　「【００２８】［実施例１］本発明による第１の実施例は、面型光素子として面発光レーザを用い、その発光層およびミラー層を含む機能層のみを熱伝導性の良いセラミック基板（ＡｌＮなど）に転写したものである。その断面斜視図を図１に示す。
【００２９】ＡｌＮセラミック基板１上の面発光レーザ３が実装される領域にはＴｉ／Ｐｔ／Ａｕからなる電極２が形成されており、共通電極となっている。面発光レーザ３は、該電極２上の一部に形成されたＡｕ／Ｓｎハンダ（不図示）によって、面発光レーザのｐ側電極として形成されたｎ／Ｐｔ／Ａｕ電極４が共通電極２と加熱により接合されている。このとき、接着方法は、ここでの例のように蒸着やメッキにより形成されたハンダを用いてもよいが、ハンダボールを用いる方法、あるいは導電性接着剤を用いる方法、Ａｕ同志の圧着による方法などでもよい。
【００３０】面発光レーザは、絶縁膜５、ｐ−ＡｌＧａＡｓのＡｌ組成比を１から０．１までの範囲で変えた２種の半導体（例えば、Ａｌ組成比が０．１と０．９のＡｌＧａＡｓ）の交互多層膜から成るＤＢＲ層６、ＡｌＧａＡｓ／ＧａＡｓから成る多重量子井戸活性層をＡｌＧａＡｓスペーサ層でサンドイッチして１波長の厚さとした共振器層７、ｎ−ＡｌＧａＡｓ多層膜から成るＤＢＲ層８、ｎ側電極となるＡｕＧｅ／Ａｕ層９から成る。・・・また、発光領域となる部分１０は１５μｍφの円筒形としており、ｐ−ＤＢＲミラー６側に電流狭窄のためのポリイミド１１が埋め込まれている。このような構造の面発光レーザ３は、ｎ−ＧａＡｓ基板上に機能層をエピタキシャル成長したのちに加工したもので、ｐ側電極４を上記のようにセラミック基板１に接合してから、該ＧａＡｓ基板を除去して成るものである。
【００３１】以上は面発光レーザの構造の一例を示しているが、電流狭窄構造としては、ｐ−ＤＢＲ層１０のＡｌ組成比の高い層のみ横方向に酸化してＡｌｘＯｙとする選択酸化の手法を用いたり、プロトン注入で機能層の周りに絶縁層を形成したりする構造も採り得る。・・・
【００３２】また、図１では４つの面発光レーザ３が２次元アレイ状に実装されているが、もちろん個数に限定はない。また、図７のように１次元アレイとして並べてもよい。この場合、面発光レーザ上を他の面発光レーザからの電気配線が通ることがないので、絶縁層としてのポリイミドはＧａＡｓ表面には必要なく、素子の端面に図２（ａ）の符号１９のような絶縁層を形成し、ＡｌＮ基板１側の電極２との絶縁を保てる膜を形成しておけばよい。
・・・
【００３４】ｎ側電極９の配線やＳｉ−ＩＣ２０との接続の仕方を含めた断面図および平面図を図２に示す。図２（ａ）は面発光レーザ部分のみを説明するための図であり図２（ｂ）のＡ−Ａ’断面図である。図１と同じ部分に相当する部分には同じ番号を付している。
【００３５】面発光レーザ３の構造についてはすでに説明した通りであり、素子分離溝にはポリイミド１２を埋め込んでいる。面発光レーザの最表面には絶縁層として感光性ポリイミド１３を形成し、光取り出し部に窓１４を電極コンタクト部にホール１７をパターニングにより形成する。該ホール１７を介して電極コンタクトを取り、電極配線１５を介してセラミック基板１上まで引き出す。符号１６は電極配線のうち奥に見えているものである。面発光レーザ３のサイドウォールにも絶縁性を保つために、表面上のポリイミドパターニングのときにセルフアラインでポリイミド１９を形成している。すなわち、素子表面にポリイミドを塗布して全面を覆った後、Ｏ２プラズマなどでエッチングするとセルフアラインで該サイドウォールにポリイミドが残る。
【００３６】図２（ｂ）の平面図では、ロジック信号から面発光レーザを駆動させるためのＳｉ−ＩＣのベアチップ２０が同一セラミック基板１上にフリップチップ実装されており、配線１５（例えばＴｉ／Ａｕ）で面発光レーザ３と接続されている。面発光レーザのｐ側の共通電極となる部分２は配線１８を介して電源に接続される。
【００３７】このようにして光素子３とＳｉ−ＩＣ２０が同一基板１上に形成されたＭＣＭを提供することができる。ここで、光素子は成長基板を除去して薄膜化しているので、電気配線を表面プロセスによって形成することができ、歩留まり、小型化、高速性に問題があるワイヤボンディングを用いる必要がなくなる。」
　
　オ　「【００５５】［実施例３］これまでの実施例では、１つのＭＣＭのプロセスを中心に述べてきたが、生産性を上げるためにはウエハレベルで一括プロセスができることが望ましい。
【００５６】そのための概念図を図８に示す。本実施例では、基板コストの安いＳｉ基板を用いている。Ｓｉ基板８０上に素子の実装される領域８１が特定のピッチでアレイ化されている。まず、該Ｓｉ基板８０上の面発光レーザが実装される部分８１に実施例１または２のようにウエハ単位で電極を形成し、必要なアレイ数の面発光レーザ８４をＧａＡｓ基板８３から切り出して、ダイボンダ装置により逐次該電極に実装していく。このとき、ホトリソグラフィーにより該電極領域を形成すればホトマスク精度でアレイ化でき、ダイボンダ装置の図形合わせにより精度良く実装できる。よって、その後のマスク合わせ工程も可能である。
【００５７】次に、ウエハレベルで面発光レーザのＧａＡｓ基板８３をエッチングにより除去する。このとき、エッチングしない領域や面発光レーザの端部は損傷を受けないようにレジストで保護しておくとよい。再び、ホトリソグラフィ工程により、実施例１または２のように感光性ポリイミドによるパターニングおよび電極配線の形成を行う。このとき、ＧａＡｓ基板をエッチングしてＳｉ基板８０表面に残っている面発光レーザの機能層の厚さは５μｍ程度なので、ホトリソグラフィーによる一括表面プロセスが可能となっている。」
　
　カ　「【００６３】［実施例５］本発明による第５の実施例は、機能層を転写したＭＣＭを図１０のように３次元スタック化したものである。元基板として表面に絶縁層を持つＳｉ基板１００を用い、１層目に実施例１のようにＳｉ−ＩＣベアチップ１０６、面発光レーザ１０４を実装し、表面を平坦化するために全体を絶縁性の部材１０１でカバーする。そして、配線のためのコンタクトホールを形成して埋め込み電極材１０３を形成して、該絶縁層１０１上に配線パターン１０２を形成する。ここで、面発光レーザ１０４は実施例１のようにＧａＡｓ基板を除去して５μｍ程度の機能層のみが実装されており、それに合わせて、Ｓｉ−ＩＣ１０６もＣＭＰによって５μｍ程度まで薄膜化した状態で実装されている。」
　
　キ　「【図面の簡単な説明】
【図１】本発明による第１実施例の面発光レーザアレイの断面斜視図である。
【図２】本発明による光電子融合ＭＣＭの断面と平面を説明する図である。
・・・」
　
　ク　上記エを踏まえて図２（ａ）をみると、面発光レーザは、ＤＢＲ層６と同じ高さに発光領域となるｐ−ＤＢＲ層１０を有することが見て取れる。
　
　ケ　上記エを踏まえて図２（ｂ）をみると、Ｓｉ−ＩＣのベアチップ（Ｓｉ−ＩＣ）２０の複数の端子は、それぞれ、配線１５によって個々の面発光レーザ３に接続されていること、が見て取れる。
　
　上記摘記事項の記載を総合すると、引用刊行物には、以下の発明（以下「引用発明」という。）が記載されている、と認められる。
　
「ＡｌＮセラミック基板１上の面発光レーザ３が実装される領域にはＴｉ／Ｐｔ／Ａｕからなる電極２が形成され、共通電極となっており、面発光レーザ３は、該電極２上の一部に形成されたＡｕ／Ｓｎハンダによって、面発光レーザのｐ側電極として形成されたｎ／Ｐｔ／Ａｕ電極４が共通電極２と加熱により接合されており、
　面発光レーザは、絶縁膜５、ｐ−ＡｌＧａＡｓのＡｌ組成比を１から０．１までの範囲で変えた２種の半導体の交互多層膜から成るＤＢＲ層６、該ＤＢＲ層６と同じ高さに発光領域となるｐ−ＤＢＲ層１０、ＡｌＧａＡｓ／ＧａＡｓから成る多重量子井戸活性層をＡｌＧａＡｓスペーサ層でサンドイッチして１波長の厚さとした共振器層７、ｎ−ＡｌＧａＡｓ多層膜から成るＤＢＲ層８、ｎ側電極となるＡｕＧｅ／Ａｕ層９から成り、このような構造の面発光レーザ３は、ｎ−ＧａＡｓ基板上に機能層をエピタキシャル成長したのちに加工したもので、ｐ側電極４を上記のようにセラミック基板１に接合してから、該ＧａＡｓ基板を除去して成るものであり、
　面発光レーザの最表面には絶縁層として感光性ポリイミド１３を形成し、光取り出し部に窓１４を電極コンタクト部にホール１７をパターニングにより形成し、該ホール１７を介して電極コンタクトを取り、電極配線１５を介してセラミック基板１上まで引き出し、面発光レーザ３のサイドウォールにも絶縁性を保つために、表面上のポリイミドパターニングのときにセルフアラインでポリイミド１９を形成しており、
　ロジック信号から面発光レーザを駆動させるためのＳｉ−ＩＣのベアチップ２０が同一セラミック基板１上にフリップチップ実装されており、配線１５で面発光レーザ３と接続されており、Ｓｉ−ＩＣ２０の複数の端子は、それぞれ、配線１５によって個々の面発光レーザ３に接続されており、面発光レーザのｐ側の共通電極となる部分２は配線１８を介して電源に接続されており、
　このようにして光素子３とＳｉ−ＩＣ２０が同一基板１上に形成されたＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ−Ｍｏｄｕｌｅ）を提供することができ、ここで、光素子は成長基板を除去して薄膜化しているので、電気配線を表面プロセスによって形成することができ、歩留まり、小型化、高速性に問題があるワイヤボンディングを用いる必要がなくなる、光電子融合ＭＣＭ。」
　 
（２）対比、判断
　本願補正発明と引用発明とを対比する。
　
　ア　引用発明の「ＡｌＮセラミック基板（セラミック基板）１」は、本願補正発明の「基板」に相当する。
　
　イ　引用発明は、「ＡｌＮセラミック基板１上の面発光レーザ３が実装される領域にはＴｉ／Ｐｔ／Ａｕからなる電極２が形成され、共通電極となっており、面発光レーザ３は、該電極２上の一部に形成されたＡｕ／Ｓｎハンダによって、面発光レーザのｐ側電極として形成されたｎ／Ｐｔ／Ａｕ電極４が共通電極２と加熱により接合されて」いるものであり、前記「『（Ｔｉ／Ｐｔ／Ａｕからなる）共通電極２』及び『（Ａｕ／Ｓｎハンダによって前記電極２と加熱接合され、面発光レーザのｎ／Ｐｔ／Ａｕ）ｐ側電極４』」は、「ＡｌＮセラミック基板１」の表面の所定領域に密着形成された薄膜状のものといえるから、引用発明の「『共通電極２』及び『ｐ側電極４』」は、本願補正発明の「（前記基板の表面の所定領域に密着形成された薄膜の）導電性材料層」に相当する。
　
　ウ　引用発明の「面発光レーザ」は、「・・・２種の半導体の交互多層膜から成るＤＢＲ層６、該ＤＢＲ層６と同じ高さに発光領域となるｐ−ＤＢＲ層１０、ＡｌＧａＡｓ／ＧａＡｓから成る多重量子井戸活性層をＡｌＧａＡｓスペーサ層でサンドイッチして１波長の厚さとした共振器層７、・・・ＤＢＲ層８、ｎ側電極となるＡｕＧｅ／Ａｕ層９から成」るものであって、「このような構造の面発光レーザ３は、ｎ−ＧａＡｓ基板上に機能層をエピタキシャル成長したのちに加工したもので、ｐ側電極４を上記のようにセラミック基板１に接合してから、該ＧａＡｓ基板を除去して成るもの」であるから、前記「『ＤＢＲ層６』、『発光領域となるｐ−ＤＢＲ層１０』、『共振器層７』及び『ＤＢＲ層８』」は、少なくとも一つの半導体素子を有するものであり、しかも、前記「『共通電極２』及び『ｐ側電極４』」の表面に貼り付けられたシート状の半導体薄膜である、といえる。よって、引用発明の「『ＤＢＲ層６』、『発光領域となるｐ−ＤＢＲ層１０』、『共振器層７』及び『ＤＢＲ層８』」は、本願補正発明の「少なくとも一つの半導体素子を有し、前記導電性材料層の表面に貼り付けられた１０μｍ以下の厚さでシート状の第１の半導体薄膜」と、「少なくとも一つの半導体素子を有し、前記導電性材料層の表面に貼り付けられたシート状の第１の半導体薄膜」である点で一致する。
　
　エ　上記イ及びウを踏まえると、引用発明の「『共通電極２』及び『ｐ側電極４』」は、「『ＤＢＲ層６』、『発光領域となるｐ−ＤＢＲ層１０』、『共振器層７』及び『ＤＢＲ層８』」を密着接合する接合面を有するとともに、該接合面で前記「『ＤＢＲ層６』、『発光領域となるｐ−ＤＢＲ層１０』、『共振器層７』及び『ＤＢＲ層８』」を固定するものである、といえるから、引用発明は、本願補正発明の「前記導電性材料層は前記半導体薄膜を密着接合する接合面を有し、該接合面で前記半導体薄膜を固定するものであり」との事項を備える。
　
　オ　引用発明は、「ロジック信号から面発光レーザを駆動させるためのＳｉ−ＩＣのベアチップ２０が同一セラミック基板１上にフリップチップ実装されており、配線１５で面発光レーザ３と接続されており、Ｓｉ−ＩＣ２０の複数の端子は、それぞれ、配線１５によって個々の面発光レーザ３に接続されており」、前記「Ｓｉ−ＩＣのベアチップ２０」は、同一セラミック基板１上にフリップチップ実装されており、また、「面発光レーザ３」は、同一セラミック基板１上に複数設けられているといえるから、
　（ア）引用発明の「『（Ｓｉ−ＩＣ２０の、配線１５によって個々の面発光レーザ３に接続される）端子』の設けられた領域」は、本願補正発明の「第１の端子領域」に相当し、
　（イ）引用発明の「Ｓｉ−ＩＣのベアチップ２０」は、本願補正発明の「集積回路及び第１の端子領域を有し、前記基板の前記表面に貼り付けられた１０μｍ以下の厚さでシート状の第２の半導体薄膜」と、「（集積回路及び第１の端子領域を有し、前記基板の前記表面に貼り付けられた）第２の半導体薄膜」である点で一致し、
　（ウ）引用発明は、本願補正発明の「前記半導体素子は前記基板上に複数設けられており」との事項を備える。
　
　カ　引用発明は、「面発光レーザの最表面には絶縁層として感光性ポリイミド１３を形成し、光取り出し部に窓１４を電極コンタクト部にホール１７をパターニングにより形成し、該ホール１７を介して電極コンタクトを取り、電極配線１５を介してセラミック基板１上まで引き出し、面発光レーザ３のサイドウォールにも絶縁性を保つために、表面上のポリイミドパターニングのときにセルフアラインでポリイミド１９を形成しており、ロジック信号から面発光レーザを駆動させるためのＳｉ−ＩＣのベアチップ２０が同一セラミック基板１上にフリップチップ実装されており、配線１５で面発光レーザ３と接続されて」いるものであって、
　（ア）「配線１５」は、「『ＤＢＲ層６』、『発光領域となるｐ−ＤＢＲ層の部分１０』、『共振器層７』及び『ＤＢＲ層８』」の半導体素子上から「Ｓｉ−ＩＣのベアチップ２０」の「『端子』の設けられた領域」上に至る領域に形成され、前記「『ＤＢＲ層６』、『発光領域となるｐ−ＤＢＲ層の部分１０』、『共振器層７』及び『ＤＢＲ層８』」の半導体素子と前記「Ｓｉ−ＩＣのベアチップ２０」の「『端子』の設けられた領域」とを電気的に接続する薄膜状のものといえるから、引用発明の「配線１５」は、本願補正発明の「前記第１の半導体薄膜の前記半導体素子上から前記基板の前記表面を経由して前記第２の半導体薄膜の前記第１の端子領域上に至る領域に形成され、前記第１の半導体薄膜の前記半導体素子と前記第２の半導体薄膜の前記第１の端子領域とを電気的に接続する薄膜の第１の個別配線層」と、「（前記第１の半導体薄膜の前記半導体素子上から前記第２の半導体薄膜の前記第１の端子領域上に至る領域に形成され、前記第１の半導体薄膜の前記半導体素子と前記第２の半導体薄膜の前記第１の端子領域とを電気的に接続する薄膜の）第１の個別配線層」である点で一致し、
　（イ）「（面発光レーザ３のサイドウォールに絶縁性を保つために形成した）ポリイミド１９」は、「配線１５」下の前記「配線１５」の「電気コンタクト部」以外の部分に備えられたものといえるから、引用発明の「ポリイミド１９」は、本願補正発明の「前記第１の個別配線層下の前記第１の個別配線層のコンタクト領域以外の部分に備えられた層間絶縁膜」に相当する。
　
　キ　上記オ及びカを踏まえると、引用発明の「『配線１５』が個々の『面発光レーザ３』と『（Ｓｉ−ＩＣ２０の）端子』を接続する」との事項と、本願補正発明の「前記第１の個別配線層は該対向する半導体素子と第１の端子領域の間を接続する」との事項とは、「前記第１の個別配線層は半導体素子と第１の端子領域の間を接続する」との点で一致する。
　
　ク　引用発明の「光電子融合ＭＣＭ」は、本願補正発明の「半導体複合装置」に相当する。
　
　したがって、両者は、 
「基板と、
　前記基板の表面の所定領域に密着形成された薄膜の導電性材料層と、
　少なくとも一つの半導体素子を有し、前記導電性材料層の表面に貼り付けられたシート状の第１の半導体薄膜と、
　集積回路及び第１の端子領域を有し、前記基板の前記表面に貼り付けられた１０μｍ以下の厚さでシート状の第２の半導体薄膜と、
　前記第１の半導体薄膜の前記半導体素子上から前記第２の半導体薄膜の前記第１の端子領域上に至る領域に形成され、前記第１の半導体薄膜の前記半導体素子と前記第２の半導体薄膜の前記第１の端子領域とを電気的に接続する薄膜の第１の個別配線層と、
　前記第１の個別配線層下の前記第１の個別配線層のコンタクト領域以外の部分に備えられた層間絶縁膜とを有し、
　前記導電性材料層は前記半導体薄膜を密着接合する接合面を有し、該接合面で前記半導体薄膜を固定するものであり、
　前記半導体素子は前記基板上に複数設けられており、
　前記第１の個別配線層は半導体素子と第１の端子領域の間を接続する
　半導体複合装置。」 
である点で一致し、次の各点で相違する。 
　 
　ａ　第１の半導体薄膜が、本願補正発明では、１０μｍ以下の厚さであるのに対し、引用発明では、そのような厚さか否か明らかではない点。（以下「相違点１」という。）。
　
　ｂ　第２の半導体薄膜が、本願補正発明では、１０μｍ以下の厚さでシート状のものであるのに対し、引用発明では、そのようなものか否か明らかではない点（以下「相違点２」という。）。
　
　ｃ　第１の半導体薄膜の半導体素子上から第２の半導体薄膜の第１の端子領域上に至る領域に形成される第１の個別配線層が、本願補正発明では、基板の表面を経由して形成されるのに対し、引用発明では、そのように形成されるか否か明らかではない点（以下「相違点３」という。）。
　
　ｄ　本願補正発明は、第１の端子領域が半導体素子と一対一に対向されており、第１の個別配線層が該対向する半導体素子と第１の端子領域の間を接続するのに対し、引用発明は、第１の端子領域が半導体素子と一対一に対向されておらず、第１の個別配線層が該対向する半導体素子と第１の端子領域の間を接続してはいない点（以下「相違点４」という。）。
　 
　上記相違点１につき検討する。
　上記（１）オ（【００５７】）及びカ（【００６３】）によれば、引用刊行物には、面発光レーザの機能層の厚さを５μｍ程度とすることが記載されているから、引用発明において、「『ＤＢＲ層６』、『発光領域となるｐ−ＤＢＲ層の部分１０』、『共振器層７』及び『ＤＢＲ層８』」の厚さを１０μｍ以下として、上記相違点１に係る本願補正発明の構成となすことは、当業者が容易になし得ることである。
　上記相違点２につき検討する。
　上記（１）カ（【００６３】）によれば、引用刊行物には、Ｓｉ−ＩＣをＣＭＰによって５μｍ程度まで薄膜化した状態で実装することが記載されているから、引用発明において、「Ｓｉ−ＩＣのベアチップ２０」を、厚さを１０μｍ以下のシート状のものとして、上記相違点２に係る本願補正発明の構成となすことは、当業者が容易になし得ることである。
　上記相違点３につき検討する。
　引用発明の「配線１５」は、「面発光レーザ３」の「電極コンタクト部」と「Ｓｉ−ＩＣのベアチップ２０」の「複数の端子」とを接続するものであり、該「Ｓｉ−ＩＣのベアチップ２０」は「ＡｌＮセラミック基板１」上にフリップチップ実装されたものであるから、引用発明において、前記「配線１５」を、「『ＤＢＲ層６』、『発光領域となるｐ−ＤＢＲ層の部分１０』、『共振器層７』及び『ＤＢＲ層８』」からなる面発光レーザ（半導体素子）上から「Ｓｉ−ＩＣのベアチップ２０」の「端子の設けられた領域」上に至る領域に形成する際に、当該「配線１５」を、「ＡｌＮセラミック基板１」の表面を経由して形成されるようになすことは、当業者が必要に応じて適宜になし得ることである。
　上記相違点４につき検討する。
　上記（１）エ（【００３２】）によれば、引用刊行物には、複数の面発光レーザ３を１次元アレイとして並べても良いことが記載されているから（図７参照。）、引用発明において、複数の面発光レーザを１次元アレイとして並べ、Ｓｉ−ＩＣ２０の端子の設けられた領域と個々の面発光レーザとを１対１に対向させるようになし、その結果、配線１５が該対向する面発光レーザとＳｉ−ＩＣ２０の端子の設けられた領域の間を接続するようになして、上記相違点４に係る本願補正発明の構成となすことは、当業者が容易になし得ることである。
　
　そして、本願補正発明によってもたらされる効果は、引用発明及び引用刊行物の記載事項から予測し得る程度のものである。
　
　したがって、本願補正発明は、引用刊行物に記載された発明及び引用刊行物の記載事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。  
 　 
（３）むすび  
　以上のとおり、本件補正は、平成１８年改正前法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであるから、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３　本願発明について
１　本願発明
　本件補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成２１年３月２５日付け手続補正書の特許請求の範囲の請求項１〜２６に記載された事項によって特定されるものであるところ、その請求項２に係る発明は次のとおりのものである。
　
「基板と、
　前記基板の表面の所定領域に密着形成された薄膜の導電性材料層と、
　少なくとも一つの半導体素子を有し、前記導電性材料層の表面に貼り付けられた１０μｍ以下の厚さでシート状の第１の半導体薄膜と、
　集積回路及び第１の端子領域を有し、前記基板の前記表面に貼り付けられた１０μｍ以下の厚さでシート状の第２の半導体薄膜と、
　前記第１の半導体薄膜の前記半導体素子上から前記基板の前記表面を経由して前記第２の半導体薄膜の前記第１の端子領域上に至る領域に形成され、前記第１の半導体薄膜の前記半導体素子と前記第２の半導体薄膜の前記第１の端子領域とを電気的に接続する薄膜の第１の個別配線層と、
　前記第１の個別配線層下の前記第１の個別配線層のコンタクト領域以外の部分に備えられた層間絶縁膜とを有し、
　前記導電性材料層は前記半導体薄膜を密着接合する接合面を有し、該接合面で前記半導体薄膜を固定するものである
　ことを特徴とする半導体複合装置。」（以下「本願発明」という。）
　
２　刊行物記載の発明
　原審における拒絶の理由に引用され、本願の優先日前に頒布された引用刊行物及び引用発明は、上記第２の２（１）のとおりである。
　
３　対比・判断
　本願発明と引用発明とを対比する。
　本願発明は、上記第２の２（２）で検討した本願補正発明において、「半導体素子」に関する「前記基板上に複数設けられており」との限定を省き、「第１の端子領域」に関する「前記半導体素子と一対一に対向されており」との限定を省き、「第１の個別配線層」に関する「該対向する半導体素子と第１の端子領域の間を接続する」との限定を省いたものである。そうすると、本願発明の発明特定事項をすべて含み、さらに限定を付加したものに相当する本願補正発明が、上記第２の２（２）で検討したとおり、引用刊行物に記載された発明及び引用刊行物の記載事項に基づいて当業者が容易に発明することができたものであるから、本願発明も同様の理由により、引用刊行物に記載された発明及び引用刊行物の記載事項に基づいて当業者が容易に発明をすることができたものである。
　
　そして、本願発明によってもたらされる効果は、引用発明及び引用刊行物の記載事項から当業者が予測し得る程度のものである。
　
４　むすび
　以上のとおり、本願発明は、引用刊行物に記載された発明及び引用刊行物の記載事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。