(57)【特許請求の範囲】
【請求項１】
複数のＡＭＯＬＥＤを駆動するものであって、各画素領域内に１つのＡＭＯＬＥＤ及び１つの対応する駆動回路が設けられ、１つの駆動回路が１つの対応するＡＭＯＬＥＤを駆動する、複数の画素領域内に設けられる複数の駆動回路と、
前記複数の画素領域内に設けられる複数の駆動回路において、駆動薄膜トランジスタの閾値電圧が前記駆動薄膜トランジスタを通過する駆動電流に与える影響を解消する、画素領域外に設けられる外部補償回路と、を備え、
前記複数の画素領域内に設けられる複数の駆動回路における各駆動回路は、第１の薄膜トランジスタ、駆動電気容量、及び駆動薄膜トランジスタを備え、
前記第１の薄膜トランジスタは、ソース電極がデータラインに接続され、
前記駆動電気容量は、第１端が前記第１の薄膜トランジスタのドレイン電極に接続され、
前記駆動薄膜トランジスタは、ゲート電極が前記第１の薄膜トランジスタのドレイン電極に接続され、
該駆動回路に対応するＡＭＯＬＥＤの入力端は動作電圧の出力端に接続され、該駆動回路に対応するＡＭＯＬＥＤの出力端は前記駆動薄膜トランジスタのドレイン電極に接続され、
前記第１の薄膜トランジスタ及び駆動薄膜トランジスタは、ｎチャンネルの薄膜トランジスタであり、
前記画素領域外に設けられる外部補償回路は、
第２の薄膜トランジスタ、第３の薄膜トランジスタ、補償電気容量、第４の薄膜トランジスタ、第５の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタを備え、
前記第２の薄膜トランジスタは、ソース電極が接地され、ゲート電極が第２のクロック信号の出力端に接続され、ドレイン電極が前記駆動電気容量の第２端に接続され、
前記第３の薄膜トランジスタは、ソース電極が前記第２の薄膜トランジスタのドレイン電極に接続され、ゲート電極が前記第２のクロック信号の出力端に接続され、
前記補償電気容量は、第１端が前記第３の薄膜トランジスタのドレイン電極に接続され、
前記第４の薄膜トランジスタは、ソース電極が前記補償電気容量の第２端に接続され、ゲート電極が前記第２のクロック信号の出力端に接続され、ドレイン電極が前記駆動薄膜トランジスタのソース電極に接続され、
前記第５の薄膜トランジスタは、ソース電極が接地され、ゲート電極が第１のクロック信号の出力端に接続され、ドレイン電極が前記第４の薄膜トランジスタのソース電極に接続され、
前記第６の薄膜トランジスタは、ソース電極が基準電圧の出力端に接続され、ゲート電極が第１のクロック信号の出力端に接続され、ドレイン電極が前記第２の薄膜トランジスタのドレイン電極に接続され、
第７の薄膜トランジスタは、ソース電極が基準電圧の出力端に接続され、ゲート電極が第１のクロック信号の出力端に接続され、ドレイン電極が前記駆動薄膜トランジスタのゲート電極に接続され、
前記第１の薄膜トランジスタのゲート電極は前記第２のクロック信号の出力端に接続され、
前記第２の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタは、ｎチャンネルの薄膜トランジスタであり、
前記第３の薄膜トランジスタ、第４の薄膜トランジスタ及び第５の薄膜トランジスタは、ｐチャンネルの薄膜トランジスタであることを特徴とするＡＭＯＬＥＤ駆動補償回路。
【請求項２】
前記第１のクロック信号の出力端での第１のクロック信号、及び前記第２のクロック信号の出力端での第２のクロック信号は、第１の段階、第２の段階及び第３の段階をともに含み、
第１の段階では、前記第１のクロック信号の出力端が高レベルになり、前記第２のクロック信号の出力端が低レベルになり、
第２の段階では、前記第１のクロック信号の出力端が低レベルになり、前記第２のクロック信号の出力端が高レベルになり、
第３の段階では、前記第１のクロック信号の出力端が低レベルになり、前記第２のクロック信号の出力端が低レベルになることを特徴とする請求項１に記載のＡＭＯＬＥＤ駆動補償回路。
【請求項３】
第１の段階では、前記補償電気容量における電圧差を駆動薄膜トランジスタの閾値電圧にさせるように、前記外部補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタが導通され、各駆動回路における第１の薄膜トランジスタ、及び前記外部補償回路における第２の薄膜トランジスタと第５の薄膜トランジスタがカットオフされ、
第２の段階では、各駆動回路において駆動電気容量における電圧差を、該駆動回路に対応するデータラインが入力するグレースケール電圧にさせるように、前記外部補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタがカットオフされ、各駆動回路における第１の薄膜トランジスタ、及び前記外部補償回路における第２の薄膜トランジスタ及び第５の薄膜トランジスタが導通され、
第３の段階では、該駆動回路における駆動薄膜トランジスタのゲート電極の電圧を、該駆動薄膜トランジスタの閾値電圧と、該駆動回路に対応するデータラインが入力するグレースケール電圧との和にキックバックさせるように、前記外部補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ及び第５の薄膜トランジスタが導通され、各駆動回路における第１の薄膜トランジスタ、及び前記外部補償回路における第２の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタがカットオフされることを特徴とする請求項２に記載のＡＭＯＬＥＤ駆動補償回路。
【請求項４】
請求項１に記載のＡＭＯＬＥＤ駆動補償回路に用いられるＡＭＯＬＥＤ駆動補償方法であって、
複数の画素領域内に設けられる複数の駆動回路の駆動薄膜トランジスタの閾値電圧を記憶する第１の段階と、
前記複数の画素領域内に設けられる複数の駆動回路における各駆動回路のグレースケール電圧を記憶する第２の段階と、
前記複数の画素領域内に設けられる複数の駆動回路における各駆動回路の駆動薄膜トランジスタのゲート電極の電圧を、前記閾値電圧と該駆動回路のグレースケール電圧との和にキックバックする第３の段階と、を備えることを特徴とするＡＭＯＬＥＤ駆動補償方法。
【請求項５】
複数の画素領域内に設けられる複数の駆動回路の駆動薄膜トランジスタの閾値電圧を記憶する前記第１の段階は、
第１のクロック信号の出力端が高レベルになり、第２のクロック信号の出力端が低レベルになり、補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタが導通され、各駆動回路における第１の薄膜トランジスタ、及び補償回路における第２の薄膜トランジスタと第５の薄膜トランジスタがカットオフされ、補償電気容量における電圧差が前記複数の画素領域内に設けられる複数の駆動回路の駆動薄膜トランジスタの閾値電圧になり、
前記複数の画素領域内に設けられる複数の駆動回路における各駆動回路のグレースケール電圧を記憶する前記第２の段階は、
第１のクロック信号の出力端が低レベルになり、第２のクロック信号の出力端が高レベルになり、補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタがカットオフされ、各駆動回路における第１の薄膜トランジスタ、及び補償回路における第２の薄膜トランジスタと第５の薄膜トランジスタが導通され、各駆動回路において駆動電気容量における電圧差が該駆動回路に対応するデータラインに入力されるグレースケール電圧になり、
前記複数の画素領域内に設けられる複数の駆動回路における各駆動回路の駆動薄膜トランジスタのゲート電極の電圧が前記閾値電圧と該駆動回路のグレースケール電圧との和にキックバックする前記第３の段階は、
第１のクロック信号の出力端が低レベルになり、第２のクロック信号の出力端が低レベルになり、補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ及び第５の薄膜トランジスタが導通され、各駆動回路における第１の薄膜トランジスタ、及び補償回路における第２の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタがカットオフされ、前記複数の画素領域内に設けられる複数の駆動回路において各駆動回路における駆動薄膜トランジスタのゲート電極電圧が前記閾値電圧と該駆動回路のグレースケール電圧との和にキックバックすることを特徴とする請求項４に記載のＡＭＯＬＥＤ駆動補償方法。
【請求項６】
請求項１〜３のいずれか１項に記載のＡＭＯＬＥＤ駆動補償回路を備えることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＭＯＬＥＤの分野に関し、特に、ＡＭＯＬＥＤ駆動補償回路、方法及びその表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス式有機発光ダイオードパネル（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＡＭＯＬＥＤ）は、駆動回路における駆動薄膜トランジスタが生じる駆動電流に駆動されることによって発光するのである。しかし、時間の経過によって、薄膜トランジスタを駆動する閾値電圧が変化する可能性があり、同じグレースケール電圧を入力するとしても、生じる駆動電流が異なり、駆動されるＡＭＯＬＥＤの輝度が異なる。現在では、上記問題を解決するための方法として、主に、補償回路を追加しているのである。これによって、閾値電圧の影響が解消され、駆動電流が一致され、パネルの輝度の均一性が改善される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
発明者は、本発明を実現するとき、従来技術が少なくとも以下の問題を有することを発見した。即ち、
従来のＡＭＯＬＥＤ補償回路では、同一の画素領域内に５〜６個の薄膜トランジスタが設置されているので、開口率が低下された。
【課題を解決するための手段】
【０００４】
本発明は、開口率を向上できるＡＭＯＬＥＤ駆動補償回路、方法及びその表示装置を提供する。
【０００５】
本発明の実施例は、ＡＭＯＬＥＤ駆動補償回路であって、
複数のＡＭＯＬＥＤを駆動するものであって、各画素領域内に１つのＡＭＯＬＥＤ及び１つの対応する駆動回路が設けられ、１つの駆動回路が１つの対応するＡＭＯＬＥＤを駆動する、複数の画素領域内に設けられる複数の駆動回路と、
上記複数の画素領域内に設けられる複数の駆動回路において、駆動薄膜トランジスタの閾値電圧が上記駆動薄膜トランジスタを通過する駆動電流に与える影響を解消する、画素領域外に設けられる外部補償回路と、を備える。
【０００６】
１つの例示として、上記複数の画素領域内に設けられる複数の駆動回路における各駆動回路は、第１の薄膜トランジスタ、駆動電気容量、及び駆動薄膜トランジスタを備え、
上記第１の薄膜トランジスタは、ソース電極がデータラインに接続され、
上記駆動電気容量は、第１端が上記第１の薄膜トランジスタのドレイン電極に接続され、
上記駆動薄膜トランジスタは、ゲート電極が上記第１の薄膜トランジスタのドレイン電極に接続され、
該駆動回路に対応するＡＭＯＬＥＤの入力端は動作電圧の出力端に接続され、該駆動回路に対応するＡＭＯＬＥＤの出力端は上記駆動薄膜トランジスタのドレイン電極に接続され、
上記第１の薄膜トランジスタ及び駆動薄膜トランジスタは、ｎチャンネルの薄膜トランジスタである。
【０００７】
１つの例示として、上記画素領域外に設けられる外部補償回路は、第２の薄膜トランジスタ、第３の薄膜トランジスタ、補償電気容量、第４の薄膜トランジスタ、第５の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタを備え、
上記第２の薄膜トランジスタは、ソース電極が接地され、ゲート電極が第２のクロック信号の出力端に接続され、ドレイン電極が上記駆動電気容量的第２端に接続され、
上記第３の薄膜トランジスタは、ソース電極が上記第２の薄膜トランジスタのドレイン電極に接続され、ゲート電極が上記第２のクロック信号の出力端に接続され、
上記補償電気容量は、第１端が上記第３の薄膜トランジスタのドレイン電極に接続され、
上記第４の薄膜トランジスタは、ソース電極が上記補償電気容量の第２端に接続され、ゲート電極が上記第２のクロック信号の出力端に接続され、ドレイン電極が上記駆動薄膜トランジスタのソース電極に接続され、
上記第５の薄膜トランジスタは、ソース電極が接地され、ゲート電極が上記第１のクロック信号の出力端に接続され、ドレイン電極が上記第４の薄膜トランジスタのソース電極に接続され、
上記第６の薄膜トランジスタは、ソース電極が基準電圧の出力端に接続され、ゲート電極が第１のクロック信号の出力端に接続され、ドレイン電極が上記第２の薄膜トランジスタのドレイン電極に接続され、
第７の薄膜トランジスタは、ソース電極が基準電圧の出力端に接続され、ゲート電極が第１のクロック信号の出力端に接続され、ドレイン電極が上記駆動薄膜トランジスタのゲート電極に接続され、
上記第１の薄膜トランジスタのゲート電極は上記第２のクロック信号の出力端に接続され、
上記第２の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタは、ｎチャンネルの薄膜トランジスタであり、
上記第３の薄膜トランジスタ、第４の薄膜トランジスタ及び第５の薄膜トランジスタは、ｐチャンネルの薄膜トランジスタである。
【０００８】
１つの例示として、上記第１のクロック信号の出力端での第１のクロック信号、及び上記第２のクロック信号の出力端での第２のクロック信号は、第１の段階、第２の段階及び第３の段階をともに含み、
第１の段階では、上記第１のクロック信号の出力端が高レベルになり、上記第２のクロック信号の出力端が低レベルになり、
第２の段階では、上記第１のクロック信号の出力端が低レベルになり、上記第２のクロック信号の出力端が高レベルになり、
第３の段階では、上記第１のクロック信号の出力端が低レベルになり、上記第２のクロック信号の出力端が低レベルになる。
【０００９】
１つの例示として、第１の段階では、上記補償電気容量における電圧差を駆動薄膜トランジスタの閾値電圧にさせるように、上記外部補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタが導通され、各駆動回路における第１の薄膜トランジスタ、及び上記外部補償回路における第２の薄膜トランジスタと第５の薄膜トランジスタがカットオフされ、
第２の段階では、各駆動回路において駆動電気容量における電圧差を、該駆動回路に対応するデータラインが入力するグレースケール電圧にさせるように、上記外部補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタがカットオフされ、各駆動回路における第１の薄膜トランジスタ、及び上記外部補償回路における第２の薄膜トランジスタ及び第５の薄膜トランジスタが導通され、
第３の段階では、該駆動回路における駆動薄膜トランジスタのゲート電極の電圧を、該駆動薄膜トランジスタの閾値電圧と、該駆動回路に対応するデータラインが入力するグレースケール電圧との和にキックバックさせるように、上記外部補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ及び第５の薄膜トランジスタが導通され、各駆動回路における第１の薄膜トランジスタ、及び上記外部補償回路における第２の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタがカットオフされる。
【００１０】
本発明の実施例は、ＡＭＯＬＥＤ駆動補償方法であって、
複数の画素領域内に設けられる複数の駆動回路の駆動薄膜トランジスタの閾値電圧を記憶する第１の段階と、
上記複数の画素領域内に設けられる複数の駆動回路における各駆動回路のグレースケール電圧を記憶する第２の段階と、
上記複数の画素領域内に設けられる複数の駆動回路における各駆動回路の駆動薄膜トランジスタのゲート電極の電圧を、上記閾値電圧と該駆動回路のグレースケール電圧との和にキックバックする第３の段階と、を備える。
【００１１】
１つの例示として、複数の画素領域内に設けられる複数の駆動回路の駆動薄膜トランジスタの閾値電圧を記憶する上記第１の段階は、
第１のクロック信号の出力端が高レベルになり、第２のクロック信号の出力端が低レベルになり、補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタが導通され、各駆動回路における第１の薄膜トランジスタ、及び補償回路における第２の薄膜トランジスタと第５の薄膜トランジスタがカットオフされ、補償電気容量における電圧差が上記複数の画素領域内に設けられる複数の駆動回路の駆動薄膜トランジスタの閾値電圧になり、
上記複数の画素領域内に設けられる複数の駆動回路における各駆動回路のグレースケール電圧を記憶する上記第２の段階は、
第１のクロック信号の出力端が低レベルになり、第２のクロック信号の出力端が高レベルになり、補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタがカットオフされ、各駆動回路における第１の薄膜トランジスタ、及び補償回路における第２の薄膜トランジスタと第５の薄膜トランジスタが導通され、各駆動回路において駆動電気容量における電圧差が該駆動回路に対応するデータラインに入力されるグレースケール電圧になり、
上記複数の画素領域内に設けられる複数の駆動回路における各駆動回路の駆動薄膜トランジスタのゲート電極の電圧が上記閾値電圧と該駆動回路のグレースケール電圧との和にキックバックする上記第３の段階は、
第１のクロック信号の出力端が低レベルになり、第２のクロック信号の出力端が低レベルになり、補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ及び第５の薄膜トランジスタが導通され、各駆動回路における第１の薄膜トランジスタ、及び補償回路における第２の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタがカットオフされ、上記複数の画素領域内に設けられる複数の駆動回路において各駆動回路における駆動薄膜トランジスタのゲート電極電圧が上記閾値電圧と該駆動回路のグレースケール電圧との和にキックバックする。
【００１２】
本発明は表示装置であって、上記ＡＭＯＬＥＤ駆動補償回路を備える。
【００１３】
本発明の実施例に係るＡＭＯＬＥＤ駆動補償回路及びその方法は、外部補償回路が画素領域外に設けられるため、画素領域内において複数の駆動回路の駆動薄膜トランジスタの閾値電圧を同時に補償することができ、ＡＭＯＬＥＤを駆動するための駆動回路のみが画素領域内に設けられ、開口率が向上された。
【００１４】
以下、本発明の実施例または従来技術の技術案をさらに明確に説明するように、実施例または従来技術の図面を簡単に説明する。当然ながら、下記図面は本発明の一部の実施例に関するものであり、当業者にとって、創造性付けの労働を払わなくてもこれらの図面によって他の図面を得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例に係るＡＭＯＬＥＤ駆動補償回路の回路図である。
【図２】図１に示す回路のクロック信号のシークエンス図である。
【図３】図１に示す回路の第１の段階の等価回路図である。
【図４】図１に示す回路の第２の段階の等価回路図である。
【図５】図１に示す回路の第３の段階の等価回路図である。
【図６】本発明の実施例に係る他のＡＭＯＬＥＤ駆動補償回路の回路図である。
【図７】本発明の実施例に係るＡＭＯＬＥＤ駆動補償方法のフローチャートである。
【発明を実施するための形態】
【００１６】
以下、本発明の実施例の図面を参照しながら、本発明の実施例の技術案を明確で完全に説明する。下記の実施例は、当然ながら、本発明の実施例の一部であり、全ての実施例ではない。本発明の実施例に基づき、当業者が創造性付けの労働を払う必要がない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に入る。
【００１７】
本発明の実施例は、ＡＭＯＬＥＤ駆動補償回路であって、
複数のＡＭＯＬＥＤを駆動するものであって、１つの画素領域内に１つのＡＭＯＬＥＤ及び１つの対応する駆動回路が設けられ、かつ１つの駆動回路が１つの対応するＡＭＯＬＥＤを駆動する、複数の画素領域内に設けられる複数の駆動回路と、
各駆動回路は、従来の２Ｔ１Ｃ（２つの薄膜トランジスタと１つの電気容量）回路のように、第１の薄膜トランジスタ、駆動薄膜トランジスタ及び駆動電気容量を有し、駆動薄膜トランジスタを通過する駆動電流がＡＭＯＬＥＤを発光させるように駆動し、
画素領域内に設けられる複数の駆動回路における駆動薄膜トランジスタの閾値電圧が上記駆動薄膜トランジスタを通過する駆動電流に与える影響を解消する、画素領域外に設けられる外部補償回路と、を備え、駆動薄膜トランジスタを通過する駆動電流を、駆動薄膜トランジスタの閾値電圧に関わらないようにさせ、駆動電流の一致性が向上された。
【００１８】
従来技術では、画素領域ごとに、駆動回路以外に、５〜６つの薄膜トランジスタからなる補償回路を設置する必要がある。本発明の実施例に係るＡＭＯＬＥＤ駆動補償回路は、外部補償回路が画素領域の外に設けられるので、画素領域内における複数の駆動回路の駆動薄膜トランジスタの閾値電圧を同時に補償することができ、画素領域内にＡＭＯＬＥＤを駆動するための駆動回路のみが設けられ、開口率が向上された。
【００１９】
具体的に、図１に示すように、１行の画素領域は、Ｎ個の画素領域Ｐｉｘｅｌ＿１、Ｐｉｘｅｌ＿２、・・・、Ｐｉｘｅｌ＿Ｎを有し、ただし、Ｎが１以上の自然数であり、各画素領域内ごとにおいて、１つのＡＭＯＬＥＤ及び１つの対応する駆動回路がそれぞれ設けられる。
【００２０】
各画素領域ごとに、駆動回路は、第１の薄膜トランジスタＴ１、駆動電気容量Ｃｓｔ、及び駆動薄膜トランジスタＴ８を有する。第１の薄膜トランジスタＴ１は、ソース電極がデータラインに接続され、駆動電気容量Ｃｓｔは、第１端が第１の薄膜トランジスタＴ１のドレイン電極に接続され、駆動薄膜トランジスタＴ８は、ゲート電極が第１の薄膜トランジスタＴ１のドレイン電極に接続される。また、該画素領域では、ＡＭＯＬＥＤの陽極が動作電圧の出力端、具体的に、電圧源ＶＤＤに接続され、ＡＭＯＬＥＤの陰極が該画素領域に設けられる駆動回路の駆動薄膜トランジスタＴ８のドレイン電極に接続される。第１の薄膜トランジスタ及び駆動薄膜トランジスタは、ｎチャンネルの薄膜トランジスタである。
【００２１】
また、Ｎ個の画素領域内におけるＮ個の第１の薄膜トランジスタＴ１のソース電極は、Ｎ本のデータラインＤａｔａ１、Ｄａｔａ２、…、ＤａｔａＮにそれぞれ接続される。
【００２２】
画素領域外に設けられる外部補償回路は、第２の薄膜トランジスタＴ２、第３の薄膜トランジスタＴ３、補償電気容量Ｃｔｈ、第４の薄膜トランジスタＴ４、第５の薄膜トランジスタＴ５、第６の薄膜トランジスタＴ６及び第７の薄膜トランジスタＴ７を有する。第２の薄膜トランジスタＴ２は、ソース電極が接地され、ゲート電極が第２のクロック信号の出力端Ｃ１に接続され、ドレイン電極が駆動電気容量Ｃｓｔの第２端に接続され、第３の薄膜トランジスタＴ３は、ソース電極が第２の薄膜トランジスタＴ２のドレイン電極に接続され、ゲート電極が第２のクロック信号の出力端Ｃ１に接続され、補償電気容量Ｃｔｈは、第１端が第３の薄膜トランジスタＴ３のドレイン電極に接続され、第４の薄膜トランジスタＴ４は、ソース電極が補償電気容量Ｃｔｈの第２端に接続され、ゲート電極が第２のクロック信号の出力端Ｃ１に接続され、ドレイン電極が駆動薄膜トランジスタＴ８のソース電極に接続され、第５の薄膜トランジスタＴ５は、ソース電極が接地され、ゲート電極が第１のクロック信号の出力端Ｇ１に接続され、ドレイン電極が第４の薄膜トランジスタＴ４のソース電極に接続され、第６の薄膜トランジスタＴ６は、ソース電極が基準電圧の出力端ＶＲＥＦに接続され、ゲート電極が第１のクロック信号の出力端Ｇ１に接続され、ドレイン電極が第２の薄膜トランジスタＴ２のドレイン電極に接続され、第７の薄膜トランジスタＴ７は、ソース電極が基準電圧の出力端ＶＲＥＦに接続され、ゲート電極が第１のクロック信号の出力端Ｇ１に接続され、ドレイン電極が駆動薄膜トランジスタＴ８のゲート電極に接続され、第１の薄膜トランジスタＴ１のゲート電極は第２のクロック信号の出力端Ｃ１に接続される。第２の薄膜トランジスタＴ２、第６の薄膜トランジスタＴ６及び第７の薄膜トランジスタＴ７は、ｎチャンネルの薄膜トランジスタであり、第３の薄膜トランジスタＴ３、第４の薄膜トランジスタＴ４及び第５の薄膜トランジスタＴ５は、ｐチャンネルの薄膜トランジスタである。
【００２３】
さらに、図２に示すように、第１のクロック信号の出力端Ｇ１での第１のクロック信号ｇ１、及び第２のクロック信号の出力端Ｃ１での第２のクロック信号ｃ１は、第１の段階Ｈ１、第２の段階Ｈ２及び第３の段階Ｈ３をともに有する。第１の段階Ｈ１では、第１のクロック信号の出力端Ｇ１が高レベルになり、第２のクロック信号の出力端Ｃ１が低レベルになり、第２の段階Ｈ２では、第１のクロック信号の出力端Ｇ１が低レベルになり、第２のクロック信号の出力端Ｃ１が高レベルになり、第３の段階Ｈ３では、第１のクロック信号の出力端Ｇ１が低レベルになり、第２のクロック信号の出力端Ｃ１が低レベルになる。
【００２４】
以下、１行の画素の充電過程によって本技術案を詳しく説明する。図１に示すように、補償電気容量Ｃｔｈと第３の薄膜トランジスタＴ３とが接続する第１端を、第１のノードＡと定義し、補償電気容量Ｃｔｈと第４の薄膜トランジスタとが接触する第２端を、第２のノードＢと定義し、駆動電気容量Ｃｓｔと第１の薄膜トランジスタＴ１とが接続する第１端を、第３のノードＣと定義し、駆動電気容量Ｃｓｔと第２の薄膜トランジスタＴ２とが接続する第２端を、第４のノードＤと定義する。
【００２５】
第１の段階Ｈ１が予備充電段階である。このとき、第１のクロック信号の出力端Ｇ１が高レベルになり、第２のクロック信号の出力端Ｃ１が低レベルになり、補償回路における第３の薄膜トランジスタＴ３、第４の薄膜トランジスタＴ４、第６の薄膜トランジスタＴ６及び第７の薄膜トランジスタＴ７が導通され、各駆動回路における第１の薄膜トランジスタＴ１、及び補償回路における第２の薄膜トランジスタＴ２と第５の薄膜トランジスタＴ５がカットオフされる。このとき、等価回路が図３に示す回路である。基準電圧の出力端ＶＲＥＦが補償電気容量Ｃｔｈに充電し、第１のノードＡの電圧を基準電圧の出力端ＶＲＥＦにおける基準電圧Ｖｒｅｆにさせ、第２のノードＢの電圧を基準電圧Ｖｒｅｆと駆動薄膜トランジスタＴ８の閾値電圧Ｖｔｈとの差、Ｖｒｅｆ−Ｖｔｈにさせる。つまり、補償電気容量Ｃｔｈにおける電圧差は、駆動薄膜トランジスタＴ８の閾値電圧Ｖｔｈになる。ここで、上記１行の画素領域内における駆動薄膜トランジスタＴ８は、この行における各駆動薄膜トランジスタＴ８の閾値電圧をＶｔｈという同じ電圧にさせるように、同じプロセスで製造される必要ある。
【００２６】
第２の段階Ｈ２は、グレースケールの電圧を入力する段階である。このとき、第１のクロック信号の出力端Ｇ１が低レベルになり、第２のクロック信号の出力端Ｃ１が高レベルになり、補償回路における第３の薄膜トランジスタＴ３、第４の薄膜トランジスタＴ４、第６の薄膜トランジスタＴ６及び第７の薄膜トランジスタＴ７がカットオフされ、各駆動回路における第１の薄膜トランジスタＴ１、及び補償回路における第２の薄膜トランジスタＴ２と第５の薄膜トランジスタＴ５が導通される。このとき、等価回路が図４に示す回路である。以下、１つの画素領域Ｐｉｘｅｌ＿１内における駆動回路の動作原理を例として本技術案を説明する。データラインＤata１が駆動電気容量Ｃｓｔに充電し、第３のノードＣの電圧を、データラインＤata１が入力するグレースケール電圧Ｖｄａｔａ１にさせ、第４のノードＤの電圧をゼロにさせる。つまり、駆動電気容量Ｃｓｔにおける電圧差は、データラインＤata１が入力するグレースケール電圧Ｖｄａｔａ１になる。
【００２７】
第３の段階Ｈ３は発光段階である。このとき、第１のクロック信号の出力端Ｇ１が低レベルになり、第２のクロック信号の出力端Ｃ１が低レベルになり、補償回路における第３の薄膜トランジスタＴ３、第４の薄膜トランジスタＴ４及び第５の薄膜トランジスタＴ５が導通され、各駆動回路における第１の薄膜トランジスタＴ１、及び補償回路における第２の薄膜トランジスタＴ２、第６の薄膜トランジスタＴ６及び第７の薄膜トランジスタＴ７がカットオフされる。このとき、等価回路が図５に示す回路である。第２のノードＢが接地されるので、電圧がゼロになる。第１の段階Ｈ１では、補償電気容量Ｃｔｈに蓄積される電圧差が駆動薄膜トランジスタＴ８の閾値電圧Ｖｔｈになるので、第３の段階Ｈ３では、第１のノードＡ、つまり、第４のノードＤの電圧が駆動薄膜トランジスタＴ８の閾値電圧Ｖｔｈになる。第２の段階Ｈ２では、画素領域Ｐｉｘｅｌ＿１内の駆動回路を例として、駆動電気容量Ｃｓｔにおける電圧差は、データラインＤata１が入力するグレースケール電圧Ｖｄａｔａ１であるので、第３の段階Ｈ３では、画素領域Ｐｉｘｅｌ＿１内の駆動回路を引き続き例として、第３のノードＣの電圧は、駆動薄膜トランジスタＴ８の閾値電圧Ｖｔｈと、データラインＤata１が入力するグレースケール電圧Ｖｄａｔａ１との和にキックバックし、Ｖｔｈ+Ｖｄａｔａ１になる。即ち、駆動薄膜トランジスタＴ８のゲート電極の電圧Ｖｇｓ＝Ｖｔｈ+Ｖｄａｔａ１、駆動薄膜トランジスタＴ８を通過する駆動電流は、
【００２８】
【数１】
0006037477.tif 000002
【００２９】
になる。
ただし、ｋ＝μｅｆｆ×Ｃｏｘ×（Ｗ／Ｌ）/２、μｅｆｆは駆動薄膜トランジスタＴ８のキャリヤーの有効移動度を示し、Ｃｏｘは駆動薄膜トランジスタＴ８のゲート絶縁層の誘電定数を示し、Ｗ／Ｌは駆動薄膜トランジスタＴ８のチャンネルの幅長さ比を示す。
【００３０】
上記式によれば、駆動薄膜トランジスタＴ８を通過する駆動電流Ｉはその閾値電圧Ｖｔｈに関係なくなり、駆動薄膜トランジスタＴ８の閾値電圧Ｖｔｈが上記駆動薄膜トランジスタＴ８を通過する駆動電流Ｉに与える影響が解消された。
【００３１】
上記基準電圧の出力端が電源端ＶＤＤであってもよい。上記第１の段階Ｈ１及び第２の段階Ｈ２の時間は比較的に短いが、パネルを発光表示するための第３の段階Ｈ３の時間は、比較的に長い。
【００３２】
従来技術では、駆動電流を表す式において、一般的に、電源端ＶＤＤの電源電圧Ｖｄｄを有する。電圧降下（ＩＲ Ｄｒｏｐ）の問題により、電源電圧Ｖｄｄの変化は、ディスプレイの表示效果を更なる影響する。然し、本発明の実施例では、駆動電流を表す式において、電源端ＶＤＤの電源電圧Ｖｄｄが有しなく、ＩＲ Ｄｒｏｐの問題がさらに改善された。
【００３３】
１行における各画素領域内の駆動回路の動作原理は、上記１つの画素領域Ｐｉｘｅｌ＿１内の駆動回路の動作原理と全く同じであり、ここで贅言しない。
【００３４】
簡単に言えば、Ｎ個の画素領域Ｐｉｘｅｌ＿１、Ｐｉｘｅｌ＿２、・・・、Ｐｉｘｅｌ＿Ｎにおける第ｉ個の画素領域Ｐｉｘｅｌ＿ｉ（ｉが１より大きくてＮ以下の自然数である）内の駆動回路に対して、第２の段階Ｈ２では、駆動電気容量Ｃｓｔにおける電圧差はデータラインＤataｉが入力するグレースケール電圧Ｖｄａｔａｉになり、第３の段階Ｈ３では、第３のノードＣの電圧は、駆動薄膜トランジスタＴ８の閾値電圧Ｖｔｈと、データラインＤataｉが入力するグレースケール電圧Ｖｄａｔａｉとの和、Ｖｔｈ+Ｖｄａｔａｉにキックバックし、即ち、駆動薄膜トランジスタＴ８のゲート電極の電圧Ｖｇｓ＝Ｖｔｈ+Ｖｄａｔａｉ、駆動薄膜トランジスタＴ８を通過する駆動電流は、
【００３５】
【数２】
0006037477.tif 000003
【００３６】
になる。
【００３７】
以上は１行のみの画素の充電過程を例として本技術案を詳しく説明した。図６に示すように、複数行の画素領域以外に、それらにそれぞれ対応する外部補償回路を設置してＡＭＯＬＥＤ駆動補償回路を構成することもできる。それは、ｍ個の第１のクロック信号の出力端Ｇ１、Ｇ２、…、Ｇｍ、ｍ個の第２のクロック信号の出力端Ｃ１、Ｃ２、…、Ｃｍを有し、ｍが１より大きい自然数である。ＡＭＯＬＥＤ駆動補償回路の接続関係及び動作原理は、上記実施例と同じであり、ここで贅言しない。
【００３８】
本発明の実施例に係るＡＭＯＬＥＤ駆動補償回路によれば、画素領域外に設けられる外部補償回路が１行の画素領域内における複数の駆動回路の駆動薄膜トランジスタの閾値電圧を同時に補償するようになり、画素領域内においてＡＭＯＬＥＤを駆動するための駆動回路だけが設けられ、開口率が向上された。
【００３９】
本発明の実施例は、上記実施例に係るＡＭＯＬＥＤ駆動補償回路に適用できるＡＭＯＬＥＤ駆動補償方法であって、図７に示すように、
第１の段階では、複数の画素領域内に設けられる複数の駆動回路の駆動薄膜トランジスタの閾値電圧を記憶するステップ１０１と、
第２の段階では、上記複数の画素領域内に設けられる複数の駆動回路における各駆動回路のグレースケール電圧を記憶するステップ１０２と、
第３の段階では、複数の画素領域内に設けられる複数の駆動回路における各駆動回路の駆動薄膜トランジスタのゲート電極の電圧を、閾値電圧と該駆動回路のグレースケール電圧との和にキックバックするステップ１０３と、を備える。
【００４０】
本発明の実施例に係るＡＭＯＬＥＤ駆動補償方法は、画素領域外に設けられる外部補償回路によって画素領域内における複数の駆動回路の駆動薄膜トランジスタの閾値電圧を同時に補償し、画素領域内にＡＭＯＬＥＤを駆動するための駆動回路のみが設けられるので、開口率が向上された。
【００４１】
複数の画素領域内に設けられる複数の駆動回路の駆動薄膜トランジスタの閾値電圧を記憶する在第１の段階は、具体的に、
第１のクロック信号の出力端が高レベルになり、第２のクロック信号の出力端が低レベルになり、補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタが導通され、各駆動回路における第１の薄膜トランジスタ、及び補償回路における第２の薄膜トランジスタと第５の薄膜トランジスタがカットオフされ、補償電気容量における電圧差が画素領域内に設けられる複数の駆動回路の駆動薄膜トランジスタの閾値電圧になる。
【００４２】
上記複数の画素領域内に設けられる複数の駆動回路における各駆動回路のグレースケール電圧を記憶する第２の段階は、具体的に、
第１のクロック信号出力端が低レベルになり、第２のクロック信号の出力端が高レベルになり、補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタがカットオフされ、各駆動回路における第１の薄膜トランジスタ、及び補償回路における第２の薄膜トランジスタと第５の薄膜トランジスタが導通され、各駆動回路の駆動電気容量における電圧差が該駆動回路に対応するデータラインに入力されるグレースケール電圧になる。
【００４３】
複数の画素領域内に設けられる複数の駆動回路における各駆動回路の駆動薄膜トランジスタのゲート電極の電圧が閾値電圧と該駆動回路のグレースケール電圧との和にキックバックする第３の段階は、具体的に、
第１のクロック信号の出力端が低レベルになり、第２のクロック信号の出力端が低レベルになり、補償回路における第３の薄膜トランジスタ、第４の薄膜トランジスタ及び第５の薄膜トランジスタが導通され、各駆動回路における第１の薄膜トランジスタ、及び補償回路における第２の薄膜トランジスタ、第６の薄膜トランジスタ及び第７の薄膜トランジスタがカットオフされ、上記複数の画素領域内に設けられる複数の駆動回路における各駆動回路の駆動薄膜トランジスタのゲート電極の電圧が上記閾値電圧と該駆動回路のグレースケール電圧との和にキックバックする。
【００４４】
本発明の実施例に係るＡＭＯＬＥＤ駆動補償方法の具体的な動作原理は、上記実施例と同じであり、ここで贅言しない。
【００４５】
画素領域外に設けられる外部補償回路は、画素領域内における複数の駆動回路の駆動薄膜トランジスタの閾値電圧を同時に補償し、画素領域内にＡＭＯＬＥＤを駆動する駆動回路のみが設けられ、開口率が向上された。
【００４６】
本発明の実施例は表示装置であって、上記ＡＭＯＬＥＤ駆動補償回路を備える。駆動補償方法及び工作原理は上記実施例と同じであり、ここで贅言しない。
【００４７】
画素領域外に設けられる外部補償回路は、画素領域内における複数の駆動回路の駆動薄膜トランジスタの閾値電圧を同時に補償し、画素領域内にＡＭＯＬＥＤを駆動する駆動回路のみが設けられ、開口率が向上された。
【００４８】
以上は本発明の具体的な実施形態に過ぎず、本発明の保護範囲がこれに限らない。本発明に開示された技術的範囲内に、当業者が容易に想到し得る変更や取替は、いずれも本発明の保護範囲内に入る。従って、本発明の保護範囲は請求項に記載の保護範囲を基準すべきである。
【図１】
0006037477.tif 000004
【図２】
0006037477.tif 000005
【図３】
0006037477.tif 000006
【図４】
0006037477.tif 000007
【図５】
0006037477.tif 000008
【図６】
0006037477.tif 000009
【図７】
0006037477.tif 000010