【事件の表示】
　特願２００３−５７７３１３「高Ｋ誘電体膜及びその形成方法」拒絶査定不服審判事件〔平成１５年　９月２５日国際公開、ＷＯ０３／７９４１３、平成１７年１１月１０日国内公表、特表２００５−５３４１６３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、２００３（平成１５）年３月１２日（パリ条約による優先権主張外国庁受理２００２（平成１４）年３月１５日、アメリカ合衆国）を国際出願日とする出願であって、平成１８年３月１３日に手続補正書が提出され、平成２０年５月１２日付けの拒絶理由通知に対して、同年８月２６日に意見書及び手続補正書が提出されたが、平成２１年２月１６日付けで拒絶査定がされ、それに対して、同年５月２２日に拒絶査定に対する審判請求がされるとともに手続補正書が提出され、その後、平成２２年１２月３日付けで審尋がされ、平成２３年２月２８日に回答書が提出されたものである。
　
　
２．補正の却下の決定
　
［補正の却下の決定の結論］
　平成２１年５月２２日に提出された手続補正書による補正を却下する。
　
［理由］
（１）補正の内容
　平成２１年５月２２日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜３を補正後の特許請求の範囲の請求項１及び２に補正するものであって、補正前後の請求項１は各々以下のとおりである。
　
（補正前）
　「【請求項１】
　半導体基板と、
　同半導体基板上覆って形成される、ランタン、アルミニウム、酸素及び窒素を含む誘電体層と、
　同誘電体層を覆う電極層と、を備える電界効果型トランジスタ（ＦＥＴ）のゲート構造。」
　
（補正後）
　「【請求項１】
半導体基板と、
　同半導体基板上覆って形成される、ランタン、アルミニウム、酸素及び窒素を含む誘電体層と、
　同誘電体層を覆う電極層と、を備えるＰ−チャネル電界効果型トランジスタ（ＦＥＴ）のゲート構造。」
　
（２）補正事項の整理
　本件補正の補正事項を整理すると、以下のとおりである。
　
（２−１）補正事項１
　補正前の請求項１の「電界効果型トランジスタ（ＦＥＴ）」の前に「Ｐ−チャネル」を追加して、補正後の請求項１とすること。
　
（２−２）補正事項２
　補正前の請求項２の「電界効果型トランジスタ（ＦＥＴ）」の前に「Ｐ−チャネル」を追加して、補正後の請求項２とすること。
　
（２−３）補正事項３
　補正前の請求項３を削除すること。
　
（３）新規事項の追加の有無及び補正の目的の適否について 
（３−１）補正事項１及び２について
　補正事項１及び２は、補正前の請求項１及び２に係る発明の発明特定事項である「電界効果型トランジスタ（ＦＥＴ）」の型を「Ｐ−チャネル」に減縮する補正であるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、「電界効果型トランジスタ（ＦＥＴ）」の型を「Ｐ−チャネル」とすることは、本願の願書に最初に添付した明細書の００２５段落に記載されているものと認められるから、補正事項１及び２は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面（以下「当初明細書等」という。）のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。したがって、補正事項１は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たすものである。
　
（３−２）補正事項３について
　補正事項３は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当する。したがって、補正事項３は適法になされたものである。
　
（３−３）以上検討したとおり、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものであり、特許法第１７条の２第４項第２号に掲げる事項を目的とするものを含んでいるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かについて、以下において更に検討する。
　
（４）独立特許要件についての検討
（４−１）補正後の発明
　本件補正による補正後の請求項１及び２に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１及び２に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、上記（１）の「補正後」の請求項１に記載したとおりのものである。
　
（４−２）引用刊行物に記載された発明
（４−２−１）本願の優先日前に外国において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である国際公開０２／０１６２２号（以下「引用例」という。）には、図とともに以下の記載がある（なお、下線は当合議体にて付加したものである。）。
ａ．「Background of the Invention
　
As device dimensions are scaled according to the 1999 Technology Roadmap for Semiconductors, 1999 Edition (http ://public. itrs. net), the equivalent gate oxide thickness, EOT, should decrease below about 1.5nm. At this silicon dioxide (Si0
2
) thickness, the direct tunneling current for a one volt potential drop across the oxide is typically greater than 1 A/cm
-2
. Such a volt potential drop is potentially disadvantageous in that it begins to reduce the ratio of on-to off-state current in a field effect transistor. In order to attempt to reduce the off-state leakage currents due to tunneling through Si0
2
 and maintain a capacitance that is equivalent to that obtained with a Si0
2
 dielectric with a physical thickness of 1.5 nm and below, alternative high-k dielectrics are being investigated.
These high-k alternative dielectrics are potentially capable of providing the required levels of EOT for device scaling at larger physical thickness.
　Recently, aluminum oxide has been the focus of several studies. Klein et al. Appl. Phys. Lett. 75,4001 (1999) propose the deposition of aluminum oxide with a CVD growth method. This reference proposes a silicate layer being present at the interface on aluminum oxide and silicon, as measured by nuclear resonance profiling (NRP) and X-ray photoelectron spectroscopy (XPS). Gusev et al. Appl. Phys. Lett. 76,176 (2000) propose atomic layer CVD (ALCVD) where they investigated both the physical and electrical properties of an aluminum oxide layer. Gusey et al. propose that it is possible to deposit aluminum oxide on hydrogen-terminate silicon without forming an interfacial layer using NRP, medium energy ion scattering (MEIS), and highresolution transmission electron microscopy (TEM).
　Transistors with an equivalent gate oxide thickness of 0.96 nm with aluminum oxide as the material are proposed by Chin et al. Tech. Dig. VLSI Symp, 16 (2000). Chin et al. proposes that these devices have a Dit value greater than or equal to 310 cm-2 and a positive flat band shift, indicating a negative fixed charge. Buchanan et al., Tech. Dig. Intl. Electron Devices Meet, 223 (2000) propose an nMOSFET formed by ALCVD Al203 with 0.08 μm gate lengths. This reference also proposes a negative fixed charge for devices with an equivalent oxide thickness of 1.3 nm.
　
Notwithstanding the above, there remains a need in the art for oxide materials that may be used in semiconductor devices which have the potential to reduce direct tunneling current in the devices.
　
（訳文）
　「発明の背景
　
装置の寸法は、１９９９年版、１９９９  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ（ｈｔｔｐ：／／ｐｕｂｌｉｃ．ｉｔｒｓ．ｎｅｔ）により、基準化されているので、等価ゲート酸化物の厚さ（ｅｑｕｉｖａｌｅｎｔ ｇａｔｅ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ：ＥＯＴ）は、約１．５ｎｍ以下に減じなければならない。かかる二酸化ケイ素（ＳｉＯ
２
）の厚さにおいて、酸化物を横切る１ボルトの電圧降下についての直接トンネル電流は、典型的には、１Ａ／ｃｍ
−２
より大きい。そのような電圧降下は、電界効果型トランジスターにおいて、オン状態対オフ状態電流の比を減少させるため、潜在的に不都合である。ＳｉＯ
２
をぬけるトンネリングによるオフ状態の電流漏れを減じ、かつ１．５ｎｍ以下の物理的厚さのＳｉＯ
２
誘電体により得られるものと等価であるキャパシタンスを保持する試みのために、代わりとなる高ｋ誘電体（ｈｉｇｈ−ｋ ｄｉｅｌｅｃｔｒｉｃ）が研究されている。
これらの高ｋの代わりとなる誘電体は、より大きな物理的厚さで装置計測用のＥＯＴの所望のレベルを、潜在的に、提供することができる。従って、トンネル電流を潜在的に減らすための経路が提供される。
　最近、幾つかの研究において、酸化アルミニウムに焦点が当たっている。Ｋｌｅｉｎ  ｅｔ  ａｌ．Ａｐｐｌ．Ｐｈｙｓ．７５，４００１（１９９９）は、ＣＶＤ成長方法を用いる酸化アルミニウムの析出を提案している。この文献は、核共鳴プロファイリング（ＮＲＰ）及びＸ線光電子分光法（ＸＰＳ）により測定されるように、酸化アルミニウムとケイ素との間の界面に存在するケイ酸塩層を提案している。Ｇｕｓｅｖ  ｅｔ  ａｌ．Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７６，１７６（２０００）は、原子層ＣＶＤ（ＡＬＣＶＤ）を提案しており、そこで酸化アルミニウム層の物理的及び電気的特性の両方が研究されている。Ｇｕｓｅｙ  ｅｔ  ａｌ．は、ＮＲＰ、中エネルギーイオン散乱（ＭＥＩＳ）及び高分解能透過型電子顕微鏡（ＴＥＭ）を使用して、界面層を形成せずに、水素末端のケイ素の上に酸化アルミニウムを析出させることができると提案している。
　材料として酸化アルミニウムを用いた、厚さ０．９６ｎｍの等価ゲート酸化物を備えたトランジスターは、Ｃｈｉｎ  ｅｔ  ａｌ．Ｔｅｃｈ．Ｄｉｇ．ＶＬＳＩ  Ｓｙｍｐ，１６（２０００）により提案されている。Ｃｈｉｎ  ｅｔ  ａｌ．は、これらの装置が、３１０ｃｍ−２以上のＤｉｔ値及び正のフラットバンドシフト（ｐｏｓｉｔｉｖｅ ｆｌａｔ ｂａｎｄ ｓｈｉｆｔ）を有し、負の固定チャージ（ｎｅｇａｔｉｖｅ ｆｉｘｅｄ ｃｈａｒｇｅ）を示すことを提案している。Ｂｕｃｈａｎａｎ  ｅｔ  ａｌ．，Ｔｅｃｈ．Ｄｉｇ．Ｉｎｔｌ．Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔ，２２３（２０００）は、ＡＬＣＶＤ  Ａｌ２Ｏ３により形成される、ゲート長０．０８μｍのｎＭＯＳＦＥＴを提案している。この文献は、厚さが１．３ｎｍの等価酸化物を備えた装置用の負の固定チャージも提案している。
　
前述にもかかわらず、直接トンネル電流を減じる可能性を有する半導体装置に使用できる酸化物の材料への需要が、当技術に残っている。
　
ｂ．「Summary of the Invention
　
The present invention addresses the inadequacies of the prior art.
　　　　−(AB04) x (MnOm)1-x−　　　　(I)
wherein:
A is an element selected from Group IIIA of the periodic table ;
B is an element selected from Group VB of the periodic table ; 
O is oxygen;
M is an element selected from either Group IIIB or Group IVB of the periodic table ; and n ranges from about 0.5 to about 2.5, m ranges from about 1.5 to about 3.5, and x is a fraction ranging from 0 to 1.
　In another aspect, 
the invention provides a a non-crystalline oxide represented by the formula (ll) :
　　　　
- (Al0
2
)
j
(M
n
O
m
)
k
- 　　　(II) 
wherein:
　
Al is aluminum;
　
O is oxygen;
　
M is an element selected from either Group IIIB or Group IVB of the periodic table ; and
　
j ranges from about 0.5 to about 4.5; k is equal to about 1; n ranges from about 0.5 to about 2.5, and m ranges from about 1.5 to about 3.5.
　
（訳文）
　「発明の要約
　
本発明は、従来技術の不適切な点に取り組んでいる。
　　　　−（ＡＢＯ４）Ｘ（ＭｎＯｍ）１−Ｘ−　　　　（Ｉ）
式中、
　Ａは、周期表のＩＩＩＡ族から選択される元素であり、
　Ｂは、周期表のＶＢ族から選択される元素であり、
　Ｏは、酸素であり、
　Ｍは、周期表のＩＩＩＢ族又はＩＶＢ族から選択される元素であり、
　ｎは、約０．５〜約２．５の範囲にあり、ｍは、約１．５〜約３．５の範囲にあり、ｘは、０〜１の範囲の小数である。
　他の態様で、
本発明は、式（ＩＩ）により表される非晶質酸化物を提供する。
　　　　
−（ＡｌＯ
２
）
ｊ
（Ｍ
ｎ
Ｏ
ｍ
）
ｋ
−　　　　（ＩＩ）
　
式中、
　
Ａｌは、アルミニウムであり、
　
Ｏは、酸素であり、
　
Ｍは、周期表ＩＩＩＢ族又はＩＶＢ族から選択される元素であり、
　
ｊは、約０．５〜約４．５の範囲にあり、ｋは、約１に等しく、ｎは、約０．５〜約２．５の範囲にあり、ｍは、約１．５〜約３．５の範囲にある。
　
ｃ．「In another aspect, 
the invention provides a non-crystalline oxide represented by the formula (II) :
　　　　
- (Al0
2
)
j
(M
n
O
m
)
k
- 　　　(II) 
wherein:
　
Al is aluminum;
　
O is oxygen;
　
M is an element selected from either Group IIIB or Group IVB of the periodic table ; and
　
j ranges from about 0.5 to about 4.5; k is equal to about 1; n ranges from about 0.5 to about 2.5, and m ranges from about 1.5 to about 3.5.
　In one embodiment regarding the oxide represented by formula (II), M is selected from hafnium (Hf) or zirconium (Zr), n is 1, m is 2, j is 4, and k is 1.
　
In another embodiment regarding the oxide represented by formula (II),M is selected from yttrium (Y) or lanthanum (La), n is 2, m is 3, j is 3, and k is 1.
　
（訳文）
　「他の態様では、
本発明は、式（ＩＩ）により表される非晶質酸化物を提供する。
　　　　
−（ＡｌＯ
２
）
ｊ
（Ｍ
ｎ
Ｏ
ｍ
）
ｋ
−          （ＩＩ）
式中、
　
Ａｌは、アルミニウムであり、
　
Ｏは、酸素であり、
　
Ｍは、周期表のＩＩＩＢ族又はＩＶＢ族から選択される元素であり、
　
ｊは、約０．５〜約４．５の範囲にあり、ｋは、約１に等しく、ｎは、約０．５〜約２．５の範囲にあり、ｍは、約１．５〜約３．５の範囲にある。
　式（ＩＩ）により表される酸化物に関する一つの態様では、Ｍはハフニウム（Ｈｆ）又はジルコニウム（Ｚｒ）から選択され、ｎは１であり、ｍは２であり、ｊは４であり、ｋは１である。
　
式（ＩＩ）により表される酸化物に関するもう一つの態様では、Ｍはイットリウム（Ｙ）又はランタン（Ｌａ）から選択され、ｎは２であり、ｍは３であり、ｊは３であり、ｋは１である。
　
ｄ．「In another aspect, 
the invention also provides a field effect transistor which employs a non-crystalline oxide represented by the formula (II). The field effect transistor comprises an integrated circuit substrate having a first surface, source and drain regions in the substrate at the first surface in a spaced apart relationship, a gate insulating layer on said substrate at the first surface between said spaced apart source and drain regions, the gate insulating layer comprising a non-crystalline oxide represented by the formula (II) :
　　　　
- (Al0
2
)
j
(M
n
O
m
)
k
- 　　　(II) 
wherein:
　
Al is aluminum, O is oxygen, M is an element selected from either Group IIIB or Group IVB of the periodic table, j ranges from about 0.5 to about 4.5, k is equal to about 1, n ranges from about 0.5 to about 2.5, and m ranges from about 1.5 to about 3.5.
　In one embodiment, the substrate of the field effect transistor which employs a non-crystalline oxide of formula (II) comprises a material selected from the group consisting of a Group III-V binary alloy, a Group III-V quaternary alloy, a Group III-nitride alloy, and combinations thereof.
　In another embodiment, the substrate of the field effect transistor which employs the non-crystalline oxide of formula (II) comprises a Group III-V binary alloy selected from the group consisting of (Ga, AI) As, (In, Ga) As, and combinations thereof.
　
Examples of proposed applications for the novel non-crystalline oxides of the invention include, without limitation, integration of the single layer or stacked non-crystalline oxides into gate stacks for NMOS, PMOS or CMOS applications involving Si, SiC and other compound semiconductors such as the III-V arsenides, antimonides, nitrides or phosphides, etc.
　
（訳文）
　「他の面では、
本発明は、また、式（ＩＩ）により表される非晶質酸化物を使用する電界効果型トランジスターを提供する。電界効果型トランジスターは、集積回路基板を含み、この基板は、第一表面と、前記第一表面において前記基板中に間隔を置いて配置されているソース領域及びドレイン領域と、かつ前記基板の上の前記第一の表面において間隔を置いて配置された前記ソース領域とドレイン領域との間にあるゲート絶縁層とを有する。このゲート絶縁層は、式（ＩＩ）により表される非晶質酸化物を含む。
　　　　
−（ＡｌＯ
２
）
ｊ
（Ｍ
ｎ
Ｏ
ｍ
）
ｋ
−          （ＩＩ）
　
式中、
　
Ａｌは、アルミニウムであり、Ｏは、酸素であり、Ｍは、周期表のＩＩＩＢ族又はＩＶＢ族から選択される元素であり、ｊは、約０．５〜約４．５の範囲にあり、ｋは、約１に等しく、ｎは、約０．５〜約２．５の範囲にあり、ｍは、約１．５〜約３．５の範囲にある。
　一つの態様では、式（ＩＩ）の非晶質酸化物を使用する電界効果型トランジスターの基板は、ＩＩＩ−Ｖ族の二元合金、ＩＩＩ−Ｖ族の四元合金、ＩＩＩ族の窒化物合金及びこれらの組合せからなる群から選択される材料を含む。
　他の態様では、式（ＩＩ）の非晶質酸化物を使用する電界効果型トランジスターの基板は、（Ｇａ，Ａｌ）Ａｓ、（Ｉｎ，Ｇａ）Ａｓ及びこれらの組合せからなる群から選択されるＩＩＩ−Ｖ族の二元合金を含む。
　
本発明の新規の非晶質酸化物について提案された例は、一層又は積層型非晶質酸化物を集積化して、Ｓｉ、ＳｉＣ及び他の化合物半導体、例えば、ヒ化物（ＩＩＩ−Ｖ）、アンチモン化合物、窒化物又はリン化物等々を含むＮＭＯＳ、ＰＭＯＳ又はＣＭＯＳを適用するためのゲートスタック（ｇａｔｅ ｓｔａｃｋ）にすることを含むが、これに限定されない。
　
ｅ．「
The non-crystalline oxides of the invention may be used in a number of ways in various stacked structures that are employed in a variety of microelectronic devices such as, without limitation, those described herein.
　Examples of such structures include 100 and 200 as depicted in the drawings. For example, in one embodiment of a stacked structure depicted inFIG. 1a, interfacial layer 10 may comprise any number of appropriate materials such as, in one illustration, the oxides recited in the'607 application (e.g., AlTa04). 
Additionally, the interfacial layer 10 may comprise a noncrystalline oxide of formula (I) described herein or a non-crystalline oxide of formula (II) described herein. Any combinations of the above materials can be employed in interfacial layer 10.
　
Referring again to FIG. 1a, present on the interfacial layer 10 is base layer 20. The base layer 20 may comprise a non-crystalline oxide of the formula (I) described herein, a non-crystalline oxide of the formula (II) described herein, or any combination of these two materials, as well as any of the oxides disclosed in the'607 application.
　　　　D (Al02) z 　　　　(III) 
wherein D is Group IIIB or IVB oxide and z is an integer, preferably 3 or 4. In preferred embodiments, the oxide of formula may be selected from Hf(Al02)4 or Y(AlO2)3, as well as combinations thereof. Combinations of any of the above disclosed oxides can be utilized in the base layer 20, as well as others.
　
In addition, as shown in FIG. 1 b, a surface/interface layer 30 can be employed on top of base layer 20. In one embodiment, layer 30 may comprise nitrogen. 
layer 30 may comprise any number of oxides such as, without limitation, an oxide of the second group (i. e., Group (II)) described herein (e.g.,
Y (La) (Al0
2
) 
3
),
alone or in combination with nitrogen. In various embodiments, metal is on top of surface/interface layer 30. Accordingly, elements employed in various oxides may be selected to match the contacting metal. Combinations of any of the above materials can be employed in layer 30.
　
（訳文）
　「
本発明の非晶質酸化物を、本明細書中に記載されるが、限定されない種々のマイクロエレクトロニクス装置で使用される種々の積層構造に多数の方法で使用することができる。
　そのような構造の例は、図に示された１００及び２００を含む。例えば、図１ａに図示された積層構造の一態様では、界面層１０は、適切な材料を複数含んでよく、これらは、例えば、一例として、‘６０７出願に記載される酸化物である（例えば、ＡｌＴａＯ４）。更に、
界面層１０は、ここに記載の式（Ｉ）の非晶質酸化物又はここに記載の式（ＩＩ）の非晶質酸化物を含んでよい。前記材料の任意の組合せを界面層１０中に使用することができる。
　
図１ａに関して、界面層１０の上に存在するのは、ベース層２０である。ベース層２０は、ここに記載の式（Ｉ）の非晶質酸化物、ここに記載の式（ＩＩ）の非晶質酸化物又は、これら２つの材料の組み合わせ、並びに‘６０７出願に記載の任意の酸化物を含んでよい。
　　　　Ｄ（ＡｌＯ２）Ｚ　　　　（ＩＩＩ）
式中、Ｄは、ＩＩＩＢ又はＩＶＢ族の酸化物であり、ｚは、整数、有利には３又は４である。有利な態様では、式（ＩＩＩ）の酸化物は、Ｈｆ（ＡｌＯ２）４、Ｙ（ＡｌＯ２）３及びこれらの組合せから選択することができる。前記の開示された酸化物の任意の組合せは、ベース層２０並びに他のものに利用することができる。
　更に、図１ｂに示されるように、
表面／界面層３０を、ベース層２０の上に用いることができる。一つの態様では、層３０は、窒素を含んでもよい。
層３０は、かなり多数の酸化物、例えば、本明細書中に記載の２族（即ちＩＩ族）の酸化物（例えば、
Ｙ（Ｌａ）（ＡｌＯ
２
）
３
）
をそれのみで、又は窒素と組み合わせて含んでもよい。種々の態様では、金属は、表面／界面層３０の上にある。従って、種々の酸化物に使用される元素は、接触金属に適合するように選択してよい。前記材料の任意の組合せを、層３０に使用することができる。
　
（４−２−２）引用例の第１２頁第４〜３１行には、集積回路基板上にゲート絶縁層として（ＡｌＯ２）ｊ（ＭｎＯｍ）ｋにより表される非晶質酸化物を用いたＰＭＯＳが記載されている。
　また、引用例の第５頁第７〜２４行には、（ＡｌＯ２）ｊ（ＭｎＯｍ）ｋにより表される非晶質酸化物におけるＭとしてＬａが用いられること、及び、ＭとしてＬａを用いた場合には、ｎは２であり、ｍは３であり、ｊは３であり、ｋは１であることが記載されている。
　
（４−２−３）以上によれば、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　「集積回路基板上に、（ＡｌＯ２）３Ｌａ２Ｏ３非晶質酸化物をゲート絶縁層として形成したＰＭＯＳ。」
　
（４−３）補正発明と引用発明との対比
（４−３−１）引用発明の「集積回路基板」は、補正発明の「半導体基板」に相当する。
　また、引用発明の「ゲート絶縁層」は、「（ＡｌＯ２）３Ｌａ２Ｏ３非晶質酸化物」で形成されるものであるから、ランタン、アルミニウム及び酸素を含むことは明らかであるし、「ゲート絶縁層」が誘電体層であることは、技術常識からみて自明である。
　したがって、引用発明の「集積回路基板上に、（ＡｌＯ２）３Ｌａ２Ｏ３非晶質酸化物」で形成した「ゲート絶縁層」は、補正発明の「半導体基板上覆って形成される、ランタン、アルミニウム、酸素」「を含む誘電体層」に相当する。
　
（４−３−２）引用発明の「ＰＭＯＳ」は、補正発明の「Ｐ−チャネル電界効果型トランジスタ（ＦＥＴ）」に相当する。そして、引用発明における前記「ＰＭＯＳ」の「ゲート絶縁膜」の上には、該「ゲート絶縁膜」を覆うゲート電極が形成されることは、技術常識からみて自明である。
　
（４−３−３）以上を総合すると、補正発明と引用発明とは、
　「半導体基板と、
　同半導体基板上覆って形成される、ランタン、アルミニウム、酸素を含む誘電体層と、
　同誘電体層を覆う電極層と、を備えるＰ−チャネル電界効果型トランジスタ（ＦＥＴ）のゲート構造。」
　である点で一致し、以下の点で相違する。
　
（相違点）
　補正発明は、「誘電体層」が、ランタン、アルミニウム及び酸素に加え「窒素を含む」ものであるのに対し、引用発明は、そのような特定をしていない点。
　
（４−４）相違点についての検討
（４−４−１）引用例の第１３頁第７行〜第１４頁第９行及び図１ｂには、界面層１０、ベース層２０及び表面／界面層３０を順に積層した積層構造について、前記界面層１０及びベース層２０に式（ＩＩ）の非晶質酸化物（ＡｌＯ２）ｊ（ＭｎＯｍ）ｋが用いられ得ること、及び、前記表面／界面層３０にＹ（Ｌａ）（ＡｌＯ２）３が用いられ得ることが記載されており、これらの層はいずれも、ランタン、アルミニウム及び酸素を含むものである。また、これらのうち前記表面／界面層３０には、さらに窒素を導入しても良いことも記載されている。
　さらに、前記積層構造は、「本発明の非晶質酸化物を、本明細書中に記載されるが、限定されない種々のマイクロエレクトロニクス装置で使用される種々の積層構造に多数の方法で使用することができる」ものであり、引用例には、非晶質酸化物が用いられるマイクロエレクトロニクス装置として、ＮＭＯＳ、ＰＭＯＳ又はＣＭＯＳといったものが記載されているのであるから、引用例においては、前記積層構造をＭＯＳ型の電界効果型トランジスタに用いることが想定されていることは明らかであるといえる。
　したがって、引用発明におけるゲート絶縁層において、ランタン、アルミニウム及び酸素を含み、さらに窒素が導入された上記積層構造を採用することは、当業者であれば容易に想到し得たものといえる。
　
（４−４−２）出願人は、審判請求書において、「明細書の段落００２５に記載されているように、誘電体中に窒素を導入することによって、ボロンの突き抜けに対して非常に大きな耐性が生まれる。ボロンは通常、Ｐ−チャネルトランジスタのゲートポリシリコンに含まれるので、ボロンがゲート電極から誘電体を通過して基板中のチャネルに向かって突き抜けないことは重要である。ボロンがチャネルに突き抜けると、トランジスタの電気特性に影響を及ぼす。　引用文献１は高誘電率の非晶質酸化物に関する発明であって、１４頁には、「窒素を含んでも、窒素と組合せても良い」という記載があるが、特に窒素の効果は開示されていないし、この記載からは、Ｐ−チャネルトランジスタと組合せることによって本願のような効果が出ることは想到できない。」なる主張を行っている。
　しかし、ゲート絶縁膜に窒素を導入することにより、ボロンの突き抜けを防止することは、例えば、本願の優先権主張の日の前に日本国内において頒布された以下の周知例１及び２に記載されているように、当業者における周知技術にすぎないことから、出願人の上記主張における窒素の効果は、当業者が直ちに予測し得る程度のものであって、格別なものとは認めることができない。
　
ａ．周知例１：特開２００１−８５６８０号公報
　上記周知例１には、以下の記載がある。
　「【０００２】
【従来の技術】近年、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを始めとする絶縁ゲート型電界効果トランジスタの微細化が益々進行している。これに伴って、
ゲート絶縁膜の膜厚が薄くなり、以下のように、ゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネルに達する等の問題が生じている。
【０００３】微細化が進んで、ゲート長が例えば０．２５μｍ程度のＭＯＳトランジスタになると、Ｎ型ＭＯＳトランジスタの場合には高濃度Ｎ型ポリシリコンを用い、Ｐ型ＭＯＳトランジスタの場合には高濃度Ｐ型ポリシリコンを用いて、シリコン基板表面にチャネル領域を設けた表面チャネル型が用いられる。
【０００４】この表面チャネル型ＭＯＳトランジスタの製造においては、通常、シリコン基板表面にゲート絶縁膜（酸化シリコン膜）を形成し、その上に不純物を導入しないままポリシリコン膜を形成してゲート電極形状に加工する。その後、ゲート電極およびソース・ドレイン領域となるシリコン基板表面に、同時に不純物イオンを注入して、熱処理を加えることにより不純物領域の活性化を行うという方法が用いられる。
【０００５】このときの不純物としては、Ｎ型ＭＯＳトランジスタの場合にはリン、Ｐ型ＭＯＳトランジスタの場合にはボロンが用いられる。そして、
Ｐ型ＭＯＳトランジスタにおいては、酸化シリコン膜中のボロンの拡散速度がリンのそれに比べて非常に大きいため、不純物活性化のための熱処理を行う際にゲート電極中のボロンがゲート絶縁膜を突き抜けてチャネル領域に拡散する。その結果、トランジスタの閾値電圧がばらつく等、トランジスタ特性に悪影響を与えてしまうという問題が生じる。
【０００６】
この問題を解決するために、例えばＩＥＤＭＴｅｃｈ．Ｄｉｇ．ｐｐ．４２５−４２８，１９９０やＩＥＤＭＴｅｃｈ．Ｄｉｇ．ｐｐ．４２９−４３２，１９９０には、酸化シリコン膜中に窒素を導入することにより酸窒化シリコン膜を形成し、これをゲート絶縁膜として用いる方法が報告されている。この酸窒化シリコン膜中のボロンの拡散速度は、酸化シリコン膜中のそれに比べて小さいため、ゲート電極中のボロンがゲート絶縁膜を突き抜けてチャネル領域に拡散してしまうのを防ぐことができる。
　
ｂ．周知例２：特開２００１−２８４４６３号公報
　上記周知例２には、以下の記載がある。
　「【０００５】また、大きな膜厚差のゲート絶縁膜を有する電界効果トランジスタを同じウェハ上に形成する場合、次の問題が起こる。
駆動能力を高めるためにゲート絶縁膜厚を薄くすると、ｐチャネルＭＯＳＦＥＴ（以下、ｐＭＯＳＦＥＴと記す）におけるボロンの突き抜け問題が顕著に生じるため、ゲート絶縁膜へ窒素を導入する必要性が生じる。
【０００６】上述したように、
駆動能力を高めるべくゲート絶縁膜を薄くしたｐＭＯＳＦＥＴではボロン突き抜け対策として窒素添加ゲート絶縁膜やゲート窒化膜が用いられる
　
（４−４−３）以上検討したとおり、補正発明は、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
（４−５）独立特許要件についてのまとめ
　以上のとおり、本件補正は、補正発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項をいう。以下同じ。）において準用する同法第１２６条第５項の規定に適合しない。
　
（５）補正の却下についてのむすび
　本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものを含むものであるが、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
３．本願発明について
　平成２１年５月２２日に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項１〜３に係る発明は、平成２０年８月２６日に提出された手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜３に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、上記２．（１）の「補正前」の請求項１に記載したとおりのものであり、再掲すると以下の通りである。
　「【請求項１】
　半導体基板と、
　同半導体基板上覆って形成される、ランタン、アルミニウム、酸素及び窒素を含む誘電体層と、
　同誘電体層を覆う電極層と、を備える電界効果型トランジスタ（ＦＥＴ）のゲート構造。」
　
　一方、本願の優先日前に外国において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である国際公開０２／０１６２２号（引用例）には、上記２．（４−２）に記載したとおりの事項及び発明（引用発明）が記載されているものと認められる。
　そして、上記２．（４）において検討したとおり、補正発明は、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、上記補正発明から技術的限定を省いた本願発明についても、当然に、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができないものである。
　
　
４．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。