【事件の表示】
　平成１０年特許願第１８７１７５号「ＣＰＵの高速アクセス制御方式」拒絶査定不服審判事件〔平成１２年　１月２１日出願公開、特開２０００−　２０４５９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１０年７月２日の出願であって、平成２０年３月２５日付けで拒絶理由が通知され、これに対し、同年５月１２日に意見書ならびに手続補正書が提出され、さらに、同月２８日に拒絶理由が通知され、これに対し、同年６月１９日に意見書が提出され、同年７月７日付けで拒絶査定がなされた。そして、これに対し同年８月１４日に拒絶査定に対する審判請求がなされるとともに同年９月１１日付けで手続補正がなされたものである。
　
第２．補正却下の決定
［補正却下の決定の結論］
　　平成２０年９月１１日付けの手続補正を却下する。
　
［理由］
１．補正後の本願発明
　上記手続補正（以下、「本件補正」という。）は補正前の特許請求の範囲の請求項１に記載された発明を、
　「演算処理を実行する制御手段と、
　前記制御手段に関わり、前記制御手段の近隣に設けられた高速アクセスを要する高速アクセス領域と、
　前記高速アクセス領域以外の、前記制御手段に関わる通常アクセスを要する通常アクセス領域と、
　前記高速アクセス領域及び通常アクセス領域と制御手段との間のデータを伝送するためのデータバスと、
　前記制御手段と前記通常アクセス領域との間のデータバスを接続又は切断する切換手段と、
　所定信号に応じて、前記制御手段と前記通常アクセス領域との間の前記データバスにおける切換手段を切換制御する切換制御手段と、
　前記制御手段から前記高速アクセス領域へのアクセス動作を促すアクセス指令を検出するアクセス指令検出手段とを有し、
　前記切換制御手段は、前記アクセス指令検出手段にてアクセス指令を検出すると、前記制御手段と前記通常アクセス領域との間の前記データバスを切断するように前記切換手段を切換制御し、これにより前記データバスのインピーダンス値が変更される、ＣＰＵの高速アクセス制御方式。」という発明（以下、「補正後の発明」という。）に変更することを含むものである。
　
２．新規事項の有無、補正の目的要件について
　本件補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内において、補正前の特許請求の範囲の請求項１に記載された「高速アクセスを要する高速アクセス領域」を「前記制御手段の近隣に設けられた高速アクセスを要する高速アクセス領域」に限定して特許請求の範囲を減縮するものである。
　
３．独立特許要件について
　本件補正は特許請求の範囲の減縮を目的とするものであるから、上記補正後の発明が特許出願の際独立して特許を受けることができるものであるのかどうかについて以下に検討する。
　
（１）補正後の発明
　上記「１．補正後の本願発明」の項で認定したとおりである。
　
（２）引用発明及び周知技術
　Ａ．原審の拒絶の理由に引用された特開平５−８９０４２号公報（以下、「引用例１」という。）には図面とともに以下の事項が記載されている。
　
　ａ．「バス制御装置と高速クロックにより処理可能な複数台の高速処理装置とが高速クロックで動作する高速シリアルバスに接続され、低速クロックにより処理可能な複数台の低速処理装置が低速クロックで動作可能な低速シリアルバスを介して上記高速処理装置のいずれかに接続されたデータ処理方式において、
上記バス制御装置は、上記低速シリアルバスの接続切断を指令するバス切断接続回路を有し、
上記高速処理装置は、上記バス切断接続回路の指令を受けて上記低速シリアルバスを接続または切断する低速バス切断接続手段を有することを特徴とするデータ処理方式。」（【請求項１】の記載。）
　
　ｂ．「この第一実施例は、図１に示すように、バス制御装置１と高速クロックにより処理可能な複数台の高速処理装置２とが高速クロックで動作する高速シリアルバス４に接続され、低速クロックにより処理可能な複数台の低速処理装置３が低速クロックで動作可能な低速シリアルバス５を介して高速処理装置２のいずれかに接続され、バス制御装置１は、高速処理装置２と低速処理装置３とが動作可能な複数のサンプル信号を発生させるサンプル信号生成回路１３と、高速シリアルバス４を初期化するリセット制御回路１４と、高速シリアルバス４にデータを送出するデータ生成回路１２と、高速シリアルバス４からのデータを受信しこのデータを解析するデータ解析回路１０とを有し、さらに、本発明の特徴とする手段として、バス制御装置１は、低速シリアルバス５の接続切断を指令するバス切断接続回路１１と、サンプル信号生成回路１３の出力を選択して高速シリアルバス４に送出するサンプル信号選択回路１５とを有し、高速処理装置２は、バス切断接続回路１１の指令を受けて低速シリアルバス５を接続または切断する低速バス切断接続手段２０を有する。」（段落【００１０】の記載。）
　
　ｃ．「この第一実施例の動作を説明する。バス制御装置１は、高速シリアルバスス１を制御するためにサンプル信号ａ、出力データｂおよびリセット信号ｄを出力し、高速処理装置２は、高速シリアルバス４に接続され、バス制御装置１で制御され処理を行うためにサンプル信号ａ、出力データｂおよびリセット信号ｄを入力し、入力データｃを出力する。また、バス制御装置１は、高速処理装置２を制御するときに、低速処理装置３の誤動作を防止するためにバス切断接続信号ｅを出力する。バス切断接続信号ｅは高速処理装置２に入力され、低速バス切断接続手段２０で低速シリアルバス５が切り離される。
」（段落【００１１】の記載。）
　
　そして、上記記載を総合すると、引用例１に記載された発明（以下、「引用例１記載の発明」という。）は、以下のとおりのものである。
　
　「バス制御装置と高速クロックにより処理可能な複数台の高速処理装置とが高速クロックで動作する高速シリアルバスに接続され、低速クロックにより処理可能な複数台の低速処理装置が低速クロックで動作可能な低速シリアルバスを介して上記高速処理装置の一つに接続されたデータ処理方式において、
上記バス制御装置は、上記低速シリアルバスの接続切断を指令するバス切断接続回路を有し、
上記高速処理装置の一つは、上記バス切断接続回路の指令を受けて上記低速シリアルバスを接続または切断する低速バス切断接続手段を有することを特徴とするデータ処理方式。」
　　
　Ｂ．同じく原審の拒絶の理由に引用された特開昭６１ー１３８３５４号公報（以下、「引用例２」という。）には図面とともに以下の事項が記載されている。
　
　ｄ．「従来のバス型高速データ処理回路では、第３図に示すように、単一のデータ・バス１上にＣＰＵ（マイクロ・プロセッサ）２、ＤＭＡＣ（ＤＭＡコントローラ）３、メモリ４、Ｉ／Ｏ（入出力）デバイス５が、それぞれデータ線６〜７とデータ・バス１と接続して構成されることがよく行われる。ＤＭＡデータ転送は、メモリ４とＩ／Ｏデバイス５との間で行われるが、この制御はＤＭＡＣ３により行われ、ＤＭＡデータ転送中、ＣＰＵ１のデータ線６はハイ・インピーダンスとなり、ＣＰＵ１はデータ・バス１と電気的に切断されていた。」（第１頁、右欄の記載。）
　
　してみると、引用例２には、以下の「周知技術」が記載されている。
　
　「データ線をハイ・インピーダンスとして、データ・バスと電気的に切断するバス型高速データ処理回路。」
　
（３）対比・判断
　補正後の発明と引用例１に記載された発明とを対比する。
　引用例１に記載された発明の「高速処理装置の一つ」は、演算処理を実行しており、補正後の発明の「演算処理を実行する制御手段」を備えているのは明らかである。
　また、引用例１に記載された発明の「高速処理装置の一つ」以外の「高速処理装置」は、「高速処理装置の一つ」と高速アクセスを行うことから、補正後の発明の「高速アクセスを要する高速アクセス領域」に相当する。
　そして、引用例１に記載された「バス切断接続回路」は、低速シリアルバスの接続切断を指令する点で補正後の発明の「アクセス指令検出手段」に相当する。
　さらに、引用例１に記載された発明の「低速処理装置」、「高速シリアルバス及び低速シリアルバス」、「低速バス接続切断手段」は、それぞれ、補正後の発明の「通常アクセス領域」、「データバス」、「切換制御手段」に相当する。
　
　したがって、補正後の発明と引用例１に記載された発明は、以下の一致点と相違点とを有する。
　
　＜一致点＞
　演算処理を実行する制御手段と、
　前記制御手段に関わる高速アクセスを要する高速アクセス領域と、
　前記高速アクセス領域以外の、前記制御手段に関わる通常アクセスを要する通常アクセス領域と、
　前記高速アクセス領域及び通常アクセス領域と制御手段との間のデータを伝送するためのデータバスと、
　前記制御手段と前記通常アクセス領域との間のデータバスを接続又は切断する切換手段と、
　所定信号に応じて、前記制御手段と前記通常アクセス領域との間の前記データバスにおける切換手段を切換制御する切換制御手段と、
　前記高速アクセス領域へのアクセス動作を促すアクセス指令を検出するアクセス指令検出手段とを有し、
　前記切換制御手段は、前記アクセス指令検出手段にてアクセス指令を検出すると、前記制御手段と前記通常アクセス領域との間の前記データバスを切断するように前記切換手段を切換制御する、ＣＰＵの高速アクセス制御方式。
　
　＜相違点１＞
　補正後の発明では「高速アクセス領域が制御手段の近隣に設けられ、高速アクセス領域以外に通常アクセス領域が設けられ」ているのに対し、引用発明には当該構成につき明示がない点。
　
　＜相違点２＞
　補正後の発明では「
制御手段から
「バス制御装置」内で当該
　
　＜相違点３＞
　切換制御が、補正後の発明では「データバスのインピーダンス値の変更」により行われているのに対し、引用例１に記載された発明には「低速バス切断接続手段」の具体的な内容について明示がない点。
　
　＜相違点４＞
　高速アクセス制御方式が、補正後の発明では「ＣＰＵ」のであるのに対し、引用例１に記載された発明には明示がない点。
　
　相違点につき検討する。
　
　＜相違点１について＞
　一般に、「バスの負荷容量を減少することで波形なまりが軽減され、クロック周波数を向上させることができる。」ことは、よく知られた周知事項である。
　また、バスの負荷容量を減少させるためには、接続するバスの距離を小さくすれば良いことも自明の事項である。
　したがって、相違点１に係る補正後の発明の「高速アクセス領域が制御手段の近隣に設けられ」との構成は、前述周知事項を勘案すれば特段の困難性なしに想到し得る程度の事項にすぎない。
　また、その際には、通常アクセス領域を高速アクセス領域以外に設けることも物理的な観点から当然の事項にすぎない。
　なお、前記よく知られた周知事項の一例として特開平６−９６００８号公報を呈示する。（段落【００４７】の記載を参照。）
　
　＜相違点２について＞
　処理装置を備える構成において、制御指令等の所定の機能を実行するために、特定の機能を備えた装置で実行するか、または、汎用的な処理装置で実行するようするかは、当該処理装置の負荷、全体構成を考慮し適宜選択することができる設計的事項にすぎず、引用例１に記載された発明における「接続切断の指令」を、演算処理を実行する制御手段でなすようにすることは、当業者であれば適宜なし得るものである。
　
　＜相違点３について＞
　前掲Ｂで指摘したとおり「ハイ・インピーダンスとして、データ・バスと電気的に切断する」ことは、周知技術であるから、引用例１に記載された発明に採用して、相違点３に係る補正後の発明を構成するに特段の創意を要するものではない。
　
　＜相違点４について＞
　制御手段として「ＣＰＵ」は、例示するまでもなく周知の事項である。
　
　以上のとおり、補正後の発明は引用例１に記載された発明及び周知技術に基づいて容易に発明できたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
４．結語
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
第３．本願発明について
１．本願発明
　平成２０年９月１１日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２０年５月１２日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　「演算処理を実行する制御手段と、
　前記制御手段に関わる高速アクセスを要する高速アクセス領域と、
　前記高速アクセス領域以外の、前記制御手段に関わる通常アクセスを要する通常アクセス領域と、
　前記高速アクセス領域及び通常アクセス領域と制御手段との間のデータを伝送するためのデータバスと、
　前記制御手段と前記通常アクセス領域との間のデータバスを接続又は切断する切換手段と、
　所定信号に応じて、前記制御手段と前記通常アクセス領域との間の前記データバスにおける切換手段を切換制御する切換制御手段と、
　前記制御手段から前記高速アクセス領域へのアクセス動作を促すアクセス指令を検出するアクセス指令検出手段とを有し、
　前記切換制御手段は、前記アクセス指令検出手段にてアクセス指令を検出
すると、前記制御手段と前記通常アクセス領域との間の前記データバスを切断するように前記切換手段を切換制御し、これにより前記データバスのインピーダンス値が変更される、ＣＰＵの高速アクセス制御方式。」
　
２．引用発明及び周知技術
　引用例１に記載された発明及び周知技術は、上記「第２．補正却下の決定」の項中の「３．独立特許要件について」の項中の「（２）引用発明及び周知技術」の項で認定したとおりである。
　
３．対比・判断
　そこで、本願発明と引用例１に記載された発明とを対比するに、本願発明は上記補正後の発明から当該補正に係る限定を省いたものである。
　そうすると、本願発明の構成に当該補正に係る限定を付加した補正後の発明が、上記「第２．補正却下の決定」の項中の「３．独立特許要件について」の項で検討したとおり、引用例１に記載された発明及び周知技術に基づいて容易に発明できたものであるから、本願発明も同様の理由により、容易に発明できたものである。
　
４．むすび
　以上のとおり、本願発明は、引用例１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。