【誤訳訂正書】
【提出日】平成23年3月4日(2011.3.4)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
入力無線周波数（ＲＦ）信号を、ローカルオシレータ（ＬＯ）信号を用いて周波数ダウンコンバートし、出力ベースバンド信号を発生するように動作するミキサと；
前記入力ＲＦ信号を受信して二次相互変調（ＩＭ２）歪みを有する中間信号を発生するように動作する、第一および第二の電界効果トランジスタ（ＦＥＴ）を備えたＩＭ２発生器であって、前記中間信号は前記出力ベースバンド信号におけるＩＭ２歪みを打ち消すために使用されるＩＭ２発生器と
を含んでなる集積回路。
【請求項２】
請求項１に記載の集積回路であって、前記第一および第二のＦＥＴが、一緒に結合されたドレインおよび前記入力ＲＦ信号を受信するソースを有する集積回路。
【請求項３】
請求項２に記載の集積回路であって、前記ＩＭ２発生器が、更に、前記第一および第二のＦＥＴに結合され且つ差動中間信号を発生するように動作する差動信号発生器を含んでなる集積回路。
【請求項４】
請求項２に記載の集積回路であって、前記ＩＭ２発生器が、更に、前記第一のＦＥＴのソースとゲートの間に結合される第一の増幅器、および前記第二のＦＥＴのソースとゲートの間に結合される第二の増幅器を含んでなる集積回路。
【請求項５】
請求項４に記載の集積回路であって、前記第一および第二の増幅器が、前記入力ＲＦ信号のための可変利得を与えるように動作する集積回路。
【請求項６】
請求項４に記載の集積回路であって、前記第一および第二の増幅器が、前記中間信号中に異なる量のＩＭ２歪みを発生するための少なくとも二つの利得設定を有する集積回路。
【請求項７】
請求項４に記載の集積回路であって、前記第一および第二の増幅器が、少なくとも二つの異なる温度変化パターンでＩＭ２歪みを発生させるための、少なくとも二つの選択可能な利得を有する集積回路。
【請求項８】
請求項４に記載の集積回路であって、前記ＩＭ２発生器が、更に、前記第一および第二の増幅器のための調節可能なバイアス電流を提供するように動作するバイアス回路を含んでなる集積回路。
【請求項９】
請求項８に記載の集積回路であって、前記バイアス回路は、前記第一および第二の増幅器のための、少なくとも二つの利得設定を与えるように選択可能な複数の抵抗器を含んでなる集積回路。
【請求項１０】
請求項８に記載の集積回路であって、前記バイアス回路は、前記第一および第二の増幅器のための、少なくとも二つの異なる利得を与えるように選択可能な複数の抵抗器を含んでなる集積回路。
【請求項１１】
請求項１に記載の集積回路であって：更に、
前記中間信号を基準化して基準化された信号を発生し、該基準化された信号を前記出力ベースバンド信号と組み合わせて前記出力ベースバンド信号におけるＩＭ２歪みを打ち消すように動作する基準化ユニットを含んでなる集積回路。
【請求項１２】
請求項１１に記載の集積回路であって、前記基準化ユニットは、前記中間信号の大きささおよび極性を変化させるように動作する集積回路。
【請求項１３】
請求項１１に記載の集積回路であって、前記基準化ユニットは、前記出力ベースバンド信号におけるＩＭ２歪みを低下させるように選択された利得で前記中間信号を基準化するように動作する集積回路。
【請求項１４】
請求項１１に記載の集積回路であって、前記基準化ユニットは、反転入力および非反転入力において前記中間信号のための差動電流を受信し、且つ該差動電流を反転出力および非反転出力へと導くように構成可能な複数のトランジスタを含んでなる集積回路。
【請求項１５】
請求項１１に記載の集積回路であって、前記第一および第二のＦＥＴがＮチャンネルＦＥＴ（Ｎ―ＦＥＴ）である集積回路。
【請求項１６】
請求項１１に記載の集積回路であって、前記ミキサおよび前記ＩＭ２発生器が電界効果トランジスタを用いて実装される集積回路。
【請求項１７】
入力無線周波数（ＲＦ）信号を、ローカルオシレータ（ＬＯ）信号を用いて周波数ダウンコンバートし、同相のベースバンド信号を発生するように動作する第一のミキサと；  入力ＲＦ信号を、直交ＬＯ信号を用いて周波数ダウンコンバートし、直行ベースバンド信号を発生するように動作する第二のミキサと；
前記入力ＲＦ信号を受信して二次相互変調（ＩＭ２）歪みを有する中間信号を発生するように動作する、第一および第二の電界効果トランジスタ（ＦＥＴ）を備えたＩＭ２発生器と；
前記中間信号を基準化して第一の基準化された信号を発生し、該第一の基準化された信号を前記同相のベースバンド信号と組み合わせて、前記同相のベースバンド信号におけるＩＭ２歪みを打ち消すように動作する第一の基準化ユニットと；
前記中間信号を基準化して第二の基準化された信号を発生し、該第二の基準化された信号を前記直行ベースバンド信号と組み合わせて、前記直行ベースバンド信号におけるＩＭ２歪みを打ち消すように動作する第二の基準化ユニットと
を含んでなる集積回路。
【請求項１８】
請求項１７に記載の集積回路であって、前記ＩＭ２発生器が更に第一および第二の増幅器を具備し、該第一の増幅器は前記第一のＦＥＴのソースとゲートの間に結合され、該第二の増幅器は前記第二のＦＥＴのソースとゲートの間に結合される集積回路。
【請求項１９】
請求項１８に記載の集積回路であって、前記第一および第二の増幅器が、前記中間信号中に異なる量のＩＭ２歪みを発生するための少なくとも二つの利得設定を有する集積回路。
【請求項２０】
請求項１８に記載の集積回路であって、前記第一および第二の増幅器が、少なくとも二つの異なる温度変化パターンでＩＭ２歪みを発生させるための、少なくとも二つの選択可能な利得を有する集積回路。
【請求項２１】
請求項１７に記載の集積回路であって、前記ＩＭ２発生器が、更に、前記第一および第二のＦＥＴに結合され且つ差動中間信号を発生するように動作する差動信号発生器を含んでなる集積回路。
【請求項２２】
請求項１７に記載の集積回路であって、前記第一の基準化ユニットは、前記同相のベースバンド信号におけるＩＭ２歪みを低下させるように選択された第一の利得で前記中間信号を基準化するように動作し、また前記第二の基準化ユニットは、前記同相のベースバンド信号におけるＩＭ２歪みを低下させるように選択された第二の利得で前記中間信号を基準化するように動作する集積回路。
【請求項２３】
入力無線周波数（ＲＦ）信号を、ローカルオシレータ（ＬＯ）信号を用いて周波数ダウンコンバートし、出力ベースバンド信号を発生するように動作するための手段と；
前記入力ＲＦ信号に基づき、且つ電界効果トランジスタ（ＦＥＴ）を使用して、二次相互変調（ＩＭ２）歪みを有する中間信号を発生させるための手段と；
前記中間信号に基づいて、前記出力ベースバンド信号におけるＩＭ２歪みを打ち消すための手段と
を含んでなる装置。
【請求項２４】
請求項２３に記載の装置であって：前記出力ベースバンド信号におけるＩＭ２歪みを打ち消すための手段が、
前記中間信号を基準化して、基準化された信号を発生するための手段と；
前記基準化された信号を、前記出力ベースバンド信号と組み合わせるための手段と
を含んでなる装置。
【請求項２５】
受信機における二次相互変調（ＩＭ２）歪みについてのキャリブレーションを行う方法であって：
増幅器利得に基づいて、ＩＭ２歪みを有する中間信号を発生することと；
基準化利得を用いて前記中間信号を基準化し、基準化された信号を発生することと；  該基準化された信号を、ダウンコンバージョンミキサからの出力ベースバンド信号と組み合わせることと；
前記出力ベースバンド信号におけるＩＭ２歪みを測定することと；
前記中間信号を発生させ、該中間信号を基準化し、該基準化された信号を前記出力ベースバンド信号と組み合わせ、且つ少なくとも二つの基準化利得の各々及び少なくとも二つの増幅器利得の各々についてのＩＭ２歪みを測定することを実行することと
を含んでなる方法。
【請求項２６】
請求項２５に記載の装置であって：更に、
ＩＭ２打消しに使用するために、前記出力ベースバンド信号において最低のＩＭ２歪みをもたらす増幅器利得および基準化利得を選択することを含んでなる方法。
【請求項２７】
請求項２５に記載の装置であって：前記出力ベースバンド信号におけるＩＭ２歪みを測定することが、
複数の温度において、前記出力ベースバンド信号におけるＩＭ２歪みを測定することを含んでなる方法。
【請求項２８】
請求項２５に記載の装置であって：前記出力ベースバンド信号におけるＩＭ２歪みを測定することが、
少なくとも二つの基準化利得の各々について、一つの温度において前記出力ベースバンド信号におけるＩＭ２歪みを測定することと；
少なくとも二つの増幅器利得の各々について、複数の温度において前記出力ベースバンド信号におけるＩＭ２歪みを測定することと
を含んでなる方法。
【請求項２９】
請求項２５に記載の装置であって：更に、
ＩＭ２打消しを伴わずに、前記出力ベースバンド信号におけるＩＭ２歪みの大きさを決定すること；
前記ＩＭ２ひずみの大きさに基づいて、複数の利得設定の１つを選択することと
を含んでなる方法。
【請求項３０】
請求項２５に記載の装置であって：前記複数の利得設定の１つを選択することが、
前記ＩＭ２歪みの大きさが予め定められた閾値を超えるならば、高い利得設定を選択することと；
前記ＩＭ２歪みの大きさが予め定められた閾値を超えないならば、低い利得設定を選択することと
を含んでなる方法。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【発明の詳細な説明】
【発明の名称】ＩＭ２打消しを備えたダウンコンバージョンミキサ
【背景】
【０００１】
Ｉ．分野
本開示は、一般にはエレクトロニクスに関し、より詳細に言えば、受信機におけるダウンコンバージョンミキサに関する。
【０００２】
ＩＩ．背景
デジタル通信システムにおいて、送信機はトラヒックデータを処理してデータチップを発生させ、更に、該データチップを用いてローカル発振器（ＬＯ）信号を変調して、無線周波数（ＲＦ）の変調された信号を発生させる。次いで、送信機は、ＲＦ変調された信号を、通信チャンネルを介して送信する。この通信チャンネルはＲＦ変調された信号を、ノイズおよび恐らくは他の送信機からの干渉で劣化させる、
受信機は、送信されたＲＦ変調信号を受信し、該受信されたＲＦ信号をＲＦからベースバンドにダウンコンバートし、該ベースバンド信号をデジタル化してサンプルを発生させ、該サンプルをデジタル処理して、送信機により送られたトラヒックデータを回復させる。受信機は、１以上のダウンコンバージョンミキサを使用して、受信された信号をＲＦからベースバンドへと周波数をダウンコンバートする。理想的なミキサは、入力された信号を、該入力信号を歪ませることなく一つの周波数からもう一つの周波数へと単純に変換する。しかし、実際のミキサは、種々の相互変調成分の発生を生じ得る非線型特性を有している。一つの斯かる相互変調成分は、該ミキサにおける二次非線型性によって発生される二次相互変調（ＩＭ２）歪みである。ＩＭ２歪みの振幅は大きく、またＩＭ２歪みはベースバンド信号の頂部にある可能性があって、これが受信機の特性を劣化させ得るので、ダウンコンバージョンミキサにとってＩＭ２歪みは問題である。
【０００３】
従って、当該技術においては、ＩＭ２歪みの悪影響を軽減できるダウンコンバージョンミキサが必要とされている。
【概要】
【０００４】
ここでは、ＩＭ２打消しを用いたダウンコンバージョンミキサが記載される。該ダウンコンバージョンミキサは、異なる（大きな）量のＩＭ２歪みを発生させることができ、良好なノイズ特性を与えることができ、また温度補償を達成することができる。
【０００５】
一実施形態において、ダウンコンバージョンミキサは、ミキサ、ＩＭ２発生器、および基準化ユニットを含んでいる。該ミキサは、ＯＬ信号を用いて入力されたＲＦ信号を周波数ダウンコンバートし、出力ベースバンド信号を発生させる。ＩＭ２発生器は、第一および第二の電界効果トランジスタ（ＦＥＴ）を含んでおり、これらは入力ＲＦ信号を受信して、ＩＭ２歪みを有する中間信号を発生させる。基準化ユニットは、この中間信号を基準化して基準化された信号を発生させ、更に、該基準化された信号を出力ベースバンド信号と組み合わせて、出力ベースバンド信号におけるＩＭ２歪みを打ち消す。
【０００６】
ＩＭ２発生器は、更に、第一および第二の増幅器を含んでいてよく、第一の増幅器は第一のＦＥＴのソースとゲートの間に結合され、また第二の増幅器は第二のＦＥＴのソースとゲートの間に結合される。これら増幅器について異なる利得を使用することにより、前記中間信号において異なる量のＩＭ２歪みが発生されてよい。また、異なる温度変化パターンでのＩＭ２歪みも、増幅器の利得について異なる温度係数を使用することにより発生されてよく、これは異なる組の抵抗器によって提供されてよい。基準化ユニットは、出力ベースバンド信号におけるＩＭ２歪みを低減するように選択される基準化利得を用いて、中間信号を基準化する。
【０００７】
直交ダウンコンバージョンミキサについて、同相（Ｉ）ベースバンド信号を発生させるために一組のミキサおよび基準化ユニットが使用され、また直交（Ｑ）ベースバンド信号を発生させるためにもう一組のミキサおよび基準化ユニットが使用される。ＩおよびＱの両方のベースバンド信号を発生させるために、単一のＩＭ２発生器が使用されてよい。この二つの基準化ユニットは、前記二つのミキサからのＩおよびＱベースバンド信号におけるＩＭ２歪みを独立に打ち消すことができる。
【０００８】
本発明の種々の側面および実施形態を、以下で更に詳細に説明する。
【詳細な説明】
【０００９】
本発明の特徴および性質は、同じ参照符号が全体を通して対応するものを特定している図面と共に見たときに、以下の詳細な説明から更に明らかになるであろう。
【００１０】
「例示的」の語は、ここでは、「実施例、例、または例示として役立つ」ことを意味するために使用される。「例示的」としてここに記載する何れかの実施形態または設計は、必ずしも、他の実施形態または設計に対して好ましいもの、または有利なものとして解釈されるべきではない。
【００１１】
ここに記載するＩＭ２打消しを備えたダウンコンバージョンミキサは、ダイレクトコンバージョン受信機および恐らくは他のタイプの受信機のために使用されてよい。該ダイレクトコンバージョン受信機は、ＲＦから受信されたＲＦ信号を、一段階で直接に、ベースバンドへと周波数をダウンコンバートする。他のタイプの受信機は、多段階での周波数ダウンコンバートを実施する。異なる種類の受信機は、異なる回路ブロックを使用してよく、および／または異なる回路要件を有してよい。明瞭化のために、以下ではダイレクトコンバージョン受信機について、当該ダウンコンバージョンミキサを説明する。
【００１２】
図１は、ダイレクトコンバージョン受信機１００のブロック図を示している。受信機１００内では、低ノイズ増幅器（ＬＮＡ）１１２が受信されたＲＦ信号を固定利得もしくは可変利得で増幅し、増幅されたＲＦ信号を与える。バンドパスフィルタ１１４は、増幅されたＲＦ信号をフィルターして入力ＲＦ信号を提供する。バンドパスフィルタ１１４は、興味ある周波数帯域における信号成分を通過させ、帯域外のノイズおよび望ましくない信号成分を除去する。バンドパスフィルタ１１４には、表面音波（ＳＡＷ）フィルタまたは或る種の他のフィルタが実装されてよい。
【００１３】
ダウンコンバージョンミキサ１２０は、ＬＯ発生器１１８からのＩおよびＱ・ＬＯ信号を用いて入力ＲＦ信号を周波数ダウンコンバートし、ＩおよびＱベースバンド信号を与える。ＬＯ信号は、望ましい周波数でのキャリア信号である。このＩおよびＱ・ＬＯ信号は９０°位相がずれているが、同じ周波数を有する。ＬＯ信号の周波数は、興味あるＲＦチャンネルにおける信号成分が、ベースバンドまたはベースバンド近傍までダウンコンバートされるように選択される。ローパスフィルタ１２２は、ＩおよびＱベースバンド信号をフィルターして、興味あるＲＦチャンネルにおける信号成分を通過させ、ノイズおよび前記ダウンコンバージョンプロセスにより発生されたかもしれない望ましくない信号成分を除去する。増幅器（ＡＭＰ）１２４は、ローパスフィルタ１２２からのフィルタされたＩおよびＱ信号を、固定利得または可変利得で増幅する。アナログ−デジタル変換器（ＡＤＣ）１２６は、増幅器１２４からのＩおよびＱアナログ信号をデジタル化し、データサンプルをデジタル信号プロセッサ（ＤＳＰ）１３０に提供する。ＤＳＰ１３０は、該データサンプルに対して、当該システムによって特定されたデジタル信号処理（例えば復調、デインターリーブ、およびデコード化等）を実行する。
【００１４】
コントローラ１４０は、受信機１００内における種々の処理ユニットの動作を指令する。メモリーユニット１４２は、コントローラ１４０のためのデータおよびプログラムコードを保存する。
【００１５】
図１は、受信機１００についての特定の設計を示している。一般に、受信機は増幅器、フィルタ、およびミキサ等の１以上の段階を使用して信号調整を実行してよく、これらは図１に示した設計とは異なるように配置されてもよい。更に、受信機は、図１には示されない他の回路ブロックを用いてもよい。
【００１６】
図２Ａは、ダウンコンバージョンミキサ１２０の入力端における例示的な入力ＲＦ信号を示している。該入力ＲＦ信号は、ｆ０の周波数にセンタリングされた望ましい信号成分２１２、および周波数ｆ２およびｆ１における二つの望ましくない信号成分２１４ａおよび２１４ｂをそれぞれ含んでいる。望ましくない信号成分はジャマーとも称され、干渉する送信機によって送信された信号に対応するかもしれない。ジャマーは、望ましい信号成分よりも振幅が遥かに高く、望ましい信号成分に周波数が極めて近接している可能性がある。
【００１７】
ｃｄｍａ２０００について、望ましいＣＤＭＡ信号は１．２３ＭＨｚの帯域幅を有している。ＩＳ−９８Ｄは、ｃｄｍａ２０００に適用可能な二音声試験を詳細に特定している。第一の試験について、二つの音声は、ＣＤＭＡ信号の中心周波数から＋９００ｋＨｚおよび＋１７００ｋＨｚに位置しており、振幅においてＣＤＭＡ信号レベルよりも５８ｄＢだけ高い。これら二つの音声は、アドバンストモバイル電話サービス（ＡＭＰＳ）システムにおいて、近隣のベースステーションにより送信される大きな振幅の干渉信号をモデル化する。
【００１８】
図２Ｂは、ＩＭ２打消しを伴わない、ダウンコンバージョンミキサ１２０の出力におけるベースバンド信号を示している。ミキサ１２０における非線型性は、図２Ｂに示すように、ｆ１−ｆ２、ｆ１＋ｆ２、２ｆ１および２ｆ２を含む種々の周波数において相互変調成分を生じることができる。単純化のために、ｆ１−ｆ０、ｆ２−ｆ０のような周波数における他の相互変調成分は、図２Ｂおよび図２Ｃには示されていない。ｆ１＋ｆ２、２ｆ１および２ｆ２のような高周波における相互変調成分は、容易にフィルターして除去できる。ＩＭ２歪みは、周波数が望ましい信号成分に近接しており、フィルター除去が困難なので、更に問題である。ＩＭ２歪みは、受信機の特性を劣化させ得る追加のノイズとして働く。
【００１９】
図２Ｃは、ＩＭ２打消しを伴ったベースバンド信号を示している。該ＩＭ２歪みは、ベースバンド信号から推定され且つ打ち消されてよい。ＩＭ２打消しが有効であれば、ベースバンド信号は本質的にＩＭ２歪みを含んでおらず、当該受信機のために改善された特性が達成されてよい。
【００２０】
ＩＭ２キャリブレーションは、ＩおよびＱベースバンド信号におけるＩＭ２歪みの量を確認するために、またベースバンド信号におけるＩＭ２歪みを打ち消すために各ベースバンド信号について発生すべきＩＭ歪みの量を決定するために実行されてよい。ＩＭ２キャリブレーションは、例えば、ダウンコンバージョンミキサを含むＲＦ集積回路（ＲＭＩＣ）の製造または試験の際に行われてよい。ＩＭ２打消しは、ダウンコンバージョンミキサの正常な動作の間に実行されてよい。
【００２１】
図３は、ＩＭ２打消しを備えたダウンコンバージョンミキサ１２０の実施形態を示している。ダウンコンバージョンミキサ１２０は、Ｉベースバンド信号のためのミキサ３１０ａと、Ｑベースバンド信号のためのミキサ３１０ｂを含んでいる。各ミキサ３１０は、ミキサコア３２０およびＩＭ２打消し器３５０を含んでいる。
【００２２】
図３に示す実施形態について、各ミキサコア３２０は、ギルバートセルマルチプライヤとして結合された四つのＮチャンネルＦＥＴ（Ｎ−ＦＥＴ）３２２，３２４，３２６および３２８を含んでいる。Ｎ−ＦＥＴ３２２および３２４は、それぞれ、電流源３３２および３３４に結合されたそれらのドレイン、並びに一緒に結合され且つ抵抗器３３６の一端に結合されたそれらのソースを有している。同様に、Ｎ−ＦＥＴ３２６および３２８は、それぞれ、電流源３３２および３３４に結合されたそれらのドレイン、並びに一緒に結合され且つ抵抗器３３８に結合されたそれらのソースを有している。Ｎ−ＦＥＴ３２２および３２８のゲートが一緒に結合され、またＮ−ＦＥＴ３２４および３２６のゲートが一緒に結合される。電流源３３２および３３４は更に、正電圧源ＶＤＤに結合され、Ｎ−ＦＥＴ３２２〜３２８のためのバイアス電流を提供し、またこれらＮ−ＦＥＴのアクティブロードとして働く。
【００２３】
Ｎ−ＦＥＴ３４２は、抵抗器３３６ａおよび３３６ｂの他端に結合されたそのドレイン、バイアスネットワーク３４４の一端に結合されたそのゲート、およびインダクタ３５２の一端に結合されたそのソースを有している。同様に、Ｎ−ＦＥＴ３４６は、抵抗器３３８ａおよび３３８ｂの他端に結合されたそのドレイン、バイアスネットワーク３４８の一端に結合されたそのゲート、およびインダクタ３５４の一端に結合されたそのソースを有している。Ｎ−ＦＥＴ３４２および３４６は、ＲＦ共通ゲート増幅器である。バイアスネットワーク３４４および３４８は、他方の端部上にバイアス電圧Ｖｂｉａｓを受けて、それぞれＮ−ＦＥＴ３４２および３４６のための適正なゲートバイアス電圧を発生する。インダクタ３５２および３５４の他端は、回路アースであってよい負電圧源ＶＳＳに接続される。
【００２４】
Ｉ成分のためのミキサコア３２０ａについては、差動入力ＲＦ信号が、Ｎ−ＦＥＴ３４２および３４６のソースに提供される。差動ＩＬＯ信号はＮ−ＦＥＴ３２２ａおよび３２４ａのゲートに与えられ、またＮ−ＦＥＴ３２８ａおよび３２６ａのゲートにも与えられる。差動Ｉベースバンド信号は、Ｎ−ＦＥＴ３２２ａ，３２４ａ，３２６ａおよび３２８ａのドレインによって与えられる。
【００２５】
Ｑ成分のためのミキサコア３２０ｂは、Ｉ成分のためのミキサコア３２０ａと同様にして結合される。ミキサコア３２０ｂ内の抵抗器３３６ｂおよび３３８ｂは、Ｎ−ＦＥＴ３４２および３４６のドレインにそれぞれ結合されている。差動ＱＬＯ信号は、Ｎ−ＦＥＴ３２２ｂおよび３２４ｂのゲートに提供され、またＮ−ＦＥＴ３２８ｂおよび３２６ｂのゲートにも与えられる。差動Ｑベースバンド信号は、Ｎ−ＦＥＴ３２２ｂ，３２４ｂ，および３２８ｂのドレインによって与えられる。
【００２６】
ＩＭ２打消し器３５０ａおよび３５０ｂは、基準化ユニット３７０ａおよび３７０ｂを含んでおり、更にＩＭ２発生器３６を共有している。ＩＭ２発生器３６０はＩＭ２歪みを含んだ中間信号を発生するが、該中間信号は、ミキサコア３２０ａおよび３２０ｂからのＩおよびＱベースバンド信号におけるＩＭ２歪みと同じ周波数スペクトルを有する。基準化ユニット３７０ａは、ＩＭ２発生器３６０からの中間信号の大きさおよび極性を調節し、またＩＭ２歪みを有する第一の基準化された信号を発生し、該ＩＭ２歪みの大きさはミキサコア３２０ａからのＩベースバンド信号におけるＩＭ２歪みとほぼ等しいが、その極性は逆である。基準化ユニット３７０ａからの出力はミキサコア３２０ａからの出力と組合され、また基準化ユニット３７０ａからのＩＭ２歪みがミキサコア３２０ａからのＩＭ２歪みを打ち消して、低いＩＭ２歪みを有するＩベースバンド信号をもたらす。
【００２７】
基準化ユニット３７０ａは、ＩＭ２発生器３６０からの中間信号の大きさおよび極性を同様に調節して、大きさはミキサコア３２０ｂからのＱベースバンド信号におけるＩＭ２歪みとほぼ等しいが極性が逆のＭ２歪みをもった、第二の基準化された信号を発生させる。この基準化ユニット３７０ｂからの出力はミキサコア３２０ｂからの出力と組み合わされ、基準化ユニット３７０ｂからのＩＭ２歪みがミキサコア３２０ｂからのＩＭ２歪みを打ち消して、低ＩＭ２歪みを有するＱベースバンド信号を生じる。
【００２８】
ダウンコンバージョンミキサ１２０のための入力ＲＦ信号は、次式のように表されてよく、
【数１】
2009506728.tif 000001
【００２９】
ここでのＶｄｃ＿ｍｉｘｅｒは入力ＲＦ信号の直流電流（ＤＣ）部分であり、Ｖｒｆ＿ｍｉｘｅｒは入力ＲＦ信号のＲＦ部分である。各ミキサコア３２０のためのＬＯ信号は、Ｖｌｏの振幅およびω０ラジアン／秒の周波数を有する。
【００３０】
各ミキサコア３２０のための出力電流Ｉｍｉｘｅｒは、次式のように表されてよく、
【数２】
2009506728.tif 000002
【００３１】
ここで、
ｆ（ｕ，ｖ）、ｆ’（ｕ，ｖ）、およびｆ”（ｕ，ｖ）は、変数ｕおよびｖの関数であり、ミキサコアの非線型性によって決定され；また
ａ０、ａ１、およびａ２は、それぞれｆ（ｕ，ｖ）、ｆ’（ｕ，ｖ）およびｆ”（ｕ，ｖ）含んでなる係数であり、ω０ｔの関数である。
【００３２】
入力ＲＦ信号は、図２Ａに示すように、ω１＝２π・ｆ１およびω２＝２π・ｆ２において二つのジャマーを含んでよく、次式のように表されてよい：
【数３】
2009506728.tif 000003
【００３３】
ここで、Ｖ１およびＶ２はこれら二つのジャマーの振幅であり、またθ１およびθ２は、これら二つのジャマーの任意の位相である。ミキサ出力電流のＩＭ２成分であるミキサＩＭ２電流は、従って次式のように表されてよい：
【数４】
2009506728.tif 000004
【００３４】
ここでの
【数５】
2009506728.tif 000005
【００３５】
（ａ２［インバース］と表記することもある）は、ＬＯ信号の１周期についての係数ａ２の時間平均である。
【００３６】
入力ＲＦ信号はまた、ＩＭ２発生器３６０に与えられて、ＩＭ２歪みを発生させるために使用される。ＩＭ２発生器３６０内において、入力ＲＦ信号はＡＶの電圧利得に基づいて増幅され、基準化されたＲＦ信号、または
【数６】
2009506728.tif 000006
【００３７】
を発生する。この基準化された信号は、ＩＭ２発生器３６０内のＩＭ２歪み発生回路に印加される。ＩＭ２発生器３６０からの出力電流Ｉｇｅｎは、次式のように表されてよい：
【数７】
2009506728.tif 000007
【００３８】
ここで、
【数８】
2009506728.tif 000008
【００３９】
は、ＩＭ２歪み発生回路への入力信号であり、；
ｇ（ｚ）、ｇ’（ｚ）、およびｇ”（ｚ）は、変数ｚの関数であり、ＩＭ２歪み発生回路の非線形性によって決定される；
ｂ０，ｂ１およびｂ２は、それぞれｇ（ｚ）、ｇ’（ｚ）、およびｇ”（ｚ）を含んでなる係数である。
【００４０】
もし、式３に示すように、入力ＲＦ信号がω１＝２π・ｆ１およびω２＝２π・ｆ２に二つのジャマーを含んでいれば、基準化されたＲＦ信号は次式のように表されてよい：
【数９】
2009506728.tif 000009
【００４１】
ここで、Ｖ１’およびＶ２’は、基準化されたＲＦ信号におけるこれら二つのジャマーの振幅であり、Ｖ１’＝（１−ＡＶ）・Ｖ１、Ｖ２’＝（１−ＡＶ）・Ｖ２である。ＩＭ２打消し器３６０からの出力電流のＩＭ２成分である発生されたＩＭ２電流Ｉｉｍ２＿ｇｅｎは、従って次式のように表されてよい：
【数１０】
2009506728.tif 000010
【００４２】
ここでの
【数１１】
2009506728.tif 000011
【００４３】
（ｂ２［インバース］と表記することもある）は、ＬＯ信号の１周期についての係数ｂ２の時間平均である。
【００４４】
式（４）および（７）に示すように、ミキサＩＭ２電流および発生されたＩＭ２電流は、同じ初期位相θ１−θ２、およびω１−ω２の同じ周波数を有する。発生されたＩＭ２電流のミキサＩＭ２電流に対する比率は、次式のように表現されてよい：
【数１２】
2009506728.tif 000012
【００４５】
比率Ｓは、ジャマーの位相、周波数および電力に依存しない（一次まで）。従って、比率Ｓは、ＩＭ２キャリブレーションによって一度決定され、その後に全ての動作条件について使用されてよい。
【００４６】
図４は、ＩＭ２発生器３６０の実施形態を示している。この実施形態について、ＩＭ２発生器３６０は、ＩＭ２歪み発生回路４１０および差動信号発生器４３０を含んでいる。ＩＭ２歪み発生回路４１０は、ＩＭ２歪みを含む単一終端中間信号を発生する。差動信号発生器４３０は、該単一終端の中間信号を受信し、基準化ユニット３７０ａおよび３７０ｂのための二つの差動中間信号を発生する。
【００４７】
ＩＭ２歪み発生回路４１０は、二つのＮ−ＦＥＴ４１２および４１４、並びに二つの増幅器４２２および４２４を含んでいる。Ｎ−ＦＥＴ４１２および４１４は差動対として結合され、また一緒に結合されたそれらのドレイン、および差動入力ＲＦ信号を受信するそれらのソースを有している。増幅器４２２は、Ｎ−ＦＥＴ４１２のソースに結合されたその入力、およびＮ−ＦＥＴ４１２のゲートに結合されたその出力を有している。同様に、増幅器４２４は、Ｎ−ＦＥＴ４１４のソースに結合されたその入力、およびＮ−ＦＥＴ４１２のゲートに結合されたその出力を有している。
【００４８】
Ｎ−ＦＥＴ４１２および４１４は、ゲートからソースへの電圧Ｖｇｓおよびドレイン電流の間の二次則移動関数（quadratic law transfer function）を有すると仮定してよい。該入力されたＲＦ信号が式（３）に示した二つのジャマーどれ員電流を含んでいるならば、また増幅器４２２および４２４が存在しないならば、Ｎ−ＦＥＴ４１２のドレイン電流Ｉ１は次式のように表されてよく：
【数１３】
2009506728.tif 000013
【００４９】
また、Ｎ−ＦＥＴ４１４のドレイン電流Ｉ２は次式のように表されてよい：
【数１４】
2009506728.tif 000014
【００５０】
ここでのμｎは電子移動度であり、Ｃｏｘは酸化物容量であり、ＷはＮ−ＦＥＴの幅であり、ＬはＮ−ＦＥＴの長さであり、ＶＧＳ０はＮ−ＦＥＴについてのＤＣバイアス電圧である。
【００５１】
Ｎ−ＦＥＴ４１２および４１４のドレインにおける合計電流Ｉｇｅｎは、次式のように表されてよい：
【数１５】
2009506728.tif 000015
【００５２】
Ｉ１がＩ２と組み合わされると、式（８）および（９）における信号項ｇｍ［Ｖ１ｃｏｓ（ω１ｔ＋θ１）＋Ｖ２ｃｏｓ（ω２ｔ＋θ２）］が削除され、ＤＣ項が追加され、二乗項が加えられる。式（１０）における最後の等号の右側においては、ω１−ω２、ω１＋ω２、２ω１および２ω２における四つの成分を得るために二乗項が乗算され、これらは図２Ｂに示されている。
【００５３】
式（１１）は、増幅器４２２および４２４を伴わない場合についてのものである。増幅器４２２および４２４が図４に示すように接続され、且つ各増幅器がＡＶの利得を有するならば、またＶ１＝Ｖ２＝Ｖを仮定すれば、ＩＭ２発生器３６０から発生されたＩＭ２電流は、次式のように表されてよい：
【数１６】
2009506728.tif 000016
【００５４】
Ｉｇｅｎ電流の中のω１＋ω２、２ω１および２ω２における三つの成分は、高ＲＦ周波数であり、基準化ユニット３７０ａおよび３７０ｂにより容易にフィルターされる。
【００５５】
増幅器４２２および４２４は信号増幅を提供し、これはＩＭ２歪みの発生において以下の利点を生じることができる。
【００５６】
・増幅器の利得Ａｖを変化させることによる異なる大きな量のＩＭ２歪みの発生。例えば、Ａｖ＝−３の利得で発生されたＩＭ２歪みは、Ａｖ＝０の利得で発生されたＩＭ２歪みよりも１６倍大きい。
【００５７】
・ＤＣ電流の減少。例えば、（１）Ａｖ＝０およびＷ＝Ｗ１、または（２）Ａｖ＝−３およびＷ＝Ｗ１／１６の何れを用いても、同じ量のＩＭ２歪みが発生され得る。（２）の場合について必要とされるＤＣ電流は、（１）の場合に必要とされるＤＣ電流に比較して１６倍減少する。
【００５８】
・出力ノイズの減少。Ｎ−ＦＥＴのチャンネル熱ノイズは、トランジスタの相互コンダクタンスに比例する。上記（２）の場合の相互コンダクタンスは、上記（１）の場合の相互コンダクタンスの１／１６であり、出力ノイズ電力は、（２）の場合について１２デシベル（ｄＢ）減少する。従って、より少ないノイズがミキサ出力に注入され、これにより特性が改善され得るであろう。
【００５９】
・温度補償。増幅器４２２および４２４がなければ、Ｉｉｍ２＿ｇｅｎの温度変化は（Ｔ／Ｔ０）−１．５に比例する移動度の変化のみに依存し、ここでのＴはＩＭ２発生器３６０の温度であり、Ｔ０は室温（２９８°ケルビン）である。（１）ミキサコア３２０内における異なるミスマッチ機構は異なる温度変動パターンを有する可能性があり、また（２）ミキサＩＭ２電流についての合計変動はこれら異なる温度変動パターンの全部の重ね合わせであるから、ミキサＩＭ２電流の変動 vs. 温度は更に複雑である。増幅器４２２および４２４の利得Ａｖは、異なる温度係数を用いて設計されてよく、これは異なる温度変動パターンでのＩＭ２電流の発生を可能にする。次いで、利得Ａｖについての温度係数は、発生されたＩＭ２電流の温度変動がミキサＩＭ２電流の温度変動に類似するように選択されてよい。
【００６０】
差動信号発生器４３０は、二つの差動中間信号を発生する。発生器３４０内において、Ｐ−チャンネルＦＥＴ（Ｐ−ＦＥＴ）４３２ａおよび４３２ｂは、カレントミラーとして接続され、且つ一緒に結合されたそれらのゲートおよびＶＤＤを有している。Ｐ−ＦＥＴ４３２ａのドレインおよびゲートは一緒に結合され、更に回路４１０の出力に結合される。Ｐ−ＦＥＴ４３２ｂのドレインは、Ｎ−ＦＥＴ４３６のドレインおよびゲートに結合される。Ｎ−ＦＥＴ４４２ａおよび４４２ｂは、一緒に結合され且つ電流源４４０の一方の末端に結合されたそれらのドレインを有する。Ｎ−ＦＥＴ４４２ａのゲートは、Ｎ−ＦＥＴ４３６のゲートに結合し、またＮ−ＦＥＴ４４２ｂのゲートは、Ｎ−ＦＥＴ４４２ｂのドレインに結合する。Ｎ−ＦＥＴ４３６、４４２ａ、４５２ａおよび４６２ａは、カレントミラーとして結合され、また一緒に結合されたそれらのゲートを有する。Ｎ−ＦＥＴ４４２ｂ、４５２ｂおよび４６２ｂはもう一つのカレントミラーとして結合され、また一緒に結合されたそれらのゲートを有する。Ｎ−ＦＥＴ４５２ａおよび４５２ｂのドレインは、基準化ユニット３７０ａのための差動中間信号を提供する。Ｎ−ＦＥＴ４６２ａおよび４６２ｂのドレインは、基準化ユニット３７０ｂのための差動中間信号を提供する。抵抗器４３８、４４４ａ、４４４ｂ、４５４ａ、４５４ｂ、４６４ａおよび４６４ｂは、それぞれ、ＶＳＳとＮ−ＦＥＴ４３６、４４２ａ、４４２ｂ、４５２ａ、４５２ｂ、４６２ａおよび４６２ｂのソースの間に結合される。これらの抵抗器は出力ノイズ電流を減少させる。
【００６１】
Ｎ−ＦＥＴ４３２ａは、Ｎ−ＦＥＴ４１２および４１４のためのアクティブロードとして働く。Ｎ−ＦＥＴ４３２ａを通る電流は、バイアス電流Ｉｂおよびｙとして示される発生されたＩＭ２電流を含んでいる。Ｎ−ＦＥＴ４３２ａおよび４３２ｂはカレントミラーとして結合され、またＮ−ＦＥＴ４３２ｂを通る電流はＮ−ＦＥＴ４３２ａを通る電流に等しい。Ｎ−ＦＥＴ４３６および４４２ａもまたカレントミラーとして結合され、Ｎ−ＦＥＴ４４２ａを通る電流はＮ−ＦＥＴ４３６を通る電流に等しい。Ｎ−ＦＥＴ４４２ａおよび４４２ｂの両方を通る合計電流は２Ｉｂなので、Ｎ−ＦＥＴ４４２を通るＩＭ２電流は、Ｎ−ＦＥＴ４４２ａを通るＩＭ２電流に対して反転される。Ｎ−ＦＥＴ４４２ａ、４５２ａおよび４６２ａはカレントミラーとして結合され、同じドレイン電流を有している。Ｎ−ＦＥＴ４４２ｂ、４５２ｂおよび４６２ｂはもう一つのカレントミラーとして結合され、同じドレイン電流を有している。
【００６２】
図５は、ＩＭ２発生器３６０内におけるバイアス回路５１０および増幅器４２２の実施形態を示している。バイアス回路５１０は、増幅器４２２および４２４のためのバイアス電流およびバイアス電圧を発生する。バイアス回路５１０内において、Ｐ−ＦＥＴ５１２および５１４は、カレントミラーとして結合され、また一緒に結合されたそれらのゲートおよびＶＤＤに結合されたそれらのソースを有する。Ｐ−ＦＥＴ５１４はまた、そのドレインに結合されたゲートを有する。抵抗器５２０およびＮ−ＦＥＴ５２２は、Ｐ−ＦＥＴ５１２と直列に結合される。Ｎ−ＦＥＴ５２２は、ＶＳＳに結合されたそのソース、抵抗器５２０の一端に結合されたそのドレイン、および抵抗器５２０の他端に結合され、更にＰ−ＦＥＴ５１２のドレインに結合されたそのゲートを有する。Ｎ−ＦＥＴ５２４は、Ｐ−ＦＥＴ５１４と直列に結合される。Ｎ−ＦＥＴ５２４は、ＶＳＳに結合されたそのソース、Ｎ−ＦＥＴ５２２のドレインに結合されたそのゲート、およびＰ−ＦＥＴ５１４のドレインに結合されたそのドレインを有する。抵抗器５２６ａおよび５２６ｂは、Ｎ−ＦＥＴ５２２のドレインに結合された一端を有する。抵抗器５２６ａの他端は、増幅器４２２のためのバイアス電圧を提供する。抵抗器５２６ｂの他端は、増幅器４２４のためのバイアス電圧Ｖｇ２を提供する。
【００６３】
増幅器４２２、Ｐ−ＦＥＴ５３２およびＮ−ＦＥＴ５３４は、直列に結合されている。Ｐ−ＦＥＴ５３２は、ＶＤＤに結合されたそのソース、Ｐ−ＦＥＴ５１２および５１４のゲートに結合されたそのゲート、およびＮ−ＦＥＴ５３４ドレインに結合されたそのドレインを有する。Ｎ−ＦＥＴ５３４は、抵抗器５２６ａに結合されたそのゲート、およびＶＳＳに結合されたそのソースを有する。フィードバック抵抗器５３６は、Ｐ−ＦＥＴ５３２のゲートとドレインの間に結合され、Ｐ−ＦＥＴ５３２のドレイン電圧を安定化する。ＤＣブロックキャパシタ５３８は、増幅器入力Ｖｉｎ１とＮ−ＦＥＴ５３４のゲートの間に結合される。もう一つのＤＣブロックキャパシタ５４２は、Ｎ−ＦＥＴ５３４のドレインと増幅器出力Ｖｏｕｔ１の間に結合される。負荷抵抗器５４４は、増幅器出力とＶＳＳの間に結合される。
【００６４】
抵抗器５２０は、Ｐ−ＦＥＴ５１２およびＮ−ＦＥＴ５２２を通って流れる参照電流Ｉｒｅｆの量を決定する。Ｐ−ＦＥＴ１２、５１４および５３２は同じＶＧＳ電圧を有しているので、Ｉｒｅｆ電流はＰ−ＦＥＴ５１４および５３２の両方を通してミラーリングされる。Ｐ−ＦＥＴ５１４およびＮ−ＦＥＴ５２４を通して流れるＩｒｅｆ２電流は、次式のように表されてよい：
【数１７】
2009506728.tif 000017
【００６５】
ここで、Ｒ１は抵抗器５２０の抵抗であり、ＫはＮ−ＦＥＴ５２２の幅に対するＮ−ＦＥＴ５２４の幅の比率である。Ｎ−ＦＥＴ５２４の相互コンダクタンスｇｍ’は、次式のように表されてよい：
【数１８】
2009506728.tif 000018
【００６６】
Ｎ−ＦＥＴ５２２は、Ｎ−ＦＥＴ５２４および５３４のためのバイアス電圧を提供して、Ｎ−ＦＥＴ５２４および５３４のための一定の相互コンダクタンス（一定ｇｍ）を維持する。Ｐ−ＦＥＴ５３２は、Ｎ−ＦＥＴ５３４のためのバイアス電流を提供し、またＮ−ＦＥＴ５３４のためのアクティブロードでもある。Ｎ−ＦＥＴ５３４のためのバイアス電流は、Ｉｒｅｆ２電流に比例しており、また該ＦＥＴ幾何学の比率によって決定される。同様に、Ｎ−ＦＥＴ５３４の相互コンダクタンスｇｍは、Ｎ−ＦＥＴ５２４の相互コンダクタンスｇｍ’に比例する。Ｎ−ＦＥＴ５３４は、増幅器入力におけるＲＦ信号のための増幅を提供する。Ｎ−ＦＥＴ５３４によって与えられる電圧利得ＡＶは、次式のように表されてよい：
【数１９】
2009506728.tif 000019
【００６７】
ここで、ＲＬは負荷抵抗器５４４の抵抗である。利得ＡＶはまた、単純化のために式（１５）には示されていないＮ−ＦＥＴ５３４の出力抵抗およびドレイン寄生容量によっても影響される。
【００６８】
増幅器４２４は、増幅器４２２と同様にして構築されてよく、またバイアス回路５１０からのＶｂ２およびＶｇ２信号によって駆動されてよい。
【００６９】
式（１３）および（１４）は、Ｎ−ＦＥＴ５２４の理論的な電流および相互コンダクタンスを示している。しかし、実際のところ、チャンネル長調節およびショートチャンネル効果は、Ｉｒｅｆ２∝Ｒ１−１．４２およびｇｍ’∝Ｒ１−１．８２に対する関係を修飾する。増大するＲ１は電流消費を減少させるが、Ｎ−ＦＥＴ５２４のためのより小さい相互コンダクタンスｇｍ’、従ってＮ−ＦＥＴ５３４のためのより小さい相互コンダクタンスｇｍをも生じる。抵抗器５２０は、利得制御のため、並びにＤＣ電流減少のために使用されてよい。更に、異なる利得温度変化を得るために、抵抗器５２０の温度係数は変化されてよい。
【００７０】
各ミキサコア３２０は、例えばＮ−ＦＥＴ３２２〜３２８の閾値電圧Ｖｔｈ、これらＮ−ＦＥＴの幅Ｗおよび長さＬ、これらＮ−ＦＥＴの酸化膜厚さｔｏｘ等のような種々のパラメータにおけるミスマッチに起因して、ＩＭ２歪みを発生する。各パラメータについてのミスマッチが小さければ、該ミキサＩＭ２歪みは次式のように近似されてよい：
【数２０】
2009506728.tif 000020
【００７１】
ここで、ΔＶｔｈ、ΔＷ、ΔＬおよびΔｔｏｘは、それぞれＶｔｈ、Ｗ、Ｌおよびｔｏｘにおけるミスマッチの量を示す。このミスマッチΔＶｔｈ、ΔＷ、ΔＬおよびΔｔｏｘは、製造される前には未知であり、かつ装置毎に変化する。
【００７２】
ＩＭ２歪みについての温度計数は、次のように表されてよい：
【数２１】
2009506728.tif 000021
【００７３】
ここでは、単純化するために、ΔＶｔｈ、ΔＷ、ΔＬおよびΔｔｏｘは温度Ｔから独立であると仮定される。これらのミスマッチは、ランダムな変数であると仮定されてよい。温度計数∂ｋ１／∂Ｔ、∂ｋ２／∂Ｔ、∂ｋ３／∂Ｔ、および∂ｋ４／∂Ｔもまた異なってよい。従って、温度に伴ったミキサＩＭ２歪みの実際の変化を予測することは、（不可能でないにしても）非常に困難であろう。
【００７４】
ミキサＩＭ２歪みの温度保証を達成するために、バイアスブロック５１０内の抵抗器５２０は、異なる選択可能な抵抗器値を有する抵抗器アレイを用いて実施されてよい。各抵抗器値は、式（１４）に示された異なる相互コンダクタンスｇｍ’、従って式（１５）に示した異なる増幅器利得ＡＶに対応する。適正な抵抗器値は、各ミキサコアによって発生されたＩＭ２歪みが打消され得るように選択される。
【００７５】
図６は、図５におけるバイアス回路５１０の中の抵抗器５２０のために使用されてよい抵抗器アレイ５２０ａの一実施形態を示している。抵抗器アレイ５２０ａは、複数（Ｎ）の抵抗器ブランチを含んでおり、ここでＮ＞１である。これらの抵抗器ブランチは、増幅器４２２および４２４のための高利得および低利得の設定を提供するため、これら増幅器について異なる温度計数を達成するように異なる利得を提供するため、および集積回路（ＩＣ）プロセス変動を相殺するために使用されてよい。各抵抗器ブランチは、異なる増幅器利得に対応する。
【００７６】
各抵抗器ブランチは、二つのＮ−ＦＥＴ６２２および６２６、並びに二つの抵抗器６２４および６２８を含んでいる。Ｎ−ＦＥＴ６２２は、第一の共通ノードに結合されたそのドレイン、コントロールＣｎ（ここで、ｎ∈｛１，２，…，Ｎ｝）を受取るそのゲート、および抵抗器６２４の一端に結合されたそのソースを有している。Ｎ−ＦＥＴ６２６は、抵抗器６２４の他端に結合されたそのドレイン、コントロールＣｈｉｇｈを受取るそのゲート、および第二の共通ノードに結合されたそのソースを有する。抵抗器６２４および６２８は、Ｎ−ＦＥＴ６２２と直列に結合され、また抵抗器６２８はＮ−ＦＥＴ６２６と並列に結合される。抵抗器６２４および６２８の値は、当該ブランチのための望ましい増幅器利得を達成するように選択される。異なる増幅器利得は、Ｎブランチについて異なる抵抗器値を使用することによって達成されてよい。
【００７７】
各抵抗器ブランチについて、Ｎ−ＦＥＴ６２２は、関連のＣｎコントロールに基づいて開閉するスイッチとして作用する。Ｃｎコントロールが高論理レベルであるときは、Ｎ−ＦＥＴ６２２がオンし、抵抗器６２４および６２８が抵抗器アレイ５２０ａの入力と出力の間に結合され、該ブランチが連結される。逆に、Ｃｎコントロールが低論理レベルであるときは、Ｎ−ＦＥＴ６２２がオフされ、該ブランチは切り離される。Ｎ−ＦＥＴ６２６は、Ｃｈｉｇｈコントロールに基づいて開閉されるスイッチとして作用する。Ｃｈｉｇｈコントロールが高論理レベルであるときは、Ｎ−ＦＥＴ６２６がオンされて抵抗器６２８が短絡され、高い相互コンダクタンスｇｍ’が達成される。何故なら、ｇｍ’は式（１４）に示したようにＲ１に逆比例するからである。Ｃｈｉｇｈコントロールが低論理レベルにあるときは、Ｎ−ＦＥＴ６２６がオフされ、抵抗器６２８が抵抗器６２４と直列に結合され、当該ブランチについての高い抵抗器値と共に低い相互コンダクタンスｇｍ’が達成される。
【００７８】
図６に示した実施形態については、Ｎブランチのうちの一つを選択するために
【数２２】
2009506728.tif 000022
【００７９】
制御ビットが使用され、ここでの
【数２３】
2009506728.tif 000023
【００８０】
はシーリング演算子を意味する。高い利得設定または低い利得設定を選択するために、追加の制御ビットが使用される。高い利得設定は、大きなＩＭ２電流を発生させるために使用されてよい。低い利得設定は、大きなＩＭ２電流が必要とされないときに、より良好な解像度および低い電力消費を達成するために使用されてよい。
【００８１】
図７は、基準化ユニット３７０の実施形態を示しており、これは基準化ユニット３７０ａおよび３７０ｂの各々のために使用されてよい。この実施例について、基準化ユニット３７０は、Ｍビットのギルバート・デジタル−アナログ変換器（ＤＡＣ）として実施され、ここではＭ＞１であり、望ましい基準化解像度によって決定される。ギルバートＤＡＣは、その反転および非反転入力において、ＩＭ２発生器３６０からの中間信号について異なる電流（ＩｉｐおよびＩｉｎ）を受取り、該入力電流をその反転および非反転出力へと導き、基準化ユニットからの基準化された信号のための差動電流（ＩｉｐおよびＩｉｎ）を与える。
【００８２】
ギルバートＤＡＣは、二つの区画７１０ａおよび７１０ｂを含んでいる。各区画７１０は、直接結合されたブロック７２０および交差結合されたブロック７３０を含んでいる。区画７１０ａについて、直接結合されたブロック７２０ａは、非反転入力Ｉｉｐに結合されたそれらのソースおよび非反転出力Ｉｓｐに結合されたそれらのドレインを有する、Ｍ個のＮ−ＦＥＴ７２２ａ〜７２２ｍを含んでいる。Ｎ−ＦＥＴ７２２ａ〜７２２ｍは、Ｗ、２Ｗ、…、および２Ｍ−１・Ｗの幅を有し、またＭビット制御のためにそれぞれＢ１、Ｂ２、…、およびＢＭ制御ビットを受取る。ここで、Ｂ１は最も重要度の少ない制御ビットであり、ＢＭは最も重要度の大きい制御ビットである。交差結合されたブロック７３０ａは、非反転入力Ｉｉｐに結合されたそれらのソースおよび反転出力Ｉｓｎに結合されたそれらのドレインを有するＭ個のＮ−ＦＥＴを含んでいる。Ｎ−ＦＥＴ７２２ａ〜７２２ｍは、Ｗ、２Ｗ、…、および２Ｍ−１・Ｗの幅を有し、またＭビット制御のためにそれぞれＢ１、Ｂ２、…、およびＢＭ制御ビットを受取り、ここでのＢ１は最も重要度の小さい制御ビットであり、ＢＭは最も重要度の大きい制御ビットである。交差結合されたブロック７３０ａは、非反転入力Ｉｉｐに結合されたそれらのソースおよび反転出力Ｉｓｎに結合されたそれらのドレインを有する、Ｍ個のＮ−ＦＥＴ７３２ａ〜７３２ｍを含んでいる。Ｎ−ＦＥＴ７３２ａ〜７３２ｍは、Ｗ、２Ｗ、…、および２Ｍ−１・Ｗの幅を有し、またＭビット制御のためにそれぞれ
【数２４】
2009506728.tif 000024
【００８３】
（それぞれＢ１［インバース］、Ｂ２［インバース］、…、およびＢＭ［インバース］とも表す）制御ビットを受取り、ここでのＢｍ［インバース］は、ｍ＝１、…、ＭについてのＢｍの反転バージョンである。
【００８４】
区画７１０ｂについて、直接結合ブロック７２０ｂは、Ｍ個のＮ−ＦＥＴ７２４ａ〜７２４ｍを含んでおり、これらは（１）それぞれＮ−ＦＥＴ７２２ａ〜７２２ｍと同じ寸法を有しており、（２）反転入力Ｉｉｎに結合されたそれらのソースを有し、（３）それぞれＢ１、Ｂ２、…、およびＢＭ制御ビットを受取るゲートを有し、また（４）反転出力Ｉｓｎに結合されたそれらのドレインを有している。交差結合ブロック７３０ｂは、Ｍ個のＮ−ＦＥＴ７３４ａ〜７３４ｍを含んでおり、これらは（１）それぞれＮ−ＦＥＴ７２４ａ〜７２４ｍと同じ寸法を有しており、（２）反転入力Ｉｉｎに結合されたそれらのソースを有し、（３）それぞれＢ１［インバース］、Ｂ２［インバース］、…、およびＢＭ［インバース］制御ビットを受取るゲートを有し、また（４）非反転出力Ｉｓｐに結合されたそれらのドレインを有している。
【００８５】
基準化ユニット３７０からの差動出力電流は、次式のように表されてよい。
【数２５】
2009506728.tif 000025
【００８６】
ここで、ｘはＭ個の制御ビットにより決定される正規化された制御ビットであり、０と１との間にある：即ち、０≦ｘ≦１である。このＢビット制御値はＸと記載されてよく、０〜２Ｍ−１の範囲に亘る。次いで、該正規化された制御値は、
【数２６】
2009506728.tif 000026
【００８７】
として与えられる。基準化ユニット３７０によって提供される規準化利得は、
【数２７】
2009506728.tif 000027
【００８８】
として与えられてよく、ここでのＸｍｉｄは中規模の制御値であり、これはＸｍｉｄ＝（２Ｍ−１）／２である。
【００８９】
各制御ビットＢｍは、Ｉｉｐ電流の一部、または２ｍ−１・Ｉｉｐ／（２Ｍ−１）を、当該ビットが高論理レベルに設定されるときはＩｓｐ出力へと導き、また該ビットが低論理レベルに設定されるときはＩｓｎ出力へと導く。この同じ制御ビットＢｍはまた、Ｉｉｎ電流の一部、または２ｍ−１・Ｉｉｎ／（２Ｍ−１）を、当該ビットが高論理レベルに設定されるときはＩｓｎ出力へと導き、また該ビットが低論理レベルに設定されるときはＩｓｐ出力へと導く。Ｉｓｐ出力における電流は、この出力に導かれた全電流の総和に等しい。同様に、Ｉｓｎ出力における電流は、この出力へと導かれた全電流の総和に等しい。Ｉｉｐ電流は、Ｉｉｎ電流に対して１８０°位相が外れているから、Ｉｉｐ電流をＩｓｐ出力に導くことは、Ｉｉｐ電流に対する、Ｉｓｐ出力における電流の減少または反転をもたらす。同じことが、Ｉｓｐ出力についても言える。
【００９０】
Ｍビットの全てが高論理レベルに設定されれば、ｘ＝１、Ｉｓｐ＝Ｉｉｐ、Ｉｓｎ＝Ｉｉｎであり、また基準化ユニット３７０はＧ＝＋１の基準化利得を与える。逆に、Ｍビットの全てが低論理レベルに設定されれば、ｘ＝０、Ｉｓｐ＝Ｉｉｎ、Ｉｓｎ＝Ｉｉｐであり、また基準化ユニット３７０はＧ＝−１の基準化利得を与える。Mビットが、ｘ＝１であるように設定されると、Ｉｓｐ＝０．５Ｉｉｐ＋０．５Ｉｉｎ＝０、Ｉｓｎ＝０．５Ｉｉｐ＋０．５Ｉｉｎ＝０であり、また基準化ユニット３７０はＧ＝０の基準化利得を与える。従って、基準化ユニット３７０は、ＩＭ２発生器３６０からのＩＭ２電流の大きさおよび極性を調節することができる。
【００９１】
基準化ユニット３７０ａおよび３７０ｂは、それぞれが図７に示されるようにして実施される。別々のＭビットコントロールは、それぞれミキサコア３２０ａおよび３２０ｂからのＩおよびＱベースバンド信号において、ＩＭ２歪みの独立の打ち消しを可能にするように基準化ユニット３７０ａおよび３７０ｂのために使用されてよい。
【００９２】
単純化するために、図３〜図７を参照して種々の回路の特定の実子形態を説明してきた。これらの回路は他の設計を用いて実施されてもよく、これは本発明の範囲内である。例えば、ＩＭ２発生器３６０および基準化ユニット３７０ａおよび３７０ｂは、電流の変わりに電圧で動作する回路を用いて実施してもよい。
【００９３】
図８は、受信機１００のためのＩＭ２キャリブレーションを実行するプロセスを示している。プロセス８００は製造、試験、またはフィールド操作の際に実行されてよい。また、プロセス８００は、ＩおよびＱベースバンド信号の各々について独立に実施されてもよい。単純化のために、以下の説明は一つのベースバンド信号についてのものであり、該信号はＩまたはＱベースバンド信号の何れであってもよい。
【００９４】
最初に、ＩＭ２打消を伴わずに、室温において、ベースバンド信号におけるＩＭ２歪みが測定される（ブロック８１２）。次いで、ＩＭ２歪みが予め定められたＩＭ２閾値を越えるか否かについての決定が行われる（ブロック８１４）。その答えが「イエス」であれば、ＣＨＩＧＨコントロールを高論理レベルに設定することによって、ＩＭ２発生器３６０における増幅器について高利得設定が選択される（ブロック８１６）。そうでなければ、ＣＨＩＧＨコントロールを低論理レベルに設定することによって、低利得設定が選択される（ブロック８１８）。
【００９５】
評価されていない抵抗器ブランチ（即ち、増幅器利得）が選択される（ブロック８２０）。図６の抵抗器アレイ５２０ａにおけるＮ個の抵抗器ブランチが、連続的な順序で、例えば最大抵抗値を備えたブランチから最低抵抗値を備えたブランチへと選択されてよい。このＮ個のブランチはまた、ピンポン方式で、例えば、中間の抵抗値で出発し、次いで高抵抗値および低抵抗値の間で交互に変化するように選択されてよい。何れの場合にも、選択されたブランチは、該ブランチのためのＣｎ制御ビットを高論理レベルに設定し、他の全てのＣｎ制御ビットを低論理レベルに設定することによって使用可能にされる。
【００９６】
次いで、ベースバンド信号におけるＩＭ２歪みが、ＩＭ２打消しを伴って、また基準化ユニット３７０における異なる基準化利得のために、室温で測定される（ブロック８２２）。最低のＩＭ２歪みを備えた基準化利得が選択される（ブロック８２４）。次いで、ベースバンド信号におけるＩＭ２歪みが、ＩＭ２打消しを伴って、また選択された基準化利得を使用して、高温および低温で測定される（ブロック８２６）。次いで、ＩＭ２測定値が仕様に従うかどうかが決定される（ブロック８２８）。その答えが「イエス」であれば、増幅器のための選択された利得設定および抵抗器ブランチ、並びに基準化ユニットのための選択された基準化利得が、ＩＭ２打消しのために使用される（ブロック８３０）。そうでなくて、もしブロック８２８についての答えが「ノー」であれば、全ての抵抗器ブランチ（即ち、全ての増幅器利得）が評価されたかどうかの決定が行われる（ブロック８３２）。その答えが「ノー」であれば、このプロセスはブロック８２０に戻って、もう一つの抵抗器ブランチを選択および評価する。もし全部の抵抗器ブランチが評価されてしまい、且つＩＭ２測定値が未だ仕様に従わないならば、ＩＭ２の失敗が宣言され（ブロック８３４）、当該プロセスは終了する。
【００９７】
上記説明においては、一つの増幅器利得設定、一つの増幅器利得（または一つの抵抗器ブランチ）、および一つの基準化利得が、図８におけるキャリブレーションプロセスによって選択され、その後、全ての温度においてＩＭ２打消しのために使用された。また，異なる動作条件については、異なる増幅器利得設定、増幅器利得、および／または基準化利得が決定され、照合表の中に保存されてよい。その後、適正な増幅器利得設定、増幅器利得および基準化利得が、検出された動作条件のために使用される。増幅器利得設定、増幅器利得および基準化利得はまた、正常な動作の最中に、例えば検出された温度、ベースバンド信号における測定されたＩＭ２歪み、および受信機特性などに基づいて選択されてよい。
【００９８】
ここで説明したＩＭ２打消しを備えたダウンコンバージョンミキサは、種々の通信システムのために使用されてよい。例えば、該ダウンコンバージョンミキサは、コード分割多重アクセス（ＣＤＭＡ）システム、時間分割多重アクセス（ＴＤＭＡ）システム、周波数分割多重アクセス（ＦＤＭＡ）システム、直交周波数分割多重アクセス（ＯＦＤＭＡ）システム、多重入力多重出力（ＭＩＭＯ）システム、および無線ローカルエリアネットワーク（ＬＡＮ）等のために使用されてよい。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）、およびｃｄｍａ２０００等のような無線アクセス技術（ＲＡＴ）を実施してもよい。ＲＡＴは、オーバーザエア通信のために使用される技術を意味する。ＴＤＭＡシステムは、移動体通信用グローバルシステム（ＧＳＭ）のようなＲＡＴを実行してよい。ユニバーサルモバイルテレコミュニケーションシステム（ＵＭＴＳ）は、Ｗ−ＣＤＭＡおよびＧＳＭをＲＡＴとして使用するシステムである。当該ダウンコンバージョンミキサはまた、種々の周波数帯域、例えば８２４〜８９４ＭＨｚのセルラー帯域、１８５０〜１９９０ＭＨｚのパーソナルコミュニケーションシステム（ＰＣＳ）帯域、１７１０から１８８０ＭＨｚのデジタルセルラーシステム（ＤＣＳ）帯域、１９２０〜２１７０ＭＨｚのインターナショナルモバイルテレコミニュケーション２０００（ＩＭＴ−２０００）帯域、等々について使用されてよい。
【００９９】
ここに記載したダウンコンバージョンミキサは、集積回路（ＩＣ）、ＲＦ集積回路（ＲＦＩＣ）、特定用途向け集積回路（ＡＳＩＣ）、印刷回路基板（ＰＣＢ）、および電子装置等の中に実装されてよい。該ダウンコンバージョンミキサはまた、種々のＩＣプロセス技術、例えば相補的金属酸化物半導体（ＣＭＯＳ）、ＮチャンネルＭＯＳ（Ｎ−ＭＯＳ）、ＰチャンネルＭＯＳ（Ｐ−ＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラーＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、およびガリウム砒素（ＧａＡｓ）等を用いて製造されてよい。
【０１００】
ＩＭ２発生器および基準化ユニットの制御機能は、ハードウエア、ソフトウエア、またはそれらの組み合わせの中に実装されてよい。例えば、この制御機能は図１におけるコントローラ１４０または幾つかの他のユニットによって実施されてよい。この制御機能はまた、ここに記載した機能を実行するソフトウエアモジュール（例えば手順、および機能など）を用いて実施されてもよい。ソフトウエアコードは、メモリーユニット（例えば、図１におけるメモリーユニット１４２）の中に保存され、プロセッサ（例えば、コントローラ１４０）により実行されてよい。該メモリーユニットは、該プロセッサ内または該プロセッサ外に実装されてよい。
【０１０１】
開示された実施形態の先の説明は、当業者が本発明を製造または使用することを可能にするために提供されるものである。これらの実施形態に対する種々の変形が当業者には容易に明らかであろうし、またここに定義された一般的な原理は、本発明の精神または範囲を逸脱することなく他の実施形態に適用され得るものである。従って、本発明はここに示された実施形態に限定されるものではなく、ここに開示された原理および新規な特徴に一致する最も広い範囲に従うものである。
【図面の簡単な説明】
【０１０２】
【図１】図１は、ダイレクトコンバージョン受信機のブロック図を示している。
【図２】図２Ａ、図２Ｂおよび図２Ｃは、それぞれ、ミキサ入力信号、ＩＭ２打消しを伴わないミキサ出力信号、ＩＭ２打消しを伴ったミキサ出力信号を示している。
【図３】図３は、ＩＭ２打ち消しを備えたダウンコンバージョンミキサを示している。
【図４】図４は、ＩＭ２発生器を示している。
【図５】図５は、ＩＭ２発生器内のバイアス回路および増幅器を示している。
【図６】図６は、バイアス回路内における抵抗器アレイを示している。
【図７】図７は、基準化ユニットを示している。
【図８】図８は、受信機についてＩＭ２伽リブレーションを実施するためのプロセスを示している。
【誤訳訂正３】
【訂正対象書類名】図面
【訂正対象項目名】全図
【訂正方法】変更
【訂正の内容】
【図１】
2009506728.tif 000028
【図２】
2009506728.tif 000029
【図３】
2009506728.tif 000030
【図４】
2009506728.tif 000031
【図５】
2009506728.tif 000032
【図６】
2009506728.tif 000033
【図７】
2009506728.tif 000034
【図８】
2009506728.tif 000035