【事件の表示】
　平成　９年特許願第１９４６４４号「薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法」拒絶査定不服審判事件〔平成１１年　２月１２日出願公開、特開平１１−　４０８１４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成９年７月１８日の出願であって、平成１８年１１月２２日付けで手続補正がなされ、平成２０年３月４日付けで拒絶査定がなされ、それに対して、同年６月３０日に拒絶査定に対する審判請求がなされるともに、同年７月３０日付けで手続補正がなされ、その後当審において、平成２２年６月１１日付けで審尋がなされたものである。
　
２．平成２０年７月３０日付けの手続補正について
【補正の却下の決定の結論】
　平成２０年７月３０日付けの手続補正を却下する。
　
【理由】
（１）補正の内容
　平成２０年７月３０日付けの手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１ないし請求項４を、補正後の特許請求の範囲の請求項１及び請求項２に補正するものであり、補正前後の請求項は、以下のとおりである。
　
（補正前）
「【請求項１】 
　基板上にゲート電極が設けられ、
　該ゲート電極を覆って前記基板上にゲート絶縁膜が設けられ、
　前記ゲート電極上方に前記ゲート絶縁膜を介して半導体能動膜が、ゲート電極よりも幅および奥行きともに小さく設けられ、
　該半導体能動膜上に一対のオーミックコンタクト膜が、半導体能動膜の端部と位置を合わせ、半導体能動膜の中央部側に間隔を開けて相互に隔離して設けられ、
　それぞれのオーミックコンタクト膜及び該オーミックコンタクト膜と重畳する半導体能動膜部分を覆うようオーミックコンタクト膜から前記ゲート絶縁膜に至る低抵抗シリコン化合物膜が設けられ、
　ソース電極とドレイン電極とが前記低抵抗シリコン化合物膜上に設けられていることを特徴とする薄膜トランジスタ基板。
【請求項２】
　基板上にゲート電極が設けられ、
　該ゲート電極を覆って前記基板上にゲート絶縁膜が設けられ、
　前記ゲート電極上方に前記ゲート絶縁膜を介して半導体能動膜が、ゲート電極よりも幅および奥行きともに小さく設けられ、
　該半導体能動膜上に一対のオーミックコンタクト膜が、半導体能動膜の端部と位置を合わせ、半導体能動膜の中央部側に間隔を開けて相互に隔離して設けられ、
　それぞれのオーミックコンタクト膜及び該オーミックコンタクト膜と重畳する半導体能動膜部分を覆うようオーミックコンタクト膜から前記ゲート絶縁膜に至る低抵抗シリコン化合物膜が設けられ、
　ソース電極とドレイン電極とが前記低抵抗シリコン化合物膜上に設けられ、
　ドレイン電極上にコンタクトホールを有するパシベーション膜と、
　前記コンタクトホールを介してドレイン電極と接続する画素電極と、
　前記基板に対向して液晶層を挟持する一対の基板の一方の基板と、
を備えることを特徴とする液晶表示装置。
【請求項３】 
　基板上にゲート電極を形成し、
　該ゲート電極を覆うゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜し、
　前記半導体膜及び不純物半導体膜から前記ゲート電極上方にゲート電極と対向させて、ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を所望形状にエッチング形成し、
　前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って低抵抗シリコン化合物膜と電極膜とを順に連続して成膜し、
　前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜及び各々のオーミックコンタクト膜から前記ゲート絶縁膜に至る積層した低抵抗シリコン化合物膜およびソース電極並びに積層した低抵抗シリコン化合物膜およびドレイン電極を形成することを特徴とする薄膜トランジスタ基板の製造方法。
【請求項４】 
　基板上にゲート電極を形成し、
　該ゲート電極を覆うゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜し、
　前記半導体膜及び不純物半導体膜から前記ゲート電極上方にゲート電極と対向させて、ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を所望形状にエッチング形成し、
　前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って金属膜を形成するとともに加熱して前記半導体能動膜および不純物半導体膜に接触する前記金属膜部分に低抵抗シリコン化合物膜を形成し、
　前記金属膜をエッチング除去して前記低抵抗シリコン化合物膜のみを残し、前記半導体能動膜、不純物半導体膜、および残った低抵抗シリコン化合物膜を覆って電極膜を成膜し、
　前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜および各々のオーミックコンタクト膜から前記ゲート絶縁膜に至るソース電極およびドレイン電極を形成することを特徴とする薄膜トランジスタ基板の製造方法。」
　
（補正後）
「【請求項１】
基板上にゲート電極を形成する段階と、
該ゲート電極を含めた基板の全面にゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜する段階と、
前記半導体膜及び不純物半導体膜を選択的にエッチングして、前記ゲート電極の上側にゲート電極と対向させて、前記ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を形成する段階と、
前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って低抵抗シリコン化合物膜と電極膜を成膜装置で同一真空雰囲気中で連続成膜する段階と、
前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜及び各々のオーミックコンタクト膜から前記ゲート絶縁膜に至る積層した低抵抗シリコン化合物膜およびソース電極並びに積層した低抵抗シリコン化合物膜およびドレイン電極を形成する段階とを備えることを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
基板上にゲート電極を形成する段階と、
該ゲート電極を含めた基板の全面にゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜する段階と、
前記半導体膜及び不純物半導体膜を選択的にエッチングして、前記ゲート電極の上側にゲート電極と対向させて、前記ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を形成する段階と、
前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って金属膜を形成するとともに加熱して前記半導体能動膜の両側部分および不純物半導体膜の上面と両側面部分に接触する前記金属膜部分に低抵抗シリコン化合物膜を形成する段階と、
前記金属膜をエッチング除去して前記低抵抗シリコン化合物膜のみを残し、前記半導体能動膜、不純物半導体膜、および残った低抵抗シリコン化合物膜を覆って電極膜を成膜する段階と、
前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜および各々のオーミックコンタクト膜から前記ゲート絶縁膜に至るソース電極およびドレイン電極を形成する段階を備えることを特徴とする薄膜トランジスタ基板の製造方法。」
　
（２）補正事項の整理
（補正事項ａ）
　補正前の請求項１及び請求項２を、削除すること。
　
（補正事項ｂ）
　補正前の請求項３を、上記（１）の補正後の請求項１として記載されたとおりに補正するものであり、以下の補正事項からなる。
（補正事項ｂ−１）
　補正前の請求項３の発明特定事項である「ゲート電極を形成し、」を、補正後の請求項１の「ゲート電極を形成する段階と、」と補正すること。
（補正事項ｂ−２）
　補正前の請求項３の発明特定事項である「該ゲート電極を覆うゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜し、」を、補正後の請求項１の「該ゲート電極を含めた基板の全面にゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜する段階と、」と補正すること。
（補正事項ｂ−３）
　補正前の請求項３の発明特定事項である「前記半導体膜及び不純物半導体膜から前記ゲート電極上方にゲート電極と対向させて、ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を所望形状にエッチング形成し、」を、補正後の請求項１の「前記半導体膜及び不純物半導体膜を選択的にエッチングして、前記ゲート電極の上側にゲート電極と対向させて、前記ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を形成する段階と、」と補正すること。
（補正事項ｂ−４）
　補正前の請求項３の発明特定事項である「前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って低抵抗シリコン化合物膜と電極膜とを順に連続して成膜し、」を、補正後の請求項１の「前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って低抵抗シリコン化合物膜と電極膜を成膜装置で同一真空雰囲気中で連続成膜する段階と、」と補正すること。
（補正事項ｂ−５）
　補正前の請求項３の発明特定事項である「前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜及び各々のオーミックコンタクト膜から前記ゲート絶縁膜に至る積層した低抵抗シリコン化合物膜およびソース電極並びに積層した低抵抗シリコン化合物膜およびドレイン電極を形成する」を、補正後の請求項１の「前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜及び各々のオーミックコンタクト膜から前記ゲート絶縁膜に至る積層した低抵抗シリコン化合物膜およびソース電極並びに積層した低抵抗シリコン化合物膜およびドレイン電極を形成する段階とを備える」と補正すること。
　
（補正事項ｃ）
　補正前の請求項４を、上記（１）の補正後の請求項２として記載されたとおりに補正するものであり、以下の補正事項からなる。
（補正事項ｃ−１）
　補正前の請求項４の発明特定事項である「ゲート電極を形成し、」を、補正後の請求項１の「ゲート電極を形成する段階と、」と補正すること。
（補正事項ｃ−２）
　補正前の請求項４の発明特定事項である「該ゲート電極を覆うゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜し、」を、補正後の請求項２の「該ゲート電極を含めた基板の全面にゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜する段階と、」と補正すること。
（補正事項ｃ−３）
　補正前の請求項４の発明特定事項である「前記半導体膜及び不純物半導体膜から前記ゲート電極上方にゲート電極と対向させて、ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を所望形状にエッチング形成し、」を、補正後の請求項２の「前記半導体膜及び不純物半導体膜を選択的にエッチングして、前記ゲート電極の上側にゲート電極と対向させて、前記ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を形成する段階と、」と補正すること。
（補正事項ｃ−４）
　補正前の請求項４の発明特定事項である「前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って金属膜を形成するとともに加熱して前記半導体能動膜および不純物半導体膜に接触する前記金属膜部分に低抵抗シリコン化合物膜を形成し、」を、補正後の請求項２の「前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って金属膜を形成するとともに加熱して前記半導体能動膜の両側部分および不純物半導体膜の上面と両側面部分に接触する前記金属膜部分に低抵抗シリコン化合物膜を形成する段階と、」と補正すること。
（補正事項ｃ−５）
　補正前の請求項４の発明特定事項である「前記金属膜をエッチング除去して前記低抵抗シリコン化合物膜のみを残し、前記半導体能動膜、不純物半導体膜、および残った低抵抗シリコン化合物膜を覆って電極膜を成膜し、」を、補正後の請求項２の「前記金属膜をエッチング除去して前記低抵抗シリコン化合物膜のみを残し、前記半導体能動膜、不純物半導体膜、および残った低抵抗シリコン化合物膜を覆って電極膜を成膜する段階と、」と補正すること。
（補正事項ｃ−６）
　補正前の請求項４の発明特定事項である「前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜および各々のオーミックコンタクト膜から前記ゲート絶縁膜に至るソース電極およびドレイン電極を形成する」を、補正後の請求項２の「前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜および各々のオーミックコンタクト膜から前記ゲート絶縁膜に至るソース電極およびドレイン電極を形成する段階を備える」と補正すること。
　
（３）新規事項追加の有無及び補正の目的の適否についての検討
（３−１）補正事項ａについて
　補正事項ａは、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）第１号に掲げられた請求項の削除を目的とするものである。
　
（３−２）補正事項ｂについて
（補正事項ｂ−１）
　明りょうでない記載を明りょうなものとする補正であり、特許法第１７条の２第４項第４号に掲げられた明りょうでない記載の釈明を目的とするものである。
　
（補正事項ｂ−２）
　補正前の請求項３の発明特定事項である「該ゲート電極を覆う」を、補正後の請求項１の「該ゲート電極を含めた基板の全面に」と限定的に減縮するとともに、明りょうでない記載を明りょうなものとする補正であり、特許法第１７条の２第４項第２号及び第４号に掲げられた特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とするものである。そして、「該ゲート電極を含めた基板の全面に」は、本願の願書に最初に添付した明細書の【００２５】段落及び図２の記載に基づく補正であり、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下「特許法第１７条の２第３項」という。）に規定された新規事項の追加禁止の要件を満たしている。
　
（補正事項ｂ−３）
　明りょうでない記載を明りょうなものとする補正であり、特許法第１７条の２第４項第４号に掲げられた明りょうでない記載の釈明を目的とするものである。
　
（補正事項ｂ−４）
　補正前の請求項３の発明特定事項である「前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って低抵抗シリコン化合物膜と電極膜とを順に連続して成膜」する点について、補正後の請求項１の「成膜装置で同一真空雰囲気中で連続成膜する」と限定的に減縮する事項を付加するとともに、明りょうでない記載を明りょうなものとする補正であり、特許法第１７条の２第４項第２号及び第４号に掲げられた特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とするものである。そして、「成膜装置で同一真空雰囲気中で連続成膜する」は、本願の願書に最初に添付した明細書の【００２６】段落に基づく補正であり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしている。
　
（補正事項ｂ−５）
　明りょうでない記載を明りょうなものとする補正であり、特許法第１７条の２第４項第４号に掲げられた明りょうでない記載の釈明を目的とするものである。
　
（３−３）補正事項ｃについて
（補正事項ｃ−１）
　明りょうでない記載を明りょうなものとする補正であり、特許法第１７条の２第４項第４号に掲げられた明りょうでない記載の釈明を目的とするものである。
　
（補正事項ｃ−２）
　補正前の請求項４の発明特定事項である「該ゲート電極を覆う」を、補正後の請求項２の「該ゲート電極を含めた基板の全面に」と限定的に減縮するとともに、明りょうでない記載を明りょうなものとする補正であり、特許法第１７条の２第４項第２号及び第４号に掲げられた特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とするものである。そして、「該ゲート電極を含めた基板の全面に」は、本願の願書に最初に添付した明細書の【００３５】段落及び図４の記載に基づく補正であり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしている。
　
（補正事項ｃ−３）
　明りょうでない記載を明りょうなものとする補正であり、特許法第１７条の２第４項第４号に掲げられた明りょうでない記載の釈明を目的とするものである。
　
（補正事項ｃ−４）
　明りょうでない記載を明りょうなものとする補正であり、特許法第１７条の２第４項第４号に掲げられた明りょうでない記載の釈明を目的とするものである。
　
（補正事項ｃ−５）
　明りょうでない記載を明りょうなものとする補正であり、特許法第１７条の２第４項第４号に掲げられた明りょうでない記載の釈明を目的とするものである。
　
（補正事項ｃ−６）
　明りょうでない記載を明りょうなものとする補正であり、特許法第１７条の２第４項第４号に掲げられた明りょうでない記載の釈明を目的とするものである。
　
（４）独立特許要件について
（４−１）はじめに
　上記（３）において検討したとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項の規定に適合するか否かについて、検討する。
　
（４−２）補正後の請求項１に係る発明
　本件補正による補正後の請求項１及び２に係る発明は、平成２０年７月３０日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１および２に記載された事項により特定されるとおりのものであって、そのうちの補正後の請求項１に係る発明（以下「補正後の発明」という。）は、その特許請求の範囲の請求項１に記載された事項により特定される上記２．（１）の補正後の請求項１として記載したとおりのものである。
　
（４−３）引用刊行物に記載された発明
（４−３−１）原査定の拒絶の理由に引用され、本願の出願前である平成９年４月４日に日本国内で頒布された刊行物である特開平９−９２８４０号公報（以下「引用刊行物」という。）には、図２ないし４及び８とともに、以下の事項が記載されている。なお、下線は、当合議体において付加したものである。
　
「【０００１】
【発明の属する技術分野】本発明は液晶表示装置及びその製造方法に関し、特に
スイッチング素子として逆スタガ型薄膜トランジスタを使用したアクティブマトリクス型の液晶表示装置及びその製造方法
「【０００３】従来の薄膜トランジスタの一例をあげると、例えば図８のように、透明の絶縁性基板１１上に、ゲート電極１２、ゲート絶縁膜１３、アンドープ半導体層１４（非晶質シリコン層）を形成した後、ソース・ドレイン電極１８、１９を形成した逆スタガ構造のものが多く用いられている。ここで、
アンドープ半導体層１４（意図的に不純物をドーピングしていない、高純度半導体層。以下同様。）とソース・ドレイン電極１８，１９のオーミック接続を得る為にｎ型半導体層１５が設けられている。
「【００２４】次に、この実施の形態の製造方法について説明する。
【００２５】まず、図３（ａ）に示すように、
ガラス等の透明な絶縁性基板１１上に、タンタル、クロム、モリブデン、タングステン等の金属膜を成膜し、フォトリソグラフィー工程を通してゲート電極１２や走査線（図１の２４）を形成した後、プラズマ化学気相成長により窒化シリコン膜（ゲート絶縁膜１３）、アンドープ非晶質シリコン層（１５）、リンがドープされたｎ型非晶質シリコン層（１５）を連続成膜し、フォトリソグラフィー工程を通して、ゲート電極と交差する島状のアンドープの半導体層１４とｎ型半導体層１５と形成する。
【００２６】次に、フォトリソグラフィー工程を通してゲート絶縁膜１３に端子をとる為のコンタクトホール（図示せず）を開孔した後、例えば
タングステンシリサイド膜とタングステン膜をそれぞれ厚さ５０ｎｍ，１５０ｎｍ程度スパッタリング法により連続成膜する。このとき基板の温度は２００℃程度に設定する。するとｎ型半導体層１５の上面及び側面と島状のアンドープ半導体層１４の側面で、シリコンとタングステンシリサイドが反応し、厚さ５〜１０ｎｍ程度の反応層２５が形成される。
全体として見てみると、タングステン膜の下層にタングステンシリサイド膜が６０ｎｍ程度形成されているとみなされる。
このようにして、シリサイド膜１６と金属膜１７の積層膜が形成される。
【００２７】次に、
フォトリソグラフィー工程を通して、ソース・ドレイン電極及び信号線となる部分に図３（ｂ）に示すように、フォトレジスト膜２６を形成し、これをマスクとしてフッ素系ガスもしくはフッ素系ガスを含む混合ガス、例えば４フッ化炭素（ＣＦ
4
 ）と酸素（Ｏ
2 
）の混合ガスで金属膜１７をドライエッチングする。引き続いて、シリサイド膜１６をエッチングするが、ｎ型半導体層１５に達する前にこのエッチングを止める。
このようにして、ソース・ドレイン電極１８，１９が形成される。
【００２８】次に、フォトレジスト３２を剥離除去した後、図４（ａ）に示すように、ＩＴＯ等の透明導電膜２２を成膜し、フォトリソグラフィー工程を通して画素電極２７を形成する。また同時に透明導電膜を信号線上部にも残し、シリサイド膜１６と金属膜１７と透明導電膜２２を積層した信号線２０を形成する。
【００２９】最後に、
ソース・ドレイン電極１８，１９をマスクとして、フッ素系ガスもしくは塩素系ガスもしくはこれらの混合ガス例えば４フッ化炭素（ＣＦ
4 
）と酸素（Ｏ
2
 ）や６フッ化硫黄（ＳＦ
6 
）と塩素（Ｃｌ
2 
）または塩酸（ＨＣｌ）の混合ガスで、図４（ｂ）に示すように、ｎ型半導体層１５をドライエッチングする。
【００３０】また、金属膜１７がタングステンの場合、前述した希弗酸もしくは希バッファード弗酸にはエッチングされないので、仮に、走査線２４の段差上で信号線２０の最下層のシリサイド膜が異常エッチングされても、上層の金属膜でつながっており、この部分での信号線の断線を防止できる。一方金属膜１７が例えばタンタルやクロムのように弗酸でエッチングされる金属で形成されている場合でもエッチングレートはシリサイド膜の方が圧倒的に速く、かつ、エッチング液の濃度が低くて処理時間も短かくできるので、金属膜のエッチングによる膜減りは事実上問題がなく、やはり、信号線の断線を防止することができる。このようにして図２のチャネルエッチ型薄膜トランジスタが得られる。」
　
（４−３−２）そうすると、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「絶縁性基板１１上にゲート電極１２を形成した後、
ゲート絶縁膜１３、アンドープ非晶質シリコン層、リンがドープされたｎ型非晶質シリコン層を連続成膜し、
フォトリソグラフィー工程を通して、前記ゲート電極１２と交差する島状のアンドープの半導体層１４とｎ型半導体層１５と形成し、
タングステンシリサイド膜とタングステン膜をスパッタリング法により連続成膜することにより、シリサイド膜１６と金属膜１７の積層膜を形成し、
フォトリソグラフィー工程を通して、前記金属膜１７をドライエッチングし、引き続いて、前記シリサイド膜１６をエッチングすることにより、ソース・ドレイン電極１８，１９を形成し、前記ソース・ドレイン電極１８，１９をマスクとして、前記ｎ型半導体層１５をドライエッチングするスイッチング素子として逆スタガ型薄膜トランジスタを使用したアクティブマトリクス型の液晶表示装置の製造方法。」
　
（４−４）対比・判断
（４−４−１）刊行物発明の「絶縁性基板１１」、「ゲート電極１２」、「ゲート絶縁膜１３」、「アンドープ非晶質シリコン層」及び「リンがドープされたｎ型非晶質シリコン層」は、各々補正後の発明の「基板」、「ゲート電極」、「ゲート絶縁膜」、「半導体膜」及び「不純物を添加した不純物半導体膜」に相当する。
　
（４−４−２）刊行物発明の「フォトリソグラフィー工程を通して、」「島状のアンドープの半導体層１４とｎ型半導体層１５と形成」する際には、「アンドープ非晶質シリコン層、リンがドープされたｎ型非晶質シリコン層」を選択的にエッチングしていることは明らかである。また、「島状のアンドープの半導体層１４とｎ型半導体層１５」は、「ゲート電極１２」の上側に「ゲート電極１２」と対向させて形成していることも明らかである。
　したがって、刊行物発明の「フォトリソグラフィー工程を通して、」「島状のアンドープの半導体層１４とｎ型半導体層１５と形成」することは、補正後の発明の「半導体膜及び不純物半導体膜を選択的にエッチングして、前記ゲート電極の上側にゲート電極と対向させて、」「半導体能動膜及び不純物半導体膜を形成」することに相当する。
　
（４−４−３）刊行物発明の「シリサイド膜１６」及び「金属膜１７」は、各々補正後の発明の「低抵抗シリコン化合物膜」及び「電極膜」に相当する。そして、前記「シリサイド膜１６」及び前記「金属膜１７」は、成膜装置を用いて形成されていることは明らかであり、また、「引用刊行物の図３からゲート絶縁膜１３」、「島状のアンドープの半導体層１４」及び「ｎ型半導体層１５」を覆って形成されていることも明らかである。
　
（４−４−４）引用刊行物の「【０００３】従来の薄膜トランジスタの一例をあげると、例えば図８のように、透明の絶縁性基板１１上に、ゲート電極１２、ゲート絶縁膜１３、アンドープ半導体層１４（非晶質シリコン層）を形成した後、ソース・ドレイン電極１８、１９を形成した逆スタガ構造のものが多く用いられている。ここで、
アンドープ半導体層１４（意図的に不純物をドーピングしていない、高純度半導体層。以下同様。）とソース・ドレイン電極１８，１９のオーミック接続を得る為にｎ型半導体層１５が設けられている。
　
（４−４−５）そうすると、補正後の発明と刊行物発明とは、
「基板上にゲート電極を形成する段階と、
該ゲート電極を含めた基板の全面にゲート絶縁膜、半導体膜、及び不純物を添加した不純物半導体膜を順に連続して成膜する段階と、
前記半導体膜及び不純物半導体膜を選択的にエッチングして、前記ゲート電極の上側にゲート電極と対向させて、半導体能動膜及び不純物半導体膜を形成する段階と、
前記半導体能動膜、不純物半導体膜、及び前記ゲート絶縁膜を覆って低抵抗シリコン化合物膜と電極膜を成膜装置で連続成膜する段階と、
前記不純物半導体膜、低抵抗シリコン化合物膜、及び電極膜をエッチングして一対の隔離したオーミックコンタクト膜及び各々のオーミックコンタクト膜から前記ゲート絶縁膜に至る積層した低抵抗シリコン化合物膜およびソース電極並びに積層した低抵抗シリコン化合物膜およびドレイン電極を形成する段階とを備えることを特徴とする薄膜トランジスタ基板の製造方法。」である点で一致し、次の２点で相違する。
　
（相違点１）補正後の発明では、「前記ゲート電極の上側にゲート電極と対向させて、」「形成」される「半導体能動膜及び不純物半導体膜」が、「ゲート電極よりも幅および奥行きともに小さい」のに対し、刊行物発明では、「島状のアンドープの半導体層１４とｎ型半導体層１５」が「ゲート電極１２と交差」しているものの、その大小関係については記載されていない点。
　
（相違点２）補正後の発明では、「低抵抗シリコン化合物膜と電極膜を」「同一真空雰囲気中で連続成膜」ているのに対して、刊行物発明では、「タングステンシリサイド膜とタングステン膜を」「同一真空雰囲気中」で「連続成膜」しているのかどうか明示されていない点。
　
（４−５）判断
（４−５−１）相違点１について
　液晶表示基板に用いられるボトムゲート型薄膜トランジスタにおいて、活性領域となる半導体層に基板側からのバックライトが当たらないように、当該半導体層をゲート電極より小さく形成することは、以下の周知例１ないし３に記載されるように従来周知である。
　
（ア）周知例１：特開平７−３２６７６０号公報には、図２及び３とともに、以下の事項が記載されている。
「【０００１】
【産業上の利用分野】本発明は、薄膜電界効果型トランシジスタの製造方法に係り、たとえば、液晶表示基板の画素表示領域内に形成されている薄膜トランジスタ（ＴＦＴ）の製造方法に関する。」
「【００２７】《薄膜トランジスタＴＦＴ》次に、図２、図３に戻り、ＴＦＴ基板ＳＵＢ１側の構成を詳しく説明する。」
「【００３０】《ゲート電極ＧＴ》ゲート電極ＧＴは走査信号線ＧＬから垂直方向に突出する形状で構成されている（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領域を越えるよう突出している。薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に（共通のゲート電極として）構成されており、走査信号線ＧＬに連続して形成されている。本例では、ゲート電極ＧＴは、単層の第２導電膜ｇ２で形成されている。第２導電膜ｇ２としては例えばスパッタで形成されたアルミニウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極酸化膜ＡＯＦが設けられている。
【００３１】
このゲート電極ＧＴはｉ型半導体層ＡＳを完全に覆うよう（下方からみて）それより大き目に形成され、ｉ型半導体層ＡＳに外光やバックライト光が当たらないよう工夫されている。
　
（イ）周知例２：特開平５−１１９３４７号公報には、図１及び２とともに、以下の事項が記載されている。
「【０００１】
【産業上の利用分野】本発明は液晶表示装置に関し、特に残像を抑えた液晶表示装置に関するものである。」
「【００１５】
【実施例】以下に本発明の実施例を図１および図２を参照して説明する。先ず、透明な絶縁性基板（１０）があり、この上には、複数本のゲートライン（１１）およびこのゲートライン（１１）と実質的に平行な複数本の補助容量ライン（１２）が設けられている。
【００１６】このゲートライン（１１）は、例えば約１５００ÅのＣｒより成り一点鎖線で示され左右に延在されており、このゲートライン（１１）から垂直に突出した領域を設け、これをＴＦＴのゲート（１３）としている。また補助容量電極（１４）は、ゲートライン（１１）と同時に形成されるため約１５００ÅのＣｒより成り、後述する表示電極（１５）の下層に少なくとも一部が重畳して設けられ、左右に隣接する補助容量電極と一体で構成するために、補助容量ライン（１２）が前記ゲートライン（１１）と平行に延在されている。
【００１７】ここでゲートライン（１１）から突出したゲート（１３）は、ＣGSの値を全てのセルに於いて同じにするためにその幅を狭く形成し括れているが、この限りでない。また前記ゲート（１３）と一体のゲートライン（１１）および補助容量電極（１４）と一体の補助容量ライン（１２）を覆うゲート絶縁膜（１６）と、この補助容量電極（１４）と重畳したＩＴＯより成る表示電極（１５）と、前記ゲート（１３）に対応する層間絶縁層上に積層されたノンドープの非単結晶シリコン膜（１７），（１８）と、このシリコン膜（１７），（１８）の両端に積層されたＮ+型の非単結晶シリコン膜（１９），（２０）が設けられている。
【００１８】前記ゲート絶縁膜は、ＳｉＮｘより成り前記ガラス基板表面に約４０００Åの厚さで形成される。またＴＦＴが形成される層間絶縁層上には、例えばノンドープのアモルファスシリコン（以下ａ−Ｓｉ層とする。）（１７），（１８）およびＮ+型にドープされたアモルファスシリコン（以下Ｎ+ａ−Ｓｉ層とする。）（１９），（２０）が積層されている。
ａ−Ｓｉ層（１７），（１８）は、ゲート（１３）よりも狭く設けられ、図では点線で示された四角形の領域に、約１０００Åの厚さで形成され、Ｎ
+
ａ−Ｓｉ層（１９），（２０）は、この四角形の上端と下端の２つの領域に、約５００Åの厚さで形成されている。
　
（ウ）周知例３：特開平１−９１４６８号公報には、図１及び２とともに、以下の事項が記載されている。
「〔産業上の利用分野〕
本発明は液晶表示素子に用いる薄膜トランジスタ（ＴＦＴ）に係り、特にアクティブマトリクス形液晶表示素子におけるバックライトによるトランジスタ特性の劣化を防止するに好適な薄膜トランジスタに関する。
〔従来の技術〕
非晶質簿膜トランジスタにおけるオフ特性が、外部光により劣化することを防止するための手法としては、従来、例えば、特開昭５９−５４２７０号に記載されているごとく素子上部に遮光膜を設したものがある。
〔発明が解決しようとする問題点〕
　上期従来技術は、基板表面からの光、すなわちバックライトのもれ込み等については考慮されておらず、したがって、ゲート側からの光照射におる薄膜トランジスタの特性の劣化防止には無効があった。
　本発明の目的は、ゲート電極側からの光によっても特性劣化しない薄膜トランジスタの構造を提供すことにある。
〔問題点を解決するための手段〕
　上記目的は半導体チャンネル部に入射する光を遮断することで達成される。ここでチャネル部への光の入射は、ゲート電極エツジ近傍に入射した光が、屈折もしくは回折して半導体膜に入射するために発生する。これを解決するためには、半導体膜をゲート電極よりも小さくすることにより達成される。
　また、これによって付隋的に発生する配線抵抗の増加や断線の増加による液晶デイスプレィ特性の劣化あるいは歩留の低下を防止するため、信号線をソース・ドレイン電極から分枝するとより好ましい。
〔作用〕
　上記構成により半導体チャンネル部に入射する光を遮断できるので、薄膜トランジスタの特性劣化を防止できる。
〔実施例〕
　以下実施例を用いて本発明の詳細な説明する。
（実施例１）
　第１図は、本発明の一実施例による薄膜トランジスタの断面図である。ガラス基板１１上に、ゲート電極パターン３、ゲート絶縁膜２、半導体膜パターン１が積層され、
半導体膜パターンはゲート電極より小さく形成される。
　
　したがって、刊行物発明において、「ゲート電極１２と交差する島状のアンドープの半導体層１４とｎ型半導体層１５と形成」する際に、前記「島状のアンドープの半導体層１４とｎ型半導体層１５」を前記「ゲート電極１２」よりも小さく形成することにより、補正後の発明のように、「ゲート電極よりも幅および奥行きともに小さい半導体能動膜及び不純物半導体膜を形成する」ことは、当業者が容易になし得たものである。
　よって、相違点１は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（４−５−２）相違点２について
　「スパッタリング法」による成膜は、一般に真空中において行うものであるところ、刊行物発明では、「タングステンシリサイド膜とタングステン膜をスパッタリング法により」「連続成膜」していることから、これら２種類の膜を、同一の成膜装置を使用して、真空を破ることなく、すなわち、同一真空中において、成膜しているものと解するのが自然である。
　よって、相違点２は、実質的なものでない。
　また、仮に、刊行物発明において、上記２種類の膜を、同一真空中において成膜しているとまではいえず、相違点２が実質的なものであったとしても、一般に、金属、シリコン、シリサイド等の物質を大気にさらせば、酸化等により、表面の状態が悪化することは、当業者の技術常識であるから、刊行物発明において、共に真空中で行われる「タングステンシリサイド膜」と「タングステン膜」の両スパッタリング工程の間に、試料をわざわざ大気にさらすようなことは、当業者であれば、当然に回避しようと努めることは明らかである。
　したがって、仮に、相違点２が、実質的なものであったとしても、当該相違点は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−６）独立特許要件についてのまとめ
　以上、検討したとおり、補正後の発明と刊行物発明との相違点は、いずれも、実質的なものでないか、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際、独立して特許を受けることができない。
　
（５）補正の却下についてのむすび
　本件補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成２０年７月３０日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし４に係る発明は、平成１８年１１月２２日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし４に記載された事項により特定されるとおりのものであって、そのうちの請求項３に係る発明（以下「本願発明」という。）は、その特許請求の範囲の請求項３に記載された事項により特定される上記２．（１）の補正前の請求項３として記載したとおりのものである。
　
４．刊行物に記載された発明
　これに対して、原査定の拒絶の理由に引用された刊行物には、上において検討したとおり、上記２．（４−３−１）に記載したとおりの事項及び上記２．（４−３−２）において認定したとおりの発明（刊行物発明）が記載されているものと認められる。
　
 ５．判断
　上記２．（３）において検討したとおり、補正後の発明は、本願発明を限定的に減縮するとともに、明りょうでない記載を明りょうなものとしたものであるところ、上記２．（４）において検討したように、補正後の発明が、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものである以上、本願発明も、当然に、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。