【事件の表示】
　特願２０００−２００９１７「ＤＣ−ＤＣコンバータ，ＤＣ−ＤＣコンバータ用制御回路，監視回路，電子機器，およびＤＣ−ＤＣコンバータの監視方法」拒絶査定不服審判事件〔平成１４年　１月２５日出願公開，特開２００２−　２７７３７〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１．手続の経緯・本願の発明
　本願は，平成１２年７月３日の出願であって，その請求項１に係る発明（以下「本願発明」という。）は，平成２１年６月１９日付けの手続補正書によって補正された明細書及び図面の記載からみて，特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのものと認める。
「メインスイッチと同期整流スイッチを備え，前記メインスイッチと同期整流スイッチを交互にオン状態にすることによりＤＣ電力の電圧を変換して出力するＤＣ−ＤＣコンバータにおいて，
　前記メインスイッチと同期整流スイッチが同時にオン状態となった場合にこれを検出し，その検出結果を表わす検出信号を生成して出力する検出回路と，
　前記検出信号を，所定のリセット信号が入力されるまで保持するラッチ回路とを備えたことを特徴とするＤＣ−ＤＣコンバータ。」
　
２．引用刊行物
　これに対して，原査定の拒絶の理由に引用された，特開平１１−１２２９１６号公報（以下「引用例」という。）には，図面とともに次の事項が記載されている。
　
　・「【０００１】
【発明の属する技術分野】本発明は，スイッチング電源の同期整流回路に係り，特に整流素子及び転流素子に電界効果トランジスタ（ＭＯＳＦＥＴ）を用いた同期整流回路の制限回路に関する。
【０００２】
【従来の技術】同期整流回路の整流動作において，電源の起動／停止時や入出力に変動が生じた場合に，転流素子制御部の信号遅延等によって整流素子と転流素子が同時に導通（以下，短絡と記す。）する場合がある。この短絡期間には，極めて大きな電流が流れ，素子に大きなダメージを与える。このような短絡期間を短縮するために，同期整流回路の転流素子を駆動する駆動パルスのパルス幅を制限する制限回路が用いられている。」
　
　・「【０００７】本発明はこのような事情に鑑みてなされたものであり，電力損失の低減及び同期整流回路の転流素子における短絡期間の短縮化を図った同期整流回路の制限回路を提供することを目的とする。」
　
　・「【００２１】
【発明の実施の形態】以下，本発明の実施の形態を図面を参照して説明する。本発明の第１の実施の形態に係る同期整流回路の制限回路の構成を図１に示す。同図において，同期整流制御回路１０は同期整流回路を構成する転流素子３０に駆動パルスを供給する機能を有し，駆動パルスを生成する制御回路１２と，制御回路１２から出力された駆動パルスを電力増幅する駆動回路１４とから構成されている。
【００２２】また同期整流制御回路１０から出力される駆動パルスのパルス幅を制限する制限回路２０は，転流素子３０としての電界効果トランジスタＭＯＳＦＥＴ１のドレイン・ソース間電圧ＶDSを検出することにより同期整流回路の整流動作が，同期整流回路を構成する整流素子及び転流素子が同時に導通状態となる短絡期間に突入したことを検出する検出回路２２（本発明の状態検出手段または電圧検出手段に相当する。）と，同期整流回路の整流動作が短絡期間に突入した際に転流素子３０を非導通状態にするスイッチング動作を行うのに必要な動作電圧の低いスイッチ回路２４（本発明のスイッチング手段に相当する。）と，検出回路２２とスイッチ回路２４との間に接続され上記短絡期間が終了した時点で検出回路２２とスイッチ回路２４との間の接続を切り離す切離し回路２６（本発明の回路切離し手段に相当する。）とを有している。
【００２３】上記構成において，制御回路１２により駆動パルスが生成されると，駆動回路１４はこの駆動パルスを電力増幅し，制限回路２０のスイッチ回路２４を介して同期整流回路を構成する転流素子３０としての電界効果トランジスタＭＯＳＦＥＴｌを駆動する。
【００２４】検出回路２２は電界効果トランジスタＭＯＳＦＥＴ１のドレイン・ソース間電圧ＶDSを検出し，スイッチ回路２４は短絡期間に入ると直ちに電界効果トランジスタＭＯＳＦＥＴ１のゲート電圧を低電位にし，電界効果トランジスタＭＯＳＦＥＴ１を非導通状態とする。
【００２５】切離し回路２６は，ＭＯＳＦＥＴ１が非導通状態になり，短絡期間が終了した時点で検出回路２２とスイッチ回路２４との間の接続を切り離すことによりスイッチ回路２４の機能を停止させる。」
　
　・スイッチング電源の同期整流回路は，一般に複数の素子が同期して（タイミングを合わせて）オン，オフを繰り返すように動作するものであることを踏まえて，「【０００２】【従来の技術】同期整流回路の整流動作において，電源の起動／停止時や入出力に変動が生じた場合に，転流素子制御部の信号遅延等によって整流素子と転流素子が同時に導通（以下，短絡と記す。）する場合がある。この短絡期間には，極めて大きな電流が流れ，素子に大きなダメージを与える。」，「【００２１】【発明の実施の形態】・・・【００２２】また同期整流制御回路１０から出力される駆動パルスのパルス幅を制限する制限回路２０は・・・同期整流回路を構成する整流素子及び転流素子が同時に導通状態となる短絡期間に突入したことを検出する検出回路２２・・・と，同期整流回路の整流動作が短絡期間に突入した際に転流素子３０を非導通状態にするスイッチング動作を行うのに必要な動作電圧の低いスイッチ回路２４・・・とを有している。」の記載をみると，引用例記載の同期整流回路は，整流素子と転流素子が同時に導通しない正常動作時には，整流素子と転流素子３０を交互にオン状態にするものであることが示されているといえる。
　
　上記記載事項及び図示内容を総合すると，引用例には，
「整流素子と転流素子３０を備え，前記整流素子と転流素子３０を交互にオン状態にする同期整流回路において，
　前記整流素子及び転流素子が同時に導通状態となる短絡期間に突入したことを検出する検出回路２２を備えた同期整流回路。」の発明（以下「引用発明」という。）が記載されているものと認められる。
　
３．対比
　本願発明と引用発明とを対比すると，その機能・作用からみて，後者の「整流素子」は前者の「メインスイッチ」に相当している。
　また，後者の「整流素子と転流素子３０を交互にオン状態にする同期整流回路」と前者の「メインスイッチと同期整流スイッチを交互にオン状態にすることによりＤＣ電力の電圧を変換して出力するＤＣ−ＤＣコンバータ」とは，「メインスイッチと同期整流スイッチを交互にオン状態にすることによりＤＣ電力の電圧を出力する直流電圧生成回路」との概念で共通する。
　さらに，後者の「転流素子３０」は「同期整流スイッチ」に相当し，「整流素子及び転流素子が同時に導通状態となる短絡期間に突入したことを検出する検出回路２２」は「メインスイッチと同期整流スイッチが同時にオン状態となった場合にこれを検出し，その検出結果を表わす検出信号を生成して出力する検出回路」に相当する。
　　
　したがって，両者は，
「メインスイッチと同期整流スイッチを備え，前記メインスイッチと同期整流スイッチを交互にオン状態にすることによりＤＣ電力の電圧を出力する直流電圧生成回路において，
　前記メインスイッチと同期整流スイッチが同時にオン状態となった場合にこれを検出し，その検出結果を表わす検出信号を生成して出力する検出回路を備えた直流電圧生成回路。」
である点で一致し，次の点で相違する。
　
［相違点１］
　直流電圧生成回路に関し，本願発明が，「ＤＣ電力の電圧を変換して出力するＤＣ−ＤＣコンバータ」であるのに対し，引用発明は，「同期整流回路」であって，その構成，機能からみて，電力を変換してＤＣ電圧を出力するＤＣコンバータとして用い得るものである（換言すれば，ＤＣ−ＤＣコンバータを包含するものである）が，ＤＣ−ＤＣコンバータであるかどうか明らかでない点。
　
［相違点２］
　本願発明が，「検出信号を，所定のリセット信号が入力されるまで保持するラッチ回路」を備えているのに対し，引用発明は，ラッチ回路を備えていない点。
　
４．判断
　上記相違点について以下検討する。
　
・相違点１について
　メインスイッチと同期整流スイッチを備え，前記メインスイッチと同期整流スイッチを交互にオン状態にする同期整流回路の，主要な用途がＤＣ−ＤＣコンバータであることは周知の事項である（例えば，特開平７−３３７００６号公報（図３及び「【０００３】図３に示す回路は，いわゆる非絶縁方式によるチョップダウン型ＤＣ−ＤＣコンバータである。」，段落【０００３】〜【０００４】における整流素子としてのトランジスタＱ４，転流素子としてのトランジスタＱ５に関する記載，図１，２及び段落【００１０】〜【００１５】における，整流素子としてのトランジスタＱ２，転流素子としてのトランジスタＱ３に関する記載，及び「【００１７】・・・本発明を適用するスイッチング電源はＡＣ−ＤＣコンバータに限られず，ＤＣ−ＤＣコンバータにも適用される。」），特開平１１−２３５０２２号公報（段落【００４４】〜【００４６】，および図１における，第１スイッチ１１，第２スイッチ１５に関する記載，および「【００４４】【発明の実施の形態】〔第１の実施形態〕本発明の一実施形態について図１および図２に基づいて説明すると以下の通りである。すなわち，本実施形態に係るスイッチング電源回路は，同期整流方式を用いたステップダウン型のＤＣ／ＤＣコンバータであって，例えば，電圧が変動する直流電源から，所望の値の定電圧を生成するためなどに好適に用いられている。」）参照。）。
　また，上記同期整流回路が，メインスイッチと同期整流スイッチが同時にオン状態となった場合に貫通電流が発生して問題を生ずるという，引用発明と共通する課題を有することも周知である（例えば，上記特開平７−３３７００６号公報（「【０００４】・・もし，スイッチングトランジスタＱ４とトランジスタＱ５が共にオン状態となると，短絡による大電流で素子が発熱し，電源の破損に至る危険がある。」，【０００８】また，図３で説明したのと同様に，整流素子としてのトランジスタと転流素子としてのトランジスタ素子が同時にオン状態となると，トランジスタが破損する恐れがある。」），上記特開平１１−２３５０２２号公報（「【０００７】・・・上記両スイッチ１１１・１１５が同時に導通すると，入力端子ＩＮは，両スイッチ１１１・１１５を介して接地され，非常に大きな貫通電流が流れてしまう。」）参照。）。
　そうすると，引用発明の同期整流回路の用途をＤＣ−ＤＣコンバータとして，相違点１に係る本願発明の構成とすることは，当業者が適宜なし得たものである。
　
・相違点２について
　一般に電源供給回路等において，異常な電気的出力を検出したときに，その検出信号を，ラッチ回路によって，所定のリセット信号が入力されるまで保持することは，慣用手段である（例えば，原査定の拒絶の理由に引用した特開平１１−２５２９０７号公報（「【００１８】・・・出力電圧が許容値以上になると過電圧検出回路３がこの過電圧を検出し，この検出信号を二次側と一時側との絶縁をとった後この検出信号をラッチ回路５へ出力する。ラッチ回路５は保護動作後に出力電圧はダウンするので検出信号をラッチして制御回路１へ出力する。【００１９】過電圧検出回路３の検出信号はリセットパルス発生回路７にも入力される。リセットパルス発生回路７はこの検出信号を入力した後所定周期のリセットパルスをラッチ回路５へ出力する。ラッチ回路５はこのリセットパルスにより出力しているラッチ信号をリセットパルス巾だけオフとし制御回路１に再起動を掛ける。」），特開平３−１９２６９１号公報（第２頁左上欄第１５行〜右上欄第６行「なんらかの異常により，ランプ７の両端がショートしたとき・・・コンパレータ１０のスイッチングトランジスタ１２の状態は適当な方法で解除されるまでラッチ回路１１により保持して，出力トランジスタ６をランプの両端のショートより保護する。」）参照。）
　そうすると，引用発明に上記慣用手段を適用して，相違点２に係る本願発明の構成とすることは，当業者が必要に応じて容易になし得たものである。
　
　そして，本願発明の全体構成によって奏される効果も，引用発明，上記周知の事項及び上記慣用手段から，当業者が予測し得る範囲内のものである。
　　
５．むすび
　以上のとおり，本願発明は，引用発明，上記周知の事項及び上記慣用手段に基いて当業者が容易に発明をすることができたものであるので，特許法第２９条第２項の規定により特許を受けることができない。
　よって，結論のとおり審決する。