【事件の表示】
　平成１０年特許願第　５３８６３号「高速バストランシーバ及びバスの負荷低減方法」拒絶査定不服審判事件〔平成１０年１１月１３日出願公開、特開平１０−３０３７３１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１０年３月５日（パリ条約による優先権主張１９９７年３月５日、米国）の出願であって、平成２０年４月１１日付けで拒絶査定がなされ、これに対し、平成２０年７月１４日に拒絶査定に対する審判請求がなされるとともに、平成２０年８月１３日付けで手続補正がなされ、平成２２年２月８日付けで審尋がなされ、平成２２年５月１４日付けで回答書が提出されたものである。
　
第２．補正却下の決定
［補正却下の決定の結論］
　平成２０年８月１３日付けの手続補正を却下する。
　
［理由］
１．本願発明と補正後の発明 
　上記手続補正（以下、「本件補正」という。）は、補正前の平成１９年１０月５日付けの手続補正書の特許請求の範囲の請求項１９に記載された 
　「【請求項１９】
　レシーバ及びバスに接続され、少なくとも１つのトランジスタと、少なくとも１つのダイオードとを有するトランスミッタを備える高速バストランシーバにおける該バスの負荷を低減するバスの負荷低減方法において、
　上記トランスミッタを、上記少なくとも１つのダイオードを介して、上記バスに接続するステップと、
　上記バスをインピーダンスによって終端するステップと、
　上記バスの電圧の振れを制限するステップと、
　第１の論理値を表す信号を送信するとき、上記少なくとも１つのダイオードが逆方向にバイアスされるように、該少なくとも１つのダイオードの印加電圧を制御するステップと、
　イネーブル信号がアクティブのとき、データ信号を上記バスに送信するように、上記トランシーバに入力される該イネーブル信号及び該データ信号の論理演算を実行するステップとを有するバスの負荷低減方法。」
という発明（以下、「本願発明」という。）を、
　「【請求項１８】
　レシーバ及びバスに接続され、少なくとも１つのトランジスタと、少なくとも１つのダイオードとを有するトランスミッタを備える高速バストランシーバにおける該バスの負荷を低減するバスの負荷低減方法において、
　上記トランスミッタを、上記少なくとも１つのダイオードを介して、上記バスに接続するステップと、
　上記バスをインピーダンスによって終端するステップと、
　上記バスの電圧の振れを制限するステップと、
　第１の論理値を表す信号を送信するとき、上記少なくとも１つのダイオードが逆方向にバイアスされるように、該少なくとも１つのダイオードの印加電圧を制御するステップと、
　イネーブル信号がアクティブのとき、データ信号を上記バスに送信するように、上記トランシーバに入力される該イネーブル信号及び該データ信号の論理演算を実行するステップとを有し、
　上記バスの電圧の振れの制限は、該バスの電圧の振れを約１Ｖに制限することであることを特徴とするバスの負荷低減方法。」
という発明（以下、「補正後の発明」という。）に補正することを含むものである。
　
２．補正の適否 
（１）新規事項の有無、補正の目的要件 
　上記補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内において、補正前の特許請求の範囲の請求項１９に記載された、「上記バスの電圧の振れを制限するステップ」について「上記バスの電圧の振れの制限は、該バスの電圧の振れを約１Ｖに制限することである」と限定することにより特許請求の範囲を減縮するものであるから、特許法第１７条の２第３項（新規事項）及び平成１８年法律第５５号改正法の附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号（補正の目的）の規定に適合している。
　
（２）独立特許要件
　上記補正は特許請求の範囲の減縮を目的とするものであるから、上記補正後の発明が特許出願の際独立して特許を受けることができるものであるのかどうかについて以下に検討する。
　
［補正後の発明］ 
　上記「１．本願発明と補正後の発明」の項で「補正後の発明」として認定したとおりである。
　
［引用発明］
　原査定の拒絶理由に引用された特開平６−１４０９１３号公報（以下、「引用例」という。）には、図面とともに以下の事項が記載されている。
　
イ．「【０００１】
【産業上の利用分野】この発明は、半導体集積回路装置と情報処理システムに関し、特に抵抗等により終端されたバス配線に接続されて、低振幅で高速にデータを出力できる出力バッファを含むものに利用して有効な技術に関するものである。」（２頁１欄）
　
ロ．「【０００９】
【実施例】図１には、本発明に係る半導体集積回路装置とそれを用いた情報処理システムにおけるバス構成のブロック図が示されている。同図において、点線で示された半導体集積回路装置ＬＳＩ１〜ＬＳＩ３は、公知の半導体集積回路の製造技術により、単結晶シリコンのような１個の半導体基板上において形成される。
【００１０】半導体集積回路装置ＬＳ１〜ＬＳＩ３は、代表として示された１個の入出力バッファと内部論回路から構成されている。半導体集積回路装置ＬＳＩ１を例にして説明すると、出力バッファは駆動回路ＰＧ１と、オープンドレイン構成の出力ＭＯＳＦＥＴＱ１、この出力ＭＯＳＦＥＴＱ１のドレインと外部端子との間に挿入されたダイオードＳＢＤ１から構成される。特に制限されないが、上記ダイオードは、後述するように動作の高速化のために寄生容量が小さいことと、ドレインコンタクト穴に一体的に形成できて高集積化の点で有利なショットキーダイオードとされる。
【００１１】入力バッァは、基準電圧ＶＲＦにより、入力された信号を判定する差動形態の入力バッファＩＢ１から構成される。内部論理回路１は、入力バッファＩＢ１から入力された入力データを受け取り、データ処理を行って必要に応じて上記出力バッファを通して他の半導体集積回路装置ＬＳ１２〜ＬＳＩ３に対して信号を送出させるものである。他の半導体集積回路装置ＬＳＩ２〜ＬＳＩ３も、上記同様な回路により構成される。ただし、全ての回路が同じという意味ではない。個々の半導体集積回路装置ＬＳＩ１〜ＬＳＩ３の機能や役割分担に応じて、入力バッファの数や出力バッファの数が区々としてもよいし、内部論理回路はそれぞれの機能に応じて構成されるものである。
【００１２】上記半導体集積回路装置ＬＳＩ１〜ＬＳＩ３の間でのデータの転送を行うバスは、特に制限されないが、プリント基板等の実装基板上に形成される配線により構成され、５０Ωバスとされる。このバスの終端は、バス配線の特性インピーダンスに整合された抵抗ＲＢが接続されており、例えば１．２Ｖのような電圧ＶＴＴに引かれている。
【００１３】半導体集積回路装置ＬＳＩ１において、出力ＭＯＳＦＥＴＱ１は静電破壊耐圧を大きくするために大きな面積の拡散層を持つようにされる。そのため、ＭＯＳＦＥＴＱ１のドレインには、大きな容量値を持つような寄生容量ＣＳＤ１が形成されることになる。従来のように、出力ＭＯＳＦＥＴＱ１のドレインを直接に外部端子に接続したのでは、その外部端子が接続されるバス配線の特性インピーダンスを乱して信号波形に乱反射が生じて等価的に遅延時間を長くしてしまう。
【００１４】例えば、５０Ωのバス配線に８ｐＦのピン容量を持つ半導体集積回路装置が８ｃｍ間隔で接続されているケースでは、２０％以上も不整合が生じる。この結果、バス抵抗ＲＢで終端していても、半導体集積回路装置の外部ピンが接続されている付近では図９に点線で示したように大きな乱反射が生じる。
【００１５】この実施例では、出力ＭＯＳＦＥＴＱ１とドレインと外部端子との間にショットキーダイオードＳＢＤ１を挿入することより、このショットキーダイオードＳＢＤ１の寄生容量と出力ＭＯＳＦＥＴＱ１のドレインにおける寄生容量ＣＳＤ１とが直列形態にされる。この結果、外部端子からみた寄生容量は、ショットキーダイオードＳＢＤ１がオフ状態のときにはその寄生容量に依存してほぼ零にできる。
【００１６】図１において、半導体集積回路装置ＬＳＩ１〜ＬＳＩ３の出力ＭＯＳＦＥＴＱ１〜Ｑ３がオフ状態にあるときには、バスの電位は１．２ＶのＶＴＴレベルにされている。半導体集積回路装置ＬＳＩ１〜ＬＳＩ３のうちのどれか１つ、又は複数の出力ＭＯＳＦＥＴがオン状態になると、０．４Ｖのような接地電位ＶＳＳに近いレベルになる。したがって、半導体集積回路装置ＬＳＩ１から半導体集積回路装置ＬＳＩ３にデータを転送するときには、半導体集積回路装置ＬＳＩ２とＬＳＩ３の出力ＭＯＳＦＥＴＱ２とＱ３をオフ状態にし、半導体集積回路装置ＬＳＩ１の出力ＭＯＳＦＥＴＱ１を、出力すべき内部信号に応じてオン状態／オフ状態にし、上記のようなハイレベル又はロウレベルのデータを送出させる。
【００１７】出力バッファの出力ＭＯＳＦＥＴＱ２とＱ３がオフ状態にされている半導体集積回路装置ＬＳＩ２とＬＳＩ３では、バスがハイレベルになったときのはね上がりでドレインの寄生容量ＣＳＤ２とＣＳＤ３がＶＴＴに近いレベルまで充電されるため、その後のバスのレベルがハイレベルでもロウレベルでもショッキキーダイオードＳＢＤ２，ＳＢＤ３がオフ状態にされている。したがって、これらの寄生容量ＣＳＤ２とＣＳＤ３は、バス配線側から見えなくなる。
【００１８】また、オン状態／オフ状態を繰り返している半導体集積回路装置ＬＳＩ１では、図９において出力ＭＯＳＦＥＴＱ１がオン状態になっているタイミングＡでは、ショットキーダイオードＳＢＤ１もオン状態になっているため寄生容量ＣＳＤ１がバス配線につながるが、出力ＭＯＳＦＥＴＱ１がオフ状態となっているタイミングＢでは、オフ状態にされた瞬間から最初の立ち上がりで寄生容量ＣＳＤ１がＶＴＴに充電されるため、ショッキーダイオードＳＢＤ１がオフ状態になって寄生容量ＣＳＤ１をバス配線側から見えなくする。
【００１９】すなわち、図１０のような従来回路では、バス配線に対して常に大きな容量値を持つ寄生容量ＣＳＤ１〜ＣＳＤ３が接続されているのに対して、図１のような本願発明では上述のように寄生容量ＣＳＤは、動作状態にある１つの出力バッファに対応した１個若しくは全くバス配線から見えなくなる。この結果、配線バスを伝達される信号波形は、図９に実線で示すように乱反射による振動が大幅に低減できるから等価的な信号遅延が小さなり信号転送を高速にできる。」（２頁２欄〜３頁４欄）
 　
　上記摘記事項ロ及び図１を参照すると、バスに半導体集積回路装置を接続するシステムにおいて、半導体集積回路装置の内部の入出力バッファの寄生容量の影響を低減するための構成が開示されている。入出力バッファは、入力バッファと出力バッファとで構成され、出力バッファは、駆動回路と出力ＭＯＳＦＥＴとダイオードを有しており、出力バッファの出力端子と、入力バッファの入力端子とは、バスに接続されているものである。
　入出力バッファの寄生容量がバスの負荷であることは、技術的に自明であるので、引用例は、バスの負荷を低減するバスの負荷低減方法であるといえる。
　出力バッファは、ダイオードを介してバスに接続されるものであるから、出力バッファをダイオードを介してバスに接続するステップを有するのは明らかである。
　図１に示されるように、バスは抵抗で終端されているので、バスを抵抗によって終端するステップを有するのは明らかである。
　図９に示されるように、バスの電圧はその振れが制限されており、【００１６】段落の記載を参照すれば、１．２Ｖと０．４Ｖの間の約０．８Ｖに制限されているということができる。
　
　したがって、引用例には、以下の発明（以下、「引用発明」という。）が開示されている。 
「入力バッファ及びバスに接続され、駆動回路と、出力ＭＯＳＦＥＴと、ダイオードとを有する出力バッファを備える入出力バッファにおける該バスの負荷を低減するバスの負荷低減方法において、
　上記出力バッファを、上記ダイオードを介して、上記バスに接続するステップと、
　上記バスを抵抗によって終端するステップと、
　上記バスの電圧の振れを制限するステップと、
　出力バッファが信号を送信するために、出力ＭＯＳＦＥＴをオフ状態にしたときは、ダイオードをオフ状態にするステップとを有し、
　上記バスの電圧の振れの制限は、該バスの電圧の振れを約０．８Ｖに制限することであるバスの負荷低減方法。」
　
［対比］
　補正後の発明と引用発明を対比する。
　引用発明の「入力バッファ」、「出力バッファ」、「入出力バッファ」は、補正後の発明の「レシーバ」、「トランスミッタ」、「高速バストランシーバ」にそれぞれ相当する。
　引用発明の「出力ＭＯＳＦＥＴ」、「ダイオード」は、補正後の発明の「少なくとも１つのトランジスタ」、「少なくとも１つのダイオード」にそれぞれ相当する。
　引用発明の「抵抗」は、補正後の発明の「インピーダンス」に相当する。
　引用発明は、「出力バッファが信号を送信するために、出力ＭＯＳＦＥＴをオフ状態」にするものであるが、これは出力バッファが「第１の論理値を表す信号を送信する」ときの動作であるといえる。
　そして、引用発明の「ダイオードをオフ状態にするステップ」は、ダイオードの印可電圧を制御することにより、ダイオードを逆方向にバイアスすることであるといえる。
　したがって、引用発明の「出力バッファが信号を送信するために、出力ＭＯＳＦＥＴをオフ状態にしたときは、ダイオードをオフ状態にするステップ」は、補正後の発明の「第１の論理値を表す信号を送信するとき、上記少なくとも１つのダイオードが逆方向にバイアスされるように、該少なくとも１つのダイオードの印加電圧を制御するステップ」に一致している。
　よって、両者は以下の点で一致ないし相違する。
　
［一致点］
　「レシーバ及びバスに接続され、少なくとも１つのトランジスタと、少なくとも１つのダイオードとを有するトランスミッタを備える高速バストランシーバにおける該バスの負荷を低減するバスの負荷低減方法において、
　上記トランスミッタを、上記少なくとも１つのダイオードを介して、上記バスに接続するステップと、
　上記バスをインピーダンスによって終端するステップと、
　上記バスの電圧の振れを制限するステップと、
　第１の論理値を表す信号を送信するとき、上記少なくとも１つのダイオードが逆方向にバイアスされるように、該少なくとも１つのダイオードの印加電圧を制御するステップとを有するバスの負荷低減方法。」 
　
［相違点１］
　補正後の発明は、「イネーブル信号がアクティブのとき、データ信号を上記バスに送信するように、上記トランシーバに入力される該イネーブル信号及び該データ信号の論理演算を実行するステップ」を有するのに対して、引用発明は、そのようなステップを有さない点。
［相違点２］
　「バスの電圧の振れの制限」について、補正後の発明は、「バスの電圧の振れを約１Ｖに制限する」ものであるのに対して、引用発明は、「バスの電圧の振れを約０．８Ｖに制限する」ものである点。
　
［判断］
　相違点１について検討する。
　バスに接続されるトランスミッタにおいて、イネーブル信号がアクティブのとき、データ信号を上記バスに送信するように、トランスミッタに入力される該イネーブル信号及び該データ信号の論理演算を実行することは、例えば、特開平２−１３１６４４号公報、特開平５−２２１１０号公報、特開平２−３０１０９８号公報に示されるように、周知事項である。そして、バスに接続されるトランシーバは、トランスミッタとレシーバとから構成されるものであり、引用例発明のトランシーバを構成するトランスミッタに上記周知事項を適用することにより、相違点１に係る構成を採用することは、当業者が容易になし得たことである。
　次に相違点２について検討する。
　バスの電圧の振れを制限するステップを有する点で補正後の発明と引用例発明とは共通しており、バスの電圧の振れを約１Ｖとするか約０．８Ｖとするかは、装置に供給される電圧や、ノイズの影響等を考慮して適宜決定すべき設計事項にすぎない。
　
　そして、補正後の発明が奏する効果も引用発明から容易に予測出来る範囲内のものである。 
　
　よって、補正後の発明は、引用発明及び周知事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
３．結語 
　以上のとおり、本件補正は、補正後の発明が特許出願の際独立して特許を受けることができないものであるから、平成１８年法律第５５号改正法の附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項の規定により準用する同法第１２６条第５項の規定に適合していない。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
１．本願発明
　平成２０年８月１３日付けの手続補正は上記のとおり却下されたので、本願発明は上記「第２．補正却下の決定」の項中の「１．本願発明と補正後の発明」の項で「本願発明」として認定したとおりである。
　
２．引用発明
　引用発明は、上記「第２．補正却下の決定」の項中の「（２）独立特許要件」の項中の［引用発明］で認定したとおりである。
 　 
３．対比・判断
　本願発明は上記補正後の発明から本件補正に係る限定を省いたものである。
　そうすると、本願発明の構成に補正に係る限定を付加した補正後の発明が、上記「第２．補正却下の決定」の項中の「（２）独立特許要件」の項で検討したとおり、引用発明及び周知事項に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明及び周知事項に基づいて当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおり、本願発明は、引用発明及び周知事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。