【事件の表示】
　特願２０００−３４２８４９「マイクロコンピュータ」拒絶査定不服審判事件〔平成１４年　５月２４日出願公開、特開２００２−１４９６２６、請求項の数（４）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続の経緯
　本願は、平成１２年１１月１０日の出願であって、平成２１年１月６日付けで拒絶の理由が通知され、同年３月１０日付けで意見書が提出されるとともに手続補正がなされ、同年１２月１８日付けで拒絶査定がされ、これに対し、平成２２年３月２５日に拒絶査定に対する審判請求がなさたものである。
　
２．本願発明
　本願の特許請求の範囲の請求項１乃至４に係る発明は、平成２１年３月１０日付けの手続補正書により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲に記載された以下のとおりのものと認める。そして、その請求項１に係る発明を以下、「本願発明」という。
　「【請求項１】
　ホストとマイクロコンピュータ間のデータ送受信のインターフェースを行うＵＳＢインターフェース回路と、書き込み制御プログラムが格納された第１のプログラム領域と書き換え及び読み出し可能なデータを格納する第２のプログラム領域とを有する不揮発性メモリと、前記ＵＳＢインターフェース回路によってパラレル変換されたホストからのプログラムデータを一時記憶するテンポラリレジスタと、前記テンポラリレジスタより容量が大きいＲＡＭと、前記書き込み制御プログラムに従って、プログラム命令を実行するＣＰＵと、を備えたマイクロコンピュータであって、
　前記ＲＡＭと前記テンポラリレジスタとは前記テンポラリレジスタのビット数と等しい信号線によって接続され、前記ＲＡＭは前記信号線を介して前記テンポラリレジスタに保持されたデータを一括で保持し、前記ＲＡＭに蓄積されたデータが所定量に達すると、前記ＣＰＵのバスを経由し、前記ＲＡＭに蓄積されたデータを前記第２のプログラム領域に書き込むことを特徴とするマイクロコンピュータ。
　　【請求項２】
　前記プログラム格納用の不揮発性メモリのアドレスを制御するプログラムカウンタを備え、マイクロコンピュータのリセットに応じて、前記プログラムカウンタの値を前記第１のプログラム領域の先頭アドレスにジャンプさせることを特徴とする請求項１に記載のマイクロコンピュータ。
　　【請求項３】
　前記ＵＳＢインターフェース回路から出力される第１のアドレス信号と前記ＣＰＵから出力される第２のアドレス信号を選択して前記ＲＡＭのアドレスデコーダに入力するアドレス選択回路を備え、前記ＲＡＭのデータ領域をＵＳＢインターフェース回路及び前記ＣＰＵからアクセス可能としたことを特徴とする請求項２に記載のマイクロコンピュータ。
　　【請求項４】
　前記アドレス選択回路は、ホストからのデータ受信中は前記ＵＳＢインターフェース回路から出力される第１のアドレス信号を選択することを特徴とする請求項３に記載のマイクロコンピュータ。」
　
３．引用発明
　原査定の拒絶の理由に引用された刊行物は以下のとおりである。
（１）特開平９−９１２６７号公報
（２）特開２０００−３５５８号公報
（３）特開昭６０−２５４２６７号公報
　
　上記刊行物（１）には、図面とともに、以下の事項が記載されている。（下線は、便宜上当審にて付与したもの。他の刊行物も同様。）
　
Ａ．「【０００５】
【発明が解決しようとする課題】しかしながら、１チップマイクロコンピュータに専用のシリアル入力端子及びシリアル入力回路を設けてしまうと、パッドの追加及び回路の追加等の要因により、チップ面積が大きくなってしまう問題と、これに伴い、コストアップを避けられない問題があった。
【０００６】そこで、本発明は、データの書き込み及び読み出しが可能な不揮発性メモリをプログラムメモリとして使用するマイクロコンピュータにおいて、前記
不揮発性メモリへのプログラムデータ書き込み時に、通常動作時に使用するシリアル入力端子を兼用してプログラムデータを取り込むこと
　
Ｂ．「【０００８】
【発明の実施の形態】本発明の詳細を図面に従って具体的に説明する。図１は本発明の不揮発性メモリのデータ書き込み装置を示すブロック図である。尚、図１における後述する外部データ入力部を除く構成は、
１チップマイクロコンピュータ
外部データ入力部は、外部装置の構成の一部
【０００９】まず、図１において、
（１）はＥＥＰＲＯＭ（第１不揮発性メモリ）
プログラムデータの書き込み及び読み出しが可能なメモリ
（２）はマスクＲＯＭ（第２不揮発性メモリ）
プログラムデータを書き込む為のプログラムデータが予めマスクで記憶され
【００１０】（４）はインストラクションレジスタＩＲであり、ＥＥＰＲＯＭ（１）及びマスクＲＯＭ（２）から読み出されたプログラムデータが内部バス（５）を介してセットされるものである。（６）はインストラクションデコーダＩＤＥＣであり、インストラクションレジスタ（４）にセットされたプログラムデータを解読し、前記１チップマイクロコンピュータを動作制御する為の制御信号を発生するものである。
【００１１】（７）は上記した外部データ入力部であり、ＥＥＰＲＯＭ（１）に書き込むべきプログラムデータＤＡＴＡを、１バイト単位でシリアル出力するものである。（８）は入出力ポートであり、外部データ入力部（７）からのプログラムデータＤＡＴＡを取り込むポートである。勿論、入出力ポート（８）は、通常動作時のシリアルデータ入出力にも使用されるポートであり、プログラムデータＤＡＴＡの入力及び通常シリアルデータの入出力に兼用される。
（９）はシリアル入出力回路であり、マスクＲＯＭ（２）から読み出されたプログラムデータに基づき、外部データ入力部（７）からのプログラムデータＤＡＴＡを入出力ポート（８）を介して取り込むものである
尚、入出力ポート（８）及びシリアル入出力回路（９）が請求項に言うシリアル入力回路
【００１２】
（１０）はアキュムレータＡＣＣ
シリアル入出力回路（９）に取り込まれた１バイト分のプログラムデータＤＡＴＡを内部バス（５）を介して一時保持する
１１）はＲＡＭであり、アキュムレータ（１０）に一時保持されたプログラムデータＤＡＴＡを１バイト分ずつ各アドレスに書き込む
　
Ｃ．「【００１６】上記したシリアル入出力回路（９）の設定が終了すると、前記１チップマイクロコンピュータは、マスクＲＯＭ（２）のプログラム動作を停止した所謂ホルト（ＨＡＬＴ）状態となり、シリアル入出力回路（９）からの割り込み信号の発生を待つ状態となる（ステップ５）。そして、
外部データ入力部（７）からプログラムデータＤＡＴＡが発生
プログラムデータＤＡＴＡがクロックＣＬＫに同期してシリアル入出力回路（９）に取り込まれる
１バイト分のプログラムデータＤＡＴＡは内部バス（５）を介してアキュムレータ（１０）に一旦蓄えられ
再び内部バス（５）を介してＲＡＭ（１１）の前記ステップ４で設定されたアドレスに書き込まれる
ＲＡＭ（１１）にＮバイト分のプログラムデータＤＡＴＡの書き込み
ＲＡＭ（１１）にＮバイト分のプログラムデータＤＡＴＡの書き込みが完了する
ＲＡＭ（１１）に書き込まれたＮバイト分のプログラムデータＤＡＴＡは順次ＥＥＰＲＯＭ（１）に書き込まれる
【００１７】以上より、前記１チップマイクロコンピュータ内部に、ＥＥＰＲＯＭ（１）にプログラムデータを書き込む為のマスクＲＯＭ（２）を設けた為、通常使用するシリアル入出力ポート（８）を、ＥＥＰＲＯＭ（１）に書き込むべきプログラムデータの入力ポートとして兼用でき、チップ面積の増大の防止、及びそれに伴いコストアップの防止も可能となる。」
　
　ここで、刊行物（１）にはＣＰＵの明記は無いものの、上記Ｂ．「図１において、
（１）はＥＥＰＲＯＭ（第１不揮発性メモリ）
プログラムデータの書き込み及び読み出しが可能なメモリ
　
　そして、上記Ｂ．「【００１２】
（１０）はアキュムレータＡＣＣ
シリアル入出力回路（９）に取り込まれた１バイト分のプログラムデータＤＡＴＡを内部バス（５）を介して一時保持する
１１）はＲＡＭであり、アキュムレータ（１０）に一時保持されたプログラムデータＤＡＴＡを１バイト分ずつ各アドレスに書き込む
　
　従って、刊行物（１）には、前記Ａ．〜Ｃ．から、次の発明（以下、「引用発明１」という。）が記載されている。
　
　外部装置と１チップマイクロコンピュータ間のデータ送受信を行うシリアル入力回路と、プログラムデータを書き込む為のプログラムデータが予めマスクで記憶されたマスクＲＯＭと、プログラムデータの書き込み及び読み出しが可能なＥＥＰＲＯＭと、前記シリアル入力回路によって前記外部装置から受信したプログラムデータを一時保持するアキュムレータと、前記アキュムレータより容量が大きいＲＡＭと、前記プログラムデータを書き込む為のプログラムデータに従って、プログラム命令を実行するＣＰＵと、を備えた１チップマイクロコンピュータであって、
　前記ＲＡＭと前記アキュムレータとは、内部バスを介して接続され、前記ＲＡＭは前記内部バスを介して前記アキュムレータに保持された１バイト分のプログラムデータをＮバイト分まで一括で保持し、前記ＲＡＭに蓄積されたデータがＮバイトに達すると、前記内部バスを経由し、前記ＲＡＭに蓄積されたデータを前記ＥＥＰＲＯＭに書き込むことを特徴とする１チップマイクロコンピュータ。
　
　上記刊行物（２）には、図面とともに、以下の事項が記載されている。
　なお、記載中の一部に「ＵＢＳ」とあるものは、「ＵＳＢ」の誤記と認められる。
　
ａ．「【０００２】
【従来の技術】上位装置としてのホストコンピュ−タには、フロッピ−ディスク装置、ＣＤ−ＲＯＭドライブ等のデ−タ蓄積装置即ちデ−タ記録再生装置が周辺装置（ペリフェラルデバイス）の一種として接続される。ところで近年、汎用バスとしてのＵＢＳ（Universal Serial Bus）ポ−ト（コネクタ）を備えたパソコンが開発された、ＵＳＢポ−トと周辺装置との間に設けられる
ＵＢＳインタフェ−スはシリアルインタフェ−スであり
【０００３】
【発明が解決しようとする課題】フロッピ−ディスク装置等の周辺装置に一体的に設けられるか、又はホスト装置と周辺装置との間に配置されるＵＳＢインタフェ−スはＣＰＵ、ＲＡＭ、ＲＯＭ等を含み、上位装置に対して周辺装置を適合させる。この適合をとるためのＵＳＢインタフェ−スのＲＯＭにはファ−ムウェア（ｆｉｒｍｗａｒｅ）即ちマイクロプログラムが格納されている。ところで、周辺装置のホスト装置に対する適合性を高める目的等のために、
ＵＳＢインタフェ−スのファ−ムウェアのバ−ジョンアップを図ることが必要になる場合がある
（１）  ファ−ムウェアが格納されているＲＯＭを交換する。
（２）  
ファ−ムウェアのＲＯＭとしてＥＥＰＲＯＭ即ちフラッシュメモリを使用し、この内容を書き換える
【０００４】そこで、本発明の第１の目的は、上位装置に無関係に容易に動作させることができるデ−タ蓄積装置を提供することにある。
本発明の第２の目的はファ−ムウェアの書き換えを容易に行うことができるデ−タ蓄積装置を提供
　
ｂ．「【００１８】ＵＳＢインタフェース２９はホストコンピュータ１とＦＤＣ２８との間に接続されている。即ち、ＵＳＢインタフェース２９の入力側端子はＵＳＢケーブル４とハブ３とＵＳＢケーブル２を介してホストコンピュータ１に接続され、出力側端子はバス３９によってＦＤＣ２８に接続されている。また、ＵＳＢインタフェース２９の電源端子４０は電源回路３０の３．３Ｖの出力ライン４１に接続されている。また、ＵＳＢインタフェ−ス２９は電源オンを検出するために５Ｖ電源ライン３４にも接続されている。ＵＳＢインタフェース２９は図２に概略的に示すようにシリアル伝送の信号線３３に接続される入出力回路４２と、ＣＰＵ（中央処理装置）４３と、電気的に書き換え可能な不揮発性メモリとしてのフラッシユＥＥＰＲＯＭ４４と、ＲＡＭ（ランダム・アクセス・メモリ）４５と、タイマ４６と、
ＤＭＡＣ（直接メモリアクセスコントロ−ラ）４７と
ＵＳＢインタフェース２９はＵＳＢの規格に従うシリアルデータをＦＤＣ２８に適合する形式のデータに変換し、また、ＦＤＣ２８の出力データをＵＳＢの規格に従うシリアルデータに変換して
【００１９】
ＥＥＰＲＯＭ４４は、ＵＳＢインタフェ−スのためのファ−ムウェア（ｆｉｒｍｗａｒｅ）領域４９即ちマイクロプログラムの格納領域と、本発明における制御手段の一部としての初期動作（スタ−トアップ）及びファ−ムウェア書き換えプログラム領域５０とを含む。領域５０の初期動作及び書き換えプログラムは、フロピ−ディクドライブ装置５の初期動作ル−チンと領域４９のファ−ムウェアを書き換え制御するル−チンとを含むもの
【００２０】ＣＰＵ４３及びＲＡＭ４５は、領域４９のファ−ムウェアに従う処理の実行と、領域５０の初期動作ル−チンを伴った書き換えプログラムに従う処理の実行とを行う制御手段である。タイマ４６は接続状態検出のための所定時間の設定等に使用されるものである。
ＤＭＡＣ４７はデ−タのＤＭＡ転送を制御するものである
　
ｃ．「【００２６】ＵＳＢインタ−フェ−ス２９のＥＥＰＲＯＭ４４におけるファ−ムウェア領域４９の
ファ−ムウェアの書き換えを実行する時には、ＵＳＢケ−ブル２及び４のいずれか一方又は両方を取り外すことによってホストコンピ−ユ−タ１からフロッピ−ディスクドライブ装置５を切り離す
・・・（中略）・・・
【００２８】上述から明らかなように本実施例によれば、ＵＳＢケ−ブル２又は４を外し、電源スイッチ３４ｂを投入し、
書き換え用ディスク８Ａをタ−ンテ−ブル９ａ上に挿入するのみでファ−ムウェアの書き換えが実行される。従って、ファ−ムウェアの書き換えを実行するめの機械的スイッチを設けなくても、ファ−ムウェアの書き換えを容易に行うことができる
ユ−ザに対して書き換え用フロッピ−ディスク８ａを供給するのみでよい
  　
　
　したがって、上記刊行物（２）には、前記ａ．〜ｃ．から、次の発明（以下、「引用発明２」という。）が記載されている。
　
　フロッピーディスク装置とホスト装置との間に配置されるＵＳＢインタフェースであって、ＵＳＢの規格に従うシリアルデータをＦＤＣに適合する形式のデータに変換するとともに、ＣＰＵと、フラッシュＥＥＰＲＯＭと、ＲＡＭと、ＤＭＡＣとを有し、
　前記フラッシュＥＥＰＲＯＭは、ＵＳＢインタフェースのためのファームウェア領域と制御手段の一部としての初期動作及びファームウェア書き換えプログラム領域とを含み、　ホストコンピュータと切り離し、書き換え用フロッピ−ディスクをターンテーブルに挿入されることにより、前記ファームウェアの書き換えが可能なＵＳＢインタフェース。
　
　
　上記刊行物（３）には、図面とともに、以下の事項が記載されている。
あ．「（ａ）産業上の利用分野
　本発明は、内部に
ランダム・アクセス・メモリ（以下ＲＡＭと省略する）を有するディジタル信号処理（以下ＤＳＰと省略する）用ＬＳＩと外部との間のデータ転送方式の改良
　・・・（中略）・・・
（ｄ）問題点を解決するための手段
　上記の問題点は
外部からＤＳＰに対してデータを入出力する時は、該ＤＳＰ部に含まれるＲＡＭを直接アドレス・バスを介したアドレス信号によりアクセス
ＤＳＰ部から外部にアドレス信号を与え該外部でのプログラム実行が停止された状態で、該外部にデータを入出力する
（ｅ）作用
　上記本発明によれば、ＤＳＰ部にデータを入出力する時にＤＳＰ部に含まれるＲＡＭにアドレス・バスを介して外部から直接アクセスする事が出来る様にすると共に、このＲＡＭへのデータの入出力はこのＤＳＰ部のプログラムの実行を停止させた後に行い、更にＤＳＰ部から外部ＲＡＭにデータを入出力する時は、このＤＳＰから直接外部ＲＡＭをアクセスしてデータの入出力ができる様にした。
　即ち、従来のＤＭＡカウンタで指定されたＲＡＭのアドレスをアクセスする代わりに、外部からアドレス・バスを介して直接ＲＡＭにアクセスする事ができる様にした為、外部とのデータ転送が高速に行えると共に、ＲＡＭのアクセスが柔軟に行う事が出来る様になった。
（ｆ）実施例
　第１図（ａ）は本発明の一例を示すブロック図である。
　同図に於て、各部の機能は下記の様である。
　（１）アドレス端子１０は
外部からＤＳＰ部のＲＡＭ４にデータを入力する際にＲＡＭ４のアドレスを与える入力端子
マルチプレクサ９は外部又は内部からのアドレス信号を選択する部分
　（２）データ端子１はアドレス端子１０と同じ様にＤＳＰ部と外部との入出力端子となる。
　（３）Ｉ／Ｏ制御部６は外部とデータをどの様にやりとりするか、即ち、何時、何処からデータを持って来て、計算した結果をどう云うタイミングで、何処に出力するかを制御する。
　（４）
プログラム制御部５はＤＳＰ部の演算等のプログラムを制御する
内部バスとＲＡＭを明け渡す
　
　第１図（ａ）には、ＤＳＰ用ＬＳＩ内の構成として、ＲＡＭ４に内部バス２を介して演算器３がアクセス可能に記載され、プログラム制御部５は前記演算器３と前記ＲＡＭとアクセス可能に接続されている。そして、上記記載「
プログラム制御部５はＤＳＰ部の演算等のプログラムを制御する
　そして、前記記載「（１）アドレス端子１０は
外部からＤＳＰ部のＲＡＭ４にデータを入力する際にＲＡＭ４のアドレスを与える入力端子
外部からＤＳＰに対してデータを入出力する時は、該ＤＳＰ部に含まれるＲＡＭを直接アドレス・バスを介したアドレス信号によりアクセス
　
　
　したがって、上記刊行物（３）には、前記あ．から、次の発明（以下、「引用発明３」という。）が記載されている。
　
　内部にＲＡＭを有するＤＳＰ用ＬＳＩにおいて、
　該ＲＡＭに対して、ＤＳＰ用ＬＳＩ内部のプログラム制御部や演算器からアクセス可能であるとともに、外部からもアクセス可能としたＤＳＰ用ＬＳＩ
　
　
４．対比・判断
　最初に本願発明と引用発明１について対比する。
　
　引用発明１の「外部装置」、「１チップマイクロコンピュータ」、「プログラムデータを書き込む為のプログラムデータ」、「プログラムデータの書き込み及び読み出しが可能」、「アキュムレータ」は、それぞれ本願発明の「ホスト」、「マイクロコンピュータ」、「書き込み制御プログラム」、「書き換え及び読み出し可能なデータを格納する」、「テンポラリレジスタ」に相当する。
　
　引用発明１の「シリアル入力回路」は、外部装置と１チップマイクロコンピュータとの間のデータ送受信を行っており、データ送受信の仲介を行う事は、すなわちインターフェースを行うことであるから、本願発明の「ＵＳＢインターフェース回路」とシリアルデータの送受信を行うインターフェース回路である点で共通する。
　
　引用発明１の「マスクＲＯＭ」は、本願発明の「不揮発性メモリ」の「第１のプログラム領域」と第１のプログラム領域である点で共通する。
　
　引用発明１の「ＥＥＰＲＯＭ」は、本願発明の「不揮発性メモリ」の「第２のプログラム領域」と第２のプログラム領域である点で共通する。
　
　よって、引用発明１は本願発明と以下の点で一致し、次の点で相違する。
＜一致点＞
　ホストとマイクロコンピュータ間のデータ送受信のインターフェースを行うインターフェース回路と、書き込み制御プログラムが格納された第１のプログラム領域と、書き換え及び読み出し可能なデータを格納する第２のプログラム領域と、
　ホストからのプログラムデータを一時記憶するテンポラリレジスタと、前記テンポラリレジスタより容量が大きいＲＡＭと、前記書き込み制御プログラムに従って、プログラム命令を実行するＣＰＵと、を備えたマイクロコンピュータであって、
　前記ＲＡＭは、前記テンポラリレジスタに保持されたデータを一括で保持し、前記ＲＡＭに蓄積されたデータが所定量に達すると、バスを経由し、前記ＲＡＭに蓄積されたデータを前記第２のプログラム領域に書き込むことを特徴とするマイクロコンピュータ。
　
　
＜相違点１＞
　インターフェース回路が、本願発明では、ＵＳＢインターフェース回路であるのに対して、引用発明１では、シリアルデータの送受信を行うインターフェース回路ではあるものの、ＵＳＢインターフェース回路に限定されていない点。
　
＜相違点２＞
　書き込み制御プログラムが格納された領域と、書き換え及び読み出し可能なデータを格納する領域が、本願発明では、同じ不揮発性メモリ内の、第１のプログラム領域と第２のプログラム領域であるのに対して、引用発明１では、マスクＲＯＭとＥＥＰＲＯＭという異なる不揮発性メモリである点。
　
＜相違点３＞
　ホストからのプログラムデータが、本願発明では、ＵＳＢインターフェース回路によってパラレル変換されるのに対して、引用発明１では、パラレル変換されるか不明である点。
　
＜相違点４＞
　ＲＡＭとテンポラリレジスタとの接続が、本願発明は、テンポラリレジスタのビット数と等しい信号線によって接続されるのに対して、引用発明１では、バスを介して接続されている点。
　
　次に、引用発明１と引用発明２、引用発明３との組み合わせについて、検討する。
　
　引用発明２の、「ＵＳＢインタフェースのためのファームウェア領域」、「初期動作及びファームウェア書き換えプログラム領域」は、それぞれ本願発明の「書き換え及び読み出し可能なデータを格納する領域」、「書き込み制御プログラムが格納された領域」に相当する。
　よって、引用発明２には、シリアルデータの送受信を行うインターフェースとしてＵＳＢインタフェースの回路構成、ＵＳＢの規格に従うシリアルデータをＦＤＣに統合する形式のデータに変換する構成、書き込み制御プログラムが格納された領域と、書き換え及び読み出し可能なデータを格納する領域をフラッシュＥＥＰＲＯＭという不揮発性メモリに設ける構成について記載されている。
　しかし、本願発明が有するＲＡＭとテンポラリレジスタとの接続をテンポラリレジスタのビット数と等しい信号線によって接続するという相違点４に係る構成の記載は、刊行物（２）にはなく、またそれを動機付ける示唆も無い。
　
　引用発明３は、単にＤＳＰのＬＳＩ内のＲＡＭに外部からもアクセス可能にするものであり、本願発明が有するＲＡＭとテンポラリレジスタとの接続をテンポラリレジスタのビット数と等しい信号線によって接続するという前記構成の記載は、刊行物（３）にはなく、またそれを動機付ける示唆も無い。
　
　そして、本願発明は当該構成により、プログラムの転送にＵＳＢを利用しているので、特別のシリアルラインや外部回路、通信ソフト等を不要とするという本願明細書に記載の作用効果の他にも、既存のインタフェース回路を用いたマイクロコンピュータの資産があり、ＵＳＢインターフェース回路を用いるように設計変更をする場合に、前記ＵＳＢインターフェース回路部と前記ＲＡＭを構成変更するのみで、既存資産の有効利用を図れるという作用効果を奏するものと認められる。
　
　したがって、本願発明は、上記引用発明１乃至３に基づいて、当業者が容易に発明できたものではない。
　本願請求項２乃至４に係る発明は本願請求項１を引用する発明であるから、同様に上記上記引用発明１乃至３に基づいて、容易に発明できたものではない。
　
　　
５．むすび
　以上のとおりであるから、本願の請求項１乃至４に係る発明は、特許法第２９条第２項の規定により特許を受けることができないとした原査定の判断は妥当でない。
　また、他に本願を拒絶すべき理由を発見しない。
　
　よって、結論のとおり審決する。　よって、結論のとおり審決する。