【事件の表示】
　特願２００４−５１１８９７「薄膜トランジスタ基板」拒絶査定不服審判事件〔平成１５年１２月１８日国際公開、ＷＯ０３／１０４８８２、平成１７年　９月２９日国内公表、特表２００５−５２９３６０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
国際特許出願　　：平成１４年　９月１８日
（優先日　平成１４年６月７日　大韓民国）
手続補正　　　　：平成１７年　９月１５日
拒絶理由　　　　：平成２０年１０月１４日
意見及び手続補正：平成２１年　４月２１日
拒絶査定　　　　：平成２１年　５月２２日
審判請求　　　　：平成２１年　９月２８日
手続補正　　　　：平成２１年　９月２８日
審尋　　　　　　：平成２２年　８月１９日
回答書　　　　　：平成２２年１１月２４日
　
第２　補正の却下の決定
［補正の却下の決定の結論］
　平成２１年９月２８日付けの手続補正を却下する。
　
［理由］
１　本件補正の内容
　平成２１年９月２８日付けの手続補正（以下「本件補正」という。）は特許請求の範囲及び明細書を以下のとおり補正するものである。
(1)　本件補正前の請求項１の「前記絶縁基板上に形成されて外部回路との連結のためのパッドを含む複数のゲート線」及び「前記ゲート線と絶縁されて交差され，外部回路との連結のためのパッドを含む複数のデータ線」について，さらに「前記ゲート線及びデータ線は前記パッドを含むパッド部と，画面表示部と，前記パッド部と画面表示部とを連結するファンアウト部と，を含み，前記ファンアウト部で前記ゲート線及び前記データ線は前記外部回路との連結のためのパッドの中央部に近づくほど長さが短くなり，前記外部回路との連結のためのパッドの中央部から両端へ遠ざかるほど長さが長くなり，」という限定を加えて減縮する。
(2)　本件補正前の請求項１の「前記ゲート線と前記データ線のうちの少なくとも一つと重なる導電体パターン」について，さらに「前記ゲート線または前記データ線と，前記導電体パターンは前記ファンアウト部で重なっており」という限定を加えて減縮する。
(3)　本件補正前の請求項１の「前記導電体パターンは，中央部に近づくほど幅が広くなり，前記中央部から遠ざかるほど幅が狭くなるように形成されている」を「前記導電体パターンは，前記外部回路との連結のためのパッドの中央部に近づくほど幅が広くなり，前記外部回路との連結のためのパッドの前記中央部から両端へ遠ざかるほど幅が狭くなるように形成されている」と限定して減縮する。
(4)　本件補正後の請求項１と整合するように請求項２及び３を書き改める（本件補正後の請求項１と重複することとなった記載を削除する。）。
(5)　本件補正前の請求項１０の「前記絶縁基板上に形成され外部回路との連結のためのパッドを含む複数のゲート線」又は「前記ゲート絶縁膜上に形成され前記ゲート線と交差しており，外部回路との連結のためのパッドを含む複数のデータ線」について，さらに「前記ゲート線または前記データ線は，前記外部回路との連結のためのパッドの中央部に近づくほど長さが短くなり，前記外部回路との連結のためのパッドの中央部から両端へ遠ざかるほど長さが長くなり，」という限定を加えて減縮する。
(6)　本件補正前の請求項１０の「前記ゲート線及び前記データ線のうちの少なくとも一つと，前記ゲート絶縁膜と前記保護膜のうちの少なくとも一つを介して重なっている導電体パターン」について，さらに「前記導電体パターンは，前記外部回路との連結のためのパッドの中央部に近づくほど幅が広くなり，前記外部回路との連結のためのパッドの前記中央部から両端へ遠ざかるほど幅が狭くなるように形成されている」という限定を加えて減縮する。
(7)　特許請求の範囲の記載に対応する明細書の発明の詳細な説明の記載を，特許請求の範囲と整合するように書き改める。
　
　そうしてみると，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２（以下，単に「特許法第１７条の２」という。）第４項第２号に規定する特許請求の範囲の減縮を目的とする補正に該当する。
　そこで，本件補正後の請求項１に係る発明（以下「本件補正後発明」という。）について，特許法第１７条の２第５項において準用する同法第１２６条第５項に規定する要件を満たすか否か，すなわち，本件補正後発明が特許出願の際独立して特許を受けることができるものであるか否かを以下で検討する。
　
２　本件補正後発明
　本件補正後発明は，下記のとおりのものである。
　
　　　　　　　　　　　　　　　　　記
　
　絶縁基板と，
　前記絶縁基板上に形成されて外部回路との連結のためのパッドを含む複数のゲート線と，
　前記ゲート線と絶縁されて交差され，外部回路との連結のためのパッドを含む複数のデータ線と，
　前記ゲート線と前記データ線のうちの少なくとも一つと重なる導電体パターンを含み，
　前記ゲート線及びデータ線は前記パッドを含むパッド部と，画面表示部と，前記パッド部と画面表示部とを連結するファンアウト部と，を含み，
　前記ファンアウト部で前記ゲート線及び前記データ線は前記外部回路との連結のためのパッドの中央部に近づくほど長さが短くなり，前記外部回路との連結のためのパッドの中央部から両端へ遠ざかるほど長さが長くなり，
　前記ゲート線または前記データ線と，前記導電体パターンは前記ファンアウト部で重なっており，
　前記ゲート線または前記データ線が前記導電体パターンと重なる長さは前記ゲート線または前記データ線の長さが長くなるほど短くなり，
　前記導電体パターンは，前記外部回路との連結のためのパッドの中央部に近づくほど幅が広くなり，前記外部回路との連結のためのパッドの前記中央部から両端へ遠ざかるほど幅が狭くなるように形成されていることを特徴とする，薄膜トランジスタ基板。
　
３　引用例
　本願の優先日よりも前に頒布された刊行物である特開２０００−５６７２４号公報（拒絶理由通知の引用文献１，以下「引用例」という。）には，各図とともに以下の事項が記載されている。
　
記載事項ア　
「【００２１】【発明の実施の形態】図４は本発明の一実施例になるアクティブマトリクス型の液晶表示装置１０Ｂを概略的に示す。図５は図４中，円１０１で囲んだ部分のゲート引出し線を拡大して示す。図６は図５中，VI-VI 線に沿う拡大断面図である。図４乃至図６中，図１及び図２に示す構成部分には添字「Ｂ」を付した同一符号を付す。
【００２２】液晶表示装置１０Ｂは，大略，下側ガラス板１１Ｂと，これに重なっている上側ガラス板１２Ｂと，左端（Ｘ２方向端）に沿って並んでいる第１乃至第４の走査用駆動ＩＣチップ１３Ｂ−１〜１３Ｂ−４と，上端（Ｙ１方向端）に沿って並んでいる複数の信号用駆動ＩＣチップ１４とよりなる。第１乃至第４の走査用駆動ＩＣチップ１３Ｂ−１〜１３Ｂ−４は夫々第１乃至第４のＴＡＢ１５Ｂ−１〜１５Ｂ−４の中央に実装してある。信号用駆動ＩＣチップ１４ＢはＴＡＢ１６Ｂの中央に実装してある。下側ガラス板１１Ｂ上には，走査線２０Ｂと信号線２１Ｂとが交差して形成してある。走査線２０ＢはＸ１，Ｘ２方向に延在しており，Ｙ１，Ｙ２方向に並んでいる。信号線２１ＢはＹ１，Ｙ２方向に延在しており，Ｘ１，Ｘ２方向に並んでいる。隣合う走査線２０Ｂと隣合う信号線２１Ｂとで囲まれた部分が一つの画素２２Ｂを形成し，各画素２２Ｂ毎にトランジスタ２３Ｂが作り込まれている。２５Ｂは画素領域であり，多数の画素２２Ｂがマトリクス状に並んでいる。
【００２３】１１Ｂａはフレーム部であり，下側ガラス板１１Ｂのうち画素領域２５Ｂより外側の部分であり，図１中，液晶表示装置１０Ｂの左端（Ｘ２方向端である走査側）に沿う走査線側フレーム部１１Ｂａ１と，液晶表示装置１０Ｂの上端（Ｙ１方向端である信号側）に沿う信号線側フレーム部１１Ｂａ２とよりなり，逆Ｌ字形状を有している。
【００２４】走査線側フレーム部１１Ｂａ１について見ると，左端側にＴＡＢ１５Ｂ−１〜１５Ｂ−４の一端側が実装されるＴＡＢ実装領域３０Ｂを有し，ＴＡＢ実装領域３０Ｂと画素領域２５Ｂとの間にゲート引出し線形成領域３１Ｂを有する。ＴＡＢ実装領域３０Ｂには，第１乃至第４の端子群部３２Ｂ−１，３２Ｂ−２（他は図示せず）が間隔をおいて形成してあり，ゲート引出し線形成領域３１Ｂには，各端子群部３２Ｂ−１，３２Ｂ−２（他は図示せず）の各端子３３Ｂとこれに対応する走査線２０Ｂとを結ぶゲート引出し線３４Ｂが形成してある。ゲート引出し線３４Ｂが特許請求の範囲の欄記載の「配線」に対応する。
【００２５】走査線側フレーム部１１Ｂａ１のＴＡＢ実装領域３０Ｂには，各ＴＡＢ１５Ｂ−１〜１５Ｂ−４の一端側が各端子群部３２Ｂ−１，３２Ｂ−２（他は図示せず）に接続されて実装してある。各ＴＡＢ１５Ｂの他端側は，ゲートドライバ用プリント基板３５Ｂに接続されている。ゲートドライバ用プリント基板３５Ｂの長さが下側ガラス板１１ＢのＹ１，Ｙ２方向の長さより短い理由で，並んでいる４つのＴＡＢ１５Ｂ−１〜１５−４Ｂが中央に偏っており，第１乃至第４の端子群部３２Ｂ−１，３２Ｂ−２（他は図示せず）が中央に偏って配されている。
【００２６】信号線側フレーム部１１Ｂａ２についてみると，走査線側フレーム部１１Ｂａ１と同じく，端子群部を有し，且つ，端子群部と画素領域２５Ｂとの間に各端子とこれと対応する信号線とをむすぶゲート引出し線４０Ｂ（当審注：「ゲート引出し線４０Ｂ」は「信号引き出し線４０Ｂ」の誤記である。）が形成してある。ＴＡＢ１６Ｂの一端側が信号線側フレーム部１１Ｂａ２の端子群部と接続してあり，他端側がプリント基板４１Ｂに接続されている。
【００２７】液晶表示装置１０Ｂは，走査線２０Ｂの並び方向（Ｙ１，Ｙ２方向）が第１乃至第４の４つのＴＡＢブロック５０Ｂ−１〜５０Ｂ−４に分割されており，画素領域２５は４つの走査区画部５１Ｂ−１〜５１Ｂ−４に分割されている。走査用駆動ＩＣチップ１３Ｂと信号用駆動ＩＣチップ１４Ｂとが動作することによって，液晶表示装置１０は，各走査区画部５１Ｂ−１〜５１Ｂ−４毎に動作して，画素領域２５Ｂに画像が表示される。」
　
記載事項イ　
「【００３１】しかし、このまま（図７（Ｂ）に示す状態）では、以下の理由によって、走査区画部５１Ｂ−１と走査区画部５１Ｂ−２との境界の部分に輝度むらが現れる。ゲート引出し線３４Ｂ−ｎ、３４Ｂ−（ｎ−１），３４Ｂ−（ｎ−２）…等が直線であるため、第１のＴＡＢブロック５０Ｂ−１と第２のＴＡＢブロック５０Ｂ−２との境界に沿うゲート引出し線３４Ｂ−ｎの長さＬＢｎとゲート引出し線３４Ｂ−（ｎ＋１）の長さＬＢｎ＋１との間には、ΔＬＢ（約１５ｍｍ）の差がある。各ゲート引出し線３４Ｂ−ｎ、３４Ｂ−（ｎ＋１）等は、クロム製であり、厚さが１５００Åであり、幅が１７μｍである。ゲート引出し線３４Ｂ−ｎの電気抵抗Ｒn とゲート引出し線３４Ｂ−（ｎ＋１）の電気抵抗Ｒn+1 間には、Ｒ1 ＝１．４１ｋΩの電気抵抗差がある。即ち、第１のＴＡＢブロック５０Ｂ−１と第２のＴＡＢブロック５０Ｂ−２との境界に沿うゲート引出し線３４Ｂ−ｎとゲート引出し線３４Ｂ−（ｎ＋１）とは断継ぎとなっている。
【００３２】図７（Ｂ）に示すように、端子３３Ｂ−ｎと端子３３Ｂ−（ｎ＋１）とに矩形パルス信号２００を入力させた場合の、矩形パルス信号は線を伝わるにつれてなまる。端子３３Ｂ−ｎに入力された矩形パルス信号２００は、最初にゲート引出し線３４Ｂ−ｎを通過し、符号２０１で示す波形となり、次いで、走査線２０Ｂ−ｎを伝わり、符号２０２で示す波形となる。
【００３３】端子３３Ｂ−（ｎ＋１）に入力された矩形パルス信号２００は、最初にゲート引出し線３４Ｂ−（ｎ＋１）を通過し、符号２０１ａで示す波形となり、次いで、走査線２０Ｂ−（ｎ＋１）を伝わり、符号２０２ａで示す波形となる。走査線２０Ｂ−ｎ及び走査線２０Ｂ−（ｎ＋１）の同じ位置における波形を比べてみると、走査線２０Ｂ−ｎ上の波形２０２はなまりの程度は小さいのに対して、走査線２０Ｂ−（ｎ＋１）上の波形２０２ａはなまりの程度が大きい。よって、波形２０２と波形２０２ａとの差が目立つ程大きい。よって、これが原因で、走査区画部５１Ｂ−１と走査区画部５１Ｂ−２との境界の部分に輝度むらが現れる。」
　
記載事項ウ
「【００３６】図４中，６０，６１は静電容量形成用電極パターンであり，夫々，第１のＴＡＢブロック５０Ｂ−１のゲート引出し線形成領域３１Ｂと第４のＴＡＢブロック５０Ｂ−４のゲート引出し線形成領域３１Ｂとに形成してある。図５及び図６に示すように，静電容量形成用電極パターン６０は，ゲート引出し線３４Ｂ−ｎからゲート引出し線３４Ｂ−ｍにかけての領域に，ゲート引出し線３４Ｂ−ｎ〜３４Ｂ−ｍを覆うように形成してある。静電容量形成用電極パターン６０とゲート引出し線３４Ｂ−ｎ〜３４Ｂ−ｍとの間には，絶縁層６２が存在している。絶縁層６２は，厚さが４０００ÅのＳｉＮ膜である。ＳｉＮ膜は，誘電率ε＝７．０である。静電容量形成用電極パターン６０は，引出しパターン６２を経て，補助電位Ｃｓに接続してある。これによって，図７（Ａ）に示すように，ゲート引出し線３４Ｂ−ｎには，配線負荷としての静電容量Ｃ1 が付加されている。」
　
記載事項エ　
「【００４０】よって，走査査線２０Ｂ−ｎ上の輝度と走査線２０Ｂ−（ｎ＋１）上の輝度とは同じくなり，走査区画部５１Ｂ−１と走査区画部５１Ｂ−２との境界の部分に輝度むらは現れない。静電容量形成用電極パターン６０は，ゲート引出し線３４Ｂ−ｎからゲート引出し線３４Ｂ−ｍにかけての領域に設けてあり，Ｙ１方向に向かって先細の細長い三角形状である。よって，静電容量Ｃ1 は，ゲート引出し線３４Ｂ−ｎの隣のゲート引出し線３４Ｂ−（ｎ−１），３４Ｂ−（ｎ−２）…にも，形成され，静電容量Ｃ1 の値は，順次小さくなっている。よって，走査線２０Ｂ−（ｎ−１）上の波形は走査線２０Ｂ−ｎ上の波形に略一致したものとなり，走査線２０Ｂ−（ｎ−２）上の波形は走査線２０Ｂ−（ｎ−１）上の波形に略一致したものとなる。走査線２０Ｂ−（ｎ−３）以降走査線２０Ｂ−ｍまでの各走査線についても，走査線上の波形は一つＹ２方向側の走査線上の波形と略一致する。
【００４１】よって，走査区画部５１Ｂ−１のうち走査区画部５１Ｂ−２との境界に近い部分についても輝度むらは現れない。同じく，静電容量形成用電極パターン６１を設けたことによって，走査区画部５１Ｂ−４のうち走査区画部５１Ｂ−３との境界の部分及び境界に近い部分にも輝度むらは現れない。」
　
　また，図５からは，ゲート引き出し線（３４Ｂ−ｎ〜３４Ｂ−ｍ）が静電容量形成用電極パターン（６０）と重なる長さはゲート引き出し線（３４Ｂ−ｎ〜３４Ｂ−ｍ）の長さが長くなるほど短くなる様子が見て取れる。
　
　これら記載事項及び各図を考慮して引用例に記載された発明を分説して記載すると，下記のとおりとなる（以下，この発明を「引用発明」といい，また，分説された構成を「構成要件Ａ」などという。）。
　
　　　　　　　　　　　　　　　　　記
　
Ａ　アクティブマトリクス型の液晶表示装置（１０Ｂ）であって，
Ｂ　下側ガラス板（１１Ｂ）上には，走査線（２０Ｂ）と信号線（２１Ｂ）とが交差して形成してあり，
Ｃ　下側ガラス板（１１Ｂ）のうち画素領域（２５Ｂ）より外側の部分は，液晶表示装置（１０Ｂ）の左端に沿う走査線側フレーム部（１１Ｂａ１）と，液晶表示装置（１０Ｂ）の上端に沿う信号線側フレーム部（１１Ｂａ２）とよりなり，
Ｄ　走査線側フレーム部（１１Ｂａ１）は，ＴＡＢ実装領域（３０Ｂ）と画素領域（２５Ｂ）との間にゲート引出し線形成領域（３１Ｂ）を有し，
Ｅ　ＴＡＢ実装領域（３０Ｂ）には，端子群部（３２Ｂ−１）が間隔をおいて形成してあり，
Ｆ　ゲート引出し線形成領域（３１Ｂ）には，端子群部（３２Ｂ−１）の各端子（３３Ｂ）とこれに対応する走査線（２０Ｂ）とを結ぶゲート引出し線（３４Ｂ）が形成してあり，
Ｇ　信号線側フレーム部（１１Ｂａ２）は，走査線側フレーム部（１１Ｂａ１）と同じく端子群部を有し，端子群部と画素領域（２５Ｂ）との間に各端子とこれと対応する信号線とを結ぶ信号引出し線（４０Ｂ）が形成してあり，
Ｈ　液晶表示装置（１０Ｂ）は，走査線（２０Ｂ）の並び方向が第１ないし第４のＴＡＢブロック（５０Ｂ−１〜５０Ｂ−４）に分割されており，画素領域（２５）は４つの走査区画部（５１Ｂ−１〜５１Ｂ−４）に分割されており，
Ｉ　静電容量形成用電極パターン（６０）を第１のＴＡＢブロック（５０Ｂ−１）のゲート引出し線形成領域（３１Ｂ）に形成し，
Ｊ　ゲート引き出し線（３４Ｂ−ｎ〜３４Ｂ−ｍ）が静電容量形成用電極パターン（６０）と重なる長さはゲート引き出し線（３４Ｂ−ｎ〜３４Ｂ−ｍ）の長さが長くなるほど短くなり，
Ｋ　走査区画部（５１Ｂ−１）と走査区画部（５１Ｂ−２）との境界の部分，及び，走査区画部（５１Ｂ−１）のうち走査区画部（５１Ｂ−２）との境界に近い部分について，輝度むらが現れないようにした，
Ｌ　アクティブマトリクス型の液晶表示装置（１０Ｂ）。
　
４　対比
　本件発明と引用発明を対比すると以下のとおりとなる。
(1)　絶縁基板，薄膜トランジスタ基板
　引用発明の「下側ガラス板（１１Ｂ）」は本件補正後発明の「絶縁基板」に相当する。また，引用発明の「アクティブマトリクス型の液晶表示装置（１０Ｂ）」が本件補正後発明の「薄膜トランジスタ基板」に相当する構成を備えることは技術的に見て明らかである。
　
(2)　ゲート線，データ線
　構成要件Ｂ及びＦ並びに技術常識からみて，引用発明の「走査線（２０Ｂ）」から「ゲート引き出し線（３４Ｂ）」を介して「端子（３３Ｂ）」に至る線（以下「Ｘ方向線」という。）と本件補正後発明の「ゲート線」とは，「前記絶縁基板上に形成されて外部回路との連結のためのパッドを含む複数のゲート線」の点で一致する。
　同様に，構成要件Ｂ及びＧ並びに技術常識からみて，引用発明の「信号線（２１Ｂ）」から「信号引き出し線（４０Ｂ）」を介して「（構成要件Ｇの端子群部の）端子」に至る線（以下「Ｙ方向線」という。）と本件補正後発明の「データ線」とは，「前記ゲート線と絶縁されて交差され，外部回路との連結のためのパッドを含む複数のデータ線」の点で一致する。
　
(3)　パッド部，画面表示部，ファンアウト部
　本件補正後発明の「前記ゲート線及びデータ線は前記パッドを含むパッド部と，画面表示部と，前記パッド部と画面表示部とを連結するファンアウト部と，を含み，」という構成は，「前記ゲート線及びデータ線は，それぞれ，前記パッドを含むパッド部，画面表示部，及び，前記パッド部と画面表示部とを連結するファンアウト部の各領域に跨って配線されており，」という態様を表すものである。
　そうしてみると，引用発明の「Ｘ方向線」及び「Ｙ方向線」と本件補正後発明の「ゲート線及びデータ線」は，「前記ゲート線及びデータ線は前記パッドを含むパッド部と，画面表示部と，前記パッド部と画面表示部とを連結するファンアウト部と，を含み，」という構成の点で一致する。
　
(4)　導電体パターン
　構成要件Ｉからみて，引用発明の「静電容量形成用電極パターン（６０）」と本件補正後発明の「導電体パターン」とは，「前記ゲート線と前記データ線のうちの少なくとも一つと重なる導電体パターン」の点で一致する。
　また，構成要件Ｉ及びＪからみて，引用発明と本件補正後発明とは，「前記ゲート線または前記データ線と，前記導電体パターンは前記ファンアウト部で重なっており，前記ゲート線または前記データ線が前記導電体パターンと重なる長さは前記ゲート線または前記データ線の長さが長くなるほど短くなり，」という構成の点で一致する。
　
　そうしてみると，本件補正後発明と引用発明は，
「　絶縁基板と，
　前記絶縁基板上に形成されて外部回路との連結のためのパッドを含む複数のゲート線と，
　前記ゲート線と絶縁されて交差され，外部回路との連結のためのパッドを含む複数のデータ線と，
　前記ゲート線と前記データ線のうちの少なくとも一つと重なる導電体パターンを含み，
　前記ゲート線及びデータ線は前記パッドを含むパッド部と，画面表示部と，前記パッド部と画面表示部とを連結するファンアウト部と，を含み，
　前記ゲート線または前記データ線と，前記導電体パターンは前記ファンアウト部で重なっており，
　前記ゲート線または前記データ線が前記導電体パターンと重なる長さは前記ゲート線または前記データ線の長さが長くなるほど短くなる，
薄膜トランジスタ基板。」
の点で一致し，以下の点で相違する。
　
（相違点）
　本件補正後発明は，「前記ファンアウト部で前記ゲート線及び前記データ線は前記外部回路との連結のためのパッドの中央部に近づくほど長さが短くなり，前記外部回路との連結のためのパッドの中央部から両端へ遠ざかるほど長さが長くなり」，「前記導電体パターンは，前記外部回路との連結のためのパッドの中央部に近づくほど幅が広くなり，前記外部回路との連結のためのパッドの前記中央部から両端へ遠ざかるほど幅が狭くなるように形成されている」のに対して，引用発明はこれとは構成が異なる点。
　
５　判断
　引用例に記載された一実施例（図４）において，静電容量形成用電極パターンは走査側の２カ所に設けられ，他の箇所，すなわち，「前記ファンアウト部で前記ゲート線及び前記データ線は前記外部回路との連結のためのパッドの中央部に近づくほど長さが短くなり，前記外部回路との連結のためのパッドの中央部から両端へ遠ざかるほど長さが長くなり」の要件を満たす箇所には設けられていない。
　しかしながら，引用例の【００３１】ないし【００３３】及び【図７】において説明されているような配線の長さの差による波形なまりの差が走査線側及び信号線側のすべての箇所で発生することは，原理的にみて明らかである。したがって，万全を期す当業者は走査線側及び信号線側のすべての箇所において配線の長さの差による波形なまりの差を補償するはずであり，例えば，特開平１０−３３９８８０号公報，特開２００２−１３９７４１号公報，特開平８−２９７２９１号公報では「ゲート線及びデータ線は外部回路との連結のためのパッドの中央部に近づくほど長さが短くなり，外部回路との連結のためのパッドの中央部から両端へ遠ざかるほど長さが長くなり」という構成のファンアウト部の各配線において配線の長さの差による波形なまりの差を補償している。
　そうしてみると，引用発明において，走査側の２カ所のみならず「前記ファンアウト部で前記ゲート線及び前記データ線は前記外部回路との連結のためのパッドの中央部に近づくほど長さが短くなり，前記外部回路との連結のためのパッドの中央部から両端へ遠ざかるほど長さが長くなり」の要件を満たす他の箇所に対しても静電容量形成用電極パターンを設けることは当業者が容易にできることであり，また，この場合の静電容量形成用電極パターンは必然的に「前記導電体パターンは，前記外部回路との連結のためのパッドの中央部に近づくほど幅が広くなり，前記外部回路との連結のためのパッドの前記中央部から両端へ遠ざかるほど幅が狭くなるように形成されている」構成を備えたものとなる。
　以上のとおりであるから，引用発明において静電容量形成用電極パターンを他の箇所にも設けて本件補正後発明の構成とすることは，当業者が容易にできることである。
　また，本件補正後発明の作用効果は引用発明から当業者が予測できる範囲内のものである。
　
６　小括
　本件補正後発明は引用発明に基いて当業者が容易に発明することができたものであるから，特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　したがって，本件補正は特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであるから，同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
第３　本願発明
１　本願発明
　平成２１年９月２８日付けの手続補正は却下されたので，本願の請求項１に係る発明（以下「本願発明」という。）は，平成２１年４月２１日付け手続補正により補正された特許請求の範囲の請求項１に記載された事項により特定される，下記のものである。
　
　　　　　　　　　　　　　　　　　記
　
　絶縁基板と，
　前記絶縁基板上に形成されて外部回路との連結のためのパッドを含む複数のゲート線と，
　前記ゲート線と絶縁されて交差され，外部回路との連結のためのパッドを含む複数のデータ線と，
　前記ゲート線と前記データ線のうちの少なくとも一つと重なる導電体パターンを含み，
　前記ゲート線または前記データ線が前記導電体パターンと重なる長さは前記ゲート線または前記データ線の長さが長くなるほど短くなり，
　前記導電体パターンは，中央部に近づくほど幅が広くなり，前記中央部から遠ざかるほど幅が狭くなるように形成されていることを特徴とする，薄膜トランジスタ基板。
　
２　引用発明
　原査定の拒絶の理由で引用された引用例及びその記載事項は，「第２　補正の却下の決定」の「３　引用例」に記載したとおりである。
　
３　対比及び判断
　本願発明は，(1)本件補正後発明から「前記ゲート線及びデータ線は前記パッドを含むパッド部と，画面表示部と，前記パッド部と画面表示部とを連結するファンアウト部と，を含み，前記ファンアウト部で前記ゲート線及び前記データ線は前記外部回路との連結のためのパッドの中央部に近づくほど長さが短くなり，前記外部回路との連結のためのパッドの中央部から両端へ遠ざかるほど長さが長くなり，」という発明特定事項，及び，「前記ゲート線または前記データ線と，前記導電体パターンは前記ファンアウト部で重なっており」という発明特定事項を削除するとともに，(2)本件補正後発明の「前記導電体パターンは，前記外部回路との連結のためのパッドの中央部に近づくほど幅が広くなり，前記外部回路との連結のためのパッドの前記中央部から両端へ遠ざかるほど幅が狭くなるように形成されている」を「前記導電体パターンは，中央部に近づくほど幅が広くなり，前記中央部から遠ざかるほど幅が狭くなるように形成されている」に拡張してなるものである。
　そうすると，本願発明の構成要件を全て含み，さらに他の構成要件を付加したものに相当する本件補正後発明が「第２　補正の却下の決定」で述べた理由により引用発明に基いて当業者が容易に発明することができたものであるから，本願発明も同様に，引用発明に基いて当業者が容易に発明することができたものである。
　
４　小括
　以上のとおり，本願発明は引用発明に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
第４　総括
　したがって，本願は拒絶すべきものである。
　よって，結論のとおり審決する。