【手続補正書】
【提出日】平成22年12月6日(2010.12.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１ワイヤ状チャネル構造と、
前記第１ワイヤ状チャネル構造の外周面を囲む電荷トラップ構造と
を備え、
前記電荷トラップ構造は、２つの電荷トラップ部分構造を有し、前記２つの電荷トラップ部分構造はそれぞれ、電荷を蓄積可能な異なる材料で形成されているメモリセル。
【請求項２】
前記第１ワイヤ状チャネル構造は、ナノワイヤである請求項１に記載のメモリセル。
【請求項３】
前記２つの電荷トラップ部分構造の一方は第１電荷トラップ層を有し、前記２つの電荷トラップ部分構造の他方は１以上の第１ナノ結晶を有する請求項１または２に記載のメモリセル。
【請求項４】
第２ワイヤ状チャネル構造と、
前記第２ワイヤ状チャネル構造の外周面を囲むさらなる電荷トラップ構造と
をさらに備え、
前記電荷トラップ構造は、２のさらなる電荷トラップ部分構造を有し、前記２のさらなる電荷トラップ部分構造はそれぞれ、電荷を蓄積可能な異なる材料で形成されている請求項３に記載のメモリセル。
【請求項５】
前記電荷トラップ構造の外周面および前記さらなる電荷トラップ構造の外周面を囲むゲート領域をさらに備え、
前記ゲート領域の実装表面から前記第２ワイヤ状チャネル構造までの距離が、前記ゲート領域の実装表面から前記第１ワイヤ状チャネル構造までの距離よりも長い請求項４に記載のメモリセル。
【請求項６】
前記第１ワイヤ状チャネル構造、前記第２ワイヤ状チャネル構造、または前記第１ワイヤ状チャネル構造および前記第２ワイヤ状チャネル構造の両方がナノワイヤである請求項５に記載のメモリセル。
【請求項７】
前記第１ワイヤ状チャネル構造の長手方向の軸および前記第２ワイヤ状チャネル構造の長手方向の軸は、前記ゲート領域の前記実装表面と平行である請求項５または６に記載のメモリセル。
【請求項８】
前記第１ワイヤ状チャネル構造の長手方向の軸および前記第２ワイヤ状チャネル構造の長手方向の軸は、前記ゲート領域の前記実装表面の法線方向の軸と垂直である請求項５から７の何れか１項に記載のメモリセル。
【請求項９】
前記２のさらなる電荷トラップ部分構造の１は第２電荷トラップ層を有し、前記２つの電荷トラップ構造の他の１は１以上の第２ナノ結晶を有する請求項５から８のいずれか一項に記載のメモリセル。
【請求項１０】
前記第１ワイヤ状チャネル構造の前記外周面と前記電荷トラップ構造との間に設けられた第１トンネル層をさらに備える請求項５から９のいずれか一項に記載のメモリセル。
【請求項１１】
前記第１電荷トラップ層は前記第１トンネル層の外周面を囲み、前記１以上の第１ナノ結晶は前記第１電荷トラップ層の外周面を囲む請求項１０に記載のメモリセル。
【請求項１２】
前記第１電荷トラップ層は前記第１トンネル層の外周面を囲み、前記１以上の第１ナノ結晶が前記第１電荷トラップ層に埋め込まれた請求項１０に記載のメモリセル。
【請求項１３】
前記第２ワイヤ状チャネル構造の前記外周面と前記さらなる電荷トラップ構造との間に設けられた第２トンネル層をさらに備える請求項９に記載のメモリセル。
【請求項１４】
前記第２電荷トラップ層は前記第２トンネル層の外周面を囲み、前記１以上の第２ナノ結晶は前記第２電荷トラップ層の外周面を囲む請求項１３に記載のメモリセル。
【請求項１５】
前記第２電荷トラップ層は前記第２トンネル層の外周面を囲み、前記１以上の第２ナノ結晶が前記第２電荷トラップ層に埋め込まれた請求項１３に記載のメモリセル。
【請求項１６】
前記第１電荷トラップ層と前記ゲート領域との間に設けられた第１ブロック構造をさらに備える請求項１１に記載のメモリセル。
【請求項１７】
前記第２電荷トラップ層と前記ゲート領域との間に設けられた第２ブロック構造をさらに備える請求項１４に記載のメモリセル。
【請求項１８】
前記ゲート領域は、ポリシリコン、窒化タンタル、窒化チタン、窒化ハフニウム、アルミニウム、およびタングステンからなる導電体物質群のうちいずれか１以上を有する請求項５から１７のいずれか一項に記載のメモリセル。
【請求項１９】
前記ゲート領域は、リン、ヒ素、およびアンチモンからなるｎ型ドーパント群のうちいずれか１以上でドープされた請求項５から１８のいずれか一項に記載のメモリセル。
【請求項２０】
前記ゲート領域は、ホウ素、アルミニウム、ガリウム、およびインジウムからなるｐ型ドーパント群のうちいずれか１以上でドープされた請求項５から１８のいずれか一項に記載のメモリセル。
【請求項２１】
前記第１ワイヤ状チャネル構造および前記第２ワイヤ状チャネル構造は、シリコンおよびゲルマニウムからなる群のうちいずれか１以上を有する請求項４から２０のいずれか一項に記載のメモリセル。
【請求項２２】
前記第１トンネル層は、二酸化ケイ素（ＳｉＯ２）を有する請求項１０に記載のメモリセル。
【請求項２３】
前記第１電荷トラップ層は、シリコン窒化物（Ｓｉ３Ｎ４）、二酸化ハフニウム（ＨｆＯ２）、および酸化アルミニウム（Ａｌ２Ｏ３）からなる高誘電体群のうちいずれか１以上を有し、前記１以上の第１ナノ結晶は、シリコンナノ結晶（Ｓｉ−ＮＣ）、ゲルマニウムナノ結晶およびタングステンナノ結晶からなる金属群のうちいずれか１以上を有する請求項３から２２のいずれか一項に記載のメモリセル。
【請求項２４】
前記第１ブロック構造はＳｉＯ２を有する請求項１６に記載のメモリセル。
【請求項２５】
前記第２トンネル層はＳｉＯ２を有する請求項１３に記載のメモリセル。
【請求項２６】
前記第２電荷トラップ層は、シリコン窒化物（Ｓｉ３Ｎ４）、二酸化ハフニウム（ＨｆＯ２）、および酸化アルミニウム（Ａｌ２Ｏ３）からなる高誘電体群のうちいずれか１以上を有し、前記１以上の第２ナノ結晶は、シリコンナノ結晶（Ｓｉ−ＮＣ）、ゲルマニウムナノ結晶およびタングステンナノ結晶からなる金属群のうちいずれか１以上を有する請求項９に記載のメモリセル。
【請求項２７】
前記第２ブロック構造はＳｉＯ２を有する請求項１７に記載のメモリセル。
【請求項２８】
第１ワイヤ状チャネル構造を形成する段階と、
前記第１ワイヤ状チャネル構造の外周面を囲む電荷トラップ構造を形成する段階と
を備え、
前記電荷トラップ構造は、２つの電荷トラップ部分構造を有し、前記２つの電荷トラップ部分構造はそれぞれ、電荷を蓄積可能な異なる材料で形成されているメモリセルを形成する方法。
【請求項２９】
単一導電層から第１ワイヤ状チャネル構造および第２ワイヤ状チャネル構造を形成する段階と、
前記第１ワイヤ状チャネル構造の外周面および前記第２ワイヤ状チャネル構造の外周面の周りにゲート領域を形成する段階と
を備え、
前記ゲート領域の実装表面から前記第２ワイヤ状チャネル構造までの距離が、前記ゲート領域の実装表面から前記第１ワイヤ状チャネル構造までの距離よりも長いメモリセルを形成する方法。
【請求項３０】
前記単一導電層から前記第１ワイヤ状チャネル構造および前記第２ワイヤ状チャネル構造を形成する段階は、
前記単一導電層からフィン構造を形成する段階と、
前記フィン構造のフィン部分を酸化する段階と、
前記フィン部分の前記酸化した部分を除去し、前記第１ワイヤ状チャネル構造および前記第２ワイヤ状チャネル構造を解放する段階と
をさらに有する請求項２９に記載の方法。
【請求項３１】
前記単一導電層から前記フィン構造を形成する段階は、位相シフトマスクリソグラフィプロセスで実行される請求項３０に記載の方法。
【請求項３２】
前記フィン部分の前記酸化した部分を除去する段階は、フッ化水素酸希釈液の中で前記フィン部分の前記酸化した部分を溶解する段階を含む請求項３０から３１のうちいずれか一項に記載の方法。
【請求項３３】
前記第１ワイヤ状チャネル構造、前記第２ワイヤ状チャネル構造、または前記第１ワイヤ状チャネル構造および前記第２ワイヤ状チャネル構造の両方がナノワイヤである請求項２９から３２のいずれか一項に記載の方法。
【請求項３４】
前記第１ワイヤ状チャネル構造の外周面を囲む第１トンネル層を形成する段階をさらに備える請求項２９から３３のいずれか一項に記載の方法。
【請求項３５】
前記第１トンネル層の外周面を囲む電荷トラップ構造を形成する段階をさらに備え、前記電荷トラップ構造は、２つの電荷トラップ部分構造を有し、前記２つの電荷トラップ部分構造はそれぞれ、電荷を蓄積可能な異なる材料で形成されている請求項３４に記載の方法。
【請求項３６】
前記２つの電荷トラップ部分構造の一方は第１電荷トラップ層を有し、前記２つの電荷トラップ部分構造の他方は１以上の第１ナノ結晶を有する請求項３５に記載の方法。
【請求項３７】
前記第１トンネル層の外周面の周りに前記第１電荷トラップ層を形成する段階と、
前記第１電荷トラップ層の外周面の周りに前記１以上の第１ナノ結晶を形成する段階と
をさらに備える請求項３６に記載の方法。
【請求項３８】
前記第１トンネル層の外周面の周りに前記第１電荷トラップ層を形成する段階と、
前記第１電荷トラップ層の中に前記１以上の第１ナノ結晶を形成する段階と
をさらに備える請求項３６に記載の方法。
【請求項３９】
前記ゲート領域を形成する段階は、前記第２ワイヤ状チャネル構造の外周面を囲む第２トンネル層を形成する段階をさらに有する請求項２９から３８のいずれか一項に記載の方法。
【請求項４０】
前記第２トンネル層の外周面を囲むさらなる電荷トラップ構造を形成する段階をさらに備え、前記さらなる電荷トラップ構造は、２つのさらなる電荷トラップ部分構造を有し、前記２つのさらなる電荷トラップ部分構造はそれぞれ、電荷を蓄積可能な異なる材料で形成されている請求項３９に記載の方法。
【請求項４１】
前記２つのさらなる電荷トラップ部分構造の一方は第２電荷トラップ層を有し、前記２つの電荷トラップ構造の他方は１以上の第２ナノ結晶を有する請求項４０に記載の方法。
【請求項４２】
前記第２トンネル層の外周面の周りに第２電荷トラップ層を形成する段階と、
前記第２電荷トラップ層の外周面の周りに前記１以上の第２ナノ結晶を形成する段階と
をさらに備える請求項４１に記載の方法。
【請求項４３】
前記第２トンネル層の外周面の周りに第２電荷トラップ層を形成する段階と、
前記第２電荷トラップ層の中に前記１以上の第２ナノ結晶を形成する段階と
をさらに備える請求項４１に記載の方法。
【請求項４４】
前記第１電荷トラップ層と前記ゲート領域との間に第１ブロック構造を形成する段階をさらに備える請求項３７に記載の方法。
【請求項４５】
前記第２電荷トラップ層と前記ゲート領域との間に第２ブロック構造を形成する段階をさらに備える請求項４２に記載の方法。
【請求項４６】
前記ゲート領域は、ポリシリコン、窒化タンタル、窒化チタン、窒化ハフニウム、アルミニウム、およびタングステンからなる導電体物質群のうちいずれか１以上を有する請求項２９から４５のいずれか一項に記載の方法。
【請求項４７】
前記ゲート領域は、リン、ヒ素、およびアンチモンからなるｎ型ドーパント群のうちいずれか１以上でドープされた請求項２９から４６のいずれか一項に記載の方法。
【請求項４８】
前記ゲート領域は、ホウ素、アルミニウム、ガリウム、およびインジウムからなるｐ型ドーパント群のうちいずれか１以上でドープされた請求項２９から４６のいずれか一項に記載の方法。
【請求項４９】
前記第１ワイヤ状チャネル構造および前記第２ワイヤ状チャネル構造は、シリコンおよびゲルマニウムからなる群のうちいずれか１以上を有する請求項２９から４８のいずれか一項に記載の方法。
【請求項５０】
前記第１トンネル層は、ＳｉＯ２を有する請求項３４から３８のいずれか一項に記載の方法。
【請求項５１】
前記第１電荷トラップ層は、シリコン窒化物（Ｓｉ３Ｎ４）、二酸化ハフニウム（ＨｆＯ２）、および酸化アルミニウム（Ａｌ２Ｏ３）からなる高誘電体群のうちいずれか１以上を有し、前記１以上の第１ナノ結晶は、シリコンナノ結晶（Ｓｉ−ＮＣ）、ゲルマニウムナノ結晶およびタングステンナノ結晶からなる金属群のうちいずれか１以上を有する請求項３６から３８のいずれか一項に記載の方法。
【請求項５２】
前記第１ブロック構造はＳｉＯ２を有する請求項４４に記載の方法。
【請求項５３】
前記第２トンネル層はＳｉＯ２を有する請求項３９から４３のいずれか一項に記載の方法。
【請求項５４】
前記第２電荷トラップ層は、シリコン窒化物（Ｓｉ３Ｎ４）、二酸化ハフニウム（ＨｆＯ２）、および酸化アルミニウム（Ａｌ２Ｏ３）からなる高誘電体群のうちいずれか１以上を有し、前記１以上の第２ナノ結晶は、シリコンナノ結晶（Ｓｉ−ＮＣ）、ゲルマニウムナノ結晶およびタングステンナノ結晶からなる金属群のうちいずれか１以上を有する請求項４１から４３のいずれか一項に記載の方法。
【請求項５５】
前記第２ブロック構造はＳｉＯ２を有する請求項４５に記載の方法。