【手続補正書】
【提出日】平成21年12月2日(2009.12.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第一の複数の入力と、
第一の複数の出力と、
第一の１つ以上の機能ブロックと、
前記機能ブロックに対するキャリー・チェーンを実装する第一加算器と、
前記第一の複数の入力、前記第一の複数の出力、および前記第一の１つ以上の機能ブロックに結合された第一の複数のクロスバー・デバイスであって、前記第一入力を前記第一の１つ以上の機能ブロックおよび／または前記加算器に結合し、前記第一の１つ以上の機能ブロックを互いに結合し、前記第一の１つ以上の機能ブロックを前記第一出力と結合し、第一の複数のクロスバー・デバイスは少なくとも第一、第二および第三クロスバー・デバイスを含んでおり、前記第一加算器の第一の１つ以上の入力は前記第一クロスバー・デバイスの１つ以上の出力に結合されており、前記第一加算器の第二の１つ以上の入力は前記第二クロスバー・デバイスの１つ以上の出力に結合されており、前記第一加算器の１つ以上の出力は前記第三クロスバー・デバイスの１つ以上の入力に結合されている、第一の複数のクロスバー・デバイスと
を含んでいる、機器であって、
前記第一の１つ以上の機能ブロックは、少なくとも第一機能ブロックを含み、前記第一機能ブロックは、入力、出力、１つ以上の機能ブロック、加算器およびクロスバー・デバイスの１つ以上の繰り返しネスト化された集合を含んでおり、各ネスト化された集合のクロスバー・デバイスは、前記第一の複数のクロスバー・デバイスが前記第一の入力を前記第一の１つ以上の機能ブロックおよび前記加算器に接続し、前記加算器を前記第一の１つ以上の機能ブロックに接続し、前記第一の１つ以上の機能ブロックを互いに接続し、前記第一の１つ以上の機能ブロックを前記第一の出力に接続するのと同じ方法で、前記ネスト化された集合の前記入力、出力、加算器、および１つ以上の機能ブロックを相互接続している、機器。
【請求項２】
前記第一の１つ以上の機能ブロックはｎ個の機能ブロックを有しており、前記第一加算器はｎ個の出力を有しており、ｎは整数である、請求項１に記載の機器。
【請求項３】
前記第一の複数のクロスバー・デバイスは、第一、第二、および第三のサブセットを含んでおり、前記第一のサブセットは前記第一の複数の入力を前記第一の１つ以上の機能ブロックの入力にルーティングし、前記第二のサブセットは前記第一の１つ以上の機能ブロックの出力を前記第一の１つ以上の機能ブロックの入力にルーティングし、前記第三のサブセットは前記第一の１つ以上の機能ブロックの出力を前記第一の複数の出力にルーティングする、請求項１に記載の機器。
【請求項４】
前記サブセットのうちの少なくとも２つは同じサブセットである、請求項３に記載の機器。
【請求項５】
３つ全てのサブセットは同じサブセットである、請求項３に記載の機器。
【請求項６】
前記第一機能ブロックは、
第二の複数の入力と、
第二の複数の出力と、
第二の１つ以上の機能ブロックと、
第二加算器と、
前記第二の複数の入力、前記第二の複数の出力、および前記第二の１つ以上の機能ブロックに結合された第二の複数のクロスバー・デバイスであって、前記第一の複数のクロスバー・デバイスが前記第一入力を前記第一の１つ以上の機能ブロックに結合し、前記第一の１つ以上の機能ブロックを互いに結合し、前記第一の１つ以上の機能ブロックを前記第
一の出力に結合するのと同じ方法で、前記第二の複数の入力を前記第二の１つ以上の機能ブロックおよび／または前記第二加算器に結合し、前記第二の１つ以上の機能ブロックを互いに結合し、前記第二の１つ以上の機能ブロックを前記第二の複数の出力と結合し、前記第二の複数のクロスバー・デバイスが少なくとも第四、第五および第六クロスバー・デバイスを有しており、前記第二加算器の第一の１つ以上の入力が前記第四のクロスバー・デバイスの１つ以上の出力に結合されており、前記第二加算器の第二の１つ以上の入力が前記第五クロスバー・デバイスの出力に結合されており、前記第二加算器の１つ以上の出力が前記第三クロスバー・デバイスの１つ以上の入力に結合されている、第二の複数のクロスバー・デバイスと
を含んでいる、請求項１に記載の機器。
【請求項７】
前記第二の複数のクロスバー・デバイスは、第一、第二、および第三のサブセットを含んでおり、前記第一のサブセットは前記第二の複数の入力を前記第二の１つ以上の機能ブロックの入力にルーティングし、前記第二のサブセットは前記第二の１つ以上の機能ブロックの出力を前記第二の１つ以上の機能ブロックの前記入力にルーティングし、前記第三のサブセットは前記第二の１つ以上の機能ブロックの出力を前記第二の複数の出力にルーティングする、請求項６に記載の機器。
【請求項８】
前記サブセットのうちの少なくとも２つは同じサブセットである、請求項７に記載の機器。
【請求項９】
３つ全てのサブセットは同じサブセットである、請求項７に記載の機器。
【請求項１０】
前記第二の１つ以上の機能ブロックは、入力、出力、１つ以上の機能ブロック、加算器およびクロスバー・デバイスの１つ以上の繰り返しネスト化された集合を含む第二の機能ブロックを含んでおり、各ネスト化された集合の前記クロスバー・デバイスは、前記第一の複数のクロスバー・デバイスが前記第一の入力を前記第一の１つ以上の機能ブロックおよび前記第一加算器に接続し、前記第一加算器を前記第一の１つ以上の機能ブロックに接続し、前記第一の１つ以上の機能ブロックを互いに接続し、前記第一の１つ以上の機能ブロックを前記第一の出力に接続するのと同じ方法で、前記ネスト化された集合の前記入力、出力、加算器、および１つ以上の機能ブロックを相互接続している、請求項６に記載の機器。
【請求項１１】
前記第二機能ブロックは、
第三の複数の入力と、
第三の複数の出力と、
第三の１つ以上の機能ブロックと、
第三加算器と、
前記第三の複数の入力、前記第三の複数の出力、および前記第三の１つ以上の機能ブロックに結合された第三のクロスバー・デバイスであって、前記第二の複数のクロスバー・デバイスが前記第二入力を前記第二の１つ以上の機能ブロックと結合し、前記第二の１つ以上の機能ブロックを互いに結合し、前記第二の１つ以上の機能ブロックを前記第二出力に結合し、前記第一の複数のクロスバー・デバイスが前記第一入力を前記第一の１つ以上の機能ブロックに結合し、前記第一の１つ以上の機能ブロックを互いに結合し、前記第一の１つ以上の機能ブロックを前記第一の出力に結合するのと同じ方法で、前記第三の複数の入力を前記第三の１つ以上の機能ブロックおよび／または前記第三加算器に結合し、前記第三の１つ以上の機能ブロックを互いに結合させ、前記第三の１つ以上の機能ブロックを前記第三の複数の出力と結合させ、第三の複数のクロスバー・デバイスは少なくとも第七、第八、第九クロスバー・デバイスを含んでおり、前記第三加算器の第一の１つ以上の入力が前記第七クロスバー・デバイスの第一の１つ以上の出力に結合されており、前記第三加算器の第二の１つ以上の入力が前記第八クロスバー・デバイスの１つ以上の出力に結
合されており、前記第二加算器の第一の１つ以上の出力が前記第九クロスバー・デバイスの１つ以上の入力に結合されている、第三の複数のクロスバー・デバイスと
を含んでいる、請求項１０に記載の機器。
【請求項１２】
前記機器は集積回路を形成するために使用される組み込み論理ブロックである、請求項１に記載の機器。
【請求項１３】
前記機器は集積回路である、請求項１に記載の機器。
【請求項１４】
入力、出力、加算器、１つ以上の機能ブロック、およびクロスバー・デバイスの前記１つ以上の繰り返しネスト化された集合のうちの少なくとも１つは、
ｍ個の再設定可能な論理ブロックであって、各論理ブロックは、ｎ個の入力、ｏ個の出力を有しており、ｍ、ｎおよびｏは整数であり、前記少なくとも１つの集合の出力として提供されるｍ×ｏ個の出力のサブセットを伴う、ｍ個の再設定可能な論理ブロックと、
２×ｍ個の入力およびｍ個の出力を含む加算器と、
ｎ個のクロスバー・デバイスであって、各々が前記ｍ個の再設定可能な論理ブロックの前記ｎ個の入力と対応して結合しているｍ個の出力を有しており、前記ｍ個の再設定可能な論理ブロックの出力は、前記ｎ個のクロスバー・デバイスの入力の第一サブセットに最大限に結合されており、少なくとも１つのネスト化された集合の入力が前記ｎ個のクロスバー・デバイスの入力の第二サブセットに結合されている、ｎ個のクロスバー・デバイスと
を含んでおり、
前記ｎ個のクロスバー・デバイスの第一のクロスバー・デバイスの前記ｍ個の出力は、前記加算器の第一のｍ個の入力に結合されており、前記ｎ個のクロスバー・デバイスの第二のクロスバー・デバイスの前記ｍ個の出力は、前記加算器の第二のｍ個の入力に結合されており、ｎ個のクロスバー・デバイスのうちの１つはさらに、前記加算器の前記ｍ個の出力に結合されているｍ個の入力を有しており、
整数ｍ、ｎ、ｏは０よりも大きい、請求項１に記載の機器。
【請求項１５】
前記機器の各クロスバー・デバイスの出力は、１つは機能ブロックへ接続し、１つは加算器に接続する最大２の論理出力を有しており、前記機器の各クロスバー・デバイスは、前記機器の他のクロスバー・デバイスに対して入力を１つのみ提供する、請求項１４に記載の機器。
【請求項１６】
前記機器の各クロスバー・デバイスの出力は、１つは機能ブロックへ接続し、１つは加算器に接続する最大２の論理出力を有しており、前記機器の各クロスバー・デバイスは、前記機器の他のクロスバー・デバイスに対して入力を１つのみ提供する、請求項１に記載の機器。
【請求項１７】
ｍ個の再設定可能な論理ブロックであって、各論理ブロックはｎ個の入力とｏ個の出力とを有しており、前記ｍ×ｏ個の出力のサブセットが前記論理ブロックの出力として提供されており、ｍ、ｎ、ｏは整数である、ｍ個の再設定可能な論理ブロックと、
２×ｍ個の入力およびｍ個の出力を有する加算器と、
ｎ個のクロスバー・デバイスであって、各々は前記ｍ個の再設定可能な論理ブロックの前記ｎ個の入力と対応して結合しているｍ個の出力を有しており、前記ｍ個の再設定可能な論理ブロックの出力は、前記ｎ個のクロスバー・デバイスの入力の第一サブセットに最大限に結合されており、前記機能ブロックの入力は前記ｎ個のクロスバー・デバイスの入力の第二のサブセットに結合されている、ｎ個のクロスバー・デバイスと、
を含んでいる、機能ブロックであって、
前記ｎ個のクロスバー・デバイスの第一のクロスバー・デバイスの前記ｍ個の出力は、前記加算器の第一のｍ個の入力に結合されており、前記ｎ個のクロスバー・デバイスの第
二のクロスバー・デバイスの前記ｍ個の出力は、前記加算器の第二のｍ個の入力に結合されており、前記ｎ個のクロスバー・デバイスのうちの１つはさらに、前記加算器の前記ｍ個の出力に結合されたｍ個の入力を有しており、
整数ｍ、ｎ、ｏは０よりも大きい、機能ブロック。
【請求項１８】
前記機能ブロックは集積回路を形成するために使用される組み込み論理ブロックである、請求項１７に記載の機能ブロック。