(57)【特許請求の範囲】
【請求項１】
第１及び第２の電源線(LH,LL)と、
前記第１及び前記第２の電源線を介して入力される直流電圧を交流電圧に変換する電圧形電力変換回路(3)と、
前記第１及び前記第２の電源線の間に設けられ、前記第２の電源線側にアノードを有する第１ダイオード(D1)と、
前記第１及び前記第２の電源線上にそれぞれ設けられ、前記第１ダイオードに対して前記電圧形電力変換回路とは反対側に配置される第１及び第２のスイッチング素子(S1,S2)と、
前記第１及び前記第２の電源線上にそれぞれ設けられ、前記第１ダイオードに対して前記電圧形電力変換回路側に配置される第１及び第２のリアクトル(L1,L2)と、
前記第１のスイッチング素子および前記第１のリアクトルの一組と並列に接続され、前記電圧形電力変換回路側にアノードを有する第２ダイオード(D3)と、
前記第２のスイッチング素子および前記第２のリアクトルの一組と並列に接続され、前記電圧形電力変換回路側にカソードを有する第３ダイオード(D4)と
を備える、電力変換装置。
【請求項２】
前記第１および前記第２のスイッチング素子の両方をオンまたはオフする、請求項１に記載の電力変換装置。
【請求項３】
前記第１及び前記第２のスイッチング素子(S1,S2)に対して前記電圧形電力変換回路(3)とは反対側において、前記第１及び前記第２の電源線(LH,LL)の間で互いに直列に接続される第１及び第２の平滑コンデンサ(C1,C2)と、
前記第１及び前記第２の電源線の間で前記第１ダイオード(D1)と直列に接続され、前記第２の電源線側にアノードを有する第４ダイオード(D2)と
を更に備え、
前記第１及び前記第２の平滑コンデンサを接続する第１接続点と、前記第１ダイオードと前記第４ダイオードとを接続する第２接続点とが互いに接続される、請求項１に記載の電力変換装置。
【請求項４】
前記第１及び前記第２のスイッチング素子(S1,S2)についての仮スイッチング信号を出力する仮スイッチング信号生成部(53)と、
前記仮スイッチング信号と、前記第１及び前記第２のスイッチング素子のターンオン遅れについての情報とを受け取り、前記情報に基づいて前記仮スイッチング信号の活性／非活性の切り替えのタイミングを調整して、前記第１及び前記第２のスイッチング素子についてのスイッチング信号を生成し、前記スイッチング信号を前記第１及び前記第２のスイッチング素子へと出力して前記第１及び前記第２のスイッチング素子のターンオンのタイミングの差を低減させるタイミング調整部(54,55)と
を更に備える、請求項１から３の何れか一つに記載の電力変換装置。
【請求項５】
前記第１及び前記第２のスイッチング素子(S1,S2)についての仮スイッチング信号を出力する仮スイッチング信号生成部(53)と、
前記仮スイッチング信号と、前記第１及び前記第２のスイッチング素子のターンオフ遅れについての情報とを受け取り、前記情報に基づいて前記仮スイッチング信号の活性／非活性の切り替えのタイミングを調整して、前記第１及び前記第２のスイッチング信号についてのスイッチング信号を生成し、前記スイッチング信号を前記第１及び前記第２のスイッチング素子へと出力して前記第１及び前記第２のスイッチング素子のターンオフのタイミングの差を低減させるタイミング調整部(54,55)と
を更に備える、請求項１ないし４の何れか一つに記載の電力変換装置。
【請求項６】
前記第１のスイッチング素子(S1)のターンオンの時点よりも所定期間遅れて前記第２スイッチング素子をターンオンし、前記第１のスイッチング素子のターンオフの時点よりも所定期間遅れて第２のスイッチング素子をターンオフするスイッチング制御部(50)を備える、請求項３に記載の電力変換装置。
【請求項７】
前記第１の平滑コンデンサ(C1)は、前記第２の平滑コンデンサ(C2)に対して前記第１の電源線(LH)側に設けられ、
前記電力変換装置は、
前記第１及び前記第２の平滑コンデンサに印加される第１及び第２の電圧(VC1,VC2)を検出する電圧検出部(23,24)と、
導通期間の少なくとも一部が互いに重なり非導通期間の少なくとも一部が互いに重なるように前記第１及び前記第２のスイッチング素子(S1,S2)を繰り返しスイッチングし、前記第１の電圧が前記第２の電圧よりも大きいときには、前記第１のスイッチング素子の導通期間を拡大し、または前記第２のスイッチング素子の導通期間を縮小する調整を実行するスイッチング制御部(50)と
を更に備える、請求項３または６に記載の電力変換装置。
【請求項８】
前記第１の平滑コンデンサ(C1)は、前記第２の平滑コンデンサ(C2)に対して前記第１の電源線(LH)側に設けられ、
前記電力変換装置は、
前記第１及び前記第２の平滑コンデンサに印加される第１及び第２の電圧(VC1,VC2)を検出する電圧検出部(23,24)と、
導通期間の少なくとも一部が互いに重なり非導通期間の少なくとも一部が互いに重なるように前記第１及び前記第２のスイッチング素子(S1,S2)を繰り返しスイッチングし、前記第１の電圧が前記第２の電圧よりも小さいときには、前記第１のスイッチング素子の導通期間を縮小し、または前記第２のスイッチング素子の導通期間を拡大する調整を実行するスイッチング制御部(50)と
を更に備える、請求項３，６および７の何れか一つに記載の電力変換装置。
【請求項９】
前記スイッチング制御部(50)は、前記第１又は前記第２のスイッチング素子(S1,S2)のスイッチング周期の複数のうち１周期のみにおいて前記調整を実行する、請求項７または８に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関し、特に電圧形電力変換回路を有する電力変換装置に関する。
【背景技術】
【０００２】
電流形インバータで負荷を駆動すれば、電圧波形が正弦波に近いため、振動、騒音が小さい点で望ましい。しかし電流形インバータが方形波の電流を出力するために、電流形インバータには定電流が入力される必要がある。よって電流形インバータの採用は大型のリアクトルの採用を伴う。しかも電流形インバータが定電流を方形波状で出力するので過電圧が電流形インバータに印加されてしまうことも考えられる。
【０００３】
特許文献１，２には、電圧形インバータ装置を用いつつも、その出力を電流形インバータ装置の出力とほぼ等価にできるインバータ装置が記載されている。特許文献１では、整流回路によって得られる直流電圧を降圧チョッパ回路によって降圧させ、降圧チョッパ回路により得られた直流電圧を電圧形インバータ装置に入力している。また降圧チョッパ回路を迂回する回生電力バイパス用のダイオードが設けられる。
【０００４】
降圧チョッパ回路を採用することにより、定電流を供給するためのリアクトルは小型化できる。回生電力バイパス用のダイオードが導通していない期間が長いほど、降圧チョッパ回路の出力電流がほぼ一定になる。これによって、電圧形インバータ装置が出力する負荷電流、電圧を電流形インバータ装置の波形に近付けることができる。一方、出力電流が方形波状であることから負荷条件に照らして高電圧が発生すると考えられる場合であっても、回生電力バイパス用ダイオードが導通することにより、過電圧が負荷側に発生することはない。回生電力バイパス用ダイオードが導通する期間が長いほど、電圧形インバータ装置が出力する電圧は、電流形インバータ装置の波形から遠ざかり、電圧形インバータ装置の波形となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３２７８１８８号公報
【特許文献２】特許第３２４８２１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図３０は特許文献１，２のインバータ装置の概念的な構成を示している。電圧形インバータに入力される直流電圧の半分の値を、基準電位に基づいて換算した電圧である、コモンモード電圧Ｖｃｏｍ１１について考察する。コモンモード電圧Ｖｃｏｍ１１の基準電位としては、降圧チョッパ回路２０に入力する整流電圧の中間値をとり、便宜的に当該基準電位を零とする。図３０では降圧チョッパ回路２０の入力側に設けられる平滑コンデンサを、一対の直流母線間で相互に直列に接続されて静電容量が互いに等しい一対の平滑コンデンサＣ１１，Ｃ１２に分解して示し、両者同士の接続点を接地することによって、コモンモード電圧Ｖｃｏｍ１１の基準電位が零（接地電位）であることを模式的に示している。
【０００７】
かかるインバータ装置においてスイッチング素子Ｓ１１は導通／非導通を繰り返す。例えばスイッチング素子Ｓ１１が導通しているときには、平滑コンデンサＣ１１，Ｃ１２とスイッチング素子Ｓ１１とリアクトルＬ１１とに電流が流れる。
【０００８】
図３１は、スイッチング素子Ｓ１１が導通しているときの、各部位における電圧の関係を模式的に表す図である。コモンモード電圧Ｖｃｏｍ１１は電圧VSon11、VL11に依存して変動し、電圧VSon11、VL11は降圧チョッパ回路のスイッチングに依存して変動する。コモンモード電圧Ｖｃｏｍ１１は電圧形インバータに入力する直流電圧の半分の値であるので、負荷へ出力される交流電圧に重畳される。よって、降圧チョッパ回路のスイッチングは、コモンモード電圧Ｖｃｏｍ１１を変動させ、ひいては当該交流電圧についてのコモンモード電圧の変動を増大させる。
【０００９】
そこで、本発明は、チョッパ回路のスイッチングに起因したコモンモード電圧を低減できる電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明にかかる電力変換装置の第１の態様は、第１の電源線(LH)と、前記第１の電源線よりも低い電位が印加される第２の電源線(LL)と、前記第１及び前記第２の電源線の間の直流電圧が入力され、これを交流電圧に変換する電圧形電力変換回路(3)と、前記第１及び前記第２の電源線の間に設けられ、前記第２の電源線側にアノードを有する第１ダイオード(D1)と、前記第１及び前記第２の電源線上にそれぞれ設けられ、前記第１ダイオードに対して前記電圧形電力変換回路とは反対側に配置される第１及び第２のスイッチング素子(S1,S2)と、前記第１及び前記第２の電源線上にそれぞれ設けられ、前記第１ダイオードに対して前記電圧形電力変換回路側に配置される第１及び第２のリアクトル(L1,L2)と、前記第１のスイッチング素子および前記第１のリアクトルの一組と並列に接続され、前記電圧形電力変換回路側にアノードを有する第２ダイオード(D3)と、前記第２のスイッチング素子および前記第２のリアクトルの一組と並列に接続され、前記電圧形電力変換回路側にカソードを有する第３ダイオード(D4)とを備える。
【００１１】
本発明にかかる電力変換装置の第２の態様は、第１の態様にかかる電力変換装置であって、前記第１および前記第２のスイッチング素子の両方をオンまたはオフする。
本発明にかかる電力変換装置の第２の態様は、第１の態様にかかる電力変換装置であって、前記第１及び前記第２のスイッチング素子(S1,S2)に対して前記電圧形電力変換回路(3)とは反対側において、前記第１及び前記第２の電源線(LH,LL)の間で互いに直列に接続される第１及び第２の平滑コンデンサ(C1,C2)と、前記第１及び前記第２の電源線の間で前記第１ダイオード(D1)と直列に接続され、前記第２の電源線側にアノードを有する第４ダイオード(D2)とを更に備え、前記第１及び前記第２の平滑コンデンサを接続する第１接続点と、前記第１ダイオードと前記第４ダイオードとを接続する第２接続点とが互いに接続される。
【００１２】
本発明にかかる電力変換装置の第４の態様は、第１から第３の何れか一つの態様にかかる電力変換装置であって、前記第１及び前記第２のスイッチング素子(S1,S2)についての仮スイッチング信号を出力する仮スイッチング信号生成部(53)と、前記仮スイッチング信号と、前記第１及び前記第２のスイッチング素子のターンオン遅れについての情報とを受け取り、前記情報に基づいて前記仮スイッチング信号の活性／非活性の切り替えのタイミングを調整して、前記第１及び前記第２のスイッチング素子についてのスイッチング信号を生成し、前記スイッチング信号を前記第１及び前記第２のスイッチング素子へと出力して前記第１及び前記第２のスイッチング素子のターンオンのタイミングの差を低減させるタイミング調整部(54,55)とを更に備える。
【００１３】
本発明にかかる電力変換装置の第５の態様は、第１ないし第４の何れか一つの態様にかかる電力変換装置であって、前記第１及び前記第２のスイッチング素子(S1,S2)についての仮スイッチング信号を出力する仮スイッチング信号生成部(53)と、前記仮スイッチング信号と、前記第１及び前記第２のスイッチング素子のターンオフ遅れについての情報とを受け取り、前記情報に基づいて前記仮スイッチング信号の活性／非活性の切り替えのタイミングを調整して、前記第１及び前記第２のスイッチング信号についてのスイッチング信号を生成し、前記スイッチング信号を前記第１及び前記第２のスイッチング素子へと出力して前記第１及び前記第２のスイッチング素子のターンオフのタイミングの差を低減させるタイミング調整部(54,55)とを更に備える。
【００１４】
本発明にかかる電力変換装置の第６の態様は、第３の態様にかかる電力変換装置であって、前記第１のスイッチング素子(S1)のターンオンの時点よりも所定期間遅れて前記第２スイッチング素子をターンオンし、前記第１のスイッチング素子のターンオフの時点よりも所定期間遅れて第２のスイッチング素子をターンオフするスイッチング制御部(50)を備える。
【００１５】
本発明にかかる電力変換装置の第７の態様は、第３または第６の態様にかかる電力変換装置であって、前記第１の平滑コンデンサ(C1)は、前記第２の平滑コンデンサ(C2)に対して前記第１の電源線(LH)側に設けられ、前記電力変換装置は、前記第１及び前記第２の平滑コンデンサに印加される第１及び第２の電圧(VC1,VC2)を検出する電圧検出部(23,24)と、導通期間の少なくとも一部が互いに重なり非導通期間の少なくとも一部が互いに重なるように前記第１及び前記第２のスイッチング素子(S1,S2)を繰り返しスイッチングし、前記第１の電圧が前記第２の電圧よりも大きいときには、前記第１のスイッチング素子の導通期間を拡大し、または前記第２のスイッチング素子の導通期間を縮小する調整を実行するスイッチング制御部(50)とを更に備える。
【００１６】
本発明にかかる電力変換装置の第８の態様は、第３、第６および第７の何れか一つの態様にかかる電力変換装置であって、前記第１の平滑コンデンサ(C1)は、前記第２の平滑コンデンサ(C2)に対して前記第１の電源線(LH)側に設けられ、前記電力変換装置は、前記第１及び前記第２の平滑コンデンサに印加される第１及び第２の電圧(VC1,VC2)を検出する電圧検出部(23,24)と、導通期間の少なくとも一部が互いに重なり非導通期間の少なくとも一部が互いに重なるように前記第１及び前記第２のスイッチング素子(S1,S2)を繰り返しスイッチングし、前記第１の電圧が前記第２の電圧よりも小さいときには、前記第１のスイッチング素子の導通期間を縮小し、または前記第２のスイッチング素子の導通期間を拡大する調整を実行するスイッチング制御部(50)とを更に備える。
【００１７】
本発明にかかる電力変換装置の第９の態様は、第７または第８の態様にかかる電力変換装置であって、前記スイッチング制御部(50)は、前記第１又は前記第２のスイッチング素子(S1,S2)のスイッチング周期の複数のうち１周期のみにおいて前記調整を実行する。
【発明の効果】
【００１８】
本発明にかかる電力変換装置の第１および第２の態様によれば、例えば第１及び第２のスイッチング素子を互いに同じタイミングで繰り返しスイッチングすることで、電圧形電力変換回路の出力が電流形電力変換回路の出力と同等となる。すなわち、電圧形電力変換回路を電流形電力変換装置として擬似的に機能させることができる。
【００１９】
また電圧形電力変換回路側から回生電流が生じたとしても、第２及び第３のダイオードを経由して回生電流を流すことができる。
【００２０】
しかも、電圧形電力変換回路に入力される直流電圧は、高電位側において第１のスイッチング素子及び第１のリアクトルを経由し、低電位側において第２のスイッチング素子及び第２のリアクトルを経由して、入力される。よって、直流電圧が低電位側で直接に電圧形電力変換装置に入力される場合に比べて、電圧形電力変換装置に入力される直流電圧についてのコモンモード電圧を低減することができる。
【００２１】
本発明にかかる電力変換装置の第３の態様によれば、第１及び第２の平滑コンデンサは第１及び第２の電源線の間の電圧を分圧する。
【００２２】
また例えば第１のスイッチング素子が非導通し、第２のスイッチング素子が導通する場合、第１のスイッチング素子に印加される電圧は第１の平滑コンデンサに印加される電圧とほぼ等しい。一方、電力変換装置の第１の態様において、第１のスイッチング素子が非導通し、第２のスイッチング素子が導通した場合、第１のスイッチング素子に印加される電圧は第１及び第２の電源線の間の直流電圧とほぼ等しい。したがって、第１のスイッチング素子に印加される電圧を低減することができ、低耐電圧のスイッチング素子を採用できる。
【００２３】
本発明にかかる電力変換装置の第４の態様によれば、第１及び第２のスイッチング素子の何れか一方が導通し、他方が非導通する期間においては、コモンモード電圧が生じ得る。請求項３によれば、この期間を低減できるので、コモンモード電圧を低減できる。
【００２４】
本発明にかかる電力変換装置の第５の態様によれば、第１及び第２のスイッチング素子の何れか一方が導通し、他方が非導通する期間においては、コモンモード電圧が生じ得る。かかるコモンモード電圧は、従来に比べれば小さいものの、低減が望まれる。請求項４によれば、この期間を低減できるので、コモンモード電圧を低減できる。
【００２５】
本発明にかかる電力変換装置の第６の態様によれば、交流電圧の変動幅（リプルの大きさ）を低減することができる。
【００２６】
本発明にかかる電力変換装置の第７の態様によれば、第１のスイッチング素子の導通期間を拡大または第２のスイッチング素子の導通期間を縮小するので、第１のスイッチング素子のみが導通する期間が拡大する、或いは第２のスイッチング素子のみが導通する期間が縮小する。第１のスイッチング素子のみが導通する期間が拡大すれば第１の平滑コンデンサのみが放電するので、第１の電圧が低減する。一方、第２のスイッチング素子のみが導通する期間が縮小すれば、第２の平滑コンデンサのみが放電する期間が縮小するので、第２の電圧の低下を抑制できる。よって、第１及び第２の電圧の差を低減することができる。
【００２７】
本発明にかかる電力変換装置の第８の態様によれば、第１のスイッチング素子の導通期間を縮小または第２のスイッチング素子の導通期間を拡大するので、第１のスイッチング素子のみが導通する期間が縮小する、或いは第２のスイッチング素子のみが導通する期間が拡大する。第１のスイッチング素子のみが導通する期間が縮小すれば第１の平滑コンデンサのみが放電する期間が縮小するので、第１の電圧の低減を抑制できる。一方、第２のスイッチング素子のみが導通する期間が拡大すれば、第２の平滑コンデンサのみが放電する期間が拡大するので、第２の電圧の低下を促進できる。よって、第１及び第２の電圧の差を低減することができる。
【００２８】
本発明にかかる電力変換装置の第９の態様によれば、調整回数を低減することができる。
【図面の簡単な説明】
【００２９】
【図１】電力変換装置の概念的な構成の一例を例示する図である。
【図２】スイッチング制御部の概念的な構成の一例を例示する図である。
【図３】タイミングチャートの一例を示す図である。
【図４】電力変換装置の等価回路の一例を示す図である。
【図５】電力変換装置の等価回路の一例を示す図である。
【図６】各要素での電圧の変化を示す図である。
【図７】電力変換装置の等価回路の一例を示す図である。
【図８】各要素での電圧の変化を示す図である。
【図９】電力変換装置の概念的な構成の一例を例示する図である。
【図１０】電力変換装置の等価回路の一例を示す図である。
【図１１】各要素での電圧の変化を示す図である。
【図１２】タイミングチャートの一例を示す図である。
【図１３】電力変換装置の等価回路の一例を示す図である。
【図１４】スイッチング制御部の概念的な構成の一例を例示する図である。
【図１５】タイミングチャートの一例を示す図である。
【図１６】タイミングチャートの一例を示す図である。
【図１７】タイミングチャートの一例を示す図である。
【図１８】タイミングチャートの一例を示す図である。
【図１９】タイミングチャートの一例を示す図である。
【図２０】スイッチング制御部の概念的な構成の一例を例示する図である。
【図２１】スイッチング制御部の概念的な構成の一例を例示する図である。
【図２２】スイッチング制御部の概念的な構成の一例を例示する図である。
【図２３】スイッチング制御部の概念的な構成の一例を例示する図である。
【図２４】タイミングチャートの一例を示す図である。
【図２５】電力変換装置の等価回路の一例を示す図である。
【図２６】スイッチング制御部の概念的な構成の一例を例示する図である。
【図２７】電力変換装置の概念的な構成の一例を示す図である。
【図２８】電力変換装置の概念的な構成の一例を示す図である。
【図２９】電力変換装置の概念的な構成の一例を示す図である。
【図３０】電力変換装置の概念的な構成の一例を示す図である。
【図３１】各要素での電圧の変化を示す図である。
【発明を実施するための形態】
【００３０】
第１の実施の形態．
＜電力変換装置の構成＞
本電力変換装置は、図１に示すように、電源線ＬＨ，ＬＬとチョッパ回路２と電圧形電力変換回路の一例たる電圧形インバータ３とを備えている。
【００３１】
電源線ＬＨ，ＬＬの間には直流電圧が印加される。ここでは電源線ＬＬに印加される電位は電源線ＬＨに印加される電位よりも小さい。図１の例示では、電源線ＬＨ，ＬＬの間には、互いに直列に接続される平滑コンデンサＣ１，Ｃ２が設けられている。ただし、必ずしも２つの平滑コンデンサが設けられる必要はなく、例えば一つの平滑コンデンサが電源線ＬＨ，ＬＬの間に設けられていても良い。２つの平滑コンデンサＣ１，Ｃ２が例示されている理由については後に述べる。
【００３２】
また図１の例示では、平滑コンデンサＣ１，Ｃ２の一組の両端電圧はダイオード整流回路１によって印加されている。ダイオード整流回路１は入力された交流電圧を直流電圧に整流し、この直流電圧を平滑コンデンサＣ１，Ｃ２の一組に印可する。平滑コンデンサＣ１，Ｃ２は直流電圧を平滑する。なお、必ずしもダイオード整流回路１によって直流電圧が印加される必要はない。ダイオード整流回路１以外の任意の構成が採用され得る。
【００３３】
チョッパ回路２は平滑コンデンサＣ１，Ｃ２の一組に印加される直流電圧を降圧して、これを電圧形インバータ３へと出力する。より詳細には、チョッパ回路２は、スイッチング素子Ｓ１，Ｓ２とリアクトルＬ１，Ｌ２とダイオードＤ１，Ｄ３，Ｄ４とを備えている。ダイオードＤ１はそのアノードを電源線ＬＬに向けて電源線ＬＨ，ＬＬの間に設けられる。
【００３４】
スイッチング素子Ｓ１は電源線ＬＨ上に設けられ、ダイオードＤ１に対して電圧形インバータ３とは反対側に配置される。スイッチング素子Ｓ２は電源線ＬＬ上に設けられ、ダイオードＤ１に対して電圧形インバータ３とは反対側に配置される。スイッチング素子Ｓ１，Ｓ２は例えば絶縁ゲートバイポーラトランジスタ、ＭＯＳ電界効果トランジスタなどである。
【００３５】
リアクトルＬ１は電源線ＬＨ上に設けられ、ダイオードＤ１に対して電圧形インバータ３側に配置される。リアクトルＬ２は電源線ＬＬ上に設けられ、ダイオードＤ１に対して電圧形インバータ３側に配置される。
【００３６】
ダイオードＤ３はスイッチング素子Ｓ１とリアクトルＬ１との一組と並列に接続され、そのアノードを電圧形インバータ３側に向けて設けられる。ダイオードＤ４はスイッチング素子Ｓ２とリアクトルＬ２との一組に対して並列に接続され、そのカソードを電圧形インバータ３側に向けて設けられる。
【００３７】
また図１の例示では、リアクトルＬ１，Ｌ２に対して電圧形インバータ３側において、互いに直列に接続される一対のコンデンサＣ３，Ｃ４が電源線ＬＨ，ＬＬの間に設けられている。これらのコンデンサＣ３，Ｃ４は必須要件ではないものの、スナバコンデンサの役割を果たすことに加えて、電圧形インバータ３が出力する電流の高調波成分を低減することができる。なお高調波成分の低減という観点では、一対のコンデンサＣ３，Ｃ４を設ける必要はなく、例えば一つのコンデンサを設けても良い。ただし、本第１の実施の形態ではコモンモード電圧Ｖｃｏｍ１を図示すべく、一対のコンデンサＣ３，Ｃ４が図示されている。コンデンサＣ３，Ｃ４を設けない態様であれば、コンデンサＣ３，Ｃ４は仮想的なコンデンサと把握することができる。コモンモード電圧Ｖｃｏｍ１については後に詳述する。
【００３８】
電圧形インバータ３はチョッパ回路２からの直流電流を交流電流に変換し、これを誘導性負荷４へと出力する。誘導性負荷４は例えばモータであって、当該交流電流に応じて回転する。なお電圧形インバータ３は公知な回路であるので詳細な説明は省略するものの、簡単にその構成の一例について説明する。電圧形インバータ３は、電源線ＬＨ，ＬＬの間で互いに直列に接続される一対のスイッチング部を有している。一対のスイッチング部の間の接続点が電圧形インバータ３の出力端として機能する。図１の例示では、電圧形インバータ３から３つの出力線が引き出されているので、電圧形インバータ３は一対のスイッチング部を３つ有する。またスイッチング部の各々は、スイッチング素子と、当該スイッチング素子と並列に接続されるダイオードとを備えている。ダイオードはそのアノードを電源線ＬＬ側に向けて設けられる。当該ダイオードは誘導性負荷４から回生される電流をチョッパ回路２側に流すことができる。
【００３９】
上述のように、電圧形インバータ３は、チョッパ回路２から定電流を入力して電流形インバータとして機能するので、そのスイッチング動作は電流形インバータと同様の制御を受ける。かかる制御については公知の技術であるのでここでは詳細を割愛するが、特許文献１で例示されるように一相の上アーム側スイッチング素子と、他の一相の下アーム側スイッチング素子のみが導通する。
【００４０】
＜チョッパ回路２の動作＞
スイッチング素子Ｓ１，Ｓ２はスイッチング制御部５０によって制御される（図２も参照）。スイッチング制御部５０は、スイッチング素子Ｓ１，Ｓ２の導通期間の少なくとも一部が互いに重なり且つ非導通期間の少なくとも一部が互いに重なるように、その導通／非導通を繰り返し切り換える。理想的には、図３に例示するように、スイッチング素子Ｓ１，Ｓ２の導通期間が互いに一致し、それらの非導通期間が互いに一致するように、スイッチング素子Ｓ１，Ｓ２が制御される。第１の実施の形態では、簡単のために、これらの期間は互いに一致すると仮定する。
【００４１】
図２の例示では、スイッチング制御部５０はスイッチング素子Ｓ１，Ｓ２についてのスイッチング信号Ｓｃを生成し、これを駆動回路６１，６２へと出力する。駆動回路６１，６２は、受け取ったスイッチング信号Ｓｃに基づいてスイッチング素子Ｓ１，Ｓ２へと制御電圧を印可する。ここでいう制御電圧とは、スイッチング素子Ｓ１，Ｓ２が有する制御電極（例えばゲート電極又はドレイン電極など）に印加される電圧である。スイッチング素子Ｓ１，Ｓ２は印加された制御電圧に基づいて導通／非導通する。
【００４２】
なお図２の例示では、スイッチング制御部５０は駆動回路６１，６２に共通のスイッチング信号Ｓｃを生成しているが、駆動回路６１，６２の各々に応じたスイッチング信号Ｓｃ１，Ｓｃ２を生成しても良い。この態様の一例については第３及び４の実施の形態で述べる。図２のスイッチング制御部５０の詳細な構成の一例についても後述する。
【００４３】
またここでは、スイッチング制御部５０はマイクロコンピュータと記憶装置を含んで構成される。マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行する。上記記憶装置は、例えばＲＯＭ(Read Only Memory)、ＲＡＭ(Random Access Memory)、書き換え可能な不揮発性メモリ（ＥＰＲＯＭ(Erasable Programmable ROM)等）、ハードディスク装置などの各種記憶装置の１つ又は複数で構成可能である。当該記憶装置は、各種の情報やデータ等を格納し、またマイクロコンピュータが実行するプログラムを格納し、また、プログラムを実行するための作業領域を提供する。なお、マイクロコンピュータは、プログラムに記述された各処理ステップに対応する各種手段として機能するとも把握でき、あるいは、各処理ステップに対応する各種機能を実現するとも把握できる。また、スイッチング制御部５０はこれに限らず、スイッチング制御部５０によって実行される各種手順、あるいは実現される各種手段又は各種機能の一部又は全部をハードウェアで実現しても構わない。
【００４４】
以下では上述したスイッチング素子Ｓ１，Ｓ２の制御によってチョッパ回路２に流れる電流と、コモンモード電圧について説明する。
【００４５】
＜力行運転時＞
まず電圧形インバータ３から誘導性負荷４へと電力が供給される場合について説明する。なお誘導性負荷４がモータであれば、このときモータはいわゆる力行運転を行う。
【００４６】
スイッチング素子Ｓ１，Ｓ２の両方が導通しているときには、図４に示すように、電流経路Ａ１を電流が流れる。即ち、電流はスイッチング素子Ｓ１とリアクトルＬ１とを経由して電圧形インバータ３へと流れ、また電圧形インバータ３からリアクトルＬ２とスイッチング素子Ｓ２とを経由して流れる。このときリアクトルＬ１，Ｌ２には電磁エネルギーが蓄積される。また図３に例示するように、このときリアクトルＬ１，Ｌ２を流れる電流は時間の経過と共に増大する。
【００４７】
この状態では、リアクトルＬ１にはスイッチング素子Ｓ１側を高電位とする誘起電圧ＶＬ１が生じ、リアクトルＬ２には電圧形インバータ３側を高電位とする誘起電圧ＶＬ２が生じる。よって、チョッパ回路２から出力される直流電圧は、チョッパ回路２に入力される直流電圧よりも小さい。
【００４８】
一方、スイッチング素子Ｓ１，Ｓ２が非導通しているときには、図５に例示するように、電流経路Ａ２に電流が流れる。この電流はリアクトルＬ１，Ｌ２に生じる誘起電圧ＶＬ１，ＶＬ２に起因して流れるものであり、ダイオードＤ１及びリアクトルＬ１を経由して電圧形インバータ３へと流れ、電圧形インバータ３からリアクトルＬ２を経由してダイオードＤ１へと流れる。このときリアクトルＬ１，Ｌ２を流れる電流は時間の経過と共に減少する（図３も参照）。
【００４９】
かかる制御によれば、図３に例示するように、リアクトルＬ１，Ｌ２を流れる電流が所定の範囲内に収められる。よって、電圧形インバータ３に入力される電流も所定の範囲内に収められる。これによって、電圧形インバータ３の出力電圧及び出力電流は、電流形インバータのものとほぼ等価となる。したがって、電圧形インバータ３を擬似的に電流形インバータとして機能させることができる。
【００５０】
＜コモンモード電圧＞
ここで力行運転時におけるコモンモード電圧Ｖｃｏｍ１について説明する。コモンモード電圧Ｖｃｏｍ１は電圧形インバータ３に入力される直流電圧についてのコモンモード電圧であり、当該直流電圧の半値（電圧ＶＣ３）を、基準電圧に基づいて換算した値である。コモンモード電圧Ｖｃｏｍ１の基準となる電位としては、一例として、平滑コンデンサＣ１，Ｃ２の直列接続の両端電圧の中間値を採用する。図１の例示では、静電容量が互いに等しい平滑コンデンサＣ１，Ｃ２の間の電位を接地することによって、コモンモード電圧Ｖｃｏｍ１の基準電位が接地電位であることを模式的に示している。なお、基準電位として、例えばダイオード整流回路１に入力される交流電源の中性点の電位を採用してもよい。
【００５１】
スイッチング素子Ｓ１，Ｓ２が導通している状態では上述したように、電流経路Ａ１に電流が流れる（図４参照）。この電流経路Ａ１においては、電源線ＬＨ側に存在する各要素と、電源線ＬＬ側に存在する各要素とは、互いに同じ要素である。したがって、以下で詳述するようにコモンモード電圧Ｖｃｏｍ１を低減できる。
【００５２】
即ち、図６を参照して、電圧形インバータ３に入力される直流電圧の高電位Ｖｈ２は、平滑コンデンサＣ１の電源線ＬＨ側の高電位Ｖｈ１からスイッチング素子Ｓ１の電圧ＶＳｏｎ１とリアクトルＬ１の電圧ＶＬ１とを減算した値である。一方、当該直流電圧の低電位Ｖｌ２は平滑コンデンサＣ２の電源線ＬＬ側の低電位Ｖｌ１にスイッチング素子Ｓ２の電圧ＶＳｏｎ２とリアクトルＬ２の電圧ＶＬ２とを加算した値である。よって、電位Ｖｈ２は電位Ｖｈ１よりも低く、電位Ｖｌ２は電位Ｖｌ１よりも高い。この電位Ｖｈ２の低減と電位Ｖｌ２の増大とによって、直流電圧が降圧される。
【００５３】
一方、従来では図３１から理解できるように平滑コンデンサＣ１２の低電位Ｖｌ１１と、電圧形インバータに入力される直流電圧の低電位Ｖｌ１２とは等しい。一方、電圧形インバータに入力される高電位Ｖｈ１２が平滑コンデンサＣ１１の高電位Ｖｈ１１よりも低い。この電位Ｖｈ１２の低減によって、直流電圧が降圧される。
【００５４】
以上のように本電力変換装置においては電位Ｖｈ２が低減し電位Ｖｌ２が増大するのに対して、従来においては電位Ｖｈ１２が低減するのみである。したがって、電位Ｖｈ２，Ｖｌ２の平均値たるコモンモード電圧Ｖｃｏｍ１の絶対値を、電位Ｖｈ１２，Ｖｌ１２の平均値たるコモンモード電圧Ｖｃｏｍ１１の絶対値に比べて低減することができる。
【００５５】
また図６から理解できるように、電圧ＶＳｏｎ１，ＶＳｏｎ２が互いに等しく、電圧ＶＬ１，ＶＬ２が互いに等しければ、理想的にはコモンモード電圧Ｖｃｏｍ１は零である。よってスイッチング素子Ｓ１，Ｓ２は互いに同じ特性を有し、リアクトルＬ１，Ｌ２は互いに同じ特性を有することが望ましい。
【００５６】
また電圧形インバータ３が出力する交流電圧のコモンモード電圧Ｖｃｏｍは、入力される直流電圧のコモンモード電圧Ｖｃｏｍ１が重畳される。よって、コモンモード電圧Ｖｃｏｍ１の絶対値の低減に伴って、コモンモード電圧Ｖｃｏｍの絶対値も低減することができる。例えば誘導性負荷４がモータである場合には、コモンモード電圧Ｖｃｏｍの低減によってモータの軸受に生じる電食を低減することができる。
【００５７】
次に、スイッチング素子Ｓ１，Ｓ２が非導通する状態でのコモンモード電圧Ｖｃｏｍ１について説明する。このとき図５に例示するように電流経路Ａ２に電流が流れる。よってコンデンサＣ３，Ｃ４は平滑コンデンサＣ１，Ｃ２とは電気的に絶縁されることとなる（いわゆる浮いた状態となる）。この状態では、外部から電位を動かす要因がなくなるので、コモンモード電圧Ｖｃｏｍ１１は維持される。
【００５８】
なお、仮に外部から電位が動かす要因があった場合、コモンモード電圧Ｖｃｏｍ１の絶対値は増大し得る。しかしながら、本電力変換装置によれば、少なくともスイッチング素子Ｓ１，Ｓ２が導通している状態でコモンモード電圧Ｖｃｏｍ１を低減することができる。
【００５９】
＜回生運転時＞
次に、誘導性負荷４から電力が回生される場合について説明する。なお誘導性負荷４がモータであれば、このときモータはいわゆる回生運転を行う。
【００６０】
回生運転時のスイッチング素子Ｓ１，Ｓ２の制御も上述したとおりである。ただし、スイッチング素子Ｓ１，Ｓ２の導通／非導通によらず、電圧形インバータ３からの回生電流は図７に示すように電流経路Ａ３を流れる。これは、コンデンサＣ３，Ｃ４の静電容量が平滑コンデンサＣ１，Ｃ２の静電容量に比べて小さいからである。即ち、回生電流は、ダイオードＤ３を経由して平滑コンデンサＣ１へと流れ、その後、平滑コンデンサＣ１，Ｃ２とダイオードＤ４を経由して電圧形インバータ３へと流れる。よって、この場合、電圧形インバータ３は、ダイオードＤ３，Ｄ４を経由して平滑コンデンサＣ１，Ｃ２と電気的に接続される。したがって、電圧形インバータ３に入力される電圧が平滑コンデンサＣ１，Ｃ２の一組の両端電圧とほぼ等しくなる。よって、電圧形インバータ３の出力電圧および出力電流は、電圧形インバータのそれと等しくなる。
【００６１】
なお、回生電流が流れているときにはリアクトルＬ１，Ｌ２から電圧形インバータ３へと電流は流れない。よって、リアクトルＬ１，Ｌ２を流れる電流は例えば電流経路Ａ４を流れる。
【００６２】
以上の通り、ダイオードＤ３，Ｄ４によって電圧形インバータ３からの回生電流を平滑コンデンサＣ１，Ｃ２に流すことができ、さらにリアクトルＬ１，Ｌ２からの電流も平滑コンデンサＣ１，Ｃ２に流すことができる。
【００６３】
＜コモンモード電圧＞
電流経路Ａ３においても、電源線ＬＨ側に存在する要素（ダイオードＤ３）と、電源線ＬＬ側に存在する要素（ダイオードＤ４）とは、互いに同じ要素である。したがって図８に示すように、回生電流が流れているときにも、コモンモード電圧Ｖｃｏｍ１の絶対値は小さい。なお、図８においてダイオードＤ３，Ｄ４の順方向電圧が電圧Ｖｆ３，Ｖｆ４として示されている。電圧Ｖｆ３，Ｖｆ４が互いに等しければ、コモンモード電圧Ｖｃｏｍ１は理想的には零である。よってダイオードＤ３，Ｄ４の順方向電圧特性は互いに等しいことが望ましい。
【００６４】
＜スイッチング制御部５０の詳細な構成の一例＞
次に、上述の制御を実現するスイッチング制御部５０の具体的な構成の一例について、図２を参照して説明する。スイッチング制御部５０は電流制御器５２とＰＷＭ部５３とを備えている。電流制御器５２にはリアクトルＬ１を流れる電流ｉ１またはリアクトルＬ２を流れる電流ｉ２が入力される。リアクトルＬ１，Ｌ２を流れる電流ｉ１，ｉ２はそれぞれ電流検出部２１，２２によって検出される（図１も参照）。なお、電流検出部２１，２２の両方が設けられる必要はなく、何れか一方が設けられていればよい。また、電流検出値として，ｉ１とｉ２の平均値を用いてもよい。以下では、電流制御器５２には電流検出部２１によって検出された電流ｉ１が入力されると仮定して説明する。
【００６５】
また電流制御器５２には電流指令値ｉ*も入力される。電流指令値ｉ*は電流ｉ１についての指令値である。電流指令値ｉ*は予め定められた一定値であってもよく、後述のように可変であっても良い。電流制御器５２は例えば電流指令値ｉ*と電流ｉ１との偏差に基づくＰ制御、ＰＩ制御またはＰＩＤ制御を用いて、電圧指令値ｖ*を算出し、これをＰＷＭ部５３に出力する。
【００６６】
図２の例示ではＰＷＭ部５３には、チョッパ回路２に入力される直流電圧（平滑コンデンサＣ１，Ｃ２の電圧ＶＣ１，ＶＣ２の和）も入力される。電圧ＶＣ１，ＶＣ２は電圧検出部２３，２４によって検出され、その和がＰＷＭ部５３に入力される（図１も参照）。ＰＷＭ部５３は電圧ＶＣ１，ＶＣ２の和と電圧指令値ｖ*とに基づいてスイッチング信号Ｓｃを生成する。例えばＰＷＭ部５３はＰＷＭ（Pulse Width Modulation）方式を用いてスイッチング信号Ｓｃを生成する。ＰＷＭ部５３は電圧指令値ｖ*を電圧ＶＣ１，ＶＣ２の和で除算した値が大きいほど、スイッチング素子Ｓ１，Ｓ２の導通期間が長くなるスイッチング信号Ｓｃを出力する。
【００６７】
なお、ＰＷＭ部５３には必ずしも電圧ＶＣ１，ＶＣ２の和が入力される必要はなく、例えば電圧指令値Ｖ*に基づいてスイッチング信号Ｓｃを生成しても良い。ＰＷＭ部５３は例えば電圧指令値ｖ*が大きいほどスイッチング素子Ｓ１，Ｓ２の導通期間を長くするスイッチング信号Ｓｃを出力する。
【００６８】
また図２の例示では、電流指令値ｉ*は速度制御器５１によって生成されている。速度制御器５１は、外部から入力される速度指令値ω*と、検出したモータ４の回転速度ωとに基づいて生成される。なおモータ４の回転速度ωは回転速度検出部２６によって検出される（図１も参照）。回転速度検出部２６は、例えばモータ４の近傍に配置されて回転速度を検出してもよく、或いは例えばモータ４に流れる電流を検出し、この電流に基づいて回転速度を推定してもよい。速度制御器５１は例えば回転速度ωと速度指令値ω*との偏差に基づくＰ制御、ＰＩ制御又はＰＩＤ制御を用いて電流指令値ｉ*を算出する。
【００６９】
第２の実施の形態．
図９に示す電力変換装置は、図１の電力変換装置と比較して、ダイオードＤ２を更に備えている。ダイオードＤ２は電源線ＬＨ，ＬＬの間でダイオードＤ１と直列に接続されている。ダイオードＤ２はそのアノードを電源線ＬＬ側に向けて設けられる。また平滑コンデンサＣ１，Ｃ２を接続する接続点と、ダイオードＤ１，Ｄ２を接続する接続点とが互いに接続されている。
【００７０】
本電力変換装置において、スイッチング素子Ｓ１，Ｓ２が導通するときに流れる電流については図４と同様である。よって図６に示すように、このときコモンモード電圧Ｖｃｏｍ１の絶対値を低減することができる。
【００７１】
またスイッチング素子Ｓ１，Ｓ２が非導通しているときには、図１０に示すように、電流経路Ａ５に電流が流れる。電流経路Ａ５は電流経路Ａ２と同様であるので詳細な説明は省略する。
【００７２】
さて、本電力変換装置においては、平滑コンデンサＣ１，Ｃ２の間の点とダイオードＤ１，Ｄ２の間の点とが互いに接続されるので、ダイオードＤ１，Ｄ２の間の点の電位は零（基準電位）である。そして、電流経路Ａ５のうち、ダイオードＤ１，Ｄ２の間の点とコンデンサＣ３，Ｃ４の間の点とを結ぶ、電源線ＬＨ側の経路上に存在する各要素と、電源線ＬＬ側の経路上に存在する各要素とは、互いに同じである。したがって、図１１に示すように、コモンモード電圧Ｖｃｏｍ１の絶対値を低減することができる。
【００７３】
以上のように、本電力変換装置によれば、スイッチング素子Ｓ１，Ｓ２の両方が導通する場合にも、スイッチング素子Ｓ１，Ｓ２の両方が非導通する場合にも、コモンモード電圧Ｖｃｏｍ１の絶対値をより確実に低減することができる。
【００７４】
＜スイッチング素子Ｓ１，Ｓ２の耐電圧＞
しかも図９の電力変換装置によれば、図１の電力変換装置に比してスイッチング素子Ｓ１，Ｓ２の耐電圧を低減することができる。以下に詳細に説明する。
【００７５】
上述の例ではスイッチング素子Ｓ１，Ｓ２が同じタイミングで導通し、同じタイミングで非導通すると仮定したが、実際にはスイッチング素子Ｓ１，Ｓ２の導通／非導通のタイミングは相違し得る。これにより、例えばスイッチング素子Ｓ１が非導通しスイッチング素子Ｓ２が導通し得る。このときスイッチング素子Ｓ１には平滑コンデンサＣ１，Ｃ２の直列接続の両端電圧とほぼ等しい電圧が印加される。これは、次の理由による。即ち、スイッチング素子Ｓ１が非導通に切り替われば電流経路Ａ２に電流が流れ始める（図５も参照）ので、ダイオードＤ１の電圧Ｖｆ１も小さい。一方、スイッチング素子Ｓ２が導通するので、スイッチング素子Ｓ２の電圧も小さい。よって、スイッチング素子Ｓ１には、平滑コンデンサＣ１，Ｃ２の直列接続の両端電圧とほぼ等しい電圧が印加される。
【００７６】
一方、図９の電力変換装置においては、スイッチング素子Ｓ１が非導通し、スイッチング素子Ｓ２が導通した場合には、平滑コンデンサＣ２、ダイオードＤ１、リアクトルＬ１，Ｌ２を経由して電圧形インバータ３に電流が流れる。ダイオードＤ１が導通するので、スイッチング素子Ｓ１には平滑コンデンサＣ１の両端電圧が印加される。したがって、図１の電力変換装置に比べてスイッチング素子Ｓ１に印加される電圧を低減することができ、低い耐電圧特性を有するスイッチング素子をスイッチング素子Ｓ１に採用することができる。スイッチング素子Ｓ２についても同様である。
【００７７】
第３の実施の形態．
図１２には、スイッチング素子Ｓ１，Ｓ２のターンオンのタイミング（以下、導通タイミングと呼ぶ）が互いに相違し、ターンオフのタイミング（以下、非導通タイミングと呼ぶ）が互いに相違した場合のタイミングチャートの一例を示している。図１２の例示ではスイッチング信号Ｓｃが非活性から活性へと遷移すると、期間ｔ１遅れてスイッチング素子Ｓ１が導通し、期間ｔ２遅れてスイッチング素子Ｓ２が導通する。期間ｔ１，ｔ２はスイッチング素子Ｓ１，Ｓ２についてのターンオン遅れ期間であり、図１２の例示では期間ｔ１は期間ｔ２よりも短い。また、スイッチング信号Ｓｃが活性から非活性へと遷移すると、期間ｔ３遅れてスイッチング素子Ｓ１が非導通し、期間ｔ４遅れてスイッチング素子Ｓ２が非導通している。期間ｔ３，ｔ４はスイッチング素子Ｓ１，Ｓ２についてのターンオフ遅れ期間であり、図１２の例示では期間ｔ３は期間ｔ４よりも長い。
【００７８】
よって、図１２の例示では、スイッチング素子Ｓ１が導通し、スイッチング素子Ｓ２が非導通する期間が存在する。これらの期間においては図１３に例示するように電流経路Ａ６を電流が流れる。電流経路Ａ６のうち、基準電位とコンデンサＣ３，Ｃ４の間とを結ぶ、電源線ＬＨ側の経路に存在する各要素と、電源線ＬＬ側の経路に存在する各要素とが異なっている。したがって、これらの期間においては、図１２に例示するように、コモンモード電圧Ｖｃｏｍ１が比較的高い値を採る。
【００７９】
なお、第２の実施の形態において、ダイオードＤ１，Ｄ２の間の点と、コンデンサＣ３，Ｃ４の間の点とが接続されていてもよい（図１３の破線参照）。この場合であってもコモンモード電圧Ｖｃｏｍ１は変動する。この点について以下に説明する。スイッチング素子Ｓ１が導通しスイッチング素子Ｓ２が非導通すれば、平滑コンデンサＣ１、スイッチング素子Ｓ１、リアクトルＬ１及びコンデンサＣ３からなる閉回路に電流が流れる（図１３の電流経路Ａ７参照）。この場合、コンデンサＣ３の電圧がコンデンサＣ４の電圧よりも高くなる。よって、電圧形インバータ３に入力される直流電圧の高電位と低電位との平均値たるコモンモード電圧Ｖｃｏｍ１は、コンデンサＣ３の電圧の増大に応じて高くなる。より詳細にはコモンモード電圧Ｖｃｏｍ１はコンデンサＣ３の電圧の上昇分の半値である。なおこの場合、コモンモード電圧Ｖｃｏｍ１はコンデンサＣ３，Ｃ４の間の電位とは異なり、図示とは相違する。
【００８０】
そこで、第３の実施の形態では、これらのコモンモード電圧Ｖｃｏｍ１も低減することを目的とする。ここでは、スイッチング素子Ｓ１，Ｓ２の導通タイミングが一致し、スイッチング素子Ｓ１，Ｓ２の非導通タイミングが一致すれば、コモンモード電圧Ｖｃｏｍ１を低減できることに着目する。
【００８１】
第３の実施の形態にかかる電力変換装置の構成は、第１及び第２の実施の形態にかかる電力変換装置と同様であるので、詳細な説明は省略する。ただし、スイッチング制御部５０の機能が第１及び第２の実施の形態と相違する。図１４のスイッチング制御部５０は、図２のスイッチング制御部５０と比較して、タイミング調整部５４，５５を更に備えている。タイミング調整部５４，５５の各々はスイッチング素子Ｓ１，Ｓ２についてのターンオン遅れ情報とターンオフ遅れ情報とを受け取る。例えば予め当該ターンオン遅れ情報と当該ターンオフ遅れ情報とが所定の記録媒体（不図示）に格納され、タイミング調整部５４，５５が当該記録媒体からターンオン遅れ情報とターンオフ遅れ情報とを取得する。
【００８２】
またタイミング調整部５４，５５にはＰＷＭ部５３からのスイッチング信号Ｓｃが入力される。タイミング調整部５４，５５は、スイッチング素子Ｓ１，Ｓ２のターンオン遅れ情報に基づいてスイッチング信号Ｓｃの活性／非活性の切替のタイミングを調整する。そしてタイミング調整部５４，５５は得られたスイッチング信号Ｓｃ１，Ｓｃ２を駆動回路６１，６２に出力してスイッチング素子Ｓ１，Ｓ２の導通タイミングの差を低減する。
【００８３】
より具体的には、タイミング調整部５４，５５はスイッチング信号Ｓｃに基づくスイッチング素子Ｓ１，Ｓ２の導通タイミングのどちらか遅いかを判断し、より早く導通するスイッチング素子の導通タイミングを遅らせる。
【００８４】
例えばタイミング調整部５４，５５はスイッチング素子Ｓ１，Ｓ２のターンオン遅れ期間ｔ１，ｔ２の差ｔｓ１を算出する。例えばターン遅れ期間ｔ１からターンオン遅れ期間ｔ２を減算して差ｔｓ１を算出する。そして、当該差ｔｓ１が負の値を有しているときに、タイミング調整部５４はスイッチング信号Ｓｃの活性への遷移タイミングを差ｔｓ１の絶対値だけ遅らせてスイッチング信号Ｓｃ１として出力する（図１５も参照）。これによって、スイッチング素子Ｓ１の導通タイミングが差ｔｓ１の絶対値の分、遅れる。なお比較のために、図１５には図１２におけるスイッチング素子Ｓ１，Ｓ２の導通／非導通が二点差線で示されている。
【００８５】
またこのとき、タイミング調整部５５はスイッチング信号Ｓｃの活性への遷移タイミングを変更せずにスイッチング信号Ｓｃ２として出力する。これによって、スイッチング素子Ｓ２の導通タイミングは変わらない。
【００８６】
このような制御によって、図１５に示すように、スイッチング素子Ｓ１，Ｓ２の導通タイミングを一致させることができる。したがって、スイッチング素子Ｓ１，Ｓ２の導通タイミングが異なることに起因するコモンモード電圧Ｖｃｏｍ１の絶対値の増大を低減できる。
【００８７】
また差ｔｓ１が正の値を有しているときには、タイミング調整部５４はスイッチング信号Ｓｃの活性への遷移タイミングを変更せずにスイッチング信号Ｓｃ１として出力し、タイミング調整部５５はスイッチング信号Ｓｃの活性への遷移タイミングを差ｔｓ１の絶対値だけ遅らせてスイッチング信号Ｓｃ２として出力する。これによって、スイッチング素子Ｓ１，Ｓ２の導通タイミングを一致させることができる。
【００８８】
なおスイッチング素子Ｓ１，Ｓ２の導通タイミングの両方を遅らせても良い。この場合、より短いターンオン遅れ期間を有する一方のスイッチング素子の導通タイミングをより遅らせて、他方のスイッチング素子の導通タイミングに近づければよい。
【００８９】
またタイミング調整部５４，５５は、スイッチング素子Ｓ１，Ｓ２のターンオフ遅れ情報に基づいてスイッチング信号Ｓｃの活性／非活性の切替のタイミングを調整する。そしてタイミング調整部５４，５５は得られたスイッチング信号Ｓｃ１，Ｓｃ２を駆動回路６１，６２に出力してスイッチング素子Ｓ１，Ｓ２の非導通タイミングの差を低減する。
【００９０】
より具体的は、タイミング調整部５４，５５はスイッチング信号Ｓｃに基づくスイッチング素子Ｓ１，Ｓ２の非導通タイミングのどちらか遅いかを判断し、より早く非導通するスイッチング素子の非導通タイミングを遅らせる。
【００９１】
例えばタイミング調整部５４，５５はスイッチング素子Ｓ１，Ｓ２のターンオフ遅れ期間ｔ３，ｔ４の差ｔｓ２を算出する。例えばスイッチング素子Ｓ１のターンオフ遅れ期間ｔ３からスイッチング素子Ｓ２のターンオフ遅れ期間ｔ４を減算する。そして、当該差ｔｓ２が正の値を有しているときに、タイミング調整部５４はスイッチング信号Ｓｃの非活性への遷移タイミングを変更せずにスイッチング信号Ｓｃ１として出力する。またこのとき、タイミング調整部５５はスイッチング信号Ｓｃの非活性への遷移タイミングを差ｔｓ２の絶対値だけ遅らせてスイッチング信号Ｓｃ２として出力する。これによって、スイッチング素子Ｓ１の非導通タイミングが差ｔｓ２の絶対値の分、遅れる。したがって、図１５に示すように、スイッチング素子Ｓ１，Ｓ２の非導通タイミングを一致させることができる。よって、スイッチング素子Ｓ１，Ｓ２の非導通タイミングが異なることに起因するコモンモード電圧Ｖｃｏｍ１を低減できる。
【００９２】
また差ｔｓ１が負の値を有しているときには、タイミング調整部５４はスイッチング信号Ｓｃの活性への遷移タイミングを差ｔｓ１の絶対値だけ遅らせてスイッチング信号Ｓｃ１として出力し、タイミング調整部５５はスイッチング信号Ｓｃの活性への遷移タイミングを変更せずにスイッチング信号Ｓｃ２として出力する。これによって、スイッチング素子Ｓ１，Ｓ２の導通タイミングを一致させることができる。
【００９３】
なおスイッチング素子Ｓ１，Ｓ２の非導通タイミングの両方を遅らせても良い。この場合、より短いターンオフ遅れを有するスイッチング素子の非導通タイミングをより遅らせればよい。
【００９４】
またスイッチング素子Ｓ１，Ｓ２の導通タイミングと、非導通タイミングとの両方を調整する必要はなく、少なくとも何れか一方を調整すればよい。言い換えれば、タイミング調整部５４，５５はスイッチング信号Ｓｃの活性への遷移タイミング及び非活性への遷移タイミングの両方を調整する必要はなく、少なくとも何れか一方を調整すればよい。
【００９５】
なお、第３の実施の形態においては、スイッチング信号Ｓｃはそのままスイッチング素子Ｓ１，Ｓ２についてのスイッチング信号として機能するわけではないので、スイッチング信号Ｓｃ１，Ｓｃ２を生成する基礎となる仮スイッチング信号と把握することができる。同様にＰＷＭ部５３は仮スイッチング信号生成部と把握できる。
【００９６】
第４の実施の形態．
第４の実施の形態における電力変換装置の概念的な構成は第２の実施の形態と同様である。なお、ダイオードＤ１，Ｄ２の間の点と、コンデンサＣ３，Ｃ４の間の点とが接続されていても良い。第２の実施の形態では、平滑コンデンサＣ１，Ｃ２の電圧は互いに等しいとして説明したが、実際にはこれらは互いに相違し得る。これは、例えば平滑コンデンサＣ１，Ｃ２の静電容量の相違等に起因する。
【００９７】
そこで、第４の実施の形態においては平滑コンデンサＣ１，Ｃ２の各々の電圧ＶＣ１，ＶＣ２を均一化することを目的とする。
【００９８】
ここでは、次の点について着目する。即ち、スイッチング素子Ｓ１が導通しスイッチング素子Ｓ２が非導通する期間においては、図１３に示すように、平滑コンデンサＣ１が放電する。よってこのとき平滑コンデンサＣ１の電圧ＶＣ１は低減する。逆に、スイッチング素子Ｓ１が非導通しスイッチング素子Ｓ２が導通する期間においては、平滑コンデンサＣ２が放電する。よってこのとき平滑コンデンサＣ２の電圧ＶＣ２は低減する。よって、スイッチング素子Ｓ１，Ｓ２の導通タイミングを互いに異ならせる若しくは非導通タイミングを互いに異ならせれば、平滑コンデンサＣ１，Ｃ２の電圧ＶＣ１，ＶＣ２を調整することができる。以下、詳細に説明する。
【００９９】
図９を参照して、本電力変換装置は電圧検出部２３，２４を備える。電圧検出部２３，２４は平滑コンデンサＣ１，Ｃ２の電圧ＶＣ１，ＶＣ２を検出する。スイッチング制御部５０は検出された電圧ＶＣ１，ＶＣ２を受け取り、電圧ＶＣ１が電圧ＶＣ２よりも大きいときにはスイッチング素子Ｓ１の導通期間を拡大し、若しくはスイッチング素子Ｓ２の非導通期間を縮小する。
【０１００】
図１６の例示では、スイッチング素子Ｓ１の導通期間が拡大される。なお図１６では比較のために、拡大前のスイッチング素子Ｓ１の導通／非導通が破線で示されている。この点は後に参照する図面においても同様である。図１６の例示では、スイッチング素子Ｓ１の導通期間の拡大によって、スイッチング素子Ｓ１が導通しスイッチング素子Ｓ２が非導通する期間が新たに生じる。即ち、スイッチング素子Ｓ１の導通期間の拡大によって電圧ＶＣ１が低減する期間が新たに生じる。したがって、電圧ＶＣ１，ＶＣ２の差を低減できる。
【０１０１】
図１７の例示では、スイッチング素子Ｓ１の導通期間の拡大によって、スイッチング素子Ｓ１が導通しスイッチング素子Ｓ２が非導通する期間が拡大している。よって電圧ＶＣ１が低減する期間が拡大するので、電圧ＶＣ１，ＶＣ２の差を低減することができる。
【０１０２】
図１８の例示では、スイッチング素子Ｓ１の導通期間の拡大によって、スイッチング素子Ｓ１が非導通しスイッチング素子Ｓ２が導通する期間が縮小している。よって電圧ＶＣ２が低減する期間が縮小するので、電圧ＶＣ１，ＶＣ２の差を低減することができる。
【０１０３】
なおスイッチング素子Ｓ２の導通期間を縮小することによっても、スイッチング素子Ｓ１が導通しスイッチング素子Ｓ２が非導通する期間が新たに生じ若しくは拡大し、又はスイッチング素子Ｓ１が非導通しスイッチング素子Ｓ２が導通する期間が縮小するので、電圧ＶＣ１，ＶＣ２の差を低減することができる。
【０１０４】
またスイッチング素子Ｓ１の導通期間の拡大期間およびスイッチング素子Ｓ２の導通期間の縮小期間は、電圧ＶＣ１，ＶＣ２の差の絶対値が大きいほど、長いことが望ましい。これによって、早期に電圧ＶＣ１，ＶＣ２の差を低減することができる。
【０１０５】
電圧ＶＣ１が電圧ＶＣ２よりも小さいときには、上述の制御と逆の制御を行えばよい。即ち、スイッチング制御部５０は、電圧ＶＣ１が電圧ＶＣ２よりも小さいときに、スイッチング素子Ｓ１の導通期間を縮小し、又はスイッチング素子Ｓ２の導通期間を拡大する。このような導通期間の調整によって、スイッチング素子Ｓ１が非導通しスイッチング素子Ｓ２が導通する期間が新たに生じ若しくは拡大し、又はスイッチング素子Ｓ１が導通しスイッチング素子Ｓ２が非導通する期間が縮小する。スイッチング素子Ｓ１が非導通しスイッチング素子Ｓ２が導通する期間が新たに生じ若しくは拡大すれば、電圧ＶＣ２が低減する期間が新たに生じ若しくは拡大する。またスイッチング素子Ｓ１が導通しスイッチング素子Ｓ２が非導通する期間が縮小すれば、電圧ＶＣ１が低減する期間が縮小する。したがって、電圧ＶＣ１，ＶＣ２の差を低減することができる。
【０１０６】
スイッチング素子Ｓ１の導通期間の縮小期間およびスイッチング素子Ｓ２の導通期間の拡大期間は、電圧ＶＣ１，ＶＣ２の差の絶対値が大きいほど、長いことが望ましい。これによって、早期に電圧ＶＣ１，ＶＣ２の差を低減することができる。
【０１０７】
なお、図１６から図１８の例示では、スイッチング素子Ｓ１の導通期間を調整するに際して、スイッチング素子Ｓ１の導通タイミング及び非導通タイミングの両方を調整している。ただし、これに限らず、スイッチング素子Ｓ１，Ｓ２の導通期間を調整するに際して、スイッチング素子Ｓ１，Ｓ２の導通タイミング及び非導通タイミングの何れか一方のみを調整してもよい。
【０１０８】
また図１９に例示するように、スイッチング制御部５０は、スイッチング素子Ｓ１，Ｓ２のスイッチング周期Ｔの複数（図１９の例では３）のうち１つの周期のみにおいて、調整を行っても良い。これによって、調整回数を低減することができる。
【０１０９】
ここでスイッチング素子Ｓ１，Ｓ２の導通期間及び非導通期間が一致する場合について考慮する。このとき、たとえ電圧ＶＣ１，ＶＣ２に差が生じていたとしても、第３の実施の形態で説明したようにコモンモード電圧Ｖｃｏｍ１は小さい。そして、この電圧ＶＣ１，ＶＣ２の差を低減すべくスイッチング周期ごとにスイッチング素子Ｓ１，Ｓ２の導通期間を調整すれば、第３の実施の形態で説明したように、スイッチング周期毎にコモンモード電圧Ｖｃｏｍ１が高く若しくは低くなる調整期間が存在する。本スイッチング制御部５０の動作によれば調整回数を低減できるので、コモンモード電圧Ｖｃｏｍ１の発生回数を低減することができる。言い換えれば、コモンモード電圧Ｖｃｏｍ１の高調波成分を低減することができ、ひいてはコモンモード電圧Ｖｃｏｍの高調波成分を低減できる。なお、誘導性負荷４がモータである場合には、コモンモード電圧Ｖｃｏｍの高調波の低減によってモータに生じる電食を低減することができる。
【０１１０】
以下では、スイッチング制御部５０の具体的な構成の例について説明する。図２０の例示では、スイッチング制御部５０は、図２のスイッチング制御部５０と比較して、パルス調整部５６ａ，５６ｂとコンデンサ電圧制御パルス生成部５８とを更に備えている。
【０１１１】
コンデンサ電圧制御パルス生成部５８には電圧ＶＣ１，ＶＣ２が入力される。コンデンサ電圧制御パルス生成部５８は電圧ＶＣ１，ＶＣ２の差に基づいてパルスを生成し、これをパルス調整部５６ａ，５６ｂに出力する。パルスの高さは、予め定められた一定値であっても良く、電圧ＶＣ１，ＶＣ２の差の絶対値が大きいほど高くてもよい。さらにコンデンサ電圧制御パルス生成部５８は電圧ＶＣ１，ＶＣ２の大小関係をパルス調整部５６ａ，５６ｂに出力する。
【０１１２】
パルス調整部５６ａ，５６ｂにはＰＷＭ部５３からのスイッチング信号Ｓｃも入力される。パルス調整部５６ａ，５６ｂは電圧ＶＣ１，ＶＣ２の大小関係とパルスとに基づいて、上述のようにスイッチング信号Ｓｃの活性／非活性のタイミングを調整し、調整後のスイッチング信号Ｓｃをそれぞれスイッチング信号Ｓｃ１，Ｓｃ２として駆動回路６１，６２に出力する。これによって、上述の制御を実現できる。
【０１１３】
なお、パルス調整部５６ａ，５６ｂはスイッチング周期の複数のうち１周期においてのみスイッチング信号Ｓｃの活性／非活性のタイミングを調整してスイッチング信号Ｓｃ１，Ｓｃ２を出力しても良い。そして、その他の周期においては、スイッチング信号Ｓｃをそのままスイッチング信号Ｓｃ１，Ｓｃ２として出力する。これは例えば次のように実現される。即ち、パルス調整部５６ａ，５６ｂはスイッチング信号Ｓｃの立ち上がり若しくは立ち下がりのエッジを検出することでスイッチング周期を検出する。そしてエッジの検出回数をカウントし、検出回数が所定数に達したときのみパルス調整部５６ａ，５６ｂがスイッチング信号Ｓｃの活性／非活性のタイミングを調整し、検出回数を０に初期化する。これによって、調整回数を低減することができる。
【０１１４】
図２１の例示では、スイッチング制御部５０は図２のスイッチング制御部５０と比較して、次の点で相違する。即ちスイッチング制御部５０は加算器５７ａと減算器５７ｂとコンデンサ電圧制御パルス生成部５８とを更に備え、ＰＷＭ部５３を２つ設けている。図２１の例示ではこれらの２つのＰＷＭ部５３はＰＷＭ部５３ａ，５３ｂとして図示されている。
【０１１５】
コンデンサ電圧制御パルス生成部５８には電圧ＶＣ１，ＶＣ２が入力される。コンデンサ電圧制御パルス生成部５８は電圧ＶＣ１，ＶＣ２に基づいて、電圧指令値ｖ*についての補正値を生成する。この補正値は電圧ＶＣ１が電圧ＶＣ２よりも大きいときに正の値を有し、電圧ＶＣ１が電圧ＶＣ２よりも小さいときに負の値を有する。補正値の絶対値は予め定められた値であってもよく、電圧ＶＣ１，ＶＣ２の差の絶対値が大きいほど大きくても良い。
【０１１６】
加算器５７ａは、電流制御器５２からの電圧指令値ｖ*と、コンデンサ電圧制御パルス生成部５８からの補正値とを加算して、電圧指令値ｖ*を補正する。例えば電圧ＶＣ１が電圧ＶＣ２よりも大きいときには補正値は正の値を有するので、加算器５７ａによって電圧指令値ｖ*はより大きい値に補正される。逆に電圧ＶＣ１が電圧ＶＣ２よりも小さいときには、電圧指令値ｖ*がより小さい値に補正される。加算器５７ａは補正後の電圧指令値ｖ*をＰＷＭ部５３ａに出力する。
【０１１７】
ＰＷＭ部５３ａは補正後の電圧指令値ｖ*（或いは更に電圧ＶＣ１，ＶＣ２の和）に基づいてスイッチング信号Ｓｃ１を生成し、これを駆動回路６１へと出力する。ＰＷＭ部５３ａは電圧指令値ｖ*が大きいほど、スイッチング素子Ｓ１の導通期間が長いスイッチング信号Ｓｃ１を出力する。よって、電圧ＶＣ１が電圧ＶＣ２よりも大きいときには、スイッチング素子Ｓ１の導通期間を拡大でき、電圧ＶＣ１が電圧ＶＣ２よりも小さいときには、スイッチング素子Ｓ１の導通期間を縮小できる。
【０１１８】
減算器５７ｂは、電流制御器５２からの電圧指令値ｖ*と、コンデンサ電圧制御パルス生成部５８からの補正値とを減算して、電圧指令値ｖ*を補正する。例えば電圧ＶＣ１が電圧ＶＣ２よりも大きいときには補正値は正の値を有するので、減算器５７ｂによって電圧指令値ｖ*はより小さい値に補正される。逆に電圧ＶＣ１が電圧ＶＣ２よりも小さいときには、電圧指令値ｖ*がより大きい値に補正される。減算器５７ｂは補正後の電圧指令値ｖ*をＰＷＭ部５３ｂに出力する。
【０１１９】
ＰＷＭ部５３ｂは補正後の電圧指令値ｖ*（或いは更に電圧ＶＣ１，ＶＣ２の和）に基づいてスイッチング信号Ｓｃ２を生成し、これを駆動回路６２へと出力する。ＰＷＭ部５３は電圧指令値ｖ*が大きいほど、スイッチング素子Ｓ２の導通期間が長いスイッチング信号Ｓｃ２を出力する。よって、電圧ＶＣ１が電圧ＶＣ２よりも大きいときには、スイッチング素子Ｓ２の導通期間を縮小でき、電圧ＶＣ１が電圧ＶＣ２よりも小さいときには、スイッチング素子Ｓ２の導通期間を拡大できる。
【０１２０】
なお、加算器５７ａと減算器５７ｂとの両方が設けられている必要はなく、何れか一方のみが設けられても良い。上述のようにスイッチング素子Ｓ１，Ｓ２の導通期間の何れか一方のみを調整すれば、効果を奏するからである。また加算器５７ａと減算器５７ｂとが逆に設けられても良い。この場合、コンデンサ電圧制御パルス生成部５８が上述した補正値とは異なる正負を有する補正値を出力すればよい。これらの内容は後述する態様にも適用される。
【０１２１】
さらに、コンデンサ電圧制御パルス生成部５８はスイッチング周期の複数のうち１周期のみにおいて補正値を出力してもよい。スイッチング周期の検出は例えば図２０で説明した方法を採用すればよい。
【０１２２】
図２２の例示では、スイッチング制御部５０は図２のスイッチング制御部５０と比較して、次の点で相違する。即ちスイッチング制御部５０は加算器５７ａと減算器５７ｂとコンデンサ電圧制御パルス生成部５８とを更に備え、電流制御器５２とＰＷＭ部５３とを２つずつ設けている。図２２の例示では２つの電流制御器５２は電流制御器５２ａ，５２ｂとして図示され、２つのＰＷＭ部５３はＰＷＭ部５３ａ，５３ｂとして図示されている。
【０１２３】
コンデンサ電圧制御パルス生成部５８には電圧ＶＣ１，ＶＣ２が入力される。コンデンサ電圧制御パルス生成部５８は電圧ＶＣ１，ＶＣ２に基づいて、電流指令値ｉ*についての補正値を生成する。かかる補正値は電圧ＶＣ１が電圧ＶＣ２よりも大きいときに正の値を有し、電圧ＶＣ１が電圧ＶＣ２よりも小さいときに負の値を有する。補正値の絶対値は予め定められた値であってもよく、電圧ＶＣ１，ＶＣ２の差の絶対値が大きいほど大きくても良い。
【０１２４】
加算器５７ａは、電流指令値ｉ*と、コンデンサ電圧制御パルス生成部５８からの補正値とを加算して、電流指令値ｉ*を補正する。例えば電圧ＶＣ１が電圧ＶＣ２よりも大きいときには補正値は正の値を有するので、加算器５７ａによって電流指令値ｉ*はより大きい値に補正される。逆に電圧ＶＣ１が電圧ＶＣ２よりも小さいときには、電流指令値ｉ*がより小さい値に補正される。加算器５７ａは補正後の電流指令値ｉ*を電流制御器５２ａに出力する。
【０１２５】
電流制御器５２ａは電流指令値ｉ*と電流ｉ１とに基づいて電圧指令値ｖ*を生成してＰＷＭ部５３ａに出力する。なお電流制御器５２ａは電流指令値ｉ*が大きいほど大きい電圧指令値ｖ*を生成する。
【０１２６】
したがって、電流指令値ｉ*を補正することで、電流制御器５２ａが出力する電圧指令値ｖ*を増大或いは低減することができる。よって、図２１と同様に、電圧ＶＣ１が電圧ＶＣ２よりも大きいときには、スイッチング素子Ｓ１の導通期間を拡大でき、電圧ＶＣ１が電圧ＶＣ２よりも小さいときには、スイッチング素子Ｓ１の導通期間を縮小できる。
【０１２７】
減算器５７ｂは、電流指令値ｉ*と、コンデンサ電圧制御パルス生成部５８からの補正値とを減算して、電流指令値ｉ*を補正する。例えば電圧ＶＣ１が電圧ＶＣ２よりも大きいときには補正値は正の値を有するので、減算器５７ｂによって電流指令値ｉ*はより小さい値に補正される。逆に電圧ＶＣ１が電圧ＶＣ２よりも小さいときには、電流指令値ｉ*がより大きい値に補正される。減算器５７ｂは補正後の電流指令値ｉ*を電流制御器５２ｂに出力する。
【０１２８】
電流制御器５２ｂは電流指令値ｉ*と電流ｉ２とに基づいて電圧指令値ｖ*を生成してＰＷＭ部５３ｂに出力する。なお電流制御器５２ｂは電流指令値ｉ*が大きいほど大きい電圧指令値ｖ*を生成する。
【０１２９】
したがって、電流指令値ｉ*を補正することで、電流制御器５２ｂが出力する電圧指令値ｖ*を増大或いは低減することができる。よって、図２１と同様に、電圧ＶＣ１が電圧ＶＣ２よりも大きいときには、スイッチング素子Ｓ２の導通期間を縮小でき、電圧ＶＣ１が電圧ＶＣ２よりも小さいときには、スイッチング素子Ｓ２の導通期間を拡大できる。
【０１３０】
またコンデンサ電圧制御パルス生成部５８は図２１と同様にスイッチング周期の複数のうち１周期のみにおいて補正値を出力してもよい。
【０１３１】
図２３の例示では、スイッチング制御部５０は図２２のスイッチング制御部５０と比較してスイッチ５９を更に備えている。スイッチ５９は駆動回路６２の入力を、ＰＷＭ部５３ａ，５３ｂの出力のいずれかと選択的に接続させる。スイッチ５９はスイッチング周期の複数のうち１周期のみ、駆動回路６２の入力とＰＷＭ部５３ｂの出力とを接続し、他の周期においては、駆動回路６２の入力とＰＷＭ部５３ａの出力とを接続する。
【０１３２】
これによっても、スイッチング周期の複数のうち１周期のみにおいて、スイッチング素子Ｓ２の導通期間を、スイッチング素子Ｓ１の導通期間と異なるように調整することができる。
【０１３３】
なお、スイッチ５９は駆動回路６１の入力をＰＷＭ部５３ａ，５３ｂの出力のいずれかと選択的に接続してもよい。
【０１３４】
また第４の実施の形態において、第３の実施の形態を適用してもよい。例えば図２０のパルス調整部５６ａ，５６ｂの後段、図２１から図２３のＰＷＭ部５３ａ，５３ｂの後段に、タイミング調整部５４，５５が設けられていても良い。
【０１３５】
第５の実施の形態．
第５の実施の形態にかかる電力変換装置の構成は第２の実施の形態（図９）にかかる電力変換装置と同様である。ただし第５の実施の形態ではスイッチング素子Ｓ１，Ｓ２のスイッチング信号に例えば１８０度の位相差を設ける。
【０１３６】
例えば図２４に示すように、スイッチング素子Ｓ１のターンオンの時点から所定期間（例えば半周期）経過後にスイッチング素子Ｓ２をターンオンし、スイッチング素子Ｓ１のターンオフの時点から所定期間（例えば半周期）経過後にスイッチング素子Ｓ２をターンオフする。かかる制御はスイッチング制御部５０によって実行される。図２４の例示では、スイッチング素子Ｓ１，Ｓ２の導通期間は半周期よりも短い。よって、スイッチング素子Ｓ１のみが導通する期間、スイッチング素子Ｓ１，Ｓ２の両方が非導通する期間、スイッチング素子Ｓ２のみが導通する期間およびスイッチング素子Ｓ１，Ｓ２の両方が非導通する期間がこの順で現れる。
【０１３７】
スイッチング素子Ｓ１のみが導通する期間では図１３に示す電流経路Ａ６を電流が流れる。よってこのときコモンモード電圧Ｖｃｏｍ１は図１２と同様に比較的高い値を採る。スイッチング素子Ｓ１，Ｓ２が非導通となる期間では図１０のように電流経路Ａ５を電流が流れる。よってこのときコモンモード電圧Ｖｃｏｍ１は比較的小さい値を採り、理想的には零である。スイッチング素子Ｓ２のみが非導通となる期間では図２５のように電流経路Ａ８に電流が流れる。よってこのときコモンモード電圧Ｖｃｏｍ１は負の値を採り、その絶対値は比較的高い値を採る。
【０１３８】
さて電圧ＶＣ１，ＶＣ２は図３０の平滑コンデンサＣ１１，Ｃ１２の一組の両端電圧よりも小さい。よって、コモンモード電圧Ｖｃｏｍ１の絶対値の最大値はコモンモード電圧Ｖｃｏｍよりも小さい。言い換えれば、従来に比べてコモンモード電圧Ｖｃｏｍ１を低減することができる。なお電圧ＶＣ１，ＶＣ２が互いに等しければ、コモンモード電圧Ｖｃｏｍ１の絶対値の最大値はコモンモード電圧Ｖｃｏｍの約半分である。
【０１３９】
以上のようにコモンモード電圧Ｖｃｏｍ１を低減することができる。例えばモータＭ１をヒートポンプ用圧縮機に搭載した場合、モータＭ１と圧縮機ケースとの間の寄生容量を介して電流が流れ得る。このような電流はコモンモード電圧Ｖｃｏｍ１の時間に対する変化の割合に応じた値（＝Ｃ・ｄｖ／ｄｔ）を有する。よって、コモンモード電圧Ｖｃｏｍ１の変動幅を低減できる第５の実施の形態では、このような電流を低減することができる。なお、モータＭ１は必ずしもヒートポンプ用圧縮機に搭載される必要はなく、モータＭ１から外部へと寄生容量を介して電流が流れる構造であれば、このような電流を低減することができる。
【０１４０】
しかも第５の実施の形態によれば、インバータ３が出力する交流電圧の変動（リプル）の大きさを低減することができる。これは、簡単にいえば入力側の電圧変動が低減されるからである。以下に、ダイオードＤ１のカソードとダイオードＤ２のアノードとの間の電圧（以下、入力電圧と呼ぶ）に着目して説明する。
【０１４１】
例えば図２４の例示では、スイッチング素子Ｓ１のみが導通する期間において電流経路Ａ６を電流が流れる（図１３）。よって、入力電圧Ｖｉｎは電圧ＶＣ１とほぼ等しい。スイッチング素子Ｓ１，Ｓ２の両方が非導通する期間においては電流経路Ａ５を電流が流れる（図１０）。電流経路Ａ５ではダイオードＤ１，Ｄ２を電流が流れるので、入力電圧Ｖｉｎはほぼ零である。スイッチング素子Ｓ２のみが導通する期間では電流経路Ａ８を電流が流れる（図２５）。したがって、入力電圧Ｖｉｎは電圧ＶＣ２とほぼ等しい。
【０１４２】
以上のように、第５の実施の形態では入力電圧Ｖｉｎは電圧ＶＣ１，ＶＣ２と零とを繰り返し採る。一方で、第１の実施の形態では、ダイオードＤ１の両端電圧（入力電圧）は平滑コンデンサＣ１，Ｃ２の一組の両端電圧（電圧ＶＣ１，ＶＣ２の和）と零とを繰り返し採る。したがって従来に比べて入力電圧Ｖｉｎの変動幅を低減することができる。入力電圧Ｖｉｎの変動はインバータ３の交流電圧の変動として残るので、従来に比べて交流電圧の変動も低減することができる。
【０１４３】
なお上述の例ではスイッチング素子Ｓ１，Ｓ２の導通期間が半周期よりも短い場合について説明したが、スイッチング素子Ｓ１，Ｓ２の導通期間が半周期よりも長い場合でも、同様の効果を招来する。以下に説明する。
【０１４４】
この場合、スイッチング素子Ｓ１，Ｓ２の両方が非導通する期間に替えてスイッチング素子Ｓ１，Ｓ２の両方が導通する期間が存在する。スイッチング素子Ｓ１，Ｓ２の両方が期間においてコモンモード電圧Ｖｃｏｍ１は理想的には零である（図４も参照）。よってこの場合であってもコモンモード電圧Ｖｃｏｍ１の変動幅は抑制される。一方、スイッチング素子Ｓ１，Ｓ２の両方が導通する期間では入力電圧Ｖｉｎは電圧ＶＣ１，ＶＣ２の和と等しい。しかるにスイッチング素子Ｓ１，Ｓ２のいずれかが導通する期間における入力電圧Ｖｉｎと、スイッチング素子Ｓ１，Ｓ２の両方が導通する期間における入力電圧Ｖｉｎとの差は、電圧ＶＣ１，ＶＣ２の和よりも小さい。よって、この場合であっても入力電圧Ｖｉｎの変動幅を低減できる。したがって、交流電圧の変動幅を低減できる。
【０１４５】
図２６は第５の実施の形態にかかるスイッチング制御部５０の内部構成の概念的な一例である。図２６のスイッチング制御部５０は図２のスイッチング制御部５０と比較して、２つのＰＷＭ部５３ｃ，５３ｄが設けられる。ＰＷＭ部５３ｃ，５３ｄには電圧指令値ｖ*と電圧ＶＣ１，ＶＣ２の和とが入力される。ＰＷＭ部５３ｄ，５３ｃは例えば電圧指令値ｖ*と電圧ＶＣ１，ＶＣ２の和との偏差に基づいてスイッチング信号Ｓｃ１，Ｓｃ２をそれぞれ生成する。ただしＰＷＭ部５３ｄはスイッチング信号Ｓｃ１に対して所定期間（例えば半周期）ずらせたスイッチング信号Ｓｃ２を生成する。これは、例えばＰＷＭ部５３ｃで採用されるキャリアをＰＷＭ部５３ｄで採用されるキャリアに対して所定期間（例えば半周期）をずらすことで容易に実現可能である。
【０１４６】
第６の実施の形態．
第６の実施の形態では、第５の実施の形態で説明した制御と同様な制御を実行しつつも、電圧ＶＣ１，ＶＣ２の差を小さくするようにスイッチング素子Ｓ１，Ｓ２の導通期間を調整する。以下より詳細に説明する。
【０１４７】
電圧ＶＣ１が電圧ＶＣ２よりも大きいときには、スイッチング素子Ｓ１の導通期間を拡大し、又はスイッチング素子Ｓ２の導通期間を縮小する。スイッチング素子Ｓ１の導通期間が拡大すれば経路６（図１３）を流れる期間、即ち平滑コンデンサＣ１の放電期間が拡大するので、電圧ＶＣ１は低減する。よって電圧ＶＣ１，ＶＣ２の差を低減できる。またスイッチング素子Ｓ２の導通期間を縮小すれば電流経路Ａ８（図２５）を流れる期間、即ち平滑コンデンサＣ２の放電期間が縮小する。したがって電圧ＶＣ２の低減が抑制される。よって電圧ＶＣ１，ＶＣ２の差を低減できる。
【０１４８】
電圧ＶＣ１が電圧ＶＣ２よりも小さいときには、スイッチング素子Ｓ１の導通期間を縮小し、又はスイッチング素子Ｓ２の導通期間を拡大する。スイッチング素子Ｓ１の導通期間の縮小により、電圧ＶＣ１の低減を抑制できる。またスイッチング素子Ｓ２の導通期間を拡大により電圧ＶＣ２を低減できる。よって電圧ＶＣ１，ＶＣ２の差を低減できる。
【０１４９】
しかも電圧ＶＣ１，ＶＣ２の差が小さいほど、コモンモード電圧Ｖｃｏｍ１の絶対値の最大値を低減できるとともに、交流電圧の変動幅を低減できる。
【０１５０】
なおスイッチング素子Ｓ１，Ｓ２の一方の導通期間の拡大幅と他方の導通期間の縮小幅は互いに等しいことが望ましい。これによって、入力電圧Ｖｉｎの平均値を変えることなく、電圧ＶＣ１，ＶＣ２の差を低減できる。
【０１５１】
この制御を実現するスイッチング制御部５０は例えば図２２のスイッチング制御部５０を採用できる。ただし例えばＰＷＭ部５３ａで採用するキャリアを、ＰＷＭ部５３ｂで採用するキャリアに対して所定周期（例えば半周期）ずらす。
【０１５２】
また第４の実施の形態と同様に、スイッチング制御部５０は、スイッチング素子Ｓ１，Ｓ２のスイッチング周期Ｔの複数のうち１つの周期のみにおいて、スイッチング素子Ｓ１，Ｓ２の導通期間の調整を行っても良い。これによって、調整回数を低減することができる。
【０１５３】
変形例．
図２７に例示するように、リアクトルＬ１，Ｌ２は磁気結合していてもよい。より詳細には、リアクトルＬ１，Ｌ２が共通の鉄心を有していても良い。
【０１５４】
また図２８に例示するように、チョッパ回路２はいわゆるインターリーブ可能な構成を有していても良い。図２８の例示では、スイッチング素子Ｓ１とリアクトルＬ１とダイオードＤ１とを有する回路の２組が設けられ、スイッチング素子Ｓ２とリアクトルＬ２とダイオードＤ２を有する回路の２組が設けられる。一方の組みに属するスイッチング素子Ｓ１及びリアクトルＬ１の直列接続体は他方の組みに属するスイッチング素子Ｓ１及びリアクトルＬ１の直列接続体と並列に接続される。同様に、一方の組みに属するスイッチング素子Ｓ２及びリアクトルＬ２の直列接続体は他方の組みに属するスイッチング素子Ｓ２及びリアクトルＬ２の直列接続体と並列に接続される。
【０１５５】
かかる電力変換装置において、一方の組みに属するスイッチング素子Ｓ１，Ｓ２の導通タイミングよりも所定期間（例えばスイッチング周期の半周期）遅れて、他方の組みに属するスイッチング素子Ｓ１，Ｓ２を導通させることができる。このような制御がいわゆるインターリーブと呼ばれる。
【０１５６】
図２９に例示するように、電圧形インバータ３は、いわゆるＮＰＣ(Neutral-Point-Clamped)インバータであってもよい。本チョッパ回路２は電圧形インバータ３に入力される直流電圧についての中性点を取り出しやすいので、ＮＰＣインバータを採用しやすい。ＮＰＣインバータでは電源線ＬＨ，ＬＬの間で互いに直列に接続される４つのスイッチング部が設けられるので、スイッチング部の耐電圧を低減できる。しかも、スイッチング素子にユニポーラトランジスタ（ＭＯＳＦＥＴ，ＪＦＥＴ，ＨＥＭＴなど）を用いる場合，素子のオン抵抗は耐電圧の約２．５乗に比例することから、本構成によりオン損失を低減して効率を向上することができる。
【符号の説明】
【０１５７】
Ｃ１，Ｃ２  平滑コンデンサ
Ｄ１〜Ｄ４  ダイオード
Ｌ１，Ｌ２  リアクトル
Ｓ１，Ｓ２  スイッチング素子
５０  スイッチング制御部
５３，５３ａ，５３ｂ  ＰＷＭ部
５６ａ，５６ｂ  タイミング調整部
【図１】
0005987423.tif 000002
【図２】
0005987423.tif 000003
【図３】
0005987423.tif 000004
【図４】
0005987423.tif 000005
【図５】
0005987423.tif 000006
【図６】
0005987423.tif 000007
【図７】
0005987423.tif 000008
【図８】
0005987423.tif 000009
【図９】
0005987423.tif 000010
【図１０】
0005987423.tif 000011
【図１１】
0005987423.tif 000012
【図１２】
0005987423.tif 000013
【図１３】
0005987423.tif 000014
【図１４】
0005987423.tif 000015
【図１５】
0005987423.tif 000016
【図１６】
0005987423.tif 000017
【図１７】
0005987423.tif 000018
【図１８】
0005987423.tif 000019
【図１９】
0005987423.tif 000020
【図２０】
0005987423.tif 000021
【図２１】
0005987423.tif 000022
【図２２】
0005987423.tif 000023
【図２３】
0005987423.tif 000024
【図２４】
0005987423.tif 000025
【図２５】
0005987423.tif 000026
【図２６】
0005987423.tif 000027
【図２７】
0005987423.tif 000028
【図２８】
0005987423.tif 000029
【図２９】
0005987423.tif 000030
【図３０】
0005987423.tif 000031
【図３１】
0005987423.tif 000032