【事件の表示】
　平成　９年特許願第２７５７５０号「薄膜トランジスタ、液晶表示装置および液晶表示装置の製造方法」拒絶査定不服審判事件〔平成１０年　５月１５日出願公開，特開平１０−１２５９３３〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成９年１０月８日（パリ条約による優先権主張1996年１０月１１日　大韓民国）の出願であって，平成２０年１月１７日付けで拒絶理由が通知され，同年５月２１日に手続補正書及び意見書が提出され，同年１０月２日付けで拒絶査定がされ，これに対して，平成２１年１月５日に審判請求がされるとともに，同年２月４日に手続補正書（明細書の段落００１４）が提出され，さらに，同年３月２３日に手続補正書（審判請求の理由）が提出されたものである。
　
　
第２　当審の判断
　原審の拒絶査定の理由の要点は，本願の発明の詳細な説明は，当業者が発明を実施できる程度に明確かつ十分に記載されていないから，特許法３６条４項に規定する要件を満たしておらず，また，本願の特許請求の範囲に記載された発明は，発明の詳細な説明に記載したものではないから，特許法３６条６項１号の規定に適合せず，同条６項に規定する要件を満たしていないから，いずれにしても，本願は拒絶をすべきものである，というものである。
　当審判合議体も，本願の発明の詳細な説明は，特許法３６条４項に規定する要件を満たしておらず，また，本願の特許請求の範囲に記載された発明は，特許法３６条６項１号の規定に適合せず，同条６項に規定する要件を満たしていないと判断する。その理由は，以下のとおりである。
　
１　本願の特許請求の範囲の記載
　平成２０年５月２１日に提出された手続補正書によれば，本願の特許請求の範囲の記載は，次のとおりである。
　
「【請求項１】基板上に形成された複数のゲート線およびデータ線と，当該ゲート線およびデータ線により画定される領域に形成された複数の画素電極とを含む液晶表示（ＬＣＤ）装置のための薄膜トランジスタ（ＴＦＴ）であって，前記ゲート線から延びるゲート電極と，前記ゲート線のゲート電極上側に所定部分が重なるドレイン電極と，前記ドレイン電極と一定間隔を持って前記データ線から延びて形成されて前記データ線に接する部分の幅が前記ゲート電極と重畳される部分の幅より大きい幅を有するソース電極とを備えたことを特徴とする薄膜トランジスタ。
【請求項２】前記ソース電極が，前記データ線に接する部分の幅が前記ゲート電極と重畳される部分の幅より大きい幅を有する台形状であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】基板上に形成された複数のゲート線およびデータ線と，前記ゲート線およびデータ線により画定される領域に形成された複数の画素電極と，前記画素電極上に形成された液晶およびカラーフィルタの層とを含む液晶表示（ＬＣＤ）装置であって，
前記ゲート線から延びるゲート電極と， 前記ゲート線のゲート電極上側に所定部分が重なるドレイン電極と， 前記ドレイン電極と一定間隔を持って前記データ線から延びて形成されて前記データ線に接する部分の幅が前記ゲート電極と重畳される部分の幅より大きい幅を有するソース電極とを備えたことを特徴とする液晶表示装置。
【請求項４】前記ソース電極が，前記データ線に接する部分の幅が前記ゲート電極と重畳される部分の幅より大きい幅を有する台形状であることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】基板上に形成された複数のゲート線およびデータ線と，前記ゲート線およびデータ線により画定される領域に形成された複数の画素電極と，前記画素電極上に形成された液晶およびカラーフィルタの層とを含む液晶表示（ＬＣＤ）装置の製造方法であって，前記ゲート線とともに前記ゲート線から延びるゲート電極を形成するステップと，前記データ線とともにデータ線から延長されるように前記データ線に接する部分の幅が前記ゲート電極と重畳される部分の幅より大きい幅を有するソース電極と前記ソース電極と一定間隔を持って，前記ゲート電極と重畳されるようにドレイン電極を形成するステップと，前記ドレイン電極に接する前記画素電極を形成するステップとを含むことを特徴とする液晶表示装置の製造方法。
【請求項６】さらに，前記ゲート電極上に絶縁層を形成するステップと，前記絶縁層上に半導体層を形成するステップとを含むことを特徴とする請求項５に記載の液晶表示装置の製造方法。
【請求項７】前記ソース電極を形成するステップが，前記データ線に接する部分の幅が前記ゲート電極と重畳される部分の幅より大きい幅を有する台形状となるようにソース電極をパターニングするステップを含むことを特徴とする請求項５に記載の液晶表示装置の製造方法。」
　　
２　特許法３６条４項（実施可能要件）適合性について
（１）本願の発明の詳細な説明には，図１〜３とともに，次の記載がある（下線は当審で付加したもの）。
　　　ア　発明の属する技術分野について
「【０００１】【発明の属する技術分野】
本発明は
ＬＣＤ装置のオン電流を改善するとともに，寄生容量(parasitic capacitance)を減少させる液晶表示装置の薄膜トランジスタ（ＴＦＴ）およびＬＣＤ装置の製造方法に関する
　　　イ　従来の技術について
「【０００４】従来のＬＣＤ装置のレイアウトを示した図１を参照すると，従来のＬＣＤは，以下のようになっている。
【０００５】図１に示すように，従来のＬＣＤ装置は，透明基板上に形成された複数のゲート線１，ゲート線１と交差する複数のデータ線２，ゲート線１とデータ線２との交点に形成された複数のＴＦＴ５，および，ＴＦＴ５に接続された複数の画素電極３とを有している。このゲート線１は，一定間隔で独立しており，かつ，一方向に延びている。これに対して，データ線２は，一定間隔で独立しており，ゲート線１と直交するように延びている。二つの隣接するゲート線１および二つの隣接するデータ線２により，画素領域の境界が画定される。ＴＦＴ５および画素電極３は，各画素領域に配置される。
【０００６】ＴＦＴ５は，それぞれ，ゲート電極１ａ，ソース電極２ａおよびドレイン電極４を有している。ゲート絶縁層が，ゲート電極１ａとソース電極２ａとの間およびゲート電極１ａとドレイン電極４との間に形成されている。ゲート電極１ａはゲート線１から延び，かつ，ソース電極２ａはデータ線２から延びている。ドレイン電極４は，ゲート電極１ａから画素電極３に延びている。
【０００７】ＴＦＴ５は，ゲート線１からの信号に応答して，データ線２の信号を画素電極３に伝達する。ソース電極２ａおよびドレイン電極４は，同じ幅(ａ)を有している。」
　　　ウ　解決すべき課題及び課題解決手段について
「【０００８】【発明が解決すべき課題】上述したようなＴＦＴを備えた従来のＬＣＤ装置において，ゲート電極１ａにある電圧が印加されると，ＴＦＴがオンして，画像データを表わすデータ電圧を，画素電極３および液晶に伝達する。
【０００９】
液晶を帯電させるために必要な電流が，「オン電流」Ｉ
ＯＮ
として知られていることを考えると，Ｉ
ＯＮ
は，以下の一般式にて表わされる
【００１０】【数１】ＩＯＮ＝ＣＴＯＴ×ＶＬＣ／τg  ・・・（１）
【００１１】
ここに，τgはゲートのターンオン時間，Ｃ
ＴＯＴ
は液晶および補助キャパシタの総キャパシタンス，Ｖ
ＬＣ
は液晶に印加される電圧である
【００１２】
その一方，ゲート電極１ａがソース電極２ａおよびドレイン電極４と重なるようなクロスオーバ部分(cross-over portion)が存在する。この場合には，これらクロスオーバ部分は，ＣgsおよびＣgdという寄生容量を有している。ここに，Ｃgsはゲート−ソース間のキャパシタンス，Ｃgdはゲート−ドレイン間のキャパシタンスである
【００１３】
ＴＦＴがオフになったときに，容量結合(capacitive coupling)により，画素上の電圧は，ΔＶ
Ｐ
だけ降下する
この降下量ΔＶ
Ｐ
は，以下のように表わされる
【００１４】【数２】
（審決注：【数２】は，出願時には，
　　「
ΔＶ
Ｐ
＝（Ｃgs ／（Ｃgs＋Ｃ
ＬＣ
＋Ｃst））＊Ｖg 
とされていたものが，平成２１年２月４日に提出された手続補正書により，
　　「
ΔＶ
Ｐ
＝（Ｃgd ／（Ｃgd＋Ｃ
ＬＣ
＋Ｃst））＊Ｖg
と補正された。）
【００１５】
ここに，Ｃgsはゲート−ソース間のキャパシタンス，Ｃ
ＬＣ
は画素キャパシタンス，Ｃstは記憶キャパシタンス(storage capacitance)，Ｖgはゲート電圧である
ΔＶ
Ｐ
は，ＬＣＤ装置における画質の劣化を増大させる
画質を向上させるために，ΔＶ
Ｐ
を最小化するとともに，ＬＣＤ装置のオン電流特性を改善することが重要である
【００１６】しかしながら，従来のＬＣＤ装置は，同一の幅のソース電極およびドレイン電極を有している。このような構造では，オン電流特性を改善することができず，また，寄生容量を減少させることもできない。このため，従来のＬＣＤ装置は，画質の劣化を被っていた。
【００１７】したがって，本発明は，関連技術の制限や不利による一以上の問題点を生じさせないＬＣＤ装置および当該ＬＣＤ装置の製造方法に向けられている。
【００１８】
本発明の目的は，ＴＦＴのソース電極の幅がドレイン電極のものよりも大きく，ＬＣＤ装置のオン電流特性を改善し，かつ，その寄生容量を減少させたＬＣＤ装置および当該ＬＣＤ装置の製造方法を提供することにある
【００１９】
本発明の他の目的は，オン電流を改善しかつ寄生容量を減少させるために，ソース電極が台形状のＬＣＤ装置および当該ＬＣＤ装置の製造方法を提供することにある
「【００２１】【課題を解決するための手段】これら効果および他の効果を達成するために，かつ，本発明の目的にしたがって具体化されかつ広汎に記載された，本発明の実施の形態にかかるＬＣＤ装置は，基板上に形成された複数のゲート線およびデータ線と，当該ゲート線およびデータ線により画定される領域に形成された複数の画素電極と，画素電極上に形成された液晶およびカラーフィルタの層を含み，
ゲート電極がゲート線のうちの一つから延び，ドレイン電極が画素電極のうちの一つと接続され，ソース電極がデータ線のうちの一つから延び，かつ，ドレイン電極の幅より大きい幅を有している
【００２２】ある態様において，本発明の実施の形態は，基板上に形成された複数のゲート線およびデータ線と，当該ゲート線およびデータ線により画定される領域に形成された複数の画素電極とを含む液晶表示（ＬＣＤ）装置用の薄膜トランジスタ（ＴＦＴ）に向けられる。
このＴＦＴは，ゲート線のうちの一つから延びるゲート電極と，画素電極のうちの一つと接続されたドレイン電極と，データ線のうちの一つから延び，かつ，前記ドレイン電極の幅より大きい幅を有するソース電極とを備えている
【００２３】他の態様において，本発明の実施の形態は，基板上に形成された複数のゲート線およびデータ線と，当該ゲート線およびデータ線により画定される領域に形成された複数の画素電極と，当該画素電極上に形成された液晶およびカラーフィルタの層とを含む液晶表示（ＬＣＤ）装置の製造方法に向けられる。
この方法は，ゲート線のうちの一つから延びるゲート電極を形成するステップと，画素電極のうちの一つと接続されたドレイン電極を形成するステップと，データ線のうちの一つから延び，かつ，前記ドレイン電極の幅より大きい幅を有するソース電極を形成するステップとを含む
　　　エ　実施の形態について
「【００２５】
【発明の実施の形態】本発明をさらに理解するために添付され，この明細書に組み込まれて，その一部をなす添付図面は，本発明の実施の形態を例示し，かつ，記述とともに発明の原理を説明するために役立つであろう。
【００２６】以下，添付図面を参照して，本発明の好ましい実施の形態につき詳細に説明を加える。
【００２７】図２に示すように，本発明の実施の形態にかかる液晶表示（ＬＣＤ）装置は，透明基板上に平行に配置された複数のゲート線２１と，ゲート線２１と直交する方向に延びる複数のデータ線２３と，ゲート線２１とデータ線２３との交点に形成された複数の薄膜トランジスタ（ＴＦＴ）２５と，当該ＴＦＴ２５に接続された複数の画素電極２４とを備えている。このＬＣＤ装置は，さらに，従来のＬＣＤにも設けられている他の構成部品，たとえば，絶縁体，液晶，偏光板を備えている。
【００２８】ＴＦＴ２５は，それぞれ，対応するゲート線２１から延びるゲート電極２１ａ，ゲート電極２１ａに重なるドレイン電極２２，および，対応するデータ線２３から延びるソース電極２３ａを有している。
ソース電極２３ａは，頂部の幅(ｃ)，および，当該頂部の幅(ｃ)よりも大きい底部の幅(ｄ)を有している
すなわち，ソース電極２３ａは台形状であり，これにより，ソース電極２３ａの幅は，当該ソース電極２３ａの頂部から底部まで次第に増大するようになっている
その一方，ドレイン電極２２は，ある幅(ｂ)を有している。このドレイン電極２２の幅(ｂ)は，ソース電極２３ａの頂部の幅(ｃ)よりも小さくなっている
【００２９】
ソース電極２３ａの上述したような構造は，ΔＶ
Ｐ
を最小化し，かつ，ＬＣＤ装置のオン電流特性を改善する
上述した(２)式によれば，ソース電極２３ａの上述した構造は，Ｃgsの値を減少させ，これにより，ΔＶ
Ｐ
および寄生容量が減少する
【００３０】図３は，図２の”Ａ”部分の斜視図である。図２においては，ソース電極２３ａおよびドレイン電極２２の双方が，ゲート電極２１ａに重なっていることが示されている。」
　
（２）検討
　　　ア　本願明細書の段落【００１８】の記載によれば，本願発明の課題（目的）は，「ＴＦＴのソース電極の幅がドレイン電極のものよりも大きく，ＬＣＤ装置のオン電流特性を改善し，かつ，その寄生容量を減少させたＬＣＤ装置および当該ＬＣＤ装置の製造方法を提供すること」にある。
　また，段落【００１３】〜【００１５】には，ＴＦＴがオフになったときの，画素上の電圧の降下量ΔＶＰと各種容量（キャパシタ）との関係が，数式（２）に基づいて記述されている。
　ここで，数式（２）は，手続補正前は，
　「
ΔＶ
Ｐ
＝（Ｃgs ／（Ｃgs＋Ｃ
ＬＣ
＋Ｃst））＊Ｖg
手続補正後は，
　「
ΔＶ
Ｐ
＝（Ｃgd ／（Ｃgd＋Ｃ
ＬＣ
＋Ｃst））＊Ｖg
　　　イ　発明の実施の形態においては，ＴＦＴを構成するソース電極とドレイン電極の形状と大小関係は，次のように記述されている（段落【００２８】）。
　「ＴＦＴ２５は，それぞれ，対応するゲート線２１から延びるゲート電極２１ａ，ゲート電極２１ａに重なるドレイン電極２２，および，対応するデータ線２３から延びるソース電極２３ａを有している。
ソース電極２３ａは，頂部の幅(ｃ)，および，当該頂部の幅(ｃ)よりも大きい底部の幅(ｄ)を有している
すなわち，ソース電極２３ａは台形状であり，これにより，ソース電極２３ａの幅は，当該ソース電極２３ａの頂部から底部まで次第に増大するようになっている
その一方，ドレイン電極２２は，ある幅(ｂ)を有している。このドレイン電極２２の幅(ｂ)は，ソース電極２３ａの頂部の幅(ｃ)よりも小さくなっている
　そして，このような形状及び大小関係にある場合の特性について，数式（２）を用いて次のように説明されている（段落【００２９】）。
　「
ソース電極２３ａの上述したような構造は，ΔＶ
Ｐ
を最小化し，かつ，ＬＣＤ装置のオン電流特性を改善する
上述した(２)式によれば，ソース電極２３ａの上述した構造は，Ｃgsの値を減少させ，これにより，ΔＶ
Ｐ
および寄生容量が減少する
　　　ウ　しかし，上記の記述は，本願発明が所期の目的を達成できることの合理的な説明となっていない。
　第１に，段落【００２９】には，「
ソース電極２３ａの上述したような構造は，ΔＶ
Ｐ
を最小化し，かつ，ＬＣＤ装置のオン電流特性を改善する
上述した(２)式によれば，ソース電極２３ａの上述した構造は，Ｃgsの値を減少させ，これにより，ΔＶ
Ｐ
および寄生容量が減少する
　補正後の数式（２）
　　　　「ΔＶＰ＝（Ｃgd ／（Ｃgd＋ＣＬＣ＋Ｃst））＊Ｖg」
をみても，ソース電極の形状・構造と関係しそうなパラメータは含まれていない。
　そもそも，ソース電極２３ａの形状を台形状とした理由やその効果についての合理的な説明がない。
　第２に，段落【００２８】の記載によれば，本願の発明の実施の形態に係るＴＦＴは，「ソース電極２３ａは台形状であり，これにより，ソース電極２３ａの幅は，当該ソース電極２３ａの頂部から底部まで次第に増大するようになって」おり，「ドレイン電極２２は，ある幅(ｂ)を有」し，「このドレイン電極２２の幅(ｂ)は，ソース電極２３ａの頂部の幅(ｃ)よりも小さくなっている」とされている。
　仮に，上記の構成により，ドレイン電極の幅（ｂ）が従来のＴＦＴのドレイン電極の幅よりも小さく，ゲート電極とドレイン電極の重なりが小さくなっているとすると，その分，Ｃgd の値は小さくなることも考えられるが，他方で，ドレイン電極の幅が小さくなると，実効的なチャネル幅も小さくなり，ＴＦＴの駆動能力が制限されると考えられるから，「オン電流特性を改善する」ことには結び付かない。
　ほかに，本願明細書には，上記の構成によって発明の目的を達成できることをうかがわせる記載や測定データはない。
　　　エ　そうすると，主観的にはともかく，客観的にみると，本願の発明の詳細な説明は，当業者が発明を実施できる程度に明確かつ十分に記載されたものとはいえない。
　
（３）以上のとおり，本願の発明の詳細な説明は，当業者が発明を実施できる程度に明確かつ十分に記載されていないから，特許法３６条４項に規定する要件を満たしていない。
　　
３　特許法３６条６項１号（サポート要件）適合性について
（１）上記１によれば，本願の特許請求の範囲の請求項１〜７には，「ソース電極」の「データ線に接する部分の幅」が「ゲート電極と重畳される部分の幅より大きい幅」を有すること，ないし，「ソース電極」の「データ線に接する部分の幅」が「ゲート電極と重畳される部分の幅より大きい幅を有する台形状」であることが規定されているだけで，ドレイン電極の形状や幅との関係は規定されていない。
　
（２）しかるところ，上にも述べたように，本願明細書には，次のように記載されている。
・「【０００９】
液晶を帯電させるために必要な電流が，「オン電流」Ｉ
ＯＮ
として知られていることを考えると，Ｉ
ＯＮ
は，以下の一般式にて表わされる
【００１０】【数１】ＩＯＮ＝ＣＴＯＴ×ＶＬＣ／τg  ・・・（１）
【００１１】
ここに，τgはゲートのターンオン時間，Ｃ
ＴＯＴ
は液晶および補助キャパシタの総キャパシタンス，Ｖ
ＬＣ
は液晶に印加される電圧である
【００１２】
その一方，ゲート電極１ａがソース電極２ａおよびドレイン電極４と重なるようなクロスオーバ部分(cross-over portion)が存在する。この場合には，これらクロスオーバ部分は，ＣgsおよびＣgdという寄生容量を有している。ここに，Ｃgsはゲート−ソース間のキャパシタンス，Ｃgdはゲート−ドレイン間のキャパシタンスである
【００１３】
ＴＦＴがオフになったときに，容量結合(capacitive coupling)により，画素上の電圧は，ΔＶ
Ｐ
だけ降下する
この降下量ΔＶ
Ｐ
は，以下のように表わされる
【００１４】【数２】
ΔＶ
Ｐ
＝（Ｃgd ／（Ｃgd＋Ｃ
ＬＣ
＋Ｃst））＊Ｖg
・「【００２１】【課題を解決するための手段】これら効果および他の効果を達成するために，かつ，本発明の目的にしたがって具体化されかつ広汎に記載された，本発明の実施の形態にかかるＬＣＤ装置は，基板上に形成された複数のゲート線およびデータ線と，当該ゲート線およびデータ線により画定される領域に形成された複数の画素電極と，画素電極上に形成された液晶およびカラーフィルタの層を含み，
ゲート電極がゲート線のうちの一つから延び，ドレイン電極が画素電極のうちの一つと接続され，ソース電極がデータ線のうちの一つから延び，かつ，ドレイン電極の幅より大きい幅を有している
【００２２】ある態様において，本発明の実施の形態は，基板上に形成された複数のゲート線およびデータ線と，当該ゲート線およびデータ線により画定される領域に形成された複数の画素電極とを含む液晶表示（ＬＣＤ）装置用の薄膜トランジスタ（ＴＦＴ）に向けられる。
このＴＦＴは，ゲート線のうちの一つから延びるゲート電極と，画素電極のうちの一つと接続されたドレイン電極と，データ線のうちの一つから延び，かつ，前記ドレイン電極の幅より大きい幅を有するソース電極とを備えている
【００２３】他の態様において，本発明の実施の形態は，基板上に形成された複数のゲート線およびデータ線と，当該ゲート線およびデータ線により画定される領域に形成された複数の画素電極と，当該画素電極上に形成された液晶およびカラーフィルタの層とを含む液晶表示（ＬＣＤ）装置の製造方法に向けられる。
この方法は，ゲート線のうちの一つから延びるゲート電極を形成するステップと，画素電極のうちの一つと接続されたドレイン電極を形成するステップと，データ線のうちの一つから延び，かつ，前記ドレイン電極の幅より大きい幅を有するソース電極を形成するステップとを含む
・「【００２７】図２に示すように，本発明の実施の形態にかかる液晶表示（ＬＣＤ）装置は，透明基板上に平行に配置された複数のゲート線２１と，ゲート線２１と直交する方向に延びる複数のデータ線２３と，ゲート線２１とデータ線２３との交点に形成された複数の薄膜トランジスタ（ＴＦＴ）２５と，当該ＴＦＴ２５に接続された複数の画素電極２４とを備えている。このＬＣＤ装置は，さらに，従来のＬＣＤにも設けられている他の構成部品，たとえば，絶縁体，液晶，偏光板を備えている。
【００２８】ＴＦＴ２５は，それぞれ，対応するゲート線２１から延びるゲート電極２１ａ，ゲート電極２１ａに重なるドレイン電極２２，および，対応するデータ線２３から延びるソース電極２３ａを有している。
ソース電極２３ａは，頂部の幅(ｃ)，および，当該頂部の幅(ｃ)よりも大きい底部の幅(ｄ)を有している
すなわち，ソース電極２３ａは台形状であり，これにより，ソース電極２３ａの幅は，当該ソース電極２３ａの頂部から底部まで次第に増大するようになっている
その一方，ドレイン電極２２は，ある幅(ｂ)を有している。このドレイン電極２２の幅(ｂ)は，ソース電極２３ａの頂部の幅(ｃ)よりも小さくなっている
　
（３）上記によれば，ゲート電極とドレイン電極との間の寄生容量Ｃgd が画素上の電圧の降下量ΔＶＰの重要なパラメータとなっているものと理解できるから，単にソース電極の形状を規定しただけでは，本願の目的は達成されないことが明らかである。
　そうすると，ドレイン電極の形状やドレイン電極の幅とソース電極の幅について何ら限定のない特許請求の範囲の請求項１〜７に係る発明の内容は，本願の発明の詳細な説明において出願人が発明として記述した範囲のものとはいえない。　
　
（４）したがって，本願の特許請求の範囲に記載された発明は，発明の詳細な説明に記載したものとはいえないから，本願の特許請求の範囲の記載は，特許法３６条６項１号の規定に適合せず，同条６項に規定する要件を満たしていない。
　
４　審判請求人の主張に対して
（１）ところで，審判請求人は，審査段階の意見書（平成２０年５月２１日提出）では，本願発明について，次のように説明している（下線は当審で付加したもの）。
「従来技術を表す図１のようにソース電極（２ａ）の形状が長方形だったものが，図２のように
ソース電極（２３ａ）の形状が台形になることでゲート電極とのクロスオーバ部分を減少させることができます
クロスオーバ部分が減少することにより，Ｃｇｓの値が減少してΔＶ
Ｐ
を最小化することが可能になります
　したがって
，ゲート電極とクロスオーバされるソース電極の幅を他の部分の幅より小さくすることでゲート電極とソース電極の間の重畳面積を減らしてゲート-ソースの間のキャパシタンスを減少することができ，ΔＶ
Ｐ
を減少することができることになります
　
（２）これに対し，審判請求の理由（平成２１年３月２３日提出の手続補正書）では，次のように主張している。
「本願明細書の全体の記載（特に，段落の［００１５］の記載）及び図１乃至２を考慮すれば，本願発明の特徴点は，オン電流を増大させるために総キャパシタンス（ＣＴＯＴ）を従来技術より大きくするとともに，一方でΔＶＰを最小化するためにソース電極の幅がドレイン電極の幅より大きくすることである。
　当該特徴点を詳細に述べると，ドレイン電極とゲート電極の重畳部分を小さくすることで従来よりＣgdが減少し，（つまり，平成２１年２月４日付け提出の手続補正書により補正された数２のように）ΔＶＰが減少することになる。更に，
従来よりＣgsを増加させることで総キャパシタンスを大きくするために，ソース電極とゲート電極の重畳部分を台形状にする必要性があり，結果としてオン電流が増加することになる
　
（３）上記の２つの説明は，相容れないものである。
　のみならず，本願明細書には，総キャパシタンス（ＣＴＯＴ）に，ソース電極とドレイン電極の重畳部分からなる容量成分が含まれるとの説明もないし，ソース電極とゲート電極の重畳部分を台形状にする必要があるとの説明もない（ソース電極自体を台形状にするという記載はある。）。更に言えば，容量は形状だけでは決まらないから，ソース電極とゲート電極の重畳部分を台形状にすれば接合容量が増えるというものでもない。
　
（４）そうすると，審判請求人の主張は，明細書の記載に基づかないか，技術常識に合致しないものであり，採用できない。
　
　
第３　結言                                                  
　以上の次第で，本願の発明の詳細な説明は，当業者が発明を実施できる程度に明確かつ十分に記載されていないから，本願の発明の詳細な説明の記載は，特許法３６条４項に規定する要件を満たしておらず，また，本願の特許請求の範囲に記載された発明は，特許法３６条６項１号の規定に適合しないから，本願の特許請求の範囲の記載は，同条６項に規定する要件を満たしていない。
　したがって，本願は拒絶をすべきものである。
　よって，結論のとおり審決する。