【事件の表示】
　特願２００３−　３２４６１「ソリッドステート継電器及びソリッドステート閉成継電器」拒絶査定不服審判事件〔平成１５年　９月１２日出願公開、特開２００３−２５８６１５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯と本願発明
　本件出願は、平成１５年２月１０日（パリ条約による優先権主張２００２年２月８日、米国）の出願であって、平成２０年６月２０日付けで拒絶査定がなされたところ、これに対して同年９月２２日に拒絶査定に対する審判請求がなされるとともに同年１１月１４日に手続補正書が提出されたものであって、その特許請求の範囲の請求項１に係る発明(以下、「本願発明」という。)は、平成２０年１１月１４日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
「負荷への電流を切り換えるためのパワーＭＯＳＦＥＴであって、ソース、ゲートおよびドレインを含むＭＯＳＦＥＴを備え、
　前記ゲートが、前記パワーＭＯＳＦＥＴを介するソースドレイン電流を制御するためのアクティブローゲートを備え、前記パワーＭＯＳＦＥＴが、ソリッドステート継電器が正のバッテリ電圧と負荷との間に接続されたときにゲート以外で接地電位から絶縁され、さらに、
　前記ＭＯＳＦＥＴのソースとドレインとの間の電圧降下が基準電圧を超えたときにソースドレイン電流を遮断するためにゲート入力を印加するための回路を備え、前記アクティブローゲートが、前記ゲートへのアクティブロー入力が存在しないときにソースドレイン間を遮断するように構成されることを特徴とするソリッドステート継電器。」
　
２．引用発明
　原査定の拒絶の理由に引用された米国特許第５９２６３５４号明細書(以下、「引用例」」という。)には、「SOLID STATE RELAY AND CIRCUIT」（当審仮訳「ソリッドステート継電器と回路」）に関し、図面とともに以下の事項が記載されている。
　
ア．「 BACKGROUND OF THE INVENTION
1. Field of the Invention
This invention relates to integrated circuits and, more specifically, relates to a solid state integrated circuit which acts as a high-side switch and can replace and perform the function of an automotive fuse.」
（当審仮訳）
「１．発明の分野
　本発明は集積回路、より具体的には、「ハイサイド」スイッチとして働き、自動車ヒューズの機能を置換し得るソリッドステート集積回路に関する。」（第１欄第１０−１６行）」
　
イ．「FIG. 2 shows a schematic diagram of the solid state relay and circuit breaker of the present invention.」（第１欄第６６−６７行）
（当審仮訳）
「図２は本発明のソリッドステート継電器と回路ブレーカの回路図を示す。」
　
ウ．「The current interruption circuit 30 will now be discussed in more detail. The circuit 30 includes a primary switching device Q1, preferably a P-channel MOSFET, coupled in series between the battery 10 and the load 14. The current interruption circuit 30 further includes a voltage sensing circuit (comprising transistor Q2 and resistor R4) and a gate drive circuit (comprising resistors R1-R3, zener diode VR1, and capacitor C1).
 The operation of the current interruption circuit 30 is as follows. Initially, a control node (node B) of the current interruption circuit 30 is in a high impedance state or pulled up to the battery voltage potential. Consequently, transistor Q1 is in an off-state where the voltage from source to drain is substantially equal to the battery voltage. Transistor Q2, therefore, is biased on (i.e., base current flows from the emitter of Q2 through resistor R4) and a voltage potential of approximately the battery voltage appears at the junction between R2 and R3. Capacitor C1 is substantially discharged through resistors R2 and R3 (as well as through VR1 if the control node B is pulled up to the battery potential). Accordingly, the voltage from gate to source of transistor Q1 is substantially zero volts, thereby maintaining transistor Q1 in the off-state.
 When delivery of current from the battery 10 to the load 14 is desired, the control node B is operatively coupled to ground (the details of operatively connecting node B to ground will be discussed in more detail below). When node B is coupled to ground, current flows from node A through the gate to source capacitance of transistor Q1, resistor R1, and capacitor C1 to ground. Capacitor C1 is selected to be much larger in value than the gate to source capacitance of transistor Q1. Therefore, the voltage from source to gate VSG of transistor Q1 charges to approximately the battery voltage and the voltage across capacitor C1 does not substantially increase. Zener diode VR1 limits the voltage from source to gate VGS of transistor Q1 to preferably about 15 volts. Since the gate of transistor Q1 is biased to a voltage below that of the source, transistor Q1 turns on and delivers current to the load 14.
 When transistor Q1 turns on, the voltage from source to drain VSD of transistor Q1 is substantially reduced and adheres to the following equation: VSD=I2×RDSon, where RDSon is the resistance from drain to source of transistor Q1. Since RDSon is substantially small when transistor Q1 is turned on, VSD is lower than approximately 0.6 volts and transistor Q2 is therefore biased off. Consequently, current is permitted to flow from the battery 10 through transistor Q1 to the load 14 as required.
 If the current through transistor Q1 is substantially increased, for example, due to a short circuit, VSD will increase and exceed 0.6 volts, thereby biasing transistor Q2 on. When transistor Q2 turns on, capacitor C1 charges from about 0 volts towards the battery voltage through resistor R2. As capacitor C1 charges, the gate to source capacitance of transistor Q1 discharges through transistor Q2, R2 and R1. Consequently, transistor Q1 biases off and VSD abruptly increases to approximately the battery voltage, thereby further biasing transistor Q2 on and latching transistor Q1 in the off state.」（第２欄第５５行−第３欄第４６行）
（当審仮訳）
「ここで電流遮断回路３０をより詳しく議論する。回路３０は、主スイッチ装置Ｑ１、好ましくは、電源１０と負荷１４との間に直列接続されたＰチャネルＭＯＳＦＥＴを含む。電流遮断回路３０はさらに、電圧検知回路（トランジスタＱ２と抵抗Ｒ４からなる）とゲートドライブ回路（抵抗Ｒ１−Ｒ３、ツェナ−ダイオードＶＲ１、キャパシタＣ１からなる）を含む。
　電流遮断回路３０の動作は次の通りである。最初に、電流遮断回路３０の制御ノード（ノードＢ）は高インピーダンス状態にある、もしくは、電源電圧値にまでプルアップされている。その結果、トランジスタＱ１はオフ状態にあり、ソースドレイン間電圧は実質的に電源電圧に等しい。そのため、トランジスタＱ２はオンにバイアスされ（すなわち、ベース電流がＱ２のエミッタから抵抗Ｒ４を通って流れる）、電源電圧に略等しい電圧値がＲ２とＲ３の間の接続点に現れる。キャパシタＣ１は実質的に抵抗Ｒ２とＲ３によって（制御ノードＢが電源電圧値にプルアップされる場合にはＶＲ１によっても）放電される。その結果、トランジスタＱ１のゲート−ソース間電圧は実質的に０ボルトになり、これによりトランジスタＱ１のオフ状態は維持される。
　電源１０から負荷への電流供給が望まれるとき、制御ノードＢは接地するよう動作される（ノードＢの接地動作の詳細は後述する）。ノードＢが接地されると、電流が、ノードＡから、トランジスタＱ１のゲート−ソース間容量、抵抗Ｒ１，キャパシタＣ１を通ってグランドに流れる。キャパシタＣ１の容量はトランジスタＱ１のゲート−ソース間容量よりも遙かに大きい値に選ばれる。そのため、トランジスタＱ１のソース−ゲート間電圧ＶＳＧは略電源電圧まで充電され、キャパシタＣ１にかかる電圧は実質的に上昇しない。ツェナ−ダイオードＶＲ１はトランジスタＱ１のソース−ゲート間電圧ＶＧＳを好ましくは約１５ボルトに制限する。トランジスタＱ１のゲート電圧はソース電圧よりも低くバイアスされているので、トランジスタＱ１はオンし、負荷１４に電流を流す。
　トランジスタＱ１がオンすると、トランジスタＱ１のソース−ドレイン間電圧ＶＳＤは次の式に基づいて実質的に減少する：ＶＳＤ＝Ｉ２×ＲＤＳｏｎ、ここでＲＤＳｏｎはトランジスタＱ１のドレイン−ソース間抵抗。トランジスタＱ１がオンのときＲＤＳｏｎは実質的に小さいから、ＶＳＤは約０．６ボルトより小さく、それゆえ、トランジスタＱ２はオフにバイアスされている。その結果、必要とされたとおり、電流は電源１０からトランジスタＱ１を通って負荷１４へと流れることを許される。
　もしも例えば短絡によりトランジスタＱ１を流れる電流が大幅に増加した場合、ＶＳＤは０．６ボルト以上に増加し、これによりトランジスタＱ２をオンにバイアスする。トランジスタＱ２がオンしたとき、キャパシタＣ１は抵抗Ｒ２を介して０ボルトから電源電圧まで充電される。キャパシタＣ１が充電されるにつれ、トランジスタＱ１のゲート−ソース間容量はトランジスタＱ２、Ｒ２，Ｒ１を介して放電される。その結果、トランジスタＱ１はオフにバイアスされ、ＶＳＤは急速に略電源電圧まで増大し、これによりトランジスタＱ２をさらにオンにバイアスし、トランジスタＱ１をオフ状態にラッチする。」
　
エ．「When it is desirable to reset the current interruption circuit 30 to deliver current from battery 10 to the load 14, control node B is released from ground potential (and possibly pulled up to the battery voltage) momentarily. 
　・・・（中略）・・・
 One example of a circuit suitable for controlling node B is shown as the reset circuit 40. Reset circuit 40 includes an NPN transistor Q3, a pull-up resistor RC, base bias resistors RB1 and RB2, and control switch S1. 
　・・・（中略）・・・
 As will be apparent to one skilled in the art from the above, normally closed switch S2 is a reset switch which my be used instead of transistor Q3.」（第３欄第４７行−第４欄第３行）
（当審仮訳）
「電源１０から負荷１４へ電流を供給するために電流遮断回路３０をリセットすることが望ましい場合には、制御ノードＢが一時的に接地電位から開放され（そして恐らく電源電位までプルアップされ）る。
　・・・（中略）・・・
　制御ノードＢを制御するのに適した回路の一例はリセット回路４０として示されている。リセット回路４０はＮＰＮトランジスタＱ３，プルアップ抵抗ＲＣ、ベースバイアス抵抗ＲＢ１とＲＢ２、制御スイッチＳ１を含む。
　・・・（中略）・・・
　当業者にとって上記から明らかなように、通常は閉成されたスイッチＳ２は、トランジスタＱ３の代わりに用いられ得るリセットスイッチＳ２である。」
　
　上記引用例の記載及び図面ならびにこの分野における技術常識を考慮すると、
・上記電流遮断回路３０は、電源１０と負荷１４との間に接続されたＰチャネルＭＯＳＦＥＴ（トランジスタＱ１）を含み（摘記事項ウ．）、
・上記ＰチャネルＭＯＳＦＥＴは、ソース、ゲートおよびドレインを含み（図２）、
・上記ゲートは制御ノードＢに接続され（摘記事項ウ．）、
・上記制御ノードＢの電位が電源電圧値のときにトランジスタＱ１がオフ状態に、制御ノードＢの電位が接地電位のときにトランジスタＱ１がオン状態になる（摘記事項ウ．）が、該オフ状態とオン状態に応じて負荷への電流がそれぞれ遮断、供給され、負荷への電流が切り換えられること、および、該電流がソースドレイン電流であることは自明であるから、上記制御ノードＢは、ＰチャネルＭＯＳＦＥＴを介するソースドレイン電流を制御する、ということができ、
・トランジスタＱ１を通る電流が大幅に増加し、トランジスタＱ１のソース−ドレイン間電圧ＶＳＤが０．６ボルトを超えたときにトランジスタＱ２がオンし、これによりキャパシタＣ１が０ボルトから電源電圧値まで充電されてトランジスタＱ１がオフ状態になる（摘記事項ウ．）、が、キャパシタＣ１の充電に応じてトランジスタＱ１のゲートにも電圧が印加されることは図２の記載から明らかであって、この印可される電圧のことをゲート入力と称し、上記トランジスタＱ２やキャパシタＣ１のことを、ゲート入力を印可する回路と称することは任意であり、
・上記ゲート入力が印加されたときには、トランジスタＱ１のゲートの電位は電源電圧値であって接地電位ではないことは言うまでもないが、このとき、制御ノードＢの電位の高低に拘わらずトランジスタＱ１のソースドレイン間が遮断されるから、制御ノードＢが、ゲートの電位が接地電位でないときに、ソースドレイン間を遮断するよう構成されている、ということができ、
　
　結局、上記引用例には以下の発明（以下、「引用発明」という。）が開示されている。
「負荷への電流を切り換えるためのＭＯＳＦＥＴであって、ソース、ゲートおよびドレインを含むＭＯＳＦＥＴを備え、
　前記ゲートが、前記ＭＯＳＦＥＴを介するソースドレイン電流を制御するための制御ノードＢを備え、さらに、
　前記ＭＯＳＦＥＴのソースとドレインとの間の電圧降下が０．６Ｖを超えたときにソースドレイン電流を遮断するためにゲート入力を印加するための回路を備え、前記制御ノードＢが、前記ゲートの電位が接地電位でないときにソースドレイン間を遮断するように構成される電流遮断回路。」
　
３．対比
　本願発明と引用発明とを対比するに、
・引用発明の「ＭＯＳＦＥＴ」は自動車ヒューズを置換するスイッチであって（摘記事項ア．）大電流用のスイッチであるから、本願発明の「パワーＭＯＳＦＥＴ」に相当し、
・引用発明の「制御ノードＢ」は、接地電位に制御されることでＭＯＳＦＥＴをオン状態にする（摘記事項エ．）から、本願発明の「アクティブローゲート」に相当し、
・引用発明の「０．６Ｖ」はトランジスタＱ２がオフ状態からオン状態となる電圧であり（摘記事項エ．）、本願発明の「基準電圧」に含まれ、
・引用発明の「接地電位」はＭＯＳＦＥＴのゲートへの入力となる低電位であるから、本願発明の「ゲートの電位が接地電位でないとき」は、本願発明の「ゲートへのアクティブロー入力が存在しないとき」に相当し、
・本願発明の「ソリッドステート継電器」も回路として構成されるものであるから、引用発明の「電流遮断回路」と本願発明の「ソリッドステート継電器」は「回路」である点で共通しており、
　両者は以下の点で一致ないし相違している。
　
（一致点）
「負荷への電流を切り換えるためのパワーＭＯＳＦＥＴであって、ソース、ゲートおよびドレインを含むＭＯＳＦＥＴを備え、
　前記ゲートが、前記パワーＭＯＳＦＥＴを介するソースドレイン電流を制御するためのアクティブローゲートを備え、さらに、
　前記ＭＯＳＦＥＴのソースとドレインとの間の電圧降下が基準電位を超えたときにソースドレイン電流を遮断するためにゲート入力を印加するための回路を備え、前記アクティブローゲートが、前記ゲートへのアクティブロー入力が存在しないときにソースドレイン間を遮断するように構成される回路。」
　　
（相違点１）
　「回路」が、本願発明では「ソリッドステート継電器」であるのに対し、引用発明では「電流遮断回路」である点。
（相違点２）
　本願発明では「パワーＭＯＳＦＥＴが、ソリッドステート継電器が正のバッテリ電圧と負荷との間に接続されたときにゲート以外で接地電位から絶縁され」るのに対し、引用発明ではパワーＭＯＳＦＥＴと接地電位との関係が特に限定されていない点。
　
４．検討
　そこで、上記相違点につき以下に検討する。
　
（相違点１）について
　引用発明の電流遮断回路は、制御ノードＢの電位を電源電位あるいは接地電位に制御することでＭＯＳＦＥＴをオフ、オンに制御し、これにより負荷への通電を制御しているから継電器としての機能を有することは明らかであり、さらに、引用例の図２記載の回路図がソリッドステート継電器と回路ブレーカの回路図である（摘記事項イ．）とされていることに鑑みれば、引用発明の電流遮断回路をソリッドステート継電器とすることは当業者であれば適宜なし得たものと認められる。
（相違点２）について
　引用例の図２には、引用発明の電流遮断回路が正のバッテリ電圧と負荷との間に接続された状態が記載されているが、この図から明らかなように、ＭＯＳＦＥＴ（トランジスタＱ１）と接地電位との間には、ツェナーダイオード２４、ダイオードＤＬ、負荷、リセット回路４０が介在している。
　このうち、リセット回路４０については、リセットスイッチＳ２を用いることが可能であることが記載されいる（摘記事項エ．）が、その場合、ＭＯＳＦＥＴ（トランジスタＱ１）がオフ状態の時には制御ノードＢは電源電圧にプルアップされていなければならないから、リセットスイッチＳ２が切断されていることは自明である。すなわち、リセット回路４０は切断状態である。また、ＭＯＳＦＥＴ（トランジスタＱ１）がオフ状態の時には負荷に電圧が印可されないよう制御することは当業者が当然配慮すべき事項であることやツェナーダイオード２４，ダイオードＤＬの向きも勘案すれば、ＭＯＳＦＥＴ（トランジスタＱ１）がオフ状態の時に、該ＭＯＳＦＥＴはゲート以外で接地電位から絶縁されていることは当業者が容易に見て取れるものである。
　そして、上記「（相違点１）について」で検討したように、引用発明の電流遮断回路をソリッドステート継電器とすることは当業者であれば適宜なし得たものであり、また、一般に各種回路部品の接地電位からの絶縁は当業者が常に配慮すべき技術的事項であることも併せて考慮すれば、引用発明のＭＯＳＦＥＴと接地電位との関係につき、本願発明のように「パワーＭＯＳＦＥＴが、ソリッドステート継電器が正のバッテリ電圧と負荷との間に接続されたときにゲート以外で接地電位から絶縁され」た状態とすることは、当業者であれば容易になし得たものと認められる。
　
　そして、本願発明が奏する効果も引用発明から容易に予測出来る範囲内のものである。
　
５．むすび
　以上のとおり、本願発明は、上記引用例に記載された発明に基づいて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。