【事件の表示】
　特願２００６−１５６７０１「パワー集積化回路」拒絶査定不服審判事件〔平成１９年１２月１３日出願公開，特開２００７−３２５４８０〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１．手続の経緯
　本願は，平成１８年６月５日の出願であって，平成２１年２月９日付けで拒絶査定がなされ，これに対し，同年３月１９日に拒絶査定不服審判の請求がなされるとともに，同年４月１７日付け手続補正書による手続補正（以下「本件補正」という。）がなされたものである。
　　　
２．本件補正についての補正却下の決定
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
（１）補正後の本願の発明
　本件補正により，特許請求の範囲の請求項１は，
「一対の上位アーム主半導体素子及び一対の下位アーム主半導体素子を含む電圧形単相フルブリッジ変換回路を基本ユニットとする集積化回路において，
　前記基本ユニットの交流端子の一方を出力端子として，もう一方を接地端子として配置し，かつ，直流端子として正極性端子及び負極性端子を配置し，
　前記一対の上位アーム主半導体素子にそれぞれゲート駆動信号を供給する一対の高圧側ゲート駆動回路，及び前記一対の下位アーム主半導体素子にそれぞれゲート駆動信号を供給する一対の低圧側ゲート駆動回路
からなるレベルシフト型ゲート駆動回路
　前記一対の高圧側ゲート駆動回路のそれぞれの正負極直流端子を共通とし，かつ，前記一対の低圧側ゲート駆動回路のそれぞれの正負極直流端子を共通とし，
　
前記レベルシフト型ゲート駆動回路は，前記一対の低圧側ゲート駆動回路にゲート駆動エネルギーを供給する１つのみの直流電源と，前記上位アーム主半導体素子がオフ時にダイオードを介して前記直流電源より充電されて，前記一対の高圧側ゲート駆動回路にゲート駆動エネルギーを供給する高圧側ゲートキャパシタを外付けし，
　前記一対の高圧側ゲート駆動回路及び前記一対の低圧側ゲート駆動回路は，該低圧側ゲート駆動回路がオン時にダイオードを介して前記高圧側ゲートキャパシタにゲート駆動エネルギーが充電されて，前記高圧側ゲート駆動回路がオン時に前記高圧側ゲートキャパシタの充電エネルギーが前記高圧側ゲート駆動回路へ駆動エネルギーが供給される
よう
　前記基本ユニットを集積化単相３レベル変換回路として使用し，第１基本ユニットから，変換レベル数ｍが奇数の場合は第（ｍ−１）/２基本ユニットまでのそれぞれの交流端子を直列接続し，変換レベル数ｍが偶数の場合は第ｍ/２基本ユニットまでのそれぞれの交流端子を直列接続することを特徴とするパワー集積化回路。」
と補正された。
　
　なお，上記手続補正の特許請求の範囲の請求項１には，「前記一対の高圧側駆動回路及び前記一対の低圧側駆動回路」，「前期第１基本ユニット」及び「変換レベル数ｍが偶数の場合は第ｍ/２基本ユニットのそれぞれの交流端子」と記載されているが，これらは「前記一対の高圧側ゲート駆動回路及び前記一対の低圧側ゲート駆動回路」，「第１基本ユニット」及び「変換レベル数ｍが偶数の場合は第ｍ/２基本ユニットまでのそれぞれの交流端子」の明らかな誤記と認められるため，請求項１に係る補正内容を上記の如く認定した。
　
　上記補正は，実質的に，請求項１に記載した発明を特定するために必要な事項である「レベルシフト型ゲート駆動回路」について「一対の低圧側ゲート駆動回路にゲート駆動エネルギーを供給する１つのみの直流電源と，上位アーム主半導体素子がオフ時にダイオードを介して前記直流電源より充電されて，一対の高圧側ゲート駆動回路にゲート駆動エネルギーを供給する高圧側ゲートキャパシタを外付けし」たとの限定を付加するものであって，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法（以下，単に「改正前の特許法」という。）第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで，本件補正後の前記請求項１に記載された発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
（２）引用例
ａ）原査定の拒絶の理由に引用された特開２００５−３３８９１号公報（以下「引用例１」という。）には，図面とともに次の事項が記載されている。
　
　・「【０００１】
【発明の属する技術分野】
本発明は，複数台のインバータ回路の出力を組み合せて階段波形の出力電圧を得る電力変換装置に関するものである。」
　
　・「【０００９】
【課題を解決するための手段】
本発明に係る電力変換装置は，インバータ回路および独立した直流電源を含み，前記直流電源の直流電圧値で正規化した値で｛１，０，−１｝の３レベルの出力が可能な単位電力変換ユニットを複数個備え，前記単位電力変換ユニットの出力端子を直列接続した電力変換装置であって」
　
　・「【００１０】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１による電力変換装置を説明する図であり，より具体的には，単位電力変換ユニットの個数が７，単位電力変換ユニット群の個数が３（ｎ＝３）のときの電力変換装置を多重インバータ装置として動作させる場合の回路構成を示す図である。図１において，電力変換装置２は，すべて同じ回路構成を有する７個の単位電力変換ユニット５１〜５７（５で代表されることもある。）を備えており，各々の出力端子８１〜８７（８で代表されることもある。），９１〜９７（９で代表されることもある。）は直列に接続されている。」
　
　・「【００１２】
第１の出力端子３と第２の出力端子４は電力変換装置２の出力端子であり，第１の出力端子３は単位電力変換ユニット５１の第３の出力端子８１に接続され，第２の出力端子４は単位電力変換ユニット５７の第４の出力端子９７に接続されている。第１の出力端子３と第２の出力端子４の間には，各電力変換ユニット５１〜５７の出力電圧合計値の電圧を印加することができる。
【００１３】
図２は図１の電力変換装置に適用する単位電力変換ユニットの回路構成を示す図である。本実施の形態における電力変換装置の直流電源は，各単位電力変換ユニット５１〜５７毎に独立しており，直流コンデンサ２０を含む直流リンク回路１８と直流コンデンサ２０を充電するための三相整流回路１７から構成されている。図２において，三相整流回路１７は第１の入力端子群７の電圧を整流し，直流リンク回路１８の直流コンデンサ２０を図示する極性に充電する。なお，直流リンク回路１８の電位Ｐと電位Ｎとの電位差に相当する直流コンデンサ２０の電圧はＶとする。
また単相自励式インバータ回路１９は直流コンデンサ２０の電圧を第３の出力端子８と第４の出力端子９の間に任意の期間で出力することができる。
【００１４】
図３は図２の単位電力変換ユニットの詳細な回路構成を示す図である。図３において，・・・第２のフェースモジュール２４１〜２４２（２４で代表されることもある。）は単相自励式インバータ回路１９を構成する。・・・また，第２のフェースモジュール２４１〜２４２としては，具体的には図５に示すようなものが適用できる。
【００１５】
・・・
図５は図３の単相自励式インバータ回路に適用する第２のフェースモジュールの回路構成を示す図である。図５において，第２のフェースモジュール２４は，自己消弧形半導体素子３２１，３２２（３２で代表されることもある。）とそれらに逆並列接続されるダイオード３１３，３１４（３１で代表されることもある。）から構成されている。
また，自己消弧形半導体素子３２１，３２２はゲート駆動回路３３によってオンオフ状態が切り替わる。ゲート駆動回路３３は，自己消弧形半導体素子３２１，３２２を交互にオンオフ制御させるための論理回路，自己消弧形半導体素子３２１，３２２のターンオン特性およびターンオフ特性の違いによる同時オン（直流回路短絡）を避けるための短絡防止時間作成回路，および自己消弧形半導体素子３２１，３２２のゲートに印加するゲートパルスを発生させるためのゲートドライバ回路等から構成されている。なお，図５では自己消弧形半導体素子３２１，３２２の記号としてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）の記号を用いているが，その他の自己消弧形半導体素子を用いることもできる。」
　
　・図３及び図５には，一対の自己消弧形半導体素子３２１及び一対の自己消弧形半導体素子３２２を含む単相自励式インバータ回路１９を備え，直流リンク回路１８の電位Ｐ側に接続された出力端子２７及び電位Ｎ側に接続された出力端子２８を配置した単位電力変換ユニット５の構成が示されている。
　
　これらの記載事項及び図示内容を総合すると，引用例１には，次の発明（以下「引用発明」という。）が記載されていると認めることができる。
「自己消弧形半導体素子３２１及び自己消弧形半導体素子３２２を含む一対のフェースモジュール２４１，２４２を単相自励式インバータ回路１９として含む単位電力変換ユニット５からなる電力変換装置２において，
　前記単位電力変換ユニット５の出力端子の一方を出力端子９として，もう一方を出力端子８として配置し，かつ，直流リンク回路１８の電位Ｐ側に接続された入力端子２７及び電位Ｎ側に接続された入力端子２８を配置し，
　前記一対のフェースモジュール２４１，２４２の前記自己消弧形半導体素子３２１及び前記自己消弧形半導体素子３２２にそれぞれゲートパルスを供給するゲートドライバ回路等から構成される一対のゲート駆動回路３３を備え，
　前記単位電力変換ユニット５を３レベルの出力が可能な単相自励式インバータ回路１９を含む回路として使用し，複数の単位電力変換ユニット５のそれぞれの出力端子を直列接続する電力変換装置２。」
　
ｂ）同じく，引用された特開平３−２７０６７７号公報（以下「引用例２」という。）には，図面とともに次の事項が記載されている。
　
　・「本発明は，半導体集積回路に係り，特に，直流を交流に変換する３相ブリッジで構成されるインバータ回路に関する。」（２頁左下欄２０行〜同頁右下欄３行）
　
　・「第１図は本発明の第１の実施例の回路を示すブロック図，第２図はＩＣの一部を示す断面図である。第１図，第２図において，１は交流電源，２，３は直流電圧源，４−１〜４−６はスイッチング素子，５−１〜５−６はダイオード，６−１〜６−３は下アーム側駆動回路，７−１〜７−３は上アーム側駆動回路，８はレベルシフト回路，９−１〜９−３は過電流保護回路，１０はモータ，１１は制御回路，１２はインバータＩＣ，１３は整流回路，１４はＳｉＯ２ 酸化膜，１５は支持台（ポリシリコン），１６はコレクタ端子，１７はエミツタ端子，１８はゲート端子である。
　第１図において，破線で囲んだ領域の内部が本発明により集積化される３相モノリシックインバータＩＣ（以下ＩＣと称する）１２である。
　この本発明の第１の実施例は，インバータの出力段半導体スイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）４−１〜４−６が用いられおり，このうちＩＧＢＴ４−１〜４−３は，通流する電流の検出を目的として，マルチエミツタ構造のＩＧＢＴが用いられている。
　これらのＩＧＢＴのコレクタ・エミツタ間には，それぞれダイオード５−１〜５−６が逆並列に接続されている。交流電源１の両端には，整流回路１３を介してＩＧＢＴ４−４およびＩＧＢＴ４−１が直列に接続され，閉回路が構成されている。また，これと並列に，ＩＧＢＴ４−５およびＩＧＢＴ４−２，ＩＧＢＴ４−６およびＩＧＢＴ４−３がそれぞれ接続されて，３相ブリッジインバータの主回路が構成されている。
　ＩＧＢＴ４−１とＩＧＢＴ４−４，ＩＧＢＴ４−２とＩＧＢＴ４−５，ＩＧＢＴ４−３とＩＧＢＴ４−６のそれぞれの接続点は，インバータ回路の出力点であり，モータ１０が接続されている。
　・・・
　また，下側アームの出力段半導体スイッチング素子であるＩＧＢＴ４−１〜４−３をオンオフするために，下側アームに対するＩＧＢＴ駆動回路６−１〜６−３が，それぞれ，ＩＧＢＴ４−１〜４−３のゲート・エミツタ間に接続されている。・・・
　直流電圧源２は，整流回路１３の低電位側を共通にする電源であり，下アーム側ＩＧＢＴ駆動回路６−１〜６−３および過電流保護回路９−１〜９−３に接続され，これらに対する動作電流を供給している。
　ＩＣ１２の外部には，ＩＧＢＴ４−１〜４−６のオンオフを制御する制御回路１１が設けられ，該制御回路１１は，モータ１０，ＩＣ１２内部の下アーム側ＩＧＢＴ駆動回路６−１〜６−３および過電流保護回路９−１〜９−３に接続されると共に，レベルシフト回路８を介して上アーム側ＩＧＢＴ駆動回路７−１〜７−３に接続される。また，整流回路１３の高電位側に，上アーム側ＩＧＢＴ駆動用電源としての直流電圧源３が接続され，直流電圧源３の高電位側が上アーム側ＩＧＢＴ駆動回路７−１〜７−３に接続されている。」（３頁右下欄２行〜４頁左下欄６行）
　
　・第１図には，対のスイッチング素子４−４〜４−６にそれぞれゲート駆動信号を供給する対の上アーム側駆動回路７−１〜７−３，及び対のスイッチング素子４−１〜４−３にそれぞれゲート駆動信号を供給する対の下アーム側駆動回路６−１〜６−３を備え，前記対の上アーム側駆動回路７−１〜７−３のそれぞれの正負極直流端子を共通とし，かつ，前記対の下アーム側駆動回路６−１〜６−３のそれぞれの正負極直流端子を共通とする回路構成が示されている。
　
ｃ）同じく，引用された特開２００５−１６０２６８号公報（以下「引用例３」という。）には，図面とともに次の事項が記載されている。
　
　・「【００１１】
  実施の形態１．
  図１は，本発明の実施の形態１に係るインバータ回路の構成を示す回路図である。図１では，複数相（通常は３相）のインバータ回路のうちの１相分の回路構成のみを示している。また，図１では，インバータ回路のうち，主に本発明に関連する部分のみを抽出して示している。インバータ回路は，電源電位ＶｃｃとＧＮＤ電位との間で直列に接続されたＩＧＢＴ３（高圧側スイッチング素子）及びＩＧＢＴ４（低圧側スイッチング素子）と，ＩＧＢＴ３，４の駆動をそれぞれ制御するためのＨＶＩＣ１（高圧側駆動回路）及びＬＶＩＣ２（低圧側駆動回路）とを備えている。
【００１２】
  図２は，ＨＶＩＣ１の内部構成を簡略的に示す回路図である。図２に示すように，ＨＶＩＣ１は，入力回路，ワンショット回路，レベルシフト回路，制御電源低下保護回路，及び駆動回路を有している。図２に示したＨＶＩＣ１の内部構成は，後述する実施の形態２〜７に関しても同様である。」
　
　・「【００１４】
  図１を参照して，インバータ回路は，ブートストラップ電源コンデンサ１００を備えている。ブートストラップ電源コンデンサ１００は，ＩＧＢＴ４がオン状態の時に制御電源ＶＤによって充電され，ＩＧＢＴ３がオン状態の時に，高電位側内部回路の駆動電力をＶＤＢ端子を介してＨＶＩＣ１に供給する。」
　
　・「【００１９】
  実施の形態２．
  図４は，本発明の実施の形態２に係るインバータ回路の構成を示す回路図である。図４では，複数相のインバータ回路のうちの１相分の回路構成のみを示している。また，図４では，インバータ回路のうち，主に本発明に関連する部分のみを抽出して示している。本実施の形態２に係るインバータ回路では，ＩＧＢＴ３のターンオフに起因するサージ電圧を抑制するための素子として，図１に示したコンデンサ５，ダイオード６，及び抵抗７の代わりに，ダイオード１０が配設されている。ダイオード１０は，ＨＶＩＣ１，ＬＶＩＣ２，及びＩＧＢＴ３，４とともに，ＤＩＰ−ＩＰＭ（Dual-In-Line Package Intelligent Power Module）９としてモジュール化されている。ダイオード１０は，ＨＶＩＣ１のＣＯＭ端子に接続されたアノードと，ＤＩＰ−ＩＰＭ９の端子５０に接続されたカソードとを有しており，ＨＶＩＣ１のＣＯＭ端子からＧＮＤ電位に向かって順方向電流が流れる極性で，ＨＶＩＣ１のＣＯＭ端子とＧＮＤ電位との間に接続されている。」
　
　・図２及び図４には，高圧側駆動回路１及び低圧側駆動回路２は，低圧側駆動回路２に駆動電力を供給する１つのみの制御電源ＶＤと，高圧側スイッチング素子３がオフ時にダイオードを介して前記制御電源ＶＤより充電されて，高圧側駆動回路１に駆動電力を供給するブートストラップ電源コンデンサ１００を外付けし，前記高圧側駆動回路１及び前記低圧側駆動回路２は，該低圧側駆動回路２がオン時にダイオードを介して前記ブートストラップ電源コンデンサ１００に駆動電力が充電されて，前記高圧側駆動回路１がオン時に前記ブートストラップ電源コンデンサ１００の充電エネルギーが前記高圧側駆動回路１へ駆動電力が供給される態様とした回路構成が示されている。
　
（３）対比
　そこで，本願補正発明と引用発明とを対比する。
　
　まず，後者の「自己消弧形半導体素子３２１」は前者の「上位アーム主半導体素子」に，後者の「自己消弧形半導体素子３２２」は前者の「下位アーム主半導体素子」に，後者の「単相自励式インバータ回路１９」は前者の「電圧形単相フルブリッジ変換回路」に，後者の「単位電力変換ユニット５」は前者の「基本ユニット」に，それぞれ相当し，後者の「電力変換装置２」と前者の「集積化回路」とは，「変換回路」との概念で共通するから，結局，後者の「自己消弧形半導体素子３２１及び自己消弧形半導体素子３２２を含む一対のフェースモジュール２４１，２４２を単相自励式インバータ回路１９として含む単位電力変換ユニット５からなる電力変換装置２」と前者の「一対の上位アーム主半導体素子及び一対の下位アーム主半導体素子を含む電圧形単相フルブリッジ変換回路を基本ユニットとする集積化回路」とは，「一対の上位アーム主半導体素子及び一対の下位アーム主半導体素子を含む電圧形単相フルブリッジ変換回路を基本ユニットとする変換回路」との概念で共通している。
　
　次に，後者の「単位電力変換ユニット５の出力端子」は前者の「基本ユニットの交流端子」に，後者の「一方を出力端子９として」いる態様は前者の「一方を出力端子として」いる態様に，後者の「もう一方を出力端子８として」いる態様は前者の「もう一方を接地端子として」いる態様に，後者の「直流リンク回路１８の電位Ｐ側に接続された入力端子２７及び電位Ｎ側に接続された入力端子２８を配置し」た態様は前者の「直流端子として正極性端子及び負極性端子を配置し」た態様に，それぞれ相当している。
　
　続いて，後者の「ゲートパルス」は前者の「ゲート駆動信号」に相当し，後者の「ゲートドライバ回路」と前者の「高圧側ゲート駆動回路」及び「低圧側ゲート駆動回路」とは，「ゲート駆動信号供給回路」との概念で共通し，後者の「ゲート駆動回路３３」と前者の「レベルシフト型ゲート駆動回路」とは「ゲート駆動回路」との概念で共通するから，結局，後者の「一対のフェースモジュール２４１，２４２の自己消弧形半導体素子３２１及び自己消弧形半導体素子３２２にそれぞれゲートパルスを供給するゲートドライバ回路等から構成される一対のゲート駆動回路３３」と前者の「一対の上位アーム主半導体素子にそれぞれゲート駆動信号を供給する一対の高圧側ゲート駆動回路，及び一対の下位アーム主半導体素子にそれぞれゲート駆動信号を供給する一対の低圧側ゲート駆動回路からなるレベルシフト型ゲート駆動回路」とは，「一対の上位アーム主半導体素子及び一対の下位アーム主半導体素子にそれぞれゲート駆動信号を供給するゲート駆動信号供給回路からなるゲート駆動回路」との概念で共通している。
　
　さらに，後者の「３レベルの出力が可能な単相自励式インバータ回路１９を含む回路」と前者の「集積化単相３レベル変換回路」とは，「単相３レベル変換回路」との概念で共通し，後者の「複数の単位電力変換ユニット５のそれぞれの出力端子を直列接続する」態様と前者の「第１基本ユニットから，変換レベル数ｍが奇数の場合は第（ｍ−１）/２基本ユニットまでのそれぞれの交流端子を直列接続し，変換レベル数ｍが偶数の場合は第ｍ/２基本ユニットまでのそれぞれの交流端子を直列接続する」態様とは，「複数の基本ユニットのそれぞれの交流端子を直列接続する」との概念で共通し，後者の「電力変換装置２」と前者の「パワー集積化回路」とは，「パワー変換回路」との概念で共通するから，結局，後者の「単位電力変換ユニット５を３レベルの出力が可能な単相自励式インバータ回路１９を含む回路として使用し，複数の単位電力変換ユニット５のそれぞれの出力端子を直列接続する電力変換装置２」と前者の「基本ユニットを集積化単相３レベル変換回路として使用し，第１基本ユニットから，変換レベル数ｍが奇数の場合は第（ｍ−１）/２基本ユニットまでのそれぞれの交流端子を直列接続し，変換レベル数ｍが偶数の場合は第ｍ/２基本ユニットのそれぞれの交流端子を直列接続するパワー集積化回路」とは，「基本ユニットを単相３レベル変換回路として使用し，複数の基本ユニットのそれぞれの交流端子を直列接続するパワー変換回路」との概念で共通している。
　
　したがって，両者は，
「一対の上位アーム主半導体素子及び一対の下位アーム主半導体素子を含む電圧形単相フルブリッジ変換回路を基本ユニットとする変換回路において，
　前記基本ユニットの交流端子の一方を出力端子として，もう一方を接地端子として配置し，かつ，直流端子として正極性端子及び負極性端子を配置し，
　前記一対の上位アーム主半導体素子及び前記一対の下位アーム主半導体素子にそれぞれゲート駆動信号を供給するゲート駆動信号供給回路からなるゲート駆動回路を備え，
　前記基本ユニットを単相３レベル変換回路として使用し，複数の基本ユニットのそれぞれの交流端子を直列接続するパワー変換回路。」
の点で一致し，以下の点で相違している。
　
［相違点１］
　「変換回路」，「単相３レベル変換回路」及び「パワー変換回路」に関し，本願補正発明は，「集積化」されたものであるのに対し，引用発明は，集積化について明確にされていない点。
［相違点２］
　一対の上位アーム主半導体素子及び一対の下位アーム主半導体素子にそれぞれ「ゲート駆動信号を供給するゲート駆動信号供給回路」に関し，本願補正発明は，一対の上位アーム主半導体素子に「それぞれゲート駆動信号を供給する一対の高圧側ゲート駆動回路」，及び一対の下位アーム主半導体素子に「それぞれゲート駆動信号を供給する一対の低圧側ゲート駆動回路」から構成しているのに対し，引用発明は，かかる回路構成とされていない点。
［相違点３］
　ゲート駆動回路に関し，本願補正発明は，「レベルシフト型」であるのに対し，引用発明は，かかる限定が付されていない点。
［相違点４］
　本願補正発明は，「一対の高圧側ゲート駆動回路のそれぞれの正負極直流端子を共通とし，かつ，一対の低圧側ゲート駆動回路のそれぞれの正負極直流端子を共通とし」ているのに対し，引用発明は，かかる回路構成とされていない点。
［相違点５］
　本願補正発明は，「ゲート駆動回路は，一対の低圧側ゲート駆動回路にゲート駆動エネルギーを供給する１つのみの直流電源と，上位アーム主半導体素子がオフ時にダイオードを介して前記直流電源より充電されて，一対の高圧側ゲート駆動回路にゲート駆動エネルギーを供給する高圧側ゲートキャパシタを外付けし」た構成であるのに対し，引用発明は，かかる構成とされていない点。
［相違点６］
　本願補正発明は，「一対の高圧側ゲート駆動回路及び一対の低圧側ゲート駆動回路は，該低圧側ゲート駆動回路がオン時にダイオードを介して高圧側ゲートキャパシタにゲート駆動エネルギーが充電されて，高圧側ゲート駆動回路がオン時に前記高圧側ゲートキャパシタの充電エネルギーが前記高圧側ゲート駆動回路へ駆動エネルギーが供給されるよう構成し」ているのに対し，引用発明は，かかる構成を備えていない点。
［相違点７］
　複数の基本ユニットのそれぞれの交流端子を直列接続する態様に関し，本願補正発明は，「第１基本ユニットから，変換レベル数ｍが奇数の場合は第（ｍ−１）/２基本ユニットまでのそれぞれの交流端子を直列接続し，変換レベル数ｍが偶数の場合は第ｍ/２基本ユニットまでのそれぞれの交流端子を直列接続する」態様であるのに対し，引用発明は，かかる直列接続の態様が明確にされていない点。
　
（４）判断
　上記相違点について以下検討する。
　
・相違点１について
　例えば，引用例２にも開示されているように，直流を交流に変換するための変換回路（「半導体スイッチング素子及びその駆動回路からなるインバータ回路」が相当）の集積化を図ることは，変換回路の分野における慣用技術である。
　引用発明において，変換回路の集積化は当然に要求されるべき課題であるといえるから，かかる課題の下に上記慣用技術に倣い相違点１に係る本願補正発明の構成とすることは，当業者にとって容易である。
　
・相違点２及び４について
　例えば，引用例２にも開示されているように，対の上位アーム主半導体素子（「スイッチング素子４−４〜４−６」が相当）にそれぞれゲート駆動信号を供給する対の高圧側ゲート駆動回路（「上アーム側駆動回路７−１〜７−３」が相当），及び対の下位アーム主半導体素子（「スイッチング素子４−１〜４−３」が相当）にそれぞれゲート駆動信号を供給する対の低圧側ゲート駆動回路（「下アーム側駆動回路６−１〜６−３」が相当）を備え，前記対の高圧側ゲート駆動回路のそれぞれの正負極直流端子を共通とし，かつ，前記対の低圧側ゲート駆動回路のそれぞれの正負極直流端子を共通とすることは，変換回路（「インバータ回路」が相当）の分野における周知の構成である。
　そうすると，引用発明において，一対の上位アーム主半導体素子及び一対の下位アーム主半導体素子にそれぞれゲート駆動信号を供給するゲート駆動信号供給回路の具体化に際し，上記周知の構成を踏まえることにより相違点２及び４に係る本願補正発明の構成とすることは，当業者にとって容易である。
　
・相違点３について
　請求人も熟知している如く（本願明細書の【００２５】の記載参照），レベルシフト型ゲート駆動回路自体は，従来から電圧形２レベル変換器で用いられているように，変換回路の分野における周知の構成であるから，引用発明において，ゲート駆動回路に上記周知の構成を採用することで相違点３に係る本願補正発明の構成とすることは，当業者にとって容易である。
　
・相違点５及び６について
　例えば，引用例３にも開示されているように，ゲート駆動回路（「高圧側駆動回路１及び低圧側駆動回路２」が相当）は，低圧側ゲート駆動回路（「低圧側駆動回路２」が相当）にゲート駆動エネルギー（「駆動電力」が相当）を供給する１つのみの直流電源（「制御電源ＶＤ」が相当）と，上位アーム主半導体素子（「高圧側スイッチング素子３」が相当）がオフ時にダイオードを介して前記直流電源より充電されて，高圧側ゲート駆動回路（「高圧側駆動回路１」が相当）にゲート駆動エネルギーを供給する高圧側ゲートキャパシタ（「ブートストラップ電源コンデンサ１００」が相当）を外付けし，前記高圧側ゲート駆動回路及び前記低圧側ゲート駆動回路は，該低圧側ゲート駆動回路がオン時にダイオードを介して前記高圧側ゲートキャパシタにゲート駆動エネルギーが充電されて，前記高圧側ゲート駆動回路がオン時に前記高圧側ゲートキャパシタの充電エネルギーが前記高圧側ゲート駆動回路へ駆動エネルギー（「駆動電力」が相当）が供給される態様とした回路構成は，変換回路（「インバータ回路」が相当）の分野における周知の構成である。
　そうすると，引用発明において，ゲート駆動回路の構成を上記周知の構成を踏まえて具体化することにより相違点５及び６に係る本願補正発明の構成とすることは，当業者が容易に想到し得たものというべきである。
　
・相違点７について
　例えば，従来のカスケード方式のマルチレベル変換回路（本願明細書の【０００４】，【０００５】の記載及び図３５，３７の図示内容等参照）にみられるように，第１基本ユニットから，変換レベル数ｍが奇数の場合は第（ｍ−１）/２基本ユニットまでのそれぞれの交流端子を直列接続し，変換レベル数ｍが偶数の場合は第ｍ/２基本ユニットまでのそれぞれの交流端子を直列接続する態様は，変換回路の分野における複数の基本ユニットの直列接続態様として周知の構成である。
　そうすると，引用発明において，複数の基本ユニットのそれぞれの交流端子を直列接続する際に，上記周知の構成を踏まえることにより，相違点７に係る本願補正発明の構成とすることは，当業者にとって容易である。
　
　そして，本願補正発明の全体構成により奏される作用効果も，引用発明，上記慣用技術及び上記各周知の構成から当業者が予測し得る範囲内のものである。
　したがって，本願補正発明は，引用発明，上記慣用技術及び上記各周知の構成に基いて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　以上のとおりであって，本件補正は，改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下を免れない。
　
３．本願の発明について
　本件補正は上記のとおり却下されたので，本願の請求項１に係る発明（以下，同項記載の発明を「本願発明」という。）は，平成２０年１１月５日付け手続補正書により補正された特許請求の範囲，出願当初の明細書及び図面の記載によれば，以下の事項により特定されるとおりのものと認められる。
「一対の上位アーム主半導体素子及び一対の下位アーム主半導体素子を含む電圧形単相フルブリッジ変換回路を基本ユニットとする集積化回路において，
　前記基本ユニットの交流端子の一方を出力端子として，もう一方を接地端子として配置し，かつ，直流端子として正極性端子及び負極性端子を配置し，
　前記一対の上位アーム主半導体素子にそれぞれゲート駆動信号を供給する一対の高圧側ゲート駆動回路，及び前記一対の下位アーム主半導体素子にそれぞれゲート駆動信号を供給する一対の低圧側ゲート駆動回路を備え，
　前記一対の高圧側ゲート駆動回路のそれぞれの正負極直流端子を共通とし，かつ，前記一対の低圧側ゲート駆動回路のそれぞれの正負極直流端子を共通とし，
　前記一対の高圧側ゲート駆動回路及び前記一対の低圧側ゲート駆動回路は，該低圧側ゲート駆動回路がオン時にダイオードを介して高圧側外付けキャパシタにゲート駆動エネルギーが充電されて，前記高圧側ゲート駆動回路がオン時に前記高圧側ゲートキャパシタの充電エネルギーが前記高圧側ゲート駆動回路へ駆動エネルギーが供給されるレベルシフト型ゲート駆動回路を構成し，
　前記基本ユニットを集積化単相３レベル変換回路として使用し，第１基本ユニットから，変換レベル数ｍが奇数の場合は第（ｍ−１）/２基本ユニットまでのそれぞれの交流端子を直列接続し，変換レベル数ｍが偶数の場合は第ｍ/２基本ユニットまでのそれぞれの交流端子を直列接続することを特徴とするパワー集積化回路。」
　
　なお，平成２０年１１月５日付け手続補正の特許請求の範囲の請求項１には，
「前記一対の高圧側駆動回路及び前記一対の低圧側駆動回路」，「前期第１基本ユニット」及び「変換レベル数ｍが偶数の場合は第ｍ/２基本ユニットのそれぞれの交流端子」と記載されているが，これらは「前記一対の高圧側ゲート駆動回路及び前記一対の低圧側ゲート駆動回路」，「第１基本ユニット」及び「変換レベル数ｍが偶数の場合は第ｍ/２基本ユニットまでのそれぞれの交流端子」の明らかな誤記と認められるため，本願発明を上記の如く認定した。
　
（１）引用例
　原査定の拒絶の理由に引用された引用例，及び，その記載事項は，前記「２．（２）」に記載したとおりである。
　
（２）対比・判断
　本願発明は，実質的に，前記「２．（１）」で検討した本願補正発明から「レベルシフト型ゲート駆動回路」の限定事項である「一対の低圧側ゲート駆動回路にゲート駆動エネルギーを供給する１つのみの直流電源と，上位アーム主半導体素子がオフ時にダイオードを介して前記直流電源より充電されて，一対の高圧側ゲート駆動回路にゲート駆動エネルギーを供給する高圧側ゲートキャパシタを外付けし」たとの構成を省いたものである。
　
　そうすると，本願発明の構成要件を全て含み，さらに他の構成要件を付加したものに相当する本願補正発明が，前記「２．（３）及び（４）」に記載したとおり，引用発明，上記慣用技術及び上記各周知の構成に基いて，当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により，引用発明，上記慣用技術及び上記各周知の構成に基いて，当業者が容易に発明をすることができたものである。
　
（３）むすび
　以上のとおり，本願発明は，引用発明，上記慣用技術及び上記各周知の構成に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができないため，本願は，同法第４９条第２号の規定に該当し，拒絶をされるべきものである。
　よって，結論のとおり審決する。