【事件の表示】
　特願２００２−１５２４１９「電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ」拒絶査定不服審判事件〔平成１５年　３月　７日出願公開、特開２００３−　６８９８３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１４年５月２７日（パリ条約による優先権主張２００１年６月２８日、米国）の出願であって、平成２１年１月２１日付けで手続補正がなされ、同年９月２８日付けで拒絶査定がなされ、それに対して、同年１２月２８日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされ、その後当審において、平成２３年２月２５日付けで審尋がなされ、同年４月２７日に回答書が提出されたものである。
　
２．平成２１年１２月２８日付けの手続補正について
【補正の却下の決定の結論】
　平成２１年１２月２８日付けの手続補正を却下する。
　
【理由】
  （１）補正の内容
　平成２１年１２月２８日付け手続補正（以下「本件補正」という。）は、特許請求の範囲の請求項１及び発明の詳細な説明を補正するものであって、そのうちの補正前の請求項１及び補正後の請求項１は各々以下のとおりである。
　
（補正前）
「【請求項１】　ａ）基板と、
　ｂ）該基板上に互いに平行に設けられた帯状の複数の下部電極と、
　ｃ）該下部電極に交差するように、該下部電極上に互いに平行に設けられた帯状の複数の上部電極と、
　ｄ）該下部電極と該上部電極とが交差する位置である各クロスポイント毎に設けられ、該下部電極と該上部電極との間に該両電極に接続されるよう配置された複数のアクティブ層と、
　ｅ）複数の該アクティブ層同士を絶縁する絶縁材料と、を含み、
　該アクティブ層は、ペロブスカイト材料である、メモリ構造。」
　
（補正後）
「【請求項１】　ａ）基板と、
　ｂ）該基板上に互いに平行に設けられた帯状の複数の下部電極と、
　ｃ）該下部電極に交差するように、該下部電極上に互いに平行に設けられた帯状の複数の上部電極と、
　ｄ）該下部電極と該上部電極とが交差する位置である各クロスポイント毎に設けられ、該下部電極と該上部電極との間に該両電極に接続されるよう配置された複数のアクティブ層と、
　ｅ）複数の該アクティブ層同士を絶縁する絶縁材料と、を含み、
　該アクティブ層は、その抵抗変化により情報が記録されるようペロブスカイト材料で構成されている、メモリ構造。」
　
（２）新規事項追加の有無及び補正の目的の適否についての検討
（２−１）補正後の請求項１は、補正前の請求項１に係る発明における発明特定事項である「アクティブ層」が「ペロブスカイト材料で構成されている」点について、「その抵抗変化により情報が記録されるようペロブスカイト材料で構成されている」と限定的に減縮する事項を追加する補正であり、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　
（２−２）そして、「その抵抗変化により情報が記録される」という事項は、本願の願書に最初に添付した明細書の【０００３】、【００３１】段落及び図３の記載に基づく補正であり、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下「特許法第１７条の２第３項」という。）に規定された新規事項の追加禁止の要件を満たしている。
　
（３）独立特許要件について
（３−１）はじめに
　上記（２）において検討したとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項の規定に適合するか否かについて、検討する。
　
（３−２）補正後の請求項１に係る発明
　本件補正による補正後の請求項１ないし１９に係る発明は、平成２１年１２月２８日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１９に記載されている事項により特定されるとおりのものであって、そのうちの補正後の請求項１に係る発明（以下「補正後の発明」という。）は、その特許請求の範囲の請求項１に記載されている事項により特定される上記２．（１）の補正後の請求項１として記載したとおりのものである。
　
（３−３）引用刊行物に記載された発明
（３−３−１）原査定の拒絶の理由に引用され、本願の優先権主張の日前である２００１年３月２０日に外国で頒布された刊行物である米国特許第６２０４１３９号明細書（以下「引用刊行物」という。）には、図１、２、４及び６とともに、以下の事項が記載されている。なお、下線は、当合議体において付加したものである。
　
「
Referring to FIG.1, a diagram of a bi-layer device using a colossal magnetoresistive(CMR) thin film material is shown. Conductive layer 10 is used as the bottom electrode layer on substrate 12. Bottom electrode contact 13 is joined to layer 10. Bottom layer 10 is then partially covered with CMR thin film 14. Top electrode contacts 15 and 16 are made to thin film 14. Cotacts 13, 15 and 16 are connected to wires 17, 18 and 19, respectively. 
「図１を参照すると、巨大磁気抵抗（ＣＭＲ）の薄膜材料を用いた２層構造のデバイスの図が示されている。導電体層１０は、基板１２上の下部電極層として使用されている。下部電極コンタクト１３は、層１０と接続されている。下部層１０は、ＣＭＲ薄膜１４によって部分的に覆われている。上部電極コンタクト１５、１６が、薄膜１４に形成されている。コンタクト１３、１５、１６は、各々ワイヤー１７、１８、１９に接続されている。
　
「A typical bi-layer device of this invention is made of a conductive oxide or other conductive material bottom layer, e.g. YBa2Cu3O7(YBCO) or Pt, of thickness in the range from about 5 nm to about 5000 nm, for bottom electrode layer 10. This layer 10 is deposited on an oxide or other atomically ordered or polycrystalline substrate 12, e.g.(100)LaAlO3,Si,TiN,etc. Active layer top layer 14 is made of a perovskite material, such as a CMR or HTSC material, e.g. Pr0.7Ca0.3MnO3(PCMO), of thicknes in the range from about 5 nm to about 5000 nm. Bottom contact 13 and two top contacts 15 and 16 may be made of Ag,Au,Pt or other metal or a conducting oxide, and may be deposited by any variety of techniques onto the active CMR, HTSC or other perovskite layer.」（本発明の典型的な２層構造のデバイスは、下部電極層１０として、導電性酸化物あるいは他の導電性材料からなる下層、例えば、約５ｎｍ〜５０００ｎｍの厚さのＹＢａ２Ｃｕ３Ｏ７（ＹＢＣＯ）あるいは、Ｐｔからなる。この層１０は、酸化物、他の規則正しく配列した原子からなる、あるいは、多結晶の基板１２、例えば、（１００）ＬａＡｌＯ３、Ｓｉ、ＴｉＮなどの上に堆積される。
アクティブ層である上層１４は、ＣＭＲあるいはＨＴＳＣ、例えば、約５ｎｍ〜５０００ｎｍの厚さのＰｒ
０．７
Ｃａ
０．３
ＭｎＯ
３
（ＰＣＭＯ）のようなペロブスカイト構造を有する材料からなる。
　
「
By applying an electrical pulse between wires 18 and 19, an electric field and current will be created across CMR film 14. 
This field or current changes the resistive properties of the film.
ワイヤー１８、１９の間に電気パルスを印加することにより、ＣＭＲ薄膜１４を横切って電界及び電流が発生する。
この電界と電流は、薄膜の抵抗特性を変化させる。
　
「Pulsing the bilayer device of FIG.1 with pulses of different polarity showed a reversible switching effect. 
Referring to FIG.4a, the graph shows that the resistance of a 400 nm thick Gd
0.7
Ca
0.3
BaCo
2
O
5+5
 based device with bottom YBCO electrode of thickness 850 nm and electrical contacts as for the device of FIG.2a, increases from 175 ohms to a saturation value of 400 ohms after about five to seven pulses of -12 volts. Upon reversing the polarity of the pulses to +12 volts, the resistance dropped back to the initial starting value, 175 ohms. Upon application of pulse of the original polarity, resistance then increased again to 400 ohms. This behavior was shown to be repeatable on reversing pulse polarity.
図４ａを参照して、グラフは、図２ａに記載された厚さ８５０ｎｍのＹＢＣＯ下部電極と電気的コンタクトを備えた厚さ４００ｎｍのＧｄ
０．７
Ｃａ
０．３
ＢａＣｏ
２
Ｏ
５＋５
からなるデバイスの抵抗値が、１７５Ωから、−１２Ｖのパルスを約５〜７個印加後に４００Ωまで増加して飽和することを示している。パルスの極性を＋１２Ｖに反転すると、抵抗値は初期の値である１７５Ωに低下する。最初の極性のパルスを印加すると、抵抗値は再び４００Ωに増加する。この振る舞いはパルスの極性を反転することにより繰り返すことができることを示している。
（第５欄第３３〜４５行）
　
「Because the perovskite thin film materials, especially the CMR and HTSC materials are very useful in many fields and will become increasingly available, the state switching and properties modification method described above has many applications. T
he materials and methods may be used to make random access or read only memory devices with high data density and reading speed. Referring to FIG.6, a section of a memory device having a CMR, HTSC or other perovskite resistor array is shown. Conductive layer 26, to be used as the bottom electrode, is formed on substrate 25. Over layer 26 a thin layer of CMR or HTSC material is grown and etched to form an electrical resistor array. Each resistor forms a memory unit. A top electrode array which shape matches the resistor array is then made on the resistors. The arrangement of connection wires 29 may adopt the schemes used in existing integrated circuits, which are well known in the art.
この材料や方法は、高いデータ密度と高い読み出し速度を有したランダムアクセス、リードオンリーメモリデバイスに用いることができる。図６を参照して、ＣＭＲ、ＨＴＳＣあるいは他のペロブスカイト抵抗アレイを有するメモリデバイスの断面図を示している。下部電極として用いられる導電層２６は、基板２５の上に形成される。層２６の上に、ＣＭＲあるいはＨＴＳＣの材料からなる薄い層が形成され、電気抵抗アレイを構成するようにエッチされる。各抵抗はメモリユニットを構成する。抵抗アレイの形状と一致した上部電極アレイが、抵抗の上に形成される。接続ワイヤー２９の配列には、この技術分野でよく知られ、現在の集積回路において用いられている構成が採用される。
　
（３−３−２）そうすると、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「基板２５と、
基板２５の上に形成された導電層２６と、
導電層２６の上に形成されたペロブスカイト構造を有するＣＭＲあるいはＨＴＳＣの材料からなる抵抗であって、該抵抗は、メモリユニットであって、電気抵抗アレイを構成する抵抗と、
該電気抵抗アレイの上に形成され、該電気抵抗アレイの形状と一致した上部電極アレイと、
からなるメモリデバイス。」
　
（３−４）対比・判断
（３−４−１）刊行物発明の「基板２５」、「導電層２６」、「上部電極アレイ」及び「メモリデバイス」は、各々補正後の発明の「基板」、「下部電極」、「上部電極」及び「メモリ構造」に相当する。
　
（３−４−２）刊行物発明の「導電層２６の上に形成されたペロブスカイト構造を有するＣＭＲあるいはＨＴＳＣの材料からなる抵抗」は、補正後の発明の「アクティブ層」に相当する。そして、刊行物発明の該「導電層２６の上に形成されたペロブスカイト構造を有するＣＭＲあるいはＨＴＳＣの材料からなる抵抗」は、「その抵抗変化により情報が記録される」ことは明らかである。
　
（３−４−３）そうすると、補正後の発明と刊行物発明とは、
「ａ）基板と、
　ｂ）該基板上に設けられた下部電極と、
　ｃ）該下部電極上に設けられた複数の上部電極と、
　ｄ）該下部電極と該上部電極との間に該両電極に接続されるよう配置された複数のアクティブ層と、を含み、
　該アクティブ層は、その抵抗変化により情報が記録されるようペロブスカイト材料で構成されている、メモリ構造。」である点で一致し、次の点で相違する。
　
（相違点１）補正後の発明は、「基板上に互いに平行に設けられた帯状の複数の下部電極と、」「該下部電極に交差するように、該下部電極上に互いに平行に設けられた帯状の複数の上部電極」を有しており、「複数のアクティブ層」が、「該下部電極と該上部電極とが交差する位置である各クロスポイント毎に設けられ、該下部電極と該上部電極との間に該両電極に接続されるよう配置され」ているのに対し、刊行物発明は、「導電層２６」と「上部電極アレイ」が、帯状で平行に形成されておらず、したがって、「導電層２６」と「上部電極アレイ」が交差する「クロスポイント」なるものが存在しない点。
　
（相違点２）補正後の発明では、「複数の」「アクティブ層同士を絶縁する絶縁材料」を含むのに対し、刊行物発明では、そのような絶縁材料については、特定されていない点。
　
（３−５）判断
（３−５−１）相違点１について
　抵抗変化により情報が記録される単位メモリ素子を用いて、メモリ装置を構成する際に、基板上に互いに平行に設けられた帯状の複数の下部電極と、該下部電極に交差するように、該下部電極上に互いに平行に設けられた帯状の複数の上部電極を有し、該下部電極と該上部電極とが交差する位置である各クロスポイント毎に、該下部電極と該上部電極との間に該両電極に接続されるよう当該単位メモリ素子を設けることは、以下の周知例１ないし３に記載されるように、従来から周知の技術である。
　
（ア）周知例１：特開平８−２９３５８５号公報には、図１ないし３とともに、以下の事項が記載されている。
「【０００８】本発明は、互いに異種の導電性材料で構成される２つの膜の間に電流を流したときに生じる現象、特に導電性材料を構成する原子等が電流の影響で移動したときには抵抗値が変化するという従来好ましくないとされていた現象に着目してなされたものであり、その目的は、抵抗値の変化という現象を記憶機能として利用することにより、各種のメモリとして応用が可能なまったく新しい記憶装置を提供することにある。」
「【００４６】
【発明の実施の形態】
（第１の実施形態）まず、第１の実施形態について、図１，図２（ａ），（ｂ）及び図３を参照しながら説明する。
【００４７】図１は、第１の実施形態に係る記憶装置の斜視図、図２（ａ），（ｂ）はそれぞれ当該記憶装置の平面図及び断面図である。
【００４８】アルミナ，ガラス等の絶縁性基板１の上には、第１の導電性部材である第１のアルミニウム配線２が設けられている。この第１のアルミニウム配線２は、例えば５００ｎｍ程度の厚みと５００ｎｍ程度の幅とを有し１μｍ以下のピッチで互いに平行に並ぶ多数の細線により構成されている。絶縁性基板１及び第１のアルミニウム配線２の上には、層間絶縁膜となる厚みが１０００ｎｍ程度のシリコン酸化膜３が堆積されており、該シリコン酸化膜３の上に第２の導電性部材である第２のアルミニウム配線６が形成されている。この第２のアルミニウム配線６は、上記第１のアルミニウム配線２とほぼ同じ厚みと幅とを有し、かつ第１のアルミニウム配線２のピッチと同程度のピッチで、第１のアルミニウム配線２と直交する方向に延びる多数の細線で構成されている。そして、図２（ａ）に示す平面状態における第１のアルミニウム配線２と第２のアルミニウム配線６との各交点には、抵抗変化部材であるユニットセルＭc が介設されている。このユニットセルＭc は、シリコン酸化膜３に形成された開口部８内に順次堆積されたタングステン電極４とその上のアルミニウム電極５との積層膜からなる。タングステン電極４，アルミニウム電極５の厚みは、いずれも４００ｎｍ程度である。また、上記アルミニウム電極５はほぼ純アルミニウムに近い組成を有し、第１，第２アルミニウム配線２，６は、いずれもシリコンを０．５％程度含んでいる。」
　
（イ）周知例２：特開２０００−１０６４６２号公報には、図１及び１２ないし１５とともに、以下の事項が記載されている。
「【０００１】
【発明の属する技術分野】本発明は、強磁性トンネル接合を用いた磁気素子と、それを用いた磁気メモリ、磁気センサ、磁気ヘッドに関する。
【０００２】
【従来の技術】薄い絶縁体層（誘電体層）で隔てられた 2つの強磁性層からなる強磁性トンネル接合においては、強磁性層を電極としてバイアス電圧を印加するとトンネル電流が流れる。このときのトンネル抵抗は、 2つの強磁性層の磁化の成す相対角度に依存して変化する。具体的には、 2つの強磁性層の磁化が反平行のときにトンネル抵抗は最大値をとり、平行のときに最小値をとる。このようなトンネル抵抗の変化によって、いわゆる磁気抵抗効果（ＭＲ）が得られる。従って、 2つの強磁性層に例えば保磁力の異なる強磁性体を用いれば、外部磁場の変化を抵抗変化として検出することができる。」
「【００１０】本発明はこのような課題に対処するためになされたもので、大きな磁気抵抗比を得ることができ、かつ大きな抵抗をもつために相対的に大きな出力電圧が得られる強磁性トンネル接合のバイアス電圧に対する磁気抵抗比の依存性、また温度に対する磁気抵抗比の依存性を改善することによって、実用性を高めた磁気素子を提供することを目的としており、さらにはそのような磁気素子を用いることによって、特性および実用性の向上を図った磁気メモリおよび磁気センサを提供することを目的としている。」
「【００１９】
【発明の実施の形態】以下、本発明を実施するための形態について説明する。
【００２０】図１は本発明の磁気素子の一実施形態の概略構造を示す断面図である。同図において、１は第１の強磁性層２／トンネル障壁層３／第２の強磁性層４の 3層積層構造を有する強磁性トンネル接合である。第１および第２の強磁性層２、４には、それぞれリード電極５、６が接続されている。図中符合７は基板、８は絶縁層である。」
「【００６０】磁気メモリ（ＭＲＡＭ）の具体的な形態としては、例えば図１２および図１３に示すように、ＣＭＯＳトランジスタ２１上に本発明の磁気素子、すなわち強磁性トンネル接合素子２２を作製した構造が挙げられる。これらの図において、２３、２４はワードライン、２５はビットラインである。また、図１４および図１５に示すように、強磁性トンネル接合素子２２の下部または上部にダイオード２６を接触させて配置し、これらを交差させたワードライン２３とビットライン２５との各交点位置に配置した構造を採用することもできる。」
　
（ウ）周知例３：特開２００１−１２７２６３号公報には、図２ないし５とともに、以下の事項が記載されている。
「【０００６】
【課題を解決するための手段】上記目的を達成するために、この発明の第１の発明は、室温下において少なくとも２つ以上の安定した相を有する相変化薄膜と、相変化薄膜に直列に接続されたスイッチ素子とからなるメモリセルを有することを特徴とする不揮発性メモリである。
【０００７】この第１の発明において、典型的には、メモリセルに、スイッチ素子のしきい値電圧以上の電圧を印加して電流を流すことにより、相変化薄膜の相を変化可能に構成されている。そして、この第１の発明による不揮発性メモリは、相変化薄膜の相を変化させることにより、メモリセルに情報を書き込み可能に構成されている。
【０００８】この第１の発明において、典型的には、相変化薄膜の相の状態に応じて、相変化薄膜の電気抵抗が互いに相違するように構成されている。そして、好適には、メモリセルにスイッチ素子のしきい値電圧以上の電圧を印加することにより、相変化薄膜に流れる電流の相違に基づいて、メモリセルから情報を読み出すことができるように構成されている。
【０００９】この第１の発明において、不揮発性メモリは、典型的には、ストライプ状に配列された下部電極と、ストライプ状で長手方向が下部電極の長手方向に対してほぼ垂直な方向に配列された上部電極とを有し、上部電極と下部電極とによりメモリセルに電圧を印加可能に構成されている。そして、好適には、下部電極と上部電極とが交差する部分の、上部電極と下部電極との間に、メモリセルが設けられている。」
「【００２０】図２はメモリセルアレイの一部を示す平面図、図３は図２のＩＩＩ−ＩＩＩ線に沿っての断面図、図４は図２のＩＶ−ＩＶ線に沿っての断面図、図５は図２のＶ−Ｖ線に沿っての断面図である。
【００２１】図２、図３、図４および図５に示すように、第１の半導体薄膜１および第２の半導体薄膜２が積層された一方の面上に、選択的に設けられた導電性断熱膜３、相変化薄膜４および導電性断熱膜５を介して、上部電極６が互いに平行に延在して設けられている。第１の半導体薄膜１の他方の面上に下部電極７が互いに平行に延在して設けられている。上部電極６と下部電極７とは、それらの長手方向がそれぞれ互いに直交するように設けられている。上部電極６と下部電極７とが平面的に交差する部分の第１の半導体薄膜１には、選択的にｎ+ 型領域８が設けられている。また、上部電極６と下部電極７とが平面的に交差する部分の第２の半導体薄膜２には、選択的にｐ+ 型領域９が設けられている。これらのｎ+ 型領域８とｐ+ 型領域９とによりｎｐ接合が構成されている。このｎｐ接合は、相変化薄膜４に電圧を印加する際のスイッチ素子となる。」
　
  したがって、引用発明における「導電層２６」と「上部電極アレイ」の構成に換えて、上記周知の上部電極及び下部電極の構成を採用し、補正後の発明のように、
「ａ）基板と、
　ｂ）該基板上に互いに平行に設けられた帯状の複数の下部電極と、
　ｃ）該下部電極に交差するように、該下部電極上に互いに平行に設けられた帯状の複数の上部電極と、
　ｄ）該下部電極と該上部電極とが交差する位置である各クロスポイント毎に設けられ、該下部電極と該上部電極との間に該両電極に接続されるよう配置された複数のアクティブ層と、」「を含」む構成とすることは、当業者が容易になし得たことである。
　よって、上記相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（３−５−２）相違点２について
　マトリックス状に配置された単位メモリ素子を配置したメモリ装置において、単位メモリ素子同士を絶縁する絶縁材料を形成することは、上記周知例１及び２に記載されるように、従来から周知の技術である。
　 したがって、引用発明において、「ペロブスカイト構造を有するＣＭＲあるいはＨＴＳＣの材料からなり、電気抵抗アレイを形成するようにエッチされたメモリユニット」同士を絶縁する絶縁材料を設けることにより、補正後の発明のように、「複数の該アクティブ層同士を絶縁する絶縁材料と、を含」む構成とすることは、当業者が容易になし得たことである。
　よって、上記相違点２は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（３−６）独立特許要件についてのまとめ
　以上、検討したとおり、補正後の発明と刊行物発明との相違点は、周知技術を勘案することにより、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際、独立して特許を受けることができない。
　
（４）補正の却下についてのむすび
　本件補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成２１年１２月２８日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし１９に係る発明は、平成２１年１月２１日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１９に記載されている事項により特定されるとおりのものであって、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その特許請求の範囲の請求項１に記載されている事項により特定される上記２．（１）の補正前の請求項１として記載したとおりのものである。
　
４．刊行物に記載された発明
　これに対して、原査定の拒絶の理由に引用された刊行物には、上において検討したとおり、上記２．（３−３−１）に記載したとおりの事項及び上記２．（３−３−２）において認定したとおりの発明（刊行物発明）が記載されているものと認められる。
　
 ５．判断
　上記２．（２）において検討したとおり、補正後の請求項１は、補正前の請求項１に係る発明における発明特定事項である「アクティブ層」が「ペロブスカイト材料で構成されている」点について、「その抵抗変化により情報が記録されるようペロブスカイト材料で構成されている」と限定したものである。逆に言えば本件補正前の請求項１に係る発明（本願発明）は，補正後の発明から上記の限定をなくしたものである。
　そうすると、上記２（３）において検討したように、補正後の発明が，引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、当然に当業者が容易に発明をすることができたものといえる。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。