【事件の表示】
　特願２００２−　１４８４４「絶縁膜上のシリコン構造を有する半導体素子及びその製造方法」拒絶査定不服審判事件〔平成１４年１０月　４日出願公開、特開２００２−２８９８７２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１４年１月２３日（パリ条約による優先権主張２００１年３月１２日、大韓民国）の出願であって、平成１９年４月４日付けで手続補正がなされ、同年６月２９日付けで拒絶査定がなされ、それに対して、同年１０月１日に拒絶査定に対する審判請求がなされるともに、同日付けで手続補正がなされ、その後当審において、平成２２年３月１０日付けで審尋がなされたものである。
　
２．平成１９年１０月１日付けの手続補正について
【補正の却下の決定の結論】
　平成１９年１０月１日付けの手続補正を却下する。
　
【理由】
（１）補正の内容
　平成１９年１０月１日付けの手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１及び請求項９を、補正後の特許請求の範囲の請求項１及び請求項９に補正するものであり、補正前後の特許請求の範囲の請求項１及び請求項９は、以下のとおりである。
　
（補正前）
「【請求項１】
　絶縁膜と、
　前記絶縁膜上に形成された第１導電型の孤立されたシリコン領域と、
　前記孤立されたシリコン領域の一端部に形成された第２導電型のソース領域と、
　前記孤立されたシリコン領域の他端部で前記ソース領域と離隔されるように形成された第２導電型のドレーン領域と、
　前記ソース領域及びドレーン領域間に配され、上部にチャンネルが形成されうる孤立されたボディ領域と、
　前記ソース領域及び前記孤立されたボディ領域と接続されるように形成された第１導電型のボディコンタクト領域と、
　前記ソース領域及び前記ボディコンタクト領域の上部に形成された導電層と、
　前記ソース領域の上部の導電層のコンタクト領域と接触されるように形成されたソース電極とを備え、
　前記ボディコンタクト領域は、前記ソース領域の両側面に形成されることを特徴とする絶縁膜上のシリコン構造（ＳＯＩ）を有する半導体素子。」
「【請求項９】
　絶縁膜上に第１導電型のシリコン膜が形成された絶縁膜上の構造体を用意する段階と、
　前記シリコン膜を取り囲むアイソレーション膜を形成し、前記絶縁膜上の孤立されたシリコン領域を形成する段階と、
　前記孤立されたシリコン領域の一部の表面を覆うゲート絶縁膜を形成する段階と、
　前記ゲート絶縁膜上にゲート導電膜を形成する段階と、
　前記ゲート導電膜により露出された孤立されたシリコン領域に第２導電型のソース領域及びドレーン領域を形成し、前記ソース領域及びドレーン領域間の孤立されたボディ領域を限定する段階と、
　前記ソース領域の側面及び前記孤立されたボディ領域に接続されるように第１導電型のボディコンタクト領域を形成する段階と、
　前記ソース領域及びボディコンタクト領域の表面に導電層を形成する段階と、
　前記ソース領域の上部の導電層と接続されるソース電極を形成する段階とを備え、
　前記ボディコンタクト領域は、前記ソース領域の両側面に形成されることを特徴とするＳＯＩ構造を有する半導体素子の製造方法。」
　
（補正後）
「【請求項１】
　絶縁膜と、
　前記絶縁膜上に形成された第１導電型の孤立されたシリコン領域と、
　前記孤立されたシリコン領域の一端部に形成された第２導電型のソース領域と、
　前記孤立されたシリコン領域の他端部で前記ソース領域と離隔されるように形成された第２導電型のドレーン領域と、
　前記ソース領域及びドレーン領域間に配され、上部にチャンネルが形成されうる孤立されたボディ領域と、
　前記ソース領域及び前記孤立されたボディ領域と接続されるように形成された第１導電型のボディコンタクト領域と、
　前記ソース領域及び前記ボディコンタクト領域の上部に形成された導電層と、
　前記ソース領域の上部の導電層のコンタクト領域と接触されるように形成されたソース電極とを備え、
　前記ボディコンタクト領域は、前記ソース領域の両側面の全体にかけて形成されることを特徴とする絶縁膜上のシリコン構造（ＳＯＩ）を有する半導体素子。」
「【請求項９】
　絶縁膜上に第１導電型のシリコン膜が形成された絶縁膜上の構造体を用意する段階と、
　前記シリコン膜を取り囲むアイソレーション膜を形成し、前記絶縁膜上の孤立されたシリコン領域を形成する段階と、
　前記孤立されたシリコン領域の一部の表面を覆うゲート絶縁膜を形成する段階と、
　前記ゲート絶縁膜上にゲート導電膜を形成する段階と、
　前記ゲート導電膜により露出された孤立されたシリコン領域に第２導電型のソース領域及びドレーン領域を形成し、前記ソース領域及びドレーン領域間の孤立されたボディ領域を限定する段階と、
　前記ソース領域の側面及び前記孤立されたボディ領域に接続されるように第１導電型のボディコンタクト領域を形成する段階と、
　前記ソース領域及びボディコンタクト領域の表面に導電層を形成する段階と、
　前記ソース領域の上部の導電層と接続されるソース電極を形成する段階とを備え、
　前記ボディコンタクト領域は、前記ソース領域の両側面の全体にかけて形成されることを特徴とするＳＯＩ構造を有する半導体素子の製造方法。」
　
（２）新規事項の追加の有無について
（２−１）本件補正は、補正前の請求項１及び請求項９にそれぞれ記載された「前記ボディコンタクト領域は、前記ソース領域の両側面に形成される」を、補正後の請求項１及び請求項９にそれぞれ記載された「前記ボディコンタクト領域は、前記ソース領域の両側面の全体にかけて形成される」と補正するものであるが、「前記ボディコンタクト領域は、前記ソース領域の両側面の全体にかけて形成される」ことは、本願の願書に最初に添付した明細書又は図面（以下「当初明細書等」という。）に記載されておらず、また、本願の当初明細書等の記載から自明な事項でもなく、本願の当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係においても、新たな技術的事項を導入するものである。
　
（２−２）なお、上記補正の根拠について、審判請求人は、平成１９年１０月１日付け審判請求書において、「請求項１の『前記ボディコンタクト領域は、前記ソース領域の両側面
の全体にかけて
　
ア　本願に係る発明によるＳＯＩ構造を有する半導体素子であって、図４Ａ〜４Ｄに記載されたものについてみると、図４Ａによれば、ソース領域４３０の両側面のそれぞれに対して、ｐ+型ボディコンタクト領域４６１、４６２が形成されているが、ソース領域４３０の側面の内、ゲート導電膜５００寄りの側面端部には、ゲート導電膜５００の一部（紙面左右方向への張り出し部分）が、ソース領域４３０に対して平面視で接するように形成されている。
　
イ　また、本願の当初明細書等には、本願に係る発明によるＳＯＩ構造を有する半導体素子であって、ｐ+型ボディコンタクト領域がｎ+ソース領域の片側にのみ形成されたという点で、図４Ａに記載されたものと異なる実施形態である図２Ａ〜図２Ｄに記載されたものの構成及びその製造方法について、次の記載がある。
　
「【００２１】　図２Ａは、本発明によるＳＯＩ構造を有する半導体素子、例えばＳＯＩ構造を有するｎ型トランジスターの一例を示したレイアウト図である。そして、図２Ｂ、図２Ｃ及び図２Ｄは各々図２ＡのIIＢ−IIＢ’線、IIＣ−IIＣ’線及びIIＤ−IIＤ’線断面図である。　【００２２】　図２Ａないし図２Ｄを参照すれば、ｐ-型の半導体基板１００上に絶縁膜１１０が形成され、
この絶縁膜１１０上に単結晶シリコン膜よりなる孤立されたｐ
-
型シリコン領域１２０が与えられる。前記孤立されたｐ
-
型シリコン領域１２０内にはｎ
+
型ソース領域１３０、ｎ
+
型ドレーン領域１４０及びｐ
-
型ボディ領域１５０が形成される。ｐ
-
型ボディ領域１５０は孤立されて存在し、上部にチャンネルが形成されうる。前記ｎ
+
型ソース領域１３０及び孤立されたｐ
-
型ボディ領域１５０の隣りには、ｐ
+
型ボディコンタクト領域１６０が形成される。すなわち、ｐ
+
型ボディコンタクト領域１６０は、ｎ
+
型ソース領域１３０の一側面と接触されると共に、孤立されたｐ
-
型ボディ領域１５０の一端部にも接触される。
「【００３２】　以下、図２Ａないし図２Ｄを参照し、本発明によるＳＯＩ構造を有する半導体素子の製造方法について説明する。　【００３３】　先ず、シリコンよりなるｐ-型半導体基板１００上に絶縁膜１１０を形成する。この時、前記絶縁膜１１０は、酸化膜でありうる。次に、
絶縁膜１１０上にｐ
-
型シリコン領域１２０を形成する
ｎ
+
型ソース領域１３０及びｎ
+
型ドレーン領域１４０が形成される領域、すなわち、ゲート導電膜２００の両側を露出させるマスク膜パターン及びゲート導電膜２００をイオン注入マスクとしてｎ型不純物イオンを注入する。
ｐ
+
型ボディコンタクト領域１６０が形成される領域、ｎ
+
型ソース領域１３０が形成される領域の一側面を露出させるマスク膜パターン及びゲート導電膜２００をイオン注入マスクとしてｐ型不純物イオンを注入する。
　
　ここで、本願の当初明細書等の上記の記載によれば、ｎ＋型ソース領域１３０の一側面には、ｐ＋ボディコンタクト領域１６０が形成されるが、ゲート導電膜２００に覆われたｐ−型シリコン領域１２０には、ｐ＋ボディコンタクト領域１６０を形成するためのｐ型不純物イオンは注入されておらず、孤立されたｐ−ボディ領域１５０が残存しているから、ｎ＋型ソース領域１３０の側面のうちゲート導電膜５００寄りの部分には、ｐ＋ボディコンタクト領域１６０ではなく、孤立されたｐ−ボディ領域１５０が形成されることになる。
　
ウ　そして、本願の当初明細書等には、上記アの図４Ａ〜４Ｄに記載されたＳＯＩ構造を有する半導体素子について、次の記載がある。
　「【００３６】　一方、図４Ａないし図４Ｄに示されたように、本発明の他の実施形態によるＳＯＩ構造を有する半導体素子の製造方法は、以上説明の実施形態による半導体素子の製造方法とほとんど同様である。ただ異なる点は、
ｐ
+
型ボディコンタクト領域４６０の形成のためにｐ型不純物イオンを注入する時、イオン注入マスクとして使われるマスク膜パターンとしてｎ
+
型ソース領域４３０の両側面を露出させるマスク膜パターンを使うということである。
　
　そうすると、上記イで検討したとおり、上記のアの図４Ａ〜４Ｄに記載されたＳＯＩ構造を有する半導体素子においても、ソース領域４３０の側面の内、ゲート導電膜５００寄りの部分には、ｐ＋ボディコンタクト領域４６１，４６２ではなく、孤立されたｐ−ボディ領域４５０が残存しているから、「図４Ａにおいてボディコンタクト領域がソース領域の両側面のそれぞれに対して、側面全体にわたって形成されていることに基づくものであ」るという請求人の主張は首肯できない。
　
（２−３）以上によれば、本件補正における、補正前の請求項１及び請求項９にそれぞれ記載された「前記ボディコンタクト領域は、前記ソース領域の両側面に形成される」を、補正後の請求項１及び請求項９にそれぞれ記載された「前記ボディコンタクト領域は、前記ソース領域の両側面の全体にかけて形成される」とする補正は、本願の当初明細書等に記載した事項の範囲内においてしたものではないから、本件補正は、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下「特許法第１７条の２第３項」という。）に規定する要件を満たしていない。
　
（３）補正の目的の適否について
（３−１）上記（２）において検討したとおり、本件補正は特許法第１７条の２第３項に規定する要件を満たしていないが、仮に本件補正が当該要件を満たすものであるとした場合に、本件補正が、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）の規定を満たしているか否かについて、一応検討する。
　
（３−２）補正前の請求項１及び請求項９における「前記ボディコンタクト領域は、前記ソース領域の両側面に形成される」を、補正後の請求項１及び請求項９における「前記ボディコンタクト領域は、前記ソース領域の両側面の全体にかけて形成される」とする補正は、「両側面に形成される」を「両側面の全体にかけて形成される」と限定的に減縮する補正であり、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　
（４）独立特許要件について
（４−１）検討の前提
　上記（２）において検討したとおり、本件補正は特許法第１７条の２第３項に規定する要件を満たしていないが、仮に本件補正が当該要件を満たすものであるとした場合には、上記（３）において検討したとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものを含むものであるから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項の規定に適合するか否かについて、一応検討する。
　
（４−２）補正後の請求項１に係る発明
　本件補正による補正後の請求項１ないし１５に係る発明は、平成１９年１０月１日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１５に記載された事項により特定されるとおりのものであって、そのうちの補正後の請求項１に係る発明（以下「補正後の発明」という。）は、その特許請求の範囲の請求項１に記載された事項により特定される上記２．（１）の補正後の請求項１として記載したとおりのものである。
　
（４−３）引用刊行物に記載された発明
（４−３−１）原査定の拒絶の理由に引用された、本願の優先権主張の日前である平成１２年１１月３０日に国内において頒布された刊行物である特開２０００−３３２２５０号公報（以下「引用刊行物」という。）には、図１、８、９、１０、２３及び２５とともに、以下の記載がある。（なお、下線は、当審において、特に強調する点に付与したものである。以下同様。）
　
「【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方法に関し、特に
ＳＯＩ（Silicon On InsulatorまたはSemiconductor On Insulator）構造の半導体層を有する半導体装置およびその製造方法に関する
「【００１１】
図２５は、上記のトランジスタのボディ部分の電位をソース電位に固定した半導体装置の平面図であり、例えばデザインルールが１．０μｍの世代の半導体装置に対して開発されたレイアウトである。
【００１２】
上記の半導体装置において、ソース領域Ｓの端部２か所に、第１導電型の不純物を高濃度に含有して第１導電型となったボディ取り出し電極Ｂ１，Ｂ２が形成されている。第１導電型のボディ取り出し電極Ｂ１，Ｂ２は、トランジスタのソース・ドレイン領域を除いた半導体層部分であるトランジスタの第１導電型のボディ部分に接続しており、さらに第２導電型のソース領域Ｓとは隣接して形成されており、ｐｎ接合を形成する。このｐｎ接合は、不純物濃度がともに高い場合には、この接合は良好な整流特性は示さず、抵抗体に近い電流−電圧特性を示す。従って、トランジスタのボディ部分が、ボディ取り出し電極Ｂ１，Ｂ２を介してソース領域Ｓに接続し、これによりトランジスタのボディ部分の電位がソース電位に固定されることになる。
「【００４４】第１実施形態
図１（ａ）は本実施形態に係る半導体装置の平面図である。
素子分離絶縁膜Ｉ（２０）により分離されたＳＯＩ構造を有する第１導電型（ｐ型）の第１半導体層ＳＯＩ（１０）上にゲート電極Ｇ（３０）が形成されており、その両側部の半導体層ＳＯＩ中が第２導電型（ｎ
+
 型）のソース領域Ｓおよびドレイン領域Ｄとなって、ｎチャネル型のＭＯＳＦＥＴが構成されている。
【００４５】
上記の少なくとも第１半導体層ＳＯＩのソース領域Ｓおよびドレイン領域Ｄを除くボディ部分から、第１導電型（ｐ型）の第２半導体層Ｊ（１０’）が張り出して形成されている。
ゲート電極の側部における第２半導体層中に第１半導体層よりも第１導電型の不純物を高濃度に含有する第１導電型（ｐ
+
 型）のボディ取り出し電極Ｂが形成されている。ここで、ボディ取り出し電極Ｂは、ソース領域Ｓと重なり領域を有しており、ｐｎ接合を形成する。
トランジスタのボディ部分が、ボディ取り出し電極Ｂを介してソース領域Ｓに接続し、これによりトランジスタのボディ部分の電位がソース電位に固定されることになる。
【００４６】図１（ｂ）は図１（ａ）中のＸ−Ｘ’における断面図である。支持基板１の張り合わせ面の上面に、例えば酸化シリコンからなる層間絶縁膜２０が形成されており、その上層にＳＯＩ構造のｐ型シリコン活性層である第１半導体層（ＳＯＩ層）１０が形成されている。第１半導体層１０の上層に、例えば酸化シリコンからなるゲート絶縁膜２１を介して、例えばポリシリコン層３０ａおよびタングステンシリサイド層３０ｂの積層体であるポリサイド構造のゲート電極３０が形成されており、その上層に酸化シリコンのオフセット絶縁膜２２が形成されている。ゲート電極３０の両側部には例えば酸化シリコンのサイドウォール絶縁膜２３が形成されている。
ゲート電極３０の両側部のサイドウォール絶縁膜２３の下部における第１半導体層１０中には、ｎ型の導電性不純物を低濃度に含有するｎ型低濃度拡散層（第１不純物領域）１１が形成され、その両側部には低濃度拡散層１１に接続してｎ型の導電性不純物を高濃度に含有するｎ
+ 
型の高濃度拡散層（第２不純物領域）１３が形成され、ＬＤＤ（Lightly Doped Drain ）構造のソース・ドレイン領域が形成されている。
【００４７】上記のトランジスタを被覆して、
全面に
層間絶縁膜２４が形成されて
高濃度拡散層１３に達するコンタクトホールが開口されて
埋め込みプラグ３１が埋め込まれ
【００４８】図１（ｃ）は図１（ａ）中のＹ−Ｙ’における断面図である。上記と同様に、
支持基板１の張り合わせ面の上面に、例えば酸化シリコンからなる層間絶縁膜２０が形成されており、その上層に上記の第１半導体層１０の少なくともソース領域Ｓおよびドレイン領域Ｄを除くボディ部分から、第１導電型（ｐ型）の第２半導体層１０’が張り出して形成されている。
ゲート電極３０の側部における第２半導体層１０’中に第１半導体層１０よりも第１導電型の不純物を高濃度に含有する低濃度不純物領域１２と低濃度不純物領域１２よりもさらに高濃度な高濃度不純物領域１４からなる第１導電型（ｐ
+ 
型）のボディ取り出し電極が形成されている。
【００４９】上記の半導体装置において、
トランジスタのソース領域の高濃度不純物領域１３と、ボディ取り出し電極の高濃度不純物領域１４が重なり領域を有しており、抵抗体に近い電流−電圧特性を示すｐｎ接合を形成するので、これによりトランジスタのボディ部分がボディ取り出し電極を介してソース領域に接続し、ソース電位に固定されることになる。
【００５０】さらに、上記の第１半導体層と第２半導体層のレイアウトは、Ｔゲート構造とせずにボディ取り出し電極をソース領域に接続して配置することができ、バルクシリコン基板に形成されたトランジスタのレイアウトから変更が小さく、さらにレイアウト面積の増大を抑制して、ボディ取り出し電極を配置することができる。」
「【００６２】第２実施形態
図９（ａ）は本実施形態に係る半導体装置の平面図であり、図９（ｂ）および図９（ｃ）はそれぞれ図９（ａ）中のＸ−Ｘ’、Ｙ−Ｙ’における断面図である。
本実施形態に係る半導体装置は、実質的に第１実施形態に係る半導体装置と同様であるが、第１半導体層ＳＯＩ（１０）中の高濃度不純物領域１３の上層と第２半導体層Ｊ（１０’）中の高濃度不純物領域１４の上層に、自己整合的にコバルトシリサイド、タングステンシリサイドあるいはタンタルシリサイドなどの高融点シリサイド層Ｃ（１５）が形成されていることが異なる。
【００６３】上記の本実施形態に係る半導体装置は、トランジスタのソース領域の高濃度不純物領域１２と、ボディ取り出し電極の高濃度不純物領域１４がともにその上層に形成された高融点金属シリサイド層Ｃ（１５）に接続しており、第１実施形態に係る半導体装置と同様に、トランジスタのボディ部分がボディ取り出し電極を介してソース領域に接続し、ソース電位に固定されることになる。
本実施形態に場合、高融点金属シリサイド層Ｃ（１５）により接続するので、ｐｎ接合により接続する第１実施形態よりも、電位差を小さくしてより確実にトランジスタのボディ部分をソース領域に接続することができる。従って、ドレイン電流のキンクの発生を抑制し、寄生バイポーラ効果によるドレイン耐圧の向上を図ることができる。
【００６４】
上記の半導体装置の製造方法について図面を参照して以下に説明する。
【００６５】次に、図１０（（ａ）は平面図、（ｂ）および（ｃ）はそれぞれ（ａ）中のＸ−Ｘ’、Ｙ−Ｙ’における断面図）に示すように、例えば希フッ酸などのウェットエッチングによりシリコン層表面の自然酸化膜を除去する前処理を行った後、
例えば基板温度が４５０℃のスパッタリング法によりコバルトなどの高融点金属を１０ｎｍの膜厚で堆積させ、
第１アニール処理によるシリサイド化、
未反応コバルトの除去、
第２アニール処理によるシリサイド層の緻密化を行い、第１半導体層ＳＯＩ（１０）中の高濃度不純物領域１３の上層と第２半導体層Ｊ（１０’）中の高濃度不純物領域１４の上層に、自己整合的にコバルトシリサイドなどの高融点金属シリサイド層Ｃ（１５）を形成する。
【００６６】
以降の工程としては、第１実施形態と同様にして、層間絶縁膜２４を形成し、第１半導体層ＳＯＩ（１０）においては高濃度不純物領域１３に達するコンタクトホール（ソースコンタクトＳＣおよびドレインコンタクトＤＣ）を開口し、
各コンタクトホール内をタングステンプラグ（３１，３３）などにより埋め込み、
「【００９９】第６実施形態
図２３（ａ）は、本実施形態に係る半導体装置であるゲートアレイの１対のトランジスタに相当する領域の平面図である。第３実施形態と実質的に同様であるが、ボディ取り出し電極に対してコンタクトをとることが必要でないことから、可能な限り第２半導体層の面積を狭めたことが異なる。上記のレイアウトは、第２半導体層の面積を狭めることにより拡散層容量をさらに低減することができる。
【０１００】上記の本実施形態に半導体装置は、１対のトランジスタのボディにそれぞれ接続するボディ取り出し電極Ｂ１，Ｂ２がトランジスタのソース領域Ｓと重なる領域を有して接続してｐｎ接合を形成しており、トランジスタのボディ部分をソース領域に接続することができる。従って、ドレイン電流のキンクの発生を抑制し、寄生バイポーラ効果によるドレイン耐圧の向上を図ることができる。
【０１０１】また、
図２３（ｂ）に示すように、１対のトランジスタのボディにボディ取り出し電極Ｂ１，Ｂ２，Ｂ３，Ｂ４をそれぞれ複数個設け、重なり領域Ｖ１，Ｖ２，Ｖ３，Ｖ４によりそれぞれソース領域Ｓに接続することができる。
「【０１０４】
本発明は、上記の実施の形態に限定されない。例えば、トランジスタのレイアウトや、ボディ取り出し電極の形状は、設計する半導体装置あるいはそのデザインルールに合わせて適宜変更することができる。
　
（４−３−２）以上から、引用刊行物の第２実施形態（図９）には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「素子分離絶縁膜Ｉ（２０）により分離されたＳＯＩ構造を有する第１導電型（ｐ型）の第１半導体層ＳＯＩ（１０）の両側部の半導体層ＳＯＩ中が第２導電型（ｎ+ 型）のソース領域Ｓおよびドレイン領域Ｄとなっている、ｎチャネル型のＭＯＳＦＥＴであって、
　前記ソース領域Ｓおよび前記ドレイン領域Ｄは、ｎ型低濃度拡散層（第１不純物領域）１１と低濃度拡散層１１に接続してｎ型の導電性不純物を高濃度に含有するｎ+ 型の高濃度拡散層（第２不純物領域）１３から構成されたＬＤＤ構造からなり、
　第１半導体層ＳＯＩ（１０）の前記ソース領域Ｓおよびドレイン領域Ｄを除くボディ部分から、第１導電型（ｐ型）の第２半導体層Ｊ（１０’）が張り出して形成されており、ゲート電極の側部における前記第２半導体層中に、第１半導体層よりも第１導電型の不純物を高濃度に含有する第１導電型（ｐ+ 型）のボディ取り出し電極Ｂが形成されており、
　ソース領域Ｓおよびドレイン領域Ｄ中の高濃度不純物領域１３の上層と第２半導体層Ｊ（１０’）中の高濃度不純物領域１４の上層に、自己整合的に高融点金属シリサイド層Ｃ（１５）が形成されており、
　全面に形成された層間絶縁膜２４に、高濃度拡散層１３に達するコンタクトホールが開口されて、埋め込みプラグ３１が埋め込まれたｎチャネル型のＭＯＳＦＥＴ。」
　
（４−４）対比
（４−４−１）刊行物発明の「素子分離絶縁膜Ｉ（２０）」、「第１導電型（ｐ型）の第１半導体層ＳＯＩ（１０）」、「高融点金属シリサイド層Ｃ（１５）」、「埋め込みプラグ３１」及び「ｎチャネル型のＭＯＳＦＥＴ」は、各々補正後の発明の「絶縁膜」、「第１導電型の孤立されたシリコン領域」、「導電層」、「ソース電極」及び「半導体素子」に相当する。
　
（４−４−２）刊行物発明の「第２導電型（ｎ+ 型）のソース領域Ｓ」及び「第２導電型（ｎ+ 型）の」「ドレイン領域Ｄ」は、各々補正後の発明の「第２導電型のソース領域」及び「第２導電型のドレーン領域」に相当する。
　
（４−４−３）刊行物発明において、「ソース領域Ｓ」と「ドレイン領域Ｄ」に挟まれた「第１導電型（ｐ型）の第１半導体層ＳＯＩ（１０）」は、補正後の発明における「孤立されたボディ領域」に相当する。そして、刊行物発明において、「ソース領域Ｓ」と「ドレイン領域Ｄ」に挟まれた「第１導電型（ｐ型）の第１半導体層ＳＯＩ（１０）」の上部に、チャネルが形成されうることは明らかである。
　
（４−４−４）引用刊行物の「【００４８】・・・第１半導体層１０の少なくともソース領域Ｓおよびドレイン領域Ｄを除くボディ部分から、第１導電型（ｐ型）の第２半導体層１０’が張り出して形成されている。・・・ゲート電極３０の側部における第２半導体層１０’中に第１半導体層１０よりも第１導電型の不純物を高濃度に含有する低濃度不純物領域１２と低濃度不純物領域１２よりもさらに高濃度な高濃度不純物領域１４からなる第１導電型（ｐ+ 型）のボディ取り出し電極が形成されている。・・・【００４９】・・・トランジスタのソース領域の高濃度不純物領域１３と、ボディ取り出し電極の高濃度不純物領域１４が重なり領域を有しており、抵抗体に近い電流−電圧特性を示すｐｎ接合を形成するので、これによりトランジスタのボディ部分がボディ取り出し電極を介してソース領域に接続し、ソース電位に固定されることになる。」という記載から、「第１導電型（ｐ型）の第２半導体層（１０’）」及び「ゲート電極３０の側部における第２半導体層１０’中に」形成された「第１半導体層１０よりも第１導電型の不純物を高濃度に含有する低濃度不純物領域１２と低濃度不純物領域１２よりもさらに高濃度な高濃度不純物領域１４からなる第１導電型（ｐ+ 型）のボディ取り出し電極」（Ｂ）は、一体となって、「ソース領域の高濃度不純物領域１３」及び「第１半導体層１０の」「ソース領域Ｓおよびドレイン領域Ｄを除くボディ部分」、すなわち「ソース領域Ｓ」と「ドレイン領域Ｄ」に挟まれた「第１半導体層１０」からなる領域と接続されていることは明らかである。
　したがって、刊行物発明の「第１導電型（ｐ+ 型）のボディ取り出し電極Ｂ」は、補正後の発明の「第１導電型のボディコンタクト領域」に対応し、両者は、「前記ソース領域及び前記孤立されたボディ領域と接続されるように形成された」ものであるという点で共通する。
　
（４−４−５）引用刊行物の図９を参照すると、「埋め込みプラグ３１」は、「高融点金属シリサイド層Ｃ（１５）」と接触されるように形成されていることは明らかである。
　
（４−４−６）すると、補正後の発明と刊行物発明とは、
「絶縁膜と、
　前記絶縁膜上に形成された第１導電型の孤立されたシリコン領域と、
　前記孤立されたシリコン領域の一端部に形成された第２導電型のソース領域と、
　前記孤立されたシリコン領域の他端部で前記ソース領域と離隔されるように形成された第２導電型のドレーン領域と、
　前記ソース領域及びドレーン領域間に配され、上部にチャンネルが形成されうる孤立されたボディ領域と、
　前記ソース領域及び前記孤立されたボディ領域と接続されるように形成された第１導電型のボディコンタクト領域と、
　前記ソース領域及び前記ボディコンタクト領域の上部に形成された導電層と、
　前記ソース領域の上部の導電層のコンタクト領域と接触されるように形成されたソース電極とを備える絶縁膜上のシリコン構造（ＳＯＩ）を有する半導体素子。」である点で一致し、次の点で相違する。
　
（相違点）補正後の発明では、「前記ボディコンタクト領域は、前記ソース領域の両側面の全体にかけて形成され」ているのに対して、刊行物発明では、「第１導電型（ｐ+ 型）のボディ取り出し電極Ｂ」の形成箇所に関し、「第１半導体層ＳＯＩ（１０）の」「ソース領域Ｓおよびドレイン領域Ｄを除くボディ部分から」「張り出して形成され」た「第２半導体層Ｊ（１０’）」中の「ゲート電極の側部にお」いて形成されるものの、「ソース領域Ｓ」の両側面の全体にかけて形成されるものではない点。
　
（４−５）判断
　以下、相違点について検討する。
　引用刊行物には、第６実施形態として、「【０１０１】また、
図２３（ｂ）に示すように、１対のトランジスタのボディにボディ取り出し電極Ｂ１，Ｂ２，Ｂ３，Ｂ４をそれぞれ複数個設け、重なり領域Ｖ１，Ｖ２，Ｖ３，Ｖ４によりそれぞれソース領域Ｓに接続することができる。
　さらに、引用刊行物には、従来の技術として、「【００１１】図２５は、上記のトランジスタのボディ部分の電位をソース電位に固定した半導体装置の平面図であり、例えばデザインルールが１．０μｍの世代の半導体装置に対して開発されたレイアウトである。・・・　【００１２】上記の半導体装置において、
ソース領域Ｓの端部２か所に、第１導電型の不純物を高濃度に含有して第１導電型となったボディ取り出し電極Ｂ１，Ｂ２が形成されている。第１導電型のボディ取り出し電極Ｂ１，Ｂ２は、トランジスタのソース・ドレイン領域を除いた半導体層部分であるトランジスタの第１導電型のボディ部分に接続しており、さらに第２導電型のソース領域Ｓとは隣接して形成されており、ｐｎ接合を形成する。
トランジスタのボディ部分が、ボディ取り出し電極Ｂ１，Ｂ２を介してソース領域Ｓに接続し、これによりトランジスタのボディ部分の電位がソース電位に固定されることになる。
　そして、「【０１０４】本発明は、上記の実施の形態に限定されない。例えば、トランジスタのレイアウトや、ボディ取り出し電極の形状は、設計する半導体装置あるいはそのデザインルールに合わせて適宜変更することができる。・・・」という記載をも考慮すると、第２実施形態（図９）に記載されたトランジスタにおいて、第６実施形態（図２３（ｂ））及び従来の技術（図２５）に記載された構造を採用することにより、「第１導電型（ｐ+ 型）のボディ取り出し電極Ｂ」（補正後の発明の「第１導電型のボディコンタクト領域」に相当）をソース領域Ｓの両側面の全体に形成し、それにあわせて、第２半導体層Ｊ（１０’）をソース領域Ｓの両側面の全体にかけて形成することにより、補正後の発明のように、「前記ボディコンタクト領域は、前記ソース領域の両側面の全体にかけて形成され」た構成とすることは、当業者が容易になし得たことである。
　よって、上記相違点は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（４−６）独立特許要件についての纏め
　以上、検討したとおり、補正後の発明と刊行物発明との相違点は、当業者が、容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際、独立して特許を受けることができない。
　したがって、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　
（５）補正の却下についてのむすび
　本件補正は、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項に規定する要件を満たさないものであり、また、仮に、そのような違反がなく、本件補正が、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するとした場合においても、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成１９年１０月１日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし１５に係る発明は、平成１９年４月４日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１５に記載された事項により特定されるとおりのものであって、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その特許請求の範囲の請求項１に記載された事項により特定される上記２．（１）の補正前の請求項１として記載したとおりのものである。
　
４．引用刊行物に記載された発明
　これに対して、原査定の拒絶の理由に引用された引用刊行物には、上において検討したとおり、上記２．（４−３−１）に記載したとおりの事項及び上記２．（４−３−２）において認定したとおりの発明が記載されているものと認められる。
　
５．判断
　上記２．（３）において検討したとおり、補正後の発明は、本願発明を限定的に減縮したものであるところ、上記２．（４）において検討したように、補正後の発明が、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものである以上、本願発明も、当然に引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。