【事件の表示】
　特許第５７７０４１２号発明「電力変換装置」の特許異議申立事件についてされた平成２９年３月１４日付け決定に対し，知的財産高等裁判所において当該決定を取り消す旨の判決（平成２９年（行ケ）第１００８５号）（平成３０年３月２６日）が言い渡され，当該判決は確定したので，さらに審理のうえ，次のとおり決定する。
【結　論】
　特許第５７７０４１２号の請求項１ないし６に係る特許を維持する。
【理　由】
第１　手続の経緯
１　特許第５７７０４１２号の請求項１〜６に係る特許についての出願は，平成２０年１月３１日を出願日とする出願であって，平成２７年７月３日にその特許権の設定登録がされたものである。
２　その後，その特許について，平成２８年２月２４日に特許異議申立人　辰己　雄一（以下，「申立人辰己」という。）により特許異議の申立て（申立番号０１）がなされ，同年２月２５日に特許異議申立人　特許業務法人虎ノ門知的財産事務所（以下，「申立人虎ノ門知的財産事務所」という。）により特許異議の申立て（申立番号０２）がなされ，同年５月２日付けで取消理由が通知され，その指定期間内である同年７月１１日に意見書の提出及び訂正の請求がなされ，同年８月１８日に各申立人から意見書が提出され，同年１０月１７日付けで取消理由（決定の予告）が通知され，その指定期間内である同年１２月１９日に意見書の提出及び訂正の請求（以下「本件訂正」という。）がなされ，平成２９年１月１６日付けで訂正拒絶理由が通知され，その指定期間内である同年２月１６日に意見書が提出され，同年３月１４日付けで一次決定がなされた。
　上記一次決定の結論は，以下のとおりである。
「特許第５７７０４１２号の請求項１ないし６に係る特許を取り消す。」
３　特許権者は，平成２９年４月２６日，知的財産高等裁判所に，一次決定の取消しを求める訴えを提起した（平成２９年（行ケ）第１００８５号）。同裁判所は，平成３０年３月２６日，以下のとおり判決を言渡し，この判決はその後確定した。
「１　特許庁が異議２０１６−７００１５３号事件について平成２９年３月１４日にした決定を取り消す。
　２　訴訟費用は被告の負担とする。」
４　その後，本件特許異議の申立ての審理が再開された。
第２　本件訂正の適否についての判断
１　本件訂正の内容
　本件訂正は，「特許第５７７０４１２号の明細書，特許請求の範囲を本訂正請求書に添付した訂正明細書，訂正特許請求の範囲のとおり，訂正後の請求項１〜６について訂正する」ことを求めるものであり，その訂正の内容は，本件特許に係る願書に添付した明細書及び特許請求の範囲を，次のように訂正するものである（下線は，訂正箇所を示す）。 
（１）訂正事項１ 
 　特許請求の範囲の請求項１に「上記寄生ダイオード（131）は，該寄生ダイオード（131）の順方向電圧が，該寄生ダイオード（131）の立ち上がり電圧を超えるまでは導通しないものであり，該立ち上がり電圧は，上記ユニポーラ素子本体のオン電圧よりも高く」と記載されているのを，「上記寄生ダイオード（131）は，該寄生ダイオード（131）の順方向電圧が，該寄生ダイオード（131）の立ち上がり電圧を超えるまでは導通しないものであり，該立ち上がり電圧よりも，上記ユニポーラ素子本体のオン電圧
の方が全使用範囲において低く
  
（２）訂正事項２ 
 　願書に添付した明細書の段落【０００５】に記載された「上記寄生ダイオード（131）は，該寄生ダイオード（131）の順方向電圧が，該寄生ダイオード（131）の立ち上がり電圧を超えるまでは導通しないものであり，該立ち上がり電圧は，上記ユニポーラ素子本体のオン電圧よりも高く」を「上記寄生ダイオード（131）は，該寄生ダイオード（131）の順方向電圧が，該寄生ダイオード（131）の立ち上がり電圧を超えるまでは導通しないものであり，該立ち上がり電圧よりも，上記ユニポーラ素子本体のオン電圧
の方が全使用範囲において低く
２　訂正の適否 
（１）訂正事項１
　上記訂正事項１は，訂正前の「（寄生ダイオード（131）の）該立ち上がり電圧は，上記ユニポーラ素子本体のオン電圧よりも高く」という，「ユニポーラ素子」が如何なる状態における「ユニポーラ素子のオン電圧」であるのか明りょうでなかった，「ユニポーラ素子のオン電圧」と「寄生ダイオードの立ち上がり電圧」との関係に関する構成を，「全使用範囲における」，「ユニポーラ素子のオン電圧」と「寄生ダイオードの立ち上がり電圧」との関係に関する構成とするものであるから，当該訂正事項１は，特許法第１２０条の５第２項ただし書き第３号に規定する明瞭でない記載の釈明を目的とするものである。 
　また，実質上特許請求の範囲を拡張し，又は変更するものでもないから，特許法第１２０条の５第９項の規定によって準用する第１２６条第６項に適合するものである。
　しかしながら，上記訂正事項１において訂正した事項である，「（寄生ダイオード（131）の）該立ち上がり電圧よりも，上記ユニポーラ素子本体のオン電圧の方が全使用範囲において低く」という構成は，以下のア〜カの事情により，願書に添付した明細書，特許請求の範囲又は図面（以下，それらを総称して「特許明細書等」という。また，願書に添付した明細書については「特許明細書」という。）に記載した事項の範囲内のものとはいえないから，上記訂正事項１は，特許法第１２０条の５第９項で準用する同法第１２６条第５項の規定に違反するものである。
ア　本件訂正の訂正の根拠として示されている，特許明細書の段落【００２４】（本件の出願時における明細書の段落【００２３】）には，図４に関して，「ここで，SiC MOSFET(130)，SiC MOSFET(130)の寄生ダイオード(131)，SiCSBD(132)の電圧‐電流特性の概略を図４に示す。SiC MOSFET(130)は定抵抗特性を示す。SiC SBD(132)の立ち上がり電圧は約１Ｖ，SiC MOSFET(130)の寄生ダイオード(131)の立ち上がり電圧は約３Ｖである。なお，立ち上がり電圧は物性値により決まっており任意に設定できない。」と記載されるのみであり，図４は，一般的なSiC MOSFETの特性を示したものと解釈できる。図４がSiC MOSFETの一般論としての特性を説明するものではなく，本件の実施形態として使用するSiC MOSFETに関するものであるとしても，図４は本件の実施形態として使用するSiC MOSFET等の電圧‐電流特性の概略を表しているに過ぎず，「全使用範囲」を表すものとは認められない。
イ　平成２９年２月１６日の意見書において，「実施形態として記載する，素子等の特性図は，一般的には，実施形態において使用が想定される範囲での素子等の特性を示す・・・実施形態として記載する素子等の特性図には，素子等において使用が想定される範囲，すなわち，使用範囲又は使用範囲以上の特性が記載される」旨主張しているが，実施形態として記載する，素子等の特性図であれば，必ず使用範囲又は使用範囲以上の特性が記載されるものとは認められず，また，図４には，SiC MOSFET等の電圧‐電流特性の概略が示されているのみであり，素子の使用範囲は明示されていないから，図４にSiC MOSFETの「全使用範囲」が示されているものとは認められない。
ウ　図４はSiC MOSFET等の「電圧‐電流特性の概略」を表しているに過ぎず，SiC MOSFETの「全使用範囲」を表すものではないから，図４において，SiC MOSFET(130)のラインと寄生ダイオード（131）のラインとが交叉していないことをもって，「上記寄生ダイオード（131）は，該寄生ダイオード（131）の順方向電圧が，該寄生ダイオード（131）の立ち上がり電圧を超えるまでは導通しないものであり，該立ち上がり電圧よりも，上記ユニポーラ素子本体のオン電圧の方が全使用範囲において低」いという構成を一義的に導き出すことができるものとは認められない。
エ　特許明細書の段落【００１８】には，「同期整流をすると，電流が大きくならなければ寄生ダイオード（131）が導通しない」と記載され，図２（ｂ）には，同期整流の逆方向電流が破線矢印で記載され，ユニポーラ素子本体を逆方向電流が通ることが示されているものの，これらの記載等は，電流が大きくない場合に，寄生ダイオードの立ち上がり電圧よりも，ユニポーラ素子本体のオン電圧の方が低い状態となることがあることを表しているのみであり，当該記載等より「寄生ダイオードの」「立ち上がり電圧よりも，上記ユニポーラ素子本体のオン電圧の方が全使用範囲において低」いことが特許明細書等に記載されているとはいえない。
オ　「寄生ダイオードの」「立ち上がり電圧よりも，上記ユニポーラ素子本体のオン電圧の方が全使用範囲において低く」するためには，寄生ダイオードの立ち上がり電圧を超えない範囲でのみ使用されるように，ユニポーラ素子に流れる電流を適切に制御する構成，または，ユニポーラ素子本体のオン電圧が寄生ダイオードの立ち上がり電圧を超えた場合はユニポーラ素子本体をオフとしユニポーラ素子に電流が流れないようにする構成等が必要であると認められるが，いずれの構成も特許明細書等に記載または示唆されているとも認められない。
カ　その他，特許明細書等に，「寄生ダイオードの」「立ち上がり電圧よりも，上記ユニポーラ素子本体のオン電圧の方が全使用範囲において低く」することが記載又は示唆されているといえる記載があるものとは認められない。
（２）訂正事項２ 
 　訂正事項２は，訂正事項１に係る訂正に伴って，特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るために，特許明細書の段落【０００５】に記載された「上記寄生ダイオード（131）は，該寄生ダイオード（131）の順方向電圧が，該寄生ダイオード（131）の立ち上がり電圧を超えるまでは導通しないものであり，該立ち上がり電圧は，上記ユニポーラ素子本体のオン電圧よりも高く」を「上記寄生ダイオード（131）は，該寄生ダイオード（131）の順方向電圧が，該寄生ダイオード（131）の立ち上がり電圧を超えるまでは導通しないものであり，該立ち上がり電圧よりも，上記ユニポーラ素子本体のオン電圧の方が全使用範囲において低く」に訂正するものである。 
 　そして，上記訂正事項１の内容が，特許明細書等に記載した事項の範囲内のものとはいえないことは，上記（１）に示したとおりであるから，上記訂正事項２は，特許法第１２０条の５第９項で準用する同法第１２６条第５項の規定に違反するものである。 
  
 ３　まとめ 
 　したがって，本件訂正は，特許法第１２０条の５第９項で準用する同法第１２６条第５項の規定に違反するものであるから，本件訂正を認めることはできない。 
第３　本件発明 
　上記第２のとおり本件訂正は認められず，また，平成２８年７月１１日の訂正の請求は，特許法第１２０条の５第７項の規定により，取り下げられたものとみなされるから，本件特許の請求項１〜６に係る発明（以下，「本件発明１〜６」という。）は，特許第５７７０４１２号の特許請求の範囲の請求項１〜６に記載された事項により特定される，次のとおりのものである。
「【請求項１】
　スイッチング素子（130）によって同期整流を行うように構成された電力変換装置であって，
　上記スイッチング素子（130）は，ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており，
　上記ユニポーラ素子内の寄生ダイオード（131）を還流ダイオードとして用い，
　上記寄生ダイオード（131）は，該寄生ダイオード（131）の順方向電圧が，該寄生ダイオード（131）の立ち上がり電圧を超えるまでは導通しないものであり，該立ち上がり電圧は，上記ユニポーラ素子本体のオン電圧よりも高く，
　上記ワイドバンドギャップ半導体としてSiCを用いる
ことを特徴とする電力変換装置。
【請求項２】 
　請求項１において， 
　上記還流ダイオードとして用いる寄生ダイオード(131)に逆方向電流が流れる際に上記ユニポーラ素子をオンにし上記ユニポーラ素子側に逆方向電流を流すことにより同期整流を行う，
ことを特徴とする電力変換装置。
【請求項３】
　請求項１または２において，
　記電力変換装置は空気調和機に使用されるものである，
ことを特徴とする電力変換装置。
【請求項４】
　請求項３において，
　上記空気調和機の暖房中間負荷条件における上記スイッチング素子(130)の電流実効値(Irms)とオン抵抗(Ron)との関係が，
Irms＜0.9／Ron
になるように構成されている，
ことを特徴とする電力変換装置。
【請求項５】
　請求項１〜４のいずれか１つにおいて，
　上記ユニポーラ素子はMOSFETである，
ことを特徴とする電力変換装置。
【請求項６】
　請求項１〜５のいずれか１つにおいて，
　上記スイッチング素子(130)によって同期整流を行うように構成されたインバータ(120)，コンバータ(110)，マトリクスコンバータ(700)，昇圧チョッパ(111)の少なくとも１つを備える，
ことを特徴とする電力変換装置。」
第４　特許異議の申立ての理由の概要
１　申立人辰己による特許異議の申立て（申立番号０１）の理由
　申立人辰己は，証拠方法として，下記のとおり甲第１号証〜甲第１２号証（以下，申立番号を付して「甲１（０１）」等という。）を提出した。
・甲１（０１）　特開２００６−３２０１３４号公報
・甲２（０１）　特表平９−５０２３３５号公報
・甲３（０１）　特開２００８−１７２３７号公報
・甲４（０１）　特開２００７−１２９８４６号公報
・甲５（０１）　特開２００７−２８８９７１号公報
・甲６（０１）　特開平９−１８２４４０号公報
・甲７（０１）　特開２００６−１３８６３１号公報
・甲８（０１）　特開２００４−２５７３０３号公報
・甲９（０１）　特開２００７−２５５８８９号公報
・甲１０（０１）　特開２００６−１３６０８６号公報
・甲１１（０１）　特開平５−３１５６００号公報
・甲１２（０１）　特開２００７−６８３９０号公報
　そして，申立人辰己は，本件発明１〜６は，下記（１）〜（４）のとおりの取消理由があるから，本件特許の請求項１〜６に係る発明についての特許は，特許法第１１３条第１号，第２号及び第４号に該当し，取り消されるべきものであると主張している。
（１）取消理由１（新規性）
　本件発明１，２，５，６は，甲１（０１）に記載された発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができないものである。
（２）取消理由２（進歩性）
　本件発明１〜６は，甲１（０１）に記載された発明及び甲２（０１）〜甲９（０１）に記載された事項に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
（３）取消理由３（明確性）
　本件発明１〜６は，特許請求の範囲の記載が特許法第３６条第６項第２号に適合するものではない。
（４）取消理由４（新規事項）
　平成２７年４月２７日付けでした手続補正（以下，「本件補正」という。）は，願書に最初に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内においてしたものでないから，特許法第１７条の２第３項に規定する要件を満たしていない。
２　申立人虎ノ門知的財産事務所による特許異議の申立て（申立番号０２）の理由
　申立人虎ノ門知的財産事務所は，証拠方法として，下記のとおり甲第１号証〜甲第１０号証（以下，申立番号を付して「甲１（０２）」等という。）を提出した。
・甲１（０２）　特開２００７−８２３５１号公報
・甲２（０２）　稲葉　保，パワーＭＯＳＦＥＴ活用の基礎と実際，ＣＱ出版株式会社，２００４年１１月１日発行，ｐ．１０５，写し
・甲３（０２）　特開２００６−３２０１３４号公報
・甲４（０２）　“Silicon Carbide (SiC) D-MOS for Grid-Feeding Soloar-Inverters”，European 
Conference on Power Electronics and Applications （２００７），写し及び抄訳文
・甲５（０２）　特表平９−５０２３３５号公報
・甲６（０２）　特開２００７−１５９１７６号公報
・甲７（０２）　特開２００７−１８５０５０号公報
・甲８（０２）　特開２００７−１２９８４６号公報
・甲９（０２）　特開平９−１８２４４０号公報
・甲１０（０２）　“Silicon Carbide (SiC) D-MOS for Grid-Feeding Soloar-Inverters”のＣｉｔａｔｉｏｎｓ，写し
　そして，申立人虎ノ門知的財産事務所は，本件発明１〜６は，下記（１）〜（４）のとおりの取消理由があるから，本件特許の請求項１〜６に係る発明についての特許は，特許法第１１３条第１号，第２号及び第４号に該当し，取り消されるべきものであると主張している。
（１）取消理由１（進歩性）
　本件発明１〜６は，甲１（０２）に記載された発明及び甲３（０２）〜甲６（０２），甲８（０２），甲９（０２）に記載された事項に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
（２）取消理由２（進歩性）
　本件発明１〜６は，甲２（０２）に記載された発明及び甲３（０２）〜甲６（０２），甲８（０２），甲９（０２）に記載された事項に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
（３）取消理由３（明確性）
　本件発明１〜６は，特許請求の範囲の記載が特許法第３６条第６項第２号に適合するものではない。
（４）取消理由４（新規事項）
　本件補正は，願書に最初に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内においてしたものでないから，特許法第１７条の２第３項に規定する要件を満たしていない。
３　取消理由通知に記載した取消理由の概要
　平成２８年５月２日付け取消理由通知の概要は，以下のとおりである。なお，下記の理由２は申立番号０１の取消理由４（新規事項）及び申立番号０２の取消理由４（新規事項）と同旨であり，理由３は申立番号０１の取消理由３（明確性）及び申立番号０２の取消理由３（明確性）と同旨である。
１．本件特許の下記の請求項に係る発明は，その出願前日本国内または外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
２．平成２７年４月２７日付けでした手続補正（以下，「本件補正」という。）は，下記の点で願書に最初に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内においてしたものでないから，特許法第１７条の２第３項に規定する要件を満たしていない。
３．本件特許は，明細書，特許請求の範囲及び図面の記載が下記の点で不備のため，特許法第３６条第６項第１号及び第２号に規定する要件を満たしていない。
　　　　　　　　　　　　　　　　　記
１）理由１．について（特許法第２９条第２項）
引用例１：特開２００６−３２０１３４号公報（甲１（０１），甲３（０２））
引用例２：特開２００７−８２３５１号公報（甲１（０２））
引用例３：稲葉　保，パワーＭＯＳＦＥＴ活用の基礎と実際，ＣＱ出版株式会社，２００４年１１月１日発行，ｐ．１０５（甲２（０２））
引用例４：特開平９−１８２４４０号公報（甲６（０１），甲９（０２））
　引用例２に，「ＭＯＳＦＥＴ６２２をオンすることにより，発熱損失の大きいＭＯＳＦＥＴ６２２の内臓ダイオードに電流を流さず，図５に示すように，ＭＯＳＦＥＴ同期整流となり，発熱損失を低減することができる。」と記載され，引用例３に，「同期整流動作を示す基本回路を図４−Ｃに示します．この基本回路ではＴｒ２がダイオードになっており，ダイオードの順方向電圧ＶＦが０．６〜１Ｖ程度あります．このため，低出力電圧でしかも大電流出力を目的とする電源では，このダイオードの損失が無視できず電源効率を低下させます．そこで図４−Ｄに示すようにパワーＭＯＳを導通させて，低オン抵抗の状態にします．こうすることにより，ソースからドレインに向かって流れる電流には内蔵のボディ・ダイオードを経由せず，オン抵抗とドレイン電流の積だけの損失になります．」と記載されるように，「ＭＯＳＦＥＴをオンにし，寄生ダイオード側に電流を流さず，ＭＯＳＦＥＴ側に逆方向電流を流す」同期整流は本願出願前周知技術である。
　本件発明１は，引用例１記載の発明及び上記周知技術に基づいて，当業者が容易に発明をすることができたものであるから，本件発明１についての特許は特許法第２９条第２項の規定に違反してされたものである。
　本件発明２は，引用例１記載の発明及び上記周知技術に基づいて，当業者が容易に発明をすることができたものであるから，本件発明２についての特許は特許法第２９条第２項の規定に違反してされたものである。
　インバータにより電力供給されるモータを空気調和機に使用することは，例示するまでもなく周知のことである。
　本件発明３は，引用例１記載の発明，上記周知技術及び上記周知の事項に基づいて，当業者が容易に発明をすることができたものであるから，本件発明３についての特許は特許法第２９条第２項の規定に違反してされたものである。
　本件発明４は，引用例１記載の発明，引用例４に記載された技術，上記周知技術及び上記周知の事項に基づいて，当業者が容易に発明をすることができたものであるから，本件発明４についての特許は特許法第２９条第２項の規定に違反してされたものである。
　本件発明５，６は，引用例１記載の発明，引用例４に記載された技術，上記周知技術及び上記周知の事項に基づいて，当業者が容易に発明をすることができたものであるから，本件発明５，６についての特許は特許法第２９条第２項の規定に違反してされたものである。
２）理由２．について（特許法第１７条の２第３項）
　本件の願書に最初に添付した明細書，特許請求の範囲又は図面（以下，「当初明細書等」と記す。）には，「寄生ダイオード（131）の立ち上がり電圧」について「該立ち上がり電圧は，前記ユニポーラ素子本体のオン電圧よりも高」いことを表す記載があるものとも認められない。
　また，「寄生ダイオード（131）の立ち上がり電圧」について「該立ち上がり電圧は，前記ユニポーラ素子本体のオン電圧よりも高」いことは，当初明細書等の記載からみて自明な事項でもない。
　したがって，本件補正は，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入するものであり，当初明細書等に記載した事項の範囲内においてしたものでないから，本件特許は，特許法第１７条の２第３項に規定する要件を満たしていない補正をした特許出願に対してされたものである。
３）理由３．について（特許法第３６条第６項第１号，第２号）
　上記「理由２．について」と同様に，本件の発明の詳細な説明には，「寄生ダイオード（131）の立ち上がり電圧」について「該立ち上がり電圧は，前記ユニポーラ素子本体のオン電圧よりも高」いことを表す記載があるものとは認められない。
　よって，請求項１〜６に係る発明は発明の詳細な説明に記載されたものでない。
　本件の請求項１には，「寄生ダイオード（131）の立ち上がり電圧」について「該立ち上がり電圧は，前記ユニポーラ素子本体のオン電圧よりも高」い旨記載されている。
　しかしながら，本件の明細書には，「ユニポーラ素子本体のオン電圧」は記載されておらず，ユニポーラ素子本体がどのような状態の場合における電圧を表しているのか不明である。
　また，「ユニポーラ素子本体のオン電圧」とはその言葉が表すとおり，「ユニポーラ素子本体」がオンとなっている状態における（端子間）電圧を表すものであるとした場合，当該電圧は素子を流れる電流（負荷電流）により変化するものであるから，請求項１の上記記載は，如何なる電流が流れる場合に「寄生ダイオード（131）の立ち上がり電圧」について「該立ち上がり電圧は，前記ユニポーラ素子本体のオン電圧よりも高」ことを表したものであるのか不明である。
　よって，請求項１〜６に係る発明は明確でない。
　したがって，請求項１〜６に係る特許は，特許法第３６条第６項第１号及び第２号に規定する要件を満たしていない特許出願に対してされたものである。
第５　当審の判断
　以下に述べるように，取消理由通知書に記載した取消理由及び特許異議申立書に記載した特許異議の申立ての理由によっては，本件特許の請求項１〜６に係る発明についての特許を取り消すことはできない。
　以下，事案に鑑み，取消理由通知書の記載した取消理由１〜３について検討し，次いで取消理由通知において採用しなかった，申立人辰己による特許異議の申立ての理由である取消理由１〜２，申立人虎ノ門知的財産事務所による特許異議の申立ての理由である取消理由１〜２の順で検討する。
１　取消理由通知書に記載した取消理由
（１）理由１．について（特許法第２９条第２項）
ア　引用例 
　上記引用例１には，図面とともに以下の事項が記載されている（なお，下線は注目箇所として当審が付加した。以下，同様。）。
（ア）「【００１８】
　以下，本発明の最良の実施形態について，図面を参照しつつ説明する。
　本発明の実施形態による
モータ駆動回路は
同期モータに対して電力を供給する。
【００１９】
　筐体１の上面１Ａには開閉可能な上蓋（図示せず）が取り付けられている。上蓋を開くことで，衣類を上面１Ａから筐体１内に入れることができる。
　筐体１内には外漕２が固定され，好ましくは弾性支持される（図示せず）。外漕２は好ましくは円筒形であり，上端は開いている。外漕２の上部には吸水口（図示せず）が設けられ，底部には排水口（図示せず）が設けられる。水は吸水口を通して外部から外漕２内に供給され，排水口を通して外漕２内から外部へ排出される。
　モータ３は外漕２の底面の中央部に固定される。
モータ３は好ましくは三相同期モータであり，
モータ駆動回路
から電力を供給され
　撹拌板５は好ましくは円板であり，その中心部でモータ３のシャフト３Ａに固定される。撹拌板５はモータ３からトルクを受けて中心軸周りに回転する。ここで，モータ３内のクラッチ（図示せず）により，回転槽４と撹拌板５との間で，モータ３のトルクの伝達対象が切り換えられる。撹拌板５の表面には好ましくは凹凸（図示せず）が設けられ，撹拌板５の回転により外漕２内に蓄えられた水が撹拌される。
【００２０】
　本発明の実施形態による
モータ駆動回路は，整流部６，平滑コンデンサＣ１，Ｃ２，インバータ７Ｕ，７Ｖ，７Ｗ，及びＰＷＭ制御部８を有する
　整流部６は商用交流電源ＡＣから送出される交流電圧を直流電圧に変換する。整流部６は好ましくはダイオードブリッジ回路である。その他に，スイッチングコンバータであっても良い。更に，整流部がダイオードブリッジ回路６と商用交流電源ＡＣと間に力率改善用のインダクタを含んでも良い。
【００２１】
　平滑コンデンサＣ１，Ｃ２は整流部６の出力端子６Ｈ，６Ｌ間に直列に接続される。その直列接続間の接続点ＪＣは整流部６の入力端子の一方に接続される。商用交流電源ＡＣの出力電圧が極性を反転させるごとに，平滑コンデンサＣ１，Ｃ２が交互に充放電を繰り返す。それにより整流部６の出力端子６Ｈ，６Ｌ間の電圧変動が平滑化される。 
　なお，本実施例では商用交流電源ＡＣからインバータに直流を供給する回路として倍電圧整流回路を基本として説明しているが，全波整流回路であってもよい。
【００２２】
　
インバータ７Ｕ，７Ｖ，７Ｗは三相ブリッジ回路で
三対のパワートランジスタの直列接続７Ｕ，７Ｖ，７Ｗを含
各直列接続７Ｕ，７Ｖ，７Ｗは二つのパワートランジスタＱＨ，ＱＬを含む
ハイサイドパワートランジスタＱＨのドレインは整流部６の高電位側出力端子６Ｈに接続され，ソースはローサイドパワートランジスタＱＬのドレインに接続される。ローサイドパワートランジスタＱＬのソースは，整流部６の低電位側出力端子６Ｌに接続される。パワートランジスタ６Ｈ，６Ｌ間の接続点ＪＵ，ＪＶ，ＪＷはモータ３の三つの駆動端子Ｕ，Ｖ，Ｗに接続され
【００２３】
　
パワートランジスタＱＨ，ＱＬはＭＯＳＦＥＴであり，ワイドバンドギャップ半導体から構成される。ワイドバンドギャップ半導体は好ましくは，シリコンカーバイド（ＳｉＣ）で
　モータ３の駆動電圧は１００Ｖ〜３００Ｖ程度であるので，パワートランジスタＱＨ，ＱＬの耐圧は好ましくは，４００Ｖ〜６００Ｖ程度に設定される。そのとき，パワートランジスタＱＨ，ＱＬはワイドバンドギャップ半導体製であるので，同じ耐圧を持つシリコン製のパワートランジスタより小型である。
【００２４】
　
パワートランジスタＱＨ（又はＱＬ）はＭＯＳＦＥＴであるので，ボディダイオードＤＨ（又はＤＬ）を含
　
ボディダイオードＤＨ，ＤＬは帰還ダイオードとして利用され
【００２５】
　
ＰＷＭ制御部８は駆動信号ＳＤに基づき，パワートランジスタＱＨ，ＱＬのゲートに対して制御信号ＳＨ，ＳＬを印加
それにより，各パワートランジスタＱＨ，ＱＬのオン状態とオフ状態とが個別に切り換えられ
（イ）「【００３３】
　上記の
ＰＷＭ制御では更に，パワートランジスタＱＨ，ＱＬの直列接続７Ｕ，７Ｖ，７Ｗのそれぞれについて，一方のパワートランジスタＱＨ（又はＱＬ）に対する制御信号ＳＨ（又はＳＬ）の立ち下がりから他方のパワートランジスタＱＬ（又はＱＨ）に対する制御信号ＳＬ（又はＳＨ）の立ち上がりまでの間に，デッドタイムＴｄが設定され
それにより，二つのパワートランジスタＱＨ，ＱＬ間ではオン期間が確実に重複しないので，パワートランジスタＱＨ，ＱＬが貫通電流による破壊から保護され
【００３４】
　
デッドタイムＴｄでは，オフ状態に維持されたパワートランジスタＱＨ（又はＱＬ）のボディダイオードＤＨ（又はＤＬ）が導通し，順方向電流を流す。例えばシンク電流を流
　本発明の実施形態では特に，パワートランジスタＱＨ，ＱＬがワイドバンドギャップ半導体製であるので，ターンオフ時間が特に短い。更に，ボディダイオードＤＨ，ＤＬの逆回復が速い。従って，キャリアＣＲの周波数が十分に高く設定され得るので，ＰＷＭ制御の高性能化やインバータ７Ｕ，７Ｖ，７Ｗの小型化が容易である。
　その上，デッドタイムＴｄの下限が容易に短縮できる。パワートランジスタＱＨ，ＱＬの耐圧が４００Ｖ〜６００Ｖ程度である場合，好ましくは，デッドタイムの下限が１０ナノ秒以上１マイクロ秒以下の範囲内に調節される。それにより，ボディダイオードＤＨ，ＤＬの導通状態を維持すべき時間が十分に短縮可能である。それ故，ワイドバンドギャップ半導体製による順方向電圧降下の上昇に関わらず，ボディダイオードＤＨ，ＤＬの導通損失が十分に抑えられる。」（【００３３】〜【００３４】の記載。）
　してみると，引用例１には以下の発明（以下，「引用例１記載の発明」という。）が記載されている。
　「同期モータに対して電力を供給するモータ駆動回路は，整流部６，平滑コンデンサＣ１，Ｃ２，インバータ７Ｕ，７Ｖ，７Ｗ，及びＰＷＭ制御部８を有し，
　インバータ７Ｕ，７Ｖ，７Ｗは三相ブリッジ回路で，三対のパワートランジスタの直列接続７Ｕ，７Ｖ，７Ｗを含み，各直列接続７Ｕ，７Ｖ，７Ｗは二つのパワートランジスタＱＨ，ＱＬを含むものであり，
　ハイサイドパワートランジスタＱＨのドレインは整流部６の高電位側出力端子６Ｈに接続され，ソースはローサイドパワートランジスタＱＬのドレインに接続され，ローサイドパワートランジスタＱＬのソースは，整流部６の低電位側出力端子６Ｌに接続され，パワートランジスタ６Ｈ，６Ｌ間の接続点ＪＵ，ＪＶ，ＪＷはモータ３の三つの駆動端子Ｕ，Ｖ，Ｗに接続され，
　パワートランジスタＱＨ，ＱＬはＭＯＳＦＥＴであり，ワイドバンドギャップ半導体から構成され，ワイドバンドギャップ半導体は好ましくは，シリコンカーバイド（ＳｉＣ）であり，
　パワートランジスタＱＨ（又はＱＬ）はＭＯＳＦＥＴであるので，ボディダイオードＤＨ（又はＤＬ）を含み，ボディダイオードＤＨ，ＤＬは帰還ダイオードとして利用され，
　ＰＷＭ制御部８は駆動信号ＳＤに基づき，パワートランジスタＱＨ，ＱＬのゲートに対して制御信号ＳＨ，ＳＬを印加し，それにより，各パワートランジスタＱＨ，ＱＬのオン状態とオフ状態とが個別に切り換えられ，
　ＰＷＭ制御では更に，パワートランジスタＱＨ，ＱＬの直列接続７Ｕ，７Ｖ，７Ｗのそれぞれについて，一方のパワートランジスタＱＨ（又はＱＬ）に対する制御信号ＳＨ（又はＳＬ）の立ち下がりから他方のパワートランジスタＱＬ（又はＱＨ）に対する制御信号ＳＬ（又はＳＨ）の立ち上がりまでの間に，デッドタイムＴｄが設定され，それにより，二つのパワートランジスタＱＨ，ＱＬ間ではオン期間が確実に重複しないので，パワートランジスタＱＨ，ＱＬが貫通電流による破壊から保護され，デッドタイムＴｄでは，オフ状態に維持されたパワートランジスタＱＨ（又はＱＬ）のボディダイオードＤＨ（又はＤＬ）が導通し，順方向電流を流すものである，
　インバータ７Ｕ，７Ｖ，７Ｗ。」 
  
　上記引用例２には，図面とともに以下の事項が記載されている。
（ウ）「【００６５】
 　次に，ＭＯＳＦＥＴ６２１がオフになると，ＭＯＳＦＥＴ６２２のソース電極からドレイン電極→直流リアクトル６３３→ベース抵抗５１→電力用半導体スイッチング素子２１のベース電極という経路で電流が流れる。このとき出力コンデンサ６１に充電される電圧は，直流リアクトル６２３に蓄積された直流電力による起電力分のみである。したがって，電源６４の電圧より出力コンデンサ６１に発生する電圧が小さくなり，降圧される。【００６６】
　ここで，ＭＯＳＦＥＴ６２１がオフの期間，ＭＯＳＦＥＴ６２２をオンすることにより，発熱損失の大きいＭＯＳＦＥＴ６２２の内臓ダイオードに電流を流さず，図５に示すように，ＭＯＳＦＥＴ同期整流となり，発熱損失を低減することができる。」（【００６５】〜【００６６】の記載。）
　上記引用例３には，図面とともに以下の事項が記載されている。 
（エ）「Ｃｏｌｕｍｎ７
 パワーＭＯＳを使う同期整流とは
　同期整流動作を示す基本回路を図４−Ｃに示します．
　この基本回路ではＴｒ２がダイオードになっており，ダイオードの順方向電圧ＶＦが０．６〜１Ｖ程度あります．このため，低出力電圧でしかも大電流出力を目的とする電源では，このダイオードの損失が無視できず電源効率を低下させます．
　そこで図４−Ｄに示すようにパワーＭＯＳを導通させて，低オン抵抗の状態にします．こうすることにより，ソースからドレインに向かって流れる電流は内蔵のボディ・ダイオードを経由せず，オン抵抗とドレイン電流の積だけの損失になります．」（第１０５頁第１〜９行の記載。）
  
　上記引用例４には，図面とともに以下の事項が記載されている。
（オ）「【００１１】整流回路を従来のようにダイオードからなるブリッジ回路により構成した場合，この回路の損失Ｐｄは，電流（ダイオード電流）を正弦波だとすると，次式の通りとなる。
【００１２】Ｐｄ＝１．８×ｌｅ・Ｖｆ
但し，ｌｅ；電流実効値
Ｖｆ；順方向ダイオード電圧
【００１３】一方，整流回路を本発明のようにドレイン電流に対してオン抵抗の小さいスイッチング素子を用いて構成した場合，この回路の損失は，電流（ドレイン電流）を正弦波とすると，次式の通りとなる。
【００１４】Ｐm ＝２×Ｒon・ｌｅ2 
但し，Ｒon；スイッチング素子のオン抵抗（Ω）
ｌｅ；電流実効値
【００１５】すなわち，スイッチング素子にオン抵抗ＲonがＲon＜０．９×Ｖf ／ｌｅとなるものを選択すれば，Ｐm ＜Ｐd となり，従来よりも損失を低減することができる。」（【００１１】〜【００１５】の記載。）
（カ）「【００２７】すなわち，前記式(1) と式(2) との比較から明らかなように，Ｐ−ＭＯＳＦＥＴをＲon＜０．９×Ｖf ／ｌｅとなるものを選択すれば，Ｐm ＜Ｐd となり，従来のダイオードＤ1 乃至Ｄ4 より構成された整流回路１３よりも損失を低減することができる。例えば，ｌｅ＝１Ａ，Ｖf ＝１．０Ｖの場合は，Ｒon＜０．９ΩのＰ−ＭＯＳＦＥＴを選択すれば，損失を小さくすることができる。」（【００２７】の記載。）
イ　対比及び判断 
（ア）本件発明１について 
ａ　対比
　本件発明１と引用例１記載の発明とを対比する。
（ａ）引用例１記載の発明の「パワートランジスタ」は本件発明１の「スイッチング素子」に，引用例１記載の発明の「インバータ」は本件発明１の「電力変換装置」にそれぞれ相当し，引用例１記載の発明の「三対のパワートランジスタの直列接続」を含む「インバータ」は，本件発明１の「スイッチング素子（130）によって同期整流を行うように構成された電力変換装置」と「スイッチング素子（130）によって構成された電力変換装置」である点で共通する。
  
（ｂ）引用例１記載の発明の「パワートランジスタＱＨ，ＱＬはＭＯＳＦＥＴであり，ワイドバンドギャップ半導体から構成され，ワイドバンドギャップ半導体は好ましくは，シリコンカーバイド（ＳｉＣ）」であることは，本件発明１の「上記スイッチング素子（130）は，ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成」され，「上記ワイドバンドギャップ半導体としてSiCを用いる」ことに相当する。
  
（ｃ）引用例１記載の発明の「パワートランジスタＱＨ（又はＱＬ）はＭＯＳＦＥＴであるので，ボディダイオードＤＨ（又はＤＬ）を含み，ボディダイオードＤＨ，ＤＬは帰還ダイオードとして利用」されることは，本件発明１の「上記ユニポーラ素子内の寄生ダイオード(131)を還流ダイオードとして用い」ることに相当する。
  
（ｄ）ダイオードは，順方向の印加電圧が立ち上がり電圧を超えるまでは導通しない特性を有するものであることは，広く一般に知られたことであり，例えば，引用例２の図５に示されるように，寄生（内蔵）ダイオードも同様の電流電圧特性を有することを考慮すれば，引用例１記載の「ボディダイオード」も「順方向電圧が，該ボディダイオードの立ち上がり電圧を超えるまでは導通しないもの」であり，本件発明１の「上記寄生ダイオード（131）は，該寄生ダイオード（131）の順方向電圧が，該寄生ダイオード（131）の立ち上がり電圧を超えるまでは導通しないもの」に相当する。
　したがって，両者は以下の一致点と相違点とを有する。 
〈一致点〉 
「スイッチング素子（130）によって構成された電力変換装置であって，
　上記スイッチング素子（130）は，ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており，
　上記ユニポーラ素子内の寄生ダイオード（131）を還流ダイオードとして用い，
　上記寄生ダイオード（131）は，該寄生ダイオード（131）の順方向電圧が，該寄生ダイオード（131）の立ち上がり電圧を超えるまでは導通しないものであり，
　上記ワイドバンドギャップ半導体としてSiCを用いる
　電力変換装置。」 
  
〈相違点１〉
　本件発明１では，「電力変換装置」は「スイッチング素（130）によって同期整流を行うように」構成されているのに対し，引用例１記載の発明は，「スイッチング素子によって」構成されているとはいえるものの，「スイッチング素子によって同期整流を行うように」構成されていない点。
  
〈相違点２〉
　本件発明１は，「寄生ダイオード」の「立ち上がり電圧は，上記ユニポーラ素子本体のオン電圧よりも高」いのに対し，引用例１記載の発明は，「ボディダイオード」の「立ち上がり電圧」と「パワートランジスタ」の「オン電圧」との関係は不明である点。
  
ｂ　相違点についての判断
　引用例２に，「ＭＯＳＦＥＴ６２２をオンすることにより，発熱損失の大きいＭＯＳＦＥＴ６２２の内臓ダイオードに電流を流さず，図５に示すように，ＭＯＳＦＥＴ同期整流となり，発熱損失を低減することができる。」と記載され，引用例３に，「同期整流動作を示す基本回路を図４−Ｃに示します．この基本回路ではＴｒ２がダイオードになっており，ダイオードの順方向電圧ＶＦが０．６〜１Ｖ程度あります．このため，低出力電圧でしかも大電流出力を目的とする電源では，このダイオードの損失が無視できず電源効率を低下させます．そこで図４−Ｄに示すようにパワーＭＯＳを導通させて，低オン抵抗の状態にします．こうすることにより，ソースからドレインに向かって流れる電流には内蔵のボディ・ダイオードを経由せず，オン抵抗とドレイン電流の積だけの損失になります．」と記載されるように，「ＭＯＳＦＥＴをオンにし，寄生ダイオード側に電流を流さず，ＭＯＳＦＥＴ側に逆方向電流を流す同期整流により，発熱損失を低減することができること」は本願出願前周知技術である。
　しかしながら，引用例１記載の発明は，モータの回生モードにおいて，回生電力の消費能力を高めるという課題に対して，順方向電圧降下が高いボディダイオードに電流を流し，回生電力を消費させるというものである。
　このように，引用例１記載の発明は，モータの回生モードにおいて，ボディダイオードに電流を流し，ボディダイオードにおいて回生電力を損失させるという課題解決手段を採用したものである。一方，本件周知技術は，寄生ダイオード側に電流を流さず，発熱損失を低減させるというものであるから，引用例１記載の発明の課題解決手段と正反対の技術思想を有するものである。したがって，当業者は，引用例１記載の発明におけるモータの回生モードにおいて，正反対の技術思想を有する本件周知技術を適用することはない。
　そして，引用例１には，引用例１記載の発明の電力変換装置において，力行モードを回生モードから切り離し，力行モードの動作のみを変更することを示唆するような記載はないから，当業者は，力行モードにおける動作のみを変更することを容易に想到することはない。
　したがって，引用例１記載の発明に本件周知技術を適用する動機付けはないというべきであり，本件発明１は，引用例１記載の発明から当業者が容易に発明をすることができたものではない。
（イ）本件発明２〜６について
　本件発明２〜６も，本件発明１の「同期整流を行うように」と同一の構成を備えるものであるから，本件発明１と同じ理由により，当業者であっても，引用例１記載の発明に基づいて容易に発明できたものとはいえない。
（２）理由２．について（特許法第１７条の２第３項）
　本件補正による補正後の請求項１には，「寄生ダイオード（131）の立ち上がり電圧」について「該立ち上がり電圧は，上記ユニポーラ素子本体のオン電圧よりも高」い旨記載されている。
　これに対して，当初明細書等には，ユニポーラ素子本体のオン電圧の定義やその値は記載されていない。
　しかしながら，平成２８年７月１１日の意見書と共に提出された乙第１号証に示されるように，「ユニポーラ素子本体のオン電圧」は，ユニポーラ素子がMOSFETであるとすれば，当該MOSFETが導通（オン）状態となった場合の「ドレイン−ソース間の電圧」を指す，一般的な技術用語であるものと認められる。
　そして，本件の図４に関する記載である，本件の願書に最初に添付した明細書の段落【００２３】（特許明細書の段落【００２４】）に「SiC MOSFET(130)は定抵抗特性を示す。・・・SiC MOSFET(130)の寄生ダイオード(131)の立ち上がり電圧は約３Ｖである。」と記載されるように，電流値が小さく，SiC MOSFET(130)の電圧（オン電圧）が３Ｖ以下の領域があることが図４及び関連する記載に示されているから，「寄生ダイオード(131)の立ち上がり電圧は，SiC MOSFET(130)の電圧（オン電圧）よりも高い」ことは，本件の当初明細書等に記載された事項であるといえる。
　したがって，本件補正は，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入するものではない。
（３）理由３．について（特許法第３６条第６項第１号，第２号）
　請求項１において，「寄生ダイオード（131）」の「立ち上がり電圧は，上記ユニポーラ素子本体のオン電圧よりも高く」と特定されているのは，本件発明１の構成として，同期整流を行う際，寄生ダイオード（131）の立ち上がり電圧を，ユニポーラ素子本体のオン電圧よりも高くするという技術的事項を採用する旨特定するものであり，本件発明１に係る電力変換装置において使用される還流電流の程度が限定されていないことと，同期整流を行う際には，常に，寄生ダイオード（１３１）の立ち上がり電圧を，ユニポーラ素子本体のオン電圧よりも高くすることとは，関係がなく，したがって，本件発明１の特許請求の範囲の上記記載が，第三者の利益が不当に害されるほどに不明確であるということはできない。
　また，上記（２）で述べたとおり，，本件の発明の詳細な説明には，「寄生ダイオード(131)の立ち上がり電圧は，SiC MOSFET(130)の電圧（オン電圧）よりも高い」ことが記載されているといえる。
　したがって，請求項１〜６に係る発明は発明の詳細な説明に記載されたものでないとはいえない。
２　取消理由通知書において採用しなかった特許異議申立理由について
（１）申立番号０１の取消理由１（新規性）について
　上記第５の１（１）で示したとおり，引用例１である甲１（０１）に記載された発明は，本件発明１と上記〈相違点１〉，〈相違点２〉で相違するから，本件発明１は，甲１（０１）に記載された発明ではない。
　また，本件発明２，５，６は，本件発明１をさらに減縮した発明であり，甲１（０１）に記載された発明とは少なくとも上記〈相違点１〉，〈相違点２〉で相違するから，甲１（０１）に記載された発明ではない。
（２）申立番号０１の取消理由２（進歩性）について
　上記第５の１（１）で示したとおり，引用例１である甲１（０１）に記載された発明は，本願発明１と上記〈相違点１〉，〈相違点２〉で相違する。
　そして，「ＭＯＳＦＥＴをオンにし，寄生ダイオード側に電流を流さず，ＭＯＳＦＥＴ側に逆方向電流を流す同期整流により，発熱損失を低減することができること」が周知技術であったとしても，甲１（０１）に記載された発明に当該周知技術を適用する動機付けはないから，本件発明１が，甲１（０１）に記載された発明に基づいて，当業者が容易に発明をすることができたものであるとはいえない。
　また，本件発明２〜６は，本件発明１をさらに減縮した発明であり，甲１（０１）に記載された発明とは少なくとも上記〈相違点１〉，〈相違点２〉で相違するから，本件発明１と同様の理由により，甲１（０１）に記載された発明に基づいて，当業者が容易に発明をすることができたものであるとはいえない。
（３）申立番号０２の取消理由１（進歩性）について
ア　甲１（０２）の記載事項及び甲１（０２）に記載された発明
　甲１（０２）には，図面とともに以下の事項が記載されている。
（ア）段落【００１７】−【００１９】
「【００１７】
　以下，本発明の実施例を，図面を参照しながら詳細に説明する。なお，各実施例において，同一機能を有する構成要素には同一符号を付し，重複する説明を省略する。
【実施例１】
【００１８】
　図１は，本発明の実施例１に係る電力変換装置の構成を示す回路図である。この電力変換装置は，カスコード素子２０，高速ダイオード３０，ベース抵抗５１，ゲート抵抗５２，電力用半導体スイッチング素子駆動回路６０およびＭＯＳＦＥＴ駆動回路７０とを備えている。
【００１９】
　
カスコード素子２０は，主電極の一方（コレクタ電極）に正極端子１０が接続された高耐圧を有する電力用半導体スイッチング素子２１と，電力用半導体スイッチング素子２１の主電極の他方（エミッタ電極）と負極端子１１との間に電気的に直列に接続された低耐圧を有するＭＯＳＦＥＴ２２とを備え
（イ）段落【００５４】
「【実施例６】
【００５４】
　
本発明の実施例６に係る電力変換装置は，実施例１から実施例５の何れかに係る電力変換装置において
カスコード素子２０の電力用半導体スイッチング素子２１のベース電極につながる電力用半導体スイッチング素子駆動回路６０の出力コンデンサ６１を，導電性高分子電解質により構成し
（ウ）段落【００６０】−【００６８】
「【実施例７】
【００６０】
　
本発明の実施例７に係る電力変換装置は，実施例６に係る電力変換装置において，カスコード素子２０の電力用半導体スイッチング素子２１のベース電極につながる電力用半導体スイッチング素子駆動回路６０を，同期整流により制御されたＤＣ／ＤＣコンバータ６２により構成し
【００６１】
　
ＤＣ／ＤＣコンバータ６２は，
ＭＯＳＦＥＴ６２１，ＭＯＳＦＥＴ６２２，一方の端子がＭＯＳＦＥＴ６２１のソース電極およびＭＯＳＦＥＴ６２２のドレイン電極に接続されるとともに，他方の端子が出力コンデンサ６１およびベース抵抗５１に接続された直流リアクトル６２３，ならびに，ＭＯＳＦＥＴ６２１およびＭＯＳＦＥＴ６２２に制御信号ＳＷ１およびＳＷ２をそれぞれ供給する制御回路６２４から構成され
【００６２】
　次に，上記のように構成される本発明の実施例７に係る電力変換装置の動作を，電力用半導体スイッチング素子駆動回路６０のＤＣ／ＤＣコンバータ６２の動作を中心に説明する。
ＤＣ／ＤＣコンバータ６２は，入力コンデンサ６３および電源６４から出力される直流電圧を所定の直流電圧に変換する機能を有し
【００６３】
　
制御回路６２４は，高速でオン／オフする制御信号ＳＷ１およびＳＷ２を出力
制御信号ＳＷ１はＭＯＳＦＥＴ６２１へ，制御信号ＳＷ２はＭＯＳＦＥＴ６２２へそれぞれ供給され
ＭＯＳＦＥＴ６２１および６２２は，制御信号ＳＷ１およびＳＷ２に応じて交互にオンとな
上下短絡を防止するために，ＭＯＳＦＥＴ６２１とＭＯＳＦＥＴ６２２とが同時にオンとなる期間はなく，何れか片方のみがオンとな
他方がオンする前にはＭＯＳＦＥＴ６２１とＭＯＳＦＥＴ６２２とが同時にオフとなる期間（デッドタイム）があ
【００６４】
カスコード素子２０のＭＯＳＦＥＴ２２がオンしている場合のＤＣ／ＤＣコンバータ６２の動作
ＭＯＳＦＥＴ６２１がオンになると，ＭＯ
ＳＦＥＴ６２１のドレイン電極からソース電極→直流リアクトル６２３→ベース抵抗５１→電力用半導体スイッチング素子２１のベース電極という経路で電流が流れ
これにより，直流リアクトル６２３に直流起電力が蓄積され
【００６５】
　次に，
ＭＯＳＦＥＴ６２１がオフになると，ＭＯＳＦＥＴ６２２のソース電極からドレイン電極→直流リアクトル６３３→ベース抵抗５１→電力用半導体スイッチング素子２１のベース電極という経路で電流が流れ
このとき出力コンデンサ６１に充電される電圧は，直流リアクトル６２３に蓄積された直流電力による起電力分のみであ
【００６６】
　ここで，
ＭＯＳＦＥＴ６２１がオフの期間，ＭＯＳＦＥＴ６２２をオンすることにより，発熱損失の大きいＭＯＳＦＥＴ６２２の内臓ダイオードに電流を流さず，図５に示すように，ＭＯＳＦＥＴ同期整流となり，発熱損失を低減することができる
【００６７】
　一方，カスコード素子２０のＭＯＳＦＥＴ２２がオフしている場合，カスコード素子２０の電力用半導体スイッチング素子２１にベース電流が流れない。よって，ＤＣ／ＤＣコンバータ６２の制御回路６２４は制御信号ＳＷ１およびＳＷ２を出力するが，ＭＯＳＦＥＴ６２１および６２２には電流は流れず，電流による発熱損失は発生しない。その結果，電力用半導体スイッチング素子駆動回路６０の発熱損失を低減することができる。
【００６８】
　以上説明したように，上記のように構成される実施例７に係る電力変換装置によれば，ＤＣ／ＤＣコンバータ６２のスイッチング動作毎のＭＯＳＦＥＴ６２２の内蔵ダイオードに流れる電流による発熱損失を低減することができる。また，この電力変換装置によれば，発熱損失を低減することができ，小型化が可能である。」
（なお，段落【００６５】の「直流リアクトル６３３」は，「直流リアクトル６２３」の誤記と認められる。また，段落【００６６】の「内臓ダイオード」は，「内蔵ダイオード」の誤記と認められる。）
　してみると，甲１（０２）には以下の発明（以下，「甲１（０２）発明」という。）が記載されている。
「カスコード素子２０は，主電極の一方（コレクタ電極）に正極端子１０が接続された高耐圧を有する電力用半導体スイッチング素子２１と，電力用半導体スイッチング素子２１の主電極の他方（エミッタ電極）と負極端子１１との間に電気的に直列に接続された低耐圧を有するＭＯＳＦＥＴ２２とを備え，
　カスコード素子２０の電力用半導体スイッチング素子２１のベース電極につながる電力用半導体スイッチング素子駆動回路６０の出力コンデンサ６１を，導電性高分子電解質により構成し，
　カスコード素子２０の電力用半導体スイッチング素子２１のベース電極につながる電力用半導体スイッチング素子駆動回路６０を構成し，同期整流により制御されたＤＣ／ＤＣコンバータ６２であって，
　ＭＯＳＦＥＴ６２１，ＭＯＳＦＥＴ６２２，一方の端子がＭＯＳＦＥＴ６２１のソース電極およびＭＯＳＦＥＴ６２２のドレイン電極に接続されるとともに，他方の端子が出力コンデンサ６１およびベース抵抗５１に接続された直流リアクトル６２３，ならびに，ＭＯＳＦＥＴ６２１およびＭＯＳＦＥＴ６２２に制御信号ＳＷ１およびＳＷ２をそれぞれ供給する制御回路６２４から構成され，
　入力コンデンサ６３および電源６４から出力される直流電圧を所定の直流電圧に変換する機能を有し，
　制御回路６２４は，高速でオン／オフする制御信号ＳＷ１およびＳＷ２を出力し，制御信号ＳＷ１はＭＯＳＦＥＴ６２１へ，制御信号ＳＷ２はＭＯＳＦＥＴ６２２へそれぞれ供給され，ＭＯＳＦＥＴ６２１および６２２は，制御信号ＳＷ１およびＳＷ２に応じて交互にオンとなり，上下短絡を防止するために，ＭＯＳＦＥＴ６２１とＭＯＳＦＥＴ６２２とが同時にオンとなる期間はなく，何れか片方のみがオンとなり，他方がオンする前にはＭＯＳＦＥＴ６２１とＭＯＳＦＥＴ６２２とが同時にオフとなる期間（デッドタイム）があり，
　カスコード素子２０のＭＯＳＦＥＴ２２がオンしている場合のＤＣ／ＤＣコンバータ６２の動作は，ＭＯＳＦＥＴ６２１がオンになると，ＭＯＳＦＥＴ６２１のドレイン電極からソース電極→直流リアクトル６２３→ベース抵抗５１→電力用半導体スイッチング素子２１のベース電極という経路で電流が流れ，これにより，直流リアクトル６２３に直流起電力が蓄積され，
　ＭＯＳＦＥＴ６２１がオフになると，ＭＯＳＦＥＴ６２２のソース電極からドレイン電極→直流リアクトル６２３→ベース抵抗５１→電力用半導体スイッチング素子２１のベース電極という経路で電流が流れ，このとき出力コンデンサ６１に充電される電圧は，直流リアクトル６２３に蓄積された直流電力による起電力分のみであり，
　ＭＯＳＦＥＴ６２１がオフの期間，ＭＯＳＦＥＴ６２２をオンすることにより，発熱損失の大きいＭＯＳＦＥＴ６２２の内蔵ダイオードに電流を流さず，ＭＯＳＦＥＴ同期整流となり，発熱損失を低減することができる，
　ＤＣ／ＤＣコンバータ６２。」
イ　甲３（０２）〜甲６（０２）の記載事項
（ア）甲３（０２）について
　甲３（０２）には，図面とともに以下の事項が記載されている。
ａ　段落【０００５】−【０００７】
「【０００５】
　互いに直列に接続される二つのパワートランジスタＱＨ，ＱＬでは，一方のターンオフ動作の開始から他方のターンオン動作の開始までの間に必ず，一定時間以上，両方のパワートランジスタがオフされる時間（以下，デッドタイムと呼ぶ）が設定される。デッドタイムは特に，パワートランジスタＱＨ，ＱＬのターンオフ時間より十分に長い。従って，パワートランジスタＱＨ，ＱＬ間ではオン期間が確実に重複しないので，パワートランジスタＱＨ，ＱＬが貫通電流による破壊から確実に保護される。
　デッドタイムでは，オフ状態のパワートランジスタＱＨ（又はＱＬ）に代わり，そのパワートランジスタＱＨ（又はＱＬ）に並列に接続される帰還ダイオードＤＨ（又はＤＬ）（逆並列ダイオードともいう）が導通する。それにより，電流がインバータ１０２Ｕ，１０２Ｖ，１０２Ｗとステータ巻線１０３Ｕ，１０３Ｖ，１０３Ｗとの間で循環する。その結果，ステータ巻線１０３Ｕ，１０３Ｖ，１０３Ｗには過大なサージ電圧が発生しないので，パワートランジスタＱＨ，ＱＬに対する過大な逆バイアスの印加が回避される。従って，パワートランジスタＱＨ，ＱＬの素子破壊を保護している。  
　例えば洗濯機等の家電製品ではモータの駆動電圧が１００Ｖ〜３００Ｖ程度である。そのとき，パワートランジスタの耐圧は好ましくは，４００Ｖ〜６００Ｖ程度に設定される。更に，パワートランジスタがＩＧＢＴである場合，デッドタイムの下限は約２μ秒に設定される。一方，パワートランジスタがＭＯＳＦＥＴである場合，ＭＯＳＦＥＴはＩＧＢＴよりターンオフが速いので，デッドタイムの下限は約１μ秒まで短縮され得る。  
【０００６】
　モータの力行モードでは，モータの動力として消費される電力以外の電力，すなわちインバータの損失ができるだけ削減されねばならない。上記のインバータではパワートランジスタの導通損失とスイッチング損失，及び帰還ダイオードの導通損失に大別される。  
　これら損失の削減には，パワートランジスタと帰還ダイオードとをワイドバンドギャップ半導体で構成するのが好ましい。  
　ワイドバンドギャップ半導体は例えば，シリコンカーバイド（ＳｉＣ），ダイヤモンド，窒化ガリウム（ＧａＮ），又は酸化亜鉛（ＺｎＯ）を含む。これらの半導体はシリコン（Ｓｉ）と比べ，バンドギャップが数倍程度広く，絶縁破壊電界強度が一桁程度高い。それらの特性により，ワイドバンドギャップ半導体から構成されるスイッチング素子は耐熱性と耐電圧性に優れる。更に電子移動度が高いので，低オン抵抗で高速なスイッチング素子が構成され得るため，パワートランジスタの導通損失とスイッチング損失が少ないという特徴を持つ。  
【０００７】
　パワートランジスタがＭＯＳＦＥＴである場合，ボディダイオード（寄生ダイオード）を帰還ダイオードとして利用できる。その場合，パワートランジスタの小型化が容易である。  
  しかし，その反面，ＭＯＳＦＥＴのボディダイオードでは順方向電圧降下が比較的大きいので，帰還ダイオードの導通損失を削減しにくい。そこで，ボディダイオードとは別の高速整流ダイオードがパワートランジスタに外付けされ，帰還ダイオードとして利用される。
　ワイドバンドギャップ半導体スイッチ素子ではシリコン製と比べてさらに，ボディダイオードの順方向電圧降下が大きい。従って，モータの力行モードでは帰還ダイオード部の更なる損失削減は不利である。」
ｂ　段落【００１２】
「【００１２】
　
本発明は，小型化と省電力化とをいずれも阻むことなく，回生制動の効果を更に向上させ得るモータ駆動回路，の提供を目的とする
ｃ　段落【００２０】−【００２３】
「【００２０】
  本発明の実施形態による
モータ駆動回路は，整流部６，平滑コンデンサＣ１，Ｃ２，インバータ７Ｕ，７Ｖ，７Ｗ，及びＰＷＭ制御部８を有する
  整流部６は商用交流電源ＡＣから送出される交流電圧を直流電圧に変換する。整流部６は好ましくはダイオードブリッジ回路である。その他に，スイッチングコンバータであっても良い。更に，整流部がダイオードブリッジ回路６と商用交流電源ＡＣと間に力率改善用のインダクタを含んでも良い。
　・・・（中略）・・・
【００２２】
　
インバータ７Ｕ，７Ｖ，７Ｗは
７Ｕ，７Ｖ，７Ｗは二つのパワートランジスタＱＨ，ＱＬを含む。
　ハイサイドパワートランジスタＱＨのドレインは整流部６の高電位側出力端子６Ｈに接続され，ソースはローサイドパワートランジスタＱＬのドレインに接続される。ローサイドパワートランジスタＱＬのソースは，整流部６の低電位側出力端子６Ｌに接続される。パワートランジスタ６Ｈ，６Ｌ間の接続点ＪＵ，ＪＶ，ＪＷはモータ３の三つの駆動端子Ｕ，Ｖ，Ｗに接続される。駆動端子Ｕ，Ｖ，Ｗ間には三つのステータ巻線３Ｕ，３Ｖ，３Ｗが接続され，Ｙ結線又はΔ結線を構成する。
【００２３】
　
パワートランジスタＱＨ，ＱＬはＭＯＳＦＥＴであり，ワイドバンドギャップ半導体から構成される。ワイドバンドギャップ半導体は好ましくは，シリコンカーバイド（ＳｉＣ）である。
　モータ３の駆動電圧は１００Ｖ〜３００Ｖ程度であるので，パワートランジスタＱＨ，ＱＬの耐圧は好ましくは，４００Ｖ〜６００Ｖ程度に設定される。そのとき，パワートランジスタＱＨ，ＱＬはワイドバンドギャップ半導体製であるので，同じ耐圧を持つシリコン製のパワートランジスタより小型である。」
ｄ　段落【００３０】−【００３４】
「【００３０】
  
モータ３の力行モードでは，
ＰＷＭ制御部８が
二相変調によるオンオフ制御を行う
  電流指令Ｉｕ＊，Ｉｖ＊，Ｉｗ＊の変化パターンによれば，最低レベルの相電流，すなわち最大のシンク電流を流すべき駆動端子が１２０°（電気角）ごとに順次，切り替わる（図６に示されている太線部参照）。二相変調によるオンオフ制御ではまず，最大のシンク電流を流すべき駆動端子が，最大のシンク電流を流すべき期間（１２０°の電気角範囲）ではインバータのローサイド側の電位に固定される。すなわち，その駆動端子に接続された，ハイサイドパワートランジスタＱＨがオフ状態に固定され，ローサイドパワートランジスタＱＬがオン状態に固定される。次に，残りのパワートランジスタＱＨ，ＱＬのオンオフについてＰＷＭ制御が行われる。そのＰＷＭ制御では特に，図６のニ相に示すように，三相二相変換を受けた電流指令Ｉｕ＊，Ｉｖ＊，Ｉｗ＊が利用される。  
　・・・（中略）・・・
【００３４】
　
デッドタイムＴｄでは，オフ状態に維持されたパワートランジスタＱＨ（又はＱＬ）のボディダイオードＤＨ（又はＤＬ）が導通し，順方向電流を流す。
　本発明の実施形態では特に，パワートランジスタＱＨ，ＱＬがワイドバンドギャップ半導体製であるので，ターンオフ時間が特に短い。更に，ボディダイオードＤＨ，ＤＬの逆回復が速い。従って，キャリアＣＲの周波数が十分に高く設定され得るので，ＰＷＭ制御の高性能化やインバータ７Ｕ，７Ｖ，７Ｗの小型化が容易である。
　その上，デッドタイムＴｄの下限が容易に短縮できる。パワートランジスタＱＨ，ＱＬの耐圧が４００Ｖ〜６００Ｖ程度である場合，好ましくは，デッドタイムの下限が１０ナノ秒以上１マイクロ秒以下の範囲内に調節される。それにより，
ボディダイオードＤＨ，ＤＬの導通状態を維持すべき時間が十分に短縮可能である。
ワイドバンドギャップ半導体製による順方向電圧降下の上昇に関わらず，ボディダイオードＤＨ，ＤＬの導通損失が十分に抑えられる。
ｅ　段落【００３８】−【００３９】
「【００３８】
　
モータ３の回生モードでは，
オフ状態に固定されたパワートランジスタではボディダイオードに順方向電流が流れ，その順方向電圧降下により回生電力が消費される。
  例えば図７に示されるように，パターンＩ〜ＩＩＩではＵ相のハイサイドパワートランジスタＱＨがオフ状態に固定されるので，そのボディダイオードＤＨで回生電力が消費される。パターンＩＶ〜ＶＩではＵ相のローサイドパワートランジスタＱＬがオフ状態に固定されるので，そのボディダイオードＤＬで回生電力が消費される。Ｖ相とＷ相とでも同様である。  
【００３９】
  本発明の実施形態による
パワートランジスタＱＨ，ＱＬはワイドバンドギャップ半導体製であるので，ボディダイオードＤＨ，ＤＬの順方向電圧降下が特に高い。
ボディダイオードＤＨ，ＤＬで回生電力のほとんどが消費される。
  こうして，本発明の実施形態によるモータ駆動回路は，
ワイドバンドギャップ半導体製のボディダイオードの順方向電圧降下が特に高い点を積極的に利用して回生モードにおける制動効果を高めているので，部品点数やサイズを増大させることなく，回生制動の効果を更に向上させ得る
　したがって，甲３（０２）には，「小型化と省電力化とをいずれも阻むことなく，回生制動の効果を更に向上させ得るために，整流部６，平滑コンデンサＣ１，Ｃ２，インバータ７Ｕ，７Ｖ，７Ｗ，及びＰＷＭ制御部８を有するモータ駆動回路において，インバータ７Ｕ，７Ｖ，７Ｗは二つのパワートランジスタＱＨ，ＱＬを含み，パワートランジスタＱＨ，ＱＬはＭＯＳＦＥＴであり，ワイドバンドギャップ半導体から構成され，ワイドバンドギャップ半導体は好ましくは，シリコンカーバイド（ＳｉＣ）であり，モータ３の力行モードでは，ＰＷＭ制御部８が二相変調によるオンオフ制御を行い，デッドタイムＴｄでは，オフ状態に維持されたパワートランジスタＱＨ（又はＱＬ）のボディダイオードＤＨ（又はＤＬ）が導通し，順方向電流を流し，ボディダイオードＤＨ，ＤＬの導通状態を維持すべき時間が十分に短縮可能であり，ワイドバンドギャップ半導体製による順方向電圧降下の上昇に関わらず，ボディダイオードＤＨ，ＤＬの導通損失が十分に抑えられ，モータ３の回生モードでは，オフ状態に固定されたパワートランジスタではボディダイオードに順方向電流が流れ，その順方向電圧降下により回生電力が消費され，パワートランジスタＱＨ，ＱＬはワイドバンドギャップ半導体製であるので，ボディダイオードＤＨ，ＤＬの順方向電圧降下が特に高く，ボディダイオードＤＨ，ＤＬで回生電力のほとんどが消費され，ワイドバンドギャップ半導体製のボディダイオードの順方向電圧降下が特に高い点を積極的に利用して回生モードにおける制動効果を高めているので，部品点数やサイズを増大させることなく，回生制動の効果を更に向上させ得る」という技術的事項が記載されていると認められる。
（イ）甲４（０２）について
　甲４（０２）には，図面とともに以下の事項が記載されている。
ａ　第１ページ
「Introduction
　・・・（中略）・・・
The high breakdown field of SiC materials, which is up to ten times higher than Si, could make SiC DMOSFETs more attractive than other semiconductor materials (such as Si) for Field Effect Transistors with high VDS(max). The main advantage of SiC DMOSFETs consists of a very low RDS(on) resistancecompared to “normal” Si-MOSFETs, which comparison can be seen in Fig. 1. A schematic cross section of SiC DMOSFET is also represented in Fig. 2.
　・・・（中略）・・・
 Fig. 2: Schematically cross section of 
a SiC DMOSFET power transistor
（当審仮訳：イントロダクション
　・・・（中略）・・・
Ｓｉの１０倍以上というＳｉＣ材料の高い絶縁破壊電界によって，ＳｉＣ　ＤＭＯＳＦＥＴは高耐圧ＶＤＣ（ｍａｘ）な電界効果トランジスタ用の（Ｓｉのような）他の半導体材料よりも魅力的なものとなっている。通常のＳｉ　ＭＯＳＦＥＴと比べて，非常に低いオン抵抗ＲＤＳ（ｏｎ）であることがＳｉＣ　ＤＭＯＳＦＥＴの主な利点となっており，図１にはこの比較結果が示されている。また，図２にはＳｉＣ　ＤＭＯＳＦＥＴの断面図が示されている。
　・・・（中略）
　図２：
ＳｉＣ　ＤＭＯＳＦＥＴパワートランジスタ
ｂ　第７ページ
「Efficiency improvement by a single phase inverter
In order to demonstrate the performance of the SiC DMOSFETs, 
conventional 600V-IGBTs have been replaced by SiC-DMOS samples
in a single-phase solar-inverter
（当審仮訳：単相インバータによる効率改善
ＳｉＣ　ＭＯＳＦＥＴの能力を実証するため，Ｆｒａｕｎｈｏｆｅｒ　Ｉｎｓｔｉｔｕｔｅ　ｆｏｒ　Ｓｏｌａｒ　Ｅｎｅｒｇｙ　Ｓｙｓｔｅｍ　ＩＳＥで開発された
単相の太陽光インバータにおいて，従来の６００Ｖ−ＩＧＢＴを
ＳｉＣ　ＤＭＯＳのサンプル品に置き換えた
ｃ　第１０ページ
「Conclusion
The new generation of Silicon Carbide MOSFETs will become more and more interesting in the near future for high voltage and low current applications in power electronics converters. Their low switching losses are combined with high dc-operation-voltages due to SiC's high breakdown field.
The inverse diodes of the SiC-MOSFETs are much faster than those of conventional Si-MOSFETs, but will still need to improved to reduce their switching and conduction losses. This point is very important for all inverter applications using inductive loads because the free wheeling current has to pass through the diode during the dead time between two semiconductors of a half-bridge. However, 
the high switching speed of the SiC DMOSFETs could permit the reductionof thes dead time, what will recude the losses in the diodes
（当審仮訳：結論
新世代のＳｉＣ　ＭＯＳＦＥＴは，パワーエレクトロニクスコンバータの高電圧及び低電流アプリケーションのために，近い将来にますます関心をひくだろう。これらの低スイッチング損失は，ＳｉＣの高い絶縁破壊電界に起因する高いＤＣ動作電圧と組み合わされる。
ＳｉＣ　ＭＯＳＦＥＴの逆ダイオードは，従来のＳｉ　ＭＯＳＦＥＴよりも非常に高速であるが，スイッチング損失と導通損失を低減するための改良が依然として必要である。
ＳｉＣ　ＤＭＯＳＦＥＴの高いスイッチング速度はデッドタイム期間の短縮を可能とし
逆ダイオード内の導通損失を低減するだろう。
　したがって，甲４（０２）には，「スイッチング素子がＳｉＣ　ＭＯＳＦＥＴパワートランジスタによって構成されているインバータ」及び「このようなインバータにおいて，ＳｉＣ　ＭＯＳＦＥＴの逆ダイオードは，従来のＳｉ　ＭＯＳＦＥＴよりも非常に高速であるが，スイッチング損失と導通損失を低減するための改良が依然として必要であり，デッドタイムを短縮することで逆ダイオードの導通損失を低減する」ことが記載されていると認められる。
（ウ）甲５（０２）について
　甲５（０２）には，図面とともに以下の事項が記載されている。
ａ　第４ページ第１４−２１行
「交流制御装置では，双極性の伝導機構が生ぜず，従ってまた関連する蓄積電荷が生じないので，特別なフリーホィーリングダイオードは不要である。それ故，特別のフリーホイーリングダイオードを必要とせず，半導体技術的に生じるボディダイオードも作用しない。従って，交流制御装置は特に低い静的および動的損失で動作する。ここで静的損失とは電流通過中の損失を，また
動的損失とは切換損失を意味する
ｂ　第５ページ第１５−１７行
「
半導体領域１および２はシリコンカーバイドから形成されていてよく
半導体領域は
特にＭＯＳＦＥＴとして構成されていてもよい
ｃ　第６ページ第９−１５行
「ボディダイオードが半導体領域の動作パスに対して平行に遮断方向に有効になることを示す特性曲線１１の上での作動は，逆作動中の半導体領域においてゲート‐ソース間電圧が，ボディダイオードがまだ無電流であるような，すなわち，換言すれば横軸と，ＲON抵抗９とボディーダイオードに対する特性曲線１１との交点を通る限界線１２との間の動作範囲中にとどまるような大きさにのみ設定されることによって避けられる。」
ｄ　第６ページ第２５−２８行
「それぞれ
逆作動領域内の半導体領域においてゲート‐ソース間電圧が，当該の半導体領域のボディダイオードがまだ無電流であるような大きさにのみ設定されるならば
動的損失は本質的に全く生じない
　したがって，甲５（０２）には，「半導体領域がシリコンカーバイド（ＳｉＣ）から形成され，ＭＯＳＦＥＴとして構成されている交流制御装置」及び「このような交流制御装置において，ボディダイオードに電流を流れないようにすることで動的損失（切換損失）を生じない」ことが記載されている。
（エ）甲６（０２）について
　甲６（０２）には，図面とともに以下の事項が記載されていると認められる。
ａ　段落【０００９】
「【０００９】
　
本発明の電源装置は
降圧型ＤＣ−ＤＣコンバータとして機能する
ｂ　段落【００１６】−【００１７】
「【００１６】
  まず本実施例の電源装置が，
通常の降圧型コンバータとして機能する場合
【００１７】
  誤差増幅器１３は，正の入力端子より基準電圧Ｖｒｅｆを入力し，負の入力端子より，フィードバック電圧Ｖｆｂを入力する。誤差増幅器１３は，基準電圧Ｖｒｅｆとフィードバック電圧Ｖｆｂ（＝Ｖｏｕｔ）の差，即ち，誤差電圧を発生し，それを増幅してパルス幅変調発振器１４に出力する。パルス幅変調発振器１４は，誤差電圧をパルス幅変調し，それをドライバ１５に出力する。ドライバ１５は，変調されたパルスをオン／オフ信号に変換し，それをパワーＭＯＳＦＥＴ１６，１７のゲートに出力する。
上側パワーＭＯＳＦＥＴ１６と下側パワーＭＯＳＦＥＴ１７は，ドライバ１５からのオン／オフ信号により交互に駆動する。入力端子１に印加された入力電圧Ｖｉｎは，上側パワーＭＯＳＦＥＴ１６と下側パワーＭＯＳＦＥＴ１７によって入力電圧Ｖｉｎと接地電位の間でパルス状の電圧
に変換され，ＬＣ平滑フィルタによって平滑化され，出力端子２に出力電圧Ｖｏｕｔを発生する。
ｃ　段落【００２４】
「【００２４】
　ここでは，
半導体スイッチング素子としてパワーＭＯＳＦＥＴ
代わりに
ＳｉＣ（Silicon Carbide）デバイス
を用いてもよい
　したがって，甲６（０２）には，「半導体スイッチング素子としてＳｉＣデバイスを用いた降圧型ＤＣ−ＤＣコンバータ」が記載されていると認められる。
ウ　対比及び判断
（ア）本件発明１について
ａ　対比
　本件発明１と甲１（０２）発明とを対比する。
（ａ）甲１（０２）発明の「ＤＣ／ＤＣコンバータ６２」は，本件発明１の「電力変換装置」に含まれる。
（ｂ）甲１（０２）発明の「ＤＣ／ＤＣコンバータ６２」は，「ＭＯＳＦＥＴ６２１，ＭＯＳＦＥＴ６２２，一方の端子がＭＯＳＦＥＴ６２１のソース電極およびＭＯＳＦＥＴ６２２のドレイン電極に接続されるとともに，他方の端子が出力コンデンサ６１およびベース抵抗５１に接続された直流リアクトル６２３，ならびに，ＭＯＳＦＥＴ６２１およびＭＯＳＦＥＴ６２２に制御信号ＳＷ１およびＳＷ２をそれぞれ供給する制御回路６２４から構成され」，「入力コンデンサ６３および電源６４から出力される直流電圧を所定の直流電圧に変換する機能を有し」ている。
　そして，この「ＭＯＳＦＥＴ６２２」は，「制御回路６２４」が出力する「高速でオン／オフする制御信号」「ＳＷ２」により，「ＭＯＳＦＥＴ６２１」と「交互にオンとな」るから，「スイッチング素子」であるといえ，本件発明１の「スイッチング素子（130）」に相当する。
　さらに，甲１（０２）発明では，「カスコード素子２０のＭＯＳＦＥＴ２２がオンしている場合のＤＣ／ＤＣコンバータ６２の動作」として，「ＭＯＳＦＥＴ６２１がオフの期間，ＭＯＳＦＥＴ６２２をオンすることにより，発熱損失の大きいＭＯＳＦＥＴ６２２の内蔵ダイオードに電流を流さず，ＭＯＳＦＥＴ同期整流となり，発熱損失を低減することができる」から，「ＭＯＳＦＥＴ６２２」によって「同期整流」を行うように構成されているといえ，本件発明１とは，「スイッチング素子（130）によって同期整流を行うように構成された電力変換装置であって」という点で一致する。
（ｃ）甲１（０２）発明の「ＭＯＳＦＥＴ６２２」は，本件発明１の「上記スイッチング素子（130）は，ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており」と「上記スイッチング素子（130）は，ユニポーラ素子によって構成されており」の点で共通するといえる。
（ｄ）甲１（０２）発明における，「カスコード素子２０のＭＯＳＦＥＴ２２がオンしている場合のＤＣ／ＤＣコンバータ６２の動作」は，「ＭＯＳＦＥＴ６２１がオンになると，ＭＯＳＦＥＴ６２１のドレイン電極からソース電極→直流リアクトル６２３→ベース抵抗５１→電力用半導体スイッチング素子２１のベース電極という経路で電流が流れ，これにより，直流リアクトル６２３に直流起電力が蓄積され，ＭＯＳＦＥＴ６２１がオフになると，ＭＯＳＦＥＴ６２２のソース電極からドレイン電極→直流リアクトル６３３→ベース抵抗５１→電力用半導体スイッチング素子２１のベース電極という経路で電流が流れ，このとき出力コンデンサ６１に充電される電圧は，直流リアクトル６２３に蓄積された直流電力による起電力分のみであり，ＭＯＳＦＥＴ６２１がオフの期間，ＭＯＳＦＥＴ６２２をオンすることにより，発熱損失の大きいＭＯＳＦＥＴ６２２の内蔵ダイオードに電流を流さず，ＭＯＳＦＥＴ同期整流となり，発熱損失を低減することができる」ものであるが，「上下短絡を防止するために，ＭＯＳＦＥＴ６２１とＭＯＳＦＥＴ６２２とが同時にオンとなる期間はなく，何れか片方のみがオンとなり，他方がオンする前にはＭＯＳＦＥＴ６２１とＭＯＳＦＥＴ６２２とが同時にオフとなる期間（デッドタイム）があ」る。
　そして，甲１（０２）発明では，「ＭＯＳＦＥＴ６２２」に外付けの還流ダイオードは設けられていないから，「デッドタイム」の期間中に「ＭＯＳＦＥＴ６２２」を流れる電流（還流電流）は，「ＭＯＳＦＥＴ６２２」の「内蔵ダイオード」を流れることとなり，甲１（０２）発明における当該動作は，本件発明１の「上記ユニポーラ素子内の寄生ダイオード(131)を還流ダイオードとして用い」ることに相当する。
（ｅ）甲１（０２）発明では，「ＭＯＳＦＥＴ６２１がオフの期間，ＭＯＳＦＥＴ６２２をオンすることにより，発熱損失の大きいＭＯＳＦＥＴ６２２の内蔵ダイオードに電流を流さず，ＭＯＳＦＥＴ同期整流となり，発熱損失を低減することができる」のであるから，「同期整流」を行っている期間は，ＭＯＳＦＥＴ６２２がオンとなってチャネルに電流が流れ，内蔵ダイオードの電圧は立ち上がり電圧以下のために電流が流れないことが明らかである。また，チャネルに電流が流れるのであるから，ＭＯＦＦＥＴ６２２には，その電流に応じたオン電圧が生じ，電流が流れない内臓ダイオードの立ち上がり電圧が当該オン電圧よりも高いことも明らかである。
　そうすると，甲１（０２）発明と本件発明１とは，「上記寄生ダイオード（131）は，該寄生ダイオード（131）の順方向電圧が，該寄生ダイオード（131）の立ち上がり電圧を超えるまでは導通しないものであり，該立ち上がり電圧は，上記ユニポーラ素子本体のオン電圧よりも高く」という点で一致する。
　したがって，本件発明１と甲１（０２）は，以下の一致点と相違点を有する。
〈一致点〉
「スイッチング素子（130）によって同期整流を行うように構成された電力変換装置であって，
　上記スイッチング素子（130）は，ユニポーラ素子によって構成されており，
　上記ユニポーラ素子内の寄生ダイオード(131)を還流ダイオードとして用い，
　上記寄生ダイオード（131）は，該寄生ダイオード（131）の順方向電圧が，該寄生ダイオード（131）の立ち上がり電圧を超えるまでは導通しないものであり，該立ち上がり電圧は，上記ユニポーラ素子本体のオン電圧よりも高い
ことを特徴とする電力変換装置。」
〈相違点〉
　本件発明１では，「上記スイッチング素子（130）」は，「ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており」，「上記ワイドバンドギャップ半導体としてSiCを用いる」のに対して，甲１（０２）発明では，「ＭＯＳＦＥＴ６２２」は，「SiC」を用いた「ワイドバンドギャップ半導体を用いたユニポーラ素子」ではない点。
ｂ　相違点についての判断
（ａ）甲３（０２）には，ボディダイオードＤＨ，ＤＬの導通状態を維持すべき時間が十分に短縮可能であり，ワイドバンドギャップ半導体製による順方向電圧降下の上昇に関わらず，ボディダイオードＤＨ，ＤＬの導通損失が十分に抑えられることが記載されている。このことは，ＳｉＣの採用によるボディダイオードでの順方向電圧降下の上昇により，従前のシリコン製ＭＯＳＦＥＴと比較して単位時間当たりの導通損失が上昇するが，「導通状態を維持すべき時間」を短くできるので，「導通状態を維持すべき時間」を短くしない場合よりも，デッドタイム期間全体としての導通損失が抑えられることを意味している。しかしながら，シリコン製ＭＯＳＦＥＴと比較してＳｉＣの採用によりデッドタイム期間全体の導通損失が抑えられるか否かは明らかでない。
　一方，甲１（０２）発明は，内蔵ダイオードに電流を流さないようにするＭＯＳＦＥＴ同期整流により，発熱損失を低減する発明であって，同期整流を行う期間は内蔵ダイオードに電流を流さない。したがって，内蔵ダイオードに電流が流れるのはデッドタイム期間中のみである。
　そうすると，甲３（０２）では，ＭＯＳＦＥＴをＳｉＣとして導通状態を維持すべき時間を短くできたとしても，シリコン製ＭＯＳＦＥＴと比較してデッドタイム期間全体の導通損失が抑えられるかは明らかではないので，甲３（０２）に記載されている技術的事項を甲１（０２）発明に付加する動機を見いだすことはできない。
（ｂ）また，甲４（０２）にも，ＳｉＣ　ＭＯＳＦＥＴにおいて，スイッチング損失と導通損失を低減するための改良が依然として必要であり，デッドタイムを短縮することで逆ダイオードの導通損失を低減することが記載されているが，当該記載は，ＳｉＣ　ＭＯＳＦＥＴでは，デッドタイムを短縮することで，デッドタイムを短縮しない場合よりも逆ダイオードの導通損失を低減できることを意味するものであって，Ｓｉ　ＭＯＳＦＥＴとの比較において，ＳｉＣ　ＭＯＳＦＥＴの方がデッドタイム期間全体の逆ダイオードの導通損失を低減できるか否かは不明である。
　したがって，甲３（０２）と同様に，甲４（０２）についても，Ｓｉ　ＭＯＳＦＥＴよりもＳｉＣ　ＭＯＳＦＥＴの方がデッドタイム期間全体の逆ダイオードの導通損失を低減できるかは明らかではないので，甲４（０２）に記載されている技術的事項を甲１（０２）発明に付加する動機を見いだすことはできない。
（ｃ）さらに，甲３（０２）〜甲６（０２）より，「スイッチング素子にＳｉＣ用いること」が周知技術であったとはいえるものの，ＭＯＳＦＥＴのボディダイオード（寄生ダイオード，あるいは内蔵ダイオードともいう。以下，「寄生ダイオード」という。）は順方向電圧降下が比較的大きく，帰還ダイオードとして使用した場合の導通損失を削減しにくいので，寄生ダイオードとは別の高速整流ダイオードが外付けされ，帰還ダイオードとして利用される構成が一般的なものである。特に，ＳｉＣ等のワイドバンドギャップ半導体を用いたＭＯＳＦＥＴでは，シリコン製のＭＯＳＦＥＴと比べて，さらに，寄生ダイオードの順方向電圧降下が大きく，帰還ダイオード部の更なる損失削減は不利であることが知られている（甲３（０２）の段落【０００５】−【０００７】の記載を参照されたい。）。
　そうすると，仮に，甲１（０２）発明において，ＭＯＳＦＥＴ６２２の代わりに，ＳｉＣ　ＭＯＳＦＥＴを採用することを想定したとしても，必ずしも，帰還ダイオードとしてＳｉＣ　ＭＯＳＦＥＴの寄生ダイオードを用いる構成になるとは直ちにはいえず，通常であれば寄生ダイオードとは別の高速整流ダイオードを外付けする構成が想定されるものであり，当該構成としては，「上記ユニポーラ素子内の寄生ダイオード（131）を還流ダイオードとして用い」て「同期整流を行う」本件発明１とは異なる構成となる。
　また，「電力変換装置において，スイッチング素子としてＳｉＣ　ＭＯＳＦＥＴを用い，ＳｉＣ　ＭＯＳＦＥＴの寄生ダイオードを還流ダイオードとして使用し，同期整流を行うこと」が周知技術であったともいえない。
　したがって，本件発明１は，甲１（０２）発明，甲３（０２）〜甲６（０２）に記載された技術的事項及び周知技術に基づいて，当業者が容易に発明をすることができたものとはいえない。
（イ）本件発明２〜６について
　本件発明２〜６も，本件発明１の「ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており」，「上記ワイドバンドギャップ半導体としてSiCを用いる」と同一の構成を備えるものであるから，本件発明１と同じ理由により，甲１（０２）発明，甲３（０２）〜甲６（０２）に記載された技術的事項及び周知技術に基づいて，当業者が容易に発明をすることができたものとはいえない。
（４）申立番号０２の取消理由２（進歩性）について
ア　甲２（０２）の記載事項及び甲２（０２）に記載された発明
　甲２（０２）には，以下の事項が記載されている。
（ア）第１０５ページ
（イ）上記記載から，甲２（０２）には，次の技術的事項が記載されているものと認められる。
ａ　「
同期整流動作を示す基本回路
ｂ　「ただし，スイッチング周波数を上げると，
パワーＭＯＳのＴｒ
１
とＴｒ
２
が同時ＯＮするようなタイミングが生じて，大きな貫通（シュート）電流が流れます
デッド・タイムの設定が必要です
ｃ　「この基本回路ではＴｒ２がダイオードになっており，ダイオードの順方向電圧ＶＦが０．６〜１Ｖ程度あります。このため，低出力電圧でしかも大電流出力を目的とする電源では，このダイオードの損失が無視できず電源効率を低下させます。
　そこで図４−Ｄに示すように
パワーＭＯＳを導通させて，低オン抵抗の状態にします。
ソースからドレインに向かって流れる電流は内蔵のボディ・ダイオードを経由せず，オン抵抗とドレイン電流の積だけの損失になります。
ｄ　「回路図だけで見ると標準的なハーフ・ブリッジ回路ですが，
Ｔｒ
２
のパワーＭＯＳの動作はアナログ・スイッチになっています
　してみると，甲２（０２）には以下の発明（以下，甲２（０２）発明」という。）が記載されている。
「入力電圧＋Ｖｄｄを出力電圧Ｖｏに変換する同期整流回路の基本回路であって，
　パワーＭＯＳのＴｒ１とＴｒ２が同時ＯＮするようなタイミングが生じて，大きな貫通電流が流れないように，Ｔｒ１とＴｒ２の駆動パルスには，デッド・タイムが設けられ，
　Ｔｒ２を導通させて，低オン抵抗の状態にすることにより，ソースからドレインに向かって流れる電流は内蔵のボディ・ダイオードを経由せず，オン抵抗とドレイン電流の積だけの損失になり，
　Ｔｒ２がアナログ・スイッチとして動作する，
　同期整流回路の基本回路。」
イ　甲３（０２）〜甲６（０２）の記載事項
　上記（３）イに記載したとおりである。
ウ　対比及び判断
（ア）本件発明１について
ａ　対比
　本件発明１と甲２（０２）発明とを対比する。
（ａ）甲２（０２）発明の「同期整流回路の基本回路」は，「入力電圧＋Ｖｄｄを出力電圧Ｖｏに変換する」から「電力変換装置」であるといえる。
　また，甲２（０２）発明の「Ｔｒ２」は「アナログ・スイッチとして動作」するから「スイッチング素子」であるといえる。
　そして，甲２（０２）発明では，「Ｔｒ２を導通させて，低オン抵抗の状態にすることにより，ソースからドレインに向かって流れる電流は内蔵のボディ・ダイオードを経由せず，オン抵抗とドレイン電流の積だけの損失にな」ることから，Ｔｒ２によって同期整流が行われていることが明らかであり，本件発明１とは，「スイッチング素子（130）によって同期整流を行うように構成された電力変換装置であって」の点で一致する。
（ｂ）甲２（０２）発明の「Ｔｒ２」は，「パワーＭＯＳ」であるから「ユニポーラ素子」であるといえる。
　したがって，甲（０２）発明は，本件発明１の「上記スイッチング素子（130）は，ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており」と「上記スイッチング素子（130）は，ユニポーラ素子によって構成されており」という点で共通するといえる。
（ｃ）甲２（０２）発明では，「パワーＭＯＳのＴｒ１とＴｒ２が同時ＯＮするようなタイミングが生じて，大きな貫通電流が流れないように，Ｔｒ１とＴｒ２の駆動パルスには，デッド・タイムが設けられ」ており，デッド・タイムの期間中に還流電流がＴｒ２のボディ・ダイオードを流れることは明らかであるから，本件発明１とは，「上記ユニポーラ素子内の寄生ダイオード(131)を還流ダイオードとして用い」る点で共通するといえる。
（ｄ）甲２（０２）発明では，「Ｔｒ２を導通させて，低オン抵抗の状態にすることにより，ソースからドレインに向かって流れる電流は内蔵のボディ・ダイオードを経由せず，オン抵抗とドレイン電流の積だけの損失にな」るから，同期整流を行う際に，電流の流れるＴｒ２のオン電圧よりも電流が流れないボディ・ダイオードの立ち上がり電圧が高いことは明らかである。
　そうすると，甲２（０２）発明と本件発明１とは，「上記寄生ダイオード（131）は，該寄生ダイオード（131）の順方向電圧が，該寄生ダイオード（131）の立ち上がり電圧を超えるまでは導通しないものであり，該立ち上がり電圧は，上記ユニポーラ素子本体のオン電圧よりも高く」という点で一致する。
　したがって，本件発明１と甲１（０２）は，以下の一致点と相違点を有する。
〈一致点〉
「スイッチング素子（130）によって同期整流を行うように構成された電力変換装置であって，
　上記スイッチング素子（130）は，ユニポーラ素子によって構成されており，
　上記ユニポーラ素子内の寄生ダイオード(131)を還流ダイオードとして用い，
　上記寄生ダイオード（131）は，該寄生ダイオード（131）の順方向電圧が，該寄生ダイオード（131）の立ち上がり電圧を超えるまでは導通しないものであり，該立ち上がり電圧は，上記ユニポーラ素子本体のオン電圧よりも高い
ことを特徴とする電力変換装置。」
〈相違点〉
　本件発明１では，「上記スイッチング素子（130）」は，「ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており」，「上記ワイドバンドギャップ半導体としてSiCを用いる」のに対して，甲２（０２）発明では，「パワーＭＯＳ」の「Ｔｒ２」は，「SiC」を用いた「ワイドバンドギャップ半導体を用いたユニポーラ素子」ではない点。
ｂ　相違点についての判断
（ａ）甲２（０２）発明も，甲１（０２）発明と同様に，「同期整流」を行っており，「Ｔｒ２を導通させ」る期間は，「ソースからドレインに向かって流れる電流は内蔵のボディ・ダイオードを経由せず」，したがて，ボディ・ダイオードに電流が流れるのはデッド・タイム期間中のみである。
　そうすると，甲３（０２）では，ＭＯＳＦＥＴをＳｉＣとして導通状態を維持すべき時間を短くできたとしても，シリコン製ＭＯＳＦＥＴと比較してデッドタイム期間全体の導通損失が抑えられるとはいえないのであるから，甲３（０２）に記載されている技術的事項を甲２（０２）発明に付加する動機を見いだすことはできない。
（ｂ）また，甲４（０２）についても，Ｓｉ　ＭＯＳＦＥＴよりもＳｉＣ　ＭＯＳＦＥＴの方がデッドタイム期間全体の逆ダイオードの導通損失を低減できるとはいえないのであるから，甲４（０２）に記載されている技術的事項を甲２（０２）発明に付加する動機を見いだすことはできない。
（ｃ）さらに，上記（３）ウ（ア）ｂ（ｃ）で述べたとおり，甲３（０２）〜甲６（０２）より，「スイッチング素子にＳｉＣ用いること」が周知技術であったとはいえるものの，ＭＯＳＦＥＴの寄生ダイオードは順方向電圧降下が比較的大きく，帰還ダイオードとして使用した場合の導通損失を削減しにくいので，寄生ダイオードとは別の高速整流ダイオードが外付けされ，帰還ダイオードとして利用される構成が一般的なものであり，特に，ＳｉＣ等のワイドバンドギャップ半導体を用いたＭＯＳＦＥＴでは，シリコン製のＭＯＳＦＥＴと比べて，さらに，寄生ダイオードの順方向電圧降下が大きく，帰還ダイオード部の更なる損失削減は不利であることが知られており，仮に，甲２（０２）発明において，Ｔｒ２の代わりに，ＳｉＣ　ＭＯＳＦＥＴを採用することを想定したとしても，必ずしも，帰還ダイオードとしてＳｉＣ　ＭＯＳＦＥＴの寄生ダイオードを用いる構成になるとは直ちにはいえず，寄生ダイオードとは別の高速整流ダイオードを外付けする構成が想定されるものであり，当該構成としては，「上記ユニポーラ素子内の寄生ダイオード（131）を還流ダイオードとして用い」て「同期整流を行う」本件発明１とは異なる構成となる。
　また，「電力変換装置において，スイッチング素子としてＳｉＣ　ＭＯＳＦＥＴを用い，ＳｉＣ　ＭＯＳＦＥＴの寄生ダイオードを還流ダイオードとして使用し，同期整流を行うこと」が周知技術であったともいえない。
　したがって，本件発明１は，甲２（０２）発明，甲３（０２）〜甲６（０２）に記載された技術的事項及び周知技術に基づいて，当業者が容易に発明をすることができたものとはいえない。
（イ）本件発明２〜６について
　本件発明２〜６も，本件発明１の「ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており」，「上記ワイドバンドギャップ半導体としてSiCを用いる」と同一の構成を備えるものであるから，本件発明１と同じ理由により，甲２（０２）発明，甲３（０２）〜甲６（０２）に記載された技術的事項及び周知技術に基づいて，当業者が容易に発明をすることができたものとはいえない。
第６　むすび
　したがって，請求項１〜６に係る特許は，取消理由通知に記載した取消理由及び特許異議申立書に記載された特許異議申立理由によっては，取り消すことができない。
　また，他に請求項１〜６に係る特許を取り消すべき理由を発見しない。
　よって，結論のとおり決定する。
【異議決定日】
平成３０年６月１４日（２０１８．６．１４）