【誤訳訂正書】
【提出日】平成23年9月2日(2011.9.2)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
外部メモリ内の参照テーブルのセットを有する参照テーブルアドレス指定システムであって、
計算ユニットからデータワードを受け取るための入力レジスタ、及び前記外部メモリ内の前記参照テーブルのセットの位置を識別するためのテーブルベースとその特定の参照テーブルにおける特定のエントリの位置を識別するための変位フィールドとを含む第１のデポジットインクリメントインデックスレジスタを有するデータアドレス生成器を備え、
前記データアドレス生成器が、前記参照テーブルのセットにおける各参照テーブルに関して前記データワードのセクションに対応する部分的な結果を取得するために前記インデックスレジスタをインクリメントする前に、前記データワードのセクションに対応する部分的な結果にアクセスするために、前記データワードのセクションを前記変位フィールドに配置するように構成される
ことを特徴とする参照テーブルアドレス指定システム。
【請求項２】
前記エントリが、前記データワードの対応するセクションの部分的な結果を含む
ことを特徴とする請求項１に記載の参照テーブルアドレス指定システム。
【請求項３】
前記計算ユニットが、アキュムレータ、参照テーブル宛先レジスタ、及び結合回路を有し、
前記計算ユニットが、最終結果を獲得するために、前記データワードの全セクションからの前記部分的な結果を累算するように構成される
ことを特徴とする請求項１に記載の参照テーブルアドレス指定システム。
【請求項４】
前記参照テーブル宛先レジスタが、前記計算ユニットのデータレジスタファイルのうちのいずれかであり得る
ことを特徴とする請求項３に記載の参照テーブルアドレス指定システム。
【請求項５】
前記データアドレス生成器が、複数のポインタレジスタを備え、
前記第１のデポジットインクリメントインデックスレジスタが、前記ポインタレジスタの内の１つによって実現される
ことを特徴とする請求項１に記載の参照テーブルアドレス指定システム。
【請求項６】
前記データアドレス生成器が、更に、前記参照テーブルのセットにおける次の参照テーブルを識別するために、前記第１のデポジットインクリメントインデックスレジスタの前記インデックスフィールドをインクリメントするように構成される
ことを特徴とする請求項１に記載の参照テーブルアドレス指定システム。
【請求項７】
前記部分的な結果が、前記対応するセクションのデータビットを含むと共に、
前記データアドレス生成器が、更に、それらのビットを所定の出力ワードに割り当てるように構成される
ことを特徴とする請求項２に記載の参照テーブルアドレス指定システム。
【請求項８】
前記出力ワード及び前記データワードが、同一のビット数を有している
ことを特徴とする請求項７に記載の参照テーブルアドレス指定システム。
【請求項９】
前記出力ワード及び前記データワードが、同一でないビット数を有している
ことを特徴とする請求項７に記載の参照テーブルアドレス指定システム。
【請求項１０】
前記結合回路が、排他的論理和回路である
ことを特徴とする請求項３に記載の参照テーブルアドレス指定システム。
【請求項１１】
前記結合回路が、加算回路である
ことを特徴とする請求項３に記載の参照テーブルアドレス指定システム。
【請求項１２】
前記データアドレス生成器が、第２のデポジットインクリメントインデックスレジスタを備え、
前記データアドレス生成器が、前記データワードの第２のセクションを前記第２のデポジットインクリメントインデックスレジスタの変位フィールドに配置するように構成される
ことを特徴とする請求項１に記載の参照テーブルアドレス指定システム。
【請求項１３】
前記データアドレス生成器が、前記第１のデポジットインクリメントインデックスレジスタに既知の参照テーブルアドレスをあらかじめ読み込むように構成される
ことを特徴とする請求項１に記載の参照テーブルアドレス指定システム。
【請求項１４】
前記既知の参照テーブルアドレスが、開始アドレスである
ことを特徴とする請求項１３に記載の参照テーブルアドレス指定システム。
【請求項１５】
前記セクションが、ビットフィールドである
ことを特徴とする請求項１に記載の参照テーブルアドレス指定システム。
【請求項１６】
前記ビットフィールドが、１バイトである
ことを特徴とする請求項１５に記載の参照テーブルアドレス指定システム。
【請求項１７】
前記ビットフィールドが、１ニブルである
ことを特徴とする請求項１５に記載の参照テーブルアドレス指定システム。
【請求項１８】
外部メモリ内の参照テーブルのセットを使用可能にするための参照テーブルアドレス指定方法であって、
データワードを計算ユニットからデータアドレス生成器内の入力レジスタに転送する段階と、
前記データアドレス生成器内の第１のインデックスレジスタに、前記外部メモリ内の前記参照テーブルのセットの位置を識別するためのテーブルベースフィールド、及び変位フィールドを提供する段階と、
前記データワードのセクションに対応する部分的な結果の位置を識別するために、前記データワードのセクションを前記第１のインデックスレジスタ内の変位フィールドに配置する段階と、
前記参照テーブルのセットにおける各参照テーブルに関して前記データワードのセクションに対応する部分的な結果を取得するために、前記第１のインデックスレジスタをインクリメントする段階と
を含むことを特徴とする参照テーブルアドレス指定方法。
【請求項１９】
前記エントリが、前記データワードの対応するセクションの部分的な結果を含む
ことを特徴とする請求項１８に記載の参照テーブルアドレス指定方法。
【請求項２０】
最終結果を獲得するために、前記データワードの全セクションからの部分的な結果を累算する段階を更に含む
ことを特徴とする請求項１８に記載の参照テーブルアドレス指定方法。
【請求項２１】
前記セットにおける次の参照テーブルを識別するために、前記データアドレス生成器において、前記テーブルベースフィールドをインクリメントする段階を更に含む
ことを特徴とする請求項１８に記載の参照テーブルアドレス指定方法。
【請求項２２】
前記部分的な結果が、データビットを含むと共に、
前記方法が、それらのビットを所定の出力ワードに割り当てる段階を更に含む
ことを特徴とする請求項２１に記載の参照テーブルアドレス指定方法。
【請求項２３】
前記出力ワード及び前記データワードが、同一のビット数を有している
ことを特徴とする請求項２２に記載の参照テーブルアドレス指定方法。
【請求項２４】
前記出力ワード及び前記データワードが、同一でないビット数を有している
ことを特徴とする請求項２２に記載の参照テーブルアドレス指定方法。
【請求項２５】
前記累算する段階が、排他的論理和を計算する段階を含む
ことを特徴とする請求項２０に記載の参照テーブルアドレス指定方法。
【請求項２６】
前記累算する段階が、加算する段階を含む
ことを特徴とする請求項２０に記載の参照テーブルアドレス指定方法。
【請求項２７】
前記データワードのセクションを前記第１のインデックスレジスタ内の変位フィールドに配置するのと並行して、前記データワードの第２のセクションを、別の特定のエントリの位置を識別するために、第２のインデックスレジスタの変位フィールドに配置する段階を更に含む
ことを特徴とする請求項１８に記載の参照テーブルアドレス指定方法。
【請求項２８】
前記第１のインデックスレジスタに既知の参照テーブルアドレスをあらかじめ読み込む段階を更に含む
ことを特徴とする請求項１８に記載の参照テーブルアドレス指定方法。
【請求項２９】
前記第１のインデックスレジスタに、開始アドレスがあらかじめ読み込まれる
ことを特徴とする請求項２８に記載の参照テーブルアドレス指定方法。
【請求項３０】
前記セクションが、ビットフィールドである
ことを特徴とする請求項２８に記載の参照テーブルアドレス指定方法。
【請求項３１】
前記ビットフィールドが、１バイトである
ことを特徴とする請求項３０に記載の参照テーブルアドレス指定方法。
【請求項３２】
前記ビットフィールドが、１ニブルである
ことを特徴とする請求項３０に記載の参照テーブルアドレス指定方法。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００１８
【訂正方法】変更
【訂正の内容】
【００１８】
好ましい実施例において、それらのエントリは、データワードの対応するセクションの部分的な結果を含む。計算ユニットは、アキュムレータレジスタ、参照テーブル宛先レジスタ、及び結合回路を備え得ると共に、計算ユニットは、最終結果を獲得するために、データワードの全セクションからの部分的な結果を累算するように構成され得る。宛先レジスタは、計算ユニットデータレジスタファイルのあらゆる宛先レジスタであり得る。データアドレス生成器は、複数のポインタレジスタを備え得ると共に、デポジットインクリメントインデックスレジスタは、ポインタレジスタの内の１つによって実現され得る。データアドレス生成器は、同様に、複数のポインタレジスタを備え得ると共に、デポジットインクリメント入力レジスタは、ポインタレジスタの内の１つによって実現され得る。デポジットインクリメントインデックスレジスタのインデックスフィールドは、セットにおける次のテーブルを識別するためにインクリメントするように構成され得る。部分的な結果が、対応するセクションのデータビットを含み得ると共に、データアドレス生成器が、更に、それらのビットを所定の出力ワードに割り当てるように構成され得る。宛先ワード及びデータワードは、同一のビット数を有し得る。宛先ワード及びデータワードは、同一でないビット数を有し得る。結合回路は、排他的論理和回路であり得る。結合回路は、加算回路であり得る。データアドレス生成器は、第２のデポジットインクリメントインデックスレジスタを備え得ると共に、データアドレス生成器は、データワードの第２のセクションを第２のデポジットインクリメントインデックスレジスタの変位フィールドに配置するように構成され得る。データアドレス生成器は、インデックスレジスタに既知のテーブルアドレスをあらかじめ読み込むように構成され得る。既知のテーブルアドレスは、開始アドレスであり得る。ビットフィールドは、１バイトであり得る。ビットフィールドは、１ニブルであり得る。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００２０
【訂正方法】変更
【訂正の内容】
【００２０】
好ましい実施例において、エントリは、データワードの対応するセクションの部分的な結果を含み得る。最終結果を獲得するために、データワードの全セクションからの部分的な結果が累算され得る。セットにおける次のテーブルを識別するために、データアドレス生成器において、テーブルベースフィールドがインクリメントされ得る。部分的な結果は、データビットを含み得ると共に、方法は、それらのビットを所定の出力ワードに割り当てる段階を更に含み得る。出力ワード及びデータワードは、同一のビット数を有し得る。出力ワード及びデータワードは、同一でないビット数を有し得る。累算することは、排他的論理和を計算することを含み得る。累算することは、加算することを含み得る。方法は、データワードのセクションをインデックスレジスタ内の変位フィールドに配置するのと並行して、データワードの第２のセクションを、別の特定のエントリの位置を識別するための別のインデックスレジスタの変位フィールドに配置する段階を含み得る。方法は、インデックスレジスタに既知のテーブルアドレスをあらかじめ読み込む段階を含み得る。インデックスレジスタは、開始アドレスがあらかじめ読み込まれ得る。セクションは、ビットフィールドであり得る。ビットフィールドは、１バイトか、または１ニブルであり得る。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００３８
【訂正方法】変更
【訂正の内容】
【００３８】
本発明による、図１６の参照テーブルアドレス指定方法３００の１つの実施例は、データワードを計算ユニットからデータアドレス生成器内の入力レジスタに転送する転送段階３０２を含む。段階３０４において、ＤＡＧ内の各インデックスレジスタに、テーブルベースフィールド、テーブルインデックスフィールド、及び変位フィールドが提供される。段階３０６において、外部メモリ内の参照テーブルにおける特定のエントリの場所を示すために、データワードの１バイトまたは１ニブルのようなセクションが、変位フィールドに配置される。段階３０８において、各セクションから出力ワードに特定のエントリが割り当てられる。段階３１０において、テーブルインデックスフィールドが次のテーブルへインクリメントされる。この後、完了するべき残されたセクションが存在する限り、システムは段階３０６に戻る。その後で、段階３１２において、出力ワードを完成するために、全てのセクションから、特定のエントリが、例えば合計演算、加算、排他的論理和演算によって累算される。最終的に、段階３１４において、インデックスレジスタに、既知のアドレス、例えばスタートアドレスがあらかじめ読み込まれる（プリロードされる）と共に、システムは、データワードを取得して転送する段階３０２に、再度戻る。