【事件の表示】
　特願２００４−１７９７６１「多層拡張ドレイン構造を有する高電圧ラテラルトランジスタ」拒絶査定不服審判事件〔平成１６年１０月２１日出願公開、特開２００４−２９７０８５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１４年７月３１日に出願した特願２００２−２５８２６３号（パリ条約による優先権主張平成１３年９月７日、米国）の一部を平成１６年６月１７日に新たな特許出願としたものであって、 平成２０年２月２９日付けで手続補正がなされ、同年６月１６日付けで拒絶査定がなされ、それに対して、同年９月２２日に拒絶査定に対する審判請求がなされるともに、同年１０月２１日付けで手続補正がなされ、その後当審において、平成２２年１０月１５日付けで審尋がなされ、平成２３年１月１９日付けで回答書が提出されたものである。
　
２．平成２０年１０月２１日付けの手続補正について
【補正の却下の決定の結論】
　平成２０年１０月２１日付けの手続補正を却下する。
　
【理由】
（１）補正の内容
　平成２０年１０月２１日付けの手続補正（以下「本件補正」という。）は、特許請求の範囲の請求項１、４及び５を補正するものであり、その内容は、以下のとおりである。
　
（補正事項ａ）補正前の請求項１を、補正後の請求項１の
「【請求項１】
　基板の上面を覆う絶縁層を含み、
　前記絶縁層の上に配置された第一の導電型のドレイン領域を含み、
　第一の導電型のソース領域を含み、
　前記絶縁層の上に配置された平行に配列された複数の第一の導電型のドリフト領域を含み、各ドリフト領域はドレイン領域からソース領域へ向かう第一の方向に延在し、隣接するドリフト領域は第一の方向と直交する第二の方向において誘電体層によって分離されており、前記第一の方向は前記基板の底面に平行な方向であり、前記第二の方向は前記底面に対して垂直な方向であり、
　各誘電体層の中に配置された導電性フィールドプレート部材を含み、該フィールドプレート部材はドリフト領域から完全に絶縁されている、
　基板上に形成されたラテラル高電圧トランジスタ。」
と補正すること。
　
（補正事項ｂ）補正前の請求項４を、補正後の請求項４の
「【請求項４】
　第一の導電型のドレイン領域を含み、
　第一の導電型のソース領域を含み、
　前記ドレイン領域から前記ソース領域へ向かう第一の方向に平行に延在する第一の導電型の複数のドリフト領域を含んでおり、隣り合うドリフト領域は第一の方向と直交する第二の方向において誘電体層によって分離され、前記第一の方向は前記基板の底面に平行な方向であり、前記第二の方向は前記底面に対して垂直な方向であり、
　誘電体層に配置された少なくとも一つの導電性フィールドプレート部材を含んでおり、当該少なくとも一つの導電性フィールドプレート部材はドリフト領域から完全に絶縁され、かつ、ドレイン領域から電気的に分離されている、
ラテラル高電圧トランジスタ。」
と補正すること。
　
（補正事項ｃ）補正前の請求項５を、補正後の請求項５の
「【請求項５】
　前記少なくとも一つの導電性フィールドプレート部材は導電性材料を含んでいる、請求項４に記載のラテラル高電圧トランジスタ。」
と補正すること。
　
（３）新規事項追加の有無及び補正の目的の適否についての検討
　補正事項ａ、ｂ、ｃは、いずれも補正前の請求項に係る発明の発明特定事項である「フィールドプレート部材」について、「導電性フィールドプレート部材」と限定的に減縮する事項を付加する補正である。
　そして、「導電性フィールドプレート部材」は、本願の願書に最初に添付した明細書の【００３０】段落、【００３７】段落、図１及び図２の記載に基づく補正である。
　したがって、補正事項ａ、ｂ、ｃは、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下「特許法第１７条の２第３項」という。）に規定された新規事項の追加禁止の要件を満たしており、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）第２号に掲げられた特許請求の範囲の減縮を目的とするものである。
　
（４）独立特許要件について
（４−１）はじめに
　上記（３）において検討したとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正であるから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項の規定に適合するか否かについて、検討する。
　
（４−２）補正後の請求項４に係る発明
　本件補正による補正後の請求項１ないし６に係る発明は、平成２０年１０月２１日付けの手続補正により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし６に記載された事項により特定されるとおりのものであって、そのうちの補正後の請求項４に係る発明（以下「補正後の発明」という。）は、その特許請求の範囲の請求項４に記載された事項により特定される、以下のとおりのものである。
　
「【請求項４】
　第一の導電型のドレイン領域を含み、
　第一の導電型のソース領域を含み、
　前記ドレイン領域から前記ソース領域へ向かう第一の方向に平行に延在する第一の導電型の複数のドリフト領域を含んでおり、隣り合うドリフト領域は第一の方向と直交する第二の方向において誘電体層によって分離され、前記第一の方向は前記基板の底面に平行な方向であり、前記第二の方向は前記底面に対して垂直な方向であり、
　誘電体層に配置された少なくとも一つの導電性フィールドプレート部材を含んでおり、当該少なくとも一つの導電性フィールドプレート部材はドリフト領域から完全に絶縁され、かつ、ドレイン領域から電気的に分離されている、
ラテラル高電圧トランジスタ。」
　なお、補正後の発明では、「前記基板」に対応する文言が存在せず、当該「前記基板」は、「基板」であることが明らかであるから、以下においては、そのように読み替えて検討する。
　
（４−３）引用刊行物に記載された発明
（４−３−１）特開２０００−３４９２８８号公報
（４−３−１−１）
　原査定の拒絶の理由に引用され、本願の優先権主張の日前である平成１２年１２月１５日に日本国内で頒布された刊行物である特開２０００−３４９２８８号公報（以下「引用刊行物１」という。）には、図１及び３とともに、以下の事項が記載されている。なお、下線は、当合議体において付加したものである。
　
「【０００６】
最近、深いｐｎ接合を持つ新しい構造のパワーＭＯＳＦＥＴの提案がなされた
【０００７】
従来の縦型ＭＯＳＦＥＴのドリフト領域に相当する部分が、ｎドリフト領域２とｐ仕切り領域３とを交互に並置した並列ｐｎ層で置き換えられた形になっており、並列ｐｎ層での一方の側にはｐウェル領域４と、その表面層にｎソース領域５とが形成されている。
【０００８】
この構造の意図は、ｎドリフト領域２だけではなく、ｐ仕切り領域３にも空乏層を広げることによって、高い濃度のｎドリフト領域２でも充分に耐圧を維持しようとするものである。そして、この構造を用いるとｎドリフト領域２の濃度をその幅に逆比例して増加させることが可能であり、すなわち幅を狭くすれば不純物濃度を高くすることができるので、高耐圧ＭＯＳＦＥＴでもｎドリフト領域２の濃度を高めに設定でき、結果としてオン抵抗を著しく下げることが可能である。
【０００９】
【発明が解決しようとする課題】しかし、図３の構造のＭＯＳＦＥＴは、ｎドリフト領域２とｐ仕切り領域３とからなる並列ｐｎ層の厚さを耐圧に合わせて大きくしなければならない。従って、
この構造を実現するためには、エピタキシャル膜を１０μm 程度積むたびに、ｐ仕切り領域３を形成するためのアクセプタ不純物の拡散を行っていく必要がある。
【００１０】
例えば６００V 素子ではエピタキシャル膜とイオン注入、および熱処理を６回程度繰り返すことになる。これは非常に大きな製造工程の増加につながり、それだけで全体の製造工程のほぼ半分を占めることになる。
「【００１６】
【発明の実施の形態】［実施例］以下で本発明について、実施例を示しながら詳細に説明する。なお、ここで説明する炭化珪素は良く知られているように、存在する多くの多形の内、主に６Ｈおよび４Ｈと呼ばれるものを対象としている。
【００１７】図１は本発明を実施した縦型ＭＯＳＦＥＴの断面図である。図３の従来の断面図と比較しながら説明する。
ｎ
+ 
ドレイン領域１１の上には、ｎドリフト領域１２があり、その表面層に選択的にｐウェル領域１４が形成され、ｐウェル領域１４の内部にｎソース領域１５が形成されているのは図３のＭＯＳＦＥＴと同じであるが、ｐ仕切り領域は設けられておらず、代わりにトレンチ２２が掘り下げられて、絶縁膜２０を介して多結晶シリコン２１が埋め込まれている。
【００１８】
図１の本発明の構造においては、耐圧を維持する接合部分はｐｎ接合ではなくＭＯＳ接合となっている。
「【００２６】
【発明の効果】以上説明したように本発明によれば、深さ方向に次第に高くなる直線的な不純物濃度分布をもつ第一導電型ドリフト領域の表面層に第二導電型ウェル領域が選択的に形成され、その内部に第一導電型ソース領域が形成され、ゲート電極、ソース電極、ドレイン電極とをもつ縦型ＭＯＳＦＥＴにおいて、
第二導電型ウェル領域の表面からトレンチを掘り下げ、そのトレンチ内に厚い絶縁膜を介してソース電極と短絡された導電体を設けることによって、
　
（４−３−１−２）ここにおいて、００１７段落の「ただし、トレンチ２２は必ずしも高濃度基板に達する必要はない。」という記載、及び図２（ｃ）からは、「トレンチ２２」が「ｎ＋ドレイン領域１１」（高濃度基板）に達していることが見て取れることから、引用刊行物１に記載された「縦型ＭＯＳＦＥＴ」は、「トレンチ２２」が「ｎ＋ドレイン領域１１」に達していても達していなくてもよいことが明らかである。
　そこで、「トレンチ２２」が「ｎ＋ドレイン領域１１」に達している構成に注目して、００１１段落に記載された「課題を解決するための手段」を、図１及び００１６段落以降に記載された「実施例」と対応させつつ解釈すると、引用刊行物１には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　「ｎ＋ドレイン領域１１上に形成されたｎドリフト領域１２と、その表面層に選択的に形成されたｐウェル領域１４と、前記ｐウェル領域１４内に形成されたｎソース領域１５と、前記ｎドリフト領域１２と前記ｎソース領域１５とに挟まれた前記ｐウェル領域１４の表面上に絶縁膜を介して設けられたゲート電極１７と、前記ｎソース領域１５と前記ｐウェル領域１４との表面に共通に接触するソース電極１８と、前記ｎ＋ドレイン領域１１の裏面に設けられたドレイン電極１８とを有する縦型ＭＯＳＦＥＴにおいて、前記ｐウェル領域１４の表面から掘り下げられた前記ｎ＋ドレイン領域１１に達するトレンチ２２と、そのトレンチ内壁に沿って素子耐圧に耐える厚い絶縁膜２０を介して設けられた多結晶シリコン２１とを備え、前記多結晶シリコン２１が前記ソース電極１８と短絡されている縦型ＭＯＳＦＥＴ。」
　
（４−３−２）特開平９−２６６３１１号公報
　原査定の拒絶の理由に引用され、本願の出願日前である平成９年１０月７日に日本国内で頒布された刊行物である特開平９−２６６３１１号公報（以下「引用刊行物２」という。）には、図４、７、８及び９とともに、以下の事項が記載されている。
　
「【０００１】
 【発明の属する技術分野】本発明は、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ），ＩＧＢＴ（伝導度変調型トランジスタ），バイポーラトランジスタ，ダイオード等に適用可能の高耐圧且つ大電流容量の半導体装置及びその製造方法に関する。」
「【００１１】そこで、上記問題点に鑑み、
本発明の第１の課題は、ドリフト領域の構造を改善することにより、オン抵抗と耐圧とのトレードオフ関係を大幅に緩和させて、高耐圧でありながら、オン抵抗の低減化による電流容量の増大が可能の半導体装置を提供することにある。
「【００３８】〔実施形態３〕図４（ａ）は本発明の実施形態３に係る横型構造のＳＯＩ−ＭＯＳＦＥＴを示す平面図、図４（ｂ）は図４（ａ）中のＡ−Ａ′線で切断した状態を示す切断図、図４（ｃ）は図４（ａ）中のＢ−Ｂ′線で切断した状態を示す切断図である。
【００３９】
本例のＳＯＩ−ＭＯＳＦＥＴの構造は、半導体基体５上の絶縁膜６の上に形成されたｐ型のチャネル拡散層７７と、チャネル拡散層７７の側壁上にゲート絶縁膜１０を介して形成されたトレンチゲート電極１１１と、トレンチゲート電極１１１の上縁に沿って形成されたｎ
+ 
型のソース領域８８と、トレンチゲート電極１１１から離間した位置に形成されたｎ
+ 
型のドレイン領域９９と、ドレイン・ゲート間に延在するドレイン・ドリフト領域２９０と、このドレイン・ドリフト領域２９０上に形成された厚い絶縁膜１２とを有する。
【００４０】
本例におけるドレイン・ドリフト領域２９０は、実施形態１の場合とは異なり、プレート状のｎ型分割ドリフト経路域１とプレート状のｐ型仕切領域２とが交互に繰り返し積み重ねて積層された重畳並行構造となっている。
【００４１】この層状構造においても、理想オン抵抗は前述の（１１）式で与えられ、Ｎはｎ型分割ドリフト経路域１の積み重ね枚数である。理想耐圧100 Ｖとしたとき、従来構造（Ｎ＝１）では、理想オン抵抗Ｒ＝0.5 （ｍオーム・cm2 ）であるが、本例ではＮ＝10の場合、Ｒ＝0.05（ｍオーム・cm2 ）となり、分割数Ｎに逆比例してオン抵抗が激減する。」
　
（４−４）対比
（４−４−１）刊行物発明の「ｎ+ ドレイン領域１１」、「ｎソース領域１５」及び「絶縁膜２０」は、各々補正後の発明の「第一の導電型のドレイン領域」、「第一の導電型のソース領域」及び「誘電体層」に相当する。
　
（４−４−２）刊行物発明の「ｎドリフト領域１２」は、補正後の発明の「ドリフト領域」に相当する。そして、刊行物発明の「ｎドリフト領域１２」は、「ｎ+ ドレイン領域１１」から「ｎソース領域１５」へ向かう第一の方向に平行に延在していることは、明らかである。
　
（４−４−３）引用刊行物の「【００２６】【発明の効果】・・・以上説明したように本発明によれば、・・・
第二導電型ウェル領域の表面からトレンチを掘り下げ、そのトレンチ内に厚い絶縁膜を介してソース電極と短絡された導電体を設けることによって、
　
（４−４−４）刊行物発明の「高耐圧の縦型ＭＯＳＦＥＴ」と補正後の発明の「ラテラル高電圧トランジスタ」は、「高電圧トランジスタ」という点で共通する。
　
（４−４−５）すると、補正後の発明と刊行物発明とは、
「第一の導電型のドレイン領域を含み、
　第一の導電型のソース領域を含み、
　前記ドレイン領域から前記ソース領域へ向かう第一の方向に平行に延在する第一の導電型のドリフト領域を含んでおり、
　誘電体層に配置された少なくとも一つの導電性フィールドプレート部材を含んでおり、
当該少なくとも一つの導電性フィールドプレート部材はドリフト領域から完全に絶縁され、かつ、ドレイン領域から電気的に分離されている、
高電圧トランジスタ。」である点で一致し、次の３点で相違する。
　
（相違点１）補正後の発明では、「複数のドリフト領域を含んでおり、」「隣り合うドリフト領域は」「ドレイン領域から」「ソース領域へ向かう第一の方向」「と直交する第二の方向において誘電体層によって分離され」ているのに対し、引用刊行物１の実施例（図１）には、「ｎドリフト領域１２」は一つしか形成されておらず、刊行物発明では、そもそも複数の「ｎドリフト領域１２」を含むことが特定されていない点。
　
（相違点２）補正後の発明では、「ドレイン領域から」「ソース領域へ向かう第一の方向」は、「基板の底面に平行な方向であり、」「隣り合うドリフト領域」が「誘電体層によって分離され」る「第一の方向と直交する第二の方向」は「前記底面に対して垂直な方向であ」るのに対し、刊行物発明では、「ｎ+ ドレイン領域１１」から「ｎソース領域１５」へ向かう方向は、「縦型ＭＯＳＦＥＴ」の底面、すなわち基板の底面に対して垂直な方向であり、上記相違点１において述べたように、そもそも複数の「ｎドリフト領域１２」が存在することが特定されていないため、補正後の発明の「第二の方向」に相当する方向についても明示されていない点。
　
（相違点３）補正後の発明は、「ラテラル高電圧トランジスタ」であるのに対して、刊行物発明では、「高耐圧の縦型ＭＯＳＦＥＴ」である点。
　
（４−５）判断
（４−５−１）相違点１について
　引用刊行物１の「【０００６】最近、深いｐｎ接合を持つ新しい構造のパワーＭＯＳＦＥＴの提案がなされた・・・。図３はそのパワーＭＯＳＦＥＴの断面図である。
【０００７】
従来の縦型ＭＯＳＦＥＴのドリフト領域に相当する部分が、ｎドリフト領域２とｐ仕切り領域３とを交互に並置した並列ｐｎ層で置き換えられた形になっており、
　その場合、隣り合う「ｎドリフト領域１２」は、「ｎ＋ドレイン１１」から「ソース領域１５」へ向かう第一の方向と直交する方向において「絶縁膜２０」によって分離されている構成となっていることは、明らかである。
　よって、相違点１は実質的なものでない。
　
（４−５−２）相違点２及び３について
　引用刊行物２には、「半導体基体５上の絶縁膜６の上に形成されたｐ型のチャネル拡散層７７と、チャネル拡散層７７の側壁上にゲート絶縁膜１０を介して形成されたトレンチゲート電極１１１と、トレンチゲート電極１１１の上縁に沿って形成されたｎ+ 型のソース領域８８と、トレンチゲート電極１１１から離間した位置に形成されたｎ+ 型のドレイン領域９９と、ドレイン・ゲート間に延在するドレイン・ドリフト領域２９０」とを有し、「ドレイン・ドリフト領域２９０は、」「プレート状のｎ型分割ドリフト経路域１とプレート状のｐ型仕切領域２とが交互に繰り返し積み重ねて積層された重畳並行構造となっている」「横型構造のＳＯＩ−ＭＯＳＦＥＴ」が記載されている。（【００３９】、【００４０】）そして、図４をも参照すると、「ドレイン・ドリフト領域２９０」は、「ｎ+ 型のドレイン領域９９」から「ｎ+ 型のソース領域８８」へ向かう「第一の方向」へ延在しており、さらに、「プレート状のｎ型分割ドリフト経路域１とプレート状のｐ型仕切領域２とが」、前記「第一の方向」と直交する方向に「交互に繰り返し積み重ねて積層され」ている。そして、前記「第一の方向」は、「半導体基体５」の底面、すなわち、基板の底面に平行な方向であり、前記「第二の方向」は、基板の底面に垂直な方向であることは明らかである。
　そして、刊行物発明も引用刊行物２に記載された横型ＭＯＳ−ＦＥＴもともに、ドリフト領域を両側から制限して高耐圧化をはかるという点で類似しており、高耐圧でオン抵抗の小さいＭＯＳＦＥＴを実現するという共通の技術課題を有しているから、これら両発明に接した当業者であれば、刊行物発明である縦型ＭＯＳＦＥＴを、引用刊行物２に記載されたような横型構造のＳＯＩ−ＭＯＳＦＥＴに置き換えることにより、本願発明のように、「ドレイン領域から」「ソース領域へ向かう第一の方向に平行に延在する第一の導電型の複数のドリフト領域を含んでおり、隣り合うドリフト領域は第一の方向と直交する第二の方向において誘電体層によって分離され、前記第一の方向は基板の底面に平行な方向であり、前記第二の方向は前記底面に対して垂直な方向であ」る「ラテラル高電圧トランジスタ」とすることは、当業者が必要に応じて、適宜なし得たことである。
　よって、相違点２及び３は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（４−６）独立特許要件についてのまとめ
　以上、検討したとおり、補正後の発明と刊行物発明との相違点は、いずれも、実質的なものでないか、当業者が、引用刊行物２に記載された公知技術を勘案することにより、容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際、独立して特許を受けることができない。
　
（５）補正の却下についてのむすび
　本件補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正であるが、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成２０年１０月２１日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし６に係る発明は、平成２０年２月２９日付けの手続補正により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし６に記載された事項により特定されるとおりのものであって、そのうちの請求項４に係る発明（以下「本願発明」という。）は、その特許請求の範囲の請求項４に記載された事項により特定される、以下のとおりのものである。
　
「【請求項４】
　第一の導電型のドレイン領域を含み、
　第一の導電型のソース領域を含み、
　前記ドレイン領域から前記ソース領域へ向かう第一の方向に平行に延在する第一の導電型の複数のドリフト領域を含んでおり、隣り合うドリフト領域は第一の方向と直交する第二の方向において誘電体層によって分離され、前記第一の方向は前記基板の底面に平行な方向であり、前記第二の方向は前記底面に対して垂直な方向であり、
　誘電体層に配置された少なくとも一つのフィールドプレート部材を含んでおり、当該少なくとも一つのフィールドプレート部材はドリフト領域から完全に絶縁され、かつ、ドレイン領域から電気的に分離されている、
ラテラル高電圧トランジスタ。」
　
４．刊行物に記載された発明
　これに対して、原査定の拒絶の理由に引用された刊行物には、上において検討したとおり、上記２．（４−３−１−１）及び（４−３−２）に記載したとおりの事項及び上記２．（４−３−１−２）において認定したとおりの発明（刊行物発明）が記載されているものと認められる。
　
 ５．判断
　上記２．（３）において検討したとおり、補正後の発明は、本願発明を限定的に減縮したものであるところ、上記２．（４）において検討したように、補正後の発明が、引用刊行物１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものである以上、本願発明も、当然に、引用刊行物１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。