【事件の表示】
　特願２００２−５７２５７９「リードデータ用のシステムレイテンシーレベライゼーション」拒絶査定不服審判事件〔平成１４年　９月１９日国際公開、ＷＯ０２／７３６１９、平成１６年　８月１２日国内公表、特表２００４−５２４６４１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、
　２００２年３月１２日（パリ条約による優先権主張外国庁受理２００１年３月１３日、米国）を国際出願日とする出願であって、
　平成１５年１１月１３日付けで国際出願翻訳文提出書が提出され、
　平成１８年５月２２日付けで最初の拒絶理由通知（同年同月２６日発送）がなされ、
　同年１１月２７日付けで意見書が提出されるとともに、手続補正がなされ、
　平成１９年３月８日付けで拒絶査定（同年同月１３日発送）がなされ、
　同年６月１１日付けで審判請求がされ、
　同年７月１１日付けで手続補正がなされたものである。
　なお、同年８月２７日付けで審査官により前置報告がなされ、平成２１年１１月２４日付けで当審より審尋（同年同月２７日発送）がなされ、これに対して、平成２２年５月２７日付けで回答書が提出されている。　
　
第２．本願発明の認定
　本願の請求項１に係る発明（以下、「本願発明」と言う。）は、上記平成１９年７月１１日付けの手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、本願の特許請求の範囲の請求項１に記載されたとおりの次のものと認められる。
　
「メモリアレイと、
　前記メモリアレイに結合したコントロール回路と、
　前記コントロール回路に結合した少なくとも１本のコンフィギュレーションラインを備えたメモリデバイスであって、
　前記コントロール回路は、前記メモリデバイスの最小デバイスリードレイテンシーにクロックサイクル数を加えたデバイスリードレイテンシーで前記メモリデバイスをオペレートし、前記クロックサイクル数は、前記少なくとも１本のコンフィギュレーションライン上の有効な信号の状態に基づくことを特徴とするメモリデバイス。」
　　
第３．引用発明の認定
　原審が拒絶理由通知において引用した国際公開第９８／１５８９７号（１９９８年４月１６日国際公開。以下、「引用例１」という。）には、図面とともに以下の技術事項が記載されている。（なお、引用例１に関する以下で示す各記載事項に付した仮訳は、引用例１により国際公開された国際特許出願の我が国における公表特許公報である特表２００１−５０５６８４号公報に基づくものである。）
　
（１−１）
「In the example just given, there are four sources of time delay, including the propagation time of a read command from the controller to the chip, the time required for the chip to power its internal registers and channel the proper output onto the data bus, and the time required for propagation of the output back to the controller. The fourth source of time delay, present in systems which have split data busses (e.g., with separate, parallel data busses carrying bit-groups of different significance), is controller delay caused by slow retrieval along one of the parallel data busses. Typically, design efforts have focussed only on reducing the second of these times, that is, on improving internal routing and processing of instructions within memory chips.」（明細書第１頁第２７行目〜第２頁第１１行目、仮訳：この与えられた例では、コントローラからチップへの読み出しコマンドの伝搬時間、チップの内部レジスタに電力を供給し適切な出力をデータバスに伝えるのにチップに必要な時間、およびコントローラーへ出力を戻す伝搬に必要な時間も含めて、時間遅延の４つの源がある。時間遅延の４番目の源は、分割データバスを持つシステムにあり（たとえば、異なる有意性のビットグループを運ぶ別個の並列データバス）、並列データバスの１つに沿った遅い検索によって引き起こされるコントローラの遅延である。典型的に、設計努力は、これらの時間のうち２番目を減らすことのみ、すなわち、メモリチップ内の命令の内部的な経路および処理を改良することのみに集中されてきた。）
　
（１−２）
「FIG. 2 provides timing diagrams for purposes of explaining the problem of simultaneous bus contention.
　It is desired for the memory system 21 to operate as quickly as possible, so the controller 23 will issue three data read commands on consecutive clock cycles; the first and third of these commands are directed to each of the aforementioned RAM chips 29 and 31, and the second command is unimportant to the present discussion and, so, it is indicated by a dash (-). It is presumed that the system clock has a frequency of 250 megahertz, so the width of each square pulse of FIG. 2A has an associated high time of 2 nanoseconds. FIG. 2B illustrates the issuance of two data read operations 39 and 41 by the memory controller, respectively labeled X and Y, which then propagate along the command bus toward their intended RAM chip destinations.
　FIG. 2C indicates timing of command X response by a first one 29 of the RAM chips, whereas FIG. 2D indicates timing of command Y response by the second one 31 of the RAM chips. The first chip 29, as indicated by FIG. 2C, receives its command X 8 clock cycles after it has been propagated, and beginning on the ninth clock cycle, takes 20 nanoseconds to retrieve and place its output D-X onto the data bus. By contrast, the second chip 31, as indicated by FIG. 2D receives its command Y only 7 clock cycles after it has been propagated, and it also takes 20 nanoseconds to place its output D-Y onto the data bus. If the output for each RAM chip 29 and 31 takes the same amount of propagation time to return to the controller as was the case for the commands to originally reach the RAM chips, then both outputs D-X and D-Y will arrive at the controller 23 at the same time, as indicated by a hatched block 43 of FIG. 2E. 」（第２頁第２９行目〜第３頁第３１行目、仮訳：図２は、同時に起こるバス競合の問題を説明するためのタイミング図を示す。メモリシステム２１ができるだけ高速に動作するのが望ましいので、コントローラ２３は、連続したクロックサイクルで、３つのデータの読み出しコマンドを発行する。これらのコマンドの第１および第３が、前述のＲＡＭチップ２９および３１のそれぞれに送られ、第２のコマンドは、この発明の説明には重要でないのでダッシュ（−）で示されている。システムクロックが２５０メガヘルツの周波数を持つので、図２の（ａ）のそれぞれの方形パルスの幅は、関連した２ナノ秒の「ハイ(high)」時間を持つ。図２の（ｂ）は、メモリコントローラによる２つのデータ読み出し操作３９および４１の発行を示し、それぞれ「Ｘ」および「Ｙ」で示されており、これらは、それらの目当てのＲＡＭチップ宛先に向かってコマンドバスに沿って伝わる。 図２の（ｃ）は、第１のＲＡＭチップ２９によるコマンド「Ｘ」の応答のタイミングを示すのに対し、図２の（ｄ）は、第２のＲＡＭチップ３１によるコマンド「Ｙ」の応答のタイミングを示す。第１のチップ２９は、図２の（ｃ）により示されるように、それが伝えられた後８クロックサイクルを経て、９番目のクロックサイクルの始まりで、そのコマンド「Ｘ」を受け取り、その出力「Ｄ−Ｘ」を検索してデータバス上に位置づけるのに２０ナノ秒かかっている。対称的に、第２のチップ３１は、図２の（ｄ）に示されるように、それが伝えられた後７クロックサイクルのみで、そのコマンド「Ｙ」を受け取り、その出力「Ｄ−Ｙ」をデータバス上に置くのに２０ナノ秒かかっている。それぞれのＲＡＭチップ２９および３１の出力がコントローラに戻るのに、最初にＲＡＭチップに達するコマンドの場合と同じ伝搬時間がかかるならば、出力「Ｄ−Ｘ」および「Ｄ−Ｙ」の両方とも、同時にコントローラ２３に到達する（図２の（ｅ）の斜線をつけたブロック４３に示されるように）。）
　
（１−３）
「To this effect, a second form of the invention provides a memory device having a buffer for delaying operations of the memory device. According to this form of the invention, the memory device receives a system clock and has stored in the buffer a number of clock cycles by which it is to delay the device's output. When a data read command is then received, the device can first begin by counting until the number indicated by the buffer is reached, and then commence data fetch operations. Alternatively, the device can immediately fetch data from an internal memory storage area and delay latching its output onto the corresponding data bus by an amount responsive to the buffer's contents.」（第５頁第２８行目〜第６頁第８行目、仮訳：この趣旨で、この発明の第２の形は、バッファを持つメモリデバイスを提供し、メモリデバイスの動作を遅延させる。この発明のこの形によると、メモリデバイスはシステムクロックを受け取り、デバイスの出力が遅れることになるクロックサイクル数をバッファに格納する。その後、データ読み出しコマンドが受け取られるとき、テバイスは、最初に、バッファにより示される数に達するまでカウントし始め、その後データの取り出し操作を開始する。代わりに、デバイスは、内部のメモリ記憶領域からデータを即座に取り出すことができ、バッファの内容に応答する量だけ、対応するデータバス上へのその出力のラッチを遅らせることができる。）
　
（１−４）
「From this elapsed time, the controller determines the delay time suitable to the particular device, and loads it into the device's buffer. Preferably, this result is performed by detecting a maximum of all response times, and by loading into each buffer a number of clock cycles which delays latching of the corresponding chip's output to synchronize response to the maximum time.」（第６頁第２３行目〜同頁第２９行目、仮訳：この経過時間から、コントローラは、特定のデバイスに適切な遅延時間を判断し、それをデバイスのバッファにロードする。すべての応答時間のうち最大のものを検出することにより、およびその最大時間に応答を同期させるよう、対応するチップの出力のラッチを遅らせるクロックサイクル数を、それぞれのバッファにロードすることにより、この結果が実行されるのが好ましい。）
　
（１−５）
「In accordance with the present invention, the preferred embodiment is memory system 101, indicated in FIG. 3. A memory controller 103, which may be either a CPU or a dedicated memory controller, accesses numerous memory chips 105 which are arranged both serially and in parallel.」（第８頁第２６行目〜第９頁第１行目、仮訳：この発明による好ましい実施形態は、図３に示されるメモリシステム１０１である。ＣＰＵまたは専用のメモリコントローラのどちらでもよいメモリコントローラ１０３は、直列および並列に配置される多数のメモリチップ１０５にアクセスする。）
　
（１−６）
「Once the controller has polled all of the memory chips 105, it then calculates an offset for each chip by which each chip is to delay its output, such that data read operations provide data to the memory controller at the maximum response time. In other words, the controller 103 subtracts the response time for each chip from the maximum, to obtain the offset, and it then programs each chip 105 with the appropriate offset.」（第１１頁第７行目〜同頁第１４行目、仮訳：コントローラがメモリチップ１０５のすべてをポーリングすると、コントローラは、それぞれのチップのオフセットを計算し、その分だけそれぞれのチップがその出力を遅らせられ、データ読み出し操作が、最大の応答時間でメモリコントローラにデータを提供するようにする。言い換えると、コントローラ１０３は、最大の応答時間からそれぞれのチップの応答時間を減算し、オフセットを得て、それぞれのチップ１０５を適切なオフセットでプログラムする。）
　
（１−７）
「FIG. 4 is a block diagram a single chip 105 from FIG. 3. In particular, the preferred chip is a DRAM 123 which includes an internal delay mechanism 121 for synchronizing memory response with other chips; preferably, this delay mechanism includes an output latch and an internal counter and the internal buffer. The DRAM 123 is coupled to the memory controller 103 via a number of communication paths, including (a) the command bus 111, (b) a 16-bit baby-bus 107, (c) the strobe signal 117, (d) a command strobe 125, (e) the system clock 115 and (f) a chip select signal, not seen in FIG. 4.」（第１１頁第１５行目〜同頁第２５行目、仮訳：図４は、図３の１つのチップ１０５のブロック図である。特に、チップはＤＲＡＭ１２３であるのが好ましく、ＤＲＡＭ１２３は、内部遅延メカニズム１２１を備え、他のチップとのメモリ応答の同期をとる。この遅延メカニズムは、出力ラッチ、内部カウンタおよび内部バッファを有するのが好ましい。ＤＲＡＭ１２３は、いくつかの通信経路を介してメモリコントローラ１０３に接続される。この通信経路には、（ａ）コマンドバス１１１、（ｂ）１６ビットのベビーバス１０７、（ｃ）ストローブ信号１１７、（ｄ）コマンドストローブ１２５、（ｅ）システムクロック１１５、および図４には示されていないが（ｆ）チップ選択信号が含まれる。）
　
（１−８）
「FIG. 5 is used to indicate the results of the controller's determination of a maximum delay time across all of the chips 105 of FIG. 3. In particular, as was the case in connection with FIG. 2, it is desired for the controller 103 of FIG. 3 to perform data reads on successive clock cycles. In this regard, the controller sends data reads X and Y (designated by the reference numerals 145 and 147 in FIG. 5B) to two different memory devices which are serially coupled to the controller. These devices may consist of single chips 105 along a single baby-bus 107-1, or alternatively, may consist of plural chips coupled to the controller via different baby-busses 107. The data reads 145 and 147 are the first and third reads of a train of three consecutive data reads, with the middle data read indicated by a dash - in FIG. 5B. As with FIG. 2, each data read operation has a propagation time associated with it, and the operations arrive at a corresponding memory device in accordance with the corresponding propagation time. However, implementing the principles of the present invention, the memory device associated with command Y is programmed with an offset 149 representing a two clock cycle delay. Thus, that memory device will use its local clock to impose a delay of two clock cycles to the output latch (139 in FIG. 4). The offset corrects each individual chip to respond in accordance with the maximum response time for all of the chips, e.g., each chip has its response slowed to be in sync with the slowest chip. Consequently, presuming that all three of the memory devices are configured in accordance with the present invention, each one of the three data reads will be received on successive clock cycles, as indicated by the reference numeral 151 in FIG. 5E.」（第１３頁第１行目〜同頁第３３行目、仮訳：図５は、図３のチップ１０５のすべてにわたる最大遅延時間のコントローラの判断の結果を示すのに使用される。特に図２に関連する場合のように、図３のコントローラは、連続クロックサイクルでデータ読み出しを実行するのが望ましい。この点において、コントローラは、データ読み出し「Ｘ」および「Ｙ」（図５の（ｂ）の１４５および１４７で示される）を、コントローラに直列に接続された２つの異なるメモリデバイスに送る。これらのデバイスは、１つのベビーバス１０７−１に沿った複数の単一チップ１０５から構成されることができ、代わりに、異なるベビーバス１０７を介してコントローラに接続される複数チップから構成されることもできる。データ読み出し１４５および１４７は、３つの連続したデータ読み出しの連なりのうちの第１および第３の読み出しであり、中間のデータ読み出しは「−」で示される（図５の（ｂ））。図２のように、それぞれのデータ読み出し操作は、それに関連する伝搬時間を持ち、この操作は、対応する伝搬時間に従って対応するメモリデバイスに到着する。しかし、この発明の原則の実現では、コマンド「Ｙ」に関連するメモリデバイスは、２クロックサイクル遅延を表すオフセット１４９でプログラムされる。このように、メモリデバイスは、そのローカルクロックを使用して、出力ラッチ（図４の１３９）に２クロックサイクルの遅延を課す。オフセットは、すべてのチップの最大応答時間に従って応答するよう、それぞれの個々のチップを訂正する。たとえば、それぞれのチップは、一番遅いチップと同期がとれるよう、その応答を遅くさせられる。したがって、すべての３つのメモリデバイスが、この発明に従って構成されると考えると、３つのデータ読み出しのそれぞれは、図５の（ｅ）の参照番号��５１で示されるように、連続クロックサイクルで受け取られる。）
　
（１−９）
「Returning to FIG. 4, the controller programs delay by loading an offset into the DRAM 123; it performs this programming by writing a number of clock pulses into an internal buffer 153 of the DRAM. Subsequently, when the DRAM 123 receives a data read command outside of the configuration mode, it processes the command in the normal fashion. However, when the product of the read command is presented at the output latch, that product is not immediately gated onto the data bus on the subsequent local clock pulse. Rather, the internal timing and control logic 121 withholds enablement of the sync control line 143 to delay output by an amount indicated by the buffer.」（第１４頁第１行目〜同頁第１２行目、仮訳：図４を再び参照すると、コントローラは、ＤＲＡＭ１２３にオフセットをロードすることにより遅延をプログラムする。コントローラは、ＤＲＡＭの内部バッファ１５３にクロックパルス数を書き込むことによりこのプログラム設定を行う。次に、ＤＲＡＭ１２３が、構成モード外でデータ読み出しコマンドを受け取るとき、ＤＲＡＭ１２３は、通常のやり方でそのコマンドを処理する。しかし、読み出しコマンドによる結果が出力ラッチにあるとき、その結果物は、次のローカルクロックパルスで、すぐにはデータバス上にゲートされない。逆に、内部タイミングおよび制御論理１３１（注：引用例１の原文では１２１と記載されているが、これは明らかに誤記であり、正しくは１３１である。）は、同期制御線１４３のイネーブルを差し控え、バッファにより示される量だけ出力を遅くさせる。）
　
　原審が拒絶理由通知において引用した特開平１０−２０９７４号公報（平成１０年１月２３日出願公開。以下、「引用例２」という。）には、図面とともに以下の技術事項が記載されている。
　
（２−１）
「【０１１９】尚、第２の原理による図１０のＤＲＡＭに於て、高速・高消費電力と低速・低消費電力に切り替えるための制御信号ＬＰは、モードレジスタ２３６に格納されている。しかし現在一般に用いられるＤＲＡＭには使用していないＮＣピンが数多く存在するので、消費電力切り換え機能を持たせるためにそれらのピンの幾つかを制御入力ピンとしてもよい。
　【０１２０】図１９は、図１０のＤＲＡＭの変形例を示す構成図である。図１９に於て、図１０と同一の構成要素は同一の番号によって参照され、その説明は省略される。図１９のＤＲＡＭは、モードレジスタ２３６Ｃ及び制御信号入力バッファ２３９を含む。図１９に示されるように、制御信号ＬＰは、制御信号入力バッファ２３９に外部から入力される。制御信号入力バッファ２３は、入力された制御信号ＬＰを各バッファに供給する。」
　
　原審が拒絶理由通知において引用した特開平１０−１５４３９５号公報（平成１０年６月９日出願公開。以下、「引用例３」という。）には、図面とともに以下の技術事項が記載されている。
　
（３−１）
「図１には本発明に係る半導体集積回路の一例であるＳＲＡＭのブロック図が示される。図１に示されるＳＲＡＭは、バイパス機能付きラッチ回路によってアクセスレイテンシ（Ｌｔｃ）と転送サイクル（Ｔｃ）が制御されるものである。」（【００１９】）
　
（３−２）
「前記バイパス機能付きラッチ回路９は、信号ラッチ動作と信号スルー動作を選択できるようにされ、その選択は外部端子２０に与えられるレイテンシ選択信号２１によって制御される。バイパス機能付きラッチ回路９は、レイテンシ選択信号２１のハイレベルによって信号スルー動作を行い、レイテンシ選択信号２１のロウレベルではクロック信号に同期したラッチ動作を行う。」（【００２４】）
　
　上記（１−９）の記載事項と、引用例１の図面であるFIG.4の記載事項から、ＤＲＡＭ１２３内において、ＤＲＡＭコア１４１（引用例１のFIG.4では”DRAM CORE 141”）と内部タイミングおよび制御論理１３１（引用例１のFIG.4では”Timing Address Control Logic 131”。）は結合されている、と認められる。
　
　上記（１−９）に「コントローラは、ＤＲＡＭ１２３にオフセットをロードすることにより遅延をプログラムする。コントローラは、ＤＲＡＭの内部バッファ１５３にクロックパルス数を書き込むことによりこのプログラム設定を行う。」と記載されているように、内部バッファ１５３にオフセットを示すクロックサイクル数が書き込まれるものである。（なお、上記（１−９）では”クロックパルス数”という語が用いられている。その一方で、上記（１−３）には「デバイスの出力が遅れることになるクロックサイクル数をバッファに格納する。」と記載され、上記（１−４）には「対応するチップの出力のラッチを遅らせるクロックサイクル数を、それぞれのバッファにロードする」と記載されているように、この内部バッファ１５３に書き込まれるものは”クロックサイクル数”とも呼ばれている。つまり、上記（１−９）の”クロックパルス数”という語が”クロックサイクル数”を意味することは、明らかである。）
　さらに、ＤＲＡＭ１２３においてＤＲＡＭコア１４１から読み出したデータをデータバス（ベビーバス１０７）に出力するに際して、上記（１−９）に記載されているように、「内部タイミングおよび制御論理１３１は、同期制御線１４３のイネーブルを差し控え、バッファにより示される量だけ出力を遅くさせる」ものであって、また、上記（１−８）に記載されているように、「メモリデバイスは、〜（中略）〜オフセット１４９でプログラムされる。このように、メモリデバイスは、〜（中略）〜出力ラッチ（図４の１３９）に２クロックサイクルの遅延を課す」ものである。また、引用例１の図面であるFIG.4に記載されているように、Timing Address Control Logic 131（内部タイミングおよび制御論理１３１）からの信号線143がDRAM CORE 141（ＤＲＡＭコア１４１）からの出力をゲートする139を制御するものである。
　よって、メモリデバイス（チップ）であるＤＲＡＭ１２３内にある内部タイミングおよび制御論理１３１は、内部バッファ１５３に書き込まれたクロックサイクル数が示すオフセットの分だけ、ＤＲＡＭコア１４１から読み出したデータをデータバス（ベビーバス１０７）上に置くタイミングを遅延させるために、同期制御線１４３を介して出力ラッチ１３９を制御するものである、と認められる。
　
　上記（１−８）及び引用例１の図面であるFIG.5には、内部タイミングおよび制御論理１３１によりＤＲＡＭコア１４１から読み出したデータをデータバス（ベビーバス１０７）上に置くタイミングをオフセット分だけ遅延させた場合について示される一方で、上記（１−２）及び引用例１の図面であるFIG.2には、そのようなオフセット分による遅延をさせない場合について示されている。
　特に、上記（１−２）に、「図２の（ｂ）は、メモリコントローラによる２つのデータ読み出し操作３９および４１の発行を示し、それぞれ「Ｘ」および「Ｙ」で示されており、これらは、それらの目当てのＲＡＭチップ宛先に向かってコマンドバスに沿って伝わる。」、「図２の（ｄ）は、第２のＲＡＭチップ３１によるコマンド「Ｙ」の応答のタイミングを示す。」、「第２のチップ３１は、図２の（ｄ）に示されるように、それが伝えられた後７クロックサイクルのみで、そのコマンド「Ｙ」を受け取り、その出力「Ｄ−Ｙ」をデータバス上に置く」と記載され、また、引用例１の図面であるFIG.2には、ＲＡＭチップがコマンド「Ｙ」を受け取るタイミングは１１クロックサイクル目であり、ＲＡＭチップがコマンド「Ｙ」に対応する出力データ「Ｄ−Ｙ」をデータバスに置くのが１７クロックサイクル目であることが記載されている。
　その一方で、上記（１−８）に、「この発明の原則の実現では、コマンド「Ｙ」に関連するメモリデバイスは、２クロックサイクル遅延を表すオフセット１４９でプログラムされる。」と記載され、また、引用例１の図面であるFIG.5には、ＲＡＭチップがコマンド「Ｙ」を受け取るタイミングは１１クロックサイクル目であり、ＲＡＭチップがコマンド「Ｙ」に対応する出力データ「Ｄ−Ｙ」をデータバスに置くのが１９クロックサイクル目であることが記載され、FIG.2のケースよりも２クロックサイクル遅れて出力「Ｄ−Ｙ」をデータバスに置いていることが１４９に示す斜線部分により示されている。
　このように、内部タイミングおよび制御論理１３１によりＤＲＡＭコア１４１から読み出したデータをデータバス（ベビーバス１０７）上に置くタイミングを遅延させない場合（引用例１の図面であるFIG.2の(d)に示される場合）であっても、ＲＡＭチップが読み出しコマンドを受け取るタイミング（FIG.2の(d)の”Ｙ”のタイミング）から、ＲＡＭチップが読み出しコマンドに対応するデータをデータバスに置くタイミング（FIG.2の(d)の”Ｄ−Ｙ”のタイミング）の間に、遅延時間があると認められ、この遅延時間にさらに、オフセット分（FIG5の(d)の１４９の斜線部分）の遅延時間が追加されるものである、と認められる。
　
　上記で指摘したように、内部タイミングおよび制御論理１３１によりＤＲＡＭコア１４１から読み出したデータをデータバス上に置くタイミングを遅延させない場合であっても、ＲＡＭチップ（ＤＲＡＭ１２３）が読み出しコマンドを受け取るタイミングから、ＲＡＭチップ（ＤＲＡＭ１２３）が読み出しコマンドに対応するデータをデータバスに置くタイミングの間に遅延時間があり、内部タイミングおよび制御論理１３１は、オフセット分だけ、ＤＲＡＭコア１４１から読み出したデータをデータバスに置くタイミングをさらに遅延させるものである一方で、内部タイミングおよび制御論理１３１は、内部バッファ１５３に書き込まれたクロックサイクル数が示すオフセットの分だけ、ＤＲＡＭコア１４１から読み出したデータをデータバス上に置くタイミングを遅延させるものであるから、内部タイミングおよび制御論理１３１は、ＤＲＡＭ１２３をオフセットにより遅延させない場合における遅延時間に、オフセットであるクロックサイクル数を加えた遅延時間で、データをデータバスに置くようにＤＲＡＭ１２３を制御するものであり、オフセットであるクロックサイクル数は内部バッファ１５３に書き込まれた値に基づくものであると認められる。
　
　上記引用例１発明の記載事項及び図面を総合勘案すると、引用例１には、次の発明（以下、「引用例１発明」という。）が記載されていると認められる。
　
「ＤＲＡＭコア１４１と、
　ＤＲＡＭコア１４１に結合した内部タイミングおよび制御論理１３１と、
　内部タイミングおよび制御論理１３１内に内部バッファ１５３を備えたＤＲＡＭ１２３であって、
　内部タイミングおよび制御論理１３１は、ＤＲＡＭ１２３をオフセットにより遅延させない場合における遅延時間に、オフセットであるクロックサイクル数を加えた遅延時間で、データをデータバスに置くようにＤＲＡＭ１２３を制御し、オフセットであるクロックサイクル数は内部バッファ１５３に書き込まれた値に基づくことを特徴とするＤＲＡＭ１２３。」
　
第４．対比
　本願発明と引用例１発明とを比較する。
　
　引用例１発明の「ＤＲＡＭ１２３」は、本願発明の「メモリデバイス」に相当する。
　
　引用例１発明の「ＤＲＡＭコア１４１」は、本願発明の「メモリアレイ」に相当する。
　
　上記（１−８）及び（１−９）の記載事項と、引用例１の図面であるFIG.4の記載事項に基づき、上記”第３．引用発明の認定”にて既に示したように、メモリデバイス（チップ）であるＤＲＡＭ１２３内にある内部タイミングおよび制御論理１３１は、内部バッファ１５３に書き込まれたクロックサイクル数が示すオフセットの分だけ、ＤＲＡＭコア１４１から読み出したデータをデータバス（ベビーバス１０７）上に置くタイミングを遅延させるために、同期制御線１４３を介して出力ラッチ１３９を制御するものである。つまり、内部バッファ１５３に書き込むオフセットたるクロックサイクル数としてゼロを設定すれば（ＤＲＡＭ１２３をオフセットにより遅延させないように設定すれば）、ＤＲＡＭコア１４１から読み出したデータについて出力ラッチ１３９にて追加の遅延を加えることなく、可及的速やかにデータバス（ベビーバス１０７）にデータを置くように、内部タイミングおよび制御論理１３１が同期制御線１４３を介して出力ラッチ１３９を制御することは自明である。
　また、上記（１−１）に「この与えられた例では、コントローラからチップへの読み出しコマンドの伝搬時間、チップの内部レジスタに電力を供給し適切な出力をデータバスに伝えるのにチップに必要な時間、および〜（中略）〜も含めて、時間遅延の４つの源がある。〜（中略）〜典型的に、設計努力は、これらの時間のうち２番目を減らすことのみ、すなわち、メモリチップ内の命令の内部的な経路および処理を改良することのみに集中されてきた。」と記載されているように、メモリデバイス（メモリチップ）において、「チップの内部レジスタに電力を供給し適切な出力をデータバスに伝えるのにチップに必要な時間」を減らすために「メモリチップ内の命令の内部的な経路および処理を改良する」ことに努めてきたものである。そのため、引用例１発明においてオフセットであるクロックサイクル数としてゼロが設定されて（ＤＲＡＭ１２３をオフセットにより遅延させないように設定されて）、ＤＲＡＭコア１４１から読み出したデータについて出力ラッチ１３９にて追加の遅延を加えることなく、可及的速やかにデータバス（ベビーバス１０７）にデータを置く状態であるときに、ＤＲＡＭ１２３において実現可能な遅延時間の範囲内でもっとも短い遅延時間を実現していることも自明である。
　一方で、本願の明細書の【０００６】に「メモリデバイス１０１〜１０８がリードコマンドを受け取ると、そのリードコマンドと関連付けされたデータは、ある長さの時間が経過するまで、メモリバス１５０に出力されない。この時間はデバイスリードレイテンシーとして知られている。メモリデバイス１０１〜１０８は、（デバイスによって変わる）最小デバイスリードレイテンシーから、最大レイテンシー期間まで、の範囲にある複数のデバイスリードレイテンシーのうちの任意の１つで、オペレートするようにプログラムすることができる。」と記載され、本願の明細書の【００１６】に「図４は、デバイスリードレイテンシーが８クロック変化しても、すなわち、最小デバイスリードレイテンシーから、最小デバイスリードレイテンシーと７クロックサイクルとの和までの範囲において、メモリデバイス１０１〜１０４をオペレートさせることができる方法を示す。」と記載されていることを参酌すれば、本願発明における「最小デバイスリードレイテンシー」は、メモリデバイスにおいて実現可能なレイテンシー（遅延時間）の範囲内でもっとも短いレイテンシー（遅延時間）を意味するものである。
　してみれば、引用例１発明における「ＤＲＡＭ１２３をオフセットにより遅延させない場合における遅延時間」と本願発明における「最小デバイスリードレイテンシー」はともに、メモリデバイスにおいて実現可能なレイテンシー（遅延時間）の範囲内でもっとも短いレイテンシー（遅延時間）を意味するものであるので、引用例１発明における「ＤＲＡＭ１２３をオフセットにより遅延させない場合における遅延時間」は、本願発明における「最小デバイスリードレイテンシー」に相当する。
　
　そのため、引用例１発明の「内部タイミングおよび制御論理１３１」は、メモリデバイスの最小デバイスリードレイテンシーに（何らかの形で定められた（引用例１発明では内部バッファ１５３に書き込まれたオフセットにより定められたもの、本願発明ではコンフギュレーションライン上の有効な信号の状態により定められたもの。））クロックサイクル数を加えたデバイスリードレイテンシーでメモリデバイスをオペレートするものである点で、本願発明の「コントロール回路」に一致する。
　
　すると、本願発明と引用例１発明とは、次の点で一致する。
　
＜一致点＞
　
　メモリアレイと、
　前記メモリアレイに結合したコントロール回路とを備えたメモリデバイスであって、
　前記コントロール回路は、前記メモリデバイスの最小デバイスリードレイテンシーにクロックサイクル数を加えたデバイスリードレイテンシーで前記メモリデバイスをオペレートすることを特徴とするメモリデバイス。
　
　一方で、両者は、次の点で相違する。
　
＜相違点＞
　
　本願発明は、「前記コントロール回路に結合した少なくとも１本のコンフィギュレーションラインを備え」、「最小デバイスリードレイテンシー」に加える「クロックサイクル数は、前記少なくとも１本のコンフィギュレーションライン上の有効な信号の状態に基づく」ものであるのに対し、引用例１発明は、「ＤＲＡＭ１２３をオフセットにより遅延させない場合における遅延時間」（最小デバイスレイテンシー）に加える「オフセットであるクロックサイクル数は内部バッファ１５３に書き込まれた値に基づく」ものである点。
　
第５．判断
　そこで、上記相違点について検討する。
　
　上記（２−１）及び（３−２）の記載事項に示されるような、メモリデバイスの動作モードを制御するための情報を、メモリデバイス外からメモリデバイスの端子を介して入力するようにすることは、メモリデバイスの技術分野における当業者には周知である。引用例１発明における「オフセットであるクロックサイクル数」もメモリデバイスの動作モードを制御するための情報であるから、引用例１発明に上記した周知技術を適用して、オフセットであるクロックサイクル数を、メモリデバイス内の内部バッファ１５３に書き込まれた値に基づくようにし、そのオフセットであるクロックサイクル数により内部タイミングおよび制御論理１３１（コントロール回路）がＤＲＡＭ１２３（メモリデバイス）を制御することに代えて、オフセットであるクロックサイクル数を、メモリデバイス外からメモリデバイスの端子（少なくとも１本のコンフィギュレーションライン）を介して入力した値に基づくようにし、そのオフセットであるクロックサイクル数により内部タイミングおよび制御論理１３１（コントロール回路）がＤＲＡＭ１２３（メモリデバイス）を制御すること、すなわち、内部タイミングおよび制御論理１３１（コントロール回路）に結合したメモリデバイスの端子（少なくとも１本のコンフィギュレーションライン）を備え、ＤＲＡＭ１２３（メモリデバイス）をオフセットにより遅延させない場合における遅延時間（最小デバイスリードレイテンシー）に加えるオフセットであるクロックサイクル数をメモリデバイスの端子（少なくとも１本のコンフィギュレーションライン）上の有効な状態に基づくようにすることは、当業者にとって容易である。
　
　また、本願発明が有する作用効果は、引用例１発明、及び、上記した周知技術から、当業者が予測できた範囲内のものである。
　
　よって、本願発明は、引用例１発明、及び、上記した周知技術に基いて、当業者が容易に発明をすることができたものである。
　
第６．むすび
　したがって、本願の請求項１に係る発明は、その出願前に日本国内又は外国において頒布された刊行物に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、他の請求項について検討をするまでもなく、本願は特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。