(57)【特許請求の範囲】
【請求項１】
数値制御装置と、該数値制御装置に接続された一つまたは複数のＩ／Ｏユニットを有し、前記数値制御装置と前記Ｉ／Ｏユニットとの間で、シリアル通信により入出力信号の授受を行う数値制御システムにおいて、
前記Ｉ／Ｏユニットは、前記数値制御装置から送信されるシリアル通信信号を監視する監視手段を備え、
前記監視手段は、
前記数値制御装置もしくは前段のＩ／Ｏユニットから前記シリアル信号を受信し、後段のＩ／Ｏユニットへ前記シリアル信号を送信する送受信手段と、
前記シリアル信号が所定時間以上停止したことで前記数値制御装置の電源が停止されたと判定する判定手段と、
前記判定手段により、数値制御装置の電源が停止されたと判定された場合、後段のＩ／Ｏユニットへ送信する前記シリアル信号を停止する停止手段と、
前記判定手段により、数値制御装置の電源が停止されたと判定された場合、前記Ｉ／Ｏユニット内部のレジスタへリセット信号を出力するリセット信号出力手段と、
を備えたことを特徴とする数値制御システム。
【請求項２】
前記判定手段において、前記所定時間を設定可能であることを特徴とする請求項１記載の数値制御システム。
【請求項３】
前記リセット信号出力手段は、前記リセット信号の出力時間の長さを設定可能であることを特徴とする請求項１に記載の数値制御システム。
【請求項４】
数値制御装置とシリアル通信によって接続されるＩ／Ｏユニットであって、
前記Ｉ／Ｏユニットは、前記数値制御装置から送信されるシリアル通信信号を監視する監視手段を備え、
前記監視手段は、
前記数値制御装置もしくは前段のＩ／Ｏユニットから前記シリアル信号を受信し、後段のＩ／Ｏユニットへ前記シリアル信号を送信する送受信手段と、
前記シリアル信号が所定時間以上停止したことで前記数値制御装置の電源が停止されたと判定する判定手段と、
前記判定手段により、数値制御装置の電源が停止されたと判定された場合、後段のＩ／Ｏユニットへ送信する前記シリアル信号を停止する停止手段と、
前記判定手段により、数値制御装置の電源が停止されたと判定された場合、前記Ｉ／Ｏユニット内部のレジスタへリセット信号を出力するリセット信号出力手段と、
を備えたことを特徴とするＩ／Ｏユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、数値制御装置と工作機械との間で、入力信号／出力信号（ＤＩ／ＤＯ信号）の入出力を行う為に、外部信号入出力用ユニット（Ｉ／Ｏユニット）を複数接続する数値制御システムに関する。
【背景技術】
【０００２】
数値制御装置と工作機械との間で、入力信号／出力信号（ＤＩ／ＤＯ信号）の入出力を行う為に、外部信号入出力用ユニット（Ｉ／Ｏユニット）を複数接続する構成（デイジーチェーン接続）においては、数値制御装置とやり取りされるＤＩ／ＤＯ信号はシステムの構成によって変化するものであり、ＤＩ／ＤＯ信号を取り込む時には、該ＤＩ／ＤＯ信号に数値制御装置内部のアドレスが自由に割り付けられることが必要であるため、下記方法を用いる。
【０００３】
＜外部信号（ＤＩ／ＤＯ信号）を数値制御装置内部のアドレスに自由に割り付ける方法＞
図１は数値制御装置と該数値制御装置に接続される複数個のＩ／Ｏユニットとからなるシステムにおいて、外部信号（ＤＩ／ＤＯ信号）を数値制御装置内部のアドレスに自由に割り付ける方法を説明する図である。
【０００４】
数値制御装置と、工作機械（図示せず）との間で入力信号／出力信号（ＤＩ／ＤＯ信号）の入出力を行うために、外部信号入出力用ユニット（Ｉ／Ｏユニット）を複数接続する構成においては、数値制御装置とやり取りされるＤＩ／ＤＯ信号はシステムの構成によって変化するものであり、ＤＩ／ＤＯ信号を取り込むときには該ＤＩ／ＤＯ信号に数値制御装置内部のアドレスが自由に割り付けられることが必要であるため、下記方法を用いる。
【０００５】
以降の説明の中の各図で使用されている１，２，３…  はグループＩＤを表す。グループＩＤは、各Ｉ／Ｏユニットに、数値制御装置から近い順番で割り振られる番号である。
またＡ，Ｂ，Ｃ…は、例えば、「Ａは入力３２点／出力２４点のユニット、Ｂはアナログ入力ユニット」というように、信号の点数や機能で分類されるユニットの種類を表す情報を示している。また、I，II，III，…は実際に使われないが、各ユニットを固有に識別するための記号として、本案を説明する上で便宜的に割り付けた数字である。
【０００６】
図１においては、数値制御装置６に対してＩ／Ｏユニット１，２，３，４，５が信号線７を介してデイジーチェーン式に接続されている。ＤＩ／ＤＯ信号に数値制御装置６内部のアドレスを自由に割り付けるため、電源オン時に数値制御装置６が各Ｉ／Ｏユニット１，２，３，４，５にグループＩＤを割り振る手段を説明する。数値制御装置６の電源をＯＮした時に、まず数値制御装置６がグループＩＤを含んだ設定用の信号を送信する。受け取った各ユニットは自分がグループＩＤを取得していない場合は、送られてきたグループＩＤを取得し数値制御装置６にＩ／Ｏユニットの種類をあらわす情報（Ａ，Ｂ，Ｃ…）を返信する。既に取得している場合は下位に繋がっているＩ／Ｏユニットに対して信号を渡す。図１では、Ｉ／ＯユニットIII（１〜３）までのグループＩＤが設定され、次にIVのグループＩＤを設定する時を例にしている。
【０００７】
上記の手順が全て終了し、数値制御装置は接続されているＩ／Ｏユニットの構成を認識する。これは電源オン時に毎回行なわれる。これにより、ＤＩ／ＤＯ信号に数値制御装置内部のアドレスが自由に割り付けることが出来る。（特許文献１参照）
なお、前段のＩ／Ｏユニットまたは数値制御装置が、後段のＩ／Ｏユニットの断線を検出する方法が特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第４１８５１４２号公報
【特許文献２】特許第４２９１３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
数値制御装置がＩ／Ｏユニットに対して、グループＩＤを毎回割り振るためには、グループＩＤ等の情報を保存しているＩ／Ｏユニットの内部レジスタも毎回リセットする必要がある。従来の方法では、Ｉ／Ｏユニットの内部レジスタをリセットする信号は、電源ＯＮ時に入力されるため、数値制御装置を電源ＯＦＦ／ＯＮするとき、Ｉ／Ｏユニットも電源ＯＦＦ／ＯＮする必要があった。Ｉ／Ｏユニットを電源ＯＦＦ／ＯＮせず内部レジスタがリセットされないと、正しくグループＩＤが割り振られず、数値制御システムが正常に動作しない（図２参照）。
【００１０】
＜Ｉ／Ｏユニットの内部レジスタをリセットしない場合の動作＞  
上記の方法のように、数値制御装置がＩ／Ｏユニットに対して、グループＩＤを毎回割り振るためには、グループＩＤ等の情報を保存しているＩ／Ｏユニットの内部レジスタも毎回リセットする必要がある。  
ここで、数値制御装置のみを電源ＯＦＦ／ＯＮさせたとき、Ｉ／Ｏユニットの内部レジスタがリセットされず、数値制御システムが正常に動作しない場合の動作について説明する。図３は数値制御装置と該数値制御装置に接続される複数個のＩ／Ｏユニットとからなるシステムにおいて、Ｉ／Ｏユニットの内部レジスタをリセットしない場合の動作を説明する図である。
【００１１】
ＤＩ／ＤＯ信号を数値制御装置内部のアドレスに自由に割り付ける上記の方法（背景技術の説明）において、グループＩＤ設定用の信号が送信されて来たとき、Ｉ／Ｏユニットは自分のグループＩＤを取得してから、後段のＩ／Ｏユニットに信号を渡す。ここで、内部レジスタがリセットされずに、リセット前のグループＩＤを持っているＩ／Ｏユニットでは、自分のグループＩＤを取得することなく、後段のＩ／ＯユニットにグループＩＤ設定用の信号を送信する。そのため、数値制御装置とＩ／ＯユニットでグループＩＤの設定がずれ、以下２つのことが起きる。（１）割り当ての誤ったグループＩＤを持つＩ／Ｏユニットが誤動作を起こす（図４参照）。（２）同じグループＩＤを持つ複数のＩ／Ｏユニットから、数値制御装置に信号が送信され、システムが正常に動作しない（図５参照）。
【００１２】
上記（１）、（２）の問題が発生するのを回避するために、Ｉ／Ｏユニットの内部レジスタは必ずリセットする必要がある。従来方法では、Ｉ／Ｏユニットの内部レジスタをリセットする信号は、電源オン時に入力されるため、数値制御装置を電源ＯＦＦ／ＯＮする場合には、Ｉ／Ｏユニットも電源ＯＦＦ／ＯＮする必要があった。さらに、数値制御装置とＩ／Ｏユニットが互いに離れており、電源を別々にしなければならない場合、リレーなどを用いて、電源ＯＮのタイミングを合わせる必要が有り、手間がかかっていた（図６）。
【００１３】
Ｉ／Ｏユニットの内部レジスタをリセットする他の方法として、リセットコマンドを一斉に送信する方法が考えられるが、その方法にも欠点があった。まず、ＦＡ環境下ではノイズが多く発生しているため、信号にノイズが加わり、正しく伝わらない可能性がある。リセットコマンドを一斉送信する方法において、リセットコマンドにノイズが加わった場合、内部レジスタが正しくリセットされず、システムが正常に動作しない問題があった。
【００１４】
そこで本発明の目的は、上記従来技術の問題点に鑑み、Ｉ／Ｏユニットの電源ＯＦＦ／ＯＮ無しで、Ｉ／Ｏユニットの内部レジスタをリセットすることが可能な、シリアル通信信号監視による内部レジスタ自己リセット機能を備えた数値制御システムを提供することである。
【課題を解決するための手段】
【００１５】
本願の請求項１に係る発明は、数値制御装置と、該数値制御装置に接続された一つまたは複数のＩ／Ｏユニットを有し、前記数値制御装置と前記Ｉ／Ｏユニットとの間で、シリアル通信により入出力信号の授受を行う数値制御システムにおいて、前記Ｉ／Ｏユニットは、前記数値制御装置から送信されるシリアル通信信号を監視する監視手段を備え、前記監視手段は、前記数値制御装置もしくは前段のＩ／Ｏユニットから前記シリアル信号を受信し、後段のＩ／Ｏユニットへ前記シリアル信号を送信する送受信手段と、前記シリアル信号が所定時間以上停止したことで前記数値制御装置の電源が停止されたと判定する判定手段と、前記判定手段により、数値制御装置の電源が停止されたと判定された場合、後段のＩ／Ｏユニットへ送信する前記シリアル信号を停止する停止手段と、前記判定手段により、数値制御装置の電源が停止されたと判定された場合、前記Ｉ／Ｏユニット内部のレジスタへリセット信号を出力するリセット信号出力手段と、を備えたことを特徴とする数値制御システムである。
請求項２に係る発明は、前記判定手段において、前記所定時間を設定可能であることを特徴とする請求項１記載の数値制御システムである。
請求項３に係る発明は、前記リセット信号出力手段は、前記リセット信号の出力時間の長さを設定可能であることを特徴とする請求項１に記載の数値制御システムである。
【００１６】
請求項４に係る発明は、数値制御装置とシリアル通信によって接続されるＩ／Ｏユニットであって、前記Ｉ／Ｏユニットは、前記数値制御装置から送信されるシリアル通信信号を監視する監視手段を備え、前記監視手段は、前記数値制御装置もしくは前段のＩ／Ｏユニットから前記シリアル信号を受信し、後段のＩ／Ｏユニットへ前記シリアル信号を送信する送受信手段と、前記シリアル信号が所定時間以上停止したことで前記数値制御装置の電源が停止されたと判定する判定手段と、前記判定手段により、数値制御装置の電源が停止されたと判定された場合、後段のＩ／Ｏユニットへ送信する前記シリアル信号を停止する停止手段と、前記判定手段により、数値制御装置の電源が停止されたと判定された場合、前記Ｉ／Ｏユニット内部のレジスタへリセット信号を出力するリセット信号出力手段と、を備えたことを特徴とするＩ／Ｏユニットである。
【発明の効果】
【００１７】
本発明により、Ｉ／Ｏユニットの電源ＯＦＦ／ＯＮ無しで、Ｉ／Ｏユニットの内部レジスタをリセットすることが可能な、シリアル通信信号監視による内部レジスタ自己リセット機能を備えた数値制御システムを提供できる。
【図面の簡単な説明】
【００１８】
【図１】数値制御装置と該数値制御装置に接続される複数個のＩ／Ｏユニットとからなるシステムにおいて、外部信号（ＤＩ／ＤＯ信号）を数値制御装置内部のアドレスに自由に割り付ける方法を説明する図である。
【図２】従来の内部レジスタのリセットの方法のフローを示す図である。
【図３】数値制御装置と該数値制御装置に接続される複数個のＩ／Ｏユニットとからなるシステムにおいて、Ｉ／Ｏユニットの内部レジスタをリセットしない場合の動作を説明する図である。
【図４】Ｉ／Ｏユニットの内部レジスタをリセットしない場合に発生する問題を説明する図である。
【図５】Ｉ／Ｏユニットの内部レジスタをリセットしない場合に発生する他の問題を説明する図である。
【図６】従来のリセットの方法を説明する図である。
【００１９】
【図７】本発明に係るシリアル通信信号監視回路においてシリアル通信信号を監視し、リセット信号を生成する方法を説明する図である。
【図８】本発明に係るシリアル通信信号監視回路においてシリアル通信信号を監視し、リセット信号を生成する方法を説明する図である。
【図９】本発明に係るシリアル通信信号監視回路においてシリアル通信信号を監視し、リセット信号を生成する方法を説明する図である。
【００２０】
【図１０】数値制御装置に複数段のＩ／Ｏユニットが接続されている場合、数値制御装置から複数段のＩ／Ｏユニットへの信号の流れを説明する図である。
【図１１】数値制御装置の電源が停止された場合、後段のＩ／Ｏユニットへ送信するシリアル信号を停止することを説明する図である。
【図１２】本発明に係る内部レジスタのリセットの方法のフローを示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態を図面と共に説明する。なお、従来技術と類似する構成あるいは同じ構成については同じ符号を用いて説明する。本発明は、あるパターンの出力を監視するのではなく、シリアル通信信号の所定時間以上の停止を監視しているため、数値制御装置がオフされたときには内部レジスタが必ずリセットされる。また、ノイズが加わったことで、ハイまたはローに固定されてしまうということは考えにくい為、勝手に内部レジスタをリセットしてしまうことも無い。本発明は、このアイドル信号を利用して、後段のＩ／Ｏユニットが、前段のＩ／Ｏユニットまたは数値制御装置の断線（シリアル通信信号の一定時間以上の停止）を検出する方法である。
【００２２】
１．シリアル通信信号監視回路においてシリアル通信信号を監視し、リセット信号を生成する方法
本発明に係るシステムは、発明が解決しようとする課題を解決する方法として、シリアル通信信号監視回路においてシリアル通信信号を監視し、リセット信号を生成する方法について説明する。本発明のシステムにおいても図１に示されるのと同様に、数値制御装置６に複数のＩ／Ｏユニットがデイジーチェーン式に信号線７を介して接続されている。
【００２３】
数値制御装置６とＩ／Ｏユニット１，２，３，４，５，はある一定周期毎にＤＩ／ＤＯ信号の送受信を行っている。ＤＩ／ＤＯ信号の送受信を行っていない時は、ある周期で変調／復調を繰り返す信号（アイドル信号）が入出力されている。そのため、データとして送信される所定時間以上、ＤＩ／ＤＯ信号がハイまたはローに固定されることは無い。
【００２４】
本発明のシステムに用いられるＩ／Ｏユニットは図７に示されるように、電源１１、ＬＳＩ１２を備えている。各Ｉ／Ｏユニット１，２，３，４，５の内部にシリアル通信信号監視回路１５を持ち、データ及びアイドル信号、つまりシリアル通信信号を監視する（図７参照）。
【００２５】
シリアル通信信号監視回路１５は、判定手段１６により所定時間以上のシリアル通信信号がハイまたはローの状態を検出すると、シリアル通信信号の断線と見なして、リセット信号出力手段１７がリセットパルス信号を生成してＩ／Ｏユニットの内部レジスタ１４をリセットする。そのため、数値制御装置６を電源ＯＦＦ／ＯＮするときにＩ／Ｏユニットの電源ＯＦＦ／ＯＮは不要になる。
【００２６】
そして、シリアル通信信号監視回路１５のリセット信号出力手段１７は、出力リセット信号の出力時間の長さを設定することができる（図８参照）。  
なお、Ｉ／Ｏユニット１の電源１１からのリセット信号、またはシリアル通信信号監視回路１５からのリセット信号が内部レジスタ１４にリセット信号として入力するようなＡＮＤ回路１３が備わっている。
【００２７】
これにより、数値制御装置システムの数値制御装置６の電源ＯＦＦ／ＯＮ時において、電源ＯＦＦ時に内部レジスタ１４がリセットされ、電源ＯＮ時に再度内部レジスタ１４が設定されるまでに必要な時間に合わせて、出力リセット信号の出力時間の長さを変更できる。
【００２８】
数値制御装置システムの数値制御装置６の電源ＯＦＦからＯＮまでを短時間に行う場合では、出力リセット信号の出力時間の長さを短くすることで対応できる。また、例えば外部からのノイズの流入等により、リセット信号が伝わらないことも可能性として考えられるが、ノイズは短時間に加わる物であるので、出力リセット信号の出力時間を長くすることで、確実に内部レジスタにリセットをかけることが出来る。
【００２９】
また、シリアル通信信号監視回路１５において、シリアル通信信号の断線とみなす所定時間を設定することが出来る（図９参照）。これにより、数値制御装置６から送信されるデータの、所定時間以上のハイまたはローの固定の時間が変更された場合でも対応することができる。
【００３０】
背景技術で説明したように、従来手法では、Ｉ／Ｏユニット１の電源オン時にリセットが入力され、内部レジスタ１４がリセットされて、その後解除される方法であったため、数値制御装置６を電源ＯＦＦ／ＯＮするときに、Ｉ／Ｏユニット１を電源ＯＦＦ／ＯＮさせる必要があった。その為、数値制御装置６とＩ／Ｏユニット１が互いに離れており、電源を別々にしなければならない場合、リレーなどを用いて、電源ＯＮのタイミングを合わせる必要が有った（図６参照）。これに対して、本発明に係るシステムを用いると、数値制御装置６を電源ＯＦＦ／ＯＮする場合、Ｉ／Ｏユニット１の電源ＯＦＦ／ＯＮは不要な為、電源ＯＮのタイミングを合わせる為のリレー等は不要である。
【００３１】
２．Ｉ／Ｏユニットが、前段のＩ／Ｏユニットから後段のＩ／Ｏユニットへシリアル信号を送信する方法、及び前段のＩ／Ｏユニットからのシリアル信号の停止を監視し、Ｉ／Ｏユニット内部のレジスタへリセット信号を出力する方法
図１０は数値制御装置に複数段のＩ／Ｏユニットが接続されている場合、数値制御装置から複数段のＩ／Ｏユニットへのシリアル信号の流れを説明する図である。図１１は数値制御装置の電源が停止された場合、後段のＩ／Ｏユニットへ送信するシリアル信号を停止することを説明する図である。
【００３２】
図１０に示されるように、数値制御装置６に複数段のＩ／Ｏユニット１，２，３，４，５が信号線７を介して接続されている場合、数値制御装置６からＩ／Ｏユニット１へ送信されたシリアル信号は、さらにそのＩ／Ｏユニット１の後段に接続されたＩ／Ｏユニット２へ送信される。
【００３３】
Ｉ／Ｏユニット１は、数値制御装置６もしくは前段のＩ／Ｏユニットからシリアル信号を受信し、後段のＩ／Ｏユニット２へ前記シリアル信号を送信する手段と、判定手段は、数値制御装置６の電源が停止されたと判断された場合、後段のＩ／Ｏユニットに前記シリアル信号の送信を停止する手段を備えている。
【００３４】
各Ｉ／Ｏユニットは、数値制御装置６から送信されるシリアル信号を監視する監視手段（シリアル通信信号監視回路１５）に備わったシリアル信号が所定時間以上停止したことで数値制御装置６の電源が停止されたと判定する判定手段１６により、数値制御装置６の電源が停止されたと判定された場合、後段のＩ／Ｏユニットへ送信するシリアル信号を停止する。前段のＩ／Ｏユニットからのシリアル信号停止により、後段のＩ／Ｏユニットは、Ｉ／Ｏユニット内部のレジスタへリセット信号を出力する。
【００３５】
従来方法では、数値制御装置とＩ／Ｏユニットが互いに離れており、電源を別々にしなければならない場合、リレーなどを用いて、電源ＯＮのタイミングを合わせる必要が有った。さらに上記のように、Ｉ／Ｏユニットを複数用いている場合などは、特にリレーが多くなる。リレーは、一般に消耗部品であるので、信頼性の観点から多用は望ましくない。また、リレーの個数増加は、設置スペースの増大や設置工数の増大にもなるので、やはり望ましくない。本発明によれば、リレーをなくすことができ、先述の問題点を全て解決できる。
【００３６】
図１２は本発明に係る内部レジスタのリセットの方法のフローを示す図である。本発明では、Ｉ／Ｏユニットへのシリアル通信信号の断線を、シリアル通信信号監視回路が検出し、リセット信号が出力され、内部レジスタがリセットされるため、Ｉ／Ｏユニットを電源ＯＦＦ／ＯＮする必要が無い。従来手法では、Ｉ／Ｏユニットの電源オン時にリセットが入力され、内部レジスタがリセットされて、その後解除される方法のため、Ｉ／Ｏユニットを電源ＯＦＦ／ＯＮする必要があった。
【００３７】
ここで、ウォッチドッグ機能と本発明の相違を説明する。ウォッチドッグ機能（特開２０１１−１０７８４５号公報）を用いると、数値制御装置から定期的に決まった信号を出力し、Ｉ／Ｏユニット側ではその信号をチェックする。その信号をチェックできない場合には、正常に動作していないと判断する。つまり、ウォッチドッグ機能は、ある信号を定期的に出力する必要がある。しかし、シリアル通信信号を監視する本発明は、シリアル通信信号が変化しているかを監視するため、監視用の信号を新たに出力する必要は無い。所定時間以上ウォッチドッグデータの受信がない場合、スレーブはこれを通信異常と見做なす。この時スレーブは、自身にリセットをかけることで、電源投入時の状態に戻る。
【００３８】
これに対し、本発明は、所定時間以上ＤＯデータの受信がない場合、スレーブはこれを通信異常と見做す。この時スレーブは、ウォッチドッグアラーム検出状態となるが、自身にリセットをかけることはない。一方、一定時間以上アイドル信号の受信がない場合、スレーブはこれをマスタの電源停止と見做す。この時スレーブは、自身にリセットをかけることで、電源投入時の状態に戻る。
【００３９】
要するに、：先行技術では「ウォッチドッグデータの停止」＝「通信異常またはマスタの電源停止」であるのに対し、本発明は：「ウォッチドッグデータの停止」＝「通信異常」、「アイドル信号の停止」＝「マスタの電源停止」という差異があり、本発明は通信異常とマスタの電源停止を区別していることになる。この差異により、先行技術にはない以下の効果が得られる。
・ウォッチドッグアラーム発生状態をスレーブで保持しＬＥＤ等で使用者に通知できる。先行技術では、自身をリセットしてしまうので、アラーム状態をＬＥＤ等で表示することができない。
・ウォッチドッグアラーム発生後も必要に応じてアラーム探索などの通信を行いスレーブやＤＩの状態を調べることができる。先行技術では、自身をリセットしてしまうので、アラーム探索通信のために必要なスレーブの内部レジスタまでクリアされてしまい、アラーム探索通信ができない。
【符号の説明】
【００４０】
１，２，３，４，５  Ｉ／Ｏユニット
６  数値制御装置
７  信号線
１１  電源
１２  ＬＳＩ
１３  ＡＮＤ回路
１４  内部レジスタ
１５  シリアル通信信号監視回路
１６  判定手段
１７  リセット信号出力手段
２１  電源
２２  ＬＳＩ
２３  ＡＮＤ回路
２４  内部レジスタ
２５  シリアル通信信号監視回路
【図１】
0005987069.tif 000002
【図３】
0005987069.tif 000003
【図４】
0005987069.tif 000004
【図５】
0005987069.tif 000005
【図６】
0005987069.tif 000006
【図７】
0005987069.tif 000007
【図８】
0005987069.tif 000008
【図９】
0005987069.tif 000009
【図１０】
0005987069.tif 000010
【図１１】
0005987069.tif 000011
【図２】
0005987069.tif 000012
【図１２】
0005987069.tif 000013