【手続補正書】
【提出日】平成22年12月20日(2010.12.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体構造体であって、
前記半導体構造体の第１の端子に結合された第１の領域と、
前記半導体構造体の第２の端子に結合された第２の領域と、
前記第１の領域と第２の領域との間に配置された第３の領域と、
前記第３の領域の深さに沿って第１の距離だけ延在する、少なくとも第１および第２の誘電体領域と、
を備え、前記第１および第２の領域は、相反する導電型であり、前記少なくとも第１および第２の誘電体領域、または前記少なくとも第１および第２の誘電体領域のそれぞれと、
前記第３の領域との間の界面領域は、意図的に導入された電荷を含む、
半導体構造体。
【請求項２】
前記少なくとも第１および第２の誘電体領域は、前記第１および第２の領域内に延在する、請求項１に記載の半導体構造体。
【請求項３】
前記少なくとも第１および第２の誘電体領域の表面に平行な線に沿った、前記第３の領域内の不純物の集積ドープ密度は、１×１０12／ｃｍ2から５×１０12／ｃｍ2までの範囲である、請求項１に記載の半導体構造体。
【請求項４】
前記少なくとも第１および第２の誘電体領域のそれぞれは、第１および第２の材料をさらに含む、請求項１に記載の半導体構造体。
【請求項５】
前記意図的に導入された電荷は、注入された正の電荷である、請求項１に記載の半導体構造体。
【請求項６】
前記意図的に導入された電荷は、注入された負の電荷である、請求項１に記載の半導体構造体。
【請求項７】
前記少なくとも第１および第２の誘電体領域のそれぞれにおける前記第２の材料は、フッ化アルミニウムを含む、請求項４に記載の半導体構造体。
【請求項８】
前記少なくとも第１および第２の誘電体領域のそれぞれは、第３の材料をさらに含み、前記第３の材料は、誘電体材料である、請求項４に記載の半導体構造体。
【請求項９】
各誘電体領域内の前記第１および第３の材料は、同じ材料である、請求項８に記載の半導体構造体。
【請求項１０】
前記第１および第２の領域は、それぞれｐ＋型およびｎ＋型領域であり、前記第１および第２の端子は、それぞれアノードおよびカソード端子であり、前記第３の領域は、ｐ型領域である、請求項１に記載の半導体構造体。
【請求項１１】
前記第３の領域は、前記第２の領域の上方に形成され、前記第１の領域は、前記第３の領域の上方に形成される、請求項１０に記載の半導体構造体。
【請求項１２】
前記第１および第２の領域は、それぞれｐ＋型およびｎ＋型領域であり、前記第１および第２の端子は、それぞれアノードおよびカソード端子であり、前記第３の領域は、ｎ型領域である、請求項１に記載の半導体構造体。
【請求項１３】
前記第３の領域は、前記第２の領域の上方に形成され、前記第１の領域は、前記第３の領域の上方に形成される、請求項１２に記載の半導体構造体。
【請求項１４】
前記少なくとも第１および第２の誘電体領域は、互いに隔離される、請求項１に記載の半導体構造体。
【請求項１５】
前記半導体構造体は、前記第２の領域と前記第３の領域との間に配置された第４の領域をさらに備え、前記第２および第４の領域は、同じ導電型である、請求項１に記載の半導体構造体。
【請求項１６】
前記第１および第２の領域は、それぞれｎ＋型およびｐ＋型領域であり、前記第１および
第２の端子は、それぞれカソードおよびアノード端子であり、前記第３の領域は、ｐ型領域である、請求項１に記載の半導体構造体。
【請求項１７】
前記第３の領域は、前記第２の領域の上方に形成され、前記第１の領域は、前記第３の領域の上方に形成される、請求項１０に記載の半導体構造体。
【請求項１８】
前記第１および第２の領域は、それぞれｎ＋型およびｐ＋型領域であり、前記第１および第２の端子は、それぞれカソードおよびアノード端子であり、前記第３の領域は、ｎ型領域である、請求項１に記載の半導体構造体。
【請求項１９】
前記第３の領域は、前記第２の領域の上方に形成され、前記第１の領域は、前記第３の領域の上方に形成される、請求項１０に記載の半導体構造体。
【請求項２０】
前記少なくとも第１および第２の誘電体領域のそれぞれは、前記誘電体領域の一端近くが、前記誘電体領域の他端よりも幅が広くなるようにテーパ状である、請求項１０に記載の半導体構造体。
【請求項２１】
前記第１、第２、および第３の領域は、前記半導体構造体が形成される半導体基板の同じ表面に沿って形成される、請求項１０に記載の半導体構造体。
【請求項２２】
前記第２の領域が形成される第４の領域をさらに備え、前記第３の領域は、前記第１および第４の領域に隣接する、請求項２１に記載の半導体構造体。
【請求項２３】
前記第１の領域は、ｐ＋型領域であり、前記第２の領域は、ｎ＋型領域であり、前記第３の領域は、ｐ型領域であり、前記第４の領域は、ｎ型領域である、請求項２２に記載の半導体構造体。
【請求項２４】
前記第１の領域は、ｐ＋型領域であり、前記第２の領域は、ｎ＋型領域であり、前記第３の領域は、ｎ型領域であり、前記第４の領域は、ｐ型領域である、請求項２２に記載の半導体構造体。
【請求項２５】
半導体構造体であって、
前記半導体構造体の第１の端子に結合された第１の領域と、
前記半導体構造体の第２の端子に結合された第２の領域と、
前記第１の領域と第２の領域との間に配置された第３の領域と、
前記第３の領域の深さに沿って第１の距離だけ延在し、前記第３の領域の導電型とは相反する導電型を有する第４の領域であって、前記第１および第２に隣接する第４の領域と、前記第３の領域の深さに沿って第２の距離だけ延在する少なくとも第１および第２の誘電体領域と、
を備え、前記第１および第２の領域は、相反する導電型であり、前記第４の領域は、前記少なくとも第１および第２の誘電体領域の一部を囲み、前記少なくとも第１および第２の誘電体領域、または前記少なくとも第１および第２の誘電体領域のそれぞれと、前記第４の領域との間の界面領域は、意図的に導入された電荷を含む、
半導体構造体。
【請求項２６】
前記少なくとも第１および第２の誘電体領域は、前記第１および第２の領域内に延在する、請求項２５に記載の半導体構造体。
【請求項２７】
前記少なくとも第１および第２の誘電体領域のそれぞれは、第１および第２の材料をさらに含む、請求項２５に記載の半導体構造体。
【請求項２８】
前記意図的に導入された電荷は、注入された正の電荷である、請求項２５に記載の半導体構造体。
【請求項２９】
前記意図的に導入された電荷は、注入された負の電荷である、請求項２５に記載の半導体構造体。
【請求項３０】
前記少なくとも第１および第２の誘電体領域のそれぞれにおける前記第２の材料は、フッ化アルミニウムを含む、請求項２７に記載の半導体構造体。
【請求項３１】
前記少なくとも第１および第２の誘電体領域のそれぞれは、第３の材料をさらに含み、前記第３の材料は、誘電体材料である、請求項２７に記載の半導体構造体。
【請求項３２】
各誘電体領域内の前記第１および第３の材料は、同じ材料である、請求項３１に記載の半導体構造体。
【請求項３３】
前記第１および第２の領域は、それぞれｐ＋型およびｎ＋型領域であり、前記第１および第２の端子は、それぞれアノードおよびカソード端子であり、前記第３の領域は、ｐ型領域である、請求項２５に記載の半導体構造体。
【請求項３４】
前記第３の領域は、前記第２の領域の上方に形成され、前記第１の領域は、前記第３の領域の上方に形成される、請求項３３に記載の半導体構造体。
【請求項３５】
前記第１および第２の領域は、それぞれｐ＋型およびｎ＋型領域であり、前記第１および第２の端子は、それぞれアノードおよびカソード端子であり、前記第３の領域は、ｎ型領域である、請求項２５に記載の半導体構造体。
【請求項３６】
前記第３の領域は、前記第２の領域の上方に形成され、前記第１の領域は、前記第３の領域の上方に形成される、請求項３５に記載の半導体構造体。
【請求項３７】
前記少なくとも第１および第２の誘電体領域は、互いに隔離される、請求項２５に記載の半導体構造体。
【請求項３８】
前記半導体構造体は、前記第２、前記第３、および前記第４の領域間に配置された第５の領域をさらに備え、前記第２および第５の領域は、同じ導電型である、請求項２５に記載の半導体構造体。
【請求項３９】
前記第１および第２の領域は、それぞれｎ＋型およびｐ＋型領域であり、前記第１および第２の端子は、それぞれカソードおよびアノード端子であり、前記第３の領域は、ｐ型領域である、請求項２５に記載の半導体構造体。
【請求項４０】
前記第３の領域は、前記第２の領域の上方に形成され、前記第１の領域は、前記第３の領域の上方に形成される、請求項３９に記載の半導体構造体。
【請求項４１】
前記第１および第２の領域は、それぞれｎ＋型およびｐ＋型領域であり、前記第１および第２の端子は、それぞれカソードおよびアノード端子であり、前記第３の領域は、ｎ型領域である、請求項２５に記載の半導体構造体。
【請求項４２】
前記第３の領域は、前記第２の領域の上方に形成され、前記第１の領域は、前記第３の領域の上方に形成される、請求項４１に記載の半導体構造体。
【請求項４３】
前記少なくとも第１および第２の誘電体領域のそれぞれは、前記誘電体領域の一端近くが、前記誘電体領域の他端よりも幅が広くなるようにテーパ状である、請求項２５に記載の半導体構造体。
【請求項４４】
前記第１、第２、および第３の領域は、前記半導体構造体が形成される半導体基板の同じ表面に沿って形成される、請求項２５に記載の半導体構造体。
【請求項４５】
前記第２の領域が形成される第５の領域をさらに備え、前記第３の領域は、前記第１および第５の領域に隣接する、請求項４４に記載の半導体構造体。
【請求項４６】
前記第１の領域は、ｐ＋型領域であり、前記第２の領域は、ｎ＋型領域であり、前記第３の領域は、ｐ型領域であり、前記第４の領域は、ｎ型領域である、請求項４５に記載の半導体構造体。
【請求項４７】
前記第１の領域は、ｐ＋型領域であり、前記第２の領域は、ｎ＋型領域であり、前記第３の領域は、ｎ型領域であり、前記第４の領域は、ｐ型領域である、請求項４５に記載の半導体構造体。