【事件の表示】
　特願２００４−１５３１７９「単一のアドレス指定可能な記憶アレイを使用して複数のエントリタイプ及び順序情報を格納するための方法及び装置」拒絶査定不服審判事件〔平成１６年１２月　９日出願公開、特開２００４−３４８７４６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本願は、平成１６年５月２４日（パリ条約による優先権主張２００３年５月２３日、米国）に出願したものであって、平成１９年５月８日付けで拒絶をすべき旨の査定がされ、これに対し同年８月１３日に拒絶査定不服審判の請求がなされるとともに、同年９月５日付けで手続補正がなされ、その後、当審において、平成２２年７月２６日付けで平成１９年９月５日付けの手続補正が却下され、平成２２年７月２６日付けの拒絶の理由の通知に対して、平成２３年１月２７日付けで意見書が提出されるとともに、同日付けで手続補正がなされたものである。
　
２　本願発明
　本願の請求項１に係る発明（以下「本願発明」という。）は、平成２３年１月２７日付けの手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　
「単一のアドレス指定可能な記憶アレイを使用して、複数のタイプのエントリの格納及び読み出しと、格納されたエントリについての順序情報の格納とを行う方法であって、
　　前記アドレス指定可能な記憶アレイの利用可能なアドレスにエントリを格納し、
　　前記格納されたエントリの前記アドレスを表す値と、該格納されたエントリの前記タイプを表す値と、該格納されたエントリの有効性を表す値とを、複数のステージレジスタにおける利用可能なステージレジスタの中で最も下流のステージレジスタ内に格納し、ここで、エントリを格納するために利用可能な前記アドレス指定可能な記憶アレイ内の各位置ごとに、１つのステージレジスタが設けられており、該利用可能なステージレジスタが、前記格納されたエントリの前記有効性を表す前記値に基づいて決定され、前記格納されたエントリの前記有効性は、前記アドレス指定可能な記憶アレイに書き込まれており、且つ、要求装置に対して読み出されるか又は送られる準備が出来ているエントリである、有効なエントリを示し、及び、無効なエントリは、前記アドレス指定可能な記憶アレイから前記要求装置に対して既に送られたエントリであり、
　　エントリの前記タイプに基づいて、順序規則に従って前記アドレス指定可能な記憶アレイから格納されたエントリを読み出し、
　　前記読み出されたエントリを前記要求装置に転送し、
　　前記アドレス指定可能な記憶アレイからの前記エントリの取り出しを反映するように、前記ステージレジスタ内に前記格納された値を更新し、ここで、該更新することは、上流のステージレジスタから下流のステージレジスタへと前記値が動かされて、前記要求装置に対して送られたエントリに対する値を置き換えることを含み、及び、
　　特定のタイプのエントリが読み出されるよう利用可能な場合には常に、１つか又は複数の要求装置に対して信号を伝達する
ことを含むことからなる、方法。」
　
３　当審の拒絶の理由
　当審において平成２２年７月２６日付けで通知した拒絶の理由の概要は、本願発明は、特開平７−１４１１４５号公報（平成７年６月２日出願公開。以下「引用例１」という。）に記載された発明及び特開平２−１８４１４１号公報（平成２年７月１８日出願公開。以下「引用例２」という。）に記載された技術に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない、というものである。
　
４　引用例の記載
（１）引用例１
　引用例１には、図面とともに次の事項が記載されている。
　
ア　「【０００１】
【産業上の利用分野】本発明は、優先制御情報に基づき、情報データの蓄積制御を行うバッファ装置に関する。
【０００２】
【従来の技術】優先機能付きバッファは、バッファに蓄積されるデータの中に、優先情報を含み、バッファに蓄積されているデータの中から、この優先情報をもとにデータを読みだす装置である。同じ優先情報を持つデータは、論理的に１つのＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）バッファとして振る舞う。すなわち、バッファに蓄積されているデータの中で、出力を指定された優先情報の値を持つデータの最も古く入力されたデータが出力される。」（段落【０００１】〜【０００２】）
　
イ　「【０００８】
【実施例】以下図面を参照して本発明の一実施例を説明する。本発明のバッファ装置の一構成を図１に示す。バッファ装置５は、入力されてきたセル付加されている優先情報を抽出するための優先情報抽出装置１と、セルの情報データを記憶するための情報データ記憶装置２と、この抽出された優先情報を記憶すると共に、この優先情報に対応するセルが記憶された情報データ記憶装置２の記憶領域を示すアドレスを管理するアドレス管理装置３と、これらの装置を制御する制御装置４とで構成されている。アドレス管理装置３は、情報データ記憶装置２の書き込みアドレス、読み出しアドレスを生成する装置である。情報データを情報データ記憶装置２に書き込む時は、アドレス管理装置３は、優先情報管理装置１から送られて優先情報を記憶すると共に、情報データを書き込むアドレスを情報データ記憶装置２に転送する。情報データを読み出す時は、アドレス管理装置３は読み出す情報データの優先情報から、該当する情報データの中で最も古い情報データの記憶されているアドレスを検索し、これを情報データ記憶装置２に伝送する。情報データ記憶装置２は、情報データを記憶する装置である。情報データを書き込むときは、情報データ記憶装置２は、優先情報抽出装置１から送られてきた情報データをアドレス管理装置３から送られてきたアドレスに書き込みを行う。情報データを読み出すときは、情報データ記憶装置２は、アドレス管理装置３から送られてきたアドレスの情報データを読み出し、外部に出力する。
【０００９】アドレス管理装置３の構成を図２に示す。アドレス管理装置３は、優先情報レジスタ６−１〜６−Ｎとアドレスポインタレジスタ８−１〜８−Ｎとカラム制御装置７−１〜７−Ｎで構成されるアドレス管理ユニット９−１〜９−Ｎを直列に接続した装置である。アドレス管理装置３において、アドレス管理ユニット９−１〜９−Ｎの位置は情報データの到着順序を意味する。図２に示された例では、下方にあるもの程、古い情報データであることを意味している。つまり、優先情報レジスタ６−１〜６−Ｎ及びアドレスポインタレジスタ８−１〜８−Ｎが下方に向かってシフトしていくように接続されているので、下方にある程古い情報であることを意味している。優先情報レジスタ６−１〜６−Ｎは、優先情報抽出装置１から伝送された優先情報を記憶するレジスタである。アドレスポインタレジスタ８−１〜８−Ｎは、情報データの記憶されているアドレスを記憶するレジスタである。アドレスポインタレジスタ８−１〜８−Ｎのそれぞれは、初期状態は情報データ記憶装置２のアドレスに１対１に対応するように初期化されている。例えば情報データの記憶されるアドレスが０〜Ｎ−１であった場合、アドレスポインタレジスタ８−１〜８−Ｎの値は、それぞれ０〜Ｎ−１に初期化されている。カラム制御装置７−１〜７−Ｎは、制御装置４から伝送される制御情報をもとに、優先情報レジスタ６−１〜６−Ｎ及びアドレスポインタレジスタ８−１〜８−Ｎの書き込み及び出力の制御を行うための装置である。次に、アドレス管理装置３の動作について説明する。情報データ記憶装置２は、０，１，２，…Ｎ−１という線形のアドレス空間を持つと仮定する。ここで、Ｎは、情報データ記憶装置２に記憶できる情報データの個数である。また、アドレス管理装置３が図３のように初期化されていると仮定する。図３中で、“−”は、内容が不定であることを意味する。初期状態では、情報データ及び優先情報は、不定であるのですべてに“−”が記述されている。図３の例では、アドレスポインタの値は、下方から順番に０，１，２…Ｎ−１というように順序よく記憶されている。初期値は、情報データ記憶装置２のアドレスとアドレスポインタの値が、１対１に対応していれば順序関係は、どんなものでもよい。次に、書き込みアドレスを出力するときの動作について説明する。一例として、初期状態から優先情報としてＡという値を持つａというデータが入力され、優先情報としてＢという値を持つｂというデータが入力され、その後、優先情報としてＡという値を持つｃというデータが入力された場合の動作を説明する。まず、優先情報としてＡという値を持つａというデータが入力されたときの動作を説明する。アドレス管理装置３には、優先情報抽出装置１からＡという優先情報が伝送される。アドレス管理装置３に送られた優先情報は、優先情報レジスタの下方から詰めて書き込まれる。初期状態では優先情報が１つも書き込まれていないので、入力された優先情報は、最下方に記憶される。書き込まれたカラムのアドレスポインタの値が、データの書き込みアドレスになる。したがってデータａは、アドレス０に記憶される。優先情報及びデータが書き込まれた後の状態を図４（ａ）に示す。
【００１０】次に、優先情報としてＢという値を持つｂというデータが入力されたときの動作を説明する。アドレス管理装置３には、Ｂという値が伝送され、優先情報が記憶されていない空いているカラムの最下方に記憶される。この場合、アドレス管理装置３には、既に１つの優先情報が書き込まれているので下から２カラム目の優先情報レジスタにＢという値が書き込まれる。Ｂというデータは、このカラムのアドレスポインタレジスタの値が示すアドレス、つまり、アドレス１に書き込まれる。優先情報及びデータが書き込まれた後の状態を図４（ｂ）に示す。
【００１１】次に、優先情報としてＡという値を持つｃというデータが入力されたときの動作を説明する。アドレス管理装置３には、Ａという値が伝送され、優先情報が記憶されていない空いているユニットの最下方に記憶される。アドレス管理装置３には、既に２つの優先情報が書き込まれているので、下から３ユニットの優先情報レジスタにＡという値が書き込まれる。ｃというデータは、このユニットのアドレスポインタレジスタの値が示すアドレス、つまり、アドレス２に書き込まれる。優先情報及びデータが書き込まれた後の状態を図４（ｃ）に示す。
【００１２】次に、読み出しアドレスを出力するときの動作を説明する。一例として、図４（ｃ）の状態から優先情報としてＢという値を持つデータを出力し、次に、優先情報としてＡという値を持つデータを出力し、その後、優先情報としてＡという値を持つデータを出力する場合の動作を説明する。図４（ｃ）の状態は、優先情報Ａでデータａのデータが最下方に優先情報Ｂでデータが下から２番目に、優先情報Ａでデータｃが下から３番目に書き込まれている状態である。データ出力の時は、同じ優先情報を持つデータで、最も古いデータが出力される。アドレス管理装置３内では、古い優先情報は、図中の下方に記憶されている。まず、優先情報Ｂのデータを出力する場合の動作について説明する。優先情報Ｂのデータを出力するときは、記憶されているデータの中でＢの情報を持つものは、アドレス管理装置３の下から２番目のユニットに記憶されているデータである。従って、アドレス管理装置３は、情報データ記憶装置２に対し、下から２番目のアドレスポインタの値１を伝送する。情報データ記憶装置２は、送られてきたアドレスに記憶されているデータｂを出力する。アドレス管理装置３では、出力されたデータに対応する優先情報は消去され、消去された優先情報より新しい優先情報が詰めれる。アドレスポインタは、優先情報と同様に出力されたアドレスポインタ以降のアドレスポインタの値が詰められ、最上部には、消去出力されたアドレスポインタの値が入力される。従って、優先情報Ｂのデータを出力した後では、アドレス管理３の内容は、図５（ａ）のように下から２番目にあった１という値が最上部のカラムに入力され、下から３番目にあった３という値が下から２番目のカラムに、下から４番目にあった４という値が下から３番目のカラムにというように順次変更される。
【００１３】次に、優先情報Ａのデータを出力する場合の動作について説明する。優先情報Ｂのデータを出力したので、アドレス管理部３及び情報データ記憶部２の内容は、図５（ａ）のようになっている。つまり、最下部に優先情報Ａ（対応するデータはａ）が蓄積されており、下から２番目に優先情報Ａ（対応するデータは、ｃ）が蓄積されている。この状態から優先情報Ａを持つデータを出力するときは、下方より上方に優先情報がＡであるカラムを検索する。この場合、優先情報がＡであるユニットは、最下ユニットと下から２番目のユニットであるが、より下方の優先情報つまり、より古い優先情報選択されるので、最下方のユニットが選択される。アドレス管理装置３から情報データ記憶装置２に対し、最下部のユニットのアドレスポインタの値すなわち０が伝送される。情報データ記憶装置２では、アドレス０に記憶されているデータａが出力される。優先情報は、出力したデータに対応したユニットの内容が消去され、そのユニットより上方にある優先情報が詰められる。アドレスポインタは、対応するユニット以降の内容が詰められ、対応するユニットの内容は、最上部に記憶される。従って、優先情報Ａのデータを出力した後でそれぞれの内容は、図５（ｂ）のように変更される。次に、優先情報Ａのデータを出力する場合の動作について説明する。アドレス管理部３及び情報データ記憶部２の内容は、図５（ｂ）のようになっている。この状態から優先情報Ａを持つデータを出力するときは、下方により上方に優先情報がＡであるユニットを検索する。この場合、最下部に優先情報Ａのユニットがあり、このユニットが選択される。アドレス管理装置３から情報データ記憶装置２に対し、最下部のユニットのアドレスポインタの値すなわち２が伝送される。情報データ記憶装置２では、アドレス２に記憶されているデータｃが出力される。優先情報は、出力したデータに対応したユニットの内容が消去され、そのユニットより上方にある優先情報が詰められる。アドレスポインタは、対応するユニット以降の内容が詰められ、対応するユニットの内容は最上部に記憶される。したがって、優先情報Ａのデータを出力した後でそれぞれの内容は、図５（ｃ）のように変更される。  次に、優先情報レジスタの構成について説明する。優先情報レジスタの構成を図６に示す。各優先情報レジスタ６−１，…６−Ｎは、図７に示されるＭ個分の優先情報レジスタユニット６ａ，…６ｍを並べたものである。優先情報の種類をＮｐとすると、優先情報を識別するために必要な情報は、Ｎｐ＋１である。ここで、１は、データの有無を識別するためである。従って、優先情報レジスタのレジスタ長は、ｌｏｇ２（Ｎｐ＋１）ビット以上必要である。優先情報をエンコードし、ｌｏｇ２（Ｎｐ＋１）ビットした場合の例を以下に示す。この場合、図中の６Ｍの値は、ｌｏｇ２（Ｎｐ＋１）である。例えば、優先情報の種類が、Ａ，Ｂ，Ｃの３種類であった場合について説明する。この場合優先情報がＡであること、優先情報がＢであること、優先情報がＣであること、データが存在することの４つを識別するために、２ビット必要になる。エンコーディングの方法は、例えば、Ａ：０１，Ｂ：１０，Ｃ：１１，データの有無���００のようにエンコーディングする。このようにデータの有無を識別するのに全ビット０を割り当てると、データの有無を検出する回路が簡単になるという利点がある。この場合、データの有無を検出するために論理和回路を用いればよい。また、優先情報をエンコーディングせずに、Ｎｐ＋１ビットのレジスタを用いる方法もある。この場合図６中のＭは、Ｎｐ＋１である。例えば、優先情報の種類が、Ａ，Ｂ，Ｃの３種類であった場合、４ビットのレジスタを用いる。この方法の場合Ａを識別するために１ビット、Ｂを識別するために１ビット、Ｃを識別するために１ビット、データの有無を識別するために１ビットを使用する。左から１番目のビットに、左から２番目のビットにＢ、左から３番目のビットにＣ、一番右のビットにデータの有無を割り当て、それらが記憶されているときに１を割り当て、それらが記憶されていないときに０を割り当てた場合、優先情報がＡであることを示すビットパターンは、１００１、優先情報がＢであることを示すビットパターンは０１０１、優先情報がＣであることを示すビットパターンは００１１、データが無いことを示すビットパターンは、００００となる。この方法の場合、データがある場合は、必ずどこかの左から３ビットまでに１であるビットがあるので、データの有無を示すビットを省略することが可能である。データの有無を示すビットを省略した場合、図６中のＭの値は、Ｎｐである。データの有無の検出は、各ビットの論理和を計算することで得られる。論理和が１の場合は、データが存在し、０の場合は存在しないことが検出できる。データの有無を示すビットを用いた場合、データの有無を検出するための回路が不要になり、また、検出のための処理時間を省くことができるという利点がある。データの有無を示すビットを用いなかった場合は、データの有無を示すためのレジスタが不要になり、ハード規模を小さくすることができるという利点がある。また、優先情報をエンコードした場合、優先情報を記憶するレジスタ長を短くできるという利点がある。優先情報をエンコードしなかった場合は、１つのデータに対し複数の優先情報を割り当てることができるという利点がある。優先情報レジスタユニットは、図７に示されるように、セレクタ１０とフィリップフロップ１１で構成されている。セレクタ１０は、カラム制御装置からの指示に従って、入力バスカらの信号と隣接する優先情報レジスタからの信号の切り替えを行う。フリップフロップ１１は、カラム制御装置からの指示に従って、セレクタによって切り替えられた信号を記憶する。データ入力のときは、セレクタは、入力バスからの信号を出力するように指示される。また、フリップフロップの書き込み信号は、自ユニットより以前（図２において下方）の優先情報レジスタにデータが書き込まれて、自ユニットに書き込まれていないときに書き込み許可が出される。データ出力のときは、セレクタは隣接するユニット（図２において上方のユニット）の優先情報レジスタからの信号を出力するように指示される。フリップフロップの書き込み信号は、自ユニットより以前（図２において下方）のユニットまたはユニットが検出されたときに書き込み許可が出される。
【００１４】次に、アドレスポインタレジスタの構成について、説明する。アドレスポインタレジスタの構成を図８に示す。アドレスポインタレジスタは、図９に示されるＬ個分の各アドレスポインタレジスタユニット８ａ，…８ｌを並べたものである。情報データ記憶装置２のアドレス空間の大きさをＮとするとＬの値は、ｌｏｇ2 Ｎである。アドレスポインタレジスタユニット８ａ，…８ｌはアドレスの値を記憶するフリップフロップ１２と、アドレスの値をアドレスポインタ出力バスへ出力する制御を行うトラステートバッファ１３で構成される。フリップフロップ１２への書き込み及びトランステートバッファ１３の出力制御は、カラム制御装置によって行われる。フリップフロップ１２への書き込みは、データ出力時に、自ユニット以前（自ユニットを含む）のユニット検索されたときに行われる。トライステートバッファ１３の出力許可は、データ入力時及びデータ出力時に、自カラムが検索されたときに行われる。
【００１５】次に、各カラム制御装置７−１，…７−Ｎの構成を図１０に示す。各カラム制御装置７−１，…７−Ｎは、優先制御レジスタの優先情報と出力優先情報との比較を行う比較器１４と、自ユニットに対応するアドレスにデータが記憶されているかどうかを判定する有無判定器１５と、比較器１４、有無判定器１５、制御バス及び近隣ユニットから伝送される情報から優先制御レジスタとアドレスポインタレジスタの制御情報と隣接ユニットへの情報を生成する演算装置１６とで構成されている。有無判定器１５は、優先情報に前述したようなコーディングを用いれば、論理和回路で実現できる。ここで、演算回路の動作を説明する。データ入力時は、自ユニット以前のユニットに対応するアドレスにデータが記憶されていて、自ユニットに対応するアドレスにデータが記憶されていなかった場合、入力バスから優先情報レジスタに優先情報を書き込み、アドレスポインタレジスタの値をアドレスポインタ出力バスに出力する。データ出力時は、出力する優先情報の値と、優先情報レジスタに記憶されている優先情報の値を比較し、一致した場合で、且つ自ユニット以前に検出されていないときにアドレスポインタレジスタに記憶されている値をアドレスポインタ出力バスに出力する。また、自ユニット以前（自ユニットを含む）に検出された場合は、アドレスポインタレジスタ及び優先情報レジスタ及び優先情報レジスタのシフト動作を行う。これらの動作を実現するためのカラム制御装置の詳細な構成の例を図１１に示す。図中においてＰＲＷＥは、優先情報レジスタの書き込み許可信号、ＰＲＳＬは、優先情報レジスタの入力切り替え信号、ＰＲＯは、優先情報レジスタの値、ＡＰＷＥは、アドレスポインタレジスタの書き込み許可信号、ＡＰＯＥは、アドレスポインタレジスタの出力許可信号、ＰＲＩは、出力する優先情報の値、ＯＭは、出力モードであることを示す信号、ＩＭは入力モードであることを示す信号、ＥＸＩは、下方のカラムに対応するアドレスにデータが記憶されていることを示す信号、ＥＸＯは、自ユニットに対応するアドレスにデータが記憶されていることを示す信号、ＦＤＩ、は自ユニットより前に出力する優先情報が検出されたことを示す信号、ＦＤＤは、自ユニット以前に出力する優先情報が検出されたことを示す信号、ＥＱは、自ユニットの優先情報と出力する優先情報が一致したことを示す信号である。」（段落【０００８】〜【００１５】）
　
　以上の記載によれば、引用例１には、次の発明（以下「引用発明」という。）が記載されている。
　
「入力されてきたセルに付加されている優先情報を抽出するための優先情報抽出装置１と、セルの情報データを記憶するための情報データ記憶装置２と、この抽出された優先情報を記憶すると共に、この優先情報に対応するセルの情報データが記憶された情報データ記憶装置２の記憶領域を示すアドレスを管理するアドレス管理装置３と、これらの装置を制御する制御装置４とで構成され、
　アドレス管理装置３は、情報データ記憶装置２の書き込みアドレス、読み出しアドレスを生成し、情報データを情報データ記憶装置２に書き込むときは、優先情報管理装置１から送られた優先情報を記憶すると共に、情報データを書き込むアドレスを情報データ記憶装置２に転送し、情報データを読み出すときは、読み出す情報データの優先情報から、該当する情報データの中で最も古い情報データの記憶されているアドレスを検索し、これを情報データ記憶装置２に伝送し、
　情報データ記憶装置２は、情報データを書き込むときは、優先情報抽出装置１から送られてきた情報データをアドレス管理装置３から送られてきたアドレスに書き込みを行い、情報データを読み出すときは、アドレス管理装置３から送られてきたアドレスの情報データを読み出し、外部に出力し、
　アドレス管理装置３は、優先情報レジスタ６−１〜６−Ｎとアドレスポインタレジスタ８−１〜８−Ｎとカラム制御装置７−１〜７−Ｎで構成されるアドレス管理ユニット９−１〜９−Ｎを直列に接続した装置であり、
　アドレス管理装置３において、アドレス管理ユニット９−１〜９−Ｎの位置は情報データの到着順序を意味し、下方にあるもの程、古い情報データであることを意味し、優先情報レジスタ６−１〜６−Ｎ及びアドレスポインタレジスタ８−１〜８−Ｎが下方に向かってシフトしていくように接続され、データ出力の時は、同じ優先情報を持つデータで、最も古いデータが出力され、
　初期状態から、優先情報としてＡという値を持つａというデータが入力されたとき、
　アドレス管理装置３には、優先情報抽出装置１からＡという優先情報が伝送され、アドレス管理装置３に送られた優先情報は、優先情報レジスタの下方から詰めて書き込まれ、初期状態では優先情報が１つも書き込まれていないので、入力された優先情報は、最下方に記憶され、書き込まれたカラムのアドレスポインタの値が、データの書き込みアドレスになり、データａは、アドレス０に記憶され、
　次に、優先情報としてＢという値を持つｂというデータが入力されたとき、
　アドレス管理装置３には、Ｂという値が伝送され、優先情報が記憶されていない空いているカラムの最下方に記憶され、アドレス管理装置３には、既に１つの優先情報が書き込まれているので下から２カラム目の優先情報レジスタにＢという値が書き込まれ、Ｂというデータは、このカラムのアドレスポインタレジスタの値が示すアドレス、つまり、アドレス１に書き込まれ、
　次に、優先情報としてＡという値を持つｃというデータが入力されたとき、
　アドレス管理装置３には、Ａという値が伝送され、優先情報が記憶されていない空いているユニットの最下方に記憶され、アドレス管理装置３には、既に２つの優先情報が書き込まれているので、下から３ユニットの優先情報レジスタにＡという値が書き込まれ、ｃというデータは、このユニットのアドレスポインタレジスタの値が示すアドレス、つまり、アドレス２に書き込まれ、
　優先情報Ａでデータａのデータが最下方に優先情報Ｂでデータが下から２番目に、優先情報Ａでデータｃが下から３番目に書き込まれている状態から優先情報としてＢという値を持つデータを出力し、次に、優先情報としてＡという値を持つデータを出力し、その後、優先情報としてＡという値を持つデータを出力する場合において、
　まず、優先情報Ｂのデータを出力する場合、
　記憶されているデータの中でＢの情報を持つものは、アドレス管理装置３の下から２番目のユニットに記憶されているデータであるから、アドレス管理装置３は、情報データ記憶装置２に対し、下から２番目のアドレスポインタの値１を伝送し、情報データ記憶装置２は、送られてきたアドレスに記憶されているデータｂを出力し、アドレス管理装置３では、出力されたデータに対応する優先情報は消去され、消去された優先情報より新しい優先情報が詰められ、アドレスポインタは、優先情報と同様に出力されたアドレスポインタ以降のアドレスポインタの値が詰められ、最上部には、消去出力されたアドレスポインタの値が入力され、優先情報Ｂのデータを出力した後では、アドレス管理装置３の内容は、下から２番目にあった１という値が最上部のカラムに入力され、下から３番目にあった３という値が下から２番目のカラムに、下から４番目にあった４という値が下から３番目のカラムにというように順次変更され、
　次に、優先情報Ａのデータを出力する場合、
　最下部に優先情報Ａ（対応するデータはａ）が蓄積されており、下から２番目に優先情報Ａ（対応するデータは、ｃ）が蓄積されている状態から優先情報Ａを持つデータを出力するときは、下方より上方に優先情報がＡであるカラムを検索し、この場合、優先情報がＡであるユニットは、最下ユニットと下から２番目のユニットであるが、より下方の優先情報つまり、より古い優先情報が選択されるので、最下方のユニットが選択され、アドレス管理装置３から情報データ記憶装置２に対し、最下部のユニットのアドレスポインタの値すなわち０が伝送され、情報データ記憶装置２では、アドレス０に記憶されているデータａが出力され、優先情報は、出力したデータに対応したユニットの内容が消去され、そのユニットより上方にある優先情報が詰められ、アドレスポインタは、対応するユニット以降の内容が詰められ、対応するユニットの内容は、最上部に記憶され、
　次に、優先情報Ａのデータを出力する場合、
　下方より上方に優先情報がＡであるユニットを検索し、最下部に優先情報Ａのユニットがあり、このユニットが選択され、アドレス管理装置３から情報データ記憶装置２に対し、最下部のユニットのアドレスポインタの値すなわち２が伝送され、情報データ記憶装置２では、アドレス２に記憶されているデータｃが出力され、優先情報は、出力したデータに対応したユニットの内容が消去され、そのユニットより上方にある優先情報が詰められ、アドレスポインタは、対応するユニット以降の内容が詰められ、対応するユニットの内容は最上部に記憶され、
　各優先情報レジスタ６−１、…６−Ｎは、優先情報の種類が、Ａ、Ｂ、Ｃの３種類であった場合、４ビットのレジスタを用い、Ａを識別するために１ビット、Ｂを識別するために１ビット、Ｃを識別するために１ビット、データの有無を識別するために１ビットを使用し、
　データ入力時は、自アドレス管理ユニット以前のユニットに対応するアドレスにデータが記憶されていて、自アドレス管理ユニットに対応するアドレスにデータが記憶されていなかった場合、入力バスから優先情報レジスタに優先情報を書き込み、アドレスポインタレジスタの値をアドレスポインタ出力バスに出力し、
　データ出力時は、出力する優先情報の値と、優先情報レジスタに記憶されている優先情報の値を比較し、一致した場合で、且つ自アドレス管理ユニット以前に検出されていないときにアドレスポインタレジスタに記憶されている値をアドレスポインタ出力バスに出力し、
　自アドレス管理ユニット以前（自アドレス管理ユニットを含む）に検出された場合は、アドレスポインタレジスタ及び優先情報レジスタのシフト動作を行う、
　バッファ装置５。」
　
（２）引用例２
　引用例２には、図面とともに次の事項が記載されている。
　
ア　「（産業上の利用分野）
　本発明は、例えばＡＴＭ通信システムのセル通信路等で使用されるバッファ装置の改良に関する。」（１頁右下欄２０行〜２頁左上欄３行）
　
イ　「第１図は、本発明の一実施例であるバッファ装置の構成を示すブロック図である。
　同図に示したバッファ装置は、第１の通信路からの要求に従ってデータを受取り、受取ったデータをデータ入力手段１２がデータレジスタアレイ１０に書込み、また第２の通信路からの要求に従ってデータ出力手段１３がデータレジスタアレイ１０からデータを読出して第２の通信路に出力するようになっている。
　データレジスタアレイ１０は、該バッファ装置が一旦蓄積するデータを記憶しておくものである。該データレジスタアレイ１０は、データ入力手段１２もしくはデータ出力手段１３の出力するアドレスに対応したデータレジスタ（第３図〜第１０図参照）に対してデータを読み／書きできる必要があるが、例えば、この機能はＬＳＩ技術を用いて構成された半導体ランダムアクセスメモリＩＣを用いることにより実現可能である。」（３頁右下欄６行〜４頁左上欄３行）
　
ウ　「データ入力手段１２はアービタ１８の競合制御の結果を受けて、もしアービタ１８によりデータ入力許可がされたなら、第１の通信路からデータを受取る。
　また、データ入力手段１２は、受取ったデータを空アドレス先頭レジスタ１６の蓄積しているビットパターンにより指定されるデータレジスタアレイ１０のアドレスに書込む。
　また、データ入力手段１２は、受取ったデータの持つビットパターンのうち予め定められた位置にある１つもしくは複数個のビットの内容（即ち、該データの持つ優先順位）に従って選択した書込アドレスレジスタ１４１〜１４ｍと空アドレス先頭レジスタ１６とを用いて管理情報書込みポート１１ａと管理情報読出ポート１１ｂを通じて管理レジスタアレイ１１内部の管理レジスタ１１４１〜１１４ｍに蓄積されている管理情報を更新する。
　データ出力手段１３は、アービタ１８の競合制御の結果を受けて、もしアービタ１８によりデータ出力が許可されたならば、バッファ装置の外部から与えられるビットパターン（即ち、出力するデータの優先順位）に従って選択した読出アドレスレジスタ１５１〜１５ｍの持つビットパターンをデータレジスタアレイ１０のアドレスとして該データレジスタ１０から該当データを取出し、これを第２の通信路に出力する。
　また、データ出力手段１３は、前記選択した読出しアドレスレジスタと空きアドレス最後尾レジスタ１７とを用いて管理情報書込ポート１１ａと管理情報読出しポート１１ｂとを通じて、管理レジスタアレイ１１内部の管理レジスタ１１４１〜１１４ｍに蓄積されている管理情報を更新する。」（４頁左下欄１８行〜５頁左上欄９行）
　
エ　「また、バッファ状態表示手段１９は、同じ優先順位に対応した書込アドレスレジスタと読出しアドレスレジスタの蓄えているビットパターン同志を比較し、データレジスタアレイ１０上に仮想的に構成されるそれぞれの優先順位に対応したＦＩＦＯ機能付き記憶装置（スタック）が出力できるデータを持っているか否かを示すバッファエンプティ信号をバッファ装置外部に表示する。」（５頁右上欄５〜１２行）
　
オ　「また、本実施例のバッファ装置を使用する第２の通信路は、出力させたい優先順位に対応した仮想的なＦＩＦＯ機能付き記憶装置のバッファエンプティ情報を参照し、該ＦＩＦＯ機能付き記憶装置が出力できるデータを持っていることを確認した後該出力したい優先順位を出力優先順位表示信号で示して出力要求信号を該バッファ装置に伝え、その後アービタ１８からデータ出力表示信号でデータ出力が行なわれるのを待って、データ出力手段１３が出力したデータを受取ることが望ましい（第１２図参照）。」（５頁左下欄９〜１９行）
　
５　対比
　本願発明と引用発明を対比する。
　引用発明の「情報データ記憶装置２」と本願発明の「記憶アレイ」は、「記憶装置」である点で一致する。
　引用発明において、情報データは、情報データ記憶装置２のアドレスに記憶されることから、情報データ記憶装置２は、単一のアドレスが指定可能であることは明らかである。
　引用発明の「情報データ」及び「データ」は、本願発明の「エントリ」に相当する。引用発明の「優先情報」は、本願発明の「タイプ」に相当する。引用発明の「書き込み」及び「記憶」は、本願発明の「格納」に相当する。そして、引用発明において、情報データ記憶装置２は、情報データの書き込み及び読み出しを行い、また、情報データはＡ及びＢなどの複数の種類の優先情報を有していることから、引用発明は、本願発明の「複数のタイプのエントリの格納及び読み出し」「を行う」構成に相当する構成を有している。
　願書に最初に添付した明細書の特許請求の範囲の請求項１０には「エントリ順序情報」について「前記エントリ順序情報は、前記単一のアドレス指定可能な記憶アレイ内に格納されている前記エントリの位置を表す位置値と、前記エントリの前記タイプを表すタイプ値とを含む」と記載されていることにかんがみると、引用発明の情報データが記憶された「アドレス」及び情報データに関する「優先情報」は、本願発明の格納されたエントリについての「順序情報」に相当する。
　引用発明において、アドレス管理装置３は、優先情報を記憶すると共に、この優先情報に対応する情報データが記憶された情報データ記憶装置２の記憶領域を示すアドレスを記憶することは明らかであるから、引用発明は、本願発明の「格納されたエントリについての順序情報の格納」「を行う」構成に相当する構成を有している。
　引用発明は、バッファ装置５の発明であるが、バッファ装置５の制御に関する「方法」の発明であるともいえる。
　引用発明において、情報データが書き込まれる情報データ記憶装置２のアドレスが利用可能なアドレスであることは明らかである。
　引用発明の「アドレス」の値及び「優先情報」の値は、それぞれ本願発明の「前記格納されたエントリの前記アドレスを表す値」及び「タイプを表す値」に相当する。
　引用発明の優先情報レジスタ６−１〜６−Ｎとアドレスポインタレジスタ８−１〜８−Ｎとカラム制御装置７−１〜７−Ｎで構成される「アドレス管理ユニット９−１〜９−Ｎ」は、本願発明の複数の「ステージレジスタ」に相当する。
　引用発明において、アドレス管理装置３は、アドレス管理ユニット９−１〜９−Ｎを直列に接続した装置であり、アドレス管理装置３において、アドレス管理ユニット９−１〜９−Ｎの位置は情報データの到着順序を意味し、下方にあるもの程、古い情報データであることを意味し、優先情報レジスタ６−１〜６−Ｎ及びアドレスポインタレジスタ８−１〜８−Ｎが下方に向かってシフトしていくように接続され、アドレス管理装置３に送られた優先情報は、優先情報が記憶されていない空いているユニットの最下方に記憶され、書き込まれたカラムのアドレスポインタの値が、データの書き込みアドレスになることから、引用発明は、「前記格納されたエントリの前記アドレスを表す値と、該格納されたエントリの前記タイプを表す値とを、複数のステージレジスタにおける利用可能なステージレジスタの中で最も下流のステージレジスタ内に格納」する構成に相当する構成を有している。
　引用発明の「情報データが記憶された情報データ記憶装置２の記憶領域を示すアドレス」は、本願発明の「エントリを格納するために利用可能な前記アドレス指定可能な記憶アレイ内の各位置」に相当する。そして、引用発明において、アドレス管理ユニット９−１〜９−Ｎが、情報データが記憶された情報データ記憶装置２の記憶領域を示すアドレスごとに設けられていることは明らかである。
　引用発明の情報データ記憶装置２において、データ出力の時は、指定された優先情報を持つデータで、最も古いデータが出力されることから、引用発明と本願発明は「エントリの前記タイプに基づいて、順序規則に従って前記アドレス指定可能な記憶装置から格納されたエントリを読み出」す構成を有する点で一致する。
　引用発明において、情報データを読み出し、外部に出力しているから、引用発明の「外部」と本願発明の「要求装置」は「外部」である点で一致する。また、引用発明の「出力」は、本願発明の「転送」に相当する。
　引用発明の「情報データ記憶装置２は、送られてきたアドレスに記憶されているデータｂを出力」する構成は、本願発明の「前記アドレス指定可能な記憶装置からの前記エントリの取り出し」に相当する。また、引用発明において、情報データ記憶装置２は、送られてきたアドレスに記憶されているデータｂを出力する構成について、データｂを外部に送っていることは明らかであるから、引用発明の「データｂ」は、本願発明の「外部に対して送られたエントリ」である点で一致する。そうすると、引用発明の「優先情報Ａでデータａのデータが最下方に優先情報Ｂでデータが下から２番目に、優先情報Ａでデータｃが下から３番目に書き込まれている状態で、優先情報Ｂのデータを出力する場合、記憶されているデータの中でＢの情報を持つものは、アドレス管理装置３の下から２番目のユニットに記憶されているデータであるから、アドレス管理装置３は、情報データ記憶装置２に対し、下から２番目のアドレスポインタの値１を伝送し、情報データ記憶装置２は、送られてきたアドレスに記憶されているデータｂを出力し、アドレス管理装置３では、出力されたデータに対応する優先情報は消去され、消去された優先情報より新しい優先情報が詰められ、アドレスポインタは、優先情報と同様に出力されたアドレスポインタ以降のアドレスポインタの値が詰められ」る構成と本願発明は「前記アドレス指定可能な記憶装置からの前記エントリの取り出しを反映するように、前記ステージレジスタ内に前記格納された値を更新し、ここで、該更新することは、上流のステージレジスタから下流のステージレジスタへと前記値が動かされて、外部に対して送られたエントリに対する値を置き換えることを含」む構成を有する点で一致する。
　
　すると、本願発明と引用発明とは、次の点で一致する。
＜一致点＞
「単一のアドレス指定可能な記憶装置を使用して、複数のタイプのエントリの格納及び読み出しと、格納されたエントリについての順序情報の格納とを行う方法であって、
　　前記アドレス指定可能な記憶装置の利用可能なアドレスにエントリを格納し、
　　前記格納されたエントリの前記アドレスを表す値と、該格納されたエントリの前記タイプを表す値とを、複数のステージレジスタにおける利用可能なステージレジスタの中で最も下流のステージレジスタ内に格納し、ここで、エントリを格納するために利用可能な前記アドレス指定可能な記憶アレイ内の各位置ごとに、１つのステージレジスタが設けられており、
　　エントリの前記タイプに基づいて、順序規則に従って前記アドレス指定可能な記憶装置から格納されたエントリを読み出し、
　　前記読み出されたエントリを外部に転送し、
　　前記アドレス指定可能な記憶装置からの前記エントリの取り出しを反映するように、前記ステージレジスタ内に前記格納された値を更新し、ここで、該更新することは、上流のステージレジスタから下流のステージレジスタへと前記値が動かされて、前記外部に対して送られたエントリに対する値を置き換えることを含むことからなる、方法。」
　
　一方、両者は次の点で相違する。
＜相違点１＞
　本願発明では、単一のアドレス指定可能な記憶装置が記憶アレイであるのに対し、引用発明では、単一のアドレス指定可能な記憶装置が情報データ記憶装置２であり、情報データ記憶装置２が記憶アレイであるのかについて記載がない点。
＜相違点２＞
　本願発明では、要求装置に対してエントリが読み出され又は送られ、また、読み出されたエントリを要求装置に転送するのに対し、引用発明では、外部に対してエントリが読み出され又は送られ、また、読み出されたエントリを外部に転送することについては記載があるが、外部が要求装置であるのかについては記載がない点。
＜相違点３＞
　本願発明では、複数のステージレジスタにおける利用可能なステージレジスタの中で最も下流のステージレジスタ内に、格納されたエントリの有効性を表す値を格納するのに対し、引用発明では、データの有無を識別するための１ビットを格納する点。
＜相違点４＞
　本願発明では、利用可能なステージレジスタが、格納されたエントリの有効性を表す値に基づいて決定され、格納されたエントリの有効性は、アドレス指定可能な記憶アレイに書き込まれており、且つ、要求装置に対して読み出されるか又は送られる準備が出来ているエントリである、有効なエントリを示し、及び、無効なエントリは、アドレス指定可能な記憶アレイから要求装置に対して既に送られたエントリであるのに対し、引用発明では、この構成について明確な記載がない点。
＜相違点５＞
　本願発明では、特定のタイプのエントリが読み出されるよう利用可能な場合には常に、１つか又は複数の要求装置に対して信号を伝達することを含むのに対し、引用発明では、その構成について記載がない点。
　
６　当審の判断
　上記相違点について検討する。
＜相違点１についての検討＞
　引用例２には、データをデータレジスタアレイ１０（本願発明の「記憶アレイ」に相当。）に記憶する技術が記載されている。
　そして、引用発明及び引用例２に記載された技術の属する技術分野は、ＦＩＦＯバッファである点で共通する。
　したがって、引用発明において、引用例２に記載された技術を適用し、情報データ記憶装置２を記憶アレイとすることは、当業者が容易に想到し得ることである。
　
＜相違点２についての検討＞
　引用例２には、第２の通信路が、出力要求信号をバッファ装置に伝え、バッファ装置からデータを受け取る技術が記載されている。また、第２の通信路には、出力要求信号を出力する要求元の装置（本願発明の「要求装置」に相当。）が接続されていることは自明である。
　そして、引用発明及び引用例２に記載された技術の属する技術分野は、ＦＩＦＯバッファである点で共通する。
　したがって、引用発明において、引用例２に記載された技術を適用し、要求装置に対してエントリが読み出され又は送られ、また、読み出されたエントリを要求装置に転送するように構成することは、当業者が容易に想到し得ることである。
　
＜相違点３及び４についての検討＞
　引用発明において、アドレス管理ユニット９−１〜９−Ｎの優先情報レジスタ６−１〜６−Ｎは、優先情報の一部として、データの有無を識別するビットを使用し、また、データ入力時は、自アドレス管理ユニット以前のアドレス管理ユニットに対応するアドレスにデータが記憶されていて、自アドレス管理ユニットに対応するアドレスにデータが記憶されていなかった場合、入力バスから優先情報レジスタに優先情報を書き込むことから、データの有無を識別するビットの値に基づいて、利用可能なアドレス管理ユニットが決定されていることは明らかである。
　また、引用発明において、アドレス管理装置３には、優先情報抽出装置１から優先情報が伝送され、アドレス管理装置３に送られた優先情報は、優先情報レジスタに書き込まれ、書き込まれたカラムのアドレスポインタの値が、情報データの書き込みアドレスになり、情報データはそのアドレスに記憶されること、及び優先情報が優先情報レジスタに書き込まれるときに、データの有無を識別するビットがデータ有りを示すこととなることは明らかであるから、データの有無を識別するビットがデータ有りとなったときに、情報データが情報データ記憶装置２に書き込まれるといえる。さらに、引用発明において、情報データが情報データ記憶装置２に書き込まれた後、その情報データを外部に出力することができるようにするための特別の処理は何ら記載されていないから、情報データが情報データ記憶装置２に書き込まれたときから、その情報データを外部に出力する準備ができていると解するのが自然である。加えて、引用発明において、情報データ記憶装置２は、送られてきたアドレスに記憶されている情報データを出力し、アドレス管理装置３では、出力された情報データに対応する優先情報は消去されること、及び優先情報が消去されるときにデータの有無を識別するビットがデータ無しを示すこととなることは明らかであるから、情報データが情報データ記憶装置２から外部に送られる前まで、すなわち情報データを外部に出力する準備ができているときまでは、データの有無を識別するビットがデータ有りを示し、情報データが情報データ記憶装置２から外部に送られたときに、データの有無を識別するビットがデータ無しを示すこととなるといえる。したがって、引用発明において、データの有無を識別するビットがデータ有りを示しているときは、その情報データが情報データ記憶装置２に書き込まれており、かつ、情報データを外部に出力する準備ができていることを意味し、データの有無を識別するビットがデータ無しを示すときは、その情報データが情報データ記憶装置２から外部に既に送られたことを意味しているといえる。そうすると、データの有無を識別するビットがデータ有りを示すときは、その情報データが有効であることを意味し、データの有無を識別するビットがデータ無しを示すときは、その情報データが無効であることを意味することは明らかであるから、データの有無を識別するビットの値は、その情報データの有効性を表す値であるといえる。
　さらに、要求装置に関しては、上記＜相違点２についての検討＞に記載したとおりである。
　したがって、引用発明において、引用例２に記載された技術を適用し、相違点３及び４のように構成することは、当業者が容易に想到し得ることである。
　
＜相違点５についての検討＞
　引用例２には、それぞれの優先順位（本願発明の「タイプ」に相当。）に対応したＦＩＦＯ機能付き記憶装置が出力できるデータを持っているか否かを示すバッファエンプティ信号（本願発明の「信号」に相当。）を第２の通信路に出力する技術が記載されている。また、第２の通信路には、バッファエンプティ信号を参照し、バッファ装置に対し出力要求信号を出力する要求元の装置（本願発明の「要求装置」に相当。）が接続されていることは自明である。
　そして、引用発明及び引用例２に記載された技術の属する技術分野は、ＦＩＦＯバッファである点で共通する。
　したがって、引用発明において、引用例２に記載された技術を適用し、特定のタイプのエントリが読み出されるよう利用可能な場合には常に、１つか又は複数の要求装置に対して信号を伝達することを含むように構成することは、当業者が容易に想到し得ることである。
　
　また、本願発明の構成によって生じる効果も、引用発明及び引用例２に記載された技術から当業者が予測できるものである。
　
７　むすび
　以上のとおり、本願発明は、引用発明及び引用例２に記載された技術に基づいて、当業者が容易に発明をすることができたものであるから、他の請求項について論及するまでもなく、本願は、特許法２９条２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。