【事件の表示】
　特願２００６−１７６７５２「液晶表示装置、液晶表示装置の駆動方法及びチャージシェア回路」拒絶査定不服審判事件〔平成１９年　３月　８日出願公開、特開２００７−　５８１７７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続きの経緯
　平成１８年　６月２７日　特許出願（優先権主張　２００５年８月２３日　　　　　　　　　　　　　大韓民国）
　平成２１年　４月１４日　拒絶理由通知（同年４月２１日発送）
　平成２１年　７月２１日　意見書・手続補正書
　平成２１年　８月１９日　拒絶査定（同年８月２５日送達）
　平成２１年１２月２５日　本件審判請求・手続補正書
　平成２２年１１月　８日　審尋（同年１１月９日発送）
　平成２３年　４月１２日　回答書
　
２　平成２１年１２月２５日付けの手続補正について
２−１　補正の概要
　平成２１年１２月２５日付け手続補正書による手続補正(以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１−１０に
　
「【請求項１】
　複数のゲートラインと複数のデータラインとがそれぞれ交差し、液晶セルが複数配列された液晶セルアレイと、
　ソース出力信号を生成するタイミングコントローラと、
　前記ソース出力信号のロー区間において、前記データラインにデータ電圧を供給するためのデータ駆動回路と、
　前記液晶セルアレイの一端側の外方に配置され、前記ソース出力信号のハイ区間において、前記データラインをプリチャージするための第１のチャージシェア回路と、
　前記液晶セルアレイの他端側の外方に配置され、前記ソース出力信号の前記ハイ区間において、前記データラインをプリチャージするための第２のチャージシェア回路と
　を備えることを特徴とする液晶表示装置。
　　【請求項２】
　前記第１及び第２のチャージシェア回路は、前記ソース出力信号のハイ区間において同時に動作されることを特徴とする請求項１に記載の液晶表示装置。
　　【請求項３】〜【請求項１０】：略」
　
とあったものを、
　
「【請求項１】
　複数のゲートラインと複数のデータラインとがそれぞれ交差し、液晶セルが複数配列された液晶セルアレイと、
　ソース出力信号を生成するタイミングコントローラと、
　前記ソース出力信号のロー区間において、前記データラインにデータ電圧を供給するためのデータ駆動回路と、
　前記液晶セルアレイの一端側の外方に配置され、前記ソース出力信号のハイ区間において、前記データラインをプリチャージするための第１のチャージシェア回路と、
　前記液晶セルアレイの他端側の外方に配置され、前記ソース出力信号の前記ハイ区間において、前記データラインをプリチャージするための第２のチャージシェア回路と
　を備
え、
　
前記第１及び第２のチャージシェア回路は、前記ソース出力信号の前記ハイ区間において同時に動作される
　　【請求項２】〜【請求項８】：略」（当審注：下線は、審判請求人が補正箇所に付した下線である。）
　
に補正しようとするものである。
　
２−２　補正の適否
　本件補正は、補正前の特許請求の範囲の請求項１を削除するとともに、補正前の特許請求の範囲の請求項２を独立請求項にして新たな請求項１とする補正事項を含むものである。してみると、請求項１についてする本件補正は、適法な補正である。
　
３　本願発明
　本願の特許請求の範囲の請求項１に係る発明は、本件補正により補正された特許請求の範囲の請求項１に記載された事項により特定される以下のとおりのものである。
　
「　複数のゲートラインと複数のデータラインとがそれぞれ交差し、液晶セルが複数配列された液晶セルアレイと、
　ソース出力信号を生成するタイミングコントローラと、
　前記ソース出力信号のロー区間において、前記データラインにデータ電圧を供給するためのデータ駆動回路と、
　前記液晶セルアレイの一端側の外方に配置され、前記ソース出力信号のハイ区間において、前記データラインをプリチャージするための第１のチャージシェア回路と、
　前記液晶セルアレイの他端側の外方に配置され、前記ソース出力信号の前記ハイ区間において、前記データラインをプリチャージするための第２のチャージシェア回路と
　を備え、
　前記第１及び第２のチャージシェア回路は、前記ソース出力信号の前記ハイ区間において同時に動作されることを特徴とする液晶表示装置。」（以下「本願発明」という。）
　
４　引用発明
４−１　引用刊行物とその記載事項
　原査定の拒絶の理由に引用され、本願の優先日（２００５年８月２３日）前の平成１０年１２月８日に日本国内において頒布された特開平１０−３２６０９０号公報（以下「引用刊行物」という。）には、図面とともに以下の事項が記載されている。
　
ア　発明の属する技術分野についての記載
「【０００１】
【発明の属する技術分野】本発明は画面を構成する画素とこれを駆動する薄膜トランジスタなどのスイッチング素子と周辺の駆動回路とを内蔵したアクティブマトリクス表示装置（以下、表示パネルと略称する場合がある）に関する。又、所定の基準電圧に対して極性を反転する映像信号を供給するビデオドライバと、映像信号に同期して制御信号を供給するタイミングジェネレータと、制御信号に応じて動作し映像信号に基づいて映像を表示する表示パネルとからなるディスプレイシステムに関する。」
　
イ　従来の技術についての記載
「【０００２】
【従来の技術】図１５を参照して従来のアクティブマトリクス表示装置を簡単に説明する。図示する様に、表示パネル１は行状のゲート線Ｘと、列状の信号線Ｙとを備えており、両者の交差部に画素ＰＸＬが設けられている。画素ＰＸＬは一方の基板に形成された画素電極と、他方の基板に形成された対向電極６と、両者の間に保持された液晶などの電気光学物質とからなる。各画素ＰＸＬは対応する薄膜トランジスタＴｒによりスイッチング駆動される。…。
【０００４】図１６は、従来のディスプレイシステムの全体構成を示すブロック図である。ディスプレイシステムはビデオドライバ８と、図１５に示した表示パネル１と、タイミングジェネレータ（ＴＧ）９とを備えている。なお、表示パネル１は電気光学物質として液晶（ＬＣ）を用いる場合が多いので、ここではＬＣＤと呼ぶ場合がある。…。ＬＣＤ１は図１５に示した通り、行状のゲート線、列状の信号線、及び両者の交差部に設けた液晶画素を備えている。又、垂直駆動回路及び水平駆動回路を内蔵している。…。」
　
ウ　発明が解決しようとする課題についての記載
「【０００８】
【発明が解決しようとする課題】以上の様に、通常ＬＣＤ１は液晶の劣化を防ぐ為交流駆動が必要であり、映像信号ｓｉｇを共通電圧ＣＯＭに対して反転する必要がある。この為、例えば共通電圧ＣＯＭに対して最大Ｖｍａｘの電圧を画素ＰＸＬに書き込む場合には、極性反転毎に最大で２Ｖｍａｘの電圧を遷移させる必要がある。従って、短時間の間に最大で２Ｖｍａｘの電圧を遷移させることができる能力を備えたバッファＢＵＦＦが外部のビデオドライバ８に必要となる。従来のＬＣＤを用いたディスプレイシステムでは、このバッファＢＵＦＦ及び画素ＰＸＬや信号線Ｙなどの負荷を充放電する為に大量の電流が流れており、これがディスプレイシステムの消費電力の大半を占めていた。」
　
エ　発明の実施の形態についての記載
「【００１３】
【発明の実施の形態】以下図面を参照して本発明の実施形態を詳細に説明する。図１は、本発明に係るアクティブマトリクス表示装置（表示パネル）の基本的な構成を示す回路図である。なお、図１５に示した従来のアクティブマトリクス表示装置と対応する部分には対応する参照番号を付して理解を容易にしている。本実施形態は、所謂複数画素同時駆動方式を採用している。但し、本発明はこれに限られるものではなく、画素１個毎に映像信号を書き込む点順次方式あるいは一行分の画素に一括で映像信号を書き込む線順次方式にも適用可能である。図示する様に、表示パネル１は行状のゲート線Ｘと、列状の信号線Ｙとを備えており、両者の交差部に画素ＰＸＬが設けられている。各画素ＰＸＬは対応する薄膜トランジスタＴｒによりスイッチング駆動される。薄膜トランジスタＴｒのゲート電極は対応するゲート線Ｘに接続され、ソース電極は対応する信号線Ｙに接続され、ドレイン電極は対応する画素電極に接続されている。各画素電極は対向電極６に対面しており、両者の間に液晶などの電気光学物質が保持されている。対向電極６には外部から共通電圧ＣＯＭが印加されている。表示パネル１はｋ本の入力線５を備えており、外部のビデオドライバから供給されるｋ個の映像信号ｓｉｇ１〜ｓｉｇｋをそれぞれ受け入れる。個々の信号線Ｙはｋ本を一単位として水平スイッチＨＳＷを介して所定の入力線５に接続されている。以上の構成に加え、表示パネル１はＶシフトレジスタ２とＨシフトレジスタ３を内蔵している。Ｖシフトレジスタ２は外部のタイミングジェネレータから供給される垂直スタートパルスＶＳＴや垂直クロックパルスＶＣＫなどのパネル駆動用パルスに応答して動作し、ゲート線Ｘを一本づつ順次走査して画素を行毎に選択する。即ち、Ｖシフトレジスタ２は垂直駆動回路を構成する。一方、Ｈシフトレジスタ３は同じくタイミングジェネレータから供給される水平スタートパルスＨＳＴや水平クロックパルスＨＣＫなどのパネル駆動用パルスに応答して動作し、順次サンプリングパルスを出力し対応する水平スイッチＨＳＷ１〜ＨＳＷｉを開閉制御して、ｋ本の信号線Ｙを一単位としてまとめ駆動する。即ち、ｋ系統の映像信号ｓｉｇ１〜ｓｉｇｋをそれぞれ対応する信号線Ｙに一斉サンプリングする。Ｈシフトレジスタ３とＨＳＷとで水平駆動回路を構成する。
【００１４】特徴事項として、本表示パネル１はリフレッシュ回路４を備えている。このリフレッシュ回路４は外部のタイミングジェネレータから供給される制御信号ＢＬＫＰに応じて動作し、映像信号ｓｉｇ１〜ｓｉｇｋのブランキング期間に信号線Ｙを外部のビデオドライバから一時的に切り離すとともに、互いに反対極性の映像信号ｓｉｇ１〜ｓｉｇｋがサンプリングされていた複数の信号線Ｙをブランキング期間で内部的に短絡させ、各信号線Ｙの電荷を外部から切り離した状態で内部的に中和する。具体的には、リフレッシュ回路４はＢＬＫＰに応じて水平スイッチＨＳＷ１〜ＨＳＷｉをブランキング期間中一時的にオフ状態にするとともに、リフレッシュ回路４の本体内で各信号線Ｙを電気的に接続する。
【００１５】図２はリフレッシュ回路４の具体的な構成例を示す。（Ａ）に示した例では、全信号線Ｙを外部から切り離すとともに、ＢＬＫＰに応じて全信号線Ｙを内部的に短絡させる為のスイッチＲＳＷを備えている。一方（Ｂ）の例では、信号線Ｙを例えばｋ本づつ組に分け、２組づつ互いに短絡させている。なお、本発明はこれに限られるものではなく、基本的に正極性の映像信号がサンプリングされた信号線と負極性の映像信号がサンプリングされた信号線を、同数本づつ短絡させればよい。
【００１６】図３は、本発明に係るディスプレイシステムを示すブロック図である。なお、理解を容易にする為、図１６に示した従来のディスプレイシステムと対応する部分には対応する参照番号を付している。図示する様に、本ディスプレイシステムはビデオドライバ８とタイミングジェネレータ９と表示パネル（ＬＣＤ）１とを備えている。ビデオドライバ８は所定の基準電圧に対して極性反転する映像信号ｓｉｇを供給する。タイミングジェネレータ９は映像信号ｓｉｇに同期してパネル駆動用パルスや制御信号ＢＬＫＰを供給する。ＬＣＤ１はパネル駆動用パルスや制御信号ＢＬＫＰに応じて動作し映像信号ｓｉｇに基づいて映像を表示する。前述した様に、ＬＣＤ１は行状のゲート線と、列状の信号線と、両者の各交差部に配された行列状の画素と、各ゲート線を線順次走査し一水平期間毎に一行分の画素を選択する垂直駆動回路と、一水平期間内で外部のビデオドライバ８から供給された映像信号ｓｉｇを各信号線にサンプリングし選択された一行分の画素に映像信号を書き込んで映像を表示する水平駆動回路とを備えている。なお、垂直駆動回路はＶシフトレジスタから構成されており、水平駆動回路はＨシフトレジスタと水平スイッチＨＳＷとの組合わせで構成されている。特徴事項として、ＬＣＤ１はリフレッシュ回路を内蔵している。このリフレッシュ回路はタイミングジェネレータ９から供給される制御信号ＢＬＫＰに応じて映像信号ｓｉｇのブランキング期間に信号線を外部のビデオドライバ８から一時的に切り離すとともに、互いに反対極性の映像信号がサンプリングされていた複数の信号線をブランキング期間で内部的に短絡させ、各信号線の電荷を外部から切り離した状態で内部的に中和する。
【００１７】図４は、本発明に係るディスプレイシステムの実施例を示すブロック図である。本実施例は６画素同時駆動方式（ｋ＝６）を採用し且つドット反転駆動方式を採用している。ビデオドライバ８はビデオ信号ＳＩＧを処理して６系統の映像信号ｓｉｇ１〜６をＬＣＤ１に供給する。ｓｉｇ１〜６は交流化されており且つ位相調整が施されている。ｓｉｇ１及びｓｉｇ２には例えば赤色の映像信号が割り当てられており、ｓｉｇ３及びｓｉｇ４には緑色の映像信号が割り当てられており、ｓｉｇ５及びｓｉｇ６には青色の映像信号が割り当てられている。タイミングジェネレータ９は同期信号ＳＹＮＣに応じて動作し、ビデオドライバ８に交流化信号ＦＲＰ及びサンプルホールド信号ＳＨＰを供給している。又、タイミングジェネレータ９はＬＣＤ１に対してＨＳＴ，ＨＣＫ，ＶＳＴ，ＶＣＫなどのパネル駆動用パルスと制御信号ＢＬＫＰを供給している。
【００１８】図５は、図４に示した各映像信号の極性を模式的に表わしている。ビデオ信号ｓｉｇは一水平期間（１Ｈ）毎に有効期間とそれ以外のブランキング期間を含んでいる。有効期間内に一行分の画素に対応した薄膜トランジスタのゲートが開き、信号線を介して各画素に映像信号が書き込まれる。映像信号ｓｉｇ１，ｓｉｇ３及びｓｉｇ５は基準電圧に対して１Ｈ毎に極性が反転する。この基準電圧はＬＣＤ１の対向電極に供給される共通電圧ＣＯＭと実質的に等しい。同様に、映像信号ｓｉｇ２，ｓｉｇ４及びｓｉｇ６も１Ｈ毎に極性が反転する。但し、ｓｉｇ１，３，５とｓｉｇ２，４，６は互いに反対極性となっている。例えば、一行目（１ライン目）に着目すると、ｓｉｇ１，３，５はＣＯＭに対して＋Ｖの電圧を有し、ｓｉｇ２，４，６はＣＯＭに対して−Ｖの電圧を有する。
【００１９】図６は、図４に示したＬＣＤ１の具体的な構成を示す回路図である。図示する様に、画素ＰＸＬはｎ行×ｍ行のマトリクス配置になっている。合計でｎ本のゲート線Ｘは図示しないがＶシフトレジスタに接続されている。又、合計でｍ本の信号線ＹはＨＳＷを介して６本の入力線５に接続されており、それぞれｓｉｇ１〜ｓｉｇ６がサンプリングされる。各ＨＳＷはＨシフトレジスタ３により開閉制御される。本例では６画素同時駆動方式を採用している為、ＨＳＷの個数はｍ／６となる。各ＨＳＷには切り離し用のスイッチＣＳＷが内蔵されており、制御信号ＢＬＫＰに応じて各ＨＳＷをオフ状態にし、信号線Ｙと入力線５を互いに切り離す。又、各信号線Ｙの他端側にはＲＳＷを内蔵したリフレッシュ回路４が接続されている。このリフレッシュ回路４はＢＬＫＰに応じて全てのＲＳＷをオン状態とし、全ての信号線Ｙを互いに短絡させる。
【００２０】次に、図７ないし図１０を参照して図６に示したＬＣＤの動作を詳細に説明する。まず図７に示す様に、１ライン目につながる薄膜トランジスタＴｒを全てオンすることにより、１ライン目の画素１−１〜１−ｍは全て対応する信号線Ｙに電気的に接続される。この時、各ＨＳＷに内蔵したＣＳＷは全てＨシフトレジスタ３側に投入されている。まず、Ｈシフトレジスタ３の制御によりＨＳＷ１が導通状態となり、ＨＳＷ１につながる６本の信号線Ｙ１〜Ｙ６を介して、画素１−１〜１−６に一度に映像信号ｓｉｇ１〜ｓｉｇ６の信号電位が書き込まれる。この結果、画素１−１，１−２，１−３，１−４，１−５，１−６はそれぞれ＋一＋一＋一の極性となる。次いでＨＳＷ１が開き、画素１−１〜１−６に書き込まれた電位はホールドされる。この時、ＨＳＷ１につながる６本の信号線Ｙ１〜Ｙ６も対応する画素１−１〜１−６と同様な極性の信号電位にホールドされる。
【００２１】次に図８に示す様に、ＨＳＷ２が導通状態となり、信号線Ｙ７〜Ｙ１２を介して画素１−７〜１−１２に＋−＋−＋−の極性の信号電位が書き込まれる。次いでＨＳＷ２が非導通状態となり、画素１−７〜１−１２及びこれらにつながる信号線Ｙ７〜Ｙ１２に図示の極性の信号電位がホールドされる。この様にして、６画素毎に画素と信号線に所定の映像信号ｓｉｇ１〜ｓｉｇ６が書き込まれホールドされていく。１ライン目の画素１−１〜１−ｍの全てに信号電位が書き込まれると、１ライン目の薄膜トランジスタＴｒが全て非導通状態となり、一行分の走査は完了する。
【００２２】この様にして一水平期間の内の有効期間が終了しブランキング期間に入る。この時、図９に示す様にタイミングジェネレータから制御信号ＢＬＫＰが入力し、ＣＳＷを介して全てのＨＳＷがオフ状態に置かれる。同時に、リフレッシュ回路４内の全てのＲＳＷがオン状態となり、全信号線Ｙが互いにショートされる。即ち、＋Ｖにチャージされていた奇数列の信号線と−Ｖにチャージされていた偶数列の信号線が互いに短絡状態となり、全信号線Ｙは±０付近の電位（ＣＯＭ）になる。この時、ＨＳＷは全てオフ状態となっているので、ＬＣＤ外部からの電流の出入りは一切ない。＋Ｖにチャージされている信号線と−Ｖにチャージされている信号線がショートされることによって、信号線は全て同電位（ＣＯＭ付近）にリフレッシュされる。
【００２３】次に図１０に示す様に、２ライン目の走査が始まる。この時には、ビデオドライバから、１ライン目とは逆極性となるｓｉｇ１〜ｓｉｇ６が供給される。即ち、ｓｉｇ１，３，５はＣＯＭに対して−Ｖの電位を有し、ｓｉｇ２，４，６はＣＯＭに対して＋Ｖの電位となる。２ライン目に対応した薄膜トランジスタＴｒが導通状態になる。この後、ＨＳＷが順次開閉制御され、ｓｉｇ１〜ｓｉｇ６は対応する信号線Ｙを介して対応する画素に書き込まれる。即ち、ｓｉｇ１，３，５がサンプリングされた信号線は電位が０から−Ｖに移行し、ｓｉｇ２，４，６がサンプリングされた信号線は電位が０から＋Ｖに移行する。信号線はあらかじめ全て共通電圧付近にリフレッシュされている為、外部のビデオドライバは各信号線にＶだけチャージあるいはディスチャージすればよい。従って、ビデオドライバ内のバッファで消費される電力は従来と比べ大幅に削減可能である。
【００２４】上述した実施例はドット反転駆動の場合であるが、本発明はこれに限られるものではない。基本的に、ある時間に着目してＬＣＤの共通電圧に対して、正極性にホールドされている画素及び信号線と、負極性にホールドされている画素及び信号線が存在すれば、駆動方法によらず本発明は適用可能である。例えば、列毎交互に反対極性の映像信号をサンプリングするコラム反転駆動にも適用可能である。又、行毎に極性が反転する１Ｈ反転においても、例えば一垂直ブランキング期間にリフレッシュを行なうことができる。一垂直ブランキング期間に、全ゲート線につながる薄膜トランジスタをオン状態におくとともに、全信号線を互いに短絡させることで、所望のリフレッシュを行なうことが可能である。」
　
オ　発明の効果についての記載
「【００２９】
【発明の効果】以上説明したように、本発明によれば、アクティブマトリクス表示装置はリフレッシュ回路を内蔵しており、映像信号のブランキング期間に信号線を外部から一時的に切り離すとともに、互いに反対極性の映像信号がサンプリングされていた複数の信号線をブランキング期間で内部的に短絡させ、各信号線の電荷を外部から切り離した状態で内部的に中和する。従来のアクティブマトリクス表示装置では、外部と接続した状態で信号線の電位を共通電圧（基準電圧）に対して負側から正側、あるいは正側から負側に充放電していた。これに対し、本発明を用いれば、アクティブマトリクス表示装置内部の電荷のみで信号線電位を共通電圧付近にリフレッシュできる為、外部回路からの充放電を大幅に減らすことができ、ディスプレイシステム全体での消費電力を削減することが可能である。」
　
カ　図面の簡単な説明についての記載
「【図１】本発明に係るアクティブマトリクス表示装置の実施形態を示す回路図である。
【図２】図１に示した実施形態に含まれるリフレッシュ回路の具体的な構成を示す回路図である。
【図３】本発明に係るディスプレイシステムの全体構成を示すブロック図である。
【図４】本発明に係るディスプレイシステムの実施例を示すブロック図である。
【図５】図４に示した実施例の動作説明に供するタイミングチャートである。
【図６】図４に示した実施例に含まれるアクティブマトリクス表示装置の具体的な構成を示す回路図である。
【図７】図６に示したアクティブマトリクス表示装置の動作説明に供する回路図である。
【図８】図６に示したアクティブマトリクス表示装置の動作説明に供する回路図である。
【図９】図６に示したアクティブマトリクス表示装置の動作説明に供する回路図である。
【図１０】図６に示したアクティブマトリクス表示装置の動作説明に供する回路図である。
…
【図１５】従来のアクティブマトリクス表示装置の一例を示す回路図である。
【図１６】従来のディスプレイシステムの一例を示すブロック図である。
…」
　
４−２　引用刊行物の記載事項の検討
（１）ディスプレイシステムについての記載の検討
　引用刊行物には、「【０００１】【発明の属する技術分野】本発明は…に関する。又、所定の基準電圧に対して極性を反転する映像信号を供給するビデオドライバと、映像信号に同期して制御信号を供給するタイミングジェネレータと、制御信号に応じて動作し映像信号に基づいて映像を表示する表示パネルとからなるディスプレイシステムに関する。」との記載がある。前記記載から、引用刊行物には、ビデオドライバと、タイミングジェネレータと、表示パネルを備えるディスプレイシステムが開示されている。
　
（２）ビデオドライバについての記載の検討
　「【００１６】…ビデオドライバ８は所定の基準電圧に対して極性反転する映像信号ｓｉｇを供給する。」との記載と、「【００１７】…。ビデオドライバ８はビデオ信号ＳＩＧを処理して６系統の映像信号ｓｉｇ１〜６をＬＣＤ１に供給する。」との記載がある。ここで、引用刊行物には、「【００１６】…、本ディスプレイシステムはビデオドライバ８とタイミングジェネレータ９と
表示パネル（ＬＣＤ）１
　
（３）タイミングジェネレータについての記載の検討
　「【００１７】…タイミングジェネレータ９は同期信号ＳＹＮＣに応じて動作し、…。…、タイミングジェネレータ９はＬＣＤ１に対してＨＳＴ，ＨＣＫ，ＶＳＴ，ＶＣＫなどのパネル駆動用パルスと制御信号ＢＬＫＰを供給している。」との記載、「【００１３】【発明の実施の形態】…外部のタイミングジェネレータから供給される垂直スタートパルスＶＳＴや垂直クロックパルスＶＣＫなどのパネル駆動用パルス…。…同じくタイミングジェネレータから供給される水平スタートパルスＨＳＴや水平クロックパルスＨＣＫなどのパネル駆動用パルス…」との記載がある。ここで、上記（２）で検討したとおり、「表示パネル１」と「ＬＣＤ１」は、同一の部材である。してみると、引用刊行物には、タイミングジェネレータは、同期信号ＳＹＮＣに応じて動作し、水平スタートパルスＨＳＴ、垂直スタートパルスＶＳＴ、水平クロックパルスＨＣＫ、制御信号ＢＬＫＰ、垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫなどのパネル駆動用パルスを表示パネルに供給することが開示されている。
　
（４）表示パネルについての記載の検討
（４−１）　引用刊行物には、「【００１３】【発明の実施の形態】…図１は、本発明に係るアクティブマトリクス表示装置（表示パネル）の基本的な構成を示す回路図である。…、表示パネル１は行状のゲート線Ｘと、列状の信号線Ｙとを備えており、両者の交差部に画素ＰＸＬが設けられている。」との記載があり、図１から、行状のゲート線Ｘ、列状の信号線Ｙ、画素ＰＸＬの数は、それぞれ複数であることが看取できる。
　また、引用刊行物には、「【００１９】図６は、図４に示したＬＣＤ１の具体的な構成を示す回路図である。図示する様に、画素ＰＸＬはｎ行×ｍ行のマトリクス配置になっている。…」との記載があるから、複数の画素ＰＸＬは、マトリクス配置された複数の画素ＰＸＬであることが開示されている。
　さらに、引用刊行物には、「【００１３】【発明の実施の形態】…。図１は、本発明に係るアクティブマトリクス表示装置（表示パネル）の基本的な構成を示す回路図である。なお、図１５に示した従来のアクティブマトリクス表示装置と対応する部分には対応する参照番号を付して理解を容易にしている。」との記載があり、本発明に係る図１と、従来の技術に係る図１５には、画素に同じ参照番号「ＰＸＬ」が付されているので、画素ＰＸＬの構造について従来の技術についての記載を参酌する。「【０００２】【従来の技術】図１５を参照して従来のアクティブマトリクス表示装置を簡単に説明する。図示する様に、表示パネル１は行状のゲート線Ｘと、列状の信号線Ｙとを備えており、両者の交差部に画素ＰＸＬが設けられている。」との記載と、「【０００４】…。ＬＣＤ１は図１５に示した通り、行状のゲート線、列状の信号線、及び両者の交差部に設けた液晶画素を備えている。」との記載から、画素ＰＸＬは、液晶画素ＰＸＬであることが開示されている。
　以上のことから、引用刊行物には、表示パネルは、複数の行状のゲート線Ｘ、複数の列状の信号線Ｙ、前記複数の行状のゲート線Ｘと前記複数の列状の信号線Ｙの交差部にマトリクス配置された液晶画素ＰＸＬ、を備えることが開示されている。
　
（４−２）引用刊行物には、「【００１３】【発明の実施の形態】…。表示パネル１はｋ本の入力線５を備えており、外部のビデオドライバから供給されるｋ個の映像信号ｓｉｇ１〜ｓｉｇｋをそれぞれ受け入れる。」との記載、「【００１７】図４は、本発明に係るディスプレイシステムの実施例を示すブロック図である。本実施例は６画素同時駆動方式（ｋ＝６）を採用し且つドット反転駆動方式を採用している。」との記載がある。ここで、【００１７】の記載から「ｋ＝６」である。してみると、引用刊行物には、表示パネルは、ビデオドライバから供給される前記映像信号ｓｉｇ１〜ｓｉｇ６を受け入れる入力線５を備えることが開示されている。
　
（４−３）　引用刊行物には、「【００１３】【発明の実施の形態】…、表示パネル１はＶシフトレジスタ２とＨシフトレジスタ３を内蔵している。…。一方、Ｈシフトレジスタ３は同じくタイミングジェネレータから供給される水平スタートパルスＨＳＴや水平クロックパルスＨＣＫなどのパネル駆動用パルスに応答して動作し、順次サンプリングパルスを出力し対応する水平スイッチＨＳＷ１〜ＨＳＷｉを開閉制御して、ｋ本の信号線Ｙを一単位としてまとめ駆動する。即ち、ｋ系統の映像信号ｓｉｇ１〜ｓｉｇｋをそれぞれ対応する信号線Ｙに一斉サンプリングする。Ｈシフトレジスタ３とＨＳＷとで水平駆動回路を構成する。」との記載、「【００１７】図４は、本発明に係るディスプレイシステムの実施例を示すブロック図である。本実施例は６画素同時駆動方式（ｋ＝６）を採用し且つドット反転駆動方式を採用している。」との記載がある。ここで、【００１７】の記載から「ｋ＝６」である。してみると、引用刊行物には、表示パネル１は、前記タイミングジェネレータから供給される前記パネル駆動用パルスに応答して動作し、順次サンプリングパルスを出力し対応する水平スイッチＨＳＷ１〜ＨＳＷｉを開閉制御して、前記映像信号ｓｉｇ１〜ｓｉｇ６をそれぞれ対応する信号線Ｙに一斉サンプリングするＨシフトレジスタ３を備えることが開示されている。
　
（４−４）　引用刊行物には、「【００１９】…。又、合計でｍ本の信号線ＹはＨＳＷを介して６本の入力線５に接続されており、それぞれｓｉｇ１〜ｓｉｇ６がサンプリングされる。」との記載がある。また、図１から、表示パネル１が水平スイッチＨＳＷ１〜ＨＳＷｉを備えることが読み取れる。してみると、引用刊行物には、表示パネルは、信号線Ｙを入力線５に接続する水平スイッチＨＳＷ１〜ＨＳＷｉを備えることが開示されている。
　また、引用刊行物には、「【００２０】次に、図７ないし図１０を参照して図６に示したＬＣＤの動作を詳細に説明する。まず図７に示す様に、１ライン目につながる薄膜トランジスタＴｒを全てオンすることにより、１ライン目の画素１−１〜１−ｍは全て対応する信号線Ｙに電気的に接続される。この時、各ＨＳＷに内蔵したＣＳＷは全てＨシフトレジスタ３側に投入されている。まず、Ｈシフトレジスタ３の制御によりＨＳＷ１が導通状態となり、ＨＳＷ１につながる６本の信号線Ｙ１〜Ｙ６を介して、画素１−１〜１−６に一度に映像信号ｓｉｇ１〜ｓｉｇ６の信号電位が書き込まれる。…。次いでＨＳＷ１が開き、画素１−１〜１−６に書き込まれた電位はホールドされる。…。【００２１】次に図８に示す様に、ＨＳＷ２が導通状態となり、信号線Ｙ７〜Ｙ１２を介して画素１−７〜１−１２に…信号電位が書き込まれる。次いでＨＳＷ２が非導通状態となり、画素１−７〜１−１２及びこれらにつながる信号線Ｙ７〜Ｙ１２に…信号電位がホールドされる。この様にして、６画素毎に画素と信号線に所定の映像信号ｓｉｇ１〜ｓｉｇ６が書き込まれホールドされていく。１ライン目の画素１−１〜１−ｍの全てに信号電位が書き込まれると、１ライン目の薄膜トランジスタＴｒが全て非導通状態となり、一行分の走査は完了する。【００２２】この様にして一水平期間の内の有効期間が終了しブランキング期間に入る。」との記載がある。「【００２２】この様にして一水平期間の内の有効期間が終了し」との記載から、【００２２】の直前の記載である【００２０】〜【００２１】の記載は、一水平期間の内の有効期間のＬＣＤの動作説明であることが読み取れる。また、前記有効期間にスイッチＣＳＷはＨシフトレジスタ３側に投入されるが、該スイッチＣＳＷを制御する信号として、図６には、制御信号ＢＬＫＰが描かれている。さらに、水平スイッチＨＳＷが導通状態になることは、信号線Ｙを入力線５に接続することを意味している。してみると、引用刊行物には、一水平期間の内の有効期間では、制御信号ＢＬＫＰに応じＨシフトレジスタ３の制御によりＨＳＷ１〜ＨＳＷｉが順次導通状態となって、前記信号線Ｙを入力線５に接続して前記映像信号ｓｉｇ１〜ｓｉｇ６の信号電位を前記液晶画素ＰＸＬに書き込むことが開示されている。
　さらに、引用刊行物には、「【００１９】…。各ＨＳＷには切り離し用のスイッチＣＳＷが内蔵されており、制御信号ＢＬＫＰに応じて各ＨＳＷをオフ状態にし、信号線Ｙと入力線５を互いに切り離す。」との記載、「【００２２】この様にして一水平期間の内の有効期間が終了しブランキング期間に入る。この時、図９に示す様にタイミングジェネレータから制御信号ＢＬＫＰが入力し、ＣＳＷを介して全てのＨＳＷがオフ状態に置かれる。」との記載がある。該記載から、引用刊行物には、一水平期間の内のブランキング期間では制御信号ＢＬＫＰに応じ全てのＨＳＷ１〜ＨＳＷｉがオフ状態となって信号線Ｙと入力線５を互いに切り離すことが開示されている。
　以上のことから、引用刊行物には、表示パネルは、信号線Ｙを前記入力線５に接続する水平スイッチＨＳＷ１〜ＨＳＷｉであって、一水平期間の内の有効期間では、制御信号ＢＬＫＰに応じＨシフトレジスタ３の制御により順次導通状態となって前記信号線Ｙを前記入力線５に接続して映像信号ｓｉｇ１〜ｓｉｇ６の信号電位を前記液晶画素ＰＸＬに書き込み、一水平期間の内のブランキング期間では制御信号ＢＬＫＰに応じ全てオフ状態となって前記信号線Ｙと前記入力線５を互いに切り離す水平スイッチＨＳＷ１〜ＨＳＷｉを備えることが開示されている。
　
（４−５）　引用刊行物には、「【００１４】特徴事項として、本表示パネル１はリフレッシュ回路４を備えている。このリフレッシュ回路４は外部のタイミングジェネレータから供給される制御信号ＢＬＫＰに応じて動作し、…」との記載、「【００１５】図２はリフレッシュ回路４の具体的な構成例を示す。（Ａ）に示した例では、全信号線Ｙを外部から切り離すとともに、ＢＬＫＰに応じて全信号線Ｙを内部的に短絡させる為のスイッチＲＳＷを備えている。」との記載、「【００１９】…。又、合計でｍ本の信号線ＹはＨＳＷを介して６本の入力線５に接続されており…。又、各信号線Ｙの他端側にはＲＳＷを内蔵したリフレッシュ回路４が接続されている。このリフレッシュ回路４はＢＬＫＰに応じて全てのＲＳＷをオン状態とし、全ての信号線Ｙを互いに短絡させる。」との記載、「【００２２】この様にして一水平期間の内の有効期間が終了しブランキング期間に入る。この時、図９に示す様にタイミングジェネレータから制御信号ＢＬＫＰが入力し、ＣＳＷを介して全てのＨＳＷがオフ状態に置かれる。同時に、リフレッシュ回路４内の全てのＲＳＷがオン状態となり、全信号線Ｙが互いにショートされる。」との記載がある。前記記載から、引用刊行物には、表示パネルは、水平スイッチＨＳＷ１〜ＨＳＷｉが接続される信号線Ｙの他端側に接続されるリフレッシュ回路４であって、スイッチＲＳＷを備え、一水平期間の内のブランキング期間では、制御信号ＢＬＫＰに応じて全信号線Ｙを内部的に短絡させるリフレッシュ回路４を備えることが開示されている。
　
（４−６）　以上の（４−１）〜（４−５）を総合すると、引用刊行物には、
　表示パネルは、
　複数の行状のゲート線Ｘ、
　複数の列状の信号線Ｙ、
　前記複数の行状のゲート線Ｘと前記複数の列状の信号線Ｙの交差部にマトリクス配置された液晶画素ＰＸＬ、
　ビデオドライバから供給される映像信号ｓｉｇ１〜ｓｉｇ６を受け入れる入力線５、
　タイミングジェネレータから供給されるパネル駆動用パルスに応答して動作し、順次サンプリングパルスを出力し対応する水平スイッチＨＳＷ１〜ＨＳＷｉを開閉制御して、前記映像信号ｓｉｇ１〜ｓｉｇ６をそれぞれ対応する前記信号線Ｙに一斉サンプリングするＨシフトレジスタ３、
　前記信号線Ｙを前記入力線５に接続する水平スイッチＨＳＷ１〜ＨＳＷｉであって、一水平期間の内の有効期間では、制御信号ＢＬＫＰに応じ前記Ｈシフトレジスタ３の制御により順次導通状態となって前記信号線Ｙを前記入力線５に接続して前記映像信号ｓｉｇ１〜ｓｉｇ６の信号電位を前記液晶画素ＰＸＬに書き込み、一水平期間の内のブランキング期間では制御信号ＢＬＫＰに応じ全てオフ状態となって前記信号線Ｙと前記入力線５を互いに切り離す水平スイッチＨＳＷ１〜ＨＳＷｉ、
　前記水平スイッチＨＳＷ１〜ＨＳＷｉが接続される前記信号線Ｙの他端側に接続されるリフレッシュ回路４であって、スイッチＲＳＷを備え、一水平期間の内のブランキング期間では、制御信号ＢＬＫＰに応じて全信号線Ｙを内部的に短絡させるリフレッシュ回路４、
を備えることが開示されている。
　
４−３　引用発明の認定
　上記「４−２」で検討した事項から、引用刊行物には以下の発明が記載されている。
「ビデオドライバと、タイミングジェネレータと、表示パネルを備えるディスプレイシステムであって、
　前記ビデオドライバは、前記表示パネルに映像信号ｓｉｇ１〜ｓｉｇ６を供給し、
　前記タイミングジェネレータは、同期信号ＳＹＮＣに応じて動作し、水平スタートパルスＨＳＴ、垂直スタートパルスＶＳＴ、水平クロックパルスＨＣＫ、制御信号ＢＬＫＰ、垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫなどのパネル駆動用パルスを前記表示パネルに供給し、
　前記表示パネルは、
　複数の行状のゲート線Ｘ、
　複数の列状の信号線Ｙ、
　前記複数の行状のゲート線Ｘと前記複数の列状の信号線Ｙの交差部にマトリクス配置された液晶画素ＰＸＬ、
　前記ビデオドライバから供給される前記映像信号ｓｉｇ１〜ｓｉｇ６を受け入れる入力線５、
　前記タイミングジェネレータから供給される前記パネル駆動用パルスに応答して動作し、順次サンプリングパルスを出力し対応する水平スイッチＨＳＷ１〜ＨＳＷｉを開閉制御して、前記映像信号ｓｉｇ１〜ｓｉｇ６をそれぞれ対応する前記信号線Ｙに一斉サンプリングするＨシフトレジスタ３、
　前記信号線Ｙを前記入力線５に接続する水平スイッチＨＳＷ１〜ＨＳＷｉであって、一水平期間の内の有効期間では、制御信号ＢＬＫＰに応じ前記Ｈシフトレジスタ３の制御により順次導通状態となって前記信号線Ｙを前記入力線５に接続して前記映像信号ｓｉｇ１〜ｓｉｇ６の信号電位を前記液晶画素に書き込み、一水平期間の内のブランキング期間では制御信号ＢＬＫＰに応じ全てオフ状態となって前記信号線Ｙと前記入力線５を互いに切り離す水平スイッチＨＳＷ１〜ＨＳＷｉ、
　前記水平スイッチＨＳＷ１〜ＨＳＷｉが接続される前記信号線Ｙの他端側に接続されるリフレッシュ回路４であって、スイッチＲＳＷを備え、一水平期間の内のブランキング期間では、制御信号ＢＬＫＰに応じて全信号線Ｙを内部的に短絡させるリフレッシュ回路４、
を備える、
ディスプレイシステム。」（以下「引用発明」という。）
　
５　対比・判断
５−１　対比
　本願発明と引用発明を対比する。
（１）本願発明の「複数のゲートラインと複数のデータラインとがそれぞれ交差し、液晶セルが複数配列された液晶セルアレイ」と、引用発明の表示パネルが備える「複数の行状のゲート線Ｘ、複数の列状の信号線Ｙ、前記複数の行状のゲート線Ｘと前記複数の列状の信号線Ｙの交差部にマトリクス配置された液晶画素ＰＸＬ」を比較する。
　引用発明における「複数の行状のゲート線Ｘ」は、本願発明における「複数のゲートライン」に相当し、以下同様に、「複数の列状の信号線Ｙ」は「複数のデータライン」に、「液晶画素ＰＸＬ」は「液晶セル」に、「マトリクス配置された液晶画素ＰＸＬ」は「液晶セルが複数配列された液晶セルアレイ」に、それぞれ相当する。してみると、本願発明の「複数のゲートラインと複数のデータラインとがそれぞれ交差し、液晶セルが複数配列された液晶セルアレイ」と、引用発明の表示パネルが備える「複数の行状のゲート線Ｘ、複数の列状の信号線Ｙ、前記複数の行状のゲート線Ｘと前記複数の列状の信号線Ｙの交差部にマトリクス配置された液晶画素ＰＸＬ」は相当関係にある。
　
（２）本願発明の「ソース出力信号を生成するタイミングコントローラ」と引用発明の「同期信号ＳＹＮＣに応じて動作し、水平スタートパルスＨＳＴ、垂直スタートパルスＶＳＴ、水平クロックパルスＨＣＫ、制御信号ＢＬＫＰ、垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫなどのパネル駆動用パルスを前記表示パネルに供給」する「タイミングジェネレータ」を比較する。
（２−１）　はじめに、本願発明における「ソース出力信号」の技術的意味について検討する。
　本願の発明の詳細な説明には、「ソース出力信号」について、以下のＡ）〜Ｊ）の記載がある。（当審注：下線は当審で付加した。）
Ａ：　「【０００８】　タイミングコントローラ１１は、垂直／水平同期信号Ｖ、ＨとクロックＣＬＫとを用いて、ゲート駆動回路１３を制御するためのゲート制御信号ＧＤＣと、データ駆動回路１２を制御するためのデータ制御信号ＤＤＣとを発生する。データ制御信号ＤＤＣは、ソーススタートパルス（Ｓｏｕｒｃｅ  Ｓｔａｒｔ  Ｐｕｌｓｅ：ＳＳＰ）、ソースシフトクロック（Ｓｏｕｒｃｅ  Ｓｈｉｆｔ  Ｃｌｏｃｋ：ＳＳＣ）、
ソース出力信号
Ｂ：　「【００２１】  …。液晶パネル１０４の下端部の液晶セルアレイの外方には、第１のチャージシェア回路１０６が形成される。この第１のチャージシェア回路１０６は、複数のスイッチング素子ＳＷ１を含む。スイッチング素子ＳＷ１は、それぞれのデータライン（Ｄ１〜Ｄｍ）に接続され、タイミングコントローラ１０１からの
ソース出力信号
Ｃ：　「【００２３】  この第２のチャージシェア回路１０５は、複数のスイッチング素子ＳＷ２を含む。スイッチング素子ＳＷ２は、それぞれのデータライン（Ｄ１〜Ｄｍ）に接続され、タイミングコントローラ１０１からの
ソース出力信号
Ｄ：　「【００２４】  タイミングコントローラ１０１は、垂直／水平同期信号Ｖ、ＨとクロックＣＬＫとを用いて、ゲート駆動回路１０３を制御するためのゲート制御信号ＧＤＣと、データ駆動回路１０２を制御するためのデータ制御信号ＤＤＣとを発生する。データ制御信号ＤＤＣは、ソーススタートパルス（Ｓｏｕｒｃｅ  Ｓｔａｒｔ  Ｐｕｌｓｅ：ＳＳＰ）、ソースシフトクロック（Ｓｏｕｒｃｅ  Ｓｈｉｆｔ  Ｃｌｏｃｋ：ＳＳＣ）、
ソース出力信号
Ｅ：　「【００２５】  図９は、データライン（Ｄ１〜Ｄｍ）を介して各液晶セルＣｌｃに供給される信号を示し、「ＳＯＥ」は、
ソース出力信号
ソース出力信号
Ｆ：　「【００２６】まず、
ソース出力信号
Ｇ：　「【００２７】そして、
ソース出力信号
ソース出力信号
Ｈ：　「【００２８】  以後、
ソース出力信号
Ｉ：　「【００３２】  …。液晶パネル２０４の液晶セルアレイの一端側及び他端側の外方には、第１及び第２のチャージシェア回路２０６、２０５が形成される。この１及び第２のチャージシェア回路２０６、２０５は、それぞれ複数のスイッチング素子ＳＷ１、ＳＷ２を含む。スイッチング素子ＳＷ１、ＳＷ２は、それぞれのデータライン（Ｄ１〜Ｄｍ）に接続され、タイミングコントローラ２０１からの
ソース出力信号
Ｊ：　「【００３５】  タイミングコントローラ２０１は、垂直／水平同期信号Ｖ、ＨとクロックＣＬＫとを用いて、ゲート駆動回路２０３を制御するためのゲート制御信号ＧＤＣと、データ駆動回路２０２とを制御するためのデータ制御信号ＤＤＣを発生する。データ制御信号ＤＤＣは、ソーススタートパルス（Ｓｏｕｒｃｅ  Ｓｔａｒｔ  Ｐｕｌｓｅ：ＳＳＰ）、ソースシフトクロック（Ｓｏｕｒｃｅ  Ｓｈｉｆｔ  Ｃｌｏｃｋ：ＳＳＣ）、
ソース出力信号
　上記記載について検討する。上記記載からは、「ソース出力信号」は、タイミングコントローラが発生する信号であって、データ駆動回路を制御するためのデータ制御信号ＤＤＣの内の一つ（上記記載Ａ、Ｄ、Ｊ）であり、その信号の状態が「ロー」状態の場合に、データ駆動回路がビデオ信号をデータラインに供給するよう制御する信号（上記記載Ｅ、Ｆ、Ｈ）と解することができる。また、ソース出力信号は、チャージシェア回路に供給され、その信号の状態が「ハイ」の状態の場合においてチャージシェア回路のスイッチング素子がターンオンして全てのデータラインを電気的に接続し（上記記載Ｇ）、その信号の状態が「ロー」の状態の場合においてデータラインを同時に遮断する（上記記載Ｂ、Ｃ、Ｉ）信号と解することができる。
　ところで、本願明細書の発明の詳細な説明では、【０００２】〜【００１０】においてチャージシェア回路を備えていない従来の液晶表示装置が【背景技術】として説明され、【００１１】〜【００１２】においてチャージシェア回路を備えた従来の液晶表示装置が【背景技術】として説明されている。ここで、「ソース出力信号」の技術用語は、チャージシェア回路を備えていない従来の液晶表示装置の説明において使用されている（上記記載Ａ参照）から、「ソース出力信号」は、チャージシェア回路を備えていない従来の液晶表示装置において既に使用されていた信号である。そうすると、チャージシェア回路を備えた【００１１】〜【００１２】に記載の従来の表示装置、あるいは、第１、第２のチャージシェア回路を備えた本願発明は、従来から使用されていた「ソース出力信号」をチャージシェア回路の制御に利用したものと解するのが妥当である。
　以上のことから、「ソース出力信号」は、データ駆動回路がビデオ信号をデータラインに供給するよう制御する信号を意味するものと解せられる。（なお、技術常識として、「データライン」は「ソースライン」とも呼称する（例えば、特開２００２−３０４１６２号公報には、「複数個のソースラインと複数個のゲートラインとが交差されて…」（【請求項１】参照）との記載が、また、特開２０００−８９１９３号公報には、「…互いに直交する複数のゲートラインと複数のソースラインと、…」（【００１１】参照）との記載がなされている。）から、ビデオ信号をデータラインに供給するよう制御する信号を「ソース出力信号」と呼称することは、技術常識にも合致する。）
　　
（２−２）　引用発明における「制御信号ＢＬＫＰ」は、「一水平期間の内の有効期間では、」「前記Ｈシフトレジスタ３の制御により」水平スイッチＨＳＷ１〜ＨＳＷｉが「順次導通状態となって前記信号線Ｙを前記入力線５に接続して前記映像信号ｓｉｇ１〜ｓｉｇ６の信号電位を前記液晶画素に書き込」ませ、「一水平期間の内のブランキング期間では」水平スイッチＨＳＷ１〜ＨＳＷｉを「全てオフ状態」として「前記信号線Ｙと前記入力線５を互いに切り離す」信号である。してみると、「制御信号ＢＬＫＰ」は、映像信号ｓｉｇ１〜ｓｉｇ６の信号電位を信号線Ｙに出力して液晶画素に書き込むか否かを制御する信号である。
　
（２−３）そこで、本願発明の「ソース出力信号」と、引用発明の「制御信号ＢＬＫＰ」を比較する。上記（１）で検討したとおり、引用発明の「複数の列状の信号線Ｙ」は本願発明の「複数のデータライン」に相当し、引用発明の「映像信号ｓｉｇ１〜ｓｉｇ６の信号電位」は本願発明の「データ電圧」に相当する。そうすると、本願発明の「ソース出力信号」と引用発明の「制御信号ＢＬＫＰ」は、いずれもデータラインに電圧を出力するよう制御する信号であるから、相当関係にあるといえる。そして、本願発明の「タイミングコントローラ」と引用発明の「タイミングジェネレータ９」は、いずれも「ソース出力信号」（引用発明では「制御信号ＢＬＫＰ」）を生成するから、相当関係にある。
　したがって、本願発明の「ソース出力信号を生成するタイミングコントローラ」と引用発明の「同期信号ＳＹＮＣに応じて動作し、水平スタートパルスＨＳＴ、垂直スタートパルスＶＳＴ、水平クロックパルスＨＣＫ、制御信号ＢＬＫＰ、垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫなどのパネル駆動用パルスを前記表示パネルに供給」する「タイミングジェネレータ」は、相当関係にある。
　
（３）本願発明の「前記ソース出力信号のロー区間において、前記データラインにデータ電圧を供給するためのデータ駆動回路」と、引用発明の「表示パネルに映像信号ｓｉｇ１〜ｓｉｇ６を供給」する「ビデオドライバ」、「表示パネル」が備える「前記タイミングジェネレータから供給される前記パネル駆動用パルスに応答して動作し、順次サンプリングパルスを出力し対応する水平スイッチＨＳＷ１〜ＨＳＷｉを開閉制御して、前記映像信号ｓｉｇ１〜ｓｉｇ６をそれぞれ対応する信号線Ｙに一斉サンプリングするＨシフトレジスタ３」、「前記信号線Ｙを前記入力線５に接続する水平スイッチＨＳＷ１〜ＨＳＷｉであって、一水平期間の内の有効期間では、制御信号ＢＬＫＰに応じ前記Ｈシフトレジスタ３の制御により順次導通状態となって前記信号線Ｙを前記入力線５に接続して前記映像信号ｓｉｇ１〜ｓｉｇ６の信号電位を前記液晶画素に書き込み、一水平期間の内のブランキング期間では制御信号ＢＬＫＰに応じ全てオフ状態となって前記信号線Ｙと前記入力線５を互いに切り離す水平スイッチＨＳＷ１〜ＨＳＷｉ」を一体として比較する。
　本願発明の「ソース出力信号」と引用発明の「制御信号ＢＬＫＰ」が相当関係にあることは、上記（２−３）で検討したとおりである。そして、引用発明の「水平スイッチＨＳＷ１〜ＨＳＷｉ」は、「制御信号ＢＬＫＰ」に応じて制御され、「一水平期間の内の有効期間」では、Ｈシフトレジスタ３の制御により水平スイッチＨＳＷ１〜ＨＳＷｉを順次導通状態とするよう制御されなり、「一水平期間の内のブランキング期間」では、水平スイッチＨＳＷ１〜ＨＳＷｉを全てオフ状態となるよう制御するから、「一水平期間の内の有効期間」での「制御信号ＢＬＫＰ」の状態と、「一水平期間の内のブランキング期間」での「制御信号ＢＬＫＰ」の状態は、異なる状態である。してみると、本願発明の「ソース出力信号のロー区間」と、引用発明の「制御信号ＢＬＫＰ」がＨシフトレジスタ３の制御により水平スイッチＨＳＷ１〜ＨＳＷｉを順次導通状態にする状態である「一水平期間の内の有効期間」とは、「ソース出力信号が第１の状態にある区間」の点で一致する。
　また、引用発明において、「映像信号ｓｉｇ１〜ｓｉｇ６をそれぞれ対応する信号線Ｙに一斉サンプリングする」ことは、６系統の映像信号ｓｉｇ１〜ｓｉｇ６の電圧をそれぞれ対応する信号線Ｙに供給することであるから、本願発明における「前記データラインにデータ電圧を供給」することに相当する。そして、引用発明における前記サンプリングは、「ビデオドライバ８」、「Ｈシフトレジスタ３」、「水平スイッチＨＳＷ」が一体として行っているから、引用発明における「ビデオドライバ８」、「表示パネル１」が備える「水平スイッチＨＳＷ」と「Ｈシフトレジスタ３」は、一体として、本願発明における「データ駆動回路」に相当する。
　してみると、本願発明の「前記ソース出力信号のロー区間において、前記データラインにデータ電圧を供給するためのデータ駆動回路」と、引用発明の「表示パネルに映像信号ｓｉｇ１〜ｓｉｇ６を供給」する「ビデオドライバ」、「表示パネル」が備える「前記タイミングジェネレータから供給される前記パネル駆動用パルスに応答して動作し、順次サンプリングパルスを出力し対応する水平スイッチＨＳＷ１〜ＨＳＷｉを開閉制御して、前記映像信号ｓｉｇ１〜ｓｉｇ６をそれぞれ対応する信号線Ｙに一斉サンプリングするＨシフトレジスタ３」、「前記信号線Ｙを前記入力線５に接続する水平スイッチＨＳＷ１〜ＨＳＷｉであって、一水平期間の内の有効期間では、制御信号ＢＬＫＰに応じ前記Ｈシフトレジスタ３の制御により順次導通状態となって前記信号線Ｙを前記入力線５に接続して前記映像信号ｓｉｇ１〜ｓｉｇ６の信号電位を前記液晶画素に書き込み、一水平期間の内のブランキング期間では制御信号ＢＬＫＰに応じ全てオフ状態となって前記信号線Ｙと前記入力線５を互いに切り離す水平スイッチＨＳＷ１〜ＨＳＷｉ」は、「前記ソース出力信号が第１の状態にある区間において、前記データラインにデータ電圧を供給するためのデータ駆動回路」の点で一致する。
　
（４）本願発明の「前記液晶セルアレイの一端側の外方に配置され、前記ソース出力信号のハイ区間において、前記データラインをプリチャージするための第１のチャージシェア回路」と、引用発明の「前記水平スイッチＨＳＷ１〜ＨＳＷｉが接続される前記信号線Ｙの他端側に接続されるリフレッシュ回路４であって、スイッチＲＳＷを備え、一水平期間の内のブランキング期間では、制御信号ＢＬＫＰに応じて全信号線Ｙを内部的に短絡させるリフレッシュ回路４」を比較する。
　
（４−１）　はじめに、本願発明の「前記液晶セルアレイの一端側の外方に配置され」ることと、引用発明の「前記水平スイッチＨＳＷ１〜ＨＳＷｉが接続される前記信号線Ｙの他端側に接続される」ことを比較する。
　引用発明では、複数の行状のゲート線Ｘと複数の列状の信号線Ｙの交差部に液晶画素ＰＸＬがマトリクス配置されるから、引用発明における「前記水平スイッチＨＳＷ１〜ＨＳＷｉが接続される前記信号線Ｙの他端側」は、マトリクス配置される液晶画素ＰＸＬの一端側の外方である。したがって、引用発明の「前記水平スイッチＨＳＷ１〜ＨＳＷｉが接続される前記信号線Ｙの他端側」は、本願発明の「前記液晶セルアレイの一端側の外方」に相当する。
　
（４−２）　次に、本願発明の「ソース出力信号のハイ区間」と、引用発明の「制御信号ＢＬＫＰ」が「全信号線Ｙを内部的に短絡させる」状態である「一水平期間の内のブランキング期間」を比較する。
　本願発明の「ソース出力信号」と引用発明の「制御信号ＢＬＫＰ」が相当関係にあることは、上記（２）で検討したとおりである。そして、引用発明は、上記（３）で検討したとおり、「一水平期間の内の有効期間」での「制御信号ＢＬＫＰ」の状態と、「一水平期間の内のブランキング期間」での「制御信号ＢＬＫＰ」の状態は、異なる状態であり、また、本願発明の「ソース出力信号のハイ区間」も、上記（３）で検討した「ソース出力信号のロー区間」とはソース出力信号の状態が異なる区間である。ところで、液晶表示装置の技術分野で用いられる制御信号は、一般に２値の信号であること、また、「一水平期間」が「有効期間」と「ブランキング期間」から構成されることは、いずれも技術常識である。そうすると、本願発明のソース出力信号が「ハイ」である状態と、一水平期間内のブランキング期間での「制御信号ＢＬＫＰ」の状態は相当関係にあり、上記（３）で検討した第１の状態とは異なる状態である。したがって、本願発明における「ソース出力信号のハイ区間」と、引用発明における「制御信号ＢＬＫＰ」が「全信号線Ｙを内部的に短絡させる」状態である「一水平期間の内のブランキング期間」は、「ソース出力信号が第２の状態である区間」の点で一致する。
　
（４−３）　本願発明の「データラインをプリチャージするための第１のチャージシェア回路」と、引用発明の「制御信号ＢＬＫＰに応じて全信号線Ｙを内部的に短絡させるリフレッシュ回路４」を比較する。
　はじめに、本願発明における「プリチャージ」の有する技術的意味について検討する。
　本願の発明の詳細な説明には、以下の記載がある。
「【００２７】
　そして、ソース出力信号ＳＯＥのハイ区間において、第１及び第２のチャージシェア回路１０６、１０５の第１及び第２のスイッチング素子ＳＷ１、ＳＷ２がターンオンされる。第１及び第２のスイッチング素子ＳＷ１、ＳＷ２がターンオンされると、全てのデータライン（Ｄ１〜Ｄｍ）が電気的に接続される。このとき、データライン（Ｄ１〜Ｄｍ）には、前回のソース出力信号ＳＯＥのロー区間において供給されたビデオ信号Ｄにより、各液晶セルＣｌｃに充電されたビデオ信号Ｄの平均電圧が示される。
【００２８】
　以後、ソース出力信号ＳＯＥがロー状態に反転すると、負極性または正極性のビデオ信号Ｄがデータライン（Ｄ１〜Ｄｍ）に供給され、液晶パネル１０４に所定の画像が表示される。
【００２９】
　このように、データライン（Ｄ１〜Ｄｍ）をプリチャージ（Ｐｒｅ-Ｃｈａｒｇｅｉｎｇ）させることで、電圧変動レベルを最小化し、消費電力の低減及びデータ集積回路の発熱が減少する效果がある。」
　上記記載を検討すると、「全てのデータライン（Ｄ１〜Ｄｍ）」を「電気的に接続」し、「データライン（Ｄ１〜Ｄｍ）」の電位を、「前回のソース出力信号ＳＯＥのロー区間において供給されたビデオ信号Ｄにより、各液晶セルＣｌｃに充電されたビデオ信号Ｄの平均電圧」にすることを、本願明細書では「プリチャージ（Ｐｒｅ-Ｃｈａｒｇｅｉｎｇ）」と称している。してみると、本願発明における「プリチャージ」の有する技術的意味は、全てのデータラインを電気的に接続し、データラインの電位を平均電圧にすることである。
　一方、引用発明における「リフレッシュ回路４」は、「制御信号ＢＬＫＰに応じて全信号線Ｙを内部的に短絡させ」て「リフレッシュ」する機能を有している。本願発明の「プリチャージ」は、全てのデータラインを電気的に接続し、データラインの電位を平均電圧にすることであるから、引用発明の「全信号線Ｙを内部的に短絡させる」ことは、全信号線Ｙの電圧が平均化されるから、本願発明の「プリチャージする」ことに相当する。してみると、引用発明の「制御信号ＢＬＫＰに応じて全信号線Ｙを内部的に短絡させるリフレッシュ回路４」は、本願発明の「データラインをプリチャージするための第１のチャージシェア回路」に相当する。
　
（４−４）　以上のことから、本願発明の「前記液晶セルアレイの一端側の外方に配置され、前記ソース出力信号のハイ区間において、前記データラインをプリチャージするための第１のチャージシェア回路」と、引用発明の「前記水平スイッチＨＳＷ１〜ＨＳＷｉが接続される前記信号線Ｙの他端側に接続されるリフレッシュ回路４であって、スイッチＲＳＷを備え、一水平期間の内のブランキング期間では、制御信号ＢＬＫＰに応じて全信号線Ｙを内部的に短絡させるリフレッシュ回路４」は、「前記液晶セルアレイの一端側の外方に配置され、前記ソース出力信号が第２の状態にある区間において、前記データラインをプリチャージするための第１のチャージシェア回路」の点で一致する。
　
（５）　本願発明の「液晶表示装置」と、引用発明の「ビデオドライバと、タイミングジェネレータと、表示パネルを備えるディスプレイシステムであって」、「表示パネル」が「マトリクス配置された液晶画素ＰＸＬ」を備える「ディスプレイシステム」を比較する。
　引用発明の「表示パネル」が「マトリクス配置された液晶画素ＰＸＬ」を備える「ディスプレイシステム」は、液晶表示装置と言える。してみると、本願発明の「液晶表示装置」と引用発明の「ビデオドライバと、タイミングジェネレータと、表示パネルを備えるディスプレイシステムであって」、「表示パネル」が「マトリクス配置された液晶画素ＰＸＬ」を備える「ディスプレイシステム」は、相当関係にある。
　
５−２　一致点・相違点
　以上のことから、本願発明と引用発明は、
「　複数のゲートラインと複数のデータラインとがそれぞれ交差し、液晶セルが複数配列された液晶セルアレイと、
　ソース出力信号を生成するタイミングコントローラと、
　前記ソース出力信号が第１の状態にある区間において、前記データラインにデータ電圧を供給するためのデータ駆動回路と、
　前記液晶セルアレイの一端側の外方に配置され、前記ソース出力信号が第２の状態にある区間において、前記データラインをプリチャージするための第１のチャージシェア回路と、
　を備える液晶表示装置。」
の点で一致し、以下の点で相違する。
　
相違点１：本願発明は、「前記液晶セルアレイの他端側の外方に配置され、前記データラインをプリチャージするための第２のチャージシェア回路」を備え、該第２のチャージシェア回路を第１のチャージシェア回路と同時に動作させるのに対し、引用発明は、「第２のチャージシェア回路」を備えず、同時に動作させるものではない点。
　
相違点２：データ駆動回路がデータラインにデータを供給するソース出力信号の「第１の状態」、第１のチャージシェア回路がデータラインをプリチャージするソース出力信号の「第２の状態」が、本願発明では、それぞれ「ロー」、「ハイ」であるのに対し、引用発明では、それぞれ異なる状態であるものの、「ロー」、「ハイ」であるのか否か不明である点。
　
５−３　判断
　以下、相違点１、２について検討する。
（１）相違点１についての検討
　液晶表示装置の技術分野において、液晶表示装置のゲートラインやデータラインなどの配線に配線抵抗や容量が分布して寄生し、前記配線の一端から駆動する場合に遅延が生じるという問題があることは周知の事項であり、また、前記配線の両端から同時に駆動することにより前記遅延を抑制できることも周知の事項である（例えば、原査定の拒絶の理由に引用された特開２００１−２３５７２３号公報【０００２】〜【０００７】の従来技術の記載、及び、図７参照）。そして、前記遅延は、配線に分布して寄生する配線抵抗や容量による充放電時間に起因するから、配線の一端から電圧を印加して駆動する場合のみならず、異なる電圧に充電されている２本の配線の一端を短絡して２本の配線を同電位にする場合にも、前記２本の配線が同電位になるまでに遅延が生じることは、当業者に自明である。さらに、配線の両端から同時に駆動することで遅延を抑制できるのと同様、２本の配線を短絡して同電位にする場合にも、２本の配線のそれぞれの両端で同時に短絡することで２本の配線が同電位になるまでの遅延時間が抑制できることは、当業者が容易に想到しうることである。そうすると、引用発明において、遅延を抑制する目的で上記周知の事項を採用すること、すなわち、チャージシェア回路を用いて配線の一端部を短絡する液晶表示装置において、配線の他端部を短絡する目的で第２のチャージシェア回路を設け、２つのチャージシェア回路を同時に動作させて上記相違点１に係る本願発明の発明特定事項と為すことは、当業者が容易に想到しうることである。
　
（２）相違点２についての検討
　スイッチのオン・オフなどに用いる制御信号として「ハイ」と「ロー」の２値の制御信号を用いることは周知の事項である。そして、「ハイ」と「ロー」を制御状態のいずれの状態（例えば、スイッチオンの状態、スイッチオフの状態）に対応させるかは、当業者が適宜なし得る設計的事項に過ぎない。してみると、引用発明において、「Ｈシフトレジスタ３の制御により」「水平スイッチＨＳＷ１〜ＨＳＷｉ」が「順次導通状態となって前記信号線Ｙを前記入力線５に接続して前記映像信号ｓｉｇ１〜ｓｉｇ６の信号電位を前記液晶画素に書き込」むときの「制御信号ＢＬＫＰ」の状態を「ロー」とし、「全信号線Ｙを内部的に短絡させる」ときの「制御信号ＢＬＫＰ」の状態を「ハイ」として上記相違点２に係る本願発明の発明特定事項と為すことに困難性はない。
　
　そして、本願発明が奏する作用効果は、引用発明と上記周知の事項に基いて当業者が予測しうる程度のものである。
　したがって、本願発明は、引用発明と上記周知の事項に基いて当業者が容易に発明をすることができたものである。
　
５−３　まとめ
　以上のとおり、本願発明は、引用発明と上記周知の事項に基いて当業者が容易に発明をするとができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６　むすび
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができないから、その余の請求項について検討するまでもなく、本願は拒絶すべきものである。
　よって、上記結論のとおり審決する。