【誤訳訂正書】
【提出日】平成23年1月20日(2011.1.20)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【書類名】明細書
【発明の名称】デジタル信号処理装置
【０００１】
本発明は、線形処理のコンテキストにおいて分数遅延演算を実施するデジタル信号の処理装置に関するものである。
【０００２】
このような装置の原理は知られている。先行技術においては第１図に図示のように、これらの装置は、各入力信号に固有の分数遅延の演算をそれぞれ実施する有限インパルス応答型補間フィルタ列を入力側に備えている。
【０００３】
各有限インパルス応答型補間フィルタは理想数遅延フィルタの近似である。有限パルス応答型補間フィルタの係数は、先行技術の二乗誤差最小化法、またはラグランジュ法によって計算される。
【０００４】
第２段階において、このようにして遅延された信号がそれぞれ固有の線形処理を受け、次に加算される。また前記の構造と逆構造の類似装置が公知である。この場合、同一の入力信号がこの信号と類似の複数の信号に複写され、次にこれらの信号が特有の線形処理と特有の分数遅延処理とを受ける。これらの装置は例えば分数ピッチ分解型ボイスコーダに使用される。
【０００５】
第１図乃至第３図に図示された公知のデジタル装置においては、Ｍ個の入力信号ｕ1，ｕ2，．．．，ＵMがフィルタＴ1乃至Ｔ3による線形処理を受けて加算器Ｓによって加算される前に、遅延させられる。このような型の装置は例えばアンテナの演算の場合のように、遅延がアンテナの指向角度の関数として選択される従来用途において使用される。
【０００６】
所望の遅延ｒkがサンプリング期間の整数倍となる事は滅多にない。従ってこの遅延ｒkは、ゼロでない期間分数τが加えられるサンプリング期間の整数倍から成る。以下、特に実現されやすいサンプリング期間の倍数時間の遅延を考慮しない事にする。実現される遅延がこのサンプリング期間の付加的部分に還元されるものとする。
【０００７】
第１図乃至第３図に図示の装置はＭ個の入力信号ｕkを供給され、この場合、ｋは１とＭの間を変動する。Ｍ個の入力信号ｕkはそれぞれ第１図に図示のように、それぞれ独自の分数遅延ｒkだけ遅延させられる。
【０００８】
従って実現されるべき有限数の分数遅延ｒkが存在する。これらの分数遅延ｒkの最大公約数ｒ0を発見する事ができる。実際上、０とサンプリング期間値Ｔeとの間に含まれるｒ0の各倍数について補間フィルタを実現する。このようにして第２図に図示のように、Ｄ個の補間フィルタｈi実現される。これらのフィルタはＲ0，Ｒ1，．．．，ＲD-1で示されまたそれぞれ値ｉ／Ｄ×Ｔeの遅延を実現し、ここにｉは０と（Ｄ−１）との間を変動する。
【０００９】
各フィルタについて同一数Ｌの係数が選択されれば、Ｄ個のフィルタｈi（ｎ）が実現され、ここにｉは０と（Ｄ−１）との間を変動し、またｎは０と（Ｌ−１）との間を変動する。
【００１０】
第３図に図示のように、各入力信号Ｕk（ここにｋは１とＭの間を変動する）
に対して、ＲＦkで示される補間フィルタｈτk（ｎ）が加えられ、この補間フィルタは第２図においてＲiで示すＤ個のフィルタｈi（ｎ）の１つに対応し、この際にｉは０と（Ｄ−１）の間に含まれる。
【００１１】
下記において、Ｄ補間フィルタＲ0乃至ＲD-1の係数ｈi（ｎ）を計算するために使用される式と基準とを簡単に述べよう。
τkを正規化された分数遅延値とする。すなわち、
【００１２】
【数１】
2001516542.tif 000001
ここにｒkはこの信号に対して所望の分数遅延であり、またＴeはサンプリング期間である。
【００１３】
ｕk（ｎ）をアナログ信号ｕko（ｔ）のサンプリングによって得られた入力信号とする。サンプリングが正確に実施されたと仮定して、理論上、ｕk（ｎ）から、遅延アナログ信号ｕko（ｔ−τkＴe）のサンプリングとして定義される遅延デジタル信号をえる事ができる。実際上、当業者には公知のように、すべてのサンプリングが知られている信号ｕk（ｎ）から対応のアナログ信号ｕko（ｔ）を下記方程式によって発見する事ができる。
【００１４】
【数２】
2001516542.tif 000002
この場合、遅延アナログ信号ｒk記式である。
【００１５】
【数３】
2001516542.tif 000003
次に遅延デジタル信号ｕkret（ｎ）が下記式によって得られる。
ｕkret（ｎ）＝ｕk（ｎＴe−ｒk）
すなわち、
【００１６】
【数４】
2001516542.tif 000004
ここに、記号＊は畳込み演算を表わし、またここにｈideal，τk（ｎ）＝ｓｉｎｃ（ｎ−τk）とする。
フィルタの周波数伝達関数ｈideal,τkは下記である。
【００１７】
【数５】
2001516542.tif 000005
従って理論上は、サンプリング信号ｕkからサンプリングされた遅延信号を得る事のできる理想フィルタｈideal,τkが存在する。
【００１８】
このようなフィルタは実際上実現されない。
これは、
−加算が無限である事、
−そのフィルタが非因果的である、すなわち結果を知るために将来のサンプリングを知らなければならないからである。
【００１９】
非因果性の故に、一定の追加的遅延τ0、すなわちｈideal,τ+τ0（ｎ）を有するバージョンのみに近似する事ができる。
【００２０】
実際上、第３図に図示のように、有限数Ｌの係数を有しフィルタｈideal,τ+τ0 のすぐれた近似を成すフィルタｈτを公知のようにして実現する。
【００２１】
最も普及した応用においては、有限インパルス応答型フィルタが使用される。
実際上、無限インパルス応答型フィルタのコンセプトは実施困難であり、データがループして計算誤差が累積されるので高い計算精度を必要とする。さらにアンテナの操作の場合のような非定常的環境においては、フィルタの長い記憶は不利である。例えば、アンテナの指向方向を急に変える事が困難である。
【００２２】
全域通過フィルタ、無限インパルス応答型フィルタのサブ組立体は一定のモジュールを有するという利点がある。不幸にして振幅誤差の欠損は、同一の複雑さの有限インパルス応答型と比較して位相誤差の増大を伴う。このような問題点を避けるため、有限インパルス応答型フィルタに限定される。
【００２３】
フィルタｈideal,τ+τ0に近似する有限インパルス応答フィルタｈτの係数ｈτ（ｎ）を計算するための種々の方法が公知である。
【００２４】
第１の方法は、有限インパルス応答フィルタの有限数Ｌの係数を選択した後に、二乗誤差∫｜Ｅτ（ｆ）｜2ｄｆを最小限にする事のできる０乃至（Ｌ−１）
の範囲内を変動するｎを有する係数セットｈτ（ｎ）を選択するにある。ここに、
【００２５】
【数６】
2001516542.tif 000006
ｆeはサンプリングの周波数、積分は有効周波数帯域で実施される。
【００２６】
フィルタの品質の判断に役立つコスト関数を決定するためにＥτ（ｆ）がしばしば使用される。この方法はＭ１法と呼ばれる。この方法は理想フィルタのトランケート遅延バージョンｈM1,τ（ｎ）＝ｓｉｎｃ（ｎ−τ0−τ）を結果として与える。
【００２７】
第２の方法はまず前記第１法によって係数ｈτ（ｎ）を計算し、次にこれにアポダイゼーションウインドウｗ（ｎ）を乗じる。この方法はＭ２法と呼ばれる。
この方法の効果はフィルタの周波数応答を平滑化するにある。
【００２８】
ｈM1,τ（ｎ）が前記の方法によって得られる係数であれば、係数ｈM2,τ（ｎ）が式ｈM2,τ（ｎ）＝ｈＭ1,τ・ｗ（ｎ）によって得られ、ここに例えばｗ（ｎ）はハミングウィンドウの名称で知られており、
【００２９】
【数７】
2001516542.tif 000007
第３の方法は一般化平均二乗誤差Ｃτ＝ｆＷ（ｆ）｜Ｅf（ｆ）｜2ｄｆを最小化する事のできる係数の集合ｈτ（ｎ）を採用するにある。ここにＷ（ｆ）は満足な関数ｈM3,τ（ｎ）を得るまで反復的に変調されうる周波数加重関数であり、またこの場合積分は有効周波数帯域で実施される。この方法はＭ３法と呼ばれる。この方法は線形方程式システムをもたらす。
第４の方法は
【００３０】
【数８】
2001516542.tif 000008
を満たす係数ｈτ（ｎ）を採用するにある。ここにｍは０と（Ｌ−１）の間を変動する。この方法はＭ４法と呼ばれる。係数ｈM4,τ（ｎ）は下記式（１３）によって得られる。
【００３１】
【数９】
2001516542.tif 000009
Laakso，Valimaki，Karjalainen，LaineのIEEE信号処理会誌の１９９６年一月の論文、”Splitting
the unit delay，tools for fractional delay filter design”の中に、分数遅延の無限インパルス応答フィルタおよび有限インパルス応答フィルタの多数の例、およびこれらのフィルタ間の比較が記載されている。
【００３２】
従って第３図に図示のように、各入力信号ｕkに対してＲＦkの符号を有する１つの遅延フィルタｈτi（ｎ）が加えられ、ここにτkは信号ｕkに特有の正規化された遅延であり値ｉ／Ｄの間に含まれ、ここにｉは０と（Ｄ−１）との間を変動する。
【００３３】
従って第１図乃至第３図の装置は長さＬの補間フィルタＦＲ1，．．．ＲＦMをもってＭ個の信号に対して遅延操作を実施し、これはＣ1＝Ｍ×Ｌ操作を表わし、ここに１つの操作を乗算とこれに続く加算であると定義する。
【００３４】
さらにＤ個のフィルタの係数Ｌを記憶するために必要なメモリはＣ2＝Ｄ×Ｌワードである。
【００３５】
このような装置は完全な満足度を与えない。遅延される信号数が多数である場合、計算負荷Ｃ１と補間フィルタの係数を記憶するために必要なメモリの容量Ｃ２が非常に大きくなって、装置コストを極度に高くし、従ってその経済的成功を妨げる。
【００３６】
本発明の目的は同一精度をもって同一処理を実施する事ができまたその計算負荷と必要メモリが明確に減少されるようなデジタル処理装置を提供するにある。
【００３７】
本発明によれば、これらの目的は、１つの共通ポートと線形処理モジュールを含む個別のＭ個のポートとの間において媒介伝達されデジタル信号の処理装置において、線形処理モジュールを含み、個別のＭ個のポートのそれぞれに選択された振幅の位相ずれと強調とを同時に保証する個別フィルタを含み、前記位相ずれは各個別ポートに特有であり、また振幅の強調はすべての個別ポートについて実質的に同一であり、また前記の共通ポートにおいて、前記の選択された振幅強調の逆振幅の強調を実施する共通逆フィルタを含むデジタル信号処理装置によって近似される。
【００３８】
本発明によれば、共通ポートは入力ポートまたは出力ポートとする事ができる。
【００３９】
本発明のその他の特徴、目的および利点は非制限的実施例として与えられた付図を参照して下記の詳細な説明を読めば明かとなろう。
【００４０】
付図において、
−第１図は入力信号に対して固有の分数遅延操作と線形処理とを実施する公知のデジタルシステムの機能ブロックの形の概略図、
−第２図は分数遅延フィルタが増分遅延をもって実現される事実を明かにした同一装置を示す図、
−第３図は第１図と同一の装置を示すが、この公知装置において近似された理想遅延フィルタの周波数伝達関数を明かにした図、
−第４図は本発明によるデジタル処理装置の機能ブロックの形の概略図、
−第５図は第４図と同一装置であるが、近似されたターゲットフィルタを明かにした装置の概略図、
−第６図は第４図および第５図と類似の本発明による装置であるが、４係数を有する位相ずれフィルタを含む装置の概略図である。
【００４１】
第４図と第５図においては、Ｍ個の入力信号ｕ1，．．．，ＵMの処理を実施し、その結果Ｕ。が第１図乃至第３図によって与えられた結果と同一となり同一の計算精度を有する本発明による装置を示した。
【００４２】
この装置において、Ｍ個の入力信号Ｕkはそれぞれまず、第４図と第５図においてＦＰkで示した第１位相シフトフィルタｈτd（ｎ）を通過する。
【００４３】
これらの位相シフトフィルタＦＰ1，．．．，ＦＰMは、波長Ｌの有限インパルス応答型フィルタであって、それぞれターゲットフィルタに近似し、またその係数はさきにＭ３について述べたように先行技術方法によって計算される。このようにして近似されたターゲットフィルタは前記の場合のような理想遅延フィルタではない。これらのターゲットフィルタは周波数領域において
【００４４】
【数１０】
2001516542.tif 000010
によって決定され、ここに（τ＋τ0）は所望の正規化された遅延（非整数）であり、τ0は追加的一定遅延であって、サンプリング期間の全数に等しく、またここにＨtarget（ｆ）は周波数のみに依存する。
【００４５】
下記において、実際上導入された正規化された遅延の非整数部分を正規化分数遅延と呼ぶ。
【００４６】
関数｜Ｈtarget（ｆ）｜はすべての位相シフトフィルタＦＰ1，．．．，ＦＰMについて同一である。従って関数｜Ｈtarget（ｆ）｜は各入力信号に対して同一の入力振幅強調を導入する。
【００４７】
各入力信号ｕkは、この信号ｕkについて所望の分数遅延τkに対応する第４図と第５図の参照番号ＦＰkの位相シフトフィルタｈτkdを通過した後に、入力信号ｕkの固有線形処理フィルタＴkによって実施される線形処理ＴＴ（ｋ）を受ける。次にこれらの信号が加算される。
【００４８】
この加算のすぐ下流に、振幅等化フィルタＩが配置され、またこのフィルタは下記において反転フィルタと呼ばれる。このフィルタＩの役割は、参照符号ＦＰｋで示された位相シフトフィルタｈτkdによって導入された振幅強調｜Ｈtarget（ｆ）｜の逆操作を実行するにある。本発明の好ましい実施モードにおいては、この実施モードは周波数伝達関数Ｈequal（ｆ）＝１／｜Ｈtarget（ｆ）｜を有するフィルタに近似する事によって実施される。
【００４９】
多くの場合に、本発明の主たる役割は、有効信号を強化しまたノイズを低減させるため、同相信号または同相の逆のノイズを加えるにある。これらの場合に同相と相異なるブランチのモジュールとの相互関係が重要である。
【００５０】
しかし、全体的な非ひずみ状態は必ずしも必要でない。また等化フィルタＩは、例えばスイッチの伝達関数の等化など、他の目的のために必要な他のフィルタの中に含ませる事ができる。
【００５１】
この場合、この共通反転フィルタＩはＦＩＲフィルタである。その係数は前記のＭ１法乃至Ｍ３法によってまたは先行技術のアルゴリズムによって計算する事ができる。
【００５２】
共通反転フィルタＩなどの線形フィルタは、合計信号Ｓの上流において各信号
に対して加えられまたは合計信号に対して加えられるならば、出力信号ＵＳに対して同一効果を生じる。
【００５３】
従って一方において、単一の共通フィルタＩが合計信号Ｓの後方に配置されるならば、またこの共通反転フィルタＩと類似のＭ個のフィルタが合計信号Ｓの前方に配置されるならば、Ｍ個の入力ポートＰ1乃至ＰMと共通出力ポートＣとの間において同一の信号処理が得られる。
【００５４】
また周知のように、与えられた入力信号に対して、直列に配置された一対の２つの線形フィルタは、これらのフィルタの配置順序に関わらず同一の出力信号を出す。
【００５５】
従って他方において第４図乃至第６図に図示のような共通反転フィルタは、このフィルタが固有の線形処理装置Ｔ1乃至ＴMのそれぞれ直前または直後に配置されれば、装置全体の出力ＵＳに信号に対して同一の効果を有する。
【００５６】
従って合計信号Ｓの後方に配置された共通振幅反転フィルタＩは対応のＭ個のフィルタが参照符号ＦＰkの各位相シフトフィルタｈτkdと対応の参照符号Ｔkの線形処理フィルタＴＴ（ｋ）との間に配置された場合でも同一の結果を生じる。
【００５７】
従ってこれらの２つの説明から、第４図の図式に従って配置された各位相シフトフィルタＦＰk／共通反転フィルタＩから成る各ぺアは、各ぺアが各位相シフトフィルタＦＰkの位置において連結配置されていれば出力信号ＵＳに対して同一の影響を与える事が理解されよう。
【００５８】
連結された各ペアの伝達関数は位相シフトフィルタＦＰと振幅反転フィルタＩの伝達関数の積に等しいのであるから、各ぺアは下記の伝達関数の理想遅延フィルタの関数に近い周波数伝達関数を有する１つのフィルタを成す。
【００５９】
【数１１】
2001516542.tif 000011
また本発明の１つの変更態様によれば、反転フィルタＩは無限インパルス応答型フィルタとする事ができる。等化フィルタまたは振幅反転フィルタＩは時間と共に変動しないので、この場合非定常性の問題はない。
【００６０】
Ｌ1を位相シフトフィルタＦＰ1乃至ＦＰMの係数の個数とし、Ｌ2を等化フィルタＩの係数の個数とすれば、本発明による装置はＣ1＝Ｍ・Ｌ1＋Ｌ2操作を成し、１つの操作が乗算とこれに続く加算とを含む。
【００６１】
装置は長さＬ1のＤ個のフィルタと長さＬ2の１つのフィルタの係数を記憶するので、これはＣ2＝Ｄ・Ｌ1＋Ｌ2ワードの記憶容量に相当する。
【００６２】
入力信号の数Ｍは実際上非常に大きい。
【００６３】
長さＬを有する与えられた基準分数遅延ｈτ（ｎ）フィルタについて、位相シフトフィルタＦＰM／振幅反転フィルタＩのぺアを実現する事ができるが、その位相シフトフィルタＦＰkはＬ以下の、すなわちＬに対して非常に小さい個数Ｌ1の係数を有し、このフィルタペアの計算精度が基準フィルタｈτ（ｎ）に類似している事を出願人は長期的研究の結果確認した。
【００６４】
そのため、好ましくはサンプリングの周波数の半分の周波数において低い値を有する平滑化強調関数｜Ｈtarget（ｆ）｜を選択する。
【００６５】
これらの関数｜Ｈtarget（ｆ）｜は望ましくは下記の形の関数から選択される。
【００６６】
【数１２】
2001516542.tif 000012
ここに、比率Ｘ／Ｙは好ましくは０と０．３との間にある。
ｆ＝０のときの値｜Ｈtarget（ｆ）｜を正規化するため、ＸとＹが好ましくは関係式Ｘ＋２Ｙ＝１を満たす。
関数｜Ｈtarget（ｆ）｜の好ましい選択は
【００６７】
【数１３】
2001516542.tif 000013
である。この関数｜Ｈtarget（ｆ）｜を使用すると、フィルタの係数は、方法Ｍ３及び以下の関数W（f）によって適切に計算できる：
f＜6fe／16ならば、W（f）＝1、
6fe／16≦f＜7fe／16ならば、W（f）＝5及び
7fe／16≦fならば、W（f）＝0．01。
また、このようにしてＬ1＜Ｌ、さらにＬ1＜＜Ｌ、およびＭ＞＞１が得られ、これは下記を意味する。
【００６８】
Ｍ・Ｌ1＋Ｌ2＜＜Ｍ・ＬおよびＤ・Ｌ1＋Ｌ2＜＜Ｄ。Ｌ．
このようにして計算負荷と必要な記憶容量が大幅に低減される。
第４図に図示のように、多数の入力信号ｕ1’、ｕ1”、ｕ1”’が同一分数遅延τ1をもって遅延される場合には、計算負荷と必要な記憶容量はさらに軽減させられる。
【００６９】
この場合には、これらの信号の加算器Ｓ2を位相シフトフィルタＦＰ1の上流に配置し、この位相シフトフィルタＦＰ1が合計信号に対して同一の位相シフトτ1を実施するする。それぞれ入力信号ｕ1’、ｕ1”、ｕ1”’に対応する個別の線形処理ＴＴ（１’）、ＴＴ（１”）、ＴＴ（１”’）を必要とする場合には、各入力信号ｕ1’、ｕ1”、ｕ1”’に加えられるこれらの線形処理フィルタＴ1’、Ｔ1”、Ｔ1”’を加算器Ｓ。の上流に配置する必要がある。
【００７０】
この構造によれば、類似の位相ずれフィルタを二重に有しない装置が得られる。従って相異なる２つの箇所において同一操作を繰り返す事なく、また同一の係数セットを二回記憶する事がない。
【００７１】
この型の装置の実際の実施例を第６図に示す。
【００７２】
この実施例のデジタル信号の処理装置において、入力信号の有効帯域は０−７ｋＨｚである。サンプリング周波数ｆeは１６ｋＨｚに等しくとられる。分解フィルタとも呼ばれるフィルタの数Ｄは２０に等しい。入力数はＭ＝３２である。
位相シフトフィルタの長さはＬ１＝４係数であり、共通反転フィルタＦＩＲの長さはＬ2＝１１係数である。
【００７３】
各位相シフトフィルタの４個の係数を一般化最小２乗アルゴリズムまたはＭ３法によって計算し、振幅反転フィルタの７個の係数を線形位相有限インパルス応答フィルタの先行技術アルゴリズムによって計算する。１６ビット固定小数点ＤＳＰ上での計算のためにフィルタの係数を正規化する。
【００７４】
下記の係数が得られる。
【００７５】
【数１４】
2001516542.tif 000014
ｉ＝１１，．．．，１９に対する値は、追加遅延τ0が（Ｌ1−２）／２に等しい現在の場合、対称関係ｈi（ｎ）＝ｈD-1（Ｌ1−１−ｎ）によって計算される。
次にこの特性を説明する。
【００７６】
長さＬ1のフィルタＦＩＲはｎ＝０，．．．，Ｌ1−１に対して非ゼロ値をとる事ができる。従ってパルス応答の中点は（Ｌ1−１）／２である。この値に近い遅延は他の遅延よりも得られやすい。この故に、本発明の好ましい実施態様においては、τ＋τ0の正規化理想位相ずれに近似しようと試み、ここにτ0は（Ｌ1−２）／２に固定され、また正規化分数遅延τは０と１との間を変動し、このようにして（Ｌ1−２）／２からＬ1／２まで変動しまた中心（Ｌ1−１）／２に対して対称的な正規化遅延領域が与えられる。
【００７７】
【数１５】
2001516542.tif 000015
である。ところで、Ｈτ（ｆ）は
【００７８】
【数１６】
2001516542.tif 000016
に近似し、
【００７９】
【数１７】
2001516542.tif 000017
に近似する。
【００８０】
【数１８】
2001516542.tif 000018
０とＬ1−１との間に含まれるｎがなんであれ、 ｈτ（ｎ）＝ｈ1-τ（Ｌ1−１−ｎ）が得られる。
【００８１】
この対称関係の故に、必要フィルタの半数の係数のみをメモリの中に記憶する事が可能となる。
【００８２】
従ってこの実施例の場合のように、（Ｌ1−２）／２と（Ｌ1−１）／２との間の領域に位置する正規化遅延（τ＋τ0）に対応するフィルタｈτの係数のみを記憶すればよい。（Ｌ1−１）／２に関する遅延τ＋τ0の対称的正規化遅延１−τ＋τ0に対応するフィルタｈ1-τは対称関係ｈτ（ｎ）＝ｈ1-τ（Ｌ1−１−ｎ）から誘導される。このようにして、サンプリングの半周期に等しい分数遅延に対して対称的なそれぞれの正規化分数遅延を有する２つの位相シフトフィルタについて、これら２つのフィルタの一方のフィルタの係数は前記の関係から、他方のフィルタの係数から誘導される。
【００８３】
有限インパルス応答型振幅反転フィルタについて、０とＬ2−１＝１０との間を変動するｈequal（ｎ）に対して次の値が得られる：−２１７，７４７，−２９１４，８２２５，−１８１１７，３２７６７，−１８１１７，８２２５，−２９１４，７４７，−２１７。
【００８４】
位相が厳格に線形である必要がなければ、Ｌ２＝７個の係数を有する３次の無限インパルス応答フィルタを使用し、その零点を：−０．６５５および０．００１６±０．０３８３ｉとし、またその極を：−０．７０８９および−０．５８９１±０．２１２２ｉとする事ができる。このフィルタは例えばそれ自体公知のYule-Walkerアルゴリズムによって計算される。
【００８５】
新規構造は補間フィルタｈtotalを有する先行技術の構造と等価である。ここに、ｈtotal（ｎ）＝ｈi（ｎ）＊ｈequal（ｎ）、また＊は畳込み演算である。
【００８６】
従ってこの装置の場合、計算負荷はＣ1＝Ｍ・Ｌ1＋Ｌ2＝３２×４＋７＝１３５演算であり、また必要メモリはＣ2＝Ｄ・Ｌ1＋Ｌ2＝２０×４＋７＝８７ワードである。このフィルタの構造は第６図において機能ブロックの形で図示されている。
【００８７】
アンテナ操作の場合、例えばアンテナの指向角度の関数として１とＭの間に変動するｉを有する遅延Ｒiを選択する。
【００８８】
次に遅延が正規化され定量される。正規化遅延の整数部分ｄiと分数遅延ｒiを
【００８９】
【数１９】
2001516542.tif 000019
およびｒi＝ｒnq,i−ｄiによって得る。ここに、roundとfloorはそれぞれ整数近似関数および整数部関数である。
【００９０】
このように構成されたデジタル装置を第１図乃至第３図に図示のような公知構造のフィルタと比較した。後者の場合、分数遅延フィルタの係数は下記の方法によって計算された。
・Ｍ１法、Ｌ＝２０（Ｃ1＝６４０操作、Ｃ2＝４００ワード）を使用、
・Ｍ２法、ハミングのウインドおよびＬ＝１８（Ｃ1＝５７６，Ｃ2＝３６０）を使用、・Ｍ２法、ブラックマンのウインドおよびＬ＝２４（Ｃ1＝７６８，Ｃ2＝４８０）を使用、
・Ｍ３法、Ｌ＝１２および有効帯域０−７ｋＨｚ中のＷ（ｆ）＝１（Ｃ1＝３８４，Ｃ2＝２４０）を使用、
・Ｍ３法、Ｌ＝１３および有効帯域０−７ｋＨｚ中のＷ（ｆ）＝１（Ｃ1＝４１６，Ｃ2＝２６０）を使用、
・Ｍ４法、Ｌ＝３０（Ｃ1＝９６０，Ｃ2＝６００）を使用。
【００９１】
また、位相シフトフィルタが６個の係数を有しまた前記の４個の係数を有する本発明のフィルタと同一法によって計算された係数を有する本発明の装置をもって得られた結果を示した。
【００９２】
理想フィルタは周波数ｆと共に線形に減少する位相φを有する。従って理想的なケースにおいて、「位相遅延」と呼ばれる分数（−φ／（２πｆ））は定数である。
【００９３】
第７図はＤ＝２０の分数遅延に対するモジュール間の最大差、すなわち
ｍａｘτ1,τ2（｜｜Ｈτ1(ｆ)｜−｜Ｈτ2(ｆ)｜｜）を示す。
【００９４】
この図は新規法の位相シフトフィルタの品質の判断を可能とする。実際に、振幅反転フィルタはモジュールの差を変更しない。すなわち、Ｈtoatal（ｆ）＝Ｈτd（ｆ）τ（ｆ）・Ｈequal（ｆ）とＨτd（ｆ）についてまったく同一の結果を得る。従ってこの図は位相シフトフィルタＨτdの品質の判断に役立つ。
【００９５】
他のフィルタの次数は約１ｄＢの最大振幅誤差を有するように選択された。これは１．１２の因子に対応する。従って最悪の場合、破壊的干渉に対するキャンセルの代わりに、０．１２の振幅誤差（−１８ｄＢ）による残差を生じるおそれがある。
【００９６】
Ｍ１法の場合を除き、６ｋＨｚまでの低周波数においてすべてのフィルタの性能はすぐれている事が立証される。最大誤差は常に７ｋＨｚの最大周波数において生じる。本発明による新規方法の２例は最小の最大誤差を有する。全体的性能は４個の係数フィルタについて満足であるが、６個の係数フィルタについて最もすぐれ、すべてのフィルタのうちで最良の結果を示す。
【００９７】
第８図は位相遅延
【００９８】
【数２０】
2001516542.tif 000020
を示す。この式においてφτ（ｆ）はフィルタｈτdの位相であり、ｆeはサンプリング周波数である。この図から位相の品質を判断する事は困難である。なぜならば、低周波数における誤差が分母によって強調されておりまた２つの方法の比較は容易でないからである。この図は、偶数長さのフィルタが整数遅延および整数プラス半遅延については正確であるが（線形位相フィルタと呼ばれるフィルタ）、奇数長さのフィルタは整数プラス半遅延については正確でない事を示すためにここに掲載されている。これが、奇数長さのフィルタがほとんど使用されない主たる理由である。
【００９９】
また第８図は、整数プラス半遅延を除き、遅延が最大周波数において整数値に向かう傾向のある事を示している。この挙動は、実数列の離散型フーリエ変換が常に最大周波数について実数であるという事実によるものである。その結果、位相は常にゼロ、またはπ、またはモジュールがゼロであるので不定値となる。これは、高周波数においてフィルタの位相がターゲット値から離反する事を説明する。
【０１００】
第９図は位相誤差［φτ（ｆ）−φτ，ideal（ｆ）］を示す。すなわち位相誤差の他の表現である。この図はフィルタの位相の品質の比較に適している。最大位相誤差は常に７ｋＨｚの最大有効周波数において生じる。４個の係数を有するフィルタは大部分の他のフィルタよりも少し大きな位相誤差を示す。これに対して本発明による新規法は最も小さい２つの最大誤差を示す。
【０１０１】
また第９図は遅延をどの精度まで定量化すべきかを評価する事を可能とする。
これらのフィルタが十分に正確でなければ、多数のフィルタを記憶する事は無用である。最大周波数において、１つのサンプリングの遅延は１８０度の位相シフトに対応する。約３度の最大位相シフトが見られれば、遅延の定量化誤差がフィルタによって導入される誤差以下となるように６０個以上のフィルタを記憶するのが妥当である。使用可能のメモリがこれほど多数のフィルタを記憶する余裕がなければ、性能を悪化させる。これは代表的なリアルタイム環境において、例えばＤＳＰの内部メモリについて生じうるケースである。この場合、本発明の新規構造は低度の複雑さをもって、よりよい結果を得る事を可能とする。
【０１０２】
ラグランジュのフィルタは低周波数においてすぐれた性能を有する事が立証されるが、周波数の有効帯域と共に係数の数が急速に増大する。０−７ｋＨｚにおいてすぐれた挙動を得るためには、過大な数の係数が必要となる。
【０１０３】
最悪のケース（ラグランジュ以外）、位相の最大差が７度に等しく、これは振幅誤差による残差と同一の０．１２の残差（−１８ｄＢ）を生じる。
【０１０４】
従って破壊的干渉の臨界的ケースは、入力に際しての４回の演算と各分数遅延に対する４個の係数の遅延のみによって処理する事ができる。先行技術の補間フィルタによる方法（方法１乃至３）との比較は下記の効果が同時的に得られる事を示している。
・計算負荷の３乃至８の範囲で因子の減少、
・必要メモリの３乃至８の範囲で因子の減少、並びに、より小さな最大誤差と良好な全体的性能。
【０１０５】
本発明の方法は特にアンテナ操作のためのローブの形成に適している。補間はしばしばアンテナ操作の最も高価な部分だからである。またＬ1＝６のグラフは、この方法が非常に高精度を要求する用途について非常に有効である事を示している。
【０１０６】
フィルタのこれらの２例が分数遅延フィルタの大部分の実際的用途をカバーする事に留意を要する。
【０１０７】
実際に、一方において４以下の係数を有する遅延フィルタを得ようとする事は希であり、またＬ1＝６の第２の例によって得られるよりも優れた精度を必要とする事は希である。
【０１０８】
下記において、本発明による前記の説明に対応するデジタルフィルタの実施例を記載する。ここにパラメータＬ1，Ｌ2およびＤはそれぞれ４，１９および６０とする。この実施例はＣ言語のプログラムの形で説明のために与えられたものであって、ルーチン・フィルタ１．Ｃの係数は予め前記の関数｜Ｈtarget（ｆ）｜およびＷ（ｆ）を使用して計算された。
【０１０９】
第１０図の公知装置は参照符号ＶkのＭ個の出力信号を生じる事を目的とし、ここにｋは１とＭの間に変動し、これらの出力信号はそれぞれ同一の入力信号ＶＥから出発して、フィルタＴkによって構成される線形処理装置ＴＴ（ｋ）と、次のフィルタＲＦkによって構成される分数遅延とから得られる。
【０１１０】
この問題は例えばピッチの分数分解型ボイスコーダについて生じる。多くのボイスコーダがピッチＰの決定のために下記の等式を使用する。
ｘ＝(ｘ(ｎ)，ｘ(n-1)，…，ｘ(n-N+1))、
ｙ＝(ｘ(n-P)，ｘ(n-P-1)，…，ｘ(n-P-N+1)) 
【０１１１】
【数２１】
2001516542.tif 000021
ピッチＰの分数分解を生じるためには、分数遅延の信号ｘを遅延させなければならない。
【０１１２】
第１０図に図示のように、この装置は上流に装置Ｄを備え、この装置Ｄがまず入力信号ＶＥをこの入力信号と同一のＭ信号ＶＥ’に複写し、次にこれらの信号
ＶＥ’がそれぞれ線形処理ＴＴｋを成す線形処理フィルタＴkを通過し、次にそれぞれ分数遅延ｒkを導入する分数遅延フィルタＲＦkを通過する。
【０１１３】
第１１図は本発明によるデジタル処理装置を示し、この装置の中において入力信号ＶＥが処理されて、第１０図の装置によって得られる信号と類似のＭ個の出力信号Ｖ1乃至ＶMを生じる。この装置においては、第４図乃至第６図の装置と類似の要素、すなわち位相シフトフィルタｈτkd（ここにｋは１とＭの間を変動する）、ＦＰ1，ＦＰ2，．．．、ＦＰMと、線形処理フィルタＴk（ここにｋは１とＭの間を変動する）と、振幅反転フィルタＩとを含む。
【０１１４】
前記の振幅反転フィルタＩが入力信号ＶＥを加えられ、この入力信号に対して振幅の予強調を実施する。さらに詳しくは、このフィルタＩの伝達関数は非一定モジュールとゼロ位相とを有する。このようにして得られた信号ＶＥ”が装置Ｄによって類似の複数のＭ信号ＶＥ”’に複写される。次にこれらの各信号ＶＥ”’がフィルタＴkによって固有線形処理ＴＴ（ｋ）（ｋは１とＭの間を変動）を受け、次にＦＰkで示される固有位相シフトフィルタＦτkdを通過する。
【０１１５】
これらの各位相シフトフィルタＦＰkはターゲットフィルタの近似であって、その伝達関数は下記の特性を有する。すなわち、その位相は出力信号に対して所望の遅延τkを導入する理想分数遅延フィルタの位相に近く、すなわちその位相は−２πｒkｆに近い。
【０１１６】
そのモジュールは、装置の上流に配置された振幅反転フィルタＩのモジュールの逆関数である。第３図および第４図の場合と同様に、振幅反転フィルタＩはＦＰk（ｋは１とＭの間を変動）で示された位相シフトフィルタｈτkdの直前において、各複写信号に加えられた時に同一効果を有する事は理解されよう。
【０１１７】
第１０図の場合、計算負荷は第１図および第２図の場合とまったく同様に、Ｃ1＝Ｍ×Ｌ個の演算である。同一の理由から、長さＬのＤ個のフィルタを記憶する。すなわち、Ｃ2＝Ｄ×Ｌワードをメモリに記憶するが、第１１図の装置の場合、計算負荷はＣ1＝Ｍ×Ｌ1＋Ｌ2この演算であって、必要メモリはＤ×Ｌ＋Ｌ2ワードである。ここにＬ1は位相シフトフィルタの長さであり、Ｌ2は振幅反転フィルタの長さである。
【０１１８】
前記と同様にして、振幅予強調フィルタと、長さＬの分数遅延フィルタＲＦkと同一の性能を有しまた遅延フィルタＲＦkの長さより非常に小さい位相シフトフィルタＦＰkの長さＬ1を有する位相シフトフィルタＦＰkとのペアを得る事ができる。この場合、第１１図の装置は、第１０図の装置と同様の精度をもって、また明確に低減された計算負荷と必要メモリ容量とをもって同一の結果を生じる。
【０１１９】
もちろん本発明は前記の説明のみに限定されるものでなく、その趣旨の範囲内においてすべての変更態様を含むものとする。
【０１２０】
特に、共通振幅強調フィルタＩは同時に転送機能、例えばスイッチの転送機能を等化するために使用する事ができる。
【０１２１】
さらに一般的に、本発明は補間フィルタに限定されるものでなく、多数の入力を有しまたは多数の出力を有する他の線形処理にも使用する事ができる。
【数２２】
2001516542.tif 000022
2001516542.tif 000023
2001516542.tif 000024
2001516542.tif 000025
2001516542.tif 000026
2001516542.tif 000027
2001516542.tif 000028
2001516542.tif 000029
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】特許請求の範囲
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
入力信号を受信する共通ポート（C）と、
前記入力信号の振幅を強調し、修正された信号を生成する共通反転フィルタ（I）と、
前記修正された信号をM個の同一の信号に複製する複製部（D）と、
前記M個の同一の信号をM個の処理された信号に処理する複数の線形処理モジュール（T1，．．．，TM）と、
前記M個の処理された信号を受信し、前記M個の処理された信号各々に振幅強調関数を適用し、個々の信号に異なる位相シフトを適用することでM個の出力信号を得る複数のフィルタ（FP1，．．．，FPM）と
を有するデジタル信号処理装置。
【請求項２】
前記線形処理モジュールが、前記複数のフィルタ（FP1，．．．，FPM）に隣接しており、前記複製部が、前記線形処理モジュールのすぐ上流に配置されている、請求項1記載のデジタル信号処理装置。
【請求項３】
前記複数のフィルタ（FP1，．．．，FPM）の各々が、2πfrにほぼ等しい位相を伴う周波数領域伝達関数を有し、fは所望の入力信号周波数であり、rは複数のポート（P1，．．．，PM）のそれぞれに固有の分数成分を含む遅延である、請求項1記載のデジタル信号処理装置。
【請求項４】
前記複数のフィルタ（FP1，．．．，FPM）の各々が、
｜Htarget（f）｜＝X＋Y・（1＋cos（2πf/fe））
により近似される振幅の周波数モード伝達関数を有し、feはサンプリング周波数であり、比率X／Yは0乃至0．3の範囲内にある、請求項1記載のデジタル信号処理装置。
【請求項５】
Xが0．06に等しく、Yが0．47に等しい、請求項4記載のデジタル信号処理。
【請求項６】
前記複数の線形処理モジュール（T1，．．．，TM）が、前記複数のフィルタ（FP1，．．．，FPM）に隣接している、請求項1記載のデジタル信号処理装置。
【請求項７】
前記共通反転フィルタ（I）が、有限インパルス応答フィルタである、請求項1記載のデジタル信号処理装置。
【請求項８】
前記共通反転フィルタ（I）が、無限インパルス応答フィルタである、請求項1記載のデジタル信号処理装置。
【請求項９】
前記複数のフィルタ（ＦＰ1，．．．，ＦＰM）の各々が、同じ個数の係数Ｌ1を有する、請求項1記載のデジタル信号処理装置。
【請求項１０】
正規化された分数遅延を有する2つのフィルタの一方のフィルタの係数h1（n）がメモリに記憶されており、該正規化された分数遅延はサンプリング周期の半分に等しい遅延に対して対称的であり、前記2つのフィルタの他方のフィルタの係数h2（n）は、数式h2（n）＝h1（L1−1−n）に基づいて決定され、nは0から（L1−1）まで変化する、請求項9記載のデジタル信号処理。