(57)【特許請求の範囲】
【請求項１】
マイクロチャネルを備えた集積回路を形成する方法であって、
基板上のフォトレジスト内にマイクロチャネルパターンを形成することであって、前記マイクロチャネルパターンの少なくとも１つが前記基板の一部を囲むトレンチパターンである、前記形成することと、
前記基板内にトレンチをエッチングすることと、
前記トレンチの底部を露出させるように前記基板の裏側を薄化することと、
前記マイクロチャネルを形成するように前記基板の前記一部を取り除くことと、
前記裏側を薄化することの前に、前記トレンチをトレンチ充填材料で充填することと、
前記トレンチ充填材料のオーバーフィルを取り除くことと、
前記裏側の薄化することの後に、前記トレンチから前記トレンチ充填材料を取り除くことと、
を含む、方法。
【請求項２】
請求項１に記載の方法であって、
前記マイクロチャネルが形成された後に前記集積回路が製造される、方法。
【請求項３】
マイクロチャネルを備えた集積回路を形成する方法であって、
回路構造の形成前に前記集積回路の基板上に少なくとも２つのマイクロチャネルパターンを形成することであって、前記少なくとも２つのマイクロチャネルパターンの少なくとも１つが前記基板の一部を囲むトレンチパターンである、前記形成することと、
前記基板内にトレンチをエッチングすることと、
前記回路構造を形成するために用いられる処理条件に耐えることが可能なトレンチ充填材料で前記トレンチを充填することと、
前記トレンチ充填材料のオーバーフィルを取り除くことと、
前記トレンチを含む前記基板上に回路構造を形成することと、
前記トレンチの底部を露出させるように前記基板の裏側を薄化することと、
前記トレンチから前記材料を取り除くことと、
前記基板の前記一部を取り除くことと、
を含む、方法。
【請求項４】
請求項３に記載の方法であって、
前記トレンチ充填材料で前記トレンチを充填する前に、前記トレンチの側壁上に誘電体ライナーを形成することを更に含む、方法。
【請求項５】
請求項４に記載の方法であって、
前記誘電体ライナーが、酸化物、窒化物、及びオキシナイトライドのうち少なくとも１つであり、前記トレンチ充填材料がポリシリコンである、方法。
【請求項６】
請求項３に記載の方法であって、
前記基板の前記囲まれる部分の少なくとも１つの寸法が２０ミクロンより大きい、方法。
【請求項７】
請求項３に記載の方法であって、
前記トレンチの深さが１５〜５０ミクロンの範囲であり、前記トレンチの幅が５〜５０ミクロンの範囲である、方法。
【請求項８】
請求項３に記載の方法であって、
前記少なくとも２つのマイクロチャネルパターンが同じ寸法である、方法。
【請求項９】
請求項３に記載の方法であって、
前記少なくとも２つのマイクロチャネルパターンが異なる寸法を有する、方法。
【請求項１０】
請求項３に記載の方法であって、
前記マイクロチャネルのトレンチの形成の前にアイソレーションを形成することを更に含み、前記アイソレーションがＳＴＩとＬＯＣＯＳの少なくとも１つである、方法。
【請求項１１】
請求項３に記載の方法であって、
前記マイクロチャネルのトレンチの形成の後にアイソレーションを形成することを更に含み、前記アイソレーションがＳＴＩとＬＯＣＯＳの少なくとも１つである、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の分野に関する。更に特定して言えば、本発明は、マイクロチャネルスルー集積回路ウエハをつくることに関連する。
【背景技術】
【０００２】
回路が化学的分析システムに統合されることが一段と多くなってきている。これらのアプリケーションの場合、外部ソースから集積シリコンマイクロ回路センサ内へ流体を搬送する必要がある。このようなマイクロ回路では、試験及び電子的記録のため流体を特定のセンサに搬送する又はサンプルを微量分析プレートに排出するため、電気的構成要素、センサ構成要素、及び流体チャネルを組み合わせ得る。時には、数十、数百、或いは数千もの異なる流体製剤をこのようなマイクロ回路内に搬送することが望ましい場合もある。アプリケーションには、例えば、化学薬品の微量分析、体液の分析、ＤＮＡ及びヌクレオチド配列、及び他のメディカルアプリケーションが含まれ得る。
【０００３】
また、集積回路が縮小し続けるにつれて、回路密度及び電力密度が増大する。これは、集積回路からの熱を効率的に取り除く方式の開発を必要とする。このような方式の一つは、それを介して冷却液が注入され得る、マイクロチャネルを集積回路内に構築することである。
【０００４】
マルチチップモジュールに多数のチップをスタックするとき、信号を上方チップから下方チップへ通すことが望ましい場合がある。それを介して上方チップから下方チップへ配線を通すチャネルを提供するために、大型のシリコン貫通ビアが形成され得る。
【０００５】
マイクロチャネルを形成する方法の一つは、レーザードリルを用いることであるが、これは、形成され得るマイクロチャネルの数を制限する。というのは、これらのマイクロチャネルが１度にドリルされるためである。第２の方法は、ディープ反応性イオンエッチングＤＲＩＥを用いることであるが、この方法では、特に大きな直径のマイクロチャネルが形成される場合、非常に時間がかかり得る。第３の方法は、例えば、水酸化テトラメチルアンモニウム（ＴＭＡＨ）などのエッチャントでウェットエッチングを用いることであり、これは、シリコン結晶面に沿った加速エッチングに起因する高度に傾斜した（約５５％の傾斜）側壁を備えたマイクロチャネルを形成するのが典型である。第４の方法は、グリットブラストを用いることであり、これは、前述の諸方法と比較すると、正確ではなく、クリーンでもない。上述の方法の幾つかでは、異なるサイズのマイクロチャネルを同時に形成することは、エッチング速度対マイクロチャネル寸法の差のため、問題となり得る。
【発明の概要】
【０００６】
アイソレーション前又は後のいずれかであるが集積回路の構築前に、半導体基板ウエハ内にディープホール又はトレンチがエッチングされる。基板の種々のエリアを囲むトレンチを形成することにより、エッチングローディング効果を著しく変えることなく、異なった寸法のマイクロチャネルが形成され得る。これらのホール又はトレンチは、トランジスタを構築するために用いられる処理温度及び条件に耐えることが可能な材料で充填され、その後、マイクロチャネルを形成するために取り除かれる。集積回路処理が終了した後、ウエハの裏側が薄化されてホール又はトレンチの底部を露出させ、材料が取り除かれる。大型マイクロチャネルの場合、基板の一部を囲むトレンチから材料が取り除かれるとき、大型マイクロチャネル開口を形成するために、基板の囲まれた部分も取り除かれる。所望とされる場合、流体搬送システムと適合する又は何らかの他のデバイスと適合するのに適した構造を構築するため、トレンチからの材料の除去の前に、ウエハの裏側に付加的な処理が成されてもよい。
【図面の簡単な説明】
【０００７】
【図１Ａ】図１Ａは、スルーシリコンマイクロチャネルを備えた集積回路の断面図である。
【図１Ｂ】図１Ｂは、スルーシリコンマイクロチャネルを備えた集積回路の断面図である。
【０００８】
【図２Ａ】図２Ａは、一実施例に従った、大型及び小型両方のスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図２Ｂ】図２Ｂは、一実施例に従った、大型及び小型両方のスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図２Ｃ】図２Ｃは、一実施例に従った、大型及び小型両方のスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図２Ｄ】図２Ｄは、一実施例に従った、大型及び小型両方のスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図２Ｅ】図２Ｅは、一実施例に従った、大型及び小型両方のスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図２Ｆ】図２Ｆは、一実施例に従った、大型及び小型両方のスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図２Ｇ】図２Ｇは、一実施例に従った、大型及び小型両方のスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図２Ｈ】図２Ｈは、一実施例に従った、大型及び小型両方のスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図２Ｊ】図２Ｊは、一実施例に従った、大型及び小型両方のスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図２Ｋ】図２Ｋは、一実施例に従った、大型及び小型両方のスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図２Ｌ】図２Ｌは、一実施例に従った、大型及び小型両方のスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図２Ｍ】図２Ｍは、一実施例に従った、大型及び小型両方のスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【０００９】
【図３Ａ】図３Ａは、本実施例に従った、異なる寸法の小型スルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図３Ｂ】図３Ｂは、本実施例に従った、異なる寸法の小型スルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図３Ｃ】図３Ｃは、本実施例に従った、異なる寸法の小型スルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図３Ｄ】図３Ｄは、本実施例に従った、異なる寸法の小型スルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図３Ｅ】図３Ｅは、本実施例に従った、異なる寸法の小型スルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図３Ｆ】図３Ｆは、本実施例に従った、異なる寸法の小型スルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【００１０】
【図４Ａ】図４Ａは、例えば冷却システムなどの別のデバイスと適合するテーパーされた裏側構造を有するスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図４Ｂ】図４Ｂは、例えば冷却システムなどの別のデバイスと適合するテーパーされた裏側構造を有するスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図４Ｃ】図４Ｃは、例えば冷却システムなどの別のデバイスと適合するテーパーされた裏側構造を有するスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【００１１】
【図５Ａ】図５Ａは、例えば冷却システムなどの別のデバイスと適合する裏側構造を有するスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図５Ｂ】図５Ｂは、例えば冷却システムなどの別のデバイスと適合する裏側構造を有するスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【図５Ｃ】図５Ｃは、例えば冷却システムなどの別のデバイスと適合する裏側構造を有するスルー基板マイクロチャネルを備えた集積回路の製造における工程を図示する。
【発明を実施するための形態】
【００１２】
センサ１０１４、１０１６、及び１０１８に結合されるスルー基板マイクロチャネル１００６を備えた集積回路１００４を図１Ａの１０００に示す。集積回路１００４が製造される前に、基板１００２を介してマイクロチャネル１００６が形成される。センサ１０１４、１０１６及び１０１８は、集積回路の一部として製造されてもよく、又は後に集積回路に取り付けられてもよい。マイクロチャネル１００６を介して流体又はガス１００８及び１０１０をセンサ１０１４、１０１６、及び１０１８に搬送するため、流体又はガス搬送システム１０２０が基板１００２に取り付けられ得る。センサは、色、温度、粘度、不透明度、密度を検出し得るか、又は例えば、流体内の何らかの構成要素の濃度を測定し得る。
【００１３】
第２の例では、図１Ｂの大型マイクロチャネル１１２２を備えた集積回路１１００が、上に集積回路１００４が製造された基板１００２を含む。マイクロチャネル１１２２は、それを介してワイヤ１１２４が、回路１００４から又は集積回路１１００上方の何らかの他のチップから下の（図示せず）チップへの信号経路を提供するよう通り得る、配路を提供する。この集積回路１１００内のマイクロチャネル１１２２は大きく、３０μｍ又はそれ以上の寸法を有し得る。マイクロチャネル１１００は、例えば、それを介して冷却流体が集積回路１１００から熱を取り除くよう流れ得る、チャネルとして用いられてもよい。
【００１４】
一実施例に従った、小型マイクロチャネルの形成と同等の処理時間で、ディープ反応性イオンエッチングＤＲＩＥを用いて集積回路内に大型及び小型マイクロチャネルを同時に形成する方法を図２Ａ〜図２Ｍに図示する。この実施例において、基板の一部を囲むトレンチが大型マイクロチャネルの寸法を画定する。基板の囲まれた部分は、大型マイクロチャネルを空けるためプロセスの後期に取り除かれる。
【００１５】
図２Ａは、基板２００４上に形成されるフォトレジストマイクロチャネルパターン２０１０の断面図２０００を示す。このパターンは、ウエハ上に実行される第１の工程であってもよく、又はマイクロチャネルパターン２０１０を形成する前にウエハ上に酸化物が成長されてもよい。代替として、例えば、図２Ａに示すように、マイクロチャネルパターン２０１０を形成する前にパッド酸化物フィルム２００６上に窒化物フィルム２００８が堆積され得る。
【００１６】
図２Ｂは、図２Ａに示す集積回路の２０００のトップダウン図である。シリコン貫通ビア（ＴＳＶ）パターン２０１０が、小さいトレンチ幅２０１２を備えた大型トレンチ２０１４ＴＳＶを形成し、更に、小型ＴＳＶ２０１６を形成する。大型トレンチ内部の及びパターン２０１８の下の部分の基板材料は、大型ＴＳＶを形成するため後で取り除かれる。
【００１７】
この実施例ではマイクロチャネルはアイソレーション前に形成されるが、マイクロチャネルは、アイソレーション後でも同等に形成され得る。アイソレーションは、シャロートレンチアイソレーション（ＳＴＩ）又はＬＯＣＯＳとし得る。マイクロチャネルがアイソレーション前に形成される場合、及び第１のパッド酸化物２００６及び第１の窒化物２００８が用いられる場合、第１のパッド酸化物２００６及び窒化物２００８フィルムは取り去られ得、ＳＴＩ又はＬＯＣＯＳ前に第２のパッド酸化物及び第２の窒化物が形成されてもよく、又は、ＳＴＩ又はＬＯＣＯＳアイソレーションを形成する際に第１のパッド酸化物２００６及び窒化物２００８を用いることもできる。いずれを選択した場合でも、マイクロチャネルは、基板表面上にトランジスタ及び他のデバイスを形成する前に形成される。
【００１８】
この実施例において、大型マイクロチャネル２０１４及び小型マイクロチャネル２０１６の両方は同時に形成されている。大型マイクロチャネルを図示するために矩形形状が、小型マイクロチャネルに円形形状が用いられるが、他の形状を用いることもできる。小さいトレンチ２０１２の幅はおよそ５〜５０ミクロンであり得、一方、このトレンチを用いて形成される大型マイクロチャネル２０１４の幅はおよそ３０ミクロン〜１００ミクロン又はそれ以上であり得る。
【００１９】
図２Ｃの基板２００４内に、ディープ反応性イオンエッチング（ＤＲＩＥ）などのエッチングプロセスを用いて大型マイクロチャネルトレンチ２１２０及び小型マイクロチャネル２１２２がエッチングされる。トレンチ２１２０により囲まれる基板２０１８を含む大型マイクロチャネル開口２０１４全体のエッチング時間は、エッチングローディング効果のため、トレンチ２１２０のエッチング時間より著しく長くなり得る。狭い矩形のトレンチをエッチングすることにより大型マイクロチャネル形成し、その後、囲まれた基板を取り除くことで、エッチング時間が著しく低減され、ＴＳＶエッチングされる深さ均一性が改善される。
【００２０】
図２Ｄに示す好ましい一実施例において、大型マイクロチャネルトレンチ２１２０及び小型マイクロチャネル２１２２の壁上に、酸化物又は窒化物又はオキシナイトライドなどの誘電体層２２２４が堆積又は成長される。その後、マイクロチャネル開口は、温度を含む集積回路製造条件に耐えるポリシリコンなどの材料２２２６で充填され、後に、完全に形成された集積回路を害することなく取り除かれ得る。好ましい実施例は、誘電体でＴＳＶをライニング（line）し、その後ＴＳＶをポリシリコンで充填することであるが、ＴＳＶは、最初にＴＳＶの側壁上に誘電体ライナーを形成することなく、エッチングされ得、例えば、スピン・オン・グラス、ＨＳＱ、又はＳｉＬＫなど他の材料２２２６で充填されてもよい。
【００２１】
図２Ｅは、過剰な充填材料２２２６が、エッチバック又はＣＭＰ（化学機械研磨）などのプロセスにより取り除かれた後の、部分的に処理された集積回路２０００を示す。ＣＭＰは好ましい方法である。
【００２２】
図２Ｆ及び図２Ｇは、集積回路２０００が、トランジスタ及び相互接続を含む回路構造２４２８を構築するためのトランジスタ及び相互接続処理を完了した後の上部図２４００及び断面図２５００を示す。マイクロチャネル２１２０及び２１２２は、回路構造２４２８が形成された後形成されてもよいが、これは好ましい実施例ではない。基板のエッチングに加え、集積回路を形成するために基板の上部上に付加される全てのレベルもエッチングされる必要がある。回路構造２４２８が構築された後形成されるトレンチのアスペクト比は、回路構造２４２８前に形成されるトレンチのアスペクト比より著しく大きい。回路構造２４２８は大型マイクロチャネル２１２０の境界の外側及び小型マイクロチャネル２１２２の外側に形成される。大型マイクロチャネル２１２０の内部領域２０１８上には回路構造２４２８は形成されない。この内部領域２０１８は、大型マイクロチャネル２１２０開口を形成するため後で取り除かれる。
【００２３】
図２Ｈにおいて、サポート又はハンドラーウエハ２６３２を集積回路２０００に取り付けるために接着性２６３０が用いられる。
【００２４】
図２Ｊに図示するように、その後、ウエハは反転され、大型マイクロチャネルトレンチ２１２０及び小型マイクロチャネル２１２２の底部を露出させるため、グライディング及びポリシングにより、又はエッチングにより、基板２００４が裏側から薄化される。好ましい方法は、まずバックグラインドし、その後、バックグラインドの間形成されたダメージ層をポリシングするか又はエッチングにより取り除くことである。
【００２５】
図２Ｋにおいて、トレンチ充填材料２２２６が取り除かれる。トレンチ充填材料の除去は、マイクロチャネル２１２０の内部領域２０１８を解放し、それを脱落させる。大型マイクロチャネル２１２０が小型マイクロチャネル２１２２と同様に完全に空く。この方法は、大型マイクロチャネルの内部領域をエッチングするＤＲＩＥを用いることを避け、処理時間を著しく低減し、ウエハにわたってトレンチ深さ均一性を増加させる。好ましい方法は、トレンチ充填材料２２２６としてポリシリコンを用い、このポリシリコンを取り除くため水酸化テトラメチルアンモニウム（ＴＭＡＨ）などのウェットエッチングを用いることである。
【００２６】
完成したマイクロチャネル２１２０及び２１２２のトップダウン図を図２Ｌに示す。回路構造２４２８はこれらのマイクロチャネルを囲む。好ましい実施例において誘電体ライナー２２２４がマイクロチャネルの側壁を被覆する。マイクロチャネルがエッチングされ、その後、例えば、ＨＳＱ又はＭＳＱ又はＳｉＬＫなどのスピン・オン・グラスなどの誘電性材料で充填される場合、充填前に２２２４などの誘電体がマイクロトレンチ側壁２１２０及び２１２２上に形成される必要はなくなり、充填材料２２２６を取り除いた後マイクロトレンチ側壁上に誘電体は残らない。
【００２７】
大型マイクロチャネル２１２０及び小型マイクロチャネル２１２２を含む完成した集積回路２０００の断面を図２Ｍに示す。同じトレンチ幅のトレンチで異なる形状及び基板のエリアを囲むことにより、異なる寸法の大型マイクロチャネルが同時に形成され得る。
【００２８】
第２の実施例は、異なる寸法の小型スルー基板マイクロチャネル３００４及び３００６の同時形成を図３Ａ〜図３Ｆに図示する。小型マイクロチャネルは５μｍ〜約５０μｍの範囲の開口を備えて形成され得る。
【００２９】
２つの異なる形状及び寸法のマイクロチャネル開口３０１２及び３０１４を備えたマイクロチャネルフォトレジストパターン３０１０の断面図を図３Ａに示す。マイクロチャネルフォトレジストパターン３０１０は、シャロートレンチアイソレーション（ＳＴＩ）３００５を含む基板３００４上に形成されるパッド酸化物層３００６の上部上に形成される。図３Ａに示すように、ＳＴＩ３００５形成後及びパッド酸化物３００６が堆積又は成長された後、基板３００４上にマイクロチャネルフォトレジストパターン３０１０が形成される。好ましい方法は、ファーネス内で約１０ｎｍの厚みまでパッド酸化物を成長させることである。
【００３０】
この実施例は、シャロートレンチアイソレーション（ＳＴＩ）３００５が形成された後マイクロチャネルを形成することにより例示される。前の実施例において図示したようにアイソレーション前にマイクロチャネル３０１２及び３０１４が形成されてもよい。この実施例を例示するためにＬＯＣＯＳアイソレーションを用いてもよい。
【００３１】
図３Ｃは、マイクロチャネル３０１２及び３０１４がエッチングされ、誘電体３１１６でライニングされ、前の実施例において述べたようにポリシリコンなどのトレンチ充填材料３１１８で充填された後の集積回路の断面図３１００を示す。ポリシリコンオーバーフィルがエッチバック又はＣＭＰにより取り除かれた後、集積回路３１２０が構築される。
【００３２】
図３Ｄのトップダウン図３２００は、集積回路を含まないマイクロチャネル３０１２及び３０１４の周りの除外（exclusion）ゾーンを示す。マイクロチャネルが流体に用いられる場合、除外ゾーンの寸法は、流体搬送システムの取り付け要件によって変わり得、又は集積回路処理の間又は後にマイクロチャネル３０１２及び３０１４上方の集積回路の層内に付加的なチャネリングが構築されてもよい。マイクロチャネルがどのように用いられるか、及びどのタイプのデバイスが取り付けられるかによって、他の除外ゾーン要件が生じ得る。
【００３３】
図３Ｅは、マイクロチャネル３０１２及び３０１４の底部を露出するようウエハの裏側が薄化された後の集積回路の断面３３００を示す。
【００３４】
図３Ｆは、マイクロチャネル３０１２及び３０１４を空けるためトレンチ充填材料３１１８が取り除かれた後の集積回路の断面３４００を示す。
【００３５】
上記したように、ポリシリコンである好ましい実施例の代わりに、スピン・オン・グラス（例えば、ＨＳＱ又はＳｉＬＫ）などの他の犠牲トレンチ充填材料３１１８を用いることができる。この場合、誘電体トレンチ充填材料３１１８、マイクロトレンチライナー３１１６は省略され得る。
【００３６】
マクロ環境とマイクロ環境間のインタフェースを促進するため、マイクロトレンチ充填材料の除去前にウエハの裏側に付加的な処理を行うことが有益であり得る。例えば、流体搬送システムの取り付け要件、別の集積回路への取り付け、又は何らかの他のデバイスへの取り付けに対応するよう、マイクロチャネルの周りのウエハの裏側を改変することが有益であり得る。
【００３７】
図４Ａ〜図４Ｃは、ウエハの裏側のマイクロチャネルの周りのテーパーされた開口の形成を図示する。前の諸実施例において述べたようにマイクロチャネルの底部を露出させるウエハの裏側の薄化が終了した後、ウエハの裏側上にパターン４０１０が形成される。ウエハはまだハンドラーウエハ４０２８に取り付けられている。その後、図４Ｂに４１２８で示すマイクロチャネルのテーパーされた部分を形成するようにテーパーエッチングが用いられる。このエッチングは、実質的に同一レートでシリコン４００４、誘電体４０１４、及びポリシリコン４０１８をエッチングするプラズマエッチングを用いて実行され得る。エッチングは、シリコン４００４及びポリシリコン４０１８のためのウェットテーパーエッチング、その後が続く誘電体４０１４のウェット又はドライエッチを用いて実行されてもよい。シリコンと誘電体のエッチング選択比が約１：１のプラズマエッチングが好ましい実施例である。
【００３８】
テーパーエッチング及びパターン除去の後、ポリシリコン４０１８が取り除かれ、ハンドラーウエハ４０２８が取り除かれる。マイクロチャネル４２２４へのテーパーされた裏側開口４１２８を備えた完成した集積回路４２００を図４Ｃに示す。
【００３９】
図５Ａ〜図５Ｃは、流体搬送システムへの取り付け又は何らかの他のデバイスへの取り付けに対応する構造を形成するための裏側処理の別の例を示す。
【００４０】
図５Ａにおいて、マイクロチャネル５０２４の底部を露出するよう裏側が薄化された後、ウエハの裏側上にパターン５０１０が形成される。
【００４１】
図５Ｂに示すように、その後シリコンがエッチングされて構造５１２８を形成する。上述のように基板をエッチングするためにプラズマエッチング又はウェットエッチングを用いることができる。誘電体５０１４も取り除かれるように、シリコンと誘電体に対する選択比が約１：１のプラズマエッチングが好ましい実施例である。
【００４２】
図５Ｃに図示するように、その後、ポリシリコン５０１８が取り除かれ、ハンドラーウエハ５０２８が取り除かれて、完成した集積回路５２００を形成する。この例示の実施例では、小型マイクロチャネル５０２４及び大型マイクロチャネル５２３０が同時に形成される。
【００４３】
当業者であれば、他の多くの実施例及び変形も特許請求の範囲で可能であることが理解されるであろう。例示の実施例の文脈で説明したような特徴又は工程のすべて又はその幾つかを有する例示の実施例の文脈で説明した一つ又は複数の特徴又は工程の異なる組み合わせを有する実施例も、本明細書に包含されることを意図している。
【図２Ｃ】
0005907950.tif 000002
【図２Ｇ】
0005907950.tif 000003
【図３Ａ】
0005907950.tif 000004
【図３Ｃ】
0005907950.tif 000005
【図４Ａ】
0005907950.tif 000006
【図４Ｃ】
0005907950.tif 000007
【図１Ａ】
0005907950.tif 000008
【図１Ｂ】
0005907950.tif 000009
【図２Ａ】
0005907950.tif 000010
【図２Ｂ】
0005907950.tif 000011
【図２Ｄ】
0005907950.tif 000012
【図２Ｅ】
0005907950.tif 000013
【図２Ｆ】
0005907950.tif 000014
【図２Ｈ】
0005907950.tif 000015
【図２Ｊ】
0005907950.tif 000016
【図２Ｋ】
0005907950.tif 000017
【図２Ｌ】
0005907950.tif 000018
【図２Ｍ】
0005907950.tif 000019
【図３Ｂ】
0005907950.tif 000020
【図３Ｄ】
0005907950.tif 000021
【図３Ｅ】
0005907950.tif 000022
【図３Ｆ】
0005907950.tif 000023
【図４Ｂ】
0005907950.tif 000024
【図５Ａ】
0005907950.tif 000025
【図５Ｂ】
0005907950.tif 000026
【図５Ｃ】
0005907950.tif 000027