【事件の表示】
　平成１０年特許願第３６３３１０号「半導体装置の製造方法」拒絶査定不服審判事件〔平成１２年　７月　４日出願公開、特開２０００−１８８３８０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯　
　本願は、平成１０年１２月２１日の出願であって、平成２１年４月１６日に手続補正書が提出され、同年５月１４日付けで拒絶査定がされ、それに対して、同年８月１４日に審判が請求されるとともに、同日に手続補正書が提出され、その後、平成２２年１２月２１日付けで審尋がされ、平成２３年２月２５日に回答書が提出されたものである。
　
　
第２　平成２１年８月１４日に提出された手続補正書による補正（以下「本件補正」という。）についての補正の却下の決定
　
【補正の却下の決定の結論】
　
　本件補正を却下する。　
　
【理由】　
１　補正の内容　
　本件補正のうち、特許請求の範囲についてする補正は、次のとおりである（下線を付した部分は、補正箇所である。）。
　
　請求項１について、同項中に、「前記コンタクトホール下の前記半導体基板に前記ソース／ドレイン拡散層より不純物濃度が高い第１の不純物拡散層を形成する」とあるのを、「前記コンタクトホール下の前記半導体基板に
、
く、前記ソース／ドレイン拡散層より浅
　
２　補正の目的の適否
　上記補正は、補正前の請求項に規定されている技術的事項をより限定するものであるから、平成１８年法律５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、同特許法第１７条の２第４項柱書きに規定する目的要件を満たす。
　
　以上のとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後の特許請求の範囲の請求項１に係る発明（以下「本願補正発明」という。）が、独立特許要件を満たすものであるか否かについて、更に検討する。
　
３　独立特許要件（進歩性）についての検討
（１）本願補正発明
　本件補正による補正後の請求項１〜３に係る発明のうち、請求項１に係る発明（以下「本願補正発明」という。）は、次のとおりである。
　
　「【請求項１】　半導体基板上にゲート電極を形成する工程と、
　前記ゲート電極の側面にサイドウォール絶縁膜を形成する工程と、
　前記サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程と、
　前記不純物を熱拡散し、前記サイドウォール絶縁膜の外側の領域から前記サイドウォール絶縁膜の内側の領域にかけて不純物濃度が低くなる一対のソース／ドレイン拡散層を形成する工程と、
　前記半導体基板上に絶縁膜を形成し、前記絶縁膜に、一方の前記ソース／ドレイン拡散層に達するコンタクトホールを形成する工程と、
　前記絶縁膜をマスクとして前記半導体基板に不純物を導入し、前記コンタクトホール下の前記半導体基板に、前記ソース／ドレイン拡散層より不純物濃度が高く、前記ソース／ドレイン拡散層より浅い第１の不純物拡散層を形成する工程と、
　前記絶縁膜上に、前記コンタクトホールを介して一方の電極が前記一方のソース／ドレイン拡散層に接続されたキャパシタを形成する工程とを有し、
　前記ゲート電極を形成する工程の後、前記サイドウォール絶縁膜を形成する工程の前には、前記ゲート電極に自己整合で前記半導体基板に不純物を導入せず、
　前記サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程では、リンを導入する　
　ことを特徴とする半導体装置の製造方法。」
　
（２）引用例の記載と引用発明
（２−１）引用例とその記載内容
　原査定の拒絶の理由に引用された、本願の出願日前に日本国内において頒布された刊行物である特開平４−１４６６６８号公報（以下「引用例」という。）には、「半導体装置の製造方法」（発明の名称）について、第１図とともに、次の記載がある（下線は当審で付加したもの。以下同じ。）。
　
ア　産業上の利用分野等　
「（産業上の利用分野）
　
この発明は半導体素子、特にＤＲＡＭメモリセルのキャパシタ部のスタック構造において、
記憶保持時間を長くすることができる半導体装置の製造方法に関するものである。」
「（発明が解決しようとする課題）
　しかしながら上記
従来のスタックキャパシタセルの製造方法で形成した半導体装置では、セルプレート電極１０のキャパシタから電荷がリークしやすく、記憶の保持時間が短くなるという問題点がある。
（作　用）
　この発明によれば、半導体装置の製造方法において、以上のような工程を導入したので、セルコンタクト孔がイオンインプランテーションの際に自己整合マスクとしてイオンの注入を行うと、イオン注入時のエネルギとイオンの大きさの差による飛程距離の差と、その後熱処理における熱拡散係数の差により、Ｎ＋高濃度拡散層とＮ−低濃度拡散層の二重拡散層を形成し、
セルプレート電極から基板への電界を緩和し、電荷のリークを少なくし、記憶保持時間が長くなるように作用
イ　実施例等
「（実施例）
　以下、この発明の半導体装置の製造方法の実施例について図面に基づき説明する。第１図（ａ）ないし第１図（ｅ）はその一実施例の工程断面図であり、ＤＲＡＭメモリーセル部分のＤＤＤ構造をもつスタックキャパシタと、ＬＤＤ構造をもつＮチャンネルＭＯＳ電界効果トランジスタの製造方法を示すものである。
　まず、
第１図（ａ）に示すように、半導体基板としてＰ型シリコン半導体基板１３
に、
　次に、ゲート酸化膜１２上にゲート電極となるポリシリコンまたはシリサイドとポリシリコン層を通常のホトリソエッチングプロセスを用いてパタニングして
ゲート電極１４を形成する。
　
その後に、このゲート電極１４をマスクとして、セルフアラインにより、２×１０
１３
ｉｏｎｓ／ｃｍ
２
程度の
３１
Ｐ
＋
（リンイオン）のイオン注入を行ない、ＮチャンネルＭＯＳ電界効果トランジスタのＬＤＤ構造のＮ
−
低濃度拡散層１５を形成する。
　
次に、第１図（ｂ）に示すように、ＣＶＤにより酸化膜またはＰ（リンドープ）酸化膜を被着させ、その後に通常のドライエツチング方法でサイドウォール膜１６を形成する。
　
次に、このサイドウォール膜１６をマスクとしてセルフアラインで１〜９×１０
１５
ｉｏｎｓ／ｃｍ
２
３０ｋｅＶの
７５
Ａｓ
＋
（ヒ素イオン）のイオン注入を行ない、ＮチャンネルＭＯＳ電界効果トランジスタのＮ
＋
高濃度拡散層１７を形成する。
　
次に、第１図（ｃ）に示すように、
中間絶縁膜１８を１０００Å〜３０００Å程度被着させ、セルコンタクト孔１９を通常のホトリソエッチングプロセスで形成する。
この後に第１図（ｄ）に示すように、二重拡散層形成のためのイオン注入を、
３１
Ｐ
＋
　１〜５×１０
１３
ｉｏｎｓ／ｃｍ
２
、３０〜７０ｋｅＶ程度と、
７５
Ａｓ
＋
　１〜９×１０
ｌ５
ｉｏｎｓ／ｃｍ
２
、３０ｋｅＶ程度の条件で、セルコンタクト孔１９ヘセルフアラインで行なうことにより、Ｎ
＋
高濃度拡散層２０を形成する。
　これにより拡散係数の大きさ３１Ｐ＋（リンイオン）は７５Ａｓ＋（ヒ素イオン）に比べて広く、深く拡散し、二重拡散層のうちのＮ−低濃度拡散層２１を形成する。          　
　
拡散層形成後は、
　この後に、通常のホトリソ、エッチングプロセスでパタニングを行なうことにより、
セルプレート電極２２を形成する。
ウ　第１図について　
　上記イを参酌すると、第１図（ａ）〜（ｅ）から、
サイドウォール膜１６の外側の領域から前記サイドウォール膜１６の内側の領域にかけて形成されたＮ
−
低濃度拡散層１５と、Ｎ
＋
高濃度拡散層１７とが、一対のソース／ドレイン拡散層を形成する
中間絶縁膜１８上に、セルコンタクト孔１９を介してセルプレート電極が一方のソース／ドレイン拡散層に接続されている
　　
（２−２）引用発明
　上記ア〜ウによれば、引用例には、次の発明が記載されているといえる（以下「引用発明」という。）。
「Ｐ型シリコン半導体基板１３にゲート電極１４を形成し、ゲート電極１４をマスクとして、セルフアラインにより、３１Ｐ＋（リンイオン）のイオン注入を行ない、Ｎ−低濃度拡散層１５を形成し、サイドウォール膜１６を形成し、サイドウォール膜１６をマスクとしてセルフアラインで７５Ａｓ＋（ヒ素イオン）のイオン注入を行ない、Ｎ＋高濃度拡散層１７を形成する。それにより、サイドウォール膜１６の外側の領域から前記サイドウォール膜１６の内側の領域にかけて形成された前記Ｎ−低濃度拡散層１５と、前記Ｎ＋高濃度拡散層１７とが、一対のソース／ドレイン拡散層を形成する。次に、中間絶縁膜１８を被着させ、セルコンタクト孔１９を形成し、イオン注入をセルコンタクト孔１９ヘセルフアラインで行なうことにより、Ｎ＋高濃度拡散層２０を形成し、中間絶縁膜１８上にセルコンタクト孔１９を介して一方のソース／ドレイン拡散層に接続されているセルプレート電極２２を形成する、半導体装置の製造方法。」
　
（３）対比
（３−１）本願補正発明と引用発明とを対比すると、
ア　引用発明の「Ｐ型シリコン半導体基板１３」、「ゲート電極１４」、「セルフアライン」、「サイドウォール膜１６」は、それぞれ、本願補正発明の「半導体基板」、「ゲート電極」、「自己整合」、「サイドウォール絶縁膜」に相当する。　
　
イ　引用例の第１図及び上記（２−１）のイの記載から、引用発明の「サイドウォール膜１６」は、「ゲート電極１４」の側面を覆い、「イオン注入」は、「Ｐ型シリコン半導体基板１３」に対して行うものであることが分かる。そして、上記アを勘案すれば、引用発明の「サイドウォール膜１６をマスクとしてセルフアラインで７５Ａｓ＋（ヒ素イオン）のイオン注入」を行なうことは、本願補正発明の「サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程」に相当することは、当業者にとって明らかである。　
　
ウ　上記アを勘案すれば、引用発明の「サイドウォール膜１６の外側の領域から前記サイドウォール膜１６の内側の領域にかけて形成された前記Ｎ−低濃度拡散層１５と、前記Ｎ＋高濃度拡散層１７とが、一対のソース／ドレイン拡散層を形成する」ことは、本願補正発明の「サイドウォール絶縁膜の外側の領域から前記サイドウォール絶縁膜の内側の領域にかけて不純物濃度が低くなる一対のソース／ドレイン拡散層を形成する工程」に相当する。
　
エ　引用発明の「中間絶縁膜１８」は、「Ｐ型シリコン半導体基板１３」上に被着され、「セルコンタクト孔１９」は、「一方のソース／ドレイン拡散層」に達している。そして、引用発明の「中間絶縁膜１８」、「セルコンタクト孔１９」は、それぞれ、本願補正発明の「絶縁膜」、「コンタクトホール」に相当する。　
　そうすると、引用発明の「中間絶縁膜１８を被着させ、セルコンタクト孔１９を形成」することは、本願補正発明の「半導体基板上に絶縁膜を形成し、前記絶縁膜に、一方の前記ソース／ドレイン拡散層に達するコンタクトホールを形成する工程」に相当する。
　
オ　引用発明の「イオン注入をセルコンタクト孔１９ヘセルフアラインで行なうことにより、Ｎ＋高濃度拡散層２０を形成」することは、技術常識に鑑みれば、「中間絶縁膜１８」をマスクとして「Ｐ型シリコン半導体基板１３」にイオン注入し、「セルコンタクト孔１９」下の「Ｐ型シリコン半導体基板１３」に、「Ｎ＋高濃度拡散層２０」を形成することとも言えるから、本願補正発明の「絶縁膜をマスクとして前記半導体基板に不純物を導入し、前記コンタクトホール下の前記半導体基板に」、「第１の不純物拡散層を形成する工程」に相当する。
　
カ　引用発明の「セルプレート電極２２」が、キャパシタの一方の電極であることは、当業者にとって明らかであるから、引用発明の「一方のソース／ドレイン拡散層に接続されているセルプレート電極２２を形成する」ことは、本願補正発明の「一方の電極が前記一方のソース／ドレイン拡散層に接続されたキャパシタを形成する工程」に相当する。　
　　
（３−２）したがって、本願補正発明と引用発明との一致点及び相違点は、次のとおりとなる。
　
〈一致点〉
「半導体基板上にゲート電極を形成する工程と、前記ゲート電極の側面にサイドウォール絶縁膜を形成する工程と、前記サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程と、前記サイドウォール絶縁膜の外側の領域から前記サイドウォール絶縁膜の内側の領域にかけて不純物濃度が低くなる一対のソース／ドレイン拡散層を形成する工程と、前記半導体基板上に絶縁膜を形成し、前記絶縁膜に、一方の前記ソース／ドレイン拡散層に達するコンタクトホールを形成する工程と、前記絶縁膜をマスクとして前記半導体基板に不純物を導入し、前記コンタクトホール下の前記半導体基板に、第１の不純物拡散層を形成する工程と、前記絶縁膜上に、前記コンタクトホールを介して一方の電極が前記一方のソース／ドレイン拡散層に接続されたキャパシタを形成する工程とを有する半導体装置の製造方法。」
　
〈相違点〉
相違点１　
　本願補正発明は、「サイドウォール絶縁膜を形成する工程と、前記サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程と、前記不純物を熱拡散し、前記サイドウォール絶縁膜の外側の領域から前記サイドウォール絶縁膜の内側の領域にかけて不純物濃度が低くなる一対のソース／ドレイン拡散層を形成する工程」を有するとともに、「ゲート電極を形成する工程の後、前記サイドウォール絶縁膜を形成する工程の前には、前記ゲート電極に自己整合で前記半導体基板に不純物を導入せず、前記サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程では、リンを導入する」のに対し、引用発明は、「ゲート電極１４をマスクとして、セルフアラインにより、３１Ｐ＋（リンイオン）のイオン注入を行ない、Ｎ−低濃度拡散層１５を形成し、サイドウォール膜１６を形成し、サイドウォール膜１６をマスクとしてセルフアラインで７５Ａｓ＋（ヒ素イオン）のイオン注入を行ない、Ｎ＋高濃度拡散層１７を形成する。それにより、サイドウォール膜１６の外側の領域から前記サイドウォール膜１６の内側の領域にかけて形成された前記Ｎ−低濃度拡散層１５と、前記Ｎ＋高濃度拡散層１７とが、一対のソース／ドレイン拡散層を形成する」点。
　
相違点２　
　本願補正発明において、「第１の不純物拡散層」は、「ソース／ドレイン拡散層より不純物濃度が高く、前記ソース／ドレイン拡散層より浅い」のに対し、引用発明では、「Ｎ＋高濃度拡散層２０」の不純物濃度や形成位置についての特定がない点。
　
（４）相違点についての検討
（４−１）相違点１について
ア　上記相違点１は、要するに、ソース／ドレイン拡散層における横方向の不純物濃度プロファイルを形成するために、引用発明は、不純物のイオン注入を採用するのに対し、本願補正発明では、不純物の熱拡散を採用する点ということができる。
　
イ　そして、ソース／ドレイン拡散層における横方向の不純物濃度プロファイルを形成する手段として、イオン注入と熱拡散は、ともに、例えば以下の周知例１及び２に記載されているとおり、本願の出願日前における常套手段である。そして、それぞれの手段は、不純物濃度の制御性や工程の複雑さ等において相違があり、長所短所があるものの、両者は一般に代替的な不純物導入の方法として知られている。
　
・特開昭５４−４４４８２号公報（以下「周知例１」という。）には、第１図とともに、以下の記載がある。
「以下実施例により詳細に説明する。第１図は本発明によるＭＯＳ型電界効果トランジスタの作成を工程順に示したものである。」（３頁左上欄４行〜６行）
「（Ｅ）次に、基板１表面に対してほぼ垂直にエッチングガスを入射せしめて酸化膜６をドライエッチングにより選択的に除去する。・・・・
ゲート４’の側面４’ｂおよびその近傍のゲート絶縁膜３のみを覆う如き酸化膜の微細絶縁膜パターン６’を形成する。
　（Ｆ）
この後、イオン注入法又は熱拡散法により燐又は砒素を導入してソース・ドレイン拡散層７および８を形成する。この時いづれの方法によるにしても、拡散層７および８の横方向ひろがりｌ１が酸化膜パターン６’の巾Ｗよりも大きくなるよう接合深さを調整しておく。
　　
・特開平９−３２１２４０号公報（以下「周知例２」という。原査定の拒絶の理由に引用。）には、以下の記載がある。
「【００４５】
（実施の形態２）
「【００４７】次に、
図２０に示すように、
ゲート電極８Ａ（ワード線ＷＬ）とゲート電極８Ｂのそれぞれの両側のｐ型ウエル２に低不純物濃度のｎ
- 
型半導体領域１２を形成する。ｎ型不純物には拡散係数の大きいＰを使用し、斜め方向からイオン注入を行う。
【００４８】
次に、図２１に示すように、
垂直方向からｎ型不純物（ＰまたはＡｓ）をイオン注入することにより、ゲート電極８Ａ（ワード線ＷＬ）とゲート電極８Ｂのそれぞれの両側のｐ型ウエル２に前記ｎ
- 
型半導体領域１２よりも浅いｎ
+ 
型半導体領域１３を形成する。これにより、ソース領域（ｎ
+ 
型半導体領域１３）とドレイン領域（ｎ
+
 型半導体領域１３）のそれぞれの側面と底部が低不純物濃度のｎ
- 
型半導体領域１２で囲まれた二重拡散ドレイン構造のｎチャネル型ＭＩＳＦＥＴＱｎが完成する。」
「【００５６】
（実施の形態３）
「【００５８】次に、
図２５に示すように、ゲート電極８Ｂの両側のｐ型ウエル２に第１のｎ型不純物をイオン注入する。第１のｎ型不純物は、拡散係数の大きいＰを使用し、垂直方向または必要に応じて斜め方向からイオン注入を行う。
【００５９】
次に、図２６に示すように、ゲート電極８Ｂの両側のｐ型ウエル２に第２のｎ型不純物をイオン注入する。第２のｎ型不純物は、Ｐよりも拡散係数の小さいＡｓを使用し、垂直方向または必要に応じて斜め方向からイオン注入を行う。
【００６０】
次に、図２７に示すように、半導体基板１をアニールして上記２種のｎ型不純物を熱拡散させ、ＰとＡｓの拡散係数の違いを利用してソース領域（ｎ
+
 型半導体領域１３）とドレイン領域（ｎ
+ 
型半導体領域１３）のそれぞれの側面と底部が低不純物濃度のｎ
- 
型半導体領域１２で囲まれた二重拡散ドレイン構造のｎチャネル型ＭＩＳＦＥＴを形成する。
　
ウ　加えて、上記「熱拡散」における一つの具体的な形として、イオン注入より導入された不純物層を拡散源として熱拡散することも、例えば以下の周知例３及び４に記載されているように、本願の出願日前における常套手段である。
　
・特開昭５９−９２５７３号公報（以下「周知例３」という。）には、第１、２図とともに、従来例として以下の記載がある。
「第１図で示すように、一導電型のシリコン基体１の上面に、二酸化ケイ素（ＳｉＯ２）あるいは窒化ケイ素（Ｓｉ３Ｎ４）などからなるゲート絶縁膜２と多結晶シリコンゲート電極３を形成したのち、矢印で示すように、シリコン基体１に対して、これとは逆導電形の
不純物イオンを注入し、イオン注入層４および５を形成する。こののち、９００〜１０００℃の熱処理を施すことによって、注入不純物イオンのドライブインを行う。第２図は上記の熱処理を施したのちの状態を示す図であり、この熱処理によってドレイン領域６ならびにソース領域７が形成される。
　この方法では、第１図で示したように、イオン注入層４と５が多結晶シリコンゲート電極３をマスクとしたイオン注入によって形成されるため、その端部と多結晶シリコンゲート電極３の端縁との位置関係は、ほぼ一致する。
ドレイン領域６とソース領域７は、このような位置関係にあるイオン注入層４と５から不純物拡散で形成されるため、両領域は第２図で示したように、多結晶シリコンゲート電極３の端縁からその下方へ向かって水平方向に所定の長さ（拡散深さとほぼ等しい長さ）ｌ１だけ延びたものとなる。
　
・特開平１−２０６６１９号公報（以下「周知例４」という。）には、第１図とともに、以下の記載がある。
「第１図（ａ）にみるように、Ｐ型（第１導電型）不純物を注入する前にＮ型（第２導電型）不純物を半導体基板１内に注入する。つまり、半導体基板１表面にマスク（酸化膜）２を設けておいて、
Ｎ型不純物〔リン（Ｐ）あるいはひ素（Ａｓ）等〕をイオン注入する。
Ｐ型不純物〔ボロン（Ｂ）等〕をイオン注入する。
　
このようにしてＰ、Ｎ型両不純物の注入がすむと、つぎに、拡散のための熱処理を行う。熱処理によりＰ型不純物とＮ型不純物は同時に半導体基板１内に拡散されてゆく。熱処理が終了すると、半導体基板１内にはＰ領域４が形成される。
　
エ　上記ア〜ウによれば、引用発明において、ソース／ドレイン拡散層における横方向の不純物濃度プロファイルを形成するために、「３１Ｐ＋（リンイオン）」の「イオン注入」に代えて、イオン注入より形成された「Ｎ＋高濃度拡散層１７」を拡散源とする熱拡散を採用することは、当業者が適宜なし得たものと言える。その際に、拡散源の不純物として、「３１Ｐ＋（リンイオン）」を選択することは、リンイオンの拡散係数がヒ素イオンの拡散係数より大きいという技術常識に鑑みると、当業者に普通に期待できる設計事項にすぎない。
　　
オ　そして、上記の熱拡散による方法を採用することにより、「ゲート電極を形成する工程の後、前記サイドウォール絶縁膜を形成する工程の前には、前記ゲート電極に自己整合で前記半導体基板に不純物を導入せず」との構成は、自然に満たされる。
　
カ　したがって、相違点１は、当業者が容易に想到し得たものである。
　
（４−２）相違点２について
ア　不純物濃度について　
　引用発明の「Ｎ＋高濃度拡散層２０」は、「一方のソース／ドレイン拡散層」に対する更なる「イオン注入」により形成されるから、該「ソース／ドレイン拡散層」より不純物濃度が高くなることは、当業者にとって明らかである。
　
イ　相対位置について　
　引用発明の「Ｎ＋高濃度拡散層２０」が、「一方のソース／ドレイン拡散層」に包含されるか否かは明らかではないが、引用発明の目的は、「セルプレート電極２２」からの電界を緩和することであるから、「セルプレート電極２２」のコンタクト領域である「Ｎ＋高濃度拡散層２０」が「シリコン基板１３」と直接接することを避けるのが望ましいことは、当業者が容易に察知し得ることである。
　引用例の第１図（ｅ）をみると、引用発明の「Ｎ−低濃度拡散層２１」を介在させることにより、「Ｎ＋高濃度拡散層２０」が「シリコン基板１３」と直接接しないようにしているものと理解できるが、次善の策として、「Ｎ＋高濃度拡散層２０」をソース／ドレイン拡散層（Ｎ＋高濃度拡散層１７）より浅く形成することで、直接の接触が避けられることも容易に考え付くことである。　
　
ウ　したがって、相違点２は、当業者が容易に想到し得たものである。　
　
（５）小括
　以上検討したとおり、本願補正発明と引用発明との相違点は、技術常識を勘案することにより、当業者が容易に想到し得たものであるから、本願補正発明は、引用発明に基づいて当業者が容易に発明することができたものである。
　したがって、本願補正発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許を受けることができない。
　
（６）独立特許要件についてのまとめと補正却下の結び  　
　以上のとおり、本願補正発明は、特許出願の際独立して特許を受けることができるものでないから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので、同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　
　
第３　本願発明
　
１　以上のとおり、本件補正は却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、平成２１年４月１６日に提出された手続補正書により補正された特許請求の範囲の請求項１に記載の次のとおりのものである。
　
「【請求項１】　半導体基板上にゲート電極を形成する工程と、
　前記ゲート電極の側面にサイドウォール絶縁膜を形成する工程と、
　前記サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程と、
　前記不純物を熱拡散し、前記サイドウォール絶縁膜の外側の領域から前記サイドウォール絶縁膜の内側の領域にかけて不純物濃度が低くなる一対のソース／ドレイン拡散層を形成する工程と、
　前記半導体基板上に絶縁膜を形成し、前記絶縁膜に、一方の前記ソース／ドレイン拡散層に達するコンタクトホールを形成する工程と、
　前記絶縁膜をマスクとして前記半導体基板に不純物を導入し、前記コンタクトホール下の前記半導体基板に前記ソース／ドレイン拡散層より不純物濃度が高い第１の不純物拡散層を形成する工程と、
　前記絶縁膜上に、前記コンタクトホールを介して一方の電極が前記一方のソース／ドレイン拡散層に接続されたキャパシタを形成する工程とを有し、
　前記ゲート電極を形成する工程の後、前記サイドウォール絶縁膜を形成する工程の前には、前記ゲート電極に自己整合で前記半導体基板に不純物を導入せず、
　前記サイドウォール絶縁膜に側面が覆われた前記ゲート電極に自己整合で、前記半導体基板に不純物を導入する工程では、リンを導入する     　
ことを特徴とする半導体装置の製造方法。」
　
２　引用例の記載と引用発明
　引用例の記載と引用発明については、前記第２の３（２）で認定したとおりである。
　
３　対比・判断
　 前記第２の１及び２で検討したように、本願補正発明は、補正前の請求項１の規定をより技術的に限定するものである。逆に言えば、本願発明（補正前の請求項１に係る発明）は、本願補正発明から、このような限定をなくしたものである。  　
   そうすると、本願発明の構成要件をすべて含み、これより限定したものである本願補正発明が、前記第２の３で検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、当業者が容易に発明することができたということができる。 
　
第４　結言
　
　以上のとおり、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。　
　したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　
　よって、結論のとおり審決する。