【事件の表示】
　特願２００３−　６２０９５「低容量ＥＳＤ耐性ダイオードの方法および構造」拒絶査定不服審判事件〔平成１５年１０月　３日出願公開、特開２００３−２８２８９２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１５年３月７日（パリ条約に基づく優先権主張　２００２年３月８日、アメリカ合衆国）の特許出願であって、平成１８年１１月１７日付けの拒絶理由通知に対して平成１９年５月２２日に意見書及び手続補正書が提出され、さらに、同年１０月２３日付けの最後の拒絶理由通知に対して、平成２０年１月２２日に意見書が提出されたが、同年６月１３日付けで拒絶査定がなされた。
　そして、同年９月９日に拒絶査定不服審判が請求されるとともに、手続補正書が提出され、その後、平成２２年１０月１５日付けで審尋がなされ、平成２３年３月１６日に回答書が提出された。
　
第２．補正の却下の決定
【補正の却下の決定の結論】
　平成２０年９月９日に提出された手続補正書による補正を却下する。
　
【理由】
１．補正の内容
　平成２０年９月９日に提出された手続補正書による補正（以下「本件補正」という。）は、明細書の特許請求の範囲を補正するものであり、補正前後の請求項１は各々次のとおりである。
　
（補正前）
　「【請求項１】第１導電型の基板上であって、１対の深いトレンチの間に形成されたダイオードであって、
前記基板上の第２導電型の領域と、
前記第２導電型の領域の上側の第１導電型の領域と、
前記第２導電型の領域と前記第１導電型の領域の間の、少なくとも一層からなる中間領域であって、第１導電型又は第２導電型であり且つ前記第１導電型の領域又は前記第２導電型の領域よりも不純物濃度が低い中間領域と、
を含み、前記深いトレンチは、絶縁性物質のライナーを備え且つ前記基板と前記第２導電型の領域との接合部よりも深く前記基板内に延在しているダイオード。」
　
（補正後）
　「【請求項１】第１導電型の基板上であって、１対の深いトレンチの間に形成されたダイオードであって、
前記基板上の第２導電型のカソード領域と、
前記カソード領域の上側の第１導電型のアノード領域と、
前記カソード領域と前記アノード領域の間の、少なくとも一層からなる中間領域であって、第１導電型又は第２導電型であり且つ前記アノード領域又は前記カソード領域よりも不純物濃度が低い中間領域と、
を含み、前記深いトレンチは、絶縁性物質のライナーを備え且つ前記基板と前記カソード領域との接合部よりも深く前記基板内に延在しているダイオード。」
　
２．補正事項の整理
　本件補正による補正事項を整理すると以下のとおりである。
　
（１）補正事項１
　補正前の請求項１の「前記基板上の第２導電型の領域」を、補正後の請求項１の「前記基板上の第２導電型のカソード領域」と補正し、補正前の請求項１の「前記第２導電型の領域の上側の第１導電型の領域」を、補正後の請求項１の「前記カソード領域の上側の第１導電型のアノード領域」と補正し、補正前の請求項１の「前記第２導電型の領域と前記第１導電型の領域の間の、少なくとも一層からなる中間領域であって、第１導電型又は第２導電型であり且つ前記第１導電型の領域又は前記第２導電型の領域よりも不純物濃度が低い中間領域」を、補正後の請求項１の「前記カソード領域と前記アノード領域の間の、少なくとも一層からなる中間領域であって、第１導電型又は第２導電型であり且つ前記アノード領域又は前記カソード領域よりも不純物濃度が低い中間領域」と補正し、補正前の請求項１の「前記深いトレンチは、絶縁性物質のライナーを備え且つ前記基板と前記第２導電型の領域との接合部よりも深く前記基板内に延在している」を、補正後の請求項１の「前記深いトレンチは、絶縁性物質のライナーを備え且つ前記基板と前記カソード領域との接合部よりも深く前記基板内に延在している」と補正すること。
　
（２）補正事項２
　補正前の請求項４の「前記第１導電型の領域」を、補正後の請求項４の「前記アノード領域」と補正すること。
　
（３）補正事項３
　補正前の請求項９の「前記第２導電型の領域」を、補正後の請求項９の「前記カソード領域」と補正すること。
　
（４）補正事項４
　補正前の請求項１１の「前記第１導電型の領域」を、補正後の請求項１１の「前記アノード領域」と補正すること。
　
（５）補正事項５
　補正前の請求項１３の「（２）前記基板にイオンを注入して第２導電型の層を形成するステップ」を、補正後の請求項１３の「（２）前記基板にイオンを注入して第２導電型のカソード領域を形成するステップ」と補正し、補正前の請求項１３の「（３）前記第２導電型領域上にシリコンをエピタキシャル成長させて前記第２導電型の層よりも不純物濃度が低い中間層を形成するステップ」を、補正後の請求項１３の「（３）前記カソード領域上にシリコンをエピタキシャル成長させて前記カソード領域よりも不純物濃度が低い中間層を形成するステップ」と補正し、補正前の請求項１３の「（４）前記中間層の上に所定のマスクを付し、次いで、エッチングして、少なくとも１対の、前記基板と前記第２導電型の層との接合部よりも深く前記基板内に延在する深いトレンチを形成するステップ」を、補正後の請求項１３の「（４）前記中間層の上に所定のマスクを付し、次いで、エッチングして、少なくとも１対の、前記基板と前記カソード領域との接合部よりも深く前記基板内に延在する深いトレンチを形成するステップ」と補正し、補正前の請求項１３の「（７）前記中間層の上部にイオンを注入して第１導電型の領域を形成するステップ」を、補正後の請求項１３の「（７）前記中間層の上部にイオンを注入して第１導電型のアノード領域を形成するステップ」と補正すること。
　
３．補正目的の適否、及び新規事項の追加の有無について
（１）補正事項１について
　補正事項１は、補正前の請求項１の「前記基板上の第２導電型の領域」を、補正後の請求項１の「前記基板上の第２導電型のカソード領域」と補正し、補正前の請求項１の「前記第２導電型の領域の上側の第１導電型の領域」を、補正後の請求項１の「前記カソード領域の上側の第１導電型のアノード領域」と補正し、補正前の請求項１の「前記第２導電型の領域と前記第１導電型の領域の間の、少なくとも一層からなる中間領域であって、第１導電型又は第２導電型であり且つ前記第１導電型の領域又は前記第２導電型の領域よりも不純物濃度が低い中間領域」を、補正後の請求項１の「前記カソード領域と前記アノード領域の間の、少なくとも一層からなる中間領域であって、第１導電型又は第２導電型であり且つ前記アノード領域又は前記カソード領域よりも不純物濃度が低い中間領域」と補正し、補正前の請求項１の「前記深いトレンチは、絶縁性物質のライナーを備え且つ前記基板と前記第２導電型の領域との接合部よりも深く前記基板内に延在している」を、補正後の請求項１の「前記深いトレンチは、絶縁性物質のライナーを備え且つ前記基板と前記カソード領域との接合部よりも深く前記基板内に延在している」と補正することにより、限定的に減縮したものであるから、補正事項１は、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１は特許法第１７条の２第４項に規定する要件を満たす。
　また、補正された事項は、本願の願書に最初に添付した明細書（以下、本願の願書に最初に添付した明細書及び図面を、各々「当初明細書」及び「当初図面」といい、これらをまとめて「当初明細書等」という。）の特許請求の範囲及び当初図面の図１等に記載されているものと認められるから、補正事項１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たす。
　
（２）補正事項２について
　補正事項２は、補正前の請求項４の「前記第１導電型の領域」を、補正後の請求項４の「前記アノード領域」と補正することにより、限定的に減縮したものであるから、補正事項２は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項２は特許法第１７条の２第４項に規定する要件を満たす。
　また、補正された事項は、当初明細書の特許請求の範囲及び当初図面の図１等に記載されているものと認められるから、補正事項２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項２は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（３）補正事項３について
　補正事項３は、補正前の請求項９の「前記第２導電型の領域」を、補正後の請求項９の「前記カソード領域」と補正することにより、限定的に減縮したものであるから、補正事項３は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項３は特許法第１７条の２第４項に規定する要件を満たす。
　また、補正された事項は、当初明細書の特許請求の範囲及び当初図面の図１等に記載されているものと認められるから、補正事項３は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項３は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（４）補正事項４について
　補正事項４は、補正前の請求項１１の「前記第１導電型の領域」を、補正後の請求項１１の「前記アノード領域」と補正することにより、限定的に減縮したものであるから、補正事項４は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項４は特許法第１７条の２第４項に規定する要件を満たす。
　また、補正された事項は、当初明細書の特許請求の範囲及び当初図面の図１等に記載されているものと認められるから、補正事項４は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項４は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（５）補正事項５について
　補正事項５は、補正前の請求項１３の「（２）前記基板にイオンを注入して第２導電型の層を形成するステップ」を、補正後の請求項１３の「（２）前記基板にイオンを注入して第２導電型のカソード領域を形成するステップ」と補正し、補正前の請求項１３の「（３）前記第２導電型領域上にシリコンをエピタキシャル成長させて前記第２導電型の層よりも不純物濃度が低い中間層を形成するステップ」を、補正後の請求項１３の「（３）前記カソード領域上にシリコンをエピタキシャル成長させて前記カソード領域よりも不純物濃度が低い中間層を形成するステップ」と補正し、補正前の請求項１３の「（４）前記中間層の上に所定のマスクを付し、次いで、エッチングして、少なくとも１対の、前記基板と前記第２導電型の層との接合部よりも深く前記基板内に延在する深いトレンチを形成するステップ」を、補正後の請求項１３の「（４）前記中間層の上に所定のマスクを付し、次いで、エッチングして、少なくとも１対の、前記基板と前記カソード領域との接合部よりも深く前記基板内に延在する深いトレンチを形成するステップ」と補正し、補正前の請求項１３の「（７）前記中間層の上部にイオンを注入して第１導電型の領域を形成するステップ」を、補正後の請求項１３の「（７）前記中間層の上部にイオンを注入して第１導電型のアノード領域を形成するステップ」と補正することにより、限定的に減縮したものであるから、補正事項５は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項５は特許法第１７条の２第４項に規定する要件を満たす。
　また、補正された事項は、当初明細書の特許請求の範囲及び当初図面の図１等に記載されているものと認められるから、補正事項５は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項５は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（６）補正目的の適否、及び新規事項の追加の有無についてのまとめ
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かについて、更に検討する。
　
４．独立特許要件についての検討
（１）補正後の発明
　本願の本件補正後の請求項１〜１６に係る発明は、本件補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜１６に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される上記１．の「（補正後）」の箇所に記載したとおりのものである。
　
（２）引用刊行物に記載された発明
（２−１）本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開昭６３−２４８１４７号公報（以下「引用例」という。）には、第１図〜第４図と共に次の記載がある（下線は当合議体にて付加したものである。）。
　
ａ．「Ａ．産業上の利用分野
　本発明は所要の配線層が形成される半導体装置に関し、特に、その配線技術に特徴を有する半導体装置である。」（１ページ左下欄１０行〜１３行）
　
ｂ．「Ｄ．発明が解決しようとする問題点
　第４図に示すように、フィールド酸化膜１０２上にＡｌ配線層１０５を形成することで、仮に基板上にＡｌ配線層を直接形成する場合よりも、その配線容量を小さくすることが可能である。
　しかしながら、最近の微細化の傾向に従い、そのスケールダウンが進んだ場合には、フィールド酸化膜１０２上にＡｌ配線層１０５を形成したときであってもその配線容量が問題となる。
　すなわち、半導体装置の集積度を向上させた場合、配線層の線幅は細くなり、且つ配線を引き回す必要性から配線の長さｌは長くなる。一般に、配線による動作の遅延量τは、その長さｌの自乗に比例し、且つ配線容量Ｃや抵抗Ｒの値に比例することが知られているが、上述のように微細化によって配線層の線幅が細くなって抵抗Ｒの値が増大し、さらに配線の引き回しによって長さｌの値が大きくなったとき、遅延量τを小さくするためには容量Ｃの値を小さくする必要が生ずることになる。しかし、上述のようなフィールド酸化膜１０２は、スケールダウンによってはその厚みが薄くなり、ますます十分な寄生容量の低減を図ることが困難である。
　また、さらに選択酸化法により形成されるフィールド酸化膜１０２には、第４図に示すように、バーズビーク１０６の発達によりそれだけフィールド酸化膜１０２の領域が拡がることになる。このため素子形成のための領域が狭められることになり、高集積化に不利である。
　さらに、選択酸化法によってフィールド酸化膜を形成する場合、一般に高温の酸化処理が必要であるが、これも高集積化に不利である。また、トレンチアイソレーション部１０３を形成するものにおいては、そのプロセスの簡略化も望まれている。
　そこで、本発明は上述の問題点に鑑み、配線容量の低減等を図り、高集積化を容易になし得るような半導体装置の提供を目的とする。」（２ページ左上欄６行〜左下欄４行）
　
ｃ．「Ｇ．実施例
　本発明の好適な実施例を図面を参照しながら説明する。
　まず、実施例の半導体装置の構造について、第１図を参照しながら説明する。
　
本実施例の半導体装置は、第１図に示すように、Ｐ型のシリコン基板１０上にＮ
＋
型の埋め込み層１１が積層されており、このＮ
＋
型の埋め込み層１１上にはＮ型のエピタキシャル成長層１２が積層されている。このような積層構造を有する基板に対して、本実施例の半導体装置は、特にその表面から溝が形成されている。すなわち、第１図に示すように、絶縁物であるシリコン酸化層を充填した溝として、配線層下部溝１および素子分離溝３が形成されている。そして、この配線層下部溝１の上部にはその配線容量が低減されるＡｌ配線層２がパターニングされて配設されている
　
上記配線層下部溝１は、上記Ａｌ配線層２の配線容量の低減を図るための絶縁物が充填された溝であって、例えばＲＩＥ（反応性イオンエッチング）法等の異方性エッチングにより表面から上記Ｐ型のシリコン基板１０に至る深さを以て形成されている。この深さは例えば４〜７μｍ程度の深さとすることができる。充填される絶縁物は例えばシリコン酸化物であるが、シリコン窒化物やＳＯＧ（スピン・オン・ガラス）層あるいは他の絶縁層物等を用いても良く、誘電率の低い材料が寄生容量の低減に有効である。
　
ｄ．「
また、素子分離溝３は、エミッタ領域やベース領域等の各領域が形成される素子形成領域４を取り囲むように形成されており、上記配線層下部溝１は、その素子形成領域４以外の領域で当該素子分離溝３の間に挟まれ若しくは延在されて配置されている。この素子分離溝３は、素子形成領域４の各素子を電気的に分離するために形成されるものであり、後述するように上記配線層下部溝１と同時に形成することが可能である。
　
ｅ．「また、本実施例の半導体装置は、上述の配線層下部溝１と素子分離溝３を同じプロセスで形成することができ、素子分離溝３の一部を配線層下部溝１とすることができる。このため、そのプロセスは容易なものとなり、マスクずれ等の弊害は未然に防止され得る。
　次に、第２図を参照しながら、バイポーラトランジスタ素子の場合のレイアウトの例について説明する。
　第２図に示すように、一対のバイポーラトランジスタが半導体基板２１上に形成されており、それぞれコレクタ端子２２，２２、エミッタ端子２３，２３、ベース端子２４，２４を有している。そして、エミッタ端子２３，２３およびコレクタ端子２２，２２を囲むように絶縁物が充填された素子分離溝２５，２５が形成されており、上記エミッタ端子２３，２３およびコレクタ端子２２，２２にそれぞれ接続するようにＡｌ配線層２６，２６がパターニングされている。」（３ページ右下欄１０行〜４ページ左上欄８行）
　
ｆ．「次に、本実施例の半導体装置をより明確に説明するために、第３図ａ〜第３図ｅを参照しながら、その製造方法について説明する。
（ａ）　まず、第３図ａに示すように、Ｐ型のシリコン基板３１上にＮ
＋
型の埋め込み層３２およびＮ型のエピタキシャル成長層３３を積層したものに対して、例えばＲＩＥ法により素子分離溝３４および配線層下部溝３５を同時に同じマスクを用いて形成する。この素子分離溝３４により囲まれた領域はトランジスタ等の素子形成領域として機能する。また上記配線層下部溝３５にはＡｌ配線層がパターニングされて形成され、その配線容量は低減される。これら素子分離溝３４および配線層下部溝３５の深さはＰ型のシリコン基板３１にまで達し、例えば４〜７μｍ程度にすることができる
（ｂ）　続いて、素子分離溝３４および配線層下部溝３５の底部にはＰ
＋
型の不純物領域３６が形成され、さらに第３図ｂに示すように、上記素子分離溝３４および配線層下部溝３５に絶縁物としてシリコン酸化物が充填される。シリコン酸化物の充填は、例えば所謂ＴＥＯＳ分解を用いて行うことができ、このＴＥＯＳ分解により細い溝に対しても十分にシリコン酸化物が充填される。第３図ｂでは、全面にシリコン酸化物層３７を形成したところを示している
　
なお、素子分離溝３４および配線層下部溝３５に充填する絶縁物としては、シリコン窒化物でも良く、ＳＯＧ等の絶縁物でも良い。また、誘電率の低い方が寄生容量を小さくできる。また、多結晶シリコン層を組み合わせたもので充填しても良い
（ｃ）　上記シリコン酸化物層３７の形成後、第３図ｃに示すように、全面をエッチバックする。このエッチバックによって表面に露出する上記配線層下部溝３５のパターンは、後で形成するＡｌ配線層のパターンに沿ったものとなる。
（ｄ）　
次に、ＣＶＤ法や酸化によって、およそ４０００Å以下の薄いフィールド領域３８が形成され、上記素子分離溝３４に取り囲まれた領域には、図示を省略するがトランジスタや抵抗あるいはダイオード等の素子が形成される
　
そして、第３図ｄに示すように、上記フィールド領域３８の素子形成領域上部が開口されてコンタクトホール３９が形成され、全面にＡｌ配線となるＡｌ層４０が形成される
（ｅ）　このようなＡｌ層４０の形成後、第３図ｅに示すように、そのＡｌ層４０がパターニングされてＡｌ配線層４１が形成される。このＡｌ配線層４１の一部は上記コンタクトホール３９を介して素子形成領域と接続するが、上記配線層下部溝３５上にも当該Ａｌ配線層４１は配設され、このようにＡｌ配線層４１が配線層下部溝３５の上部に形成されることから、当該Ａｌ配線層４１の配線容量は低減され、その遅延量τは十分に小さなものとなる。」（４ページ右上欄８行〜５ページ左上欄３行）
　
ｇ．「また、上述のように、本実施例の半導体装置では、選択酸化法によるフィールド酸化膜が形成されず、素子間の分離は、主に素子分離溝３４によって行われる。このため半導体基板を高温で処理する工程が減ることになり、低温で処理できることからプロセス上有利である。また、バーズビークも形成されず、フィールド面積が縮小化され、素子の高集積化に有利となる。
　なお、上述の実施例においては、主にバイポーラトランジスタについて説明したが、これに限定されずＣＭＯＳやＭＯＳトランジスタ等のデバイスを有する半導体装置にも適用することができることは勿論である。
また、素子形成領域にはトランジスタの他、抵抗や容量さらにダイオード等の各素子を形成することができる
　
（２−２）ここにおいて、上記ｆ．に記載された製造方法は、第３図を用いて説明されているが、上記ｆ．の「次に、本実施例の半導体装置をより明確に説明するために、第３図ａ〜第３図ｅを参照しながら、その製造方法について説明する。」という記載から、当該製造方法が第１図に記載された半導体装置の製造方法であることが明らかであることを勘案すると、上記ｆ．の「（ｄ）　次に、ＣＶＤ法や酸化によって、およそ４０００Å以下の薄いフィールド領域３８が形成され、上記素子分離溝３４に取り囲まれた領域には、図示を省略するがトランジスタや抵抗あるいはダイオード等の素子が形成される。」という記載から、引用例には、第１図における「Ｐ型のシリコン基板１０」上の「素子分離溝３」に取り囲まれた「素子形成領域４」にダイオードを形成することが記載されているものと認められる。
　
（２−３）以上を総合すると、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　「Ｐ型のシリコン基板１０上の素子分離溝３に取り囲まれた素子形成領域４に形成されたダイオードであって、前記Ｐ型のシリコン基板１０上に積層されたＮ＋型の埋め込み層１１と、前記Ｎ＋型の埋め込み層１１上に積層されたＮ型のエピタキシャル成長層１２とを含み、前記素子分離溝３は、シリコン酸化物からなる絶縁物が充填された溝であり、かつ、表面から前記Ｐ型のシリコン基板１０に至る深さをもって形成されていることを特徴とするダイオード。」
　
（３）補正発明と引用発明との対比
（３−１）補正発明と引用発明とを対比する。
　引用発明の「Ｐ型」は、補正発明の「第１導電型」に相当し、引用発明の「Ｎ型」及び「Ｎ＋型」は、補正発明の「第２導電型」に相当する。
　また、引用発明の「Ｐ型のシリコン基板１０」及び「素子分離溝３」は、各々補正発明の「第１導電型の基板」及び「深いトレンチ」に相当する。
　そして、引用発明は、「素子分離溝３に取り囲まれた素子形成領域４に形成されたダイオード」であり、「素子形成領域４に形成されたダイオード」が、「素子分離溝３に取り囲まれ」ている構成となっているから、引用発明の「ダイオード」が１対の「素子分離溝３」の間に形成されていることは明らかである。
　したがって、引用発明の「Ｐ型のシリコン基板１０上の素子分離溝３に取り囲まれた素子形成領域４に形成されたダイオード」は、補正発明の「第１導電型の基板上であって、１対の深いトレンチの間に形成されたダイオード」に相当する。
　
（３−２）引用発明の「前記Ｐ型のシリコン基板１０上に積層されたＮ＋型の埋め込み層１１」と補正発明の「前記基板上の第２導電型のカソード領域」とは、「前記基板上の第２導電型の領域」である点で一致する。
　また、引用発明の「前記Ｎ＋型の埋め込み層１１上に積層されたＮ型のエピタキシャル成長層１２」と補正発明の「前記カソード領域と前記アノード領域の間の、少なくとも一層からなる中間領域であって、第１導電型又は第２導電型であり且つ前記アノード領域又は前記カソード領域よりも不純物濃度が低い中間領域」とは、「前記第２導電型の領域の上の、少なくとも一層からなる領域であって、第１導電型又は第２導電型であり且つ前記第２導電型の領域よりも不純物濃度が低い領域」である点で一致する。
　
（３−３）引用発明は、「前記素子分離溝３は、」「表面から前記Ｐ型のシリコン基板１０に至る深さをもって形成されている」のであるから、引用発明の「前記素子分離溝３」が、「Ｐ型のシリコン基板１０」と「前記Ｐ型のシリコン基板１０上に積層されたＮ＋型の埋め込み層１１」とにより構成されるｐｎ接合部に至る深さとなるように形成されていることが明らかである。
　そして、「前記素子分離溝３」を、「Ｐ型のシリコン基板１０」と「前記Ｐ型のシリコン基板１０上に積層されたＮ＋型の埋め込み層１１」とにより構成されるｐｎ接合部とちょうど等しい深さとすることは技術的に困難である点、並びに引用例の第１図及び第３図から「前記素子分離溝３」が上記ｐｎ接合部よりも深く形成されていることが見て取れる点を勘案すると、引用発明においては、「前記素子分離溝３」が、「前記Ｐ型のシリコン基板１０」と「前記Ｐ型のシリコン基板１０上に積層されたＮ＋型の埋め込み層１１」とにより構成されるｐｎ接合部よりも深く「前記Ｐ型のシリコン基板１０」内に延在しているものと認められる。
　また、引用発明の「シリコン酸化物からなる絶縁物」が絶縁性物質であることは自明である。
　したがって、引用発明の「前記素子分離溝３は、シリコン酸化物からなる絶縁物が充填された溝であり、かつ、表面から前記Ｐ型のシリコン基板１０に至る深さをもって形成されている」という構成と、補正発明の「前記深いトレンチは、絶縁性物質のライナーを備え且つ前記基板と前記カソード領域との接合部よりも深く前記基板内に延在している」という構成とは、「前記深いトレンチは、絶縁性物質を備え且つ前記基板と前記第２導電型の領域との接合部よりも深く前記基板内に延在している」構成である点で一致する。
　
（３−４）したがって、補正発明と引用発明とは、
　「第１導電型の基板上であって、１対の深いトレンチの間に形成されたダイオードであって、
前記基板上の第２導電型の領域と、
前記第２導電型の領域の上の、少なくとも一層からなる領域であって、第１導電型又は第２導電型であり且つ前記第２導電型の領域よりも不純物濃度が低い領域と、
を含み、前記深いトレンチは、絶縁性物質を備え且つ前記基板と前記第２導電型の領域との接合部よりも深く前記基板内に延在しているダイオード。」
　
　である点で一致し、以下の点で相違する。
　
（相違点１）
　補正発明は、「前記基板上の第２導電型の領域」が「カソード領域」であり、「前記カソード領域の上側の第１導電型のアノード領域」を備え、「前記第２導電型の領域の上の、少なくとも一層からなる領域であって、第１導電型又は第２導電型であり且つ前記第２導電型の領域よりも不純物濃度が低い領域」が「前記カソード領域と前記アノード領域の間の、少なくとも一層からなる中間領域であって、第１導電型又は第２導電型であり且つ前記アノード領域又は前記カソード領域よりも不純物濃度が低い中間領域」であるのに対して、引用発明はそのような構成を備えることが特定されていない点。
　
（相違点２）
　補正発明は、「前記深いトレンチは、絶縁性物質のライナーを備え」るものであるのに対して、引用発明は、「前記素子分離溝３は、シリコン酸化物からなる絶縁物が充填された溝であり」、補正発明のように、「絶縁性物質のライナー」を備えることが特定されていない点。
　
（４）相違点についての当審の判断
（４−１）相違点１について
（４−１−１）一般に、素子分離領域に囲まれた領域にダイオードを形成するに際して、第１導電型の基板上の第２導電型のカソード領域と、前記カソード領域の上側の第１導電型のアノード領域と、前記カソード領域と前記アノード領域の間の中間領域であって、第２導電型であり且つ前記カソード領域よりも不純物濃度が低い中間領域とを備えた構造とすることは、例えば、本願の優先権主張の日前に日本国内において頒布された刊行物である以下の周知例１にも記載されているように、当業者における周知技術である。
　
ａ．周知例１：特開平９−１７９６１号公報
　
　上記周知例１には、図１及び２とともに、次の記載がある。
　「【００１８】
【実施例】
図１及び図２はそれぞれ本発明の一実施例を示す回路図及び半導体チップの断面図である
【００１９】この実施例は、
シリコンでなるｐ
−
型半導体基体１１にｎ
−
型半導体層１５をエピタキシャル成長した半導体基板（素子分離酸化膜１３および分離用ｐ
＋
型埋込領域１４で区画された素子形成領域には、ｐ
−
型半導体基体１１とｎ
−
型半導体層１５との界面近傍にｎ
＋
型埋込層１２が設けられている。）
前述の半導体基板の表面部の第２のｎ
−
型半導体層１５ｅ（ｎ
＋
型埋込層１２ｂ及びｎ
＋
型引出領域１７ｂに連結）を第１の電源配線（８）に接続し、第２のｎ
−
型半導体層１５ｅに形成される第２のｐ
＋
型拡散層１６ｄを出力信号端子１ａに接続してなる第１の保護ダイオード３ａと
【００２０】
ｎ
−
型半導体層１５ａ〜１５ｇは全て同一のエピタキシャル工程で形成されたものであり
　
　上記記載から、当該周知例１には、「素子分離酸化膜１３」に囲まれた領域にダイオードを形成するに際して、「ｐ−型半導体基体１１」上のカソード領域「ｎ＋型埋込層１２ｂ」と、前記カソード領域「ｎ＋型埋込層１２ｂ」の上側のアノード領域「第２のｐ＋型拡散層１６ｄ」と、前記カソード領域「ｎ＋型埋込層１２ｂ」と前記アノード領域「第２のｐ＋型拡散層１６ｄ」の間の中間領域「第２のｎ−型半導体層１５ｅ」であって、ｎ型であり且つ前記カソード領域「ｎ＋型埋込層１２ｂ」よりも不純物濃度が低い中間領域「第２のｎ−型半導体層１５ｅ」とを備えた構造とすることが記載されているものと認められる。
　
（４−１−２）したがって、引用発明に接した当業者であれば、引用発明において、「Ｐ型のシリコン基板１０上の素子分離溝３に取り囲まれた素子形成領域４」にダイオードを形成するに際し、上記周知技術を適用し、第１導電型の基板上の第２導電型のカソード領域と、前記カソード領域の上側の第１導電型のアノード領域と、前記カソード領域と前記アノード領域の間の中間領域であって、第２導電型であり且つ前記カソード領域よりも不純物濃度が低い中間領域とを備えた構造とすること、すなわち、引用発明において、「前記Ｐ型のシリコン基板１０上に積層されたＮ＋型の埋め込み層１１」を「カソード領域」とし、「Ｎ＋型の埋め込み層１１」の上側のＰ型のアノード領域を設け、前記カソード領域と前記アノード領域の間の中間領域であって、Ｎ型であり且つ前記カソード領域よりも不純物濃度が低い中間領域である「Ｎ型のエピタキシャル成長層１２」を備えた構造とすることは、容易になし得たことである。
　そして、引用発明において、「前記Ｐ型のシリコン基板１０上に積層されたＮ＋型の埋め込み層１１」を「カソード領域」とし、「Ｎ＋型の埋め込み層１１」の上側のＰ型のアノード領域を設け、前記カソード領域と前記アノード領域の間の中間領域であって、Ｎ型であり且つ前記カソード領域よりも不純物濃度が低い中間領域である「Ｎ型のエピタキシャル成長層１２」を備えた構造とすれば、補正発明のように、「前記基板上の第２導電型の領域」が「カソード領域」であり、「前記カソード領域の上側の第１導電型のアノード領域」を備え、「前記第２導電型の領域の上の、少なくとも一層からなる領域であって、第１導電型又は第２導電型であり且つ前記第２導電型の領域よりも不純物濃度が低い領域」が「前記カソード領域と前記アノード領域の間の、少なくとも一層からなる中間領域であって、第１導電型又は第２導電型であり且つ前記アノード領域又は前記カソード領域よりも不純物濃度が低い中間領域」である構造となることは明らかであるから、相違点１は当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−２）相違点２について
（４−２−１）引用発明は、「前記素子分離溝３」が「シリコン酸化物からなる絶縁物が充填された」ものであるから、引用発明も、「前記素子分離溝３」が「シリコン酸化物からなる絶縁物」で覆われて（ライニングされて）おり、補正発明のように、「前記深いトレンチは、絶縁性物質のライナーを備え」ているものと認められる。
　したがって、相違点２は実質的なものではない。
　
（４−２−２）また、仮に、引用発明が、補正発明のように、「前記深いトレンチは、絶縁性物質のライナーを備え」ているとまではいえず、相違点２が実質的なものであったとしても、一般に、素子分離のための溝を絶縁物で充填するに際して、充填に先立ってライナーを設けることは、例えば本願の優先権主張の日前に日本国内において頒布された刊行物である以下の周知例２及び３にも記載されているように、当業者における周知技術である。
　
ａ．周知例２：特開２００１−１７６８３９号公報
　
　上記周知例２には、図４及び５と共に以下の記載がある。
　「【００２３】そして、図４（ｄ） に示すように、レジスト１４の窓１４ａを通して窒化シリコン膜１３とパッド酸化膜１２を炭化フッ素系ガスを用いてエッチングしてシリコン基板１１の一部を露出した後に、
例えば塩素と酸素の混合ガスを用いてシリコン基板１１をエッチングして素子分離用溝１６を形成する。そして、レジスト１４を溶剤により除去した後に、素子分離用溝１６の内面を熱酸してライナー酸化膜１７を形成する
【００２４】
次に、図５（ａ）に示すように、素子分離用溝１６の中と窒化シリコン膜１３の上に、素子分離用溝１６の深さよりも厚いＳｉＯ
２
よりなる埋込酸化膜１８をＣＶＤ法によって形成する。
　
ｂ．周知例３：特開平１１−２６０９０５公報
　
　上記周知例３には、以下の記載がある。
　「【請求項１】溝分離方式の半導体装置の製造方法において、
シリコン基板上にパッド酸化膜を形成し、
前記パッド酸化膜上にシリコン窒化膜を形成し、
前記シリコン窒化膜、前記パッド酸化膜、前記シリコン基板の所定領域を順次エッチングして溝を形成し、
前記溝にシリコン酸化物を埋め込み
前記溝に埋め込まれたシリコン酸化物の表面部を、溝の中央部分より周縁部分が高い所定形状に形成し、
前記シリコン窒化膜をエッチングにより除去し、
ウエットエッチングにより前記パッド酸化膜を除去すると共に前記溝に埋め込まれているシリコン酸化物の前記シリコン基板上に突出している部分を実質的に除去する、
ことを特徴とする、半導体装置の製造方法。」
　「【請求項８】
前記溝内にシリコン酸化物を埋め込む工程は、前記溝の内面及び前記シリコン窒化膜の表面を被覆するライナー膜を形成し、該ライナー膜が形成された溝内に、シリコン酸化物を埋め込む工程からなり
前記所定形状を形成する工程は、前記ライナー膜と前記シリコン酸化物を、前記ライナー膜のエッチングレートの方が低くなるように、エッチングする工程から構成される、
ことを特徴とする、請求項１に記載の半導体装置の製造方法。」
　
（４−２−３）したがって、当該周知技術に鑑みれば、引用発明において、「前記素子分離溝３」を形成するに当たり、「シリコン酸化物からなる絶縁物」の充填に先立って、ライナーを設けることは、当業者が容易になし得たことである。
　よって、仮に相違点２が実質的なものであったとしても、当該相違点２は当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−３）相違点についての判断のまとめ
　以上のとおりであるから、補正発明は、周知技術を勘案することにより引用発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、補正発明は、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
（５）独立特許要件についてのまとめ
　本件補正は、補正後の請求項１に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定のむすび
　本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
第３．本願発明
　平成２０年９月９日に提出された手続補正書による補正は、上記のとおり却下されたので、本願の請求項１〜１６に係る発明は、平成１９年５月２２日に提出された手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜１６に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．の「（補正前）」の箇所に記載したとおりのものであり、再掲すると次のとおりである。
　
　「【請求項１】第１導電型の基板上であって、１対の深いトレンチの間に形成されたダイオードであって、
前記基板上の第２導電型の領域と、
前記第２導電型の領域の上側の第１導電型の領域と、
前記第２導電型の領域と前記第１導電型の領域の間の、少なくとも一層からなる中間領域であって、第１導電型又は第２導電型であり且つ前記第１導電型の領域又は前記第２導電型の領域よりも不純物濃度が低い中間領域と、
を含み、前記深いトレンチは、絶縁性物質のライナーを備え且つ前記基板と前記第２導電型の領域との接合部よりも深く前記基板内に延在しているダイオード。」
　
第４．引用刊行物に記載された発明
　本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開昭６３−２４８１４７号公報（引用例）には、上記第２．４．（２）に記載したとおりの事項及び発明（引用発明）が記載されているものと認められる。
　
第５．本願発明と引用発明との対比
１．本願発明と引用発明とを対比する。
　引用発明の「Ｐ型」は、本願発明の「第１導電型」に相当し、引用発明の「Ｎ型」及び「Ｎ＋型」は、本願発明の「第２導電型」に相当する。
　また、引用発明の「Ｐ型のシリコン基板１０」及び「素子分離溝３」は、各々本願発明の「第１導電型の基板」及び「深いトレンチ」に相当する。
　そして、引用発明は、「素子分離溝３に取り囲まれた素子形成領域４に形成されたダイオード」であり、「素子形成領域４に形成されたダイオード」が、「素子分離溝３に取り囲まれ」ている構成となっているから、引用発明の「ダイオード」が１対の「素子分離溝３」の間に形成されていることは明らかである。
　したがって、引用発明の「Ｐ型のシリコン基板１０上の素子分離溝３に取り囲まれた素子形成領域４に形成されたダイオード」は、本願発明の「第１導電型の基板上であって、１対の深いトレンチの間に形成されたダイオード」に相当する。
　
２．引用発明の「前記Ｐ型のシリコン基板１０上に積層されたＮ＋型の埋め込み層１１」は、本願発明の「前記基板上の第２導電型の領域」に相当する。
　また、引用発明の「前記Ｎ＋型の埋め込み層１１上に積層されたＮ型のエピタキシャル成長層１２」と本願発明の「前記第２導電型の領域と前記第１導電型の領域の間の、少なくとも一層からなる中間領域であって、第１導電型又は第２導電型であり且つ前記第１導電型の領域又は前記第２導電型の領域よりも不純物濃度が低い中間領域」とは、「前記第２導電型の領域の上の、少なくとも一層からなる領域であって、第１導電型又は第２導電型であり且つ前記第１導電型の領域又は前記第２導電型の領域よりも不純物濃度が低い領域」である点で一致する。
　
３．引用発明は、「前記素子分離溝３は、」「表面から前記Ｐ型のシリコン基板１０に至る深さをもって形成されている」のであるから、引用発明の「前記素子分離溝３」が、「Ｐ型のシリコン基板１０」と「前記Ｐ型のシリコン基板１０上に積層されたＮ＋型の埋め込み層１１」とにより構成されるｐｎ接合部に至る深さとなるように形成されていることが明らかである。
　そして、「前記素子分離溝３」を、「Ｐ型のシリコン基板１０」と「前記Ｐ型のシリコン基板１０上に積層されたＮ＋型の埋め込み層１１」とにより構成されるｐｎ接合部とちょうど等しい深さとすることは技術的に困難である点、並びに引用例の第１図及び第３図から「前記素子分離溝３」が上記ｐｎ接合部よりも深く形成されていることが見て取れる点を勘案すると、引用発明においては、「前記素子分離溝３」が、「前記Ｐ型のシリコン基板１０」と「前記Ｐ型のシリコン基板１０上に積層されたＮ＋型の埋め込み層１１」とにより構成されるｐｎ接合部よりも深く「前記Ｐ型のシリコン基板１０」内に延在しているものと認められる。
　また、引用発明の「シリコン酸化物からなる絶縁物」が絶縁性物質であることは自明である。
　したがって、引用発明の「前記素子分離溝３は、シリコン酸化物からなる絶縁物が充填された溝であり、かつ、表面から前記Ｐ型のシリコン基板１０に至る深さをもって形成されている」という構成と、本願発明の「前記深いトレンチは、絶縁性物質のライナーを備え且つ前記基板と前記第２導電型の領域との接合部よりも深く前記基板内に延在している」という構成とは、「前記深いトレンチは、絶縁性物質を備え且つ前記基板と前記第２導電型の領域との接合部よりも深く前記基板内に延在している」点で一致する。
　
４．したがって、本願発明と引用発明とは、
　「第１導電型の基板上であって、１対の深いトレンチの間に形成されたダイオードであって、
前記基板上の第２導電型の領域と、
前記第２導電型の領域の上の、少なくとも一層からなる領域であって、第１導電型又は第２導電型であり且つ前記第１導電型の領域又は前記第２導電型の領域よりも不純物濃度が低い領域と、
を含み、前記深いトレンチは、絶縁性物質を備え且つ前記基板と前記第２導電型の領域との接合部よりも深く前記基板内に延在しているダイオード。」
　
　である点で一致し、以下の点で相違する。
　
（相違点３）
　本願発明は、「前記第２導電型の領域の上側の第１導電型の領域」を備え、「前記第２導電型の領域の上の、少なくとも一層からなる領域であって、第１導電型又は第２導電型であり且つ前記第１導電型の領域又は前記第２導電型の領域よりも不純物濃度が低い領域」が「前記第２導電型の領域と前記第１導電型の領域の間の、少なくとも一層からなる中間領域であって、第１導電型又は第２導電型であり且つ前記第１導電型の領域又は前記第２導電型の領域よりも不純物濃度が低い中間領域」であるのに対して、引用発明はそのような構成を備えることが特定されていない点。
　
（相違点４）
　本願発明は、「前記深いトレンチは、絶縁性物質のライナーを備え」るものであるのに対して、引用発明は、「前記素子分離溝３は、シリコン酸化物からなる絶縁物が充填された溝であり」、本願発明のように、「絶縁性物質のライナー」を備えることが特定されていない点。
　
第６．相違点についての当審の判断
１．相違点３について
（１）一般に、素子分離領域に囲まれた領域にダイオードを形成するに際して、エピタキシャル成長により形成された半導体領域の表面に、当該半導体領域と反対導電型の不純物拡散領域を設けた構造とすることは、例えば、本願の優先権主張の日前に日本国内において頒布された刊行物である以下の周知例４にも記載されているように、当業者における周知技術である。
　
ａ．周知例４：特公昭４９−２３０７５号公報
　
　上記周知例４には、第１図及び第４図と共に以下の記載がある。
　「以下本発明の方法を図面について説明する。
　はじめに第１図について絶縁膜を利用した単結晶及び多結晶シリコンの選択的気相成長工程を説明する。
　第１図のＡの如く、比抵抗３Ω−ｃｍのＰ型シリコン基体１１の表面に、熱酸化により厚さ約５０００オングストロームの二酸化ケイ素膜１２を形成し、この二酸化ケイ素膜１２をフォトレジスト法によりその一部のみを残して他を除去する（Ｂ図）。
　次に、Ｃ図に示す如くモノシランの熱分解法によってＰ型シリコン基体１１の上に厚さ７μのＮ型気相成長層を形成する。
この時二酸化ケイ素膜のないＰ型シリコン基体の露出面上には、比抵抗約１Ω−ｃｍのＮ型単結晶シリコン１３をエピタキシャル成長させ、二酸化ケイ素膜上には比抵抗１０Ω−ｃｍの多結晶シリコン１４を同時に析出させる。
　「第４図は本発明の方法によつて製造された半導体装置を示すもので、４１はＰ型半導体基体、４２は基体上に形成された気相成長層、４３は気相成長層上に形成された二酸化ケイ素膜等の絶縁保護膜層、気相成長層内の４４−Ｉ，４４−ＩＩ，４４−ＩＩＩはＮ型単結晶気相成長層、４５は二酸化ケイ素膜４７の上に成長した多結晶半導体層を示している。
側面を多結晶層に取り囲まれ、下面をＰ型導体に接したＮ型気相成長層中には、回路素子が形成されており、図示の例では領域４４−Ｉにはトランジスタ、領域４４−ＩＩにはダイオードが、さらに領域４４−ＩＩＩには抵抗が作られ、各素子には素子間を接続するための電極４６が形成されている
　
以上の構成において重要な事柄は、Ｎ型気相成長層４４−Ｉ，４４−ＩＩ，４４−ＩＩＩがそれぞれ下面のＰＮ接合と、側面を包囲する多結晶との間の接合の絶縁特性により電気的に分離されている点にある
　
　上記記載と第４図とから、上記周知例４には、「多結晶半導体層４７」に囲まれた領域において、エピタキシャル成長により形成された「Ｎ型気相成長層４４−ＩＩ」の表面に、Ｐ型不純物拡散領域を設けたダイオードが記載されているものと認められる。
　
（２）したがって、引用発明に接した当業者であれば、引用発明において、「Ｐ型のシリコン基板１０上の素子分離溝３に取り囲まれた素子形成領域４」にダイオードを形成するに際し、上記周知技術を適用し、エピタキシャル成長により形成された半導体領域の表面に、当該半導体領域と反対導電型の不純物拡散領域を設けた構造とすること、すなわち、引用発明において、「前記Ｎ＋型の埋め込み層１１上に積層されたＮ型のエピタキシャル成長層１２」の表面にＰ型の不純物拡散領域を設ける構造とすることは、容易になし得たことである。
　そして、引用発明において、「前記Ｎ＋型の埋め込み層１１上に積層されたＮ型のエピタキシャル成長層１２」の表面にＰ型の不純物拡散領域を設ける構造とすれば、本願発明のように、「前記第２導電型の領域の上側の第１導電型の領域」を備え、「前記第２導電型の領域の上の、少なくとも一層からなる領域であって、第１導電型又は第２導電型であり且つ前記第１導電型の領域又は前記第２導電型の領域よりも不純物濃度が低い領域」が「前記第２導電型の領域と前記第１導電型の領域の間の、少なくとも一層からなる中間領域であって、第１導電型又は第２導電型であり且つ前記第１導電型の領域又は前記第２導電型の領域よりも不純物濃度が低い中間領域」である構造となることは明らかであるから、相違点３は当業者が容易になし得た範囲に含まれる程度のものである。
　
２．相違点４について
　相違点４は、補正発明と引用発明との相違点のうちの「相違点２」と同じである。
　したがって、相違点４は、上記第２．４．（４）（４−２）において検討したとおり、実質的なものではないか、仮に実質的なものであったとしても、当業者が容易になし得た範囲に含まれる程度のものである。
　
３．判断についてのまとめ
　以上のとおりであるから、本願発明は、周知技術を勘案することにより引用発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
第７．むすび
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。