【事件の表示】
　特願２００４−１６７１２７「ＭＯＳ型固体撮像装置」拒絶査定不服審判事件〔平成１７年　２月１０日出願公開，特開２００５−　３９２１９〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，平成１０年３月１９日に出願した特願平１０−７０５３７号の一部を新たな特許出願とした特願２００３−１２９２１３号の一部を更に新たな特許出願としたものであって，平成１８年１１月２９日付けの拒絶理由通知に対して，平成１９年１月３０日に手続補正書及び意見書が提出されたが，平成２０年４月１５日付けで拒絶査定がされ，これに対し，同年５月１９日に拒絶査定不服審判が請求されるとともに，同年６月１８日に手続補正書が提出され，その後，平成２２年７月７日付けで審尋がされ，同年９月１０日に回答書が提出され，さらに，当審において平成２３年１月１３日付けで拒絶理由が通知され，同年３月１８日に手続補正書及び意見書が提出されたものである。
　
２　当審の拒絶理由の要旨
　当審において平成２３年１月１３日付けで通知された拒絶理由（以下「当審拒絶理由」という。）の要旨は，本願の請求項１に係る発明は，引用例１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない，というものである。
　
３　本願発明の内容
　平成２３年３月１８日に提出された手続補正書によれば，本願の特許請求の範囲の請求項１に係る発明（以下「本願発明」という。）は，次のとおりのものである。
　
「【請求項１】
　第１導電型の第１の半導体領域とPN接合を構成する第２導電型の第２の半導体領域と，該第２の半導体領域の光入射側に該第２の半導体領域と接して設けられた第１導電型の第３の半導体領域と，を有する光電変換部と，
　前記第１の半導体領域と接して設けられた第２導電型の第４の半導体領域と，前記光電変換部と前記第４の半導体領域との間の前記第１の半導体領域上の絶縁膜上に配され，前記第２の半導体領域から前記第４の半導体領域へ電荷を転送するためのゲート電極と，を有し，前記第２の半導体領域と前記第４の半導体領域と前記ゲート電極とを含んで構成される転送MOSトランジスタと，
　前記第４の半導体領域をリセットするリセットMOSトランジスタと，
　前記第４の半導体領域がゲートに接続されソースフォロワ増幅回路を構成する増幅MOSトランジスタと，
　を第２導電型の半導体基板に配し，
　前記第２の半導体領域と連続して配される，前記ゲート電極の下部に配された第２導電型の第５の半導体領域を有し，前記第２の半導体領域と第５の半導体領域とで前記転送MOSトランジスタのソースを構成しており，前記ソースはＬＤＤ構造ではなく，
　前記第４の半導体領域の前記ゲート電極側であって，前記ゲート電極のサイドスペーサの下部に，第２導電型で，該第４の半導体領域よりも不純物濃度の低いＬＤＤを構成する第６の半導体領域を有しており，
　前記第４の半導体領域と前記第６の半導体領域とで前記転送MOSトランジスタのＬＤＤ構造のドレインを構成しており，
　前記第２の半導体領域から電荷を読み出す前に前記ドレインにバイアスが印加されるとともに，前記第２の半導体領域から電荷を読み出している時に前記第５の半導体領域は空乏化されていることを特徴とするMOS型固体撮像装置。」
 
４　本願発明の容易想到性について
４−１　引用例の記載と引用発明
（１）引用例の記載
　当審拒絶理由において引用された，本願の出願日前に日本国内において頒布された刊行物である特開昭６４−１４９５８号公報（以下「引用例」という。）には，「固体撮像素子」（発明の名称）について，第１図ないし第５図とともに，次の記載がある（下線は当審で付加。以下同じ。）。
　
ア　埋込みフォトダイオード受光素子の従来技術について
「一般に，固体撮像素子の受光素子としては，Ｎ−Ｐ　接合フォトダイオードが使用されている。
このＮ
−
Ｐ接合フォトダイオードでは，その残像を抑えるために信号読み出し時の読み出し電極下のチャネル電位でフォトダイオードのＮ
−
領域が完全に空乏化するようにＮ
−
領域の不純物濃度を低くしている
　この暗電流を低減する方法として，
フォトダイオードのＮ領域の表面に浅い高濃度のＰ層を形成し，この電位を基準電位に固定して，フォトダイオードのＮ領域を完全空乏化させた場合にも基板表面，すなわち表面のＰ層が空乏化しないようにした埋込みフォトダイオードを受光素子に用いる方法が有効である
　
イ　従来の固体撮像素子について
「第４図は従来の埋込みフォトダイオードを受光素子とする固体撮像素子の一例の単位セルの断面図である。Ｎ型基板１上のＰ型ウェル２内にチャネルストップ領域３，フォトダイオードのＮ型領域４，電荷転送手段のＮ型領域５がそれぞれ形成されており，信号電荷Ａの読出しおよび転送を行なうためのポリシリコン電極６をマスクとしたイオン注入によりフォトダイオード表面に浅いＰ型層７を形成している。」（第２頁左上欄第７行〜第１５行）
　
ウ　第１の実施例について
「第１図は本発明の第１の実施例の単位セルの断面図であり，従来例の第４図に対応するものである。Ｎ型基板１上のＰ型ウェル２内にチャネルストップ領域３，フォトダイオードのＮ型領域４，電荷転送手段のＮ型領域５がそれぞれ形成されており，信号電荷の読出しおよび転送を行うためのポリシリコン電極６をマスクとしたイオン注入によりフォトダイオード表面に浅いＰ型層７を形成している。
　第２図（ａ），（ｂ）は第１図の読出し電極の付近を拡大した図およびその破線部の電位図である。ポリシリコン電極６のフォトダイオードのＮ型領域４上への飛出しの長さＹを，フォトダイオードのＮ型領域４の接合深さＸよりも大きくとることにより，フォトダイオードのＮ型領域４はその読出し電極側の端部で幅が狭くならないようにすることができる。
第２図（ａ）の破線は，第５図と同様にポリシリコン電極６に信号電荷を読出すための，パルス電圧を印加した時のチャネルの最も電位の高い部分を結んだものである
　本実施例は，信号電荷の読出し手段の電極６のフォトダイオードの不純物領域４上への突出し部分を，この不純物領域の接合深さに相当する長さよりも長くすることにより，信号電荷の読出し電極６をマスクとしたイオン注入工程でフォトダイオード表面に形成した逆導電型の浅い不純物層７の端と不純物領域４の端との間隔を，この不純物領域４の厚さに相当する幅よりも広くできるので，この不純物領域の端で，この不純物領域の幅が狭くなることが無く，そのため従来の埋込みフォトダイオードを受光素子とする固体撮像素子で問題となっていた信号電荷の読出しの妨げとなる電位障壁を生じていない。すなわち，フォトダイオードのＮ型領域４はその読出し電極側の端部で幅が狭くなっていないために，
フォトダイオードのＮ型領域４と電荷転送手段のＮ型領域５との間に信号電荷Ａを読出す際に妨げとなる電位障壁を生じていない
　なお，本実施例は信号電荷の転送手段とじてＢＣＣＤを使用した場合の固体撮像素子を示している。」（第２頁右下欄第２行〜第３頁右上欄第２行）
　
エ　ＭＯＳ型固体撮像素子の例について
「第３図は本発明の第２の実施例の単位セルの断面図である。
Ｎ型基板１上のＰ型ウェル２内にチャネルストップ領域３，フォトダイオードのＮ型領域４，電荷転送手段のＮ型領域５がそれぞれ形成されており，信号電荷の読出しを行うためのポリシリコン電極６をマスクとしたイオン注入によりフォトダイオード表面に浅いＰ型層７を形成し，Ｎ型領域５上に信号読出し線の電極８が設けられている
　
本実施例は，ＭＯＳ型固体撮像素子の場合を示している
　
オ　図面について
・第１図には「９　絶縁層」との図番が付されている。また，第１図〜第５図から，当該「絶縁層」は，「Ｐ型ウェル」の上に形成されていることが見て取れる。さらに，第３図から，「Ｎ型領域４」と「電荷転送手段のＮ型領域５」との間の「Ｐ型ウェル」上の「絶縁層９」上に，「ポリシリコン電極６」が形成されていることが見て取れる。
　
（２）記載事項の整理
　以上を整理すると，引用例には次の事項が記載されている。
　
ア　上記（１）エに摘記した，「Ｎ型基板１上のＰ型ウェル２内にチャネルストップ領域３，フォトダイオードのＮ型領域４，電荷転送手段のＮ型領域５がそれぞれ形成されており」との記載及び第３図から，引用例には，「Ｎ型基板１」上に「Ｐ型ウェル」が形成され，当該「Ｐ型ウェル２」が「Ｎ型領域４」及び「電荷転送手段のＮ型領域５」と接していることが示されている。
　
イ　上記（１）ア，イ，エに摘記した記載及び第３図〜第４図からみて，引用例の「第２の実施例」における「フォトダイオード」は，「Ｐ型ウェル２」と「Ｎ型領域４」でＰＮ接合を構成し，表面に「浅いＰ型層７」が形成された「埋込みフォトダイオード」であると理解できる。
　
ウ　上記（１）エ，オから，「ポリシリコン電極６」が「Ｎ型領域４」と「電荷転送手段のＮ型領域５」との間の「Ｐ型ウェル」上の「絶縁層」上に形成され，「信号電荷の読み出しを行うための」ものであることが理解できる。
　
エ　上記（１）ウの，「第２図（ａ）の破線は，第５図と同様にポリシリコン電極６に信号電荷を読出すための，パルス電圧を印加した時のチャネルの最も電位の高い部分を結んだものである」及び「フォトダイオードのＮ型領域４と電荷転送手段のＮ型領域５との間に信号電荷Ａを読出す際に妨げとなる電位障壁を生じていない」との記載，さらに，第２図に照らすと，引用例には，ポリシリコン電極６に信号電荷を読み出すためのパルス電圧を印加すると，信号電荷が「フォトダイオードのＮ型領域４」から，ポリシリコン電極下のＰ型ウェル部分を通って「電荷転送手段のＮ型領域５」に流れることが示されている。そうすると，引用例には，「フォトダイオードのＮ型領域４」と「電荷転送手段のＮ型領域５」と「信号電荷の読み出しを行うためのポリシリコン電極６」とを含んで構成される「電荷転送手段」が記載されており，さらに，「フォトダイオードのＮ型領域４」が「電荷転送手段」のソースを構成していることが理解できる。
　
オ　上記（１）エに摘記した記載及び第３図から，引用例には，「埋込みフォトダイオード」と「電荷転送手段」とを有する「ＭＯＳ型固体撮像素子」が記載されている。また，上記ア〜ウ及び第３図から，「埋込みフォトダイオード」と「電荷転送手段」が「Ｎ型基板１」上に配置されていることは明らかである。
　
（３）引用例に記載された発明
　上記（２）によれば，引用例には次の発明（以下「引用発明」という。）が記載されているものと認められる。
　「Ｐ型ウェル２とＰＮ接合を構成するフォトダイオードのＮ型領域４と，フォトダイオード表面に形成された浅いＰ型層７とを有する埋込みフォトダイオードと，
　Ｐ型ウェル２と接して設けられた電荷転送手段のＮ型領域５と，
フォトダイオードのＮ型領域４と電荷転送手段のＮ型領域５との間のＰ型ウェル２上の絶縁層９上に配置され信号電荷の読み出しを行うためのポリシリコン電極６を有し，
フォトダイオードのＮ型領域４と電荷転送手段のＮ型領域５と信号電荷の読み出しを行うためのポリシリコン電極６とを含んで構成される電荷転送手段と，
　をＮ型基板１上に配し，
　フォトダイオードのＮ型領域４が前記電荷転送手段のソースを構成している，
MOS型固体撮像素子。」
　
４−２　本願発明と引用発明の対比
　本願発明と，引用発明とを対比する。
　
（１）引用発明における「埋込みフォトダイオード」は，本願発明における「光電変換部」に相当し，以下同様に，「電荷転送手段」は「転送MOSトランジスタ」に，「Ｎ型基板１」は「第２導電型の半導体基板」に，「MOS型固体撮像素子」は「MOS型固体撮像装置」に，それぞれ相当する。 
　
（２）引用発明における「Ｐ型ウェル２」は，本願発明における「第１導電型の第１の半導体領域」に相当し，引用発明における「フォトダイオードのＮ型領域４」のうち「浅いＰ型層７」の下部に配された領域は，本願発明における「第２導電型の第２の半導体領域」に相当する。また，引用発明における「浅いＰ型層７」は，本願発明における「第１導電型の第３の半導体領域」に相当する。ここで，引用発明の「浅いＰ型層」は埋込みフォトダイオードの表面に形成された層であるから，本願発明における「第２の半導体領域の光入射側に該第２の半導体領域と接した設けられた」層であることは明らかである。
　
（３）引用発明における「電荷転送手段のＮ型領域５」は，本願発明における「第２導電型の第４の半導体領域」に相当し，引用発明における「絶縁層９」は，本願発明における「絶縁膜」に相当する。また，上記４−１（２）エで検討したように，引用発明における「信号電荷の読み出し」とは，「ポリシリコン電極６」に信号電荷を読み出すためのパルス電圧を印加すると，信号電荷が「フォトダイオードのＮ型領域４」から，ポリシリコン電極下のＰ型ウェル部分を通って「電荷転送手段のＮ型領域５」に流れることであるから，引用発明における「信号電荷の読み出しを行うためのポリシリコン電極６」は，本願発明における「前記第２の半導体領域から前記第４の半導体領域へ電荷を転送するためのゲート電極」に相当する。
　
（４）引用発明における「フォトダイオードのＮ型領域４」のうち「ポリシリコン電極６」の下部に配された領域が，本願発明における「前記第２の半導体領域と連続して配される，前記ゲート電極の下部に配された第２導電型の第５の半導体領域」に相当する。すなわち，引用発明における「フォトダイオードのＮ型領域４」は，本願発明における「第２導電型の第２の半導体領域」及び「第２導電型の第５の半導体領域」に相当するものである。
　そうすると，本願発明と引用発明は，「前記第２の半導体領域と第５の半導体領域とで前記転送MOSトランジスタのソースを構成して」いる点で一致する。
　
（５）上記４−１，（１）アに摘記した，「フォトダイオードのＮ領域の表面に浅い高濃度のＰ層を形成し，この電位を基準電位に固定して，フォトダイオードのＮ領域を完全空乏化させた場合にも基板表面，すなわち表面のＰ層が空乏化しないようにした埋込みフォトダイオード」との記載から，引用例には，信号読み出し時に「埋込みフォトダイオード」のＮ領域，すなわち引用発明における「フォトダイオードのＮ型領域４」を完全空乏化させることが記載されているといえる。一方，上記（４）で述べたように，引用発明における「フォトダイオードのＮ型領域４」は，本願発明における「第２導電型の第２の半導体領域」及び「第２導電型の第５の半導体領域」に相当するものであるから，本願発明と引用発明は，「前記第２の半導体領域から電荷を読み出している時に前記第５の半導体領域は空乏化されている」点で一致する。
　
　そうすると，本願発明と引用発明の一致点及び相違点は，次のとおりとなる。
　
＜一致点＞
「第１導電型の第１の半導体領域とPN接合を構成する第２導電型の第２の半導体領域と，該第２の半導体領域の光入射側に該第２の半導体領域と接して設けられた第１導電型の第３の半導体領域と，を有する光電変換部と，
　前記第１の半導体領域と接して設けられた第２導電型の第４の半導体領域と，前記光電変換部と前記第４の半導体領域との間の前記第１の半導体領域上の絶縁膜上に配され，前記第２の半導体領域から前記第４の半導体領域へ電荷を転送するためのゲート電極と，を有し，前記第２の半導体領域と前記第４の半導体領域と前記ゲート電極とを含んで構成される転送MOSトランジスタと，
　を第２導電型の半導体基板に配し，
　前記第２の半導体領域と連続して配される，前記ゲート電極の下部に配された第２導電型の第５の半導体領域を有し，前記第２の半導体領域と第５の半導体領域とで前記転送MOSトランジスタのソースを構成しており，
　前記第２の半導体領域から電荷を読み出している時に前記第５の半導体領域は空乏化されていることを特徴とするMOS型固体撮像装置。」である点。
　
＜相違点１＞
　本願発明は，「前記第４の半導体領域をリセットするリセットMOSトランジスタと，前記第４の半導体領域がゲートに接続されソースフォロワ増幅回路を構成する増幅MOSトランジスタと」を有し，「前記第２の半導体領域から電荷を読み出す前に前記ドレインにバイアスが印加される」ものであるのに対し，引用発明は，上記「リセットＭＯＳトランジスタ」及び「増幅ＭＯＳトランジスタ」を有することについて教示がなく，また，電荷を読み出す前のバイアスについて特定されていない点。
　
＜相違点２＞
　本願発明は，「 前記第４の半導体領域の前記ゲート電極側であって，前記ゲート電極のサイドスペーサの下部に，第２導電型で，該第４の半導体領域よりも不純物濃度の低いＬＤＤを構成する第６の半導体領域を有しており」，「前記第４の半導体領域と前記第６の半導体領域とで前記転送MOSトランジスタのＬＤＤ構造のドレインを構成しており」，「前記ソースはＬＤＤ構造ではな」いのに対し，引用発明は，ＬＤＤ構造となっていない点。
　
４−３　相違点についての判断
（１）相違点１について
　本願の出願日前に日本国内において頒布された刊行物である，次の周知例１〜３に記載されているように，転送ＭＯＳトランジスタのドレインをリセットするリセットＭＯＳトランジスタ，及び，転送ＭＯＳトランジスタのドレインがゲートに接続されソースフォロワ増幅回路を構成する増幅ＭＯＳトランジスタは，ＭＯＳ型固体撮像装置が備える構成として周知のものであり，フォトダイオードに蓄積された電荷を読み出す前に転送ＭＯＳトランジスタのドレインにバイアスを印加することは，ＭＯＳ型固体撮像装置において周知の技術である。
　
・周知例１：特開平９−４６５９６号公報
　上記周知例１の【０００２】〜【０００３】及び図１１（Ｂ）には，転送スイッチＭＯＳトランジスタ３のドレイン（「ＦＤ部２１」）に，リセットＭＯＳトランジスタ４のソース及びソースフォロアアンプ用ＭＯＳトランジスタ５のゲートが接続されたＣＭＯＳセンサの回路構成が示されている。また，上記ＣＭＯＳセンサの動作について，次の記載がある。
「【０００５】次に動作方法を簡単に述べる。先ず，フォトゲート２の下に空乏層を拡げるため制御パルスφPGに正の電圧を印加する。
ＦＤ部２１は蓄積中，ブルーミング防止のため制御パルスφRをハイにして電源Ｖ
DD
に固定しておく。
【０００６】光電変換部１，Ｐ型ウェル１７とＦＤ部２１の間には転送ＭＯＳトランジスタ３によるエネルギー障壁が形成されているため，光電荷蓄積中は電子はフォトゲート２下に存在する（図１１（Ｃ））。
読み出し状態になると転送ＭＯＳトランジスタ３下の障壁をなくし，フォトゲート２下の電子をＦＤ部２１へ完全に転送させる様に制御パルスφPG，制御パルスφTXを設定する（図１１（Ｄ））
ＦＤ部２１に電子が転送されると電子の数に応じてＦＤ部２１の電位が変化する。その電位変化をソースフォロワ動作でソースフォロワアンプＭＯＳトランジスタ５のソースを介して外部の水平選択スイッチＭＯＳトランジスタ６へ出力する
　上記によれば，周知例１のＣＭＯＳセンサでは，読み出し状態になる前に，「制御パルスφRをハイにして」リセットＭＯＳトランジスタ４をオンにすることで，転送スイッチＭＯＳトランジスタ３のドレイン（「ＦＤ部２１」）の電位をＶDDに固定すること，及び，読み出し時には「ソースフォロワ動作でソースフォロワアンプＭＯＳトランジスタ５のソースを介して」転送スイッチＭＯＳトランジスタ３のドレイン（「ＦＤ部２１」）の電位変化が出力されることが記載されている。
　
 ・周知例２：特開平４−６１５７３号公報 
 　上記周知例２の第２頁右下欄第３行〜第３頁左上欄第６行及び第１図〜第２図には，スイッチＭＯＳＦＥＴＱ１のドレインに，リセット用ＭＯＳＦＥＴＱ４のソース及び増幅用ＭＯＳＦＥＴＱ２のゲートが接続され，当該増幅用ＭＯＳＦＥＴＱ２はソースフォロワ接続されている，画素増幅型固体撮像素子の回路構成が示されている。また，上記画素増幅型固体撮像素子の動作について，次の記載がある。
「この発明は，画素増幅型固体撮像素子に関するもので，例えば，光電変換素子により形成される画素信号を
ソースフォロワ形態の増幅ＭＯＳＦＥＴ（絶縁ゲート形電界効果トランジスタ）を介して取り出す方式
「本願において開示される発明のうち代表的なものの概要を簡単に説明すれば，下記の通りである。すなわち，光ダイオードにより形成された信号電荷を電荷転送電極により増幅素子に転送するとき，
第１のタイミングにおいてリセット用スイッチ素子を動作させて上記増幅素子の入力端子をリセットする
第２のタイミングにおいて上記電荷転送電極を制御して上記光ダイオードにより形成された信号電荷を増幅素子の入力端子に転送してそれに対応した信号電圧を読み出し
「上記第１図の固体撮像素子の読み出し動作の一例を第２図に示した等価回路図と第３図に示したタイミング図を参照して説明する。
・・・（中略）・・・
　端子ＣＲ１のキャパシタリセット信号ＣＲ１をロウレベルにし，
端子ＲＳのリセット信号をハイレベルにする
増幅ＭＯＳＦＥＴＱ２の入力端子（ゲート）における入力容量ＣＰは電圧ＶＲＳにリセットされる
・・・（中略）・・・
　端子ＣＲ１のキャパシタリセット信号をロウレベルにし，端子Ｖ３と
端子ＶＧのタイミング信号をハイレベルにする
電荷転送電極としてのスイッチＭＯＳＦＥＴＱ１がオン状態となり，フォトダイオードＤ１に蓄積された信号電荷を入力容量ＣＰに転送する
上記信号電荷ＱＰに対応した電圧ＶＰが列信号線ＶＬ３に出力される
　上記によれば，周知例２の画素増幅型固体撮像装置では，第１のタイミングにおいてリセット用ＭＯＳＦＥＴＱ４を動作させて増幅用ＭＯＳＦＥＴＱ２のゲート，すなわちスイッチＭＯＳＦＥＴＱ１のドレインを，電圧ＶＲＳにリセットすること，及び，第２のタイミングにおいてスイッチＭＯＳＦＥＴＱ１がオン状態となり上記光ダイオードにより形成された信号電荷を増幅用ＭＯＳＦＥＴＱ２の入力端子に転送してそれに対応した信号電圧を読み出すことが記載されている。
　
・周知例３：特開平２−８７５７３号公報
　上記周知例３の第１頁右下欄第３行〜第１７行及び第２図から，周知例３には，光電変換された電子が出力用ゲート電極５直下の半導体表面を通って流れ込むＮ型領域６の浮遊層と，当該Ｎ型領域６をソースとするリセットトランジスタ７と，Ｎ型領域６とゲート電極を接続することによって内部電荷を電圧信号として外部へ取り出すための出力トランジスタ８が記載された，固体撮像装置の回路構成が示されている。ここで，上記出力トランジスタ８がソースフォロワ増幅回路となっていることは第２図から明らかである。また，上記画素増幅型固体撮像素子の動作について，次の記載がある。
「この従来の固体撮像装置の駆動方法では，まずリセットトランジスタ７をオン状態にしてＮ型領域６の浮遊層の電位を電位Ｖ２に設定し，しかるのちリセットトランジスタ７をオフ状態にする。受光部３で光電変換された信号電荷は出力用ゲート電極５直下の半導体表面を通ってＮ型領域６の浮遊層へ流れ込む。」（第１頁右下欄第第１８行〜第２頁左上欄第４行）
　上記によれば，周知例３の固体撮像装置では，信号電荷がＮ型領域６に流れ込むようにする前に，リセットトランジスタをオン状態にして，Ｎ型領域６の電位を電位Ｖ２に設定することが記載されている。
　
　そうすると，ＭＯＳ型固体撮像装置において，リセットＭＯＳトランジスタ及び増幅ＭＯＳトランジスタを設けること，及び，読み出し前に転送トランジスタのドレインにバイアスを印加することは，上記周知例１〜３の開示からみて，いずれも周知の技術であったと理解できる。したがって，引用発明において上記相違点１に係る構成とすることは，上記周知の技術に照らし，当業者が容易になし得たことである。
　
（２）相違点２について
　ＭＯＳ型固体撮像装置の微細化・高集積化は，例えば上記周知例１の次の記載や，本願の出願日前に日本国内において頒布された刊行物である，次の周知例４〜５からも明らかなように，当業者にとって周知の技術課題である。
　
・上記周知例１には，次の記載がある。
「【０００２】
【従来の技術】従来，固体撮像素子としては，光電変換を可能とする金属と酸化物と半導体からなるＭＯＳ構造を有し，光キャリアの移動方式でＦＥＴ型とＣＣＤ型と分けられる。この固体撮像素子は太陽電池，イメージカメラ，複写機，ファクシミリなど種々な方面に使用され，
技術的にも変換効率や集積密度の改良改善が図られている。このような増幅型固体撮像装置の１つに，ＣＭＯＳプロセスコンパチブルのセンサ（以後ＣＭＯＳセンサと略す）がある
　
・周知例４：特開平３−１６６７６５号公報
「第２図及び第３図は従来のＭＯＳ型固体撮像装置の基本構成を示す回路構成図及び１画素の断面構造を示す断面図である。・・・（中略）・・・
従来の固体撮像装置は以上のように構成されており，選択トランジスタＴ２はＭＯＳＦＥＴ構造であるため，微細化する際に，ホットエレクトロンの発生，バンチスルー現象の誘発等の短チャネル効果が生じるという問題点があった
　
・周知例５：特開平１−１０３８６０号公報
「固体撮像装置は現行のテレビジョン放送で使用されている撮像用電子管程度の解像力を備えていることが必要である。このため，半導体基板上には垂直（列）方向に５００個，水平（行）方向に８００〜１０００個の絵素（光電変換素子）を配列した絵素マトリックスと，これらの絵素を走査するための走査素子とが必要となる。従って，
このような固体撮像装置は高集積化が可能なＭＯＳ大規模回路技術を用いて作られ，その構成素子として一般にＣｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ（ＣＣＤ）又はＭＯＳトランジスタ等が使用されている。
　
　一方，ＭＯＳトランジスタの微細化に対応して，ホットキャリア耐圧・ドレイン耐圧を高めるためにＬＤＤ構造とすることは，本願の出願日前に日本国内において頒布された刊行物である，次の周知例６〜８に記載されているように，当業者の常套手段である。
　
・周知例６：特開昭６２−６５４６５号公報
「
ＣＭＯＳデバイスは，現在の最先端のゲート長１，２〜１．３μｍからＯ，Ｓμｍ，０．５μｍへと微細化するにつれて，ホット・キャリアや短チャネル効果がますます厳しくなる傾向にある
　短チャネル効果はソースとドレインが接近してくるためにチャネル部分の電圧に影響されてしきい電圧やパンチスルー電圧の低下をもたらす現象であり，ｎｐ両チャネルともゲート長が１μｍ以下になるとしきい電圧が急激に低下し始める。
　一方，ホットキャリア効果はチャネルを流れる電子が散乱を受けてゲートの方向に注入される等の現象をいうもので，ドレイン電圧が大きいほど起りやすく，注入によってゲート絶縁膜が劣化しトランジスタ特性の劣化をもたらす。
　これらの問題に対して，ｎチャネルＭＯＳＦＥＴにおいては，ＬＤＤ（低不純物濃度ドレイン）構造が採用されていることが日経マグロウヒル社発行，「日経マイクロデバイス１９８５年７月号Ｊ発行日１９８５年７月１日ｐ１３６−ｐ１４０に記載されている。
　
ＬＤＤ構造ではゲートと，ソース・ドレインの間の基板表面に低不純物濃度のオフセットゲート層を形成し，パンチスルー電圧及びホットキャリア耐圧を高めるものである
　
・周知例７：特開平１−１７３６４５号公報
「
ＭＯＳＦＥＴはその微細化に伴い，短チャンネル化してもドレイン耐圧をもたせるため，あるいはホットキャリア耐圧性を高める為にＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造が標準的に用いられるようになって来ている
　
・周知例８：特開平３−１４８１３５号公報
「従来技術のＭＩＳ型電界効果トランジスタ素子の構造において，
特にトランジスタのサイズが１．２ミクロン以下の微細なトランジスタにおいては，トランジスタのサイズが微細化されたことによるドレイン端及びチャンネル部分での電界が急峻になることによるトランジスタの耐圧の低下やホットキャリア（電界により高速に加速されたキャリア）の発生及び捕獲による素子特性の変化を防ぐため，第２図（ｅ）に示すようなＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造のトランジスタを形成していた
この低濃度不純物拡散層によりドレイン不純物拡散層とチャンネル領域との境界近傍での電界の集中を緩和しトランジスタの耐圧を向上させるとともに，ホットキャリアの発生を低減させていた
　
　また，ドレイン側のみにＬＤＤを設けた構造，すなわち，ソースはＬＤＤ構造ではなく，ドレインのゲート電極側のサイドスペーサ下部にＬＤＤを設けた構造は，本願の出願日前に日本国内で頒布された刊行物である，次の周知例９〜１０に記載されているように，ＬＤＤ構造の具体的態様の１つとして当業者に周知の構造である。
　
・周知例９：特開平４−３０６８４２号公報
「【０００３】
【従来の技術】ＬＳＩの高密度，高集積化に伴い，基本的な構成素子であるＭＯＳ　ＦＥＴの最小寸法がサブミクロンの領域に入るようになってきた。しかしながら，ＭＯＳ　ＦＥＴは微細化されても電源電圧は低減されていない。
【０００４】このため，デバイス内部ではドレイン電界がソース近くまで強い影響を与え，シリコン内部のポテンシャルの低い領域に電流パスが形成されるパンチスルー現象や，ドレイン近傍において電界が強くなるため衝突電離現象やホットキャリアに伴う耐圧の低下や信頼性の低下が起きている。
【０００５】このために，
ソースドレイン領域を浅い低濃度領域と深い高濃度領域の２段に形成したオフセット構造が用いられている。オフセット構造は周知のようにＬＤＤ（Ｌｉｇｈｉｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造とも呼ばれている
【０００６】ホットキャリアは強電界によって生成されるため，このオフセット構造では従来のドレイン領域のゲートに接する領域を浅く低濃度にして，ドレイン近傍の電界集中を緩和することによって，衝突電離によるキャリアの発生を少なくしている。
【０００７】従来のオフセット構造ＦＥＴ　においては，その使用上の便宜性から対称的にソース側およびドレインにオフセットが設けられていたが，
微細化の追求により実質的に必要なドレイン側だけにオフセットが設けられたＦＥＴが用いられるようになってきた
「【００１４】
【作用】本発明は
ゲートに自己整合して低濃度ソースドレイン領域を形成し，次いでゲートの両側に周知の方法により絶縁膜からなる側壁を形成し
ドレイン側の側壁を残してレジスト膜および平坦化膜を除去し，次いでゲート及びドレイン側の側壁に自己整合して高濃度ソースドレイン領域を形成している
　
・周知例１０：特開平５−１２９３２５号公報
「【００１０】
【実施例】以下，本発明の一実施例を図面に従って具体的に説明する。図１は，本発明にかかるＭＯＳトランジスタの構造を示す側面断面図である。このＭＯＳトランジスタ１は，基板２の上面部に離隔した状態でソース部３とドレイン部４（いずれも斜線を施して示す）が配され，更に，ソース部３とドレイン部４の間であって，基板２の上面部には，ゲート部５が配されている。また，ゲート部５は，基板２の表面と接する部分に，ゲート酸化膜５０が，その上面に導電性電極となるゲート５１が，更にその上面に電極を保護するためのゲート保護膜５２が配されている。加えて，
基板２内において，ドレイン部４の近傍には低不純物濃度部６が，そして，ゲート部５の片側面部であって，ドレイン部の斜め上方には，サイドウォールスペーサ部７が夫々配されている
「【００１６】
【発明の効果】以上の本発明によれば，半導体デバイスであるＭＯＳトランジスタにおいて，その
ドレイン側が高不純物濃度領域と低不純物濃度領域の二重構造となっているため，電界を緩和することができ，これに対し，ソース側が高不純物濃度領域のみで構成されているため，ソース近傍の抵抗を従来のＬＤＤ構造よりもはるかに減少させることができる。従って，トラジスタの駆動能力が向上する
　
　よって，引用発明における「電荷転送手段」にＬＤＤ構造を採用することは，周知の課題であるＭＯＳ型固体撮像装置の微細化を進める過程で当業者が自然になし得た設計変更であり，その具体的構造として，上記周知の構造である，ドレイン側のみにＬＤＤを設けた構造とすることは，当業者が適宜なし得たことである。すなわち，引用発明において上記相違点２に係る構成とすることは，上記周知例１，４〜１０に記載された周知の事項に基いて当業者が容易に想到し得たことである。
　
　また，上記相違点１ないし２に係る構成を採用することによる効果も，当業者の予測し得る程度のものであり，格別のものとはいえない。
　
（３）小括
　したがって，引用発明において上記相違点１ないし２に係る構成とすることは，当業者が容易に想到し得たことであるから，本願発明は，引用発明及び周知例１〜１０に記載の周知技術に基いて当業者が容易に発明をすることができたものである。
　　
５　結言
　以上のとおり，本願発明は，従来周知の技術を勘案することにより，引用発明に基いて当業者が容易に発明をすることができたものであり，特許法第２９条第２項の規定により特許を受けることができないものであるから，本願は，拒絶をすべきものである。
　よって，結論のとおり審決する。