【事件の表示】
　特願２００２−３６５６１８「ＢＩＯＳの冗長管理方法、データ処理装置及びストレージシステム」拒絶査定不服審判事件〔平成１６年　７月１５日出願公開、特開２００４−１９９２７７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯と本願発明 
　本願は、平成１４年１２月１７日の出願であって、平成２０年１２月１１日付けで拒絶理由通知がなされ、平成２１年２月１６日付けで手続補正がなされ、同年３月１６日付けで最後の拒絶理由通知がなされ、同年５月２５日付けで手続補正がなされたが、同年６月１１日付けで前記平成２１年５月２５日付け手続補正の却下の決定がなされると共に拒絶査定がなされ、これに対し、同年９月２４日に審判請求がなされるとともに、同日付けで手続補正がなされたものである。そして、同年１１月４日付けで審査官から前置報告がなされ、平成２２年１２月２２日付けで当審より審尋がなされ、平成２３年３月３日付けで回答書が提出され、同年４月６日付けで当審より拒絶理由が通知され、これに対し、同年６月１０日に手続補正がなされたものである。
　そして、特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成２３年６月１０日付け手続補正書により補正された明細書の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
　「ＣＰＵと、メモリと、周辺デバイスと、各々ＢＩＯＳを格納する一対のＢＩＯＳメモリと、サービスプロセッサとをバスで接続したコンピュータシステムのＢＩＯＳ冗長管理方法であって、
　前記コンピュータシステムの起動時に、前記サービスプロセッサが次回起動時に設定されたＢＩＯＳ番号を獲得し、稼働中ＢＩＯＳ格納領域に設定し、前記ＣＰＵが、前記サービスプロセッサのメモリの前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号の一方のＢＩＯＳメモリのＢＩＯＳのブート処理を実行し、前記ＣＰＵが、ＯＳを実行できる環境に、前記ＣＰＵと前記メモリと前記周辺デバイスと前記サービスプロセッサと前記バスとを設定するステップと、
　前記サービスプロセッサが、前記一方のＢＩＯＳメモリのＢＩＯＳのＢｏｏｔ　ｂｌｏｃｋ処理中にハートビートエラーを検出して、前記サービスプロセッサのメモリの前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号と異なるＢＩＯＳ番号の他方のＢＩＯＳメモリのＢＩＯＳを、前記ＢＩＯＳが無効でない場合に、前記稼働中に切り換えるステップと、
　再起動により、前記ＣＰＵが、前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳのブート処理を実行するステップと、
　前記コンピュータシステムの稼働中に、前記ＣＰＵが、外部機器から前記ＢＩＯＳのアップデートの指示を受けた場合に、前記サービスプロセッサのメモリに設定された待機ＢＩＯＳ版数を無効化し、且つ前記稼働中でないＢＩＯＳメモリへ、前記外部機器から前記アップデートのため転送されたＢＩＯＳを書込むステップと、
　前記ＣＰＵが、前記稼働中でないＢＩＯＳメモリへの前記ＢＩＯＳのアップデートが成功したことを判定し、前記サービスプロセッサのメモリに、前記稼働中でないＢＩＯＳメモリを、次回の起動時の起動ＢＩＯＳに設定し、前記待機ＢＩＯＳ版数にＢＩＯＳ版数を書き込むステップと、
　前記ＣＰＵは、前記稼働中の他方のＢＩＯＳメモリのＢＩＯＳによるブート処理の完了後、前記一対のＢＩＯＳメモリのＢＩＯＳ版数が一致するかを判定し、前記ＢＩＯＳ版数が一致していない場合には、前記稼働中の他方のＢＩＯＳメモリの前記アップデートされたＢＩＯＳを、前記稼働中でない一方のＢＩＯＳメモリに書込み、冗長化するステップとを有する
　ことを特徴とするＢＩＯＳの冗長管理方法。」（以下、「本件出願の請求項１」という） 
　
２．当審の拒絶理由 
 　平成２３年４月６日付けで、当審から通知した拒絶理由は、以下のとおりである。
 　 
 「［理由］この出願は、特許請求の範囲の記載が下記の点で不備であり、特許法第３６条第６項第１号及び第２号に規定する要件を満たしていない。 
 （なお、平成２３年３月３日付け回答書に記載された特許請求の範囲の補正案の記載についての指摘を、［備考：補正案に対する拒絶理由］に別途記載しておりますので、併せてご検討ください。） 
 　 
 　 　 　　　　　　　　　　　　　　　　　記  
 　 
（１）請求項１について 
　・・・（中略）・・・ 　 
（１−６）さらに、本願発明の目的は、ＣＰＵステッピング変更により、頻繁にアップデートし、ＢＩＯＳ版数を変更するＢＩＯＳを冗長化することにあるが、請求項１に係る発明は、アップデートされたＢＩＯＳは、冗長化されておらず、稼働中でない状態に設定されるＢＩＯＳは、アップデートされる以前のＢＩＯＳである。
　してみると、請求項１に係る発明は、本版発明の目的である「ＣＰＵステッピング変更により、頻繁にアップデートし、ＢＩＯＳ版数を変更するＢＩＯＳを冗長化する」ことを、どのように実現しているのか、不明であり、発明が明確でない。 
　 
（２）請求項２について 
　請求項２記載の「前記起動ＢＩＯＳに設定後、前記アップデートされた前記待機中のＢＩＯＳメモリのＢＩＯＳを、前記稼働中に設定されたＢＩＯＳメモリに、書込み、冗長化するステップ」と、請求項１記載の各ステップとの論理関係が不明であり、発明が明確でない。 
　・・・（中略）・・・ 
　
［備考：補正案に対する拒絶理由］ 
　平成２３年３月３日付け回答書に記載された特許請求の範囲の補正案の記載は、下記の点で不備であり、特許法第３６条第６項第１号及び第２号に規定する要件を満たしていない。 
 　 
 　 　 　　　　　　　　　　　　　　　　　記  
 　 
（１）補正案の請求項１について 
　・・・（中略）・・・ 
（１−４）補正案の請求項１記載の「前記ＢＩＯＳのブート処理の完了後、…前記待機中のＢＩＯＳメモリに書込み、冗長化するステップ」において、「前記ＢＩＯＳのブート処理の完了後」は、アップデートされた新ＢＩＯＳがブート不能であって、再起動により、他方のＢＩＯＳメモリのＢＩＯＳ（すなわち、アップデート前のＢＩＯＳ）のブート処理再起動により、前記稼働中に切り換えられた他方のＢＩＯＳメモリのアップデート前のＢＩＯＳのブート処理の完了後を含む。 
　しかしながら、補正案の請求項１記載の「前記ＢＩＯＳのブート処理の完了後、…前記待機中のＢＩＯＳメモリに書込み、冗長化するステップ」は、「前記稼働中のＢＩＯＳメモリの前記アップデートされたＢＩＯＳを、前記待機中のＢＩＯＳメモリに書込み、冗長化する」ものであるから、アップデートされた新ＢＩＯＳがブート不能であって、他方のＢＩＯＳメモリのＢＩＯＳ（すなわち、アップデート前のＢＩＯＳ）のブート処理により再起動された、前記稼働中に切り換えられた他方のＢＩＯＳメモリのアップデート前のＢＩＯＳのブート処理の完了後を含む「前記ＢＩＯＳのブート処理の完了後」と矛盾しており、前記「前記ＢＩＯＳのブート処理の完了後、…前記待機中のＢＩＯＳメモリに書込み、冗長化するステップ」は、矛盾する構成を含み、発明が明確でない。 
　さらに、発明の詳細な説明の段落【００４７】、【００７５】等には、前記一方のＢＩＯＳメモリのＢＩＯＳ処理（すなわち、前記サービスプロセッサが、前記一方のＢＩＯＳメモリのＢＩＯＳのＢｏｏｔ　ｂｌｏｃｋ処理中にハートビートエラーを検出しない場合）終了後に冗長化処理がなされる旨の記載があるから、前記態様は、発明の詳細な説明に記載したものでない。 
　・・・（後略）」
　
（備考１）前記平成２３年４月６日付け拒絶理由における、「請求項１」及び「請求項２」は、平成２１年９月２４日付け手続補正に、
　「【請求項１】
　ＣＰＵと、メモリと、周辺デバイスと、各々ＢＩＯＳを格納する一対のＢＩＯＳメモリと、サービスプロセッサとをバスで接続したコンピュータシステムのＢＩＯＳ冗長管理方法であって、
　前記コンピュータシステムの起動時に、前記ＣＰＵが、前記サービスプロセッサのメモリに稼働中に設定された一方のＢＩＯＳメモリのＢＩＯＳのブート処理を実行し、前記ＣＰＵが、ＯＳを実行できる環境に、前記ＣＰＵと前記メモリと前記周辺デバイスと前記サービスプロセッサと前記バスとを設定するステップと、
　前記サービスプロセッサが、前記一方のＢＩＯＳメモリのＢＩＯＳがブート不能であることを、前記ＢＩＯＳの応答がないことにより検出して、前記サービスプロセッサのメモリに次回の起動時に設定された他方のＢＩＯＳメモリのＢＩＯＳを、前記稼働中に、前記一方のＢＩＯＳメモリを前記稼動中でない状態に切り換えるステップと、
　再起動により、前記ＣＰＵが、前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳのブート処理を実行するステップと、
　前記ＣＰＵが、外部機器から前記ＢＩＯＳのアップデートの指示を受けた場合に、前記サービスプロセッサのメモリに設定された前記稼動中でないＢＩＯＳメモリへ、前記外部機器から前記アップデートのため転送されたＢＩＯＳを書込むステップと、
　前記ＣＰＵが、前記稼働中でないＢＩＯＳメモリへの前記ＢＩＯＳのアップデートが成功したことを判定し、前記サービスプロセッサのメモリに、前記待機中のＢＩＯＳメモリを、次回の起動時の起動ＢＩＯＳに設定するステップを有する
　ことを特徴とするＢＩＯＳの冗長管理方法。
　　【請求項２】
　前記起動ＢＩＯＳに設定後、前記アップデートされた前記待機中のＢＩＯＳメモリのＢＩＯＳを、前記稼働中に設定されたＢＩＯＳメモリに、書込み、冗長化するステップを更に有する
　ことを特徴とする請求項１のＢＩＯＳの冗長管理方法。」（以下、それぞれ「補正前の請求項１」及び「補正前の請求項２」という）と記載されたものである。
　
　また、前記平成２３年４月６日付け拒絶理由における、「平成２３年３月３日付け回答書に記載された特許請求の範囲の補正案」の「請求項１」の内容は、平成２３年３月３日付け回答書に、
　「［請求項１］ 
　ＣＰＵと、メモリと、周辺デバイスと、各々ＢＩＯＳを格納する一対のＢＩＯＳメモリと、サービスプロセッサとをバスで接続したコンピュータシステムのＢＩＯＳ冗長管理方法であって、 
　前記コンピュータシステムの起動時に、サービスプロセッサが次回起動時に設定されたＢＩＯＳ番号を獲得し、稼働中ＢＩＯＳ格納領域に設定し、前記ＣＰＵが、前記サービスプロセッサのメモリの前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号の一方のＢＩＯＳメモリのＢＩＯＳのブート処理を実行し、前記ＣＰＵが、ＯＳを実行できる環境に、前記ＣＰＵと前記メモリと前記周辺デバイスと前記サービスプロセッサと前記バスとを設定するステップと、 
　前記サービスプロセッサが、前記一方のＢＩＯＳメモリのＢＩＯＳがブート不能であることを、前記ＢＩＯＳの応答がないことにより検出して、前記サービスプロセッサのメモリの前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号と異なるＢＩＯＳ番号の他方のＢＩＯＳメモリのＢＩＯＳを、前記稼働中に切り換えるステップと、 
　再起動により、前記ＣＰＵが、前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳのブート処理を実行するステップと、 
　前記ＣＰＵが、外部機器から前記ＢＩＯＳのアップデートの指示を受けた場合に、前記サービスプロセッサのメモリに設定された待機ＢＩＯＳ版数を無効化し、且つ待機側のＢＩＯＳメモリへ、前記外部機器から前記アップデートのため転送されたＢＩＯＳを書込むステップと、 
　前記ＣＰＵが、前記稼働中でないＢＩＯＳメモリへの前記ＢＩＯＳのアップデートが成功したことを判定し、前記サービスプロセッサのメモリに、前記待機中のＢＩＯＳメモリを、次回の起動時の起動ＢＩＯＳに設定し、前記待機ＢＩＯＳ版数にＢＩＯＳ版数を書き込むステップと、 
　前記ＢＩＯＳのブート処理の完了後、前記一対のＢＩＯＳメモリのＢＩＯＳ版数が一致するかを判定し、前記ＢＩＯS版数が一致していない場合には、前記稼働中のＢＩＯＳメモリの前記アップデートされたＢＩＯＳを、前記待機中のＢＩＯＳメモリに書込み、冗長化するステップとを有する 
 ことを特徴とするＢＩＯＳの冗長管理方法。」（以下、「回答書記載の補正案の請求項１」という）と記載されたものである。
　
３．検討 
　前記拒絶理由の「［理由］」の「（１）請求項１について」の「（１−６）」で指摘した事項、及び「（２）請求項２について」で指摘した事項が解消したか否かについて検討する。
　なお、本件出願の請求項１が、「補正前の請求項１」及び「補正前の請求項２」に対応することは、明らかである。
　
　本件出願の請求項１の発明特定事項「前記ＣＰＵは、前記稼働中の他方のＢＩＯＳメモリのＢＩＯＳによるブート処理の完了後、前記一対のＢＩＯＳメモリのＢＩＯＳ版数が一致するかを判定し、前記ＢＩＯＳ版数が一致していない場合には、前記稼働中の他方のＢＩＯＳメモリの前記アップデートされたＢＩＯＳを、前記稼働中でない一方のＢＩＯＳメモリに書込み、冗長化するステップ」について検討する。
　前記記載からすると、「前記ＣＰＵ」は、「前記稼働中の他方のＢＩＯＳメモリのＢＩＯＳによるブート処理の完了後」、「前記稼働中の他方のＢＩＯＳメモリの前記アップデートされたＢＩＯＳを、前記稼働中でない一方のＢＩＯＳメモリに書込み、冗長化する」と解される。
　
　ここで、「前記稼働中の他方のＢＩＯＳメモリのＢＩＯＳによるブート処理の完了後」における「前記稼働中の他方のＢＩＯＳメモリのＢＩＯＳによるブート処理」が、本件出願の請求項１記載の「再起動により、前記ＣＰＵが、
前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳのブート処理
前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳのブート処理
（請求人も、平成２３年６月１０日付けの意見書において、
「（４）補正案に対する拒絶理由の（１−４）、（２−５）、（３−５）に従い、補正案の請求項１，２，３の「前記ＣＰＵは、前記ＢＩＯＳメモリのＢＩＯＳの完了後、前記一対のＢＩＯＳメモリのＢＩＯＳ版数が一致するかを判定し、前記ＢＩＯＳ版数が一致していない場合には、前記稼働中のＢＩＯＳメモリの前記アップデートされたＢＩＯＳを、前記待機中のＢＩＯＳメモリに書込み、冗長化するステップ」を、「前記ＣＰＵは、前記稼働中の他方のＢＩＯＳメモリのＢＩＯＳによるブート処理の完了後、前記一対のＢＩＯＳメモリのＢＩＯＳ版数が一致するかを判定し、前記ＢＩＯＳ版数が一致していない場合には、前記稼働中の他方のＢＩＯＳメモリの前記アップデートされたＢＩＯＳを、前記稼働中でない一方のＢＩＯＳメモリに書込み、冗長化するステップ」と補正しました。　…　請求項１の「再起動により、前記ＣＰＵが、前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳのブート処理を実行するステップと」との記載及び図１２に合わせて、「稼働中の他方のＢＩＯＳメモリのＢＩＯＳによるブート処理の完了後」と補正しました。」と主張しているように、「前記稼働中の他方のＢＩＯＳメモリのＢＩＯＳによるブート処理」が、本件出願の請求項１記載の「再起動により、前記ＣＰＵが、
前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳのブート処理
前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳのブート処理
　
　そして、前記「再起動により、前記ＣＰＵが、
前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳのブート処理
前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳ
他方のＢＩＯＳメモリのＢＩＯＳを、前記ＢＩＯＳが無効でない場合に、前記稼働中に切り換える
前記稼働中に切り換え
他方のＢＩＯＳメモリのＢＩＯＳ
　
　さらに、前記「前記サービスプロセッサが、前記一方のＢＩＯＳメモリのＢＩＯＳのＢｏｏｔ　ｂｌｏｃｋ処理中にハートビートエラーを検出して、前記サービスプロセッサのメモリの前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号と異なるＢＩＯＳ番号の他方のＢＩＯＳメモリのＢＩＯＳを、前記ＢＩＯＳが無効でない場合に、前記稼働中に切り換えるステップ」における「前記サービスプロセッサのメモリの前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号」が、本件出願の請求項１記載の「前記コンピュータシステムの起動時に、前記サービスプロセッサが次回起動時に設定されたＢＩＯＳ番号を獲得し、稼働中ＢＩＯＳ格納領域に設定し、前記ＣＰＵが、前記サービスプロセッサのメモリの前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号の一方のＢＩＯＳメモリのＢＩＯＳのブート処理を実行し、前記ＣＰＵが、ＯＳを実行できる環境に、前記ＣＰＵと前記メモリと前記周辺デバイスと前記サービスプロセッサと前記バスとを設定するステップ」における「前記コンピュータシステムの起動時に、前記サービスプロセッサが次回起動時に設定されたＢＩＯＳ番号を獲得し、稼働中ＢＩＯＳ格納領域に設定し、」からすると、前記コンピュータシステムの起動時に前記サービスプロセッサが獲得する次回起動時に設定されたＢＩＯＳ番号であることは、その文脈から明らかである。
　
　そして、前記「前記サービスプロセッサが、前記一方のＢＩＯＳメモリのＢＩＯＳのＢｏｏｔ　ｂｌｏｃｋ処理中にハートビートエラーを検出して、前記サービスプロセッサのメモリの前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号と異なるＢＩＯＳ番号の他方のＢＩＯＳメモリのＢＩＯＳを、前記ＢＩＯＳが無効でない場合に、前記稼働中に切り換えるステップ」における「前記一方のＢＩＯＳメモリのＢＩＯＳ」が、本件出願の請求項１記載の「前記コンピュータシステムの起動時に、前記サービスプロセッサが次回起動時に設定されたＢＩＯＳ番号を獲得し、稼働中ＢＩＯＳ格納領域に設定し、前記ＣＰＵが、前記サービスプロセッサのメモリの前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号の一方のＢＩＯＳメモリのＢＩＯＳのブート処理を実行し、前記ＣＰＵが、ＯＳを実行できる環境に、前記ＣＰＵと前記メモリと前記周辺デバイスと前記サービスプロセッサと前記バスとを設定するステップ」における「前記サービスプロセッサのメモリの前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号の一方のＢＩＯＳメモリのＢＩＯＳ」を指すことは、その文脈から明らかである。
　
　すなわち、「前記一方のＢＩＯＳメモリのＢＩＯＳ」とは、「前記コンピュータシステムの起動時に前記サービスプロセッサが獲得する次回起動時に設定されたＢＩＯＳ番号」の設定された稼働中ＢＩＯＳ格納領域に設定された前記ＢＩＯＳ番号の一方のＢＩＯＳメモリのＢＩＯＳを指すと解される。
　
　そして、本件出願の請求項１記載の「前記ＣＰＵが、前記稼働中でないＢＩＯＳメモリへの前記ＢＩＯＳのアップデートが成功したことを判定し、前記サービスプロセッサのメモリに、前記稼働中でないＢＩＯＳメモリを、次回の起動時の起動ＢＩＯＳに設定し、前記待機ＢＩＯＳ版数にＢＩＯＳ版数を書き込むステップ」からすると、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリが、次回の起動時の起動ＢＩＯＳに設定されると解される。
　
　以上のことから、本件出願の請求項１は、アップデートされたＢＩＯＳによるブート処理を以下のように実行する態様を含む。
　
（ａ）コンピュータシステムの稼働中に、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリが、次回の起動時の起動ＢＩＯＳに設定されること、
（ｂ）コンピュータシステムの起動時に、サービスプロセッサが次回起動時に設定されたＢＩＯＳ番号（アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリの番号）を獲得し、稼働中ＢＩＯＳ格納領域に設定すること、
（ｃ）ＣＰＵが、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号の一方のＢＩＯＳメモリのＢＩＯＳのブート処理（すなわち、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリのＢＩＯＳのブート処理）を実行すること、
（ｄ）サービスプロセッサが、前記一方のＢＩＯＳメモリのＢＩＯＳのＢｏｏｔ　ｂｌｏｃｋ処理中にハートビートエラーを検出して、前記サービスプロセッサのメモリの前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号（すなわち、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリの番号）と異なるＢＩＯＳ番号の他方のＢＩＯＳメモリのＢＩＯＳを、前記ＢＩＯＳが無効でない場合に、前記稼働中に切り換えること、
（ｅ）再起動により、前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳのブート処理を実行すること、
（ｆ）前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳによるブート処理の完了後、前記一対のＢＩＯＳメモリのＢＩＯＳ版数が一致するかを判定し、前記ＢＩＯＳ版数が一致していない場合には、前記稼働中に切り換えられた他方のＢＩＯＳメモリの前記アップデートされたＢＩＯＳを、前記稼働中でない一方のＢＩＯＳメモリ（すなわち、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリ）に書込み、冗長化すること。
　
　してみると、（ａ）、（ｂ）、及び（ｃ）からすると、コンピュータシステムの稼働中に、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリは、次回の起動時の起動ＢＩＯＳに設定され、コンピュータシステムの起動時に、次回起動時に設定されたＢＩＯＳ番号（アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリの番号）が、稼働中ＢＩＯＳ格納領域に設定され、ＣＰＵが、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号の一方のＢＩＯＳメモリのＢＩＯＳのブート処理（すなわち、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリのＢＩＯＳのブート処理）を実行すると解される。
　しかしながら、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号の一方のＢＩＯＳメモリの（アップデートされた）ＢＩＯＳをいつ、どのように、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号と異なるＢＩＯＳ番号の他方のＢＩＯＳメモリに書込み、冗長化するのか、不明であり、発明が明確でない。
　
　以上のとおりであるから、本件出願は、当審から通知した拒絶理由における「［理由］」の「（１）請求項１について」の「（１−６）」で「…請求項１に係る発明は、本版発明の目的である「ＣＰＵステッピング変更により、頻繁にアップデートし、ＢＩＯＳ版数を変更するＢＩＯＳを冗長化する」ことを、どのように実現しているのか、不明であり、発明が明確でない。」と指摘したとおり、特許法第３６条第６項第２号に規定する要件に係る拒絶理由を依然として解消しておらず、本件出願は、特許請求の範囲の記載が特許法第３６条第６項第２号に規定する要件に規定する要件を満たしていない。
　
　さらに、（ｄ）、（ｅ）、及び（ｆ）からすると、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号の一方のＢＩＯＳメモリのＢＩＯＳのブート処理（すなわち、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリのＢＩＯＳのブート処理）中に、ハートビートエラーを検出すると、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号と異なるＢＩＯＳ番号の他方のＢＩＯＳメモリのＢＩＯＳを稼働中に切り換え、前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳのブート処理を実行し、前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳによるブート処理の完了後、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号と異なるＢＩＯＳ番号の他方のＢＩＯＳメモリのＢＩＯＳを前記稼働中でない一方のＢＩＯＳメモリ（すなわち、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリ）に書込むと解される。しかしながら、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号の一方のＢＩＯＳメモリのＢＩＯＳのブート処理（すなわち、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリのＢＩＯＳのブート処理）中に、ハートビートエラーを検出した場合に、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号と異なるＢＩＯＳ番号の他方のＢＩＯＳメモリのＢＩＯＳが、いつ、どのように、アップデートされたＢＩＯＳとされたのか、不明であり、発明が明確でない。
　以上のとおりであるから、本件出願は、当審から通知した拒絶理由における「［理由］」の「（２）請求項２について」で「請求項２記載の「前記起動ＢＩＯＳに設定後、前記アップデートされた前記待機中のＢＩＯＳメモリのＢＩＯＳを、前記稼働中に設定されたＢＩＯＳメモリに、書込み、冗長化するステップ」と、請求項１記載の各ステップとの論理関係が不明であり、発明が明確でない。」と指摘したとおり、特許法第３６条第６項第２号に規定する要件に係る拒絶理由を依然として解消しておらず、本件出願は、特許請求の範囲の記載が特許法第３６条第６項第２号に規定する要件を満たしていない。
　
（備考２）なお、前記拒絶理由の「［備考：補正案に対する拒絶理由］」の「（１）補正案の請求項１について」の「（１−４）」で指摘した事項が解消したか否かについても検討しておく。
　
　前記（ｄ）、（ｅ）、及び（ｆ）からすると、本件出願の請求項１は、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号の一方のＢＩＯＳメモリのＢＩＯＳのブート処理（すなわち、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリのＢＩＯＳのブート処理）中に、ハートビートエラーを検出すると、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号と異なるＢＩＯＳ番号の他方のＢＩＯＳメモリのＢＩＯＳを稼働中に切り換え、前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳのブート処理を実行し、前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳによるブート処理の完了後、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号と異なるＢＩＯＳ番号の他方のＢＩＯＳメモリのＢＩＯＳを前記稼働中でない一方のＢＩＯＳメモリ（すなわち、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリ）に書込む態様であって、前記稼働中に切り換えられた他方のＢＩＯＳメモリには、アップデートされたＢＩＯＳが書き込まれている態様が記載されている。
　
　しかしながら、発明の詳細な説明を参照すると、
「【００６２】
　（Ｓ３８）保守タスク１１０は、正常にフラッシュライト終了したと判定すると、ＲＳＰ３４，４４内のＮＶＲＡＭ（図３参照）のＢＩＯＳ　ＳＷ１２４の次回起動時に起動するＢＩＯＳ番号に、フラッシュライトしたＢＩＯＳフラッシュＲＯＭ番号を設定する。又、保守タスク１１０は、ＲＳＰ３４，４４内のＮＶＲＡＭ（図３参照）の待機ＢＩＯＳ版数１２６に、このフラッシュライトされたＢＩＯＳ版数を設定し、この書き換えられたフラッシュＲＯＭを有効化する。従って、次回の起動時には、書き換えられたＢＩＯＳが選択される」、
「【００６４】
　このように、ＢＩＯＳアップデート時に、同時に２つのＢＩＯＳフラッシュＲＯＭに，フラッシュライトせず、待機側のみにフラッシュライトする。この理由は、現在稼動中のＢＩＯＳを書き換えるのは危険であるからである。即ち、フラッシュライトに失敗したときに、現在稼動中のＢＩＯＳを書き換えないため、現在稼動中のＢＩＯＳで起動できるため、システム起動不能になるのを防ぐことができる。」、
「【００７５】
　（Ｓ６０）ＢＩＯＳ処理（図４）が終了すると、パワー制御１０６内のＢＩＯＳ冗長化処理は、ＲＳＰ３４，４４内のＮＶＲＡＭ（図３参照）のＢＩＯＳ　ＳＷ１２４の次回起動時に起動するＢＩＯＳ番号と、Ｃｕｒｒｅｎｔ　ＳＷ１２２の現在稼動中のＢＩＯＳ番号を獲得する。」、
　　　【００７６】
　（Ｓ６２）ＢＩＯＳ　ＳＷ１２４の次回起動時に起動するＢＩＯＳ番号と、Ｃｕｒｒｅｎｔ　ＳＷ１２２の現在稼動中のＢＩＯＳ番号とが一致しているかを判定する。…
　　　【００７７】
　（Ｓ６４）ＢＩＯＳ番号が一致している場合には、ＲＳＰ３４，４４の待機ＢＩＯＳ版数１２６が無効かをチエックする。…
　　　【００７８】
　（Ｓ６６）待機ＢＩＯＳが無効でない場合には、稼動中と待機中の両ＢＩＯＳの版数を比較し、一致するかを判定する。…
　　　【００７９】
　（Ｓ６８）一致しない場合には、冗長化が必要であり、稼動中ＢＩＯＳ　Ｉｍａｇｅを、待機側のＢＩＯＳフラッシュメモリにフラッシュライトする。このときに、ライトするＢＩＯＳ　ＲＯＭ　Ｉｍａｇｅは、現在稼動中のＢＩＯＳフラッシュＲＯＭのデータを使用する。」と記載されているように、コンピュータシステムの稼働中に、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリは、次回の起動時の起動ＢＩＯＳに設定され（なお、他方のＢＩＯＳメモリにはアップデート前のＢＩＯＳが格納されている）、コンピュータシステムの起動時に、次回起動時に設定されたＢＩＯＳ番号（アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリの番号）が、稼働中ＢＩＯＳ格納領域に設定され、ＣＰＵが、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号の一方のＢＩＯＳメモリのＢＩＯＳのブート処理（すなわち、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリのＢＩＯＳのブート処理）を実行し、当該ＢＩＯＳ処理の終了後、前記稼動中ＢＩＯＳのＩｍａｇｅを、待機側のＢＩＯＳフラッシュメモリにフラッシュライトするものである。
　
　してみると、（ｄ）、（ｅ）、及び（ｆ）の含む態様、すなわち、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号の一方のＢＩＯＳメモリのＢＩＯＳのブート処理（すなわち、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリのＢＩＯＳのブート処理）中に、ハートビートエラーを検出すると、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号と異なるＢＩＯＳ番号の他方のＢＩＯＳメモリのＢＩＯＳを稼働中に切り換え、前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳのブート処理を実行し、前記稼働中に切り換えられた他方のＢＩＯＳメモリのＢＩＯＳによるブート処理の完了後、前記稼働中ＢＩＯＳ格納領域に設定されたＢＩＯＳ番号と異なるＢＩＯＳ番号の他方のＢＩＯＳメモリのＢＩＯＳを前記稼働中でない一方のＢＩＯＳメモリ（すなわち、アップデートされたＢＩＯＳの書き込まれたＢＩＯＳメモリ）に書込む態様であって、前記稼働中に切り換えられた他方のＢＩＯＳメモリには、アップデートされたＢＩＯＳが書き込まれている態様は、発明の詳細な説明に記載したものでない。
　
　以上のとおりであるから、本件出願は、当審から通知した拒絶理由における「［備考：補正案に対する拒絶理由］」の「（１）補正案の請求項１について」の「（１−４）」で「さらに、発明の詳細な説明の段落【００４７】、【００７５】等には、前記一方のＢＩＯＳメモリのＢＩＯＳ処理（すなわち、前記サービスプロセッサが、前記一方のＢＩＯＳメモリのＢＩＯＳのＢｏｏｔ　ｂｌｏｃｋ処理中にハートビートエラーを検出しない場合）終了後に冗長化処理がなされる旨の記載があるから、前記態様は、発明の詳細な説明に記載したものでない。」と指摘したとおり、特許法第３６条第６項第１号に規定する要件に係る拒絶理由を依然として解消していない。 
　
４．むすび 
　本件出願は、特許請求の範囲の記載が特許法第３６条第６項第２号に規定する要件を満たしていない。 
 　よって、結論のとおり審決する。