【手続補正書】
【提出日】平成22年12月20日(2010.12.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体装置であって、
第１の導電型の半導体層と、
前記第１の導電型の前記半導体層上に形成された第２の導電型の半導体層であって、前記第２の導電型の前記半導体層は、第１の厚さによって特徴付けられる、第２の導電型の半導体層と、
前記第２の導電型の前記半導体層内に第１の所定の距離だけ延在するボディ層と、
前記第２の導電型の前記半導体層内に第２の所定の距離だけ延在する複数のトレンチであって、前記複数のトレンチのそれぞれは、その中に配置された第１の誘電体材料を含み、前記第１の誘電体材料は、意図的に導入された電荷を含む、複数のトレンチと、
前記第２の導電型の前記半導体層に結合された複数の制御ゲートと、
前記第２の導電型の前記半導体層に結合された複数のソース領域と、
を備える、半導体装置。
【請求項２】
前記複数の制御ゲートのそれぞれは、前記ボディ層を通って前記第２の導電型の前記半導体層内に第３の所定の距離だけ延在する、制御ゲートトレンチを備える、請求項１に記載の半導体装置。
【請求項３】
前記制御ゲートトレンチは、第２の誘電体材料と、前記第２の誘電体材料の内側に配置された制御ゲート材料とを備える、請求項２に記載の半導体装置。
【請求項４】
前記複数のトレンチおよび前記複数の制御ゲート上に配置された第３の誘電体材料をさらに備える、請求項３に記載の半導体装置。
【請求項５】
前記制御ゲート材料は、ポリシリコンを含む、請求項３に記載の半導体装置。
【請求項６】
前記第２の所定の距離および前記第３の所定の距離は等しい、請求項２に記載の半導体装置。
【請求項７】
前記意図的に導入された電荷は、空間的に固定された電荷を含む、請求項１に記載の半導体装置。
【請求項８】
前記意図的に導入された電荷は、セシウムイオンに関連する正味正電荷を含む、請求項１の半導体装置。
【請求項９】
前記意図的に導入された電荷は、少なくともヨウ素、臭素、クロミウム、アルミニウム、または塩素イオンに関連する正味負電荷を含む、請求項１の半導体装置。
【請求項１０】
前記第２の所定の距離は、前記第１の厚さよりも長い、請求項１に記載の半導体装置。
【請求項１１】
前記誘電体材料は、酸化シリコン材料を含む、請求項１に記載の半導体装置。
【請求項１２】
前記第１の導電型および前記第２の導電型は、同じ導電型である、請求項１に記載の半導体装置。
【請求項１３】
前記ボディ層は、前記第１の導電型とは異なる導電型を有する、請求項１２に記載の半導体装置。
【請求項１４】
前記複数のトレンチおよび前記複数の制御ゲート上に配置された第３の誘電体材料をさらに備える、請求項１に記載の半導体装置。
【請求項１５】
前記第２の所定の距離は、前記第１の厚さ未満である、請求項１に記載の半導体装置。
【請求項１６】
前記ボディ層、および前記第２の導電型の前記半導体層を通って延在する、１対の終端トレンチをさらに備える、請求項１に記載の半導体装置。
【請求項１７】
半導体装置であって、
第１の導電型の半導体層と、
前記第１の導電型を有する第１の組のピラー、および第２の導電型を有する第２の組のピラーを含む半導体層であって、前記第１の組のピラーおよび前記第２の組のピラーは、前記第１の導電型の前記半導体層上に形成され、前記第１の組のピラーおよび前記第２の組のピラーは、第１の厚さによって特徴付けられる、半導体層と、
前記第１の組のピラー内、または前記第２の組のピラー内のいずれかに所定の距離だけ延在する、複数のトレンチであって、前記複数のトレンチのそれぞれは、その中に配置された第１の誘電体材料を含み、前記第１の誘電体材料は、意図的に導入された電荷を含む、複数のトレンチと、
前記第１の組のピラーおよび前記第２の組のピラーを含む前記半導体層に結合された複数の制御ゲートと、
前記第１の組のピラーおよび前記第２の組のピラーを含む前記半導体層に結合された複数のソース領域と、
を備える、半導体装置。
【請求項１８】
前記第１の組のピラーおよび前記第２の組のピラーを含む前記半導体層内に第２の所定の距離だけ延在する、第２の導電型のボディ層をさらに備える、請求項１７に記載の半導体装置。
【請求項１９】
前記複数のトレンチは、前記第１の組のピラー内に延在する、請求項１７に記載の半導体装置。
【請求項２０】
半導体装置であって、
第１の導電型の半導体層と、
前記第１の導電型の前記半導体層上に形成された、前記第１の導電型とは異なる第２の導電型の半導体層であって、前記第２の導電型の前記半導体層は、第１の厚さによって特徴付けられる、第２の導電型の半導体層と、
所定の深さを有し、前記第２の導電型の前記半導体層内に延在し、それによって、前記第
２の導電型の前記半導体層と前記トレンチとの間に配置される界面領域を画定するトレンチであって、前記トレンチは、
その中に配置された誘電体材料から成る遠位部分と、
前記誘電体材料、および前記トレンチの近位部分内の前記誘電体材料の内側に配置されたゲート材料を含む近位部分と、を備える、トレンチと、
所定の深さを有し、前記第２の導電型の前記半導体層内に延在し、それによって、前記第２の導電型の前記半導体層と前記第２のトレンチとの間に配置される第２の界面領域を画定する第２のトレンチであって、前記第２のトレンチは、
その中に配置された前記誘電体材料から成る遠位部分と、
前記誘電体材料、および前記第２のトレンチの近位部分内の前記誘電体材料の内側に配置された前記ゲート材料を含む近位部分と、を備える、第２のトレンチと、
前記第２の導電型の前記半導体層に結合されたソース領域と、
を備える、半導体装置。
【請求項２１】
前記第２の導電型の前記半導体層内に存在する不純物のドープ濃度、および前記トレンチと前記第２のトレンチとの間の距離は、前記半導体装置の降伏電圧を画定する、請求項２０に記載の半導体装置。
【請求項２２】
前記第２の導電型の前記半導体層内に第１の所定の距離だけ延在する、ボディ層をさらに備える、請求項２１に記載の半導体装置。
【請求項２３】
前記トレンチと前記第２のトレンチとの間の距離に沿って測定したドーパントの集積電荷密度は、ｑ×１×１０12／ｃｍ2からｑ×５×１０12／ｃｍ2までの範囲である、請求項２１に記載の半導体装置。
【請求項２４】
前記トレンチの前記遠位部分内に配置された前記誘電体材料は、前記誘電体材料の内側に配置された第２の誘電体材料をさらに備える、請求項２０に記載の半導体装置。
【請求項２５】
前記第２の誘電体材料は、フッ化アルミニウムを含む、請求項２４に記載の半導体装置。
【請求項２６】
前記トレンチの前記遠位部分内に配置された前記誘電体材料は、前記第２の誘電体材料の内側に配置された第３の誘電体材料をさらに備える、請求項２４に記載の半導体装置。
【請求項２７】
前記トレンチの前記近位部分内に配置された前記誘電体材料は、前記第１の誘電体材料と、前記第１の誘電体材料の内側に配置された前記第２の誘電体材料とを備える、請求項２４に記載の半導体装置。
【請求項２８】
前記ソース領域から前記ボディ層の方へ延在するデバイス領域をさらに備える、請求項２２に記載の半導体装置。
【請求項２９】
前記第１の導電型の前記半導体層と前記ボディ層との間に配置された、前記第１の導電型のドリフト層をさらに備える、請求項２２に記載の半導体装置。
【請求項３０】
前記トレンチ上に配置された第２の誘電体材料をさらに備える、請求項２９に記載の半導体装置。
【請求項３１】
前記所定の深さは、前記第１の厚さよりも深い、請求項２０に記載の半導体装置。
【請求項３２】
前記誘電体材料は、酸化シリコン材料を含む、請求項２０に記載の半導体装置。
【請求項３３】
前記第２の導電型の前記半導体層を通って延在する１つ以上の終端トレンチをさらに備える、請求項２０に記載の半導体装置。
【請求項３４】
半導体装置であって、
第１の導電型の半導体層であって、その上に形成された第２の導電型の半導体層を有し、前記第２の導電型の前記半導体層は、第１の厚さによって特徴付けられる、第１の導電型の半導体層と、
所定の深さを有し、前記第２の導電型の前記半導体層内に延在し、それによって、前記第２の導電型の前記半導体層と前記第１のトレンチとの間に配置される第１の界面領域を画定する第１のトレンチであって、前記第１のトレンチは、
その中に配置された誘電体材料から成る遠位部分と、
前記誘電体材料、および前記トレンチの近位部分内の前記誘電体材料の内側に配置されたゲート材料を含む近位部分と、を備え、意図的に導入された電荷が、前記第１のトレンチの前記遠位部分内に配置された前記誘電体材料内、または前記第１の界面領域内のうちの少なくとも１つに提供される、第１のトレンチと、
前記所定の深さを有し、前記第２の導電型の前記半導体層内に延在し、それによって、前記第２の導電型の前記半導体層と第２のトレンチとの間に配置される第２の界面領域を画定する第２のトレンチであって、前記第２のトレンチは、
その中に配置された前記誘電体材料から成る遠位部分と、
前記誘電体材料、および前記第２のトレンチの近位部分内の前記誘電体材料の内側に配置された前記ゲート材料を含む近位部分と、を備え、前記意図的に導入された電荷が、前記第２のトレンチの前記遠位部分内に配置された前記誘電体材料内、または前記第２の界面領域内のうちの少なくとも１つに提供される、第２のトレンチと、
を備える、半導体装置。
【請求項３５】
前記第２の導電型の前記半導体層に結合されたソース領域をさらに備える、請求項３４に記載の半導体装置。
【請求項３６】
前記意図的に導入された電荷は、前記第２の導電型の前記半導体層内にも存在する、請求項３４に記載の半導体装置。
【請求項３７】
前記意図的に導入された電荷は、セシウムイオンの領域に関連する正味正電荷を含む、請求項３４に記載の半導体装置。
【請求項３８】
前記意図的に導入された電荷は、少なくともヨウ素イオン、臭素イオン、クロミウムイオン、アルミニウムイオン、または塩素イオンの領域に関連する正味負電荷を含む、請求項３４に記載の半導体装置。
【請求項３９】
前記第１の導電型および前記第２の導電型は異なる、請求項３４に記載の半導体装置。
【請求項４０】
前記意図的に導入された電荷は、前記第２の導電型の前記半導体層の空乏化をもたらす極性に関連する、請求項３４に記載の半導体装置。
【請求項４１】
前記第１の導電型および前記第２の導電型は、ｎ型であり、前記意図的に導入された電荷は、少なくともヨウ素、臭素、クロミウム、アルミニウム、または塩素イオンに関連する、請求項３４に記載の半導体装置。
【請求項４２】
前記第１の導電型は、ｎ型であり、前記第２の導電型は、ｐ型であり、前記意図的に導入された電荷は、セシウムイオンに関連する、請求項３４に記載の半導体装置。
【請求項４３】
前記第１の導電型および前記第２の導電型は、ｐ型であり、前記意図的に導入された電荷は、ヨウ素、臭素、クロミウム、アルミニウム、または塩素イオンに関連する、請求項３４に記載の半導体装置。
【請求項４４】
前記第１の導電型は、ｐ型であり、前記第２の導電型は、ｎ型であり、前記意図的に導入された電荷は、セシウムイオンに関連する、請求項３４に記載の半導体装置。
【請求項４５】
前記第２の導電型の前記半導体層内に第１の所定の距離だけ延在する、前記第２の導電型のボディ層をさらに備える、請求項３４に記載の半導体装置。
【請求項４６】
前記ソース領域から前記第１の導電型の前記半導体層の方へ延在するデバイス領域をさらに備える、請求項４５に記載の半導体装置。
【請求項４７】
前記第１の導電型の前記半導体層と前記ボディ層との間にｎドリフト層をさらに備える、請求項４５に記載の半導体装置。
【請求項４８】
前記所定の深さは、前記第１の厚さよりも深い、請求項３４に記載の半導体装置。
【請求項４９】
前記誘電体材料は、酸化シリコン材料を含む、請求項３４に記載の半導体装置。
【請求項５０】
前記第２の導電型の前記半導体層を通って延在する１つ以上の終端トレンチをさらに備える、請求項３４に記載の半導体装置。
【請求項５１】
前記トレンチの前記遠位部分内に配置された前記誘電体材料は、第１の誘電体材料と、前記第１の誘電体材料の内側に配置された第２の誘電体材料と、前記第２の誘電体材料の内側に配置された第３の誘電体材料とを備える、請求項３４に記載の半導体装置。
【請求項５２】
前記第１の誘電体材料は、酸化シリコン材料を含み、前記第２の誘電体材料は、窒化シリコン材料を含み、前記第３の誘電体材料は、別の酸化シリコン材料を含む、請求項５１に記載の半導体装置。
【請求項５３】
前記トレンチの前記近位部分内に配置された前記誘電体材料は、前記第１の誘電体材料と、前記第１の誘電体材料の内側に配置された前記第２の誘電体材料とを備える、請求項５１に記載の半導体装置。
【請求項５４】
半導体装置であって、
第１の表面および第２の表面を有する第１の導電型の半導体層と、
前記第１の表面上に配置されたソース領域と、
前記ソース領域に隣接して前記第１の表面上に配置されたゲート領域と、
前記第１の表面上に配置されたドレイン領域と、
前記ゲート領域と前記ドレイン領域との間に配置された少なくとも１対の電荷制御トレンチであって、前記少なくとも１対の電荷制御トレンチのそれぞれは、ある幅によって特徴付けられ、その中に配置された第１の誘電体材料と、前記第１の誘電体材料の内側に配置された第２の材料とを含み、前記第１の導電型の前記半導体層内に存在する不純物のドープ濃度、および前記少なくとも１対の電荷制御トレンチ間の距離は、前記少なくとも１対の電荷制御トレンチのそれぞれの幅に依存しない、前記半導体装置の電気的特性を画定する、少なくとも１対の電荷制御トレンチと、
を備える、半導体装置。
【請求項５５】
前記半導体装置の前記電気的特性は、降伏電圧を含む、請求項５４に記載の半導体装置。
【請求項５６】
前記第２の材料は、誘電体材料を含む、請求項５４に記載の半導体装置。
【請求項５７】
前記第２の材料は、フッ化アルミニウムを含む、請求項５４に記載の半導体装置。
【請求項５８】
前記第２の材料の内側に配置された第３の材料をさらに備える、請求項５４に記載の半導体装置。
【請求項５９】
前記第１の誘電体材料および前記第３の誘電体材料は、同じ材料である、請求項５８に記載の半導体装置。
【請求項６０】
前記第１の導電型は、ｐ型である、請求項５４に記載の半導体装置。
【請求項６１】
前記ゲート領域は、前記電荷制御トレンチの一部の上に横方向に延在する、請求項５４に記載の半導体装置。
【請求項６２】
第１の導電型の前記半導体層の前記第１の表面に結合された、第２の導電型のｎ型ドリフト領域をさらに備え、前記第２の導電型は、前記第１の導電型とは異なる、請求項５４に記載の半導体装置。
【請求項６３】
半導体装置であって、
第１の表面および第２の表面とを有する第１の導電型の半導体層と、
前記第１の表面上に配置されたソース領域と、
前記ソース領域に隣接して前記第１の表面上に配置されたゲート領域と、
前記第１の表面上に配置されたドレイン領域と、
前記ゲート領域と前記ドレイン領域との間に配置された電荷制御トレンチであって、前記電荷制御トレンチは、その中に配置された第１の誘電体材料を含み、前記第１の誘電体材料は、意図的に導入された電荷を含む、電荷制御トレンチと、
を備える、半導体装置。
【請求項６４】
前記第１の誘電体材料は、酸化シリコン材料を含む、請求項６３に記載の半導体装置。
【請求項６５】
前記意図的に導入された電荷は、セシウムイオンに関連する正味正電荷を含む、請求項６３に記載の半導体装置。
【請求項６６】
前記意図的に導入された電荷は、ヨウ素、臭素、クロミウム、アルミニウム、または塩素イオンに関連する正味負電荷を含む、請求項６３に記載の半導体装置。
【請求項６７】
前記第１の導電型のドリフト領域と、
前記第１の導電型とは異なる第２の導電型の層であって、前記第２の導電型の前記層は、前記ドリフト領域内に延在し、かつ前記ゲート領域と前記ドレイン領域との間に延在する、第２の導電型の層と、
をさらに備える、請求項６３に記載の半導体装置。
【請求項６８】
前記第２の導電型の層は、前記ドリフト領域内に埋め込まれる、請求項６７に記載の半導体装置。
【請求項６９】
前記ドリフト領域は、前記第２の表面の方へ延在する第１の深さによって特徴付けられ、前記電荷制御トレンチは、前記第２の表面の方へ第２の深さだけ延在し、前記第２の深さは、前記第１の深さよりも深い、請求項６７に記載の半導体装置。
【請求項７０】
前記ゲート領域は、前記電荷制御トレンチの一部の上に横方向に延在する、請求項６３に記載の半導体装置。
【請求項７１】
前記電荷制御トレンチは、前記ゲート領域に隣接して測定された第１の幅、および前記ドレイン領域に隣接して測定された第２の幅によって特徴付けられ、前記第２の幅は、前記第１の幅よりも広い、請求項６３に記載の半導体装置。
【請求項７２】
第１の導電型の半導体層を備えた半導体装置であって、前記第１の導電型の前記半導体層は、その上に形成された、
第２の導電型の第１の半導体領域であって、前記第１の半導体領域は、第１の厚さによって特徴付けられる、第２の導電型の第１の半導体領域と、
所定の深さを有し、前記第１の半導体領域内に延在し、それによって、前記第１の半導体領域と前記第１のトレンチとの間に配置される第１の界面領域を画定する第１のトレンチであって、前記第１のトレンチは、
前記第１のトレンチの近位部分内、および前記第１のトレンチの遠位部分内に配置された第１の誘電体材料であって、意図的に導入された電荷が、前記第１のトレンチの前記近位部分内に配置された前記第１の誘電体材料内、または前記第１の界面領域内のうちの少なくとも１つに存在する、第１の誘電体材料と、
前記第１のトレンチの前記近位部分内の前記第１の誘電体材料の内側に配置された、第１のゲート材料と、を備える、第１のトレンチと、
前記第１の導電型の第２の半導体領域であって、前記第２の半導体領域は、第２の厚さによって特徴付けられる、前記第１の導電型の第２の半導体領域と、
第２の所定の深さを有し、前記第２の半導体領域内に延在し、それによって、前記第２の半導体領域と前記第２のトレンチとの間に配置される第２の界面領域を画定する第２のトレンチであって、前記第２のトレンチは、
前記第２のトレンチの近位部分内、および前記第２のトレンチの遠位部分内に配置された第２の誘電体材料であって、意図的に導入された電荷が、前記第２のトレンチの前記近位部分内に配置された前記第２の誘電体材料内、または前記第２の界面領域内のうちの少なくとも１つに提供される、第２の誘電体材料と、
前記第２のトレンチの前記近位部分内の前記第２の誘電体材料の内側に配置された、第２のゲート材料と、を備える、第２のトレンチと、
を有する、半導体装置。
【請求項７３】
前記第１の導電型の前記半導体層に結合された第１のソース領域と、前記第１の導電型の前記半導体層に結合された第２のソース領域と、
前記第１の半導体領域と前記第２の半導体領域との間に配置されたトレンチ分離領域と、をさらに備える、請求項７２に記載の半導体装置。
【請求項７４】
前記第１の導電型は、ｐ型であり、前記第２の導電型は、ｎ型である、請求項７２に記載の半導体装置。
【請求項７５】
前記第１の誘電体材料および前記第２の誘電体材料は、酸化シリコン材料を含む、請求項７２に記載の半導体装置。
【請求項７６】
前記第１のトレンチの前記遠位部分内に配置された前記第１の誘電体材料、および前記第２のトレンチの前記遠位部分内に配置された前記第２の誘電体材料は、前記第１の誘電体材料および前記第２の誘電体材料の内側に配置された第３の誘電体材料をさらに備える、請求項７２に記載の半導体装置。
【請求項７７】
前記第３の誘電体材料は、フッ化アルミニウムを含む、請求項７６に記載の半導体装置。
【請求項７８】
前記意図的に導入された電荷は、セシウムイオンの領域に関連する正味正電荷を含む、請求項７２に記載の半導体装置。
【請求項７９】
前記意図的に導入された電荷は、ヨウ素、臭素、クロミウム、アルミニウム、または塩素イオンの領域に関連する正味負電荷を含む、請求項７２に記載の半導体装置。
【請求項８０】
前記意図的に導入された電荷は、前記第１の半導体領域内、および前記第２の半導体領域内にも存在する、請求項７２に記載の半導体装置。
【請求項８１】
第１のドレイン領域は、前記第１の半導体領域まで延在する前記第１の導電型の第１のシンカー領域によって、前記第１の半導体領域に電気的に接続され、
第２のドレイン領域は、前記第２の半導体領域まで延在する前記第２の導電型の第２のシンカー領域によって、前記第２の半導体領域に電気的に接続される、請求項７２に記載の半導体装置。
【請求項８２】
前記第１の半導体領域および前記第２の半導体領域は、第１の電圧を受け取るように適合される、請求項７２に記載の半導体装置。
【請求項８３】
前記第１の電圧以下の第２の電圧で動作するように適合されたＭＯＳトランジスタを含む、第３の半導体領域をさらに備える、請求項８２に記載の半導体装置。
【請求項８４】
前記第１の電圧以下の第２の電圧で動作するように適合された双極性トランジスタを含む、第３の半導体領域をさらに備える、請求項８２に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置