【事件の表示】
　特願２００４−１３５２１２「データ損失の事前検出付きフラッシュメモリ」拒絶査定不服審判事件〔平成１６年１２月１６日出願公開、特開２００４−３５５７９３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１６年４月３０日（パリ条約による優先権主張２００３年４月２９日、欧州特許庁）に出願した特願２００４−１３５２１２号であって、平成１９年６月１１日付け拒絶理由通知に応答して同年９月１４日付けで手続補正がなされ、同年１０月１５日付けで拒絶査定がなされ、これに対し、平成２０年１月１６日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願の請求項１〜２７に係る発明は、平成１９年９月１４日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜２７に記載された事項により特定されるとおりのものであり、そのうちの請求項１３に係る発明（以下「本願発明」という。）は、請求項１３に記載された事項により特定される以下のとおりのものである。
　
　「【請求項１３】
　複数の不揮発性メモリセルと、
　ゲートが読み出し値にバイアスされた基準セルの性能と選択セルの性能とを比較することにより、上記選択セルが上記基準セルを超えれば上記選択セルの読み出し状態がハイとなり、上記選択セルが上記基準セルを超えなければ上記選択セルの読み出し状態がロウになるように、上記選択セルの読み出し状態を決定する手段とを備え、
　上記読み出し状態を決定する手段はさらに、
　ゲートが第１の値に設定された第１の上記基準セルと、
　上記第１の基準セルと上記選択セルに接続され、上記第１の読み出し状態を出力する第１の比較器と、
　ゲートが第２の値に設定された第２の上記基準セルと、
　上記第２の基準セルと上記選択セルに接続され、上記第２の読み出し状態を出力する第２の比較器と、
　ゲートが第３の値に設定された第３の上記基準セルと、
　上記第３の基準セルと上記選択セルに接続され、上記第３の読み出し状態を出力する第３の比較器と、
　前記第２の読み出し状態が前記第１の読み出し状態に一致していない任意の前記選択されたセルに弱くプログラムされたハイとしてフラグを立てることができ、そして前記第３の読み出し状態が前記第１の読み出し状態に一致していない任意の前記選択されたセルに弱くプログラムされたロウとしてフラグを立てることができるマイクロプロセッサデバイスと、
を備えることを特徴とする、不揮発性メモリデバイス。」
　
３．引用刊行物に記載された発明
　本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００１−７６４９６号公報（以下「引用例」という。）には、図１及び図２とともに、以下の事項が記載されている。
　なお、以下の検討において、各引用箇所の下線は当審で付した。
　
　「【特許請求の範囲】
【請求項１】　電気的書換え可能な不揮発性メモリの各セルから読み出されたセル電流の電流値に基づいて該セルのデータ判定を行うための参照電流値である第一の参照電流と該第一の参照電流の電流値に比して大きい電流値をもつ第二の参照電流と該第一の参照電流の電流値に比して小さい電流値をもつ第三の参照電流とを生成する生成回路と、
前記セル電流と複数の前記第一から第三の参照電流とをそれぞれ比較する比較回路と、
前記各セルに記憶されたデータの書込または消去を行う書込・消去回路と、
データ読出時に前記セル電流が前記第一の参照電流を超えたか否かを前記比較回路の比較結果をもとに判定し、この判定結果によって、それぞれ対応するデータを出力し、さらに前記第二の参照電流を超え、あるいは前記第三の参照電流を超えない条件を満たす場合に該セル電流に対応するセルに対する再消去あるいは再書込の処理を前記書込・消去回路に行わせる制御回路と、
を備えたことを特徴とする不揮発性メモリのデータ化け防止回路。」
　「【請求項７】　前記制御回路は、前記条件を満たす場合に前記セル電流に対応するセルのアドレスを保持し、前記各セルに対するアクセス処理がない場合に該アドレスのセルに対する再消去あるいは再書込の処理を行うことを特徴とする請求項１〜６のいずれか一つに記載の不揮発性メモリのデータ化け防止回路。」
　「【０００１】
【発明の属する技術分野】本発明は、電気的書換え可能な不揮発性メモリ内の各セルを構成するフローティングゲートに対するチャージゲインやチャージロスによって引き起こされるデータ読出の誤動作を未然に防止することができる不揮発性メモリのデータ化け防止回路およびその方法に関するものである。」
　「【００１０】図１７において、コントロールゲート１０１に読出時の電圧Ｖreadが印加されると、上述したように電流Ｉdsがソース−ドレイン間に流れる。電流Ｉdsが流れたか否かは、電圧Ｖreadのときの電流Ｉdsがしきい値の参照電流Ｉref1を超えるか否かによって判断される。」
　「【００３４】
【発明の実施の形態】以下に添付図面を参照して、本発明にかかる
不揮発性メモリのデータ化け防止回路
【００３５】（実施の形態１）図１は、本発明の実施の形態１である不揮発性メモリのデータ化け防止回路の構成を示す図である。図１において、メモリセルアレイ１は、図１４に示した
電気的書換え可能な不揮発性メモリのメモリセルが配列される
【００３６】
参照電流セル３ａ〜３ｃは、それぞれ異なる電流値をもつ参照電流Ｉref1〜Ｉref3をそれぞれ出力する
【００３７】
センスアンプＳＡ１は、電流Ｉcellと参照電流Ｉref1との値の比較を行う。また、センスアンプＳＡ２は、電流Ｉcellと参照電流Ｉref2との値の比較を行う。さらに、センスアンプＳＡ３は、電流Ｉcellと参照電流Ｉref3との値の比較を行う。各センスアンプＳＡ１〜ＳＡ３は、比較結果を制御回路５に出力する
【００３８】読出・書込・消去回路４は、制御回路５の制御のもとに、メモリセルアレイの所望メモリセルに対するアクセスを行い、読出処理および書込・消去処理を行う。なお、読出処理と書込・消去処理は各種制御信号（ライト・イネーブル信号等）を用いて制御される。
【００３９】
制御回路５は
センスアンプＳＡ２，ＳＡ３の比較結果をもとに、読み出したメモリセルに対する再書込あるいは再消去の処理を行うか否かを判断し、再書込あるいは再消去の処理を行う場合には、読出・書込・消去回路４に対して、再書込あるいは再消去の処理を実行させる
【００４０】ここで、図３に示すフローチャートを参照して、本発明の実施の形態１によるデータ化け防止処理手順について説明する。図３において、まず、制御回路５がＩ／Ｏバッファ端子６を介して読出信号を受けると、その読出信号を読出・書込・消去回路４に送出し、メモリセルアレイ１に対する読出処理を実行させる（ステップＳ１１）。これにより、メモリセルアレイ１内における読出対象のメモリセルから電流Ｉcellが出力される（ステップＳ１２）。
【００４１】この
電流Ｉcellは、各センスアンプＳＡ１〜ＳＡ３に入力され、参照電流Ｉref1〜Ｉref3とそれぞれ比較される
まず、電流Ｉcellが参照電流Ｉref1を超えたか否かを判断する
電流Ｉcellが参照電流Ｉref1を超えている場合
さらに電流Ｉcellが参照電流Ｉref2を超えているか否かを判断する
電流Ｉcellが参照電流Ｉref2を超えている場合
【００４２】
電流Ｉcellが参照電流Ｉref2を超えていない場合
この読み出したメモリセルに対する再消去処理を行い
【００４３】一方、
電流Ｉcellが参照電流Ｉref1を超えない場合（
さらに電流Ｉcellが参照電流Ｉref3を超えているか否かを判断する
電流Ｉcellが参照電流Ｉref3を超えていない場合
【００４４】
電流Ｉcellが参照電流Ｉref3を超えている場合
この読み出したメモリセルに対する再書込処理を行い
【００４５】なお、上述したステップＳ１５，Ｓ１９による再消去処理および再書込処理では、いずれもその都度、各処理を実行するようにしているが、各処理をその都度、実行せずに、
再消去処理および再書込処理をすべきメモリセルのアドレスおよび「再消去」か「再書込」かの情報等を保持し
保持した情報をもとに各メモリセルに対して再消去処理と再書込処理を行うようにしてもよい
　
　ここにおいて、図１及び「参照電流Ｉref1は、図１８に示した参照電流Ｉref1と同じ電流値であり、
電流Ｉcellが
読み出したメモリセル
　また、「【請求項７】　
前記制御回路は、前記条件を満たす場合に前記セル電流に対応するセルのアドレスを保持し
該アドレスのセルに対する再消去あるいは再書込の処理を行う
再消去処理および再書込処理をすべきメモリセルのアドレスおよび「再消去」か「再書込」かの情報等を保持し、メモリセルアレイ１に対するアクセスがないときに、保持した情報をもとに各メモリセルに対して再消去処理と再書込処理を行う
　
　以上を総合すると、引用例には、以下の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「配列された不揮発性メモリのメモリセルと、
　参照電流Ｉref1〜Ｉref3と電流Ｉcellとそれぞれ比較することにより、電流Ｉcellが参照電流Ｉref1を超えているか否か、電流Ｉcellが参照電流Ｉref2を超えているか否か、及び、電流Ｉcellが参照電流Ｉref3を超えているか否かを判断する、不揮発性メモリのデータ化け防止回路とを備え、
　上記不揮発性メモリのデータ化け防止回路はさらに、
　参照電流セル３ａと読み出したメモリセルに接続され、参照電流Ｉref1と電流Ｉcellとの値の比較結果を出力するセンスアンプＳＡ１と、
　参照電流セル３ｂと上記読み出したメモリセルに接続され、参照電流Ｉref2と電流Ｉcellとの値の比較結果を出力するセンスアンプＳＡ２と、
　参照電流セル３ｃと上記読み出したメモリセルに接続され、参照電流Ｉref3と電流Ｉcellとの値の比較結果を出力するセンスアンプＳＡ３と、
　電流Ｉcellが参照電流Ｉref1を超えている場合であって、電流Ｉcellが参照電流Ｉref2を超えていない場合、上記読み出したメモリセルに対する「再消去」の情報を保持し、そして電流Ｉcellが参照電流Ｉref1を超えない場合であって、電流Ｉcellが参照電流Ｉref3を超えている場合、上記読み出したメモリセルに対する「再書込」の情報を保持する制御回路と、
を備えることを特徴とする、不揮発性メモリ及び不揮発性メモリのデータ化け防止回路。」
　
４．対比
　以下に本願発明と引用発明とを対比する。
　引用発明の「配列された不揮発性メモリのメモリセル」、「不揮発性メモリのデータ化け防止回路」、「参照電流セル３ａ」、「読み出したメモリセル」、「参照電流Ｉref1と電流Ｉcellとの値の比較結果」、「センスアンプＳＡ１」、「参照電流セル３ｂ」、「参照電流Ｉref2と電流Ｉcellとの値の比較結果」、「センスアンプＳＡ２」、「参照電流セル３ｃ」、「参照電流Ｉref3と電流Ｉcellとの値の比較結果」、「センスアンプＳＡ３」、「「再消去」の情報を保持」すること、「「再書込」の情報を保持」すること、「不揮発性メモリ及び不揮発性メモリのデータ化け防止回路」は、
それぞれ、本願発明の「複数の不揮発性メモリセル」、「選択セルの読み出し状態を決定する手段」、「第１の基準セル」、「選択セル」、「第１の読み出し状態」、「第１の比較器」、「第２の基準セル」、「第２の読み出し状態」、「第２の比較器」、「第３の基準セル」、「第３の読み出し状態」、「第３の比較器」、「弱くプログラムされたハイとしてフラグを立てる」こと、「弱くプログラムされたロウとしてフラグを立てる」こと、「不揮発性メモリデバイス」に相当する。
　また、「【００１０】図１７において、
コントロールゲート１０１に読出時の電圧Ｖreadが印加されると、上述したように電流Ｉdsがソース−ドレイン間に流れる
　同様に、引用発明の「参照電流Ｉref1〜Ｉref3」は、本願発明の「基準セルの性能」に相当する。
　さらに、引用発明の「電流Ｉcellが参照電流Ｉref1を超えている」と「判断」すること、「電流Ｉcellが参照電流Ｉref2を超えている」と「判断」すること、及び「電流Ｉcellが参照電流Ｉref3を超えている」と「判断」することは、本願発明の「上記選択セルが上記基準セルを超えれば上記選択セルの読み出し状態がハイ」となることに相当し、引用発明の「電流Ｉcellが参照電流Ｉref1を超えて」いないと「判断」すること、「電流Ｉcellが参照電流Ｉref2を超えて」いないと「判断」すること、及び「電流Ｉcellが参照電流Ｉref3を超えて」いないと「判断」することは、本願発明の「上記選択セルが上記基準セルを超えなければ上記選択セルの読み出し状態がロウ」になることに相当する。
　また、引用発明の「電流Ｉcellが参照電流Ｉref1を超えている場合であって、電流Ｉcellが参照電流Ｉref2を超えていない場合」、「電流Ｉcellが参照電流Ｉref1を超えない場合であって、電流Ｉcellが参照電流Ｉref3を超えている場合」は、それぞれ、本願発明の「前記第２の読み出し状態が前記第１の読み出し状態に一致していない」場合、「前記第３の読み出し状態が前記第１の読み出し状態に一致していない」場合に相当する。
　また、引用発明の「制御回路」は、本願発明の「マイクロプロセッサデバイス」に対応しており、両者は、制御回路である点で共通する。
　
　したがって、本願発明と引用発明とは、
　「複数の不揮発性メモリセルと、
　基準セルの性能とゲートが読み出し値にバイアスされた選択セルの性能とを比較することにより、上記選択セルが上記基準セルを超えれば上記選択セルの読み出し状態がハイとなり、上記選択セルが上記基準セルを超えなければ上記選択セルの読み出し状態がロウになるように、上記選択セルの読み出し状態を決定する手段とを備え、
　上記読み出し状態を決定する手段はさらに、
　上記第１の基準セルと上記選択セルに接続され、上記第１の読み出し状態を出力する第１の比較器と、
　上記第２の基準セルと上記選択セルに接続され、上記第２の読み出し状態を出力する第２の比較器と、
　上記第３の基準セルと上記選択セルに接続され、上記第３の読み出し状態を出力する第３の比較器と、
　前記第２の読み出し状態が前記第１の読み出し状態に一致していない任意の前記選択されたセルに弱くプログラムされたハイとしてフラグを立てることができ、そして前記第３の読み出し状態が前記第１の読み出し状態に一致していない任意の前記選択されたセルに弱くプログラムされたロウとしてフラグを立てることができる制御回路と、
を備えることを特徴とする、不揮発性メモリデバイス。」
　である点で一致し、以下の点で相違する。
　
（相違点１）
　本願発明は、「基準セル」の「ゲートが読み出し値にバイアスされ」、「第１の上記基準セル」の「ゲートが第１の値に設定され」、「第２の上記基準セル」の「ゲートが第２の値に設定され」、「第３の上記基準セル」の「ゲートが第３の値に設定され」ているのに対し、引用発明は、「参照電流セル３ａ」が「参照電流Ｉref1」を出力し、「参照電流セル３ｂ」が「参照電流Ｉref2」を出力し、「参照電流セル３ｃ」が「参照電流Ｉref3」を出力しているが、「参照電流Ｉref1」、「参照電流Ｉref2」、「参照電流Ｉref3」、を「ゲート」に設定する値によって発生する点が特定されていない点。
　
（相違点２）
　本願発明は、「フラグを立てることができる」のが「マイクロプロセッサデバイス」であるのに対し、引用発明は、「再消去」及び「再書込」の情報を保持するのが「制御回路」であり、「制御回路」が「マイクロプロセッサデバイス」であることが特定されていない点。
　
５．判断
（１）相違点１について
　不揮発性メモリの基準セルにおいて、ゲートに印加する電圧値によって、基準セルで発生する参照電流を調整することは、例えば、本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平１１−３０６７８５号公報に、「【００５０】この具体例において、
消去ベリファイ時においては、メモリセル４４１のゲート電圧Ｖ
２
はリファレンスセル４４５のゲート電圧と等しく４［Ｖ］
過消去ベリファイ時においては、リファレンスセル４４５のゲート電圧Ｖ
１
は６［Ｖ］であるのに対し、メモリセル４４１のゲート電圧Ｖ
２
は４［Ｖ］
全てのメモリセル４４１からの出力電流より、リファレンスセル４４５からの出力電流が大きいことを確かめるため
基準セル１００のゲートには抵抗素子３０２および３０４を介して与えられる
抵抗素子３０２および３０４はより低いＶ
ＧＳ
を与え、したがってコンパレータ１０４への基準セル出力においてアレイセル出力における電流よりも低いＩ
Ｄ
を与える
　したがって、引用発明の、「参照電流Ｉref1」、「参照電流Ｉref2」、「参照電流Ｉref3」をそれぞれ発生する、「参照電流セル３ａ」、「参照電流セル３ｂ」、「参照電流セル３ｃ」に、上記周知技術を適用して、本願発明のように、「参照電流セル３ａ」の「ゲートが第１の値に設定され」、「参照電流セル３ｂ」の「ゲートが第２の値に設定され」、「参照電流セル３ｃ」の「ゲートが第３の値に設定され」ることで、「参照電流Ｉref1」、「参照電流Ｉref2」、「参照電流Ｉref3」を発生するように構成することは、当業者が容易に想到し得た事項である。
　
（２）相違点２について
　メモリ装置において、メモリ装置の制御をマイクロプロセッサデバイスで行うことは、例えば、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平１０−１２５０９９号公報に、「マイクロプロセッサ２１は、列デコーダ１９およびワード線路デコーダ１６と通信する。とりわけ
マイクロプロセッサ２１は、データがセル１０に記憶されるべきか、またはセル１０から消去されるべきか、またはセル１０から読み出されるべきかを決定する
マイクロプロセッサ１はフラッシュ・メモリ２に対してアクセス制御を行うものであり、フラッシュ・メモリ２の空きセクタを管理する空きセクタ管理部４を具備する
　
　したがって、本願発明は、周知技術を勘案することにより、引用発明に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　
６．むすび
　以上のとおり、本願の請求項１３に係る発明（本願発明）は特許法第２９条第２項の規定により特許を受けることができないものであるから、他の請求項について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。