【事件の表示】
　特願２００７−５３３０１４「ピーク電圧保護回路および方法」拒絶査定不服審判事件〔平成１８年　３月３０日国際公開，ＷＯ２００６／０３３０５２，平成２０年　５月　１日国内公表，特表２００８−５１４１８３〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１．手続の経緯
　本願は，２００５年９月１４日（パリ条約による優先権主張外国庁受理２００４年９月２１日，欧州特許庁）を国際出願日とする出願であって，平成２１年９月２日付けで拒絶査定がなされ，これに対し，平成２２年１月４日に拒絶査定不服審判の請求がなされるとともに，同日付け手続補正書による手続補正（以下「本件補正」という。）がなされた後，当審における同年３月２６日付けの審尋に対し，何等の回答もなされなかったものである。
　
２．本件補正についての補正却下の決定
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
（１）補正後の本願の発明
　本件補正により，特許請求の範囲の請求項１は，
「関連する高電圧ＮＰＮトランジスタを破壊に対して保護するピーク電圧保護回路であって，
　前記関連する高電圧ＮＰＮトランジスタのベース−コレクタ電圧に関係づけられたセンサ電圧を感知するための低電圧ＮＰＮ素子と，
　前記関連する高電圧ＮＰＮトランジスタの前記ベース−コレクタ電圧をトリガと同時に制限するための起動回路とを含み，
　前記低電圧ＮＰＮ素子が，前記低電圧ＮＰＮ素子の降伏電圧を前記センサ電圧が超えると同時に，前記起動回路をトリガするように前記起動回路に結合され，　
　前記低電圧ＮＰＮ素子および前記高電圧ＮＰＮトランジスタは，前記低電圧ＮＰＮ素子の降伏電圧が前記高電圧ＮＰＮトランジスタの降伏電圧より低くなるように，互いに異なるコレクタ−ベース・ドーピング・プロファイルを持つ，保護回路。」
と補正された。
　
　上記補正は，請求項１に記載した発明を特定するために必要な事項である「低電圧ＮＰＮ素子が，前記低電圧ＮＰＮ素子の降伏電圧をセンサ電圧が超えると同時に，起動回路をトリガするように前記起動回路に結合される」態様について「低電圧ＮＰＮ素子および高電圧ＮＰＮトランジスタは，前記低電圧ＮＰＮ素子の降伏電圧が前記高電圧ＮＰＮトランジスタの降伏電圧より低くなるように，互いに異なるコレクタ−ベース・ドーピング・プロファイルを持つ」との限定を付加するものであって，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法（以下，単に「改正前の特許法」という。）第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで，本件補正後の前記請求項１に記載された発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
（２）引用文献
　原査定の拒絶の理由に引用された国際公開第０３／１９７７６号（以下「引用例」という。）には，図面とともに次の事項が記載されている。なお，和訳は，引用例に係る特表２００５−５２７１２５号公報による。
　
・「The present invention provides a method of sensing or 
monitoring the instantaneous voltage on the output of a radio 
frequency (RF) amplifier and coupling an active semiconductor 
device to reduce a gain of the amplifier in response to the 
instantaneous voltage reaching a maximum operating voltage of the
amplifier. This assists in preventing the application of 
excessively large instantaneous voltages to the output of the 
amplifier which assists in preventing damage to the amplifier. 
（３頁３〜１０行）」
（和訳：本発明は，無線周波数（ＲＦ）増幅器の出力部の瞬時電圧を検出又はモニタし，瞬時電圧が増幅器の最大動作電圧に達するのに応じて，能動半導体デバイスを接続して増幅器の利得を低下させる方法を提供する。本発明による方法は，増幅器出力部への瞬時過電圧の印加を防止して，増幅器に対する損傷を防止する一助となる。）
　
・「FIG. 2  schematically illustrates an amplifier  30  that is 
an alternate embodiment of amplifier  20  shown in FIG. 1 . 
Amplifier  30  has an RF power output stage  31  that is similar 
to output stage  21  explained in the description of  FIG. 1 . 
Although stage  31  is illustrated as an individual RF power 
transistor, stage  31 may be a Darlington transistor or other RF 
power output configuration. For example, stage  31  may be formed from two or three successive amplification stages in order to 
provide the desired gain. Although stage  31  may be referred to 
hereinafter as a transistor  31 , it should be noted that 
transistor  31  can be any of these types of elements. （４頁３５行〜５頁９行）」
（和訳： 図２は，図１に示した増幅器２０の他の実施形態である増幅器３０を示す概略図である。増幅器３０は，図１の説明で述べた出力段２１と同様のＲＦパワー出力段３１を有する。出力段３１は，個別のＲＦパワートランジスタとして例示するが，出力段３１は，ダーリントントランジスタ又は他のＲＦパワー出力構成であってよい。例えば，出力段３１は，所望の利得を供給するために，２つ又は３つの連続した増幅段から形成し得る。出力段３１は，以降，トランジスタ３１と呼ぶこともあるが，トランジスタ３１は，これらの種類の任意の要素であり得ることに留意されたい。）
　
・「FIG. 4  schematically illustrates an amplifier  50 that is an
other embodiment of amplifier 30  shown in  FIG. 2 . Amplifier  
50 utilizes a bipolar transistor 51  for sensing device  32 that
is shown in  FIG. 2 . Transistor  51  may be a variety of RF 
transistors such as those formed from the III-V materials of the 
periodic chart of elements, such as a GaAs HBT transistor. In the 
preferred embodiment, transistor  51  is a SiGe HBT transistor. 
Transistor  51  is coupled to utilize the three terminal breakdown
 characteristics of transistor  51to provide a very rapid turn-on
 of transistor  42  thereby reducing the gain of amplifier  50  in
 response to a small variation in the instantaneous voltage of 
amplifier  50 . Transistor  51  has a sensing terminal or first 
current electrode coupled to receive the instantaneous voltage on
 output  28 , and a control signal terminal or second current 
electrode coupled to provide the control signal to transistor  42
at input  38 . A control electrode of transistor  51  is coupled 
to power return  37  through a resistor  52 . 
　　 In operation, as the instantaneous voltage on output  increases
 above the collector-emitter breakdown voltage of transistor  51 , 
current flows from the collector to the emitter of transistor  51 . 
This is generally regarded as operating in the two terminal 
breakdown region (BVCEO). Some of the current goes through the base,
thus, through resistor  52  which develops a voltage sufficient to 
turn-on transistor  51 . As transistor  51turns-on the current 
through transistor  51  increases by the gain of transistor  51  
thereby supplying a large current to transistor  42 . This is 
generally regarded as operating in the three terminal breakdown 
region (BVCER). As described in the description of  FIG. 3 , this 
rapidly turns-on transistor  42  which reduces the input signal to 
transistor  31  thereby reducing the gain of transistor  31  and 
thereby reducing the gain ofamplifier  50 . 
　　 The value of BVCEO is determined by the semiconductor process 
technology used to form transistor  42 . However, the value of BVCER 
can be changed by changing the value of resistor  52 . Thus, 
resistor  52  is selected to provide a breakdown voltage for 
transistor  51  that is no less than the maximum operating voltage 
for amplifier  50  and preferable is slightly larger than the 
instantaneous voltage for normal operating conditions in order to 
provide the desired protection for amplifier  50  and allow 
amplifier  to function normally. The preferable maximum value for 
the breakdown voltage of transistor  51  is generally less than the
voltage that damages amplifier  50 . By selecting the value of 
resistor  52  the effective breakdown voltage can be set somewhere 
between the two terminal and three terminal breakdown voltage values, thus, providing control over the breakdown voltage used for 
transistor  51 . In an alternate embodiment, resistor  52  has a 
first terminal connected to the control electrode of transistor  51
and a second terminal connected to input  38 . In this alternate 
configuration, transistor  51  and resistor  52  function similarly
to the previous explanation of amplifier  50 . 
　　 It should be noted that transistor  31  may have multiple 
stages as described hereinbefore. In such configurations, the 
amplifier may have multiple sense devices, such as transistor  51,
that each supply a sense signal at a different value of the 
instantaneous voltage on output  28 . The sense signals may all be 
supplied to one active control device, such as transistor  42 , or 
each one may be supplied to a separate active control device. （７頁２９行〜９頁１８行）」
（和訳：図４は，図２に示した増幅器３０の他の実施形態である増幅器５０を示す概略図である。増幅器５０は，図２に示した検出素子３２の代わりにバイポーラトランジスタ５１を利用する。トランジスタ５１は，ＧａＡｓＨＢＴトランジスタ等，元素の周期律表のＩＩＩ−Ｖ族物質から形成されるトランジスタ等の様々なＲＦトランジスタであってよい。好適な実施形態において，トランジスタ５１は，ＳｉＧｅＨＢＴトランジスタである。トランジスタ５１を接続して，トランジスタ５１の３端子破壊特性を利用して，トランジスタ４２を素早くオン状態にし，これによって，増幅器５０の瞬時電圧が僅かに変動するのに応じて，増幅器５０の利得が低下する。トランジスタ５１は，出力部２８の瞬時電圧を受け取るために接続する検出端子即ち第１電流電極と，トランジスタ４２の入力部３８に制御信号を供給するために接続する制御信号端子即ち第２電流電極とを有する。トランジスタ５１の制御電極は，抵抗５２を介して電力帰線３７に接続する。
　動作中，出力部２８の瞬時電圧が大きなってトランジスタ５１のコレクタ−エミッタ破壊電圧を超えると，電流が，トランジスタ５１のコレクタからエミッタに流れる。このことは，一般的に，２端子破壊領域（ＢＶCEO ）における動作と見なされる。電流の一部は，ベースを流れ，従って，抵抗５２を流れて，抵抗５２が，トランジスタ５１をオンするのに充分な電圧を発生する。トランジスタ５１がオン状態の時，トランジスタ５１を介する電流は，トランジスタ５１の利得によって大きくなることで，大電流がトランジスタ４２に供給される。このことは，一般的に，３端子破壊領域（ＢＶCER ）における動作と見なされる。図３の説明で述べたように，これによって，トランジスタ４２が素早くオンして，トランジスタ３１への入力信号を低下させることによって，トランジスタ３１の利得が低下し，増幅器５０の利得が低下する。
　ＢＶCEO の値は，トランジスタ４２の形成に用いる半導体プロセス技術によって決まる。しかしながら，ＢＶCER の値は，抵抗５２の値を変えることによって変更し得る。従って，トランジスタ５１に破壊電圧を供給するために抵抗５２を選択するが，この破壊電圧は，増幅器５０の最大動作電圧以上であり，好適には，増幅器５０の所望の保護を行うために，又，増幅器５０を正常に機能させるために，正常な動作条件の瞬時電圧よりも僅かに大きい。一般的に，トランジスタ５１の破壊電圧の好適な最大値は，増幅器５０に損傷を与える電圧よりも小さい。抵抗５２の値を選択することによって，２端子破壊電圧値と３端子破壊電圧値との間の或る値に有効破壊電圧を設定して，トランジスタ５１に用いる破壊電圧を制御し得る。他の実施形態において，抵抗５２は，トランジスタ５１の制御電極に接続する第１端子と，入力部３８に接続する第２端子とを有する。この代替の構成では，トランジスタ５１及び抵抗５２は，増幅器５０についての前述の説明と同様に機能する。
　前述のように，トランジスタ３１は，複数段有し得ることに留意されたい。このような構成において，増幅器は，トランジスタ５１等，複数の検出素子を有し，各検出素子は，瞬時電圧の異なる値において，検出信号を出力部２８に供給し得る。検出信号は，全て，トランジスタ４２等の１つの能動制御素子に，あるいは，各々，別個の能動制御素子に供給し得る。）
　
　・図４には，ＮＰＮパワートランジスタ３１とＮＰＮトランジスタ５１が示され，ＲＦ増幅器５０のＮＰＮパワートランジスタ３１のコレクタにおける電圧が出力部２８の電圧となっていることが示され，さらに，ＮＰＮトランジスタ５１がトランジスタ４２を有する回路を駆動するように結合された構成が示されている。
　
　これらの記載事項及び図示内容を総合すると，引用例には，次の発明（以下「引用発明」という。）が記載されていると認めることができる。
「増幅器５０のＮＰＮパワートランジスタ３１を損傷から保護する瞬時過電圧保護回路であって，
　前記増幅器５０のＮＰＮパワートランジスタ３１のコレクタの瞬時電圧である出力部２８の瞬時電圧を検出するためのＮＰＮトランジスタ５１と，
　前記増幅器５０のＮＰＮパワートランジスタ３１の前記コレクタの瞬時電圧が前記ＮＰＮトランジスタ５１のコレクタ−エミッタ破壊電圧を超えて前記ＮＰＮトランジスタ５１がオン状態となる時，素早くオンして前記ＮＰＮパワートランジスタ３１の利得を低下させるためのトランジスタ４２を有する回路とを含み，
　前記ＮＰＮトランジスタ５１が，前記ＮＰＮトランジスタ５１のコレクタ−エミッタ破壊電圧を検出された出力部２８の瞬時電圧が超えると，前記トランジスタ４２を有する回路を駆動するように前記トランジスタ４２を有する回路に結合され，
　前記ＮＰＮトランジスタ５１および前記ＮＰＮパワートランジスタ３１は，前記ＮＰＮトランジスタ５１のコレクタ−エミッタ破壊電圧の最大値が前記ＮＰＮパワートランジスタ３１に損傷を与える電圧よりも小さい，瞬時過電圧保護回路。」
　
（３）対比
　そこで，本願補正発明と引用発明とを対比すると，その機能・作用からみて，後者における「増幅器５０のＮＰＮパワートランジスタ３１」は前者における「関連する高電圧ＮＰＮトランジスタ」に相当し，以下同様に，「損傷から保護する」態様は「破壊に対して保護する」態様に，「瞬時過電圧保護回路」は「ピーク電圧保護回路」及び「保護回路」に，「増幅器５０のＮＰＮパワートランジスタ３１のコレクタの瞬時電圧である出力部２８の瞬時電圧」は「関連する高電圧ＮＰＮトランジスタのベース−コレクタ電圧に関係づけられたセンサ電圧」に，「検出」は「感知」に，「ＮＰＮトランジスタ５１」は「低電圧ＮＰＮ素子」に，それぞれ相当している。
　
　また，後者の「オン状態となる時，素早くオン」する態様は前者の「トリガと同時に」なされる態様に，後者の「ＮＰＮパワートランジスタ３１の利得を低下させる」態様は前者の「高電圧ＮＰＮトランジスタのベース−コレクタ電圧を・・・制限する」態様に，後者の「トランジスタ４２を有する回路」は前者の「起動回路」に，それぞれ相当するから，結局，後者の「増幅器５０のＮＰＮパワートランジスタ３１のコレクタの瞬時電圧がＮＰＮトランジスタ５１のコレクタ−エミッタ破壊電圧を超えて前記ＮＰＮトランジスタ５１がオン状態となる時，素早くオンして前記ＮＰＮパワートランジスタ３１の利得を低下させるためのトランジスタ４２を有する回路」は前者の「関連する高電圧ＮＰＮトランジスタのベース−コレクタ電圧をトリガと同時に制限するための起動回路」に相当している。
　
　また，後者の「ＮＰＮトランジスタ５１のコレクタ−エミッタ破壊電圧」は前者の「低電圧ＮＰＮ素子の降伏電圧」に，後者の「検出された出力部２８の瞬時電圧」は前者の「センサ電圧」に，後者の「駆動」は前者の「トリガ」に，それぞれ相当するから，結局，後者の「ＮＰＮトランジスタ５１が，前記ＮＰＮトランジスタ５１のコレクタ−エミッタ破壊電圧を検出された出力部２８の瞬時電圧が超えると，トランジスタ４２を有する回路を駆動するように前記前記トランジスタ４２を有する回路に結合され」た態様は前者の「低電圧ＮＰＮ素子が，前記低電圧ＮＰＮ素子の降伏電圧をセンサ電圧が超えると同時に，起動回路をトリガするように前記起動回路に結合され」た態様に相当している。
　
　また，後者の「ＮＰＮトランジスタ５１およびＮＰＮパワートランジスタ３１は，前記ＮＰＮトランジスタ５１のコレクタ−エミッタ破壊電圧の最大値が前記ＮＰＮパワートランジスタ３１に損傷を与える電圧よりも小さい」態様と前者の「低電圧ＮＰＮ素子および高電圧ＮＰＮトランジスタは，前記低電圧ＮＰＮ素子の降伏電圧が前記高電圧ＮＰＮトランジスタの降伏電圧より低くなるように，互いに異なるコレクタ−ベース・ドーピング・プロファイルを持つ」態様とは，「低電圧ＮＰＮ素子および高電圧ＮＰＮトランジスタは，前記低電圧ＮＰＮ素子の降伏電圧が前記高電圧ＮＰＮトランジスタの降伏電圧より低くなる」との概念で共通している。
　
　したがって，両者は，
「関連する高電圧ＮＰＮトランジスタを破壊に対して保護するピーク電圧保護回路であって，
　前記関連する高電圧ＮＰＮトランジスタのベース−コレクタ電圧に関係づけられたセンサ電圧を感知するための低電圧ＮＰＮ素子と，
　前記関連する高電圧ＮＰＮトランジスタの前記ベース−コレクタ電圧をトリガと同時に制限するための起動回路とを含み，
　前記低電圧ＮＰＮ素子が，前記低電圧ＮＰＮ素子の降伏電圧を前記センサ電圧が超えると同時に，前記起動回路をトリガするように前記起動回路に結合され，
　前記低電圧ＮＰＮ素子および前記高電圧ＮＰＮトランジスタは，前記低電圧ＮＰＮ素子の降伏電圧が前記高電圧ＮＰＮトランジスタの降伏電圧より低くなる，保護回路。」
の点で一致し，以下の点で相違している。
　
［相違点］
　低電圧ＮＰＮ素子の降伏電圧が高電圧ＮＰＮトランジスタの降伏電圧より低くなる関係にある，低電圧ＮＰＮ素子と高電圧ＮＰＮトランジスタに関し，本願補正発明は，「互いに異なるコレクタ−ベース・ドーピング・プロファイルを持つ」としているのに対し，引用発明は，かかる特定がなされていない点。
　
（４）判断
　上記相違点について以下検討する。
　
　例えば，本願の明細書に「【０００３】バイポーラＩＣ技術では，コレクタ−ベースＢＶと遷移周波数ｆＴが強く関係しており，すなわちＢＶとｆＴの積はほぼ一定である。したがって，堅牢性と速度の間での妥協点が選択されなければならない。適切なエピ厚およびコレクタ・ドープ・プロファイルを選択することによってトレードオフがなされる。ＧＳＭ  ＰＡ用に最適化されたバイポーラＩＣ技術は，比較的高いＢＶに調整され，その結果，中程度のｆＴを有する。・・・【０００４】シリコン技術では，エピ厚とコレクタ・ドーピング・プロファイルは，速度と堅牢性の間での最適なトレードオフを実現するように調整される。ＳｉＧｅプロセスに関するこれらのトレードオフを記載する最近の文献は，「Current Status and Future Trends of SiGe BiCMOS Technology」，IEEE Transactions on Electron Devices，  Ｖｏｌ．４８，Ｎｏ  １１，２００１年１１月，に見出される。」と記載されているように，トランジスタの降伏電圧（ＶＢ）を，コレクタ−ベース・ドーピング・プロファイル（コレクタ・ドープ・プロファイル）を選択することによって調整することは，トランジスタの分野における周知技術である。
　
　引用発明において，上記周知技術を踏まえ，低電圧ＮＰＮ素子（ＮＰＮトランジスタ５１）の降伏電圧が高電圧ＮＰＮトランジスタ（ＮＰＮパワートランジスタ３１）の降伏電圧より低くなる関係を満たすために，即ち，降伏電圧の異なる２つのＮＰＮトランジスタを得るために，互いに異なるコレクタ−ベース・ドーピング・プロファイルを選択するようにして，上記相違点に係る本願補正発明の構成とすることは，当業者が容易に想到し得たものというべきである。
　
　そして，本願補正発明の全体構成により奏される作用効果も，引用発明及び上記周知技術から当業者が予測し得る範囲内のものである。
　したがって，本願補正発明は，引用発明及び上記周知技術に基いて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　以上のとおりであって，本件補正は，改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下を免れない。
　
３．本願の発明について
　本件補正は上記のとおり却下されたので，本願の請求項１に係る発明（以下，同項記載の発明を「本願発明」という。）は，平成１９年５月２２日付け国際出願翻訳文提出書の特許請求の範囲の請求項１に記載された事項により特定される，以下のとおりのものである。
「関連する高電圧ＮＰＮトランジスタを破壊に対して保護するピーク電圧保護回路であって，
　前記関連する高電圧ＮＰＮトランジスタのベース−コレクタ電圧に関係づけられたセンサ電圧を感知するための低電圧ＮＰＮ素子と，
　前記関連する高電圧ＮＰＮトランジスタの前記ベース−コレクタ電圧をトリガと同時に制限するための起動回路とを含み，
　前記低電圧ＮＰＮ素子が，前記低電圧ＮＰＮ素子の降伏電圧を前記センサ電圧が超えると同時に，前記起動回路をトリガするように前記起動回路に結合される，保護回路。」
　
（１）引用例
　原査定の拒絶の理由に引用された引用例，及び，その記載事項は，前記「２．（２）」に記載したとおりである。
　
（２）対比・判断
　本願発明は，前記「２．（１）」で検討した本願補正発明から「低電圧ＮＰＮ素子が，前記低電圧ＮＰＮ素子の降伏電圧をセンサ電圧が超えると同時に，起動回路をトリガするように前記起動回路に結合される」態様について「低電圧ＮＰＮ素子および高電圧ＮＰＮトランジスタは，前記低電圧ＮＰＮ素子の降伏電圧が前記高電圧ＮＰＮトランジスタの降伏電圧より低くなるように，互いに異なるコレクタ−ベース・ドーピング・プロファイルを持つ」との限定構成を省いたものである。
　
　そうすると，前記「２．（３）」での検討を踏まえれば，本願発明と引用発明とを対比した際の構成上の相違点は，何等存在しないこととなるため，本願発明は，引用例に記載された発明であるといわざるを得ない。
　
（３）むすび
　以上のとおり，本願発明は，引用例に記載された発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができないため，本願は，同法第４９条第２号の規定に該当し，拒絶をされるべきものである。
　よって，結論のとおり審決する。