【事件の表示】
　特願２００２−３２３０６４「不揮発性半導体記憶装置」拒絶査定不服審判事件〔平成１６年６月３日出願公開、特開２００４−１５８１１９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１４年１１月６日の特許出願であって、平成２０年１月１８日付けの拒絶理由通知に対して同年３月２５日付けで手続補正がなされたが、同年４月２２日付けで拒絶査定がなされた。
　これに対して、平成２０年５月２６日に拒絶査定不服審判が請求されるとともに、同年６月２０日付けで手続補正がなされ、その後、平成２２年１月１５日付けで審尋がなされ、同年３月１９日に回答書が提出された。
　
第２．補正の却下の決定
［補正の却下の決定の結論］
　平成２０年６月２０日付けの手続補正を却下する。
　
［理由］
１．本件補正の内容
　平成２０年６月２０日付けの手続補正（以下「本件補正」という。）は、補正前の明細書の特許請求の範囲の請求項１〜１０を、補正後の明細書の特許請求の範囲の請求項１〜９と補正するとともに、補正前の明細書の００１８段落を、補正後の明細書の００１８段落と補正するものであり、補正前後の請求項１は各々以下のとおりである。
　
（補正前）
　「【請求項１】　複数のメモリセルがマトリクス状に配置され、複数のソース線が各行方向に配列されると共に複数のビット線が各列方向に配列され、行方向に並ぶ複数のメモリセルの各ソースが共通のソース線に接続され、列方向に並ぶ複数のメモリセルの各ドレインが共通のビット線に接続され、入力アドレス情報に応じてメモリセルが選択されて該ビット線を介してメモリ動作が行われる不揮発性半導体記憶装置において、
　該ソース線の終端部側および該ビット線の始端部側の少なくとも何れかに、メモリセル位置によって異なるソース線抵抗差およびビット線抵抗差のうち少なくともソース線抵抗差を緩和するように抵抗調整する抵抗調整回路を設けた不揮発性半導体記憶装置。」
　
（補正後）
　「【請求項１】　複数のメモリセルがマトリクス状に配置され、複数のソース線が各行方向に配列されると共に複数のビット線が各列方向に配列され、行方向に並ぶ複数のメモリセルの各ソースが共通のソース線に接続され、列方向に並ぶ複数のメモリセルの各ドレインが共通のビット線に接続され、入力アドレス情報に応じてメモリセルが選択されて該ビット線を介してメモリ動作が行われる不揮発性半導体記憶装置において、
　該ソース線の終端部側に、メモリセル位置によって異なるソース線抵抗差およびビット線抵抗差のうち少なくともソース線抵抗差を緩和するように抵抗調整する抵抗調整回路を設けた不揮発性半導体記憶装置。」
　
２．補正事項の整理
　本件補正の補正事項を整理すると、以下のとおりである。
（１）補正事項１
　補正前の請求項１の「該ソース線の終端部側および該ビット線の始端部側の少なくとも何れかに、メモリセル位置によって異なるソース線抵抗差およびビット線抵抗差のうち少なくともソース線抵抗差を緩和するように抵抗調整する抵抗調整回路を設けた」を、補正後の請求項１の「該ソース線の終端部側に、メモリセル位置によって異なるソース線抵抗差およびビット線抵抗差のうち少なくともソース線抵抗差を緩和するように抵抗調整する抵抗調整回路を設けた」と補正すること。
　
（２）補正事項２
　補正前の請求項２を削除するとともに、補正前の請求項３〜１０を、引用する請求項を適宜修正して、補正後の請求項２〜９と補正すること。
　
（３）補正事項３
　補正前の明細書の００１８段落を、補正後の明細書の００１８段落と補正すること。
　
３．補正の目的の適否、及び新規事項の追加の有無について
（１）補正事項１について
　補正事項１は、補正前の請求項１に係る発明の発明特定事項である「抵抗調整回路」が設けられる部位について、補正前には「該ソース線の終端部側および該ビット線の始端部側の少なくとも何れか」であったものを、「該ソース線の終端部側」と補正するものであり、択一的記載における要素の削除に相当するから、当該補正事項１は、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、補正事項１が特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定をいう。以下同じ）に規定する要件を満たすことは明らかである。
　
（２）補正事項２について
　補正事項２は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当する。
　また、補正事項２が特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（３）補正事項３について
　補正事項３は、補正事項１に対応して発明の詳細な説明を補正するものであるから、特許法第１７条の２第３項に規定する要件を満たすものである。
　
（４）補正の目的の適否、及び新規事項の追加の有無についてのまとめ
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かにつき、更に検討を進める。
　
４．独立特許要件について
（１）補正後の発明
　本件補正による補正後の請求項１〜９に係る発明は、本件補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜９に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される、以下のとおりのものである。
　「【請求項１】　複数のメモリセルがマトリクス状に配置され、複数のソース線が各行方向に配列されると共に複数のビット線が各列方向に配列され、行方向に並ぶ複数のメモリセルの各ソースが共通のソース線に接続され、列方向に並ぶ複数のメモリセルの各ドレインが共通のビット線に接続され、入力アドレス情報に応じてメモリセルが選択されて該ビット線を介してメモリ動作が行われる不揮発性半導体記憶装置において、
　該ソース線の終端部側に、メモリセル位置によって異なるソース線抵抗差およびビット線抵抗差のうち少なくともソース線抵抗差を緩和するように抵抗調整する抵抗調整回路を設けた不揮発性半導体記憶装置。」
　
（２）引用刊行物に記載された発明
（２−１）本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開昭６４−３３７９４号公報（以下「引用例」という。）には、第１図、第２図、第６図及び第７図とともに、以下の記載がある。
　
ａ．「（産業上の利用分野）
　本発明は半導体記憶装置に係わり、特にＥＰＲＯＭ　（Ｅｒａｓａｂｌｅ　　ＰＲＯＭ）やＥ２ＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ　　Ｅｒａｓａｂｌｅ　　ＰＲＯＭ）等に使用されるものである。」（１ページ左下欄１５行〜１９行）
　
ｂ．「
上記メモリーセルから構成されるメモリセルアレイは、第６図に示す様にロー（Ｒｏｗ）方向、カラム（Ｃｏｌｕｍｎ）方向にマトリックス状に配置されている。例えばメモリーセルＴＣ１の制御ゲートは、ロー方向のポリシリコンから成る行線ＷＬ１と一体化され、このソースは、拡散配線Ｎ１を通して、Ａｌにより形成されたアース線Ｎ２に接続され、このメモリーセルのドレインは、カラム方向のＡｌにより形成された列線Ｎ３に接続されている。
　
ｃ．「
第７図は、第６図に示したものをシンボル化したＥＰＲＯＭの概略的構成を示す。即ちメモリセルＴＣ１の制御ゲートは、行デコーダＲＤの出力が供給される行線ＷＬ１が接続され、ドレインは、列線Ｎ３に接続され、ソースは、抵抗Ｒを介してアース線に接続される。上記列線Ｎ３は、列選択用のエンハンスメント型（以下Ｅ型と称する）ＭＯＳトランジスターＴ１のソースが接続され、このゲートは、列デコーダＣＤの出力が供給される列選択線Ｙ１が接続されており、このトランジスターＴ１のドレインは、Ｅ型トランジスターＴ２のソースに接続されている。上記トランジスターＴ２のドレインは、データの書き込み用電源ＶＰＰに接続され、トランジスターＴ２のゲートは、外部からの信号により、メモリセルに情報“１”又は“０”を書き込む為の制御回路ＤＩ（データインプットの略）の出力Ｄ１が接続される。上記トランジスターＴ１とＴ２でメモリーセルＴＣ１に情報を書き込む為の回路Ａを構成する。
　
ｄ．「（発明が解決しようとする問題点）
　
しかしながら第６図に示す様に、メモリセルアレイのパターン面積を小さくする必要からアース線Ｎ２は、メモリセル何ビットかに１本入れる為、メモリセルによりメモリセルのソースとアース線間の抵抗成分の値が異っている。従ってメモリセルの位置によりメモリセルのＶｄ−Ｉｄ特性が異ってくる。
　
ｅ．「メモリセルに書き込みを行なう際、書き込み時間の短縮と充分な書き込み量を得るためには、メモリセルドレイン電流大の動作点で行なうのが有利であるが、書き込み用電源ＶＰＰの消費電力は決まっている為、メモリセル１ビット当りのドレイン電流は、ある値以下にしなければならない。
負荷線をソース抵抗の小さいメモリセルに合わせると、ソース抵抗の大きいメモリセルはドレイン電流が小さくなり、またはブレークダウン領域外で動作点を持つ様になるため、書き込み時間が長くなってしまう。逆にソース抵抗の大ぎいメモリセルに合わせると、ソース抵抗の小さいメモリセルのドレイン電流は大きくなるため、プログラムの消費電流は大きくなってしまう。従って、ソース抵抗の異なるメモリセルに同一の負荷抵抗値で情報“０”の書き込みを行なうと、メモリセルのソース抵抗の大きさにより、消費電流やメモリセルの書き込み量が異るという問題があった
　
本発明は上記事情に鑑みてなされてものであり、メモリセルのソース抵抗の大きさの違いによる消費電流の増加を防ぎ、またメモリセルへの書き込み量の差をなくすることができる半導体記憶装置を提供するものである。
　
ｆ．「（実施例）
　
以下図面を参照して本発明の一実施例を説明する。第１図は同実施例の回路図であるが、これは第７図のものと対応させた場合の例であるから、対応個所には同一符号を付して、特徴とする点の説明を行なう。即ち第７図と異なるのは、列選択トランジスターＴ１とメモリセルへの書き込み情報“０”、“１”により、書き込み用ＶＰＰ電位を供給するトランジスターＴ２との間に抵抗素子Ｒ１が挿入されている事である。従ってメモリセルＴＣ１に情報を書き込む為の回路は、トランジスターＴ１とＴ２及び抵抗素子Ｒ１から構成される。上記抵抗の抵抗値は、メモリセルに付くソース抵抗の値が、大きくなるに従い、小さくする。すなわち第１図に於いてＲ１＞Ｒ２：Ｒ４＞Ｒ３：Ｒ２＝Ｒ３とする。ここでＲ２＝Ｒ３は、これに対応する各メモリセルのソースが互いに等距離にあるからである
　
ｇ．「
第２図に、ソース抵抗の小さいメモリセルＴＣ１のＶｄ−Ｉｄ特性を実線１で、ソース抵抗の大きいメモリセルＴＣ２のＶｄ−Ｉｄ特性を点線３で示す。また上記メモセルＴＣ１の回路Ａの負荷線を実線２で、上記メモリセルＴＣ２の回路Ｂの負荷線を点線４で示す。
従って、例えばソース抵抗の小さいメモリセルＴＣ１の動作点に於ける書き込み量とソース抵抗の大きいメモリセルＴＣ２の単位時間当りの書き込み量を同一にする為には、第２図に示す様にメモリセルＴＣ２の回路Ｂの負荷抵抗値をメモリセルＴＣ１の回路Ａの負荷抵抗値より小さくし、メモリセルのドレイン電流が同じ動作点Ｘ１，Ｘ２で書き込みを行なえばよい。従ってメモリセルのソース抵抗が大きくなるに従い、書き込み用回路の抵抗値を小さくする事により、同一の書き込み量を得ることができる。また第２図からわかる様に、電流値も略同じである為、消費電流も増大することはない。なお、上記第１図の回路に於いては、回路の抵抗値を変える手段として、抵抗Ｒ１〜Ｒ４の抵抗値を変えている。
　
（２−２）ここにおいて、第６図等から、複数の「拡散配線Ｎ１」が「ロー方向」に配列され、また、複数の「列線Ｎ３」が「カラム方向」に配列されていることは明らかである。
　また、第１図及び第６図の記載から、「ロー方向」に並ぶ複数のメモリの各ソースが「拡散配線Ｎ１」に共通に接続され、「カラム方向」に並ぶ複数のメモリセルのドレインが「列線Ｎ３」に共通に接続されていることは明らかである。
　また、第１図に記載されている「列デコーダＣＤ」及び「行デコーダＲＤ」には、外部から入力アドレス情報が供給されているので、引用例には、入力アドレス情報に応じて、ロー方向に並ぶ複数のメモリセルのいずれかが選択されて「列線Ｎ３」を介してメモリ動作が行われる半導体記憶装置が記載されているものと認める。
　また、第１図及び上記（２−１）ｅ．〜ｇ．の記載から、第１図に記載された半導体記憶装置においては、データの書き込み用「電源ＶＰＰ」の供給端子と「メモリセルＴＣ１〜ＴＣ８」のドレインとの間に、「制御回路ＤＩ」の出力で制御されるトランジスタ「Ｔ２」及び「列デコーダＣＤ」の出力で制御されるトランジスタ「Ｔ１」を介して、ソース抵抗の差を緩和し、「ロー方向」に並ぶ「メモリセルＴＣ１〜ＴＣ８」の電流値を略同じにするための抵抗素子Ｒ１〜Ｒ４が設けられていることは明らかである。
　
（２−３）以上を総合すると、引用例には、以下の発明（以下、「引用発明」という。）が記載されているものと認められる。
　「複数のメモリセルがロー方向及びカラム方向にマトリックス状に配置され、複数の拡散配線Ｎ１が前記ロー方向に配列されるとともに、複数の列線Ｎ３が前記カラム方向に配列され、前記ロー方向に並ぶ前記複数のメモリセルの各ソースが前記拡散配線Ｎ１に共通に接続され、前記カラム方向に並ぶ前記複数のメモリセルのドレインが前記列線Ｎ３に共通に接続され、入力アドレス情報に応じて前記複数のメモリセルのいずれかが選択されて前記列線Ｎ３を介してメモリ動作が行われる半導体記憶装置において、
　データの書き込み用電源ＶＰＰの供給端子とメモリセルＴＣ１〜ＴＣ８のドレインとの間に、制御回路ＤＩの出力で制御されるトランジスタＴ２及び列デコーダＣＤの出力で制御されるトランジスタＴ１を介して、ソース抵抗の差を緩和し、前記メモリセルＴＣ１〜ＴＣ８の電流値を略同じにするための抵抗素子Ｒ１〜Ｒ４を設けた半導体記憶装置。」
　
（３）補正発明と引用発明との対比
（３−１）引用発明の「複数のメモリセル」、「マトリックス状」、「ロー方向」、「カラム方向」、「列線Ｎ３」及び「拡散配線Ｎ１」は、各々補正発明の「複数のメモリセル」、「マトリクス状」、「行方向」、「列方向」、「ビット線」及び「ソース線」に相当する。
　また、引用例の「（産業上の利用分野）　本発明は半導体記憶装置に係わり、特にＥＰＲＯＭ　（Ｅｒａｓａｂｌｅ　　ＰＲＯＭ）やＥ２ＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ　　Ｅｒａｓａｂｌｅ　　ＰＲＯＭ）等に使用されるものである。」（１ページ左下欄１５行〜１９行）という記載から、引用発明における「半導体記憶装置」とは、不揮発性半導体記憶装置を意味するものであることは明らかである。
　したがって、引用発明の「複数のメモリセルがロー方向及びカラム方向にマトリックス状に配置され、複数の拡散配線Ｎ１が前記ロー方向に配列されるとともに、複数の列線Ｎ３が前記カラム方向に配列され、前記ロー方向に並ぶ前記複数のメモリセルの各ソースが前記拡散配線Ｎ１に共通に接続され、前記カラム方向に並ぶ前記複数のメモリセルのドレインが前記列線Ｎ３に共通に接続され、入力アドレス情報に応じて前記複数のメモリセルのいずれかが選択されて前記列線Ｎ３を介してメモリ動作が行われる半導体記憶装置」は、補正発明の「複数のメモリセルがマトリクス状に配置され、複数のソース線が各行方向に配列されると共に複数のビット線が各列方向に配列され、行方向に並ぶ複数のメモリセルの各ソースが共通のソース線に接続され、列方向に並ぶ複数のメモリセルの各ドレインが共通のビット線に接続され、入力アドレス情報に応じてメモリセルが選択されて該ビット線を介してメモリ動作が行われる不揮発性半導体記憶装置」に相当するものと認められる。
　
（３−２）引用発明の「ソース抵抗の差」は、補正発明の「ソース線抵抗差」に相当する。
　そして、引用発明においては、「制御回路ＤＩの出力で制御されるトランジスタＴ２及び列デコーダＣＤの出力で制御されるトランジスタＴ１を介して、ソース抵抗の差を緩和し、前記メモリセルＴＣ１〜ＴＣ８の電流値を略同じにするための抵抗素子Ｒ１〜Ｒ４」を「データの書き込み用電源ＶＰＰの供給端子とメモリセルＴＣ１〜ＴＣ８のドレインとの間」に設ける構成となっているところ、「ソース抵抗の差」が「メモリセルＴＣ１〜ＴＣ８」の各位置が異なるために生ずるものであることは、引用例の第１図及び上記（２−１）ｅ．〜ｇ．の記載から明らかであるから、引用発明の「制御回路ＤＩの出力で制御されるトランジスタＴ２及び列デコーダＣＤの出力で制御されるトランジスタＴ１を介して、ソース抵抗の差を緩和し、前記メモリセルＴＣ１〜ＴＣ８の電流値を略同じにするための抵抗素子Ｒ１〜Ｒ４」は、補正発明の「メモリセル位置によって異なるソース線抵抗差を緩和するように抵抗調整する抵抗調整回路」に相当するものと認められる。
　したがって、引用発明の「データの書き込み用電源ＶＰＰの供給端子とメモリセルＴＣ１〜ＴＣ８のドレインとの間に、制御回路ＤＩの出力で制御されるトランジスタＴ２及び列デコーダＣＤの出力で制御されるトランジスタＴ１を介して、ソース抵抗の差を緩和し、前記メモリセルＴＣ１〜ＴＣ８の電流値を略同じにするための抵抗素子Ｒ１〜Ｒ４を設けた」という構成は、補正発明の「該ソース線の終端部側に、メモリセル位置によって異なるソース線抵抗差およびビット線抵抗差のうち少なくともソース線抵抗差を緩和するように抵抗調整する抵抗調整回路を設けた」という構成に対応しており、両者は、「メモリセル位置によって異なるソース線抵抗差およびビット線抵抗差のうち少なくともソース線抵抗差を緩和するように抵抗調整する抵抗調整回路を設けた」構成である点で一致する。
　
（３−３）以上のことを踏まえると、補正発明と引用発明とは、
　「複数のメモリセルがマトリクス状に配置され、複数のソース線が各行方向に配列されると共に複数のビット線が各列方向に配列され、行方向に並ぶ複数のメモリセルの各ソースが共通のソース線に接続され、列方向に並ぶ複数のメモリセルの各ドレインが共通のビット線に接続され、入力アドレス情報に応じてメモリセルが選択されて該ビット線を介してメモリ動作が行われる不揮発性半導体記憶装置において、
　メモリセル位置によって異なるソース線抵抗差およびビット線抵抗差のうち少なくともソース線抵抗差を緩和するように抵抗調整する抵抗調整回路を設けた不揮発性半導体記憶装置。」
　である点で一致し、以下の点で相違する。
　
（相違点）
　「抵抗調整回路」が、補正発明では、「該ソース線の終端部側」に設けられているのに対して、引用発明では、「データの書き込み用電源ＶＰＰの供給端子とメモリセルＴＣ１〜ＴＣ８のドレインとの間」に設けられている点。
　
（４）相違点についての当審の判断
（４−１）引用発明においては、電流は、「データの書き込み用電源ＶＰＰの供給端子」から供給され、各「メモリセルＴＣ１〜ＴＣ８」のドレイン及びソース並びに補正発明の「ソース線」に相当する「拡散配線Ｎ１」を経て、最終的に「アース線Ｎ２」に到達しているのであるから、「前記メモリセルＴＣ１〜ＴＣ８の電流値を略同じにするため」に設ける「抵抗素子Ｒ１〜Ｒ４」を、上に述べた電流の経路、すなわち電路中のいずれの箇所に設けても、電流の調整という観点から見て同様の効果を生ずることは、当業にとって、技術常識に照らし自明な事項である。
　したがって、引用発明において、「前記メモリセルＴＣ１〜ＴＣ８の電流値を略同じにするため」に設ける「抵抗素子Ｒ１〜Ｒ４」を、各「メモリセルＴＣ１〜ＴＣ８」のドレイン側に代えて、ソース側に設けることは、当業者が適宜なし得たことである。
　
　そして、一般に、電路中に電流（あるいは当該電流により生ずる電圧）を調整するための調整手段を設けるに当たり、当該手段を電路の端部に設けることは、当業者において慣用的に行われていることであり、メモリにおいても例外ではなく、当該調整手段をメモリにおける電路の端部に設けることは、例えば、本願の出願前に日本国内において頒布された刊行物である下記の周知例１及び２に記載されているように、当業者における周知技術である。
　
ａ．周知例１：特開平６−１５０６７０号公報
　上記周知例１には、図１とともに以下の記載がある。
「【０００３】
【発明が解決しようとする課題】大記憶容量化に伴い、
１本のデータ線に接続される記憶素子の数が多くなる。それ故、データ線の長さも長くなり抵抗成分が無視できなくなる。データ線の選択動作を行うＹゲートを介して設けられる書き込み負荷回路からみて、データ線の近端部の記憶素子と遠端部での記憶素子との間には、データ線に含まれる抵抗成分による電圧降下により書き込み時に記憶素子のドレインに印加される電圧に比較的大きな差が生じてしまう。
　「【００１６】この実施例では、
データ線の抵抗成分によるメモリセルの書き込み深さを全体として均一化するために、言い換えるならば、データ線の遠端側のメモリセルに対する書き込み特性の改善のために、書き込み負荷回路ＷＡには書き込み出力電圧の調整機能が設けられる。すなわち、書き込み負荷回路ＷＡは、データ線の近端側のメモリセルに対する書き込みのときには、比較的低い電圧を出力し、データ線の遠端側のメモリセルに対する書き込みのとのちは比較的高い電圧を出力するようにされる
【００１７】
このようなデータ線に対するメモリセルの位置関係の識別のために、メモリアレイがデータ線方向に対してブロックＭＡＴ０〜ＭＡＴ３のように４につ分けられる。すなわち、書き込み負荷回路ＷＡに対して、最も近いブロックがＭＡＴ０であり、ＭＡＴ１，ＴＭＡＴ２及びＭＡＴ３の順に並べられている。上記のようなブロックに属するメモリセルへの書き込み動作は、ＹゲートＹＧ側を先頭として順にワード線のアドレスが物理的に割り当てられているものとすると、Ｘ系の最上位２ビットからなるアドレス信号ＡＸをデコードすることにより、上記ブロックＭＡＴ０〜ＭＡＴ３のうちのいずれかに属するメモリセルが選択されたかを識別できる。すなわち、書き込み負荷回路ＷＡは、上記アドレス信号ＡＸを受けて、選択されるメモリセルが設けられるブロックを認識し、それに対応して負荷抵抗値を調整して、データ線の抵抗成分による電圧降下分を補うような出力電圧を形成する
【００１８】
図１には、この発明が適用されたＥＰＲＯＭの一実施例であるメモリアレイ部と主要な周辺回路の回路図が示されている。
　
ｂ．周知例２：特表２００１−５１７３５０号公報
　上記周知例２には、第４図とともに以下の記載がある。
　「(５７）【要約】
　不揮発性メモリ・装置（３００）。
一実施形態では、不揮発性メモリ装置（３００）は、ビット線と、ソース線と、ビット線に結合されたドレイン、ソース線に結合されたソース、制御ゲート、および浮動ゲートを有する不揮発性メモリ・セルとを含む。
ソース電圧生成回路（３１２）はメモリ・アレイ（３２２）における不揮発性メモリ・セルの位置に基づいてソース線電圧を変化させる。不揮発性メモリ装置（３００）はまた、ビット線に結合され、不揮発性メモリ・セルをプログラミングする際にビット線電圧を生成するドレイン電圧生成回路（３０８）を含む。ドレイン電圧生成回路（３０８）はメモリ・アレイ（３２２）における不揮発性メモリ・セルの位置に基づいてビット線電圧を変化させる。
　「
メモリ・アレイ３２２が個別にアドレス可能なフラッシュ・メモリ・ブロックを有する場合、さらにドレイン電圧生成器とメモリ・ブロック、また、ソース電圧生成器とメモリ・ブロックの間にビット線抵抗とソース線抵抗が存在することがある。第４図は、メモリ・アレイ３２２の一実施形態であるメモリ・アレイ４００を示しており、４０２−４０５の、４つの個別にアドレス可能なメモリ・ブロックを有する。第４図に示すように、所与のビット線４０６に対して多数のビット線抵抗４０７−４１４が存在し、ソース線４１５に対して多数のソース線抵抗４１６−４２３が存在する。ドレイン電圧生成器３０８はまた、ビット線４０６に加えられたビット線電圧を調整し、ドレイン電圧生成器３０８と選択されたメモリ・セルを含む選択されたメモリ・ブロックの間に存在するビット線抵抗を補償する。同様に、ソース電圧生成器３１２はまた、ソース線４１５に加えられたソース線電圧を調整し、ソース電圧生成器３１２と選択されたメモリ・セルを含む選択されたメモリ・ブロックの間に存在するソース線抵抗を補償する。
　
（４−２）したがって、引用発明において、「前記メモリセルＴＣ１〜ＴＣ８の電流値を略同じにするため」に設ける「抵抗素子Ｒ１〜Ｒ４」を、各「メモリセルＴＣ１〜ＴＣ８」のドレイン側に代えて、ソース側に設けるに当たり、上記周知技術を勘案して、補正発明のように「ソース線の終端部側」に設けるようにすることは、当業者が容易に想到し得たことであるから、補正発明と引用発明との相違点は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
　よって、補正発明は、周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
（５）独立特許要件についてのまとめ
　本件補正は、補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定についてのむすび
　以上検討したとおり、本件補正は、特許法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
　平成２０年６月２０日付けの手続補正は上記のとおり却下されたので、本願の請求項１〜１０に係る発明は、平成２０年３月２５日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜１０に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．における「（補正前）」の箇所に記載したとおりのものである。 
　一方、本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された特開昭６４−３３７９４号公報（引用例）には、上記第２．４．（２）に記載したとおりの事項、及び発明（引用発明）が記載されているものと認められる。 
　そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第２．４．において検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明に基づいて当業者が容易に発明をすることができたものである。 
　
　したがって、本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第４．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。