【誤訳訂正書】
【提出日】平成23年6月28日(2011.6.28)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
センサチップ上に設置された多数のサーモパイルセンサ素子と、付随する電子部品とを有する前記センサチップから構成されたサーモパイル赤外線センサアレイであって、前記センサチップは、支持基板上に取り付けられていて且つキャップによって取り囲まれていて、入射光学系が、前記キャップ内で前記センサチップの中央の上方に配置されている、サーモパイル赤外線センサアレイにおいて、
前記センサチップ（１）が、非導電性材料から成る薄膜（１２）を有し、複数のサーモパイルセンサ素子（１３）が、前記薄膜（１２）上にアレイ状に存在し、前記の各サーモパイルセンサ素子（１３）の下に位置する前記薄膜（１２）の裏面が、エッチング除去されていること、及び、前記電子部品（６，７）が、前記センサチップ（１）の周辺領域内に配置されていて、前記サーモパイルセンサ素子（１３）の少なくとも４列ずつ若しくは４行ずつに対して又は各列ずつ若しくは各行ずつに対して、前置増幅器（ＶＶ）及びこの前置増幅器（ＶＶ）の後段に接続されたローパスフィルタ（ＴＰ）が設けられていること、
半導体材料から成る垂直又はほぼ垂直の複数の隔壁（１６）が、前記複数のサーモパイルセンサ素子（１３）間の境界領域内に存在し、前記薄膜（１２）と当該隔壁（１６）と前記支持基板（８）とが、複数の中空部（１６’）を覆うように、前記センサチップ（１）が、前記複数のサーモパイルセンサ素子（１３）の下側に前記複数の中空部（１６’）を有すること、及び、
前記センサチップ（１）が、シリコン支持体（１７）としての前記周辺領域を有することを特徴とするサーモパイル赤外線センサアレイ。
【請求項２】
前記隔壁（１６）の下端部が、前記支持基板（８）上で終端していることを特徴とする請求項１に記載のサーモパイル赤外線センサアレイ。
【請求項３】
スペーサ（１８）が、前記シリコン支持体（１７）と前記支持基板（８）との間に配置されていることを特徴とする請求項１又は２に記載のサーモパイル赤外線センサアレイ。
【請求項４】
前記隔壁（１６）は、オーバエッチングによって長手方向に短くされていることを特徴とする請求項１又は２に記載のサーモパイル赤外線センサアレイ。
【請求項５】
全ての前記隔壁（１６）が、通気スリット（１６”）を有することを特徴とする請求項１〜４のいずれか１項に記載のサーモパイル赤外線センサアレイ。
【請求項６】
一様な熱分布が、発生する熱損失によって生じるように、個々の前記前置増幅器（ＶＶ）及びその他の前記電子部品（７）が、前記センサチップ（１）の前記周辺領域上に均等に分散して配置されていることを特徴とする前記請求項１〜５のいずれか１項に記載のサーモパイル赤外線センサアレイ。
【請求項７】
前記センサチップ（１）は、その片側に沿って拡張された少なくとも１つの周辺領域を有し、より大きい電力損失を伴う前記電子部品ＯＥ（７）が、当該少なくとも１つの周辺領域上に配置されていることを特徴とする前記請求項１〜６のいずれか１項に記載のサーモパイル赤外線センサアレイ。
【請求項８】
１つ又は複数のローパスフィルタ（ＴＰ）が、個々の前記前置増幅器（ＶＶ）の後段に接続されていて、当該ローパスフィルタ（ＴＰ）のカットオフ周波数が、前記サーモパイル赤外線センサアレイの行読み出し周波数又は列読み出し周波数に等しいか又は当該周波数より最大で２〜３倍高いことを特徴とする請求項６又は７に記載のサーモパイル赤外線センサアレイ。
【請求項９】
ローパスフィルタが１つずつ、個々の前記前置増幅器（ＶＶ）の後段ごとに接続されていて、当該ローパスフィルタ（ＴＰ）のカットオフ周波数が、前記サーモパイル赤外線センサアレイの行読み出し周波数又は列読み出し周波数に等しいか又は当該周波数より最大で２〜３倍高いことを特徴とする請求項６又は７に記載のサーモパイル赤外線センサアレイ。
【請求項１０】
前記サーモパイルセンサ素子（１３）のほかに、誤差信号を補償するための少なくとも１つのダミー素子が、各前置増幅器（ＶＶ）に付設されていることを特徴とする請求項１〜９のいずれか１項に記載のサーモパイル赤外線センサアレイ。
【請求項１１】
前記ダミー素子（３４）は、前記サーモパイルセンサ素子（１３）と同じセンサ層から構成されているものの、中空部が、前記サーモパイルセンサ素子（１３）の下に配置されていないことを特徴とする請求項１０に記載のサーモパイル赤外線センサアレイ。
【請求項１２】
前記ダミー素子（３４）は、赤外線放射を遮蔽するか又は反射するカバー層を有することを特徴とする請求項１０又は１１に記載のサーモパイル赤外線センサアレイ。
【請求項１３】
前記ダミー素子（３４）は、前記サーモパイルセンサ素子（１３）と同じに構成されているものの、前記センサチップ（１）の前記周辺領域内に配置されていて、ブラインド（３５）によって測定対象の放射に対して遮蔽されていることを特徴とする請求項１０に記載のサーモパイル赤外線センサアレイ。
【請求項１４】
前記センサチップ（１）は、複数のサーモパイルセンサ素子の外側の列の最後の隔壁（１６）と前記センサチップ（１）の前記周辺領域との間に少なくとも１つの別の中空の絶縁領域（１９）を有することを特徴とする請求項１〜１３のいずれか１項に記載のサーモパイル赤外線センサアレイ。
【請求項１５】
前記キャップ（９）は、前記サーモパイルセンサ素子（１３）に面した内面に赤外線放射を吸収する表面（３１）を有することを特徴とする請求項１〜１４のいずれか１項に記載のサーモパイル赤外線センサアレイ。
【請求項１６】
アパーチャ（３０）が、前記キャップ（９）の内側に配置されていることを特徴とする請求項１５に記載のサーモパイル赤外線センサアレイ。
【請求項１７】
前記アパーチャ（３０）は、赤外線放射を反射しない材料から成ることを特徴とする請求項１６に記載のサーモパイル赤外線センサアレイ。
【請求項１８】
前記アパーチャ（３０）の、前記サーモパイルセンサ素子（１３）に面した前記内面が、赤外線放射を吸収する表面コーティングを有することを特徴とする請求項１６に記載のサーモパイル赤外線センサアレイ。
【請求項１９】
前記薄膜（１２）は、二酸化珪素又は窒化珪素から成ることを特徴とする請求項１に記載のサーモパイル赤外線センサアレイ。
【請求項２０】
前記センサチップ（１）の下面が、少なくとも前記シリコン支持体（１７）の下側で熱伝導性を呈する結合物質によって前記支持基板（８）上に取り付けられていることを特徴とする請求項１〜１９のいずれか１項に記載のサーモパイル赤外線センサアレイ。
【請求項２１】
前記センサチップ（１）の下面は、前記シリコン支持体（１７）の下側と前記隔壁（１６）の下側との双方で熱伝導性を呈する結合物質によって前記支持基板（８）上に取り付けられていることを特徴とする請求項２０に記載のサーモパイル赤外線センサアレイ。
【請求項２２】
前記結合物質は、金属若しくはセラミックで充填された接着剤、金属ろう材又は金属若しくはセラミックで充填されたガラス塊であることを特徴とする請求項２０又は２１に記載のサーモパイル赤外線センサアレイ。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【発明の詳細な説明】
【発明の名称】サーモパイル赤外線センサアレイ
【技術分野】
【０００１】
本発明は、サーモパイル赤外線センサアレイであって、センサチップ半導体基板上に設置された多数のサーモパイルセンサ素子とそれに付随する、例えば前置増幅器、アドレス指定機構などの電子部品とを具備するセンサチップからなり、該センサチップが支持基板上に取り付けられ、キャップで取り囲まれており、該キャップ内にセンサチップの上方中央に入射光学系が配置されているサーモパイル赤外線センサアレイに関する。
【背景技術】
【０００２】
シリコンマイクロメカニクス技術で製造できる、さまざまな種類の赤外線センサが知られている。
【０００３】
例えば、非特許文献１に、シリコンマイクロメカニクス技術によって製造されるモノリシックサーモパイルセンサアレイが提示されている。
【０００４】
センサ素子には、裏面側からウェットエッチング技術が用いられ、幾分複雑なエッチング法によって１２ｍｍ×１２ｍｍの比較的大きな薄膜のセンサ素子の間に残留部が生じる。全体的には、３２×３２個の素子用の、１６ｍｍ×１６ｍｍというかなり大きなチップが生じる。
【０００５】
アレイの全ての素子は、チップ上に組み込まれたマルチプレクサを介して直列アナログ信号に変換され、同様に組み込まれた前置増幅器によって増幅される。この増幅器は、少なくともイメージ周波数（例えば２０Ｈｚ）と素子数（提示されている例では１０２４）とからなる帯域幅、従って、例えば２０ｋＨｚ超を有する。センサ素子のノイズ及び前置増幅器のノイズはこの増幅器の帯域幅によって影響されるので、かなり大きなノイズが生じる。これは、検出限界（熱分解能）をさらに高い温度にする。従って、提示されているアレイは、１００℃を超える高温の温度測定にも用いられる。低温（例えば室温）の場合には、十分な信号対雑音比が生じない。
【０００６】
提示されているこのウェットエッチング技術で得られるチップは比較的大きく、製造コストが高くなる。
【０００７】
非特許文献２では、モノリシックサーモパイルセンサアレイが提示され、該センサでは、センサ素子が、犠牲層を用いた表面マイクロメカニクス技術によって製造される。ＣＣＤレジスタを用いた読み出し技術によって比較的良好な分解能が可能となるが、しかし、これは、センサチップが真空密封ハウジング内に収容されている場合に限られる。しかし、真空密封ハウジングは、センサコストをかなり増大させ、低コスト大量利用としての可用性を制限する。
【０００８】
非特許文献３及び特許文献１では、バルクシリコンマイクロメカニクス技術によって製造されたモノリシックサーモパイルセンサアレイが提示されている。そこでも、ウェットエッチング技術が裏面側から用いられている。生じる比較的大きな薄膜は、非特許文献１の場合とは対照的に、ピクセル間の太い金の縁部によって熱的に分離される。
【０００９】
センサ素子には、裏面側からウェットエッチング技術が用いられる。非特許文献３で提示されているモノリシック１６×１６アレイチップも、７．４ｍｍ×１２ｍｍというかなりの大きさであり、また製造コストも高い。前置増幅のために、チップの２つの側にそれぞれ２つの前置増幅器が配置されている。前置増幅器がどのように配線されているかは、説明されていない。しかし、２５６個の素子を有する回路の総ノイズは、帯域幅が高いために比較的大きい。あるいは、イメージ周波数が低いままであり、ただ１Ｈｚというイメージ周波数だけが示されている。チップの２つに側に配置されている前置増幅器は、自らの電力損失のためにサーマルオフセットの一因となる。従って、代替案として、センサチップと前置増幅器とを分離することが提案される。
【００１０】
しかし、各前置増幅器がセンサチップの外部に配置される場合、必要なスペースと製造コストがさらに増大する。
【００１１】
非特許文献４ではモノリシックサーモパイルセンサアレイが提示され、該センサアレイでは、センサ素子が、表面マイクロメカニクス技術を用いて、前面側からのウェットエッチングによって製造される。各センサ素子は、１つの高感度センサ素子だけを含む。
【００１２】
原則として、この方法によって、許容できる温度分解能が得られ、そこでは、真空密封のセンサハウジングが提案される。
【００１３】
この真空密封ハウジングも、低コスト大量生産の障害となる。
【００１４】
非特許文献５では、バルクシリコンマイクロメカニクス技術によって製造されるモノリシックサーモパイルセンサアレイが提示されている。
【００１５】
６４個の素子が、８ｍｍ×８ｍｍの大きさのチップ上にあり、その際、各素子は、ウェットエッチング技術によるシリコン壁によって熱的に分離される。チップの大きさは技術上制限があるので、製造コストが比較的大きくなり、また、低コストの大量利用が難しくなる。
【００１６】
これらのサーモパイルによる方策以外に、低コスト赤外線アレイのための方策がある。
【００１７】
非特許文献６又は特許文献２では、赤外線センサアレイ用のモノリシックボロメータ構造が提案されている。
【００１８】
これらの赤外線センサアレイの場合、センサ素子は、表面マイクロメカニクス技術によって製造され、その際、犠牲層の除去によって、熱的に非常に良好に絶縁されたセンサブリッジが、評価回路を含むシリコン基板上に約２．５μｍの幅で形成される。
【００１９】
センサブリッジを用いたこのような赤外線ボロメータは、現在では多くの態様がある。それらは、素子の寸法を非常に小さくすることを可能にするので、高分解能の赤外線アレイで非常に普及している。
【００２０】
原則として、この方法では、センサ素子の寸法が小さいにもかかわらず、非常に良好な温度分解能が得られる。ただし、この小さな素子寸法が、シリコン表面に必然的に、センサチップを真空密封することを必要とし、これもまた、低コスト大量生産の障害となる。
【００２１】
非特許文献７及び非特許文献８では、シリコン内に読み出し回路を有するハイブリッド焦電センサアレイが提案されている。
【００２２】
焦電センサアレイは、センサ素子が高感度であるために、高い熱分解能を可能にする。ただし、ハイブリッド技術は、シリコン技術によるモノリシックセンサ装置に比して、コストを増大させる。また、焦電センサには、一般的に、変化する対象にしか反応しないという短所がある。休止している対象を熱画像表示（これが通常の場合の表示）するには、放射束の連続的な変調を必要とする。この変調は、大抵の場合、機械的なチョッパで得られる。機械的に動く部材を追加することは、信頼性を低下させ、赤外線センサアレイの機械的大きさ及びコストを増大させることにつながる。
【００２３】
上で引用した従来技術では、熱赤外線センサが提案されており、それらは、赤外線センサアレイを大量に製造するために、
−大面積のチップ技術（非特許文献１、非特許文献３、非特許文献５）、又は、
−高コストの真空ハウジング技術（非特許文献２、非特許文献４、非特許文献６）、又は、
−追加的な機械的チョッパ組立品
を用いることで、コスト上の短所を含んでいる。
【非特許文献１】A. D. Oliver, K. D. Wise (University of Michigan): “1024 element Bulk micromachined thermopile IR Arrays”, Sensors & Actuators 73 (1999), p. 222-231
【非特許文献２】T. Kanno et al. (NEC Corp.): “Uncooled focal plane array having 128x128 thermopile detector elements”, B. Andersen (Ed.), Infrared Technology, Proc. SPIE 2269, Vol XX, San Diego, July 1994, p. 450-459
【非特許文献３】A. Schaufelbuhl, U. Munch (ETC Zurich): “256 pixel CMOS integrated Thermoelectric Infrared Sensor Array”, MEMS 2001, The 14th Intern Conference on Micro Mechanical Systems Interlaken, Switzerland, Jan. 21-25, 2001, Proceedings p.200-203
【非特許文献４】Masaki Hirota et al. (NISSAN Motor Comp.): “Thermoelectric Infrared Imaging Sensors for automotive applications”; Proc. Of SPIE, Vol 5359, p.111-125
【非特許文献５】HORIBA product information: “8x8 element thermopile Imager”, Tech Jam International, 26. Sept. 2002
【非特許文献６】B.E. Cole, C.J. Han (Honeywell Technology Center): “Monolithic 512x512 arrays for infrared scene projection”, Conference Transducers '95 / Eurosensors; Stockholm, Swedem, 25-29 June, 1995; p. 628-631
【非特許文献７】Q.Q. Zhang, B.P. Loss et. al (Hong Kong University): “Integrated Pyroelectric Array based on PCLT/P(VDF/TrFE) composite”, Sensors & Actuators 86 (2000), p. 216-219
【非特許文献８】R. Kennedy McEwen (GEC Marconi): “European Uncooled Thermal Imaging Technology”, SPIE Vol. 3061, 1997, p.179-190
【特許文献１】米国特許第６０４０５７９号
【特許文献２】欧州特許出願公開第０８６９３４１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２４】
本発明の課題は、チップサイズが小さい場合に高い熱分解能を有し、高コストの真空ハウジング技術又は機械的に動く付加部材を用いずに低コストで大量生産できるモノリシック赤外線アレイを提示することである。
【課題を解決するための手段】
【００２５】
本発明のこの課題は、冒頭に挙げた種類のサーモパイル赤外線センサアレイの場合に、  前記センサチップ１が、非導電性材料から成る薄膜１２を有し、複数のサーモパイルセンサ素子１３が、前記薄膜１２上にアレイ状に存在し、前記の各サーモパイルセンサ素子１３の下に位置する前記薄膜１２の裏面が、エッチング除去されていること、及び、前記電子部品６，７が、前記センサチップ１の周辺領域内に配置されていて、前記サーモパイルセンサ素子１３の少なくとも４列ずつ若しくは４行ずつに対して又は各列ずつ若しくは各行ずつに対して、前置増幅器ＶＶ及びこの前置増幅器ＶＶの後段に接続されたローパスフィルタＴＰが設けられていること、半導体材料から成る垂直又はほぼ垂直の複数の隔壁１６が、前記複数のサーモパイルセンサ素子１３間の境界領域内に存在し、前記薄膜１２と当該隔壁１６と前記支持基板８とが、複数の中空部１６’を覆うように、前記センサチップ１が、前記複数のサーモパイルセンサ素子１３の下側に前記複数の中空部１６’を有すること、及び、前記センサチップ１が、シリコン支持体１７としての前記周辺領域を有することによって解決される。
【００２６】
本発明によって、特に良好な熱分解能が得られ、前置増幅器などの必要な電子部品の電力損失によるサーモパイルセンサ素子に対する熱影響は最小となる。
【００２７】
本発明の特殊な構成は、付随する従属請求項に記載されている。
【００２８】
本発明の第１の構成では、センサチップの半導体基板に、サーモパイルセンサ素子の下側に中空部が次のように設けられている。すなわち、センサ素子間の境界領域に、半導体基板材料からなる薄い垂直の、又はほとんど垂直の隔壁が存在し、その際、薄膜が該中空部を覆い、センサチップが大きな周辺領域を有するように中空部が設けられている。
【００２９】
隔壁によって、低温のサーモパイルセンサ素子用のヒートシンクと、サーモパイルセンサ素子の熱分離とが実現される。さらに、これにより、アレイの機械的な安定化が可能となる。
【００３０】
本発明の更なる態様では、前記隔壁が支持基板の上方で終了し、これにより、熱遮蔽が実現される。
【００３１】
これは、前記大きな周辺領域と支持基板との間にスペーサが配置されていること、又は、隔壁がオーバエッチングによって短くされていることによって得られる。スペーサは、非常に良好な熱伝導性を有する材料、例えば金属、セラミックあるいはまたシリコンからならねばならない。
【００３２】
チップを支持基板上に取り付けた後、中空部内の過圧又は負圧によって薄膜が損傷されるのを避けるために、少なくとも各行又は各列に対して、細い通気スリットが隔壁と大きな周辺領域との中を通して設けられている。
【００３３】
最後に、各前置増幅器及びその他の電子部品が、発生する熱損失による熱分布が一様になるように、センサチップの周辺領域上に均等に配置されていることが想定されている。
【００３４】
好ましくは、センサチップに、一方の側に広くなった少なくとも１つの周辺領域が設けられており、その周辺領域上に、電力損失の大きな電子部品が配置されている。
【００３５】
本発明のもう１つの構成は、各前置増幅器が１つ又は複数のローパスフィルタに接続されていることを特徴とする。
【００３６】
好適な１つの実施形態では、各前置増幅器がそれぞれ１つのローパスフィルタに接続されており、該ローパスフィルタのカットオフ周波数が、行読み出し周波数あるいは列読み出し周波数と等しい、又は該読み出し周波数よりも高すぎず、せいぜい２倍から３倍の高さである。
【００３７】
さらに、各前置増幅器に、本来のセンサ素子のほかに、誤差信号を補償するための少なくとも１つのダミー素子が追加的に付置されていてもよい。
【００３８】
その際、これらのダミー素子は、本来のセンサ素子と等しい内部抵抗又は類似した内部抵抗を有し、本来のセンサ素子と同じセンサ層で構成されている。その際、ダミー素子の下には中空部が配置されていないか、あるいは、ダミー素子が、前方に設けられたブラインドによって測定対象の赤外線放射から遮蔽されている。この場合、ダミー素子側を向いたブラインド面は、赤外線を吸収する特性を有するべきである。
【００３９】
さらに、ダミー素子には、追加的又は代替的に、赤外線放射を低減させるか、又は反射するカバー層が設けられていてもよい。
【００４０】
サーモパイルセンサ素子と周辺領域にある電子装置との間に熱絶縁を実現するために、半導体基板が、サーモパイルセンサ素子の外列の最後の隔壁とセンサチップの周辺領域との間に、少なくとももう１つの中空の絶縁領域を有していてもよい。
【００４１】
また、キャップが、センサ素子側を向いた面上に、赤外線放射を吸収する表面を有する場合が有利である。
【００４２】
キャップの内側に、赤外線放射を反射しない材料からなるアパーチャ、又は赤外線放射を吸収する表面コーティングを有するアパーチャを設けることもできる。
【００４３】
最後に、薄膜は、二酸化珪素又は窒化珪素又は類似の材料からなっていてもよい。
【００４４】
本発明のもう１つの構成では、センサチップの下面が、少なくともシリコン支持体の下側に高い熱伝導性を有する結合物質によって、支持基板上に取り付けられていることが想定されている。あるいは、結合物質は、隔壁の下に配置することも可能である。
【００４５】
結合物質として、特に金属又はセラミックを充填した接着剤、あるいは金属ろう材、あるいは金属又はセラミックが充填されたガラス塊が適している。
【発明を実施するための最良の形態】
【００４６】
以下に、本発明を実施例に基づいてさらに詳しく説明する。
【００４７】
サーモパイル・センサアレイチップ（以降、センサチップ１と表記）は、図１では、支持基板８上、例えばベースプレート上の中央に配置されており、キャップ９で覆われている。キャップ９は、入射光学系１０用の開口部を含み、該入射光学系は、厳密に、センサチップ１のセンサ素子の中央上方に配置されている。入射光学系１０は、一方の側が、平行平面フィルタ又はレンズ光学系であってよい。センサチップ１と支持基板８との間の結合は、接着、ろう接、ガラス固化、あるいはまた溶接による結合手段を用いて実施できる。結合手段は、非常に高い熱伝導性を有するべきである。結合手段として適しているのは、例えば、金属又はセラミックを充填した接着剤、あるいは金属を充填したガラス固化、あるいはろう材である。
【００４８】
フィルタを具備する態様は、図１には示されていないが、この場合には、レンズがハウジングの外部にも追加して取り付けられねばならない。
【００４９】
図１に示された態様の場合、入射光学系１０として結像レンズが設けられる。キャップ９とセンサチップ１の寸法及び入射光学系１０の焦点距離は、本発明では、結像されるべき対象がレンズを介して鮮明にセンサ素子上で結像されるように選択される。支持基板８上には、通例、接点又はコネクタが配置されており（図１には示されていない）、センサチップ１の出力信号を他の構成部品に伝える。センサチップ１と支持基板８上の接点との間の電気的な接続は、ジャンパ１１を介して行われ、このジャンパは、通常のワイヤボンディング技術によって作製することができる。
【００５０】
図２ａは、センサチップ１の平面図である。センサチップ１の中央部分に、センサアレイのセンサ素子（ＳＥ）２，３，４，５があり、それらは正方形の記号によって示されている。センサ素子ＳＥは、ｍ行ｎ列の二次元場として配置されている。従って、センサ素子２は１行１列目のセンサ素子（ＳＥ１，１）であり、センサ素子３は１行ｎ列目のセンサ素子（ＳＥ１，ｎ）であり、センサ素子４はｍ行１列目のセンサ素子（ＳＥｍ，１）であり、センサ素子５はｍ行ｎ列目のセンサ素子（ＳＥｍ，ｎ）である。
【００５１】
この例では、ｍ＝１６行、ｎ＝１６列のアレイが示されている。
【００５２】
センサチップ１の外側の領域（すなわちセンサ素子の外部）には、動作に必要な電子構成部品がある。それには、例えば、前置増幅器ＶＶ及び符号６で示されたローパスフィルタＴＰ、あるいはその他の電子部品ＯＥ７が含まれている。その他の電子部品としては、例えば、アドレスレジスタ、マルチプレクサ、ドライバ、マイクロコントローラ、アナログ／デジタル変換器（ＡＤＣ）、温度基準器、電圧基準器、シーケンス制御部、インタフェースモジュールなどが考えられる。
【００５３】
本発明では、少なくとも、各行（又は各列）に前置増幅器ＶＶが設けられている。すなわち、１６行の本例では、少なくとも１６個の前置増幅器ＶＶが設けられていることが好ましい。
【００５４】
これらの前置増幅器ＶＶの後段にそれぞれローパスフィルタＴＰを接続するのが得策であり、ローパスフィルタの帯域幅（ローパスフィルタのカットオフ周波数）は、信号損失を避けるために、少なくともアレイの行の周波数と等しい。従って、符号６は、前置増幅器とその後段に接続されたローパスフィルタとの組み合わせを示している。
【００５５】
もちろん、マルチプレクサを上流側に接続することによって、前置増幅器の数を列数又は行数よりも少なくすることもできる。例えば、各行又は各列に１個又は少なくとも１個の前置増幅器ＶＶが接続されていない場合、例えば、２行又は４行が、１個の前置増幅器をマルチプレクサによって共用することができる。
【００５６】
例えば、各前置増幅器に１つのローパスフィルタが設けられていない場合、２個又は３個又は４個の前置増幅器が、上流側に接続されたマルチプレクサによって１つのローパスフィルタを共用することができる。
【００５７】
各列又は各行に前置増幅器とローパスフィルタとを有する好適な実施形態では、ローパスフィルタのカットオフ周波数は、行の周波数（あるいは列の周波数）よりも著しく高くあってはならない。なぜなら、ローパスフィルタのカットオフ周波数が、センサ素子１と前置増幅器との総ノイズを制限するからである。
【００５８】
それに対して、複数の列が１個の前置増幅器を共用する場合、又は複数の前置増幅器が１つのローパスフィルタを共用する場合、ローパスフィルタのカットオフ周波数は、信号損失を避けるために、それに応じて高くされねばならない。ただし、カットオフ周波数を高くすることで、ノイズは大きくなり、熱分解能は悪化することになる。
【００５９】
ローパスフィルタ６を有する各前置増幅器の出力は、出力マルチプレクサ（例えば、列マルチプレクサ２３）に送られ、出力マルチプレクサが、ローパスフィルタ６を有するそれらの前置増幅器の、並列に印加されている出力信号を１つの直列出力信号に変換する（図７のブロック図も参照のこと）。
【００６０】
ローパスフィルタ６を有するこれらの前置増幅器は、ノイズが小さく、オフセット電圧がわずかであるべきである。好ましくは、これは、それ自体公知のチョッパ増幅器（またオートゼロ増幅器）によって実現される。集積されたセンサ素子の熱的な影響を小さく保つために、前置増幅器ＶＶの電力損失は小さくなければならず、とりわけセンサチップ１の周辺部に均一に分散されているべきである。本発明では、これを実現するために、ローパスフィルタ６を有する前置増幅器は、センサチップ１の周辺部に均等に配置されている。
【００６１】
例えば、図示された１６×１６個の素子によるセンサアレイの場合には、ローパスフィルタＴＰ６を有する４個の前置増幅器ＶＶが各側にあり、また、例えば１２８×１２８個の素子の場合であれば、ローパスフィルタＴＰ６を有する３２個の前置増幅器ＶＶが各側に存在することになるであろう。
【００６２】
本発明では、ローパスフィルタＴＰ６を有するｎ個の前置増幅器ＶＶの電力損失（及びそれによる自己発熱）が、センサチップ１上の主要な熱源であるので、従って、前置増幅器ＶＶを対称的かつ均等に配置することが好ましい。その他の電子部品ＯＥ７の１個又は複数個が電力損失に著しく影響する場合、これらの電子部品は、本発明では、均一な熱分布が得られるように、チップ周辺部にローパスフィルタ構造６を有する前置増幅器の間に配置される。
【００６３】
原則として、複数の前置増幅器が１つのローパスフィルタを共用することが可能である（すなわち、１つのローパスフィルタを例えば２個以上の前置増幅器が共用する）。これは、スペース消費を低減するが、また同時にノイズ帯域幅を大きくすることになり、従って、得られる温度分解能は悪化する。
【００６４】
図２ｂは、一方の側（図２ｂの下側）の周辺領域が広くなった、もう１つのセンサチップ１の平面図である。この場合、電力損失がより大きい電子部品ＯＥ７は、この広い周辺領域に配置されており、この領域が、基板への、より良好な熱放散を保証する。この実施形態では、これらの他の電子部品ＯＥ７（例えば、マルチプレクサ、ドライバの部品、Ａ／Ｄ変換器、マイクロコントローラなど）の一部が、チップの１つの側又は複数の側に、前置増幅器及びローパスフィルタと並んで配置される。従って、１つ又は複数の側では、それ以外の側に比して縁部の幅が大きくされる。
【００６５】
幅が大きくなった分、付加される電子部品ＯＥ７のより大きな電力損失（損失熱）を相殺することができる。この幅の広い基板周辺部は、接触面が大きくなるためにそれに比例して、電子部品ＯＥ７から発生する熱をより多く支持基板８へ逃がすので、その結果、チップ上では均一な熱分布が維持され続ける。
【００６６】
図３は、サーモパイルセンサ素子１３（熱電導体路）の部分断面図であり、該素子の上に各サーモパイルセンサ素子１３用の吸収体パターン１４が配置されている。サーモパイルセンサ素子１３は全て、良好な熱絶縁性を有する薄膜１２上にあり、スイッチングトランジスタとアドレスライン１５とによって駆動され、さらに読み出しマルチプレクサ（行マルチプレクサ２１、列マルチプレクサ２３）に接続される（図７を参照）。
【００６７】
薄膜１２の下のシリコン基板は、マイクロメカニズムによるエッチング工程によって蜂の巣状に、図に示されている通り、下側から中空部が設けられている（中空部１６’）。シリコン基板には、蜂の巣構造を画定する薄い、好ましくは垂直の隔壁１６だけが、各サーモパイルセンサ素子１３の間に残っており、この隔壁は支持基板８に結合されている。さらに、隔壁１６には、下方に支持基板８の領域にそれぞれ通気スリット１６”を設けることができる。そのために、シリコン基板は下側から少し、例えば基板厚さの１／１０から１／２程度、エッチングされる。図９ａは、隔壁１６へ内設された通気スリット１６”の概略図であり、図９ｂは、通気スリット１６”を有する薄膜１２の下にあるシリコン基板の図である。通気スリットは、センサ素子２，３，４，５の全アレイにわたって延設されている。この種のチップは、各行又は各列に少なくとも１つの細い通気スリットを含み、その際、通気スリットの深さは、基板から薄膜までの深さよりも小さい。
【００６８】
内設されたこれらのスリットは、各中空部１６’とハウジング内部との間の圧力調整を可能にする。センサチップ１を支持基板８上に固定する際、各中空部１６’と支持基板８とが完全に密閉されている場合にも、通気スリット１６”によるガス交換が、中空部１６’内の過圧又は負圧による薄膜１２の破損を防止する。
【００６９】
薄膜１２は、ＣＭＯＳ互換性のある誘電体材料（例えば、二酸化珪素、窒化珪素、炭化珪素など、あるいはそれらからなるサンドイッチ構造）からなり、ＣＭＯＳプロセスでＣＶＤ法によって析出され、その典型的な厚さは約１μｍである。その際、原則として、約０．３μｍから４．０μｍまでの厚さが可能である。材料パラメータは、シリコン基板と比較しながら選択すべきであり、析出後にできる限り機械的なねじれが生じないように選択すべきである。
【００７０】
薄膜１２上に、各サーモパイルセンサ素子ＳＥ１，１からｍ，ｎまでが配置されている。各サーモパイルセンサ素子１３は、サーモパイル構造を有する。それ自体公知であるサーモパイルは、異なったゼーベック係数を有する２つの材料からなる。これらの材料は、ＣＭＯＳプロセスで多結晶シリコン又はシリコン／ゲルマニウム及びアルミニウムの析出によって、あるいは、好ましくはｎ型及びｐ型多結晶シリコンによって製造される。
【００７１】
各熱電対は、ｎ型ポリシリコンの脚１つとｐ型ポリシリコンの脚１つとからなる。両ポリシリコンは、好ましくは、互いに重ねて配置されており、終端がそれぞれ次の熱電対あるいは前の熱電対に接続されている。これにより、薄膜の中心に「温」接点が生じ、シリコン周辺領域１７には、ヒートシンクとして働くシリコン隔壁１６を介して「冷」接点が生じる。シリコン周辺領域１７は、同時にシリコン隔壁１７としても機能する。
【００７２】
これらの温接点上に、吸収層が設置されており、この吸収層は、赤外線放射に対して特に高い吸収係数を有する。
【００７３】
信号電圧を高めるために、多くの熱素子が列状に接続され、その結果、サーモパイルが生じる。
【００７４】
センサ素子１３の下にある中空部１６’のエッチングは、例えば、それ自体公知であるいわゆる「深堀りＲＩＥ法」における反応性イオンエッチング（ＲＩＥ）によって行われる。このエッチングは、裏面から行われ、薄膜１２の下面、例えば酸化膜のところで終わる。酸化膜は、シリコンに比べてエッチング速度が非常に低い。
【００７５】
深堀りＲＩＥ法によって、実質的に垂直の壁を有する隔壁１６を作製することが可能となる。これらのシリコン隔壁１６は、以下の複数の機能を持つ。
−サーモパイルの冷接点用ヒートシンクとしての機能
−サーモパイルを互いに熱分離する（熱クロストークを回避する）機能
−薄膜１２とアレイとを機械的に安定化させる機能
図４は、サーモパイルセンサアレイの本発明に係るもう１つの構成を示し、スペーサ１８が付加されている。図１に示された基本構造とは異なり、センサチップ１の断面が描かれている。
【００７６】
この図には、センサ素子と吸収体パターン１４が示されており、センサ素子の間にシリコン隔壁１６が描かれている。センサチップ１の周辺領域に、前置増幅器ＶＶとローパスフィルタＴＰ６あるいはその他の電子部品７が配置されている。これらの電子部品は、シリコン支持体１７の大きな周辺領域上に配置されている。これは、電子部品６及び７に生じる電力損失（熱）をできる限り良好にベースプレート８に放散するためである。寸法決めにおける目標は、周辺領域６，７で生じる温度上昇をできる限り小さく保ち、薄膜１２に対するセンサ素子１４の影響（図３）を防ぐことである。電子部品６，７及びセンサ素子及び吸収体パターン１４は、ジャンパ１１を介して支持基板８に電気的に接続されている。
【００７７】
図４はまた、本発明の別の構成も示している。外部センサ素子と吸収体パターン１４と周辺領域におけるシリコン支持体１７との間に、もう１つの中空部が熱絶縁領域１９として実施されており、その際、その領域の上方に延設された薄膜１２上にはセンサ素子１４が存在しない。付加されたこの絶縁領域１９は、センサ素子１４への電子部品６，７の熱クロストークをさらに低減するはずである。絶縁領域１９は、センサ素子の下にある中空部１６’と同時に作製される。
【００７８】
本発明のもう１つの構成は、スペーサ１８に関連し、このスペーサがセンサチップ１のシリコン支持体１７を支持基板８に接続する。一方、センサ素子間のシリコン隔壁１６は、支持基板８と接触していない。スペーサ１８は、熱伝導性が非常に良好な材料（例えば、金属又はセラミック又はシリコン）からならねばならない。しかしまた、スペーサ１８は、センサチップ１の構成要素であってもよい。
【００７９】
装置全体は、キャップ９によって取り囲まれており、このキャップは、支持基板８上に固定されており、キャップ内にセンサチップ１の上方中央に入射光学系１０、例えばレンズが存在する。
【００８０】
図５には、サーモパイルセンサアレイの本発明に係るまた別の構成が示されており、異なった深さにエッチングされたシリコン隔壁１６を有している。この配置の場合、熱絶縁の改良は、図４の場合とは異なり、スペーサ１８ではなく、図に示されているように、下側からシリコン隔壁１６をさらに除去することによって実現される。これにより、支持基板８上方の間隙２０がエッチング除去されることで生じる。これは、エッチング工程を追加することによって実現され、このエッチング工程で、センサチップ１の中央領域における隔壁１６の下端がエッチング除去される。その際、同時にまた、シリコン支持体１７の下端はマスクされねばならない。
【００８１】
センサチップ１の取り付け後、センサチップ１の周辺領域、すなわちシリコン支持体１７は、直接、支持基板８上に載っており、一方、シリコン隔壁１６と支持基板８との間に間隙２０が残っている。
【００８２】
それ以外の構造は、図４の構造と同じである。
【００８３】
図６は、センサアレイの本発明に係るもう１つの構成を示す。電気的接触用のジャンパ１１と入射光学系１０とを具備するセンサチップ１を支持基板８上に有するセンサアレイの基本構造に、本構成では、アパーチャ３０が含まれている。アパーチャ３０は、キャップ９内に周回状に配置されている。このアパーチャ３０は、例えば、プラスチック、ガラスあるいは金属材料、セラミック材料又はその他の絶縁材料から作製することができる。
【００８４】
センサチップ１側を向いた面３１は、赤外線放射に対して反射性を有してはならない。これは、材料の選択（大抵のセラミック材料及びプラスチック材料は反射性を持たず、層を追加する必要はない）を通じて、あるいは、金属の場合、吸収層によって実現可能である。
【００８５】
赤外線放射を反射しない表面３１は、入射光学系１０からの散乱放射が、キャップ９の内壁で反射されてセンサ素子ＳＥに達することを防止する。
【００８６】
図７は、本発明に係るセンサアレイのブロック図を示し、駆動部２２を具備する行マルチプレクサ２１と、各列用の前置増幅器・ローパスフィルタ構成部６と、駆動部２４を具備する列マルチプレクサとが含まれている。さらに、アナログ出力部２５が設けられており、この出力部が列マルチプレクサ２３の出力部に接続されている。
【００８７】
図８ａには、本発明に係る回路構成のもう１つのブロック図が示されている。ここでは、アドレスレジスタ２６、シーケンス制御部２７、アナログ／デジタル変換器２８の各モジュールが追加されている。これらの全てのモジュールは、外側へ及び外側からデジタルインタフェース２９を介して接続される。その他の点に関しては、図８ａは図７と等しい。
【００８８】
図８ｂでは、図８ａに示されたブロック図に、さらに温度基準器３２，３３が備えられている。その際、温度基準器３２はセンサチップ１内に、温度基準器３３はキャップ９内に配置されている。追加されたこれらの温度基準器３２，３３は、直接、列マルチプレクサ２３に接続されており、測定値の良好な補正を行う。
【００８９】
アレイの制御は、外部からアドレスを印加することによって、また内部では、内部クロック発振器とシーケンス制御部２７とを介して行うことができる。その際、行マルチプレクサ２１を介して、アレイセンサフィールドのそれぞれの行が次々と（又は必要に応じて、選択的なアクセスによって）駆動される。
【００９０】
列の全てのサーモパイルセンサ素子は、その列に付随する出力前置増幅器ＶＶ６に並列につながっており、この前置増幅器によって増幅される。行の素子の１つのみが駆動されているとき、この時点では出力情報だけが列マルチプレクサ２２に印加されている。好ましくは、前置増幅器の後段に接続されたローパスフィルタ６は、サンプルアンドホールド増幅器と結合されており、このサンプルアンドホールド増幅器が、１行期間中に積算された信号値を一定に保持する。一方、各列信号は次々と問い合わされ、列マルチプレクサ２３の出力に接続される。
【００９１】
各前置増幅器ＶＶあるいはローパスフィルタＴＰ６のドリフト効果と不均質性（例えば、閾値電圧、バイアス電流）とを補償するために、センサ素子の各列にダミー素子（例えば、同一の抵抗を有するが、信号電圧を持たないサーモパイル構造）を連結することが得策である。ダミー素子は、基準電圧として一緒に読み出され、好ましくは複数の期間にわたってノイズ低減のために累算され（平均化され）、ドリフト効果の補償のために利用される。その際、ダミー素子は、例えば、自らの薄膜を有する、対象からの赤外線放射に対して遮蔽されたセンサ素子であってもよく、また、単にエッチングされた薄膜を具備しないサーモパイル１３の抵抗構造体であってもよい。
【００９２】
図１０は、本発明に係るもう１つの構成を示し、１列のダミー素子３４がセンサチップ１の外周辺部上に配置されている。この構成の場合、ダミー素子の下にはそれぞれ１つの自らの中空部があり、本来のセンサ素子１４と同じように構成されている。センサチップの外部に配置されたブラインド３５が、ダミー素子３４を測定対象からの赤外線放射に対して遮蔽する。一方、本来のセンサ素子は、ブラインドの脇から入射光学系１０と対面している。この解決策は、各前置増幅器及びローパスフィルタのドリフト効果を相殺すること、ならびに、いわゆる「熱衝撃作用」を素早い周囲温度の変化によって補償することを可能にする。
【００９３】
図１０では、ブラインド３５が支持基板８上に取り付けられている。熱環境に応じて（すなわち、「熱衝撃」時の最大入熱に応じて）、ブラインド３５はキャップ９にもアパーチャ３０にも取り付けることができる。
【００９４】
ブラインド３５は、図１０に示されているように支持基板８上に取り付けることができ、あるいはまた、キャップ９の内側に固定することもできる。もう１つの可能な配置場所は、アパーチャ３０の内側であろう。各モジュールへの固定は、接着、ろう接、ガラス固化などの公知の固定方法によって、あるいはまた溶接によって行うことが可能である。
【００９５】
ただし、配置場所に関係なく、機能上必須であることは、ダミー素子３４側を向いたブラインド３５の内側は、赤外線放射を吸収する表面を有していることである。これは、材料の選択（大抵のセラミック材料及びプラスチック材料は反射性を持たない）を通じて、あるいは、金属の場合、吸収層によって実現可能である。
【図面の簡単な説明】
【００９６】
【図１】本発明に係るサーモパイル・センサアレイチップの基本構造を示す。
【図２】図２ａは、図１に示されたサーモパイル・センサアレイチップの平面図である。図２ｂは、もう１つのサーモパイル・センサアレイチップの平面図であり、一方の側の周辺部が広くなっており、この周辺部上に電子回路が配置されている。
【図３】本発明に係るサーモパイル・センサアレイチップの概略断面図である。
【図４】本発明に係るサーモパイル・センサアレイチップのもう１つの構成を示し、電子装置とセンサ素子との間の熱絶縁が、スペーサを追加することによって改良されている。
【図５】本発明に係るサーモパイル・センサアレイチップのもう１つの構成を示し、電子装置とセンサ素子との間の熱絶縁が、シリコン隔壁を異なった深さにエッチングすることによって改良されている。
【図６】サーモパイル・センサアレイチップの基本構造のもう１つの変化形態であり、三次元投影能力を改良するためのアパーチャを有する。
【図７】サーモパイル・センサアレイチップの、本発明に係る回路装置のブロック図を示す。
【図８】図８ａは、本発明に係るもう１つの回路装置のブロック図を示し、サーモパイル・センサアレイチップのデジタル信号処理回路を有する。図８ｂは、図８ａに示されたブロック図に、温度基準器がセンサチップ上及びハウジング内に追加されている。
【図９】図９ａは、センサチップの本発明に係るもう１つの構成の断面図であり、細い通気スリットを有する。図９ｂは、図９ａに示された構成の下面図である。
【図１０】本発明に係るもう１つの構成を示し、ダミー素子及びそれに付随するブラインドを有する。
【符号の説明】
【００９７】
１  センサチップ
２  ＳＥ１，１：センサ素子１行１列目
３  ＳＥ１，ｎ：センサ素子１行ｎ列目
４  ＳＥｍ，１：センサ素子ｍ行１列目
５  ＳＥｍ，ｎ：センサ素子ｍ行ｎ列目
６  ローパスフィルタを有する前置増幅器
７  ＯＥ：他の電子部品
８  支持基板
９  キャップ
１０  入射光学系
１１  ジャンパ
１２  薄膜
１３  サーモパイルセンサ素子
１４  センサ素子の吸収体パターン
１５  センサ素子のスイッチングトランジスタとアドレスライン
１６  隔壁
１６’  中空部
１６”  通気スリット
１７  シリコン支持体
１８  スペーサ
１９  絶縁領域
２０  エッチング除去された間隙
２１  行マルチプレクサ
２２  行マルチプレクサの駆動部
２３  列マルチプレクサ
２４  列マルチプレクサの駆動部
２５  アナログ出力部
２６  アドレスレジスタ
２７  シーケンス制御部
２８  アナログ／デジタル変換器
２９  デジタルインタフェース
３０  アパーチャ
３１  赤外線を反射しない表面
３２  温度基準器
３３  温度基準器
３４  ダミー素子
３５  ダミー素子用ブラインド