【事件の表示】
　特願２００６−１１９７２３「半導体装置の製造方法及び半導体装置」拒絶査定不服審判事件〔平成１９年１１月　８日出願公開、特開２００７−２９４６１８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯　
　本願は，平成１８年４月２４日の出願であって，平成２０年４月９日付けで拒絶理由が通知され，同年６月１２日に意見書及び手続補正書が提出されたが，同年７月１日付けで拒絶査定がなされ，それに対して，平成２０年８月７日に拒絶査定不服審判が請求されたものである。
　
２　本願発明の認定
　平成２０年６月１２日付け手続補正書により補正された特許請求の範囲は請求項１ないし１１からなるが，その請求項１に係る発明（以下「本願発明」という。）は，明細書及び図面の記載からみて，本願の特許請求の範囲の請求項１に記載されたとおりの次のものであると認められる。
　
「【請求項１】
　半導体基板上に複数のゲート電極を形成する工程と，
　前記複数のゲート電極それぞれの上面及び側面を覆う複数の保護絶縁膜を形成する工程と，
　前記保護絶縁膜をマスクとして前記半導体基板に不純物を導入することにより前記半導体基板に複数のソース／ドレイン拡散層を形成する工程と，
　少なくとも前記保護絶縁膜を覆うブランケット絶縁膜を形成する工程と，
　前記保護絶縁膜間及び前記ブランケット絶縁膜上を含む全面に第１層間絶縁膜を形成する工程と，
　前記第１層間絶縁膜を前記ブランケット絶縁膜の上面が露出するまで研磨除去する工程と，
　前記露出されたブランケット絶縁膜の上面を含む全面に第２層間絶縁膜を形成する工程と，
　前記保護絶縁膜の肩部間よりも広い開口幅を有するマスク層を前記第２層間絶縁膜上に形成する工程と，
　前記ゲート電極間に形成された前記第１及び第２層間絶縁膜を前記マスク層を用いて自己整合的にエッチングすることにより，複数のコンタクトホールを形成する工程と，
　前記第２層間絶縁膜をマスクとして，前記コンタクトホールの底部に形成された前記ブランケット絶縁膜を除去する工程と，
　前記複数のコンタクトホールを埋め込むように全面にプラグ用導電膜を形成する工程と，
　前記プラグ用導電膜を前記第２層間絶縁膜の上面が露出するまで研磨除去することにより，前記複数のコンタクトホール内に埋め込まれた複数の第１コンタクトプラグを形成する工程とを備えることを特徴とする半導体装置の製造方法。」
　
３　引用例の記載と引用発明
（１）引用例とその記載内容
　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された刊行物である特開平１０−１３５３３３号公報（以下「引用例」という。）には，「半導体装置のコンタクト製造方法」（発明の名称）について，図２２ないし図２８とともに，次の記載がある。
「【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方法，中でも特に，メモリに有用な層間コンタクトの製造方法に関する。」
「【０００４】
【発明が解決しようとする課題】以上の従来技術に着目して本発明の目的は，充分なアラインマージンを確保できるコンタクトの製造方法を提供することにある。また，セルアレイ領域と周辺回路領域間の段差を極力なくすことのできるコンタクトの製造方法を提供することにある。」
「【００４９】次に，第３の製法例を図２２〜図２８により説明する。
【００５０】図２２では，ＳＴＩ法により素子分離領域３１２と活性領域が区画された半導体基板３１０の上に，ゲート電極３２０を形成する。このゲート電極３２０は，たとえばポリシリコン層とタングステンシリサイド層からなるポリサイド構造を有するものとしてある。その後，後続工程で層間絶縁膜として用いられる酸化膜との蝕刻選択比を考慮してシリコン窒化膜を使用し，ゲート電極３２０を覆うスペーサ３２２を形成する。そして，イオン注入工程を実施してゲート電極３２０の間にソース／ドレイン（図示せず）を形成し，ゲート電極３２０とソース／ドレインよりなるトランジスタを完成する。
【００５１】図２３では，トランジスタ形成時に露出した活性領域表面を後続工程で形成される蝕刻阻止層から保護するために，半導体基板３１０の上に熱酸化膜３２３を５０〜１５０Åの厚さで形成する。そして，全面にシリコン窒化膜からなる蝕刻阻止層３２５を１００Åの厚さで形成する。この蝕刻阻止層３２５は，酸化膜との蝕刻選択比を考慮した適正な厚さで少なくとも１００Åの厚さを維持するようにし，一方で，ゲート電極３２０の間の空間が埋まらない程度の厚さにする。
【００５２】図２４では，蝕刻阻止層３２５を形成した後のゲート電極３２０の間の空間に第１酸化膜３２７を形成する。高集積半導体デバイスではゲート電極間が０．１５μｍ以下になり，もし，この微少空間にボイドが存在すれば，そのボイドを通した短絡が誘発される。したがって，ゲート電極間の空間はボイドが存在しないようによく埋めることが重要である。このために，第１酸化膜３２７を形成するときには，まずリフロー特性が良好な物質，たとえばＢＰＳＧやＳＯＧを，蝕刻阻止層３２５の上に１，０００Åの厚さで蒸着した後，その膜を４５゜傾斜蝕刻してゲート電極３２０の間の入口を広げ，またその上にＢＰＳＧまたはＳＯＧを５，０００Åの厚さで蒸着した後にリフロー工程によって平坦化することにより，ＢＰＳＧ膜あるいはＳＯＧ膜を形成する。そして，蝕刻阻止層３２５を終点としてＢＰＳＧ膜またはＳＯＧ膜をＣＭＰ工程によって平坦化し，第１酸化膜３２７を形成する。
【００５３】図２５では，第１酸化膜３２７を形成した後に，低温形成可能なＰ−ＴＥＯＳ膜などの第２酸化膜３２９を２，５００Åの厚さで形成し，後続工程でランディングパッドコンタクトホール形成のための蝕刻工程を行うときにランディングパッドコンタクトホールの入口が広くなることを防止するため，ポリシリコン膜３３１を５００Åの厚さで形成する。
【００５４】図２６では，ポリシリコン膜３３１の上にフォトレジストパターン３３３を形成してランディングパッドの形成部分を限定する。
【００５５】図２７では，フォトレジストパターン３３３をマスクとしてポリシリコン膜３３１，第２酸化膜３２９，第１酸化膜３２７，蝕刻阻止層３２５，熱酸化膜３２３を蝕刻し，ポリシリコン膜パターン３３１ａ，第２酸化膜パターン３２９ａ，蝕刻阻止層パターン３２５ａを形成することにより，半導体基板３１０の表面及びスペーサ３２２を露出させるランディングパッドコンタクトホールＡを形成する。このとき，ランディングパッドコンタクトホールＡを形成するための蝕刻工程で多少の心ズレが発生しても，酸化膜蝕刻条件によって蝕刻を行うので，窒化膜であるスペーサ３２２及びシリコンである半導体基板３１０の表面が損傷する心配はない。蝕刻後は，フォトレジストパターン３３３を除去する。
【００５６】図２８では，ランディングパッドコンタクトホールＡを形成した上に，不純物ドーピングしたポリシリコン膜などの導電層をランディングパッドコンタクトホールＡを埋めるに十分な厚さで形成した後，第２酸化膜パターン３２９ａを蝕刻阻止層としたＣＭＰ法により導電層及びポリシリコン膜パターン３３１ａを蝕刻し，ランディングパッドコンタクトホールＡを埋めて平坦化されたランディングパッド３４０を形成する。
【００５７】その後は，第１の製法例における図９〜図１４と同様にして半導体メモリを完成する。」
　
（２）引用発明
　上記段落【００５５】には，「ランディングパッドコンタクトホールＡを形成するための蝕刻工程で多少の心ズレが発生しても，酸化膜蝕刻条件によって蝕刻を行うので，窒化膜であるスペーサ３２２及びシリコンである半導体基板３１０の表面が損傷する心配はない。」と記載され，フォトレジストパターン３３３及びスペーサ３２２を利用して，スペーサ３２２間の半導体基板３１０を正確に露出させるための蝕刻を行っているから，引用例記載の酸化膜の蝕刻は，「自己整合的」であるといえる。
　よって，上記記載事項及び図示内容を総合すれば，引用例には，次の発明（以下「引用発明」という。）が記載されている。
　
「半導体基板３１０上に複数のゲート電極３２０を形成する工程と，
　前記複数のゲート電極３２０のそれぞれの上面及び側面を覆う複数のスペーサ３２２を形成する工程と，
　前記スペーサ３２２をマスクとして前記半導体基板３１０にイオン注入をすることにより前記半導体基板３１０に複数のソース／ドレインを形成する工程と，
　全面に蝕刻阻止層３２５を形成する工程と，
　前記スペーサ３２２間及び前記蝕刻阻止層３２５上を含む全面に第１酸化膜３２７を形成する工程と，
　前記第１酸化膜３２７を前記蝕刻阻止層３２５を終点としてＣＭＰ法によって平坦化する工程と，
　露出された蝕刻阻止層３２５の上面を含む全面に第２酸化膜３２９を形成する工程と，
　第２酸化膜３２９上にポリシリコン膜３３１を形成する工程と，
　フォトレジストパターン３３３からなるマスク層を形成する工程と，
　前記ゲート電極３２０間に形成されたポリシリコン膜３３１，第１酸化膜３２７及び第２酸化膜３２９を前記マスク層を用いて自己整合的に蝕刻し，さらに蝕刻阻止層３２５を蝕刻することにより，複数のランディングパッドコンタクトホールＡを形成する工程と，
　前記複数のランディングパッドコンタクトホールＡを埋め込むように全面に導電膜を形成する工程と，
　第２酸化膜パターン３２９ａを蝕刻阻止層としたＣＭＰ法により前記導電層及びポリシリコン膜パターン３３１ａを蝕刻することにより，前記複数のランディングパッドコンタクトホールＡ内に埋め込まれた複数のランディングパッド３４０を形成する工程とを備えることを特徴とする半導体装置の製造方法。」
　
４　対比
（１）本願発明と引用発明との対応関係
　本願発明と引用発明とを対比すると，
　ア　引用発明の，「スペーサ３２２」，「蝕刻阻止層３２５」，「第１酸化膜３２７」，「第２酸化膜３２９」及び「ランディングパッド３４０」は，それぞれ，本願発明の，「保護絶縁膜」，「ブランケット絶縁膜」，「第１層間絶縁膜」，「第２層間絶縁膜」及び「第１コンタクトプラグ」に相当する。
　イ　引用発明の「イオン注入」，「蝕刻」は，本願発明の「不純物を導入すること」，「エッチング」にそれぞれ相当することは技術常識であり，また，引用発明の「ソース／ドレイン」，「ランディングパッドコンタクトホールＡ」及び「導電膜」は，それぞれ，本願発明の「ソース／ドレイン拡散層」，「コンタクトホール」及び「プラグ用導電膜」に外ならない。
　なお，本願発明においては，第１及び第２層間絶縁膜がエッチングされた段階において「コンタクトホール」と称していることから，引用発明においても同様に解することとする。
　ウ　上記の各対応関係に基づくと，引用発明の「全面に蝕刻阻止層３２５を形成する工程」は，本願発明の「少なくとも前記保護絶縁膜を覆うブランケット絶縁膜を形成する工程」に相当し，引用発明の「前記第１酸化膜３２７を前記蝕刻阻止層３２５を終点としてＣＭＰ法によって平坦化する工程」は，実質的に，本願発明の「前記第１層間絶縁膜を前記ブランケット絶縁膜の上面が露出するまで研磨除去する工程」に相当することは明らかである。また，引用発明の「第２酸化膜パターン３２９ａを蝕刻阻止層としたＣＭＰ法により前記導電層及びポリシリコン膜パターン３３１ａを蝕刻すること」は，実質的に，本願発明の「前記プラグ用導電膜を前記第２層間絶縁膜の上面が露出するまで研磨除去すること」に相当する。
　
（２）一致点及び相違点
　したがって，本願発明と引用発明との一致点及び相違点は，次のとおりである。
〈一致点〉
「半導体基板上に複数のゲート電極を形成する工程と，
　前記複数のゲート電極それぞれの上面及び側面を覆う複数の保護絶縁膜を形成する工程と，
　前記保護絶縁膜をマスクとして前記半導体基板に不純物を導入することにより前記半導体基板に複数のソース／ドレイン拡散層を形成する工程と，
　少なくとも前記保護絶縁膜を覆うブランケット絶縁膜を形成する工程と，
　前記保護絶縁膜間及び前記ブランケット絶縁膜上を含む全面に第１層間絶縁膜を形成する工程と，
　前記第１層間絶縁膜を前記ブランケット絶縁膜の上面が露出するまで研磨除去する工程と，
　前記露出されたブランケット絶縁膜の上面を含む全面に第２層間絶縁膜を形成する工程と，
　マスク層を形成する工程と，
　前記ゲート電極間に形成された前記第１及び第２層間絶縁膜を前記マスク層を用いて自己整合的にエッチングすることにより，複数のコンタクトホールを形成する工程と，
　前記ブランケット絶縁膜を除去する工程と，
　前記複数のコンタクトホールを埋め込むように全面にプラグ用導電膜を形成する工程と，
　前記プラグ用導電膜を前記第２層間絶縁膜の上面が露出するまで研磨除去することにより，前記複数のコンタクトホール内に埋め込まれた複数の第１コンタクトプラグを形成する工程とを備えることを特徴とする半導体装置の製造方法。」
　
〈相違点１〉
　マスク層を形成するにあたり，本願発明は，「前記保護絶縁膜の肩部間よりも広い開口幅を有する」マスク層であるのに対して，引用発明のフォトレジストパターン３３３からなるマスク層は，当該パターンの開口幅がスペーサ３２２（「保護絶縁膜」に相当）の肩部間よりも広いことが明記されていない点。
〈相違点２〉
　本願発明は，マスク層を「前記第２層間絶縁膜上に」形成するのに対して，引用発明は，第２酸化膜３２９（「第２層間絶縁膜」に相当）上にポリシリコン膜３３１を形成して，その上にフォトレジストパターン３３３からなるマスク層を形成しており，その後，ポリシリコン膜３３１をマスク層を用いた蝕刻及びＣＭＰ法により除去している点。
〈相違点３〉　
　本願発明は，「前記第２層間絶縁膜をマスクとして，前記コンタクトホールの底部に形成された前記ブランケット絶縁膜を除去する」のに対して，引用発明の蝕刻阻止層３２５（「ブランケット絶縁膜」に相当）を蝕刻する工程は，このことが明記されていない点。
　
５　相違点についての判断
（１）〈相違点１〉について
　ア　引用発明において，フォトレジストパターン３３３の開口幅は，ランディングパッドコンタクトホールＡの開口幅を設定するものであり，結果としてランディングパッド３４０の上表面の大きさを設定するものであることは，全体の工程から明らかである。
　そして，引用発明の目的が，「充分なアラインマージンを確保できるコンタクトの製造方法を提供することにある」（段落【０００４】）ところ，ランディングパッド３４０は，引用例の図１４に示されるように，その上に配置されるビットラインコンタクト又はストレージ電極コンタクトのための中継パッドとして機能する領域であるから，ビットラインコンタクト又はストレージ電極コンタクトのためのホールを形成する際の合わせずれ余裕を確保することに配慮して，ランディングパッド３４０の上表面を可能な限り広くなるようにすることは，当業者が当然に考慮することであり，したがって，ランディングパッド３４０の上表面の大きさを設定するためのフォトレジストパターン３３３の開口幅を可能な限り広くすることも，当業者が直ちに想起しうることであるといえる。
　イ　引用例においても，例えば，図１９を参照すると，ランディングパッドコンタクトホールｈ２の開口幅は露出した半導体基板２００の幅よりはるかに大きく，ゲート電極上に残存する第２層間絶縁膜パターン２４０の幅は，ゲート電極２２０の幅より狭いことが見て取れ，スペーサ２２２（保護絶縁膜）の肩部は，概ねゲート電極２２０の肩部（角部）上から形成されると解されるから，ランディングパッドコンタクトホールｈ２を決定するフォトレジストパターンの開口幅は，スペーサ２２２（保護絶縁膜）の肩部間よりも広く形成されていると認められる。
　ウ　審判請求人は，【請求の理由】の「３．本願が特許される理由」の「（ｃ）本願発明と引用発明との対比」において，「引用文献１（審決注：引用例と同じ）では，後続工程でランディングパッドコンタクトホールＡを形成する蝕刻工程を行うときにランディングパッドコンタクトホールＡの入り口が広くなることを防止するため，ポリシリコン膜３３１を５００Åの厚さで形成している（段落［００５３］参照）。これらのことから明らかなように，引用文献１には，コンタクトホールＡの開口幅を広くするという技術的思想は全く存在しない。すなわち，引用文献１は，コンタクトホールの開口幅に関して，本願発明と全く反対の技術思想を開示しているものであって，本願発明の技術思想を示唆するものではない。」と主張する。
　しかしながら，引用例における第２の製法例を参照すると，引用発明と同様の，第２層間絶縁膜の上に形成するポリシリコン膜に関して，以下の説明が記載されている。（下線は審決で付加。）
「【００４２】図１８では，第２層間絶縁膜２４０の上に不純物ドーピングしてないポリシリコン層を数百Å程度で形成し，残留防止層２４５を形成する。この残留防止層２４５の厚さは，第２層間絶縁膜２４０に現れる膨出現象の程度に応じて変えられるものであるが，２００〜１，０００Åの範囲にしておくのがよい。残留防止層２４５はノンドーピングのポリシリコンであり，不純物ドーピングしたポリシリコンに比べて蝕刻によって除去される速度が速いので，後続工程でコンタクト形成のために用いられる不純物ドーピングポリシリコン層をエッチバックするとき，膨出現象の発生している部分に残留物が残るのを防止する役割をもつ。
【００４３】また，コンタクト形成のためのフォトリソ工程時に，入射ビームがゲート電極のタングステンシリサイド層で乱反射する現象をも防止することができ，フォトレジストの変形防止の役割ももつ。さらに，
後続工程でコンタクトを形成するときに用いられるフォトレジストと第２層間絶縁膜２４０を構成する酸化膜との蝕刻選択比が優秀でないことに起因するコンタクトサイズの増加現象を防止する役割ももつ。
　そして，引用発明のポリシリコン膜３３１の機能は，ポリシリコン層からなる上記残留防止層２４５と同様であると解されるから，上記段落【００４３】の記載によれば，審判請求人の指摘する段落【００５３】の記載は，「後続工程でランディングパッドコンタクトホール形成のための蝕刻工程を行うときにランディングパッドコンタクトホールの入口が」，蝕刻選択比の不良に起因して，フォトレジストパターンの開口幅，すなわち，設計した開口幅よりも「広くなることを防止するため」に，ポリシリコン膜３３１を形成することを，説明しているにすぎないと解するのが相当である。
　したがって，引用例には，「コンタクトホールＡの開口幅を広くするという技術的思想は全く存在しない」との審判請求人の主張は，失当と言わざるを得ない。
　エ　そして，上記イのとおり，コンタクトホールを決定するフォトレジストパターンの開口幅を，スペーサ（保護絶縁膜）の肩部間よりも広く形成することも格別のことではないから，引用発明において，ランディングパッドコンタクトホールを形成するためのマスク層を，ランディングパッドの上表面の大きさを可能な限り大きくするために，スペーサの肩部間よりも広い開口幅を有するようにして，本願発明のごとく，「前記保護絶縁膜の肩部間よりも広い開口幅を有する」マスク層とすることは，当業者が容易になし得ることである。
　
（２）〈相違点２〉について
　ア　引用発明は，第２酸化膜３２９（「第２層間絶縁膜」に相当）上にポリシリコン膜３３１を形成し，その上にフォトレジストパターン３３３からなるマスク層を形成しているが，引用例の段落【００５３】に記載されるように，ポリシリコン膜３３１は，「後続工程でランディングパッドコンタクトホール形成のための蝕刻工程を行うときにランディングパッドコンタクトホールの入口が広くなることを防止するため」に，付加的に形成された層にすぎない。
　イ　そして，このポリシリコン膜３３１は，第２酸化膜パターン３２９ａを蝕刻阻止層としたＣＭＰ法により蝕刻・除去され（段落【００５６】），最終的に製造された半導体装置においては存在しないものであるから，半導体装置において必須のものではなく，製造工程においてこのようなポリシリコン膜３３１を形成するか否かは，製造工程における効果（段落【００４２】【００４３】参照。）と製造工程の簡略化とを比較した上で，当業者が必要に応じて適宜選択しうる程度のことと認められる。
　ウ　したがって，引用発明において，製造工程を簡略化し，ポリシリコン膜３３１を形成することなくフォトレジストパターン３３３を形成することにより，本願発明のごとく，マスク層を「前記第２層間絶縁膜上に」形成することは，当業者が容易になし得ることと認められる。
　
（３）〈相違点３〉について
　ア　引用発明においては，各酸化膜の蝕刻工程と，蝕刻阻止層３２５（「ブランケット絶縁膜」に相当）の蝕刻工程との関係が明らかではないが，引用例において，同様に蝕刻阻止層を除去する他の実施例を参照すると，例えば，段落【００２４】には，「第１層間絶縁膜パターン１１４ａを形成することにより，その第１層間絶縁膜パターン１１４ａの間で蝕刻阻止層１０９を露出させるランディングパッドコンタクトホール１１６を形成する。そして，露出させた蝕刻阻止層１０９とその下の熱酸化膜を乾式または湿式蝕刻によって除去することで，ランディングパッドコンタクトホール１１６を通じて半導体基板１０１の活性領域表面を露出させる。」と記載されており，層間絶縁膜と蝕刻阻止層とを別工程で除去することが開示されている。
　イ　そして，層間絶縁膜と蝕刻阻止層は異なる材料であるから，それぞれを異なるエッチング手段を用いて除去することは，通常行われることであり，その際に，各材料層のエッチング速度の差を利用し，パターニングされた層間絶縁膜をマスクとして，当該層間絶縁膜から露出した蝕刻阻止層（ブランケット絶縁膜）をエッチング除去することは，当業者が必要に応じて，容易に採用し得る手段にすぎない。
　ウ　したがって，引用発明において，本願発明と同様に，「前記第２層間絶縁膜をマスクとして，前記コンタクトホールの底部に形成された前記ブランケット絶縁膜を除去する」ことは，当業者が容易になし得ることである。
　
　そして，相違点１ないし３における，本願発明の各構成を組み合わせたことによる，本願発明の奏する作用・効果についても，当業者が予測し得る程度のものにすぎないと認められる。
　
６　小括
　以上検討したとおり，相違点１ないし３における本願発明の構成は，当業者が容易に想到し得たものであるから，本願発明は，引用発明に基づいて当業者が容易に発明することができたものである。
　
７　結言
　以上のとおり，本願発明は，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。　
　したがって，他の請求項について検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。
、