(57)【特許請求の範囲】
【請求項１】
シンチレーションパルスデジタル化の方法であって、
ステップ（1）として、シンチレーションパルス特徴に基づいて、n個（nは1より大きく512より小さい整数である）の閾値電圧V_thを設置し、
ステップ（2）として、n個の低圧差動信号受信ポートにより電圧比較ユニットを構成し、サンプリング待ちのパルスが前記ステップ（1）で設置した何れか一つの閾値を超えた場合に、当該電圧比較ユニットが一つの状態遷移及び当該状態遷移に対応する閾値電圧V_thを出力し、前記低圧差動信号受信ポートがシンチレーションパルスと閾値電圧V_thとを比較し、
ステップ（3）として、時間デジタル変換器により前記ステップ（2）における状態遷移の時間をデジタル化サンプリングするとともに、当該状態遷移に対応する閾値電圧V_thを認識して、シンチレーションパルス電圧時間対を取得することにより、シンチレーションパルスのデジタル化を完成することを含み、
前記ステップ（1）において閾値電圧V_thの設置基準は、設置した閾値電圧V_thの少なくとも一つの閾値がサンプリング待ちのシンチレーションパルスの振幅範囲内にあるように、サンプリング待ちのシンチレーションパルスの振幅範囲を確定し、サンプリング待ちのパルスの振幅に基づいて閾値電圧V_thを選択することを特徴とするシンチレーションパルスデジタル化の方法。
【請求項２】
シンチレーションパルスデジタル化の方法であって、
ステップ（1）として、シンチレーションパルス特徴に基づいて、n個（nは1より大きく512より小さい整数である）の閾値電圧V_thを設置し、
ステップ（2）として、n個の低圧差動信号受信ポートにより電圧比較ユニットを構成し、サンプリング待ちのパルスが前記ステップ（1）で設置した何れか一つの閾値を超えた場合に、当該電圧比較ユニットが一つの状態遷移及び当該状態遷移に対応する閾値電圧V_thを出力し、前記低圧差動信号受信ポートがシンチレーションパルスと閾値電圧V_thとを比較し、
ステップ（3）として、時間デジタル変換器により前記ステップ（2）における状態遷移の時間をデジタル化サンプリングするとともに、当該状態遷移に対応する閾値電圧V_thを認識して、シンチレーションパルス電圧時間対を取得することにより、シンチレーションパルスのデジタル化を完成することを含み、
前記ステップ（1）において閾値電圧V_thの設置基準は、閾値電圧V_thがサンプリング待ちのシンチレーションパルスの振幅範囲内にあるように、サンプリング待ちのシンチレーションパルスの振幅範囲を確定し、サンプリング待ちのパルスの振幅に基づいて閾値電圧V_thを選択することであることを特徴とするシンチレーションパルスデジタル化の方法。
【請求項３】
前記ステップ（2）において低圧差動信号受信ポートは、正極性エミッタ電極結合論理信号受信ポート、エミッタ電極結合論理信号受信ポート、電流モード論理信号受信ポート、マイクロ低電圧差動信号受信ポート、小振幅差動信号受信ポート又はバスタイプ低圧差動信号受信ポートであることを特徴とする請求項１又は２に記載のシンチレーションパルスデジタル化の方法。
【請求項４】
前記ステップ（2）において、低圧差動信号受信ポートは、正負入力端を有し且つ正負入力端電圧差により信号論理状態を判断するデジタル信号受信ポートであることを特徴とする請求項１又は２に記載のシンチレーションパルスデジタル化の方法。
【請求項５】
前記ステップ（2）において電圧比較ユニットは、電圧コンパレータからなることを特徴とする請求項１又は２に記載のシンチレーションパルスデジタル化の方法。
【請求項６】
前記ステップ（2）において、前記電圧比較ユニットがm個の低圧差動信号受信ポートからなり、サンプリング待ちのシンチレーションパルスが分岐されずに直接に直流バイアス回路を介して一つの直流バイアス電圧V_biasを取得した後にmルートに分岐され、各ルートがそれぞれ低圧差動信号受信ポートの一端にアクセスし、低圧差動信号受信ポートの他端が参考電圧V_referenceにアクセスし、前記直流バイアス電圧V_bias、参考電圧V_reference、閾値電圧V_thの関係がV_reference=V_th +V_baisとなることを特徴とする請求項１又は２に記載のシンチレーションパルスデジタル化の方法。
ただし、mは1より大きく512より小さい整数である。
【請求項７】
前記ステップ（2）において、前記電圧比較ユニットがm個の低圧差動信号受信ポートからなり、サンプリング待ちのシンチレーションパルスがmルートに分岐され、各ルートのパルスがいずれも直流バイアス回路を介して一つの直流バイアス電圧V_biasを取得した後にそれぞれ低圧差動信号受信ポートの一端にアクセスし、低圧差動信号受信ポートの他端が参考電圧V_referenceにアクセスし、前記直流バイアス電圧V_bias、参考電圧V_reference及び閾値電圧V_thの関係がV_reference=V_th+V_baisとなることを特徴とする請求項１又は２に記載のシンチレーションパルスデジタル化の方法。
ただし、mは1より大きく512より小さい整数である。
【請求項８】
前記ステップ（2）において、前記電圧比較ユニットがm個の低圧差動信号受信ポートからなり、サンプリング待ちのシンチレーションパルスがmルートに分岐された後にそれぞれ低圧差動信号受信ポートの一端にアクセスし、低圧差動信号受信ポートの他端が参考電圧V_referenceにアクセスし、前記参考電圧V_reference及び閾値電圧V_thの関係がV_reference=V_thとなることを特徴とする請求項１又は２に記載のシンチレーションパルスデジタル化の方法。
ただし、mは1より大きく512より小さい整数である。
【請求項９】
前記ステップ（2）において低圧差動信号受信ポートは、フィールドプログラマブルゲートアレイのうちデジタル差動信号プロトコルをサポートするプログラム可能な入出力ピン配置の構成又は専用集積チップであることを特徴とする請求項１又は２に記載のシンチレーションパルスデジタル化の方法。
【請求項１０】
シンチレーションパルスデジタル化の装置であって、
シンチレーションパルス変換ユニットと、閾値比較ユニットと、時間デジタル化ユニットと、データ処理と伝送ユニットとを含み、
シンチレーションパルス変換ユニットは、シンチレーションパルスの直流バイアス電圧V_biasの出力を実現するためのものであり、前記シンチレーションパルス変換ユニットは、直流バイアス回路を含み、サンプリング待ちのパルスが前記直流バイアス回路を介してmルートに分岐された直流バイアス電圧V_biasを取得した後にフィールドプログラマブルゲートアレイのうち低圧差動信号伝送プロトコルをサポートするプログラム可能な入出力ピンの一端にアクセスし、閾値比較ユニットは、シンチレーションパルスが、設定された複数の閾値電圧のうちの何れか一つの閾値電圧を超えた場合に一つの状態遷移及び当該状態遷移に対応する閾値電圧を出力するためのものであり、当該閾値比較ユニットは、m個の低圧差動信号入力ポートからなり、当該低圧差動信号入力ポートがサンプリング待ちのパルスと閾値電圧V_thとの比較を実現するためのものであり、サンプリング待ちのパルスの振幅が閾値電圧を超えた場合に一つの状態遷移及び当該状態遷移に対応する閾値電圧を出力し、
時間デジタル化ユニットは、状態遷移の時刻をデジタル化するためのものであり、前記時間デジタル化ユニットは、フィールドプログラマブルゲートアレイにおいてp個の時間デジタル化変換器を実現し、前記状態の遷移時刻をデジタル化し当該状態遷移に対応する閾値電圧を認識して、サンプリング待ちのシンチレーションパルスが閾値電圧を超えた時間を取得し、
データ処理と伝送ユニットは、閾値比較ユニットと時間デジタル化ユニットとにより取得されたサンプリング待ちのパルスの電圧時間対を統合、伝送することにより、シンチレーションパルスのデジタル化を完成するためのものであり、
前記閾値比較ユニットにおける低圧差動信号受信ポートは、フィールドプログラマブルゲートアレイのうちプログラム可能な入出力ピンを配置してなり、
サンプリング待ちのパルスが分岐されずに直接に直流バイアス回路を介して一つの直流バイアス電圧V_biasを取得した後にmルートに分岐され、各ルートがそれぞれ低圧差動信号受信ポートの一端にアクセスし、ピンの他端が参考電圧V_referenceにアクセスし、前記直流バイアス電圧V_bias、参考電圧V_reference及び閾値電圧V_thの関係がV_reference =V_th+V_baisとなることを特徴とするシンチレーションパルスデジタル化の装置。
ただし、mは1より大きく512より小さい整数であり、pは1より大きく512より小さい整数である。
【請求項１１】
シンチレーションパルスデジタル化の装置であって、
シンチレーションパルス変換ユニットと、閾値比較ユニットと、時間デジタル化ユニットと、データ処理と伝送ユニットとを含み、
シンチレーションパルス変換ユニットは、シンチレーションパルスの直流バイアス電圧V_biasの出力を実現するためのものであり、前記シンチレーションパルス変換ユニットは、直流バイアス回路を含み、サンプリング待ちのパルスが前記直流バイアス回路を介してmルートに分岐された直流バイアス電圧V_biasを取得した後にフィールドプログラマブルゲートアレイのうち低圧差動信号伝送プロトコルをサポートするプログラム可能な入出力ピンの一端にアクセスし、閾値比較ユニットは、シンチレーションパルスが、設定された複数の閾値電圧のうちの何れか一つの閾値電圧を超えた場合に一つの状態遷移及び当該状態遷移に対応する閾値電圧を出力するためのものであり、当該閾値比較ユニットは、m個の低圧差動信号入力ポートからなり、当該低圧差動信号入力ポートがサンプリング待ちのパルスと閾値電圧V_thとの比較を実現するためのものであり、サンプリング待ちのパルスの振幅が閾値電圧を超えた場合に一つの状態遷移及び当該状態遷移に対応する閾値電圧を出力し、
時間デジタル化ユニットは、状態遷移の時刻をデジタル化するためのものであり、前記時間デジタル化ユニットは、フィールドプログラマブルゲートアレイにおいてp個の時間デジタル化変換器を実現し、前記状態の遷移時刻をデジタル化し当該状態遷移に対応する閾値電圧を認識して、サンプリング待ちのシンチレーションパルスが閾値電圧を超えた時間を取得し、
データ処理と伝送ユニットは、閾値比較ユニットと時間デジタル化ユニットとにより取得されたサンプリング待ちのパルスの電圧時間対を統合、伝送することにより、シンチレーションパルスのデジタル化を完成するためのものであり、
前記閾値比較ユニットにおける低圧差動信号受信ポートは、フィールドプログラマブルゲートアレイのうちプログラム可能な入出力ピンを配置してなり、
サンプリング待ちのパルスがまず、mルートに分岐され、その後、各ルートがそれぞれ直流バイアス回路を介して一つの直流バイアス電圧V_biasを取得した後に低圧差動信号受信ポートの一端にアクセスし、ピンの他端が参考電圧V_referenceにアクセスし、前記直流バイアス電圧V_bias、参考電圧V_reference及び閾値電圧V_thの関係がV_reference=V_th +V_baisとなることを特徴とするシンチレーションパルスデジタル化の装置。
ただし、mは1より大きく512より小さい整数であり、pは1より大きく512より小さい整数である。
【請求項１２】
シンチレーションパルスデジタル化の装置であって、
シンチレーションパルス変換ユニットと、閾値比較ユニットと、時間デジタル化ユニットと、データ処理と伝送ユニットとを含み、
シンチレーションパルス変換ユニットは、シンチレーションパルスの直流バイアス電圧V_biasの出力を実現するためのものであり、前記シンチレーションパルス変換ユニットは、直流バイアス回路を含み、サンプリング待ちのパルスが前記直流バイアス回路を介してmルートに分岐された直流バイアス電圧V_biasを取得した後にフィールドプログラマブルゲートアレイのうち低圧差動信号伝送プロトコルをサポートするプログラム可能な入出力ピンの一端にアクセスし、閾値比較ユニットは、シンチレーションパルスが、設定された複数の閾値電圧のうちの何れか一つの閾値電圧を超えた場合に一つの状態遷移及び当該状態遷移に対応する閾値電圧を出力するためのものであり、当該閾値比較ユニットは、m個の低圧差動信号入力ポートからなり、当該低圧差動信号入力ポートがサンプリング待ちのパルスと閾値電圧V_thとの比較を実現するためのものであり、サンプリング待ちのパルスの振幅が閾値電圧を超えた場合に一つの状態遷移及び当該状態遷移に対応する閾値電圧を出力し、
時間デジタル化ユニットは、状態遷移の時刻をデジタル化するためのものであり、前記時間デジタル化ユニットは、フィールドプログラマブルゲートアレイにおいてp個の時間デジタル化変換器を実現し、前記状態の遷移時刻をデジタル化し当該状態遷移に対応する閾値電圧を認識して、サンプリング待ちのシンチレーションパルスが閾値電圧を超えた時間を取得し、
データ処理と伝送ユニットは、閾値比較ユニットと時間デジタル化ユニットとにより取得されたサンプリング待ちのパルスの電圧時間対を統合、伝送することにより、シンチレーションパルスのデジタル化を完成するためのものであり、
前記閾値比較ユニットにおける低圧差動信号受信ポートは、フィールドプログラマブルゲートアレイのうちプログラム可能な入出力ピンを配置してなり、
サンプリング待ちのパルスがmルートに分岐された後に低圧差動信号受信ポートの一端にアクセスし、ピンの他端が参考電圧V_referenceにアクセスし、前記参考電圧V_reference及び閾値電圧V_thの関係がV_reference=V_thとなることを特徴とするシンチレーションパルスデジタル化の装置。
ただし、mは1より大きく512より小さい整数であり、pは1より大きく512より小さい整数である。
【請求項１３】
前記閾値比較ユニットにおける低圧差動信号受信ポートは、正極性エミッタ電極結合論理信号受信ポート、エミッタ電極結合論理信号受信ポート、電流モード論理信号受信ポート、マイクロ低電圧差動信号受信ポート、小振幅差動信号受信ポート又はバスタイプ低圧差動信号受信ポートであることを特徴とする請求項１０から１２のいずれか一つに記載のシンチレーションパルスデジタル化の装置。
【請求項１４】
前記閾値比較ユニットにおける低圧差動信号受信ポートは、正負入力端を有し且つ正負入力端電圧差により信号論理状態を判断するデジタル信号受信ポートであることを特徴とする請求項１０から１２のいずれか一つに記載のシンチレーションパルスデジタル化の装置。
【請求項１５】
前記閾値比較ユニットにおける閾値比較回路が使用するデジタル差動信号受信ポートは、専用集積チップからなることを特徴とする請求項１０から１２のいずれか一つに記載のシンチレーションパルスデジタル化の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、陽電子放射断層結像デバイス分野に係り、特に、陽電子放射断層結像デバイスにおけるシンチレーションパルスの採集と処理の方法及び装置に係る。
【背景技術】
【０００２】
陽電子放射断層結像（Positron Emission Tomography、全文でPETと略称する）は、人体内陽電子消滅のため生じたガンマ光子をキャプチャすることにより、陽電子核種をマークとしてのトレーサーが人体内での分布状況を取得し、さらに、臓器機能、代謝等の病態生理学の特徴を取得する。ガンマ光子の持つエネルギー、位置及び時間情報を取得する確実性は、直接にシステム結像の性能に影響を与える。シンチレーションパルス採集と処理ユニットは、PETシステムにおける重要なコアコンポーネントであり、主な機能が、フロントエンド検出器にて形成されたシンチレーションパルスを処理し、ガンマ光子の持つエネルギー、位置及び時間情報を取得することである。PETシステムの性能を保証するために、使用するシンチレーションパルス採集と処理ユニットが、高い精度、安定な性能、リアルタイム補正の容易さ、高集積化等の特徴を有することが望まれている。
【０００３】
従来のシンチレーションパルス採集と処理ユニットは、多くはアナログ回路とデジタル回路からなるハイブリッドシステムであり、シンチレーションパルス情報の抽出が多くはアナログ回路であり、デジタル回路は主に対応情報の採集、記憶、伝送である。このシンチレーションパルス採集と処理ユニットにより実現したPETシステムは、リアルタイム補正を行いにくく、作業環境に対する要求が厳しい。
【０００４】
オールデジタル化のPETシステムを設計して、上記問題を有効的に解決できる。オールデジタル化PETシステムを実現するために、まず、シンチレーションパルス採集と処理ユニットのオールデジタル化を実現する必要がある。オールデジタル化のシンチレーションパルス採集と処理ユニットの設計と実現の方面で、Qingguo Xie等の人々は、事前知識に基づくシンチレーションパルスデジタル化方法と装置（Xie, Q. and Kao, CM. and Wang, X. and Guo, N. and Zhu, C. and Frisch, H. and Moses, W.W. and Chen, C.T. , "Potentials of digitally sampling scintillation pulses in timing determination in PET " , IEEE Transactions on Nuclear Science, vol.56 pp.2607-2613 2009 )を提案した。当該方法は、閾値コンパレータと時間デジタル化デバイスにより、パルスが設定閾値を超えた時の時間を取得することによりシンチレーションパルスの時間軸上の疎なサンプリングを実現し、取得したサンプリングデータにより、シンチレーションパルスのモデルに基づいてシンチレーションパルスを再構成し、再構成したシンチレーションパルスによりそれが持つ情報を抽出する。この方法は、シンチレーションパルスデジタル化の実現に低コストの解決方案を提供する。閾値数を増やすとより多いサンプリングデータを取得し、パルスの再構成の確実性を向上させ、関連情報抽出の精度を向上することができる。しかし、閾値数の増加は、同様にシステムにより多い閾値コンパレータが必要であることを意味し、システムの消費電力を極めて大いに増加させ、システムの集積化を低減させ、システムコストを向上させる。
【０００５】
従って、従来のシンチレーションパルス採集と処理技術に存在する問題について、新しいデジタル化シンチレーションパルス採集と処理の方法と装置を提供する必要があり、従来の技術のシンチレーションパルス採集と処理ユニットの欠陥を克服する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
これに鑑み、本発明の目的は、コンパレータの使用を避け、装置の集積化を向上させ、システムの電力消費を低減させることができるシンチレーションパルスデジタル化の方法と装置を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を実現するために、本発明は、以下の通りの技術案を提供する。
シンチレーションパルスデジタル化の方法であって、そのステップは、以下の通りである：
（1）シンチレーションパルス特徴に基づいてn個の閾値電圧V_thを設置し、なお、nが1より大きく512より小さい整数であり、
（2）n個の低圧差動信号受信ポートにより電圧比較ユニットを構成し、サンプリング待ちのパルスがステップ（1）で設置した何れか一つの閾値を超えた場合に、当該電圧比較ユニットが一つの状態遷移及び当該状態遷移に対応する閾値電圧を出力し、なお、上記低圧差動信号受信ポートがシンチレーションパルスと閾値電圧との比較を実現するためのものであり、
（3）時間デジタル変換器によりステップ（2）における状態遷移の時間をデジタル化サンプリングするとともに、当該状態遷移に対応する閾値電圧を認識して、シンチレーションパルス電圧時間対を取得することにより、シンチレーションパルスのデジタル化を完成する。
【０００８】
好ましくは、上記シンチレーションパルスデジタル化の方法において、上記ステップ（1）において閾値電圧V_thの設置基準は、閾値電圧がサンプリング待ちのシンチレーションパルスの振幅範囲内にあるように、サンプリング待ちのシンチレーションパルス振幅範囲を確定し、サンプリング待ちのパルスの振幅に基づいて閾値電圧を選択することである。 
【０００９】
好ましくは、上記シンチレーションパルスデジタル化の方法において、上記ステップ（1）において閾値電圧V_thの設置基準は、設置した閾値電圧の少なくとも一つの閾値がサンプリング待ちのシンチレーションパルスの振幅範囲内にあるように、サンプリング待ちのシンチレーションパルス振幅範囲を確定し、サンプリング待ちのパルスの振幅に基づいて閾値電圧を選択する。
【００１０】
好ましくは、上記シンチレーションパルスデジタル化の方法において、上記ステップ（2）において低圧差動信号受信ポートは、正極性エミッタ電極結合論理信号受信ポート、エミッタ電極結合論理信号受信ポート、電流モード論理信号受信ポート、マイクロ低電圧差動信号受信ポート、小振幅差動信号受信ポート又はバスタイプ低圧差動信号受信ポートである。
【００１１】
好ましくは、上記シンチレーションパルスデジタル化の方法において、上記ステップ（2）において、低圧差動信号受信ポートは、正負入力端を有し且つ正負入力端電圧差により信号論理状態を判断するデジタル信号受信ポートである。
【００１２】
好ましくは、上記シンチレーションパルスデジタル化の方法において、上記ステップ（2）において電圧比較ユニットは、電圧コンパレータからなる。
【００１３】
好ましくは、上記シンチレーションパルスデジタル化の方法において、上記ステップ（2）において低圧差動信号受信ポートにより電圧比較ユニットを構成する具体的実現方法は、当該電圧比較ユニットがm個の低圧差動信号受信ポートからなり、サンプリング待ちのシンチレーションパルスが分岐されずに直接に直流バイアス回路を介して一つの直流バイアス電圧V_biasを取得した後にmルートに分岐され、各ルートがそれぞれ低圧差動信号受信ポートの一端にアクセスし、低圧差動信号受信ポートの他端が参考電圧V_referenceにアクセスすることであり、なお、mが1より大きく512より小さい整数であり、上記直流バイアス電圧V_bias、参考電圧V_reference、閾値電圧V_thの関係がV_reference=V_th+V_baisとなる。
【００１４】
好ましくは、上記シンチレーションパルスデジタル化の方法において、上記ステップ（2）において低圧差動信号受信ポートにより電圧比較ユニットを構成する具体的実現方法は、当該電圧比較ユニットがm個の低圧差動信号受信ポートからなり、サンプリング待ちのシンチレーションパルスがmルートに分岐され、各ルートのパルスがいずれも直流バイアス回路を介して一つの直流バイアス電圧V_biasを取得した後にそれぞれ低圧差動信号受信ポートの一端にアクセスし、低圧差動信号受信ポートの他端が参考電圧V_referenceにアクセスすることであり、なお、mが1より大きく512より小さい整数であり、上記直流バイアス電圧V_bias、参考電圧V_reference及び閾値電圧V_thの関係がV_reference=V_th+V_baisとなる。
【００１５】
好ましくは、上記ステップ（2）において低圧差動信号受信ポートにより電圧比較ユニットを構成する具体的方法は、当該電圧比較ユニットがm個の低圧差動信号受信ポートからなり、サンプリング待ちのシンチレーションパルスがmルートに分岐された後にそれぞれ低圧差動信号受信ポートの一端にアクセスし、低圧差動信号受信ポートの他端が参考電圧V_referenceにアクセスすることであり、なお、mが1より大きく512より小さい整数であり、上記参考電圧V_reference及び閾値電圧V_thの関係がV_reference=V_thとなる。
【００１６】
好ましくは、上記シンチレーションパルスデジタル化の方法において、上記ステップ（2）において低圧差動信号受信ポートは、フィールドプログラマブルゲートアレイのうちデジタル差動信号プロトコルをサポートするプログラム可能な入出力ピン配置の構成又は専用集積チップである。
【００１７】
シンチレーションパルスデジタル化の装置であって、シンチレーションパルス変換ユニットと、閾値比較ユニットと、時間デジタル化ユニットと、データ処理と伝送ユニットとを含み、
シンチレーションパルス変換ユニットは、シンチレーションパルスの直流バイアス電圧V_biasの出力を実現するためのものであり、上記シンチレーションパルス変換ユニットは、直流バイアス回路を含み、上記サンプリング待ちのパルスが上記直流バイアス回路を介してmルートに分岐された直流バイアス電圧V_biasを取得した後にフィールドプログラマブルゲートアレイのうち低圧差動信号伝送プロトコルをサポートするプログラム可能な入出力ピンの一端にアクセスし、なお、mが１より大きく512より小さい整数であり、
閾値比較ユニットは、シンチレーションパルスが設定した何れか一つの閾値電圧を超えた場合に一つの状態遷移及び当該状態遷移に対応する閾値電圧を出力するためのものであり、当該閾値比較ユニットは、m個の低圧差動信号入力ポートからなり、当該低圧差動信号入力ポートがサンプリング待ちのパルスと閾値電圧V_thとの比較を実現するためのものであり、サンプリング待ちのパルスの振幅が閾値電圧を超えた場合に一つの状態遷移及び当該状態遷移に対応する閾値電圧を出力し、
時間デジタル化ユニットは、状態遷移の時刻をデジタル化するためのものであり、上記時間デジタル化ユニットは、フィールドプログラマブルゲートアレイにおいてp個の時間デジタル化変換器を実現し、上記状態の遷移時刻をデジタル化し当該状態遷移に対応する閾値電圧を認識して、サンプリング待ちのシンチレーションパルスが閾値電圧を超えた時間を取得し、なお、pが1より大きく512より小さい整数であり、
データ処理と伝送ユニットは、閾値比較ユニットと時間デジタル化ユニットとにより取得されたサンプリング待ちのパルスの電圧時間対を統合、伝送することにより、シンチレーションパルスのデジタル化を完成するためのものである。
【００１８】
好ましくは、上記シンチレーションパルスデジタル化の装置において、上記閾値比較ユニットにおける低圧差動信号受信ポートは、フィールドプログラマブルゲートアレイのうちプログラム可能な入出力ピンにより配置されてなり、なお、サンプリング待ちのパルスが分岐されずに直接に直流バイアス回路を介して一つの直流バイアス電圧V_biasを取得した後にmルートに分岐され、各ルートがそれぞれ低圧差動信号受信ポートの一端にアクセスし、ピンの他端が参考電圧V_referenceにアクセスし、また、上記直流バイアス電圧V_bias、参考電圧V_reference及び閾値電圧V_thの関係がV_reference =V_th +V_baisとなる。
【００１９】
好ましくは、上記シンチレーションパルスデジタル化の装置において、上記閾値比較ユニットにおける低圧差動信号受信ポートは、フィールドプログラマブルゲートアレイのうちプログラム可能な入出力ピンにより配置されてなり、なお、サンプリング待ちのパルスがまず、mルートに分岐され、その後、各ルートがそれぞれ直流バイアス回路を介して一つの直流バイアス電圧V_biasを取得した後に低圧差動信号受信ポートの一端にアクセスし、ピンの他端が参考電圧V_referenceにアクセスし、また、上記直流バイアス電圧V_bias、参考電圧V_reference及び閾値電圧V_thの関係がV_reference=V_th+V_baisとなる。
【００２０】
好ましくは、上記シンチレーションパルスデジタル化の装置において、上記閾値比較ユニットにおける低圧差動信号受信ポートは、フィールドプログラマブルゲートアレイのうちプログラム可能な入出力ピンにより配置されてなり、なお、サンプリング待ちのパルスがmルートに分岐された後に低圧差動信号受信ポートの一端にアクセスし、ピンの他端が参考電圧V_referenceにアクセスし、また、上記参考電圧V_reference及び閾値電圧V_thの関係がV_reference=V_thとなる。
【００２１】
好ましくは、上記シンチレーションパルスデジタル化の装置において、上記閾値比較ユニットにおける低圧差動信号受信ポートは、正極性エミッタ電極結合論理信号受信ポート、エミッタ電極結合論理信号受信ポート、電流モード論理信号受信ポート、マイクロ低電圧差動信号受信ポート、小振幅差動信号受信ポート又はバスタイプ低圧差動信号受信ポートである。
【００２２】
好ましくは、上記シンチレーションパルスデジタル化の装置において、上記閾値比較ユニットにおける低圧差動信号受信ポートは、正負入力端を有し且つ正負入力端電圧差により信号論理状態を判断するデジタル信号受信ポートである。
【００２３】
好ましくは、上記シンチレーションパルスデジタル化の装置において、上記閾値比較ユニットにおける閾値比較回路が使用するデジタル差動信号受信ポートは、専用集積チップからなる。
【００２４】
上記技術案から見て、本発明は、フィールドプログラマブルゲートアレイのうちデジタル差動インターフェースにより閾値比較を実現し、シンチレーションパルスの電圧時間対を取得することにより、シンチレーションパルスのデジタル化を実現し、システム構成を極めて簡素化させ、システムの集積化を向上させ、システムの電力消費を低減させる。
【００２５】
従来の技術と比べると、本発明の有益な効果は、以下通りである：
（1）コンパレータの使用を避け、コストを削減し、装置の集積化を向上させ、システムの消費電力を低減させる。
（2）フィールドプログラマブルゲートアレイのうちデジタル差動インターフェースにより閾値比較を実現し、シンチレーションパルスの電圧時間対を取得することにより、シンチレーションパルスのデジタル化を実現し、システム構成を簡素化させる。 
【００２６】
本発明の実施例又は従来の技術の技術案をより明らかに説明するために、以下、実施例又は従来の技術の記述に使用する図面を簡単に説明し、明らかなことは、以下の記述中の本発明に関する図面は本発明の幾つかの実施例にすぎず、当業者にとって、創造的労働をしない前提で、これらの図面に基づいて他の図面を得ることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明に係るシンチレーションパルスデジタル化の方法のフローチャートである。
【図２】本発明に係るシンチレーションパルスデジタル化の方法においてフィールドプログラマブルゲートアレイにおけるデジタル差動インターフェースを採用して閾値比較を実現した実際のテスト結果である。
【図３】本発明シンチレーションパルスデジタル化の装置の構成要素のブロック図である。
【発明を実施するための形態】
【００２８】
以下では、本発明の実施例の図面を参照することにより、本発明の実施例の技術案を詳細に記述するが、記述する実施例は本発明の一部の実施例であり、全部の実施例ではないことは明らかである。本発明の実施例に基づいて、当業者が創造的労働をしない前提で得られた全ての他の実施例は、本発明の保護範囲に属すべきである。
【００２９】
図1に示すように、本発明に開示のシンチレーションパルスデジタル化の方法のステップは、以下の通りである：
シンチレーションパルス特徴に基づいてn個の閾値電圧V_thを設置し、なお、nが1より大きく512より小さい整数である、なお、上記閾値電圧V_thの設置基準は、閾値電圧がサンプリング待ちのシンチレーションパルスの振幅範囲内にあるように、サンプリング待ちのシンチレーションパルスの振幅範囲を確定し、サンプリング待ちのパルスの振幅に基づいて閾値電圧を選択することである。
【００３０】
上記閾値電圧V_thの設置基準は、設置した閾値電圧の少なくとも一つの閾値がサンプリング待ちのシンチレーションパルスの振幅範囲内にあるように、サンプリング待ちのシンチレーションパルス振幅範囲を確定し、サンプリング待ちのパルスの振幅に基づいて閾値電圧を選択することであってもよい。
【００３１】
n個の低圧差動信号受信ポートが電圧比較ユニットを構成し、サンプリング待ちのパルスがステップ（１）に設置した何れか一つの閾値を超えた場合に当該電圧比較ユニットが一つの状態遷移、及び当該状態遷移に対応する閾値電圧を出力する。なお、上記低圧差動信号受信ポートは、シンチレーションパルスと閾値電圧との比較を実現するためのものである。なお、上記低圧差動信号受信ポートは、正極性エミッタ結合論理信号受信ポート、エミッタ結合論理信号受信ポート、電流モード論理信号受信ポート、マイクロ低電圧差動信号受信ポート、小振幅差動信号受信ポート又はバスタイプ低圧差動信号受信ポートであってもよい。
【００３２】
上記低圧差動信号受信ポートは、正負入力端を有し且つ正負入力端電圧差により信号論理状態を判断するデジタル信号受信ポートであってもよい。なお、上記電圧比較ユニットは、電圧コンパレータからなってもよい。
【００３３】
なお、上記した、低圧差動信号受信ポートが電圧比較ユニットを構成する具体的実現方法は、当該電圧比較ユニットがm個の低圧差動信号受信ポートからなり、サンプリング待ちのシンチレーションパルスが分岐されずに直接に直流バイアス回路を介して一つの直流バイアス電圧V_biasを取得した後にmルートに分岐され、各ルートがそれぞれ低圧差動信号受信ポートの一端にアクセスし、低圧差動信号受信ポートの他の一端が参考電圧V_referenceにアクセスすることである。なお、mは1より大きく512より小さい整数である。上記直流バイアス電圧V_bias、参考電圧V_reference及び閾値電圧V_thの関係がV_reference=V_th+V_baisとなる。
【００３４】
なお、上記した、低圧差動信号受信ポートが電圧比較ユニットを構成する具体的実現方法は、当該電圧比較ユニットがm個の低圧差動信号受信ポートからなり、サンプリング待ちのシンチレーションパルスがmルートに分岐され、各ルートのパルスがともに直流バイアス回路を介して一つの直流バイアス電圧V_biasを取得した後にそれぞれ低圧差動信号受信ポートの一端にアクセスし、低圧差動信号受信ポートの他端が参考電圧V_referenceにアクセスすることであってもよい。なお、mは1より大きく512より小さい整数である。上記直流バイアス電圧V_bias、参考電圧V_reference及び閾値電圧V_thの関係がV_reference=V_th+V_baisとなる。
【００３５】
なお、上記した、低圧差動信号受信ポートが電圧比較ユニットを構成する具体的実現方法は、当該電圧比較ユニットがm個の低圧差動信号受信ポートからなり、サンプリング待ちのシンチレーションパルスがmルートに分岐された後にそれぞれ低圧差動信号受信ポートの一端にアクセスし、低圧差分信号受信ポートの他端が参考電圧V_referenceにアクセスすることであってもよい。なお、mは1より大きく512より小さい整数である。上記参考電圧V_reference及び閾値電圧V_thの関係がV_reference=V_thとなる。また、上記低圧差動信号受信ポートは、フィールドプログラマブルゲートアレイにおけるデジタル差動信号プロトコルをサポートするプログラム可能な入出力ピン配置の構成、又は専用集積チップであってもよい。
【００３６】
(3)時間デジタル変換器によりステップ（2）における状態遷移の時間をデジタル化サンプリングするとともに、当該状態遷移に対応する閾値電圧を認識して、シンチレーションパルス電圧時間対を取得することにより、シンチレーションパルスのデジタル化を完成した。
【００３７】
フィールドプログラマブルゲートアレイ等の論理デバイスにおいて数が多い差動入力ピンを有し、本発明に開示されたシンチレーションパルスデジタル化の方法は、フィールドプログラマブルゲートアレイのうち差動ピンが正負入力端電圧の大きさを判断できる特徴を利用することにより、シンチレーションパルスが複数のデジタル差動入力ピンによりフィールドプログラマブルゲートアレイ等の論理デバイスに入力され、これらのピンにより閾値コンパレータを実現し、その後、シンチレーションパルスの特徴について、この閾値コンパレータを用いて複数の閾値を設置し、且つ時間デジタル変換器によりシンチレーションパルスが閾値を超えた時の時間を取得し、シンチレーションパルス電圧時間対を取得する目的を達成することにより、シンチレーションパルスのデジタル化を完成した。差動入力ピンにより閾値電圧の比較を実現したので、システムの構成を極めて大いに簡素化させるとともに、システムの集積化を向上させ、システムの消費電力を低減させる。
【００３８】
図2に示すように、図2においてフィールドプログラマブルゲートアレイのうちデジタル差動インターフェースを用いて閾値の比較を実現した実際のテスト結果を示している。図2において、100が閾値電圧を代表し、200がサンプリング待ちのシンチレーションパルスを代表し、300が差動インターフェース出力状態を代表する。
【００３９】
図3に示すように、本発明は、さらに、シンチレーションパルスデジタル化の装置を開示し、シンチレーションパルス変換ユニットと、閾値比較ユニットと、時間デジタル化ユニットと、データ処理と伝送ユニットとを含み、シンチレーションパルス変換ユニットは、シンチレーションパルスの直流バイアス電圧V_bias出力を実現するためのものであり、上記シンチレーションパルス変換ユニットは直流バイアス回路を含み、上記サンプリング待ちのパルスが上記直流バイアス回路を介してmルートに分岐した直流バイアス電圧V_biasを取得した後にフィールドプログラマブルゲートアレイのうち低圧差動信号伝送プロトコルをサポートするプログラム可能な入出力ピンの一端にアクセスする。なお、mは1より大きく512より小さい整数である。閾値比較ユニットは、シンチレーションパルスが設定した何れか一つの閾値電圧を超えた時に一つの状態遷移、及び当該状態遷移に対する閾値電圧を出力するためのものであり、当該閾値比較ユニットがm個の低圧差動信号入力ポートからなり、当該低圧差動信号入力ポートがサンプリング待ちのパルスと閾値電圧V_thとの比較を実現するためのものであり、サンプリング待ちのパルスの振幅が閾値電圧を超えた時に一つの状態遷移、及び当該状態遷移に対応する閾値電圧を出力する。時間デジタル化ユニットは、状態遷移の時刻をデジタル化するためのものであり、上記時間デジタル化ユニットがフィールドプログラマブルゲートアレイにおいてp個の時間デジタル化変換器を実現し、上記状態の遷移時刻をデジタル化し当該状態遷移に対応する閾値電圧を認識し、サンプリング待ちのシンチレーションパルスが閾値電圧を超えた時間を取得する。なお、pは1より大きく512より小さい整数である。データ処理と伝送ユニットは、閾値比較ユニットと時間デジタル化ユニットにより取得したサンプリング待ちのパルスの電圧時間対を統合、伝送して、シンチレーションパルスのデジタル化を完成するためのものである。
【００４０】
なお、上記閾値比較ユニットのうち低圧差動信号受信ポートは、正極性エミッタ電極結合論理信号受信ポート、エミッタ電極結合論理信号受信ポート又は電流モード論理信号受信ポートであってもよい。
【００４１】
なお、上記閾値比較ユニットのうち低圧差動信号受信ポートは、正負入力端を有し且つ正負入力端電圧差により信号論理状態を判断するデジタル信号受信ポート、マイクロ低電圧差動信号受信ポート、小振幅差動信号受信ポート、又はバスタイプ低圧差動信号受信ポートであってもよい。
【００４２】
なお、上記閾値比較ユニットにおける閾値比較回路が使用するデジタル差動信号受信ポートは、専用集積チップからなる。
【００４３】
なお、上記閾値比較ユニットのうち低圧差動信号受信ポートは、フィールドプログラマブルゲートアレイにおけるプログラム可能な入出力ピンを配置してなる。低圧差動信号受信ポートを使用して閾値比較ユニットを構成してサプリング待ちのパルスと閾値電圧との比較の目的を実現することは、以下の三つの方法により行ってもよい：
方法一：サンプリング待ちのパルスが分岐されずに直接に直流バイアス回路を介して一つの直流バイアス電圧V_biasを取得した後にmルートに分岐され、各ルートがそれぞれ低圧差動信号受信ポートの一端にアクセスし、ピンの他端が参考電圧V_referenceにアクセスする。なお、上記直流バイアス電圧V_bias、 参考電圧V_reference及び閾値電圧V_thの関係がV_reference=V_th+V_baisとなる。
方法二：サンプリング待ちのパルスが、まずmルートに分岐され、その後、各ルートがそれぞれ直流バイアス回路を介して一つの直流バイアス電圧V_biasを取得した後に低圧差動信号受信ポートの一端にアクセスし、ピンの他端が参考電圧V_referenceにアクセスする。なお、上記直流バイアス電圧V_bias、参考電圧V_reference及び閾値電圧V_thの関係がV_reference=V_th+V_baisとなる。
方法三：サンプリング待ちのパルスがmルートに分岐された後に低圧差動信号受信ポートの一端にアクセスし、ピンの他端が参考電圧V_referenceにアクセスする。なお、上記参考電圧V_reference及び閾値電圧V_thの関係がV_reference=V_thとなる。
【００４４】
上記時間デジタル化ユニット及びデータ処理と伝送ユニットは、全部で、フィールドプログラマブルゲートアレイにおいて実現され、上記時間デジタル化ユニットの時間デジタル変換器がフィールドプログラマブルゲートアレイのうち遅延チェーンにより構成され、上記閾値比較ユニットにおける閾値比較回路に使用するデジタル差動信号受信ポートは専用集積チップからなる。
【００４５】
具体的実施例を結びつけて、本発明をさらに説明する：
（1）シンチレーションパルス特徴に基づいて、四つの閾値電圧を選択し、それぞれ、20mV、30mV、40mV、50mVである。
（2）シンチレーションパルスが4ルートに分岐され、各ルートがディスクリート素子を介して一つの直流バイアス電圧V_bais =1.25Vを取得する。直流バイアス電圧を有する4ルートのシンチレーションパルスChl、Ch2、Ch3、Ch4は、それぞれ、フィールドプログラマブルゲートアレイの差動ピンの正入力端にアクセスする。当該ピンは、低圧差動信号（Low- Voltage Differential Signaling, LVDSと略称する)受信ポートとして配置される。
（3）選択した閾値電圧及び使用したバイアス電圧に基づいて差動ピン負端にアクセスする参考電圧振幅を算出する。本例において、振幅は、それぞれ1.27mV、1.28mV、1.29mV、1.30mVである。
（4）フィールドプログラマブルゲートアレイのうちキャリ・チェーンをコアとして時間デジタル変換器を実現し、各ルートの差動入力ピン状態が遷移した時の時間を認識するとともに当該状態遷移に対応する閾値電圧を認識して、シンチレーションパルスの電圧時間対を取得する。
（5）取得したシンチレーションパルス電圧時間対をフィールドプログラマブルゲートアレイのデジタルインターフェースを介して出力することにより、シンチレーションパルスのデジタル化を完成した。
【００４６】
本発明は、フィールドプログラマブルゲートアレイのうちデジタル差動インターフェースにより閾値比較を実現し、シンチレーションパルスの電圧時間対を取得することにより、シンチレーションパルスのデジタル化を実現し、システム構成を極めて大いに簡素化させ、システムの集積化を向上させ、システムの消費電力を低減させる。
【００４７】
従来の技術と比べると、本発明の有益効果は、以下の通りである：
（1）コンパレータの使用を避けて、コストを削減し、装置の集積化を向上させ、システムの消費電力を低減させる。
（2）フィールドプログラマブルゲートアレイのうちデジタル差動インターフェースにより閾値比較を実現し、シンチレーションパルスの電圧時間対を取得することにより、シンチレーションパルスのデジタル化を実現し、システム構成を簡素化させる。
【００４８】
当業者にとって、本発明は、上記した例示的な実施例の細部に限定されるものではなく、そして、本発明の精神又は基本的な特徴から逸脱しない場合に、他の形態で本発明を実現できる。従って、どの点から見ても、実施例は例示的、且つ非限定的に見なすべきであり、本発明の範囲は上記の説明に限定されず、添付の特許請求の範囲によって限定され、従って、請求項の均等要件の意義と範囲内の全ての変化を本発明内に含ませることを意図している。特許請求の範囲のいかなる符号も、かかる請求項を限定するものと見なすべきではない。
【００４９】
また、理解すべきことは、本明細書は、実施形態に応じて記述されたが、各実施形態が一つの独立の技術案のみを含むものではなく、明細書の記述方式は明らかにさせるためだけであり、当業者は明細書を全体とすべきであり、各実施例における技術案を適当に組み合わせて、当業者が理解できる他の実施形態を形成することもできる。
【００５０】
本願は、2012年9月20日に中国専利局に出願された、出願番号201210350796.4であって、発明の名称が「シンチレーションパルスをデジタル化する方法及び装置」である中国特許出願の優先権を主張し、本願で、その全ての内容を援用するものとする。
【図１】
0005998280.tif 000002
【図２】
0005998280.tif 000003
【図３】
0005998280.tif 000004