(57)【特許請求の範囲】
【請求項１】
演算増幅器における入力バイアス電流を測定するための装置であって、
サーボループ、
前記サーボループに接続される低リーク増幅器、
前記演算増幅器のためのレセプタクルであって、前記演算増幅器が前記レセプタクル内に搭載されるとき、前記演算増幅器を前記低リーク増幅器と前記サーボループとに結合するように構成される、前記レセプタクル、
を含み、
前記サーボループが、
前記レセプタクル内に搭載される前記演算増幅器なしでの前記低リーク増幅器の第１のリーク電流と、
前記レセプタクル内に搭載される前記演算増幅器ありでの前記演算増幅器に結合される前記低リーク増幅器の第２のリーク電流と、
を生成するように構成され、
前記演算増幅器の前記入力バイアス電流が、前記第２のリーク電流から前記第１のリーク電流を減じることにより生成される、装置。
【請求項２】
請求項１に記載の装置であって、
前記低リーク増幅器が計装増幅器を含む、装置。
【請求項３】
請求項２に記載の装置であって、
前記計装増幅器が、高インピーダンス入力バッファに結合される計装演算増幅器を含む、装置。
【請求項４】
請求項１に記載の装置であって、
前記低リーク増幅器を前記サーボループに接続するために、前記低リーク増幅器がスイッチに接続される、装置。
【請求項５】
請求項４に記載の装置であって、
前記スイッチがリレーを含む、装置。
【請求項６】
請求項１に記載の装置であって、
前記低リーク増幅器の少なくとも１つの入力ピン上にある電圧を積分するように、前記低リーク増幅器を少なくとも１つのキャパシタに接続するために、前記低リーク増幅器が少なくとも１つのスイッチに接続される、装置。
【請求項７】
請求項６に記載の装置であって、
前記少なくとも１つのスイッチがリレーを含む、装置。
【請求項８】
請求項１に記載の装置であって、
前記演算増幅器の少なくとも１つの入力ピン上にある電圧を積分するように、前記演算増幅器を少なくとも１つのキャパシタに接続するために、前記演算増幅器が少なくとも１つのスイッチに接続される、装置。
【請求項９】
請求項８に記載の装置であって、
前記少なくとも１つのスイッチがリレーを含む、装置。
【請求項１０】
請求項８に記載の装置であって、
少なくとも１つのガード回路を更に含み、
前記少なくとも１つのガード回路が、前記演算増幅器の前記少なくとも１つの入力ピンと前記少なくとも１つのガード回路との間の電圧電位を接地に短絡するように構成される、装置。
【請求項１１】
請求項１に記載の装置であって、
前記レセプタクルがチップソケットを含む、装置。
【請求項１２】
請求項１に記載の装置であって、
前記低リーク増幅器と演算増幅器とが並列に接続される、装置。
【請求項１３】
請求項１に記載の装置であって、
前記低リーク増幅器と前記演算増幅器の各々が非反転入力ピンと反転入力ピンとを含む、装置。
【請求項１４】
請求項１に記載の装置であって、
前記低リーク増幅器と前記演算増幅器とが５ｍｍの距離内で結合される、装置。
【請求項１５】
演算増幅器における入力バイアス電流を測定する方法であって、
サーボループに接続される低リーク増幅器により生成される第１のリーク電流を測定すること、
前記低リーク増幅器を前記演算増幅器に結合すること、
前記結合された低リーク増幅器及び演算増幅器を前記サーボループに接続すること、
前記サーボループを介して前記結合された低リーク増幅器及び演算増幅器により生成される第２のリーク電流を測定すること、及び
前記演算増幅器の前記入力バイアス電流を生成するため、前記第２のリーク電流から前記第１のリーク電流を減じること、
を含む、方法。
【請求項１６】
請求項１５に記載の方法であって、
前記低リーク増幅器が計装増幅器を含む、方法。
【請求項１７】
請求項１６に記載の方法であって、
前記計装増幅器が、高インピーダンス入力バッファに結合される計装演算増幅器を含む、方法。
【請求項１８】
請求項１５に記載の方法であって、
前記低リーク増幅器を前記サーボループに接続するために前記低リーク増幅器がスイッチに接続される、方法。
【請求項１９】
請求項１８に記載の方法であって、
前記スイッチがリレーを含む、装置。
【請求項２０】
請求項１５に記載の方法であって、
前記低リーク増幅器の少なくとも１つの入力ピン上にある電圧を積分するように、前記低リーク増幅器を少なくとも１つのキャパシタに接続するために、前記低リーク増幅器が少なくとも１つのスイッチに接続される、方法。
【請求項２１】
請求項２０に記載の方法であって、
前記少なくとも１つのスイッチがリレーを含む、方法。
【請求項２２】
請求項２０に記載の方法であって、
前記演算増幅器の前記少なくとも１つの入力ピンと少なくとも１つのガード回路との間の電圧電位を接地に短絡するように構成される前記少なくとも１つのガード回路を活性化することを更に含む、方法。
【請求項２３】
請求項１５に記載の方法であって、
前記演算増幅器の少なくとも１つの入力ピン上にある電圧を積分するように、前記演算増幅器を少なくとも１つのキャパシタに接続するために、前記演算増幅器が少なくとも１つのスイッチに接続される、方法。
【請求項２４】
請求項２３に記載の方法であって、
前記少なくとも１つのスイッチがリレーを含む、方法。
【請求項２５】
請求項１５に記載の方法であって、
前記レセプタクルがチップソケットを含む、方法。
【請求項２６】
請求項１５に記載の方法であって、
前記低リーク増幅器と前記演算増幅器とが並列に接続される、方法。
【請求項２７】
請求項１５に記載の方法であって、
前記低リーク増幅器と前記演算増幅器の各々が非反転入力ピンと反転入力ピンとを含む、方法。
【請求項２８】
請求項１５に記載の方法であって、
前記低リーク増幅器と前記演算増幅器とが５ｍｍの距離内で結合される、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、入力バイアス電流の高感度検出のためのシステム及び方法に関し、更に特定して言えば、プロダクション（production）演算増幅器の低レベル入力バイアス電流をテストするためのプラットフォーム及び手法に関連する。
【背景技術】
【０００２】
演算増幅器（「オペアンプ」と短縮されることもある）は、一般的な半導体部品であり、たいてい、正（「＋」）ピン及び負（「−」）ピンでの入力間の差で表される相対又は差動信号の増幅を提供するように構成される。オペアンプは低レベル信号を増幅するためによく用いられる。特に、増幅器感度の限界において、より良好な増幅結果を達成するため、入力信号が無い場合オペアンプ入力に流れる、固有のリーク電流、又は入力バイアス電流を識別することができることは、オペアンプ部品の製造業者にとって有効である。
【０００３】
種々の手法を用いてオペアンプ又は他の部品の入力バイアス電流（ＩＩＢ電流と呼ぶこともある）を測定しようとすることが知られている。図１Ａに示すように、ピコアンプメーター（ＰＡＭ）と呼ばれる、従来の幾つかのテストプラットフォームにおいて、オペアンプ又は他の被試験デバイスは、被試験オペアンプから離れて取り付けられた計装アンプへ導くリードワイヤにより、計装オペアンプなど、一層高感度のオペアンプに接続される。リモートアンプは、入力バイアス電流を電圧に変化し、変換された電圧に基づいて時間と共に入力バイアス電流の値を測定するよう機能し得る。この種の従来の構成において、リモート計装アンプは被試験オペアンプより高い感度を有し得るが、長さが数インチ又はそれ以上までなり得るリード配線の取り付けは、リモートＰＡＭにより高感度測定をオフセット又は歪ませる浮遊（stray）容量、リーク、又は他の電気的効果を生成し得る。これらの意図されない効果は、入力バイアス電流結果をゆがめ得る又は無効にし得る。これらの効果の幾つかは測定及び較正され得るが、それらのリーク及び他の効果は経時的に一定でない可能性があり、そのドリフトに起因する測定下限（floor）を生じさせる。
【０００４】
図１Ｂに示すように、他の既知のオペアンプテストプラットフォームにおいて、サーボループが、電流感知キャパシタを介して時間と共に入力バイアスを積分する実際の被試験デバイスに並列に付加され得る。リモート積分器として知られるこの配置において、サーボループは、オペアンプの電圧出力の傾斜が入力バイアス電流に比例するフィードバック効果を生じさせ、それが、捕捉された電圧データから引き出され得る。感度は、その感知キャパシタとテスト実行時間の長さのための値を選択することにより調節され得、現在製造されているオペアンプの殆どを測定するのに充分なフェムトアンペア（ｆＡ）範囲の望ましいレベルを達成することができる。しかし、リモート積分器テスト配置の利用は、被試験デバイスがサーボループに実際に近い回路内に配置されることも必要とする。しかし、その結果の電圧ランプが、各オペアンプ又は他の被試験デバイスの特性に応じて均一な結果を生成することは保証されない。従って、リモート積分を用いるテストプラットフォームは、その入力バイアス値又は他のパラメータが、独立した手段を介して、所望の範囲内にあるべきことが知られている、参照又は「最適な」サンプルユニットの利用を必要としてきた。これは、このような参照又は相関部品を用いたリモート積分器プラットフォームの周期的挿入及び検証を必要とし、製造又は他のプロダクション環境において効率的又は望ましくない可能性がある。
【０００５】
長い取り付け接続リードを利用することなく又は参照部品を必要とすることなく、オペアンプ又は他の部品に対し回路内入力バイアス電流テスト能力を高度な感度内に提供することができる、入力バイアス電流の高感度検出のための方法及びシステムを提供することが望ましい場合がある。
【発明の概要】
【０００６】
入力バイアス電流の高感度検出のためのシステム及び方法が提供され、ここで、オペアンプ及び他のデバイスを含む、被試験デバイスの入力バイアス電流が、少なくともサブピコアンペア範囲内まで、高度な精度又は精密度で測定され得る。
【０００７】
例示の実施例に従って、本教示に適うプラットフォーム及び手法は、現場で参照部品を必要とすることなく及び低レベル測定精度に影響を与え得る延長されたリード配線を利用することなく、被試験デバイスの工場での又は製造ロットでの高精度入力バイアス電流読み出しを生成することができる。ソケットと又は被試験デバイスのための他のレセプタクルと切り替え可能な並列構成の、バッファされた高感度オペアンプなどの、オンボード計装増幅器に接続される入力バイアステストプラットフォームにサーボループを挿入することが可能であることが決定された。挿入される被試験デバイスが無い場合にサーボループを完成及び駆動し、従って、入力バイアス電流の較正量の参照を確立するために、ローカル計装増幅器を用いることができることが決定された。その後、計装増幅器を被試験デバイスと並列接続に切り替えて、被試験デバイスを挿入することで、組み合わされた入力バイアス電流の測定が可能となり、その一部が被試験デバイスにより寄与され、残りが、被試験デバイスが無い場合に計装増幅器により生成された又は登録された較正された入力バイアス電流で表されることが決定された。被試験デバイスの入力バイアス電流はその後、測定された総計から較正された入力バイアス電流を減じることにより計算され得る。説明されるアプローチは、較正目的のための「最適な」又は参照基準の必要性、被試験デバイスをサーボループに近い測定プロセスに挿入する必要性、及び測定プロセスにおける浮遊容量又は他のリーク又は歪みに寄与し得る比較的長いリード配線の必要性をなくす。
【図面の簡単な説明】
【０００８】
例示の実施例を添付の図面を参照して説明する。
【０００９】
【図１Ａ】図１Ａは、種々の側面に従った既知の入力バイアス電流テストベッド構成を示す。
【図１Ｂ】図１Ｂは、種々の側面に従った既知の入力バイアス電流テストベッド構成を示す。
【００１０】
【図２】図２は、本教示の種々の側面に従った、入力バイアス電流の高感度検出のためのシステム及び方法において用いることができる較正プラットフォームを図示する。
【００１１】
【図３】図３は、更に種々の側面に従った、入力バイアス電流の高感度検出のためのシステム及び方法において用いることができる較正プラットフォームを図示する。
【００１２】
【図４】図４は、種々の側面に従った、入力バイアス電流の高感度検出のためのシステム及び方法において用いることができる全般的な較正処理を図示する。
【発明を実施するための形態】
【００１３】
本発明の側面は、入力バイアス電流の高感度検出のためのシステム及び方法に関連する。更に特定して言えば、演算増幅器及び／又は他の被試験デバイスに接続される、計装増幅器などの高感度テスト増幅器を介して駆動されるサーボループを組み込むためのプラットフォーム及び手法の側面に関連する。高感度テスト増幅器は、被試験デバイスを回路内に置くことなくサーボループ回路を完成するよう、及びテストプラットフォーム自体に固有の入力バイアス電流のための値を生成するよう、リレー又は他のスイッチにより制御され得る。その値が決まった後、オペアンプ又は他の被試験デバイスは、較正回路に挿入され得、その回路の高感度テスト増幅器部により部分的に寄与されかつ個々の被試験デバイスにより部分的に寄与される、その結果の組み合わされた入力バイアス電流が、サーボループ回路内に供給される感知キャパシタを用いて測定され得る。用いられる外部ＰＡＭがないため、過剰なリード長さから導入される迷走（stray）リークはない。被試験デバイスと実質的に共通に配置される高感度テスト増幅器の入力バイアス電流が較正されるため、各被試験プロダクションデバイスに対して決定される入力バイアス電流値の精度が高められる。
【００１４】
図２は、種々の実施例に従った、入力バイアス電流の高感度検出のための全般的なプラットフォーム１００を図示する。更に特定して言えば、実施例は、被試験デバイス１０４内の入力バイアス電流の較正及び測定のためのプラットフォーム及び手法に関連する。実施例において、被試験デバイス１０４は、演算増幅器、及び／又は発振器又は他の部品などの他の電子又は半導体デバイスであり得、又はそれらを含み得る。実施例において、このシステムは、較正リレー１０８を介して高感度テスト増幅器１０６に切り替え可能に接続されるサーボループ１０２を組み込み得る。実施例において、高感度テスト増幅器１０６は、計装増幅器であり得、又は計装増幅器を含み得、計装増幅器は、高感度テスト増幅器１０６が取り付けられる回路への高インピーダンス入力を提供する内蔵バッファ回路を備えた演算増幅器を含み得る。
【００１５】
図示するような実施例において、高感度テスト増幅器１０６は、較正リレー１０８を介してサーボループ１０２と直列に接続され得る。較正オペレーションに関して、高感度テスト増幅器１０６は、較正リレー１０８を開のままにすることにより、サーボループ１０２を初期的に回路外に切り替えることができる。被試験デバイス１０４は、サーボループ１０２に直列にかつ高感度テスト増幅器１０６と並列に接続される回路に被試験デバイス１０４を挿入するソケット又は他のレセプタクル１１８に、被試験デバイス１０４を単に設置及び挿入しないことにより、同様に初期的に回路外にされ得る。被試験デバイス１０４がレセプタクル１１８内に挿入される又は搭載されないため、サーボループ１０２の回路は、較正リレー１０８が閉に切り替えられた状態で高感度テスト増幅器１０６のみを介して完成する。
【００１６】
回路を完成するよう較正リレー１０８が閉じられると、隔離された高感度テスト増幅器１０６で入力バイアス電流測定が成され得る。単なる例示の実装において、テキサス州ダラスのテキサス・インスツルメンツ・インコーポレーテッドから市販されているＩＮＡ１１６部品などの計装増幅器を、高感度テスト増幅器１０６として用いることができ、そのリークは製造業者により＋／−２５ｆＡに定められて、その部品を用いた実装が、＋／−２５ｆＡの最悪の場合のエラー範囲又は限界を上回って較正され得る。実装において、上述の市販の部品以外の他の計装増幅器を用いることもできる。更なる実装において、計装タイプの増幅器以外の他の高感度増幅器を高感度テスト増幅器１０６に用いることもできる。
【００１７】
種々の側面の実施例に従って、高感度テスト増幅器１０６は、例えば、レセプタクル１１８に隣接し又はレセプタクル１１８に近接し、従って、５ｍｍ、１０ｍｍ、又は他の距離などの比較的短い距離、レセプタクル１１８の及びそのため高感度テスト増幅器１０６の、近くの物理的位置で、全般的なプラットフォーム１００内に搭載され得又はインストールされ得る。種々の更に側面の実施例において、高感度テスト増幅器１０６は、プラットフォーム１００内に恒久的に搭載又は付けら得、サーボループ１０２と直列接続にあることを含み、プラットフォーム１００の回路要素内に恒久的に接続され得る。種々の実施例において、高感度テスト増幅器１０６は、プラットフォーム１００内で常にパワーオン状態に維持されて、プラットフォーム１００が、或る側面において、最悪の場合より良好であり、また著しく良好であり得る精度まで、平均の一定の電流オフセット較正を達成することができるようにし得る。
【００１８】
較正オペレーションに関して、プロダクションロット又は別の基準でグループ化された又は収集された部品内の各部品に対する高感度テスト増幅器１０６のテスト及び較正のための準備を、工場又は他の測定又は較正のために第１の高感度テスト増幅器１０６が挿入される前に開始することができる。種々の側面において、高感度テスト増幅器１０６が挿入されず、サーボループ１０２及び高感度テスト増幅器１０６がパワーオンの状態で、初期較正オペレーションが実行され得る。種々の側面において、高感度テスト増幅器１０６の負ピン１２０及び高感度テスト増幅器１０６の正ピン１２２の各々は、別々に較正され得る。これらのピンの入力バイアス電流の較正は、被試験デバイス１０４がレセプタクル１１８に挿入されることなく、実行され得る。種々の側面において、較正リレー１０８は、高感度テスト増幅器１０６を回路に接続するように動かされ又は閉じられ得、負ピン積分リレー１１０は、サーボループ１０２及び高感度テスト増幅器１０６とい直列の回路に負ピン積分キャパシタ１１２を接続するように動かされ又は閉じられ得る。種々の側面において、較正リレー１０８及び／又は負ピン積分リレー１１０を閉じることは、手動入力により又はユーザーによる選択により、及び／又はプラットフォーム１００に関連して動作する制御アプリケーションにより発せられる命令によるなどの自動制御下により、成され得る。
【００１９】
完成した回路は、１０６の負ピン１２０から流れるバイアス電流に基づいて負ピン積分キャパシタ１１２に充電を開始させ得る。サーボループ１０２は、負ピン積分キャパシタ１１２に累積する電圧を補償し、この値は、ソフトウェア又はプラットフォーム１００でホストされる他のロジックによりその電圧からデジタル化され得る。実施例に従って、如何なる高感度テスト増幅器１０６もない回路に対し計算された入力バイアス電圧はその後、下記に従って計算され得る。
（１）入力バイアス電流（ＩＩＢ）=ＣＩＮＴ.ΔＶＲ／（Δ時間・利得ＬＯＯＰ）
【００２０】
この値はその後、プラットフォーム１００に記憶され得る、又はプラットフォーム１００により、例えば、プラットフォーム１００に取り付けられる又はプラットフォーム１００と通信するパーソナルコンピュータ又はワークステーションへ、記憶され得る。較正リレー１０８及び負ピン積分キャパシタ１１２はその後開かれ得、較正入力バイアス電流を検出及び捕捉するための同じプロセスが、正ピン積分キャパシタ１１６を充電する対応するステップにおいて較正リレー１０８及び正ピン積分リレー１１４を切り替えることにより、高感度テスト増幅器１０６の正ピン１２２に対し反復され得、従って、正ピン１２２のための入力バイアス電流（ＩＩＢ）値を検出及び記憶する。このようにして捕捉された被試験デバイスの存在なしにプラットフォーム１００のための較正又は背景入力バイアス電流（ＩＩＢ）で、各被試験デバイス１０４の個々の値のための入力バイアス電流の検出が導かれ得る。種々の側面において、当該被試験デバイス１０４を挿入することができ、較正リレー１０８、負ピン積分リレー１１０、及び正ピン積分リレー１１４の各々を閉じる又は動かすことが可能である。これにより、被試験デバイス１０４の負ピン１２４が高感度テスト増幅器１０６の負ピン１２０に並列に接続され、被試験デバイス１０４の正ピン１２６が高感度テスト増幅器１０６の正ピン１２２に並列に接続される。サーボループ１０２の回路はその後、高感度テスト増幅器１０６及び被試験デバイス１０４両方により駆動される。高感度テスト増幅器１０６及び被試験デバイス１０４の組み合わされた要素のための入力バイアス電流は、上述のオペレーションに従ってその後測定され得、組み合わされた入力バイアス電流は式１に従って計算される。組み合わされた入力バイアス電流の検出の終了後、個々の被試験デバイス１０４のための入力バイアス電流値が下記として計算され得る。
（２）ＩＩＢ（ＤＵＴのための入力バイアス電流）＝測定されたＩＩＢ−較正されたＩＩＢ
【００２１】
この式は、被試験デバイス１０４の負ピン１２４及び正ピン１２６の各々に対し計算され得る。所定のプロダクションロット及び／又は他のセット内の各被試験デバイス１０４に対する入力バイアス電流（ＩＩＢ）の検出及び評価は、同様の方式で進行し得る。
【００２２】
実施例において、及び図３に示すように、サーボループ１０２、高感度テスト増幅器１０６、及び被試験デバイス１０４間の接続に加え、測定及び較正安定性及び精度が、駆動されたガード回路１２８のセットの挿入により高められ得る。図示するような実施例において、破線で示されるがプラットフォーム１００の他の構成要素のような印刷回路又は他の電気的接続を介して接続される、駆動されたガード回路１２８のセットは、高感度テスト増幅器１０６の負ピン１２０の電圧、及び／又は高感度テスト増幅器１０６の正ピン１２２電圧を感知することができる。駆動されたガード回路１２８のセットはその後、等しい、低インピーダンス電圧を駆動し得る。実装されるとき、駆動されたガード回路１２８のセットは、負ピン１２０及び正ピン１２２で高感度テスト増幅器１０６の高インピーダンス入力を囲むことができ、これは、駆動されたガード回路１２８のセットのリングの外側の任意のリーク電流を、接地導体１３０に短絡させる。この短絡動作は、負入力ピン１２０及び正入力ピン１２２辺りの電位電圧差の不足を生成し、高感度テスト増幅器１０６に関連するリーク又は入力バイアス電流を更に低減する。
【００２３】
図４は、種々の実施例に従った、入力バイアス電流の高感度検出のためのシステム及び方法において用いることができる全般的な較正において実行され得る処理を図示する。４０２において処理が開始し得る。４０４において、高感度テスト増幅器１０６は、較正リレー１０８及び／又は他のスイッチ又は制御を介してサーボループ１０２に通信するよう又はリンクするよう接続及び／又は活性化され得る。種々の側面において、高感度テスト増幅器１０６は、被試験デバイス１０４が、レセプタクル１１８及び／又はプラットフォーム１００内のそのデバイスのための他の搭載構造から取り除かれた状態で、サーボループ１０２に接続され得る。４０６において、高感度テスト増幅器１０６の負ピン１２０の負ピン積分キャパシタ１１２が、負ピン積分リレー１１０及び／又は他のスイッチ又は制御を閉じること、接続すること、及び／又は活性化させることにより、サーボループ１０２に通信するよう又はリンクするよう接続され及び／又は活性化され得る。４０８において、負ピン１２０の入力バイアス電流が、負ピン積分キャパシタ１１０及び／又は他の感知キャパシタ又は要素を介して積分ベースの測定を用いて計算され、決定され、サンプリングされ、及び／又は記憶され得る。種々の側面において、較正入力バイアス電流（ＩＩＢ）が、上記式１の数式を評価することにより生成され得る。種々の側面において、入力バイアス電流（ＩＩＢ）は、コンピュータ、ワークステーション、及び／又は他のハードウェア、ソフトウェア、及び／又は他の計装又は制御ロジック（図示せず）を用いてサンプリングされ、計算され、及び／又は記憶され得る。
【００２４】
４１０において、負ピン積分リレー１１０が開けられ得及び／又は切断され得、高感度テスト増幅器１０６の正ピン１２２の正ピン積分キャパシタ１１６が、正ピン積分リレー１１４及び／又は他のスイッチ又は制御を閉じること、接続すること、及び／又は活性化させるによりサーボループ１０２に接続され得る。４１２において、正ピン１２２の入力バイアス電流が、正ピン積分キャパシタ１１６、及び／又は他の感知キャパシタ又は要素を介して積分ベースの測定を用いて計算され、決定され、サンプリングされ、及び／又は記憶され得る。種々の側面において、入力バイアス電流（ＩＩＢ）が、上記の式１の数式を評価することにより負ピン１２０に対し同じ方式で同様に生成され得、コンピュータ、ワークステーション、及び／又はプラットフォーム１００に関連する又はプラットフォーム１００によりホストされる他の計装又は制御ロジック（図示せず）に同様に記憶され得る。
【００２５】
４１４において、ガードリング回路１２８のセットを用いる実装において、適宜、高感度テスト増幅器１０６のガードリング回路１２８のセットの外側の任意のリーク電流が接地に短絡され得る。実施例において、図示するように、ガードリング回路１２８のセット以外のガード又は短絡回路の他の構成を用いることができる。４１６において、被試験デバイス１０４のプロダクションロット又は他のセットのための各被試験デバイス１０４に対する入力バイアス電流値（ＩＩＢ）が、上記の式２に従って生成され得る。各被試験デバイス１０４に対する入力バイアス電流の値は、被試験デバイス１０４の負ピン１２０及び正ピン１２２の各々に対して捕捉及び記憶され得る。種々の側面において、被試験デバイス１０４のプロダクションロットが、通し番号又はその他の関連するシリアル番号を有する、同じ又は異なる部品タイプの演算増幅器など、同じ又は類似の部品の個別のセット又は集まり、及び／又は顧客又はその他に出荷又は搬送される前にその入力バイアス電流（ＩＩＢ）値（例えば、入力ピン毎）が試験される必要があるデバイスの他の集まり、であり得る又はそれらを含み得る。種々の側面において、負ピン１２０、正ピン１２２に対する測定された入力バイアス電流（ＩＩＢ）値、及び／又は被試験デバイス１０４の他のテストされた値は、デバイスと共に出荷される印刷材料内に印刷され得、そのデバイスの場合エンボスされ得、そのデバイス内に又はデバイスに関連する電子的メモリに記憶され得、及び／又は他の媒体を用いて記憶又は搬送され得る。４１８において、高感度テスト増幅器１０６は、現在のプロダクションロットのテスト中又は他のインタバルの間、適宜パワーアップモード又は状態に保たれ又は維持され得る。
【００２６】
４２０において、オペレータ及び／又はプラットフォーム１００の自動制御リソースは、現在のプロダクションロット及び／又は当該デバイスの他のグループに対し被試験デバイス１０４のセットに対する入力バイアス電流（ＩＩＢ）テスト及び／又は他のテスト又は測定オペレーションを終了することができる。４２２において、オペレータ及び／又はプラットフォーム１００の他の自動制御リソースは、適宜、例えば、演算増幅器又は他の部品の新しいバッチに切り替えるとき、及び／又は較正オペレーションのため新しいデバイスタイプ又はモデルに切り替えるとき、回路内に被試験デバイス１０４が無い高感度テスト増幅器１０６を用いて入力バイアス電流較正プロセスを再び実行することができる。４２４において、オペレータ及び／又はプラットフォーム１００の自動制御リソースは、被試験デバイス１０４の次の一つ又は複数のプロダクションロット、又は他のセットで、適宜、入力バイアス電流（ＩＩＢ）テストプロセスを開始することができる。４２６において、処理は、反復、前の処理地点に戻る、更なる処理地点に飛ぶ、又は終了することができる。
【００２７】
本明細書に開示した実装に関連して説明される、パーソナルコンピュータ、携帯電話、メディア再生デバイス、及びサーバーを含む、種々の例示のロジック、論理ブロック、モジュール、デバイス、及び回路は、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、又は他のプログラマブルロジックデバイス、個別ゲート又はトランジスタロジック、個別ハードウェア構成要素、又は本明細書に記載の機能を実行するよう設計されるそれらの任意の組み合わせで又はそれらを用いて実装又は実行され得る。汎用プロセッサは、マイクロプロセッサとし得るが、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又は状態マシンであってもよい。プロセッサは、コンピューティングデバイスの組み合わせ、例えば、１つ又は複数のＤＳＰ及び１つ又は複数のマイクロプロセッサ及び多数のマイクロプロセッサの組み合わせ、又は任意の他の構成として実装されてもよい。例示の実装において、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、又はそれらの任意の組み合わせにおいて実装され得る。ソフトウェアに実装される場合、これらの機能は、コンピュータ可読媒体に記憶され得る、又はコンピュータ可読媒体上の１つ又は複数の命令又はコードとして又は伝送され得る。コンピュータ可読媒体はコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによりアクセスされ得る任意の利用可能な媒体とし得る。単なる例として、コンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、Ｂｌｕ−ｒａｙディスク又は他の光学的ディスクストレージ、磁気ディスクストレージ又は他の磁気ストレージデバイス、又は、命令又はデータ構造の形式の所望のプログラムコードを搬送又は記憶するため用いることができ、コンピュータによりアクセスされ得る、任意の他の媒体を含み得る。本明細書に開示する実装に関連して説明される方法又はアルゴリズムのステップは、ハードウェアに、プロセッサにより実行されるソフトウェアモジュールに、又はこれら２つの組み合わせに直接的に組み込まれ得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、又は当業界で既知の記憶媒体の任意の他の形式内にあり得る。例示の記憶媒体が、プロセッサが、記憶媒体から情報を読み出すことができ、かつ記憶媒体に情報を書き込むことができるように、プロセッサに結合される及び／又はプロセッサと統合される。
【００２８】
サーボループ１０２及び高感度テスト増幅器１０６が個々の部品として実装されるものとして実装例を説明してきたが、種々の側面において、サーボループ１０２及び高感度テスト増幅器１０６は、組み合わされた及び／又はモノリシック部品又は回路として実装されてもよい。逆に、サーボループ１０２及び高感度テスト増幅器１０６の各々が、プラットフォーム１００内で接続される単一部品として実装されるよう実装例を説明してきたが、実施例において、サーボループ１０２及び１０６の各々又はいずれかが、複数の部品又は要素を用いて実装されてもよく、且つ／又は他の回路、部品、又は要素と組み合わされてもよい。また、実施例は、サーボループ１０２及び／又は高感度テスト増幅器１０６がアナログ回路要素として動作する別個の部品として説明したが、実施例において、サーボループ１０２及び／又は高感度テスト増幅器１０６によって実行される幾つか又は全ての機能又はオペレーションが、デジタル回路要素及び／又はコンピュータソフトウェアを用いて実装されてもよい。
【００２９】
本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。
【図１Ａ】
0005854441.tif 000002
【図１Ｂ】
0005854441.tif 000003
【図２】
0005854441.tif 000004
【図３】
0005854441.tif 000005
【図４】
0005854441.tif 000006