(57)【特許請求の範囲】
【請求項１】
ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側に積層されるｐ型非晶質系シリコン薄膜と、前記ｎ型結晶半導体基板の他側に積層されるｎ型非晶質系シリコン薄膜とを有する光発電素子において、
前記ｎ型結晶半導体基板と前記ｐ型非晶質系シリコン薄膜との間に介在する真性非晶質系シリコン薄膜を有し、
前記ｎ型非晶質系シリコン薄膜は、前記ｎ型結晶半導体基板側に形成されたライトドープｎ型非晶質系シリコン薄膜と、その上に形成され、該ライトドープｎ型非晶質系シリコン薄膜より電気抵抗の小さいハイドープｎ型非晶質系シリコン薄膜とによって形成され、
前記ｎ型結晶半導体基板と前記ｎ型非晶質系シリコン薄膜とは、該ｎ型結晶半導体基板と該ｎ型非晶質系シリコン薄膜との間に真性非晶質系シリコン薄膜を介在させないで直接接合しており、
前記ｎ型非晶質系シリコン薄膜の膜厚は４ｎｍ以上１０ｎｍ以下であって、
前記ｎ型非晶質系シリコン薄膜側が光入射面として用いられることを特徴とする光発電素子。
【請求項２】
請求項１記載の光発電素子において、前記ｎ型結晶半導体基板の比抵抗が０．５Ωｃｍ以上５Ωｃｍ以下であることを特徴とする光発電素子。
【請求項３】
請求項１又は２記載の光発電素子において、前記ｎ型結晶半導体基板の厚さが５０μｍ以上２００μｍ以下であることを特徴とする光発電素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合を有する光発電素子（太陽電池）に関する。
【背景技術】
【０００２】
ＣＯ２等の温室効果ガスを発生しないクリーンな発電手段として、また、原子力発電に代わる操業安全性の高い発電手段として、光発電素子（太陽電池）が注目されている。光発電素子の一つとして、発電効率の高いヘテロ接合を有する光発電素子がある。
【０００３】
図２に示すように、ヘテロ接合を有するこの光発電素子２０は、ｎ型結晶半導体基板２１の一側に第１の真性非晶質系シリコン薄膜２２、ｐ型非晶質系シリコン薄膜２３及び第１の透明導電膜２４がこの順に積層され、ｎ型結晶半導体基板２１の他側に第２の真性非晶質系シリコン薄膜２５、ｎ型非晶質系シリコン薄膜２６及び第２の透明導電膜２７がこの順に積層されている。また、第１の透明導電膜２４及び第２の透明導電膜２７の表面にはそれぞれ集電極２８、２９が配設されている。なお、図２中の矢印は、光の入射方向を示し、他側が光入射面となる。ＢＳＦ構造として、ｎ型結晶半導体基板２１とｎ型非晶質系シリコン薄膜２６とを直接接合させた構造を有する場合、結晶構造の不整合やドーピングに起因して界面準位が増加し、光生成キャリアの再結合が増加するが、光発電素子２０のように第２の真性非晶質系シリコン薄膜２５を介在させることで、この光生成キャリアの再結合を抑制し、発電効率を高めることができるとされている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第２６１４５６１号公報
【非特許文献】
【０００５】
【非特許文献１】Ｗ．Ｅ．Ｓｐｅａｒ  ａｎｄ  Ｐ．Ｇ．ＬｅＣｏｍｂｅｒ：ソリド  ステート  コミュニケーションズ  （ＳｏｌｉｄＳｔａｔｅ  Ｃｏｍｍｕｎ．）１７（１９７５）１１９３
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記構造からなる光発電素子を構成する各シリコン薄膜は、通常、プラズマＣＶＤ法により成膜される。ここで、ｎ型結晶半導体基板とｎ型非晶質系シリコン薄膜との間に真性非晶質系シリコン薄膜を介在させる場合、真性非晶質系シリコン薄膜への導電性決定不純物の混入を防ぐために、（１）ｎ型非晶質系シリコン薄膜と真性非晶質系シリコン薄膜とを別の成膜室で成膜することや、（２）成膜室の壁面を覆った状態で成膜を行うことなどが必要となる。しかし、（１）の場合は、複数の成膜室を必要とするため製造装置を導入するときの初期コストが増大し、（２）の場合は、製造の際のランニングコストが増大する要因となる。
【０００７】
本発明はかかる事情に鑑みてなされたもので、十分な開放電圧とフィルファクター（曲線因子）を有し、かつ製造コストの抑制が可能な光発電素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記目的に沿う本発明に係る光発電素子は、ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側に積層されるｐ型非晶質系シリコン薄膜と、前記ｎ型結晶半導体基板の他側に積層されるｎ型非晶質系シリコン薄膜とを有する光発電素子において、
前記ｎ型結晶半導体基板と前記ｐ型非晶質系シリコン薄膜との間に介在する真性非晶質系シリコン薄膜を有し、
前記ｎ型非晶質系シリコン薄膜は、前記ｎ型結晶半導体基板側に形成されたライトドープｎ型非晶質系シリコン薄膜と、その上に形成され、該ライトドープｎ型非晶質系シリコン薄膜より電気抵抗の小さいハイドープｎ型非晶質系シリコン薄膜とによって形成され、
前記ｎ型結晶半導体基板と前記ｎ型非晶質系シリコン薄膜とは、該ｎ型結晶半導体基板と該ｎ型非晶質系シリコン薄膜との間に真性非晶質系シリコン薄膜を介在させないで直接接合しており、
前記ｎ型非晶質系シリコン薄膜の膜厚は４ｎｍ以上１０ｎｍ以下であって、
前記ｎ型非晶質系シリコン薄膜側が光入射面として用いられる。
【０００９】
本発明に係る光発電素子は、ｎ型結晶半導体基板とｎ型非晶質系シリコン薄膜との間に真性非晶質系シリコン薄膜を介在させないため、製造コストを抑制することができる。また、本発明に係る光発電素子は、このようにｎ型結晶半導体基板とｎ型非晶質系シリコン薄膜との間に真性非晶質系シリコン薄膜を介在させなくとも、ｎ型非晶質系シリコン薄膜側（他側）を光入射面として用いることで、十分な開放電圧とフィルファクターを有する。
【００１０】
本発明に係る光発電素子において、前記ｎ型非晶質系シリコン薄膜が、原料ガスに占めるドーパントガスの含有量が順に高くなる２段階の化学気相成長法により積層されていることが好ましい。このようにすることで、ｎ型結晶半導体基板とｎ型非晶質系シリコン薄膜との接合界面のパッシベーション性能が高まることなどにより、開放電圧とフィルファクターをより高めることができる。
【００１１】
本発明に係る光発電素子は、前記ｎ型非晶質系シリコン薄膜が、前記ｎ型結晶半導体基板と直接接合する第１層と、該第１層の他側に積層され、前記第１層よりも電気抵抗が低い第２層とを有するので、上述と同様にｎ型結晶半導体基板とｎ型非晶質系シリコン薄膜との接合界面のパッシベーション性能が高まることなどにより、開放電圧とフィルファクターをより高めることができる。
【００１２】
本発明に係る光発電素子において、前記ｎ型非晶質系シリコン薄膜が化学気相成長法により積層されており、該化学気相成長法による積層が前記ｎ型結晶半導体基板の温度が１８０℃を超え２２０℃以下の状態で行われていることが好ましい。このように化学気相成長法によるｎ型非晶質系シリコン薄膜の積層を、ｎ型結晶半導体基板が比較的高い上記温度範囲で行うことにより、結晶化を抑えつつ、欠陥発生が低減されたｎ型非晶質系シリコン薄膜を得ることができる。
【００１３】
本発明に係る光発電素子において、前記ｎ型結晶半導体基板がエピタキシャル成長法によって作製されていることが好ましい。エピタキシャル成長法により作製されたｎ型結晶半導体基板を用いることで、光発電素子の最大出力等の出力特性及びその均一性を高めることができる。
【００１４】
本発明に係る光発電素子において、前記ｎ型結晶半導体基板の比抵抗が０．５Ωｃｍ以上５Ωｃｍ以下であることが好ましい。比抵抗が前記範囲のｎ型結晶半導体基板を用いることで、最大出力等を高めることができる。
【００１５】
本発明に係る光発電素子において、前記ｎ型結晶半導体基板の厚さが５０μｍ以上２００μｍ以下であることが好ましく、８０μｍ以上１５０μｍ以下であることがより好ましい。このように、比較的薄型の基板とすることで、十分な出力特性を発揮しつつ、素子自体のコンパクト化、低コスト化を図ることができる。
【００１６】
参考例に係る光発電素子の製造方法は、ｎ型結晶半導体基板の表面に化学気相成長法によりｎ型非晶質系シリコン薄膜を積層する工程を有する光発電素子の製造方法において、
前記化学気相成長法による積層を前記ｎ型結晶半導体基板の温度が１８０℃を超え２２０℃以下の状態で行う。
【００１７】
この光発電素子の製造方法によれば、ｎ型結晶半導体基板の表面に、真性非晶質系シリコン薄膜を介することなく化学気相成長法によりｎ型非晶質系シリコン薄膜を直接積層させるため、製造コストを抑えることができる。また、ｎ型非晶質系シリコン薄膜の積層を、ｎ型結晶半導体基板が比較的高い上記温度範囲で行うことにより、結晶化を抑えつつ、欠陥発生が低減されたｎ型非晶質系シリコン薄膜を得ることができ、十分な開放電圧とフィルファクターを有する光発電素子を得ることができる。
【００１８】
ここで、真性非晶質系シリコン薄膜における「真性」とは、不純物が意図的にドープされていないことをいい、原料に本来含まれる不純物や製造過程において非意図的に混入した不純物が存在するものも含む意味である。また、「非晶質系」とは、非晶質体のみならず、微結晶体を含む意味である。「光入射面」とは、使用の際に太陽光等の光源と対向する側（一般的に外側）に配置され、実質的に光を入射させる側の面をいい、このとき、この光入射面とは逆の面からも光が入射するように構成されていてもよい。
一方、本発明における「n型」非晶質シリコン薄膜とは、薄膜中に含有される元素の数密度比として、シリコンに対して１０−５程度以上が含有されているものをいう。例えば、非特許文献1によると、意図的にドープされていない非晶質シリコンは、わずかにn型である。特許文献１にいう「真性」非晶質シリコンとは、このような意図的にドープされていないにも関わらず、n型としての特性も示すものも含まれている論理であると推測される。これに対して本発明では、ドーパント数密度比について以上のように定義しており、従って、意図的にドープされたもののみをいう。なお、例えば、非特許文献1には、ＰＨ３／ＳＩＨ４＞１０−５の場合は、意図的にドープされていない非晶質シリコンとは異なる特性が得られていることが示されている。
【発明の効果】
【００１９】
本発明に係る光発電素子は十分な開放電圧とフィルファクターを有し、かつ製造コストの抑制が可能である。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施の形態に係る光発電素子を示す断面図である。
【図２】従来例に係る光発電素子を示す断面図である。
【図３】実施例における非晶質系シリコン薄膜の膜厚測定方法を示す模式図である。
【図４】（ａ）は実施例３の各光発電素子のＦＦ（曲線因子）の測定結果を示すグラフであり、（ｂ）は実施例３の各光発電素子のＰｍａｘ（最大出力）の測定結果を示すグラフである。
【発明を実施するための形態】
【００２１】
続いて、添付した図面を参照しながら本発明を具体化した実施の形態について説明する。
（光発電素子）
図１に示すように、本発明の第１の実施の形態に係る光発電素子１０は、板状の多層構造体である。光発電素子１０は、ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側（図１における上側）にこの順で積層される真性非晶質系シリコン薄膜１２、ｐ型非晶質系シリコン薄膜１３及び第１の透明導電膜１４と、ｎ型結晶半導体基板１１の他側（図１における下側）にこの順で積層されるｎ型非晶質系シリコン薄膜１５及び第２の透明導電膜１６とを有する。さらに、光発電素子１０は、第１の透明導電膜１４の表面（一側）に配設される集電極１７と、第２の透明導電膜１６の表面（他側）に配設される集電極１８とを有する。
【００２２】
ｎ型結晶半導体基板１１としては、ｎ型の半導体特性を有する結晶体であれば特に限定されず公知のものを用いることができる。ｎ型結晶半導体基板１１を構成するｎ型の結晶半導体としては、シリコン（Ｓｉ）の他、ＳｉＣ、ＳｉＧｅ、ＳｉＮ等を挙げることができるが、生産性等の点からシリコンが好ましい。ｎ型結晶半導体基板１１は、単結晶体であってもよいし、多結晶体であってもよい。ｎ型結晶半導体基板１１の上下（一側及び他側）の表面は、光の乱反射による光閉じ込めをより有効にするために、凹凸加工が行われているのが好ましい（図示しない）。なお、例えば、約１〜５質量％の水酸化ナトリウム、又は水酸化カリウムを含むエッチング液に基板材料を浸漬することによって、多数のピラミッド状の凹凸部を形成できる。
【００２３】
ｎ型結晶半導体基板１１は、エピタキシャル成長法によって作製されていることが好ましい。エピタキシャル成長法とは、例えば結晶基板上に原料ガスの供給によりエピタキシャル層を形成させる方法である。この形成されたエピタキシャル層を結晶基板から分離し、ｎ型結晶半導体基板１１として好適に用いることができる。エピタキシャル成長法により作製されたｎ型結晶半導体基板１１は、一般的なＣｚ法等により作製されたものと比べ、酸素に誘起された欠陥が少ない、不純物が少ない、ドーパントを再現性よく含有させることができるといった利点がある。従って、エピタキシャル成長法により作製されたｎ型結晶半導体基板１１を用いることで、光発電素子１０の最大出力等が高まると共にその均一性が高まる。すなわち、基板間の比抵抗の差が小さいため、所望する出力特性を備える光発電素子１０の大量生産が容易になる。この効果は、特に集電極１８側を光入射面（リアエミッタ型）としたときに顕著になる。また、Ｃｚ法による作成の場合は、シリコン結晶を所望する厚さへ切り出して基板を得るため、この切り出しの際のシリコンのロスが生じる。このシリコンのロスは、基板の厚さが薄くなるほど顕著になる。しかし、エピタキシャル成長法の場合は、所望の厚さに直接作製することができ、切り出す必要が無いため、シリコンのロスが生じず、低コスト化が図られる。
【００２４】
ｎ型結晶半導体基板１１の比抵抗は、０．５Ωｃｍ以上５Ωｃｍ以下が好ましく、１Ωｃｍ以上３Ωｃｍ以下がより好ましい。比抵抗が前記範囲のｎ型結晶半導体基板１１を用いることで、最大出力等を高めることができる。比抵抗が小さくなりすぎるとバルクライフタイムの減少により最大出力が低下する。比抵抗が大きくなりすぎるとｎ型非晶質系シリコン薄膜１５形成側の横方向の抵抗が増大し、曲線因子が低下する。なお、エピタキシャル成長法により作製されたｎ型結晶半導体基板１１を用いることで、この比抵抗の制御が容易になる。
【００２５】
ｎ型結晶半導体基板１１の厚さ（平均厚さ）としては、５０μｍ以上２００μｍ以下であることが好ましく、８０μｍ以上１５０μｍ以下であることがより好ましい。このように、比較的薄型の基板とすることで、十分な出力特性を発揮しつつ、出力特性の向上とともに、低コスト化を図ることができる。
【００２６】
真性非晶質系シリコン薄膜１２は、ｎ型結晶半導体基板１１の一側に積層されている。換言すれば、真性非晶質系シリコン薄膜１２は、ｎ型結晶半導体基板１１とｐ型非晶質系シリコン薄膜１３との間に介在している。真性非晶質系シリコン薄膜１２の膜厚としては特に限定されないが、例えば１ｎｍ以上１０ｎｍ以下とすることができる。この膜厚が１ｎｍ未満の場合は、欠陥が発生しやすくなることなどにより、キャリアの再結合が生じやすくなる。また、この膜厚が１０ｎｍを超える場合は、短絡電流の低下が生じやすくなる。
【００２７】
ｐ型非晶質系シリコン薄膜１３は、真性非晶質系シリコン薄膜１２の一側に積層されている。ｐ型非晶質系シリコン薄膜１３の膜厚としては、特に限定されないが、例えば１ｎｍ以上２０ｎｍ以下が好ましく、３ｎｍ以上１０ｎｍ以下がより好ましい。
【００２８】
第１の透明導電膜１４は、ｐ型非晶質系シリコン薄膜１３の一側に積層されている。第１の透明導電膜１４を構成する透明電極材料としては、例えば、インジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）、タングステンドープインジウム酸化物（Ｉｎｄｉｕｍ  Ｔｕｎｇｓｔｅｎ  Ｏｘｉｄｅ：ＩＷＯ）、セリウムドープインジウム酸化物（Ｉｎｄｉｕｍ  Ｃｅｒｉｕｍ  Ｏｘｉｄｅ：ＩＣＯ）、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＡＺＯ（アルミドープＺｎＯ）、ＧＺＯ（ガリウムドープＺｎＯ）等の公知の材料を挙げることができる。
【００２９】
ｎ型非晶質系シリコン薄膜１５は、ｎ型結晶半導体基板１１の他側に直接積層されている。ｎ型非晶質系シリコン薄膜１５の膜厚としては、例えば１ｎｍ以上２０ｎｍ以下が好ましく、４ｎｍ以上１０ｎｍ以下がより好ましい。このような範囲の膜厚とすることで、短絡電流の低下とキャリアの再結合の発生とをバランスよく低減することができる。
【００３０】
第２の透明導電膜１６は、ｎ型非晶質系シリコン薄膜１５の他側に積層されている。第２の透明導電膜１６を形成する材料は、第１の透明導電膜１４と同様である。
【００３１】
集電極１７、１８は、互いに平行かつ等間隔に形成される複数のバスバー電極、及びこれらのバスバー電極に直交し、互いに平行かつ等間隔に形成される複数のフィンガー電極を有する。
【００３２】
バスバー電極及びフィンガー電極は、それぞれ線状又は帯状であり、導電性材料から形成されている。この導電性材料としては、銀ペースト等の導電性接着剤や、銅線等の金属導線を用いることができる。各バスバー電極の幅としては、例えば０．５ｍｍ以上２ｍｍ以下程度であり、各フィンガー電極の幅としては、例えば１０μｍ以上３００μｍ以下程度である。また、各フィンガー電極間の間隔としては、例えば０．５ｍｍ以上４ｍｍ以下程度である。
【００３３】
このような構造を有する光発電素子１０は、通常、複数を直列に接続して使用される。複数の光発電素子１０を直列接続して使用することで、発電電圧を高めることができる。
【００３４】
光発電素子１０においては、ｎ型非晶質系シリコン薄膜１５側（ｎ型非晶質系シリコン薄膜１５が積層されている透明導電膜１６側）が光入射面として使用される（図１中の矢印が光の入射方向を示す。）。ｐｎ接合部分に対して真性非晶質系シリコン薄膜の層が存在しない側から光を入射させることで、発電効率を高めることができる。また、光発電素子１０においては、ｎ型結晶半導体基板１１とｎ型非晶質系シリコン薄膜１５との間に真性非晶質系シリコン薄膜を介在させないため、製造コストを抑制することができる。
【００３５】
（光発電素子の製造方法）
次いで、本発明の第２の実施の形態に係る光発電素子１０の製造方法について説明する。
光発電素子１０の製造方法は、ｎ型結晶半導体基板１１の表面（下面）に化学気相成長法によりｎ型非晶質系シリコン薄膜１５を積層する工程（Ａ）を有し、他に、ｎ型結晶半導体基板１１の上面に真性非晶質系シリコン薄膜１２を積層する工程（Ｂ）、真性非晶質系シリコン薄膜１２の上面にｐ型非晶質系シリコン薄膜１３を積層する工程（Ｃ）、ｐ型非晶質系シリコン薄膜１３の上面及びｎ型非晶質系シリコン薄膜１５の下面に透明導電膜１４、１６を積層する工程（Ｄ）、並びに透明導電膜１４の上面及び透明導電膜１６の下面に集電極１７、１８を配設する工程（Ｅ）を有する。なお、各工程の順は、光発電素子１０の層構造を得ることができる順である限り特に限定されるものではない。以下、各工程について詳説する。
【００３６】
工程（Ａ）
ｎ型非晶質系シリコン薄膜１５をｎ型結晶半導体基板１１に直接積層する工程（Ａ）においては、例えば化学気相成長法（例えばプラズマＣＶＤ法や触媒ＣＶＤ法（別名ホットワイヤＣＶＤ法）等）による積層をｎ型結晶半導体基板１１の温度が例えば１８０℃を超え２２０℃以下、より好ましくは１９０℃以上２１０℃以下の状態で行う。化学気相成長法をｎ型結晶半導体基板１１が比較的高い上記温度範囲で行うことにより、結晶化を抑えつつ、欠陥発生が低減されたｎ型非晶質系シリコン薄膜１５を得ることができ、十分な開放電圧とフィルファクターを有する光発電素子１０を得ることができる。上記温度が１８０℃以下の場合は欠陥発生が生じやすくなり、開放電圧とフィルファクターが低下する要因となる。逆に、上記温度が２２０℃を超える場合は形成される薄膜が結晶化しやすくなり、開放電圧とフィルファクターが低下する要因となる。ｎ型非晶質系シリコン薄膜１５を形成する際の原料ガスとしては、例えばＳｉＨ４とドーパントガスの１種であるＰＨ３との混合ガスを用いることができる。
【００３７】
前記ＰＨ３（ドーパントガス）の導入量（流量）を２段階以上に分けることもできる。すなわち、ｎ型非晶質系シリコン薄膜１５を、用いる原料ガスに占めるドーパントガスの含有量が順に高くなる少なくとも２段階の化学気相成長法により積層させることができる。具体的には、例えば、ＰＨ３の導入量（流量）を段階的に増やすこと、マスフローコントローラの勾配設定によりＰＨ３の導入量を連続的に増やすこと等により行うことができる。このようにすることで、ｎ型結晶半導体基板１１とｎ型非晶質系シリコン薄膜１５との接合界面のパッシベーション性能を高めることができ、十分な開放電圧とフィルファクターを有する光発電素子を得ることができる。
【００３８】
例えば、ｎ型結晶半導体基板１１に直接積層する第１段階における原料ガスに占めるドーパントガスの含有量Ａに対する最終段階（例えば、２段階で行う場合は第２段階）における含有量Ｂは、２倍以上５０倍以下とすることができ、５倍以上２０倍以下が好ましい。また、第１段階における原料ガスに占めるドーパントガスの含有量Ａは、１００ｐｐｍ以上２０００ｐｐｍ以下程度である。最終段階（例えば、２段階で行う場合は第２段階）における含有量Ｂは、４０００ｐｐｍ以上２００００ｐｐｍ以下程度である。
【００３９】
このように、原料ガスに占めるドーパントガスの含有量が順に高くなる多段階（例えば２段階）の化学気相成長法によりｎ型非晶質系シリコン薄膜１５を形成することにより、ｎ型非晶質系シリコン薄膜１５は電気抵抗が異なる層構造となる。具体的には、ｎ型非晶質系シリコン薄膜１５は、ｎ型結晶半導体基板１１と直接接合する第１層と、この第１層の他側に積層され、この第１層よりも電気抵抗が低い第２層とを少なくとも有することとなる。
【００４０】
工程（Ｂ）
真性非晶質系シリコン薄膜１２の積層は、例えば、化学気相成長法（例えばプラズマＣＶＤ法や触媒ＣＶＤ法（別名ホットワイヤＣＶＤ法）等）などの公知の方法により行うことができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＨ２との混合ガスを用いることができる。
【００４１】
工程（Ｃ）
ｐ型非晶質系シリコン薄膜１３の積層も、化学気相成長法（例えばプラズマＣＶＤ法や触媒ＣＶＤ法（別名ホットワイヤＣＶＤ法）等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＨ２とＢ２Ｈ６との混合ガスを用いることができる。
【００４２】
工程（Ｄ）
透明導電膜１４、１６の積層は、例えばスパッタリング法、真空蒸着法、イオンプレーティング法（反応性プラズマ蒸着法）等、公知の方法を用いることができる。なお、例えば高エネルギー粒子が生じないイオンプレーティング法により形成することにより、ｐ型非晶質系シリコン薄膜１３又はｎ型非晶質系シリコン薄膜１５表面の劣化を抑制すること、及び膜間の密着性を高めることができる。
【００４３】
工程（Ｅ）
集電極１７、１８の配設は公知の方法で行うことができる。集電極１７、１８の材料として導電性接着剤が用いられている場合、スクリーン印刷やグラビアオフセット印刷等の印刷法により形成することができる。また、集電極１７、１８に金属導線を用いる場合、導電性接着剤や低融点金属（半田等）によりの透明導電膜１４、１６上に固定することができる。
【００４４】
本発明は前記した実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲でその構成を変更することもできる。例えば、一側（光入射面と反対側）の集電極は、バスバー電極とフィンガー電極とからなる構造ではなく、全面に導電性材料が積層された構造とすることもできる。このような構造の集電極はめっきや金属箔の積層等により形成することができる。さらには、一側の第１の透明導電膜及び集電極の代わりに、めっきや金属箔から形成される不透明な導電膜を用いることもできる。一側をこのような構造にすることで、一側の集電効率を高めることができる。また、他側からの入射光のうち、ｐｎ接合部分を透過した入射光が、全面積層された集電極又は不透明な導電膜により反射するため発電効率を高めることができる。
【実施例】
【００４５】
以下、実施例及び比較例を挙げて、本発明の内容をより具体的に説明する。なお、本発明は以下の実施例に限定されるものではない。
【００４６】
＜実施例１＞
Ｃｚ法で作製されたｎ型単結晶シリコン基板（ｎ型結晶半導体基板）の一方の面側に、真性非晶質系シリコン薄膜、ｐ型非晶質系シリコン薄膜及び第１の透明導電膜をこの順に積層した。ついで、ｎ型単結晶シリコン基板の他側に、ｎ型非晶質系シリコン薄膜及び第２の透明導電膜をこの順に積層した。各透明導電膜はイオンプレーティング法により積層した。前記ｎ型非晶質系シリコン薄膜を形成する際、まずＰＨ３の導入量（原料ガス全体に対するＰＨ３の含有量）を８００ｐｐｍとしてライトドープｎ型非晶質系シリコン薄膜（第１層）を３ｎｍ形成し、前記ライトドープｎ型非晶質系シリコン薄膜上にＰＨ３の導入量を８０００ｐｐｍとしてハイドープｎ型非晶質系シリコン薄膜（第２層）を同一の成膜室で順に積層した。
・一側の真性非晶質系シリコン薄膜：基板温度２００℃、膜厚4ｎｍ
原料ガスＳｉＨ４ 
・ハイドープp型非晶質系シリコン薄膜：基板温度２００℃、膜厚6ｎｍ
原料ガスＳｉＨ４及びＢ２Ｈ６
Ｂ２Ｈ６の導入量８０００ｐｐｍ
・ライトドープｎ型非晶質系シリコン薄膜：基板温度２００℃、膜厚３ｎｍ
原料ガスＳｉＨ４及びＰＨ３
ＰＨ３の導入量８００ｐｐｍ
・ハイドープｎ型非晶質系シリコン薄膜：基板温度２００℃、膜厚３ｎｍ
原料ガスＳｉＨ４及びＰＨ３
ＰＨ３の導入量８０００ｐｐｍ
次いで、第１及び第２の透明導電膜の表面（外面）にそれぞれ、集電極として、平行な複数のバスバー電極と、このバスバー電極にそれぞれ直交する複数のフィンガー電極を形成した。この集電極は、銀ペーストを用いてスクリーン印刷により形成した。このようにして、実施例１の光発電素子を得た。
【００４７】
＜比較例１〜９＞
ｎ型単結晶シリコン基板の一方の面側に、真性非晶質系シリコン薄膜、ｐ型非晶質系シリコン薄膜及び第１の透明導電膜をこの順に積層した。ついで、ｎ型単結晶シリコン基板の他側に、真性非晶質系シリコン薄膜、ｎ型非晶質系シリコン薄膜及び第２の透明導電膜をこの順に積層した。各透明導電膜はイオンプレーティング法により積層した。前記ｎ型非晶質系シリコン薄膜を形成する際、実施例1のライトドープｎ型非晶質系シリコン薄膜は積層せず、ＰＨ３の導入量を８０００ｐｐｍとしてハイドープｎ型非晶質系シリコン薄膜を真性非晶質系シリコン薄膜上に積層した。
・一側の真性非晶質系シリコン薄膜：基板温度２００℃、膜厚6ｎｍ
原料ガスＳｉＨ４
・ハイドープp型非晶質系シリコン薄膜：基板温度２００℃、膜厚4ｎｍ
原料ガスＳｉＨ４及びＢ２Ｈ６
Ｂ２Ｈ６の導入量８０００ｐｐｍ．
・他側の真性非晶質系シリコン薄膜：基板温度２００℃、膜厚Ｘｎｍ
原料ガスＳｉＨ４
・ハイドープｎ型非晶質系シリコン薄膜：基板温度２００℃、膜厚Ｙｎｍ
原料ガスＳｉＨ４及びＰＨ３
ＰＨ３導入量８０００ｐｐｍ
他側の真性非晶質系シリコン薄膜の膜厚（Ｘｎｍ）及びハイドープｎ型非晶質系シリコン薄膜の膜厚（Ｙｎｍ）は以下のとおりである。
比較例１:Ｘ＝２ｎｍ、Ｙ＝２ｎｍ
比較例２:Ｘ＝２ｎｍ、Ｙ＝４ｎｍ
比較例３:Ｘ＝２ｎｍ、Ｙ＝６ｎｍ
比較例４:Ｘ＝４ｎｍ、Ｙ＝２ｎｍ
比較例５:Ｘ＝４ｎｍ、Ｙ＝４ｎｍ
比較例６:Ｘ＝４ｎｍ、Ｙ＝６ｎｍ
比較例７:Ｘ＝６ｎｍ、Ｙ＝２ｎｍ
比較例８:Ｘ＝６ｎｍ、Ｙ＝４ｎｍ
比較例９:Ｘ＝６ｎｍ、Ｙ＝６ｎｍ
【００４８】
得られた各光発電素子の短絡電流Ｉｓｃ、開放電圧Ｖｏｃ、曲線因子（フィルファクター：ＦＦ）、最大出力Ｐｍａｘを測定した。なお、ｎ型非晶質系シリコン薄膜側を主たる光入射面とした。測定結果を表１に示す。
【００４９】
【表１】
0005869674.tif 000002
【００５０】
表１に示されるように、実施例１の光発電素子は、ｎ型単結晶シリコン基板とｎ型非晶質系シリコン薄膜との間に真性非晶質系シリコン薄膜を介在させた比較例１〜９の光発電素子と比較してフィルファクターが高められていることがわかる。また、短絡電流及び開放電圧も向上していることがわかる。
【００５１】
以下、本実施例の作用効果について詳細に説明する。透明導電膜は縮退半導体とみなすことができる。すなわちキャリア（伝導帯に存在する自由電子あるいは価電子帯に存在する自由空孔）が高濃度に存在してフェルミ準位が伝導帯あるいは価電子帯に存在し金属に似た物性を示すようになるため、透明導電膜とｎ型非晶質系シリコン薄膜との間の接合は金属−半導体接合のようにみなすことができる。透明導電膜とｎ型非晶質系シリコン薄膜との間の金属−半導体接合は、ｎ型非晶質系シリコン薄膜中のバンドベンディングを引き起こす。このため、真性非晶質系シリコン薄膜とｎ型非晶質系シリコン薄膜とを足し合わせた膜の厚さ（Ｘ＋Ｙ）が薄くなるにつれて、ｎ型単結晶シリコン基板とｎ型非晶質系シリコン薄膜との間のヘテロ接合部と、透明導電膜とｎ型非晶質系シリコン薄膜との間の金属-半導体接合部との空間電荷層のオーバーラップが始まり、少数キャリアライフタイムの低下を引き起こす。前記少数キャリアライフタイムの低下は、開放電圧Ｖｏｃの低下を引き起こす。また、他側を光入射とした場合、ｎ型非晶質系シリコン薄膜が形成されているＦｒｏｎｔ  Ｓｕｒｆａｃｅ  Ｆｉｅｌｄ側で少数キャリアの再結合が増大するとキャリアの効率的な分離回収が妨げられ、短絡電流Ｉｓｃも低下する。さらに、表１の結果は、ノンドープ層である真性非晶質系シリコン薄膜を厚くするよりも、ドープ層であるｎ型非晶質系シリコン薄膜を厚くするほうが開放電圧Ｖｏｃの低下を抑制していることを示している。一方で、ｎ型非晶質系シリコン薄膜が形成されている側を光入射側とした場合、ｎ型非晶質系シリコン薄膜層の膜の厚さをある程度薄くしたほうが、短絡電流は高められる。
実施例１は真性非晶質系シリコン薄膜の代わりにライトドープｎ型非晶質系シリコン薄膜を積層しており、Ｆｒｏｎｔ  Ｓｕｒｆａｃｅ  Ｆｉｅｌｄ側の非晶質系シリコン薄膜層のトータルの厚さを空間電荷層のオーバーラップの影響が及ばない範囲で最小限にすることができ、高い短絡電流と高い開放電圧を両立することができる。さらに、高抵抗な真性非晶質系シリコン薄膜の代わりに低抵抗なライトドープｎ型非晶質系シリコン薄膜を積層しており、フィルファクターが高められる。
【００５２】
＜実施例２＞
エピタキシャル成長法によって作製されたｎ型単結晶シリコン基板（厚さ１５０μｍ）を使用し、サーマルドナーキラーアニーリング工程を省いたこと以外は、実施例1と同様にして、実施例２の光発電素子を得た。サーマルドナーキラーアニーリング工程とは、ｎ型単結晶シリコン基板中のサーマルドナーを除去する手法であり、低温プロセスのヘテロ接合素子では特に重要である。Cｚ法で作製されたｎ型単結晶シリコン基板を用いた他の実施例及び比較例においては、このサーマルドナーキラーアニーリング工程を行っている。この工程を省くことで更に製造コストの低減が図られる。得られた実施例２の光発電素子の短絡電流（Ｉｓｃ）は９．０５０Ａ、開放電圧（Ｖｏｃ）は０．７３５Ｖ、最大出力（Ｐｍａｘ）は５．４５Ｗ、曲線因子（ＦＦ）は０．８２０であった。
【００５３】
＜実施例3＞
０．３〜６Ωcmの比抵抗を有するｎ型単結晶シリコン（Ｃｚ法）を用いて、実施例1と同様の方法で、光発電素子を得た。得られた各光発電素子のＦＦ（曲線因子）とＰｍａｘ（最大出力）の測定結果を図４（ａ）、（ｂ）に示す。図４（ａ）に示されるように、比抵抗の増大とともにn層非晶質系シリコン薄膜形成面側の実効的な横方向の抵抗が増大し、ＦＦ（曲線因子）が減少する。図４（ｂ）に示されるように、Ｐｍａｘ（最大出力）は、比抵抗の減少に伴うＦＦ向上のメリットとバルクライフタイム減少のデメリットが競合するため、０．５〜5Ωcmの範囲が良好で、1〜3Ωcmの範囲が特に良好である。エピタキシャル基板は酸素欠陥が極めて少なく、ドーピングレベルでのみ比抵抗をコントロールできるため、この良好な範囲を精度よく狙うことができる。
【００５４】
ここで、本実施例における各非晶質系シリコン薄膜の膜厚について説明する。平滑部５１と凹凸部５２を両方有する仮想的な基板５０を図３に示す。例えば透過型電子顕微鏡（ＴＥＭ）を用いることで、基板５０に垂直な厚さt、平面に垂直な厚さｔ’、凹凸部５２の角度αをそれぞれ測定することができる。本明細書において、平滑部５１に積層された非晶質系シリコン薄膜５３の膜厚はｔを指し、凹凸部５２に積層された非晶質系シリコン薄膜５３の膜厚はｔ’を指す。実際の作業では、測定時間の短縮が可能であり、かつ簡便である触針段差計等を用いた膜厚評価方法を用いるのが好ましい。例えば、ＫＯＨ又はＮａＯＨを４０〜５０℃に加熱した液で非晶質系シリコン薄膜５３をウェットエッチングすることにより段差５４を形成させ、触針段差計を用いた膜厚評価方法によりｔが測定される。三角関数からｔ’＝ｔ×ｃｏｓαが成り立つので、測定されたｔにより、ｔ’が算出される。ＴＥＭ測定で得られたｔ’と、触針段差計を用いた膜厚評価方法により算出されたｔ’とは一致することが確認されたので、本実施例では触針段差計を用いた膜厚評価方法を採用した。なお、触針段差計は、あらかじめ段差をつけておいたサンプルの上を、針でサンプルに触れて水平に表面をなぞることによって、サンプルの段差に応じて針を上下させる測定を行う装置である。
【符号の説明】
【００５５】
１０：光発電素子、１１：ｎ型結晶半導体基板、１２：真性非晶質系シリコン薄膜、１３：ｐ型非晶質系シリコン薄膜、１４：第１の透明導電膜、１５：ｎ型非晶質系シリコン薄膜、１６：第２の透明導電膜、１７、１８：集電極、５０：基板、５１：平滑部、５２：凹凸部、５３：非晶質系シリコン薄膜、５４：段差
【図１】
0005869674.tif 000003
【図２】
0005869674.tif 000004
【図３】
0005869674.tif 000005
【図４】
0005869674.tif 000006