(57)【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素からなる基板と、
前記基板の主面上に形成され、前記基板よりも不純物濃度の低い第１導電型の炭化珪素からなる半導体層と、
前記半導体層の表面側に互いに離間して形成された第１導電型とは異なる第２導電型の複数の第１領域と、
前記半導体層の表面側に互いに離間して形成された第２導電型の複数の第２領域と、
前記第２領域の隣接間に配置された第１導電型の第３領域と、
前記第１領域と前記第２領域との隣接間に配置された第１導電型の第４領域と、
前記半導体層の表面上に形成され、前記第１領域にオーミック接触し、かつ、前記第２領域および前記第３領域にショットキー接触するアノード電極と、
前記基板の主面とは反対側の裏面に形成されたカソード電極とを備え、
前記第１領域と前記第３領域との間隔は、正孔の拡散長よりも広いことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記第４領域は、絶縁膜によって覆われており、前記アノード電極と絶縁されていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、前記第４領域には、正孔の再結合中心部が形成されており、前記アノード電極は前記第４領域とショットキー接触されていることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、前記第４領域の幅は、該第４領域に隣接する前記第１領域および前記第２領域の各々から該第４領域に拡がる空乏層の幅の和よりも短いことを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、前記半導体層の表面側において、前記複数の第１領域および前記複数の第２領域の外周には、前記複数の第１領域とは分離され、前記複数の第２領域とは電気的に接続された第２導電型の第５領域が形成されており、前記アノード電極は前記第５領域とショットキー接触されていることを特徴とする半導体装置。
【請求項６】
請求項１記載の半導体装置において、前記半導体層の表面側において、前記複数の第１領域および前記複数の第２領域の外周には、前記複数の第１領域および前記複数の第２領域と分離された第２導電型の第６領域が形成されており、前記第２領域と前記第６領域との隣接間には第１導電型の第７領域が配置されており、前記アノード電極は前記第６領域とオーミック接触されていることを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置において、前記第６領域と前記第３領域との間隔は、正孔の拡散長よりも広いことを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置において、前記アノード電極がショットキー接触する前記第３領域には、前記半導体層よりも不純物濃度の高い第１導電型の第８領域が形成されていることを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置において、前記第８領域は、前記複数の第１領域および前記複数の第２領域をも内包するように形成されていることを特徴とする半導体装置。
【請求項１０】
請求項１記載の半導体装置において、前記第１領域の不純物濃度は、前記第２領域の不純物濃度よりも高いことを特徴とする半導体装置。
【請求項１１】
第１導電型の炭化珪素からなる基板を用意する工程と、
前記基板上に、該基板よりも不純物濃度の低い第１導電型の炭化珪素からなる半導体層を形成する工程と、
前記半導体層の表面側に第１導電型とは異なる第２導電型の複数の第１領域を互いに離間させた状態で形成する工程と、
前記半導体層の表面側に第２導電型の複数の第２領域を互いに離間させた状態で形成するとともに、前記第２領域の隣接間に第１導電型の第３領域を形成する工程と、
前記半導体層の上層に、前記第１領域にオーミック接触し、かつ、前記第２領域および前記第３領域にショットキー接触するアノード電極を形成する工程と、
前記基板の裏面にカソード電極を形成する工程とを有し、
前記第１領域と前記第２領域との隣接間に第１導電型の第４領域を形成し、前記第１領域と前記第３領域との間に、前記第２領域と前記第４領域とを形成し、
前記第１領域と前記第３領域との間隔を正孔の拡散長よりも広く形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、前記複数の第１領域、前記複数の第２領域、前記第３領域および前記第４領域を形成した後、前記半導体層上に、前記第１領域と、前記第２領域と、前記第３領域とが露出され、前記第４領域が覆われる絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１１記載の半導体装置の製造方法において、前記第４領域に不純物をイオン注入して正孔の再結合中心部を形成する工程を有し、
前記複数の第１領域、前記複数の第２領域、前記第３領域および前記第４領域を形成した後、前記半導体層上に、前記第１領域と、前記第２領域と、前記第３領域と、前記第４領域とが露出される絶縁膜を形成する工程を有し、
前記アノード電極の形成工程においては、前記アノード電極が前記第４領域とショットキー接触することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素基板を用いた半導体装置およびその製造方法に関し、特に、ショットキーバリアダイオード（Schottky Barrier diode）とｐｎダイオードとを複合したジャンクションバリアショットキーダイオード（Junction Barrier Schottky diode：以下、ＪＢＳダイオードという）を炭化珪素基板に設けた半導体装置およびその製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）の絶縁破壊電界が珪素（Ｓｉ）の絶縁破壊電界よりも約１０倍大きいことから、ＳｉＣ製のダイオードは、Ｓｉ製のダイオードと比べて、耐圧を維持するドリフト層を薄く、かつ高濃度にすることができる。このため、ｐｎダイオードと比べてスイッチング時のリカバリ損失が小さく、ｐｎダイオードと同程度の導通損失のショットキーバリアダイオードを作製することができる。
【０００３】
ｐｎダイオードは導通時に少数キャリアである正孔がｎドリフト層に注入されるためリカバリ損失がショットキーバリアダイオードに比べて大きい。例えば非特許文献１には、５．５ｋＶ耐圧の４Ｈ−ＳｉＣダイオードにおける正孔のライフタイムが０．６〜３．８μｓ（３００〜５５０Ｋ）、正孔の拡散長が１６〜２２μｍ（不純物濃度６×１０１４ｃｍ−３）であることが記載されている。
【０００４】
ところで、ショットキーバリアダイオードはリカバリ損失が小さいものの、ブロッキング状態における逆方向リーク電流が大きいという問題がある。そこで、逆方向リーク電流の低減を目的としてＪＢＳダイオードと呼ばれる半導体装置が提案されている。ＪＢＳダイオードにおいては、例えばｎ型の炭化珪素からなる基板上に設けられたｎ型の炭化珪素からなるドリフト層の表面に複数のｐ型の炭化珪素からなる領域（以下、ｐ領域という）が互いに離間した状態で設けられている。このドリフト層の表面上には複数のｐ領域とオーミック接触され、かつ、ドリフト層にショットキー接触されるアノード電極が設けられ、基板の裏面にはカソード電極が設けられている。なお、ドリフト層に添加されたｎ型不純物の濃度は基板に添加されたｎ型不純物の濃度よりも低いことから、基板をｎ＋基板、ドリフト層をｎ−ドリフト層と記す。
【０００５】
このＪＢＳダイオードにおいては、アノード電極に正の電圧が印加された順方向導通状態の場合、アノード電極からショットキー接触したｎ−ドリフト層へ電流が流れ、ショットキーバリアダイオードとして動作する。一方、カソード電極に正の電圧が印加されたブロッキング状態の場合、ｐ領域から拡がる空乏層が、ｎ−ドリフト層とアノード電極との間のショットキー接触面にかかる電界を緩和して逆方向リーク電流を低減するようになっている。
【０００６】
ところで、順方向導通状態においては、ｐ領域とｎ−ドリフト層との接合間にも順方向電圧が印加されるので、ｐ領域からｎ−ドリフト層に正孔が注入される。通常、ｐ領域とｎ−ドリフト層との接合間に、例えば約２．６Ｖ以上の順方向電圧が印加されると、多量の正孔が注入される。しかし、通常は多量の正孔が注入されないように構造設計されているため、ｐ領域からｎ−ドリフト層に注入される正孔は、スイッチング時のリカバリ電流には影響を及ぼさない。
【０００７】
ところが、ｎ−ドリフト層に正孔が注入され、ｎ−ドリフト層内に存在する基底面転位において電子と正孔とが再結合すると、放出されたエネルギーによって、基底面転位を核とした積層欠陥が成長する。積層欠陥は４Ｈ−ＳｉＣの伝導帯端の０．２ｅＶ下にエネルギー準位を形成し（例えば非特許文献２参照）、この積層欠陥の成長によって、オン電圧が経時的に上昇し、また、逆方向リーク電流も経時的に増加するという問題が生じる。この現象は、炭化珪素等の化合物半導体で見られる現象であり、通電劣化現象と呼ばれる。ＪＢＳダイオードにおける通電劣化現象は、特に、オン電圧が高い高耐圧ダイオードにおいて顕著に現れる。その理由は、オン電圧が高いと、ｐ領域とｎ−ドリフト層との接合間に大きな電圧が印加され、ｐ領域からｎ−ドリフト層に正孔が注入され易いからである。
【０００８】
そこで、例えば特許文献１には、アノード電極とｐ領域とをショットキー接触とすることによって、ＪＢＳダイオードにおける上記通電劣化現象を抑制する方法が開示されている。アノード電極に正の電圧が印加された順方向導通状態において、アノード電極とｐ領域との接合間は逆方向電圧が印加された状態となり、ｐ領域とｎ−ドリフト層との接合間に十分な電圧が印加されないので、ｐ領域からｎ−ドリフト層に正孔が注入されない。
【０００９】
また、例えば非特許文献３には、１．２ｋＶ耐圧のＪＢＳダイオードおよび３．５ｋＶ耐圧のＪＢＳダイオードに、それぞれ順方向に直流（ＤＣ）ストレスを印加した場合、３．５ｋＶ耐圧のＪＢＳダイオードにおいてオン電圧の増大および逆方向リーク電流の増大が生じたが、１．２ｋＶ耐圧のＪＢＳダイオードにおいてはこれら劣化が生じなかったことが開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特表２００８−５４１４５９号公報
【非特許文献】
【００１１】
【非特許文献１】P. A. Ivanov, M. E. Levinshtein, K. G. Irvine, O. Kordina, J. W. Palmour, S. L. Rumyantsev, and R. Singh, “High hole lifetime (3.8μs) in 4H-SiC diodes with 5.5kV blocking voltage,” Electronics Letters、１９９９年、第３５巻、第１６号、ｐ．１３８２〜１３８３
【非特許文献２】A. Galeckas, J.Linnros, and P. Pirouz, “Recombination-enhanced extension of stacking faults in 4H-SiC p-i-ndiodes under forward bias,” Applied Physics Letters、２００２年、第８１巻、第５号、ｐ．８８３〜８８５
【非特許文献３】P. Brosselard, N. Camara, V. Banu, X. Jorda, M. Vellvehi, P. Godignon, and J. Millan, “Bipolar Conduction Impact on Electrical Characteristics and Reliability of 1.2- and 3.5-kV 4H-SiC JBS Diodes,” IEEE Transactions on Electron Devices、２００８年、第５５巻、第８号、ｐ．１８４７〜１８５６
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、通電劣化現象を回避するために、アノード電極とｐ領域とをショットキー接触にする上記特許文献１に記載された方法では、ｐ領域からドリフト層に正孔が注入されないため、伝導度変調が起こらず、サージ耐量が低いという問題がある。通常動作時より大きなサージ電流が瞬間的に流れる際に伝導度変調が起こらずに、アノード電極とカソード電極との間の電位差が大きくなると、ＪＢＳダイオード自身、または、ＪＢＳダイオードに電気的に接続されるパワー系素子のＩＧＢＴ（Insulated Gate Bipolar Transistor）が破壊に至る可能性がある。
【００１３】
本発明の目的は、炭化珪素基板を用いた半導体装置において、ＪＢＳダイオードのサージ耐量を低下させることなく、通電劣化現象を抑制または防止することのできる技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
代表的な一実施の形態による半導体装置は、炭化珪素基板に縦型のダイオードが設けられた半導体装置において、第１導電型の炭化珪素基板の表面側に、アノード電極とオーミック接触する第２導電型の第１領域と、アノード電極とショットキー接触する第２導電型の第２領域と、アノード電極とショットキー接触する第１導電型の第３領域と、第１領域および第２領域の隣接間に配置された第１導電型の第４領域とを設け、第１領域と第３領域との間に第２領域と第４領域とを配置したことを特徴とするものである。
【００１７】
また、代表的な一実施の形態による半導体装置の製造方法は、第１導電型の炭化珪素からなる基板上に形成された該基板よりも不純物濃度の低い第１導電型の炭化珪素からなる半導体層の表面側に、第１導電型とは異なる第２導電型の複数の第１領域を互いに離間させた状態で形成する工程と、前記半導体層の表面側に第２導電型の複数の第２領域を互いに離間させた状態で形成するとともに、該第２領域の隣接間に第１導電型の第３領域を形成する工程と、前記第１領域にオーミック接触し、かつ、前記第２領域および前記第３領域にショットキー接触するアノード電極を形成する工程とを有し、前記第１領域と前記第２領域との隣接間に第１導電型の第４領域を形成し、前記第１領域と前記第３領域との間に、前記第２領域と前記第４領域とを形成する工程を有することを特徴とするものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【００１９】
炭化珪素基板を用いた半導体装置において、ＪＢＳダイオードのサージ耐量を低下させることなく、通電劣化現象を抑制または防止することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態１のＪＢＳダイオードチップの全体平面図である。
【図２】図１のＩ−Ｉ線の断面図である。
【図３】図１のＩＩ−ＩＩ線の断面図である。
【図４】図１のＪＢＳダイオードチップの回路図である。
【図５】図１のＪＢＳダイオードチップの製造工程中の要部断面図である。
【図６】図５に続くＪＢＳダイオードチップの製造工程中の要部断面図である。
【図７】図６に続くＪＢＳダイオードチップの製造工程中の要部断面図である。
【図８】図７に続くＪＢＳダイオードチップの製造工程中の要部断面図である。
【図９】本発明の実施の形態２のＪＢＳダイオードチップの図２と同一箇所の要部断面図である。
【図１０】本発明の実施の形態３のＪＢＳダイオードチップの全体平面図である。
【図１１】図１０のIII−III線の断面図である。
【図１２】本発明の実施の形態４のＪＢＳダイオードチップのアクティブ領域の要部平面図である。
【図１３】図１２のＩＶ−ＩＶ線の断面図である。
【図１４】図１２のＪＢＳダイオードチップの製造工程中の要部断面図である。
【図１５】図１４に続くＪＢＳダイオードチップの製造工程中の要部断面図である。
【図１６】図１５に続くＪＢＳダイオードチップの製造工程中の要部断面図である。
【図１７】図１６に続くＪＢＳダイオードチップの製造工程中の要部断面図である。
【図１８】アノード電極とオーミック接触する第１ｐ領域の平面形状の変形例を示したＪＢＳダイオードチップの全体平面図である。
【図１９】本発明者によって検討された本発明が適用される前のＪＢＳダイオードのアクティブ領域の要部断面図である。
【図２０】通電ストレス印加前後のＪＢＳダイオードの順方向の電流−電圧特性を示すグラフ図である。
【図２１】通電ストレス印加前後のＪＢＳダイオードの逆方向の電流−電圧特性を示すグラフ図である。
【図２２】通電ストレス印加前後のｐｎダイオードの順方向の電流−電圧特性を示すグラフ図である。
【図２３】通電ストレス印加前後のｐｎダイオードの逆方向の電流−電圧特性を示すグラフ図である。
【図２４】積層欠陥を含むＪＢＳダイオードに逆方向電圧を印加したときのｎショットキー界面のエネルギーバンド図である。
【図２５】積層欠陥を含むｐｎダイオードに逆方向電圧を印加したときのエネルギーバンド図である。
【図２６】ＪＢＳダイオードに逆電圧を印加してショットキー界面の電界強度が１．５ＭＶ／ｃｍになったときのショットキー界面に露出した積層欠陥面積（アクティブ面積で規格化）と逆方向リーク電流との関係を計算した結果のグラフ図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
また、実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２３】
また、実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２４】
さらに、実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２５】
また、実施の形態においても、ＪＢＳダイオードのドリフト層に添加されたｎ型不純物の濃度が基板に添加されたｎ型不純物の濃度よりも低いことから、基板をｎ＋基板、ドリフト層をｎ−ドリフト層と記す。また、ｐ型の炭化珪素からなる領域をｐ領域、ｎ型の炭化珪素からなる領域をｎ領域、ｎ−型の炭化珪素からなる領域をｎ−領域という。
【００２６】
（実施の形態１）
上記したように炭化珪素基板にダイオードを形成した場合、ｐｎダイオードよりもスイッチング時のリカバリ損失が小さく、ｐｎダイオードと同程度の導通損失が得られるショットキーバリアダイオードを作製することができるが、ショットキーバリアダイオードは、ブロッキング状態における逆方向リーク電流が大きいという問題がある。そこで、その逆方向リーク電流を低減するためにＪＢＳダイオードが提案されている。
【００２７】
このＪＢＳダイオードの一例の構造を図１９に示す。符号８１は炭化珪素からなるｎ＋基板、符号８２は炭化珪素からなるｎ−ドリフト層、符号８３は炭化珪素からなるｐ領域、符号８４はアノード電極、符号８５はカソード電極である。アノード電極８４とｎ−ドリフト層８２とはショットキー接触であり、アノード電極８４とｐ領域８３とはオーミック接触である。
【００２８】
上記したように、このＪＢＳダイオードでは、アノード電極８４に正の電圧が印加された順方向導通状態の場合、アノード電極８４からｎ−ドリフト層８２へ電流が流れてショットキーバリアダイオードとして動作する。一方、カソード電極８５に正の電圧が印加されたブロッキング状態の場合、ｐ領域８３から拡がる空乏層が、ｎ−ドリフト層８２とアノード電極８４との間のショットキー接触面にかかる電界を緩和して逆方向リーク電流を低減するようになっている。
【００２９】
また、上記したように、このＪＢＳダイオードでは、順方向導通状態の場合、ｐ領域８３とｎ−ドリフト層８２との接合間にも順方向電圧が印加されるので、ｐ領域８３からｎ−ドリフト層８２に正孔が注入される。通常、ｐ領域８３とｎ−ドリフト層８２との接合間に、例えば約２．６Ｖ以上の順方向電圧が印加されると、多量の正孔が注入される。しかし、通常は多量の正孔が注入されないように構造設計されているため、ｐ領域８３からｎ−ドリフト層８２に注入される正孔は、スイッチング時のリカバリ電流には影響を及ぼさない。
【００３０】
ところが、ｎ−ドリフト層８２に正孔が注入され、ｎ−ドリフト層８２内に存在する基底面転位において電子と正孔とが再結合すると、放出されたエネルギーによって基底面転位を核とした積層欠陥Ｆが成長する。この積層欠陥Ｆは４Ｈ−ＳｉＣの伝導帯端の０．２ｅＶ下にエネルギー準位を形成する（非特許文献２参照）。そして、この積層欠陥Ｆの成長によってオン電圧が経時的に上昇し、また、逆方向リーク電流も経時的に増加する（通電劣化現象）。この現象は、炭化珪素等の化合物半導体で見られる現象である。ＪＢＳダイオードにおける通電劣化現象は、特に、オン電圧が高い高耐圧ダイオードにおいて顕著に現れる。その理由は、オン電圧が高いと、ｐ領域８３とｎ−ドリフト層８２との接合間に大きな電圧が印加され、ｐ領域８３からｎ−ドリフト層８２に正孔が注入され易いからである。
【００３１】
次に、本発明者によって見出されたＪＢＳダイオードの通電劣化現象の原因およびその回避手段、ならびにＪＢＳダイオードにおけるｐ領域の効果について、図２０〜図２６を参照して詳細に説明する。
【００３２】
まず、本発明者によって見出されたＪＢＳダイオードおよびｐｎダイオードにおける通電劣化現象の電気特性への影響について説明する。図２０および図２１は、それぞれ通電ストレス印加前後のＪＢＳダイオードの順方向および逆方向の電流−電圧特性、図２２および図２３は、それぞれ通電ストレス印加前後のｐｎダイオードの順方向および逆方向の電流−電圧特性、図２４は、積層欠陥を含むＪＢＳダイオードに逆方向電圧を印加したときのｎショットキー界面のエネルギーバンド図、図２５は、積層欠陥を含むｐｎダイオードに逆方向電圧を印加したときのエネルギーバンド図、図２６は、ＪＢＳダイオードに逆電圧を印加してショットキー界面の電界強度が１．５ＭＶ／ｃｍになったときのショットキー界面に露出した積層欠陥面積（アクティブ面積で規格化）と逆方向リーク電流との関係を計算した結果を示している。
【００３３】
通電ストレスによって積層欠陥を成長させると、積層欠陥は伝導キャリアをトラップするため、図２０および図２２の順方向特性に示したようにオン電圧が増加する。一方、通電ストレスによって積層欠陥を成長させた後の逆方向特性は、図２１および図２３に示したようにＪＢＳダイオードにおいてはリーク電流が増加するが、ｐｎダイオードにおいてはリーク電流がほとんど変化しなかった。これは、以下に示す理由による。
【００３４】
ＪＢＳダイオードにおける逆方向リーク電流は、ｎショットキー界面におけるトンネル電流が主成分である。図２４に示したように積層欠陥は４Ｈ−ＳｉＣの伝導帯端の０．２ｅＶ下にエネルギー準位を形成する（非特許文献２参照）ため、積層欠陥がｎショットキー界面近傍まで拡張すると、ショットキー障壁の低下や積層欠陥を経由したトンネルによってリーク電流が増加する。ショットキー界面におけるトンネル確率は、ショットキー障壁高さをφ、電界強度をＦ、電子質量をｍ、プランク定数をｈ、電子エネルギーをＥとすると、下記のようになる。
【００３５】
【数１】
0006037664.tif 000002
【００３６】
ショットキー界面近傍の積層欠陥によるショットキー障壁の低下を考慮してリーク電流を計算すると、電界強度が１．５ＭＶ／ｃｍのとき図２６のようになり、欠陥面積が微小だったとしても、リーク電流が非常に大きくなることがわかる。このように局所的にリーク電流が大きい場所が存在することは電界集中を引き起こし、ダイオードの信頼性を低下させる。
【００３７】
オン電圧の増加は、積層欠陥部分の抵抗が高くなったとして説明することができ、積層欠陥の面積が小さければ無視できるのに対して、逆方向リーク電流については、図２６に示すように、積層欠陥の面積が小さくても影響が大きい。
【００３８】
ＪＢＳダイオードにおいて積層欠陥が成長すると逆方向リーク電流が増加するのに対して、ｐｎダイオードにおいては、逆方向電圧印加時にｐｎ接合が最大電界となるが、４Ｈ−ＳｉＣのバンドギャップが３．２６ｅＶと大きいため、図２５に示すように積層欠陥のエネルギー準位と、価電子帯端の間のエネルギー差も大きく、積層欠陥を経由したトンネル電流がほとんど流れず、リーク電流はほとんど変化しない。
【００３９】
以上のことにより、通電劣化による信頼性低下を回避するには、積層欠陥がｎショットキー界面近傍まで拡張しない構造とすればよい。順方向導通状態において、ｐ領域から注入された正孔は、電子と再結合するため注入箇所から離れるほど減少していき、拡散長程度まで拡がる。このため、正孔注入が起こるｐ領域と、ｎショットキー界面との間隔が正孔の拡散長より広ければ、積層欠陥がｎショットキー界面近傍まで拡張する確率を低減することができる。
【００４０】
拡散長は、拡散係数をＤとライフタイムをτとすると、下記のようになる。
【００４１】
【数２】
0006037664.tif 000003
【００４２】
従って、不純物濃度および温度に依存するが、４Ｈ−ＳｉＣのエピタキシャル層の場合、正孔の拡散長は１０μｍ程度であり（非特許文献１参照）、３ｋＶ級ダイオードの場合は７μｍとなる。また、不純物イオン注入をした領域には再結合中心が導入されるので、ライフタイムはイオン注入によって低減する。
【００４３】
次に、本発明者によって見出されたＪＢＳダイオードにおけるｐ領域の効果（ＪＢＳダイオードを高サージ耐量とするための方法）について説明する。
【００４４】
ＪＢＳダイオードでは、アノード電極とカソード電極との間の電圧（順方向電圧）を上げていくと、１Ｖ程度でｎショットキー領域に電流が流れ始める。アノード電極とオーミック接触しているｐ領域がないＪＢＳダイオードの場合、電流が大きくなると、自己発熱で温度が上昇し、抵抗が増大する。このため、流せる電流には上限があり、それ以上の電流を流そうとすると、アノード電極とカソード電極との間の電圧（順方向電圧）が大きくなって、いずれ破壊に至る。一方、アノード電極とオーミック接触しているｐ領域があるＪＢＳダイオードの場合、ｐ領域とドリフト層との接合間に高い電圧が印加されると、ｐ領域からドリフト層に正孔が注入されて伝導度変調が起きる。これによって抵抗が下がり、より大きな電流を流すことができる。すなわち、サージ耐量を増大させることができる。
【００４５】
次に、以上のような発明者による検討結果に基づき、炭化珪素基板にＪＢＳダイオードを設けた半導体装置の具体的な構造の一例について図１〜図４を参照して説明する。
【００４６】
図１は、本実施の形態１のＪＢＳダイオードチップの全体平面図、図２は図１のＩ−Ｉ線の断面図、図３は図１のＩＩ−ＩＩ線の断面図である。なお、図１では図面を見易くするためにアノード電極の下層のＪＢＳダイオードチップの表面を透かして見せている。また、図１は平面図であるが図面を見易くするためにハッチングを付している。
【００４７】
ＪＢＳダイオードチップ（半導体装置）を構成するｎ＋基板１は、例えばｎ＋型の炭化珪素からなり、その表面上には、例えばｎ−型の炭化珪素からなるｎ−ドリフト層（半導体層）２がエピタキシャル法等によって形成されている。ｎ−ドリフト層２の不純物濃度は、ｎ＋基板１の不純物濃度よりも低く、例えば２×１０１５ｃｍ−３程度、ｎ−ドリフト層２の厚さは、例えば３０μｍ程度である。
【００４８】
このｎ−ドリフト層２の表面（ｎ＋基板１と接する面とは反対側の面）側のアクティブ領域（活性領域）には、例えばｐ型の炭化珪素からなる、複数の第１ｐ領域（第１領域）３と複数の第２ｐ領域（第２領域）４とが互いに離間した状態で形成されている。
【００４９】
第１ｐ領域３および第２ｐ領域４は、図１に示すように、例えばストライプ状に配置されている。すなわち、第１ｐ領域３および第２ｐ領域４は、例えば一方向（図１の上下方向）に延在する平面線状に形成されており、その延在方向に交差する幅方向（図１の左右方向）に沿って並んで配置されている。この第１ｐ領域３および第２ｐ領域４は、上記幅方向に沿って予め決められた単位の構造が繰り返されて配置されるが、その繰り返しの単位の構造は図１に示したものに限定されるものではなく種々変更可能である。
【００５０】
各第１ｐ領域３のｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０２０ｃｍ−３程度、第１ｐ領域３の深さ（ｎ−ドリフト層２の表面からの深さ）は、例えば０．３〜１．０μｍである。また、第２ｐ領域４のｎ−ドリフト層２の表面に露出する部分の不純物濃度は、第１ｐ領域３の不純物濃度よりも低く、例えば１×１０１９ｃｍ−３以下、第２ｐ領域４の深さ（ｎ−ドリフト層２の表面からの深さ）は、第１ｐ領域３と同程度であり、例えば０．３〜１．０μｍである。
【００５１】
また、互いに隣接する第２ｐ領域４，４の隣接間には、ｎ−ドリフト層２の一部分で構成される第１ｎ−領域（第３領域）２ａが配置されている。また、各第１ｐ領域３の幅方向の両側において、第１ｐ領域３と第２ｐ領域４との隣接間には、ｎ−ドリフト層２の一部分で構成される第２ｎ−領域（第４領域）２ｂが配置されている。
【００５２】
このようなｎ−ドリフト層２の表面側においてアクティブ領域の外周の終端領域には、図１および図３に示すように、ガードリング（第５領域）５ａと、その外周に、例えば２重に配置されたフローティングガードリング６，６とが形成されている。
【００５３】
内側のガードリング５ａは、例えば、ｐ型の炭化珪素からなり、アクティブ領域を取り囲むように平面無端枠状に形成されている。ガードリング５ａにおいてｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０１９ｃｍ−３以下であり、ガードリング５ａの深さ（ｎ−ドリフト層２の表面からの深さ）は、例えば０．５〜２．０μｍ程度である。また、ガードリング５ａの平面幅は、製造プロセスにおける合わせずれを考慮して、上記した第１ｐ領域３および第２ｐ領域４の各々の平面幅よりも広く、例えば２０μｍ以上の幅で形成されている。また、ガードリング５ａは、第１ｐ領域３とは分離（絶縁）されているが、第２ｐ領域４とは第２ｐ領域４の長手方向両端部分を通じて直接接続されている。このため、ガードリング５ａを第２ｐ領域４と同時に形成しても良い。
【００５４】
外側の各フローティングガードリング６，６は、例えばｐ型の炭化珪素からなり、ガードリング５ａを取り囲むように平面無端枠状に形成されている。各フローティングガードリング６，６は、互いに分離（絶縁）されているとともに、ガードリング５ａとも分離（絶縁）されている。フローティングガードリング６においてｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０１９ｃｍ−３以下であり、フローティングガードリング６の深さ（ｎ−ドリフト層２の表面からの深さ）は、例えば０．５〜２．０μｍ程度である。このフローティングガードリング６は、第２ｐ領域４やガードリング５ａと同時に形成しても良い。
【００５５】
このようなｎ−ドリフト層２の表面上においてアクティブ領域には、図２および図３に示すように、絶縁膜９ａが形成されている。絶縁膜９ａは、例えば熱酸化膜または堆積酸化膜からなり、その厚さは、例えば０．５〜１．０μｍ程度である。
【００５６】
また、ｎ−ドリフト層２の表面上において終端領域には、絶縁膜９ｂおよびパッシベーション膜１０が下層から順に形成されている。絶縁膜９ｂは、例えば熱酸化膜または堆積酸化膜からなり、上記した絶縁膜９ａと同時に形成しても良い。絶縁膜９ｂとパッシベーション膜１０との合計の厚さは、例えば５μｍ程度である。
【００５７】
このような絶縁膜９ａ，９ｂ上には、アノード電極１１が形成されている。アノード電極１１は、例えばニッケル（Ｎｉ）からなり、絶縁膜９ａ，９ｂに形成された孔１２を通じて、第１ｐ領域３にオーミック接触し、かつ、第１ｎ−領域２ａ、第２ｐ領域４およびガードリング５ａにショットキー接触した状態でそれぞれの領域に電気的に接続されている。
【００５８】
一方、ＪＢＳダイオードチップのｎ＋基板１の裏面（ｎ−ドリフト層２と接する面とは反対側の面）には、カソード電極１３が形成されている。カソード電極１３は、例えばＮｉまたはチタン（Ｔｉ）により形成されている。
【００５９】
このような本実施の形態１のＪＢＳダイオードチップにおいては、第２ｎ−領域２ｂの表面が上記した絶縁膜９ａによって覆われており、アノード電極１１と第２ｎ−領域２ｂとは絶縁膜９ａにより分離（絶縁）されている。したがって、アノード電極１１が第２ｎ−領域２ｂに接触することがなく、この第２ｎ−領域２ｂ表面部分にショットキー接触部分が形成されることはない。
【００６０】
また、上記したようにアノード電極１１がオーミック接触する第１ｐ領域３と、アノード電極１１がショットキー接触する第１ｎ−領域２ａとの間には、アノード電極１１がショットキー接触する第２ｐ領域４と、第２ｎ−領域２ｂとが配置されている。これにより、アノード電極１１がオーミック接触する第１ｐ領域３と、アノード電極１１がショットキー接触する第１ｎ−領域２ａとの間隔ＬＡ（図２参照）が充分に確保されている。そして、この間隔ＬＡが、正孔の拡散長（すなわち、上記数２に示した（Ｄτ）１／２）よりも広く形成されている。具体的には、間隔ＬＡが、例えば７μｍ以上とされている。このような構成により、第１ｐ領域３から注入される正孔がｎショットキー界面まで到達しないので、積層欠陥拡張によるリーク電流の増大を抑制または防止することができる。
【００６１】
次に、図４は本実施の形態１のＪＢＳダイオードチップの回路図を示している。
【００６２】
図４の左のショットキーバリアダイオードＳＤｎは、アノード電極１１とカソード電極１３との間に順方向に接続されている。このショットキーバリアダイオードＳＤｎは、アノード電極１１と上記した第１ｎ−領域２ａとの接触部に形成される。
【００６３】
図４の中央のｐｎダイオードＤ１は、ショットキーバリアダイオードＳＤｎと並列にアノード電極１１とカソード電極１３との間に順方向に接続されている。このｐｎダイオードＤ１は、上記した第１ｐ領域３とｎ−ドリフト層２との接合部に形成される。
【００６４】
図４の右側のｐｎダイオードＤ２は、ショットキーバリアダイオードＳＤｎと並列にアノード電極１１とカソード電極１３との間に順方向に接続されている。このｐｎダイオードＤ２は、上記した第２ｐ領域４とｎ−ドリフト層２との接合部に形成される。
【００６５】
また、図４の右側のショットキーバリアダイオードＳＤｐは、ショットキーバリアダイオードＳＤｎと並列にアノード電極１１とカソード電極１３との間に逆方向に接続されている。このショットキーバリアダイオードＳＤｐは、アノード電極１１と上記した第２ｐ領域４との接触部に形成される。
【００６６】
次に、本実施の形態１のＪＢＳダイオードチップの動作について図２および図４を参照して説明する。
【００６７】
アノード電極１１に正の電圧が印加される順方向導通状態においては、アノード電極１１からショットキー接触した第１ｎ−領域２ａを通ってｎ−ドリフト層２へ電流が流れ、ショットキーバリアダイオードとして動作する。通常動作時より大きなサージ電流が瞬間的に流れる際に、アノード電極１１の電位が高くなり、第１ｐ領域３とｎ−ドリフト層２との接合間に大きな電圧が印加されても、第１ｐ領域３からｎ−ドリフト層２に正孔が注入されて伝導度変調が起きるので、大きなサージ電流を吸収することができる。このため、サージ耐圧を確保できる。また、このとき、アノード電極１１の電位が高くなっても、第２ｐ領域４とｎ−ドリフト層２との接合間には大きな電圧が印加されず、第２ｐ領域４からｎ−ドリフト層２へは正孔は注入されない。また、第１ｐ領域３と第２ｐ領域４とは分離（絶縁）されているので、第１ｐ領域３を介して第２ｐ領域４からｎ−ドリフト層２に正孔が注入されることもない。このため、炭化珪素特有の通電劣化現象を抑制または防止できる。
【００６８】
一方、カソード電極１３に正の電圧が印加されるブロッキング状態においては、第１ｐ領域３および第２ｐ領域４から広がる空乏層が、アノード電極１１と第１ｎ−領域２ａとの間のショットキー接触界面にかかる電界を緩和して逆方向リーク電流を低減することができる。
【００６９】
次に、本実施の形態１のＪＢＳダイオードチップのガードリング５ａの動作について説明する。
【００７０】
上記のようにガードリング５ａは、幅広に形成されているため、ガードリング５ａとアノード電極１１とがオーミック接触している場合、アノード電極１１に正の電圧が印加されると、ガードリング５ａとｎ−ドリフト層２との接合間には、第１ｐ領域３とｎ−ドリフト層２との接合間よりも大きな電圧が印加される。この場合、第１ｐ領域３から正孔が注入されるよりも早く、ガードリング５ａからｎ−ドリフト層２に正孔が注入されうる。また、ガードリング５ａとアノード電極１１とがショットキー接触している場合、ガードリング５ａと第１ｐ領域３とが接続していると、第１ｐ領域３を経由して、ガードリング５ａからｎ−ドリフト層２に正孔が注入されうる。このため、これらの構造の場合、ＪＢＳダイオードチップの終端領域において通電劣化現象が生じる場合がある。
【００７１】
これに対して、本実施の形態１におけるＪＢＳダイオードチップにおいては、ガードリング５ａはアノード電極１１とショットキー接触されており、かつ、第１ｐ領域３とは接続されていないので、ガードリング５ａからｎ−ドリフト層２に正孔が注入されることがなく、終端領域における通電劣化現象を抑制または防止することができる。
【００７２】
次に、本発明の実施の形態１のＪＢＳダイオードの製造方法の一例について図１〜図８を参照して説明する。なお、図５〜図８は、図２に該当する部分の製造工程中の断面図である。
【００７３】
まず、図５に示すように、炭化珪素からなるｎ＋基板１の表面上にｎ−ドリフト層２が積層された基体を準備する。ｎ−ドリフト層２は、例えばエピタキシャル成長法により形成され、その不純物濃度は、例えば２×１０１５ｃｍ−３程度、その厚さは、例えば３０μｍ程度である。
【００７４】
続いて、ｎ−ドリフト層２の表面上にイオン注入用のマスク材１５Ａを塗布した後、マスク材１５Ａをパターニングする。その後、矢印に示すように、例えばアルミニウム（Ａｌ）のようなｐ型不純物をｎ−ドリフト層２にイオン注入して、複数の第２ｐ領域４（図１および図２参照）を形成する。第２ｐ領域４のｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０１９ｃｍ−３程度、第２ｐ領域４の深さは、例えば０．３〜１．０μｍ程度である。
【００７５】
この時、同じマスク材１５Ａを用いて、終端領域のｎ−ドリフト層２にもｐ型不純物をイオン注入し、ガードリング５ａおよびフローティングガードリング６，６（図１および図３参照）を形成する。ガードリング５ａおよびフローティングガードリング６，６は、マスク材１５Ａとは別のイオン注入用のマスク材を用いて形成しても良い。
【００７６】
次いで、マスク材１５Ａを除去した後、図６に示すように、ｎ−ドリフト層２の表面上にイオン注入用のマスク材１５Ｂを塗布し、これをパターニングする。このとき、マスク材１５Ｂの開口部が第２ｐ領域４にかからないようにマスク材１５Ｂをパターニングする。
【００７７】
続いて、例えばＡｌのようなｐ型不純物をｎ−ドリフト層２にイオン注入して第１ｐ領域３（図１および図２参照）を形成する。この第１ｐ領域３のｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０２０ｃｍ−３以下、第１ｐ領域３の深さは、例えば０．３〜１．０μｍ程度である。
【００７８】
また、第１ｐ領域３の幅は、通常動作時に第１ｐ領域３からｎ−ドリフト層２へ多量の正孔が注入されないように、ｎ−ドリフト層２の不純物濃度、第１ｐ領域３の深さ、およびアノード電極１１とショットキー接触する第３ｎ領域２ａとの面積割合などにより設計されるが、例えば１０μｍ以下が望ましい。
【００７９】
次いで、マスク材１５Ｂを除去した後、例えば１７００℃の温度でｎ＋基板１およびｎ−ドリフト層２に対して熱処理を施してイオン注入されたＡｌを活性化することにより、図７に示すように、ｎ−ドリフト層２の表面側に、第１ｐ領域３、第２ｐ領域４、第１ｎ−領域２ａおよび第２ｎ−領域２ｂを形成する。
【００８０】
続いて、図８に示すように、ｎ−ドリフト層２の表面（第１ｐ領域３、第２ｐ領域４、第１ｎ−領域２ａおよび第２ｎ−領域２ｂ）を覆うように絶縁膜９ａを形成する。絶縁膜９ａは、例えば熱酸化膜や堆積酸化膜である。このとき、パッシベーション膜１０（図３参照）を同時に形成しても良い。その後、図２に示したように、ｎ＋基板１の裏面上に、例えばＮｉまたはＴｉからなるカソード電極１３を形成する。
【００８１】
次いで、図２に示したように、第１ｐ領域３、第２ｐ領域４および第１ｎ−領域２ａの表面側一部が露出されるような孔１２を絶縁膜９ａに形成する。このとき、第１ｐ領域３に隣接するｎ−ドリフト層２の表面の第２ｎ−領域２ｂ上は絶縁膜９ａで覆われるように絶縁膜９ａを加工する。
【００８２】
続いて、ｎ−ドリフト層２上に、例えばＮｉからなる金属膜を堆積した後、これを加工することにより、孔１２を通じて第１ｐ領域３、第２ｐ領域４および第１ｎ−領域２ａに接触するようにアノード電極１１を形成する。第１ｐ領域３の不純物濃度を高濃度（例えば１×１０２０ｃｍ−３程度）としたため、第１ｐ領域３はアノード電極１１とオーミック接触する。一方、第２ｐ領域４の不純物濃度を低濃度（例えば１×１０１９ｃｍ−３以下）としたため、第２ｐ領域４はアノード電極１１とショットキー接触する。また、第１ｎ−領域２ａの不純物濃度も低濃度（例えば２×１０１５ｃｍ−３程度）なので、第１ｎ−領域２ａはアノード電極１１とショットキー接触する。
【００８３】
その後、図３に示したように、パッシベーション膜１０を形成することにより、本実施の形態１によるＪＢＳダイオードチップが略完成する。
【００８４】
本実施の形態１によれば、以下の効果を得ることができる。
【００８５】
本実施の形態１のＪＢＳダイオードチップにおいては、通電ストレスにより積層欠陥が拡張しても、積層欠陥がｎショットキー界面近傍まで到達することを防ぐことができ、ブロッキング状態における逆方向リーク電流の増加を防止することができる。
【００８６】
また、本実施の形態１のＪＢＳダイオードチップにおいては、アノード電極１１とオーミック接触する第１ｐ領域３が大きなサージ電流を吸収するので、高いサージ耐量を得ることができる。
【００８７】
これらのことから、本実施の形態１のＪＢＳダイオードチップにおいては、サージ耐量を低下させることなく、通電劣化現象を抑制または防止することができる。
【００８８】
（実施の形態２）
本実施の形態２のＪＢＳダイオードチップについて図９を参照して具体的に説明する。
【００８９】
図９は、本実施の形態２のＪＢＳダイオードチップのアクティブ領域の図２と同一箇所の要部断面図である。
【００９０】
本実施の形態２においては、ｎ−ドリフト層２の表面側に、ｎ−ドリフト層２よりも不純物濃度の高いｎ型の半導体層（第８領域）２０が形成されている。この半導体層２０は、電流拡散層としての機能を備えている。半導体層２０に含有されている不純物は、例えば窒素（Ｎ）であり、その不純物濃度は、例えば１×１０１６ｃｍ−３程度である。
【００９１】
この場合、互いに隣接する第２ｐ領域４，４の隣接間には、ｎ型の半導体層２０の一部分で構成される第１ｎ領域（第３領域）２０ａが配置されている。また、各第１ｐ領域３の幅方向の両側において、第１ｐ領域３と第２ｐ領域４との隣接間には、ｎ型の半導体層２０の一部分で構成される第２ｎ領域（第４領域）２０ｂが配置されている。そして、第１ｐ領域３、第２ｐ領域４、第１ｎ領域２０ａおよび第２ｎ領域２０ｂは、半導体層２０に内包されるように形成されている。
【００９２】
この場合、アノード電極１１は、第１ｎ領域２０ａとショットキー接触した状態で電気的に接続されている。また、第２ｎ領域２０ｂの表面は、絶縁膜９ａによって覆われており、アノード電極１１と第２ｎ領域２０ｂとは絶縁膜９ａにより分離（絶縁）されている。この場合もアノード電極１１がオーミック接触する第１ｐ領域３と、アノード電極１１がショットキー接触する第１ｎ領域２０ａとの間に、第２ｐ領域４と、第２ｎ領域２０ｂとが配置されている。これにより、第１ｐ領域３と第１ｎ領域２０ａとの間隔ＬＡ（図９参照）が充分に確保されている。そして、この間隔ＬＡが、正孔の拡散長（上記数２参照）よりも広く形成されている。具体的には、間隔ＬＡが、例えば７μｍ以上とされている。したがって、本実施の形態２においても第１ｐ領域３から注入される正孔がｎショットキー界面まで到達しないので、積層欠陥拡張によるリーク電流の増大を抑制または防止することができる。
【００９３】
また、前記実施の形態１においては、アノード電極１１とショットキー接触する第１ｎ−領域２ａ（図２参照）の表面面積が小さいのでオン抵抗の増加が懸念される。これに対して本実施の形態２においては、第１ｎ領域２０ａがｎ−ドリフト層２よりも不純物濃度が高いｎ型の半導体層２０で形成されていることにより、オン抵抗を低減できる。さらに、第１ｐ領域３および第２ｐ領域４も半導体層２０内に設けたことにより、順方向通電時に電流を第１ｐ領域３および第２ｐ領域４の下部へ効率よく広がるように流すことができるので、オン抵抗をさらに低減することができる。
【００９４】
ただし、第１ｐ領域３の下部は半導体層２０下部のｎ−ドリフト層２まで達していても良い。この場合、第１ｐ領域３からｎ−ドリフト層２への正孔の注入効率が上がる。また、順方向通電時に電流を第２ｐ領域４の下部へ効率よく拡げることができ、オン抵抗を低減することができる。
【００９５】
（実施の形態３）
本実施の形態３のＪＢＳダイオードチップについて図１０および図１１を参照して具体的に説明する。
【００９６】
図１０は、本実施の形態３のＪＢＳダイオードチップの全体平面図、図１１は図１０のIII−III線の断面図である。なお、図１０では図１と同様にアノード電極の下層のＪＢＳダイオードチップの表面を透かして見せている。また、図１０は平面図であるが図１と同様にハッチングを付している。
【００９７】
本実施の形態３のＪＢＳダイオードチップのアクティブ領域の基本的な構造は、前記実施の形態１と同様である。また、前記実施の形態２と同様にｎ−ドリフト層２にｎ型の半導体層２０を設けても良い。
【００９８】
本実施の形態３のＪＢＳダイオードチップにおいては、アクティブ領域の外周に平面無端枠状の第２ｐ領域（第２領域）４ａが形成されており、アクティブ領域内に配置された複数の平面線状の第２ｐ領域４がその長手方向両端部を通じて平面枠状の第２ｐ領域４ａに電気的に接続されている。
【００９９】
この第２ｐ領域４ａの平面幅、不純物の種類および濃度は、アクティブ領域内の第２ｐ領域４と同じである。そして、アノード電極１１は、第２ｐ領域４ａにショットキー接触した状態で電気的に接続されている。
【０１００】
この平面枠状の第２ｐ領域４ａの外周にはガードリング（第６領域）５ｂが配置されている。このガードリング５ｂは、例えば、ｐ型の炭化珪素からなり、第２ｐ領域４ａを取り囲むように平面無端枠状に形成されている。
【０１０１】
このガードリング５ｂのｎ−ドリフト層２の表面に露出する部分の不純物濃度は、前記実施の形態１で説明したガードリング５ａの不純物濃度よりも高く、例えば１×１０２０ｃｍ−３程度である。このため、アノード電極１１は、ガードリング５ｂにオーミック接触した状態で電気的に接続されている。
【０１０２】
また、ガードリング５ｂの深さ（ｎ−ドリフト層２の表面からの深さ）は、例えば０．５〜２．０μｍである。この場合、ガードリング５ｂは第１ｐ領域３と同時に形成してもよい。さらに、ガードリング５ｂの平面幅は、製造上の合わせずれを考慮して、第１ｐ領域３および第２ｐ領域４の各々の平面幅よりも広く、例えば２０μｍ以上とされている。
【０１０３】
このような第２ｐ領域４ａとガードリング５ｂとの間には、ｎ−ドリフト層２の一部分で構成される第３ｎ−領域（第７領域）２ｃが配置されており、ガードリング５ｂと第２ｐ領域４，４ａとが分離（絶縁）されている。また、第３ｎ−領域２ｃの表面は絶縁膜９ａによって覆われており、第３ｎ−領域２ｃとアノード電極１１とは分離（絶縁）されている。
【０１０４】
このような本実施の形態３のＪＢＳダイオードにおいては、アノード電極１１がオーミック接触するガードリング５ｂと、アノード電極１１がショットキー接触する第１ｎ−領域２ａとの間に、第２ｐ領域４ａと、第３ｎ領域２ｃとが配置されている。これにより、ガードリング５ｂと第１ｎ−領域２ａとの間隔ＬＢ（図１０参照）が充分に確保されている。そして、この間隔ＬＢが、正孔の拡散長（上記数２参照）よりも広く形成されている。具体的には、間隔ＬＢが、例えば７μｍ以上とされている。したがって、本実施の形態３においては、第１ｐ領域３およびガードリング５ｂから注入される正孔がｎショットキー界面まで到達しないので、積層欠陥拡張によるリーク電流の増大を抑制または防止することができる。
【０１０５】
このような本実施の形態３によれば、前記した実施の形態１，２の効果に加えて、以下の効果を得ることができる。
【０１０６】
すなわち、通常、ガードリング５ｂは上記のように幅広に形成されるため、ガードリング５ｂとアノード電極１１とがオーミック接触している場合、アノード電極１１に正の電圧が印加されると、ガードリング５ｂとｎ−ドリフト層２との接合間には、第１ｐ領域３とｎ−ドリフト層２との接合間よりも大きな電圧が印加される。このため、第１ｐ領域３から正孔が注入されるよりも早く、ガードリング５ｂからｎ−ドリフト層２に正孔が注入される。これにより、本実施の形態３においては、サージ耐量の高いＪＢＳダイオードチップを得ることができる。
【０１０７】
（実施の形態４）
本実施の形態４のＪＢＳダイオードチップについて図１２および図１３を参照して具体的に説明する。
【０１０８】
図１２は本実施の形態４のＪＢＳダイオードチップのアクティブ領域の要部平面図、図１３は図１２のＩＶ−ＩＶ線の断面図である。
【０１０９】
なお、ＪＢＳダイオードチップの全体平面図は図１や図１０で説明したものと同じであり、図１３は図１のＩ−Ｉ線に該当する箇所の断面を示している。また、図１２では図１と同様にアノード電極の下層のＪＢＳダイオードチップの表面部分を透かして見せている。また、図１２は平面図であるが図１と同様にハッチングを付している。
【０１１０】
本実施の形態４のＪＢＳダイオードチップにおいては、第１ｐ領域３に隣接するｎ−ドリフト層２の表面に、例えば複数のホール結合中心部が存在する第３ｎ領域（第４領域）２１が形成されている。この第３ｎ領域２１は、第１ｐ領域３の平面外周を取り囲むように設けられている。
【０１１１】
この第３ｎ領域２１は、イオン注入法等によって形成されており、その不純物は、例えば窒素（Ｎ）であり、その不純物濃度は、例えば５×１０１６ｃｍ−３程度である。また、第３ｎ領域２１の深さ（ｎ−ドリフト層２の表面からの深さ）は、例えば０．５〜１．０μｍである。第１ｐ領域３と第２ｐ領域４で挟まれた第３ｎ領域２１の幅は、第１ｐ領域３および第２ｐ領域４の各々から第３ｎ領域２１に拡がる空乏層幅の和より短い。
【０１１２】
この第３ｎ領域２１は、イオン注入法によって形成されているので、第３ｎ領域２１における正孔のライフタイムは短く、第１ｐ領域３からｎ−ドリフト層２に注入された正孔は第３ｎ領域２１内で電子との再結合により消滅し、第３ｎ領域２１のショットキー界面まで到達しない。そのため、積層欠陥拡張によるリーク電流の増大を防ぐことができる。
【０１１３】
アノード電極１１は、ｎ−ドリフト層２の第１ｎ−領域２ａ、第２ｐ領域４および第３ｎ領域２１にショットキー接触し、かつ第１ｐ領域３にオーミック接触している。この第１ｐ領域３と第２ｐ領域４とは、それらの幅方向に沿って予め決められた単位の構造が繰り返し配置されるが、その繰り返しの単位の構造は図１２および図１３に示したものに限定されるものではない。
【０１１４】
ｎ−ドリフト層２の不純物濃度は、例えば２×１０１５ｃｍ−３程度、第１ｐ領域３のｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０２０ｃｍ−３程度、第２領域４のｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０１９ｃｍ−３以下である。また、ｎ−ドリフト層２の厚さは、例えば３０μｍ程度、第１ｐ領域３および第２ｐ領域４の深さ（ｎ−ドリフト層２の表面からの深さ）は、例えば０．５〜１．０μｍである。
【０１１５】
このような本実施の形態４のＪＢＳダイオードチップにおいても、アノード電極１１がオーミック接触する第１ｐ領域３と、アノード電極１１がショットキー接触する第１ｎ−領域（第３領域）２ａとの間に、アノード電極１１がショットキー接触する第２ｐ領域４と第３ｎ領域２１とが配置されている。これにより、第１ｐ領域３と第１ｎ−領域２ａとの間隔ＬＡ（図１３参照）が充分に確保されている。そして、第１ｐ領域３と、第１ｎ−領域２ａとの間隔ＬＡが、正孔の拡散長（上記数２に示した（Ｄτ）１／２参照）よりも広く形成されている。具体的には、間隔ＬＡが、例えば７μｍ以上とされている。これにより、第１ｐ領域３から注入される正孔がｎショットキー界面まで到達しないので、積層欠陥拡張によるリーク電流の増大を抑制または防止することができる。
【０１１６】
なお、本実施の形態４においても前記実施の形態２と同様にｎ−ドリフト層２にｎ型の半導体層２０を設けても良い。また、ＪＢＳダイオードチップの外周のガードリング５ａ，５ｂやフローティングガードリング６に関する構造は、前記実施の形態１，３で説明したのと同じである。
【０１１７】
次に、本発明の実施の形態４のＪＢＳダイオードチップの製造方法の一例について図１２〜図１７を参照して説明する。なお、図１４〜図１７は、図１３に該当する部分の製造工程中の断面図である。
【０１１８】
まず、図１４に示すように、前記実施の形態１と同様に、炭化珪素からなるｎ＋基板１の表面上にｎ−ドリフト層２が積層された基体を準備する。
【０１１９】
続いて、ｎ−ドリフト層２の表面上にイオン注入用のマスク材１５Ｃを塗布した後、そのマスク材１５Ｃをパターニングする。その後、矢印で示すように、例えば窒素（Ｎ）のようなｎ型不純物をｎ−ドリフト層２にイオン注入して、第３ｎ領域２１（図１２および図１３参照）を形成する。第３ｎ領域２１の不純物濃度は、例えば５×１０１６ｃｍ−３程度、第３ｎ領域２１の深さは、例えば０．５〜１．０μｍ程度である。
【０１２０】
続いて、マスク材１５Ｃを除去した後、図１５に示すように、ｎ−ドリフト層２の表面上にイオン注入用のマスク材１５Ａを塗布した後、マスク材１５Ａをパターニングする。その後、矢印で示すように、例えばＡｌのようなｐ型不純物をｎ−ドリフト層２にイオン注入して、第２ｐ領域４（図１２および図１３参照）を形成する。第２ｐ領域４のｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０１９ｃｍ−３程度以下、第２ｐ領域４の深さは、例えば０．５〜１．０μｍ程度である。
【０１２１】
次いで、マスク材１５Ａを除去した後、図１６に示すように、ｎ−ドリフト層２の表面上にイオン注入用のマスク材１５Ｂを塗布し、これをパターニングする。このとき、マスク材１５Ｂの開口部が第２ｐ領域４にかからないようにマスク材１５Ｂをパターニングする。
【０１２２】
続いて、例えばＡｌのようなｐ型不純物をｎ−ドリフト層２にイオン注入して第１ｐ領域３（図１２および図１３参照）を形成する。この第１ｐ領域３のｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０２０ｃｍ−３程度、第１ｐ領域３の深さは、例えば０．５〜１．０μｍ程度である。
【０１２３】
また、第１ｐ領域３の幅は、通常動作時に第１ｐ領域３からｎ−ドリフト層２へ多量の正孔が注入されないように、ｎ−ドリフト層２の不純物濃度、第１ｐ領域３の深さ、およびアノード電極１１とショットキー接触する第１ｎ−領域２ａとの面積割合などにより設計されるが、例えば１０μｍ以下が望ましい。
【０１２４】
また、ブロッキング動作時の第３ｎ領域２１の表面のショットキー界面におけるリーク電流を低減するため、第１ｐ領域３と第２ｐ領域４で挟まれた第３ｎ領域２１の幅は、第１ｐ領域３および第２ｐ領域４の各々から第３ｎ領域２１に拡がる空乏層幅の和より短く、例えば１．０μｍ以下である。
【０１２５】
次いで、マスク材１５Ｂを除去した後、例えば１７００℃の温度でｎ＋基板１およびｎ−ドリフト層２に対して熱処理を施してイオン注入されたＮおよびＡｌを活性化することにより、図１７に示すように、ｎ−ドリフト層２の表面側に第１ｐ領域３、第２ｐ領域４、第１ｎ−領域２ａおよび第３ｎ領域２１を形成する。
【０１２６】
続いて、図１３に示したように、ｎ＋基板１の裏面上に、例えばＮｉまたはＴｉからなるカソード電極１３を形成する。
【０１２７】
次いで、ｎ−ドリフト層２上に、例えばＮｉからなる金属膜を堆積した後、これを加工することにより、第１ｐ領域３、第２ｐ領域４、第１ｎ−領域２ａおよび第３ｎ領域２１に接触するようにアノード電極１１を形成する。第１ｐ領域３の不純物濃度を高濃度（例えば１×１０２０ｃｍ−３程度）としたため、第１ｐ領域３はアノード電極１１とオーミック接触する。一方、第２ｐ領域４の不純物濃度を低濃度（例えば１×１０１９ｃｍ−３以下）としたため、第２ｐ領域４はアノード電極１１とショットキー接触する。また、第３ｎ領域２１の不純物濃度も低濃度（例えば５×１０１６ｃｍ−３程度）なので、第３ｎ領域２１はアノード電極１１とショットキー接触する。
【０１２８】
以上の製造工程により、本実施の形態４のＪＢＳダイオードチップが略完成する。
【０１２９】
本実施の形態４によれば、以下の効果を得ることができる。
【０１３０】
本実施の形態４のＪＢＳダイオードチップにおいては、通電ストレスにより積層欠陥が拡張しても、積層欠陥がｎショットキー界面近傍まで到達することを防ぐことができ、ブロッキング状態における逆方向リーク電流の増加を防止することができる。
【０１３１】
また、本実施の形態４のＪＢＳダイオードチップにおいては、アノード電極１１とオーミック接触する第１ｐ領域３が大きなサージ電流を吸収するので、高いサージ耐量を得ることができる。
【０１３２】
これらのことから、本実施の形態４のＪＢＳダイオードチップにおいては、サージ耐量を低下させることなく、通電劣化現象を抑制または防止することができる。
【０１３３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１３４】
前記実施の形態１〜４において、第１ｐ領域３を平面線状としたが、これに限定されるものではなく種々変更可能である。図１８は、第１ｐ領域３の平面形状の変形例を示したＪＢＳダイオードチップの全体平面図である。ここでは、複数の平面島状（四角形状）の第１ｐ領域３が一方向に沿って並んで配置されている。
【産業上の利用可能性】
【０１３５】
本発明は、炭化珪素からなる基板にダイオードを備える半導体装置およびその製造方法に適用することができる。
【符号の説明】
【０１３６】
１  ｎ＋基板
２  ｎ−ドリフト層
２ａ  第１ｎ−領域
２ｂ  第２ｎ−領域
２ｃ  第３ｎ−領域
３  第１ｐ領域
４，４ａ  第２ｐ領域
５ａ，５ｂ  ガードリング
６  フローティングガードリング
９ａ，９ｂ  絶縁膜
１０  パッシベーション膜
１１  アノード電極
１２  孔
１３  カソード電極
２０  半導体層
２０ａ  第１ｎ領域
２０ｂ  第２ｎ領域
２１  第３ｎ領域
【図１】
0006037664.tif 000004
【図２】
0006037664.tif 000005
【図３】
0006037664.tif 000006
【図４】
0006037664.tif 000007
【図５】
0006037664.tif 000008
【図６】
0006037664.tif 000009
【図７】
0006037664.tif 000010
【図８】
0006037664.tif 000011
【図９】
0006037664.tif 000012
【図１０】
0006037664.tif 000013
【図１１】
0006037664.tif 000014
【図１２】
0006037664.tif 000015
【図１３】
0006037664.tif 000016
【図１４】
0006037664.tif 000017
【図１５】
0006037664.tif 000018
【図１６】
0006037664.tif 000019
【図１７】
0006037664.tif 000020
【図１８】
0006037664.tif 000021
【図１９】
0006037664.tif 000022
【図２０】
0006037664.tif 000023
【図２１】
0006037664.tif 000024
【図２２】
0006037664.tif 000025
【図２３】
0006037664.tif 000026
【図２４】
0006037664.tif 000027
【図２５】
0006037664.tif 000028
【図２６】
0006037664.tif 000029