【事件の表示】
　特願２００３−２７４９８０「均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子」拒絶査定不服審判事件〔平成１６年　６月１７日出願公開，特開２００４−１７２５６９〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１５年７月１５日（パリ条約による優先権主張２００２年１１月１９日，大韓民国）の出願であって，平成１９年６月６日に手続補正がされ，平成２０年７月２８日付けで拒絶査定がされ，これに対して同年１１月４日に審判請求がされるとともに，同日に手続補正がされたものである。
　
第２　平成２０年１１月４日付けの手続補正（以下「本件補正」という。）の却下について
　
［補正却下の決定の結論］
　平成２０年１１月４日付の手続補正を却下する。
　
［理由］
１．本件補正の内容
　本件補正は，特許請求の範囲を補正するものであって，そのうち請求項１２については，本件補正の前後で，以下のとおりである。
　
〈補正前〉
「【請求項１２】
　薄膜トランジスタの半導体層内に多結晶シリコンに存在するプライマリ結晶粒境界が存在し，前記プライマリ結晶粒境界は上記半導体層のアクティブチャンネル領域内には存在しない薄膜トランジスタ。」
〈補正後〉
「【請求項１２】
　ゲート電極が少なくとも，ソース領域とドレイン領域との間の領域に対向する領域全体に配置する薄膜トランジスタであって，薄膜トランジスタの半導体層内に多結晶シリコンに存在するプライマリ結晶粒境界が存在し，前記プライマリ結晶粒境界は上記半導体層のソース領域とドレイン領域との間の前記領域内には存在しない薄膜トランジスタ。」
　
２．補正事項の整理
　上記の請求項１２についての補正を整理すると次のとおりとなる。
〈補正事項ａ〉
　補正前の請求項１２の「薄膜トランジスタ」について，補正後の請求項１２の冒頭に，「ゲート電極が少なくとも，ソース領域とドレイン領域との間の領域に対向する領域全体に配置する薄膜トランジスタであって，」との文言を追加する。
〈補正事項ｂ〉
　補正前の請求項１２の「アクティブチャネル領域」を，補正後の請求項１２の「ソース領域とドレイン領域との間の前記領域」と補正する。
　
３．補正の目的の適否及び新規事項の追加の有無についての検討
　上記〈補正事項ａ〉は，補正前の「薄膜トランジスタ」について，「ゲート電極」と「ソース領域とドレイン領域との間の領域に対向する領域」との位置関係について，より具体的に限定するものであるから，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。そして，「ゲート電極が少なくとも，ソース領域とドレイン領域との間の領域に対向する領域全体に配置する薄膜トランジスタ」とすることは，本願の願書に最初に添付した明細書又は図面（以下「当初明細書等」という。）に示されているから，〈補正事項ａ〉は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項に規定する要件を満たすものである。
　上記〈補正事項ｂ〉は，補正前の「アクティブチャネル領域」について，前記〈補正事項ａ〉で加入された「ソース領域とドレイン領域との間の領域」との記載を整合させるものであるから，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第４号に掲げる明りょうでない記載の釈明を目的とするものに該当する。そして，補正前の「アクティブチャネル領域」が「ソース領域とドレイン領域との間の領域」であることは，当初明細書等に示されているから，〈補正事項ｂ〉は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項に規定する要件を満たすものである。
　
　上記のとおり，本件補正は，特許請求の範囲の減縮を目的とするものを含むから，以下，本件補正後の特許請求の範囲に記載された発明が，特許出願の際独立して特許を受けることができるものか（平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項に規定する独立特許要件を満たすか）どうかを，補正後の請求項１２に係る発明について検討する。
　
４．独立特許要件についての検討
（１）本願補正発明
　本件補正後の請求項１２に係る発明は，本件補正後の特許請求の範囲の請求項１２に記載された事項により特定される，以下のとおりものである。（再掲。以下「本願補正発明」という。）
「【請求項１２】
　ゲート電極が少なくとも，ソース領域とドレイン領域との間の領域に対向する領域全体に配置する薄膜トランジスタであって，薄膜トランジスタの半導体層内に多結晶シリコンに存在するプライマリ結晶粒境界が存在し，前記プライマリ結晶粒境界は上記半導体層のソース領域とドレイン領域との間の前記領域内には存在しない薄膜トランジスタ。」
　
（２）刊行物に記載された発明
・国際公開第０１／９７２６６号
　原査定の拒絶の理由に引用され，本願優先日前に日本国内において頒布された刊行物である国際公開第０１／９７２６６号（以下「引用例」という。）には，図１〜４とともに以下の記載がある。（下線は当審において付加。以下同様。）
ア　技術分野
「　技術分野
　本発明は基板上に形成された結晶性半導体薄膜の品質を向上せしめ，且つ其の品質変動を最小にし得る技術に関する。取り分け此の技術を適応して，基板上に形成された結晶性半導体膜を半導体装置のチャンネル形成領域として活用している薄膜半導体装置の性能を著しく改善し，且つ半導体装置素子間の品質が均一と成り得る薄膜半導体装置の製造方法に関する。」（明細書１頁５〜１０行）
イ　背景技術
「　背景技術
　多結晶硅素薄膜トランジスタ（ｐ−Ｓｉ　ＴＦＴ）に代表される薄膜半導体装置を汎用ガラス基板を使用し得る６００℃程度以下の低温にて製造する場合，従来以下の如き製造方法が取られて居た。
まず基板上に半導体膜と成る非晶質硅素膜を５０ｎｍ程度の厚みに低圧化学気相堆積法（ＬＰＣＶＤ法）で堆積する。次に此の非晶質膜にＸｅＣｌエキシマレーザー（波長３０８ｎｍ）を照射して多結晶硅素膜（ｐ−Ｓｉ膜）とする
ゲート絶縁膜と成る酸化硅素膜を化学気相堆積法（ＣＶＤ法）や物理気相堆積法（ＰＶＤ法）にて形成する。次にタンタル等でゲート電極を作成して，金属（ゲート電極）−酸化膜（ゲート絶縁膜）−半導体（多結晶硅素膜）から成る電界効果トランジスタ（ＭＯＳ−ＦＥＴ）を構成させる
・・・
　加えて従来の薄膜半導体装置の製造方法に於いては完成した薄膜半導体装置の電気特性が大きくばらつくとの課題も認められた。従来のエキシマレーザー光照射では最大１μｍ程度の結晶粒が得られるものの，
結晶粒及び結晶粒界の位置制御は不可能で有った。それ故に薄膜半導体装置のチャネル形成領域に結晶粒界が含まれるかどうかは確率的事象と化して居た。チャネル形成領域に結晶粒界が含まれるか否かにより半導体装置の特性は大きく変動する。チャネル形成領域に存在する結晶粒界の数が多ければ半導体装置の電気特性は悪くなり，チャネル形成領域に存在する結晶粒界の数が少なければ半導体装置の電気特性は比較的良くなるからである
　そこで本発明は上述の諸事情を鑑み，
その目的とする所はチャネル形成領域に於ける結晶粒界の位置を制御し，以て窮めて優良なる薄膜半導体装置をばらつき無く安定的に製造する方法を提供する事に有る
ウ　本発明の概要
「　本発明の概要
　本発明は基板上に形成された半導体膜を半導体装置の活性領域（半導体装置活性領域）として用いて居る薄膜半導体装置の製造方法に関する。
半導体装置の活性領域とは電界効果トランジスタならばチャンネル形成領域と，チャンネル形成領域とソース領域との接合領域，及びチャンネル形成領域とドレイン領域との接合領域の三領域を示す
・・・
　本発明は上述の構成要件に基づき，完成した半導体装置活性領域の長さをＬ（μｍ）とした時に，局所加熱機構形成工程又は素子分離工程にて局所加熱機の長さＬＨＳ（μｍ）よりも半導体装置活性領域の長さＬ（μｍ）を短く（Ｌ＜ＬＨＳ）する事を特徴と成す。又，この際に半導体装置活性領域が長さ方向に関して局所加熱機構に含まれる様に，活性半導体膜を加工する乃至は局所加熱機構を形成する。局所加熱機の長さＬＨＳ（μｍ）は７μｍ程度以下（ＬＨＳ＜７μｍ）が好ましい。
半導体装置活性領域の長さと局所加熱機構の長さに関しては，半導体装置活性領域の長さＬ（μｍ）を局所加熱機の長さＬ
ＨＳ
（μｍ）の半分程度以下（Ｌ＜Ｌ
ＨＳ
／２）となる様に活性半導体膜又は局所加熱機構を加工形成し，更に半導体装置活性領域が長さを方向に関して局所加熱機構に完全に含まれ，且つ局所加熱機構の長さ方向に関する中心近傍を含まぬ様に活性半導体膜を加工するのが理想的である
エ　本発明の基礎原理
「　本発明の基礎原理
　
本発明は，後に半導体装置活性領域と化す活性半導体膜部位を局所加熱機構にて局所的に過熱した状態にて溶融結晶化させる事で此の部位に結晶を選択的に横成長させ（図１），横成長して出来上がった結晶粒を半導体装置活性領域として使用する物である（図２）。結晶粒の位置が自在に制御可能で有るが故，応じて結晶粒界の位置制御も可能と化し，以て半導体装置活性領域内にて結晶粒界が制御される（図３）
更に本発明の最善な方法では半導体装置活性領域内にて電流を横切る結晶粒界を消滅させることすら実現する（図４）。斯うして薄膜半導体装置の電気特性を著しく改善し，同時に基板上に形成された総ての薄膜半導体装置の電気特性を略同一として，その品質変動を最小とし得るのである
　　・・・
斯うして活性半導体膜は結晶粒が所望の位置（すなわち後に半導体活性領域となる部位）に制御成長され，その後活性半導体膜を所定の形状に加工して素子分離を図る（図２Ａ断面図，図２Ｂ平面図）。この際に半導体装置活性領域の幅Ｗを局所加熱機構の幅ＷＨＳよりも短くして，半導体装置活性領域が幅方向に関して完全に局所加熱機構内に包含される様に半導体装置活性領域を形成する。斯うした状態にてゲート電極の長さＬを局所加熱機構の長さＬＨＳと同じ若しくは其れよりも短くし，且つ半導体装置活性領域が長さ方向に関して局所加熱機構に包含される様に半導体装置活性領域を形成する（図３Ａ断面図，図３Ｂ平面図）。斯うする事で半導体装置活性領域内に，電流を横切る方向の結晶粒界を常に一つとする事が実現するのである。
結晶粒は局所加熱機構の辺の１μｍ程度外側から局所加熱機構の中心に向かって略一定の速度で成長するので，左右から成長した結晶粒同士は局所加熱機構の長さ方向に関する中心付近にて衝突する。即ち，電流を横切る方向の結晶粒界は常に局所加熱機構の長さ方向に関する中心付近に形成される。従って，半導体装置活性領域の長さＬ（μｍ）を局所加熱機の長さＬ
ＨＳ
（μｍ）の半分程度以下（Ｌ＜Ｌ
ＨＳ
／２）となる様に活性半導体膜又は局所加熱機構を加工形成し，更に半導体装置活性領域が長さを方向に関して局所加熱機構に完全に含まれ，且つ局所加熱機構の長さ方向に関する中心近傍を含まぬ様に活性半導体膜を加工すれば，半導体装置活性領域内で電流を横切る結晶粒界を消滅させる事が可能となる（図４Ａ断面図，図４Ｂ平面図）
オ　本発明の詳細な説明
「
半導体装置活性領域の長さと局所加熱機構の長さに関しては，半導体装置活性領域の長さＬ（μｍ）を局所加熱機の長さＬ
ＨＳ
（μｍ）の半分程度以下（Ｌ＜Ｌ
ＨＳ
／２）となる様に活性半導体膜又は局所加熱機構を加工形成し，更に半導体装置活性領域が長さを方向に関して局所加熱機構に完全に含まれ，且つ局所加熱機構の長さ方向に関する中心近傍を含まぬ様に活性半導体膜を加工するのが理想的である（図４Ａ断面図，図４Ｂ平面図）。前述の如く電流を横切る結晶粒界は局所加熱機構の長さ方向に関する中心近傍に必ず形成される。従って，半導体装置活性領域を局所加熱機構内に完全に含ませ，且つ中心近傍を避ける様に形成するならば，活性領域内に結晶粒界を横切らぬ電流経路を必定複数個形成出来，それ故に薄膜半導体装置は単結晶硅素薄膜を用いた小さなシリコン−オン−インシュレーター（ＳＯＩ）装置を複数個並列接続したと同等と化し，以て其の性能を飛躍的に向上せしめる。
　
　ここで，上記イ，ウの記載とともに図４を見ると，結晶粒界を有する多結晶珪素の半導体膜を有する多結晶珪素薄膜トランジスタであって，ソース領域とドレイン領域間にあるチャンネル形成領域上にゲート絶縁膜を介してゲート電極を設けたものが見て取れる。また，図４に示された多結晶珪素薄膜トランジスタにあっては，ソース領域とドレイン領域を結ぶ方向に電流が流れることは明らかである。また，上記エの記載（特に「
結晶粒は局所加熱機構の辺の１μｍ程度外側から局所加熱機構の中心に向かって略一定の速度で成長するので，左右から成長した結晶粒同士は局所加熱機構の長さ方向に関する中心付近にて衝突する。即ち，電流を横切る方向の結晶粒界は常に局所加熱機構の長さ方向に関する中心付近に形成される。
　
　したがって，引用例には以下の発明が記載されているものと認められる。
「多結晶珪素半導体膜に，ソース領域及びドレイン領域，並びに前記ソース領域及び前記ドレイン領域間にチャンネル形成領域が形成されており，前記チャンネル形成領域上にゲート絶縁膜を介してゲート電極が設けられてなる多結晶珪素薄膜トランジスタにおいて，
　前記ソース領域及び前記ドレイン領域の各々と前記チャンネル形成領域との接合領域，並びに前記チャンネル形成領域からなる活性領域内においては，前記ソース領域と前記ドレイン領域を結ぶ方向に流れる電流を横切る結晶粒界が消滅させられており，前記ドレイン領域には，前記ソース領域と前記ドレイン領域を結ぶ方向に流れる電流の方向に対してほぼ９０°で横切る方向に結晶粒界が形成されている，多結晶珪素薄膜トランジスタ。」
（以下「引用発明」という。）
　
（３）本願補正発明と引用発明との対比
ア　引用発明の「チャンネル形成領域」は，本願補正発明の「ソース領域とドレイン領域との間の領域」に対応する。したがって，引用発明の「多結晶珪素半導体膜に，ソース領域及びドレイン領域，並びに前記ソース領域及びドレイン領域間にチャンネル形成領域が形成されており，前記チャンネル形成領域上にゲート絶縁膜を介してゲート電極が設けられてなる多結晶珪素薄膜トランジスタ」と，本願補正発明の「ゲート電極が少なくとも，ソース領域とドレイン領域との間の領域に対向する領域全体に配置する薄膜トランジスタ」とは，「ゲート電極が，ソース領域とドレイン領域との間の領域に対向する領域に配置する薄膜トランジスタ」である点で共通する。
　
イ　本願明細書においては，本願の請求項１２（本願補正発明）に記載された「プライマリ結晶粒境界」の意味について，以下の記載がある。
・「　【０００４】
　このとき，ディスプレーデバイスの全体基板上に
ＴＦＴのアクティブチャネル領域内に含まれる致命的な結晶粒境界（以下，“プライマリ（ｐｒｉｍａｒｙ）”結晶粒境界と称する）
・「　【００２３】
　特に，結晶粒境界がアクティブチャネル（ａｃｔｉｖｅ　ｃｈａｎｎｅｌ）領域内に存在する時ＴＦＴ特性に致命的な影響をあたえる結晶粒境界，すなわち，アクティブチャネル領域内で電流流れ方向に対する結晶粒境界の傾斜角度が４５゜≦θ≦１３５゜である“プライマリ”結晶粒境界の場合，多結晶シリコン薄膜の形成時工程精密性の限界によって避けれない欠陥になる。」
　また，本願の請求項１２には，「前記プライマリ結晶粒境界は上記半導体層のソース領域とドレイン領域との間の前記領域内には存在しない」とする一方，「薄膜トランジスタの半導体層内に多結晶シリコンに存在するプライマリ結晶粒境界が存在」するとしていることから，本願補正発明においては，「プライマリ結晶粒境界」は，「半導体層のソース領域とドレイン領域との間の前記領域内」以外に存在すると解される。
　したがって，本願補正発明において，「プライマリ結晶粒境界」とは，「アクティブチャネル領域内に存在する時」に「ＴＦＴ特性に致命的な影響をあたえる結晶粒境界」を指すものと認められる。
　一方，前記第２　４．（２）エの記載を見ると，引用発明は，「半導体装置活性領域内で電流を横切る結晶粒界個数を常に一つにする事が出来（図３），
更に本発明の最善な方法では半導体装置活性領域内にて電流を横切る結晶粒界を消滅させることすら実現する（図４）。斯うして薄膜半導体装置の電気特性を著しく改善し
　そうすると，引用発明において，「多結晶珪素半導体膜」の「ドレイン領域には，前記ソース領域と前記ドレイン領域を結ぶ方向に流れる電流の方向に対してほぼ９０°で横切る方向に結晶粒界が形成されて」いることは，本願補正発明の「薄膜トランジスタの半導体層内に多結晶シリコンに存在するプライマリ結晶粒境界が存在」することに対応し，引用発明の「前記ソース領域及び前記ドレイン領域の各々と前記チャンネル形成領域との接合領域，並びに前記チャンネル形成領域からなる活性領域内においては，前記ソース領域と前記ドレイン領域を結ぶ方向に流れる電流を横切る結晶粒界が消滅させられて」いることは，本願補正発明の「前記プライマリ結晶粒境界は上記半導体層のソース領域とドレイン領域との間の前記領域内には存在しない」ことに対応する。
　
ウ　したがって，引用発明と本願補正発明とは，
「ゲート電極が少なくとも，ソース領域とドレイン領域との間の領域に対向する領域全体に配置する薄膜トランジスタであって，薄膜トランジスタの半導体層内に多結晶シリコンに存在するプライマリ結晶粒境界が存在し，前記プライマリ結晶粒境界は上記半導体層のソース領域とドレイン領域との間の前記領域内には存在しない薄膜トランジスタ。」
である点で一致する。
　
エ　一方，両者は，以下の点で相違する。
・相違点
　引用発明においては，「ゲート電極が，ソース領域とドレイン領域との間の領域に対向する領域に配置」されてはいるものの，本願補正発明のように「ゲート電極が
少なくとも
全体
　
（４）当審の判断
　薄膜トランジスタにおいて，ゲート電極を，少なくともソース領域とドレイン領域との間の領域に対向する領域全体に配置することは，前記引用例にも示されているように，従来より周知の技術である。
　
・引用例（国際公開第０１／９７２６６号）には，図１１とともに，さらに次の記載がある。
「（実施例２）
　図１１（ａ），（ｂ），（ｃ）は，本発明の第二実施例を示す薄膜半導体装置の製造方法を示す工程図である。以下，この図を参照しつつ本発明の半導体装置の製造方法を（１），（２），（３）の順に説明する。
・・・
　（３）図１１（ｃ）の工程
　ＹＡＧ２ωレーザー光２１６の照射による活性半導体膜２１５の結晶化を行なった後，前記活性半導体膜２１５上にゲート絶縁膜としてＥＣＲ−ＰＥＣＶＤ法により酸化硅素膜２２０を膜厚６０ｎｍ程度堆積する。前記ゲート絶縁膜としての酸化硅素膜２２０上にスパッタリング法により窒化タンタル（ＴａＮ）膜を５０ｎｍ程度堆積し，タンタル（Ｔａ）膜を４５０ｎｍ程度堆積する。その後，フォト・リソグラフィー法により上記ＴａＮ膜，Ｔａ膜をパターニングしてゲート電極２２１とする。
このパターニングを行なう際，半導体装置活性領域となるゲート電極２２１直下の活性半導体膜に，結晶の横成長方向に垂直な方向の結晶粒界２１９が含まれない様にゲート電極２２１を形成する。次に上記ゲート電極２２１をマスクとしてドナーまたはアクセプターとなる不純物イオンをイオンドーピング法により打ち込み，ソース・ドレイン領域２１５ａ，２１５ｃとチャネル形成領域２１５ｂを自己整合的に形成する
　
　上記製造方法によれば，「上記ゲート電極２２１をマスクとしてドナーまたはアクセプターとなる不純物イオンをイオンドーピング法により打ち込み，ソース・ドレイン領域２１５ａ，２１５ｃとチャネル形成領域２１５ｂを自己整合的に形成する」ことにより，ゲート電極２２１によりマスクされない部分は，ソース・ドレイン領域２１５ａ，２１５ｃとなり，マスクされた部分はチャネル形成領域２１５ｂとなる。すなわち，ソース・ドレイン領域２１５ａ，２１５ｃ間のチャネル形成領域２１５ｂ全体に対向するようにゲート電極２２１が形成されることとなる。
　したがって，相違点については当業者が適宜になし得たことである。
　
（５）小括
　上述したように，本願補正発明は，引用例及び従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない。
　よって，本願補正発明は，特許出願の際独立して特許を受けることができない。
　
５．むすび
　したがって，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１．平成２０年１１月４日付けの手続補正は，上記のとおり却下されたので，本願の請求項１２に係る発明は，平成１９年６月６日付けの手続補正により補正された明細書及び図面の記載から見て，その請求項１２に記載された事項により特定される以下のとおりのものである（以下「本願発明」という。）。
「【請求項１２】
　薄膜トランジスタの半導体層内に多結晶シリコンに存在するプライマリ結晶粒境界が存在し，前記プライマリ結晶粒境界は上記半導体層のアクティブチャンネル領域内には存在しない薄膜トランジスタ。」
　
２．引用発明
　引用発明は，前記第２の４．「（２）刊行物に記載された発明」に記載したとおりのものである。
　
３．対比・判断
　前記第２「１．本件補正の内容」〜第２「３．補正の目的の適否及び新規事項の追加の有無についての検討」において記したように，本願補正発明は，本件補正前の請求項１２（本願発明）について前記〈補正事項ａ〉に係る限定を付したものである。言い換えると，本願発明は，本願補正発明から前記限定を除いたものである。
　そうすると，本願発明の構成要件をすべて含み，これをより限定したものである本願補正発明が，前記第２の４．「（３）補正発明と引用発明との対比」〜第２の４．「（５）小括」において検討したとおり，引用発明及び従来周知の技術に基づいて，当業者が容易に発明をすることができたものであるから，本願発明も同様の理由により，当業者が容易に発明をすることができたものである。
　よって，本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第４　むすび
　以上のとおりであるから，本願は，他の請求項に係る発明について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。