【事件の表示】
　特願２００３−４３４６７６「フラッシュメモリ用ドレインポンプ」拒絶査定不服審判事件〔平成１６年　９月３０日出願公開、特開２００４−２７３０９６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１５年１２月２６日（パリ条約に基づく優先権主張　２００３年３月７日、大韓民国）の特許出願であって、平成２１年２月５日付けの拒絶理由通知に対して、同年５月１１日に意見書及び手続補正書が提出されたが、同年９月１７日付けで拒絶査定がなされた。
　そして、平成２２年１月２７日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、同年７月２日付けで審尋がなされ、同年１０月６日に回答書が提出された。
　
第２．補正の却下の決定
【補正の却下の決定の結論】
　平成２２年１月２７日に提出された手続補正書による補正を却下する。
　
【理由】
１．補正の内容
　平成２２年１月２７日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜７を、補正後の特許請求の範囲の請求項１〜７と補正するとともに、補正前の図面の図４を、補正後の図面の図４と補正するものであり、補正前後の請求項１は各々以下のとおりである。
　
（補正前）
　「【請求項１】
　入力データのプログラムすべきビットの数に応じて可変電圧を生成するための可変電圧生成手段と、
　入力される電圧をポンプするためのポンプと、
　前記ポンプの出力電圧を前記可変電圧に応じてレギュレーションして出力するためのレギュレータと
を備えてなるフラッシュメモリ用ドレインポンプ。」
　
（補正後）
　「【請求項１】
　入力データのプログラムすべきビットの数に応じて可変電圧を生成するための可変電圧生成手段と、
　入力される電圧をポンプするためのポンプと、
　前記プログラムすべきビットの数が多ければ前記ポンプの出力電圧を上昇させ、前記プログラムすべきビットの数が少なければ前記ポンプの出力電圧を下降させるように、前記ポンプの出力電圧を前記可変電圧に応じてレギュレーションして出力するためのレギュレータと
を備えてなるフラッシュメモリ用ドレインポンプ。」
　
２．補正事項の整理
　本件補正における補正事項を整理すると、以下のとおりである。
（１）補正事項１
　補正前の請求項１の「前記ポンプの出力電圧を前記可変電圧に応じてレギュレーションして出力するためのレギュレータ」を、補正後の請求項１の「前記プログラムすべきビットの数が多ければ前記ポンプの出力電圧を上昇させ、前記プログラムすべきビットの数が少なければ前記ポンプの出力電圧を下降させるように、前記ポンプの出力電圧を前記可変電圧に応じてレギュレーションして出力するためのレギュレータ」と補正すること。
　
（２）補正事項２
　補正前の図４を、補正後の図４と補正すること。
　
３．補正の目的の適否、及び新規事項の追加の有無について
（１）補正事項１について
　補正事項１は、補正前の請求項１に係る発明の発明特定事項である「前記ポンプの出力電圧を前記可変電圧に応じてレギュレーションして出力するためのレギュレータ」について、「前記プログラムすべきビットの数が多ければ前記ポンプの出力電圧を上昇させ、前記プログラムすべきビットの数が少なければ前記ポンプの出力電圧を下降させるように」という技術的限定を加えるものであるから、当該補正事項１は、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正された部分の構成は、本願の願書に最初に添付した明細書の００１２段落及び００２０段落等に記載されているものと認められるから、補正事項１は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面（以下「当初明細書等」という。）のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たす。
　
（２）補正事項２について
　補正事項２は、補正前の図４における誤記を訂正するものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（３）補正の目的の適否、及び新規事項の追加の有無についてのまとめ
　以上検討したとおりであるから、本件補正は特許法第１７条の２第３項及び第４項に規定する要件を満たす。
　そして、本件補正は特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かにつき、以下において更に検討する。
　
４．独立特許要件について
（１）補正後の発明
　本願の本件補正による補正後の請求項１〜７に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜７に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される、上記１．の「（補正後）」の箇所に記載したとおりのものである。
　
（２）引用刊行物に記載された発明
（２−１）本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特表２００１−５１７３５０号公報（以下「引用例」という。）には、第１図、第３図及び第５図とともに、次の記載がある（下線は当合議体が付加したものである。）。
　
ａ．「発明の分野
　
本発明はメモリ・セルをプログラムすることに関する。より詳細には、本発明は、メモリ装置内のフラッシュ・メモリ・セルのプログラム時にソース電圧とドレイン電圧を補償する方法と回路に関する。
　
ｂ．「
第１図は、フラッシュ・メモリ・アレイ１００の周知の部分を示している。
フラッシュ・メモリ・セル１１２と１１６は、ビット線１４６に結合された１個の端子または電極と、共通ソース線１５０に結合された別の端子あるいは電極を有する。共通ソース線はソース電圧ＶＰＳに結合されている。同様に、フラッシュ・メモリ・セル１１４と１１８は、ビット線１４８に結合された１つの端子あるいは電極と、共通ソース線１５０に結合された別の端子あるいは電極を有する
  ワード線１３８と１４０は、各ワード線が、フラッシュ・メモリ・セル１１２、１１４、１１６、１１８にデータを読み取り、消去、プログラムするために必要な電圧を各ワード線に提供するＸ復号器回路に結合されているため、Ｘ線あるいは行線とも呼ばれる。同様に、ビット線１４６と１４８は、各ビット線が、フラッシュ・メモリ・セル１１２、１１４、１１６、１１８にデータを読み取り、消去、プログラムするために必要な電圧ＶＰＰを各ビット線に提供するＹ復号器回路と電圧生成回路に結台されているため、Ｙ線あるいは列線とも呼ばれる。」（７ページ１０行〜８ページ１行）
　
 ｃ．「 
ビット線、ワード線、共通ソース線は、これらでアレイ１００の中でメモリ・セルをプログラムしたり、消去したり、読み取りするために必要な電圧をメモリ・セルに加える手段を構成している。メモリ・セル１１２、１１４、１１６、１１８は、ワード線１３８と１４０に約ゼロ・ボルトを加え、ビット線１４６と１４８を浮動させ、ＶＰＳを共通ソース線１５０に約１２ボルトに設定することによってファウラー・ノルドハイム・トンネル効果を使用して消去できる。
  メモリ・セル１１２、１１４、１１６、１１８はまた、ビット線１４６または１４８にＶＰＳより約４〜７ボルト高いＶＰＰを加え、保存されている電荷の量とプログラムされているメモリ・セルのしきい値電圧を十分に変更できる電圧をワード線１３８または１４０に加えることによって、ホット電子注入によりプログラムできる。典型的には、メモリ・セルの他の行を選択せずに、ある行の１つまたは複数のフラッシュ・メモリ・セルを１度にプログラムできる。」（８ページ２行〜２０行）
　
ｄ．「たとえば、フラッシュ・メモリ・セル１１６のプログラミング中にＶＰＳがゼロ・ボルトに設定されている場合、ゼロ・ボルトだったのが各抵抗１３６、１３４、１３０を通じて大きくなる。したがって、メモリ・セル１１６のソースにおいてソース・プログラミング電圧ＶＳとして実際に表れる電圧は、ゼロ・ボルトより大きい電圧になる。同様に、プログラミング電圧ＶＰＰはビット線１４６の一番上では６ボルトで始まるが、１２０と１２２の各抵抗を通じて電圧低下を受け、ドレイン・プログラミング電圧は６ボルト未満になってしまう。したがって、プログラミング電圧差ＶＰＰ−ＶＰＳに比べると、実際のプログラミング電圧差ＶＤ−ＶＳは大幅に減少し、メモリ・セル１１６を所定の状態にプログラムするのに必要な時間が増加する。
したがって、一般にプログラム電圧源ＶＰＰおよびＶＳＳに近いフラッシュ・メモリ・セルをプログラムするより、プログラム電圧源ＶＰＰおよびＶＳＳから遠いフラッシュ・メモリ・セルをプログラムする方が多くの時間が必要になる。
　
ｅ．「
ＶＰＰはフラッシュ・メモリ装置３００の内部で生成することもできるし、外部から供給することもできる
　
ｆ．「
第５図は、選択されたフラッシュ・メモリ・セル５１４を協働してプログラムする、メモリ装置３００の特有の特徴がある一実施形態であるメモリ装置５００を示す。選択されたメモリ・セル５１４は、第３図のフラッシュ・メモリ・アレイ３２２内のメモリ・セルである。メモリ装置５００は、それぞれ第３図の制御回路３０４、ドレイン電圧生成器３０８、ソース電圧生成器３１２と同じ方法で動作する、制御回路５０４、ドレイン電圧生成器５０８、ソース電圧生成器５１２を含む。
　
ｇ．「
制御回路５０４は、アドレス復号器５０６とデータ・パターン・モニタ５０８を含む。アドレス復号器５０６は選択されたメモリ・セル５１４のアドレスを復号化し、復号化したアドレスを、バス５２０を介してドレイン電圧生成器５０８とソース電圧生成器５１２に供給する。復号化され、アドレス復号器５０６によって出力されたアドレスは、選択されたメモリ・セル５１４が入っているメモリ・ブロック、選択されたメモリ・セル５１４の行位置、および／または選択されたメモリ・セル５１４の列位置を示す
　
アドレス復号器５０６から受け取った復号化されたアドレスに応答して、ドレイン電圧生成器５０８は線５２２にＨＨＶＰＷを生成する。ＨＨＶＰＷは、ｎ−チャネルＭＯＳＦＥＴトランジスタ５１０のゲートに結合されている。
スタ５１０は、復号ｎ−チャネルＭＯＳＦＥＴトランジスタ５１２および、選択されたフラッシュ・メモリ・セル５１４と直列に結合されている。トランジスタ５１０のドレインはプログラム／消去電圧ＶＰＰに結合され、トランジスタ５１０のソースは復号トランジスタ５１２のドレインに結合されている
ＨＨＶＰＷはプログラミング電圧で、ビット線電圧ＶＢＬがビット線５２４に生成されるようにドレイン電圧生成器５０８によって生成される。
　
ｈ．「
ドレイン電圧生成器５０８は、ビット線抵抗５１６を補償するように、選択されたメモリ・セル５１４の位置に基づいてＨＨＶＰＷの値を変更する。他の実施形態では、ＨＨＰＶＷはまた、ソース線抵抗５１８を補償する
　復号トランジスタ５１２はオプションのトランジスタであり、第３図のＹゲート・センス増幅器３２０からゲート電圧ＶＤＣを受け取る。トランジスタ５１２のドレインはトランジスタ５１０のソースに結合され、復号トランジスタ５１２のソースは選択されたメモリ・セル５１４のドレインに結合されている。ＶＤＣが低い時、ＶＢＬは選択されたメモリ・セル５１４のドレインに結合されない。
　
ＶＤＣが高い時、復号トランジスタ５１２はＶＢＬを選択されたメモリ・セル５１４のドレインに結合する。ＶＢＬはビット線抵抗５１６の両端間で低下し、選択されたメモリ・セル５１４のドレイン端子において、ドレイン・プログラミング電圧ＶＤになる。
　
ｉ．「
ソース電圧生成器５１２は、バス５２０を介して、制御回路５０４から選択されたメモリ・セル５１４の復号化されたアドレスを受け取る。ソース電圧生成器５１２は復号化されたアドレスに応じて、線５２６にソース線電圧ＶＰＳを生成する。ソース線電圧５２６は、ソース・プログラミング電圧ＶＳが選択されたメモリ・セル５１４のソース端子に結合されるように、ソース線抵抗５１８を補償する。ソース線抵抗５１８の値は、メモリ・アレイ３２２における選択されたメモリ・セル５１４の位置の関数として変化する
　
ｊ．「
制御回路５０４は、データ・バス３２６のデータ・パターンを解釈するデータ・パターン・モニタ５０８を含む。所与のデータ・パターンからデータ・パターン・モニタ５０８は一度にプログラムされる選択されたメモリ・セルの数を決定する。
　
データ・パターン・モニタ５０８は一度にプログラムされる選択されたメモリ・セルの数の指示を、バス５２８を介してソース電圧生成器５１２に渡す。前述のように、メモリ・ブロック内で選択された各メモリ・セルは、共通ソース線に結合されたソース端子を有するので、一度に複数の選択されたメモリ・セルをプログラミングすると、各メモリ・セルが受け取るソース・プログラミング電圧ＶＳの変動性が増大する。したがって、ソース電圧生成器５１２は、選択された各メモリ・セルの位置を監視すると同時に、一度にプログラムされる選択されたメモリ・セルの数を監視して、それに従ってソース線電圧ＶＰＳを生成する
　
一般的に、一度にプログラムされる選択されたメモリ・セルの数が増加すると、ソース・プログラミング電圧ＶＳは増大する。したがって、プログラミングされている選択されたメモリ・セルの数が増加する時、ソース電圧生成器５１２はソース線電圧ＶＰＳを減少させ、ＶＳの増加を補償または相殺する。
　
ｋ．「
ＨＨＶＰＷとビット線電圧ＶＢＬがビット線抵抗５１６を補償し、ソース線電圧ＶＰＳがソース線抵抗５１８を補償するので、選択されたメモリ・セル５１４の両端間でドレイン−ソース電圧ＶＤＳが維持され、選択されたメモリ・セル５１４をプログラムするために必要な時間がビット線抵抗５１６とソース線抵抗５１８のために増加することはない。さらに、データ依存性の影響は打ち消される
　
一実施形態においてはドレイン電圧生成器５０８だけが必要であり、データ・パターン・モニタ５０８はプログラムされる選択されたメモリ・セルの数をドレイン電圧生成器５０８に送る。その後、ＨＨＰＶＷとビット線電圧ＶＢＬは選択されたメモリ・セルのアドレスと、一度にプログラムされる選択されたメモリ・セルの数に応じて調整される。
　
（２−２）上記の記載において、「ドレイン電圧生成器」及び「データ・パターン・モニタ」の両方に「５０８」という符合が付され、「ソース電圧生成器」及び「複合トランジスタ」の両方に「５１２」という記号が付されているが、図５を参照すると、「５０８」及び「５１２」に対応するものは、各々「ドレイン電圧生成器」及び「ソース電圧生成器」であり、「データ・パターン・モニタ」及び「複合トランジスタ」は、各々「５０９」及び「５１３」に対応していることが明らかであるから、
「データ・パターン・モニタ５０８」及び「複合トランジスタ５１２」を、各々「データ・パターン・モニタ５０９」及び「複合トランジスタ５１３」と読み換える
　また、上記の記載において、「ＨＨＶＰＷ」と「ＨＨＰＶＷ」とが混在しているが、図５の記載から「ＨＨＶＰＷ」が正しいことが明らかであるから、
「ＨＨＰＶＷ」を「ＨＨＶＰＷ」と読み換える
　
（２−３）摘記事項ａ．の「発明の分野　本発明はメモリ・セルをプログラムすることに関する。より詳細には、本発明は、メモリ装置内のフラッシュ・メモリ・セルのプログラム時にソース電圧とドレイン電圧を補償する方法と回路に関する。」という記載から、第５図の「メモリ・セル５１４」がフラッシュ・メモリ・セルであることは明らかである。
　
（２−４）摘記事項ｋ．に記載された「一実施形態」に注目すると、「一実施形態においてはドレイン電圧生成器５０８だけが必要であり、データ・パターン・モニタ５０９はプログラムされる選択されたメモリ・セルの数をドレイン電圧生成器５０８に送る。その後、ＨＨＶＰＷとビット線電圧ＶＢＬは選択されたメモリ・セルのアドレスと、一度にプログラムされる選択されたメモリ・セルの数に応じて調整される。」という記載から、当該「一実施形態」においては、「ドレイン電圧生成器５０８」は、「アドレス復号器５０６」から出力される復号化されたアドレス信号、及び「データ・パターン・モニタ５０９」から出力される一度にプログラムされる選択されたメモリ・セルの数を表す信号に応じて、プログラミング電圧「ＨＨＶＰＷ」を生成しているものと認められる。
　また、摘記事項ｅ．の記載から、引用例においては、「プログラム／消去電圧ＶＰＰ」を生成する手段（以下「プログラム／消去電圧生成手段」という。）を「メモリ装置の５００」の内部に設けることも想定していることは明らかである。
　
（２−５）以上を総合すると、引用例には次の発明（以下「引用発明」という。）が記載されているものと認められる。
　「復号化されたアドレス信号及び一度にプログラムされる選択されたメモリ・セルの数を表す信号に応じて、プログラミング電圧ＨＨＶＰＷを生成するドレイン電圧生成器５０８と、
　プログラム／消去電圧ＶＰＰを生成するプログラム／消去電圧生成手段と、
　ドレイン端子に前記プログラム／消去電圧ＶＰＰが供給され、ゲート端子に供給される前記プログラミング電圧ＨＨＶＰＷに応じて、ソース端子にビット線電圧ＶＢＬを出力するｎ−チャネルＭＯＳＦＥＴトランジスタ５１０と、
　を備えたビット線電圧ＶＢＬ生成手段。」
　
（３）補正発明と引用発明との対比
（３−１）引用発明の「一度にプログラムされる選択されたメモリ・セルの数」及び「プログラミング電圧ＨＨＶＰＷ」は、各々補正発明の「入力データのプログラムすべきビットの数」及び「可変電圧」に相当する。
　したがって、引用発明の「復号化されたアドレス信号及び一度にプログラムされる選択されたメモリ・セルの数を表す信号に応じて、プログラミング電圧ＨＨＶＰＷを生成するドレイン電圧生成器５０８」と補正発明の「入力データのプログラムすべきビットの数に応じて可変電圧を生成するための可変電圧生成手段」とは、「少なくとも入力データのプログラムすべきビットの数に応じて可変電圧を生成するための可変電圧生成手段」である点で一致する。
　
（３−２）引用発明の「プログラム／消去電圧ＶＰＰを生成するプログラム／消去電圧生成手段」と補正発明の「入力される電圧をポンプするためのポンプ」とは、電圧発生手段である点で一致する。
　
（３−３）引用発明の「ドレイン端子に前記プログラム／消去電圧ＶＰＰが供給され、ゲート端子に供給される前記プログラミング電圧ＨＨＶＰＷに応じて、ソース端子にビット線電圧ＶＢＬを出力するｎ−チャネルＭＯＳＦＥＴトランジスタ５１０」についてみると、上記（２）（２−１）の摘記事項ｊ．及びｋ．の記載等から明らかなように、引用発明は、一度にプログラムされる選択されたメモリ・セルの数が増加した際に、「メモリセル５１４」の「ドレイン−ソース電圧ＶＤＳ」が低下することを防ぐように動作しているのであるから、引用発明の「ドレイン端子に前記プログラム／消去電圧ＶＰＰが供給され、ゲート端子に供給される前記プログラミング電圧ＨＨＶＰＷに応じて、ソース端子にビット線電圧ＶＢＬを出力するｎ−チャネルＭＯＳＦＥＴトランジスタ５１０」は、一度にプログラムされるメモリセルの数が多ければ、電圧を上昇させ、一度にプログラムされるメモリセルの数が少なければ、電圧を下降させる構成となっていることが明らかである。
　また、引用発明の「ドレイン端子に前記プログラム／消去電圧ＶＰＰが供給され、ゲート端子に供給される前記プログラミング電圧ＨＨＶＰＷに応じて、ソース端子にビット線電圧ＶＢＬを出力するｎ−チャネルＭＯＳＦＥＴトランジスタ５１０」は、「ゲート端子」に供給される「前記プログラミング電圧ＨＨＶＰＷ」に応じた電圧を「ソース端子」に出力しているから、レギュレータとして機能していることが明らかである。
　したがって、引用発明の「ドレイン端子に前記プログラム／消去電圧ＶＰＰが供給され、ゲート端子に供給される前記プログラミング電圧ＨＨＶＰＷに応じて、ソース端子にビット線電圧ＶＢＬを出力するｎ−チャネルＭＯＳＦＥＴトランジスタ５１０」と、補正発明の「前記プログラムすべきビットの数が多ければ前記ポンプの出力電圧を上昇させ、前記プログラムすべきビットの数が少なければ前記ポンプの出力電圧を下降させるように、前記ポンプの出力電圧を前記可変電圧に応じてレギュレーションして出力するためのレギュレータ」とは、「前記プログラムすべきビットの数が多ければ前記電圧発生手段の出力電圧を上昇させ、前記プログラムすべきビットの数が少なければ前記電圧発生手段の出力電圧を下降させるように、前記電圧発生手段の出力電圧を前記可変電圧に応じてレギュレーションして出力するためのレギュレータ」である点で一致する。
　
（３−４）引用発明の「ビット線電圧ＶＢＬ生成手段」は、フラッシュメモリの「メモリ・セル５１４」のドレインに印加する電圧を発生するものであるから、引用発明の「ビット線電圧ＶＢＬ生成手段」と補正発明の「フラッシュメモリ用ドレインポンプ」とは、「フラッシュメモリ用ドレイン電圧生成手段」である点で一致する。
　
（３−５）したがって、補正発明と引用発明とは、
　「少なくとも入力データのプログラムすべきビットの数に応じて可変電圧を生成するための可変電圧生成手段と、
　電圧発生手段と、
　前記プログラムすべきビットの数が多ければ前記電圧発生手段の出力電圧を上昇させ、前記プログラムすべきビットの数が少なければ前記電圧発生手段の出力電圧を下降させるように、前記電圧発生手段の出力電圧を前記可変電圧に応じてレギュレーションして出力するためのレギュレータと
を備えてなるフラッシュメモリ用ドレイン電圧生成手段。」
　
　である点で一致し、以下の点で相違する。
　
（相違点１）
　補正発明は、「可変電圧生成手段」が「入力データのプログラムすべきビットの数に応じて可変電圧を生成する」ものであるのに対して、引用発明は、「ドレイン電圧生成器５０８」が、「一度にプログラムされる選択されたメモリ・セルの数」のみならず、「復号化されたアドレス信号」にも応じて「プログラミング電圧ＨＨＶＰＷを生成する」ものである点。
　
（相違点２）
　補正発明は、「電圧発生手段」が「入力される電圧をポンプするためのポンプ」である「フラッシュメモリ用ドレインポンプ」であるのに対して、引用発明は、「電圧発生手段」が「プログラム／消去電圧ＶＰＰを生成するプログラム／消去電圧生成手段」である「フラッシュメモリ用ドレイン電圧生成手段」である点。すなわち、引用発明は、「電圧発生手段」が、入力される電圧をポンプするためのポンプを用いて電圧を発生するものであることが特定されていない点。
　
（４）相違点についての当審の判断
（４−１）相違点１について
　補正発明においては、「可変電圧生成手段」が、「入力データのプログラムすべきビットの数
のみ
　また、仮に、補正発明の「入力データのプログラムすべきビットの数に応じて可変電圧を生成するための可変電圧生成手段」が「入力データのプログラムすべきビットの数
のみ
　したがって、仮に、相違点１が実質的なものであったとしても、相違点１は当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−２）相違点２について
（４−２−１）一般に、フラッシュメモリのような、ＥＥＰＲＯＭからなる不揮発性半導体記憶装置において、ドレインに供給するための電圧をチャージポンプすなわち、入力される電圧をポンプするポンプを用いて生成することは、例えば、本願の優先権主張の日前に日本国内において頒布された刊行物である下記周知例にも記載されているように、当業者における周知技術である。
　
ａ．周知例：特開平７−２４９２９４号公報
　
　「【０００３】次に、このようなＮＡＮＤセル型のＥＥＰＲＯＭにおける従来のデータの書き込み、消去、データの読み出しの動作について説明する。ＮＡＮＤセルに対するデータの書き込みは、ビット線ＢＬから遠い方のメモリセルから順次行われる。
ＮＡＮＤセルのメモリセルが例えばｎチャネルの場合を説明すると、選択されたメモリセルの制御ゲートには昇圧された書き込み電圧Ｖ
ＰＰ
（２０Ｖ程度）が印加され、この選択されたメモリセルよりビット線側にある非選択メモリセルの制御ゲート及び選択ゲートには中間電圧Ｖ
Ｍ
（１０Ｖ程度）が印加され、ビット線ＢＬにはデータに応じて０Ｖ（例えばデータ“０”）または中間電圧Ｖ
Ｍ
（例えばデータ“１”）が印加される。この時、ビット線ＢＬの電圧は非選択メモリセルを転送されて選択メモリセルのドレインまで伝わる。
「【０００６】
ところで、ＮＡＮＤセル型のＥＥＰＲＯＭにおいて、上記のような書き込み電圧Ｖ
ＰＰ
、中間電圧Ｖ
Ｍ
及び消去電圧Ｖ
Ｅ
はそれぞれ、電源電圧Ｖ
ＣＣ
（３．３Ｖ）を昇圧して高電圧を得る高電圧発生回路によって形成される。この高電圧発生回路は、従来、図１３に示すように、多段縦続接続された偶数個のチャージポンプ回路１０１からなる昇圧回路１０２と、この昇圧回路１０２内の最終段のチャージポンプ回路に接続された電圧制限回路１０３とから構成されている
　
（４−２−２）したがって、当該周知技術に鑑みれば、引用発明おいて、「プログラム／消去電圧ＶＰＰを生成するプログラム／消去電圧生成手段」を、補正発明のように「入力される電圧をポンプするためのポンプ」を用いて実現することは、当業者が容易になし得たことである。
　よって、相違点２は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−３）判断についてのまとめ
　以上検討したとおり、補正発明は、周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
（５）独立特許要件についてのまとめ
　本件補正は、補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しないものである。
　
５．補正の却下の決定のむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下をすべきものである。
　
第３．本願発明について
　平成２２年１月２７日に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項１〜７に係る発明は、平成２１年５月１１日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜７に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．の「（補正前）」の箇所に記載したとおりのものである。
　一方、本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特表２００１−５１７３５０号公報（引用例）には、上記第２．４．（２）に記載したとおりの事項、及び発明（引用発明）が記載されているものと認められる。
　そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第２．４．において検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
第４．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。