【事件の表示】
　特願２００４−５０７９０８「液晶表示装置用薄膜トランジスタ基板」拒絶査定不服審判事件〔平成１５年１２月　４日国際公開、ＷＯ０３／１００５１２、平成１７年　９月１５日国内公表、特表２００５−５２７８５７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
Ｉ．手続の経緯
　本願は、２００２年８月１日（パリ条約による優先権主張２００２年５月２７日　大韓民国）を国際出願日とする出願であって、平成１６年１１月２５日に翻訳文が提出され、平成２０年５月７日付けで拒絶理由が通知され、同年９月１２日に手続補正がなされが、平成２１年４月８日付けで拒絶査定がなされ、これに対して、平成２１年８月１４日に拒絶査定不服審判が請求されるとともに、同日に手続補正がなされたものである。
　以下、この平成２１年８月１４日の手続補正を「本件補正」という。
　
II．本件補正についての補正却下の決定
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１．本件補正の内容
　本件補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法第１条による改正前の特許法（以下「平成１４年改正前特許法」という。）第１７条の２第１項第３号に掲げる場合においてする補正であって、本願特許請求の範囲について
　
「【請求項１】
　一つの画素行ごとに二重に配置され、各々が横方向に伸びて走査信号を伝達するゲート線と、二重の前記ゲート線の各々に連結されている第１及び第２薄膜トランジスタのゲート電極と、を含むゲート配線と、
　前記ゲート配線と同一物質で形成される維持容量配線と、
　互いに隣接する二つの画素列ごとに一つずつ配置され、前記ゲート線から絶縁されて縦方向に伸びているデータ線と、前記データ線に連結されている前記第１及び第２薄膜トランジスタのソース電極と、前記第１薄膜トランジスタのソース電極から分離されて前記第１薄膜トランジスタのゲート電極の上でそのソース電極と対向する前記第１薄膜トランジスタのドレーン電極と、前記第２薄膜トランジスタのソース電極から分離されて前記第２薄膜トランジスタのゲート電極の上でそのソース電極と対向する前記第２薄膜トランジスタのドレーン電極と、を含むデータ配線と、
　互いに隣接する二つの画素列ごとに一つずつ、前記データ線と交互に配置され、前記ゲート線から絶縁されて縦方向に伸びているダミー信号線と、
　前記第１薄膜トランジスタまたは前記第２薄膜トランジスタを通じて前記二重のゲート線の一方と前記データ線の一つとに連結され、周縁部分は前記維持容量配線、前記データ線及び前記ダミー信号線に重なっている画素電極と、
を含む、液晶表示装置用薄膜トランジスタ基板。」と補正するとともに
　
「【請求項５】
　各画素の縦方向での両端部に沿って横方向に伸びて、走査信号を伝達する二重のゲート線と、前記二重のゲート線の各々に連結されている第１及び第２薄膜トランジスタのゲート電極と、を含むゲート配線と、
　前記ゲート配線と同一物質で形成される維持容量配線と、
　互いに隣接する二つの画素列ごとに一つずつ配置され、前記二重のゲート線から絶縁されて縦方向に伸びて各画素を区切っているデータ線と、前記データ線に各々連結されている前記第１及び第２薄膜トランジスタのソース電極と、前記第１薄膜トランジスタのソース電極から分離されて前記第１薄膜トランジスタのゲート電極の上でそのソース電極と対向する前記第１薄膜トランジスタのドレーン電極と、前記第２薄膜トランジスタのソース電極から分離されて前記第２薄膜トランジスタのゲート電極の上でそのソース電極と対向する前記第２薄膜トランジスタのドレーン電極と、を含むデータ配線と、
　各画素に一つずつ配置され、前記第１及び第２薄膜トランジスタを通じて前記二重のゲート線及び前記データ線に連結されている画素電極と、
を含み、
　前記画素電極の周縁部分は前記データ配線及び前記維持容量配線に重なっている、液晶表示用薄膜トランジスタ基板。」と補正することを含むものである。
　以下、上記請求項１に係る補正を「本件補正１」、請求項５に係る補正を「本件補正２」という。
　
２．本件補正１についての検討
　本件補正前の請求項１は、
「【請求項１】
　一つの画素行ごとに二重に配置され、各々が横方向に伸びて走査信号を伝達するゲート線と、二重の前記ゲート線の各々に連結されている第１及び第２薄膜トランジスタのゲート電極と、を含むゲート配線と、
　前記ゲート配線と同一物質で形成される維持容量配線と、
　互いに隣接する二つの画素列ごとに一つずつ配置され、前記ゲート線から絶縁されて縦方向に伸びているデータ線と、前記データ線に連結されている前記第１及び第２薄膜トランジスタのソース電極と、前記第１薄膜トランジスタのソース電極から分離されて前記第１薄膜トランジスタのゲート電極の上でそのソース電極と対向する前記第１薄膜トランジスタのドレーン電極と、前記第２薄膜トランジスタのソース電極から分離されて前記第２薄膜トランジスタのゲート電極の上でそのソース電極と対向する前記第２薄膜トランジスタのドレーン電極と、を含むデータ配線と、
　互いに隣接する二つの画素列ごとに一つずつ、前記データ線と交互に配置され、前記ゲート線から絶縁されて縦方向に伸びているダミー信号線と、
　前記第１薄膜トランジスタまたは前記第２薄膜トランジスタを通じて前記二重のゲート線の一方と前記データ線の一つとに連結され、横方向に伸びている周縁部分は前記二重のゲート線または前記維持容量配線に重なり、縦方向に伸びている周縁部分は前記データ線及び前記ダミー信号線に重なっている画素電極と、
を含む、液晶表示装置用薄膜トランジスタ基板。」というものでる。
　ここで、本件補正１は、画素電極の周縁部分に関し、「前記二重のゲート線または前記維持容量配線に重なり」を「前記維持容量配線に重なり」と限定するものであるが、本件補正前は、維持容量配線に重なる周縁部分が「横方向に伸びている周縁部分」であり、また、データ線及びダミー信号線に重なる周縁部分が「縦方向に伸びている周縁部分」とされていたのに対し、本件補正後は、この限定事項が削除されているから、本件補正は、平成１４年改正前特許法第１７条の２第４項に規定する特許請求の範囲の減縮を目的とするものとはいえない。
　また、本件補正１は、誤記の訂正であるとも明りょうでない記載の釈明であるとも認められない。
　したがって、本件補正は、平成１４年改正前特許法第１７条の２第４項の規定に違反するものである。　
　
３．本件補正２についての検討
　本件補正後の請求項５は、「各画素の縦方向での両端部に沿って横方向に伸びて、走査信号を伝達する二重のゲート線」を含む液晶表示用薄膜トランジスタ基板において、「画素電極の周縁部分は前記データ配線及び前記維持容量配線に重なっている」ことを記載するものである。
　ここで、「各画素の縦方向での両端部に沿って横方向に伸びて、走査信号を伝達する二重のゲート線」を含む液晶表示用薄膜トランジスタ基板は、本願の願書に最初に添付された明細書、特許請求の範囲又は図面（以下「本願当初明細書等」という。）に本発明の第２実施例、第３実施例及び第４実施例として、それぞれ、本願図面の第４図、第６図及び第１２図に示されるものであるところ、これらの実施例において、画素電極の周縁部分がデータ配線及び維持容量配線に重なっているものは記載されていない。
　すなわち、第２実施例は、画素電極の周縁部分が維持容量配線に重なっているが、データ配線には重なっていない。
　また、第３実施例及び第４実施例は、画素電極の周縁部分がデータ配線に重なっているものと認められるが、画素電極の周縁部分が維持容量配線に重なっているとは認められない。
　また、本願当初明細書等において、「各画素の縦方向での両端部に沿って横方向に伸びて、走査信号を伝達する二重のゲート線」を含む液晶表示用薄膜トランジスタ基板において、「画素電極の周縁部分は前記データ配線及び前記維持容量配線に重なっている」ことの記載はない。
　したがって、本件補正は、本願当初明細書等に記載された事項の範囲内でなされたものとはいえず、特許法第１７条の２第３項の規定に違反するものである。
　
４．むすび
　以上のとおり、本件補正は、特許法第１７条の２第３項及び平成１４年改正前特許法第１７条の２第４項の規定に違反するものであるので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
III．本願発明について
１．本願発明
　本件補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成２０年９月１２日に補正された本願特許請求の範囲の請求項１ないし１８に記載された事項により特定されるものである。
　以下に、その請求項１に係る発明（以下「本願発明１」という）及び請求項６に係る発明（以下「本願発明６」という。）について、特許を受けることができるものであるかの検討を行う。
　
２．本願発明１について
（１）本願発明１
　本願発明１は、上記II．２．において、本件補正前の請求項１として摘記したとおりのものである。
　
（２）引用例
　(i)引用例１
　これに対して、原査定の拒絶理由に引用され、本願の優先日前に頒布された特開２００１−３１８６２１号公報（以下「引用例１」という。）には、図とともに次の記載がある。
　
Ａ　「【０００１】
【発明の属する技術分野】本発明は、マトリクス状に配列される複数の表示画素を持つ平面表示装置に関し、複数列の表示画素が共通のデータ線を介して駆動される平面表示装置に関する。」
　
Ｂ　「【０００９】図１はこの平面表示装置の構造を概略的に示す。この平面表示装置は、液晶層ＬＱがアレイ基板ＡＲおよび対向基板ＣＴ間に保持される構造の液晶パネル１０およびこの液晶パネル１０を制御する制御回路基板２０を備える。液晶パネル１０は各々行方向に隣接して並ぶ２以上である所定数の表示画素ＰＸを含む複数の画素ブロックＢＬのマトリクスアレイ部１１を有する。
【００１０】図２は図１に示す液晶パネル１０の回路構成を示す。複数の画素ブロックＢＬが例えばｍ行×ｎ列のマトリクスを構成し、各々行方向に隣接して並ぶ２個の表示画素ＰＸを含む場合、アレイ基板ＡＲはマトリクス状に配置されるｍ×２ｎ個の画素電極ＰＥ、これら画素電極ＰＥの行に沿って形成されるｍ組のゲート線Ｙ1A,Ｙ1B〜ＹmA,ＹmB、これら画素電極ＰＥの列に沿って形成される２ｎ本のデータ線Ｘ1〜Ｘ2n、これらデータ線Ｘ1〜Ｘ2nおよびゲート線Ｙ1A,Ｙ1B〜ＹmA,ＹmBの交差位置にそれぞれ隣接して配置され各々対応ゲート線からの走査信号に応答して対応データ線の電位を対応画素電極ＰＥに供給するスイッチング素子を構成する複数のポリシリコン薄膜トランジスタＷを有する。対向基板ＣＴは複数の画素電極ＰＥに対向する単一のコモン電極ＣＥを有する。また、アレイ基板ＡＲは各々対応行の画素電極ＰＥを横切るように絶縁して形成されコモン電極ＣＥの電位に設定されるｍ本の補助容量線を有する。各画素電極ＰＥは補助容量線と協力して補助容量Ｃｓを構成し、コモン電極ＣＥと協力して液晶容量を構成する。各表示画素ＰＸは薄膜トランジスタＷ、画素電極ＰＥ、コモン電極ＣＥ、液晶容量、および補助容量Ｃｓを用いて構成され、薄膜トランジスタＷを介して画素電極ＰＥに設定される電位とコモン電極ＣＥに設定される電位との電位差に対応する光透過率に設定される。各画素ブロックＢＬは対応行において隣接する２個の奇数列および偶数列表示画素ＰＸで構成される。」
　
Ｃ　「【００１６】図５は図２に示す液晶パネル１０の第１変形例を示す。この液晶パネル１０では、データ線Ｘ1〜Ｘnが画素ブロックＢＬの列数に対応して設けられ、データ線駆動回路２２の出力端Ｄ１〜Ｄｎにそれぞれ接続される。これらデータ線Ｘ1〜Ｘnの各々は対応列の画素ブロックＢＬを構成する２列の隣接表示画素ＰＸ間に配置され、これら隣接表示画素ＰＸの薄膜トランジスタＷはこのデータ線に対して対称的に配置される。また、液晶パネル１０はデータ線Ｘ1〜Ｘnと略平行に設定され所定電位の電源線ＧＮＤにキャパシタを介して接続される複数のダミーデータ線ＤＸ1〜ＤＸn+1を含み、各列の薄膜トランジスタＷが対応ダミーデータ線と対応データ線との間に配置される。例えばデータ線Ｘ1は第１列の表示画素ＰＸおよび第２列の表示画素ＰＸ間に配置される。また、第１列の薄膜トランジスタＷはダミーデータ線ＤＸ1と対応データ線Ｘ1との間に配置され、第２列の薄膜トランジスタＷはダミーデータ線ＤＸ２と対応データ線Ｘ1との間に配置される。ここで、データ線Ｘ1〜Ｘnの各々はさらに対応列の画素ブロックＢＬを構成する２列の隣接表示画素ＰＸ間のスペースを透過する光を遮る遮光部を構成する。さらに、ダミーデータ線ＤＸ1〜ＤＸn+1の各々はさらに対応列の画素ブロックＢＬを構成する２列の隣接表示画素ＰＸの外側スペースを透過する光を遮る遮光部を構成する。」
　
　上記Ｂの記載を踏まえて、図５及びＣの記載をみれば、引用例１には、
「複数の画素ブロックＢＬがｍ行×ｎ列のマトリクスを構成し、各々行方向に隣接して並ぶ２個の表示画素ＰＸを含む液晶パネル１０において、そのアレイ基板ＡＲは、マトリクス状に配置されるｍ×２ｎ個の画素電極ＰＥ、これら画素電極ＰＥの行に沿って形成されるｍ組のゲート線Ｙ1A,Ｙ1B〜ＹmA,ＹmB、これら画素電極ＰＥの列に沿って形成されるｎ本のデータ線Ｘ1〜Ｘn、これらデータ線Ｘ1〜Ｘnnおよびゲート線Ｙ1A,Ｙ1B〜ＹmA,ＹmBの交差位置にそれぞれ隣接して配置され各々対応ゲート線からの走査信号に応答して対応データ線の電位を対応画素電極ＰＥに供給するスイッチング素子を構成する複数のポリシリコン薄膜トランジスタＷ及び画素電極ＰＥに補助容量Ｃｓを構成するｍ本の補助容量線を有しており、データ線Ｘ1〜Ｘnは画素ブロックＢＬの列数に対応して設けられ、これらデータ線Ｘ1〜Ｘnの各々は対応列の画素ブロックＢＬを構成する２列の隣接表示画素ＰＸ間に配置されており、これら隣接表示画素ＰＸの薄膜トランジスタＷはこのデータ線に対して対称的に配置され、データ線Ｘ1〜Ｘnと略平行に複数のダミーデータ線ＤＸ1〜ＤＸn+1 が設けられ、各列の薄膜トランジスタＷは対応ダミーデータ線と対応データ線との間に配置されており、データ線Ｘ1〜Ｘnの各々は対応列の画素ブロックＢＬを構成する２列の隣接表示画素ＰＸ間のスペースを透過する光を遮る遮光部を構成し、ダミーデータ線ＤＸ1〜ＤＸn+1の各々は対応列の画素ブロックＢＬを構成する２列の隣接表示画素ＰＸの外側スペースを透過する光を遮る遮光部を構成する液晶パネル１０のアレイ基板ＡＲ。」の発明（以下「引用発明１」という。）が記載されているものと認められる。
　
　(ii)引用例２
　同じく、原査定において引用され、本願の優先日前に頒布された特開平１０−７３８３９号公報（以下「引用例２」という。）には、図とともに次の記載がある。
　
Ａ　「【０００１】
【発明の属する技術分野】本発明は、例えばコンピュータやテレビジョン装置などのディスプレイに利用され、アドレス素子として薄膜トランジスタ（以下ＴＦＴという）などのスイッチング素子を備えた液晶表示装置に関する。」
　
Ｂ　「【０００３】この様な、アクティブマトリクス型液晶表示装置の低消費電力化のために画素電極の高開口率化を図る技術が特開平６−１６０９００号公報に開示されている。これは、配線と画素電極を層間絶縁膜を介して重ね合わせることで高開口率化を図るものである。…。
【０００４】図１１は、上記問題点を解決するため、本願出願人が特願平７−２０６３６７号で提案を行った液晶表示装置の、アクティブマトリクス基板の１画素部分の平面図である。図１１において、透明基板上に、図１０のゲート配線２とソース配線３が直交差するように形成され、交差部近傍にスイッチング素子としてＴＦＴ１が形成され接続線５を用いて、図示しない層間絶縁膜に設けられたコンタクトホール７を介して画素電極６が接続されている。なお、接続線５は、Ｃｓ配線４と図示しないゲート絶縁膜を介して重なって付加容量を形成している。また、画素電極６は層間絶縁膜を介してゲート配線２およびソース配線３と重畳している。この構造により、液晶表示装置の開口率を向上させることができると共に、各配線２，３に起因する電界をシールドしてディスクリネーションを抑制することができると共に、各配線２，３を金属など導電性遮光材で形成すると、画素電極６間の遮光膜として利用できる。」
　
Ｃ　「【００１２】
【課題を解決するための手段】本発明の液晶表示装置では、走査配線と信号配線の交差部近傍にスイッチング素子が設けられ、該スイッチング素子の走査電極に該走査配線が接続され、該走査電極以外の一方電極に該信号配線、他方電極に画素電極が接続され、付加容量用配線が走査配線と平行に形成されたアクティブマトリクス基板と、対向電極が形成された対向基板とが液晶を挟んで対向する形で形成され、上下に隣接する画素電極は、付加容量配線上で分離されていることを特徴とする。
【００１３】この構成により、周辺部分の遮光を付加容量配線で行うことができ、製造原価の低減を図ることができる。」
　
Ｄ　「【００２１】
【発明の実施の形態】以下、図面を参照しながら本発明の液晶表示装置を説明する。
【００２２】（実施形態１）図１は、本発明の実施形態１の液晶表示装置におけるアクティブマトリクス基板の１画素部分の構成を示す平面図である。図１において、アクティブマトリクス基板には、複数の画素電極６がマトリクス状に設けられており、互いに直交差するように、走査配線としてのゲート配線２と信号配線としてのソース配線３が設けられ、ゲート配線２と平行にソース配線３と直交差するように、付加容量形成用としてＣｓ配線４が設けられている。なお、各配線はタンタルやアルミなど遮光性を有する導電膜で形成されている。
【００２３】本発明では、画素電極６がゲート配線２を越えてまたぐ形で形成され、一つの画素電極６に対応する開口部はゲート配線２の上下に２分割された構造となっている。隣接する画素電極６どうしは、上下方向にはＣｓ配線４上で、また、左右方向はソース配線３上で分離されるため、画素電極６の間で液晶に電界がかからない部分は、全て遮光される構造となっている。」
　
Ｅ　「【００２５】図２は、図１の液晶表示装置のＡ−Ａ’断面図である。図２において、まず、ガラス基板などの透明基板１０上に、タンタル，アルミなどで図１のゲート配線２およびゲート電極１２、前記ゲート配線２およびゲート電極１２と同時にＣｓ配線４を形成し、チッ化シリコン，酸化シリコンなどでゲート絶縁膜１１、アモルファスシリコン，ポリシリコンなどで半導体層１４、チッ化シリコンなどでチャネル保護層１６、ソース電極１３およびドレイン電極１５となるｎ+シリコン層を順次成膜して形成する。」
　
　上記記載のＢ、Ｄ及び図１１、図１によれば、引用例２には、遮光のために、配線と画素電極の周縁部分を重ねることが記載されているものと認められる。
　また、上記記載のＣ、Ｄ及び図１によれば、引用例２には、付加容量配線と画素電極の横方向の周縁部分を重ねることが記載され、さらに、上記記載Ｅによれば、この付加容量配線は、ゲート配線およびゲート電極と同一物質で形成されているものと認められる。
　
（３）対比
　本願発明１と引用発明１を対比する。
　
　引用発明１の「ｍ組のゲート線Ｙ1A,Ｙ1B〜ＹmA,ＹmB」のそれぞれが「一つの画素行ごとに二重に配置され、各々が横方向に伸びて走査信号を伝達するゲート線」であることは明らかであり、また、ゲート線が薄膜トランジスタのゲート電極と同時に形成されることは当業者に周知の事項であるから、引用発明１は、本願発明１と同様に「一つの画素行ごとに二重に配置され、各々が横方向に伸びて走査信号を伝達するゲート線と、二重の前記ゲート線の各々に連結されている第１及び第２薄膜トランジスタのゲート電極と、を含むゲート配線」を含むものであるといえる。
　
　引用発明１の「補助容量線」は、画素電極ＰＥに補助容量Ｃｓを構成するものであるから、本願発明１でいう「維持容量配線」といえる。
　
　引用発明１において、「データ線Ｘ1〜Ｘnの各々は、対応列の画素ブロックＢＬを構成する２列の隣接表示画素ＰＸ間に配置」されて縦方向に伸びており、引用発明１の「データ線」が本願発明１の「データ線」に相当するところである。
　また、引用発明１において、「これら隣接表示画素ＰＸの薄膜トランジスタＷはこのデータ線に対して対称的に配置配置」されており、このそれぞれの薄膜トランジスタＷが本願発明１の「第１の薄膜トランジスタ」及び「第２の薄膜トランジスタ」に相当するところである。
　ここで、データ線がゲート線から絶縁されていること、また、薄膜トランジスタがゲート電極、ソース電極及びドレーン電極を有するものであり、ソース電極及びドレーン電極がデータ線と同時に形成されることは当業者に周知の事項である。
　したがって、引用発明１は、本願発明１と同様に「互いに隣接する二つの画素列ごとに一つずつ配置され、前記ゲート線から絶縁されて縦方向に伸びているデータ線と、前記データ線に連結されている前記第１及び第２薄膜トランジスタのソース電極と、前記第１薄膜トランジスタのソース電極から分離されて前記第１薄膜トランジスタのゲート電極の上でそのソース電極と対向する前記第１薄膜トランジスタのドレーン電極と、前記第２薄膜トランジスタのソース電極から分離されて前記第２薄膜トランジスタのゲート電極の上でそのソース電極と対向する前記第２薄膜トランジスタのドレーン電極と、を含むデータ配線」を含むものであるといえる。
　
　また、引用発明１の「ダミーデータ線ＤＸ1〜ＤＸn+1 」が本願発明１の「ダミー信号線」に相当するところであり、引用発明１は、本願発明１と同様に「互いに隣接する二つの画素列ごとに一つずつ、前記データ線と交互に配置され、前記ゲート線から絶縁されて縦方向に伸びているダミー信号線」を含むものであるといえる。
　
　また、引用発明１の「画素電極ＰＥ」は、「対応ゲート線からの走査信号に応答して対応データ線の電位」が「薄膜トランジスタＷ」から供給されるものであるから、引用発明１は、本願発明１と同様に「前記第１薄膜トランジスタまたは前記第２薄膜トランジスタを通じて前記二重のゲート線の一方と前記データ線の一つとに連結されている画素電極」を含むものであるといえる。
　
　そして、引用発明１の「液晶パネル１０のアレイ基板ＡＲ」は、「液晶表示装置用薄膜トランジスタ基板」であるといえる。
　
　以上のことから、本願発明１と引用発明１は、
「一つの画素行ごとに二重に配置され、各々が横方向に伸びて走査信号を伝達するゲート線と、二重の前記ゲート線の各々に連結されている第１及び第２薄膜トランジスタのゲート電極と、を含むゲート配線と、
　維持容量配線と、
　互いに隣接する二つの画素列ごとに一つずつ配置され、前記ゲート線から絶縁されて縦方向に伸びているデータ線と、前記データ線に連結されている前記第１及び第２薄膜トランジスタのソース電極と、前記第１薄膜トランジスタのソース電極から分離されて前記第１薄膜トランジスタのゲート電極の上でそのソース電極と対向する前記第１薄膜トランジスタのドレーン電極と、前記第２薄膜トランジスタのソース電極から分離されて前記第２薄膜トランジスタのゲート電極の上でそのソース電極と対向する前記第２薄膜トランジスタのドレーン電極と、を含むデータ配線と、
　互いに隣接する二つの画素列ごとに一つずつ、前記データ線と交互に配置され、前記ゲート線から絶縁されて縦方向に伸びているダミー信号線と、
　前記第１薄膜トランジスタまたは前記第２薄膜トランジスタを通じて前記二重のゲート線の一方と前記データ線の一つとに連結されている画素電極と、
を含む、液晶表示装置用薄膜トランジスタ基板。」の点で一致する。
　一方、次の点で相違する。
　
ａ．本願発明１の「維持容量配線」は、「前記ゲート配線と同一物質で形成される」ものであるのに対し、引用発明１の「補助容量線」がそのようなものであるか不明な点。
ｂ．本願発明１においては、画素電極が「横方向に伸びている周縁部分は前記二重のゲート線または前記維持容量配線に重なり、縦方向に伸びている周縁部分は前記データ線及び前記ダミー信号線に重なっている」ものであるのに対し、引用発明１がこのようなものであるか不明な点。
　
（４）相違点についての検討
　上記相違点について検討する。
　
　まず、相違点ａについて検討するに、引用例２の付加容量配線にもみられるように、維持容量配線をゲート配線と同一物質で形成することは、周知の技術事項であるから、引用発明１における補助容量線をゲート線と同一物質で形成するようにして、上記相違点ａに係る本願発明１の構成とすることは、当業者が容易になし得たものと認められる。
　
　次に、相違点ｂについて検討するに、まず、画素電極が「縦方向に伸びている周縁部分は前記データ線及び前記ダミー信号線に重なっている」点について検討する。
　引用発明１は、「データ線Ｘ1〜Ｘnの各々は対応列の画素ブロックＢＬを構成する２列の隣接表示画素ＰＸ間のスペースを透過する光を遮る遮光部を構成し、ダミーデータ線ＤＸ1〜ＤＸn+1の各々は対応列の画素ブロックＢＬを構成する２列の隣接表示画素ＰＸの外側スペースを透過する光を遮る遮光部を構成するもの」であり、引用発明１のデータ線及びダミーデータ線は、画素間の遮光部を構成するものであるところ、配線に遮光機能を持たせるに際して、配線と画素の周縁部分が重なる構成とすることは、上記引用例２に記載されているように普通に採用される技術事項であるから、引用発明１において、データ線及びダミーデータ線により画素間の遮光部を構成するにあたり、データ線及びダミーデータ線と表示画素の画素電極の縦方向の周縁部が重なるようにして、上記相違点に係る本願発明１の構成とすることは、当業者が容易になし得たものと認められる。　
　次いで、相違点ｂにおける画素電極が「横方向に伸びている周縁部分は前記二重のゲート線または前記維持容量配線に重な」るものである点について検討するが、ここでは、画素電極の横方向に伸びている周縁部分が前記維持容量配線に重なる構成について検討する。
　上記引用例２には、前記のとおり、ゲート配線と同一物質で形成された付加容量配線が記載され、さらに、この付加容量配線は画素電極の横方向に伸びている周縁部分に重なるように配置されることが記載されているから、引用発明１における補助容量線に引用例２に記載される付加容量配線の構成を採用して、上記相違点に係る本願発明１の構成とすることは当業者が容易に想到し得たものと認められる。
　
　また、本願発明１が奏する効果についても、引用例１及び引用例２に記載された事項に基づき当業者が予測可能なものであって、格別のものとはいえない。
　
（５）むすび
　したがって、本願発明１は、引用例１及び引用例２に記載された発明に基づいて当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。　
　
３．本願発明６について
（１）本願発明６
　本願発明６は、次の記載事項により特定されるものである。
　
「【請求項６】
　各画素の縦方向での両端部に沿って横方向に伸びて、走査信号を伝達する二重のゲート線と、前記二重のゲート線の各々に連結されている第１及び第２薄膜トランジスタのゲート電極と、を含むゲート配線と、
　前記ゲート配線と同一物質で形成される維持容量配線と、
　互いに隣接する二つの画素列ごとに一つずつ配置され、前記二重のゲート線から絶縁されて縦方向に伸びて各画素を区切っているデータ線と、前記データ線に各々連結されている前記第１及び第２薄膜トランジスタのソース電極と、前記第１薄膜トランジスタのソース電極から分離されて前記第１薄膜トランジスタのゲート電極の上でそのソース電極と対向する前記第１薄膜トランジスタのドレーン電極と、前記第２薄膜トランジスタのソース電極から分離されて前記第２薄膜トランジスタのゲート電極の上でそのソース電極と対向する前記第２薄膜トランジスタのドレーン電極と、を含むデータ配線と、
　各画素に一つずつ配置され、前記第１及び第２薄膜トランジスタを通じて前記二重のゲート線及び前記データ線に連結されている画素電極と、
を含む、液晶表示装置用薄膜トランジスタ基板。」
　
（２）引用例３
　これに対して、原査定において引用され、本願の優先日前に頒布された特開平１０−２０６８６９号公報（以下「引用例３」という。）には、図とともに次の記載がある。
　
Ａ　「【０００１】
【発明の属する技術分野】本発明は液晶表示装置に関し、特に薄膜トランジスタ（ＴＦＴ）アレイから成るアクティブマトリクス型の液晶表示装置に関する。」
　
Ｂ　「【００２７】
【発明の実施の形態】次に、本発明の第１の実施の形態の液晶表示装置の主要部を図７と共通の構成要素には共通の文字／数字で同様に模式平面図で示す図１（Ａ）を参照すると、この図に示す本実施の形態の液晶表示装置は、従来の第２の液晶表示装置と共通の画素電極１と、走査線２と、列数の３／２倍の数のデータ線３と、走査ドライバ（Ｖドライバ：図示省略）４と、データドライバ（Ｈドライバ：図示省略）５と、薄膜トランジスタ（ＴＦＴ）６とに加えて、画素電極１相互間に画素の蓄積容量を設定するストレージ線を兼ねる固定電位電極である固定電位線７を備える。
【００２８】説明の便宜上、従来と同様に本実施の形態の液晶表示装置は水平方向にＲＧＢそれぞれ６４０画素、垂直方向に４８０画素を有するＶＧＡ方式のカラー表示のアクティブマトリクス液晶表示装置を例として説明する。したがって、画素電極１を６４０×３×４８０のマトリクス状に配置し、９６０本の走査線２を走査方向の１表示ラインに対して２本づつ割り当て、３２０×３本のデータ線３を備える。
【００２９】ｊ番目のデータ線３ｊの左側に配置されドレインｄがドレイン層で形成されたデータ線３ｊに接続しゲートｇがゲート層で形成され１表示ラインの一方の走査線２ｉに接続したＴＦＴ６Ａのソースｓにより駆動されるｉ行ｊ列目の画素電極１Ｃ（ｉ，ｊ）と、データ線３ｊの右側に配置されドレインｄがデータ線３ｊに接続しゲートｇが１表示ラインの１表示ラインの他方の走査線２ｉ＋１に接続したＴＦＴ６Ｂにより駆動される画素電極１Ｄ（ｉ＋１，ｊ）とを有する。
【００３０】画素電極１Ｃ（ｉ，ｊ）（以下１Ａ），１Ｄ（ｉ＋１，ｊ）（以下１Ｄ）の間にはデータ線３ｊを配置し、画素電極１Ｃとその反対隣の画素電極１Ｂ（ｉ＋１，ｊ−１）（以下１Ｂ）の間には固定電位電極である固定電位線７を配置する。
【００３１】ＴＦＴ６はゲート電極が画素電極の下層にある逆スタガー型を用い、固定電位線７はゲート層により走査線２と同時にパターニングして形成する。
【００３２】データ線３の近傍ａ−ａ及び固定電位線７の近傍ｂ−ｂの各々の断面を断面図で示す図１（Ｂ），（Ｃ）を参照してデータ線３，走査線２，固定電位線７及び画素電極１との配置形状関係について説明すると、データ線３が間にある画素電極１Ｂと画素電極１Ｃの距離及びデータ線３が間にない画素電極１Ｃと画素電極１Ｄとの距離はそれぞれの寄生容量Ｃ１及び寄生容量Ｃ２が等しくなるように設計する。」
　
　ここで、図１を参照すると、走査線は、画素電極の縦方向の両端部に沿って横方向に伸びているものと認められる。
　また、引用例３は、アクティブマトリクス型の液晶表示装置に関して記載するものであるが、アクティブマトリクス型の液晶表示装置が薄膜トランジスタ基板と対向基板で構成されることは周知であり、上記Ｂに記載される事項は、薄膜トランジスタ基板に関するものであると認められる。
　
　以上のことから、引用例３には、
「画素電極１と、走査線２と、データ線３と、走査ドライバ４と、データドライバ５と、薄膜トランジスタ（ＴＦＴ）６と、画素電極１相互間に画素の蓄積容量を設定するストレージ線を兼ねる固定電位電極である固定電位線７を備えるアクティブマトリクス型の液晶表示装置用薄膜トランジスタ基板であって、
　走査線２は走査方向の１表示ラインに対して２本づつ割り当てられ、画素電極の縦方向の両端部に沿って横方向に伸びており、
　ｊ番目のデータ線３ｊの左側に配置され、ドレインｄがドレイン層で形成されたデータ線３ｊに接続し、ゲートｇがゲート層で形成され１表示ラインの一方の走査線２ｉに接続したＴＦＴ６Ａのソースｓにより駆動されるｉ行ｊ列目の画素電極１Ｃ（ｉ，ｊ）と、
　データ線３ｊの右側に配置され、ドレインｄがデータ線３ｊに接続し、ゲートｇが１表示ラインの他方の走査線２ｉ＋１に接続したＴＦＴ６Ｂにより駆動される画素電極１Ｄ（ｉ＋１，ｊ）とを有し、
　画素電極１Ｃ（ｉ，ｊ），１Ｄ（ｉ＋１，ｊ）の間にはデータ線３ｊが配置され、画素電極１Ｃ（ｉ，ｊ）とその反対隣の画素電極１Ｂ（ｉ＋１，ｊ−１）の間には固定電位電極である固定電位線７が配置され、
　固定電位線７はゲート層により走査線２と同時にパターニングして形成されているアクティブマトリクス型の液晶表示装置用薄膜トランジスタ基板。」の発明（以下「引用発明３という。」）が記載されているものと認められる。
　
（３）対比・判断
　本願発明６と引用発明３を対比する。
　
　引用発明３の「走査線２」は、画素電極の縦方向の両端部に沿って横方向に伸びており、走査方向の１表示ラインに対して２本づつ割り当てられているから、本願発明６の「各画素の縦方向での両端部に沿って横方向に伸びて、走査信号を伝達する二重のゲート線」であるといえる。
　また、引用発明３の「ＴＦＴ６Ａ」、「ＴＦＴ６Ｂ」及びその「ゲートｇ」がそれぞれ本願発明６の「第１薄膜トランジスタ」、「第２薄膜トランジスタ」及び「ゲート電極」に相当するところであり、「ＴＦＴ６Ａ」のゲートｇは、ゲート層で形成され、１表示ラインの一方の走査線２ｉに接続し、「ＴＦＴ６Ｂ」のゲートｇは、１表示ラインの他方の走査線２ｉ＋１に接続しているから、引用発明３は、本願発明６と同様に「各画素の縦方向での両端部に沿って横方向に伸びて、走査信号を伝達する二重のゲート線と、前記二重のゲート線の各々に連結されている第１及び第２薄膜トランジスタのゲート電極と、を含むゲート配線」を含むものであるといえる。
　
　引用発明３の「固定電位線７」は、「ストレージ線を兼ねる」ものであって、「ゲート層により走査線２と同時にパターニングして形成」されるものであるから、本願発明６の「前記ゲート配線と同一物質で形成される維持容量配線」に相当する。
　
　引用発明３は、「ｊ番目のデータ線３ｊの左側に配置され、ドレインｄがドレイン層で形成されたデータ線３ｊに接続し、ゲートｇがゲート層で形成され１表示ラインの一方の走査線２ｉに接続したＴＦＴ６Ａのソースｓにより駆動されるｉ行ｊ列目の画素電極１Ｃ（ｉ，ｊ）と、データ線３ｊの右側に配置され、ドレインｄがデータ線３ｊに接続し、ゲートｇが１表示ラインの他方の走査線２ｉ＋１に接続したＴＦＴ６Ｂにより駆動される画素電極１Ｄ（ｉ＋１，ｊ）と」を有するものであり、この「データ線」、「ＴＦＴ６Ａ」、「ＴＦＴ６Ｂ」、「ドレインｄ」、「ゲートｇ」及び「ソースｓ」がそれぞれ本願発明６の「データ線」、「第１薄膜トランジスタ」、「第２薄膜トランジスタ」、「ソース電極」、「ゲート電極」及び「ドレーン電極」に相当するところであるから、引用発明３は、本願発明６と同様に「互いに隣接する二つの画素列ごとに一つずつ配置され、前記二重のゲート線から絶縁されて縦方向に伸びて各画素を区切っているデータ線と、前記データ線に各々連結されている前記第１及び第２薄膜トランジスタのソース電極と、前記第１薄膜トランジスタのソース電極から分離されて前記第１薄膜トランジスタのゲート電極の上でそのソース電極と対向する前記第１薄膜トランジスタのドレーン電極と、前記第２薄膜トランジスタのソース電極から分離されて前記第２薄膜トランジスタのゲート電極の上でそのソース電極と対向する前記第２薄膜トランジスタのドレーン電極と、を含むデータ配線」を含むものであるといえる。
　
　また、引用発明３の「画素電極」は、前記のとおり、「画素電極１Ｃ（ｉ，ｊ）」が「ＴＦＴ６Ａ」を通じて前記「一方の走査線２ｉ」及び前記「データ線３ｊ」に接続され、画素電極「１Ｄ（ｉ＋１，ｊ）」が「ＴＦＴ６Ｂ」を通じて前記「他方の走査線２ｉ＋１」及び前記「データ線３ｊ」に接続されているから、引用発明３は、本願発明６と同様に「各画素に一つずつ配置され、前記第１及び第２薄膜トランジスタを通じて前記二重のゲート線及び前記データ線に連結されている画素電極」を含むものであるといえる。
　
　以上のとおりであるから、本願発明６の液晶表示装置用薄膜トランジスタ基板と引用発明３の液晶表示用薄膜トランジスタ基板の間に格別の差異は認められない。
　
（４）むすび
　したがって、本願発明６は、引用例３に記載された発明であると認められ、特許法第２９条第１項第３号に規定する発明に該当し、特許を受けることができない。
　
４．むすび
　以上のとおりであって、本願発明１は、引用例１及び２に記載された発明に基づいて当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　また、本願発明６は、引用例３に記載された発明であるから、特許法第２９条第１項第３号に規定する発明に該当し、特許を受けることができない。
　よって、結論のとおり審決する。