【事件の表示】
　特願２００６−１３８８９９「電力変換装置」拒絶査定不服審判事件〔平成１９年１１月２９日出願公開，特開２００７−３１２５０４〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１．手続の経緯・本願の発明
　本願は，平成１８年５月１８日の出願であって，その請求項１に係る発明（以下「本願発明」という。）は，平成２１年１１月９日付けの手続補正書により補正された明細書，特許請求の範囲及び図面の記載からみて，特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのものと認める。
「電力変換用半導体素子と，
　前記電力変換用半導体素子の分流電流を取り出すセンシング端子と，
　前記分流電流を電圧値に変換する電流−電圧変換手段と，
　前記電流−電圧変換手段からの電圧値と前記電力変換用半導体素子の短絡電流に相当するしきい値とを比較する過電流検出手段と，
　前記センシング端子から流れ出す分流電流により駆動されて前記電力変換用半導体素子を遮断する第１の遮断手段と，
　前記第１の遮断手段の動作開始から一定時間後に前記第１の遮断手段を動作終了させる遮断終了手段と，
　前記過電流検出手段の検出結果に応答して，前記第１の遮断手段と同時に動作しないように制御されて，前記第１の遮断手段の動作終了後に前記電力変換用半導体素子を遮断する第２の遮断手段と
　を備えた電力変換装置。」
　
　なお，上記手続補正書による特許請求の範囲についての補正は，請求項の削除を目的とするものであるから，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に適合するものである。
　
２．引用文献
　これに対して，原査定の拒絶の理由に引用された特開２００３−１３４７９７号公報（以下「引用例」という。）には，図面とともに次の事項が記載されている。
　
　・「【０００１】
【発明の属する技術分野】この発明は，インテリジェントパワーモジュールを構成するＩＧＢＴ等といった，パワーデバイスの駆動回路に関する。」
　
　・「【００２１】
【発明の実施の形態】以下に，本発明の実施の形態を説明する。図１は，本発明の第１の実施の形態を適用したインテリジェントパワーモジュールの，駆動及び保護回路部１０の一例を示す回路図である。なお，インテリジェントパワーモジュール全体の構成は，図３に示す従来と同様であるのでその詳細な説明は省略する。
【００２２】このインテリジェントパワーモジュール（ＩＰＭ）２は，図３に示すように３相のインバータ及びこれを駆動するためのゲート駆動回路５及び保護するための保護回路６を備えて構成されている。これらゲート駆動回路５及び保護回路６は，前記インバータを構成する６個のＩＧＢＴ３毎に，設けられている。図１は，前記ゲート駆動回路５及び保護回路６の回路図である。
【００２３】図中１１は，ゲート駆動回路５用の電源であって，この電源１１に，Ｐチャネル型ＭＯＳＦＥＴ１２及びＮチャネル型ＭＯＳＦＥＴ１３が直列に接続されている。前記ＭＯＳＦＥＴ１２はＩＧＢＴ３をオン制御するためのもの，また，前記ＭＯＳＦＥＴ１３はＩＧＢＴ３をオフ制御するためのものであってゲート抵抗を兼ねている。そして，ＭＯＳＦＥＴ１２及び１３間の電位がＩＧＢＴ３のゲートに印加されるようになっている。
【００２４】また，前記ＩＧＢＴ３のゲートと前記ＭＯＳＦＥＴ１３のドレイン間には，Ｎチャネル型のＭＯＳＦＥＴ１４及び１５が，ＭＯＳＦＥＴ１３と並列に接続されている。なお，前記ＭＯＳＦＥＴ１４は高抵抗となるように設定される。そして，図示しない外部装置からの制御信号はバッファ２１及び論理反転回路２２を介してＡＮＤ回路２３の一方の入力端子にに反転入力され，ＡＮＤ回路２３の反転出力が，ＩＧＢＴ３をオン制御するためのＭＯＳＦＥＴ１２のゲートに印加される。また，前記制御信号はバッファ２１を介して論理回路２４の一方の入力端子に反転入力され，論理反転回路２４の出力がＯＲ回路２５の一方の入力端子に入力され，ＯＲ回路２５の出力がＩＧＢＴ３をオフ制御するためのＭＯＳＦＥＴ１３のゲートに印加される。
【００２５】前記保護回路６は，ＩＧＢＴ３の過電流を検出するための過電流検出回路３１及び過熱や不足電圧等，過電流以外の異常を検出する異常検出回路３２を備えており，前記過電流検出回路３１は，例えば前記ＩＧＢＴ３を電流検出機能を備えたセンスＩＧＢＴで構成することによって，ＩＧＢＴ３の過電流を検出するようになっている。前記過電流検出回路３１及び異常検出回路３２の出力はＡＮＤ回路（注：「ＯＲ回路」は誤記）３４に入力され，その出力が遅延回路３５に入力されると共に，ＯＲ回路３３の一方の入力端子に入力される。
【００２６】前記遅延回路３５では，入力される信号を所定時間Ｔ１ だけ遅延した後これを出力し，この出力は，ＯＲ回路３７の一方の入力端子に入力されると共に，リセット回路３６を介してＯＲ回路３７の他方の入力端子に入力される。また，前記リセット回路３６の出力は，前記ＡＮＤ回路（注：「ＯＲ回路」は誤記）３３の他方の入力端子に入力される。前記リセット回路３６では，入力される遅延回路３５からの信号を出力すると共に，入力される信号がＨＩＧＨレベルであるときには，ＨＩＧＨレベルとなった時点から所定時間Ｔ２ が経過した時点で強制的にＬＯＷレベルにリセットし出力する。
【００２７】前記ＯＲ回路３７の出力は，前記ＡＮＤ回路２３の他方の入力端子に反転入力されると共に，遅延回路３８に入力される。この遅延回路３８では，入力される信号を所定時間Ｔ３ 期間だけ遅延させた後，前記ＯＲ回路２５に出力する。なお，前記図示しない外部装置では，ＩＧＢＴ３を導通状態に制御するときＨＩＧＨレベル，遮断状態に制御するときＬＯＷレベルの制御信号を出力するようになっている。また，過電流検出回路３１及び異常検出回路３２では，異常を検出したときＨＩＧＨレベルの検出信号を出力するようになっている。
【００２８】また，前記ＭＯＳＦＥＴ１２及び１３がゲート駆動回路５を構成し，前記ＭＯＳＦＥＴ１４及び１５，各種回路２１〜３８が保護回路６を構成している。次に，上記第１の実施の形態の動作を説明する。今，図示しない外部装置からＩＧＢＴ３を導通させるためのＨＩＧＨレベルの制御信号が出力されているものとする。また，過電流検出回路３１及び異常検出回路３２では共に異常を検出していない状態であるとする。
【００２９】外部装置からのＨＩＧＨレベルの制御信号はバッファ２１を介して論理反転回路２２で反転され，ＡＮＤ回路２３の一方の入力端子に反転入力される。また，過電流検出回路３１及び異常検出回路３２では異常を検出していないから，これらの出力はＬＯＷレベルである。したがって，ＯＲ回路３４の出力はＬＯＷレベルとなり，これが，遅延回路３５，リセット回路３６を経てＯＲ回路３７に入力されるから，ＯＲ回路３７の出力はＬＯＷレベルとなる。したがって，ＡＮＤ回路２３には共にＬＯＷレベルの信号が反転入力されるからその反転出力はＬＯＷレベルとなり，ＩＧＢＴ３をオン制御するためのＭＯＳＦＥＴ１２は導通状態となる。
【００３０】また，ＯＲ回路３７の出力がＬＯＷレベルであるから，ＯＲ回路２５には，論理回路２４からのＬＯＷレベルの信号と遅延回路３８からのＬＯＷレベルの信号とが入力される。よって，ＯＲ回路２５の出力はＬＯＷレベルとなり，ＩＧＢＴ３をオフ制御するためのＭＯＳＦＥＴ１３は遮断状態となる。また，ＯＲ回路３４の出力がＬＯＷレベルであり，遅延回路３６の出力がＬＯＷレベルであることから，ＡＮＤ回路３３の出力がＬＯＷレベルとなり，ＭＯＳＦＥＴ１４及び１５は遮断状態となる。
【００３１】したがって，ＩＧＢＴ３のゲート電圧ＶｇがＨＩＧＨレベルとなり，ＩＧＢＴ３は導通状態となる。この状態から，例えば，異常検出回路３２で何らかの異常が検出されると，その出力がＨＩＧＨレベルとなる。このため，ＯＲ回路３４の出力がＨＩＧＨレベルとなり，また，遅延回路３５の出力がＬＯＷレベルでありリセット回路３６の出力がＬＯＷレベルであることから，ＡＮＤ回路３３の出力がＨＩＧＨレベルとなりＭＯＳＦＥＴ１５が導通状態となる。このため，ＭＯＳＦＥＴ１２及び１５が導通状態となり，ＭＯＳＦＥＴ１３及び１４が遮断状態を維持することから，ＭＯＳＦＥＴ１２及び１５の抵抗分による分圧値がＩＧＢＴ３のゲート電圧Ｖｇとなるため，ゲート電圧Ｖｇは低下する。このため，ゲート電圧Ｖｇが電源電圧１１に対して低下するから，コレクタ電流が制限されることになり現状流れている電流値が低減されることになる。
【００３２】そして，異常検出回路３２で異常が検出された後，所定時間Ｔ１ が経過すると，遅延回路３５の出力がＨＩＧＨレベルとなるから，ＯＲ回路３７の出力がＨＩＧＨレベルとなる。このため，ＡＮＤ回路２３の反転出力がＨＩＧＨレベルとなり，ＭＯＳＦＥＴ１２は遮断状態となる。また，ＡＮＤ回路３３の出力がＬＯＷレベルとなることから，ＭＯＳＦＥＴ１５は遮断状態となりＭＯＳＦＥＴ１４は導通状態となる。
【００３３】このＭＯＳＦＥＴ１４は高抵抗となるように設定されているから，ＩＧＢＴ３はソフト遮断されることになる。そして，異常検出回路３２で異常が検出された時点から遅延回路３５の遅延時間Ｔ１ が経過してＯＲ回路３７の出力がＨＩＧＨレベルになった時点から遅延回路３８の遅延時間Ｔ３ が経過した時点で遅延回路３８の出力がＨＩＧＨレベルに切り換わると，ＩＧＢＴ３のオフ制御用のＭＯＳＦＥＴ１３が導通状態に切り換わる。
【００３４】これによって，ＭＯＳＦＥＴ１２が遮断状態，ＭＯＳＦＥＴ１３が導通状態となるため，ＩＧＢＴ３は遮断状態に制御されることになる。これによって，ＩＧＢＴ３がオフしている期間中のゲート及びエミッタ間のインピーダンスの低減が図られることになる。一方，異常検出回路３２に替えて過電流検出回路３１において過電流が検出された場合には，ＯＲ回路３４の出力がＨＩＧＨレベルとなることから，上記と同様の動作を行うことになる。
【００３５】したがって，ＩＧＢＴ３の過電流を検出した場合，また，過熱，不足電圧等，過電流検出回路３１及び異常検出回路３２において異常を検出した場合には，ＩＧＢＴ３を遮断する前に，そのゲート電位Ｖｇを低減させるようにしたから，高サージ電圧が印加されることを回避し，信頼性を向上させることができる。なお，上記第１の実施の形態においては，パワーデバイスとしてＩＧＢＴ３を適用した場合について説明したがこれに限るものではなく，他のパワーデバイスであっても適用できることはいうまでもない。」
　
　・図１には，センスＩＧＢＴ３の分流電流を取り出す取出点が過電流検出回路３１に接続された構成が示されている。
　
　これらの記載事項及び図示内容を総合すると，引用例には次の発明（以下「引用発明」という。）が記載されているものと認められる。
「センスＩＧＢＴ３と，
　前記センスＩＧＢＴ３の分流電流を取り出す取出点と，
　前記センスＩＧＢＴ３の過電流を検出するための過電流検出回路３１と，
　前記取出点から流れ出す分流電流により前記過電流検出回路３１を経て導通状態にされて前記センスＩＧＢＴ３のゲート電圧Ｖｇを低下させるＭＯＳＦＥＴ１５と，
　前記ＭＯＳＦＥＴ１５の導通状態から所定時間Ｔ１ 経過後に前記ＭＯＳＦＥＴ１５を遮断状態にさせる遅延回路３５，ＡＮＤ回路３３等からなる回路と，
　前記過電流検出回路３１の検出結果に応答して，前記ＭＯＳＦＥＴ１５の遮断状態から所定時間Ｔ３ 経過後に前記センスＩＧＢＴ３を遮断する遅延回路３８，ＭＯＳＦＥＴ１３等からなる回路と
　を備えたパワーデバイスの駆動回路。」
　
３．対比
　本願発明と引用発明を対比する。
　
　まず，後者の「センスＩＧＢＴ３」は前者の「電力変換用半導体素子」に，後者の「分流電流を取り出す取出点」は前者の「分流電流を取り出すセンシング端子」に，それぞれ相当している。
　
　続いて，後者の「センスＩＧＢＴ３の過電流を検出するための過電流検出回路３１」と前者の「電流−電圧変換手段からの電圧値と電力変換用半導体素子の短絡電流に相当するしきい値とを比較する過電流検出手段」とは，「電力変換用半導体素子の短絡電流を検出する過電流検出手段」との概念で共通している。
　
　次に，後者の「分流電流により過電流検出回路３１を経て導通状態にされ」る態様は前者の「分流電流により駆動され」る態様に，後者の「センスＩＧＢＴ３のゲート電圧Ｖｇを低下させる」態様は前者の「電力変換用半導体素子を遮断する」態様に，後者の「ＭＯＳＦＥＴ１５」は前者の「第１の遮断手段」に，それぞれ相当するから，結局，後者の「取出点から流れ出す分流電流により過電流検出回路３１を経て導通状態にされてセンスＩＧＢＴ３のゲート電圧Ｖｇを低下させるＭＯＳＦＥＴ１５」は前者の「センシング端子から流れ出す分流電流により駆動されて電力変換用半導体素子を遮断する第１の遮断手段」に相当している。
　
　また，後者の「ＭＯＳＦＥＴ１５の導通状態から所定時間Ｔ１ 経過後」は前者の「第１の遮断手段の動作開始から一定時間後」に，後者の「ＭＯＳＦＥＴ１５を遮断状態にさせる」態様は前者の「第１の遮断手段を動作終了させる」態様に，後者の「遅延回路３５，ＡＮＤ回路３３等からなる回路」は前者の「遮断終了手段」に，それぞれ相当するから，結局，後者の「ＭＯＳＦＥＴ１５の導通状態から所定時間Ｔ１ 経過後に前記ＭＯＳＦＥＴ１５を遮断状態にさせる遅延回路３５，ＡＮＤ回路３３等からなる回路」は前者の「第１の遮断手段の動作開始から一定時間後に前記第１の遮断手段を動作終了させる遮断終了手段」に相当している。
　
　そして，後者の「ＭＯＳＦＥＴ１５の遮断状態から所定時間Ｔ３ 経過後にセンスＩＧＢＴ３を遮断する」態様は前者の「第１の遮断手段と同時に動作しないように制御されて，前記第１の遮断手段の動作終了後に電力変換用半導体素子を遮断する」態様に，後者の「遅延回路３８，ＭＯＳＦＥＴ１３等からなる回路」は前者の「第２の遮断手段」に，それぞれ相当するから，結局，後者の「過電流検出回路３１の検出結果に応答して，ＭＯＳＦＥＴ１５の遮断状態から所定時間Ｔ３ 経過後にセンスＩＧＢＴ３を遮断する遅延回路３８，ＭＯＳＦＥＴ１３等からなる回路」は前者の「過電流検出手段の検出結果に応答して，第１の遮断手段と同時に動作しないように制御されて，前記第１の遮断手段の動作終了後に電力変換用半導体素子を遮断する第２の遮断手段」に相当している。
　
　さらに，後者の「パワーデバイスの駆動回路」は前者の「電力変換装置」に相当している。
　
　したがって，両者は，
「電力変換用半導体素子と，
　前記電力変換用半導体素子の分流電流を取り出すセンシング端子と，
　前記電力変換用半導体素子の短絡電流を検出する過電流検出手段と，
　前記センシング端子から流れ出す分流電流により駆動されて前記電力変換用半導体素子を遮断する第１の遮断手段と，
　前記第１の遮断手段の動作開始から一定時間後に前記第１の遮断手段を動作終了させる遮断終了手段と，
　前記過電流検出手段の検出結果に応答して，前記第１の遮断手段と同時に動作しないように制御されて，前記第１の遮断手段の動作終了後に前記電力変換用半導体素子を遮断する第２の遮断手段と
　を備えた電力変換装置。」
である点で一致し，次の点で相違する。
　
［相違点１］
　本願発明は，「分流電流を電圧値に変換する電流−電圧変換手段」を備えているのに対し，引用発明は，かかる手段が明確にされていない点。
［相違点２］
　過電流検出手段における「電力変換用半導体素子の短絡電流を検出する」態様に関し，本願発明は，「電流−電圧変換手段からの電圧値と電力変換用半導体素子の短絡電流に相当するしきい値とを比較する」としているのに対し，引用発明は，かかる特定がなされていない点。
　
４．判断
　上記相違点１及び２について以下検討する。
　
　一般に，電力変換用半導体素子の過電流検出手段において，検出される電圧値と過電流に相当する電圧値（即ち，短絡電流に相当するしきい値）とを比較するように構成することは，過電流保護の技術分野における周知の構成であるといえる。
　そして，上記の検出される電圧値を得るための手段は，当業者が必要に応じて適宜設定し得るものであり，「（電力変換用半導体素子の）分流電流を電圧値に変換する電流−電圧変換手段」として構成することも任意である。
　
　そうすると，過電流保護の技術分野に属する引用発明において，「分流電流を電圧値に変換する電流−電圧変換手段」を備えるとともに，上記周知の構成に倣い，過電流検出手段を，「電流−電圧変換手段からの電圧値と電力変換用半導体素子の短絡電流に相当するしきい値とを比較する」構成とすることで，上記相違点１及び２に係る本願発明の構成とすることは，当業者が必要に応じて適宜改変し得る設計的事項にすぎないものというべきである。
　
　そして，本願発明の全体構成により奏される効果も，引用発明及び上記周知の構成から当業者が予測し得る範囲内のものである。
　したがって，本願発明は，引用発明及び上記周知の構成に基いて当業者が容易に発明をすることができたものである。
　
５．むすび
　以上のとおり，本願発明は，引用発明及び上記周知の構成に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができないため，本願は，同法第４９条第２号の規定に該当し，拒絶をされるべきものである。
　よって，結論のとおり審決する。