【事件の表示】
　平成１１年特許願第５０４９６４号「広いバンドギャップの半導体におけるパワー・デバイス」拒絶査定不服審判事件〔平成１０年１２月３０日国際公開，ＷＯ９８／５９３７４，平成１４年　２月２６日国内公表，特表２００２−５０６５６９〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，１９９８年６月２３日（パリ条約による優先権主張外国庁受理１９９７年６月２３日，米国）を国際出願日とする出願であって，平成１９年６月１３日付けで拒絶査定がされ，これに対して，同年９月１８日に審判請求がされるとともに，同年１０月１８日に手続補正書が提出され，その後，平成２２年８月３１付けで当審による拒絶理由が通知され，これに対して，平成２３年１月２８日に意見書及び手続補正書が提出されたものである。 
　
２　本願発明
　本願発明は，平成２３年１月２８日に提出された手続補正書の特許請求の範囲の請求項１に記載された，次のとおりのものである。
　
「広いバンドギャップの半導体においてドリフト領域層（１３）内にソース領域とドレイン領域とを有する，横方向に導電性のパワー・スイッチング・デバイスであって，
　前記広いバンドギャップの半導体に隣接する基板（１２）と，
　前記ドリフト領域層（１３）内に設けられたチャンネル領域（１６）であって，Ｕ型であり，前記ソース領域の下端全体を完全に包囲し，前記ドリフト領域層（１３）によって完全に包囲されたチャンネル領域と，
　前記チャンネル領域（１６）上の絶縁層（１７）と，
　前記絶縁層（１７）に隣接するゲート（１８）と，
を具備し，前記基板（１２）が半絶縁性基板であることを特徴とするパワー・スイッチング・デバイス。」
　
３　本願発明の容易想到性
（１）引用例１の記載と引用発明
（１−１）引用例１の記載内容
　　ア　当審の拒絶理由に引用した，本願の優先日前に日本国内において頒布された刊行物である，特開平９−６４３７１号公報（以下「引用例１」という。）には，図４とともに，次の記載がある。
・「【０００２】
【従来の技術】従来より，素子が形成される半導体基板と支持基板とを誘電体膜により分離した所謂誘電分離型半導体装置があり，このような誘電分離型半導体装置の一例としては，図４に示すようなＳＯＩ型のＬＤＭＯＳＦＥＴ（横型二重拡散金属酸化膜電界効果トランジスタ）が知られている。このＬＤＭＯＳＦＥＴ２１は，ｎ型の半導体基板２２の表面側にチャネル領域を形成するためのｐ型のウェル領域２６とｎ型のドレイン領域２３を形成するとともに，ｐ型ウェル領域２６内にｎ型のソース領域２４を形成し，酸化膜などから成る絶縁膜２９を介してソース領域２４上にソース電極３０，ソース領域２４とドレイン領域２３に挟まれたｐ型ウェル領域２６上にゲート電極２５をそれぞれ設けてある。また，上記ＬＤＭＯＳＦＥＴ２１は，半導体基板２２の裏面に酸化膜２７により分離された支持基板となるｎ型（又はｐ型）の半導体基板３１を有している。さらに，半導体基板２２にはその表面から裏面側の酸化膜２７に至るまで，絶縁物が満たされた溝から成る分離層２８が形成してあり，上記ＬＤＭＯＳＦＥＴ２１を半導体基板２２の他の部分から電気的に分離してある。」
　
　　イ　図４を参照すると，引用例１の横型ＭＯＳＦＥＴは，ｐ型ウェル領域２６（本願発明のチャネル領域１６に相当）が，ソース領域２４の下端全体を完全に包囲し，かつ，前記ｎ型の半導体基板２２によって完全に包囲されていることが見て取れる。
　
（１−２）引用発明
　以上によれば，引用例１には，従来技術として，次の横型ＭＯＳＦＥＴ（以下「引用発明」という。）が開示されている。
　
「横型ＭＯＳＦＥＴであって，支持基板となる半導体基板３１と，ｎ型の半導体基板２２と，
　ｎ型のソース領域２４と，ソース領域２４の下端全体を完全に包囲し，前記ｎ型の半導体基板２２によって完全に包囲されたｐ型ウェル領域２６と，
　ｐ型ウェル領域２６上の絶縁膜２９と，
　絶縁膜２９に隣接するゲート電極２５と，
を具備し，支持基板となる半導体基板３１とｎ型の半導体基板２２が酸化膜２７により絶縁分離された（いわゆるＳＯＩ構造の）横型ＭＯＳＦＥＴ。」
　
　ここで，この種のＭＯＳＦＥＴがパワースイッチングデバイスとして用いられることは，当業者に自明である
　
（２）引用例２，引用例３及び引用例４の記載
（２−１）引用例２の記載内容
　当審の拒絶理由に引用した，本願の優先日前に日本国内において頒布された刊行物である，特開平８−３３０６０１号公報（以下「引用例２」という。）には，図２０，図２２とともに，次の記載がある。（下線は当審で付加したもの。以下同じ。）
・「【０００１】【発明の属する技術分野】
本発明は絶縁ゲートトランジスタ等のように主電流をゲート電圧で容量結合的に制御する半導体装置に関し，特に絶縁ゲート型のパワーデバイスおよびモノリシック・パワーＩＣに関する
・「【００５７】「（変形例  ２−３）図２０（ａ）は本発明の第２の実施の形態の第３の変形例に係るＩＧＴ平面図で，図２０（ｂ）は図２０（ａ）のＡ−Ａ方向の，図２０（ｃ）はＢ−Ｂ方向の断面図である。この第３の変形例はＪＩ構造の例であり，ｐ基板８３の上にエピタキシャル成長等により形成した第１の半導体領域としてのｎ- 半導体層をｎ-ドリフト層２２とし，その周辺をｐ+ 拡散領域８４で囲みＪＩ構造としている。
【００５８】「
第４の半導体領域としてのｐベース層２３はｎ
- 
半導体層２２の表面の一部に図２０（ａ）に示すように島状に形成され，第２の半導体領域となるｎ
+ 
ソース拡散層４はｐベース層２３の内部に形成されている
・「【００６０】（変形例  ２−５）図２２（ａ）は本発明の第２の実施の形態の第５の変形例に係るＩＧＴの平面図であり，図２２（ｂ）は図２２（ａ）のＡ−Ａ方向の断面図，図２２（ｃ）はＢ−Ｂ方向の断面図である。第５の変形例においては第１の半導体領域となるｎ- 半導体層２２はＳＯＩ構造を形成する底面絶縁膜８の上部に形成されている点では図１４（ａ）〜（ｃ）に示した第２の実施の形態の構造と同様であるが，周辺の分離構造が異なる。・・・」
・「【０１２２】
本発明の半導体装置はシリコンデバイスに限る必要はなく，ＳｉＣやＧａＡｓ，ＩｎＰ等でもよい
ＧａＡｓの場合はＡｌＧａＡｓやＺｎＳｅをゲート絶縁膜として用いればよく，ＳｉＣやＩｎＰではＳｉＯ
2 
をゲート絶縁膜として用いることができる
・図２０，図２２には，横型の（横方向に導電性の）絶縁ゲート型パワーデバイスが示されている。
　
　以上の記載から，横型の絶縁ゲート型パワーデバイスの材料には，シリコン（Ｓｉ）に限られることなく，炭化ケイ素（ＳｉＣ）や砒化ガリウム（ＧａＡｓ）などの半導体材料を用いることができることが分かる。
　
（２−２）引用例３の記載内容
　当審の拒絶理由に引用した，本願の優先日前に日本国内において頒布された刊行物である，特開平９−８３００号公報（以下「引用例３」という。）には，図２８，図３８とともに，次の記載がある。
・「【０００１】【発明の属する技術分野】本
発明は，ＭＯＳＦＥＴやＩＧＢＴ等のＭＯＳゲート構造を有する半導体装置
関する
・「【０１１６】図２８は本発明の更に別の実施の形態に係る半導体装置の断面図である。
【０１１７
】図２８図示の半導体装置が図２７図示の半導体装置と異なる点は，半導体基板１１の代わりに，絶縁基板１３を用いたことにある
即ち，ＳＯＩに半導体装置を形成したことにある
また，絶縁基板１３の代わりにＧａＡｓ基板等の半絶縁性基板を用い，ｎ型半導体層２，１２をＧａＡｓ基板等の半絶縁性基板へ不純物をドープすることによって形成してもよい
・「【０１２８】図３８は本発明の更に別の実施の形態に係る半導体装置の断面図である。
【０１２９】
本半導体装置においては，ｎ型半導体基板１がＳｉＣからなり，その上にＳｉＣからなるｎ型半導体層２がエピタキシャル成長形成される
・図２８には，横型のＭＯＳＦＥＴが，図３８には，縦型のＭＯＳＦＥＴが示されている。
　　
　以上の記載によれば，引用例３には，横型のＭＯＳゲート構造を有する半導体装置において，半導体基板１１の代わりにＳＯＩ基板（絶縁基板１３）を用いた例が開示され，さらに，ＳＯＩ基板（絶縁基板１３）の代わりに，ＧａＡｓ基板等の半絶縁性基板を用い，この基板に不純物を導入することにより，導電層を形成することが教示されている。
　加えて，引用例３には，縦型のＭＯＳＦＥＴの実施例について，半導体材料として，ＳｉＣを用いた実施の形態が開示されている。ＳｉＣが横型のＭＯＳＦＥＴを構成する半導体材料としても使用できることは自明である。　
　
（２−３）引用例４の記載内容
　当審の拒絶理由に引用した，本願の優先日前に日本国内において頒布された刊行物である，特表平９−５００８６１号公報（以下「引用例４」という。）には，次の記載がある。
・「
本発明は
高抵抗ＳｉＣの製法に関する
　
結晶形のＳｉＣは，半導体材料の特性を有し，かつ種々異なる半導体構成成分において，ますます使用されてきている
この単結晶ディスクを，その全てが電気的に絶縁されている多数の個々の構成成分のための共通の基板として使用することができる
例えば純粋なＳｉを用いて実施された多くの方法，すなわち，詳細には，熱い酸化物(thermischen Oxid)を用いるマスキング技術，イオン注入，構造のドライエッチング，エピタキシャル成長及び接触(Kontaktieren)は，ＳｉＣに転用することができる
・「ＳｉＣの場合において，浅い(flacher)欠陥箇所の作用を相殺し，かつ高抵抗材料を得ることができることは，従来公知ではなかった。
　本発明は，高い抵抗性を有するＳｉＣを製造するという課題を基礎とし，その際，不純物の影響を補償すべきである。
　この課題は，請求項１記載の特徴部に記載された特徴を用いて解決される。
　
請求項１の目的物は，高温のために使用することができる材料，例えばＳｉＣも，十分に高い抵抗で製造することができるという利点を有する
それを用いて，ＳｉＣからなるラテラル構成成分を，絶縁ＳｉＣ上に製造することができる
　
　以上の記載から，結晶性のＳｉＣが半導体材料としてますます使用されてきていること，高抵抗の単結晶ディスクとしてＳｉＣは，個々の構成成分，すなわち，個々の半導体デバイスための共通基板として使用することができ，これにより，純粋なＳｉ（シリコン）について実施されてきた種々の製造技術がＳｉＣに転用可能となることが分かる。
　
（３）本願発明と引用発明の一致点及び相違点
　　ア　対比
　　（ア）引用発明の「支持基板となる半導体基板３１」，「ｎ型半導体基板２２」，「ｎ型のソース領域２４」は，それぞれ，本願発明の「基板（１２）」，「ドリフト領域層（１３））」，「ソース領域（１４）」に相当する。
　　（イ）引用発明の，「ソース領域２４の下端全体を完全に包囲し，前記ｎ型の半導体基板２２によって完全に包囲されたｐ型ウェル領域２６」は，本願発明の「前記ソース領域の下端全体を完全に包囲し，前記ドリフト領域層（１３）によって完全に包囲されたチャンネル領域（１６）」に相当する。そして，引用発明の「ｐ型」ウェル領域２６（本願発明の「チャンネル領域」）がＵ型であることは，図４から明らかである。
　したがって，引用発明も，本願発明の「 前記ドリフト領域層（１３）内に設けられたチャンネル領域（１６）であって，Ｕ型であり，前記ソース領域の下端全体を完全に包囲し，前記ドリフト領域層（１３）によって完全に包囲されたチャンネル領域」に相当する構成を有するといえる。
　　（ウ）引用発明の「ｐ型ウェル領域２６上の絶縁膜２９」，「絶縁膜２９に隣接するゲート電極２５」は，それぞれ，本願発明の「絶縁層１７」，「ゲート１８」に相当する。
　　（エ）引用発明は，横型ＭＯＳＦＥＴであるから，横方向に導電性のスイッチング・デバイスである点で本願発明と異なることろがなく，また，引用発明に係る横型ＭＯＳＦＥＴも，耐圧向上の目指したものであるから，引用発明も「横方向に導電性のパワー・スイッチング・デバイス」といえる。
　
　　イ　そうすると，本願発明と引用発明の一致点及び相違点は，次のとおりである。
　
〈一致点〉
  「半導体においてドリフト領域層内にソース領域とドレイン領域とを有する，横方向に導電性のパワー・スイッチング・デバイスであって，
　前記半導体に隣接する基板と，
　前記ドリフト領域層内に設けられたチャンネル領域であって，Ｕ型であり，前記ソース領域の下端全体を完全に包囲し，前記ドリフト領域層によって完全に包囲されたチャンネル領域と，
　前記チャンネル領域上の絶縁層と，
　前記絶縁層に隣接するゲートと，
を具備する，パワー・スイッチング・デバイス。」
　
〈相違点〉
〈相違点１〉
　本願発明は，「半導体」が「広いバンドギャップの半導体」であるのに対し，引用発明では，半導体のバンドギャップは特定されていない点。
　
〈相違点２〉
　本願発明は，「基板（１２）」を「半絶縁性基板」としているのに対し，引用発明では，「半導体基板３１」を用い，その表面に「酸化膜２７」を設けた，いわゆるＳＯＩ構造を採用している点。
　
（４）相違点１及び相違点２についての検討
　　ア　平成２３年１月２８日に提出された手続補正書により，特許請求の範囲（請求項１及び請求項７）に，「広いバンドギャップの半導体」との記載が導入された。しかし，何に対して「広いバンドギャップ」なのか，比較の対象が特定されておらす，その意味内容が明らかではない。そこで，本願明細書を見ると，「この発明の他の目的は，ケイ素よりも実質的な大きなブレークダウン・フィールドを有する広いバンドギャップの半導体・・・」との記載がある（平成１１年１２月２１に提出された手続補正書の２頁下から３〜２行）。
　そうすると，本願発明における「広いバンドギャップの半導体」とは，「ケイ素（Ｓｉ）よりも実質的な大きなブレークダウン・フィールドを有する広いバンドギャップの半導体」を意味するものと理解できる。
　そこで，以下では，上の理解に立って検討を進めることとする。
　　イ　ケイ素（Ｓｉ）よりも実質的な大きなブレークダウン・フィールドを有する広いバンドギャップの半導体として，砒化ガリウム（ＧａＡｓ）と炭化ケイ素（ＳｉＣ）が，一般に知られている（例えば，特開平７−２５４７０６号公報，段落【００１２】の記載及び【表１】の記載を参照。）。
　　ウ　そこで，引用例２及び引用例３を見ると，横型のＭＯＳＦＥＴ（絶縁ゲート型デバイス）を構成する半導体材料として，ケイ素（Ｓｉ）に代えて砒化ガリウム（ＧａＡｓ）や炭化ケイ素（ＳｉＣ）が適用できることが教示されている。
　そうすると，引用発明において，ＭＯＳＦＥＴ（絶縁ゲート型デバイス）を構成する半導体材料として，「広いバンドギャップの半導体」を採用することは，当業者が直ちに想起することといえる。
　　エ　また，引用例３には，横型のＭＯＳＦＥＴについて，基板として，半導体基板やＳＯＩ基板の代わりに，半絶縁性基板（ＧａＡｓ）を用いることが教示されている。上に述べたように，ＧａＡｓは，「広いバンドギャップの半導体」である。引用例４には，半導体材料として高抵抗炭化ケイ素（ＳｉＣ）を用い，これを個々のデバイスの共通の基板として用いる技術が開示されている。ここで，「高抵抗」とは，本願発明での「半絶縁性」と同義と理解できる。炭化ケイ素は，「広いバンドギャップの半導体」である。
　したがって，引用例３及び引用例４の記載事項に照らし，引用発明の横型ＭＯＳＦＥＴにおいて，「ＳＯＩ基板」に代えて，「半絶縁性基板」を採用することは，当業者が適宜なし得る技術的な設計事項である。
　　オ　審判請求人は，平成２３年１月２８日に提出した意見書において，引用例１の図４に記載されたものは，基板３１と半導体ドリフト領域２２との間に位置する絶縁層が，ｐｎ接合と同様の空乏を生じるのに対し，本願の請求項１に係る発明（本願発明）では，この空乏状態を生じないから，下側の境界においてキャリアを利用することができ，オン抵抗が低いという利点がある旨主張する。
　しかし，引用例の図４の横型ＭＯＳＦＦＥＴにおいて，半導体ドリフト領域の底面の絶縁層が空乏を生じるのは，基板３１に導電性の半導体（ｎ型又はｐ型）を用いているからであり，基板に半絶縁性のものを用いた場合には，このような問題が生じないことは，技術常識に照らして明らかである。
　したがって，審判請求人が主張する本願発明の効果は，引用発明に引用例２〜４に開示された技術事項を適用するに際して，当業者が容易に予測し得たことといえる。
　　
（５）結論
　以上の次第で，引用発明の横型ＭＯＳＦＦＥＴに，引用例２〜４の教示を適用し，相違点１及び相違点２の構成とすることは，当業者にとって容易であったと判断される。
　したがって，本願発明は，引用発明及び引用例２〜４の教示に基づき，当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない。
　
４　結言
　以上のとおりであるから，他の請求項に係る発明について検討するまでもなく，本願は拒絶をすべきものである。
　よって，結論のとおり審決する。