【手続補正書】
【提出日】平成23年4月14日(2011.4.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板ボディ（２）と該基板ボディ（２）上に固定されている利用層（３１）とを備えた結合体基板（１）において、
前記利用層（３１）と前記基板ボディ（２）との間には平坦化層（４）が配置されており、
前記平坦化層（４）は前記利用層（３１）の表面を平坦にするために構成されており、前記平坦化層（４）の前記利用層（３１）側とは反対側の表面は最大で５ｎｍの粗さを有することを特徴とする、結合体基板（１）。
【請求項２】
前記基板ボディ（２）と前記平坦化層（４）との間にはボンディング結合部が形成されている、請求項１記載の結合体基板。
【請求項３】
前記平坦化層（４）はエピタキシャルに前記利用層上に成長されている、請求項１または２記載の結合体基板。
【請求項４】
前記平坦化層（４）は誘電性である、請求項１または２記載の結合体基板。
【請求項５】
前記平坦化層（４）は少なくとも２つの部分層（４０，４５）を有する、請求項１から４までのいずれか１項記載の結合体基板。
【請求項６】
前記平坦化層（４）の少なくとも１つの部分層（４０，４５）はエピタキシャルに成長されており、前記平坦化層（４）の少なくとも１つの別の部分層（４０，４５）は誘電性である、請求項５記載の結合体基板。
【請求項７】
前記利用層（３１）と前記基板ボディ（２）との間には結合補助層（４１）が配置されている、請求項１から６までのいずれか１項記載の結合体基板。
【請求項８】
前記結合補助層（４１）は酸化物層として構成されている、請求項７記載の結合体基板。
【請求項９】
前記平坦化層（４）は結合補助層（４１）として構成されている、請求項７または８記載の結合体基板。
【請求項１０】
前記結合補助層（４１）は前記基板ボディ（２）と前記平坦化層（４）との間に配置されている、請求項７から９までのいずれか１記載の結合体基板。
【請求項１１】
前記利用層（３１）上への半導体層（５１，５２）または半導体層列（５）の析出のために設けられている、請求項１から１０までのいずれか１項記載の結合体基板。
【請求項１２】
前記平坦化層（４）の前記利用層（３１）側とは反対側の前記表面は最大で１ｎｍの粗さを有する、請求項１から１１までのいずれか１項記載の結合体基板。
【請求項１３】
請求項１から１２までのいずれか１項記載の結合体基板を有するオプトエレクトロニクス半導体チップにおいて、
前記結合体基板（１）上に、放射を生成する、および／または、放射を受け取る活性領域（５０）を有する半導体層列（５）が配置されていることを特徴とする、オプトエレクトロニクス半導体チップ。
【請求項１４】
請求項１から１２までのいずれか１項記載の結合体基板を有する電子的な半導体チップにおいて、
前記結合体基板（１）上に、電子的なモジュールまたは電子的な回路のための半導体層（５１，５２）または半導体層列（５）が配置されていることを特徴とする、電子的な半導体チップ。
【請求項１５】
結合体基板（１）の製造方法において、
利用基板（３）を準備するステップと、
前記利用基板（３）上に、該利用基板（３）の表面を平坦にするために構成されており、かつ、該利用基板（３）側とは反対側の表面において最大で５ｎｍの粗さを有している平坦化層（４）を被着させるステップと、
結合体基板（１）のための基板ボディ（２）上に前記利用基板（３）を固定するステップと、
前記利用基板（３）を分離し、前記利用基板の利用層（３１）を前記結合体基板（１）のために前記基板ボディ（２）上に残すステップとを有することを特徴とする、結合体基板（１）の製造方法。
【請求項１６】
分離領域（３５）を前記利用基板内に形成する、請求項１５記載の方法。
【請求項１７】
前記分離領域（３５）を前記基板ボディ（２）への前記利用基板（３）の固定前に形成する、請求項１６記載の方法。
【請求項１８】
前記基板ボディ（２）への前記利用基板（３）の固定前に、前記分離領域（３５）に沿って微細な分割発端を形成する、請求項１７記載の方法。
【請求項１９】
前記分離領域（３５）を前記基板ボディ（２）への前記利用基板（３）の固定後に形成する、請求項１６記載の方法。
【請求項２０】
前記利用基板（３）の分離を前記分離領域（３５）に沿って行う、請求項１６から１９までのいずれか１項記載の方法。
【請求項２１】
前記分離領域（３５）をイオン注入により形成する、請求項１６から２０までのいずれか１項記載の方法。
【請求項２２】
前記分離領域（３５）を前記平坦化層（４）の被着後に形成する、請求項１６から２１までのいずれか１項記載の方法。
【請求項２３】
前記平坦化層（４）をスピンコーティングまたはＰＶＤ（Physical Vapor Deposition）法またはＣＶＤ（Chemical Vapor Deposition）法によって析出する、請求項１５から２２までのいずれか１項記載の方法。
【請求項２４】
前記平坦化層（４）をスパッタリングによって析出する、請求項１５から２２までのいずれか１項記載の方法。
【請求項２５】
前記平坦化層（４）をエピタキシャルに析出する、請求項１５から２３までのいずれか１項記載の方法。
【請求項２６】
前記平坦化層（４）は少なくとも２つの部分層（４０，４５）を有する、請求項１５から２５までのいずれか１項記載の方法。
【請求項２７】
前記平坦化層（４）の少なくとも１つの部分層（４０，４５）をエピタキシャルに析出し、前記平坦化層（４）の少なくとも１つの別の部分層（４０，４５）をスピンコーティングまたはＰＶＤ法またはＣＶＤ法により析出する、請求項２６記載の方法。
【請求項２８】
前記平坦化層（４）上に結合補助層（４１）を被着させ、かつ、別の結合補助層（２１）を前記基板ボディ（２）上に被着させる、請求項１５から２７までのいずれか１項記載の方法。
【請求項２９】
前記平坦化層（４）を結合補助層として構成し、かつ、前記基板ボディ（２）上に別の結合補助層（２１）を被着させる、請求項１５から２８までのいずれか１項記載の方法。
【請求項３０】
前記利用基板（３）を前記基板ボディ（２）への固定の前に機械的および／または化学的に平滑化する、請求項１５から２９までのいずれか１項記載の方法。
【請求項３１】
前記利用基板（３）をポリシング、研磨、ラッピングまたはエッチングにより平滑化する、請求項３０記載の方法。
【請求項３２】
前記利用基板（３）を前記基板ボディ上に結合させる、請求項１５から３１までのいずれか１項記載の方法。
【請求項３３】
前記利用基板（３）を直接的なボンディングにより前記基板ボディ上に結合させる、請求項３２記載の方法。
【請求項３４】
前記利用基板（３）を熱的な誘導により前記基板ボディ（２）から分離させる、請求項１５から３３までのいずれか１項記載の方法。
【請求項３５】
オプトエレクトロニクス半導体チップ（８）の製造方法において、
基板ボディ（２）および該基板ボディ（２）上に配置されている利用層（３１）を有する、請求項１から１２までのいずれか１項記載の結合体基板（１）を準備するステップと、
放射を生成し、および／または、放射を受け取る活性領域（５０）を有する、オプトエレクトロニクス半導体チップのための半導体層列（５）を前記利用層（３１）上に成長させるステップとを有することを特徴とする、オプトエレクトロニクス半導体チップ（８）の製造方法。
【請求項３６】
前記結合体基板（１）を薄くし、部分的にまたは完全に除去する、請求項３５記載の方法。
【請求項３７】
前記半導体層列を前記結合体基板とは異なる支持体（７）上に固定する、請求項３５または３６記載の方法。
【請求項３８】
前記結合体基板は直接的なボンディング結合部を有する、請求項３５または３６記載の方法。