【事件の表示】
　特願２００３−４３３８６３「パネル、ディスプレイ装置、および電子機器」拒絶査定不服審判事件〔平成１６年１０月２８日出願公開、特開２００４−３０３１９５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本願は、平成１５年１２月２６日（優先権主張平成１５年３月１９日）の出願であって、平成２０年６月３日付けの拒絶の理由の通知に対して、同年８月８日付けで意見書が提出されるとともに、同日付けで手続補正がなされたが、平成２１年２月２６日付けで拒絶をすべき旨の査定がされ、これに対し平成２１年４月２日に拒絶査定不服審判の請求がなされるとともに、同月３０日付けで手続補正がなされ、平成２２年１０月２９日付けの審尋に対して、同年１２月２４日に回答書が提出されたものである。
　
２　平成２１年４月３０日付けの手続補正についての却下の決定
［結論］
　平成２１年４月３０日付けの手続補正を却下する。
［理由］
（１）補正後の本願発明
　平成２１年４月３０日付けの手続補正（以下「本件補正」という。）により、平成２０年８月８日付けの手続補正書の特許請求の範囲の請求項１（以下「補正前の請求項１」という。）は、平成２１年４月３０日付けの手続補正書の特許請求の範囲の請求項１（以下「補正後の請求項１」という。）に補正された。
　補正前の請求項１及び補正後の請求項１は、以下のとおりである。
　
補正前の請求項１
「基板と、
　前記基板上に形成された複数の走査線と、
　前記基板上に形成され、前記複数の走査線と交差する複数のデータ線と、
　前記基板上に形成され、前記複数の走査線と前記複数のデータ線の交差に応じて配置される複数の画素と、
　前記基板上に形成され、前記複数の画素の処理を行う周辺回路と、を備え、
　前記周辺回路が第１プロセスと第２プロセスとを含み、前記第１プロセスと前記第２プロセスとがイベント駆動によって制御されるものであり、前記周辺回路がグローバルクロックを不要とする非同期設計技術を適用して回路設計されるものであり、前記周辺回路がシステム・オン・パネル技術を用いて形成されるものである、
　ことを特徴とするパネル。」
　
補正後の請求項１
「基板と、
　前記基板上に形成された複数の走査線と、
　前記基板上に形成され、前記複数の走査線と交差する複数のデータ線と、
　前記基板上に形成され、前記複数の走査線と前記複数のデータ線の交差に応じて配置される複数の画素と、
　前記基板上に形成され、前記複数の画素の処理を行う周辺回路と、を備え、
　前記周辺回路がグローバルクロックを不要とする非同期設計技術を適用して回路設計されるものであり、前記周辺回路がシステム・オン・パネル技術を用いて形成されるものであり、前記周辺回路が第１プロセスと第２プロセスとを含み、前記第１プロセスと前記第２プロセスとがイベント駆動によって制御され、前記第１プロセスと前記第２プロセスとの間で４相式のハンドシェイクが行われ、前記第１プロセスが前記第２プロセスにデータの転送を要求し、前記第２プロセスが前記第１プロセスに前記データの転送を行うものであり、
　前記第１プロセスが第１ポートを含み、前記第２プロセスが第２ポートを含み、前記第１ポートと前記第２ポートとがチャネルを介して接続され、前記第１ポートと前記第２ポートとの間でｒｅｑ信号とａｃｋ信号とが送受信され、
　前記第１ポートが前記ｒｅｑ信号をＬレベルからＨレベルに立ち上げることで前記第２ポートが前記ｒｅｑ信号を検知し、前記第２ポートが前記ｒｅｑ信号を検知することで前記第２ポートが前記ａｃｋ信号をＬレベルからＨレベルに立ち上げ、前記ａｃｋ信号をＬレベルからＨレベルに立ち上がることで前記第１ポートが前記ａｃｋ信号の遷移を検知し、前記ａｃｋ信号の前記遷移を検知することで前記第１ポートが前記ｒｅｑ信号をＨレベルからＬレベルに立ち下げるものである、
　ことを特徴とするパネル。」
　
　本件補正は、補正前の請求項１に記載した発明を特定するために必要な事項である「第１プロセス」及び「第２プロセス」について「前記第１プロセスと前記第２プロセスとの間で４相式のハンドシェイクが行われ、前記第１プロセスが前記第２プロセスにデータの転送を要求し、前記第２プロセスが前記第１プロセスに前記データの転送を行うものであり、前記第１プロセスが第１ポートを含み、前記第２プロセスが第２ポートを含み、前記第１ポートと前記第２ポートとがチャネルを介して接続され、前記第１ポートと前記第２ポートとの間でｒｅｑ信号とａｃｋ信号とが送受信され、前記第１ポートが前記ｒｅｑ信号をＬレベルからＨレベルに立ち上げることで前記第２ポートが前記ｒｅｑ信号を検知し、前記第２ポートが前記ｒｅｑ信号を検知することで前記第２ポートが前記ａｃｋ信号をＬレベルからＨレベルに立ち上げ、前記ａｃｋ信号をＬレベルからＨレベルに立ち上がることで前記第１ポートが前記ａｃｋ信号の遷移を検知し、前記ａｃｋ信号の前記遷移を検知することで前記第１ポートが前記ｒｅｑ信号をＨレベルからＬレベルに立ち下げるものである」との限定を付加するものであって、特許法１７条の２第４項２号に規定する特許請求の範囲の減縮を目的とするものに該当する。
　そこで、補正後の請求項１に記載された発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法１７条の２第５項において準用する同法１２６条５項の規定に適合するか）について以下に検討する。
　
（２）引用例の記載
（ａ）引用例１
　原査定の拒絶の理由に引用された特開２００２−１１０８２９号（平成１４年４月１２日出願公開。以下「引用例１」という。）には、図面とともに次の事項が記載されている。
　
ア　「【００２０】本実施形態に係る液晶表示装置１は、図１に示す如く、例えば電子ブックを成している。この液晶表示装置１は、ブック形状のフレーム１Ａと、このフレーム１Ａに開閉可能なカバー１Ｂとを有する。フレーム１Ａには、その表面に表示面を露出させた状態で液晶表示部２が設けられ、さらに、操作部３が設けられている。
【００２１】フレーム１Ａの内部には、図２に示す如く、１枚のパネル４が設けられており、このパネル上に、前述した液晶表示部２としての画素部、及び、この画素部の表示を画素毎に制御するスキャンドライバ５、データドライバ６を備えるとともに、両ドライバ５、６を介して表示制御を行うコントローラ７、及び、表示情報を予め記憶させてあるメモリ８を備えている。従来の場合、コントローラ７及びメモリ８は表示部２及びドライバ５、６とは別パネルに実装するが、本実施形態ではコントローラ７及びメモリ８を１つのパネル４上に実装している。このような構成の表示体を一般に、システムオンパネル（System on Panel）と呼ぶことがある。
【００２２】このような装置は、低温ポリシリコンＴＦＴ（薄膜トランジスタ）を用いることで実現可能になる。ＴＦＴの製造に対しては低温プロセスが好都合である。つまり、メモリ８の各メモリ素子には、従来のフローティングゲート型ＭＯＳ等に代えて、本発明の低温ポリシリコンＴＦＴを用いた薄膜半導体装置としてのメモリ素子（以下、ＴＦＴメモリと呼ぶ）を採用する。また、表示部２にＴＦＴメモリ要素を直接用いてもよい。」（段落【００２０】〜【００２２】）
　
イ　図２には、ディスプレイユニット２の左側部とスキャンドライバ５の右側部は、複数の線で接続され、また、ディスプレイユニット２の上側部とデータドライバ６の下側部は、複数の線で接続されることが記載されている。
　
　以上の記載によれば、引用例１には、次の発明（以下「引用発明」という。）が記載されている。
　
「パネル４上に、
　液晶表示部２と、
　液晶表示部２の表示を画素毎に制御するスキャンドライバ５及びデータドライバ６と、
　スキャンドライバ５及びデータドライバ６を介して表示制御を行うコントローラ７と、
　表示情報を予め記憶させてあるメモリ８と
　を備え、
　液晶表示部２の左側部とスキャンドライバ５の右側部は、複数の線で接続され、
　液晶表示部２の上側部とデータドライバ６の下側部は、複数の線で接続され、
　コントローラ７及びメモリ８を液晶表示部２、スキャンドライバ５及びデータドライバ６と１つのパネル４上に実装し、このような構成の表示体は、一般にシステムオンパネルと呼ばれる
　パネル４。」
　
（ｂ）引用例２
　平成２２年１０月２９日付けの審尋に記載された平成２１年７月６日付けの前置報告書において引用された上田　典正、非同期式プロセッサにおけるパイプライン構成の一方法とそれを可能にするマスタスレーブ・レジスタ、電子情報通信学会技術研究報告、日本、社団法人電子情報通信学会、平成８年１２月１３日、９６巻４２６号、８７〜９４頁（以下「引用例２」という。）には、図面とともに次の事項が記載されている。
　
ア　「近年のデバイス技術の進歩によって素子のスイッチング遅延が短くなってきているために、配線遅延が素子遅延に対して相対的に大きくなってきている。そのために同期式回路では素子の速度に見合うクロック周波数を用いることが困難になってくることが予想される。それに対して非同期式回路ではクロックを用いずに回路を構成できるので、高速な素子を活用できる可能性がある[1]。また、演算等に必要な回路のみがスイッチングを行なうので低消費電力という利点もある。
　本稿では特に非同期プロセッサでのパイプライン化に着目する。」（８８頁左欄２〜１２行）
　
イ　「３  非同期式データ転送
　本稿においてはデータバス部分はすべて1bitのデータXに二本の信号線を用いる二線符号化を行なう。X=1のときは(1,0)、X=0のときは(0,1)となる。Xが無効である状態を(0,0)であらわす。データ転送は無効状態(0,0)から有効状態(0,1)または(1,0)へ移行する期間（稼働相）と次のデータ転送に備えるために有効状態から無効状態へ遷移する期間（休止相）を交互に繰り返す。
　非同期式回路ではクロックを用いないので、接続されたモジュール間でタイミンダをとることが必要となる。設計・実装においては四相ハンドシェイクプロトコルを用いることによりタイミングをとりデータ転送を行なう。四相ハンドシェイクプロトコルはDIの仮定を満足する[6]。図１にデータパス構成とそのプロトコルを示す。」（８８頁右欄８〜２１行）
　
ウ　図１（ａ）には、データパスの構成として、Data InとAckを有する右の構成と、Data OutとReqを有する左の構成を備え、Data OutとData Inは、Combination Logic Wireで接続され、Combination Logic Wire は、Data OutからData Inへの矢印となっており、ReqとAckは、Handshake signalで接続され、Handshake signal は、AckからReqへの矢印となっていることが記載されている。
　
エ　図１（ｃ）には、受け手主導のプロトコルとして、Ackに関する信号が演算結果要求として立ち上がり、その立ち上がった状態を受けて、Data Inに関する信号が演算完了としてデータ転送の無効状態から有効状態となり、そのデータ転送の有効状態になったことを受けて、Ackに関する信号が演算結果要求取り下げとして立ち下がり、その立ち下がった状態を受けて、Data Inに関する信号が演算要求受取可能としてデータ転送のデータ転送の有効状態から無効状態となることが記載されている。
　
（３）対比
　本願補正発明と引用発明を対比する。
　引用発明の「パネル４」は、基板であることは明らかであるから、本願補正発明の「基板」に相当する。
　引用発明において、液晶表示部２の左側部とスキャンドライバ５の右側部は、複数の線で接続されていることから、この複数の線は、走査線であることは明らかである。また、引用発明において、液晶表示部２の上側部とデータドライバ６の下側部は、複数の線で接続されていることから、この複数の線は、データ線であることは明らかである。そして、引用発明において、スキャンドライバ５及びデータドライバ６が液晶表示部２の表示を画素毎に制御すること、及び液晶表示部２の左側部から複数の走査線が接続され、液晶表示部２の上側部から複数のデータ線が接続されることを考慮すると、複数の走査線と複数のデータ線は交差し、その交差に応じて複数の画素が配置されていることは、明らかである。
　引用発明において、コントローラ７は、スキャンドライバ５及びデータドライバ６を介して表示制御を行うから、コントローラ７は、液晶表示部２の複数の画素の処理を行う周辺回路であることは明らかである。したがって、引用発明の「コントローラ７」は、本願補正発明の「周辺回路」に相当する。
　引用発明において、コントローラ７及びメモリ８を液晶表示部２、スキャンドライバ５及びデータドライバ６と１つのパネル４上に実装し、このような構成の表示体は、一般にシステムオンパネルと呼ばれることから、複数の走査線、複数のデータ線、複数の画素及びコントローラ７は、パネル４上に形成され、また、コントローラ７は、システム・オン・パネル技術を用いて形成されるものであることは明らかである。
　
　すると、本願補正発明と引用発明とは、次の点で一致する。
＜一致点＞
「基板と、
　前記基板上に形成された複数の走査線と、
　前記基板上に形成され、前記複数の走査線と交差する複数のデータ線と、
　前記基板上に形成され、前記複数の走査線と前記複数のデータ線の交差に応じて配置される複数の画素と、
　前記基板上に形成され、前記複数の画素の処理を行う周辺回路と、を備え、
　前記周辺回路がシステム・オン・パネル技術を用いて形成されるものである、
　ことを特徴とするパネル。」
　
　一方、両者は次の点で相違する。
＜相違点＞
　本願補正発明では、周辺回路がグローバルクロックを不要とする非同期設計技術を適用して回路設計されるものであり、周辺回路が第１プロセスと第２プロセスとを含み、第１プロセスと第２プロセスとがイベント駆動によって制御され、第１プロセスと第２プロセスとの間で４相式のハンドシェイクが行われ、第１プロセスが第２プロセスにデータの転送を要求し、第２プロセスが第１プロセスにデータの転送を行うものであり、第１プロセスが第１ポートを含み、第２プロセスが第２ポートを含み、第１ポートと第２ポートとがチャネルを介して接続され、第１ポートと第２ポートとの間でｒｅｑ信号とａｃｋ信号とが送受信され、第１ポートがｒｅｑ信号をＬレベルからＨレベルに立ち上げることで第２ポートがｒｅｑ信号を検知し、第２ポートがｒｅｑ信号を検知することで第２ポートがａｃｋ信号をＬレベルからＨレベルに立ち上げ、ａｃｋ信号をＬレベルからＨレベルに立ち上がることで第１ポートがａｃｋ信号の遷移を検知し、ａｃｋ信号の遷移を検知することで第１ポートがｒｅｑ信号をＨレベルからＬレベルに立ち下げるものであるのに対し、引用発明では、これらの構成について記載がない点。
　
（４）当審の判断
　上記相違点について検討する。
＜相違点についての検討＞
　引用例２には、「クロックを用いずに、４相ハンドシェイクプロトコルを用いて、データ転送を行う非同期プロセッサにおいて、Data InとAckを有する右の構成と、Data OutとReqを有する左の構成を備え、Data OutとData Inは、Combination Logic Wireで接続され、ReqとAckは、Handshake signalで接続され、AckからReqへの信号が演算結果要求として立ち上がり、その立ち上がった状態を受けて、Data OutからData Inへの信号が演算完了としてデータ転送の無効状態(0,0)から有効状態(0,1)又は(1,0)となり、そのデータ転送の有効状態(0,1)又は(1,0)になったことを受けて、AckからReqへの信号が演算結果要求取り下げとして立ち下がる」技術が記載されている。
　引用例２に記載された技術において、非同期式プロセッサは、クロックを用いないことから、グローバルクロックを不要とする非同期設計技術を適用して回路設計されるものであるといえる。
　本願明細書段落【００３４】には「本明細書においては、非同期システムを構成する最小機能回路を『プロセス』と称する。」と記載されているから、引用例２に記載された技術の「右の構成」及び「左の構成」は、それぞれ本願補正発明の「第１プロセス」及び「第２プロセス」に相当する。
　引用例２に記載された技術において、右の構成及び左の構成は、４相ハンドシェイクプロトコルを用いて、データ転送を行うから、右の構成及び左の構成がイベント駆動によって制御され、両者の間で４相式のハンドシェイクが行われることは明らかである。
　引用例２に記載された技術において、右の構成のAckが演算結果を要求し、左の構成のData Outから右の構成のData Inへ演算結果のデータが転送されることは明らかである。
　引用例２に記載された技術の「Data In」及び「Ack」は、本願補正発明の「第１ポート」に相当する。また、引用例２に記載された技術の「Data Out」及び「Req」は、本願補正発明の「第２ポート」に相当する。さらに、引用例２に記載された技術の「Combination Logic Wire」及び「Handshake signal」は、本願補正発明の「チャネル」に相当する。
　引用例２に記載された技術の「AckからReqへの信号」は、演算結果を要求する信号であるから、本願補正発明の「ｒｅｑ信号」に相当する。また、引用例２に記載された技術の「Data OutからData Inへの信号」は、AckからReqへの信号に対して反応する演算結果のデータ信号であるから、本願補正発明の「ａｃｋ信号」に相当する。
　引用例２に記載された技術において、Data OutからData Inへの信号がデータ転送の無効状態(0,0)から有効状態(0,1)又は(1,0)となる構成は、どちらかの要素が０から１となることを意味しているから、ＬレベルからＨレベルに立ち上がる構成であるといえる。また、引用例２に記載された技術において、AckからReqへの信号が演算結果要求として立ち上がり、AckからReqへの信号が演算結果要求取り下げとして立ち下がる構成は、それぞれＬレベルからＨレベルに立ち上がり、ＨレベルからＬレベルに立ち下がるものであることは明らかである。さらに、引用例２に記載された技術において、AckからReqへの信号が演算結果要求として立ち上がり、その立ち上がった状態を受けて、Data OutからData Inへの信号が演算完了としてデータ転送の無効状態(0,0)から有効状態(0,1)又は(1,0)となる構成は、Reqが、AckからReqへの信号の立ち上がりを検知することで、Data Outが、Data OutからData Inへの信号をデータ転送の無効状態(0,0)から有効状態(0,1)又は(1,0)とする構成であることは明らかである。加えて、引用例２に記載された技術において、Data OutからData Inへの信号が演算完了としてデータ転送の無効状態(0,0)から有効状態(0,1)又は(1,0)となり、そのデータ転送の有効状態(0,1)又は(1,0)になったことを受けて、AckからReqへの信号が演算結果要求取り下げとして立ち下がる構成は、Data OutからData Inへの信号が演算完了としてデータ転送の無効状態(0,0)から有効状態(0,1)又は(1,0)となることで、Data InがData OutからData Inへの信号の遷移を検知し、Data OutからData Inへの信号の遷移を検知することでAckがAckからReqへの信号を立ち下げるものであることは明らかである。そうすると、引用例２に記載された技術の「AckからReqへの信号が演算結果要求として立ち上がり、その立ち上がった状態を受けて、Data OutからData Inへの信号が演算完了としてデータ転送の無効状態(0,0)から有効状態(0,1)又は(1,0)となり、そのデータ転送の有効状態(0,1)又は(1,0)になったことを受けて、AckからReqへの信号が演算結果要求取り下げとして立ち下がる」構成は、本願補正発明の「第１ポートがｒｅｑ信号をＬレベルからＨレベルに立ち上げることで第２ポートがｒｅｑ信号を検知し、第２ポートがｒｅｑ信号を検知することで第２ポートがａｃｋ信号をＬレベルからＨレベルに立ち上げ、ａｃｋ信号をＬレベルからＨレベルに立ち上がることで第１ポートがａｃｋ信号の遷移を検知し、ａｃｋ信号の遷移を検知することで第１ポートがｒｅｑ信号をＨレベルからＬレベルに立ち下げるもの」に相当する。
　そして、引用発明の周辺回路及び引用例２に記載された技術の属する技術分野は、制御回路である点で共通する。
　したがって、引用発明の周辺回路において、引用例２に記載された技術を適用して、相違点のように構成することは、当業者が容易に想到し得ることである。
　
　また、本願補正発明の構成によって生じる効果も、引用発明及び引用例２に記載された技術から当業者が予測できる程度のものである。
　
　したがって、本願補正発明は、引用発明及び引用例２に記載された技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　以上のとおり、本件補正は、平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので、同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　
３　本願発明について
　平成２１年４月３０日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、補正前の請求項１に記載された事項により特定される、前記２（１）に記載したとおりのものであると認める。
　
（１）引用例
（ａ）引用例１
　原査定の拒絶の理由に引用された引用例１及びその記載事項は、前記２（２）（ａ）に記載したとおりである。
　
（ｂ）引用例３
　原査定の拒絶の理由に引用された籠谷  裕人、南谷  崇、プロセス記述による非同期式制御回路合成の一手法、情報処理学会研究報告、日本、社団法人情報処理学会、平成３年１２月１３日、９１巻１１０号、７５〜８２頁（以下「引用例３」という。）には、図面とともに次の事項が記載されている。
　
ア　「２．１  非同期回路モデル
　本稿で対象とする制御回路は、クロックを完全に排除して非同期的に動作する。そのため制御回路を構成する各機能モジュールは、他の機能モジュールや制御対象とのやりとりを、要求信号と応答信号によるハンドシェークによって実現する（図１）。こうした個々の機能モジュールは、他と通信する独立したプロセスとみなすことができる。そこでその機能モジュールの動作仕様を、対応するプロセスの通信動作としてプロセス記述言語で記述する。
　プロセスは通信路に対して、ポートを介して信号を送り、また信号を受けとる。ポートはそれぞれ名前を持ち、同名のポートは同一の通信路に接続される。ポートには能動ポートと受動ポートがあり、能動ポートは要求信号を出して応答信号を受け、受動ポートは要求信号を受けて応答信号を出す。それぞれの通信を能動通信、受動通信と呼ぶ（図２）。図ではデータを要求信号や応答信号として用いることを示しているが、データそれ自身にタイミング情報が含まれるように、データは自己同期符号によって符号化されていなければならない。また制御信号による要求や応答はふつうそのＩ／Ｏのレベルによって意味付けるので、データも二相符号化しておく方が整合がとれて都合がよい。本稿では二相符号の中でも、回路の設計が容易な二線二相符号で符号化されたデータを扱う。
制御信号　単線。１は要求または応答があることを示す。
データ信号　二線。二線符号語の時は０または１の値を持つことを示し、スペ−サ（全信号線が０）はデータがないことを示す。」（７６頁左欄２４行〜右欄１５行）
　
（２）対比
　本願発明と引用発明を対比すると、本願発明と引用発明の一致点は、前記２（３）に記載したとおりである。
　
　一方、両者は次の点で相違する。
＜相違点＞
　本願発明では、周辺回路が第１プロセスと第２プロセスとを含み、第１プロセスと第２プロセスとがイベント駆動によって制御されるものであり、周辺回路がグローバルクロックを不要とする非同期設計技術を適用して回路設計されるものであるのに対し、引用発明では、これらの構成について記載がない点。
　
（３）当審の判断
　上記相違点について検討する。
＜相違点についての検討＞
　引用例３には、「クロックを完全に排除して非同期的に動作する制御回路において、制御回路を構成する各プロセスは、他のプロセスとのやりとりを、要求信号と応答信号によるハンドシェークによって実現し、プロセスは、通信路に対して、ポートを介して信号を送り、また信号を受けとる」技術が記載されている。
　引用例３に記載された技術において、制御回路は、２以上のプロセスを含んでいるから、制御回路は、第１プロセスと第２プロセスとを含んでいるといえる。
　引用例３に記載された技術において、制御回路を構成する各プロセスは、他のプロセスとのやりとりを、要求信号と応答信号によるハンドシェークによって実現しているから、制御回路を構成する各プロセスは、イベント駆動によって制御されるものといえる。
　引用例３に記載された技術において、制御回路は、クロックを完全に排除して非同期的に動作するものであるから、グローバルクロックを不要とする非同期設計技術を適用して回路設計されるものであるといえる。
　そして、引用発明の周辺回路及び引用例３に記載された技術の属する技術分野は、制御回路である点で共通する。
　したがって、引用発明の周辺回路において、引用例３に記載された技術を適用して、相違点のように構成することは、当業者が容易に想到し得ることである。
　
　また、本願発明の構成によって生じる効果も、引用発明及び引用例３に記載された技術から当業者が予測できる程度のものである。
　
　したがって、本願発明は、引用発明及び引用例３に記載された技術に基づいて、当業者が容易に発明をすることができたものである。
　
（４）むすび
　以上のとおり、本願発明は、引用発明及び引用例３に記載された技術に基づいて、当業者が容易に発明をすることができたものであるから、他の請求項について論及するまでもなく、本願は、特許法２９条２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。