Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成23年6月16日(2011.6.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
トランザクショナルメモリシステムにおいて、入れ子型の子の親トランザクションを不正に失敗させることを回避するための方法であって、
複数の入れ子トランザクションがロールバックするとき、書き込みロックが解放される毎にリリースカウントを追跡するステップと、
親トランザクションの検証中に、前記リリースカウントを使用して、検証を失敗した楽観的読み取りが実際には有効であるかどうかを決定するステップと
を含むことを特徴とする方法。
【請求項２】
バージョン番号の差が前記リリースカウントに正確に一致している場合、前記失敗した検証は、実際には有効であることを特徴とする請求項１に記載の方法。
【請求項３】
前記リリースカウントは、書き込み停止補償マップにおいて追跡されることを特徴とする請求項１に記載の方法。
【請求項４】
前記書き込み停止補償マップは、前記複数の入れ子トランザクションの各々に対して作成されることを特徴とする請求項３に記載の方法。
【請求項５】
前記書き込み停止補償マップは、前記複数の入れ子トランザクションの個々の１つの入れ子トランザクションに対して、該個々の１つの入れ子トランザクションが最初にロールバックして書き込みロックを解放するときに作成されることを特徴とする請求項４に記載の方法。
【請求項６】
前記複数の入れ子トランザクションの各々に対する前記書き込み停止補償マップは、集約書き込み停止補償マップに集約されることを特徴とする請求項４に記載の方法。
【請求項７】
前記集約書き込み停止補償マップは、前記親トランザクションのトランザクションログを処理する間に、前記失敗した楽観的読み取りが実際には有効であるかどうかを判断するのに使用されることを特徴とする請求項６に記載の方法。
【請求項８】
前記親トランザクションの前記トランザクションログは、逆の順序で処理されることを特徴とする請求項７に記載の方法。
【請求項９】
入れ子トランザクションの書き込み停止補償マップを作成するステップと、
前記入れ子トランザクションが書き込みロックを解放する回数を、前記書き込み停止補償マップに記録するステップと、
親トランザクションの検証中に、前記書き込み停止補償マップを使用して、失敗した楽観的読み取りが実際には有効であるかどうかを判断するステップと
をコンピュータに実行させるためのコンピュータ実行可能な命令を記憶したことを特徴とするコンピュータ記憶媒体。
【請求項１０】
前記書き込み停止補償マップは、前記入れ子トランザクションが最初にロールバックして書き込みロックを解放するときに作成されることを特徴とする請求項９に記載のコンピュータ記憶媒体。
【請求項１１】
前記失敗した楽観的読み取りは、バージョン番号の差が、前記入れ子トランザクションが前記書き込みロックを解放した回数に正確に一致している場合、実際には有効であることを特徴とする請求項９に記載のコンピュータ記憶媒体。
【請求項１２】
前記書き込み停止補償マップは、前記親トランザクションのトランザクションログに保持されることを特徴とする請求項９に記載のコンピュータ記憶媒体。
【請求項１３】
前記書き込み停止補償マップは、前記親トランザクションによって全ての楽観的読み取りが行われた後、前記入れ子トランザクションの開始時に、順序付けされることを特徴とする請求項１２に記載のコンピュータ記憶媒体。
【請求項１４】
前記書き込み停止補償マップは、前記親トランザクションのロールバック中に、他の入れ子の子について作成された他の書き込み停止補償マップとともに集約されて、集約された書き込み停止補償マップを形成することを特徴とする請求項９に記載のコンピュータ記憶媒体。
【請求項１５】
前記集約された書き込み停止補償マップは、前記親トランザクションのトランザクションログ内に配置されることを特徴とする請求項１４に記載のコンピュータ記憶媒体。
【請求項１６】
前記集約された書き込み停止補償マップは、前記親トランザクションの前記トランザクションログを逆の順序で処理するとき、前記親トランザクションの前記トランザクションログに配置されることを特徴とする請求項１５に記載のコンピュータ記憶媒体。
【請求項１７】
トランザクションの検証中に書き込み停止補償マップを使用して入れ子トランザクションの親を不正に失敗させることを回避するための方法であって、
親のログの処理中に、複数の入れ子の子トランザクションにおいて見つかった全ての書き込み停止補償マップを、集約された書き込み停止補償マップに集約するステップと、
楽観的読み取りが、バージョン番号の不一致のために失敗した場合、前記集約された書き込み停止補償マップを参照して、前記複数の入れ子の子トランザクションの書き込みロックリリースカウントを取り出すステップと、
バージョン番号の差が前記複数の入れ子の子トランザクションの前記書き込みロックリリースカウントに正確に一致するとき、前記楽観的読み取りは有効であるとするステップと
を含むことを特徴とする方法。
【請求項１８】
前記バージョン番号の差が前記入れ子の子トランザクションの前記書き込みロックリリースカウントに正確に一致しないとき、前記楽観的読み取りは無効であるとすることを特徴とする請求項１７に記載の方法。
【手続補正書】
【提出日】平成23年5月11日(2011.5.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体を含む活性層と、
該活性層に電気的に接合するゲート接触、ソース接触、及びドレイン接触と、
該ゲート接触に対して配置されるゲート絶縁体と、
該ゲート絶縁体と該活性層との間に配置される、不連続的界面導電性クラスターの層と、
を含む、電界効果トランジスタ。
【請求項２】
半導体材料及びカーボンナノチューブを含む活性層と、
該活性層に電気的に接合するゲート接触、ソース接触、及びドレイン接触と、
該ゲート接触に対して配置される絶縁性材料と、
該絶縁性材料と該活性層との間に配置される、不連続的界面導電性材料の層と、
を含む、電界効果トランジスタ。
【請求項３】
ゲート接触、ソース接触、及びドレイン接触を有する電界効果トランジスタの製造方法であって、
半導体を含む活性層を形成することと、
該活性層と該ゲート接触との間に絶縁体を形成することと、
該絶縁体と該活性層との間に不連続的界面導電性クラスターの層を形成することと、
を含む、方法。
【手続補正書】
【提出日】平成23年4月1日(2011.4.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
自動焦点装置であって、
少なくとも２つの、選択的に作動される、実質的に単色の出力波長を有し、対象物を照らすようになされた制御可能な光源と、
上記対象物の一部分から反射される上記光源からの光を受け取り、上記受け取った光に反応して出力信号を生成するカメラと、
上記カメラと上記制御可能な光源に接続され、上記カメラを上記対象物に対して移動するか、上記対象物を上記カメラに対して移動するか、または上記カメラと上記対象物の両方を移動するコントローラであって、上記カメラを上記対象物に対して第一位置に位置付けて、上記対象物を少なくとも２つの選択的に作動される実質的に単色の出力波長で順次に照らし、上記対象物に対する上記カメラの位置を第二位置に変えて、上記対象物を少なくとも２つの選択的に作動される実質的に単色の出力波長で順次に照らすコントローラと、
上記カメラに接続されて上記出力信号を受け取り、各位置について、各波長と関連した上記出力信号を比較し、この比較から焦点パラメータを求めるデータプロセッサとを備えたことを特徴とする装置。
【手続補正書】
【提出日】平成23年5月24日(2011.5.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１高分子基材と第２高分子基材との間に配置された液晶材料の層を含む液晶セル物品であって、
前記第１高分子基材は、第１方向に延びかつ前記液晶材料の層と前記第１基材との間に配置された複数個の第１平行導電トレースと、前記第１高分子基材上に配置された第１剥離ライナーとを含み、
前記第２高分子基材は、前記第１方向と直交する第２方向に延びかつ前記液晶材料の層と前記第２基材との間に配置された複数個の第２平行導電トレースを含み、
前記第１高分子基材は、前記液晶材料の層の一部又は前記第２平行導電トレースの一部を露出させるために、前記第１剥離ライナーと共に前記第１高分子基材から分離できる取り外し可能な部分を更に含む、液晶セル物品。
【請求項２】
液晶セルを製造する方法であって、
第１高分子基材と第２高分子基材との間に配置された液晶材料の層と、
第１方向に延びかつ前記液晶材料の層と前記第１基材との間に配置された複数個の第１平行導電トレースと、前記第１高分子基材上に配置された第１剥離ライナーと、更に取り外し可能な部分と、を含む前記第１高分子基材と、
前記第１方向と直交する第２方向に延びかつ前記液晶材料の層と前記第２基材との間に配置された複数個の第２平行導電トレースを含む前記第２高分子基材と、を含む液晶セル物品を提供する工程と、
前記液晶材料の層の一部又は前記第２平行導電トレースの一部を露出させるために、前記第１剥離ライナー及び前記取り外し可能な部分を分離する工程と、を含む製造方法。
【請求項３】
液晶セルを製造する方法であって、
液晶セルを形成する第１高分子基材と第２高分子基材との間に液晶材料の層を配置する工程であって、
前記第１高分子基材は、第１方向に延びかつ前記液晶材料の層と前記第１基材との間に配置された複数個の第１平行導電トレースと、前記第１高分子基材上に配置された第１剥離ライナーと、更に取り外し可能な部分とを含み、また
前記第２高分子基材は、前記第１方向と直交する第２方向に延びかつ前記液晶材料の層と前記第２基材との間に配置された複数個の第２平行導電トレースを含む、配置工程と、
前記液晶材料の層の一部又は前記第２平行導電トレースの一部を露出させるために、前記第１剥離ライナー及び前記取り外し可能な部分を分離する工程と、を含む製造方法。
【手続補正書】
【提出日】平成23年6月1日(2011.6.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
トランザクションデータ構造を複数のトランザクションに割り当てるステップであって、トランザクションデータ構造を型固定にし、前記トランザクションデータ構造は変化しないが前記トランザクションデータ構造のコンテンツが並列トランザクションによって変更されることを可能にすることを保証すること、および複数のトランザクションのトランザクションログセグメントを型固定にし、前記トランザクションログセグメントの型が変化しないことを保証することを含む、ステップと、
第１のトランザクションに第２のトランザクションの状態を安全に分析することを可能とさせる参照カウントメカニズムを実行するステップと、
を含む方法をコンピュータに実行させるコンピュータ実行可能命令を有することを特徴とするコンピュータ読み取り可能な記憶媒体。
【請求項２】
前記第１のトランザクションが前記第２のトランザクションのトランザクションデータ構造へのポインタを取得することを特徴とする請求項１に記載のコンピュータ読み取り可能な記憶媒体。
【請求項３】
前記第１のトランザクションが前記第２のトランザクションへの関心を示した際に、前記第２のトランザクションのトランザクションデータ構造内で参照カウントがインクリメントされることを特徴とする請求項２に記載のコンピュータ読み取り可能な記憶媒体。
【請求項４】
前記トランザクションデータ構造が最初に割り当てられた際に、前記参照カウントは、１の値を与えられることを特徴とする請求項３に記載のコンピュータ読み取り可能な記憶媒体。
【請求項５】
前記第２のトランザクションのトランザクションデータ構造を見て競合管理判定を行うために前記ポインタが使用されることを特徴とする請求項３に記載のコンピュータ読み取り可能な記憶媒体。
【請求項６】
前記競合管理判定が行われた後に、前記第２のトランザクションのトランザクションデータ構造内の参照カウントがデクリメントされることを特徴とする請求項５に記載のコンピュータ読み取り可能な記憶媒体。
【請求項７】
前記参照カウントが０よりも大きい場合、前記参照カウントを最終的に０に減少させる特定のトランザクションに割り当て解除義務が移されることを特徴とする請求項６に記載のコンピュータ読み取り可能な記憶媒体。
【請求項８】
前記参照カウントが０になった場合、前記トランザクションデータ構造が割り当てを解除されることを特徴とする請求項６に記載のコンピュータ読み取り可能な記憶媒体。
【請求項９】
前記参照カウントメカニズムが、前記第１のトランザクションが前記第２のトランザクションへの関心を有している間に、前記第１のトランザクションに前記第２のトランザクションの割り当て解除を防止することを可能とさせることを特徴とする請求項１に記載のコンピュータ読み取り可能な記憶媒体。
【請求項１０】
参照カウントメカニズムを使用して競合管理を容易にする方法であって、
複数のトランザクションデータ構造を割り当てるステップであって、トランザクションデータ構造を型固定にし、前記トランザクションデータ構造は変化しないが前記トランザクションデータ構造のコンテンツが並列トランザクションによって変更されることを可能にすることを保証することを含む、ステップと、
２つのトランザクション間でコンフリクトが発生したことが検出された場合に、２つのトランザクションのうちの１つである所有トランザクションに関する情報を取得するステップであって、前記検出および取得が前記２つのトランザクションのうちの第２のトランザクションによって行われる、ステップと、
前記所有トランザクションに付随する特定のトランザクションデータ構造内の参照カウントをインクリメントするステップと、
正確なトランザクションがインクリメントされたことを保証するステップと、
前記所有トランザクションを停止するか否か、前記第２のトランザクションを停止するか否か、または前記所有トランザクションを待つか否かを含む、前記コンフリクトを扱うやり方について競合管理判定を行うステップと、
を含むことを特徴とする方法。
【請求項１１】
前記保証するステップが成功しなかった場合に、前記コンフリクトがすでに解決した後にさらに高いレベルでのロックを再試行することを特徴とする請求項１０に記載の方法。
【請求項１２】
前記正確なトランザクションがインクリメントされなかった場合、前記参照カウントをデクリメントすることを特徴とする請求項１０に記載の方法。
【請求項１３】
前記正確なトランザクションがインクリメントされたか否かについての判定が、オブジェクト内のロック情報を追跡して前記所有トランザクション情報を取得することによって行われることを特徴とする請求項１２に記載の方法。
【請求項１４】
所有トランザクション情報が、オブジェクトに付随するロック情報を追跡することによって取得されることを特徴とする請求項１０に記載の方法。
【請求項１５】
請求項１０に記載のステップをコンピュータに実行させるコンピュータ実行可能命令を有するコンピュータ読み取り可能な記憶媒体。
【手続補正書】
【提出日】平成23年7月1日(2011.7.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１つ以上のロケーションに複数のディスプレイを有するデジタル看板ネットワーク上にコンテンツを表示する方法であって、
標的視聴者がディスプレイを有するロケーションで通常どのくらい時間を過ごすかに基づいて、コンテンツを表示する持続時間を決定することと、
前記決定持続時間の間、前記ロケーションで前記ディスプレイにコンテンツを表示することと、
前記コンテンツを表示している間に、前記ロケーションでの活動に関連するデータを受信することと、
前記コンテンツの視聴者に期待する行動を起こさせるための前記コンテンツの有効性を決定するために前記受信データを使用すること、を含む方法。
【請求項２】
前記受信データを使用することは、前記コンテンツの小片が表示されている持続時間よりも短い時間で収集したデータを分析することを含む請求項１に記載の方法。
【請求項３】
前記受信データを使用することは、前記コンテンツの小片が表示されている持続時間の間に収集されたデータに基づいて、前記収集データに重み付けすることを含む請求項１に記載の方法。
【手続補正書】
【提出日】平成23年6月24日(2011.6.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ａ）銀およびパラジウムを含む導電性金属粉末と、
ｂ）ガラス粉末と、
ｃ）有機溶媒と
を含むセラミック基板用導体ペーストであって、前記導電性金属粉末の平均粒径が１．２μｍ以下であり、前記ガラス粉末がＢｉ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３タイプのガラス粉末であり、前記ガラス粉末の含量が前記ペーストの重量に基づいて１〜６重量％の範囲内である、導体ペースト。
【請求項２】
セラミック基板上に、ａ）銀およびパラジウムを含む導電性金属粉末と、ｂ）ガラス粉末と、ｃ）有機溶媒とを含む導体ペーストであって、前記導電性金属粉末の平均粒径が１．２μｍ以下で、前記ガラス粉末がＢｉ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３タイプのガラス粉末であり、前記ガラス粉末の含量が前記ペーストの重量に基づいて１〜６重量％の範囲内である、導体ペーストを塗布する工程と、
前記セラミック基板上に塗布された前記導体ペーストを６５０℃以下で焼成する工程と
を含む導体フィルムの製造方法。
【請求項３】
請求項２に記載の製造方法を用いて得られた導体フィルムを含む回路を有する電気回路基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
上記の結果から分かるとおり、本発明の導体ペーストは、鉛フリーおよびカドミウムフリーで、６５０℃以下の低温で焼成でき、セラミック基板と導体フィルムとの間に顕著に改善された接着強度を与える。さらに、本発明の導体ペーストを用いて製造された導体フィルムについては、高温でのエージング後または熱サイクル後であっても、十分な接着強度が維持できることが分かる。
なお、本発明は、特許請求の範囲を含め、以下の発明を包含する。
１．ａ）銀およびパラジウムを含む導電性金属粉末と、
ｂ）ガラス粉末と、
ｃ）有機溶媒と
を含むセラミック基板用導体ペーストであって、前記導電性金属粉末の平均粒径が１．２μｍ以下であり、前記ガラス粉末がＢｉ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３タイプのガラス粉末であり、前記ガラス粉末の含量が前記ペーストの重量に基づいて１〜６重量％の範囲内である、導体ペースト。
２．前記導電性金属粉末が、銀粉末とパラジウム粉末の混合物、銀／パラジウム共沈粉末、銀−パラジウム合金粉末、銀粉末の混合物、銀／パラジウム共沈粉末、および銀粉末と銀−パラジウム合金粉末の混合物からなる群から選択される１に記載の導体ペースト。
３．前記導電性金属粉末が、単分散粒子を含む１に記載の導体ペースト。
４．前記パラジウムの含量が、銀およびパラジウムの総重量に基づいて、０．１〜７重量％の範囲内である１に記載の導体ペースト。
５．導電性金属粉末として、前記ペーストの重量に基づいて、０．１〜１０重量％の金または白金をさらに含む１に記載の導体ペースト。
６．前記ガラス粉末の転移点が３６０〜４５０℃、軟化点が４００〜５３０℃である１に記載の導体ペースト。
７．前記ガラス粉末の組成が、
Ｂｉ２Ｏ３：６５〜９０重量％、
ＳｉＯ２：０．５〜８重量％、
Ｂ２Ｏ３：３〜１０重量％、
ＺｎＯ：０〜８重量％、
Ａｌ２Ｏ３：０〜３重量％、
ＴｉＯ２：０〜３重量％、
Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｋ２Ｏおよびこれらの混合物からなる群から選択されるアルカリ金属酸化物：０〜５重量％、
ＭｇＯ、ＣａＯ、ＢａＯ、ＳｒＯおよびこれらの混合物からなる群から選択されるアルカリ土類金属酸化物：０〜５重量％
である１に記載の導体ペースト。
８．前記導電性金属粉末の含量が、前記ペーストの重量に基づいて、６０〜９２重量％の範囲内である１に記載の導体ペースト。
９．Ｃｕ２Ｏ３、ＣｕＯ、Ｐ２Ｏ５、ＳｎＯ２、アルカリ金属ハロゲン化物およびアルカリ土類金属ハロゲン化物からなる群から選択されるガラス軟化点調整剤をさらに含む１に記載の導体ペースト。
１０．セラミック基板上に、ａ）銀およびパラジウムを含む導電性金属粉末と、ｂ）ガラス粉末と、ｃ）有機溶媒とを含む導体ペーストであって、前記導電性金属粉末の平均粒径が１．２μｍ以下で、前記ガラス粉末がＢｉ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３タイプのガラス粉末であり、前記ガラス粉末の含量が前記ペーストの重量に基づいて１〜６重量％の範囲内である、導体ペーストを塗布する工程と、
前記セラミック基板上に塗布された前記導体ペーストを６５０℃以下で焼成する工程と
を含む導体フィルムの製造方法。
１１．前記導電性金属粉末が、銀粉末とパラジウム粉末の混合物、銀／パラジウム共沈粉末、銀−パラジウム合金粉末、銀粉末の混合物、銀／パラジウム共沈粉末、および銀粉末と銀−パラジウム合金粉末の混合物からなる群から選択される１０に記載の導体フィルムの製造方法。
１２．１０に記載の製造方法を用いて得られた導体フィルムを含む回路を有する電気回路基板。
【手続補正書】
【提出日】平成23年3月24日(2011.3.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項３３
【補正方法】変更
【補正の内容】
【請求項３３】
前記複数の第１パターンと第２パターンとは、薄い少なくとも部分的な透明の層で互いに分離され、
前記層が、接着インターフェースを構成する
ことを特徴とする請求項３２記載のプレート。
【手続補正書】
【提出日】平成23年5月20日(2011.5.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリセルを形成する方法であって、
基板上にステアリング素子を形成するステップと、
選択付着プロセスを使用して前記ステアリング素子に接続される可逆的抵抗スイッチング素子を形成するステップと、
を含む方法。
【請求項２】
請求項１記載の方法において、
前記ステアリング素子を形成するステップが、垂直多結晶ダイオードを形成するステップを含む方法。
【請求項３】
請求項１記載の方法において、
前記ステアリング素子を形成するステップが、ｐ−ｎダイオードまたはｐ−ｉ−ｎダイオードを形成するステップを含む方法。
【請求項４】
請求項１記載の方法において、
前記可逆的抵抗スイッチング素子を形成するステップが、ＮｉＯ、ＮｉＯx およびＮｉＯx Ｐy のうちの少なくとも１つを形成するステップを含む方法。
【請求項５】
請求項４記載の方法において、
前記可逆的抵抗スイッチング素子を形成するステップが、約１，０００オングストローム以下の酸化層厚を有する可逆的抵抗スイッチング素子を形成するステップを含む方法。
【請求項６】
請求項１記載の方法において、
前記可逆的抵抗スイッチング素子を形成するステップが、ニッケル含有層を選択的に形成するステップを含む方法。
【請求項７】
請求項６記載の方法において、
前記ニッケル含有層を形成するステップが、ＮｉＯ、ＮｉＯx またはＮｉＯx Ｐy 含有層を選択的に形成するステップを含む方法。
【請求項８】
請求項７記載の方法において、
前記ニッケル含有層を形成するステップが、前記ニッケル含有層を無電解に付着するステップを含む方法。
【請求項９】
請求項７記載の方法において、
前記ニッケル含有層を形成するステップが、電気メッキを使用して前記ニッケル含有層を形成するステップを含む方法。
【請求項１０】
請求項１記載の方法において、
前記可逆的抵抗スイッチング素子を形成するステップが、Ｔａ2 Ｏ5 、Ｎｂ2 Ｏ5 、Ａｌ2 Ｏ3 、Ｖ2 Ｏ5 、ＣｏＯ、（Ｃｏx Ｎｉy ）Ｏz およびＴｉＯ2 のうちの少なくとも１つを形成するステップを含む方法。
【請求項１１】
メモリセルであって、
第１の導体と、
前記第１の導体の上に形成される第２の導体と、
前記第１の導体と前記第２の導体との間に形成されるダイオードと、
選択付着プロセスを使用して前記第１の導体と前記第２の導体との間に形成される可逆的抵抗スイッチング素子と、
を含むメモリセル。
【請求項１２】
請求項１１記載のメモリセルにおいて、
前記ダイオードが、垂直多結晶ダイオードを含むメモリセル。
【請求項１３】
請求項１２記載のメモリセルにおいて、
前記垂直多結晶ダイオードの多結晶材料が低抵抗率状態にあるように、前記多結晶材料と接触するシリサイド、シリサイド−ゲルマニドまたはゲルマニド領域をさらに含むメモリセル。
【請求項１４】
請求項１１記載のメモリセルにおいて、
前記可逆的抵抗スイッチング素子が、ＮｉＯ、ＮｉＯx およびＮｉＯx Ｐy のうちの少なくとも１つを含むメモリセル。
【請求項１５】
請求項１１記載のメモリセルにおいて、
ニッケル含有層をさらに含み、前記可逆的抵抗スイッチング素子が、前記ニッケル含有層を酸化またはアニールすることによって形成されるメモリセル。
【請求項１６】
請求項１５記載のメモリセルにおいて、
前記ニッケル含有層が、無電解付着または電気メッキプロセスを使用して選択的に付着されるメモリセル。
【請求項１７】
モノリシックな３次元メモリアレイであって、
基板上に形成される第１のメモリレベルであって、
複数のメモリセルであって、前記第１のメモリレベルの各メモリセルが、
ステアリング素子と、
前記ステアリング素子に接続され、選択付着プロセスを使用して形成される可逆的抵抗スイッチング素子と、を含む複数のメモリセルを含む第１のメモリレベルと、
前記第１のメモリレベルの上にモノリシック的に形成される少なくとも第２のメモリレベルと、
を含むモノリシックな３次元メモリアレイ。
【請求項１８】
請求項１７記載のモノリシックな３次元メモリアレイにおいて、
各ステアリング素子が、垂直多結晶ダイオードを含むモノリシックな３次元メモリアレイ。
【請求項１９】
請求項１７記載のモノリシックな３次元メモリアレイにおいて、
各可逆的抵抗スイッチング素子が、ＮｉＯ、ＮｉＯx およびＮｉＯx Ｐy のうちの少なくとも１つを含むモノリシックな３次元メモリアレイ。
【手続補正書】
【提出日】平成23年6月22日(2011.6.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体ウェハの作製方法であって、
a. 第1の平均粒子径を有する第1の粒子構造を有する50ミクロン超の厚さの自立構造の原半導体ウェハを提供するステップと、
b. 前記ウェハの表面に薄膜カプセルを提供してカプセル封入されたウェハを形成するステップと、
c. 前記原ウエハが溶融し、その後前記第1の平均粒子径より大きな第2の平均粒子径の第2の粒子構造に再結晶化し、前記薄膜がほぼ完全な状態のままでいるような条件下で、前記カプセル封入されたウェハを加熱および冷却するステップと、
を含む、方法。
【請求項２】
前記加熱および冷却するステップが大気中で実行される、請求項1に記載の方法。
【請求項３】
前記第1の平均粒子径が10mm2未満であって、前記第2の平均粒子径が1mm2以上である、請求項1に記載の方法。
【請求項４】
前記薄膜カプセルが、加熱および再結晶化中に前記ウェハが上下動するのを防止する、請求項1に記載の方法。
【請求項５】
前記薄膜カプセルが、再結晶化中の粒子の核形成を強力に促進しない表面を有する、請求項1に記載の方法。
【請求項６】
前記薄膜カプセルが、再結晶が起こる前記環境内での要素による前記再結晶ウェハの汚染を防止する、請求項1に記載の方法。
【請求項７】
前記薄膜を除去する前記ステップをさらに含む、請求項1に記載の方法。
【請求項８】
薄膜を提供する前記ステップが好ましくはシリコン酸化である酸化膜カプセルを提供することを含む、請求項1に記載の方法。
【請求項９】
薄膜カプセルを提供する前記ステップが、スピンオンガラス工程、スパッタリング、物理気相成長、及び化学気相蒸着から成る群から選ばれる方法を用いて、前記原ウェハ上に薄膜を直接蒸着し、又は、乾燥酸化物の成長及び湿潤酸化物の成長から成る群から選ばれる方法を用いて、ウェハ上に薄膜を形成することを含む、請求項1に記載の方法。
【請求項１０】
前記再結晶化するステップの前に、前記薄膜カプセルのうち少なくとも1つの表面に隣接する少なくとも1つの支持要素を提供することをさらに含み、前記支持要素がほぼ平坦な状態を維持するように前記ウェハ及びそのウェハの薄膜カプセルを支持し、加熱および再結晶化中に、前記薄膜と剥離材料の少なくとも1つが原ウェハの前記少なくとも1つの支持要素に付着するのを防ぐ材料を含む、請求項1に記載の方法。
【請求項１１】
前記剥離材料が微粒子を含む、請求項10に記載の方法。
【請求項１２】
前記少なくとも1つの支持要素が一対の支持要素を含み、そのそれぞれが前記薄膜カプセルの2つの向面の一方と隣接する、請求項10に記載の方法。
【請求項１３】
前記少なくとも1つの支持要素が一対の支持要素を含み、前記少なくとも1つの一対の支持要素が不均一な厚さ及び互いに異なる熱特性を有する、請求項10に記載の方法。
【請求項１４】
前記少なくとも1つの支持要素が炭化ケイ素を含む、請求項10に記載の方法。
【請求項１５】
少なくとも1つの支持要素を提供する前記ステップが、前記ウェハ中央面に直角な線が局所重力場に対して垂直でない成分を含むような位置に前記ウェハを提供することを含む、請求項10に記載の方法。
【請求項１６】
前記冷却するステップが、前記加熱されたカプセル封入ウェハ内に、液状帯と再結品半導体帯との問に凝結界面を確立することを含み、前記凝結界面が前記ウェハ中央面に関して非対称である、請求項1に記載の方法。
【請求項１７】
前記加熱および冷却するステップが、前記加熱されたウェハの前記中央面に関して非対称な冷却環境を提供することを含む、請求項1に記載の方法。
【請求項１８】
前記薄膜がシリコン化合物と窒素、炭素、および酸素から成る群のうち少なくとも1つとを含む、請求項1に記載の方法。
【請求項１９】
前記原ウェハが50ミクロン〜400ミクロンの間の厚さを有し、前記カプセルの薄膜が0.25ミクロン〜5ミクロンの間の厚さを有する、請求項1に記載の方法。
【請求項２０】
原ウェハを提供する前記ステップが、テクスチャ表面を有するウェハの提供を含む、請求項1に記載の方法。
【請求項２１】
薄膜カプセルを提供する前記ステップが、一緒に前記原ウェハのほぼ全表面を囲む複数の入れ子状薄膜カプセルを提供し、好ましくは少なくとも1つの前記薄膜カプセルがシリコン酸化を含んで、好ましくは少なくとも1つの前記薄膜カプセルがシリコン窒化を含むことを含む、請求項1に記載の方法。
【請求項２２】
支持要素を間に有する少なくとも2つのカプセル封入されたウェハを少なくとも2つ以上の支持要素間に積み重ねるステップをさらに含み、前記ウェハを加熱および冷却する前記ステップが、一緒に積み重ねられた前記少なくとも2つのカプセル封入されたウェハを加熱および冷却する、請求項10に記載の方法。
【請求項２３】
前記ウェハを加熱および冷却する前記ステップが、前記再結晶ウェハの後端部分が前記再結晶ウェハの他の部分よりも大きな不純物中央濃度を有するようにして、前記ウェハと前記ウェハ内で溶融帯を確立する加熱環境との間の相対運動を提供することを含み、前記再結晶ウェハの前記他の部分から後端部分を除去するステップをさらに含み、再結晶ウェハの噴出部が生じ、前記再結晶ウェハの前記他の部分から前記噴出部を除去するステップをさらに含む、請求項1に記載の方法。
【手続補正書】
【提出日】平成23年5月18日(2011.5.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体構造の形成方法であって、
半導体層上にチャネル領域層を形成することであって、前記半導体層は第１ウェル領域と第２ウェル領域を備え、前記チャネル領域は前記第２ウェル領域上に形成される、前記チャネル領域を形成すること、
前記チャネル領域層上に保護層を形成すること、
前記第１ウェル領域上に第１ゲート誘電体層を形成すること、
前記第１ゲート誘電体上に第１メタルゲート電極層を形成すること、
前記第１メタルゲート電極層の形成後に前記保護層を除去すること、
前記チャネル領域層上に第２ゲート誘電体層を形成すること、
前記第２ゲート誘電体層上に第２メタルゲート電極層を形成することであって、前記第２メタルゲート電極層は前記第１メタルゲート電極層とは異なる金属である、前記第２メタルゲート電極層を形成すること、
前記第１ゲート誘電体層と前記第１メタルゲート電極層のそれぞれの一部を備えた第１ゲートスタックを前記第１ウェル領域上に形成し、前記第２ゲート誘電体層と前記第２メタルゲート電極層それぞれの一部を備えた第２ゲートスタックを前記チャネル領域層上および前記第２ウェル領域上に形成することを備える方法。
【請求項２】
前記第１ゲートスタックを用いて第１導電性を有する第１デバイスを形成し、前記第２ゲートスタックを用いて、前記第１導電性とは異なる第２導電性を有する第２デバイスを形成することを更に備え、前記第２デバイスのチャネル領域は前記チャネル領域層内に存在する、請求項１に記載の方法。
【請求項３】
前記第１ゲートスタックと前記第２ゲートスタックの形成前に、前記第１メタルゲート電極層と前記第２メタルゲート電極層の各々の上に導電ゲート厚み付け層を形成することを更に備える、請求項２に記載の方法。
【請求項４】
前記チャネル領域層を形成することは、前記半導体層の半導体材料とは異なる半導体金属材料を成長させることを含む、請求項３に記載の方法。
【請求項５】
半導体構造の形成方法であって、
半導体層上にチャネル領域層を形成することであって、前記半導体層は第１ウェル領域と第２ウェル領域を備え、前記チャネル領域は、前記第１ウェル領域ではなく前記第２ウェル領域の上に形成される、前記チャネル領域層を形成すること、
前記チャネル領域層上に保護層を形成すること、
前記半導体層と前記保護層の上にゲート誘電体層を形成すること、
前記第１ゲート誘電体層上に第１メタルゲート電極層を形成すること、
前記保護層の上にある前記第１ゲート誘電体層と前記第１メタルゲート電極層の各一部を除去すること、
前記保護層を除去すること、
前記第１ゲート電極層と前記チャネル領域層の上に第２ゲート誘電体層を形成すること、
前記第２ゲート誘電体層上に第２メタルゲート電極層を形成することであって、前記第２メタルゲート電極層は前記第１メタルゲート電極層とは異なる金属である、前記第２メタルゲート電極層を形成すること、
前記第１ゲート電極層の上にある前記第２メタルゲート電極層と前記第２ゲート誘電体層の各一部を除去すること、
前記第１ウェル領域上に、前記第１ゲート誘電体層と前記第１メタルゲート電極層の各々の一部を備えた第１ゲートスタックを形成し、前記チャネル領域層上および前記第２ウェル領域上に、前記第２ゲート誘電体層と前記第２メタルゲート電極層の各々の一部を備えた第２ゲートスタックを形成することを備える方法。
【手続補正書】
【提出日】平成23年4月28日(2011.4.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体構造の形成方法であって、前記形成方法は、
第１ウェル領域（１６）と第２ウェル領域（１８）を有する半導体層上に、第１ゲート誘電体層（２６）を形成する第１ゲート誘電体層形成ステップと；
前記第１ゲート誘電体層（２６）上に、第１メタルゲート電極層（２８）を形成する第１メタルゲート電極層形成ステップと；
前記第１メタルゲート電極層（２８）上に、前記第１ゲート誘電体層（２６）の誘電体層側壁と前記第１メタルゲート電極層（２８）の電極層側壁とに隣接する側壁保護層（３６）を形成する側壁保護層形成ステップと；
前記側壁保護層（３６）を形成後に、前記第２ウェル領域（１８）上にチャネル領域層（４０）を形成するチャネル領域層形成ステップと；
前記チャネル領域層（４０）上に、第２ゲート誘電体層（４２）を形成する第２ゲート誘電体層形成ステップと；
前記第２ゲート誘電体層（４２）上に、前記第１メタルゲート電極層（２８）とは異なる第２メタルゲート電極層（４４）を形成する第２メタルゲート電極層形成ステップと；
前記第１ウェル領域（１６）上に位置する前記第１ゲート誘電体層（２６）と前記第１メタルゲート電極層（２８）それぞれの部分を有する第１ゲートスタック（５８）を形成し、且つ前記チャネル領域上と前記第２ウェル領域（１８）上に位置する前記第２ゲート誘電体層（４２）と前記第２メタルゲート電極層（４４）それぞれの部分を有する第２ゲートスタック（６６）を形成するゲートスタック形成ステップと
を備えることを特徴とする、半導体構造の形成方法。
【請求項２】
前記形成方法は更に、
第１伝導型を有する第１デバイス（６８）を、前記第１ゲートスタック（５８）を用いて形成するステップと；
前記第１伝導型とは異なる第２伝導型を有する第２デバイス（７０）を、前記第２ゲートスタック（６６）を用いて形成するステップと
を備え、
前記第２デバイス（７０）のチャネル領域は、前記チャネル領域層（４０）に位置する、請求項１記載の形成方法。
【請求項３】
前記形成方法は更に、前記ゲートスタック形成ステップの前に、前記第１メタルゲート電極層（２８）と前記第２メタルゲート電極層（４４）にそれぞれ物理的接触する伝導ゲート厚膜化層（４８）を、前記第１メタルゲート電極層（２８）上と前記第２メタルゲート電極層（４４）上に形成するステップを備える、請求項２記載の形成方法。
【請求項４】
前記チャネル領域層形成ステップは、前記半導体層の半導体材料とは異なる半導体材料を成長させる、請求項３記載の形成方法。
【請求項５】
半導体構造の形成方法であって、前記形成方法は、
第１ウェル領域（１６）と第２ウェル領域（１８）を有する半導体層上に、第１ゲート誘電体層（２６）を形成する第１ゲート誘電体層（２６）形成ステップと；
前記第１ゲート誘電体層（２６）上に、第１メタルゲート電極層（２８）を形成する第１メタルゲート電極層（２８）形成ステップと；
前記第２ウェル領域（１８）上に位置する前記第１ゲート誘電体層（２６）と前記第１メタルゲート電極層（２８）の部分を除去する第１ゲート除去ステップと；
前記第１ゲート誘電体層（２６）の側壁と前記第１メタルゲート電極層（２８）の側壁とに隣接する側壁保護層（３６）を、前記第１メタルゲート電極層（２８）上と前記第２ウェル領域（１８）上とに形成する側壁保護層形成ステップと；
前記第２ウェル領域（１８）上に位置する前記側壁保護層（３６）の部分を除去することによって、前記第２ウェル領域（１８）を露出させる第２ウェル領域（１８）露出ステップと；
前記第２ウェル領域（１８）上に、チャネル領域層（４０）を形成するチャネル領域層形成ステップと；
前記側壁保護層（３６）上と前記チャネル領域層（４０）上とに、第２ゲート誘電体層（４２）を形成するステップと；
前記第２ゲート誘電体層（４２）上に、前記第１メタルゲート電極層（２８）とは異なる金属である第２メタルゲート電極層（４４）を形成する第２メタルゲート電極層形成ステップと；
前記側壁保護層（３６）の上に位置する前記第２メタルゲート電極層（４４）と前記第２ゲート誘電体層（４２）の部分を除去する第２ゲート除去ステップと；
前記第１ウェル領域（１６）上に位置する前記第１ゲート誘電体層（２６）と前記第１メタルゲート電極層（２８）それぞれの部分を有する第１ゲートスタック（５８）を形成し、前記チャネル領域層（４０）上と前記第２ウェル領域（１８）上に位置する前記第２ゲート誘電体層（４２）と前記第２メタルゲート電極層（４４）それぞれの部分を有する第２ゲートスタック（６６）を形成するゲートスタック形成ステップと
を備えることを特徴とする、半導体構造の形成方法。
【手続補正書】
【提出日】平成23年5月30日(2011.5.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板を提供するステップ；
上記基板上にパターニングされた第１導電膜としてゲート電極を形成するステップ；
上記ゲート電極を覆うように上記基板上にゲート絶縁膜を形成するステップ；
上記ゲート絶縁膜上に第２導電膜を形成するステップ；
上記基板の下部側より上記ゲート電極をマスクとして用いて上記第２導電膜に紫外線を照射する紫外線背面露光を遂行するステップ；
上記第２導電膜を現像することで、上記ゲート電極と自己整合され、上記ゲート電極と重畳しないソース／ドレイン電極を形成するステップ；及び
上記ソース／ドレイン電極の間及び上部に有機半導体膜を形成するステップ；
を含む自己整合型有機薄膜トランジスタの製造方法。
【請求項２】
上記ゲート電極形成ステップは、上記基板にシャドーマスクを覆い、上記第１導電膜を熱蒸着するステップであることを特徴とする請求項１に記載の自己整合型有機薄膜トランジスタの製造方法。
【請求項３】
上記ゲート絶縁膜は、紫外線透過が可能な絶縁性物質からなることを特徴とする請求項１に記載の自己整合型有機薄膜トランジスタの製造方法。
【請求項４】
上記第２導電膜形成ステップは、スクリーン印刷、スプレー印刷、インクジェット印刷、グラビア印刷、オフセット、リバースオフセット、グラビア−オフセット、フレキソのいずれか一つの方法を用いて遂行されることを特徴とする請求項１に記載の自己整合型有機薄膜トランジスタの製造方法。
【請求項５】
上記第２導電膜は、紫外線硬化が可能な導電性物質からなることを特徴とする請求項１に記載の自己整合型有機薄膜トランジスタの製造方法。
【請求項６】
上記第２導電膜形成ステップにおいて、上記第２導電膜は、導電性物質が粉末状態で、紫外線硬化樹脂に分散されているペースト状またはインク状であることを特徴とする請求項１に記載の自己整合型有機薄膜トランジスタの製造方法。
【請求項７】
上記有機半導体膜形成ステップは、熱蒸着またはインクジェット印刷方法を用いて遂行されることを特徴とする請求項１に記載の自己整合型有機薄膜トランジスタの製造方法。
【請求項８】
上記基板は、リール形態で提供されることを特徴とする請求項１に記載の自己整合型有機薄膜トランジスタの製造方法。
【請求項９】
上記ゲート電極形成ステップ、上記ゲート絶縁膜形成ステップ、上記第２導電膜形成ステップ、上記紫外線背面露光ステップ、上記ソース／ドレイン電極形成ステップ、上記有機半導体膜形成ステップ中の少なくとも２ステップは、上記リール形態の基板が連続的に移送される状態で、連続して進行されることを特徴とする請求項８に記載の自己整合型有機薄膜トランジスタの製造方法。
【手続補正書】
【提出日】平成23年6月23日(2011.6.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項９
【補正方法】変更
【補正の内容】
【請求項９】
一般式（Ｉ）の化合物が発光層のみに、または発光層および正孔伝導体層に存在し、Ｘ基がＮＲ1である場合は、式（Ｉ）の化合物におけるＲ1〜Ｒ7、ＲaまたはＲb基の少なくとも１つが少なくとも１つのヘテロ原子を含む、有機発光ダイオードにおけるマトリックス材料、正孔／励起子遮断材料および／または電子／励起子遮断材料および／または正孔注入材料および／または電子注入材料および／または正孔伝導体材料および／または電子伝導体材料としての、請求項１から７までのいずれかに記載の一般式（Ｉ）の化合物の使用方法。
【手続補正書】
【提出日】平成23年6月22日(2011.6.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の面を有するバックライトと、
前記バックライトの少なくとも一部分を囲むフレームと、
前記バックライトの前記第１の面に隣接し、前記フレームに取り付けられている透過性光学フィルムと、を含み、
前記フレームに取り付けられている前記透過性光学フィルムが、増加した剛軟度を前記フレームにもたらすために伸張状態にある、バックライトアセンブリ。
【請求項２】
前記透過性光学フィルムが、複合光学フィルムを含む、請求項１に記載のバックライトアセンブリ。
【請求項３】
液晶ディスプレイを作製する方法であって、
上開口部及び外辺部を含むフレームを提供することと、
前記フレーム内に面光源の少なくとも一部分を配置することと、
前記フレームの前記上開口部にわたって透過性光学フィルムを取り付けることであって、前記透過性光学フィルムが、前記外辺部に沿って取り付けられ、前記上開口部にわったって伸張状態に保持されることと、
前記面光源に隣接する液晶ディスプレイモジュールを配置することと、を含む方法。
【手続補正書】
【提出日】平成23年6月9日(2011.6.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
トランザクションのメモリシステムと共に使用するためにトランザクションのグループ化機能を提供するステップであって、特定のグループの中のすべてのトランザクションが前記グループの外の何れのトランザクションによりアクセスされたデータとも重複しないデータにのみアクセスする場合に、前記トランザクションのグループ化機能が、トランザクショングループを生成することをコンピューターに可能にさせる（２０６）ステップをコンピューターに実行させるためのコンピューターで実行可能な命令を格納することを特徴とするコンピューターで読み取り可能な記憶媒体。
【請求項２】
前記トランザクショングループの少なくともいくつかに対して異なるロック機構を提供する（２１２）ステップをコンピューターに実行させるためのコンピューターで実行可能な命令をさらに格納することを特徴とする請求項１に記載のコンピューターで読み取り可能な記憶媒体。
【請求項３】
いくつかのロック機構がソフトウェアにより実施され、一方他のものがハードウェアを使用して実施されること（３７２）を特徴とする請求項２に記載のコンピューターで読み取り可能な記憶媒体。
【請求項４】
機能的にお互いに互換性のないロック機構を使用する（３７２）ステップをコンピューターに実行させるためのコンピューターで実行可能な命令をさらに格納することを特徴とする請求項２に記載のコンピューターで読み取り可能な記憶媒体。
【請求項５】
前記トランザクショングループの少なくともいくつかに対して異なるバージョン管理機構を提供する（２１２）ステップをコンピューターに実行させるためのコンピューターで実行可能な命令をさらに格納することを特徴とする請求項１に記載のコンピューターで読み取り可能な記憶媒体。
【請求項６】
いくつかのバージョン管理機構がハードウェアにより実施され、一方他のものがソフトウェアを使用して実施されること（３７２）を特徴とする請求項５に記載のコンピューターで読み取り可能な記憶媒体。
【請求項７】
機能的にお互いに互換性のないバージョン管理機構を使用する（３７２）ステップをコンピューターに実行させるためのコンピューターで実行可能な命令をさらに格納することを特徴とする請求項５に記載のコンピューターで読み取り可能な記憶媒体。
【請求項８】
前記トランザクショングループを使用する特化された競合管理を提供する（２１０）ステップをコンピューターに実行させるためのコンピューターで実行可能な命令をさらに格納することを特徴とする請求項１に記載のコンピューターで読み取り可能な記憶媒体。
【請求項９】
トランザクショングループに命名することをコンピューターに可能にさせる命名機能を提供する（４５４）ステップをコンピューターに実行させるためのコンピューターで実行可能な命令をさらに格納することを特徴とする請求項１に記載のコンピューターで読み取り可能な記憶媒体。
【請求項１０】
前記命名機能は、デバッガーにおいて使用されること（４５６）を特徴とする請求項９に記載のコンピューターで読み取り可能な記憶媒体。
【請求項１１】
前記命名機能は、プロファイラーにおいて使用されること（４５６）を特徴とする請求項９に記載のコンピューターで読み取り可能な記憶媒体。
【請求項１２】
前記トランザクショングループの少なくともいくつかは、自動的に割り当てられること（２９４）を特徴とする請求項１に記載のコンピューターで読み取り可能な記憶媒体。
【請求項１３】
前記トランザクションのグループ化機能は、前記トランザクショングループがコンパイラによって自動的に識別されることを可能にするように動作すること（２９４）を特徴とする請求項１２に記載のコンピューターで読み取り可能な記憶媒体。
【請求項１４】
前記トランザクションのグループ化機能は、前記トランザクショングループをランタイム環境によって自動的に識別することをコンピューターに可能にさせること（２９４）を特徴とする請求項１２に記載のコンピューターで読み取り可能な記憶媒体。
【請求項１５】
前記トランザクションのグループ化機能は、前記プログラムの性能を改善すること（２４６）をコンピューターに可能にさせることを特徴とする請求項１に記載のコンピューターで読み取り可能な記憶媒体。
【請求項１６】
複数のトランザクショングループ（５００）を生成するステップと、
前記トランザクショングループの第１のもの（５００）の中のトランザクションを実行するためにハードウェアのトランザクションのメモリ実行機構を使用するステップと、
前記トランザクショングループの第２のもの（５０２）の中のトランザクションを実行するためにソフトウェアのトランザクションのメモリ実行機構を使用するステップとを備えることを特徴とする、コンピューターにより実行される異なるトランザクショングループと共に異なったロックおよびバージョン管理機構を使用するための方法。
【請求項１７】
コンピューターに請求項１６に記載の前記ステップ（２００）を実行させるためのコンピューターで実行可能な命令を格納することを特徴とするコンピューターで読み取り可能な記憶媒体。
【請求項１８】
トランザクションのメモリシステムの下で動作するプログラムにおいて他のすべてのトランザクションからとは重複しないデータにアクセスするトランザクションが、トランザクショングループに一緒にグループ化されることを可能にするトランザクションのグループ化機能を提供するステップ（２４４）と、
前記トランザクショングループを使用しない場合より前記プログラムの性能を高速にさせるために前記トランザクショングループを使用するステップ（２４６）とを備えることを特徴とする、コンピューターにより実行されるトランザクションのグループ化を支援するための方法。
【手続補正書】
【提出日】平成23年4月6日(2011.4.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ポリマー表面の少なくとも１つの部分に、狙いを定めてレーザー光を照射し、当該ポリマー表面の当該１つの部分における液体試料による湿潤性を、部分的に分解して修正し、前記ポリマー表面の異なる部分に、異なるパラメータでレーザー光を照射することによって、前記ポリマー表面に親水性と疎水性とのパターンを作る、ポリマー表面上にマイクロ流体システムを製造する方法であって、
前記ポリマー表面の少なくとも１つの部分は、レーザー光の照射により疎水化され、特に試料適用箇所において、該部分は液体試料の流れを減速させるまたは停めるように、または、液体試料による該部分の浸潤を防ぐように設計されることを特徴とする方法。
【請求項２】
前記ポリマー表面を、前記照射により構造化することを特徴とする請求項１記載の方法。
【請求項３】
前記ポリマー表面を、レーザー光の照射により化学変化することを特徴とする請求項１または２記載の方法。
【請求項４】
前記ポリマー表面の１つの部分を、レーザー光で照射して、湿潤性を修正し、前記１つの部分の直径が４ｃｍ未満であることを特徴とする請求項１〜３のいずれか１項に記載の方法。
【請求項５】
前記ポリマー表面の少なくとも１つの部分を、レーザー光の照射により親水化されることを特徴とする請求項１〜４のいずれか１項に記載の方法。
【請求項６】
少なくとも１つの毛細管路（１４）が担体（１８）中に準備され、前記ポリマー表面は、前記毛細管路（１４）の内部中で、レーザー光の照射により親水化されることを特徴とする請求項１〜５のいずれか１項に記載の方法。
【請求項７】
ポリマーからなる担体（１８）が準備され、前記担体から前記少なくとも１つの毛細管路（１４）が打ち抜かれることを特徴とする請求項６記載の方法。
【請求項８】
液体中の検体を測定するための検査部材（１３）が製造され、ポリマー表面を備えた担体（１８）と、前記液体の試料の供給ゾーン（１５）と、前記検体を測定するための検出ゾーン（１６）と、前記試料を前記供給領域（１５）から前記検出領域（１６）に搬送するための毛細管路（１４）とを有し、ここで、前記ポリマー表面は、前記供給ゾーン（１５）の周囲の領域において、レーザー光の照射により疎水化されることを特徴とする請求項１〜７のいずれか１項に記載の方法。
【請求項９】
請求項１〜８のいずれか１項に記載の方法により製造されたマイクロ流体システムであって、ポリマー表面を有し、ここで、前記ポリマー表面は少なくとも１つの部分において、液体試料による湿潤性を有し、前記湿潤性がレーザー光の照射により修正されているマイクロ流体システム。