【事件の表示】
　特願２００５−１０９５８６「有機電界発光表示装置」拒絶査定不服審判事件〔平成１８年　２月１６日出願公開、特開２００６−　４７９７３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯  
　
　平成１７年　４月　６日　特許出願（パリ条約による優先権主張２００４年５月１５日、大韓民国）
　平成２０年　５月２７日　拒絶理由通知（同年６月３日発送）
　平成２０年　８月２５日　意見書・手続補正書
　平成２１年　７月２９日　拒絶査定（同年８月４日送達）
　平成２１年１２月　４日　本件審判請求・手続補正書
　平成２２年　９月　７日　審尋（同年９月１４日発送）
　平成２２年１２月１４日　回答書
　
２　平成２１年１２月４日付け手続補正についての補正却下の決定 
　
[補正却下の決定の結論] 
　
　平成２１年１２月４日付け手続補正を却下する。 
　
[理由］独立特許要件違反 
　
　平成２１年１２月４日付け手続補正（以下「本件補正」という。）により、本件補正前の請求項１は、 
「複数の画素と、
　前記複数の画素に走査信号を伝達する複数の走査線と、
　前記複数の画素に第１データ電流を伝達する複数の第１データ線と、
　前記複数の走査線に走査信号を出力する走査駆動部と、
　複数の逆多重化回路を備え、第２データ電流を逆多重化した第１データ電流を、前記複数の第１データ線に伝達する逆多重化部と、
　前記逆多重化部に前記第２データ電流を伝達するデータ駆動部と、を含み、
　前記逆多重化回路は、前記画素に含まれるサブピクセルの個数の整数倍となるサンプル及びホールド回路を有し、１つの第２データ線に伝達される第２データ電流を前記サンプル及びホールド回路で逆多重化し、逆多重化して得られた第１データ電流を、前記第１データ線に伝達することを特徴とする有機電界発光表示装置。」から、
「
複数のサブピクセルを含む
　前記複数の画素に走査信号を伝達する複数の走査線と、
　前記複数の
サブピクセル
　前記複数の走査線に走査信号を出力する走査駆動部と、
　複数の逆多重化回路を備え、第２データ電流を逆多重化した
前記
　前記逆多重化
回路
複数の第２データ線と、
　
前記複数の第２データ線に前記第２データ電流を出力する
　前記逆多重化回路は
前記複数の画素毎に設けられ
前記
から
、前記画素に含まれるサブピクセルの個数の第１データ電流に
前記画素に含まれるサブピクセルの
それぞれ
　
　したがって、この補正は、画素に関して、「複数のサブピクセルを含む」ことを明記し、複数の第１データ線に関して、「前記複数の画素に第１データ電流を伝達する」を「前記複数のサブピクセルに第１データ電流を伝達する」に補正し、有機電界発光表示装置が含む発明特定事項に関して、「前記逆多重化回路に前記第２データ電流を伝達する複数の第２データ線」が含まれることを明記すると共に、データ駆動部が第２データ電流を出力する対象に関して、「前記逆多重化部」を「前記複数の第２データ線」に補正し、逆多重化回路に関して、「前記複数の画素毎に設けられている」ことを限定し、逆多重化回路の有するサンプル＆ホールド回路の扱う電流に関して、「１つの第２データ線に伝達される第２データ電流」を「１つの前記第２データ線から伝達される第２データ電流」に補正し、第２データ電流から逆多重化される第１データ電流の個数に関して、「前記画素に含まれるサブピクセルの個数」であることを限定し、逆多重化して得られた第１データ電流が伝達される対象を、「前記第１データ線」から「前記画素に含まれるサブピクセルの第１データ線」に補正するものである。
　
　以上のことから、この補正は、特許請求の範囲の減縮を目的とするものに該当する。 
　そこで、本件補正後の請求項１に係る発明が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に適合するか）について検討する。 
　
（１）本件補正後の本願発明 
　
　本願の請求項１に係る発明（以下「本願補正発明」という。）は、本件補正により補正された明細書、特許請求の範囲、及び図面の記載からみて、その請求項１に記載された以下のものと認める。 
　
「複数のサブピクセルを含む複数の画素と、
　前記複数の画素に走査信号を伝達する複数の走査線と、
　前記複数のサブピクセルに第１データ電流を伝達する複数の第１データ線と、
　前記複数の走査線に走査信号を出力する走査駆動部と、
　複数の逆多重化回路を備え、第２データ電流を逆多重化した前記第１データ電流を、前記複数の第１データ線に伝達する逆多重化部と、
　前記逆多重化回路に前記第２データ電流を伝達する複数の第２データ線と、
　前記複数の第２データ線に前記第２データ電流を出力するデータ駆動部と、を含み、
　前記逆多重化回路は前記複数の画素毎に設けられ、前記画素に含まれるサブピクセルの個数の整数倍となるサンプル及びホールド回路を有し、１つの前記第２データ線から伝達される第２データ電流を前記サンプル及びホールド回路で、前記画素に含まれるサブピクセルの個数の第１データ電流に逆多重化し、逆多重化して得られた第１データ電流を、前記画素に含まれるサブピクセルの第１データ線にそれぞれ伝達することを特徴とする有機電界発光表示装置。」
　
（２）引用発明 
（２Ａ）引用発明１
（２Ａ−１）引用刊行物１の記載事項
　原査定の拒絶の理由で引用され、本願の優先日前に頒布された刊行物である国際公開第０２／０３９４２０号（以下「引用刊行物１」という。）には、「アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置」（発明の名称）の発明に関して、以下の事項が記載されている。 
　
＜記載事項１＞
「本発明は、各画素毎に能動素子を有して当該能動素子によって画素単位で表示制御が行われるアクティブマトリクス型表示装置に関し、特に、流れる電流によって輝度が変化する電気光学素子を画素の表示素子として用いるアクティブマトリクス型表示装置および電気光学素子として有機材料のエレクトロルミネッセンス(以下、有機ＥＬ(electroluminescence) と記す)素子を用いるアクティブマトリクス型有機ＥＬ表示装置に関する。」（第１ページ第７行〜第１２行）
　
＜記載事項２＞
「［第１実施形態］
　図１は、本発明の第１実施形態に係るアクティブマトリクス型表示装置の構成例を示すブロック図である。図１において、画素回路１１がマトリクス状に多数配置されて表示領域（表示部）を構成している。ここでは、ｍ列ｎ行の画素配列を例に採って示している。この表示領域には、画素回路１１の各々に対して、各画素（画素回路）を選択するｎ本の走査線１２−１〜１２−ｎと、各画素に画像データ、例えば輝度データを供給するｍ本のデータ線１３−１〜１３−ｍとが配線されている。
　上記表示領域の外部には、走査線１２−１〜１２−ｎを選択駆動する走査線駆動回路１４が設けられるとともに、データ線１３−１〜１３−ｍを駆動するデータ線ドライバ回路１５が設けられている。走査線駆動回路１４は例えばシフトレジスタからなり、各転送段の出力端が走査線１２−１〜１２−ｎの各一端に接続されている。データ線ドライバ回路１５は、後述するように、ｍ個の電流書き込み型の電流ドライバ回路（ＣＤ）１５−１〜１５−ｍによって構成されている。電流書き込み型の電流ドライバ回路（以下、単に「電流ドライバ回路」と記す）１５−１〜１５−ｍは、各出力端がデータ線１３−１〜１３−ｍの各一端に接続されている。
　データ線ドライバ回路１５の電流ドライバ回路１５−１〜１５−ｍには、信号入力線１６を通して外部から画像データ（本例では、輝度データ）ｓｉｎが供給されるとともに、制御線１７を通して外部から駆動制御信号ｄｅが供給される。すなわち、データ線１３−１〜１３−ｍ毎に設けられた電流ドライバ回路１５−１〜１５−ｍは同一の信号入力線１６を共用し、これを時分割的に使用しつつ画像データの取り込みを行う。電流ドライバ回路１５−１〜１５−ｍにはさらに、水平スキャナ（ＨＳＣＡＮ）１８から、２系統の書き込み制御信号ｗｅＡ１〜ｗｅＡｍ，ｗｅＢ１〜ｗｅＢｍが供給される。」（第１２ページ第１３行〜第１３ページ第１１行）
　
＜記載事項３＞
「図４は、データ線ドライバ回路１５を構成する電流ドライバ回路１５−１〜１５−ｍの具体的な回路例を示す回路図である。なお、電流ドライバ回路１５−１〜１５−ｍの各々は全く同じ回路構成となっている。
　図４から明らかなように、本例に係る電流ドライバ回路は、４つのＴＦＴ３１〜３４および１つのキャパシタ３５から構成されている。この回路例では、ＴＦＴ３１〜３４のすべてをＮＭＯＳで構成しているが、これは一例であって、これに限られるものではない。
　図４において、ＴＦＴ３１はそのソースが接地されて変換部を構成している。このＴＦＴ３１のドレインに、ＴＦＴ３２，３３の各ソースおよびＴＦＴ３４のドレインがそれぞれ接続されている。ＴＦＴ３２は、そのドレインが信号入力線１６に接続された第１のスイッチ素子であり、そのゲートには第１の書き込み制御信号ｗｅＡが与えられる。ＴＦＴ３３は、そのドレインがデータ線１３に接続されて駆動部を構成しており、そのゲートには制御線１７を介して駆動制御信号ｄｅが与えられる。ＴＦＴ３４は、そのソースがＴＦＴ３１のゲートに接続された第２のスイッチ素子であり、そのゲートには第２の書き込み制御信号ｗｅＢが与えられる。ＴＦＴ３１のゲートおよびＴＦＴ３４のソースとグランドとの間には、保持部を構成するキャパシタ３５が接続されている。
　次に、上記構成の電流ドライバ回路の回路動作について、図５の駆動波形図を用いて説明する。
　本電流ドライバ回路への書き込み時には第１の書き込み制御信号ｗｅＡおよび第２の書き込み制御信号ｗｅＢを共に選択状態とする。ここでは、両者が高レベルの状態を選択状態としている。さらに、駆動制御信号ｄｅを非選択状態（ここでは低レベル）とする。この状態で信号入力線１６に電流値Ｉｗの電流源ＣＳを接続することにより、ＴＦＴ３２のソースを通してＴＦＴ３１に書き込み電流Ｉｗが流れる。
　このとき、ＴＦＴ３１のゲート・ドレイン間はＴＦＴ３４によって電気的に短絡されているので（３）式が成立し、ＴＦＴ３１は飽和領域で動作する。したがって、そのゲート・ソース間には、
    Ｉｗ＝μＣｏｘＷ／Ｌ／２（ｖｇｓ−Ｖｔｈ）2             ……（５）
（当審注：上記式（５）の「ｖｇｓ」は「Ｖｇｓ」の誤記と認める。）
で与えられる電圧Ｖｇｓが生ずる。ここで、ＶｔｈはＴＦＴ３１のしきい値、μはキャリアの移動度、Ｃｏｘは単位面積当たりのゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。
　次に、第１，第２の書き込み制御信号ｗｅＡ，ｗｅＢを非選択状態とする。詳しくは、先ず、第２の書き込み制御信号ｗｅＢを低レベルとしてＴＦＴ３４を非導通状態とする。これにより、ＴＦＴ３１のゲート・ソース間に生じた電圧Ｖｇｓがキャパシタ３５によって保持される。次いで、第１の書き込み制御信号ｗｅＡを低レベルとしてＴＦＴ３２を非導通状態とすることにより、本電流ドライバ回路と電流源ＣＳとが電気的に遮断されるので、その後は電流源ＣＳによって別の電流ドライバ回路に対して書き込みを行うことができる。ＴＥＴ３３（当審注：「ＴＦＴ３３」の誤記と認める。）は、キャパシタ３５の保持電圧Ｖｇｓに基づいてデータ線１３を駆動する。
　このように、本電流ドライバ回路への書き込み終了時、先ずＴＦＴ３４を非導通状態とし、しかる後ＴＦＴ３２を非導通状態とする、即ちＴＦＴ３２に先立ってＴＦＴ３４を非導通状態とすることで、輝度データの書き込みを確実に行うことができる。ここで、電流源ＣＳが駆動するデータは、第２の書き込み制御信号ＷｅＢ（当審注：「ｗｅＢ」の誤記と認める。）が非選択となる時点では有効である必要があるが、その後は任意の値（例えば、次の電流ドライバ回路への書き込みデータ）とされて良い。
　次に、駆動制御信号ｄｅを選択状態（ここでは高レベル）とすると、ＴＦＴ３１が飽和領域で動作していれば、ＴＦＴ３１を流れる電流は、
    Ｉｄ＝μＣｏｘＷ／Ｌ／２（ｖｇｓ−Ｖｔｈ）2             ……（６）
（当審注：上記式（６）の「ｖｇｓ」は「Ｖｇｓ」の誤記と認める。）
で与えられる。これがデータ線１３に流れる電流となるが、これは先の書き込み電流Ｉｗに一致する。
　すなわち、図４に示す回路は、電流値の形で書き込まれた輝度データｓｉｎを一旦電圧値に変換してキャパシタ３５に保持し、書き込み終了後もキャパシタ３５の電圧値に基づいて、書き込まれた電流値とほぼ等しい電流値でデータ線１３を駆動する機能を有する。さらにこの動作において、（５）式、（６）式中のキャリアの移動度μや、しきい値Ｖｔｈ等の絶対値は問題とされない。すなわち、図４に示す回路は、ＴＦＴの特性ばらつきによらず、書き込まれた電流値と正確に等しい電流値でデータ線１３を駆動することができる。」（第１４ページ第１９行〜第１６ページ第２４行）
　
＜記載事項４＞
「［第２実施形態］
　図８は、本発明の第２実施形態に係るアクティブマトリクス型表示装置の構成例を示すブロック図であり、図中、図１と同等部分には同一部号を付して示している。本実施形態に係るアクティブマトリクス型表示装置において、第１実施形態に係るアクティブマトリクス型表示装置との違いは、データ線ドライバ回路１５′の構成にある。
　すなわち、第１実施形態ではデータ線ドライバ回路１５を１列分の電流ドライバ回路１５−１〜１５−ｍで構成しているのに対して、本実施形態ではデータ線ドライバ回路１５′を２列分の電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍで構成している。これら２列分の電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍには、信号入力線１６を通して外部から画像データ（本例では、輝度データ）ｓｉｎが供給される。
　２列分の電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍにはさらに、２本の制御線１７−１，１７−２を通して外部から２系統の駆動制御信号ｄｅ１，ｄｅ２が供給される。これらの駆動制御信号ｄｅ１，ｄｅ２は、図９のタイミングチャートに示すように、１走査線期間の周期で極性が反転し、かつ互いに逆相の信号となっている。
　一方、水平スキャナ１８は、図９のタイミングチャートに示すように、水平スタートパルスｈｓｐの入力後、水平クロック信号ｈｃｋの遷移（立ち上がりおよび立ち下がり）に対応して、１系統の書き込み制御信号ｗｅ１〜ｗｅｍを順次発生する構成となっている。この１系統の書き込み制御信号ｗｅ１〜ｗｅｍは、２列分の電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに供給される。」（第２２ページ第８行〜第２３ページ第４行）
　
＜記載事項５＞
「続いて、図８に示す第２実施形態に係るアクティブマトリクス型表示装置において、画素回路１１として図３５の電流書き込み型画素回路を用い、かつ電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍとして図１０の電流書き込み型電流ドライバ回路を用いた場合の動作について、図９のタイミングチャートに基づいて説明する。
　ｋ番目の走査線１２−ｋの選択期間において、駆動制御信号ｄｅ１が非選択状態とされ、信号入力線１６から第１のデータ線ドライバ列（電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ）に対して輝度データｓｉｎの書き込みが可能となる。この間、水平スキャナ１８からは水平クロックｈｃｋに対応して書き込み制御信号ｗｅ１〜ｗｅｍが順次出力され、信号入力線１６にはそれに同期して輝度データｓｉｎが電流値の形で与えられ、第１のデータ線ドライバ列に輝度データが書き込まれる。
　次に、ｋ＋１番目の走査線１２−ｋ＋１が選択されると駆動制御信号ｄｅ１が選択状態とされ、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍに書き込まれているデータにしたがってデータ線１３−１〜データ線１３−ｍが駆動される。このとき、駆動制御信号ｄｅ２は非選択とされており、第２のデータ線ドライバ列（電流ドライバ回路１５Ｂ−１〜１５Ｂ−ｍ）に対して輝度データｓｉｎの書き込みが行われる。第２のデータ線ドライバ列は、次の走査線サイクルにおいて、ｋ＋２番目の走査線１２−ｋ＋２が選択されたときにデータ線１３−１〜１３−ｍを駆動する。
　このように、第１，第２のデータ線ドライバ列（電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍ）を走査線１２−１〜１３−ｎの切り替わり毎に交互に被書き込み状態／駆動状態とすることにより、データ線ドライバ回路１５′への書き込み時間、データ線１３−１〜１３−ｍの駆動時間の両方を概ね１走査線周期分確保することができるため、データ線ドライバ回路１５′への書き込みおよびデータ線１３−１〜１３−ｍの駆動について確実な動作が可能となる。
　なお、本実施形態では、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍとして、図１０に示す電流書き込み型電流ドライバ回路を用いた場合を例に採って説明したが、これに限られるものではなく、図４、図６および図７に示す電流書き込み型電流ドライバ回路を用いても、同様の作用効果を奏する。ただし、図１０の回路例の場合には、書き込み制御信号ｗｅ１〜ｗｅｍを入力する信号線が１本で済むため、２本必要とする図４、図６および図７の回路例に比べてデータ線ドライバ回路１５と水平スキャナ１８との間を接続する配線本数を半減できるという利点がある。」（第２４ページ第１２行〜第２５ページ第２０行）
　
＜記載事項６＞
「また、本実施形態に係るアクティブマトリクス型表示装置において、１走査線周期の間にｍ個すべての電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに対する書き込み動作を完了することが難しい場合は、信号入力線１６を複数本設け、並列書き込みを行うようにすることも可能である（第２実施形態の変形例）。
　具体的には、図１１に示すように、例えば２本の信号入力線１６−１，１６−２を設けるとともに、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍを図の左側半分と右半分（当審注：「右側半分」の誤記と認める。）とにブロック化し、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに対する図の左側半分のデータ書き込みを信号入力線１６−１に、図の右側半分のデータ書き込みを信号入力線１６−２にそれぞれ担わせるようにする。
　この構成を採ることで、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに対して２個ずつ同時に（並列に）輝度データｓｉｎを書き込むことができることから、データ線ドライバ１個当たりの書き込み時間は２倍となるため、書き込み動作は容易になる。同様にして、信号入力線１６を３本以上設けることも可能である。」（第２５ページ第２１行〜第２６ページ第１０行）
　
　また、図１１からは、引用刊行物１に記載された発明のアクティブマトリックス型表示装置に関して、以下の事項が読み取れる。
＜事項１＞
・２本の信号入力線１６−１、１６−２のそれぞれには、画像データｓｉｎ１、ｓｉｎ２を表す電流が入力されている。
　
（２Ａ−２）引用刊行物１に記載された発明
　上記引用刊行物１の第２５ページ第２１行〜第２６ページ第１０行に記載されるアクティブマトリクス型表示装置の第２実施形態の変形例に基づいて引用発明１を認定する。
　なお、認定するに際し、第２実施形態を説明する第２２ページ第１１行〜第１３行に「本実施形態に係るアクティブマトリクス型表示装置において、第１実施形態に係るアクティブマトリクス型表示装置との違いは、データ線ドライバ回路１５′の構成にある。」と、第２実施形態の変形例を説明する第２５ページ第２１行〜第２５行に、「また、本実施形態に係るアクティブマトリクス型表示装置において、１走査線周期の間にｍ個すべての電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに対する書き込み動作を完了することが難しい場合は、信号入力線１６を複数本設け、並列書き込みを行うようにすることも可能である（第２実施形態の変形例）。」とあるように、変形例の元となる実施形態である第２実施形態についての説明、及び、第２実施形態において説明されていない部分については、第２実施形態とデータ線ドライバ回路１５′を除いて同じ構成を有する第１実施形態の説明を参酌する。
　
（２Ａ−２−１）
　上記記載事項１には、「本発明は、各画素毎に能動素子を有して当該能動素子によって画素単位で表示制御が行われるアクティブマトリクス型表示装置に関し、特に、流れる電流によって輝度が変化する電気光学素子を画素の表示素子として用いるアクティブマトリクス型表示装置および電気光学素子として有機材料のエレクトロルミネッセンス(以下、有機ＥＬ(electroluminescence) と記す)素子を用いる
アクティブマトリクス型有機ＥＬ表示装置
　
　この記載によれば、引用刊行物１には、「アクティブマトリクス型有機ＥＬ表示装置」の発明が記載されている。
　
（２Ａ−２−２）
　第１実施形態を説明する上記記載事項２には、「・・・図１において、画素回路１１がマトリクス状に多数配置されて表示領域（表示部）を構成している。ここでは、
ｍ列ｎ行の画素配列
各画素（画素回路）を選択するｎ本の走査線１２−１〜１２−ｎ
輝度データを供給するｍ本のデータ線１３−１〜１３−ｍ
走査線１２−１〜１２−ｎを選択駆動する走査線駆動回路１４
データ線ドライバ回路１５の電流ドライバ回路１５−１〜１５−ｍには、信号入力線１６を通して外部から画像データ（本例では、輝度データ）ｓｉｎが供給される
    Ｉｄ＝μＣｏｘＷ／Ｌ／２（Ｖｇｓ−Ｖｔｈ）2             ……（６）
で与えられる。これが
データ線１３に流れる電流
　また、これらの記載から、走査線駆動回路１４が、各画素を選択するために、ｎ本の走査線１２−１〜１２−ｎを選択駆動しているのであるから、ｎ本の走査線１２−１〜１２−ｎは、各画素に対して、各画素を選択するための信号を供給していることは、明らかな事項である。
　
　よって、これらの記載及び上記事項によれば、引用刊行物１に記載された「アクティブマトリクス型有機ＥＬ表示装置」は、「ｍ列ｎ行に配列された複数の画素」と、「前記複数の画素に、前記複数の画素を選択するための信号を供給するｎ本の走査線１２−１〜１２−ｎ」と、「前記複数の画素に画像データｓｉｎに応じた電流を供給するｍ本のデータ線１３−１〜１３−ｍ」と、「前記ｎ本の走査線１２−１〜１２−ｎに、前記複数の画素を選択するための信号を供給する走査線駆動回路１４」とを有している。
　
（２Ａ−２−３）
　第１実施形態を説明する上記記載事項２には、「・・・データ線ドライバ回路１５は、後述するように、ｍ個の電流書き込み型の電流ドライバ回路（ＣＤ）１５−１〜１５−ｍによって構成されている。電流書き込み型の電流ドライバ回路（以下、単に「電流ドライバ回路」と記す）１５−１〜１５−ｍは、各出力端がデータ線１３−１〜１３−ｍの各一端に接続されている。
データ線ドライバ回路１５の電流ドライバ回路１５−１〜１５−ｍには、信号入力線１６を通して外部から画像データ（本例では、輝度データ）ｓｉｎが供給される
データ線１３−１〜１３−ｍ毎に設けられた電流ドライバ回路１５−１〜１５−ｍは同一の信号入力線１６を共用し、これを時分割的に使用しつつ画像データの取り込みを行う
    Ｉｄ＝μＣｏｘＷ／Ｌ／２（Ｖｇｓ−Ｖｔｈ）2             ……（６）
で与えられる。これが
データ線１３に流れる電流
データ線ドライバ回路１５′を２列分の電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍで構成している。
第１，第２のデータ線ドライバ列（電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍ）を走査線１２−１〜１３−ｎの切り替わり毎に交互に被書き込み状態／駆動状態とする
２本の信号入力線１６−１，１６−２を設けるとともに、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍを図の左側半分と右側半分とにブロック化し、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに対する図の左側半分のデータ書き込みを信号入力線１６−１に、図の右側半分のデータ書き込みを信号入力線１６−２にそれぞれ担わせるようにする。
２個ずつ同時に（並列に）輝度データｓｉｎを書き込む
　また、図１１から、引用刊行物１に記載された発明のアクティブマトリックス型表示装置に関して、上記事項１として、「
２本の信号入力線１６−１、１６−２のそれぞれには、画像データｓｉｎ１、ｓｉｎ２を表す電流が入力されている
　また、引用刊行物１の「データ線ドライバ回路１５′」の第１，第２のデータ線ドライバ列（電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍ）に含まれる「電流ドライバ回路」の個数はそれぞれｍ個であるから、引用刊行物１の「データ線ドライバ回路１５′」が備える「左側半分のブロック」と「右側半分のブロック」のそれぞれに含まれる、第１，第２のデータ線ドライバ列（電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍ）に属する「電流ドライバ回路」の個数はｍ／２個ずつである。そして、引用刊行物１の「データ線ドライバ回路１５′」が備える「左側半分のブロック」と「右側半分のブロック」のそれぞれが含む「電流ドライバ回路」の個数は計ｍ個である。
　
　これらの記載、及び、これらの事項によれば、引用刊行物１に記載された「アクティブマトリクス型有機ＥＬ表示装置」は、「左側半分と右側半分との２つにブロック化された電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍを備え、時分割で入力される画像データｓｉｎ１、ｓｉｎ２を表す電流を取り込んで、前記画像データｓｉｎを表す電流として前記ｍ本のデータ線１３−１〜１３−ｍに流すデータ線ドライバ回路１５′」と、「前記電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍの左側半分のブロック及び右側半分のブロックにそれぞれ、前記画像データｓｉｎ１、ｓｉｎ２を表す電流を供給する信号入力線１６−１、１６−２」と、「前記信号入力線１６−１、１６−２にそれぞれ、前記画像データｓｉｎ１、ｓｉｎ２を表す電流を流す第１の電流源ＣＳ及び第２の電流源ＣＳ」とを有している。
　また、引用刊行物１に記載された「アクティブマトリクス型有機ＥＬ表示装置」の有する前記「データ線ドライバ回路１５′」が備える前記「左側半分のブロック」と前記「右側半分のブロック」はそれぞれ、「第１，第２のデータ線ドライバ列（電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍ）に属する電流ドライバ回路をｍ／２個ずつ有し、各走査期間で、一方のデータ線ドライバ列に属する電流ドライバ回路が、前記信号入力線１６−１、または１６−２から伝達される前記画像データｓｉｎ１またはｓｉｎ２を表す電流を各電流ドライバ回路に時分割で取り込み、他方のデータ線ドライバ列に属する電流ドライバ回路が、前記各走査期間の一つ前の走査期間で取り込んだ電流を前記画像データｓｉｎを表す電流として各電流ドライバ回路が接続される前記ｍ／２本のデータ線１３−１〜１３−ｍのそれぞれに流す」ものであるともいえる。
　
（２Ａ−２−４）
　（２Ａ−２−１）〜（２Ａ−２−３）によれば、引用刊行物１には、以下の発明が記載されている。
「ｍ列ｎ行に配列された複数の画素と、
　前記複数の画素に、前記複数の画素を選択するための信号を供給するｎ本の走査線１２−１〜１２−ｎと、
　前記複数の画素に画像データｓｉｎに応じた電流を供給するｍ本のデータ線１３−１〜１３−ｍと、
　前記ｎ本の走査線１２−１〜１２−ｎに、前記複数の画素を選択するための信号を供給する走査線駆動回路１４と、
　左側半分と右側半分との２つにブロック化された電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍを備え、時分割で入力される画像データｓｉｎ１、ｓｉｎ２を表す電流を取り込んで、前記画像データｓｉｎを表す電流として前記ｍ本のデータ線１３−１〜１３−ｍに流すデータ線ドライバ回路１５′と、
　前記左側半分のブロック及び前記右側半分のブロックにそれぞれ、前記画像データｓｉｎ１、ｓｉｎ２を表す電流を供給する信号入力線１６−１、１６−２と、
　前記信号入力線１６−１、１６−２にそれぞれ、前記画像データｓｉｎ１、ｓｉｎ２を表す電流を流す第１の電流源ＣＳ及び第２の電流源ＣＳ、を有し、
　前記左側半分のブロックと前記右側半分のブロックはそれぞれ、第１，第２のデータ線ドライバ列（電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍ）に属する電流ドライバ回路をｍ／２個ずつ有し、各走査期間で、一方のデータ線ドライバ列に属する電流ドライバ回路が、前記信号入力線１６−１、または１６−２から伝達される前記画像データｓｉｎ１またはｓｉｎ２を表す電流を各電流ドライバ回路に時分割で取り込み、他方のデータ線ドライバ列に属する電流ドライバ回路が、前記各走査期間の一つ前の走査期間で取り込んだ電流を前記画像データｓｉｎを表す電流として各電流ドライバ回路が接続される前記ｍ／２本のデータ線１３−１〜１３−ｍのそれぞれに流す
　アクティブマトリクス型有機ＥＬ表示装置。」（以下、「引用発明１」という。）
　
（２Ｂ）引用発明２
（２Ｂ−１）引用刊行物２の記載事項
　本願の優先日前に頒布された刊行物である国際公開第０３／０９１９８０号（以下「引用刊行物２」という。）には、「電子装置、電子機器、および電子装置の駆動方法」（発明の名称）の発明に関して、以下の事項が記載されている。
　
 ＜記載事項７＞
「［技術分野］
　本発明は有機エレクトロルミネセンス（以下、「ＥＬ」という。）等を利用する電気光学素子の駆動回路に関し、特に、低階調表示領域においても鮮明に正確な明るさで発光させるための駆動方法の改良に関する。
［背景技術］
　ＥＬ素子等の電気光学素子を駆動する方法として、クロストークが無く、低電力で駆動でき、電気光学素子の耐久性を向上させることが可能な、アクティブマトリックス駆動方式が利用されている。ＥＬ素子は、供給される電流の大きさに対応した輝度で発光するため、所望の明るさを得るためには正確な電流値をＥＬ素子に供給することが必要である。（例えば、国際公開ＷＯ９８／３６４０７号パンフレットを参照。）
　図１３に、アクティブマトリックス駆動方式に基づく表示装置のブロック図を示す。図１３に示すように、当該表示装置では、画像を表示するための表示領域に走査線Ｖｓ１〜ＶｓＮ（Ｎは走査線最大数）およびデータ線Ｉｄａｔａ１〜ＩｄａｔａＭ（Ｍはデータ線最大数）が格子状に配置され、それぞれの線の交差部分にＥＬ素子を含む画素回路Ｐｍｎ（１≦ｍ≦Ｍ、１≦ｎ≦Ｎ）が配置されている。走査回路により、走査線Ｖｓｎが順番に選択され、Ｄ／Ａ変換器から、中間階調値に応じたデータ信号が各データ線Ｉｄａｔａｍに供給される。」（第１ページ第４行〜第２２行）
　
＜記載事項８＞
「＜実施形態１＞
　本発明の実施形態は、電気光学素子としてＥＬ素子を利用した駆動回路を備える電気光学装置に関する。図１に当該電気光学装置を含む電子機器全体のブロック図を示す。
　図１に示すように、当該電子機器はコンピュータにより所定の画像を表示する機能を有し、少なくとも表示回路１、駆動コントローラ２、およびコンピュータ装置３を備える。
・・・
　駆動コントローラ２は、例えばシリコン単結晶の基板上に形成され、少なくともＤ／Ａ変換器２１（本発明における第１および第２出力手段）、表示メモリ２２、および制御回路２３を備えている。・・・Ｄ／Ａ変換器２１は、１出力当たり大小二つの電流出力能力を有するＤ／Ａ変換器（Ｄ／Ａａ、Ｄ／Ａｂ）から構成され、表示メモリ２２における各画素のアドレスから読み出されたデジタルデータである階調表示データを、対応する電流値に高精度に変換するようになっている。Ｄ／Ａ変換器２１は、データ線の数だけ（水平方向のドット数）Ｉｏｕｔを所定のタイミングで同時に出力できるようになっている。駆動回路２と表示回路１は本発明の電子装置を含んでいる。表示回路１と駆動コントローラ２との組み合わせは画像の表示機能を備え、コンピュータ装置３の有無を含めて本発明の電子機器に相当する。
　表示回路１は、例えば低温ポリシリコンＴＦＴやα−ＴＦＴで構成され、画像を表示する表示領域１０に、水平方向にセレクト線Ｖｓｎ（１≦ｎ≦Ｎ（Ｎは走査線数））、垂直方向にデータ線Ｉｏｕｔｍ（１≦ｍ≦Ｍ（Ｍはデータ線数（列数）））を配置して構成されている。セレクト線Ｖｓｎとデータ線Ｉｏｕｔｍとの各交点には画素回路Ｐｍｎが配置されている。さらに表示回路１は、いずれかのセレクト線を選択するための走査回路１１および１２と、データ線を駆動する電流ブースタ回路Ｂを備えている。さらに、セレクト線に対応させて各画素回路Ｐｍｎにおける発光を制御するための発光制御線Ｖｇｎ（図示しない）およびデータ線に対応させて各画素回路に電源を供給するための電源線（図示しない）が表示領域１０に配置されている。発光制御線は本発明の制御線に対応している。走査回路１１および１２は制御回路２３からの制御信号に対応させていずれかのセレクト線Ｖｓｎを選択し、合わせて発光制御線Ｖｇｎに発光制御信号を出力可能になっている。電流ブースタ回路Ｂは本発明の負荷手段に対応するもので、データ線Ｉｏｕｔｍに対応した電流ブースタ回路Ｂｍを備えている。」（第８ページ第１０行〜第９ページ第２２行）
　　
＜記載事項９＞
「図３に、さらに具体的な駆動回路の構成を示す。図３は、マトリクス状に配置された一つの画素回路Ｐｍｎおよびその画素回路に階調表示データに対応する電流を供給する定電流出力回路ＣＩｍおよび電流ブースタ回路Ｂｍを示している。
　画素回路Ｐｍｎは、データ線から供給されたプログラム電流の電流値を保持し保持された電流値で電気光学素子を駆動する回路、すなわちＥＬ素子を発光させるための電流プログラム方式に対応した回路を備えている。
　画素回路は、アナログ電流メモリ（Ｔ１、Ｔ２、Ｃ１）と、ＥＬ素子ＯＥＬＤと、アナログ電流メモリとデータ線との接続を行うスイッチングトランジスタＴ３と、アナログ電流メモリとＥＬ素子との接続を行うスイッチングトランジスタＴ４と、が図３に示すように接続されて構成される。
　この画素回路の構成において、電流プログラム期間にセレクト線Ｖｓｎが選択されるとトランジスタＴ２およびＴ３が導通状態になる。トランジスタＴ２およびＴ３が導通状態になると、トランジスタＴ１がプログラム電流に応じた時間後に定常状態に達し、コンデンサＣ１にＩｏｕｔｍに応じた電圧Ｖｇｓが記憶される。表示期間（発光期間）では、セレクト線Ｖｓｎを非選択状態としてトランジスタＴ２およびＴ３を遮断状態にし一旦データ線上の定電流を遮断した後、発光制御線Ｖｇｎを選択する。この結果トランジスタＴ４が導通状態となり、コンデンサＣ１に記憶された電圧Ｖｇｓに対応する定電流ＩｏｕｔがトランジスタＴ１およびＴ４経由で有機ＥＬ素子に供給され、当該プログラム電流に対応した階調の輝度で有機ＥＬ素子ＯＥＬＤが発光する。」（第１１ページ第１３行〜第１２ページ第３行）
　
＜記載事項１０＞
「＜実施形態２＞
　本発明の実施形態２は、上述したように、実施形態１に示したような電子装置および電子機器において、さらに発展させた態様を備えるものである。
　図５に本実施形態２における具体的な電子装置の構成を、図８にその動作を説明するタイミングチャートを示す。図５は、色表示を行う一つのカラー画素ＰｍｎＣと、そのカラー画素に電流を供給する電流ラッチ回路Ｌｍと、Ｄ／Ａ変換器ＣＩｍと、電流ブースタ回路Ｂｍとを示している。各画素回路、電流ブースタ回路、および定電流出力回路（Ｄ／Ａ変換器）ＣＩｍのブロック（破線で示す）は実施形態１と同様であるので説明を簡単にする。また、図７に、電流ラッチ回路Ｌｍの回路例を示す。
　本実施形態では以下の点において実施形態１の構成と異なる。まず、電流ラッチ回路Ｌｍが、新たにＤ／Ａ変換器ＣＩｍと画素回路Ｐｍｎとの間に設けられている。すなわち、本発明の駆動方法により動作する電子装置が、Ｄ／Ａ変換器ＣＩｍ、電流ラッチ回路Ｌｍ、画素回路ＰｍｎＣ、および電流ブースタ回路Ｂｍとにより構成されている。
　電流ラッチ回路Ｌｍは、Ｄ／Ａ変換器ＣＩｍと協働するブースタ電流供給手段としての機能と、Ｄ／Ａ変換器ＣＩｍが出力する定電流をラッチして出力する機能とを有している。また電流ラッチ回路Ｌｍには、Ｄ／Ａ変換器ＣＩｍと電流ラッチＬｍとの間において時分割多重してシリアル化されて伝送された、最終的なプログラム電流に対応する電気信号をパラレルに変換して電流出力する機能と、画素回路に電流プログラムする時間を最大限確保するためのダブルバッファ機能と、を備えている。特に、本実施形態２では、カラー表示のための三原色、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の階調表示データを一単位として扱う例を示す。ただし、本発明はこれに限定されるものではない。
　カラー画素ＰｍｎＣは、原色数の画素回路で構成される。ここではＲ（赤）、Ｇ（緑）、Ｂ（青）にそれぞれ対応した画素回路ＰｍｎＲ、ＰｍｎＧ、およびＰｍｎＢによって一つのカラー画素ＰｍｎＣが構成されている。各画素回路は同一の回路構成を備え、本発明の実施形態１で示したようにデータ線から供給されたプログラム電流の電流値を保持し保持された電流値で電気光学素子、すなわちＥＬ素子を発光させる電流プログラム方式に対応した回路を備えている。」（第１４ページ第２７行〜第１５ページ第２７行）
　
＜記載事項１１＞
「以上、本実施形態２の電子装置の構成において、図示しない表示メモリ（図１参照）から一水平期間を３つの期間に分けて各表示メモリ出力線ＭｄａｔａｍにＲ、Ｇ、Ｂの階調表示データが時分割して出力されてくる。Ｄ／Ａ変換器ＣＩｍでは、この階調表示データを２つのＤ／Ａ変換器である第１電流出力回路Ｄ／Ａａと第２電流出力回路Ｄ／Ａｂとが受け、共通の基準電流源（図示せず）を基にしてプログラム電流とブースト電流を生成する。各時分割期間毎に書き込みイネーブル信号ＷＥａまたはＷＥｂが供給されると、Ｄ／Ａ変換器ＣＩｍでは、図３で説明したように、トランジスタＴ１０またはＴ２０が導通状態になり、各電流出力回路からプログラム電流もしくはブースト電流がアナログ表示データとしてシリアルデータ線Ｓｄａｔａｍに出力される。それぞれのシリアルデータ線Ｓｄａｔａｍには、実施形態１と同様に、時分割された期間の前半はブースト電流が電流ラッチＬｍに供給される。期間の後半では、プログラム電流のみが供給され正確な電流値が電流ラッチＬｍに一時保持される。これによってプログラム電流を早く正確に駆動コントローラ２から表示回路１に伝送するとともに接続端子数を任意の時分割多重度（ここでは、１／３）に比例して減らすことが可能となる。
　ここで、本実施形態２における電流ラッチ回路Ｌｍにおけるダブルバッファ構造を詳しく説明する。図６に基づいて、本実施形態におけるダブルバッファの動作原理を説明する。電流ラッチ回路Ｌｍは、一つのデータ線Ｉｏｕｔｍに対して二つ相似の回路が電流出力可能に配置されたダブルバッファ構造を備えている。電流ラッチ回路は、一のデータ線に対応して一対が設けられている。すなわち、データ線Ｉｏｕｔｍに対しては電流ラッチ回路グループＬｍｘとＬｍｙとが並列に接続されている。ちなみに図５では、電流ラッチ回路グループＬｍｘは電流ラッチ回路ＬｍＲｘ、ＬｍＧｘおよびＬｍＢｘにより、電流ラッチ回路グループＬｍｙは電流ラッチ回路ＬｍＲｙ、ＬｍＧｙおよびＬｍＢｙから構成されている。それぞれの電流ラッチ回路グループのペアとなるＬｍｘとＬｍｙとは同じシリアルデータ線Ｓｄａｔａｍに接続されているが、異なるタイミングでイネーブルされるラッチイネーブル信号ＬＥｘおよびＬＥｙによってシリアルデータ線に出力されているアナログデータをラッチ可能に構成されている。同一電流ラッチ回路グループ内であっても、異なる画素の電流ラッチ回路（例えば、ＬｍＲｘとＬ（ｍ＋１）Ｒｘ）は、異なるシリアルデータ線Ｓｄａｔａに接続されている。制御回路２３（図１参照）は、それぞれの書き込み許可信号ＷＥおよびラッチイネーブル信号ＬＥのタイミングを調整して、一方のラッチ回路グループが前記入力アナログデータをラッチしている間に、他方のラッチ回路グループがデータ線Ｉｏｕｔにプログラム電流を出力させるように制御する。すなわち、図６の第一走査期間においては、書き込み許可信号ＷＥｘが非許可状態とされラッチイネーブル信号ＬＥｘが許可状態とされるため、電流ラッチ回路グループＬｍｘはシリアルデータＳｄａｔａｍのアナログデータをラッチする。一方この第一走査期間においては、書き込み許可信号ＷＥｙが許可状態とされラッチイネーブル信号ＬＥｙが非許可状態とされるため、電流ラッチ回路グループＬｍｙはデータのラッチを禁止する一方、内部にラッチされていたアナログデータに対応する電流値をデータ線ＩｏｕｔｍＡ、ＩｏｕｔｍＢに出力する。続く第二走査期間においては、このラッチと電流出力との関係を双方の電流ラッチ回路グループ間で逆転させる。この操作の繰り返しにより、ひとつの画素に対する電流プログラム時間を一走査期間分確保できるので、スイッチングスピードの遅いＴＦＴ回路においても本発明のブースタ方式の画素回路プログラムを有効に機能させることが可能となる。」（第１６ページ第５行〜第１７ページ第２０行）
　
＜記載事項１２＞
「シリアルデータ線Ｓｄａｔａｍには、各原色の階調に対応するアナログ表示データが時分割出力されている。ラッチ処理をする前記２Ｈの前半の期間（時刻ｔ１〜ｔ４）はシリアルデータ線の多重度（ここでは原色数３）で時分割されている。時分割された各期間において、それぞれの原色に対応するデータをラッチさせるように、制御回路はラッチイネーブル信号を出力する。
　すなわち、時刻ｔ１においてシリアルデータ線Ｓｄａｔａｍに赤色に関するアナログ表示データが送出されると、ラッチイネーブル信号ＬＥＲｂが許可状態になる。これにより電流ラッチ回路グループＬｍｘ内のＬｍＲｘにおけるトランジスタＴ２１とＴ２２が導通し、シリアルデータ線Ｓｄａｔａｍからアナログ表示データＤｍｎＲのブースト電流がトランジスタＴ２０に流れる。ラッチイネーブル信号ＬＥＲｂが非許可状態になるとそのときのトランジスタＴ２０のゲート・ソース電圧がコンデンサＣ３に保持される。この後、ラッチイネーブル信号ＬＥＲａが許可状態になるとともに、シリアルデータ線Ｓｄａｔａｍがアナログ表示データＤｍｎＲのプログラム電流に切り替わる。ラッチイネーブル信号ＬＥＲａが非許可状態になる時点ｔ２で、より正確なプログラム電流をトランジスタＴ１０が供給するためのゲート・ソース電圧がコンデンサＣ２に保持される。赤色に対応した電流のラッチが終了すると、同様に時刻ｔ２から緑色ＤｍｎＧに対応した電流のラッチが、時刻ｔ３から青色ＤｍｎＢに対応した電流のラッチが行われる。三原色のラッチが終了すると、電流プログラム期間の前期が終了する。一方、電流ラッチ回路ＬｍＲｙ、ＬｍＧｙ、ＬｍＢｙは時刻ｔ１からｔ４までの間、書き込みイネーブル信号ＷＥｂｙとＷＥａｙとが相前後して許可状態となり、それぞれデータ線ＩｏｕｔＲ、ＩｏｕｔＧ、ＩｏｕｔＢ（当審注：それぞれ「ＩｏｕｔｍＲ」、「ＩｏｕｔｍＧ」、「ＩｏｕｔｍＢ」の誤記と認める。）にアナログ表示データＩｏｕｔｍ（ｎ−１）Ｒ、Ｉｏｕｔｍ（ｎ−１）Ｇ、Ｉｏｕｔｍ（ｎ−１）Ｂを供給する。
　次に時刻ｔ４からは、電流ラッチ回路グループＬｍｘから画素回路ＰｍｎＣへの電流プログラム期間が開始する。制御回路は書き込みイネーブル信号ＷＥｂｘを時刻ｔ４の後に許可状態にする。これによりトランジスタＴ２０から時刻ｔ６の手前までブースト電流が出力されてデータ線Ｉｏｕｔｍに出力される。時刻ｔ４では総ての原色に関する電流値のラッチが終わっており、総ての原色について同時にこの書き込みイネーブル信号が供給されるので、各原色のデータ線ＩｏｕｔｍＲ，Ｇ，Ｂにはそれぞれの電流が出力される。このブースト電流によって表示階調の小さな場合でも、すなわち目標電流値が小さくプログラムに時間が要する場合であっても短時間に目標電流値の近傍までトランジスタＴ１のゲート電圧を到達させることができる。時刻ｔ６の手前でブースト期間が終了すると、制御回路はブースト電流に関する書き込みイネーブル信号ＷＥｂｘを非許可状態にして、トランジスタＴ２０からのブースト電流の供給を停止させる。制御回路は、その後書き込みイネーブル信号ＷＥａｘが許可状態になると同時にセレクト線Ｖｓｎを選択し、画素回路への電流書き込みを許可状態にする。残りの電流プログラム後期の期間（ｔ６−ｔ７）は、プログラム電流のみで画素回路ＰｍｎＣへの電流供給が行われる。これによって最終的な目標電流値を正確にプログラムすることができる。
　ちなみに電流ラッチ回路グループＬｍｙについては、以上述べた電流ラッチ回路グループＬｍｘと同様の動作が一走査期間ずれたタイミングでプログラム電流のラッチと書き込みが行われる。
　時刻ｔ７で電流プログラム期間が終了したら、制御回路は発光制御線Ｖｇｎを選択状態にして画素回路Ｐｍｎの有機ＥＬ素子ＯＥＬＤに電流を流し表示期間に移行させる。このとき、各原色の画素回路ＰｍｎＲ，Ｇ，Ｂには対応するデータ線からの新たな電流値によるプログラムが完了しているので、新しい電流値で電流が供給され、それに対応する新たな輝度で対応する色の有機ＥＬ素子ＯＥＬＤが発光する。その結果、異なる三原色の輝度の違いによってカラー画素ＰｍｎＣの発光色が変化し新たな色で発光させることができる。
　以上により本実施形態によれば、駆動コントローラ２と表示回路１を接続するデータ線の数を大幅に削減でき、またドットピッチを数分の１以下の低密度で接続ができるので、製造コスト削減や高信頼化ならびに接続ピッチに制約されないディスプレイの高精細化が可能となる。」（第１８ページ第１行〜第１９ページ第２３行）
　
（２Ｂ−２）引用刊行物２に記載された発明
　上記引用刊行物２の第１４ページ第２７行〜第１９ページ第２３行に記載される電子装置の実施形態２に基づいて引用発明２を認定する。
　なお、認定するに際し、実施形態２を説明する第１５ページ第４行〜第７行に「各画素回路、電流ブースタ回路、および定電流出力回路（Ｄ／Ａ変換器）ＣＩｍのブロック（破線で示す）は実施形態１と同様であるので説明を簡単にする。」とあるように、実施形態２において記載のない部分については、実施形態１の記載を参酌する。
　
（２Ｂ−２−１）
　上記記載事項７には、「・・・本発明は
有機エレクトロルミネセンス（以下、「ＥＬ」という。）等を利用する電気光学素子
表示装置
電気光学素子としてＥＬ素子を利用した駆動回路を備える電気光学装置
表示回路１と駆動コントローラ２との組み合わせは画像の表示機能を備え
　
　これらの記載によれば、引用刊行物２には、「有機ＥＬ表示装置」の発明が記載されている。
　
（２Ｂ−２−２）
　実施形態１を説明する上記記載事項８には、「・・・表示回路１は、例えば低温ポリシリコンＴＦＴやα−ＴＦＴで構成され、画像を表示する表示領域１０に、
水平方向にセレクト線Ｖｓｎ（１≦ｎ≦Ｎ（Ｎは走査線数））、垂直方向にデータ線Ｉｏｕｔｍ（１≦ｍ≦Ｍ（Ｍはデータ線数（列数）））を配置
セレクト線を選択するための走査回路１１および１２
セレクト線に対応させて各画素回路Ｐｍｎにおける発光を制御するための発光制御線Ｖｇｎ
走査回路１１および１２は
いずれかのセレクト線Ｖｓｎを選択し、合わせて発光制御線Ｖｇｎに発光制御信号を出力可能
Ｒ（赤）、Ｇ（緑）、Ｂ（青）にそれぞれ対応した画素回路ＰｍｎＲ、ＰｍｎＧ、およびＰｍｎＢによって一つのカラー画素ＰｍｎＣが構成されている。
一方のラッチ回路グループが前記入力アナログデータをラッチしている間に、他方のラッチ回路グループがデータ線Ｉｏｕｔにプログラム電流を出力させる
それぞれデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢにアナログ表示データＩｏｕｔｍ（ｎ−１）Ｒ、Ｉｏｕｔｍ（ｎ−１）Ｇ、Ｉｏｕｔｍ（ｎ−１）Ｂを供給する
　
　これらの記載によれば、引用刊行物２に記載された「有機ＥＬ表示装置」は、「Ｒ（赤）、Ｇ（緑）、Ｂ（青）にそれぞれ対応した画素ＰｍｎＲ、ＰｍｎＧ、およびＰｍｎＢによって構成される、Ｍ×Ｎ個のカラー画素ＰｍｎＣ」と、「前記Ｍ×Ｎ個のカラー画素ＰｍｎＣに選択するための信号と発光制御信号をそれぞれ供給するＮ本のセレクト線ＶｓｎとＮ本の発光制御線Ｖｇｎ」と、「前記Ｍ×Ｎ個の画素ＰｍｎＲ、ＰｍｎＧ、およびＰｍｎＢにプログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢをそれぞれ供給するそれぞれＭ本のデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢ」と、「前記Ｎ本のセレクト線ＶｓｎとＮ本の発光制御線Ｖｇｎにそれぞれ、前記選択するための信号と前記発光制御信号を出力する走査回路１１および１２」とを備えている。
　
（２Ｂ−２−３）
　実施形態１を説明する上記記載事項８には、「・・・Ｄ／Ａ変換器２１は、１出力当たり大小二つの電流出力能力を有するＤ／Ａ変換器（Ｄ／Ａａ、Ｄ／Ａｂ）から構成され、表示メモリ２２における各画素のアドレスから読み出されたデジタルデータである階調表示データを、対応する電流値に高精度に変換するようになっている。
Ｄ／Ａ変換器２１は、データ線の数だけ（水平方向のドット数）Ｉｏｕｔを所定のタイミングで同時に出力できる
電流ラッチ回路Ｌｍには、Ｄ／Ａ変換器ＣＩｍと電流ラッチＬｍとの間において時分割多重してシリアル化されて伝送された、最終的なプログラム電流に対応する電気信号をパラレルに変換して電流出力する機能
を備えている。
Ｄ／Ａ変換器ＣＩｍでは、
プログラム電流
を生成する。各時分割期間毎に
各電流出力回路からプログラム電流
がアナログ表示データとしてシリアルデータ線Ｓｄａｔａｍに出力される。それぞれのシリアルデータ線Ｓｄａｔａｍには、
時分割された期間
期間の後半では、プログラム電流のみが供給され正確な電流値が電流ラッチＬｍに一時保持される。これによってプログラム電流を早く正確に駆動コントローラ２から表示回路１に伝送するとともに接続端子数を任意の時分割多重度（ここでは、１／３）に比例して減らすことが可能となる
電流ラッチ回路グループＬｍｘは電流ラッチ回路ＬｍＲｘ、ＬｍＧｘおよびＬｍＢｘにより、電流ラッチ回路グループＬｍｙは電流ラッチ回路ＬｍＲｙ、ＬｍＧｙおよびＬｍＢｙから構成されている。
第一走査期間においては、
電流ラッチ回路グループＬｍｙはデータのラッチを禁止する一方、内部にラッチされていたアナログデータに対応する電流値をデータ線ＩｏｕｔｍＡ、ＩｏｕｔｍＢに出力する。続く第二走査期間においては、このラッチと電流出力との関係を双方の電流ラッチ回路グループ間で逆転させる。
三原色のラッチが終了すると、電流プログラム期間の前期が終了する。一方、電流ラッチ回路ＬｍＲｙ、ＬｍＧｙ、ＬｍＢｙは時刻ｔ１からｔ４までの間、書き込みイネーブル信号ＷＥｂｙとＷＥａｙとが相前後して許可状態となり、それぞれデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢにアナログ表示データＩｏｕｔｍ（ｎ−１）Ｒ、Ｉｏｕｔｍ（ｎ−１）Ｇ、Ｉｏｕｔｍ（ｎ−１）Ｂを供給する。
　
　これらの記載によれば、引用刊行物２に記載された「有機ＥＬ表示装置」は、「Ｍ個の電流ラッチ回路Ｌｍであって、時分割多重してシリアル化されて伝送された、最終的なプログラム電流に対応する電気信号をパラレルに変換して、前記プログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢを、前記それぞれＭ本のデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢに出力するＭ個の電流ラッチ回路Ｌｍ」と、「前記各電流ラッチ回路Ｌｍに、前記最終的なプログラム電流に対応する電気信号を供給するＭ本のシリアルデータ線Ｓｄａｔａｍ」と、「前記Ｍ本のシリアルデータ線Ｓｄａｔａｍに、前記最終的なプログラム電流に対応する電気信号を出力するＭ個のＤ／Ａ変換器ＣＩｍ」とを備えている。
　また、引用刊行物２に記載された「有機ＥＬ表示装置」の備える前記「電流ラッチ回路Ｌｍ」のそれぞれは、「前記カラー画素ＰｍｎＣ毎に設けられており、６個の電流ラッチ回路ＬｍＲｘ、ＬｍＧｘ、ＬｍＢｘ、ＬｍＲｙ、ＬｍＧｙおよびＬｍＢｙから構成されており、前記シリアルデータ線Ｓｄａｔａｍの１本から供給される前記最終的なプログラム電流に対応する電気信号を前記６個の電流ラッチ回路ＬｍＲｘ、ＬｍＧｘ、ＬｍＢｘ、ＬｍＲｙ、ＬｍＧｙおよびＬｍＢｙのそれぞれで、各時分割期間毎に電流のラッチを行って、各走査期間で、前記プログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢを、前記データ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢのそれぞれに供給する」ものであるともいえる。
　
（２Ｂ−２−４）
　（２Ｂ−２−１）〜（２Ｂ−２−３）によれば、引用刊行物２には、以下の発明が記載されている。
「Ｒ（赤）、Ｇ（緑）、Ｂ（青）にそれぞれ対応した画素ＰｍｎＲ、ＰｍｎＧ、およびＰｍｎＢによって構成される、Ｍ×Ｎ個のカラー画素ＰｍｎＣと、
　前記Ｍ×Ｎ個のカラー画素ＰｍｎＣに選択するための信号と発光制御信号をそれぞれ供給するＮ本のセレクト線ＶｓｎとＮ本の発光制御線Ｖｇｎと、
　前記Ｍ×Ｎ個の画素ＰｍｎＲ、ＰｍｎＧ、およびＰｍｎＢにプログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢをそれぞれ供給するそれぞれＭ本のデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢと、
　前記Ｎ本のセレクト線ＶｓｎとＮ本の発光制御線Ｖｇｎにそれぞれ、前記選択するための信号と前記発光制御信号を出力する走査回路１１および１２と、
　Ｍ個の電流ラッチ回路Ｌｍであって、時分割多重してシリアル化されて伝送された、最終的なプログラム電流に対応する電気信号をパラレルに変換して、前記プログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢを、前記それぞれＭ本のデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢに出力するＭ個の電流ラッチ回路Ｌｍと、
　前記各電流ラッチ回路Ｌｍに、前記最終的なプログラム電流に対応する電気信号を供給するＭ本のシリアルデータ線Ｓｄａｔａｍと、
　前記Ｍ本のシリアルデータ線Ｓｄａｔａｍに、前記最終的なプログラム電流に対応する電気信号を出力するＭ個のＤ／Ａ変換器ＣＩｍとを備え、
　前記電流ラッチ回路Ｌｍのそれぞれは、前記カラー画素ＰｍｎＣ毎に設けられており、６個の電流ラッチ回路ＬｍＲｘ、ＬｍＧｘ、ＬｍＢｘ、ＬｍＲｙ、ＬｍＧｙおよびＬｍＢｙから構成されており、前記シリアルデータ線Ｓｄａｔａｍの１本から供給される前記最終的なプログラム電流に対応する電気信号を前記６個の電流ラッチ回路ＬｍＲｘ、ＬｍＧｘ、ＬｍＢｘ、ＬｍＲｙ、ＬｍＧｙおよびＬｍＢｙのそれぞれで、各時分割期間毎に電流のラッチを行って、各走査期間で、前記プログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢを、前記データ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢのそれぞれに供給する
　有機ＥＬ表示装置。」（以下、「引用発明２」という。）
　
（３）対比・判断
（３Ａ−１）引用発明１との対比
　本願補正発明と引用発明１とを比較する。 
　
（３Ａ−１−１）
　引用発明１の「アクティブマトリクス型有機ＥＬ表示装置」は、本願補正発明の「有機電界発光表示装置」に相当する。
　
（３Ａ−１−２）
　引用発明１は、ｎ本の走査線１２−１〜１２−ｎが、複数の画素に、前記複数の画素を選択するための信号を供給し、ｍ本のデータ線１３−１〜１３−ｍが、前記複数の画素に画像データｓｉｎに応じた電流を供給することによって、ｎ本の走査線１２−１〜１２−ｎとｍ本のデータ線１３−１〜１３−ｍの交点上に配され、ｍ列ｎ行に配列された複数の画素に対する電流の書き込みを実施している。
　一方、本願補正発明は、複数の走査線が、複数のサブピクセルを含む複数の画素に走査信号を伝達し、複数の第１データ線が、前記複数のサブピクセルに第１データ電流を伝達することによって、複数の走査線と複数の第１データ線の交点上に配された複数のサブピクセルに対する電流の書き込みを実施している。
　
　よって、引用発明１の「ｎ本の走査線１２−１〜１２−ｎ」は、本願補正発明の「複数の走査線」に相当し、引用発明１の「ｍ本のデータ線１３−１〜１３−ｍ」は、本願補正発明の「複数の第１データ線」に相当し、引用発明１の「画像データｓｉｎに応じた電流」は、本願補正発明の「第１データ電流」に相当する。
　
　したがって、引用発明１の、ｎ本の走査線１２−１〜１２−ｎとｍ本のデータ線１３−１〜１３−ｍの交点上に配され、ｍ列ｎ行に配列された、「複数の画素」と、本願補正発明の、複数の走査線と複数の第１データ線の交点上に配された、「複数のサブピクセル」とは共に、「複数の走査線と複数の第１データ線の交点上に配された発光制御単位」の点で共通する。また、引用発明１の「複数の画素を選択するための信号」と、本願補正発明の「走査信号」とは共に、「複数の発光制御単位を選択するための信号」である点で共通する。
　そして、引用発明１の、前記ｎ本の走査線１２−１〜１２−ｎに、前記複数の画素を選択するための信号を供給する、「走査線駆動回路１４」と、本願補正発明の、前記複数の走査線に走査信号を出力する、「走査駆動部」とは共に、「前記複数の走査線に前記複数の発光制御単位を選択するための信号を出力する走査駆動部」である点で共通する。
　
（３Ａ−１−３）
　引用発明１の「データ線ドライバ回路１５′」は、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍの左側半分と右側半分との２つにブロックを備え、時分割で入力される画像データｓｉｎ１、ｓｉｎ２を表す電流を取り込んで、前記画像データｓｉｎを表す電流として前記ｍ本のデータ線１３−１〜１３−ｍに流すものである。
　一方、本願補正発明の「逆多重化部」も、複数の逆多重化回路を備え、第２データ電流を逆多重化した前記第１データ電流を、前記複数の第１データ線に伝達するものである。
　ここで、「時分割で入力されるＡを取り込んで、Ｂとして出力する」ことは、「Ａを逆多重化してＢを出力する」ことに他ならない。
　そして、（３Ａ−１−２）の相当関係から、引用発明１の「ｍ本のデータ線１３−１〜１３−ｍ」は、本願補正発明の「複数の第１データ線」に相当し、引用発明１の「画像データｓｉｎに応じた電流」は、本願補正発明の「第１データ電流」に相当する。
　
　よって、引用発明１の「電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍの左側半分と右側半分の２つのブロック」は、本願補正発明の「複数の逆多重化回路」に相当し、引用発明１の、時分割で入力される、「画像データｓｉｎ１、ｓｉｎ２を表す電流」は、本願補正発明の、逆多重化される、「第２電流」に相当する。
　
　したがって、引用発明１の、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍの左側半分と右側半分の２つにブロックを備え、時分割で入力される画像データｓｉｎ１、ｓｉｎ２を表す電流を取り込んで、前記画像データｓｉｎを表す電流として前記ｍ本のデータ線１３−１〜１３−ｍに流す、「データ線ドライバ回路１５′」は、本願補正発明の、複数の逆多重化回路を備え、第２データ電流を逆多重化した前記第１データ電流を、前記複数の第１データ線に伝達する、「逆多重化部」に相当する。
　
（３Ａ−１−４）
　引用発明１の「信号入力線１６−１、１６−２」は、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍの左側半分と右側半分の２つにブロックにそれぞれ、画像データｓｉｎ１、ｓｉｎ２を表す電流を供給するものである。
　一方、本願補正発明の「複数の第２データ線」も、前記逆多重化回路に前記第２データ電流を伝達するものである。
　そして、（３Ａ−１−３）の相当関係から、引用発明１の「電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍの左側半分と右側半分の２つのブロック」は、本願補正発明の「複数の逆多重化回路」に相当し、引用発明１の「画像データｓｉｎ１、ｓｉｎ２を表す電流」は、本願補正発明の「第２電流」に相当する。
　
　よって、引用発明１の、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍの左側半分と右側半分の２つにブロックにそれぞれ、画像データｓｉｎ１、ｓｉｎ２を表す電流を供給する、「信号入力線１６−１、１６−２」は、本願補正発明の、前記逆多重化回路に前記第２データ電流を伝達する、「複数の第２データ線」に相当する。
　
（３Ａ−１−５）
　引用発明１の「第１の電流源ＣＳ及び第２の電流源ＣＳ」はそれぞれ、信号入力線１６−１、１６−２に、前記画像データｓｉｎ１、ｓｉｎ２を表す電流を流すものである。
　一方、本願補正発明の「データ駆動部」も、前記複数の第２データ線に前記第２データ電流を出力するものである。
　そして、（３Ａ−１−３）の相当関係から、引用発明１の「画像データｓｉｎ１、ｓｉｎ２を表す電流」は、本願補正発明の「第２電流」に相当し、（３Ａ−１−４）の相当関係から、引用発明１の「信号入力線１６−１、１６−２」は、本願補正発明の「複数の第２データ線」に相当する。
　
　よって、引用発明１の、それぞれ、信号入力線１６−１、１６−２に、前記画像データｓｉｎ１、ｓｉｎ２を表す電流を流す、「第１の電流源ＣＳ及び第２の電流源ＣＳ」は、本願補正発明の、前記複数の第２データ線に前記第２データ電流を出力する、「データ駆動部」に相当する。
　
（３Ａ−１−６）
　引用発明１の各「電流ドライバ回路」は、第１，第２のデータ線ドライバ列（電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍ）のいずれか一方に属し、各走査期間で、一方のデータ線ドライバ列に属する電流ドライバ回路が、前記信号入力線１６−１、または１６−２から伝達される前記画像データｓｉｎ１またはｓｉｎ２を表す電流を各電流ドライバ回路に時分割で取り込み、他方のデータ線ドライバ列に属する電流ドライバ回路が、前記各走査期間の一つ前の走査期間で取り込んだ電流を前記画像データｓｉｎを表す電流として各電流ドライバ回路が接続されるデータ線１３−１〜１３−ｍのそれぞれに流すものである。
　一方、本願補正発明の各「サンプル及びホールド回路」も、１つの前記第２データ線から伝達される第２データ電流を、前記第１データ電流に逆多重化し、逆多重化して得られた第１データ電流を、前記第１データ線にそれぞれ伝達するものである。
　そして、（３Ａ−１−２）の相当関係から、引用発明１の「画像データｓｉｎに応じた電流」は、本願補正発明の「第１データ電流」に相当し、（３Ａ−１−３）の相当関係から、引用発明１の「画像データｓｉｎ１、ｓｉｎ２を表す電流」は、本願補正発明の「第２電流」に相当し、（３Ａ−１−４）の相当関係から、引用発明１の「信号入力線１６−１、１６−２」は、本願補正発明の「複数の第２データ線」に相当する。
　
　よって、引用発明１の、第１，第２のデータ線ドライバ列（電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍ）のいずれか一方に属する回路であって、各走査期間で、一方のデータ線ドライバ列に属する回路が、前記信号入力線１６−１、または１６−２から伝達される前記画像データｓｉｎ１またはｓｉｎ２を表す電流を時分割で取り込み、他方のデータ線ドライバ列に属する回路が、前記各走査期間の一つ前の走査期間で取り込んだ電流を前記画像データｓｉｎを表す電流として各回路が接続されるデータ線１３−１〜１３−ｍのそれぞれに流す回路である、各「電流ドライバ回路」は、本願補正発明の、１つの前記第２データ線から伝達される第２データ電流を、前記第１データ電流に逆多重化し、逆多重化して得られた第１データ電流を、前記第１データ線にそれぞれ伝達する、各「サンプル及びホールド回路」に相当する。
　
　したがって、引用発明１の「前記左側半分のブロックと前記右側半分のブロックはそれぞれ、第１，第２のデータ線ドライバ列（電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍ）に属する電流ドライバ回路をｍ／２個ずつ有し、各走査期間で、一方のデータ線ドライバ列に属する電流ドライバ回路が、前記信号入力線１６−１、または１６−２から伝達される前記画像データｓｉｎ１またはｓｉｎ２を表す電流を各電流ドライバ回路に時分割で取り込み、他方のデータ線ドライバ列に属する電流ドライバ回路が、前記各走査期間の一つ前の走査期間で取り込んだ電流を前記画像データｓｉｎを表す電流として各電流ドライバ回路が接続される前記ｍ／２本のデータ線１３−１〜１３−ｍのそれぞれに流す」ことと、本願補正発明の「前記逆多重化回路は前記複数の画素毎に設けられ、前記画素に含まれるサブピクセルの個数の整数倍となるサンプル及びホールド回路を有し、１つの前記第２データ線から伝達される第２データ電流を前記サンプル及びホールド回路で、前記画素に含まれるサブピクセルの個数の第１データ電流に逆多重化し、逆多重化して得られた第１データ電流を、前記画素に含まれるサブピクセルの第１データ線にそれぞれ伝達する」ことは共に、「前記逆多重化回路は複数設けられ、複数のサンプル及びホールド回路を有し、１つの前記第２データ線から伝達される第２データ電流を前記サンプル及びホールド回路で、複数の前記第１データ電流に逆多重化し、逆多重化して得られた前記複数の前記第１データ電流を、前記第１データ線にそれぞれ伝達する」ことである点で共通する。
　
（３Ａ−１−７）
　したがって、本願補正発明と引用発明１の両者は、
「複数の走査線と複数の第１データ線の交点上に配された複数の発光制御単位と、
　前記複数の発光制御単位に、前記複数の発光制御単位を選択するための信号を伝達する前記複数の走査線と、
　前記複数の発光制御単位に第１データ電流を伝達する前記複数の第１データ線と、
　前記複数の走査線に前記複数の発光制御単位を選択するための信号を出力する走査駆動部と、
　複数の逆多重化回路を備え、第２データ電流を逆多重化した前記第１データ電流を、前記複数の第１データ線に伝達する逆多重化部と、
　前記逆多重化回路に前記第２データ電流を伝達する複数の第２データ線と、
　前記複数の第２データ線に前記第２データ電流を出力するデータ駆動部と、を含み、
　前記逆多重化回路は複数設けられ、複数のサンプル及びホールド回路を有し、１つの前記第２データ線から伝達される第２データ電流を前記サンプル及びホールド回路で、複数の前記第１データ電流に逆多重化し、逆多重化して得られた前記複数の第１データ電流を、前記第１データ線にそれぞれ伝達する
有機電界発光表示装置。」の点で一致し、以下の点で相違する。
　
［相違点１］
　複数の走査線と複数の第１データ線の交点上に配された複数の発光制御の単位が、本願補正発明では「複数の画素に含まれる複数のサブピクセル」であるのに対し、引用発明１では「複数の画素」にとどまる点。
　
［相違点２］
　逆多重化回路に関し、本願補正発明では「複数の画素毎に設けられている」のに対し、引用発明１ではその個数が「２個」である点。
　
［相違点３］
　逆多重化回路が有するサンプル及びホールド回路の個数が、本願補正発明では「画素に含まれるサブピクセルの個数の整数倍」であるのに対し、引用発明１では「各走査期間に対してｍ／２個ずつ」にとどまる点。
　
［相違点４］
　各走査期間に逆多重化される第１電流の個数が、本願補正発明では「前記画素に含まれるサブピクセルの個数」であるのに対し、引用発明１では「ｍ／２個」である点。
　
（３Ａ−２）判断
　上記相違点について検討する。
　相違点１乃至相違点４について、まとめて検討する。
　「有機ＥＬ表示装置の駆動制御」の技術分野において、複数の走査線と複数の第１データ線の交点上に配された複数の発光制御単位を、画素に含まれる各色のサブピクセルとし、データ駆動部から出力される１本の第２データ線と、画素に含まれるサブピクセルの個数だけの本数の第１データ線とをそれぞれ時分割で接続する逆多重化回路を、複数の画素毎に設けることは、例えば、
・特開２００３−３０８０４５号公報（当審注：本願の発明の詳細な説明の段落【０００９】に特許文献１として記載され、本件請求人による特許出願である韓国公開特許第２００３−００７５９４６号公報のファミリー文献である。以下、「周知例１」という。）の、特に、段落【００５２】〜【００７１】、図４〜６に、発光制御単位をＲ、Ｇ、Ｂ画素（「各色のサブピクセル」）とし、データドライバー２３０（「データ駆動部」）からの信号線（Ｄｉ）（「第２データ線」）と、Ｒ、Ｇ、Ｂ画素にそれぞれ接続されたＲ、Ｇ、Ｂデータ線（Ｙ３ｉ−２、Ｙ３ｉ−１、Ｙ３ｉ）（「画素に含まれるサブピクセルの個数だけの本数の第１データ線」）とをそれぞれ時分割で接続するスイッチ群（ＭＲｉ、ＰＧｉ、ＭＧｉ、ＰＢｉ、ＭＢｉ）（「逆多重化回路」）を、複数の画素毎に設けたものが記載されているように、また、
・国際公開第０３／０９１９７７号（以下、「周知例２」という。）の、特に、第１２２ページ第１９行〜第１２８ページ第２３行、図１７４〜図１７８に、発光制御単位をＲ画素１６、Ｇ画素１６、Ｂ画素１６（「各色のサブピクセル」）とし、ソースドライバ回路１４（「データ駆動部」）からのソース信号線１８（「第２データ線」）と、Ｒ画素１６、Ｇ画素１６、Ｂ画素１６にそれぞれ接続されたソース信号線１８Ｒ、１８Ｇ、１８Ｂ（「画素に含まれるサブピクセルの個数だけの本数の第１データ線」）とをそれぞれ時分割で接続する切り替えスイッチ１７４２（「逆多重化回路」）を、複数の画素毎に設けたものが記載されているように、
周知技術である。
　
　そして、一般に、複数の画素が行列上に配列された有機ＥＬ表示装置は、カラー表示可能なものである。
　
　また、引用刊行物１の第２実施形態の変形例を説明する上記記載事項６には、「また、本実施形態に係るアクティブマトリクス型表示装置において、１走査線周期の間にｍ個すべての電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに対する書き込み動作を完了することが難しい場合は、信号入力線１６を複数本設け、並列書き込みを行うようにすることも可能である。・・・この構成を採ることで、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに対して２個ずつ同時に（並列に）輝度データｓｉｎを書き込むことができることから、データ線ドライバ１個当たりの書き込み時間は２倍となるため、書き込み動作は容易になる。同様にして、信号入力線１６を３本以上設けることも可能である。」と記載されており、ｍ本のデータ線１３−１〜１３−ｍの書き込みを担当する信号入力線１６の本数を３本以上とすること、言い換えれば、１本の信号入力線１６に時分割で接続されるデータ線１３−１〜１３−ｍの本数として、ｍ／３以下の小さい数でもよいことが示唆されている。
　
　よって、引用発明１は、一般に、カラー表示可能なものであって、引用刊行物１には、１本の信号入力線１６に時分割で接続されるデータ線１３−１〜１３−ｍの本数として、ｍ／３以下の小さい数でもよいことが示唆されているところ、上記周知技術を適用して、カラー表示を行う具体的構成として、複数の走査線１２−１〜１２−ｎ（上記周知技術の「走査線」に対応する。以下同様。）と複数のデータ線１３−１〜１３−ｍ（「第１データ線」）の交点上に配された複数の発光制御単位を、画素に含まれる各色のサブピクセルとし（相違点１）、各ブロック（「逆多重化回路」）において、各走査期間で１本の信号入力線１６（「１本の第２データ線」）に時分割で接続されるデータ線１３−１〜１３−ｍ（「第１データ線」）の本数を、すなわち、各走査期間に時分割で取り込まれる（「逆多重化される」）画像データｓｉｎを表す電流（「第１データ電流」の個数を、画素に含まれるサブピクセルの個数として（相違点４）、各ブロック（「逆多重化回路」）を複数の画素毎に設ける（相違点２）ようにすることは、当業者が容易になし得たことである。ここで、各ブロック（「逆多重化回路」）に含まれる電流ドライバ回路（「サンプル及びホールド回路」）の数は、（画素に含まれるサブピクセルの個数）×２であるから、画素に含まれるサブピクセル個数の整数倍となる（相違点３）。
　したがって、上記相違点１〜４に係る本願補正発明の発明特定事項は、当業者が引用発明１及び上記周知技術に基づいて容易に想到し得たことである。
　
　そして、本願補正発明によってもたらされる「逆多重化に起因して発生される縦縞の色彩の変化を、データ駆動部の色座標の設定の変化により対応し得る」との効果は、周知例２の第１２４ページ第４行〜第９行に組み合わせることが示唆されている図１３のＮ倍パルス駆動を説明する第６４ページ第２行〜第３行の「ＲＧＢの個別調整を可能とすることにより、ホワイトバランスを調整することが可能になり・・・」との記載、及び、同じく第１２８ページ第１行〜第３行の「これらのシーケンスは、ＲＧＢのＥＬ素子１５の発光効率を考慮して検討することにより効率よくホワイトバランスをとることができる。」との記載より、想定することができない格別のものと認めることもできない。
　以上のとおりであるから、本願補正発明は引用発明１及び上記周知技術に基づいて当業者が容易に発明をすることができたものである。
　
　なお、請求人は、平成２２年１２月１４日付の回答書の第２ページにおいて、「前記手続補正書にて補正した後の本願発明の請求項１と引用文献１−３に記載された発明とを比較すると、引用文献１−３に記載された発明は、逆多重化するための回路の発明ではなく、データ線に供給されるデータ電流を生成するための駆動回路の発明です。・・・引用文献１（当審注：引用刊行物１である。）には明確にサンプルホールド回路を用いた逆多重化回路の構成が記載されてはいません・・・」と主張している。
　しかしながら、上記（３Ａ−１−３）、（３Ａ−１−６）で詳述したように、引用発明１の「データ線ドライバ回路１５′」は、本願補正発明の「逆多重化部」に相当し、引用発明１の各「電流ドライバ回路」は、本願補正発明の「サンプル及びホールド回路」に相当し、引用発明１の「電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍの左側半分のブロック及び右側半分のブロック」は、本願補正発明の「逆多重化回路」に相当する。
　また、本願の発明の詳細な説明の記載を参酌して検討すると、本願補正発明の「サンプル及びホールド回路」に関する記載は、段落【００７０】〜【００７５】、図９である。
　そして、段落【００７５】には「サンプル信号ｓに応答して入力データ電流ＩDinに対応する電圧を保存キャパシタＣholdに保存し、ホールド信号ｈに応答して保存キャパシタＣholdに保存された電圧に対応する電流を出力データ線Ｄoutに伝達する。」なる記載があるから、本願補正発明の「サンプル及びホールド回路」は、本願の発明の詳細な説明の記載を参酌すると、サンプル信号ｓに応答して第２データ線（入力データ線Ｄｉｎ）から入力される第２データ電流（入力データ電流ＩDin）に対応する電圧を保存キャパシタＣholdに保存し、ホールド信号ｈに応答して保存キャパシタＣholdに保存された電圧に対応する電流を第１データ電流として第１データ線（出力データ線Ｄout）に伝達するものであるといえる。
　一方、引用刊行物１の第２３ページ第５行〜第２４ページ第１１行に記載された電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍの具体的回路も、書き込み制御信号ｗｅ（上記「サンプル及びホールド回路」の「サンプル信号ｓ」に対応する。以下同様。）に応答して信号入力線１６（「第２データ線」）から入力される輝度データｓｉｎを表す電流（「第１データ電流」）に対応する電圧値をキャパシタ３５（「保存キャパシタＣhold」）に保持し、駆動制御信号ｄｅ１またはｄｅ２（「ホールド信号ｈ」に応答してキャパシタ３５の電圧値に基づいて、書き込まれた電流値とほぼ等しい電流値（「第１データ電流」）でデータ線１３（「第１データ線」）を駆動するものであるから、引用発明１の「電流ドライバ回路」も、上記「サンプル及びホールド回路」と、同様の機能・作用を有するものである。
　したがって、請求人の主張は失当である。
　
（３Ａ−３）小括
　よって、本願補正発明は、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
（３Ｂ−１）引用発明２との対比・判断
　本願補正発明と引用発明２とを比較する。
　
（３Ｂ−１−１）
　引用発明２の「有機ＥＬ表示装置」は、本願補正発明の「有機電界発光表示装置」に相当し、引用発明２の「Ｒ（赤）、Ｇ（緑）、Ｂ（青）にそれぞれ対応した画素ＰｍｎＲ、ＰｍｎＧ、およびＰｍｎＢ」は、本願補正発明の「複数のサブピクセル」に相当する。
　よって、引用発明２の、Ｒ（赤）、Ｇ（緑）、Ｂ（青）にそれぞれ対応した画素ＰｍｎＲ、ＰｍｎＧ、およびＰｍｎＢによって構成される、「Ｍ×Ｎ個のカラー画素ＰｍｎＣ」は、本願補正発明の、複数のサブピクセルを含む、「複数の画素」に相当する。
　
（３Ｂ−１−２）
　引用発明２の「Ｎ本のセレクト線Ｖｓｎ」は、前記Ｍ×Ｎ個のカラー画素ＰｍｎＣに選択するための信号を供給するものである。
　一方、本願補正発明の「複数の走査線」も、前記複数の画素に走査信号を伝達するものである。
　そして、（３Ｂ−１−１）の相当関係から、引用発明２の「Ｍ×Ｎ個のカラー画素ＰｍｎＣ」は、本願補正発明の「複数の画素」に相当する。
　
　よって、引用発明２の「選択するための信号」は、本願補正発明の「走査信号」に相当し、引用発明２の、前記Ｍ×Ｎ個のカラー画素ＰｍｎＣに選択するための信号を供給する、「Ｎ本のセレクト線Ｖｓｎ」は、本願補正発明の、前記複数の画素に走査信号を伝達する、「複数の走査線」に相当する。
　
（３Ｂ−１−３）
　引用発明２の「それぞれＭ本のデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢ」は、前記Ｍ×Ｎ個の画素ＰｍｎＲ、ＰｍｎＧ、およびＰｍｎＢにプログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢをそれぞれ供給するものである。
　一方、本願補正発明の「複数の第１データ線」も、前記複数のサブピクセルに第１データ電流を伝達するものである。
　そして、（３Ｂ−１−１）の相当関係から、引用発明２の「Ｒ（赤）、Ｇ（緑）、Ｂ（青）にそれぞれ対応した画素ＰｍｎＲ、ＰｍｎＧ、およびＰｍｎＢ」は、本願補正発明の「複数のサブピクセル」に相当する。
　
　よって、引用発明２の「プログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢ」は、本願補正発明の「第１データ電流」に相当する。
　そして、引用発明２の、前記Ｍ×Ｎ個の画素ＰｍｎＲ、ＰｍｎＧ、およびＰｍｎＢにプログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢをそれぞれ供給する、「それぞれＭ本のデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢ」は、本願補正発明の、前記複数のサブピクセルに第１データ電流を伝達する、「複数の第１データ線」に相当する。
　
（３Ｂ−１−４）
　引用発明２の「走査回路１１」は、前記Ｎ本のセレクト線Ｖｓｎに前記選択するための信号を出力するものである。
　一方、本願補正発明の「走査駆動部」も、前記複数の走査線に走査信号を出力するものである。
　そして、（３Ｂ−１−２）の相当関係から、引用発明２の「選択するための信号」は、本願補正発明の「走査信号」に相当し、引用発明２の「Ｎ本のセレクト線Ｖｓｎ」は、本願補正発明の「複数の走査線」に相当する。
　
　よって、引用発明２の、前記Ｎ本のセレクト線Ｖｓｎに前記選択するための信号を出力する、「走査回路１１」は、本願補正発明の、前記複数の走査線に走査信号を出力する、「走査駆動部」に相当する。
　
（３Ｂ−１−５）
　引用発明２の「Ｍ個の電流ラッチ回路Ｌｍ」は、時分割多重してシリアル化されて伝送された、最終的なプログラム電流に対応する電気信号をパラレルに変換して、前記プログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢを、前記それぞれＭ本のデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢに出力するものである。
　一方、本願補正発明の「逆多重化部」も、複数の逆多重化回路を備え、第２データ電流を逆多重化した前記第１データ電流を、前記複数の第１データ線に伝達するものである。
　そして、（３Ｂ−１−３）の相当関係から、引用発明２の「プログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢ」は、本願補正発明の「第１データ電流」に相当し、引用発明２の「それぞれＭ本のデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢ」は、本願補正発明の「複数の第１データ線」に相当する。
　また、「時分割多重してシリアル化されて伝送された・・・をパラレルに変換」することは、「・・・を逆多重化」することに他ならない。
　
　よって、引用発明２の「最終的なプログラム電流に対応する電気信号」は、本願補正発明の「第２データ電流」に相当する。
　そして、引用発明２の、時分割多重してシリアル化されて伝送された、最終的なプログラム電流に対応する電気信号をパラレルに変換して、前記プログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢを、前記それぞれＭ本のデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢに出力する、「Ｍ個の電流ラッチ回路Ｌｍ」は、本願補正発明の、第２データ電流を逆多重化した前記第１データ電流を、前記複数の第１データ線に伝達する、「逆多重化部」に相当し、引用発明２の「Ｍ個の電流ラッチ回路Ｌｍ」のうちの一つの「電流ラッチ回路Ｌｍ」は、本願補正発明の「逆多重化部」が備える「逆多重化回路」に相当する。
　
（３Ｂ−１−６）
　引用発明２の「Ｍ本のシリアルデータ線Ｓｄａｔａｍ」は、前記各電流ラッチ回路Ｌｍに、前記最終的なプログラム電流に対応する電気信号を供給するものである。
　一方、本願補正発明の「複数の第２データ線」も、前記逆多重化回路に前記第２データ電流を伝達するものである。
　そして、（３Ｂ−１−５）の相当関係から、引用発明２の「最終的なプログラム電流に対応する電気信号」は、本願補正発明の「第２データ電流」に相当し、引用発明２の一つの「電流ラッチ回路Ｌｍ」は、本願補正発明の「逆多重化回路」に相当する。
　
　よって、引用発明２の、前記各電流ラッチ回路Ｌｍに、前記最終的なプログラム電流に対応する電気信号を供給する、「Ｍ本のシリアルデータ線Ｓｄａｔａｍ」は、本願補正発明の、前記逆多重化回路に前記第２データ電流を伝達する、「複数の第２データ線」に相当する。
　
（３Ｂ−１−７）
　引用発明２の「Ｍ個のＤ／Ａ変換器ＣＩｍ」は、前記Ｍ本のシリアルデータ線Ｓｄａｔａｍに、前記最終的なプログラム電流に対応する電気信号を出力するものである。
　一方、本願補正発明の「データ駆動部」も、前記複数の第２データ線に前記第２データ電流を出力するものである。
　そして、（３Ｂ−１−５）の相当関係から、引用発明２の「最終的なプログラム電流に対応する電気信号」は、本願補正発明の「第２データ電流」に相当し、（３Ｂ−１−６）の相当関係から、引用発明２の「Ｍ本のシリアルデータ線Ｓｄａｔａｍ」は、本願補正発明の「複数の第２データ線」に相当する。
　
　よって、引用発明２の、前記Ｍ本のシリアルデータ線Ｓｄａｔａｍに、前記最終的なプログラム電流に対応する電気信号を出力する、「Ｍ個のＤ／Ａ変換器ＣＩｍ」は、本願補正発明の、前記複数の第２データ線に前記第２データ電流を出力する、「データ駆動部」に相当する。
　
（３Ｂ−１−８）
　（３Ｂ−１−１）の相当関係から、引用発明２の「Ｍ×Ｎ個のカラー画素ＰｍｎＣ」は、本願補正発明の「複数の画素」に相当し、（３Ｂ−１−５）の相当関係から、引用発明２の一つの「電流ラッチ回路Ｌｍ」は、本願補正発明の「逆多重化回路」に相当する。
　よって、引用発明２の「前記電流ラッチ回路Ｌｍのそれぞれは、前記カラー画素ＰｍｎＣ毎に設けられている」ことは、本願補正発明の「前記逆多重化回路は前記複数の画素毎に設けられている」ことに相当する。
　
　また、引用発明２の一つの「電流ラッチ回路Ｌｍ」が構成される、「６個の電流ラッチ回路ＬｍＲｘ、ＬｍＧｘ、ＬｍＢｘ、ＬｍＲｙ、ＬｍＧｙおよびＬｍＢｙ」は、前記シリアルデータ線Ｓｄａｔａｍの１本から供給される前記最終的なプログラム電流に対応する電気信号を、各時分割期間毎に電流のラッチを行って、各走査期間で、前記プログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢを、前記それぞれＭ本のデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢに供給するものである。
　一方、本願補正発明の「逆多重化回路」が有する、「前記画素に含まれるサブピクセルの個数の整数倍となるサンプル及びホールド回路」は、１つの前記第２データ線から伝達される第２データ電流を、前記画素に含まれるサブピクセルの個数の第１データ電流に逆多重化し、逆多重化して得られた第１データ電流を、前記画素に含まれるサブピクセルの第１データ線にそれぞれ伝達するものである。
　そして、（３Ｂ−１−３）の相当関係から、引用発明２の「プログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢ」は、本願補正発明の「第１データ電流」に相当し、引用発明２の「それぞれＭ本のデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢ」は、本願補正発明の「複数の第１データ線」に相当し、（３Ｂ−１−５）の相当関係から、引用発明２の「最終的なプログラム電流に対応する電気信号」は、本願補正発明の「第２データ電流」に相当し、（３Ｂ−１−６）の相当関係から、引用発明２の「Ｍ本のシリアルデータ線Ｓｄａｔａｍ」は、本願補正発明の「複数の第２データ線」に相当する。
　また、引用発明２において、カラー画素ＰｍｎＣに含まれる画素ＰｍｎＲ、ＰｍｎＧ、およびＰｍｎＢは各１個計３個であるから、引用発明２の「６個」は、本願補正発明の「前記画素に含まれるサブピクセルの個数の整数倍」の個数に相当する。
　
　よって、引用発明２の、前記シリアルデータ線Ｓｄａｔａｍの１本から供給される前記最終的なプログラム電流に対応する電気信号を、各時分割期間毎に電流のラッチを行って、各走査期間で、前記プログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢを、前記それぞれＭ本のデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢに供給するものであって、一つの「電流ラッチ回路Ｌｍ」が構成される、「６個の電流ラッチ回路ＬｍＲｘ、ＬｍＧｘ、ＬｍＢｘ、ＬｍＲｙ、ＬｍＧｙおよびＬｍＢｙ」は、本願補正発明の、１つの前記第２データ線から伝達される第２データ電流を、前記画素に含まれるサブピクセルの個数の第１データ電流に逆多重化し、逆多重化して得られた第１データ電流を、前記画素に含まれるサブピクセルの第１データ線にそれぞれ伝達するものであって、「逆多重化回路」が有する、「前記画素に含まれるサブピクセルの個数の整数倍となるサンプル及びホールド回路」に相当する。
　
　したがって、引用発明２の「前記電流ラッチ回路Ｌｍのそれぞれは、前記カラー画素ＰｍｎＣ毎に設けられており、６個の電流ラッチ回路ＬｍＲｘ、ＬｍＧｘ、ＬｍＢｘ、ＬｍＲｙ、ＬｍＧｙおよびＬｍＢｙから構成されており、前記シリアルデータ線Ｓｄａｔａｍの１本から供給される前記最終的なプログラム電流に対応する電気信号を前記６個の電流ラッチ回路ＬｍＲｘ、ＬｍＧｘ、ＬｍＢｘ、ＬｍＲｙ、ＬｍＧｙおよびＬｍＢｙのそれぞれで、各時分割期間毎に電流のラッチを行って、各走査期間で、前記プログラム電流ＩｏｕｔｍｎＲ、ＩｏｕｔｍｎＧ、ＩｏｕｔｍｎＢを、前記それぞれＭ本のデータ線ＩｏｕｔｍＲ、ＩｏｕｔｍＧ、ＩｏｕｔｍＢに供給する」ことは、本願補正発明の「前記逆多重化回路は前記複数の画素毎に設けられ、前記画素に含まれるサブピクセルの個数の整数倍となるサンプル及びホールド回路を有し、１つの前記第２データ線から伝達される第２データ電流を前記サンプル及びホールド回路で、前記画素に含まれるサブピクセルの個数の第１データ電流に逆多重化し、逆多重化して得られた第１データ電流を、前記画素に含まれるサブピクセルの第１データ線にそれぞれ伝達する」ことに相当する。
　
（３Ｂ−１−９）
　してみると、本願補正発明と引用発明２とは、両者間に相違点がなく、両者は同一であるから、本願補正発明は、引用刊行物２に記載された発明である。
　
（３Ｂ−２）小括
　よって、本願補正発明は、特許法第２９条第１項第３号の規定により、特許出願の際独立して特許を受けることができない。
　
（４）まとめ 
　以上のとおり、本願補正発明は、特許法第２９条第２号の規定により、特許出願の際独立して特許を受けることができないものであり、また、同法第２９条第１項第３号の規定により、特許出願の際独立して特許を受けることができないものでもある。
　よって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に違反するから、特許法第１５９条第１項で読み替えて準用する特許法第５３条第１項の規定により却下されるべきものである。 
　
３　本願発明について 
（１）本願発明　
　本件補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２０年８月２５日付けの手続補正により補正された明細書、特許請求の範囲、及び図面の記載からみて、その請求項１に記載された事項により特定されるとおりのものと認める。（前記「２」の本件補正前の請求項１を参照。） 
　
（２）引用発明 
　引用刊行物１に記載された引用発明１は、前記「２　（２Ａ−２−４）」に記載したとおりである。 
　
（３）対比
　本願発明は、前記「２」で検討した本願補正発明から、実質的に、逆多重化部に関して、「前記逆多重化回路は前記複数の画素毎に設けられる」との発明特定事項、及び、第２データ電流から逆多重化される第１データ電流の個数に関して、「前記画素に含まれるサブピクセルの個数である」との発明特定事項をそれぞれ省いたものである。
　そうすると、本願発明と引用発明１とを比較すると、前記「２　（３Ａ−１−１）」〜「２（３Ａ−１−６）」で検討したことからみて、両者は、前記「２（３Ａ−１−７）に記載した相違点１及び相違点３において相違し、その余の点で一致する。
　
（４）判断
　上記相違点について検討する。
　
　相違点１及び相違点３について、まとめて検討する。
　
　前記「２　（３Ａ−２）」で述べたとおり、一般に、複数の画素が行列上に配列された有機ＥＬ表示装置は、カラー表示可能なものである。
　
　また、「有機ＥＬ表示装置の駆動制御」の技術分野において、各画素を、各色のサブピクセルにより構成し、複数の走査線と複数のデータ線の交点上に配された複数の発光制御単位を、各画素に含まれる各色のサブピクセルとすることは、引例を挙げるまでもない、周知・慣用の技術である。
　
　よって、引用発明１は、一般に、カラー表示可能なものであるところ、カラー表示を行う具体的構成として、上記周知・慣用の技術を適用して、各画素を、各色のサブピクセルにより構成し（相違点１）、複数の走査線と複数のデータ線の交点上に配された複数の発光制御単位を、各画素に含まれる各色のサブピクセルとすることは、当業者が容易になし得たことである。このとき、引用発明１の電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍの左側半分と右側半分の２つのブロック（本願発明の「逆多重化回路」に相当する。以下同様。）に含まれる電流ドライバ回路（「サンプル及びホールド回路」）の個数は、通常、同じ画素数分とするものである。そして、同じ画素数分の個数は、（前記同じ画素数の個数）×（一つの画素に含まれるサブピクセルの個数）であるから、引用発明１の電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍの各ブロック（「逆多重化回路」）に含まれる電流ドライバ回路（「サンプル及びホールド回路」）の個数は、画素に含まれるサブピクセル個数の整数倍である（相違点３）。
　したがって、上記相違点１、３に係る本願発明の発明特定事項は、当業者が引用発明１及び上記周知・慣用の技術に基づいて容易に想到し得たことである。
　
　ここで、「逆多重化に起因して発生される縦縞の色彩の変化を、データ駆動部の色座標の設定の変化により対応し得る」なる効果がいかなる発明特定事項に起因するものかを検討する。
　逆多重化回路が複数の画素毎に設けられず、各走査期間で第２データ電流から逆多重化される第１データ電流の個数に限定されない場合は、例えば、本願の発明の詳細な説明の段落【００６４】に記載されているように、逆多重化比＝１：ｋ×ｙ（ｋは自然数、ｙは各画素に含まれるサブピクセル個数）であって、ｋが１に限定されない場合である。そして、この場合、画面上にはｋ画素周期の縦縞が発生する。
　よって、該効果は、「前記逆多重化回路は前記複数の画素毎に設けられる」との発明特定事項、及び、「第２データ電流が逆多重化される第１データ電流の個数が、前記画素に含まれるサブピクセルの個数である」との発明特定事項に起因して発揮し得る効果であって、かかる発明特定事項を有さない本願発明の効果とは認められない。
　したがって、本願発明の効果も、引用発明１及び上記周知・慣用の技術から想定することができない格別のものと認めることはできない。
　
　以上のとおりであるから、本願発明は引用発明１及び上記周知・慣用の技術に基づいて当業者が容易に発明をすることができたものである。
　
４　むすび
　
　したがって、本願発明は、引用発明１及び上記周知・慣用の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　以上のとおりであるから、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　
　よって、結論のとおり審決する。