【事件の表示】
　特願２００２−１５８７８８「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成１６年　１月　８日出願公開，特開２００４−　　６４５５〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１４年５月３１日の出願であって，平成１８年１２月２５日付けの拒絶理由通知に対して，平成１９年３月１９日に手続補正書及び意見書が提出されたが，同年４月６日付けで拒絶査定がされ，これに対し，同年５月１７日に審判請求がされるとともに，同年６月１５日に手続補正書が提出されたものである。
　
　
第２　平成１９年６月１５日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正は，特許請求の範囲と発明の詳細な説明を補正するものであり，特許請求の範囲については，以下のとおりである。
　
〈補正事項ａ〉
　　・補正前の請求項１の「上記窒化珪素分子層は，誘電率が７以上でボロン拡散抑止能が高い」を，補正後の請求項１の「上記ゲート絶縁膜の厚さは，シリコン酸化膜厚さ換算で，２．０ｎｍ以下であり，　上記窒化珪素分子層は，誘電率が７．２であり，　上記ゲート絶縁膜のボロン突き抜け量を，該ゲート絶縁膜を含むＭＩＳダイオードのＣ−Ｖカーブにおけるフラットバンド電圧シフトから判定した場合に，該フラットバンド電圧シフトが殆ど零であり，上記窒化珪素分子層は，ボロンの突き抜けが生じない」と補正する。
〈補正事項ｂ〉
　　・補正前の請求項２の「上記窒化珪素分子層は，誘電率が７以上でボロン拡散抑止能が高い」を，補正後の請求項２の「該窒化珪素分子層の厚さは，シリコン酸化膜厚さ換算で，２．０ｎｍ以下であり，　上記窒化珪素分子層は，誘電率が７．２であり，　上記ゲート絶縁膜のボロン突き抜け量を，該ゲート絶縁膜を含むＭＩＳダイオードのＣ−Ｖカーブにおけるフラットバンド電圧シフトから判定した場合に，該フラットバンド電圧シフトが殆ど零であり，上記窒化珪素分子層は，ボロンの突き抜けが生じない」と補正する。
〈補正事項ｃ〉
　　・補正前の請求項３，７を削除する。
〈補正事項ｄ〉
　　・補正前の請求項４を補正後の請求項３に繰り上げ，補正前の請求項４の「該絶縁膜上に形成された窒化珪素分子層とからなり，　上記窒化珪素分子層を原子層堆積法により形成する工程」を，補正後の請求項３の「該絶縁膜上に形成された窒化珪素分子層とからなり，上記ゲート絶縁膜の厚さは，シリコン酸化膜厚さ換算で，２．０ｎｍ以下であり，　上記窒化珪素分子層を原子層堆積法により形成する工程」と補正し，補正前の請求項４の「上記アニール工程が上記原子層堆積法の堆積温度より１００℃以上高くしない温度で行われ，誘電率が７以上でボロン拡散抑止能が高い窒化珪素分子層を得る」を，補正後の請求項３の「上記アニール工程が上記原子層堆積法の堆積温度より１００℃以上高くしない３５０〜６５０℃の温度，アンモニアガスの圧力が１０ｋＰａ〜１００ｋＰａで行われ，誘電率が７．２の窒化珪素分子層を得，　上記ゲート絶縁膜のボロン突き抜け量を，該ゲート絶縁膜を含むＭＩＳダイオードのＣ−Ｖカーブにおけるフラットバンド電圧シフトから判定した場合に，該フラットバンド電圧シフトが殆ど零であり，上記窒化珪素分子層は，ボロンの突き抜けが生じていない」と補正する。
〈補正事項ｅ〉
　　・補正前の請求項５を補正後の請求項４に繰り上げ，補正前の請求項５の「上記ゲート絶縁膜は窒化珪素分子層からなり，該窒化珪素分子層を上記シリコン基板上に原子層堆積法により形成する工程」を，補正後の請求項４の「上記ゲート絶縁膜は窒化珪素分子層からなり，該窒化珪素分子層の厚さは，シリコン酸化膜厚さ換算で，２．０ｎｍ以下であり，　上記窒化珪素分子層を上記シリコン基板上に原子層堆積法により形成する工程」と補正し，補正前の請求項５の「上記アニール工程が上記原子層堆積法の堆積温度より１００℃以上高くしない温度で行われ，誘電率が７以上でボロン拡散抑止能が高い窒化珪素分子層を得る」を，補正後の請求項４の「上記アニール工程が上記原子層堆積法の堆積温度より１００℃以上高くしない３５０〜６５０℃の温度，アンモニアガスの圧力が１０ｋＰａ〜１００ｋＰａで行われ，誘電率が７．２の窒化珪素分子層を得，　上記ゲート絶縁膜のボロン突き抜け量を，該ゲート絶縁膜を含むＭＩＳダイオードのＣ−Ｖカーブにおけるフラットバンド電圧シフトから判定した場合に，該フラットバンド電圧シフトが殆ど零であり，上記窒化珪素分子層はボロン突き抜けが生じていない」と補正する。
〈補正事項ｆ〉
　　・補正前の請求項６を補正後の請求項５に繰り上げ，補正前の請求項６の「請求項４又は５に記載の」を，補正後の請求項５の「請求項３又は４に記載の」と補正する。
　
２　補正目的の適否
（１）補正事項ａについて
　補正事項ａは，補正前の請求項１の「上記窒化珪素分子層は，誘電率が７以上でボロン拡散抑止能が高い」を，補正後の請求項１の「上記ゲート絶縁膜の厚さは，シリコン酸化膜厚さ換算で，２．０ｎｍ以下であり，　上記窒化珪素分子層は，誘電率が７．２であり，　上記ゲート絶縁膜のボロン突き抜け量を，該ゲート絶縁膜を含むＭＩＳダイオードのＣ−Ｖカーブにおけるフラットバンド電圧シフトから判定した場合に，該フラットバンド電圧シフトが殆ど零であり，上記窒化珪素分子層は，ボロンの突き抜けが生じない」と限定的に減縮したものであるから，補正事項ａは，特許請求の範囲の減縮を目的とするものである。
（２）補正事項ｂについて
　補正事項ｂは，補正前の請求項２の「上記窒化珪素分子層は，誘電率が７以上でボロン拡散抑止能が高い」を，補正後の請求項２の「該窒化珪素分子層の厚さは，シリコン酸化膜厚さ換算で，２．０ｎｍ以下であり，　上記窒化珪素分子層は，誘電率が７．２であり，　上記ゲート絶縁膜のボロン突き抜け量を，該ゲート絶縁膜を含むＭＩＳダイオードのＣ−Ｖカーブにおけるフラットバンド電圧シフトから判定した場合に，該フラットバンド電圧シフトが殆ど零であり，上記窒化珪素分子層は，ボロンの突き抜けが生じない」と限定的に減縮したものであるから，補正事項ｂは，特許請求の範囲の減縮を目的とするものである。
（３）補正事項ｃについて
　補正事項ｃは，請求項の削除を目的とするものである。
（４）補正事項ｄについて
　補正事項ｄは，補正前の請求項４の「該絶縁膜上に形成された窒化珪素分子層とからなり，　上記窒化珪素分子層を原子層堆積法により形成する工程」を，補正後の請求項３の「該絶縁膜上に形成された窒化珪素分子層とからなり，上記ゲート絶縁膜の厚さは，シリコン酸化膜厚さ換算で，２．０ｎｍ以下であり，　上記窒化珪素分子層を原子層堆積法により形成する工程」と限定的に減縮し，また，補正前の請求項４の「上記アニール工程が上記原子層堆積法の堆積温度より１００℃以上高くしない温度で行われ，誘電率が７以上でボロン拡散抑止能が高い窒化珪素分子層を得る」を，補正後の請求項３の「上記アニール工程が上記原子層堆積法の堆積温度より１００℃以上高くしない３５０〜６５０℃の温度，アンモニアガスの圧力が１０ｋＰａ〜１００ｋＰａで行われ，誘電率が７．２の窒化珪素分子層を得，　上記ゲート絶縁膜のボロン突き抜け量を，該ゲート絶縁膜を含むＭＩＳダイオードのＣ−Ｖカーブにおけるフラットバンド電圧シフトから判定した場合に，該フラットバンド電圧シフトが殆ど零であり，上記窒化珪素分子層は，ボロンの突き抜けが生じていない」と限定的に減縮したものであるから，補正事項ｄは，特許請求の範囲の減縮を目的とするものである。
（５）補正事項ｅについて
　補正事項ｅは，補正前の請求項５の「上記ゲート絶縁膜は窒化珪素分子層からなり，該窒化珪素分子層を上記シリコン基板上に原子層堆積法により形成する工程」を，補正後の請求項４の「上記ゲート絶縁膜は窒化珪素分子層からなり，該窒化珪素分子層の厚さは，シリコン酸化膜厚さ換算で，２．０ｎｍ以下であり，　上記窒化珪素分子層を上記シリコン基板上に原子層堆積法により形成する工程」と限定的に減縮し，また，補正前の請求項５の「上記アニール工程が上記原子層堆積法の堆積温度より１００℃以上高くしない温度で行われ，誘電率が７以上でボロン拡散抑止能が高い窒化珪素分子層を得る」を，補正後の請求項４の「上記アニール工程が上記原子層堆積法の堆積温度より１００℃以上高くしない３５０〜６５０℃の温度，アンモニアガスの圧力が１０ｋＰａ〜１００ｋＰａで行われ，誘電率が７．２の窒化珪素分子層を得，　上記ゲート絶縁膜のボロン突き抜け量を，該ゲート絶縁膜を含むＭＩＳダイオードのＣ−Ｖカーブにおけるフラットバンド電圧シフトから判定した場合に，該フラットバンド電圧シフトが殆ど零であり，上記窒化珪素分子層はボロン突き抜けが生じていない」と限定的に減縮したものであるから，補正事項ｅは，特許請求の範囲の減縮を目的とするものである。
（６）補正事項ｆについて
補正事項ｆは，補正事項ｃによる請求項の削除に伴って，請求項を繰り上げ，引用する請求項を変更したものであるから，補正事項ｆは，明りょうでない記載の釈明を目的とするものである。
　
　したがって，特許請求の範囲についての本件補正は，平成１４年法律２４号改正附則２条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項に規定する要件を満たす。
　
　そこで，以下，本件補正後の特許請求の範囲に記載された発明が，特許出願の際独立して特許を受けることができるものか（平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項に規定する独立特許要件を満たすか）どうかを，請求項２に係る発明について検討する。
　
３　独立特許要件を満たすかどうかの検討
（１）本願補正発明
　本件補正後の請求項２に係る発明（以下「本願補正発明」という。）は，次のとおりである。
　
【請求項２】
「シリコン基板に形成されたソース領域とドレイン領域と，シリコン基板上に形成されたソース電極とドレイン電極とゲート絶縁膜とゲート電極と，を備えた半導体装置であって，
　上記ゲート絶縁膜が窒化珪素分子層でなり，該窒化珪素分子層の厚さは，シリコン酸化膜厚さ換算で，２．０ｎｍ以下であり，
　上記窒化珪素分子層は，誘電率が７．２であり，
　上記ゲート絶縁膜のボロン突き抜け量を，該ゲート絶縁膜を含むＭＩＳダイオードのＣ−Ｖカーブにおけるフラットバンド電圧シフトから判定した場合に，該フラットバンド電圧シフトが殆ど零であり，上記窒化珪素分子層は，ボロンの突き抜けが生じないことを特徴とする，半導体装置。」
　
（２）引用例の表示
　　引用例１：Anri Nakajima et al.，Low-temperature formation of silicon nitride gate dielectrics by atomic-layer deposition，Applied Physics Letters，２００１年　７月３０日，VOLUME 79, NUMBER 5，pp.665-667
　　引用例２：Anri Nakajima et al.，Atomic-layer-deposited silicon-nitride/SiO2 stacked gate dielectrics for highly reliable p-metal-oxide-semiconductor field-effect transistors，Applied Physics Letters，２０００年１０月３０日，VOLUME 77, NUMBER 18，pp.2855-2857
　　引用例３：特開平０１−１６９９３２号公報
　　引用例４：特開２０００−１１４２５７号公報
　
（３）各引用例の記載及び引用発明
（３−１）引用例１の記載
　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された刊行物である，Anri Nakajima et al.，Low-temperature formation of silicon nitride gate dielectrics by atomic-layer deposition，Applied Physics Letters，２００１年　７月３０日，VOLUME 79, NUMBER 5，pp.665-667（以下「引用例１」という。）には，「原子層堆積による窒化珪素ゲート誘電体の低温形成」に関して，図２とともに，次の記載がある。（下線は当審において付加。）
　
　　ア
・「薄い（等価酸化物厚さTeqが2.4nm）窒化珪素層が，原子層堆積（ALD）技術によって低温（550℃未満）でSi基板上に堆積された。ALD窒化珪素／Si基板界面の界面状態密度は，ゲートSiO2層のそれとほとんど同じだった。ヒステリシスは，ゲート静電容量−ゲート電圧特性で観察されなかった。ゲートリーク電流は，同じTeqのSiO2層を通してのゲートリーク電流と，同程度のレベルだった。 リーク電流の伝導メカニズムを調査したところ，直接トンネリングであるとわかった。 ALD技術によって，近い将来のゲート誘電体のための，原子スケールで制御できる，とても薄く非常に均一な窒化珪素層を作ることが可能となる。」（６６５頁上段７〜１４行（アブストラクト欄）の訳文）
　
　　イ
・「半導体デバイスの寸法は縮小されているが，900℃を越える従来の処理温度，例えば酸窒化物ゲート絶縁体の形成処理における典型的な高熱履歴は，要求されるデバイスの構造と相容れない。これに加えて，
ｐチャネル金属酸化物半導体電界効果トランジスタにおける薄いゲート酸化物を通してのボロンの突き抜けの抑制とゲートリーク電流の低減は，ディープサブミクロンの相補型金属酸化物半導体（CMOS）技術のための重要な問題である。窒化珪素は，ボロンの突き抜けの抑制の効果を持つことが知られている
リーク電流の低減に有効な方法は，電気的に等価なSiO
2
換算膜厚 (Teq)が同じとき物理的により厚い薄膜を提供する，高誘電率を持つゲート絶縁膜を使用することである
　今に至るまで，窒化珪素の低温成長についてほんの少しの方法が提案されただけだった。したがって，このように薄い窒化珪素層のゲートリーク電流の伝導メカニズムについての論文は，いくつかあるだけだった。
最近，我々は窒化珪素の自己制限する原子層堆積法（ALD）を使用することにより低温技術を開発した
我々はALD技術を使用してSiO
2
（2.0nm）の上にとても薄い窒化珪素（Teq= 0.2nm）を有する積層ゲート誘電体を製作し，そして，ボロン突き抜けの抑制を示した
本研究において，我々は，ALD技術を窒化珪素の薄いゲート絶縁膜の製作に適用し，そして，リーク電流の伝導メカニズムと将来のULSIへの適用性を検討した
　
　　ウ
・「
MOSコンデンサは，ｎ型Si（001）ウエハ（〜15 Ωcm）を使って製造された。ウエハは，NH
4
OH:H
2
O
2
:H
2
O = 0.15:3:7 の溶液で８０℃１０分間洗浄され，自然酸化を抑制するために0.5%HF溶液の中で水素により終端した。窒化珪素ゲート絶縁膜は，交互にSiCl
4
とNH
3
ガスを供給することによって堆積された
ALD窒化珪素の堆積の後に，厚さ200nmの多結晶Siゲートが堆積され，BF
２
＋
が，20keV，5×10
15
cm
-2
のドーズ量で注入された
ALD窒化珪素サンプルの換算膜厚（Teq）は，窒化珪素サンプルとTox = 2.1 nmのSiO
2
サンプルの間の蓄積静電容量の比率から2.4nmであると決定される。TEM測定から得られた物理的な厚みから，ALD窒化珪素の相対的な誘電率は，〜5.7であると得られた
　
（３−２）引用発明
　上記ア〜ウによれば，引用例１には，次の発明（以下「引用発明」という。）が記載されている。
　
「Siウエハに製造されたMOSコンデンサであって，
原子層堆積法（ALD）を使用したSiO2換算膜厚（Teq）が2.4nmの窒化珪素ゲート絶縁膜を有し，
前記窒化珪素ゲート絶縁膜の上に多結晶Siゲートを有し，
前記窒化珪素ゲート絶縁膜の相対的な誘電率は，〜5.7であることを特徴とするMOSコンデンサ。」
　
（３−３）引用例２の記載
　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された刊行物である，Anri Nakajima et al.，Atomic-layer-deposited silicon-nitride/SiO2 stacked gate dielectrics for highly reliable p-metal-oxide-semiconductor field-effect transistors，Applied Physics Letters，２０００年１０月３０日，VOLUME 77, NUMBER 18，pp.2855-2857（以下「引用例２」という。）には，「高信頼性p型金属酸化物半導体電界効果トランジスタのための原子層堆積法による窒化珪素／SiO2積層ゲート誘電体」に関して，図３とともに，次の記載がある。
　
　　ア
・「とても薄い（〜0.4 nm）窒化珪素層が，原子層堆積法（ALD）技術によって，熱的に成長したSiO2の上に堆積された。積層ゲート誘電体を通してのボロンの突き抜けは劇的に抑制され，そして，静電容量−電圧，ゲート電流−ゲート電圧，及び時間に依存する誘電ブレイクダウンの各特性によって確かめられたように，信頼性は大幅に向上した。ALD技術によって，原子スケールの制御とともに，とても薄く，非常に均一な窒化珪素層の製造が可能となる。」（２８５５頁上段８〜１３行（アブストラクト欄）の訳文）
　
　　イ
・「ディープサブミクロンの相補型金属酸化物半導体（CMOS）技術のための重要な問題のうちの1つは，p型金属酸化物半導体電界効果トランジスタ（MOSFET）における薄いゲート酸化物を通してのボロン突き抜けの抑制である。酸窒化物は，ディープサブミクロンのp型MOSFETのゲート絶縁膜の有望な候補であると考えられる。しかし，酸窒化プロセスにおいて典型的な高熱履歴は，SiO2／Si界面に窒素を取り入れる結果となり，デバイス性能の悪化，例えばチャネル移動度の減少，をもたらす。また，酸窒化物は，信頼性の悪化を引き起こす絶縁層へのボロン突き抜けを除去することができない。それゆえ，多結晶Si／絶縁膜界面にのみ窒化層を導入することが望ましい。このような正確な窒素原子のプロファイルの制御については，今に至るまで，ほんの少しの方法が提案されただけだった。最近，我々は，窒化珪素の自己制限する原子層堆積法（ALD）を使用することによる，窒素原子のプロファイル工学のための技術を開発した。この研究において，我々は，ゲートSiO2の上に非常に薄いALD窒化珪素層を持つ金属酸化物半導体（MOS）ダイオードを製作したところ，信頼性の増大が示された。」（２８５５頁本文左欄１〜２２行の訳文） 
 
　　ウ
・「MOSコンデンサは，ｎ型Si（001）ウエハ（10Ωcm）を使って製作された。 2.0-3.0nmの厚さのゲート酸化物の成長の後に，窒化珪素層が，交互にSiCl4とNH3ガスを供給することによって堆積された。375℃でSiCl4にさらすことに続いて550℃でNH3にさらすことが，5回周期的に繰り返され，エリプソメトリとMOSダイオードの蓄積静電容量により推定される物理的な厚み〜0.4 nm (〜2 ML)の窒化珪素が得られた。堆積の間のSiCl4とNH3のガス圧力は，それぞれ，170と300Torrであった。基板温度は，ガス供給シーケンスと同期するコンピュータで変えられた。ALD窒化珪素堆積の後に，200nmの厚さの多結晶Siゲートが，ドーズ量5×1015cm-2の20keVのBF２＋のイオン注入によって作成された。その後，活性化アニールが，N2雰囲気で，1000℃10〜40秒実行された。」（２８５５頁本文左欄２３〜３８行の訳文）
　
　　エ
・「図3は，p+多結晶Siゲートコンデンサの静電容量−ゲート電圧（C-V）特性を示す。測定は，［図3(b)の中の閉じたダイヤモンド形の記号部分を除いて］1kHzで行われた。SiO2の厚さは，ALDではないサンプルでは2.0nmである。ALDサンプルのSiO2換算膜厚（Teff）は，2.2nmである。図3(a)で見られるように，1000℃10秒アニールされたALDではないサンプルのC-Vカーブは，SiO2の上にALD窒化珪素を持つコンデンサに対して，約0.05 V の正電圧側への少しのシフトを示す。基板とゲート電極のドーピングレベルから計算されたC-Vカーブと比較すると，1000℃で10秒アニールされたALDサンプルのC-Vカーブには小さな偏差がある。これは，多分界面のトラップによるものだろう。ALDではないサンプルの正方向のシフトは，基板へのボロン突き抜けのせいである。
図3(b)を見ると，1000 ℃でより長い時間(40 秒)アニールされたALDではないサンプルでは，同じアニール条件(1000℃40秒)のALDサンプル(0.25Vのフラットバンド電圧シフト) と比較して，かなり大きいフラットバンド電圧シフト（0.70V）が観察されるが，これはALDサンプルにおけるボロンの拡散の抑制を明示している
　
（３−４）引用例３の記載
　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された刊行物である，特開平０１−１６９９３２号公報（以下「引用例３」という。）には，「半導体装置の製造方法」（発明の名称）に関して，第１図とともに，次の記載がある。
　
　　ア　発明の背景等
・「産業上の利用分野
　本発明はＭＩＳＦＥＴのゲート絶縁膜もしくは，ＤＲＡＭの容量絶縁膜として窒化膜を用いる半導体装置の製造方法に関するものである。
　従来の技術
　従来，ゲート絶縁膜やＤＲＡＭ容量絶縁膜には，熱酸化膜や，熱窒化膜，酸化膜とＣＶＤ窒化膜の積層膜が用いられている。しかし，酸化膜は薄膜化した場合や低抵抗材料のゲートを用いる場合，絶縁耐圧が劣化する。また，熱窒化膜は実用的膜厚を得るのに高温長時間の熱処理，もしくはプラズマ中での処理が必要であり，これらは，未だ実用レベルに至っていない。更に，熱酸化膜とＣＶＤ窒化膜の積層膜は誘電率の小さい熱酸化膜を用いるため，高容量化，高Ｇｍ化にとって不利である。
　発明が解決しようとする問題点
　以上のように，従来の絶縁膜は高Ｇｍ化，高容量化，高耐圧化の点で充分とはいえない。また，Ｓｉ基板に直接ＳｉＮをデポした場合，Ｓｉ−絶縁膜界面に多量の界面準位が発生し，デバイスとしての使用に適さなかった。
　そこで本発明は，ＭＯＳＦＥＴのゲート絶縁膜もしくはＤＲＡＭ用容量絶縁膜にＳｉ窒化膜を用いる場合の，従来方法における問題点，即ち，熱窒化での膜厚限界，ＬＰＣＶＤＳｉＮでの界面準位の問題を解決するものである。」（１頁左下欄１０行〜同頁右下欄１５行）
　
　　イ　実施例
・「以下第１図の製造工程断面図を用いて，具体的に説明する。Ｓｉ基板１を熱窒化して０．５〜５ｎｍの熱窒化膜２を成長させる（第１図ａ）。この熱窒化膜２とＳｉ基板１との界面は界面準位の少ない良好なものがえられる。
　次に，熱窒化膜２の上に，ＬＰＣＶＤでＬＰＣＶＤ膜３を堆積する（第１図ｂ）。
　
このＬＰＣＶＤ窒化膜３は，Ｓｉ
３
Ｎ
４
のストイキオメトリーからずれて，Ｓｉリッチになるのが一般的で，これが絶縁膜中に電子トラップを作る。そこでこのＬＰＣＶＤ窒化膜３をアンモニア雰囲気４で熱処理して改質すると，窒素が入って膜中トラップの少ないＬＰＣＶＤ再窒化膜５が得られる
　
　　ウ　発明の効果
・「本発明によれば，きわめて簡易な処理により，充分な膜厚を持つ，Ｓｉとの界面の界面準位の少ない，窒化膜が得られ，半導体装置に用いられる絶縁膜の形成法として，実用的にきわめて有用である。」（２頁右上欄９〜１３行）
　
（３−５）引用例４の記載
　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された刊行物である，特開２０００−１１４２５７号公報（以下「引用例４」という。）には，「半導体装置の製造方法」（発明の名称）に関して，図６とともに，次の記載がある。
　
　　ア　第三の実施形態
・「【００４９】図６（ａ）〜（ｅ）は，本発明の第三の実施形態に係わる工程断面図である。まず図６（ａ）に示すように，（１００）面を主面とするｎ型シリコン基板１３の表面に熱酸化により，８００ｎｍのフィールド酸化膜１４を形成する。次に，シリコン基板１３の表面の有機物１５及び金属汚染１６を除去するため，この基板を硫酸過水処理（H 2 SO4 /H2 O 2 ）→塩酸過水処理（HCl/H 2 O 2 /H2 O）→希弗酸処理（HF/H2 O ）の順に前処理を行う（図６（ｂ））。これらの溶液処理後，この水素１７で終端されたシリコン基板１３をＣＶＤ装置内に搬入する。
次にマイクロ波キャビティにより窒素ガスを放電することで活性な窒素原子を生成し，シリコン基板１３の表面に供給する
基板温度：室温
ガス：Ｎ2   １７０ｓｃｃｍ（放電２．４５ＧＨｚ  ２０Ｗ）
全圧：１Ｔｏｒｒ
処理時間：３０分
というものである。
これによりシリコン基板１３の表面に一原子層分のシリコン窒化膜２７が形成される（図６（ｃ））
【００５０】
次に，通電加熱したＳｉ熱板表面にＳｉＦ
4
 ガスを供給することでＳｉＦ
2
 ガスを生成し，これをシリコン窒化膜２７表面に化学吸着させる
基板温度：６００℃
ガス    ：ＳｉＦ4   ２０ｓｃｃｍ（Ｓｉ熱板  １１５０℃）
全圧：０．３Ｔｏｒｒ
処理時間：３０分
これにより，一原子層分のＳｉＦ
2
 分子２８を均一に化学吸着させる（図６（ｄ））
【００５１】
次に，ＳｉＦ
2
 分子２８が吸着した基板表面に活性な窒素原子を供給することで吸着したＳｉＦ
2
 分子２８の窒化を行い，第一層目のシリコン窒化膜２７上に第二層目のシリコン窒化膜２９を一原子層分形成する
【００５２】
以上の活性な窒素原子とＳｉＦ
2
 の間欠照射を複数回繰り返すことで膜厚約６ｎｍのシリコン窒化膜の形成が可能となる
【００５３】またこれ以外の方法で多結晶シリコンを付けてもよい。例えばクラスター装置を用いる事で，シリコン窒化膜形成後別のチャンバーでＳｉＨ4 ガスを用いてｐｏｌｙ−Ｓｉ層堆積工程を行う等，複数の処理工程を行うことも可能であ利， 同様の効果を得る事ができる。
【００５４】また窒化時の基板温度は室温〜８００℃が好ましく，ＳｉＦ2 分子の化学吸着の時の基板温度は４５０〜８００℃の範囲が好ましいが，逆に−５０〜−８０℃まで基板を冷却することで物理吸着を促進させることができ，同様の効果が得られた。窒化時の圧力は１ｍＴｏｒｒ〜１０Ｔｏｒｒが好ましく，Ｎ2 放電が維持できればよい。
【００５５】また，
これらの絶縁膜後に８００℃以上の加熱を行ってもよく，これにより膜密度を更に高くすることも可能である
　
（４）対比
（４−１）次に，本願補正発明と引用発明とを対比する。
　　ア　引用発明の「Siウエハ」，「MOSコンデンサ」，「窒化珪素ゲート絶縁膜」，「多結晶Siゲート」は，それぞれ，本願補正発明の「シリコン基板」，「半導体装置」，「ゲート絶縁膜」，「ゲート電極」に対応するから，引用発明の「Siウエハに製造されたMOSコンデンサ」は，「窒化珪素ゲート絶縁膜を有」すること及び「多結晶Siゲートを有」することを参酌すれば，本願補正発明の「シリコン基板上に形成された」「ゲート絶縁膜とゲート電極と，を備えた半導体装置」に相当する。
　　イ　引用発明の「原子層堆積法（ALD）を使用したSiO2換算膜厚（Teq）が2.4nmの窒化珪素ゲート絶縁膜」において，引用発明の「原子層堆積法（ALD）を使用した」「窒化珪素ゲート絶縁膜」は，本願補正発明の「窒化珪素分子層」に対応するから，引用発明の「原子層堆積法（ALD）を使用した」「窒化珪素ゲート絶縁膜」であることは，本願補正発明の「上記ゲート絶縁膜が窒化珪素分子層でな」ることに相当する。
　
（４−２）そうすると，本願補正発明と引用発明の一致点と相違点は，次のとおりとなる。
　
《一致点》
　シリコン基板上に形成されたゲート絶縁膜とゲート電極と，を備えた半導体装置であって，
　上記ゲート絶縁膜が窒化珪素分子層でなることを特徴とする，半導体装置。
　
《相違点》
《相違点１》
　本願補正発明は，「シリコン基板に形成されたソース領域とドレイン領域と，シリコン基板上に形成されたソース電極とドレイン電極とゲート絶縁膜とゲート電極と，を備えた半導体装置」であるのに対して，引用発明は，「Siウエハに製造されたMOSコンデンサ」である点。
　
《相違点２》
　本願補正発明は，「窒化珪素分子層の厚さは，シリコン酸化膜厚さ換算で，２．０ｎｍ以下であ」るのに対して，引用発明は，「SiO2換算膜厚（Teq）が2.4nmの窒化珪素ゲート絶縁膜」である点。
　
《相違点３》
　本願補正発明は，「上記窒化珪素分子層は，誘電率が７．２であ」るのに対して，引用発明は，本願補正発明の「上記窒化珪素分子層」の「誘電率」に対応する「前記窒化珪素ゲート絶縁膜の相対的な誘電率」が，「〜5.7である」点。
　
《相違点４》
　本願補正発明は，「上記ゲート絶縁膜のボロン突き抜け量を，該ゲート絶縁膜を含むＭＩＳダイオードのＣ−Ｖカーブにおけるフラットバンド電圧シフトから判定した場合に，該フラットバンド電圧シフトが殆ど零であり，上記窒化珪素分子層は，ボロンの突き抜けが生じない」のに対して，引用発明は，このような構成を明示しない点。
　
（５）相違点についての判断
（５−１）相違点１について
　　ア　引用例１には，「MOSコンデンサ」だけではなく，「ｐチャネル金属酸化物半導体電界効果トランジスタ」（６６５頁本文左欄７〜８行）も記載されている。
　　イ　また，引用発明は，「窒化珪素ゲート絶縁膜」，「多結晶Siゲート」という用語が使用されていることからも理解できるように，実際には，金属酸化物半導体電界効果トランジスタの構造のうちの一部の構造であり，引用発明に係る「MOSコンデンサ」は，金属酸化物半導体電界効果トランジスタのうち，ソース領域とドレイン領域，並びにソース電極とドレイン電極を省いたものとして形成されたものといえる。
　　ウ　したがって，引用発明の「MOSコンデンサ」に代えて，引用例１に記載の「ｐチャネル金属酸化物半導体電界効果トランジスタ」を採用して，本願補正発明の「シリコン基板に形成されたソース領域とドレイン領域と，シリコン基板上に形成されたソース電極とドレイン電極とゲート絶縁膜とゲート電極と，を備えた半導体装置」とすることは，当業者が適宜なし得たことである。
　
（５−２）相違点２について
　　ア　引用発明の「原子層堆積法（ALD）を使用した」「窒化珪素ゲート絶縁膜」において，原子層堆積法（ALD）が原子層単位で膜厚を制御できるものであることは技術常識であるから，引用発明の「原子層堆積法（ALD）」を使用すれば，引用発明の「SiO2換算膜厚（Teq）が2.4nmの窒化珪素ゲート絶縁膜」だけではなく，より薄い窒化珪素ゲート絶縁膜も作成できることは明らかである。また，半導体装置の微細化に伴い，より薄いゲート絶縁膜が望まれることは周知の技術的課題である。
　　イ　したがって，引用発明の「原子層堆積法（ALD）を使用したSiO2換算膜厚（Teq）が2.4nmの窒化珪素ゲート絶縁膜」について，「SiO2換算膜厚（Teq）」を２．０ｎｍ以下として，本願補正発明の「窒化珪素分子層の厚さは，シリコン酸化膜厚さ換算で，２．０ｎｍ以下」に対応する厚さとすることは，当業者が必要に応じて適宜設定できたことである。
　
（５−３）相違点３について
　　ア　窒化珪素分子層の誘電率を７．２とする目的及び手段に関して，本願明細書には以下の記載がある。
・「　　　【０００９】
　本発明の半導体装置の製造方法は、シリコン基板に形成されるソース領域とドレイン領域と、シリコン基板上に形成されるゲート絶縁膜とゲート電極とソース電極とドレイン電極と、を備えた半導体装置の製造方法であって、シリコン基板上に形成されたシリコン酸化膜、シリコン窒化膜又はシリコン酸窒化膜の何れか１つの絶縁膜上に、ＡＬＤ法により窒化珪素分子層を形成する工程と、この工程の次にこの窒化珪素分子層をアンモニアガス雰囲気中でアニールする工程とからなるゲート絶縁膜形成工程を含むことを特徴とする。
　また、シリコン基板上にＡＬＤ法により窒化珪素分子層を形成する工程と、この工程の次に窒化珪素分子層をアンモニアガス雰囲気中でアニールする工程とからなるゲート絶縁膜形成工程を含むことを特徴とする。
　前記アニール工程は、ＡＬＤ法に使用する装置内で窒化珪素分子層を形成する工程に連続して行われることを特徴とする。また、このアニール工程は、アニール温度が３５０〜６５０℃であり、アンモニアガスの圧力が１０ｋＰａ〜１００ｋＰａであることを特徴とする。
　この構成によれば、ＡＬＤ法による窒化珪素分子層の膜質改善を良好に行うことができるので、誘電率が大きく、かつ、ボロン拡散抑止能の高い窒化珪素分子層を形成できる。
　従って、窒化珪素分子層と熱酸化膜を積層した窒化珪素分子層ゲート絶縁膜スタック、または、窒化珪素分子層ゲート絶縁膜の耐圧や寿命などの特性を大幅に改善することができる。また、消費電力が小さく、かつ、高速な動作速度を有する半導体装置を製造することができる。」
・「　　　【００２６】
　本発明の半導体装置の製造方法は、シリコン基板上に、ＳｉＣｌ4 ガスおよびＮＨ3 ガスを用いてＡＬＤ法により窒化珪素分子層７を堆積する工程と、ＡＬＤ装置内で直ちに窒化珪素分子層７を、ＮＨ3 ガス雰囲気中で低温アニーリングする工程とにより、欠陥密度の減少や化学量論的組成形成等の膜質の改善を行う。
これにより、化学量論的組成が形成されるので誘電率が大きく、リーク電流が小さくなる。また、欠陥が減少するので、ボロン拡散抑止能力が高くなる。また、低温でアニールできるので、不純物再分布が抑制される。」
・「　　　【００３３】
　本発明の半導体装置の製造方法は、シリコン基板上に、ＳｉＣｌ4 ガスおよびＮＨ3 ガスを用いてＡＬＤ法を用いて窒化珪素分子層７を堆積する工程と、ＡＬＤ装置内で直ちに、窒化珪素分子層７をＮＨ3 ガス雰囲気中で低温アニーリングする工程とにより、欠陥密度の減少や化学量論的組成形成等の膜質の改善を行うことを特徴としている。
　これにより、化学量論的組成が形成されるので、誘電率が大きく、リーク電流が小さくなる。また、欠陥が減少するので、ボロン拡散抑止能力が高くなる。また、低温のアニールであるので、不純物再分布が抑制される。」
・「　　　【００３８】
　上述のＡＬＤ装置３０による窒化膜分子層７の堆積方法を説明する。
　ＡＬＤ法は、ＳｉＣｌ4 ガス注入閉じ込め過程とＮＨ3 ガス注入閉じ込め過程の繰り返しにより構成されるが、ＳｉＣｌ4 ガス注入閉じ込め過程は、基板の温度を３７５℃に設定して１〜２０分間実施し、次に、ＳｉＣｌ4 ガスは排気される。ＮＨ3 ガス注入閉じ込め過程は、基板温度を５５０℃に設定して１〜１０分間実施し、次に、ＮＨ3 ガスは排気される。これを１サイクルとして、この過程が所定膜厚を得るまで３〜２０サイクル繰り返される。
　基板の温度は３５０〜６５０℃の範囲内であり、ガス圧力は１０〜１００ｋＰａである。ＳｉＣｌ4 ガスの注入閉じ込め過程を行う際の基板温度と、ＮＨ3 ガス注入閉じ込め過程を行う際の基板温度は、必ずしも同じである必要はない。
　　　【００３９】
　ちなみに、窒化珪素分子層７の堆積の確認は、Ｘ線光電子分光法（ＸＰＳ）により窒素の１ｓ軌道、すなわち、Ｎ１ｓ軌道の光電子スペクトルを測定し窒化珪素分子層の堆積を確認した。このときの、窒化珪素分子層７の厚みは、サイクル数に比例する。シリコン基板上と、ＳｉＯ2 上に窒化膜分子層７を堆積した場合の堆積速度はそれぞれ、２０サイクルでは、物理的膜厚が３．５ｎｍと２．０ｎｍ程度になる。また、堆積速度は、おおよそ０．１〜０．２ｎｍ／サイクルである。
　　　【００４０】
　次に、窒化珪素分子層７の形成後に行うアニール方法を説明する。
　このアニールは、ＡＬＤ装置３０、または、アニール炉などにより行うことができる。本例では、ＡＬＤ装置３０を用いて、窒化珪素分子層７を成長させた直後に、基板を取り出さずにそのまま電気炉３１を加熱し、ＮＨ3 ガス雰囲気中に５５０℃で３０分間晒すことにより実施した。
　このときのアニール温度の範囲は、３５０〜６５０℃で、また、ＮＨ3 ガスの圧力は、１０ｋＰａ〜１００ｋＰａが好ましい条件である。
　ここで、ＮＨ3 ガスによるアニールは、窒化珪素分子層７の欠陥密度の減少、及び、化学量論的組成形成等の膜質の改善を行うものであるが、低温プロセスを維持するため、アニーリング温度は、ＡＬＤによる窒化珪素分子層の堆積時の最高温度より１００℃以上高くしないことが好ましい。
　　　【００４１】
　
上記のアニールによれば、窒化珪素分子層７の誘電率は７．２となり、アニールを実施しない窒化珪素分子層の誘電率の５．７に比べて改善される
　これらの記載によれば，本願補正発明において，窒化珪素分子層の誘電率を７．２とするのは，誘電率を大きくしてリーク電流を小さくするためであり，そのような窒化珪素分子層を得るために，化学量論的組成が形成され，欠陥密度が減少するように，ＡＬＤ法により窒化珪素分子層を形成する工程と、この工程の次の，窒化珪素分子層をアンモニアガス雰囲気中でアニールする工程とを含む製造方法が採られていることが分かる。
　　イ　ところで，引用例４には，「次にマイクロ波キャビティにより窒素ガスを放電することで活性な窒素原子を生成し，シリコン基板１３の表面に供給する。・・・これによりシリコン基板１３の表面に一原子層分のシリコン窒化膜２７が形成される（図６（ｃ））。」（段落【００４９】）こと，「次に，通電加熱したＳｉ熱板表面にＳｉＦ4 ガスを供給することでＳｉＦ2 ガスを生成し，これをシリコン窒化膜２７表面に化学吸着させる。・・・これにより，一原子層分のＳｉＦ2 分子２８を均一に化学吸着させる（図６（ｄ））。」（段落【００５０】）こと，「次に，ＳｉＦ2 分子２８が吸着した基板表面に活性な窒素原子を供給することで吸着したＳｉＦ2 分子２８の窒化を行い，第一層目のシリコン窒化膜２７上に第二層目のシリコン窒化膜２９を一原子層分形成する。」（段落【００５１】）こと，「以上の活性な窒素原子とＳｉＦ2 の間欠照射を複数回繰り返すことで膜厚約６ｎｍのシリコン窒化膜の形成が可能となる。」（段落【００５２】）ことが記載されており，これらの記載は，引用発明の「原子層堆積法（ALD）」に対応する。
　　ウ　上記引用例４には，「これらの絶縁膜後に８００℃以上の加熱を行ってもよく，これにより膜密度を更に高くすることも可能である。」（段落【００５５】）ことが記載されており，引用発明の「原子層堆積法（ALD）」に対応するシリコン窒化膜でも，「膜密度を更に高くする」ための加熱処理が可能であることは明らかである。
　　エ　一方，シリコン窒化膜にアンモニア雰囲気で熱処理すると，ストイキオメトリー（化学量論的組成）になることは，さらに以下の引用例３及び周知例１にも示されているように，従来より周知の技術である。
　　（ア）　引用例３には，「このＬＰＣＶＤ窒化膜３は，Ｓｉ３Ｎ４のストイキオメトリーからずれて，Ｓｉリッチになるのが一般的で，これが絶縁膜中に電子トラップを作る。そこでこのＬＰＣＶＤ窒化膜３をアンモニア雰囲気４で熱処理して改質すると，窒素が入って膜中トラップの少ないＬＰＣＶＤ再窒化膜５が得られる。」（２頁左上欄１９行〜同頁右上欄５行）ことが記載されており，ＬＰＣＶＤ窒化膜の場合ではあるが，窒化膜がＳｉ３Ｎ４のストイキオメトリーからずれている際に，アンモニア雰囲気で熱処理して改質すると，窒素が入って膜中トラップの少ない窒化膜となり，ストイキオメトリー（化学量論的組成）に近づくといえる。
　　（イ）　周知例１：特開２００１−２８４５８２号公報　には，次の記載がある。
「【０００６】
【発明が解決しようとする課題】シリコン基板上に，シリコン窒化膜とシリコン酸窒化膜の積層膜形成し，これを用いて特性を評価した報告がされている(B. Y. Kim et al, Ultra Thin ( 3nm) High Quality Nitride/Oxide Stack Gate Dielectrics Fabricated by In-Situ Rapid Thermal Processing, IEDM Tech. Dig. P. 463 (1997))。
【０００７】この文献によると，シリコン基板上にベース酸窒化膜を８００℃，２０秒で形成した後，RTP（Rapid Thermal Processing）装置中へSiH4とNH3を導入して，
シリコン窒化膜を８００℃，1Torr, SiH
4
/NH
3
=1/40で堆積させる。引き続いて
NH
3
アニール950-1000℃，30秒，N
2
Oアニール850-900℃，30秒行う
これらのアニールのうち，NH
3
アニールで窒化膜の組成がstoichiometricになると記載されている
　　オ　そうすると，引用発明の，「原子層堆積法（ALD）を使用した」「窒化珪素ゲート絶縁膜」についても，上記周知の技術である加熱処理を適用して，より高密度で化学量論的組成に近く，欠陥密度が減少されたものとすることは，当業者が適宜になし得たことである。
　　カ　また，本願補正発明の「７．２」という値自体は，上記アによれば，「シリコン窒化膜」の「誘電率」として望まれる大きな値を例示したに過ぎず，比較対象も「アニールを実施しない窒化珪素分子層の誘電率の５．７」のみであるから，臨界的意義を有するものではない。そして，シリコン窒化膜の誘電率として，７．２という値自体は，例えば，以下の周知例２に示されているように，普通に用いられ得る値であるから，引用発明において，上記周知の技術を適用した結果として，誘電率が７．２の「窒化珪素ゲート絶縁膜」を得ることも，当業者が適宜設定できたことといえる。
　・周知例２：特開２００１−１７６８７０号公報　には，以下の記載がある。
「【００３１】一例として，Ｓｉ基板２２を既述した条件で直接窒化した後，Ｎ2の流量を２５ｓｃｃｍから５ｓｃｃｍに変更し，さらにＳｉ含有ガスとしてシランガスを２ｓｃｃｍの流量で導入して混合ガスとし，反応室の圧力を３ｍＴｏｒｒに保って再び電子ビームを反応室内に入射してプラズマを２０分間生成する。これにより，Ｓｉ基板２２上に
ＳｉＮ膜
比誘電率７．２
　　キ　したがって，引用発明において，「前記窒化珪素ゲート絶縁膜の相対的な誘電率」の値を７．２とすることは，当業者が容易になし得たことである。
　
（５−４）相違点４について
　　ア　引用例１には，「窒化珪素は，ボロンの突き抜けの抑制の効果を持つことが知られている」（６６５頁本文左欄１０〜１２行）こと，及び「ｐチャネル金属酸化物半導体電界効果トランジスタにおける薄いゲート酸化物を通してのボロンの突き抜けの抑制とゲートリーク電流の低減は，ディープサブミクロンの相補型金属酸化物半導体（CMOS）技術のための重要な問題である」（６６５頁本文左欄５〜１０行）ことが記載されているから，引用発明の「原子層堆積法（ALD）を使用した」「窒化珪素ゲート絶縁膜」においても，当然に，ボロンの突き抜けの抑制について考慮するはずである。
　　イ　ところで，例えば引用例２にも，「図3(b)を見ると，1000 ℃でより長い時間(40 秒)アニールされたALDではないサンプルでは，同じアニール条件(1000℃40秒)のALDサンプル(0.25Vのフラットバンド電圧シフト) と比較して，かなり大きいフラットバンド電圧シフト（0.70V）が観察されるが，これはALDサンプルにおけるボロンの拡散の抑制を明示している。」（２８５６頁右欄１〜７行の訳文）と記載されているように，ボロン突き抜け量を，ゲート絶縁膜を含むＭＩＳダイオードのＣ−Ｖカーブにおけるフラットバンド電圧シフトから判定することは，一般的な測定方法である。
　　ウ　また，引用例１には，「我々はALD技術を使用してSiO2（2.0nm）の上にとても薄い窒化珪素（Teq= 0.2nm）を有する積層ゲート誘電体を製作し，そして，ボロン突き抜けの抑制を示した。」（６６５頁本文左欄２７〜３０行），及び「p+多結晶Siゲートコンデンサの静電容量−ゲート電圧（C-Vg）特性を，ALD窒化珪素（Teq = 2.4 nm）を有するものと，熱SiO2（Tox = 2.1nm）を有するものとについて，図2に示す。すべての測定は，1kHzで行われた。ALD窒化珪素サンプルのC-Vgカーブは，SiO2サンプルのそれに対して約0.1V負電圧側へのシフトを示している：Vfbは，ALD窒化珪素サンプルでは0.59Vであり，SiO2サンプルでは0.70Vである。
SiO
2
サンプル（Tox = 2.1 nm）の従来のV
fb
が，より厚いSiO
2
（Tox = 3.0nm）のそれ（V
fb
 = 0.70 V）と同じであるので，Tox = 2.1 nmのSiO
2
サンプルでの基板へのボロンの突き抜けは，用いられたアニール条件（850 °C, 10 min）では抑制されると考えられていた。ALD窒化珪素とSiO
2
サンプルの間で，C-Vgカーブがほとんど同じ形であることは，ALD窒化珪素サンプルの界面状態密度がSiO
2
サンプルのそれとほとんど同じであることを示唆する
　　エ　したがって，引用発明において，上記ア〜ウの記載を考慮して，本願補正発明のように，「窒化珪素分子層は，ボロンの突き抜けが生じない」ようにして，その結果，「上記ゲート絶縁膜のボロン突き抜け量を，該ゲート絶縁膜を含むＭＩＳダイオードのＣ−Ｖカーブにおけるフラットバンド電圧シフトから判定した場合に，該フラットバンド電圧シフトが殆ど零であ」るようにすることは，当業者が適宜になし得たことである。
　
（６）以上のとおり，上記相違点１〜４に係る構成とすることは，当業者が容易に想到できたものである。
　
　したがって，本願補正発明は，引用例１〜４に記載された発明及び従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により，特許出願の際独立して特許を受けることができないものである。
　
４　以上の次第で，本件補正は，平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので，同法１５９条１項において読み替えて準用する同法５３条１項の規定により，却下すべきものである。
　
　
第３　本願発明 
１　以上のとおり，本件補正（平成１９年６月１５日に提出された手続補正書による補正）は却下されたので，本願の請求項２に係る発明（以下「本願発明」という。）は，本件補正前の請求項２（平成１９年３月１９日に提出された手続補正書により補正された請求項２）に記載された，次のとおりのものである。 
 　 
【請求項２】
「シリコン基板に形成されたソース領域とドレイン領域と，シリコン基板上に形成されたソース電極とドレイン電極とゲート絶縁膜とゲート電極と，を備えた半導体装置であって，
　上記ゲート絶縁膜が窒化珪素分子層でなり，
　上記窒化珪素分子層は，誘電率が７以上でボロン拡散抑止能が高いことを特徴とする，半導体装置。」
 　 
２　引用例１〜４の記載と引用発明については，前記第２，３，（３−１）〜（３−５）において認定したとおりである。
　
３　対比・判断 
　前記第２，１〈補正事項ｂ〉及び前記第２，２，（２）で検討したように，本願補正発明は，本件補正前の発明（本願発明）の「上記窒化珪素分子層は，誘電率が７以上でボロン拡散抑止能が高い」を，「該窒化珪素分子層の厚さは，シリコン酸化膜厚さ換算で，２．０ｎｍ以下であり，　上記窒化珪素分子層は，誘電率が７．２であり，　上記ゲート絶縁膜のボロン突き抜け量を，該ゲート絶縁膜を含むＭＩＳダイオードのＣ−Ｖカーブにおけるフラットバンド電圧シフトから判定した場合に，該フラットバンド電圧シフトが殆ど零であり，上記窒化珪素分子層は，ボロンの突き抜けが生じない」と限定したものである。逆に言えば，本件補正前の発明（本願発明）は，本願補正発明から，上記の限定をなくしたものである。 
　そうすると，本願発明の構成要件をすべて含み，これをより限定したものである本願補正発明が，前記第２，３において検討したとおり，引用例１〜４に記載された発明及び従来周知の技術に基づいて，当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により，当業者が容易に発明をすることができたものである。 
　
　
第４　結言 
　以上のとおり，本願発明は，引用例１〜４に記載された発明及び従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により，特許を受けることができない。 
　したがって，本願は，他の請求項について検討するまでもなく，拒絶すべきものである。
　
　よって，結論のとおり審決する。