【事件の表示】
　特願２００２−５７８６４５「無線端末のための可変利得低雑音増幅器」拒絶査定不服審判事件〔平成１４年１０月１０日国際公開、ＷＯ０２／８０３５７、平成１６年　７月２２日国内公表、特表２００４−５２２３５０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、２００２年３月２８日（パリ条約による優先権主張外国庁受理２００１年３月２９日、米国、２００１年８月２９日、米国）を国際出願日とする出願であって、平成１９年１０月４日付けで拒絶理由通知がなされ、平成２０年４月１４日付けで手続補正がなされたが、同年１２月１１日付けで拒絶査定がなされ、これに対し、平成２１年３月１６日に拒絶査定不服審判の請求がなされたものである。
　
２．本願発明
　本願の請求項１に係る発明は、平成２０年４月１４日付けの手続補正書の特許請求の範囲の請求項１に記載されたとおりの次のものと認める。（以下、「本願発明」という。）
「制御電極、第１の電極および第２の電極を有する第１のトランジスタであって、前記制御電極に入力信号が結合され、前記第１の電極に第１の基準電圧が結合され、かつ、前記第２の電極に出力信号が結合されたトランジスタと、
　第２の基準電圧と前記第１のトランジスタの前記第２の電極との間に結合された単一の負荷インダクタと、
　一端が前記第１のトランジスタの前記第２の電極に結合され、他端が接地端子に結合された負荷キャパシタと、
　前記単一の負荷インダクタと並列に結合された複数のプルアップキャパシタであって、前記複数のプルアップキャパシタの対応する１つを前記単一の負荷インダクタにそれぞれ結合している複数のスイッチによって個々に選択可能であるプルアップキャパシタと、
　前記単一の負荷インダクタと並列に結合された可変抵抗と
を備え、
　前記複数のプルアップキャパシタは、前記プルアップキャパシタの選択に応じて、前記可変抵抗の負荷抵抗および前記単一の負荷インダクタと共に複数の共振回路を形成するように選択されることを特徴とする可変利得増幅器。」
　
３．引用例
　これに対して、原査定の拒絶の理由に引用された特開２０００−３６５６４号公報（以下、「引用例１」という。）、及び特開２０００−１０１３６０号公報（以下、「引用例２」という。）には、それぞれ、図面とともに次の事項が記載されている。
　
（引用例１）
Ａ．「【特許請求の範囲】
【請求項１】　第１の端子に接続された第１の電極、第２の端子に接続された第２の電極、及び入力された制御電圧に基づき該第１及び第２の電極間の導通状態を変化させる第１の制御電極を有する電界効果トランジスタと、
前記第１及び第２の端子間に前記電界効果トランジスタとは並列に接続され、前記第１または第２の電極に印加された脈動信号の直流成分に対しては該第１及び第２の電極間の電位差を零に保ち、交流成分に対しては該交流成分の周波数に応じたインピーダンスを示すインダクタとを、備えたことを特徴とする可変抵抗器。
【請求項２】　・・・（中略）・・・
【請求項３】　前記第１及び第２の端子間に接続され、前記インダクタと相俟って並列共振回路を構成するキャパシタを設けたことを特徴とする請求項１または２記載の可変抵抗器。
【請求項４】　入力端子から入力された入力信号を、制御端子から入力された制御電圧に基づいた利得で増幅して出力端子から出力する可変利得回路において、
接地電位に接続された第３の電極、前記出力端子に接続された第４の電極、及び前記入力端子に接続され前記入力信号に基づき該第３及び第４の電極間の導通状態を変化させる第２の制御電極を有する増幅用電界効果トランジスタと、
電源電位に前記第１の端子が接続され、前記出力端子に前記第２の電極が接続されると共に前記制御端子に前記第１の制御電極が接続され、前記増幅用電界効果トランジスタの負荷となる請求項１、２または３記載の可変抵抗器とを、備えたことを特徴する可変利得回路。」
　
Ｂ．「【０００１】
【発明の属する技術分野】本発明は、高周波入力信号のアッテネータ等として用いられる可変抵抗器と、高周波入力信号等を所望の利得で増幅して出力する可変利得回路に関するものである。」
　
Ｃ．「【００１７】
【発明の実施の形態】
第１の実施形態
図１は、本発明の第１の実施形態を示す可変抵抗器の回路図である。この可変抵抗器１０は、制御端子ＴｃにゲートＧが接続されたデプレッション型のＦＥＴ１１を備えている。ＦＥＴ１１の第１の電極である例えばドレインＤと第２の電極であるソースＳとは、高周波成分が直流成分に重畳した脈動信号が印加される第１の端子Ｔ１１及び第２の端子Ｔ１２にそれぞれ接続されている。端子Ｔ１１，Ｔ１２の間には、ＦＥＴ１１とは並列のインダクタ１２が接続されている。
【００１８】図７は、図１のインピーダンスを示す特性図である。この図７を参照しつつ、図１の可変抵抗器の動作を説明する。インダクタ１２の抵抗分は小さいため、脈動信号の直流成分に対するＦＥＴ１１のドレインＤ及びソースＳ間の電位差は、ほぼ０［Ｖ］に保たれる。脈動信号の交流成分である高周波成分に対しては、インダクタ１２は、その周波数に応じたインピーダンスを示す。また、ＦＥＴ１１の制御電極であるゲートＧに制御電圧Ｖｇを与えることにより、該ＦＥＴ１１のゲート・ソース間電圧ＶGSが設定され、該ＦＥＴ１１のドレインＤ及びソースＳ間には該制御電圧Ｖｇに応じた導通状態が示される。そのため、可変抵抗器１０は、制御電圧Ｖｇによって抵抗値が可変となる。
【００１９】例えば、制御電圧Ｖｇが低く、ＦＥＴ１１のゲートＧの電位がソースＳの電位より十分低いとき、つまり、ＦＥＴ１１がピンチオフしているときには、端子Ｔ１１，Ｔ１２間のインピーダンスＺは、図７のように、インダクタ１２のインピーダンスＺmax と一致する。インダクタ１２のインピーダンスＺmax は、高周波成分の周波数をｆ［Ｈｚ］及び該インダクタ１２のインダクタンスをＬとすると、２πｆＬ［Ω］になる。ゲートＧ及びソースＳ間の電圧Ｖｇが、ＦＥＴ１１の閾値Ｖｔｈを越えたときには、可変抵抗器１０のインピーダンスＺは、急激に低下する。これは、ＦＥＴ１１のドレインＤ及びソースＳ間の抵抗値Ｒdsが、インダクタ１２のインピーダンスＺmax よりも低くなるためである。この状態での可変抵抗器１０のインピーダンスーＺは、次の（１）式で表される。
Ｚ＝２πｆＬ//Ｒｄｓ　　　　　　・・・（１）
【００２０】以上のように、この第１の実施形態では、ＦＥＴ１１を用いる可変抵抗器１０に、端子Ｔ１１，Ｔ１２間に接続されたインダクタ１２を設けたので、直流成分に対してＦＥＴ１１のソースＳ及びドレインＤ間が短絡して電位差が０［Ｖ］になる。また、インダクタンスＬを高い値にすることにより、可変抵抗器１０のインピーダンスＺを、抵抗値Ｒｄｓによって定めることができる。よって、図３の特性図中の範囲ＲＡでＦＥＴ１１を動作させることができ、直流成分が重畳した信号に対しても、高周波成分の歪みの少ない電流を出力することができる。
【００２１】
第２の実施形態
図８は、本発明の第２の実施形態を示す可変抵抗器の回路図である。この可変抵抗器２０は、制御端子ＴｃにゲートＧが接続された第１の実施形態と同様のデプレッション型のＦＥＴ２１を備えている。ＦＥＴ２１のソースＳ及びドレインＤは、高周波成分が直流成分に重畳した脈動信号が印加される第１の端子Ｔ２１及び第２の端子Ｔ２２にそれぞれ接続されている。端子Ｔ２１，Ｔ２２の間には、ＦＥＴ２１とは並列のインダクタ２２及び該インダクタ２２と相俟って並列共振回路を構成するキャパシタ２３が接続されている。
【００２２】図９は、図８の可変抵抗器２０のインピーダンスを示す特性図である。可変抵抗器２０におけるＦＥＴ２１とインダクタ２２とは、第１の実施形態におけるＦＥＴ１１及インダクタ１２と同様に機能する。これに対し、キャパシタ２３は、インダクタ２２と相俟って並列共振する。ＦＥＴ２２の浮遊容量及びインダクタンスを無視できるものとし、インダクタ２２のインダクタンスをＬ及びキャパシタ２３のキャパシタンスをＣとすると、並列共振の共振周波数ｆ０は、次の（２）式になる。
　ｆ０＝１／（２π√（Ｌ・Ｃ））　　　　　　・・・（２）
そのため、この可変抵抗器２０の端子Ｔ２１，Ｔ２２間のインピーダンスＺは、図９のように、周波数ｆ０及びその周辺で極度に増加する。
【００２３】以上のように、この第２の実施形態では、インダクタ２２と相俟って並列共振回路を構成するキャパシタ２３を設けたので、第１の実施形態では可変抵抗器１０の最大のインピーダンスＺがインダクタ１２のインピーダンスＺｍａｘであったが、脈動信号の高周波成分が周波数ｆ０の場合では該インピーダンスＺの最大値を理想的には無限大にすることができる。よって、インピーダンスＺの可変できる範囲を、第１の実施形態よりも広げることができる。
【００２４】
第３の実施形態
図１０は、本発明の第３の実施形態を示す可変利得回路の回路図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。この可変利得回路は、増幅用ＦＥＴであるソース接地型増幅回路のＦＥＴ３１と、第１の実施形態の可変抵抗器１０とを備えている。第３の電極であるＦＥＴ３１のソースは、接地電位ＶＳＳに接続され、第２の制御電極である該ＦＥＴ３１のゲートが、入力信号Ｓｉｎを入力する入力端子Ｔｉｎに接続されている。第４の電極であるＦＥＴ３１のドレインは、出力端子Ｔｏｕｔに接続されている。可変抵抗器１０の端子Ｔ１２は、電源電位Ｖｄｄに接続され、該可変抵抗器１０中のＦＥＴ１１のソース及びインダクタ１２の一端が電位Ｖｄｄに接続されている。ＦＥＴ１１のドレインとインダクタ１２の他端が、出力端子Ｔｏｕｔに接続され、ＦＥＴ１１のゲートが制御端子Ｔｃに接続されている。
【００２５】次に、図１０の可変利得回路の動作を説明する。入力端子Ｔｉｎから入力された入力信号Ｓｉｎは、ＦＥＴ３１のゲートに印加され、該ＦＥＴ３１が可変抵抗器１０を負荷とした増幅を行い、出力端子Ｔｏｕｔから出力信号Ｓｏｕｔを出力する。可変抵抗器１０中のＦＥＴ１１及びインダクタ１２がＦＥＴ３１の負荷となるが、ＦＥＴ１１がピンチオフしているときに、該可変抵抗器１０のインピーダンスＺは、インダクタ１２のインダクタンスＬが支配的になる。ここで、インダクタンスＬが、ＦＥＴ３１のドレインコンダクタンスに比べて十分大きければ、インダクタ１２が高周波のチョークとして動作する。ＦＥＴ１１がピンチオフせずにオン状態のときには、制御端子Ｔｃから入力された制御電圧Ｖｇにより、ＦＥＴ１１のドレイン・ソース間の抵抗値が制御される。制御電位Ｖｇに対する利得は、次の図１１のような特性になる。
【００２６】図１１は、図１０の制御電位Ｖｇと利得の関係を示す特性図である。ＦＥＴ３１にデプレッション型のＧａＡｓＭＥＳＦＥＴを用いた場合、電源電位Ｖｄｄは２〜５［Ｖ］程度に設定される。制御電圧Ｖｇを０［Ｖ］から上昇させると、図１１の電位Ｖｇ１を境にして急激に減少する。ただし、ＦＥＴ３１の閾値をＶｔｈとすると、電位Ｖｇ１は、Ｖｇ１＝Ｖｄｄ＋Ｖｔｈで与えられる。以上のように、この第３の実施形態では、ＦＥＴ３１を増幅用ＦＥＴとする可変利得回路に、第１の実施形態の可変抵抗器１０を設け、該可変抵抗器１０を負荷として用い、制御電圧Ｖｇによって利得を制御するようにしている。よって、従来のようにＦＥＴ３１のゲートバイアスを変化させて利得を制御するのではなく、インダクタ１２によって直流的にはＦＥＴ３１のドレインの電位が変化しないので、利得を減少させたときでも、出力信号の歪みが増大することが防止できる。また、その制御電圧Ｖｇは、ソース接地されたＦＥＴ３１に入力しないので、ＦＥＴ３１がデプレッション型であっても負電圧にする必要がなく、可変利得回路を組み込んだ装置を簡素化できる。」
　
Ｄ．「【００４２】なお、本発明は、上記実施形態に限定されず種々の変形が可能である。その変形例としては、例えば次のようなものがある。
（１）  第３、第５及び第６の実施形態では、第１の実施形態の可変抵抗器１０を用いた可変利得回路を示したが、第２の実施形態の可変抵抗器２０を用いてもよい。
　・・・（後略）・・・」
　
　上記Ａの記載における請求項３記載の可変抵抗器を備えるようにした請求項４記載の可変利得回路、すなわち、上記Ｄに「変形例」として示されているところの上記Ｃの「第３の実施形態」における「可変抵抗器１０」を「第２の実施形態」の「可変抵抗器２０」に置き換えた可変利得回路を参照すると、引用例１には、次の発明が記載されているものと認められる。（以下、「引用例１記載の発明」という。）
「ゲート、ソースおよびドレインを有する増幅用ＦＥＴであって、前記ゲートに入力信号が印加され、前記ソースに接地電位が接続され、かつ、前記ドレインから出力信号が出力される増幅用ＦＥＴと、
　電源電位と前記増幅用ＦＥＴの前記ドレインとの間に接続された単一のインダクタと、
　前記単一のインダクタと並列に接続されたキャパシタと、
　前記単一のインダクタと並列に接続された可変抵抗用ＦＥＴと
を備え、
　前記キャパシタは、前記可変抵抗用ＦＥＴの負荷抵抗および前記単一のインダクタと共に共振回路を形成する可変利得回路。」
　
（引用例２）
Ｅ．「【０００５】本発明の目的は、小さな回路規模および少ない部品点数で複数の周波数に使用することができる増幅器を提供することである。」
　
Ｆ．「【００１３】
【発明の実施の形態】図１は本発明の第１の実施例における増幅器の構成を示す回路図である。
【００１４】図１の増幅器は、ＦＥＴ（電界効果トランジスタ）１００、入力整合回路１０、出力整合回路２０およびドレインバイアス印加回路３０を含む。入力整合回路１０は、ＦＥＴ１００のゲートと入力端子Ｉ１との間に接続されている。ＦＥＴ１００のソースはインダクタＬ２を介して接地されている。出力整合回路２０は、ＦＥＴ１００のドレインと出力端子Ｏ１との間に接続され、ドレインバイアス印加回路３０はノードＮ３に接続されている。
【００１５】入力整合回路１０は、容量Ｃ１，Ｃ２，Ｃ５，Ｃ６、抵抗Ｒ１、線路ＭＬ１，ＭＬ２、インダクタＬ１およびスイッチＳＷ１を含む。スイッチＳＷ１は、２つのＦＥＴ１，２からなる。
【００１６】この入力整合回路１０において、ノードＮ１は、ＦＥＴ１および容量Ｃ１を介して接地され、かつＦＥＴ２および容量Ｃ２を介して接地されている。ＦＥＴ１，２のゲートにはそれぞれ切り替え信号Ｓ１，Ｓ２が与えられる。
【００１７】出力整合回路２０は、容量Ｃ３，Ｃ４、インダクタＬ３、線路ＭＬ４およびスイッチＳＷ２を含む。スイッチＳＷ２は、２つのＦＥＴ３，４からなる。
【００１８】この出力整合回路２０において、ノードＮ２は、ＦＥＴ３および容量Ｃ３を介して接地され、かつＦＥＴ４および容量Ｃ４を介して接地されている。ＦＥＴ３，４のゲートにはそれぞれ切り替え信号Ｓ３，Ｓ４が与えられる。
【００１９】また、ドレインバイアス印加回路３０は、容量Ｃ７，Ｃ８および線路ＭＬ３を含む。このドレインバイアス印加回路３０は出力整合回路２０の一部を構成する。ドレインバイアス印加回路３０のノードＮ４にはドレインバイアスＶＢが印加される。
【００２０】なお、インダクタＬ１，Ｌ２，Ｌ３はボンディングワイヤのインダクタ成分である。
【００２１】入力整合回路１０において、切り替え信号Ｓ１に応答してスイッチＳＷ１のＦＥＴ１がオンすると、ノードＮ１に容量Ｃ１が接続される。また、切り替え信号Ｓ２に応答してスイッチＳＷ１のＦＥＴ２がオンすると、ノードＮ１に容量Ｃ２が接続される。容量Ｃ１の容量値と容量Ｃ２の容量値とは異なるように設定される。このようにして、スイッチＳＷ１を切り替えることにより入力整合回路１０のインピーダンスを切り替えることができる。
【００２２】出力整合回路２０において、切り替え信号Ｓ３に応答してスイッチＳＷ２のＦＥＴ３がオンすると、ノードＮ２に容量Ｃ３が接続される。また、切り替え信号Ｓ４に応答してスイッチＳＷ２のＦＥＴ４がオンすると、ノードＮ２に容量Ｃ４が接続される。容量Ｃ３の容量値と容量Ｃ４の容量値とは異なるように設定される。このようにして、スイッチＳＷ２を切り替えることにより、出力整合回路２０のインピーダンスを切り替えることができる。
【００２３】例えば、スイッチＳＷ１のＦＥＴ１がオンしたときに、８００ＭＨｚでＦＥＴ１００と入力側の回路とのインピーダンスを整合させることができ、スイッチＳＷ１のＦＥＴ２がオンしたときに、１４５０ＭＨｚでＦＥＴ１００と入力側の回路とのインピーダンスを整合させることができる。
【００２４】また、スイッチＳＷ２のＦＥＴ３がオンしたときに、８００ＭＨｚでＦＥＴ１００と出力側の回路とのインピーダンスを整合させることができ、スイッチＳＷ２のＦＥＴ４がオンしたときに、１４５０ＭＨｚでＦＥＴ１００と出力側の回路とのインピーダンスを整合させることができる。
【００２５】本実施例の増幅器においては、複数の周波数に対してＦＥＴ１００、入力整合回路１０および出力整合回路２０が共通に用いられるので、回路規模が小さく、かつ部品点数が少ない。したがって、複数の周波数に対応する携帯機等の通信装置の小型化および低コスト化が図れる。」
　
Ｇ．「【００４７】また、入力整合回路１０および出力整合回路２０に限らず、バイアス印加回路に含まれる回路要素の接続を切り替えることによりインピーダンスが整合する周波数を切り替えてもよい。
【００４８】例えば、図１および図２のドレインバイアス印加回路３０におけるノードＮ３またはノードＮ４にスイッチを介して複数の容量、インダクタまたは線路を接続してもよい。この場合、ドレインバイアス印加回路３０のインピーダンスを切り替えることによりＦＥＴ１００と出力側の回路とのインピーダンスが接合する周波数を切り替えることができる。」
　
４．対比
　本願発明と引用例１記載の発明とを対比すると、次のことがいえる。
　
（あ）引用例１記載の発明における「ゲート」、「ソース」、「ドレイン」、「増幅用ＦＥＴ」、「接地電位」、「電源電位」は、それぞれ、本願発明における「制御電極」、「第１の電極」、「第２の電極」、「第１のトランジスタ」、「第１の基準電圧」、「第２の基準電圧」に相当する。
　
（い）引用例１記載の発明において、「ゲートに入力信号が印加され」ること、「ソースに接地電位が接続され」ること、「ドレインから出力信号が出力され」ることは、それぞれ、本願発明において、「制御電極に入力信号が結合され」たこと、「第１の電極に第１の基準電圧が結合され」たこと、「第２の電極に出力信号が結合され」たことに相当する。
　
（う）引用例１の上記Ｃの段落【００２５】に、「・・・可変抵抗器１０中のＦＥＴ１１及びインダクタ１２がＦＥＴ３１の負荷となる・・・」と記載されているように、引用例１の「第３の実施形態」における「可変抵抗器１０」を「第２の実施形態」の「可変抵抗器２０」に置き換えた可変利得回路においても、「可変抵抗器２０」中の「インダクタ２２」は、同様に、増幅用ＦＥＴの「負荷」となるものである。
　よって、引用例１記載の発明における「電源電位と増幅用ＦＥＴのドレインとの間に接続された単一のインダクタ」は、本願発明における「第２の基準電圧と第１のトランジスタの第２の電極との間に結合された単一の負荷インダクタ」に相当する。
　
（え）引用例１記載の発明における「単一のインダクタと並列に接続された可変抵抗用ＦＥＴ」は、本願発明における「単一の負荷インダクタと並列に結合された可変抵抗」に相当する。
　
（お）引用例１の「第３の実施形態」における「可変抵抗器１０」を「第２の実施形態」の「可変抵抗器２０」に置き換えた可変利得回路において、「可変抵抗器２０」中の「キャパシタ２３」は、「電源電位Ｖｄｄ」に接続されるものであり、「プルアップキャパシタ」と呼び得るものである。
　よって、本願発明と引用例１記載の発明とは、「単一の負荷インダクタ」に並列に「プルアップキャパシタ」が結合されたものであり、かつ、該「プルアップキャパシタ」は「可変抵抗の負荷抵抗および単一の負荷インダクタと共に共振回路を形成する」ものである点においては、共通するものである。
　
（か）引用例１記載の発明における「可変利得回路」は、「可変利得増幅器」とも呼び得るものである。
　
　上記（あ）〜（か）の事項を踏まえると、本願発明と引用例１記載の発明とは、次の点で一致し、また、相違するものと認められる。
　
（一致点）
　本願発明と引用例１記載の発明とは、ともに、
「制御電極、第１の電極および第２の電極を有する第１のトランジスタであって、前記制御電極に入力信号が結合され、前記第１の電極に第１の基準電圧が結合され、かつ、前記第２の電極に出力信号が結合されたトランジスタと、
　第２の基準電圧と前記第１のトランジスタの前記第２の電極との間に結合された単一の負荷インダクタと、
　前記単一の負荷インダクタと並列に結合されたプルアップキャパシタと、
　前記単一の負荷インダクタと並列に結合された可変抵抗と
を備え、
　前記プルアップキャパシタは、前記可変抵抗の負荷抵抗および前記単一の負荷インダクタと共に共振回路を形成する可変利得増幅器。」
である点。
　
（相違点）
　相違点１：本願発明は、「一端が第１のトランジスタの第２の電極に結合され、他端が接地端子に結合された負荷キャパシタ」を有するのに対し、引用例１記載の発明は、そのような負荷キャパシタを有していない点。
　
　相違点２：本願発明においては、「プルアップキャパシタ」が「単一の負荷インダクタと並列に結合された複数のプルアップキャパシタであって、前記複数のプルアップキャパシタの対応する１つを前記単一の負荷インダクタにそれぞれ結合している複数のスイッチによって個々に選択可能であるプルアップキャパシタ」であり、かつ、「複数のプルアップキャパシタは、前記プルアップキャパシタの選択に応じて、可変抵抗の負荷抵抗および単一の負荷インダクタと共に複数の共振回路を形成するように選択される」ようになっているのに対し、引用例１記載の発明においては、単一のプルアップキャパシタしか有していない点。
　
５．当審の判断
　そこで、上記相違点１，２について検討する。
　
（相違点１について）
　一般に、増幅器において、増幅素子の電源側端子と接地端子との間にキャパシタを設けることは、例えば、特開平１０−１９０３７９号公報の図４のコンデンサＣ２０や、特開平１１−２３４０５２号公報の図３のコンデンサＣＡＰＯＵＴ等に見られるような周知技術にすぎない。
　してみれば、引用例１記載の発明に対して上記周知技術を適用することにより、「一端が第１のトランジスタの第２の電極に結合され、他端が接地端子に結合された負荷キャパシタ」を設けるようにすることは、当業者が適宜になし得ることにすぎない。
　
（相違点２について）
　引用例２には、「複数の周波数に使用することができる増幅器を提供すること」を目的として、高周波増幅器において、入力整合回路および出力整合回路において、複数の容量素子をスイッチにより切り替え接続する技術が記載されており、引用例２の上記Ｇには、入力整合回路および出力整合回路に限らず、増幅用ＦＥＴのドレインバイアス印加回路に含まれる複数の容量素子等の接続をスイッチにより切り替えることにより、複数の周波数に対処できるようにしてもよい旨の記載がなされている。
　ここで、引用例１記載の発明において、電源電位と増幅用ＦＥＴのドレインとの間に接続された、単一のインダクタ、キャパシタ、及び可変抵抗用ＦＥＴよりなる並列接続回路（引用例１の図８で「可変抵抗器２０」とされている回路）は、増幅用ＦＥＴのドレインバイアス印加回路を構成しているということができる。
　そして、引用例１の上記Ｃの段落【００２３】には、「この第２の実施形態では、インダクタ２２と相俟って並列共振回路を構成するキャパシタ２３を設けたので、第１の実施形態では可変抵抗器１０の最大のインピーダンスＺがインダクタ１２のインピーダンスＺｍａｘであったが、脈動信号の高周波成分が周波数ｆ０の場合では該インピーダンスＺの最大値を理想的には無限大にすることができる。よって、インピーダンスＺの可変できる範囲を、第１の実施形態よりも広げることができる。」と記載されており、インピーダンスＺの可変できる範囲を広げる対象周波数を複数のものにしようとする場合、並列共振回路の並列共振点を複数用意して、何らかの方法で切り替えるようにすればよいということは、当業者にとって明らかである。
　さらに、引用例１の可変利得回路は、特に用途は示されていないが、高周波用のものであり、例えば無線通信用のものとして複数の周波数に使用することができるようにするということは、ごく普通に考えられることである。
　してみれば、引用例１記載の発明に対して上記引用例２記載の技術を適用して、引用例１記載の発明におけるドレインバイアス印加回路を構成するキャパシタを複数用意してスイッチにより切り替え使用することにより、複数の周波数に使用することができる可変利得回路を得るようにすること、すなわち、「プルアップキャパシタ」を「単一の負荷インダクタと並列に結合された複数のプルアップキャパシタであって、前記複数のプルアップキャパシタの対応する１つを前記単一の負荷インダクタにそれぞれ結合している複数のスイッチによって個々に選択可能であるプルアップキャパシタ」とし、かつ、「複数のプルアップキャパシタは、前記プルアップキャパシタの選択に応じて、可変抵抗の負荷抵抗および単一の負荷インダクタと共に複数の共振回路を形成するように選択される」ような構成とすることは、当業者が容易に想到し得ることである。
　
（本願発明の作用効果について）
　そして、本願発明の構成によってもたらされる効果も、引用例１記載の発明、引用例２記載の技術、及び上記周知技術から当業者が容易に予測することができる程度のものであって、格別のものとはいえない。
　
６．むすび
　以上のとおり、本願発明は、引用例１記載の発明、引用例２記載の技術、及び上記周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。