【事件の表示】
　特願２０００−３４１９０４「半導体素子のキャパシタ製造方法」拒絶査定不服審判事件〔平成１３年　７月２７日出願公開、特開２００１−２０３３３９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯　 
　本願は、平成１２年１１月９日の出願（パリ条約に基づく優先権主張：１９９９年１１月９日、　大韓民国）であって、平成２０年７月２３日に手続補正書が提出され、同年１１月２８日付けで拒絶査定がされ、それに対して、平成２１年３月３日に審判が請求されるとともに、同日に手続補正書が提出され、その後、平成２２年１１月８日付けで審尋がされ、平成２３年２月９日に回答書が提出されたものである。 
　 
　 
第２　平成２１年３月３日に提出された手続補正書による補正（以下「本件補正」という。）についての補正の却下の決定 
　
【補正の却下の決定の結論】
　
　本件補正を却下する。　
　
【理由】　
１　補正の内容　
　本件補正のうち、特許請求の範囲についてする補正は、次のとおりである（下線を付した部分は、補正箇所である。）。
　
ア　補正前の請求項１に、補正前の請求項３、補正前の請求項４、補正前の請求項５及び補正前の請求項８の限定を加えるとともに、「段階；」、「前記非晶質(Ta2O5)1-x・(TiO2)x薄膜を300〜500℃の温度で低温アニーリングする段階」「誘電体膜として結晶質の(Ta2O5)1-x・(TiO2)x薄膜を形成させるために、前記低温アニーリングされた非晶質(Ta2O5)1-x・(TiO2)x薄膜を高温アニーリングする段階」、「及び」を、それぞれ、「段階
、　
非
状態の前記
す
、低
前記
状態の
　
　
イ　補正後の請求項２は、補正後の請求項１を引用するものであり、上記アの補正に伴って補正されるものである。
　　
ウ　補正前の請求項３、４、５は、補正後の請求項１に取り込まれたことに伴い削除すること。
　
エ　補正前の請求項６は、上記ウの請求項の削除に伴って、補正後の請求項３に項番を繰り上げるとともに、「前記窒化処理が、急速熱工程（RTP）を利用して、NH3ガス雰囲気中で650〜950℃の温度でアニーリングすることにより行われること」、「請求項３記載の」を、それぞれ、「
NH
3
ガス又はN
2
／H
2
ガス雰囲気のLPCVDチャンバー内で、前記半導体基板の温度を300〜500℃に保持し、プラズマを放電させることにより、前記下部電極の表面を窒化処理する段階に代えて
ことにより、前記下部電極の表面を窒化処理する段階を含む
１又は２
　
オ　補正前の請求項７は、上記ウの請求項の削除に伴って、補正後の請求項４に項番を繰り上げるとともに、「前記窒化処理が、ファーネスを利用して、NH3ガス雰囲気中で500〜1,000℃の温度でアニーリングすることにより行われること」、「請求項３記載の」を、それぞれ、「
NH
3
ガス又はN
2
／H
2
ガス雰囲気のLPCVDチャンバー内で、前記半導体基板の温度を300〜500℃に保持し、プラズマを放電させることにより、前記下部電極の表面を窒化処理する段階に代えて
ことにより、前記下部電極の表面を窒化処理する段階を含む
１又は２
　
カ　補正前の請求項９は、上記ウの請求項の削除に伴って、補正後の請求項５に項番を繰り上げるとともに、「前記HFを利用したクリーニング段階の前又は後に、NH4OH溶液又はH2SO4溶液で前記下部電極の表面をクリーニングする段階をさらに含むこと」、「請求項８記載の」を、それぞれ、「前記HF
蒸気又はHF溶液
て前記下部電極の表面を
する
、
１〜４のいずれかの項に
　
キ　補正前の請求項１０は、上記ウの請求項の削除に伴って、補正後の請求項６に項番を繰り上げるとともに、「NO2又はO2ガス雰囲気で微少酸化処理する段階をさらに含むこと」、「請求項３記載の」を、それぞれ、「NO2又はO2ガス雰囲気で
アニーリングすることにより弱
、
１〜５のいずれかの項に
　
ク　補正前の請求項１１は、上記ウの請求項の削除に伴って、補正後の請求項７に項番を繰り上げるとともに、「前記(Ta2O5)1-x・(TiO2)x薄膜を非晶質状態に蒸着する段階が、300〜600℃の温度と10torr以下の圧力に保持されたLPCVDチャンバー内にTa化合物蒸気とTi化合物蒸気及び反応ガスである過剰O2ガスを定量供給することにより行われること」、「請求項１記載の」を、それぞれ、「前記(Ta2O5)1-x・(TiO2)x薄膜を非晶質状態
で
を、
、
の
、
の
の
う
〜６のいずれかの項に
　
ケ　補正前の請求項１２は、上記ウの請求項の削除に伴って、補正後の請求項８に項番を繰り上げるとともに、「請求項１１記載の」を「請求項
１〜６のいずれかの項に
　
コ　補正前の請求項１３は、上記ウの請求項の削除に伴って、補正後の請求項９に項番を繰り上げるとともに、「前記Ta化合物蒸気を、140〜200℃に保持された蒸発器又は蒸発管内にTa(OC2H5)5溶液を定量供給し、次いで蒸発させることにより得ること」、「請求項１１記載の」を、それぞれ、「前記Ta化合物
の
発生させ
７
　
サ　補正前の請求項１４は、上記ウの請求項の削除に伴って、補正後の請求項１０に項番を繰り上げるとともに、「前記Ti化合物蒸気ガスを、200〜300℃に保持された蒸発器又は蒸発管内にチタニウムイソプロピレート｛Ti[OCH(CH3)2]4｝溶液を定量供給し、次いで蒸発させることにより得ること」、「請求項１１記載の」を、それぞれ、「前記Ti化合物
の
気を
発生させ
７
　
シ　補正前の請求項１５は、上記ウの請求項の削除に伴って、補正後の請求項１１に項番を繰り上げるとともに、「前記TI化合物」、「請求項１１記載の」を、それぞれ、「前記T
i
７
　
ス　補正前の請求項１６、１７は、上記ウの請求項の削除に伴って、それぞれ、補正後の請求項１２、１３に項番を繰り上げるとともに、「請求項１記載の」を「請求項１
〜６のいずれかの項に
　
セ　補正前の請求項１８は、上記ウの請求項の削除に伴って、補正後の請求項１４に項番を繰り上げるとともに、「前記キャパシタ上部電極」、「請求項１記載の」を、それぞれ、「前
記上
〜６のいずれかの項に
　
ソ　補正前の請求項１９は、上記ウの請求項の削除に伴って、補正後の請求項１５に項番を繰り上げるとともに、「前記キャパシタ上部電極」、「１種の金属」、「請求項１８記載の」を、それぞれ、「前
記上
又は金属化合物
１４
　
タ　補正前の請求項２０は、上記ウの請求項の削除に伴って、補正後の請求項１６に項番を繰り上げるとともに、「請求項１８記載の」を「請求項
１４
　
２　補正の目的の適否
　上記補正ア、イ、エ〜タは、いずれも、補正前の請求項に規定されている技術的事項をより限定する補正を含むものであり、平成１８年法律５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当し、また、上記補正ウは、同法第１７条の２第４項第１号に掲げる請求項の削除に該当するから、同特許法第１７条の２第４項柱書きに規定する目的要件を満たす。
　
　以上のとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後の特許請求の範囲の請求項３に係る発明（以下「本願補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるか否かについて、更に検討する。
　
３　独立特許要件（容易想到性）についての検討
（１）本願補正発明
ア　本件補正による補正後の請求項１〜１６に係る発明のうち、請求項１及び３に係る発明は、それぞれ、次のとおりである。
　
イ　請求項１　
「【請求項１】
　所定の下部パターンが形成され、前記下部パターンを覆うよう層間絶縁膜が形成された半導体基板を提供する段階、
　前記層間絶縁膜上に下部電極を形成する段階、
　HF蒸気又はHF溶液を利用して前記下部電極の表面をクリーニングする段階、
　NH3ガス又はN2／H2ガス雰囲気のLPCVDチャンバー内で、前記半導体基板の温度を300〜500℃に保持し、プラズマを放電させることにより、前記下部電極の表面を窒化処理する段階、
　前記下部電極上に(Ta2O5)1-x・(TiO2)x薄膜を非晶質状態で蒸着する段階、
　非晶質状態の前記(Ta2O5)1-x・(TiO2)x薄膜を300〜500℃の温度で低温アニーリングする段階、
　誘電体膜として結晶質の(Ta2O5)1-x・(TiO2)x薄膜を形成するために、低温アニーリングされた前記非晶質状態の(Ta2O5)1-x・(TiO2)x薄膜を高温アニーリングする段階、及び　前記(Ta2O5)1-x・(TiO2)x薄膜上に上部電極を形成する段階を含むことを特徴とする半導体素子のキャパシタ製造方法。」
　
ウ　請求項３
「【請求項３】
　NH3ガス又はN2／H2ガス雰囲気のLPCVDチャンバー内で、前記半導体基板の温度を300〜500℃に保持し、プラズマを放電させることにより、前記下部電極の表面を窒化処理する段階に代えて、急速熱工程（RTP）を利用して、NH3ガス雰囲気中で650〜950℃の温度でアニーリングすることにより、前記下部電極の表面を窒化処理する段階を含むことを特徴とする請求項１又は２記載の半導体素子のキャパシタ製造方法。」
　
エ　上記イ及びウの記載から、本件補正による補正後の請求項３において、択一的に引用する請求項１又は２の内、請求項１を選択した場合の発明（以下「本願補正発明」という。）は、次のとおりである。
　
「所定の下部パターンが形成され、前記下部パターンを覆うよう層間絶縁膜が形成された半導体基板を提供する段階、
　前記層間絶縁膜上に下部電極を形成する段階、
　HF蒸気又はHF溶液を利用して前記下部電極の表面をクリーニングする段階、
急速熱工程（RTP）を利用して、NH3ガス雰囲気中で650〜950℃の温度でアニーリングすることにより、前記下部電極の表面を窒化処理する段階、
　前記下部電極上に(Ta2O5)1-x・(TiO2)x薄膜を非晶質状態で蒸着する段階、
　非晶質状態の前記(Ta2O5)1-x・(TiO2)x薄膜を300〜500℃の温度で低温アニーリングする段階、
　誘電体膜として結晶質の(Ta2O5)1-x・(TiO2)x薄膜を形成するために、低温アニーリングされた前記非晶質状態の(Ta2O5)1-x・(TiO2)x薄膜を高温アニーリングする段階、及び　前記(Ta2O5)1-x・(TiO2)x薄膜上に上部電極を形成する段階を含むことを特徴とする半導体素子のキャパシタ製造方法。」
　　
（２）引用例の記載と引用発明
（２−１）引用例１とその記載内容
　原査定の拒絶の理由に引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平１１−７４４７８号公報（以下「引用例１」という。）には、「誘電体膜の製造方法、半導体装置の製造方法、半導体装置及び半導体装置の製造装置」（発明の名称）について、図２とともに、次の記載がある（下線は当審で付加。以下同じ。）。 
　 
ア　発明の属する技術分野等 
「【０００１】
【発明の属する技術分野】本発明は、
容量絶縁膜に用いる誘電体膜、該誘電体膜を用いた半導体装置とそれらの製造方法
「【００１９】本発明は、前記従来の問題を解決し、
均質な高誘電体膜を成膜できるようにすると共に、均質な高誘電体膜を用いて特性が優れた半導体装置を製造できるようにすることを目的とする。」
イ　発明の実施の形態 
「【００６３】（第２の実施形態）以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００６４】図２は本発明の第２の実施形態に係る半導体装置の断面構成を示している。図２において、
１１は半導体基板（図示せず）の上に形成された酸化シリコンからなる層間絶縁膜であり、該層間絶縁膜１１の上には、ポリシリコンからなり、有底円筒形状を有する下部電極１２と、タンタルとチタンとのモル比が約９対１の五酸化タンタル及び二酸化チタンの混合物からなり、層間絶縁膜１１の上における下部電極１２の周辺部並びに下部電極１２における底面、内側面及び外側面の各面上に膜厚が１０ｎｍで均一に形成された誘電体膜１３Ａと、窒化チタンからなり誘電体膜１３Ａの上に形成された上部電極１４とから構成される半導体装置としてのキャパシタが形成されている。また、層間絶縁膜１１における下部電極１２の下側には、ポリシリコン又はその一部がタングステンに置換されてなり、半導体基板と層間絶縁膜１１との間に設けられているＭＯＳトランジスタ（図示せず）とを電気的に接続するビア１５が形成されている。
【００６５】このように、
本実施形態に係る半導体装置によると、容量絶縁膜としての誘電体膜１３Ａは下部電極１２と上部電極１４との間に膜厚が均一となるように形成されているため、高信頼性と高歩留まりとが期待できる。
【００６６】また、誘電体膜１３Ａは、比誘電率が五酸化タンタルのみからなる場合に比べて大きいため、キャパシタの容量を五酸化タンタルのみからなるキャパシタと同等の値とするならば、有底円筒形状の下部電極１２の高さを低減することができるので、ビアホール及びビア１５を確実に形成できる。
【００６７】
さらに、チタンの原料にアミノ系有機チタンを用いると、誘電体膜１３Ａ中の残留炭素量が極めて少なくなるので、リーク電流が少なくなる。」
「【００７７】次に、前記のように構成された製造装置を用いた
半導体装置の製造方法を説明する。
【００７８】図３において、反応室５１における基板保持台５３の保持面には、上面に有底円筒形状を有する多数の
ＤＲＡＭ用キャパシタの下部電極が形成された半導体基板５２が保持されており、
「【００８２】
有機金属原料であるペンタエトキシタンタルとテトライソプロポキシチタンとの供給比は各原料容器５７，５８内の分圧と各キャリアガスの流量とにより制御できる。本実施形態においては、比誘電率を極大とするため、生成される誘電体膜中のタンタルとチタンとのモル比が約９対１になるように設定している。」
「【００８４】
本実施形態に係る半導体装置の製造方法によると、互いにアルコキシ系有機基を有し且つタンタル元素とチタン元素とを含む混合原料ガスを用いたＣＶＤ装置であるため、形成される誘電体膜を容量絶縁膜として容易に且つ確実に用いることができる。すなわち、タンタル酸化物とチタン酸化物とからなり、タンタル酸化物のみからなる誘電体膜よりも比誘電率が大きい容量絶縁膜が従来の半導体製造プロセスに確実に適合することになる。さらに、ＣＶＤ法を用いているため、形成される誘電体膜の膜厚は基板上にキャパシタの下部電極のような凹部及び凸部があっても均一となる。」
反応性ガスとして酸素を用いたが、オゾンを用いると有機金属の酸化がさらに促進されるため、解離した金属原子の酸化が極めて効率よく行なわれ且つ浮遊する炭素原子を酸化させて二酸化炭素等の気体として排気できるため、誘電体膜よりなる容量絶縁膜中に残留する炭素原子を低減できると共に、酸素欠乏による結晶欠陥が発生しにくくなるので、キャパシタとしての耐圧の向上やリーク電流の低減に有効となる。
【００８８】なお、有機金属原料における有機基にアルコキシ系の有機金属を用いたが、これに限らず、アミノ系の有機金属であってもよい。」
　
（２−２）引用発明１
　　上記ア及びイによれば、引用例１には、次の発明が記載されている（以下、この発明を「引用発明１」という。）。 
　
「半導体基板の上に形成された層間絶縁膜１１と、該層間絶縁膜１１の上には、ポリシリコンからなる下部電極１２と、該層間絶縁膜１１における下部電極１２の下側にはビア１５が形成され、該下部電極１２の各面上に、タンタルとチタンとのモル比が約９対１の五酸化タンタル及び二酸化チタンの混合物からなり、ＣＶＤ装置で形成された、誘電体膜１３Ａと、誘電体膜１３Ａの上に形成された上部電極１４と、から構成されるＤＲＡＭ用キャパシタの製造方法。」
　
（２−３）引用例２とその記載内容
　原査定の拒絶の理由に引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平５−２４３５２４号公報（以下「引用例２」という。）には、「半導体装置の製造方法」（発明の名称）について、次の記載がある。 
　
ア　特許請求の範囲
「【特許請求の範囲】
【請求項１】  
半導体基板上にポリシリコン膜からなる下部電極を形成したのちこの下部電極の表面をランプアニールにより窒化する工程と、前記下部電極上に化学気相成長法によりタンタル酸化膜を形成する工程と、前記タンタル酸化膜上に窒化チタン膜とタングステン膜からなる上部電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】  
下部電極表面のランプアニールによる窒化はアンモニアガスを用いた急速昇温加熱処理である
イ　産業上の利用分野等
「【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に関し、
特にダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）等の超ＬＳＩに用いられる容量素子部の形成方法に関する。」
「【０００５】
【発明が解決しようとする課題】上述した
従来の容量素子部の形成工程においては、下部電極であるポリシリコン膜の表面上に通常１．５〜２．０ｎｍの自然酸化膜（ＳｉＯ
2 
）が存在している。この自然酸化膜の存在は、容量値を小さくさせるばかりでなく、リーク電流特性をも劣化させている。また、従来技術で形成される容量素子のリーク電流特性は、電流密度１０
-8
Ａ／ｃｍ
2 
で約０．７Ｖと小さく、実用レベルで十分信頼できる容量素子部を形成するには至っていない。
【０００６】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、下部電極であるポリシリコン膜表面をランプアニールにより窒化後、酸化タンタル膜をＣＶＤ法により形成
ウ　実施例
【０００７】
【実施例】次に、本発明における実施例について説明する。図１（ａ）〜（ｃ）は本発明の一実施例を説明するための半導体チップの断面図である。
【０００８】まず、図１（ａ）に示すように、Ｎ型シリコン基板１に選択酸化法により素子分離酸化膜２を形成する。次に、
基板上にＣＶＤ法によりポリシリコン膜を堆積後、燐（Ｐ）を熱拡散によりドープし、次で通常のリソグラフィ／エッチング技術によりパターニングして下部電極３を形成する。
下部電極３上にある自然酸化膜を無水フッ酸処理により除去した後、下部電極３の表面をアンモニア（ＮＨ3 ）ガスを用いたランプアニール（ＲＴＮ）処理により窒化し厚さ１〜１．５ｎｍの窒化シリコン膜４を形成する。ここで、ＲＴＮ処理条件として、温度８００〜１１００℃、アンモニア流量１．０〜１０ＳＬＭ、昇温速度２０〜３００℃／ｓｅｃ、常圧で行なうのが適している。
次に図１（ｃ）に示すように、タンタル酸化膜５を形成する。
　
（２−４）引用発明２
　上記ア〜ウによれば、引用例２には、次の発明が記載されている（以下、この発明を「引用発明２」という。）。 
　
「半導体装置の容量素子部の形成方法において、容量値を小さくさせ、リーク電流特性も劣化させる、下部電極であるポリシリコン膜の表面上の自然酸化膜（ＳｉＯ2 ）の存在を防止するために、下部電極上にある自然酸化膜を無水フッ酸処理により除去した後、下部電極の表面をアンモニア（ＮＨ3 ）ガスを用いた、温度８００〜１１００℃の温度でのランプアニールによる急速昇温加熱処理により、下部電極であるポリシリコン膜表面を窒化処理する方法。」
　
（２−５）引用例３とその記載内容
　原査定の拒絶の理由に引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平１０−２４７７２３号公報（以下「引用例３」という。）には、「半導体装置のキャパシタの製造方法」（発明の名称）について、次の記載がある。 
　 
ア　特許請求の範囲
「【請求項１】  
金属電極上に高誘電体Ｔａ
2 
Ｏ
5 
膜を形成し、結晶化させて大きな比誘電率をもつキャパシタ誘電体膜を有する半導体装置のキャパシタの製造方法において、（ａ）Ｔａ
2 
Ｏ
5 
の結晶化温度より低い温度で熱処理し、Ｔａ
2 
Ｏ
5 
膜中の酸素欠損の補償と不純物の除去を行う工程と、（ｂ）次に、高温熱処理で前記Ｔａ
2 
Ｏ
5 
を結晶化することにより、金属電極上で結晶化したＴａ
2 
Ｏ
5 
膜のリーク電流を低減する工程とを施すことを特徴とする半導体装置のキャパシタの製造方法。
イ　発明の属する技術分野等 
「【０００１】
【発明の属する技術分野】本発明は、
半導体装置のキャパシタの製造方法
高比誘電率を有するＴａ
2 
Ｏ
5 
薄膜のアニール方法に関するもの
「【０００３】
ＣＶＤで成膜した堆積直後のＴａ
2 
Ｏ
5 
膜はリーク電流が大きい。この問題は、成膜後のポストアニールにより、リーク特性を改善できる。この点について、詳述すると、成膜直後のＴａ
2 
Ｏ
5 
膜中には、原料ガスに起因する不純物が多く含まれており、酸素欠損も多い。これらが電流パスとなって、大きなリーク電流を示すと考えられている。
ウ　発明の実施の形態 
「【００２２】図４は本発明の第３実施例を示す半導体装置のキャパシタの製造工程断面図である。この実施例は、酸素より酸化力の強いガスを用いた２ステップのアニール法を用いる。
（１）まず、図４（ａ）に示すように、基板３１上に形成された層間絶縁膜（ＳｉＯ2 膜）３２に、コンタクトホールを形成し、このコンタクトホールにコンタクト用の多結晶シリコン３３を埋め込み、その多結晶シリコン３３に金属（Ｐｔ，Ｒｕ等）からなる下部電極３４を形成する。
【００２３】（２）次に、
図４（ｂ）に示すように、Ｔａ
2 
Ｏ
5 
の高比誘電率膜３５を成膜した後、３００℃程度でＯ
3 
を用いて、又はＴａ
2 
Ｏ
5 
が結晶化する温度以下の６００℃程度で、Ｎ
2 
Ｏ等を用いて酸化力の強い雰囲気中で１時間程度熱処理を行う。（３）次に、図４（ｃ）に示すように、７００℃以上の高温でＴａ
2 
Ｏ
5 
の熱処理を行い、Ｔａ
2 
Ｏ
5 
膜３５を結晶化させる。そして、結晶化したＴａ
2 
Ｏ
5 
の高比誘電率膜３５′を得る。
【００２４】（４）最後に、図４（ｄ）に示すように、上部電極３６を堆積してキャパシタセルを形成する。
このように、第３実施例によれば、はじめの熱処理を酸化力の強いＯ
3 
やＮ
2
Ｏ等の雰囲気中で行うことにより、Ｔａ
2 
Ｏ
5 
膜中の酸素欠損の補償や不純物の除去を第１の実施例より効果的に行うことができる。
【００２５】
この後、高温の熱処理により、Ｔａ
2 
Ｏ
5 
を結晶化させる。これにより、リーク電流をさらに抑えた高誘電率を持つＴａ
2 
Ｏ
5 
膜３５′を金属電極上に形成することができる。
　
（２−６）引用発明３
　上記ア〜ウによれば、引用例３には、次の発明が記載されている（以下、この発明を「引用発明３」という。）。 
　
「電極上に高誘電体Ｔａ2 Ｏ5 膜を形成し、結晶化させて大きな比誘電率をもつキャパシタ誘電体膜を有する半導体装置のキャパシタの製造方法において、ＣＶＤで成膜した堆積直後の原料ガスに起因する不純物が多く、酸素欠損も多いＴａ2 Ｏ5 膜のリーク特性を改善するために、Ｔａ2 Ｏ5 の高比誘電率膜３５を成膜した後、結晶化温度よりも低い温度である、３００℃程度で酸化力の強い雰囲気中で熱処理を行い、Ｔａ2 Ｏ5 膜中の酸素欠損の補償と不純物の除去を行う工程と、次に、７００℃以上の高温でＴａ2 Ｏ5 の熱処理を行い、Ｔａ2 Ｏ5 膜３５を結晶化させ、結晶化したＴａ2 Ｏ5 の高比誘電率膜３５′を得る方法。」
　
（３）対比
（３−１）本願補正発明と引用発明１とを対比すると、
ア　引用発明１の「ビア１５」、「層間絶縁膜１１」、「下部電極１２」は、それぞれ、本願補正発明の「所定の下部パターン」、「層間絶縁膜」、「下部電極」に相当する。そうすると、引用発明１は「半導体基板の上に形成された層間絶縁膜１１と、該層間絶縁膜１１の上には、ポリシリコンからなる下部電極１２と、該層間絶縁膜１１における下部電極１２の下側にはビア１５が形成され」る「ＤＲＡＭ用キャパシタの製造方法」であることから、引用発明１が、「所定の下部パターンが形成され、前記下部パターンを覆うよう層間絶縁膜が形成された半導体基板を提供する段階、前記層間絶縁膜上に下部電極を形成する段階」を含むことは、当業者にとって明らかである。
　
イ　引用発明１は、「下部電極の各面上に、タンタルとチタンとのモル比が約９対１の五酸化タンタル及び二酸化チタンの混合物からなり、ＣＶＤ装置で形成された、誘電体膜１３Ａ」「から構成されるＤＲＡＭ用キャパシタの製造方法。」であることから、「前記下部電極上に(Ta2O5)1-x・(TiO2)x薄膜を形成する段階」を含む点で、本願補正発明と共通する。　
　
ウ　引用発明１は、「誘電体膜１３Ａの上に形成された上部電極１４」「から構成されるＤＲＡＭ用キャパシタの製造方法。」であることから、引用発明１が、「前記(Ta2O5)1-x・(TiO2)x薄膜上に上部電極を形成する段階」を含むことは、当業者にとって明らかである。
　
エ　引用発明１の「ＤＲＡＭ」が、半導体素子であることは、当業者にとって明らかであるから、引用発明１の「ＤＲＡＭ用キャパシタの製造方法」は、本願補正発明の「半導体素子のキャパシタ製造方法」に相当する。
　
（３−２）したがって、本願補正発明と引用発明１との一致点及び相違点は、次のとおりとなる。
　
〈一致点〉
「所定の下部パターンが形成され、前記下部パターンを覆うよう層間絶縁膜が形成された半導体基板を提供する段階、前記層間絶縁膜上に下部電極を形成する段階、前記下部電極上に(Ta2O5)1-x・(TiO2)x薄膜を形成する段階、前記(Ta2O5)1-x・(TiO2)x薄膜上に上部電極を形成する段階を含む半導体素子のキャパシタ製造方法。」
　　
〈相違点〉
相違点１について
　本願補正発明は、「HF蒸気又はHF溶液を利用して前記下部電極の表面をクリーニングする段階、急速熱工程（RTP）を利用して、NH3ガス雰囲気中で650〜950℃の温度でアニーリングすることにより、前記下部電極の表面を窒化処理する段階」を含むのに対し、引用発明１は、このような構成を含まない点。
　
相違点２について
　本願補正発明は、「前記下部電極上に(Ta2O5)1-x・(TiO2)x薄膜を非晶質状態で蒸着する段階、非晶質状態の前記(Ta2O5)1-x・(TiO2)x薄膜を300〜500℃の温度で低温アニーリングする段階、誘電体膜として結晶質の(Ta2O5)1-x・(TiO2)x薄膜を形成するために、低温アニーリングされた前記非晶質状態の(Ta2O5)1-x・(TiO2)x薄膜を高温アニーリングする段階」を含むのに対し、引用発明１では、(Ta2O5)1-x・(TiO2)x薄膜を「非晶質状態で蒸着する段階、非晶質状態の前記(Ta2O5)1-x・(TiO2)x薄膜を300〜500℃の温度で低温アニーリングする段階、誘電体膜として結晶質の(Ta2O5)1-x・(TiO2)x薄膜を形成するために、低温アニーリングされた前記非晶質状態の(Ta2O5)1-x・(TiO2)x薄膜を高温アニーリングする段階」についての特定がない点。
　
（４）相違点についての検討
（４−１）相違点１
ア　引用発明２は、半導体装置の容量素子部の形成方法において、容量値を小さくさせ、リーク電流特性も劣化させる、下部電極であるポリシリコン膜の表面上の自然酸化膜（ＳｉＯ2 ）の存在を防止するために、下部電極上にある自然酸化膜を無水フッ酸処理により除去した後、下部電極の表面をアンモニア（ＮＨ3 ）ガスを用いた、温度８００〜１１００℃の温度でのランプアニールによる急速昇温加熱処理により、下部電極であるポリシリコン膜表面を窒化処理する方法である。
イ　そして、引用発明１のキャパシタの下部電極１２は、「ポリシリコンからなる」ものであり、上記（２−３）のアを参酌すると、その材料からみて、該ポリシリコン膜の表面上にも、自然酸化膜が形成され得るものであるから、引用発明１においても、容量値を小さくさせ、リーク電流特性も劣化させる、キャパシタの下部電極であるポリシリコン膜の表面上の自然酸化膜の存在を防止する必要が生じるであろうことは、当業者が容易に察知し得たことである。
ウ　したがって、引用発明１のキャパシタの製造方法において、下部電極であるポリシリコン膜の表面上の自然酸化膜の存在を防止するために、引用発明２の、「下部電極上にある自然酸化膜を無水フッ酸処理により除去した後、下部電極の表面をアンモニア（ＮＨ3 ）ガスを用いた、温度８００〜１１００℃の温度でランプアニールによる急速昇温加熱処理により、下部電極であるポリシリコン膜表面を窒化処理する方法」を採用することは、当業者が容易になし得たことであり、その際、アニール温度を６５０〜９５０℃とすることは、当業者が適宜調整し得る設計事項である。
　
（４−２）相違点２
ア　引用発明３は、半導体装置の容量素子部の形成方法において、電極上に高誘電体Ｔａ2 Ｏ5 膜を形成し、結晶化させて大きな比誘電率をもつキャパシタ誘電体膜を有する半導体装置のキャパシタの製造方法において、ＣＶＤで成膜した堆積直後の原料ガスに起因する不純物が多く、酸素欠損も多いＴａ2 Ｏ5 膜のリーク特性を改善するために、Ｔａ2 Ｏ5 の高比誘電率膜３５を成膜した後、結晶化温度よりも低い温度である、３００℃程度で酸化力の強い雰囲気中で熱処理を行い、Ｔａ2 Ｏ5 膜中の酸素欠損の補償と不純物の除去を行う工程と、次に、７００℃以上の高温でＴａ2 Ｏ5 の熱処理を行い、Ｔａ2 Ｏ5 膜３５を結晶化させ、結晶化したＴａ2 Ｏ5 の高比誘電率膜３５′を得る方法である。
イ　そして、引用例１の段落【００８４】の「本実施形態に係る半導体装置の製造方法によると、互いにアルコキシ系有機基を有し且つタンタル元素とチタン元素とを含む混合原料ガスを用いたＣＶＤ装置であるため、形成される誘電体膜を容量絶縁膜として容易に且つ確実に用いることができる。すなわち、タンタル酸化物とチタン酸化物とからなり、タンタル酸化物のみからなる誘電体膜よりも比誘電率が大きい容量絶縁膜が従来の半導体製造プロセスに確実に適合することになる。・・・」との記載から、引用発明１のキャパシタの製造方法において、(Ta2O5)1-x・(TiO2)x薄膜は、ＣＶＤ装置で成膜したものであるから、引用発明１の「(Ta2O5)1-x・(TiO2)x薄膜」は、引用発明３の「ＣＶＤで成膜した」「高誘電体Ｔａ2 Ｏ5 膜」と、ＣＶＤでＴａ2 Ｏ5 を含む材料を形成する点で共通する。
ウ　そうすると、引用発明１においても、上記アと同様の不純物の問題が生じるであろうことは、当業者が容易に察知し得たことである。
エ　このことは、引用例１の段落【００８７】の「誘電体膜よりなる容量絶縁膜中に残留する炭素原子を低減できると共に、酸素欠乏による結晶欠陥が発生しにくくなるので、キャパシタとしての耐圧の向上やリーク電流の低減に有効となる。」との記載からも分かる。　　
オ　したがって、引用発明１のキャパシタの製造方法において、引用発明３の「高比誘電率膜３５を成膜した後、結晶化温度よりも低い温度である、３００℃程度で酸化力の強い雰囲気中で熱処理を行い、該高比誘電率膜中の酸素欠損の補償と不純物の除去を行う工程と、次に、７００℃以上の高温で該高比誘電率膜中の熱処理を行い、該高比誘電率膜中を結晶化させ、結晶化した高比誘電率膜を得る方法」を採用することは、当業者が容易になし得たことであり、その際、低温アニールの温度を３００〜５００℃とすることは、当業者が適宜調整し得る設計的事項である。
　
（５）小括
　以上検討したとおり、本願補正発明と引用発明１との相違点１及び２は、引用発明２及び３の技術を適用することにより、当業者が容易に想到し得たものである。
　
（６）独立特許要件についてのまとめと補正却下の結び
　したがって、本願補正発明は、引用発明１〜３に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許を受けることができない。
　よって、本願補正発明は、特許出願の際独立して特許を受けることができるものではないから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので、同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　
　
第３　本願発明
　
１　以上のとおり、本件補正は却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、平成２０年７月２３日に提出された手続補正書により補正された特許請求の範囲の請求項１に記載の次のとおりのものである。
　
「【請求項１】
　所定の下部パターンが形成され、前記下部パターンを覆うよう層間絶縁膜が形成された
半導体基板を提供する段階；前記層間絶縁膜上に下部電極を形成する段階；前記下部電極
上に(Ta2O5)1-x・(TiO2)x薄膜を非晶質状態で蒸着する段階；前記非晶質(Ta2O5)1-x・(TiO2)x薄膜を300〜500℃の温度で低温アニーリングする段階；誘電体膜として結晶質の(Ta2O5)1-x・(TiO2)x薄膜を形成させるために、前記低温アニーリングされた非晶質(Ta2O5)1-x・(TiO2)x薄膜を高温アニーリングする段階；及び前記(Ta2O5)1-x・(TiO2)x薄膜上に上部電極を形成する段階を含むことを特徴とする半導体素子のキャパシタ製造方法。」
　
２　引用例の記載と引用発明
　引用例の記載と引用発明については、前記第２の３（２）で認定したとおりである。
　
３　対比・判断
　 前記第２の１及び２で検討したように、本願補正発明は、補正前の請求項１の規定をより技術的に限定するものである。したがって、逆に言えば、本願発明（補正前の請求項１に係る発明）は、本願補正発明から、このような限定をなくしたものである。  　
　そうすると、本願発明の構成要件をすべて含み、これより限定したものである本願補正発明が、前記第２の３で検討したとおり、引用発明１〜３に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、当業者が容易に発明することができたということができる。 
　
第４　結言
　
　以上のとおり、本願発明は、引用発明１〜３に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。　
　したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　
　よって、結論のとおり審決する。