【事件の表示】
　特願２００６−１２７８４２「電子部品」拒絶査定不服審判事件〔平成１９年１１月１５日出願公開、特開２００７−３００００２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１８年５月１日の特許出願であって、平成２０年４月２３日付けの拒絶理由通知に対して同年６月３０日に意見書及び手続補正書が提出されたが、同年７月３１日付けで拒絶査定がなされた。
　そして、それに対して、同年９月４日に拒絶査定不服審判が請求されるとともに、同年１０月３日に手続補正書が提出され、その後、平成２３年２月４日付けで審尋がなされ、同年４月７日に回答書が提出された。
　
第２．補正の却下の決定
【補正の却下の決定の結論】
　平成２０年１０月３日に提出された手続補正書による補正を却下する。
　
【理由】
１．補正の内容
　平成２０年１０月３日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜１３を、補正後の特許請求の範囲の請求項１〜１２と補正するものであり、補正前後の請求項１は各々次のとおりである。
　
（補正前）
　「【請求項１】
　基板上に形成された第１導体と、前記第１導体上を覆って前記基板のほぼ全面に形成された誘電体膜と、前記第１導体上の前記誘電体膜上に形成されて前記第１導体より薄い第２導体とで構成された容量素子と、
　前記第２導体上を含み前記基板のほぼ全面に形成された絶縁膜と、
　前記第１導体と同層に一体的に形成されて前記誘電体膜の下層に配置されたコイル導体を備え、前記容量素子と共に共振回路又はフィルタ回路を構成するインダクタ素子と
　を有することを特徴とする電子部品。」
　
（補正後）
　「【請求項１】
　基板上に形成された第１導体と、前記第１導体上を覆って前記基板のほぼ全面に形成された誘電体膜と、前記第１導体上の前記誘電体膜上に形成されて前記第１導体より薄い第２導体とで構成された容量素子と、
　前記第２導体上を含み前記基板のほぼ全面に形成された絶縁膜と、
　一端部が前記第１導体として機能し、前記第１導体と同層に一体的に形成されて前記誘電体膜の下層に配置されたコイル導体を備え、前記容量素子と共に共振回路又はフィルタ回路を構成するインダクタ素子とを有し、
　前記誘電体膜は、前記第１導体及び前記コイル導体上のほぼ全面が平坦化されて前記第１導体及び前記コイル導体の上面及び側面の全面を覆っており、
　前記第１導体の厚さをｔ１とし、
　前記第２導体の厚さをｔ２とし、
　前記第２導体の粒径をｘとすると、
　ｔ１＞ｔ２、
　ｘ≦ｔ２であること
　を特徴とする電子部品。」
　
２．補正事項の整理
　本件補正による補正事項を整理すると、以下のとおりである。
　
（１）補正事項１
　補正前の請求項１の「前記第１導体と同層に一体的に形成されて前記誘電体膜の下層に配置されたコイル導体を備え、前記容量素子と共に共振回路又はフィルタ回路を構成するインダクタ素子と」を、補正後の請求項１の「一端部が前記第１導体として機能し、前記第１導体と同層に一体的に形成されて前記誘電体膜の下層に配置されたコイル導体を備え、前記容量素子と共に共振回路又はフィルタ回路を構成するインダクタ素子と」と補正すること。
　
（２）補正事項２
　補正前の請求項１の「を有することを特徴とする電子部品。」を、補正後の請求項１の「を有し、　前記誘電体膜は、前記第１導体及び前記コイル導体上のほぼ全面が平坦化されて前記第１導体及び前記コイル導体の上面及び側面の全面を覆っており、　前記第１導体の厚さをｔ１とし、　前記第２導体の厚さをｔ２とし、　前記第２導体の粒径をｘとすると、　ｔ１＞ｔ２、　ｘ≦ｔ２であること　を特徴とする電子部品。」と補正すること。
　
（３）補正事項３
　補正前の請求項３を削除するとともに、当該削除に伴って、補正前の請求項４以降について、請求項の番号及び引用する請求項の番号を修正すること。
　
（４）補正事項４
　補正前の請求項１３の「前記第１導体と一体的に形成されたコイル導体を前記第１導体と同層に同時に形成し、」を、補正後の請求項１２の「一端部が前記第１導体として機能し、前記第１導体と一体的に形成されたコイル導体を前記第１導体と同層に同時に形成し、」と補正すること。
　
（５）補正事項５
　補正前の請求項１３の「前記第１導体を覆って前記基板のほぼ全面に誘電体膜を形成し、」を、補正後の請求項１２の「前記第１導体及び前記コイル導体上のほぼ全面が平坦化されたて前記第１導体及び前記コイル導体の上面及び側面の全面を覆う誘電体膜を前記基板のほぼ全面に形成し、」と補正すること。
　
（６）補正事項６
　補正前の請求項１３の「容量素子が前記第１導体と前記第２導体と前記誘電体膜とで構成され、」の直前に、補正後の請求項１２の「前記第１導体の厚さをｔ１とし、前記第２導体の厚さをｔ２とし、前記第２導体の粒径をｘとすると、　ｔ１＞ｔ２、ｘ≦ｔ２であり、」を挿入すること。
　
３．新規事項の追加の有無、及び補正の目的の適否について
（１）補正事項１及び２について
　補正事項１及び２により補正された事項は、本願の願書に最初に添付した明細書（以下、本願の願書に最初に添付した明細書、特許請求の範囲及び図面を、各々「当初明細書」、「当初特許請求の範囲」及び「当初図面」といい、それらをまとめて「当初明細書等」という。）の００６５段落〜００７１段落、当初特許請求の範囲の請求項３、及び当初図面の図１（ｂ）等に記載されているものと認められるから、補正事項１及び２は、当初明細書等のすべての事項を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１及び２は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）の規定を満たす。
　また、補正事項１及び２は、補正前の請求項１に係る発明の発明特定事項である「第１導体」、「第２導体」及び「誘電体膜」について技術的限定を加えるものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１及び２は、特許法第１７条の２第４項の規定を満たす。
　
（２）補正事項３について
　補正事項３は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当するから、同法第１７条の２第３項及び第４項の規定を満たす。
　
（３）補正事項４及び５について
　補正事項４及び５により補正された事項は、当初明細書の００６５段落〜００７１段落及び００９５段落〜０１１６段落、並びに当初図面の図１（ｂ）及び図２〜７等に記載されているものと認められるから、補正事項４及び５は、当初明細書等のすべての事項を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項４及び５は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項の規定を満たす。
　また、補正事項４及び５は、補正前の請求項１３に係る発明の発明特定事項である「基板上に第１導体を形成すると共に、前記第１導体と一体的に形成されたコイル導体を前記第１導体と同層に同時に形成し、　前記第１導体を覆って前記基板のほぼ全面に誘電体膜を形成し、　前記第１導体上の前記誘電体膜上に前記第１導体より薄い第２導体を形成し、」という工程について技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項４及び５は、特許法第１７条の２第４項の規定を満たす。
　
（４）新規事項の追加の有無、及び補正の目的の適否についてのまとめ
　以上のとおりであるから、本件補正は特許法第１７条の２第３項及び第４項の規定を満たすものである。
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かについて、以下において更に検討する。
　
４．独立特許要件について
（１）補正後の発明
　本願の本件補正による補正後の請求項１〜１２に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、特許請求の範囲の請求項１〜１２に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される、上記１．の「（補正後）」の箇所に記載したとおりのものである。
　
（２）引用刊行物に記載された発明
（２−１）本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００５−１３６０７４号公報（以下「引用例」という。）には、図１〜７と共に次の記載がある。
　
ａ．「【請求項１】
支持基板上に形成された、下部電極層と、該下部電極層上の誘電体層と、該誘電体層上の上部電極層と、これら各層を覆うとともに前記上部電極層の上面を露出させる開口部が形成されている絶縁層と、前記開口部内の前記上部電極層の前記上面から前記絶縁層上にかけて形成された引出し電極層とからなるコンデンサであって、
　
ｂ．「【０００１】
　
本発明は、高周波領域においても誘電損失が小さく、良好に動作することができるコンデンサに関するものであり、特に所望する容量値を精度良く実現できる構造を有するコンデンサに関するものである。さらに、リーク特性が良好であり、また直流バイアス電圧の印加により容量を大きく変化できるが、高周波信号による容量の変化，ノイズ，非線形歪みは小さく抑えることができるコンデンサに関するものである
　
ｃ．「【００２３】
　本発明は以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は、作製工程における誘電体層へのダメージを低減し、かつ所望する容量値を精度よく得ることができるコンデンサを提供するとともに、リーク特性の良好なコンデンサを提供することにある。」
　
ｄ．「【００４０】
　以下、本発明のコンデンサおよび直列コンデンサならびに可変コンデンサについて、実施の形態の例を模式的に示す図面を用いて詳細に説明する。
【００４１】
　図１は、本発明のコンデンサの実施の形態の一例を示す断面図である。
図１において、１は支持基板であり、２は下部電極層であり、３は誘電体層であり、４は上部電極層であり、５は絶縁層であり、６は絶縁層５に形成された開口部であり、７は第１引出し電極層であり、８は第２引出し電極層であり、９１，９２は外部回路との接続部である
【００４２】
　
支持基板１は、耐熱性が高く、また上面が平坦なものであれば特に限定はなく、アルミナセラミックス等のセラミック基板やサファイア等の単結晶基板である。そして、支持基板１上に下部電極層２，誘電体層３および上部電極層４を、順次、支持基板１の上面のほぼ全面に成膜する。これら各層の成膜終了後、上部電極層４，誘電体層３および下部電極層２を、順次、所定の形状にエッチングする
【００４３】
　なお、下部電極層２，誘電体層３および上部電極層４の成膜に際しては、下部電極層２と誘電体層３との間、ならびに誘電体層３と上部電極層４との間に、パーティクル等のコンデンサの特性を劣化させる要因になりうる不純物の混入を最低限に抑制することが望ましい。従って、これら下部電極層２，誘電体層３および上部電極層４の成膜は、同じ成膜装置で、成膜室を大気開放せず、連続して行なうことが望ましい。以上のことより、具体的に成膜方法としては、スパッタが好適である。
【００４４】
　下部電極層２は、誘電体層３の形成時に一般的には高温が必要となるため、高融点であることが望ましい。さらに、誘電体層３が金属酸化物より成る場合には、酸化されにくい金属であることが望ましい。
以上のことから、下部電極層２に好適な材料として、白金，パラジウムを例示することができる
【００４５】
　さらに、下部電極層２は、スパッタによる成膜終了後、誘電体層３の形成温度まで加熱され、誘電体層３のスパッタ開始まで一定時間保持されることにより、平坦な膜となる。
【００４６】
　
下部電極層２の厚みは、外部回路との接続部９１と容量形成部との間の抵抗成分、および下部電極層２の連続性を考慮した場合は、厚い方が望ましいが、支持基板１との密着性を考慮した場合は、相対的に薄いほうが望ましく、両方を考慮して決定される。具体的には、０．１μｍ〜１０μｍである。
【００４７】
　
ここで、誘電体層３および上部電極層４としては、それぞれチタン酸バリウムストロンチウムおよび白金を好適に用いることができる。チタン酸バリウムストロンチウムを用いることにより、低損失で高誘電率の誘電体層３とすることができる。また、チタン酸バリウムストロンチウムより成る誘電体層３に対して、白金より成る上部電極層４とすることにより、誘電体層３と上部電極層４との密着性を向上させることができる。
【００４８】
　誘電体層３は、ペロブスカイト型酸化物結晶粒子が得られる誘電体材料をターゲットとして、下部電極層２のスパッタリング後、成膜室を大気開放することなく下部電極層２に引き続いて所望の厚みになる時間までスパッタリングを行なうことにより成膜される。その際、基板温度を高く、例えば８００℃としてスパッタリングを行なうことにより、スパッタリング後の熱処理を行なうことなく、低損失で高誘電率の誘電体層３が得られる。
【００４９】
　
上部電極層４は、上述の誘電体層３のスパッタリング後、成膜室を大気開放することなく引き続いてスパッタリングにより成膜される。その際、上部電極層４の厚みを誘電体層３の厚み以下とすることにより、後の上部電極層４のエッチングの際の誘電体層３への影響を少なくすることができる。また、エッチングによるパターニング精度が向上するため、所望する容量値を精度良く得ることができる
　
ｅ．「【００５０】
　上述のように成膜した後、上部電極層４，誘電体層３および下部電極層２を、順次、所定の形状にエッチングする。エッチングは、レジストをスピンコーティング法等により全面に均一に塗布し、フォトリソグラフィ法によりレジストを所定の形状にパターニングした後、ウェットエッチングもしくはドライエッチングにより行なう。容量値は上部電極層４の面積により決定されるため、上部電極層４のエッチングでは、より精度の高いドライエッチングを用いることが望ましい。さらに、白金より成る上部電極層４をウェットエッチングによりエッチングする際に、一般的には王水が用いられるが、王水を用いると誘電体層３もエッチングされる。このことからも、上部電極層４のエッチングはドライエッチングにより行なうことが望ましい。
【００５１】
　ドライエッチングは、例えば電子サイクロトロン共鳴装置（ＥＣＲ装置）を用い、アルゴンプラズマをエッチャントとして行なうことができる。
【００５２】
　なお、誘電体層３のエッチングはウェットエッチングおよびドライエッチングのどちらにより行なってもよい。また、下部電極層２のエッチングは、ウェットエッチングおよびドライエッチングのどちらを用いてもよいが、下部電極層２の厚みが厚い場合には、パターニング精度の観点から、上部電極層４と同様にドライエッチングにより行なうことが望ましい。
【００５３】
　以上のような上部電極層４，誘電体層３および下部電極層２のエッチングにおいては、誘電体層３の下面は下部電極層２の上面より小さく、上部電極層４の下面は誘電体層３の上面よりも小さくなるようにエッチングされる。これにより、誘電体層３において電界の集中する箇所がほとんどなくなるので、リーク特性が向上する。
【００５４】
　
次に、絶縁層５を形成する。絶縁層５は、引出し電極層７，８と下部電極層２との絶縁を確保するほか、誘電体層３を覆うことにより、コンデンサの耐湿性を向上させる目的で形成する
【００５５】
　さらに、絶縁層５は、その熱膨張係数が引出し電極層７，８よりも小さな材料から成ることが好ましい。これにより、熱膨張により上部電極層４と誘電体層３とが剥離するのを抑制することができる。一般的には、樹脂等から成る絶縁物よりも、無機物から成る絶縁物を用いることが好ましい。厚みは耐湿性を考慮すると厚い方が好ましいが、応力による割れを考慮した場合には薄い方が好ましく、両方を考慮して決定される。具体的には、０．３μｍ〜５μｍである。絶縁物材料の具体例としては、二酸化珪素や窒化ケイ素を挙げることができる。絶縁層５を比較的厚く形成する必要がある場合には、応力による割れが相対的に起こりにくい二酸化珪素が用いられる。
また、絶縁層５は、段差部の被覆性を考慮して、化学気相堆積（ＣＶＤ）法等により成膜することが望ましい。例えば、ＣＶＤ法により成膜された二酸化ケイ素はアモルファス状態であることが多いため、熱膨張係数が低くなり、絶縁層５に好適である
【００５６】
　
絶縁層５には、第１引出し電極層７および第２引出し電極層８より成る引出し電極層と上部電極層４との接続を確保するため、上部電極層４の上面の一部を露出させる開口部６が形成される。
【００５７】
　さらに、開口部６の下側の開口端は上部電極層４の上面よりも小さくなるように形成することにより、ドライエッチングの際に誘電体層３がエッチャント（例えば、ＣＦ４，Ｃ２Ｈ６，Ｏ２）に暴露されなくなるので、エッチングにより誘電体層３の特性に変化がほ
とんど起こることがなく、コンデンサの特性が安定する。」
　
ｆ．「【００５８】
　次に、第１引出し電極層７および第２引出し電極層８を順次成膜する。成膜方法としては、スパッタリングや蒸着が用いられ、成膜温度は特に限定はないが、コンデンサへの熱的なダメージを低減するためには、室温程度の温度がよい。一方、第１引出し電極層７と絶縁層５との密着性を考慮すると高温がよく、両方を考慮して決定される。例えばスパッタリング法による成膜では、１５０℃〜２５０℃にて成膜が行なわれる。
【００５９】
　第１引出し電極層７には、上部電極層４と同じ材料が用いられる。すなわち、上部電極層４が白金より成る場合であれば、第１引出し電極層７には白金が用いられる。これにより、第１引出し電極層７と上部電極層４とが確実に接続されることになる。
【００６０】
　第２引出し電極層８には、第１引出し電極層７よりも抵抗の低い材料が用いられる。具体例としては、金，銀，銅等であるが、酸化がされにくい等の理由から、金が好適に用いられる。
【００６１】
　第１引出し電極層７および第２引出し電極層８のそれぞれの厚みは、外部回路との接続部９２から上部電極層４までの抵抗を考慮すると各々厚い方が好ましく、さらに、第２引出し電極層８は、第１引出し電極層７よりも厚くすることが望ましい。一方、絶縁層５との密着性を考慮すると各々薄い方が好ましく、両者を考慮して決定する。具体的には、第１引出し電極層７は０．０１μｍ〜０．５μｍ、第２引出し電極層８は０．５μｍ〜５μｍである。
【００６２】
　以上のようにして作製されるコンデンサは、電界の集中しやすい下部電極層２の外縁部分に誘電体層３が存在しないので、誘電体層３において電界の集中する箇所がほとんどなく、またコンデンサの容量値は、精度良く加工することが可能な上部電極層４の面積により決定されるので、リーク特性が良好で、所望する容量値を精度良く有するコンデンサとなる。また、引出し電極層は第１引出し電極層７と、低抵抗かつ膜厚の厚い第２引出し電極層８とを含んで成るため、引出し電極層の抵抗を低く抑えることができ、特性の安定した、高周波領域であっても応答性の良好なコンデンサとなる。
【００６３】
　
また、以上のようにして得られたコンデンサにおいて、外部回路との接続部９１，９２に半田端子等を形成することにより、容易に外部回路と接続させることができる
　
ｇ．「【００７２】
　次に、図４乃至図７は本発明の可変コンデンサの実施の形態の一例を示している。図４は透視状態を示す平面図であり、図５は図４のＡ−Ａ’線における断面図であり、図６は図４のＢ−Ｂ’線における断面図であり、図７は図４のＣ−Ｃ’線における断面図である。
【００７３】
　
図４乃至図７において、４１は支持基板であり、４２は下部電極層であり、４３１，４３２，４３３，４３４はそれぞれ導体ラインであり、４４は誘電体層であり、４５は上部電極層であり、４６１，４６２，４６３，４６４はそれぞれ薄膜抵抗であり、４７は絶縁層であり、４８は開口部であり、４９は第１引き出し電極層であり、４１０は第２引出し電極層であり、４１１１，４１１２はそれぞれ外部回路との接続用端子部であり、４１２は絶縁層４７における貫通孔である。また図４および図５において、Ｃ１〜Ｃ５は、それぞれ直流バイアス電圧により容量が変化する容量形成部を示す
【００７４】
　支持基板４１は、図１乃至図３における支持基板１と同様である。この支持基板４１上に図１乃至図３と同様に下部電極層４２，誘電体層４４，上部電極層４５を順次被着形成し、所望の形状に加工する。」
　
ｈ．「【００７８】
　この導体ライン４３１，４３２，４３３，４３４は、上部電極層４５，誘電体層４４，下部電極層４２を順次、所望の形状に加工した後、新たに成膜して得ることができる。その際には、先に形成した下部電極層４２，誘電体層４４および上部電極層４５の形状を変化させないようにするために、リフトオフ法を用いることが望ましい。
【００７９】
　
なお、これに限らず、導体ライン４３１，４３２，４３３，４３４は、下部電極層４２の加工の際に、この形状を有するように加工を行なうことで、下部電極層４２と同一の材料および同一の工程で形成してもよい
　
（２−２）上記の記載を総合すると、上記引用例には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「支持基板１上に形成された下部電極層２と、前記下部電極層２上の誘電体層３と、前記誘電体層３上の上部電極層４と、これら各層を覆うとともに前記上部電極層４の上面を露出させる開口部が形成されている絶縁層５と、前記開口部内の前記上部電極層４の前記上面から前記絶縁層５上にかけて形成された引出し電極層７，８とを有するコンデンサ。」
　
（３）補正発明と引用発明との対比
（３−１）引用発明の「支持基板１」、「下部電極層２」は、各々補正発明の「基板」及び「第１導体」に相当する。
　したがって、引用発明の「支持基板１上に形成された下部電極層２」は、補正発明の「基板上に形成された第１導体」に相当する。
　また、引用発明の「前記下部電極層２上の誘電体層３」と補正発明の「前記第１導体上を覆って前記基板のほぼ全面に形成された誘電体膜」とは、「前記第１導体上を覆って形成された誘電体膜」である点で一致する。
　また、引用発明の「前記誘電体層３上の上部電極層４」と補正発明の「前記第１導体上の前記誘電体膜上に形成されて前記第１導体より薄い第２導体」とは、「前記第１導体上の前記誘電体膜上に形成された第２導体」である点で一致する。
　したがって、引用発明の「支持基板１上に形成された下部電極層２と、前記下部電極層２上の誘電体層３と、前記誘電体層３上の上部電極層４と」を有する「コンデンサ」と補正発明の「基板上に形成された第１導体と、前記第１導体上を覆って前記基板のほぼ全面に形成された誘電体膜と、前記第１導体上の前記誘電体膜上に形成されて前記第１導体より薄い第２導体とで構成された容量素子」とは、「基板上に形成された第１導体と、前記第１導体上を覆って形成された誘電体膜と、前記第１導体上の前記誘電体膜上に形成された第２導体とで構成された容量素子」である点で一致する。
　
（３−２）引用発明の「これら各層を覆うとともに前記上部電極層４の上面を露出させる開口部が形成されている絶縁層５」と補正発明の「前記第２導体上を含み前記基板のほぼ全面に形成された絶縁膜」とは、「前記第２導体上を含み前記基板に形成された絶縁膜」である点で一致する。
　また、引用発明において、容量素子として機能しているのは、「支持基板１上に形成された下部電極層２と、前記下部電極層２上の誘電体層３と、前記誘電体層３上の上部電極層４」という部分であることが当業者にとって明らかであるから、引用発明は、「これら各層を覆うとともに前記上部電極層４の上面を露出させる開口部が形成されている絶縁層５」という容量素子の部分と、「これら各層を覆うとともに前記上部電極層４の上面を露出させる開口部が形成されている絶縁層５と、前記開口部内の前記上部電極層４の前記上面から前記絶縁層５上にかけて形成された引出し電極層７，８」という容量素子に付随する部分とからなる電子部品であると解することができる。
　
（３−３）以上を総合すると、補正発明と引用発明とは、
　
　「基板上に形成された第１導体と、前記第１導体上を覆って形成された誘電体膜と、前記第１導体上の前記誘電体膜上に形成された第２導体とで構成された容量素子と、
　前記第２導体上を含み前記基板に形成された絶縁膜と、
　を有すること
　を特徴とする電子部品。」
　
　である点で一致し、以下の点で相違する。
　
（相違点１）
　補正発明は、「誘電体膜」が「前記基板のほぼ全面に形成された」ものであり、「一端部が前記第１導体として機能し、前記第１導体と同層に一体的に形成されて前記誘電体膜の下層に配置されたコイル導体を備え、前記容量素子と共に共振回路又はフィルタ回路を構成するインダクタ素子とを有し」ているのに対して、引用発明はそのような構成を備えていない点。
　
（相違点２）
　補正発明は、「第２導体」が、「前記第１導体より薄い」ものであるのに対して、引用発明はそのような特定がなされていない点。
　
（相違点３）
　補正発明は、「絶縁膜」が、「前記基板のほぼ全面に形成された」ものであるのに対して、引用発明はそのような特定がなされていない点。
　
（相違点４）
　補正発明は、「前記誘電体膜は、前記第１導体及び前記コイル導体上のほぼ全面が平坦化されて前記第１導体及び前記コイル導体の上面及び側面の全面を覆って」いるのに対して、引用発明はそのような構成を備えていない点。
　
（相違点５）
　補正発明は、「前記第１導体の厚さをｔ１とし、　前記第２導体の厚さをｔ２とし、　前記第２導体の粒径をｘとすると、　ｔ１＞ｔ２、　ｘ≦ｔ２である」のに対して、引用発明はそのような特定がなされていない点。
　
（４）相違点についての当審の判断
（４−１）相違点１について
（４−１−１）一般に、容量素子、及び当該容量素子の下部電極層と同層に形成されたコイル導体を備えたインダクタ素子からなる電子部品は、例えば、本願の出願前に日本国内において頒布された刊行物である下記周知例１にも記載されているように、当業者における周知技術であることに加え、そのような容量素子及びインダクタ素子からなる電子部品において、インダクタ素子を構成するコイル導体を、一端部が容量素子の下部電極層として機能し、下部電極と同層に一体的に形成する構造とし、誘電体膜を基板のほぼ全面に形成することにより、コイル導体が容量素子の誘電体膜の下層に配置されるようにして、インダクタ素子と容量素子とによりフィルタ回路を構成することも、例えば、下記周知例２及び３にも記載されているように、当業者における周知技術である。
　
ａ．周知例１：特開２００４−５６０９７号公報
　
　「【００２３】
図６は、本発明の薄膜キャパシタを含む複合受動部品の第２の実施の形態を示す断面図である。図６において、図５示した複合受動部品の第１の実施の形態の部分と同等の部分には同一の参照符号を付し重複する説明は省略する。
本実施の形態においては、同一のフレキシブル基材１の上に薄膜キャパシタとスパイラルインダクタとが形成されている。すなわち、図６の左側部には図５に示した第１の実施の形態の薄膜キャパシタが形成されており、右側部にはスパイラルインダクタ１６が形成されている。スパイラルインダクタ１６は、薄膜キャパシタの下部電極５と同一材料からなり、下部電極５のパターニング時に同時に形成されたものである。
　
ｂ．周知例２：特開２０００−３２３３４５号公報
　
　「【００４８】
図５は本発明に係る高周波電子部品の実施例であるローパスフィルタ（Low Pass Filter　以下ＬＰＦと称する）の分解斜視図、図６は図５の６ー６線に沿った断面図、図７は図５の７ー７線に沿った断面図、図８は図５の８ー８線に沿った断面図、図９は図５〜図８に示したＬＰＦの等価回路図を示している。
【００４９】絶縁基体１は前述したように無機焼結体でなる。
導体パターン２は、第１のコンデンサ電極２０４と、第２のコンデンサ電極２０５と、インダクタ電極２０３と、端子電極２０１、２０２とを備える。
【００５０】
導体パターン２は、絶縁膜４によって覆われている。絶縁膜４の表面には銅を主成分とする導体パターン５が付着されている。導体パターン５は、コンデンサ電極５０１〜５０３と、外部接続用電極５１〜５４とを有する。コンデンサ電極５０１は、絶縁膜４を間に挟んで、導体パターン２を構成するコンデンサ電極２０５と対向する。
　
ｃ．周知例３：特開平６−１８１１１９号公報
　
　「【０００９】
【実施例】（第１実施例）図６（ａ）の等価回路に示し、図２の組立図に示すＬＣ複合部品の第１実施例を製造工程順に説明すると、図１の断面図に示すように、（１）まず、高純度のシリコン・ウエハ、ガラス、合成樹脂などの絶縁基板１を用意する。特に、絶縁基板１には、バルク抵抗が大きい高純度のシリコン・ウエハが適している。
【００１０】（２）このシリコン・ウエハ１の上に、化学気相法(ＣＶＤ)により第１のシリコン酸化膜(ＳｉＯ２膜)２を形成したのち、
（３）このシリコン・ウエハ１のシリコン酸化膜２上に、次の化学気相法の工程に耐え得る金属、例えば、金、タングステン、モリブデン、タンタル、ニオブなどの金属膜３を蒸着し、（４）写真蝕刻法により、金属膜３の上に、フォトレジストによって平面状のパターン４ａとスパイラル状のパターン４ｂを形成し、（５）このフォトレジストのパターン４ａ、４ｂをマスクにして、第１の平板電極３ａとスパイラル状金属電極３ｃとを形成したのち、フォトレジストを洗い落とす
【００１１】
（６）第１の平板電極３ａ、スパイラル状金属電極３ｃ、露出している第１のシリコン酸化膜２の上に化学気相法により第２のシリコン酸化膜５を形成したのち、（７）この第２のシリコン酸化膜５の上にアルミニューム膜６を蒸着する
【００１２】
（８）アルミニューム膜６の上において、第１の平板電極３ａに対応する位置に、フォトレジストによって平面状のパターン７を形成し、（９）このフォトレジストのパターン７をマスクにして、端子電極６ｂを有する第２の平板電極６ａを形成した後、フォトレジストのパターン７を洗い落とす
【００１３】（１０）スパイラル状金属電極３ｃの内側の端子電極３ｄの表面上、および、第１の平板電極３ａの端子電極３ｂの表面上の第２のシリコン酸化膜５をエッチングにより除去して露出させ、端子電極３ｂ、３ｄ、６ｂを形成する。
【００１４】このような一連の工程を経て、絶縁基板となるシリコン・ウエハ１上に形成された多数のＬＣ複合部品は、シリコン・ウエハ１を分割して、各端子電極３ｂ、３ｄ、６ｂにボンディングしてパッケージに収める。」
　「【００２４】スパイラル状の各金属電極３ｃ、６ｃは、膜厚および幅に応じた抵抗を有しており、その厚みおよび／または幅を変えて抵抗を調整することにより、ＬＣ回路のＱを調整することができる。
【００２５】
Ｑが高い場合には、特定の周波数で急峻な濾波特性をもつが、Ｑが低い場合には、広い周波数帯域にわたる濾波特性を得ることができるので、絶縁基板となるシリコン・ウエハのバルク抵抗、スパイラル状の金属電極の長さ、厚み、幅および絶縁性酸化皮膜となるシリコン酸化膜の厚みなどを選択することにより、所望の濾波特性を有するＬＣ回路素子を得ることができ、ノイズ・フィルタなどに使用することができる
　
（４−１−２）したがって、これらの周知技術を勘案すれば、引用発明において、コイル導体を備えたインダクタ素子を設ける構成とするとともに、コイル導体を、一端部が「下部電極層２」として機能し、「下部電極層２」と同層に一体的に形成する構造とし、「誘電体層３」を基板のほぼ全面に形成することにより、コイル導体が「コンデンサ」の「誘電体層３」の下層に配置されるようにして、インダクタ素子と「コンデンサ」とによりフィルタ回路を構成すること、すなわち、補正発明のように、「誘電体膜」が「前記基板のほぼ全面に形成された」ものであり、「一端部が前記第１導体として機能し、前記第１導体と同層に一体的に形成されて前記誘電体膜の下層に配置されたコイル導体を備え、前記容量素子と共に共振回路又はフィルタ回路を構成するインダクタ素子とを有し」ている構成とすることは当業者が容易になし得たことである。
　よって、相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−２）相違点２について
（４−２−１）一般に、基板上に容量素子を形成するに当たり、容量の精度を上げるために上部電極層の膜厚を薄くすることは、例えば引用例の「上部電極層４は、上述の誘電体層３のスパッタリング後、成膜室を大気開放することなく引き続いてスパッタリングにより成膜される。その際、上部電極層４の厚みを誘電体層３の厚み以下とすることにより、後の上部電極層４のエッチングの際の誘電体層３への影響を少なくすることができる。また、エッチングによるパターニング精度が向上するため、所望する容量値を精度良く得ることができる。」（００４９段落）という記載からも分かるように、当業者における周知技術であり、上部電極層の膜厚を下部電極層の膜厚よりも薄く形成することも、例えば、本願の出願前に日本国内において頒布された刊行物である下記周知例４にも記載されているとおり、当業者において従来から行われてきていることである。
　
ａ．周知例４：特開平１１−９７６３５号公報
　
　「【００１７】
【発明の実施の形態】
（第１の実施形態）以下、第１の実施形態に係る容量素子及びその製造方法について図１（ａ）〜（ｃ）及び図２を参照しながら説明する。
【００１８】まず、図１（ａ）に示すように、
半導体基板１０の上に、１００ｎｍの膜厚のＴｉＯ
Ｘ
（酸化チタン）膜１１ａと３００ｎｍの膜厚の第１のＰｔ（白金）膜１１ｂとの積層構造よりなる下部電極１１を形成した後、
【００１９】次に、例えばＰｔよりなるターゲットを有し室温のチャンバー内に、例えば８０ｖｏｌ％のアルゴンガスと２０ｖｏｌ％の酸素ガスとの混合ガスよりなる放電ガスを導入して、リアクティブスパッタリングを行なう。このようにすると、ターゲットからＰｔ原子が弾き出され、弾き出されたＰｔ原子は容量絶縁膜１２の上に堆積される。この際、放電ガス中の酸素が膜中に取り込まれるため、Ｐｔの柱状結晶成長が妨げられるので、最終的には平均粒径が１００ｎｍ以下のＰｔの球状結晶が形成されると共に酸素が粒界に析出する。
このようにして、容量絶縁膜１２の上に、平均粒径が１００ｎｍ以下の球状結晶構造を有する厚さ２００ｎｍの第２のＰｔ膜１３を形成した後
　
（４−２−２）したがって、上記周知技術に鑑みれば、引用発明において、「第２導体」の膜厚を「第１導体」の膜厚よりも薄く形成することは、当業者が容易になし得たことである。
　よって相違点２は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−３）相違点３について
（４−３−１）引用例の００５４段落〜００５６段落及び図１等の記載から、引用発明の「絶縁層５」は、電極と接続するための開孔部及び「支持基板１」の端部を除き、「支持基板１」の全面に形成されているものと認められるから、引用発明においても、補正発明と同様に「前記第２導体上を含み前記基板のほぼ全面に形成された絶縁膜」を有しているものと認められる。
　したがって、相違点３は実質的なものではない。
　
（４−３−２）また、仮に、引用発明が「前記第２導体上を含み前記基板のほぼ全面に形成された絶縁膜」を有しているとまではいえず、相違点３が実質的なものであったとしても、引用例１の００５４段落に記載されているように、引用発明において、「絶縁層５」は、「引出し電極層７，８と下部電極層２との絶縁を確保するほか、誘電体層３を覆うことにより、コンデンサの耐湿性を向上させる目的で形成する」ものであるから、当該目的に照らし、「支持基板１」のできるだけ多くの部分を覆うようにすることは、当業者であれば当然になし得たことであり、また、一般に、基板上に容量素子を形成するに当たり、基板のほぼ全面に絶縁膜を形成することは、例えば、本願の出願前に日本国内において頒布された刊行物である下記周知例５にも記載されているように、当業者において従来から行われてきていることである。
　
ａ．周知例５：特開平６−８９８３１号公報
　
　「【００２０】
【実施例】以下、本発明の実施例を図面に基づいて説明する。
図１は本発明が適用された薄膜コンデンサの好適な一実施例を示す構成図であり、図２乃至図５は当該薄膜コンデンサの製造工程を示す説明図である。
　「【００２５】さらに、
図５に示すように、前記上部電極４、高誘電率薄膜３、下部電極２の形成された、基板１の上に、例えばスピンコート法によりポリイミドを塗布し、これを熱処理することにより固化させ絶縁膜５を形成する。続いて全面にレジスト膜を被覆し、フォトリソグラフィにより前記レジスト膜に矩形状の穴を開口したあと、前記レジスト膜をマスクとして前記上部電極４上に位置する部分、及び前記下部電極２上に位置する部分の絶縁膜５を、例えば反応性イオン・エッチングにより選択的に除去する。これにより図５に示すように上下の電極からの引き出し部充填用の矩形状孔６−１，６−２がそれぞれ開口される。
【００２６】次に図１に示すように、外部回路と接続されるリード線となる下部電極引き出し部７−１、および上部電極引き出し部７−２をアルミニウムのスパッタリグにより形成する。なお、このとき絶縁膜４上に形成された、アルミニウム薄膜はフォトリソグラフィを適用して、塩素系ガスを用いたＲＩＥ法により図１（ａ）に示したような形状にパターニングする。ここで上部電極４と上部電極引き出し部７−２との接続部は、上部電極４に完全に包含されている。」
　
　（上記記載及び図１の記載から、上記周知例５には、「基板１」上に「薄膜コンデンサ」を形成するに当たり、「基板１」のほぼ全面に「絶縁膜５」を形成することが記載されているものと認められる。）
　
（４−３−３）したがって、引用発明において、補正発明のように、「絶縁膜」を「前記第２導体上を含み前記基板のほぼ全面に形成された」構成とすることは、当業者が容易になし得たことである。
　よって、相違点３は実質的なものではないか、仮に実質的なものであったとしても、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−４）相違点４について
（４−４−１）本願発明の「前記誘電体膜は、前記第１導体及び前記コイル導体上のほぼ全面が平坦化されて」とは、「前記誘電体膜」ではなく「前記第１導体及び前記コイル導体上」の「ほぼ全面が平坦化されて」いることを意味するものであることを、平成２３年５月１７日に審判請求人から電話で報告を受けているので、そのような前提の下に検討を行う。
　一般に、容量素子において、誘電体膜を形成するに先立って、下部電極層の表面を研磨により平坦化しておくことは、例えば、本願の出願前に日本国内において頒布された刊行物である下記周知例６〜８にも記載されているように、当業者における周知技術である。
　
ａ．周知例６：特開２００５−３３１０３号公報
　
　「【０００１】
　本発明は、強誘電体膜または高誘電体膜からなる容量絶縁膜を用いた容量素子を備えた半導体記憶装置およびその製造方法に関するものである。」
　「【０１０１】
　（実施の形態７）
　本発明の実施の形態７における半導体記憶装置について図面を参照して説明する。実施の形態１と実施の形態7との異なる点は、スペーサ絶縁膜である第二の絶縁膜６７が下部電極５９Ａと下部電極５９Ｂとの間に形成されていることである。実施の形態１と共通点は説明を省略する。なお、スリット６３に関しては、実施の形態１と同じである。
【０１０２】
　下部電極５９が形成されるまでの工程は実施の形態１と同じである。図１６は実施の形態７に係る半導体記憶装置の要部断面図である。図６と同一構成要素は同符号を付して説明を省略する。ＣＶＤ法により、酸化シリコンを下部電極５９Ａと下部電極５９Ｂとの間を埋め込むように下部電極５９の表面全体に亘って堆積する。
続いて、ＣＭＰ法を用いて、下部電極５９の上部表面が露出するまで酸化シリコンを除去する。
【０１０３】
　
次に、ＳＢＴＮからなる容量絶縁膜６０を下部電極５９の上面と第二の絶縁膜６７の上面とに形成する。
【０１０４】
　
以上のように形成された容量素子６２は、
　
　（ここにおいて、「ＣＭＰ法」が研磨により表面を平坦化するための方法であることは当業者の技術常識であるから、上記周知例６には、「容量素子６２」において、「容量絶縁膜６０」を形成するに先立って、「下部電極５９」の表面を研磨により平坦化することが記載されているものと認められる。）
　
ｂ．周知例７：特開平１１−２１４８５３号公報
　
　「【００３４】
続いて図４（Ｂ）に示すように、導体層１２Ａの表面１２ＡＸを例えばグラインダ等の研磨手段２８を用いて研磨する。これにより導体層１２Ａの表面１２ＡＸ上に形成された凸凹１２ＡＴが除去されると共に、当該表面１２Ａが平坦化される。
【００３５】この後、この多層セラミック配線板３０の最上層の導体層１２Ａの表面の特性を改善するため、必要に応じてこれら導体層１２Ａ上に金、パラジウム又は白金等からなる金属層を形成する。
【００３６】続いて図５（Ａ）に示すように、この多層セラミック配線板３０の最上層の導体層１２Ａ上に印刷、スパツタ又はＣＶＤ等の手法を用いてタングステン、ルテニウム又はルテニウムオキサイド等を被着し、バリアメタル層２０を０．００５〜１．０〔μｍ〕程度の厚みで形成する。
【００３７】
次いでこの多層セラミック配線板３０の最上層の導体層１２Ａのうちの所定電極上に積層されたバリアメタル層２０上に印刷、スピンコート、スパツタ又はＣＶＤ等の手法によりタンタルオキサイド又はバリウムチタンオキサイド等の高誘電体材料からなる高誘電体層２１を形成する。
【００３８】続いてこのように高誘電体層２１を成膜形成した多層セラミック配線板３０を３００〜８００〔℃〕の酸素雰囲気等の所定雰囲気中で０．１〜１８０分程度加熱処理することにより高誘電体層２１の電気的特性を向上させた後、この高誘電体層２１上に金等の所望の電極材料を用いて上部電極層２２を形成する。これによりコンデンサ１９を得ることができる。」
　「【００５８】
【発明の効果】上述のように本発明によれば、配線板の製造方法において、
絶縁基板の一面に所定パターンの導体層を積層形成する第１の工程と、導体層の表面を平坦化する第２の工程と、導体層の所定電極上に高誘電体材料からなる高誘電体層を積層形成する第３の工程と、高誘電体層上に電極材料からなる電極層を積層形成する第４の工程とを設けるようにしたことにより、絶縁基板の一面に、表面が平坦化された導体層の電極と、高誘電体層と、電極層とを順次積層してなる高容量のコンデンサを形成することができる。
　
　（上記記載から、上記周知例７には、「高容量のコンデンサ」において、「高誘電体層」を形成するに先立って、「導体層」の表面を研磨により平坦化しておくことが記載されているものと認められる。）
　
ｃ．周知例８：特開２００４−１７２３２６号公報
　
　「【００１８】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
（実施形態１）
図１（ａ）〜（ｃ）は本発明に係わるキャパシタを形成する場合の製造工程順の断面図である。
１１は電気的な接続をとるためのプラグであり、シリコン基板（図示せず）の主面側に形成された絶縁体膜１２中に埋め込まれている。このような下地上に、ＴＥＯＳを用いたプラズマＣＶＤ法によりＳｉＯ２膜１３を厚さ５００ｎｍ程度成膜する。そしてプラグ１１の上に直径１５０ｎｍ程度の穴１４（開口部）を形成する。続いてキャパシタの下部電極となるＲｕ膜１５をスパッタ法あるいはＣＶＤ法によって成膜し、穴１４を埋め込む（図１（ａ））。
【００１９】
次に、ＣＭＰ法によってＳｉＯ
２
膜１３をストッパーとしてＲｕ膜１５の研磨を行い、Ｒｕ膜１５からなる下部電極をセルごとに分離する（図１（ｂ））。
【００２０】
次に、フッ酸またはフッ化アンモニウムもしくはフッ酸とフッ化アンモニウムの混合液を用いたウェットエッチング法により、ＳｉＯ
２
膜１３を除去する。続いてキャパシタの誘電体膜としてＴａ
２
Ｏ
５
膜１６をＣＶＤ法により成膜し、さらにアニール処理を施して結晶化させる。続いてキャパシタの上部電極としてＲｕ膜１７をスパッタ法あるいはＣＶＤ法によって成膜する（図１（ｃ））
【００２１】
その後、Ｒｕ膜１７上に層間絶縁体膜（図示せず）を成膜し、この層間絶縁体膜の一部を開口してＲｕ膜１７と電気的接続をとるためのプラグ（図示せず）を形成することによってキャパシタが完成する。」
　
　（上記記載から、周知例８には、「キャパシタ」において、「キャパシタの誘電体膜としてＴａ２Ｏ５膜１６」を形成するに先立って、「Ｒｕ膜１５からなる下部電極」の表面を研磨により平坦化しておくことが記載されているものと認められる。）
　
（４−４−２）したがって、上記周知技術を勘案すれば、引用発明において、「誘電体層３」を形成するに先立って、「下部電極層２」の表面を研磨により平坦化しておくことは、当業者が適宜なし得たことである。
　
（４−４−３）ところで、引用発明において、「誘電体膜」が「前記基板のほぼ全面に形成された」ものであり、「一端部が前記第１導体として機能し、前記第１導体と同層に一体的に形成されて前記誘電体膜の下層に配置されたコイル導体を備え、前記容量素子と共に共振回路又はフィルタ回路を構成するインダクタ素子とを有し」ている構成とすることは、上記（４−１）において検討したとおり当業者が容易になし得たことであるが、そのような構成とした場合には、「前記誘電体膜は、」「前記第１導体及び前記コイル導体の上面及び側面の全面を覆」う構成となることは当業者にとって自明である。
　そして、「誘電体層３」を形成するに先立って、「下部電極層２」の表面を研磨により平坦化しておくことは、上記（４−４−２）において検討したとおり当業者が適宜なし得たことであるから、引用発明において、「前記誘電体膜」により「前記第１導体及び前記コイル導体の上面及び側面の全面を覆」うに当たり、「下部電極層２」（「前記第１導体」）の表面を平坦化することも当業者が容易になし得たことである。
　そして、「前記誘電体膜」により「前記第１導体及び前記コイル導体の上面及び側面の全面を覆」うに当たり、「前記第１導体」の表面を研磨により平坦化しようとすれば、「前記第１導体及び前記コイル導体上のほぼ全面」も平坦化されることが明らかであるから、引用発明において、「前記誘電体膜」により「前記第１導体及び前記コイル導体の上面及び側面の全面を覆」うに当たり、「下部電極層２」（「前記第１導体」）の表面を平坦化することが当業者が容易になし得たことであるのと同様に、「前記誘電体膜」により「前記第１導体及び前記コイル導体の上面及び側面の全面を覆」うに当たり、「前記第１導体及び前記コイル導体上のほぼ全面が平坦化され」た構成とすること、すなわち、補正発明のように、「前記誘電体膜は、前記第１導体及び前記コイル導体上のほぼ全面が平坦化されて前記第１導体及び前記コイル導体の上面及び側面の全面を覆って」いる構成とすることは、当業者が容易になし得たことである。
　したがって、相違点４は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−５）相違点５について
（４−５−１）まず、「前記第１導体の厚さをｔ１とし、　前記第２導体の厚さをｔ２とし」たときに、「ｔ１＞ｔ２」とすることの容易想到性について検討する。
　「前記第１導体の厚さをｔ１とし、　前記第２導体の厚さをｔ２とし」たときに、「ｔ１＞ｔ２」であることは、「前記第２導体」の膜厚を「前記第１導体」の膜厚よりも薄くすることと同義であるが、「前記第２導体」の膜厚を「前記第１導体」の膜厚よりも薄くすることは、上記（４−２）において検討したとおり、当業者が容易になし得たことであるから、「前記第１導体の厚さをｔ１とし、　前記第２導体の厚さをｔ２とし」たときに、「ｔ１＞ｔ２」とすることも当然に、当業者が容易になし得たことである。
　
（４−５−２）次に「前記第２導体の厚さをｔ２とし、　前記第２導体の粒径をｘとする」ときに、「ｘ≦ｔ２であること」の容易想到性について検討する。
　一般に、容量素子において、誘電体上に上部電極を設けるに当たり、当該上部電極の厚さや粒径をどのような値とするかは、電気抵抗、機械的強度、物質の透過性等を考慮して当業者が適宜選択し得る設計的事項であり、上部電極の厚さを粒径以上の値とすることも、例えば、本願の出願前に日本国内において頒布された刊行物である上記周知例４の次の記載からも分かるように、また、下記周知例９にも記載されているように、当業者において従来から行われてきていることである。
　
ａ．周知例４：特開平１１−９７６３５号公報
　
　「【００１７】
【発明の実施の形態】
（第１の実施形態）以下、第１の実施形態に係る容量素子及びその製造方法について図１（ａ）〜（ｃ）及び図２を参照しながら説明する。
【００１８】まず、図１（ａ）に示すように、半導体基板１０の上に、１００ｎｍの膜厚のＴｉＯx（酸化チタン）膜１１ａと３００ｎｍの膜厚の第１のＰｔ（白金）膜１１ｂとの積層構造よりなる下部電極１１を形成した後、該下部電極１１の上に、２５０ｎｍの膜厚を持つビスマス（Ｂｉ）の層状構造を有する強誘電体薄膜よりなる容量絶縁膜１２を形成する。
【００１９】次に、例えばＰｔよりなるターゲットを有し室温のチャンバー内に、例えば８０ｖｏｌ％のアルゴンガスと２０ｖｏｌ％の酸素ガスとの混合ガスよりなる放電ガスを導入して、リアクティブスパッタリングを行なう。このようにすると、ターゲットからＰｔ原子が弾き出され、弾き出されたＰｔ原子は容量絶縁膜１２の上に堆積される。この際、放電ガス中の酸素が膜中に取り込まれるため、Ｐｔの柱状結晶成長が妨げられるので、最終的には平均粒径が１００ｎｍ以下のＰｔの球状結晶が形成されると共に酸素が粒界に析出する。
このようにして、容量絶縁膜１２の上に、平均粒径が１００ｎｍ以下の球状結晶構造を有する厚さ２００ｎｍの第２のＰｔ膜１３を形成した後、
　
ｂ．周知例９：特開２００２−１１０９３４号公報
　
　「【００１８】
【発明の実施の形態】［第１実施例］図２（Ａ）〜（Ｃ）は、本発明の第１実施例による強誘電体キャパシタ３０の製造工程を説明する。
【００１９】図２（Ａ）を参照するに、Ｓｉ基板３１は表面がＳｉＯ２膜３１Ａにより覆われており、前記ＳｉＯ２膜３１Ａ上にはＰｔ膜３２およびＰＺＴ膜３３がスパッタリング法により、それぞれ約２００ｎｍおよび約２００ｎｍの厚さに形成される。前記Ｐｔ膜３２は、前記ＳｉＯ２膜３１Ａとの界面に、密着性を向上させるため薄いＴｉ膜を含んでいてもよい。前記Ｐｔ膜３２は強誘電体キャパシタ３０の下部電極を構成し、前記ＰＺＴ膜３３は強誘電体キャパシタ絶縁膜を構成する。」
　「【００２１】
次に図２（Ｂ）の工程において前記ＰＺＴ膜３３上にＩｒＯ
２
膜３４が上部電極として、Ｉｒをターゲットとした反応性スパッタリング工程により、基板温度約１００℃、プラズマパワー１ｋＷの条件下で、約２００ｎｍの厚さに形成される
【００２２】このようにして形成されたＩｒＯ２膜３４は図２（Ｃ）の工程において、酸素雰囲気中、６５０℃の温度で熱処理され、その結果前記ＩｒＯ２膜３４が結晶化すると同時に、膜中の酸素欠損が補償される。」
　「【００３０】
図６を参照するに、かかるＰＺＴ膜３３に沿った領域ではＩｒＯ
２
膜は平均粒径が約５０ｎｍ以下、実際には約５ｎｍのＩｒＯ
２
微結晶の集合体よりなり、柱状の組織は見当たらない。すなわち、先に説明した図２（Ｃ）の熱処理工程により、前記ＩｒＯ
２
膜３４のアモルファス領域は結晶化し、このように平均粒径が約５ｎｍの微結晶の集合体を形成したものと考えられる
　
（４−５−３）したがって、上記周知技術に鑑みれば、引用発明において、「上部電極層４」の厚さを粒径以上の値とすること、すなわち、補正発明のように、「前記第２導体の厚さをｔ２とし、　前記第２導体の粒径をｘとする」ときに、「ｘ≦ｔ２である」ようにすることは、当業者が容易になし得たことである。
　
　以上のとおりであるから、相違点５は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−６）判断についてのまとめ
　以上検討したとおり、補正発明と引用発明との相違点は、いずれも実質的なものではないか、又は、周知技術を勘案することにより当業者が容易になし得た範囲に含まれる程度のものである。
　したがって、補正発明は、周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
（５）独立特許要件についてのまとめ
　本件補正は、補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しないものである。
　
５．補正の却下の決定のむすび
　本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
　平成２０年１０月３日に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項１〜１３に係る発明は、平成２０年６月３０日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、特許請求の範囲の請求項１〜１３に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．の「（補正前）」の箇所に記載したとおりのものである。
　一方、本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００５−１３６０７４号公報（引用例）には、上記第２．４．（２）に記載したとおりの事項及び発明（引用発明）が記載されているものと認められる。
　そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第２．４．において検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第４．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。