【事件の表示】
　特願２００７−１５０６９２「接合電界効果薄膜トランジスタ」拒絶査定不服審判事件〔平成２０年　１月１７日出願公開、特開２００８−　１０８６１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１９年６月６日の出願（パリ条約に基づく優先権主張２００６年６月２８日　大韓民国）であって、平成２０年６月２０日付けの拒絶理由通知に対して、同年９月２４日に意見書及び手続補正書が提出されたが、同年１２月１６日付けで拒絶査定がされ、それに対して、平成２１年３月１９日に拒絶査定に対する審判請求がされるとともに、同年４月１４日に手続補正書が提出され、その後、平成２２年１１月２日付けで審尋がされ、平成２３年２月９日に回答書が提出されたものである。
　
　
２．補正の却下の決定
　
［補正の却下の決定の結論］
　平成２１年４月１４日に提出された手続補正書による補正を却下する。
　
［理由］
（１）補正の内容
　平成２１年４月１４日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜１５を補正後の特許請求の範囲の請求項１〜１４に補正するものであって、補正前後の請求項１は各々以下のとおりである。
　
（補正前）
　「【請求項１】
　基板上に形成された第１ゲート電極と、
　前記第１ゲート電極上に形成された第１導電型第１ゲート半導体パターンと、
　前記基板及び第１導電型第１ゲート半導体パターン上に形成された第２導電型半導体チャンネル層と、
　前記第２導電型半導体チャンネル層上に前記第１導電型第１ゲート半導体パターン形成領域と対応する領域の両側に離隔して形成されたソース及びドレイン電極と、を備え、
　前記第１導電型第１ゲート半導体パターンと前記第２導電型半導体チャンネル層とは酸化膜であることを特徴とする接合電界効果薄膜トランジスタ。」
　
（補正後）
　「【請求項１】
　基板上に形成された第１ゲート電極と、
　前記第１ゲート電極上に形成された第１導電型第１ゲート半導体パターンと、
　前記基板及び第１導電型第１ゲート半導体パターン上に形成された第２導電型半導体チャンネル層と、
　前記第２導電型半導体チャンネル層上に前記第１導電型第１ゲート半導体パターン形成領域と対応する領域の両側に離隔して形成されたソース及びドレイン電極と、を備え、
　前記第１導電型第１ゲート半導体パターンと前記第２導電型半導体チャンネル層とは透明酸化膜であることを特徴とする接合電界効果薄膜トランジスタ。」
　
（２）補正事項の整理
　本件補正の補正事項を整理すると、以下のとおりである。
　
（２−１）補正事項１
　補正前の請求項１の「前記第１導電型第１ゲート半導体パターンと前記第２導電型半導体チャンネル層とは」と「酸化膜である」との間に、「透明」を付加して、補正後の請求項１と補正すること。
　
（２−２）補正事項２
　補正前の請求項４を削除するとともに、補正前の請求項５〜１５の番号を繰り上げ、必要に応じて引用する請求項の番号を変更して、補正後の請求項４〜１４とすること。
　
（３）新規事項の追加の有無及び補正の目的の適否について 
（３−１）補正事項１について
　「第１導電型第１ゲート半導体パターン」及び「第２導電型半導体チャンネル層」が「透明酸化膜」であることは、本願の願書に最初に添付した明細書の００２９段落、００３０段落及び００３６段落に記載されているものと認められるから、補正事項１は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面（以下「当初明細書等」という。）のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。したがって、補正事項１は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たすものである。
　また、補正事項１は、補正前の請求項１に係る発明の発明特定事項である「第１導電型第１ゲート半導体パターン」及び「第２導電型半導体チャンネル層」の材質を「透明酸化膜」に減縮する補正であるから、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　
（３−２）補正事項２について
　補正事項２は、特許法第１７条の２第５項第１号に掲げる請求項の削除を目的とするものに該当する。
　
（３−３）以上検討したとおり、本件補正は、特許法第１７条の２第５項第２号に掲げる事項を目的とするものを含んでいるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かについて、以下において更に検討する。
　
（４）独立特許要件について
（４−１）補正後の発明
　本件補正による補正後の本願の請求項１〜１４に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜１４に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される、上記（１）の「補正後」の箇所に記載したとおりのものである。
　
（４−２）引用刊行物に記載された発明
（４−２−１）本願の優先日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平９−１９１０１７号公報（以下「引用例」という。）には、図１〜４とともに以下の記載がある（なお、下線は当合議体にて付加したものである。以下同じ）。　
　
　「【０００１】
【発明の属する技術分野】
本発明は、絶縁性基板上に設けられる接合型の電界効果トランジスタから成る薄膜半導体装置およびその製造方法に関する
　
　「【００１０】
【発明の実施の形態】以下に、本発明の半導体装置およびその製造方法における実施の形態を図に基づいて説明する。図１は本発明の半導体装置における第１実施形態を説明する模式断面図である。すなわち、
第１実施形態における半導体装置１は、ほうけい酸ガラス等から成る絶縁性基板２上に接合型の電界効果トランジスタが構成されている点に特徴がある
【００１１】
この半導体装置１は、絶縁性基板２上の窒化シリコン膜２１を介して形成された第１電極Ａと、第１電極Ａ上に設けられた一の導電型から成る第１導電層３と、第１導電層３上に設けられた他の導電型から成る薄膜活性層４と、薄膜活性層４上に設けられた一の導電型から成る第２導電層５と、第２導電層５上に設けられた第２電極Ｂと、第１導電層３と第２導電層５とで挟まれる薄膜活性層４の部分を境にして一方側の薄膜活性層４と導通する第３電極Ｃと、他方側と導通する第４電極Ｄとから構成されている
【００１２】
半導体装置１の薄膜活性層４は例えば多結晶シリコン膜を２０〜３０ｎｍ程度の厚さに形成したものから成る
【００１３】図２は、この半導体装置１の動作を説明する模式図で、（ａ）は水平チャネル動作、（ｂ）は垂直チャネル動作を示している。
図２（ａ）に示すような水平チャネル動作を行う場合には第１電極Ａおよび第２電極Ｂをゲート電極とみなし、この電極への電圧印加によって第３電極Ｃ−第４電極Ｄ間を流れる電流を制御する
【００１４】例えば、
薄膜活性層４がｎ型、第１導電層３および第２導電層５がｐ型から成る場合において、第１電極Ａおよび第２電極Ｂに負のバイアス電圧を印加すると、第１電極Ａ−第２電極Ｂ間の空乏層が広がり、ドレイン電流Ｉ
DS
が流れる（図２（ａ）中矢印参照）。一方、第１電極Ａおよび第２電極Ｂに正のバイアス電圧を印加すると、第１電極Ａ−第２電極Ｂ間のチャネルが正孔で埋まって狭くなり、ドレイン電流Ｉ
DS
つまりリーク電流が制限される
　
　「【００２６】次いで、図４（ｂ）に示すように、レーザ光照射によるアニールを行う。レーザ光としては波長３０８ｎｍ程度のエキシマレーザを使用し、空気中で２５０ｍＪ／ｃｍ2 のエネルギーで照射する。これにより、非晶質シリコン膜４０、第１導電層３、第２導電層５の脱水素化、多結晶化および活性化を図り、
多結晶シリコンから成るｐ
+ 
型の第１導電層３、第２導電層５およびｎ
- 
型の薄膜活性層４を形成する
【００２７】低温アニールによって多結晶シリコンの第１導電層３、第２導電層５および薄膜活性層４を形成する場合には、レーザ光照射の代わりに５５０〜６００℃、数時間〜数十時間の低温アニール（アニール条件は結晶粒径、準位低減で決定する）を行って非晶質シリコン膜を多結晶シリコン膜化してもよい。これにより形成された
多結晶シリコン膜中には、第１導電層３（ｐ
+ 
型）と薄膜活性層４（ｎ
- 
型）、第２導電層５（ｐ
+ 
型）と薄膜活性層４（ｎ
- 
型）の２つのｐｎ接合が形成されることになる
【００２８】次に、図４（ｃ）に示すように、薄膜活性層４および第２導電層５の上にＰＳＧ（Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓの略で、燐を含んだ酸化シリコン膜）６１と窒化シリコン膜６２を形成し、この状態で、フォーミングガス中、４００℃３〜４時間程度の水素化アニールを行い、シリコンダングリングボンドをカットし、電子および正孔の電界効果移動度を高める。
【００２９】そして、
ドレイン領域の第３電極Ｃ（図１参照）、ソース領域の第４電極Ｄ（図１参照）および第２電極Ｂ（図１参照）
　
　「【００４１】
【発明の効果】以上説明したように、本発明の半導体装置およびその製造方法によれば次のような効果がある。すなわち、
薄膜活性層を備えた接合型の電界効果トランジスタが構成されることにより、界面リーク電流が少なく、トンネルリーク電流も抑制できるとともに、高速動作を行うことが可能となる
このような半導体装置をＬＣＤの駆動用に用いることで、コントラストの向上を図ることが可能となる
　
（４−２−２）以上より、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「絶縁性基板２上の窒化シリコン膜２１を介して形成された第１電極Ａと、第１電極Ａ上に設けられた一の導電型から成る第１導電層３と、第１導電層３上に設けられた他の導電型から成る薄膜活性層４と、薄膜活性層４上に設けられた一の導電型から成る第２導電層５と、第２導電層５上に設けられた第２電極Ｂと、第１導電層３と第２導電層５とで挟まれる薄膜活性層４の部分を境にして一方側の薄膜活性層４と導通する第３電極Ｃと、他方側と導通する第４電極Ｄとから構成されている接合型の電界効果トランジスタから成る薄膜半導体装置。」
　
（４−３）補正発明と引用発明との対比
（４−３−１）引用発明の「絶縁性基板２」及び「接合型の電界効果トランジスタから成る薄膜半導体装置」は、補正発明の「基板」及び「接合電界効果薄膜トランジスタ」に相当する。
　
（４−３−２）引用例の００１３段落の「
図２（ａ）に示すような水平チャネル動作を行う場合には第１電極Ａおよび第２電極Ｂをゲート電極とみなし、この電極への電圧印加によって第３電極Ｃ−第４電極Ｄ間を流れる電流を制御する
　
（４−３−３）引用例の００２６段落の「
多結晶シリコンから成るｐ
+ 
型の第１導電層３、第２導電層５およびｎ
- 
型の薄膜活性層４を形成する
多結晶シリコン膜中には、第１導電層３（ｐ
+ 
型）と薄膜活性層４（ｎ
- 
型）、第２導電層５（ｐ
+ 
型）と薄膜活性層４（ｎ
- 
型）の２つのｐｎ接合が形成されることになる
　
（４−３−４）図１から、引用発明の「第３電極Ｃ」及び「第４電極Ｄ」は、「薄膜活性層４」上に「第１導電層３」と対応する領域の両側に隔離して形成されているものと認められる。
　また、引用例の００１４段落の「
薄膜活性層４がｎ型、第１導電層３および第２導電層５がｐ型から成る場合において、第１電極Ａおよび第２電極Ｂに負のバイアス電圧を印加すると、第１電極Ａ−第２電極Ｂ間の空乏層が広がり、ドレイン電流Ｉ
DS
が流れる（図２（ａ）中矢印参照）。一方、第１電極Ａおよび第２電極Ｂに正のバイアス電圧を印加すると、第１電極Ａ−第２電極Ｂ間のチャネルが正孔で埋まって狭くなり、ドレイン電流Ｉ
DS
つまりリーク電流が制限される
ドレイン領域の第３電極Ｃ（図１参照）、ソース領域の第４電極Ｄ（図１参照）および第２電極Ｂ（図１参照）
　したがって、引用発明における「第１導電層３と第２導電層５とで挟まれる薄膜活性層４の部分を境にして一方側の薄膜活性層４と導通する第３電極Ｃと、他方側と導通する第４電極Ｄ」なる構成は、補正発明における「前記第２導電型半導体チャンネル層上に前記第１導電型第１ゲート半導体パターン形成領域と対応する領域の両側に離隔して形成されたソース及びドレイン電極」に相当する。
　
（４−３−５）以上を総合すると、補正発明と引用発明とは、
　「基板上に形成された第１ゲート電極と、
　前記第１ゲート電極上に形成された第１導電型第１ゲート半導体パターンと、
　前記基板及び第１導電型第１ゲート半導体パターン上に形成された第２導電型半導体チャンネル層と、
　前記第２導電型半導体チャンネル層上に前記第１導電型第１ゲート半導体パターン形成領域と対応する領域の両側に離隔して形成されたソース及びドレイン電極と、を備えた接合電界効果薄膜トランジスタ。」
　である点で一致し、以下の点で相違する。　
　
（相違点）
　補正発明は、「第１導電型第１ゲート半導体パターン」及び「第２導電型半導体チャンネル層」が「透明酸化膜である」のに対し、引用発明は、そのような特定をしていない点。
　
（４−４）相違点についての検討
（４−４−１）一般に、ＬＣＤ駆動用の薄膜トランジスタにおいて、開口率の向上（表示面積の向上）のために、半導体層を透明酸化膜で形成することは、例えば、本願の優先日前に外国または日本国内において頒布された以下の周知例１〜４に記載されているように、当業者において周知である。
　
ａ．周知例１：国際公開第０３／０９８６９９号
　上記周知例１には、以下の記載がある。
　「技術分野
　
本発明は、ＩＩ族酸化物を半導体層として用いた半導体装置およびそれを用いる表示装置に関し、特に酸化亜鉛を半導体層として用いた半導体装置に好適な性能改善の手法に関するものである
　
　「日本国公開公報である特開２０００−１５０９００公報（公開日２０００年５月３０日；以下、特許文献２と記す）には、
トランジスタのチャネル層に酸化亜鉛等の透明半導体を使用し、ゲート絶縁層にも透明絶縁性酸化物を使用する等してトランジスタを透明にすることにより、液晶表示装置の開口率を向上させる
　
　「
本発明の半導体装置では、前記ＩＩ族酸化物は、酸化亜鉛であることが好ましい。半導体層として用いることができるＩＩ族酸化物としては、たとえば酸化亜鉛（ＺｎＯ）、酸化マグネシウム亜鉛（Ｍｇ
ｘ
Ｚｎ
１−ｘ
Ｏ）、酸化カドミウム亜鉛（Ｃｄ
ｘ
Ｚｎ
１−ｘ
Ｏ）、酸化カドミウム（ＣｄＯ）等があるが、そのなかでも酸化亜鉛は特に好適であり、特性の向上が特に期待できる
　また、本発明の表示装置は、前記の半導体装置を備えることを特徴とする。
　上記の構成によれば、
本発明の半導体装置は、
液晶表示装置等の表示装置、特に大型の表示装置に対して好適に実施することができる
　
　ｂ．周知例２：特開２００４−３４９５８３号公報
　上記周知例２には、図１及び図２とともに以下の記載がある。
　「【０００１】
【発明の属する技術分野】
本発明は、表示装置などに備えられ、酸化亜鉛を半導体素子として用いたボトムゲート型のトランジスタの製造方法に関するものである
　
　「【００２８】
本実施の形態では、液晶表示装置などの薄型表示装置の中でも、特に高品位の表示が可能なアクティブマトリクス型表示装置に設けられた薄膜トランジスタを例に挙げ、その製造方法について説明する
【００２９】
図１に示すように、上記トランジスタは構成要素として、ガラス基板（絶縁基板）１０、ゲート電極１１、ゲート絶縁膜（絶縁層）１２、ソース電極１３、ドレーン電極１４、チャネル層１５を有している。また、上記トランジスタは、図２に示すように、ガラス基板１０上にゲート電極１１およびソース電極１３がマトリクス状に配列され、その交点にＴＦＴ部が形成されている。このＴＦＴ部に画素電極であるドレーン電極１４及び半導体素子であるチャネル層１５が設けられている。なお、図１は、上記トランジスタのＴＦＴ部における断面構造を示している。
【００３０】
上記トランジスタのより詳細な構造について、図１を用いて説明する。
【００３１】
上記トランジスタは、ガラス基板１０上にゲート電極１１が所定の形状に配置されており、その上層にゲート絶縁膜１２が積層されている。上記ゲート絶縁膜の上層には、先ずソース電極１３及びドレーン電極１４が所定の形状に設けられている。そして、上記ソース電極１３及びドレーン電極１４のさらに上部には、半導体素子のチャネル部となるチャネル層１５が、所定の形状に設けられている。より詳しく言えば、上記チャネル層１５は、ゲート絶縁膜１２表面に所定の形状に形成されたソース電極１３及びドレーン電極１４の間の一部を埋め込み、ゲート絶縁膜１２とソース・ドレーン電極１３・１４との段差を覆うような形状に配置されている。
【００３２】
このように、本発明に係るトランジスタは、ガラス基板１０などといった絶縁基板上にゲート電極１１が積層され、その上層にゲート絶縁膜１２を介してソース電極１３及びドレーン電極１４が配置されているという構造を有している。このようなトランジスタの構造は、ボトムゲート型（あるいは逆スタガー型）と呼ばれる。
【００３３】
本発明においては、上記チャネル層１５の材料として、通常用いられるアモルファスシリコンやポリシリコンの代わりに、透明な半導体である酸化亜鉛（ＺｎＯ）が用いられている
　
　ｃ．周知例３：特開２００２−７６３５６号公報
　上記周知例３には、以下の記載がある。
　「【０００５】
本発明者等は、これまで、酸化亜鉛（ＺｎＯ）を半導体として用いたトランジスタに関する研究を行い、ガラス基板上に透明な薄膜トランジスタが形成可能であることを明かにしてきた
【０００６】また、本発明者等はこれまでに、ガラス基板上に透明酸化亜鉛電界効果トランジスタ（ＺｎＯ−ＴＦＴ）を作製し、ＯＮ／ＯＦＦ比４．５×１０５、しきい値電力１．３Ｖ、電界効果移動度１５０ｃｍ２／Ｖ３の特性が得られたことを報告した（七種ら、２０００．３  応用物理学会予稿集、２９Ｐ―ＹＬ−１６、参照）。
【０００７】このように、従来困難であった酸化亜鉛の配向制御や価電子制御が現在可能となったため、
本発明者らの既出願では、酸化亜鉛等の透明チャネル層を用いた一部又は全部が透明なトランジスタを提供した。すなわち、チャネル層（導電層）に透明な酸化亜鉛等の材料を用いることにより、可視光領域に光感度を有しないようにし、遮光層を形成する必要を無くし、液晶表示デバイス等の表示部の面積割合を向上させるようにしたトランジスタを提供した
　
　ｄ．周知例４：特開２００６−１６５５３２号公報
　上記周知例４には、図１２及び図４６とともに以下の記載がある。
　「【０００１】
  
本発明は、非晶質酸化物を利用した半導体デバイス、電気素子、及び回路に関する。特に、非晶質酸化物を利用した半導体デバイスに関する
　
　「【００３２】
  本発明は、静電誘導型トランジスタ（Ｓｔａｔｉｃ  Ｉｄｕｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ、以下ＳＩＴ）に関し、
少なくともIn，Ga，Zn，Oを構成元素として備え、電子キャリア濃度が１０
１８
／ｃｍ
３
未満である透明アモルファス酸化物薄膜を、電子伝導材料として用いる
【００３３】
  本発明は、ショットキー障壁トランジスタ（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｔｒａｎｓｉｓｔｏｒ、以下ＳＢＴ）に関し、上記酸化物膜を電子伝導材料として用いることを特徴とする。
【００３４】
  
本発明は、ＰＮ接合トランジスタ（ＰＮ−ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ、以下ＰＮ−Ｔ）に関し、上記酸化物膜を電子伝導領域として用い、ゲート電極として、フェルミ準位の絶対値が上記酸化物のフェルミ準位の絶対値よりも大きいＰ型半導体を用いることを特徴とする
　
　「【００６７】
  本発明は、上記透明酸化物半導体膜をＮ型半導体として用いたＰＮ−Ｔ素子に関する。
【００６８】
  
具体的には、図１２に示すように、ガラス、プラスチックなどの絶縁基板１０上に、上記透明酸化物Ｎ型半導体膜１３を形成する
【００６９】
  続いて、上記酸化物膜上に、オーミックコンタクトを形成できるＩＴＯにより、電極１１−１、１１−２を形成する。そして、電極１１−１、１１−２間に、フェルミ準位の絶対値が、
上記半導体膜のフェルミ準位の絶対値よりも大きなＰ型半導体材料１４を積層する。さらに、上記Ｐ型半導体材料上に、上記Ｐ型半導体材料とオーミックコンタクトを形成できる材料、例えば、Ｐｔによりゲート電極１２を形成することで、ＰＮ−Ｔ素子を作製することができる
【００７０】
  又、
上記電極１２のＰｔを薄くし、上記Ｐ型半導体に透明酸化物Ｐ型半導体を用いれば、透明なＰＮ−Ｔ素子を作製できる
　
　「【０２８１】
  ・・・・
（実施例３：上記透明膜を用いたＰＮ−Ｔ素子の作製）
  図１２に示すように、
ガラス、プラスチックなどの絶縁基板１０上に、パルスレーザー堆積法により上記In-Ga-Zn-O系アモルファスN型半導体１３をパルスレーザー堆積法により30nm形成した
半導体膜の凹部に、フェルミ準位の絶対値が、上記In-Ga-Zn-O系アモルファスN型半導体のフェルミ準位の絶対値よりも大きなＰ型半導体膜１４をパルスレーザー堆積法、フォトリソグラフィー法、リフトオフ法にて30nm形成する
【０２８２】
  ここで、上記ゲート、ドレインとソース電極の作製順を入れ替えても良い。
【０２８３】
  
上記ＰＮ−Ｔ素子のドレイン電極−ソース電極間に流れる電流は、上記ゲート電極２に印加される電圧に従って、上記Ｎ型半導体内に形成される空乏領域の大きさが変わるため、上記ドレイン電極−ソース電極間の電流経路のサイズが増減することにより決まる。上記ＰＮ−Ｔ素子は、ＴＦＴと異なり、絶縁層が必要ないという利点がある
　
　「【０３２４】
  ・・・・
（実施例１５：上記透明膜を活性層とするＴＦＴを使用したディスプレイのバックプレーン）
Ｎ型半導体である上記透明膜を活性層とするＮ−ＴＦＴをアクティブマトリックスとして用いることで、上記ＴＦＴが透明なディスプレイのバックプレーンが形成できる（図４６）。基板に透明な材料を用いた場合には、上記バックプレーンのＴＦＴ部は、透明となり、ＬＣＤや有機ＥＬディスプレイの開口率を高めることや、基板側からも光を出すことが可能となる
【産業上の利用可能性】
【０３２５】
  
本発明に係る透明酸化物膜、並びに当該膜を用いた半導体素子や回路は、ＬＣＤや有機ＥＬディスプレイのスイッチング素子として利用できる。また、プラスチックフィルムをはじめとするフレキシブル素材を基板とするフレキシブル・ディスプレイをはじめ、ＩＣカードやＩＤタグなどの構成要素として幅広く応用できる
　
（４−４−２）引用発明は、引用例の００４１段落に「
このような半導体装置をＬＣＤの駆動用に用いることで、コントラストの向上を図ることが可能となる
　そして、ＬＣＤにおける表示面積の向上は、当業者が常に念頭に置いている技術課題であると認められるから、引用発明においても、表示面積の向上という技術課題が存在することは、当業者であれば直ちに察知し得たことである。また、引用発明のような接合型の電界効果トランジスタは、ＰＮ接合を形成できさえすれば、材料を問わずに機能するものであることは、当業者にとって自明である。
　したがって、引用発明における「第１導電層３」及び「薄膜活性層４」の材質として、上記周知技術として示された透明酸化物半導体を用いることは、当業者が容易になし得たことである。
　
（４−４−３）以上検討したとおり、補正発明は、周知例１〜４に記載された周知技術を勘案することにより、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　
（４−５）独立特許要件についてのまとめ
　以上検討したとおり、本件補正は、補正発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第６項において準用する同法第１２６条第５項の規定に適合しないものである。
　
（５）補正の却下についてのむすび
　本件補正は、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものを含んでいるが、特許法第１７条の２第６項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
　
３．本願発明について
　平成２１年４月１４日に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項１〜１５に係る発明は、平成２０年９月２４日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜１５に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、上記２．（１）の「補正前」の箇所に記載したとおりのものであり、再掲すると以下の通りである。
　
　「【請求項１】
　基板上に形成された第１ゲート電極と、
　前記第１ゲート電極上に形成された第１導電型第１ゲート半導体パターンと、
　前記基板及び第１導電型第１ゲート半導体パターン上に形成された第２導電型半導体チャンネル層と、
　前記第２導電型半導体チャンネル層上に前記第１導電型第１ゲート半導体パターン形成領域と対応する領域の両側に離隔して形成されたソース及びドレイン電極と、を備え、
　前記第１導電型第１ゲート半導体パターンと前記第２導電型半導体チャンネル層とは酸化膜であることを特徴とする接合電界効果薄膜トランジスタ。」
　
　一方、本願の優先日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平９−１９１０１７号公報（引用例）には、上記２．（４−２）に記載したとおりの事項及び発明（引用発明）が記載されているものと認められる。
　そして、上記２．（４）において検討したとおり、補正発明は、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、上記補正発明から技術的限定を省いた本願発明についても、当然に、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができないものである。
　
　
４．むすび
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく、拒絶をすべきものである。