【事件の表示】
　特願２００６−２５２７６０「共通結合領域を持つ埋め込みキャパシタデバイス」拒絶査定不服審判事件〔平成１９年　５月２４日出願公開、特開２００７−１２９１９７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１８年９月１９日（パリ条約による優先権主張２００５年９月１９日、アメリカ合衆国）を出願日とする外国語書面出願であって、平成１８年１１月１７日付けで特許法第３６条の２第２項に規定する翻訳文が提出され、平成２１年１月１６日付けで拒絶理由が通知され、平成２１年４月２０日付けで意見書及び手続補正書が提出されたが、平成２１年８月２１日付けで拒絶査定がなされ、これに対し、平成２１年１２月２５日付けで拒絶査定不服審判が請求されると同時に、同日付けで特許請求の範囲及び図面を補正する手続補正書が提出され、その後、当審において平成２２年１２月１４日付けで書面による審尋がなされ、平成２３年３月２２日付けで回答書が提出されたものである。
　
　
第２　平成２１年１２月２５日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２１年１２月２５日付けの手続補正を却下する。
　
［理由］
１　本件補正の内容　
　平成２１年１２月２５日付けの手続補正（以下、「本件補正」という。）は、特許請求の範囲の請求項１に関して、本件補正により補正される前の（すなわち、平成２１年４月２０日付けの手続補正書により補正された）以下のａに示す請求項１を、ｂに示す請求項１と補正するものである。
　
ａ　本件補正前の特許請求の範囲の請求項１
　「【請求項１】
　上に集積回路を持つ回路基板内の埋め込みキャパシタデバイスであり、前記回路基板は、集積回路の共通結合領域を持ち、前記埋め込みキャパシタデバイスは、
　少なくとも１つのキャパシタを、集積回路の第１の組みの端子に与える第１のキャパシタセクションと、
　少なくとも１つのキャパシタを、集積回路の第２の組みの端子に与える第２のキャパシタセクションとを備え、
　第１のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第１の組みの端子への結合を持ち、
　第２のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第２の組みの端子への結合を持ち、
　第１および第２のキャパシタセクションは、水平方向に配置された少なくとも２つのキャパシタセクションを持つ少なくとも１つの平面に属することを特徴とする埋め込みキャパシタデバイス。」
　
ｂ　本件補正後の特許請求の範囲の請求項１
　「【請求項１】
　上に集積回路を持つ回路基板内の埋め込みキャパシタデバイスであり、前記回路基板は、集積回路の共通結合領域を持ち、前記埋め込みキャパシタデバイスは、
　少なくとも１つのキャパシタを、集積回路の第１の組みの端子に与える第１のキャパシタセクションと、
　少なくとも１つのキャパシタを、集積回路の第２の組みの端子に与える第２のキャパシタセクションとを備え、
　第１のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第１の組みの端子への結合を持ち、
　第２のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第２の組みの端子への結合を持ち、
　
第１および第２のキャパシタセクションの少なくとも一方は、相互接続された状態の数個の電極に分割された電極を備え、
　第１および第２のキャパシタセクションは、水平方向に配置された少なくとも２つのキャパシタセクションを持つ少なくとも１つの平面に属することを特徴とする埋め込みキャパシタデバイス。」（なお、下線は補正箇所を示すためのものである。）
　
２　本件補正の目的
　本件補正は、請求項１において「
第１および第２のキャパシタセクションの少なくとも一方は、相互接続された状態の数個の電極に分割された電極を備え、
　
３　本件補正の適否についての判断
　そこで、本件補正後の請求項１に記載された事項により特定される発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるのかどうかについて、以下に検討する。
　
３−１　引用文献記載の発明
　原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開２００５−７２３１１号公報（２００５年３月１７日出願公開。以下、「引用文献」という。）には、次の事項が図面とともに記載されている（なお、下線は、当審において付した。）。
　
ａ　「【００２５】
　図２は本発明の第２の実施形態に係るキャパシタの構成を分解斜視図の形態で模式的に示したものである。
【００２６】
　図２に示すキャパシタ１０ａは、図１に示したキャパシタ１０と比べて、
誘電体３を挟んでその両側（上下）に配置される各電極をそれぞれ同じ面積の部分電極２ａ，２ｂ及び４ａ，４ｂに分割し
　
ｂ　「【００４４】
　
図８は上述した各実施形態に係るキャパシタを実装した多層配線基板
の一構成例を断面図の形態で模式的に示したものである。
　図８に示す半導体パッケージ２０において、２１は当該パッケージのコア材としての絶縁性基材、２２は絶縁性基材２１の所要箇所に形成されたスルーホールに充填された導電体、２３ａ，２３ｂはそれぞれ絶縁性基材２１の両面にパターニングにより形成された配線層、２４ａ，２４ｂはそれぞれ絶縁性基材２１及び配線層２３ａ，２３ｂ上に形成された樹脂層、２５ａ，２５ｂはそれぞれ配線層２３ａ，２３ｂに電気的に接続されて樹脂層２４ａ，２４ｂ上にパターニングにより形成された配線層、２６は配線層２５ａ上にパターニングにより形成された樹脂層、２７は樹脂層２６上にパターニングにより形成された配線層、２８ａ，２８ｂはそれぞれ配線層２７，２５ｂ上に形成された樹脂層、
２９ａ
は
配線層２７
に電気的に接続されて樹脂層２８ａ
上にパターニングにより形成された配線層
３０ａ
は
所定の部分に開口部を有して配線層２９ａ
上に形成された保護膜としてのソルダレジスト層
３１ａ
は
ソルダレジスト層３０ａ
の開口部から露出しているパッド（配線層２９ａ，２９ｂ）上に形成されたニッケル（Ｎｉ）／金（Ａｕ）のめっき膜
【００４６】
　
本パッケージ２０の構成において、樹脂層２６は本パッケージに内装するキャパシタの誘電体層を構成し、この樹脂層２６を挟んで下側に形成された配線層２５ａはキャパシタの一方の電極層を、上側に形成された配線層２７はキャパシタの他方の電極層をそれぞれ構成する。
　
ｃ　「【００４８】
　
この半導体パッケージ２０には、図８において破線で示すように半導体素子（チップ）５０がその電極端子５１（はんだバンプや金（Ａｕ）バンプ等）を介して搭載される。
例えば、パッケージ２０の上側のソルダレジスト層３０ａの開口部から露出している配線層２９ａ上のＮｉ／Ａｕめっき膜３１ａに半導体チップ５０の電極端子５１（はんだバンプ等）が電気的に接続されるように当該チップ５０を実装する。
【００４９】
　図８に示す半導体パッケージ
（多層配線基板）２０の構成によれば、半導体チップ５０を実装したときに、その直下に内装されているキャパシタ（一方の電極層としての配線層２５ａ、誘電体層としての樹脂層２６、他方の電極層としての配線層２７）と半導体チップ５０とを接続する配線の距離を最短にすることができる。
　
　上記ａないしｃ並びに図面から、次のことが分かる。
　
ｄ　上記ｂ及びｃ並びに図８から、多層配線基板２０にキャパシタが内装されていることが分かる（以下、多層配線基板２０に内装されたキャパシタを「内装キャパシタ」という。）。また、半導体素子５０の電極端子５１が、直下のめっき層３１ａ及び配線層２９ａを介して、直下に存在する内装キャパシタ（の電極を構成する配線層２７）に電気的に接続されていることが分かる。
　
ｅ　上記ａ及び図２並びに技術常識から、部分電極２ａ、誘電体３、及び部分電極４ａによって、１つのキャパシタ（以下、「キャパシタＡ」という。）が構成され、また、部分電極２ｂ、誘電体３、及び部分電極４ｂによって、１つのキャパシタ（以下、「キャパシタＢ」という。）が構成されることは明らかである。また、異なるキャパシタは、半導体素子５０の異なる電極端子５１に作用することは明らかなので、キャパシタＡが作用する電極端子５１（以下、「電極端子Ａ」という。）と、キャパシタＢが作用する電極端子５１（以下、「電極端子Ｂ」という。）とがあることが分かる。
　
ｆ　上記ｅ及び図２から、キャパシタＡとキャパシタＢとは、同一平面にあることが分かる。
　
　上記ａないしｆ及び図面から、引用文献には、次の発明が記載されているといえる。
　
「上に半導体素子５０を持つ多層配線基板２０内の内装キャパシタ１０ａであり、前記多層配線基板２０は、半導体素子５０の直下に内装キャパシタが配置され、半導体素子５０及び内装キャパシタが電気的に接続されており、前記内装キャパシタ１０ａは、
　半導体素子５０の電極端子Ａに作用するキャパシタＡと、
　半導体素子５０の電極端子Ｂに作用するキャパシタＢとを備え、
　キャパシタＡは半導体素子５０の直下で電極端子Ａと接続し、
　キャパシタＢは半導体素子５０の直下で電極端子Ｂと接続し、
　キャパシタＡ及びキャパシタＢは、同一平面にある、内装キャパシタ１０ａ。」（以下、「引用文献記載の発明」という。）
　
３−２　対比
　本願補正発明と引用文献記載の発明とを対比すると、引用文献記載の発明における「半導体素子５０」は、その技術的意義並びに形状及び配置関係等からみて、本願補正発明における「集積回路」に相当し、以下同様に、「多層配線基板２０」は「回路基板」に、「内装キャパシタ１０ａ」は「埋め込みキャパシタデバイス」に、「電極端子Ａ」は「第１の組みの端子」に、「電極端子Ｂ」は「第２の組みの端子」に、それぞれ相当する。
　また、引用文献記載の発明において、「キャパシタＡ」及び「キャパシタＢ」は、それぞれが１つのキャパシタとして機能することから、引用文献記載の発明における「半導体素子５０の電極端子Ａに作用するキャパシタＡ」は、本願補正発明における「少なくとも１つのキャパシタを、集積回路の第１の組みの端子に与える第１のキャパシタセクション」に相当し、以下同様に、「半導体素子５０の電極端子Ｂに作用するキャパシタＢ」は「少なくとも１つのキャパシタを、集積回路の第２の組みの端子に与える第２のキャパシタセクション」に、「キャパシタＡ及びキャパシタＢは、同一平面にある」は「第１および第２のキャパシタセクションは、水平方向に配置された少なくとも２つのキャパシタセクションを持つ少なくとも１つの平面に属する」に、それぞれ相当する。
　さらに、本願補正発明における「共通結合領域」の用語の意味は、本件補正後の請求項１の記載からでは明確ではないが、本願明細書の例えば段落【００２２】の「その共通結合領域４０４は、導電性の配線またはバイアの形態のような形態で、ICのいくつかの端子から、埋め込みキャパシタデバイスへの直接の結合が形成されることを可能にする。図６の共通結合領域４０４に対する領域は、単に例示的なものであり、その共通結合領域４０４は、ICの領域４０２、または、図５のIC４００の全てのピンを包含する領域と同じ大きさであってもよい。」及び段落【００２３】の「各々のキャパシタセクションは、適したキャパシタンス値および動作特性を得るために、共通結合領域４０４から外側に延在し、そして、その形状は、領域４０４内でまたは、領域４０４から拡がった後で、変化してもよい。」等の記載及び図面からみて、「集積回路及び埋め込みキャパシタデバイスの両方を含み、集積回路及び埋め込みキャパシタデバイスが垂直のバイア等によって接続されるような領域」を意味すると解される。そうすると、引用文献記載の発明における「前記多層配線基板２０は、半導体素子５０の直下に内装キャパシタが配置され、半導体素子５０及び内装キャパシタが電気的に接続されており」は、本願補正発明における「回路基板は、集積回路の共通結合領域を持ち」に相当し、以下同様に、「キャパシタＡは半導体素子５０の直下で電極端子Ａと接続し」は「第１のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第１の組みの端子への結合を持ち」に、「キャパシタＢは半導体素子５０の直下で電極端子Ｂと接続し」は「第２のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第２の組みの端子への結合を持ち」に相当する。
　
　よって、本願補正発明と引用文献記載の発明とは、
「上に集積回路を持つ回路基板内の埋め込みキャパシタデバイスであり、前記回路基板は、集積回路の共通結合領域を持ち、前記埋め込みキャパシタデバイスは、
　少なくとも１つのキャパシタを、集積回路の第１の組みの端子に与える第１のキャパシタセクションと、
　少なくとも１つのキャパシタを、集積回路の第２の組みの端子に与える第２のキャパシタセクションとを備え、
　第１のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第１の組みの端子への結合を持ち、
　第２のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第２の組みの端子への結合を持ち、
　第１および第２のキャパシタセクションは、水平方向に配置された少なくとも２つのキャパシタセクションを持つ少なくとも１つの平面に属する、埋め込みキャパシタデバイス。」
の点で一致し、次の点で相違する。
　
相違点
　本願補正発明においては、「第１および第２のキャパシタセクションの少なくとも一方は、相互接続された状態の数個の電極に分割された電極を備え」るのに対し、
　引用文献記載の発明においては、キャパシタＡを構成する部分電極２ａ及び４ａと、キャパシタＢを構成する部分電極２ｂ及び４ｂが、「相互接続された状態の数個の電極に分割された」電極ではない点（以下、「相違点」という。）。
　
３−３　判断
　上記相違点について検討する。
　キャパシタの電極として「相互接続された状態の数個の電極に分割された電極」を用いることは従来周知の技術（以下、「周知技術」という。例えば、特開昭６４−８４６１６号公報の第２ページ右上欄第１６行ないし左下欄第１６行には、誘電体基板３、誘電体基板３の上面に形成した櫛形状電極パターン１Ａ、及び誘電体基板３の下面に形成した櫛形状電極パターン２Ｂによって、上下方向にコンデンサを形成することが記載されている。ここで、第１図を参酌すると、櫛形状電極パターン１Ａ及び２Ｂの櫛部は「複数の分割された電極」であり、櫛形状電極パターン１Ａ及び２Ｂの背部において該「複数の分割された電極」が「相互接続」されている。また、特開２０００−７７２６３号公報の段落【００２２】ないし【００２４】には、誘電体層１、第１電極層２、第２電極層３、端子電極層４及び５によって、容量素子ＡないしＤが構成されることが記載されている。ここで、図１及び２を参酌すると、第１電極層２及び第２電極層３は「複数の分割された電極」であり、これらは端子電極層４及び５によって「相互接続」されている。）である。
　してみれば、引用文献記載の発明において、該周知技術を適用し、キャパシタＡを構成する部分電極２ａ及び４ａのそれぞれ（又は、キャパシタＢを構成する部分電極２ｂ及び４ｂのそれぞれ）を、「相互接続された状態の数個の電極に分割された」ような電極とすることによって、上記相違点に係る本願補正発明の発明特定事項とすることは、当業者が格別の創意を要することなく想到できたことである。
　そして、本願補正発明を全体としてみても、本願補正発明の奏する効果は、引用文献記載の発明及び周知技術から当業者が予測できた範囲内のものであり、格別に顕著な効果ではない。
　
　よって、本願補正発明は、引用文献記載の発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際に独立して特許を受けることができないものである。
　
４　むすび
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
　よって、結論のとおり決定する。 
　
　
第３　本願発明について
１　本願発明
　平成２１年１２月２５日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、上記第２［理由］１のａの請求項１に記載された事項により特定されるとおりのものである。
　
２　引用文献記載の発明
　引用文献には、上記第２［理由］３−１に記載したとおりの発明が記載されている。
　
３　対比及び判断
　本願発明は、上記第２［理由］２で検討したとおり、本願補正発明から「第１および第２のキャパシタセクションの少なくとも一方は、相互接続された状態の数個の電極に分割された電極を備え」という発明特定事項を省いたものである。
　そして、上記第２［理由］３で検討したように、本願補正発明と引用文献記載の発明とは、この省かれた発明特定事項のみにおいて相違し、その余の点で一致するので、本願発明と引用文献記載の発明とは相違点がなく同一である。
　
４　むすび
　したがって、本願発明は引用文献記載の発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　
　よって、結論のとおり審決する。