【事件の表示】
　平成１１年特許願第３１１６３９号「半導体装置の素子分離構造」拒絶査定不服審判事件〔平成１３年　５月１８日出願公開，特開２００１−１３５７１９〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１１年１１月１日の出願であって，平成２０年６月１６日付けで拒絶理由通知がされ，これに対して同年８月２２日に手続補正書及び意見書が提出されたが，平成２１年７月１日付けで，拒絶査定がされた。 
　そして，平成２１年１０月７日に，拒絶査定に対する審判請求がされるとともに手続補正書が提出され，その後当審において，平成２３年１月２０日付けで審尋がされ，同年３月１７日に回答書が提出されたものである。 
　
第２　平成２１年１０月７日に提出された手続補正書による手続補正（以下「本件補正」という。）の却下について 
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正のうち，特許請求の範囲に関する補正は，本件補正前の請求項１（平成２０年８月２２日に提出された手続補正書により補正された請求項１）を，本件補正後の請求項１とするものであって，本件補正前後の請求項１は，以下のとおりである。
　
（本件補正前）
「【請求項１】
　第１導電型の半導体基板（１）の上において第２導電型の埋め込み半導体層（３）及びその上に第２導電型の素子形成用半導体層（４）が形成されるとともに，前記素子形成用半導体層（４）から深さ方向に延びるトレンチ（５）を備えた半導体装置の素子分離構造において，
　前記半導体基板（１）を高濃度とするとともに，前記半導体基板（１）と前記埋め込み半導体層（３）との間に，当該基板（１）及び埋め込み半導体層（３）よりも低濃度な半導体層（２）を挿入し，
　前記半導体基板（１）の不純物濃度を１０１８ｃｍ−３以上とすることにより，前記トレンチ（５）で分離された埋め込み半導体層（３）をエミッタ，半導体基板（１）をベース，埋め込み半導体層（３）をコレクタとする横方向の寄生ＮＰＮバイポーラトランジスタの電流増幅率ｈｆｅが１０より小さいことを特徴とする半導体装置の素子分離構造。」
　
（本件補正後）
「【請求項１】
　第１導電型の半導体基板（１）の上において第２導電型の埋め込み半導体層（３）及びその上に第２導電型の素子形成用半導体層（４）が形成されるとともに，前記素子形成用半導体層（４）から深さ方向に延びる素子ごとに分離するためのトレンチ（５）を有し，隣接する素子を分離するトレンチとの間隔が６μｍ以上である半導体装置の素子分離構造において，
　前記半導体基板（１）を高濃度とするとともに，前記半導体基板（１）と前記埋め込み半導体層（３）との間に，当該基板（１）及び埋め込み半導体層（３）よりも低濃度な半導体層（２）を挿入し，
　前記半導体基板（１）の不純物濃度を１０１９ｃｍ−３以上とすることにより，前記トレンチ（５）で分離された埋め込み半導体層（３）をエミッタ，半導体基板（１）をベース，埋め込み半導体層（３）をコレクタとする横方向の寄生ＮＰＮバイポーラトランジスタの電流増幅率ｈｆｅが０．１より小さいことを特徴とする半導体装置の素子分離構造。」
　
２　補正事項の整理 
　本件補正による請求項１についての補正事項は，以下のとおりである。（下線は補正箇所を示し，当審で付加したもの。） 
（１）補正事項１
　補正前の請求項１の「前記素子形成用半導体層（４）から深さ方向に延びるトレンチ（５）」を，補正後の請求項１の「前記素子形成用半導体層（４）から深さ方向に延びる
素子ごとに分離するための
（２）補正事項２
　補正前の請求項１の「トレンチ（５）を備えた」を，補正後の請求項１の「トレンチ（５）を
有し，隣接する素子を分離するトレンチとの間隔が６μｍ以上である
（３）補正事項３
　補正前の請求項１の「前記半導体基板（１）の不純物濃度を１０１８ｃｍ−３以上とすることにより」を，補正後の請求項１の「前記半導体基板（１）の不純物濃度を１０
１９
（４）補正事項４
　補正前の請求項１の「横方向の寄生ＮＰＮバイポーラトランジスタの電流増幅率ｈｆｅが１０より小さい」を，補正後の請求項１の「横方向の寄生ＮＰＮバイポーラトランジスタの電流増幅率ｈｆｅが
０．１
　
３　補正目的の適否及び新規事項の有無 
（１）補正事項１について
　ア　本願の願書に最初に添付した明細書又は図面（以下「本願の出願当初の明細書等」という。）の段落【００１１】，【００１３】，及び【００１４】からみて，補正事項１は，本願の出願当初の明細書等に記載された事項の範囲内において行われたものである。
　イ　したがって，補正事項１は，特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）の規定に適合する。
　ウ　補正事項１は，補正前の請求項１の記載に対し「素子ごとに分離するための」という事項を付加するものであるから，補正前の請求項１に記載された発明特定事項である「トレンチ」を限定的に減縮するものである。
　エ　そうすると，補正事項１は，特許法第１７条の２第４項（平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる，特許請求の範囲の限定的減縮を目的とするものに該当する。
（２）補正事項２について
　ア　本願の出願当初の明細書等の段落【００３３】，及び図１３から，補正事項２は，本願の出願当初の明細書等に記載された事項の範囲内において行われたものである。
　イ　したがって，補正事項２は，特許法第１７条の２第３項の規定に適合する。
　ウ　補正事項２は，補正前の請求項１の記載に対し「有し，隣接する素子を分離するトレンチとの間隔が６μｍ以上である」という事項を付加するとともに，「トレンチ（５）」と「半導体装置」との間から「備えた」を削除したものである。補正前の「備えた」は，補正後の「有し」と意味の上での相違をもたらすものではないから，補正事項２は，補正前の請求項１に記載された発明特定事項である「半導体装置の素子分離構造」を限定的に減縮するものである。
　エ　そうすると，補正事項２は，特許法第１７条の２第４項第２号に掲げる，特許請求の範囲の限定的減縮を目的とするものに該当する。
（３）補正事項３について
　ア　本願の出願当初の明細書等の段落【００１９】，【００３２】，及び図１１から，補正事項３は，本願の出願当初の明細書等に記載された事項の範囲内において行われたものである。
　イ　したがって，補正事項３は，特許法第１７条の２第３項の規定に適合する。
　ウ　補正事項３は，補正前の請求項１に記載された「前記半導体基板（１）の不純物濃度」の下限を示す数値限定である「１０１８ｃｍ−３以上」を，より大きい値である「１０１９ｃｍ−３以上」と，減縮して補正するものであるから，補正前の請求項１に記載された発明特定事項である「前記半導体基板（１）の不純物濃度」を限定的に減縮するものである。
　エ　そうすると，補正事項３は，特許法第１７条の２第４項第２号に掲げる，特許請求の範囲の限定的減縮を目的とするものに該当する。
（４）補正事項４について
　ア　本願の出願当初の明細書等の段落【００３３】，及び図１３から，補正事項４は，本願の出願当初の明細書等に記載された事項の範囲内において行われたものである。
　イ　したがって，補正事項４は，特許法第１７条の２第３項の規定に適合する。
　ウ　補正事項４は，補正前の請求項１に記載された「横方向の寄生ＮＰＮバイポーラトランジスタの電流増幅率ｈｆｅ」の上限を示す数値限定である「１０より小さい」を，より小さい値である「０．１より小さい」と，減縮して補正するものであるから，補正前の請求項１に記載された発明特定事項である「横方向の寄生ＮＰＮバイポーラトランジスタの電流増幅率ｈｆｅ」を限定的に減縮するものである。
　エ　そうすると，補正事項４は，特許法第１７条の２第４項第２号に掲げる，特許請求の範囲の限定的減縮を目的とするものに該当する。
（５）小括
　したがって，本件補正は，特許法第１７の２第３項及び第４項に規定する要件を満たす。
　
４　独立特許要件についての検討 
　上記３において検討したとおり，上記補正事項１〜４は，特許請求の範囲の限定的減縮を目的とするものに該当するから，補正後の特許請求の範囲に記載された事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか（すなわち，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項に適合するか），以下に検討する。
　
（１）本願補正発明 
　補正後の本願の請求項１に係る発明（以下「本願補正発明」という。）は，再掲すると，次のとおりである。 
「【請求項１】
　第１導電型の半導体基板（１）の上において第２導電型の埋め込み半導体層（３）及びその上に第２導電型の素子形成用半導体層（４）が形成されるとともに，前記素子形成用半導体層（４）から深さ方向に延びる素子ごとに分離するためのトレンチ（５）を有し，隣接する素子を分離するトレンチとの間隔が６μｍ以上である半導体装置の素子分離構造において，
　前記半導体基板（１）を高濃度とするとともに，前記半導体基板（１）と前記埋め込み半導体層（３）との間に，当該基板（１）及び埋め込み半導体層（３）よりも低濃度な半導体層（２）を挿入し，
　前記半導体基板（１）の不純物濃度を１０１９ｃｍ−３以上とすることにより，前記トレンチ（５）で分離された埋め込み半導体層（３）をエミッタ，半導体基板（１）をベース，埋め込み半導体層（３）をコレクタとする横方向の寄生ＮＰＮバイポーラトランジスタの電流増幅率ｈｆｅが０．１より小さいことを特徴とする半導体装置の素子分離構造。」
　
（２）引用例の記載と引用発明
（２−１）引用例
　原査定の拒絶の理由に引用され，本願の出願前に日本国内で頒布された特開昭５９−１２４１５３号公報（平成２１年７月１日付け拒絶査定における「引用文献１」。以下「引用例」という。）には，第１図，第３図及び第５図とともに以下の記載がある。（下線は当審で付加したもの。以下同じ。）
・「産業上の利用分野
　本発明は絶縁膜により
素子間分離された半導体集積回路装置
・「第１図は標準的な従来の製造プロセスを示している。」（第２頁左上欄第２行〜第３行）
・「５は絶縁膜でたとえばシリコン酸化膜，多結晶シリコンとシリコン酸化膜の組合せ等で出来ており，素子間分離として生成される。」（第２頁左上欄第１７行〜第１９行）
・「発明の構成
　本発明は，高濃度の一方導電型の第１の層とこの層上に形成された低濃度の第２の層と，この第２の層上に形成された高濃度の他方導電型の第３の層と，この第３の層上に形成された低濃度の他方導電型の第４の層と，この第４の層表面から前記第１の層に達する素子間分離膜とを備え，第１の層がトランジスタ素子間のチヤネル・ストッパーとして働き，前記第３の層が，コレクター抵抗削減のための埋込み層として働き，前記第４の層には所定バイポーラ素子が形成されることを特徴とした半導体集積回路装置である。」（第３頁左下欄第４行〜第１５行）
・「実施例の説明
　以下，図に従って本発明の実施例を第３図を用いて説明する。
（Ａ）
３１は高濃度ｐ型基板で０．２Ω・ｃｍ以下
３２は高濃度ｐ型基板３１上にエピタキシヤル成長された低濃度ｐ型層で１Ω・ｃｍ前後の比抵抗
・「
３３はｐ型層３２上にイオン注入法などにより全面に形成したｎ型拡散層
３４は低濃度ｎ型層で１．０〜１．５μｍ程度全面にエピタキシヤル成長される
・「（Ｂ）
３５は絶縁膜で，これは従来例で述べた方法と同様に酸化膜の成長あるいは，シリコン開口後の絶縁膜埋込み法で形成される。
・「以上，明らかなように，
素子間の分離の際に必要なチヤネル防止部は基板３１がその役目を担い，また高濃度のｐ型基板３１と高濃度のｎ型拡散層３３とは，低濃度のｐ型層３２により縦方向に分離されているため，耐圧劣化の心配もない
・「第５図に本発明の第３の実施例を示す。第５図において，７０は，高濃度ｐ型基板でありその上部に低濃度のｎ型層７１をまたその上部に高濃度のｎ型層７２が，最後に低濃度のｎ型層７３が積み重ねられており，これらの層は，シリコンウエハー全域に非選択的に均一に形成されている。この構造は先に述べた第３図（Ａ）に相当するシリコン基板で，第３図の工程（Ｂ）以下の工程は第５図のものにおいても全く同様である。
第３図（Ａ）の実施例との相違は，第５図においては低濃度層７１がｎ型である
特にこの層７１の役割は，ｐ型の基板７０とｎ型の高濃度のｎ型層７２とを接触させないことと，ｐｎ接合の空乏層の広がる領域となり，耐圧を持たせるためである
　
（２−２）引用発明　
　上記（２−１）と，引用例の特に第３図を参照すると，引用例には，以下の発明（以下「引用発明」という。）が記載されている。
「０．２Ω・ｃｍ以下の高濃度ｐ型基板３１と，高濃度ｐ型基板３１上に成長された低濃度ｐ型層３２と，低濃度ｐ型層３２の上に形成した高濃度ｎ型拡散層３３と，高濃度ｎ型拡散層３３上に成長された低濃度ｎ型層３４と，低濃度ｎ型層３４の表面から高濃度ｐ型基板３１に達する絶縁膜３５からなり，シリコン開口後の絶縁膜埋込み法で形成される素子間分離膜と，を備えた，素子間分離された半導体集積回路装置。」
　
（３）本願補正発明と引用発明との対比
　ア　引用発明の「高濃度ｐ型基板３１」及び「高濃度ｎ型拡散層３３」は，それぞれ本願補正発明の「第１導電型の半導体基板（１）」及び「第２導電型の埋め込み半導体層（３）」に相当する。
　イ　引用発明の「低濃度ｎ型層３４」は，引用例の第３図（Ｆ）から明らかなように，素子が形成される半導体層であるから，本願補正発明の「第２導電型の素子形成用半導体層（４）」に相当する。
　そして，引用発明の「高濃度ｐ型基板３１」と，「低濃度ｐ型層３２の上に形成した高濃度ｎ型拡散層３３」及び「高濃度ｎ型拡散層３３上に成長された低濃度ｎ型層３４」の関係は，本願補正発明の「第１導電型の半導体基板（１）の上において第２導電型の埋め込み半導体層（３）及びその上に第２導電型の素子形成用半導体層（４）が形成される」ことに相当する。
　ウ　引用発明の「低濃度ｎ型層３４の表面から高濃度ｐ型基板３１に達する絶縁膜３５からなり，シリコン開口後の絶縁膜埋込み法で形成される素子間分離膜」は，シリコンに形成された開口（すなわち，トレンチ）に絶縁膜が埋め込まれてなる領域であるから，「トレンチ」から構成されるものということができる。このことと，上記イの相当関係を踏まえれば，引用発明の「低濃度ｎ型層３４の表面から高濃度ｐ型基板３１に達する絶縁膜３５からなり，シリコン開口後の絶縁膜埋込み法で形成される素子間分離膜」と，本願補正発明の「前記素子形成用半導体層（４）から深さ方向に延びる素子ごとに分離するためのトレンチ（５）」とは，「前記素子形成用半導体層（４）から深さ方向に延びる」「トレンチ（５）」である点で共通している。
　エ　引用発明の「素子間分離された半導体集積回路装置」は，「高濃度ｐ型基板３１」，「低濃度ｐ型層３２」，「高濃度ｎ型拡散層３３」，「低濃度ｎ型層３４」，及び「素子間分離膜」からなるものであって，これらの全体は，半導体装置において，素子を分離するための構造であるということができるから，本願補正発明の「半導体装置の素子分離構造」に相当する。
　オ　本願明細書には，「なお，これまでの説明においては，ｐ+ 型シリコン基板１とｎ+ 型埋め込みシリコン層３との間にｎ- 型シリコン層２を挿入したが，図１４に示すようにｐ-型シリコン層２０を挿入したり，あるいは，ノンドープシリコン層を挿入してもよい。」（段落【００３５】）と記載されているから，本願補正発明の「低濃度な半導体層（２）」は，いずれの導電型であってもよい層であるといえる。
　そして，引用発明の「低濃度ｐ型層３２」は，「高濃度ｐ型基板３１」及び「高濃度ｎ型拡散層３３」よりも低濃度な半導体層であることは明らかであり，かつ，「高濃度ｐ型基板３１」と「高濃度ｎ型拡散層３３」との間に形成された半導体層であるから，本願補正発明の「低濃度な半導体層（２）」に相当する。
　また，引用発明における「高濃度ｐ型基板３１」との表記は，基板を高濃度としたものであることは明らかである。
　よって，引用発明において，「０．２Ω・ｃｍ以下の高濃度ｐ型基板３１と，高濃度ｐ型基板３１上に成長された低濃度ｐ型層３２と，低濃度ｐ型層３２の上に形成した高濃度ｎ型拡散層３３と」を備えていることは，本願補正発明の「前記半導体基板（１）を高濃度とするとともに，前記半導体基板（１）と前記埋め込み半導体層（３）との間に，当該基板（１）及び埋め込み半導体層（３）よりも低濃度な半導体層（２）を挿入し」たことに相当する。
　カ　したがって，本願補正発明と引用発明との一致点と相違点は，次のとおりである。
＜一致点＞
「第１導電型の半導体基板（１）の上において第２導電型の埋め込み半導体層（３）及びその上に第２導電型の素子形成用半導体層（４）が形成されるとともに，前記素子形成用半導体層（４）から深さ方向に延びるトレンチ（５）を有する半導体装置の素子分離構造において，
　前記半導体基板（１）を高濃度とするとともに，前記半導体基板（１）と前記埋め込み半導体層（３）との間に，当該基板（１）及び埋め込み半導体層（３）よりも低濃度な半導体層（２）を挿入した，半導体装置の素子分離構造。」
　
＜相違点＞
・相違点１
　本願補正発明は，「素子ごとに分離するためのトレンチ（５）を有し，隣接する素子を分離するトレンチとの間隔が６μｍ以上である」のに対し，引用発明では，素子ごとにトレンチに対応する素子間分離膜を有するものではなく，その結果「隣接する素子を分離するトレンチとの間隔が６μｍ以上である」という構成を有しない点。
・相違点２
　本願補正発明は「前記半導体基板（１）の不純物濃度を１０１９ｃｍ−３以上とする」のに対し，引用発明では，基板の比抵抗を０．２Ω・ｃｍ以下としているが，不純物濃度を１０１９ｃｍ−３以上とすることは明記されていない点。
・相違点３
　本願補正発明は「前記トレンチ（５）で分離された埋め込み半導体層（３）をエミッタ，半導体基板（１）をベース，埋め込み半導体層（３）をコレクタとする横方向の寄生ＮＰＮバイポーラトランジスタの電流増幅率ｈｆｅが０．１より小さい」のに対し，引用発明では，横方向の寄生ＮＰＮバイポーラトランジスタの電流増幅率ｈｆｅが明記されていない点。
　
（４）相違点についての判断
（４−１）相違点１について
　ア　素子ごとに，素子分離のためのトレンチを形成することは，以下の周知例１及び２にみられるように，半導体装置の素子分離構造として周知の技術である。
　また，Ｐ型基板上に，Ｎ型領域を有する素子を複数形成し，素子ごとに素子分離のための領域を設ける場合に，Ｐ型領域を介して隣接する前記Ｎ型領域間の距離が大きくなることで，隣接する二つの素子におけるＮ型領域とＰ型基板とによって発生する横方向の寄生ＮＰＮバイポーラトランジスタのベース長が大きくなり，その電流増幅率ｈｆｅが小さくなることは，以下の周知例１にも開示されているように，半導体装置の技術分野において，技術常識である。
　
＜周知例１＞
　特開平８−１６２５２１号（以下「周知例１」という。）には，図１〜３，５とともに，以下の記載がある。
・「【０００２】
【従来の技術】従来，この種の半導体装置における素子分離においては，図４に示すように，左右のトランジスタ間に，Ｐ型基板４の電位を固定するアイソレーションＰ+ 拡散層１を設けている。しかしながら，例えば右側のトランジスタ（以下，出力トランジスタという）２００のＮ型拡散層２に負入力が印加されると，左側のトランジスタ（以下，隣接トランジスタという）１００のＮ型拡散層３とＰ型基板４および出力トランジスタ２００のＮ型拡散層２により
ＮＰＮの寄生トランジスタが形成され，寄生電流が流れるため，トランジスタが誤動作してしまうという問題がある
【０００３】
【発明が解決しようとする課題】上記問題を解決するものとして，図５に示すように，アイソレーションＰ+ 拡散層７の間にＮ型拡散層６を設けたものがある。このような構成とすることにより，出力トランジスタ２００のＮ型拡散層２に負入力が印加されたとしても，Ｎ型拡散層６，Ｐ型基板４およびＮ型拡散層２にてＮＰＮトランジスタが構成され，Ｎ型拡散層６より電流が供給される。一方，
隣接トランジスタ１００のＮ型拡散層３，Ｐ型基板４および出力トランジスタ２００のＮ型拡散層２にてもＮＰＮトランジスタが構成されるが，この場合，Ｎ型拡散層２，３間のベース長が長いためそのｈ
FE
は小さく，これによる寄生電流の影響は小さい
・「【００１４】
【実施例】以下，本発明を図に示す実施例について説明する。図１に本発明の第１実施例を示す半導体装置の一領域の断面構成を示す。この図に示すように，
出力トランジスタ２００と隣接トランジスタ１００の周囲に，誘電体１０ａ，１０ｂがそれぞれ形成
【００１５】従って，
出力トランジスタ２００と隣接トランジスタ１００間の横方向は誘電体１０ａ，１０ｂにより分離
縦方向は図５に示すものと同様ＰＮ接合により分離される。
【００１６】一方，
隣接トランジスタ１００のＮ型拡散層３，Ｐ型基板４および出力トランジスタ２００のＮ型拡散層２にてもＮＰＮトランジスタが構成されるが，この場合，Ｎ型拡散層２，３間のベース長が長いためそのｈ
FE
は小さく，これによる寄生電流は非常に小さく，その影響は少ない。
【００１７】また，アイソレーションに誘電体１０ａ，１０ｂを用いているから，図５に示すもののように，Ｐ型拡散層７を設けてＰＮ接合での不純物濃度により決定される所定の距離をとる必要がなくなる。従って，図５に示すものと比べて素子間距離で例えば４０μｍ縮小された素子分離領域とすることができ，素子の高密度化を図ることができる。
【００１８】次に，図１に示す構成のものの製造方法について図２を用いて説明する。まず，図２（ａ）に示すＰ型基板４を用意し，その全面に図２（ｂ）に示すようにＮ+ 埋め込み層５を形成する。さらに，図２（ｃ）に示すように，Ｎ+ 埋め込み層５上にＮ型のエピタキシャル層１２を形成する。
次に，図２（ｄ）に示すように，素子と素子の間を分離する部分に誘電体１０ａ，１０ｂを形成する。この場合，エッチングにより素子分離溝（トレンチ溝）を形成し，その中を酸化してＳｉＯ
2
 膜１３を形成し，さらに溝内に多結晶Ｓｉ１２をＣＶＤ法により堆積して構成する
・「【００２０】この第２実施例は，図３に示すように，隣接トランジスタ１００に近い方の
誘電体１０ａを
基板内部に深く形成するようにした
このような構成にすることにより，隣接トランジスタ１００のＮ型拡散層３，Ｐ型基板４および出力トランジスタ２００のＮ型拡散層２にて構成されるＮＰＮトランジスタの実効ベース長を図１に示すものより長くすることができ，ｈ
FE
をさらに小さく
　上記摘記事項を参酌すると，図１からは，素子ごとに，素子分離のためのトレンチを形成する構造がみてとれる。
　
＜周知例２＞
　特開昭５７−０８０７５５号公報（以下「周知例２」という。）には，第１図，第２図とともに，以下の記載がある。
・「以下，この発明装置の一実施例につき，第２図を参照して詳細に説明する。
　この第２図実施例において前記第１図と同一符号は同一または相当部分を示しており，また（７）は前記ｐ型拡散領域（５）に代えて，ｎ−型エピタキシャル層（１０）の主表面（１００）側に，前記ｎｐｎトランジスタ（２）及び（３）の各領域（２４），（２５）および（３４），（３５）と同時に形成されたｎ＋型拡散領域であって，この領域（７）上に基板電位供給のための金属電極（６）を形成したものである。
　こゝでこの実施例構成を得るのには，まずｐ型半導体基板（１）上に選択的にｎ＋形コレクタ埋込み領域（２１），（３１）を形成したのち，全面にｎ−形エピタキシャル層（１０）を成長させ，かつその
主表面（１００）側から基板（１）面に達する溝をエッチングなどにより選択的に堀り込み，この溝内にそれぞれ酸化シリコンなどによる誘電体領域（４１），（４２），（４３），（４４）を形成してトランジスタ（２），（３）間，すなわち素子間を分離
　上記摘記事項を参酌すると，第２図からは，素子ごとに，素子分離のための溝すなわちトレンチを形成する構造がみてとれる。
　
　イ　そして，Ｐ型基板上に，Ｎ型領域を有する素子を複数形成し，素子ごとに素子分離のためのトレンチを設ける場合において，Ｐ型領域を介して隣接する前記Ｎ型領域間の実質的な距離（すなわち，寄生ＮＰＮバイポーラトランジスタの実効ベース長）は，トレンチ間隔，トレンチ深さ，トレンチ幅等の要素によって決められることは自明である。
　ウ　ゆえに，引用発明において，素子ごとに素子分離のためのトレンチを形成して「素子ごとに分離するためのトレンチ（５）を有」するものとするとともに，Ｎ型領域間の距離を決める一要素であるトレンチ間隔を大きいものとすることは，横方向の寄生トランジスタによる寄生電流を抑制するために，当業者が直ちに想到し得ることである。
　エ　ここで，本願補正発明においては，「隣接する素子を分離するトレンチとの間隔が６μｍ以上である」ことが特定されているが，トレンチ深さ，トレンチ幅，半導体層（２）の導電型や濃度等の，寄生ＮＰＮバイポーラトランジスタのｈｆｅに密接に関連する他の要素については特定されていないから，本願補正発明の前記構成における「６μｍ以上」という数値限定は，ｈｆｅを低減するという点で定性的な技術的意義は有するものの，当該数値限定のみでｈｆｅに関して臨界的な技術的意義を有するとは認められない。そして，「６μｍ以上」という数値自体は，素子分離のための素子間隔として格別のものではないから，当業者が必要に応じて適宜決定し得る，単なる設計的事項に相当するものと言わざるを得ない。
　オ　よって，上記ウのとおり，引用発明において，「素子ごとに分離するためのトレンチ（５）を有」するものとするとともにＮ型領域間の距離を決める一要素であるトレンチ間隔を大きくする場合に，トレンチ間隔を適宜設計して「隣接する素子を分離するトレンチとの間隔が６μｍ以上である」という構成を採用することは，当業者が容易になし得た程度のことである。
　
（４−２）相違点２について
　引用発明においては，半導体基板（高濃度ｐ型基板）の比抵抗が０．２Ω・ｃｍ以下である。また，引用例には「素子間の分離の際に必要なチヤネル防止部は基板３１がその役目を担い」との記載があり（第４頁左上欄第１４行〜第１５行），引用発明における半導体基板は，チャネル防止部としての高濃度のｐ型層に代わるものであるから，素子間分離のために高濃度（低比抵抗）としていることが分かる。さらに，上記周知例１に記載されるように，引用発明のｐ型基板が，横方向の寄生ＮＰＮバイポーラトランジスタのベース領域となることは技術常識であるから，寄生電流を抑制するためにも，ｐ型基板が高濃度であることが望ましいことは，当業者にとって自明のことである。
　したがって，半導体基板の比抵抗が０．２Ω・ｃｍ以下である引用発明において，素子間の分離を確実に行うために，以下の周知例３に例示されている比抵抗が０．０１Ω・ｃｍ程度の高濃度の半導体基板を用いることは当業者が直ちに想到し得たことであり，このとき，下記周知例４に開示された比抵抗と不純物濃度の関係に基づき，当該半導体基板の不純物濃度を０．０１Ω・ｃｍに対応する１０１９ｃｍ−３或いは更に高濃度とすること，すなわち，本願補正発明のごとく，「半導体基板の不純物濃度を１０１９ｃｍ−３以上とする」ことは，当業者が容易になし得たことである。
　
＜周知例３＞
　特開昭６２−２６８５２号公報（以下「周知例３」という。）には，第１図とともに，以下の記載がある。
・「第１図に示すように，Ｐ型（１００）で０．０１〜０．１Ω・ｃｍのＰ＋基板１１上にＰ−基板１２を，１０〜１５μｍエピタキシャル成長によって形成する。」（第２頁左下欄第５行〜第８行）
　
＜周知例４＞
　S. M. Sze，Physics of Semiconductor Devices, 米国, JOHN WILEY  SONS, 1981年，SECOND EDITION，p.32（以下「周知例４」という。）のFIG.21には， Resistivity versus impurity concentration for silicon at 300Kと題して，３００Ｋでのシリコンにおける比抵抗と不純物濃度の関係が記載されている。この図からは，Ｐ型不純物であるボロンを含むシリコンについて，３００Ｋにおいて抵抗率が０．０１Ω・ｃｍ程度の場合，不純物濃度が１０１９ｃｍ−３程度であることがみてとれる。
　
（４−３）相違点３について
　上記周知例１にみられるように，横方向の寄生ＮＰＮバイポーラトランジスタの電流増幅率ｈｆｅをできるだけ小さくすることは，寄生電流によるトランジスタの誤動作防止のために，当然求められる事項である。
　また，引用例には，縦方向の寄生ｐｎｐトランジスタではあるが，寄生バイポーラトランジスタが実用上障害とならないような電流増幅率ｈｆｅの数値として，「０．１以下」という数値が例示されている（第４頁右上欄第４行〜第５行）ことから，引用発明において，半導体装置において生じる各種の寄生バイポーラトランジスタのｈｆｅの値を０．１以下に抑えることは，当業者が容易に想定し得る数値範囲であるといえる。
　したがって，引用発明において，本願補正発明のごとく，「前記トレンチ（５）で分離された埋め込み半導体層（３）をエミッタ，半導体基板（１）をベース，埋め込み半導体層（３）をコレクタとする横方向の寄生ＮＰＮバイポーラトランジスタの電流増幅率ｈｆｅが０．１より小さい」ようにすることは，当業者が容易になし得たことである。
　
（５）独立特許要件についてのまとめ
　以上のとおり，上記相違点１，２，３に係る本願補正発明の構成を採用することは，当業者が容易になし得たことである。
　したがって，本願補正発明は，引用発明及び周知の事項に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。
　
５　補正却下の理由についてのむすび
　よって，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明の容易想到性について
１　本願発明について
　平成２１年１０月７日に提出された手続補正書による手続補正は上記のとおり却下されたので，本願の請求項１に係る発明（以下「本願発明」という。）は，本件補正前の請求項１（平成２０年８月２２日に提出された手続補正書により補正された請求項１）に記載された事項により特定される，次のとおりのものである。
「【請求項１】
　第１導電型の半導体基板（１）の上において第２導電型の埋め込み半導体層（３）及びその上に第２導電型の素子形成用半導体層（４）が形成されるとともに，前記素子形成用半導体層（４）から深さ方向に延びるトレンチ（５）を備えた半導体装置の素子分離構造において，
　前記半導体基板（１）を高濃度とするとともに，前記半導体基板（１）と前記埋め込み半導体層（３）との間に，当該基板（１）及び埋め込み半導体層（３）よりも低濃度な半導体層（２）を挿入し，
　前記半導体基板（１）の不純物濃度を１０１８ｃｍ−３以上とすることにより，前記トレンチ（５）で分離された埋め込み半導体層（３）をエミッタ，半導体基板（１）をベース，埋め込み半導体層（３）をコレクタとする横方向の寄生ＮＰＮバイポーラトランジスタの電流増幅率ｈｆｅが１０より小さいことを特徴とする半導体装置の素子分離構造。」
　
２　引用発明
　引用発明は，上記第２，４，（２），（２−２）で認定したとおりである。
　
３　対比・判断
　上記第２の３で検討したとおり，本願補正発明は，本願発明の発明特定事項を全て含み，かつ，これをより限定したものである。
　そして，本願発明の発明特定事項を全て含み，かつ，これをより限定したものである本願補正発明が，上記第２の４に記載したとおり，引用発明及び周知の事項に基づいて当業者が容易に発明をすることができたものであるから，この限定をなくした本願発明も，同様の理由により，引用発明及び周知の事項に基づいて当業者が容易に発明をすることができたものである。
　
第４　結言
　以上検討したとおり，本願発明は，特許法第２９条第２項の規定により特許を受けることができない。
　したがって，本願は，他の請求項について検討するまでもなく，拒絶すべきものである。
　
　よって，結論のとおり審決する。