【事件の表示】
　特願２００３−１４６９０７「トランジスタの製造方法」拒絶査定不服審判事件〔平成１６年１２月　９日出願公開，特開２００４−３４９５８３〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　
　本願は，平成１５年５月２３日の出願であって，平成２０年８月１日付けで拒絶査定がされ，これに対して同年９月４日に審判請求がされた。
　その後当審において，平成２２年８月１７日付けで拒絶の理由が通知され，これに対して同年１０月２２日に手続補正書及び意見書が提出された。
　
　
第２　当審における拒絶理由
　
　一方，当審において，平成２２年８月１７日付けで通知した拒絶の理由（以下「当審における拒絶の理由」という。）の概要は，本願発明は，本願の出願の日前に日本国内で頒布された特開２０００−０６８５２３号公報（以下「引用例１」という。）に記載された発明に，本願の出願の日前における周知技術を適用することにより，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない，というものである。
　
　
第３　本願発明の容易想到性について
　
１　本願発明について
　本願の請求項１〜５に係る発明は，平成２２年１０月２２日に提出された手続補正書に記載されたとおりのものであり，その請求項１の記載は，次のとおりである。（以下，本願請求項１に係る発明を「本願発明」という。）
　
「【請求項１】
　絶縁基板上にゲート電極を所定の形状に形成した後に，絶縁層を積層し，該絶縁層上にソース電極及びドレーン電極を配置するボトムゲート型のトランジスタの製造方法において，
　上記ソース電極及び上記ドレーン電極を所定の形状に形成した後に，酸化亜鉛を含んでなるチャネル層をインクジェット法にて所定の形状に形成し，
　上記のインクジェット法にて上記チャネル層を形成する工程では，酸化亜鉛を含む溶液の吐出時に，上記絶縁層と，上記ソース電極及び上記ドレーン電極との段差をガイドとして利用して，上記絶縁層上に形成された上記ソース電極と上記ドレーン電極との間の凹部に，酸化亜鉛を含む溶液を優先的に広げるとともに，上記段差を埋め込み，上記ソース電極及び上記ドレーン電極の一部を覆うように上記チャネル層を形成することを特徴とするトランジスタの製造方法。」
　
２　引用例の記載と引用発明
（１）　引用例１
　引用例１には，図１〜図１８とともに，次の記載がある。（下線は当審で付加したものである。以下同じ。）
　
ア　　特許請求の範囲
「【請求項９】  請求項８に記載の方法において，
ｉ．
電界効果トランジスタのゲートを形成
ii．
前記電界効果トランジスタのゲート上に，ゲート誘電層を形成
iii．
間隔を置いて，ソース電極およびドレイン電極を形成
iv．
前記ソース電極と前記ドレイン電極との間に
能動層を形成
前記電界効果トランジスタを形成する方法
　
イ　　発明の実施の形態について
「【００１０】
【発明の実施の形態】図１について説明すると，この図は，参照番号１１で示すＩＣ基板の一部である。図面を簡単にするために，
倒置ＴＦＴ
【００１１】
基板は，好適には，ガラスまたはポリマーのような絶縁材料であることが好ましい
参照番号１２は第一のレベルの金属である
【００１２】
図２に示す次のステップでは，石版用マスク１３を使用して，第一のレベルの金属化のパターンが形成されるが，このマスクとしては，通常，写真製版用のマスクが使用される
その後，図３に示すように，金属ランナー１４のパターンを形成するために，第一の金属層が，標準エッチング，例えば，プラズマまたはＲＩＥエッチングによりパターン形成される
（中略）
【００１４】
図４について説明すると，この図に示すように，第一のレベルの金属パターン上に第一のレベル間誘電体１５が形成される
本発明の構造体のレベル間誘電体としては，例えば，ＣＶＤにより蒸着された，ガラス（ＳＯＧ）またはＳｉ
３
Ｎ
４
またはＳｉＯ
２
上のスピンのような種々の絶縁材料を使用することができる
【００１５】その後，必要な場合には，
レベル間誘電体は，図５に示すように，パターン化されたマスク１６により覆われ，第一および第二のレベルを相互接続するための，窓を形成するために，レジストの開口部１７により露出している，誘電体層１５の一部がエッチングされる
マスクの開口部は，第一のレベルの相互接続パターンの金属ランナー１４と整合している
【００１６】
第二のレベルの金属１９は，図７に示すように，第一のレベル間相互接続１５上に蒸着される
第二のレベルの金属は，図８および図９に示すように，マスク２１により，第一のレベルと類似の方法でパターン形成される
第二のレベルの金属化相互接続のランナー２２の中の一つは，第一のレベルの金属化１４と一緒に示すように，レベル間の窓１８のところに位置する
【００１７】
次のステップは，図１０に示すように，第二のレベル間誘電体２３を形成するステップである
【００１８】従来の構造体の通常は第一のレベルの金属であり，通常は，ポリシリコンであるゲート・レベルの金属は，本発明の工程の後の段階で形成され，そして種々の様々な金属を含むことができる。（中略）
図１１は，第二のレベル間誘電体２２上，およびゲートを第一のレベルの金属に相互接続している，窓（図示せず）に蒸着されたゲート金属層２４を示す
その後，ゲート金属層は，ゲート構造体２５を形成するために，従来の石版術によりパターン形成される
【００１９】
その後，ゲート誘電体２６は，図１３に示すように，構造体上に形成される
【００２０】
その後，ソース／ドレイン層２７が，図１４に示すように，表面上に蒸着され，その後で，図１６に示すように，ソース電極２９およびドレイン電極３０を形成するために，従来の石版用マスク２８によりパターン形成される
【００２１】
図１７の従来のＦＥＴプロセスの場合には，最初のステップであるが，本発明のプロセスでは，最後の重要なステップとなっているのは，その内部に電界効果を持ち，ＦＥＴチャネルがソース２９とドレイン３０との間を延びる能動半導体本体３１の形成である
能動材料
ＺｎＯ
も使用することができる
（中略）
【００２５】（中略）
図１７のデバイスの場合には，ゲートおよび第二のレベルの金属ランナー
との間のレベル間相互接続は，第二のレベル間誘電体の窓を通して行われる
【００２６】
図１７および図１８のデバイスは，通常の電界効果トランジスタであり
  　
（２）引用発明
ア　　上記（１）ア及びイ，並びに図１７から，
上記「ソース電極２９」と上記「ドレイン電極３０」との間を延びるＦＥＴチャネルである，「能動半導体本体３１」が形成
上記「ゲート誘電体２６」と上記「ソース電極２９」及び上記「ドレイン電極３０」との間には段差が形成され，上記「能動半導体本体３１」が，上記「ソース電極２９」と上記「ドレイン電極３０」との間の凹部に形成
　
イ　　以上によれば，引用例１には，次の発明（以下「引用発明」という。）が記載されている。
　
「絶縁材料からなる基板上に金属ランナー１４，第一のレベル間誘電体１５，第二のレベルの金属ランナー及び第二のレベル間誘電体２３を形成し，上記第二のレベル間誘電体２３上に，ゲート構造体２５をパターン形成した後に，ゲート誘電体２６を形成し，該ゲート誘電体２６上にソース電極２９及びドレイン電極３０を形成する倒置ＴＦＴを形成する方法において，
　上記ソース電極２９及び上記ドレイン電極３０をパターン形成した後に，ＺｎＯを使用し，上記ソース電極２９と上記ドレイン電極３０との間を延びるＦＥＴチャネルである能動半導体本体３１を形成するトランジスタを形成する方法。」
　
３　本願発明と引用発明との対比
（１）引用発明の「絶縁材料からなる基板」，「ゲート構造体２５」，「ゲート誘電体２６」，「（ゲート誘電体２６を）形成」，「ソース電極２９」，「ドレイン電極３０」，「（ソース電極２９及びドレイン電極３０を）形成する」，「倒置ＴＦＴ」及び「（倒置ＴＦＴを）形成する方法」は，それぞれ，本願発明の「絶縁基板」，「ゲート電極」，「絶縁層」，「（絶縁層を）積層」，「ソース電極」，「ドレーン電極」，「（ソース電極及びドレーン電極を）配置する」，「ボトムゲート型のトランジスタ」及び「（ボトムゲート型のトランジスタの）製造方法」に相当する。
　そうすると，引用発明の「絶縁材料からなる基板上に金属ランナー１４，第一のレベル間誘電体１５，第二のレベルの金属ランナー及び第二のレベル間誘電体２３を形成し，上記第二のレベル間誘電体２３上に，ゲート構造体２５をパターン形成した後に，ゲート誘電体２６を形成し，該ゲート誘電体２６上にソース電極２９及びドレイン電極３０を形成する倒置ＴＦＴを形成する方法において，」は，本願発明の「絶縁基板上にゲート電極を所定の形状に形成した後に，絶縁層を積層し，該絶縁層上にソース電極及びドレーン電極を配置するボトムゲート型のトランジスタの製造方法において，」に相当する。
　
（２）引用発明の「上記ソース電極２９及び上記ドレイン電極３０をパターン形成した後に，」は，本願発明の「上記ソース電極及び上記ドレーン電極を所定の形状に形成した後に，」に相当する。
　また，引用発明の「ＺｎＯを使用し」及び「ＦＥＴチャネルである能動半導体本体３１」は，それぞれ，本願発明の「酸化亜鉛を含んでなる」及び「チャネル層」に相当し，引用発明の「上記ソース電極２９と上記ドレイン電極３０との間を延びる」ように形成することは，本願発明の「所定の形状に形成」することに相当する。
　そうすると，本願発明と引用発明とは，「上記ソース電極及び上記ドレーン電極を所定の形状に形成した後に，酸化亜鉛を含んでなるチャネル層を」「所定の形状に形成」する点で共通する。
　さらに，引用発明の「トランジスタを形成する方法」は，本願発明の「トランジスタの製造方法」に相当する。
　
（３）以上から，本願発明と引用発明との一致点及び相違点は，次のとおりである。
ア　　一致点
「絶縁基板上にゲート電極を所定の形状に形成した後に，絶縁層を積層し，該絶縁層上にソース電極及びドレーン電極を配置するボトムゲート型のトランジスタの製造方法において，
　上記ソース電極及び上記ドレーン電極を所定の形状に形成した後に，酸化亜鉛を含んでなるチャネル層を所定の形状に形成するトランジスタの製造方法。」
　
イ　　相違点
　本願発明は，「チャネル層をインクジェット法にて所定の形状に形成し，上記のインクジェット法にて上記チャネル層を形成する工程では，酸化亜鉛を含む溶液の吐出時に，上記絶縁層と，上記ソース電極及び上記ドレーン電極との段差をガイドとして利用して，上記絶縁層上に形成された上記ソース電極と上記ドレーン電極との間の凹部に，酸化亜鉛を含む溶液を優先的に広げるとともに，上記段差を埋め込み，上記ソース電極及び上記ドレーン電極の一部を覆うように上記チャネル層を形成する」のに対し，引用発明では，「ＦＥＴチャネルである能動半導体本体３１」（本願発明の「チャネル層」に相当。）を，このような方法で形成していない点。
　
４　相違点についての検討
（１）周知例１
　当審における拒絶の理由に引用され，本願の出願前に日本国内で頒布された刊行物である特表２００２−５２６９４５号公報（以下「周知例１」という。）には，図１とともに，次の記載がある。
　
「【００２４】
  ２．装置の製造
  
液体中に懸垂されたナノ粒子は基体上に広範囲のプロセスの任意のものを用いて堆積し且つパターン化され得るが，これはインクジェット噴射
堆積された層は，導電性，半導電性又は絶縁性の層
として役立ち得る
【００２５】
  
本発明の代表的応用は薄いフィルムのトランジスタ（ＴＦＴｓ）の製造である
（中略）
【００２６】
  ＣｄＳｅ  ＴＥＴ（審決注：「ＴＥＴ」は「ＴＦＴ」の誤記である。）は図１に示される如く本発明に従って製造され得る。
二（又は三）次元で可動の一又はより多くの堆積(deposition)装置１００が基体上に走査され，基体(substrate)１１０上にＴＥＴを集合的に規定する一連の層を適用するために選択的に活性化される
特に，ＴＦＴは導電性のゲート層１１５，絶縁体層１２０，半導電体層１２５，及びソース(source)及びドレイン(drain)導電エレメント１３０ｓ，１３０ｄを含む
堆積装置１００は一連の一又はより多くの物質の溶液，コロイド及び／又は分散液（例えば上述の’０９８出願中に述べられたものの如きで，その全体の開示はここに引用により組入れられる）の中の選択されたものを引渡す様に配置されたインクジェット系であり得るし，又は代わりにそれぞれが単一の物質を噴出する複数のジェットヘッドを利用するインクジェット系でもあり得る
【００２７】
  かくしてナノ粒子の銀，クロム，金，銅，アルミニウム又は他の金属性分散液が基体１１０上に堆積(deposition)によりゲート１１５を形成するために使用され得る。層１２０を形成するために，二酸化珪素又はチタン酸バリウムのナノ粒子分散液が層１１５上に堆積される。
層１１５に対し使用されるナノ粒子金属は再び層１２０上への堆積によりソース及びドレインエレメント１３０ｓ，１３０ｄを形成するために利用され得る
そしてＣｄＳｅ（又はＣｄＳ，ＣｄＴｅ又はＳｉの如き他の半導体）のナノ粒子分散液が又層１２０上への堆積により層１２５を形成するために使用される
　
（２）周知例２
　当審における拒絶の理由に引用され，本願の出願前に日本国内で頒布された刊行物である特開２００３−０９２４０７号公報（以下「周知例２」という。）には，図５とともに，次の記載がある。
　
「【００９２】（実施例１）
実施例１では，図１に示した逆スタガー構造の有機薄膜トランジスタ１０を作製した
【００９３】実施例１のトランジスタ１０は，以下の手順で作製した。
【００９４】（１）
マスクを用いた蒸着法でＴａを基板１上に堆積することによって，ゲート電極２を形成する
【００９５】（２）
ゲート電極２の表面を酸化することによって，ゲート絶縁層３を形成する
【００９６】（３）
マスクを用いた蒸着法でアルミニウムを堆積することによって，ソース電極４およびドレイン電極５を形成する
このとき，チャネル長が１２μｍとなるように，ソース電極４とドレイン電極５との間隔を設定した
【００９７】（４）（化７）に示した
デンドリマーをインクジェット法により所定の位置に付与することによって，有機半導体層６を形成する
【００９８】得られた有機薄膜ＦＥＴ１０のキャリア移動度をタイムオブフライト法により測定したところ，０．３ｃｍ２Ｖ−１ｓ−１であった。また，電流―電圧特性評価より得られたオン／オフ電流比はおよそ７桁であった。移動度，オン／オフ電流比の両結果は共に現行のａ−Ｓｉの性能に匹敵するものである。」
　
（３）相違点についての検討
　絶縁基板上にゲート電極を所定の形状に形成した後に，絶縁層を積層し，該絶縁層上にソース電極及びドレーン電極を配置するボトムゲート型のトランジスタの製造方法において，上記ソース電極及び上記ドレーン電極を所定の形状に形成した後に，チャネル層を所定の形状に形成する際に，上記チャネル層の構成材料を含む溶液を吐出し，インクジェット法にて上記チャネル層を形成することは，周知例１及び２にみられるように周知の技術であり，引用発明において，「ゲート誘電体２６」（本願発明の「絶縁層」に相当。）上に「ソース電極２９」（本願発明の「ソース電極」に相当。）及び「ドレイン電極３０」（本願発明の「ドレーン電極」に相当。）を所定の形状に形成した後に，「ＺｎＯを使用し」（本願発明の「酸化亜鉛を含んでなる」に相当。）「ＦＥＴチャネルである能動半導体本体３１」（本願発明の「チャネル層」に相当。以下「能動半導体本体３１」と略記。）を形成する際に，酸化亜鉛を含む溶液を吐出して，インクジェット法にて上記「能動半導体本体３１」を形成することは，上記周知の技術を適用することにより，当業者が容易に想到し得たものである。
　そして，引用発明において，上記「ゲート誘電体２６」と上記「ソース電極２９」及び上記「ドレイン電極３０」との間には段差が形成され，上記「能動半導体本体３１」は，上記「ソース電極２９」と上記「ドレイン電極３０」との間の凹部に形成されるから，引用発明に上記周知の技術を適用し，インクジェット法にて上記「能動半導体本体３１」を形成する際に，酸化亜鉛を含む溶液を上記凹部に吐出するのが自然であり，その結果，上記段差がガイドとなり，酸化亜鉛を含む溶液が上記凹部に優先的に広がることは，当業者が容易に予測し得たものである。
　さらに，引用発明に上記周知の技術を適用し，インクジェット法にて上記「能動半導体本体３１」を形成する際に，上記「能動半導体本体３１」が，上記「ゲート誘電体２６」と上記「ソース電極２９」及び上記「ドレイン電極３０」との間の段差をどの程度まで埋め込むように形成するか，並びに上記「能動半導体本体３１」が，上記「ソース電極２９」及び上記「ドレイン電極３０」をどの程度覆うように形成するかは，いずれも，製造するトランジスタの仕様に応じて当業者が適宜選択し得ることであり，また，本願発明において，「上記段差を埋め込み，上記ソース電極及び上記ドレーン電極の一部を覆うように上記チャネル層を形成する」ことにより，格別の作用効果を奏するともいえないから，引用発明に上記周知の技術を適用し，インクジェット法にて上記「能動半導体本体３１」を形成する際に，上記「能動半導体本体３１」が，上記「ゲート誘電体２６」と上記「ソース電極２９」及び上記「ドレイン電極３０」との間の段差を埋め込み，上記「ソース電極２９」及び上記「ドレイン電極３０」の一部を覆うように上記「能動半導体本体３１」を形成することは，当業者が適宜なし得たものである。
　そうすると，引用発明において，相違点に係る構成とすることは，周知例１及び２にみられるような周知の技術を適用することにより，当業者が容易に想到し得たものである。
　
５　まとめ
　したがって，本願発明は，引用例１に記載された発明（引用発明），並びに周知例１及び２にみられるような周知の技術に基づいて，当業者が容易に発明をすることができたものであり，特許法第２９条第２項の規定により特許を受けることができない。
　
　
第４　結言
　
　以上検討したとおり，本願の請求項１に係る発明は，特許法第２９条第２項の規定により特許を受けることができないから，その余の請求項について検討するまでもなく，本願は拒絶されるべきものである。
　
　よって，結論のとおり審決する。