【事件の表示】
　特願２００７−２１３８０８「多層プリント配線基板」拒絶査定不服審判事件〔平成２０年　４月１０日出願公開、特開２００８−　８５３１０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本件出願は、特許法第４１条に基づく優先権主張を伴う平成１９年８月２０日（優先日；平成１８年８月２８日、出願番号；特願２００６−２３１１７２号）の出願であって、平成２０年１１月２０日付けで拒絶理由が通知され、平成２１年１月２９日に手続補正書が提出されて手続補正がなされ、同日に意見書が提出され、同年３月１０日付けで拒絶査定がなされ、同年４月１５日に拒絶査定に対する審判請求がなされ、同年５月１４日に手続補正書が提出されて手続補正がなされ、当審において平成２２年８月２７日付けで書面による審尋がなされ、同年１０月２７日に回答書が提出されたものである。
　
２　平成２１年５月１４日にした手続補正（以下、「本件手続補正」という。）についての補正却下の決定
　
〔補正却下の決定の結論〕
　本件手続補正を却下する。
　
〔理由〕
（１）補正後の本件発明
　本件手続補正により、特許請求の範囲の請求項１は、
「【請求項１】
　片面に形成された第１の配線パターンと反対面に形成された第２の配線パターンとの少なくとも２つの配線パターンを有し、第１の配線パターンと第２の配線パターンとが相互に導通している第１のプリント配線基板と、第２の配線パターン上に搭載されて内蔵されている半導体素子とを備える多層プリント配線基板において、
　第１の絶縁体層を介して第２の配線パターン上に積層されている第２のプリント配線基板と、第２の絶縁体層を介して第２のプリント配線基板上に積層されている第３のプリント配線基板と、第１の絶縁体層と第２のプリント配線基板とを厚さ方向に貫通し、パンチで打ち抜くか又はカッタで裁断して形成された、前記半導体素子を収納可能な空間部とを備え、
　第２のプリント配線基板は、第１の絶縁体層に対向する面に形成された第３の配線パターンと、第２の絶縁体層に対向する面に形成された第４の配線パターンと、第３の配線パターン上に配設され、第１の絶縁体層を厚さ方向に貫通する第１のバンプと、第３の配線パターン及び第４の配線パターンの間に配設された少なくとも一つの絶縁体層と、該絶縁体層を厚さ方向に貫通する第２のバンプとを備え、
　第１のバンプを介して、第３の配線パターンと第２の配線パターンとが相互に導通され、
　第２のバンプを介して、第３の配線パターンと第４の配線パターンとが相互に導通され、
　第３のプリント配線基板は、第２の絶縁体層に対向する面に形成された第５の配線パターンと、反対面に形成された第６の配線パターンと、第５の配線パターン上に配設され、第２の絶縁体層を厚さ方向に貫通する第３のバンプと、第３のプリント配線基板の内部を厚さ方向に貫通する第４のバンプとを備え、
　第３のバンプを介して、第５の配線パターンと第４の配線パターンとが相互に導通され、
　第４のバンプを介して、第５の配線パターンと第６の配線パターンとが相互に導通され、
　第１の絶縁体層と第３の配線パターン及び第４の配線パターンの間に配設された前記絶縁体層とは、厚さが１０μｍ〜１００μｍの範囲であり、
　第１のバンプと第２のバンプとは、最大底面の直径が５０μｍ〜２００μｍの範囲であり、
　第２の配線パターン上に複数の前記半導体素子が搭載され、該半導体素子と同数の前記空間部を備え、各半導体素子は各空間部に１つずつ収納され、各空間部の間に第１の絶縁体層及び前記少なくとも一つの絶縁体層を介在して各空間部が互いに隔離していることを特徴する多層プリント配線基板。」
と補正された。
　
　上記補正は、補正前の請求項１に記載された発明を特定する事項である「空間部」について限定する「パンチで打ち抜くか又はカッタで裁断して形成された」との特定事項を付加するものである。また、上記補正は、補正前の「第２の配線パターン上に複数の前記半導体素子が搭載され内蔵されており、該半導体素子と同数の前記空間部を備え、各半導体素子は各空間部に１つずつ収納され、各空間部は間に第１の絶縁体層及び前記少なくとも一つの絶縁体層を介在して互いに隔離している」との事項を、「第２の配線パターン上に複数の前記半導体素子が搭載され、該半導体素子と同数の前記空間部を備え、各半導体素子は各空間部に１つずつ収納され、各空間部の間に第１の絶縁体層及び前記少なくとも一つの絶縁体層を介在して各空間部が互いに隔離している」と補正し、明瞭化するものである。そして、補正後の請求項１に記載された発明と補正前の請求項１に記載された発明とで産業上の利用分野及び解決しようとする課題が異なるものではない。
　したがって、上記補正は、特許法第１７条の２第５項第２号に規定する特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件手続補正後の上記請求項１に記載された事項により特定される発明（以下、「本件補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する特許法第１２６条第５項の規定に適合するか）について、以下に検討する。
　
（２）引用例の記載事項　
　原査定の拒絶の理由に引用された、本件出願の優先権主張日前に頒布された刊行物である特開２００６−１５６６６９号公報（以下、「引用例１」という。）には、次の記載がある。
　
（１−ａ）「【０００１】
　本発明は、絶縁板中に電気／電子部品を埋設して有する部品内蔵配線板およびその製造方法に係り、特に、製造する負担の低減に適する部品内蔵配線板およびその製造方法に関する。」（段落【０００１】）
　
（１−ｂ）「【０００４】
　本発明は、……製造負担を低減し信頼性向上にも資する部品内蔵配線板およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
　上記の課題を解決するため、本発明に係る部品内蔵配線板は、配線パターンと、前記配線パターンの面上に電気的機械的に接続された電気／電子部品と、前記電気／電子部品を埋設し、かつ、前記配線パターンの前記電気／電子部品の接続された側の面上に積層され、かつ、前記電気／電子部品が埋設された領域を除き該領域以外の領域に補強材を有する絶縁層とを具備することを特徴とする。」（段落【０００４】及び【０００５】）
　
（１−ｃ）「【００３８】
　……電気／電子部品４１としては、例えば厚さ０．５ｍｍの１００５サイズや２０１２サイズのチップ抵抗を用いる。」（段落【００３８】）
　
（１−ｄ）「【００６６】
　次に、本発明のさらに別の実施形態について図１３を参照して説明する。……この実施形態の部品内蔵配線板は、図５に示したものに比較して、絶縁層３１、３３を貫通して配線パターン面間に挟設される層間接続体２０５、２０１を新たに有する点、および、絶縁層３２が絶縁層３、２、１の３層積層になっている点が異なる。
【００６７】
　ここで、絶縁層３、２間、配線層２、１間にはそれぞれ配線パターン６、５が挟設され、絶縁層３、２、１をそれぞれ貫通しかつ配線パターン面間に挟設されて層間接続体２０４、２０３、２０２が存在する。層間接続体５４、６４に加えて層間接続体２０５、２０１、２０４、２０３、２０２を備えることでスルーホール内壁導電層による層間接続の必要のない構成になっている。」（段落【００６６】及び【００６７】）
　
（１−ｅ）「【００７０】
　この図１３に示す部品内蔵配線板の製造方法を概略的に述べると以下のようである。まず、両面にそれぞれ配線パターンと金属箔とを有しそれらの層間接続が積層方向に径の変化する形状の層間接続体によりされている両面基板を、絶縁層５１、３、１、６１それぞれに相当して４枚製造する。その工程は図６に示した通りである。
【００７１】
　次に、そのうち絶縁層１に相当するものの配線パターン５上に、層間接続体２０３となる導電性バンプを印刷形成しさらにその面に絶縁層２とすべきプリプレグを積層する。そして、その絶縁層２とすべきプリプレグ側に、絶縁層３に相当する両面基板の配線パターン６側を対向させて加圧・加熱により積層・一体化する。これにより配線層が４つの基板ができる。続いてその外側の金属箔をパターニングすることで配線パターン７、４が形成される。
【００７２】
　次に、形成された配線パターン７上に、層間接続体２０５となる導電性バンプを印刷形成しさらにその面に絶縁層３１とすべきプリプレグを積層する。そして、これにより得られた積層体に、内蔵する電気／電子部品４１に対応する位置の開口（例えば０．８ｍｍ径）を例えばドリリングにより形成する。
【００７３】
　一方、絶縁層６１に相当するものの配線パターン６３上には、層間接続体２０１となる導電性バンプを印刷形成しさらにその面に絶縁層３３とすべきプリプレグを積層しておく。絶縁層５１に相当するものの配線パターン５３上には電気／電子部品４１を半田４０を介して接続しておく。」（段落【００７０】−【００７３】）
　
（１−ｆ）「【００７４】
　以上のようにして得られた３つの部材を、図４（ａ）に示した配置と同様に積層配置し加圧しつつ積層方向に加圧する。このとき、絶縁層３１とすべきプリプレグおよび絶縁層３３とすべきプリプレグの絶縁樹脂３１ａ、３３ａの部分が電気／電子部品４１周りの空間を埋めて密着する状態となる。この状態で両プリプレグは完全に硬化し絶縁層３１、３３になる。さらに、両面に位置する金属箔に例えば周知のフォトリソグラフィによるパターニングを行い、これらを配線パターン５２、６２に加工すると、図１３に示したような構成の部品内蔵配線板を得ることができる。」（段落【００７４】）
　
（１−ｇ）　図１３には、部品内蔵配線板の具体的構成が示されており、特に、各配線パターン、各絶縁層、各層間接続体、及び電気／電子部品４１の位置関係が示されている。
　
（１−ｈ）　上記（１−ｆ）の記載事項、及び配線パターンを有する基板をプリント基板で構成することが技術常識であることを考慮すれば、引用例１に記載された配線パターンを有する基板は実質的にプリント配線基板であることを認定することができる。
　
（１−ｉ）　上記（１−ｄ）の記載事項によれば、層間接続体はスルーホール内壁導電層に代わるものであるから、各々の層間接続体はその上下に位置する配線パターンを相互に導通するものであることを認定することができる。
　
　以上の記載事項（１−ａ）−（１−ｆ）、図１３の開示事項（１−ｇ）、及び認定事項（１−ｈ）及び（１−ｉ）によれば、引用例１には、次の発明が記載されていると認められる。
「片面に形成された配線パターン５２と反対面に形成された配線パターン５３との少なくとも２つの配線パターンを有し、配線パターン５２と配線パターン５３とが相互に導通している両面基板と、配線パターン５３上に搭載されて内蔵されている電気／電子部品４１とを備える多層プリント配線基板において、
　絶縁層３１を介して配線パターン５２上に積層されている「配線層が４つの基板」と、絶縁層３３を介して「配線層が４つの基板」上に積層されている両面基板と、絶縁層３１と「配線層が４つの基板」とを厚さ方向に貫通し、例えばドリリングで形成された、前記電気／電子部品４１を収納可能な開口とを備え、
　「配線層が４つの基板」は、絶縁層３１に対向する面に形成された配線パターン７と、絶縁層３３に対向する面に形成された配線パターン４と、配線パターン７上に配設され、絶縁層３１を厚さ方向に貫通する層間接続体２０５となる導電性バンプと、配線パターン７及び配線パターン４の間に配設された絶縁層３、２、１と、該絶縁層３、２、１を厚さ方向に貫通する層間接続体２０４、２０３、２０２とを備え、
　層間接続体２０５となる導電性バンプを介して、配線パターン７と配線パターン５３とが相互に導通され、
　層間接続体２０４、２０３、２０２を介して、配線パターン７と配線パターン４とが相互に導通され、
　絶縁層３３を介して「配線層が４つの基板」上に積層されている両面基板は、絶縁層３３に対向する面に形成された配線パターン６３と、反対面に形成された配線パターン６２と、配線パターン６３上に配設され、絶縁層３３を厚さ方向に貫通する層間接続体２０１となる導電性バンプと、絶縁層３３を介して「配線層が４つの基板」上に積層されている両面基板の内部を厚さ方向に貫通する層間接続体６４とを備え、
　層間接続体２０１となる導電性バンプを介して、配線パターン６３と配線パターン４とが相互に導通され、
　層間接続体６４を介して、配線パターン６３と配線パターン６２とが相互に導通される、
　多層プリント配線基板。」
　
　原査定の拒絶の理由に引用された、本件出願の優先権主張日前に頒布された刊行物である特開２００５−３９０９４号公報（以下、「引用例２」という。）には、以下の記載がある。
　
（２−ａ）「【０００１】
　本発明は、半導体チップを基板中に内蔵する半導体チップ内蔵配線板およびその製造方法に係り、特に、生産性向上に適する半導体チップ内蔵配線板およびその製造方法に関する。」（段落【０００１】）
　
（２−ｂ）「【００２８】
　……図１は、本発明の一実施形態に係る半導体チップ内蔵配線板を製造する過程を示す模式的断面図である。まず、図１（ａ）に示すように、半導体チップ内蔵用のキャビティ１２ａが形成されたプリプレグ（半硬化状態の絶縁板）１１、１２を用意する。……
【００２９】
　この実施形態では、キャビティ１２ａを有する半硬化状態の絶縁板として、穴が開口されたプリプレグ１２と平板上のプリプレグ１１とが積層されたものを用いている。このほか例えば穴グリ加工によるものなど、積層によらずキャビティが形成されているものを用いてもよい。」（段落【００２８】及び【００２９】）
　
（２−ｃ）「【００３４】
　図１（ｃ）においてＡの積層が完了したら、次に、このＡの積層体の上側に配線板素材２０を配置し、積層方向に加圧かつ加熱して、一体化する。このとき、導電性バンプ３５の先端が、対向して位置する配線板素材２０の下側の配線パターン２３に達して塑性変形し、これらの間の電気的接続が確立される。また、プリプレグ１１、１２が熱により流動性を得て半導体チップ１３周りの空間が埋められる。さらに、半導体チップ１３の金属バンプ１５に、対向して位置する配線板素材２０の下側の配線パターン２３が当接され、これらの間の電気的接続もなされる。また、この一体化により、図１（ｄ）に示すように、プリプレグ１１、１２は、半硬化状態から完全に硬化した状態（硬化絶縁板１１Ａ、１２Ａ）になる。」（段落【００３４】）
　
（２−ｄ）「【００３６】
　上記Ｂの積層により図１（ｄ）に示す状態が得られ、これにより本実施形態に係る半導体チップ内蔵配線板が完成する。ここで導電性バンプ３５は、配線板素材２０の下側の配線パターン２３に達して塑性変形し層間接続バンプ３５Ａになっている。各厚さは、例えば、絶縁板２１、３１がそれぞれ７０μｍ程度、硬化絶縁板１１Ａ、１２Ａが合わせて百数十μｍないし２００μｍである。半導体チップ１３の側面を始めその周りの空間は硬化絶縁板１１Ａ、１２Ａにより埋められており、新たな樹脂の充填や硬化の工程を要しない。……」（段落【００３６】）
　
（２−ｅ）　図１には、半導体チップ内蔵配線板の製造過程及び具体的構成が示されている。
　
（２−ｆ）　上記（２−ａ）−（２−ｄ）の記載事項（（２−ｄ）については特に「硬化絶縁板１１Ａ、１２Ａが合わせて百数十μｍないし２００μｍである。」との事項）及び図１の開示事項（２−ｅ）によれば、引用例２には、半導体チップ内蔵配線板において、半導体チップの周りの空間を埋める硬化絶縁板１１Ａ、１２Ａが合わせて百数十μｍないし２００μｍであるという技術的事項が示されていると認定できる。
　
　原査定の拒絶の理由に引用された、本件出願の優先権主張日前に頒布された刊行物である特開２００５−２３６２３１号公報（以下、「引用例３」という。）には、以下の記載がある。
　
（３−ａ）「【請求項１】
　基板上に形成された第１の配線パターンと、第１の配線パターン上に積層された合成樹脂系シートからなる絶縁体層と、該絶縁体層上に積層された銅箔をエッチングすることにより形成された第２の配線パターンと、該銅箔上の所定の位置に形成されたバンプを該絶縁体層に貫通せしめて両配線パターンを接続する層間接続部材とを備える積層配線基板において、
　該銅箔は表面に平均粒子径０．５〜１．５μｍの銅の一次粒子が付着せしめられて平均粒子径５〜１５μｍの二次粒子を形成している粗化面と、該粗化面を被覆する０．０１〜０．２０ｍｇ／ｄｍ2の亜鉛からなる防錆層とを備え、
　該バンプは０．２０ｍｍ未満の直径を備えることを特徴とする積層配線基板。
【請求項２】
　前記バンプは０．１５ｍｍ以下の直径を備えることを特徴とする請求項１記載の積層配線基板。」（請求項１及び請求項２）
　
（３−ｂ）「【０００１】
　本発明は、積層配線基板に関するものである。」（段落【０００１】）
　
（３−ｃ）「【０００７】
　一方、積層配線基板では、電子部品の進歩と共に配線密度を高くする必要があり、配線の幅、間隔、ランド径を小さくすることが行われている。これに伴って、前記バンプもまた直径を小さくすることが望まれる。」（段落【０００７】）
　
（３−ｄ）「【００１９】
　バンプ６は、直径０．２０ｍｍ未満、好ましくは０．１５ｍｍ以下、高さ１５０μｍの円錐形状を備えている。……」（段落【００１９】）
　
（３−ｅ）　上記（３−ａ）−（３−ｄ）の記載事項によれば、引用例３には、積層配線基板において、配線密度を高くする目的でバンプの直径を小さくし、この直径を０．２０ｍｍ未満（２００μｍ未満）とする技術的事項が開示されていると認定できる。
　
（３）対比　　　　　　　　　　　　　　　　　　
　本件補正発明と引用例１記載の発明（以下、「引用発明」という。）とを対比すると、引用発明の「配線パターン５２」、「配線パターン５３」、「絶縁層３１」、「絶縁層３３」、「開口」、「配線パターン７」、「配線パターン４」、「絶縁層３、２、１」、「配線パターン６３」及び「配線パターン６２」は、それぞれ本件補正発明の「第１の配線パターン」、「第２の配線パターン」、「第１の絶縁体層」、「第２の絶縁体層」、「空間部」、「第３の配線パターン」、「第４の配線パターン」、「第３の配線パターン及び第４の配線パターンの間に配設された少なくとも一つの絶縁体層」、「第５の配線パターン」及び「第６の配線パターン」に相当する。
　また、引用発明の配線パターン５２と配線パターン５３とを有する「両面基板」が、本件補正発明の「第１のプリント配線基板」に相当し、引用発明の「配線層が４つの基板」が、本件補正発明の「第２のプリント配線基板」に相当し、引用発明の配線パターン６２と配線パターン６３とを有する「両面基板」が、本件補正発明の「第３のプリント配線基板」に相当する。
　また、引用発明の「層間接続体２０５となる導電性バンプ」及び「層間接続体２０１となる導電性バンプ」は、それぞれ本件補正発明の「第１のバンプ」及び「第３のバンプ」に相当する。引用発明の「層間接続体２０４、２０３、２０２」及び「層間接続体６４」は、導電性バンプである「層間接続体２０５」及び「層間接続体２０１」と同様の構成であると認められるので、これらはそれぞれ本件補正発明の「第２のバンプ」及び「第４のバンプ」に相当する。
　さらに、本件補正発明の「半導体素子」と引用発明の「電気／電子部品４１」とは、電気／電子部品である限りにおいて一致する。
　
　そうすると、本件補正発明と引用発明とは、以下の点で一致する。
「片面に形成された第１の配線パターンと反対面に形成された第２の配線パターンとの少なくとも２つの配線パターンを有し、第１の配線パターンと第２の配線パターンとが相互に導通している第１のプリント配線基板と、第２の配線パターン上に搭載されて内蔵されている電気／電子部品とを備える多層プリント配線基板において、
　第１の絶縁体層を介して第２の配線パターン上に積層されている第２のプリント配線基板と、第２の絶縁体層を介して第２のプリント配線基板上に積層されている第３のプリント配線基板と、第１の絶縁体層と第２のプリント配線基板とを厚さ方向に貫通し、前記電気／電子部品を収納可能な空間部とを備え、
　第２のプリント配線基板は、第１の絶縁体層に対向する面に形成された第３の配線パターンと、第２の絶縁体層に対向する面に形成された第４の配線パターンと、第３の配線パターン上に配設され、第１の絶縁体層を厚さ方向に貫通する第１のバンプと、第３の配線パターン及び第４の配線パターンの間に配設された少なくとも一つの絶縁体層と、該絶縁体層を厚さ方向に貫通する第２のバンプとを備え、
　第１のバンプを介して、第３の配線パターンと第２の配線パターンとが相互に導通され、
　第２のバンプを介して、第３の配線パターンと第４の配線パターンとが相互に導通され、
　第３のプリント配線基板は、第２の絶縁体層に対向する面に形成された第５の配線パターンと、反対面に形成された第６の配線パターンと、第５の配線パターン上に配設され、第２の絶縁体層を厚さ方向に貫通する第３のバンプと、第３のプリント配線基板の内部を厚さ方向に貫通する第４のバンプとを備え、
　第３のバンプを介して、第５の配線パターンと第４の配線パターンとが相互に導通され、
　第４のバンプを介して、第５の配線パターンと第６の配線パターンとが相互に導通される、
　多層プリント配線基板。」
　
そして、以下の点で相違する。
　
＜相違点１＞
　多層プリント配線基板に内蔵されるものが、本件補正発明では半導体素子であるのに対して、引用発明では電気／電子部品である点。
　
＜相違点２＞
　本件補正発明では、半導体素子を収納可能な空間部がパンチで打ち抜くか又はカッタで裁断して形成されているのに対して、引用発明では、例えばドリリングで形成されている点。
　
＜相違点３＞
　本件補正発明では、第１の絶縁体層と第３の配線パターン及び第４の配線パターンの間に配設された絶縁体層とは、厚さが１０μｍ〜１００μｍの範囲であり、第１のバンプと第２のバンプとは、最大底面の直径が５０μｍ〜２００μｍの範囲であるのに対して、引用発明では、第１の絶縁体層の厚さと第３の配線パターン及び第４の配線パターンの間に配設された絶縁体層の厚さとが不明であり、また、第１のバンプの最大底面の直径と第２のバンプの最大底面の直径とが不明である点。
　
＜相違点４＞
　本件補正発明では、第２の配線パターン上に複数の半導体素子が搭載され、該半導体素子と同数の空間部を備え、各半導体素子は各空間部に１つずつ収納され、各空間部の間に第１の絶縁体層及び少なくとも一つの絶縁体層を介在して各空間部が互いに隔離しているのに対して、引用発明では、そのような構成になっていない点。
　
（４）相違点の検討　
　そこで、上記各相違点について検討する。
　　
＜相違点１について＞
　多層配線基板に半導体素子を内蔵することは、引用例２及び以下の周知文献１及び２に示されるように、本件出願の優先権主張日前に周知の技術（以下、「周知技術１」という。）である。
　引用発明に周知技術１を適用し、多層プリント配線基板に内蔵される電気／電子部品を半導体素子にして、相違点１に係る本件補正発明の発明特定事項とすることは、当業者であれば容易になし得たことである。
　
・周知文献１；特開２００５−１５０３９５号公報
　「【０００１】
　本発明は、絶縁性樹脂と無機質フィラーの混合物により放熱性、熱膨張係数、誘電体特性を向上させ、且つ半導体チップなどの能動部品やチップコンデンサなどの受動部品を内蔵して高密度に実装された回路部品内蔵モジュールの製造方法に関するものである。」（段落【０００１】）
　
・周知文献２；特開２００２−２７０７１２号公報
　「【請求項１】  熱硬化性樹脂からなる積層された複数の配線基板と、前記配線基板の表面および内部に形成された配線パターンと、前記配線パターン間のビアホール接続部を備え、内部に半導体素子が実装された半導体素子内蔵多層配線基板において、
前記配線基板の積層に使用される前記配線基板とほぼ同一組成のプリプレグが、加熱・加圧下における雰囲気の減圧によって、前記半導体素子の周囲に形成されている空間に充填され硬化されていることを特徴とする半導体素子内蔵多層配線基板。」（請求項１）
　
＜相違点２について＞
　電気／電子部品の収納空間を、電気／電子部品の形状、大きさに応じて、適当な手段により形成することは、当業者における通常の創作能力の発揮にすぎない。
　また、多層配線基板に内蔵される部品を収納するための空間を、パンチによって形成することは、以下の周知文献３−５に示されるように、本件出願の優先権主張日前に周知の技術（以下、「周知技術２」という。）である。
　したがって、引用発明において、内蔵される電気／電子部品として半導体素子を用いる際、その形状、大きさに対応する収納空間を形成するための手段として周知技術２を適用することで、半導体素子を収納可能な空間部をパンチで打ち抜いて形成するようにし、相違点２に係る本件補正発明の発明特定事項とすることは、当業者であれば容易になし得たことである。
　
・周知文献３；特開平１１−４５９５５号公報
　「【請求項１】少なくとも熱硬化性樹脂を含む複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の表面および内部に形成された配線回路層と、前記配線回路層間を電気的に接続するためのビアホール導体を具備する多層配線基板において、前記絶縁基板内部に、空隙部を形成するとともに、該空隙部内に電気素子を実装収納してなることを特徴とする素子内蔵多層配線基板。」（請求項１）
　「【００２９】そして、この状態の絶縁層に対するスルーホール（ビアホール）および空隙部の形成は、ドリル、パンチング、サンドブラスト、あるいは炭酸ガスレーザ、ＹＡＧレーザ、及びエキシマレーザ等の照射による加工など公知の方法が採用される。」（段落【００２９】）
　「【００３２】これらの電気素子を収納するための空隙部を形成する絶縁シートは、上記の種々の材質の中でも空隙部をパンチング又はレーザーで容易に加工できる点から、エポキシ樹脂、……であることが最も望ましい。」（段落【００３２】）
　「【００３９】
【実施例】
実施例１
……また、このプリプレグにレーザーを用いて半導体素子や電子部品を設置するための１２ｍｍ×１２ｍｍの大きさの空隙部を形成した。」（段落【００３９】）
　
・周知文献４；特開２０００−２２３８３７号公報
　「【００１４】そして、絶縁シートへのビアホール（ビアホール）および空隙部の形成は、ドリル、パンチング、サンドブラスト、あるいは炭酸ガスレーザ、ＹＡＧレーザ、及びエキシマレーザ等の照射による加工など公知の方法が採用される。」（段落【００１４】）
　「【００３２】なお、本発明によれば、上記の方法を発展させて、あらゆる形態の電気素子を搭載した配線基板を作製することができ、例えば、多層配線基板内の同一層内、あるいは異なる層に、複数の空隙部を形成してそれぞれ電気素子を収納搭載させて、複数の電気素子を搭載させることができる。」（段落【００３２】）
　
・周知文献５；特開２００４−６５７２号公報
　「【００３５】
次いで、図３（Ｃ）に示すように、絶縁基材５１に対して素子収容用の空隙部５２および層間接続用の貫通孔５３を形成する空隙部形成工程が行われる（ステップＳ１）。これら空隙部５２および貫通孔５３の形成は、例えば、ドリルやルータを用いた加工、金型パンチ、レーザ加工などの公知の穿孔加工技術が適用可能であり、複数枚を同時に加工するようにしてもよい。なお、空隙部５２は、収容する半導体チップ５６の外形よりも大きい内寸が必要とされる。」（段落【００３５】）
　
＜相違点３について＞
　本件発明において第１のバンプと第２のバンプとは最大底面の直径が５０μｍ〜２００μｍの範囲であることの技術的意義は、これが５０μｍ以下であれば配線パターン同士を導通させるに十分なバンプを形成することができず、２００μｍ以上であれば高密度配線が実現不可能になるというものである。また、本件において第１の絶縁体層と第３の配線パターン及び第４の配線パターンの間に配設された絶縁体層とは厚さが１０μｍ〜１００μｍの範囲であることの技術的意義は、これが１０μｍ以下であれば配線パターン同士が導通する恐れがあり、１００μｍ以上であればバンプが大きくなることによって高密度配線が実現不可能になるというものである。
　一方、高密度配線の実現は配線板一般における周知の課題であり、引用発明においても当業者が容易に着想し得る自明な課題である。とすれば、引用発明において、該課題を解決すべく、第１のバンプと第２のバンプの最大底面の直径に関して、引用例３に開示された、配線密度を高くする目的でバンプの直径を小さくし、この直径を０．２０ｍｍ未満（２００μｍ未満）とする技術的事項を適用し、さらに配線パターン間の導通というバンプの基本的な機能を達成するのに必要な下限値を適宜設定して、この直径を５０μｍ〜２００μｍの範囲とすることは、当業者が容易になし得たことである。
　また、第１の絶縁体層と第３の配線パターン及び第４の配線パターンの間に配設された絶縁体層の厚さを、引用例２に示唆されるような領域に基づき、さらにバンプの径等の各種の実施化条件に応じて最適化することは、当業者が適宜なし得た設計的事項にすぎない。
　
＜相違点４について＞
　多層配線基板において、複数の半導体素子が内蔵され、該半導体素子と同数の空間部を備え、各半導体素子は各空間部に１つずつ収納され、各空間部の間に絶縁体を介在して各空間部が互いに隔離している点は、周知文献１−３に示されるように、本件出願の優先権主張日前に周知の技術（以下、「周知技術３」という。）である。
　引用発明に周知技術３を適用し、相違点４に係る本件補正発明の発明特定事項とすることは、当業者であれば容易になし得たことである。
　
・周知文献１；特開２００５−１５０３９５号公報
　周知文献１の図１には、多層の部品内蔵モジュールにおいて、複数の半導体チップなどの回路部品が内蔵され、回路部品と同数の空間部を備え、各回路部品は各空間部に１つずつ収納され、各空間部の間に絶縁体を介在して各空間部が互いに隔離している点が開示されていると認定できる。
　
・周知文献２；特開２００２−２７０７１２号公報
　「【００３９】また本実施例においては、積層された多層の配線基板内に半導体素子を１個のみ内蔵させる場合を示したが、２個以上の複数の半導体素子を内蔵させるようにしてもよい。また半導体素子と他の電子部品を独立して内蔵させるようにしてもよい。……」（段落【００３９】）
　
・周知文献３；特開平１１−４５９５５号公報
　「【００２７】また、本発明によれば、上記第１および第２の電気素子の空隙部内への実装収納方法を基礎として、あらゆる形態の多層配線基板を作製することができる。例えば、図３に示すように、多層配線基板の絶縁基板３２内において、ＩＣ素子３３やコンデンサ３４等のなどの電気素子を収納する空隙部３５、３６を同一面内、または異なる層内に空隙部３７を複数箇所形成して、これら複数の電気素子を実装収納させることができる。……」（段落【００２７】）
　「【００３９】
【実施例】
実施例１
……また、このプリプレグにレーザーを用いて半導体素子や電子部品を設置するための１２ｍｍ×１２ｍｍの大きさの空隙部を形成した。」（段落【００３９】）
　段落【００２７】及び【００３９】の記載事項と図３によれば、周知文献３には、部品を内蔵する多層配線基板において、複数の半導体素子が内蔵され、該半導体素子と同数の空間部を備え、各半導体素子は各空間部に１つずつ収納され、各空間部の間に絶縁体を介在して各空間部が互いに隔離している点が開示されていると認定できる。
　
　そして、本件補正発明が奏する効果も、引用発明、引用例２に開示された技術的事項、引用例３に開示された技術的事項、及び周知技術１−３から当業者が予測できたものであり、格別顕著なものとはいえない。本件手続補正後の請求項１には、半導体素子と収納空間部の形状について特定されていないが、矩形状の半導体素子に対してその収納空間部を半導体素子の外形に沿う角孔に形成し、樹脂が半導体素子の周囲の間隙を確実に埋め尽くし、半導体素子周囲のボイドの発生を防ぐとの事項について検討しても、一般に被収納物の形状に合わせて収納空間の形状を決定することが例示文献を挙げるまでもない慣用技術であることを考慮すれば、上記の事項は格別の作用効果ではない。
　
　したがって、本件補正発明は、引用発明、引用例２に開示された技術的事項、引用例３に開示された技術的事項、及び周知技術１−３に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
（５）まとめ
　以上のとおり、本件手続補正は、特許法第１７条の２第６項において準用する特許法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
３　本件発明について
（１）本件発明
　上記のとおり、本件手続補正は却下されたので、本件の請求項１及び２に係る発明は、平成２１年１月２９日にした手続補正により補正された特許請求の範囲の請求項１及び２に記載された事項により特定されるものと認められるところ、請求項１は次のとおり記載されている。
「【請求項１】
　片面に形成された第１の配線パターンと反対面に形成された第２の配線パターンとの少なくとも２つの配線パターンを有し、第１の配線パターンと第２の配線パターンとが相互に導通している第１のプリント配線基板と、第２の配線パターン上に搭載されて内蔵されている半導体素子とを備える多層プリント配線基板において、
　第１の絶縁体層を介して第２の配線パターン上に積層されている第２のプリント配線基板と、第２の絶縁体層を介して第２のプリント配線基板上に積層されている第３のプリント配線基板と、第１の絶縁体層と第２のプリント配線基板とを厚さ方向に貫通し、前記半導体素子を収納可能な空間部とを備え、
　第２のプリント配線基板は、第１の絶縁体層に対向する面に形成された第３の配線パターンと、第２の絶縁体層に対向する面に形成された第４の配線パターンと、第３の配線パターン上に配設され、第１の絶縁体層を厚さ方向に貫通する第１のバンプと、第３の配線パターン及び第４の配線パターンの間に配設された少なくとも一つの絶縁体層と、該絶縁体層を厚さ方向に貫通する第２のバンプとを備え、
　第１のバンプを介して、第３の配線パターンと第２の配線パターンとが相互に導通され、
　第２のバンプを介して、第３の配線パターンと第４の配線パターンとが相互に導通され、
　第３のプリント配線基板は、第２の絶縁体層に対向する面に形成された第５の配線パターンと、反対面に形成された第６の配線パターンと、第５の配線パターン上に配設され、第２の絶縁体層を厚さ方向に貫通する第３のバンプと、第３のプリント配線基板の内部を厚さ方向に貫通する第４のバンプとを備え、
　第３のバンプを介して、第５の配線パターンと第４の配線パターンとが相互に導通され、
　第４のバンプを介して、第５の配線パターンと第６の配線パターンとが相互に導通され、
　第１の絶縁体層と第３の配線パターン及び第４の配線パターンの間に配設された前記絶縁体層とは、厚さが１０μｍ〜１００μｍの範囲であり、
　第１のバンプと第２のバンプとは、最大底面の直径が５０μｍ〜２００μｍの範囲であり、
　第２の配線パターン上に複数の前記半導体素子が搭載され内蔵されており、該半導体素子と同数の前記空間部を備え、各半導体素子は各空間部に１つずつ収納され、各空間部は間に第１の絶縁体層及び前記少なくとも一つの絶縁体層を介在して互いに隔離していることを特徴する多層プリント配線基板。」
（以下、請求項１に係る発明を、「本件発明」という。）
　
（２）引用例の記載事項
　引用例及びその記載事項は、上記２（２）に記載したとおりである。
　
（３）対比・検討
　本件発明は、上記２（１）で検討した本件補正発明から、「空間部」について限定する「パンチで打ち抜くか又はカッタで裁断して形成された」との特定事項を省き、さらに、本件補正発明の「第２の配線パターン上に複数の前記半導体素子が搭載され、該半導体素子と同数の前記空間部を備え、各半導体素子は各空間部に１つずつ収納され、各空間部の間に第１の絶縁体層及び前記少なくとも一つの絶縁体層を介在して各空間部が互いに隔離している」との事項を、「第２の配線パターン上に複数の前記半導体素子が搭載され内蔵されており、該半導体素子と同数の前記空間部を備え、各半導体素子は各空間部に１つずつ収納され、各空間部は間に第１の絶縁体層及び前記少なくとも一つの絶縁体層を介在して互いに隔離している」としたものである。
　そうすると、本件発明を特定する事項を実質的に全て含み、さらに他の特定する事項を付加したものに相当する本件補正発明が、上記２（４）に記載したとおり、引用発明、引用例２に開示された技術的事項、引用例３に開示された技術的事項、及び周知技術１−３に基いて、当業者が容易に発明をすることができたものであるから、本件発明も、同様の理由により、引用発明、引用例２に開示された技術的事項、引用例３に開示された技術的事項、及び周知技術１−３に基いて、当業者が容易に発明をすることができたものである。
　
（４）むすび
　以上のとおり、本件発明は、特許法第２９条第２項の規定により特許を受けることができないものであり、他の請求項に係る発明について検討するまでもなく、本件出願は拒絶されるべきものである。
　よって、結論のとおり審決する。