【誤訳訂正書】
【提出日】平成23年6月2日(2011.6.2)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】０１０３
【訂正方法】変更
【訂正の内容】
【０１０３】
各セルが再配置されるｎビットデータを記憶するページメモリセルでは、ｎビットデータのページを読み出し、各ｎビットデータからの１つのビットデータのｎ個の論理ページがラッチされるようにｎビットラッチの対応するページ内にこれをラッチし、データ処理のためにｎ個の論理データページの各ページを所定の順序でページ毎に送り出し、全ての修正ビットを元のラッチに送り返し、と同時に処理データをページ毎にプログラムすることによって達成される。このようにして、データをトグルアウトおよびバックする時間の少なくとも一部は、書き込み動作の裏側に隠すことができ、これによって、ページコピーの性能を改善することができる。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０１０５
【訂正方法】変更
【訂正の内容】
【０１０５】
図１８は、本発明の一般的な実施形態によるキャッシュコピー方式についてのフローチャートである。前述したように、一般に、ページコピーは、ブロック統合またはガベージコレクション動作中のシステム動作としてメモリデバイスに導入されている。さらにホストによって要求されるホスト動作の場合もある。好適な実施形態では、この動作は、図１に示される状態マシン１１２によって駆動される制御回路１１０の制御のもとで実施される。
ステップ６００：個別のメモリセルが、わずかにプログラムされた状態からほとんどプログラムされた状態までの範囲の複数のメモリ状態のうちの１つにそれぞれプログラム可能である、メモリセルのアレイを提供する。
ステップ６０２：複数のメモリ状態のそれぞれを符号化するために複数の符号ビットを有する複数ビット符号を提供する。
ステップ６１０：より多くの上位符号ビットが使用可能であるほどより多くの高くプログラムされた状態が復号可能であるような符号ビットのビット順序をあらかじめ決める。  ステップ６２０：第１のセル群のメモリセルから読み出してそのメモリ状態を決定する。
ステップ６２２：複数ビット符号を用いて各メモリ状態を複数ビットデータとして符号化する。
ステップ６２４：第１のセル群のあらゆるメモリセルの複数ビットデータをラッチする。
ステップ６２６：符号ビットの数と同数のデータ群にラッチされたデータをグループ分けする。ただし各データ群は、第１のセル群のあらゆるメモリセルから同じ符号ビットを集めたものである。
ステップ６３０：各データ群のビットをデータ処理のために外部ホストまたはコントローラに送り出し、各データ群を更新するために全ての修正ビットを送り返すことによって、所定のビット順序に従ってデータ群毎にデータ群を処理する。
ステップ６３２：ステップ６３０の何れかのデータ群が処理された場合は、何れかの追加データ群の処理と同時に第２のメモリセル群の個々のメモリセルを、処理後のデータ群からの利用可能な符号ビットで復号化できる最も高いメモリ状態までプログラミングする。
ステップ６３４：ステップ６３０およびステップ６３２を、複数ビット符号の全ての符号ビットがプログラミングを完了させるために利用可能になるまで繰り返す。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】０１１５
【訂正方法】変更
【訂正の内容】
【０１１５】
ステップ６３０では、各データ群からのビットが、一度に１つの群でデータ処理される。各データ群からのビットは、データ処理のためにコントローラに出力され、データ群を更新するために全ての修正ビットが送り返される。この場合、２つのデータ群は、ステップ６１０で与えられた所定の順序、すなわち、上位ビットのデータ群に続いて下位ビットのデータ群という順序に従って処理される。したがって、まず上位ビットのデータ群が、データ処理のために上位ビットをコントローラに出力し、上位ビットのデータ群を更新するために全ての修正ビットを送り返すことによって処理される。その後、下位ビットのデータ群の処理がこれに続く。
【誤訳訂正４】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
個々のメモリセルがそれぞれ複数のメモリ状態のうちの１つにプログラム可能なメモリセルのアレイを有する不揮発性メモリにおいて、第１のメモリセル群から第２のメモリセル群に１群のデータをコピーする方法であって、
前記複数のメモリ状態のそれぞれを符号化するための複数の符号ビットを有する複数ビット符号を提供するステップと、
より多くの上位符号ビットが使用可能であるほどより多くの高くプログラムされた状態が復号可能であるように前記符号ビットのビット順序をあらかじめ決めるステップと、
前記第１のメモリセル群のメモリセルから読み出してその中の前記メモリ状態を決定するステップと、
前記複数ビット符号を用いて各読み出されたメモリ状態を複数ビットデータとして符号化するステップと、
前記第１のメモリセル群のあらゆるメモリセルの前記複数ビットデータをラッチするステップと、
前記ラッチされたデータを、符号ビットの数と同数のデータ群であって、各データ群が前記第１のメモリセル群のあらゆるメモリセルから同じ符号ビットを集めたものであるデータ群にグループ分けするステップと、
前記各データ群のビットをデータ処理のためにコントローラに出力し、各データ群を更新するために全ての修正ビットを送り返すことによって、前記所定の符号ビット順序に従ってデータ群毎に前記データ群を処理するステップと、
何らかのデータ群が処理された場合は、何らかの追加のデータ群の処理と同時に前記第２のメモリセル群の個々のメモリセルを、前記処理されたデータ群からの使用可能な符号ビットによって復号可能な最も高いメモリ状態までプログラミングするステップと、
前記複数ビット符号の符号ビットが前記プログラミングを完了させるために全て使用可能になるまで、前記処理および前記プログラミングを繰り返すステップと、
を含む方法。
【請求項２】
請求項１記載の方法において、
前記メモリセル群の各メモリセルの前記複数ビットデータをラッチするための一連のラッチであって、ちょうど前記複数の符号ビットに加えて追加ビットのための容量を有する一連のラッチを提供するステップをさらに含む方法。
【請求項３】
請求項１記載の方法において、
前記決定するステップが、隣接するワード線のメモリセルによる何らかの摂動効果を訂正することを含む方法。
【請求項４】
請求項１記載の方法において、
前記複数ビット符号が、２つのビットを含む方法。
【請求項５】
請求項１記載の方法において、
前記複数ビット符号が、３つのビットを含む方法。
【請求項６】
請求項１記載の方法において、
前記複数ビット符号が、４つのビットを含む方法。
【請求項７】
請求項１記載の方法において、
前記メモリセルのアレイが、メモリセルの複数の消去可能ブロックに編成され、前記第１のメモリセル群および前記第２のメモリセル群が、異なる消去可能ブロックに属する方法。
【請求項８】
請求項１記載の方法において、
前記メモリセルのアレイが、メモリセルの複数の消去可能ブロックに編成され、前記第１のメモリセル群および前記第２のメモリセル群が、同じ消去可能ブロックに属する方法。
【請求項９】
請求項１記載の方法において、
前記不揮発性メモリは、フラッシュＥＥＰＲＯＭである方法。
【請求項１０】
請求項１記載の方法において、
前記不揮発性メモリが、ＮＡＮＤ構造を有する方法。
【請求項１１】
請求項１記載の方法において、
前記不揮発性メモリが、取り外し可能なメモリカード上に存在する方法。
【請求項１２】
請求項１記載の方法において、
前記不揮発性メモリが、フローティングゲート構造を有するメモリセルを有する方法。
【請求項１３】
請求項１記載の方法において、
前記不揮発性メモリが、誘電体層構造を有するメモリセルを含む方法。
【請求項１４】
請求項２記載の方法において、
前記決定するステップが、隣接するワード線のメモリセルによる何らかの摂動効果を訂正することを含む方法。
【請求項１５】
請求項２記載の方法において、
前記複数ビット符号が、２つのビットを含む方法。
【請求項１６】
請求項２記載の方法において、
前記複数ビット符号が、３つのビットを含む方法。
【請求項１７】
請求項２記載の方法において、
前記複数ビット符号が、４つのビットを含む方法。
【請求項１８】
請求項２記載の方法において、
前記メモリセルのアレイが、メモリセルの複数の消去可能ブロックに編成され、前記第１のメモリセル群および前記第２のメモリセル群が、異なる消去可能ブロックに属する方法。
【請求項１９】
請求項２記載の方法において、
前記メモリセルのアレイが、メモリセルの複数の消去可能ブロックに編成され、前記第１のメモリセル群および前記第２のメモリセル群が、同じ消去可能ブロックに属する方法。
【請求項２０】
請求項２記載の方法において、
前記不揮発性メモリは、フラッシュＥＥＰＲＯＭである方法。
【請求項２１】
請求項２記載の方法において、
前記不揮発性メモリが、ＮＡＮＤ構造を有する方法。
【請求項２２】
請求項２記載の方法において、
前記不揮発性メモリが、取り外し可能なメモリカード上に存在する方法。
【請求項２３】
請求項２記載の方法において、
前記不揮発性メモリが、フローティングゲート構造を有するメモリセルを有する方法。
【請求項２４】
請求項２記載の方法において、
前記不揮発性メモリが、誘電体層構造を有するメモリセルを含む方法。
【請求項２５】
不揮発性メモリであって、
個々のメモリセルがそれぞれ複数のメモリ状態のうちの１つにプログラム可能なメモリセルのアレイと、
前記複数のメモリ状態のそれぞれを符号化するための複数の符号ビットを有する複数ビット符号と、
より多くの上位符号ビットが使用可能であるほどより多くの高くプログラムされた状態が復号可能であるようにあらかじめ決められた前記符号ビットのビット順序と、
メモリセル群の各メモリセルの前記複数ビットデータをラッチするための一連のラッチと、
第１のメモリセル群から第２のメモリセル群に一群のデータをコピーするという要求に応じるコントローラであって、
前記第１のメモリセル群のメモリセルから読み出してその中のプログラムされた前記メモリ状態を決定するステップと、
前記複数ビット符号を用いて各読み出されたメモリ状態を複数ビットデータとして符号化するステップと、
前記第１のメモリセル群のあらゆるメモリセルの前記複数ビットデータをラッチするステップと、
前記ラッチされたデータを、符号ビットの数と同数のデータ群であって、各データ群が前記第１のメモリセル群のあらゆるメモリセルから同じ符号ビットを集めたものであるデータ群にグループ分けするステップと、
前記各データ群のビットをデータ処理のためにコントローラに出力し、各データ群を更新するために全ての修正ビットを送り返すことによって、前記所定の符号ビット順序に従ってデータ群毎に前記データ群を処理するステップと、
何らかのデータ群が処理された場合は、何らかの追加のデータ群の処理と同時に前記第２のメモリセル群の個々のメモリセルを、前記処理されたデータ群からの使用可能な符号ビットによって復号可能な最も高いメモリ状態までプログラミングするステップと、
前記複数ビット符号の符号ビットが前記プログラミングを完了させるために全て使用可能になるまで、前記処理および前記プログラミングを繰り返すステップと、を含む動作を実施するコントローラと、
を含む不揮発性メモリ。
【請求項２６】
請求項２５記載の不揮発性メモリにおいて、
前記一連のラッチが、ちょうど前記複数の符号ビットに加えて追加ビットのための容量を有する不揮発性メモリ。
【請求項２７】
請求項２５記載の不揮発性メモリにおいて、
前記決定するステップが、隣接するワード線のメモリセルによる何らかの摂動効果を訂正することを含む不揮発性メモリ。
【請求項２８】
請求項２５記載の不揮発性メモリにおいて、
前記複数ビット符号が、２つのビットを含む不揮発性メモリ。
【請求項２９】
請求項２５記載の不揮発性メモリにおいて、
前記複数ビット符号が、３つのビットを含む不揮発性メモリ。
【請求項３０】
請求項２５記載の不揮発性メモリにおいて、
前記複数ビット符号が、４つのビットを含む不揮発性メモリ。
【請求項３１】
請求項２５記載の不揮発性メモリにおいて、
前記メモリセルのアレイが、メモリセルの複数の消去可能ブロックに編成され、前記第１のメモリセル群および前記第２のメモリセル群が、異なる消去可能ブロックに属する不揮発性メモリ。
【請求項３２】
請求項２５記載の不揮発性メモリにおいて、
前記メモリセルのアレイが、メモリセルの複数の消去可能ブロックに編成され、前記第１のメモリセル群および前記第２のメモリセル群が、同じ消去可能ブロックに属する不揮発性メモリ。
【請求項３３】
請求項２５記載の不揮発性メモリにおいて、
前記不揮発性メモリは、フラッシュＥＥＰＲＯＭである不揮発性メモリ。
【請求項３４】
請求項２５記載の不揮発性メモリにおいて、
前記不揮発性メモリが、ＮＡＮＤ構造を有する不揮発性メモリ。
【請求項３５】
請求項２５記載の不揮発性メモリにおいて、
前記不揮発性メモリが、取り外し可能なメモリカード上に存在する不揮発性メモリ。
【請求項３６】
請求項２５記載の不揮発性メモリにおいて、
前記不揮発性メモリが、フローティングゲート構造を有するメモリセルを有する不揮発性メモリ。
【請求項３７】
請求項２５記載の不揮発性メモリにおいて、
前記不揮発性メモリが、誘電体層構造を有するメモリセルを含む不揮発性メモリ。
【請求項３８】
請求項２６記載の不揮発性メモリにおいて、
前記決定するステップが、隣接するワード線のメモリセルによる何らかの摂動効果を訂正することを含む不揮発性メモリ。
【請求項３９】
請求項２６記載の不揮発性メモリにおいて、
前記複数ビット符号が、２つのビットを含む不揮発性メモリ。
【請求項４０】
請求項２６記載の不揮発性メモリにおいて、
前記複数ビット符号が、３つのビットを含む不揮発性メモリ。
【請求項４１】
請求項２６記載の不揮発性メモリにおいて、
前記複数ビット符号が、４つのビットを含む不揮発性メモリ。
【請求項４２】
請求項２６記載の不揮発性メモリにおいて、
前記メモリセルのアレイが、メモリセルの複数の消去可能ブロックに編成され、前記第１のメモリセル群および前記第２のメモリセル群が、異なる消去可能ブロックに属する不揮発性メモリ。
【請求項４３】
請求項２６記載の不揮発性メモリにおいて、
前記メモリセルのアレイが、メモリセルの複数の消去可能ブロックに編成され、前記第１のメモリセル群および前記第２のメモリセル群が、同じ消去可能ブロックに属する不揮発性メモリ。
【請求項４４】
請求項２６記載の不揮発性メモリにおいて、
前記不揮発性メモリは、フラッシュＥＥＰＲＯＭである不揮発性メモリ。
【請求項４５】
請求項２６記載の不揮発性メモリにおいて、
前記不揮発性メモリが、ＮＡＮＤ構造を有する不揮発性メモリ。
【請求項４６】
請求項２６記載の不揮発性メモリにおいて、
前記不揮発性メモリが、取り外し可能なメモリカード上に存在する不揮発性メモリ。
【請求項４７】
請求項２６記載の不揮発性メモリにおいて、
前記不揮発性メモリが、フローティングゲート構造を有するメモリセルを含む不揮発性メモリ。
【請求項４８】
請求項２６記載の不揮発性メモリにおいて、
前記不揮発性メモリが、誘電体層構造を有するメモリセルを含む不揮発性メモリ。
【請求項４９】
不揮発性メモリであって、
個々のメモリセルがそれぞれ複数のメモリ状態のうちの１つにプログラム可能なメモリセルのアレイと、
前記複数のメモリ状態のそれぞれを符号化するための複数の符号ビットを有する複数ビット符号と、
より多くの上位符号ビットが使用可能であるほどより多くの高くプログラムされた状態が復号可能であるようにあらかじめ決められた前記符号ビットのビット順序と、
メモリセル群の各メモリセルの前記複数ビットデータをラッチするための一連のラッチと、
前記第１のメモリセル群のメモリセルから読み出してその中のプログラムされた前記メモリ状態を決定する手段と、
前記複数ビット符号を用いて各読み出されたメモリ状態を複数ビットデータとして符号化する手段と、
前記第１のメモリセル群のあらゆるメモリセルの前記複数ビットデータをラッチする手段と、
前記ラッチされたデータを、符号ビットの数と同数のデータ群であって、各データ群が前記第１のメモリセル群のあらゆるメモリセルから同じ符号ビットを集めたものであるデータ群にグループ分けする手段と、
前記各データ群のビットをデータ処理のためにコントローラに出力し、各データ群を更新するために全ての修正ビットを送り返すことによって、前記所定の符号ビット順序に従ってデータ群毎に前記データ群を処理する手段と、
何らかのデータ群が処理された場合は、何らかの追加のデータ群の処理と同時に前記第２のメモリセル群の個々のメモリセルを、前記処理されたデータ群からの使用可能な符号ビットによって復号可能な最も高いメモリ状態までプログラミングしコピー動作をする手段と、
前記複数ビット符号の符号ビットが前記コピー動作を完了させるために全て使用可能になるまで、前記処理および前記プログラミングを繰り返す手段と、
を含む不揮発性メモリ。
【請求項５０】
請求項４９記載の不揮発性メモリにおいて、
前記一連のラッチが、ちょうど前記複数の符号ビットに加えて追加ビットのための容量を有する不揮発性メモリ。
【誤訳訂正５】
【訂正対象書類名】図面
【訂正対象項目名】図１８
【訂正方法】変更
【訂正の内容】
【図１８】
2010520575.tif 000001