【事件の表示】
　特願２００３−２７９８８５「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成１７年　２月１７日出願公開、特開２００５−　４５１６６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１５年７月２５日の出願であって、平成２０年４月２５日付けで手続補正がなされ、同年５月１９日付けで拒絶査定がなされ、それに対して、同年６月２６日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願の請求項１ないし７に係る発明は、平成２０年４月２５日付けの手続補正により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし７に記載された事項により特定されるとおりのものであって、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その特許請求の範囲の請求項１に記載された事項により特定される以下のとおりのものである。
　
「【請求項１】
　半導体基板上にゲート絶縁膜を介してゲート電極が形成された電界効果型トランジスタを有する半導体装置であって、
　前記ゲート絶縁膜は金属・シリコン・酸素・窒素を含み、該膜中の窒素濃度は前記ゲート電極との界面部で最大、且つ前記基板との界面部で最小であり、前記ゲート絶縁膜中の金属濃度は前記ゲート電極との界面部で最小、且つ前記基板との界面部で最大であることを特徴とする半導体装置。」
　
３．引用刊行物に記載された発明
（３−１）原査定の拒絶の理由に引用された、本願の出願前である平成１４年１２月１３日に日本国内で頒布された特開２００２−３５９３７１号公報（以下「引用刊行物」という。）には、図１ないし４とともに、以下の事項が記載されている。（下線は、当合議体にて付加したものである。以下同じ。）
　
「【０００９】
【課題を解決するための手段】この発明の一実施形態による半導体装置は、
半導体基板と、この半導体基板上に形成されたゲート絶縁膜およびその上に形成されたゲート電極とを持つＭＯＳＦＥＴとを具備し
「【００１２】
【発明の実施の形態】以下、図面を参照して本発明の種々の実施の形態を詳細に説明する。
【００１３】＜ゲート絶縁膜の厚さ方向に誘電率を変化させる実施形態＞図１および図２は、本発明の第１の実施の形態に係る半導体装置の異なる製造工程における主要部構造を示している。
【００１４】まず、図１に示す半導体装置の製造工程における断面構造を形成する方法を説明する。図１において、半導体基板（例えばシリコン基板）１上に例えばシリコン酸化膜などの絶縁膜でなる素子分離領域２ａ、２ｂを選択的に形成する。ここでは、素子分離領域２ａ、２ｂとしてＳＴＩ（シャロートレンチ分離）構造を示しているが、ＬＯＣＯＳ（フィールド酸化膜分離）構造も同様に形成できる。
【００１５】次に、シリコン基板１上のＮＭＯＳＦＥＴ形成領域に選択的に例えばボロン（Ｂ）などのＰ型不純物を導入し、ＰＭＯＳＦＥＴ形成領域には選択的に例えば砒素（Ａｓ）などのＮ型不純物を導入することにより、シリコン基板１上に選択的にＮＭＯＳＦＥＴの素子領域となるＰ型領域（いわゆるＰウェル３）およびＰＭＯＳＦＥＴの素子領域となるＮ型領域（いわゆるＮウェル４）を形成する。そして、これらのウェル３、４の表面にはゲート絶縁膜５を形成し、さらに、ゲート絶縁膜５上の全面に、例えば２００ｎｍの厚さにポリシリコン膜６を堆積する。
【００１６】この実施の形態ではこのゲート絶縁膜５を形成する際に、このゲート絶縁膜に所定の誘電率の分布を与える。即ち、前記ゲート絶縁膜５が、前記半導体基板であるＰウエル３に接する側の方がゲート電極６ａに接する側よりも高い誘電率を持つように構成する工程を行うが、これに付いては後で説明する。
【００１７】ポリシリコン膜６の堆積後、図２に示すように、通常のリソグラフイ法とエッチング法を用いて、例えばＰウエル３に形成された素子形成領域の素子分離領域２ａ、２ｂの間に、
ポリシリコン膜６の一部をＮＭＯＳＦＥＴのゲート電極６ａとして残して、ポリシリコン膜６を除去する
【００１８】そして、ＮＭＯＳＦＥＴ形成用のＰウエル３には、例えばゲート電極６ａをマスクとして用いて低加速イオン注入法でＮ型不純物（例えばＡｓ）を注入する。
ＰＭＯＳＦＥＴ形成用のＮウエル４にも、同様にして低加速イオン注入法でＰ型不純物（例えばＢ）を注入して、図示しないゲート電極の両側にソース・ドレイン領域を形成する
「【００２０】引き続き、通常のリソグラフイ法を用いて、ＮＭＯＳＦＥＴ形成領域であるＰウエル３の所定の領域に、前記ゲート電極６ａの両側面に形成されたシリコン窒化膜側壁８ａ、８ｂをマスクとして用いてＮ型不純物（例えばＡｓ）を所定の加速でイオン注入により導入する。かくして、ＮＭＯＳＦＥＴ形成領域３にはＮＭＯＳＦＥＴのソース／ドレイン拡散層９が形成される。図示しないが、
ＰＭＯＳＦＥＴ形成領域のＰウエル４に形成されたゲート電極のゲート側壁をマスクとして、その両側にもＰ型不純物（例えばＢ）がイオン注入され、ＰＭＯＳＦＥＴのソース／ドレイン拡散層が形成される
「【００２３】上述したように図２に示した実施形態では、このゲート絶縁膜５を形成する際に、このゲート絶縁膜５に所定の誘電率の分布を与える。即ち、前記ゲート絶縁膜５が、前記半導体基板であるＰウエル３に接する側の方がゲート電極６ａに接する側よりも高い誘電率を持つように構成する工程を行う。以下、この所定の誘電率分布を与える種々の方法を順次説明する。」
「【００２６】(b)
Ｈｆシリケート膜をゲート絶縁膜５としてＭＯＣＶＤで成膜する場合
図１のＳｉ基板１上にゲート絶縁膜５としてＨｆシリケート膜（（ＨｆＯ
２
）
ｘ
（ＳｉＯ
２
）
１−ｘ
、ｘ
=1）をＭＯＣＶＤ法を用いて成膜する。
Ｈｆ系の原材料ガス、例えば、C
16
H
40
N
4
ＨｆとＳｉ系の原材料ガス、例えば、C
8
H
24
N
4
ＳｉとＯ
２
の流量比を時間とともに、酸素流量比が高くなるように変化させる。このように流量比を変化させることで、ゲート絶縁膜５のＳｉ基板１側ではＨｆＯ
２
の含有量が多くなり、また、表面側では、ＨｆＯ
２
が少なく、ＳｉＯ
２
を多くすることができる。
【００２７】ここで、ＨｆＯ２とＳｉＯ２の夫々の濃度は、成膜温度を６５０度から４００度まで低下させることで、ゲート絶縁膜５のＳｉ基板１側でＨｆＯ２の含有量が多くなり、また、表面側では、ＨｆＯ２が少なくＳｉＯ２を多くすることができるので、酸素流量比を調整する代わりにこの方法を用いても良い。
【００２８】(c) 
ゲート絶縁膜５としてＨｆシリケート膜をＡＬＤ法で成膜する場合
図４（ａ）に示すように、Ｏ
２
供給の時間を、図４（ｂ）、４（ｃ）のＨｆ系ガス及びＳｉ系ガス供給の時間Ｔ１，Ｔ２を夫々一定に保持した状態で、順次長くするように（ｔ１＜ｔ２＜ｔ３＜ｔ４）となるように変化させる。これにより、ゲート絶縁膜５のＳｉ基板１側ではＨｆＯ
２
の含有量が多くなり、また、表面側では、ＨｆＯ
２
が少なくＳｉＯ
２
を多くすることができる。
　
（３−２）上記記載からみて、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「半導体基板と、この半導体基板上に形成されたゲート絶縁膜およびその上に形成されたゲート電極とを持つＭＯＳＦＥＴであって、ゲート絶縁膜として、Ｈｆシリケート膜（（ＨｆＯ２）ｘ（ＳｉＯ２）１−ｘ、ｘ=1）を用い、前記ゲート絶縁膜は、Ｓｉ基板側ではＨｆＯ２の含有量が多くなり、表面側では、ＨｆＯ２の含有量が少なくなっているＭＯＳＦＥＴ。」
　
４．対比
（４−１）刊行物発明の「半導体基板と、この半導体基板上に形成されたゲート絶縁膜およびその上に形成されたゲート電極とを持つ」こと及び「ＭＯＳＦＥＴ」は、それぞれ、本願発明の「半導体基板上にゲート絶縁膜を介してゲート電極が形成された」こと及び「電界効果型トランジスタを有する半導体装置」に相当する。
　
（４−２）刊行物発明の「Ｈｆ」及び「ゲート絶縁膜として、Ｈｆシリケート膜（（ＨｆＯ２）ｘ（ＳｉＯ２）１−ｘ、ｘ=1）を用い」ることは、それぞれ、本願発明の「金属」及び「ゲート絶縁膜は金属・シリコン・酸素」「を含」むことに相当する。
　
（４−３）引用刊行物の「Ｈｆ系の原材料ガス、例えば、C16H40N4ＨｆとＳｉ系の原材料ガス、例えば、
C
8
H
24
N
4
ＳｉとＯ
２
の流量比を時間とともに、酸素流量比が高くなるように変化させる。
Ｈｆ系ガス及びＳｉ系ガス供給の時間Ｔ１，Ｔ２を
順次長くするように（ｔ１＜ｔ２＜ｔ３＜ｔ４）となるように変化させる。
　そうすると、刊行物発明の「ゲート絶縁膜」は、Ｈｆの濃度が、「ゲート電極」との界面部で最小、且つ「半導体基板」との界面部で最大になっていることは、明らかであり、このことは、本願発明の「前記ゲート絶縁膜中の金属濃度は前記ゲート電極との界面部で最小、且つ前記基板との界面部で最大であること」に相当する。
　
（４−４）以上から、本願発明と刊行物発明とは、
「半導体基板上にゲート絶縁膜を介してゲート電極が形成された電界効果型トランジスタを有する半導体装置であって、
　前記ゲート絶縁膜は金属・シリコン・酸素を含み、前記ゲート絶縁膜中の金属濃度は前記ゲート電極との界面部で最小、且つ前記基板との界面部で最大であることを特徴とする半導体装置。」
である点で一致し、次の点で相違する。
　
（相違点）「ゲート絶縁膜」が、本願発明では、「窒素を含み」、「膜中の窒素濃度」が「ゲート電極との界面部で最大、且つ」「基板との界面部で最小であ」るのに対し、刊行物発明の「ゲート絶縁膜」は、窒素を含まない点。
　
５．判断
　以下、上記相違点について検討する。
　ボロンを含有するポリシリコンを用いたゲート電極を有するＭＯＳＦＥＴにおいて、ゲート絶縁膜下の半導体基板表面における界面準位の発生を抑制しつつ、ゲート電極からのボロンの突き抜けを防止するために、ゲート絶縁膜のゲート電極側の界面近傍の窒素濃度を高くし、且つ半導体基板側の界面の窒素濃度を低くすることは、以下の周知例１ないし３に記載されるように従来周知の技術である。
　
（ア）周知例１：特開２００３−２０４０６１号公報には、図１及び２とともに、以下の事項が記載されている。
「【００１８】
【発明の実施の形態】以下、本発明の実施形態を図面を参照して説明する。
【００１９】（第１の実施形態）以下、図面を参照して、本発明の第１の実施形態を説明する。
【００２０】
図１は、第１の実施形態に係るＭＩＳ（ＭＯＳ）型電界効果トランジスタにおいて、ゲート絶縁膜として用いるメタルシリケイト膜（シリコンを含有するシリコン酸化膜）中のメタル元素の膜厚方向の濃度分布を模式的に示したものである。
【００２１】図１に示すように、メタルシリケイト膜の中央付近においてＺｒの濃度が最大となっている。なお、濃度ピークは、必ずしもメタルシリケイト膜の中央である必要はなく、メタルシリケイト膜の下面近傍の領域（メタルシリケイト膜とシリコン基板との界面近傍の領域）と、上面近傍の領域（メタルシリケイト膜とゲート電極との界面近傍の領域）とに挟まれた領域（内部領域）であればよい。
【００２２】このような構成にすることで、特性や信頼性に優れたＭＩＳ型電界効果トランジスタを得ることができる。すなわち、半導体基板側の界面においては、界面での固定電荷密度が低く、チャネル移動度の低下が抑制される。また、ゲート電極側の界面においては、ゲート電極としてポリＳｉやポリＳｉＧｅを用いた場合、界面でのシリサイド反応を抑制することができ、信頼性の低下を防止することができる。
【００２３】
図２は、上述したような構成に対し、さらにゲート電極側に窒素（Ｎ）を導入した場合の、Ｚｒ及びＮの濃度分布を模式的に示したものである。図２に示すように、ゲート電極側の界面近傍においてＮ濃度が最大となっている。
【００２４】
このように、メタルシリケイト膜の上面側に急峻なＮ濃度のピークがあるため、ゲート電極としてポリＳｉやポリＳｉＧｅを用いた場合、ドーパントとして用いるボロン等の不純物がゲート絶縁膜中さらには半導体基板へ拡散することを、有効に抑制することができる。
上面側に窒素が存在するため、基板側界面近傍の固定電荷密度の増加が抑制され、チャネル移動度の低下を抑制することができる
　
（イ）周知例２：特開２００２−２９９６０７号公報には、図４及び６とともに、以下の事項が記載されている。
「【０００５】また、ＭＩＳ型電界効果トランジスタでは、リーク電流を抑制する他にも突き抜け電圧の問題がある。突き抜け電圧とは、
ゲート電極に多結晶シリコンを用いると、多結晶シリコンのドーパントであるリン（Ｐ）やボロン（Ｂ）等の不純物がゲート絶縁膜を突き抜けてチャネル領域中に拡散し、この不純物によって閾値電圧が変動する問題である
「【０００９】
【課題を解決するための手段】本発明では、
ゲート絶縁膜中の金属酸化物に窒素を含有させることで、ゲート電極からの不純物や金属の拡散を防止し、同時にシリコン基板との界面に窒素を含有させないことで、トランジスタの電気的特性を向上させるものである
「【００３１】以上のように、金属酸化物からなるゲート絶縁膜中のゲート電極との界面近傍に窒素を含有する金属酸化物からなる拡散バリア層を設けることで、フラットバンドシフトを小さくし良好なシリコン界面特性を実現することができる。
【００３２】また、このゲート絶縁膜中にシリコンを含有させたのち、窒化処理をして窒素を添加すると、Ｓｉ−Ｎの強い結合により、ゲート絶縁膜中のＳｉが吸収され、相対的にシリコン基板との界面近傍のシリコン含有量が増加する。こうすることで
シリコン基板との界面近傍では、電気的特性が良好なシリコン含有量が高い金属酸化物となり、ゲート電極との界面近傍では、拡散を防止する窒素含有量が高い金属酸化物となる。
「【００５０】次に、図６を参照して、図４に示すＭＩＳ型電界効果トランジスタのゲート絶縁膜１０３における別の製造方法について説明する。ここでは図４で説明した金属酸化物にシリコンを含有させたものである。
【００５１】先ず、図６（ａ）に示すように、面方位（１００）、比抵抗４〜６Ωｃｍのｐ型シリコン基板１０１上に、反応性イオンエッチングにより、素子分離のための溝を形成する。続いて、例えばＬＰ（ロープレッシャー）−ＴＥＯＳ膜を埋め込むことにより素子分離領域１０２を形成する。
【００５２】次に、図６（ｂ）に示すように、例えば、レーザーアブレーション成膜法を用いて、例えば酸素分圧１×１０４Ｐａの雰囲気中、基板温度４００℃で、Ｈｆ、Ｓｉ、酸素原子で構成されるターゲットを用いて、
Ｈｆシリケイト酸化物１１３を厚さ５ｎｍでシリコン基板１０１上に形成する。
【００５３】また、レーザーアブレーション成膜法の変わりに、スパッタ成膜法を用いて金属シリケイト酸化物１１３を形成しても良い。この場合、例えば酸素分圧４０ｍｔｏｒｒの雰囲気中、基板温度３００℃で、Ｈｆ金属又はＨｆシリサイド或いはＨｒシリケイトをシリコン基板１０１上に堆積した後に、６００℃〜８００℃の酸素雰囲気中でアニールして、Ｈｆシリケイト酸化物１１３を形成することができる。
【００５４】また、蒸着法を用いて金属シリケイト酸化物１１３を形成しても良い。この場合、例えば基板温度２００℃で、Ｈｆ金属又はＨｆシリサイドを、厚さ４ｎｍでシリコン基板１０１上に堆積した後、６００℃〜８００℃の酸素雰囲気中でアニールして、Ｈｆシリケイト酸化物１１３を形成することができる。
【００５５】また、ＣＶＤ成膜法を用いて金属シリケイト酸化物１１３を形成しても良い。この場合、例えば、Ｃ１６Ｈ３６ＨｆＯ４ガスとモノシラン（ＳｉＨ４）ガスと窒素ガスの混合ガス或いはＨｆＣｌ４ガスとＮＨ３ガスとモノシラン（ＳｉＨ４）ガスの混合ガス若しくはＨｆ（ＳＯ４）２ガスとＮＨ３ガスとモノシラン（ＳｉＨ４）ガスの混合ガス等、Ｈｆを含むガスとシリコンを含むガスの混合ガスを、１Ｐａ〜１０4Ｐａの圧力、１ｓｃｃｍ〜１０００ｓｃｃｍの流量で、それぞれ供給、排気し、基板温度を室温８００℃程度の温度範囲で堆積した後、６００℃〜９００℃の酸素雰囲気中でアニールして金属シリケイト酸化物１１３を形成することができる。
【００５６】また、金属シリケイト酸化膜１１３を形成する別の方法として、図６（ｃ）に示すように、シリコン基板１０１を酸素雰囲気中で加熱又はＢＯＸ（燃焼酸化）或いはＣＶＤによって、シリコン基板１０１上に厚さ１ｎｍ〜４ｎｍ程度のＳｉＯ２膜を形成する。次に、例えばＨｆ金属ターゲット或いはＨｆ金属原子とシリコン原子を少なくとも含んだターゲットを用いて、蒸着法でシリコン基板１０１上に金属元素を有する膜を堆積する。
【００５７】その後、例えば、真空中もしくは窒素中で４００℃〜９００℃の加熱によって、少なくとも金属元素をＳｉＯ２膜中に拡散させる工程を行い、シリコン基板１０１上に少なくともＨｆ原子、シリコン原子、酸素原子を含有する金属シリケイト酸化膜１１３を形成してもよい。
【００５８】以上の工程により、金属シリケイト酸化膜１１３を形成した後、図６（ｃ）に示すように、例えば
ＮＯガス、ＮＨ
３
ガスの雰囲気中で加熱することで、金属シリケイト酸化膜１１３の表面近傍を窒化し拡散バリア層１１６を形成する。
【００５９】また、窒素を含有する金属シリケイト酸化物からなる拡散バリア層１１６を形成する方法として、
窒素インプラを用いて、金属シリケイト酸化物１１３の表面にのみ窒素原子を注入し急速加熱（ＲＴＡ）によって窒素原子の安定化を行っても良い。
【００６０】また、
励起（ラジカル）窒素を金属シリケイト酸化物１１３の表面に照射して、拡散バリア層１１６を形成しても良い。
　
（ウ）周知例３：特開２０００−２２１４９号公報には、図１ないし３とともに、以下の事項が記載されている。
「【０００２】
【従来の技術】近年における半導体装置の微細化・高速化に伴い、
Ｐ型ＭＯＳトランジスタのゲート電極にＰ
+
ポリシリコン膜（以下、Ｐ
+
ゲートという）
【０００３】
Ｐ
+
ゲートではドーパントとしてボロン（Ｂ）が広く用いられているが、ボロンの拡散定数が大きく、後工程の熱処理でゲート電極中のボロンがゲート絶縁膜を通してチャネル領域のシリコン基板に拡散する、いわゆる熱抜けが問題となっている
「【００１６】
【発明の実施の形態】［本発明の原理］
ゲート電極からのボロンの熱抜けを防止するためにはゲート電極とシリコン基板との間に窒素を導入することが有効である
Ｎ型ＭＯＳトランジスタの駆動能力を低下しないためには、ゲート絶縁膜とシリコン基板との界面に窒素が偏析されるのを抑制する必要がある
ゲート電極とゲート絶縁膜との間に窒素を偏析させ、且つ、ゲート絶縁膜とシリコン基板との界面には窒素を偏析させないことが望ましいと考えられる。
【００１７】係る観点から本願発明者らが鋭意検討を行った結果、シリコン基板上にゲート絶縁膜となるシリコン酸化膜とゲート電極となるシリコン膜とを形成した後に窒素を含む雰囲気中でアニールを行うことにより、ゲート絶縁膜とシリコン基板との界面に窒素を偏析させることなくゲート電極とゲート絶縁膜との界面に窒素を偏析できることがはじめて明らかとなった。そして、このように窒素を導入することにより、ゲート電極からのボロンの熱抜けを防止し、且つ、Ｎ型ＭＯＳトランジスタの駆動能力を劣化しないことが判った。
【００１８】ここで、窒素を含む雰囲気中におけるアニールの前にゲート絶縁膜上にシリコン膜を堆積しておくことは、ゲート絶縁膜とシリコン膜との界面に窒素を偏析させる上できわめて重要な役割を担う。図１は、シリコン基板上に膜厚約１０ｎｍのシリコン酸化膜と膜厚約１０ｎｍのポリシリコン膜とを形成した試料を、ＮＨ3雰囲気中で６２０℃、２０分間のアニールを行い、その後更に膜厚約３０ｎｍのポリシリコン膜を追加して堆積した場合におけるＳＩＭＳプロファイルであり、図２は、シリコン基板上に膜厚約１０ｎｍのシリコン酸化膜を形成した試料をＮＨ3雰囲気中で６２０℃、２０分間のアニールを行った後に膜厚約４０ｎｍのポリシリコン膜を形成した場合におけるＳＩＭＳプロファイルである。」
「【００２５】なお、
図３は、シリコン基板上に膜厚約１０ｎｍのシリコン酸化膜と膜厚約４０ｎｍのポリシリコン膜とを形成した試料をＮＨ
3
雰囲気中で９２０℃、６０秒間のランプアニールを行った場合におけるＳＩＭＳプロファイルである。図示するように、ポリシリコン膜の膜厚が４０ｎｍと比較的厚い場合にも、ポリシリコン膜を堆積後にＮＨ
3
雰囲気中でアニールすることによってポリシリコン膜とシリコン酸化膜との界面に窒素を偏析させることができる。
　
　そして、上記３（３−１）より、引用刊行物には「ポリシリコン膜６の一部をＮＭＯＳＦＥＴのゲート電極６ａとして残して、ポリシリコン膜６を除去する。」（【００１７】）、「例えばゲート電極６ａをマスクとして用いて」「ＰＭＯＳＦＥＴ形成用のＮウエル４にも、」「低加速イオン注入法でＰ型不純物（例えばＢ）を注入して、図示しないゲート電極の両側にソース・ドレイン領域を形成する。」（【００１８】）及び「ＰＭＯＳＦＥＴ形成領域のＰウエル４に形成されたゲート電極のゲート側壁をマスクとして、その両側にもＰ型不純物（例えばＢ）がイオン注入され、ＰＭＯＳＦＥＴのソース／ドレイン拡散層が形成される。」（【００２０】）と記載されているから、刊行物発明において、「ポリシリコン膜６」を用いたＰＭＯＳＦＥＴの「ゲート電極６ａ」からのボロンの突き抜けを防止することは、当業者が当然に考慮することであり、また、ＭＯＳＦＥＴにおいて、「半導体基板」と「ゲート絶縁膜」との界面特性を良好にすることは、当該技術分野では周知の技術課題である。
　そうすると、刊行物発明において、ゲート絶縁膜下の半導体基板表面における界面準位の発生を抑制しつつ、ゲート電極からのボロンの突き抜けを防止するために、上記周知の技術を適用することは、当業者が容易に想到し得たものであり、それによって、刊行物発明において、「ゲート絶縁膜は金属・シリコン・酸素・窒素を含み、該膜中の窒素濃度は前記ゲート電極との界面部で最大、且つ前記基板との界面部で最小であ」る構成となることは明らかである。
　したがって、刊行物発明において、相違点に係る構成とすることは、上記周知の技術を採用することにより、当業者が容易になし得たものである。
　
　以上検討したとおり、本願発明と刊行物発明との相違点は、当業者が周知の技術を勘案することにより容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。