【事件の表示】
　平成１０年特許願第５１４４３０号「重み付きの帯域幅配分を備えたバス・アービトレーションの方法及び装置」拒絶査定不服審判事件〔平成１０年　３月２６日国際公開、ＷＯ９８／１２６４５、平成１２年　１月２５日国内公表、特表２０００−５００８９５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、１９９７年７月１５日（パリ条約による優先権主張外国庁受理１９９６年９月１９日、米国）を国際出願日とする出願であって、平成１８年７月１４日付けの拒絶の理由の通知に対して、平成１９年１月２５日付けで意見書が提出されるとともに、同日付けで手続補正がなされたが、同年７月９日付けで拒絶をすべき旨の査定がされ、これに対し同年１０月１６日に拒絶査定不服審判の請求がなされたものである。
　
２．本願発明
　本願の請求項１に係る発明（以下「本願発明」という。）は、平成１９年１月２５日付けの手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　
「バスの制御について、少なくとも１つのエージェントを対象としたアービトレーションを行う方法であって、
　第１エージェントが前記バスの制御の要求を表明するステップと；
　前記要求、前記第１エージェントに割り当てられ、かつ時間経過に依存しない重み、及び前記要求の直前に前記バスの制御を得たエージェントにもとづいて、前記第１エージェントに前記バスの排他的な制御を許可するステップとを具え、
　前記重みが、前記第１エージェントが高い優先度を有する状態が保たれているアービトレーション・ラウンドの回数を示すアービトレーション方法において、
　前記第１エージェントが、要求を表明しているｋ番目に高いレベルのエージェントのうちで最高の優先度を有する場合に、前記第１エージェントがｋ番目に高いレベルにおけるアービトレーションにおいて権利獲得し、
　前記第１エージェントがｋ番目に高いレベルにおけるアービトレーションにおいて権利獲得している場合には、前記第１エージェントの要求を、より高いレベルがあればこのレベルに渡し、前記第１エージェントは前記より高いレベルにおいて、バスアクセスを求めて他のエージェントと競合し、
　前記第１エージェントが最高のレベルにおけるアービトレーションにおいて権利獲得した場合には、前記第１エージェントにバスの制御を許可し、前記エージェントの各々は階層的なアービトレーションのレベルの１つに割り当てられ、割り当てられたレベルにおいて重み付けされることを特徴とするアービトレーション方法。」
　
３．引用例の記載
（１）引用例１
　原査定の拒絶の理由に引用された特開平５−１９７６７４号公報（平成５年８月６日出願公開。以下「引用例１」という。）には、図面とともに次の事項が記載されている。
　
Ａ．「【請求項８】共通バスに接続された多数のバスエージェント群を有するデータ処理システムにおいて、共通バスの使用をバスエージェントに許可するためのアービタを動作させる方法であって、
多数の最低位アービタ手段によるバス要求を受信する段階であり、これらの多数の最低位アービタ手段の各個がバスエージェントの関係する群のメンバの各個からの共通バスへのアクセス要求を受信するための入力を有しているバス要求受信段階と、
最低位アービタ手段の各個による１つ以上のバス要求の受信によって、群バス要求を生成する段階であり、これらの群バス要求が、計算用プロセッサ読出し要求（ＰＲＲＥＱ）、計算用プロセッサ書込み要求（ＰＷＲＥＱ）、入出力プロセッサ読出し要求（ＩＲＲＥＱ）、入出力プロセッサ書込み要求（ＩＷＲＥＱ）、および、記憶手段応答要求（ＭＲＲＥＱ）を含むものである群バス要求生成段階と、
群バス要求を最高位アービタにより受信する段階と、
ラウンドロビンアービトレーション技法に従って、受信された群バス要求に応答して１つ以上の群バス許可信号を生成する段階であり、これらの群バス許可信号が、計算用プロセッサ読出し許可（ＧＮＴ＿ＰＲ）、計算用プロセッサ書込み許可（ＧＮＴ＿ＰＷ）、入出力プロセッサ読出し許可（ＧＮＴ＿ＩＲ）、入出力プロセッサ書込み許可（ＧＮＴ＿ＩＷ）、および、記憶手段応答許可（ＧＮＴ＿Ｍ）を含むものである群バス許可信号生成段階と、
群バス許可信号を最低位アービタにより受信する段階と、
ラウンドロビンアービトレーション技法に従って、共通バスへのアクセス権を受信するために関係する群のメンバのいずれかを選択するための１つ以上の個別のバス許可信号を最低位アービタにより生成する段階とを含むことを特徴とするマルチプロセッサシステム用アービトレーション方法。」（第２ページ第２欄第２９行目〜第３ページ第３欄第１３行目）
　
Ｂ．「【０００１】
【産業上の利用分野】本発明は、マルチプロセッサデータ処理システム、より詳しくは、システム構成要素によるシステムバスへのアクセスを制御するためのマルチプロセッサシステム用アービトレーション装置および同方法に関する。」（第３ページ第３欄第２０行目〜同欄第２５行目）
　
Ｃ．「【００２０】図２について説明する。科学視覚化システム１０のサーバ１２がブロック図として例示されている。サーバ１２は、プリント回路カード２２一枚当たり４つのプロセッサ（Ｐ０〜Ｐ３）として編成された多数の個別のプロセッサ２２ａを含む。サーバ１２は、最大８枚のカード、合計３２個のプロセッサを含むことができる。各プロセッサカード２２は、ローカルプロセッサカード（ＬＰＣ）バス３２を科学視覚化システムグローバルバス２４に接続するための汎用バスインタフェース（ＵＢＩＦ）３４を含む。また、科学視覚化システムグローバルバス２４には、多数のグローバルメモリカード（ＧＭＣ）２６、多数の入出力プロセッサカード２８、および、コンソール１４とのインタフェース３０が接続されている。
【００２１】さらに詳細に言えば、各プロセッサカード２２は、それぞれがマイクロプロセッサ２２ａを有する最大４つのプロセッサノードを含む。本実施例では、各マイクロプロセッサ２２ａは、Ｉｎｔｅｌ  Ｃｏｒｐｏｒａｔｉｏｎによって製造されている、ｉ８６０系デバイス、特に８０８６０マイクロプロセッサである（ｉ８６０は、Ｉｎｔｅｌ  Ｃｏｒｐｏｒａｔｉｏｎの登録商標である）。各マイクロプロセッサ２２ａには、ノードバス２３によって、本実施例では１６メガバイトの記憶域を備えるローカルノードメモリ２２ｂが接続されている。各プロセッサノードはまた、ＬＰＣバス３２へのバッファ付きインタフェース２２ｃを含む。さらに、各プロセッサノードは、シリアルバス（Ｓ）とのインタフェース２２ｄを含む。ＬＰＣバス３２は、多数のプロセッサノードをＵＢＩＦ  ３４に接続しており、また、その先の共用資源へのアクセスを可能にする。
【００２２】本実施例では、プロセッサカード２２の各個は、１億６０００万命令毎秒（１６０  ＭＩＰＳ）、または、毎秒３億２０００万回の単精度浮動小数点演算（３２０  ＭＦＬＯＰＳ）のピーク性能を有する。８枚のプロセッサカード２２の全機器構成システムは、４０  ＭＨｚ動作を前提として、１２億８０００万命令毎秒（１．２８  ＢＩＰＳ）または２．５６  ＧＦＬＯＰＳに達するピーク性能を付与する。
【００２３】また、本実施例では、各ＧＭＣ  ２６は、誤り訂正符号を備えた１２８メガバイトまたは２５６メガバイトいずれかのランダムアクセスメモリによって構成されている。サーバ１２は、最高４枚のＧＭＣ  ２６を含むことができる。ＧＭＣ２６の各個は、システム１０の各ユーザが受けるメモリアクセス待ち時間を低減するように、６４０メガバイト／秒のデータ帯域幅を付与する。これは、各ＧＭＣ  ２６のグローバルメモリを４つのメモリバンク（Ｂ０〜Ｂ３）に分割することにより実施され、メモリバンクのそれぞれは、ブロック読出しサイクル、ページモード読み書きサイクル、および、ランダム読み書きサイクルを独立して実行できる能力を有する。ＧＭＣバス２６ａは、共通グローバルバス資源を利用しつつ、各メモリバンク（Ｂ０〜Ｂ３）を独立して動作可能にする。
【００２４】入出力プロセッサカード２８は、それぞれ、プロセッサカード２２のプロセッサノード２２ａに類似のプロセッサノード２８ａのほか、２つのＨＩＰＰＩ受信回路２８ｂおよび２つのＨＩＰＰＩ送信回路２８ｃを含む。各入出力プロセッサカード２８は、４つのＨＩＰＰＩインタフェースを備えており、そのそれぞれは１００メガバイト／秒の転送速度で動作できる。ＨＩＰＰＩインタフェースは、高速ディスクアレイを支援し、ＨＩＰＰＩ接続されたフレームバッファにリアルタイム画像を供給し、スーパコンピュータなどの外部装置との高速通信を実施するために使用されている。
【００２５】コンソールインタフェース３０は、２枚のカードに分割されており、一方はサーバ１２内にあり、他方はコンソール１４にある。これら２枚のカード間のリンクは、グローバルメモリ２６およびシリアルバスへのアクセスを可能にし、これがさらに各プロセッサのローカルメモリおよびプロセッサバッファ付きインタフェース（ＰＢＩＦ）へのアクセスを可能にする。
【００２６】グローバルバス２４は、上述の各種構成要素を相互接続し、１．２８ギガバイト／秒の転送速度を付与するために、エミッタ結合論理（ＥＣＬ）技術により実施されている。
【００２７】科学視覚化システム１０のサーバ１２は、それぞれ、最大１２個のマスタ装置（すなわち、プロセッサカード２２、入出力プロセッサカード２８、または、インタフェースカード３０）、および、最大４枚のメモリカード２６を支援する。一つの想定可能な機器構成には、インタフェースカード３０、８枚のプロセッサカード２２（すなわち３２個のプロセッサ）、それぞれが２５６メガバイトの記憶域を備え合計１０２４メガバイトの高速メモリとなる４枚のＧＭＣ  ２６、および、高速ディスクアレイ２０を支援し、ＨＩＰＰＩソースからのデータを受信し、ＨＩＰＰＩ接続されたフレームバッファ１６に画像データを配信するための１つの入出力プロセッサ２８を含む。コンソール１４は、科学視覚化システム１０へのユーザインタフェースだけでなく標準入出力装置の支援も行う。
【００２８】図２に見られるように、システム１０の各構成要素カードは、ＵＢＩＦ  ３４の１つを含む。ＵＢＩＦ  ３４は、グローバルバス２４の共用同期緩衝インタフェースとなり、ＬＰＣバス３２またはＧＭＣバス２６ａのローカルアービトレーションを行い、グローバルバス２４との必要なすべてのハンドシェーキングおよび再試行順序づけを実行する。本実施例では、ＵＢＩＦ  ３４は、プロセッサ２２ａなどの最大４つのローカルマスタ装置、または、メモリバンクＢ０〜Ｂ３などの最大４つのローカルスレーブ装置を支援するために双方向パイプライン化バッファリングを行う。ＵＢＩＦ  ３４は、８ビットから２５６ビットまでのデータバス幅を支援し、４０  ＭＨｚのバス動作（２５ナノ秒バスサイクル）を前提として、ローカルバス３２とグローバルバス２４との間で１．２８ギガバイト／秒のピーク転送速度を可能にする。このＵＢＩＦ  ３４の動作については、前述の通り、Ａ．Ｇａｒｃｉａによる、“Ａ  Ｕｎｉｖｅｒｓａｌ  Ｂｕｆｆｅｒｅｄ  Ｉｎｔｅｒｆａｃｅ  ｆｏｒ  Ｃｏｕｐｌｉｎｇ  Ｍｕｌｔｉｐｌｅ  Ｐｒｏｃｅｓｓｏｒｓ、  Ｍｅｍｏｒｙ  Ｕｎｉｔｓ、  ａｎｄ  Ｉ／Ｏ  Ｉｎｔｅｒｆａｃｅ  ｔｏ  ａ  Ｃｏｍｍｏｎ  Ｈｉｇｈ−Ｓｐｅｅｄ  Ｉｎｔｅｒｃｏｎｎｅｃｔ”と題する、１９９１年７月２２日出願の、係属出願であり共有譲渡された米国特許出願番号第７３４、２０６号に記載されている。
【００２９】本発明に従ったシステム１０はまた、グローバルバス２４に接続されたアービタ３６を含む。科学視覚化システム１０で実施された、アービタ３６、グローバルバス２４、および、カードスロットに関係した各種バスエージェントの全接続は、図３に示す。
【００３０】２レベルアービタ３６の好ましい実施例の詳細ブロック図を図４に示す。最高位アービタ３６ａは、５つの最低位アービタモジュール３６ｂからの要求を許可し、これらのアービタが代わって、グローバルバス２４に接続された各個のカードからの要求を許可する。
【００３１】アービタ３６は、以下の５つの形式のバス要求を受信しサービスする。計算用プロセッサ２２の読出し要求（ＰＲＲＥＱ）、計算用プロセッサ２２の書込み要求（ＰＷＲＥＱ）、入出力プロセッサの読出し要求（ＩＲＲＥＱ）、入出力プロセッサの書込み要求（ＩＷＲＥＱ）、および、メモリ応答要求（ＭＲＲＥＱ）である。アービタ３６は、以下の３つの形式のバス許可を発行する。計算用プロセッサ許可（ＰＧＮＴ）、入出力プロセッサ許可（ＩＧＮＴ）、および、メモリ応答許可（ＭＧＮＴ）である。
【００３２】各計算用プロセッサカード２２は、２つの信号線、詳しくはＰＲＲＥＱおよびＰＷＲＥＱをアービタ３６に出力し、アービタ３６からＰＧＮＴ信号線を受信する。各入出力プロセッサカード２８は、２つの信号線ＩＲＲＥＱおよびＩＷＲＥＱをアービタ３６に出力し、アービタ３６からＩＧＮＴ信号線を受信する。各メモリカード２６は、ＭＲＥＱ信号線をアービタ３６に出力し、アービタ３６からＭＧＮＴ信号線を受信する。アービタ３６へのこれらの各種入出力は、図３および図４に示す。図４にみられるように、最低位アービタ３６ｂの各個、および、最高位アービタ３６ａは、それぞれ、内部状態機構４２および４４を含む。同様に、アービタ３６は、出力信号線ＭＧＮＴ、ＰＧＮＴおよびＩＧＮＴをそれぞれ格納するための出力レジスタ３８ａ、３８ｂおよび３８ｃを含む。論理ゲート４０ａおよび４０ｂは、以下のように動作する。
【００３３】プロセッサカード２２は、アドレスバス２４ａへのアクセスを要求するために自己のＰＲＲＥＱ線を表明する。応答して、アービタ３６は、以降のいずれかのシステムクロックのエッジで開始して１サイクル継続する、そのプロセッサカードのＰＧＮＴ信号を表明する。この信号は、プロセッサカード２２のアドレスバス２４ａドライバの出力イネーブルとして使用されることを目的としている。
【００３４】プロセッサカード２２は、アドレスバス２４ａおよびデータバス２４ｂへのアクセスを要求するには自己のＰＷＲＥＱ線上での主張を行なわなければならない。アービタ３６は、以降のいずれかのシステムクロックのエッジで開始して１サイクル継続する、そのプロセッサのＰＧＮＴ信号を表明する。この信号はやはり、書込みサイクルにおいてアドレス部をドライブするための出力イネーブルとして使用される。後続のシステムクロックサイクルにおいて、プロセッサカード２２はデータバス２４ｂをドライブする。１クロック遅延された書込み許可信号を、プロセッサカード２２のデータバス２４ｂドライバとして使用してもよい。このデータバス２４ｂへのアクセスは、グローバルバス２４上の他のバスエージェントがアドレスを解読し、そのデータをラッチするべきかどうかを決定するのに十分な時間を持てるように１サイクル遅延される。この要求を許可するために同一の許可線ＰＧＮＴが使用されるという事実は、プロセッサカード２２がＰＲＲＥＱとＰＷＲＥＱとを常に同時に表明することにより制約されているという事実によって可能となった単純化である。これら２つのプロセッサ要求最低位アービタ３６ｂは、それらの２つの信号ＰＲＧＮＴおよびＰＷＧＮＴを内部で計算し、論理ゲート４０ａを用いてそれらの信号の論理和をとり、レジスタ格納ＰＧＮＴ出力を得る。
【００３５】ＩＲＲＥＱおよびＩＷＲＥＱ信号は、プロセッサカード２２がＰＲＲＥＱおよびＰＷＲＥＱを使用する方法と同一の方法で、入出力カード２８によって使用される。これらの両方の要求に対する許可信号はＩＧＮＴである。上述と同様にして、入出力プロセッサ要求最低位アービタ３６ｂは、これらの２つの信号ＩＲＧＮＴおよびＩＷＧＮＴを内部で計算し、論理ゲート４０ｂを用いてそれらの信号の論理和をとり、レジスタ格納ＩＧＮＴ出力を得る。
【００３６】要求および許可のこのような２つの階層を備えることにより、アービタ３６は、入出力プロセッサカード２８および計算用プロセッサカード２２の両者に対し、後述のように、それらを個別にアービトレーションを行うことによって、公平であることができる。
【００３７】ＭＲＥＱ信号は、データバス２４ｂへのアクセス権を得るためにメモリカード２６によって使用される。アービタ３６は、以降のいずれかのシステムクロックのエッジで開始して１サイクル継続する、許可信号ＭＧＮＴによって応答する。このＭＧＮＴ信号は、選択されたメモリカード２６のデータバス２４ｂドライバの出力イネーブルとして使用されることを目的としている。
〔２レベルラウンドロビンアービトレーション〕本発明に従えば、アービタ３６は、４つの個別の読出し要求および書込み要求（計算用プロセッサ２２および入出力プロセッサ２８）ならびに記憶要求を許可する、２レベルラウンドロビンアービトレーション技法を利用している。これは、１種類の要求がグローバルバス２４を独占することを防ぐ能力をアービタ３６に付与する。例えば、集中的な入出力動作は、多数の入出力カード２８に絶えずＩＲＲＥＱまたはＩＷＲＥＱを表明させることになるだろう。１レベルラウンドロビンアービタは、いずれか１つのプロセッサカード２２にグローバルバス２４の帯域幅の公平な共用を行うことはできないであろう。それがグローバルバス２４へのアクセスを複数の入出力カード２８と争うことになるからである。同様に、多数のプロセッサカード２２を関与させる計算集約的な動作は、単一の入出力カード２８からの要求も事実上排除することになろう。
【００３８】本発明に従えば、各クロックサイクルで、アドレスバス２４ａおよびデータバス２４ｂへのアクセスを、いずれのバスエージェントが許可されるべきかを決定するために、２段階プロセスが利用される。第１に、最高位アービタ３６ａがいずれの要求形式が許可されるかを選択する。その後、最高位アービタは対応する最低位アービタ３６ｂに信号を送る。選択された最低位アービタ３６ｂは、いずれの要求バスエージェントがその許可を得るべきかを選択する。最低位アービタ３６ｂの状態機構４２は、ラウンドロビン技法に従って動作する。最高位アービタ３６ａの状態機構４４は、後述のように、修正ラウンドロビン技法に従って動作する。
【００３９】例えば、最高位アービタ３６ａは、信号ＲＥＱ＿ＰＲを出力することによりプロセッサカード２２に読出し要求を許可するように選択することができる。その後、最低位アービタ３６ｂは、その許可を受信するためにそれらのプロセッサカード２２の第４のカード（ＰＲＲＥＱ　４）を選択できよう。
【００４０】前述のように、最高位アービタ３６ａおよび最低位アービタ３６ｂの両者は、ラウンドロビン技法または修正ラウンドロビン技法に従って動作する。本明細書で使用される場合、ラウンドロビン技法は、各リクエスタが順に、輪番で他のリクエスタに対する優先順位を付与されるアービトレーション技法である。この優先順位は、必要な場合、各クロックサイクルで、最近時にバスアクセスを許可されたリクエスタが、次の選択がなされる際には最下位の優先順位を有するように調整される。
【００４１】図５の状態遷移図に示すように、最高位アービタ３６ａについて、ラウンドロビン優先順位は、ＰＷＲＥＱ、ＰＲＲＥＱ、ＩＷＲＥＱ、ＩＲＲＥＱの順序で、４種類の読み書き要求に循環的に割り当てられる。第５の種類の要求であるＭＲＥＱは、後述のように別様に処理される。
【００４２】システムＲＥＳＥＴ入力は、状態機構を任意に選択された既知の状態ＴＯＰ＿ＰＷに戻し、全部の許可を非活動状態にする。最低位ラウンドロビンアービタ３６ｂから５つの要求入力が与えられる。これらの入力は、ＲＥＱ＿ＰＲ、ＲＥＱ＿ＰＷ、ＲＥＱ＿ＩＲ、ＲＥＱ＿ＩＷおよびＲＥＱ＿Ｍと称する。５つの対応する許可出力が最低位ラウンドロビンアービタ３６ｂに戻る。これらの出力は、ＧＮＴ＿ＰＲ、ＧＮＴ＿ＰＷ、ＧＮＴ＿ＩＲ、ＧＮＴ＿ＩＷおよびＧＮＴ＿Ｍと称する。各最低位ラウンドロビンアービタ３６ｂは、バスエージェントから要求を受信すると必ず、これらの要求のうちの関係するいずれか一つを表明する。例えば、いずれかの計算用プロセッサカード２２がＰＲＲＥＱ線を表明した場合、ＲＥＱ＿ＰＲがＰＲＲＥＱ入力信号線の全部に接続された最低位ラウンドロビンアービタ３６ｂによって表明される。
【００４３】図５の状態遷移図によって、まず、状態ＴＯＰ＿ＰＷを検討する。この状態では、優先順位は（高位から低位へ）ＲＥＱ＿ＰＷ、ＲＥＱ＿ＰＲ、ＲＥＱ＿ＩＷ、ＲＥＱ＿ＩＲとなっている。ＲＥＱ＿ＰＷが存在すれば、それが許可され、最高位アービタ３６ａの状態機構は状態ＴＯＰ＿ＰＲに進む。この状態では、優先順位は、ＲＥＱ＿ＰＲ、ＲＥＱ＿ＩＷ、ＲＥＱ＿ＩＲ、そしてＲＥＱ＿ＰＷと順序づけられる。ＲＥＱ＿ＰＷが存在せず、ＲＥＱ＿ＰＲが存在する場合、そのＲＥＱ＿ＰＲは許可され、状態機構は状態ＴＯＰ＿ＩＷに進む。この状態では、優先順位は、ＲＥＱ＿ＩＷ、ＲＥＱ＿ＩＲ、ＲＥＱ＿ＰＷ、ＲＥＱ＿ＰＲと順序づけられる。ＲＥＱ＿ＰＷもＲＥＱ＿ＰＲもいずれも存在せず、ＲＥＱ＿ＩＷが存在する場合、そのＲＥＱ＿ＩＷが許可され、状態機構は状態ＴＯＰ＿ＩＲに進む。この状態では、優先順位は、ＲＥＱ＿ＩＲ、ＲＥＱ＿ＰＷ、ＲＥＱ＿ＰＲ、ＲＥＱ＿ＩＷと順序づけられる。ＲＥＱ＿ＩＲだけが存在する場合、状態機構は、そのＲＥＱ＿ＩＲを許可し、状態ＴＯＰ＿ＰＷのままである。要求がまったく存在しない場合、状態機構は現在の状態に留まる。」（第４ページ第６欄第３１行目〜第７ページ第１２欄第２３行目）
　
　以上の記載によれば、引用例１には、次の発明（以下「引用発明」という。）が記載されている。
　
「共通バスに接続された多数のバスエージェント群を有するデータ処理システムにおいて、共通バスの使用をバスエージェントに許可するためのアービタを動作させる方法であって、
　多数の最低位アービタ手段によるバス要求を受信する段階であり、これらの多数の最低位アービタ手段の各個がバスエージェントの関係する群のメンバの各個からの共通バスへのアクセス要求を受信するための入力を有しているバス要求受信段階と、
　最低位アービタ手段の各個による１つ以上のバス要求の受信によって、群バス要求を生成する段階である群バス要求生成段階と、
　群バス要求を最高位アービタにより受信する段階と、
　ラウンドロビンアービトレーション技法に従って、受信された群バス要求に応答して１つ以上の群バス許可信号を生成する段階である群バス許可信号生成段階と、
　群バス許可信号を最低位アービタにより受信する段階と、
　ラウンドロビンアービトレーション技法に従って、共通バスへのアクセス権を受信するために関係する群のメンバのいずれかを選択するための１つ以上の個別のバス許可信号を最低位アービタにより生成する段階とを含み、
　ラウンドロビンアービトレーション技法は、各リクエスタが順に、輪番で他のリクエスタに対する優先順位を付与されるアービトレーション技法であり、この優先順位は、必要な場合、各クロックサイクルで、最近時にバスアクセスを許可されたリクエスタが、次の選択がなされる際には最下位の優先順位を有するように調整されることを特徴とするマルチプロセッサシステム用アービトレーション方法。」
　
（２）引用例２
　原査定の拒絶の理由に引用された特開平８−９５９０６号公報（平成８年４月１２日出願公開。以下「引用例２」という。）には、図面とともに次の事項が記載されている。
　
Ａ．「【００１６】
【実施例】本発明の実施例におけるバス調停装置の構成を図１に示している。図１において、このバス調停装置は、複数の入力端子BA1〜BA6及び複数の出力端子BY1〜BY6並びに複数の制御入力端子Q1〜Q6を有するラウンドロビンバス調停回路11と、このラウンドロビンバス調停回路の複数の出力端子BY1〜BY6のそれぞれと接続される複数の入力端子D1〜D6及びラウンドロビンバス調停回路の複数の制御入力端子Q1〜Q6のそれぞれと接続される複数の出力端子Q1〜Q6並びにトリガ入力端子BTRGを有するラッチ回路12と、前記ラウンドロビンバス調停回路11の複数の出力端子BY1〜BY6のそれぞれに接続される複数の入力端子を有し、システムのメインＣＰＵに対してバスの要求信号BR-OUTを出力する出力端子を有するバス要求出力回路13と、前記ラウンドロビンバス調停回路11の複数の出力端子BY1〜BY6のそれぞれに接続される複数の入力端子を有し、各バスマスタ（図示せず）に対してバスの許可信号BG1〜BG3をそれぞれ出力するバス許可出力回路14と、各バスマスタからのバスの要求出力BR1〜BR3をそれぞれ予め所定の出力数に分割することによりバスマスタに応じたバス要求出力の重み付けを設定するバス要求出力の重み付け設定部15（ここでは、BR1、BR2、BR3はそれぞれ、３分割、２分割、１分割され、前記ラウンドロビンバス調停回路11の（入力BA1、BA3、BA5）、（入力BA2、BA4）、入力BA6に接続されているので、各バスマスタ間の重み付けは３：２：１に設定されている）とから構成されている。
【００１７】このバス調停装置では、各バスマスタからバス要求が出力されると、このバス要求出力信号BR1〜BR3は重み付け設定部15で所定数に分割され、ラウンドロビンバス調停回路11の入力端子BA1〜BA6に印加されるが、ラウンドロビンバス調停回路11は、前回のバス使用バスマスタを記憶しているラッチ回路12からの出力信号Q1〜Q6によって制御されるので、ラッチ出力信号Q1〜Q6に応じて、ラウンドロビンバス調停回路11は、後述する図３に示す優先順位の関係により出力信号BY1〜BY6のうちのいずれかの信号を出力する。
【００１８】この信号は、ラッチ回路12によりラッチされ、次回のバス要求出力の優先順位を決定する場合の制御信号としてラウンドロビンバス調停回路11で使用されると共に、オア回路で構成されるバス要求出力回路13に供給され、システムのメインＣＰＵに対してバス使用の要求信号BR-OUTが出力され、さらに、複数のオア回路で構成されるバス許可出力回路14に供給され、バスの使用を許可するバスマスタに対して許可信号BG1〜BG3が出力される。
【００１９】次いで、バス使用の要求を受けたシステムのメインＣＰＵがバスを開放し、バス使用許可を受けたバスマスタがバスを使ってデータを転送する。
【００２０】次に、図２には、説明を簡単にするために図１のラウンドロビンバス調停回路11の出力信号（BY1〜BY6）のうちの１出力信号（BY1）を形成するための論理回路を示している。この論理回路は、信号BA1、信号BA2の反転信号BA2′、信号BA3の反転信号BA3′、信号BA4の反転信号BA4′、信号BA5の反転信号BA5′、信号BA6の反転信号BA6′の６入力と、ラッチ回路14の出力信号Q1の１入力を有する第１のアンド回路21と、信号BA1及び反転信号信号BA3′〜BA6′の５入力とラッチ回路14の出力信号Q2の１入力を有する第２のアンド回路22と、信号BA1及び反転信号BA4〜BA6の４入力とラッチ回路14の出力信号Q3の１入力を有する第３のアンド回路23と、信号BA1及び反転信号BA5及びBA6の３入力とラッチ回路14の出力信号Q4の１入力を有する第４のアンド回路24と、信号BA1と反転信号BA6の２入力とラッチ回路14の出力信号Q5の１入力を有する第５のアンド回路25と、信号BA1の１入力とラッチ回路14の出力信号Q5の１入力を有する第６のアンド回路25と、第１〜第６のアンド回路21〜26の出力信号を供給するオア回路27とから構成されている。
【００２１】この論理回路では、BA1が入力したとき、Q1〜Q6の信号に応じて、BY1の出力し得る状態が変わってくる。即ち、Q6が“１”であれば、必ずBY1を出力することができる。Q5が“１”のときは、BA6が“１”でなければBY1を出力することができる。Q4が“１”のときは、BA6及びBA5が“１”でなければBY1を出力することができる。また、Q1が“１”のときは、BA2〜BA6の全てが“０”のときでないとBY1を出力することができない。このように、この論理回路では、Q1〜Q6の信号によってBA1の優先順位が変化する。
【００２２】なお、他の出力信号（BY2〜BY6）を形成するための論理回路も図２に示す論理回路と同様である。
【００２３】ラウンドロビンバス調停回路11は、図２と同様の回路構成を備えることにより、制御信号Q1が入力したとき（つまり、ラウンドロビンバス調停回路11から前回BY1が出力され、そのため今回ラッチ回路12から制御信号Q1が出力されたとき）、出力BY1〜BY6の間にBY2＞BY3＞BY4＞BY5＞BY6＞BY1の優先順位を設定し、例えば、BA3とBA4とが同じタイミングで入力したときには、優先順位の高いBY3を出力する。このようにラウンドロビンバス調停回路11が前回の出力に応じて設定する優先順位の関係を図３に示している。
【００２４】次に、バス調停回路に複数のバス要求が同一のタイミングで出力されたときの動作を説明する。
【００２５】いま、直前のバス要求出力がBY3であるとする。この状態で、バスマスタ１及びバスマスタ２からそれぞれバス要求出力BR1及びBR2が出力されると、重み付け設定部15から分割されたバス要求出力BA1〜BA5の５つのバス要求がラウンドロビンバス調停回路11に入力されるが、前述のように直前のバス要求出力がBY3であると仮定しているので、ラッチ回路12には信号BY3がラッチされている。そのため、ラウンドロビンバス調停回路の制御入力Q3に信号が入力されているので、ラウンドロビンバス調停回路11は、図３に示す優先順位の関係からBY4が最高優先順位となり、図２に示すバス要求出力信号を形成するための論理回路によりバス要求出力信号BY4のみを出力する。したがって、バス要求出力信号BY4が出力されるのは、図１に示すようにバスマスタ２からのバス要求出力BR2が出力される場合であるので、バスマスタ２からのバス要求が最優先される。このように各バスマスタからバス要求出力を分割することによって、例えばバスマスタ１からのバス要求出力BR1は、３分割されているので、バスマスタ３からのバス要求出力BR3のように分割されていないバス要求出力に比べて約３倍のバス獲得権を得ることができる。したがって、バスマスタの性能や重要度に応じたバス要求の重み付けが可能となる。
【００２６】また、図１は、重み付け設定部15が固定的に配線することにより重み付けを設定していたが、図４に示すように重み付け設定部15を、第１〜第６のアンド回路151〜156からなる複数の論理から構成することもできる。すなわち、第１のアンド回路151は、バスの要求信号BR1と制御信号Set1を入力し、信号BA2を出力し、第２のアンド回路152は、バスの要求信号BR1と制御信号Set2を入力し、信号BA3を出力し、第３のアンド回路153は、バスの要求信号BR2と制御信号Set3を入力し、信号BA5を出力し、第４のアンド回路154は、バスの要求信号BR2と制御信号Set4を入力し、信号BA6を出力し、第５のアンド回路155は、バスの要求信号BR3と制御信号Set5を入力し、信号BA8を出力し、第６のアンド回路156は、バスの要求信号BR3と制御信号Set6を入力し、信号BA9を出力する。
【００２７】第１〜第６のアンド回路151〜156のそれぞれに、制御信号Set1〜Set6のそれぞれを印加かるかしないかによって可変的に重み付けを設定することができる。このようにすることにより、３つのバスマスタの重みづけをそれぞれ同等の１：１：１や一つだけ突出させた３：１：１、また３：２：１等にシステムに応じて任意に設定することができる。
【００２８】このように、本発明のバス調停装置は、バスマスタの重要性等を配慮した、重みを付けたバス調停を行なうことができる。」（第３ページ第３欄第７行目〜第４ページ第６欄第１行目）
　
４．対比
　本願発明と引用発明を対比する。
　引用発明の「共通バス」及び「バスエージェント」は、本願発明の「バス」及び「エージェント」に相当する。
　引用発明は、共通バスの制御について、多数のバスエージェントを対象にしたアービトレーション方法であるから、引用発明の「アービトレーション方法」は、本願発明の「バスの制御について、少なくとも１つのエージェントを対象としたアービトレーションを行う方法」に相当する。
　引用発明において、多数のバスエージェントのうち、ある１つの特定のバスエージェント（以下「特定バスエージェント」という。）は、本願発明の「第１エージェント」に相当する。
　引用発明の「共通バスへのアクセス要求」及び「バス要求」は、本願発明の「バス制御の要求」に相当する。
　引用発明において、多数の最低位アービタ手段の各個がバスエージェントの関係する群のメンバの各個からの共通バスへのアクセス要求を受信することから、特定バスエージェントが共通バスへのアクセス要求を表明するのは明らかであるから、引用発明は、本願発明の「第１エージェントが前記バスの制御の要求を表明するステップ」に相当する構成を有している。
　引用発明において、特定バスエージェントが共通バスへのアクセス要求を表明した場合、最近時にバスアクセスを許可されたバスエージェントが、次の選択がなされる際には最下位の優先順位を有するように調整されるラウンドロビンアービトレーション技法に従って、特定バスエージェントに共通バスの排他的制御を許可することは明らかであるから、引用発明は、本願発明の「前記要求及び前記要求の直前に前記バスの制御を得たエージェントにもとづいて、前記第１エージェントに前記バスの排他的な制御を許可するステップ」に相当する構成を有している。
　引用発明において、最高位アービタ及び最低位アービタという階層的なアービトレーションの２つのレベルがあり、多数のバスエージェントは、最低位アービタという階層的なアービトレーションのレベルの１つに割り当てられていることは明らかである。
　
　すると、本願発明と引用発明とは、次の点で一致する。
＜一致点＞
「バスの制御について、少なくとも１つのエージェントを対象としたアービトレーションを行う方法であって、
　第１エージェントが前記バスの制御の要求を表明するステップと；
　前記要求及び前記要求の直前に前記バスの制御を得たエージェントにもとづいて、前記第１エージェントに前記バスの排他的な制御を許可するステップとを具えるアービトレーション方法において、
　前記エージェントの各々は階層的なアービトレーションのレベルの１つに割り当てられることを特徴とするアービトレーション方法。」
　
　一方、両者は次の点で相違する。
＜相違点１＞
　本願発明では、要求及び要求の直前にバスの制御を得たエージェントに加え、第１エージェントに割り当てられ、かつ時間経過に依存しない重みにもとづいて、第１エージェントにバスの排他的な制御を許可するステップとを具え、また、重みが、第１エージェントが高い優先度を有する状態が保たれているアービトレーション・ラウンドの回数を示し、さらに、エージェントの各々は割り当てられたレベルにおいて重み付けされるのに対し、引用発明では、これらの構成について記載がない点。
＜相違点２＞
　本願発明では、第１エージェントが、要求を表明しているｋ番目に高いレベルのエージェントのうちで最高の優先度を有する場合に、第１エージェントがｋ番目に高いレベルにおけるアービトレーションにおいて権利獲得し、第１エージェントがｋ番目に高いレベルにおけるアービトレーションにおいて権利獲得している場合には、第１エージェントの要求を、より高いレベルがあればこのレベルに渡し、第１エージェントはより高いレベルにおいて、バスアクセスを求めて他のエージェントと競合し、第１エージェントが最高のレベルにおけるアービトレーションにおいて権利獲得した場合には、第１エージェントにバスの制御を許可するのに対し、引用発明では、特定バスエージェントの共通バスへのアクセス要求を受信した最低位アービタによって群バス要求が生成され、最高位アービタは、群バス要求を受信し、ラウンドロビンアービトレーション技法に従って、群バス許可信号を生成し、最低位アービタは、群バス許可信号を受信し、ラウンドロビンアービトレーション技法に従って、特定バスエージェントについての個別のバス許可信号を生成する点。
　
５．当審の判断
　上記相違点について検討する。
＜相違点１についての検討＞
　引用例２には、「バスマスタ（本願発明の「エージェント」に相当。）のバス要求について重みを設定し、バス要求、重み及び前回のバス使用バスマスタに基づいて１つのバスマスタにバス使用を許可し、その重みは、バスマスタからのバス要求出力を所定の出力数に分割することによって設定される」技術が記載されている。引用例２に記載された技術において、重みが時間経過に依存しないことは明らかであり、また、引用例２に記載された技術において、バスマスタからのバス要求出力を所定の出力数に分割することによって設定される重みは、一定回数のうち１つのバスマスタが高い優先度となる回数として設定されていることは明らかであるから、引用発明の「重み」は、本願発明の「第１エージェントが高い優先度を有する状態が保たれているアービトレーション・ラウンドの回数を示」す「重み」に相当する。
　そして、引用発明及び引用例２に記載された技術の属する技術分野は、共通バスのラウンドロビンアービトレーション技術である点で共通する。
　したがって、エージェントの各々は階層的なアービトレーションのレベルの１つに割り当てられる引用発明において、１つのレベルで重みが設定されたラウンドロビンアービトレーションを行う引用例２に記載された技術を適用することにより、要求、第１エージェントに割り当てられ、かつ時間経過に依存しない重み、及び要求の直前にバスの制御を得たエージェントにもとづいて、第１エージェントにバスの排他的な制御を許可するステップを具え、また、重みが、第１エージェントが高い優先度を有する状態が保たれているアービトレーション・ラウンドの回数を示し、さらに、エージェントの各々は割り当てられたレベルにおいて重み付けされるように構成することは、当業者が容易に想到し得ることである。
　
＜相違点２についての検討＞
　最低位アービタ（本願発明の「ｋ（ｋ＝２）番目に高いレベルにおけるアービトレーション」に相当するアービトレーションを行うアービタ。）が接続されたエージェントからバス要求を受けた際に要求を最高位アービタ（本願発明の「最高のレベルにおけるアービトレーション」に相当するアービトレーションを行うアービタ。）に送り、各最低位アービタからの要求を受けた最高位アービタが、アービトレーション技術に従って１つの最低位アービタを選択した後、選択された最低位アービタがアービトレーション技術に従って権利獲得する１つのエージェントを選択する手法と、最低位アービタが接続されたエージェントからバス要求を受けた際にアービトレーション技術に従って１つのエージェントを選択し、そのエージェントの要求を最高位アービタに送り、各最低位アービタからエージェントの要求を受けた最高位アービタが、アービトレーション技術に従って権利獲得する１つのエージェントを選択する手法とでは、実質的に、最低位アービタにおけるエージェントの選択を、最高位アービタにおける選択の前に行うのか、後で行うかの相違でしかなく、上記２つの手法のどちらを選択するかは、当業者が必要に応じて適宜決定し得ることである。
　したがって、引用発明において、第１エージェントが、要求を表明しているｋ番目に高いレベルのエージェントのうちで最高の優先度を有する場合に、第１エージェントがｋ番目に高いレベルにおけるアービトレーションにおいて権利獲得し、第１エージェントがｋ番目に高いレベルにおけるアービトレーションにおいて権利獲得している場合には、第１エージェントの要求を、より高いレベルがあればこのレベルに渡し、第１エージェントはより高いレベルにおいて、バスアクセスを求めて他のエージェントと競合し、第１エージェントが最高のレベルにおけるアービトレーションにおいて権利獲得した場合には、第１エージェントにバスの制御を許可するように構成することは、当業者が適宜なし得ることである。
　
　また、本願発明の構成によって生じる効果も、引用発明及び引用例２に記載された技術から当業者が予測できるものである。
　
　したがって、本願発明は、引用発明及び引用例２に記載された技術に基づいて当業者が容易に発明をすることができたものである。
　
＜請求人の主張について＞
　なお、請求人は、平成１９年１２月２７日付け手続補正書の請求の理由において、本願発明は、
バス要求を行うエージェントをその重要度に応じて複数のレベルのそれぞれに割り当て
各レベルにおいて
前記エージェントの各々は階層的なアービトレーションのレベルの１つに割り当てられ
　
６．むすび
　以上のとおり、本願発明は、引用発明及び引用例２に記載された技術に基づいて、当業者が容易に発明をすることができたものであるから、他の請求項について検討するまでもなく、本願は、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。