【事件の表示】
　特願２００４−　７１３９１「磁気ランダムアクセスメモリ」拒絶査定不服審判事件〔平成１７年　９月２２日出願公開、特開２００５−２６００８３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１６年３月１２日の出願であって，平成１９年３月１日付けの拒絶理由通知に対して，同年５月１日に手続補正書及び意見書が提出されたが，平成２０年８月２２日付けで拒絶査定がされ，これに対し，同年９月２５日に審判請求がされるとともに，同年１０月２７日に手続補正書が提出され，その後当審において，平成２２年１０月１５日付けで審尋がされ，同年１２月１３日に回答書が提出されたものである。
　
　
第２　平成２０年１０月２７日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正は，特許請求の範囲を補正するものであり，本件補正による補正前後の本願の特許請求の範囲の請求項１の記載は，次のとおりである。
　
・　補正前
「【請求項１】
　磁化状態が固定される第１磁性層と，前記第１磁性層よりも小さな形状を有し，前記第１磁性層の中央部から外れた領域に配置され，書き込みデータに応じて磁化状態が変化する第２磁性層と，前記第１磁性層と前記第２磁性層との間に配置される非磁性層と，前記第２磁性層の周囲を取り囲む磁気シールド層とを具備することを特徴とする磁気ランダムアクセスメモリ。」
　
・　補正後
「【請求項１】
　選択スイッチと，前記選択スイッチの上部に配置され，第１方向に延びる第１配線と，前記第１配線の上部に配置され，前記第１方向に交差する第２方向に延びる第２配線と，前記第１及び第２配線の間に配置される導電層と，前記導電層の一端側と前記選択スイッチとを接続するコンタクトプラグと，前記導電層上に配置されるメモリ素子とを具備し，前記メモリ素子は，前記導電層上に配置され，磁化状態が固定される第１磁性層と，前記第１磁性層よりも小さな形状を有し，前記導電層の一端側とは反対の他端側に配置され，書き込みデータに応じて磁化状態が変化する第２磁性層と，前記第１磁性層と前記第２磁性層との間に配置される非磁性層と，前記第２磁性層の周囲を取り囲む磁気シールド層とから構成されることを特徴とする磁気ランダムアクセスメモリ。」
　
２　補正事項の整理
　本件補正による補正事項のうち，本願の特許請求の範囲の請求項１についての補正事項（以下「本件補正による請求項１についての補正事項」という。）は，次のとおりである。（下線は補正箇所を示し，当審で付加したもの。）
　
ア　補正事項１
　補正前の請求項１に，「
選択スイッチと，前記選択スイッチの上部に配置され，第１方向に延びる第１配線と，前記第１配線の上部に配置され，前記第１方向に交差する第２方向に延びる第２配線と，前記第１及び第２配線の間に配置される導電層と，前記導電層の一端側と前記選択スイッチとを接続するコンタクトプラグと，前記導電層上に配置されるメモリ素子とを具備し，前記メモリ素子は，
　
イ　補正事項２
　補正前の請求項１の「磁化状態が固定される第１磁性層」を，補正後の請求項１の「
前記導電層上に配置され，
　
ウ　補正事項３
　補正前の請求項１の「前記第１磁性層よりも小さな形状を有し，前記第１磁性層の中央部から外れた領域に配置され，書き込みデータに応じて磁化状態が変化する第２磁性層」を，補正後の請求項１の「前記第１磁性層よりも小さな形状を有し，
前記導電層の一端側とは反対の他端側
　
エ　補正事項４
　補正前の請求項１の「とを具備する」を，補正後の請求項１の「と
から構成される
　
３　補正目的の適否及び新規事項の追加の有無について
ア　はじめに，補正事項１，２及び４について検討すると，本願の出願当初の明細書等の段落【００２９】〜【００４１】及び図１〜３から，上記補正事項１，２及び４は，いずれも，本願の出願当初の明細書等に記載された事項の範囲内においてされたものであることは明らかであるから，上記補正事項１，２及び４は，いずれも，特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）の規定に適合する。
　また，上記補正事項１，２及び４は，いずれも，補正前の請求項１に記載された発明特定事項を限定的に減縮するものであるから，上記補正事項１，２及び４は，いずれも，特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる，特許請求の範囲の限定的減縮を目的とするものに該当する。
　
イ　次に，補正事項３について検討すると，上記補正事項３により，補正前の請求項１の「前記第１磁性層の中央部から外れた領域に配置され」た「第２磁性層」が，「前記導電層の一端側とは反対の他端側に配置され」た「第２磁性層」に補正され，補正前の請求項１の「前記第１磁性層の中央部から外れた領域に配置され，」という発明特定事項が削除されているから，補正後の請求項１の「前記導電層の一端側とは反対の他端側に配置され」た「第２磁性層」には，「前記導電層の一端側とは反対の他端側に配置され」，「第１磁性層」の任意の領域に配置された「第２磁性層」，例えば，「前記導電層の一端側とは反対の他端側に配置され」，「第１磁性層」の中央部に配置された「第２磁性層」も含まれる。
　そうすると，上記補正事項３は，特許請求の範囲を変更する補正であり，特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる，特許請求の範囲の限定的減縮を目的とするものに該当しない。
　また，上記補正事項３は，特許法第１７条の２第４項第１号，第３号又は第４号に掲げる，請求項の削除，誤記の訂正又は明りょうでない記載の釈明のいずれを目的とするものにも該当しない。
　
ウ　したがって，上記補正事項３を含む，本件補正による請求項１についての補正事項は，特許法第１７条の２第４項各号に掲げる，いずれの事項を目的とするものにも該当しないから，本件補正は，特許法第１７条の２第４項に規定する要件を満たさない。
　
４　むすび
　以上検討したとおり，本件補正は，特許法第１７条の２第４項に規定する要件を満たしていないから，本件補正は，特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３　本願発明の容易想到性について
１　本願発明について
　平成２０年１０月２７日に提出された手続補正書による手続補正は上記のとおり却下されたので，本願の請求項１〜５に係る発明は，平成１９年５月１日に提出された手続補正書に記載されたとおりのものであり，その請求項１の記載は，再掲すると次のとおりである。（以下，本願の請求項１に係る発明を「本願発明」という。）
　 
「【請求項１】
　磁化状態が固定される第１磁性層と，前記第１磁性層よりも小さな形状を有し，前記第１磁性層の中央部から外れた領域に配置され，書き込みデータに応じて磁化状態が変化する第２磁性層と，前記第１磁性層と前記第２磁性層との間に配置される非磁性層と，前記第２磁性層の周囲を取り囲む磁気シールド層とを具備することを特徴とする磁気ランダムアクセスメモリ。」
　
２　引用例の記載と引用発明
（１）引用例１
　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された刊行物である，特開２００３−３３２６５１号公報（以下「引用例１」という。）には，図１，図２，図６〜８及び図１６とともに，次の記載がある。（下線は当審で付加したものである。以下同じ。）
　
ア　発明の属する技術分野と従来の技術
「【０００１】
【発明の属する技術分野】
本発明は，
その磁気抵抗効果素子を用いて情報を記憶するメモリデバイスとして構成された磁気メモリ装置に関する
【０００２】
【従来の技術】近年，
メモリデバイスとして機能する磁気メモリ装置の一つとして，ＭＲＡＭ（Magnetic Random Access Memory）が注目されている
　
イ　発明が解決しようとする課題
「【０００９】磁気抵抗効果素子１の反転磁界は，その材料特有の異方性，応力による変化，層厚や素子寸法に依存した反磁界，固定層や隣接磁性層の影響等によって決定される。したがって，層厚や素子寸法が各磁気抵抗効果素子１で異なっている場合のみならず，例えば
固定層１１から自由層１３に働く磁界の影響が各磁気抵抗効果素子１で異なっている場合にも，反転磁界にばらつきが生じ得ることになる。つまり，固定層１１からの磁界の影響が各磁気抵抗効果素子１で異なっていると，それが自由層１３での反転磁界の違いとして現れることになる
【００１０】そこで，
本発明は，自由層の反転磁界のばらつきに影響を及ぼす固定層からの磁界を，素子形成の際のエッチング深さを適切に設定することにより制御し，そのばらつきの発生を抑制することのできる磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置を提供することを目的とする
　
ウ　発明の実施の形態
（ア）「【００１５】
【発明の実施の形態】以下，図面に基づき本発明に係る磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置について説明する。ここでは，
磁気抵抗効果素子としてＴＭＲ型の磁気抵抗効果素子（以下，単に「ＴＭＲ素子」という）を，また磁気メモリ装置としてＴＭＲ素子を具備したＭＲＡＭを，それぞれ例に挙げて説明する
【００１６】
ここで説明するＭＲＡＭは，従来のもの（図１７，図１８参照）と略同様に，複数のＴＭＲ素子がマトリクス状に配列されたもので，ワード線およびビット線の交差領域に位置する素子のみに選択的に情報の書き込みを行うように構成されたものである
各ＴＭＲ素子からの記録情報の読み出しは，トランジスタ等の素子を用いてＴＭＲ素子の選択を行い，トンネル磁気抵抗効果を通じてそのＴＭＲ素子における磁化方向を電圧信号として取り出すことで行うようになっている
（中略）
【００１８】ここで，ＴＭＲ素子を構成する積層膜（以下，「ＴＭＲ膜」という）について，具体例を挙げてさらに詳しく説明する。図１は，ＴＭＲ膜の一具体例を示す側断面図である。図例のように，
ＴＭＲ膜２０としては，
ＣｏＦｅ（コバルト鉄）膜２３ａ
Ｒｕ（ルテニウム）膜２３ｂ
ＣｏＦｅ膜２３ｃ
Ａｌ−Ｏｘ（酸化アルミニウム）膜２４
ＣｏＦｅＢ（コバルト鉄ホウ素）膜２５
Ｔａ膜２６とが，順に積層されてなる
【００１９】このようなＴＭＲ膜２０のうち，
Ｔａ膜２１は下地層として，ＰｔＭｎ膜２２は反強磁性層として，それぞれ機能するようになっている
非磁性層であるＲｕ膜２３ｂを介して二つのＣｏＦｅ膜２３ａ，２３ｃが積層された積層フェリ構造部２３は，固定層として機能するものである
Ａｌ−Ｏｘ膜２４はバリア層として，ＣｏＦｅＢ膜２５は自由層として，Ｔａ膜２６は保護（キャップ）層として，それぞれ機能するようになっている
　
（イ）「【００２２】次に，以上のような構成のＴＭＲ素子の製造手順について説明する。図２〜８は，ＴＭＲ素子の製造手順の一具体例を示す説明図である。
【００２３】ＴＭＲ素子の製造にあたっては，先ず，図２に示すように，ＴＭＲ膜２０を形成する。具体的には，例えば背圧を超高真空領域にまで排気したマグネトロンスパッタ装置を用いて，半導体基板４上に，Ｔａ膜２１，ＰｔＭｎ膜２２，
ＣｏＦｅ膜２３ａ，Ｒｕ膜２３ｂ，ＣｏＦｅ膜２３ｃ，Ａｌ膜を順に積層する。その後，Ａｌ膜を高圧力下またはプラズマ中に置き，上面から酸化を促進させ，均一なＡｌ−Ｏｘ膜２４を得る。Ａｌ−Ｏｘ膜２４を得た後は，再び例えばマグネトロンスパッタ装置を用いて，ＣｏＦｅＢ膜２５，Ｔａ膜２６を順に成膜する
（中略）
【００２５】その後，所定平面形状のＴＭＲ素子を得るために，バイパス線形状にパターニングした後のＴＭＲ膜２０を当該所定平面形状にパターニングする。具体的には，図６に示すように，ＴＭＲ膜２０上に例えば所定平面形状である楕円状のレジスト膜３２を成膜する。そして，図７に示すように，これをバイパス線として残す分の厚さを残してエッチングする。
このエッチング後にＴＭＲ膜２０からレジスト膜３２を剥離すれば，図８に示すように，外形形状が楕円状であるＴＭＲ素子が得られることになる
　
（ウ）「【００２６】ところで，所定平面形状のＴＭＲ素子を得るためのエッチング処理に際しては，そのときのエッチング深さが，形成後のＴＭＲ素子における反転磁界に大きな影響を及ぼすことになる。（中略）そこで，ＴＭＲ素子毎の反転磁界のばらつきの要因の一つであると考えられる積層フェリ構造部２３からの磁界の影響を抑えるために，そのときのエッチング深さを，以下に述べるように設定する。
（中略）
【００４０】以上のような第一および第二の条件を満足すべく，
所定平面形状のＴＭＲ素子を得るためのエッチング処理に際しては，そのときのエッチング深さが，図１６に示す側断面図のように，ＣｏＦｅＢ膜２５とＡｌ−Ｏｘ膜２４の界面（図中Ａ参照）よりも深く，かつ，Ａｌ−Ｏｘ膜２４と積層フェリ構造部２３との界面（図中Ｂ参照）よりも浅くなるように設定する
　
エ　図８及び図１６について
　上記ウから，図８及び図１６には，磁気メモリ装置であるＭＲＡＭを構成するＴＭＲ素子として，
「積層フェリ構造部２３」と，この「積層フェリ構造部２３」よりも小さな形状を有する「ＣｏＦｅＢ膜２５」と，上記「積層フェリ構造部２３」と上記「ＣｏＦｅＢ膜２５」との間に配置された「Ａｌ−Ｏｘ膜２４」とを具備するＴＭＲ素子
　
（２）引用発明
　上記（１）によれば，引用例１には，次の発明（以下「引用発明」という。）が記載されている。
　
「固定層として機能する，非磁性層であるＲｕ膜２３ｂを介して二つのＣｏＦｅ膜２３ａ，２３ｃが積層された積層フェリ構造部２３と，
　上記積層フェリ構造部２３よりも小さな形状を有し，自由層として機能するＣｏＦｅＢ膜２５と，
　上記積層フェリ構造部２３と上記ＣｏＦｅＢ膜２５との間に配置された，バリア層として機能するＡｌ−Ｏｘ膜２４とを具備するＴＭＲ素子が複数，マトリクス状に配列されたＭＲＡＭ。」
　
（３）引用例２
　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された刊行物である，特開２００３−２４９６３０号公報（以下「引用例２」という。）には，図１，図２２及び図３２とともに，次の記載がある。
　
ア　発明の属する技術分野
「【０００１】
【発明の属する技術分野】本発明は，磁気記憶装置及びその製造方法に係わり，特に
１ビット毎に電流磁界によって書き込みを行い，セルの磁化の状態による抵抗変化によって“１”，“０”の情報を読み出す磁気記憶装置
　
イ　発明が解決しようとする課題
「【０００８】
【発明が解決しようとする課題】しかしながら，上記従来技術においては，磁気メモリとして微細化を進めた場合に，
隣接セル間に漏れる磁界による誤書き込みを防ぐ効果が弱く
【０００９】
本発明は上記課題を解決するためになされたものであり，その目的とするところは，誤書き込みの抑制
　
ウ　第１の実施形態
「【発明の実施の形態】
本発明の実施の形態は，トンネル磁気抵抗（ＴＭＲ：Tunneling Magneto Resistive）効果を用いたＭＴＪ(Magnetic Tunneling Junction)素子を記憶素子として用いた磁気記憶装置（ＭＲＡＭ：Magnetic Random Access Memory）に関するものである
【００１４】本発明の実施の形態を以下に図面を参照して説明する。この説明に際し，全図にわたり，共通する部分には共通する参照符号を付す。
【００１５】［第１の実施形態］第１の実施形態は，磁気シールド層をＭＴＪ素子及び第２の配線を覆うように隣接する第２の配線を跨いで形成した構造であり，また，スイッチング素子は用いない例である。
（中略）
【００１７】図１（ａ），１（ｂ），１（ｃ）に示すように，第１の実施形態に係る磁気記憶装置は，第１の配線１３と第２の配線２０とが互いに異なる方向に延在され，これら第１及び第２の配線１３，２０間の第１及び第２の配線１３，２０の交点に，第１及び第２の配線１３，２０に電気的に接続するＭＴＪ素子１８が配置されている。そして，
ＭＴＪ素子１８の側面，第２の配線２０の上面及び側面を覆うように磁気シールド層２１が形成され，この磁気シールド層２１は隣接する第２の配線２０を跨いで連続して形成されている
（中略）
【００２２】また，
ＭＴＪ素子１８は，磁化の向きが固定された磁化固着層（磁性層）１４と，トンネル接合層（非磁性層）１５と，磁化の向きが反転する磁気記録層（磁性層）１６との３層で構成されている
（中略）
【００４５】
上記第１の実施形態によれば，第２の配線２０の上面及び側面，そして第２の配線２０を用いてデータが書き込まれるＭＴＪ素子１８の側面は，磁気シールド層２１で覆われている
【００４６】また，
磁気シールド層２１で第２の配線２０及びＭＴＪ素子１８を覆うことにより，第１の配線１３の延在方向に配置された隣接するＭＴＪ素子１８への漏れ磁界をより効率的に遮断することができる。従って，誤った書き込みを抑制することができる
　
エ　第４の実施の形態
「【００７８】［第４の実施形態］第４の実施形態は，第１の実施形態の変形例であり，磁気シールド層を第２の配線毎に分断している例である。
【００７９】図２２（ａ）は，本発明の第４の実施形態に係る磁気記憶装置の斜視図を示す。図２２（ｂ）は，図２２（ａ）に示すXXIIＢ−XXIIＢ線に沿った磁気記憶装置の断面図を示す。図２２（ｃ）は，図２２（ａ）に示すXXIIＣ−XXIIＣ線に沿った磁気記憶装置の断面図を示す。以下に，第４の実施形態に係る磁気記憶装置の構造について説明する。尚，第１の実施形態と異なる構造のみ説明する。
【００８０】
図２２（ａ），２２（ｂ），２２（ｃ）に示すように，第４の実施形態は，磁気シールド層２１ａが，第２の配線２０及びＭＴＪ素子１９の側面にのみ形成されており
（中略）
【００８５】
上記第４の実施形態によれば，第１の実施形態と同様の効果を得ることができる
　
オ　第８の実施形態
「【０１１６】［第８の実施形態］第８の実施形態は，第１の実施形態の変形例であり，第２の配線及びＭＴＪ素子の側面を絶縁層で覆い，磁気シールド層を隣接する第２の配線を跨いで形成した例である。
【０１１７】図３２は，本発明の第８の実施形態に係る磁気記憶装置の断面図を示す。以下に，第８の実施形態に係る磁気記憶装置の構造について説明する。尚，第１の実施形態と異なる構造のみ説明する。
【０１１８】
図３２に示すように，第８の実施形態に係る磁気記憶装置は，第２の配線２０及びＭＴＪ素子１９の側面には側壁絶縁層６１が形成され，第２の配線２０上には磁気シールド層５１が形成され，これら側壁絶縁層６１及び磁気シールド層５１を覆うように磁気シールド層２１が形成されている
（中略）
【０１２５】
上記第８の実施形態によれば，第１の実施形態と同様の効果を得ることができる
【０１２６】さらに，
第８の実施形態では，第２の配線２０及びＭＴＪ素子１８の側面を側壁絶縁層６１で覆っている。このため，磁気シールド層２１を隣接する第２の配線２０を跨いで連続して形成した場合であっても，磁気シールド層２１の材料は，絶縁性の材料に限定されることなく，導電性の材料を用いることもできる
　
３　対比
ア　引用発明の「固定層として機能する」こと及び「非磁性層であるＲｕ膜２３ｂを介して二つのＣｏＦｅ膜２３ａ，２３ｃが積層された積層フェリ構造部２３」は，それぞれ，本願発明の「磁化状態が固定される」こと及び「第１磁性層」に相当する。
　そうすると，引用発明の「固定層として機能する，非磁性層であるＲｕ膜２３ｂを介して二つのＣｏＦｅ膜２３ａ，２３ｃが積層された積層フェリ構造部２３」は，本願発明の「磁化状態が固定される第１磁性層」に相当する。
　
イ　引用発明の「自由層として機能する」こと及び「ＣｏＦｅＢ膜２５」は，それぞれ，本願発明の「書き込みデータに応じて磁化状態が変化する」こと及び「第２磁性層」に相当する。
　そうすると，本願発明の「前記第１磁性層よりも小さな形状を有し，前記第１磁性層の中央部から外れた領域に配置され，書き込みデータに応じて磁化状態が変化する第２磁性層」と，引用発明の「上記積層フェリ構造部２３よりも小さな形状を有し，自由層として機能するＣｏＦｅＢ膜２５」とは，「前記第１磁性層よりも小さな形状を有し，」「書き込みデータに応じて磁化状態が変化する第２磁性層」である点で共通する。
　
ウ　引用発明の「バリア層として機能するＡｌ−Ｏｘ膜２４」は，本願発明の「非磁性層」に相当する。
　そうすると，引用発明の「上記積層フェリ構造部２３と上記ＣｏＦｅＢ膜２５との間に配置された，バリア層として機能するＡｌ−Ｏｘ膜２４」は，本願発明の「前記第１磁性層と前記第２磁性層との間に配置される非磁性層」に相当する。
　
エ　引用発明の「ＴＭＲ素子が複数，マトリクス状に配列されたＭＲＡＭ」は，本願発明の「磁気ランダムアクセスメモリ」に相当する。
　
オ　以上によれば，本願補正発明と引用発明との一致点と相違点は，次のとおりである。
　
（ア）一致点
「磁化状態が固定される第１磁性層と，前記第１磁性層よりも小さな形状を有し，書き込みデータに応じて磁化状態が変化する第２磁性層と，前記第１磁性層と前記第２磁性層との間に配置される非磁性層とを具備する磁気ランダムアクセスメモリ。」
　
（イ）相違点
・　相違点１
　本願発明では，「第２磁性層」が「前記第１磁性層の中央部から外れた領域に配置され」ているのに対し，引用発明では，「ＣｏＦｅＢ膜２５」が「積層フェリ構造部２３」のどの領域に配置されているかについて，特定されていない点。
　
・　相違点２
　本願発明は，「前記第２磁性層の周囲を取り囲む磁気シールド層」を具備するのに対し，引用発明は，このような構成を具備していない点。
　
４　相違点についての検討
（１）相違点１について
ア　引用発明において，マトリクス状に配列されてＭＲＡＭを構成する所定平面形状のＴＭＲ素子を，「ＣｏＦｅＢ膜２５」（本願発明の「第２磁性層」に相当。）と「Ａｌ−Ｏｘ膜２４」（本願発明の「非磁性層」に相当。）の界面よりも深く，かつ，上記「Ａｌ−Ｏｘ膜２４」と「積層フェリ構造部２３」（本願発明の「第１磁性層」に相当。）との界面よりも浅くなるようにエッチング深さを設定したエッチング処理により得る際に，上記「ＣｏＦｅＢ膜２５」を上記「積層フェリ構造部２３」のどの領域上に形成しても，上記エッチング処理により得られたＴＭＲ素子が，ＭＲＡＭのメモリセルとして動作機能することは明らかであるから，上記「ＣｏＦｅＢ膜２５」を上記「積層フェリ構造部２３」のどの領域上に形成するかは，必要に応じて，当業者が適宜選択し得ることであり，上記「ＣｏＦｅＢ膜２５」を上記「積層フェリ構造部２３」の中央部から外れた領域上に形成することは，当業者が適宜なし得たものである。
　
イ（ア）審判請求人は，本願発明において，「第２磁性層」が「前記第１磁性層の中央部から外れた領域に配置され」ていることにより解決される課題について，平成１９年５月１日に提出された意見書で，次のとおり主張している。
・「本願発明は，本願の００２１〜００２３段落に示しますように，バリア止め手法におけるフリー層とピン層との合わせずれに起因する磁気特性変動の防止を課題とします。この課題は，フリー層がピン層の中央部から外れた位置に配置される場合に生じます。
　即ち，フリー層がピンド層の中央部に配置されれば，合わせずれによる漏れ磁場の影響が少ないですが，デバイスアーキテクチャの制約などから，フリー層をピン層の中央部から外れた位置に形成しなければならないことがあります。
　本願発明は，このような場合において，リソグラフィ時のフリー層とピン層の合わせずれに起因する漏れ磁場の影響をなくすために，フリー層の周囲を磁気シールド層で取り囲む点に特徴を有します（例えば，本願の００３９段落を参照）。」
・「しかし，引用文献２（審決注：本審決における「引用例１」と同一文献。）は，フリー層がピン層の中央部に配置される構造のＭＴＪ素子のみを開示します（例えば，引用文献１（審決注：「引用文献２」の誤記と認める。）の図７．図８，図１２，図１６を参照）。
　この場合，リソグラフィ時のフリー層とピン層の合わせずれに起因する漏れ磁場によって磁気特性が大きく変化する，という課題が発生しません。」
　
（イ）そこで，審判請求人の上記の主張について検討すると，審判請求人が上記の主張で引用する，本願の明細書の段落【００２１】〜【００２３】及び【００３９】には，それぞれ，次の記載がある。
・「【００２１】
  しかし，バリア止め手法では，フリー層２３のパターニングとピン層２１のパターニングとが，異なるマスクを用いて，異なる時期に行われることになるため，必然的に，両者の間に合せずれが発生する。この合せずれ量は，チップごと又はウェハごとにまちまちである。
【００２２】
  一方，バリア止め手法によるＭＴＪ素子ＭＴＪでは，ピン層２１がフリー層２３よりも大きくなり，ピン層２１から発生する漏れ磁場がフリー層２３に与える影響が無視できなくなる。ところが，この漏れ磁場がフリー層２３に与える影響は，フリー層２３とピン層２１との位置関係により変わってくるため，上述のように，フリー層２３とピン層２１との間に合せずれが生じると，その合せずれ量に応じて，ＭＴＪ素子ＭＴＪの磁気特性も変わってくる。
【００２３】
  つまり，リソグラフィ時の合せずれに起因して，ＭＴＪ素子ＭＴＪの磁気特性にばらつきが発生し，安定した特性のＭＴＪ素子ＭＴＪを得ることが難しくなる。
【非特許文献１】M.Durlam et al. “A low power 1Mbit MRAM based on 1T1MTJ bit cell integrated with Copper Interconnects”, IEEE, 2002 Symposium on VLSI Circuits Digest of Technical Papers」
・「【００３９】
  さらに，本発明の例では，ピン層２１から発生する漏れ磁場がフリー層２３に与える影響をなくすために，フリー層２３の周囲，具体的には，フリー層２３の側面を取り囲むように，漏れ磁場をシールドする機能を有する磁性層３１を配置する。磁性層３１は，例えば，トンネル絶縁層２２上に配置される。」
　
　上記のとおり，本願の明細書の段落【００２１】〜【００２３】には，従来技術では，バリア止め手法におけるフリー層とピン層との合わせずれに起因する磁気特性変動が生じていたことが，また，本願の明細書の段落【００３９】には，リソグラフィ時のフリー層とピン層の合わせずれに起因する漏れ磁場の影響をなくすために，フリー層の周囲を磁気シールド層で取り囲むことが，それぞれ記載されているだけで，審判請求人が上記意見書で主張する，上記磁気特性変動は「フリー層がピン層の中央部から外れた位置に配置される場合に生じ」，「フリー層がピンド層の中央部に配置されれば，合わせずれによる漏れ磁場の影響が少な」く，「リソグラフィ時のフリー層とピン層の合わせずれに起因する漏れ磁場によって磁気特性が大きく変化する，という課題が発生し」ないことは記載されていない。
　そして，本願の明細書のほかの段落をみても，審判請求人が主張する上記の事項は，記載も示唆もされていない。
　そうすると，審判請求人の上記主張は，明細書の記載に基づかないものであり，採用できない。
　
ウ　したがって，引用発明において，相違点１に係る構成とすることは，当業者が適宜なし得たものである。
　
（２）相違点２について
　上記２（３）によれば，引用例２には，磁化の向きが固定された磁化固着層（磁性層）と，トンネル接合層（非磁性層）と，磁化の向きが反転する磁気記録層（磁性層）との３層で構成され，トンネル磁気抵抗（ＴＭＲ）効果を用いたＭＴＪ素子を記憶素子として用いた磁気記憶装置（ＭＲＡＭ）において，隣接するＭＴＪ素子への漏れ磁界をより効率的に遮断して，誤った書き込みを抑制するために，上記ＭＴＪ素子の側面に磁気シールド層を形成することが記載されている。
　そして，引用発明は，「積層フェリ構造部２３」（本願発明の「第１磁性層」に相当。）と，「ＣｏＦｅＢ膜２５」（本願発明の「第２磁性層」に相当。）と，上記「積層フェリ構造部２３」と上記「ＣｏＦｅＢ膜２５」との間に配置された，バリア層として機能する「Ａｌ−Ｏｘ膜２４」（本願発明の「非磁性層」に相当。）とを具備するＴＭＲ素子が複数，マトリクス状に配列されたＭＲＡＭであり，引用発明において，上記ＴＭＲ素子への書き込み時に，隣接する上記ＴＭＲ素子への漏れ磁界をより効率的に遮断して，誤った書き込みを抑制する必要があることは，引用発明の構成及び引用発明における上記ＴＭＲ素子への書き込み方法から，当業者が直ちに察知し得ることである。
　そうすると，引用発明において，上記の課題を解決するために，上記ＴＭＲ素子の側面に磁気シールド層を形成することは，当業者が容易に想到し得たものであり，その結果，上記磁気シールド層が，上記ＴＭＲ素子の上記「ＣｏＦｅＢ膜２５」の周囲を取り囲むように形成されることは明らかである。
　したがって，相違点２に係る構成とすることは，当業者が容易に想到し得たものである。
　
５　まとめ
　以上のとおり，本願の請求項１に係る発明（本願発明）は，引用例１に記載された発明（引用発明）及び引用例２に記載された技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない。
　
　
第４　結言
　
　以上検討したとおり，本願の請求項１に係る発明は，特許法第２９条第２項の規定により特許を受けることができないから，その余の請求項について検討するまでもなく，本願は拒絶されるべきものである。
　
　よって，結論のとおり審決する。