【事件の表示】
　特願２００４−３７６９４５「半導体装置の製造方法」拒絶査定不服審判事件〔平成１７年　７月２１日出願公開、特開２００５−１９７７１１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１６年１２月２７日（パリ条約による優先権主張２００３年１２月３０日、大韓民国）の出願であって、平成１８年１１月２１日付けで手続補正がなされ、平成２０年３月１３日付けで拒絶査定がなされ、それに対して、同年６月２３日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願の請求項１ないし５に係る発明は、平成１８年１１月２１日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし５に記載された事項により特定されるとおりのものであって、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その特許請求の範囲の請求項１に記載された事項により特定される以下のとおりのものである。
　
「【請求項１】
　半導体装置の製造方法であって、
　基板上の絶縁層内にトレンチパターンを形成するステップと、
　上記トレンチパターンを充填するプレーナ化されたＣｕラインを形成するステップと、
　上記プレーナ化されたＣｕライン上に酸化ハフニウム層を形成するステップと、
　上記酸化ハフニウム層及び上記プレーナ化されたＣｕラインを熱処理するステップと、
　上記基板を熱処理するステップと、
を含むことを特徴とする方法。」
　
３．引用刊行物に記載された発明
（３−１）原査定の拒絶の理由に引用された、本願の優先日前である平成１３年１０月５日に頒布された刊行物である特開２００１−２７４３８０号公報（以下「引用刊行物」という。）には、第１〜３図とともに、以下の事項が記載されている。（なお、下線は、当審において、特に強調する点に付与したものである。以下同様。）
　
「【００２５】
【発明の実施の形態】
以下、図面を参照して本発明の半導体装置の製造方法を詳細に説明する。
「【００２６】（実施例Ｉ）図１を参照して、本発明の第１の実施例を説明する。図１においては、実際のトランジスターの製造方法から、素子分離絶縁膜やソース・ドレイン、ウエル、チャネル、およびゲート側壁スペーサーの部分を省略している。
【００２７】まず、図１（ａ）に示す構造を作製する。こうした構造は、次のような手順で得ることができる。
半導体基板１１上に、素子分離絶縁膜やソース・ドレイン、ウェル、チャネル、ダミーゲート、ゲート側壁スペーサーなどを形成した後、７０〜２００ｎｍの膜厚で絶縁膜１２を形成して、その表面を平坦化する。
ゲート電極を埋め込むための溝を絶縁膜１２にダミーゲート除去法等により７０〜２００ｎｍ程度の深さで形成する。
【００２８】
溝の底部には、ゲート絶縁膜１３を、Ｓｉ酸化膜、Ｓｉ窒化膜またはＳｉ酸窒化膜（ＳｉＯＮ）により形成する。
さらに、バリアメタル膜１４および第１の金属を含むゲート電極１５を、溝内の全面に順次堆積する。
ゲート電極１５は、低抵抗のＷ、Ｍｏ、Ｒｕ、ＡｇおよびＣｕからなる群から選択して用いることができ、その膜厚は約２０〜１００ｎｍ程度とすることができる。
【００２９】最後に、
化学機械的研磨法（ＣＭＰ）や機械的研磨法（ＭＰ）によって、溝部分以外の不要な金属膜を除去することによって、図１（ａ）に示す構造が得られる。
「【００３５】（実施例２）図２を参照して、第２の実施例を説明する。なお、図２においては、実際のトランジスタの製造方法から、素子分離絶縁膜やソース・ドレイン、ウエル、チャネル、およびゲート側壁スペーサーの部分を省略している。
【００３６】まず、図２（ａ）に示す構造を作製する。こうした構造は、すでに図１（ａ）に関してすでに説明したような方法で得ることができる。
【００３７】続いて、図２（ｂ）に示すように、
ゲート電極１５および絶縁膜１２の全面に、第２の金属を含む金属膜２０を形成する。この第２の金属は、ゲート電極１５を構成する第１の金属よりも酸化物を形成しやすいという性質を有し、具体的には、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｎｂ，Ｔａ、Ｙ、Ｃｅ、ＢａおよびＳｒからなる群から選択された少なくとも１種を用いることができる。
【００３８】次いで、図２（ｃ）に示すように、
第１の金属と第２の金属との合金膜２１を、ゲート電極１５と金属膜２０との界面に形成する。
【００３９】さらに、
ウェットエッチング等により金属膜２０を除去して合金膜２１を露出させた後、合金膜２１に含有される第２の金属を選択的に酸化して、図２（ｄ）に示すような金属酸化物層２３を形成する。第２の金属の選択酸化は、所定の分圧比のＨ
2
Ｏ／Ｈ
2
もしくはＣＯ
2
／ＣＯガス系を用いて、実施例１の場合と同様の条件で行うことができる。
【００４０】上述したような理由から、金属酸化物層２３の膜厚は、１ｎｍ〜５０ｎｍとすることが好ましく、５〜３０ｎｍとすることがより好ましい。また、図２（ｄ）に示すように、バリアメタル膜１４の上部にも、同様の厚さの金属酸化物膜２１が形成される。
【００４１】こうして得られた構造の上にＳｉ酸化膜を層間絶縁膜（図示せず）として形成し、コンタクトホール（図示せず）を設けて、ＳｉＯ2をエッチングした際のストッパー性能を評価した。その結果、金属酸化物層１９として２０ｎｍ程度の膜厚のＡｌ2Ｏ3を形成した場合には、ＳｉＯ2に対するエッチング選択比は５０以上とれることが確認された。また、ＴｉＯ2、ＺｒＯ2、ＨｆＯ2、Ｎｂ2Ｏ5、Ｔａ2Ｏ5、Ｙ2Ｏ3、ＣｅＯを２０ｎｍ程度の膜厚で形成した場合には、ＳｉＯ2に対する選択比は３０以上とれることが確認された。」
　
（３−２）引用刊行物の「【００２８】・・・ゲート電極１５は、低抵抗のＷ、Ｍｏ、Ｒｕ、ＡｇおよびＣｕからなる群から選択して用いることができ」るという記載から、「第１の金属を含むゲート電極」の「第１の金属」は、「ゲート電極１５」に「用い」られる「低抵抗のＷ、Ｍｏ、Ｒｕ、ＡｇおよびＣｕからなる群から選択」される金属であることは明らかである。
　そして、「第１の金属」として「Ｃｕ」、「第２の金属」として「Ｈｆ」を選択した場合、「第２の金属を選択的に酸化して」「形成」された「金属酸化物層２３」は、「ＨｆＯ２」、すなわち、「酸化ハフニウム」であることは明らかである。
　
（３−３）上記記載からみて、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「半導体基板１１上に、絶縁膜１２を形成して、その表面を平坦化し、
ゲート電極１５を埋め込むための溝を絶縁膜１２に形成し、
溝の底部にゲート絶縁膜１３を形成し、
バリアメタル膜１４およびＣｕからなるゲート電極１５を、溝内の全面に順次堆積し、
化学機械的研磨法（ＣＭＰ）や機械的研磨法（ＭＰ）によって、溝部分以外の不要な金属膜を除去し、
ゲート電極１５および絶縁膜１２の全面に、Ｈｆからなる金属膜２０を形成し、
ＣｕとＨｆとの合金膜２１を、ゲート電極１５と金属膜２０との界面に形成し、
ウェットエッチング等により金属膜２０を除去して合金膜２１を露出させた後、合金膜２１に含有されるＨｆを選択的に酸化して、酸化ハフニウムからなる金属酸化物層２３を形成する、
半導体装置の製造方法。」
　
４．対比
（４−１）刊行物発明の「半導体基板１１」及び「絶縁膜１２」は、各々本願発明の「基板」及び「絶縁層」に相当する。
　
（４−２）刊行物発明の「ゲート電極を埋め込むための溝」と本願発明の（Ｃｕライン用の）「トレンチパターン」は、いわゆる「開口部」という点で共通する。
　
（４−３）刊行物発明の「Ｃｕからなるゲート電極１５」と本願発明の「Ｃｕライン」は、「Ｃｕ層」という点で共通する。
　
（４−４）刊行物発明の「ゲート電極１５」は、「溝内」に充填されていることは明らかである。また、刊行物発明では、「バリアメタル膜１４およびＣｕからなるゲート電極１５を、溝内の全面に順次堆積し、化学機械的研磨法（ＣＭＰ）や機械的研磨法（ＭＰ）によって、溝部分以外の不要な金属膜を除去し」ていることから、「ゲート電極１５」は「プレーナ化され」ていることも明らかである。
　
（４−５）刊行物発明の「酸化ハフニウムからなる金属酸化物層２３」は、本願発明の「酸化ハフニウム層」に相当する。そして、刊行物発明の「酸化ハフニウムからなる金属酸化物層２３」は、「ゲート電極１５」上に形成されていることは明らかである。
　
（４−６）そうすると、本願発明と刊行物発明とは、
「半導体装置の製造方法であって、
　基板上の絶縁層内に開口部を形成するステップと、
　上記開口部を充填するプレーナ化されたＣｕ層を形成するステップと、
　上記プレーナ化されたＣｕ層上に酸化ハフニウム層を形成するステップと、
を含むことを特徴とする方法。」
である点で一致し、次の３点で相違する。
　
（相違点１）本願発明では、「基板上の絶縁層内にトレンチパターンを形成」しているのに対して、刊行物発明では、「半導体基板１１上に」「形成」された「絶縁膜１２に」「ゲート電極１５を埋め込むための溝を」「形成し」ている点。
　
（相違点２）本願発明では、「Ｃｕラインを形成」しているのに対して、刊行物発明では、「Ｃｕからなるゲート電極１５」を形成している点。
　
（相違点３）本願発明では、「上記酸化ハフニウム層及び上記プレーナ化されたＣｕラインを熱処理するステップと、」「上記基板を熱処理するステップと」を含むのに対して、刊行物発明では、そのような熱処理については特定されていない点。
　
５．判断
（５−１）相違点１及び２について
　本願明細書の「【背景技術】
　【０００２】
　一般的に
半導体装置内の金属配線のために使用されてはいるが、ポピュラーなアルミニウム（Ａｌ）金属ラインとは異なってＲＩＥ（反応性イオンエッチング）によって形成することができないＣｕラインは、
　一方、基板上の絶縁膜に形成された開口部に導電材料を充填して研磨することにより埋め込み電極・配線を形成する、いわゆるダマシンプロセスを用いて、ゲート電極及びゲート配線を同一工程で一体的に形成することは、以下の周知例１、２に記載されるように従来周知である。
　
（ア）周知例１：特開２０００−３１２９１号公報には、図1及び２とともに、以下の事項が記載されている。
「【００５２】
【発明の実施の形態】 以下、図面を参照ながら、本発明による半導体装置およびその製造方法の実施形態を説明する。 
（実施形態１）図１（ａ）および（ｂ）、図２（ａ）から（ｅ）ならびに図３（ａ）から（ｄ）を参照しながら、本発明の第１の実施形態を説明する。
【００５３】まず、図１（ａ）および（ｂ）を参照する。
【００５４】本実施形態の半導体装置は、半導体領域であるシリコン基板１と、基板１の表面に形成されたソース／ドレイン領域９と、ソース領域とドレイン領域とのに位置するチャネル領域と、シリコン基板１を覆う層間絶縁膜１７とを備えている。
層間絶縁膜１７中にはチャネル領域に達する複数の溝が形成され、その溝内にはゲート電極７０が埋められている。
「【００５８】なお、図１（ｂ）では、コンタクトホール２１の形状を矩形に記載されているが、現実には円形であってもよい。また、
本実施形態のゲート電極７０はゲート配線をも兼ねている。
「【００６８】　次に、図２（ｅ）に示すように、例えばＫＯＨ等のアルカリ溶液を用いたウェットエッチング法によってゲート状構造７をエッチングし、それによって
層間絶縁膜１７中に溝１２を形成する。
【００６９】次に、図３（ａ）に示すように、
ＣＶＤ法によってゲート絶縁膜（厚さ：約４ｎｍ）３’を形成した後、スパッタ法によってＴｉＮ 等の高融点金属化合物からなるバリアメタル（厚さ：約１０ｎｍ）４’を基板１の全面を覆うように堆積する。
ＣＶＤ法により、タングステン等の金属膜（厚さ：約１２０ｎｍ）５’をバリアメタル４’上に成長させる。バリアメタル４’および金属膜５’から最終的にゲート電極７０が形成される。
金属膜５の材料としてタングステンを選択しているが、タングステン以外にアルミニウム、銅、モリブデン、コバルトシリサイドまたはチタンシリサイド等を選択してもよい。
「【００７１】次に、
ＣＭＰ法によって、基板１の全面を研磨し、基板１上に形成された構造の上面を平坦化する。
バリアメタル４’及び金属膜５’のうち溝１２内に残存する部分（「バリアメタル４」および「金属膜５」）によってゲート電極７０を形成することになる。
　
（イ）周知例２：特開平９−５５４９９号公報には、図４〜６、８〜１２、１４、４３〜５１とともに、以下の事項が記載されている。
「【００５６】また、
ゲート電極１０・・・は、・・・金属膜（Ｗ，Ｍｏ，Ｔａ，Ｎｉ，Ｔｉ，Ｃｏ，Ａｌ，Ｃｕなど）であってもよく、これらの任意の組合せの積層膜であってもよい。
「【００８３】（実施の形態８）この実施の形態８では、ゲート電極配線を容易に形成し得る構造および製造プロセスについて説明する。・・・
【００８４】まず、図４３は、図４に示した実施の形態１の工程後の断面図である。この後、
図４４に示すように、ゲート電極と接続する配線のパターンを決定するためのフォトレジスト３０を形成する。この後、フォトレジスト３０をマスクとして第２の絶縁膜３をエッチングすることにより図４５に示されるような配線用溝３１を形成する。
【００８５】この後、
図５および図６に示した実施の形態１と同様のプロセスを用いて、図４６に示されるようなゲート電極用開口８を形成する。
図８に示した実施の形態１の工程と同様の工程を用いて、ゲー-ト絶縁膜９と配線兼ゲート電極３２とを形成する。配線兼ゲート電極３２は、たとえば多結晶シリコン層からなる導電性膜を形成した後その導電性膜を研磨またはエッチバックすることによりゲート電極用開口部８と配線用溝３１とにのみ埋込むように形成する。
【００８６】・・・上記のように、この実施の形態８では、配線とゲート電極とを同時に形成することができる。
【００８７】・・・また、
配線兼ゲート電極３２は、既に述べたゲート電極１０の場合と同様に、金属シリサイド層によって形成してもよいし、金属膜、または金属窒化膜であってもよい。
　
　したがって、刊行物発明における「絶縁膜１２」に「埋め込」まれた「ゲート電極１５」を「形成」するための一連の工程において、上記周知の技術を適用し、「ゲート電極１５」と当該「ゲート電極１５」に接続されるゲート配線を、同一工程で一体的に形成すること、すなわち、「半導体基板１１上に」「形成」された「絶縁膜１２に」「ゲート電極」「を埋め込むための溝」及び当該「ゲート電極１５」に接続されるゲート配線「を埋め込むための」「トレンチパターン」を形成し、当該「溝」及び「トレンチパターン」に「Ｃｕ」を埋め込む工程を採用することにより、本願発明のように、「基板上の絶縁層内にトレンチパターンを形成するステップと、上記トレンチパターンを充填するプレーナ化されたＣｕラインを形成するステップと、」を有する構成とすることは、当業者が容易になし得たものである。
　よって、相違点１及び２は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（５−２）相違点３について
　一般に、半導体製造工程において、最終的な半導体装置を完成するまでに、複数回の熱処理を行うことは当業者にとって周知の事柄である。そして、通常、熱処理は、半導体装置全体に対して行われるものであり、その際、熱処理の対象となる箇所だけではなく、それ以外の箇所に対しても同時に熱が加わることは、自明の事項である。
　一方、本願発明における「上記酸化ハフニウム層及び上記プレーナ化されたＣｕラインを熱処理するステップ」も、「上記基板を熱処理するステップ」も、具体的な温度条件などが特定されておらず、半導体製造工程における一般的な熱処理であると認められる。
　してみれば、刊行物発明において、「酸化ハフニウムからなる金属酸化物層２３を形成する」工程のあとに、前述の複数回の熱処理を行うことにより、本願発明のように、「上記酸化ハフニウム層及び上記プレーナ化されたＣｕラインを熱処理するステップと、上記基板を熱処理するステップと」を含む構成とすることは、当業者が必要に応じて適宜なし得る程度のことと認められる。
　よって、相違点３は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（５−３）まとめ
　以上検討したとおり、本願発明と刊行物発明との相違点は、当業者が、引用刊行物に記載された発明及び周知技術を勘案することにより容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。