(57)【特許請求の範囲】
【請求項１】
第１および第２の入力端子間に与えられた第１の直流電圧を降圧して第１および第２の出力端子間に第２の直流電圧を出力する降圧チョッパ回路であって、
第１および第２の電極間に接続された第１の寄生コンデンサを含み、第１の電極が前記第１の入力端子に接続され、前記第２の直流電圧が目標電圧になるようにオン／オフ制御されるスイッチング素子と、
アノードおよびカソード間に接続された第２の寄生コンデンサを含み、アノードが前記スイッチング素子の第２の電極に接続され、アノードからカソードに向かう方向にのみ電流を流す第１の整流素子と、
一方端子が前記第１の整流素子のカソードに接続され、他方端子が前記第１の出力端子に接続されたリアクトルと、
アノードおよびカソード間に接続された第３の寄生コンデンサを含み、アノードが前記第２の入力端子および前記第２の出力端子に接続され、前記スイッチング素子がオフされたときに前記リアクトルの他方端子から出力される電流を前記リアクトルの一方端子に戻す還流ダイオードとを備え、
前記還流ダイオードのカソードは、前記第１の整流素子のアノードに接続されている、降圧チョッパ回路。
【請求項２】
前記第２の寄生コンデンサの容量値は、前記第１の寄生コンデンサの容量値と前記第３の寄生コンデンサの容量値とのうちの少なくともいずれか一方よりも小さい、請求項１に記載の降圧チョッパ回路。
【請求項３】
第１および第２の入力端子間に与えられた第１の直流電圧を降圧して第１および第２の出力端子間に第２の直流電圧を出力する降圧チョッパ回路であって、
第１および第２の電極間に接続された第１の寄生コンデンサを含み、第１の電極が前記第１の入力端子に接続され、前記第２の直流電圧が目標電圧になるようにオン／オフ制御されるスイッチング素子と、
アノードおよびカソード間に接続された第２の寄生コンデンサを含み、アノードが前記スイッチング素子の第２の電極に接続され、アノードからカソードに向かう方向にのみ電流を流す第１の整流素子と、
一方端子が前記第１の整流素子のカソードに接続され、他方端子が前記第１の出力端子に接続されたリアクトルと、
アノードおよびカソード間に接続された第３の寄生コンデンサを含み、アノードが前記第２の入力端子および前記第２の出力端子に接続され、前記スイッチング素子がオフされたときに前記リアクトルの他方端子から出力される電流を前記リアクトルの一方端子に戻す還流ダイオードとを備え、
前記還流ダイオードのカソードは、前記第１の整流素子のカソードに接続されており、
前記第２の寄生コンデンサの容量値は、前記第１の寄生コンデンサの容量値よりも小さい、降圧チョッパ回路。
【請求項４】
第１および第２の入力端子間に与えられた第１の直流電圧を降圧して第１および第２の出力端子間に第２の直流電圧を出力する降圧チョッパ回路であって、
第１および第２の電極間に接続された第１の寄生コンデンサを含み、第１の電極が前記第１の入力端子に接続され、前記第２の直流電圧が目標電圧になるようにオン／オフ制御されるスイッチング素子と、
アノードおよびカソード間に接続された第２の寄生コンデンサを含み、アノードが前記スイッチング素子の第２の電極に接続され、アノードからカソードに向かう方向にのみ電流を流す第１の整流素子と、
一方端子が前記第１の整流素子のカソードに接続され、他方端子が前記第１の出力端子に接続されたリアクトルと、
アノードおよびカソード間に接続された第３の寄生コンデンサを含み、アノードが前記第２の入力端子および前記第２の出力端子に接続され、前記スイッチング素子がオフされたときに前記リアクトルの他方端子から出力される電流を前記リアクトルの一方端子に戻す還流ダイオードと、
アノードおよびカソード間に接続された第４の寄生コンデンサを含み、アノードが前記スイッチング素子の第２の電極に接続され、カソードが前記第１の整流素子のアノードに接続された第２の整流素子とを備え、
前記還流ダイオードのカソードは、前記第１の整流素子のアノードに接続されている、降圧チョッパ回路。
【請求項５】
前記第２および第４の寄生コンデンサの各々の容量値は、前記第１の寄生コンデンサの容量値よりも小さく、前記第３の寄生コンデンサの容量値よりも小さい、請求項４に記載の降圧チョッパ回路。
【請求項６】
前記スイッチング素子は複数設けられ、
複数の前記スイッチング素子は互いに並列接続されている、請求項１に記載の降圧チョッパ回路。
【請求項７】
前記還流ダイオードは複数設けられ、
複数の前記還流ダイオードは互いに並列接続されている、請求項１に記載の降圧チョッパ回路。
【請求項８】
前記第１の整流素子は複数設けられ、
複数の前記第１の整流素子は、前記スイッチング素子の第２の電極と前記リアクトルの
他方端子との間に順方向に直列接続されている、請求項１に記載の降圧チョッパ回路。
【請求項９】
第１および第２の入力端子間に与えられた第１の直流電圧を降圧して第１および第２の出力端子間に第２の直流電圧を出力する降圧チョッパ回路であって、
第１および第２の電極間に接続された第１の寄生コンデンサを含み、第１の電極が前記第１の入力端子に接続され、前記第２の直流電圧が目標電圧になるようにオン／オフ制御されるスイッチング素子と、
アノードおよびカソード間に接続された第２の寄生コンデンサを含み、アノードが前記スイッチング素子の第２の電極に接続され、アノードからカソードに向かう方向にのみ電流を流す第１の整流素子と、
一方端子が前記第１の整流素子のカソードに接続され、他方端子が前記第１の出力端子に接続されたリアクトルと、
アノードおよびカソード間に接続された第３の寄生コンデンサを含み、アノードが前記第２の入力端子および前記第２の出力端子に接続され、前記スイッチング素子がオフされたときに前記リアクトルの他方端子から出力される電流を前記リアクトルの一方端子に戻す還流ダイオードと、
前記還流ダイオードに並列接続されたコンデンサとを備える、降圧チョッパ回路。
【請求項１０】
第１および第２の入力端子間に与えられた第１の直流電圧を降圧して第１および第２の出力端子間に第２の直流電圧を出力する降圧チョッパ回路であって、
第１および第２の電極間に接続された第１の寄生コンデンサを含み、第１の電極が前記第１の入力端子に接続され、前記第２の直流電圧が目標電圧になるようにオン／オフ制御されるスイッチング素子と、
アノードおよびカソード間に接続された第２の寄生コンデンサを含み、アノードが前記スイッチング素子の第２の電極に接続され、アノードからカソードに向かう方向にのみ電流を流す第１の整流素子と、
一方端子が前記第１の整流素子のカソードに接続され、他方端子が前記第１の出力端子に接続されたリアクトルと、
アノードおよびカソード間に接続された第３の寄生コンデンサを含み、アノードが前記第２の入力端子および前記第２の出力端子に接続され、前記スイッチング素子がオフされたときに前記リアクトルの他方端子から出力される電流を前記リアクトルの一方端子に戻す還流ダイオードと、
前記スイッチング素子に並列接続されたコンデンサとを備える、降圧チョッパ回路。
【請求項１１】
前記第１の整流素子のパッケージと前記還流ダイオードのパッケージとは異なる、請求項１に記載の降圧チョッパ回路。
【請求項１２】
前記第１の整流素子は整流ダイオードを含み、
前記整流ダイオードおよび前記還流ダイオードは１パッケージケース型ダイオードに搭載されている、請求項１に記載の降圧チョッパ回路。
【請求項１３】
さらに、前記第１および第２の入力端子間に接続された入力コンデンサと、前記第１および第２の出力端子間に接続された出力コンデンサとのうちの少なくともいずれか一方を備える、請求項１から１２のいずれか１項に記載の降圧チョッパ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は降圧チョッパ回路に関し、特に、直流電圧を降圧して所望の直流電圧を生成する降圧チョッパ回路に関する。
【背景技術】
【０００２】
従来より、スイッチング素子、リアクトル、および還流ダイオードを備え、直流電圧を降圧して所望の直流電圧を生成する降圧チョッパ回路が知られている。このような降圧チョッパ回路では、動作条件によっては、スイッチング素子の寄生コンデンサとリアクトルによって共振現象が発生し、リアクトルに発生した共振電圧によってスイッチング素子が誤動作する場合がある。この対策として、抵抗素子とダイオードの直列接続体をスイッチング素子またはリアクトルに並列接続し、リアクトルに発生した共振電圧を減衰させる方法がある（たとえば特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−９５２４５号公報
【特許文献２】特開２００７−２３６１２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１，２の降圧チョッパ回路では、抵抗素子で電力が消費されるので、効率が低下するという問題があった。
【０００５】
それゆえに、この発明の主たる目的は、スイッチング素子の誤動作を防止することが可能で効率が高い降圧チョッパ回路を提供することである。
【課題を解決するための手段】
【０００６】
この発明に係る降圧チョッパ回路は、第１および第２の入力端子間に与えられた第１の直流電圧を降圧して第１および第２の出力端子間に第２の直流電圧を出力する降圧チョッパ回路であって、第１および第２の電極間に接続された第１の寄生コンデンサを含み、第１の電極が第１の入力端子に接続され、第２の直流電圧が目標電圧になるようにオン／オフ制御されるスイッチング素子と、アノードおよびカソード間に接続された第２の寄生コンデンサを含み、アノードがスイッチング素子の第２の電極に接続され、アノードからカソードに向かう方向にのみ電流を流す第１の整流素子と、一方端子が第１の整流素子のカソードに接続され、他方端子が第１の出力端子に接続されたリアクトルと、アノードおよびカソード間に接続された第３の寄生コンデンサを含み、アノードが第２の入力端子および第２の出力端子に接続され、スイッチング素子がオフされたときにリアクトルの他方端子から出力される電流をリアクトルの一方端子に戻す還流ダイオードとを備えたものである。
【発明の効果】
【０００７】
この発明に係る降圧チョッパ回路では、スイッチング素子とリアクトルの間に第１の整流素子を接続し、リアクトルに発生した共振電圧を第１の整流素子の第２の寄生コンデンサやスイッチング素子の第１の寄生コンデンサなどで分圧してスイッチング素子に印加する。したがって、スイッチング素子に印加される共振電圧を低減することができ、スイッチング素子の誤動作を防止することができる。また、抵抗素子を使用しないので、損失が小さく、効率が高い。
【図面の簡単な説明】
【０００８】
【図１】本発明の比較例となる降圧チョッパ回路の構成を示す回路ブロック図である。
【図２】図１に示した降圧チョッパ回路で発生する共振現象を説明するためのタイムチャートである。
【図３】図１に示した共振現象に伴って発生するＮチャネルＭＯＳトランジスタの誤動作を説明するためのタイムチャートである。
【図４】本発明の実施の形態１による降圧チョッパ回路の構成を示す回路ブロック図である。
【図５】図４に示した整流ダイオードの効果を説明するための回路図である。
【図６】図４に示した整流ダイオードの効果を示すタイムチャートである。
【図７】本発明の実施の形態２による降圧チョッパ回路の構成を示す回路ブロック図である。
【図８】図７に示した整流ダイオードの効果を説明するための回路図である。
【図９】本発明の実施の形態３による降圧チョッパ回路の構成を示す回路ブロック図である。
【図１０】図９に示した整流ダイオードの効果を説明するための回路図である。
【図１１】本発明の実施の形態４による降圧チョッパ回路の構成を示す回路ブロック図である。
【図１２】本発明の実施の形態５による降圧チョッパ回路の構成を示す回路ブロック図である。
【図１３】本発明の実施の形態６による降圧チョッパ回路の構成を示す回路ブロック図である。
【図１４】本発明の実施の形態７による降圧チョッパ回路の構成を示す回路ブロック図である。
【図１５】図１４に示したコンデンサの効果を説明するための回路図である。
【図１６】本発明の実施の形態８による降圧チョッパ回路の構成を示す回路ブロック図である。
【図１７】本発明の実施の形態９による降圧チョッパ回路に含まれる還流ダイオードの構成を示す図である。
【図１８】図１７で説明した降圧チョッパ回路に含まれる整流ダイオードの構成を示す図である。
【図１９】本発明の実施の形態１０による降圧チョッパ回路の構成を示す回路ブロック図である。
【図２０】図１９に示した１パッケージケース型ダイオードの構成を示す図である。
【発明を実施するための形態】
【０００９】
[比較例]
本願発明の比較例となる降圧チョッパ回路は、図１に示すように、入力端子Ｔ１，Ｔ２、出力端子Ｔ３，Ｔ４、入力コンデンサ１、ＮチャネルＭＯＳトランジスタ２（スイッチング素子）、スイッチング制御部３、還流ダイオード４、リアクトル５、および出力コンデンサ６を備える。
【００１０】
入力端子Ｔ１，Ｔ２は、それぞれ直流電源７の正極および負極に接続される。直流電源７は、入力端子Ｔ１，Ｔ２間に直流電圧Ｖｉを出力する。出力端子Ｔ３，Ｔ４間には、負荷８が接続される。入力端子Ｔ２および出力端子Ｔ４は、互いに接続されている。この降圧チョッパ回路は、入力端子Ｔ１，Ｔ２間に与えられた直流電圧Ｖｉを降圧して所望の直流電圧Ｖｏを生成し、その直流電圧Ｖｏを出力端子Ｔ３，Ｔ４間に出力するものである。負荷８は、降圧チョッパ回路の出力電圧Ｖｏによって駆動される。
【００１１】
入力コンデンサ１は、入力端子Ｔ１，Ｔ２間に接続され、入力された直流電圧Ｖｉを安定化させる。ＮチャネルＭＯＳトランジスタ２のドレインは入力端子Ｔ１に接続される。ＮチャネルＭＯＳトランジスタ２は、アノードがソースに接続され、カソードがドレインに接続された寄生ダイオード２ｄと、ソース−ドレイン間に接続された寄生コンデンサ２ｃとを含む。
【００１２】
スイッチング制御部３は、ＮチャネルＭＯＳトランジスタ２のゲートに制御信号ＣＮＴを与え、出力端子Ｔ３，Ｔ４間の直流電圧Ｖｏが目標電圧になるように、ＮチャネルＭＯＳトランジスタ２をオン／オフさせる。
【００１３】
還流ダイオード４のアノードは入力端子Ｔ２および出力端子Ｔ４に接続され、そのカソードはＮチャネルＭＯＳトランジスタ２のソースに接続される。還流ダイオード４は、アノードおよびカソード間に接続された寄生コンデンサ４ｃを含む。リアクトル５の一方端子はＮチャネルＭＯＳトランジスタ２のソースに接続され、その他方端子は出力端子Ｔ３に接続される。出力コンデンサ６は、出力端子Ｔ３，Ｔ４間に接続され、出力端子Ｔ３，Ｔ４間の直流電圧Ｖｏを安定化させる。
【００１４】
次に、この降圧チョッパ回路の動作について説明する。制御信号ＣＮＴが「Ｈ」レベルにされると、ＮチャネルＭＯＳトランジスタ２がオンし、直流電源７の正極から、ＮチャネルＭＯＳトランジスタ２、リアクトル５、および出力コンデンサ６と負荷８の並列接続体を介して直流電源７の負極に至る経路で電流が流れる。これにより、出力コンデンサ６が充電されるとともに、リアクトル５に電磁エネルギーが蓄えられる。このとき、リアクトル５に流れる電流は、時間の経過とともに直線的に増加する。
【００１５】
制御信号ＣＮＴが「Ｌ」レベルにされると、ＮチャネルＭＯＳトランジスタ２がオフし、リアクトル５の電磁エネルギーが放出されて、リアクトル５の他方端子（出力端子Ｔ３側の端子）から、出力コンデンサ６と負荷８の並列接続体、および還流ダイオード４を介してリアクトル５の一方端子（入力端子Ｔ１側の端子）に至る経路で電流が流れる。このような経路で電流が流れる状態は一般に還流と呼ばれる。このとき、リアクトル５に流れる電流は、時間の経過とともに直線的に減少する。
【００１６】
スイッチング制御部３には通常、所定のスイッチング周期が予め定められている。スイッチング制御部３は、トランジスタ２がオンするオン時間とトランジスタ２がオフするオフ時間の和が予め定められたスイッチング周期に達したならば、トランジスタ２を再びオンさせ、以降、このようなオン／オフ制御を繰り返す。また、スイッチング制御部３は、出力電圧Ｖｏが目標電圧に一致するように、制御信号ＣＮＴのデューティ比を調整する。ただし、Ｖｏ≦Ｖｉである。また、デューティ比は、オン時間とスイッチング周期の比である。
【００１７】
このような降圧チョッパ回路の動作モードは、リアクトル５に電流が途切れなく連続的に流れる「連続モード」と、リアクトル５に電流が断続的に流れる「不連続モード」と、連続モードと不連続モードの境界の状態で動作する「臨界モード」とに大別される。不連続モードで動作する降圧チョッパ回路では、ＮチャネルＭＯＳトランジスタ２の寄生コンデンサ２ｃと還流ダイオード４の寄生コンデンサ４ｃとの並列接続体と、リアクトル５によって直列共振回路が構成され、共振現象（自由振動）が発生する。
【００１８】
図２（ａ）〜（ｄ）は、不連続モード時における降圧チョッパ回路の動作を示すタイムチャートであり、それぞれ制御信号ＣＮＴ、ＮチャネルＭＯＳトランジスタ２のドレイン−ソース間電圧Ｖｄｓ、リアクトル電流ＩＬ、および入力電流Ｉｉの波形を示している。
【００１９】
図２（ａ）〜（ｄ）において、制御信号ＣＮＴは、所定の周期で交互に「Ｈ」レベルおよび「Ｌ」レベルにされる。換言すると、制御信号ＣＮＴが「Ｈ」レベルになるオン期間Ｔｏｎと、制御信号ＣＮＴが「Ｌ」レベルになるオフ期間Ｔｏｆｆが所定の周期で交互に現れる。
【００２０】
オフ期間Ｔｏｆｆからオン期間Ｔｏｎに遷移して制御信号ＣＮＴが「Ｌ」レベルから「Ｈ」レベルに立ち上げられると、ＮチャネルＭＯＳトランジスタ２がオンし、そのドレイン−ソース間電圧Ｖｄｓは０Ｖとなり、リアクトル電流ＩＬおよび入力電流Ｉｉは一定の割合で増加する。
【００２１】
オン期間Ｔｏｎからオフ期間Ｔｏｆｆに遷移して制御信号ＣＮＴが「Ｈ」レベルから「Ｌ」レベルに立ち下げられると、ＮチャネルＭＯＳトランジスタ２がオフして入力電流Ｉｉが０Ａになり、ＮチャネルＭＯＳトランジスタ２のドレイン−ソース間電圧Ｖｄｓは一定電圧になり、リアクトル電流ＩＬは一定の割合で減少する。
【００２２】
リアクトル５の電磁エネルギーが放出されてリアクトル電流ＩＬが０Ａに到達すると、ＮチャネルＭＯＳトランジスタ２の寄生コンデンサ２ｃと還流ダイオード４の寄生コンデンサ４ｃとリアクトル５によって共振現象が発生する。これにより、リアクトル５の端子間に共振電圧が発生し、その共振電圧がＮチャネルＭＯＳトランジスタ２のドレイン−ソース間に印加される。このような共振現象は、オフ期間Ｔｏｆｆにおいてリアクトル電流ＩＬが０Ａに到達してからオン期間Ｔｏｎに遷移するまでの共振期間Ｔｒで発生する。
【００２３】
図３（ａ）（ｂ）は、不連続モード時における降圧チョッパ回路の動作を示すタイムチャートであり、それぞれ制御信号ＣＮＴおよび入力電流Ｉｉの波形を示している。図２（ａ）〜（ｄ）で説明したように、オフ期間ＴｏｆｆにおいてＮチャネルＭＯＳトランジスタ２のドレイン−ソース間電圧Ｖｄｓが大きく振動すると、その影響を受けて制御信号ＣＮＴも振動し（Ａ部）、制御信号ＣＮＴの電圧値がＮチャネルＭＯＳトランジスタ２のしきい値電圧ＶＴＨを越えてＮチャネルＭＯＳトランジスタ２がオンする場合がある（Ｂ部、Ｃ部）。つまり、本来はＮチャネルＭＯＳトランジスタ２がオフすべきオフ期間Ｔｏｆｆにおいて、ＮチャネルＭＯＳトランジスタ２が誤動作してオンしてしまう。
【００２４】
このような共振現象による自由振動は出力電圧Ｖｏが高いほど大きくなり、ＮチャネルＭＯＳトランジスタ２のしきい値電圧ＶＴＨはＮチャネルＭＯＳトランジスタ２の動作温度が高いほど低下するので、高電圧、高温下でＮチャネルＭＯＳトランジスタ２の誤動作が発生し易い。ＮチャネルＭＯＳトランジスタ２の誤動作は、ＮチャネルＭＯＳトランジスタ２の損失を増加させ、熱暴走を招く恐れがある。リアクトル５に発生した共振電圧を抵抗素子で減衰させる方法もあるが（特許文献１，２参照）、効率が低下してしまう。そこで、本願発明の目的は、共振現象(自由振動)によるＮチャネルＭＯＳトランジスタ２の誤動作を防止することが可能で効率が高い降圧チョッパ回路を提供することである。
【００２５】
[実施の形態１]
図４は、この発明の実施の形態１による降圧チョッパ回路の構成を示す回路ブロック図であって、図１と対比される図である。図４を参照して、この降圧チョッパ回路が図１の降圧チョッパ回路と異なる点は、整流ダイオード１０が追加されている点である。
【００２６】
整流ダイオード１０のアノードはＮチャネルＭＯＳトランジスタ２のソースに接続され、そのカソードはリアクトル５の一方端子に接続されている。整流ダイオード１０は、アノードおよびカソード間に接続された寄生コンデンサ１０ｃを含む。還流ダイオード４のカソードは、整流ダイオード１０のアノードに接続されている。
【００２７】
次に、この降圧チョッパ回路の動作について説明する。制御信号ＣＮＴが「Ｈ」レベルにされると、ＮチャネルＭＯＳトランジスタ２がオンし、直流電源７の正極から、ＮチャネルＭＯＳトランジスタ２、整流ダイオード１０、リアクトル５、および出力コンデンサ６と負荷８の並列接続体を介して直流電源７の負極に至る経路で電流が流れる。これにより、出力コンデンサ６が充電されるとともに、リアクトル５に電磁エネルギーが蓄えられる。このとき、リアクトル５に流れる電流は、時間の経過とともに直線的に増加する。
【００２８】
制御信号ＣＮＴが「Ｌ」レベルにされると、ＮチャネルＭＯＳトランジスタ２がオフし、リアクトル５の電磁エネルギーが放出されて、リアクトル５の他方端子（出力端子Ｔ３側の端子）から、出力コンデンサ６と負荷８の並列接続体、還流ダイオード４、および整流ダイオード１０を介してリアクトル５の一方端子（入力端子Ｔ１側の端子）に至る経路で電流が流れる。このとき、リアクトル５に流れる電流は、時間の経過とともに直線的に減少する。
【００２９】
スイッチング制御部３には通常、所定のスイッチング周期が予め定められている。スイッチング制御部３は、トランジスタ２がオンするオン時間とトランジスタ２がオフするオフ時間の和が予め定められたスイッチング周期に達したならば、トランジスタ２を再びオンさせ、以降、このようなオン／オフ制御を繰り返す。また、スイッチング制御部３は、出力電圧Ｖｏが目標電圧に一致するように、制御信号ＣＮＴのデューティ比を調整する。ただし、Ｖｏ≦Ｖｉである。このように、整流ダイオード１０を追加することによって、降圧チョッパ回路本来の動作に支障をきたすことはない。
【００３０】
次に、この降圧チョッパ回路の不連続モード時における動作について説明する。コンデンサ１，６の容量値は通常、ＮチャネルＭＯＳトランジスタ２の寄生コンデンサ２ｃの容量値や、還流ダイオード４の寄生コンデンサ４ｃの容量値や、整流ダイオード１０の寄生コンデンサ１０ｃの容量値と比べて十分に大きいので、コンデンサ１，６のインピーダンスは無視できる。
【００３１】
したがって、共振期間Ｔｒに発生する共振回路は、図５に示すように、リアクトル５と寄生コンデンサ１０ｃと寄生コンデンサ２ｃをリング状に接続し、寄生コンデンサ４ｃを寄生コンデンサ２ｃに並列接続したものとなる。このため、共振期間Ｔｒにリアクトル５に発生する共振電圧ＶＬは、寄生コンデンサ１０ｃと、寄生コンデンサ２ｃ，４ｃの並列接続体とで分圧されて、寄生コンデンサ２ｃ（すなわちＮチャネルＭＯＳトランジスタ２）に印加される。
【００３２】
したがって、整流ダイオード１０としては寄生コンデンサ１０ｃの容量値が小さいものを選択し、還流ダイオード４としては寄生コンデンサ４ｃの容量値が大きいものを選択し、ＮチャネルＭＯＳトランジスタ２としては寄生コンデンサ２ｃの容量値が大きいものを選択することにより、共振電圧ＶＬを小さく分圧することができ、ＮチャネルＭＯＳトランジスタ２に印加される電圧を小さくすることができる。その結果、共振期間Ｔｒにおいて制御信号ＣＮＴのレベルが振動することを抑制することができ、ＮチャネルＭＯＳトランジスタ２の誤動作を防止することができる。また、ＮチャネルＭＯＳトランジスタ２の誤動作を防止できるので、出力電圧Ｖｏを高くすることが可能となる。また、特許文献１，２のように抵抗素子を使用しないので、損失が小さく、効率が高い。
【００３３】
図６（ａ）（ｂ）は、不連続モード時における降圧チョッパ回路の動作を示すタイムチャートであって、図３（ａ）（ｂ）と対比される図である。図６（ａ）（ｂ）に示すように、この降圧チョッパ回路では、オフ期間Ｔｏｆｆにおける制御信号ＣＮＴのレベルの振動幅は十分小さく抑制されている。したがって、ＮチャネルＭＯＳトランジスタ２が誤動作してオンすることはない。
【００３４】
なお、本実施の形態１では、電磁エネルギー蓄積要素としてリアクトル５を用いたが、これに限るものではなく、電磁エネルギー蓄積要素としてスイッチングトランスの１次巻線などを用いてもよい。
【００３５】
また、還流経路を形成する素子としてダイオード４を用いたが、還流経路を形成する素子としてＭＯＳトランジスタのボディダイオードのような他の整流素子を用いてもよい。
【００３６】
また、直流電源７の出力電圧Ｖｉが十分に安定している場合は、入力コンデンサ１を除去してもよい。また、負荷８が容量性負荷である場合は、出力コンデンサ６を除去してもよい。
【００３７】
[実施の形態２]
図７は、この発明の実施の形態２による降圧チョッパ回路の構成を示す回路ブロック図であって、図４と対比される図である。図７を参照して、この降圧チョッパ回路が図４の降圧チョッパ回路と異なる点は、還流ダイオード４のカソードが整流ダイオード１０のカソードに接続されている点である。
【００３８】
次に、この降圧チョッパ回路の動作について説明する。制御信号ＣＮＴが「Ｈ」レベルにされると、ＮチャネルＭＯＳトランジスタ２がオンし、直流電源７の正極から、ＮチャネルＭＯＳトランジスタ２、整流ダイオード１０、リアクトル５、および出力コンデンサ６と負荷８の並列接続体を介して直流電源７の負極に至る経路で電流が流れる。これにより、出力コンデンサ６が充電されるとともに、リアクトル５に電磁エネルギーが蓄えられる。
【００３９】
制御信号ＣＮＴが「Ｌ」レベルにされると、ＮチャネルＭＯＳトランジスタ２がオフし、リアクトル５の電磁エネルギーが放出されて、リアクトル５の他方端子（出力端子Ｔ３側の端子）から、出力コンデンサ６と負荷８の並列接続体、および還流ダイオード４を介してリアクトル５の一方端子（入力端子Ｔ１側の端子）に至る経路で電流が流れる。このように、整流ダイオード１０を追加することによって、降圧チョッパ回路本来の動作に支障をきたすことはない。
【００４０】
図８は、共振期間Ｔｒに発生する共振回路の構成を示す回路図であって、図５と対比される図である。図８において、共振回路は、リアクトル５と寄生コンデンサ１０ｃと寄生コンデンサ２ｃをリング状に接続し、寄生コンデンサ４ｃをリアクトル５に並列接続したものとなる。このため、共振期間Ｔｒにリアクトル５に発生する共振電圧ＶＬは、寄生コンデンサ１０ｃと寄生コンデンサ２ｃで分圧されて、寄生コンデンサ２ｃ（すなわちＮチャネルＭＯＳトランジスタ２）に印加される。
【００４１】
したがって、整流ダイオード１０としては寄生コンデンサ１０ｃの容量値が小さいものを選択し、ＮチャネルＭＯＳトランジスタ２としては寄生コンデンサ２ｃの容量値が大きいものを選択することにより、共振電圧ＶＬを小さく分圧することができ、ＮチャネルＭＯＳトランジスタ２に印加される電圧を小さくすることができる。その結果、共振期間Ｔｒにおいて制御信号ＣＮＴのレベルが振動することを抑制することができ、ＮチャネルＭＯＳトランジスタ２の誤動作を防止することができる。
【００４２】
この実施の形態２では、実施の形態１と同じ効果が得られる他、還流の経路内に整流ダイオード１０が配置されていないので、還流期間に整流ダイオード１０で損失が発生しなくなり、実施の形態１よりも電力損失が軽減される。
【００４３】
[実施の形態３]
図９は、この発明の実施の形態３による降圧チョッパ回路の構成を示す回路ブロック図であって、図４と対比される図である。図９を参照して、この降圧チョッパ回路が図４の降圧チョッパ回路と異なる点は、整流ダイオード１１が追加されている点である。整流ダイオード１１のアノードはＮチャネルＭＯＳトランジスタ２のソースに接続され、そのカソードは整流ダイオード１０のアノードに接続される。還流ダイオード４のカソードは、整流ダイオード１１のカソードおよび整流ダイオード１０のアノードに接続される。
【００４４】
次に、この降圧チョッパ回路の動作について説明する。制御信号ＣＮＴが「Ｈ」レベルにされると、ＮチャネルＭＯＳトランジスタ２がオンし、直流電源７の正極から、ＮチャネルＭＯＳトランジスタ２、整流ダイオード１１，１０、リアクトル５、および出力コンデンサ６と負荷８の並列接続体を介して直流電源７の負極に至る経路で電流が流れる。これにより、出力コンデンサ６が充電されるとともに、リアクトル５に電磁エネルギーが蓄えられる。
【００４５】
制御信号ＣＮＴが「Ｌ」レベルにされると、ＮチャネルＭＯＳトランジスタ２がオフし、リアクトル５の電磁エネルギーが放出されて、リアクトル５の他方端子（出力端子Ｔ３側の端子）から、出力コンデンサ６と負荷８の並列接続体、還流ダイオード４、および整流ダイオード１０を介してリアクトル５の一方端子（入力端子Ｔ１側の端子）に至る経路で電流が流れる。このように、整流ダイオード１０，１１を追加することによって、降圧チョッパ回路本来の動作に支障をきたすことはない。
【００４６】
図１０は、共振期間Ｔｒに発生する共振回路の構成を示す回路図であって、図５と対比される図である。図１０において、共振回路は、リアクトル５と寄生コンデンサ１０ｃと寄生コンデンサ１１ｃと寄生コンデンサ２ｃをリング状に接続し、寄生コンデンサ４ｃを寄生コンデンサ１１ｃ，２ｃの直列接続体に並列接続したものとなる。このため、共振期間Ｔｒにリアクトル５に発生する共振電圧ＶＬは、寄生コンデンサ１０ｃと、寄生コンデンサ４ｃ，１１ｃ，２ｃとで分圧され、さらに、寄生コンデンサ１１ｃと寄生コンデンサ２ｃで分圧されて、寄生コンデンサ２ｃ（すなわちＮチャネルＭＯＳトランジスタ２）に印加される。
【００４７】
したがって、整流ダイオード１０としては寄生コンデンサ１０ｃの容量値が小さいものを選択し、還流ダイオード４ｃとしては容量値が大きいものを選択し、整流ダイオード１１としては寄生コンデンサ１１ｃの容量値が小さいものを選択し、ＮチャネルＭＯＳトランジスタ２としては寄生コンデンサ２ｃの容量値が大きいものを選択することにより、共振電圧ＶＬを小さく分圧することができ、ＮチャネルＭＯＳトランジスタ２に印加される電圧を小さくすることができる。その結果、共振期間Ｔｒにおいて制御信号ＣＮＴのレベルが振動することを抑制することができ、ＮチャネルＭＯＳトランジスタ２の誤動作を防止することができる。
【００４８】
この実施の形態３では、実施の形態１，２よりも、ＮチャネルＭＯＳトランジスタ２に印加される電圧を小さくすることができ、ＮチャネルＭＯＳトランジスタ２の誤動作をより確実に防止することができる。また、ＮチャネルＭＯＳトランジスタ２の誤動作を防止できるので、出力電圧Ｖｏを高くすることができる。
【００４９】
[実施の形態４]
図１１は、この発明の実施の形態４による降圧チョッパ回路の構成を示す回路ブロック図であって、図４と対比される図である。図１１を参照して、この降圧チョッパ回路が図４の降圧チョッパ回路と異なる点は、ＮチャネルＭＯＳトランジスタ２が複数（図では２個）設けられている点である。複数のＮチャネルＭＯＳトランジスタ２は、互いに並列接続されており、スイッチング制御部３によって同時にオン／オフされる。
【００５０】
実施の形態１では、ＮチャネルＭＯＳトランジスタ２として寄生コンデンサ２ｃの容量値が大きいものを選択して使用することにより、リアクトル５の共振電圧ＶＬを小さく分圧してＮチャネルＭＯＳトランジスタ２に印加した。それに対して本実施の形態４では、複数のＮチャネルＭＯＳトランジスタ２を並列接続することにより、整流ダイオード１０のアノードと入力端子Ｔ１間の容量値を大きくし、リアクトル５の共振電圧ＶＬを小さく分圧してＮチャネルＭＯＳトランジスタ２に印加する。
【００５１】
この実施の形態４では、実施の形態１と同じ効果が得られる他、ＮチャネルＭＯＳトランジスタ２として必ずしも寄生コンデンサ２ｃの容量値が大きなものを選択する必要はないので、降圧チョッパ回路を容易に構成することができる。
【００５２】
[実施の形態５]
図１２は、この発明の実施の形態５による降圧チョッパ回路の構成を示す回路ブロック図であって、図４と対比される図である。図１２を参照して、この降圧チョッパ回路が図４の降圧チョッパ回路と異なる点は、還流ダイオード４が複数（図では２個）設けられている点である。複数の還流ダイオード４は、互いに並列接続されている。
【００５３】
実施の形態１では、還流ダイオード４として寄生コンデンサ４ｃの容量値が大きいものを使用することにより、リアクトル５の共振電圧ＶＬを小さく分圧してＮチャネルＭＯＳトランジスタ２に印加した。それに対して本実施の形態５では、複数の還流ダイオード４を並列接続することにより、整流ダイオード１０のアノードと入力端子Ｔ２間の容量値を大きくし、リアクトル５の共振電圧ＶＬを小さく分圧してＮチャネルＭＯＳトランジスタ２に印加する。
【００５４】
この実施の形態５では、実施の形態１と同じ効果が得られる他、還流ダイオード４として必ずしも寄生コンデンサ４ｃの容量値が大きなものを選択する必要はないので、降圧チョッパ回路を容易に構成することができる。
【００５５】
[実施の形態６]
図１３は、この発明の実施の形態６による降圧チョッパ回路の構成を示す回路ブロック図であって、図４と対比される図である。図１３を参照して、この降圧チョッパ回路が図４の降圧チョッパ回路と異なる点は、整流ダイオード１０が複数（図では２個）設けられている点である。複数の整流ダイオード１０は、ＮチャネルＭＯＳトランジスタ２のソース（還流ダイオード４のカソード）とリアクトル５の他方端子との間に順方向に直列接続されている。
【００５６】
実施の形態１では、整流ダイオード１０として寄生コンデンサ１０ｃの容量値が小さいものを使用することにより、リアクトル５の共振電圧ＶＬを小さく分圧してＮチャネルＭＯＳトランジスタ２に印加した。それに対して本実施の形態６では、複数の整流ダイオード１０を直列接続することにより、リアクトル５の一方端子とＮチャネルＭＯＳトランジスタ２のソースとの間の容量値を小さくし、リアクトル５の共振電圧ＶＬを小さく分圧してＮチャネルＭＯＳトランジスタ２に印加する。
【００５７】
この実施の形態６では、実施の形態１と同じ効果が得られる他、整流ダイオード１０として必ずしも寄生コンデンサ１０ｃの容量値が小さいものを選択する必要はないので、降圧チョッパ回路を容易に構成することができる。
【００５８】
[実施の形態７]
図１４は、この発明の実施の形態７による降圧チョッパ回路の構成を示す回路ブロック図であって、図４と対比される図である。図１４を参照して、この降圧チョッパ回路が図４の降圧チョッパ回路と異なる点は、コンデンサ１２が追加されている点である。コンデンサ１２は、還流ダイオード４に並列接続されている。
【００５９】
実施の形態１では、還流ダイオード４として寄生コンデンサ４ｃの容量値が大きいものを使用することにより、リアクトル５の共振電圧ＶＬを小さく分圧してＮチャネルＭＯＳトランジスタ２に印加した。それに対して本実施の形態７では、還流ダイオード４にコンデンサ１２を並列接続することにより、整流ダイオード１０のアノードと入力端子Ｔ１間の容量値を大きくし、リアクトル５の共振電圧ＶＬを小さく分圧してＮチャネルＭＯＳトランジスタ２に印加する。
【００６０】
図１５は、共振期間Ｔｒに発生する共振回路の構成を示す回路図であって、図５と対比される図である。図１５において、共振回路は、リアクトル５と寄生コンデンサ１０ｃと寄生コンデンサ２ｃをリング状に接続し、寄生コンデンサ２ｃに寄生コンデンサ４ｃおよびコンデンサ１２を並列接続したものとなる。このため、共振期間Ｔｒにリアクトル５に発生する共振電圧ＶＬは、寄生コンデンサ１０ｃと、寄生コンデンサ２ｃ，４ｃおよびコンデンサ１２の並列接続体で分圧されて、寄生コンデンサ２ｃ（すなわちＮチャネルＭＯＳトランジスタ２）に印加される。
【００６１】
したがって、還流ダイオード４にコンデンサ１２を並列接続することにより、共振電圧ＶＬを小さく分圧することができ、ＮチャネルＭＯＳトランジスタ２に印加される電圧を小さくすることができる。その結果、共振期間Ｔｒにおいて制御信号ＣＮＴのレベルが振動することを抑制することができ、ＮチャネルＭＯＳトランジスタ２の誤動作を防止することができる。
【００６２】
この実施の形態７では、実施の形態１と同じ効果が得られる他、還流ダイオード４として必ずしも寄生コンデンサ４ｃの容量値が大きなものを選択する必要はないので、降圧チョッパ回路を容易に構成することができる。
【００６３】
また、分圧比を調整するために複数種類のダイオードの保有し、最適なダイオードを選定する必要がなくなり、複数種類のダイオードを管理する保守費用や、ダイオードを選定する時間および手間が不要となる。
【００６４】
[実施の形態８]
図１６は、この発明の実施の形態８による降圧チョッパ回路の構成を示す回路ブロック図であって、図４と対比される図である。図１６を参照して、この降圧チョッパ回路が図４の降圧チョッパ回路と異なる点は、コンデンサ１３が追加されている点である。コンデンサ１３は、ＮチャネルＭＯＳトランジスタ２に並列接続されている。
【００６５】
実施の形態１では、ＮチャネルＭＯＳトランジスタ２として寄生コンデンサ２ｃの容量値が大きいものを使用することにより、リアクトル５の共振電圧ＶＬを小さく分圧してＮチャネルＭＯＳトランジスタ２に印加した。それに対して本実施の形態８では、ＮチャネルＭＯＳトランジスタ２にコンデンサ１３を並列接続することにより、整流ダイオード１０のアノードと入力端子Ｔ１間の容量値を大きくし、リアクトル５の共振電圧ＶＬを小さく分圧してＮチャネルＭＯＳトランジスタ２に印加する。その結果、共振期間Ｔｒにおいて制御信号ＣＮＴのレベルが振動することを抑制することができ、ＮチャネルＭＯＳトランジスタ２の誤動作を防止することができる。
【００６６】
この実施の形態８でも、実施の形態７と同じ効果が得られる。
なお、実施の形態７と８を組合せ、還流ダイオード４にコンデンサ１２を並列接続するとともに、ＮチャネルＭＯＳトランジスタ２にコンデンサ１３を並列接続してもよい。この場合は、共振期間Ｔｒにおいて制御信号ＣＮＴのレベルが振動することをより効果的に抑制することができ、ＮチャネルＭＯＳトランジスタ２の誤動作を防止することができる。
【００６７】
[実施の形態９]
本実施の形態９の降圧チョッパ回路の回路図は、たとえば図４と同じである。本実施の形態９では、還流ダイオード４のパッケージと整流ダイオード１０のパッケージとは異なる。たとえば、還流ダイオード４としては図１７に示すアキシアルリード品が使用され、整流ダイオード１０としては図１８に示すラジアルリード品が使用される。アキシアルリード品では、アノード線は円柱状の部品本体の一方端から一方方向に延在し、カソード線は部品本体の他方端から他方方向に延在している。ラジアルリード品では、四角形状の部品本体の下端からカソード線とアノード線が下方に延在している。
【００６８】
この実施の形態９では、還流ダイオード４のパッケージと整流ダイオード１０のパッケージとは異なるので、目視により還流ダイオード４と整流ダイオード１０を区別することができ、基板に実装する時に還流ダイオード４と整流ダイオード１０を誤って挿入するのを防止することができる。
【００６９】
[実施の形態１０]
図１９は、この発明の実施の形態１０による降圧チョッパ回路の構成を示す回路ブロック図である。図１９を参照して、本実施の形態９の降圧チョッパ回路の回路図は、たとえば図４と同じである。この降圧チョッパ回路では、還流ダイオード４と整流ダイオード１０は１パッケージケース型ダイオード１４に搭載されている。
【００７０】
１パッケージケース型ダイオード１４は、図２０に示すように、四角形状の部品本体１４ａと、部品本体１４ａの下端から下方に延在する３本のリード線Ｌ１〜Ｌ３とを含む。部品本体１４ａ内には、２つのダイオードが収容されており、２つのダイオードがそれぞれ還流ダイオード４および整流ダイオード１０として使用される。還流ダイオード４のアノードおよびカソードはそれぞれリード線Ｌ１，Ｌ２に接続され、整流ダイオード１０のアノードおよびカソードはそれぞれリード線Ｌ２，Ｌ３に接続されている。リード線Ｌ１は端子Ｔ２，Ｔ４に接続され、リード線Ｌ２はＮチャネルＭＯＳトランジスタ２のソースに接続され、リード線Ｌ３はリアクトル５の一方端子に接続される。
【００７１】
この実施の形態１０では、還流ダイオード４と整流ダイオード１０が１つの部品で構成されるので、部品点数の増加を抑えることができる。
【００７２】
なお、実施の形態５で示した複数の還流ダイオード４を１パッケージケース型ダイオードで構成すれば、部品点数の増加を抑えることができる。同様に、実施の形態６で示した複数の整流ダイオード１０を１パッケージケース型ダイオードで構成すれば、部品点数の増加を抑えることができる。
【００７３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７４】
Ｔ１，Ｔ２  入力端子、Ｔ３，Ｔ４  出力端子、１  入力コンデンサ、２  ＮチャネルＭＯＳトランジスタ、２ｃ，４ｃ，１０ｃ，１１ｃ  寄生コンデンサ、２ｄ  寄生ダイオード、３  スイッチング制御部、４  還流ダイオード、５  リアクトル、６  出力コンデンサ、７  直流電源、８  負荷、１０，１１  整流ダイオード、１２，１３  コンデンサ、１４  １パッケージケース型ダイオード、１４ａ  部品本体、Ｌ１〜Ｌ３  リード線。
【図１】
0006037971.tif 000002
【図２】
0006037971.tif 000003
【図３】
0006037971.tif 000004
【図４】
0006037971.tif 000005
【図５】
0006037971.tif 000006
【図６】
0006037971.tif 000007
【図７】
0006037971.tif 000008
【図８】
0006037971.tif 000009
【図９】
0006037971.tif 000010
【図１０】
0006037971.tif 000011
【図１１】
0006037971.tif 000012
【図１２】
0006037971.tif 000013
【図１３】
0006037971.tif 000014
【図１４】
0006037971.tif 000015
【図１５】
0006037971.tif 000016
【図１６】
0006037971.tif 000017
【図１７】
0006037971.tif 000018
【図１８】
0006037971.tif 000019
【図１９】
0006037971.tif 000020
【図２０】
0006037971.tif 000021