【事件の表示】
　特願２００４−３０４５８４「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成１８年５月１１日出願公開、特開２００６−１２０７１８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯 
　本願は、平成１６年１０月１９日の特許出願であって、平成１９年１１月７日付けの拒絶理由通知に対して平成２０年１月１５日に意見書及び手続補正書が提出されたが、同年３月７日付けで拒絶査定がなされた。
　そして、それに対して同年４月１４日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成２２年６月１０日付けで審尋がなされ、それに対する回答書は提出されなかった。
　
第２．補正の適否について 
　平成２０年４月１４日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項３及び４を削除するものであるから、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下において特許法第１７条の２第３項又は第４項について言及する場合には、「特許法」とは、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法を指すものとする。）第１号に掲げる請求項の削除を目的とするものに該当する。
　したがって、本件補正は、特許法第１７条の２第３項及び４項に規定する要件を満たすものであるから、適法になされたものである。
　
第３．本願発明
　上記第２．において検討したとおり、本件補正は適法になされたものであるから、本願の請求項１及び２に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１及び２に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その請求項１に記載された事項により特定される以下のとおりのものである。
　
　「【請求項１】
　シリコン基板上に絶縁層を介して、金属を含む導電層を形成し、
　前記導電層の一部に、不純物を注入して、他の領域とは異なる応力を持つ応力変化領域を形成し、
　前記応力変化領域及び前記他の領域をパターニングし、前記応力変化領域を利用して第１導電型のトランジスタ用のゲートを形成するとともに、前記他の領域を利用して第２導電型のトランジスタ用のゲートを形成することを特徴とする半導体装置の製造方法。」 
　
第４．引用刊行物に記載された発明 
１．本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由おいて引用された刊行物である特開２００２−３２９８６８号公報（以下「引用例」という。）には、図１及び９〜１３とともに以下の記載がある。
　
ａ．「【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。
　
ｂ．「【０００８】このような内部応力がトランジスタの電気的特性に与える影響について、例えば、「０．１３μｍＣＭＯＳトランジスタ性能に対するエッチストップ窒化膜の応力の影響；応用物理学会分科会シリコンテクノロジーＮｏ．２５  ＵＬＳＩデバイス関連特集号（２００１）ｐｐ３６―３９」に記載されている。
これによると、ＮＭＯＳトランジスタはチャネル形成領域が引っ張り応力を受けると移動度が向上し、ＰＭＯＳトランジスタは圧縮応力を受けると移動度が向上することが報告されている
【０００９】
【発明が解決しようとする課題】上述のように、ＴＦＴの配線も薄膜により形成されている。そのため、前記配線も内部応力を有し、該内部応力が強いとピーリングが発生する場合があった。また、配線と同一材料で形成されるゲート電極は、絶縁膜を介して半導体膜上に形成されている。前記ゲート電極の内部応力は半導体膜にまで作用し、前記絶縁膜と前記半導体膜との界面や、前記半導体膜に歪みを与えることによって、しきい値電圧や電界効果移動度に代表される電気的特性に悪影響を及ぼす場合がある。
【００１０】本発明はこのような問題点を解決するための技術であり、配線を有するアクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、半導体装置の動作特性および信頼性を向上させ、歩留まりの向上を実現することを目的としている。
【００１１】
【課題を解決するための手段】本発明は、ＴＦＴの配線に不純物元素を導入したり、不純物元素の導入と熱処理の両方を行うことで、前記配線を所望の内部応力に制御することを可能とする。特に本発明を、ゲート電極に適用することは極めて有効である。また、所望の領域のみに不純物元素を導入したり、熱処理を行って所望の内部応力に制御することも可能とする
【００１２】
例えば、本発明を適用して、ｎチャネル型ＴＦＴにおけるチャネル形成領域が受ける応力を引っ張り応力とし、ｐチャネル型ＴＦＴにおけるチャネル形成領域が受ける応力を圧縮応力とすることも可能である。また、ｎチャネル型ＴＦＴにおけるチャネル形成領域の方が、ｐチャネル型ＴＦＴにおけるチャネル形成領域よりも相対的に引っ張り応力を強くすることも、ｐチャネル型ＴＦＴにおけるチャネル形成領域の方が、ｎチャネル型ＴＦＴにおけるチャネル形成領域よりも相対的に圧縮応力を強くすることも可能である。このようにすることで、ＴＦＴの電気的特性を良好なものとし、さらに半導体装置の動作特性も大幅に向上することが可能となる
　
ｃ．「【００３４】
【発明の実施の形態】［実施の形態１］
本発明の実施形態について、図１を用いて説明する。本実施形態では、本発明をＴＦＴのゲート電極に適用した場合について説明する
【００３５】
まず、基板１０上に下地絶縁膜１１を形成する。基板１０としては、ガラス基板や石英基板や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい
【００３６】また、下地絶縁膜１１としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地絶縁膜１１を形成する。ここでは下地膜１１として単層構造を用いた例を示したが、前記絶縁膜を２層以上積層させた構造としても良い。なお、下地絶縁膜１１を形成しなくてもよい。
【００３７】
次いで、下地絶縁膜１１上に半導体膜１２を形成する。半導体膜１２は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って結晶質半導体膜を形成する。この半導体膜１２の厚さは２５〜２００ｎｍ（好ましくは３０〜１００ｎｍ）で形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い
【００３８】
次いで、半導体膜１２上に絶縁膜１３を形成する。絶縁膜１３はプラズマＣＶＤ法、スパッタ法等を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜の単層または積層構造で形成する。なお、この絶縁膜１３はゲート絶縁膜となる
【００３９
】次いで、絶縁膜１３上にスパッタ法、プラズマＣＶＤ法等を用い、膜厚２５０〜６００ｎｍの導電膜１４を形成する。ここでは、導電膜１４として単層構造を用いた例を示したが、前記導電膜を２層以上積層させた構造としても良い
【００４０】しかしながら、ＣＶＤ法により形成されると、前記導電膜１４は引っ張り応力１５が強い場合がある。そのため、不純物元素の導入を行って、前記導電膜１４における内部応力を緩和させ、所望の内部応力にする。不純物元素の導入は、プラズマドーピング法、イオン注入法、またはイオンシャワードーピング法などにより行えば良い。また、導入する不純物元素は、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素、および希ガス元素から選ばれた一種または複数種の元素を用い、加速電圧３０〜１２０ｋｅＶ、ドーズ量を１×１０１２〜９×１０１６／ｃｍ２とし、ピークの濃度が１×１０１７〜１×１０２２／ｃｍ３となるように行う。
（図１（Ｃ））もちろん、最適な不純物元素の導入条件は、導電膜の状態や所望とする内部応力によっても異なる。また、レジストからなるマスクを用いて、所望の領域のみに不純物元素を導入すれば、前記所望の領域のみの内部応力を変化させることも可能である
【００４１】このようにして形成された導電膜が有する内部応力は所望の内部応力となり、半導体膜に及ぼす応力が低減できる。そして、このような導電膜を用いてＴＦＴを作製すると、その電気的特性は良好なものとなり、半導体装置の動作特性も大幅に向上し得る。」
　
ｄ．「【０１００】
［実施例６］本実施例ではアクティブマトリクス基板の作製方法について図９〜図８（審決注：図９〜図１４の誤記）を用いて説明する。
【０１０１】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板５０１を用いる。
本実施例では合成石英ガラス基板を用いる
【０１０２】次いで、石英基板５０１上に下部遮光膜を形成する。まず、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る膜厚１０〜１５０ｎｍ（好ましくは５０〜１００ｎｍ）の下地膜を形成する。そして、本実施例の処理温度に耐え得るＴａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料およびその積層構造により３００ｎｍ程度の膜厚で下部遮光膜を形成する。前記下部遮光膜はゲート配線としての機能も有する。本実施例では膜厚７５ｎｍの結晶質珪素膜を形成し、続いて膜厚１５０ｎｍのＷＳｉｘ（ｘ＝２．０〜２．８）を成膜した後、不要な部分をエッチングして下部遮光膜５０３を形成する。なお、本実施例では、下部遮光膜５０３として単層構造を用いるが、前記絶縁膜を２層以上積層させた構造を用いても良い。
【０１０３】
そして基板５０１および下部遮光膜５０３上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る膜厚１０〜６５０ｎｍ（好ましくは５０〜６００ｎｍ）の下地膜５０４を形成する。
【０１０４】
次いで、下地膜５０４上に半導体膜５０５を形成する。半導体膜５０５は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い
【０１０５】
そして、ニッケルなどの触媒を用いた熱結晶化法を行って、半導体膜を結晶化する。
【０１０６】また、レーザ結晶化法も適用する場合には、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ４レーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜８００ｍＪ／ｃｍ２（代表的には２００〜７００ｍＪ／ｃｍ２）とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜１０００ｍＪ／ｃｍ２（代表的には３５０〜８００ｍＪ／ｃｍ２）とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザビームを基板全面に渡って照射し、この時の線状レーザビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行ってもよい。
【０１０７】続いて、活性領域となる半導体層から、結晶化を助長するために用いた金属元素を除去または低減するために、ゲッタリングを行う。ゲッタリングについては特開平１０−２７０３６３号公報に開示している方法を適用すればよい。本実施例では、マスクとして、膜厚５０ｎｍの酸化珪素膜を形成し、パターニングを行って、所望の形状の酸化珪素膜５０６ａ〜５０６ｄを得る。そして、半導体膜に選択的に１５族に属する元素（代表的にはＰ（リン））を導入し、熱処理を行うことで、半導体層から金属元素を除去または半導体特性に影響しない程度にまで低減することができる。このようにして作製した活性領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【０１０８】
そして、結晶質半導体膜にエッチングを行って、半導体層５０７ａ〜５１０ａを形成する
【０１０９】
次に、マスク５０６ａ〜５０６ｄを除去し、新たに絶縁膜５１１を形成して半導体膜の結晶性を向上させるために熱処理を行って、半導体層の上部を熱酸化させるのが望ましい。本実施例では、減圧ＣＶＤ装置で２０ｎｍの酸化珪素膜を成膜した後、ファーネスアニール炉で熱処理を行う。この処理により、半導体層５０７ａ〜５１０ａの上部は酸化される。そして、酸化珪素膜および半導体層の酸化した部分をエッチングすると、結晶性の向上した半導体層５０７ｂ〜５１０ｂが得られる
【０１１０】半導体層５０７ｂ〜５１０ｂを形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）を導入してもよい。
【０１１１】
次いで、半導体層５０７ｂ〜５１０ｂを覆う第１のゲート絶縁膜５１１を形成する。第１のゲート絶縁膜５１１はプラズマＣＶＤ法またはスパッタ法を用い、厚さを２０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。
【０１１２】また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ２とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ２で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【０１１３】そして、前記ゲート絶縁膜を部分的にエッチングして、保持容量の電極の一方となる半導体層５１０ａを露出させ、該半導体層５１０ａに不純物元素を導入する。（図１０（Ｂ））このとき、他の領域にはレジスト５１３が形成されており、不純物元素は導入されない。本実施例では、不純物元素としてＰ（リン）を用い、加速電圧１０ｋｅＶ、ドーズ量５×１０１４／ｃｍ２として不純物元素を導入する。
【０１１４】
続いて、第２のゲート絶縁膜５１２を形成する。第２のゲート絶縁膜５１２はプラズマＣＶＤ法またはスパッタ法を用い、厚さを２０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。
【０１１５】
そして、下部遮光膜と接続するコンタクトを形成した後、膜厚２０〜１００ｎｍの第１の導電膜５１５と、膜厚１００〜４００ｎｍの第２の導電膜５１６ａとを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜５１５と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜５１６ａを積層形成する。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ
６
）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい
【０１１６】なお、本実施例では、第１の導電膜５１５をＴａＮ、第２の導電膜５１６ａをＷとしているが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素を導入した結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【０１１７】
ここで、第２の導電膜５１６ａにおける内部応力を所望のものとするために、第３の不純物元素の導入を行う。不純物元素の導入はプラズマドーピング法、イオン注入法、またはイオンシャワードーピング法で行えば良い。これにより、圧縮応力の増加の方向へ変化し、所望の内部応力を有する第２の導電膜５１６ｂを形成することができる。（図１０（Ｄ））本実施例では、加速電圧７０ｋｅＶとし、Ａｒを用いて不純物元素を導入する
【０１１８】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極及び配線を形成するためのエッチング処理を行う。
【０１１９】そして、第４の不純物元素の導入を行い、半導体層にｎ型を付与する不純物元素を導入する。（図１１（Ａ））不純物元素を導入するときの条件は１×１０１３〜５×１０１４ｃｍ２とし、加速電圧を３０〜８０ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０１３／ｃｍ２とし、加速電圧を６０ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５１７〜５２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に低濃度不純物領域５２３〜５２４が形成される。低濃度不純物領域５２３〜５２４には１×１０１８〜１×１０２０／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を添加する。ここで、ｐチャネル型ＴＦＴを形成する半導体層にはレジストによるマスク５２２が形成されており、ｎ型を付与する不純物元素は導入されない。
【０１２０】次いで、レジストからなるマスクを除去し、新たにマスクを形成して、図１１（Ｂ）に示すように、第５の不純物元素の導入を行う。不純物元素を導入しするときの条件はドーズ量を１×１０１３〜１×１０１５／ｃｍ２とし、加速電圧を３０〜１２０ｋｅＶとして行う。このとき、ｐチャネル型ＴＦＴを形成する半導体層にｎ型を付与する不純物元素を導入しないためにマスク５２５ｂを形成し、また、ｎチャネル型ＴＦＴを形成するための半導体層に選択的に高濃度不純物領域を形成するためにマスク５２５ａ、５２５ｃを形成する。本実施例ではドーズ量を２×１０１５／ｃｍ２とし、加速電圧を５０ｋｅＶとして行った。こうして、高濃度不純物領域５２６、５２９が形成される。
【０１２１】次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク５３２ａおよび５３２ｂを形成して、図１１（Ｃ）に示すように、第６の不純物元素の導入を行う。この第６の不純物元素の導入により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域５３３を形成する。第２の導電層５１８を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域５３３はジボラン（Ｂ２Ｈ６）を用いたイオンシャワードーピング法で形成する。イオンシャワードーピング法の条件はドーズ量を１×１０１３〜１×１０１４／ｃｍ２とし、加速電圧を３０〜１２０ｋｅＶとして行う。この第６の不純物元素の導入の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク５３２ａおよび５３２ｂで覆われている。
【０１２２】次いで、レジストからなるマスクを除去し、新たにマスクを形成して、図１２（Ａ）に示すように、第７の不純物元素の導入を行う。不純物元素を導入するときの条件はドーズ量を１×１０１３〜１×１０１５／ｃｍ２とし、加速電圧を２０〜１２０ｋｅＶとして行う。このとき、ｎチャネル型ＴＦＴを形成する半導体層にｐ型を付与する不純物元素を導入しないためにマスク５３４ａ、５３４ｃを形成し、また、ｐチャネル型ＴＦＴを形成するための半導体層に選択的に高濃度不純物領域を形成するためにマスク５３４ｂを形成する。本実施例ではドーズ量を１×１０１５／ｃｍ２とし、加速電圧を４０ｋｅＶとして行う。こうして、高濃度不純物領域５３５が形成される。
【０１２３】
以上までの工程で、それぞれの半導体層に高濃度不純物領域および低濃度不純物領域が形成される
【０１２４】次いで、レジストからなるマスク５３４を除去して第１の層間絶縁膜５３８を形成する。この第１の層間絶縁膜５３８としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。もちろん、第１の層間絶縁膜５３８は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１２５】
次いで、図１２（Ｂ）に示すように、熱処理を行って、半導体層の結晶性の回復、それぞれの半導体層に添加された不純物元素の活性化を行う。
【０１２６】また、第１の層間絶縁膜を形成する前に熱処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で熱処理を行うことが好ましい。
【０１２７】そして、熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行うと水素化を行うことができる。この工程は第１の層間絶縁膜４６１に含まれる水素により半導体層のダングリングボンドを終端する工程である。もちろん、第１の層間絶縁膜の存在に関係なく半導体層を水素化することもできる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜４５０℃で１〜１２時間の熱処理を行っても良い。
【０１２８】次いで、第１の層間絶縁膜５３８上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜５３９を形成する。本実施例では、膜厚１μｍの窒化酸化珪素膜を形成する。
【０１２９】そして、駆動回路５５５において、各不純物領域とそれぞれ電気的に接続する配線５４０〜５４２を形成する。また、画素部５５６においては、ソース配線５４３、５４５、ドレイン電極５４４を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【０１３０】図１３にここまで作製された状態の上面図を示す。なお、図９〜図１２に対応する部分には同じ符号を用いている。図１２（Ｃ）中の鎖線Ａ−Ａ’は図１３中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図１２（Ｃ）中の鎖線Ｂ−Ｂ’は図１３中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【０１３１】次いで、第２の層間絶縁膜５３９上に無機絶縁膜材料または有機絶縁物材料から成る第３の層間絶縁膜５６０を形成する。本実施例では、膜厚１．８μｍの窒化酸化珪素膜を形成する。
【０１３２】第３の層間絶縁膜５３９上にＡｌ、Ｔｉ、Ｗ、Ｃｒ、または黒色樹脂等の高い遮光性を持つ膜を所望の形状にパターニングして遮光膜５６１、５６２を形成する。この遮光膜５６１、５６２は画素の開口部以外を遮光するように網目状に配置する。さらに、この遮光膜１１７を覆うように第４の層間絶縁膜５６３を無機絶縁材料により形成する。
【０１３３】そして、接続配線５４４に通じるコンタクトホールを形成し、ＩＴＯ等の透明導電膜を１００nm厚形成し、所望の形状にパターニングすることで画素電極５６４、５６５を形成する。
【０１３４】
以上の様にして、ｎチャネル型ＴＦＴ５５１とｐチャネル型ＴＦＴ５５２を有する駆動回路５５５と、画素ＴＦＴ５５３、保持容量５５４とを有する画素部５５６が同一基板上に形成されたアクティブマトリクス基板が完成する
【０１３５】
このようにして形成されたゲート電極が有する内部応力は所望の内部応力となり、半導体膜に及ぼす応力が低減できる。そして、このようなゲート電極を用いてＴＦＴを作製すると、その電気的特性は良好なものとなり、半導体装置の動作特性も大幅に向上し得る
【０１３６】なお、本実施例は実施例２または実施例３と自由に組み合わせることが可能である。もちろん、実施例４で形成するＴＦＴや実施例５で形成するＭＯＳＦＥＴを用いてアクティブマトリクス基板を作製することも可能である。」
　
２．ここにおいて、０１００段落以下に記載された「実施例６」は、「駆動回路」及び「画素部」を同時に作成する製造方法に関するものであるが、そのうちの「駆動回路」部分における「ｎチャネル型ＴＦＴ５５１」及び「ｐチャネル型ＴＦＴ５５２」の製造方法に注目すると、これらのＴＦＴを構成する「半導体層５０７ｂ」及び「半導体層５０８ｂ」は、０１０１段落〜０１０９段落並びに図９（Ｄ）及び１０（Ａ）の記載から、「石英基板５０１」上の「下地膜５０４」の上に形成されていることが明らかである。
　そして、００３８段落の「この半導体膜１２の厚さは２５〜２００ｎｍ（好ましくは３０〜１００ｎｍ）で形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。」という記載から、引用例には、「珪素」からなる「半導体層５０７ｂ」及び「半導体層５０８ｂ」を形成することが記載されているものと認められる。
　
　また、「半導体層５０７ｂ〜５１０ｂを覆う第１のゲート絶縁膜５１１を形成する。」（０１１１段落）、「続いて、第２のゲート絶縁膜５１２を形成する。」（０１１４段落）及び「そして、下部遮光膜と接続するコンタクトを形成した後、膜厚２０〜１００ｎｍの第１の導電膜５１５と、膜厚１００〜４００ｎｍの第２の導電膜５１６ａとを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜５１５と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜５１６ａを積層形成する。」（０１１５段落）という記載から、「実施例６」においては、「半導体層５０７ｂ」及び「半導体層５０８ｂ」上に「第１のゲート絶縁膜５１１」及び「第２のゲート絶縁膜５１２」を介して「ＴａＮ膜からなる第１の導電膜５１５」及び「Ｗ膜からなる第２の導電膜５１６ａ」を形成することが記載されていることが明らかである。
　
　また、図１０（Ｄ）及び図１１（Ａ）の記載及び０１１７段落〜０１１８段落の「ここで、第２の導電膜５１６ａにおける内部応力を所望のものとするために、第３の不純物元素の導入を行う。・・・次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極及び配線を形成するためのエッチング処理を行う。」という記載から、「第６実施例」においては、内部応力を所望のものとするために、「第２の導電膜５１６ａ」の全領域に「不純物元素の導入」を行い、当該「不純物元素の導入」が行われた「第２の導電膜５１６ａ」及び「第１の導電膜５１５」を「エッチング処理」して、「ｎチャネル型ＴＦＴ５５１」及び「ｐチャネル型ＴＦＴ５５２」のゲートを形成していることが明らかである。
　
３．以上を総合すると、引用例には次の発明（以下「引用例」という。）が記載されているものと認められる。
　「石英基板５０１上の下地膜５０４の上に形成された珪素からなる半導体層５０７ｂ及び半導体層５０８ｂ上に、第１のゲート絶縁膜５１１及び第２のゲート絶縁膜５１２を介してＴａＮ膜からなる第１の導電膜５１５及びＷ膜からなる第２の導電膜５１６ａを形成し、
　内部応力を所望のものとするために、前記第２の導電膜５１６ａの全領域に不純物元素の導入を行い、
　前記不純物元素の導入が行われた前記第２の導電膜５１６ａ及び前記第１の導電膜５１５をエッチング処理して、ｎチャネル型ＴＦＴ５５１及びｐチャネル型ＴＦＴ５５２のゲートを形成することを特徴とする半導体装置の製造方法。」
　
第５．本願発明と引用発明との対比
１．引用発明の「石英基板５０１上の下地膜５０４の上に形成された珪素からなる半導体層５０７ｂ及び半導体層５０８ｂ」は、本願発明の「シリコン基板」に対応しており、両者はシリコン層である点で共通する。
　そして、引用発明の「第１のゲート絶縁膜５１１及び第２のゲート絶縁膜５１２」、「ＴａＮ膜からなる第１の導電膜５１５及びＷ膜からなる第２の導電膜５１６ａ」が、各々本願発明の「絶縁層」、「金属を含む導電層」に相当することは明らかであるから、引用発明の「石英基板５０１上の下地膜５０４の上に形成された珪素からなる半導体層５０７ｂ及び半導体層５０８ｂ上に、第１のゲート絶縁膜５１１及び第２のゲート絶縁膜５１２を介してＴａＮ膜からなる第１の導電膜５１５及びＷ膜からなる第２の導電膜５１６ａを形成」する工程と本願発明の「シリコン基板上に絶縁層を介して、金属を含む導電層を形成」する工程とは、シリコン層上に絶縁層を介して、金属を含む導電層を形成する工程である点で一致する。
　
２．引用発明の「内部応力を所望のものとするために、前記第２の導電膜５１６ａの全領域に不純物元素の導入を行」う工程と本願発明の「前記導電層の一部に、不純物を注入して、他の領域とは異なる応力を持つ応力変化領域を形成」する工程とは、「前記導電層」に、「不純物を注入して、」特定の応力を持つ領域を形成する工程である点で一致する。
　
３．引用発明の「ｎチャネル型ＴＦＴ５５１」及び「ｐチャネル型ＴＦＴ５５２」は、各々本願発明の「第１導電型のトランジスタ」及び「第２導電型のトランジスタ」に相当し、引用発明の「エッチング処理」は、本願発明の「パターニング」に相当する。
　したがって、引用発明の「前記不純物元素の導入が行われた前記第２の導電膜５１６ａ及び前記第１の導電膜５１５をエッチング処理して、ｎチャネル型ＴＦＴ５５１及びｐチャネル型ＴＦＴ５５２のゲートを形成する」工程は、本願発明の「前記応力変化領域及び前記他の領域をパターニングし、前記応力変化領域を利用して第１導電型のトランジスタ用のゲートを形成するとともに、前記他の領域を利用して第２導電型のトランジスタ用のゲートを形成する」工程に対応しており、両者は、前記特定の応力を持つ領域をパターニングし、前記特定の応力を持つ領域を利用して第１導電型のトランジスタ用のゲートを形成する工程である点で一致する。
　
４．したがって、本願発明と引用発明とは、
　「シリコン層上に絶縁層を介して、金属を含む導電層を形成し、
　前記導電層に、不純物を注入して、特定の応力を持つ領域を形成し、
　前記特定の応力を持つ領域をパターニングし、前記特定の応力を持つ領域を利用して第１導電型のトランジスタ用のゲートを形成することを特徴とする半導体装置の製造方法。」
　
　である点で一致し、以下の点で相違する。
　
（相違点１）
　「シリコン層」が、本願発明では「シリコン基板」であるのに対して、引用発明では「石英基板５０１上の下地膜５０４の上に形成された珪素からなる半導体層５０７ｂ及び半導体層５０８ｂ」である点。
　
（相違点２）
　本願発明は、「前記導電層の一部に、不純物を注入して、他の領域とは異なる応力を持つ応力変化領域を形成し、　前記応力変化領域及び前記他の領域をパターニングし、前記応力変化領域を利用して第１導電型のトランジスタ用のゲートを形成するとともに、前記他の領域を利用して第２導電型のトランジスタ用のゲートを形成」しているのに対して、引用発明は、「内部応力を所望のものとするために、前記第２の導電膜５１６ａの全領域に不純物元素の導入を行い、　前記不純物元素の導入が行われた前記第２の導電膜５１６ａ及び前記第１の導電膜５１５をエッチング処理して、ｎチャネル型ＴＦＴ５５１及びｐチャネル型ＴＦＴ５５２のゲートを形成」している点。
　
第６．相違点についての当審の判断
１．相違点１について
　一般に、トランジスタを形成するために用いるシリコン層として、シリコン基板も、絶縁層上に設けられたシリコン層も、共に当業者において周知であり、どちらを採用するかは、トランジスタの用途等に応じて当業者が適宜選択し得る設計的事項であるから、引用発明において、「石英基板５０１上の下地膜５０４の上に形成された珪素からなる半導体層５０７ｂ及び半導体層５０８ｂ」に代えて本願発明のように「シリコン基板」を用いることは、トランジスタの用途等に応じて当業者が適宜なし得たことである。
　したがって、相違点１は当業者が容易になし得た範囲に含まれる程度のものである。
　
２．相違点２について
（１）一般に、ＮＭＯＳトランジスタはチャネル形成領域が引っ張り応力を受けると移動度が向上し、ＰＭＯＳトランジスタはチャネル形成領域が圧縮応力を受けると移動度が向上することは、例えば引用例における従来技術についての説明部分である０００８段落の「このような内部応力がトランジスタの電気的特性に与える影響について、例えば、「０．１３μｍＣＭＯＳトランジスタ性能に対するエッチストップ窒化膜の応力の影響；応用物理学会分科会シリコンテクノロジーＮｏ．２５  ＵＬＳＩデバイス関連特集号（２００１）ｐｐ３６―３９」に記載されている。これによると、ＮＭＯＳトランジスタはチャネル形成領域が引っ張り応力を受けると移動度が向上し、ＰＭＯＳトランジスタは圧縮応力を受けると移動度が向上することが報告されている。」という記載からも明らかなように、当業者における技術常識である。
　したがって、引用発明に接した当業者であれば、引用発明において、「ｎチャネル型ＴＦＴ５５１」のチャネル形成領域がより大きな引っ張り応力（より小さな圧縮応力）を受けるようにする、又は、「ｐチャネル型ＴＦＴ５５２」のチャネル形成領域がより大きな圧縮応力（より小さな引っ張り応力）を受けるようにするという課題が存在することは直ちに察知し得たことである。
　
（２）一方、引用例の００４０段落には、「・・・もちろん、最適な不純物元素の導入条件は、導電膜の状態や所望とする内部応力によっても異なる。また、レジストからなるマスクを用いて、所望の領域のみに不純物元素を導入すれば、前記所望の領域のみの内部応力を変化させることも可能である。」という記載があり、当該記載を参照すれば、引用発明において、「前記第２の導電膜５１６ａの全領域に不純物元素の導入を行」うことに代えて、レジストからなるマスクを用いて所望の領域のみに不純物元素の導入を行うことにより、所望の領域のみの内部応力を変化させることが可能であることも、当業者であれば直ちに察知し得たことである。
　そして、引用例の０１１７段落の「ここで、第２の導電膜５１６ａにおける内部応力を所望のものとするために、第３の不純物元素の導入を行う。・・・これにより、圧縮応力の増加の方向へ変化し、所望の内部応力を有する第２の導電膜５１６ｂを形成することができる。」という記載から明らかなように、引用発明においては、「前記第２の導電膜５１６ａの全領域に不純物元素の導入を行」うことにより、「第２の導電膜５１６ａ」が受ける応力を、圧縮応力が増加する方向へ変化させているが、「第２の導電膜５１６ａ」が受ける応力とその下の半導体層が受ける応力とは方向が反対となるから、「前記第２の導電膜５１６ａの全領域に不純物元素の導入を行」うことにより、「第２の導電膜５１６ａ」の下の半導体層が受ける応力を、引っ張り応力が増加する方向へ変化させていることは、当業者にとって明らかなことである。
　
（３）したがって、引用発明において、「ｎチャネル型ＴＦＴ５５１」のチャネル形成領域がより大きな引っ張り応力（より小さな圧縮応力）を受けるようにする、又は、「ｐチャネル型ＴＦＴ５５２」のチャネル形成領域領域がより大きな圧縮応力（より小さな引っ張り応力）を受けるようにするという課題を解決するために、チャネル形成領域に引っ張り応力を与えることに資する「第２の導電膜５１６ａ」への不純物元素の導入を、「前記第２の導電膜５１６ａの全領域」に行うことに代えて、レジストからなるマスクを用いて「第２の導電膜５１６ａ」の「ｎチャネル型ＴＦＴ５５１」の領域のみに行い、不純物元素の導入が行われた領域及び行われなかった領域の前記第２の導電膜５１６ａ及び前記第１の導電膜５１５をエッチング処理することにより、前記不純物元素の導入が行われた領域を利用して「ｎチャネル型ＴＦＴ５５１」のゲートを形成し、不純物元素の導入が行われなかった領域を利用して「ｐチャネル型ＴＦＴ５５２」のゲートを形成すること、すなわち、本願発明のように、「前記導電層の一部に、不純物を注入して、他の領域とは異なる応力を持つ応力変化領域を形成し、　前記応力変化領域及び前記他の領域をパターニングし、前記応力変化領域を利用して第１導電型のトランジスタ用のゲートを形成するとともに、前記他の領域を利用して第２導電型のトランジスタ用のゲートを形成する」ことは、当業者が容易に想到し得たことである。
　
　したがって、相違点２も当業者が容易になし得た範囲に含まれる程度のものである。
　
３．相違点についての判断のまとめ
　以上検討したとおりであるから、本願発明は技術常識を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第７．むすび　 
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。