【事件の表示】
　特願２００３−１７６１００「情報処理装置」拒絶査定不服審判事件〔平成１７年　１月１３日出願公開、特開２００５−　１１１６６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１５年６月２０日の出願であって、平成２１年３月１７日付けの拒絶理由通知に対する応答期間内の平成２１年５月２５日付けで手続補正がなされたが、同年１１月２０日付けで拒絶査定がなされ、これに対し、平成２２年２月２６日付けで拒絶査定不服審判が請求されるとともに、同日付けで手続補正がなされた。
　その後、平成２３年４月１３日付けで前置報告書の内容に基づき審尋がなされ、同年６月１３日付けで回答書が提出されたものである。
　
第２　平成２２年２月２６日付け手続補正についての補正却下の決定
　
[補正却下の決定の結論]
　平成２２年２月２６日付け手続補正を却下する。
　
[理由]
１．本件補正
　平成２２年２月２６日付けの手続補正（以下「本件補正」という）は、特許請求の範囲については本件補正前、
（ａ）「【請求項１】中央処理装置と周辺回路モジュールとを含む第１領域と、
　内部メモリと、前記周辺回路モジュールに含まれるレジスタの値を保持するための情報保持回路と、を有する第２領域と、
　前記中央処理装置が実行すべき命令が格納されるアドレスが設定されるブートアドレスレジスタを有するスタンバイ制御回路を含む第３領域と、
　前記第１領域への電流の供給を制御するための第１電源スイッチと、
　前記第２領域への電流の供給を制御するための第２電源スイッチと、を具備する情報処理装置であって、
　前記情報処理装置が第１モードで動作する場合に、前記第１領域及び前記第２領域は、動作電流が供給されるように前記第１及び第２電源スイッチが制御され、前記情報処理装置が第２モードで動作する場合に、前記第１電源スイッチは、前記第１領域に電流の供給を遮断するように制御され、前記第２領域への電流供給は継続され、
　前記第２モードから前記第１モードに移行する場合に、前記中央処理装置は、前記ブートアドレスレジスタに保持されたアドレスに示される命令から実行を開始することを特徴とする情報処理装置。
　　【請求項２】請求項１において、
　前記情報保持回路は、ゲート回路を有し、
　前記ゲート回路は、前記第１モードにおいて、前記周辺回路モジュールに含まれるレジスタの値を前記情報保持回路に伝達し、前記第２モードにおいて、前記周辺回路モジュールに含まれるレジスタの値の前記情報保持回路への伝達を制限することを特徴とする情報処理装置。
　　【請求項３】請求項１において、
　前記情報処理装置が前記第２モードで動作している時に、前記情報処理装置の外部から割り込み要求があった場合、前記情報保持回路に保持された情報を前記周辺回路モジュールに含まれるレジスタに復帰させた後に前記割り込み要求を処理することを特徴とする情報処理装置。
　　【請求項４】請求項１において、
　前記情報処理装置が第３モードで動作する場合に、前記第１電源スイッチは、前記第１領域への電流の供給を遮断するように制御され、前記第２電源スイッチは、前記第２領域への電流の供給を遮断するように制御され、前記第３領域は、電流の供給が継続され、
　前記第１電源スイッチ及び第２電源スイッチの動作制御は、前記スタンバイ制御回路により行われることを特徴とする情報処理装置。
　　【請求項５】請求項４において、
　前記スタンバイ制御回路は、前記ブートアドレスレジスタから出力されるアドレスとリセット処理をするための命令が格納されるアドレスとを選択するセレクタを有し、
　前記セレクタは、前記情報処理装置が前記第２モードから前記第１モードに移行する場合に、前記ブートアドレスレジスタから出力されるアドレスを選択し、前記情報処理装置が前記第３モードから前記第１モードに移行する場合に、前記リセット処理するための命令が格納されるアドレスを選択することを特徴とする情報処理装置。
　　【請求項６】請求項１において、
　前記情報処理装置は、前記外部から入力されたクロック信号を受けて前記周辺回路モジュールに供給する内部クロックを発生するクロック発生回路を更に具備し、
　前記クロック発生回路は、前記第１領域に含まれ、
　前記情報処理装置は、第４モードにおいて、前記第１領域及び第２領域に電流が供給され、前記周辺回路モジュールには前記内部クロック信号の供給が停止されることを特徴とする情報処理装置。
　　【請求項７】請求項１において、
　前記周辺回路モジュールは、レジスタを有し、
　前記情報処理装置は、前記情報保持回路と前記周辺回路モジュールに含まれるレジスタとの間を接続する転送線を更に有し、
　前記第２モードで動作している際に、前記情報処理装置の外部から割り込み要求が通知された場合に、前記第２モードから前記第１モードに移行を行い、前記情報保持回路に保持された情報を前記周辺回路モジュールに含まれるレジスタに前記転送線を用いて転送することを特徴とする情報処理装置。
　　【請求項８】中央処理装置と、
　周辺回路モジュールと、
　第２動作モードから第１動作モードに移行する際に、前記中央処理装置が最初に実行する命令を格納するアドレスが設定されるブートアドレスレジスタとを具備する情報処理装置であって、
　前記情報処理装置は、前記情報処理装置の初期状態を設定するリセット処理と、前記情報処理装置の外部から割り込み要求が通知された場合に、前記割り込み要求に対応した処理を行う割り込み処理とを実行可能であり、
　前記中央処理装置と前記周辺回路モジュールとに電流を供給する第１動作モードと、前記中央処理装置及び前記周辺回路モジュールへの電流供給が停止している第２動作モードとを有し、
　前記第２動作モードで動作していている際に前記情報処理装置の外部から割り込み要求が通知された場合に、前記中央処理装置が前記ブートアドレスレジスタに設定されたアドレスが示す命令から実行することにより、退避された情報を前記中央処理装置及び前記周辺回路モジュールに復帰させた後、前記割り込み要求に対応する割り込み処理を行うことが可能であることを特徴とする情報処理装置。
　　【請求項９】請求項８において、
　前記情報処理装置は、前記周辺回路モジュールに含まれるレジスタの値を保持するための情報保持回路を更に具備し、前記中央処理装置、前記周辺回路モジュール及び前記情報保持回路への電流の供給を停止する第３動作モードを更に有し、
　前記情報保持回路は、前記第２動作モードにおいて、電流が供給されることを特徴とする情報処理装置。
　　【請求項１０】請求項９において、
　前記中央処理装置は、前記第２動作モードから前記第1動作モードに移行する際に前記リセット処理を行わず、前記第３動作モードから前記第１動作モードに移行する際に前記リセット処理を行うことを特徴とする情報処理装置。
　　【請求項１１】請求項１０において、
　前記リセット処理を行うための命令を示すアドレスと前記ブートアドレスレジスタに設定されるアドレスは、異なるアドレスであることを特徴とする情報処理装置。
　　【請求項１２】請求項８において、
　前記情報処理装置は、前記中央処理装置及び前記周辺回路モジュールに電流を供給する第４動作モードを更に有し、
　前記中央処理装置は、前記第１動作モードにおいて、内部クロック信号を供給され、前記第４動作モードにおいて、前記内部クロック信号の供給が停止されることを特徴とする情報処理装置。
　　【請求項１３】請求項８において、
　前記情報処理装置は、前記周辺回路モジュールに含まれるレジスタの値を保持するための情報保持回路を更に具備し、
　前記情報保持回路は、前記第２動作モードおいて、前記周辺回路モジュールに含まれるレジスタの情報を保持し、前記第２動作モードから前記第１動作モードに移行する場合に、前記情報保持回路に保持された情報を前記周辺回路モジュールに含まれるレジスタに転送することを特徴とする情報処理装置。
　　【請求項１４】中央処理装置と、周辺回路モジュールと、ブートアドレスレジスタとを具備する情報処理装置であって、
　前記情報処理装置は、第１動作モードと前記第１動作モードより消費電流が小さい第２動作モードとを有し、
　前記ブートアドレスレジスタは、前記第１動作モードから前記第２動作モードに移行する際に、前記第２動作モードから前記第１動作モードに復帰する際に、前記中央処理装置が最初に実行すべき命令が格納されるアドレスが設定されることを特徴とする情報処理装置。
　　【請求項１５】請求項１４において、
　前記情報処理装置は、前記第２動作モードにおいて、前記情報処理装置の外部から割り込み要求が通知された場合に、前記割り込み要求に対応した割り込み処理を行うことを特徴とする情報処理装置。
　　【請求項１６】請求項１４において、
　前記中央処理装置及び前記周辺回路モジュールは、前記第２動作モードにおいて、電流の供給が停止されるように制御され、
　前記ブートアドレスレジスタは、前記第２動作モードにおいて、電流の供給がされるように制御されることを特徴とする情報処理装置。
　　【請求項１７】請求項１６において、
　前記情報処理装置は、前記第２動作モードより消費電流の小さい第３動作モードを更に有し、
　前記中央処理装置、前記周辺回路モジュールは、前記第３動作モードにおいて、電流の供給が停止されるように制御され、
　前記中央処理装置は、前記第３動作モードにおいて、前記情報処理装置の外部から割り込み要求が通知された場合に、前記情報処理装置の初期状態を設定するリセット処理を行うことを特徴とする情報処理装置。」
を
本件補正後、
（ｂ）「【特許請求の範囲】
　　【請求項１】中央処理装置と
、
、前記中央処理装置及び前記周辺回路モジュールが接続されるバスと、
　内部メモリと、前記周辺回路モジュールに含まれるレジスタの値を保持するための情報保持回路と、を有する第２領域と、
　前記中央処理装置が実行すべき命令が格納されるアドレスが設定される
レジスタであって、前記バスと接続される
　前記第１領域への電流の供給を制御するための第１電源スイッチと、
　前記第２領域への電流の供給を制御するための第２電源スイッチと、を具備する情報処理装置であって、
　前記情報処理装置が第１モードで動作する場合に、前記第１領域及び前記第２領域は、動作電流が供給されるように前記第１及び第２電源スイッチが制御され、前記情報処理装置が第２モードで動作する場合に、前記第１電源スイッチは、前記第１領域に電流の供給を遮断するように制御され、前記第２領域への電流供給は継続され、
　前記第２モードから前記第１モードに移行する場合に、前記中央処理装置は、前記ブートアドレスレジスタに保持されたアドレスに示される命令から実行を開始
し、
　
前記ブートアドレスレジスタに保持されたアドレスは、前記バスを介して書き換え可能である
　　【請求項２】請求項１において、
　前記情報保持回路は、ゲート回路を有し、
　前記ゲート回路は、前記第１モードにおいて、前記周辺回路モジュールに含まれるレジスタの値を前記情報保持回路に伝達し、前記第２モードにおいて、前記周辺回路モジュールに含まれるレジスタの値の前記情報保持回路への伝達を制限することを特徴とする情報処理装置。
　　【請求項３】請求項１において、
　前記情報処理装置が前記第２モードで動作している時に、前記情報処理装置の外部から割り込み要求があった場合、前記情報保持回路に保持された情報を前記周辺回路モジュールに含まれるレジスタに復帰させた後に前記割り込み要求を処理することを特徴とする情報処理装置。
　　【請求項４】請求項１において、
　前記情報処理装置が第３モードで動作する場合に、前記第１電源スイッチは、前記第１領域への電流の供給を遮断するように制御され、前記第２電源スイッチは、前記第２領域への電流の供給を遮断するように制御され、前記第３領域は、電流の供給が継続され、
　前記第１電源スイッチ及び第２電源スイッチの動作制御は、前記スタンバイ制御回路により行われることを特徴とする情報処理装置。
　　【請求項５】請求項４において、
　前記スタンバイ制御回路は、前記ブートアドレスレジスタから出力されるアドレスとリセット処理をするための命令が格納されるアドレスとを選択するセレクタを有し、
　前記セレクタは、前記情報処理装置が前記第２モードから前記第１モードに移行する場合に、前記ブートアドレスレジスタから出力されるアドレスを選択し、前記情報処理装置が前記第３モードから前記第１モードに移行する場合に、前記リセット処理するための命令が格納されるアドレスを選択することを特徴とする情報処理装置。
　　【請求項６】請求項１において、
　前記情報処理装置は、前記外部から入力されたクロック信号を受けて前記周辺回路モジュールに供給する内部クロックを発生するクロック発生回路を更に具備し、
　前記クロック発生回路は、前記第１領域に含まれ、
　前記情報処理装置は、第４モードにおいて、前記第１領域及び第２領域に電流が供給され、前記周辺回路モジュールには前記内部クロック信号の供給が停止されることを特徴とする情報処理装置。
　　【請求項７】請求項１において、
　前記周辺回路モジュールは、レジスタを有し、
　前記情報処理装置は、前記情報保持回路と前記周辺回路モジュールに含まれるレジスタとの間を接続する転送線を更に有し、
　前記第２モードで動作している際に、前記情報処理装置の外部から割り込み要求が通知された場合に、前記第２モードから前記第１モードに移行を行い、前記情報保持回路に保持された情報を前記周辺回路モジュールに含まれるレジスタに前記転送線を用いて転送することを特徴とする情報処理装置。
　　【請求項８】中央処理装置と、
　周辺回路モジュールと、
　
前記中央処理装置及び前記周辺回路モジュールが接続されるバスと、
レジスタであって、前記バスと接続される
　前記情報処理装置は、前記情報処理装置の初期状態を設定するリセット処理と、前記情報処理装置の外部から割り込み要求が通知された場合に、前記割り込み要求に対応した処理を行う割り込み処理とを実行可能であり、
　前記中央処理装置と前記周辺回路モジュールとに電流を供給する第１動作モードと、前記中央処理装置及び前記周辺回路モジュールへの電流供給が停止している第２動作モードとを有し、
　前記第２動作モードで動作して
いる
あり、
　
前記ブートアドレスレジスタに設定されるアドレスは、前記バスを介して書き換え可能である
　　【請求項９】請求項８において、
　前記情報処理装置は、前記周辺回路モジュールに含まれるレジスタの値を保持するための情報保持回路を更に具備し、前記中央処理装置、前記周辺回路モジュール及び前記情報保持回路への電流の供給を停止する第３動作モードを更に有し、
　前記情報保持回路は、前記第２動作モードにおいて、電流が供給されることを特徴とする情報処理装置。
　　【請求項１０】請求項９において、
　前記中央処理装置は、前記第２動作モードから前記第１動作モードに移行する際に前記リセット処理を行わず、前記第３動作モードから前記第１動作モードに移行する際に前記リセット処理を行うことを特徴とする情報処理装置。
　　【請求項１１】請求項１０において、
　前記リセット処理を行うための命令を示すアドレスと前記ブートアドレスレジスタに設定されるアドレスは、異なるアドレスであることを特徴とする情報処理装置。
　　【請求項１２】請求項８において、
　前記情報処理装置は、前記中央処理装置及び前記周辺回路モジュールに電流を供給する第４動作モードを更に有し、
　前記中央処理装置は、前記第１動作モードにおいて、内部クロック信号を供給され、前記第４動作モードにおいて、前記内部クロック信号の供給が停止されることを特徴とする情報処理装置。
　　【請求項１３】請求項８において、
　前記情報処理装置は、前記周辺回路モジュールに含まれるレジスタの値を保持するための情報保持回路を更に具備し、
　前記情報保持回路は、前記第２動作モードおいて、前記周辺回路モジュールに含まれるレジスタの情報を保持し、前記第２動作モードから前記第１動作モードに移行する場合に、前記情報保持回路に保持された情報を前記周辺回路モジュールに含まれるレジスタに転送することを特徴とする情報処理装置。
　　【請求項１４】中央処理装置と、
　周辺回路モジュールと、
　
前記中央処理装置及び前記周辺回路モジュールが接続されるバスと、
前記バスと接続される
　前記情報処理装置は、第１動作モードと前記第１動作モードより消費電流が小さい第２動作モードとを有し、
　前記ブートアドレスレジスタは、前記第１動作モードから前記第２動作モードに移行する際に、前記第２動作モードから前記第１動作モードに復帰する際に、前記中央処理装置が最初に実行すべき命令が格納されるアドレスが設定され
、
　
前記ブートアドレスレジスタに設定されるアドレスは、前記バスを介して書き換え可能である
　　【請求項１５】請求項１４において、
　前記情報処理装置は、前記第２動作モードにおいて、前記情報処理装置の外部から割り込み要求が通知された場合に、前記割り込み要求に対応した割り込み処理を行うことを特徴とする情報処理装置。
　　【請求項１６】請求項１４において、
　前記中央処理装置及び前記周辺回路モジュールは、前記第２動作モードにおいて、電流の供給が停止されるように制御され、
　前記ブートアドレスレジスタは、前記第２動作モードにおいて、電流の供給がされるように制御されることを特徴とする情報処理装置。
　　【請求項１７】請求項１６において、
　前記情報処理装置は、前記第２動作モードより消費電流の小さい第３動作モードを更に有し、
　前記中央処理装置、前記周辺回路モジュールは、前記第３動作モードにおいて、電流の供給が停止されるように制御され、
　前記中央処理装置は、前記第３動作モードにおいて、前記情報処理装置の外部から割り込み要求が通知された場合に、前記情報処理装置の初期状態を設定するリセット処理を行うことを特徴とする情報処理装置。」
 とするものである。
　本件補正は、概略、補正前の請求項１、請求項８及び請求項１４において、発明特定事項である「情報処理装置」について、「前記中央処理装置及び前記周辺回路モジュールが接続されるバス」を付加し、「ブートアドレスレジスタ」について、「前記バスと接続される」と限定し、そして「前記ブートアドレスレジスタに保持されたアドレスは、前記バスを介して書き換え可能である」という構成を付加したものであるから、平成１８年法律第５５号改正附則第３条第１号によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　　
　そこで、上記本件補正後の特許請求の範囲に記載された発明が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１号によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条第５号にに規定する要件を満たすか）否かを、本件補正後の請求項１４に記載された発明（以下「本件補正発明」という）について以下検討する。
　
２．引用例
　原査定の拒絶の理由に引用された、本願の出願の日前である平成２００２年７月１２日に頒布された刊行物である特開２００２−１９６８４６号公報（以下「引用例１」という。）には、図面と共に次の事項が記載されている。（なお、下線は当審で付与した。）
　
（１）「【０００１】
【発明の属する技術分野】この発明は、ＬＳＩチップにおける消費電力を削減するためのＬＳＩのリーク電流低減方法に関するものであり、特に、
動作待機状態におけるリーク電流によって消費電力が増大するのを抑制するＬＳＩのリーク電流の低減方法に関するものである
【０００２】
【従来の技術】携帯電話機をはじめとする携帯電子機器用のＬＳＩでは、消費電力の削減が重要な問題となる。このようなＬＳＩで電力が消費される要因には、トランジスタのスイッチング動作による電力消費、およびトランジスタのリーク電流による電力消費の２つに大別される。携帯電話機では待ち受け処理時にはＬＳＩのロジック部は信号も含めて停止しており、トランジスタのスイッチング動作はほとんど発生しない。従って、携帯電話機における待ち受け時の消費電力の削減には、トランジスタのリーク電流の削減が有効となる。
【０００３】図７は従来のＬＳＩを用いたシステムにおける、上記リーク電流の低減を説明するためのブロック図である。なお、ここでは、ＣＰＵ内蔵のＬＳＩチップと外部ＲＯＭとを用いたシステムの構成例を示している。
図において、１はＬＳＩチップ
３は主電源
５はバックアップ電源
である
また、ＬＳＩチップ１内において、１１はＣＰＵ、１２はＣＰＵ周辺回路、１３はデータバス、１４はアドレスバス
１５は内蔵ＳＲＡＭ
１８は主電源供給領域であり、１９はバックアップ電源供給領域である
【０００４】次に動作について説明する。図示のシステムでは、主電源３とバックアップ電源５の２系統の電源が準備されており、
電流リークの対策が必要なＬＳＩチップ１には、それら主電源３とバックアップ電源５のそれぞれより電力の供給が行われている
【０００５】また、ＬＳＩチップ１はその内部が、
主電源３から電力の供給を受ける主電源供給領域１８と、バックアップ電源５から電力の供給を受けるバックアップ電源供給領域１９とに二分されている。バックアップ電源供給領域１９には動作待機時のスイッチ制御を行う電源遮断コントローラ１７と、記憶内容の保持が必要な内蔵ＳＲＡＭ１５が配置されており、主電源供給領域１８にはそれ以外の、ＣＰＵ１１やＣＰＵ周辺回路１２が配置されている。主電源供給領域１８の各回路は主電源３より電力の供給を受けて、バックアップ電源供給領域１９の各回路はバックアップ電源５より電力の供給を受けてそれぞれ動作する
【０００６】ここで、ＬＳＩチップ１が動作待機状態になると、電源遮断コントローラ１７を通じて主電源電流遮断スイッチ４がオフとなり、主電源供給領域１８への動作電力の供給が遮断されるため、主電源供給領域１８内の電圧レベルは不安定となる。一方、バックアップ電源供給領域１９内の電圧は正常レベルである。これにより、主電源供給領域１８とバックアップ電源供給領域１９の間で予期しない電流が流れるのを防止するため、主電源供給領域１８とバックアップ電源供給領域１９の配線を、電力供給遮断時に電気的に切り離せるように、内部電流遮断スイッチ１６を介して接続している。
【０００７】
ＬＳＩチップ１が待機状態になって、主電源供給領域１８内のＣＰＵ１１やＣＰＵ周辺回路１２への電力供給が遮断されると、それらの記憶素子に保持されている情報が失われてしまう。そのため、それら各記憶素子の情報を主電源３からの電力供給を遮断する前に、バックアップ電源供給領域１９内の内蔵ＳＲＡＭ１５に待避させておく
　
（２）「【００１９】ＬＳＩチップ１内において、１１はこのＬＳＩチップ１に内蔵されたＣＰＵであり、１２はＣＰＵ１１の制御動作時に使用されるＣＰＵ周辺回路である。１３はＣＰＵ１１と、ＣＰＵ周辺回路１２や外部ＲＯＭ２などとの間でやりとりされるデータが伝送されるデータバスであり、１４はＣＰＵ１１が指定するアドレスや制御信号が伝送されるアドレスバス・制御信号線である。１５はＬＳＩチップ１の通常動作時及び動作待機時において必要なデータを保存するＳＲＡＭとしての内蔵ＳＲＡＭであり、１６は
データバス１３またはアドレスバス・制御信号線１４と、この内蔵ＳＲＡＭ１５
との接続を
する
【００２０】１８は主電源３から電力の供給を受けて動作するＣＰＵ１１、ＣＰＵ周辺回路１２などが配置された主電源供給領域であり、１９はＬＳＩチップ１の待機時にバックアップ電源５から電力の供給を受けて動作する内蔵ＳＲＡＭ１５、内蔵電流遮断スイッチ１６、電源遮断コントローラ１７等が配置されたバックアップ電源供給領域である。このＬＳＩチップ１はこれら主電源供給領域１８とバックアップ電源供給領域１９とに二分されている。なお、
これら各部は、図７に同一符号を付して示した従来のそれらに相当する部分である
　
　上記摘示事項及び図面の記載を総合勘案すると、引用例１には次の発明（以下「引用発明」という。）が記載されていると認める。
　
「ＣＰＵと、
　ＣＰＵ周辺回路と、
　前記ＣＰＵ及び前記ＣＰＵ周辺回路が接続されるバスと、
　前記バスに接続される内蔵ＳＲＡＭと、
　主電源と、
　バックアップ電源とを有する携帯電子機器用ＬＳＩチップであって、
　前記携帯電子機器用ＬＳＩチップは、前記主電源から電力を受ける主電源供給領域と前記バックアップ電源から電力の供給を受けるバックアップ電源供給領域とに二分され、
　バックアップ電源供給領域には内蔵ＳＲＡＭが配置され、主電源供給領域にはＣＰＵ及びＣＰＵ周辺回路が配置され、
　動作待機時、主電源からＣＰＵ及びＣＰＵ周辺回路への電力供給を遮断する前に、バックアップ電源供給領域内の内蔵ＳＲＡＭにＣＰＵの記憶素子に保持されている情報を待避させる携帯電子機器用ＬＳＩチップ。」
　
　また、拒絶査定時に周知例として引用された特開昭６３−３１４６６６号公報（以下「引用例２」という。）には、図面と共に次の事項が記載されている。（なお、下線は当審で付与した。）
　
（３）「〔発明が解決しようとする問題点〕
　従来のマイコンでは、モード切替命令がプログラム中のどこのアドレスで実行されたかによらず、
通常動作モードへの復帰時のプログラム実行開始アドレスはリセットアドレスに固定されていた。そのため、プログラム作成の自由度が著しく制限されるという欠点があった
　この発明は、上記のような従来のものの問題点に鑑みてなされたもので、パワーダウンモードからの復帰時に、以前の実行アドレスに直ちに戻ることができるマイクロコンピュータを提供せんとするものである。」（２頁右下欄１０行〜３頁左上欄１行）
　
（４）「〔作用〕
　この発明においては、
モード切替命令実行時、プログラムカウンタの内容をスタックに退避し、パワーダウンの間、プログラムスタックレジスタの内容を保存するようにし、復帰時に、そのスタックレジスタの内容をプログラムカウンタにロードするように構成しているから、パワーダウンモードが解除されると、パワーダウンモードに入る直前の実行アドレスに直ちに復帰できる
　　
（５）「〔発明の効果〕
　以上のように、この発明に係るマイクロコンピュータによれば、パワーダウンモードへの切替時にプログラムカウンタの内容をスタックに退避させ、復帰時それを戻すようにしたので、
復帰に伴って以前の実行アドレスに直ちに戻ることができ、プログラム作成の自由度が増大し、かつ動作の再開が早くなる
　
３．対比
　そこで、本願補正発明と引用発明とを対比する。
（１）引用発明の「ＣＰＵ」「ＣＰＵ周辺回路」及び「バス」は、本願補正発明の「中央処理装置」「周辺回路モジュール」及び「バス」にそれぞれ相当する。
（２）引用発明の「内蔵ＳＲＡＭ」は、バスに接続され、記憶内容を保持するものであるから、本願補正発明の「レジスタ」と共通する。
（３）引用発明の「携帯電子機器ＬＳＩチップ」は、本願補正発明の「情報処理装置」に相当する。
（４）引用発明の「動作待機時」は、主電源からの電力供給が遮断され、通常動作時より消費電流が小さくなることは明であるから、引用発明の「通常動作時」及び「動作待機時」は、本願補正発明の「第１動作モード」及び「第２動作モード」にそれぞれ相当する。
（５）引用発明は、動作待機時、内蔵ＳＲＡＭにＣＰＵの記憶素子に保持されている情報を待避させる、換言すれば、内蔵ＳＲＡＭに情報を設定するものであり、また、本願補正発明の「アドレス」は、情報の１つといえるから、引用発明は、本願補正発明の「前記レジスタは、前記第１動作モードから前記第２動作モードに移行する際に、［情報］が設定され」に相当する構成を備えている。
（６）引用発明は、バスを介して内蔵ＳＲＡＭに情報を退避させるのであるから（図７）、内蔵ＳＲＡＭ内の情報は、バスを介して書き換え可能であることは明らかである。
　
　そうすると、引用発明と本願補正発明とは次の点で一致する。
「中央処理装置と、
　周辺回路モジュールと、
　前記中央処理装置及び前記周辺回路モジュールが接続されるバスと、
　前記バスと接続されるレジスタとを具備する情報処理装置であって、
　前記情報処理装置は、第１動作モードと前記第１動作モードより消費電流が小さい第２動作モードとを有し、　
　前記レジスタは、前記第１動作モードから前記第２動作モードに移行する際に、［情報］が設定され、　
　前記レジスタに設定される［情報］は、前記バスを介して書き換え可能である情報処理装置。」
である点。
　
　そして、次の点で相違する。
　
＜相違点＞
（ａ）「レジスタ」に関し、本願補正発明は「ブートアドレスレジスタ」であるのに対し、引用発明は、そのような内蔵ＳＲＡＭ（レジスタ）ではない点。
（ｂ）「レジスタ」に設定される［情報］について、本願補正発明は、「前記第２動作モードから前記第１動作モードに復帰する際に、前記中央処理装置が最初に実行すべき命令が格納されるアドレス」であるのに対し、引用発明は、そのような特定がない点。
　
４．当審の判断
相違点（ａ）、（ｂ）について
　パワーダウンモード（本願補正発明の「第２動作モード」）から通常動作モード（本願補正発明の「第１動作モード」）に戻る際の復帰時のプログラム実行アドレスをモード切替命令実行時、すなわち通常動作モードからパワーダウンモードに移行する前にスタックレジスタ（本願補正発明の「ブートアドレスレジスタ」に相当）に待避させることは上記引用例２に開示されているように周知技術である。
  してみれば、引用発明において、通常動作時（第１動作モード）から消費電流が小さい動作待機時（第２動作モード）に移行する際に、内蔵ＳＲＡＭに退避する情報として、復帰時のプログラム実行アドレスとすること、すなわち内蔵ＳＲＡＭを「ブートアドレスレジスタ」とし、そして「前記第２動作モードから前記第１動作モードに復帰する際に、前記中央処理装置が最初に実行すべき命令が格納されるアドレスが設定され」る構成とすることは上記技術を適用することにより当業者が容易に想到できたものである。
　
　なお、審判請求人は、請求理由及び回答書において『周知技術１（特開昭６３−３１４６６６号公報）において、省電力モードは、「パワーダウンモードからの復帰時に、以前の実行アドレスに直ちに戻る」（明細書第２頁右下欄第１８行〜１９行目）と明記されているように、復帰のアドレスは以前の実行アドレスに固定されるものであります。具体的には、ＣＰＵ１内にプログラムカウンタ１０を設け（第１図）、電源供給停止の直前には、パワーダウン退避手段３０によりプログラムカウンタ１０の内容が、スタックレジスタ１１にハード的かつ自動的に退避されるものであります（明細書第３頁左下欄第１３行〜１６行目）。…（中略）…
　以上のように、周知技術１及び２に記載の発明は、プログラムカウンタの内容を自動的に退避したアドレスか、又はベクタにあらかじめ書き込まれたアドレスか、という違いはありますが、いずれもあらかじめ決まったアドレスに復帰することしかできず、
復帰アドレスを自由に設定する
 　これに対して、補正後の請求項１に係る発明は、「前記中央処理装置及び前記周辺回路モジュールが接続されるバス」をさらに有し、ブートアドレスレジスタは「前記バスと接続され」、「前記ブートアドレスレジスタに保持されたアドレスは、前記バスを介して書き換え可能である」ことを特徴とするものであります。
　係る特徴を有することにより、補正後の請求項１に係る発明は、「前記第２モードから前記第１モードに移行する場合に、前記中央処理装置は、前記ブートアドレスレジスタに保持されたアドレスに示される命令から実行を開始」する際に、当該アドレスを、バスを介して書き換えることができます。その結果、ソフトウェア作成者が実行開始アドレスを自由に設定することを可能とし、復調時に必要なプログラムをメモリ空間の任意の位置に配置することが可能になるという顕著な効果を有することができます（段落［００３６］）。係る効果は、復調アドレスをあらかじめ決まったアドレスに限定されている各周知技術には、記載も示唆もされていません』旨主張している。
　しかしながら、本願補正発明には、「前記ブートアドレスレジスタに設定されるアドレスは、前記バスを介して書き換え可能である」ことは記載されているが、「前記第２モードから前記第１モードに移行する場合に、前記中央処理装置は、前記ブートアドレスレジスタに保持されたアドレスに示される命令から実行を開始する際に、当該アドレスを、バスを介して書き換える」、即ち、実行開始アドレスを自由に設定できることを特定する記載はなく、結局、請求人の上記主張は特許請求の範囲の記載に基づくものではないので採用できない。
　そして、上記相違点を総合的に判断しても、本願補正発明が奏する効果は引用例１及び２から当業者が十分に予測できたものであって、格別なものとはいえない。
　したがって、本願補正発明は、引用例１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　　
６．むすび
  以上のとおり、本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例とされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条第５項の規定に違反するので同法５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
第３　本願発明
１．本願発明
　平成２２年２月２６日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし１７に係る発明は、平成２１年５月２５日付け手続補正で補正された特許請求の範囲の請求項１ないし１７に記載された事項により特定されたものであるところ、請求項１４に係る発明（以下「本願発明」という。）は、上記「第２［理由］１．」の本件補正前の「請求項１４」に記載されたとおりのものである。
　
２．引用例
　原査定の拒絶の理由に引用された引用例の記載事項は、前記「第２［理由］２．」に記載したとおりである。
　
３．対比・判断
　本願発明は、上記「第２［理由］３．４．」で検討した本願補正発明から「前記中央処理装置及び前記周辺回路モジュールが接続されるバスと」「前記バスと接続される」及び「前記ブートアドレスレジスタに設定されるアドレスは、前記バスを介して書き換え可能である」を削除したものである。
　そうすると本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記「第２［理由］４．」に記載したとおり引用例１及び２に記載された発明から当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用例１及び２に記載された発明から当業者が容易に発明することができたものである。
　
４．むすび
　以上のとおりであるから、本願の請求項１４に係る発明は，特許法２９条第２項の規定より特許を受けることができないものである。
　したがって、本願は、その余の請求項について論及するまでもなく拒絶すべきものである。
　よって、結論のとおり審決する。