【事件の表示】
　特願２００４−１２４１５１「ゲート−ボディーコンタクト薄膜トランジスター」拒絶査定不服審判事件〔平成１７年　５月１２日出願公開、特開２００５−１２３５６５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１６年４月２０日（パリ条約による優先権主張平成１５年１０月１６日、大韓民国）の出願であって、平成２０年２月１８日付けで手続補正がなされ、同年３月５日付けで拒絶査定がなされ、それに対して、同年６月６日に拒絶査定に対する審判請求がなされるともに、同日付けで手続補正がなされ、その後当審において、平成２２年７月７日付けで審尋がなされ、同年１０月８日付けで回答書が提出されたものである。
　
２．平成２０年６月６日付けの手続補正について
【補正の却下の決定の結論】
　平成２０年６月６日付けの手続補正を却下する。
　
【理由】
（１）補正の内容
　平成２０年６月６日付けの手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１ないし請求項１０を、補正後の特許請求の範囲の請求項１ないし請求項９に補正するものであり、その補正事項を整理すると、以下のとおりである。
　
（補正事項ａ）補正前の請求項１を、補正後の請求項１の
「【請求項１】
　絶縁基板上に形成され、チャンネル領域及びソース／ドレーン領域を備えるアクティブ層と、
　前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、
　前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域と、
　前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、
　前記ボディーコンタクト領域と前記ゲート電極とを連結するための導電性配線とを含み、
　前記導電性配線は、前記ソース／ドレーン電極と同一の物質で形成され、前記ソース／ドレーン電極と同一面上に形成されることを特徴とする薄膜トランジスター。」と補正すること。
　
（補正事項ｂ）補正前の請求項５を、補正後の請求項５の
「【請求項５】
　少なくとも画素電極を有する平板表示装置用の薄膜トランジスターにおいて、
　絶縁基板上に形成され、チャンネル領域及びソース／ドレーン領域を備えるアクティブ層と、
　前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、
　前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域と、
　前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、
　前記ボディーコンタクト領域と前記ゲート電極とを連結するための導電性配線とを含み
　前記導電性配線は、透明導電膜からなり、前記画素電極と同一面上に形成されることを特徴とする薄膜トランジスター。」と補正すること。
　
（補正事項ｃ）補正前の請求項９を、削除すること。
　
（補正事項ｄ）補正前の請求項１０を、補正後の請求項９の
「【請求項９】
　少なくとも画素電極を含む平板表示装置用薄膜トランジスターにおいて、
　絶縁基板上に形成され、チャンネル領域及びソース／ドレーン領域を備えるアクティブ層と、
　前記アクティブ層を覆うように基板上に形成された第１絶縁膜と、
　前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、
　前記ゲート電極を覆うように形成された第２絶縁膜と、
　前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域と、
　前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、
　前記画素電極下部に形成された第３絶縁膜と、
　前記ゲート電極の一部分を露出させるように前記第２絶縁膜及び第３絶縁膜に形成された第１コンタクトホールと、
　前記ボディーコンタクト領域の一部分を露出させるように前記第１ないし第３絶縁膜に形成された第２コンタクトホールと、
　前記第１コンタクトホールと前記第２コンタクトホールを介して前記ボディーコンタクト領域と前記ゲート電極を接続するための導電性配線とを含み、
　前記導電性配線は前記画素電極と同一面上に形成されることを特徴とする薄膜トランジスター。」と補正すること。
　
（２）新規事項追加の有無及び補正の目的の適否についての検討
（２−１）補正事項ａについて
　補正事項ａは、補正前の請求項１に係る発明の発明特定事項である「導電性配線」について、「前記ソース／ドレーン電極と同一面上に形成される」と限定的に減縮する事項を付加する補正である。
　そして、「前記ソース／ドレーン電極と同一面上に形成される」は、本願の願書に最初に添付した明細書の【００４２】段落、【００４３】段落及び図５の記載に基づく補正である。
　したがって、補正事項ａは、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下「特許法第１７条の２第３項」という。）に規定された新規事項の追加禁止の要件を満たしており、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）第２号に掲げられた特許請求の範囲の減縮を目的とするものである。
　
（２−２）補正事項ｂについて
　補正事項ｂは、補正前の請求項５に係る発明の発明特定事項である「薄膜トランジスター」及び「導電性配線」について、各々「少なくとも画素電極を有する平板表示装置用の薄膜トランジスターにおいて」及び「前記画素電極と同一面上に形成される」と限定的に減縮する事項を付加する補正である。
　そして、「少なくとも画素電極を有する平板表示装置用の薄膜トランジスターにおいて」及び「前記画素電極と同一面上に形成される」は、本願の願書に最初に添付した明細書の【０００１】段落、【０００２】段落、【００５６】段落及び図８の記載に基づく補正である。
　したがって、補正事項ｂは、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしており、特許法第１７条の２第４項第２号に掲げられた特許請求の範囲の減縮を目的とするものである。
　
（２−３）補正事項ｃについて
　補正事項ｃは、特許法第１７条の２第４項第１号に掲げられた請求項の削除を目的とするものである。
　
（２−４）補正事項ｄについて
　補正事項ｄは、補正前の請求項１０を独立項にするとともに、補正前の請求項１０が引用する補正前の請求項９の発明特定事項である「第２絶縁膜及び第３絶縁膜に形成された第１コンタクトホール」を「前記第２絶縁膜及び第３絶縁膜に形成された第１コンタクトホール」とする補正である。
　したがって、補正事項ｄは、特許法第１７条の２第４項第３号に掲げられた誤記の訂正を目的とするものである。
　
（３）独立特許要件について
（３−１）はじめに
　上記（２）において検討したとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項の規定に適合するか否かについて、検討する。
　
（３−２）補正後の請求項１に係る発明
　本件補正による補正後の請求項１ないし９に係る発明は、平成２０年６月６日付けの手続補正により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし９に記載された事項により特定されるとおりのものであって、そのうちの補正後の請求項１に係る発明（以下「補正後の発明」という。）は、その特許請求の範囲の請求項１に記載された事項により特定される上記２．（１）の補正後の請求項１として記載したとおりのものである。
　
（３−３）引用刊行物に記載された発明
（３−３−１）原査定の拒絶の理由に引用され、本願の優先権主張日前である平成６年３月２５日に日本国内で頒布された刊行物である特開平６−８５２６２号公報（以下「引用刊行物」という。）には、図１及び２とともに、以下の事項が記載されている。なお、下線は、当合議体において付加したものである。
　
「【０００１】
【産業上の利用分野】本発明はＳＯＩを用いたＭＯＳ電界効果トランジスタおよびその製造方法に関するものである。」
「【００１４】
【実施例】本発明の一実施例について、図２（ａ）〜（ｇ）を参照して工程順に説明する。
【００１５】はじめに平面図である図２（ａ）およびその断面図である図２（ｂ）に示すように、
Ｐ型シリコンからなる下地ウェーハ１に酸化シリコン膜２で絶縁分離されたＰ型シリコン層３が形成されている、Ｐ型ＳＯＩ基板を用いる。
選択酸化法により素子分離用酸化膜４を形成して素子領域となるＰ型シリコン層３を絶縁分離する。このとき図２（ａ）に示すように、ゲート電極のコンタクト予定領域までＰ型シリコン層３を残して凸型にしたことに特徴がある。
【００１６】つぎに平面図である図２（ｃ）およびその断面図である図２（ｄ）に示すように、
ゲート酸化膜５を形成したのちしきい値電圧を調整するためボロン（硼素）をイオン注入する。つぎに燐をドープしたポリシリコンを形成してからパターニングしてゲート電極６を形成する。ポリシリコンをパターニングするとき、同時にゲート電極６にコンタクト１１を開口する。
【００１７】
つぎに平面図である図２（ｅ）およびその断面図である図２（ｆ）に示すように、砒素をイオン注入してＮ
+ 
型ソース・ドレイン拡散層７を形成する。つぎに全面に厚さ０．４μｍの層間絶縁膜８を堆積したのち、レジスト（図示せず）をマスクとしてエッチングしてコンタクト１２を開口する。このときコンタクト１２はゲート電極６と同時にパターニングしたコンタクト１１よりもひとまわり小さくして、コンタクト１２の側面に層間絶縁膜８からなる厚さ約０．１μｍの側壁が残るようにする。このあとボロンをイオン注入したとき、ゲート電極６にボロンが侵入しないようにするためである。
【００１８】つぎに平面図である図２（ｇ）およびその断面図である図２（ｈ）に示すように、
ボロンをイオン注入したのちアニールして基板電極予定領域にＰ
+ 
型オーミック拡散層９を形成する。つぎにコンタクト１２の側面に残っている層間絶縁膜８などからなる絶縁膜をエッチングする。
【００１９】
最後に平面図である図１（ａ）およびその断面図である図１（ｂ）に示すように、スパッタ法により全面にＡｌ（アルミニウム）系合金を堆積したのち、パターニングしてＡｌ配線１０を形成して素子部が完成する。
「【００２１】
【発明の効果】
基板とゲート電極とを短絡することにより、チップ面積を増やすことなくＳＯＩＭＯＳＦＥＴの問題点である浮遊基板効果を抑制することができる。
　
（３−３−２）そうすると、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「Ｐ型シリコンからなる下地ウェーハ１に酸化シリコン膜２で絶縁分離され、凸型に形成されたＰ型シリコン層３と、前記Ｐ型シリコン層３にイオン注入することにより形成されたＮ+ 型ソース・ドレイン拡散層７と、前記Ｐ型シリコン層３の上に形成されたゲート酸化膜５及びゲート電極６と、全面に堆積された層間絶縁膜８に開口されたコンタクト１２と、前記Ｐ型シリコン層３にイオン注入することにより形成されたＰ＋型オーミック拡散層９と、全面にＡｌ（アルミニウム）系合金を堆積したのち、パターニングして形成されたＡｌ配線１０からなる、ＳＯＩを用いたＭＯＳ電界効果トランジスタ。」
　
（３−４）対比・判断
（３−４−１）刊行物発明の「Ｐ型シリコンからなる下地ウェーハ１」及び「酸化シリコン膜２」は、補正後の発明の「絶縁基板」に相当する。
　
（３−４−２）引用発明の「Ｎ+ 型ソース・ドレイン拡散層７」及び「ゲート電極６」は、各々補正後の発明の「ソース／ドレイン領域」及び「ゲート電極」に相当する。そして、引用刊行物の図２（ｅ）、（ｆ）及び「【００１６】つぎに平面図である図２（ｃ）およびその断面図である図２（ｄ）に示すように、ゲート酸化膜５を形成したのち・・・燐をドープしたポリシリコンを形成してからパターニングしてゲート電極６を形成する。・・・
【００１７】つぎに平面図である図２（ｅ）およびその断面図である図２（ｆ）に示すように、砒素をイオン注入してＮ+ 型ソース・ドレイン拡散層７を形成する。」という記載から、「ゲート電極６」直下の「Ｐ型シリコン層３」からなる領域には砒素イオンが注入されず、この領域は、補正後の発明の「チャンネル領域」に相当する。
　したがって、刊行物発明の「Ｎ+ 型ソース・ドレイン拡散層７」が形成された「凸型に形成されたＰ型シリコン層３」は、補正後の発明の「チャンネル領域及びソース／ドレーン領域を備えるアクティブ層」に相当する。
　なお、「ゲート電極６」が、「ゲート電極６」直下の「Ｐ型シリコン層３」からなる領域（補正後の発明の「チャンネル領域」に相当。）に対応していることは当然である。　
　
（３−４−３）刊行物発明の「Ｐ+ 型オーミック拡散層９」は、補正後の発明の「ボディコンタクト領域」に相当する。そして、引用刊行物の図２（ｃ）〜（ｈ）及び「【００１６】つぎに平面図である図２（ｃ）およびその断面図である図２（ｄ）に示すように、ゲート酸化膜５を形成したのち・・・燐をドープしたポリシリコンを形成してからパターニングしてゲート電極６を形成する。ポリシリコンをパターニングするとき、同時にゲート電極６にコンタクト１１を開口する。
【００１７】つぎに平面図である図２（ｅ）およびその断面図である図２（ｆ）に示すように、砒素をイオン注入してＮ+ 型ソース・ドレイン拡散層７を形成する。・・・全面に・・・層間絶縁膜８を堆積したのち、・・・コンタクト１２を開口する。このときコンタクト１２は・・・コンタクト１１よりもひとまわり小さくして、コンタクト１２の側面に層間絶縁膜８からなる・・・側壁が残るようにする。・・・
【００１８】つぎに平面図である図２（ｇ）およびその断面図である図２（ｈ）に示すように、ボロンをイオン注入したのちアニールして基板電極予定領域にＰ+ 型オーミック拡散層９を形成する。・・・」という記載から、刊行物発明の「Ｐ+ 型オーミック拡散層９」は、「Ｎ+ 型ソース・ドレイン拡散層７」と分離されるように、「Ｐ型シリコン層３」に形成されていることは明らかである。
　
（３−４−４）引用刊行物の図１（ａ）、（ｂ）及び「【００１９】つぎに平面図である図１（ａ）およびその断面図である図１（ｂ）に示すように、スパッタ法により全面にＡｌ（アルミニウム）系合金を堆積したのち、パターニングしてＡｌ配線１０を形成して素子部が完成する。」という記載から、刊行物発明の「Ｎ+ 型ソース・ドレイン拡散層７」上には、パターニングされた「Ａｌ配線１０」が形成されていることは明らかであり、「Ｎ+ 型ソース・ドレイン拡散層７」上に形成された「Ａｌ配線１０」は、補正後の発明の「ソース／ドレーン領域に各々連結するソース／ドレーン電極」に相当する。
　
（３−４−５）引用刊行物の図１（ａ）、（ｂ）及び「【００１６】つぎに平面図である図２（ｃ）およびその断面図である図２（ｄ）に示すように、・・・燐をドープしたポリシリコンを形成してからパターニングしてゲート電極６を形成する。ポリシリコンをパターニングするとき、同時にゲート電極６にコンタクト１１を開口する。　
【００１７】つぎに平面図である図２（ｅ）およびその断面図である図２（ｆ）に示すように、全面に・・・層間絶縁膜８を堆積したのち、・・・コンタクト１２を開口する。このときコンタクト１２はゲート電極６と同時にパターニングしたコンタクト１１よりもひとまわり小さくして、コンタクト１２の側面に層間絶縁膜８からなる・・・側壁が残るようにする。・・・　
【００１８】つぎに平面図である図２（ｇ）およびその断面図である図２（ｈ）に示すように、ボロンをイオン注入したのちアニールして基板電極予定領域にＰ+ 型オーミック拡散層９を形成する。・・・コンタクト１２の側面に残っている層間絶縁膜８などからなる絶縁膜をエッチングする。　」
「【００１９】つぎに平面図である図１（ａ）およびその断面図である図１（ｂ）に示すように、スパッタ法により全面にＡｌ（アルミニウム）系合金を堆積したのち、パターニングしてＡｌ配線１０を形成して素子部が完成する。」及び「【００２１】
【発明の効果】基板とゲート電極とを短絡することにより、チップ面積を増やすことなくＳＯＩＭＯＳＦＥＴの問題点である浮遊基板効果を抑制することができる。・・・」という記載から、刊行物発明の「コンタクト１２」内には、パターニングされた「Ａｌ配線１０」が充填されていることは明らかであり、この「コンタクト１２」内に充填された「Ａｌ配線１０」は、「Ｐ+ 型オーミック拡散層９」と「ゲート電極６」とを連結していることは明らかであり、補正後の発明の「連結するための導電性配線」に相当する。
　また、当該「コンタクト１２」内に形成された「Ａｌ配線１０」と「Ｎ+ 型ソース・ドレイン拡散層７」上に形成された「Ａｌ配線１０」は、同一の物質で形成され、同一面上に形成されることも明らかである。
　
（３−４−６）すると、補正後の発明と刊行物発明との間には、構成上の差異を見出すことはできない。
　
（３−５）独立特許要件についてのまとめ
　以上、検討したとおり、補正後の発明と刊行物発明との間に、差異を見出すことはできず、補正後の発明は、引用刊行物に記載された発明であるから、特許法第２９条第１項第３号の規定により、特許出願の際、独立して特許を受けることができない。
　
（４）補正の却下についてのむすび
　本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明１及び本願発明２
　平成２０年６月６日付けの手続補正書による手続補正は上記の通り却下されたので、本願の請求項１ないし１０に係る発明は、平成２０年２月１８日付けの手続補正により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１０に記載された事項により特定されるとおりのものであって、その請求項１及び請求項４の記載は、次のとおりである。（以下、本願の請求項１に係る発明を「本願発明１」、本願の請求項４に係る発明を「本願発明２」という。）
　
「【請求項１】
　絶縁基板上に形成され、チャンネル領域及びソース／ドレーン領域を備えるアクティブ層と、
　前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、
　前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域と、
　前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、
　前記ボディーコンタクト領域と前記ゲート電極とを連結するための導電性配線とを含み、
　前記導電性配線は、前記ソース／ドレーン電極と同一の物質で形成されることを特徴とする薄膜トランジスター。」
　
「【請求項４】
　前記ソース／ドレーン領域と前記ボディーコンタクト領域とは互いに反対導電型を有する不純物領域であり、前記チャンネル領域は、真性領域であることを特徴とする請求項１記載の薄膜トランジスター。」
　
４．刊行物に記載された発明
　これに対して、原査定の拒絶の理由に引用された引用刊行物には、上において検討したとおり、上記２．（３−３−１）に記載したとおりの事項及び上記２．（３−３−２）において認定したとおりの発明（刊行物発明）が記載されているものと認められる。
　
５．本願発明１の新規性について
　上記２．（２）において検討したとおり、補正後の発明は、本願発明１を限定的に減縮したものであり、上記２．（３）において検討したように、補正後の発明が引用刊行物に記載された発明であるから、本願発明１も引用刊行物に記載された発明である。
　
６．本願発明２の容易想到性について
（６−１）本願発明２は、本願発明１に対し、「前記ソース／ドレーン領域と前記ボディーコンタクト領域とは互いに反対導電型を有する不純物領域であり、前記チャンネル領域は、真性領域である」という限定を付したものであるので、本願発明２と刊行物発明との相違点は、次の点のみとなる。
　
（相違点）本願発明２では、「ソース／ドレーン領域と」「ボディーコンタクト領域とは互いに反対導電型を有する不純物領域であり、」「チャンネル領域は、真性領域である」のに対して、刊行物発明では、「Ｐ＋型拡散層９」と「Ｎ+ 型ソース・ドレイン拡散層７」とは互いに反対導電型を有しているものの、本願発明２の「チャンネル領域」に相当する「ゲート電極６」直下の領域は、「Ｐ型シリコン層３」であって、「真性領域」でない点。　
（６−２）以下、上記相違点について検討する。
　薄膜ＭＯＳトランジスタにおいて、チャンネル領域を真性シリコン層で構成することは、以下の周知例１ないし３に記載されるように従来周知である。
　
（ア）周知例１：特開平１０−２２９１９９号公報には、図１ないし３とともに、以下の事項が記載されている。
「【００１８】（実施例１）本発明のＮチャネル型ＴＦＴの真上図を図１に示す。基板はガラス基板である。
第１層は、半導体層１０であり、真性半導体の多結晶であるポリシリコン薄膜によって形成され、ソース電極１１，ドレイン電極１２，ベース電極１３，ゲート電極直下のチャネル部１４，ゲート電極直下とドレイン電極の間のオフセット部１５から構成される。
　
（イ）周知例２：特開平１０−１７３１９７号公報には、図４ないし７とともに、以下の事項が記載されている。
「【０００２】
【従来の技術】従来、ＴＦＴとしては図４〜図７に示すような工程を経て形成されるプレーナ型のものが知られている。ここに示したＴＦＴは、液晶表示装置の表示領域に形成される画素電極に接続された例を示している。このＴＦＴの構成およびその特徴を明瞭にするため、図に示す製造プロセスの順にしたがって説明する。まず、
図４（ａ）に示すように、例えばガラスでなる透明基板１の上に、順次、下地絶縁膜２、真性の半導体層３が順次堆積される。
【０００３】つぎに、第１フォトレジスト４を剥離した後、図４（ｂ）に示すように、新たに第２フォトレジスト５を塗布し、フォトリソグラフィー技術を用いて第２フォトレジスト５をパターニングした後、この第２フォトレジスト５をマスクとして、ＴＦＴのソース・ドレイン領域となる部分の半導体層３へ例えばホウ素（Ｂ）を低濃度条件でイオン注入して低濃度不純物領域３Ａを形成する。
【０００４】第２フォトレジスト５を剥離した後、図４（ｃ）に示すように、新たに第３フォトレジスト６を塗布し、フォトリソグラフィー技術を用いてパターニングを行い、高濃度条件でイオン注入を行って高濃度不純物領域３Ｂを形成する。このとき、高濃度不純物領域３Ｂの内側には、上記した低濃度不純物領域３Ａが残ってＬＤＤ構造となる。
【０００５】その後、新たにフォトリソグラフィー工程を行って、図５（ａ）に示すような第４フォトレジスト７をパターニングする。そして、この第４フォトレジスト７をマスクとして半導体層３を異方性エッチングして島状の半導体層３を加工する。
【０００６】
　つぎに、図５（ｂ）に示すように、全面にゲート絶縁膜８を堆積させた後、このゲート絶縁膜８上にゲートメタル膜９を堆積させる。その後、フォトリソグラフィー技術を用いて第５フォトレジスト１０をパターニングし、この第５フォトレジスト１０をマスクとして用いてゲートメタル膜９をエッチングしてゲート電極９Ａと補助用電極９Ｂを形成する。
【０００７】さらに、図５（ｃ）に示すように、全面にＩＴＯ（indium tin oxide）膜１１を堆積させた後、フォトリソグラフィー工程を行って第６フォトレジスト１２をパターニングし、この第６フォトレジスト１２に基づいて画素電極１１Ａを加工する。」
　
（ウ）周知例３：特開平１０−１７７１６３号公報には、図９とともに、以下の事項が記載されている。
「【００３６】この製造方法の第ｌ実施例を説明するための工程断面図を図９に示す。先ず、図９（ａ）に示すように、ガラス基板ｌの表面上にＣＶＤ法によりリンをドープした多結晶シリコン層を堆積して下部電極ｌ８を形成する。次に、
図９（ｂ）に示すように、真性の多結晶シリコン層ｌ０３を下部電極ｌ８のうち接続層ｌ６の部分に接触するように堆積し、
　
　したがって、刊行物発明に対して、上記周知の技術を適用し、「Ｐ型シリコン層６」に換えて「真性シリコン層」を用いることにより、本願発明２のように、「前記チャンネル領域は、真性領域である」構成とすることは、当業者が容易になし得たことである。
　よって、上記相違点は、当業者が容易に想到し得た範囲に含まれる程度のものである。　
（６−３）まとめ
　以上検討したとおり、本願発明２と刊行物発明との相違点は、当業者が周知技術を勘案することにより容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明２は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　
７．むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第１項３号に掲げる発明に該当し、特許法第２９条第１項の規定により特許を受けることができず、また、本願の請求項４に係る発明は、特許法第２９条第２項の規定により特許を受けることができないから、その余の請求項について検討するまでもなく、本願は拒絶されるべきものである。
　
　よって、結論のとおり審決する。