【事件の表示】
　平成１１年特許願第　　９２９０号「クロック変調装置」拒絶査定不服審判事件〔平成１１年１０月１５日出願公開、特開平１１−２８２５６５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯と本願発明 
　本願は、平成１１年１月１８日（パリ条約による優先権主張１９９８年１月２１日、ドイツ）の出願であって、平成２０年５月９日付けで拒絶理由が通知され、これに対して平成２０年１１月１３日付けで手続補正がなされ、さらに、平成２０年１２月４日付けで拒絶理由が通知され、平成２１年５月８日付け（発送日：平成２１年５月１３日）で拒絶査定がなされ、これに対して平成２１年９月１４日に拒絶査定不服審判が請求された。
　そして、特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成２０年１１月１３日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
「　【請求項１】　少なくとも１つのマイクロプロセッサまたは別のディジタルモジュールを備えたディジタルシステム（５）のために、基本クロック信号を変調してシステムクロック信号（４）を生成し、　
　該システムクロック信号が前記ディジタルシステム内で干渉スパイクを伴う干渉スペクトルを発生する場合に、干渉スパイクの振幅を減少させるために、該システムクロック信号の干渉スペクトルに基づいて、可能遅延時間の数を変更して個々のスイッチングパルスの可能位置を変更することにより、当該のクロック変調装置（１１）が適合化される、クロック変調装置において、　
　個別に選択可能な複数の異なる数列を生成する乱数発生器（１３）が設けられており、該乱数発生器の出力信号により直接的または間接的に出力パルスの位置が判定され、これにより当該のクロック変調装置が前記ディジタルシステムに適合される　
ことを特徴とするクロック変調装置。」　
　
２．引用例　
　これに対して、原査定の拒絶の理由（平成２０年１２月４日付け）に引用された特開平８−２９２８２０号公報（以下、「引用例」という。）には図面とともに以下の事項が記載されている。 
 　 
（ａ）「【０００１】
【発明の属する技術分野】本発明は、特に自動車において、少なくともクロック制御された電子装置のための安定した周波数のシステムクロックを発生するためのクロック発生器に関する。
【０００２】
【従来の技術】システムクロックは、システムクロックが、近接する電子装置にほとんど電磁干渉を生成させないようにクロック発生器が信号源によって制御される位相変調装置によって安定した位相および周波数の基準クロックを定める基本クロックを基準クロックに対して変調するクロック制御される電子装置のための安定した周波数のシステムクロックを発生するクロック発生器において、信号源によって制御される位相変調装置によって基準クロックに対して変調されるので、隣接する電子装置に対して電磁干渉を殆ど生じない。
【０００３】種々の機能の表示或いは制御のための種々の応用の分野、特に自動車において、デジタルの、一般的にクロック制御された信号処理装置の使用が増加し、そのために個々のクロック制御された装置が接続された集中型或いは分散型のクロックシステムが要求される。その結果、干渉信号が、広い周波数範囲において、直接に、或いは接続された電源または信号ラインを介して生成される。干渉信号は、電磁干渉フィールドを介して、それに加えて比較的に高い抵抗の供給ネットワークを介して隣接する電子装置或いは設備へ伝播し、そのような装置或いは設備の動作を妨害する。この妨害は、アナログの部分的回路或いはアナログ信号に影響を及ぼす場合、特に妨害となる。自動車においては、音響装置（放送受信器、自動車無線装置、カセットプレーヤ）が特に影響を受けるが、干渉はアナログセンサに対しても影響する可能性がある。」
（第２頁左欄第３７行〜同頁右欄第１８行）
 　 
（ｂ）「【０００５】隣接する電磁装置への干渉を少なくするためにクロックシステムを変形する幾つかの方法が当業者には知られている。受動遮蔽或いはクロックパルスの縁部の勾配を緩和することに関する方法は、本発明の一部分を構成するものではなく、それと有効に結合して、干渉を一層抑制をすることができる。本発明は、ディスクリートなスペクトル線およびその高調波の干渉信号のエネルギ含有量を集中しないで、一層広い周波数範囲に可能な限り均等にエネルギ含有量を分配するクロック周波数の変調に関する。時間の平均に関して、クロック周波数は、基準クロックの固定周波数から外れない。」
（第２頁右欄第３６行〜同頁同欄第４６行）
　
（ｃ）「【００１３】
【発明の実施の形態】以下、本発明、およびその別の特徴を添付の図面を参照してより詳細に説明する。図１のクロック発生器は、位相変調装置によって本発明を実施するために必要とされる全ての回路要素を具備する。フーリエ成分に関する電流パルス（＝電流スパイクシーケンス）ｉ１、ｉ２（図２参照）の２つのシーケンスの信号スペクトルを分析すると、生成スペクトルに対して以下の相互依存性が得られる。簡単に言えば、個々の電流パルスｉ１およびｉ２は非常に狭く、それらの干渉スペクトルが関係する基準クロックｂ１の周波数よりも少なくとも１０倍大きい周波数範囲に亘るものと仮定される。位相をロックされたパルスシーケンスｉ１のスペクトルは、よく知られているように、基準クロックｂ１の高調波を含み、個々の振幅は周波数と共にほんの僅かに減少する。位相変調された電流パルスｉ２のスペクトルは異なる。すなわち以下の３つの主要な相互依存性がそれに影響を及ぼす。
【００１４】１．全ての存在する遅延Δｔの逆遅延の最小公倍数は、全スペクトルが回帰する周波数の値を決定する。そのような公倍数が無いならば、それはスペクトルが全く回帰しない理想的な場合に相当する。この状態はランダム信号源３．１によってのみ近似的に可能であり、ランダム信号源３．１の出力信号ｎは無限に細かい時間分解能で位相変調装置２を制御するアナログの周期的雑音信号である。しかしながら、実際的な応用において、それはスペクトルが十分に高い周波数ｆからのみ回帰する、或いは反射されるならば十分である。この周波数の逆数値１／ｆは、全ての位相シフトに対する関係する最小の量子化ステップを表す時間間隔Δｔ＝１／ｆを与える。この時間間隔Δｔは、例えば図３或いは図４に示される遅延ネットワークのスイッチされた遅延装置40或いは45によって特に容易に実現される。Δｔが数ナノ秒の範囲であるならば、スペクトルは、理論的にはたった数百メガヘルツ後に回帰するであろう。しかしながら、原則として電流パルスの縁部はこれ程十分に急峻ではないので、干渉スペクトルはこれらの周波数において最早存在しない。基準期間Ｔの標準化の後で、時間間隔Δｔは各位相差Δψに相当する。
【００１５】２．基準クロックｂ１の期間Ｔに対する最長の遅延Ｔｇ／２の比は、別々のスペクトルラインとして均一の雑音から目立たなくなり、最早識別不可能になるまでに、スペクトルの高調波がどの程度減衰されるかを決定する。
【００１６】３．回帰しないランダムシーケンスの長さは、個々のスペクトルラインがどの程度近接した間隔を有しているかを決定する。デジタルのランダム信号発生器の場合によくあることだが、ランダムシーケンスが定められた回帰速度を有するならば、それは偽似ランダムシーケンスである。他方で、偽似ランダム数の回帰の時間的長さＴｎは、デジタルのランダム数発生器の構成によって予め任意に設定することができるので、スペクトルラインの密度も任意に予め設定可能である。冒頭で説明されたように、干渉エネルギが分配されたスペクトルラインの数は、何本のスペクトルラインが存在するかによって決まる。スペクトルラインの十分な密度は、ほぼ基準クロック期間Ｔの１０分の１よりも細かい構造で始まる。」
（第３頁右欄第１６行〜第４頁左欄第２３行）
　
（ｄ）「【００１７】以下の実施例でこれを説明する。クロック発生器は５ＭＨｚの方形波信号を供給する。正および負へ向うパルス縁部は各々、電流パルスをトリガし、その結果電流パルスは１０ＭＨｚの周波数で発生する。位相シフトは連鎖遅延装置によって生成され、それは各々がクロックパルスを２ｎｓ遅延する１５個の遅延段から構成される。適切なランダム数発生器は、Ｔｎ＝２５６Ｔの周期で周期的に回帰する２５６の値でランダムシーケンスを発生する。ランダムシーケンスは、表から読み取られるか或いは偽似ランダム数発生器によって発生されることができる。例は、約４０ｋＨｚのスペースを有するスペクトルラインの密度が生じる。ランダムシーケンスが長さが１０倍であるならば、個々のスペクトルラインは約４ｋＨｚだけ離されるであろう。
【００１８】これらの考察は、図１、３、および４に示されるクロック発生器ｔｇの重要な部分的回路へ導く。各クロック発生器は、関係した電流パルスｉ１のシーケンスを介して基準クロックｂ１を決定する基本クロックｔ１を発生するためのクロック源１を具備する。各クロック発生器ｔｇにおいて、基本クロクｔ１は、望ましいシステムクロックｃｌを発生するために位相変調装置２、20、25によって変調され、位相変調装置２、20、25は信号源３、30によって制御される。システムクロックｃｌは、少なくとも１つのクロック制御された電子装置５、例えばプロセッサに供給され、その電流パルスｉ２は、隣接する電子装置６の動作を妨害する可能性がある。」
（第４頁左欄第２４行〜同頁同欄第５０行）
　
（ｅ）「【００１９】図１の位相変調装置２は、制御信号ｓ３の値に応じて異なる時間間隔によって基本クロックｔ１を遅延する可変遅延装置４を具備する。可変遅延装置４は、例えば直列に接続されたインバータで構成されるアナログ連鎖遅延装置でよく、その遅延は制御信号ｓ３によって決まる。基準クロック期間Ｔ中における制御信号ｓ３における変化を避けるために、制御信号はサンプルおよび保持回路３．３によって保持される。この回路への制御信号ｓ１は、クロック源１からの基本信号ｔ１或いはそれにロックされた信号の何れかである。信号源３におけるランダム信号発生器３．１は、その出力において雑音信号ｎｓを供給し、その振幅はリミタ３．２によって制限される。リミタの出力はフィルタ処理された雑音信号ｎｓ´であり、それはサンプルおよび保持回路３．３の入力へ供給される。ランダム信号発生器３．１が、それ自身出力振幅において制限されないならば、これによって位相差が大きくなり過ぎる可能性があるので、リミタ３．２は必要である。従って上で説明された第２の条件から、これは基準クロックｂ１の高調波がどの程度減衰されるかを決定するので、最長の遅延Ｔｇ／２は基準クロックｂ１の周期Ｔに対して所定の関係を有さなければならないことが分かる。従ってこの考察から、位相差の最大値Ｔｇ／２は、基準クロックｂ１の周期Ｔの所定の値を超過してはならないことになる。原則として、この値は周期Ｔの２％乃至２０％の範囲にあるが、Ｔ／２を超えてはならない。図３および４は、それぞれ可変の遅延装置40および45の回路図であり、それはそれぞれ等しいかまたは等しくないが固定した遅延Δｔ１、Δｔ２、Δｔ３、…、Δｔｎ、および、Δｔを与えるデジタル制御の遅延段４．１、４．２、４．３、…、４．ｎ、および４ｄから構成される。各遅延段は、個々の連鎖遅延装置で構成されてもよい。」
（第４頁右欄第１行〜同頁同欄第３２行）
　
（ｆ）「【００２１】図３において、位相変調装置20は、量子化された位相差Δｔ１、Δｔ２、Δｔ３、…、Δｔｎを生成し、その繊細な構造は、可能な位相差の最小の量子化ステップに依存する。従って、位相変調装置20はそれぞれの位相差ステップΔｔの数によって異なる所定数の位相差のみを生成することができるので、それはデジタルで動作する。位相差ステップΔｔは、例えば、単一のインバータ段或いは、信号の反転を避けるために、直列に接続されたインバータ段から構成される連鎖遅延装置の部分を形成する二重インバータ段を通る伝播遅延によって形成されることができる。よく知られているように、そのようなインバータ段を通る伝播遅延は分流電流を経由して広い範囲内で設定することができ、製造プロセスの或いは温度によって誘導された遅延の偏差は、制御回路によって補償されることができる。各遅延はデジタルで制御されるスイッチ装置50によって選択され、その信号入力は遅延段４．１、４．２、４．３、…、４．ｎの各１つに接続される。デジタル制御信号ｓ４に応答して、スイッチ装置50の入力の各々は、システムクロックｃｌを供給するための出力に接続される。デジタル制御信号ｓ４は、別々のランダム値を与えるランダム信号源30によって形成される。原則として、ランダム値は、例えば上で説明されたDE-A-44 23 074号明細書において説明されるように偽似ランダム数発生器からの偽似ランダムシーケンスによって形成される。しかしながら、ランダム数発生器30によって読み取られる表として偽似ランダムシーケンスを記憶することもできる。偽似ランダムシーケンスの回帰速度は、偽似ランダム数発生器において表の長さによって、或いは位相レジスタ段の数によって任意に予め決定することができる。図３において、ランダム数発生器30は基準クロックｂ１によって制御され、それはクロック速度倍増回路１．１によって基本クロック速度ｔ１を２倍にすることによって獲得される。
【００２２】図４は、特に構成が容易な遅延ネットワーク45を有するクロック発生器ｔｇを示す。遅延ネットワークは、均等な遅延Δｔを与える予め決められた数の直列の遅延段４ｄから構成されている。各２つの遅延段の間の各タップは、電子スイッチング装置55の関係する入力に接続されている。連鎖遅延装置の最初と最後も、スイッチング装置55の入力に接続される。各遅延段４ｄは、偶数がクロック信号の反転を妨げるのに役立つので、偶数の、特に２個の直列に接続されたインバータを具備する。遅延段４ｄは１つのユニットにおいて有効に結合できる均等な領域の回路構造であるので、インバータの連鎖体としての遅延装置の設計は、半導体チップ上の回路のレイアウトに特に有効である。スイッチング装置55の個々のトランジスタは、短い信号ラインによって連鎖遅延装置のタップに接続できる。半導体表面上の遅延装置４、40、45の比較的にコンパクトな構造は、システムクロックｃｌの時間分解能が結合される干渉信号の縁部ではなく、各タップだけ依存することを確実にするために重要である。最小の量子化ステップ、従って位相差の微細構造ΔｔおよびΔψは、基準クロックｂ１の周期Ｔと比較して非常に小さくなければならない。本発明の目的を達成するために、位相シフトが干渉信号ではなくランダム数のみに従い、強調信号として雑音スペクトルに現れるでことが必要である。」
（第４頁右欄第４５行〜第５頁右欄第１行）
　
（ｇ）「【００２４】図６は、本発明に従って位相をシフトされる電流のパルスｉ２の雑音スペクトルＦ（ｉ２）を概略的に示す。周波数の範囲ｋ１において、基準クロックｆ１の倍数で生じるシステムクロックｃｌの周波数の倍数における減少は、図５の例のものよりも著しく大きいことが認められる。周波数範囲ｋ２において、周波数範囲ｋ１のスペクトルは周波数ｆｗで回帰し、このスペクトルは一層高い周波数および一層低い周波数へ向って対称的に延在する。項目１において上で説明されたように、この周波数ｆｗの位置は、逆遅延ｆｗの最小公倍数、即ち最小の遅延ステップΔｔによって決まる。この周波数ｆｗ、従って全周波数範囲ｋ２は臨界的な周波数の範囲ｆｂが最早影響を受けないように非常に高くなければならない。
【００２５】上で説明された相互依存性の項目２によると、周波数範囲ｋ１、および周波数範囲ｋ２の高調波の減衰は、基準クロックｂ１の期間Ｔに対する最長の遅延Ｔｇ／２の比によって決まる。その比が十分に大きい場合、基準クロックの周波数ｆ１に位置する基本振幅は、均一の雑音レベルｐｎにおいて現れるであろう。明瞭にするために、この状態は図６に示されていない。
【００２６】本発明によると、干渉スペクトルの全エネルギは、周波数範囲ｋ１、ｋ２、およびｋ３内にある複数の周波数に可能な限り均等に分配される。個々の成分の振幅は均一の雑音レベルｐｎを形成し、そのエンベロープは図６において鎖線ｐｎで概略的に示される。スペクトルラインが一層接近した間隔になるとエネルギはより多くの数のスペクトル成分に分配できるので、雑音レベルｐｎはより低くなる。上記の項目３に基く、スペクトルラインの密度は、基準クロックｂ１の周期Ｔに対して偽似ランダムシーケンスの時間的な長さＴｎによって決定される。偽似ランダムシーケンスの回帰速度は、周波数範囲０乃至ｆｗのスペクトルラインの数、およびこれらのスペクトルラインの密度を決定する。
【００２７】数学的なシミュレーションによって、クロック発生器ｔｇの個々の回路のパラメータを変更して雑音スペクトルＦ（ｉ２）および有効信号範囲ｆｂへの効果を容易に調べることができる。従って、所望の干渉抑制を与える最良の回路のパラメータを見付けることができる。特に、クロック発生器がデジタル回路として主として構成されるならば、実際の干渉抑制とシミュレーションとの間の相似度は非常に高い。」
（第５頁右欄第１５行〜第６頁左欄第６行）
　
（ｈ）図４を参照すると、電子スイッチング装置５５は、信号源３０に接続されている。
　
　したがって、上記引用例には以下の発明（以下、「引用発明」という。）が記載されている。 
　
「少なくともクロック制御された電子装置のための安定した周波数のシステムクロックｃｌを発生するためのクロック発生器ｔｇに関し、
　システムクロックｃｌは、少なくとも１つのクロック制御された電子装置５、例えばプロセッサに供給され、
　基準クロックｂ１を決定する基本クロックｔ１を発生するためのクロック源１を具備し、
　基本クロックｔ１は、望ましいシステムクロックｃｌを発生するために位相変調装置25によって変調され、
　位相変調装置25は、Δｔを与えるデジタル制御の遅延段４．１、４．２、４．３、…、４．ｎ、および４ｄから構成され、位相シフトレジスタ段の数によって任意に決定することができる擬似ランダムシーケンスを形成する擬似ランダム発生器である信号源30によって、電子スイッチング装置５５を介して制御され、
　位相変調されたプロセッサに供給される電流パルスｉ２のスペクトルラインの密度は、基準クロックｂ１の周期Ｔに対して偽似ランダムシーケンスの時間的な長さＴｎによって決定され、偽似ランダムシーケンスの回帰速度は、周波数範囲０乃至ｆｗのスペクトルラインの数、およびこれらのスペクトルラインの密度を決定し、　
　数学的なシミュレーションによって、クロック発生器ｔｇの個々の回路のパラメータを変更して雑音スペクトルＦ（ｉ２）および有効信号範囲ｆｂへの効果を容易に調べることができ、従って、所望の干渉抑制を与える最良の回路のパラメータを見付けることができ、隣接する電子装置に対して電磁干渉を殆ど生じないシステムクロックｃｌを発生するクロック発生器ｔｇ。」
　
３．対比　
　本願発明と引用発明とを対比する。　
　引用発明の「プロセッサ」は、システムクロックが供給される対象であり、本願発明の少なくとも１つの「マイクロプロセッサ」に相当する。
　
　引用発明の「クロック制御された電子装置５」は、システムクロック供給対象の装置であり、本願発明の「別のディジタルモジュールを備えたディジタルシステム（５）」に相当する。
　
　引用発明の「基本クロックｔ１」は、位相変調される対象であり、本願発明の「基本クロック信号」に相当する。
　
　引用発明の「システムクロックｃｌ」は、位相変調されており、本願発明の「システムクロック信号（４）」に相当する。
　
　引用発明の「位相変調装置25」は、クロック発生器ｔｇの個々の回路のパラメータを変更して雑音スペクトルＦ（ｉ２）および有効信号範囲ｆｂへの効果である所望の干渉抑制を与えるから、本願発明の「クロック変調装置（１１）」と、システムクロック信号がディジタルシステム内で干渉スパイクを伴う干渉スペクトルを発生する場合に、干渉スパイクの振幅を減少させるために、該システムクロック信号の干渉スペクトルに基づいて、クロック変調装置（１１）が適合化される点で共通している。
　また、引用発明の「位相変調装置25」は、Δｔを与えるデジタル制御の遅延段４．１、４．２、４．３、…、４．ｎ、および４ｄから構成され、位相シフトレジスタ段の数によって任意に決定することができる擬似ランダムシーケンスを形成する擬似ランダム発生器である信号源30によって制御されているから、本願発明の「クロック変調装置（１１）」と、可能遅延時間の数を変更して個々のスイッチングパルスの可能位置を変更する点で共通している。
　
　引用発明の「擬似ランダムシーケンスを形成する擬似ランダム発生器である信号源30」は、位相シフトレジスタ段の数によって任意に決定することができる擬似ランダムシーケンスを形成するから、本願発明の「乱数発生器（１３）」と、数列を生成する点で共通している。
　また、引用発明の「擬似ランダムシーケンスを形成する擬似ランダム発生器である信号源30」は、位相変調装置２５を偽似ランダムシーケンスの時間的な長さＴｎ等によって、回路のパラメータを変更して雑音スペクトルＦ（ｉ２）および有効信号範囲ｆｂへの効果を調べ、隣接する電子装置に対して電磁干渉を殆ど生じないスペクトルラインの密度を決定することができるから、本願発明の「乱数発生器（１３）」と、出力信号により直接的または間接的に出力パルスの位置を判定（ｄｅｔｅｒｍｉｎｅ ）し、これによりクロック変調装置をディジタルシステムに適合させる点で共通している。
　
　したがって、本願発明と引用発明は、以下の点で一致ないし相違する。　
　
＜一致点＞　
 「少なくとも１つのマイクロプロセッサまたは別のディジタルモジュールを備えたディジタルシステム（５）のために、基本クロック信号を変調してシステムクロック信号（４）を生成し、　
　該システムクロック信号が前記ディジタルシステム内で干渉スパイクを伴う干渉スペクトルを発生する場合に、干渉スパイクの振幅を減少させるために、該システムクロック信号の干渉スペクトルに基づいて、可能遅延時間の数を変更して個々のスイッチングパルスの可能位置を変更することにより、当該のクロック変調装置（１１）が適合化される、クロック変調装置において、　
　異なる数列を生成する乱数発生器（１３）が設けられており、該乱数発生器の出力信号により直接的または間接的に出力パルスの位置が判定され、これにより当該のクロック変調装置が前記ディジタルシステムに適合されるクロック変調装置。」　
　
＜相違点＞
　本願発明では、「乱数発生器（１３）」が個別に選択可能な複数の異なる数列を生成するのに対し、引用発明の異なる数列を生成する乱数発生器（擬似ランダムシーケンスを形成する擬似ランダム発生器である信号源30）では、位相シフトレジスタ段の数によって任意に決定することができる擬似ランダムシーケンスを形成する記載はあるが、個別に選択可能な複数の異なる数列を生成する記載がない点で相違している。　
　
４．相違点の検討
　フィードバックシフトレジスタを用いる擬似乱数符号発生回路の技術分野において、フィードバックタップの位置を任意に選択して複数の異なる数列を生成する構成は周知技術（例えば、特開昭６３−１７１０１５号公報第1頁右欄第７行〜第２頁左上欄第３行の記載、特開平９−１３０２１４号公報段落番号【０００６】、【００１８】〜【００１９】の記載、および、特表平８−５０３５６９号公報第１１頁第２８行〜第１４頁第１８行の記載等参照）である。
　したがって、引用発明の異なる数列を生成する乱数発生器（位相シフトレジスタを用いる擬似ランダムシーケンスを形成する擬似ランダム発生器）においても、フィードバックタップの位置を任意に選択して複数の異なる数列を生成する構成とすることは当業者が容易に想到するものである。　
　
　また、本願発明の構成によって生じる効果も、上記引用発明及び周知技術から当業者が予測し得るものである。　
 　 
５．むすび　
　以上のとおり、本願発明は、上記引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。 
　
　したがって、本願は他の請求項に論及するまでもなく，拒絶すべきものである。
　よって、結論のとおり審決する。