【事件の表示】
　特願２００３−５５５５９０「ボディ結合型絶縁膜上シリコン半導体デバイス及びその方法」拒絶査定不服審判事件〔平成１５年　７月　３日国際公開，ＷＯ０３／５４９６８，平成１７年　５月１９日国内公表，特表２００５−５１４７７１〕について，次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１４年１２月１２日（パリ条約による優先権主張外国庁受理２００１年１２月１９日，米国）を国際出願日とする出願であって，平成１９年１１月７日付けで拒絶理由通知がされ，平成２０年２月１３日に意見書及び手続補正書が提出されたが，同年１０月２１日付けで拒絶査定がなされ，これに対し，平成２１年１月２６日付けで審判が請求されるとともに，同日付で手続補正書が提出されたものである。
　その後，平成２２年１０月５日付けで審尋がされ，これに対し，平成２３年３月１４日に回答書が提出された。
　
第２　平成２１年１月２６日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
〔補正却下の決定の結論〕
　本件補正を却下する。
 　 
〔理由〕
　１　本件補正の内容
　（１）本件補正は，特許請求の範囲の請求項１を補正する補正内容を含むものであるところ，補正前後の請求項１の記載は，次のとおりである。
　
　ア　本件補正前の請求項１（平成２０年２月１３日付け手続補正書により補正された請求項１）
「半導体デバイス（２００）を作製するための方法であって，
　半導体層（４０）及び絶縁層（２０）を有する基板（１０）を提供する工程であって，該半導体層は，該絶縁層上に重なり，また，上部表面に能動領域を含む前記工程と，
　同能動領域にドープして第１導電性タイプにする工程と，
　前記上部表面上に第１ゲート絶縁層（５２）を形成する工程と，
　同第１ゲート絶縁層の一部をエッチングして，前記上部表面の第１部位を露出する工程と，
　同上部表面の第１部位上に，第１ゲート絶縁層より薄く，第２ゲート絶縁層（５５）を形成する工程と，
　第１ゲート絶縁層（５２）上及び第２ゲート絶縁層（５５）上にゲート導体（７５）を形成する工程と，
　同ゲート導体（７５）の第１，第２，及び第３部位を除去する工程であって，同ゲート導体の第１部位は，第２ゲート絶縁層（５５）及び前記能動領域（４０）の第１領域上に重なり，前記ゲート導体の第２部位は，第２ゲート絶縁層（５５）及び前記能動領域（４０）の第２領域上に重なり，前記ゲート導体（７５）の第３部位は，第１ゲート絶縁層（５２）及び前記能動領域（４０）の第３領域上に重なる前記工程と，
　第３領域をドープして，より高濃度の第１導電性タイプにする工程と，
　第１領域及び第２領域をドープして，第１導電性タイプとは異なる第２導電性タイプにする工程と，
　第１，第２，及び第３領域にコンタクトを形成する工程と，
からなる方法。」
　
　イ　本件補正後の請求項１（下線を付した部分が補正箇所）
「半導体デバイス（２００）を作製するための方法であって，
　半導体層（４０）及び絶縁層（２０）を有する基板（１０）を提供する工程であって，該半導体層（４０）は，該絶縁層（２０）上に重なり，また，上部表面に能動領域を含む前記工程と，
　同能動領域にドープして第１導電性タイプにする工程と，
　前記上部表面上に第１ゲート絶縁層（５２）を形成する工程と，
　同第１ゲート絶縁層の一部をエッチングして，前記上部表面の第１部位を露出する工程と，
　同上部表面の第１部位上に，第１ゲート絶縁層より薄く，第２ゲート絶縁層（５５）を形成する工程
であって，第２ゲート絶縁層（５５）は基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成される前記工程と
　第１ゲート絶縁層（５２）上及び第２ゲート絶縁層（５５）上にゲート導体（７５）を形成する工程と，
　同ゲート導体（７５）の第１，第２，及び第３部位を除去する工程であって，同ゲート導体の第１部位は，第２ゲート絶縁層（５５）及び前記能動領域（４０）の第１領域上に重なり，前記ゲート導体の第２部位は，第２ゲート絶縁層（５５）及び前記能動領域（４０）の第２領域上に重なり，前記ゲート導体（７５）の第３部位は，第１ゲート絶縁層（５２）及び前記能動領域（４０）の第３領域上に重なる前記工程と，
　第３領域をドープして，より高濃度の第１導電性タイプにする工程と，
　第１領域及び第２領域をドープして，第１導電性タイプとは異なる第２導電性タイプにする工程と，
　第１，第２，及び第３領域にコンタクトを形成する工程と，
からなる方法。」
　
　（２）請求項１に係る補正の整理
　請求項１に係る補正の内容は，本件補正前の請求項１の「同上部表面の第１部位上に，第１ゲート絶縁層より薄く，第２ゲート絶縁層（５５）を形成する工程」について，「第２ゲート絶縁層（５５）は基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成される前記工程」であることを付加して，本件補正後の請求項１としたもの（以下「補正事項」という。）である。
　
　２　特許法第１７条の２第３項について
　（１）補正事項の新規事項についての検討
　ア　請求人は，上記補正事項について，審判請求書の【請求の理由】の「２−３．請求項の補正」において，「請求項１乃至４に，『第２ゲート絶縁層は基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成される』を追加した。明細書の段落０００８に記載されている。」と主張している。
　イ　ここで，本願の願書に最初に添付した明細書又は図面（以下「当初明細書等」という。）を参照すると，その段落【０００８】には，以下の記載がある。
「【０００８】
　一般的に，本発明は，絶縁膜上シリコン（ＳＯＩ）デバイス構造及びその方法を提供し，この場合，ＳＯＩデバイス構造は，ゲート電極の一部と半導体層の一部との間の寄生ゲート容量を低減するために，二重に酸化物を利用する。二重の酸化物の第１部分は，第１トランジスタ用のゲート酸化物の役割を果たす。二重の酸化物の第２の部分は，第１部分のそれよりも単位面積当たりの容量が小さく，ＳＯＩ基板における半導体層のコンタクト経路をゲート電極の拡張部から分離する。第２部分は，基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成し得る。本発明は，図１乃至１７に示す１つの実施形態を参照して理解を深めることができる。図１乃至９は，第１半導体デバイス２００の構造を示すが，第１半導体デバイス２００は，第２半導体デバイス３００と同時に形成し得る第１トランジスタを含み，第２半導体デバイス３００は，図１２乃至１７に示す第２トランジスタを含む。」
　よって，上記記載によれば，「第２部分」が，基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成し得るのであって，二重の酸化物の「第１部分」は，第１トランジスタ用のゲート酸化物の役割を果たし，二重の酸化物の「第２の部分」は，「第１部分」よりも単位面積当たりの容量が小さく，ＳＯＩ基板における半導体層のコンタクト経路をゲート電極の拡張部から分離するものであるから，上記「第２部分」は，当初明細書等においてボディコンタクト４２とゲート電極７５の間に形成された「厚膜絶縁体５２」に相当するものであると解される。
　ウ　これに対し，本件補正後の請求項１は，「同上部表面の第１部位上に，第１ゲート絶縁層より薄く，第２ゲート絶縁層（５５）を形成する工程であって，第２ゲート絶縁層（５５）は基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成される前記工程」を備えており，第１ゲート絶縁層（５２）より薄い，「第２ゲート絶縁層（５５）」が基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成されることを特定するものである。
　エ　しかしながら，当初明細書等の段落【０００８】には，上記のとおり，「厚膜絶縁体５２」（第１ゲート絶縁層（５２））に相当する「第２部分」が，基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成し得ることが記載されるのみであって，「第２ゲート絶縁層（５５）は基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成される」ことは記載されておらず，また，当初明細書等の他の部分を参照しても，「第２ゲート絶縁層（５５）」（すなわち，第１トランジスタ用のゲート酸化物の役割を果たす「薄膜絶縁体５５」）を，基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成するとの技術思想が開示されているとはいえない。
　オ　そうすると，上記補正事項は，当初明細書等に記載がなく，また当初明細書等の記載から自明な事項でもないので，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入するものであり，当初明細書等に記載した事項の範囲内においてなされたものではない。
　
　（２）特許法第１７条の２第３項についてのむすび
　以上のとおり，上記補正事項を含む本件補正は，特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同様。）の規定に違反する。
　
　３　特許法第１７条の２第４項について
　（１）補正事項の補正目的についての検討
　本件補正による補正事項は，第２ゲート絶縁層（５５）を形成する工程について，「第２ゲート絶縁層（５５）は基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成される前記工程」であることを付加するものであるが，補正前の請求項１には，「高電圧用途トランジスタ用のゲート酸化物」に関する記載は，一切ない。
　したがって，補正事項は，補正前の請求項１にはない発明特定事項を追加するものであるから，特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同様。）第２号に掲げる特許請求の範囲の限定的減縮を目的とするものに該当せず，さらに，特許法第１７条の２第４項第１号，第３号，及び第４号に掲げる請求項の削除，誤記の訂正，明りょうでない記載の釈明のいずれの事項をも目的とするものではない。
　
　（２）特許法第１７条の２第４項についてのむすび
　以上のとおり，上記補正事項は，特許法第１７条の２第４項各号に掲げる事項のいずれを目的とするものにも該当せず，本件補正は，特許法第１７条の２第４項に規定する要件を満たしていない。
　 
　４　特許法第１７条の２第５項（独立特許要件）について
　上記したとおり，本件補正は，特許法第１７条の２第３項の規定に違反し，特許法第１７条の２第４項に規定する要件を満たしていないが，仮に，本件補正が，特許法第１７条の２第３項に規定する要件を満たし，かつ，同法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するとした場合について，念のため本件補正後の請求項１に記載された事項により特定される発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
　（１）本願補正発明
　本願補正発明は，上記１（１）イに記載のとおりである。
　
　（２）引用例の記載と引用発明
　（２−１）引用例の記載
　原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である特開２００１−２９８１９５号公報（以下「引用例」という。）には，「ＭＯＳトランジスタ」（発明の名称）に関して，図１とともに，次の記載がある（下線は当審で付加したもの。以下同様。）。
「【０００１】
【発明の属する技術分野】本発明は，ＭＯＳトランジスタに係り，特に，ボディコンタクトを有するＳＯＩ（Silicon on Insulator) 型のＭＯＳトランジスタに関する。」
「【００１６】本実施形態は，ゲート絶縁膜２８の寄生ゲート領域２０ａと寄生ＭＯＳ領域３８の間の部分を寄生ゲート絶縁膜４０として，この寄生ゲート絶縁膜４０の少なくとも一部の膜厚（第２の膜厚）を，ゲート領域２０ｂ下のゲート絶縁膜２８の膜厚（第１の膜厚）よりも厚くすることを特徴とする。これにより，寄生ＭＯＳの容量を低減すると共に，ドレイン領域２４とボディコンタクト領域２６との間のリーク電流を低減するようにしたものである。さらに本実施形態では，以下説明するように，ボディコンタクト領域２６からボディ領域３６までの間の抵抗を下げ，効果的にボディ電位の制御を行うことができる。
【００１７】・・・例えば
Ｎ型ＭＯＳトランジスタの場合，図１に示す本実施形態のＭＯＳトランジスタ１のボディ領域３６はＰ型である。
「【００２１】以下，図１に示すボディコンタクト付きＳＯＩ型
ＭＯＳトランジスタ１の製造方法を説明する。
【００２２】まず，ＳＯＩ基板を出発基板として，素子分離方法により，半導体領域１８と素子分離領域１６とを形成する。このＳＯＩ基板の製造方法は，ＳＩＭＯＸ（Separation by IMplanted Oxygen）によるものでもよいし，張り合わせによるものでも，いずれでもよい。ＳＩＭＯＸによるＳＯＩ基板は，高エネルギーの酸素イオンをＳｉ基板の表面にイオン打ち込みし，これを熱処理することにより製造される。また，張り合わせ法によるＳＯＩ基板は，シリコン酸化膜ＳｉＯ2 の付いた２枚のシリコン基板をシリコン酸化膜同士を合わせるように熱処理によって張り合わせ，一方のシリコン基板を研削，研磨して薄いシリコン層をシリコン酸化膜（絶縁膜）の上に残すようにして製造される。
【００２３】このような方法で，
シリコン半導体基板１０上に絶縁膜（埋め込み酸化膜）１２としてシリコン酸化膜を形成し，この埋め込み酸化膜１２を介して，その上にＳＯＩ活性層１４を形成する。
【００２４】次に，
個々の半導体領域（素子形成領域）１８を電気的に分離するための素子分離領域１６を形成する。
【００２５】次に，
半導体領域（アクティブ領域）１８に素子しきい値電圧を調整するための不純物を，例えば，イオン注入法により導入する。
一度全面を酸化し，寄生ゲート絶縁膜４０が形成される部分にマスクをかけて，薄いゲート酸化膜２８を形成する部分の酸化膜をエッチングした後，さらに全面を酸化することで，ゲート絶縁膜２８とそれより厚い寄生ゲート絶縁膜４０が形成される。
２種類の膜厚のゲート絶縁膜の形成は，半導体集積回路の製造において，例えば，コア部よりも高い電源電圧に対応できるＩ／Ｏ部を形成するために一般的に行われている。この場合のＩ／Ｏ部の厚いゲート絶縁膜形成と同時に行えば，本発明の厚い寄生ゲート絶縁膜４０形成のために新たな工程を追加する必要はない。
【００２６】ここで，ゲート絶縁膜２８の厚さは，例えば４０Ａであり，寄生ゲート絶縁膜４０の厚さは例えば７０Ａである。このようにゲート絶縁膜２８と寄生ゲート絶縁膜４０とで，その膜厚の比は，１．５倍以上，好ましくは，本実施形態のように，１．７倍程度以上あるとよく，さらには，２倍程度以上の膜厚比があれば，より顕著な効果が得られる。
【００２７】次に，
ゲート絶縁膜２８，寄生ゲート絶縁膜４０の上に，ゲート電極２０を形成するために多結晶シリコンをＣＶＤ（Chemical Vapor Deposition)により堆積する。
フォトリソグラフィとドライエッチングにより，多結晶シリコン膜をパターニングして，ゲート電極２０を得るとともに，半導体領域（アクティブ領域）１８において，ソース領域２２，ドレイン領域２４およびボディコンタクト領域２６を露出させる。
【００２８】このように
露出されたソース領域２２，ドレイン領域２４およびボディコンタクト領域２６には，それぞれ逆導電型の拡散層を形成するための不純物を，レジストのマスクを用いて，例えばイオン注入法により導入する。
その上に層間膜３０を堆積し，接続電極であるボディコンタクト電極，ゲート電極，ソース電極およびドレイン電極を形成する配線形成工程を行い
【００２９】このように，本実施形態によれば，ボディコンタクト付きＳＯＩ型ＭＯＳトランジスタにおいて，ボディコンタクトと主ＭＯＳトランジスタの間に形成される，電流駆動能力への寄与の少ない寄生ＭＯＳ領域におけるゲート酸化膜（寄生ゲート絶縁膜）を厚くすることにより，寄生ＭＯＳの容量を低減することができる。このとき，寄生ＭＯＳ部分の酸化膜厚の増大に反比例して寄生ＭＯＳ容量が減少する。」
　  
　（２−２）引用発明
　上記（２−１）の記載と引用例の図１を参照すると，引用例には，次の工程を有するＭＯＳトランジスタの製造方法の発明（以下「引用発明」という。）が開示されていることが理解できる。
「ＭＯＳトランジスタを作製するための方法であって，
　シリコン半導体基板１０上に埋め込み酸化膜１２を介して，その上にＳＯＩ活性層１４を形成し，個々の半導体領域（素子形成領域）１８を電気的に分離して形成する工程と，
　半導体領域１８に素子しきい値電圧を調整するための不純物を導入する工程と，
　一度全面を酸化する工程と，
　寄生ゲート絶縁膜４０が形成される部分にマスクをかけて，薄いゲート酸化膜２８を形成する部分の酸化膜をエッチングする工程と，
　さらに全面を酸化することで，ゲート絶縁膜２８とそれより厚い寄生ゲート絶縁膜４０を形成する工程と，
　ゲート絶縁膜２８，寄生ゲート絶縁膜４０の上に，ゲート電極２０を形成するために多結晶シリコンを堆積する工程と，
　フォトリソグラフィとドライエッチングにより，多結晶シリコン膜をパターニングして，ゲート電極２０を得るとともに，半導体領域（アクティブ領域）１８において，ソース領域２２，ドレイン領域２４およびボディコンタクト領域２６を露出させる工程と，
　露出されたソース領域２２，ドレイン領域２４およびボディコンタクト領域２６には，それぞれ逆導電型の拡散層を形成するための不純物を，レジストのマスクを用いて，イオン注入法により導入する工程と，
　その上に層間膜３０を堆積し，接続電極であるボディコンタクト電極，ゲート電極，ソース電極およびドレイン電極を形成する工程と，
　からなる方法。」
　
　（３）本願補正発明と引用発明との対比
　ア　本願補正発明と引用発明を対比すると，引用発明の「ＭＯＳトランジスタ」は，本願補正発明の「半導体デバイス（２００）」に相当する。また，引用発明の「シリコン半導体基板１０」，「埋め込み酸化膜１２」，「ＳＯＩ活性層１４」及び「半導体領域（素子形成領域）１８」は，それぞれ，本願補正発明の「基板（１０）」，「絶縁層（２０）」，「半導体層（４０）」及び「能動領域」に相当するから，引用発明の「シリコン半導体基板１０上に埋め込み酸化膜１２を介して，その上にＳＯＩ活性層１４を形成し，個々の半導体領域（素子形成領域）１８を電気的に分離して形成する工程」は，実質的に，本願補正発明の「半導体層（４０）及び絶縁層（２０）を有する基板（１０）を提供する工程であって，該半導体層（４０）は，該絶縁層（２０）上に重なり，また，上部表面に能動領域を含む前記工程」に相当する。
　イ　引用例の記載によれば，図１に示すＭＯＳトランジスタ１のボディ領域３６はＰ型であり，これは本願補正発明の「第１導電性タイプ」に相当するといえるから，引用発明の「半導体領域１８に素子しきい値電圧を調整するための不純物を導入する工程」は，結果として，本願補正発明の「能動領域にドープして第１導電性タイプにする工程」に相当する。
　ウ　引用発明の「寄生ゲート絶縁膜４０」は，半導体領域１８表面の比較的厚い絶縁層であるから，本願補正発明の「第１ゲート絶縁層（５２）」に相当し，引用発明の「ゲート絶縁膜２８」は，本願補正発明の「第２ゲート絶縁層（５５）」に相当する。そして，引用発明の「一度全面を酸化する工程」は，全面に寄生ゲート絶縁膜４０となる酸化膜を形成する工程と解されるから，本願補正発明の「前記上部表面上に第１ゲート絶縁層（５２）を形成する工程」に相当する。また，引用発明の「寄生ゲート絶縁膜４０が形成される部分にマスクをかけて，薄いゲート酸化膜２８を形成する部分の酸化膜をエッチングする」ことが，本願補正発明の「第１ゲート絶縁層の一部をエッチングして，前記上部表面の第１部位を露出する」ことに相当することは明らかである。
　エ　引用発明の「ゲート電極２０を形成するために多結晶シリコン」は，本願補正発明の「ゲート導体（７５）」に相当する。また，引用例における図１と本願明細書の実施形態との対応関係からみて，引用発明の「ソース領域２２」及び「ドレイン領域２４」が，本願補正発明の「能動領域（４０）の第１領域」及び「能動領域（４０）の第２領域」に相当し，引用発明の「ボディコンタクト領域２６」が，本願補正発明の「能動領域（４０）の第３領域」に相当すると解される。
　したがって，引用発明の「フォトリソグラフィとドライエッチングにより，多結晶シリコン膜をパターニングして，ゲート電極２０を得るとともに，半導体領域（アクティブ領域）１８において，ソース領域２２，ドレイン領域２４およびボディコンタクト領域２６を露出させる工程」は，実質的に，本願補正発明の「同ゲート導体（７５）の第１，第２，及び第３部位を除去する工程であって，同ゲート導体の第１部位は，第２ゲート絶縁層（５５）及び前記能動領域（４０）の第１領域上に重なり，前記ゲート導体の第２部位は，第２ゲート絶縁層（５５）及び前記能動領域（４０）の第２領域上に重なり，前記ゲート導体（７５）の第３部位は，第１ゲート絶縁層（５２）及び前記能動領域（４０）の第３領域上に重なる前記工程」に相当する。
　オ　引用例の図１から，引用発明の不純物導入により，ボディコンタクト領域２６に「Ｐ＋型」の拡散層が形成され，ソース領域２２及びドレイン領域２４に「Ｎ＋型」の拡散層が形成されることが見て取れる。そして，上記イ及びエの対応関係に従うと，これらは，本願補正発明の「第３領域をドープして，より高濃度の第１導電性タイプにする」こと及び「第１領域及び第２領域をドープして，第１導電性タイプとは異なる第２導電性タイプにする」ことに相当する。
　カ　引用発明の「接続電極であるボディコンタクト電極，ゲート電極，ソース電極およびドレイン電極」は，本願補正発明の「コンタクト」に相当することは明らかである。
　
　キ　したがって，本願補正発明と引用発明とは，
「半導体デバイス（２００）を作製するための方法であって，
　半導体層（４０）及び絶縁層（２０）を有する基板（１０）を提供する工程であって，該半導体層（４０）は，該絶縁層（２０）上に重なり，また，上部表面に能動領域を含む前記工程と，
　同能動領域にドープして第１導電性タイプにする工程と，
　前記上部表面上に第１ゲート絶縁層（５２）を形成する工程と，
　同第１ゲート絶縁層の一部をエッチングして，前記上部表面の第１部位を露出する工程と，
　同上部表面の第１部位上に，第１ゲート絶縁層より薄く，第２ゲート絶縁層（５５）を形成する工程と，
　第１ゲート絶縁層（５２）上及び第２ゲート絶縁層（５５）上にゲート導体（７５）を形成する工程と，
　同ゲート導体（７５）の第１，第２，及び第３部位を除去する工程であって，同ゲート導体の第１部位は，第２ゲート絶縁層（５５）及び前記能動領域（４０）の第１領域上に重なり，前記ゲート導体の第２部位は，第２ゲート絶縁層（５５）及び前記能動領域（４０）の第２領域上に重なり，前記ゲート導体（７５）の第３部位は，第１ゲート絶縁層（５２）及び前記能動領域（４０）の第３領域上に重なる前記工程と，
　第３領域をドープして，より高濃度の第１導電性タイプにする工程と，
　第１領域及び第２領域をドープして，第１導電性タイプとは異なる第２導電性タイプにする工程と，
　第１，第２，及び第３領域にコンタクトを形成する工程と，
からなる方法。」
である点で一致し，次の点で相違する。
　
〈相違点〉
　本願補正発明は，第２ゲート絶縁層（５５）を形成する工程が，「同上部表面の第１部位上に，第１ゲート絶縁層より薄く，第２ゲート絶縁層（５５）を形成する工程であって，第２ゲート絶縁層（５５）は基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成される前記工程」であるのに対して，引用発明は，この構成が明示されていない点。
　
　（４）相違点についての検討
　ア　引用発明におけるゲート絶縁膜２８の形成工程を検討すると，引用例には，「一度全面を酸化し，寄生ゲート絶縁膜４０が形成される部分にマスクをかけて，薄いゲート酸化膜２８を形成する部分の酸化膜をエッチングした後，さらに全面を酸化することで，ゲート絶縁膜２８とそれより厚い寄生ゲート絶縁膜４０が形成される。」（段落【００２５】）と記載されており，この記載によれば，まず寄生ゲート絶縁膜４０となる酸化膜が「一度全面を酸化」することによって形成され，ゲート絶縁膜２８は，「さらに全面を酸化すること」によって形成されるから，ゲート絶縁膜２８の形成工程において，半導体基板の全面が酸化されることにより，寄生ゲート絶縁膜４０も同時に酸化処理を受けるものと認められる。
　したがって，この酸化処理により寄生ゲート絶縁膜４０の厚さもさらに厚くなると解されるから，寄生ゲート絶縁膜４０の最終的な厚さは，ゲート絶縁膜２８の形成時の酸化処理で定まるといえ，この酸化処理は，実質的に，ゲート絶縁膜２８を寄生ゲート絶縁膜４０と同時に形成する処理であるといえる。
　イ　また，引用例には，「このような工程による２種類の膜厚のゲート絶縁膜の形成は，半導体集積回路の製造において，例えば，コア部よりも高い電源電圧に対応できるＩ／Ｏ部を形成するために一般的に行われている。この場合のＩ／Ｏ部の厚いゲート絶縁膜形成と同時に行えば，本発明の厚い寄生ゲート絶縁膜４０形成のために新たな工程を追加する必要はない。」（段落【００２５】）とも記載されており，「Ｉ／Ｏ部」は，「コア部よりも高い電源電圧に対応できる」ものであるから，「Ｉ／Ｏ部」のトランジスタを，本願補正発明のごとく，「高電圧用途トランジスタ」として構成することは，当業者が何の困難もなくなし得ることである。
　ウ　そして，「高電圧用途トランジスタ」が，通常のトランジスタと比較して，耐圧を高めるために厚いゲート絶縁膜を有していることは，技術常識にすぎず，上記記載によれば，厚い寄生ゲート絶縁膜４０の形成工程を，「Ｉ／Ｏ部」の厚いゲート絶縁膜形成と同時に行うことが示唆されているのであるから，ゲート絶縁膜２８及び寄生ゲート絶縁膜４０の同時形成工程と，「Ｉ／Ｏ部」の厚いゲート絶縁膜の形成工程とを同時に行うことは，当業者が容易に想起し得ることにすぎない。
　エ　そうすると，引用発明において，「全面を酸化することで，ゲート絶縁膜２８とそれより厚い寄生ゲート絶縁膜４０を形成する工程」を，本願補正発明のように，「同上部表面の第１部位上に，第１ゲート絶縁層より薄く，第２ゲート絶縁層（５５）を形成する工程であって，第２ゲート絶縁層（５５）は基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成される前記工程」とすることは，当業者が容易になし得たことである。
　オ　また，本願補正発明が奏する効果も，当業者が容易に予測し得る程度のものにすぎない。
　
　（５）本願補正発明の容易想到性についてのまとめ
　したがって，本願補正発明は，引用例に記載された発明及び技術常識に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。
　
　（６）本願補正発明の他の解釈に基づく検討
  ア　請求人は，審判請求書の請求の理由において，「３．本願発明が特許されるべき理由」として，「本願の厚膜絶縁体は，基板の異なる領域に配置される高電圧用途トランジスタのゲート酸化物と同時に形成されるので，工程が増えることはなく，従来法に比べてコスト低減になる。」と主張していることから，上記補正事項が，「
第１
５２
　イ　上記の誤記を前提とすると，本願補正発明は，次のとおり特定されるべきものと認められる。
　「半導体デバイス（２００）を作製するための方法であって，
　半導体層（４０）及び絶縁層（２０）を有する基板（１０）を提供する工程であって，該半導体層（４０）は，該絶縁層（２０）上に重なり，また，上部表面に能動領域を含む前記工程と，
　同能動領域にドープして第１導電性タイプにする工程と，
　前記上部表面上に第１ゲート絶縁層（５２）を形成する工程
であって，第１ゲート絶縁層（５２）は基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成される前記工程
　同第１ゲート絶縁層の一部をエッチングして，前記上部表面の第１部位を露出する工程と，
　同上部表面の第１部位上に，第１ゲート絶縁層より薄く，第２ゲート絶縁層（５５）を形成する工程と，
　第１ゲート絶縁層（５２）上及び第２ゲート絶縁層（５５）上にゲート導体（７５）を形成する工程と，
　同ゲート導体（７５）の第１，第２，及び第３部位を除去する工程であって，同ゲート導体の第１部位は，第２ゲート絶縁層（５５）及び前記能動領域（４０）の第１領域上に重なり，前記ゲート導体の第２部位は，第２ゲート絶縁層（５５）及び前記能動領域（４０）の第２領域上に重なり，前記ゲート導体（７５）の第３部位は，第１ゲート絶縁層（５２）及び前記能動領域（４０）の第３領域上に重なる前記工程と，
　第３領域をドープして，より高濃度の第１導電性タイプにする工程と，
　第１領域及び第２領域をドープして，第１導電性タイプとは異なる第２導電性タイプにする工程と，
　第１，第２，及び第３領域にコンタクトを形成する工程と，
からなる方法。」
　ウ　上記解釈に基づく本願補正発明と引用発明とを比較すると，一致点は上記（３）キのとおりであり，その相違点は次のとおりである。
〈相違点〉
　本願補正発明は，第１ゲート絶縁層（５２）を形成する工程が，「前記上部表面上に第１ゲート絶縁層（５２）を形成する工程であって，第１ゲート絶縁層（５２）は基板の異なる領域に配置される高電圧用途トランジスタ用のゲート酸化物の形成と同時に形成される前記工程」であるのに対して，引用発明は，この構成が明示されていない点。
　エ　しかしながら，上記（４）にて検討したとおり，引用例には，厚い寄生ゲート絶縁膜４０の形成工程を，コア部よりも高い電源電圧に対応できる「Ｉ／Ｏ部」の厚いゲート絶縁膜形成と同時に行うことが示唆されているのであるから，寄生ゲート絶縁膜４０（本願補正発明の「第１ゲート絶縁層（５２）」に相当）を，「Ｉ／Ｏ部」（本願補正発明の「基板の異なる領域に配置される高電圧用途トランジスタ」に相当）の厚いゲート絶縁膜形成と同時に行うことは，当業者が容易に想到し得ることにすぎない。
　オ　したがって，本願補正発明を上記イのとおり解釈したとしても，本願補正発明は，引用例に記載された発明及び技術常識に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。
　
　（７）独立特許要件についてのむすび
　したがって，いずれの解釈をしたとしても，本願補正発明は，引用例に記載された発明及び技術常識に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。
　よって，本件補正は，本願補正発明が特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものであるから特許法第１７条の２第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項をいう。以下同じ。）において準用する同法第１２６条第５項の規定に適合しない。 
　 
　５　補正の却下についてのむすび 
　以上検討したとおり，本件補正は，特許法第１７条の２第３項に規定する要件を満たしておらず，同法第１７条の２第４項各号に掲げる事項のいずれを目的とするものにも該当しない。仮に，本件補正が，特許法第１７条の２第３項に規定する要件を満たし，かつ，同法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものとみなした場合であっても，同法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しない。 
　したがって，本件補正は，特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
　１　本願発明
　上記のとおり，本件補正は却下されたので，本願発明（本件補正前の特許請求の範囲の請求項１に係る発明）は，前記第２，１（１）アに摘記したとおりのものである。
　
　２　引用例の記載と引用発明
　引用例の記載及び引用発明は，前記第２，４（２）で認定したとおりである。
　
　３　対比・判断
　本願発明と引用発明とを対比すると，両者の一致点は前記第２，４（３）キのとおりであり，相違点はないから，本願発明は引用例に記載された発明（引用発明）であり，特許法第２９条第１項第３号の「特許出願前に日本国内又は外国において，頒布された刊行物に記載された発明」に該当し，特許を受けることができない。
　また，仮に，本願発明が特許法第２９条第１項第３号に該当しないとしても，本願発明の発明特定事項をすべて含み，本願発明の発明特定事項に更に構成を付加して限定したものである本願補正発明が，前記第２，４で検討したように，引用例に記載された発明及び技術常識に基づいて，当業者が容易に発明をすることができたものであるから，この限定をなくした本願発明も，同様の理由により，引用例に記載された発明及び技術常識に基づいて，当業者が容易に発明をすることができたものであり，特許法第２９条第２項の規定により特許を受けることができない。
　
第４　結言
　以上のとおり，本願発明（請求項１に係る発明）は特許法第２９条第１項第３号に該当し，又は，特許法第２９条第２項の規定により特許を受けることができないから，その余の請求項について検討するまでもなく，本願は拒絶をすべきものである。
　よって，結論のとおり審決する。