【事件の表示】
　特願２００２−　７５００３「クロック信号とデータ信号の組み合わせ方法」拒絶査定不服審判事件〔平成１４年１２月１３日出願公開、特開２００２−３５９６１３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１４年３月１８日（パリ条約による優先権主張２００１年３月１６日、米国）の出願であって、平成２０年９月８日付けで手続補正がなされたものの、平成２１年２月１９日付けで拒絶査定がなされ、これに対し、同年５月２８日に拒絶査定に対する審判請求がなされるとともに、同年６月２９日付けで手続補正がなされ、平成２２年１０月６日付けで審尋がなされ、その審尋に対して回答がなかったものである。
　
　
第２．補正却下の決定
［補正却下の決定の結論］
　平成２１年６月２９日付けの手続補正（以下、「本件補正」という。）を却下する。
　
［理由］
１．本願発明と補正後発明
　本件補正は、補正前の平成２０年９月８日付けの手続補正の特許請求の範囲の請求項１記載された、
「【請求項１】　少なくとも一つのデータチャンネルと、これとは分離され、少なくとも一つのデータチャンネル上に伝送されたデータのデコードに使用されるクロックチャンネルとを含むシステムでのデータ伝送方法であって、
データ信号をコード化することによりデータ信号のエネルギー成分の一部をより高い周波数へ動かした後、組み合わせられたクロック信号及びデータ信号を生成するべく、クロックチャンネル上で伝送されるべきクロック信号と、前記コード化されたデータ信号とを組み合わせ、組み合わせられたクロック信号及びデータ信号をクロックチャンネルに伝送し、該クロック信号及びデータ信号を受信側のローパスフィルタに通過させることを特徴とするデータ伝送方法。」
という発明を、
　
「【請求項１】　少なくとも一つのデータチャンネルと、これとは分離され、少なくとも一つのデータチャンネル上に伝送されたデータのデコードに使用されるクロックチャンネルとを含むシステムでのデータ伝送方法であって、
　組み合わせられたクロック信号及びデータ信号を生成するべく、クロックチャンネル上で伝送されるべきクロック信号とデータ信号とを組み合わせ、組み合わせられたクロック信号及びデータ信号を一方の信号で他方の信号に変調を施して該データ信号及び該クロック信号を多重化し、該多重化されたクロック信号及びデータ信号をクロックチャンネルに伝送し、該クロック信号及びデータ信号を受信側のローパスフィルタに通過させてクロック信号を出力することを特徴とするデータ伝送方法。」
という発明（以下、「補正後発明」という。）に補正するものである。
　
２．補正の適否 
　上記本件補正は、「一方の信号で他方の信号に変調を施して該データ信号及び該クロック信号を多重化し」との限定を付加することを含むものであり、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものであるから、上記補正後発明が特許出願の際独立して特許を受けることができるものであるかどうかについて、以下に検討する。
　
（１）補正後の発明 
　上記「１．本願発明と補正後発明」の項で「補正後発明」として認定したとおりである。
　
（２）特許法第３６条第６項第２号についての検討
　補正後発明には、「組み合わせられたクロック信号及びデータ信号を一方の信号で他方の信号に変調を施して該データ信号及びクロック信号を多重化し」と記載されているが、この記載は「組み合わせられたクロック信号及びデータ信号」に対して、どのような処理が行われるのか（すなわち、「組み合わせられたクロック信号及びデータ信号」が、どの動詞の目的語であるのか。)不明である。
　「組み合わせられたクロック信号及びデータ信号」に対する処理として考えられるのは、（ａ）「変調を施し」、（ｂ）「多重化し」、（ｃ）「変調を施し」及び「多重化し」の両方、の可能性があるので、以下に検討する。
　まず、（ａ）「変調を施し」の場合について検討すると、この場合、「組み合わせられたクロック信号及びデータ信号を一方の信号で他方の信号に変調を施し」との記述について、例えば「一方の信号」が「組み合わせられたクロック信号及びデータ信号」であるとすれば、「他方の信号」が何を指すのか不明確であり、逆に「他方の信号」が「組み合わせられたクロック信号及びデータ信号」であるとすれば、「一方の信号」が何を指すのか不明確である。更に、「組み合わせられたクロック信号及びデータ信号」に対して「変調を施」すことは、発明の詳細には記載されていない。以上のことから、「組み合わせられたクロック信号及びデータ信号」に対する処理が、「変調を施し」であると解釈することは適当ではない。
　次に、（ｂ）「多重化し」の場合について検討すると、この場合、データ信号とクロック信号の組み合わせで生成された「組み合わされたクロック信号及びデータ信号」、「データ信号」、及び「クロック信号」の、３種類の信号を多重化することになるが、このことが具体的にどのような動作を意味しているのか、発明の詳細な説明を参照しても、明確に把握することができない。更に、「組み合わせられたクロック信号及びデータ信号」を「多重化」することは、発明の詳細な説明には記載されていない。以上のことから、「組み合わせられたクロック信号及びデータ信号」に対する処理が、「多重化し」であると解釈することは適当ではない。
　最後に、（ｃ）「変調を施し」及び「多重化し」の両方の場合について検討すると、両方の処理を同時に行うと解釈しても、上記（ａ）及び（ｂ）について検討した点が解消されるものではないから、「組み合わされたクロック信号及びデータ信号」に対する処理が、「変調を施し」及び「多重化し」の両方であると解釈することは適当ではない。
　
　以上検討したように、いずれの場合も適当ではないから、補正後発明の「組み合わせられたクロック信号及びデータ信号を一方の信号で他方の信号に変調を施して該データ信号及びクロック信号を多重化し」との記載は不明確である。
　よって、補正後発明は、特許法第３６条第６項第２号に規定する要件を満たしていないから、特許出願の際独立して特許を受けることができないものである。
　
（３）特許法第２９条第２項についての検討
　「（２）特許法第３６条第６項第２号についての検討」の項で検討したとおり、補正後発明は記載が不明確であるが、特許法第２９条第２項の要件を満たすか否か、以下に検討する。
　
［補正後発明の解釈］
　補正後発明の「組み合わせられたクロック信号及びデータ信号を一方の信号で他方の信号に変調を施して該データ信号及び該クロック信号を多重化し」との記載について、発明の詳細な説明を参照して検討する。
　段落【００４１】に、「デジタルデータ信号及びデジタルクロック信号を多重化することで、組み合わせられたクロック信号及びデータ信号を生成する。」と記述されていることから、「多重化」により、「組み合わせられたクロック信号及びデータ信号」が「生成」されていることがわかる。そして、段落【００４２】に、「クロック信号及びデータ信号の多重化は、一つの信号で他の信号に変調を施す変調方法を用いて実施することができる。」と記述されていることから、「一つの信号で他の信号に変調を施す」ことで、「多重化」が行われていることがわかる。してみれば、請求項１の「組み合わせられたクロック信号及びデータ信号を一方の信号で他方の信号に変調を施して該データ信号及び該クロック信号を多重化し」との記載は、「一方の信号で他方の信号に変調を施して該データ信号及び該クロック信号を多重化し」て、「組み合わせられたクロック信号及びデータ信号を」生成する意味であると、一応解釈することができるから、このように解釈して以下の検討を行う。
　
［引用発明及び周知事項］
　平成２０年３月１１日付けの拒絶理由に引用された、国際公開第００／１６５２５号（以下、「引用例」という。）には、図面とともに下記の事項が記載されている。（訳文は、上記引用例に対応する特表２００３−５２４９１４号公報の記載が訳文として概ね適切であるので、この公報から該当部分を抜粋・転記した。）
　
　Ａ．「
BACKGROUND OF THE INVENTION
1.  
Field of the Invention
　　The present invention relates generally to the field of data communications, and more particularly, to the transmission of clock and data signals. Still more particularly, the present invention relates to the transmission of clock signals and data signals on the same transmission line in transition minimized differential signaling (TMDS) system. 
2.  
Description of the Background Art
 　　There are a variety of prior art systems and method for transmitting data between a transmitter and a receiver. Various serial links and other methods for transmitting data and clock signals are well known. However, most such schemes provide a single line or channel dedicated for the transmission of the clock signals and other signal lines or channels dedicated for the transmission of data. Once such system is described by Kyeongho Lee, Sungjoon Kim, Ahn, and Deog-kyoon Jeong in A Serial Link For Fully Duplexed Data Communication,IEEE Journal of Solid State Circuits, Vol. 30, No. 4 pp. 353-364, April 1995. 
　The present invention will be discussed in the context of transition minimized differential signaling (TMDS), however, those skilled in the art will recognize that the present invention is applicable in various other data communication contexts. In TMDS, four signal lines are provided, and each signal line is preferably a differential pair. One signal line is a for a low speed clock signal the three other signal lines are for high-speed data transmission. 」（第１頁第１１行目〜第２頁第２行目）
　
（訳文）「【発明の詳細な説明】
発明の背景
１．
発明の分野
　本発明は、一般的にデータ通信分野に関連し、詳しくは、クロック信号とデータ信号の伝送に関連する。さらに詳しくは、本発明は、遷移最小化差動信号伝送（transition minimized differential signaling:TMDS）システムにおけるクロック信号とデータ信号の伝送に関連する。
２．
従来技術の説明
　送信器と受信器との間でデータを伝送するための従来技術による種々のシステム及び方法がある。データ信号及びクロック信号を伝送するための種々のシリアルリンクや他の方法が周知である。しかしながら、これらの方式のほとんどは、クロック信号伝送専用の信号ライン（本明細書では、ラインを回線の意味でも使用する）またはチャンネルを、及び、データ伝送専用の他の信号ラインまたはチャンネルを使用する。かかるシステムは、Kyeongho Lee,Sungjoon Kim,Gijung Ahn,Deog-kyoon Jeongによる「A CMOS Serial Link For Fully Duplexed Data Communication，」（IEEE Journal of Solid State Circuits,Vol.30,No.4 pp.353-364,1995 4月）に記載されている。
      【０００１】
 　本発明は、遷移最小化差動信号伝送（TMDS）に関連して説明されるが、本発明は、他の種々のデータ通信方式にも適用できることが当業者には理解されよう。TMDSでは、４つの信号ラインが提供されるが、各信号ラインは差動対であることが好ましい。１つの信号ラインは、低速のクロック信号用であり、他の３つの信号ラインは、高速データ通信用である。」（第７頁第１行目〜第２３行目）
　
　Ｂ．「
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS 
　Referring now to Figure 1, a block diagram of system 100 including the combined clock and data signal line of the present invention is shown. The system 100 preferably includes a transmitter 102, a clock transmission line 104, a receiver 106 and one or more data transmission lines 108. The transmitter 102 preferably provides a clock signal as well as data signals to the receiver 106 via the clock transmission line 104. These data signals are in addition to those provided to the receiver 106 via the high speed data transmission lines 108. The receiver 106 receives the signals on the transmission line 104 and from them, generates the clock and data signals at the receiver 106. These data signals on the clock line 104 are again in addition to the data signals that the receiver 106 recovers from the data transmission line 108. The transmitter 102 and the receiver 106 include logic for sending and receiving.., the data from data transmission line 108. This logic preferably includes transition control, DC balancing, and encoding/decoding in a conventional manner. For example, in addition to the components of the present invention for receiving and sending data and clock signals on the clock transmission line 104 that will be described below, the transmitter 102 and the receiver 106 respectively include conventional data transmission logic for TMDS such as that provided in PanelLink by Silicon Image of Cupertino, California. For ease of understanding that logic and the data transmission line 108 are omitted from the discussion below and the remaining figures. Those skilled in the art will also realize that while shown as a single line, the clock transmission line 104 and the data transmission line 108 are preferably each a differential pair of signal lines, and the signal is carried on the differential pair of lines. 
Furthermore, those skilled in the art will understand the preferred embodiment for the data transmission line 108 is three pairs of data lines. 
Transmitter
　　Referring now to Figure 2, a preferred embodiment of the transmitter 102 is shown in more detail. The transmitter 102 preferably comprises a clock generator 200, a line interface 204, and a decoder 202. 
　　The clock generator 200 has a first input, a second input and an output. The clock generator 200 produces a clock signal that is encoded with data. The data is encoded into the clock signal by varying the modulation of the falling edge of the clock signal. In other words, the position of the falling edge of the clock relative to the rising edge indicates different data values. This is particularly advantageous because it preserves the edge of the clock for clock recovery. All the activity for a bi-directional data link on the clock transmission line 104 is centered around the falling edge of the clock from the transmitter 102. While most of the present invention will be described in the context of the falling edge of the clock having two different positions, 3 and 4 will also be described in the context of the falling edge of the clock having five different positions. Each of the four positions representing two bit values and one position representing no data. The first input of the clock generator 200 is coupled to line 214 to receive a clock signal either from another portion of the transmitter 102 or from a oscillator or other conventional clock source. The second input of clock generator 200 is coupled to line 216 to receive control/data signals. These control/data signals dictate the data or no data that is transmitted as part of the clock signal. These control/data signals may be from another portion of the transmitter 102 or from off chip control logic. output of the clock generator 200 is provided on line 210 that is coupled to an input of the line interface 204. The output of the clock generator 200 provides a CGOut signal. 」（第５頁第２８行目〜第７頁第２２行目）
　
（訳文）「
好適な実施態様の詳細な説明
　図１に、本発明の結合型クロック及びデータ信号ラインを備えるシステム１００のブロック図を示す。システム１００は、好ましくは、送信器１０２、クロック伝送ライン１０４、受信器１０６、及び、１つ以上のデータ伝送ライン１０８を備える。送信器１０２は、好ましくは、クロック伝送ライン１０４を介して、クロック信号だけでなくデータ信号も受信器１０６に送信する。これらのデータ信号は、高速データ伝送ライン１０８を介して受信器１０６に送られる信号に追加の信号である。受信器１０６は、伝送ライン１０４上の信号を受信して、これらの信号から、受信器１０６において、クロック信号及びデータ信号を生成する。クロックライン１０４上のこれらのデータ信号は、この場合も、受信器１０６がデータ伝送ライン１０８から回収するデータ信号に追加の信号である。送信器１０２と受信器１０６は、データ伝送ライン１０８を介してデータを送受信するためのロジック（または論理回路）を備える。このロジックは、好ましくは、従来方式による、遷移制御、ＤＣバランシング、及び、エンコーディング／デコーディングを備える。例えば、後述する、クロック伝送ライン１０４を介してデータ信号及びクロック信号を送受信するための本発明のコンポーネントの他に、送信器１０２及び受信器１０６は、それぞれ、Silicon Image(カリフォルニア州クパーチノ)のPanelLinkにおいて提供されているようなTMDS用の従来のデータ伝送ロジックを備える。理解を容易にするために、このロジック及びデータ伝送ライン１０８は、以下の説明及び他の図面には記載していない。図面には単一のラインとして示されているが、クロック伝送ライン１０４とデータ伝送ライン１０８は、好ましくは、それぞれ、差動対をなす信号ラインであり、信号は、この差動対をなすライン上を伝送されるということが当業者には理解されよう。さらに、当業者には、データ伝送ライン１０８の好適な実施態様は、３つの対をなすデータラインであるということが理解されよう。
送信器
　図２に、送信器１０２の好適な実施態様をより詳細に示す。送信器１０２は、好ましくは、クロック発生器２００、回線インターフェース２０４、及び、デコーダ２０２から構成される。
      【０００８】
 　クロック発生器２００は、第１の入力、第２の入力、及び出力を有する。クロック発生器２００は、データが符号化されているクロック信号を生成する。データは、クロック信号の立ち下がりエッジを変調する（または変化させる）ことによってクロック信号中に符号化される。すなわち、クロックの立ち上がりエッジに対する立ち下がりエッジの位置により、異なるデータ値を示す。これは、クロックの再生のためのクロックの立ち上がりエッジが保持されるためにとりわけ有利である。クロック伝送ライン１０４上の双方向データリンクのすべてのアクティビティは、送信器１０２からのクロックの立ち下がりエッジの近辺に集中する。本発明の大部分は、２つの異なる位置を有するクロックの立ち下がりエッジに関して説明されるが、図３及び図４では、５つの異なる位置を有するクロックの立ち下がりエッジに関して説明する。４つの位置の各々が２ビット値を表し、１つの位置はデータを表さない。クロック発生器２００の第１の入力は、ライン２１４に結合されて、送信器１０２の他の部分から、または、発振器から、あるいはまた、従来のクロック源のいずれかからクロック信号（CLK）を受信する。クロック発生器２００の第２の入力は、ライン２１６に結合されて、制御／データ信号を受信する。これらの制御／データ信号は、クロック信号の一部として伝送されるデータまたはデータがない状態を指示する。これらの制御／データ信号は、送信器１０２の他の部分から、または、チップ外の制御ロジックから提供することができる。クロック発生器２００の出力は、回線インターフェース２０４の入力に結合されるライン２１０上に提供される。クロック発生器２００の出力は、CGOut信号を提供する。」（第１０頁第７行目〜第１１頁第２８行目）
　
　Ｃ．「
Receiver 
　Figure 7 shows a preferred embodiment for the receiver 106 constructed in accordance with the present invention. The receiver 106 preferably comprises a line interface 706, a clock re-generator 700, a data decoder 702, a delay compensator 708 and a return channel encoder 704. 
　　The line interface 706 is preferably identical to that described above with reference to Figure 5A and 5B. However, for the receiver 106, the line interface 706 is completely optional and the receiver 106 can operate without it. The line interface 706 buffers the signals and filters them for better use in recovery. The line interface 706 has an input, an output and a bi-directional port. The bi-directional port is coupled to the clock transmission line 104. The input of the line interface 706 is coupled to line 720 to receive the output of the return channel encoder 704. The output of the line interface 706 is coupled to line 722 to provide input signals to the clock re-generator 700 and the data decoder 702. For ease of understanding reference numerals for the line interface 706 have been added to Figure 5A. 
　The clock re-generator 700 has an input and an output. The input of the clock re-generator 700 is coupled to receive the signals on the clock transmission line 104 via line 722 from the line interface 706. The clock re-generator 700 monitors the transmission line 104, receives signals, filters them and generates a clock signal at the receiver 106. The output of the clock re-generator 700 is coupled to line 710 and provides the clock signal for the receiver 106 to use in recovering data from the data channels 108. The clock re-generator 700 advantageously only uses the rising edges of the signals on the transmission line 104 to regenerate the clock signal at the receiver 106. This allows the falling edge position and voltage level to be used for other data transfer. The preferred embodiment for the clock re-generator 700 is simply an amplifier that can provide and amplified version of the signal to other digital logic receiving the clock. Referring now also to Figure 8, another embodiment for the clock re-generator 700 is shown.
　　In Figure 8, the clock re-generator 700 is a phase-locked loop 800 that has an input that is coupled to the transmission line 104 and an output that provides the clock as a square wave. The phase-locked loop 800 is a conventional type and includes a phase detector 802, an amplifier and filter 804 and a voltage controlled oscillator 806. These components 802, 804, 806 are coupled in a conventional manner with the input of the phase detector 802 coupled to line 104 and the output of the voltage controlled oscillator providing the clock signal and being feed back to the phase detector 802. Those skilled in the art will recognize that various other embodiments of phase-locked loops could be used for the clock re-generator 700 since it is only necessary to detect the rising edges on the transmission line 104 and produce a clock signal therefrom. Alternate embodiments for the clock re-generator 700 could also use a delay-locked loop. 」（第１５頁第３５行目〜第１７頁第１６行目）
　
（訳文）「
受信器
　図７に、本発明に従って構成された受信器１０６の好適な実施態様を示す。受信器１０６は、好ましくは、回線インターフェース７０６、クロック再生器７００、データデコーダ７０２、遅延補償器７０８、及び、戻りチャンネルエンコーダ７０４から構成される。
      【００２５】
 　回線インターフェース７０６は、好ましくは、図５Ａ及び図５Ｂを参照して上述したものと同じものである。しかしながら、受信器１０６の場合は、回線インターフェース７０６は、完全にオプションであり、受信器１０６は、それがなくても動作することができる。回線インターフェース７０６は、信号をバッファリングして、再生時により好適に使用するためにそれらをフィルタリングする。回線インターフェース７０６は、入力、出力、及び、双方向ポートを有する。双方向ポートはクロック伝送ライン１０４に結合される。回線インターフェース７０６の入力は、ライン７２０に結合されて、戻りチャンネルエンコーダ７０４の出力を受信する。回線インターフェース７０６の出力は、回線７２２に結合されて、クロック再生器７００とデータデコーダ７０２に入力信号を提供する。理解の容易化のために、回線インターフェース７０６に対する参照番号を図５Ａに付加している。
      【００２６】
  クロック再生器７００は、入力と出力を有している。クロック再生器７００の入力は、回線インターフェース７０６からライン７２２を介してクロック伝送ライン１０４上の信号を受信するように結合される。クロック再生器７００は、伝送ライン１０４をモニタし、信号を受信し、それらをフィルタリングし、受信器１０６でクロック信号を生成する。クロック再生器７００の出力は、ライン７１０に結合され、クロック信号を受信器１０６に提供する。受信器１０６は、データチャンネル１０８からデータを取り出す際にこのクロック信号を使用する。クロック再生器７００は、伝送ライン１０４上の信号の立ち上がりエッジのみを使用して、受信器１０６でクロック信号を再生するということにおいて有利である。このため、立ち下がりエッジの位置と電圧レベルを他のデータ伝送のために使用することができる。クロック再生器７００の好適な実施態様は、信号の増幅バージョンを、クロックを受信する他のディジタルロジックに供給することが可能な単なる増幅器である。図８に、クロック再生器７００の他の実施態様を示す。図８では、クロック再生器７００は、伝送ライン１０４に結合された入力と、クロックを方形波として出力する出力とを有する位相ロックループ８００である。位相ロックループ８００は、従来タイプのものであり、位相検出器８０２、増幅器及びフィルタ８０４、及び、電圧制御発振器８０６を備える。これらのコンポーネント８０２、８０４、８０６は、従来方式で結合されており、位相検出器８０２の入力はライン１０４に結合されており、電圧制御発振器の出力は、クロック信号を提供すると共に、位相検出器８０２にフィードバックされている。クロック再生器７００は、伝送ライン１０４上の立ち上がりエッジを検出して、それからクロック信号を生成することだけを必要とするので、位相ロックループの他の種々の実施態様をクロック再生器７００として使用することができる。クロック再生器７００の代替実施態様は、また、遅延ロックループを使用することができる。」（第２０頁第１４行目〜第２１頁第２８行目）
　
　上記摘記事項Ｂ．を参照すると、引用例は、少なくとも一つのデータ伝送ラインと、これとは分離されるクロック伝送ラインとを含むシステムでのデータ伝送方法であり、また、上記摘記事項Ｃ．を参照すると、クロック伝送ラインで伝送される信号からデータを取り出すものであり、そして、受信器は「データデコーダ７０２」を有していることから、データの取り出しはデコードと呼べるものである。
　また、上記摘記事項Ｂ．を参照すると、「データが符号化されているクロック信号」を生成するべく、データでクロック信号に変調を施して、生成された該データが符号化されているクロック信号を、クロック伝送ラインに伝送している。
　また、上記摘記事項Ｂ．を参照すると、変調により、データ信号とクロック信号とを多重化していると認められる。
　また、上記摘記事項Ｃ．を参照すると、データが符号化されているクロック信号を、受信器内の、クロック再生器内の、位相ロックループのフィルタに通過させてクロック信号を出力している。
　　　
　したがって、上記の摘記事項、及びこの分野の技術常識より、引用例には、以下の発明（以下、「引用発明」という。）が開示されていると認められる。
「少なくとも一つのデータ伝送ラインと、これとは分離され、少なくとも一つのデータ伝送ラインに伝送されたデータのデコードに使用されるクロック伝送ラインとを含むシステムでのデータ伝送方法であって、
　データが符号化されているクロック信号を生成するべく、データ信号でクロック信号に変調を施して該データ信号及び該クロック信号を多重化し、該データが符号化されているクロック信号をクロック伝送ラインに伝送し、該データが符号化されているクロック信号を受信器のフィルタに通過させてクロック信号を出力するデータ伝送方法。」
　
［対比］
　補正後発明と引用発明とを対比する。
・上記摘記事項Ｂ．には「データ伝送ライン１０８」と記載されており、一方、上記摘記事項Ｃ．には「データチャンネル１０８」と記載されていることから、引用例において「伝送ライン」と「チャンネル」は、表記上の相違はあるものの、技術的には同義のものであると認められる。したがって、補正後発明の「データチャンネル」及び「クロックチャンネル」は、引用発明の「データ伝送ライン」及び「クロック伝送ライン」にそれぞれ相当する。
・本願明細書の段落【００４１】「デジタルデータ信号及びデジタルクロック信号を多重化することで、組み合わせられたクロック信号及びデータ信号を生成する。」との記載を参照すると、補正後発明の、多重化により生成された「多重化されたクロック信号及びデータ信号」は、「組み合わせられたクロック信号及びデータ信号」と同義のものであると認められ、更に、段落【００３８】「データ信号はクロック信号と組み合わせられる。・・・ローパスフィルタは、組み合わせられた信号から、クロック信号を回復させ」、との記載を参照すれば、補正後発明の、ローパスフィルタに通過させる「クロック信号及びデータ信号」は、「組み合わせられたクロック信号及びデータ信号」と同義のものであると認められる。そして、引用発明の「データが符号化されているクロック信号」は、補正後発明の「組み合わせられたクロック信号及びデータ信号」に相当する。
・引用発明の「変調」により生成される信号は、上記摘記事項Ｂ．に記載のとおり、クロックの立ち下がりエッジの位置により異なるデータ値を示す信号であるから、データ信号とクロック信号とが組み合わされた信号であると言うことができる。してみれば、引用発明の「データ信号でクロック信号に変調を施して」いることは、補正後発明の「クロックチャンネル上で伝送されるべきクロック信号とデータ信号とを組み合わせ」ることに相当する。
・引用発明の「データ信号」及び「クロック信号」を、「一方の信号」及び「他方の信号」と呼べることにかんがみれば、引用発明の「データ信号でクロック信号に変調を施して」いることは、補正後発明の「一方の信号で他方の信号に変調を施して」いることに相当するから、引用発明の「データが符号化されているクロック信号を生成するべく、データ信号でクロック信号に変調を施して該データ信号及び該クロック信号を多重化し」は、補正後発明の「組み合わせられたクロック信号及びデータ信号を一方の信号で他方の信号に変調を施して該データ信号及び該クロック信号を多重化し」に相当するものと認められる。
・引用発明の「受信器」は、システムにおける「受信側」と呼べるものである。
・引用発明の「フィルタ」と、補正後発明の「ローパスフィルタ」は、少なくとも「フィルタ」という点で一致する。
　
　よって、両者は以下の点で一致ないし相違する。
（一致点）
「少なくとも一つのデータチャンネルと、これとは分離され、少なくとも一つのデータチャンネル上に伝送されたデータのデコードに使用されるクロックチャンネルとを含むシステムでのデータ伝送方法であって、
　組み合わせられたクロック信号及びデータ信号を生成するべく、クロックチャンネル上で伝送されるべきクロック信号とデータ信号とを組み合わせ、組み合わせられたクロック信号及びデータ信号を一方の信号で他方の信号に変調を施して該データ信号及び該クロック信号を多重化し、該多重化されたクロック信号及びデータ信号をクロックチャンネルに伝送し、該クロック信号及びデータ信号をフィルタに通過させてクロック信号を出力するデータ伝送方法。」
　
（相違点）
　受信側における動作について、受信した信号を、補正後発明は「ローパスフィルタ」に通過させているのに対して、引用発明は「フィルタ」に通過させている点。
　
　相違点について検討する。
　引用発明の「フィルタ」は、位相ロックループに含まれるフィルタであるが、位相ロックループの基本構成として、ローパスフィルタを含むことは特開平９−１４９０１９号公報(段落【００１７】−【００１８】）、特開平１１−１３６６３３号公報（段落【０００５】）などに開示されているよう周知事項であるから、引用発明において、「フィルタ」を「ローパスフィルタ」とすることは当業者が容易になし得ることである。
　そして、補正後の発明が奏する効果も引用発明、及び周知事項から容易に予測出来る範囲内のものである。
　
　よって、補正後発明は、引用発明、及び周知事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
３．結語 
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３．本願について
１．平成２０年３月１１日付け拒絶理由の内容
　原査定の拒絶の理由となった、平成２０年３月１１日付け拒絶理由通知書によって通知された、拒絶の理由Ｂ、及び理由Ｃは以下の通りである。
「Ｂ．この出願は，特許請求の範囲の記載が下記の点で，特許法第３６条第６項第１号及び第２号に規定する要件を満たしていない。
Ｃ．この出願は，発明の詳細な説明の記載が下記の点で，特許法第３６条第４項に規定する要件を満たしていない。
　　　　記　　（引用文献等については引用文献等一覧参照）
理由Ｂについて
・請求項１，２３，３３に記載される「組み合わせられたクロック信号及びデータ信号のエネルギスペクトルをクロック回復ブロックの実効ループ帯域幅から離間してシフトさせる」エンコード体系を用いる構成は，組み合わされた信号のエネルギスペクトルをシフトさせるためにエンコードするものであるが，詳細な説明に記載される，「データ信号のコード化は，エンコードされたデータ信号のエネルギ成分の一部を，より高い周波数へ動かし」（【００３８】），「示されているデータ信号５０２は，データ信号のエネルギスペクトルを，クロック信号３０１のエネルギスペクトルから離間するようにシフトさせる」（【００４２】），「組み合わせられた信号のデータ信号成分は，クロック信号成分の周波数よりかなり高く，また，ローパスフィルタループの帯域幅より高い周波数を有する」（【００４３】）等の記載は，「組み合わされた信号」の周波数をシフトさせるものとは認められず，これらの対応が不明である。
　また，エンコード体系によりエンコードされたデータ信号をクロック信号と組み合わせる構成と，図５，あるいは詳細な説明の【００４２】の記載との対応が明確でない。
　
・・・（省略）・・・
　
理由Ｃについて
・詳細な説明には，クロック信号と組み合わされるエンコードされたデータ信号として，【００４２】，図５にあるようなデータ信号が記載されている。　しかしながら，このようなパルス形状の信号が，詳細な説明に記載される「ｐビットのデータワードをｑビットのデータワードへのマッピング」や「スクランブリング」，「直流（ＤＣ）平衡されたコード方法」などのエンコード方法により，どの様に得ることができるのか不明であり，このため，実際にクロック信号と組み合わされるデータ信号５０２と，エンコード方法，及び，エンコードされたデータ信号との関係が不明である。
　
・・・(省略）・・・
」
　
２．請求人の対応
　上記拒絶理由通知に対して、請求人は、平成２０年９月８日付けで意見書と手続補正書を提出した。その意見書における、拒絶理由通知の理由Ｂ及びＣについての反論は、以下のとおり。
「ｂ．拒絶理由通知の理由Ｂ．についての反論
　・・・（中略）・・・
これに対して、段落番号００４２に「クロック信号及びデータ信号の多重化は、一つの信号で他の信号に変調を施す変調方法を用いて実施することができる。………すなわち、示されているデータ信号５２０は、データ信号のエネルギスペクトルを、クロック信号３０１のエネルギスペクトルから離間するようにシフトさせる、何らかのエンコードが実施された後のデータ信号５２０を表す。」との記載から、データ信号のエネルギスペクトルを、クロック信号３０１のエネルギスペクトルから離間するようにシフトさせるということを読み取ることができ、請求項５（方法）及び請求項１３（システム）を作成しました。
　要するに、・・・（中略）・・・、一つの信号（例えばクロック信号）で他の信号（例えばデータ信号）に変調を施すことによって、データ信号のエネルギスペクトルを、クロック信号３０１のエネルギスペクトルから離間するようにシフトさせることの２つの手段があることが読み取れ、それらを今回補正によって、限定しました。
　従いまして、２つの実施形態に合わせた請求項になるとともに、明瞭化された内容になっています。
　・・・（中略）・・・
　
ｃ．拒絶理由通知の理由Ｃ．についての反論
　データ信号５０２と、エンコード方法、及びエンコードされたデータ信号との関係が不明であるとのご指摘を受けましたが、エンコードさせることの一例として、データ信号とクロック信号のいずれか一方を他方に対して変調を施すことが用いられる点であり、その点を踏まえて、補正していますので、エンコードと信号との関係は明確になったと思料いたします。・・・（中略）・・・。
よって、請求項１〜１６は、特許法第３６条第４項に規定する要件を満足するものであります。」
　
３．当審の判断
（１）理由Ｂ（第３６条第６項第１号及び第２号）について
　平成２０年９月８日付け手続補正書で補正された特許請求の範囲の請求項５は、以下のとおりのものである。
「【請求項５】　少なくとも一つのデータチャンネルと、これとは分離された、少なくとも一つのデータチャンネル上に伝送されたデータのデコードに使用されるクロックチャンネルとを含むシステムでのデータ伝送方法であって、
　複数のパルスを有し、それぞれのパルスが前端部及び後端部を有するクロック信号を提供することと、組み合わせられたクロック信号及びデータ信号を生成するために、少なくとも前記複数のパルスの一つの端部を移動させることにより、複数のデータワードを有するデータ信号でクロック信号に変調を施してデータ信号のエネルギスペクトルをクロック信号のエネルギスペクトルから離間するようにシフトさせた後、組み合わせられたクロック信号及びデータ信号をクロックチャンネルに伝送し、該クロック信号及びデータ信号を受信側のローパスフィルタに通過させることを特徴とするデータ伝送方法。」
　平成２０年９月８日付け手続補正書で補正された請求項５は、「複数のデータワードを有するデータ信号でクロック信号に変調を施してデータ信号のエネルギスペクトラムをクロック信号のエネルギスペクトラムから離間するようにシフトさせた後」と補正するものであるが、この補正について、審判請求人は、明細書の段落【００４２】の記載から、「一つの信号（例えばクロック信号）で他の信号（例えばデータ信号）に変調を施すことによって、データ信号のエネルギスペクトルを、クロック信号３０１のエネルギスペクトルから離間するようにシフトさせること」が読み取れるから、それに従って限定することで、実施形態にあわせた請求項となるとともに、明瞭化された内容になる旨主張している。
　しかしながら、段落【００４２】は、
・図５に図示されているデータ信号５２０で、クロック信号３０１に変調を施すこと、
・図５に図示されているデータ信号５２０は「何らかのエンコードが実施された後のデータ信号」であり、そして、その「エンコード」は、「データ信号のエネルギスペクトルを、クロック信号３０１のエネルギスペクトルから離間するようにシフトさせる」エンコードであること、
を開示しているのであり、請求人が主張するように、「変調」により、「データ信号のエネルギスペクトラムをクロック信号のエネルギスペクトラムから離間するようにシフトさせ」るものではない。
　そして、その他の箇所を参照しても、補正により限定された箇所が、発明の詳細な説明に記載したものであるとは認められない。
　したがって、平成２０年９月８日付け手続補正書により特許請求の範囲の補正がされたものの、依然として本願は特許法第３６条第６項第１号に規定する要件を満たしていない。
　
（２）理由Ｃ（特許法第３６条第４項）について
　平成２０年９月８日付け意見書の、「ａ．拒絶理由通知の理由Ａ．についての反論」の項で、「引用文献１には、・・・（中略）・・・技術が記載されていますが、本願発明の請求項１及び請求項９のように、データ信号をコード化することによりデータ信号のエネルギ成分の一部をより高い周波数へ動かす点と、・・・（中略）・・・引用文献１には、記載されていません。」と主張していることからも明らかなように、本願発明において、「コード化」は主要な構成要素であると認められる。
　明細書の段落【００４２】を参照すると、図５の「データ信号５２０」は、「何らかのエンコードが実施された後の」信号であり、そして、段落【００６８】には、「データエンコードの実施形態の一例」として、「入力されたｐビットのデータワードをｑビットのデータワードにマッピングする」ことが開示されている。しかしながら、段落【００６８】の記載及び関連する記載を参照しても、具体的にどのようなマッピング、すなわちエンコード（コード化）を実施すれば、図示されたようなデータ信号５２０を得ることができるのか、発明を実施できる程度に明確かつ十分に記載されているとは認められない。
　また、コード化の具体的方法について、発明の詳細な説明には、「出力されるデータワードが、即時に入力されたデータワード及び初期に入力されたデータワードの双方の関数であるように、エンコードされる」（段落【００７０】）、「データ信号のエネルギをより高い周波数にシフトさせている間、データを暗号化する」（段落【００７０】）、「エンコードされた信号のＤＣ成分を最小化するため、直流（ＤＣ）平衡されたコード方法を使用する」（段落【００７０】）なども記載されているものの、これらの記載及び関連する記載を参照しても、具体的にどのようなコード化を行っているのか、発明を実施できる程度に明確かつ十分に記載されているとは認められない。
　したがって、平成２０年９月８日付けで手続補正がなされたものの、依然として本願は特許法第３６条第４項に規定する要件を満たしていない。
　
　なお、審判請求人は、平成２０年９月８日付け意見書において、理由Ｃについての反論として、「エンコードさせることの一例として、データ信号とクロック信号のいずれか一方を他方に対して変調を施すことが用いられる点であり」と主張するが、例えば明細書の段落【００６９】に、「エンコードされたデータワード及びクロック信号を、・・・（中略）・・・、エンコードされたデータワードに基づいて変調を施すことで、組み合わせる（１１２０）。」と記載されているように、「エンコードされたデータワード」に対して「変調」を行うことは発明の詳細な説明に開示されているものの、審判請求人が主張するように、「エンコードさせることの一例として・・・（中略）・・・変調を施す」ことは開示されておらず、上記主張は採用することができない。
　
　４．むすび
　以上のとおり、本願の発明の詳細な説明は、当業者が発明を実施できる程度に明確かつ十分に記載したものではないから、特許法第３６条第４項に規定する要件を満たしておらず、また、本願の特許請求の範囲に記載された発明は、発明の詳細な説明に記載したものでないから、特許法第３６条第６項第１号に規定する要件を満たしていない。
　
　よって、結論のとおり審決する。