【事件の表示】
　特願２００３−１９６６０５「積層セラミックコンデンサ」拒絶査定不服審判事件〔平成１７年２月３日出願公開、特開２００５−３３００４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１５年７月１４日の特許出願であって、平成１９年９月２０日付けの拒絶理由通知に対して同年１１月２９日に意見書及び手続補正書が提出されたが、平成２０年４月２５日付けで拒絶査定がなされた。
　そして、同年６月６日に拒絶査定に対する審判が請求されるとともに、同年７月７日に手続補正書が提出され、その後、平成２２年１１月１１日付けで審尋がなされ、平成２３年１月１２日に回答書が提出された。
　
第２．補正の却下の決定
【補正の却下の決定の結論】
　平成２０年７月７日に提出された手続補正書による補正を却下する。
　
【理由】
１．補正の内容
　平成２０年７月７日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜６を、補正後の特許請求の範囲の請求項１〜６と補正するとともに、明細書を補正するものであり、補正前後の請求項１は各々次のとおりである。
　
（補正前）
　「【請求項１】　第１および第２の内部電極層を、セラミック層を介して交互に積層してなるコンデンサ本体を有する積層セラミックコンデンサであって、
　上記コンデンサ本体は、その外面上に形成された第１および第２の実装端子と、上記第１の実装端子と上記第１の内部電極層とを接続するように上記コンデンサ本体の積層方向に伸びる複数の第１のビア電極と、上記第２の実装端子と上記第２の内部電極層とを接続するように該コンデンサ本体の積層方向に伸びる複数の第２のビア電極と、を備え、
　上記第１および第２のビア電極は、上記第１および第２の内部電極層を流れる電流によって誘起される磁界を互いに相殺するように格子状に配置され、上記第１のビア電極と上記第２のビア電極との間のピッチをＰとし、上記第１のビア電極のうち第１の内部電極層の周縁側に配置される上記第１のビア電極の中心と上記第１の内部電極層の周縁までの距離、または上記第２のビア電極のうち第２の内部電極層の周縁側に配置される上記第２のビア電極の中心と上記第２の内部電極層の周縁までの距離をＫとしたとき、Ｐは１００〜１０００μｍであり、Ｋは５０〜５００μｍであり、０＜Ｋ／Ｐ≦１に設定され、
　上記第１または第２のビア電極の外周端と第１または第２の内部電極層の周縁との間で形成される周縁領域Ｗにおける該内部電極層の厚さが、それ以外の上記内部電極層の中央領域の平均厚さより薄く、かつ２．０μｍ以下であり、
　上記内部電極層は、該内部電極層の周縁から切欠きが形成され、該切欠きは、上記内部電極層の周縁側に配置されかつ該内部電極層に接続しない上記ビア電極の一部を囲むように形成されていること、
　を特徴とする積層セラミックコンデンサ。」
　
（補正後）
　「【請求項１】　第１および第２の内部電極層を、セラミック層を介して交互に積層してなるコンデンサ本体を有する積層セラミックコンデンサであって、
　上記コンデンサ本体は、その外面上に形成された第１および第２の実装端子と、上記第１の実装端子と上記第１の内部電極層とを接続するように上記コンデンサ本体の積層方向に伸びる複数の第１のビア電極と、上記第２の実装端子と上記第２の内部電極層とを接続するように該コンデンサ本体の積層方向に伸びる複数の第２のビア電極と、を備え、
　上記第１および第２のビア電極は、上記第１および第２の内部電極層を流れる電流によって誘起される磁界を互いに相殺するように格子状に配置され、上記第１のビア電極と上記第２のビア電極との間のピッチをＰとし、上記第１のビア電極のうち第１の内部電極層の周縁側に配置される上記第１のビア電極の中心と上記第１の内部電極層の周縁までの距離、または上記第２のビア電極のうち第２の内部電極層の周縁側に配置される上記第２のビア電極の中心と上記第２の内部電極層の周縁までの距離をＫとしたとき、Ｐは１００〜１０００μｍであり、Ｋは５０〜５００μｍであり、０＜Ｋ／Ｐ≦１に設定され、
　上記第１または第２のビア電極の外周端と第１または第２の内部電極層の周縁との間で形成される周縁領域Ｗにおける該内部電極層の厚さが、それ以外の上記内部電極層の中央領域の平均厚さより薄く、かつ２．０μｍ以下であり、
　上記内部電極層は、該内部電極層の周縁から上記周辺領域Ｗを切り欠いた切欠きが形成され、該切欠きは、上記内部電極層の周縁側に配置されかつ該内部電極層に接続しない上記ビア電極の一部を囲むように形成されており、
　さらに上記内部電極層は、該内部電極層の周縁側に配置されかつ上記切欠きに囲まれていないビア電極に、該ビア電極の全周で接続するように形成されていること、
　を特徴とする積層セラミックコンデンサ。」
　
２．補正事項の整理
（１）補正事項１
　補正前の請求項１の「上記内部電極層は、該内部電極層の周縁から切欠きが形成され、該切欠きは、上記内部電極層の周縁側に配置されかつ該内部電極層に接続しない上記ビア電極の一部を囲むように形成されていること、」を、補正後の請求項１の「上記内部電極層は、該内部電極層の周縁から上記周辺領域Ｗを切り欠いた切欠きが形成され、該切欠きは、上記内部電極層の周縁側に配置されかつ該内部電極層に接続しない上記ビア電極の一部を囲むように形成されており、　さらに上記内部電極層は、該内部電極層の周縁側に配置されかつ上記切欠きに囲まれていないビア電極に、該ビア電極の全周で接続するように形成されていること、」と補正すること。
　
（２）補正事項２
　補正前の請求項４の「上記内部電極層は、該内部電極層の周縁から切欠きが形成され、該切欠きは、上記内部電極層の周縁側に配置されかつ該内部電極層に接続しない上記ビア電極の一部を囲むように形成されていること、」を、補正後の請求項４の「上記内部電極層は、該内部電極層の周縁から上記距離Ｋの範囲を切り欠いた切欠きが形成され、該切欠きは、上記内部電極層の周縁側に配置されかつ該内部電極層に接続しない上記ビア電極の一部を囲むように形成されており、　さらに上記内部電極層は、該内部電極層の周縁側に配置されかつ上記切欠きに囲まれていないビア電極に、該ビア電極の全周で接続するように形成されていること、」と補正すること。
　
（３）補正事項３
　補正前の請求項５の「上記内部電極層は、該内部電極層の周縁から切欠きが形成され、該切欠きは、上記内部電極層の周縁側に配置されかつ該内部電極層に接続しない上記ビア電極の一部を囲むように形成されていること、」を、補正後の請求項５の「上記内部電極層は、該内部電極層の周縁から上記距離Ｋの範囲を切り欠いた切欠きが形成され、該切欠きは、上記内部電極層の周縁側に配置されかつ該内部電極層に接続しない上記ビア電極の一部を囲むように形成されており、　さらに上記内部電極層は、該内部電極層の周縁側に配置されかつ上記切欠きに囲まれていないビア電極に、該ビア電極の全周で接続するように形成されていること、」と補正すること。
　
（４）補正事項４
　補正前の明細書の０００９段落を、補正後の明細書の０００９段落と補正すること。
　
３．新規事項追加の有無及び補正の目的の適否について
（１）補正事項１〜３について
　補正事項１〜３は互いに類似するものであるから、まとめて検討する。
　補正事項１〜３により補正された事項は、いずれも本願の願書に最初に添付した明細書（以下「当初明細書」という。）の００３９段落、及び本願の願書に最初に添付した図面（以下「当初図面」という。また、本願の願書に最初に添付した明細書、特許請求の範囲及び図面をまとめて「当初明細書等」という。）の図１２に記載されているものと認められるから、補正事項１〜３は、当初明細書等のすべての事項を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、本件補正は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たす。
　また、補正事項１〜３は、いずれも本願の請求項１、４及び５に係る発明の発明特定事項である「内部電極層」について、技術的限定を加えるものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　
（２）補正事項４について
　補正事項４は、明細書の０００９段落を、補正事項１と整合させるために補正するものであるから、特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（３）新規事項追加の有無及び補正の目的の適否についてのまとめ
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たす。
　
４．独立特許要件について
（１）はじめに
　上記３．において検討したとおり、本件補正は特許法第１７条の２第３項及び第４項に規定する要件を満たし、かつ、同法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか否か、すなわち本件補正がいわゆる独立特許要件を満たすものであるか否かについて更に検討する。
　
（２）補正後の発明
　本件補正による補正後の請求項１〜６に係る発明は、本件補正による補正後の明細書、特許請求の範囲及び図面の記載からみて、特許請求の範囲の請求項１〜６に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される、上記１．における「（補正後）」の箇所に記載したとおりのものである（下線は当合議体が付加したものである。以下同じ。）。
　
（３）引用刊行物に記載された発明
（３−１）引用例１：特開２００１−１８５４４２号公報
（３−１−１）本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００１−１８５４４２号公報（以下「引用例１」という。）には、図１〜３と共に以下の記載がある。
　
ａ．「【０００１】
【発明の属する技術分野】
この発明は、積層コンデンサ、デカップリングコンデンサの接続構造および配線基板に関するもので、特に、高周波回路において有利に適用され得る積層コンデンサ、ならびに、この積層コンデンサを用いて構成される、デカップリングコンデンサの接続構造および配線基板に関するものである
　
ｂ．「【００４６】
【発明の実施の形態】
図１ないし図３は、この発明の一実施形態による積層コンデンサ４１を示している。
【００４７】
積層コンデンサ４１は、積層される複数の誘電体層４２を含むコンデンサ本体４３を備えている。誘電体層４２は、たとえばセラミック誘電体から構成される
【００４８】
コンデンサ本体４３の内部には、特定の誘電体層４２を介して互いに対向する少なくとも１対の第１および第２の内部電極４４および４５が設けられている。この実施形態では、複数対の第１および第２の内部電極４４および４５が設けられている
【００４９】
コンデンサ本体４３の内部には、さらに、第２の内部電極４５に対して電気的に絶縁されかつ第１の内部電極４４に電気的に接続された状態で、特定の誘電体層４２を貫通する複数の第１の貫通導体４６が設けられている。また、第１の内部電極４４に対して電気的に絶縁されかつ第２の内部電極４５に電気的に接続された状態で、コンデンサ本体４３を貫通する複数の第２の貫通導体４７が設けられている
【００５０】
また、コンデンサ本体４３の、内部電極４４および４５と平行に延びる第１の主面４８上には、複数の第１の貫通導体４６にそれぞれ電気的に接続された状態で、個々の第１の貫通導体４６にそれぞれ対応する複数の第１の外部端子電極４９が設けられる
【００５１】
また、コンデンサ本体４３の、第１の主面４８上には、複数の第２の貫通導体４７にそれぞれ電気的に接続された状態で、個々の第２の貫通導体４７にそれぞれ対応する複数の第２の外部端子電極５１ａが設けられるとともに、第１の主面４８に対向する第２の主面５０上には、複数の第２の貫通導体４７にそれぞれ電気的に接続された状態で、個々の第２の貫通導体４７にそれぞれ対応する複数の第２の外部端子電極５１ｂが設けられる
　
ｃ．「【００５２】この実施形態では、各々複数の第１および第２の内部電極４４および４５が設けられ、第１および第２の内部電極４４および４５の各間に形成される静電容量が、第１および第２の貫通導体４６および４７によって並列接続され、このように並列接続された静電容量が、第１の外部端子電極４９と第２の外部端子電極５１ａおよび５１ｂとの間に取り出される。
【００５３】
上述した第１の貫通導体４６と第２の貫通導体４７とは、内部電極４４および４５を流れる電流によって誘起される磁界を互いに相殺するように配置されている。すなわち、この実施形態では、第１および第２の貫通導体４６および４７は、互いに隣り合うように配置され、内部電極４４および４５の各々を流れる電流に関して、その方向を多様化するとともに、電流長を短くし、それによって、低ＥＳＬ化を図っている
【００５４】また、この実施形態では、第１および第２の外部端子電極４９ならびに５１ａおよび５１ｂは、それぞれ、導電パッド５２および５３ならびにそれらの上に形成される半田バンプ５４および５５を備えている。
【００５５】導電パッド５２および５３は、たとえば、Ｃｒ／Ｎｉ／Ｃｕ蒸着膜から構成され、また、前述した内部電極４４および４５ならびに貫通導体４６および４７は、たとえば、Ｎｉを含む導電性ペーストの焼付けによって形成される。」
　
ｄ．「【００８４】以上説明した積層コンデンサ４１、４１ａまたは４１ｂにおいて、第１の主面４８上および第２の主面５０上の双方に位置される第２の外部端子電極５１ａおよび５１ｂに電気的に接続される第２の貫通導体４７、あるいは、積層コンデンサ４１ａまたは４１ｂのように、第１の外部端子電極４９ａおよび４９ｂが第１の主面４８上および第２の主面５０上の双方に位置される場合には、これら第１の外部端子電極４９ａおよび４９ｂに電気的に接続される第１の貫通導体４６は、十分な電流容量を確保するため、その断面積が広い方が好ましい。
【００８５】
このような断面積の好ましい範囲を求めるため、図１ないし図３に示した積層コンデンサ４１について、第１および第２の貫通導体４６および４７の直径および断面積を種々に変え、ＥＳＬおよび電流容量を評価する実験を行なった
【００８６】
この実験では、試料として、内部電極４４および４５の各々の大きさが２．５ｍｍ×２．５ｍｍであり、貫通導体４６および４７の配列ピッチが０．５ｍｍであり、これら貫通導体４６および４７が４×４＝１６個配列された、積層コンデンサ４１を用意した
　
（３−１−２）ここにおいて、００８６段落に記載された試料についてみると、当該試料において、「貫通導体４６」及び「貫通導体４７」が格子状に配置されていること、及び、「貫通導体４６」及び「貫通導体４７」の中心と「内部電極４４」及び「内部電極４５」の周縁までの距離が、｛２．５ｍｍ−（０．５ｍｍ×３）｝÷２＝
０．５ｍｍ
　
（３−１−３）以上を総合すると、引用例１には、次の発明（以下「引用発明１」という。）が記載されているものと認められる。
　「積層コンデンサ４１であって、
　セラミック誘電体から構成され、積層される複数の誘電体層４２を含むコンデンサ本体４３を備え、前記コンデンサ本体４３の内部には、特定の前記誘電体層４２を介して互いに対向する複数対の第１の内部電極４４及び第２の内部電極４５が設けられており、
　前記コンデンサ本体４３の内部には、前記第２の内部電極４５に対して電気的に絶縁されかつ前記第１の内部電極４４に電気的に接続された状態で、特定の前記誘電体層４２を貫通する複数の第１の貫通導体４６、及び前記第１の内部電極４４に対して電気的に絶縁されかつ前記第２の内部電極４５に電気的に接続された状態で、コンデンサ本体４３を貫通する複数の第２の貫通導体４７が設けられており、
　前記コンデンサ本体４３の、前記内部電極４４及び前記内部電極４５と平行に延びる第１の主面４８上には、複数の前記第１の貫通導体４６にそれぞれ電気的に接続された状態で、個々の前記第１の貫通導体４６にそれぞれ対応する複数の第１の外部端子電極４９が設けられ、
　前記コンデンサ本体４３の、前記第１の主面４８上には、前記複数の第２の貫通導体４７にそれぞれ電気的に接続された状態で、個々の前記第２の貫通導体４７にそれぞれ対応する複数の第２の外部端子電極５１ａが設けられるとともに、前記第１の主面４８に対向する第２の主面５０上には、複数の前記第２の貫通導体４７にそれぞれ電気的に接続された状態で、個々の前記第２の貫通導体４７にそれぞれ対応する複数の第２外部端子電極５１ｂが設けられ、
　前記第１の貫通導体４６及び前記第２の貫通導体４７は、格子状に配置され、かつ、前記内部電極４４及び前記内部電極４５を流れる電流によって誘起される磁界を互いに相殺するように配置され、
　前記貫通導体４６及び前記貫通導体４７の配列ピッチが０．５ｍｍであり、前記貫通導体４６及び前記貫通導体４７の中心と前記内部電極４４及び前記内部電極４５の周縁までの距離が０．５ｍｍである
　積層コンデンサ４１。」
　
（３−２）引用例２：特開平８−６９９４２号公報
（３−２−１）本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平８−６９９４２号公報（以下「引用例２」という。）には、図１及び３と共に以下の記載がある。
　
ａ．「【０００１】
【産業上の利用分野】
本発明は、積層セラミック電子部品の製造方法に係わり、特にその一製造工程におけるセラミックグリーンシートに対する電極材料ペーストによる導電体部の形成方法に関する
　
ｂ．「【０００４】
【発明が解決しようとする課題】近年、コンデンサの小型化、大容量化が進むにつれて積層セラミックコンデンサ等は、セラミック誘電体グリーンシートの焼成体であるセラミック層を薄く形成し、これを内部電極を介して重ねる、いわゆる薄膜多層化が進んでおり、内部電極とセラミック層の厚さの差が無くなってきている。ところが、その製造過程において、図３に示すように、同図（イ）において例えばセラミック誘電体グリーンシート１１、１１・・の間にこれらに塗布した電極材料ペースト膜１２、１２・・を重ね、同図（ロ）のように圧着すると、電極材料ペースト膜１２、１２・・のエッジの部分に隙間１３、１３・・が生じ、結局電極材料ペースト膜１２、１２・・を介したセラミック誘電体グリーンシート１１、１１・・の部分ａと、これらの膜を介しないマージン部分ｂ、ｃでは圧着による密度が前者は大きく、後者は小さくなって密度差を生じる。このような密度差を生じた積層体を上記したようにそのまま焼成すると、その焼成体にはその密度差に応じた収縮率の差が生じ、焼成後冷却する過程等において積層されているセラミック誘電体グリーンシートの焼成体であるセラミック層が剥離する、いわゆるデラミネーションを起こしたり、焼成体全体にクラックを生じさせる原因になる。このようにデラミネーションやクラックを起こした積層チップセラミックコンデンサは信頼性に欠ける心配があるので、不良品として処理される
【０００５】このようなデラミネーションやクラックの問題は、積層インダクタ、積層ＬＣフィルタを製造する場合のセラミックグリーンシートに電極材料ペースト膜を形成し、積層したものにも同様に起こることである。
【０００６】
本発明の第１の目的は、電極材料ペースト膜を介したセラミックグリーンシートの積層体の圧着によりその膜を介した部分と膜を介しない部分とにおいて密度差を生じないあるいは密度差を少なくできる（その膜のエッジとセラミックグリーンシートとの間の空隙のないあるいは空隙を少なくできる）製造工程を有する積層セラミック電子部品の製造方法を提供することにある。本発明の第２の目的は、デラミネーションやクラックを生じさせ難くした積層セラミック電子部品の製造方法を提供することにある。本発明の第３の目的は、不良品を減らし、生産性を向上できる積層セラミック電子部品の製造方法を提供することにある
　
ｃ．「【０００７】
【課題を解決するための手段】本発明は、上記課題を解決するために、（１）、セラミック粉末と、バインダー樹脂を含有するセラミックグリーンシート用組成物を用いてセラミックグリーンシートを形成する工程と、このセラミックグリーンシートの複数枚のそれぞれに電極材料ペーストを用いて導電体部を形成する工程と、この導電体部を形成したセラミックグリーンシートを積層する工程と、この積層工程を経て得られる未焼成積層体を焼成する工程と、上記導電体部に接続する外部電極を形成する工程を有する積層電子部品の製造方法において、
上記電極材料ペーストを用いて形成する導電体部はその少なくとも周辺部をレベリング剤を含有する電極材料ペーストを用いて形成する積層セラミック電子部品の製造方法を提供するものである。
　
ｄ．「【００１５】
【作用】
電極材料ペーストにレベリング剤を含有させると、その塗布直後の電極材料ペースト膜はその流動性等により、水平面化し易くなり、図１（イ）に示すように、セラミックグリーンシート１、１・・・に塗布された電極材料ペーストからなる導電体部２、２・・・のエッジはなだらかな斜面３、３・・・となり、これらを積層し、圧着すると、同図（ロ）に示すように、導電体部のエッジ近傍に空隙が生ぜず、同図Ａ、Ｂ、Ｃの部分の圧着による密度差は無くなるか、少なくなる
　
（３−２−２）以上を総合すると、引用例２には、次の発明（以下「引用発明２」という。）が記載されているものと認められる。
　「積層セラミック電子部品の製造方法において、電極材料ペーストにレベリング剤を含有させることにより、積層セラミック電子部品の導電体部２、２・・・のエッジをなだらかな斜面３、３とする積層セラミック電子部品の製造方法。」
　
（４）補正発明と引用発明１との対比
（４−１）引用発明１の「第１の内部電極４４」、「第２の内部電極４５」及び「誘電体層４２」は、各々補正発明の「第１の内部電極層」、「第２の内部電極層」及び「セラミック層」に相当する。
　また、引用発明１の「積層コンデンサ４１」は、「セラミック誘電体から構成され、積層される複数の誘電体層４２を含むコンデンサ本体４３を備え」ているから、補正発明の「積層セラミックコンデンサ」に相当することが明らかである。
　したがって、引用発明１の「セラミック誘電体から構成され、積層される複数の誘電体層４２を含むコンデンサ本体４３を備え、前記コンデンサ本体４３の内部には、特定の前記誘電体層４２を介して互いに対向する複数対の第１の内部電極４４及び第２の内部電極４５が設けられて」いる「積層コンデンサ４１」は、補正発明の「第１および第２の内部電極層を、セラミック層を介して交互に積層してなるコンデンサ本体を有する積層セラミックコンデンサ」に相当する。
　
（４−２）引用発明１の「第１の主面４８」及び「第２の主面５０」は、補正発明の「外面」に相当する。
　また、引用発明１の「第１の外部端子電極４９」は、補正発明の「第１の実装端子」に相当し、引用発明１の「第２の外部端子電極５１ａ」及び「第２の外部端子電極５１ｂ」は、補正発明の「第２の実装端子」に相当する。
　そして、引用発明１においては、「第１の主面４８上に」「第１の外部端子電極４９が設けられ」る構成となっており、かつ、「第１の主面４８上に」「第２の外部端子電極５１ａが設けられるとともに、」「第２の主面５０上に」「第２外部端子電極５１ｂが設けられ」る構成となっているから、引用発明１の「コンデンサ本体４３」も補正発明の「コンデンサ本体」と同様に、「その外面上に形成された第１および第２の実装端子」を備えていることが明らかである。
　
（４−３）引用発明１の「第１の貫通導体４６」及び「第２の貫通導体４７」は、各々補正発明の「第１のビア電極」及び「第２のビア電極」に相当する。
　そして、引用発明１は、「前記コンデンサ本体４３の内部には、前記第２の内部電極４５に対して電気的に絶縁されかつ前記第１の内部電極４４に電気的に接続された状態で、特定の前記誘電体層４２を貫通する複数の第１の貫通導体４６、及び前記第１の内部電極４４に対して電気的に絶縁されかつ前記第２の内部電極４５に電気的に接続された状態で、コンデンサ本体４３を貫通する複数の第２の貫通導体４７が設けられており」、かつ、「第１の外部端子電極４９」が「第１の貫通導体４６」に「電気的に接続された状態」であり、「第２の外部端子電極５１ａ」及び「第２の外部端子電極５１ｂ」が「第２の貫通導体４７」に「電気的に接続された状態」であるから、引用発明１の「コンデンサ本体４３」も補正発明の「コンデンサ本体」と同様に、「上記第１の実装端子と上記第１の内部電極層とを接続するように上記コンデンサ本体の積層方向に伸びる複数の第１のビア電極と、上記第２の実装端子と上記第２の内部電極層とを接続するように該コンデンサ本体の積層方向に伸びる複数の第２のビア電極と、を備え」ていることが明らかである。
　
（４−４）引用発明１の「前記第１の貫通導体４６及び前記第２の貫通導体４７は、格子状に配置され、かつ、前記内部電極４４及び前記内部電極４５を流れる電流によって誘起される磁界を互いに相殺するように配置され」という構成は、補正発明の「上記第１および第２のビア電極は、上記第１および第２の内部電極層を流れる電流によって誘起される磁界を互いに相殺するように格子状に配置され」という構成に相当する。
　
（４−５）引用発明１の「前記貫通導体４６及び前記貫通導体４７の配列ピッチ」は、補正発明の「上記第１のビア電極と上記第２のビア電極との間のピッチ」である「Ｐ」に相当する。
　また、引用発明１の「前記貫通導体４６及び前記貫通導体４７の中心と前記内部電極４４及び前記内部電極４５の周縁までの距離」は、補正発明の「上記第１のビア電極のうち第１の内部電極層の周縁側に配置される上記第１のビア電極の中心と上記第１の内部電極層の周縁までの距離、または上記第２のビア電極のうち第２の内部電極層の周縁側に配置される上記第２のビア電極の中心と上記第２の内部電極層の周縁までの距離」である「Ｋ」に相当する。
　そして、引用発明１においては、「前記貫通導体４６及び前記貫通導体４７の配列ピッチが０．５ｍｍ」であるから、引用発明１も補正発明と同様に、「Ｐは１００〜１０００μｍ」であることが明らかである。
　また、引用発明１においては、「前記貫通導体４６及び前記貫通導体４７の中心と前記内部電極４４及び前記内部電極４５の周縁までの距離が０．５ｍｍ」であるから、引用発明１も補正発明と同様に、「Ｋは５０〜５００μｍであり、０＜Ｋ／Ｐ≦１に設定され」ていることが明らかである。
　
（４−６）したがって、補正発明と引用発明１とは、
　「第１および第２の内部電極層を、セラミック層を介して交互に積層してなるコンデンサ本体を有する積層セラミックコンデンサであって、
　上記コンデンサ本体は、その外面上に形成された第１および第２の実装端子と、上記第１の実装端子と上記第１の内部電極層とを接続するように上記コンデンサ本体の積層方向に伸びる複数の第１のビア電極と、上記第２の実装端子と上記第２の内部電極層とを接続するように該コンデンサ本体の積層方向に伸びる複数の第２のビア電極と、を備え、
　上記第１および第２のビア電極は、上記第１および第２の内部電極層を流れる電流によって誘起される磁界を互いに相殺するように格子状に配置され、上記第１のビア電極と上記第２のビア電極との間のピッチをＰとし、上記第１のビア電極のうち第１の内部電極層の周縁側に配置される上記第１のビア電極の中心と上記第１の内部電極層の周縁までの距離、または上記第２のビア電極のうち第２の内部電極層の周縁側に配置される上記第２のビア電極の中心と上記第２の内部電極層の周縁までの距離をＫとしたとき、Ｐは１００〜１０００μｍであり、Ｋは５０〜５００μｍであり、０＜Ｋ／Ｐ≦１に設定されていること、
　を特徴とする積層セラミックコンデンサ。」
　
　である点で一致し、以下の点で相違する。
　
（相違点１）
　補正発明は、「上記第１または第２のビア電極の外周端と第１または第２の内部電極層の周縁との間で形成される周縁領域Ｗにおける該内部電極層の厚さが、それ以外の上記内部電極層の中央領域の平均厚さより薄く、かつ２．０μｍ以下」であるのに対して、引用発明１は、そのような特定がなされていない点。
　
（相違点２）
　補正発明は、「上記内部電極層は、該内部電極層の周縁から上記周辺領域Ｗを切り欠いた切欠きが形成され、該切欠きは、上記内部電極層の周縁側に配置されかつ該内部電極層に接続しない上記ビア電極の一部を囲むように形成されており、　さらに上記内部電極層は、該内部電極層の周縁側に配置されかつ上記切欠きに囲まれていないビア電極に、該ビア電極の全周で接続するように形成されている」のに対して、引用発明１はそのような構成を備えていない点。
　
（５）相違点についての当審の判断
（５−１）相違点１について
（５−１−１）上記（３−２−２）に記載したとおり、引用例２には、「積層セラミック電子部品の製造方法において、電極材料ペーストにレベリング剤を含有させることにより、積層セラミック電子部品の導電体部２、２・・・のエッジをなだらかな斜面３、３とする積層セラミック電子部品の製造方法。」（引用発明２）が記載されているが、引用例２における０００４段落の記載から、引用発明２における「セラミック電子部品」の中には、「積層セラミックコンデンサ」が含まれることが明らかであり、かつ、引用発明２における「導電体部２、２・・・」が、引用発明１における「第１の内部電極４４」及び「第２の内部電極４５」に相当するものであることも明らかである。
　そして、引用発明２は、引用例２の０００６段落に記載されているとおり、「不良品を減らし、生産性を向上できる積層セラミック電子部品の製造方法を提供すること」を目的の一つとするものであると認められるところ、積層セラミックコンデンサの技術分野において、不良品を減らし、生産性を向上することは、当業者が常に念頭に置いている課題であるから、引用発明１及び２に接した当業者であれば、引用発明１と引用発明２とを組み合わせ、「第１の内部電極４４」及び「第２の内部電極４５」を製造するに際して、電極材料ペーストにレベリング剤を含有させ、「第１の内部電極４４」及び「第２の内部電極４５」のエッジをなだらかな斜面とすることは容易になし得たことである。
　さらに、「第１の内部電極４４」及び「第２の内部電極４５」のエッジをなだらかな斜面とするに当たり、斜面部に「第１のビア電極」又は「第２のビア電極」を設けると、内部電極とビアとの接続状況が悪くなり、抵抗が高くなって好ましくないことは、当業者であれば直ちに察知し得たことであるから、引用発明１と引用発明２とを組み合わせるに当たり、「第１のビア電極」又は「第２のビア電極」が斜面部にかからないようにすること、すなわち、補正発明のように、「上記第１または第２のビア電極の外周端と第１または第２の内部電極層の周縁との間で形成される周縁領域Ｗにおける該内部電極層の厚さが、それ以外の上記内部電極層の中央領域の平均厚さより薄く」なる構成とすることは、当業者が当然になし得たことである。
　
（５−１−２）また、一般に、積層セラミックコンデンサの電極の厚さをどのような値とするかは、当該セラミックコンデンサの大きさや、性能、コスト等を勘案して当業者が適宜選択し得る設計的事項であり、電極の厚さを２μｍ以下とすることも、例えば、本願の出願前に日本国内において頒布された刊行物である以下の周知例１及び２にも記載されているように、当業者において普通に行われていることである。
　
ａ．周知例１：特開２００１−３３８８３１号公報
　「【００１６】
【発明の実施の形態】以下、本発明の導電性ペーストを図面に基づいて説明する。図１は、本発明の導電性ペーストを形成した積層セラミックコンデンサの外観斜視図であり、図２は、その断面図である。図において、１は誘電体ブロックであり、２は誘電体ブロック１を構成する誘電体層、３は誘電体ブロック１内に形成した内部電極であり、４、５は本発明の導電性ペーストにより形成した外部電極である。
【００１７】誘電体層２は、チタン酸バリウムを主成分とする非還元性誘電体材料、及びガラス成分を含む誘電体材料からなり、その形状は、２．０ｍｍ×１．２ｍｍなどであり、その厚みは高容量化のために１〜５μｍとしている。この誘電体層２が図上、上方向に積層して誘電体ブロック１が構成される。なお、誘電体層２の形状、厚み、積層数は容量値によって任意に変更することができる。
【００１８】内部電極３は、Ｎｉを主成分とする材料から構成されている。
そして、誘電体層２の積層方向に隣接しあう２つの内部電極３は、互いに誘電体ブロック１の異なる端面側に延出し、各々異なる外部電極４、５に接続されている。その厚みは、１〜２μｍとしている
　
ｂ．周知例２：特開２００１−３１６７０１号公報
　「【０００５】また、上記の積層セラミックコンデンサ等は近年ますます小型化しており、必然的にセラミック誘電体層及び内部電極層の薄膜化、多層化が進み、現在積層部品、
特に積層セラミックコンデンサについては、誘電体層厚２μｍ以下、内部電極膜厚１．５μｍ以下、
　
（５−１−３）さらに、本願の明細書及び図面を精査しても、補正発明において、「上記第１または第２のビア電極の外周端と第１または第２の内部電極層の周縁との間で形成される周縁領域Ｗにおける該内部電極層の厚さ」を「２．０μｍ以下」とすることによる格別の効果は見いだせない。
　すなわち、本願の明細書における００３０段落〜００３４段落に、補正発明において、「上記第１または第２のビア電極の外周端と第１または第２の内部電極層の周縁との間で形成される周縁領域Ｗにおける該内部電極層の厚さ」を「２．０μｍ以下」とすることの効果に関連すると認められる記載があるが、一般に、積層セラミックコンデンサの特性は、誘電体及び内部電極の材料や厚さ、内部電極に設けるビアの大きさや材質、さらには、製造プロセス等、種々の条件に応じて変化するものと認められるところ、上記段落の記載を精査しても、「上記第１または第２のビア電極の外周端と第１または第２の内部電極層の周縁との間で形成される周縁領域Ｗにおける該内部電極層の厚さ」を「２．０μｍ以下」とすることにより、上に述べたような種々の条件と無関係に、内部電極とビアとの接触率が良好になるという効果を奏することを当業者が認識できるような記載は見いだせない。
　また、仮に、本願の明細書又は図面に、「上記第１または第２のビア電極の外周端と第１または第２の内部電極層の周縁との間で形成される周縁領域Ｗにおける該内部電極層の厚さ」を「２．０μｍ以下」とすることにより、種々の条件と無関係に、内部電極とビアとの接触率が良好になるという効果を奏することを当業者が認識できる記載があったとしても、それは、「周辺領域Ｗ」以外の場所において、内部電極の厚さが十分に厚い（図１１に記載された表からみて、少なくとも２．０μｍ以上）ことが前提となるものと認められるところ、本願の請求項１には、「周辺領域Ｗ」以外の場所において、内部電極の厚さが十分に厚い（２．０μｍ以上）であることは記載されていないから、当該効果は特許請求の範囲の記載に基づかないものであることが明らかである。
　
（５−１−４）以上のとおりであるから、引用発明１と引用発明２とを組み合わせ、補正発明のように、「上記第１または第２のビア電極の外周端と第１または第２の内部電極層の周縁との間で形成される周縁領域Ｗにおける該内部電極層の厚さが、それ以外の上記内部電極層の中央領域の平均厚さより薄く、かつ２．０μｍ以下」とすることは、当業者が容易になし得たことである。
　したがって、相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（５−２）相違点２について
（５−２−１）一般に、積層セラミックコンデンサにおいて、内部電極の周縁部におけるビアとの接続部分をどのような構造とするは、ＥＳＬ等を考慮して当業者が適宜選択し得る設計的事項であり、例えば、本願の出願前に日本国内において頒布された刊行物であって、本願の明細書の０００６段落においても提示されている特開２００１−１４８３２５号公報（以下「周知例３」という。）の図１には、積層セラミックコンデンサにおいて、内部電極層の周縁から周辺領域を切り欠いた切欠きが形成され、該切欠きは、内部電極層の周縁側に配置されかつ該内部電極層に接続しないビア電極の一部を囲むように形成されており、さらに内部電極層は、該内部電極層の周縁側に配置されかつ上記切欠きに囲まれていないビア電極に、該ビア電極の一部で接続するように形成されているものが記載されており、同周知例３の図１１には、積層セラミックコンデンサにおいて、内部電極層の周縁にほぼ接する円形の欠損部が形成され、該欠損部は、内部電極層の周縁側に配置されかつ内部電極層に接続しないビア電極の全部を囲むように形成されており、さらに内部電極層は、内部電極層の周縁側に配置されかつ上記欠損部に囲まれていないビア電極に、該ビア電極の全周で接続するようにしたものが記載されているものと認められる。
　また、例えば、本願の出願前に日本国内において頒布された刊行物である特開２００２−１１８０３２号公報（以下「周知例４」という。）の図５には、積層セラミックコンデンサにおいて、内部電極層の周縁から周辺領域を切り欠いた切欠きが形成され、該切欠きは、内部電極層の周縁側に配置されかつ該内部電極層に接続しないビア電極の一部を囲むように形成されており、さらに内部電極層は、該内部電極層の周縁側に配置されかつ上記切欠きに囲まれていないビア電極に、該ビア電極の全周で接続するようにしたものが記載されているものと認められる。
　
（５−２−２）したがって、引用発明１において、「第１の内部電極４４」及び「第２の内部電極４５」の周縁部に設ける「第１の貫通導体４６」及び「第２の貫通導体４７」との接続部分を、周知例４の図５に示されたような構造とすること、すなわち、補正発明のように、「上記内部電極層は、該内部電極層の周縁から上記周辺領域Ｗを切り欠いた切欠きが形成され、該切欠きは、上記内部電極層の周縁側に配置されかつ該内部電極層に接続しない上記ビア電極の一部を囲むように形成されており、　さらに上記内部電極層は、該内部電極層の周縁側に配置されかつ上記切欠きに囲まれていないビア電極に、該ビア電極の全周で接続するように形成されている」構成とすることは、当業者が容易になし得たことである。
　よって、相違点２も当業者が容易になし得た範囲に含まれる程度のものである。
　
（５−３）相違点についての判断のまとめ
　以上検討したとおりであるから、補正発明は、周知技術を勘案することにより、引用発明１及び２に基づいて当業者が容易に発明をすることができたものである。
　したがって、補正発明は、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　
（６）独立特許要件についてのまとめ
　本件補正は、補正後の請求項１に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定についてのむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
　平成２０年７月７日に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項１〜６に係る発明は、平成１９年１１月２９日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、特許請求の範囲の請求項１〜６に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．の「（補正前）」の箇所に記載したとおりのものである。
　一方、本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００１−１８５４４２号公報（引用例１）には、上記第２．４．（３−１）に記載したとおりの事項及び発明（引用発明１）が記載されており、本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平８−６９９４２号公報（引用例２）には、上記第２．４．（３−２）に記載したとおりの事項及び発明（引用発明２）が記載されているものと認められる。
　そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第２．４．において検討したとおり、引用発明１及び２に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明１及び２に基づいて当業者が容易に発明をすることができたものである。 
　したがって、本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第４．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、上記結論のとおり審決する。