【事件の表示】
　特願２０００−１９１１０３「貼り合わせウエーハの製造方法および貼り合わせウエーハ」拒絶査定不服審判事件〔平成１３年　３月３０日出願公開、特開２００１−　８５６４８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯　
　本願は、平成１２年６月２６日の出願（国内優先権主張、　平成１１年７月１５日）であって、平成１９年１２月２５日に手続補正書が提出され、平成２０年５月２９日付けで拒絶査定がされ、それに対して、同年７月２日に審判が請求されるとともに、同年７月３１日に手続補正が提出され、その後、平成２２年６月１１日付けで審尋がされ、同年８月５日に回答書が提出されたものである。
　
　
第２　平成２０年７月３１日に提出された手続補正書による補正（以下「本件補正」という。）についての補正の却下の決定
　
【補正の却下の決定の結論】
　
　本件補正を却下する。　
　
【理由】　
１　補正の内容　
　本件補正のうち、特許請求の範囲についてする補正は、次のとおりである。
ア　請求項１及び２について、同項中に、「酸化膜を介して、あるいは直接貼り合わせた後」とあるのを、「酸化膜を介して貼り合わせた後」と限定すること。
イ　請求項１〜７について、同項中に、「貼り合わせウエーハの製造方法」とあるのを、「貼り合わせＳＯＩウエーハの製造方法」と限定すること。
ウ　請求項１及び２について、同項中に、「ベースウェーハの面取り部を鏡面仕上げする工程を行うこと」とあるのを、「ベースウェーハの面取り部を鏡面仕上げする工程を行うことにより、ＳＯＩ膜厚分布の標準偏差（σ）が３．２ｎｍ以下の貼り合わせＳＯＩウェーハを製造すること」と限定すること。
　
２　補正の目的の適否
　上記ア〜ウの補正内容は、補正前の請求項に規定されている技術的事項をより限定をするものであるから、本件補正は、平成１８年法律５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、同特許法第１７条の２第４項柱書きに規定する目的要件を満たす。
　
　以上のとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後の特許請求の範囲の請求項１に係る発明（以下「本願補正発明」という。）が、独立特許要件を満たすものであるか否かについて、更に検討する。
　
３　独立特許要件（進歩性）についての検討
（１）本願補正発明
　本件補正による補正後の請求項１〜７に係る発明のうち、請求項１に係る発明（以下「本願補正発明」という。）は、次のとおりである。
　
　「【請求項１】　シリコン単結晶からなるボンドウエーハとベースウエーハとを酸化膜を介して貼り合わせた後、前記ボンドウエーハを減厚加工する貼り合わせＳＯＩウエーハの製造方法において、
　前記ベースウエーハとして、シリコン単結晶棒をスライスした後、少なくとも面取り、ラッピング、エッチング、鏡面研磨および洗浄する工程により作製されたものであって、前記エッチング工程は、アルカリエッチングの後、酸エッチングを行ない、その際、アルカリエッチングのエッチング代を、酸エッチングのエッチング代より大きくしたものを用い、前記エッチング工程の後、前記ベースウェーハの面取り部を鏡面仕上げする工程を行うことにより、ＳＯＩ膜厚分布の標準偏差（σ）が３．２ｎｍ以下の貼り合わせＳＯＩウェーハを製造することを特徴とする貼り合わせＳＯＩウエーハの製造方法。」
　
（２）引用例１の記載と引用発明
（２−１）引用例１とその記載内容
　原査定の拒絶の理由に引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平１０−２２１８６号公報（以下「引用例１」という。）には、「張り合わせ用支持基板およびその作製方法」（発明の名称）について、従来の技術として、次の記載がある（下線は当審で付加。以下同じ。）。
　
ア　発明の属する技術分野　
「【０００１】
【発明の属する技術分野】この発明は張り合わせ用支持基板およびその作製方法、例えば
張り合わせＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板の支持基板として用いられる張り合わせ用支持基板およびその作製方法に関する。ここに、張り合わせ基板とは、支持基板と活性層基板との間に酸化膜を介在させた張り合わせＳＯＩ基板と、酸化膜を介在させない張り合わせ基板（直接張り合わせ基板）と、これらの間にポリシリコン層を介在させた張り合わせ基板と、を含むものである。」
イ　従来の技術
「【０００２】
【従来の技術】
例えばＳＯＩの作製方法の一つとして支持基板に絶縁層を介して活性層基板を張り合わせる方法がある。この方法では、張り合わせ用支持基板では活性層基板が張り合わされる面は高平坦度が要求されている。
【０００３】
従来の張り合わせ用支持基板（Ｂｏｎｄｅｄ  Ｗａｆｅｒ：Ｂ板）の作製は以下の２通りの方法のいずれかで行われていた。すなわち、ラップドウェーハ（ｌａｐｐｅｄ  ｓｉｌｉｃｏｎ  ｗａｆｅｒ）をエッチングした後、このエッチドウェーハ（ｅｔｃｈｅｄ  ｓｉｌｉｃｏｎ  ｗａｆｅｒ）の両面を鏡面研磨する方法である。この両面鏡面ウェーハをＢ板として活性層用のＡ板（ＡｃｔｉｖｅＷａｆｅｒ）と張り合わせていたものである。または、このエッチドウェーハを電解ドレス研削し、この片側の研削面を研磨することにより、高平坦度（ＴＴＶで０．５μｍ未満）の片面を有するＢ板を作製していた。
　
（２−２）引用発明
　上記ア及びイによれば、引用例１には、次の発明が記載されているといえる（以下、この発明を「引用発明」という。）。
　
「張り合わせＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板の活性層基板であるＡ板（ＡｃｔｉｖｅＷａｆｅｒ）と、張り合わせ用支持基板（Ｂｏｎｄｅｄ  Ｗａｆｅｒ）であって、両面鏡面ウェーハであるＢ板（ｓｉｌｉｃｏｎ  ｗａｆｅｒ）とを酸化膜を介して貼り合わせるＳＯＩの製造方法において、前記Ｂ板のウェーハは、ラップピングし、エッチングし、鏡面研磨し作製されたものであるＳＯＩの製造方法。」
　
（３）引用例２とその記載内容
　原査定の拒絶の理由に引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である欧州特許出願公開第０９２８０１７号明細書（以下「引用例２」という。）には、「Semiconductor wafer processing method and semiconductor wafers produced by the same」（発明の名称）について、次の記載がある（括弧の訳文は、日本語のファミリー出願（特開平１１−２３３４８５号公報）を参照した。）。
　
ア　発明の属する技術分野等　
「Field of the Invention:
［0001］
 The present invention relates to an improvement on the method of removing, through chemical etching, a damaged layer that is generated on the surface of a monocrystalline silicon wafer during a process of producing the wafer.
　
（発明の属する技術分野：  　
［0001］本発明は、半導体ウエーハ、特に単結晶シリコンウエーハの製造工程において発生するウエーハ表面の加工変質層を化学エッチング除去する方法の改善に関する。）
　
イ　発明の要約
「［0006］ 
The present invention has been accomplished to solve the above-mentioned problems, and an object of the inventionis to provide a method of processing a semiconductor wafer which can remove a mechanically formed damage layer, improve surface roughness, and efficiently decrease the depth of locally formed deep pits, while the flatness of the wafer attained through lapping is maintained, in order to produce a chemically etched wafer (CW) having a smooth and flat etched surface that hardly causes generation of particles and contamination.
［0007］ 
Another object of the invention is to provide a semiconductor wafer processed through the above-described processing method.
［0008］ 
To achieve the above object, the present invention provides a method of processing a semiconductor wafer sliced from a monocrystalline ingot. The method comprises at least the steps of chamfering, lapping, etching, mirror-polishing, and cleaning and is characterized in that in the etching step alkali etching is first performed and then acid etching is performed, and that an etching amount of the alkali etching is greater than an etching amount of the acid etching.」
　
（［0006］ 本発明はこのような問題点に鑑みなされたもので、ウエーハのラッピング後の平坦度を維持しつつ、機械的加工歪み層を除去し、表面粗さを改善し、特に局所的な深いピットをより浅く、滑らかな凹凸形状を持ち、パーティクルや汚染の発生しにくいエッチング表面を有する化学エッチングウエーハ（ＣＷ）を作製する半導体ウエーハの加工方法を提供することを目的とする。
［0007］ 上記方法により加工された半導体ウエーハを提供することも目的とする。
［0008］ 上記課題を解決するため本発明は、単結晶棒をスライスして得た半導体ウエーハを、少なくとも面取り、ラッピング、エッチング、鏡面研磨および洗浄する工程からなる半導体ウエーハの加工方法において、前記エッチング工程をアルカリエッチングの後、酸エッチングを行うものとし、その際、アルカリエッチングのエッチング代を、酸エッチングのエッチング代よりも大きくすることを特徴とする半導体ウエーハの加工方法である。）
　
ウ　特許請求の範囲
「2. 
A method of processing a semiconductor wafer sliced from a monocrystalline ingot, said method comprising at least the steps of chamfering, lapping, etching, mirror-polishing, and cleaning and being characterized in that in said etching step alkali etching is first performed and then acid etching is performed, and that an etching amount of the alkali etching is greater than an etching amount of the acid etching.」
　
（２．単結晶棒をスライスして得た半導体ウエーハを、少なくとも面取り、ラッピング、エッチング、鏡面研磨および洗浄する工程からなる半導体ウエーハの加工方法において、前記エッチング工程をアルカリエッチングの後、酸エッチングを行うものとし、その際、アルカリエッチングのエッチング代を、酸エッチングのエッチング代よりも大きくすることを特徴とする半導体ウエーハの加工方法。）
　
上記ア〜ウの記載から、引用例２には、以下のウエーハを提供する技術が開示されている。
　
「平坦度を維持しつつ、パーティクルや汚染の発生しにくい半導体ウエーハを提供することを目的とし、シリコン単結晶棒をスライスし、少なくとも面取り、ラッピング、エッチング、鏡面研磨および洗浄する工程により作製するものであって、前記エッチング工程は、アルカリエッチングの後、酸エッチングを行い、その際、アルカリエッチングのエッチング代を、酸エッチングのエッチング代より大きくしたものを用いるウエーハの作製方法。」
　
（４）対比
（４−１）本願補正発明と引用発明とを対比すると、
ア　引用発明の、「張り合わせＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板の活性層基板であるＡ板（ＡｃｔｉｖｅＷａｆｅｒ）」との構成は、素子作製側の単結晶シリコンウェーハであることは明らかであり、また、本願明細書の段落【０００３】の「素子作製側ウエーハ（ボンドウエーハ）」との記載から、本願補正発明の「単結晶シリコンからなるボンドウェーハ」に相当する。
イ　引用発明の、「張り合わせ用支持基板（Ｂｏｎｄｅｄ  Ｗａｆｅｒ）であって、両面鏡面ウェーハであるＢ板（ｓｉｌｉｃｏｎ  ｗａｆｅｒ）」との構成は、単結晶シリコンウェーハからなる支持基板であることは明らかであることから、本願補正発明の単結晶シリコンからなる「ベースウェーハ」に相当する。
ウ　引用発明の、「ＳＯＩの製造方法」は、ウェーハを貼り合わせていることから、本願補正発明の「ＳＯＩウェーハの製造方法」に相当する。
　
（４−２）したがって、本願補正発明と引用発明との一致点及び相違点は、次のとおりとなる。
　
〈一致点〉
「シリコン単結晶からなるボンドウエーハとベースウエーハとを酸化膜を介して貼り合わせた貼り合わせＳＯＩウエーハの製造方法であって、前記ベースウエーハは、ラッピング、エッチング、鏡面研磨する工程により作製されたものであるＳＯＩウエーハの製造方法。」
　
〈相違点〉
相違点１
　本願補正発明では、ボンドウエーハとベースウエーハとを貼り合わせた後、前記ボンドウエーハを「減厚加工」するのに対し、引用発明では、減厚加工することについて明示がない点
相違点２
　本願補正発明では、べースウエーハを、「シリコン単結晶棒をスライスした後、少なくとも面取り、ラッピング、エッチング、鏡面研磨および洗浄する工程」により作製し、エッチング工程は、「アルカリエッチングの後、酸エッチングを行ない、その際、アルカリエッチングのエッチング代を、酸エッチングのエッチング代より大きくしたものを用い、前記エッチング工程の後、前記ベースウェーハの面取り部を鏡面仕上げする工程を行うことにより、ＳＯＩ膜厚分布の標準偏差（σ）が３．２ｎｍ以下」とするのに対し、引用発明では、これらの点についての言及がない点   　
　
（５）相違点についての検討
（５−１）相違点１について
　以下の周知例１及び２にも記載されているように、貼り合わせＳＯＩウエーハの製造方法において、貼り合わせた後、減厚加工することは、本願の優先権主張の日前に、周知の技術である。
　引用発明のＳＯＩウエーハの製造方法において、上記周知技術を採用し、ボンドウエーハを選択し減厚加工することは、当業者が必要に応じて適宜なし得る設計的事項である。
　
（周知例１：特開平４−３４０２１５号公報）
　上記周知例１には、次の記載がある（段落【０００１】〜段落【０００３】）。
「【０００１】
【産業上の利用分野】本発明は、高耐圧、高耐放射線などの特徴を有する高性能集積回路用Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ（以下ＳＯＩという。）基板を直接基板接合法で製作する半導体基板接合方法に関する。
【０００２】
【従来の技術】ＳＯＩ構造のデバイスは、通常のシリコン・デバイスに比べて高耐圧、高耐放射線、高速動作などの多くの利点を有することにより、現在盛んに研究がなされている。このようなＳＯＩ構造基板を形成する方法の１つとして直接基板接合法が知られている。
【０００３】図２〜図６は、直接基板接合法によりＳＯＩ構造基板を製造する方法を示した図である。ＳＯＩ基板の作製には、先ず、図２に示したように表面を鏡面に仕上げたシリコン基板（Ｓｉウェハ）４を２枚用意する。次に、図３に示したように、１枚あるいは２枚のシリコン基板４の表面に酸化膜５を形成する（Ｏｘｉｄａｔｉｏｎ工程）。さらに、図４に示すように、
酸化膜を設けたシリコン基板１の鏡面を清浄な雰囲気中で互いに重ね合わせ、高温熱処理を施して接合し（ｂｏｎｄｉｎｇ　工程）、つぎに、図５および図６に順次示すように、接合したシリコン基板１の片側を、必要なＳＯＩ膜厚を残して、ラッピングやポリッシングなどの方法で除去して（ｔｈｉｎｎｉｎｇ工程）、これにより均一な膜厚のＳＯＩ基板６が形成される。
　
（周知例２：特開平８−２６４７４０号公報）
　上記周知例２には、次の記載がある（段落【０００１】、段落【０００４】）。
「【０００１】
【産業上の利用分野】本発明は、電子デバイスにとって理想構造と言われるＳＯＩ（silicon on insulator）において、
２枚のシリコン鏡面ウェーハを接着剤を用いないで結合した後、片方のウェーハを薄膜化してＳＯＩ構造基板を実現しようとする技術に関する。」
「【０００４】
【発明が解決しようとする課題】ところが、近年デバイスの高集積化、高精度化により、ＳＯＩは増々薄膜化傾向にあり、３μｍ以下、特に、１μｍ以下といった極薄のＳＯＩが要求されるようになった。このような極薄のＳＯＩを結合ウェーハで製造しようとすると、薄膜化工程でボイドが発生するという新たな問題が生じるようになった。すなわち、
ウェーハ接合工程、熱処理工程を経て結合ウェーハとなった段階、次いで片方のウェーハを通常の３〜10μｍ程度に薄膜化
　
（５−２）相違点２について
　引用例１の段落【０００２】には、「例えばＳＯＩの作製方法の一つとして支持基板に絶縁層を介して活性層基板を張り合わせる方法がある。この方法では、張り合わせ用支持基板では活性層基板が張り合わされる面は高平坦度が要求されている。」との記載があることから、引用発明のＳＯＩの作製方法では、「ウエーハ」は平坦化の課題を有することは明らかである。さらに、周知例１及び２の以下の記載にもあるように、パーティクルや汚染の発生しにくいウエーハが求められることは、本願の優先権主張の日前に、ＳＯＩの作製方法に共通する課題として周知の事項である。
　したがって、引用発明のＳＯＩウエーハの作製方法において、平坦化及び上記周知の課題を解決するために、引用例２に記載の「シリコン単結晶棒をスライスし、少なくとも面取り、ラッピング、エッチング、鏡面研磨および洗浄する工程により作製するものであって、前記エッチング工程は、アルカリエッチングの後、酸エッチングを行い、その際、アルカリエッチングのエッチング代を、酸エッチングのエッチング代より大きくしたものを用いる」技術を採用することは、当業者が容易になし得るものである。
　そして、その際、「ＳＯＩ膜厚分布の標準偏差（σ）が３．２ｎｍ以下」とすることは、以下の周知例３及び４にも記載されているように、ＳＯＩ膜に求められる好ましい値にしたというにすぎない。
　
上記周知例１には、次の記載がある（段落【０００４】）。
「【０００４】
【発明が解決しようとする課題】ところで、上記のような直接基板接合法は、接合界面にバルクと同程度の結晶性が得られるという点では他の接合法よりも優れているが、次のような問題点を有している。その１つは基板接合時に生じる接合不良である。すなわち、シリコン基板１を互いに重ね合わせる（コンタクト）とき、その表面にパーティクル（外来付着粒子）が存在する。また、
シリコン基板１の表面の平坦度が悪いと、その後上記図４に示したような熱処理を経ても接合しないボイド領域が発生する。このようなボイド領域は、図５に示したように研磨により薄くする工程で、あるいはその後のデバイス製造工程で、剥離し、このような剥離が生じると、基板自体が不良品になり、歩留りが低下するだけでなく、関係するデバイスも汚染するという問題点がある。
　
上記周知例２には、次の記載がある（段落【０００３】）。
「【０００３】結合ウェーハによるＳＯＩ基板は、前記 SIMOXにくらべ酸化膜の完全性が高いため、漏れ電流が少なく、高耐圧である等の電気特性のすぐれたものとなる。このような
結合ウェーハでは、当然結合の完全性が要求され未結合部（ボイド：void）があってはならない。ボイドの発生は、接合表面の清浄度（ゴミの存在）や接合表面の粗さ（マイクロラフネス）、親水性に関連する表面の化学的な構造等により影響を受ける
　
（周知例３：特開平９−２５２１００号公報）
　上記周知例３には、表１とともに、次の記載がある（段落【０００１】、段落【００１０】）。
「【０００１】
【発明の属する技術分野】本発明は、半導体ウェーハの貼り合わせ技術に関するものであり、特にＳＯＩ（silicon on insulator）基板において、２枚のシリコン鏡面ウェーハを接着剤を用いないで結合した後、片方のウェーハを薄膜化してＳＯＩ構造の結合ウェーハを実現する技術に関する。」
「【００１０】
薄膜化後の膜厚分布は、現状のSIMOX ウェーハのＳＯＩ層の膜厚分布と比較すると、標準偏差で２ｎｍ以下であることが好ましく
　
（周知例４：特開平１０−３２６８８３号公報）
　上記周知例４には、次の記載がある（段落【００２０】）。
「【００２０】
最近、米原らはかかる問題点を解決し、膜厚均一性や結晶性に優れ、バッチ処理が可能な貼り合わせＳＯＩを報告した
その均一性は例えば１００ｎｍ±２％以内が実現されている。
　
（６）小括
　以上検討したとおり、本願補正発明と引用発明との相違点は、引用例２に記載の発明を適用することにより、また、周知の技術を勘案することにより、当業者が容易に想到し得たものであるから、本願補正発明は、引用発明及び引用例２に記載の発明に基づいて当業者が容易に発明することができたものである。
　
（７）独立特許要件についてのまとめと補正却下の結び
　以上のとおり、本願補正発明は、引用発明及び引用例２に記載の発明に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許を受けることができない。
　
　よって、本願補正発明は、特許出願の際独立して特許を受けることができるものではないから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので、同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　
　
第３　本願発明
１　以上のとおり、本件補正は却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、平成１９年１２月２５日に提出された手続補正書の特許請求の範囲の請求項１に記載された、次のとおりのものである。
　
「【請求項１】　シリコン単結晶からなるボンドウエーハとベースウエーハとを酸化膜を介して、あるいは直接貼り合わせた後、前記ボンドウエーハを減厚加工する貼り合わせウエーハの製造方法において、
　前記ベースウエーハとして、シリコン単結晶棒をスライスした後、少なくとも面取り、ラッピング、エッチング、鏡面研磨および洗浄する工程により作製されたものであって、前記エッチング工程は、アルカリエッチングの後、酸エッチングを行ない、その際、アルカリエッチングのエッチング代を、酸エッチングのエッチング代より大きくしたものを用い、前記エッチング工程の後、前記ベースウェーハの面取り部を鏡面仕上げする工程を行うことを特徴とする貼り合わせウエーハの製造方法。」
　
２　引用例１の記載と引用発明
　引用例１の記載と引用発明については、前記第２の３（２）で認定したとおりである。
　
３　対比・判断
　 前記第２の１及び２で検討したように、本願補正発明は、補正前の請求項１を限定したものである。逆に言えば、本願発明（補正前の請求項１に係る発明）は、本願補正発明から、このような限定をなくしたものである。  　
   そうすると、本願発明の構成要件をすべて含み、これより限定したものである本願補正発明が、前記第２の３で検討したとおり、引用発明及び引用例２に記載の発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、当業者が容易に発明することができたものということができる。 
　
第４　結言
　以上のとおり、本願発明は、引用発明及び引用例２に記載の発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。　
　したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　
　よって、結論のとおり審決する。