(57)【要約】高温での保持動作と、低温での高速動作を両立させた、記憶装置を提供する。記憶装置は、ドライバ回路と複数のメモリセルとを有し、メモリセルはトランジスタと容量素子とを有し、トランジスタはチャネル形成領域に金属酸化物を有する。トランジスタが第１ゲートおよび第２ゲートを有する場合、ドライバ回路は第２ゲートを駆動する機能を有し、メモリセルがデータを保持している期間において、ドライバ回路は、第２ゲートに記憶装置の温度または記憶装置が設置されている環境の温度に応じた電位を出力する。
2019111088.tif 000002
【特許請求の範囲】
【請求項１】
ドライバ回路と、
複数のメモリセルと、を有する記憶装置であって、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記ドライバ回路は、前記トランジスタのゲートを駆動する機能を有し、
前記メモリセルがデータを保持している期間において、前記ドライバ回路は、前記ゲートに、前記記憶装置の温度、または前記記憶装置が設置されている環境の温度に応じた、電位を出力することを特徴とする、記憶装置。
【請求項２】
温度センサと、
ドライバ回路と、
複数のメモリセルと、を有する記憶装置であって、
前記温度センサは、温度情報を取得する機能を有し、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記ドライバ回路は、前記トランジスタのゲートを駆動する機能を有し、
前記メモリセルがデータを保持している期間において、前記ドライバ回路は、前記ゲートに、前記温度情報に応じた、電位を出力することを特徴とする、記憶装置。
【請求項３】
ドライバ回路と、
複数のメモリセルと、を有する記憶装置であって、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記ドライバ回路は、前記トランジスタのゲートに、第１の電位または第２の電位を出力する機能を有し、
前記メモリセルがデータを保持している期間において、前記ドライバ回路は、前記ゲートに、前記第２の電位を出力し、
前記第２の電位は、前記記憶装置の温度、または前記記憶装置が設置されている環境の温度に応じて変化することを特徴とする、記憶装置。
【請求項４】
温度センサと、
ドライバ回路と、
複数のメモリセルと、を有する記憶装置であって、
前記温度センサは、温度情報を取得する機能を有し、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記ドライバ回路は、前記トランジスタのゲートに、第１の電位または第２の電位を出力する機能を有し、
前記メモリセルがデータを保持している期間において、前記ドライバ回路は、前記ゲートに、前記第２の電位を出力し、
前記第２の電位は、前記温度情報に応じて変化することを特徴とする、記憶装置。
【請求項５】
ドライバ回路と、
複数のメモリセルと、を有する記憶装置であって、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記トランジスタは、第１ゲートおよび第２ゲートを有し、
前記第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有し、
前記ドライバ回路は、前記第２ゲートを駆動する機能を有し、
前記メモリセルがデータを保持している期間において、前記ドライバ回路は、前記第２ゲートに、前記記憶装置の温度、または前記記憶装置が設置されている環境の温度に応じた、電位を出力することを特徴とする、記憶装置。
【請求項６】
温度センサと、
ドライバ回路と、
複数のメモリセルと、を有する記憶装置であって、
前記温度センサは、温度情報を取得する機能を有し、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記トランジスタは、第１ゲートおよび第２ゲートを有し、
前記第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有し、
前記ドライバ回路は、前記第２ゲートを駆動する機能を有し、
前記メモリセルがデータを保持している期間において、前記ドライバ回路は、前記第２ゲートに、前記温度情報に応じた、電位を出力することを特徴とする、記憶装置。
【請求項７】
ドライバ回路と、
複数のメモリセルと、を有する記憶装置であって、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記トランジスタは、第１ゲートおよび第２ゲートを有し、
前記第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有し、
前記ドライバ回路は、前記第２ゲートに、第１の電位または第２の電位を出力する機能を有し、
前記メモリセルがデータを保持している期間において、前記ドライバ回路は、前記第２ゲートに、前記第２の電位を出力し、
前記第２の電位は、前記記憶装置の温度、または前記記憶装置が設置されている環境の温度に応じて変化することを特徴とする、記憶装置。
【請求項８】
温度センサと、
ドライバ回路と、
複数のメモリセルと、を有する記憶装置であって、
前記温度センサは、温度情報を取得する機能を有し、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記トランジスタは、第１ゲートおよび第２ゲートを有し、
前記第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有し、
前記ドライバ回路は、前記第２ゲートに、第１の電位または第２の電位を出力する機能を有し、
前記メモリセルがデータを保持している期間において、前記ドライバ回路は、前記第２ゲートに、前記第２の電位を出力し、
前記第２の電位は、前記温度情報に応じて変化することを特徴とする、記憶装置。
【請求項９】
ドライバ回路と、
複数のメモリセルと、を有する記憶装置であって、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記トランジスタは、第１ゲートおよび第２ゲートを有し、
前記第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有し、
前記第２ゲートは、前記第１ゲートと電気的に接続され、
前記ドライバ回路は、前記第１ゲートおよび第２ゲートを駆動する機能を有し、
前記メモリセルがデータを保持している期間において、前記ドライバ回路は、前記第１ゲートおよび第２ゲートに、前記記憶装置の温度、または前記記憶装置が設置されている環境の温度に応じた、電位を出力することを特徴とする、記憶装置。
【請求項１０】
温度センサと、
ドライバ回路と、
複数のメモリセルと、を有する記憶装置であって、
前記温度センサは、温度情報を取得する機能を有し、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記トランジスタは、第１ゲートおよび第２ゲートを有し、
前記第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有し、
前記第２ゲートは、前記第１ゲートと電気的に接続され、
前記ドライバ回路は、前記第１ゲートおよび第２ゲートを駆動する機能を有し、
前記メモリセルがデータを保持している期間において、前記ドライバ回路は、前記第１ゲートおよび第２ゲートに、前記温度情報に応じた、電位を出力することを特徴とする、記憶装置。
【請求項１１】
ドライバ回路と、
複数のメモリセルと、を有する記憶装置であって、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記トランジスタは、第１ゲートおよび第２ゲートを有し、
前記第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有し、
前記第２ゲートは、前記第１ゲートと電気的に接続され、
前記ドライバ回路は、前記第１ゲートおよび第２ゲートに、第１の電位または第２の電位を出力する機能を有し、
前記メモリセルがデータを保持している期間において、前記ドライバ回路は、前記第１ゲートおよび第２ゲートに、前記第２の電位を出力し、
前記第２の電位は、前記記憶装置の温度、または前記記憶装置が設置されている環境の温度に応じて変化することを特徴とする、記憶装置。
【請求項１２】
温度センサと、
ドライバ回路と、
複数のメモリセルと、を有する記憶装置であって、
前記温度センサは、温度情報を取得する機能を有し、
前記メモリセルは、トランジスタと、容量素子とを有し、
前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記トランジスタは、第１ゲートおよび第２ゲートを有し、
前記第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有し、
前記第２ゲートは、前記第１ゲートと電気的に接続され、
前記ドライバ回路は、前記第１ゲートおよび第２ゲートに、第１の電位または第２の電位を出力する機能を有し、
前記メモリセルがデータを保持している期間において、前記ドライバ回路は、前記第１ゲートおよび第２ゲートに、前記第２の電位を出力し、
前記第２の電位は、前記温度情報に応じて変化することを特徴とする、記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】本発明の一形態は、記憶装置に関する。特に、半導体特性を利用することで機能しうる記憶装置に関する。【０００２】なお、本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【背景技術】
【０００３】ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）は、各種電子機器に内蔵される記憶装置（メモリともいう）として広く用いられている。また、ＤＲＡＭのメモリセルに、酸化物半導体を用いたトランジスタ（酸化物半導体トランジスタ、ＯＳトランジスタともいう）を適用した例が提案されている（例えば、特許文献１、非特許文献１）。【０００４】酸化物半導体トランジスタは、オフ状態でのリーク電流（オフ電流）が非常に小さいため、酸化物半導体トランジスタをＤＲＡＭのメモリセルに適用することで、リフレッシュ頻度が少なく、消費電力の少ないメモリを作製することができる。【０００５】本明細書等では、酸化物半導体トランジスタがメモリセルに適用されたＤＲＡＭを、「酸化物半導体ＤＲＡＭ」、または、「ＤＯＳＲＡＭ（登録商標、Ｄｙｎａｍｉｃ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ、ドスラム）」と呼ぶ。【０００６】一方、酸化物半導体は、トランジスタに適用可能な半導体として、近年注目されている。酸化物半導体として、例えば、酸化インジウム、酸化亜鉛など、一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ−Ｇａ−Ｚｎ酸化物（ＩＧＺＯともいう）に関する研究が盛んに行われている。【０００７】ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ）構造、およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献２乃至非特許文献４参照）。【０００８】非特許文献２および非特許文献３では、ＣＡＡＣ構造を有する酸化物半導体を用いて、トランジスタを作製する技術が開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献５および非特許文献６に示されている。【０００９】非特許文献７では、酸化物半導体を用いたトランジスタの、オフ電流が非常に小さいことが報告され、非特許文献８および非特許文献９では、オフ電流が非常に小さい性質を利用した、ＬＳＩおよびディスプレイが報告されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１２−２５６８２０号公報
【非特許文献】
【００１１】
【非特許文献１】Ｔ．Ｏｎｕｋｉ  ｅｔ  ａｌ．，”ＤＲＡＭ  ｗｉｔｈ  Ｓｔｏｒａｇｅ  Ｃａｐａｃｉｔａｎｃｅ  ｏｆ  ３．９ｆＦ  ｕｓｉｎｇ  ＣＡＡＣ−ＯＳ  Ｔｒａｎｓｉｓｔｏｒ  ｗｉｔｈ  Ｌ  ｏｆ  ６０ｎｍ  ａｎｄ  ｈａｖｉｎｇ  Ｍｏｒｅ  Ｔｈａｎ  １−ｈ  Ｒｅｔｅｎｔｉｏｎ  Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ”，Ｅｘｔ．Ａｂｓｔｒ．ＳＳＤＭ，２０１４，ｐｐ．４３０−４３１．
【非特許文献２】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，“ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１２，ｖｏｌｕｍｅ  ４３，ｉｓｓｕｅ  １，ｐ．１８３−１８６
【非特許文献３】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，“Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”，２０１４，ｖｏｌｕｍｅ  ５３，Ｎｕｍｂｅｒ４Ｓ，ｐ．０４ＥＤ１８−１−０４ＥＤ１８−１０
【非特許文献４】Ｓ．Ｉｔｏ  ｅｔ  ａｌ．，“Ｔｈｅ  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＡＭ−ＦＰＤ’１３  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１３，ｐ．１５１−１５４
【非特許文献５】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，“ＥＣＳ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ”，２０１４，ｖｏｌｕｍｅ  ３，ｉｓｓｕｅ  ９，ｐ．Ｑ３０１２−Ｑ３０２２
【非特許文献６】Ｓ．Ｙａｍａｚａｋｉ，“ＥＣＳ  Ｔｒａｎｓａｃｔｉｏｎｓ”，２０１４，ｖｏｌｕｍｅ  ６４，ｉｓｓｕｅ  １０，ｐ．１５５−１６４
【非特許文献７】Ｋ．Ｋａｔｏ  ｅｔ  ａｌ．，“Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”，２０１２，ｖｏｌｕｍｅ  ５１，ｐ．０２１２０１−１−０２１２０１−７
【非特許文献８】Ｓ．Ｍａｔｓｕｄａ  ｅｔ  ａｌ．，“２０１５  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１５，ｐ．Ｔ２１６−Ｔ２１７
【非特許文献９】Ｓ．Ａｍａｎｏ  ｅｔ  ａｌ．，“ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１０，ｖｏｌｕｍｅ  ４１，ｉｓｓｕｅ  １，ｐ．６２６−６２９
【発明の概要】
【発明が解決しようとする課題】
【００１２】ＯＳトランジスタは、高温になるほどしきい値電圧がマイナスにシフトし、またサブスレッショルド係数が増大するという性質を有する。その結果、トランジスタがオン状態にあるときに、ソースとドレインとの間に流れる電流（オン電流ともいう）が増加するが、ソースに対するゲートの電圧が０Ｖの時のソースとドレインとの間に流れる電流（カットオフ電流ともいう）も増加する。すなわち、ＯＳトランジスタがメモリセルに適用されたＤＲＡＭ（ＤＯＳＲＡＭ）において、高温になるほどデータの保持時間が短くなる。【００１３】また、ＯＳトランジスタは、低温になるほどしきい値電圧がプラスにシフトするという性質を有する。その結果、オン電流が低下する。すなわち、ＤＯＳＲＡＭにおいて、低温になるほど、データの書き込みまたは読み出しに要する時間が長くなり、動作速度が低下する。【００１４】本発明の一形態は、高温においてもデータの保持時間が長い、記憶装置を提供することを課題の一つとする。または、低温においても動作速度が速い、記憶装置を提供することを課題の一つとする。または、高温での保持動作と、低温での高速動作を両立させた、記憶装置を提供することを課題の一つとする。【００１５】または、本発明の一形態は、新規な記憶装置を提供することを課題の一つとする。または、本発明の一形態は、新規な記憶装置を有する電子機器を提供することを課題の一つとする。【００１６】なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１７】本発明の一形態は、ドライバ回路と、複数のメモリセルとを有する記憶装置である。メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。ドライバ回路は、トランジスタのゲートを駆動する機能を有し、メモリセルがデータを保持している期間において、ドライバ回路は、ゲートに、記憶装置の温度、または記憶装置が設置されている環境の温度に応じた、電位を出力する。【００１８】また、本発明の一形態は、温度センサと、ドライバ回路と、複数のメモリセルとを有する記憶装置である。温度センサは、温度情報を取得する機能を有し、メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。ドライバ回路は、トランジスタのゲートを駆動する機能を有し、メモリセルがデータを保持している期間において、ドライバ回路は、ゲートに、温度情報に応じた、電位を出力する。【００１９】また、本発明の一形態は、ドライバ回路と、複数のメモリセルとを有する記憶装置である。メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。ドライバ回路は、トランジスタのゲートに、第１の電位または第２の電位を出力する機能を有し、メモリセルがデータを保持している期間において、ドライバ回路は、ゲートに、第２の電位を出力し、第２の電位は、記憶装置の温度、または記憶装置が設置されている環境の温度に応じて変化する。【００２０】また、本発明の一形態は、温度センサと、ドライバ回路と、複数のメモリセルとを有する記憶装置である。温度センサは、温度情報を取得する機能を有し、メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。ドライバ回路は、トランジスタのゲートに、第１の電位または第２の電位を出力する機能を有し、メモリセルがデータを保持している期間において、ドライバ回路は、ゲートに、第２の電位を出力し、第２の電位は、温度情報に応じて変化する。【００２１】また、本発明の一形態は、ドライバ回路と、複数のメモリセルとを有する記憶装置である。メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。トランジスタは、第１ゲートおよび第２ゲートを有し、第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有する。ドライバ回路は、第２ゲートを駆動する機能を有し、メモリセルがデータを保持している期間において、ドライバ回路は、第２ゲートに、記憶装置の温度、または記憶装置が設置されている環境の温度に応じた、電位を出力する。【００２２】また、本発明の一形態は、温度センサと、ドライバ回路と、複数のメモリセルとを有する記憶装置である。温度センサは、温度情報を取得する機能を有し、メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。トランジスタは、第１ゲートおよび第２ゲートを有し、第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有する。ドライバ回路は、第２ゲートを駆動する機能を有し、メモリセルがデータを保持している期間において、ドライバ回路は、第２ゲートに、温度情報に応じた、電位を出力する。【００２３】また、本発明の一形態は、ドライバ回路と、複数のメモリセルとを有する記憶装置である。メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。トランジスタは、第１ゲートおよび第２ゲートを有し、第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有する。ドライバ回路は、第２ゲートに、第１の電位または第２の電位を出力する機能を有し、メモリセルがデータを保持している期間において、ドライバ回路は、第２ゲートに、第２の電位を出力し、第２の電位は、記憶装置の温度、または記憶装置が設置されている環境の温度に応じて変化する。【００２４】また、本発明の一形態は、温度センサと、ドライバ回路と、複数のメモリセルとを有する記憶装置である。温度センサは、温度情報を取得する機能を有し、メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。トランジスタは、第１ゲートおよび第２ゲートを有し、第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有する。ドライバ回路は、第２ゲートに、第１の電位または第２の電位を出力する機能を有し、メモリセルがデータを保持している期間において、ドライバ回路は、第２ゲートに、第２の電位を出力し、第２の電位は、温度情報に応じて変化する。【００２５】また、本発明の一形態は、ドライバ回路と、複数のメモリセルとを有する記憶装置である。メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。トランジスタは、第１ゲートおよび第２ゲートを有し、第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有し、第２ゲートは、第１ゲートと電気的に接続される。ドライバ回路は、第１ゲートおよび第２ゲートを駆動する機能を有し、メモリセルがデータを保持している期間において、ドライバ回路は、第１ゲートおよび第２ゲートに、記憶装置の温度、または記憶装置が設置されている環境の温度に応じた、電位を出力する。【００２６】また、本発明の一形態は、温度センサと、ドライバ回路と、複数のメモリセルとを有する記憶装置である。温度センサは、温度情報を取得する機能を有し、メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。トランジスタは、第１ゲートおよび第２ゲートを有し、第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有し、第２ゲートは、第１ゲートと電気的に接続される。ドライバ回路は、第１ゲートおよび第２ゲートを駆動する機能を有し、メモリセルがデータを保持している期間において、ドライバ回路は、第１ゲートおよび第２ゲートに、温度情報に応じた、電位を出力する。【００２７】また、本発明の一形態は、ドライバ回路と、複数のメモリセルとを有する記憶装置である。メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。トランジスタは、第１ゲートおよび第２ゲートを有し、第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有し、第２ゲートは、第１ゲートと電気的に接続される。ドライバ回路は、第１ゲートおよび第２ゲートに、第１の電位または第２の電位を出力する機能を有し、メモリセルがデータを保持している期間において、ドライバ回路は、第１ゲートおよび第２ゲートに、第２の電位を出力し、第２の電位は、記憶装置の温度、または記憶装置が設置されている環境の温度に応じて変化する。【００２８】また、本発明の一形態は、温度センサと、ドライバ回路と、複数のメモリセルとを有する記憶装置である。温度センサは、温度情報を取得する機能を有し、メモリセルは、トランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する。トランジスタは、第１ゲートおよび第２ゲートを有し、第１ゲートおよび第２ゲートは、半導体層を間に介して互いに重なる領域を有し、第２ゲートは、第１ゲートと電気的に接続される。ドライバ回路は、第１ゲートおよび第２ゲートに、第１の電位または第２の電位を出力する機能を有し、メモリセルがデータを保持している期間において、ドライバ回路は、第１ゲートおよび第２ゲートに、第２の電位を出力し、第２の電位は、温度情報に応じて変化する。
【発明の効果】
【００２９】本発明の一形態により、高温においてもデータの保持時間が長い、記憶装置を提供することができる。または、低温においても動作速度が速い、記憶装置を提供することができる。または、高温での保持動作と、低温での高速動作を両立させた、記憶装置を提供することができる。【００３０】または、本発明の一形態により、新規な記憶装置を提供することができる。または、本発明の一形態により、新規な記憶装置を有する電子機器を提供することができる。【００３１】なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００３２】
【図１】メモリの構成例を示すブロック図。
【図２】（Ａ）メモリセルアレイを説明する図、（Ｂ）メモリセルの構成例を示す回路図。
【図３】（Ａ、Ｂ、Ｃ）メモリセルの構成例を示す回路図。
【図４】（Ａ）ワード線ドライバ回路の構成例を示すブロック図、（Ｂ）回路ＬＶＢの構成例を示す回路図。
【図５】ワード線ドライバ回路の入出力例を示す図。
【図６】（Ａ、Ｂ）電源装置の構成例を示すブロック図。
【図７】（Ａ、Ｂ）電位生成回路の構成例を示す回路図。
【図８】（Ａ、Ｂ、Ｃ）温度センサ回路の構成例を示す回路図、（Ｄ）トランジスタのＶｇｓとＩｄｓの関係を示す模式図。
【図９】（Ａ、Ｂ、Ｃ）温度センサ回路の構成例を示す回路図。
【図１０】メモリの構成例を示すブロック図。
【図１１】（Ａ）メモリセルアレイを説明する図、（Ｂ）メモリセルの構成例を示す回路図。
【図１２】（Ａ）ワード線ドライバ回路の構成例を示すブロック図、（Ｂ）回路ＬＶＣの構成例を示す回路図。
【図１３】ワード線ドライバ回路の入出力例を示す図。
【図１４】（Ａ、Ｂ、Ｃ）メモリセルの構成例を示す回路図。
【図１５】（Ａ、Ｂ、Ｃ、Ｄ）メモリセルの構成例を示す回路図。
【図１６】（Ａ、Ｂ、Ｃ）メモリセルの構成例を示す回路図。
【図１７】半導体装置の構成例を示す断面図。
【図１８】（Ａ、Ｂ、Ｃ）トランジスタの構造例を示す断面図。
【図１９】（Ａ）トランジスタの構造例を示す上面図、（Ｂ、Ｃ）トランジスタの構造例を示す断面図。
【図２０】（Ａ）トランジスタの構造例を示す上面図、（Ｂ、Ｃ）トランジスタの構造例を示す断面図。
【図２１】（Ａ）トランジスタの構造例を示す上面図、（Ｂ、Ｃ）トランジスタの構造例を示す断面図。
【図２２】（Ａ）トランジスタの構造例を示す上面図、（Ｂ、Ｃ）トランジスタの構造例を示す断面図。
【図２３】（Ａ）トランジスタの構造例を示す上面図、（Ｂ、Ｃ）トランジスタの構造例を示す断面図。
【図２４】（Ａ）トランジスタの構造例を示す上面図、（Ｂ）トランジスタの構造例を示す斜視図。
【図２５】（Ａ、Ｂ）トランジスタの構造例を示す断面図。
【図２６】（Ａ、Ｃ）トランジスタの断面図、（Ｂ、Ｄ）トランジスタの電気特性を示す図。
【図２７】電子機器の構成例を示す図。
【発明を実施するための形態】
【００３３】以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００３４】また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。また、１つの実施の形態の中に複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
【００３５】なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
【００３６】また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
【００３７】また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００３８】また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３９】また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
【００４０】また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
【００４１】また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。
【００４２】また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド電位）との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることができる。
【００４３】また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
【００４４】また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等において、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００４５】また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネル型のトランジスタのオフ電流とは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流、という場合がある。
【００４６】上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソース電流をいう場合がある。また、オフ電流と同じ意味で、リーク電流という場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
【００４７】また、本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒともいう）などに分類される。
【００４８】例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことができる。すなわち、チャネル形成領域に金属酸化物を有するトランジスタを、「酸化物半導体トランジスタ」、「ＯＳトランジスタ」と呼ぶことができる。同様に、上述した、「酸化物半導体を用いたトランジスタ」も、チャネル形成領域に金属酸化物を有するトランジスタである。
【００４９】また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と呼称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。
【００５０】（実施の形態１）
本実施の形態では、本発明の一形態に係わる記憶装置の構成例について説明する。本発明の一形態に係わる記憶装置は、半導体特性を利用することで機能しうる記憶装置であり、メモリとも呼ばれている。
【００５１】＜メモリの構成例＞
図１は、本発明の一形態に係わるメモリ１００の構成例を示すブロック図である。メモリ１００は、周辺回路１１１、およびメモリセルアレイ２０１を有する。周辺回路１１１は、ローデコーダ１２１、ワード線ドライバ回路１２２、ビット線ドライバ回路１３０、出力回路１４０、コントロールロジック回路１６０を有する。
【００５２】ビット線ドライバ回路１３０は、カラムデコーダ１３１、プリチャージ回路１３２、センスアンプ１３３、および書き込み回路１３４を有する。プリチャージ回路１３２は、配線ＢＬをプリチャージする機能を有する。センスアンプ１３３は、配線ＢＬから読み出されたデータ信号を増幅する機能を有し、書き込み回路１３４は、配線ＢＬにデータ信号を書き込む機能を有する。
【００５３】なお、配線ＢＬ、配線ＷＬ、および配線ＷＬＢは、メモリセルアレイ２０１が有するメモリセル２１１に接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４０を介して、デジタルのデータ信号ＲＤＡＴＡとしてメモリ１００の外部に出力される。
【００５４】メモリ１００には、外部から電源として、低電源電位ＶＳＳ、周辺回路１１１用の高電源電位ＶＤＤ、メモリセルアレイ２０１用の高電源電位ＶＩＨ、メモリセルアレイ２０１用の低電源電位ＶＢＬ、メモリセルアレイ２０１用の高電源電位ＶＢＨ、が供給される。
【００５５】ここで、高電源電位ＶＤＤは、低電源電位ＶＳＳよりも高い電位である。また、例えば、高電源電位ＶＩＨは、高電源電位ＶＤＤより高い電位、もしくは高電源電位ＶＤＤと同電位とすることができる。例えば、高電源電位ＶＢＨは、高電源電位ＶＩＨより低い電位かつ低電源電位ＶＳＳよりも高い電位、もしくは高電源電位ＶＩＨと同電位とすることができる。例えば、低電源電位ＶＢＬは、低電源電位ＶＳＳよりも低い電位、もしくは低電源電位ＶＳＳと同電位とすることができる。
【００５６】なお、低電源電位ＶＢＬは、メモリ１００の温度、またはメモリ１００が設置されている環境の温度に応じて、電位を変化させることができる。また、一部の電源電位は、メモリ１００内で生成してもよい。
【００５７】メモリ１００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、ローデコーダ１２１およびカラムデコーダ１３１に入力され、ＷＤＡＴＡは書き込み回路１３４に入力される。
【００５８】コントロールロジック回路１６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、ローデコーダ１２１、カラムデコーダ１３１の制御信号を生成する。ＣＥはチップイネーブル信号であり、ＷＥは書き込みイネーブル信号であり、ＲＥは読み出しイネーブル信号である。コントロールロジック回路１６０が処理する信号は、これに限定されるものではなく、必要に応じて他の制御信号を入力してもよい。
【００５９】なお、メモリ１００において、上述の各回路、各信号および各電位は、必要に応じて適宜取捨することができる。あるいは、他の回路、他の信号または他の電位を追加してもよい。
【００６０】ここで、メモリセル２１１を構成するトランジスタに、ＯＳトランジスタを適用することができる。ＯＳトランジスタはオフ電流が非常に小さいため、メモリセル２１１に書き込んだデータを長時間保持することができる。そのため、メモリセル２１１のリフレッシュ頻度を少なくすることができ、メモリ１００を消費電力の少ないメモリとすることができる。
【００６１】また、ＯＳトランジスタは、薄膜トランジスタであり、半導体基板上に積層して設けることができる。例えば、周辺回路１１１を構成するトランジスタに、単結晶シリコン基板に形成されたＳｉトランジスタを適用することができる。Ｓｉトランジスタを適用した周辺回路１１１は、高速な動作が可能である。そして、ＯＳトランジスタを適用したメモリセル２１１は、周辺回路１１１の上方に積層して設けることができる。
【００６２】図２（Ａ）に、メモリセルアレイ２０１の詳細を記載する。メモリセルアレイ２０１は、一列にｍ（ｍは１以上の整数）個、一行にｎ（ｎは１以上の整数）個、計ｍ×ｎ個のメモリセル２１１を有し、メモリセル２１１は行列状に配置されている。図２（Ａ）では、メモリセル２１１のアドレスも表記しており、［１，１］、［ｍ，１］、［ｉ，ｊ］、［１，ｎ］、［ｍ，ｎ］（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、メモリセル２１１のアドレスである。
【００６３】また、個々のメモリセル２１１は、配線ＢＬ、配線ＷＬ、および配線ＷＬＢと接続されている。メモリセルアレイ２０１は、ｎ本の配線ＢＬ（ＢＬ（１）乃至ＢＬ（ｎ））と、ｍ本の配線ＷＬ（ＷＬ（１）乃至ＷＬ（ｍ））、および、ｍ本の配線ＷＬＢ（ＷＬＢ（１）乃至ＷＬＢ（ｍ））を有する。図２（Ａ）に示すように、アドレスが［ｉ，ｊ］のメモリセル２１１は、配線ＷＬ（ｉ）および配線ＷＬＢ（ｉ）を介してワード線ドライバ回路１２２と電気的に接続され、配線ＢＬ（ｊ）を介してビット線ドライバ回路１３０と電気的に接続される。
【００６４】＜メモリセルの構成例＞
図２（Ｂ）は、メモリセル２１１の構成例を示す回路図である。
【００６５】メモリセル２１１は、トランジスタＭ１１と、容量素子ＣＡとを有する。なお、トランジスタＭ１１は、フロントゲート（単にゲートと呼ぶ場合がある）、およびバックゲートを有する。
【００６６】トランジスタＭ１１のソースまたはドレインの一方は、容量素子ＣＡの第１端子と電気的に接続され、トランジスタＭ１１のソースまたはドレインの他方は、配線ＢＬと接続されている。トランジスタＭ１１のゲートは、配線ＷＬと接続され、トランジスタＭ１１のバックゲートは、配線ＷＬＢと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
【００６７】配線ＢＬは、ビット線として機能し、配線ＷＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。また、配線ＷＬＢは、トランジスタＭ１１のバックゲートに電位を印加するための配線として機能する。配線ＷＬＢに任意の電位を印加することによって、トランジスタＭ１１のしきい値電圧を増減することができる。
【００６８】トランジスタＭ１１は、容量素子ＣＡの第１端子と配線ＢＬとを、導通または非導通とするスイッチとしての機能を有する。データの書き込みまたは読み出しは、配線ＷＬにハイレベルの電位を印加し、容量素子ＣＡの第１端子と配線ＢＬとを、導通状態とすることによって行われる。つまり、メモリセル２１１は、容量素子ＣＡに電荷を蓄積することでデータを保持するメモリであり、メモリセル２１１に保持されるデータは、配線ＢＬおよびトランジスタＭ１１を介して、書き込みまたは読み出しが行われる。
【００６９】なお、トランジスタＭ１１には、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）を用いることができる。例えば、トランジスタＭ１１のチャネル形成領域に、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛のいずれか一つを有する金属酸化物を用いることができる。特に、インジウム、ガリウム、亜鉛からなる金属酸化物であることが好ましい。
【００７０】ＯＳトランジスタはオフ電流が非常に小さいため、トランジスタＭ１１にＯＳトランジスタを用いることで、メモリセル２１１に書き込んだデータを長時間保持することができる。そのため、メモリセル２１１のリフレッシュ頻度を少なくすることができ、メモリ１００を消費電力の少ないメモリとすることができる。
【００７１】または、トランジスタＭ１１にＯＳトランジスタを用いることで、メモリセル２１１のリフレッシュ動作を不要にすることができる。または、トランジスタＭ１１にＯＳトランジスタを用いることで、メモリセル２１１に多値データまたはアナログデータを保持することができる。
【００７２】トランジスタＭ１１にＯＳトランジスタを用いることで、上述のＤＯＳＲＡＭを構成することができる。
【００７３】＜メモリセルの構成例２＞
なお、メモリセル２１１は、上記の構成に限られるものではない。図３（Ａ）に示すメモリセル２１２は、メモリセル２１１の別の構成例である。
【００７４】メモリセル２１２は、トランジスタＭ１２と、トランジスタＭ１３と、容量素子ＣＢとを有する。トランジスタＭ１２は、フロントゲートおよびバックゲートを有する。
【００７５】トランジスタＭ１２のソースまたはドレインの一方は、容量素子ＣＢの第１端子、および、トランジスタＭ１３のゲートと電気的に接続され、トランジスタＭ１２のソースまたはドレインの他方は、配線ＷＢＬと接続されている。トランジスタＭ１２のゲートは、配線ＷＬと接続され、トランジスタＭ１２のバックゲートは、配線ＷＬＢと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ１３のソースまたはドレインの一方は、配線ＳＬと接続され、トランジスタＭ１３のソースまたはドレインの他方は、配線ＲＢＬと接続されている。
【００７６】配線ＷＢＬは書き込みビット線として機能し、配線ＲＢＬは読み出しビット線として機能し、配線ＷＬはワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。また、配線ＷＬＢは、トランジスタＭ１２のバックゲートに電位を印加するための配線として機能する。配線ＷＬＢに任意の電位を印加することによって、トランジスタＭ１２のしきい値電圧を増減することができる。
【００７７】トランジスタＭ１２は、容量素子ＣＢの第１端子と配線ＷＢＬとを、導通または非導通とするスイッチとしての機能を有する。
【００７８】データの書き込みは、配線ＷＬにハイレベルの電位を印加し、トランジスタＭ１２を導通状態とし、容量素子ＣＢの第１端子と配線ＷＢＬとを、電気的に接続することによって行われる。具体的には、トランジスタＭ１２が導通状態のとき、配線ＷＢＬに、書き込むデータに対応する電位を印加し、容量素子ＣＢの第１端子、およびトランジスタＭ１３のゲートに該電位を書き込む。その後、配線ＷＬにローレベルの電位を印加し、トランジスタＭ１２を非導通状態にすることによって、容量素子ＣＢの第１端子の電位、およびトランジスタＭ１３のゲートの電位を保持する。
【００７９】データの読み出しは、配線ＳＬに所定の電位を印加することによって行われる。トランジスタＭ１３のソースとドレインとの間に流れる電流は、トランジスタＭ１３のゲートの電位、およびトランジスタＭ１３のソースまたはドレインの一方（配線ＳＬ）の電位によって決まり、また、前記電流によって、トランジスタＭ１３のソースまたはドレインの他方の電位が決まる。そのため、トランジスタＭ１３のソースまたはドレインの他方と接続されている配線ＲＢＬの電位を読み出すことによって、容量素子ＣＢの第１端子（またはトランジスタＭ１３のゲート）に保持されている電位を読み出すことができる。つまり、容量素子ＣＢの第１端子（またはトランジスタＭ１３のゲート）に保持されている電位から、メモリセル２１２に書き込まれているデータを読み出すことができる。
【００８０】なお、トランジスタＭ１２には、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）を用いることができる。ＯＳトランジスタはオフ電流が非常に小さいため、トランジスタＭ１２にＯＳトランジスタを用いることで、メモリセル２１２に書き込んだデータを長時間保持することができる。また、トランジスタＭ１３は、特に限定されない。例えば、トランジスタＭ１３にＯＳトランジスタを用いてもよいし、Ｓｉトランジスタを用いてもよい。
【００８１】メモリセル２１２は、２トランジスタ１容量素子のゲインセル型のメモリセルである。ゲインセル型のメモリセルは、容量素子の容量が小さい場合でも、蓄積した電荷を直近のトランジスタで増幅することで、メモリとしての動作を行うことができる。また、トランジスタＭ１２に、オフ電流が非常に小さいＯＳトランジスタを用いることで、電力の供給が停止された期間においても蓄積した電荷を保持することができ、メモリセル２１２は、不揮発メモリとしての性質を有する。ＯＳトランジスタを用いた、ゲインセル型のメモリセルによって構成されるメモリを、本明細書等では、「ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）」と呼ぶ。なお、ＮＯＳＲＡＭは、容量素子の充放電によってデータの書き換えを行うため、原理的には書き換え回数に制約はない。
【００８２】また、メモリセル２１２は、配線ＷＢＬと配線ＲＢＬを、一本の配線ＢＬとしてまとめた構成であってもよい。配線ＷＢＬと配線ＲＢＬを、一本の配線ＢＬとしてまとめた構成例を、図３（Ｂ）に示す。
【００８３】図３（Ｂ）に示すメモリセル２１３は、トランジスタＭ１２のソースまたはドレインの他方、および、トランジスタＭ１３のソースまたはドレインの他方が、配線ＢＬと接続されている。つまり、メモリセル２１３は、書き込みビット線と、読み出しビット線が、１本の配線ＢＬとして動作する構成となっている。この場合、データを書き込む際は、配線ＳＬを電気的に浮遊状態（フローティング）とすることが好ましい。
【００８４】＜メモリセルの構成例３＞
また、メモリセル２１２を、３トランジスタ１容量素子のゲインセル型のメモリセルとしてもよい。メモリセル２１２を、３トランジスタ１容量素子のゲインセル型のメモリセルとした場合の構成例を、図３（Ｃ）に示す。
【００８５】図３（Ｃ）に示すメモリセル２１４は、トランジスタＭ１４乃至トランジスタＭ１６と、容量素子ＣＣとを有する。トランジスタＭ１４は、フロントゲートおよびバックゲートを有する。
【００８６】トランジスタＭ１４のソースまたはドレインの一方は、容量素子ＣＣの第１端子、および、トランジスタＭ１５のゲートと電気的に接続され、トランジスタＭ１４のソースまたはドレインの他方は、配線ＢＬと接続されている。トランジスタＭ１４のゲートは、配線ＷＬと接続され、トランジスタＭ１４のバックゲートは、配線ＷＬＢと接続されている。容量素子ＣＣの第２端子は、配線ＣＡＬ、および、トランジスタＭ１５のソースまたはドレインの一方と電気的に接続され、トランジスタＭ１５のソースまたはドレインの他方は、トランジスタＭ１６のソースまたはドレインの一方と電気的に接続されている。トランジスタＭ１６のソースまたはドレインの他方は、配線ＢＬと接続され、トランジスタＭ１６のゲートは、配線ＲＷＬと接続されている。
【００８７】配線ＢＬはビット線として機能し、配線ＷＬは書き込みワード線として機能し、配線ＲＷＬは読み出しワード線として機能する。配線ＣＡＬは、容量素子ＣＣの第２端子に所定の電位を印加するための配線として機能する（例えば、所定の電位としてローレベルの電位を印加する）。また、配線ＷＬＢは、トランジスタＭ１４のバックゲートに電位を印加するための配線として機能する。配線ＷＬＢに任意の電位を印加することによって、トランジスタＭ１４のしきい値電圧を増減することができる。
【００８８】トランジスタＭ１４は、容量素子ＣＣの第１端子と配線ＢＬとを、導通または非導通とするスイッチとしての機能を有し、トランジスタＭ１６は、トランジスタＭ１５のソースまたはドレインの他方と配線ＢＬとを、導通または非導通とするスイッチとしての機能を有する。
【００８９】データの書き込みは、配線ＷＬにハイレベルの電位を印加し、トランジスタＭ１４を導通状態とし、容量素子ＣＣの第１端子と配線ＢＬとを、電気的に接続することによって行われる。具体的には、トランジスタＭ１４が導通状態のとき、配線ＢＬに、書き込むデータに対応する電位を印加し、容量素子ＣＣの第１端子、およびトランジスタＭ１５のゲートに該電位を書き込む。その後、配線ＷＬにローレベルの電位を印加し、トランジスタＭ１４を非導通状態にすることによって、容量素子ＣＣの第１端子の電位、およびトランジスタＭ１５のゲートの電位を保持する。
【００９０】データの読み出しは、配線ＢＬに所定の電位を印加（プリチャージ）し、その後配線ＢＬを電気的に浮遊状態（フローティング）とし、かつ配線ＲＷＬにハイレベルの電位を印加することによって行われる。配線ＲＷＬにハイレベルの電位を印加することで、トランジスタＭ１６は導通状態となり、トランジスタＭ１５のソースまたはドレインの他方と配線ＢＬとは、電気的に接続状態となる。このとき、トランジスタＭ１５のソースとドレインの間には、配線ＢＬと配線ＣＡＬとの電位差に応じた電圧が印加され、トランジスタＭ１５のソースとドレインとの間に流れる電流は、トランジスタＭ１５のゲートの電位、および前記ソースとドレインの間に印加される電圧によって決まる。
【００９１】ここで、配線ＢＬの電位は、トランジスタＭ１５のソースとドレインとの間に流れる電流によって変化するため、配線ＢＬの電位を読み出すことによって、容量素子ＣＣの第１端子（またはトランジスタＭ１５のゲート）に保持されている電位を読み出すことができる。つまり、容量素子ＣＣの第１端子（またはトランジスタＭ１５のゲート）に保持されている電位から、メモリセル２１４に書き込まれているデータを読み出すことができる。
【００９２】トランジスタＭ１４には、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）を用いることができる。ＯＳトランジスタはオフ電流が非常に小さいため、トランジスタＭ１４にＯＳトランジスタを用いることで、メモリセル２１４に書き込んだデータを長時間保持することができる。また、トランジスタＭ１５およびトランジスタＭ１６は、特に限定されない。例えば、トランジスタＭ１５およびトランジスタＭ１６にＯＳトランジスタを用いてもよいし、Ｓｉトランジスタを用いてもよい。
【００９３】なお、図３（Ａ）乃至図３（Ｃ）を用いて、メモリセル２１１の別の構成例を説明したが、メモリセル２１１の構成例はこれらに限定されず、回路の構成を適宜変更することができる。
【００９４】＜ワード線ドライバ回路の構成例＞
図４（Ａ）は、ワード線ドライバ回路１２２の構成例を示すブロック図である。
【００９５】ワード線ドライバ回路１２２は、ワード線として機能する配線ＷＬ、および、トランジスタＭ１１のバックゲートに電位を印加するための配線として機能する配線ＷＬＢ、を駆動する機能を有する。ワード線ドライバ回路１２２は、ローデコーダ１２１より、配線ＷＬおよび配線ＷＬＢを駆動するための、信号ＷＩおよび信号ＷＩＢが入力される。ここで、信号ＷＩおよび信号ＷＩＢは、ハイレベルまたはローレベルで表されるデジタル信号であり、信号ＷＩＢは、信号ＷＩの論理を反転した反転信号である。
【００９６】なお、配線ＷＬおよび配線ＷＬＢは、それぞれｍ本あるため、信号ＷＩおよび信号ＷＩＢの数も、それぞれｍである。図４（Ａ）では、ＷＩ（１）乃至ＷＩ（ｍ）、および、ＷＩＢ（１）乃至ＷＩＢ（ｍ）、と表す。
【００９７】そして、ローデコーダ１２１には、低電源電位ＶＳＳと高電源電位ＶＤＤが供給されているため、信号ＷＩおよび信号ＷＩＢのハイレベルに対応する電位は高電源電位ＶＤＤであり、信号ＷＩおよび信号ＷＩＢのローレベルに対応する電位は低電源電位ＶＳＳである。
【００９８】一方、メモリセルアレイ２０１において、配線ＷＬのハイレベルに対応する電位は高電源電位ＶＩＨであり、配線ＷＬのローレベルに対応する電位は低電源電位ＶＳＳである。また、配線ＷＬＢのハイレベルに対応する電位は高電源電位ＶＢＨであり、配線ＷＬＢのローレベルに対応する電位は低電源電位ＶＢＬである。
【００９９】そのため、ワード線ドライバ回路１２２は、入力された信号のハイレベルまたはローレベル、もしくはハイレベルおよびローレベルを調整する（レベル調整ともいう）機能と、入力された信号に配線ＷＬおよび配線ＷＬＢを駆動する能力を付加する（バッファともいう）機能とを有する。ワード線ドライバ回路１２２は、回路ＬＶＢをｍ個有する。図４（Ａ）では、ＬＶＢ（１）乃至ＬＶＢ（ｍ）と表す。
【０１００】＜回路ＬＶＢの構成例＞
図４（Ｂ）は、回路ＬＶＢの構成例を示す回路図である。
【０１０１】回路ＬＶＢは、ｎチャネル型のトランジスタ１１乃至トランジスタ２１、および、ｐチャネル型のトランジスタ３１乃至トランジスタ４１を有する。また、回路ＬＶＢは、入力端子ＷＩ＿ＩＮ、入力端子ＷＩＢ＿ＩＮ、配線ＶＩＨ＿ＩＮ、配線ＶＳＳ＿ＩＮ、配線ＶＢＨ＿ＩＮ、配線ＶＢＬ＿ＩＮ、出力端子ＷＬ＿ＯＵＴ、および、出力端子ＷＬＢ＿ＯＵＴ、を有する。
【０１０２】回路ＬＶＢの、入力端子ＷＩ＿ＩＮには信号ＷＩが入力され、入力端子ＷＩＢ＿ＩＮには信号ＷＩＢが入力され、配線ＶＩＨ＿ＩＮには高電源電位ＶＩＨが入力され、配線ＶＳＳ＿ＩＮには低電源電位ＶＳＳが入力され、配線ＶＢＨ＿ＩＮには高電源電位ＶＢＨが入力され、配線ＶＢＬ＿ＩＮには低電源電位ＶＢＬが入力される。そして、回路ＬＶＢは、出力端子ＷＬ＿ＯＵＴから配線ＷＬを駆動する信号を出力し、出力端子ＷＬＢ＿ＯＵＴから配線ＷＬＢを駆動する信号を出力する。
【０１０３】そして、回路ＬＶＢにおいて、トランジスタ１１のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ１１のソースまたはドレインの他方は、トランジスタ３２のソースまたはドレインの一方、およびトランジスタ３３のゲートと電気的に接続され、トランジスタ１１のゲートは、入力端子ＷＩ＿ＩＮ、およびトランジスタ３２のゲートと電気的に接続されている。トランジスタ３２のソースまたはドレインの他方は、トランジスタ３１のソースまたはドレインの一方と電気的に接続され、トランジスタ３１のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。
【０１０４】トランジスタ１２のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ１２のソースまたはドレインの他方は、トランジスタ３４のソースまたはドレインの一方、およびトランジスタ３１のゲートと電気的に接続され、トランジスタ１２のゲートは、入力端子ＷＩＢ＿ＩＮ、およびトランジスタ３４のゲートと電気的に接続されている。トランジスタ３４のソースまたはドレインの他方は、トランジスタ３３のソースまたはドレインの一方と電気的に接続され、トランジスタ３３のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。ここで、トランジスタ３４のソースまたはドレインの他方と、トランジスタ３３のソースまたはドレインの一方との接続部を、ノードＮ１１と呼称し、ノードＮ１１と電気的に接続される他の素子等については後述する。
【０１０５】トランジスタ１１、トランジスタ１２、および、トランジスタ３１乃至トランジスタ３４は、入力された信号ＷＩおよび信号ＷＩＢのハイレベルに対応する電位を、高電源電位ＶＤＤから高電源電位ＶＩＨに変換するレベル調整の機能を有する。
【０１０６】また、回路ＬＶＢにおいて、トランジスタ１３のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ１３のソースまたはドレインの他方は、トランジスタ３５のソースまたはドレインの一方、トランジスタ１４のゲート、およびトランジスタ３６のゲートと電気的に接続され、トランジスタ１３のゲートは、ノードＮ１１、およびトランジスタ３５のゲートと電気的に接続されている。トランジスタ３５のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。
【０１０７】トランジスタ１４のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ１４のソースまたはドレインの他方は、トランジスタ３６のソースまたはドレインの一方、および出力端子ＷＬ＿ＯＵＴと電気的に接続され、トランジスタ３６のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。
【０１０８】トランジスタ１３、トランジスタ１４、トランジスタ３５、およびトランジスタ３６は、ノードＮ１１の信号を、出力端子ＷＬ＿ＯＵＴから出力するバッファの機能を有する。
【０１０９】また、回路ＬＶＢにおいて、トランジスタ１５のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ１５のソースまたはドレインの他方は、トランジスタ３７のソースまたはドレインの一方、トランジスタ１６のゲート、およびトランジスタ３８のゲートと電気的に接続され、トランジスタ１５のゲートは、ノードＮ１１、およびトランジスタ３７のゲートと電気的に接続されている。トランジスタ３７のソースまたはドレインの他方は、配線ＶＢＨ＿ＩＮと電気的に接続されている。ここで、トランジスタ１５のソースまたはドレインの他方と、トランジスタ３７のソースまたはドレインの一方、トランジスタ１６のゲート、およびトランジスタ３８のゲートとの接続部を、ノードＮ１２と呼称し、ノードＮ１２と電気的に接続される他の素子等については後述する。
【０１１０】トランジスタ１６のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ１６のソースまたはドレインの他方は、トランジスタ３８のソースまたはドレインの一方と電気的に接続され、トランジスタ３８のソースまたはドレインの他方は、配線ＶＢＨ＿ＩＮと電気的に接続されている。ここで、トランジスタ１６のソースまたはドレインの他方と、トランジスタ３８のソースまたはドレインの一方との接続部を、ノードＮ１３と呼称し、ノードＮ１３と電気的に接続される他の素子等については後述する。
【０１１１】トランジスタ１５、トランジスタ１６、トランジスタ３７、およびトランジスタ３８は、ノードＮ１１の信号のハイレベルに対応する電位を、高電源電位ＶＩＨから高電源電位ＶＢＨに変換するレベル調整の機能、およびノードＮ１１の信号の反転信号を生成する機能を有する。なお、トランジスタ１５、トランジスタ１６、トランジスタ３７、およびトランジスタ３８が形成する回路は、高電源電位ＶＢＨが高電源電位ＶＩＨより低い電位かつ低電源電位ＶＳＳよりも高い電位、もしくは高電源電位ＶＩＨと同電位であることを前提としている。
【０１１２】また、回路ＬＶＢにおいて、トランジスタ１８のソースまたはドレインの一方は、配線ＶＢＬ＿ＩＮと電気的に接続され、トランジスタ１８のソースまたはドレインの他方は、トランジスタ１７のソースまたはドレインの一方と電気的に接続され、トランジスタ１７のソースまたはドレインの他方は、トランジスタ３９のソースまたはドレインの一方、およびトランジスタ２０のゲートと電気的に接続され、トランジスタ３９のソースまたはドレインの他方は、配線ＶＢＨ＿ＩＮと電気的に接続されている。トランジスタ１７のゲートは、ノードＮ１２、およびトランジスタ３９のゲートと電気的に接続されている。
【０１１３】トランジスタ２０のソースまたはドレインの一方は、配線ＶＢＬ＿ＩＮと電気的に接続され、トランジスタ２０のソースまたはドレインの他方は、トランジスタ１９のソースまたはドレインの一方と電気的に接続され、トランジスタ１９のソースまたはドレインの他方は、トランジスタ４０のソースまたはドレインの一方、およびトランジスタ１８のゲートと電気的に接続され、トランジスタ４０のソースまたはドレインの他方は、配線ＶＢＨ＿ＩＮと電気的に接続されている。トランジスタ１９のゲートは、ノードＮ１３、およびトランジスタ４０のゲートと電気的に接続されている。ここで、トランジスタ２０のソースまたはドレインの他方と、トランジスタ１９のソースまたはドレインの一方との接続部を、ノードＮ１４と呼称し、ノードＮ１４と電気的に接続される他の素子等については後述する。
【０１１４】トランジスタ１７乃至トランジスタ２０、トランジスタ３９、およびトランジスタ４０は、ノードＮ１２およびノードＮ１３の信号のローレベルに対応する電位を、低電源電位ＶＳＳから低電源電位ＶＢＬに変換するレベル調整の機能を有する。
【０１１５】また、回路ＬＶＢにおいて、トランジスタ２１のソースまたはドレインの一方は、配線ＶＢＬ＿ＩＮと電気的に接続され、トランジスタ２１のソースまたはドレインの他方は、トランジスタ４１のソースまたはドレインの一方、および出力端子ＷＬＢ＿ＯＵＴと電気的に接続され、トランジスタ２１のゲートは、ノードＮ１４、およびトランジスタ４１のゲートと電気的に接続されている。トランジスタ４１のソースまたはドレインの他方は、配線ＶＢＨ＿ＩＮと電気的に接続されている。
【０１１６】トランジスタ２１、およびトランジスタ４１は、ノードＮ１４の信号を、出力端子ＷＬＢ＿ＯＵＴから出力するバッファの機能を有する。
【０１１７】＜ワード線ドライバ回路の入出力例＞
図５は、ワード線ドライバ回路１２２の入出力の一例を示す図である。
【０１１８】図５を用いて、ワード線ドライバ回路１２２に入力される信号ＷＩおよび信号ＷＩＢと、ワード線ドライバ回路１２２が駆動する配線ＷＬおよび配線ＷＬＢの電位の関係について説明する。信号ＷＩ、信号ＷＩＢ、配線ＷＬ、および配線ＷＬＢは、それぞれｍあるため、そのうちの一つ（ＷＩ（ｉ）、ＷＩＢ（ｉ）、ＷＬ（ｉ）、およびＷＬＢ（ｉ））を例にして説明する（ｉは１以上ｍ以下の整数）。
【０１１９】図５の縦軸は電位を示し、電位は高い方から、高電源電位ＶＩＨ、高電源電位ＶＤＤ、高電源電位ＶＢＨ、低電源電位ＶＳＳ、低電源電位ＶＢＬ、である場合を示している。
【０１２０】図５において、Ｔ１１、Ｔ１２は時刻を示し、信号ＷＩ（ｉ）および信号ＷＩＢ（ｉ）とほぼ同じ時刻に、配線ＷＬ（ｉ）および配線ＷＬＢ（ｉ）が駆動される様子を示している。なお、実際には、入力される信号ＷＩ（ｉ）および信号ＷＩＢ（ｉ）と、配線ＷＬ（ｉ）および配線ＷＬＢ（ｉ）が駆動されるまでには遅延時間が発生し、また、信号になまりや、ノイズ等を有する場合がある。図５は、理想的な場合の波形を示している。
【０１２１】図５に示すように、信号ＷＩ（ｉ）および信号ＷＩＢ（ｉ）は、高電源電位ＶＤＤまたは低電源電位ＶＳＳでハイレベルまたはローレベルを表すデジタル信号である。信号ＷＩ（ｉ）は、配線ＷＬ（ｉ）および配線ＷＬＢ（ｉ）と電気的に接続されたメモリセル２１１に対して、データの書き込みまたは読み出しを行う場合、ハイレベルとなる（信号ＷＩＢは、信号ＷＩの反転信号であるためローレベルとなる）。
【０１２２】ワード線ドライバ回路１２２は、信号ＷＩ（ｉ）がローレベルの場合、配線ＷＬ（ｉ）に低電源電位ＶＳＳを出力し、信号ＷＩ（ｉ）がハイレベルの場合、配線ＷＬ（ｉ）に高電源電位ＶＩＨを出力する。また、ワード線ドライバ回路１２２は、信号ＷＩ（ｉ）がローレベルの場合、配線ＷＬＢ（ｉ）に低電源電位ＶＢＬを出力し、信号ＷＩ（ｉ）がハイレベルの場合、配線ＷＬＢ（ｉ）に高電源電位ＶＢＨを出力する。
【０１２３】このように、ワード線ドライバ回路１２２は、信号ＷＩ（ｉ）および信号ＷＩＢ（ｉ）のハイレベルまたはローレベル、もしくはハイレベルおよびローレベルを変えて、配線ＷＬ（ｉ）および配線ＷＬＢ（ｉ）を駆動する。
【０１２４】＜低電源電位ＶＢＬ＞
ここで、低電源電位ＶＢＬは、メモリ１００の温度、またはメモリ１００が設置されている環境の温度に応じて、変化させることができる電位である。低電源電位ＶＢＬは、上述したように、メモリ１００の外部から供給してもよいし、メモリ１００内で生成してもよい。
【０１２５】図６（Ａ）は、低電源電位ＶＢＬを生成する電源装置の構成例を示すブロック図である。
【０１２６】図６（Ａ）に示す電源装置１５０は、電位生成回路５０、電位生成回路５１、温度センサ回路５２、およびバッファ５３を有する。電位生成回路５０は、温度センサ回路５２の一方の入力端子と電気的に接続され、電位生成回路５１は、温度センサ回路５２の他方の入力端子と電気的に接続され、温度センサ回路５２の出力端子は、バッファ５３と電気的に接続されている。
【０１２７】ここで、電位生成回路５０は電位ＶＢＬ＿ＭＩＮを生成し、電位生成回路５１は電位ＶＢＬ＿ＭＡＸを生成し、温度センサ回路５２は電位Ｖ＿ＳＮＳを生成する。温度センサ回路５２が生成した電位Ｖ＿ＳＮＳは、バッファ５３に入力され、バッファ５３は、電源装置１５０が有する出力端子ＰＷ＿ＯＵＴに、低電源電位ＶＢＬを出力する。なお、電源装置１５０は、電位生成回路５１を設けず、電位ＶＢＬ＿ＭＡＸを低電源電位ＶＳＳとしてもよい。
【０１２８】また、電源装置１５０は、図６（Ｂ）に示す電源装置１５１のように、スイッチＳＷ１、スイッチＳＷ２、容量素子Ｃ１１を有していてもよい。スイッチＳＷ１およびスイッチＳＷ２を導通状態にして、温度センサ回路５２が電位Ｖ＿ＳＮＳを生成した後、電位Ｖ＿ＳＮＳを容量素子Ｃ１１に保持することで、スイッチＳＷ１およびスイッチＳＷ２を非導通状態にすることができる。スイッチＳＷ１およびスイッチＳＷ２を非導通状態にすることで、電源装置１５１の消費電力を低減することができる。すなわち、スイッチＳＷ１およびスイッチＳＷ２を、導通状態または非導通状態にすることで、温度の測定を断続的に行い、消費電力の少ない電源装置１５１を構成することができる。
【０１２９】次に、電位生成回路５０および電位生成回路５１に適用可能な、回路５４および回路５５の構成例を、図７（Ａ）および図７（Ｂ）に示す。
【０１３０】回路５４および回路５５は、降圧型のチャージポンプであり、入力端子ＩＮに低電源電位ＶＳＳが入力され、出力端子ＯＵＴから電位ＶＢＬ＿ＭＩＮまたは電位ＶＢＬ＿ＭＡＸが出力される。ここでは、一例として、チャージポンプ回路の基本回路の段数は４段としているが、これに限定されず任意の段数でチャージポンプ回路を構成してもよい。
【０１３１】図７（Ａ）に示す回路５４は、トランジスタＭ２１乃至トランジスタＭ２４、および、容量素子Ｃ２１乃至容量素子Ｃ２４を有する。なお、トランジスタＭ２１乃至トランジスタＭ２４は、ｎチャネル型のトランジスタである。
【０１３２】トランジスタＭ２１乃至トランジスタＭ２４は、入力端子ＩＮと出力端子ＯＵＴとの間に、直列に接続されている。トランジスタＭ２１乃至トランジスタＭ２４において、それぞれのゲートと、ソースまたはドレインの一方が電気的に接続されており、トランジスタＭ２１乃至トランジスタＭ２４は、ダイオードとして機能する。また、トランジスタＭ２１乃至トランジスタＭ２４のゲートには、それぞれ、容量素子Ｃ２１乃至容量素子Ｃ２４が電気的に接続されている。
【０１３３】奇数段の容量素子Ｃ２１、Ｃ２３の一方の電極には、クロック信号ＣＬＫが入力され、偶数段の容量素子Ｃ２２、Ｃ２４の一方の電極には、クロック信号ＣＬＫＢが入力されている。クロック信号ＣＬＫＢは、クロック信号ＣＬＫの位相を反転した反転クロック信号である。
【０１３４】回路５４は、入力端子ＩＮに入力された低電源電位ＶＳＳを降圧し、電位ＶＢＬ＿ＭＩＮまたは電位ＶＢＬ＿ＭＡＸを生成する機能を有する。回路５４は、クロック信号ＣＬＫおよびクロック信号ＣＬＫＢの供給のみで、低電源電位ＶＳＳを降圧した電位ＶＢＬ＿ＭＩＮまたは電位ＶＢＬ＿ＭＡＸを生成することができる。
【０１３５】図７（Ｂ）に示す回路５５は、ｐチャネル型のトランジスタであるトランジスタＭ３１乃至トランジスタＭ３４で構成されている。その他の構成要素については、回路５４の説明を援用する。
【０１３６】＜温度センサ回路の構成例＞
次に、温度センサ回路５２の構成例を、図８（Ａ）乃至図８（Ｃ）に示す。
【０１３７】図８（Ａ）乃至図８（Ｃ）に示す温度センサ回路５２は、入力端子ＩＮ１、入力端子ＩＮ２、および出力端子ＯＵＴを有する。電源装置１５０において、温度センサ回路５２の、入力端子ＩＮ１には電位ＶＢＬ＿ＭＡＸが入力され、入力端子ＩＮ２には電位ＶＢＬ＿ＭＩＮが入力され、出力端子ＯＵＴから電位Ｖ＿ＳＮＳが出力される。
【０１３８】図８（Ａ）に示す温度センサ回路５２は、抵抗素子Ｒ１１と、測温抵抗体５６とを有する。測温抵抗体５６の一方の端子は、入力端子ＩＮ１と電気的に接続され、測温抵抗体５６の他方の端子は、出力端子ＯＵＴおよび抵抗素子Ｒ１１の一方の端子と電気的に接続される。抵抗素子Ｒ１１の他方の端子は、入力端子ＩＮ２と電気的に接続される。
【０１３９】測温抵抗体５６には、例えば、白金、ニッケル、または銅などを用いることができる。白金、ニッケル、または銅などの測温抵抗体は、温度が上昇すると抵抗が増加する性質を有するため、図８（Ａ）に示す温度センサ回路５２は、温度が上昇すると、出力端子ＯＵＴの電位は入力端子ＩＮ２の電位に近づく性質を有する。すなわち、温度が上昇すると、電位Ｖ＿ＳＮＳは電位ＶＢＬ＿ＭＩＮに近づく。
【０１４０】図８（Ｂ）に示す温度センサ回路５２は、抵抗素子Ｒ１１と、サーミスタ５７とを有する。抵抗素子Ｒ１１の一方の端子は、入力端子ＩＮ１と電気的に接続され、抵抗素子Ｒ１１の他方の端子は、出力端子ＯＵＴおよびサーミスタ５７の一方の端子と電気的に接続される。サーミスタ５７の他方の端子は、入力端子ＩＮ２と電気的に接続される。
【０１４１】ここで、サーミスタ５７は、ＮＴＣ（ｎｅｇａｔｉｖｅ  ｔｅｍｐｅｒａｔｕｒｅ  ｃｏｅｆｆｉｃｉｅｎｔ）サーミスタである例を示している。ＮＴＣサーミスタは、温度が上昇すると、抵抗が減少する性質を有するため、図８（Ｂ）に示す温度センサ回路５２は、温度が上昇すると、出力端子ＯＵＴの電位は入力端子ＩＮ２の電位に近づく性質を有する。すなわち、温度が上昇すると、電位Ｖ＿ＳＮＳは電位ＶＢＬ＿ＭＩＮに近づく。
【０１４２】図８（Ｃ）に示す温度センサ回路５２は、抵抗素子Ｒ１１と、トランジスタＭ４１とを有する。抵抗素子Ｒ１１の一方の端子は、入力端子ＩＮ１と電気的に接続され、抵抗素子Ｒ１１の他方の端子は、出力端子ＯＵＴ、トランジスタＭ４１のソースまたはドレインの一方、およびトランジスタＭ４１のゲートと電気的に接続される。トランジスタＭ４１のソースまたはドレインの他方は、入力端子ＩＮ２と電気的に接続される。
【０１４３】ここで、トランジスタＭ４１は、ＯＳトランジスタである。ＯＳトランジスタにおいて、ソースとドレインとの間に一定の電圧を印加した場合の、ソースに対するゲートの電圧Ｖｇｓと、ソースとドレインとの間に流れる電流Ｉｄｓとの関係を、図８（Ｄ）に示す。
【０１４４】図８（Ｄ）に示すように、ＯＳトランジスタは、高温になるほどしきい値電圧がマイナスにシフトし、オン電流が増加する性質を有する。つまり、高温になるほどソースとドレインの間の抵抗は減少する性質を有するため、図８（Ｃ）に示す温度センサ回路５２は、温度が上昇すると、出力端子ＯＵＴの電位は入力端子ＩＮ２の電位に近づく性質を有する。すなわち、温度が上昇すると、電位Ｖ＿ＳＮＳは電位ＶＢＬ＿ＭＩＮに近づく。
【０１４５】また、温度センサ回路５２の別の構成例として、温度センサ回路５２は、複数の測温抵抗体、サーミスタ、またはＯＳトランジスタを有する構成としてもよい。図９（Ａ）乃至図９（Ｃ）に示す温度センサ回路５２は、複数のサーミスタを有する例である。
【０１４６】図９（Ａ）に示す温度センサ回路５２は、抵抗素子Ｒ１１と、サーミスタ５８と、サーミスタ５９とを有する。抵抗素子Ｒ１１の一方の端子は、入力端子ＩＮ１と電気的に接続され、抵抗素子Ｒ１１の他方の端子は、出力端子ＯＵＴ、および、サーミスタ５８およびサーミスタ５９の一方の端子、と電気的に接続される。サーミスタ５８およびサーミスタ５９の他方の端子は、入力端子ＩＮ２と電気的に接続される。つまり、図９（Ａ）に示す温度センサ回路５２は、サーミスタ５８およびサーミスタ５９を並列に接続した構成である。サーミスタ５８およびサーミスタ５９として、性質の異なるサーミスタを用いることができる。
【０１４７】図９（Ｂ）に示す温度センサ回路５２は、抵抗素子Ｒ１１と、サーミスタ６０と、サーミスタ６１とを有する。抵抗素子Ｒ１１の一方の端子は、入力端子ＩＮ１と電気的に接続され、抵抗素子Ｒ１１の他方の端子は、出力端子ＯＵＴおよびサーミスタ６０の一方の端子と電気的に接続される。サーミスタ６０の他方の端子は、サーミスタ６１の一方の端子と電気的に接続され、サーミスタ６１の他方の端子は、入力端子ＩＮ２と電気的に接続される。つまり、図９（Ｂ）に示す温度センサ回路５２は、サーミスタ６０およびサーミスタ６１を直列に接続した構成である。サーミスタ６０およびサーミスタ６１として、性質の異なるサーミスタを用いることができる。
【０１４８】図９（Ｃ）に示す温度センサ回路５２は、抵抗素子Ｒ１１と、サーミスタ６２乃至サーミスタ６４とを有する。抵抗素子Ｒ１１の一方の端子は、入力端子ＩＮ１と電気的に接続され、抵抗素子Ｒ１１の他方の端子は、出力端子ＯＵＴおよびサーミスタ６２の一方の端子と電気的に接続される。サーミスタ６２の他方の端子は、サーミスタ６３およびサーミスタ６４の一方の端子と電気的に接続され、サーミスタ６３およびサーミスタ６４の他方の端子は、入力端子ＩＮ２と電気的に接続される。つまり、図９（Ｃ）に示す温度センサ回路５２は、サーミスタ６２乃至サーミスタ６４を直列および並列に接続した構成である。サーミスタ６２乃至サーミスタ６４として、性質の異なるサーミスタを用いることができる。
【０１４９】例えば、トランジスタのしきい値電圧やオン電流などの特性が、温度に対して非線形に変化する場合、図９（Ａ）乃至図９（Ｃ）に示すように、温度センサ回路５２を、複数の測温抵抗体、サーミスタ、またはＯＳトランジスタを有する構成として、温度に対する出力端子ＯＵＴの電位を調整することができる。
【０１５０】なお、温度センサ回路５２の構成例を、図８（Ａ）乃至図８（Ｃ）、および図９（Ａ）乃至図９（Ｃ）に示したが、温度センサ回路５２の構成例はこれに限定されない。温度センサ回路５２は、熱電対やＰＴＣ（ｐｏｓｉｔｉｖｅ  ｔｅｍｐｅｒａｔｕｒｅ  ｃｏｅｆｆｉｃｉｅｎｔ）サーミスタ等を用いて構成してもよく、また、温度センサ回路５２にＩＣ温度センサを用いることもできる。
【０１５１】そして、電源装置１５０は、温度センサ回路５２が生成した電位Ｖ＿ＳＮＳを、バッファ５３を介して、出力端子ＰＷ＿ＯＵＴから出力する。このように、電源装置１５０は、低電源電位ＶＢＬを生成する。
【０１５２】また、低電源電位ＶＢＬと同様に、高電源電位ＶＢＨを、メモリ１００の温度、またはメモリ１００が設置されている環境の温度に応じて、変化させることができる電位としてもよい。この場合、温度が低いほど高電源電位ＶＢＨは高くなるように、電源装置を構成するのが好ましい。
【０１５３】＜トランジスタＭ１１＞
一方、メモリセル２１１が有するトランジスタＭ１１に、ＯＳトランジスタを用いた場合、トランジスタＭ１１も図８（Ｄ）に示す性質を有する。ＯＳトランジスタは、高温になるほどしきい値電圧がマイナスにシフトし、オン電流が増加するが、同時にサブスレッショルド係数も増大する。その結果、ソースに対するゲートの電圧Ｖｇｓが０Ｖの時のソースとドレインとの間に流れる電流Ｉｄｓ（カットオフ電流ともいう）が増加し、メモリセル２１１に書き込んだデータの保持時間も短くなる。
【０１５４】また、ＯＳトランジスタは、低温になるほどしきい値電圧がプラスにシフトし、オン電流が低下する。その結果、データの書き込みまたは読み出しに要する時間が長くなり、メモリ１００の動作速度が低下する。
【０１５５】また、ＯＳトランジスタは、バックゲートに電位を印加することで、しきい値電圧を増減することができる。具体的には、ＯＳトランジスタの、バックゲートに印加する電位を高くすることで、しきい値電圧はマイナスにシフトし、バックゲートに印加する電位を低くすることで、しきい値電圧はプラスにシフトする。
【０１５６】すなわち、データの書き込みまたは読み出し時に、バックゲートに印加する電位を高くすることで、ＯＳトランジスタのオン電流を増加することができる。また、データを保持する時に、バックゲートに印加する電位を低くすることで、しきい値電圧はプラスにシフトし、カットオフ電流を低減することができる。よって、データの保持時間を長くすることができる。
【０１５７】特に、メモリ１００の温度が高い場合、低電源電位ＶＢＬを低くし、データの保持時間を長くすることができる。
【０１５８】上述したように、ワード線ドライバ回路１２２は、メモリセル２１１がデータの書き込みまたは読み出しを行う場合、配線ＷＬＢに高電源電位ＶＢＨを出力し、トランジスタＭ１１のバックゲートに印加する電位を高くすることができる。ワード線ドライバ回路１２２は、メモリセル２１１がデータの保持を行う場合、配線ＷＬＢに低電源電位ＶＢＬを出力し、トランジスタＭ１１のバックゲートに印加する電位を低くすることができる。また、低電源電位ＶＢＬを生成する電源装置１５０は、メモリ１００の温度が高い場合、低電源電位ＶＢＬを低くすることができる。
【０１５９】このように、トランジスタＭ１１のバックゲートに印加する電位を、メモリセル２１１がデータの書き込みまたは読み出しを行う場合は高くし、メモリ１００の温度が低い場合でもメモリ１００は高速動作を行うことができる。逆に、メモリセル２１１がデータの保持を行う場合、トランジスタＭ１１のバックゲートに印加する電位を低くし、メモリ１００は長時間データの保持を行うことができる。特に、メモリ１００の温度が高い場合、バックゲートに印加する電位をさらに低くし、データの保持時間を長くすることができる。
【０１６０】メモリ１００は、高温での保持動作と、低温での高速動作を両立させた、記憶装置である。
【０１６１】なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０１６２】（実施の形態２）
上記実施の形態で説明したメモリセル２１１乃至メモリセル２１４が有する、トランジスタＭ１１、トランジスタＭ１２、およびトランジスタＭ１４は、バックゲートを有さないトランジスタとすることができる。または、上記実施の形態で説明したメモリセルアレイ２０１は、配線ＷＬＢを有さない構成とすることができる。本実施の形態では、上記実施の形態で説明したメモリ１００の別の構成例について説明する。
【０１６３】＜メモリの構成例＞
図１０は、メモリ１０１の構成例を示すブロック図である。メモリ１０１は、メモリセルアレイ２０１に替えてメモリセルアレイ２０２、ワード線ドライバ回路１２２に替えてワード線ドライバ回路１２３を有し、高電源電位ＶＢＨが供給されない点で、メモリ１００の構成と異なる。なお、メモリ１０１において、メモリ１００と同じ構成の部分については、メモリ１００の説明を援用する。
【０１６４】図１１（Ａ）に、メモリセルアレイ２０２の詳細を記載する。メモリセルアレイ２０２は、メモリセル２１１に替えてメモリセル２２１を有し、配線ＷＬＢを有さない点で、メモリセルアレイ２０１の構成と異なる。メモリセルアレイ２０２において、メモリセルアレイ２０１と同じ構成の部分については、メモリセルアレイ２０１の説明を援用する。
【０１６５】個々のメモリセル２２１は、配線ＢＬおよび配線ＷＬと接続されている。メモリセルアレイ２０２は、ｎ本の配線ＢＬ（ＢＬ（１）乃至ＢＬ（ｎ））と、ｍ本の配線ＷＬ（ＷＬ（１）乃至ＷＬ（ｍ））とを有する（ｍ、ｎは１以上の整数）。図１１（Ａ）に示すように、アドレスが［ｉ，ｊ］のメモリセル２２１は、配線ＷＬ（ｉ）を介してワード線ドライバ回路１２３と電気的に接続され、配線ＢＬ（ｊ）を介してビット線ドライバ回路１３０と電気的に接続される（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）。
【０１６６】＜メモリセルの構成例＞
図１１（Ｂ）は、メモリセル２２１の構成例を示す回路図である。
【０１６７】メモリセル２２１は、トランジスタＭ５１と、容量素子ＣＡとを有する。なお、メモリセル２２１において、メモリセル２１１と同じ構成の部分については、メモリセル２１１の説明を援用する。
【０１６８】トランジスタＭ５１のソースまたはドレインの一方は、容量素子ＣＡの第１端子と電気的に接続され、トランジスタＭ５１のソースまたはドレインの他方は、配線ＢＬと接続されている。トランジスタＭ５１のゲートは、配線ＷＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
【０１６９】トランジスタＭ５１には、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）を用いることができる。ＯＳトランジスタはオフ電流が非常に小さいため、トランジスタＭ５１にＯＳトランジスタを用いることで、メモリセル２２１に書き込んだデータを長時間保持することができる。
【０１７０】＜ワード線ドライバ回路の構成例＞
図１２（Ａ）は、ワード線ドライバ回路１２３の構成例を示すブロック図である。
【０１７１】ワード線ドライバ回路１２３は、ワード線として機能する配線ＷＬを駆動する機能を有する。ワード線ドライバ回路１２３は、ローデコーダ１２１より、配線ＷＬを駆動するための、信号ＷＩおよび信号ＷＩＢが入力される。ここで、信号ＷＩおよび信号ＷＩＢは、ハイレベルまたはローレベルで表されるデジタル信号であり、信号ＷＩＢは、信号ＷＩの論理を反転した反転信号である。
【０１７２】なお、配線ＷＬはｍ本あるため、信号ＷＩおよび信号ＷＩＢの数もそれぞれｍである。図１２（Ａ）では、ＷＩ（１）乃至ＷＩ（ｍ）、および、ＷＩＢ（１）乃至ＷＩＢ（ｍ）、と表す。
【０１７３】そして、信号ＷＩおよび信号ＷＩＢのハイレベルに対応する電位は高電源電位ＶＤＤであり、信号ＷＩおよび信号ＷＩＢのローレベルに対応する電位は低電源電位ＶＳＳであるが、ワード線ドライバ回路１２３は、ハイレベルに対応する電位を高電源電位ＶＩＨに、ローレベルに対応する電位を低電源電位ＶＢＬに変換して、配線ＷＬに出力する機能を有する。
【０１７４】ワード線ドライバ回路１２３は、入力された信号のハイレベルおよびローレベルを調整し（レベル調整）、入力された信号に配線ＷＬを駆動する能力を付加する（バッファ）ため、回路ＬＶＣをｍ個有する。図１２（Ａ）では、ＬＶＣ（１）乃至ＬＶＣ（ｍ）と表す。
【０１７５】＜回路ＬＶＣの構成例＞
図１２（Ｂ）は、回路ＬＶＣの構成例を示す回路図である。
【０１７６】回路ＬＶＣは、ｎチャネル型のトランジスタ７１乃至トランジスタ７９、および、ｐチャネル型のトランジスタ８１乃至トランジスタ８９を有する。また、回路ＬＶＣは、入力端子ＷＩ＿ＩＮ、入力端子ＷＩＢ＿ＩＮ、配線ＶＩＨ＿ＩＮ、配線ＶＳＳ＿ＩＮ、配線ＶＢＬ＿ＩＮ、および、出力端子ＷＬ＿ＯＵＴ、を有する。
【０１７７】回路ＬＶＣの、入力端子ＷＩ＿ＩＮには信号ＷＩが入力され、入力端子ＷＩＢ＿ＩＮには信号ＷＩＢが入力され、配線ＶＩＨ＿ＩＮには高電源電位ＶＩＨが入力され、配線ＶＳＳ＿ＩＮには低電源電位ＶＳＳが入力され、配線ＶＢＬ＿ＩＮには低電源電位ＶＢＬが入力される。そして、回路ＬＶＣは、出力端子ＷＬ＿ＯＵＴから配線ＷＬを駆動する信号を出力する。
【０１７８】そして、回路ＬＶＣにおいて、トランジスタ７１のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ７１のソースまたはドレインの他方は、トランジスタ８２のソースまたはドレインの一方、およびトランジスタ８３のゲートと電気的に接続され、トランジスタ７１のゲートは、入力端子ＷＩ＿ＩＮ、およびトランジスタ８２のゲートと電気的に接続されている。トランジスタ８２のソースまたはドレインの他方は、トランジスタ８１のソースまたはドレインの一方と電気的に接続され、トランジスタ８１のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。
【０１７９】トランジスタ７２のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ７２のソースまたはドレインの他方は、トランジスタ８４のソースまたはドレインの一方、およびトランジスタ８１のゲートと電気的に接続され、トランジスタ７２のゲートは、入力端子ＷＩＢ＿ＩＮ、およびトランジスタ８４のゲートと電気的に接続されている。トランジスタ８４のソースまたはドレインの他方は、トランジスタ８３のソースまたはドレインの一方と電気的に接続され、トランジスタ８３のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。ここで、トランジスタ８４のソースまたはドレインの他方と、トランジスタ８３のソースまたはドレインの一方との接続部を、ノードＮ２１と呼称し、ノードＮ２１と電気的に接続される他の素子等については後述する。
【０１８０】トランジスタ７１、トランジスタ７２、および、トランジスタ８１乃至トランジスタ８４は、入力された信号ＷＩおよび信号ＷＩＢのハイレベルに対応する電位を、高電源電位ＶＤＤから高電源電位ＶＩＨに変換するレベル調整の機能を有する。
【０１８１】また、回路ＬＶＣにおいて、トランジスタ７３のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ７３のソースまたはドレインの他方は、トランジスタ８５のソースまたはドレインの一方、トランジスタ７４のゲート、およびトランジスタ８６のゲートと電気的に接続され、トランジスタ７３のゲートは、ノードＮ２１、およびトランジスタ８５のゲートと電気的に接続されている。トランジスタ８５のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。ここで、トランジスタ７３のソースまたはドレインの他方と、トランジスタ８５のソースまたはドレインの一方、トランジスタ７４のゲート、およびトランジスタ８６のゲートとの接続部を、ノードＮ２２と呼称し、ノードＮ２２と電気的に接続される他の素子等については後述する。
【０１８２】トランジスタ７４のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ７４のソースまたはドレインの他方は、トランジスタ８６のソースまたはドレインの一方と電気的に接続され、トランジスタ８６のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。ここで、トランジスタ７４のソースまたはドレインの他方と、トランジスタ８６のソースまたはドレインの一方との接続部を、ノードＮ２３と呼称し、ノードＮ２３と電気的に接続される他の素子等については後述する。
【０１８３】トランジスタ７３およびトランジスタ８５は、ノードＮ２１の信号の反転信号を生成する機能を有する。トランジスタ７４およびトランジスタ８６は、ノードＮ２２の信号の反転信号を生成する機能を有する。
【０１８４】また、回路ＬＶＣにおいて、トランジスタ７６のソースまたはドレインの一方は、配線ＶＢＬ＿ＩＮと電気的に接続され、トランジスタ７６のソースまたはドレインの他方は、トランジスタ７５のソースまたはドレインの一方と電気的に接続され、トランジスタ７５のソースまたはドレインの他方は、トランジスタ８７のソースまたはドレインの一方、およびトランジスタ７８のゲートと電気的に接続され、トランジスタ８７のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。トランジスタ７５のゲートは、ノードＮ２２、およびトランジスタ８７のゲートと電気的に接続されている。
【０１８５】トランジスタ７８のソースまたはドレインの一方は、配線ＶＢＬ＿ＩＮと電気的に接続され、トランジスタ７８のソースまたはドレインの他方は、トランジスタ７７のソースまたはドレインの一方と電気的に接続され、トランジスタ７７のソースまたはドレインの他方は、トランジスタ８８のソースまたはドレインの一方、およびトランジスタ７６のゲートと電気的に接続され、トランジスタ８８のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。トランジスタ７７のゲートは、ノードＮ２３、およびトランジスタ８８のゲートと電気的に接続されている。ここで、トランジスタ７８のソースまたはドレインの他方と、トランジスタ７７のソースまたはドレインの一方との接続部を、ノードＮ２４と呼称し、ノードＮ２４と電気的に接続される他の素子等については後述する。
【０１８６】トランジスタ７５乃至トランジスタ７８、トランジスタ８７、およびトランジスタ８８は、ノードＮ２２およびノードＮ２３の信号のローレベルに対応する電位を、低電源電位ＶＳＳから低電源電位ＶＢＬに変換するレベル調整の機能を有する。
【０１８７】また、回路ＬＶＣにおいて、トランジスタ７９のソースまたはドレインの一方は、配線ＶＢＬ＿ＩＮと電気的に接続され、トランジスタ７９のソースまたはドレインの他方は、トランジスタ８９のソースまたはドレインの一方、および出力端子ＷＬ＿ＯＵＴと電気的に接続され、トランジスタ７９のゲートは、ノードＮ２４、およびトランジスタ８９のゲートと電気的に接続されている。トランジスタ８９のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。
【０１８８】トランジスタ７９、およびトランジスタ８９は、ノードＮ２４の信号を、出力端子ＷＬ＿ＯＵＴから出力するバッファの機能を有する。
【０１８９】＜ワード線ドライバ回路の入出力例＞
図１３は、ワード線ドライバ回路１２３の入出力の一例を示す図である。
【０１９０】図１３を用いて、ワード線ドライバ回路１２３に入力される信号ＷＩおよび信号ＷＩＢと、ワード線ドライバ回路１２３が駆動する配線ＷＬの電位の関係について説明する。信号ＷＩ、信号ＷＩＢ、配線ＷＬは、それぞれｍあるため、そのうちの一つ（ＷＩ（ｉ）、ＷＩＢ（ｉ）、およびＷＬ（ｉ））を例にして説明する（ｉは１以上ｍ以下の整数）。
【０１９１】図１３の縦軸は電位を示し、電位は高い方から、高電源電位ＶＩＨ、高電源電位ＶＤＤ、低電源電位ＶＳＳ、低電源電位ＶＢＬ、である場合を示している。
【０１９２】図１３において、Ｔ１１、Ｔ１２は時刻を示し、信号ＷＩ（ｉ）および信号ＷＩＢ（ｉ）とほぼ同じ時刻に、配線ＷＬ（ｉ）が駆動される様子を示している。なお、実際には、入力される信号ＷＩ（ｉ）および信号ＷＩＢ（ｉ）と、配線ＷＬ（ｉ）が駆動されるまでには遅延時間が発生し、また、信号になまりや、ノイズ等を有する場合がある。図１３は、理想的な場合の波形を示している。
【０１９３】図１３に示すように、信号ＷＩ（ｉ）および信号ＷＩＢ（ｉ）は、高電源電位ＶＤＤまたは低電源電位ＶＳＳでハイレベルまたはローレベルを表すデジタル信号である。信号ＷＩ（ｉ）は、配線ＷＬ（ｉ）と電気的に接続されたメモリセル２２１に対して、データの書き込みまたは読み出しを行う場合、ハイレベルとなる（信号ＷＩＢは、信号ＷＩの反転信号であるためローレベルとなる）。
【０１９４】ワード線ドライバ回路１２３は、信号ＷＩ（ｉ）がローレベルの場合、配線ＷＬ（ｉ）に低電源電位ＶＢＬを出力し、信号ＷＩ（ｉ）がハイレベルの場合、配線ＷＬ（ｉ）に高電源電位ＶＩＨを出力する。
【０１９５】このように、ワード線ドライバ回路１２３は、信号ＷＩ（ｉ）および信号ＷＩＢ（ｉ）のハイレベルおよびローレベルを変えて、配線ＷＬ（ｉ）を駆動する。
【０１９６】なお、低電源電位ＶＢＬの説明、および、温度センサ回路５２の説明については、メモリ１００での説明を援用する。
【０１９７】＜トランジスタＭ５１＞
メモリセル２２１が有するトランジスタＭ５１にＯＳトランジスタを用いた場合、図８（Ｄ）において説明したように、ＯＳトランジスタは、高温になるほどしきい値電圧がマイナスにシフトし、サブスレッショルド係数が増大する。そのため、ソースに対するゲートの電圧Ｖｇｓが０Ｖの時、ソースとドレインとの間に流れる電流Ｉｄｓ（カットオフ電流）が増加し、メモリセル２２１に書き込んだデータの保持時間が短くなる。
【０１９８】また、ＯＳトランジスタは、低温になるほどしきい値電圧がプラスにシフトする。そのため、オン電流が低下し、データの書き込みまたは読み出しに要する時間が長くなり、メモリ１０１の動作速度が低下する。
【０１９９】ワード線ドライバ回路１２３は、メモリセル２２１がデータの書き込みまたは読み出しを行う場合、配線ＷＬに高電源電位ＶＩＨを出力する。高電源電位ＶＩＨは、高電源電位ＶＤＤより高い電位とすることができるため、メモリ１０１は高速動作を行うことができる。また、ワード線ドライバ回路１２３は、メモリセル２２１がデータの保持を行う場合、配線ＷＬに低電源電位ＶＢＬを出力する。低電源電位ＶＢＬは、低電源電位ＶＳＳより低い電位とすることができるため、メモリ１０１は長時間データの保持を行うことができる。
【０２００】特に、低電源電位ＶＢＬを生成する電源装置１５０は、メモリ１０１の温度が高い場合、低電源電位ＶＢＬを低くすることができるため、メモリ１０１のデータの保持時間を長くすることができる。
【０２０１】また、トランジスタＭ５１はバックゲートを有さないため、メモリ１０１の製造工程を、メモリ１００の製造工程より短縮することができる。また、メモリセルアレイ２０２は配線ＷＬＢを有さないため、メモリセルアレイ２０１よりメモリセルの配置密度を高めることができる。また、メモリ１０１における低電源電位ＶＢＬと低電源電位ＶＳＳとの電位差は、メモリ１００における低電源電位ＶＢＬと低電源電位ＶＳＳとの電位差より、小さくできる場合がある。
【０２０２】また、メモリセル２２１は、メモリセル２１２乃至メモリセル２１４と同様に、ゲインセル型のメモリセルとすることができる。メモリセル２２１を、ゲインセル型のメモリセルとした場合の構成例を、図１４（Ａ）乃至図１４（Ｃ）に示す。
【０２０３】図１４（Ａ）に示すメモリセル２２２は、メモリセル２１２のトランジスタＭ１２に替えてトランジスタＭ５２を有し、配線ＷＬＢを有さない。図１４（Ｂ）に示すメモリセル２２３は、メモリセル２１３のトランジスタＭ１２に替えてトランジスタＭ５２を有し、配線ＷＬＢを有さない。図１４（Ｃ）に示すメモリセル２２４は、メモリセル２１４のトランジスタＭ１４に替えてトランジスタＭ５４を有し、配線ＷＬＢを有さない。その他の構成については、メモリセル２２２乃至メモリセル２２４は、それぞれメモリセル２１２乃至メモリセル２１４と同じであるため、メモリセル２１２乃至メモリセル２１４の説明を援用する。なお、トランジスタＭ５２およびトランジスタＭ５４には、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）を用いることができる。
【０２０４】また、メモリセル２２１乃至メモリセル２２４は、メモリセル２１１乃至メモリセル２１４と同様に、バックゲートを有するトランジスタを用いることもできる。
【０２０５】図１５（Ａ）乃至図１５（Ｄ）に示すメモリセル２３１乃至メモリセル２３４は、メモリセル２２１乃至メモリセル２２４のトランジスタＭ５１、トランジスタＭ５２、トランジスタＭ５４のそれぞれに替えて、トランジスタＭ１１、トランジスタＭ１２、トランジスタＭ１４を有する。トランジスタＭ１１、トランジスタＭ１２、およびトランジスタＭ１４は、上記実施の形態で説明した、フロントゲートおよびバックゲートを有するトランジスタである。
【０２０６】メモリセル２３１乃至メモリセル２３４において、トランジスタＭ１１、トランジスタＭ１２、トランジスタＭ１４のバックゲートは、それぞれのフロントゲートと電気的に接続されている。トランジスタＭ１１、トランジスタＭ１２、トランジスタＭ１４のバックゲートを、それぞれのフロントゲートと電気的に接続することで、トランジスタＭ１１、トランジスタＭ１２、トランジスタＭ１４のオン電流を増加させることができる。または、高電源電位ＶＩＨを低くしても、メモリ１０１の動作に必要なオン電流を確保することができる。高電源電位ＶＩＨを低くすることで、メモリ１０１の消費電力を低減することができる。
【０２０７】また、メモリセル２３２乃至メモリセル２３４において、トランジスタＭ１３、トランジスタＭ１５、トランジスタＭ１６にも、バックゲートを有するトランジスタを用いることができる。
【０２０８】図１６（Ａ）乃至図１６（Ｃ）に示すメモリセル２４２乃至メモリセル２４４は、メモリセル２３２乃至メモリセル２３４のトランジスタＭ１３、トランジスタＭ１５、トランジスタＭ１６のそれぞれに替えて、トランジスタＭ５３、トランジスタＭ５５、トランジスタＭ５６を有する。トランジスタＭ５３、トランジスタＭ５５、およびトランジスタＭ５６は、フロントゲートおよびバックゲートを有するトランジスタである。
【０２０９】メモリセル２４２乃至メモリセル２４４において、トランジスタＭ５３、トランジスタＭ５５、トランジスタＭ５６のバックゲートは、それぞれのフロントゲートと電気的に接続されている。トランジスタＭ５３、トランジスタＭ５５、トランジスタＭ５６のバックゲートを、それぞれのフロントゲートと電気的に接続することで、トランジスタＭ５３、トランジスタＭ５５、トランジスタＭ５６のオン電流を増加させることができる。または、トランジスタＭ５３、トランジスタＭ５５、トランジスタＭ５６のチャネル幅を小さくしても、メモリ１０１の動作に必要なオン電流を確保することができる。または、容量素子ＣＢまたは容量素子ＣＣの容量を小さくすることができる。
【０２１０】上述のように、メモリ１０１は、高温での保持動作と、低温での高速動作を両立させた記憶装置であり、また、さまざまなメモリセルと組み合わせることができる。
【０２１１】なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０２１２】（実施の形態３）
本実施の形態では、上記実施の形態で説明した周辺回路１１１に適用可能なＳｉトランジスタ、およびメモリセル２１１に適用可能なＯＳトランジスタの構成例について説明する。なお、本実施の形態では、前記ＳｉトランジスタおよびＯＳトランジスタを合わせて、半導体装置と呼ぶ。
【０２１３】＜半導体装置の構成例＞
図１７に示す半導体装置は、トランジスタ３００と、トランジスタ５００、および容量素子６００を有している。図１８（Ａ）はトランジスタ５００のチャネル長方向の断面図であり、図１８（Ｂ）はトランジスタ５００のチャネル幅方向の断面図であり、図１８（Ｃ）はトランジスタ３００のチャネル幅方向の断面図である。
【０２１４】トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、オフ電流が小さいため、これを半導体装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度が少ない、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。
【０２１５】本実施の形態で説明する半導体装置は、図１７に示すようにトランジスタ３００、トランジスタ５００、容量素子６００を有する。トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００はトランジスタ３００、およびトランジスタ５００の上方に設けられている。
【０２１６】トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
【０２１７】トランジスタ３００は、図１８（Ｃ）に示すように、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
【０２１８】なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０２１９】半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
【０２２０】低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【０２２１】ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０２２２】なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することでトランジスタのＶｔｈを調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層して用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０２２３】なお、図１７に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、トランジスタ５００と同様に、トランジスタ３００に酸化物半導体を用いる構成にしてもよい。
【０２２４】トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
【０２２５】絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【０２２６】絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【０２２７】また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【０２２８】水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０２２９】水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【０２３０】なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０２３１】また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子６００、またはトランジスタ５００と接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０は、プラグまたは配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【０２３２】各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０２３３】絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１７において、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２３４】なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０２３５】なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
【０２３６】絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図１７において、絶縁体３６０、絶縁体３６２、および絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、および絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグまたは配線としての機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２３７】なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０２３８】絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図１７において、絶縁体３７０、絶縁体３７２、および絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、および絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグまたは配線としての機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２３９】なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０２４０】絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図１７において、絶縁体３８０、絶縁体３８２、および絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、および絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグまたは配線としての機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２４１】なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０２４２】上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、および導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
【０２４３】絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６の少なくともいずれか一つには、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【０２４４】例えば、絶縁体５１０、および絶縁体５１４には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
【０２４５】水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０２４６】また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、および絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０２４７】特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
【０２４８】また、例えば、絶縁体５１２、および絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、および絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０２４９】また、絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６には、導電体５１８、およびトランジスタ５００を構成する導電体（導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体５１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２５０】特に、絶縁体５１０、および絶縁体５１４と接する領域の導電体５１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０２５１】絶縁体５１６の上方には、トランジスタ５００が設けられている。
【０２５２】図１８（Ａ）、（Ｂ）に示すように、トランジスタ５００は、絶縁体５１２および絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６と導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に、互いに離して配置された導電体５４２ａ、および導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の中に配置された導電体５６０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、導電体５６０と、の間に配置された絶縁体５５０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、絶縁体５５０と、の間に配置された酸化物５３０ｃと、を有する。
【０２５３】また、図１８（Ａ）、（Ｂ）に示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、および導電体５４２ｂと、絶縁体５８０の間に絶縁体５４４が配置されることが好ましい。また、図１８（Ａ）、（Ｂ）に示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１８（Ａ）、（Ｂ）に示すように、絶縁体５８０、導電体５６０、および絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
【０２５４】なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃをまとめて酸化物５３０という場合がある。また、導電体５４２ａおよび導電体５４２ｂをまとめて導電体５４２という場合がある。
【０２５５】なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図１７、図１８（Ａ）（Ｂ）に示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０２５６】ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
【０２５７】さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａおよび導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
【０２５８】導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のＶｔｈを制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【０２５９】導電体５０３は、酸化物５３０、および導電体５６０と、重なるように配置する。これにより、導電体５６０、および導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【０２６０】また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。
【０２６１】絶縁体５２０、絶縁体５２２、絶縁体５２４、および絶縁体５５０は、ゲート絶縁体としての機能を有する。
【０２６２】ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
【０２６３】過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
【０２６４】また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
【０２６５】絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
【０２６６】絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【０２６７】特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
【０２６８】または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０２６９】また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
【０２７０】なお、絶縁体５２０、絶縁体５２２、および絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０２７１】トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物５３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【０２７２】酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０２７３】酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
【０２７４】なお、酸化物５３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
【０２７５】また、酸化物５３０ａおよび酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａおよび酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
【０２７６】ここで、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【０２７７】具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａおよび酸化物５３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０２７８】このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
【０２７９】酸化物５３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２（導電体５４２ａ、および導電体５４２ｂ）が設けられる。導電体５４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
【０２８０】また、図１８（Ａ）に示すように、酸化物５３０の、導電体５４２との界面とその近傍には、低抵抗領域として、領域５４３（領域５４３ａ、および領域５４３ｂ）が形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
【０２８１】酸化物５３０と接するように上記導電体５４２を設けることで、領域５４３の酸素濃度が低減する場合がある。また、領域５４３に導電体５４２に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３のキャリア密度が増加し、領域５４３は、低抵抗領域となる。
【０２８２】絶縁体５４４は、導電体５４２を覆うように設けられ、導電体５４２の酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
【０２８３】絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０２８４】特に、絶縁体５４４として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２が耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【０２８５】絶縁体５５０は、ゲート絶縁体として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面および側面）接して配置することが好ましい。絶縁体５５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、昇温脱離ガス分析（ＴＤＳ分析）にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
【０２８６】具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン等を用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
【０２８７】加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
【０２８８】また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
【０２８９】第１のゲート電極として機能する導電体５６０は、図１８（Ａ）、（Ｂ）では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
【０２９０】導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
【０２９１】また、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
【０２９２】絶縁体５８０は、絶縁体５４４を介して、導電体５４２上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
【０２９３】絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水または水素などの不純物濃度が低減されていることが好ましい。
【０２９４】絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
【０２９５】半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
【０２９６】絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、および絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０および絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
【０２９７】例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０２９８】特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
【０２９９】また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
【０３００】また、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５４４に形成された開口に、導電体５４０ａおよび導電体５４０ｂを配置する。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａおよび導電体５４０ｂは、後述する導電体５４６および導電体５４８と同様の構成である。
【０３０１】絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０３０２】特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
【０３０３】また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０３０４】また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、および絶縁体５８６には、導電体５４６、および導電体５４８等が埋め込まれている。
【０３０５】導電体５４６、および導電体５４８は、容量素子６００、トランジスタ５００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体５４６、および導電体５４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０３０６】続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
【０３０７】また、導電体５４６、および導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、または配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、および導電体６１０は、同時に形成することができる。
【０３０８】導電体６１２、および導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【０３０９】図１７では、導電体６１２、および導電体６１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【０３１０】絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０３１１】導電体６２０、および絶縁体６３０上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０３１２】本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。
【０３１３】＜トランジスタの構造例＞
なお、本実施の形態に示す半導体装置のトランジスタ５００は、上記の構造に限られるものではない。以下、トランジスタ５００に用いることができる構造例について説明する。
【０３１４】＜トランジスタの構造例１＞
図１９（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ａの構造例を説明する。図１９（Ａ）はトランジスタ５１０Ａの上面図である。図１９（Ｂ）は、図１９（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１９（Ｃ）は、図１９（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０３１５】図１９（Ａ）、（Ｂ）および（Ｃ）では、トランジスタ５１０Ａと、層間膜として機能する絶縁体５１１、絶縁体５１２、絶縁体５１４、絶縁体５１６、絶縁体５８０、絶縁体５８２、および絶縁体５８４を示している。また、トランジスタ５１０Ａと電気的に接続し、コンタクトプラグとして機能する導電体５４６（導電体５４６ａ、および導電体５４６ｂ）と、配線として機能する導電体５０３と、を示している。
【０３１６】トランジスタ５１０Ａは、第１のゲート電極として機能する導電体５６０（導電体５６０ａ、および導電体５６０ｂ）と、第２のゲート電極として機能する導電体５０５（導電体５０５ａ、および導電体５０５ｂ）と、第１のゲート絶縁層として機能する絶縁体５５０と、第２のゲート絶縁層として機能する絶縁体５２１、絶縁体５２２、および絶縁体５２４と、チャネルが形成される領域を有する酸化物５３０（酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃ）と、ソースまたはドレインの一方として機能する導電体５４２ａと、ソースまたはドレインの他方として機能する導電体５４２ｂと、絶縁体５７４とを有する。
【０３１７】また、図１９に示すトランジスタ５１０Ａでは、酸化物５３０ｃ、絶縁体５５０、および導電体５６０が、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して配置される。また、酸化物５３０ｃ、絶縁体５５０、および導電体５６０は、導電体５４２ａ、および導電体５４２ｂとの間に配置される。
【０３１８】絶縁体５１１、および絶縁体５１２は、層間膜として機能する。
【０３１９】層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０３２０】例えば、絶縁体５１１は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体５１１は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。また、例えば、絶縁体５１１として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁体５１１よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。
【０３２１】例えば、絶縁体５１２は、絶縁体５１１よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０３２２】導電体５０３は、絶縁体５１２に埋め込まれるように形成される。ここで、導電体５０３の上面の高さと、絶縁体５１２の上面の高さは同程度にできる。なお導電体５０３は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３を２層以上の多層膜構造としてもよい。なお、導電体５０３は、タングステン、銅、またはアルミニウムを主成分とする導電性が高い導電性材料を用いることが好ましい。
【０３２３】トランジスタ５１０Ａにおいて、導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０５は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０５に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５１０Ａの閾値電圧を制御することができる。特に、導電体５０５に負の電位を印加することにより、トランジスタ５１０Ａの閾値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０５に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【０３２４】また、例えば、導電体５０５と、導電体５６０とを重畳して設けることで、導電体５６０、および導電体５０５に電位を印加した場合、導電体５６０から生じる電界と、導電体５０５から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
【０３２５】つまり、第１のゲート電極としての機能を有する導電体５６０の電界と、第２のゲート電極としての機能を有する導電体５０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【０３２６】絶縁体５１４、および絶縁体５１６は、絶縁体５１１または絶縁体５１２と同様に、層間膜として機能する。例えば、絶縁体５１４は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁体５１４よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。また、例えば、絶縁体５１６は、絶縁体５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０３２７】第２のゲートとして機能する導電体５０５は、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０５ａが形成され、さらに内側に導電体５０５ｂが形成されている。ここで、導電体５０５ａおよび導電体５０５ｂの上面の高さと、絶縁体５１６の上面の高さは同程度にできる。なお、トランジスタ５１０Ａでは、導電体５０５ａおよび導電体５０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
【０３２８】ここで、導電体５０５ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
【０３２９】例えば、導電体５０５ａが酸素の拡散を抑制する機能を持つことにより、導電体５０５ｂが酸化して導電率が低下することを抑制することができる。
【０３３０】また、導電体５０５が配線の機能を兼ねる場合、導電体５０５ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０３は、必ずしも設けなくともよい。なお、導電体５０５ｂを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０３３１】絶縁体５２１、絶縁体５２２、および絶縁体５２４は、第２のゲート絶縁体としての機能を有する。
【０３３２】また、絶縁体５２２は、バリア性を有することが好ましい。絶縁体５２２がバリア性を有することで、トランジスタ５１０Ａの周辺部からトランジスタ５１０Ａへの水素等の不純物の混入を抑制する層として機能する。
【０３３３】絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【０３３４】例えば、絶縁体５２１は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２１を得ることができる。
【０３３５】なお、図１９には、第２のゲート絶縁体として、２層の積層構造を示したが、単層、または３層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０３３６】チャネル形成領域として機能する領域を有する酸化物５３０は、酸化物５３０ａと、酸化物５３０ａ上の酸化物５３０ｂと、酸化物５３０ｂ上の酸化物５３０ｃと、を有する。酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。酸化物５３０として、上述した金属酸化物の一種である酸化物半導体を用いることができる。
【０３３７】なお、酸化物５３０ｃは、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して設けられることが好ましい。絶縁体５７４がバリア性を有する場合、絶縁体５８０からの不純物が酸化物５３０へと拡散することを抑制することができる。
【０３３８】導電体５４２は、一方がソース電極として機能し、他方がドレイン電極として機能する。
【０３３９】導電体５４２ａと、導電体５４２ｂには、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
【０３４０】また、図１９では単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
【０３４１】また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０３４２】また、導電体５４２上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体５７４を成膜する際に、導電体５４２が酸化することを抑制することができる。
【０３４３】バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。
【０３４４】バリア層を有することで、導電体５４２の材料選択の幅を広げることができる。例えば、導電体５４２に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
【０３４５】絶縁体５５０は、第１のゲート絶縁体として機能する。絶縁体５５０は、絶縁体５８０に設けられた開口部内に、酸化物５３０ｃ、および絶縁体５７４を介して設けられることが好ましい。
【０３４６】トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体５５０は、第２のゲート絶縁体と同様に、積層構造としてもよい。ゲート絶縁体として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０３４７】第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【０３４８】導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
【０３４９】酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０として用いることができる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【０３５０】導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０３５１】絶縁体５８０と、トランジスタ５１０Ａとの間に絶縁体５７４を配置する。絶縁体５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【０３５２】絶縁体５７４を有することで、絶縁体５８０が有する水、および水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
【０３５３】絶縁体５８０、絶縁体５８２、および絶縁体５８４は、層間膜として機能する。
【０３５４】絶縁体５８２は、絶縁体５１４と同様に、水または水素などの不純物が、外部からトランジスタ５１０Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。
【０３５５】また、絶縁体５８０、および絶縁体５８４は、絶縁体５１６と同様に、絶縁体５８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０３５６】また、トランジスタ５１０Ａは、絶縁体５８０、絶縁体５８２、および絶縁体５８４に埋め込まれた導電体５４６などのプラグや配線を介して、他の構造と電気的に接続してもよい。
【０３５７】また、導電体５４６の材料としては、導電体５０５と同様に、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０３５８】例えば、導電体５４６としては、例えば、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
【０３５９】上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
【０３６０】＜トランジスタの構造例２＞
図２０（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｂの構造例を説明する。図２０（Ａ）はトランジスタ５１０Ｂの上面図である。図２０（Ｂ）は、図２０（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図２０（Ｃ）は、図２０（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図２０（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０３６１】トランジスタ５１０Ｂはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
【０３６２】トランジスタ５１０Ｂは、導電体５４２（導電体５４２ａ、および導電体５４２ｂ）と、酸化物５３０ｃ、絶縁体５５０、および導電体５６０と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
【０３６３】第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【０３６４】導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
【０３６５】また、導電体５６０の上面および側面、絶縁体５５０の側面、および酸化物５３０ｃの側面を覆うように、絶縁体５７４を設けることが好ましい。なお、絶縁体５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【０３６６】絶縁体５７４を設けることで、導電体５６０の酸化を抑制することができる。また、絶縁体５７４を有することで、絶縁体５８０が有する水、および水素などの不純物がトランジスタ５１０Ｂへ拡散することを抑制することができる。
【０３６７】また、導電体５４６と、絶縁体５８０との間に、バリア性を有する絶縁体５７６（絶縁体５７６ａ、および絶縁体５７６ｂ）を配置してもよい。絶縁体５７６を設けることで、絶縁体５８０の酸素が導電体５４６と反応し、導電体５４６が酸化することを抑制することができる。
【０３６８】また、バリア性を有する絶縁体５７６を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体５４６に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
【０３６９】＜トランジスタの構造例３＞
図２１（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｃの構造例を説明する。図２１（Ａ）はトランジスタ５１０Ｃの上面図である。図２１（Ｂ）は、図２１（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図２１（Ｃ）は、図２１（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図２１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０３７０】トランジスタ５１０Ｃはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
【０３７１】図２１に示すトランジスタ５１０Ｃは、導電体５４２ａと酸化物５３０ｂの間に導電体５４７ａが配置され、導電体５４２ｂと酸化物５３０ｂの間に導電体５４７ｂが配置されている。ここで、導電体５４２ａ（導電体５４２ｂ）は、導電体５４７ａ（導電体５４７ｂ）の上面および導電体５６０側の側面を越えて延在し、酸化物５３０ｂの上面に接する領域を有する。ここで、導電体５４７は、導電体５４２に用いることができる導電体を用いればよい。さらに、導電体５４７の膜厚は、少なくとも導電体５４２より厚いことが好ましい。
【０３７２】図２１に示すトランジスタ５１０Ｃは、上記のような構成を有することにより、トランジスタ５１０Ａよりも、導電体５４２を導電体５６０に近づけることができる。または、導電体５４２ａの端部および導電体５４２ｂの端部と、導電体５６０を重ねることができる。これにより、トランジスタ５１０Ｃの実質的なチャネル長を短くし、オン電流および周波数特性の向上を図ることができる。
【０３７３】また、導電体５４７ａ（導電体５４７ｂ）は、導電体５４２ａ（導電体５４２ｂ）と重畳して設けられることが好ましい。このような構成にすることで、導電体５４６ａ（導電体５４６ｂ）を埋め込む開口を形成するエッチングにおいて、導電体５４７ａ（導電体５４７ｂ）がストッパとして機能し、酸化物５３０ｂがオーバーエッチングされるのを防ぐことができる。
【０３７４】また、図２１に示すトランジスタ５１０Ｃは、絶縁体５４４の上に接して絶縁体５４５を配置する構成にしてもよい。絶縁体５４４としては、水または水素などの不純物や、過剰な酸素が、絶縁体５８０側からトランジスタ５１０Ｃに混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体５４５としては、絶縁体５４４に用いることができる絶縁体を用いることができる。また、絶縁体５４４としては、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化シリコンまたは窒化酸化シリコンなどの、窒化物絶縁体を用いてもよい。
【０３７５】また、図２１に示すトランジスタ５１０Ｃは、図１９に示すトランジスタ５１０Ａと異なり、導電体５０５を単層構造で設けてもよい。この場合、パターン形成された導電体５０５の上に絶縁体５１６となる絶縁膜を成膜し、当該絶縁膜の上部を、導電体５０５の上面が露出するまでＣＭＰ法などを用いて除去すればよい。ここで、導電体５０５の上面の平坦性を良好にすることが好ましい。例えば、導電体５０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体５０５の上に形成される、絶縁層の平坦性を良好にし、酸化物５３０ｂおよび酸化物５３０ｃの結晶性の向上を図ることができる。
【０３７６】＜トランジスタの構造例４＞
図２２（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｄの構造例を説明する。図２２（Ａ）はトランジスタ５１０Ｄの上面図である。図２２（Ｂ）は、図２２（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図２２（Ｃ）は、図２２（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図２２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０３７７】トランジスタ５１０Ｄは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
【０３７８】図２２（Ａ）乃至（Ｃ）では、導電体５０３を設けずに、第２のゲートとしての機能を有する導電体５０５を配線としても機能させている。また、酸化物５３０ｃ上に絶縁体５５０を有し、絶縁体５５０上に金属酸化物５５２を有する。また、金属酸化物５５２上に導電体５６０を有し、導電体５６０上に絶縁体５７０を有する。また、絶縁体５７０上に絶縁体５７１を有する。
【０３７９】金属酸化物５５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体５５０と、導電体５６０との間に、酸素の拡散を抑制する金属酸化物５５２を設けることで、導電体５６０への酸素の拡散が抑制される。つまり、酸化物５３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電体５６０の酸化を抑制することができる。
【０３８０】なお、金属酸化物５５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物５３０として用いることができる酸化物半導体を、金属酸化物５５２として用いることができる。その場合、導電体５６０をスパッタリング法で成膜することで、金属酸化物５５２の電気抵抗値を低下させて導電層とすることができる。これをＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【０３８１】また、金属酸化物５５２は、ゲート絶縁層の一部としての機能を有する場合がある。したがって、絶縁体５５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物５５２は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁層として機能する絶縁層の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【０３８２】トランジスタ５１０Ｄにおいて、金属酸化物５５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁層の一部として機能する金属酸化物とを積層して設けてもよい。
【０３８３】金属酸化物５５２を有することで、ゲート電極として機能する場合は、導電体５６０からの電界の影響を弱めることなく、トランジスタ５１０Ｄのオン電流の向上を図ることができる。または、ゲート絶縁層として機能する場合は、絶縁体５５０と、金属酸化物５５２との物理的な厚みにより、導電体５６０と、酸化物５３０との間の距離を保つことで、導電体５６０と酸化物５３０との間のリーク電流を抑制することができる。従って、絶縁体５５０、および金属酸化物５５２との積層構造を設けることで、導電体５６０と酸化物５３０との間の物理的な距離、および導電体５６０から酸化物５３０へかかる電界強度を、容易に適宜調整することができる。
【０３８４】具体的には、金属酸化物５５２として、酸化物５３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物５５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０３８５】特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、金属酸化物５５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【０３８６】絶縁体５７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体５７０よりも上方からの酸素で導電体５６０が酸化するのを抑制することができる。また、絶縁体５７０よりも上方からの水または水素などの不純物が、導電体５６０および絶縁体５５０を介して、酸化物５３０に混入することを抑制することができる。
【０３８７】絶縁体５７１はハードマスクとして機能する。絶縁体５７１を設けることで、導電体５６０の加工の際、導電体５６０の側面が概略垂直、具体的には、導電体５６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
【０３８８】なお、絶縁体５７１に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体５７０は設けなくともよい。
【０３８９】絶縁体５７１をハードマスクとして用いて、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、および酸化物５３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、酸化物５３０ｂ表面の一部を露出させることができる。
【０３９０】また、トランジスタ５１０Ｄは、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。
【０３９１】領域５３１ａおよび領域５３１ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて、露出した酸化物５３０ｂ表面にリンまたはボロンなどの不純物元素を導入することで実現できる。なお、本実施の形態などにおいて「不純物元素」とは、主成分元素以外の元素のことをいう。
【０３９２】また、酸化物５３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を酸化物５３０ｂに拡散させて領域５３１ａおよび領域５３１ｂを形成することもできる。
【０３９３】酸化物５３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域５３１ａおよび領域５３１ｂを「不純物領域」または「低抵抗領域」という場合がある。
【０３９４】絶縁体５７１および／または導電体５６０をマスクとして用いることで、領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域５３１ａおよび／または領域５３１ｂと、導電体５６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域５３１ａまたは領域５３１ｂ）の間にオフセット領域が形成されない。領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上などを実現できる。
【０３９５】なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体５７５の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体５７５も絶縁体５７１などと同様にマスクとして機能する。よって、酸化物５３０ｂの絶縁体５７５と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
【０３９６】トランジスタ５１０Ｄは、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、および酸化物５３０ｃの側面に絶縁体５７５を有する。絶縁体５７５は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などであることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体５７５に用いると、後の工程で絶縁体５７５中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体５７５は、酸素を拡散する機能を有することが好ましい。
【０３９７】また、トランジスタ５１０Ｄは、絶縁体５７５、酸化物５３０上に絶縁体５７４を有する。絶縁体５７４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。例えば、絶縁体５７４として、酸化アルミニウムを用いるとよい。
【０３９８】なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁体５７４が酸化物５３０および絶縁体５７５から水素および水を吸収することで、酸化物５３０および絶縁体５７５の水素濃度を低減することができる。
【０３９９】＜トランジスタの構造例５＞
図２３（Ａ）乃至図２３（Ｃ）を用いてトランジスタ５１０Ｅの構造例を説明する。図２３（Ａ）はトランジスタ５１０Ｅの上面図である。図２３（Ｂ）は、図２３（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図２３（Ｃ）は、図２３（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図２３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０４００】トランジスタ５１０Ｅは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
【０４０１】図２３（Ａ）乃至図２３（Ｃ）では、導電体５４２を設けずに、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物５３０ｂと、絶縁体５７４の間に、絶縁体５７３を有する。
【０４０２】図２３に示す、領域５３１（領域５３１ａ、および領域５３１ｂ）は、酸化物５３０ｂに下記の元素が添加された領域である。領域５３１は、例えば、ダミーゲートを用いることで形成することができる。
【０４０３】具体的には、酸化物５３０ｂ上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物５３０ｂを低抵抗化する元素を添加するとよい。つまり、酸化物５３０が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域５３１が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【０４０４】なお、酸化物５３０を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。
【０４０５】特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
【０４０６】続いて、酸化物５３０ｂ、およびダミーゲート上に、絶縁体５７３となる絶縁膜、および絶縁体５７４となる絶縁膜を成膜してもよい。絶縁体５７３となる絶縁膜、および絶縁体５７４となる絶縁膜を積層して設けることで、領域５３１と、酸化物５３０ｃおよび絶縁体５５０とが重畳する領域を設けることができる。
【０４０７】具体的には、絶縁体５７４となる絶縁膜上に絶縁体５８０となる絶縁膜を設けた後、絶縁体５８０となる絶縁膜にＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁体５８０となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁体５７３の一部も除去するとよい。従って、絶縁体５８０に設けられた開口部の側面には、絶縁体５７４、および絶縁体５７３が露出し、当該開口部の底面には、酸化物５３０ｂに設けられた領域５３１の一部が露出する。次に、当該開口部に酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜を順に成膜した後、絶縁体５８０が露出するまでＣＭＰ処理などにより、酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜の一部を除去することで、図２３に示すトランジスタを形成することができる。
【０４０８】なお、絶縁体５７３、および絶縁体５７４は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【０４０９】図２３に示すトランジスタは、既存の装置を転用することができ、さらに、導電体５４２を設けないため、コストの低減を図ることができる。
【０４１０】＜トランジスタの構造例６＞
また、図１７及び図１８では、ゲートとして機能する導電体５６０が、絶縁体５８０の開口の内部に形成されている構造例について説明したが、例えば、当該導電体の上方に、当該絶縁体が設けられた構造を用いることもできる。このようなトランジスタの構造例を、図２４、図２５に示す。
【０４１１】図２４（Ａ）はトランジスタの上面図であり、図２４（Ｂ）はトランジスタの斜視図である。また、図２４（Ａ）におけるＸ１−Ｘ２の断面図を図２５（Ａ）に示し、Ｙ１−Ｙ２の断面図を図２５（Ｂ）に示す。
【０４１２】図２４、図２５に示すトランジスタは、バックゲートとしての機能を有する導電体ＢＧＥと、ゲート絶縁膜としての機能を有する絶縁体ＢＧＩと、酸化物半導体Ｓと、ゲート絶縁膜としての機能を有する絶縁体ＴＧＩと、フロントゲートとしての機能を有する導電体ＴＧＥと、配線としての機能を有する導電体ＷＥと、を有する。また、導電体ＰＥは、導電体ＷＥと、酸化物Ｓ、導電体ＢＧＥ、又は導電体ＴＧＥと、を接続するためのプラグとしての機能を有する。なお、ここでは、酸化物半導体Ｓが、３層の酸化物Ｓ１、Ｓ２、Ｓ３によって構成されている例を示している。
【０４１３】＜トランジスタの電気特性＞
次に、ＯＳトランジスタの電気特性について説明する。以下では一例として、第１のゲート及び第２のゲートを有するトランジスタについて説明する。第１のゲート及び第２のゲートを有するトランジスタは、第１のゲートと第２のゲートに異なる電位を印加することで、閾値電圧を制御することができる。例えば、第２のゲートに負の電位を印加することにより、トランジスタの閾値電圧を０Ｖより大きくし、オフ電流を低減することができる。つまり、第２のゲートに負の電位を印加することにより、第１の電極に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【０４１４】また、酸化物半導体は、水素などの不純物が添加されると、キャリア密度が増加する場合がある。例えば、酸化物半導体は、水素が添加されると、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリア密度が増加する。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、水素などの不純物が添加された酸化物半導体は、ｎ型となり、低抵抗化される。
【０４１５】したがって、酸化物半導体を選択的に低抵抗化することができる。つまり、酸化物半導体に、キャリア密度が低く、チャネル形成領域として機能する半導体として機能する領域と、キャリア密度が高く、ソース領域、またはドレイン領域として機能する低抵抗化した領域と、を設けることができる。
【０４１６】ここで、第１のゲートと第２のゲートに異なる電位を印加する場合、酸化物半導体に設ける低抵抗領域、および高抵抗領域の構成が、トランジスタの電気特性に与える影響を評価する。
【０４１７】［トランジスタ構造］
図２６（Ａ）および図２６（Ｃ）は、電気特性の評価に用いたトランジスタの断面図である。なお、図２６（Ａ）および図２６（Ｃ）では、図の明瞭化のために一部の要素を省いて図示している。
【０４１８】図２６（Ａ）および図２６（Ｃ）に示すトランジスタは、第１のゲートとして機能する導電体ＴＧＥと、第１のゲート絶縁膜として機能する絶縁体ＴＧＩと、第１のゲートの側面に設けられたサイドウォールとして機能する絶縁体ＳＷと、酸化物半導体Ｓと、第２のゲートとして機能する導電体ＢＧＥと、第２のゲート絶縁体として機能する絶縁体ＢＧＩと、を有する。絶縁体ＢＧＩは、導電体ＢＧＥと接する第１層、第１層上の第２層、第２層上の第３層、からなる３層構造とする。なお、第３層は酸化物半導体Ｓと接する。
【０４１９】ここで、図２６（Ａ）に記載のトランジスタが有する酸化物半導体Ｓは、ｎ＋領域と、導電体ＴＧＥと重畳するｉ領域を有する。一方、図２６（Ｃ）に記載のトランジスタが有する酸化物半導体Ｓは、ｎ＋領域と、導電体ＴＧＥと重畳するｉ領域と、ｎ＋領域とｉ領域との間のｎ−領域と、を有する。
【０４２０】なお、ｎ＋領域は、ソース領域またはドレイン領域として機能し、キャリア密度が高い、低抵抗化した領域である。また、ｉ領域は、チャネル形成領域として機能し、ｎ＋領域よりもキャリア密度が低い高抵抗領域である。また、ｎ−領域は、ｎ＋領域よりもキャリア密度が低い、かつ、ｉ領域よりもキャリア密度が高い領域である。
【０４２１】また、図示しないが、酸化物半導体Ｓのｎ＋領域は、ソースまたはドレインとして機能するＳ／Ｄ電極と接する構造である。
【０４２２】［電気特性の評価結果］
図２６（Ａ）に示すトランジスタ、および図２６（Ｃ）に示すトランジスタにおいて、Ｉｄ−Ｖｇ特性を計算し、トランジスタの電気特性を評価した。
【０４２３】ここで、トランジスタの電気特性の指標として、トランジスタのしきい値電圧（以下、Ｖｓｈともいう）の変化量（以下、ΔＶｓｈともいう）を用いた。なお、Ｖｓｈとは、Ｉｄ−Ｖｇ特性において、Ｉｄ＝１．０×１０−１２［Ａ］の時のＶｇの値と定義する。
【０４２４】なお、Ｉｄ−Ｖｇ特性とは、トランジスタの第１のゲートとして機能する導電体ＴＧＥに印加する電位（以下、ゲート電位（Ｖｇ）ともいう）を、第１の値から第２の値まで変化させたときの、ソースとドレインとの間の電流（以下、ドレイン電流（Ｉｄ）ともいう）の変動特性である。
【０４２５】ここでは、ソースとドレインとの間の電位（以下、ドレイン電位Ｖｄともいう）を＋０．１Ｖとし、ソースと、第１のゲートとして機能する導電体ＴＧＥとの間の電位を−１Ｖから＋４Ｖまで変化させたときのドレイン電流（Ｉｄ）の変動を評価した。
【０４２６】また、計算は、Ｓｉｌｖａｃｏ社デバイスシミュレータＡＴＬＡＳを用いた。また、下表には、計算に用いたパラメータを示す。なお、Ｅｇはエネルギーギャップ、Ｎｃは伝導帯の実効状態密度、Ｎｖは価電子帯の実効状態密度を示す。
【０４２７】
【表１】
2019111088.tif 000003
【０４２８】図２６（Ａ）に示すトランジスタは、片側のｎ＋領域を７００ｎｍとし、片側のｎ−領域を０ｎｍと設定した。また、図２６（Ｃ）に示すトランジスタは、片側のｎ＋領域を６５５ｎｍとし、片側のｎ−領域を４５ｎｍと設定した。また、図２６（Ａ）に示すトランジスタ、および図２６（Ｃ）に示すトランジスタにおいて、第２のゲートは、ｉ領域よりも大きい構造とした。なお、本評価においては、第２のゲートとして機能する導電体ＢＧＥの電位（以下、バックゲート電位（Ｖｂｇ）ともいう）を、０．００Ｖ、−３．００Ｖ、または−６．００Ｖと設定した。
【０４２９】図２６（Ｂ）に、図２６（Ａ）に示すトランジスタの計算によって得られたＩｄ−Ｖｇ特性の結果を示す。バックゲート電位を−３．００Ｖとした場合、０．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋１．２Ｖであった。また、バックゲート電位を−６．００Ｖとした場合、０．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋２．３Ｖであった。つまり、バックゲート電位を−６．００Ｖとした場合、−３．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋１．１Ｖであった。従って、第２のゲートとして機能する導電体ＢＧＥの電位を大きくしても、トランジスタの閾値電圧の変動量はほとんど変化しなかった。また、バックゲート電位を大きくしても、立ち上がり特性に変化は見られなかった。
【０４３０】図２６（Ｄ）に、図２６（Ｃ）に示すトランジスタの計算によって得られたＩｄ−Ｖｇ特性の結果を示す。バックゲート電位を−３．００Ｖとした場合、０．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋１．２Ｖであった。また、バックゲート電位を−６．００Ｖとした場合、０．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋３．５Ｖであった。つまり、バックゲート電位を−６．００Ｖとした場合、−３．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋２．３Ｖであった。従って、第２のゲートとして機能する導電体ＢＧＥの電位を大きくするほど、トランジスタの閾値電圧の変動量が大きくなった。一方、バックゲート電位を大きくするほど、立ち上がり特性が悪化した。
【０４３１】上記より、図２６（Ｃ）に示すトランジスタは、第２のゲートとして機能する導電体ＢＧＥの電位を大きくするほど、トランジスタの閾値電圧の変動量が大きくなることがわかった。一方で、図２６（Ａ）に示すトランジスタは、第２のゲートとして機能する導電体ＢＧＥの電位を大きくしても、トランジスタの閾値電圧の変動量の変化は見られなかった。
【０４３２】なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０４３３】（実施の形態４）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物の構成について説明する。
【０４３４】＜金属酸化物の構成＞
本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【０４３５】ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０４３６】また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０４３７】また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０４３８】また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０４３９】すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０４４０】＜金属酸化物の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０４４１】トランジスタの半導体に用いる酸化物半導体として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜が挙げられる。しかしながら、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
【０４４２】２００９年に、ＣＡＡＣ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ＣＡＡＣ−ＩＧＺＯと呼ぶ）が発見されたことが、非特許文献２および非特許文献３で報告されている。ここでは、ＣＡＡＣ−ＩＧＺＯは、ｃ軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、ＣＡＡＣ−ＩＧＺＯを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
【０４４３】また、２０１３年には、ｎｃ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ｎｃ−ＩＧＺＯと呼ぶ）が発見された（非特許文献４参照）。ここでは、ｎｃ−ＩＧＺＯは、微小な領域（例えば、１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
【０４４４】非特許文献５および非特許文献６では、上記のＣＡＡＣ−ＩＧＺＯ、ｎｃ−ＩＧＺＯ、および結晶性の低いＩＧＺＯのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いＩＧＺＯの薄膜において、電子線が照射される前でさえ、１ｎｍ程度の結晶性ＩＧＺＯが観察されている。よって、ここでは、ＩＧＺＯにおいて、完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ  ｓｔｒｕｃｔｕｒｅ）の存在を確認できなかった、と報告されている。さらに、結晶性の低いＩＧＺＯの薄膜と比べて、ＣＡＡＣ−ＩＧＺＯの薄膜およびｎｃ−ＩＧＺＯの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、ＣＡＡＣ−ＩＧＺＯの薄膜またはｎｃ−ＩＧＺＯの薄膜を用いることが好ましい。
【０４４５】ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０４４６】ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０４４７】また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０４４８】ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
【０４４９】ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０４５０】ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０４５１】酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一形態の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０４５２】＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
【０４５３】なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０４５４】また、上記酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅１μｍあたりのオフ電流がｙＡ／μｍ（１０−２４Ａ／μｍ）オーダであることが非特許文献７に示されている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（非特許文献８参照）。
【０４５５】また、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている（非特許文献９参照）。表示装置では、表示される画像が１秒間に数十回切り換っている。１秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ（ＩＤＳ）駆動と呼ぶ。
【０４５６】また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０４５７】また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０４５８】また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０４５９】従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０４６０】＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
【０４６１】酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０４６２】また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０４６３】また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０４６４】また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０４６５】不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０４６６】ＣＡＡＣ構造およびｎｃ構造の発見は、ＣＡＡＣ構造またはｎｃ構造を有する酸化物半導体を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置およびＬＳＩへの応用研究が進められている。
【０４６７】なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０４６８】（実施の形態５）
本実施の形態では、上記実施の形態で説明した記憶装置を搭載した電子機器の一例について説明する。
【０４６９】本発明の一形態に係わる記憶装置は、様々な電子機器に搭載することができる。特に、本発明の一形態に係わる記憶装置は、電子機器に内蔵されるメモリとして用いることができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
【０４７０】本発明の一形態の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
【０４７１】本発明の一形態の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
【０４７２】本発明の一形態の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図２７に、電子機器の例を示す。
【０４７３】図２７（Ａ）には、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
【０４７４】図２７（Ｂ）には、デスクトップ型情報端末５３００が図示されている。デスクトップ型情報端末５３００は、情報端末の本体５３０１と、ディスプレイ５３０２と、キーボード５３０３とを有する。
【０４７５】なお、上述では、電子機器としてスマートフォン、及びデスクトップ型情報端末を例として、それぞれ図２７（Ａ）、（Ｂ）に図示したが、スマートフォン、及びデスクトップ型情報端末以外の情報端末を適用することができる。スマートフォン、及びデスクトップ型情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ノート型情報端末、ワークステーションなどが挙げられる。
【０４７６】図２７（Ｃ）は、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
【０４７７】本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
【０４７８】図２７（Ｄ）は、ゲーム機の一例である携帯ゲーム機５２００を示している。携帯ゲーム機は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
【０４７９】図２７（Ｄ）では、ゲーム機の一例として携帯ゲーム機を図示しているが、本発明の一形態に係わる記憶装置を適用できるゲーム機はこれに限定されない。本発明の一形態に係わる記憶装置を適用できるゲーム機としては、例えば、家庭用の据え置き型ゲーム機、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
【０４８０】図２７（Ｅ１）は移動体の一例である自動車５７００を示し、図２７（Ｅ２）は、自動車の室内におけるフロントガラス周辺を示す図である。図２７（Ｅ２）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
【０４８１】表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
【０４８２】表示パネル５７０４には、自動車５７００に設けられた撮像装置（図示しない）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車５７００の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
【０４８３】なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一形態に係わる記憶装置を適用することができる。
【０４８４】本発明の一形態に係わる記憶装置は、温度の高い環境においてもデータの保持時間が長く、温度の低い環境においても高速動作を行うことができる。上記の各種電子機器に、本発明の一形態に係わる記憶装置を用いることにより、温度の高い環境においても低い環境においても確実に動作することができる、信頼性の高い電子機器を提供することができる。また、電子機器の低消費電力化を図ることができる。
【０４８５】なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０４８６】Ｃ１１：容量素子  、  Ｃ２１：容量素子  、  Ｃ２２：容量素子  、  Ｃ２４：容量素子  、  ＩＮ１：入力端子  、  ＩＮ２：入力端子  、  Ｍ１１：トランジスタ  、  Ｍ１２：トランジスタ  、  Ｍ１３：トランジスタ  、  Ｍ１４：トランジスタ  、  Ｍ１５：トランジスタ  、  Ｍ１６：トランジスタ  、  Ｍ２１：トランジスタ  、  Ｍ２４：トランジスタ  、  Ｍ３１：トランジスタ  、  Ｍ３４：トランジスタ  、  Ｍ４１：トランジスタ  、  Ｍ５１：トランジスタ  、  Ｍ５２：トランジスタ  、  Ｍ５３：トランジスタ  、  Ｍ５４：トランジスタ  、  Ｍ５５：トランジスタ  、  Ｍ５６：トランジスタ  、  Ｎ１１：ノード  、  Ｎ１２：ノード  、  Ｎ１３：ノード  、  Ｎ１４：ノード  、  Ｎ２１：ノード  、  Ｎ２２：ノード  、  Ｎ２３：ノード  、  Ｎ２４：ノード  、  Ｒ１１：抵抗素子  、  Ｓ１：酸化物  、  ＳＷ１：スイッチ  、  ＳＷ２：スイッチ  、  １１：トランジスタ  、  １２：トランジスタ  、  １３：トランジスタ  、  １４：トランジスタ  、  １５：トランジスタ  、  １６：トランジスタ  、  １７：トランジスタ  、  １８：トランジスタ  、  １９：トランジスタ  、  ２０：トランジスタ  、  ２１：トランジスタ  、  ３１：トランジスタ  、  ３２：トランジスタ  、  ３３：トランジスタ  、  ３４：トランジスタ  、  ３５：トランジスタ  、  ３６：トランジスタ  、  ３７：トランジスタ  、  ３８：トランジスタ  、  ３９：トランジスタ  、  ４０：トランジスタ  、  ４１：トランジスタ  、  ５０：電位生成回路  、  ５１：電位生成回路  、  ５２：温度センサ回路  、  ５３：バッファ  、  ５４：回路  、  ５５：回路  、  ５６：測温抵抗体  、  ５７：サーミスタ  、  ５８：サーミスタ  、  ５９：サーミスタ  、  ６０：サーミスタ  、  ６１：サーミスタ  、  ６２：サーミスタ  、  ６３：サーミスタ  、  ６４：サーミスタ  、  ７１：トランジスタ  、  ７２：トランジスタ  、  ７３：トランジスタ  、  ７４：トランジスタ  、  ７５：トランジスタ  、  ７６：トランジスタ  、  ７７：トランジスタ  、  ７８：トランジスタ  、  ７９：トランジスタ  、  ８１：トランジスタ  、  ８２：トランジスタ  、  ８３：トランジスタ  、  ８４：トランジスタ  、  ８５：トランジスタ  、  ８６：トランジスタ  、  ８７：トランジスタ  、  ８８：トランジスタ  、  ８９：トランジスタ  、  １００：メモリ  、  １０１：メモリ  、  １１１：周辺回路  、  １２１：ローデコーダ  、  １２２：ワード線ドライバ回路  、  １２３：ワード線ドライバ回路  、  １３０：ビット線ドライバ回路  、  １３１：カラムデコーダ  、  １３２：プリチャージ回路  、  １３３：センスアンプ  、  １３４：回路  、  １４０：出力回路  、  １５０：電源装置  、  １５１：電源装置  、  １６０：コントロールロジック回路  、  ２０１：メモリセルアレイ  、  ２０２：メモリセルアレイ  、  ２１１：メモリセル  、  ２１２：メモリセル  、  ２１３：メモリセル  、  ２１４：メモリセル  、  ２２１：メモリセル  、  ２２２：メモリセル  、  ２２３：メモリセル  、  ２２４：メモリセル  、  ２３１：メモリセル  、  ２３２：メモリセル  、  ２３４：メモリセル  、  ２４２：メモリセル  、  ２４４：メモリセル  、  ３００：トランジスタ  、  ３１１：基板  、  ３１３：半導体領域  、  ３１４ａ：低抵抗領域  、  ３１４ｂ：低抵抗領域  、  ３１５：絶縁体  、  ３１６：導電体  、  ３２０：絶縁体  、  ３２２：絶縁体  、  ３２４：絶縁体  、  ３２６：絶縁体  、  ３２８：導電体  、  ３３０：導電体  、  ３５０：絶縁体  、  ３５２：絶縁体  、  ３５４：絶縁体  、  ３５６：導電体  、  ３６０：絶縁体  、  ３６２：絶縁体  、  ３６４：絶縁体  、  ３６６：導電体  、  ３７０：絶縁体  、  ３７２：絶縁体  、  ３７４：絶縁体  、  ３７６：導電体  、  ３８０：絶縁体  、  ３８２：絶縁体  、  ３８４：絶縁体  、  ３８６：導電体  、  ５００：トランジスタ  、  ５０３：導電体  、  ５０３ａ：導電体  、  ５０３ｂ：導電体  、  ５０５：導電体  、  ５０５ａ：導電体  、  ５０５ｂ：導電体  、  ５１０：絶縁体  、  ５１０Ａ：トランジスタ  、  ５１０Ｂ：トランジスタ  、  ５１０Ｃ：トランジスタ  、  ５１０Ｄ：トランジスタ  、  ５１１：絶縁体  、  ５１２：絶縁体  、  ５１４：絶縁体  、  ５１６：絶縁体  、  ５１８：導電体  、  ５２０：絶縁体  、  ５２１：絶縁体  、  ５２２：絶縁体  、  ５２４：絶縁体  、  ５３０：酸化物  、  ５３０ａ：酸化物  、  ５３０ｂ：酸化物  、  ５３０ｃ：酸化物  、  ５３１ａ：領域  、  ５３１ｂ：領域  、  ５４０ａ：導電体  、  ５４０ｂ：導電体  、  ５４２：導電体  、  ５４２ａ：導電体  、  ５４２ｂ：導電体  、  ５４３：領域  、  ５４３ａ：領域  、  ５４３ｂ：領域  、  ５４４：絶縁体  、  ５４５：絶縁体  、  ５４６：導電体  、  ５４６ａ：導電体  、  ５４６ｂ：導電体  、  ５４７：導電体  、  ５４７ａ：導電体  、  ５４７ｂ：導電体  、  ５４８：導電体  、  ５５０：絶縁体  、  ５５２：金属酸化物  、  ５６０：導電体  、  ５６０ａ：導電体  、  ５６０ｂ：導電体  、  ５７０：絶縁体  、  ５７１：絶縁体  、  ５７３：絶縁体  、  ５７４：絶縁体  、  ５７５：絶縁体  、  ５７６：絶縁体  、  ５７６ａ：絶縁体  、  ５７６ｂ：絶縁体  、  ５８０：絶縁体  、  ５８１：絶縁体  、  ５８２：絶縁体  、  ５８４：絶縁体  、  ５８６：絶縁体  、  ６００：容量素子  、  ６１０：導電体  、  ６１２：導電体  、  ６２０：導電体  、  ６３０：絶縁体  、  ６５０：絶縁体  、  ５２００：携帯ゲーム機  、  ５２０１：筐体  、  ５２０２：表示部  、  ５２０３：ボタン  、  ５３００：デスクトップ型情報端末  、  ５３０１：本体  、  ５３０２：ディスプレイ  、  ５３０３：キーボード  、  ５５００：情報端末  、  ５５１０：筐体  、  ５５１１：表示部  、  ５７００：自動車  、  ５７０１：表示パネル  、  ５７０２：表示パネル  、  ５７０３：表示パネル  、  ５７０４：表示パネル  、  ５８００：電気冷凍冷蔵庫  、  ５８０１：筐体  、  ５８０２：冷蔵室用扉  、  ５８０３：冷凍室用扉
【図１】
2019111088.tif 000004
【図２】
2019111088.tif 000005
【図３】
2019111088.tif 000006
【図４】
2019111088.tif 000007
【図５】
2019111088.tif 000008
【図６】
2019111088.tif 000009
【図７】
2019111088.tif 000010
【図８】
2019111088.tif 000011
【図９】
2019111088.tif 000012
【図１０】
2019111088.tif 000013
【図１１】
2019111088.tif 000014
【図１２】
2019111088.tif 000015
【図１３】
2019111088.tif 000016
【図１４】
2019111088.tif 000017
【図１５】
2019111088.tif 000018
【図１６】
2019111088.tif 000019
【図１７】
2019111088.tif 000020
【図１８】
2019111088.tif 000021
【図１９】
2019111088.tif 000022
【図２０】
2019111088.tif 000023
【図２１】
2019111088.tif 000024
【図２２】
2019111088.tif 000025
【図２３】
2019111088.tif 000026
【図２４】
2019111088.tif 000027
【図２５】
2019111088.tif 000028
【図２６】
2019111088.tif 000029
【図２７】
2019111088.tif 000030
【国際調査報告】
2019111088.tif 000031
2019111088.tif 000032