(57)【要約】【課題】複数のデータ伝送装置をデイジーチェーン接続してシリアルデータを伝送する際に、ＴＤＭ方式でデータを多重伝送しつつ、帯域やデータ伝送経路を動的に切り替えられ、かつ障害安定性を高めることが可能なシリアルデータ伝送装置を提供する。【解決手段】他の装置とデイジーチェーン接続されて時分割多重方式によりシリアル伝送されるデータを受信する受信部と、他の装置とデイジーチェーン接続されてデータを時分割多重方式によりシリアル伝送する送信部と、前記受信部及び前記送信部によるシリアル伝送を制御する制御部と、を備え、前記制御部は、前記送信部によるシリアル伝送を可変とする制御を行う、シリアルデータ伝送装置が提供される。【選択図】図１
2019111554.tif 000002
【特許請求の範囲】
【請求項１】
他の装置とデイジーチェーン接続されて時分割多重方式によりシリアル伝送されるデータを受信する受信部と、
他の装置とデイジーチェーン接続されてデータを時分割多重方式によりシリアル伝送する送信部と、
前記受信部及び前記送信部によるシリアル伝送を制御する制御部と、
を備え、
前記制御部は、前記送信部によるシリアル伝送を可変とする制御を行う、シリアルデータ伝送装置。
【請求項２】
前記制御部は、時分割多重される時間スロットの数を変化させることで前記送信部によるシリアル伝送を可変とする制御を行う、請求項１に記載のシリアルデータ伝送装置。
【請求項３】
前記制御部は、時分割多重される時間スロットに対し、自装置が伝送すべきデータを独自に割り付け、他の装置が伝送すべきデータの信号割り付けを維持して前記送信部により伝送させる、請求項１に記載のシリアルデータ伝送装置。
【請求項４】
前記制御部は、他の装置との間の伝送路で重畳された低速コントロールチャネルによって、各前記時間スロットに割り当てられているデータの識別情報を前記送信部により伝送させる、請求項３に記載のシリアルデータ伝送装置。
【請求項５】
前記制御部は、前記受信部が受信した前記識別情報の割り当てと、自装置が伝送するデータの情報とを用いて送信側の前記時間スロットに割り当てられたデータの前記識別情報の割り当てを修正する、請求項４に記載のシリアルデータ伝送装置。
【請求項６】
時分割多重される前記時間スロットの送信側の繰り返し周期が、受信側の繰り返し周期より遅い場合に限って送信側クロックの速度を上昇させるクロック調整回路をさらに備える、請求項２に記載のシリアルデータ伝送装置。
【請求項７】
前記クロック調整回路は、前記受信部の受信時の前記時間スロットの一巡タイミングで加算され、前記送信部の送信時の時間スロットの一巡タイミングで減算されるカウンタの値を用いて、前記送信部を制御するクロックを生成するフラクショナルＰＬＬの分周比を上げる、請求項６に記載のシリアルデータ伝送装置。
【請求項８】
前記クロック調整回路は、前記送信部による通信速度を上げる際に、所定の速度で前記送信部を制御するクロックの速度を上昇させるフェーズの後に、前記送信部を制御するクロックを精密に調整するフェーズを実行する、請求項６に記載のシリアルデータ伝送装置。
【請求項９】
前記制御部は、送信側データの送信速度が受信側データの送信速度より遅い場合に、無効データを挿入して前記送信部により伝送させる、請求項１に記載のシリアルデータ伝送装置。
【請求項１０】
他の装置からのデータを受信する受信部と、
前記受信部によるデータの受信に合わせてフラクショナルＰＬＬでクロックを再生するクロック再生回路と、
を備え、
前記クロック再生回路は、前記受信部によるデータの受信タイミングでカウントアップし、再生クロックのタイミングでカウントダウンする第１のカウンタのカウンタ値を演算して得た値から前記フラクショナルＰＬＬの分周器の分周比を算出する、クロック再生装置。
【請求項１１】
前記クロック再生回路は、所定時間内の前記受信部が受信したデータの到着数をカウントする第２のカウンタのカウンタ値を用いて再生するクロックの周波数を推測する、請求項１０に記載のクロック再生装置。
【請求項１２】
前記クロック再生回路は、前記第１のカウンタのカウンタ値に所定の定数で演算した値で前記フラクショナルＰＬＬの分周器の分周比を設定することで再生するクロックを制御する、請求項１０に記載のクロック再生装置。
【請求項１３】
前記クロック再生回路は、前記第１のカウンタのカウンタ値をローパスフィルタに通した後に、所定の定数で演算した値で前記フラクショナルＰＬＬの分周器の分周比を設定することで再生するクロックを制御する、請求項１２に記載のクロック再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、シリアルデータ伝送装置およびクロック再生装置に関する。
【背景技術】
【０００２】
シリアル通信によってデータを伝送する装置において、複数のデータ伝送装置をデイジーチェーン接続して、複数のデータを各装置にデータを伝送する機構を持つシステムがある。このようなシステムでは、シリアル通信の経路に複数のデータ列を重畳させて伝送する必要がある。異なるデータをシリアル通信系路に重畳させるには、データをパケット化して伝送する方式、固定の時間ごとに経路を分割して伝送（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ；ＴＤＭ）する方式がある。ＴＤＭ方式を用いることにより、安定した帯域を簡素な回路構成で複数重畳することができる。ＴＤＭ方式によるデータ伝送について開示された文献として、例えば特許文献１等がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２０９０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
データ伝送装置をデイジーチェーン接続してシリアルデータを伝送する場合、ネットワーク全体を、あるデータ伝送装置に同期させて動作させる必要がある。しかし、そのクロックの基準となるデータ伝送装置が不要となっても、そのデータ伝送装置をシステムから外すことは出来ず、デイジーチェーン接続の動的な切り替えが困難である。また、あるデータ伝送装置からのシリアル伝送経路がクロックの伝送経路を兼ねているため、データ伝送装置間の通信に問題が発生した場合に、問題の無い伝送に関しても通信が途絶してしまう。【０００５】
そこで、本開示では、複数のデータ伝送装置をデイジーチェーン接続してシリアルデータを伝送する際に、ＴＤＭ方式でデータを多重伝送しつつ、帯域やデータ伝送経路を動的に切り替えられ、かつ障害安定性を高めることが可能な、新規かつ改良されたシリアルデータ伝送装置およびクロック再生装置を提案する。
【課題を解決するための手段】
【０００６】
本開示によれば、他の装置とデイジーチェーン接続されて時分割多重方式によりシリアル伝送されるデータを受信する受信部と、他の装置とデイジーチェーン接続されてデータを時分割多重方式によりシリアル伝送する送信部と、前記受信部及び前記送信部によるシリアル伝送を制御する制御部と、を備え、前記制御部は、前記送信部によるシリアル伝送を可変とする制御を行う、シリアルデータ伝送装置が提供される。【０００７】
また本開示によれば、他の装置からのデータを受信する受信部と、前記受信部によるデータの受信に合わせてフラクショナルＰＬＬでクロックを再生するクロック再生回路と、を備え、前記クロック再生回路は、前記受信部によるデータの受信タイミングでカウントアップし、再生クロックのタイミングでカウントダウンする第１のカウンタのカウンタ値を演算して得た値から前記フラクショナルＰＬＬの分周器の分周比を算出する、クロック再生装置が提供される。
【発明の効果】
【０００８】
以上説明したように本開示によれば、複数のデータ伝送装置をデイジーチェーン接続してシリアルデータを伝送する際に、ＴＤＭ方式でデータを多重伝送しつつ、帯域やデータ伝送経路を動的に切り替えられ、かつ障害安定性を高めることが可能な、新規かつ改良されたシリアルデータ伝送装置およびクロック再生装置を提供することが出来る。【０００９】
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
【図面の簡単な説明】
【００１０】
【図１】シリアルデータ伝送システムを示す説明図である。
【図２】ＳＬＯＴ、コントロール符号およびフレームの関係を示す説明図である。
【図３】本開示の実施の形態に係るシリアルデータ伝送システムの構成例を示す説明図である。
【図４】本実施形態に係るシリアルデータ伝送システムの伝送路で伝送されるテーブルを説明する説明図である。
【図５】本実施形態に係るシリアルデータ伝送システムにおけるデータの割り付け動作を説明するための説明図である。
【図６】本実施形態に係るシリアルデータ伝送システムにおけるデータの割り付け動作を説明するための説明図である。
【図７】本実施形態に係るシリアルデータ伝送システムにおけるデータの割り付け動作を説明するための説明図である。
【図８】シリアルデータ伝送装置１００の機能構成例を示す説明図である。
【図９】シリアルデータ伝送装置１００によるＳＬＯＴへのデータ割り付けの例を示す説明図である。
【図１０】シリアルデータ伝送装置１００のシリアル送信部１４０のクロック速度を制御するための回路構成例を示す説明図である。
【図１１】シリアルデータ伝送装置１００のシリアル送信部１４０のクロック速度を制御するための詳細な回路構成例を示す説明図である。
【図１２】シリアル送信部１４０のクロック速度を制御するための動作例を示す流れ図である。
【図１３】シリアルデータ伝送装置１００のシリアル送信部１４０のクロック速度の制御例をグラフで示す説明図である。
【図１４】従来のクロック再生装置における、理想の再生クロック周波数が変動した場合の再生クロック周波数の変動の例を示す説明図である。
【図１５】本開示の第２の実施形態に係るシリアルデータ伝送装置１００におけるクロック再生回路の構成例を示す説明図である。
【図１６】フラクショナルＰＬＬ１９０の制御ループの、一巡伝達関数の概略図を示す説明図である。
【図１７】従来のクロック再生装置における、理想の再生クロック周波数が変動した場合の再生クロック周波数の変動の例を示す説明図である。
【図１８】図１５に示したクロック再生回路における理想の再生クロック周波数が変動した場合の再生クロック周波数の変動の例を示す説明図である。
【図１９】本開示の第２の実施形態に係るクロック再生回路の変形例を示す説明図である。
【図２０】図１９に示したクロック再生回路の動作例を示す流れ図である。
【図２１】本開示の第２の実施形態に係るクロック再生回路の変形例を示す説明図である。
【発明を実施するための形態】
【００１１】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１２】
なお、説明は以下の順序で行うものとする。
１．第１の実施の形態
１．１．概要
１．２．構成例および動作例
２．第２の実施の形態
２．１．概要
２．２．構成例および動作例
３．まとめ
【００１３】
＜１．第１の実施形態＞
［１．１．概要］
まず、本開示の第１の実施の形態の概要について説明する。
【００１４】
シリアル通信によってデータを伝送する装置において、複数のデータ伝送装置をデイジーチェーン接続して、複数のデータを各装置にデータを伝送する機構を持つシステムがある。このようなシステムでは、シリアル通信の経路に複数のデータ列を重畳させて伝送する必要がある。異なるデータをシリアル通信系路に重畳させるには、データをパケット化して伝送する方式、固定の時間ごとに経路を分割して伝送（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ；ＴＤＭ）する方式がある。
【００１５】
パケット分割する方式は、データをある長さのデータ列に区切って、データが何の情報を意味するかを表すヘッダ情報を付加して伝送する方式である。シリアル通信の帯域を自由度高く利用できる反面、通信路へのパケットの伝送タイミングが変動するため、送信機および受信機の中でパケットを蓄積してタイミングを調整する必要があるため、大きなメモリが必要となり、通信のレイテンシも大きくなる。
【００１６】
一方、ＴＤＭ伝送方式は、シリアル通信経路を固定の時間で区切って分割して使用する方式である。ＴＤＭ方式を用いることにより、安定した帯域を簡素な回路構成で複数重畳することができる。ただし、通常このようにＴＤＭ方式を用いてデイジーチェーン伝送を行う場合には、ネットワーク全体を網同期させる必要がある。
【００１７】
図１は、３つのシリアルデータ伝送装置１００ａ、１００ｂ、１００ｃをデイジーチェーン接続したシリアルデータ伝送システムを示す説明図である。３つのシリアルデータ伝送装置１００ａ、１００ｂ、１００ｃをデイジーチェーン接続してシリアル伝送する場合、例えば、ネットワーク全体をシリアルデータ伝送装置１００ａに同期させて動作させる必要がある。
【００１８】
ここで、各シリアルデータ伝送装置のデータ入出力や帯域割り当てを動的に切り替えるシステムを導入した際に、シリアルデータ伝送装置１００ａのクロックが常に必要であるため、シリアルデータ伝送装置１００ａが不要となった場合でも、シリアルデータ伝送装置１００ａとの接続は切ることが出来ない。従って、各シリアルデータ伝送装置のデータ入出力や帯域割り当てを動的に切り替えるシステムでは、デイジーチェーンの接続を動的に切り替えることは難しい。また、シリアルデータ伝送装置１００ａからのシリアル伝送経路がクロックの伝送経路を兼ねているため、シリアルデータ伝送装置１００ａとシリアルデータ伝送装置１００ｂとの間の通信に問題が発生した場合に、関係のない経路の伝送に関しても通信が途絶してしまう。
【００１９】
そこで本実施形態では、複数のデータ伝送装置をデイジーチェーン接続してシリアルデータを伝送する際に、ＴＤＭ方式でデータを多重伝送しつつ、帯域やデータ伝送経路を動的に切り替えられ、かつ障害安定性を高めることが可能な技術を提供する。
【００２０】
［１．２．構成例および動作例］
続いて本実施形態に係るシリアルデータ伝送システムの構成例および動作例を説明する。本実施形態では、図１に示したように、複数の（図１では３つの）シリアルデータ伝送装置１００ａ、１００ｂ、１００ｃをデイジーチェーン接続したシリアルデータ伝送システムを用いる。シリアルデータ伝送装置１００ａ、１００ｂ、１００ｃは、それぞれデータの入力ポートおよび／または出力ポートを持っている。それぞれのシリアルデータ伝送装置１００ａ、１００ｂに入力されたデータはシリアル伝送にＴＤＭで重畳されて伝送する。図１では、シリアルデータ伝送装置１００ａとシリアルデータ伝送装置１００ｂとの間は伝送路１０ａで接続され、シリアルデータ伝送装置１００ｂとシリアルデータ伝送装置１００ｃとの間は伝送路１０ｂで接続されている。
【００２１】
図１に示したシリアルデータ伝送システムでシリアル伝送される信号は、特定のサイズ単位でＳＬＯＴと呼ばれる時間単位に分割されている。各ＳＬＯＴには番号が振られていて、全てのＳＬＯＴが順番に伝送される。このＳＬＯＴ番号が一巡する単位をフレームと呼ぶ。また、ＳＬＯＴのデータ以外のコントロール符号にも一定の時間が割り当てられ、ＳＬＯＴデータ以外の低速コントロールチャネルの伝送に使用される。図２は、ＳＬＯＴ、コントロール符号およびフレームの関係を示す説明図である。本実施形態では、８つのＳＬＯＴ及びコントロール符号で１つのフレームが構成されるものとする。もちろん、１つのフレームにおけるＳＬＯＴおよびコントロール符号の数は係る例に限定されるものでは無い。
【００２２】
フレームの送信周期はネットワーク全体でほぼ一定の周期に固定されているが、各シリアル伝送に割り当てられるＳＬＯＴの数は異なる値に設定可能である。ＳＬＯＴあたりのデータ量は一定であるため、結果としてデイジーチェーン中の各シリアル伝送経路のデータレートを必要に応じて可変とすることができる。これによって、必要最低限の帯域を確保し、消費電力を軽減することができる。
【００２３】
図３は、本開示の実施の形態に係るシリアルデータ伝送システムの構成例を示す説明図である。シリアルデータ伝送装置１００ａ、１００ｂ、１００ｃはいずれも同様の構成を有している。ここではシリアルデータ伝送装置１００ａを挙げてシリアルデータ伝送装置１００ａの構成例を説明する。
【００２４】
シリアルデータ伝送装置１００ａは、シリアル受信部（Serial  Receiver）１１０ａと、データアンローダ（Unloader  FIFO）１２０ａと、データバッファ（daisy  chain  FIFO）１３０ａと、シリアル送信部（Serial  Transmitter）１４０ａと、データローダ（Loader  FIFO）１５０ａと、を含んで構成される。
【００２５】
シリアル受信部１１０ａは、前段のシリアルデータ伝送装置から伝送路を介してデータを受信する（図２に示した例では前段のシリアルデータ伝送装置は存在しない）。シリアル受信部１１０ａが受信した特定のデータ、例えば自装置向けのデータはデータアンローダ１２０ａから読み出され、他の装置向けのデータはデータバッファ１３０ａに送られる。
【００２６】
データアンローダ１２０ａは、シリアル受信部１１０ａが受信した特定のデータ、例えば自装置向けのデータをＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ，Ｆｉｒｓｔ  Ｏｕｔ）で出力する。
【００２７】
データバッファ１３０ａは、後段のシリアルデータ伝送装置（図２の例ではシリアルデータ伝送装置１００ｂまたはシリアルデータ伝送装置１００ｃ）に向けたデータをバッファする。そしてデータバッファ１３０ａは、バッファしたデータをＦＩＦＯでシリアル送信部１４０ａへ送る。従って、データバッファ１３０ａは、シリアル受信部１１０ａが受信したデータの中から、後段のシリアルデータ伝送装置へ送るべきデータを一度溜め込み、その溜め込んだデータをシリアル送信部１４０ａに出力する。
【００２８】
シリアル送信部１４０ａは、後段のシリアルデータ伝送装置に向けたデータを伝送路１０ａへ出力する。シリアルデータ伝送装置に向けたデータは、データバッファ１３０ａから送られるデータと、データローダ１５０ａから送られるデータと、がある。
【００２９】
データローダ１５０ａは、後段のシリアルデータ伝送装置に向けたデータを入力する。データローダ１５０ａが入力したデータはシリアル送信部１４０ａにＦＩＦＯで送られる。
【００３０】
それぞれのシリアルデータ伝送装置は、デイジーチェーン接続中で固有のＩＤを持っている。各データ伝送装置からロードされたデータ列は、ロードしたシリアルデータ伝送装置のＩＤをデータＩＤとして持つ。そして、それぞれの伝送路１０ａ、１０ｂはコントロール信号経路を使って、現在送信しているデータＳＬＯＴのどのＳＬＯＴにどのＩＤのデータが割り当てられているか、もしくは何も割り当てられていないかという情報（以降、この情報をＳｌｏｔＮｏ／ＩＤテーブルと呼ぶ）を伝達する。
【００３１】
図４は、本実施形態に係るシリアルデータ伝送システムの伝送路で伝送されるＳｌｏｔＮｏ／ＩＤ  ｔａｂｌｅを説明する説明図である。図４に示した例では、ＳＬＯＴ  ０〜２にはＩＤ０のデータが割り当てられ、ＳＬＯＴ  ３〜４にはＩＤ１のデータが割り当てられ、ＳＬＯＴ  ５〜６にはＩＤ２のデータが割り当てられている例が示されている。どのＩＤのデータをどのＳＬＯＴに割り付けるかは各伝送装置が自律的に決定する。データの割り付けの一例を以下で説明する。
【００３２】
図５は、本実施形態に係るシリアルデータ伝送システムにおけるデータの割り付け動作を説明するための説明図である。各シリアルデータ伝送装置に内蔵されているデータローダ（例えばデータローダ１５０ａ）は、入力データの内容またはユーザからの要求に応じてデータをロードするのに必要なＳＬＯＴの数を決定する。このＳＬＯＴ数を本実施形態ではＬＯＡＤ＿ＳＬＯＴ＿ＳＩＺＥと呼ぶ。
【００３３】
図５のように、各シリアルデータ伝送装置は、要求されたＳＬＯＴ数のデータをＳＬＯＴに割り付けて、伝送路を通じたデータ伝送を行う。図４の例では、シリアルデータ伝送装置１００ａはＬＯＡＤ＿ＳＬＯＴ＿ＳＩＺＥ＝３と決定し、ＳＬＯＴ  ０〜２には自装置のＩＤであるＩＤ０を割り付ける。シリアルデータ伝送装置１００ｂはＬＯＡＤ＿ＳＬＯＴ＿ＳＩＺＥ＝２と決定し、ＳＬＯＴ  ０〜１には自装置のＩＤであるＩＤ１を割り付け、ＳＬＯＴ  ２〜４にはシリアルデータ伝送装置１００ａのＩＤであるＩＤ０を割り付ける。シリアルデータ伝送装置１００ｃはＬＯＡＤ＿ＳＬＯＴ＿ＳＩＺＥ＝２と決定し、ＳＬＯＴ  ０〜１には自装置のＩＤであるＩＤ２を割り付け、ＳＬＯＴ  ２〜３にはシリアルデータ伝送装置１００ｂのＩＤであるＩＤ１を割り付け、ＳＬＯＴ  ４〜６にはシリアルデータ伝送装置１００ａのＩＤであるＩＤ０を割り付ける。
【００３４】
ここで、例えばシリアルデータ伝送装置１００ｂがｌｏａｄするデータが無くなった場合には、シリアルデータ伝送装置１００ｂは、ＩＤ１のデータのＳＬＯＴへの割り付けを停止する。このＳＬＯＴ割り付けがなくなったことはデイジーチェーンの下流のデバイスに伝達されるため、ＩＤ１のＳＬＯＴの割り付けは全て解除される。ただし、伝送が続く限りその他のＩＤの割り当ては継続され、割り当てＳＬＯＴの変更も行われない。これにより、本実施形態に係るシリアルデータ伝送システムは、ある特定のシリアルデータ伝送装置がデータの送信を停止した際にもその他のデータの伝送は継続することができる。
【００３５】
図６は、本実施形態に係るシリアルデータ伝送システムにおけるデータの割り付け動作を説明するための説明図である。図５では、シリアルデータ伝送装置１００ｂがｌｏａｄするデータが無くなったので、シリアルデータ伝送装置１００ｂがＩＤ１のデータのＳＬＯＴへの割り付けを停止した例が示されている。シリアルデータ伝送装置１００ｂがＩＤ１のデータのＳＬＯＴへの割り付けを停止したので、後段のシリアルデータ伝送装置１００ｃも、ＩＤ１のデータのＳＬＯＴへの割り付けを停止している。
【００３６】
この状態で、ここで、シリアルデータ伝送装置１００ｂがＬＯＡＤ＿ＳＬＯＴ＿ＳＩＺＥを３にして再度伝送を開始したとする。その場合、下流の各シリアルデータ伝送装置は空いているＳＬＯＴにＩＤ１を割り付ける。この場合も、下流の各シリアルデータ伝送装置は既存のＩＤ割り振りは一切変更せずに、空いたＳＬＯＴを使用する。よって、本実施形態に係るシリアルデータ伝送システムは、他のデータ伝送には影響を与えずにシリアルデータ伝送装置１００ｂによるデータ伝送を再度開始することが可能となる。
【００３７】
図７は、本実施形態に係るシリアルデータ伝送システムにおけるデータの割り付け動作を説明するための説明図である。シリアルデータ伝送装置１００ｂはＬＯＡＤ＿ＳＬＯＴ＿ＳＩＺＥ＝３と決定し、ＳＬＯＴ  ０〜１およびＳＬＯＴ  ５には自装置のＩＤであるＩＤ１を割り付け、ＳＬＯＴ  ２〜４にはシリアルデータ伝送装置１００ａのＩＤであるＩＤ０を割り付ける。すなわち、既存のＩＤ０の割り付けは変更していない。そしてシリアルデータ伝送装置１００ｃはＬＯＡＤ＿ＳＬＯＴ＿ＳＩＺＥ＝２と決定し、ＳＬＯＴ  ０〜１には自装置のＩＤであるＩＤ２を割り付け、ＳＬＯＴ  ２〜３およびＳＬＯＴ  ７にはシリアルデータ伝送装置１００ｂのＩＤであるＩＤ１を割り付け、ＳＬＯＴ  ４〜６にはシリアルデータ伝送装置１００ａのＩＤであるＩＤ０を割り付ける。
【００３８】
続いて、シリアルデータ伝送装置のＳＬＯＴのマッピング及びデータ伝達機構について説明する。図８は、シリアルデータ伝送装置１００の機能構成例を示す説明図である。
【００３９】
シリアル受信部１１０は、前段のシリアルデータ伝送装置からコントロールチャネルを介してＳｌｏｔＮｏ／ＩＤテーブル１１５を受信し、ＬＯＡＤ＿ＳＬＯＴ＿ＴＡＢＬＥと自装置のＩＤを使って、送信側のＳｌｏｔＮｏ／ＩＤテーブル１３５を更新する。
【００４０】
シリアルデータ伝送装置１００は、送信側のＳｌｏｔＮｏ／ＩＤテーブル１３５を以下のような手順で更新する。
【００４１】
まず、受信側のＳｌｏｔＮｏ／ＩＤテーブル１１５に割り付けられた各ＳＬＯＴのＩＤが、同数だけ送信側のＳｌｏｔＮｏ／ＩＤテーブル１３５に存在するか確認する。ＳｌｏｔＮｏ／ＩＤテーブル１１５に割り付けられた数よりＳｌｏｔＮｏ／ＩＤテーブル１３５のほうが少ない場合には、シリアルデータ伝送装置１００は、空きＳＬＯＴに対して追加でＩＤを割り当てる。一方、ＳｌｏｔＮｏ／ＩＤテーブル１１５の方が少ない場合には、シリアルデータ伝送装置１００は、ＳｌｏｔＮｏ／ＩＤテーブル１３５から同ＩＤに対する割り付けを削除する。
【００４２】
続いて、ＳｌｏｔＮｏ／ＩＤテーブル１１５に無いＩＤで、かつ自分のＩＤではないＩＤがＳｌｏｔＮｏ／ＩＤテーブル１３５にある場合には、シリアルデータ伝送装置１００は、そのＩＤを削除する。
【００４３】
続いてシリアルデータ伝送装置１００は、ＬＯＡＤ＿ＳＬＯＴ＿ＳＩＺＥだけの空きＳＬＯＴがＳｌｏｔＮｏ／ＩＤテーブル１３５にあるかどうか確認する。ＬＯＡＤ＿ＳＬＯＴ＿ＳＩＺＥよりＳｌｏｔＮｏ／ＩＤテーブル１３５に割り付けられた数が少ない場合には、シリアルデータ伝送装置１００は、空きＳＬＯＴから追加でＩＤを割り付ける。ＬＯＡＤ＿ＳＬＯＴ＿ＳＩＺＥのほうが少ない場合には、シリアルデータ伝送装置１００は、ＳｌｏｔＮｏ／ＩＤテーブル１３５から同ＩＤに対する割り付けを削除する。
【００４４】
続いてシリアルデータ伝送装置１００は、デイジーチェーンで伝搬したくないＩＤがある場合には、そのＩＤだけ割り付けから除外し、ＳｌｏｔＮｏ／ＩＤテーブル１３５からもそのＩＤの割り付けを削除する。
【００４５】
この手順により、シリアルデータ伝送装置１００は、一旦割り付けたＳＬＯＴ番号を可能な限り変化させることなく、また既存のＳＬＯＴとＩＤとの割り当てを変化させることなく、データの経路を動的に切り替えることができる。
【００４６】
シリアルデータ伝送装置１００は、ＳｌｏｔＮｏ／ＩＤテーブル１１５を用いてＳｌｏｔマップテーブル（ＴＸ  Ｓｌｏｔ  ｍａｐ  ｔａｂｌｅ）を作成する。Ｓｌｏｔマップテーブルは、マップテーブル生成部（Ｍａｐ  Ｔａｂｌｅ  Ｇｅｎｅｒａｔｏｒ）１２５が生成する。Ｓｌｏｔマップテーブルは、ＳＬＯＴごとに、（１）受信したＳＬＯＴの割り付け＋受信ＳＬＯＴの番号、（２）データローダ１５０からの割り付け、（３）割り付けない、という情報を持つテーブルである。シリアルデータ伝送装置１００は、このテーブルを参照しながら、シリアル受信部１１０から入ってくるデータと、データローダ１５０から入ってくるデータをＳＬＯＴに割り付けていく。実際の割り付けは、送信ストリームマッパ１４５が実行する。送信ストリームマッパ１４５は、本開示の制御部の一例として機能しうる。上述したように、フレームの送信周期はネットワーク全体でほぼ一定の周期に固定されているが、各シリアル伝送に割り当てられるＳＬＯＴの数は異なる値に設定可能である。従って、送信ストリームマッパ１４５は、後段のシリアルデータ伝送装置へのシリアル伝送に割り当てられるＳＬＯＴの数を変化させることでシリアル伝送経路のデータレートを必要に応じて可変とすることができる。
【００４７】
図９は、シリアルデータ伝送装置１００によるＳＬＯＴへのデータ割り付けの例を示す説明図である。図９には、シリアル受信部１１０から入ってくるデータおよびデータローダ１５０から入力されてくるデータを、Ｓｌｏｔマップテーブルの内容に基づいて出力する際の、シリアルデータ伝送装置１００によるＳＬＯＴへのデータ割り付けの例が示されている。
【００４８】
Ｓｌｏｔマップテーブルを参照すると、送信側のＳＬＯＴ０には、受信側のＳＬＯＴ２のデータを割り付けることが記述されている。同様に、送信側のＳＬＯＴ１には、受信側のＳＬＯＴ３のデータを、送信側のＳＬＯＴ４には、受信側のＳＬＯＴ６のデータを、割り付けることが記述されている。また、送信側のＳＬＯＴ２、３、７には、データローダ１５０から入力されてくるデータを割り付けることが記述されている。そして送信側のＳＬＯＴ５、６には何も割り付けないことが記述されている。
【００４９】
従って図９の例では、送信側のＳＬＯＴ０には、受信側のＳＬＯＴ２のデータであるＡ２が、送信側のＳＬＯＴ１には、受信側のＳＬＯＴ３のデータであるＡ３が、送信側のＳＬＯＴ２には、データローダ１５０からの最初のデータであるＬ０が、送信側のＳＬＯＴ３には、データローダ１５０からの２番目のデータであるＬ１が、それぞれ格納されている。
【００５０】
同様に、送信側のＳＬＯＴ４には、受信側のＳＬＯＴ６のデータであるＡ６が、送信側のＳＬＯＴ７には、データローダ１５０からの３番目のデータであるＬ２が、それぞれ格納されている。また、送信側のＳＬＯＴ５、６には、何もデータが割り付けられていない（ｂｌａｎｋ）。
【００５１】
シリアル受信部１１０から入ったデータはＳＬＯＴ数分の幅（＝１フレーム分の幅）を持った、データバッファ１３０に入力される。シリアルデータ伝送装置１００は、Ｓｌｏｔマップテーブルを参照し、自装置側のデータが必要な場合には、該当するＳＬＯＴのデータを出力する。データバッファ１３０の読出しアドレスは、送信側が１フレーム送信するたびにインクリメントされる。
【００５２】
データローダ１５０から入力されたデータも、一旦ＦＩＦＯに蓄積され、Ｓｌｏｔマップテーブルの参照により、データローダ１５０からのデータが必要な場合にＦＩＦＯから読みだされて、シリアル送信部１４０から出力される。
【００５３】
また、Ｓｌｏｔマップテーブルに何も割り付けられていない場合には、シリアル送信部１４０から何らかの意味のないデータが出力される。
【００５４】
いずれの場合でも、ＦＩＦＯからデータを読み出す際にデータが存在しない場合にはデータがないことを示す特異な無効データ（ｎｕｌｌ）をＳＬＯＴに出力する。よって送信フレーム速度が受信フレーム速度よりも早くなっても、自動的にこのｎｕｌｌデータでデータがパディングされるため、データ伝送には影響しない。
【００５５】
送信フレーム速度が受信フレーム速度よりも遅い場合にはデータバッファ１３０のデータあふれが発生する。そのためシリアルデータ伝送装置１００は、送信フレーム速度が受信フレーム速度よりも遅い場合には、データの伝送速度を上げて、送信側のフレーム速度を受信側のフレーム速度以上となるように制御してからデータの伝送を開始する。この際、既存のシリアル通信接続に切断が発生しないように、送信のデータ伝送速度を十分に遅い速度でスイープすることが求められる。
【００５６】
図１０は、シリアルデータ伝送装置１００のシリアル送信部１４０のクロック速度を制御するための回路構成例を示す説明図である。図１０には、分周比制御回路１６０、及びフラクショナルＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）１７０が示されている。フラクショナルＰＬＬ１７０は、フラクショナルデバイダ１７２、位相比較器（Ｐｈａｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｄｅｔｅｃｔｏｒ；ＰＦＤ）１７４、ＣＰ（チャージポンプ）１７６、電圧制御発振器（ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ；ＶＣＯ）１７８を含んで構成される。
【００５７】
分周比制御回路１６０は、シリアル受信部１１０からのフレーム受信パルスと、シリアル送信部１４０からのフレーム送信パルスとを受信し、周期を比較する。シリアル送信部１４０の方のパルスの周期が遅い場合は、シリアル送信部１４０のクロックを生成しているフラクショナルＰＬＬ１７０を制御し、フレーム受信パルスとフレーム送信パルスとの周期が等しくなるまでシリアル送信部１４０のデータレートを上昇させる。フレーム受信パルスとフレーム送信パルスとの周期が等しくなったところで、シリアルデータ伝送装置１００は、データバッファを接続してデータのシリアル送信部１４０への出力を行う。シリアルデータ伝送装置１００は、データの伝送を再開した後も常時フィードバック制御を行っている。
【００５８】
図１１は、シリアルデータ伝送装置１００のシリアル送信部１４０のクロック速度を制御するための詳細な回路構成例を示す説明図である。分周比制御回路１６０は、周期比較器１６１、カウンタ１６２、乗算器１６３、ローパスフィルタ１６４、および加算器１６５を含んで構成される。そして図１２は、シリアル送信部１４０のクロック速度を制御するための動作例を示す流れ図である。シリアル送信部１４０のクロック速度の制御フェーズは、クロックが大きく変動することを抑えるため、図１２に示すように粗調整フェーズと精密調整フェーズとに分かれる。
【００５９】
分周比制御回路１６０は、シリアル受信部１１０からのフレーム受信パルスと、シリアル送信部１４０からのフレーム送信パルスとを受信し、周期を周期比較器１６１で比較する（ステップＳ１０１）。フレーム送信パルスの周期の方がフレーム受信パルスの周期より長ければ、カウンタ１６２に一定値が加算され（ステップＳ１０２）、分周比制御回路１６０は、ステップＳ１０１の比較に戻る。カウンタ１６２のカウンタ値は乗算器１６３に送られて所定のゲイン定数と乗じられ、ローパスフィルタ１６４を通過して分周比加算値となる。分周比加算値は、加算器１６５に送られて通常分周値と加算されることで、フラクショナルＰＬＬ１７０に分周比として提供される。
【００６０】
すなわち、粗調整フェーズでは、周期比較器１６１を用いて、フレーム送信パルスの周期がフレーム受信パルスの周期と同等以上になるまで、一定速度でカウンタの値を加算している。その結果、シリアル送信部１４０からのデータ伝送レートは一定の割合で増加していく。
【００６１】
一方、分周比制御回路１６０の制御によってフレーム送信パルスの周期が短くなり、フレーム送信パルスの周期がフレーム受信パルスの周期より短くなれば、分周比制御回路１６０は、制御フェーズを精密調整フェーズに移行させる。精密調整フェーズでは、分周比制御回路１６０は、フレーム受信パルスおよびフレーム受信パルスによるカウンタ１６２のカウンタ値の更新を開始する（ステップＳ１０３）。カウンタ１６２は、フレーム受信パルスが周期比較器１６１に入力されるとカウンタ値が１インクリメントされ、フレーム送信パルスが周期比較器１６１に入力されると、カウンタ値が０より大きい場合のみカウンタ値を１デクリメントされる。すなわち、カウンタ値が０以下にならないように制御する。
【００６２】
図１３は、シリアルデータ伝送装置１００のシリアル送信部１４０のクロック速度の制御例をグラフで示す説明図である。図１３に示したように、粗調整フェーズでは、シリアル送信部１４０からのデータ伝送レートは一定の割合で増加していく。そしてフレーム送信パルスの周期がフレーム受信パルスの周期より短くなれば精密調整フェーズに移り、フレーム送信パルスの周期がフレーム受信パルスの周期に一致するように近付く。このように制御することで、分周比制御回路１６０は、シリアル送信部１４０のクロック速度を、シリアル受信部１１０の受信レートを境に上下動することなく、シリアル受信部１１０の受信レートに近付けることが出来る。
【００６３】
以上説明したように本開示の第１の実施形態によれば、デイジーチェーン接続され、時分割多重方式で多数のデータ列を同時に重畳して伝送する際に、既存のデータ伝送を保ったままデイジーチェーン接続状態を変化させたり、データの重畳の仕方を変化させたりする動作を簡易な回路構成で実現することが可能なシリアルデータ伝送装置１００が提供される。
【００６４】
＜２．第２の実施形態＞
［２．１．概要］
続いて、本開示の第２の実施の形態の概要について説明する。
【００６５】
近年、信号路を通してデータを伝送する際に、伝送するデータのクロック周波数とは異なる別の送受信クロックに信号を乗せて通信するシステムが広く使用されている。この場合、データ受信機は受信したデータから有効なパケットもしくはワードを取り出し、その受信データに合わせたクロックを再生して、そのクロックに乗せて信号を出力することが求められる。例えば、特開２０１５−４６８３７号公報には、到着データのデータ量をバッファに蓄積し、蓄積量がある目標閾値より多いかどうかによって再生クロック周波数を増加もしくは減少させる構成が示されている。
【００６６】
この構成では、到着するデータのクロック周波数にゆらぎが無い場合には安定して動作するが、周波数がゆらいだ場合には、ゆらぎに対するクロックの追従能力が弱く、伝送の安定性に問題が出るケースがある。図１４は、従来のクロック再生装置における、理想の再生クロック周波数が変動した場合の再生クロック周波数の変動の例を示す説明図である。図１４に示すように、従来のクロック再生装置では、理想再生クロック周波数が変動した場合、時間を掛けて再生クロック周波数が理想再生クロック周波数に近付く。そのため、従来のクロック再生装置は、ゆらぎに対するクロックの追従能力が弱い。
【００６７】
また従来の方式では、データバッファの残量が閾値を超えたかどうかに基づいて周波数を上げる、または下げるという２値制御を行っている。このため、再生すべきクロック周波数が揺らいだ際に、図１４に示したように、再生クロック周波数の変化速度は一定であるので、周波数が大きく変動した際には追随するまでに大きな時間が必要となる。それゆえに、この変動時のデータの遅れを吸収するために、データバッファのサイズも大きくすることが求められていた。
【００６８】
そこで本開示の第２の実施形態では、クロックゆらぎ耐性を向上し、同時にデータバッファのサイズを削減することが可能なクロック再生装置を提供する。
【００６９】
［２．２．構成例および動作例］
以下の説明では、第１の実施形態で説明したシリアルデータ伝送装置１００におけるシリアル受信部１１０が受信したデータを再生する際の構成を例示するが、本開示は係る例に限定されるものでは無い。受信したデータから有効なパケットもしくはワードを取り出し、その受信データに合わせたクロックを再生して、そのクロックに乗せて信号を出力する装置であれば本実施形態で説明する技術は同様に適用可能である。
【００７０】
図１５は、本開示の第２の実施形態に係るシリアルデータ伝送装置１００におけクロック再生回路の構成例を示す説明図である。図１５には、シリアル受信部１１０、データバッファ１８０、データカウンタ１８１、乗算器１８２、加算器１８３及びフラクショナルＰＬＬ１９０が示されている。そしてフラクショナルＰＬＬ１９０は、フラクショナルデバイダ１９２、ＰＦＤ１９４、ＣＰ１９６およびＶＣＯ１９８を含んで構成される。
【００７１】
図１５に示したクロック再生回路は、シリアル受信部１１０の受信した受信クロックと、そのクロックに同期した受信データから、フラクショナルＰＬＬ１９０を用いて再生クロックを作り、そのクロックに乗せてデータバッファ１８０から再生データを出力する。
【００７２】
データカウンタ１８１は、シリアル受信部１１０からデータを受信するとカウントアップし、フラクショナルＰＬＬ１９０からの再生クロックに基づいてカウントダウンを行うカウンタである。従って、フラクショナルＰＬＬ１９０からの再生クロックの周波数が、シリアル受信部１１０からのデータ受信時の周波数より低くなれば、データカウンタ１８１のカウンタ値は大きくなり、逆の場合は小さくなる。
【００７３】
乗算器１８２は、データカウンタ１８１からのカウンタ値に所定のゲイン補正値を乗算して出力する。加算器１８３は、乗算器１８２から出力される値に所定の参照値を加算する。加算器１８３はフラクショナルデバイダ１９２に、加算後の値を分周比として送る。
【００７４】
フラクショナルＰＬＬ１９０は、加算器１８３から送られる分周比を使って、参照クロックから再生クロックを生成する。フラクショナルデバイダ１９２の分周比が大きくなると再生クロック周波数が上がり、フラクショナルＰＬＬ１９０の帰還を介してデータを再生するために必要な周波数が得られるようにフラクショナルＰＬＬ１９０が帰還制御されることになる。
【００７５】
図１６は、フラクショナルＰＬＬ１９０の制御ループの、一巡伝達関数の概略図を示す説明図である。フラクショナルＰＬＬ１９０の制御ループのループ帯域をＰＬＬ帯域よりも低い帯域に置いた場合、このループは１次のループとなり、本質的安定な制御ループとなる。フラクショナルＰＬＬ１９０の制御ループのループ帯域をＰＬＬ帯域よりも低い帯域に置くことで、制御安定性が確保されると同時に、クロックゆらぎに対するスムーズな追随を可能にする。
【００７６】
図１７は、従来のクロック再生装置における、理想の再生クロック周波数が変動した場合の再生クロック周波数の変動の例を示す説明図であり、図１８は、図１５に示したクロック再生回路における理想の再生クロック周波数が変動した場合の再生クロック周波数の変動の例を示す説明図である。本実施形態に係るクロック再生回路は、理想の再生クロック周波数が大きくゆらいだ際には、大きく周波数が追随する。そのために、本実施形態に係るクロック再生回路は、図１８に示したように、従来のクロック再生装置に比べて高速に周波数を追随させることができる。本実施形態に係るクロック再生回路は、高速に周波数を追随させることで、データバッファ１８０で吸収すべきクロックの位相のずれを小さくすることができ、かつ、データバッファ１８０のサイズを小さくすることも可能となる。
【００７７】
図１９は、本開示の第２の実施形態に係るクロック再生回路の変形例を示す説明図である。図１９には、シリアル受信部１１０、データバッファ１８０、データカウンタ１８１、１８４、乗算器１８２、加算器１８３、ステートマシン１８５及びフラクショナルＰＬＬ１９０が示されている。
【００７８】
データカウンタ１８４は、参照クロック基準での一定期間にどれだけ受信データが到着するか判定するデータカウンタである。データカウンタ１８４は、参照クロック基準での一定期間にどれだけ受信データが到着するかを判定することで、再生クロックのおおよその周波数を見積もる。データカウンタ１８４は、再生クロックのおおよその周波数を見積もると、その周波数の情報をステートマシン１８５に送る。
【００７９】
ステートマシン１８５は、データカウンタ１８４から送られる再生クロックのおおよその周波数の情報に基づき、乗算器１８２に出力するゲイン補正値、加算器１８３に出力する参照値、およびフラクショナルＰＬＬ１９０に出力するＰＬＬモードの設定を出力する。フラクショナルＰＬＬ１９０に出力するＰＬＬモードの設定とは、例えば、プリデバイダ（ＰＦＤ１９４の前段に設けられるデバイダ）やポストデバイダ（フラクショナルデバイダ１９２）、ＶＣＯ１９８の設定などがある。
【００８０】
図１９に示したクロック再生回路は、再生クロックのおおよその周波数をデータカウンタ１８４で見積もり、ステートマシン１８５でゲイン補正値、参照値、ＰＬＬモードの設定を変化させることで、より広い周波数に対してクロックを再生することが可能となる。
【００８１】
図２０は、図１９に示したクロック再生回路の動作例を示す流れ図である。図１９に示したクロック再生回路は、データカウンタ１８４で再生クロックの速度を推定し（ステップＳ１１１）、ステートマシン１８５でフラクショナルＰＬＬ１９０や分周比設定のためのパラメータを設定する（ステップＳ１１２）。
【００８２】
そして、図１９に示したクロック再生回路は、データカウンタ１８１を動作させ、フラクショナルＰＬＬ１９０の帰還制御を開始し（ステップＳ１１３）、再生クロックが安定するのを待つ（ステップＳ１１４）。続いて図１９に示したクロック再生回路は、データバッファ１８０への書き込みを開始し（ステップＳ１１５）、データバッファ１８０にデータが所定量、例えば半分溜まるのを待つ。データバッファ１８０にデータが所定量溜まれば、図１９に示したクロック再生回路は、データバッファ１８０の読み出しを開始する（ステップＳ１１６）。
【００８３】
ここで図１９に示したクロック再生回路は、データカウンタ１８４の値が大きく変動して変動の度合いが所定の許容量を超えると、すなわち、再生クロックのおおよその周波数が大きく変動すると、ステップＳ１１１の処理に戻る。ステップＳ１１１の処理に戻るためのデータカウンタ１８４の値の変動量は特定のものに限定されるものでは無いが、例えば再生クロックの周波数が上昇し、所定時間内にデータバッファ１８０がデータで埋まってしまうような再生クロックの周波数となれば、図１９に示したクロック再生回路は、ステップＳ１１１の処理に戻る。
【００８４】
図２１は、本開示の第２の実施形態に係るクロック再生回路の変形例を示す説明図である。図２１には、シリアル受信部１１０、データバッファ１８０、データカウンタ１８１、１８４、乗算器１８２、加算器１８３、ステートマシン１８５、ローパスフィルタ１８６及びフラクショナルＰＬＬ１９０が示されている。
【００８５】
ローパスフィルタ１８６は、フラクショナルＰＬＬ１９０が出力する再生クロックの周波数がゆらいだ際に、ゆらぎを平滑化するためのデジタルローパスフィルタである。すなわち図２１に示したクロック再生回路は、データカウンタ１８１のカウンタ値に対してローパスフィルタ１８６を適用することで、再生クロックの周波数のゆらぎを抑えることができる。
【００８６】
図２１には、データ出力回路２００も合わせて示されている。データ出力回路２００は、データバッファ１８０へデータ要求信号を送出することで、データバッファ１８０に蓄えられたデータを読み出して出力する回路である。図２１に示したクロック再生回路は、間欠データ出力を行う場合に、データ出力回路２００からのデータ要求信号を、データカウンタ１８１の減算のトリガに使用している。すなわち図２１に示したクロック再生回路は、データ出力回路２００が間欠読出しを行った際にクロックが適合するようにＰＬＬに帰還をかけることができる。
【００８７】
＜３．まとめ＞
以上説明したように、本開示の第１の実施の形態によれば、デイジーチェーン接続され、時分割多重方式で多数のデータ列を同時に重畳して伝送する際に、既存のデータ伝送を保ったままデイジーチェーン接続状態を変化させたり、データの重畳の仕方を変化させたりする動作を簡易な回路構成で実現することが可能なシリアルデータ伝送装置１００を提供することが出来る。
【００８８】
また本開示の第２の実施の形態によれば、受信したデータ量及びフラクショナルＰＬＬが生成したクロックに基づいたカウントを行うことでクロックゆらぎ耐性を向上し、同時にデータバッファのサイズを削減することが可能なクロック再生装置を提供することが出来る。
【００８９】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【００９０】
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
【００９１】
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
他の装置とデイジーチェーン接続されて時分割多重方式によりシリアル伝送されるデータを受信する受信部と、
他の装置とデイジーチェーン接続されてデータを時分割多重方式によりシリアル伝送する送信部と、
前記受信部及び前記送信部によるシリアル伝送を制御する制御部と、
を備え、
前記制御部は、前記送信部によるシリアル伝送を可変とする制御を行う、シリアルデータ伝送装置。
（２）
前記制御部は、時分割多重される時間スロットの数を変化させることで前記送信部によるシリアル伝送を可変とする制御を行う、前記（１）に記載のシリアルデータ伝送装置。
（３）
前記制御部は、時分割多重される時間スロットに対し、自装置が伝送すべきデータを独自に割り付け、他の装置が伝送すべきデータの信号割り付けを維持して前記送信部により伝送させる、前記（１）または（２）に記載のシリアルデータ伝送装置。
（４）
前記制御部は、他の装置との間の伝送路で重畳された低速コントロールチャネルによって、各前記時間スロットに割り当てられているデータの識別情報を前記送信部により伝送させる、前記（３）に記載のシリアルデータ伝送装置。
（５）
前記制御部は、前記受信部が受信した前記識別情報の割り当てと、自装置が伝送するデータの情報とを用いて送信側の前記時間スロットに割り当てられたデータの前記識別情報の割り当てを修正する、前記（４）に記載のシリアルデータ伝送装置。
（６）
時分割多重される前記時間スロットの送信側の繰り返し周期が、受信側の繰り返し周期より遅い場合に限って送信側クロックの速度を上昇させるクロック調整回路をさらに備える、前記（２）〜（５）のいずれかに記載のシリアルデータ伝送装置。
（７）
前記クロック調整回路は、前記受信部の受信時の前記時間スロットの一巡タイミングで加算され、前記送信部の送信時の時間スロットの一巡タイミングで減算されるカウンタの値を用いて、前記送信部を制御するクロックを生成するフラクショナルＰＬＬの分周比を上げる、前記（６）に記載のシリアルデータ伝送装置。
（８）
前記クロック調整回路は、前記送信部による通信速度を上げる際に、所定の速度で前記送信部を制御するクロックの速度を上昇させるフェーズの後に、前記送信部を制御するクロックを精密に調整するフェーズを実行する、前記（６）または（７）に記載のシリアルデータ伝送装置。
（９）
前記制御部は、送信側データの送信速度が受信側データの送信速度より遅い場合に、無効データを挿入して前記送信部により伝送させる、前記（１）〜（８）のいずれかに記載のシリアルデータ伝送装置。
（１０）
他の装置からのデータを受信する受信部と、
前記受信部によるデータの受信に合わせてフラクショナルＰＬＬでクロックを再生するクロック再生回路と、
を備え、
前記クロック再生回路は、前記受信部によるデータの受信タイミングでカウントアップし、再生クロックのタイミングでカウントダウンする第１のカウンタのカウンタ値を演算して得た値から前記フラクショナルＰＬＬの分周器の分周比を算出する、クロック再生装置。
（１１）
前記クロック再生回路は、所定時間内の前記受信部が受信したデータの到着数をカウントする第２のカウンタのカウンタ値を用いて再生するクロックの周波数を推測する、前記（１０）に記載のクロック再生装置。
（１２）
前記クロック再生回路は、前記第１のカウンタのカウンタ値に所定の定数で演算した値で前記フラクショナルＰＬＬの分周器の分周比を設定することで再生するクロックを制御する、前記（１０）または（１１）に記載のクロック再生装置。
（１３）
前記クロック再生回路は、前記第１のカウンタのカウンタ値をローパスフィルタに通した後に、所定の定数で演算した値で前記フラクショナルＰＬＬの分周器の分周比を設定することで再生するクロックを制御する、前記（１０）〜（１２）のいずれかに記載のクロック再生装置。
【符号の説明】
【００９２】
１０ａ    ：伝送路
１０ｂ    ：伝送路
１００    ：シリアルデータ伝送装置
１１０    ：シリアル受信部
１１５    ：ＩＤテーブル
１３０    ：データバッファ
１３５    ：ＩＤテーブル
１４０    ：シリアル送信部
１４５    ：送信ストリームマッパ
１５０    ：データローダ
１６０    ：分周比制御回路
１６１    ：周期比較器
１６２    ：カウンタ
１６３    ：乗算器
１６４    ：ローパスフィルタ
１６５    ：加算器
１７０    ：フラクショナルＰＬＬ
１９０    ：フラクショナルＰＬＬ
【図１】
2019111554.tif 000003
【図２】
2019111554.tif 000004
【図３】
2019111554.tif 000005
【図４】
2019111554.tif 000006
【図５】
2019111554.tif 000007
【図６】
2019111554.tif 000008
【図７】
2019111554.tif 000009
【図８】
2019111554.tif 000010
【図９】
2019111554.tif 000011
【図１０】
2019111554.tif 000012
【図１１】
2019111554.tif 000013
【図１２】
2019111554.tif 000014
【図１３】
2019111554.tif 000015
【図１４】
2019111554.tif 000016
【図１５】
2019111554.tif 000017
【図１６】
2019111554.tif 000018
【図１７】
2019111554.tif 000019
【図１８】
2019111554.tif 000020
【図１９】
2019111554.tif 000021
【図２０】
2019111554.tif 000022
【図２１】
2019111554.tif 000023
【国際調査報告】
2019111554.tif 000024
2019111554.tif 000025
2019111554.tif 000026
2019111554.tif 000027
2019111554.tif 000028
2019111554.tif 000029
2019111554.tif 000030
2019111554.tif 000031