(57)【要約】  本発明を適用した電子回路は、第１の基板と第２基板とが重ねて接続された構成である。この電子回路は、第１の基板に形成された信号用の第１の配線、及び第２の基板に形成された信号用の第２の配線間を接続する伝送経路と、第１の基板に設けられた接地導体と伝送経路とを３種類以上の導体により接続する短絡スタブと、を有する。
2019187013.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と第２の基板とが重ねて接続された電子回路であって、
前記第１の基板に形成された信号用の第１の配線、及び前記第２の基板に形成された信号用の第２の配線間を接続する伝送経路と、
前記第１の基板に設けられた接地導体と前記伝送経路とを３種類以上の導体により接続する短絡スタブと、
を有する電子回路。
【請求項２】
前記第２の基板は多層基板であり、
前記短絡スタブは、前記３種類以上の導体として、前記第２の基板を構成する層での接続のための第３の配線、層間の接続のための柱状導体、及び半田バンプを含む、
請求項１に記載の電子回路。
【請求項３】
前記第２の配線は、前記第２の基板の外側に露出しない層に形成され、
前記第３の配線は、前記第２の配線と接続されている、
請求項２に記載の電子回路。
【請求項４】
前記短絡スタブを構成する前記柱状導体の周囲には、接地された他の柱状導体が配置されている、
請求項２または３に記載の電子回路。
【請求項５】
前記第１の基板と前記第２の基板とが重なる範囲において、前記短絡スタブを構成する前記柱状導体は、前記第１の基板が重ねられる方向と直交する直交方向上、前記範囲の境界との間に別の柱状導体が１つ以上、存在する位置に配置されている、
請求項２〜４の何れか１項に記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの基板を重ね合わせて接続した構成の電子回路に関する。
【背景技術】
【０００２】
近年、電子回路では、別々に作製された２つの基板を重ね合わせ、それら２つの基板を接続させることが行われている。フリップチップ実装は、その接続法の代表例であり、実装面積を小さくできるという利点がある。【０００３】
そのようにして作製された電子回路で高周波信号を扱う場合、インピーダンスマッチングのためにスタブが設けられることがある（例えば、特許文献１、特許文献２参照）。そのスタブは、信号の伝送経路に接続されるものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−０９８８８８号公報
【特許文献２】特開２０１２−５２０６５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スタブとしては、従来、ストリップ線路で構成されるスタブを多層基板の外側の面に配置することが行われている（例えば、特許文献１の図１、図２、特許文献２の図１８参照）。しかし、多層基板の外側の面にスタブを配置した場合、その多層基板の外側の面で接続に利用可能な面積が減少する。必要な面積を確保できなければ、多層基板をより大きくする必要が生じる。多層基板では、高密度実装を行うのが普通である。また、外側の面にスタブを接続することにより、不要放射が発生する。【０００６】
本発明は、かかる課題を解決するためになされたもので、その目的は、短絡スタブによる大型化、及び不要放射をより抑制可能な電子回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る電子回路は、第１の基板と第２基板とが重ねて接続された構成であることを前提とし、第１の基板に形成された信号用の第１の配線、及び第２の基板に形成された信号用の第２の配線間を接続する伝送経路と、第１の基板に設けられた接地導体と伝送経路とを３種類以上の導体により接続する短絡スタブと、を有する。
【発明の効果】
【０００８】
本発明によれば、短絡スタブによる電子回路の大型化、及び不要放射をより抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る電子回路を示す斜視透視図である。
【図２】本発明の実施の形態１に係る電子回路の図１に示すＡ−Ａ線での側面透視図である。
【図３Ａ】本発明の実施の形態１に係る電子回路を示す上面透視図である。
【図３Ｂ】本発明の実施の形態１に係る電子回路を示す下面透視図である。
【図４】図１に示す構造の電子回路を対象に行った、短絡スタブ有無の反射特性および通過特性の電磁界解析結果を示す図である。
【図５】本発明の実施の形態２に係る電子回路を示す上面透視図である。
【図６】図１に示す構造の電子回路を対象に行った、短絡スタブの長さ別の反射特性および通過特性の電磁界解析結果を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明に係る電子回路の各実施の形態を、図を参照して説明する。
【００１１】
実施の形態１．
図１は、本発明の実施の形態１に係る電子回路を示す斜視透視図であり、図２は、本発明の実施の形態１に係る電子回路の図１に示すＡ−Ａ線での側面透視図である。図１、及び図２を参照し、本実施の形態１に係る電子回路１の構成について具体的に説明する。
【００１２】
図１では、ｘｙｚの３軸、図２では、ｘｚの２軸をそれぞれ示している。それにより、以降、位置関係等は、特に断らない限り、このｘｙｚ軸の３次元座標を想定して表現する。それにより、例えばｚ軸では、正方向側を上方とし、その正方向側に位置する面は「上面」、その上面と対向する面は「下面」とそれぞれ表記する。上面と下面以外の面は全て「側面」である。
【００１３】
この電子回路１は、図１、及び図２に示すように、例えば第１の基板１０を第２の基板２０にｚ軸方向に沿って重ねて接続するフリップチップ実装を用いて作製されたものである。第１の基板１０と第２の基板２０との接続には、半田バンプ３１を用いている。
【００１４】
第１の基板１０は、例えば半導体チップである。その第１の基板１０を構成する層１１の下面には、図１、及び図２に示すように、誘電体１５が全体に形成され、その誘電体１５の下面に、グランドと接続される面状のパターンである地導体１２、信号伝送用であるコプレーナ線路１３、及び複数のパッド１４が形成されている。コプレーナ線路１３は、１つのパッド１４と接続されている。各パッド１４の下側には、パッド１４と接続された半田バンプ３１が配置されている。地導体１２は、請求の範囲に記載の接地導体に相当する。
【００１５】
一方の第２の基板２０は、第１層２２（１）〜第３層２２（３）を積層した多層基板である。第１層２２（１）の上面には、多数のランド２８が形成され、ランド２８が存在しない部分には誘電体２１が形成されている。半田バンプ３１は、各ランド２８の上に配置されている。第２の基板２０と第１の基板１０との間には、誘電体３２が充填されている。
【００１６】
図１では、理解を容易とするために、半田バンプ３１、パッド１４、及びコプレーナ線路１３を表す各輪郭線内は非透明としている。図２では、同様の理由から、第１伝送構造体４５、及び第２伝送構造体４６の下側に位置する第３層２２（３）の部分をそれぞれ網掛けした矩形としている。これは、第１伝送構造体４５を構成するビア２６、及び第２伝送構造体４６を構成するビア２６は、共に、第１層２２（１）、及び第２層２２（２）のみを貫くように形成されており、第３層２２（３）には存在しないことを明確に示すためである。この網掛けした矩形部分には、それぞれ、第１伝送構造体４５、及び第２伝送構造体４６のｙ軸上の正方向側に隣接する構造体を構成するビア２６が存在する。図２では、地導体１２の存在により、コプレーナ線路１３は示していない。
【００１７】
層１１の材料は例えばシリコンである。第１層２２（１）〜第３層２２（３）の材料は、例えばメグトロン６である。誘電体１５は、例えばポリイミドである。誘電体３２は、例えばアンダーフィルと呼称される接着剤である。誘電体２１は、例えばレジストである。各材料は、特に限定されるものではない。
【００１８】
第２層２２（２）の上面、つまりこの第２層２２（２）と第１層２２（１）との間には、グランドと接続された面状のパターンである地導体２３が形成されている。第３層２２（３）の上面、つまり第３層２２（３）と第２層２２（２）との間は、信号伝送のための配線用である。図１、及び図２では、その配線としてストリップ線路２５を示している。第３層２２（３）の下面は、グランドと接続された面状のパターンである地導体２４が形成されている。
【００１９】
第２の基板２０には、層間の接続用の柱状導体であるビア２６が多数、形成されている。第１層２２（１）の上面に形成された各ランド２８の下側には、ランド２８と接続されたビア２６が配置されている。各ビア２６は、第３層２２（３）の上面に形成されたランド２７と接続されている。
【００２０】
ストリップ線路２５は、１つのランド２７と接続され、そのランド２７は１つのビア２６と接続され、そのビア２６の上側はランド２８と接続され、そのランド２８の上には１つの半田バンプ３１が配置され、その半田バンプ３１の上にはパッド１４が配置されている。以降、便宜的に、これらランド２７、ビア２６、ランド２８、半田バンプ３１、及びパッド１４をまとめたものを第１伝送構造体４５と表記する。
【００２１】
この第１伝送構造体４５の第２層２２（２）と第１層２２（１）との間は、穴２９内となっている。この穴２９は、第２層２２（２）の上面に形成された地導体２３との接続を回避するための構造である。それにより、第１伝送構造体４５は、地導体２３とは非接続となっている。
【００２２】
この第１伝送構造体４５は、ストリップ線路４１、別のランド２７を介して別のビア２６と接続されている。以降、この別のランド２７、この別のビア２６、この別のビア２６の上に配置されたランド２８、そのランド２８の上に配置された半田バンプ３１、その半田バンプ３１の上に配置されたパッド１４をまとめたものを第２伝送構造体４６と表記する。第１伝送構造体４５、及び第２伝送構造体４６以外のランド２７、ビア２６、ランド２８、半田バンプ３１、及びパッド１４を含む組み合わせは単に「構造体」と表記する。
【００２３】
この第２伝送構造体４６の第２層２２（２）と第１層２２（１）との間も、穴２９内となっている。そのため、第２伝送構造体４６も、地導体２３とは非接続となっている。
【００２４】
図１に示すように、第１伝送構造体４５を構成するパッド１４、そのパッド１４に接続されたコプレーナ線路１３は、第１の基板１０に形成された地導体１２とは接続されていない。一方、第２伝送構造体４６を構成するパッド１４、及び他の構造体を構成するパッド１４は、地導体１２と接続されている。他の構造体は、図１、及び図２に示すように、地導体２３と接続、つまりグランドと接続されている。そのため、ストリップ線路４１、及び第２伝送構造体４６は短絡スタブとして機能する。図２に示す２つの矢印は、第１伝送構造体４５からストリップ線路４１、及び第２伝送構造体４６を介して地導体１２まで伝送される信号の経路を表している。
【００２５】
図３Ａは、本発明の実施の形態１に係る電子回路を示す上面透視図であり、図３Ｂは、本発明の実施の形態１に係る電子回路を示す下面透視図である。
【００２６】
図３Ａ、及び図３Ｂに示すように、第１伝送構造体４５と第２伝送構造体４６との間に配置されたストリップ線路４１は、それらを最短で接続するものとなっている。これら第１伝送構造体４５、及び第２伝送構造体４６を含む構造体は、ｘｙ平面上、マトリクス状に配置されている。
【００２７】
第２伝送構造体４６は、図３Ａ、及び図３Ｂに示すように、ｘｙ平面上、第１の基板１０の側面、つまり第１の基板１０と第２の基板２０とが重なる範囲の境界からの間に１つの構造体が存在する位置となっている。第１伝送構造体４５を除き、周囲の他の構造体は全て地導体２３と接続されている。そのような位置関係の場所に第２伝送構造体４６を配置したのは、ストリップ線路４１を第２の基板２０の外側の面に配置させない、他の構造体による不要放射の抑制効果が大きい、といった理由からである。
【００２８】
ストリップ線路４１、第２伝送構造体４６を含む短絡スタブの電気長は、ストリップ線路４１、第２伝送構造体４６の各電気長の累算値である。短絡スタブの電気長は、不要波として想定する周波数の半波長分の長さにすることが重要である。
【００２９】
例えば第１の基板１０が増幅器として動作し、不要波として使用周波数の２倍波を発生させる場合、その２倍波の不要波を抑制するためには、短絡スタブの電気長は使用周波数分に相当する長さとするのが重要である。
【００３０】
例えば通過周波数帯域を２７．５〜３１ＧＨｚ、２倍波を抑制するための周波数帯域を５５〜６２ＧＨｚとして電子回路１を設計する場合、図３Ａに示す構造体間のピッチｐは５００μｍ、ストリップ線路２５の線路幅ｗ１は８５μｍである。誘電率は、第１の基板１０の層１１は１１．９、第２の基板２０の第１層２２（１）〜第３層２２（３）は３．６２である。また半田バンプ３１のサイズは、図２に示す高さｈは約２５０μｍ、幅ｗ２は約３００μｍである。
【００３１】
図４は、図１に示す構造の電子回路を対象に行った、短絡スタブ有無の反射特性および通過特性の電磁界解析結果を示す図である。図４では、横軸に周波数、縦軸に減衰量をとっている。「スタブ有」と表記した線は何れも、本実施の形態１における解析結果に相当する。図４では、通過周波数帯域、抑制の対象となる帯域である抑制対象帯域は破線で示している。
【００３２】
反射特性では、図４に示すように、短絡スタブが有る場合、その短絡スタブが無い場合と比較して、通過周波数帯域では１０ｄＢ以上、改善し、抑圧対象帯域では１５ｄＢ以上、改善している。通過特性では、図４に示すように、短絡スタブが有る場合、その短絡スタブが無い場合と比較して、通過周波数帯域では若干、改善し、抑圧対象帯域では２０ｄＢ以上、改善している。これらのことから、本実施の形態１における短絡スタブは、反射特性、及び通過特性を共に大きく改善させることが確認できた。
【００３３】
本実施の形態１では、柱状導体であるビア２６を短絡スタブの一部として使用する。そのビア２６を使用することにより、短絡スラブとして使用するストリップ線路を基板の外側の面に形成する場合と比較して、ストリップ線路４１の長さはより短くなる。ストリップ線路４１がより短くなることにより、短絡スタブを設けることに伴う電子回路１の大型化は回避できるか、或いは大きく抑制できる。また、短絡スタブからの不要波の放射も抑制される。第２伝送構造体４６の周囲にはグランドと接続された構造体が配置されるため、不要波の放射は更に抑制される。
【００３４】
実施の形態２．
上記実施の形態１では、第１伝送構造体４５の最近傍に配置された構造体を第２伝送構造体４６としている。これに対し、本実施の形態２は、別の構造体を第２伝送構造体として利用するものである。ここでは、上記実施の形態１で付した符号をそのまま用いて、上記実施の形態１から異なる部分にのみ着目する形で説明を行う。
【００３５】
図５は、本発明の実施の形態２に係る電子回路を示す上面透視図である。本実施の形態２では、図５に示すように、第１伝送構造体４５と接続させる構造体を、上記第２伝送構造体４６のｙ軸上、正方向側に隣接する構造体としている。その第２伝送構造体４６は、上記実施の形態１と同様に、第２層２２（２）と第１層２２（１）との間は、穴２９内となっており、地導体２３とは接続されていない。上記実施の形態１で第２伝送構造体４６の位置に配置された構造体は、その地導体２３と接続されている。
【００３６】
図６は、図１に示す構造の電子回路を対象に行った、短絡スタブの長さ別の反射特性および通過特性の電磁界解析結果を示す図である。図６でも図４と同様に、横軸に周波数、縦軸に減衰量をとっている。「スタブ長い」と表記した線は何れも、本実施の形態２における解析結果に相当する。「スタブ短い」と表記した線は何れも、上記実施の形態１における解析結果に相当する。それにより、図６では、上記実施の形態１と本実施の形態２の各解析結果を示している。
【００３７】
図５に示すように、第２伝送構造体４６の位置を変更した場合、その変更に伴い、ストリップ線路４１の長さは上記実施の形態１より長くなる。そのため、図６に示すように、反射特性、及び通過特性がそれぞれ大きく改善される周波数帯域は共に、低い周波数側に移動している。この結果から、第２伝送構造体４６を用いた短絡スタブであっても、電気長を調整することにより、通過周波数帯域、及び抑圧対象帯域を変更させられることが確認できる。
【００３８】
なお、上記実施の形態１、及び上記実施の形態２では、短絡スタブは、層上の接続のためのストリップ線路４１、ビア２６、ランド２７、２８、半田バンプ３１、及びパッド１４の５種類の導体を含む構造となっているが、短絡スタブに用いる種類、及びその種類の組み合わせは、このようなものに限定されない。また、各種類の導体を用いる数も上記実施の形態１、及び上記実施の形態２に限定されない。例えばストリップ線路４１、ビア２６等は複数、用いても良い。このようなこともあり、実際の短絡スタブの構造は、様々に変形することができる。
【００３９】
また、ストリップ線路２５は、第３層２２（３）の上面に形成している。その位置に形成した場合、第２の基板２０の外側の面、つまり第１層２２（１）の上面、或いは第３層２２（３）の下面に形成する場合と比較して、ストリップ線路２５からの電磁波の放射が抑えられる。また、ビア２６を短絡スタブとして使用することが容易となる、ストリップ線路４１を直接、接続させることによる不具合が発生し難い、といった利点も得られる。
【符号の説明】
【００４０】
１  電子回路、１０  第１の基板、１１  層、１２、２３、２４  地導体、２０  第２の基板、１４  パッド、２２（１）  第１層、２２（２）  第２層、２２（３）  第３層、２５、４１  ストリップ線路、２６  ビア、２７、２８  ランド、２９  穴、４５  第１伝送構造体、４６  第２伝送構造体。
【図１】
2019187013.tif 000003
【図２】
2019187013.tif 000004
【図３Ａ】
2019187013.tif 000005
【図３Ｂ】
2019187013.tif 000006
【図４】
2019187013.tif 000007
【図５】
2019187013.tif 000008
【図６】
2019187013.tif 000009
【手続補正書】
【提出日】平成30年11月16日(2018.11.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明に係る電子回路は、第１の基板と第２基板とが重ねて接続された構成であることを前提とし、第１の基板に形成された信号用の第１の配線、及び第２の基板に形成された信号用の第２の配線間を接続する伝送経路と、第１の基板に設けられた接地導体と伝送経路とを３種類以上の導体により接続する短絡スタブと、を有し、第２の基板は多層基板であり、短絡スタブは、３種類以上の導体として、第２の基板を構成する層での接続のための第３の配線、層間の接続のための柱状導体、及び半田バンプを含んでいる。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の基板と第２の基板とが重ねて接続された電子回路であって、
前記第１の基板に形成された信号用の第１の配線、及び前記第２の基板に形成された信号用の第２の配線間を接続する伝送経路と、
前記第１の基板に設けられた接地導体と前記伝送経路とを３種類以上の導体により接続する短絡スタブと、を有し、
前記第２の基板は多層基板であり、
前記短絡スタブは、前記３種類以上の導体として、前記第２の基板を構成する層での接続のための第３の配線、層間の接続のための柱状導体、及び半田バンプを含む、
電子回路。
【請求項２】
前記第２の配線は、前記第２の基板の外側に露出しない層に形成され、
前記第３の配線は、前記第２の配線と接続されている、
請求項１に記載の電子回路。
【請求項３】
前記短絡スタブを構成する前記柱状導体の周囲には、接地された他の柱状導体が配置されている、
請求項１または２に記載の電子回路。
【請求項４】
前記第１の基板と前記第２の基板とが重なる範囲において、前記短絡スタブを構成する前記柱状導体は、前記第１の基板が重ねられる方向と直交する直交方向上、前記範囲の境界との間に別の柱状導体が１つ以上、存在する位置に配置されている、
請求項１〜３の何れか１項に記載の電子回路。
【国際調査報告】
2019187013.tif 000010
2019187013.tif 000011
2019187013.tif 000012