(57)【要約】  マルチファンアウトに対応した抵抗変化素子を用いたクロスバスイッチにおいて、高速で信頼性の高いスイッチ動作を可能とするために、各々端子２つを有して直列接続する抵抗変化素子と整流素子とを有する２つのスイッチが直列接続する端子で接続している、複数の４端子スイッチと、２つのスイッチの抵抗変化素子の直列接続する端子とは別の端子が各々接続する、少なくとも一方が複数存する、入力線と出力線と、２つのスイッチの整流素子の直列接続する端子とは別の端子に各々接続する制御線と、を有し、制御線は、入力線と出力線と共に、入力線もしくは出力線の内の一つに接続する４端子スイッチの内の複数の４端子スイッチの抵抗変化素子の内の、入力線に接続する抵抗変化素子の組と出力線に接続する抵抗変化素子の組を、組ごとに順にオンもしくはオフするスイッチ回路とする。
2018190241.tif 000002
【特許請求の範囲】
【請求項１】
各々端子２つを有して直列接続する抵抗変化素子と整流素子とを有する２つのスイッチが前記直列接続する前記端子で接続している、複数の４端子スイッチと、
２つの前記スイッチの前記抵抗変化素子の前記直列接続する前記端子とは別の前記端子が各々接続する、少なくとも一方が複数存する、入力線と出力線と、
２つの前記スイッチの前記整流素子の前記直列接続する前記端子とは別の前記端子に各々接続する制御線と、を有し、
前記制御線は、前記入力線と前記出力線と共に、前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線に接続する前記抵抗変化素子の組と前記出力線に接続する前記抵抗変化素子の組を、組ごとに順にオンもしくはオフする、スイッチ回路。
【請求項２】
前記制御線は、前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線もしくは前記出力線の内の前記一つに接続する前記抵抗変化素子の組から先にオンする、請求項１記載のスイッチ回路。
【請求項３】
前記制御線は、前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線もしくは前記出力線の内の前記一つに接続する前記抵抗変化素子とは別の前記抵抗変化素子の組から先にオフする、請求項１または２記載のスイッチ回路。
【請求項４】
前記制御線は、前記入力線に接続する前記抵抗変化素子の組と前記出力線に接続する前記抵抗変化素子の組とを、組ごとに一斉にオンもしくはオフする、請求項１から３の内の１項記載のスイッチ回路。
【請求項５】
前記４端子スイッチは、前記４端子スイッチが有する２つの前記抵抗変化素子が共にオンすることで前記入力線と前記出力線の信号伝達を可能とする、請求項１から４の内の１項記載のスイッチ回路。
【請求項６】
前記抵抗変化素子は、金属架橋による抵抗変化層を有する、請求項１から５の内の１項記載のスイッチ回路。
【請求項７】
前記整流素子は、双極性の整流層を有する、請求項１から６の内の１項記載のスイッチ回路。
【請求項８】
前記整流層は、非晶質シリコンと窒化シリコンとを含む、請求項７記載のスイッチ回路。
【請求項９】
請求項１から８の内の１項記載のスイッチ回路を有する半導体集積回路を有する半導体装置。
【請求項１０】
前記半導体集積回路は配線層を有し、前記スイッチ回路は前記配線層内に設けられている、請求項９記載の半導体装置。
【請求項１１】
各々端子２つを有して直列接続する抵抗変化素子と整流素子とを有する２つのスイッチが前記直列接続する前記端子で接続している、複数の４端子スイッチと、
２つの前記スイッチの前記抵抗変化素子の前記直列接続する前記端子とは別の前記端子が各々接続する、少なくとも一方が複数存する、入力線と出力線と、
２つの前記スイッチの前記整流素子の前記直列接続する前記端子とは別の前記端子に各々接続する制御線と、を有するスイッチ回路のスイッチ方法において、
前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線に接続する前記抵抗変化素子の組と前記出力線に接続する前記抵抗変化素子の組を、組ごとに順にオンもしくはオフする、スイッチ方法。
【請求項１２】
前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線もしくは前記出力線の内の前記一つに接続する前記抵抗変化素子の組から先にオンする、請求項１１記載のスイッチ方法。
【請求項１３】
前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線もしくは前記出力線の内の前記一つに接続する前記抵抗変化素子とは別の前記抵抗変化素子の組から先にオフする、請求項１１または１２記載のスイッチ方法。
【請求項１４】
前記入力線に接続する前記抵抗変化素子の組と前記出力線に接続する前記抵抗変化素子の組とを、組ごとに一斉にオンもしくはオフする、請求項１１から１３の内の１項記載のスイッチ方法。
【請求項１５】
前記４端子スイッチが有する２つの前記抵抗変化素子が共にオンすることで前記入力線と前記出力線の信号伝達を可能とする、請求項１１から１４の内の１項記載のスイッチ方法。
【請求項１６】
前記抵抗変化素子は、金属架橋による抵抗変化層を有する、請求項１１から１５の内の１項記載のスイッチ方法。
【請求項１７】
前記整流素子は、双極性の整流層を有する、請求項１１から１６の内の１項記載のスイッチ方法。
【請求項１８】
前記整流層は、非晶質シリコンと窒化シリコンとを含む、請求項１７記載のスイッチ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化素子を用いたスイッチ回路とこれを用いた半導体装置およびスイッチ方法に関する。
【背景技術】
【０００２】
プログラマブルロジック回路を多機能化して電子機器などへの利用を拡大するためには、ロジックセル間を相互に接続するスイッチを小型化し、さらにスイッチのオン抵抗を小さくすることが必要である。金属イオンの伝導するイオン伝導層内における金属の析出を利用した抵抗変化素子を用いた抵抗変化型スイッチは、半導体スイッチよりも小型でオン抵抗が小さいことが知られている。特許文献１には２端子の抵抗変化型スイッチが、特許文献２には３端子の抵抗変化型スイッチが、各々開示されている。【０００３】
２端子スイッチは、イオン伝導層に金属イオンを供給する活性電極と金属イオンを供給しない不活性電極とでイオン伝導層を挟んだ構造を有する。両電極間はイオン伝導層中での金属架橋の形成と消滅によってオンオフする。２端子スイッチは、構造が単純で製造し易く、ナノメートルオーダーでの小型化が可能である。一方、３端子スイッチは、２つの２端子スイッチの活性電極同士もしくは不活性電極同士を共有化して制御端子とする構造を有し、２端子スイッチに比べてスイッチ動作における信頼性が高い。【０００４】
イオン伝導層としては、特許文献３に開示されているシリコンと酸素と炭素を主成分とするポーラスポリマーが好ましい。ポーラスポリマーによるイオン伝導層は、金属架橋が形成されても絶縁破壊電圧を高く保つことができるため、スイッチ動作における信頼性に優れている。【０００５】
抵抗変化素子をプログラマブルロジック回路の配線切り替え用スイッチに適用するために、特許文献４には２端子抵抗変化型スイッチを、特許文献５には３端子抵抗変化型スイッチを、半導体装置へ集積化する方法が各々開示されている。特許文献４、５によれば、銅配線を有する半導体装置の製造工程において、抵抗変化素子の活性電極を銅配線で兼用する構造により、フォトマスクを２枚追加するだけで抵抗変化素子を高密度に集積化できるとしている。【０００６】
このとき、銅配線上に直接イオン伝導層を形成すると、銅配線の表面が酸化してリーク電流が大きくなる問題があった。非特許文献１では、銅配線とイオン伝導層の間に金属薄膜を挟み、金属薄膜がイオン伝導層の酸素で酸化されてイオン伝導層の一部となることで、この問題を解決している。またこのとき、当該金属が金属架橋中に取り込まれることにより、金属架橋の熱安定性が向上し金属架橋の保持耐性が改善されることや、オンからオフへの遷移時に必要な電流が増加しないことが開示されている。【０００７】
プログラマブルロジック回路の配線切り替え用スイッチの具体的な形態としては、入力線と出力線の交点にスイッチ素子を配置したクロスバスイッチが挙げられる。クロスバスイッチでは、信号伝達時のスニーク電流の抑制や、スイッチ動作時のスイッチ素子の選択のために、選択トランジスタをスイッチ素子ごとに少なくとも一つ設ける必要がある。しかしながら、トランジスタの面積が大きいことから、抵抗変化素子自体は小さくてもスイッチ素子を小型化できないという問題があった。【０００８】
特許文献６には、トランジスタの代わりに、双極性の整流素子を抵抗変化素子の制御端子に直列に接続することで小型化した３端子スイッチが開示されている。３端子スイッチのスイッチ動作は整流素子を通して行われ、スイッチング電流は整流素子の到達電流により制限される。また、整流素子によって制御端子を介した隣接スイッチへのスニーク電流が抑制され、隣接スイッチの誤スイッチングを防止することができる。【０００９】
しかしながら、特許文献６の方法では、マルチファンアウト（Ｍｕｌｔｉ−Ｆａｎ−Ｏｕｔ）に対応するために、クロスバスイッチの入力線上もしくは出力線上に存在する複数のスイッチ素子をオンすることができないという問題があった。これは、先にオンしているスイッチ素子を介して入力線もしくは出力線に電流が流れて、オンしようとするスイッチ素子とは別のスイッチ素子での誤スイッチングが生じてしまうためである。【００１０】
そこで特許文献７には、３端子スイッチを構成する２つの２端子スイッチそれぞれに１つずつ整流素子を直列接続することで、マルチファンアウトへの対応を可能とする４端子スイッチが開示されている。４端子スイッチにより、スニーク電流の抑制やスイッチ動作時のスイッチ素子の選択性の改善がなされている。特許文献７はまた、整流素子の整流層に仕事関数や比誘電率を規定したバッファ層を設けることによって整流特性を改善した整流素子を開示している。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特表２００２−５３６８４０号公報
【特許文献２】国際公開第２０１２／０４３５０２号
【特許文献３】国際公開第２０１１／０５８９４７号
【特許文献４】国際公開第２０１０／０７９８１６号
【特許文献５】国際公開第２０１１／１５８８２１号
【特許文献６】国際公開第２０１４／１１２３６５号
【特許文献７】国際公開第２０１６／２０３７５１号
【非特許文献】
【００１２】
【非特許文献１】M.Tada, T.Sakamoto, N.Banno, K.Okamoto, N.Iguchi, H.Hada and M.Miyamura, “ON-State Reliability of Atom Switch Using Alloy Electrodes”, IEEE Transactions on Electron Devices, Vol.60, pp.3534-3540 (2013)
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献７に開示された技術は、次のような課題を有している。例えば、クロスバスイッチの入力線上もしくは出力線上に存在するマルチファンアウトに対応する複数のスイッチ素子をオンする場合を想定する。この場合、当該の入力線もしくは出力線上に先にオンしているスイッチ素子が存在すると、オンしているスイッチ素子を介してオンしているスイッチ素子が接続しているもう一方の出力線もしくは入力線が充電されるように電流が流れる。【００１４】
また、クロスバスイッチの入力線上もしくは出力線上に存在するマルチファンアウトに対応する複数のスイッチ素子をオフする場合を想定する。この場合、当該の入力線もしくは出力線上にオフしたスイッチ素子とは別のオンしているスイッチ素子が存在すると、オンしているスイッチ素子を介してオンしているスイッチ素子が接続しているもう一方の出力線もしくは入力線が放電されるように電流が流れる。【００１５】
以上のように、マルチファンアウトに対応する複数のスイッチ素子をスイッチさせる場合、上記のようにスイッチ動作中のスイッチ素子とは別のオン状態のスイッチ素子を介して不要な電流が流れる。この電流により、配線などの寄生容量の影響でスイッチ動作時間が遅延したりリーク電流が増加したりするため、短いパルスでの高速なスイッチ動作に支障を来たしている。【００１６】
本発明は、上記の課題に鑑みてなされたものであり、その目的は、マルチファンアウトに対応した抵抗変化素子を用いたクロスバスイッチにおいて、高速で信頼性の高いスイッチ動作が可能なスイッチ回路を提供することである。
【課題を解決するための手段】
【００１７】
本発明のスイッチ回路は、各々端子２つを有して直列接続する抵抗変化素子と整流素子とを有する２つのスイッチが直列接続する端子で接続している、複数の４端子スイッチと、２つのスイッチの抵抗変化素子の直列接続する端子とは別の端子が各々接続する、少なくとも一方が複数存する、入力線と出力線と、２つのスイッチの整流素子の直列接続する端子とは別の端子に各々接続する制御線と、を有し、制御線は、入力線と出力線と共に、入力線もしくは出力線の内の一つに接続する４端子スイッチの内の複数の４端子スイッチの抵抗変化素子の内の、入力線に接続する抵抗変化素子の組と出力線に接続する抵抗変化素子の組を、組ごとに順にオンもしくはオフする。【００１８】
本発明の半導体装置は、本発明のスイッチ回路を有する半導体集積回路を有する。【００１９】
本発明のスイッチ方法は、各々端子２つを有して直列接続する抵抗変化素子と整流素子とを有する２つのスイッチが直列接続する端子で接続している、複数の４端子スイッチと、２つのスイッチの抵抗変化素子の直列接続する端子とは別の端子が各々接続する、少なくとも一方が複数存する、入力線と出力線と、２つのスイッチの整流素子の直列接続する端子とは別の端子に各々接続する制御線と、を有するスイッチ回路のスイッチ方法において、入力線もしくは出力線の内の一つに接続する４端子スイッチの内の複数の４端子スイッチの抵抗変化素子の内の、入力線に接続する抵抗変化素子の組と出力線に接続する抵抗変化素子の組を、組ごとに順にオンもしくはオフする。
【発明の効果】
【００２０】
本発明によれば、マルチファンアウトに対応した抵抗変化素子を用いたクロスバスイッチにおいて、高速で信頼性の高いスイッチ動作が可能なスイッチ回路を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施形態のスイッチ回路の構成を示す図である。
【図２】本発明の第２の実施形態のスイッチ回路の構成を示す図である。
【図３】本発明の第２の実施形態のスイッチ回路の４端子スイッチの構成を示す図である。
【図４Ａ】本発明の第２の実施形態のスイッチ回路の抵抗変化素子の電流電圧特性を示す図である。
【図４Ｂ】本発明の第２の実施形態のスイッチ回路の整流素子の電流電圧特性を示す図である。
【図４Ｃ】本発明の第２の実施形態のスイッチ回路の抵抗変化素子と整流素子の電流電圧特性を重ね合わせて示す図である。
【図４Ｄ】本発明の第２の実施形態のスイッチ回路の抵抗変化素子と整流素子の直列接続の電流電圧特性を示す図である。
【図５Ａ】本発明の第２の実施形態のスイッチ回路の複数の４端子スイッチをオンする動作を説明するための図である。
【図５Ｂ】本発明の第２の実施形態のスイッチ回路の複数の４端子スイッチをオンする動作を説明するための図である。
【図６Ａ】本発明の第２の実施形態のスイッチ回路の複数の４端子スイッチをオンする動作を説明するための図である。
【図６Ｂ】本発明の第２の実施形態のスイッチ回路の複数の４端子スイッチをオンする動作を説明するための図である。
【図７Ａ】本発明の第２の実施形態のスイッチ回路の複数の４端子スイッチをオフする動作を説明するための図である。
【図７Ｂ】本発明の第２の実施形態のスイッチ回路の複数の４端子スイッチをオフする動作を説明するための図である。
【図８Ａ】本発明の第２の実施形態のスイッチ回路を用いた半導体装置の構成を示すブロック図である。
【図８Ｂ】本発明の第２の実施形態のスイッチ回路のドライバ回路の構成を示すブロック図である。
【図９】本発明の第２の実施形態のスイッチ回路を用いた半導体集積回路の構成例を示す図である。
【図１０】本発明の第２の実施形態のスイッチ回路を用いた半導体集積回路であるロジックブロックの構成例を示す図である。
【図１１】本発明の第２の実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の具体的な構成例を示す断面図である。
【図１２】本発明の第２の実施形態のスイッチ方法と既存のスイッチ方法でのオン動作時の電流を比較する図である。
【図１３Ａ】本発明の第２の実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の工程を説明するための断面図である。
【図１３Ｂ】本発明の第２の実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の工程を説明するための断面図である。
【図１３Ｃ】本発明の第２の実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の工程を説明するための断面図である。
【図１３Ｄ】本発明の第２の実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の工程を説明するための断面図である。
【図１３Ｅ】本発明の第２の実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の工程を説明するための断面図である。
【図１３Ｆ】本発明の第２の実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の工程を説明するための断面図である。
【図１３Ｇ】本発明の第２の実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の工程を説明するための断面図である。
【図１３Ｈ】本発明の第２の実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の工程を説明するための断面図である。
【図１３Ｉ】本発明の第２の実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の工程を説明するための断面図である。
【図１３Ｊ】本発明の第２の実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の工程を説明するための断面図である。
【図１３Ｋ】本発明の第２の実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の工程を説明するための断面図である。
【図１３Ｌ】本発明の第２の実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の工程を説明するための断面図である。
【図１３Ｍ】本発明の第２の実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の工程を説明するための断面図である。
【発明を実施するための形態】
【００２２】
以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
【００２３】
（第１の実施形態）
図１は、本発明の第１の実施形態のスイッチ回路の構成を示す図である。本実施形態のスイッチ回路１は、各々端子２つを有して直列接続する抵抗変化素子１６と整流素子１７とを有する２つのスイッチ１２が直列接続する端子１８ｂで接続している、複数の４端子スイッチ１１を有する。さらに、２つのスイッチ１２の抵抗変化素子１６の直列接続する端子１８ｂとは別の端子１８ａが各々接続する、少なくとも一方が複数存する、入力線１３と出力線１４とを有する。さらに、２つのスイッチ１２の整流素子１７の直列接続する端子１８ｂとは別の端子１８ｃに各々接続する制御線１５を有する。さらに、制御線１５は、入力線１３と出力線１４と共に、入力線１３もしくは出力線１４の内の一つに接続する４端子スイッチ１１の内の複数の４端子スイッチ１１の抵抗変化素子１６の内の、入力線１３に接続する抵抗変化素子１６の組と出力線１４に接続する抵抗変化素子１６の組を、組ごとに順にオンもしくはオフする。
【００２４】
本実施形態のスイッチ回路１によれば、マルチファンアウトに対応した複数のスイッチをスイッチさせる際に、スイッチ動作中のスイッチが接続している入力線もしくは出力線上でオン状態にある別のスイッチをなくすることができる。もしくはオン状態にある別のスイッチによる不要な電流を抑制することができる。これにより、寄生容量の影響によるスイッチ動作時間の遅延やリーク電流が抑制される。その結果、短いパルスでの高速なスイッチ動作が高い信頼性を有して可能となる。
【００２５】
以上のように、本実施形態によれば、マルチファンアウトに対応した抵抗変化素子を用いたクロスバスイッチにおいて、高速で信頼性の高いスイッチ動作が可能なスイッチ回路を提供することができる。
【００２６】
（第２の実施形態）
図２は、本発明の第２の実施形態のスイッチ回路２の構成を示す図である。また、図３は、本実施形態のスイッチ回路２の４端子スイッチ２１の構成を示す図である。
【００２７】
スイッチ回路２は、複数の入力線２３と、複数の出力線２４と、入力線２３と出力線２４の交点ごとに設けられている複数の４端子スイッチ２１と、４端子スイッチ２１のオンオフを制御するための複数の制御線２５と、を有するクロスバスイッチである。入力線２３と出力線２４は、信号を伝達する信号線である。図２では、入力線２３と出力線２４は各々３つ設けられているが、これには限定されない。入力線２３と出力線２４は、少なくとも一方が複数存すればよい。また、制御線２５は、入力線２３と出力線２４に沿って設けられているが、オンオフする４端子スイッチ２１を指定し４端子スイッチ２１のオンオフを制御することができれば、これには限定されない。
【００２８】
スイッチ回路２は、所望の４端子スイッチ２１を指定してオンオフするために、入力線２３、出力線２４、制御線２５の内の所定の配線に所定のタイミングで所定の電圧を印加したり、接地したりすることのできるドライバ回路に接続している。図２では、当該のドライバ回路の記載は省略されている。ドライバ回路については後述する。
【００２９】
４端子スイッチ２１は、図３に示すように、各々端子２つを有して直列接続する抵抗変化素子２６と整流素子２７とを有する２つのスイッチ２２が、直列接続する端子２８ｂで接続している構成を有する。２つのスイッチ２２の抵抗変化素子２６の前記直列接続する端子２８ｂとは別の端子２８ａは各々、入力線２３と出力線２４に接続する。また、２つのスイッチ２２の整流素子２７の前記直列接続する端子２８ｂとは別の端子２８ｃは各々、制御線２５に接続する。
【００３０】
４端子スイッチ２１は、２つのスイッチ２２の抵抗変化素子２６が共にオンすることで、入力線２３と出力線２４の間での信号伝達を可能とする。
【００３１】
制御線２５は、入力線２３と出力線２４と共に、入力線２３もしくは出力線２４の内の一つに接続した４端子スイッチ２１の内の複数の４端子スイッチ２１の抵抗変化素子２６を、オンもしくはオフする。このとき、前記の複数の４端子スイッチ２１の抵抗変化素子２６の内、入力線２３に接続する抵抗変化素子２６の組と、出力線２４に接続する抵抗変化素子２６の組とを、組ごとに順にオンもしくはオフする。
【００３２】
抵抗変化素子２６は、活性電極とイオン伝導層と不活性電極との積層構造を有する。活性電極はイオン伝導層に金属イオンを供給し、不活性電極は金属イオンを供給しない。両電極間に印加する電圧を制御することによりイオン伝導層中で金属架橋を形成、消滅させ、これにより両電極間の抵抗を低抵抗状態と高抵抗状態とで遷移させる。すなわち、イオン伝導層が抵抗変化層となる。低抵抗状態をオン状態、高抵抗状態をオフ状態とする。低抵抗状態と高抵抗状態は不揮発性であり、オンおよびオフの状態は電圧を印加しなくても保持される。
【００３３】
２つのスイッチ２２の抵抗変化素子２６の各々は、不活性電極同士もしくは活性電極同士が端子２８ｂで接続している。よって、入力線２３と出力線２４には、活性電極同士もしくは不活性電極同士が接続している。
【００３４】
整流素子２７は、双極性を有するダイオードである。整流素子２７は、電極と整流層と電極との積層構造を有する。電極と整流層の間には、仕事関数が電極の仕事関数よりも小さく、比誘電率が整流層の比誘電率よりも大きいバッファ層を設けることによって、整流特性を改善することができる。
【００３５】
整流素子２７は、抵抗変化素子２６をオンオフする際に、オンオフ対象の抵抗変化素子２６以外の抵抗変化素子２６への電流の流入を抑制する。また、抵抗変化素子２６のオンオフを遷移させる際に電流制限を行う。また、抵抗変化素子２６のオン時の抵抗値を調整する。さらに、入力線２３と出力線２４を介した信号伝達時に、オン状態にある４端子スイッチ２１を介した回り込み電流（スニーク電流）を抑制する。
【００３６】
図４Ａは、抵抗変化素子２６の活性電極（端子２８ａ側）と不活性電極（端子２８ｂ側）の間の電流電圧特性を示す模式図である。不活性電極を接地し活性電極に正電圧を印加すると、活性電極を構成する金属がイオン化し、イオン伝導層中に注入される。注入された金属イオンは不活性電極側へマイグレーションし、不活性電極で電子を受け取ることで金属架橋としてイオン伝導層内に析出する。金属架橋で不活性電極と活性電極が接続することで、抵抗変化素子２６は低抵抗状態（オン）に遷移する（電圧Ｖ３）。
【００３７】
一方、不活性電極を接地し活性電極に負電圧を印加すると、金属架橋がイオン化して溶解し活性電極に回収される。これにより、不活性電極と活性電極の接続が切断することで、抵抗変化素子２６は高抵抗状態（オフ）に遷移する（電圧−Ｖ３）。なお、抵抗状態は不揮発的であり、電圧印加を止めても低抵抗状態と高抵抗状態は保たれる。
【００３８】
図４Ｂは、整流素子２７の電極間（端子２８ｂと端子２８ｃ間）の電流電圧特性を示す模式図である。整流素子２７は、電極間に電圧を印加すると、整流層を介した非線形的、かつ正負極で対称な電流電圧特性を有する。低電圧領域では高抵抗を示す一方、印加電圧の増加に伴って指数関数的に電流が増加する。抵抗状態は揮発的であり、電圧印加を止めると低抵抗状態は解除され高抵抗状態となる。
【００３９】
図４Ｃは、図４Ａの抵抗変化素子２６と図４Ｂの整流素子２７の電流電圧特性を重ね合わせて示した模式図である。また、図４Ｄは、スイッチ２２の抵抗変化素子２６と整流素子２７の直列接続の電流電圧特性を示す模式図である。図４Ｃの抵抗変化素子２６の電流電圧特性は、端子２８ａと端子２８ｂ間の電流電圧特性を、整流素子２７の電流電圧特性は、端子２８ｂと端子２８ｃ間の電流電圧特性を、各々示す。また、図４Ｄの直列接続の電流電圧特性は、端子２８ａと端子２８ｃ間の電流電圧特性を示す。
【００４０】
図４Ｄにおいて、端子２８ｃを接地し端子２８ａに正電圧を印加すると、図４Ｃの整流素子２７の抵抗が抵抗変化素子２６の抵抗を上回る電圧Ｖ２に相当する電圧Ｖ２’までの過程では、高抵抗な整流素子２７の電流電圧特性を示す。このためオフ状態での読み取り電圧である低電圧なＶ１’（図４ＣのＶ１に相当）では、整流素子２７の高抵抗な特性によりスニーク電流が抑制される。印加電圧がＶ２’以上の過程では、抵抗変化素子２６の抵抗が整流素子２７の抵抗を上回るようになり、抵抗変化素子２６が低抵抗状態に遷移するＶ３’（図４ＣのＶ３に相当）を含めて抵抗変化素子２６の電流電圧特性を示す。印加電圧をＶ３’から下げてくる過程では、低抵抗状態にある抵抗変化素子２６に比べて高抵抗な整流素子２７の電流電圧特性を示す。
【００４１】
一方、図４Ｄにおいて、端子２８ｃを接地し端子２８ａに負電圧を印加すると、−Ｖ３’（図４Ｃの−Ｖ３に相当）までの過程では、抵抗変化素子２６は低抵抗状態にあるため、抵抗の高い整流素子２７の電流電圧特性を示す。−Ｖ３’で抵抗変化素子２６が高抵抗状態に遷移すると、図４Ｃの整流素子２７の抵抗が抵抗変化素子２６の抵抗を上回る電圧−Ｖ２に相当する電圧−Ｖ２’までの過程では、高抵抗な抵抗変化素子２６の電流電圧特性を示す。印加電圧を−Ｖ２’からさらに下げる過程では、抵抗変化素子２６に比べて高抵抗な整流素子２７の電流電圧特性を示す。このためオフ状態での読み取り電圧である低電圧な−Ｖ１’（図４Ｃの−Ｖ１に相当）では、整流素子２７の高抵抗な特性によりスニーク電流が抑制される。
【００４２】
スイッチ回路２の、マルチファンアウトに対応した、入力線２３もしくは出力線２４の内の一つに接続した４端子スイッチ２１の内の複数の４端子スイッチ２１の抵抗変化素子２６をオンもしくはオフする方法を、以下に説明する。
【００４３】
図５Ａおよび図５Ｂは、入力線２３ｂに入力する信号を出力線２４ａと出力線２４ｂとに出力するために、４端子スイッチ２１ｂと４端子スイッチ２１ｅとをオンする動作を説明するための図である。当該動作の開始に際しては、４端子スイッチ２１ａ〜２１ｉは高抵抗状態であり、入力線２３ａ〜２３ｃと出力線２４ａ〜２４ｃと制御線２５ａ〜２５ｆはハイインピーダンス状態であるとする。
【００４４】
最初に、まず、図５Ａに示す４端子スイッチ２１ｂ、２１ｅの入力線２３ｂに接続する抵抗変化素子の組をオンし、続いて、図５Ｂに示す４端子スイッチ２１ｂ、２１ｅの出力線２４ａ、２４ｂに接続する抵抗変化素子の組をオンする場合を説明する。
【００４５】
まず、図５Ａに示すように、４端子スイッチ２１ｂ、２１ｅの入力線２３ｂに接続する抵抗変化素子をオンする。すなわち、制御線２５ｄと制御線２５ｅを接地（ＧＮＤ）し、入力線２３ｂに抵抗変化素子をオフからオンに遷移させるために十分な電圧Ｖｐ（プログラム電圧）を印加する。これにより入力線２３ｂに接続する抵抗変化素子がオンする。なお、制御線２５ｄと制御線２５ｅに電圧−Ｖｐを印加し、入力線２３ｂを接地してもよい。
【００４６】
このとき、例えば、最初に４端子スイッチ２１ｂの入力線２３ｂに接続する抵抗変化素子をオンし、次に４端子スイッチ２１ｅの入力線２３ｂに接続する抵抗変化素子をオンするとする。４端子スイッチ２１ｅの入力線２３ｂに接続する抵抗変化素子をオンするときには、４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子はオンしていないので、４端子スイッチ２１ｂはオンしていない。よって、入力線２３ｂと出力線２４ａとは４端子スイッチ２１ｂにより電気的に分離されている。このため、４端子スイッチ２１ｅの入力線２３ｂに接続する抵抗変化素子をオンするときに入力線２３ｂに電圧Ｖｐを印加しても、４端子スイッチ２１ｂが接続している出力線２４ａを充電する電流は流れない。
【００４７】
なお、４端子スイッチ２１ｂの入力線２３ｂに接続する抵抗変化素子と４端子スイッチ２１ｅの入力線２３ｂに接続する抵抗変化素子とを、同時にオンしてもよい。
【００４８】
続いて、図５Ｂに示すように、４端子スイッチ２１ｂ、２１ｅの出力線２４ａ、２４ｂに接続する抵抗変化素子をオンする。すなわち、制御線２５ｂを接地し、出力線２４ａ、２４ｂに電圧Ｖｐを印加する。これにより出力線２４ａ、２４ｂに接続する抵抗変化素子がオンする。なお、制御線２５ｂに電圧−Ｖｐを印加し、出力線２４ａ、２４ｂを接地してもよい。
【００４９】
このとき、例えば、最初に４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子をオンし、次に４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子をオンするとする。４端子スイッチ２１ｅの抵抗変化素子をオンするときには、４端子スイッチ２１ｂの２つの抵抗変化素子はオンしていることから、４端子スイッチ２１ｂはオンしている。しかしながら、４端子スイッチ２１ｂの制御線２５ｂに接続する整流素子によって、制御線２５ｂと出力線２４ａとは電気的に分離されている。このため、４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子をオンするために制御線２５ｂを接地しても、４端子スイッチ２１ｂが接続している出力線２４ａを放電する電流は流れない。
【００５０】
なお、４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子と４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子とを、同時にオンしてもよい。
【００５１】
次に、まず、図５Ｂに示す４端子スイッチ２１ｂ、２１ｅの出力線２４ａ、２４ｂに接続する抵抗変化素子をオンし、続いて、図５Ａに示す４端子スイッチ２１ｂ、２１ｅの入力線２３ｂに接続する抵抗変化素子をオンする場合を説明する。
【００５２】
まず、図５Ｂに示すように、４端子スイッチ２１ｂ、２１ｅの出力線２４ａ、２４ｂに接続する抵抗変化素子をオンする。すなわち、制御線２５ｂを接地し、出力線２４ａ、２４ｂに電圧Ｖｐを印加する。これにより出力線２４ａ、２４ｂに接続する抵抗変化素子がオンする。なお、制御線２５ｂに電圧−Ｖｐを印加し、出力線２４ａ、２４ｂを接地してもよい。
【００５３】
このとき、例えば、最初に４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子をオンし、次に４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子をオンするとする。４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子をオンするときには、４端子スイッチ２１ｂの入力線２３ｂに接続する抵抗変化素子はオンしていないので、４端子スイッチ２１ｂはオンしていない。よって、入力線２３ｂと出力線２４ａとは４端子スイッチ２１ｂにより電気的に分離されている。このため、４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子をオンするときに出力線２４ｂに電圧Ｖｐを印加しても、４端子スイッチ２１ｂが接続している出力線２４ａを充電する電流は流れない。
【００５４】
なお、４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子と４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子とを、同時にオンしてもよい。
【００５５】
続いて、図５Ａに示すように、４端子スイッチ２１ｂ、２１ｅの入力線２３ｂに接続する抵抗変化素子をオンする。すなわち、制御線２５ｄと制御線２５ｅを接地し、入力線２３ｂに電圧Ｖｐを印加する。これにより入力線２３ｂに接続する抵抗変化素子がオンする。なお、制御線２５ｄと制御線２５ｅに電圧−Ｖｐを印加し、入力線２３ｂを接地してもよい。
【００５６】
このとき、例えば、最初に４端子スイッチ２１ｂの入力線２３ｂに接続する抵抗変化素子をオンし、次に４端子スイッチ２１ｅの入力線２３ｂに接続する抵抗変化素子をオンするとする。４端子スイッチ２１ｅの抵抗変化素子をオンするときには、４端子スイッチ２１ｂの２つの抵抗変化素子はオンしていることから、４端子スイッチ２１ｂはオンしている。これにより、入力線２３ｂと出力線２４ａとは電気的に接続されている。このため、４端子スイッチ２１ｅの入力線２３ｂに接続する抵抗変化素子をオンするために入力線２３ｂに電圧Ｖｐを印加すると、４端子スイッチ２１ｂが接続している出力線２４ａを充電する電流が流れてしまう。
【００５７】
よって、スイッチ回路２は、先に、４端子スイッチ２１ｂ、２１ｅの出力線２４ａ、２４ｂに接続する抵抗変化素子を順にオンし、続いて、４端子スイッチ２１ｂ、２１ｅの入力線２３ｂに接続する抵抗変化素子を順にオンする場合を含まない。
【００５８】
なお、４端子スイッチ２１ｂの入力線２３ｂに接続する抵抗変化素子と４端子スイッチ２１ｅの入力線２３ｂに接続する抵抗変化素子とを、同時にオンしてもよい。これにより、前記のような、４端子スイッチ２１ｂが接続している出力線２４ａを充電する電流を抑制することができる。
【００５９】
スイッチ回路２では、以上のように、入力線２３ｂに入力する信号を出力線２４ａと出力線２４ｂとに出力する場合、まず入力線に接続する抵抗変化素子の組をオンし、続いて出力線に接続する抵抗変化素子の組をオンする。もしくは、入力線に接続する抵抗変化素子の組と出力線に接続する抵抗変化素子の組とを、組ごとに一斉にオンする。
【００６０】
以上によりスイッチ回路２では、マルチファンアウトに対応した複数のスイッチをスイッチさせる際に、オン動作しているスイッチが接続している入力線もしくは出力線上でオン状態にある別のスイッチをなくすることができる。もしくはオン状態にある別のスイッチによる不要な電流を抑制することができる。
【００６１】
これに対して、スイッチ回路２の方法とは異なり、始めに４端子スイッチ２１ｂの２つの抵抗変化素子をオンし、次に４端子スイッチ２１ｅの２つの抵抗変化素子をオンする方法の場合、４端子スイッチ２１ｅをオンする時には既に４端子スイッチ２１ｂがオンしている。このとき、４端子スイッチ２１ｅの入力線２３ｂに接続する抵抗変化素子をオンするために入力線２３ｂに電圧Ｖｐを印加すると、既にオンしている４端子スイッチ２１ｂを介して出力線２４ａを充電する電流が流れてしまう。一方で、４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子をオンする場合は、４端子スイッチ２１ｂの制御線２５ｂに接続する整流素子によって、制御線２５ｂと出力線２４ａとは電気的に分離されている。このため、４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子をオンするために制御線２５ｂを接地しても、出力線２４ａを放電する電流は流れない。
【００６２】
以上のように、始めに４端子スイッチ２１ｂの２つの抵抗変化素子をオンし、次に４端子スイッチ２１ｅの２つの抵抗変化素子をオンする既知の方法では、４端子スイッチ２１ｅをオンする時に既にオンしている４端子スイッチ２１ｂを介して不要な電流が流れてしまう。このため、この既知の方法は、本実施形態のスイッチ回路２の方法とは区別される。
【００６３】
図６Ａおよび図６Ｂは、入力線２３ａ、２３ｂ、２３ｃに入力する信号を出力線２４ｂに出力するために、４端子スイッチ２１ｄ、２１ｅ、２１ｆをオンする動作を説明するための図である。当該動作の開始に際しては、４端子スイッチ２１ａ〜２１ｉは高抵抗状態であり、入力線２３ａ〜２３ｃと出力線２４ａ〜２４ｃと制御線２５ａ〜２５ｆはハイインピーダンス状態であるとする。
【００６４】
まず図６Ａに示すように、４端子スイッチ２１ｄ、２１ｅ、２１ｆの出力線２４ｂに接続する抵抗変化素子をオンする。すなわち、制御線２５ａ、２５ｂ、２５ｃを接地し、出力線２４ｂに抵抗変化素子をオフからオンに遷移させるために十分な電圧Ｖｐを印加する。これにより出力線２４ｂに接続する抵抗変化素子がオンする。なお、制御線２５ａ、２５ｂ、２５ｃに電圧−Ｖｐを印加し、出力線２４ｂを接地してもよい。
【００６５】
ここで、４端子スイッチ２１ｄ、２１ｅ、２１ｆの出力線２４ｂに接続する抵抗変化素子の順でオンするとする。この場合、図５Ａで説明した理由と同じ理由により、４端子スイッチ２１ｅ、２１ｆの出力線２４ｂに接続する抵抗変化素子をオンするときに、出力線２４ｂに電圧Ｖｐを印加しても、４端子スイッチ２１ｄが接続している入力線２３ａを充電する電流は流れない。
【００６６】
なお、４端子スイッチ２１ｄ、２１ｅ、２１ｆの出力線２４ｂに接続する抵抗変化素子を、同時にオンしてもよい。
【００６７】
次に図６Ｂに示すように、４端子スイッチ２１ｄ、２１ｅ、２１ｆの入力線２３ａ、２３ｂ、２３ｃに接続する抵抗変化素子をオンする。すなわち、制御線２５ｅを接地し、入力線２３ａ、２３ｂ、２３ｃに電圧Ｖｐを印加する。これにより入力線２３ａ、２３ｂ、２３ｃに接続する抵抗変化素子がオンする。なお、制御線２５ｅに電圧−Ｖｐを印加し、入力線２３ａ、２３ｂ、２３ｃを接地してもよい。
【００６８】
ここで、４端子スイッチ２１ｄ、２１ｅ、２１ｆの入力線２３ａ、２３ｂ、２３ｃに接続する抵抗変化素子の順でオンするとする。この場合、図５Ｂで説明した理由と同じ理由により、４端子スイッチ２１ｅ、２１ｆの入力線２３ｂ、２３ｃに接続する抵抗変化素子をオンするときに、制御線２５ｅを接地しても、４端子スイッチ２１ｄが接続している入力線２３ａを放電する電流は流れない。
【００６９】
なお、４端子スイッチ２１ｄ、２１ｅ、２１ｆの入力線２３ａ、２３ｂ、２３ｃに接続する抵抗変化素子を、同時にオンしてもよい。
【００７０】
スイッチ回路２では、以上のように、入力線２３ａ、２３ｂ、２３ｃに入力する信号を出力線２４ｂに出力する場合、まず出力線に接続する抵抗変化素子の組をオンし、続いて入力線に接続する抵抗変化素子の組をオンする。もしくは、出力線に接続する抵抗変化素子の組と入力線に接続する抵抗変化素子の組とを、組ごとに一斉にオンする。
【００７１】
以上により、図５Ａと図５Ｂで説明した理由と同じ理由により、マルチファンアウトに対応した複数のスイッチをオンする際に、スイッチ動作中のスイッチが接続している入力線もしくは出力線上でオン状態にある別のスイッチをなくすることができる。もしくはオン状態にある別のスイッチによる不要な電流を抑制することができる。
【００７２】
図７Ａおよび図７Ｂは、入力線２３ｂに入力する信号を出力線２４ａ、２４ｂに出力するためにオンしている４端子スイッチ２１ｂ、２１ｅを、オフする動作を説明するための図である。当該動作の開始に際しては、４端子スイッチ２１ａ〜２１ｉの内の４端子スイッチ２１ｂ、２１ｅ以外は高抵抗状態であり、入力線２３ａ〜２３ｃと出力線２４ａ〜２４ｃと制御線２５ａ〜２５ｆはハイインピーダンス状態であるとする。
【００７３】
最初に、まず、図７Ａに示す４端子スイッチ２１ｂ、２１ｅの出力線２４ａ、２４ｂに接続する抵抗変化素子をオフし、続いて、図７Ｂに示す４端子スイッチ２１ｂ、２１ｅの入力線２３ｂに接続する抵抗変化素子をオフする場合を説明する。
【００７４】
まず、図７Ａに示すように、４端子スイッチ２１ｂ、２１ｅの出力線２４ａ、２４ｂに接続する抵抗変化素子をオフする。すなわち、制御線２５ｂに抵抗変化素子をオンからオフに遷移させるために十分な電圧Ｖｐを印加し、出力線２４ａ、２４ｂを接地する。これにより、出力線２４ａ、２４ｂに接続する抵抗変化素子がオフする。なお、制御線２５ｂを接地し、出力線２４ａ、２４ｂに電圧−Ｖｐを印加してもよい。
【００７５】
このとき、例えば、最初に４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子をオフし、次に４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子をオフするとする。４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子をオフするときには、４端子スイッチ２１ｅはオンしている。しかしながら、４端子スイッチ２１ｅの制御線２５ｂに接続する整流素子によって、制御線２５ｂと４端子スイッチ２１ｅとは電気的に分離されている。このため、４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子をオンするために制御線２５ｂに電圧Ｖｐを印加しても、４端子スイッチ２１ｅを介しての電流は流れない。
【００７６】
なお、４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子と４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子とを、同時にオフしてもよい。
【００７７】
続いて、図７Ｂに示す４端子スイッチ２１ｂ、２１ｅの入力線２３ｂに接続する抵抗変化素子をオフする。すなわち、入力線２３ｂを接地し、制御線２５ｄ、２５ｅに電圧Ｖｐを印加する。これにより、入力線２３ｂに接続する抵抗変化素子がオフする。なお、入力線２３ｂに電圧−Ｖｐを印加し、制御線２５ｄ、２５ｅを接地してもよい。
【００７８】
このとき、例えば、最初に４端子スイッチ２１ｂの入力線２３ｂに接続する抵抗変化素子をオフし、次に４端子スイッチ２１ｅの入力線２３ｂに接続する抵抗変化素子をオフするとする。４端子スイッチ２１ｂの入力線２３ｂに接続する抵抗変化素子をオフするときには、４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子はオフしている。よって、入力線２３ｂと出力線２４ｂとは電気的に分離されている。このため、４端子スイッチ２１ｂの入力線２３ｂに接続する抵抗変化素子をオフするために入力線２３ｂを接地しても、出力線２４ｂを放電する電流は流れない。
【００７９】
なお、４端子スイッチ２１ｂの入力線２３ｂに接続する抵抗変化素子と４端子スイッチ２１ｅの入力線２３ｂに接続する抵抗変化素子とを、同時にオフしてもよい。
【００８０】
次に、まず、図７Ｂに示す４端子スイッチ２１ｂ、２１ｅの入力線２３ｂに接続する抵抗変化素子をオフし、続いて、図７Ａに示す４端子スイッチ２１ｂ、２１ｅの出力線２４ａ、２４ｂに接続する抵抗変化素子をオフする場合を説明する。
【００８１】
まず、図７Ｂに示す４端子スイッチ２１ｂ、２１ｅの入力線２３ｂに接続する抵抗変化素子をオフする。すなわち、入力線２３ｂを接地し、制御線２５ｄ、２５ｅに電圧Ｖｐを印加する。これにより、入力線２３ｂに接続する抵抗変化素子がオフする。なお、入力線２３ｂに電圧−Ｖｐを印加し、制御線２５ｄ、２５ｅを接地してもよい。
【００８２】
このとき、例えば、最初に４端子スイッチ２１ｂの入力線２３ｂに接続する抵抗変化素子をオフし、次に４端子スイッチ２１ｅの入力線２３ｂに接続する抵抗変化素子をオフするとする。４端子スイッチ２１ｂの入力線２３ｂに接続する抵抗変化素子をオフするときには、４端子スイッチ２１ｅはオンしている。よって、入力線２３ｂと出力線２４ｂとは電気的に接続されている。このため、４端子スイッチ２１ｂの入力線２３ｂに接続する抵抗変化素子をオフするために入力線２３ｂを接地すると、出力線２４ｂを放電する電流が流れてしまう。
【００８３】
よって、スイッチ回路２は、先に、４端子スイッチ２１ｂ、２１ｅの入力線２３ｂに接続する抵抗変化素子を順にオフし、続いて、４端子スイッチ２１ｂ、２１ｅの出力線２４ａ、２４ｂに接続する抵抗変化素子を順にオフする場合を含まない。
【００８４】
なお、４端子スイッチ２１ｂの入力線２３ｂに接続する抵抗変化素子と４端子スイッチ２１ｅの入力線２３ｂに接続する抵抗変化素子とを、同時にオフしてもよい。これにより、出力線２４ｂを放電する電流を抑制することができる。
【００８５】
続いて、図７Ａに示すように、４端子スイッチ２１ｂ、２１ｅの出力線２４ａ、２４ｂに接続する抵抗変化素子をオフする。すなわち、制御線２５ｂに電圧Ｖｐを印加し、出力線２４ａ、２４ｂを接地する。これにより、出力線２４ａ、２４ｂに接続する抵抗変化素子がオフする。なお、制御線２５ｂを接地し、出力線２４ａ、２４ｂに電圧−Ｖｐを印加してもよい。
【００８６】
このとき、例えば、最初に４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子をオフし、次に４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子をオフするとする。４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子をオフするときには、４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子はオンしている。しかしながら、４端子スイッチ２１ｅの制御線２５ｂに接続する整流素子によって、制御線２５ｂと出力線２４ｂとは電気的に分離されている。このため、４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子をオンするために制御線２５ｂを接地しても、４端子スイッチ２１ｅが接続している出力線２４ｂを放電する電流は流れない。
【００８７】
なお、４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子と４端子スイッチ２１ｅの出力線２４ｂに接続する抵抗変化素子とを、同時にオフしてもよい。
【００８８】
以上のように、スイッチ回路２では、入力線２３ｂに入力する信号を出力線２４ａと出力線２４ｂとに出力するためにオンしている４端子スイッチ２１ｂ、２１ｅをオフする場合、まず出力線２４ａ、２４ｂに接続する抵抗変化素子の組をオフし、続いて入力線２３ｂに接続する抵抗変化素子の組をオフする。もしくは、出力線２４ａ、２４ｂに接続する抵抗変化素子の組と入力線２３ｂに接続する抵抗変化素子の組とを、組ごとに一斉にオフする。
【００８９】
これによりスイッチ回路２では、マルチファンアウトに対応した複数のスイッチをオフする際に、オフ動作しているスイッチが接続している入力線もしくは出力線上でオン状態にある別のスイッチによる不要な電流を抑制することができる。
【００９０】
これに対して、スイッチ回路２の方法とは異なり、始めに４端子スイッチ２１ｂの２つの抵抗変化素子をオフし、次に４端子スイッチ２１ｅの２つの抵抗変化素子をオフする方法の場合、４端子スイッチ２１ｂをオフする時には４端子スイッチ２１ｅがオンしている。このとき、４端子スイッチ２１ｂの入力線２３ｂに接続する抵抗変化素子を先にオフする場合、入力線２３ｂを接地すると、オンしている４端子スイッチ２１ｅを介して出力線２４ｂを放電する電流が流れてしまう。一方で、４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子を先にオフする場合、４端子スイッチ２１ｅの制御線２５ｂに接続する整流素子によって、制御線２５ｂと出力線２４ｂとは電気的に分離されている。このため、４端子スイッチ２１ｂの出力線２４ａに接続する抵抗変化素子をオンするために制御線２５ｂを接地しても、出力線２４ｂを放電する電流は流れない。
【００９１】
以上のように、始めに４端子スイッチ２１ｂの２つの抵抗変化素子をオフし、次に４端子スイッチ２１ｅの２つの抵抗変化素子をオフする既知の方法では、４端子スイッチ２１ｂをオフするときに、オンしている４端子スイッチ２１ｅを介して電流が流れてしまう。このため、この既知の方法は、本実施形態のスイッチ回路２の方法とは区別される。
【００９２】
本実施形態のスイッチ回路２では、以上のように、入力線もしくは出力線の内の一つに接続する４端子スイッチの内の複数の４端子スイッチの抵抗変化素子の内の、入力線に接続する抵抗変化素子の組と出力線に接続する抵抗変化素子の組の、順序を指定して組ごとにオンもしくはオフする。
【００９３】
すなわち、入力線もしくは出力線の内の一つに接続する４端子スイッチの内の複数の４端子スイッチの抵抗変化素子の内の、前記の入力線もしくは出力線の内の前記一つに接続する抵抗変化素子の組から先にオンする。また、入力線もしくは出力線の内の一つに接続する４端子スイッチの内の複数の４端子スイッチの抵抗変化素子の内の、前記の入力線もしくは出力線の内の前記一つに接続する抵抗変化素子とは別の抵抗変化素子の組から先にオフする。
【００９４】
また、本実施形態のスイッチ回路２では、入力線もしくは出力線の内の一つに接続する４端子スイッチの内の複数の４端子スイッチの抵抗変化素子の内の、入力線に接続する抵抗変化素子の組と出力線に接続する抵抗変化素子の組を、組ごとに一斉にオンもしくはオフする。
【００９５】
以上により、本実施形態のスイッチ回路２によれば、マルチファンアウトに対応した複数のスイッチをスイッチさせる際に、スイッチ動作中のスイッチが接続している入力線もしくは出力線上でオン状態にある別のスイッチをなくすることができる。もしくはオン状態にある別のスイッチによる不要な電流を抑制することができる。これにより、寄生容量の影響によるスイッチ動作時間の遅延やリーク電流が抑制される。その結果、短いパルスでの高速なスイッチ動作が高い信頼性を有して可能となる。
【００９６】
図８Ａは、本実施形態のスイッチ回路２を用いた半導体装置の構成を示すブロック図である。半導体装置２００は、多層銅配線を有する半導体集積回路２０を有し、スイッチ回路２を多層銅配線内に組み込むことができる。また、半導体集積回路２０はスイッチ回路２を動作させるドライバ回路３を設けることができる。半導体装置２００は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタやバイポーラトランジスタを有するメモリ回路、マイクロプロセッサなどの論理回路、これらを同時に搭載した回路、などの半導体集積回路２０を有する。半導体装置２００はまた、樹脂や金属やセラミックなどでパッケージされていてもよい。
【００９７】
図８Ｂは、スイッチ回路２を動作させるドライバ回路３の構成を示すブロック図である。ドライバ回路３は、入力線電圧印加回路４と、出力線電圧印加回路５と、制御線電圧印加回路６と、制御回路７とを有する。入力線電圧印加回路４と出力線電圧印加回路５と制御線電圧印加回路６は、各々、入力線と出力線と制御線へ、所定の電圧の印加や接地を行う。制御回路７は、入力線電圧印加回路４や出力線電圧印加回路５や制御線電圧印加回路６を制御して、入力線や出力線や制御線に、図５Ａや図５Ｂや図６Ａや図６Ｂや図７Ａや図７Ｂで説明した本実施形態のスイッチ方法の電圧印加スキームを実現する。ドライバ回路３は、ＣＭＯＳトランジスタと多層銅配線により作製される。
【００９８】
また、半導体装置２００に電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）などを接続することができ、スイッチ回路２を接続の際のスイッチとして用いることができる。また、本実施形態のスイッチ回路２は、スイッチ以外にも、不揮発性メモリとして用いることができる。
【００９９】
図９は、本実施形態のスイッチ回路を用いた半導体集積回路の構成例を示す図である。半導体集積回路２０’は、４端子スイッチ２１を有するクロスバスイッチであるスイッチ回路２’と、これに接続するロジックブロックを有する。ロジックブロックは、例えば、スイッチ回路２’に接続したＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）を有する。ＬＵＴは、スイッチ回路２’により切り替えられた信号を入力し、入力した信号に対する値を出力するなどの信号の入出力を行うことができる。スイッチ回路２’はまた、隣接した別のクロスバスイッチへ信号を伝達する短距離信号線や、離れたクロスバスイッチへ信号を伝達する長距離信号線を有していてもよい。また、クロスバスイッチ同士の信号線間で信号を接続／切断するスイッチを有していてもよい。
【０１００】
図１０は、本実施形態のスイッチ回路を用いた半導体集積回路であるロジックブロックの構成例を示す図である。ロジックブロックは、ルックアップテーブルとＤフリップフロップを有し、ルックアップテーブルは、ロジック構成を記憶するデータメモリを有する。データメモリは、４端子スイッチ２１を有するスイッチ回路２の構成を用いることにより、不揮発性を実現することができ、消費電力を抑制することができる。
【０１０１】
図１１は、本実施形態のスイッチ回路２を構成する４端子スイッチが、半導体集積回路に集積される際の具体的な構成例を示す断面図であるが、これには限定されない。
【０１０２】
４端子スイッチ１２２は、半導体基板１０１上の多層配線層の内部に形成される。多層配線層は、半導体基板１０１上に、層間絶縁膜１０２、Ｌｏｗ−ｋ膜１０３、層間絶縁膜１０４、バリア絶縁膜１０７、保護絶縁膜１１４、層間絶縁膜１１５、Ｌｏｗ−ｋ膜１１６、層間絶縁膜１１７、及びバリア絶縁膜１２１の順に積層した絶縁積層体を有する。多層配線層は、層間絶縁膜１０４及びＬｏｗ−ｋ膜１０３に形成された配線溝に第１バリアメタルＡ１０６ａ、第１バリアメタルＢ１０６ｂを介して第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂが埋め込まれている。
【０１０３】
多層配線層はまた、層間絶縁膜１１７及びＬｏｗ−ｋ膜１１６に形成された配線溝に第２配線Ａ１１８ａ、第２配線Ｂ１１８ｂが埋め込まれている。さらに、層間絶縁膜１１５、保護絶縁膜１１４、第２ハードマスク膜１１３、及び第１ハードマスク膜１１２に形成された下穴にビアＡ１１９ａ、ビアＢ１１９ｂが埋め込まれている。第２配線Ａ１１８ａとビアＡ１１９ａ、及び第２配線Ｂ１１８ｂとビアＢ１１９ｂは、各々一体となっている。第２配線Ａ１１８ａとビアＡ１１９ａ、及び第２配線Ｂ１１８ｂとビアＢ１１９ｂの側面乃至底面は、第２バリアメタルＡ１２０ａ、及び第２バリアメタルＢ１２０ｂによって覆われている。
【０１０４】
多層配線層は、バリア絶縁膜１０７に形成された開口部で抵抗変化素子の活性電極（抵抗変化素子２６の端子２８ａに相当し、以降、第１電極と呼ぶ）となる第１配線Ａ１０５ａ及び第１配線Ｂ１０５ｂ、第１配線Ａ１０５ａ及び第１配線Ｂ１０５ｂに挟まれた層間絶縁膜１０４を有する。さらに、バリア絶縁膜１０７の開口部及び開口部の壁面乃至バリア絶縁膜１０７上に、イオン伝導層１０９、抵抗変化素子の不活性電極となる第２電極１１０（抵抗変化素子２６の端子２８ｂに相当）を有する。第１配線Ａ１０５ａ（第１電極）とイオン伝導層１０９と第２電極１１０の組、及び第１配線Ｂ１０５ｂ（第１電極）とイオン伝導層１０９と第２電極１１０の組は、各々抵抗変化素子を形成している。
【０１０５】
さらに、多層配線層は、整流素子の一方の電極を兼用する第２電極１１０（整流素子２７の端子２８ｂに相当）上に、整流層スタック１０８、及び整流素子のもう一方の電極である第３電極１１１（整流素子２７の端子２８ｃに相当）の順の積層を有する。第２電極１１０と整流層スタック１０８と第３電極１１１は、２つの抵抗変化素子上の各々に整流素子を形成している。さらに、第３電極１１１上に第１ハードマスク膜１１２及び第２ハードマスク膜１１３が形成されている。イオン伝導層１０９、第２電極１１０、整流層スタック１０８、第３電極１１１、第１ハードマスク膜１１２及び第２ハードマスク膜１１３の積層体の上面乃至側面は、保護絶縁膜１１４で覆われている。
【０１０６】
第１配線Ａ１０５ａ及び第１配線Ｂ１０５ｂの一部を、抵抗変化素子の活性電極（第１電極）とすることで、製造工程を簡略化しながら、電極抵抗の低減が可能である。すなわち、既知の銅ダマシン配線プロセスに対して、少なくとも３枚のフォトマスクを用いる工程を追加するだけで、多層配線中へ抵抗変化素子と整流素子とを直列接続したスイッチを２つ有する４端子スイッチ１２２を形成することができる。これにより、電極抵抗の低減と低コスト化を同時に実現することができる。
【０１０７】
４端子スイッチ１２２は、バリア絶縁膜１０７に形成された開口部で、イオン伝導層１０９と第１配線Ａ１０５ａ及び第１配線Ｂ１０５ｂが直接接している。このとき、イオン伝導層１０９の一部を構成する金属が第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂに拡散し、合金層を形成している。
【０１０８】
４端子スイッチ１２２は、第２電極１１０上に整流層スタック１０８を有し、整流層スタック１０８は上面で第３電極１１１に接している。第３電極１１１は２つの領域にエッチングによって電気的に分離されている。この際、整流層スタック１０８は第３電極１１１と同じく２つに分離されていても良いし、分離されていなくても良い。第３電極１１１上には第３電極１１１と同じく分離された第１ハードマスク膜１１２及び第２ハードマスク膜１１３が存在している。第２ハードマスク膜１１３は製造工程中に消滅しても良い。４端子スイッチ１２２は、第３電極１１１上でビアＡ１１９ａ及びビアＢ１１９ｂと第３電極１１１とが第２バリアメタルＡ１２０ａ及び第２バリアメタルＢ１２０ｂを介して電気的に接続されている。
【０１０９】
４端子スイッチ１２２は、整流層スタック１０８を介して、第２電極１１０と第１配線Ａ１０５ａもしくは第１配線Ｂ１０５ｂ間に電圧の印加、あるいは電流を流すことで、オン／オフの制御を行う。例えば、イオン伝導層１０９への第１配線Ａ１０５ａ及び第１配線Ｂ１０５ｂを形成する金属から供給される金属イオンの電界拡散を利用して、オン／オフの制御を行う。この際、整流層スタック１０８における電流によってオン時の抵抗が決まる。
【０１１０】
半導体基板１０１は、半導体素子が形成された基板である。半導体基板１０１には、例えば、シリコン基板、単結晶基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板、液晶製造用基板等の基板を用いることができる。
【０１１１】
層間絶縁膜１０２は、半導体基板１０１上に形成された絶縁膜である。層間絶縁膜１０２には、例えば、酸化シリコン膜、ＳｉＯＣ膜等を用いることができる。層間絶縁膜１０２は、複数の絶縁膜を積層したものであってもよい。
【０１１２】
Ｌｏｗ−ｋ膜１０３は、層間絶縁膜１０２、１０４間に存する誘電率の低い絶縁膜であり、酸化シリコン膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等が用いられる。Ｌｏｗ−ｋ膜１０３には、第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂを埋め込むための配線溝が形成され、当該配線溝に第１バリアメタルＡ１０６ａ、第１バリアメタルＢ１０６ｂを介して第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂが埋め込まれている。
【０１１３】
層間絶縁膜１０４は、Ｌｏｗ−ｋ膜１０３上に形成された絶縁膜である。層間絶縁膜１０４には、例えば、酸化シリコン膜、ＳｉＯＣ膜等を用いることができる。層間絶縁膜１０４は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１０４には、第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂを埋め込むための配線溝が形成されており、当該配線溝に第１バリアメタルＡ１０６ａ、第１バリアメタルＢ１０６ｂを介して第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂが埋め込まれている。
【０１１４】
第１配線Ａ１０５ａ及び第１配線Ｂ１０５ｂは、層間絶縁膜１０４及びＬｏｗ−ｋ膜１０３に形成された配線溝に第１バリアメタルＡ１０６ａ及び第１バリアメタルＢ１０６ｂを介して埋め込まれた配線である。第１配線Ａ１０５ａ及び第１配線Ｂ１０５ｂは、４端子スイッチ１２２の第１電極（活性電極）を兼ね、イオン伝導層１０９と直接接している。イオン伝導層Ａ１０９ａの上面は第２電極１１０（不活性電極）に直接接している。第１配線Ａ１０５ａ及び第１配線Ｂ１０５ｂを構成する金属には、イオン伝導層１０９において拡散、イオン伝導可能な金属が用いられ、例えば、銅等を用いることができるが、これには限定されない。第１配線Ａ１０５ａ及び第１配線Ｂ１０５ｂを構成する金属は、例えば、銅とアルミニウムなどとの合金でもよい。
【０１１５】
第１バリアメタルＡ１０６ａ、第１バリアメタルＢ１０６ｂは、第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂを形成する金属が層間絶縁膜１０４や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。第１バリアメタルＡ１０６ａ、第１バリアメタルＢ１０６ｂには、例えば、第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂが銅を主成分とする金属元素からなる場合には、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【０１１６】
バリア絶縁膜１０７は、第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂを含む層間絶縁膜１０４上に形成される。バリア絶縁膜１０７は、第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂを形成する金属（例えば、銅）の酸化を防いだり、層間絶縁膜１１５中への第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂを形成する金属の拡散を防いだりする。さらに、第３電極１１１、整流層スタック１０８、第２電極１１０、イオン伝導層１０９の加工時にエッチングストップ層としての役割を有する。バリア絶縁膜１０７には、例えば、ＳｉＣ膜、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。バリア絶縁膜１０７は、保護絶縁膜１１４及び第１ハードマスク膜１１２と同一材料であることが好ましい。
【０１１７】
イオン伝導層１０９は、高抵抗状態と低抵抗状態とで抵抗が遷移する膜である。第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂ（活性電極）を形成する金属から生成される金属イオンの作用（拡散、イオン伝導、金属析出など）により、抵抗が変化する材料を用いることができる。低抵抗状態（オン）への抵抗変化を金属イオンの還元による電極間の金属架橋の形成で行い、高抵抗状態（オフ）への抵抗変化を金属架橋の消滅で行う場合、イオン伝導可能な膜が用いられる。
【０１１８】
イオン伝導層１０９は、第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂに接する金属酸化物のイオン伝導層と、第２電極１１０に接するポリマーのイオン伝導層との積層構造とすることができる。
【０１１９】
ポリマーのイオン伝導層は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでＲＦ電力の印加を開始する。例えば、原料の供給量は１０〜２００ｓｃｃｍ、ヘリウムの供給は原料気化器経由で５００ｓｃｃｍ供給することができるが、これには限定されない。
【０１２０】
金属酸化物のイオン伝導層は、第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂを形成する金属が、ポリマーのイオン伝導層を堆積している間の加熱やプラズマでポリマーのイオン伝導層中に拡散することを防止する。さらに、このとき、第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂが酸化され、ポリマーのイオン伝導層への拡散が促進されることを防止する。金属酸化物のイオン伝導層を形成する金属は、例えば、ジルコニウム、ハフニウム、アルミニウム、チタンなどである。これらの金属は、金属の成膜後、ポリマーのイオン伝導層の成膜チャンバー内の減圧下で酸素雰囲気に曝され、酸化ジルコニウム、酸化ハフニウム、酸化アルミニウム、酸化チタンなどとなり、イオン伝導層１０９の一部となる。
【０１２１】
金属酸化物のイオン伝導層を形成する金属膜の好ましい膜厚は０．５〜１ｎｍである。金属膜は、積層や単層とすることができる。金属膜の成膜はスパッタリングで行うことが好ましい。スパッタリングによりエネルギーを得た金属原子またはイオンは第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂに突入、拡散し、合金層を形成する。イオン伝導層Ａ１０９は、第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂ、第１配線Ａ１０５ａ及び第１配線Ｂ１０５ｂに挟まれた層間絶縁膜１０４、バリア絶縁膜１０７の開口部に形成されているテーパ面、乃至バリア絶縁膜１０７上に形成される。
【０１２２】
第２電極１１０は、４端子スイッチ１２２の抵抗変化素子の不活性電極であり、イオン伝導層１０９と直接接している。第２電極１１０には、以下の２種類の金属の合金を用いることができる。一方は、第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂを形成する金属よりもイオン化しにくく、イオン伝導層１０９及びイオン伝導層Ｂ１０９ｂにおいて拡散やイオン伝導しにくい金属であるルテニウムである。もう一方は、第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂを形成する金属と密着性の良いチタン、タンタル、ジルコニウム、ハフニウム、アルミニウムなどである。
【０１２３】
ルテニウムと合金化する金属は、金属から金属イオンを生成する過程（酸化過程）での標準生成ギブズエネルギーがルテニウムよりも負方向に大きい金属であることが望ましい。標準生成ギブズエネルギーがルテニウムより負方向に大きいチタン、タンタル、ジルコニウム、ハフニウム、アルミニウムは、ルテニウムに比べて化学反応が自発的に起こりやすく反応性が高い。このため、ルテニウムと合金化することで、第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂを形成する金属で形成された金属架橋と第２電極１１０との密着性が向上する。
【０１２４】
一方、ルテニウムを含まないチタン、タンタル、ジルコニウム、ハフニウム、アルミニウムなどの添加金属のみだと反応性が高くなってしまい、オフ状態に遷移しなくなる。オン状態からオフ状態への遷移は、金属架橋の酸化反応（溶解反応）によって進行する。第２電極１１０を構成する金属の標準生成ギブズエネルギーが、第１配線Ａ１０５ａ、第１配線Ｂ１０５ｂを形成する金属よりも負方向に大きくなった場合、金属架橋の酸化反応よりも第２電極１１０を構成する金属の酸化反応が進行する。このため、オフ状態に遷移できなくなる。よって、第２電極１１０に使用する金属材料は、標準生成ギブズエネルギーが銅よりも負方向に小さいルテニウムと合金化する必要がある。
【０１２５】
さらに、第２電極１１０を構成する金属に金属架橋の成分である銅が混入すると、標準ギブズエネルギーが負方向に大きい金属を添加した効果が薄れるため、ルテニウムに添加する金属は銅および銅イオンに対してバリア性のある材料が好ましい。例えば、タンタル、チタンなどであり、特にチタンはオフへの遷移とオン状態の安定性に優れている。
【０１２６】
一方、添加金属の量は大きいほど、オン状態が安定化し、５ａｔ％程度の添加でも安定性が向上する。第２電極１１０をルテニウムとチタンの合金とし、チタンの含有率を２０〜３０ａｔ％とすることが好ましい。当該ルテニウム合金における、ルテニウムの含有率は、６０ａｔ％以上９０ａｔ％以下が望ましい。
【０１２７】
ルテニウム合金の形成には、スパッタリング法を用いることが望ましい。スパッタリング法を用いて合金を成膜する場合、ルテニウムと添加金属との合金ターゲットを用いる方法や、ルテニウムターゲットと添加金属のターゲットを同一チャンバー内で同時にスパッタリングするコスパッタ法がある。さらに、予め添加金属の薄膜を形成し、その上に、スパッタリング法を用いてルテニウムを成膜し、衝突原子のエネルギーで合金化するインターミキシング法がある。コスパッタ法およびインターミキシング法を用いると、合金の組成を変えることができる。インターミキシング法を採用する際には、ルテニウムの成膜を完了した後に、混合状態の均一化のために、４００℃以下での熱処理を加えることが好ましい。
【０１２８】
また、第２電極１１０は、抵抗変化素子の不活性電極であるとともに、整流素子の一方の電極でもあることから、２層構造であることが望ましい。第２電極１１０は、イオン伝導層１０９と接する側をルテニウム合金とし、整流層スタック１０８に接する側を金属の窒化物とすることができる。特に大気中で安定で、酸化被膜を作り難く、酸素や銅イオンに対してバリア性を有するチタンやタンタルの窒化物が好ましい。酸化被膜が存在すると、整流素子のオン電流の減少や、酸化被膜の欠陥を起因とした絶縁破壊電圧の低下が生じる。
【０１２９】
窒化チタンや窒化タンタルは、ルテニウム合金の上層にスパッタリング法により真空一貫で成膜することができる。スパッタリング法を用いて窒化チタンや窒化タンタルを成膜する場合、窒素とアルゴンの混合ガスのプラズマを用いて金属ターゲットを蒸発させるリアクティブスパッタ法を用いることが好ましい。金属ターゲットより蒸発した金属は窒素と反応し、金属窒化物となって基板上に成膜される。
【０１３０】
窒化チタンや窒化タンタルをスパッタリング法で成膜する際、窒素ガスに対するアルゴンガスの割合を５０％以上にすることが望ましい。特にチタンでは、窒素ガスに対するアルゴンガスの割合を５０％以上とすることで、窒化チタン中の窒素の含有率を５０％以下にできる。窒化チタンの窒素含有率が増加すると、比抵抗が増加し、電極と非晶質シリコン間におけるコンタクト抵抗が高くなる。窒化された金属で構成された電極において、窒素含有率を下げることでコンタクト抵抗が低減し、整流素子のオン時の電流が増加し、好適な整流特性に寄与する。
【０１３１】
整流層を有する整流層スタック１０８は双極性の整流効果を有し、印加電圧に対して電流が非線形的に増加する特性を有する。整流層スタック１０８はバッファ層である非晶質シリコン、整流層である窒化シリコン、バッファ層である非晶質シリコンの順で積層することで、優れた非線形性を生じる。
【０１３２】
バッファ層は、整流層である窒化チタンや窒化タンタルと第２及び第３電極層とのバンドオフセットを緩和し、オン時の電導性を向上させる。このため、バッファ層は、バッファ層の仕事関数が整流層である窒化チタンや窒化タンタルの仕事関数よりも大きいことが好ましい。さらに、バッファ層の仕事関数は第２及び第３電極の仕事関数より小さいことが好ましい。
【０１３３】
バッファ層は非晶質シリコンで構成されることができる。非晶質シリコンは、シランを原料ガスに用いたプラズマＣＶＤ法で堆積される。例えば、基板温度が３５０〜４００℃の範囲に保持された３００ｍｍウェハ用平行平板プラズマＣＶＤリアクターに、シランガスを１００〜３００ｓｃｃｍ導入し、アルゴンガスを１〜２ｓｌｐｍ、ヘリウムガスを１〜２ｓｌｐｍの範囲で導入する。さらに、圧力３００〜６００Ｐａ、５０〜２００ＷのＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）電力をシャワーヘッドに印加することで、非晶質シリコン膜が堆積する。
【０１３４】
非晶質シリコンには、シリコン同士の共有結合が切れたダングリングボンドが発生しやすい。ダングリングボンドの一部はシランの水素で終端されるものの、終端されていないダングリングボンドは深いトラップ準位を形成する可能性がある。このトラップにキャリアが捕縛されるとオン電流の一部が制限される。成膜時にＣＶＤリアクターに前記ガスに加えて水素ガスを導入することで、非晶質シリコンの水素化を促進できる。水素ガスを１００ｓｃｃｍ以上導入することで、ダングリングボンドの水素終端化が促進する。これにより、深いトラップ準位が減少してホッピング伝導が容易になりオン電流が向上する。
【０１３５】
整流層は、窒化シリコンで構成されることができる。窒化シリコンは、シランと窒素ガスを用いたプラズマＣＶＤ法で堆積される。例えば、基板温度が３５０〜４００℃の範囲に保持された平行平板プラズマＣＶＤリアクターに、シランガスを３０ｓｃｃｍ〜４００ｓｃｃｍ、窒素ガスを１０００ｓｃｃｍ導入する。さらに、圧力６００Ｐａ、２００ＷのＲＦ電力をシャワーヘッドに印加することで、窒化シリコン膜が堆積する。
【０１３６】
整流層は、整流素子の整流特性を担う層であり、低電圧印加時は絶縁性を、高電圧印加時は導電性を示す。高電圧印加時はトンネル効果によって電導性が発現するため、トンネル効果が発生する窒化シリコン膜は薄膜であることが望ましい。ただし、薄膜化しすぎるとリーク電流が増加するため、窒化シリコン膜の比抵抗は高いことが望ましい。そのため、窒化シリコン膜は、窒素含有率が高く、化学量論組成（ストイキオメトリ）に近い含有率を有する膜が望ましい。
【０１３７】
また、整流層は、バッファ層とのバンドオフセットが大きいと高電圧印加時にオン電流の一部を制限してしまう。このため、トンネル効果が発生する窒化シリコン膜とバッファ層との間に、トンネル効果が発生する窒化シリコン膜よりもバンドギャップが小さい別の窒化シリコン膜を配置することが望ましい。バンドギャップの調整は、窒化シリコン膜中の窒素の含有率を低減することによって行うことができる。
【０１３８】
具体的には、トンネル効果が発生する窒化シリコン膜の成膜時はＣＶＤリアクターに導入するシランのガス流量を３０ｓｃｃｍ〜５０ｓｃｃｍ程度とし、バンドギャップの小さい窒化シリコン膜の成膜時はシランのガス流量を３００ｓｃｃｍから４００ｓｃｃｍ程度とする。この時、窒素ガスの流量は１０００ｓｃｃｍとする。これにより、トンネル効果が発生する窒化シリコン膜の窒素含有率を５０％以上にでき、バンドギャップを調整する窒化シリコン膜の窒素含有率を５０％以下にできる。なお、整流層とバッファ層の成膜は、大気暴露せずに、ＣＶＤリアクター内で連続的に成膜を行うことができる。
【０１３９】
第３電極１１１は、整流素子のもう一方の電極となる金属で、金属の窒化物で構成される。特に大気中で安定で、酸化被膜を作り難く、酸素や銅イオンに対してバリア性を有するチタンやタンタルの窒化物が好ましい。酸化被膜が存在すると、整流素子のオン電流の減少、酸化被膜の欠陥を起因とした絶縁破壊電圧の低下が生じる。
【０１４０】
窒化チタンや窒化タンタルは、スパッタリング法により真空一貫で成膜する。窒化する場合はチャンバー内に窒素を導入し、リアクティブスパッタリング法により窒化物を成膜する。スパッタリング法を用いて窒化チタンや窒化タンタルを成膜する場合、窒素とアルゴンの混合ガスのプラズマを用いて金属ターゲットを蒸発させるリアクティブスパッタ法を用いることが好ましい。金属ターゲットより蒸発した金属は、窒素と反応し、金属窒化物となって基板上に堆積する。
【０１４１】
窒化チタンや窒化タンタルをスパッタリング法で成膜する際、窒素ガスに対するアルゴンガスの割合を５０％以上にすることが望ましい。特にチタンでは、窒素ガスに対するアルゴンガスの割合を５０％以上とすることで、窒化チタン中の窒素の含有率を５０％以下にできる。窒化チタンの窒素含有率が増加すると、比抵抗が増加し、電極と非晶質シリコン間におけるコンタクト抵抗が高くなる。窒化された金属で構成された電極において、窒素含有率を下げることでコンタクト抵抗が低減し、整流素子のオン時の電流が増加し、好適な整流特性に寄与する。
【０１４２】
第１ハードマスク膜１１２は、第３電極１１１、第２電極１１０、整流層スタック１０８、イオン伝導層１０９をエッチングする際のハードマスク膜兼パッシベーション膜となる膜である。第１ハードマスク膜１１２には、例えば、窒化シリコン膜、シリコン酸化膜等、それらの積層を用いることができる。第１ハードマスク膜１１２は、保護絶縁膜１１４、およびバリア絶縁膜１０７と同一材料を含むことが好ましい。
【０１４３】
第２ハードマスク膜１１３は、第３電極１１１、第２電極１１０、整流層スタック１０８、イオン伝導層１０９をエッチングする際のハードマスク膜となる膜である。第２ハードマスク膜１１３には、例えば、窒化シリコン膜、シリコン酸化膜等、それらの積層を用いることができる。
【０１４４】
４端子スイッチ１２２を形成するために、バリア絶縁膜１０７上にイオン伝導層１０９、第２電極１１０、整流層スタック１０８、第３電極１１１、第１ハードマスク膜１１２、第２ハードマスク膜１１３を成膜する。その後、２回のパターニングとエッチングを経て形成した第２ハードマスク膜１１３形状を４端子スイッチ１２２部に転写する要領で、２つの整流素子を1回のエッチング工程で分離して第２電極１１０上に形成する。２回のパターニングのうち、初めのパターニングで整流層スタック１０８を残す領域のレジストを残し、第２ハードマスク膜１１３の膜厚の一部を加工する。具体的には６０％程度を加工する。その後、２回目のパターニングで整流層スタック１０８を残す領域を含む、４端子スイッチ１２２を形成する領域のレジストを残し、第２ハードマスク膜１１３の膜厚の残りを加工する。
【０１４５】
保護絶縁膜１１４は、４端子スイッチ１２２にダメージを与えることなく、さらにイオン伝導層１０９からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜１１４には、例えば、窒化シリコン膜、炭窒化シリコン膜等を用いることができる。保護絶縁膜１１４は、第１ハードマスク膜１１２及びバリア絶縁膜１０７と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜１１４とバリア絶縁膜１０７及び第１ハードマスク膜１１２とが一体化して、界面の密着性が向上し、４端子スイッチ１２２をより強固に保護することができるようになる。
【０１４６】
層間絶縁膜１１５は、保護絶縁膜１１４上に形成された絶縁膜である。層間絶縁膜１１５には、例えば、酸化シリコン膜、ＳｉＯＣ膜等を用いることができる。層間絶縁膜１１５は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１１５は、層間絶縁膜１１７と同一材料としてもよい。層間絶縁膜１１５には、ビアＡ１１９ａ、ビアＢ１１９ｂを埋め込むための下穴が形成されており、当該下穴に第２バリアメタルＡ１２０ａ、第２バリアメタルＢ１２０ｂを介してビアＡ１１９ａ、ビアＢ１１９ｂが埋め込まれている。
【０１４７】
Ｌｏｗ−ｋ膜１１６は、層間絶縁膜１１５、１１７間に存する誘電率の低い絶縁膜であり、酸化シリコン膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）を用いることができる。Ｌｏｗ−ｋ膜１１６には、第２配線Ａ１１８ａ、第２配線Ｂ１１８ｂを埋め込むための配線溝が形成されており、当該配線溝に第２バリアメタルＡ１２０ａ、第２バリアメタルＢ１２０ｂを介して第２配線Ａ１１８ａ、第２配線Ｂ１１８ｂが埋め込まれている。
【０１４８】
層間絶縁膜１１７は、Ｌｏｗ−ｋ膜１１６上に形成された絶縁膜である。層間絶縁膜１１７には、例えば、酸化シリコン膜、ＳｉＯＣ膜、酸化シリコン膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜１１７は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１１７は、層間絶縁膜１１５と同一材料としてもよい。層間絶縁膜１１７には、第２配線Ａ１１８ａ、第２配線Ｂ１１８ｂを埋め込むための配線溝が形成されており、当該配線溝に第２バリアメタルＡ１２０ａ、第２バリアメタルＢ１２０ｂを介して第２配線Ａ１１８ａ、第２配線Ｂ１１８ｂが埋め込まれている。
【０１４９】
第２配線Ａ１１８ａ、第２配線Ｂ１１８ｂは、層間絶縁膜１１７及びＬｏｗ−ｋ膜１１６に形成された配線溝に、第２バリアメタルＡ１２０ａ、第２バリアメタルＢ１２０ｂを介して埋め込まれた配線である。第２配線Ａ１１８ａ、第２配線Ｂ１１８ｂは、ビアＡ１１９ａ、ビアＢ１１９ｂと一体になっている。ビアＡ１１９ａ、ビアＢ１１９ｂは、層間絶縁膜１１５、及び保護絶縁膜１１４、第１ハードマスク膜１１２及び第２ハードマスク膜１１３に形成された下穴に、第２バリアメタルＡ１２０ａ、第２バリアメタルＢ１２０ｂを介して埋め込まれている。ビアＡ１１９ａ及びビアＢ１１９ｂは、第２バリアメタルＡ１２０ａ及び第２バリアメタルＢ１２０ｂを介して第３電極１１１と電気的に接続されている。第２配線Ａ１１８ａ、第２配線Ｂ１１８ｂ及びビアＡ１１９ａ、ビアＢ１１９ｂには、例えば、銅を用いることができる。
【０１５０】
第２バリアメタルＡ１２０ａ、第２バリアメタルＢ１２０ｂは、第２配線Ａ１１８ａ、第２配線Ｂ１１８ｂ（ビアＡ１１９ａ、ビアＢ１１９ｂを含む）を形成する金属が層間絶縁膜１１５、１１７や下層へ拡散することを防止する。このために、第２バリアメタルＡ１２０ａ、第２バリアメタルＢ１２０ｂは、第２配線Ａ１１８ａ、第２配線Ｂ１１８ｂ、ビアＡ１１９ａ、ビアＢ１１９ｂの側面乃至底面を被覆する、バリア性を有する導電性膜とすることができる。例えば、第２配線Ａ１１８ａ、第２配線Ｂ１１８ｂ、ビアＡ１１９ａ、ビアＢ１１９ｂが銅を主成分とする金属の場合、タンタル、窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、またはそれらの積層膜とすることができる。
【０１５１】
バリア絶縁膜１２１は、第２配線Ａ１１８ａ、第２配線Ｂ１１８ｂを含む層間絶縁膜１１７上に形成される絶縁膜である。バリア絶縁膜１２１は、第２配線Ａ１１８ａ、第２配線Ｂ１１８ｂ、を形成する金属（例えば、銅）の酸化を防いだり、第２配線Ａ１１８ａ、第２配線Ｂ１１８ｂを形成する金属の上層への拡散を防いだりする役割を有する。バリア絶縁膜１２１には、例えば、炭窒化シリコン膜、窒化シリコン膜、及びそれらの積層構造等を用いることができる。
【０１５２】
以上の、図１１に示す、多層配線層の内部に形成された４端子スイッチ１２２によれば、図４Ａの抵抗変化素子の電流電圧特性や、図４Ｂの整流素子の電流電圧特性や、図４Ｄの抵抗変化素子と整流素子の直列接続の電流電圧特性を実現することができる。
【０１５３】
図１１に示す構成の４端子スイッチを有し、入力線と出力線を２０行と５０列有するクロスバスイッチであるスイッチ回路により、本実施形態のスイッチ方法と既知のスイッチ方法（比較例）とでオン動作するときの、スイッチ回路に流れる電流量を比較した。ここでのスイッチ回路は、バッファなどの周辺回路を有せず、各信号線（入力線及び出力線）及び制御線を直接電流測定用パッドに接続し、オン動作の際の各配線に流れる電流を測定できるようにした。
【０１５４】
本実施形態のオン動作では、入力線に接続する複数の４端子スイッチの複数の抵抗変化素子において、まず入力線に接続する抵抗変化素子の組をオンし、続いて出力線に接続する抵抗変化素子の組をオンした。また、比較例である既知のオン動作では、一つの４端子スイッチの入力線に接続する抵抗変化素子をオンし、さらに出力線に接続する抵抗変化素子をオンした後に、次以降の４端子スイッチでも同様のオン動作を繰り返した。なお、オン動作に際しては抵抗変化素子を高抵抗状態から低抵抗状態に遷移させるために十分な電圧である３Ｖを印加した。
【０１５５】
図１２は、本実施形態のスイッチ方法と既知のスイッチ方法（比較例）でのオン動作時の電流を比較した図である。縦軸はオン動作時に測定された電流値を、横軸はオン動作させた４端子スイッチ数を各々示す。本実施形態のスイッチ方法では、オン動作時の電流は小さく、スイッチ数を増しても電流値はさほど増加せず、スイッチ数９個でも正常なオン動作が可能であった。これに対して、比較例のスイッチ方法では、オン動作時の電流は大きく、スイッチ数を増すと電流は顕著に増加し、スイッチ数９個ではオン動作ができなかった。
【０１５６】
当該スイッチ回路では、各配線には１００ｆＦ以上の寄生抵抗が存在している。このため、比較例のスイッチ方法でのオン動作の際には、既にオンした４端子スイッチを介して配線を充電もしくは放電するための電流が流れたことにより、図１２に示す結果が得られたものと理解される。以上のように、本実施形態のスイッチ方法によれば、スイッチ動作の際に不要な電流を抑制できることが確認された。
【０１５７】
図１３Ａ〜図１３Ｍは、本実施形態のスイッチ回路の４端子スイッチを半導体集積回路に集積する際の工程を説明するための断面図である。以下では、図１３Ａ〜図１３Ｍを用いて、４端子スイッチを多層配線層内部に形成する工程の具体例について説明するが、これには限定されない。
【０１５８】
（工程１：図１３Ａ）
半導体基板２０１（例えば、半導体素子が形成された基板）上に層間絶縁膜２０２（例えば、酸化シリコン膜、膜厚５００ｎｍ）を堆積する。さらに、Ｌｏｗ−ｋ膜２０３として比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜、膜厚１５０ｎｍ）を堆積する。さらに、層間絶縁膜２０４として酸化シリコン膜（例えば、酸化シリコン膜、膜厚１００ｎｍ）を堆積する。さらに、フォトリソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、層間絶縁膜２０４及びＬｏｗ−ｋ膜２０３に配線溝を形成する。さらに、当該配線溝に第１バリアメタルＡ２０６ａ、第１バリアメタルＢ２０６ｂ（例えば、窒化タンタル／タンタル、膜厚５ｎｍ／５ｎｍ）を介して第１配線Ａ２０５ａ、第１配線Ｂ２０５ｂ（例えば、銅）を埋め込む。
【０１５９】
層間絶縁膜２０２、２０４は、プラズマＣＶＤ法によって形成することができる。第１配線Ａ２０５ａ、第１配線Ｂ２０５ｂの形成では、例えば、まず、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｕｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって第１バリアメタルＡ２０６ａ、第１バリアメタルＢ２０６ｂ（例えば、窒化タンタル／タンタルの積層膜）を形成する。次に、ＰＶＤ法で銅シードを形成した後、電解めっき法によって銅を配線溝内に埋設する。さらに、１５０℃以上の温度での熱処理後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法によって配線溝内以外の余剰の銅を除去することで形成することができる。
【０１６０】
このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、ＣＭＰ法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨したりすることで、平坦化を行うことができる。
【０１６１】
（工程２：図１３Ｂ）
第１配線Ａ２０５ａ、第１配線Ｂ２０５ｂを含む層間絶縁膜２０４上にバリア絶縁膜２０７（例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚３０ｎｍ）を形成する。ここで、バリア絶縁膜２０７は、プラズマＣＶＤ法によって形成することができる。バリア絶縁膜２０７の膜厚は、１０ｎｍ〜５０ｎｍ程度であることが好ましい。
【０１６２】
（工程３：図１３Ｃ）
バリア絶縁膜２０７上にハードマスク膜２２２（例えば、酸化シリコン膜、膜厚４０ｎｍ）を形成する。このとき、ハードマスク膜２２２は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜２０７とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜２２２には、例えば、酸化シリコン膜、シリコン窒化膜、窒化チタン、チタン、タンタル、窒化タンタル等を用いることができ、また、窒化シリコン／酸化シリコン膜の積層膜を用いることができる。
【０１６３】
ハードマスク膜２２２上に開口部を有するフォトレジストマスク（図示省略）を形成し、当該フォトレジストマスクを用いてドライエッチングすることによりハードマスク膜２２２に開口部を形成する。その後、酸素プラズマアッシング等によってフォトレジストマスクを除去する。このとき、ドライエッチングは必ずしもバリア絶縁膜２０７の上面で停止している必要はなく、バリア絶縁膜２０７の内部にまで到達していてもよい。
【０１６４】
（工程４：図１３Ｄ）
ハードマスク膜２２２をマスクとして、ハードマスク膜２２２の開口部から露出するバリア絶縁膜２０７をエッチバック（ドライエッチング）することにより、バリア絶縁膜２０７に開口部を形成する。これにより、バリア絶縁膜２０７の開口部から第１配線Ａ２０５ａ、第１配線Ｂ２０５ｂを露出させる。その後、窒素およびアルゴンの混合ガスを用いたプラズマに曝すことで、第１配線Ａ２０５ａ、第１配線Ｂ２０５ｂの露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング副生成物などを除去する。
【０１６５】
バリア絶縁膜２０７のエッチバックでは、反応性ドライエッチングを用いることで、バリア絶縁膜２０７の開口部の壁面をテーパ面とすることができる。反応性ドライエッチングでは、エッチングガスとしてフッ化炭素を含むガスを用いることができる。ハードマスク膜２２２は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場にはそのまま残存してもよい。また、バリア絶縁膜２０７の開口部の平面視での形状は、例えば円形とし、円の直径は３０ｎｍから５００ｎｍとすることができる。
【０１６６】
（工程５：図１３Ｅ）
第１配線Ａ２０５ａ、第１配線Ｂ２０５ｂを含むバリア絶縁膜２０７上にイオン伝導層２０９を形成する。まず、１ｎｍのジルコニウムをスパッタリング法で堆積する。ジルコニウムはポリマーイオン伝導層成膜時に酸化され、イオン伝導層２０９の一部を形成する。この際、第１配線Ａ２０５ａ、第１配線Ｂ２０５ｂのイオン伝導層２０９に接している箇所にジルコニウムが拡散し、合金層が自発的に形成される。さらに、３５０℃の温度で真空環境下にてアニールを行うことで、合金層の厚さを厚くすることができる。アニールは２分程度が好ましい。
【０１６７】
さらに、ポリマーイオン伝導層としてシリコン、酸素、炭素、水素を含むＳiＯＣＨ系ポリマー膜をプラズマＣＶＤによって形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでＲＦ電力の印加を開始する。原料の供給量は１０〜２００ｓｃｃｍ、ヘリウムの供給は原料気化器経由で５００ｓｃｃｍ、別ラインで反応室に直接５００ｓｃｃｍ供給する。バリア絶縁膜５０７の開口部は大気暴露によって水分などが付着しているため、ポリマーイオン伝導層の堆積前に２５０℃から３５０℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。
【０１６８】
イオン伝導層２０９上に第２電極２１０の下層として、ルテニウムとチタンの合金を１０ｎｍの膜厚でコスパッタ法にて形成する。この際、ルテニウムターゲットとチタンターゲットは同一チャンバー内に存在し、同時にスパッタリングすることで合金膜を堆積する。この際、ルテニウムターゲットへの投入電力を１５０Ｗ、チタンターゲットへの投入電力を５０Ｗとすることで、ルテニウムとチタンの合金中のルテニウムの含有率を７５ａｔ％とする。このルテニウム合金は抵抗変化素子の不活性電極となる。
【０１６９】
また、第２電極２１０の上層としてルテニウム合金上に窒化チタンを５ｎｍ〜１０ｎｍの膜厚でリアクティブスパッタ法にて形成する。この際、チタンターゲットへの投入電力を５００Ｗ〜１ｋＷとし、窒素ガスとアルゴンガスをチャンバー内に導入してスパッタリングする。この際、窒素の流量とアルゴンの流量を２：１とすることで、窒化チタン中のチタンの含有率を５０ａｔ％以上とする。
【０１７０】
第２電極２１０上に整流層スタック２０８として、非晶質シリコン、窒化シリコン、非晶質シリコンをこの順に基板温度が３５０〜４００℃の範囲に保持されたプラズマＣＶＤによって成膜する。それぞれの膜厚は５ｎｍ以下が望ましい。例えば非晶質シリコンを２ｎｍ、窒化シリコンを１ｎｍ成膜する。成膜は、プラズマを着火した状態で、投入するガスを切り替えることで連続的に成膜する。
【０１７１】
非晶質シリコンは、シランガスを１００〜３００ｓｃｃｍ導入し、アルゴンガスを１〜２ｓｌｐｍ、ヘリウムガスを１〜２ｓｌｐｍの範囲で導入し、圧力３００〜６００Ｐａ、５０〜２００ＷのＲＦ電力をシャワーヘッドに印加することで堆積する。成膜時にＣＶＤリアクターに前記ガスに加えて水素ガスを導入することで非晶質シリコンの水素化を促進できる。
【０１７２】
窒化シリコンの形成には、シランガスを２００ｓｃｃｍ、窒素ガスを１０００ｓｃｃｍ導入し、圧力６００Ｐａ、２００ＷのＲＦ電力をシャワーヘッドに印加することで窒素化シリコン膜を堆積することができる。
【０１７３】
窒化シリコン膜は整流素子の整流特性を担い、低電圧印加時は絶縁性を、高電圧印加時は導電性を有する。高電圧印加時はトンネル効果によって電導性が発現するため、トンネル効果を発生する窒化シリコン膜は薄膜であることが望ましい。ただし、薄膜化しすぎるとリーク電流が増加するため、窒化シリコン膜の比抵抗は高いことが望ましい。そのため、窒化シリコン膜は窒素含有率が高く、化学量論組成（ストイキオメトリ）に近い含有率を有する膜が望ましい。
【０１７４】
また、整流層とバッファ層とのバンドオフセットが大きいと高電圧印加時にオン電流の一部を制限してしまう。このため、整流層であるトンネル効果が発生する窒化シリコン膜とバッファ層との間に、トンネル効果が発生する窒化シリコン膜よりもバンドギャップが小さい窒化シリコン膜を配置することが望ましい。バンドギャップの調整は窒化シリコン膜中の窒素の含有率を低減することによって行う。具体的には、トンネル効果を発生する窒化シリコン膜成膜時はＣＶＤリアクターに導入するシランのガス流量を３０ｓｃｃｍ程度とし、バンドギャップの小さい窒化シリコンの成膜時はシランのガス流量を２００ｓｃｃｍから４００ｓｃｃｍ程度とする。整流層とバッファ層の成膜は大気暴露せず、ＣＶＤリアクター内で連続的に成膜を行う。整流層スタック２０８は例えばバンドギャップの小さい窒化シリコン０．２５ｎｍ、トンネル効果が発生する窒化シリコン０．５ｎｍ、バンドギャップの小さい窒化シリコン０．２５ｎｍの積層とすることができる。
【０１７５】
整流層スタック２０８上に第３電極２１１として、窒化チタンを１５ｎｍ〜２５ｎｍの膜厚でリアクティブスパッタ法にて形成する。この際、チタンターゲットへの投入電力を５００Ｗ〜１ｋＷとし、窒素ガスとアルゴンガスをチャンバー内に導入してスパッタリングする。この際、窒素の流量とアルゴンの流量を２：１とすることで、窒化チタン中のチタンの含有率を５０ａｔ％以上とする。
【０１７６】
（工程６：図１３Ｆ）
第３電極２１１上に第１ハードマスク膜２１２（例えば、窒化シリコン膜もしくは炭窒化シリコン膜、膜厚３０ｎｍ）、及び第２ハードマスク膜２１３（例えば、酸化シリコン膜、膜厚１００ｎｍ）をこの順に積層する。第１ハードマスク膜２１２及び第２ハードマスク膜２１３は、プラズマＣＶＤ法を用いて成膜することができる。第１ハードマスク膜２１２及び第２ハードマスク膜２１３は当該技術分野における一般的なプラズマＣＶＤ法を用いて形成することができる。
【０１７７】
また、第１ハードマスク膜２１２と第２ハードマスク膜２１３とは、異なる種類の膜であることが好ましく、例えば、第１ハードマスク膜２１２を窒化シリコン膜とし、第２ハードマスク膜２１３を酸化シリコン膜とすることができる。このとき、第１ハードマスク膜２１２は、後述する保護絶縁膜２１４、およびバリア絶縁膜２０７と同一材料であることが好ましい。また、第１ハードマスク膜２１２は、ＳｉＨ４／Ｎ２の混合ガスの高密度プラズマでのプラズマＣＶＤ法によって形成することができる、高密度な窒化シリコン膜などを用いることが好ましい。
【０１７８】
（工程７：図１３Ｇ）
第２ハードマスク膜２１３上に４端子スイッチの整流素子部をパターニングするためのフォトレジスト２２３をフォトリソグラフィ法により形成する。
【０１７９】
（工程８：図１３Ｈ）
フォトレジスト２２３をマスクとして、第２ハードマスク膜２１３の一部をドライエッチングし、その後、酸素プラズマアッシングと、有機剥離を用いてフォトレジストを除去する。フォトレジスト２２３が形成されていない箇所はエッチングにより膜厚が減り、フォトレジスト２２３が形成されている箇所は膜厚が減らない。エッチング膜厚は３０ｎｍ〜７０ｎｍ程度が望ましい。具体的にはエッチング膜厚は６０ｎｍ、フォトレジスト２２３が形成されている箇所の第２ハードマスク膜２１３の残膜厚は１００ｎｍ、フォトレジスト２２５が形成されていない箇所の第２ハードマスク膜２１３の残膜厚は４０ｎｍ程度が望ましい。
【０１８０】
（工程９：図１３Ｉ）
加工された第２ハードマスク膜２１３上に４端子スイッチ素子部をパターニングするためのフォトレジスト２２４をフォトリソグラフィ法により形成する。
【０１８１】
（工程１０：図１３Ｊ）
フォトレジスト２２４をマスクとして、第２ハードマスク膜２１３の残りをドライエッチングし、その後、酸素プラズマアッシングと、有機剥離を用いてフォトレジストを除去する。フォトレジスト２２３およびフォトレジスト２２４の両者とも形成されなかった箇所はドライエッチング後に第１ハードマスク膜２１２が露出している。第２ハードマスク膜２１３は２段階のドライエッチングで加工されており、４端子スイッチの整流素子部の箇所の残膜厚は１００ｎｍ、４端子スイッチの整流素子形成箇所以外の残膜厚は４０ｎｍ、それ以外の残膜厚は０ｎｍである。第１ハードマスク膜２１２が露出している箇所は、第１ハードマスク膜２１２がドライエッチングされていないことが望ましいが、数ｎｍ程度エッチングされていても良い。
【０１８２】
（工程１１：図１３Ｋ）
第２ハードマスク膜２１３をマスクとし、加工された第２ハードマスク膜２１３の形状を下層に転写する要領で、第１ハードマスク膜２１２、第３電極２１１、整流層スタック２０８、第２電極２１０、イオン伝導層２０９を連続的にドライエッチングする。これにより、４端子スイッチが形成される。４端子スイッチ形成箇所では、整流素子形成箇所のみ第２ハードマスク膜２１３、第１ハードマスク膜２１２、第３電極２１１が残っている。ここで第２ハードマスク膜２１３は除去されていても良い。
【０１８３】
４端子スイッチ形成箇所の整流素子が形成されない箇所は、第２ハードマスク膜２１３、第１ハードマスク膜２１２、第３電極２１１はエッチングされて除去される。工程７及び工程９でフォトレジスト２２３及びフォトレジスト２２４が形成されなかった箇所は第２電極２１０及びイオン伝導層２０９までエッチングで除去されている。ドライエッチング後、バリア絶縁膜２０７は数ｎｍ程度であればエッチングされていても良い。
【０１８４】
例えば、第３電極２１１及び第２電極２１０の上層が窒化チタンの場合にはＣｌ２系のＲＩＥで加工することができ、第２電極２１０の下層がルテニウムとチタンの合金の場合には、Ｃｌ２／Ｏ２の混合ガスでＲＩＥ加工することができる。整流層スタック２０８は、第３電極２１１及び第２電極２１０と同じＣｌ２系のＲＩＥで、第３電極２１１及び第２電極２１０と共に加工できる。
【０１８５】
また、イオン伝導層２０９のエッチングでは、下面のバリア絶縁膜２０７上でドライエッチングを停止させる必要がある。例えば、イオン伝導層２０９をシリコン、酸素、炭素、水素を含むＳiＯＣＨ系ポリマー膜とし、バリア絶縁膜２０７を窒化シリコン膜や炭窒化シリコン膜とする。この場合には、ＣＦ４系、ＣＦ４／Ｃｌ２系、ＣＦ４／Ｃｌ２／Ａｒ系などの混合ガスでエッチング条件を調節することでＲＩＥ加工することができる。
【０１８６】
以上のようなハードマスクＲＩＥ法を用いることで、抵抗変化素子部をレジスト除去のための酸素プラズマアッシングに曝すことなく、抵抗変化素子部を加工することができる。また、加工後に酸素プラズマによって酸化処理する場合には、レジストの剥離時間に依存することなく酸化プラズマ処理を照射することができるようになる。
【０１８７】
（工程１２：図１３Ｌ）
第１ハードマスク膜２１２、第２ハードマスク膜２１３、第３電極２１１、整流層スタック２０８、第２電極２１０、イオン伝導層２０９を含むバリア絶縁膜２０７上に保護絶縁膜２１４（例えば、窒化シリコン膜、もしくは炭窒化シリコン膜、２０ｎｍ）を堆積する。保護絶縁膜２１４は、プラズマＣＶＤ法によって形成することができるが、成膜前には反応室内で減圧下に維持する必要があり、このときイオン伝導層２０９の側面から酸素が脱離し、イオン伝導層のリーク電流が増加するという問題が生じる。これを抑制するためには、保護絶縁膜２１４の成膜温度を４００℃以下とすることが好ましい。さらに、成膜前に減圧下で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ４／Ｎ２の混合ガスを高密度プラズマによって、基板温度４００℃で形成した窒化シリコン膜などを用いることが好ましい。
【０１８８】
（工程１３：図１３Ｍ）
保護絶縁膜２１４上に、層間絶縁膜２１５（例えば、酸化シリコン膜）、Ｌｏｗ−ｋ膜２１６として比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜、膜厚１５０ｎｍ）、層間絶縁膜２１７（例えば、酸化シリコン膜）をこの順に堆積する。さらに、第２配線Ａ２１８ａ、第２配線Ｂ２１８ｂ用の配線溝、およびビアＡ２１９ａ、ビアＢ２１９ｂ用の下穴を形成する。さらに、銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内に第２バリアメタルＡ２２０ａ、第２バリアメタルＢ２２０ｂ（例えば、窒化タンタル／タンタル）を介して第２配線Ａ２１８ａ、第２配線Ｂ２１８ｂ（例えば、銅）及びビアＡ２１９ａ、ビアＢ２１９ｂ（例えば、銅）を同時に形成する。その後、ビアＡ２１９ａ、ビアＢ２１９ｂを含む層間絶縁膜２１７上にバリア絶縁膜２２１（例えば、窒化シリコン膜）を堆積する。
【０１８９】
ビアＡ２１９ａ、ビアＢ２１９ｂの形成は、下層配線形成と同様のプロセスを用いることができる。層間絶縁膜２１５、Ｌｏｗ−ｋ膜２１６及び層間絶縁膜２１７はプラズマＣＶＤ法で形成することができる。４端子スイッチによって形成される段差を解消するため、層間絶縁膜２１５を厚く堆積し、ＣＭＰによって層間絶縁膜２１５を削り込んで平坦化し、層間絶縁膜２１５を所望の膜厚としてもよい。
【０１９０】
ビアＡ２１９ａ、ビアＢ２１９ｂ用の下穴は、同時にパターニングされたフォトマスクにより同時にエッチングされて形成される。第１ハードマスク膜２１２及び第２ハードマスク膜２１３はビアＡ２１９ａ及びビアＢ２１９ｂ形成時にエッチングされ除去される。この結果、ビアＡ２１９ａ及びビアＢ２１９ｂは直接第３電極２１１に接続する。ビアＡ２１９ａ、ビアＢ２１９ｂのエッチングは、窒化チタンルテニウム合金に対してエッチングレートが遅いフルオロカーボン系のエッチングガスを用いることで、第３電極２１１でストップすることができる。
【０１９１】
以上の工程により、４端子スイッチを多層配線層内部に形成することができる。
【０１９２】
以上のように本実施形態のスイッチ回路２によれば、マルチファンアウトに対応した複数のスイッチをスイッチさせる際に、スイッチ動作中のスイッチが接続している入力線もしくは出力線上でオン状態にある別のスイッチをなくすることができる。もしくはオン状態にある別のスイッチによる不要な電流を抑制することができる。これにより、寄生容量の影響によるスイッチ動作時間の遅延やリーク電流が抑制される。その結果、短いパルスでの高速なスイッチ動作が高い信頼性を有して可能となる。
【０１９３】
以上のように、本実施形態によれば、マルチファンアウトに対応した抵抗変化素子を用いたクロスバスイッチにおいて、高速で信頼性の高いスイッチ動作が可能なスイッチ回路を提供することができる。
【０１９４】
本発明は上記の実施形態に限定されることなく、請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。
【０１９５】
上記の実施形態の一部又は全部は、以下のようにも記載可能であるが、以下の構成には限られない。
（付記１）
各々端子２つを有して直列接続する抵抗変化素子と整流素子とを有する２つのスイッチが前記直列接続する前記端子で接続している、複数の４端子スイッチと、
２つの前記スイッチの前記抵抗変化素子の前記直列接続する前記端子とは別の前記端子が各々接続する、少なくとも一方が複数存する、入力線と出力線と、
２つの前記スイッチの前記整流素子の前記直列接続する前記端子とは別の前記端子に各々接続する制御線と、を有し、
前記制御線は、前記入力線と前記出力線と共に、前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線に接続する前記抵抗変化素子の組と前記出力線に接続する前記抵抗変化素子の組を、組ごとに順にオンもしくはオフする、スイッチ回路。
（付記２）
前記制御線は、前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線もしくは前記出力線の内の前記一つに接続する前記抵抗変化素子の組から先にオンする、付記１記載のスイッチ回路。
（付記３）
前記制御線は、前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線もしくは前記出力線の内の前記一つに接続する前記抵抗変化素子とは別の前記抵抗変化素子の組から先にオフする、付記１または２記載のスイッチ回路。
（付記４）
前記制御線は、前記入力線に接続する前記抵抗変化素子の組と前記出力線に接続する前記抵抗変化素子の組とを、組ごとに一斉にオンもしくはオフする、付記１から３の内の１項記載のスイッチ回路。
（付記５）
前記４端子スイッチは、前記４端子スイッチが有する２つの前記抵抗変化素子が共にオンすることで前記入力線と前記出力線の信号伝達を可能とする、付記１から４の内の１項記載のスイッチ回路。
（付記６）
前記抵抗変化素子は、金属架橋による抵抗変化層を有する、付記１から５の内の１項記載のスイッチ回路。
（付記７）
前記整流素子は、双極性の整流層を有する、付記１から６の内の１項記載のスイッチ回路。
（付記８）
前記整流層は、非晶質シリコンと窒化シリコンとを含む、付記７記載のスイッチ回路。
（付記９）
付記１から８の内の１項記載のスイッチ回路を有する半導体集積回路を有する半導体装置。
（付記１０）
前記半導体集積回路は配線層を有し、前記スイッチ回路は前記配線層内に設けられている、付記９記載の半導体装置。
（付記１１）
各々端子２つを有して直列接続する抵抗変化素子と整流素子とを有する２つのスイッチが前記直列接続する前記端子で接続している、複数の４端子スイッチと、
２つの前記スイッチの前記抵抗変化素子の前記直列接続する前記端子とは別の前記端子が各々接続する、少なくとも一方が複数存する、入力線と出力線と、
２つの前記スイッチの前記整流素子の前記直列接続する前記端子とは別の前記端子に各々接続する制御線と、を有するスイッチ回路のスイッチ方法において、
前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線に接続する前記抵抗変化素子の組と前記出力線に接続する前記抵抗変化素子の組を、組ごとに順にオンもしくはオフする、スイッチ方法。
（付記１２）
前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線もしくは前記出力線の内の前記一つに接続する前記抵抗変化素子の組から先にオンする、付記１１記載のスイッチ方法。
（付記１３）
前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線もしくは前記出力線の内の前記一つに接続する前記抵抗変化素子とは別の前記抵抗変化素子の組から先にオフする、付記１１または１２記載のスイッチ方法。
（付記１４）
前記入力線に接続する前記抵抗変化素子の組と前記出力線に接続する前記抵抗変化素子の組とを、組ごとに一斉にオンもしくはオフする、付記１１から１３の内の１項記載のスイッチ方法。
（付記１５）
前記４端子スイッチが有する２つの前記抵抗変化素子が共にオンすることで前記入力線と前記出力線の信号伝達を可能とする、付記１１から１４の内の１項記載のスイッチ方法。
（付記１６）
前記抵抗変化素子は、金属架橋による抵抗変化層を有する、付記１１から１５の内の１項記載のスイッチ方法。
（付記１７）
前記整流素子は、双極性の整流層を有する、付記１１から１６の内の１項記載のスイッチ方法。
（付記１８）
前記整流層は、非晶質シリコンと窒化シリコンとを含む、付記１７記載のスイッチ方法。
【０１９６】
この出願は、２０１７年４月１１日に出願された日本出願特願２０１７−０７８０５０を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【符号の説明】
【０１９７】
１、２、２’    スイッチ回路
１１、２１    ４端子スイッチ
１２、２２    スイッチ
１３、２３    入力線
１４、２４    出力線
１５、２５    制御線
１６、２６    抵抗変化素子
１７、２７    整流素子
１８ａ、１８ｂ、１８ｃ、２８ａ、２８ｂ、２８ｃ    端子
２０、２０’    半導体集積回路
２００    半導体装置
３    ドライバ回路
４    入力線電圧印加回路
５    出力線電圧印加回路
６    制御線電圧印加回路
７    制御回路
１０１、２０１    半導体基板
１０２、２０２    層間絶縁膜
１０３、２０３    Ｌｏｗ−ｋ膜
１０４、２０４    層間絶縁膜
１０５ａ、２０５ａ    第１配線Ａ
１０５ｂ、２０５ｂ    第１配線Ｂ
１０６ａ、２０６ａ    第１バリアメタルＡ
１０６ｂ、２０６ｂ    第１バリアメタルＢ
１０７、２０７    バリア絶縁膜
１０８、２０８    整流層スタック
１０９、２０９    イオン伝導層
１１０、２１０    第２電極
１１１、２１１    第３電極
１１２、２１２    第１ハードマスク膜
１１３、２１３    第２ハードマスク膜
１１４、２１４    保護絶縁膜
１１５、２１５    層間絶縁膜
１１６、２１６    Ｌｏｗ−ｋ膜
１１７、２１７    層間絶縁膜
１１８ａ、２１８ａ    第２配線Ａ
１１８ｂ、２１８ｂ    第２配線Ｂ
１１９ａ、２１９ａ    ビアＡ
１１９ｂ、２１９ｂ    ビアＢ
１２０ａ、２２０ａ    第２バリアメタルＡ
１２０ｂ、２２０ｂ    第２バリアメタルＢ
１２１、２２１    バリア絶縁膜
２２２    ハードマスク膜
２２３、２２４    フォトレジスト
【図１】
2018190241.tif 000003
【図２】
2018190241.tif 000004
【図３】
2018190241.tif 000005
【図４Ａ】
2018190241.tif 000006
【図４Ｂ】
2018190241.tif 000007
【図４Ｃ】
2018190241.tif 000008
【図４Ｄ】
2018190241.tif 000009
【図５Ａ】
2018190241.tif 000010
【図５Ｂ】
2018190241.tif 000011
【図６Ａ】
2018190241.tif 000012
【図６Ｂ】
2018190241.tif 000013
【図７Ａ】
2018190241.tif 000014
【図７Ｂ】
2018190241.tif 000015
【図８Ａ】
2018190241.tif 000016
【図８Ｂ】
2018190241.tif 000017
【図９】
2018190241.tif 000018
【図１０】
2018190241.tif 000019
【図１１】
2018190241.tif 000020
【図１２】
2018190241.tif 000021
【図１３Ａ】
2018190241.tif 000022
【図１３Ｂ】
2018190241.tif 000023
【図１３Ｃ】
2018190241.tif 000024
【図１３Ｄ】
2018190241.tif 000025
【図１３Ｅ】
2018190241.tif 000026
【図１３Ｆ】
2018190241.tif 000027
【図１３Ｇ】
2018190241.tif 000028
【図１３Ｈ】
2018190241.tif 000029
【図１３Ｉ】
2018190241.tif 000030
【図１３Ｊ】
2018190241.tif 000031
【図１３Ｋ】
2018190241.tif 000032
【図１３Ｌ】
2018190241.tif 000033
【図１３Ｍ】
2018190241.tif 000034
【手続補正書】
【提出日】令和1年9月13日(2019.9.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
各々端子２つを有して直列接続する抵抗変化素子と整流素子とを有する２つのスイッチが前記直列接続する前記端子で接続している、複数の４端子スイッチと、
２つの前記スイッチの前記抵抗変化素子の前記直列接続する前記端子とは別の前記端子が各々接続する、少なくとも一方が複数存する、入力線と出力線と、
２つの前記スイッチの前記整流素子の前記直列接続する前記端子とは別の前記端子に各々接続する制御線と、を有し、
前記制御線は、前記入力線と前記出力線と共に、前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線に接続する前記抵抗変化素子の組と前記出力線に接続する前記抵抗変化素子の組を、組ごとに順にオンもしくはオフする、スイッチ回路。
【請求項２】
前記制御線は、前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線もしくは前記出力線の内の前記一つに接続する前記抵抗変化素子の組から先にオンする、請求項１記載のスイッチ回路。
【請求項３】
前記制御線は、前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線もしくは前記出力線の内の前記一つに接続する前記抵抗変化素子とは別の前記抵抗変化素子の組から先にオフする、請求項１または２記載のスイッチ回路。
【請求項４】
前記制御線は、前記入力線に接続する前記抵抗変化素子の組と前記出力線に接続する前記抵抗変化素子の組とを、組ごとに一斉にオンもしくはオフする、請求項１から３の内の１項記載のスイッチ回路。
【請求項５】
前記４端子スイッチは、前記４端子スイッチが有する２つの前記抵抗変化素子が共にオンすることで前記入力線と前記出力線の信号伝達を可能とする、請求項１から４の内の１項記載のスイッチ回路。
【請求項６】
前記抵抗変化素子は、金属架橋による抵抗変化層を有する、請求項１から５の内の１項記載のスイッチ回路。
【請求項７】
前記整流素子は、双極性の整流層を有する、請求項１から６の内の１項記載のスイッチ回路。
【請求項８】
請求項１から７の内の１項記載のスイッチ回路を有する半導体集積回路を有する半導体装置。
【請求項９】
前記半導体集積回路は配線層を有し、前記スイッチ回路は前記配線層内に設けられている、請求項８記載の半導体装置。
【請求項１０】
各々端子２つを有して直列接続する抵抗変化素子と整流素子とを有する２つのスイッチが前記直列接続する前記端子で接続している、複数の４端子スイッチと、
２つの前記スイッチの前記抵抗変化素子の前記直列接続する前記端子とは別の前記端子が各々接続する、少なくとも一方が複数存する、入力線と出力線と、
２つの前記スイッチの前記整流素子の前記直列接続する前記端子とは別の前記端子に各々接続する制御線と、を有するスイッチ回路のスイッチ方法において、
前記入力線もしくは前記出力線の内の一つに接続する前記４端子スイッチの内の複数の前記４端子スイッチの前記抵抗変化素子の内の、前記入力線に接続する前記抵抗変化素子の組と前記出力線に接続する前記抵抗変化素子の組を、組ごとに順にオンもしくはオフする、スイッチ方法。
【国際調査報告】
2018190241.tif 000035
2018190241.tif 000036
2018190241.tif 000037
2018190241.tif 000038