(57)【要約】  半導体素子等が小型化しても接合に用いることができる異方性導電部材を有する複合材を提供する。複合材は、溝を有する基材と、溝内に設けられ、溝から剥離可能な異方性導電部材とを有する。異方性導電部材は、導電性粒子を含有する硬化性樹脂層を有する。
2019074060.tif 000002
【特許請求の範囲】
【請求項１】
溝を有する基材と、
前記溝内に設けられ、前記溝から剥離可能な異方性導電部材とを有し、
前記異方性導電部材が、導電性粒子を含有する硬化性樹脂層を有する複合材。
【請求項２】
前記溝の内面と前記異方性導電部材との間に離型層が設けられている請求項１に記載の複合材。
【請求項３】
前記溝は、底部よりも開口部の方が幅が広い請求項１または２に記載の複合材。
【請求項４】
前記溝は、複数設けられている請求項１〜３のいずれか１項に記載の複合材。
【請求項５】
前記溝の深さをＤｐとし、前記導電性粒子の平均粒子直径をＡとするとき、Ａ≦Ｄｐ≦１．２Ａである請求項１〜４のいずれか１項に記載の複合材。
【請求項６】
前記導電性粒子が板状の導電性粒子であり、前記板状の導電性粒子の外接円の直径で表される前記板状の導電性粒子の粒子直径の平均粒子直径をＢとし、前記溝の深さをＤｐとするとき、１．１Ｂ≦Ｄｐ≦１．４Ｂである請求項１〜４のいずれか１項に記載の複合材。
【請求項７】
前記溝の幅は２ｍｍ以下である請求項１〜６のいずれか１項に記載の複合材。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、硬化性樹脂層中に導電性粒子が分散している異方性導電部材を有する複合材に関し、特に、基材に設けられた溝に異方性導電部材が設けられた複合材に関する。
【背景技術】
【０００２】
異方性導電部材は、例えば、半導体素子等の電子部品と回路基板との間に挿入し、加圧するだけで電子部品と回路基板との間の電気的接続が得られ、配線層と配線層との間に挿入し、加圧するだけで配線層間の電気的接続が得られるため、半導体素子等の電子部品等の電気的接続部材、および機能検査を行う際の検査用コネクタ等として広く使用されている。
特に、半導体素子等の電子部品は、ダウンサイジング化が顕著である。従来のワイヤーボンディングのような配線基板を直接接続する方式、フリップチップボンディング、およびサーモコンプレッションボンディング等では、電子部品の電気的な接続の安定性を十分に保証することができないため、電子接続部材として異方性導電部材が注目されている。【０００３】
異方性導電部材として、例えば、導電性粒子を含む異方性導電フィルムが提案されている。異方性導電フィルムは、例えば、特許文献１に記載されている切断方法で作られている。特許文献１には、連続的に繰り出される粘着材層を備えたフィルム材を、切断刃ユニットの直下に吹き出し口が位置するように設置された温風送風機から温風を吹き付けて加温して、少なくとも粘着材層の基材との接触界面を軟化させた状態で切断する切断方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−９０４６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
現在、半導体素子等の電子部品の実装に異方性導電フィルムが広く使用されている。近年では、半導体素子はより小型化する傾向にあり、半導体素子に異方性導電フィルムを貼り付ける等、実装の際には異方性導電フィルムの幅を狭くする等、異方性導電フィルムのサイズを小さくする必要がある。
しかしながら、特許文献１のように切断刃を用いる方法では、刃と刃の間が異方性導電フィルムの幅となり、異方性導電フィルムの幅を狭くすること自体に限界がある。このため、半導体素子の小型化がより一層進むと、異方性導電フィルムの幅が十分に狭いものとはならず、半導体素子の実装が困難になる可能性がある。【０００６】
本発明の目的は、前述の従来技術に基づく問題点を解消し、半導体素子等が小型化しても接合に用いることができる異方性導電部材を有する複合材を提供することにある。
【課題を解決するための手段】
【０００７】
上述の目的を達成するために、本発明は、溝を有する基材と、溝内に設けられ、溝から剥離可能な異方性導電部材とを有し、異方性導電部材が、導電性粒子を含有する硬化性樹脂層を有する複合材を提供するものである。【０００８】
溝の内面と異方性導電部材との間に離型層が設けられていることが好ましい。
溝は、底部よりも開口部の方が幅が広いことが好ましい。
溝は、複数設けられていることが好ましい。
溝の深さをＤｐとし、導電性粒子の平均粒子直径をＡとするとき、Ａ≦Ｄｐ≦１．２Ａであることが好ましい。
導電性粒子が板状の導電性粒子であり、板状の導電性粒子の外接円の直径で表される板状の導電性粒子の粒子直径の平均粒子直径をＢとし、溝の深さをＤｐとするとき、１．１Ｂ≦Ｄｐ≦１．４Ｂであることが好ましい。
溝の幅は２ｍｍ以下であることが好ましい。
【発明の効果】
【０００９】
本発明によれば、半導体素子等が小型化しても接合することができる複合材が得られる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態の複合材の第１の例を示す模式的断面図である。
【図２】本発明の実施形態の複合材の第２の例を示す模式的断面図である。
【図３】本発明の実施形態の複合材の第３の例を示す模式的断面図である。
【図４】本発明の実施形態の複合材の異方性導電部材で構成される異方性導電フィルムの第１の例を示す模式的断面図である。
【図５】本発明の実施形態の複合材の異方性導電部材で構成される異方性導電フィルムの第２の例を示す模式的断面図である。
【図６】本発明の実施形態の複合材の異方性導電部材で構成される異方性導電フィルムの第２の例の導電性粒子を示す模式的斜視図である。
【図７】本発明の実施形態の複合材の異方性導電部材で構成される異方性導電フィルムの第２の例の異方性導電フィルムの導電性粒子を示す模式図である。
【図８】本発明の実施形態の複合材の異方性導電部材で構成される異方性導電フィルムの導電性粒子を示す模式的斜視図である。
【図９】本発明の実施形態の複合材を用いた接合例の一工程を示す模式図である。
【図１０】本発明の実施形態の複合材を用いた接合例の一工程を示す模式図である。
【図１１】本発明の実施形態の複合材を用いた接合例の一工程を示す模式図である。
【図１２】本発明の実施形態の複合材を用いた接合例の一工程を示す模式図である。
【図１３】本発明の実施形態の複合材の製造方法の一工程を示す模式的斜視図である。
【図１４】本発明の実施形態の複合材の製造方法の一工程を示す模式的斜視図である。
【図１５】本発明の実施形態の複合材の製造方法の一工程を示す模式的斜視図である。
【図１６】本発明の実施形態の複合材の溝を有する基材の製造方法の第１の例を示す模式図である。
【図１７】本発明の実施形態の複合材の溝を有する基材の製造方法の第２の例の一工程を示す模式図である。
【図１８】本発明の実施形態の複合材の溝を有する基材の製造方法の第２の例の一工程を示す模式図である。
【図１９】本発明の実施形態の複合材の溝を有する基材の第３の例の製造方法の一工程を示す模式図である。
【図２０】本発明の実施形態の複合材の溝を有する基材の第３の例の製造方法の一工程を示す模式図である。
【図２１】本発明の実施形態の複合材の溝を有する基材の第３の例の製造方法の一工程を示す模式図である。
【図２２】半導体素子の端子の構成の一例を示す模式的断面図である。
【図２３】半導体素子の端子の構成の他の例を示す模式的断面図である。
【図２４】本発明の実施形態の異方性導電部材を用いた積層体の第１の例を示す模式図である。
【図２５】半導体素子の端子の配置の一例を示す模式図である。
【図２６】本発明の実施形態の異方性導電部材を用いた積層体の第２の例を示す模式図である。
【図２７】本発明の実施形態の異方性導電部材を用いた積層体の第３の例を示す模式図である。
【図２８】本発明の実施形態の異方性導電部材を用いた積層体の製造方法の第１の例の一工程を示す模式図である。
【図２９】本発明の実施形態の異方性導電部材を用いた積層体の製造方法の第１の例の一工程を示す模式図である。
【図３０】本発明の実施形態の異方性導電部材を用いた積層体の製造方法の第１の例の一工程を示す模式図である。
【図３１】本発明の実施形態の異方性導電部材を用いた積層体の製造方法の第２の例の一工程を示す模式図である。
【図３２】本発明の実施形態の異方性導電部材を用いた積層体の製造方法の第２の例の一工程を示す模式図である。
【図３３】本発明の実施形態の異方性導電部材を用いた積層体の製造方法の第２の例の一工程を示す模式図である。
【図３４】実施例１の複合材を示す模式的斜視図である。
【発明を実施するための形態】
【００１１】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の複合材を詳細に説明する。
なお、以下に説明する図は、本発明を説明するための例示的なものであり、以下に示す図に本発明が限定されるものではない。
なお、以下において数値範囲を示す「〜」とは両側に記載された数値を含む。例えば、εが数値α１〜数値β１とは、εの範囲は数値α１と数値β１を含む範囲であり、数学記号で示せばα１≦ε≦β１である。
「具体的な数値で表された角度」、「平行」、「垂直」および「直交」等の角度は、特に記載がなければ、該当する技術分野で一般的に許容される誤差範囲を含む。
また、「全部」、「いずれも」または「全面」等は、該当する技術分野で一般的に許容される誤差範囲を含む。
【００１２】
図１は本発明の実施形態の複合材の第１の例を示す模式的断面図であり、図２は本発明の実施形態の複合材の第２の例を示す模式的断面図であり、本発明の実施形態の複合材の第３の例を示す模式的断面図である。
図１に示す複合材７０は、溝７４を有する基材７２と、溝７４内に設けられ、溝７４から剥離可能な異方性導電部材１１とを有する。異方性導電部材１１は、導電性粒子を含有する硬化性樹脂層を有し、硬化性樹脂層中に導電性粒子が分散している。異方性導電部材１１は、導電性粒子を含有する硬化性樹脂層であれば、その構成は、以下に具体的に示す構成等に、特に限定されるものではない。
【００１３】
異方性導電部材１１は基材７２から剥離して使用されるものであり、基材７２から剥離した状態のものを、異方性導電フィルム１０（図４および図５参照）という。異方性導電部材１１および異方性導電フィルム１０は、導電性粒子により、異方導電性を有するものである。
基材７２には、表面７２ａ側を開口した溝７４が設けられている。溝７４の断面形状は、例えば、矩形であり、開口部７４ａと底部７４ｂとは方向Ｗにおける長さが同じである。すなわち、開口部７４ａの幅Ｗｇと底部７４ｂの幅Ｗｂは同じである。溝７４の幅は開口部７４ａの幅Ｗｇである。開口部７４ａの幅Ｗｇは、例えば、２ｍｍ以下であり、好ましくは、１．５ｍｍ以下であり、さらに好ましくは０．８ｍｍ以下である。特に幅が狭い異方性導電部材１１および異方性導電フィルム１０とすることができる。なお、開口部７４ａの幅Ｗｇの下限値は、特に限定されるものではなく、μｍオーダーの幅とすることもできる。
【００１４】
また、基材７２の開口部７４ａ側の表面７２ａに、例えば、剥離層７６が設けられている。
複合材７０では、異方性導電部材１１を溝７４から剥離して、異方性導電部材１１を異方性導電フィルム１０として用いる。このため、剥離層７６はなくてもよいが、複合材７０の搬送等の取り扱いを容易にするためには、剥離層７６があることが好ましい。剥離層７６は、基材７２に対して剥離可能であれば、特に限定されるものではない。剥離層７６としては、例えば、シリコーン系接着剤または非シリコーン系接着剤が基材に塗布されて剥離機能が付与されたフィルムが用いられる。基材としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエステル、ポリプロピレン、およびポリエチレン等を用いることができる。
【００１５】
複合材７０では、異方性導電部材１１を貼り付ける際に位置合せを容易にするために基材７２は透明であることが好ましい。ここで、透明とは、光透過率が、波長４００〜８００ｎｍの可視光波長域において、少なくとも６０％以上のことであり、好ましくは７５％以上であり、より好ましくは８０％以上、さらにより好ましくは８５％以上のことである。光透過率は、ＪＩＳ（日本工業規格）  Ｋ  ７３７５：２００８に規定される「プラスチック―全光線透過率および全光線反射率の求め方」を用いて測定されるものである。
また、後述の仮圧着に紫外光を用いる場合、紫外光の透過率が６０％以上であることが好ましい。
基材７２にアライメントマークを設ける場合には、アライメントマークを用いた位置合せが可能であり、基材７２は透明ではなくてもよい。
なお、溝７４の内面７４ｃと異方性導電部材１１との間に離型層（図示せず）を設ける構成でもよい。離型層は、異方性導電部材１１を基材７２から剥離しやすくするためのものである。離型層は、溝７４の内面７４ｃの場所毎に剥離力が異なる構成とすることもでき、例えば、溝７４の内面７４ｃの壁面と底面とで剥離剤の種類を変えることにより実現できる。
【００１６】
図１に示す複合材７０は、溝７４を１つ設ける構成としたが、これに限定されるものではなく、溝７４を複数設ける構成でもよい。例えば、図２に示す複合材７０は４つ溝７４を有する。
複数の溝７４を有する複合材７０では、例えば、複数の溝７４がある形態で使用する。また、図２に示すカットラインＣＬで、基材７２を切断して個片化した形態で使用することもできる。なお、カットラインＣＬは、１つの溝７４毎に設けることに限定されるものではなく、複数の溝７４を含むようにカットラインＣＬを設けてもよい。
図２に示す複数の溝７４がある複合材７０では、上述のカットラインＣＬで切断する上で、剥離層７６を設けた状態で切断してもよく、剥離層７６を設ける前に上述のカットラインＣＬで切断し、切断後に剥離層７６を設けてもよい。
【００１７】
溝７４の形状は、図１に示すように開口部７４ａと底部７４ｂとの方向Ｗにおける長さが同じであることに限定されるものではなく、図３に示すように、開口部７４ａの方が底部７４ｂよりも方向Ｗにおける長さが長くてもよい。すなわち、開口部７４ａの幅Ｗｇ＞底部７４ｂの幅Ｗｂである。この場合、溝７４の形状は、例えば、台形状である。しかし、上述の開口部７４ａの幅Ｗｇ＞底部７４ｂの幅Ｗｂを満たせば、台形に限定されるものではなく、台形の斜辺に相当する部分が曲線で構成されていてもよい。
図１〜図３に示す溝７４の形状は、溝７４の延在方向の断面画像を、光学顕微鏡を用いて取得し、断面画像を用いて溝７４の深さＤｐ，開口部７４ａの幅Ｗｇ、および底部７４ｂの幅Ｗｂの各種の幅を測定することにより特定することができる。
【００１８】
複合材７０では、溝７４の深さＤｐは、最終的に得る異方性導電フィルム１０の仕様等により決定されるものである。溝の深さＤｐは、例えば、導電性粒子の平均粒子直径をＡとするとき、Ａ≦Ｄｐ≦１．２Ａである。
また、溝の深さＤｐは、例えば、導電性粒子が板状の導電性粒子であり、板状の導電性粒子の外接円の直径で表される板状の導電性粒子の粒子直径の平均粒子直径をＢとするとき、１．１Ｂ≦Ｄｐ≦１．４Ｂである。
【００１９】
次に、複合材７０の異方性導電部材１１について説明する。
上述のように導電性粒子の平均粒子直径Ａと、溝の深さＤｐとが、Ａ≦Ｄｐ≦１．２Ａである場合、図４に示す異方性導電フィルム１０が得られる。
図４は本発明の実施形態の複合材の異方性導電部材で構成される異方性導電フィルムの第１の例を示す模式的断面図である。
図４に示す異方性導電フィルム１０は、異方性導電部材１１の両面に、例えば、剥離層１５が設けられている。異方性導電フィルム１０は、剥離層１５を剥離して用いられる。このため、剥離層１５はなくてもよいが、異方性導電フィルム１０の搬送等の取り扱いを容易にするためには、剥離層１５があることが好ましい。剥離層１５は、例えば、シリコーンが塗布されて剥離機能を付与したＰＥＴ（ポリエチレンテレフタレート）フィルムが用いられるが、上述の剥離層７６と同じ構成とすることができる。
【００２０】
異方性導電フィルム１０は、導電性粒子１２を含有する硬化性樹脂層１４を有する。異方性導電フィルム１０は、導電性粒子１２により、厚み方向Ｄに導電性を有するものである。異方性導電フィルム１０は異方導電性を示す。
異方性導電フィルム１０の硬化性樹脂層１４の厚みＴが、複合材７０（図１参照）の溝７４（図１参照）の深さＤｐ（図１参照）と対応している。硬化性樹脂層１４の厚みをＴとするとき、Ａ≦Ｔ≦１．２Ａである。また、Ａ≦１０μｍであることが好ましい。
Ａ≦Ｔ≦１．２Ａであれば、異方性導電フィルム１０を用いて被接続対象を接続した場合、導電性および密着性が優れる。
硬化性樹脂層１４の厚みＴが、Ｔ＜Ａでは、導電性粒子よりも硬化性樹脂層の厚みが薄く、密着力が低下する。
硬化性樹脂層１４の厚みＴが、Ｔ＞１．２Ａでは、硬化性樹脂層の厚みが導電性粒子より厚く、導通の安定性が低下する。
なお、平均粒子直径Ａが１０μｍを超えると、導電性粒子１２が大きいため、密着性が低下する。また、平均粒子直径Ａが１０μｍを超えると、ラインアンドスペースが、数μｍと小さい場合、導電性粒子１２が、ラインアンドスペースのラインの幅よりも相対的に大きくなり導電性の確保が困難になる。このため、Ａ≦１０μｍであることが好ましい。
【００２１】
異方性導電フィルム１０は、導電性粒子１２の含有量は、３〜１０体積％であることが好ましい。導電性粒子１２の含有量を上述の範囲とすることにより、硬化性樹脂層１４と被接続対象との接触面積を確保することができ、密着性を維持することができる。
また、導電性粒子１２の間隔をＧとするとき、導電性粒子１２の平均粒子直径Ａとは、Ａ≦Ｇであることが好ましい。導電性粒子１２の間隔Ｇが広すぎると、硬化性樹脂層１４の接触面積が増え密着性を確保できるが、導電性の確保が困難になる。このため、導電性粒子１２の間隔Ｇの上限値は、例えば、導電性の観点から決定され、導電性粒子１２の含有量の下限値により決定される。
導電性粒子１２の間隔Ｇを上述の範囲とすることにより、硬化性樹脂層１４と被接続対象との接触面積を確保することができ、かつ密着性を維持することができる。
【００２２】
上述のように板状の導電性粒子の平均粒子直径Ｂと、溝の深さＤｐとが、１．１Ｂ≦Ｄｐ≦１．４Ｂである場合、図５に示す異方性導電フィルム１０が得られる。
図５は本発明の実施形態の複合材の異方性導電部材で構成される異方性導電フィルムの第２の例を示す模式的断面図であり、図６は本発明の実施形態の複合材の異方性導電部材で構成される異方性導電フィルムの第２の例の導電性粒子を示す模式的斜視図である。
図５に示す異方性導電フィルム１０は、異方性導電部材１１の硬化性樹脂層１４の表面１４ａおよび裏面１４ｂに、それぞれ、例えば、剥離層１５が設けられている。
異方性導電フィルム１０は、導電性粒子１３を含有する硬化性樹脂層１４を有する。異方性導電フィルム１０は、板状の導電性粒子１３により、厚み方向Ｄに導電性を有するものである。異方性導電フィルム１０は異方導電性を示す。
板状の導電性粒子１３は、例えば、表面１３ａが、硬化性樹脂層１４の表面１４ａと直交する面ＰＬに対して平行な状態で配向している。なお、図５および図６に示す面ＰＬは、表面１４ａと直交する面のうちの１つを示すものであり、面ＰＬに限定されるものではない。表面１４ａと直交する面は、面ＰＬと異なる向きで無数に存在する。このため、板状の導電性粒子１３の向きも特に限定されるものではない。
板状の導電性粒子１３の表面１３ａの向きは、全ての板状の導電性粒子１３で揃っていてもよく、揃っていないランダムな状態でもよいが、板状の導電性粒子１３の充填率を高くし、かつ硬化性樹脂層１４と被接続対象との接触面積を確保できること、および導通の安定性の観点から、板状の導電性粒子１３は、表面１３ａが揃って配向されていることが好ましい。
硬化性樹脂層１４の厚みＴが、溝７４（図１参照）の深さＤｐ（図１参照）と対応している。板状の導電性粒子１３の外接円１７（図７参照）の直径Ｄｂ（図７参照）で表される板状の導電性粒子１３の粒子直径の平均粒子直径をＢとし、硬化性樹脂層１４の厚みをＴとするとき、１．１Ｂ≦Ｔ≦１．４Ｂである。
上述の１．１Ｂ≦Ｔ≦１．４Ｂであれば、異方性導電フィルム１０を用いて被接続対象を接続した場合、導電性および密着性が優れる。
【００２３】
上述のように１．１Ｂ≦Ｔ≦１．４Ｂとすることにより、硬化性樹脂層１４の流動を最少化することができ、圧着時の板状の導電性粒子１３の配向が維持される。すなわち、板状の導電性粒子１３が倒れることを防止できる。また、圧着時に圧力が作用した場合でも、板状の導電性粒子１３が上述のように平行に配向していることにより、板状の導電性粒子１３が倒れることが防止される。これにより、異方性導電フィルム１０は、圧着後も板状の導電性粒子１３の配向が維持される。このことにより、優れた導電性および優れた密着性を得ることができる。
硬化性樹脂層の厚みＴが、Ｔ＜１．１Ｂでは、圧着時に、板状の導電性粒子１３は斜めに傾き、導通安定性を欠く。さらには、板状の導電性粒子の先端と電極との間を硬化性樹脂層１４で埋めきれなくなるため密着力が低下する。
硬化性樹脂層の厚みＴが、Ｔ＞１．４Ｂでは、圧着時に、板状の導電性粒子１３が倒れて導通不良となる。
また、平均粒子直径Ｂは、１０μｍ未満であることが好ましい。平均粒子直径Ｂが１０μｍを超えると板状の導電性粒子１３が大きくなり、ラインアンドスペースが、数μｍと小さい場合、板状の導電性粒子１３が、ラインアンドスペースのラインの幅よりも相対的に大きくなり導電性の確保が困難になる。なお、ラインの幅が５μｍの場合、平均粒子直径Ｂは１．３μｍ程度である。
【００２４】
異方性導電フィルム１０は、板状の導電性粒子１３の含有量は、２〜６体積％であることが好ましい。板状の導電性粒子１３の含有量を上述の範囲とすることにより、硬化性樹脂層１４と被接続対象との接触面積を確保することができ、かつ密着性を維持することができる。
【００２５】
上述のように、板状の導電性粒子１３の表面１３ａは、硬化性樹脂層１４の表面１４ａと直交する面ＰＬに対して平行に配向している。板状の導電性粒子１３が平行に配向しているとは、板状の導電性粒子１３の割合としては、板状の導電性粒子１３の総数の８０％以上が、平行に配向している状態にあることをいう。
ここで、図８に示すように板状の導電性粒子１３の表面１３ａの任意の点Ｃの法線Ｎと、任意の点Ｃを通る、硬化性樹脂層１４の厚み方向Ｄと平行な線Ｌとのなす角γの角度をαとする。平行に配向とは、図８に示す角γの角度αが７０°≦α≦１１０°であることをいう。すなわち、角度αが７０°≦α≦１１０°の範囲であれば平行とする。角度αは、好ましくは７５°≦α≦１０５°であり、より好ましくは８５°≦α≦９５°である。
【００２６】
板状の導電性粒子１３とすることにより、球状の導電性粒子に比して硬化性樹脂層１４の表面１４ａにおける面積を小さくすることができる。これにより、導通性を維持した状態で、被接続対象との接触面積を多くすることができ、密着性を維持することができる。
【００２７】
異方性導電部材１１、すなわち、異方性導電フィルム１０の用途としては、例えば、配線層同士、または配線基板同士の電気的な接続がある。
図９〜図１１は、本発明の実施形態の複合材を用いた接合例を工程順に示す模式図である。
まず、図９に示すように第１の配線基板２０を用意する。第１の配線基板２０は、基材２１に、例えば、３つ電極２２が設けられたものである。
第１の配線基板２０に対して、電極２２と異方性導電部材１１とを対向させて、複合材７０を配置する。この場合、複合材７０の基材７２が透明であれば、透過光を用いて電極２２に対する異方性導電部材１１の位置合せを行う。また、基材７２にアライメントマークが設けられていれば、アライメントマークを用いて電極２２に対する異方性導電部材１１の位置合せを行う。
【００２８】
次に、図１０に示すように、３つの電極２２に異方性導電部材１１を接触させて仮圧着する。仮圧着の後、基材７２を剥がす。これにより、図１１に示すように、３つの電極２２上に異方性導電部材１１で構成される異方性導電フィルム１０が載置された状態になる。
仮圧着は、硬化性樹脂層の組成に応じて、熱または紫外光を用いて行う。なお、仮圧着に紫外光を用いる場合、基材７２は、紫外光の透過率が６０％以上であることが好ましい。
基材７２と異方性導電部材１１とで熱収縮率が異なる場合、または紫外光による硬化の収縮率が基材７２と異方性導電部材１１とで異なる場合、基材７２から異方性導電部材１１を容易に剥離することができる。
溝の形状が、図３に示すように、開口部７４ａ側の方が底部７４ｂよりも広い場合、電極２２は異方性導電部材１１の幅の広い側と接触されて仮圧着される。このため、基材７２を剥離する場合、図１に示す開口部７４ａの幅Ｗｇと底部７４ｂとの幅Ｗｂとが同じ溝７４に比して、異方性導電部材１１から容易に剥離することができる。
【００２９】
次に、第２の配線基板２４を用意する。第２の配線基板２４は、第１の配線基板２０と同じ構成であり、基材２５に、３つの電極２６が設けられている。第２の配線基板２４の電極２６と、第１の配線基板２０の電極２２とを、それぞれ異方性導電フィルム１０を挟んで対向させて配置する。この状態で、所定の温度にした後、第１の配線基板２０と第２の配線基板２４とを加圧し、本圧着を行う。本圧着の加熱および加圧により硬化性樹脂層１４により電極２２と電極２６とが接着され、電極２２と電極２６とが物理的に接続される。これにより、図１２に示すように第１の配線基板２０と第２の配線基板２４とが異方性導電フィルム１０により接合される。上述のように複合材７０を用いて第１の配線基板２０と第２の配線基板２４とを接合すことができる。なお、第１の配線基板２０と第２の配線基板２４とのうち、いずれか一方はＩＣ（Integrated Circuit）チップでもよい。
【００３０】
なお、電極２２および電極２６の幅をＷｅとし、電極２２の間隔および電極２６の間隔をＷｍとする。電極２２および電極２６の幅Ｗｅと、電極２２、２６の間隔Ｗｍとは、ラインアンドスペースとも呼ばれ、それぞれ狭いことが望まれ、１０μｍ未満であることが好ましく、より好ましくは５μｍ未満であり、さらに好ましくは１μｍ未満である。
複合材７０では、溝７４の幅Ｗｇを調整して異方性導電フィルム１０の幅を調整することができ、溝７４の深さＤｐを調整して異方性導電フィルム１０の厚みを調整することができる。例えば、幅が２ｍｍ以下と、狭い異方性導電フィルム１０を得ることができる。このため、複合材７０（図１〜図３参照）を用いることにより、電極２２および電極２６の幅Ｗｅと、電極２２、２６の間隔Ｗｍとが１０μｍ未満と狭い場合でも、被接続対象を接合することができる。
【００３１】
第１の配線基板２０および第２の配線基板２４は、いずれも基材２１、２５上に配線を構成する電極２２、２６が形成されたものである。
基材２１、２５には目的に応じたものが適宜利用され、例えば、ガラス基板、ポリエチレンテレフタレート（ＰＥＴ）基板、およびシクロオレフィンポリマー（ＣＯＰ）基板等が用いられる。
また、電極２２、２６は、金属電極であり、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）、Ａｌ（アルミニウム）、それらの合金、またはＩＴＯ（Indium Tin Oxide）等、目的に応じたもので構成される。
電極２２、２６の電極高さは、電極がめっきで形成されている場合には、めっき時間、およびめっき液の種類によって調整することができる。また、電極が金属箔で形成されている場合には、金属箔の厚みを変えることにより調整することができる。
【００３２】
次に、複合材７０の製造方法について説明する。
図１３〜図１５は本発明の実施形態の複合材の製造方法を工程順に示す模式的斜視図である。なお、図１３〜図１５において、図１に示す複合材７０と同一構成物には同一符号を付して、その詳細な説明は省略する。
まず、図１３に示すように、溝７４を有する基材７２を用意する。
次に、異方性導電部材１１を形成するための溶液を調整する。異方性導電部材１１を形成するための溶液は、導電性粒子と、硬化性樹脂層を構成する硬化性樹脂との混合物である。なお、導電性粒子と硬化性樹脂層とについては後に詳細に説明する。
【００３３】
次に、上述の溶液を基材７２の表面７２ａに塗布して、図１４に示すように液膜７３を形成し、溶液を溝７４に充填する。次に、例えば、スキージーを用いて液膜７３を掻き取り、溝７４にだけ溶液を充填した状態にする。
次に、例えば、オーブン等を用いて、溶液を乾燥させる。これにより、例えば、図１に示す溝７４内に異方性導電部材１１が設けられた複合材７０を得ることができる。
なお、異方性導電部材１１が、上述の板状の導電性粒子を含有するものである場合、例えば、導電性粒子に磁化容易軸を有するものが用いられる。この場合、乾燥させる際に、磁場を印加して導電性粒子を配向させる。
磁場の方向は、導電性粒子の磁化容易軸の方向に基づき、適宜決定される。磁場は、例えば、コイルを用いて印可するが、磁場の印加方法は、コイルを用いることに限定されるものではない。
【００３４】
また、溝７４に溶液を充填する方法は、図１４に示すように液膜７３を形成して掻き取ったが、これに限定されるものではなく、インクジェット法を用いて溝７４内にだけ溶液を充填するようにしてもよい。液膜７３の掻き取りも、スキージーに限定されない。
また、溝７４の内面に、例えば、シリコーン樹脂またはフッ素樹脂を塗布して離型層を形成した後、溝７４内に溶液を充填するようにしてもよい。
また、液膜７３の形成方法も特に限定されるものではなく、例えば、スピンコート法、グラビアコート法、リバースコート法、ダイコート法、ブレードコート法、ロールコート法、エアナイフコート法、スクリーンコート法、バーコート法、カーテンコート法等、従来公知のコーティング方法が使用できる。また、インクジェット法等を用いることもできる。
【００３５】
図１３〜図１５では、基材７２に溝７４が１つのものを例にして説明したが、これに限定されるものではない。図２に示す複数の溝７４を有する基材７２を用いても、上述の図１３〜図１５に示す工程により異方性導電部材１１を設けられた複合材７０を得ることができる。
基材７２が複数の溝７４を有する構成では、例えば、ロールツーロール方式を用いて異方性導電部材１１を形成することができる。また、ロールツーロール方式では、磁化容易軸の方向を、予め搬送方向と直交する方向に調整しておけば、搬送方向と直交する方向に磁場の印加することにより、導電性粒子を配向させることができる。これにより、生産効率を高くすることができる。
【００３６】
次に、基材７２の溝７４の形成方法について説明する。なお、基材７２の溝７４の形成方法は、特に限定されるものではないが、例えば、以下に示す方法がある。
図１６は本発明の実施形態の複合材の溝を有する基材の製造方法の第１の例を示す模式図である。
図１７および図１８は本発明の実施形態の複合材の溝を有する基材の製造方法の第２の例を工程順に示す模式図である。図１７および図１８に示す溝の形成方法はフォトリソグラフィ法を用いた方法である。
図１９〜図２１は本発明の実施形態の複合材の溝を有する基材の製造方法の第３の例を工程順に示す模式図である。図１９〜図２１に示す溝の形成方法は、インモールド成型法と呼ばれる方法である。
【００３７】
基材７２の溝７４（図２１参照）は、例えば、図１６に示すように、基材７２の表面７２ａにおいて溝７４（図２１参照）となる領域７５に、レーザー光Ｌｖを照射し、溝７４の伸びる方向にレーザー光Ｌｖを走査して形成する。この場合、形成する溝７４の形状および大きさに応じて、予めレーザー光Ｌｖの光量およびレーザー光Ｌｖの走査速度を求めておく。例えば、ＣＯ２ガスレーザー、または固体ＵＶ（Ultra Violet）レーザーを用いてレーザー光Ｌｖを照射する。
【００３８】
また、例えば、図１７に示すように、基材７２の表面７２ａにレジスト膜７７を形成する。そして、フォトリソグラフィ法を用いてレジスト膜７７にパターニングを施し、レジスト膜７７に、基材７２の表面７２ａにおいて溝７４となる領域７５に対応する開口部７８を形成する。次に、レジスト膜７７をマスクにして、例えば、ドライエッチングまたはウエットエッチングを用いて溝７４（図２１参照）を形成する。
【００３９】
また、例えば、図１９に示すように、モールド８０を用意する。モールド８０は、溝７４（図２１参照）を形成するための突起８２が設けられている。モールド８０の突起８２を、基材７２の表面７２ａにおいて溝７４（図２１参照）となる領域７５に対向して配置する。
次に、図２０に示すように、モールド８０を基材７２の表面７２ａに押し付ける。このとき、基材７２を、ガラス転移温度（Ｔｇ）以上の温度に保持する。予め設定した時間、モールド８０を基材７２に押し付けた後、モールド８０を基材７２から離す。これにより、図２１に示すように、溝７４を有する基材７２が得られる。
【００４０】
なお、異方性導電部材１１および異方性導電フィルム１０の幅は、基材の溝の幅を変えることにより調整することができる。異方性導電部材１１および異方性導電フィルム１０の厚みは、基材の溝の深さＤｐ（図１参照）を変えることにより調整することができる。これにより、複合材７０では、異方性導電部材１１を半導体素子等の大きさに合わせることができるため、半導体素子等が小型化しても半導体素子等の接合に用いることができる。
【００４１】
複合材７０の異方性導電部材１１、すなわち、異方性導電フィルム１０を用いて積層体を形成することができる。以下、複合材７０の異方性導電部材１１を用いた積層体について説明する。
積層体は、異方性導電部材で構成される異方性導電フィルムと、電極または配線を有する部材とを有し、部材の電極または配線と、異方性導電フィルムとが電気的に接続されている。積層体は、例えば、１つで完結したものであり、単体で特定の機能を発揮するものである。
電極または配線を有する部材は、例えば、半導体素子、および配線基板である。
図２２は半導体素子の端子の構成の一例を示す模式的断面図であり、図２３は半導体素子の端子の構成の他の例を示す模式的断面図である。
【００４２】
例えば、図２２に示すように半導体素子４２、４４は、半導体層３２と、再配線層３４と、パッシベーション層３６とを有する。再配線層３４とパッシベーション層３６とは電気的に絶縁された絶縁層である。半導体層３２の表面３２ａには、特定の機能を発揮する回路等が形成された素子領域（図示せず）が設けられている。素子領域については後に説明する。なお、半導体層３２の表面３２ａが、例えば、半導体の端子が設けられている面に相当する。
半導体層３２の表面３２ａ上に再配線層３４が設けられている。再配線層３４では、半導体層３２の素子領域に電気的に接続される配線３７が設けられている。配線３７にパッド３８が設けられており、配線３７とパッド３８は導通する。配線３７とパッド３８とにより、素子領域との信号の授受が可能となり、かつ素子領域への電圧等の供給ができる。
【００４３】
再配線層３４の表面３４ａにパッシベーション層３６が設けられている。パッシベーション層３６には、配線３７に設けられたパッド３８に端子３０ａが設けられている。端子３０ａは半導体層３２と電気的に接続されている。
また、再配線層３４には、配線３７が設けられていないが、パッド３８だけが設けられている。配線３７に設けられていないパッド３８に端子３０ｂが設けられている。端子３０ｂは半導体層３２と電気的に接続されていない。
端子３０ａおよび端子３０ｂに異方性導電フィルム１０が設けられることにより、他の部材と電気的に接続される。
【００４４】
端子３０ａの端面３０ｃと端子３０ｂの端面３０ｃは、いずれもパッシベーション層３６の表面３６ａと一致しており、いわゆる面一の状態であり、端子３０ａと端子３０ｂはパッシベーション層３６の表面３６ａから突出していない。図２２に示す端子３０ａと端子３０ｂは、例えば、研磨することによりパッシベーション層３６の表面３６ａと面一にされる。
【００４５】
端子３０ａと端子３０ｂは、パッシベーション層３６の表面３６ａと面一であることに限定されるものではなく、図２３に示すように、パッシベーション層３６の表面３６ａに対して突出してもよい。この場合、パッシベーション層３６の表面３６ａに対する端子３０ａと端子３０ｂの突出量δは、異方性導電フィルム１０の厚みの１／３以下であることが好ましい。突出量δは、端子に限定されるものではなく、異方性導電フィルム１０で接続される電極および配線であっても同様である。
突出量δが異方性導電フィルム１０の厚みの１／３以下であれば、割れまたは接着不良等が生じることなく異方性導電フィルム１０と安定して接続される。
突出量δが異方性導電フィルム１０の厚みの１／３を超えると、割れまたは接着不良等が生じ、異方性導電フィルム１０との接続安定性が損なわれる恐れがある。
また、異方性導電フィルム１０で２つの電極で接続する場合、突出量δを異方性導電フィルム１０の厚みの１／３以下とするには、少なくとも一方の電極であればよい。この場合、突出量δが異方性導電フィルム１０の厚みの１／３以下の電極から異方性導電フィルム１０と接続することが好ましい。
なお、異方性導電フィルム１０の厚みは、上述の硬化性樹脂層の厚みＴのことである。
複合材７０の溝７４の深さＤｐを調整することにより、上述の異方性導電フィルム１０の厚みを調整することができる。
なお、異方性導電フィルム１０の厚みは、例えば、端子３０ａの幅ＷＬ、端子３０ｂの幅ＷＬの１／４以下でもよい。
【００４６】
上述の突出量δは、半導体素子４２、４４において端子３０ａと端子３０ｂとを含む断面の画像を取得し、画像解析により端子３０ａの輪郭および端子３０ｂの輪郭を取得し、端子３０ａの端面３０ｃと端子３０ｂの端面３０ｃを検出する。パッシベーション層３６の表面３６ａから端子３０ａの端面３０ｃとの距離、および端子３０ｂの端面と３０ｃの距離を求めることにより得ることができる。
端子３０ａの端面３０ｃと端子３０ｂの端面３０ｃは、いずれもパッシベーション層３６の表面３６ａから最も離れた位置にある面のことであり、一般的に上面と呼ばれる面のことである。
【００４７】
半導体層３２は、半導体であれば、特に限定されるものではなく、シリコン等で構成されるが、これに限定されるものではなく、炭化ケイ素、ゲルマニウム、ガリウムヒ素または窒化ガリウム等であってもよい。
再配線層３４は、電気的に絶縁性を有するもので構成され、例えば、ポリイミドで構成される。
また、パッシベーション層３６も、電気的に絶縁性を有するもので構成され、例えば、窒化珪素（ＳｉＮ）またはポリイミドで構成される。
配線３７およびパッド３８は、導電性を有するもので構成され、例えば、銅、銅合金、アルミニウム、またはアルミニウム合金等で構成される。
【００４８】
端子３０ａおよび端子３０ｂは、配線３７およびパッド３８と同様に導電性を有するもので構成され、例えば、金属または合金で構成される。具体的には、端子３０ａおよび端子３０ｂは、例えば、銅、銅合金、アルミニウム、またはアルミニウム合金等で構成される。
なお、端子３０ａおよび端子３０ｂは、導電性を有するものであればよく、金属または合金で構成されることに限定されるものではなく、半導体素子分野において端子、電極または電極パッドと呼ばれるものに用いられる材料を適宜利用可能である。
端子３０ａおよび端子３０ｂにおいても、端子３０ａの幅ＷＬおよび端子３０ｂの幅ＷＬと、端子３０ａの間隔ＷＳおよび端子３０ｂの間隔ＷＳは狭いことが望まれ、端子３０ａの幅ＷＬおよび端子３０ｂの幅ＷＬと端子３０ａの間隔ＷＳおよび端子３０ｂの間隔ＷＳとは、それぞれ１０μｍ未満であることが好ましく、より好ましくは５μｍ未満であり、さらに好ましくは１μｍ未満である。この場合でも、異方性導電フィルム１０を用いることにより、優れた導通性および密着性を得ることができる。
【００４９】
次に、積層体の他の構成について接続する。
また、図２４に示す積層体４０のように、異方導電性を示す異方性導電フィルム１０を介して半導体素子４２と半導体素子４４とを積層方向Ｄｓに接合して、半導体素子４２と半導体素子４４とを電気的に接続する構成でもよい。図２４に示す積層体４０では半導体素子４２と半導体素子４４との導電性および密着性が優れる。
半導体素子４２、４４は、例えば、図２５に示すように複数の端子４５を有する。端子４５の大きさが、１辺１０μｍの矩形で、端子４５の間隔が１０μｍであっても、上述の異方性導電フィルム１０を用いることにより、半導体素子４２と半導体素子４４とを電気的に接続することができる。
図２６に示す積層体４０のように、異方性導電フィルム１０を介して半導体素子４２と半導体素子４４と半導体素子４６を積層方向Ｄｓに積層して接合し、かつ電気的に接続した構成としてもよい。図２６に示す積層体４０では半導体素子４２と半導体素子４４と半導体素子４６との導電性および密着性が優れる。
また、図２７に示す積層体４０のように光学センサとして機能するものでもよい。図２７に示す積層体４０は、半導体素子５２とセンサチップ５４とが異方性導電フィルム１０を介して積層方向Ｄｓに積層されている。また、センサチップ５４にはレンズ５６が設けられている。図２７に示す積層体４０では半導体素子５２とセンサチップ５４との導電性および密着性が優れる。
【００５０】
半導体素子５２は、ロジック回路が形成されたものであり、センサチップ５４で得られる信号を処理することができれば、その構成は特に限定されるものではない。
センサチップ５４は、光を検出する光センサを有するものである。光センサは、光を検出することができれば、特に限定されるものではなく、例えば、ＣＣＤ（Charge Coupled Device）イメージセンサまたはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが用いられる。
なお、図２７に示す積層体４０では、半導体素子５２とセンサチップ５４とを異方性導電フィルム１０を介して接続したが、これに限定されるものではなく、半導体素子５２とセンサチップ５４とを直接接合する構成でもよい。
レンズ５６は、センサチップ５４に光を集光することができれば、その構成は特に限定されるものではなく、例えば、マイクロレンズと呼ばれるものが用いられる。
【００５１】
なお、上述の半導体素子４２、半導体素子４４および半導体素子４６は、例えば、上述の半導体層３２を有するものであり、素子領域（図示せず）を有する。
素子領域とは、電子素子として機能するための、コンデンサ、抵抗およびコイル等の各種の素子構成回路等が形成された領域である。素子領域には、例えば、フラッシュメモリ等のようなメモリ回路、マイクロプロセッサおよびＦＰＧＡ（field-programmable gate array）等のような論理回路が形成された領域、無線タグ等の通信モジュールならびに配線が形成された領域がある。素子領域には、これ以外に、発信回路、またはＭＥＭＳ（Micro Electro Mechanical Systems）が形成されてもよい。ＭＥＭＳとは、例えば、センサ、アクチュエーターおよびアンテナ等である。センサには、例えば、加速度、音および光等の各種のセンサが含まれる。
【００５２】
上述のように、素子領域は素子構成回路等が形成されており、半導体素子には上述のように再配線層３４（図２２参照）が設けられている。
積層体では、例えば、論理回路を有する半導体素子と、メモリ回路を有する半導体素子の組合せとすることができる。また、半導体素子を全てメモリ回路を有するものとしてもよく、また、全て論理回路を有するものとしてもよい。また、積層体４０における半導体素子の組合せとしては、センサ、アクチュエーターおよびアンテナ等と、メモリ回路と論理回路との組み合わせでもよく、積層体４０の用途等に応じて適宜決定されるものである。
【００５３】
また、半導体素子は、特に限定されず、具体的に以下のものが挙げられる。半導体素子としては、例えば、上述のもの以外に、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＳＰ（Application Specific Standard Product）等のロジック集積回路が挙げられる。また、例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）等のマイクロプロセッサが挙げられる。また、例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＨＭＣ（Hybrid Memory Cube）、ＭＲＡＭ（Magnetoresistive Random Access Memory）、ＰＣＭ（Phase-Change Memory）、ＲｅＲＡＭ（Resistance Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、フラッシュメモリ等のメモリが挙げられる。また、例えば、ＬＥＤ（Light Emitting Diode）、パワーデバイス、ＤＣ（Direct Current）−ＤＣ（Direct Current）コンバータ、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）等のアナログ集積回路が挙げられる。
さらに、半導体素子としては、例えば、ＧＰＳ（Global Positioning System）、ＦＭ（Frequency Modulation）、ＮＦＣ（Near Field Communication）、ＲＦＥＭ（RF Expansion Module）、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、ＷＬＡＮ（Wireless Local Area Network）等のワイヤレス素子、ディスクリート素子、Passiveデバイス、ＳＡＷ（Surface Acoustic Wave）フィルタ、ＲＦ（Radio Frequency）フィルタ、ＩＰＤ（Integrated Passive Devices）等が挙げられる。半導体素子としては、ＴＥＧ（Test Element Group）チップでもよい。
半導体素子以外に、インターポーザー、ＴＡＢ（Tape Automated Bonding）テープおよびＴＥＧ（Test Element Group）チップを被接続対象とすることもできる。さらには、被接続対象として、透明導電膜の電極パッドとＦＰＣ（Flexible Printed Circuits）の電極パッドとの接続に用いることができる。また、透明導電膜の電極パッド上に直接ＩＣ（Integrated Circuit）チップを接続実装することにも利用可能である。透明導電膜としては、視認性が低く、視認されにくければ特に限定されるものではなく、例えば、ＩＴＯ等の物質自体が透明なもので構成した導電膜でもよく、線幅が数μｍオーダーの細い金属線で構成された導電膜でもよい。また、透明導電膜としては、例えば、タッチセンサー等に用いられる各種の導電膜が適宜利用可能である。
また、ＩＣチップは、半導体素子４２、４４と同様に、例えば、図２５に示すように複数の端子４５を有する。
【００５４】
次に、複合材の異方性導電部材を用いた積層体の製造方法の第１の例について説明する。
複合材の異方性導電部材を用いた積層体の製造方法の第１の例は、チップオンウエハに関するものであり、図２４に示す積層体４０の製造方法を示す。
図２８〜図３０は本発明の実施形態の複合材の異方性導電部材を用いた積層体の製造方法の第１の例を工程順に示す模式図である。
複合材の異方性導電部材を用いた積層体の製造方法の第１の例では、まず、異方性導電フィルム１０が表面４４ａに設けられた半導体素子４４を用意する。例えば、上述の複合材７０の異方性導電部材１１の接合方法により、異方性導電フィルム１０が半導体素子４４の表面４４ａに設けられる。半導体素子４４が小さい場合でも、上述のように異方性導電部材１１の幅等を調整することができるため、異方性導電部材１１、すなわち、異方性導電フィルム１０が半導体素子４４の表面４４ａからはみ出すことなく実装できる。このように異方性導電フィルム１０は半導体素子４４等が小型化しても接合に用いることができ、実装に利用することができる。
【００５５】
次に、異方性導電フィルム１０を、第１の半導体ウエハ６０に向けて半導体素子４４を配置する。次に、半導体素子４４のアライメントマークと、第１の半導体ウエハ６０のアライメントマークとを用いて、第１の半導体ウエハ６０に対して、半導体素子４４の位置合せを行う。
なお、位置合せについては、第１の半導体ウエハ６０のアライメントマークの画像または反射像と、半導体素子４４のアライメントマークの画像または反射像について、デジタル画像データを得ることができれば、その構成は特に限定されるものではなく、公知の撮像装置を適宜利用可能である。
【００５６】
次に、図２８に示すように半導体素子４４を異方性導電フィルム１０を介して第１の半導体ウエハ６０の素子領域に載置し、例えば、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して仮圧着する。これを全ての半導体素子４４について行い、図２９に示すように、全ての半導体素子４４を第１の半導体ウエハ６０の素子領域に仮圧着する。
【００５７】
次に、全ての半導体素子４４を第１の半導体ウエハ６０の素子領域に仮圧着した状態で、半導体素子４４に対して、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して、複数の半導体素子４４を全て一括して、第１の半導体ウエハ６０の素子領域に接合する。この接合は本圧着と呼ばれるものである。これにより、半導体素子４４の端子（図示せず）が異方性導電フィルム１０に接合され、第１の半導体ウエハ６０の端子（図示せず）が異方性導電フィルム１０に接合される。
次に、図３０に示すように、異方性導電フィルム１０を介して半導体素子４４が接合された第１の半導体ウエハ６０を、素子領域毎に、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子４２と異方性導電フィルム１０と半導体素子４４とが接合された積層体４０を得ることができる。
上述のように本圧着では、複数の半導体素子４４の接合を一括して行うことにより、タクトタイムを低減でき、生産性を高くできる。
【００５８】
仮圧着は、異方性導電フィルムを半導体素子等の被接続対象に仮付けすることである。
なお、仮圧着する際に、仮圧着強度が弱いと、搬送工程等および接合する迄の工程で位置ズレが生じてしまうため、仮圧着強度は重要となる。
また、仮圧着プロセスにおける温度条件および加圧条件は特に限定されず、例えば、硬化性樹脂層に応じて、適宜設定される。
仮圧着では、例えば、被接続対象である半導体素子、または配線基板上に異方性導電フィルム１０を載せ、圧力と温度を適切な時間かけて仮圧着する。圧力、温度および時間によっては、異方性導電フィルム１０に硬化が生じ、本圧着前に硬化が進み、本圧着ができなくなる可能性があるため、仮圧着の温度は、硬化反応が促進されない迄の温度とすることが望ましい。
【００５９】
本圧着における温度条件は特に限定されないが、仮圧着の温度よりも高い温度であることが好ましく、具体的には、１３０〜２００℃であることがより好ましい。
また、本圧着における加圧条件は特に限定されないが、目的に応じて適宜設定され、４０〜１００ＭＰａであることが好ましい。
本圧着の時間は特に限定されないが、目的に応じて適宜設定され、３〜１５秒間が好ましい。
【００６０】
上述の半導体素子４４および第１の半導体ウエハ６０を含め、個々の半導体素子同士を接合するような仮圧着の場合には、東レエンジニアリング、渋谷工業株式会社、株式会社新川、およびヤマハ発動機株式会社等の各社の装置を用いることができる。
上述の本圧着に用いる装置としては、例えば、三菱重工工作機械、ボンドテック、株式会社ＰＭＴ、アユミ工業、東京エレクトロン（ＴＥＬ）、ＥＶＧ、ズースマイクロテック株式会社（ＳＵＳＳ）、ムサシノエンジニアリング等各社のウエハ接合装置を用いることができる。
仮圧着および本圧着のそれぞれの接合に際しては、接合時の雰囲気、加熱温度、加圧力（荷重）、および処理時間が制御因子として挙げられるが用いる半導体素子等のデバイスに適合した条件を選ぶことができる。
接合時の雰囲気としては、大気下を始め、窒素雰囲気等の不活性雰囲気、および真空状態から選ぶことができる。
【００６１】
複合材の異方性導電部材を用いた積層体の製造方法の第２の例について説明する。
図３１〜図３３は本発明の実施形態の複合材の異方性導電部材を用いた積層体の製造方法の第２の例を工程順に示す模式図である。
複合材の異方性導電部材を用いた積層体の製造方法の第２の例は、複合材の異方性導電部材を用いた積層体の製造方法の第１の例に比して、３つの半導体素子４２、４４、４６が異方性導電フィルム１０を介して積層されて接合される点以外は、複合材の異方性導電部材を用いた積層体の製造方法の第１の例と同じである。このため、積層体の製造方法の第２の例と共通する製造方法についての詳細な説明は省略する。
【００６２】
半導体素子４４は、裏面４４ｂにアライメントマーク（図示せず）が設けられており、かつ端子（図示せず）が設けられている。さらに、半導体素子４４には表面４４ａに異方性導電フィルム１０が設けられている。また、半導体素子４６でも表面４６ａに異方性導電フィルム１０が設けられている。例えば、上述の複合材７０の異方性導電部材１１の接合方法により、異方性導電フィルム１０が半導体素子４６の表面４６ａに設けられる。
半導体素子４４、および半導体素子４６が小さい場合でも、上述のように異方性導電部材１１の幅等を調整することができるため、異方性導電部材１１、すなわち、異方性導電フィルム１０が半導体素子４４の表面４４ａおよび裏面４４ｂ、ならびに半導体素子４６の表面４６ａからはみ出すことなく実装できる。このように異方性導電フィルム１０は半導体素子４４、４６等が小型化しても接合に用いることができ、実装に利用することができる。
【００６３】
図３１に示すように、全ての半導体素子４４が異方性導電フィルム１０を介して第１の半導体ウエハ６０の素子領域に仮圧着された状態で、半導体素子４４の裏面４４ｂのアライメントマークと、半導体素子４６のアライメントマークとを用いて、半導体素子４４に対して半導体素子４６の位置合せを行う。
【００６４】
次に、図３２に示すように、半導体素子４４の裏面４４ｂに、異方性導電フィルム１０を介して半導体素子４６を仮圧着する。次に、全ての半導体素子４４を異方性導電フィルム１０を介して第１の半導体ウエハ６０の素子領域に仮圧着し、全ての半導体素子４４に、異方性導電フィルム１０を介して半導体素子４６を仮圧着した状態で、予め定めた条件にて本圧着を行う。これにより、半導体素子４４と半導体素子４６とが異方性導電フィルム１０を介して接合され、半導体素子４４と第１の半導体ウエハ６０とが異方性導電フィルム１０を介して接合される。半導体素子４４、半導体素子４６および第１の半導体ウエハ６０の端子（図示せず）は異方性導電フィルム１０に接合される。
次に、図３３に示すように、半導体素子４４および半導体素子４６が異方性導電フィルム１０を介して接合された第１の半導体ウエハ６０を、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子４２と半導体素子４４と半導体素子４６とが異方性導電フィルム１０を介して接合された積層体４０を得ることができる。
【００６５】
以下、複合材についてより具体的に説明する。
〔基材〕
基材は、溝を有し、溝内に異方性導電部材が設けられるものであり、異方性導電部材の支持基材として機能し、かつ剥離基材として機能するものである。
基材は、位置合せのために光透過性が高いものが好ましく、上述のように透明であることが好ましい。基材としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）、ＣＯＰ（シクロオレフィンポリマー）、およびＣＯＣ（シクロオレフィンコポリマー）等が用いられる。
基材は、上述のように溝から異方性導電部材を剥しやすくするために、溝の内面に離型層を設ける構成とすることもできる。離型層は、例えば、シリコーン樹脂、またはフッ素樹脂で構成される。
【００６６】
以下、異方性導電部材および異方性導電フィルムについて説明する。
異方性導電部材、すなわち異方性導電フィルムは、導電性粒子を含有する硬化性樹脂層を有している。導電性粒子は硬化性樹脂層中に分散していることが好ましい。
〔導電性粒子〕
導電性粒子は、硬化性樹脂層内に含まれる後述の導電材を含む粒子である。導電材は粒子表面を露出していることが好ましい。露出していることにより、接続対象との導通を安定的に確保することができる。
導電性粒子の平均粒子直径Ａは、ラインの幅の５％から９０％の範囲が好ましく、１５％から７０％の範囲がより好ましく、３０％から５０％の範囲が最も好ましい。導電性粒子の平均粒子直径は、製造の制約から、異方性導電部材が設けられる基材の溝の深さと溝の幅により決定され、基材の溝から突出しない大きさが粒径の最大値となる。溝の幅がラインの幅に相当する。
＜導電材＞
導電性粒子を構成する導電材は、特に限定されるものではなく、金属粒子、および金属被覆樹脂粒子等が用いられる。
金属粒子としては、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、およびニッケル（Ｎｉ）等である。これ以外に、ニッケルの芯粒子に金めっきが被覆された粒子を用いることもできる。
金属被覆樹脂粒子としては、例えば、プラスチック粒子の芯粒子に、ニッケルまたは金の金属めっきが被覆された粒子である。上述以外に、金属被覆樹脂粒子としては、例えば、カーボン、ガラス、セラミック、およびプラスチック等の非導電性粒子をＡｕ、ＡｇおよびＰｔ等の貴金属で被覆したものを用いることができる。また、金属被覆樹脂粒子としては、上述の非導電性粒子を、ＣｕまたはＮｉ等で被覆し、被覆層のさらに外面に、上述の貴金属を被覆したものでもよい。
なお、導電性粒子の形状としては、球状および板状に限定されるものではなく、針状、または回転楕円体状でもよい。
【００６７】
＜導電性粒子の含有量＞
導電性粒子の含有量は体積％で表されるものである。導電性粒子の含有量は、異方性導電部材の体積に対して３０〜９５体積％であることが好ましい。
導電性粒子の含有量をＣｓとする。また、異方性導電部材のラインの幅に対して平行かつ基材の表面と直交する面の断面積をＳとし、異方性導電部材のライン幅に対して直交する長さをＬとする。長さＬは、異方性導電部材のライン幅に対して直交する方向の端部からもう一方の端部を取る必要はなく、導電性粒子が５個以上含まれる任意の値を採用することができる。
また、導電性粒子の粒子数をＮｓとする。なお、導電性粒子の平均粒子半径はＲＡである。この場合、異方性導電部材の体積Ｖは、Ｖ＝Ｓ×Ｌである。球状の導電性粒子の体積Ｖｓは、Ｖｓ＝（４πＲＡ３／３）×Ｎｓである。導電性粒子の含有量Ｃｓ（体積％）は、Ｃｓ＝Ｖｓ／Ｖである。
【００６８】
異方性導電部材のラインの幅方向に対して平行かつラインの長さ方向に対して垂直な面を５か所切り出し、切り出した断面の断面画像を走査型電子顕微鏡を用いて取得し、５つの断面画像から異方性導電部材の断面積、および厚みを算出する。得られた断面積と厚みの平均値を異方性導電部材の断面積Ｓ、および厚みＴとする。
また、導電性粒子の平均粒子直径Ａは、上述のように走査型電子顕微鏡を用いて、異方性導電部材のラインの幅方向に対して平行かつラインの長さ方向に対して垂直な面で、任意の５つの導電性粒子の中央部を切り出し、切り出した断面の導電性粒子の異方性導電部材の厚み方向の長さの平均値とする。また、導電性粒子の平均厚みＤｔは、同様に、異方性導電部材のラインの幅方向と長さ方向に対して平行な面で、任意の５つの導電性粒子の中央部を切り出し、切り出した断面の導電性粒子に内接する円の直径の平均値とする。
平均粒子半径ＲＡは、上述のようにして得られた、平均粒子直径Ａの平均値の１／２の値である。
導電性粒子の粒子数は、走査型電子顕微鏡を用いて厚み方向の中央部を異方性導電部材の表面に対して平行となる面に含まれる異方性導電部材の粒子数を測定した値である。
【００６９】
〔板状の導電性粒子〕
板状の導電性粒子は、例えば、ＢａＦｅ（バリウムフェライト）、ＳｒＦｅ（ストロンチウムフェライト）、ＣｏＣｒ、ＣｏＰｔ等の組成の板状の粒子を有する。
なお、粒子が六方晶であれば、六角形の板面に対して垂直な磁化容易軸を有するため、磁場による配向が容易である。例えば、ＢａＦｅは、絶縁性であるが、板状の形状を有し、さらに磁界容易軸はその板面に対して法線方向であることから好ましい。
【００７０】
上述の板状の粒子が絶縁性である場合、導電性を付与するために導電層を有する。この場合、粒子がＢａＦｅ（バリウムフェライト）粒子であれば、板状の導電性粒子は、磁性粒子の表面に導電層が形成されたものとなる。
導電層は、例えば、金属膜またはカーボン膜で構成される。
金属膜は、例えば、Ａｕ、Ｃｕ、Ａｇ、またはＮｉ等の単体の金属膜、およびこれらの金属の合金膜で構成される。
金属膜は、例えば、めっき法、蒸着法、およびスパッタリング法により形成される。また、カーボン膜は、例えば、ＣＶＤ（Chemical Vapor Deposition）により形成される。
【００７１】
板状の導電性粒子は、保持力として、２５ｋＡ／ｍ以上の保磁力を有することが好ましい。保持力が２５ｋＡ／ｍ以上であれば、外部磁界を印加した後、外部磁場がない状態でも、板状の導電性粒子の配向を長期にわたって維持し続けることができる。
なお、板状の導電性粒子とは、（平均粒子直径Ａ）／（導電性粒子の平均厚みＤｔ）で表されるアスペクト比が３〜２０であることをいう。アスペクト比は、４〜１５であることが好ましい。
また、板状の導電性粒子の平均粒子直径Ｂは、上述のように走査型電子顕微鏡を用いて、導電性粒子５０個の外接円の直径を求め、得られた５０個の導電性粒子の外接円の直径の平均値である。
板状の導電性粒子の形状は、表面の形状であるが、特に限定されるものではなく、円、四角形、五角形、および六角形等のいずれでもよい。
【００７２】
＜板状の導電性粒子の含有量＞
板状の導電性粒子の含有量は体積％で表されるものである。板状の導電性粒子の含有量は、異方性導電部材の体積に対して３０〜９５体積％であることが好ましい。
導電性粒子の含有量をＣｓとする。また、異方性導電部材のラインの幅に対して平行かつラインの長さ方向に垂直な面の断面積をＳとし、異方性導電部材のライン幅に対して直交する長さをＬとする。長さＬは、異方性導電部材のライン幅に対して直交する方向の端部からもう一方の端部を取る必要はなく、導電性粒子が５個以上含まれる任意の値を採用することができる。
この場合、異方性導電部材の体積Ｖは、Ｖ＝Ｓ×Ｌである。板状の導電性粒子の体積Ｖｓは、Ｖｓ＝（厚み方向の中央部を異方性導電部材の表面に対して平行となる面の導電性粒子の面積）×（導電性粒子の平均粒子直径Ａ）である。導電性粒子の含有量Ｃｓ（体積％）は、Ｃｓ＝Ｖｓ／Ｖである。
導電性粒子の粒子数は、走査型電子顕微鏡を用いて厚み方向の中央部を異方性導電部材の表面に対して平行となる長さＬの面に含まれる異方性導電部材の粒子数を測定した値である。
【００７３】
〔硬化性樹脂層〕
硬化性樹脂層は、被接続対象に対して接合性を付与するものが好ましい。硬化性樹脂層は、例えば、５０℃〜２００℃の温度範囲で流動性を示し、２００℃以上で硬化するものが好ましい。
硬化性樹脂層は、硬化性樹脂を少なくとも含む。硬化性樹脂は、電気的絶縁性を有する。電気的絶縁性とは、電気抵抗が１０１０Ω・ｍ以上であることを指す。
硬化性樹脂としては、熱またはＵＶ光（紫外光）によって硬化する樹脂が挙げられる。つまり、熱硬化性樹脂および光硬化性樹脂が挙げられる。
熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリウレタン樹脂、ビスマレイミド樹脂、メラミン樹脂、フェノキシ樹脂、および、イソシアネート系樹脂が挙げられる。
光硬化性樹脂としては、例えば、炭素−炭素二重結合をポリマー側鎖または主鎖中もしくは主鎖末端に導入したポリマー等が挙げられる。
なかでも、被接続対象との密着性がより高くなる理由から、熱硬化性樹脂が好ましく、絶縁信頼性がより向上し、耐薬品性に優れる理由から、ポリイミド樹脂および／またはエポキシ樹脂が好ましい。
硬化性樹脂は、１種単独で使用しても、２種以上を併用してもよい。
【００７４】
硬化性樹脂層は、硬化性樹脂以外の成分を含んでいてもよい。
例えば、硬化性樹脂層は、重合開始剤を含んでいてもよい。重合開始剤としては、熱重合開始剤および光重合開始剤が挙げられる。なかでも、熱カチオン重合開始剤が好ましい。光カチオン重合開始剤としては、芳香族ジアゾニウム塩、スルホニウム塩、ヨードニウム塩、ホスホニウム塩、ベンゾイントシレート、および、ｏ−ニトロベンジルトシレートが挙げられる。
【００７５】
また、硬化性樹脂層は、硬化剤を含んでいてもよい。硬化剤としては、ジアミノジフェニルメタン、ジアミノジフェニルスルホンのような芳香族アミン、脂肪族アミン、４−メチルイミダゾール等のイミダゾール誘導体、ジシアンジアミド、テトラメチルグアニジン、チオ尿素付加アミン、メチルヘキサヒドロフタル酸無水物等のカルボン酸無水物が挙げられる。
【００７６】
硬化性樹脂層に含まれる添加剤としては、上記以外にも、シランカップリング剤、酸化防止剤、マイグレーション防止剤、充填剤等が挙げられる。
【００７７】
本発明は、基本的に以上のように構成されるものである。以上、本発明の複合材について詳細に説明したが、本発明は上述の実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。
【実施例】
【００７８】
以下に実施例を挙げて本発明の特徴をさらに具体的に説明する。以下の実施例に示す材料、試薬、使用量、物質量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。従って、本発明の範囲は以下に示す具体例により限定的に解釈されるべきものではない。
本実施例では、実施例１として、図１に示す複合材の作製を試みた。実施例２として、図３に示す複合材の作製を試みた。以下、実施例１および実施例２について説明する。【００７９】
（実施例１）
［異方性導電部材］
（硬化性樹脂成分）
フェノキシ樹脂（新日鉄住金化学株式会社、ＹＰ−５０）４０質量部
液状エポキシ樹脂（三菱化学株式会社、ｊＥＲ８２８）５５質量部
熱カチオン重合開始剤（三新化学工業株式会社、ＳＩ−６０Ｌ）４質量部
シランカップリング剤（信越化学工業株式会社、ＫＢＭ−４０３）１質量部
上述のものを含有する熱重合組成物（硬化性樹脂成分）を調製した。
（導電性粒子）
球相当平均粒径（直径）１．３μｍのＡｇ（銀）粒子を用いた。
（硬化性樹脂層）
液状硬化性樹脂成分の作製
以下に示す量比にて、導電性板状粒子を、上述の硬化性樹脂成分中に混合し、分散させた。
（量比）
硬化性樹脂成分  ５０質量部
導電粒子成分  ４０質量部
（混合および分散）
硬化性樹脂成分、および導電粒子成分を、それぞれ適量、ＩＫＡ社製ホモジナイザー（ＵＬＴＲＡ−ＴＵＲＲＡＸ（登録商標））に投入し、混合および分散処理を施した。なお、その際、撹拌による熱が生じるため、冷却機構を備え付け、温度６０℃以下に保った。【００８０】
［溝を有する基材］
厚さが５０μｍ、一辺の長さが１５０ｍｍの透明ＰＥＴ基材を用意した。ＰＥＴ基材の全面にフォトレジスト（住友化学株式会社製  スミレジスト（登録商標）ＰＦＩ−３８（商品名））をスピンコートにて乾燥後の厚さ１．５μｍとなるよう塗布し、温度７０℃のオーブン中で２分間乾燥させてレジスト膜を形成した。その後、線幅が０．５ｍｍ、長さが１００ｍｍの部分にＵＶ光が照射できるパターンを有するフォトマスクを用いて、レジスト膜に真空密着露光した。露光には、ウシオ電機株式会社製Ｄｅｅｐ  ＵＶランプを使用した。
露光後、現像処理を行い、露光部分の除去を行い溝を形成した。その後、溝を中心にして幅２ｍｍの基材を切り出した。これにより、幅が０．５ｍｍ、長さが１００ｍｍ、および深さが１．３μｍの溝を有する短冊状の基材を得た。溝は、開口部と底部との幅が略同じであった。また、溝を有する短冊状の基材は厚みが５１．５μｍであった。なお、溝内の両側面に、離型剤としてシリコーン樹脂を付与した。【００８１】
［複合材］
上述の短冊状の基材の溝を上述の液状硬化性樹脂成分で埋めた。そして、余分な液状硬化性樹脂成分をぬぐい取った。その後、オーブン中にて温度７０℃で５分間乾燥させた。これにより、図３４に示すように、基材９１の溝９２内に、異方性導電部材９３が形成された複合材９０を得た。得られた複合材を用いて以下に示す接合体を作製した。【００８２】
［接合体］
配線基板として、ＩＴＯ（Indium Tin Oxide）櫛型配線（以下、単に配線という）が形成された厚み７００μｍのガラス基板を用いた。電子部品としては、ＴＥＧ（Test Element Group）チップ（サイズ：５ｍｍ×１０ｍｍ、厚み：０．５ｍｍ、金めっきバンプサイズ：５μｍ×３０μｍ、バンプ高さ：５μｍ、バンプ間スペース：５μｍ、バンプ数：３０個）を用いた。
配線基板の配線上に、作製した短冊状の複合材を、異方性導電部材が配線に接するように載せた状態で、加熱しつつ加圧して、異方性導電部材を配線に仮圧着した。仮圧着後に、基材を剥がし、異方性導電部材のみを配線上に残した。次に、配線上に電子部品の電極端子が当たるように向かい合わせ、平均厚み５０μｍの熱伝導性テフロン（登録商標）シートを緩衝材にし、加熱ツールで温度１８０℃、圧力６０ＭＰａ、および時間５秒間の加熱および加圧接着を行い、接合体を得た。このように異方性導電部材を異方性導電フィルムとして利用することができた。【００８３】
（実施例２）
実施例２は、実施例１に比して、溝の形状が図３に示すように台形状とした点以外は、実施例１と同じにした。実施例２の複合材も作製することができた。また、上述の接合体も得ることができた。
このように、本発明では、幅が０．５ｍｍと狭い異方性導電部材を形成することができ、かつ異方性導電フィルムとしても利用することができた。なお、従来からあるスリッターを用いた方法では、幅が０．５ｍｍの異方性導電部材を形成することができなかった。
【符号の説明】
【００８４】
１０  異方性導電フィルム
１１  異方性導電部材
１２、１３  導電性粒子
１３ａ、１４ａ  表面
１４  硬化性樹脂層
１４ｂ  裏面
１５  剥離層
１７  外接円
２０  第１の配線基板
２１、２５  基材
２２、２６  電極
２４  第２の配線基板
３０ａ、３０ｂ  端子
３０ｃ  端面
３２  半導体層
３２ａ、３４ａ、３６ａ  表面
３４  再配線層
３６  パッシベーション層
３７  配線
３８  パッド
４０  積層体
４２、４４，４６  半導体素子
４４ａ、４６ａ  表面
４４ｂ  裏面
４５  端子
５２  半導体素子
５４  センサチップ
５６  レンズ
６０  第１の半導体ウエハ
７０、９０  複合材
７２  基材
７２ａ  表面
７３  液膜
７４  溝
７４ａ  開口部
７４ｂ  底部
７４ｃ  内面
７５  領域
７６  剥離層
７７  レジスト膜
７８  開口部
８０  モールド
８２  突起
９１  基材
９２  溝
９３  異方性導電部材
Ａ  平均粒子直径
Ｂ  平均粒子直径
ＣＬ  カットライン
Ｄ  厚み方向
Ｄｓ  積層方向
Ｌｖ  レーザー光
Ｎ  法線
ＰＬ  面
Ｔ  厚み
Ｗ  方向
γ  角
δ  突出量
【図１】
2019074060.tif 000003
【図２】
2019074060.tif 000004
【図３】
2019074060.tif 000005
【図４】
2019074060.tif 000006
【図５】
2019074060.tif 000007
【図６】
2019074060.tif 000008
【図７】
2019074060.tif 000009
【図８】
2019074060.tif 000010
【図９】
2019074060.tif 000011
【図１０】
2019074060.tif 000012
【図１１】
2019074060.tif 000013
【図１２】
2019074060.tif 000014
【図１３】
2019074060.tif 000015
【図１４】
2019074060.tif 000016
【図１５】
2019074060.tif 000017
【図１６】
2019074060.tif 000018
【図１７】
2019074060.tif 000019
【図１８】
2019074060.tif 000020
【図１９】
2019074060.tif 000021
【図２０】
2019074060.tif 000022
【図２１】
2019074060.tif 000023
【図２２】
2019074060.tif 000024
【図２３】
2019074060.tif 000025
【図２４】
2019074060.tif 000026
【図２５】
2019074060.tif 000027
【図２６】
2019074060.tif 000028
【図２７】
2019074060.tif 000029
【図２８】
2019074060.tif 000030
【図２９】
2019074060.tif 000031
【図３０】
2019074060.tif 000032
【図３１】
2019074060.tif 000033
【図３２】
2019074060.tif 000034
【図３３】
2019074060.tif 000035
【図３４】
2019074060.tif 000036
【国際調査報告】
2019074060.tif 000037
2019074060.tif 000038
2019074060.tif 000039
2019074060.tif 000040
2019074060.tif 000041