(57)【要約】  紙葉類取扱装置は、紙葉類取扱ユニットを含む複数のメカユニットを有する。各メカユニットの処理装置は、インターフェースを介して追加で接続された第２メカモジュールの接続を検知した場合、第２メカモジュールが、既存で接続されている第１の機械要素および第２メカモジュールが有する第２の機械要素を制御するための処理装置の第２のファームウェアならびに第１の機械要素および第２の機械要素を制御するためのＰＬＤの論理回路をコンフィギュレーションするための第２のデータを格納する第２格納部を有するか否かを識別する。そして、各メカユニットの処理装置は、第２格納部から、第２のファームウェアを読み出して処理装置へ展開し、第２のデータを読み出してＰＬＤをコンフィギュレーションする。
2019150516.tif 000002
【特許請求の範囲】
【請求項１】
処理装置と、
前記処理装置により制御されるＰＬＤ（Programmable  Logic  Device）と、
前記ＰＬＤにより制御される第１の機械要素を有する第１メカモジュールと、
第２の機械要素を有する第２メカモジュールを接続するためのインターフェースと
を有する、紙葉類取扱ユニットを含む複数のメカユニットを有し、
前記処理装置は、
前記インターフェースを介した前記第２メカモジュールの接続を検知した場合、前記第２メカモジュールが有する、前記第１の機械要素および前記第２の機械要素を制御するための前記処理装置の第２のファームウェアならびに前記第１の機械要素および前記第２の機械要素を制御するための前記ＰＬＤの論理回路をコンフィギュレーションするための第２のデータを格納する第２格納部から、前記第２のファームウェアを読み出して前記処理装置へ展開し、前記第２のデータを読み出して前記ＰＬＤをコンフィギュレーションする
ことを特徴とする紙葉類取扱装置。
【請求項２】
前記ＰＬＤおよび前記第１の機械要素を制御するための前記処理装置の第１のファームウェアならびに前記第１の機械要素を制御するための前記ＰＬＤの論理回路をコンフィギュレーションするための第１のデータを格納する第１格納部
をさらに有し、
前記処理装置は、
前記インターフェースを介した前記第２メカモジュールの接続を検知しない場合、もしくは、前記インターフェースを介した前記第２メカモジュールの接続を検知した場合であっても前記第２メカモジュールに前記第２格納部が存在しないときには、前記第１格納部から、前記第１のファームウェアを読み出して前記処理装置へ展開し、前記第１のデータを読み出して前記ＰＬＤをコンフィギュレーションする
ことを特徴とする請求項１に記載の紙葉類取扱装置。
【請求項３】
前記処理装置は、前記第２メカモジュールに前記第２格納部が存在する際、前記第２のファームウェアおよび前記第２のデータが前記第１のファームウェアおよび前記第１のデータよりも最新であるか否かを判定し、前記第２のファームウェアおよび前記第２のデータが最新であるときに、前記第２のファームウェアを読み出して前記処理装置へ展開し、前記第２のデータを読み出して前記ＰＬＤをコンフィギュレーションし、前記第１のファームウェアおよび前記第１のデータが最新であるときに、前記第１のファームウェアを読み出して前記処理装置へ展開し、前記第１のデータを読み出して前記ＰＬＤをコンフィギュレーションする
ことを特徴とする請求項２に記載の紙葉類取扱装置。
【請求項４】
前記処理装置は、複数の前記第２メカモジュールの接続を前記インターフェースを介して検知した際、複数の前記第２メカモジュールそれぞれに前記第２格納部が存在するとき、前記第２格納部それぞれに格納されている前記第２のファームウェアおよび前記第２のデータのうち、最新の前記第２のファームウェアを読み出して前記処理装置へ展開し、最新の前記第２のデータを読み出して前記ＰＬＤをコンフィギュレーションする
ことを特徴とする請求項１に記載の紙葉類取扱装置。
【請求項５】
前記メカユニットは、複数の前記インターフェースを有し、
複数の前記第２メカモジュールは、複数の前記インターフェースそれぞれを介して前記ＰＬＤに対して並列に接続される
ことを特徴とする請求項１に記載の紙葉類取扱装置。
【請求項６】
前記メカユニットは、１つの前記インターフェースを有し、
複数の前記第２メカモジュールは、前記インターフェースを介して前記ＰＬＤに対して直列に接続される
ことを特徴とする請求項１に記載の紙葉類取扱装置。
【請求項７】
前記複数のメカユニットを制御する上位処理装置と、
前記複数のメカユニットの前記処理装置毎のファームウェアのアップデータを格納する格納部と
を有することを特徴とする請求項１〜６の何れか１項に記載の紙葉類取扱装置。
【請求項８】
紙葉類取扱ユニットを含む複数のメカユニットを有する紙葉類取扱装置におけるＰＬＤ（Programmable  Logic  Device）のコンフィギュレーション方法であって、
前記複数のメカユニットそれぞれは、
処理装置と、
前記処理装置により制御されるＰＬＤと、
前記ＰＬＤにより制御される第１の機械要素を有する第１メカモジュールと、
第２の機械要素を有する第２メカモジュールを接続するためのインターフェースと
を備えた、紙葉類取扱ユニットを含む複数のメカユニットを有し、
前記処理装置が、
前記インターフェースを介した前記第２メカモジュールの接続を検知した場合、前記第２メカモジュールが有する、前記第１の機械要素および前記第２の機械要素を制御するための前記処理装置の第２のファームウェアならびに前記第１の機械要素および前記第２の機械要素を制御するための前記ＰＬＤの論理回路をコンフィギュレーションするための第２のデータを格納する第２格納部から、前記第２のファームウェアを読み出して前記処理装置へ展開し、前記第２のデータを読み出して前記ＰＬＤをコンフィギュレーションする
ことを特徴とする紙葉類取扱装置におけるＰＬＤのコンフィギュレーション方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、紙葉類取扱装置および紙葉類取扱装置におけるＰＬＤのコンフィギュレーション方法に関する。
【背景技術】
【０００２】
例えば、現金自動預払機（ＡＴＭ：Automatic  Teller  Machine）等の紙幣取扱装置は、硬貨を処理する硬貨ユニット、紙幣を処理する紙幣ユニット等の種々のメカユニットを有する。メカユニットは、ＣＰＵ（Central  Processing  Unit）により制御されるＦＰＧＡ（Field-Programmable  Gate  Array）を始めとするＰＬＤ（Programmable  Logic  Device）によって動作するモータ等の機械要素を含むメカモジュールを有する。ＣＰＵは、ＣＰＵのワークエリアへ展開されたファームウェアに基づいて動作する。また、ＦＰＧＡは、このファームウェアに基づいて動作するＣＰＵにより、ＦＰＧＡの記憶領域へダウンロードされたＦＰＧＡデータをもとにコンフィギュレーションされて動作する。これらのファームウェアおよびＦＰＧＡデータは、事前に想定したメカモジュールの機能をサポートするように構成されている。【０００３】
ここで、機器のプログラムの更新方法として、機器に接続する付属機器に搭載したＲＯＭ（Read  Only  Memory）に格納されているプログラムで機器のＲＯＭ中のプログラムを書き換える方法が提案されている（例えば特許文献１参照）。また、機器のファームウェアの更新方法として、インターネット経由で取得したファームウェアで機器のＲＯＭ中のデータを書き換える方法が提案されている（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−０８４９７８号公報
【特許文献２】特開２００３−１６７７４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
紙幣取扱装置はネットワークに接続されずに運用される場合が多い。このため、紙幣取扱装置に対して、ネットワークを介したファームウェアおよびＦＰＧＡデータの配布を行えない。よって、紙幣取扱装置に搭載されるメカモジュールに事前に想定した範囲を超える機能追加を行う場合、作業員が紙幣取扱装置の設置場所へ赴いてファームウェアおよびＦＰＧＡデータのアップデートを行ったりＣＰＵおよびＦＰＧＡを含む基板を交換したりする。あるいは、紙幣取扱装置に搭載されるメカモジュールについて、事前に想定した範囲を超える機能追加を行う場合、追加機能を有する新機種の開発が行われたりするなど、多大な工数を要している。すなわち、現状では、紙幣取扱装置を含む紙葉類取扱装置において、メカモジュールの機能追加を容易に行うことができないという問題がある。【０００６】
本願の開示技術は、上記に鑑みてなされたものであって、例えば、紙葉類取扱装置におけるメカモジュールの機能追加を容易に行うことができる紙葉類取扱装置および紙葉類取扱装置におけるＰＬＤのコンフィギュレーション方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
開示技術の一例では、紙葉類取扱装置は、紙葉類取扱ユニットを含む複数のメカユニットを有する。複数のメカユニットそれぞれは、処理装置と、前記処理装置により制御されるＰＬＤ（Programmable  Logic  Device）と、前記ＰＬＤにより制御される第１の機械要素を有する第１メカモジュールと、第２の機械要素を有する第２メカモジュールを接続するためのインターフェースとを有する。前記処理装置は、前記インターフェースを介した前記第２メカモジュールの接続を検知した場合、前記第２メカモジュールが有する、前記第１の機械要素および前記第２の機械要素を制御するための前記処理装置の第２のファームウェアならびに前記第１の機械要素および前記第２の機械要素を制御するための前記ＰＬＤの論理回路をコンフィギュレーションするための第２のデータを格納する第２格納部から、前記第２のファームウェアを読み出して前記処理装置へ展開し、前記第２のデータを読み出して前記ＰＬＤをコンフィギュレーションする。
【発明の効果】
【０００８】
開示技術の一例によれば、紙葉類取扱装置におけるメカモジュールの機能追加を容易に行うことができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施例１にかかる紙幣取扱装置の外観の一例を示す斜視図である。
【図２】図２は、実施例１にかかる紙幣取扱装置における紙幣ユニットの構成を示す模式図である。
【図３】図３は、実施例１にかかる紙幣取扱装置の構成の一例を示す図である。
【図４】図４は、実施例１にかかる紙幣取扱装置が有するファームウェア格納部の一例を示す図である。
【図５】図５は、実施例１にかかる紙幣取扱装置の紙幣ユニットが有する格納部の一例を示す図である。
【図６】図６は、実施例１にかかる紙幣取扱装置の紙幣ユニットのオプションモジュールが有する格納部の一例を示す図である。
【図７】図７は、実施例１にかかる紙幣取扱装置のメカユニットの概略構成の一例を示す図である。
【図８】図８は、実施例１にかかる機能追加更新処理の一例を示すフローチャートである。
【図９】図９は、実施例２にかかる紙幣取扱装置のメカユニットの概略構成の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下に、本願の開示技術にかかる紙葉類取扱装置および紙葉類取扱装置におけるＰＬＤのコンフィギュレーション方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例によって、本願の開示技術が限定されるものではない。以下の実施例は、紙葉類取扱装置として紙幣取扱装置（いわゆるＡＴＭ（Automatic  Teller  Machine））を例として説明するが、開示技術はこれに限定されず、銀行で用いられるテラー機、チケットやくじ券等の券売機など、紙葉類取扱装置一般に適用できる。
【００１１】
また、以下の実施例および変形例の説明において、既出の構成要素および処理については、同一名称または同一符号を付与し、説明を省略する。また、以下の実施例および変形例は、矛盾しない範囲でその一部または全部を組合せて実施できる。
【実施例１】
【００１２】
（紙幣取扱装置の外観）
図１は、実施例１にかかる紙幣取扱装置の外観の一例を示す斜視図である。実施例１にかかる紙幣取扱装置１００は、筐体１００ａを有する。紙幣取扱装置１００は、筐体１００ａの操作者と向かい合う側に、表示パネル５０、通帳挿入口、キャッシュカード挿入口、紙幣投入口９４−１ａ、硬貨投入口、生体認証用の生体情報読取器等を有する。【００１３】
（紙幣取扱装置における紙幣ユニットの構成）
図２は、実施例１にかかる紙幣取扱装置における紙幣ユニットの構成を示す模式図である。図２は、図１に示すＸ方向から紙幣ユニット９０を見た側面図である。後述するように、紙幣取扱装置１００は、カードユニット６０、通帳ユニット７０、硬貨ユニット８０、紙幣ユニット９０を含む複数のメカユニットを有する（図３参照）。実施例１では、紙幣ユニット９０については、図２のように概略構成を図示するが、カードユニット６０、通帳ユニット７０、硬貨ユニット８０については、構成の図示を省略する。【００１４】
図２に示すように、紙幣ユニット９０は、紙幣２を入出金させるための入出金部９４−１、入出金部９４−１へ入金された紙幣２の真贋等を鑑別する鑑別部９４−２を有する。また、紙幣ユニット９０は、鑑別部９４−２から搬送された紙幣２を取り込んで一時的に収容する一時保留部９４−３、一時保留部９４−３から搬送された紙幣２を収納する複数の収納部９４−４を有する。また、紙幣ユニット９０は、入出金部９４−１から入金された紙幣２のうち、返却するとされた紙幣２を格納するリジェクト部９４−５を有する。【００１５】
また、紙幣ユニット９０は、紙幣２を搬送する搬送部９４−６を有する。搬送部９４−６は、入出金部９４−１、鑑別部９４−２、一時保留部９４−３、収納部９４−４、リジェクト部９４−５の間で紙幣２を搬送する搬送路９４−６ａを含む。また、紙幣ユニット９０は、入出金部９４−１、鑑別部９４−２、一時保留部９４−３、収納部９４−４、リジェクト部９４−５、搬送部９４−６を、ＦＰＧＡ９２を介して制御するＣＰＵ（Central  Processing  Unit）９１を有する。ＦＰＧＡは、Field-Programmable  Gate  Arrayの略称である。ＦＰＧＡは、プログミングにより論理回路を変更可能なＰＬＤ（Programmable  Logic  Device）の一例である。また、ＣＰＵは、Central  Processing  Unitの略称である。ＣＰＵは、マイクロコンピュータ等の処理装置の一例である。【００１６】
（紙幣取扱装置の構成）
図３は、実施例１にかかる紙幣取扱装置の構成の一例を示す図である。図３は、紙幣取扱装置１００を機能面から示す図である。紙幣取扱装置１００は、紙幣取扱装置制御部１、ＣＰＵ１０、格納部２０、メモリ３０、通信Ｉ／Ｆ部４０、表示パネル５０、カードユニット６０、通帳ユニット７０、硬貨ユニット８０、紙幣ユニット９０を有する。紙幣ユニット９０は、紙葉類取扱ユニットの一例である。カードユニット６０、通帳ユニット７０、硬貨ユニット８０、紙幣ユニット９０を「メカユニット」と総称する場合がある。【００１７】
紙幣取扱装置制御部１は、ＣＰＵ１０、格納部２０、メモリ３０、通信Ｉ／Ｆ部４０を備え、紙幣取扱装置の制御を行う。ＣＰＵ１０は、ＯＳ（Operating  System）を起動しアプリケーションプログラムにより紙幣取扱装置１００全体を制御する。ＣＰＵ１０により実行される制御機能を全体制御部１０ａとして示す。格納部２０は、ＯＳやアプリケーションプログラムに加え、各メカユニットのファームウェア格納部２０ａを有する、フラッシュメモリ、ＨＤＤ（Hard  Disk  Drive）、ＳＳＤ（Solid  State  Drive）、ＵＳＢ（Universal  Serial  Bus）メモリ等の記憶装置である。ファームウェア格納部２０ａは、例えばメカユニット毎のファームウェアのアップデータを格納する。アップデータは、差分更新または全部更新の何れであってもよい。具体的には、ファームウェア格納部２０ａに格納されるアップデータは、カードユニット６０、通帳ユニット７０、硬貨ユニット８０、紙幣ユニット９０それぞれに提供されるファームウェアのアップデータである。メカユニット毎のファームウェアのアップデータは、データの新旧を示す版数情報を含む。版数情報は、バージョン情報ともいう。ファームウェアの版数情報は、ファームウェア本体に対するプレッフィクスまたはサッフィックスに埋め込まれる。【００１８】
メモリ３０は、一時記憶用のメモリと保存記憶用のメモリを有する。一時記憶用のメモリは、例えばＲＡＭ（Random  Access  Memory）で、データやプログラムが一時的に格納されるワーキングエリアである。保存記憶用のメモリは、フラッシュメモリやＨＤＤやＳＳＤであり、例えばＣＰＵ１０に読み込まれる処理プログラムや保存用データが記憶される。【００１９】
通信Ｉ／Ｆ（Inter／Face）部４０は、公衆網または閉域網であるネットワーク３００を介して、紙幣取扱装置１００がホストコンピュータ３１０や管理サーバ３２０との間で通信を行うためのインターフェースである。ホストコンピュータ３１０は、金融機関のホストセンタに設置される、紙幣取扱装置１００のホストコンピュータである。管理サーバ３２０は、紙幣取扱装置１００の管理会社が有する紙幣取扱装置１００の管理サーバである。【００２０】
表示パネル５０は、表示部および操作部を有する。表示部は、全体制御部１０ａの指示に基づき、顧客への操作ガイダンス、取引メニュー、入力用のテンキー等を表示する。操作部は、例えば、表示部に一体的に設けられるタッチパネルや、キーボードであり、顧客による情報の入力を検知する。操作部は、検出した入力情報を全体制御部１０ａへ通知する。【００２１】
カードユニット６０は、顧客により紙幣取扱装置１００へ挿入されたカードを内部へ搬送し、カードに搭載された磁気ストライプやＩＣ（Integral  Circuit）等の記憶部へアクセスして情報を読み書きする。そして、カードユニット６０は、カードに搭載された記憶部へアクセスして情報を読み書きした後、外部へカードを排出し、顧客へ返却する。カードユニット６０は、これらの機能を実現するため、ＦＰＧＡと種々のメカモジュールを有するが、図示を省略している。【００２２】
通帳ユニット７０は、顧客により紙幣取扱装置１００へ挿入された通帳を内部へ搬送し、通帳に搭載された磁気ストライプ等の記憶部へアクセスして情報を読み書きする。そして、通帳ユニット７０は、通帳に搭載された記憶部へアクセスして情報を読み書きし、また、通帳へ取引履歴を印字した後、通帳を外部へ排出し、顧客へ返却する。通帳ユニット７０は、これらの機能を実現するため、ＦＰＧＡと種々のメカモジュールを有するが、図示を省略している。【００２３】
硬貨ユニット８０は、硬貨を収納する硬貨カセット（不図示）を有し、取引の支払い指示に応じて硬貨カセットから所定枚数の硬貨を取り出し、硬貨排出口（不図示）へ硬貨を排出する。硬貨ユニット８０は、これらの機能を実現するため、ＦＰＧＡと、硬貨カセットを含む種々のメカモジュールを有するが、図示を省略している。【００２４】
紙幣ユニット９０は、ＣＰＵ９１、ＦＰＧＡ９２、格納部９３、入出金部９４−１、鑑別部９４−２、一時保留部９４−３、収納部９４−４、リジェクト部９４−５を有する。また、紙幣ユニット９０は、搬送部９４−６、オプションモジュールＩ／Ｆ９５−１，９５−２、オプションモジュール９６−１，９６−２を有する。以下、入出金部９４−１、鑑別部９４−２、一時保留部９４−３、収納部９４−４、リジェクト部９４−５、搬送部９４−６を、入出金部９４−１〜搬送部９４−６と略記する場合がある。入出金部９４−１〜搬送部９４−６、オプションモジュール９６−１，９６−２は、複数のメカモジュールの一例である。【００２５】
なお、実施例１では、紙幣ユニット９０は、２つのオプションモジュールＩ／Ｆ９５−１，９５−２、２つのオプションモジュール９６−１，９６−２を有するとする。しかし、オプションモジュールＩ／Ｆおよびオプションモジュールの数は、２つに限られるものではない。また、実施例１では、ＣＰＵ９１、ＦＰＧＡ９２、格納部９３、オプションモジュールＩ／Ｆ９５−１，９５−２は、１つの基板（メイン基板）に搭載されているとするが、これに限られず、複数の基板（メイン基板群）に適宜分散されて搭載されてもよい。【００２６】
ＣＰＵ９１は、格納部９３からファームウェアを読み込んで紙幣ユニット９０全体を制御する。ＣＰＵ９１により実行される制御機能を紙幣ユニット制御部９１ａとして示す。また、ＣＰＵ９１に読み込まれたファームウェアが展開される記憶領域をワークメモリ９１ｂとして示す。【００２７】
ＦＰＧＡ９２は、ＦＰＧＡデータ格納部９２ａを有する。ＦＰＧＡデータ格納部９２ａは、ＳＲＡＭ（Static  Random  Access  Memory）等の記憶装置である。ＦＰＧＡ９２は、ワークメモリ９１ｂへ展開されたファームウェアに基づいて動作する紙幣ユニット制御部９１ａにより、ＦＰＧＡ格納部９３ｂからＦＰＧＡデータ格納部９２ａへダウンロードされたＦＰＧＡデータをもとにコンフィギュレーションされる。そして、ＦＰＧＡ９２は、入出金部９４−１〜搬送部９４−６、オプションモジュール９６−１，９６−２の各メカモジュールのＩ／Ｏ（Input／Output）制御等を行って、これらが有するモータやその他の機械要素を動作させる。【００２８】
なお、実施例１では、１つのＦＰＧＡ９２に対して複数のメカモジュールが接続される例を示す。しかし、これに限られず、複数のメカモジュールは、グループに分けられ、グループ単位に設けられたＦＰＧＡに接続されてもよい。また、メカモジュール側の基板にもＦＰＧＡが設けられ、ＦＰＧＡ９２とＦＰＧＡ間通信を行うこのＦＰＧＡによりメカモジュールの動作が制御されてもよい。また、ＣＰＵ９１にオプションモジュールＩ／Ｆ９５−１，９５−２が接続されるバスならびにＦＰＧＡ９２にメカモジュールが接続されるバスは、例えば、ＳＰＩ（Serial  Peripheral  Interface）等のシリアルバスとする。しかし、これに限られず、パラレルバスであってもよい。【００２９】
格納部９３は、ファームウェア格納部９３ａ、ＦＰＧＡデータ格納部９３ｂを有する、フラッシュメモリ等の記憶装置である。ファームウェア格納部９３ａは、ワークメモリ９１ｂへ展開される紙幣ユニット９０のファームウェアを格納する。ＦＰＧＡデータ格納部９３ｂは、ＦＰＧＡデータ格納部９２ａへダウンロードされる紙幣ユニット９０のＦＰＧＡデータを格納する。ファームウェア格納部９３ａに格納されるファームウェアおよびＦＰＧＡデータ格納部９３ｂに格納されるＦＰＧＡデータは、データの新旧を示す版数情報を含む。ＦＰＧＡデータの版数情報は、ＦＰＧＡデータ本体に対するプレッフィクスまたはサッフィックスに埋め込まれる。【００３０】
ここで、ファームウェア格納部９３ａに格納されるファームウェアおよびＦＰＧＡデータ格納部９３ｂに格納されるＦＰＧＡデータは、所定版数のファームウェアおよびＦＰＧＡデータである。所定版数のファームウェアおよびＦＰＧＡデータは、工場出荷時の紙幣取扱装置１００の紙幣ユニット９０に搭載されているメカモジュール（入出金部９４−１〜搬送部９４−６）の機能および動作をサポートする版数のファームウェアおよびＦＰＧＡデータである。【００３１】
オプションモジュールＩ／Ｆ９５−１，９５−２は、オプションモジュール９６−１，９６−２それぞれをＦＰＧＡ９２に接続するためのインターフェースである。オプションモジュール９６−１，９６−２は、オプションモジュールＩ／Ｆ９５−１，９５−２それぞれを介してＦＰＧＡ９２と並列に接続されて紙幣ユニット９０に機能追加を行うためのメカモジュールを含む。オプションモジュールＩ／Ｆ９５−１，９５−２は、ＣＰＵ９１によりオプションモジュール９６−１，９６−２それぞれの接続が検知されるように、ＣＰＵ９１に接続されている。【００３２】
オプションモジュール９６−１，９６−２は、同様の構成であるので、オプションモジュール９６−１について説明し、オプションモジュール９６−２については説明を省略する。オプションモジュール９６−１は、Ｉ／Ｆ９６−１１、格納部９６−１２、オプション機能部９６−１３を有する。【００３３】
なお、実施例１では、Ｉ／Ｆ９６−１１、格納部９６−１２は、１つの基板（オプション基板）に搭載されているとするが、これに限られず、複数の基板（オプション基板群）に適宜分散されて搭載されてもよい。また、入出金部９４−１〜搬送部９４−６も、オプションモジュールＩ／Ｆ９５−１，９５−２と同様のインターフェースを介してＦＰＧＡ９２と接続されているが、図３では図示を省略している。【００３４】
Ｉ／Ｆ９６−１１は、オプションモジュール９６−１をＦＰＧＡ９２と接続するためのインターフェースである。格納部９６−１２は、ファームウェア格納部９６−１２ａ、ＦＰＧＡデータ格納部９６−１２ｂを有する、フラッシュメモリ等の記憶装置である。ファームウェア格納部９６−１２ａは、ワークメモリ９１ｂへ展開される紙幣ユニット９０のファームウェアを格納する。ＦＰＧＡデータ格納部９６−１２ｂは、ＦＰＧＡデータ格納部９２ａへダウンロードされる紙幣ユニット９０のＦＰＧＡデータを格納する。ファームウェア格納部９６−１２ａに格納されるファームウェアおよびＦＰＧＡデータ格納部９６−１２ｂに格納されるＦＰＧＡデータは、データの新旧を示す版数情報を含む。【００３５】
ここで、ファームウェア格納部９６−１２ａに格納されるファームウェアとＦＰＧＡデータ格納部９６−１２ｂに格納されるＦＰＧＡデータの版数は、入金部９４−１〜搬送部９４−６の既存のメカモジュールの機能および動作をサポートする。さらに、ファームウェア格納部９６−１２ａに格納されるファームウェアとＦＰＧＡデータ格納部９６−１２ｂに格納されるＦＰＧＡデータの版数は、紙幣ユニット９０への追加メカモジュール（オプション機能部９６−１３）の機能および動作もサポートする。ファームウェア格納部９６−１２ａとＦＰＧＡデータ格納部９６−１２ｂに格納されるファームウェアとＦＰＧＡデータは、ファームウェア格納部９３ａに格納されるとＦＰＧＡデータ格納部９３ｂに格納されるファームウェアとＦＰＧＡデータよりも最新である。【００３６】
（紙幣取扱装置が有するファームウェア格納部）
図４は、実施例１にかかる紙幣取扱装置が有するファームウェア格納部の一例を示す図である。紙幣取扱装置１００の格納部２０のファームウェア格納部２０ａに格納される各ファームウェア（ＦＷ）は、各メカユニットの各ワークメモリに展開されるＦＷのアップデータである。各メカユニットとは、カードユニット６０、通帳ユニット７０、硬貨ユニット８０、紙幣ユニット９０である。以下、ファームウェアを、ＦＷ（Firm  Ware）と略記する場合がある。ファームウェア格納部２０ａに格納されているＦＷは、データの新旧を示す版数情報を含む。【００３７】
ＦＷ２０ａ１は、カードユニット６０のＣＰＵのワークメモリ（不図示）に展開されるＦＷである。ＦＷ２０ａ１は、ＩＰＬ（Initial  Program  Loader）２０ａ１−１、メインプログラム２０ａ１−２を含む。また、ＦＷ２０ａ２は、通帳ユニット７０のＣＰＵのワークメモリ（不図示）に展開されるＦＷである。ＦＷ２０ａ２は、ＩＰＬ２０ａ２−１、メインプログラム２０ａ２−２を含む。また、ＦＷ２０ａ３は、硬貨ユニット８０のＣＰＵのワークメモリ（不図示）に展開されるＦＷである。ＦＷ２０ａ３は、ＩＰＬ２０ａ３−１、メインプログラム２０ａ３−２を含む。また、ＦＷ２０ａ４は、紙幣ユニット９０のＣＰＵ９１のワークメモリ９１ｂに展開されるＦＷである。ＦＷ２０ａ４は、ＩＰＬ２０ａ４−１、メインプログラム２０ａ４−２を含む。【００３８】
なお、ファームウェア格納部２０ａに格納されている各ＦＷが含む版数情報は、それぞれメインプログラム２０ａ１−２〜２０ａ４−２の版数情報である。【００３９】
（紙幣ユニットが有する格納部）
図５は、実施例１にかかる紙幣取扱装置の紙幣ユニットが有する格納部の一例を示す図である。紙幣ユニット９０の格納部９３が有するファームウェア格納部９３ａには、ＦＷ（ファームウェア）９３ａ１が格納される。ＦＷ９３ａ１は、データの新旧を示す版数情報を含む。【００４０】
ＦＷ９３ａ１は、紙幣ユニット９０のワークメモリ９１ｂに展開されるＦＷである。ＦＷ９３ａ１は、ＩＰＬ９３ａ１−１、メインプログラム９３ａ１−２を含む。ファームウェア格納部９３ａに格納されているＦＷが含む版数情報は、メインプログラム９３ａ１−２の版数情報である。【００４１】
また、紙幣ユニット９０の格納部９３が有するＦＰＧＡデータ格納部９３ｂには、ＦＰＧＡデータ９３ｂ１が格納される。ＦＰＧＡデータ９３ｂ１は、データの新旧を示す版数情報を含む。ＦＰＧＡデータ９３ｂ１は、ＦＰＧＡ９２のＦＰＧＡデータ格納部９２ａにダウンロードされるＦＰＧＡデータである。【００４２】
ＩＰＬ９３ａ１−１は、紙幣取扱装置１００に電源が投入され、紙幣ユニット９０が起動される際、ＣＰＵ９１により実行される。ＩＰＬ９３ａ１−１を実行するＣＰＵ９１は、先ず、オプションモジュールＩ／Ｆ９５−１，９５−２にオプションモジュールが接続されているか否かをチェックする。そして、ＩＰＬ９３ａ１−１を実行するＣＰＵ９１は、オプションモジュールの接続が検知された場合、接続されているオプションモジュールにＦＷおよびＦＰＧＡデータを格納する格納部が存在するか否かを識別する。【００４３】
そして、ＩＰＬ９３ａ１−１を実行するＣＰＵ９１は、前述の格納部の存在を識別すると、オプションモジュールの格納部と格納部９３それぞれに格納されている何れのＦＷおよびＦＰＧＡデータが最新の版数であるかを判定する。【００４４】
そして、ＩＰＬ９３ａ１−１を実行するＣＰＵ９１は、オプションモジュールのファームウェア格納部に格納されているファームウェアがファームウェア格納部９３ａに格納されているファームウェアよりも版数が最新であると判定した場合、次の様に動作する。すなわち、ＩＰＬ９３ａ１−１を実行するＣＰＵ９１は、オプションモジュールのファームウェア格納部に格納されているファームウェアをワークメモリ９１ｂへ展開する。また、ＩＰＬ９３ａ１−１を実行するＣＰＵ９１は、オプションモジュールのＦＰＧＡデータ格納部に格納されているＦＰＧＡデータがＦＰＧＡデータ格納部９３ｂに格納されているＦＰＧＡデータよりも版数が最新であると判定した場合、次の様に動作する。すなわち、ＩＰＬ９３ａ１−１を実行するＣＰＵ９１は、オプションモジュールのＦＰＧＡデータ格納部に格納されているＦＰＧＡデータをＦＰＧＡデータ格納部９２ａへダウンロードする。【００４５】
一方、ＩＰＬ９３ａ１−１を実行するＣＰＵ９１は、ファームウェア格納部９３ａに格納されているファームウェアがオプションモジュールのファームウェア格納部に格納されているファームウェアよりも版数が最新であると判定した場合、次の様に動作する。すなわち、ＩＰＬ９３ａ１−１を実行するＣＰＵ９１は、ファームウェア格納部９３ａに格納されているファームウェアをワークメモリ９１ｂへ展開する。また、ＩＰＬ９３ａ１−１を実行するＣＰＵ９１は、ＦＰＧＡデータ格納部９３ｂに格納されているＦＰＧＡデータがオプションモジュールのＦＰＧＡデータ格納部に格納されているＦＰＧＡデータよりも版数が最新であると判定した場合、次の様に動作する。すなわち、ＩＰＬ９３ａ１−１を実行するＣＰＵ９１は、ＦＰＧＡデータ格納部９３ｂに格納されているＦＰＧＡデータをＦＰＧＡデータ格納部９２ａへダウンロードする。【００４６】
上述のＩＰＬ９３ａ１−１を実行するＣＰＵ９１動作は、同一の格納部に格納されているＦＷおよびＦＰＧＡデータの版数が揃っていることを前提としている。ここで、例えば、ＦＷについてはオプションモジュールに格納されているＦＷが最新であるが、ＦＰＧＡデータについてはオプションモジュールに格納されているＦＰＧＡデータがより古い場合もある。このように、同一の格納部に格納されているＦＷおよびＦＰＧＡデータの版数が揃っていない場合、ＩＰＬ９３ａ１−１を実行するＣＰＵ９１は、ＦＷおよびＦＰＧＡデータについて、異なる格納部からそれぞれ最新の版数のものを展開またはダウンロードしてもよい。【００４７】
（オプションユニットが有する格納部）
図６は、実施例１にかかる紙幣取扱装置の紙幣ユニットのオプションモジュールが有する格納部の一例を示す図である。紙幣ユニット９０のオプションモジュール９６−１の格納部９６−１２が有するファームウェア格納部９６−１２ａには、ＦＷ（ファームウェア）９６−１２ａ１が格納される。ＦＷ９６−１２ａ１は、メインプログラム９６−１２ａ１−２を含む。ＦＷ９６−１２ａ１が含む版数情報は、メインプログラム９６−１２ａ１−２の版数情報である。【００４８】
また、紙幣ユニット９０のオプションモジュール９６−１の格納部９６−１２が有するＦＰＧＡデータ格納部９６−１２ｂには、ＦＰＧＡデータ９６−１２ｂ１が格納される。ＦＰＧＡデータ９６−１２ｂ１は、データの新旧を示す版数情報を含む。【００４９】
（紙幣取扱装置のメカユニットの概略構成）
図７は、実施例１にかかる紙幣取扱装置のメカユニットの概略構成の一例を示す図である。上記では、カードユニット６０、通帳ユニット７０、硬貨ユニット８０、紙幣ユニット９０のうち、紙幣ユニット９０のみ詳細構成を説明し、カードユニット６０、通帳ユニット７０、硬貨ユニット８０の詳細構成の説明を省略した。図７は、カードユニット６０、通帳ユニット７０、硬貨ユニット８０、紙幣ユニット９０の構成を、メカユニット２００として包括的に説明するための図である。【００５０】
メカユニット２００は、ＣＰＵ２０１、ＦＰＧＡ２０２、格納部２０３、メカモジュール２０４−１，２０４−２，・・・、オプションモジュールＩ／Ｆ２０５−１，２０５−２、オプションモジュール２０６−１，２０６−２を有する。なお、図７では、オプションモジュールＩ／Ｆ２０５−１，２０５−２を介してＦＰＧＡ２０２に並列に接続される２つのメカモジュール２０４−１，２０４−２を示すが、メカモジュールの数は２つに限られるものではない。また、図７では、メカユニット２００は、２つのオプションモジュールＩ／Ｆ２０５−１，２０５−２、２つのオプションモジュール２０６−１，２０６−２を有するとする。しかし、オプションモジュールＩ／Ｆおよびオプションモジュールの数は、２つに限られるものではない。【００５１】
例えば、メカユニット２００が紙幣ユニット９０である場合、ＣＰＵ２０１がＣＰＵ９１に該当し、メカユニット制御部２０１ａが紙幣ユニット制御部９１ａに該当し、ワークメモリ２０１ｂがワークメモリ９１ｂに該当する。同様に、ＦＰＧＡ２０２がＦＰＧＡ９２に該当し、ＦＰＧＡデータ格納部２０２ａがＦＰＧＡデータ格納部９２ａに該当する。【００５２】
同様に、格納部２０３が格納部９３に該当し、ファームウェア格納部２０３ａがファームウェア格納部９３ａに該当し、ＦＰＧＡデータ格納部２０３ｂがＦＰＧＡデータ格納部９３ｂに該当する。【００５３】
同様に、メカモジュール２０４−１，２０４−２，・・・が入出金部９４−１〜搬送部９４−６に該当する。同様に、オプションモジュールＩ／Ｆ２０５−１，２０５−２がオプションモジュールＩ／Ｆ９５−１，９５−２に該当する。同様に、オプションモジュール２０６−１，２０６−２がオプションモジュール９６−１，９６−２に該当する。【００５４】
また、オプションモジュール２０６−１のＩ／Ｆ２０６−１１がオプションモジュール９６−１のＩ／Ｆ９６−１１に該当し、格納部２０６−１２が格納部９６−１２に該当する。また、ファームウェア格納部２０６−１２ａがファームウェア格納部９６−１２ａに該当し、ＦＰＧＡデータ格納部２０６−１２ｂがＦＰＧＡデータ格納部９６−１２ｂに該当する。また、オプション機能部２０６−１３がオプション機能部９６−１３に該当する。【００５５】
（メカモジュールの機能追加更新処理）
図８は、実施例１にかかるメカモジュールの機能追加更新処理の一例を示すフローチャートである。実施例１にかかるメカモジュールの機能追加更新処理は、紙幣取扱装置１００に電源が投入され、メカユニット２００が起動される際、ファームウェア格納部２０３ａに格納されているファームウェアのＩＰＬを実行するＣＰＵ２０１により行われる。【００５６】
先ず、ステップＳ１１では、ＣＰＵ２０１は、オプションモジュールＩ／Ｆ２０５−１，２０５−２に、オプションモジュール２０６−１，２０６−２が接続されているか否かを判定する。ＣＰＵ２０１は、オプションモジュールＩ／Ｆ２０５−１，２０５−２に、オプションモジュール２０６−１，２０６−２が接続されていると判定した場合（ステップＳ１１：Ｙｅｓ）、ステップＳ１２へ処理を移す。一方、ＣＰＵ２０１は、オプションモジュールＩ／Ｆ２０５−１，２０５−２に、オプションモジュール２０６−１，２０６−２が接続されていないと判定した場合（ステップＳ１１：Ｎｏ）、ステップＳ１５へ処理を移す。【００５７】
ステップＳ１２では、ＣＰＵ２０１は、ステップＳ１１で接続ありと判定したオプションモジュールに、ファームウェアおよびＦＰＧＡデータを格納する格納部が存在するか否かを識別する。ＣＰＵ２０１は、ステップＳ１１で接続ありと判定したオプションモジュールに、ファームウェアおよびＦＰＧＡデータを格納する格納部が存在する場合（ステップＳ１２：Ｙｅｓ）、ステップＳ１３へ処理を移す。一方、ＣＰＵ２０１は、ステップＳ１１で接続ありと判定したオプションモジュールに、ファームウェアおよびＦＰＧＡデータを格納する格納部が存在しない場合（ステップＳ１２：Ｎｏ）、ステップＳ１５へ処理を移す。【００５８】
ステップＳ１３では、ＣＰＵ２０１は、ステップＳ１２で識別したオプションモジュールの格納部に格納されているＦＷおよびＦＰＧＡデータは、メインの格納部（格納部２０３）に格納されているＦＷおよびＦＰＧＡデータより新しい版数かを判定する。ここで、ステップＳ１３では、ＣＰＵ２０１は、格納部２０３に格納されているＦＷおよびＦＰＧＡデータと、ステップＳ１１で接続ありと判定した全てのオプションモジュールの格納部に格納されているＦＷおよびＦＰＧＡデータとについて版数情報を比較する。【００５９】
ＣＰＵ２０１は、ステップＳ１２で識別したオプションモジュールの格納部に格納されているＦＷおよびＦＰＧＡデータがメインの格納部に格納されているＦＷおよびＦＰＧＡデータより新しい版数の場合（ステップＳ１３：Ｙｅｓ）、ステップＳ１４へ処理を移す。ＣＰＵ２０１は、ステップＳ１２で識別したオプションモジュールの格納部に格納されているＦＷおよびＦＰＧＡデータがメインの格納部に格納されているＦＷおよびＦＰＧＡデータより古い版数の場合（ステップＳ１３：Ｎｏ）、ステップＳ１５へ処理を移す。【００６０】
ステップＳ１４では、ＣＰＵ２０１は、ステップＳ１２で存在すると識別したオプションモジュールの格納部に格納されているＦＷおよびＦＰＧＡデータをワークメモリ２０１ｂへ展開する。他方、ステップＳ１５では、メインの格納部（格納部２０３）に格納されているＦＷおよびＦＰＧＡデータをワークメモリ２０１ｂへ展開する。ステップＳ１４またはステップＳ１５の処理が終了すると、ステップＳ１６へ処理を移す。【００６１】
ステップＳ１６では、ＣＰＵ２０１は、ワークメモリ２０１ｂへ展開したＦＷをもとにメカユニット制御部２０１ａを構成し、メカユニット２００の稼働を開始させる。【００６２】
なお、ステップＳ１３では、ＣＰＵ２０１は、ステップＳ１２で識別した全てのオプションモジュールの格納部に格納されている全てのＦＷおよびＦＰＧＡデータと、メインの格納部に格納されているＦＷおよびＦＰＧＡデータとの版数を比較する。そして、ＣＰＵ２０１は、版数の新旧を比較した全てのＦＷおよびＦＰＧＡデータのうち、版数が最新であるＦＷをワークメモリ２０１ｂへ展開し、版数が最新であるＦＰＧＡデータをＦＰＧＡデータ格納部２０２ａへダウンロードしてもよい。あるいは、ＣＰＵ２０１は、版数の新旧を判定した全てのＦＷおよびＦＰＧＡデータのうち、版数が最新であるＦＷをワークメモリ２０１ｂへ展開し、このＦＷに対応するＦＰＧＡデータをＦＰＧＡデータ格納部２０２ａへダウンロードしてもよい。ＦＷに対応するＦＰＧＡデータとは、ＦＷと同一の格納部に格納されているＦＰＧＡデータである。【００６３】
以上の実施例１によれば、メカユニット２００の起動時に、メインの格納部（格納部２０３）に格納されているファームウェアをワークメモリ２０１ｂへ展開し、そのファームウェアにより動作するＣＰＵ２０１により、オプションモジュールの接続の有無をチェックする。そして、ＣＰＵ２０１は、接続が検出されたオプションモジュールにおけるファームウェアおよびＦＰＧＡデータを格納する格納部の存在を判定する。そして、ＣＰＵ２０１は、格納部が存在した場合、オプションモジュールの格納部からファームウェアを読み出してワークメモリ２０１ｂへ展開する。また、ＣＰＵ２０１は、オプションモジュールの格納部からＦＰＧＡデータを読み出してＦＰＧＡデータ格納部２０２ａへダウンロードし、このＦＰＧＡデータをもとにＦＰＧＡ２０２のコンフィグレーションを行う。【００６４】
よって、実施例１によれば、オプションモジュールが提供する追加のメカモジュールの機能および動作をサポートする最新のＦＷおよびＦＰＧＡデータをオプションモジュールに搭載しておくだけで、オプションモジュールの増設時に新機能が容易に追加できる。また、初期開発時に、将来追加が想定されるオプション機能を考慮することなく紙幣取扱装置を開発できるので、開発のスピードアップを図ることができる。また、ＦＷおよびＦＰＧＡデータのアップデートが自動で行われるため、紙幣取扱装置の開発時には想定していない未知の機能の追加について、自由度を高めることができる。【００６５】
（実施例１の変形例）
（１）メカユニットのファームウェアおよびＦＰＧＡデータの格納部について
実施例１では、メカユニット２００、例えば紙幣ユニット９０は、メインの格納部９３を有し、ファームウェア格納部９３ａへファームウェアを、ＦＰＧＡデータ格納部９３ｂへＦＰＧＡデータを格納しているとした。しかし、これに限られず、メカユニット２００は、メインの格納部２０３を有さず、メカモジュール２０４−１，２０４−２またはオプションモジュール２０６−１，２０６−２にのみ格納部を有してもよい。この場合、メカユニット２００は、メカモジュール２０４−１，２０４−２またはオプションモジュール２０６−１，２０６−２に格納されているファームウェアおよびＦＰＧＡデータを用いてＦＰＧＡをコンフィギュレーションし、ＦＰＧＡに接続されるメカモジュールおよびオプションモジュールを制御する。【００６６】
（２）メカモジュールの機能追加更新処理の実行タイミング
また、実施例１では、メカモジュールの機能追加更新処理は、紙幣取扱装置１００に電源が投入され、メカユニット２００が起動されるときに行われるとした。しかし、これに限られず、紙幣取扱装置１００が稼働中であって、メカユニット２００にオプションモジュール２０６−１，２０６−２がオプションモジュールＩ／Ｆ２０５−１，２０５−２を介して新たに接続されたときに行われてもよい。【００６７】
（３）アップデート対象
また、実施例１では、ファームウェアおよびＦＰＧＡデータの両方のアップデートを行うとしたが、これに限られず、ファームウェアおよびＦＰＧＡデータの何れか一方のアップデートを行うとしてもよい。【００６８】
（４）ファームウェアおよびＦＰＧＡデータの版数の比較の省略
また、実施例１では、オプションモジュール２０６−１，２０６−２それぞれが有する格納部に格納されるファームウェアおよびＦＰＧＡデータの版数の比較を行うとした。しかし、新たに接続されたオプションモジュール２０６−１，２０６−２が格納部を有する場合、版数の比較を省略し、この格納部から、ファームウェアを読み出してＣＰＵ２０１へ展開し、ＦＰＧＡデータを読み出してＦＰＧＡ２０２をコンフィギュレーションしてもよい。【００６９】
（５）オプションモジュールを用いた既存のメカモジュールの機能追加更新
また、実施例１では、オプションモジュール２０６−１は、オプション機能部２０６−１３を有するとしたが、これに限られるものではない。すなわち、オプションモジュール２０６−１は、オプション機能部２０６−１３を有さず、格納部２０６−１２に、既存のメカモジュールの機能追加または機能変更のためのアップデート用のファームウェアおよびＦＰＧＡデータが格納されるとしてもよい。これにより、既存のメカモジュール２０４−１，２０４−２を接続した状態で、メカモジュール２０４−１，２０４−２の機能追加または機能変更を行うことができる。【００７０】
（６）既存のメカモジュールの換装について
実施例１では、例えば、上述の入出金部９４−１〜搬送部９４−６等の既存のメカモジュールは、オプションモジュールＩ／Ｆ９５−１，９５−２と同様のインターフェースを介してＦＰＧＡ９２と接続されていてもよいとした。よって、これらの既存のメカモジュールを、オプションモジュール９６−１，９６−２と同様のメカモジュールで換装してもよい。これにより、既存の機能についても、メカモジュールの換装のみで、ファームウェアおよびＦＰＧＡデータの自動アップデータを行って、容易に機能の追加、改変を行うことができる。【００７１】
（７）ファームウェアのアップデータを用いたメカモジュールの機能追加更新処理対応
実施例１では、ファームウェア格納部９３ａ，２０３ａに格納されるファームウェアのＩＰＬは、図８に示すメカモジュールの機能追加更新処理を行うことができるＩＰＬであるとした。しかし、紙幣取扱装置１００の初期出荷時には、ファームウェア格納部９３ａ，２０３ａに格納されるファームウェアのＩＰＬは、図８に示すメカモジュールの機能追加更新処理に対応していない場合がある。そこで、紙幣取扱装置１００のＣＰＵ１０は、ファームウェア格納部９３ａ，２０３ａに格納されているファームウェアを、自動的にあるいはアップデート指示に応じて、ファームウェア格納部２０ａに格納されているアップデータで更新するとしてもよい。ファームウェア格納部９３ａ，２０３ａに格納されているファームウェアの更新の際には、ＩＰＬだけを更新するとしてもよい。これにより、実施例１で示したメカモジュールの機能追加更新処理に対応していない紙幣取扱装置１００を、実施例１のようにメカモジュールの機能追加更新処理を行うように対応させることができる。
【実施例２】
【００７２】
（実施例２にかかる紙幣取扱装置のメカユニットの概略構成）
実施例１では、メカユニット２００に搭載される複数のオプションモジュールは、ＦＰＧＡ２０２に対して並列に接続されるとした。しかし、これに限られず、メカユニット２００に搭載される複数のオプションモジュールは、ＦＰＧＡ２０２に対して直列に接続されてもよい。図９は、実施例２にかかる紙幣取扱装置のメカユニットの概略構成の一例を示す図である。【００７３】
実施例２にかかるメカユニット２００Ａは、実施例１にかかるメカユニット２００と比較して、複数のオプションモジュールＩ／Ｆ２０５−１，２０５−２に代えて、１つのオプションモジュールＩ／Ｆ２０７−１を有する。オプションモジュールＩ／Ｆ２０７−１は、オプションモジュール２０８−１，２０８−２それぞれの接続を検知するために、ＣＰＵ２０１に接続されている。【００７４】
また、オプションモジュールＩ／Ｆ２０７−１を介して接続されるオプションモジュール２０８−１は、第１のＩ／Ｆ２０８−１１、格納部２０８−１２、オプション機能部２０８−１３、第２のＩ／Ｆ２０８−１４を有する。格納部２０８−１２は、ファームウェア格納部２０８−１２ａ、ＦＰＧＡデータ格納部２０８−１２ｂを有する。格納部２０８−１２、ファームウェア格納部２０８−１２ａ、ＦＰＧＡデータ格納部２０８−１２ｂは、それぞれ格納部２０６−１２、ファームウェア格納部２０６−１２ａ、ＦＰＧＡデータ格納部２０６−１２ｂと同様である。また、オプション機能部２０８−１３は、オプション機能部２０６−１３と同様である。【００７５】
第１のＩ／Ｆ２０８−１１は、Ｉ／Ｆ２０６−１１と同様に、格納部２０８−１２、オプション機能部２０８−１３が接続される。さらに、第１のＩ／Ｆ２０８−１１は、第２のＩ／Ｆ２０８−１４が接続される。第２のＩ／Ｆ２０８−１４は、他のオプションモジュール２０８−２が接続される。【００７６】
すなわち、実施例２において、オプションモジュール２０８−１，２０８−２は、１つのオプションモジュール１／Ｆ２０７−１を介して、ＦＰＧＡ２０２に対して直列に接続される。なお、実施例２におけるオプションモジュール２０８−１，２０８−２の接続の有無の検知、オプションモジュール２０８−１，２０８−２における格納部の識別、この格納部からのファームウェアおよびＦＰＧＡデータの読み出しは、実施例１と同様である。【００７７】
このように、実施例２にかかるメカユニット２００Ａは、オプションモジュール２０８−１，２０８−２を直列に接続する。よって、オプションモジュールＩ／Ｆ２０７−１を１つ設けるのみで複数のオプションモジュールの接続数上限数をより多く設定できることから、複数のオプションモジュールの増設数を柔軟に増やすことができる。【００７８】
以上の実施例で例示した各部の構成は、開示技術にかかる紙葉類取扱装置および紙葉類取扱装置におけるＰＬＤのコンフィギュレーション方法の技術範囲を逸脱しない程度に変更、追加または省略可能である。また、実施例はあくまで例示に過ぎず、発明の開示の欄に記載の態様を始めとして、当業者の知識に基づいて種々の変形、改良を施した他の態様も、開示の技術に含まれる。
【符号の説明】
【００７９】
１００  紙幣取扱装置
１  紙幣取扱装置制御部
１０  ＣＰＵ
１０ａ  全体制御部
２０  格納部
２０ａ  ファームウェア格納部
３０  メモリ
４０  通信Ｉ／Ｆ部
５０  表示パネル
６０  カードユニット
７０  通帳ユニット
８０  硬貨ユニット
９０  紙幣ユニット
９１  ＣＰＵ
９１ａ  紙幣ユニット制御部
９１ｂ  ワークメモリ
９２  ＦＰＧＡ
９２ａ  ＦＰＧＡデータ格納部
９３  格納部
９３ａ  ファームウェア格納部
９３ｂ  ＦＰＧＡデータ格納部
９４−１  入出金部
９４−２  鑑別部
９４−３  一時保留部
９４−４  収納部
９４−５  リジェクト部
９４−６  搬送部
９５−１，９５−２  オプションモジュールＩ／Ｆ
９６−１，９６−２  オプションモジュール
９６−１１  Ｉ／Ｆ
９６−１２  格納部
９６−１２ａ  ファームウェア格納部
９６−１２ｂ  ＦＰＧＡデータ格納部
９６−１３  オプション機能部
２００  メカユニット
２０１  ＣＰＵ
２０１ａ  メカユニット制御部
２０１ｂ  ワークメモリ
２０２  ＦＰＧＡ
２０２ａ  ＦＰＧＡデータ格納部
２０３  格納部
２０３ａ  ファームウェア格納部
２０３ｂ  ＦＰＧＡデータ格納部
２０４−１，２０４−２  メカモジュール
２０５−１，２０５−２  オプションモジュールＩ／Ｆ
２０６−１，２０６−２  オプションモジュール
２０６−１１  Ｉ／Ｆ
２０６−１２  格納部
２０６−１２ａ  ファームウェア格納部
２０６−１２ｂ  ＦＰＧＡデータ格納部
２０６−１３  オプション機能部
２００Ａ  メカユニット
２０７−１  オプションモジュールＩ／Ｆ
２０８−１，２０８−２  オプションモジュール
２０８−１１  第１のＩ／Ｆ
２０８−１２  格納部
２０８−１２ａ  ファームウェア格納部
２０８−１２ｂ  ＦＰＧＡデータ格納部
２０８−１３  オプション機能部
２０８−１４  第２のＩ／Ｆ
３００  ネットワーク
３１０  ホストコンピュータ
３２０  管理サーバ
【図１】
2019150516.tif 000003
【図２】
2019150516.tif 000004
【図３】
2019150516.tif 000005
【図４】
2019150516.tif 000006
【図５】
2019150516.tif 000007
【図６】
2019150516.tif 000008
【図７】
2019150516.tif 000009
【図８】
2019150516.tif 000010
【図９】
2019150516.tif 000011
【国際調査報告】
2019150516.tif 000012
2019150516.tif 000013