(57)【要約】  本発明は、回路のレイアウトをしやすい時間計測デバイスを提供することを目的とする。  本発明の時間計測デバイス（２０）は、第１の方向に並設され、それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオード（ＳＰＡＤ）を含み、シングルフォトンアバランシェダイオード（ＳＰＡＤ）における検出タイミングに応じた第１の論理信号（Ｓ３５）を生成する複数の画素（３０）と、第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、複数の画素（３０）のそれぞれにおける検出タイミングを計測する時間計測部（２４）とを備える。上記複数の画素（３０）のうちの第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号（Ｓ３５）とに基づいて、出力信号を生成し、時間計測部（２４）は、複数の画素（３０）のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素（３０）のそれぞれにおける検出タイミングを計測する。  本発明の時間計測デバイス（２０）は、例えば、距離計測デバイスに応用できる。
2019065174.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に並設され、それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する複数の画素と、  前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と  を備え、  前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する  時間計測デバイス。
【請求項２】
前記複数の画素のうちの前記第１の画素以外の画素のそれぞれは、前記第２の半導体基板に形成され、その画素以外の一の画素の出力信号が入力された第１の入力端子と、前記第１の論理信号が入力された第２の入力端子と、出力端子とを有する第１の論理回路を含む  請求項１に記載の時間計測デバイス。
【請求項３】
前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、  前記複数の画素のそれぞれは、  前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて第２の論理信号を生成する第２の論理回路と、  前記第２の半導体基板に形成され、前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と  を含む  請求項１に記載の時間計測デバイス。
【請求項４】
前記第２の画素の出力信号の遷移に基づいてパルス信号を生成する波形整形部をさらに備え、  前記時間計測部は、前記パルス信号に基づいて前記検出タイミングを計測する  請求項３に記載の時間計測デバイス。
【請求項５】
前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、  前記複数の画素のそれぞれは、前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて前記第１の論理信号を生成する第２の論理回路を含む  請求項１に記載の時間計測デバイス。
【請求項６】
前記時間計測部は、  カウンタと、  前記第２の画素の前記出力信号に基づいて、前記カウンタにおけるカウント値をラッチするラッチと  をさらに備えた  請求項１に記載の時間計測デバイス。
【請求項７】
前記第１の画素は、第３の論理信号と、前記第１の画素において生成された前記第１の論理信号とに基づいて、前記第１の画素の前記出力信号を生成する  請求項１に記載の時間計測デバイス。
【請求項８】
前記時間計測部は、前記第３の論理信号が変化したときの、前記第２の画素の前記出力信号に基づいて、各画素から前記時間計測部までの遅延時間を計測する  請求項７に記載の時間計測デバイス。
【請求項９】
前記時間計測部は、前記遅延時間の計測結果に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングの計測結果を補正する  請求項８に記載の時間計測デバイス。
【請求項１０】
前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、  前記複数の画素のそれぞれは、  前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、第２の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて第２の論理信号を生成する第４の論理回路と、  前記第２の半導体基板に形成され、前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と  を含む  請求項１に記載の時間計測デバイス。
【請求項１１】
前記時間計測部は、前記第２の制御信号を用いて前記複数の画素のうちの第３の画素の前記第１の論理信号を変化させたときの、前記第２の画素の前記出力信号に基づいて、前記第３の画素から前記時間計測部までの遅延時間を計測する  請求項１０に記載の時間計測デバイス。
【請求項１２】
前記時間計測部は、前記遅延時間の計測結果に基づいて、前記第３の画素における前記検出タイミングの計測結果を補正する  請求項１１に記載の時間計測デバイス。
【請求項１３】
前記複数の画素の数は、２００以上である  請求項１に記載の時間計測デバイス。
【請求項１４】
第１の方向に並設され、それぞれが、受光素子を含み、前記受光素子における検出タイミングに応じた第１の論理信号を生成する複数の画素と、  前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と  を備え、  前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する  時間計測デバイス。
【請求項１５】
前記複数の画素のそれぞれは、その画素以外の一の画素の出力信号が入力された第１の入力端子と、前記第１の論理信号が入力された第２の入力端子と、出力端子とを有する第１の論理回路を含む  請求項１４に記載の時間計測デバイス。
【請求項１６】
前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、  前記複数の画素のそれぞれは、  前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記受光素子における受光結果に応じた信号に基づいて第２の論理信号を生成する第２の論理回路と、  前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と  を含む  請求項１４に記載の時間計測デバイス。
【請求項１７】
前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、  前記複数の画素のそれぞれは、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記受光素子における受光結果に応じた信号に基づいて前記第１の論理信号を生成する第２の論理回路を含む  請求項１４に記載の時間計測デバイス。
【請求項１８】
前記受光素子は、シングルフォトンアバランシェダイオードまたはアバランシェフォトダイオードである  請求項１４に記載の時間計測デバイス。
【請求項１９】
それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する第１の画素、第２の画素、および第３の画素と、  前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と  を備え、  前記第２の画素は、前記第１の画素の出力信号と、前記第２の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記第３の画素は、前記第２の画素の出力信号と、前記第３の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記時間計測部は、前記第３の画素の出力信号に基づいて、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する  時間計測デバイス。
【請求項２０】
光を射出する発光部と、  前記光に対応する反射光を反射させるミラーと、  第１の方向に並設され、それぞれが、第１の半導体基板に形成され、前記ミラーにより反射された前記反射光を検出するシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する複数の画素と、  前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と  を備え、  前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する  時間計測装置。
【請求項２１】
光を射出する発光部と、  前記光に対応する反射光を反射させるミラーと、  第１の方向に並設され、それぞれが、前記ミラーにより反射された前記反射光を検出する受光素子を含み、前記受光素子における検出タイミングに応じた第１の論理信号を生成する複数の画素と、  前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と  を備え、  前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する  時間計測装置。
【請求項２２】
光を射出する発光部と、  前記光に対応する反射光を反射させるミラーと、  それぞれが、第１の半導体基板に形成され、前記ミラーにより反射された前記反射光を検出するシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する第１の画素、第２の画素、および第３の画素と、  前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と  を備え、  前記第２の画素は、前記第１の画素の出力信号と、前記第２の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記第３の画素は、前記第２の画素の出力信号と、前記第３の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記時間計測部は、前記第３の画素の出力信号に基づいて、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する  時間計測装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本開示は、光を射出したタイミングから光を検出したタイミングまでの時間を計測する時間計測デバイスおよび時間計測装置に関する。
【背景技術】
【０００２】  測定対象物までの距離を測定する際、しばしば、ＴＯＦ（Time Of Flight）法が用いられる。このＴＯＦ法では、光を射出するとともに、測定対象物により反射された反射光を検出する。そして、ＴＯＦ法では、光を射出したタイミングおよび反射光を検出したタイミングの間の時間差を計測することにより、測定対象物までの距離を計測する（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−７８９５３号公報
【発明の概要】
【０００４】  ところで、一般に、半導体装置では、回路のレイアウトをしやすいことが望まれており、時間計測デバイスにおいても、レイアウトをしやすいことが期待されている。
【０００５】  レイアウトをしやすい時間計測デバイスおよび時間計測装置を提供することが望ましい。
【０００６】  本開示の一実施の形態における第１の時間計測デバイスは、複数の画素と、時間計測部とを備えている。複数の画素は、第１の方向に並設され、それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードを含み、シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成するものである。時間計測部は、第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、複数の画素のそれぞれにおける検出タイミングを計測するものである。上記複数の画素のうちの第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、複数の画素のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素のそれぞれにおける検出タイミングを計測する。
【０００７】  本開示の一実施の形態における第２の時間計測デバイスは、複数の画素と、時間計測部とを備えている。複数の画素は、第１の方向に並設され、それぞれが、受光素子を含み、受光素子における検出タイミングに応じた第１の論理信号を生成するものである。時間計測部は、複数の画素のそれぞれにおける検出タイミングを計測するものである。上記複数の画素のうちの第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、複数の画素のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素のそれぞれにおける検出タイミングを計測する。
【０００８】  本開示の一実施の形態における第３の時間計測デバイスは、第１の画素、第２の画素、および第３の画素と、時間計測部とを備えている。第１の画素、第２の画素、および第３の画素は、それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードを含み、シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成するものである。時間計測部は、第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、第１の画素、第２の画素、および第３の画素のそれぞれにおける検出タイミングを計測するものである。第２の画素は、第１の画素の出力信号と、第２の画素において生成された第１の論理信号とに基づいて、出力信号を生成し、第３の画素は、第２の画素の出力信号と、第３の画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、第３の画素の出力信号に基づいて、第１の画素、第２の画素、および第３の画素のそれぞれにおける検出タイミングを計測するものである。
【０００９】  本開示の一実施の形態における第１の時間計測装置は、発光部と、ミラーと、複数の画素と、時間計測部とを備えている。発光部は、光を射出するものである。ミラーは、光に対応する反射光を反射させるものである。複数の画素は、第１の方向に並設され、それぞれが、第１の半導体基板に形成され、ミラーにより反射された反射光を検出するシングルフォトンアバランシェダイオードを含み、シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成するものである。時間計測部は、第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、複数の画素のそれぞれにおける検出タイミングを計測するものである。上記複数の画素のうちの第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、複数の画素のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素のそれぞれにおける検出タイミングを計測する。
【００１０】  本開示の一実施の形態における第２の時間計測装置は、発光部と、ミラーと、複数の画素と、時間計測部とを備えている。発光部は、光を射出するものである。ミラーは、光に対応する反射光を反射させるものである。複数の画素は、第１の方向に並設され、それぞれが、ミラーにより反射された反射光を検出する受光素子を含み、受光素子における検出タイミングに応じた第１の論理信号を生成するものである。時間計測部は、複数の画素のそれぞれにおける検出タイミングを計測するものである。上記複数の画素のうちの第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、複数の画素のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素のそれぞれにおける検出タイミングを計測する。
【００１１】  本開示の一実施の形態における第３の時間計測装置は、発光部と、ミラーと、第１の画素、第２の画素、および第３の画素と、時間計測部とを備えている。発光部は、光を射出するものである。ミラーは、光に対応する反射光を反射させるものである。第１の画素、第２の画素、および第３の画素は、それぞれが、第１の半導体基板に形成され、ミラーにより反射された反射光を検出するシングルフォトンアバランシェダイオードを含み、シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成するものである。時間計測部は、第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、第１の画素、第２の画素、および第３の画素のそれぞれにおける検出タイミングを計測するものである。第２の画素は、第１の画素の出力信号と、第２の画素において生成された第１の論理信号とに基づいて、出力信号を生成し、第３の画素は、第２の画素の出力信号と、第３の画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、第３の画素の出力信号に基づいて、第１の画素、第２の画素、および第３の画素のそれぞれにおける検出タイミングを計測するものである。
【００１２】  本開示の一実施の形態における第１の時間計測デバイスおよび第１の時間計測装置では、各画素において、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードにより光が検出され、この検出タイミングに応じた第１の論理信号が生成される。複数の画素のうちの第１の方向の一端に配置された第１の画素以外の各画素では、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号とに基づいて、出力信号が生成される。そして、第２の半導体基板に形成された時間計測部では、複数の画素のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素のそれぞれにおける検出タイミングが計測される。
【００１３】  本開示の一実施の形態における第２の時間計測デバイスおよび第２の時間計測装置では、各画素において、受光素子により光が検出され、この検出タイミングに応じた第１の論理信号が生成される。複数の画素のうちの第１の方向の一端に配置された第１の画素以外の各画素では、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号とに基づいて、出力信号が生成される。そして、時間計測部では、複数の画素のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素のそれぞれにおける検出タイミングが計測される。
【００１４】  本開示の一実施の形態における第３の時間計測デバイスおよび第３の時間計測装置では、各画素において、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードにより光が検出され、この検出タイミングに応じた第１の論理信号が生成される。第２の画素では、第１の画素の出力信号と、第２の画素において生成された第１の論理信号とに基づいて、出力信号が生成される。第３の画素では、第２の画素の出力信号と、第３の画素において生成された第１の論理信号とに基づいて、出力信号が生成される。そして、第２の半導体基板に形成された時間計測部では、第３の画素の出力信号に基づいて、第１の画素、第２の画素、および第３の画素のそれぞれにおける検出タイミングが計測される。
【００１５】  本開示の一実施の形態における第１の時間計測デバイス、第２の時間計測デバイス、第１の時間計測装置、および第２の時間計測装置によれば、複数の画素のうちの第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、複数の画素のうちの第１の方向の他端に配置された第２の画素の出力信号に基づいて、複数の画素のそれぞれにおける検出タイミングを計測するようにしたので、レイアウトをしやすくすることができる。
【００１６】  本開示の一実施の形態における第３の時間計測デバイスおよび第３の時間計測装置によれば、第２の画素は、第１の画素の出力信号と、第２の画素において生成された第１の論理信号とに基づいて、出力信号を生成し、第３の画素は、第２の画素の出力信号と、第３の画素において生成された第１の論理信号とに基づいて、出力信号を生成し、時間計測部は、第３の画素の出力信号に基づいて、第１の画素、第２の画素、および第３の画素のそれぞれにおける検出タイミングを計測するようにしたので、レイアウトをしやすくすることができる。
【００１７】  なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
【図面の簡単な説明】
【００１８】
【図１】本開示の一実施の形態に係る時間計測装置の一構成例を表す構成図である。
【図２】第１の実施の形態に係る時間計測デバイスの一構成例を表すブロック図である。
【図３】図２に示した画素の一構成例を表す回路図である。
【図４】図２に示した波形整形部および時間計測部の一構成例を表す回路図である。
【図５】図１に示した時間計測デバイスの一構成例を表す構成図である。
【図６】第１の実施の形態に係る時間計測装置における時間計測動作の一例を表すタイミング波形図である。
【図７】図３に示した受光素子の一動作例を表す波形図である。
【図８】第１の実施の形態に係る時間計測装置の一動作例を表すタイミング波形図である。
【図９】第１の実施の形態に係る時間計測装置におけるキャリブレーション動作の一例を表すタイミング波形図である。
【図１０】第１の実施の形態の変形例に係る波形整形部および時間計測部の一構成例を表す回路図である。
【図１１】第１の実施の形態の他の変形例に係る画素の一構成例を表す回路図である。
【図１２】第１の実施の形態の他の変形例に係る時間計測デバイスの一構成例を表すブロック図である。
【図１３】図１２に示した画素の一構成例を表す回路図である。
【図１４】第１の実施の形態の他の変形例に係る時間計測装置におけるテスト動作の一例を表すタイミング波形図である。
【図１５】第１の実施の形態の他の変形例に係る時間計測デバイスの一構成例を表すブロック図である。
【図１６】第１の実施の形態の他の変形例に係る時間計測デバイスの一構成例を表すブロック図である。
【図１７】第２の実施の形態に係る時間計測デバイスの一構成例を表すブロック図である。
【図１８】図１７に示した画素の一構成例を表す回路図である。
【図１９】第２の実施の形態に係る時間計測装置における時間計測動作の一例を表すタイミング波形図である。
【図２０】第２の実施の形態の変形例に係る画素の一構成例を表す回路図である。
【図２１】応用例に係る距離計測デバイスの一構成例を表すブロック図である。
【図２２】車両制御システムの概略的な構成の一例を示すブロック図である。
【図２３】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【図２４】変形例に係る時間計測デバイスの一構成例を表す構成図である。
【図２５】ＳＰＡＤの一構成例を表す断面図である。
【発明を実施するための形態】
【００１９】  以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。１．第１の実施の形態２．第２の実施の形態３．応用例４．移動体への応用例
【００２０】＜１．第１の実施の形態＞［構成例］  図１は、一実施の形態に係る時間計測装置（時間計測装置１）の一構成例を表すものである。時間計測装置１は、光を射出するとともに、測定対象物により反射された反射光を検出し、光を射出したタイミングおよび反射光を検出したタイミングの間の時間差を計測するものである。時間計測装置１は、発光部１１と、拡散レンズ１２と、集光ミラー１３と、時間計測デバイス２０と、制御部１４とを備えている。
【００２１】  発光部１１は、発光制御信号Ｃ１に応じたタイミングで光を射出するように発光動作を行うものであり、例えば、パルスレーザ光源を用いて構成されるものである。
【００２２】  拡散レンズ１２は、発光部１１から射出した光を所定の角度範囲内に拡散させるものである。そして、拡散レンズ１２により拡散された光（出射光Ｌ１）は、時間計測装置１から射出されるようになっている。
【００２３】  集光ミラー１３は、計測対象物９により反射されて時間計測装置１に入射した光（反射光Ｌ２）を、時間計測デバイス２０の受光面Ｓに向けて反射させるものである。なお、集光ミラー１３は必ずしも必要な構成要素ではなく、反射光Ｌ２が時間計測デバイス２０の受光面Ｓに到達できればどのような構成であってもよい。
【００２４】  時間計測デバイス２０は、集光ミラー１３により反射された光を検出し、発光部１１が光を射出したタイミングおよび時間計測デバイス２０の受光素子３１（後述）が光を検出したタイミングの間の時間差を計測するものである。
【００２５】  制御部１４は、発光部１１および時間計測デバイス２０の動作を制御するものである。具体的には、制御部１４は、発光部１１に対して発光制御信号Ｃ１を供給することにより、発光部１１の発光動作を制御する。また、制御部１４は、時間計測デバイス２０に対して様々な制御信号（後述するキャリブレーション信号ＣＡＬ、選択制御信号ＣＴＲＬ、クロック信号ＣＫ、およびカウント開始信号ＳＴ）を供給することにより、時間計測デバイス２０の動作を制御するようになっている。
【００２６】  図２は、時間計測デバイス２０の一構成例を表すものである。なお、この図２では、説明の便宜上、制御部１４をも描いている。時間計測デバイス２０は、画素アレイ２１と、選択信号生成部２２と、波形整形部２３と、時間計測部２４とを有している。
【００２７】  画素アレイ２１は、マトリクス状に配置された複数の画素３０を有している。画素アレイ２１では、例えば、図２における横方向にＭ個（例えば６００個）の画素３０が配置され、図２における縦方向にＮ個（例えば１５０個）の画素３０が配置される。この例では、横方向に並ぶ画素３０の数Ｍは、縦方向に並ぶ画素３０の数Ｎよりも多く設定されている。横方向に並ぶ画素３０の数Ｍは、例えば、２００個以上が望ましい。縦方向に並ぶ画素３０の数Ｎは、例えば、１００個以上が望ましい。
【００２８】  図３は、画素３０の一構成例を表すものである。この図３は、複数（Ｍ×Ｎ）の画素３０のうちの、互いに隣り合う４個（＝２×２）の画素３０を図示している。画素３０は、受光素子３１と、抵抗素子３２と、インバータ３３と、論理積回路３４と、フリップフロップ（Ｆ／Ｆ）３５と、排他的論理和回路３６とを有している。
【００２９】  受光素子３１は、光を検出するものであり、例えば、シングルフォトンアバランシェダイオード（ＳＰＡＤ）を用いて構成される。受光素子３１のカソードは抵抗素子３２の他端およびインバータ３３の入力端子に接続され、アノードは接地されている。シングルフォトンアバランシェダイオードは、例えば、ガイガーモードで動作させることが望ましい。なお、この例では、シングルフォトンアバランシェダイオードを用いたが、これに限定されるものではなく、これに代えて、例えば、アバランシェフォトダイオード（ＡＰＤ）を用いてもよいし、感度の高いフォトダイオード（ＰＤ）を用いてもよい。
【００３０】  抵抗素子３２の一端には、バイアス電圧Ｖbiasが供給され、他端は受光素子３１のカソードおよびインバータ３３の入力端子に接続されている。
【００３１】  インバータ３３の入力端子は抵抗素子３２の他端および受光素子３１のカソードに接続され、他端は論理積回路３４の第１の入力端子に接続されている。
【００３２】  論理積回路３４は、第１の入力端子に入力された信号および第２の入力端子に入力された信号の論理積（ＡＮＤ）を求め、その求めた結果を出力端子から出力するものである。論理積回路３４の第１の入力端子は、インバータ３３の出力端子に接続され、第２の入力端子には選択信号ＳＥＬが供給され、出力端子はフリップフロップ（Ｆ／Ｆ）３５のクロック入力端子に接続されている。
【００３３】  フリップフロップ（Ｆ／Ｆ）３５は、Ｄ型フリップフロップであり、クロック入力端子に入力された信号の立ち上がりエッジに基づいて、データ入力端子Ｄに入力された信号をサンプリングし、サンプリング結果を出力端子Ｑから出力するとともに、そのサンプリング結果の反転信号を反転出力端子ＱＢから出力するものである。フリップフロップ（Ｆ／Ｆ）３５のクロック入力端子は論理積回路３４の出力端子に接続され、データ入力端子Ｄは反転出力端子ＱＢに接続され、出力端子Ｑは排他的論理和回路３６の第１の入力端子に接続され、反転出力端子ＱＢはデータ入力端子Ｄに接続されている。この構成により、フリップフロップ（Ｆ／Ｆ）３５は、クロック入力端子に入力された信号の立ち上がりエッジに基づいて、トグル動作を行うようになっている。
【００３４】  排他的論理和回路３６は、第１の入力端子に入力された信号および第２の入力端子に入力された信号の排他的論理和（ＥｘＯＲ）を求め、その求めた結果を出力端子から出力するものである。排他的論理和回路３６の第１の入力端子はフリップフロップ（Ｆ／Ｆ）３５の出力端子Ｑに接続され、第２の入力端子は画素３０の入力端子ＩＮに接続され、出力端子は画素３０の出力端子ＯＵＴに接続されている。
【００３５】  図２に示したように、横方向に並設された１行分のＭ個の画素３０のうちの一番左側の画素３０の入力端子ＩＮには、制御部１４から供給されたキャリブレーション信号ＣＡＬが入力される。また、このＭ個の画素３０のうちの一番左側の画素３０以外の画素３０の入力端子ＩＮは、図３に示したように、その画素３０の左側に隣り合う画素３０の出力端子ＯＵＴに接続されている。そして、このＭ個の画素３０のうちの一番右側の画素３０の出力端子ＯＵＴは、図２に示したように、波形整形部２３に接続されている。そして、この一番右側の画素３０は、信号Ｓ１を出力する。具体的には、１行目のＭ個の画素３０のうちの一番右側の画素３０は信号Ｓ１（１）を出力し、２行目のＭ個の画素３０のうちの一番右側の画素３０は信号Ｓ１（２）を出力する。３行目〜Ｎ行目についても同様である。このように、画素アレイ２１では、図２における横方向に並設された１行分のＭ個の画素３０が、いわゆるデイジーチェーン接続されるようになっている。
【００３６】  また、縦方向に並設された１列分のＮ個の画素３０には、１つの選択信号ＳＥＬが供給され、互いに異なる列に属する画素３０には、互いに異なる選択信号ＳＥＬが供給される。言い換えれば、横方向に並設された１行分のＭ個の画素３０には、対応する選択信号ＳＥＬがそれぞれ供給される。この構成により、画素アレイ２１では、複数の画素３０が、選択信号ＳＥＬを用いて、１列分の画素３０を単位として選択されるようになっている。
【００３７】  選択信号生成部２２は、制御部１４から供給された選択制御信号ＣＴＲＬに基づいて、複数の選択信号ＳＥＬ（この例ではＭ個の選択信号ＳＥＬ（１）〜ＳＥＬ（Ｍ））を生成するものである。選択信号生成部２２は、Ｍ個の選択信号ＳＥＬ（１）〜ＳＥＬ（Ｍ）を、画素アレイ２１における画素３０のＭ個の列にそれぞれに供給する。これにより、選択信号生成部２２は、複数の画素３０を、列単位で順次選択することができるようになっている。
【００３８】  波形整形部２３は、画素アレイ２１から供給された複数の信号Ｓ１（この例ではＮ個の信号Ｓ１（１）〜Ｓ１（Ｎ））の波形をそれぞれ整形することにより、複数の信号Ｓ２（この例ではＮ個の信号Ｓ２（１）〜Ｓ２（Ｎ））をそれぞれ生成するものである。波形整形部２３は、複数の波形整形回路４０（この例ではＮ個の波形整形回路４０（１）〜４０（Ｎ））を有している。波形整形回路４０（１）は、信号Ｓ１（１）の波形を整形することにより信号Ｓ２（１）を生成するものであり、波形整形回路４０（２）は、信号Ｓ１（２）の波形を整形することにより信号Ｓ２（２）を生成するものである。波形整形回路４０（３）〜４０（Ｎ）についても同様である。なお、波形整形部２３は必ずしも必要な構成要素ではなく、光が検出されたことを正確に伝達できればどのような構成であってもよい。
【００３９】  時間計測部２４は、複数の信号Ｓ２（この例ではＮ個の信号Ｓ２（１）〜Ｓ２（Ｎ））に基づいて時間計測動作を行うものである。時間計測部２４は、カウンタ２８と、複数のラッチ２９（この例ではＮ個のラッチ２９（１）〜２９（Ｎ））とを有している。カウンタ２８は、クロック信号ＣＫのクロックパルスのカウント動作を行うことにより、カウント値ＣＮＴをインクリメントするものである。ラッチ２９（１）は、信号Ｓ２（１）に基づいてカウント値ＣＮＴをラッチすることにより信号Ｓ３（１）を生成するものであり、ラッチ２９（２）は、信号Ｓ２（２）に基づいてカウント値ＣＮＴをラッチすることにより信号Ｓ３（２）を生成するものである。ラッチ２９（３）〜２９（Ｎ）についても同様である。
【００４０】  図４は、波形整形部２３および時間計測部２４の一構成例を表すものである。
【００４１】  波形整形部２３の波形整形回路４０は、フリップフロップ（Ｆ／Ｆ）４２，４３と、排他的論理和回路４４とを有している。
【００４２】  フリップフロップ（Ｆ／Ｆ）４２，４３は、Ｄ型フリップフロップである。フリップフロップ（Ｆ／Ｆ）４２のクロック入力端子にはクロック信号ＣＫが供給され、データ入力端子Ｄには信号Ｓ１が供給され、出力端子Ｑは排他的論理和回路４４の第１の入力端子およびフリップフロップ（Ｆ／Ｆ）４３のデータ入力端子Ｄに接続されている。フリップフロップ（Ｆ／Ｆ）４３のクロック入力端子にはクロック信号ＣＫが供給され、データ入力端子Ｄはフリップフロップ（Ｆ／Ｆ）４２の出力端子Ｑおよび排他的論理和回路４４の第１の入力端子に接続され、出力端子Ｑは排他的論理和回路４４の第２の入力端子に接続されている。
【００４３】  排他的論理和回路４４の第１の入力端子はフリップフロップ（Ｆ／Ｆ）４２の出力端子Ｑおよびフリップフロップ（Ｆ／Ｆ）４３のデータ入力端子Ｄに接続され、第２の入力端子はフリップフロップ（Ｆ／Ｆ）４３の出力端子Ｑに接続されている。
【００４４】  この構成により、波形整形回路４０は、信号Ｓ１の遷移を検出し、その遷移に応じて、クロック信号ＣＫの周期と同じ時間幅のパルスを生成するようになっている。
【００４５】  時間計測部２４において、カウンタ２８のクロック入力端子にはクロック信号ＣＫが供給され、リセット端子ＲＳＴにはカウント開始信号ＳＴが供給される。そして、カウンタ２８は、カウント値ＣＮＴを、複数ビット（この例ではＫビット）の信号を用いて出力端子から出力するようになっている。
【００４６】  ラッチ２９は、データ入力端子Ｄに入力されたＮビットの信号（カウント値ＣＮＴ）を、入力端子ＬＤに入力された信号に応じたタイミングでラッチするものである。ラッチ２９のデータ入力端子にはカウント値ＣＮＴが供給され、入力端子ＬＤには信号Ｓ２が供給され、リセット端子ＲＳＴにはカウント開始信号ＳＴが供給される。そして、ラッチ２９は、ラッチしたカウント値（カウント値ＣＮＴ１）を、複数ビット（この例ではＫビット）の信号Ｓ３を用いて出力端子から出力するようになっている。
【００４７】  時間計測デバイス２０のこれらの素子および回路は、例えば、２枚の半導体基板に形成される。
【００４８】  図５は、時間計測デバイス２０の一構成例を表すものである。時間計測デバイス２０は、この例では、重ね合わされた２枚の半導体基板１１０，１２０を用いて構成されている。この半導体基板１１０には、画素アレイ２１における受光素子３１が形成されており、この受光素子３１が形成された面が、時間計測デバイス２０の受光面Ｓになる。半導体基板１２０のうち、半導体基板１１０において受光素子３１が形成された領域に対応する領域１２１には、画素アレイ２１における、抵抗素子３２および回路が形成されている。また、領域１２２には、選択信号生成部２２、波形整形部２３、および時間計測部２４が形成されている。これらの半導体基板１１０および半導体基板１２０は、例えばＣｕ−Ｃｕ接合により、電気的に接続されるようになっている。
【００４９】  ここで、画素３０は、本開示における「画素」の一具体例に対応する。排他的論理和回路３６の第１の入力端子への入力信号は、本開示における「第１の論理信号」の一具体例に対応する。排他的論理和回路３６は、本開示における「第１の論理回路」の一具体例に対応する。論理積回路３４は、本開示における「第２の論理回路」の一具体例に対応する。論理積回路３４の出力信号は、本開示における「第２の論理信号」の一具体例に対応する。フリップフロップ（Ｆ／Ｆ）３５は、本開示における「第３の論理回路」の一具体例に対応する。選択信号生成部２２は、本開示における「制御信号生成部」の一具体例に対応する。複数の選択信号ＳＥＬは、本開示における「複数の第１の制御信号」の一具体例に対応する。キャリブレーション信号ＣＡＬは、本開示における「第３の論理信号」の一具体例に対応する。半導体基板１１０は、本開示における「第１の半導体基板」の一具体例に対応する。半導体基板１２０は、本開示における「第２の半導体基板」の一具体例に対応する。
【００５０】［動作および作用］  続いて、本実施の形態の時間計測装置１の動作および作用について説明する。
【００５１】（全体動作概要）  まず、図１，２を参照して、時間計測装置１の全体動作概要を説明する。発光部１１は、発光制御信号Ｃ１に応じたタイミングで光を射出するように発光動作を行う。拡散レンズ１２は、発光部１１から射出した光を所定の角度範囲内に拡散させる。拡散レンズ１２により拡散された光（出射光Ｌ１）は、時間計測装置１から射出される。集光ミラー１３は、計測対象物９により反射されて時間計測装置１に入射した光（反射光Ｌ２）を、時間計測デバイス２０の受光面Ｓに向けて反射させる。時間計測デバイス２０は、集光ミラー１３により反射された光を検出し、発光部１１が光を射出したタイミングおよび受光素子３１が光を検出したタイミングの間の時間差を計測する。制御部１４は、発光部１１に対して発光制御信号Ｃ１を供給することにより、発光部１１の発光動作を制御するとともに、時間計測デバイス２０に対してキャリブレーション信号ＣＡＬ、選択制御信号ＣＴＲＬ、クロック信号ＣＫ、およびカウント開始信号ＳＴを供給することにより、時間計測デバイス２０の動作を制御する。
【００５２】（詳細動作）  次に、画素アレイ２１における、１つの行に属するＭ個の画素３０のうちの、横方向に互いに隣り合う２つの画素３０Ａ，３０Ｂに着目して、時間計測装置１の動作について詳細に説明する。
【００５３】  図６は、時間計測装置１における時間計測動作の一例を表すものであり、（Ａ）は画素３０Ａ，３０Ｂにおける受光素子３１から出力される信号Ｓ３１Ａ，Ｓ３１Ｂの波形をそれぞれ示し、（Ｂ）は画素３０Ａ，３０Ｂに供給される選択信号ＳＥＬ（選択信号ＳＥＬＡ，ＳＥＬＢ）の波形をそれぞれ示し、（Ｃ）は画素３０Ａ，３０Ｂにおけるフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ａ，Ｓ３５Ｂの波形をそれぞれ示し、（Ｄ）は画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の波形を示し、（Ｅ）は画素３０Ａ，３０Ｂに対応する波形整形回路４０から出力される信号Ｓ２の波形を示し、（Ｆ）はカウント開始信号ＳＴの波形を示し、（Ｇ）はカウント値ＣＮＴを示し、（Ｈ）は画素３０Ａ，３０Ｂに対応するラッチ２９から出力される信号Ｓ３が示すカウント値ＣＮＴ１を示す。この時間計測動作では、キャリブレーション信号ＣＡＬの電圧は、低レベルまたは高レベルに固定される。
【００５４】  まず、タイミングｔ１において、発光部１１は発光制御信号Ｃ１に基づいて光を照射すると、制御部１４は、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図６（Ｆ））。これにより、このタイミングｔ１において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ１以降において、カウント値ＣＮＴを順次インクリメントする（図６（Ｇ））。これと同時に、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素３０Ａに供給される選択信号ＳＥＬＡの電圧を低レベルから高レベルに変化させる（図６（Ｂ））。これにより、この選択信号ＳＥＬＡに対応する、画素３０Ａを含む１列分のＮ個の画素３０が選択される。
【００５５】  次に、この例では、タイミングｔ２において、画素３０Ａの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ａの電圧が過渡的に低下する（図６（Ａ））。選択信号ＳＥＬＡの電圧は高レベルであるので（図６（Ｂ））、この画素３０Ａのフリップフロップ（Ｆ／Ｆ）３５はトグル動作を行い、このフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ａの電圧は、低レベルから高レベルに変化する（図６（Ｃ））。これにより、画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の電圧は、低レベルから高レベルに変化する（図６（Ｄ））。なお、この例では、説明の便宜上、画素３０Ａから波形整形回路４０までの信号の遅延時間をゼロとしている。
【００５６】  波形整形回路４０は、この信号Ｓ１の遷移に基づいて、タイミングｔ３において信号Ｓ２の電圧を低レベルから高レベルに変化させ、タイミングｔ４において信号Ｓ２の電圧を高レベルから低レベルに変化させる（図６（Ｅ））。
【００５７】  画素３０Ａ，３０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ４において、ラッチしたカウント値（この例では“２”）をカウント値ＣＮＴ１として出力する（図６（Ｇ），（Ｈ））。
【００５８】  また、この例では、タイミングｔ５において、画素３０Ａの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ａの電圧が過渡的に低下する（図６（Ａ））。選択信号ＳＥＬＡの電圧は高レベルであるので（図６（Ｂ））、この画素３０Ａのフリップフロップ（Ｆ／Ｆ）３５はトグル動作を行い、このフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ａの電圧は、高レベルから低レベルに変化する（図６（Ｃ））。これにより、画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の電圧は、高レベルから低レベルに変化する（図６（Ｄ））。波形整形回路４０は、この信号Ｓ１の遷移に基づいて、タイミングｔ６において信号Ｓ２の電圧を低レベルから高レベルに変化させ、タイミングｔ７において信号Ｓ２の電圧を高レベルから低レベルに変化させる（図６（Ｅ））。画素３０Ａ，３０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ７において、ラッチしたカウント値（この例では“７”）をカウント値ＣＮＴ１として出力する（図６（Ｇ），（Ｈ））。
【００５９】  なお、この例では、タイミングｔ２とタイミングｔ５の間のあるタイミングにおいて、画素３０Ｂの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ｂの電圧が過渡的に低下する（図６（Ａ））。しかしながら、この例では、選択信号ＳＥＬＢの電圧は低レベルであり（図６（Ｂ））、画素３０Ｂは選択されていないので、この画素３０Ｂのフリップフロップ（Ｆ／Ｆ）３５はトグル動作を行わない。よって、このフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ｂの電圧は、この例では低レベルに維持される（図６（Ｃ））。
【００６０】  そして、タイミングｔ８において、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素３０Ａに供給される選択信号ＳＥＬＡの電圧を高レベルから低レベルに変化させる（図６（Ｂ））。これにより、この選択信号ＳＥＬＡに対応する、画素３０Ａを含む１列分のＮ個の画素３０の選択が解除される。これと同時に、制御部１４は、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図６（Ｆ））。これにより、このタイミングｔ８において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図６（Ｇ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図６（Ｈ））。
【００６１】  このようにして、時間計測装置１は、発光部１１が光を射出したタイミングｔ１および画素３０Ａの受光素子３１が光を検出したタイミングｔ２，ｔ５の間の時間差に対応する２つのカウント値ＣＮＴ１（この例では“２”および“７”）を求め、これらのカウント値ＣＮＴ１を出力する。
【００６２】  次に、タイミングｔ９において、発光部１１は発光制御信号Ｃ１に基づいて光を照射すると、制御部１４は、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図６（Ｆ））。これにより、このタイミングｔ９において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ９以降において、カウント値ＣＮＴを順次インクリメントする（図６（Ｇ））。これと同時に、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素３０Ｂに供給される選択信号ＳＥＬＢの電圧を低レベルから高レベルに変化させる（図６（Ｂ））。これにより、この選択信号ＳＥＬＢに対応する、画素３０Ｂを含む１列分のＮ個の画素３０が選択される。
【００６３】  次に、この例では、タイミングｔ１０において、画素３０Ｂの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ｂの電圧が過渡的に低下する（図６（Ａ））。選択信号ＳＥＬＢの電圧は高レベルであるので（図６（Ｂ））、この画素３０Ｂのフリップフロップ（Ｆ／Ｆ）３５はトグル動作を行い、このフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ｂの電圧は、低レベルから高レベルに変化する（図６（Ｃ））。これにより、画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の電圧は、低レベルから高レベルに変化する（図６（Ｄ））。
【００６４】  波形整形回路４０は、この信号Ｓ１の遷移に基づいて、タイミングｔ１１において信号Ｓ２の電圧を低レベルから高レベルに変化させ、タイミングｔ１２において信号Ｓ２の電圧を高レベルから低レベルに変化させる（図６（Ｅ））。
【００６５】  画素３０Ａ，３０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ１２において、ラッチしたカウント値（この例では“４”）をカウント値ＣＮＴ１として出力する（図６（Ｇ），（Ｈ））。
【００６６】  なお、この例では、タイミングｔ１０以降において、画素３０Ａの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ａの電圧が過渡的に低下する（図６（Ａ））。しかしながら、この例では、選択信号ＳＥＬＡの電圧は低レベルであり（図６（Ｂ））、画素３０Ａは選択されていないので、この画素３０Ａのフリップフロップ（Ｆ／Ｆ）３５はトグル動作を行わない。よって、このフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ａの電圧は、この例では低レベルに維持される（図６（Ｃ））。
【００６７】  そして、タイミングｔ１３において、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素３０Ｂに供給される選択信号ＳＥＬＢの電圧を高レベルから低レベルに変化させる（図６（Ｂ））。これにより、この選択信号ＳＥＬＢに対応する、画素３０Ｂを含む１列分のＮ個の画素３０の選択が解除される。これと同時に、制御部１４は、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図６（Ｆ））。これにより、このタイミングｔ１３において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図６（Ｇ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図６（Ｈ））。
【００６８】  このようにして、時間計測装置１は、発光部１１が光を射出したタイミングｔ９および画素３０Ｂの受光素子３１が光を検出したタイミングｔ１０の間の時間差に対応するカウント値ＣＮＴ１（この例では“４”）を求め、このカウント値ＣＮＴ１を出力する。
【００６９】  このように、時間計測装置１では、各画素３０にフリップフロップ（Ｆ／Ｆ）３５を設け、受光素子３１が光を検出する度にトグル動作を行うようにするとともに、波形整形回路４０を設け、このトグル動作に基づく信号Ｓ１の遷移をパルスに変換するようにした。これにより、時間計測装置１では、以下に説明するように、消費電力を低減することができるとともに、安定した動作を実現することができる。
【００７０】  図７は、画素３０における受光素子３１から出力される信号Ｓ３１の波形を表すものである。図８は、時間計測装置１の一動作例を表すものであり、（Ａ）は画素３０における論理積回路３４から出力される信号Ｓ３４の波形を示し、（Ｂ）はフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５の波形を示し、（Ｃ）は波形整形回路４０に入力される信号Ｓ１の波形を示し、（Ｄ）はクロック信号ＣＫの波形を示し、（Ｅ），（Ｆ）は波形整形回路４０のフリップフロップ（Ｆ／Ｆ）４２，４３から出力される信号Ｓ４２，Ｓ４３の波形をそれぞれ示し、（Ｇ）は波形整形回路４０から出力される信号Ｓ２の波形を示す。
【００７１】  図７に示したように、タイミングｔ１９において、受光素子３１に光が入射すると、受光素子３１では、電子正孔対が生成される。そして、生成された電子および正孔が電界により加速され、インパクトイオン化により、電子正孔対が次々に形成される。このように、受光素子３１がいわゆるアバランシェ増幅を行うことにより、信号Ｓ３１の電圧は、バイアス電圧Ｖbiasから一旦低下する。そして、この信号Ｓ３１の電圧は、徐々に上昇して最終的にバイアス電圧Ｖbiasに戻る。
【００７２】  この電圧変化に応じて、図８（Ａ）に示したように、画素３０の論理積回路３４は、タイミングｔ２１から始まるパルスを有する信号Ｓ３４を生成する（図８（Ａ））。フリップフロップ（Ｆ／Ｆ）３５は、この信号Ｓ３４の立ち上がりエッジに基づいてトグル動作を行い、信号Ｓ３５の電圧を低レベルから高レベルに変化させる（図８（Ｂ））。これにより、波形整形回路４０に供給される信号Ｓ１の電圧は、低レベルから高レベルに変化する（図８（Ｃ））。
【００７３】  波形整形回路４０のフリップフロップ（Ｆ／Ｆ）４２は、クロック信号ＣＫの立ち上がりタイミングで、この信号Ｓ１をサンプリングすることにより、タイミングｔ２２において、信号Ｓ４２の電圧を低レベルから高レベルに変化させる（図８（Ｅ））。フリップフロップ（Ｆ／Ｆ）４３は、クロック信号ＣＫの立ち上がりタイミングで、この信号Ｓ４２をサンプリングすることにより、タイミングｔ２３において、信号Ｓ４３の電圧を低レベルから高レベルに変化させる（図８（Ｆ））。排他的論理和回路４４は、信号Ｓ４２，Ｓ４３に基づいて、タイミングｔ２２において、信号Ｓ２の電圧を低レベルから高レベルに変化させ、タイミングｔ２３において、信号Ｓ２の電圧を高レベルから低レベルに変化させる。
【００７４】  以上では、タイミングｔ２１〜ｔ２３の動作を例に説明したが、タイミングｔ２４〜ｔ２６の動作についても同様である。
【００７５】  このように、時間計測装置１では、各画素３０にフリップフロップ（Ｆ／Ｆ）３５を設け、受光素子３１が光を検出する度にトグル動作を行うようにした。これにより、例えば、フリップフロップ（Ｆ／Ｆ）３５を設けない場合に比べて、画素３０から波形整形回路４０までの経路において、信号が遷移する回数を少なくすることができるので、消費電力を低減することができる。
【００７６】  また、この動作において、論理積回路３４から出力される信号Ｓ３４のパルスのパルス幅ＰＷは、上述した受光素子３１の動作によって決まるため、例えば、製造ばらつきや環境変動により変化しやすい。時間計測装置１では、各画素３０に、トグル動作を行うフリップフロップ（Ｆ／Ｆ）３５を設けるようにしたので、画素３０が幅が狭いパルスを出力することがないので、回路動作が不安定になるおそれを低減することができる。さらに、時間計測装置１では、波形整形回路４０を設け、このトグル動作に基づく信号Ｓ１の遷移をパルスに変換するようにした。これにより、この信号Ｓ１のパルスのパルス幅は、クロック信号ＣＫの周期に対応する時間幅になるため、回路動作が不安定になるおそれを低減することができる。
【００７７】  以上の説明では、各画素３０から波形整形回路４０までの信号の遅延時間をゼロとしたが、実際には、遅延時間が生じえる。この遅延時間は、製造ばらつきや環境変動により変化し得る。この場合には、時間計測動作（図６）により得られた計測結果の精度が悪化するおそれがある。そこで、時間計測装置１では、キャリブレーション動作を行うことにより、画素アレイ２１における一番左側の画素３０から波形整形回路４０までの信号の遅延時間ｔｄを計測することができるようになっている。以下に、この動作について詳細に説明する。
【００７８】  図９は、時間計測装置１におけるキャリブレーション動作の一例を表すものであり、（Ａ）はキャリブレーション信号ＣＡＬの波形を示し、（Ｂ）は選択信号ＳＥＬＡ，ＳＥＬＢの波形をそれぞれ示し、（Ｃ）は画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の波形を示し、（Ｄ）は画素３０Ａ，３０Ｂに対応する波形整形回路４０から出力される信号Ｓ２の波形を示し、（Ｅ）はカウント開始信号ＳＴの波形を示し、（Ｆ）はカウント値ＣＮＴを示し、（Ｇ）は、画素３０Ａ，３０Ｂに対応するラッチ２９から出力される信号Ｓ３が示すカウント値ＣＮＴ１を示す。このキャリブレーション動作では、図９（Ｂ）に示したように、Ｍ個の選択信号ＳＥＬの電圧は低レベルに固定される。
【００７９】  まず、タイミングｔ３１において、制御部１４は、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図９（Ｅ））。これにより、このタイミングｔ３１において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ３１以降において、カウント値ＣＮＴを順次インクリメントする（図９（Ｆ））。
【００８０】  これと同時に、制御部１４は、キャリブレーション信号ＣＡＬの電圧を低レベルから高レベルに変化させる（図９（Ａ））。これにより、画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の電圧は、タイミングｔ３２において、低レベルから高レベルに変化する（図９（Ｃ））。すなわち、タイミングｔ３１からタイミングｔ３２までの時間が、画素アレイ２１における一番左側の画素３０から波形整形回路４０までの信号の遅延時間ｔｄに対応する。
【００８１】  波形整形回路４０は、この信号Ｓ１の遷移に基づいて、タイミングｔ３３において信号Ｓ２の電圧を低レベルから高レベルに変化させ、タイミングｔ３４において信号Ｓ２の電圧を高レベルから低レベルに変化させる（図９（Ｄ））。ラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ３４において、ラッチしたカウント値（この例では“２”）をカウント値ＣＮＴ１として出力する（図９（Ｆ），（Ｇ））。
【００８２】  そして、タイミングｔ３５において、制御部１４は、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図９（Ｅ））。これにより、このタイミングｔ３５において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図９（Ｆ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図９（Ｇ））。
【００８３】  このようにして、時間計測装置１は、画素アレイ２１における一番左側の画素３０から波形整形回路４０までの信号の遅延時間ｔｄに対応するカウント値ＣＮＴ１（この例では“２”）を求め、このカウント値ＣＮＴ１を出力する。タイミングｔ３６〜ｔ４０の動作についても同様である。
【００８４】  このように、時間計測装置１では、キャリブレーション信号ＣＡＬを、画素アレイ２１における一番左側の画素３０の入力端子ＩＮに供給するようにした。これにより、時間計測装置１では、画素アレイ２１における一番左側の画素３０から波形整形回路４０までの信号の遅延時間ｔｄを計測することができる。よって、例えば、この時間計測装置１の後段の処理回路（例えばアプリケーションプロセッサなど）が、この計測結果に基づいて、各画素３０から波形整形回路４０までの信号の遅延時間をそれぞれ求め、求めた遅延時間を利用して、時間計測動作（図６）により得られた計測結果を補正することにより、計測精度を高めることができる。なお、この例では、後段の処理回路が、時間計測動作により得られた計測結果を補正するようにしたが、これに限定されるものではなく、時間計測部２４が、時間計測動作により得られた計測結果を補正してもよい。
【００８５】  また、時間計測装置１では、複数（この例ではＭ個）の画素３０を、いわゆるデイジーチェーン接続により接続するようにしたので、レイアウトをしやすくすることができる。すなわち、例えば、Ｍ個の画素３０のそれぞれから排他的論理和回路３６を省き、Ｍ個のフリップフロップ（Ｆ／Ｆ）３５の出力信号を、例えばＭ個の入力端子を有する論理和回路を介して波形整形回路４０に供給するように構成した場合には、配線が複雑になるため、回路のレイアウトをしにくくなるおそれがある。特に、このレイアウトのしにくさは、画素の数が例えば２００以上になると、顕著になるおそれがある。一方、時間計測装置１では、複数（この例ではＭ個）の画素３０を、いわゆるデイジーチェーン接続により接続するようにしたので、配線をシンプルにすることができるので、レイアウトをしやすくすることができる。
【００８６】  また、時間計測装置１では、図５に示したように、重ね合わされた２枚の半導体基板１１０，１２０を用いて時間計測デバイス２０を構成するようにした。特に、画素アレイ２１における受光素子３１を半導体基板１１０に形成し、画素アレイ２１における、受光素子３１以外の素子および回路を、半導体基板１２０に形成するようにした。この場合には、例えば、インバータ３３、論理積回路３４、フリップフロップ（Ｆ／Ｆ）３５、および排他的論理和回路３６は、半導体基板１２０に形成されるため、これらの回路から受光素子３１にノイズが伝わるおそれを低減することができる。同様に、例えば、選択信号ＳＥＬを伝える信号線や、Ｍ個の排他的論理和回路３６を介して信号を伝える信号線は、半導体基板１２０に形成されるため、これらの信号線から受光素子３１にノイズが伝わるおそれを低減することができる。また、例えば、半導体基板１１０には、主に受光素子３１が形成されるため、受光素子３１の素子サイズを大きくすることができる。また、例えば、半導体基板１１０は、受光素子３１の製造に最適化されたプロセスを用いて製造することができ、半導体基板１２０は、回路の製造に最適化されたプロセスを用いて製造することができるので、時間計測デバイス２０の特性を高めることができる。
【００８７】［効果］  以上のように本実施の形態では、複数の画素を、いわゆるデイジーチェーン接続により接続したので、レイアウトをしやすくすることができる。
【００８８】  本実施の形態では、各画素にフリップフロップを設け、受光素子が光を検出する度にトグル動作を行うようにするとともに、波形整形回路を設け、このトグル動作に基づく信号の遷移をパルスに変換するようにしたので、消費電力を低減することができるとともに、安定した動作を実現することができる。
【００８９】  本実施の形態では、キャリブレーション信号を、画素アレイにおける一番左側の画素の入力端子に供給するようにしたので、画素アレイにおける一番左側の画素から波形整形回路までの信号の遅延時間を計測することができるので、計測精度を高めることができる。
【００９０】  本実施の形態では、重ね合わされた２枚の半導体基板を用いて時間計測デバイスを構成したので、受光素子にノイズが伝わるおそれを低減することができ、受光素子の素子サイズを大きくすることができる。また、２枚の半導体基板を、最適化されたプロセスを用いてそれぞれ製造することができるので、特性を高めることができる。
【００９１】［変形例１−１］  上記実施の形態では、図３に示した波形整形部２３および時間計測部２４を用いて時間計測デバイス２０を構成したが、これに限定されるものではない。以下に、本変形例に係る時間計測装置１Ｃについて詳細に説明する。時間計測装置１Ｃは、時間計測デバイス２０Ｃを備えている。時間計測デバイス２０Ｃは、波形整形部２３Ｃと、時間計測部２４Ｃとを有している。
【００９２】  図１０は、波形整形部２３Ｃおよび時間計測部２４Ｃの一構成例を表すものである。波形整形部２３Ｃは、複数の波形整形回路４０Ｃ（この例ではＮ個の波形整形回路４０Ｃ（１）〜４０Ｃ（Ｎ））を有している。波形整形回路４０Ｃは、フリップフロップ（Ｆ／Ｆ）４１〜４３と、排他的論理和回路４４とを有している。すなわち、この波形整形回路４０Ｃは、上記実施の形態に係る波形整形回路４０（図４）にフリップフロップ（Ｆ／Ｆ）４１を追加したものである。フリップフロップ（Ｆ／Ｆ）４１のクロック入力端子にはクロック信号ＣＫが供給され、データ入力端子Ｄには信号Ｓ１が供給され、出力端子Ｑはフリップフロップ（Ｆ／Ｆ）４２のデータ入力端子Ｄに接続されている。
【００９３】  時間計測部２４Ｃは、カウンタ２８と、複数のラッチ２９Ｃ（この例ではＮ個のラッチ２９Ｃ（１）〜２９Ｃ（Ｎ））とを有している。ラッチ２９Ｃは、クロック信号ＣＫに基づいて動作を行い、データ入力端子Ｄに入力されたＮビットの信号（カウント値ＣＮＴ）を、入力端子ＬＤに入力された信号に応じたタイミングでラッチするものである。ラッチ２９Ｃのデータ入力端子にはカウント値ＣＮＴが供給され、クロック入力端子にはクロック信号ＣＫが供給され、入力端子ＬＤには信号Ｓ２が供給され、リセット端子ＲＳＴにはカウント開始信号ＳＴが供給される。
【００９４】［変形例１−２］  上記実施の形態では、図３に示したように、受光素子３１のアノードを接地したが、これに限定されるものではない。これに代えて、例えば図１１に示す画素３０Ｄのように、抵抗素子を接地してもよい。画素３０Ｄは、受光素子３１Ｄと、抵抗素子３２Ｄと、バッファ３７Ｄとを有している。受光素子３１Ｄのアノードは抵抗素子３２Ｄの一端およびバッファ３７Ｄの入力端子に接続され、カソードにはバイアス電圧Ｖbiasが供給されている。抵抗素子３２Ｄの一端は受光素子３１Ｄのアノードおよびバッファ３７Ｄの入力端子に接続され、カソードは接地されている。バッファ３７Ｄの入力端子は受光素子３１Ｄのアノードおよび抵抗素子３２Ｄの一端に接続され、出力端子は論理積回路３４の第１の入力端子に接続されている。
【００９５】［変形例１−３］  上記実施の形態では、画素アレイ２１における一番左側の画素３０から波形整形回路４０までの信号の遅延時間ｔｄを計測することができるようにしたが、さらに、例えば、各画素から波形整形回路４０までの信号の遅延時間を計測することができるようにしてもよい。以下に、本変形例に係る時間計測装置１Ｅについて詳細に説明する。時間計測装置１Ｅは、時間計測デバイス２０Ｅと、制御部１４Ｅとを有している。
【００９６】  図１２は、時間計測デバイス２０Ｅの一構成例を表すものである。時間計測デバイス２０Ｅは、画素アレイ２１Ｅを有している。画素アレイ２１Ｅは、マトリクス状に配置された複数の画素３０Ｅを有している。
【００９７】  図１３は、画素３０Ｅの一構成例を表すものである。画素３０Ｅは、論理和回路３８Ｅを有している。論理和回路３８Ｅは、第１の入力端子に入力された信号および第２の入力端子に入力された信号の論理和（ＯＲ）を求め、その求めた結果を出力端子から出力するものである。論理和回路３８Ｅの第１の入力端子にはテストモード信号ＴＥが入力され、第２の入力端子はインバータ３３の出力端子に接続され、出力端子は論理積回路３４の第１の入力端子に接続されている。画素アレイ２１Ｅにおける全ての画素３０Ｅには、１つのテストモード信号ＴＥが供給されている。ここで、テストモード信号ＴＥは、本開示における「第２の制御信号」の一具体例に対応する。論理和回路３８Ｅおよび論理積回路３４は、本開示における「第４の論理回路」の一具体例に対応する。
【００９８】  制御部１４Ｅは、図１２に示したように、テストモード信号ＴＥを生成する機能をも有している。
【００９９】  次に、画素アレイ２１Ｅにおける、１つの行に属するＭ個の画素３０Ｅのうちの、横方向に互いに隣り合う２つの画素３０Ａ，３０Ｂに着目して、時間計測装置１Ｅの動作を説明する。
【０１００】  図１４は、時間計測装置１Ｅにおけるテスト動作の一例を表すものであり、（Ａ）はテストモード信号ＴＥの波形を示し、（Ｂ）は選択信号ＳＥＬＡ，ＳＥＬＢの波形をそれぞれ示し、（Ｃ）は画素３０Ａ，３０Ｂにおけるフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ａ，Ｓ３５Ｂの波形をそれぞれ示し、（Ｄ）は画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の波形を示し、（Ｅ）は画素３０Ａ，３０Ｂに対応する波形整形回路４０から出力される信号Ｓ２の波形を示し、（Ｆ）はカウント開始信号ＳＴの波形を示し、（Ｇ）はカウント値ＣＮＴを示し、（Ｈ）は画素３０Ａ，３０Ｂに対応するラッチ２９から出力される信号Ｓ３が示すカウント値ＣＮＴ１を示す。このテスト動作では、図１４（Ａ）に示したように、テストモード信号ＴＥの電圧は高レベルに固定される。なお、時間計測動作およびキャリブレーション動作では、テストモード信号ＴＥの電圧は低レベルに固定される。
【０１０１】  まず、タイミングｔ４１において、制御部１４Ｅは、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図１４（Ｆ））。これにより、このタイミングｔ４１において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ４１以降において、カウント値ＣＮＴを順次インクリメントする（図１４（Ｇ））。
【０１０２】  次に、この例では、カウント値ＣＮＴが“３”になるタイミングｔ４２において、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素３０Ａに供給される選択信号ＳＥＬＡの電圧を低レベルから高レベルに変化させ、その後のタイミングでこの選択信号ＳＥＬＡの電圧を高レベルから低レベルに変化させる（図１４（Ｂ））。これにより、この画素３０Ａのフリップフロップ（Ｆ／Ｆ）３５はトグル動作を行い、このフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ａの電圧は、低レベルから高レベルに変化する（図１４（Ｃ））。その結果、画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の電圧は、タイミングｔ４３において、低レベルから高レベルに変化する（図１４（Ｄ））。すなわち、タイミングｔ４２からタイミングｔ４３までの時間が、画素３０Ａから波形整形回路４０までの信号の遅延時間ｔｄＡに対応する。
【０１０３】  波形整形回路４０は、この信号Ｓ１の遷移に基づいて、タイミングｔ４４において信号Ｓ２の電圧を低レベルから高レベルに変化させ、タイミングｔ４５において信号Ｓ２の電圧を高レベルから低レベルに変化させる（図１４（Ｅ））。
【０１０４】  画素３０Ａ，３０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ４５において、ラッチしたカウント値（この例では“４”）をカウント値ＣＮＴ１として出力する（図１４（Ｇ），（Ｈ））。
【０１０５】  そして、タイミングｔ４６において、制御部１４Ｅは、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図１４（Ｆ））。これにより、このタイミングｔ４６において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図１４（Ｇ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図１４（Ｈ））。
【０１０６】  このようにして、時間計測装置１Ｅは、カウント値ＣＮＴ１（この例では“４”）を出力する。なお、この例では、カウント値ＣＮＴが“３”になるタイミングｔ４２において選択信号ＳＥＬＡの電圧を低レベルから高レベルに変化させているので、画素３０Ａから波形整形回路４０までの信号の遅延時間ｔｄＡに対応するカウント値は、カウント値ＣＮＴ１（この例では“４”）からこのカウント値“３”を引いた値“１”である。
【０１０７】  次に、タイミングｔ４７において、制御部１４Ｅは、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図１４（Ｆ））。これにより、このタイミングｔ４１において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ４７以降において、カウント値ＣＮＴを順次インクリメントする（図１４（Ｇ））。
【０１０８】  次に、この例では、カウント値ＣＮＴが“４”になるタイミングｔ４８において、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素３０Ｂに供給される選択信号ＳＥＬＢの電圧を低レベルから高レベルに変化させ、その後のタイミングでこの選択信号ＳＥＬＢの電圧を高レベルから低レベルに変化させる（図１４（Ｂ））。これにより、この画素３０Ｂのフリップフロップ（Ｆ／Ｆ）３５はトグル動作を行い、このフリップフロップ（Ｆ／Ｆ）３５から出力される信号Ｓ３５Ｂの電圧は、低レベルから高レベルに変化する（図１４（Ｃ））。その結果、画素３０Ａ，３０Ｂに対応する波形整形回路４０に供給される信号Ｓ１の電圧は、タイミングｔ４９において、高レベルから低レベルに変化する（図１４（Ｄ））。すなわち、タイミングｔ４８からタイミングｔ４９までの時間が、画素３０Ｂから波形整形回路４０までの信号の遅延時間ｔｄＢに対応する。
【０１０９】  波形整形回路４０は、この信号Ｓ１の遷移に基づいて、タイミングｔ５０において信号Ｓ２の電圧を低レベルから高レベルに変化させ、タイミングｔ５１において信号Ｓ２の電圧を高レベルから低レベルに変化させる（図１４（Ｅ））。
【０１１０】  画素３０Ａ，３０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ５１において、ラッチしたカウント値（この例では“５”）をカウント値ＣＮＴ１として出力する（図１４（Ｇ），（Ｈ））。
【０１１１】  そして、タイミングｔ５２において、制御部１４Ｅは、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図１４（Ｆ））。これにより、このタイミングｔ４６において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図１４（Ｇ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図１４（Ｈ））。
【０１１２】  このようにして、時間計測装置１Ｅは、カウント値ＣＮＴ１（この例では“５”）を出力する。なお、この例では、カウント値ＣＮＴが“４”になるタイミングｔ４８において選択信号ＳＥＬＢの電圧を低レベルから高レベルに変化させているので、画素３０Ｂから波形整形回路４０までの信号の遅延時間ｔｄＢに対応するカウント値は、カウント値ＣＮＴ１（この例では“５”）からこのカウント値“４”を引いた値“１”である。
【０１１３】  このように、時間計測装置１Ｅでは、各画素３０Ｅに論理和回路３８Ｅを設け、テスト動作時において、フリップフロップ（Ｆ／Ｆ）３５が選択信号ＳＥＬに基づいてトグル動作を行うようにした。これにより、時間計測装置１Ｅでは、各画素３０Ｅから波形整形回路４０までの信号の遅延時間を計測することができる。よって、例えば、この時間計測装置１Ｅの後段の処理回路（例えばアプリケーションプロセッサなど）が、計測した遅延時間を利用して、時間計測動作（図６）により得られた計測結果を補正することにより、計測精度を高めることができる。なお、この例では、後段の処理回路が、時間計測動作により得られた計測結果を補正するようにしたが、これに限定されるものではなく、時間計測部２４が、時間計測動作により得られ計測結果を補正してもよい。
【０１１４】  この時間計測装置１Ｅでは、画素アレイ２１Ｅの複数の画素３０Ｅのうちの一番左側の画素３０の入力端子ＩＮに、制御部１４から供給されたキャリブレーション信号ＣＡＬが入力されるようにしたが、これに限定されるものではない。これに代えて、例えば、図１５に示す時間計測装置１Ｆの時間計測デバイス２０Ｆのように、複数の画素３０Ｅのうちの一番左側の画素３０の入力端子ＩＮには、所定のレベルの電圧（この例では低レベル）が入力されるようにしてもよい。この時間計測装置１Ｆは、制御部１４Ｆを備えている。制御部１４Ｆは、制御部１４Ｅから、キャリブレーション信号ＣＡＬを生成する機能を省いたものである。この場合でも、各画素３０Ｅから波形整形回路４０までの信号の遅延時間を計測することができるので、計測精度を高めることができる。
【０１１５】［変形例１−４］  上記実施の形態では、画素アレイ２１の複数の画素３０のうちの一番左側の画素３０の入力端子ＩＮに、制御部１４から供給されたキャリブレーション信号ＣＡＬが入力されるようにしたが、これに限定されるものではない。これに代えて、例えば、図１６に示す時間計測装置１Ｇの時間計測デバイス２０Ｇのように、複数の画素３０のうちの一番左側の画素３０の入力端子ＩＮには、所定のレベルの電圧（この例では低レベル）が入力されるようにしてもよい。この時間計測装置１Ｇは、例えば、画素アレイ２１内における信号の遅延時間が、計測精度にさほど影響を与えないような用途に使用することができる。また、例えば、この時間計測装置１Ｇの後段の処理回路（例えばアプリケーションプロセッサなど）が、設計時に見積もられた遅延時間や、出荷前の検査時において実測した遅延時間などを用いて、時間計測動作（図６）により得られた計測結果を補正してもよい。
【０１１６】［その他の変形例］  また、これらの変形例のうちの２以上を組み合わせてもよい。
【０１１７】＜２．第２の実施の形態＞  次に、第２の実施の形態に係る時間計測装置２について説明する。本実施の形態は、フリップフロップ（Ｆ／Ｆ）３５を含まない画素を用いて時間計測デバイスを構成したものである。なお、上記第１の実施の形態に係る時間計測装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【０１１８】  図１に示したように、時間計測装置２は、時間計測デバイス５０を備えている。
【０１１９】  図１７は、時間計測デバイス５０の一構成例を表すものである。時間計測デバイス５０は、画素アレイ５１と、選択信号生成部２２と、時間計測部２４とを有している。画素アレイ５１は、マトリクス状に配置された複数の画素６０を有している。
【０１２０】  図１８は、画素６０の一構成例を表すものである。画素６０は、受光素子３１と、抵抗素子３２と、インバータ３３と、論理積回路３４と、論理和回路６６とを有している。論理和回路６６は、第１の入力端子に入力された信号および第２の入力端子に入力された信号の論理和（ＯＲ）を求め、その求めた結果を出力端子から出力するものである。論理和回路６６の第１の入力端子は論理積回路３４の出力端子に接続され、第２の入力端子は画素６０の入力端子ＩＮに接続され、出力端子は画素６０の出力端子ＯＵＴに接続されている。すなわち、この画素６０は、上記第１の実施の形態に係る画素３０（図３）において、フリップフロップ（Ｆ／Ｆ）３５を省くとともに、排他的論理和回路３６を論理和回路６６に置き換えたものである。
【０１２１】  図１７に示したように、横方向に並設された１行分のＭ個の画素６０のうちの一番左側の画素６０の入力端子ＩＮには、制御部１４から供給されたキャリブレーション信号ＣＡＬが入力される。また、このＭ個の画素６０のうちの一番左側の画素６０以外の画素６０の入力端子ＩＮは、図１８に示したように、その画素６０の左側に隣り合う画素６０の出力端子ＯＵＴに接続されている。そして、このＭ個の画素６０のうちの一番右側の画素６０の出力端子ＯＵＴは、図１７に示したように、時間計測部２４に接続されている。そして、この一番右側の画素６０は、信号Ｓ２を出力する。具体的には、１行目のＭ個の画素６０のうちの一番右側の画素６０は信号Ｓ２（１）を出力し、２行目のＭ個の画素６０のうちの一番右側の画素６０は信号Ｓ２（２）を出力する。３行目〜Ｎ行目についても同様である。
【０１２２】  ここで、画素６０は、本開示における「画素」の一具体例に対応する。論理和回路６６の第１の入力端子への入力信号は、本開示における「第１の論理信号」の一具体例に対応する。論理和回路６６は、本開示における「第１の論理回路」の一具体例に対応する。
【０１２３】  次に、画素アレイ５１における、１つの行に属するＭ個の画素６０のうちの、横方向に互いに隣り合う２つの画素６０Ａ，６０Ｂに着目して、時間計測装置２の動作を説明する。
【０１２４】  図１９は、時間計測装置２における時間計測動作の一例を表すものであり、（Ａ）は画素６０Ａ，６０Ｂにおける受光素子３１から出力される信号Ｓ３１Ａ，Ｓ３１Ｂの波形をそれぞれ示し、（Ｂ）は画素６０Ａ，６０Ｂに供給される選択信号ＳＥＬ（選択信号ＳＥＬＡ，ＳＥＬＢ）の波形をそれぞれ示し、（Ｃ）は画素６０Ａ，６０Ｂにおける論理積回路３４から出力される信号Ｓ３４Ａ，Ｓ３４Ｂの波形をそれぞれ示し、（Ｄ）は画素６０Ａ，６０Ｂに対応するラッチ２９に供給される信号Ｓ２の波形を示し、（Ｅ）はカウント開始信号ＳＴの波形を示し、（Ｆ）はカウント値ＣＮＴを示し、（Ｇ）は画素６０Ａ，６０Ｂに対応するラッチ２９から出力される信号Ｓ３が示すカウント値ＣＮＴ１を示す。
【０１２５】  まず、タイミングｔ６１において、発光部１１は発光制御信号Ｃ１に基づいて光を照射すると、制御部１４は、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図１９（Ｅ））。これにより、このタイミングｔ６１において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ６１以降において、カウント値ＣＮＴを順次インクリメントする（図１９（Ｆ））。これと同時に、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素６０Ａに供給される選択信号ＳＥＬＡの電圧を低レベルから高レベルに変化させる（図１９（Ｂ））。これにより、この選択信号ＳＥＬＡに対応する、画素６０Ａを含む１列分のＮ個の画素６０が選択される。
【０１２６】  次に、この例では、タイミングｔ６２において、画素６０Ａの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ａの電圧が過渡的に低下する（図１９（Ａ））。選択信号ＳＥＬＡの電圧は高レベルであるので（図１９（Ｂ））、論理積回路３４から出力される信号Ｓ３４Ａの電圧は、このタイミングｔ６２において低レベルから高レベルに変化し、その後のタイミングで高レベルから低レベルに変化する（図１９（Ｃ））。これにより、画素６０Ａ，６０Ｂに対応するラッチ２９に供給される信号Ｓ２の電圧は、タイミングｔ６３において低レベルから高レベルに変化し、その後のタイミングで高レベルから低レベルに変化する（図１９（Ｄ））。
【０１２７】  画素６０Ａ，６０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ６４において、ラッチしたカウント値（この例では“２”）をカウント値ＣＮＴ１として出力する（図１９（Ｆ），（Ｇ））。
【０１２８】  また、この例では、タイミングｔ６５において、画素６０Ａの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ａの電圧が過渡的に低下する（図１９（Ａ））。選択信号ＳＥＬＡの電圧は高レベルであるので（図１９（Ｂ））、論理積回路３４から出力される信号Ｓ３４Ｂの電圧は、このタイミングｔ６５において低レベルから高レベルに変化し、その後のタイミングで高レベルから低レベルに変化する（図１９（Ｃ））。これにより、画素６０Ａ，６０Ｂに対応するラッチ２９に供給される信号Ｓ２の電圧は、タイミングｔ６６において低レベルから高レベルに変化し、その後のタイミングで高レベルから低レベルに変化する（図１９（Ｄ））。画素６０Ａ，６０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ６７において、ラッチしたカウント値（この例では“７”）をカウント値ＣＮＴ１として出力する（図１９（Ｆ），（Ｇ））。
【０１２９】  なお、この例では、タイミングｔ６２とタイミングｔ６５の間のあるタイミングにおいて、画素６０Ｂの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ｂの電圧が過渡的に低下する（図１９（Ａ））。しかしながら、この例では、選択信号ＳＥＬＢの電圧は低レベルであり（図１９（Ｂ））、画素６０Ｂは選択されていないので、この画素６０Ｂの論理積回路３４から出力される信号Ｓ３４Ｂの電圧は、この例では低レベルに維持される（図１９（Ｃ））。
【０１３０】  そして、タイミングｔ６８において、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素６０Ａに供給される選択信号ＳＥＬＡの電圧を高レベルから低レベルに変化させる（図１９（Ｂ））。これにより、この選択信号ＳＥＬＡに対応する、画素６０Ａを含む１列分のＮ個の画素６０の選択が解除される。これと同時に、制御部１４は、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図１９（Ｅ））。これにより、このタイミングｔ６８において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図１９（Ｆ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図１９（Ｇ））。
【０１３１】  このようにして、時間計測装置２は、発光部１１が光を射出したタイミングｔ６１および画素６０Ａの受光素子３１が光を検出したタイミングｔ６２，ｔ６５の間の時間差に対応する２つのカウント値ＣＮＴ１（この例では“２”および“７”）を求め、これらのカウント値ＣＮＴ１を出力する。
【０１３２】  次に、タイミングｔ６９において、発光部１１は発光制御信号Ｃ１に基づいて光を照射すると、制御部１４は、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図１９（Ｅ））。これにより、このタイミングｔ６９において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ６９以降において、カウント値ＣＮＴを順次インクリメントする（図１９（Ｆ））。これと同時に、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素６０Ｂに供給される選択信号ＳＥＬＢの電圧を低レベルから高レベルに変化させる（図１９（Ｂ））。これにより、この選択信号ＳＥＬＢに対応する、画素６０Ｂを含む１列分のＮ個の画素６０が選択される。
【０１３３】  次に、この例では、タイミングｔ７０において、画素６０Ｂの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ｂの電圧が過渡的に低下する（図１９（Ａ））。選択信号ＳＥＬＢの電圧は高レベルであるので（図１９（Ｂ））、論理積回路３４から出力される信号Ｓ３４Ｂの電圧は、このタイミングｔ７０において低レベルから高レベルに変化し、その後のタイミングで高レベルから低レベルに変化する（図１９（Ｃ））。これにより、画素６０Ａ，６０Ｂに対応するラッチ２９に供給される信号Ｓ２の電圧は、タイミングｔ７１において低レベルから高レベルに変化し、その後のタイミングで高レベルから低レベルに変化する（図１９（Ｄ））。
【０１３４】  画素６０Ａ，６０Ｂに対応するラッチ２９は、この信号Ｓ２に基づいて、カウント値ＣＮＴをラッチし、タイミングｔ７２において、ラッチしたカウント値（この例では“４”）をカウント値ＣＮＴ１として出力する（図１９（Ｆ），（Ｇ））。
【０１３５】  なお、この例では、タイミングｔ７０以降において、画素６０Ａの受光素子３１が光を検出し、この受光素子３１から出力される信号Ｓ３１Ａの電圧が過渡的に低下する（図１９（Ａ））。しかしながら、この例では、選択信号ＳＥＬＡの電圧は低レベルであり（図１９（Ｂ））、画素６０Ａは選択されていないので、この画素６０Ａの論理積回路３４から出力される信号Ｓ３４Ａの電圧は、この例では低レベルに維持される（図１９（Ｃ））。
【０１３６】  そして、タイミングｔ７３において、選択信号生成部２２は、選択制御信号ＣＴＲＬに基づいて、画素６０Ｂに供給される選択信号ＳＥＬＢの電圧を高レベルから低レベルに変化させる（図１９（Ｂ））。これにより、この選択信号ＳＥＬＢに対応する、画素６０Ｂを含む１列分のＮ個の画素６０の選択が解除される。これと同時に、制御部１４は、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図１９（Ｅ））。これにより、このタイミングｔ７３において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図１９（Ｆ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図１９（Ｇ））。
【０１３７】  このようにして、時間計測装置２は、発光部１１が光を射出したタイミングｔ６９および画素６０Ｂの受光素子３１が光を検出したタイミングｔ７０の間の時間差に対応するカウント値ＣＮＴ１（この例では“４”）を求め、このカウント値ＣＮＴ１を出力する。
【０１３８】  このように構成しても、上記第１の実施の形態の場合と同様の効果を得ることができる。
【０１３９】  すなわち、本実施の形態では、複数の画素を、いわゆるデイジーチェーン接続により接続したので、レイアウトをしやすくすることができる。
【０１４０】  本実施の形態では、キャリブレーション信号を、画素アレイにおける一番左側の画素の入力端子に供給するようにしたので、画素アレイにおける一番左側の画素から波形整形回路までの信号の遅延時間を計測することができるので、計測精度を高めることができる。
【０１４１】  本実施の形態では、重ね合わされた２枚の半導体基板を用いて時間計測デバイスを構成したので、受光素子にノイズが伝わるおそれを低減することができ、受光素子の素子サイズを大きくすることができる。また、２枚の半導体基板を、最適化されたプロセスを用いてそれぞれ製造することができるので、特性を高めることができる。
【０１４２】［変形例２］  上記実施の形態に係る時間計測装置２に、上記第１の実施の形態の各変形例を適用してもよい。時間計測装置２に、上記第１の実施の形態に係る変形例１−３を適用した例を図２０に示す。図２０に示した画素６０Ｅは、上記第１の実施の形態に係る画素３０Ｅ（図１３）と同様に、論理和回路３８Ｅを有している。論理和回路３８Ｅの第１の入力端子にはテストモード信号ＴＥが入力され、第２の入力端子はインバータ３３の出力端子に接続され、出力端子は論理積回路３４の第１の入力端子に接続されている。
【０１４３】＜３．応用例＞  次に、上記実施の形態に係る時間計測デバイスの応用例について説明する。
【０１４４】  図２１は、応用例１に係る距離計測デバイス７０の一構成例を表すものである。距離計測デバイス７０は、ＳＰＡＤアレイ７１と、ＳＰＡＤ制御部７２と、制御部７３と、ＰＬＬ（Phase Locked Loop）７４と、クロック生成部７５と、基準電流源７６と、温度計７７と、発光タイミング制御部７８と、測距処理部８０と、送信部７９とを備えている。
【０１４５】  ＳＰＡＤアレイ７１は、シングルフォトンアバランシェダイオード（ＳＰＡＤ）がマトリクス状に配置されたものである。ＳＰＡＤ制御部７２は、制御部７３からの指示に基づいて、ＳＰＡＤアレイ７１の動作を制御するものである。制御部７３は、距離計測デバイス７０の動作を制御するものである。また、制御部７３は、端子ＣＯＭを介して、外部の装置との間で、例えばＩ2Ｃを用いて通信を行う機能をも有している。ＰＬＬ７４は、端子ＣＫＩＮを介して供給された入力クロックに基づいて動作を行うものである。クロック生成部７５は、距離計測デバイス７０において使用される１または複数のクロック信号を生成するものである。基準電流源７６は、距離計測デバイス７０において使用される１または複数の基準電流を生成するものである。温度計７７は、距離計測デバイス７０における温度を検出するものである。発光タイミング制御部７８は、端子ＴＲＧＩＮを介して供給された発光トリガ信号に基づいて、発光タイミングを制御するものである。発光タイミング制御部７８は、発光トリガ信号を生成し、この発光トリガ信号を測距処理部８０に供給するとともに、この発光トリガ信号を端子ＴＲＧＯＵＴを介して出力するようになっている。測距処理部８０は、ＳＰＡＤアレイ７１における検出結果に基づいて、デプス画像を生成するものである。測距処理部８０は、ＴＤＣ（Time to Digital Converter）８１と、ヒストグラム生成部８２と、処理部８３とを有している。ＴＤＣ８１は、ＳＰＡＤアレイ７１における検出結果に基づいて、受光タイミングをデジタル値に変換するものである。ヒストグラム生成部８２は、ＴＤＣ８１により得られたデジタル値に基づいてヒストグラムを生成するものである。処理部８３は、ヒストグラム生成部８２が生成したヒストグラムに基づいて、様々な処理を行うものである。例えば、処理部８３は、ＦＩＲ（Finite Impulse Response）フィルタ処理、エコー判定、デプス値（距離値）算出処理、ピーク検出処理などを行うようになっている。送信部７９は、測距処理部８０が生成したデプス画像を、端子ＤＯＵＴを介して、例えばシリアルデータにより出力するものである。送信部７９のインタフェースは、例えばＭＩＰＩ（Mobile Industry Processor Interface）を用いることができる。
【０１４６】  この距離計測デバイス７０は、例えば、重ね合わされた２枚の半導体基板８８，８９を用いて構成される。半導体基板８８には、ＳＰＡＤアレイ７１が形成される。また、半導体基板８９には、距離計測デバイス７０におけるＳＰＡＤアレイ７１以外の回路が形成される。具体的には、半導体基板８９には、ＳＰＡＤ制御部７２、制御部７３、ＰＬＬ７４、クロック生成部７５、基準電流源７６、温度計７７、発光タイミング制御部７８、測距処理部８０、および送信部７９が形成される。
【０１４７】＜４．移動体への応用例＞  本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１４８】  図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１４９】  車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【０１５０】  駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１５１】  ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１５２】  車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１５３】  撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１５４】  車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１５５】  マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ  Ｄｒｉｖｅｒ  Ａｓｓｉｓｔａｎｃｅ  Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【０１５６】  また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１５７】  また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１５８】  音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１５９】  図２３は、撮像部１２０３１の設置位置の例を示す図である。
【０１６０】  図２３では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０１６１】  撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１６２】  なお、図２３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０１６３】  撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１６４】  例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１６５】  例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１６６】  撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１６７】  以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。これにより、車両制御システム１２０００では、撮像部１２０３１のレイアウトをしやすくすることができるので、例えば、撮像部１２０３１のレイアウトをシンプルにすることができ、ノイズの影響を抑えることができる。その結果、例えば、撮像部１２０３１の性能を高めることができる。これにより、車両制御システム１２０００では、車両の衝突回避あるいは衝突緩和機能、車間距離に基づく追従走行機能、車速維持走行機能、車両の衝突警告機能、車両のレーン逸脱警告機能等の精度を高めることができる。
【０１６８】  以上、いくつかの実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【０１６９】  例えば、上記の各実施の形態では、半導体基板１１０に画素アレイにおける複数の受光素子３１を形成し、半導体基板１２０に、画素アレイにおける受光素子３１以外の素子および回路を形成したが、これに限定されるものではない。これに代えて、例えば、半導体基板１１０に、画素アレイにおける複数の受光素子３１および複数の抵抗素子３２を形成してもよい。
【０１７０】  また、例えば、上記の各実施の形態では、時間計測デバイスは、時間計測部２４における計測結果をそのまま出力したが、これに限定されるものではない。以下に、上記第１の実施の形態に係る時間計測装置１に本変形例を適用した時間計測装置１Ｈを例に挙げて、詳細に説明する。時間計測装置１Ｈは、時間計測デバイス２０Ｈと、制御部１４Ｈとを備えている。
【０１７１】  図２４は、時間計測デバイス２０Ｈの一構成例を表すものである。時間計測デバイス２０Ｈは、ヒストグラム生成部２５Ｈを有している。ヒストグラム生成部２５Ｈは、複数のヒストグラム生成回路２６（この例ではＮ個のヒストグラム生成回路２６（１）〜２６（Ｎ））を有している。ヒストグラム生成回路２６は、制御信号ＣＴＲＬ２に基づいて、信号Ｓ３に含まれる１行分の画素３０のそれぞれにおけるカウント値ＣＮＴ１を複数収集し、各画素３０におけるカウント値ＣＮＴ１のヒストグラムを生成するものである。そして、ヒストグラム生成回路２６は、各画素３０におけるヒストグラムにおいて、頻度が最も多いカウント値ＣＮＴ１を、信号Ｓ４を用いて出力するようになっている。
【０１７２】  ヒストグラム生成回路２６は、カウント値ＣＮＴ１のヒストグラムを生成する際、例えば、キャリブレーション動作（図９）により得られた遅延時間を用いて、時間計測動作（図６）により得られたカウント値ＣＮＴ１を補正し、その補正されたカウント値を用いてヒストグラムを生成してもよい。
【０１７３】  この例では、上記第１の実施の形態に係る時間計測装置１に本変形例を適用したが、これに限定されるものではない。例えば、上記第１の実施の形態に係る時間計測装置１Ｅ（図１２）に本変形例を適用してもよい。この場合には、ヒストグラム生成回路２６は、カウント値ＣＮＴ１のヒストグラムを生成する際、例えば、テスト動作（図１４）により得られた遅延時間を用いて、時間計測動作（図６）により得られたカウント値ＣＮＴ１を補正し、その補正されたカウント値を用いてヒストグラムを生成してもよい。
【０１７４】  また、例えば、上記第２の実施の形態に係る時間計測装置２に本変形例を適用してもよい。
【０１７５】  また、例えば、上記の各実施の形態では、シングルフォトンアバランシェダイオード（ＳＰＡＤ）を用いて画素を構成したが、この画素は、例えば、裏面照射型の画素を用いることができる。図２５は、裏面照射型の画素（画素２３０）の一例を表すものである。図中下方から参照すると、画素２３０では、オンチップレンズ２２３上にＳＰＡＤ２２１が配置され、ＳＰＡＤ２２１上にセンサ基板２４１が配置され、さらにセンサ基板２４１上に回路基板２４２が配置される。光は、オンチップレンズ２２３（図中、下方）から入射され、ＳＰＡＤ２２１に入射される。
【０１７６】  ＳＰＡＤ２２１は、Ｎ型半導体層２０１と、Ｐ型半導体層２０２と、ウェル２０３と、アノード２０５と、ホール蓄積層２０７とを有している。
【０１７７】  Ｎ型半導体層２０１は、例えばシリコン（Ｓｉ）からなる、不純物濃度が高い、導電型がＮ型である半導体層である。Ｐ型半導体層２０２は、不純物濃度が高い、導電型がＰ型である半導体層である。Ｎ型半導体層２０１およびＰ型半導体層２０２は、界面においてＰＮ接合を構成する。Ｐ型半導体層２０２は、Ｎ型半導体層２０１の下に形成される。Ｎ型半導体層２０１およびＰ型半導体層２０２は、ウェル２０３内に形成される。Ｐ型半導体層２０２は、光の入射によって生じたキャリアをアバランシェ増倍する増倍領域を有する。Ｐ型半導体層２０２は、空乏化していることが好ましく、これによりＰＤＥ（Photon Detection Efficiency）の向上を図ることができる。
【０１７８】  ウェル２０３は、導電型がＮ型である半導体層であっても良いし、導電型がＰ型である半導体層であっても良い。また、ウェル２０３における不純物濃度は、例えば、１Ｅ１４オーダー以下であることが好ましい。これにより、ウェル２０３を空乏化させやすくすることができ、ＰＤＥの向上を図ることができる。
【０１７９】  Ｎ型半導体層２０１は、カソードとして機能し、コンタクト２０４を介して回路に接続される。アノード２０５は、コンタクト２０６を介して回路に接続される。このアノード２０５は、Ｎ型半導体層２０１と同じＮ型半導体層であり、Ｎ型半導体層２０１と分離層２０８との間に形成されている。コンタクト２０４，２０６は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）などの金属により形成される。
【０１８０】  ホール蓄積層２０７は、導電型がＰ型である半導体層である。ホール蓄積層２０７は、分離層２０８とウェル２０３との間において、アノード２０５の下に形成され、アノード２０５と電気的に接続される。ホール蓄積層２０７は、異なる材質が接する部分に形成される。すなわち、図に示した例では、分離層２０８は、例えばシリコン酸化膜から成り、ウェル２０３とは異なる材料で構成される。このため、ホール蓄積層２０７は、分離層２０８およびウェル２０３の界面で発生する暗電流を抑制するために設けられる。さらに、ホール蓄積層２０７は、ウェル２０３の下部（ＳＰＡＤ２２１の裏面）にも形成される。すなわち、ホール蓄積層２０７は、オンチップレンズ２２３とウェル２０３と間にも形成される。
【０１８１】  分離層２０８は、隣り合うＳＰＡＤ２２１の間に形成され、各ＳＰＡＤ２２１を分離する。これにより、各ＳＰＡＤ２２１と１対１に対応する増倍領域が形成される。分離層２０８は、各増倍領域（ＳＰＡＤ２２１）の周囲を囲うように２次元格子状に形成される。分離層２０８は、図に示したように、積層方向でウェル２０３の上面から下面まで貫通するように形成されている。なお、上面から下面まで全部貫通する構成以外、例えば、一部分のみ貫通し、基板の途中まで分離層２０８が挿入されている構成などであっても良い。
【０１８２】  なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【０１８３】  なお、本技術は以下のような構成とすることができる。
【０１８４】（１）第１の方向に並設され、それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する複数の画素と、  前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と  を備え、  前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する  時間計測デバイス。（２）前記複数の画素のうちの前記第１の画素以外の画素のそれぞれは、前記第２の半導体基板に形成され、その画素以外の一の画素の出力信号が入力された第１の入力端子と、前記第１の論理信号が入力された第２の入力端子と、出力端子とを有する第１の論理回路を含む  前記（１）に記載の時間計測デバイス。（３）前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、  前記複数の画素のそれぞれは、  前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて第２の論理信号を生成する第２の論理回路と、  前記第２の半導体基板に形成され、前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と  を含む  前記（１）または（２）に記載の時間計測デバイス。（４）前記第２の画素の出力信号の遷移に基づいてパルス信号を生成する波形整形部をさらに備え、  前記時間計測部は、前記パルス信号に基づいて前記検出タイミングを計測する  前記（３）に記載の時間計測デバイス。（５）前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、  前記複数の画素のそれぞれは、前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて前記第１の論理信号を生成する第２の論理回路を含む  前記（１）または（２）に記載の時間計測デバイス。（６）前記時間計測部は、  カウンタと、  前記第２の画素の前記出力信号に基づいて、前記カウンタにおけるカウント値をラッチするラッチと  をさらに備えた  前記（１）から（５）のいずれかに記載の時間計測デバイス。（７）前記第１の画素は、第３の論理信号と、前記第１の画素において生成された前記第１の論理信号とに基づいて、前記第１の画素の前記出力信号を生成する  前記（１）から（６）のいずれかに記載の時間計測デバイス。（８）前記時間計測部は、前記第３の論理信号が変化したときの、前記第２の画素の前記出力信��に基づいて、各画素から前記時間計測部までの遅延時間を計測する  前記（７）に記載の時間計測デバイス。（９）前記時間計測部は、前記遅延時間の計測結果に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングの計測結果を補正する  前記（８）に記載の時間計測デバイス。（１０）前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、  前記複数の画素のそれぞれは、  前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、第２の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて第２の論理信号を生成する第４の論理回路と、  前記第２の半導体基板に形成され、前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と  を含む  前記（１）または（２）に記載の時間計測デバイス。（１１）前記時間計測部は、前記第２の制御信号を用いて前記複数の画素のうちの第３の画素の前記第１の論理信号を変化させたときの、前記第２の画素の前記出力信号に基づいて、前記第３の画素から前記時間計測部までの遅延時間を計測する  前記（１０）に記載の時間計測デバイス。（１２）前記時間計測部は、前記遅延時間の計測結果に基づいて、前記第３の画素における前記検出タイミングの計測結果を補正する  前記（１１）に記載の時間計測デバイス。（１３）前記複数の画素の数は、２００以上である  前記（１）から（１２）のいずれかに記載の時間計測デバイス。（１４）第１の方向に並設され、それぞれが、受光素子を含み、前記受光素子における検出タイミングに応じた第１の論理信号を生成する複数の画素と、  前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と  を備え、  前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する  時間計測デバイス。（１５）前記複数の画素のそれぞれは、その画素以外の一の画素の出力信号が入力された第１の入力端子と、前記第１の論理信号が入力された第２の入力端子と、出力端子とを有する第１の論理回路を含む  前記（１４）に記載の時間計測デバイス。（１６）前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、  前記複数の画素のそれぞれは、  前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記受光素子における受光結果に応じた信号に基づいて第２の論理信号を生成する第２の論理回路と、  前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と  を含む  前記（１４）または（１５）に記載の時間計測デバイス。（１７）前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、  前記複数の画素のそれぞれは、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記受光素子における受光結果に応じた信号に基づいて前記第１の論理信号を生成する第２の論理回路を含む  前記（１４）または（１５）に記載の時間計測デバイス。（１８）前記受光素子は、シングルフォトンアバランシェダイオードまたはアバランシェフォトダイオードである  前記（１４）から（１７）のいずれかに記載の時間計測デバイス。（１９）それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する第１の画素、第２の画素、および第３の画素と、  前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と  を備え、  前記第２の画素は、前記第１の画素の出力信号と、前記第２の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記第３の画素は、前記第２の画素の出力信号と、前記第３の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記時間計測部は、前記第３の画素の出力信号に基づいて、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する  時間計測デバイス。（２０）光を射出する発光部と、  前記光に対応する反射光を反射させるミラーと、  第１の方向に並設され、それぞれが、第１の半導体基板に形成され、前記ミラーにより反射された前記反射光を検出するシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する複数の画素と、  前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と  を備え、  前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する  時間計測装置。（２１）光を射出する発光部と、  前記光に対応する反射光を反射させるミラーと、  第１の方向に並設され、それぞれが、前記ミラーにより反射された前記反射光を検出する受光素子を含み、前記受光素子における検出タイミングに応じた第１の論理信号を生成する複数の画素と、  前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と  を備え、  前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する  時間計測装置。（２２）光を射出する発光部と、  前記光に対応する反射光を反射させるミラーと、  それぞれが、第１の半導体基板に形成され、前記ミラーにより反射された前記反射光を検出するシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する第１の画像、第２の画素、および第３の画素と、  前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と  を備え、  前記第２の画素は、前記第１の画素の出力信号と、前記第２の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記第３の画素は、前記第２の画素の出力信号と、前記第３の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、  前記時間計測部は、前記第３の画素の出力信号に基づいて、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する  時間計測装置。
【０１８５】  本出願は、日本国特許庁において２０１７年９月２９日に出願された日本特許出願番号２０１７−１９０３０４号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
【０１８６】  当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図１】
2019065174.tif 000003
【図２】
2019065174.tif 000004
【図３】
2019065174.tif 000005
【図４】
2019065174.tif 000006
【図５】
2019065174.tif 000007
【図６】
2019065174.tif 000008
【図７】
2019065174.tif 000009
【図８】
2019065174.tif 000010
【図９】
2019065174.tif 000011
【図１０】
2019065174.tif 000012
【図１１】
2019065174.tif 000013
【図１２】
2019065174.tif 000014
【図１３】
2019065174.tif 000015
【図１４】
2019065174.tif 000016
【図１５】
2019065174.tif 000017
【図１６】
2019065174.tif 000018
【図１７】
2019065174.tif 000019
【図１８】
2019065174.tif 000020
【図１９】
2019065174.tif 000021
【図２０】
2019065174.tif 000022
【図２１】
2019065174.tif 000023
【図２２】
2019065174.tif 000024
【図２３】
2019065174.tif 000025
【図２４】
2019065174.tif 000026
【図２５】
2019065174.tif 000027
【手続補正書】
【提出日】令和1年9月10日(2019.9.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の方向に並設され、それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する複数の画素と、
前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
を備え、
前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する
時間計測デバイス。
【請求項２】
前記複数の画素のうちの前記第１の画素以外の画素のそれぞれは、前記第２の半導体基板に形成され、その画素以外の一の画素の出力信号が入力された第１の入力端子と、前記第１の論理信号が入力された第２の入力端子と、出力端子とを有する第１の論理回路を含む
請求項１に記載の時間計測デバイス。
【請求項３】
前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
前記複数の画素のそれぞれは、
前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて第２の論理信号を生成する第２の論理回路と、
前記第２の半導体基板に形成され、前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と
を含む
請求項１に記載の時間計測デバイス。
【請求項４】
前記第２の画素の出力信号の遷移に基づいてパルス信号を生成する波形整形部をさらに備え、
前記時間計測部は、前記パルス信号に基づいて前記検出タイミングを計測する
請求項３に記載の時間計測デバイス。
【請求項５】
前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
前記複数の画素のそれぞれは、前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて前記第１の論理信号を生成する第２の論理回路を含む
請求項１に記載の時間計測デバイス。
【請求項６】
前記時間計測部は、
カウンタと、
前記第２の画素の前記出力信号に基づいて、前記カウンタにおけるカウント値をラッチするラッチと
を有する
請求項１に記載の時間計測デバイス。
【請求項７】
前記第１の画素は、第３の論理信号と、前記第１の画素において生成された前記第１の論理信号とに基づいて、前記第１の画素の前記出力信号を生成する
請求項１に記載の時間計測デバイス。
【請求項８】
前記時間計測部は、前記第３の論理信号が変化したときの、前記第２の画素の前記出力信号に基づいて、各画素から前記時間計測部までの遅延時間を計測する
請求項７に記載の時間計測デバイス。
【請求項９】
前記時間計測部は、前記遅延時間の計測結果に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングの計測結果を補正する
請求項８に記載の時間計測デバイス。
【請求項１０】
前記第２の半導体基板に形成され、前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
前記複数の画素のそれぞれは、
前記第２の半導体基板に形成され、前記複数の第１の制御信号のうちの対応する第１の制御信号、第２の制御信号、およびその画素の前記シングルフォトンアバランシェダイオードにおける受光結果に応じた信号に基づいて第２の論理信号を生成する第４の論理回路と、
前記第２の半導体基板に形成され、前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と
を含む
請求項１に記載の時間計測デバイス。
【請求項１１】
前記時間計測部は、前記第２の制御信号を用いて前記複数の画素のうちの第３の画素の前記第１の論理信号を変化させたときの、前記第２の画素の前記出力信号に基づいて、前記第３の画素から前記時間計測部までの遅延時間を計測する
請求項１０に記載の時間計測デバイス。
【請求項１２】
前記時間計測部は、前記遅延時間の計測結果に基づいて、前記第３の画素における前記検出タイミングの計測結果を補正する
請求項１１に記載の時間計測デバイス。
【請求項１３】
前記複数の画素の数は、２００以上である
請求項１に記載の時間計測デバイス。
【請求項１４】
第１の方向に並設され、それぞれが、受光素子を含み、前記受光素子における検出タイミングに応じた第１の論理信号を生成する複数の画素と、
前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
を備え、
前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する
時間計測デバイス。
【請求項１５】
前記複数の画素のそれぞれは、その画素以外の一の画素の出力信号が入力された第１の入力端子と、前記第１の論理信号が入力された第２の入力端子と、出力端子とを有する第１の論理回路を含む
請求項１４に記載の時間計測デバイス。
【請求項１６】
前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
前記複数の画素のそれぞれは、
前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記受光素子における受光結果に応じた信号に基づいて第２の論理信号を生成する第２の論理回路と、
前記第２の論理信号に基づいてトグル動作を行うことにより前記第１の論理信号を生成する第３の論理回路と
を含む
請求項１４に記載の時間計測デバイス。
【請求項１７】
前記複数の画素に対応する複数の第１の制御信号を生成する制御信号生成部をさらに備え、
前記複数の画素のそれぞれは、前記複数の第１の制御信号のうちの対応する第１の制御信号、およびその画素の前記受光素子における受光結果に応じた信号に基づいて前記第１の論理信号を生成する第２の論理回路を含む
請求項１４に記載の時間計測デバイス。
【請求項１８】
前記受光素子は、シングルフォトンアバランシェダイオードまたはアバランシェフォトダイオードである
請求項１４に記載の時間計測デバイス。
【請求項１９】
それぞれが、第１の半導体基板に形成されたシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する第１の画素、第２の画素、および第３の画素と、
前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
を備え、
前記第２の画素は、前記第１の画素の出力信号と、前記第２の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
前記第３の画素は、前記第２の画素の出力信号と、前記第３の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
前記時間計測部は、前記第３の画素の出力信号に基づいて、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する
時間計測デバイス。
【請求項２０】
光を射出する発光部と、
前記光に対応する反射光を反射させるミラーと、
第１の方向に並設され、それぞれが、第１の半導体基板に形成され、前記ミラーにより反射された前記反射光を検出するシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する複数の画素と、
前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
を備え、
前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する
時間計測装置。
【請求項２１】
光を射出する発光部と、
前記光に対応する反射光を反射させるミラーと、
第１の方向に並設され、それぞれが、前記ミラーにより反射された前記反射光を検出する受光素子を含み、前記受光素子における検出タイミングに応じた第１の論理信号を生成する複数の画素と、
前記複数の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
を備え、
前記複数の画素のうちの前記第１の方向の一端に配置された第１の画素以外の各画素は、その画素以外の一の画素の出力信号と、その画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
前記時間計測部は、前記複数の画素のうちの前記第１の方向の他端に配置された第２の画素の出力信号に基づいて、前記複数の画素のそれぞれにおける前記検出タイミングを計測する
時間計測装置。
【請求項２２】
光を射出する発光部と、
前記光に対応する反射光を反射させるミラーと、
それぞれが、第１の半導体基板に形成され、前記ミラーにより反射された前記反射光を検出するシングルフォトンアバランシェダイオードを含み、前記シングルフォトンアバランシェダイオードにおける検出タイミングに応じた第１の論理信号を生成する第１の画素、第２の画素、および第３の画素と、
前記第１の半導体基板に貼り合わせられた第２の半導体基板に形成され、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する時間計測部と
を備え、
前記第２の画素は、前記第１の画素の出力信号と、前記第２の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
前記第３の画素は、前記第２の画素の出力信号と、前記第３の画素において生成された前記第１の論理信号とに基づいて、出力信号を生成し、
前記時間計測部は、前記第３の画素の出力信号に基づいて、前記第１の画素、前記第２の画素、および前記第３の画素のそれぞれにおける前記検出タイミングを計測する
時間計測装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
［変形例１−１］
上記実施の形態では、図４に示した波形整形部２３および時間計測部２４を用いて時間計測デバイス２０を構成したが、これに限定されるものではない。以下に、本変形例に係る時間計測装置１Ｃについて詳細に説明する。時間計測装置１Ｃは、時間計測デバイス２０Ｃを備えている。時間計測デバイス２０Ｃは、波形整形部２３Ｃと、時間計測部２４Ｃとを有している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１０７
【補正方法】変更
【補正の内容】
【０１０７】
次に、タイミングｔ４７において、制御部１４Ｅは、カウント開始信号ＳＴの電圧を低レベルから高レベルに変化させる（図１４（Ｆ））。これにより、このタイミングｔ４７において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を開始し、このタイミングｔ４７以降において、カウント値ＣＮＴを順次インクリメントする（図１４（Ｇ））。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
そして、タイミングｔ５２において、制御部１４Ｅは、カウント開始信号ＳＴの電圧を高レベルから低レベルに変化させる（図１４（Ｆ））。これにより、このタイミングｔ５２において、時間計測部２４のカウンタ２８は、クロックパルスのカウント動作を終了し、カウント値ＣＮＴをゼロにリセットする（図１４（Ｇ））。また、ラッチ２９は、カウント値ＣＮＴ１をゼロにリセットする（図１４（Ｈ））。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１１４
【補正方法】変更
【補正の内容】
【０１１４】
この時間計測装置１Ｅでは、画素アレイ２１Ｅの複数の画素３０Ｅのうちの一番左側の画素３０Ｅの入力端子ＩＮに、制御部１４Ｅから供給されたキャリブレーション信号ＣＡＬが入力されるようにしたが、これに限定されるものではない。これに代えて、例えば、図１５に示す時間計測装置１Ｆの時間計測デバイス２０Ｆのように、複数の画素３０Ｅのうちの一番左側の画素３０Ｅの入力端子ＩＮには、所定のレベルの電圧（この例では低レベル）が入力されるようにしてもよい。この時間計測装置１Ｆは、制御部１４Ｆを備えている。制御部１４Ｆは、制御部１４Ｅから、キャリブレーション信号ＣＡＬを生成する機能を省いたものである。この場合でも、各画素３０Ｅから波形整形回路４０までの信号の遅延時間を計測することができるので、計測精度を高めることができる。
【国際調査報告】
2019065174.tif 000028
2019065174.tif 000029
2019065174.tif 000030
2019065174.tif 000031