(57)【要約】  ＭＰＵ及びＤＲＡＭ間のバンド幅（帯域幅）を向上することが可能な半導体モジュールを提供すること。  半導体モジュール１は、論理チップ２０と、積層型ＲＡＭモジュールであるＲＡＭ部４０と、前記ＲＡＭ部４０の積層方向に沿って重ねて配置されるスペーサ６０と、前記論理チップ２０及び前記ＲＡＭ部４０のそれぞれに電気的に接続されるインタポーザ１０と、前記論理チップ２０と前記ＲＡＭ部４０の間とを通信可能に接続する接続部５０と、を備え、前記論理チップ２０及び前記スペーサ６０は、前記ＲＡＭ部４０の積層方向に交差する方向に隣接配置され、前記ＲＡＭ部４０は前記インタポーザ１０に載置されるとともに、一端部が前記論理チップ２０の一端部と積層方向で重なって配置され、前記接続部５０は、前記ＲＡＭ部４０の一端部及び前記論理チップ２０の一端部を接続する。
2019102528.tif 000002
【特許請求の範囲】
【請求項１】
論理チップと、
積層型ＲＡＭモジュールであるＲＡＭ部と、
前記ＲＡＭ部の積層方向に沿って重ねて配置されるスペーサと、
前記論理チップ及び前記ＲＡＭ部のそれぞれに電気的に接続されるインタポーザと、
前記論理チップと前記ＲＡＭ部の間とを通信可能に接続する接続部と、
を備え、
前記論理チップ及び前記スペーサは、前記ＲＡＭ部の積層方向に交差する方向に隣接配置され、
前記ＲＡＭ部は前記インタポーザに載置されるとともに、一端部が前記論理チップの一端部と積層方向で重なって配置され、
前記接続部は、前記ＲＡＭ部の一端部及び前記論理チップの一端部を通信可能に接続する半導体モジュール。
【請求項２】
前記ＲＡＭ部及び前記スペーサは、前記論理チップを挟んで一対に設けられ、
前記接続部は、前記ＲＡＭ部ごとに設けられる請求項１に記載の半導体モジュール。
【請求項３】
前記スペーサの厚さは、前記論理チップの厚さとほぼ等しい請求項１又は２に記載の半導体モジュール。
【請求項４】
前記スペーサの厚さは、前記論理チップの厚さよりも厚い請求項１又は２に記載の半導体モジュール。
【請求項５】
前記スペーサの端部のうち、前記論理チップに対向する側とは逆側の端部は、前記ＲＡＭ部の積層方向に交差する方向において、前記ＲＡＭ部よりも突出して配置される請求項１から４のいずれか一項に記載の半導体モジュール。
【請求項６】
前記インタポーザと前記論理チップとの間を通信可能に接続する複数のピラーであって、それぞれが前記ＲＡＭ部の積層方向の厚さよりも長い複数のピラーを更に備える請求項１から５のいずれか一項に記載の半導体モジュール。
【請求項７】
前記論理チップは、１つの前記インタポーザに対して複数設けられ、
一対の前記ＲＡＭ部及び一対の前記スペーサは、前記論理チップごとに設けられる請求項１から６のいずれか一項に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールに関する。
【背景技術】
【０００２】
従来より、記憶装置としてＤＲＡＭ（Dynamic Random Access Memory）等の揮発性メモリ（ＲＡＭ）が知られている。ＤＲＡＭには、演算装置（以下、論理チップという）の高性能化やデータ量の増大に耐えうる大容量化が求められている。そこで、メモリ（メモリセルアレイ、メモリチップ）の微細化及びセルの平面的な増設による大容量化が図られてきた。一方で、微細化によるノイズへの惰弱性や、ダイ面積の増加等により、この種の大容量化は限界に達してきている。【０００３】
そこで、昨今では、平面的なメモリを複数積層して３次元化（３Ｄ化）して大容量化を実現する技術が開発されている。また、論理チップ及びＲＡＭを重ねて配置することで、論理チップ及びＲＡＭの設置面積を低減する半導体モジュールが提案されている（例えば、特許文献１及び２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２０１４−５１２６９１号公報
【特許文献２】特開２０１０−２３２６５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、論理チップの高性能化やデータ量の増大により、論理チップ及びＲＡＭ間の通信速度の向上も大容量化とともに求められている。そこで、論理チップ及びＲＡＭ間のバンド幅（帯域幅）を向上することが可能な半導体モジュールを提供することができれば好ましい。【０００６】
本発明は、論理チップ及びＲＡＭ間のバンド幅（帯域幅）を向上することが可能な半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、論理チップと、積層型ＲＡＭモジュールであるＲＡＭ部と、前記ＲＡＭ部の積層方向に沿って重ねて配置されるスペーサと、前記論理チップ及び前記ＲＡＭ部のそれぞれに電気的に接続されるインタポーザと、前記論理チップと前記ＲＡＭ部の間とを通信可能に接続する接続部と、を備え、前記論理チップ及び前記スペーサは、前記ＲＡＭ部の積層方向に交差する方向に隣接配置され、前記ＲＡＭ部は前記インタポーザに載置されるとともに、一端部が前記論理チップの一端部と積層方向で重なって配置され、前記接続部は、前記ＲＡＭ部の一端部及び前記論理チップの一端部を通信可能に接続する半導体モジュールに関する。【０００８】
また、前記ＲＡＭ部及び前記スペーサは、前記論理チップを挟んで一対に設けられ、前記接続部は、ＲＡＭ部ごとに設けられることが好ましい。【０００９】
また、前記スペーサは、前記論理チップの厚さとほぼ等しいことが好ましい。【００１０】
また、前記スペーサは、前記論理チップの厚さよりも厚いことが好ましい。【００１１】
また、前記スペーサの端部のうち、前記論理チップに対向する側とは逆側の端部は、前記ＲＡＭ部の積層方向に交差する方向において、前記ＲＡＭ部よりも突出して配置されることが好ましい。【００１２】
また、半導体モジュールは、前記インタポーザと前記論理チップとの間を通信可能に接続する複数のピラーであって、それぞれが前記ＲＡＭ部の積層方向の厚さよりも長い複数のピラーを更に備えることが好ましい。【００１３】
また、前記論理チップは、１つの前記インタポーザに対して複数設けられ、一対の前記ＲＡＭ部及び一対の前記スペーサは、前記論理チップごとに設けられることが好ましい。
【発明の効果】
【００１４】
本発明によれば、論理チップ及びＲＡＭ間のバンド幅（帯域幅）を向上することが可能な半導体モジュールを提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る半導体モジュールを示し、スペーサ及び支持体を除いた概略平面図である。
【図２】一実施形態の半導体モジュールの概略側面図である。
【図３】一実施形態の半導体モジュールを作製する際のＭＰＵを示す概略側面図である。
【図４】一実施形態の半導体モジュールを作製する際のＭＰＵに接続部を設けた概略側面図である。
【図５】一実施形態の半導体モジュールを作製する際のＭＰＵにピラーを設けた概略側面図である。
【図６】一実施形態の半導体モジュールを作製する際のＲＡＭ部を示す概略側面図である。
【図７】一実施形態の半導体モジュールを作製する際のＲＡＭ部に接続部を設けた概略側面図である。
【図８】一実施形態の半導体モジュールを作製する際のＲＡＭ部にマイクロバンプを設けた概略側面図である。
【図９】一実施形態の半導体モジュールを作製する際の支持体を示す概略側面図である。
【図１０】一実施形態の半導体モジュールを作製する際の支持体にＭＰＵを設けた概略側面図である。
【図１１】一実施形態の半導体モジュールを作製する際の支持体にスペーサを設けた概略側面図である。
【図１２】一実施形態の半導体モジュールを作製する際の支持体にＲＡＭ部を設けた概略側面図である。
【図１３】本発明の変形例に係る半導体モジュールを示し、スペーサ及び支持体を除いた概略平面図である。
【発明を実施するための形態】
【００１６】
以下、本発明に係る半導体モジュールの一実施形態について図１〜図１３を参照して説明する。
一実施形態に係る半導体モジュールは、例えば、演算装置（以下、論理チップという）と、積層型ＲＡＭとをインタポーザ上に配置したＳＩＰ（system in a package）である。半導体モジュールは、他のインタポーザ又はパッケージ基板上に配置され、マイクロバンプやはんだバンプ等を用いて電気的に接続される。半導体モジュールは、他のインタポーザから電源を得るとともに、他のインタポーザとの間でデータ送受信が可能な装置である。なお、以下の一実施形態において、ＭＰＵを論理チップの一例として説明する。
【００１７】
本実施形態に係る半導体モジュール１は、図１及び図２に示すように、インタポーザ１０と、ＭＰＵ２０と、ピラー３０と、ＲＡＭ部４０と、接続部５０と、スペーサ６０と、支持体７０と、を備える。
【００１８】
インタポーザ１０は、図１及び図２に示すように、平面視矩形の板状体であり、内部に電気回路が形成される。インタポーザ１０は、後述するＭＰＵ２０及びＲＡＭ部４０のそれぞれに電気的に接続される。インタポーザ１０は、他のインタポーザ（図示せず）又はパッケージ基板（図示せず）上に配置され、一方の面（下面）が、例えば、マイクロバンプ（図示せず）やはんだバンプ（図示せず）等を用いて他のインタポーザ又はパッケージ基板に電気的に接続される。なお、以下において、インタポーザ１０の厚さ方向は、積層方向Ｃとして説明される。また、積層方向Ｃのうち、ＭＰＵ２０及びＲＡＭ部４０が載置される面側は、上方として説明される。また、積層方向Ｃのうち、上方とは逆側の方向は、下方として説明される。
【００１９】
ＭＰＵ２０は、平面視矩形の板状体である。ＭＰＵ２０は、図１及び図２に示すように、下面側に電源端子、通信端子、及びグラウンド端子として機能する回路面（図示せず）が配置される。ＭＰＵ２０の回路面は、インタポーザ１０の上面に対向配置される。
【００２０】
ピラー３０は、複数配置される。ピラー３０は、インタポーザ１０とＭＰＵ２０との間を通信可能に接続する。具体的には、ピラー３０の一端は、インタポーザ１０に接続され、他端側がＭＰＵ２０の回路面に接続される。ピラー３０は、それぞれが後述するＲＡＭ部４０の積層方向Ｃの厚さよりも長い。
【００２１】
ＲＡＭ部４０は、それぞれが平面視矩形の積層型ＲＡＭモジュールから構成される。ＲＡＭ部４０は、図２に示すように、インタポーザ１０の上面に載置される。ＲＡＭ部４０の一端部は、後述する接続部５０を介してＭＰＵ２０の一端部と積層方向Ｃで重なって配置される。具体的には、ＲＡＭ部４０の一端部は、ＭＰＵ２０の一端部とインタポーザ１０との間に介在するように配置される。ＲＡＭ部４０のインタポーザ１０の上面に対向する下面は、マイクロバンプＭを用いてインタポーザ１０と電気的に接続される。ＲＡＭ部４０は、特に制限されないが、積層方向Ｃに交差する方向でＭＰＵ２０を挟むように一対に設けられ得る。具体的には、本実施形態において、特に制限されないが、ＲＡＭ部４０は、４つ配置され、ＭＰＵ２０の一辺とその逆側の一辺とにそれぞれの辺に沿って２つずつ設けられ得る。これにより、ＭＰＵ２０を挟む一対のＲＡＭ部４０の間の距離は、ＭＰＵ２０の一辺及びその逆側の一辺との長さよりも短い距離で設けられる。
【００２２】
ＲＡＭ部４０は、メモリ回路（図示せず）が積層されて形成される。具体的には、ＲＡＭ部４０は、上面にメモリ回路を有する平面視矩形の板状体のダイ（図示せず）が積層方向Ｃに積層されて形成される。ダイは内部に回路が形成されたＳｉ基板であり、積層されたダイのそれぞれは、隣接するダイと電気的に接続される。積層されるダイの間を接続する電源端子及びグラウンド端子は、例えば、バンプレスＴＳＶにより形成され、信号線がＴＣＩ（ThruChip Interface）により形成される。なお、「電気的に接続される」とは、直接接続されるものに限らず、ＴＣＩのように間接的に（例えば、磁界を用いて）接続されることを含む。
【００２３】
接続部５０は、ＭＰＵ２０とＲＡＭ部４０とを接続する通信インタフェースである。接続部５０は、例えば、ＴＣＩやＣｕパッド等により構成される。接続部５０は、ＭＰＵ２０とＲＡＭ部４０との間を通信可能に接続する。接続部５０は、ＲＡＭ部４０の面のうち、インタポーザ１０に載置される面（下面）とは逆の面（上面）の一端部に接続される。また、接続部５０は、ＭＰＵ２０のインタポーザ１０に対向する面（下面）の一端部に接続される。具体的には、接続部５０は、ＲＡＭ部４０の上面のうちＭＰＵ２０に対向する部分と、ＭＰＵ２０の下面のうちＲＡＭ部４０に対向する部分とに接続される。接続部５０は、ＲＡＭ部４０のそれぞれに配置される。例えば、本実施形態において、接続部５０は、４つのＲＡＭ部４０と、ＭＰＵ２０との間のそれぞれに配置される。なお、接続部５０は、ＭＰＵ２０及びＲＡＭ部４０を物理的に接続するものに制限されず、無線（例えば、ＴＣＩ）を用いて両者を通信可能に接続するものも含む。
【００２４】
スペーサ６０は、ＲＡＭ部４０の上面に載置される。スペーサ６０は、例えば、平面視矩形に構成される。スペーサ６０は、例えば、シリコンで構成される。スペーサ６０の厚さは、ＭＰＵ２０の厚さとほぼ等しく構成されるか、ＭＰＵ２０の厚さよりも厚く構成される。より好ましくは、インタポーザ１０の上面からスペーサ６０の上面までの高さは、インタポーザ１０の上面から、ピラー３０によってインタポーザ１０に接続されるＭＰＵ２０の上面までの高さと略同じ又は同じ高さとなるように構成される。スペーサ６０は、ＭＰＵ２０に対して、ＲＡＭ部４０の積層方向Ｃに交差する方向に隣接配置される。本実施形態において、スペーサ６０は、ＭＰＵ２０の側面を挟み込むようにＭＰＵ２０に隣接配置される。スペーサ６０の端部のうち、ＭＰＵ２０に対向する側とは逆側の端部は、ＲＡＭ部４０の積層方向Ｃに交差する方向において、ＲＡＭ部４０よりも突出して配置される。具体的には、スペーサ６０の端部のうち、ＭＰＵ２０に対向する側とは逆側の端部が、ＭＰＵ２０に向かう側とは逆側の方向において、ＲＡＭ部４０よりも突出して配置される。
【００２５】
なお、ＭＰＵ２０及びＲＡＭ部４０の間に隙間が必要無い場合、スペーサ６０の厚さは、ＭＰＵ２０の厚さとほぼ等しく構成される。この場合、接続部５０は、ＲＡＭ部４０とＭＰＵ２０に実装される。例えば、ＭＰＵ２０及びＲＡＭ部４０がＴＣＩや、Ｃｕハイブリッドボンディング技術によって接続される場合、接続部５０は、ＲＡＭ部４０とＭＰＵ２０の内部に配置されるコイル（図示せず）やＲＡＭ部４０の上部表面とＭＰＵ２０の下部表面に露出するＣｕパッド（図示せず）としてＲＡＭ部４０とＭＰＵ２０に実装される。
【００２６】
支持体７０は、例えば、シリコンで構成される。支持体７０は、例えば、正面視略矩形に形成される。支持体７０は、スペーサ６０の上面と、ＭＰＵ２０の上面とに載置される。支持体７０は、スペーサ６０及びＭＰＵ２０を正面視で覆うことが可能な大きさで形成される。
【００２７】
次に、半導体モジュール１の動作について説明する。
まず、インタポーザ１０から、ＭＰＵ２０に電源が供給される。また、インタポーザ１０から、ＲＡＭ部４０に電源が供給される。また、ＭＰＵ２０は、インタポーザ１０とグラウンド接続される。ＲＡＭ部４０は、インタポーザ１０とグラウンド接続される。なお、接続部５０を介してＭＰＵ２０からＲＡＭ部４０に電源とグラウンドを供給しても良い。
【００２８】
ＲＡＭ部４０にデータがストアされる場合、まず、インタポーザ１０からピラー３０を介してＭＰＵ２０にデータが送られる。ＭＰＵ２０は、送られたデータに基づいて演算した演算結果をストア信号として、ＲＡＭ部４０に送る。即ち、ＭＰＵ２０から送られたストア信号は、ＭＰＵ２０の回路面と、接続部５０と、を通り、ＲＡＭ部４０に送られる。ＲＡＭ部４０は、ストア信号に含まれるアドレスに基づいて、ストア信号に含まれるデータをストアする。
【００２９】
一方、ＲＡＭ部４０からデータがロードされる場合、まず、インタポーザ１０からピラー３０を介してＭＰＵ２０にロード信号が送られる。即ち、ＭＰＵ２０から送られたロード信号は、ＭＰＵ２０の回路面及び接続部５０を通り、ＲＡＭ部４０に送られる。
【００３０】
ＲＡＭ部４０は、ロード信号に含まれるアドレスに基づいて、該当するアドレスからデータをロードする。ＲＡＭ部４０は、ロードしたデータについて接続部５０を介してＭＰＵ２０に送る。
【００３１】
次に、半導体モジュール１の構造について説明する。
まず、図３に示すように、回路面を有するＭＰＵ２０が用意される。次いで、図４に示すように、ＭＰＵ２０の回路面の両端に、接続部５０の一部が形成される。次いで、図５に示すように、ＭＰＵ２０の回路面の中央部に複数のピラー３０が形成される。
【００３２】
また、図６に示すように、複数のダイを積層したＲＡＭ部４０が用意される。次いで、図７に示すように、ＲＡＭ部４０の上面（図７では紙面上方）の一端部に接続部５０の一部が形成される。次いで、図８に示すように、ＲＡＭ部４０の下面に複数のマイクロバンプＭが形成される。
【００３３】
次いで、図９に示すように支持体７０が用意される。支持体７０は、積層方向Ｃにおいて、上下方向を反転して配置される（以下の図９〜図１２では、上下方向が逆に示される）。次いで、図１０に示すように、支持体７０の一方の面（下面）上に、ＭＰＵ２０が載置される。具体的には、ＭＰＵ２０は、上面を支持体７０の一方の面（下面）に対向した状態で支持体７０に載置される。次いで、図１１に示すように、スペーサ６０が、支持体７０の一方の面（下面）上に、ＭＰＵ２０に隣接した状態で載置される。次いで、図１２に示すように、ＲＡＭ部４０が、スペーサ６０上に載置される。これにより、ＲＡＭ部４０の上面は、スペーサ６０の下面に対向する。このとき、ＲＡＭ部４０に構成された接続部５０の一部と、ＭＰＵ２０に構成された接続部５０の一部とが重なるようにして配置される。そして、ＭＰＵ２０に接続されたピラー３０と、ＲＡＭ部４０に構成されたバンプとに対してインタポーザ１０の上面が接続されることで、図２に示すような半導体モジュール１の構造が実現される。
【００３４】
以上のような一実施形態に係る半導体モジュール１によれば、以下の効果を奏する。
【００３５】
（１）半導体モジュールは、論理チップと、積層型ＲＡＭモジュールであるＲＡＭ部４０と、ＲＡＭ部４０の積層方向に沿って重ねて配置されるスペーサ６０と、論理チップ及びＲＡＭ部４０のそれぞれに電気的に接続されるインタポーザ１０と、論理チップとＲＡＭ部４０の間とを通信可能に接続する接続部５０と、を備え、論理チップ及びスペーサ６０は、ＲＡＭ部４０の積層方向に交差する方向に隣接配置され、ＲＡＭ部４０はインタポーザ１０に載置されるとともに、一端部が論理チップの一端部と積層方向で重なって配置され、接続部５０は、ＲＡＭ部４０の一端部及び論理チップの一端部を通信可能に接続する。これにより、ＭＰＵ２０と一対のＲＡＭ部４０のそれぞれとを接続部５０により直接的に接続可能であるので、ＭＰＵ２０と一対のＲＡＭ部４０のそれぞれとの間の信号線（接続部５０の長さ）を短くすることができる。よって、ＭＰＵ２０と一対のＲＡＭ部４０との間のバンド幅を広くすることができる。
【００３６】
（２）半導体モジュールは、ＲＡＭ部４０及びスペーサ６０は、論理チップを挟んで一対に設けられ、接続部５０は、ＲＡＭ部４０ごとに設けられる。これにより、それぞれのＲＡＭ部４０が接続部５０によって個別にＭＰＵ２０に接続されるので、ＭＰＵ２０に対して複数のＲＡＭ部４０を容易に接続することができ、ＲＡＭ部４０の容量を容易に増やすことができる。
【００３７】
（３）スペーサ６０の厚さは、論理チップの厚さとほぼ等しいか、それよりも厚い。これにより、ＲＡＭ部４０の上面にＭＰＵ２０の下面を接続しつつ、支持体７０を安定して配置することができる。
【００３８】
（４）スペーサ６０の端部のうち、論理チップに対向する側とは逆側の端部は、ＲＡＭ部４０の積層方向に交差する方向において、ＲＡＭ部４０よりも突出して配置される。これにより、スペーサ６０の側面がＲＡＭ部４０の側面と面一となる場合に比べ、スペーサ６０の露出する面積が増えるので、ＲＡＭ部４０において発生した熱の放熱性を高めることができる。また、積層するためのペースト等をＲＡＭ部４０の全面に塗布できるため構造を安定化させ、ＲＡＭ部４０の傾きを防止することができる。
【００３９】
（５）半導体モジュールは、インタポーザ１０と論理チップとの間を通信可能に接続する複数のピラー３０であって、それぞれがＲＡＭ部４０の積層方向の厚さよりも長い複数のピラー３０を更に備える。これにより、インタポーザ１０の上面に対して、ＭＰＵ２０の位置をピラー３０の長さだけ離して配置することができる。したがって、ＲＡＭ部４０の上面の一部をＭＰＵ２０の下面の一部に対向させることが可能になり、信号線（接続部５０の長さ）を短くすることができる。
【００４０】
以上、本発明の半導体モジュールの好ましい一実施形態につき説明したが、本発明は、上述の実施形態に制限されるものではなく、適宜変更が可能である。
【００４１】
例えば、図１３に示すように、ＭＰＵ２０は、１つのインタポーザ１０に対して複数設けられ、一対のＲＡＭ部４０及び一対のスペーサ６０は、ＭＰＵ２０ごとに設けられてもよい。これにより、複数のＭＰＵ２０のそれぞれに対してＲＡＭ部４０を接続することができるので、ＭＰＵ２０及びＲＡＭ部４０の間の信号線（接続部５０の長さ）を短くすることができ、複数のＭＰＵ２０が存在する場合であっても、バンド幅を広くすることができる。
【００４２】
また、上記実施形態において、ＲＡＭ部４０及びスペーサ６０は、ＭＰＵ２０を挟むように一対に設けられるとして説明されたが、これに制限されない。例えば、ＲＡＭ部４０及びスペーサ６０は、ＭＰＵ２０の一辺のみに配置されてもよい。また、ＲＡＭ部４０及びスペーサ６０は、ＭＰＵ２０の三辺に配置されてもよく、ＭＰＵ２０を囲繞するように四辺に配置されてもよい。
【００４３】
また、演算装置はＭＰＵ２０に限定されず、広く論理チップ全般に適用されても良く、メモリはＤＲＡＭに限定されず、広く不揮発性ＲＡＭ（例えばＭＲＡＭ、ＲｅＲＡＭ、ＦｅＲＡＭ等）を含むＲＡＭ（Random Access Memory）全般に適用されても良い。
【符号の説明】
【００４４】
１  半導体モジュール
１０  インタポーザ
２０  ＭＰＵ
３０  ピラー
４０  ＲＡＭ部
５０  接続部
６０  スペーサ
７０  支持体
【図１】
2019102528.tif 000003
【図２】
2019102528.tif 000004
【図３】
2019102528.tif 000005
【図４】
2019102528.tif 000006
【図５】
2019102528.tif 000007
【図６】
2019102528.tif 000008
【図７】
2019102528.tif 000009
【図８】
2019102528.tif 000010
【図９】
2019102528.tif 000011
【図１０】
2019102528.tif 000012
【図１１】
2019102528.tif 000013
【図１２】
2019102528.tif 000014
【図１３】
2019102528.tif 000015
【手続補正書】
【提出日】令和2年5月14日(2020.5.14)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2019102528.tif 000016
【国際調査報告】
2019102528.tif 000017
2019102528.tif 000018
2019102528.tif 000019
2019102528.tif 000020