(57)【要約】  モータ制御装置（１０１）は、直流電圧を交流電圧に変換してモータ（５）に出力するための上アームおよび下アームのスイッチング素子（４ａ〜４ｆ）と、スイッチング素子（４ａ〜４ｆ）を駆動する制御ＩＣ（４ｇ）と、スイッチング素子（４ａ〜４ｆ）に接続されてスイッチング素子（４ａ〜４ｆ）を流れる母線電流を検出する電流検出素子（４ｈ）と、を有するインバータパワーモジュール（４）を備える。さらに、モータ制御装置（１０１）は、電流検出素子（４ｈ）の検出値に基づいて、制御ＩＣ（４ｇ）がスイッチング素子（４ａ〜４ｆ）を制御するための信号（９ａ〜９ｆ）を制御ＩＣ（４ｇ）に出力する演算器（８）を備える。
2019244252.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧を交流電圧に変換してモータに出力するための上アームおよび下アームのスイッチング素子と、前記スイッチング素子を駆動する駆動回路と、前記スイッチング素子に接続されて前記スイッチング素子を流れる母線電流を検出する電流検出素子と、を有するインバータパワーモジュールと、
前記電流検出素子の検出値に基づいて、前記駆動回路が前記スイッチング素子を制御するための信号を前記駆動回路に出力する演算器と、
を備えるモータ制御装置。
【請求項２】
前記電流検出素子は、磁束を利用して電流を検出する請求項１に記載のモータ制御装置。
【請求項３】
前記電流検出素子は、スイッチング素子である請求項１に記載のモータ制御装置。
【請求項４】
前記電流検出素子は、損失の特性が異なるスイッチング素子を並列に接続した構成である請求項１に記載のモータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータを駆動制御するモータ制御装置に関する。
【背景技術】
【０００２】
三相電動機を制御するモータ制御装置を実現する三相インバータ制御回路は、スイッチング用の６つのスイッチング素子およびその駆動回路と、母線電流を検出するためのシャント抵抗と呼ばれる抵抗とから構成されていた（例えば、特許文献１参照）。近年はスイッチング用の６つのスイッチング素子とその駆動回路はインバータパワーモジュールと呼ばれるモジュールに集約されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２３４４２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
モータ制御装置のシャント抵抗は、インバータパワーモジュールの外部に設置されており、シャント抵抗に大電流が流れると発熱が生じるので、シャント抵抗に高電力対応のセメント抵抗を用いたり、シャント抵抗としてチップ抵抗を複数個並列に実装することで対応してきた。しかし、高電力対応のセメント抵抗はサイズが大きく、配線パターン間および抵抗に寄生するインダクタンス成分が増大して誤動作が生じるおそれがある。また、チップ抵抗を複数個並列に実装することで１回路あたりのパターン面積が拡大し、基板サイズおよび基板パターンの設計に制約が生じていた。【０００５】
本発明は、上記に鑑みてなされたものであって、回路規模を抑えて母線電流を検出することができるモータ制御装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明は、直流電圧を交流電圧に変換してモータに出力するための上アームおよび下アームのスイッチング素子と、スイッチング素子を駆動する駆動回路と、スイッチング素子に接続されてスイッチング素子を流れる母線電流を検出する電流検出素子と、を有するインバータパワーモジュールを備える。さらに、本発明は、電流検出素子の検出値に基づいて、駆動回路がスイッチング素子を制御するための信号を駆動回路に出力する演算器を備える。
【発明の効果】
【０００７】
本発明にかかるモータ制御装置は、回路規模を抑えて母線電流を検出することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１にかかるモータ制御装置の構成を示すブロック図
【図２】実施の形態１にかかるモータ制御装置の動作を説明するタイムチャート
【図３】本発明の実施の形態２にかかるモータ制御装置の構成を示すブロック図
【図４】実施の形態２にかかるモータ制御装置の動作を説明するタイムチャート
【図５】本発明の実施の形態３にかかるモータ制御装置の構成を示すブロック図
【図６】実施の形態３にかかる電流検出素子の損失と母線電流との関係を表すグラフ
【図７】実施の形態３にかかる電流検出素子の損失および両端の電位差と母線電流との関係を表すグラフ
【図８】実施の形態１から３にかかるＭＣＵの構成を示すブロック図
【発明を実施するための形態】
【０００９】
以下に、本発明の実施の形態にかかるモータ制御装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１０】
実施の形態１．
図１は、本発明の実施の形態１にかかるモータ制御装置１０１の構成を示すブロック図である。モータ制御装置１０１は、ブリッジダイオード２と、主回路コンデンサ３と、遮断設定値を切り替えるための切替スイッチ１４と、インバータパワーモジュール４と、ＭＣＵ（Micro  Controller  Unit）である演算器８と、を備える。交流電源１がブリッジダイオード２に接続されており、インバータパワーモジュール４がモータ５を駆動する。インバータパワーモジュール４は、スイッチング素子４ａ〜４ｆと、スイッチング素子４ａ〜４ｆを駆動する駆動回路である制御ＩＣ４ｇとを備える。スイッチング素子４ａ〜４ｆは、上アームのスイッチング素子４ａ〜４ｃおよび下アームのスイッチング素子４ｄ〜４ｆにより構成される。スイッチング素子４ａ〜４ｆの各素子は、ブートストラップコンデンサおよび逆流防止用ダイオードを備えている。
【００１１】
図１において、交流電源１からの電圧はブリッジダイオード２により整流されて、主回路コンデンサ３が充電される。これにより整流後の電圧は平滑化され、主回路ＧＮＤ（ground）６を基準にした直流電圧の母線電圧が生成される。母線電圧は主回路ＧＮＤ６を基準にした母線電圧端子７の電圧である。電源電圧１３ａは、制御ＩＣ４ｇの電源電圧である。
【００１２】
インバータ動作の実行時には、それぞれがオンまたはオフを指示する様々な信号パターンである信号９ａ〜９ｆを演算器８がインバータパワーモジュール４の制御ＩＣ４ｇに出力する。制御ＩＣ４ｇは、インバータ制御用のスイッチング信号である信号９ａ〜９ｆに基づいてスイッチング素子４ａ〜４ｆをそれぞれ駆動するための駆動信号を生成し、生成した駆動信号をスイッチング素子４ａ〜４ｆへ印加する。すなわち、信号９ａ〜９ｆにしたがって、電源電圧１３ａおよび制御ＧＮＤ１５により定められたゲート電圧にてスイッチング素子４ａ〜４ｆが適切な時間幅にてオン状態またはオフ状態となるように制御ＩＣ４ｇによって制御される。その結果、母線電圧に基づいてモータ５に適切な電圧が印加されて、適切な電流が流入する。モータ５に適切な電圧を印加して、適切な電流を流入させるためには、モータ５の回転状態を検出する必要性がある。
【００１３】
実施の形態１にかかるモータ制御装置１０１においては、インバータパワーモジュール４の内部に電流検出素子４ｈが設置されている。実施の形態１にかかる電流検出素子４ｈは、抵抗素子のみでは構成されていない。電流検出素子４ｈの具体例は、ＤＣＣＴ(Direct  Current  Current  Trans)など磁束を利用して電流を検出する電流検出素子である。モータ制御装置１０１においては、電流検出素子４ｈが母線電流１２を検出することにより、モータ５の回転状態を把握する。母線電流１２は、主回路コンデンサ３から母線電圧端子７を経由して、スイッチング素子４ａ〜４ｆおよびモータ５を流れ、主回路コンデンサ３の主回路ＧＮＤ６側の端子を経由して、最終的に主回路コンデンサ３に帰還する。電流検出素子４ｈは母線電流１２の値を検出すると、検出値である電流値を示す信号４ｊを制御ＩＣ４ｇに通知する。電流検出信号である信号４ｊは、制御ＩＣ４ｇ内の増幅器４ｔによって増幅された信号４ｐとして演算器８に通知される。また、信号４ｊがそのまま演算器８に通知されてもよい。制御ＩＣ４ｇは、インバータ動作の停止であるスイッチング素子４ａ〜４ｆの動作の遮断を示す遮断信号４ｋも演算器８に通知する。
【００１４】
切替スイッチ１４は、演算器８からの遮断設定信号である信号１１による電圧と、電源電圧１３ｂからの電圧とのいずれかを選択して制御ＩＣ４ｇに印加させることにより、制御ＩＣ４ｇからの駆動信号の出力を停止させるための電流閾値である遮断設定値４ｎを設定する。遮断設定値４ｎは、母線電流１２が過電流になることを防ぐためにスイッチング素子４ａ〜４ｆのインバータ動作を停止させるための電流閾値であり、切替スイッチ１４が与える電圧値に応じて変動する。すなわち、遮断設定値４ｎは、制御ＩＣ４ｇに保持されていて、電源電圧１３ｂまたは信号１１により可変な設定値である。なお、遮断設定値４ｎは、母線電流１２の電流値を示す信号４ｊに対する閾値とするが、増幅器４ｔによって増幅された信号４ｐに対する閾値であってもかまわない。
【００１５】
また、図１では、切替スイッチ１４はインバータパワーモジュール４の外部に設置されているが、内部に設置されていてもよい。電源電圧１３ｂは、電源電圧１３ａと同電圧でもよいし、異電圧でもよい。
【００１６】
次に、モータ制御装置１０１の動作について説明する。インバータ動作中に、モータ５が過負荷状態になった場合、またはモータ５の線間が短絡状態になった場合、母線電流１２は増大する。電流検出素子４ｈは増大した母線電流１２を検出し、検出した電流値を示す信号４ｊが遮断設定値４ｎに到達すると制御ＩＣ４ｇがスイッチング素子４ａ〜４ｆの全素子または一部の素子を停止させると共に、遮断信号４ｋを演算器８に出力する。遮断信号４ｋを受信すると、演算器８は信号９ａ〜９ｆを制御ＩＣ４ｇに出力させることを停止する。
【００１７】
図２は、実施の形態１にかかるモータ制御装置１０１の動作を説明するタイムチャートである。モータ制御装置１０１によれば、以下のような動作が可能である。
【００１８】
インバータパワーモジュール４の制御ＩＣ４ｇは、電源投入時に内部で生成されるリセット信号に基づいた初期化動作であるパワーオンリセットを行う。パワーオンリセット後の時刻ｔ１において、制御ＩＣ４ｇにおいて遮断設定値４ｎは低い値に設定される。その後、スイッチング素子４ａ〜４ｆを起動する直前である時刻ｔ２において遮断設定値４ｎは起動時に設定したい値に設定される。さらに、スイッチング素子４ａ〜４ｆが動作中にモータ５の結線をＹ結線からΔ結線に切り替える場合は、時刻ｔ３において、Δ結線に対応するさらに高い設定値に遮断設定値４ｎを切り替える。そして、母線電流１２に過電流が発生してスイッチング素子４ａ〜４ｆが停止された時刻ｔ４においては、遮断設定値４ｎは再び低い値に設定される。
【００１９】
実施の形態１にかかるモータ制御装置１０１によれば、電流検出素子４ｈがインバータパワーモジュール４の内部に組み込まれているので、遮断設定値４ｎもインバータパワーモジュール４の内部に保持させることができる。これにより、インバータパワーモジュール４の内部で、スイッチング素子４ａ〜４ｆの動作を停止するための信号処理を行うことが可能になる。その結果、制御ＩＣ４ｇと電流検出素子４ｈとの間の距離を短くすることができると共に信号４ｊの信号線の長さを短くすることができる。したがって、制御基板のパターン設計も容易になり、インバータパワーモジュール４の周辺の部品点数削減が可能になり基板サイズの小型化が図れる。すなわち、開発負荷および費用の軽減が可能となる。さらに、配線パターンにおいて生ずる抵抗成分、インダクタンス成分およびコンデンサ成分が低減されて、モータ制御装置１０１の動作を安定させることができる。
【００２０】
実施の形態２．
図３は、本発明の実施の形態２にかかるモータ制御装置１０２の構成を示すブロック図である。モータ制御装置１０２においては、実施の形態１にかかるモータ制御装置１０１の電流検出素子４ｈがスイッチング素子である電流検出素子４ｑに置き換わっている。電流検出素子４ｑの具体例は、スイッチング素子４ａ〜４ｆよりも耐圧が高く、低損失であるＭＯＳ−ＦＥＴ(Metal  Oxide  Semiconductor−Field  Effect  Transistor)である。電流検出素子４ｑに電流が流れた時にドレイン‐ソース間の抵抗値によって生じる電圧値を信号４ｊとして制御ＩＣ４ｇに検知させることにより、制御ＩＣ４ｇは母線電流１２の値を検出する。制御ＩＣ４ｇからの信号４ｌがゲート電圧を変更することにより電流検出素子４ｑのオンまたはオフが制御される。
【００２１】
インバータパワーモジュール４が制御基板に実装された後に、スイッチング素子４ａ〜４ｆの一部の素子または全素子がショート破壊してしまうような不具合があった場合、主回路コンデンサ３からの母線電流１２の電流値が上昇する。実施の形態１のように電流検出素子４ｈを用いた場合、ヒューズ１０が溶断するまで各配線の線路抵抗により発熱を防ぐためにヒューズ１０とインバータパワーモジュール４との協調設計が必要であった。これに対して、実施の形態２においては、スイッチング素子である電流検出素子４ｑを使用しているので、電流検出素子４ｑをオフ状態にすることにより母線電流１２を遮断することが可能となる。すなわち、ヒューズ１０以外にも母線電流１２の遮断手段を備えることになるので、ヒューズ１０とインバータパワーモジュール４との協調設計が不要となる。
【００２２】
図４は、実施の形態２にかかるモータ制御装置１０２の動作を説明するタイムチャートである。モータ制御装置１０２によれば、以下のような動作が可能である。
【００２３】
図４を用いて、インバータパワーモジュール４の起動シーケンスを説明する。交流電源１からの電圧はブリッジダイオード２により整流されて、主回路コンデンサ３が充電される。これにより整流後の電圧は平滑化され、主回路ＧＮＤ６を基準にした母線電圧端子７の直流電圧である母線電圧が生成される。母線電圧が最大値に達する前に電源電圧１３ａが生成されて最大値に達してもよい。その後、演算器８からの信号１６が時刻ｔ２においてＬｏｗレベルからＨｉｇｈレベルに切り替わることで、制御ＩＣ４ｇの内部に設けられた図示していない保護レジスタの状態がＨｉｇｈレベルからＬｏｗレベルへと遷移する。保護レジスタの状態がＬｏｗレベルへと遷移すると、制御ＩＣ４ｇは時刻ｔ５において、電流検出素子４ｑをオン状態にするように信号４ｌを変化させることによって電流検出素子４ｑのゲート電圧を変更する。信号４ｌは、電流検出素子４ｑのオン状態またはオフ状態を指示する信号である。また、制御ＩＣ４ｇは時刻ｔ５において、遮断状態を示すＬｏｗレベルから非遮断状態を示すＨｉｇｈレベルに遮断信号４ｋを切り替えることにより、インバータ動作が可能であることを演算器８に通知する。インバータ動作が可能であること通知された演算器８は、インバータ動作を示す信号パターンを信号９ａ〜９ｆを用いて制御ＩＣ４ｇに送る。このようにしてインバータパワーモジュール４の起動シーケンスは実行される。
【００２４】
このようにして開始されたインバータ動作中に、スイッチング素子４ａ〜４ｆのショート破壊といった原因により母線電流１２の電流値が上昇して電流値を示す信号４ｊが遮断設定値４ｎに到達すると、制御ＩＣ４ｇは、遮断状態を示す遮断信号４ｋを演算器８に出力すると共に、信号４ｌを変化させる。制御ＩＣ４ｇは、信号４ｌを変化させることによって電流検出素子４ｑのゲート電圧を変更して、電流検出素子４ｑをオフ状態に制御する。電流検出素子４ｑがオフ状態になることで、過大な母線電流１２が流れ続けることを防ぐことが可能となる。
【００２５】
実施の形態３．
図５は、本発明の実施の形態３にかかるモータ制御装置１０３の構成を示すブロック図である。モータ制御装置１０３においては、実施の形態２にかかるモータ制御装置１０２の電流検出素子４ｑが電流検出素子４ｓに置き換わっている。電流検出素子４ｓは、電流に対して発生する損失の特性が異なるスイッチング素子を並列に接続した構成である。具体的には、電流検出素子４ｓは、ＭＯＳ−ＦＥＴ４１とＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）４２とが並列接続した構成になっている。電流検出素子４ｓに電流が流れた時に上記並列接続の両端に発生した電圧値を信号４ｊとして制御ＩＣ４ｇに検知させることにより、制御ＩＣ４ｇは母線電流１２の値を検出する。さらに、ＭＯＳ−ＦＥＴ４１のゲート電極およびＩＧＢＴ４２のベースに接続している切替スイッチ４ｒがインバータパワーモジュール４に設置されている。切替スイッチ４ｒは、制御ＩＣ４ｇからの信号４ｌに基づいて、ＭＯＳ−ＦＥＴ４１およびＩＧＢＴ４２のいずれをオン状態にするかを切り替えることができる。また、切替スイッチ４ｒは、制御ＩＣ４ｇからの信号４ｌに基づいて、ＭＯＳ−ＦＥＴ４１およびＩＧＢＴ４２の両方ともオン状態にすることもできる。
【００２６】
図６は、実施の形態３にかかる電流検出素子４ｓの損失と母線電流１２との関係を表すグラフである。ＭＯＳ−ＦＥＴ４１のドレイン‐ソース間にて発生する損失は、ドレイン‐ソース間の抵抗値と母線電流１２の値の２乗とを掛け合わされた値になる。よって、切替スイッチ４ｒにより、電流検出素子４ｓに流れる母線電流１２がＭＯＳ−ＦＥＴ４１に流入している場合は、母線電流１２と電流検出素子４ｓの損失との関係は２次関数的に推移する。
【００２７】
一方、ＩＧＢＴ４２による損失は、ＩＧＢＴ４２のコレクタ‐エミッタ間に発生する飽和電圧Ｖce_satと母線電流１２の値とを掛け合わせた値になる。よって、切替スイッチ４ｒにより、電流検出素子４ｓに流れる母線電流１２がＩＧＢＴ４２に流入している場合は、母線電流１２と電流検出素子４ｓの損失との関係は１次関数的に推移する。
【００２８】
すると、図６において、１次関数の挙動と２次関数の挙動との違いによって、損失値の大小関係が逆転する母線電流１２の値ｉ１が存在する。したがって、電流検出素子４ｓのように損失特性が異なるスイッチング素子を並列に配置し、さらに切替スイッチ４ｒを設けて、母線電流１２が値ｉ１になったときに使用する素子を損失の小さい方に切り替えることにより、損失の発生を効果的に抑えることができる。切替スイッチ４ｒの制御は、制御ＩＣ４ｇまたは演算器８のいずれが行ってもかまわない。
【００２９】
図７は、実施の形態３にかかる電流検出素子４ｓの損失および両端の電位差と母線電流１２との関係を表すグラフである。図７の縦軸は、電流検出素子４ｓの損失を示すと共に電流検出素子４ｓの母線電流１２の経路の両端に発生する電位差も示している。
【００３０】
電流検出素子４ｓの損失の発生をより小さくすると、電流検出素子４ｓの母線電流１２の経路の両端に発生する電位差が小さくなる。図７においては、電流検出素子４ｓの損失と母線電流１２との関係に加えて、上記電位差となるＩＧＢＴ４２のコレクタ‐エミッタ間に発生する飽和電圧Ｖce_satおよびＭＯＳ−ＦＥＴ４１のドレイン‐ソース間の抵抗によって発生する電圧Ｖds_r_onの母線電流１２との関係も示している。
【００３１】
電流検出素子４ｓの両端にて発生する電位差が小さくなると、制御ＩＣ４ｇに検知させるための信号４ｊ、および演算器８に検知させるために信号４ｊが増幅器４ｔによって増幅された信号４ｐも小さくなる。その結果、信号４ｊおよび信号４ｐの周囲のノイズに対するＳＮ比が悪化し、演算器８の制御性が不安定になる。その場合、損失特性が異なる素子を用いていることを利用して、電流検出素子４ｓの両端にて発生する電位差がＳＮ比許容値より小さくなる方の素子を使用しないように切替スイッチ４ｒで切り替える。すなわち、ＳＮ比が悪化する微小な電位差の領域においては、電位差がＳＮ比許容値以上となる方の素子を使用するように切替スイッチ４ｒで切り替える。
【００３２】
具体的には、図７において、母線電流１２が値ｉ０より小さくなると、ＭＯＳ−ＦＥＴ４１のドレイン‐ソース間の抵抗によって発生する電圧Ｖds_r_onがＳＮ比許容値より小さくなる。したがって、母線電流１２が値ｉ０より小さくなると、切替スイッチ４ｒはＩＧＢＴ４２を使用するように切り替える。これにより、母線電流１２の値が小さくてＭＯＳ−ＦＥＴ４１のドレイン‐ソース間に発生する電圧Ｖds_r_onが小さくなる場合にはＭＯＳ−ＦＥＴ４１を使用しないようにする。すなわち、ＳＮ比の悪化により適切な母線電流１２の値の把握が困難になって、演算器８の制御性が不安定になることを防ぐことが可能となる。
【００３３】
以上説明したように、実施の形態３にかかるモータ制御装置１０３の電流検出素子４ｓにおいて、母線電流１２が値ｉ０より小さくなる場合および値ｉ１より大きくなる場合はＩＧＢＴ４２を使用し、それ以外の場合はＭＯＳ−ＦＥＴ４１を使用する。これにより、電流検出素子４ｓの損失の発生を抑えて省電力を図れると共に、演算器８の制御性安定度を確保することができる。
【００３４】
図８は、実施の形態１から３にかかるＭＣＵ３０の構成を示すブロック図である。演算器８は、ＭＣＵ３０により実現される。ＭＣＵ３０は、演算および制御を実行するＣＰＵ（Central  Processing  Unit）３１と、ＣＰＵ３１がワークエリアに用いるＲＡＭ（Random  Access  Memory）３２と、プログラムおよびデータを記憶するＲＯＭ（Read  Only  Memory）３３と、外部と信号をやりとりするハードウェアであるＩ／Ｏ（Input／Output）３４と、クロックを生成する発振子を含む周辺装置３５と、を備える。実施の形態１から３において説明した演算器８が実行する制御は、ＲＯＭ３３に記憶されるソフトウェアであるプログラムをＣＰＵ３１が実行することにより実現される。ＲＯＭ３３は、書き換え可能なフラッシュメモリといった不揮発性のメモリであってもよい。
【００３５】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００３６】
１  交流電源、２  ブリッジダイオード、３  主回路コンデンサ、４  インバータパワーモジュール、４ａ〜４ｆ  スイッチング素子、４ｇ  制御ＩＣ、４ｈ，４ｑ，４ｓ  電流検出素子、４ｊ，４ｐ，９ａ〜９ｆ，１１，１６  信号、４ｋ  遮断信号、４ｒ，１４  切替スイッチ、５  モータ、６  主回路ＧＮＤ、７  母線電圧端子、８  演算器、１０  ヒューズ、１２  母線電流、１３ａ，１３ｂ  電源電圧、１５  制御ＧＮＤ、３０  ＭＣＵ、３１  ＣＰＵ、３２  ＲＡＭ、３３  ＲＯＭ、３４  Ｉ／Ｏ、３５  周辺装置、４１  ＭＯＳ−ＦＥＴ、４２  ＩＧＢＴ、１０１〜１０３  モータ制御装置。
【図１】
2019244252.tif 000003
【図２】
2019244252.tif 000004
【図３】
2019244252.tif 000005
【図４】
2019244252.tif 000006
【図５】
2019244252.tif 000007
【図６】
2019244252.tif 000008
【図７】
2019244252.tif 000009
【図８】
2019244252.tif 000010
【手続補正書】
【提出日】令和2年5月29日(2020.5.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直流電圧を交流電圧に変換してモータに出力するための上アームおよび下アームのスイッチング素子と、前記スイッチング素子を駆動する駆動回路と、前記スイッチング素子に接続されて前記スイッチング素子を流れる母線電流を検出するための電流検出素子と、を有するインバータパワーモジュールと、
前記電流検出素子の検出値に基づいて、前記駆動回路が前記スイッチング素子を制御するための信号を前記駆動回路に出力する演算器と、
を備え、
前記電流検出素子は、
第１のスイッチング素子と、
前記第１のスイッチング素子に並列に接続される第２のスイッチング素子と、
前記第１のスイッチング素子および前記第２のスイッチング素子のうちの損失が少ない方が選択されるよう前記母線電流に応じて前記第１のスイッチング素子および前記第２のスイッチング素子を切替え、かつ前記第１のスイッチング素子および前記第２のスイッチング素子のうち、前記第１のスイッチング素子および前記第２のスイッチング素子が並列接続された前記電流検出素子の両端電圧が、ＳＮ比を許容できる下限電圧値である第１の電圧値より小さくなる方のスイッチング素子が選択されないよう前記母線電流に応じて前記第１のスイッチング素子および前記第２のスイッチング素子を切替える切替スイッチと、
を備えるモータ制御装置。
【請求項２】
前記第１のスイッチング素子が選択されたときの前記電流検出素子の両端電圧は、前記母線電流が第１の電流値より小さいときに、前記第１の電圧値より小さくなり、
前記母線電流が前記第１の電流値より大きい第２の電流値より小さいとき、前記第１のスイッチング素子の損失は前記第２のスイッチング素子の損失より小さく、前記母線電流が前記第２の電流値より大きいとき、前記第１のスイッチング素子の損失は前記第２のスイッチング素子の損失より大きく、
前記切替スイッチは、
前記母線電流が前記第１の電流値より小さいときは、前記第２のスイッチング素子を選択し、
前記母線電流が前記第１の電流値より大きくかつ前記第２の電流値より小さいときは、前記第１のスイッチング素子を選択し、
前記母線電流が前記第２の電流値より大きいときは、前記第２のスイッチング素子を選択する
請求項１に記載のモータ制御装置。
【請求項３】
前記第１のスイッチング素子は、ＭＯＳ−ＦＥＴであり、前記第２のスイッチング素子は、ＩＧＢＴである請求項１または２に記載のモータ制御装置。
【請求項４】
前記切替スイッチは、前記駆動回路または前記演算器からの信号に基づいて前記第１のスイッチング素子および前記第２のスイッチング素子を切替える請求項１から３の何れか一項に記載のモータ制御装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
上述した課題を解決し、目的を達成するために、本発明は、直流電圧を交流電圧に変換してモータに出力するための上アームおよび下アームのスイッチング素子と、スイッチング素子を駆動する駆動回路と、スイッチング素子に接続されてスイッチング素子を流れる母線電流を検出するための電流検出素子と、を有するインバータパワーモジュールを備える。さらに、本発明は、電流検出素子の検出値に基づいて、駆動回路がスイッチング素子を制御するための信号を駆動回路に出力する演算器を備える。前記電流検出素子は、第１のスイッチング素子と、前記第１のスイッチング素子に並列に接続される第２のスイッチング素子と、前記第１のスイッチング素子および前記第２のスイッチング素子のうちの損失が少ない方が選択されるよう前記母線電流に応じて前記第１のスイッチング素子および前記第２のスイッチング素子を切替え、かつ前記第１のスイッチング素子および前記第２のスイッチング素子のうち、前記第１のスイッチング素子および前記第２のスイッチング素子が並列接続された前記電流検出素子の両端電圧が、ＳＮ比を許容できる下限電圧値である第１の電圧値より小さくなる方のスイッチング素子が選択されないよう前記母線電流に応じて前記第１のスイッチング素子および前記第２のスイッチング素子を切替える切替スイッチとを備える。
【国際調査報告】
2019244252.tif 000011
2019244252.tif 000012
2019244252.tif 000013
2019244252.tif 000014