(57)【要約】  電極や配線等における、銅の拡散を防止するバリア機能と密着性を向上させた導電性積層体及びその製造方法、並びに電子素子を提供する。  第１の物体と、銅又は銅を主成分とする合金からなる導電体とが、タングステンシリサイド膜を介して積層された積層構造を備え、タングステンシリサイド膜のシリコン／タングステンの組成比が４より大で１２以下である導電性積層体により、銅の第１の物体への拡散防止を実現する。第１の物体が、金属体、半導体、絶縁体のうちの少なくとも一つ以上である構造により、高性能の電子素子を実現する。
2019093207.tif 000002
【特許請求の範囲】
【請求項１】
第１の物体と、銅又は銅を主成分とする合金からなる導電体とが、タングステンシリサイド膜を介して積層された積層構造を備え、前記タングステンシリサイド膜のシリコン／タングステンの組成比が４より大で１２以下であることを特徴とする導電性積層体。
【請求項２】
前記タングステンシリサイド膜の厚さは、０．３ｎｍ以上で１０ｎｍ以下であることを特徴とする請求項１に記載の導電性積層体。
【請求項３】
前記第１の物体は、金属体、半導体、絶縁体のうちの少なくとも一つ以上であることを特徴とする請求項１又は２に記載の導電性積層体。
【請求項４】
前記半導体は、シリコン、ゲルマニウム、シリコンとゲルマニウムの化合物、シリコンとカーボンの化合物のうちの少なくとも一つ以上であることを特徴とする、請求項３記載の導電性積層体を備える電子素子。
【請求項５】
前記絶縁体は、シリコン酸化物、カーボン酸化物、シリコンカーボン酸化物、シロキサン系有機化合物膜、シリコン窒化物、カーボン窒化物、シリコンカーボン窒化物、金属酸化物、金属窒化物のうちの少なくとも一つ以上であることを特徴とする請求項３に記載の導電性積層体を備える電子素子。
【請求項６】
前記金属体は、銅、金、タングステン、コバルト、チタン、ニッケル、モリブデンのうち少なくとも一つ以上であることを特徴とする請求項３に記載の導電性積層体を備える電子素子。
【請求項７】
タングステンの原料ガスとシリコンの原料ガスを気相中で化学反応させることにより、シリコン／タングステンの組成比が４より大で１２以下の前駆体を気相中で作製した後に、該前駆体を第１の物体上に堆積して、タングステンシリサイド膜を作製する工程と、
銅又は銅を主成分とする合金からなる導電体を、前記タングステンシリサイド膜上に作製する工程とを有することを特徴とする導電性積層体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、銅又は銅を主成分とする金属層を備える、電極や配線等に用いられる導電性積層体、及びその製造方法、並びに該導電性積層体を備える電子素子に関する。
【背景技術】
【０００２】
従来、銅又は銅を主成分とする合金を用いる導電体は、銅が金属の中でも特に低抵抗であることが知られているため、半導体装置用及び電子制御装置用の電極材料や配線材料として期待されている。しかし、銅が、シリコンやゲルマニムなどの半導体層、又は酸化物や窒化物等の絶縁体層と直接に接することは、困難である。これは、銅が、半導体層や絶縁体層の表面や層中へ拡散しやすい性質を持っているためである。【０００３】
そこで、電極や配線のバリア層として、窒化チタン、窒化タンタル、窒化タングステン等の窒化金属膜が適用されてきた。また、従来の銅の電極又は配線の密着層として、チタン、タンタルなどの金属膜が適用されてきた。【０００４】
近年、ＬＳＩを構成するトランジスタとして、相補型金属酸化物半導体（Ｃｏｍｐｌｅｍｅｎｔａｌｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＣＭＯＳ））の電界効果トランジスタが用いられている。ＭＯＳで用いられる酸化物は、ハフニウム酸化物等の金属酸化物、あるいはシリコン酸化物等の半導体酸化物であり、金属電極は、タングステン、窒化タングステン、チタン、窒化チタン、タンタル、窒化タンタル、ニッケル、コバルト、モリブデン、高キャリア濃度を有するシリコン、のうちの少なくとも一つ以上である。ＣＭＯＳは、Ｎｅｇａｔｉｖｅ（ｎ）型ＭＯＳとＰｏｓｉｔｉｖｅ（ｐ）型ＭＯＳから構成されている。ｎ型ＭＯＳでは、通常、ソース／ドレインにおいて、金属電極とｎ型半導体層が接合しており、ｐ型ＭＯＳでは、通常、ソース／ドレインにおいて、金属電極とｐ型半導体層が接合している。【０００５】
ところで、金属とシリコンからなる遷移金属シリサイド膜は、遷移金属珪素化合物又は遷移金属珪化物とも呼ばれ、近年に研究開発が進められている。金属としての特性を利用した遷移金属シリサイド膜は、金属性シリサイド又はメタリックシリサイドと呼ばれ、耐熱性、耐酸化性、耐食性、電気伝導特性等に優れ、電極、高温構造物、耐環境用コーティング等の材料として期待される。半導体としての特性を利用した遷移金属シリサイド膜は、シリサイド半導体又はシリサイド系半導体又はセミコンダクティングシリサイドと呼ばれ、発光素子、太陽電池、熱電変換素子等の材料として期待される。また、半導体装置の技術分野では、遷移金属シリサイド膜は、シリコンを用いるＬＳＩ等のプロセスにマッチングのよい材料として知られている。【０００６】
本発明者らは、先に、ＭＳｉｎ（但し、Ｍ：遷移金属、Ｓｉ：シリコン、ｎ＝７−１６）に係る遷移金属シリサイド膜を提案し、該遷移金属シリサイド膜を用いた半導体装置を提案した（特許文献１、特許文献２参照）。特許文献１に係る前記遷移金属シリサイド膜ＭＳｉｎ（但し、Ｍ：遷移金属、Ｓｉ：シリコン、ｎ＝７−１６）は、遷移金属とシリコンの化合物であり、遷移金属原子の周りを７個以上１６個以下のＳｉ原子が取り囲む遷移金属内包シリコンクラスターを単位構造とし、遷移金属原子の第１及び第２近接原子にＳｉが配置されており、次のような特徴を備えている。第１は、水素脱離による劣化の抑制であり、第２は、電界効果による電気伝導制御性と高いキャリア移動度である。また、本発明者らは、遷移金属内包シリコンクラスターを単位構造とした膜は、アモルファスシリコンに代替し薄膜トランジスタのチャネル領域に用いることができることを提案した（特許文献２参照）。【０００７】
また、本発明者らは、遷移金属Ｍとシリコンの組成比ｎが７−１６の範囲の金属珪素化合物薄膜を、半導体基板表面上にヘテロエピタキシャル成長させて作製した半導体コンタクト構造を提案した（特許文献３参照）。【０００８】
また、本発明者らは、遷移金属の原料ガスとシリコンの原料ガスを気相中で化学反応させることにより、シリコン／遷移金属の組成比が３より大で１６以下の前駆体を気相中で作製した後に、該前駆体を基板上に堆積して、シリコン／遷移金属の組成比が３より大で１６以下の遷移金属シリサイド膜を該基板上に作製することを実現した（特許文献４参照）。特許文献４では、金属電極膜と半導体基板（Ｎ型Ｓｉ基板）の接触界面にＷＳｉｎ膜を挿入したソース／ドレイン構造を持つＳｉのＮＭＯＳトランジスタを提案した。Ｓｉ組成比ｎの高いＷＳｉｎ膜（例えば、ｎ＝８−１２）を用いることにより、Ｓｉ基板とＷＳｉｎ膜の接触界面に生じる欠陥準位を低減することができ、金属とＳｉ基板の間で生じるエネルギー障壁の高さを制御して金属／Ｓｉ基板の接触抵抗を低減することが可能となることを開示した。ＷＳｉｎ膜を備える電極構造は、Ｎ−ＭＯＳトランジスタのみならず、Ｐ−ＭＯＳトランジスタにも有効であり、また、Ｓｉトランジスタのみならず、Ｇｅトランジスタにも有効であることを開示した。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】国際公開ＷＯ２００９／１０７６６９
【特許文献２】特開２０１１−０６６４０１号公報
【特許文献３】国際公開ＷＯ２０１３／１３３０６０
【特許文献４】特開２０１６−２１１０３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
銅が、隣接する層の表面や層中へ拡散しやすい性質を持っているため、拡散した銅が電流リークの経路となり、半導体装置および電子制御装置の性能を劣化させてしまうという問題があった。そこで、銅と、半導体層や絶縁体層との間に、銅の拡散を防止するためのバリア層を別途設ける必要がある。【００１１】
従来、バリア層として窒化金属膜等を用いた場合、バリア層と半導体層が接触する界面では、大きな接触抵抗ができてしまい、この大きな接触抵抗が半導体装置や電子制御装置の性能を劣化させてしまうという問題があった。【００１２】
また、バリア層と銅を密着させる必要があるが、従来のバリア層と銅には十分な密着性が無かった。そこで、密着性を向上させるために、さらに密着層が挿入されることがあった。例えば、従来の半導体装置の電極又は配線には、密着層としてタンタル、バリア層として窒化タンタルが利用されているものがある。この場合、銅、タンタル、窒化タンタルの順で積層された積層構造が採用されてきた。しかしながら、半導体装置の微細化に伴い、この電極や配線も微細化されてきたが、密着層とバリア層の厚さの薄化には限界があるので、銅の膜厚のみを小さくする必要があった。その結果、タンタルと窒化タンタルの膜厚が電極又は配線の膜厚をかなり占めるようになり、電極又は配線の寄生抵抗が高くなってしまうという問題が生じた。この問題は、半導体装置の微細化に伴い、ますます顕著になっている。【００１３】
また、バリア層や密着層が金属の場合には、銅とバリア層又は密着層との界面で、伝導電子の散乱が起き、電極又は配線の高抵抗化の原因となるという問題があった。【００１４】
本発明は、これらの問題を解決しようとするものであり、本発明は、銅または銅を主成分とする合金からなる導電体を構成する銅が、隣接する物体へ拡散することを防止可能な層を有する導電性積層体及びその製造方法を提供することを目的とする。また、銅または銅を主成分とする合金からなる導電体との密着性の優れた層を有する導電性積層体及びその製造方法を提供することを目的とする。銅または銅を主成分とする合金からなる導電体の、半導体との接触抵抗の低減を可能とする電子素子を提供することを目的とする。銅または銅を主成分とする合金からなる導電体の、電極乃至配線等に用いた際の寄生抵抗低減を可能とする電子素子を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、前記目的を達成するために、以下の特徴を有するものである。【００１６】
（１）  第１の物体と、銅又は銅を主成分とする合金からなる導電体とが、タングステンシリサイド膜を介して積層された積層構造を備え、前記タングステンシリサイド膜のシリコン／タングステンの組成比が４より大で１２以下であることを特徴とする導電性積層体。
（２）  前記タングステンシリサイド膜の厚さは、０．３ｎｍ以上で１０ｎｍ以下であることを特徴とする前記（１）に記載の導電性積層体。
（３）  前記第１の物体は、金属体、半導体、絶縁体のうちの少なくとも一つ以上であることを特徴とする前記（１）又は（２）に記載の導電性積層体。
（４）  前記半導体は、シリコン、ゲルマニウム、シリコンとゲルマニウムの化合物、シリコンとカーボンの化合物のうちの少なくとも一つ以上であることを特徴とする、前記（３）記載の導電性積層体を備える電子素子。
（５）  前記絶縁体は、シリコン酸化物、カーボン酸化物、シリコンカーボン酸化物、シロキサン系有機化合物膜、シリコン窒化物、カーボン窒化物、シリコンカーボン窒化物、金属酸化物、金属窒化物のうちの少なくとも一つ以上であることを特徴とする前記（３）に記載の導電性積層体を備える電子素子。
（６）  前記金属体は、銅、金、タングステン、コバルト、チタン、ニッケル、モリブデンのうち少なくとも一つ以上であることを特徴とする前記（３）に記載の導電性積層体を備える電子素子。
（７）  タングステンの原料ガスとシリコンの原料ガスを気相中で化学反応させることにより、シリコン／タングステンの組成比が４より大で１２以下の前駆体を気相中で作製した後に、該前駆体を第１の物体上に堆積して、タングステンシリサイド膜を作製する工程と、銅又は銅を主成分とする合金からなる導電体を、前記タングステンシリサイド膜上に作製する工程とを有することを特徴とする導電性積層体の製造方法。
【発明の効果】
【００１７】
本発明では、所定の組成比のタングステンシリサイド膜を、銅又は銅を主成分とする合金からなる導電体（以下、「銅合金導電体」とも呼ぶ。）に隣接して設けることにより、銅の拡散を防止する優れたバリア特性、及び銅合金導電体との密着性向上、という効果を奏する。そのため、タングステンシリサイド膜は従来の密着層とバリア層の両方の役割を果たすことができる。【００１８】
また、本発明の導電性積層体を備えた電子素子について、銅合金導電体と半導体との間にタングステンシリサイド膜を介在させる半導体装置の場合は、優れたバリア特性の効果、及び銅合金導電体と半導体層との接触抵抗低減の効果を両立させることができる。【００１９】
また、本発明の導電性積層体を電極構造や配線等に用いた電子素子の場合に、タングステンシリサイド膜を介在させる場合は、高い密着性とバリア機能により、電極や配線に占める銅合金導電体の膜厚の割合を高くすることができ、銅合金導電体の電極の寄生抵抗低減の効果を奏する。【００２０】
また、タングステンシリサイド膜は低い状態密度を有するため、銅合金導電体とタングステンシリサイド膜との界面での伝導電子の散乱を抑えることが可能である。その結果、電極及び配線の低抵抗化が可能である。【００２１】
また、本発明によれば、銅合金導電体と半導体層との接触抵抗低減の効果を奏するため、集積回路のさらなる微細化及び性能の向上を図れる。【００２２】
本発明の製造方法では、所定の組成比のタングステンシリサイド膜を堆積する工程と、銅または銅を主成分とする合金からなる導電体の形成工程を有することにより、銅が、隣接する物体へ拡散しない導電性積層体を製造することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態の導電性積層体を説明する断面模式図である。
【図２】第1の実施形態の導電性積層体を備えた半導体装置を説明する断面模式図である。
【図３】図２の具体例の図である。
【図４】図３と直交する面の断面模式図である。
【図５】第1の実施形態のＭＯＳ構造を備えた半導体装置の断面模式図である。
【図６】第1の実施形態のＭＯＳ構造を備えた半導体装置の断面模式図である。
【図７】第１の実施形態における、実施例と比較例のダイオード特性を比較した結果を示す図である。
【図８】第１の実施形態における、タングステンシリサイド膜を構成するタングテンとシリコンのクラスター構造を示す模式図である。
【図９】第１の実施形態における、タングステンシリサイド膜を構成するクラスターを３つ凝集させた構造の電荷の偏りを統計的に示した図である。
【図１０】第２の実施形態の電子素子の断面模式図である。
【図１１】第２の実施形態においてバリア機能の評価として加速条件下で経時絶縁破壊試験（ＴＤＤＢ）を行った結果を示す図である。
【図１２】第２の実施形態において、絶縁破壊試験（ＴＤＤＢ）による累積故障確率と故障時間の関係を示した図である。
【図１３】第２の実施形態において、絶縁破壊試験（ＴＤＤＢ）の結果から、寿命を外挿予測した図である。
【図１４】第３の実施形態の電子素子の断面模式図である。
【発明を実施するための形態】
【００２４】
本発明の実施形態について以下説明する。
【００２５】
本発明者らは、銅又は銅を主成分とする合金からなる導電体から銅が拡散しないように、該導電体に接してタングステンシリサイド膜を積層した積層構造を備える導電性積層体を実現したものである。
【００２６】
タングステンシリサイド膜は、シリコン／タングステンの組成比が４より大で１２以下である。組成比が４以下であると、膜中ではタングステンシリコンクラスター構造を有さないため、バリア機能が不十分であり、１２より大であると、銅がタングステンシリサイド膜中のシリコン格子間を縫って移動してしまい、バリア機能が不十分となる。
【００２７】
タングステンシリサイド膜はアモルファス構造を有していることが望ましいが、結晶構造を有していてもよい。
【００２８】
タングステンシリサイド膜の厚さは、０．３ｎｍ以上で１０ｎｍ以下であることが好ましい。０．３ｎｍより薄いと、バリア機能が不十分であり、１０ｎｍを超えるとタングステンシリサイド膜の寄生抵抗が大きくなってしまうからである。
【００２９】
タングステンシリサイド膜は、銅又は銅を主成分とする合金からなる導電体から、導電体の構成成分の銅が、金属体、半導体、絶縁体等の表面及び物質内に拡散することを防止する。ここで、銅を主成分とする合金とは、銅の成分が重量比で５０％以上の合金をいう。銅の成分が７０重量％以上のように大である場合は、タングステンシリサイド膜の有無による効果の差が顕著である。銅を主成分とする合金として、例えば、シリコン銅、ニッケル銅、アルミニウム銅、マンガン銅、クロム銅、硫化銅、セレン化銅、テルル化銅、ジルコニウム銅、チタン銅、金銅、亜鉛銅、スズ銅、コバルト銅、タンタル銅等が挙げられる。
【００３０】
図１は、本発明の実施形態の導電性積層体の基本構造の主要部を説明する断面模式図である。導電性積層体の基本構造の主要部は、少なくとも、銅又は銅を主成分とする合金からなる導電体１と、タングステンシリサイド膜２とが積層された積層構造を備える。タングステンシリサイド膜２の、導電体１の接する面の反対側の面に、タングステンシリサイド膜２に接して、第１の物体が積層されている。第１の物体は、金属体、半導体、絶縁体のいずれか１つ以上であり、銅合金導電体がもし隣接したら銅が拡散されうる物質である。
【００３１】
本実施形態の導電性積層体の製造方法は、次の工程を備える。
（工程１）  導電性積層体の準備段階として、第１の物体（半導体、金属体、絶縁体）を準備する工程。例えば、ｎ型ＭＯＳ構造を製造するためには、ｎ型シリコン層を、ｐ型ＭＯＳ構造を製造するためには、シリコンゲルマニウム層を形成する工程。
（工程２）  第１の物体の上にタングステンシリサイド膜を形成する工程。
（工程３）  タングステンシリサイド膜の上に、銅又は銅を主成分とする合金からなる導電体を形成する工程。
（工程４）  必要に応じて熱処理する工程。
【００３２】
（工程２）におけるタングステンシリサイド膜の形成は、タングステンの原料ガスとシリコンの原料ガスを気相中で化学反応させることにより作製することができる。特許文献４に記載されたと同様の製造方法である。タングステンの原料ガスとシリコンの原料ガスを基板表面で化学反応させるのではなく、原料ガスを気相中で化学反応させることによって、より具体的にいえば、シリコン／タングステンの組成比が４を超える前駆体を気相中で作製し、該前駆体を基板上へ堆積させることによって、シリコン／タングステンの組成比が４を超えるタングステンシリサイド膜を作製できる。例えば、シリコンの原料ガス同士が反応しない温度の４００℃に維持した反応炉の中に、シリコンの原料ガスを予め満たしておき、その反応炉の中にタングステンの原料ガスを導入することにより、気相中でタングステンシリサイド膜の前駆体を作製する。気相中での熱的な化学反応を利用することが望ましいが、基板温度の高温化も効果的である。タングステンの原料ガスとして、六フッ化タングステンガス、六塩化タングステンガス、有機タングステンガス等が挙げられる。シリコンの原料ガスとして、シランガス、ジシランガス、ジクロロシラン、四塩化ケイ素等が挙げられる。
【００３３】
（工程３）における銅又は銅を主成分とする合金からなる導電体の形成工程は、通常の電極や配線の製造における導電体形成工程を適宜用いることができる。銅を主成分とする合金として、上述の合金が好ましい。
【００３４】
銅又は銅を主成分とする合金からなる導電体と、金属体又は半導体又は絶縁体が接している構造体について、熱処理を行うと、銅が金属体又は半導体又は絶縁体へ拡散し、金属体又は半導体又は絶縁体の特性が大きく変化してしまう。例えば、銅が金属体へ拡散すると、金属体の電気伝導率が変化する。銅が半導体へ拡散すると、半導体のバンドギャップ内に準位が形成されて、半導体のキャリアタイプやキャリア濃度が変化したり、リーク電流の原因となったりする。銅が絶縁体へ拡散すると、銅が絶縁体中でパーコレーション的に繋がってしまい、それがリーク電流の経路となり、絶縁体は電気的な絶縁性を失ってしまう。これらの銅の物体中への拡散は約２００℃以上の熱処理によって起きる。一方、タングステンシリサイド膜を介することで、熱処理を行っても、銅の拡散を防止することができる。例えば、窒素雰囲気で６００℃３０分の熱処理を行っても、タングステンシリサイド膜が、銅の物体中への拡散を防止する。
【００３５】
（第１の実施形態）
本発明の第１の実施形態の導電性積層体について、図を参照して以下説明する。本実施形態では、半導体への銅の拡散を防止する構造を中心に説明する。
【００３６】
図２は、本発明の実施形態の導電性積層体を備えた半導体装置の構造を説明する断面模式図である。半導体装置は、銅又は銅を主成分とする合金からなる導電体１、タングステンシリサイド膜２、半導体層３の順で積層された積層構造を備える。
【００３７】
図３は、図２の具体例であり、銅又は銅を主成分とする合金からなる導電体１、タングステンシリサイド膜２、半導体層３の順で積層された積層構造を備える半導体装置の断面模式図である。図３では、タングステンシリサイド膜２が銅又は銅を主成分とする合金からなる導電体１を囲った構造である。
【００３８】
図４は、図３の、タングステンシリサイド膜２で銅合金導電体１を囲った構造の、図３と直交する面の断面模式図である。
【００３９】
図５は、銅又は銅を主成分とする合金からなる導電体１、タングステンシリサイド膜２、半導体層３の順で積層された２つの積層構造の間に、金属（ゲート）７、酸化物８、半導体層３のＭＯＳ構造を備えた半導体装置の断面模式図である。
【００４０】
図６は、銅又は銅を主成分とする合金からなる導電体１、タングステンシリサイド膜２、シリコンゲルマニウム層９の順で積層された２つの積層構造の間に、金属（ゲート）１７、酸化物１８、半導体層１０のＭＯＳ構造を備えた半導体装置の断面模式図である。
【００４１】
本実施形態のタングステンシリサイド膜と接する半導体として、シリコン、ゲルマニウム、シリコンとゲルマニウムの化合物、シリコンとカーボンの化合物のうちの少なくとも一つ以上が好ましい。シリコンとゲルマニウムの化合物層は、（ゲルマニウム）／（シリコン＋ゲルマニウム）の組成比が０より大で１以下であることが好ましい。
【００４２】
〈バリア機能と熱処理の関係〉
銅とタングステンシリサイド膜の積層構造を作製した後に熱処理を行っても、タングステンシリサイド膜のバリア機能は維持される。熱処理とバリア機能について、次に示す試験により調べた。
【００４３】
〈実施例１〉  銅（厚さ：２００ｎｍ）、タングステンシリサイド膜（厚さ：５ｎｍ）、ｐ＋型シリコン層（厚さ：１００ｎｍ）、ｎ型シリコン層（厚さ：５００μｍ）の順で積層されたダイオードの実施例１を作製し、窒素雰囲気下で４００℃、５００℃、６００℃の熱処理を、各々３０分間行い、ダイオード特性を測定した。
【００４４】
〈比較例１〉  銅（厚さ：２００ｎｍ）、ｐ＋型シリコン層（厚さ：１００ｎｍ）、ｎ型シリコン層（厚さ：５００μｍ）の順で積層されたダイオードの比較例１を作製し、窒素雰囲気下で４００℃、５００℃、６００℃の熱処理を、各々３０分間行い、ダイオード特性を測定した。
【００４５】
図７は、実施例１と比較例１についてのダイオード特性を比較した結果を示す図である。図７は、実施例と比較例のダイオードの熱処理前後における理想係数の累積分布を示す。ここで、銅の拡散の評価には、ダイオードの電流−電圧特性から求まる理想係数を指標とした。実施例１の積層構造で、熱処理前、４００℃熱処理後、５００℃熱処理後、６００℃熱処理後のものを、それぞれ線ｅｆｇｈで示す。比較例１の積層構造で、熱処理前、４００℃熱処理後、５００℃熱処理後、６００℃熱処理後のものを、それぞれ線ａｂｃｄで示す。熱処理前のダイオードにおいては、タングステンシリサイド膜の有無に関係なく、理想係数が１に近い値を示す。これは、再結合電流やリーク電流の成分がほとんどなく、理想的なダイオードであることを示している。一方で熱処理後のダイオードにおいては、タングステンシリサイド膜の有無で大きく異なる結果が得られる。タングステンシリサイド膜の無いダイオードにおいては、熱処理温度の増大に伴い、銅がシリコン層中に拡散することにより、理想係数が増大し、再結合電流やリーク電流の成分が増大する。タングステンシリサイド膜のある実施例１のダイオードにおいては、熱処理後も理想係数が１に近い値を維持し、良好なダイオード特性が得られる。これは、タングステンシリサイド膜が、銅のシリコン層中への熱拡散を防止していることを示している。つまり、タングステンシリサイド膜は、６００℃の熱処理後でも、銅の拡散バリアの効果を維持する。また、タングステンシリサイド膜を介在させたダイオードでは、６００℃の熱処理後でも、銅電極の膜剥がれは無く、銅とタングステンシリサイド膜の良好な密着性を保った。一方、タングステンシリサイド膜を介在させないダイオードでは、目視でも銅の膜構造の変化が観測された。
【００４６】
〈バリア特性と密着性の評価〉
タングステンシリサイド膜は銅の拡散を防止すると共に密着性が高い特徴を有する。タングステンシリサイド膜の、銅の拡散防止機構と、銅との密着性について調べた。
【００４７】
図８（ａ）は、第一原理計算から求めた１個のタングテン原子と１２個のシリコン原子から成るタングステンシリコンクラスターの安定構造を示した模式図であり、原子の横に記載した数値が電荷の偏りを示している。このタングステンシリコンクラスターが多数個で凝集した物質がタングステンシリサイド膜である。プラスの値は、電荷がポジティブに帯電しており、マイナスの値は、電荷がネガティブに帯電していることを示している。このタングステンシリコンクラスターの中では１２個のシリコン原子から１個のタングステン原子へ電荷が移動することにより、シリコン原子の電荷がポジティブに、タングステン原子の電荷がネガティブに偏って、極性を形成している。図８（ｂ）は、第一原理計算から求めた、（ａ）図のタングステンシリコンクラスターに１個の銅原子が結合している構造を示した模式図である。銅原子がタングステンシリコンクラスターに吸着すると、タングステンシリコンクラスター内のシリコン原子と銅原子との間に極性が形成される。この極性形成は、シリコン原子と銅原子との間で強固に結合していることを示しており、この結合エネルギーは３．２７ｅＶと大きな値を示す。即ち、銅がタングステンシリサイド膜を移動しようとしても、タングステンシリサイド膜を構成しているタングステンシリコンクラスターが銅を捕獲して、銅の移動が阻害される。
【００４８】
図９は、図８で示したタングステンシリコンクラスターを３つ凝集させて、その安定構造の電荷の偏りを統計的に示した図である。本図は、３つのクラスターが凝集した構造においても、図８と同様に、シリコン原子とタングステン原子の間で電荷の偏りがあることを示している。これは、タングステンシリコンクラスターが多数個で凝集したタングステンシリサイド膜でも同様に、膜中でシリコン原子とタングステン原子の間で電荷の偏りがあることを示している。即ち、タングステンシリサイド膜中のシリコン原子と銅原子が高い結合力で密着することを示し、さらに、タングステンシリサイド膜が銅の拡散を防止することを示している。
【００４９】
上述した評価は、銅で調べたが、銅の拡散が問題となるような銅を主成分とする合金の場合も、同様に効果がある。
【００５０】
（第２の実施形態）
第２の実施形態では、本発明の導電性積層体を用いて絶縁体への銅の拡散を防止する構造について説明する。
【００５１】
図１０は、銅又は銅を主成分とする合金からなる導電体１、タングステンシリサイド膜２、絶縁体４の順で積層された積層構造を備える電子素子の断面模式図である。ここで、絶縁体として、電子素子に通常用いられる絶縁体が挙げられる。
【００５２】
本実施形態の電子素子として、半導体装置等の場合、電子素子の電極（銅又は銅を主成分とする合金からなる導電体１）と層間絶縁膜との間に、タングステンシリサイド膜を設けることができる。または、下記の例のようにＭＯＳキャパシタを構成できる。タングステンシリサイド膜は、優れたバリア特性を示し、また従来の密着層とバリア層の両方の機能を果たす。タングステンシリサイド膜は膜厚５ｎｍで十分な機能を果たした。タングステンシリサイド膜は膜厚が０．３ｎｍ以上で１０ｎｍ以下であることが好ましい。また、銅又は銅を主成分とする合金からなる導電体との界面散乱が小さい。即ち、バリア膜が従来の金属膜である場合、より微細化する際に、銅中の伝導電子がバリア膜との界面でプラズモン散乱を起こして高抵抗化するという問題があるのに対して、タングステンシリサイド膜の場合は、半導体のため界面散乱が少ないという利点がある。
【００５３】
本実施形態における絶縁体として、シリコン酸化物、カーボン酸化物、シリコンカーボン酸化物、シロキサン系有機化合物膜、シリコン窒化物、カーボン窒化物、シリコンカーボン窒化物、金属酸化物、金属窒化物のうちの少なくとも一つ以上であることが好ましい。
【００５４】
〈バリア機能の評価〉
タングステンシリサイド膜は銅の拡散をバリアする機能を有している。バリア機能について、次に示す試験により調べた。
【００５５】
〈実施例２〉  銅（厚さ：２００ｎｍ）、タングステンシリサイド膜（厚さ：５ｎｍ）、シリコン酸化膜（厚さ：２０ｎｍ）、シリコン層（厚さ：５００μｍ）の順で積層された積層構造のＭＯＳキャパシタの実施例２を作製した。
【００５６】
〈比較例２〉  銅（厚さ：２００ｎｍ）、シリコン酸化膜（厚さ：２０ｎｍ）、シリコン層（厚さ：５００μｍ）の順で積層された積層構造のＭＯＳキャパシタの比較例２を作製した。
【００５７】
図１１は、ＭＯＳキャパシタの実施例２（線Ｂ）とＭＯＳキャパシタの比較例２（線Ａ）について、加速条件下で経時絶縁破壊試験（ＴＤＤＢ）を行った結果を示す図である。この試験では、２００℃の真空雰囲気下で、銅電極にプラス５ＭＶ／ｃｍの電界強度を印可し続けて、電流密度を一定時間毎に観測する。この環境により、銅の拡散が加速されて、銅がシリコン酸化膜中に拡散すると、拡散した銅がリーク電流の経路となり、電流密度が急峻に増大する。
【００５８】
図１２は、図１１の試験の結果の累積故障確率と故障時間の関係を示した図である。図１１の試験において、電流密度が１Ａ／ｃｍ２に達した時間を故障時間として、タングステンシリサイド膜の有無でバリア特性を比較した。その結果、タングステンシリサイド膜を有するＭＯＳキャパシタの実施例２（線Ｄ）が、タングステンシリサイド膜の無いＭＯＳキャパシタの比較例２（線Ｃ）に比べて、故障時間が３桁から４桁ほど延びた。
【００５９】
図１３は、銅、タングステンシリサイド膜、シリコン酸化膜、シリコン層の順で積層された積層構造（実施例２）の加速劣化試験の結果から、寿命を外挿予測した図である。タングステンシリサイド膜が５ｎｍの極薄膜にも関わらず１００℃で、１０年間以上の実用的な信頼性寿命に相当する。
【００６０】
（第３の実施形態）
第３の実施形態では、本発明の導電性積層体を用いて金属体への銅の拡散を防止する構造について説明する。
【００６１】
図１４は、少なくとも、銅又は銅を主成分とする合金からなる導電体１、タングステンシリサイド膜２、金属５の順で積層された積層構造を備える電子素子の断面模式図である。本図は、金属５にさらにタングステンシリサイド膜６が順に積層された積層構造である。タングステンシリサイド膜（２、６）が、銅又は銅を主成分とする合金からなる導電体１及び金属５を囲った構造である。本図の電子素子は、例えば、電極や配線である。金属５として、従来から電極や配線の導電金属として用いられる金属が挙げられる。金属５は、銅が拡散するような金属材料であり、タングステンシリサイド膜２はバリア層の機能を有している。金属５は、例えば、銅、タングステン、コバルト、チタン、ニッケル、モリブデンのうち少なくとも一つ以上が好ましい。
【００６２】
以上、上記実施形態では、本発明の導電性積層体を適用できる電子素子について、ＣＭＯＳ等の半導体装置の電極や絶縁構造や配線を例示した。電子素子は、例えば、電子制御装置、記憶装置等の信号の入出力部構造、電流や電圧やスピンを利用した装置等でもよい。本発明の電子素子は、例示したものに制限されない。
【００６３】
なお、上記実施形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。
【産業上の利用可能性】
【００６４】
本発明の導電性積層体は、銅又は銅を主成分とする合金からなる導電体の銅が隣接する物体に拡散するのを防止するバリア層を有するので、各種電気装置、電子部品に幅広く利用できる。
【符号の説明】
【００６５】
１        銅又は銅を主成分とする合金からなる導電体
２、６        タングステンシリサイド膜
３、１０        半導体層
４        絶縁体
５        金属
７、１７        金属（ゲート）
８、１８        酸化物
９        シリコンゲルマニウム層
【図１】
2019093207.tif 000003
【図２】
2019093207.tif 000004
【図３】
2019093207.tif 000005
【図４】
2019093207.tif 000006
【図５】
2019093207.tif 000007
【図６】
2019093207.tif 000008
【図７】
2019093207.tif 000009
【図８】
2019093207.tif 000010
【図９】
2019093207.tif 000011
【図１０】
2019093207.tif 000012
【図１１】
2019093207.tif 000013
【図１２】
2019093207.tif 000014
【図１３】
2019093207.tif 000015
【図１４】
2019093207.tif 000016
【国際調査報告】
2019093207.tif 000017
2019093207.tif 000018
2019093207.tif 000019