(57)【要約】  本発明は、寸法公差の影響を抑制することが可能な半導体装置およびその製造方法を提供することを目的とする。本発明による半導体装置は、各々が内部に冷媒通路（１１）を有する複数の冷却板（１）と、各冷却板（１）を離間して積層するスペーサ（５）と、少なくとも１つの冷却板（１）の少なくとも一方主面上に設けられた半導体パッケージ（２）と、隣接する冷却板（１）の間に設けられ、半導体パッケージ（２）を冷却板（１）の方に付勢するばね板（４）とを備える。
2019106820.tif 000002
【特許請求の範囲】
【請求項１】
各々が内部に冷媒通路（１１）を有する複数の冷却板（１）と、
各前記冷却板（１）を離間して積層するスペーサ（５）と、
少なくとも１つの前記冷却板（１）の少なくとも一方主面上に設けられた半導体パッケージ（２）と、
隣接する前記冷却板（１）の間に設けられ、前記半導体パッケージ（２）を前記冷却板（１）の方に付勢するばね板（４）と、
を備える、半導体装置。
【請求項２】
少なくとも１つの前記冷却板（１）は、前記積層方向および当該積層方向に対して垂直方向に前記冷媒通路（１１）を有することを特徴とする、請求項１に記載の半導体装置。
【請求項３】
各前記冷却板（１）のうち前記積層の最上段および最下段の前記冷却板（１）は、他の冷却板（１）よりも剛性が高いことを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
前記半導体パッケージ（２）は、上アーム回路および下アーム回路を有する２ｉｎ１パッケージを含むことを特徴とする、請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記半導体パッケージ（２）は、上アーム回路または下アーム回路のいずれか１つを有する１ｉｎ１パッケージを含むことを特徴とする、請求項１から３のいずれか１項に記載の半導体装置。
【請求項６】
少なくとも１つの前記冷却板（１）に対して、前記半導体パッケージ（２）が前記冷却板（１）の少なくとも一方主面上に複数設けられていることを特徴とする、請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
前記冷却板（１）の積層数は可変であることを特徴とする、請求項１から６のいずれか１項に記載の半導体装置。
【請求項８】
前記半導体パッケージ（２）は、内部に絶縁層を有することを特徴とする、請求項１から７のいずれか１項に記載の半導体装置。
【請求項９】
前記半導体パッケージ（２）と前記冷却板（１）との間に絶縁基板をさらに備えることを特徴とする、請求項１から７のいずれか１項に記載の半導体装置。
【請求項１０】
前記ばね板（４）は、蛇腹形状であることを特徴とする、請求項１から９のいずれか１項に記載の半導体装置。
【請求項１１】
前記ばね板（４）は、蛇腹が形成される方向が前記積層方向と平行となるように設けられていることを特徴とする、請求項１０に記載の半導体装置。
【請求項１２】
前記ばね板（４）は、蛇腹が形成される方向が前記積層方向に対して垂直となるように設けられていることを特徴とする、請求項１０に記載の半導体装置。
【請求項１３】
前記半導体パッケージ（２）は、前記積層方向に複数設けられ、
各前記半導体パッケージ（２）の主端子は、前記積層方向に揃っていることを特徴とする、請求項１から１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記冷却板（１）は、前記半導体パッケージ（２）が設けられる面にグリス（３）を設ける凹部（１４）を有することを特徴とする、請求項１から１３のいずれか１項に記載の半導体装置。
【請求項１５】
前記冷却板（１）は、リブ（１５）を有することを特徴とする、請求項１から１４のいずれか１項に記載の半導体装置。
【請求項１６】
各前記冷却板（１）の前記冷媒通路（１１）に冷媒を供給するパイプ（６）をさらに備えることを特徴とする、請求項１から１５のいずれか１項に記載の半導体装置。
【請求項１７】
前記半導体パッケージ（２）は、ＳｉＣを主成分とする半導体素子を有することを特徴とする、請求項１から１６のいずれか１項に記載の半導体装置。
【請求項１８】
少なくとも１つの前記冷却板（１）は、前記積層方向に前記冷媒通路（１１）を有し、かつ前記積層方向に対して垂直方向に前記冷媒通路（１１）を有さないことを特徴とする、請求項１から１７のいずれか１項に記載の半導体装置。
【請求項１９】
前記半導体パッケージ（２）は、前記ばね板（４）の設置位置を規定する突起部（１６）を有することを特徴とする、請求項１から１８のいずれか１項に記載の半導体装置。
【請求項２０】
各前記冷却板（１）は、前記半導体パッケージ（２）の設置位置を規定する凹部（１８）または突起部（１７）を有することを特徴とする、請求項１から１９のいずれか１項に記載の半導体装置。
【請求項２１】
請求項１に記載の半導体装置の製造方法であって、
（ａ）少なくとも一方主面上に前記半導体パッケージ（２）を設けた少なくとも１つの前記冷却板（１）を含む複数の前記冷却板（１）を準備する工程と、
（ｂ）前記半導体パッケージ（２）上に前記ばね板（４）を配置しつつ、前記スペーサ（５）を介して前記複数の冷却板（１）を積層する工程と、
を備える、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、電力制御機器等に使用される半導体装置の構造およびその製造方法に関する。
【背景技術】
【０００２】
従来、内部に冷媒通路を有する複数の冷却管と、各冷却管の一主面に固定された半導体パッケージと、複数の冷却管を離間配置した棚状の冷却構造体として積層するとともに、冷却構造体の端部において気密性を保つためのシールスペーサ部と、冷却構造体の一端および他端に設けられ、各冷却管の各々に冷媒を出し入れする一つの開口がシールスペーサ部と気密状に接続されたヘッダとを備える半導体装置が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２６３６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、半導体装置を組み立てる際に、当該半導体装置を構成する各構成要素の寸法公差の影響を受けて冷却管が変形する可能性があった。【０００５】
本発明は、このような問題を解決するためになされたものであり、寸法公差の影響を抑制することが可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、本発明による半導体装置は、各々が内部に冷媒通路を有する複数の冷却板と、各冷却板を離間して積層するスペーサと、少なくとも１つの冷却板の少なくとも一方主面上に設けられた半導体パッケージと、隣接する冷却板の間に設けられ、半導体パッケージを冷却板の方に付勢するばね板とを備える。
【発明の効果】
【０００７】
本発明によると、半導体装置は、各々が内部に冷媒通路を有する複数の冷却板と、各冷却板を離間して積層するスペーサと、少なくとも１つの冷却板の少なくとも一方主面上に設けられた半導体パッケージと、隣接する冷却板の間に設けられ、半導体パッケージを冷却板の方に付勢するばね板とを備えるため、寸法公差の影響を抑制することが可能となる。【０００８】
本発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態による半導体装置の構成の一例を示す図である。
【図２】本発明の実施の形態による半導体装置の構成の一例を示す図である。
【図３】本発明の実施の形態による冷却板の一例を示す図である。
【図４】本発明の実施の形態による冷却板の一例を示す断面図である。
【図５】本発明の実施の形態による半導体パッケージの一例を示す図である。
【図６】本発明の実施の形態によるばね板の一例を示す図である。
【図７】本発明の実施の形態によるスペーサの一例を示す図である。
【図８】本発明の実施の形態によるフタの一例を示す図である。
【図９】本発明の実施の形態によるパイプの一例を示す図である。
【図１０】本発明の実施の形態による半導体装置の製造工程の一例を示す図である。
【図１１】本発明の実施の形態による半導体装置の製造工程の一例を示す図である。
【図１２】本発明の実施の形態による半導体装置の製造工程の一例を示す図である。
【図１３】本発明の実施の形態による半導体装置の製造工程の一例を示す図である。
【図１４】本発明の実施の形態による半導体装置の製造工程の一例を示す図である。
【図１５】本発明の実施の形態による半導体装置の製造工程の一例を示す図である。
【図１６】本発明の実施の形態による半導体装置の構成の一例を示す図である。
【図１７】本発明の実施の形態による半導体装置の構成の一例を示す図である。
【図１８】本発明の実施の形態による半導体装置の構成の一例を示す図である。
【図１９】本発明の実施の形態による半導体装置の構成の一例を示す図である。
【図２０】本発明の実施の形態による半導体装置の構成の一例を示す図である。
【図２１】本発明の実施の形態による半導体装置の構成の一例を示す図である。
【図２２】本発明の実施の形態によるばね板の設置の一例を示す図である。
【図２３】本発明の実施の形態によるばね板の設置の一例を示す図である。
【図２４】本発明の実施の形態による半導体装置の構成の一例を示す図である。
【図２５】本発明の実施の形態による冷却板の一例を示す図である。
【図２６】本発明の実施の形態による冷却板の一例を示す図である。
【図２７】本発明の実施の形態による半導体装置の構成の一例を示す図である。
【図２８】本発明の実施の形態による半導体パッケージの一例を示す図である。
【図２９】本発明の実施の形態による冷却板の一例を示す図である。
【図３０】本発明の実施の形態による冷却板の一例を示す図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態について、図面に基づいて以下に説明する。
【００１１】
＜実施の形態＞
＜構成＞
図１，２は、本発明の実施の形態による半導体装置の構成の一例を示す図である。
【００１２】
図１，２に示すように、半導体装置は、冷却板１と、半導体パッケージ２と、放熱グリス３と、ばね板４と、スペーサ５と、パイプ６と、フタ７と、ねじ８と、ナット９とを備えている。
【００１３】
冷却板１は、図３，４に示すように、ねじ８を通すねじ穴１０と、水等の冷媒を通す冷媒通路１１とを有している。具体的には、冷却板１は、冷却板１の積層方向および当該積層方向に対して垂直方向に冷媒通路１１を有している。冷媒通路１１には、冷却効率を向上させるために冷却フィン１３が設けられている。ねじ穴１０には、Ｏリング１２が設けられている。図１，２の例では、５つの冷却板１が間隔を空けて積層されている。各冷却板１のうち最上段および最下段の冷却板１は、ねじ８にナット９を締め付ける際に変形することを防止するために、他の冷却板１よりも剛性を高くする必要がある。例えば、最上段および最下段の冷却板１の材質はアルミニウム合金であり、他の冷却板１の材質は薄い純アルミニウムである。これらの材質を用いることによって、半導体パッケージ２を冷却するために適した熱抵抗を得ることができる。
【００１４】
半導体パッケージ２は、図５に示すように、内部にＩＧＢＴ（Insulated Gate Bipolar Transistor）およびＦＷＤ（Free Wheeling Diode）を有する２ｉｎ１パッケージのモールド型パワーモジュールである。すなわち、半導体パッケージ２は、上アーム回路および下アーム回路を有する２ｉｎ１パッケージである。半導体パッケージ２は、放熱グリス３を介して冷却板１上に設けられている。放熱グリス３は、半導体パッケージ２で発生した熱を冷却板１へ放熱する機能を有している。図１，２の例では、最上段の冷却板１の下側の面上に半導体パッケージ２が設けられ、最下段および最下段から２段目の冷却板１の上側の面上に半導体パッケージ２が設けられている。また、他の冷却板１の両面に半導体パッケージ２が設けられている。
【００１５】
ばね板４は、隣接する冷却板１の間に設けられており、半導体パッケージ２を冷却板１の方に付勢している。図１，２の例では、最下段から２段目の冷却板１と半導体パッケージ２との間にばね板４が設けられ、他では半導体パッケージ２間にばね板４が設けられている。ばね板４の形状は、図６に示すように、蛇腹形状である。
【００１６】
スペーサ５は、図７に示すように、ねじ穴１０および冷媒通路１１を有している。また、スペーサ５は、隣接する冷却板１を離間するために設けられている。すなわち、スペーサ５は、各冷却板１を離間して積層するために設けられている。
【００１７】
フタ７は、図８に示すように、ねじ穴１０を有しており、冷却板１に設けられた冷媒通路１１を塞ぐ。パイプ６は、図９に示すように、ねじ穴１０および冷媒通路１１を有しており、冷媒の流入口または流出口の機能を有している。図１，２の例では、一方のパイプ６から冷媒が流入すると、当該冷媒は冷却板１およびスペーサ５の冷媒通路を通って、他方のパイプ６から流出する。これにより、半導体パッケージ２で発生した熱を効率良く下げることができる。
【００１８】
ねじ８は、パイプ６、冷却板１、スペーサ５、およびフタ７のねじ穴１０を通り、ナット９で締めることによってパイプ６、冷却板１、スペーサ５、およびフタ７を固定する。
【００１９】
＜製造方法＞
図１０〜１５は、本実施の形態による半導体装置の製造工程の一例を示す図である。
【００２０】
図１０に示すように、冷却板１の上側の面上に放熱グリス３を介して半導体パッケージ２を設ける。次に、図１１に示すように、冷却板１の下側の面上にパイプ６を設け、冷却板１およびパイプ６のねじ穴１０にねじ８を通す。
【００２１】
次に、図１２に示すように、半導体パッケージ２上にばね板４を設ける。また、スペーサ５のねじ穴１０にねじ８を通し、スペーサ５を冷却板１上に設ける。
【００２２】
次に、図１３に示すように、冷却板１の上側の面上に放熱グリス３を介して半導体パッケージ２を設ける。そして、冷却板１のねじ穴１０にねじ８を通し、スペーサ５およびばね板４上に冷却板１を設ける。その後、半導体パッケージ２上にばね板４を設ける。また、スペーサ５のねじ穴１０にねじ８を通し、スペーサ５を冷却板１上に設ける。
【００２３】
次に、冷却板１の両面に放熱グリス３を介して半導体パッケージ２を設ける。そして、冷却板１のねじ穴１０にねじ８を通し、スペーサ５およびばね板４上に冷却板１を設ける。その後、半導体パッケージ２上にばね板４を設ける。また、スペーサ５のねじ穴１０にねじ８を通し、スペーサ５を冷却板１上に設ける。これを２回繰り返す。
【００２４】
次に、冷却板の下側の面上に放熱グリス３を介して半導体パッケージ２を設ける。そして、冷却板１のねじ穴１０にねじ８を通し、スペーサ５およびばね板４上に冷却板１を設ける。ここまでの工程を経て、図１４に示す状態となる。
【００２５】
次に、図１５に示すように、フタ７のねじ穴１０にねじ８を通し、冷却板１の上側の面上にフタ７を設ける。最後に、ねじ８の端部にナット９を締め付ける。これにより、パイプ６、冷却板１、スペーサ５、およびフタ７が固定される。このとき、冷却板１の冷媒通路１１は、Ｏリング１２を介してスペーサ５の冷媒通路１１に接合される。ナット９を締め付けることによって、Ｏリング１２に圧力が加わり、冷却板１とスペーサ５との接合部における冷媒通路１１の気密性を確保することができる。
【００２６】
上記の製造工程を経て、図１，２に示すスタック構造の半導体装置が完成する。図１，２の例では、半導体装置は、昇圧コンバータを構成する２素子と、回生インバータを構成する６素子と、走行インバータを構成する６素子とを備える１４ｉｎ１の半導体装置である。
【００２７】
以上のことから、本実施の形態によれば、隣接する冷却板１の間にばね板４を設けているため、スタック構造の半導体装置における寸法公差の影響を抑制することが可能となる。
【００２８】
＜変形例＞
以下では、本実施の形態による半導体装置の変形例について説明する。
【００２９】
＜変形例１＞
図１，２では、半導体パッケージ２は、上アーム回路および下アーム回路を有する２ｉｎ１パッケージである場合について説明したが、これに限るものではない。
【００３０】
例えば、図１６に示すように、半導体パッケージ２は、上アーム回路または下アーム回路のいずれか１つを有する１ｉｎ１パッケージであってもよい。このように、半導体パッケージ２の構成は、任意に選択可能である。
【００３１】
＜変形例２＞
冷却板１上に設ける半導体パッケージ２の数は、１つでもよく複数であってもよい。例えば、図１７に示すように、冷却板１上に半導体パッケージ２を１つ設けることによって、昇圧コンバータを構成する２ｉｎ１の半導体装置を実現することができる。また、図１８に示すように、冷却板１上に半導体パッケージ２を３つ設けることによって、走行インバータまたは回生インバータを構成する６ｉｎ１の半導体装置を実現することができる。また、図１９に示すように、下段の冷却板１の上側の面上に半導体パッケージ２を３つ設け、上段の冷却板１の下側の面上に半導体パッケージ２を３つ設けることによって、走行インバータおよび回生インバータを構成する１２ｉｎ１の半導体装置を実現することができる。このように、半導体パッケージ２の構成および冷却板１に対する設け方は、任意に選択可能である。
【００３２】
なお、図１７〜１９では、２つの冷却板１を積層する場合について説明したが、これに限るものではない。例えば、図１７の構成と図１８の構成とを積層した構成であってもよく、図１７の構成と図１９の構成とを積層した構成であってもよい。
【００３３】
＜変形例３＞
半導体パッケージ２の積層数は、自由に選択可能である。換言すれば、冷却板１の積層数は可変であってもよい。例えば、図２０に示すように、走行インバータまたは回生インバータを構成する６ｉｎ１の半導体装置を実現することができる。また、図２１に示すように、走行インバータおよび回生インバータを構成する１２ｉｎ１の半導体装置を実現することができる。
【００３４】
＜変形例４＞
半導体パッケージ２は、内部に絶縁シートなどの絶縁層を有してもよい。これにより、半導体パッケージ２と冷却板１とを絶縁することが可能となる。
【００３５】
また、半導体パッケージ２の外部、すなわち半導体パッケージ２と冷却板１との間に絶縁基板を設けてもよい。これにより、半導体パッケージ２と冷却板１とを絶縁することが可能となる。
【００３６】
＜変形例５＞
ばね板４の配置は任意である。例えば、図２２に示すように、ばね板４は、蛇腹が形成される方向が冷却板１の積層方向に対して垂直となるように設けてもよい。また、図２３に示すように、ばね板４は、蛇腹が形成される方向が冷却板１の積層方向と平行となるように設けてもよい。
【００３７】
＜変形例６＞
図２４に示すように、半導体パッケージ２は、主端子の配列がミラータイプのものを使用することができる。ミラータイプの半導体パッケージ２を組み合わせることによって、各半導体パッケージ２の主端子を積層方向に揃えることができるため、各半導体パッケージ２間の主端子の配列を最適化することができる。
【００３８】
＜変形例７＞
図２５に示すように、冷却板１は、凹部１４を有してもよい。すなわち、冷却板１は、半導体パッケージ２が設けられる面に放熱グリス３を設ける凹部１４を有してもよい。このような構成とすることによって、放熱グリス３がポンピングアウトすることを防止することができる。
【００３９】
＜変形例８＞
図２６に示すように、冷却板１は、リブ１５を有してもよい。このような構成とすることによって、冷却板１の機械的強度を向上させることができる。
【００４０】
＜変形例９＞
図２７に示すように、パイプ６の位置は任意に変更可能である。図２７の例では、下側のパイプ６から冷媒を流入し、上側のパイプ６から冷媒を流出している。このような構成とすることによって、冷媒通路を任意に選択することができる。
【００４１】
＜変形例１０＞
半導体パッケージ２は、ＳｉＣを主成分とする半導体素子を有してもよい。ここで、主成分とは、非主成分よりも全体に対して存在する割合が突出した成分のことをいい、例えば非主成分よりも数十倍以上の割合で存在する成分のことをいう。
【００４２】
＜変形例１１＞
冷却板１は、積層方向に冷媒通路１１を有し、かつ積層方向に対して垂直方向に冷媒通路１１を有さないようにしてもよい。具体的には、図４において、冷却フィン１３が設けられている部分に冷媒通路１１を設けていない。この場合、冷却板１は、鉄など剛性が高い材料で形成される。また、この冷却板１は、積層する複数の冷却板１のうち一部の冷却板１であってもよい。
【００４３】
このような構成とすることによって、スタック構造の機械的強度を増大させることができる。
【００４４】
＜変形例１２＞
図２８に示すように、半導体パッケージ２は、ばね板４の設置位置を規定する突起部１６を有してもよい。突起部１６は、半導体パッケージ２をトランスファーモールドする際に形成する。このような構成とすることによって、ばね板４の位置決めが可能となる。
【００４５】
＜変形例１３＞
図２９に示すように、冷却板１は、半導体パッケージ２の設置位置を規定する突起部１７を有してもよい。また、図３０に示すように、冷却板１は、半導体パッケージ２の設置位置を規定する凹部１８を有してもよい。
【００４６】
このような構成とすることによって、半導体パッケージ２の位置決めが可能となる。
【００４７】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【００４８】
本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００４９】
１  冷却板、２  半導体パッケージ、３  放熱グリス、４  ばね板、５  スペーサ、６  パイプ、７  フタ、８  ねじ、９  ナット、１０  ねじ穴、１１  冷媒通路、１２  Ｏリング、１３  冷却フィン、１４  凹部、１５  リブ、１６  突起部、１７  突起部、１８  凹部。
【図１】
2019106820.tif 000003
【図２】
2019106820.tif 000004
【図３】
2019106820.tif 000005
【図４】
2019106820.tif 000006
【図５】
2019106820.tif 000007
【図６】
2019106820.tif 000008
【図７】
2019106820.tif 000009
【図８】
2019106820.tif 000010
【図９】
2019106820.tif 000011
【図１０】
2019106820.tif 000012
【図１１】
2019106820.tif 000013
【図１２】
2019106820.tif 000014
【図１３】
2019106820.tif 000015
【図１４】
2019106820.tif 000016
【図１５】
2019106820.tif 000017
【図１６】
2019106820.tif 000018
【図１７】
2019106820.tif 000019
【図１８】
2019106820.tif 000020
【図１９】
2019106820.tif 000021
【図２０】
2019106820.tif 000022
【図２１】
2019106820.tif 000023
【図２２】
2019106820.tif 000024
【図２３】
2019106820.tif 000025
【図２４】
2019106820.tif 000026
【図２５】
2019106820.tif 000027
【図２６】
2019106820.tif 000028
【図２７】
2019106820.tif 000029
【図２８】
2019106820.tif 000030
【図２９】
2019106820.tif 000031
【図３０】
2019106820.tif 000032
【国際調査報告】
2019106820.tif 000033
2019106820.tif 000034
2019106820.tif 000035
2019106820.tif 000036