(57)【要約】  本技術は、暗電流を抑制することができるようにする撮像素子、電子機器に関する。光電変換を行う光電変換部と、半導体基板に掘り込まれているトレンチと、トレンチの側壁に、酸化膜、窒素膜、酸化膜から構成される負の固定電荷膜と、固定電荷膜内に形成された電極膜とを備える。固定電荷膜を構成する酸化膜は、ＳｉＯ（一酸化シリコン）であり、窒素膜は、ＳｉＮ（シリコンナイトライド）である。固定電荷膜を構成する窒素膜は、ポリシリコン膜、またはHigh-k膜（高誘電率膜）とすることもできる。本技術は、例えば、裏面照射型ＣＭＯＳイメージセンサに適用できる。
2019093150.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う光電変換部と、
半導体基板に掘り込まれているトレンチと、
前記トレンチの側壁に、酸化膜、窒素膜、酸化膜から構成される負の固定電荷膜と、
前記固定電荷膜内に形成された電極膜と
を備える撮像素子。
【請求項２】
前記固定電荷膜を構成する酸化膜は、ＳｉＯ（一酸化シリコン）であり、窒素膜は、ＳｉＮ（シリコンナイトライド）である
請求項１に記載の撮像素子。
【請求項３】
前記固定電荷膜を構成する窒素膜は、ポリシリコン膜、またはHigh-k膜（高誘電率膜）である
請求項１に記載の撮像素子。
【請求項４】
前記固定電荷膜を構成する窒素膜は、シリコンナイトライド、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素のうちのいずれかの材料が用いられた膜である
請求項１に記載の撮像素子。
【請求項５】
電圧を印加する電源と接続されている配線と、
前記配線と前記電極膜を接続するコンタクトと
をさらに備える
請求項１に記載の撮像素子。
【請求項６】
前記光電変換部の受光面側に形成されている遮光膜と、
前記遮光膜と前記電極膜を接続するコンタクトと
をさらに備える
請求項１に記載の撮像素子。
【請求項７】
前記トレンチは、前記半導体基板を貫通していない
請求項１に記載の撮像素子。
【請求項８】
前記コンタクトは、画素毎に形成されている
請求項５に記載の撮像素子。
【請求項９】
前記コンタクトは、複数の画素で共有されている
請求項５に記載の撮像素子。
【請求項１０】
前記トレンチは、画素を囲むように形成され、一部が繋がってない状態で形成されている
請求項１に記載の撮像素子。
【請求項１１】
撮像素子が搭載された電子機器において、
前記撮像素子は、
光電変換を行う光電変換部と、
半導体基板に掘り込まれているトレンチと、
前記トレンチの側壁に、酸化膜、窒素膜、酸化膜から構成される負の固定電荷膜と、
前記固定電荷膜内に形成された電極膜と
を備える
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は撮像素子、電子機器に関し、例えば、暗電流を抑制することができる撮像素子、電子機器に関する。
【背景技術】
【０００２】
従来、固体撮像装置に設けられるＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサは、フォトダイオードおよびトランジスタなどの素子を画素毎に備える。また、ＣＭＯＳイメージセンサとして、各画素の間に隣接する画素を電気的に分離するＤＴＩ（Deep  Trench  Isolation）を備える構成や、画素に帯電した静電気を画素外部へアースするサブコンタクトとを備える構成が提案されている（特許文献１参照）。【０００３】
各画素に、ＤＴＩとサブコンタクトを設けると、各画素における素子形成面積が狭くなる。各画素における素子形成面積の拡大を図り、画素に帯電した静電気を画素の外部に排出する構成が提案されている（特許文献２参照）。【０００４】
特許文献２における固体撮像装置は、フォトダイオード、画素分離部、導電性部材、導電性部材の他方の面側の一部を除く周面を被覆する絶縁膜を含む構成とされ、導電性部材の端部がグランドに接続されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−９６４９０号公報
【特許文献２】特開２０１７−５４８９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
イメージセンサにおいては、暗電流を抑制することも望まれている。【０００７】
本技術は、このような状況に鑑みてなされたものであり、暗電流を抑制することができるようにするものである。
【課題を解決するための手段】
【０００８】
本技術の一側面の撮像素子は、光電変換を行う光電変換部と、半導体基板に掘り込まれているトレンチと、前記トレンチの側壁に、酸化膜、窒素膜、酸化膜から構成される負の固定電荷膜と、前記固定電荷膜内に形成された電極膜とを備える。【０００９】
本技術の一側面の電子機器は、前記撮像素子を搭載している。【００１０】
本技術の一側面の撮像素子においては、光電変換を行う光電変換部と、半導体基板に掘り込まれているトレンチと、トレンチの側壁に、酸化膜、窒素膜、酸化膜から構成される負の固定電荷膜と、固定電荷膜内に形成された電極膜とが備えられる。【００１１】
本技術の一側面の電子機器においては、前記撮像素子が搭載されている。
【発明の効果】
【００１２】
本技術の一側面によれば、暗電流を抑制することができる。【００１３】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１４】
【図１】撮像装置の構成例を示す図である。
【図２】撮像素子の構成例を示す図である。
【図３】本技術が適用された画素の構成例を示す垂直方向断面図である。
【図４】本技術が適用された画素の表面側の平面図である。
【図５】画素の回路図である。
【図６】固定電荷膜の構成について説明するための図である。
【図７】画素の他の構成例を示す垂直方向断面図である。
【図８】画素のさらに他の構成例を示す垂直方向断面図である。
【図９】コンタクトの配置について説明するための図である。
【図１０】コンタクトの配置について説明するための図である。
【図１１】コンタクトの配置について説明するための図である。
【図１２】画素の製造について説明するための図である。
【図１３】本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。
【図１４】積層型の固体撮像装置23020の第１の構成例を示す断面図である。
【図１５】積層型の固体撮像装置23020の第２の構成例を示す断面図である。
【図１６】積層型の固体撮像装置23020の第３の構成例を示す断面図である。
【図１７】本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。
【図１８】体内情報取得システムの概略的な構成の一例を示すブロック図である。
【図１９】車両制御システムの概略的な構成の一例を示すブロック図である。
【図２０】車外情報検出部および撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１５】
以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。
【００１６】
本技術は、撮像装置に適用できるため、ここでは、撮像装置に本技術を適用した場合を例に挙げて説明を行う。なおここでは、撮像装置を例に挙げて説明を続けるが、本技術は、撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置、携帯電話機などの撮像機能を有する携帯端末装置、画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換部）に撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載されるモジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００１７】
図１は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。図１に示すように、撮像装置１０は、レンズ群１１等を含む光学系、撮像素子１２、カメラ信号処理部であるＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、操作系１７、及び、電源系１８等を有している。
【００１８】
そして、ＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、操作系１７、及び、電源系１８がバスライン１９を介して相互に接続された構成となっている。ＣＰＵ２０は、撮像装置１０内の各部を制御する。
【００１９】
レンズ群１１は、被写体からの入射光（像光）を取り込んで撮像素子１２の撮像面上に結像する。撮像素子１２は、レンズ群１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１２として、以下に説明する画素を含む撮像素子（イメージセンサ）を用いることができる。
【００２０】
表示部１５は、液晶表示部や有機ＥＬ(electro luminescence)表示部等のパネル型表示部からなり、撮像素子１２で撮像された動画または静止画を表示する。記録部１６は、撮像素子１２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【００２１】
操作系１７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１８は、ＤＳＰ回路１３、フレームメモリ１４、表示部１５、記録部１６、及び、操作系１７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【００２２】
＜撮像素子の構成＞
図２は、撮像素子１２の構成例を示すブロック図である。撮像素子１２は、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサとすることができる。
【００２３】
撮像素子１２は、画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５を含んで構成される。画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５は、図示しない半導体基板（チップ）上に形成されている。
【００２４】
画素アレイ部４１には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素（例えば、図３の画素１１０）が行列状に２次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述し、単位画素を、単に「画素」と記述する場合もある。
【００２５】
画素アレイ部４１にはさらに、行列状の画素配列に対して行ごとに画素駆動線４６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線４７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。画素駆動線４６の一端は、垂直駆動部４２の各行に対応した出力端に接続されている。
【００２６】
撮像素子１２はさらに、信号処理部４８およびデータ格納部４９を備えている。信号処理部４８およびデータ格納部４９については、撮像素子１２とは別の基板に設けられる外部信号処理部、例えばDSP(Digital Signal Processor)やソフトウェアによる処理でも良いし、撮像素子１２と同じ基板上に搭載しても良い。
【００２７】
垂直駆動部４２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部４１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部４２は、その具体的な構成については図示を省略するが、読み出し走査系と、掃き出し走査系あるいは、一括掃き出し、一括転送を有する構成となっている。
【００２８】
読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部４１の単位画素を行単位で順に選択走査する。行駆動（ローリングシャッタ動作）の場合、掃き出しについては、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査が行なわれる。また、グローバル露光（グローバルシャッタ動作）の場合は、一括転送よりもシャッタスピードの時間分先行して一括掃き出しが行なわれる。
【００２９】
この掃き出しにより、読み出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００３０】
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。行駆動の場合は、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素における光電荷の蓄積期間（露光期間）となる。グローバル露光の場合は、一括掃き出しから一括転送までの期間が蓄積期間（露光期間）となる。
【００３１】
垂直駆動部４２によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線４７の各々を通してカラム処理部４３に供給される。カラム処理部４３は、画素アレイ部４１の画素列ごとに、選択行の各単位画素から垂直信号線４７を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００３２】
具体的には、カラム処理部４３は、信号処理として少なくとも、ノイズ除去処理、例えばCDS（Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部４３による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、カラム処理部４３にノイズ除去処理以外に、例えば、AD（アナログ−デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
【００３３】
水平駆動部４４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部４３の画素列に対応する単位回路を順番に選択する。この水平駆動部４４による選択走査により、カラム処理部４３で信号処理された画素信号が順番に信号処理部４８に出力される。
【００３４】
システム制御部４５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部４２、カラム処理部４３、および水平駆動部４４などの駆動制御を行う。
【００３５】
信号処理部４８は、少なくとも加算処理機能を有し、カラム処理部４３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部４９は、信号処理部４８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
【００３６】
＜単位画素の構造＞
次に、画素アレイ部４１に行列状に配置されている単位画素１１０の具体的な構造について説明する。
【００３７】
図３は、本開示に係る技術を適用し得る固体撮像装置の構成例を示す断面図である。
【００３８】
固体撮像装置では、画素１１０を構成するＰＤ（フォトダイオード）１１９が、半導体基板１１８の裏面（図では上面）側から入射する入射光１０１を受光する。ＰＤ１１９の上方には、平坦化膜１１３，ＣＦ（カラーフィルタ）１１２、及び、マイクロレンズ１１１が設けられており、ＰＤ１１９では、各部を順次介して入射した入射光１０１を、受光面１１７で受光して光電変換が行われる。
【００３９】
例えば、ＰＤ１１９は、ｎ型半導体領域１２０が、電荷（電子）を蓄積する電荷蓄積領域として形成されている。ＰＤ１１９においては、ｎ型半導体領域１２０は、半導体基板１１８のｐ型半導体領域１１６，１４１の内部に設けられている。ｎ型半導体領域１２０の、半導体基板１１８の表面（下面）側には、裏面（上面）側よりも不純物濃度が高いｐ型半導体領域１４１が設けられている。つまり、ＰＤ１１９は、ＨＡＤ（Ｈｏｌｅ−Ａｃｃｕｍｕｌａｔｉｏｎ  Ｄｉｏｄｅ）構造になっており、ｎ型半導体領域１２０の上面側と下面側との各界面において、暗電流が発生することを抑制するように、ｐ型半導体領域１１６，１４１が形成されている。
【００４０】
半導体基板１１８の内部には、複数の画素１１０の間を電気的に分離する画素分離部１３０が設けられており、この画素分離部１３０で区画された領域に、ＰＤ１１９が設けられている。図中、上面側から、固体撮像装置を見た場合、画素分離部１３０は、例えば、複数の画素１１０の間に介在するように格子状に形成されており、ＰＤ１１９は、この画素分離部１３０で区画された領域内に形成されている。
【００４１】
各ＰＤ１１９では、アノードが接地されており、固体撮像装置において、ＰＤ１１９が蓄積した信号電荷（例えば、電子）は、図示せぬ転送Ｔｒ（ＭＯＳ  ＦＥＴ）等を介して読み出され、電気信号として、図示せぬＶＳＬ（垂直信号線）へ出力される。
【００４２】
配線層１５０は、半導体基板１１８のうち、遮光膜１１４，ＣＦ１１２、マイクロレンズ１１１等の各部が設けられた裏面（上面）とは反対側の表面（下面）に設けられている。
【００４３】
配線層１５０は、配線１５１と絶縁層１５２とを含み、絶縁層１５２内において、配線１５１が各素子に電気的に接続するように形成されている。配線層１５０は、いわゆる多層配線の層になっており、絶縁層１５２を構成する層間絶縁膜と配線１５１とが交互に複数回積層されて形成されている。ここでは、配線１５１としては、転送Ｔｒ等のＰＤ１１９から電荷を読み出すためのＴｒへの配線や、ＶＳＬ等の各配線が、絶縁層１５２を介して積層されている。
【００４４】
配線層１５０の、ＰＤ１１９が設けられている側に対して反対側の面には、支持基板１６１が設けられている。例えば、厚みが数百μｍのシリコン半導体からなる基板が、支持基板１６１として設けられている。
【００４５】
遮光膜１１４は、半導体基板１１８の裏面（図では上面）の側に設けられている。
【００４６】
遮光膜１１４は、半導体基板１１８の上方から半導体基板１１８の下方へ向かう入射光１０１の一部を、遮光するように構成されている。
【００４７】
遮光膜１１４は、半導体基板１１８の内部に設けられた画素分離部１３０の上方に設けられている。ここでは、遮光膜１１４は、半導体基板１１８の裏面（上面）上において、シリコン酸化膜等の絶縁膜１１５を介して、凸形状に突き出るように設けられている。これに対して、半導体基板１１８の内部に設けられたＰＤ１１９の上方においては、ＰＤ１１９に入射光１０１が入射するように、遮光膜１１４は、設けられておらず、開口している。
【００４８】
つまり、図中、上面側から、固体撮像装置を見た場合、遮光膜１１４の平面形状は、格子状になっており、入射光１０１が受光面１１７へ通過する開口が形成されている。
【００４９】
遮光膜１１４は、光を遮光する遮光材料で形成されている。例えば、チタン（Ｔｉ）膜とタングステン（Ｗ）膜とを、順次、積層することで、遮光膜１１４が形成されている。この他に、遮光膜１１４は、例えば、窒化チタン（ＴｉＮ）膜とタングステン（Ｗ）膜とを、順次、積層することで形成することができる。また、遮光膜１１４は、ナイトライド（Ｎ）などで被覆されていても良い。
【００５０】
遮光膜１１４は、平坦化膜１１３によって被覆されている。平坦化膜１１３は、光を透過する絶縁材料を用いて形成されている。
【００５１】
画素分離部１３０は、トレンチ１３１、固定電荷膜１３２、及び、電極膜１３３を有する。
【００５２】
固定電荷膜１３２は、半導体基板１１８の裏面（上面）の側において、複数の画素１１０の間を区画しているトレンチ１３１を覆うように形成されている。
【００５３】
詳細は図６を参照して後述するが、固定電荷膜１３２は、３層構造とされており、半導体基板１１８において表面（下面）側に形成されたトレンチ１３１の内側の面を一定の厚みで被覆するように設けられている。そして、その固定電荷膜１３２で被覆されたトレンチ１３１の内部を埋め込むように、電極膜１３３が設けられている（充填されている）。
【００５４】
ここでは、固定電荷膜１３２は、半導体基板１１８との界面部分において正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。固定電荷膜１３２が負の固定電荷を有するように形成されていることで、その負の固定電荷によって、半導体基板１１８との界面に電界が加わり、正電荷（ホール）蓄積領域が形成される。
【００５５】
図４、図５を参照し、画素１１０に形成されているトランジスタの配置と、各トランジスタの動作について説明する。図４は、画素アレイ部４１（図２）に配置されている３×３の９画素１１０を表面側（図３において、図中上側）から見たときの平面図であり、図５は、図４に示した各トランジスタの接続関係を説明するための回路図である。
【００５６】
図４中、１つの四角形は、１画素１１０を表す。図４に示したように、トレンチ１３１は、画素１１０（画素１１０に含まれるＰＤ１１９）を取り囲むように形成されている。また、画素１１０の表面側には、転送トランジスタ（ゲート）１９０、ＦＤ(フローティングディフュージョン)１９１、リセットトランジスタ１９２、増幅トランジスタ１９３、および選択トランジスタ１９４が形成されている。
【００５７】
ＰＤ１１９は、受光した光量に応じた電荷（信号電荷）を生成し、かつ、蓄積する。ＰＤ１１９は、アノード端子が接地されているとともに、カソード端子が転送トランジスタ１９０を介して、ＦＤ１９１に接続されている。
【００５８】
転送トランジスタ１９０は、転送信号TRによりオンされたとき、ＰＤ１９０で生成された電荷を読み出し、ＦＤ１９１に転送する。
【００５９】
ＦＤ１９１は、ＰＤ１９０から読み出された電荷を保持する。リセットトランジスタ１９２は、リセット信号RSTによりオンされたとき、ＦＤ１９１に蓄積されている電荷がドレイン（定電圧源Vdd）に排出されることで、ＦＤ１９１の電位をリセットする。
【００６０】
増幅トランジスタ１９３は、ＦＤ１９１の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ１９３は、垂直信号線３３を介して接続されている定電流源としての負荷MOS（不図示）とソースフォロワ回路を構成し、ＦＤ１９１に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ１９３から選択トランジスタ１９４と垂直信号線４７を介してカラム処理部４３（図２）に出力される。
【００６１】
選択トランジスタ１９４は、選択信号SELにより画素３１が選択されたときオンされ、画素３１の画素信号を、垂直信号線３３を介してカラム処理部４３に出力する。転送信号TR、選択信号SEL、及びリセット信号RSTが伝送される各信号線は、図２の画素駆動線４６に対応する。
【００６２】
画素１１０は、以上のように構成することができるが、この構成に限定されるものではなく、その他の構成を採用することもできる。
【００６３】
＜固定電荷膜の構成＞
図６は、固定電荷膜１３２の詳細な構成を示す図である。
【００６４】
固定電荷膜１３２は、半導体基板１１８において表面（図中下面）側に形成されたトレンチ１３１の内側の面を一定の厚みで被覆するように設けられている。そして、その固定電荷膜１３２で被覆されたトレンチ１３１の内部を埋め込むように、電極膜１３３が設けられている（充填されている）。
【００６５】
固定電荷膜１３２は、画素分離部１３０に形成されており、３層構造で形成されている。固定電荷膜１３２を構成する３層は、ＳｉＯ（一酸化シリコン）膜２０１、ＳｉＮ（シリコンナイトライド）膜２０２、およびＳｉＯ膜２０３である。このように、固定電荷膜１３２は、ＳｉＯ膜にＳｉＮ膜が挟み込まれた構成とされている。固定電荷膜１３２は、ＯＮＯ膜（酸化膜―窒素膜―酸化膜の蓄積膜）で構成される電荷蓄積膜と同様の構成を有している。
【００６６】
固定電荷膜１３２は、電荷蓄積膜として機能させることができ、固定電荷膜１３２の内部側には、電極膜１３３が形成されており、この電極膜１３３に電圧がかけられることで、固定電荷膜１３２は、負の固定電荷膜として機能する。電極膜１３３には、コンタクト１７１が接続されており、このコンタクト１７１は、配線層１５０内の配線１５１と接続されている。この配線１５１は、電源と接続されており、所定の電圧が、所定のタイミングで印加されるように構成されている。
【００６７】
固定電荷膜１３２に電圧が印加される回数は、１回でも良く、例えば、画素１１０の製造時に一度印加されるようにしても良い。
【００６８】
また、画素１１０が備えられた撮像装置の電源がオンにされるタイミングで、固定電荷膜１３２に電圧が印加されるようにしても良い。そのように構成した場合、撮像装置の電源がオンにされる毎に、固定電荷膜１３２に電圧が印加されるようにしても良い。
【００６９】
固定電荷膜１３２に電圧が一度でも印加されると、負の固定電荷を有する電荷膜として機能するようになり、その負の固定電荷によって、半導体基板１１８との界面に電界が加わり、正電荷（ホール）蓄積領域が形成され、暗電流の発生が抑制される構成とすることができる。
【００７０】
このように固定電荷膜１３２は、少なくとも１度電圧を印加することで、負の固定電荷膜１３２として機能させることができるため、電力を消費することなく、負の固定電荷膜１３２を生成することができる。
【００７１】
固定電荷膜１３２を構成するＳｉＯ膜２０１、ＳｉＮ膜２０２、およびＳｉＯ膜２０３は、同一の膜厚で形成されていても良いし、異なる膜厚で形成されていても良い。また、ＳｉＯ膜２０１とＳｉＯ膜２０３の膜厚は、同一の膜厚で形成されていても良いし、ＰＤ１１９側のＳｉＯ膜２０１の膜厚は、固定電荷膜１３２の内側のＳｉＯ膜２０３よりも薄い膜厚で形成されていても良い。
【００７２】
固定電荷膜１３２は、図３に示したように、上部が絶縁膜１１５と接する位置まで形成されていても良いし、図７に示すように、絶縁膜１１５と接しない位置まで形成されていても良い。図７に示した画素１１０’は、固定電荷膜１３２の上部と、絶縁膜１１５との間には、ｐ型半導体領域１１６が存在し、固定電荷膜１３２の上部と、絶縁膜１１５は接しない構造とされている。
【００７３】
図７に示したようにトレンチ１３１は、半導体基板１１８を貫通しない状態で形成されても良い。この場合もトレンチ１３１に、固定電荷膜１３２を形成することで、図３に示したトレンチ１３１が半導体基板１１８を貫通した状態で形成されている場合と同じく、暗電流の発生を抑制する構成とすることができる。
【００７４】
図３に示した画素１１０、図７に示した画素１１０’は、コンタクト１７１が、表面側（光入射側とは逆側であり、図中下側）に形成されている場合を示したが、コンタクト１７１は、裏面側（光入射側であり、図中上側）に形成されていても良い。
【００７５】
図８に、裏面側にコンタクト１７１”が形成された画素１１０”の構成を示す。図８に示したように、コンタクト１７１”は、裏面側（光入射側）に形成され、一方は、電極膜１３３と接続され、他方は、遮光膜１１４と接続されている。
【００７６】
遮光膜１１４は、光を遮光する材料で形成され、金属など、電気導電体で形成することができる。遮光膜１１４を電気導電体で形成し、この遮光膜１１４に所定の電圧が印加されるように構成することで、遮光膜１１４にコンタクト１７１”を介して接続されている電極膜１３３に電圧を印加することができる。
【００７７】
コンタクト１７１は、配線層１５０内の配線１５１と接続される構成としても良いし、遮光膜１１４と接続される構成としても良い。
【００７８】
またコンタクト１７１は、図９または図１０に示すような位置や個数で形成されているようにすることができる。図９は、画素１１０毎に、コンタクト１７１を配置した場合を示し、図１０は、複数の画素１１０で共有された構成を示している。図９と図１０は、例えば、図３に示した画素１１０の裏面側（下側）から見たときの平面図である。
【００７９】
図９には、画素アレイ部４１（図２）にアレイ状に配置されている２×２の４個の画素１１０を示している。１つの画素１１０（ＰＤ１１９）は、トレンチ１３１で囲まれている。トレンチ１３１には、固定電荷膜１３２が形成されているため、１つのＰＤ１１９は、固定電荷膜１３２で囲まれた構成とされている。
【００８０】
コンタクト１７１は、１つの画素１１０の四隅にそれぞれ形成されている。画素１１０の四隅にそれぞれ形成されているコンタクト１７１は、それぞれ配線１５１（図３）と接続され、配線１５１は、電源電圧と接続されている。
【００８１】
図３に示した画素１１０の断面図を再度参照するに、トレンチ１３１内には、電極膜１３３が形成されている。また図９に示した画素１１０の平面図を参照するに、電極膜１３３は、画素１１０を囲むように形成されているとともに、各画素１１０の周りに形成されている電極膜１３３は、隣接する画素１１０の周りに形成されている電極膜１３３と連続して形成されている。すなわち、画素アレイ部４１内に形成されている電極膜１３３は、連続的に、途切れることなく形成されている。
【００８２】
よって、図９に示したように、画素１１０毎にコンタクト１７１を形成しても良いが、図１０に示すように複数の画素１１０毎にコンタクト１７１が形成されていても良い。図１０に示した画素１１０では、行方向に配列された複数の画素１１０で１つのコンタクト１７１を共有する構成とされている。またコンタクト１７１は、画素アレイ部４１の端部に設けられている。
【００８３】
図１０では、行方向に配列された複数の画素１１０で１つのコンタクト１７１を共有する構成を示したが、上記したように、画素アレイ部４１内に形成されている電極膜１３３は、連続的に形成されているため、画素アレイ部４１の全ての画素１１０で１つのコンタクト１７１を共有する構成とすることもできる。例えば、図示はしないが、図１０には、３個のコンタクト１７１が図示してあるが、例えば、一番上に図示してあるコンタクト１７１のみが形成されている構造とすることもできる。
【００８４】
また、図９や図１０では、各画素１１０が、トレンチ１３１（トレンチ１３１に形成されている固定電荷膜１３２や電極膜１３３）で囲まれた構造とされていたが、図１１に示すように、画素１１０は、トレンチ１３１で完全に囲まれている構成ではなく、一部が囲まれている構成とすることも可能である。
【００８５】
図９や図１０に示した画素１１０のように、トレンチ１３１が画素１１０の周りを完全に囲むように形成されている構成、換言すれば、画素１１０の周りを画素分離部１３０が完全に囲むように形成されている構成を画素完全分離と記述した場合、図１１に示した画素１１０は、画素完全分離ではない構造とされている。
【００８６】
図１１に示した画素１１０を囲む４辺の画素分離部１３０（トレンチ１３１内の電極膜１３３）のうち３辺は、連続的に形成されているが、残り１辺は、接続されていない。連続的に形成されている３辺に、１つのコンタクト１７１が接続されている。図１１に示した例では、行方向に配列された複数の画素１１０で１つのコンタクト１７１が共有する構成とされている。
【００８７】
図９、図１０に示した例のように、画素アレイ部４１内の全ての画素分離部１３０（電極膜１３３）が、繋がった状態で形成されていても良いし、図１１に示した例のように画素アレイ部４１内の全ての電極膜１３３が、繋がった状態ではなく、一部が切れているような形状で形成されていても良い。また、コンタクト１７１の個数や形成される位置などは、電極膜１３３を連続的に形成するか、または不連続に形成するか、全ての画素に同一の電圧を印加するか、または個別（所定の個数）に異なる電圧を印加するかなどにより、適切に設定されれば良い。
【００８８】
＜画素の製造について＞
画素１１０の製造について、図１２を参照して説明を加える。
【００８９】
工程Ｓ１０１において、ＦＥＯＬ（Front End Of Line）工程が実行される。ＦＥＯＬ工程により、画素１１０の表面側にトランジスタ（例えば、転送トランジスタ１９０（図４）など）の素子が形成される。また工程Ｓ１０１において、ＰＤ１１９なども半導体基板１１８内に形成される。さらに、工程Ｓ１０１においては、トレンチ１３１も形成される。トレンチ１３１は、リソグラフィとドライエッチングにて形成することができる。
【００９０】
工程Ｓ１０２において、固定電荷膜１３２が成膜され、電極膜１３３が成膜される。固定電荷膜１３２は、上記したように、ＳｉＯ膜２０１、ＳｉＮ膜２０２、およびＳｉＯ膜２０３で形成されており、この順で成膜され、その後、電極膜１３３が成膜（電極膜１３３を形成する材料が充填）される。
【００９１】
成膜後、エッチバックすることで、ＭＯＮＯＳ構造が形成される。ＭＯＮＯＳ構造とは、Metal Oxide Nitride Oxide Silicon構造のことであり、シリコン基板上に、酸化膜／窒化膜／酸化膜の３層（この場合、固定電荷膜１３２に該当）を形成し、その上に電極（メタル、この場合、電極膜１３３に該当）を配置する構造である。
【００９２】
電極膜１３３を形成する材料としては、金属、例えば、タングステン（Ｗ）などや、ポリシリコンなどを用いることができる。また、固定電荷膜１３２としては、ここでは、ＳｉＯ膜２０１、ＳｉＮ膜２０２、およびＳｉＯ膜２０３であるとして説明したが、ＳｉＯとＳｉＮ以外の材料の組み合わせで、ＯＮＯ膜を形成するようにしても良い。例えば、ＳｉＮ膜２０２（窒化膜）は、ＳｉＮではなく、ポリシリコン（Poly-Si）膜や、High-k膜（高誘電率膜）とすることもできる。
【００９３】
ＳｉＮ膜２０２をHigh-k膜とした場合、High-k膜の材料としては、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素などの酸化物を用いることができる。
【００９４】
工程Ｓ１０３において、ＢＥＯＬ（Back End Of Line）工程が実行される。ＢＥＯＬ工程により、画素１１０の配線層１５０内の配線１５１が形成される。この工程Ｓ１０３において、電極膜１３３に接続されるコンタクト１７１が形成され、配線１５１と接続され、電圧を印加できる構造が形成される。
【００９５】
この工程Ｓ１０３において、電圧を印加できる構造とされた時点で、固定電荷膜１３２に電圧が印加され、負の固定電荷膜が生成されるようにしても良いし、この後の工程で、電圧が印加されても良い。
【００９６】
工程Ｓ１０４において、カラーフィルタ（ＣＦ）１１２や、ＯＣＬ１１１などが形成される。
【００９７】
このように、固定電荷膜１３２が形成され、固定電荷膜１３２を有する画素１１０が製造される。このような工程は一例であり、工程の順番が入れ替わったり、他の方法で成膜などが行われたりしても良い。
【００９８】
固定電荷膜１３２は、上記したように、３層で形成され、固定電荷膜１３２を成膜するとき、熱処理、特に高温での処理を必要としないため、例えば、高温に弱い金属を配線として用いたり、そのような配線を形成した後に、固定電荷膜１３２を形成したりすることも可能である。よって、工程数が増加することなく、固定電荷膜１３２を有する画素１１０を製造することができる。また、歩溜りが低下するようなことも防ぐことができる。
【００９９】
本技術によれば、固定電荷膜１３２をＯＮＯ膜で形成し、このＯＮＯ膜の電荷蓄積層に、電子をトラップできる構成とすることができる。よって、暗電流の発生を抑制することができる。
【０１００】
なお、本技術を適用した固定電荷膜１３２は、縦型分光の画素や、アバランシェフォトダイオードに設けることもでき、上記した画素１１０に適用範囲が限定されるわけではない。
【０１０１】
＜他の変形例＞
本技術を適用した画素１１０は、例えば以下のように複数の基板を積層して構成する画素にも適用できる。
【０１０２】
＜本開示に係る技術を適用し得る積層型の固体撮像装置の構成例＞
【０１０３】
図１３は、本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。
【０１０４】
図１３のＡは、非積層型の固体撮像装置の概略構成例を示している。固体撮像装置23010は、図１３のＡに示すように、１枚のダイ（半導体基板）23011を有する。このダイ23011には、画素がアレイ状に配置された画素領域23012と、画素の駆動その他の各種の制御を行う制御回路23013と、信号処理するためのロジック回路23014とが搭載されている。
【０１０５】
図１３のＢ及びＣは、積層型の固体撮像装置の概略構成例を示している。固体撮像装置23020は、図１３のＢ及びＣに示すように、センサダイ23021とロジックダイ23024との2枚のダイが積層され、電気的に接続されて、１つの半導体チップとして構成されている。
【０１０６】
図１３のＢでは、センサダイ23021には、画素領域23012と制御回路23013が搭載され、ロジックダイ23024には、信号処理を行う信号処理回路を含むロジック回路23014が搭載されている。
【０１０７】
図１３のＣでは、センサダイ23021には、画素領域23012が搭載され、ロジックダイ23024には、制御回路23013及びロジック回路23014が搭載されている。
【０１０８】
図１４は、積層型の固体撮像装置23020の第１の構成例を示す断面図である。
【０１０９】
センサダイ23021には、画素領域23012となる画素を構成するPD（フォトダイオード）や、ＦＤ（フローティングディフュージョン）、Tr（MOS FET）、及び、制御回路23013となるTr等が形成される。さらに、センサダイ23021には、複数層、本例では３層の配線23110を有する配線層23101が形成される。なお、制御回路23013（となるTr）は、センサダイ23021ではなく、ロジックダイ23024に構成することができる。
【０１１０】
ロジックダイ23024には、ロジック回路23014を構成するTrが形成される。さらに、ロジックダイ23024には、複数層、本例では３層の配線23170を有する配線層23161が形成される。また、ロジックダイ23024には、内壁面に絶縁膜23172が形成された接続孔23171が形成され、接続孔23171内には、配線23170等と接続される接続導体23173が埋め込まれる。
【０１１１】
センサダイ23021とロジックダイ23024とは、互いの配線層23101及び23161が向き合うように貼り合わされ、これにより、センサダイ23021とロジックダイ23024とが積層された積層型の固体撮像装置23020が構成されている。センサダイ23021とロジックダイ23024とが貼り合わされる面には、保護膜等の膜23191が形成されている。
【０１１２】
センサダイ23021には、センサダイ23021の裏面側（PDに光が入射する側）（上側）からセンサダイ23021を貫通してロジックダイ23024の最上層の配線23170に達する接続孔23111が形成される。さらに、センサダイ23021には、接続孔23111に近接して、センサダイ23021の裏面側から１層目の配線23110に達する接続孔23121が形成される。接続孔23111の内壁面には、絶縁膜23112が形成され、接続孔23121の内壁面には、絶縁膜23122が形成される。そして、接続孔23111及び23121内には、接続導体23113及び23123がそれぞれ埋め込まれる。接続導体23113と接続導体23123とは、センサダイ23021の裏面側で電気的に接続され、これにより、センサダイ23021とロジックダイ23024とが、配線層23101、接続孔23121、接続孔23111、及び、配線層23161を介して、電気的に接続される。
【０１１３】
図１５は、積層型の固体撮像装置23020の第２の構成例を示す断面図である。
【０１１４】
固体撮像装置23020の第２の構成例では、センサダイ23021に形成する１つの接続孔23211によって、センサダイ23021（の配線層23101（の配線23110））と、ロジックダイ23024（の配線層23161（の配線23170））とが電気的に接続される。
【０１１５】
すなわち、図１５では、接続孔23211が、センサダイ23021の裏面側からセンサダイ23021を貫通してロジックダイ23024の最上層の配線23170に達し、且つ、センサダイ23021の最上層の配線23110に達するように形成される。接続孔23211の内壁面には、絶縁膜23212が形成され、接続孔23211内には、接続導体23213が埋め込まれる。上述の図１４では、２つの接続孔23111及び23121によって、センサダイ23021とロジックダイ23024とが電気的に接続されるが、図１５では、１つの接続孔23211によって、センサダイ23021とロジックダイ23024とが電気的に接続される。
【０１１６】
図１６は、積層型の固体撮像装置23020の第３の構成例を示す断面図である。
【０１１７】
図１６の固体撮像装置23020は、センサダイ23021とロジックダイ23024とが貼り合わされる面に、保護膜等の膜23191が形成されていない点で、センサダイ23021とロジックダイ23024とが貼り合わされる面に、保護膜等の膜23191が形成されている図１４の場合と異なる。
【０１１８】
図１６の固体撮像装置23020は、配線23110及び23170が直接接触するように、センサダイ23021とロジックダイ23024とを重ね合わせ、所要の加重をかけながら加熱し、配線23110及び23170を直接接合することで構成される。
【０１１９】
図１７は、本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。
【０１２０】
図１７では、固体撮像装置23401は、センサダイ23411と、ロジックダイ23412と、メモリダイ23413との3枚のダイが積層された３層の積層構造になっている。
【０１２１】
メモリダイ23413は、例えば、ロジックダイ23412で行われる信号処理において一時的に必要となるデータの記憶を行うメモリ回路を有する。
【０１２２】
図１７では、センサダイ23411の下に、ロジックダイ23412及びメモリダイ23413が、その順番で積層されているが、ロジックダイ23412及びメモリダイ23413は、逆順、すなわち、メモリダイ23413及びロジックダイ23412の順番で、センサダイ23411の下に積層することができる。
【０１２３】
なお、図１７では、センサダイ23411には、画素の光電変換部となるPDや、画素Trのソース／ドレイン領域が形成されている。
【０１２４】
PDの周囲にはゲート絶縁膜を介してゲート電極が形成され、ゲート電極と対のソース／ドレイン領域により画素Tr23421、画素Tr23422が形成されている。
【０１２５】
PDに隣接する画素Tr23421が転送Trであり、その画素Tr23421を構成する対のソース／ドレイン領域の一方がＦＤになっている。
【０１２６】
また、センサダイ23411には、層間絶縁膜が形成され、層間絶縁膜には、接続孔が形成される。接続孔には、画素Tr23421、及び、画素Tr23422に接続する接続導体23431が形成されている。
【０１２７】
さらに、センサダイ23411には、各接続導体23431に接続する複数層の配線23432を有する配線層23433が形成されている。
【０１２８】
また、センサダイ23411の配線層23433の最下層には、外部接続用の電極となるアルミパッド23434が形成されている。すなわち、センサダイ23411では、配線23432よりもロジックダイ23412との接着面23440に近い位置にアルミパッド23434が形成されている。アルミパッド23434は、外部との信号の入出力に係る配線の一端として用いられる。
【０１２９】
さらに、センサダイ23411には、ロジックダイ23412との電気的接続に用いられるコンタクト23441が形成されている。コンタクト23441は、ロジックダイ23412のコンタクト23451に接続されるとともに、センサダイ23411のアルミパッド23442にも接続されている。
【０１３０】
そして、センサダイ23411には、センサダイ23411の裏面側（上側）からアルミパッド23442に達するようにパッド孔23443が形成されている。
【０１３１】
本開示に係る技術は、以上のような固体撮像装置に適用することができる。
【０１３２】
＜体内情報取得システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
【０１３３】
図１８は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
【０１３４】
体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。
【０１３５】
カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能および無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。
【０１３６】
外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
【０１３７】
体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
【０１３８】
カプセル型内視鏡１０１００と外部制御装置１０２００の構成および機能についてより詳細に説明する。
【０１３９】
カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、および制御部１０１１７が収納されている。
【０１４０】
光源部１０１１１は、例えばＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。
【０１４１】
撮像部１０１１２は、撮像素子、および当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。
【０１４２】
画像処理部１０１１３は、ＣＰＵ（Ｃｅｎｔｒａｌ  ＰｒｏｃｅｓＳｉｎｇ  Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ  ＰｒｏｃｅｓＳｉｎｇ  Ｕｎｉｔ）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。
【０１４３】
無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。
【０１４４】
給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、および昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。
【０１４５】
電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図１８では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、および制御部１０１１７に供給され、これらの駆動に用いられ得る。
【０１４６】
制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、および、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。
【０１４７】
外部制御装置１０２００は、ＣＰＵ，ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
【０１４８】
また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Ｎｏｉｓｅ  ｒｅｄｕｃｔｉｏｎ）処理および／若しくは手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
【０１４９】
以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１０１１２に適用することができる。
【０１５０】
＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１５１】
図１９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１５２】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、および統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、および車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【０１５３】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、および、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１５４】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１５５】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１５６】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１５７】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１５８】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ  Ｄｒｉｖｅｒ  ＡｓＳｉｓｔａｎｃｅ  Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【０１５９】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１６０】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１６１】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声および画像のうちの少なくとも一方の出力信号を送信する。図１９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２およびインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイおよびヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１６２】
図２０は、撮像部１２０３１の設置位置の例を示す図である。
【０１６３】
図２０では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０１６４】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドアおよび車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１および車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１および１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１６５】
なお、図２０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０１６６】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１６７】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１６８】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１６９】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１７０】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。
【０１７１】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１７２】
本技術は以下のような構成も取ることができる。
（１）
光電変換を行う光電変換部と、
半導体基板に掘り込まれているトレンチと、
前記トレンチの側壁に、酸化膜、窒素膜、酸化膜から構成される負の固定電荷膜と、
前記固定電荷膜内に形成された電極膜と
を備える撮像素子。
（２）
前記固定電荷膜を構成する酸化膜は、ＳｉＯ（一酸化シリコン）であり、窒素膜は、ＳｉＮ（シリコンナイトライド）である
前記（１）に記載の撮像素子。
（３）
前記固定電荷膜を構成する窒素膜は、ポリシリコン膜、またはHigh-k膜（高誘電率膜）である
前記（１）または（２）に記載の撮像素子。
（４）
前記固定電荷膜を構成する窒素膜は、シリコンナイトライド、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素のうちのいずれかの材料が用いられた膜である
前記（１）乃至（３）のいずれかに記載の撮像素子。
（５）
電圧を印加する電源と接続されている配線と、
前記配線と前記電極膜を接続するコンタクトと
をさらに備える
前記（１）乃至（４）のいずれかに記載の撮像素子。
（６）
前記光電変換部の受光面側に形成されている遮光膜と、
前記遮光膜と前記電極膜を接続するコンタクトと
をさらに備える
前記（１）乃至（４）のいずれかに記載の撮像素子。
（７）
前記トレンチは、前記半導体基板を貫通していない
前記（１）乃至（６）のいずれかに記載の撮像素子。
（８）
前記コンタクトは、画素毎に形成されている
前記（５）に記載の撮像素子。
（９）
前記コンタクトは、複数の画素で共有されている
前記（５）に記載の撮像素子。
（１０）
前記トレンチは、画素を囲むように形成され、一部が繋がってない状態で形成されている
前記（１）乃至（９）のいずれかに記載の撮像素子。
（１１）
撮像素子が搭載された電子機器において、
前記撮像素子は、
光電変換を行う光電変換部と、
半導体基板に掘り込まれているトレンチと、
前記トレンチの側壁に、酸化膜、窒素膜、酸化膜から構成される負の固定電荷膜と、
前記固定電荷膜内に形成された電極膜と
を備える
電子機器。
【符号の説明】
【０１７３】
１０  撮像装置，  １１  レンズ群，  １２  撮像素子，  １３  ＤＳＰ回路，  １４  フレームメモリ，  １５  表示部，  １６  記録部，  １７  操作系，  １８  電源系，  １９  バスライン，  ２０  ＣＰＵ，  ３１  画素，  ３３  垂直信号線，  ４１  画素アレイ部，  ４２  垂直駆動部，４３  カラム処理部，  ４４  水平駆動部，  ４５  システム制御部，  ４６  画素駆動線，  ４７  垂直信号線，  ４８  信号処理部，  ４９  データ格納部，  １０１  入射光，  １１０  画素，  １１１  マイクロレンズ，  １１３  平坦化膜，  １１４  遮光膜，  １１５  絶縁膜，  １１６  ｐ型半導体領域，  １１７  受光面，  １１８  半導体基板，  １２０  ｎ型半導体領域，  １３０  画素分離部，  １３１  トレンチ，  １３２  固定電荷膜，  １３３  電極膜，  １４１  ｐ型半導体領域，  １５０  配線層，  １５１  配線，  １５２  絶縁層，  １６１  支持基板，  １７１  コンタクト，  １９０  転送トランジスタ，  １９２  リセットトランジスタ，  １９３  増幅トランジスタ，  １９４  選択トランジスタ，  ２０１  ＳｉＯ膜，  ２０２  ＳｉＮ膜，  ２０３  ＳｉＯ膜
【図１】
2019093150.tif 000003
【図２】
2019093150.tif 000004
【図３】
2019093150.tif 000005
【図４】
2019093150.tif 000006
【図５】
2019093150.tif 000007
【図６】
2019093150.tif 000008
【図７】
2019093150.tif 000009
【図８】
2019093150.tif 000010
【図９】
2019093150.tif 000011
【図１０】
2019093150.tif 000012
【図１１】
2019093150.tif 000013
【図１２】
2019093150.tif 000014
【図１３】
2019093150.tif 000015
【図１４】
2019093150.tif 000016
【図１５】
2019093150.tif 000017
【図１６】
2019093150.tif 000018
【図１７】
2019093150.tif 000019
【図１８】
2019093150.tif 000020
【図１９】
2019093150.tif 000021
【図２０】
2019093150.tif 000022
【国際調査報告】
2019093150.tif 000023
2019093150.tif 000024
2019093150.tif 000025
2019093150.tif 000026