(57)【要約】  パッケージは、ベース板（１０）と、枠体（１００）と、リードフレーム（２０Ａ，２０Ｂ）とを有している。ベース板（１０）は、半導体素子（３００）が実装されることになる実装領域（１１）と実装領域（１１）を囲む枠領域（１２）とを有しており、金属からなる。枠体（１００）は、ベース板（１０）の枠領域（１２）上に設けられており、枠領域（１２）に面する第１の面（Ｓ１）と第１の面（Ｓ１）の反対の第２の面（Ｓ２）とを有している。リードフレーム（２０Ａ，２０Ｂ）は枠体（１００）の第２の面（Ｓ２）に接合されている。枠体（１００）は、積層構造を有する複数の誘電体層（１１０）と、半導体素子（３００）に電気的に接続されることになる素子接続部（１２１Ａ，１２１Ｂ）とを含む。複数の誘電体層（１１０）は、第１の誘電率を有する第１の誘電体層と、第１の誘電率と異なる第２の誘電率を有する第２の誘電体層とを含む。
2019097564.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子（３００）が実装されることになる実装領域（１１）と前記実装領域（１１）を囲む枠領域（１２）とを有し、金属からなるベース板（１０）と、
前記ベース板（１０）の前記枠領域（１２）上に設けられ、前記枠領域（１２）に面する第１の面（Ｓ１）と前記第１の面（Ｓ１）の反対の第２の面（Ｓ２）とを有する枠体（１００）と、
前記枠体（１００）の前記第２の面（Ｓ２）に接合されたリードフレーム（２０Ａ，２０Ｂ）と、
を備え、
前記枠体（１００）は、積層構造を有する複数の誘電体層（１１０）と、前記半導体素子（３００）に電気的に接続されることになる素子接続部（１２１Ａ，１２１Ｂ）とを含み、前記複数の誘電体層（１１０）は、第１の誘電率を有する第１の誘電体層と、前記第１の誘電率と異なる第２の誘電率を有する第２の誘電体層とを含む、
パッケージ。
【請求項２】
前記枠体（１００）の前記素子接続部（１２１Ａ，１２１Ｂ）は前記第２の面（Ｓ２）上において前記リードフレーム（２０Ａ，２０Ｂ）から電気的に分離されている、請求項１に記載のパッケージ。
【請求項３】
半導体素子（３００）が実装されることになる実装領域（１１）と前記実装領域（１１）を囲む枠領域（１２）とを有し、金属からなるベース板（１０）と、
前記ベース板（１０）の前記枠領域（１２）上に設けられ、前記枠領域（１２）に面する第１の面（Ｓ１）と前記第１の面（Ｓ１）の反対の第２の面（Ｓ２）とを有する枠体（１００）と、
前記枠体（１００）の前記第２の面（Ｓ２）に接合されたリードフレーム（２０Ａ，２０Ｂ）と、
を備え、
前記枠体（１００）は、積層構造を有する複数の誘電体層（１１０）と、前記半導体素子（３００）に電気的に接続されることになる素子接続部（１２１Ａ，１２１Ｂ）とを含み、前記素子接続部（１２１Ａ，１２１Ｂ）は前記第２の面（Ｓ２）上において前記リードフレーム（２０Ａ，２０Ｂ）から電気的に分離されている、
パッケージ。
【請求項４】
前記枠体（１００）は、前記複数の誘電体層（１１０）の少なくともいずれかを貫通する少なくとも１つのビア電極（１４０）を有している、請求項１から３のいずれか１項に記載のパッケージ。
【請求項５】
前記少なくとも１つのビア電極（１４０）は、前記枠体（１００）の前記素子接続部（１２１Ａ，１２１Ｂ）につながるビア電極（１４０）を含む、請求項４に記載のパッケージ。
【請求項６】
前記枠体（１００）は、前記リードフレーム（２０Ａ，２０Ｂ）に接続されたフレーム接続部（１２２Ａ，１２２Ｂ）を有しており、
前記少なくとも１つのビア電極（１４０）は、前記フレーム接続部（１２２Ａ，１２２Ｂ）につながるビア電極（１４０）を含む、請求項４または５に記載のパッケージ。
【請求項７】
前記枠体（１００）は、前記複数の誘電体層（１１０）の間に挟まれた少なくとも１つの電極層（１３０）を有している、請求項１から６のいずれか１項に記載のパッケージ。
【請求項８】
請求項１から７のいずれか１項に記載のパッケージと、
前記パッケージの前記ベース板（１０）の前記実装領域（１１）上に実装され、端子（３１２Ａ，３１２Ｂ）を有する半導体素子（３００）と、
前記パッケージの前記枠体（１００）の前記素子接続部（１２１Ａ，１２１Ｂ）と、前記半導体素子（３００）の前記端子（３１２Ａ，３１２Ｂ）との間を接続する配線部（４００Ａ，４００Ｂ）と、
を備える、半導体装置（７００）。
【請求項９】
前記半導体素子（３００）の前記端子（３１２Ａ，３１２Ｂ）は、前記半導体素子（３００）からの電気信号を５オーム以下の特性インピーダンスで出力するものであり、前記リードフレーム（２０Ａ，２０Ｂ）は、前記電気信号を５０オームの特性インピーダンスで出力するものである、請求項８に記載の半導体装置（７００）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージおよび半導体装置に関し、特に、リードフレームを有するパッケージと、パッケージを有する半導体装置とに関するものである。
【背景技術】
【０００２】
電力増幅器などの半導体装置は、多くの場合、半導体素子と、それが実装されるパッケージとを有している。パッケージには、多くの場合、複数のリードフレームが設けられている。リードフレームは、半導体装置の入力端子または出力端子としての機能を有し得る。入力端子および出力端子のそれぞれは、特性インピーダンスとして、入力インピーダンスおよび出力インピーダンスを有しており、これらの値は、外部の電気系統と整合されていることが望まれる。電気系統の特性インピーダンスは、典型的な例として、５０オームに標準化される。半導体装置の特性インピーダンスが所望のものから大きくずれている場合は、特性インピーダンスを調整するための整合回路を必要とする。この整合回路の機能をパッケージ自体が有していれば、パッケージ外に整合回路を付加する必要がなくなる。これにより部品数を削減することができる。また、整合回路を含む装置のサイズを、全体として抑えやすい。【０００３】
特開２０１４−１０７３９８号公報（特許文献１）に記載の技術は、高周波装置のフィードスルー部にインピーダンスの調整機能を付加することを開示している。具体的には、高周波装置は、主面を有するベース板と、誘電体と、信号ラインと、島パターンと、金属フレームと、リードフレームと、半導体チップと、ワイヤとを有している。誘電体は、上記ベース板の一側面に沿うように上記主面に形成されている。信号ラインは、上記誘電体の上に、上記一側面側から上記主面の中央部へ伸びるように形成されている。島パターンは、上記誘電体の上の上記信号ラインの隣に、上記一側面側から上記中央部へ伸び、かつ上記信号ラインに接しないように金属で形成されている。金属フレームは、上記主面と接する接触部と、上記信号ラインの一部および上記島パターンの一部に形成された追加誘電体を介して上記信号ラインおよび上記島パターンの上に形成された橋状部とを有している。上記接触部と上記橋状部とが全体として上記中央部を囲んでいる。リードフレームは、上記信号ラインのうち上記金属フレームの外側に位置する部分である外側信号ラインと接続されている。半導体チップは上記中央部に固定されている。ワイヤは、上記半導体チップと、上記信号ラインのうち上記金属フレームに囲まれた部分である内側信号ラインとを接続している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１０７３９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記公報に記載の技術を単に用いるのみでは、特性インピーダンスを微調整することはできるにしても、十分なインピーダンス整合を得ることが困難なことがある。特に、１オーム程度の低い出力インピーダンスを有する半導体素子が実装されている場合に、この半導体素子からの信号を出力するリードフレームの出力インピーダンスを５０オーム程度へ調整することは、大きなインピーダンス調整が必要であり、上記技術では困難である。【０００６】
本発明は以上のような課題を解決するためになされたものであり、その目的は、インピーダンス整合をより十分に行なうことができるパッケージを提供することである。
【課題を解決するための手段】
【０００７】
本発明の一の局面に従うパッケージは、ベース板と、枠体と、リードフレームとを有している。ベース板は、半導体素子が実装されることになる実装領域と、実装領域を囲む枠領域とを有しており、金属からなる。枠体は、ベース板の枠領域上に設けられており、枠領域に面する第１の面と、第１の面の反対の第２の面とを有している。リードフレームは枠体の第２の面に接合されている。枠体は、積層構造を有する複数の誘電体層と、半導体素子に電気的に接続されることになる素子接続部とを含む。複数の誘電体層は、第１の誘電率を有する第１の誘電体層と、第１の誘電率と異なる第２の誘電率を有する第２の誘電体層とを含む。【０００８】
本発明の他の局面に従うパッケージは、ベース板と、枠体と、リードフレームとを有している。ベース板は、半導体素子が実装されることになる実装領域と、実装領域を囲む枠領域とを有しており、金属からなる。枠体は、ベース板の枠領域上に設けられており、枠領域に面する第１の面と、第１の面の反対の第２の面とを有している。リードフレームは枠体の第２の面に接合されている。枠体は、積層構造を有する複数の誘電体層と、半導体素子に電気的に接続されることになる素子接続部とを含む。素子接続部は第２の面上においてリードフレームから電気的に分離されている。
【発明の効果】
【０００９】
本発明の一の局面に従うパッケージによれば、パッケージの枠体は、第１の誘電率を有する第１の誘電体層と、第１の誘電率と異なる第２の誘電率を有する第２の誘電体層とを含む。これにより枠体を用いてインピーダンス整合を行う構成の設計の自由度が高められる。よってパッケージの枠体を用いてのインピーダンス整合をより十分に行なうことができる。【００１０】
本発明の他の局面に従うパッケージによれば、素子接続部は枠体の第２の面上においてリードフレームから電気的に分離されている。これにより、素子接続部とリードフレームとの間に設けられる整合回路が、枠体の第２の面上で短絡された回路に限定されなくなる。よって枠体を用いてのインピーダンス整合をより十分に行ないやすくなる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態における半導体装置の構成を図２の線Ｉ−Ｉに沿って概略的に示す断面図である。
【図２】本発明の実施の形態における半導体装置の構成を、蓋体の図示を省略しつつ、概略的に示す平面図である。
【図３】本発明の実施の形態における半導体装置の等価回路の一例を示す回路図である。
【図４】変形例の半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、図面に基づいて本発明の実施の形態について説明する。
【００１３】
図１は、本実施の形態における半導体装置７００の構成を図２の線Ｉ−Ｉに沿って概略的に示す断面図である。図２は、半導体装置７００の構成を、蓋体５００の図示を省略しつつ、概略的に示す平面図である。
【００１４】
半導体装置７００は、半導体素子３００と、配線部４００Ａ，４００Ｂと、蓋体５００と、パッケージとを有している。パッケージは、ベース板１０と、枠体１００と、リードフレーム２０Ａ，２０Ｂとを有している。蓋体５００は、枠体１００上に取り付けられることによって、枠体１００に囲まれたキャビティＣＶ（図１）を封止するものである。蓋体５００は絶縁体からなる。蓋体５００の取り付けは、例えば、接着剤を用いて行い得る。
【００１５】
ベース板１０は、半導体素子３００が実装されることになる実装領域１１と、実装領域１１を囲む枠領域１２とを有している。ベース板１０は金属からなる。
【００１６】
半導体素子３００は、ベース板１０の実装領域１１上に実装されている。半導体素子３００は、半導体部３０１と、端子３１２Ａ，３１２Ｂと、裏面電極３１１とを有している。
【００１７】
リードフレーム２０Ａ，２０Ｂは枠体１００の枠上面Ｓ２に接合されている。リードフレーム２０Ａ，２０Ｂは、平面レイアウト（図２の視野）において、枠体１００の外側へ突出している。リードフレーム２０Ａ，２０Ｂは金属からなる。
【００１８】
枠体１００は、ベース板１０の枠領域１２上に設けられている。枠体１００は、枠領域１２に面する枠下面Ｓ１（第１の面）と、枠上面Ｓ２（第１の面の反対の第２の面）とを有している。枠体１００は、積層構造を有する複数の誘電体層１１０と、素子接続部１２１Ａ，１２１Ｂと、少なくとも１つのビア電極１４０（図１に示された例においては複数のビア電極１４０と、フレーム接続部１２２Ａ，１２２Ｂと、少なくとも１つの電極層１３０（図１に示された例においては複数の電極層１３０）と、ベース接続部１２５とを有している。
【００１９】
素子接続部１２１Ａ，１２１Ｂは枠上面Ｓ２上に設けられている。素子接続部１２１Ａ，１２１Ｂは金属からなる。素子接続部１２１Ａ，１２１Ｂは、半導体素子３００に電気的に接続されている。素子接続部１２１Ａ，１２１Ｂは枠上面Ｓ２上においてリードフレーム２０Ａ，２０Ｂから電気的に分離されている。
【００２０】
複数の誘電体層１１０は、図１に示された例においては、下部誘電体層１１１と、上部誘電体層１１２と、中間誘電体層１１３，１１４とを有している。下部誘電体層１１１は、直接またはベース接続部１２５を介して、枠体１００の枠下面Ｓ１をなしている。上部誘電体層１１２は、直接または電極構造を介して、枠体１００の枠上面Ｓ２をなしており、この電極構造は、フレーム接続部１２２Ａ，１２２Ｂまたは素子接続部１２１Ａ，１２１Ｂである。中間誘電体層１１３，１１４は下部誘電体層１１１と上部誘電体層１１２との間に挟まれている。
【００２１】
複数の誘電体層１１０は、第１の誘電率を有する第１の誘電体層と、第１の誘電率と異なる第２の誘電率を有する第２の誘電体層とを含む。具体的には、第１の誘電体層および第２の誘電体層の材料は、以下の５つの種類
誘電体（１）：ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂｉ２Ｏ３  （ｋ＝７）
誘電体（２）：ＢａＯ−ＴｉＯ２−ＺｎＯ  （ｋ＝２７）
誘電体（３）：ＢａＯ−Ｎｄ２Ｏ３−Ｂｉ２Ｏ３−ＴｉＯ２  （ｋ＝８１）
誘電体（４）：ＢａＯ−Ｒ２Ｏ３−ＴｉＯ２  （ｋ＝１２５）
誘電体（５）：ｈｉｇｈ−ｋ材  （ｋ≧１０００）
のいずれかであることが好ましい。なお上記において、括弧内の値ｋは、典型的な比誘電率である。第１の誘電体層の誘電体と第２の誘電体層の誘電体とは、互いに異なるように選択される。よって第１および第２誘電体層の少なくともいずれかは、上記誘電体（１）〜（４）のいずれかであることが好ましい。ｈｉｇｈ−ｋ材は、例えばチタン酸バリウムまたはチタン酸バリウム系材料であってよい。以上のような材料選択によって、誘電体層１１０の積層体を、その内部に電極構造を設けつつ、低温同時焼成セラミックス（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ（ＬＴＣＣ））として容易に形成し得る。
【００２２】
電極層１３０は、複数の誘電体層１１０の間に挟まれている。ビア電極１４０は、複数の誘電体層１１０の少なくともいずれかを貫通している。ビア電極１４０の一方端は素子接続部１２１Ａまたは１２１Ｂにつながっていてもよい。またビア電極１４０は電極層１３０につながっていてもよい。ビア電極１４０はフレーム接続部１２２Ａまたは１２２Ｂにつながっていてもよい。ベース接続部１２５はベース板１０の枠領域１２に接合されている。
【００２３】
フレーム接続部１２２Ａ，１２２Ｂは、枠体１００の枠上面Ｓ２上に設けられている。言い換えれば、フレーム接続部１２２Ａ，１２２Ｂは、上部誘電体層１１２上に設けられている。フレーム接続部１２２Ａ，１２２Ｂは、金属からなる。フレーム接続部１２２Ａおよび１２２Ｂのそれぞれは、リードフレーム２０Ａおよび２０Ｂに接続されている。素子接続部１２１Ａ，１２１Ｂは、枠上面Ｓ２上においてリードフレーム２０Ａ，２０Ｂから電気的に分離されている。
【００２４】
配線部４００Ａは、枠体１００の素子接続部１２１Ａと、半導体素子３００の端子３１２Ａとの間を接続している。配線部４００Ｂは、枠体１００の素子接続部１２１Ｂと、半導体素子３００の端子３１２Ｂとの間を接続している。配線部４００Ａ，４００Ｂは、典型的には、ボンディングワイヤである。
【００２５】
図３は、半導体装置７００の等価回路の一例を示す回路図である。本例においては、半導体装置７００は、入力端子としてのリードフレーム２０Ａと、出力端子としてのリードフレーム２０Ｂとを有する電力増幅装置である。入力インピーダンスおよび出力インピーダンスのそれぞれを最適化するために、枠体１００を用いて入力整合回路１００Ａおよび出力整合回路１００Ｂが構成されている。入力整合回路１００Ａは、図示されているように、キャパシタ１８１と、インダクタ１８２とを有している。出力整合回路１００Ｂは、キャパシタ１８３，１８４と、インダクタ１８５とを有している。これらキャパシタおよびインダクタは、主に枠体１００によって構成されるものであるが、リードフレーム２０Ａ，２０Ｂ、ベース板１０および配線部４００Ａ，４００Ｂからの寄与があってもよい。本実施の形態の枠体１００によれば、より単純な内部構造しか有しない枠体が用いられる場合に比して、図示された等価回路を容易に実現し得る。
【００２６】
なお、前述した誘電体（１）からなる誘電体層を用いることで、高Ｑを有するインダクタを形成することができる。また、前述した誘電体層（３）〜（５）の少なくともいずれかを用いることによって、単位面積当たり高キャパシタンスを有するキャパシタを形成することができる。また、耐電圧を確保する観点で誘電体の種類が選択されてもよい。
【００２７】
また本例においては、半導体素子３００は、入力端子としての端子３１２Ａと、出力端子としての端子３１２Ｂと、接地端子としての裏面電極３１１とを有する電力増幅素子である。端子３１２Ｂは、半導体素子３００からの電気信号を５オーム以下の特性インピーダンスで出力するものであり得る。そのような場合であっても、出力整合回路１００Ｂが用いられることによって、リードフレーム２０Ｂは、上記電気信号を、標準的な５０オームの特性インピーダンスで出力することが可能である。なお、標準的な５０オームの出力インピーダンスが期待される場合であっても、ある程度のインピーダンス誤差は、通常、許容されるものであり、例えば誤差５オーム程度は許容される。同様に、入力整合回路１００Ａが用いられることによって、リードフレーム２０Ａは、半導体素子３００への電気信号を、標準的な５０オームの特性インピーダンスで受け入れることが可能である。
【００２８】
（効果）
本実施の形態によれば、パッケージの枠体１００は、第１の誘電率を有する第１の誘電体層と、第１の誘電率と異なる第２の誘電率を有する第２の誘電体層とを含む。これにより枠体を用いてインピーダンス整合を行う構成の設計の自由度が高められる。よってパッケージの枠体を用いてのインピーダンス整合をより十分に行なうことができる。例えば、高キャパシタンスを有するキャパシタが形成される領域に、高い誘電率を有する誘電体を適用することによって、枠体１００のサイズを抑えることができる。このとき、高い耐電圧を要する領域には、絶縁信頼性を優先して、より低い誘電率を有する誘電体が適用されてよい。
【００２９】
枠体１００の素子接続部１２１Ａ，１２１Ｂは枠上面Ｓ２上においてリードフレーム２０Ａ，２０Ｂから電気的に分離されている。これにより、素子接続部１２１Ａ，１２１Ｂとリードフレーム２０Ａ，２０Ｂとの間に設けられる整合回路が、枠上面Ｓ２上で短絡された回路に限定されなくなる。よってパッケージの枠体１００を用いてのインピーダンス整合をより十分に行ないやすくなる。特に、出力整合回路１００Ｂ（図３）のような回路を構成しやすくなる。
【００３０】
枠体１００は、複数の誘電体層１１０の少なくともいずれかを貫通する少なくとも１つのビア電極１４０を有している。これにより枠体１００を用いてインピーダンス整合を行う構成の設計の自由度が高められる。よってパッケージの枠体を用いてのインピーダンス整合をより十分に行なうことができる。
【００３１】
少なくとも１つのビア電極１４０は、枠体１００の素子接続部１２１Ａ，１２１Ｂにつながるビア電極１４０を含む。これにより枠体１００を用いてインピーダンス整合を行う構成の設計の自由度が高められる。よってパッケージの枠体を用いてのインピーダンス整合をより十分に行なうことができる。ビア電極１４０は、フレーム接続部１２２Ａ，１２２Ｂにつながるビア電極１４０を含む。これにより、リードフレーム２０Ａ，２０Ｂから誘電体層１１０の積層体内部へと、金属からなる電気的経路を設けることができる。
【００３２】
枠体１００は、複数の誘電体層１１０の間に挟まれた少なくとも１つの電極層１３０を有している。これにより枠体１００を用いてインピーダンス整合を行う構成の設計の自由度が高められる。よってパッケージの枠体を用いてのインピーダンス整合をより十分に行なうことができる。
【００３３】
半導体素子３００の端子３１２Ａ，３１２Ｂは、半導体素子３００からの電気信号を５オーム以下の特性インピーダンスで出力するものであることがしばしばある。本実施の形態のパッケージが出力整合回路１００Ｂ（図３）として機能することで、リードフレーム２０Ｂは、上記電気信号を５０オームの特性インピーダンスで出力することができる。これにより、半導体装置７００外にさらなる整合回路を付加することなく、５０オームという標準的な出力インピーダンスでの出力が可能となる。
【００３４】
（変形例）
枠体１００の構成は、求められるインピーダンス整合に応じて適宜変更され得る。具体的には、複数の誘電体層１１０のすべてが、同じ誘電率を有していてもよい。素子接続部１２１Ａ，１２１Ｂは、枠上面Ｓ２上においてリードフレーム２０Ａ，２０Ｂから電気的に分離されていなくてもよい。ビア電極１４０は省略されてもよい。ビア電極１４０のいずれもが、枠体１００の素子接続部１２１Ａ，１２１Ｂから分離されていてもよい。フレーム接続部１２２Ａ，１２２Ｂは省略されてもよい。ビア電極１４０のいずれもがフレーム接続部１２２Ａ，１２２Ｂから分離されていてもよい。電極層１３０は省略されてもよい。ベース接続部１２５は省略されてもよい。複数の誘電体層１１０の数は、図１においては４つであるが、２つ以上の任意の数であってよい。複数の誘電体層１１０の数が２つである場合、中間誘電体層は存在しない。なお枠体１００によって、整合回路に加えてさらに他の回路が構成されてもよい。
【００３５】
また上記実施の形態における半導体装置７００はその整合回路が実質的に枠体１００によって構成されているが、整合回路は、枠体と、他の部材とによって構成されていてもよい。図４は、このような変形例の半導体装置７００Ｖを示す断面図である。半導体装置７００との相違点として、半導体装置７００Ｖにおいては、枠体１００と共に入力整合回路を構成する誘電体素子８０１と、枠体１００と共に出力整合回路を構成する誘電体素子８０２とが設けられている。枠体１００の素子接続部１２１Ａと半導体素子３００との間は誘電体素子８０１を介して配線部４００Ａによって接続されている。また枠体１００の素子接続部１２１Ｂと半導体素子３００との間は誘電体素子８０２を介して配線部４００Ｂによって接続されている。誘電体素子８０１および８０２は実装領域１１上に実装されていてよい。
【００３６】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００３７】
ＣＶ  キャビティ
Ｓ１  枠下面（第１の面）
Ｓ２  枠上面（第２の面）
１０  ベース板
１１  実装領域
１２  枠領域
１２１Ａ，１２１Ｂ  素子接続部
２０Ａ，２０Ｂ  リードフレーム
１００  枠体
１００Ａ  入力整合回路
１００Ｂ  出力整合回路
１１０  誘電体層
１２２Ａ，１２２Ｂ  フレーム接続部
１３０  電極層
１４０  ビア電極
１８１，１８３，１８４  キャパシタ
１８２，１８５  インダクタ
３００  半導体素子
３０１  半導体部
３１１  裏面電極
３１２Ａ，３１２Ｂ  端子
４００Ａ，４００Ｂ  配線部
５００  蓋体
７００  半導体装置
【図１】
2019097564.tif 000003
【図２】
2019097564.tif 000004
【図３】
2019097564.tif 000005
【図４】
2019097564.tif 000006
【手続補正書】
【提出日】令和2年4月16日(2020.4.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体素子（３００）が実装されることになる実装領域（１１）と前記実装領域（１１）を囲む枠領域（１２）とを有し、金属からなるベース板（１０）と、
前記ベース板（１０）の前記枠領域（１２）上に設けられ、前記枠領域（１２）に面する第１の面（Ｓ１）と前記第１の面（Ｓ１）の反対の第２の面（Ｓ２）とを有する枠体（１００）と、
前記枠体（１００）の前記第２の面（Ｓ２）に接合されたリードフレーム（２０Ａ，２０Ｂ）と、
を備え、
前記枠体（１００）は、積層構造を有する複数の誘電体層（１１０）と、前記半導体素子（３００）に電気的に接続されることになる素子接続部（１２１Ａ，１２１Ｂ）とを含み、前記複数の誘電体層（１１０）は、第１の誘電率を有する第１の誘電体層と、前記第１の誘電率と異なる第２の誘電率を有する第２の誘電体層とを含む、
パッケージ。
【請求項２】
前記枠体（１００）の前記素子接続部（１２１Ａ，１２１Ｂ）は前記第２の面（Ｓ２）上において前記リードフレーム（２０Ａ，２０Ｂ）から電気的に分離されている、請求項１に記載のパッケージ。
【請求項３】
前記枠体（１００）は、前記複数の誘電体層（１１０）の少なくともいずれかを貫通する少なくとも１つのビア電極（１４０）を有している、請求項１または２に記載のパッケージ。
【請求項４】
前記少なくとも１つのビア電極（１４０）は、前記枠体（１００）の前記素子接続部（１２１Ａ，１２１Ｂ）につながるビア電極（１４０）を含む、請求項３に記載のパッケージ。
【請求項５】
前記枠体（１００）は、前記リードフレーム（２０Ａ，２０Ｂ）に接続されたフレーム接続部（１２２Ａ，１２２Ｂ）を有しており、
前記少なくとも１つのビア電極（１４０）は、前記フレーム接続部（１２２Ａ，１２２Ｂ）につながるビア電極（１４０）を含む、請求項３または４に記載のパッケージ。
【請求項６】
前記枠体（１００）は、前記複数の誘電体層（１１０）の間に挟まれた少なくとも１つの電極層（１３０）を有している、請求項１から５のいずれか１項に記載のパッケージ。
【請求項７】
請求項１から６のいずれか１項に記載のパッケージと、
前記パッケージの前記ベース板（１０）の前記実装領域（１１）上に実装され、端子（３１２Ａ，３１２Ｂ）を有する半導体素子（３００）と、
前記パッケージの前記枠体（１００）の前記素子接続部（１２１Ａ，１２１Ｂ）と、前記半導体素子（３００）の前記端子（３１２Ａ，３１２Ｂ）との間を接続する配線部（４００Ａ，４００Ｂ）と、
を備える、半導体装置（７００）。
【請求項８】
前記半導体素子（３００）の前記端子（３１２Ａ，３１２Ｂ）は、前記半導体素子（３００）からの電気信号を５オーム以下の特性インピーダンスで出力するものであり、前記リードフレーム（２０Ａ，２０Ｂ）は、前記電気信号を５０オームの特性インピーダンスで出力するものである、請求項７に記載の半導体装置（７００）。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
枠体１００は、ベース板１０の枠領域１２上に設けられている。枠体１００は、枠領域１２に面する枠下面Ｓ１（第１の面）と、枠上面Ｓ２（第１の面の反対の第２の面）とを有している。枠体１００は、積層構造を有する複数の誘電体層１１０と、素子接続部１２１Ａ，１２１Ｂと、少なくとも１つのビア電極１４０（図１に示された例においては複数のビア電極１４０）と、フレーム接続部１２２Ａ，１２２Ｂと、少なくとも１つの電極層１３０（図１に示された例においては複数の電極層１３０）と、ベース接続部１２５とを有している。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
なお、前述した誘電体（１）からなる誘電体層を用いることで、高Ｑを有するインダクタを形成することができる。また、前述した誘電体（３）〜（５）の少なくともいずれかを用いることによって、単位面積当たり高キャパシタンスを有するキャパシタを形成することができる。また、耐電圧を確保する観点で誘電体の種類が選択されてもよい。
【国際調査報告】
2019097564.tif 000007
2019097564.tif 000008
2019097564.tif 000009
2019097564.tif 000010