(57)【要約】【解決手段】絶縁部と導電部を有する配線層と、前記配線層の上面に接して配置される複数の半導体パッケージと、前記半導体パッケージを封止する樹脂部と、を備える、半導体パッケージ装置としている。
2018180235.tif 000002
【特許請求の範囲】
【請求項１】
絶縁部と導電部を有する配線層と、  前記配線層の上面に接して配置される複数の半導体パッケージと、  前記半導体パッケージを封止する樹脂部と、  を備える、半導体パッケージ装置。
【請求項２】
前記絶縁部は、上下方向に積層される複数の絶縁層を有し、  前記導電部は、前記絶縁層の下面に配置される配線パターン部を有する、請求項１に記載の半導体パッケージ装置。
【請求項３】
前記配線層の下面に配置されるレジスト層をさらに備える、請求項１または請求項２に記載の半導体パッケージ装置。
【請求項４】
前記半導体パッケージは、マイコンおよびゲートドライバを有する第１パッケージと、第１トランジスタを含む第２パッケージと、前記第１トランジスタに直列に接続される第２トランジスタを含む第３パッケージと、を含む、請求項１から請求項３のいずれか１項に記載の半導体パッケージ装置。
【請求項５】
前記半導体パッケージは、第３トランジスタを含む第４パッケージと、前記第３トランジスタに直列に接続される第４トランジスタを含む第５パッケージと、第５トランジスタを含む第６パッケージと、前記第５トランジスタに直列に接続される第６トランジスタを含む第７パッケージと、をさらに含み、  前記絶縁部は、第１絶縁層と、前記第１絶縁層の下方に位置する第２絶縁層を有し、  前記導電部は、  前記第１絶縁層の下面に配置され、前記第１パッケージの各端子と前記第２〜第７パッケージの各制御端子を電気的に接続する各制御用配線部と、  前記第２絶縁層の下面に配置され、前記第２パッケージ、第４パッケージ、および第６パッケージの各電流流出端子に電気的に接続される各グランド配線部と、を有し、  前記各制御用配線部の少なくともいずれかは、前記各グランド配線部の少なくともいずれかと平面視において重なる、請求項４に記載の半導体パッケージ装置。
【請求項６】
前記半導体パッケージは、第３トランジスタを含む第４パッケージと、前記第３トランジスタに直列に接続される第４トランジスタを含む第５パッケージと、第５トランジスタを含む第６パッケージと、前記第５トランジスタに直列に接続される第６トランジスタを含む第７パッケージと、をさらに含み、  前記絶縁部は、第１絶縁層と、前記第１絶縁層の下方に位置する第２絶縁層を有し、  前記導電部は、  前記第１絶縁層の下面に配置され、前記第３、第５、第７パッケージの各電流流出端子と前記第２、第４、第６パッケージの各電流流入端子を電気的に接続する各接続配線部と、  前記第１絶縁層の下面に配置され、前記第３、第５、第７パッケージの各電流流入端子を電気的に共通接続する共通接続配線部と、  前記第２絶縁層の下面に配置され、前記各接続配線部と電気的に接続される各出力用配線部と、  前記第２絶縁層の下面に配置され、前記共通接続配線部と電気的に接続される入力電圧印加用配線部と、を有し、  前記共通接続配線部は、前記各出力用配線部と平面視において重なる、請求項４または請求項５に記載の半導体パッケージ装置。
【請求項７】
前記半導体パッケージは、第３トランジスタを含む第４パッケージと、前記第３トランジスタに直列に接続される第４トランジスタを含む第５パッケージと、第５トランジス
タを含む第６パッケージと、前記第５トランジスタに直列に接続される第６トランジスタを含む第７パッケージと、をさらに含み、  前記導電部は、  前記第３、第５、第７パッケージの各電流流出端子と前記第２、第４、第６パッケージの各電流流入端子との各接続点に電気的に接続される各出力用配線部と、  前記第３、第５、第７パッケージの各電流流入端子と電気的に接続される電圧印加用配線部と、  前記第１パッケージの各端子と電気的に接続するための各接続端子部と、を有し、  前記出力用配線部および前記電圧印加用配線部の各端部は、前記配線層の外縁に位置し、互いに隣り合って第１群を構成し、  前記各接続端子部は、前記配線層の外縁に位置し、互いに隣り合って第２群を構成し、  前記第１群と前記第２群は、離れた位置に位置する、請求項４から請求項６のいずれか１項に記載の半導体パッケージ装置。
【請求項８】
支持基板上に配置された接着剤上に複数の半導体パッケージを配置する第１ステップと、  前記半導体パッケージを樹脂で封止する第２ステップと、  前記支持基板と前記接着剤を前記樹脂から取り外す第３ステップと、  前記樹脂の下面側において、絶縁層を形成し、前記絶縁層にビアを形成し、前記ビアおよび前記絶縁層の下面に対してめっきにより配線パターン部を形成するステップを少なくとも１回行う第４ステップと、  を含む、半導体パッケージ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ装置、およびその製造方法に関する。
【背景技術】
【０００２】
従来のパッケージ装置の一例は、特許文献１に開示される。特許文献１の集積回路パッケージインパッケージシステムでは、パッケージ基板上に第１集積回路ダイが接着により固定される。第１集積回路ダイとパッケージ基板は、ワイヤボンディングにより接続される。接着スペーサは、第１集積回路ダイと集積回路パッケージシステムとの間に配置される。  【０００３】
集積回路パッケージシステムは、第２集積回路ダイと、端子と、封止用樹脂とを有する。第２集積回路ダイは、ボンディングワイヤにより端子と接続される。第２集積回路ダイと端子は、封止用樹脂により封止される。端子とパッケージ基板とは、ボンディングワイヤにより接続される。  【０００４】
パッケージ基板、第１集積回路ダイ、接着スペーサ、および集積回路パッケージシステムが封止用樹脂により封止されることでパッケージ化され、集積回路パッケージインパッケージシステムが構成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１６９６６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１では、第２集積回路ダイを有する集積回路パッケージシステムは、第１集積回路ダイの上方に配置されるので、集積回路パッケージシステムと第１集積回路ダイとを電気的に接続するために、集積回路パッケージシステムの端子をパッケージ基板にワイヤボンディングにより接続する必要がある。ワイヤボンディングを行うと、その分、ワイヤを取回すためのスペースが必要となる。  【０００７】
また、上記特許文献１において、集積回路パッケージシステムの上方にさらに同様のパッケージデバイスを積層する場合、上方のパッケージデバイスになる程、パッケージ基板と接続するためのボンディングワイヤの長さが長くなってしまう。従って、上記特許文献１では、パッケージ化するパッケージデバイスの個数の制限が大きい。  【０００８】
上記状況に鑑み、本発明は、配線にワイヤボンディングを用いることが不要となり、且つ、搭載する半導体パッケージの個数の制限が少なくなる半導体パッケージ装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の例示的な半導体パッケージ装置は、絶縁部と導電部を有する配線層と、前記配線層の上面に接して配置される複数の半導体パッケージと、前記半導体パッケージを封止する樹脂部と、を備える構成としている。  【００１０】
また、本発明の例示的な半導体パッケージ装置の製造方法は、支持基板上に配置された接着剤上に複数の半導体パッケージを配置する第１ステップと、前記半導体パッケージを樹脂で封止する第２ステップと、前記支持基板と前記接着剤を前記樹脂から取り外す第３ステップと、前記樹脂の下面側において、絶縁層を形成し、前記絶縁層にビアを形成し、前記ビアおよび前記絶縁層の下面に対してめっきにより配線パターン部を形成するステップを少なくとも１回行う第４ステップと、を含む。
【発明の効果】
【００１１】
本発明の例示的な半導体パッケージ装置によれば、配線にワイヤボンディングを用いることが不要となり、且つ、搭載する半導体パッケージの個数の制限が少なくなる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の一実施形態に係る半導体パッケージ装置の回路構成を示す図である。
【図２Ａ】図２Ａは、半導体パッケージ装置の製造工程における一工程を示す概略側面断面図である。
【図２Ｂ】図２Ｂは、半導体パッケージ装置の製造工程における一工程を示す概略側面断面図である。
【図２Ｃ】図２Ｃは、半導体パッケージ装置の製造工程における一工程を示す概略側面断面図である。
【図２Ｄ】図２Ｄは、半導体パッケージ装置の製造工程における一工程を示す概略側面断面図である。
【図２Ｅ】図２Ｅは、半導体パッケージ装置の製造工程における一工程を示す概略側面断面図である。
【図２Ｆ】図２Ｆは、半導体パッケージ装置の製造工程における一工程を示す概略側面断面図である。
【図２Ｇ】図２Ｇは、半導体パッケージ装置の製造工程における一工程を示す概略側面断面図である。
【図３Ａ】図３Ａは、半導体パッケージ装置の製造工程における一工程を示す下面図である。
【図３Ｂ】図３Ｂは、半導体パッケージ装置の製造工程における一工程を示す下面図である。
【図３Ｃ】図３Ｃは、半導体パッケージ装置の製造工程における一工程を示す下面図である。
【図３Ｄ】図３Ｄは、半導体パッケージ装置の製造工程における一工程を示す下面図である。
【発明を実施するための形態】
【００１３】
以下に本発明の例示的な実施形態について図面を参照して説明する。  
【００１４】
＜１．半導体パッケージの回路構成＞  図１は、本発明の一実施形態に係る半導体パッケージ装置５０の回路構成を示す。半導体パッケージ装置５０は、モータ６０を駆動する機能を有する。図１に示すように、半導体パッケージ装置５０は、第１パッケージ１と、第２パッケージ２と、第３パッケージ３と、第４パッケージ４と、第５パッケージ５と、第６パッケージ６と、第７パッケージ７と、を備える。本実施形態に係る半導体パッケージ装置５０では、第１パッケージ１〜第７パッケージ７である複数の半導体パッケージを一つにパッケージ化して構成される。  
【００１５】
第１パッケージ１は、マイコン１Ａと、ゲートドライバ１Ｂと、を有する。第２パッケージ２は、ｎチャネルＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）で構成される第１トランジスタＭ１を有する。第３パッケージ３は、ｐチャネルＭＯＳＦＥＴで構成される第２トランジスタＭ２を有する。第４パッケージ４は、ｎチャネルＭＯＳＦＥＴで構成される第３トランジスタＭ３を有する。第５パッケージ５は、ｐチャネルＭＯＳＦＥＴで構成される第４トランジスタＭ４を有する。第６パッケージ６は、ｎチャネルＭＯＳＦＥＴで構成される第５トランジスタＭ５を有する。第７パッケージ７は、ｐチャネルＭＯＳＦＥＴで構成される第６トランジスタＭ６を有する。  
【００１６】
第１トランジスタＭ１〜第６トランジスタＭ６により、インバータＩＶが構成される。  
【００１７】
第２トランジスタＭ２のソースには、直流電圧である入力電圧Ｖｉｎの印加端が接続される。第２トランジスタＭ２のドレインは、第１トランジスタＭ１のドレインに接続される。第１トランジスタＭ１のソースは、グランド電位の印加端に接続される。すなわち、第１トランジスタＭ１と第２トランジスタＭ２は、直列に接続される。  
【００１８】
第４トランジスタＭ４のソースには、入力電圧Ｖｉｎの印加端が接続される。第４トランジスタＭ４のドレインは、第３トランジスタＭ３のドレインに接続される。第３トランジスタＭ３のソースは、グランド電位の印加端に接続される。すなわち、第３トランジスタＭ３と第４トランジスタＭ４は、直列に接続される。  
【００１９】
第６トランジスタＭ６のソースには、入力電圧Ｖｉｎの印加端が接続される。第６トランジスタＭ６のドレインは、第５トランジスタＭ５のドレインに接続される。第５トランジスタＭ５のソースは、グランド電位の印加端に接続される。すなわち、第５トランジスタＭ５と第６トランジスタＭ６は、直列に接続される。  
【００２０】
半導体パッケージ装置５０の駆動対象であるモータ６０は、３相ブラシレスＤＣモータである。第５トランジスタＭ５と第６トランジスタＭ６とが接続される接続ノードＰ１は、モータ６０のＵ相入力端子に接続される。第３トランジスタＭ３と第４トランジスタＭ４とが接続される接続ノードＰ２は、モータ６０のＶ相入力端子に接続される。第１トランジスタＭ１と第２トランジスタＭ２とが接続される接続ノードＰ３は、モータ６０のＷ相入力端子に接続される。  
【００２１】
ゲートドライバ１Ｂは、マイコン１Ａからの指令に基づき、各トランジスタＭ１〜Ｍ６の各ゲートに駆動電圧を印加することで、各トランジスタＭ１〜Ｍ６をスイッチ制御する。これにより、モータ６０は、例えば正弦波駆動により駆動される。  
【００２２】
なお、上記実施形態では、一つのアームを構成する上側トランジスタ（例えば第２トランジスタＭ２）と下側トランジスタ（例えば第１トランジスタＭ１）は、それぞれｐチャネルＭＯＳＦＥＴとｎチャネルＭＯＳＦＥＴを用いたが、これに限らず、例えば上側トランジスタ、下側トランジスタともにｎチャネルＭＯＳＦＥＴにより構成してもよい。この場合、上側トランジスタを駆動するためのブートストラップ用のコンデンサを半導体パッケージ装置に含めることとなる。  
【００２３】
また、各トランジスタをＭＯＳＦＥＴに限らず、例えばＩＧＢＴ（insulated gate bipolar transistor）により構成してもよい。  
【００２４】
＜２．半導体パッケージ装置の製造工程＞  次に、図２Ａ〜図２Ｇを参照して、本実施形態に係る半導体パッケージ装置５０の製造工程について説明する。図２Ａ〜図２Ｇは、各工程における概略側面断面図を示す。  
【００２５】
まず、図２Ａに示す工程において、接着剤５１が上面に配置された支持基板５２を準備し、第１パッケージ１〜第７パッケージ７である７つの半導体パッケージを接着剤５１上に配列する。なお、第４パッケージ４〜第７パッケージ７は、図２Ａでは不図示であるが、実際には図２Ａの紙面奥側に配置される。支持基板５２としては、例えばガラス基板またはシリコン基板などが用いられる。  
【００２６】
次に、図２Ｂに示す工程に進み、接着剤５１上において、樹脂部（モールド樹脂）５０１によって第１パッケージ１〜第７パッケージ７の全体を覆うように封止する。  
【００２７】
そして、図２Ｃに示す工程に進み、樹脂部５０１によって封止された第１パッケージ１〜第７パッケージ７から、支持基板５２を接着剤５１とともに取り外す。これにより、図２Ｃに示すように、第１パッケージ１〜第７パッケージの下面は露出する。すなわち、各パッケージが有する各端子が下方に露出する。なお、当該各端子のより具体的な構成については、後述する。  
【００２８】
次に、図２Ｄに示す工程に進み、第１パッケージ１〜第７パッケージ７の下面側に、第１絶縁層５０２が形成される。そして、第１絶縁層５０２において、レーザ加工等によってビア５０２Ａが形成される。ビア５０２Ａは、第１絶縁層５０２の厚み方向に貫通する貫通孔であり、第１パッケージ１〜第７パッケージの各端子に対応する位置に形成される。  
【００２９】
そして、図２Ｅに示す工程に進み、ビア５０２Ａ内部および第１絶縁層５０２の下面に対して、めっきにより、第１配線パターン部５０３が形成される。めっきは、例えば銅めっきが用いられる。また、ビア内部のめっきについては、めっきに用いる導電材（銅など）をビア内部に充填してもよいし、導電材をビアの内壁のみに沿って形成してもよい。  
【００３０】
次に、図２Ｆに示す工程に進み、第１絶縁層５０２の下面側に第２絶縁層５０４を形成する。そして、第２絶縁層５０４において、ビア５０４Ａを形成する。ビア５０４Ａは、第１配線パターン部５０３の所定箇所に対応する位置に形成する。そして、図２Ｆに示すように、ビア５０４Ａ内部および第２絶縁層５０４の下面に対して、めっきにより、第２配線パターン部５０５が形成される。  
【００３１】
そして、図２Ｇに示す工程に進み、第２絶縁層５０４の下面側にレジスト層５０６を形成することで、半導体パッケージ装置５０が完成される。レジスト層５０６は、第２配線パターン部５０５における下方に露出させる箇所に対応した位置には形成されないように積層される。当該下方に露出される箇所は、半導体パッケージ装置５０を実装させるプリント基板と電気的に接続される端子部分となる。レジスト層５０６を設けることにより、半導体パッケージ装置５０を半田付けによりプリント基板に実装する際に、半田によって端子部分同士がショートす
ることを抑制できる。また、レジスト層５０６は、熱、埃、湿気などの外部環境から半導体パッケージ装置５０内部の回路を保護する機能も有する。  
【００３２】
なお、第２配線パターン部５０５における上記下方に露出される箇所には、半田ボールを設けることも可能である。  
【００３３】
図２Ｇに示すように構成される半導体パッケージ装置５０において、第１絶縁層５０２と第２絶縁層５０４から絶縁部５００１Ａが構成される。また、第１配線パターン部５０３と第２配線パターン部５０５から導体部５００１Ｂが構成される。すなわち、半導体パッケージ装置５０は、絶縁部５００１Ａと導体部５００１Ｂとを含む配線層５００１を有する。  
【００３４】
このような製造工程により製造される本実施形態に係る半導体パッケージ装置５０は、絶縁部５００１Ａに対してめっきによって導体部５００１Ｂを形成することで配線を行うことができるので、ワイヤボンディングが不要となる。また、先述したパッケージデバイスを縦方向（上下方向）に積層する従来の構成に比べ、搭載する半導体パッケージの個数の制限を受けにくい。  
【００３５】
また、半導体パッケージ装置５０では、第１絶縁層５０２、第２絶縁層５０４といった複数に積層された絶縁層に対して配線を行うので、限られたスペースにおいて配線の自由度を高くすることができる。  
【００３６】
また、駆動対象のモータによって必要なトランジスタ能力が異なるので、各種モータに対応する場合に半導体パッケージ装置５０としては多品種となるが、予めパッケージ化されているデバイスを用いるので、多品種に対応することは容易である。  
【００３７】
＜３．半導体パッケージ装置の配線構造＞  次に、本実施形態に係る半導体パッケージ装置５０における配線構造について、図３Ａ〜図３Ｄを参照して説明する。  
【００３８】
図３Ａは、先述した製造工程における図２Ｃに示す工程における状態での下方から視た平面図を示す。すなわち、図３Ａは、樹脂部５０１によって第１パッケージ１〜第７パッケージを封止した状態の下面図である。図３Ａに示すように、第１パッケージ１の有する複数の端子１０は、第１パッケージ１の矩形状下面の外縁の各辺に配列され、下方に露出する。なお、端子１０には、後述する駆動用端子１０Ａ〜１０Ｆが含まれる。  
【００３９】
第２パッケージ２は、制御端子２Ａと、電流流出端子２Ｂと、電流流入端子２Ｃと、を有し、これらの各端子は下方に露出する。第２パッケージ２は、内部に第１トランジスタＭ１のチップを有する。制御端子２Ａは、第１トランジスタＭ１のゲートに接続される。電流流出端子２Ｂは、第１トランジスタＭ１のソースに接続される。電流流入端子２Ｃは、第１トランジスタＭ１のドレインに接続される。  
【００４０】
第３パッケージ３は、制御端子３Ａと、電流流出端子３Ｂと、電流流入端子３Ｃと、を有し、これらの各端子は下方に露出する。第３パッケージ３は、内部に第２トランジスタＭ２のチップを有する。制御端子３Ａは、第２トランジスタＭ２のゲートに接続される。電流流出端子３Ｂは、第２トランジスタＭ２のドレインに接続される。電流流入端子３Ｃは、第２トランジスタＭ２のソースに接続される。  
【００４１】
第４パッケージ４は、制御端子４Ａと、電流流出端子４Ｂと、電流流入端子４Ｃと、を有し、これらの各端子は下方に露出する。第４パッケージ４は、内部に第３トランジスタＭ３のチップを有する。制御端子４Ａは、第３トランジスタＭ３のゲートに接続される。電流流出端子４Ｂは、第３トランジスタＭ３のソースに接続される。電流流入端子４Ｃは、第３トランジスタＭ３のドレインに接続される。  
【００４２】
第５パッケージ５は、制御端子５Ａと、電流流出端子５Ｂと、電流流入端子５Ｃと、を有し、これらの各端子は下方に露出する。第５パッケージ５は、内部に第４トランジスタＭ４のチップを有する。制御端子５Ａは、第４トランジスタＭ４のゲートに接続される。電流流出端子５Ｂは、第４トランジスタＭ４のドレインに接続される。電流流入端子５Ｃは、第４トランジスタＭ４のソースに接続される。  
【００４３】
第６パッケージ６は、制御端子６Ａと、電流流出端子６Ｂと、電流流入端子６Ｃと、を有し、これらの各端子は下方に露出する。第６パッケージ６は、内部に第５トランジスタＭ５のチップを有する。制御端子６Ａは、第５トランジスタＭ５のゲートに接続される。電流流出端子６Ｂは、第５トランジスタＭ５のソースに接続される。電流流入端子６Ｃは、第５トランジスタＭ５のドレインに接続される。  
【００４４】
第７パッケージ７は、制御端子７Ａと、電流流出端子７Ｂと、電流流入端子７Ｃと、を有し、これらの各端子は下方に露出する。第７パッケージ７は、内部に第６トランジスタＭ６のチップを有する。制御端子７Ａは、第６トランジスタＭ６のゲートに接続される。電流流出端子７Ｂは、第６トランジスタＭ６のドレインに接続される。電流流入端子７Ｃは、第６トランジスタＭ６のソースに接続される。  
【００４５】
図３Ｂは、先述した図２Ｄに示す工程の状態を下方から視た平面図である。すなわち、図３Ｂは、図３Ａの状態に対して第１絶縁層５０２を形成し、第１絶縁層５０２にビア５０２Ａを形成した状態を示す。  
【００４６】
図３Ｂに示すように、第１パッケージ１の各端子１０に対応する位置にビア５０２Ａが形成される。また、第２パッケージ２〜第７パッケージ７の各制御端子２Ａ〜７Ａ、各電流流出端子２Ｂ〜７Ｂ、および各電流流入端子２Ｃ〜７Ｃに対応する位置にビア５０２Ａが形成される。なお、各電流流入端子２Ｃ〜７Ｃについては、一例として４つのビア５０２Ａを形成している。  
【００４７】
図３Ｃは、先述した図２Ｅに示す工程の状態を下方から視た平面図である。すなわち、図３Ｃは、図３Ｂの状態において、ビア５０２Ａの内部および第１絶縁層５０２の下面に対してめっきによって第１配線パターン部５０３を形成した状態を示す。  
【００４８】
図３Ｃに示すように、第１配線パターン部５０３は、制御用配線部５０３Ａ〜５０３Ｆと、接続配線部５０３Ｇ〜５０３Ｉと、共通接続配線部５０３Ｊと、配線部５０３Ｋと、を含む。  
【００４９】
制御用配線部５０３Ａ〜５０３Ｆはそれぞれ、第１パッケージ１の駆動用端子１０Ａ〜１０Ｆと各制御端子２Ａ〜７Ａとを電気的に接続する。第１パッケージ１は、制御用配線部５０３Ａ〜５０３Ｆを介して駆動電圧を各制御端子２Ａ〜７Ａに印加することができる。  
【００５０】
接続配線部５０３Ｇ〜５０３Ｉはそれぞれ、第３、第５、第７パッケージの各電流流出端子３Ｂ、５Ｂ、７Ｂと、第２、第４、第６パッケージの各電流流入端子２Ｃ、４Ｃ、６Ｃと、を電気的に接続する。  
【００５１】
共通接続配線部５０３Ｊは、第３、第５、第７パッケージの各電流流入端子３Ｃ、５Ｃ、７Ｃを電気的に共通接続する。  
【００５２】
また、第１パッケージ１の駆動用端子１０Ａ〜１０Ｆ以外の各端子１０にはそれぞれ、配線部５０３Ｋが電気的に接続される。  
【００５３】
図３Ｄは、先述した図２Ｆに示す工程の状態を下方から視た平面図である。すなわち、図３Ｄは、図３Ｃの状態において、第２絶縁層５０４を形成し、第２絶縁層５０４にビア５０４Ａを形成し、ビア５０４Ａの内部および第２絶縁層５０４の下面に対してめっきによって第２配線パターン部５０５を形成した状態を示す。  
【００５４】
図３Ｄに示すように、第２配線パターン部５０５は、グランド配線部５０５Ａ〜５０５Ｃと、出力用配線部５０５Ｄ〜５０５Ｆと、入力電圧印加用配線部５０５Ｇと、円形配線部５０５Ｈと、を含む。  
【００５５】
グランド配線部５０５Ａは、ビア５０４Ａおよびビア５０２Ａを介して第２パッケージ２の電流流出端子２Ｂに電気的に接続される。グランド配線部５０５Ｂは、ビア５０４Ａおよびビア５０２Ａを介して第４パッケージ４の電流流出端子４Ｂに電気的に接続される。グランド配線部５０５Ｃは、ビア５０４Ａおよびビア５０２Ａを介して第６パッケージ６の電流流出端子６Ｂに電気的に接続される。グランド配線部５０５Ａ〜５０５Ｃには、半導体パッケージ装置５０の実装によりグランド電位が印加される。  
【００５６】
グランド配線部５０５Ｂは、平面視において、制御用配線部５０３Ｂと重なる。また、グランド配線部５０５Ｃは、平面視において、制御用配線部５０３Ａ〜５０３Ｆと重なる。しかしながら、グランド配線部５０５Ｂ、５０５Ｃは、制御用配線部５０３Ａ〜５０３Ｆと形成される層が異なるので、限られた配線スペースにおいて、各トランジスタの制御用配線とグランド用配線とが干渉することを回避できる。  
【００５７】
出力用配線部５０５Ｄ〜５０５Ｆはそれぞれ、ビア５０４Ａを介して接続配線部５０３Ｇ〜５０３Ｉと電気的に接続される。出力用配線部５０５Ｄ〜５０５Ｆは、モータ６０の各相の入力端子に電気的に接続される。  
【００５８】
入力電圧印加用配線部５０５Ｇは、ビア５０４Ａを介して共通接続配線部５０３Ｊに電気的に接続される。入力電圧印加用配線部５０５Ｇには、半導体パッケージ装置５０の実装により入力電圧Ｖｉｎが印加される。入力電圧Ｖｉｎは、例えば２００Ｖ〜３００Ｖである。  
【００５９】
出力用配線部５０５Ｄ〜５０５Ｆは、平面視において、共通接続配線部５０３Ｊと重なる。しかしながら、出力用配線部５０５Ｄ〜５０５Ｆは、共通接続配線部５０３Ｊと形成される層が異なるので、限られた配線スペースにおいて、出力配線と入力電圧印加配線とが干渉することを回避できる。  
【００６０】
また、円形配線部５０５Ｈは、ビア５０４Ａ、配線部５０３Ｋ、および別のビア５０４Ａを介して接続端子部Ｔｃに電気的に接続される。各円形配線部５０５Ｈに対応する位置に接続端子部Ｔｃが配置される。接続端子部Ｔｃは、第２配線パターン部５０５に含まれる。なお、円形配線部５０５Ｈが円形とした配線部５０３Ｋとビア５０４Ａを介して接続され、円形配線部５０５Ｈと接続端子部Ｔｃとが第２配線パターン部５０５において不図示の配線により接続される構成としてもよい。  
【００６１】
図３Ｄの状態において、図２Ｇに示す工程のようにレジスト層５０６を形成することにより、半導体パッケージ装置５０が完成される。入力電圧印加用配線部５０５Ｇの端部には、入力端子Ｔｉｎ１、Ｔｉｎ２が形成される。出力用配線部５０５Ｄ〜５０５Ｆのそれぞれの端部には、出力端子Ｔｏｕｔ１〜Ｔｏｕｔ３が形成される。グランド配線部５０５Ａ〜５０５Ｃのそれぞれの端部には、グランド端子Ｔｇ１〜Ｔｇ３が形成される。レジスト層５０６は、入力端子Ｔｉｎ１、Ｔｉｎ２、Ｔｏｕｔ１〜Ｔｏｕｔ３、Ｔｇ１〜Ｔｇ３、および接続端子部Ｔｃを下方へ露出させるように形成される。  
【００６２】
接続端子部Ｔｃは、半導体パッケージ装置５０の矩形状外縁における第１辺の一方側、第１辺に対向する第２辺の一方側、および第１辺と第２辺に挟まれる第３辺に沿って配列される。入力端子Ｔｉｎ１は、第２辺の他方側に沿って配置される。出力端子Ｔｏｕｔ１〜Ｔｏｕｔ３と入力端子Ｔｉｎ２は、第３辺と対向する第４辺に沿って配列される。  
【００６３】
すなわち、出力端子Ｔｏｕｔ１〜Ｔｏｕｔ３と入力端子Ｔｉｎ１、Ｔｉｎ２は、互いに隣り合って、第１群Ｇ１を構成する。接続端子部Ｔｃは、互いに隣り合って第２群Ｇ２を構成する。第１群Ｇ１と第２群Ｇ２は、大きく離れた位置に配置されるので、半導体パッケージ装置５０のプリント基板への実装時に出力端子Ｔｏｕｔ１〜Ｔｏｕｔ３と入力端子Ｔｉｎ１、Ｔｉｎ２にそれぞれ接続される高電圧系の配線と、接続端子部Ｔｃに接続される低電圧系の配線との絶縁を確保することができる。  
【００６４】
また、グランド端子Ｔｇ１〜Ｔｇ３から構成される第３群Ｇ３は、第２群Ｇ２と同様に第１辺に沿って配置されるが、第３群Ｇ３と第２群Ｇ２は離れて配置されるので、半導体パッケージ装置５０の実装時にグランド端子Ｔｇ１〜Ｔｇ３に接続されるグランド用の配線と、接続端子部Ｔｃに接続される配線との絶縁を確保することができる。  
【００６５】
＜４．本実施形態の作用効果＞  以上のように本実施形態の半導体パッケージ装
置（５０）は、絶縁部（５００１Ａ）と導電部（５００１Ｂ）を有する配線層（５００１）と、前記配線層の上面に接して配置される複数の半導体パッケージ（１〜７）と、前記半導体パッケージを封止する樹脂部（５０１）と、を備える。  
【００６６】
このような構成によれば、絶縁部に対してめっきにより導電部を形成することで配線を行うことができ、ワイヤボンディングが不要となる。また、搭載する半導体パッケージの個数の制限を少なくできる。  
【００６７】
また、上記構成において、前記絶縁部は、上下方向に積層される複数の絶縁層（５０２、５０４）を有し、前記導電部は、前記絶縁層の下面に配置される配線パターン部（５０３、５０５）を有する。これにより、限られた配線スペースにおいて、配線の自由度を高くすることができる。  
【００６８】
また、上記構成において、前記配線層の下面に配置されるレジスト層（５０６）をさらに備える。これにより、配線層の下面において半田付け等により導電部がショートすることを抑制することができる。  
【００６９】
また、前記半導体パッケージは、マイコン（１Ａ）およびゲートドライバ（１Ｂ）を有する第１パッケージ（１）と、第１トランジスタ（Ｍ１）を含む第２パッケージ（２）と、前記第１トランジスタに直列に接続される第２トランジスタ（Ｍ２）を含む第３パッケージ（３）と、を含む。半導体パッケージ装置により駆動する対象のモータによって必要なトランジスタ能力が異なるため、種々のモータに対応するには半導体パッケージ装置として多品種となるが、パッケージ化されているデバイスから構成するため、多品種に対応することは容易となる。  
【００７０】
また、上記構成において、前記半導体パッケージは、第３トランジスタ（Ｍ３）を含む第４パッケージ（４）と、前記第３トランジスタに直列に接続される第４トランジスタ（Ｍ４）を含む第５パッケージ（５）と、第５トランジスタ（Ｍ５）を含む第６パッケージ（６）と、前記第５トランジスタに直列に接続される第６トランジスタ（Ｍ６）を含む第７パッケージ（７）と、をさらに含む。前記絶縁部は、第１絶縁層（５０２）と、前記第１絶縁層の下方に位置する第２絶縁層（５０４）を有する。  
【００７１】
そして、前記導電部は、前記第１絶縁層の下面に配置され、前記第１パッケージの各端子（１０Ａ〜１０Ｆ）と前記第２〜第７パッケージの各制御端子（２Ａ〜７Ａ）を電気的に接続する各制御用配線部（５０３Ａ〜５０３Ｆ）と、前記第２絶縁層の下面に配置され、前記第２パッケージ、第４パッケージ、および第６パッケージの各電流流出端子（２Ｂ、４Ｂ、６Ｂ）に電気的に接続される各グランド配線部（５０５Ａ〜５０５Ｃ）と、を有し、前記各制御用配線部の少なくともいずれかは、前記各グランド配線部の少なくともいずれかと平面視において重なる。  
【００７２】
これにより、インバータを含むモータ駆動用の半導体パッケージ装置において、限られた配線スペースにおいて絶縁層を２層で構成することで、各トランジスタの制御用配線とグランド用配線の干渉を回避することが可能となる。  
【００７３】
また、上記構成において、前記導電部は、前記第１絶縁層の下面に配置され、前記第３、第５、第７パッケージの各電流流出端子（３Ｂ、５Ｂ、７Ｂ）と前記第２、第４、第６パッケージの各電流流入端子（２Ｃ、４Ｃ、６Ｃ）を電気的に接続する各接続配線部（５０３Ｇ〜５０３Ｉ）と、前記第１絶縁層の下面に配置され、前記第３、第５、第７パッケージの各電流流入端子（３Ｃ、５Ｃ、７Ｃ）を電気的に共通接続する共通接続配線部（５０３Ｊ）と、前記第２絶縁層の下面に配置され、前記各接続配線部と電気的に接続される各出力用配線部（５０５Ｄ〜５０５Ｆ）と、前記第２絶縁層の下面に配置され、前記共通接続配線部と電気的に接続される入力電圧印加用配線部（５０５Ｇ）と、を有し、前記共通接続配線部は、前記各出力用配線部と平面視において重なる。  
【００７４】
これにより、インバータを含むモータ駆動用の半導体パッケージ装置において、限られた配線スペースにおいて絶縁層を２層で構成することで、出力配線と入力電圧印加配線の干渉を回避することが可能となる。  
【００７５】
また、上記構成において、前記導電部は、前記第３、第５、第７パッケージの各電流流出端子（３Ｂ、５Ｂ、７Ｂ）と前記第２、第４、第６パッケージの各電流流入端子（２Ｃ、４Ｃ、６Ｃ）との各接続点に電気的に接続される各出力用配線部（５０５Ｄ〜５０５Ｆ）と、前記第３、第５、第７パッケージの各電流流入端子（３Ｃ、５Ｃ、７Ｃ）と電気的に接続される電圧印加用配線部（５０５Ｇ）と、前記第１パッケージの各端子（１０）と電気的に接続するための各接続端子部（Ｔｃ）と、を有する。そして、前記出力用配線部および前記電圧印加用配線部の各端部（Ｔｏｕｔ１〜Ｔｏｕｔ３、Ｔｉｎ１、Ｔｉｎ２）は、前記配線層の外縁に位置し、互いに隣り合って第１群（Ｇ１）を構成し、前記各接続端子部は、前記配線層の外縁に位置し、互いに隣り合って第２群（Ｇ２）を構成し、前記第１群と前記第２群は、離れた位置に位置する。  
【００７６】
これにより、インバータを含むモータ駆動用の半導体パッケージ装置において、高電圧系である出力用配線部および電圧印加用配線部の各端部と、低電圧系である各接続端子部は、それぞれ別の群を構成し、互いに離れた位置に位置するので、半導体パッケージ装置を実装する基板において、高電圧系と低電圧系の配線間の絶縁を確保することができる。  
【００７７】
また、本実施形態の半導体パッケージ装置（５０）の製造方法は、支持基板（５２）上に配置された接着剤（５１）上に複数の半導体パッケージ（１〜７）を配置する第１ステップと、前記半導体パッケージを樹脂（５０１）で封止する第２ステップと、前記支持基板と前記接着剤を前記樹脂から取り外す第３ステップと、前記樹脂の下面側において、絶縁層（５０２、５０４）を形成し、前記絶縁層にビア（５０２Ａ、５０４Ａ）を形成し、前記ビアおよび前記絶縁層の下面に対してめっきにより配線パターン部（５０３、５０５）を形成するステップを少なくとも１回行う第４ステップと、を含む。  
【００７８】
これにより、配線にワイヤボンディングが不要となり、搭載する半導体パッケージの個数の制限を抑えて、容易に半導体パッケージ装置を製造することができる。  
【００７９】
＜５．その他＞  以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々の変更が可能である。  
【００８０】
例えば、上記実施形態では、６つのトランジスタから構成されるインバータを有する半導体パッケージ装置としたが、モータ駆動用の半導体パッケージ装置として、インバータを備えることに限らず、直列接続された２つのトランジスタのみを有する構成などとしてもよい。なお、半導体パッケージ装置の用途は、モータ駆動用に限ることはない。  
【００８１】
また、半導体パッケージ装置において、トランジスタを有する半導体パッケージ以外に、チップコンデンサなどの部品も含めてパッケージ化してもよい。
【産業上の利用可能性】
【００８２】
本発明は、例えばモータ駆動用の半導体パッケージ装置に好適に利用することができる。
【符号の説明】
【００８３】
５０・・・半導体パッケージ装置、６０・・・モータ、１・・・第１パッケージ、２・・・第２パッケージ、３・・・第３パッケージ、４・・・第４パッケージ、５・・・第５パッケージ、６・・・第６パッケージ、７・・・第７パッケージ、１Ａ・・・マイコン、１Ｂ・・・ゲートドライバ、Ｍ１・・・第１トランジスタ、Ｍ２・・・第２トランジスタ、Ｍ３・・・第３トランジスタ、Ｍ４・・・第４トランジスタ、Ｍ５・・・第５トランジスタ、Ｍ６・・・第６トランジスタ、ＩＶ・・・インバータ、Ｐ１〜Ｐ３・・・接続ノード、５１・・・支持基板、５２・・・接着剤、５０１・・・樹脂部、５０２・・・第１絶縁層、５０２Ａ・・・ビア、５０３・・・第１配線パターン部、５０４・・・第２絶縁層、５０４Ａ・・・ビア、５０５・・・第２配線パターン部、５０６・・・レジスト層、５００１・・・配線層、５００１Ａ・・・絶縁部、５００１Ｂ・・・導体部、１０・・・端子、１０Ａ〜１０Ｆ・・・駆動用端子、２Ａ〜７Ａ・・・制御端子、２Ｂ〜７Ｂ・・・電流流出端子、２Ｃ〜７Ｃ・・・電流流入端子、５０３Ａ〜５０３Ｆ・・・制御用配線部、５０３Ｇ〜５０３Ｉ・・・接続配線部、５０３Ｊ・・・共通接続配線部、５０３Ｋ・・・配線部、５０５Ａ〜５０５Ｃ・・・グランド配線部、５０５Ｄ〜５０５Ｆ・・・出力用配線部、５０５Ｇ・・・入力電圧印加用配線部、５０５Ｈ・・・円形配線部、Ｔｇ１〜Ｔｇ３・・・グランド端子、Ｔｉｎ１、Ｔｉｎ２・・・入力端子、Ｔｏｕｔ１〜Ｔｏｕｔ３・・・出力端子、Ｔｃ・・・接続端子部、Ｇ１・・・第１群、Ｇ２・・・第２群、Ｇ３・・・第３群
【図１】
2018180235.tif 000003
【図２Ａ】
2018180235.tif 000004
【図２Ｂ】
2018180235.tif 000005
【図２Ｃ】
2018180235.tif 000006
【図２Ｄ】
2018180235.tif 000007
【図２Ｅ】
2018180235.tif 000008
【図２Ｆ】
2018180235.tif 000009
【図２Ｇ】
2018180235.tif 000010
【図３Ａ】
2018180235.tif 000011
【図３Ｂ】
2018180235.tif 000012
【図３Ｃ】
2018180235.tif 000013
【図３Ｄ】
2018180235.tif 000014
【国際調査報告】
2018180235.tif 000015
2018180235.tif 000016
2018180235.tif 000017