(57)【要約】  第１入力端子と第１のリアクトルの第１端とが接続され、第１入力端子と第２のリアクトルの第１端とが接続され、第１のインダクタの第１端と第１入力端子とが接続され、第１のインダクタの第２端と第２のインダクタの第１端とが接続され、第２のインダクタの第２端とバイパスコンデンサの第１端とが接続され、バイパスコンデンサの第２端と第２出力端子とが接続され、第１のリアクトルと第１のインダクタとは磁気結合しており、第２のリアクトルと第２のインダクタとは磁気結合しており、制御回路は、第１及び第２のスイッチング素子をインターリーブ方式でスイッチング制御する電源回路。
2018199227.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子と、第２入力端子と、
第１のリアクトルと、第２のリアクトルと、
第１のスイッチング素子と、第２のスイッチング素子と、
第３のスイッチング素子と、第４のスイッチング素子と、
第１のコンデンサと、第１出力端子と、第２出力端子と、
制御回路と、
第１のインダクタと、第２のインダクタと、
バイパスコンデンサと、
を備え、
前記第１入力端子と、前記第１のリアクトルの第１端とが、接続され、前記第１のリアクトルの第２端と、前記第３のスイッチング素子の第１端とが、接続され、前記第３のスイッチング素子の第２端と、前記第１出力端子とが、接続され、
前記第１入力端子と、前記第２のリアクトルの第１端とが、接続され、前記第２のリアクトルの第２端と、前記第４のスイッチング素子の第１端とが、接続され、前記第４のスイッチング素子の第２端と、前記第１出力端子とが、接続され、
前記第２入力端子と、前記第２出力端子とが、接続され、
前記第１のスイッチング素子の第１端と、前記第１のリアクトルの第２端とが、接続され、前記第１のスイッチング素子の第２端と、前記第２出力端子とが、接続され、
前記第２のスイッチング素子の第１端と、前記第２のリアクトルの第２端とが、接続され、前記第２のスイッチング素子の第２端と、前記第２出力端子とが、接続され、
前記第１のコンデンサの第１端と、前記第１出力端子とが、接続され、前記第１のコンデンサの第２端と、前記第２出力端子とが、接続され、
前記第１のインダクタの第１端と、前記第１入力端子とが、接続され、前記第１のインダクタの第２端と、前記第２のインダクタの第１端とが、接続され、前記第２のインダクタの第２端と、前記バイパスコンデンサの第１端とが、接続され、前記バイパスコンデンサの第２端と、前記第２出力端子とが、接続され、
前記第１のリアクトルと前記第１のインダクタとは、磁気結合しており、前記第２のリアクトルと前記第２のインダクタとは、磁気結合しており、
前記制御回路は、前記第１のスイッチング素子と前記第２のスイッチング素子とを、インターリーブ方式でスイッチング制御する、
電源回路。
【請求項２】
バイパスインダクタを更に備え、
前記第１のインダクタ、前記第２のインダクタ及び前記バイパスインダクタを直列に接続した直列回路が、前記第１入力端子と前記バイパスコンデンサの第１端との間に設けられている、
請求項１に記載の電源回路。
【請求項３】
バイパスインダクタを更に備え、
前記バイパスインダクタは、前記第２のインダクタの第２端と前記バイパスコンデンサの第１端との間に設けられている、
請求項１に記載の電源回路。
【請求項４】
電流センサを更に備え、
前記電流センサは、前記第１のリアクトルの第１端から前記第１入力端子へ流れる電流の電流値と、前記第２のリアクトルの第１端から前記第１入力端子へ流れる電流の電流値と、前記第１のインダクタの第１端から前記第１入力端子へ流れる電流の電流値と、の合計値を検出し、
前記制御回路は、前記電流センサによって検出された前記合計値に含まれる所定の周波数成分が最小となるように、前記第１のスイッチング素子及び前記第２のスイッチング素子のスイッチング周波数及びデューティ比を調整する、
請求項１から３の何れか一項に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、所定の電圧及び電流を生成する電源回路に関する。
【背景技術】
【０００２】
特許文献１には、インターリーブ方式でスイッチング制御を行うことにより、ノイズとなるリプル成分を低減させる電源装置が開示されている。【０００３】
従来技術においては、スイッチング周波数の偶数倍のノイズの更なる低減が望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１９５２８２号公報
【発明の概要】
【０００５】
本開示の一様態における電源回路は、第１入力端子（３ａ）と、第２入力端子（３ｂ）と、第１のリアクトル（Ｌｒ１）と、第２のリアクトル（Ｌｒ２）と、第１のスイッチング素子（Ｓｗ１）と、第２のスイッチング素子（Ｓｗ２）と、第３のスイッチング素子（Ｓ１）と、第４のスイッチング素子（Ｓ２）と、第１のコンデンサ（Ｃ１）と、第１出力端子（５ａ）と、第２出力端子（５ｂ）と、制御回路（９）と、第１のインダクタ（Ｌｃ１）と、第２のインダクタ（Ｌｃ２）と、バイパスコンデンサ（Ｃｂ１）と、を備え、前記第１入力端子（３ａ）と、前記第１のリアクトル（Ｌｒ１）の第１端とが、接続され、前記第１のリアクトル（Ｌｒ１）の第２端と、前記第３のスイッチング素子（Ｓ１）の第１端とが、接続され、前記第３のスイッチング素子（Ｓ１）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第１入力端子（３ａ）と、前記第２のリアクトル（Ｌｒ２）の第１端とが、接続され、前記第２のリアクトル（Ｌｒ２）の第２端と、前記第４のスイッチング素子（Ｓ２）の第１端とが、接続され、前記第４のスイッチング素子（Ｓ２）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第２入力端子（３ｂ）と、前記第２出力端子（５ｂ）とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第１端と、前記第１のリアクトル（Ｌｒ１）の第２端とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第１端と、前記第２のリアクトル（Ｌｒ２）の第２端とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第１端と、前記第１出力端子（５ａ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のインダクタ（Ｌｃ１）の第１端と、前記第１入力端子（３ａ）とが、接続され、前記第１のインダクタ（Ｌｃ１）の第２端と、前記第２のインダクタ（Ｌｃ２）の第１端とが、接続され、前記第２のインダクタ（Ｌｃ２）の第２端と、前記バイパスコンデンサ（Ｃｂ１）の第１端とが、接続され、前記バイパスコンデンサ（Ｃｂ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のリアクトル（Ｌｒ１）と前記第１のインダクタ（Ｌｃ１）とは、磁気結合しており、前記第２のリアクトル（Ｌｒ２）と前記第２のインダクタ（Ｌｃ２）とは、磁気結合しており、前記制御回路（９）は、前記第１のスイッチング素子（Ｓｗ１）と前記第２のスイッチング素子（Ｓｗ２）とを、インターリーブ方式でスイッチング制御する。
【０００６】
本開示によれば、スイッチング周波数の偶数倍のノイズを更に低減することができる。
【図面の簡単な説明】
【０００７】
【図１】実施の形態１における電源回路の概略構成を示す回路図である。
【図２】式（１）を満たす力率改善回路における電源電流の回路シミュレーションによる計算結果を示す図である。
【図３】図２に示す電源電流のうち、一部の期間における電源電流を拡大表示した図である。
【図４】実施の形態１の変形例１における力率改善回路の概略構成を示す回路図である。
【図５】実施の形態１の変形例２における力率改善回路の概略構成を示す回路図である。
【図６】インターリーブ方式でスイッチング制御を行う比較例の力率改善回路の概略構成を示す回路図である。
【図７】図６に示す力率改善回路における電源電流の回路シミュレーションによる計算結果を示す図である。
【図８】図７に示す電源電流のうち、一部の期間における電源電流を拡大表示した図である。
【図９】図６に示す力率改善回路とは別の比較例である力率改善回路の概略構成を示す回路図である。
【図１０】図６及び図９に示す力率改善回路とは別の比較例である力率改善回路の概略構成を示す回路図である。
【発明を実施するための形態】
【０００８】
（本開示の基礎となった知見）
まず、本開示の基礎となった知見について説明する。図６は、インターリーブ方式でスイッチング制御を行う比較例の力率改善回路９０００の概略構成を示す回路図である。従来から、上記特許文献１に開示の電源装置と同様に、インターリーブ方式でスイッチング制御を行う図６に示すような力率改善回路９０００が知られている。
【０００９】
具体的には、力率改善回路９０００において、整流部１０の第１入力端２ａと整流部１０の第２入力端２ｂとの間には、交流電源１からの交流電圧が入力される。入力された交流電圧は、整流部１０によって整流された後、第１入力端子３ａと第２入力端子３ｂとの間に直流電圧として出力される。
【００１０】
第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２は、制御回路９によってインターリーブ方式でスイッチング制御される。具体的には、当該スイッチング制御において、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２は、互いに１８０度位相が異なるようにして、同一のスイッチング周波数（以降、スイッチング周波数ｆｓｗと記載する）でオンオフされる。
【００１１】
第３のスイッチング素子Ｓ１は、第１のスイッチング素子Ｓｗ１がオンのときにオフになり、第１のスイッチング素子Ｓｗ１がオフのときにオンになる。同様に、第４のスイッチング素子Ｓ２は、第２のスイッチング素子Ｓｗ２がオンのときにオフになり、第２のスイッチング素子Ｓｗ２がオフのときにオンになる。以降、制御回路９のインターリーブ方式のスイッチング制御時における第１及び第２のスイッチング素子Ｓｗ１、Ｓｗ２の動作をインターリーブ動作と記載する。
【００１２】
第１のスイッチング素子Ｓｗ１がオンのとき、第１のリアクトルＬｒ１に電流エネルギーが蓄積される。第３のスイッチング素子Ｓ１がオンのときに、第１のリアクトルＬｒ１から第１のコンデンサＣ１にエネルギーが伝達される。一方、第２のスイッチング素子Ｓｗ２がオンのとき、第２のリアクトルＬｒ２に電流エネルギーが蓄積される。第４のスイッチング素子Ｓ２がオンのときに、第２のリアクトルＬｒ２から第１のコンデンサＣ１にエネルギーが伝達される。これらの結果、力率改善回路９０００の第１出力端子５ａと第２出力端子５ｂとの間には直流電圧が現れる。
【００１３】
第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２は、電流エネルギーの蓄積と放出を繰り返す。このため、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２を流れる電流は、大きな三角波状リプルを有する波形となる。この三角波状リプルがノイズとして、例えば、交流電源１等に伝搬する。
【００１４】
ノイズは、その伝搬特性からノーマルモードノイズとコモンモードノイズとに分類される。ノーマルモードノイズとは、電力線の間を回るノイズである。コモンモードノイズとは、複数の電力線上を同相に伝搬し、中性線を帰路として逆相に伝搬するノイズである。三角波状リプルは、ノーマルモードノイズとして伝搬する。
【００１５】
力率改善回路９０００における電源電流の回路シミュレーションによる計算結果を図７に示す。また、図７に示す電源電流のうち、時間５ｍｓから５．１ｍｓまでの期間における電源電流を拡大表示して、図８に示す。
【００１６】
尚、当該回路シミュレーションにおいて、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２のインダクタンスは、２００ｕＨとした。ＸコンデンサＣ２のキャパシタンスは、４００ｎＦとした。スイッチング周波数ｆｓｗは、１００ｋＨｚとした。交流電源１から入力される交流電圧は、周波数が５０Ｈｚであり、電圧実効値が２００Ｖであるとした。また、第１出力端子５ａと第２出力端子５ｂとの間に現れる直流電圧は、４００Ｖであるとした。
【００１７】
力率改善回路９０００では、発生した三角波状リプルに含まれる周波数成分のうち、スイッチング周波数ｆｓｗの奇数倍（１倍、３倍、・・・）の周波数成分はインターリーブ動作により相殺される。一方、力率改善回路９０００では、スイッチング周波数ｆｓｗの偶数倍（２倍、４倍、・・・）の周波数成分は相殺されないため、図７及び図８に示すように、電源電流の波形はノイズが重畳された正弦波となる。
【００１８】
また、電源に伝搬するノイズを抑制するために、電源１と整流回路１０の間にノイズフィルタ回路が用いられる場合がある。これにより、回路が大型化する虞がある。また、ノイズフィルタ回路は、回路レイアウト上の都合から、力率改善回路９０００とは別の基板に配置される場合がある。この場合、ノーマルモードノイズが伝搬する物理的範囲が大きくなる虞がある。その結果、回路制御に用いられる検出回路などにノイズが流入し、回路の誤動作が引き起こされる危険性が高まる。また、ノイズが伝搬する経路において、ノーマルモードノイズがコモンモードノイズに変換されると、伝搬経路が複雑化され、ノイズ対策が難化する。
【００１９】
一方、従来から、図９及び図１０に示すように、インターリーブ方式でスイッチング制御を行わず、バイパス回路Ｂによって、スイッチング周波数ｆｓｗのノーマルモードノイズを低減する力率改善回路９１００、９２００が知られている。図９は、図６に示す力率改善回路９０００とは別の比較例である力率改善回路９１００の概略構成を示す回路図である。図１０は、図６及び図９に示す力率改善回路９０００、９１００とは別の比較例である力率改善回路９２００の概略構成を示す回路図である。
【００２０】
具体的には、図９及び図１０に示すように、力率改善回路９１００、９２００は、両端が其々第１入力端子３ａと第２入力端子３ｂとに接続されたバイパス回路Ｂを備えている。バイパス回路Ｂは、第１のリアクトルＬｒ１と磁気結合された第１のインダクタＬｃ１と、第１のインダクタＬｃ１に直列に接続されたバイパスコンデンサＣｂ１と、を備える。尚、力率改善回路９２００（図１０）が備えるバイパス回路Ｂは、第１のインダクタＬｃ１とバイパスコンデンサＣｂ１との間に、バイパスインダクタＬｅ１を備える。
【００２１】
力率改善回路９１００、９２００では、第１のリアクトルＬｒ１と第１のインダクタＬｃ１とが磁気結合されているので、第１のリアクトルＬｒ１を流れる電流によって、バイパスコンデンサＣｂ１の端子間電圧が励振される。これにより、第１のリアクトルＬｒ１を流れる電流に含まれるリプル成分の一部が、バイパス回路Ｂから供給される。
【００２２】
その結果、第１のリアクトルＬｒ１と第１のスイッチング素子Ｓｗ１と第３のスイッチング素子Ｓ１とのうちの少なくとも１つに流れる電流に含まれるリプル成分の一部が、バイパス回路Ｂから供給される電流によって相殺される。このようにして、力率改善回路９１００、９２００では、前記三角波状リプルが、ノーマルモードノイズとして交流電源１側に流出することを低減する。
【００２３】
尚、相殺するリプル成分の周波数は、バイパス回路Ｂが備える各電気素子の定数によって適宜調整できる。例えば、第１のスイッチング素子Ｓｗ１のスイッチング周波数ｆｓｗのリプル成分を相殺するとする。この場合、バイパスコンデンサＣｂ１に流れるスイッチング周波数ｆｓｗの電流が、第１のリアクトルＬｒ１に流れるスイッチング周波数ｆｓｗの電流と一致すればよい。具体的には、以下の式（２）を満たせばよい。
【００２４】
【数１】
2018199227.tif 000003
【００２５】
式（２）において、左辺は、相殺するリプル成分の周波数である。本具体例では、スイッチング周波数ｆｓｗである。Ｃｂは、バイパスコンデンサＣｂ１のキャパシタンスである。Ｌｒは、第１のリアクトルＬｒ１のインダクタンスである。Ｌｃは、第１のインダクタＬｃ１のインダクタンスである。Ｌｅは、バイパスインダクタＬｅ１のインダクタンスである。尚、力率改善回路９１００は、バイパスインダクタＬｅ１を備えていない。このため、力率改善回路９１００のバイパス回路Ｂを構成する場合、Ｌｅは０とすればよい。ｋは、第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合の結合係数である。
【００２６】
つまり、力率改善回路９１００、９２００では、式（２）を満たす電気素子を用いてバイパス回路Ｂを構成した場合、スイッチング周波数ｆｓｗのノイズを低減できるが、他の周波数のノイズを十分に低減することができない。
【００２７】
本発明者は、以上の知見に基づき、本開示の構成を創作するに至った。
【００２８】
（課題への対応）
本開示の一態様に係る電源回路は、第１入力端子（３ａ）と、第２入力端子（３ｂ）と、第１のリアクトル（Ｌｒ１）と、第２のリアクトル（Ｌｒ２）と、第１のスイッチング素子（Ｓｗ１）と、第２のスイッチング素子（Ｓｗ２）と、第３のスイッチング素子（Ｓ１）と、第４のスイッチング素子（Ｓ２）と、第１のコンデンサ（Ｃ１）と、第１出力端子（５ａ）と、第２出力端子（５ｂ）と、制御回路（９）と、第１のインダクタ（Ｌｃ１）と、第２のインダクタ（Ｌｃ２）と、バイパスコンデンサ（Ｃｂ１）と、を備え、前記第１入力端子（３ａ）と、前記第１のリアクトル（Ｌｒ１）の第１端とが、接続され、前記第１のリアクトル（Ｌｒ１）の第２端と、前記第３のスイッチング素子（Ｓ１）の第１端とが、接続され、前記第３のスイッチング素子（Ｓ１）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第１入力端子（３ａ）と、前記第２のリアクトル（Ｌｒ２）の第１端とが、接続され、前記第２のリアクトル（Ｌｒ２）の第２端と、前記第４のスイッチング素子（Ｓ２）の第１端とが、接続され、前記第４のスイッチング素子（Ｓ２）の第２端と、前記第１出力端子（５ａ）とが、接続され、前記第２入力端子（３ｂ）と、前記第２出力端子（５ｂ）とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第１端と、前記第１のリアクトル（Ｌｒ１）の第２端とが、接続され、前記第１のスイッチング素子（Ｓｗ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第１端と、前記第２のリアクトル（Ｌｒ２）の第２端とが、接続され、前記第２のスイッチング素子（Ｓｗ２）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第１端と、前記第１出力端子（５ａ）とが、接続され、前記第１のコンデンサ（Ｃ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のインダクタ（Ｌｃ１）の第１端と、前記第１入力端子（３ａ）とが、接続され、前記第１のインダクタ（Ｌｃ１）の第２端と、前記第２のインダクタ（Ｌｃ２）の第１端とが、接続され、前記第２のインダクタ（Ｌｃ２）の第２端と、前記バイパスコンデンサ（Ｃｂ１）の第１端とが、接続され、前記バイパスコンデンサ（Ｃｂ１）の第２端と、前記第２出力端子（５ｂ）とが、接続され、前記第１のリアクトル（Ｌｒ１）と前記第１のインダクタ（Ｌｃ１）とは、磁気結合しており、前記第２のリアクトル（Ｌｒ２）と前記第２のインダクタ（Ｌｃ２）とは、磁気結合しており、前記制御回路（９）は、前記第１のスイッチング素子（Ｓｗ１）と前記第２のスイッチング素子（Ｓｗ２）とを、インターリーブ方式でスイッチング制御する。
【００２９】
また、上記態様において、バイパスインダクタ（Ｌｅ１）を更に備え、前記第１のインダクタ（Ｌｃ１）、前記第２のインダクタ（Ｌｃ２）及び前記バイパスインダクタ（Ｌｅ１）を直列に接続した直列回路が、前記第１入力端子（３ａ）と前記バイパスコンデンサ（Ｃｂ１）の第１端との間に設けられていてもよい。
【００３０】
また、上記態様において、バイパスインダクタ（Ｌｅ１）を更に備え、前記バイパスインダクタ（Ｌｅ１）は、前記第２のインダクタ（Ｌｃ２）の第２端と前記バイパスコンデンサ（Ｃｂ１）の第１端との間に設けられていてもよい。
【００３１】
また、上記全態様において、電流センサ（９１）を更に備え、前記電流センサ（９１）は、前記第１のリアクトル（Ｌｒ１）の第１端から前記第１入力端子（３ａ）へ流れる電流の電流値と、前記第２のリアクトル（Ｌｒ１）の第１端から前記第１入力端子（３ａ）へ流れる電流の電流値と、前記前記第１のインダクタ（Ｌｃ１）の第１端から前記第１入力端子（３ａ）へ流れる電流の電流値と、の合計値を検出し、前記制御回路（９）は、前記電流センサ（９１）によって検出された前記合計値が最小となるように、前記第１のスイッチング素子（Ｓｗ１）及び前記第２のスイッチング素子（Ｓｗ２）のスイッチング周波数（ｆｓｗ）及びデューティ比を調整してもよい。
【００３２】
尚、以下で説明する実施形態は、いずれも本開示の一具体例を示すものである。以下の実施形態で示される数値、形状、構成要素などは、一例であり、本開示を限定する主旨ではない。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、全ての実施形態において、各々の内容を組み合わせることもできる。
【００３３】
（実施の形態１）
以下、本開示の実施の形態１について説明する。尚、上述の構成要素と同構成の構成要素については同じ符号を付し、適宜重複する説明を省略する。図１は、実施の形態１における力率改善回路１０００の概略構成を示す回路図である。
【００３４】
図１に示すように、力率改善回路１０００（電源回路の一例）は、第１入力端子３ａと、第２入力端子３ｂと、第１のリアクトルＬｒ１と、第２のリアクトルＬｒ２と、第１のスイッチング素子Ｓｗ１と、第２のスイッチング素子Ｓｗ２と、第３のスイッチング素子Ｓ１と、第４のスイッチング素子Ｓ２と、第１のコンデンサＣ１と、第１出力端子５ａと、第２出力端子５ｂと、制御回路９と、バイパス回路Ｂと、を備える。バイパス回路Ｂは、第１のインダクタＬｃ１と、第２のインダクタＬｃ２と、バイパスインダクタＬｅ１と、バイパスコンデンサＣｂ１と、を備える。
【００３５】
力率改善回路１０００では、第１入力端子３ａと、第１のリアクトルＬｒ１の第１端とが、接続される。第１のリアクトルＬｒ１の第２端と、第３のスイッチング素子Ｓ１の第１端とが、接続される。第３のスイッチング素子Ｓ１の第２端と、第１出力端子５ａとが、接続される。
【００３６】
第１入力端子３ａと、第２のリアクトルＬｒ２の第１端とが、接続される。第２のリアクトルＬｒ２の第２端と、第４のスイッチング素子Ｓ２の第１端とが、接続される。第４のスイッチング素子Ｓ２の第２端と、第３のスイッチング素子Ｓ１の第２端と第１出力端子５ａとをつなぐ経路上の接続点４ｅとが、接続される。これにより、第４のスイッチング素子Ｓ２の第２端と、第１出力端子５ａとが、接続される。
【００３７】
第３のスイッチング素子Ｓ１及び第４のスイッチング素子Ｓ２は、例えば、ダイオードで構成される。ただし、これに限らず、第３のスイッチング素子Ｓ１及び第４のスイッチング素子Ｓ２は、トランジスタ（例えば、ＭＯＳＦＥＴまたはＩＧＢＴなど）等、一般に公知のスイッチング素子で構成してもよい。
【００３８】
また、力率改善回路１０００では、第２入力端子３ｂと、第２出力端子５ｂとが、接続される。
【００３９】
第１のスイッチング素子Ｓｗ１の第１端と、第１のリアクトルＬｒ１の第２端と第３のスイッチング素子Ｓ１の第１端とをつなぐ経路上の接続点４ａとが、接続される。これにより、第１のスイッチング素子Ｓｗ１の第１端と、第１のリアクトルＬｒ１の第２端とが、接続される。第１のスイッチング素子Ｓｗ１の第２端と、第２入力端子３ｂと第２出力端子５ｂとをつなぐ経路上の接続点４ｂとが、接続される。これにより、第１のスイッチング素子Ｓｗ１の第２端と、第２出力端子５ｂとが、接続される。
【００４０】
第２のスイッチング素子Ｓｗ２の第１端と、第２のリアクトルＬｒ２の第２端と第４のスイッチング素子Ｓ２の第１端とをつなぐ経路上の接続点４ｃとが、接続される。これにより、第２のスイッチング素子Ｓｗ２の第１端と、第２のリアクトルＬｒ２の第２端とが、接続される。第２のスイッチング素子Ｓｗ２の第２端と、第２入力端子３ｂと第２出力端子５ｂとをつなぐ経路上の接続点４ｄとが、接続される。これにより、第２のスイッチング素子Ｓｗ２の第２端と、第２出力端子５ｂとが、接続される。
【００４１】
第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２は、例えば、トランジスタ（例えば、ＭＯＳＦＥＴまたはＩＧＢＴなど）等、一般に公知のスイッチング素子で構成される。
【００４２】
第１のコンデンサＣ１の第１端と接続点４ｅとが接続され、第１のコンデンサＣ１の第２端と、第２入力端子３ｂと第２出力端子５ｂとをつなぐ経路上の接続点４ｆとが、接続される。これにより、第１のコンデンサＣ１の第１端と、第１出力端子５ａとが、接続され、第１のコンデンサＣ１の第２端と、第２出力端子５ｂとが、接続される。
【００４３】
第１のインダクタＬｃ１の第１端と、第１入力端子３ａとが、接続される。第１のインダクタＬｃ１の第２端と、第２のインダクタＬｃ２の第１端とが、接続される。第２のインダクタＬｃ２の第２端と、バイパスインダクタＬｅ１の第１端とが、接続される。バイパスインダクタＬｅ１の第２端と、バイパスコンデンサＣｂ１の第１端とが、接続される。つまり、バイパスインダクタＬｅ１は、第２のインダクタＬｃ２の第２端とバイパスコンデンサＣｂ１の第１端との間に設けられている。これにより、第２のインダクタＬｃ２の第２端と、バイパスコンデンサＣｂ１の第１端とが、バイパスインダクタＬｅ１を介して接続される。バイパスコンデンサＣｂ１の第２端と、第２出力端子５ｂとが、接続される。
【００４４】
第１のリアクトルＬｒ１と第１のインダクタＬｃ１とは、第１のリアクトルＬｒ１の第２端と、第１のインダクタＬｃ１の第２端とが、同極性となるように磁気結合している。第２のリアクトルＬｒ２と第２のインダクタＬｃ２とは、第２のリアクトルＬｒ２の第２端と、第２のインダクタＬｃ２の第２端とが、同極性となるように磁気結合している。
【００４５】
制御回路９は、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２をインターリーブ方式でスイッチング制御する。これにより、第１のスイッチング素子Ｓｗ１、第２のスイッチング素子Ｓｗ２、第３のスイッチング素子Ｓ１及び第４のスイッチング素子Ｓ２によって、インターリーブ動作が行われる。
【００４６】
実施の形態１の構成によれば、制御回路９によって、第１のスイッチング素子Ｓｗ１と第２のスイッチング素子Ｓｗ２とが、インターリーブ方式でスイッチング制御される。このため、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチングに伴い発生する三角波状リプルのうち、スイッチング周波数ｆｓｗの奇数倍の周波数成分を相殺できる。これにより、スイッチング周波数ｆｓｗの奇数倍の周波数成分のノーマルモードノイズが、第１入力端子３ａ及び第２入力端子３ｂを介して交流電源１等に伝搬することを抑制できる。
【００４７】
また、第１のリアクトルＬｒ１と第１のインダクタＬｃ１とが磁気結合されており、第２のリアクトルＬｒ２と第２のインダクタＬｃ２とが磁気結合されているので、第１のリアクトルＬｒ１を流れる電流と第２のリアクトルＬｒ２を流れる電流によって、バイパスコンデンサＣｂ１の端子間電圧が励振される。これにより、第１のリアクトルＬｒ１を流れる電流と第２のリアクトルＬｒ２を流れる電流の和に含まれる、所定の周波数のリプル成分が、バイパスコンデンサＣｂ１から供給される。その結果、第１のリアクトルＬｒ１と第１のスイッチング素子Ｓｗ１と第３のスイッチング素子Ｓ１とのうちの少なくとも１つに流れる電流と、第２のリアクトルＬｒ２と第２のスイッチング素子Ｓｗ２と第４のスイッチング素子Ｓ２とのうちの少なくとも１つに流れる電流の和に含まれる、所定の周波数のリプル成分を相殺できる。
【００４８】
よって、実施の形態１の構成によれば、スイッチング周波数ｆｓｗの奇数倍の周波数だけでなく、更に、例えばスイッチング周波数ｆｓｗの２倍周波数のリプル成分が、ノーマルモードノイズとして、第１入力端子３ａ及び第２入力端子３ｂを介して流出することを低減できる。このため、従来のインターリーブ方式でスイッチング制御を行う力率改善回路９０００（図６）と比べて、ノーマルモードノイズを更に低減できる。
【００４９】
尚、相殺するリプル成分の周波数は、バイパス回路Ｂが備える各電気素子の定数によって適宜調整できる。例えば、スイッチング周波数ｆｓｗの２倍の周波数２ｆｓｗのリプル成分を相殺するとする。この場合、バイパスコンデンサＣｂ１に流れる周波数２ｆｓｗの電流成分が、第１のリアクトルＬｒ１に流れる周波数２ｆｓｗの電流成分と第２のリアクトルＬｒ２に流れる周波数２ｆｓｗの電流成分の和と一致すればよい。具体的には、以下の式（１）を満たせばよい。
【００５０】
【数２】
2018199227.tif 000004
【００５１】
式（１）において、左辺は、相殺するリプル成分の周波数である。本具体例では、スイッチング周波数ｆｓｗの２倍の周波数２ｆｓｗである。Ｃｂは、バイパスコンデンサＣｂ１のキャパシタンスである。Ｌｒは、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２のインダクタンスである。Ｌｃは、第１のインダクタＬｃ１及び第２のインダクタＬｃ２のインダクタンスである。Ｌｅは、バイパスインダクタＬｅ１のインダクタンスである。ｋは、第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合及び第２のリアクトルＬｒ２と第２のインダクタＬｃ２との磁気結合の結合係数である。
【００５２】
つまり、式（１）を満たす電気素子を用いてバイパス回路Ｂを構成した場合、力率改善回路１０００（以降、式（１）を満たす力率改善回路１０００と略記する）では、スイッチング周波数ｆｓｗの奇数倍の周波数のリプル成分と、スイッチング周波数ｆｓｗの２倍の周波数のリプル成分と、を低減できる。
【００５３】
式（１）を満たす力率改善回路１０００における電源電流の回路シミュレーションによる計算結果を図２に示す。また、図２に示す電源電流のうち、時間５ｍｓから５．１ｍｓまでの期間における電源電流を拡大表示して、図３に示す。
【００５４】
尚、当該回路シミュレーションでは、上述した比較例の力率改善回路９０００（図６）の回路シミュレーションと同様に、第１のリアクトルＬｒ１及び第２のリアクトルＬｒ２のインダクタンスＬｒを２００ｕＨとし、スイッチング周波数ｆｓｗを１００ｋＨｚとした。また、交流電源１から入力される交流電圧は、周波数が５０Ｈｚであり、電圧実効値が２００Ｖであるとした。また、第１出力端子５ａと第２出力端子５ｂとの間に現れる直流電圧は、４００Ｖであるとした。
【００５５】
そして、式（１）を満たすように、バイパスコンデンサＣｂ１のキャパシタンスＣｂは、４００ｎＦとした。第１のインダクタＬｃ１及び第２のインダクタＬｃ２のインダクタンスＬｃは、２μＨとした。バイパスインダクタＬｅ１のインダクタンスＬｅは、１６．６μＨとした。第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合及び第２のリアクトルＬｒ２と第２のインダクタＬｃ２との磁気結合の結合係数ｋは、０．９５とした。
【００５６】
式（１）を満たす力率改善回路１０００では、スイッチング周波数ｆｓｗの１倍、２倍及び３倍以上の奇数倍の周波数のリプル成分を低減できる。つまり、容量の小さいＸコンデンサでは低減することが難しい、スイッチング周波数ｆｓｗの２倍の周波数のリプル成分を、上述の比較例の力率改善回路９０００（図６）よりも効果的に低減できる。このため、図２に示すように、力率改善回路１０００では、電源電流の波形は、図７に示す力率改善回路９０００（図６）の電源電流の波形と比べて、重畳されるノイズ成分が小さくなる。また、図３に示すように、力率改善回路１０００では、図７に示す力率改善回路９０００（図６）における電源電流の波形と比べて、スイッチング周波数ｆｓｗの２倍の周波数のリプル成分が効果的に低減されたことにより、波形の振幅は小さくなる。
【００５７】
また、実施の形態１の構成によれば、従来のインターリーブ方式の力率改善回路９０００（図６）に対し、第１入力端子３ａと第１出力端子５ａとをつなぐ電源電流の供給経路上に、電気素子を追加することなく、小型の電気素子からなるバイパス回路Ｂを追加するだけで実現することができる。
【００５８】
また、実施の形態１の構成は、例えば、バイパス回路Ｂに第２のインダクタＬｃ２を備えないようにした第１の変形バイパス回路と、バイパス回路Ｂに第１のインダクタＬｃ１を備えないようにした第２の変形バイパス回路と、を並列に接続する構成（以降、比較構成と記載する）よりも、以下の点で有利である。
【００５９】
比較構成では、第１の変形バイパス回路及び第２の変形バイパス回路には、合計４個のインダクタが含まれるが、実施の形態１の構成では、バイパス回路Ｂには３個のインダクタしか含まれていない。また、第１の変形バイパス回路及び第２の変形バイパス回路には、合計２個のコンデンサが含まれるが、実施の形態１の構成では、バイパス回路Ｂには１個のコンデンサしか含まれていない。
【００６０】
このため、実施の形態１の構成は、比較構成よりも、少ない数の電気素子によってバイパス回路を低コストで構成できる点で有利である。また、実施の形態１の構成は、素子毎の定数のばらつきが大きいインダクタの数が、比較構成よりも少ない。このため、実施の形態１の構成は、比較構成よりも、設計通りのノイズ低減効果が得やすい点、また、設計通りの定数を有するインダクタの調達に要するコストを低減できる点で有利である。
【００６１】
また、比較構成では、第１の変形バイパス回路と第２の変形バイパス回路とが並列に接続されているので、第１入力端子３ａから、第１の変形バイパス回路及び第２の変形バイパス回路を通過して、第１入力端子３ａに戻る電流経路が形成される。
【００６２】
一方、実施の形態１の構成では、第１入力端子３ａが、バイパス回路Ｂの一端である第１のインダクタＬｃ１の第１端と接続され、第２入力端子３ｂが、バイパス回路Ｂの他端であるバイパスコンデンサＣｂ１の第２端と接続されている。また、バイパス回路Ｂ内では、第１のインダクタＬｃ１と第２のインダクタＬｃ２とバイパスインダクタＬｅ１とバイパスコンデンサＣｂ１とが直列に接続されている。
【００６３】
このため、第１入力端子３ａから、バイパス回路Ｂを通過して、第１入力端子３ａに戻る電流経路は形成されない。これにより、バイパス回路内に含まれる各素子に、電流値の大きい共振電流が流れることを回避できる。その結果、バイパス回路Ｂを構成する、第１のインダクタＬｃ１、第２のインダクタＬｃ２、バイパスインダクタＬｅ１及びバイパスコンデンサＣｂ１を、定格電流の小さい小型部品で構成することができ、電源回路を小型化することができる。
【００６４】
また、実施の形態１の構成によれば、第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合の結合係数が１に近くても、等価的に、第１のリアクトルＬｒ１と、第１のインダクタＬｃ１、第２のインダクタＬｃ２及びバイパスインダクタＬｅ１を合成したインダクタと、の間の結合係数が小さく見える。同様に、第２のリアクトルＬｒ２と第２のインダクタＬｃ２との磁気結合の結合係数が１に近くても、等価的に、第１のリアクトルＬｒ１と、第１のインダクタＬｃ１、第２のインダクタＬｃ２及びバイパスインダクタＬｅ１を合成したインダクタと、の間の結合係数が小さく見える。
【００６５】
このため、第１のリアクトルＬｒ１と第１のインダクタＬｃ１との磁気結合及び第２のリアクトルＬｒ２と第２のインダクタＬｃ２との磁気結合に其々用いるコアの形状を変えることなく、バイパスインダクタＬｅ１のインダクタンスの調整によって、所望の結合係数を容易に得ることができる。
【００６６】
これにより、所望の結合係数を得るために、ＥＩコアやＥＥコア等の分岐磁路を有する大型のコアを用いることを回避できる。その結果、回路を小型化することができる。
【００６７】
（実施の形態１の変形例１）
以下、実施の形態１の変形例１について説明する。上述と重複する説明は、適宜省略する。図４は、実施の形態１の変形例１における力率改善回路１１００の概略構成を示す回路図である。
【００６８】
図４に示すように、力率改善回路１１００は、力率改善回路１０００（図１）とは異なり、バイパスインダクタＬｅ１を備えない構成である。
【００６９】
本構成においても、実施の形態１の構成と同様、スイッチング周波数ｆｓｗの奇数倍の周波数及び所定の周波数のリプル成分を含む三角波状リプルが、ノーマルモードノイズとして、交流電源１側に流出することを低減できる。
【００７０】
（実施の形態１の変形例２）
以下、実施の形態１の変形例２について説明する。上述と重複する説明は、適宜省略する。図５は、実施の形態１の変形例２における力率改善回路１２００の概略構成を示す回路図である。
【００７１】
図５に示すように、力率改善回路１２００は、力率改善回路１０００（図１）とは異なり、電流センサ９１を更に備える。
【００７２】
電流センサ９１は、第１のリアクトルＬｒ１の第１端から第１入力端子３ａへ流れる電流の電流値と、第２のリアクトルＬｒ２の第１端から第１入力端子３ａへ流れる電流の電流値と、第１のインダクタＬｃ１の第１端から第１入力端子３ａへ流れる電流の電流値と、の合計値を検出する。電流センサ９１は、当該検出した前記合計値を制御回路９へ出力する。
【００７３】
制御回路９は、電流センサ９１によって検出された前記合計値に含まれる所定の周波数成分が最小となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整する。当該スイッチング周波数ｆｓｗ及びデューティ比の調整は、公知の方法で適宜実現すればよい。
【００７４】
所定の周波数は、スイッチング周波数ｆｓｗと、制御回路９によってインターリーブ方式でスイッチング制御されるスイッチング素子の数と、の積が表す周波数に定めればよい。例えば、本変形例では、制御回路９によって第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２の二個のスイッチング素子がインターリーブ方式でスイッチング制御されるため、所定の周波数は、スイッチング周波数ｆｓｗの２倍の周波数２ｆｓｗに定めればよい。この場合、制御回路９は、電流センサ９１によって検出された前記合計値に含まれるスイッチング周波数ｆｓｗの２倍の周波数成分が其々最小となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。
【００７５】
本構成によれば、電流センサ９１によって、第１のリアクトルＬｒ１の第１端、第２のリアクトルＬｒ２の第１端及び第１のインダクタＬｃ１の第１端の其々から、第１入力端子３ａへ流れる電流の電流値の合計値が検出される。つまり、第１のリアクトルＬｒ１の第１端及び第２のリアクトルＬｒ２の第１端から第１入力端子３ａへ流れるノイズ電流のうち、バイパス回路Ｂで低減できなかったノイズ電流の電流値が、前記合計値として検出される。そして、当該検出された前記合計値に含まれる所定の周波数成分が最小となるように、制御回路９によって、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比が調整される。
【００７６】
このため、回路を構成する各電気素子の定数にばらつきがあり、第１及び第２のリアクトルＬｒ１、Ｌｒ２の第１端から第１入力端子３ａへ流れるノイズ電流を十分に低減できないように回路が構成されていたとしても、制御回路９による上記調整によって、前記ノイズ電流を最小にすることができる。
【００７７】
尚、力率改善回路１１００（図４）においても、力率改善回路１２００と同様に、電流センサ９１を更に備えるようにしてもよい。そして、当該力率改善回路の制御回路９に、電流センサ９１が検出した前記合計値に含まれる所定の周波数成分が最小となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整させるようにしてもよい。
【００７８】
また、電流センサ９１は、バイパスコンデンサＣｂ１と直列に接続してもよい。この場合、制御回路９によって、電流センサ９１により検出された電流値に含まれる所定の周波数成分が、最大となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。
【００７９】
また、電流センサ９１を第１のスイッチング素子Ｓｗ１と直列に接続し、電流センサ９１とは異なる電流センサを第２のスイッチング素子Ｓｗ２と直列に接続してもよい。この場合、制御回路９によって、当該二つの電流センサにより検出された電流値に含まれる所定の周波数成分が等しくなるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。
【００８０】
尚、実施の形態１の力率改善回路１０００（図１）を、第１のインダクタＬｃ１、第２のインダクタＬｃ２及びバイパスインダクタＬｅ１を直列に接続した直列回路が、第１入力端子３ａとバイパスコンデンサＣｂ１の第１端との間に設けられるように変形して、構成してもよい。
【００８１】
具体的には、第１のバイパスインダクタＬｅ１の第２端と第１のインダクタＬｃ１の第１端とを接続し、第１のインダクタＬｃ１の第２端と第２のインダクタＬｃ２の第１端とを接続した直列回路を構成してもよい。そして、第１のバイパスインダクタＬｅ１の第１端と第１入力端子３ａとを接続し、第２のインダクタＬｃ２の第２端とバイパスコンデンサＣｂ１の第１端とを接続することで、当該直列回路を第１入力端子３ａとバイパスコンデンサＣｂ１の第１端との間に設けてもよい。
【００８２】
又は、第１のインダクタＬｃ１の第２端と第１のバイパスインダクタＬｅ１の第１端とを接続し、第１のバイパスインダクタＬｅ１の第２端と第２のインダクタＬｃ２の第１端とを接続した直列回路を構成してもよい。そして、第１のインダクタＬｃ１の第１端と第１入力端子３ａとを接続し、第２のインダクタＬｃ２の第２端とバイパスコンデンサＣｂ１の第１端とを接続することで、当該直列回路を第１入力端子３ａとバイパスコンデンサＣｂ１の第１端との間に設けてもよい。
【００８３】
当該力率改善回路１０００（図１）の変形構成においても、力率改善回路１０００（図１）と同様の効果を奏することができる。
【００８４】
更には、当該力率改善回路１０００（図１）の変形構成においても、力率改善回路１２００（図５）と同様に、電流センサ９１を更に備えるようにしてもよい。そして、当該力率改善回路１０００（図１）の変形構成の制御回路９に、電流センサ９１が検出した前記合計値に含まれる所定の周波数成分が最小となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整させるようにしてもよい。
【００８５】
尚、ここで、電流センサ９１は、バイパスコンデンサＣｂ１と直列に接続してもよい。この場合、制御回路９によって、電流センサ９１により検出された電流値に含まれる所定の周波数成分が、最大となるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。
【００８６】
または、電流センサ９１を第１のスイッチング素子Ｓｗ１と直列に接続し、電流センサ９１とは異なる電流センサを第２のスイッチング素子Ｓｗ２と直列に接続してもよい。この場合、制御回路９によって、当該二つの電流センサにより検出された電流値に含まれる所定の周波数成分が等しくなるように、第１のスイッチング素子Ｓｗ１及び第２のスイッチング素子Ｓｗ２のスイッチング周波数ｆｓｗ及びデューティ比を調整すればよい。
【００８７】
また、実施の形態１及びその変形例の構成では、バイパス回路Ｂによってスイッチング周波数ｆｓｗの２倍の周波数のリプル成分を低減するようにしても、スイッチング周波数ｆｓｗの４倍以上の偶数倍の周波数のリプル成分が十分に低減されずにノーマルモードノイズとして伝搬し、周辺回路の誤動作を引き起こす虞がある。そこで、実施の形態１及びその変形例の構成において、制御回路９が所謂周波数拡散制御を行うようにし、スイッチング周波数ｆｓｗの４倍以上の偶数倍の周波数のリプル成分を合わせて低減するようにしてもよい。
【００８８】
また、上述の構成において、整流部１０は、ダイオードを４個備えたダイオードブリッジにより構成されているが、これに限らず、ブリッジレス方式、または、トーテムポール方式などの構成を用いてもよい。また、上述の構成において、交流電源１及び整流部１０に代えて、第１入力端子３ａと第２入力端子３ｂとに直流電源を接続し、チョッパ回路を構成してもよい。
【００８９】
尚、上述の実施の形態において、「２つの要素間の接続」（例えば、ある素子が別の素子に接続される）とは、直接的な接続だけでなく、電気的な接続、及び、それら２つの要素間に他の要素（例えば、実施の形態の機能を損なわない、配線、抵抗素子、など）が介在する接続を、意味してもよい。
【図１】
2018199227.tif 000005
【図２】
2018199227.tif 000006
【図３】
2018199227.tif 000007
【図４】
2018199227.tif 000008
【図５】
2018199227.tif 000009
【図６】
2018199227.tif 000010
【図７】
2018199227.tif 000011
【図８】
2018199227.tif 000012
【図９】
2018199227.tif 000013
【図１０】
2018199227.tif 000014
【国際調査報告】
2018199227.tif 000015
2018199227.tif 000016