(57)【要約】  一実施形態において、直流回路（４）と交流回路（２）との間で電力変換を行う電力変換装置は、第１および第２の直流端子（Ｎｐ，Ｎｎ）間に互いに並列に接続され、交流回路と電気的に接続される複数のレグ回路（８ａ，８ｂ，８ｃ）を備える。複数のレグ回路の各々は、少なくとも１つの第１の変換器セル（６ｃ、６ｄ）と、第１の変換器セルを除く複数の第２の変換器セル（６ａ，６ｂ）とを含む。少なくとも１つの第１の変換器セルに含まれる半導体スイッチング素子をスイッチング制御する第１の制御信号の周波数は、複数の第２の変換器セルに含まれる半導体スイッチング素子をスイッチング制御する第２の制御信号の周波数よりも大きい。
2019138550.tif 000002
【特許請求の範囲】
【請求項１】
直流回路と交流回路との間で電力変換を行う電力変換装置であって、
第１の直流端子と第２の直流端子との間に互いに並列に接続され、前記交流回路と電気的に接続される複数のレグ回路を備え、
前記複数のレグ回路の各々は、
少なくとも１つの第１の変換器セルと、
前記少なくとも１つの第１の変換器セルを除く複数の第２の変換器セルとを含み、
前記少なくとも１つの第１の変換器セルおよび前記複数の第２の変換器セルの各々は、コンデンサおよび複数の半導体スイッチング素子を含み、
前記少なくとも１つの第１の変換器セルに含まれる半導体スイッチング素子をスイッチング制御する第１の制御信号の周波数は、前記複数の第２の変換器セルに含まれる半導体スイッチング素子をスイッチング制御する第２の制御信号の周波数よりも大きい、電力変換装置。
【請求項２】
前記第１の制御信号と前記第２の制御信号とは、互いに異なる電圧指令値に基づいて生成される、請求項１に記載の電力変換装置。
【請求項３】
前記第１の制御信号は、前記複数のレグ回路間を循環する循環電流に基づいて生成され、前記第２の制御信号は、前記循環電流に基づかずに生成される、請求項２に記載の電力変換装置。
【請求項４】
前記少なくとも１つの第１の変換器セルは、フルブリッジ型の変換器セルであり、
前記コンデンサの第１端に接続される第１の半導体スイッチング素子および第２の半導体スイッチング素子と、
前記コンデンサの第２端に接続される第３の半導体スイッチング素子および第４の半導体スイッチング素子とを含み、
前記第１の半導体スイッチング素子および前記第３の半導体スイッチング素子は、前記第１の制御信号によってスイッチング制御され、
前記第２の半導体スイッチング素子および前記第４の半導体スイッチング素子は、前記第１の制御信号とは周波数が同一または異なる第３の制御信号によってスイッチング制御される、請求項１〜３のいずれか１項に記載の電力変換装置。
【請求項５】
前記第１の制御信号と前記第３の制御信号とは、互いに異なる電圧指令値に基づいて生成される、請求項４に記載の電力変換装置。
【請求項６】
前記第１の制御信号は、前記複数のレグ回路間を循環する循環電流に基づいて生成され、前記第３の制御信号は、前記少なくとも１つの第１の変換器セルのコンデンサ電圧に基づいて生成される、請求項５に記載の電力変換装置。
【請求項７】
前記少なくとも１つの第１の変換器セルの種類と前記複数の第２の変換器セルの種類とは、ハーフブリッジ型、混合型、およびフルブリッジ型のうちの同じ種類である、請求項１〜３のいずれか１項に記載の電力変換装置。
【請求項８】
前記少なくとも１つの第１の変換器セルの種類と前記複数の第２の変換器セルの種類とは、ハーフブリッジ型、混合型、およびフルブリッジ型のうちの異なる種類である、請求項１〜３のいずれか１項に記載の電力変換装置。
【請求項９】
前記第１の制御信号の周波数は、前記交流回路の基本周波数の４倍より大きい、請求項１〜８のいずれか１項に記載の電力変換装置。
【請求項１０】
前記第２の制御信号の周波数は、前記交流回路の基本周波数の３倍よりも大きく、４倍よりも小さい、請求項９に記載の電力変換装置。
【請求項１１】
直流回路と交流回路との間で電力変換を行う電力変換装置であって、
第１の直流端子と第２の直流端子との間に互いに並列に接続され、前記交流回路と電気的に接続される複数のレグ回路を備え、
前記複数のレグ回路の各々は、
少なくとも１つの第１の変換器セルと、
前記少なくとも１つの第１の変換器セルを除く複数の第２の変換器セルとを含み、
前記少なくとも１つの第１の変換器セルおよび前記複数の第２の変換器セルの各々は、コンデンサおよび複数の半導体スイッチング素子を含み、
前記電力変換装置は、さらに、
前記少なくとも１つの第１の変換器セルに含まれる半導体スイッチング素子をスイッチング制御する第１の制御信号を、第１の電圧指令値に基づいて生成する第１の制御部と、
前記複数の第２の変換器セルに含まれる半導体スイッチング素子をスイッチング制御する第２の制御信号を、第２の電圧指令値に基づいて生成する第２の制御部とを備え、
前記第１の電圧指令値の演算周期は、前記第２の電圧指令値の演算周期よりも短い、電力変換装置。
【請求項１２】
前記第１の制御部と前記第２の制御部とは別個のハードウェアによって構成される、請求項１１に記載の電力変換装置。
【請求項１３】
前記第１の制御部の演算能力は、前記第２の制御部の演算能力よりも高い、請求項１２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、交流回路と直流回路との間で電力変換を行う電力変換装置に関し、たとえば電力系統で用いられる。
【背景技術】
【０００２】
近年、電力系統に設置される大容量の電力変換装置では、スイッチング素子としてサイリスタなどを用いた他励式変換器に代えて、スイッチング素子としてＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）などを用いた自励式変換器が一般的に用いられつつある。自励式変換器として代表的なものに、モジュラーマルチレベル変換器（ＭＭＣ：Modular  Multilevel  Converter）がある。【０００３】
モジュラーマルチレベル変換器は、三相交流の各相に、正極側直流端子と接続された第１アーム（arm）と負極側直流端子と接続された第２アームとを有する。各アームは、複数の変換器セル（サブモジュールまたはチョッパセルとも称する）がカスケード接続されることによって構成されている。各相の第１アームと第２アームとによってレグ（leg）が構成される。【０００４】
特表２０１３−５０７１００号公報（特許文献１）は、単極性の電圧寄与能力を有する第１種類の変換器セルと両極性の電圧寄与能力を有する第２種類の変換器セルとによって各レグを構成することを開示する。第１種類の変換器セルは、たとえば、ハーフブリッジ型の変換器セルであり、第２種類の変換器セルは、たとえば、フルブリッジ型の変換器セルである。第１種類の変換器セルは、変換動作の基本的な機能のために用いられ、第２種類の変換器セルは、循環電流の除去、零相第３高調波の除去および付加、ならびに無効電力の除去および付加などに用いられる。第１種類の変換器セルおよび第２種類の変換器セルは、共通の制御ユニットによって制御される。制御ユニットは、三角波の搬送波を使用するパルス幅変調（ＰＷＭ：Pulse  Width  Modulation）によって制御信号を生成する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２０１３−５０７１００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本願発明者は、上記の特許文献１のように第１グループの変換器セルと第２グループの変換器セルとによって各レグを構成する場合において、ＭＭＣの制御安定性を高める方法について検討した。特に、本願発明者は、変換動作の基本機能には関与しないが、ＭＭＣの機能向上に用いられるグループの変換器セルの制御性について検討した。そして、本願発明者は、このグループの変換器セルを少ない数で構成しても、循環電流などを精度良く制御可能な手法を考察し、本開示の技術を想到するに至った。上記の特許文献１は、このようなＭＭＣの制御性の向上に関しては言及していない。【０００７】
したがって、本開示の目的は、複数グループの変換器セルによって構成されたＭＭＣ方式の電力変換装置において、電力変換装置の制御性を高めることである。【０００８】
なお、本開示は、上記の特許文献１に開示された実施形態に限定されるものではない。たとえば、本開示の電力変換装置では、第１グループおよび第２グループの両方をハーフブリッジ型の変換器セルによって構成してもよいし、フルブリッジ型の変換器セルによって構成してもよい。
【課題を解決するための手段】
【０００９】
一実施形態において、直流回路と交流回路との間で電力変換を行う電力変換装置は、第１直流端子と第２の直流端子との間に互いに並列に接続され、交流回路と電気的に接続される複数のレグ回路を備える。複数のレグ回路の各々は、少なくとも１つの第１の変換器セルと、その他の複数の第２の変換器セルとを含む。これら少なくとも１つの第１の変換器セルおよび複数の第２の変換器セルの各々は、コンデンサおよび複数の半導体スイッチング素子を含む。少なくとも１つの第１の変換器セルに含まれる半導体スイッチング素子をスイッチング制御する第１の制御信号の周波数は、複数の第２の変換器セルに含まれる半導体スイッチング素子をスイッチング制御する第２の制御信号の周波数よりも大きい。
【発明の効果】
【００１０】
上記の実施形態によれば、第１の制御信号の周波数を第２の制御信号の周波数よりも大きくすることによって、電力変換装置の制御性を高めることができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１による電力変換装置の概略構成図である。
【図２】セル群６ａ，６ｂ，６ｃ，６ｄを構成する変換器セルの一例を示す回路図である。
【図３】図１の制御装置のハードウェア構成の一例を示すブロック図である。
【図４】図１の制御装置の機能的構成を示すブロック図である。
【図５】図４のゲート制御部の詳細な動作を示す機能ブロック図である。
【図６】図５（Ａ）の場合の電圧指令値とキャリア信号の一例を示す模式的なタイミング図である。
【図７】図５（Ａ）の場合の電圧指令値およびキャリア信号の一例と図５（Ｂ）の場合のキャリア信号の一例とを示す模式的なタイミング図である。
【図８】実施の形態１において図２（Ｂ）の変換器セルの変形例を示す回路図である。
【図９】実施の形態２による電力変換装置の概略構成図である。
【図１０】図９の制御装置５０の機能的構成を示すブロック図である。
【図１１】図９の制御装置５１の機能的構成を示すブロック図である。
【図１２】図９の制御装置５０，５１を構成するＣＰＵの演算処理内容を示す模式的なタイミング図である。
【図１３】図１の上アーム１３の他方のセル群６ｃおよび下アーム１４の他方のセル群６ｄをそれぞれ構成する変換器セル１の構成を示す回路図である。
【図１４】図１の制御装置５の構成図である。
【図１５】実施の形態３において図１３の変換器セルの変形例を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、各実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。
【００１３】
実施の形態１．
［電力変換装置の概略構成］
図１は、実施の形態１による電力変換装置の概略構成図である。図１を参照して、電力変換装置は、主回路であるレグ回路８ａ，８ｂ，８ｃ（総称する場合または不特定のものを示す場合、レグ回路８と記載する）と、これらのレグ回路８を制御する制御装置５とを備える。
【００１４】
レグ回路８は、交流を構成する複数相の各相ごとに設けられ、交流回路２と直流回路４との間に接続され、両回路間で電力変換を行う。図１には交流回路２が三相交流の場合が示され、ｕ相、ｖ相、ｗ相にそれぞれ対応して３個のレグ回路８ａ，８ｂ，８ｃが設けられる。
【００１５】
レグ回路８ａ，８ｂ，８ｃにそれぞれ設けられた交流端子Ｎｕ，Ｎｖ，Ｎｗは、連系変圧器３を介して交流回路２に接続される。交流回路２は、たとえば、交流電源などを含む交流電力系統である。図１では、図解を容易にするために、交流端子Ｎｖ，Ｎｗと連系変圧器３との接続は図示していない。各レグ回路８に共通に設けられた直流端子Ｎｐ，Ｎｎ（正側直流端子Ｎｐ，負側直流端子Ｎｎ）は、直流回路４に接続される。直流回路４は、たとえば、直流送電網および直流出力を行う他の電力変換装置などを含む直流電力系統である。
【００１６】
図１の連系変圧器３を用いる代わりに、連系リアクトルを介して交流回路２に接続した構成としても良い。さらに、交流端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路８ａ，８ｂ，８ｃにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路８ａ，８ｂ，８ｃが連系変圧器３または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル７ａ，７ｂとしてもよい。すなわち、レグ回路８は、交流端子Ｎｕ，Ｎｖ，Ｎｗまたは上記の一次巻線など、各レグ回路８ａ，８ｂ，８ｃに設けられた接続部を介して電気的（直流的または交流的）に交流回路２と接続される。
【００１７】
レグ回路８ａは、正側直流端子Ｎｐから交流入力端子Ｎｕまでの正側アーム（上アームまたは１次アームとも称する）１３と、負側直流端子Ｎｎから交流入力端子Ｎｕまでの負側アーム（下アームまたは２次アームとも称する）１４とに区分される。正側アーム１３と負側アーム１４との接続点Ｎｕが変圧器３と接続される。正側直流端子Ｎｐおよび負側直流端子Ｎｎが直流回路４に接続される。レグ回路８ｂ，８ｃについても同様の構成を有しているので、以下、レグ回路８ａを代表として説明する。
【００１８】
正側アーム１３は、複数の変換器セル１がカスケード接続されたセル群６ａと、複数の変換器セル１がカスケード接続されたセル群６ｃと、リアクトル７ａとを含む。セル群６ａ，６ｃおよびリアクトル７ａは互いに直列接続されている。以下、簡単のために変換器セルをセルと称する場合がある。図１では、図解を容易にするために、セル群６ｃにセル１が１個のみ記載されているが、実際には複数個のセル１がカスケード接続されている。
【００１９】
同様に、負側アーム１４は、複数のセル１がカスケード接続されたセル群６ｂと、複数のセル１がカスケード接続されたセル群６ｄと、リアクトル７ｂとを含む。セル群６ｂ，６ｄおよびリアクトル７ｂは互いに直列接続されている。図１では、図解を容易にするために、セル群６ｄにセル１が１個のみ記載されているが、実際には複数個のセル１がカスケード接続されている。
【００２０】
なお、以下では、セル群６ａ，６ｂを構成する各セル１と、セル群６ｃ，６ｄを構成する各セル１とが同一の構成である場合を主として説明する。これと異なり、セル群６ａ，６ｂを構成する各セルとセル群６ｃ，６ｄを構成する各セルとが異なる構成を有するようにしてもよい。いずれの場合も、同様の作用効果を奏する。
【００２１】
リアクトル７ａが挿入される位置は、レグ回路８ａの正側アーム１３のいずれの位置であってもよく、リアクトル７ｂが挿入される位置は、レグ回路８ａの負側アーム１４のいずれの位置であってもよい。リアクトル７ａ，７ｂはそれぞれ複数個あってもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。さらに、正側アーム１３のリアクトル７ａのみ、もしくは、負側アーム１４のリアクトル７ｂのみを設けてもよい。
【００２２】
以下、正側アーム１３に設けられたセル群６ａ，６ｃを正側セル群と称し、負側アーム１４に設けられたセル群６ｂ，６ｄを負側セル群と称する。以下で詳しく説明するように、正側セル群６ａおよび負側セル群６ｂは、循環電流の制御に用いられず、交流電気量および直流電気量の制御にのみ用いられる。正側セル群６ｃおよび負側セル群６ｄは循環電流の制御に用いられる。すなわち、循環電流の制御には、各レグ回路８を構成する一部のセルのみが用いられる点に特徴がある。
【００２３】
図１の電力変換装置は、さらに、制御に使用される電気量（電流、電圧）を計測する検出器として、交流電圧検出器１０と、直流電圧検出器１１ａ，１１ｂと、各レグ回路８に設けられたアーム電流検出器９ａ，９ｂとを含む。これらの検出器によって検出された信号は、制御装置５に入力される。
【００２４】
具体的に、交流電圧検出器１０は、交流回路２のＵ相の電圧値Ｖａｃｕ、Ｖ相の電圧値Ｖａｃｖ、およびＷ相の電圧値Ｖａｃｗを検出する。直流電圧検出器１１ａは、直流回路４に接続された正側直流端子Ｎｐの電圧を検出する。直流電圧検出器１１ｂは、直流回路４に接続された負側直流端子Ｎｎの電圧を検出する。Ｕ相用のレグ回路８ａに設けられたアーム電流検出器９ａ，９ｂは、正側アーム１３に流れるアーム電流Ｉｐｕおよび負側アーム１４に流れるアーム電流Ｉｎｕをそれぞれ検出する。同様に、Ｖ相用のレグ回路８ｂに設けられたアーム電流検出器９ａ，９ｂは、正側アーム電流Ｉｐｖおよび負側アーム電流Ｉｎｖをそれぞれ検出する。Ｗ相用のレグ回路８ｃに設けられたアーム電流検出器９ａ，９ｂは、正側アーム電流Ｉｐｗおよび負側アーム電流Ｉｎｗをそれぞれ検出する。ここで、アーム電流Ｉｐｕ，Ｉｎｕ，Ｉｐｖ，Ｉｎｖ，Ｉｐｗ，Ｉｎｗは、正側直流端子Ｎｐから負側直流端子Ｎｎの方向に流れる電流を正とする。
【００２５】
［変換器セルの構成例］
図２は、セル群６ａ，６ｂ，６ｃ，６ｄを構成する変換器セルの一例を示す回路図である。図２（Ａ）に示す変換器セル１は、ハーフブリッジ構成を採用した例を示し、互いに直列接続された半導体スイッチング素子１ａ，１ｂ（以下、単にスイッチング素子と称する場合がある）と、ダイオード１ｃ，１ｄと、エネルギー蓄積器としての直流コンデンサ１ｅとを含む。ダイオード１ｃ，１ｄは、スイッチング素子１ａ，１ｂとそれぞれ逆並列（並列かつ逆バイアス方向）に接続される。直流コンデンサ１ｅは、スイッチング素子１ａ，１ｂの直列接続回路と並列に接続され、直流電圧を平滑化する。スイッチング素子１ａ，１ｂの接続ノードは正側の入出力端子１ｐと接続され、スイッチング素子１ｂと直流コンデンサ１ｅの接続ノードは負側の入出力端子１ｎと接続される。
【００２６】
図２（Ａ）の構成において、スイッチング素子１ａ，１ｂは、一方がオン状態となり他方がオフ状態となるように制御される。スイッチング素子１ａがオン状態であり、スイッチング素子１ｂがオフ状態のとき、入出力端子１ｐ，１ｎ間には直流コンデンサ１ｅの両端間の電圧（入出力端子１ｐが正側電圧、入出力端子１ｎが負側電圧）が印加される。逆に、スイッチング素子１ａがオフ状態であり、スイッチング素子１ｂがオン状態のとき、入出力端子１ｐ，１ｎ間は０Ｖとなる。すなわち、図２（Ａ）に示す変換器セル１は、スイッチング素子１ａ，１ｂを交互にオン状態とすることによって、零電圧または正電圧（直流コンデンサ１ｅの電圧に依存する）を出力することができる。ダイオード１ｃ，１ｄは、スイッチング素子１ａ，１ｂに逆方向電圧が印加されたときの保護のために設けられている。
【００２７】
図２（Ｂ）に示す変換器セル１は、フルブリッジ構成を採用した例を示し、直列接続されたスイッチング素子１ｆ，１ｇと、スイッチング素子１ｆ，１ｇに逆並列にそれぞれ接続されたダイオード１ｈ，１ｉとをさらに含む点で、図２（Ａ）の変換器セル１と異なる。スイッチング素子１ｆ，１ｇの全体は、スイッチング素子１ａ，１ｂの直列接続回路と並列に接続されるとともに、直流コンデンサ１ｅと並列に接続される。入出力端子１ｐは、スイッチング素子１ａ，１ｂの接続ノードと接続され、入出力端子１ｎは、スイッチング素子１ｆ，１ｇの接続ノードと接続される。
【００２８】
図２（Ｂ）に示す変換器セル１は、通常動作時（すなわち、入出力端子１ｐ，１ｎ間に零電圧または正電圧を出力する場合）には、スイッチング素子１ｇを常時オンとし、スイッチング素子１ｆを常時オフとし、スイッチング素子１ａ，１ｂを交互にオン状態とするように制御される。ただし、図２（Ｂ）に示す変換器セル１は、スイッチング素子１ｇをオフし、スイッチング素子１ｆをオンし、スイッチング素子１ａ，１ｂを交互にオン状態にすることによって、零電圧または負電圧を出力することもできる。
【００２９】
図２（Ｃ）に示す変換器セル１は、図２（Ｂ）に示すフルブリッジ構成の変換器セル１から、スイッチング素子１ｆを除去した構成であり、その他の点は図２（Ｂ）の場合と同じである。この明細書では、図２（Ｃ）の構成の変換器セルを混合型と称する。
【００３０】
図２（Ｃ）の変換器セル１は、通常動作時（すなわち、入出力端子１ｐ，１ｎ間に零電圧または正電圧を出力する場合）には、スイッチング素子１ｇを常時オンとし、スイッチング素子１ａ，１ｂを交互にオン状態とするように制御される。図２（Ｃ）に示す変換器セル１は、スイッチング素子１ａ，１ｇをオフし、スイッチング素子１ｂをオンし、かつ電流が入出力端子１ｎから入出力端子１ｐの方向に流れる場合には、負電圧を出力することができる。
【００３１】
各スイッチング素子１ａ，１ｂ，１ｆ，１ｇには、オン動作とオフ動作の両方を制御可能な自己消弧型のスイッチング素子が用いられている。たとえば、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）またはＧＣＴ（Gate  Commutated  Turn-off  thyristor）などがスイッチング素子１ａ，１ｂ，１ｆ，１ｇとして用いられる。
【００３２】
［制御装置のハードウェア構成］
図３は、図１の制御装置のハードウェア構成の一例を示すブロック図である。
【００３３】
図３の制御装置５は、いわゆるデジタルリレー装置と同様の構成を有している。具体的に図３を参照して、制御装置５は、ＡＤ（アナログ・デジタル）変換部３０と、演算処理部３５と、ＩＯ（Input  and  Output）部４３と、整定・表示部４７とを備える。
【００３４】
ＡＤ変換部３０の前段に、アーム電流検出器９ａ，９ｂ、交流電圧検出器１０、および、直流電圧検出器１１ａ，１１ｂからの入力信号を、制御装置５の内部での信号処理に適した電圧レベルに変換するための複数の変成器（不図示）が設けられていてもよい。
【００３５】
ＡＤ変換部３０は、アナログフィルタ３１と、ＡＤ変換器３２とを含む。アナログフィルタ３１は、ＡＤ変換の際の折返し誤差を除去するために設けられたローパスフィルタである。ＡＤ変換器３２は、アナログフィルタ３１を通過した信号をデジタル値に変換する。
【００３６】
図３では、ＡＤ変換部３０の入力は１チャンネルのみ代表的に示されているが、実際には、各検出器からの信号を受けるために多入力の構成となっている。したがって、より詳細には、ＡＤ変換部３０は、複数のアナログフィルタ３１と、複数のアナログフィルタ３１を通過した信号を選択するためのマルチプレクサ（不図示）とを含む。
【００３７】
演算処理部３５は、ＣＰＵ（Central  Processing  Unit）３６と、メモリ３７と、バスインターフェース３８，３９と、これらを接続するバス４０とを含む。ＣＰＵ３６は、制御装置５の全体の動作を制御する。メモリ３７は、ＣＰＵ３６の主記憶として用いられる。さらに、メモリ３７は、フラッシュメモリなどの不揮発性メモリを含むことにより、プログラムおよび信号処理用の設定値などを格納する。
【００３８】
なお、演算処理部３５は、演算処理機能を有する回路によって構成されていればよく、図３の例には限定されない。たとえば、演算処理部３５は、複数のＣＰＵを備えていてもよい。また、演算処理部３５は、ＣＰＵなどのプロセッサに代えて、少なくとも１つのＡＳＩＣ（Application  Specific  Integrated  Circuit）によって構成されていてもよいし、少なくとも１つのＦＰＧＡ（Field  Programmable  Gate  Array）によって構成されていてもよい。もしくは、演算処理部３５は、プロセッサ、ＡＳＩＣ、およびＦＰＧＡのうちのいずれかの組み合わせによって構成されていてもよい。
【００３９】
ＩＯ部４３は、通信回路４４と、デジタル入力回路４５と、デジタル出力回路４６とを含む。通信回路４４は、各変換器セル１に出力するための光信号を生成する。通信回路４４から出力された信号は、光中継装置５５を介して各変換器セル１に伝送される。デジタル入力回路４５およびデジタル出力回路４６は、ＣＰＵ３６と外部装置との間で通信を行う際のインターフェース回路である。たとえば、デジタル出力回路４６は、交流電力系統２と電力変換装置との間に設けられた遮断器（不図示）にトリップ信号を出力する。
【００４０】
整定・表示部４７は、整定値の入力および表示のためのタッチパネル４８を備える。タッチパネル４８は、液晶パネルのような表示装置とタッチパッドのような入力装置とを組わせた入出力インターフェースである。タッチパネル４８は、バスインターフェース３９を介してバス４０と接続される。
【００４１】
［制御装置の機能的構成と概略動作］
図４は、図１の制御装置の機能的構成を示すブロック図である。以下、図１および図４を参照して、制御装置５の構成と各要素の概略動作について説明する。
【００４２】
制御装置５は、電圧指令値生成部５ｚと、ゲート制御部５ｋ，５ｍ，５ｎ，５ｏとを含む。ゲート制御部５ｋは、レグ回路８ａ，８ｂ，８ｃの正側セル群６ａを構成する各スイッチング素子にゲート信号Ｇｐｕ，Ｇｐｖ，Ｇｐｗをそれぞれ供給する。ゲート制御部５ｍは、レグ回路８ａ，８ｂ，８ｃの負側セル群６ｂを構成する各スイッチング素子にゲート信号Ｇｎｕ，Ｇｎｖ，Ｇｎｗをそれぞれ供給する。ゲート制御部５ｎは、レグ回路８ａ，８ｂ，８ｃの循環電流制御用の正側セル群６ｃを構成する各スイッチング素子にゲート信号Ｇｐ２ｕ，Ｇｐ２ｖ，Ｇｐ２ｗをそれぞれ供給する。ゲート制御部５ｏは、レグ回路８ａ，８ｂ，８ｃの循環電流制御用の負側セル群６ｄを構成する各スイッチング素子にゲート信号Ｇｎ２ｕ，Ｇｎ２ｖ，Ｇｎ２ｗをそれぞれ供給する。
【００４３】
電圧指令値生成部５ｚは、ゲート制御部５ｋ，５ｍ，５ｎ，５ｏに電圧指令値Ｖｐｒｅｆ，Ｖｎｒｅｆ，Ｖｐｒｅｆ２，Ｖｎｒｅｆ２をそれぞれ供給する。循環電流制御用のゲート制御部５ｎ，５ｏに供給される電圧指令値Ｖｐｒｅｆ２，Ｖｎｒｅｆ２は、循環電流Ｉｃｃの検出値に基づくものである。その他のゲート制御部５ｋ，５ｍに供給される電圧指令値Ｖｐｒｅｆ，Ｖｎｒｅｆは、循環電流Ｉｃｃの検出値に基づかないものである。
【００４４】
より詳細には、電圧指令値生成部５ｚは、電流演算部５ａと、循環電流制御部５ｂと、交流制御部５ｃと、直流制御部５ｄと、指令値合成部５ｅ，５ｆと、ゲイン回路５ｇ，５ｈと、加算器５ｉ，５ｊとを含む。
【００４５】
電流演算部５ａは、各相のレグ回路８の正側アーム１３に設けられた電流検出器９ａで検出された正側アーム電流Ｉｐｕ，Ｉｐｖ，Ｉｐｗと、各相のレグ回路８の負側アーム１４に設けられた電流検出器９ｂで検出された負側アーム電流Ｉｎｕ，Ｉｎｖ，Ｉｎｗとを取り込む。電流演算部５ａは、取り込んだアーム電流から、交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗと、直流電流値Ｉｄｃと、循環電流値Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗとを演算する。電流演算部５ａは、算出した交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗを交流制御部５ｃに出力し、算出した直流電流値Ｉｄｃを直流制御部５ｄに出力し、算出した循環電流値Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗを循環電流制御部５ｂに出力する。
【００４６】
ここで、Ｕ相の交流電流Ｉａｃｕ、Ｖ相の交流電流Ｉａｃｖ、およびＷ相の交流電流Ｉａｃｗ（総称する場合、交流電流Ｉａｃと記載する）は、各レグ回路８の交流端子Ｎｕ，Ｎｖ，Ｎｗから変圧器３の方向に流れる電流を正として定義される。直流電流Ｉｄｃは、直流回路４から正側直流端子Ｎｐに向かう方向、および負側直流端子Ｎｎから直流回路４に向かう方向を正として定義される。レグ回路８ａ，８ｂ，８ｃをそれぞれ流れる循環電流Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗ（総称する場合、循環電流Ｉｃｃと記載する）は、正側直流端子Ｎｐから負側直流端子Ｎｎに向かう方向を正として定義される。
【００４７】
交流制御部５ｃには、さらに、交流電圧検出器１０で検出されたＵ相、Ｖ相、およびＷ相の交流電圧値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗ（総称する場合、交流電圧値Ｖａｃと記載）が入力される。交流制御部５ｃは、入力された交流電流値Ｉａｃと交流電圧値Ｖａｃとに基づいて、Ｕ相、Ｖ相、Ｗ相の交流電圧指令値Ｖａｃｒｅｆｕ，Ｖａｃｒｅｆｖ，Ｖａｃｒｅｆｗ（総称する場合、交流電圧指令値Ｖａｃｒｅｆと記載する）を生成する。
【００４８】
直流制御部５ｄには、さらに、直流電圧検出器１１ａ，１１ｂで検出された直流電圧値Ｖｄｃｐ，Ｖｄｃｎが入力される。直流制御部５ｄは、入力された直流電圧値Ｖｄｃｐ，Ｖｄｃｎおよび直流電流値Ｉｄｃに基づいて、直流電圧指令値Ｖｄｃｒｅｆを生成する。
【００４９】
指令値合成部５ｅは、Ｕ相の交流電圧指令値Ｖａｃｒｅｆｕと直流電圧指令値Ｖｄｃｒｅｆとを合成することによってＵ相の正側セル群６ａ用の電圧指令値Ｖｐｒｅｆｕを生成する。同様に、指令値合成部５ｅは、Ｖ相の交流電圧指令値Ｖａｃｒｅｆｖと直流電圧指令値Ｖｄｃｒｅｆとを合成することによって、Ｖ相の正側セル群６ａ用の電圧指令値Ｖｐｒｅｆｖを生成する。さらに、指令値合成部５ｅは、Ｗ相の交流電圧指令値Ｖａｃｒｅｆｗと直流電圧指令値Ｖｄｃｒｅｆとを合成することによって、Ｗ相の正側セル群６ａ用の電圧指令値Ｖｐｒｅｆｗを生成する。生成された電圧指令値Ｖｐｒｅｆｕ，Ｖｐｒｅｆｖ，Ｖｐｒｅｆｗ（総称する場合または不特定のものを示す場合、電圧指令値Ｖｐｒｅｆと記載する）は、ゲート制御部５ｋに入力される。
【００５０】
指令値合成部５ｆは、Ｕ相の交流電圧指令値Ｖａｃｒｅｆｕと直流電圧指令値Ｖｄｃｒｅｆとを合成することによってＵ相の負側セル群６ｂ用の電圧指令値Ｖｎｒｅｆｕを生成する。同様に、指令値合成部５ｆは、Ｖ相交流電圧指令値Ｖａｃｒｅｆｖと直流電圧指令値Ｖｄｃｒｅｆとを合成することによって、Ｖ相の負側セル群６ｂ用の電圧指令値Ｖｎｒｅｆｖを生成する。さらに、指令値合成部５ｆは、Ｗ相の交流電圧指令値Ｖａｃｒｅｆｗと直流電圧指令値Ｖｄｃｒｅｆとを合成することによって、Ｗ相の負側セル群６ｂ用の電圧指令値Ｖｎｒｅｆｗを生成する。生成された電圧指令値Ｖｎｒｅｆｕ，Ｖｎｒｅｆｖ，Ｖｎｒｅｆｗ（総称する場合または不特定のものを示す場合、電圧指令値Ｖｎｒｅｆと記載する）は、ゲート制御部５ｍに入力される。
【００５１】
循環電流制御部５ｂは、循環電流値Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗにそれぞれ基づいて各相の循環電流制御用の電圧指令値Ｖｃｃｒｅｆｕ，Ｖｃｃｒｅｆｖ，Ｖｃｃｒｅｆｗ（総称する場合または不特定のものを示す場合、電圧指令値Ｖｃｃｒｅｆと記載する）を生成する。生成された各相の循環電流制御用の電圧指令値Ｖｃｃｒｅｆは、加算器５ｉにおいて、ゲインＫ倍された正側セル群６ａ用の電圧指令値Ｖｐｒｅｆと相ごとに加算される。この結果、循環電流制御のための正側セル群６ｃ用の電圧指令値Ｖｐｒｅｆ２が生成され、生成された電圧指令値Ｖｐｒｅｆ２はゲート制御部５ｎに供給される。同様に、生成された各相の循環電流制御用の電圧指令値Ｖｃｃｒｅｆは、加算器５ｊにおいて、ゲインＫ倍された負側セル群６ｂ用の電圧指令値Ｖｎｒｅｆと相ごとに加算される。この結果、循環電流制御のための負側セル群６ｄ用の電圧指令値Ｖｎｒｅｆ２が生成され、生成された電圧指令値Ｖｎｒｅｆ２はゲート制御部５ｏに供給される。
【００５２】
ここで、循環電流制御用のセル群６ｃ，６ｄを構成する変換器セル１に図２（Ａ）に示すハーフブリッジ型を用いる場合には、加算器５ｉ，５ｊにおいて電圧指令値を加算している。なぜなら、ハーフブリッジタイプのセルは、零電圧または正の電圧しか出力できないので、循環電流の増減に応じて変換器セル１の出力電圧を増減させるためには、ある電圧値を基準にして出力電圧を増減させる必要があるからである。しかしながら、この基準となる電圧を一定値に固定すると、直流回路４とレグ回路８との間を流れる直流電流Ｉｄｃによってコンデンサ１ｅが充電し続けることになるので望ましくない。この問題を回避するために、セル群６ａ，６ｂ用の電圧指令値Ｖｐｒｅｆ，ＶｎｒｅｆのＫ倍を基準電圧として、循環電流制御用の電圧指令値Ｖｃｃｒｅｆに加算することによってセル群６ｃ，６ｄを制御するための電圧指令値Ｖｐｒｅｆ２，Ｖｎｒｅｆ２をそれぞれ生成している。これによって、セル群６ｃ，６ｄを構成する各変換器セル１のコンデンサ１ｅの電圧を一定値に保つことができる。
【００５３】
比例ゲインＫは、循環電流制御用の電圧指令値Ｖｃｃｒｅｆを与えたときに、変換器セル１の出力電圧が飽和しないような任意の値に設定される。なお、循環電流制御用のセル群６ｃ，６ｄを構成する変換器セル１に図２（Ｂ）に示すフルブリッジ型を用いている場合には、上記の基準電圧を０とすることができるので、比例ゲインＫを０に設定することができる。
【００５４】
［ゲート制御部の動作］
図５は、図４のゲート制御部の詳細な動作を示す機能ブロック図である。図５（Ａ）にはゲート制御部５ｋ，５ｍの機能ブロック図が示され、図５（Ｂ）にはゲート制御部５ｎ，５ｏの動作の機能ブロック図が示される。
（ゲート制御部５ｋ，５ｍの動作）
図４で説明したように、ゲート制御部５ｋは、指令値合成部５ｅで合成されたＵ相、Ｖ相、Ｗ相の電圧指令値Ｖｐｒｅｆｕ，Ｖｐｒｅｆｖ，Ｖｐｒｅｆｗに基づいて、各相の正側セル群６ａを構成するセル１のスイッチング素子に、対応するゲート信号Ｇｐｕ，Ｇｐｖ，Ｇｐｗを与える。ゲート制御部５ｍは、指令値合成部５ｆで合成されたＵ相、Ｖ相、Ｗ相の電圧指令値Ｖｎｒｅｆｕ，Ｖｎｒｅｆｖ，Ｖｎｒｅｆｗに基づいて、各相の負側セル群６ｂを構成するセル１のスイッチング素子に、対応するゲート信号Ｇｎｕ，Ｇｎｖ，Ｇｎｗを与える。
【００５５】
たとえば、図２（Ａ）に示すハーフブリッジセル１では、直流コンデンサ１ｅの電圧を出力する場合には、スイッチング素子１ａをオンし、スイッチング素子１ｂをオフする。零電圧を出力する場合には、逆に、スイッチング素子１ａをオフし、スイッチング素子１ｂをオンする。本実施の形態では、２値の電圧レベルを出力可能な変換器の制御方式としてパルス幅変調（ＰＷＭ：Pulse  Width  Modulation）方式が用いられる。パルス幅変調方式では、スイッチング素子に供給するゲート信号のパルス幅を制御することによって、時間平均的に、所望の電圧の直流成分または基本波交流成分を出力することができる。
【００５６】
図５（Ａ）を参照して、アーム電圧制御用のゲート制御部５ｋ，５ｍの各々は、比較器７０ａと、キャリア信号生成器７１ａとを備える。キャリア信号生成器７１ａは、たとえば、三角波のキャリア信号ＣＳを生成する。比較器７０ａは、電圧指令値ＶｐｒｅｆまたはＶｎｒｅｆ（総称する場合、電圧指令値Ｖｒｅｆと記載する）とキャリア信号ＣＳとを比較し、電圧指令値Ｖｒｅｆのほうがキャリア信号ＣＳよりも大きい場合にハイレベルとなり、電圧指令値Ｖｒｅｆがキャリア信号ＣＳ以下の場合にローレベルとなるような信号、すなわち、ゲート信号ＧｐまたはＧｎを生成する。
【００５７】
図６は、図５（Ａ）の場合の電圧指令値とキャリア信号の一例を示す模式的なタイミング図である。
【００５８】
図６では、各アーム回路の電圧制御用の変換器セル群６ａ，６ｂが６段の変換器セルによって構成されたときの、位相シフトＰＷＭ方式によるキャリア信号ＣＳａ〜ＣＳｆの例が示されている。位相シフトＰＷＭ方式とは、各変換器セルに出力されるＰＷＭ信号のタイミングをずらすことによって、合成された電圧の高調波成分を削減するものである。
【００５９】
さらに、図６では、図４の指令値合成部５ｅ，５ｆから出力される電圧指令値Ｖｒｅｆの例が示されている。電圧指令値Ｖｒｅｆの波形には、指令値合成部５ｅ，５ｆでの制御演算周期に応じた階段状のギザギザ形状が見られる。したがって、制御演算周期を短くするほど、より滑らかな正弦波の形状が得られる。
【００６０】
図５のキャリア信号生成器７１ａで生成されるキャリア信号ＣＳは、各変換器セルのコンデンサの電圧の変動を抑制するために、交流電力系統の基本周波数の非整数倍である必要がある。さらに、キャリア信号ＣＳの周波数は交流電力系統の基本周波数の３倍から４倍の間にするのが望ましい。キャリア信号ＣＳの周波数を交流電力系統の基本周波数の３倍以下にすると、制御の応答性が悪くなり、アームを構成する各変換器セルのコンデンサ電圧のバランスが崩れてしまう。一方、キャリア信号ＣＳの周波数を交流電力系統の基本周波数の４倍以上にすると、スイッチングによる損失が増加する。図６では、キャリア信号ＣＳの周波数は、電圧指令値Ｖｒｅｆの周波数の３．５倍に設定されている。
【００６１】
（ゲート制御部５ｎ，５ｏの動作）
ゲート制御部５ｎは、加算器５ｉから出力されたＵ相、Ｖ相、Ｗ相の電圧指令値Ｖｐｒｅｆ２ｕ，Ｖｐｒｅｆ２ｖ，Ｖｐｒｅｆ２ｗに基づいて、対応する相の正側セル群６ｃを構成するセル１のスイッチング素子に、対応するゲート信号Ｇｐ２ｕ，Ｇｐ２ｖ，Ｇｐ２ｗを与える。ゲート制御部５ｏは、加算器５ｊから出力されたＵ相、Ｖ相、Ｗ相の電圧指令値Ｖｎｒｅｆ２ｕ，Ｖｎｒｅｆ２ｖ，Ｖｎｒｅｆ２ｗに基づいて、各相の負側セル群６ｄを構成するセル１のスイッチング素子に、対応するゲート信号Ｇｎ２ｕ，Ｇｎ２ｖ，Ｇｎ２ｗを与える。ゲート制御部５ｎ，５ｏは、ゲート制御部５ｋ，５ｍと同様にパルス幅変調方式によって動作する。
【００６２】
具体的に図５（Ｂ）を参照して、循環電流制御用のゲート制御部５ｎ，５ｏの各々は、比較器７０ｂと、キャリア信号生成器７１ｂとを備える。キャリア信号生成器７１ｂは、たとえば、三角波のキャリア信号ＣＳ２を生成する。比較器７０ｂは、電圧指令値Ｖｐｒｅｆ２またはＶｎｒｅｆ２（総称する場合、電圧指令値Ｖｒｅｆ２と記載する）とキャリア信号ＣＳ２とを比較し、電圧指令値Ｖｒｅｆ２のほうがキャリア信号ＣＳ２よりも大きい場合にハイレベルとなり、電圧指令値Ｖｒｅｆ２がキャリア信号ＣＳ２以下の場合にローレベルとなるような信号、すなわち、ゲート信号Ｇｐ２またはＧｎ２を生成する。
【００６３】
図７は、図５（Ａ）の場合の電圧指令値およびキャリア信号の一例と図５（Ｂ）の場合のキャリア信号の一例とを示す模式的なタイミング図である。
【００６４】
前述のように、アーム電圧制御用のＰＷＭ信号のパルス数には制限があるが、循環電流制御用のＰＷＭ信号のパルス数に対しては同様の制限を課さなくてもよい。特に、循環電流の制御機能は、定常時の電力変換器内の各相のアーム電圧およびアーム電流のバランスのために使用されるものであるので、制御指令値を高速に切り替えることにより制御安定性が高くなる。たとえば、交流系統事故が生じたために３相交流のバランスが急激に崩れた場合には、制御応答性が高いほど事故現象に追従できるので制御がより安定化する。
【００６５】
そこで、循環電流制御用のゲート制御部５ｎ，５ｏで用いられるキャリア信号ＣＳ２の周波数は、アーム電圧制御用のゲート制御部５ｋ，５ｍで用いられるキャリア信号ＣＳの周波数よりも高い値に設定される。
【００６６】
具体的に図７の場合、図７（Ａ）に示すキャリア信号ＣＳの周波数は、交流電力系統の基本周波数（電圧指令値Ｖｒｅｆの周波数に同じ）の３．５倍に設定される。図７（Ｂ）に示すキャリア信号ＣＳ２の周波数は、交流電力系統の基本周波数の１０．５倍に設定される。図７では、時刻ｔ０から時刻ｔ１までと、時刻ｔ１から時刻ｔ２までとが、それぞれ交流電力系統の１周期に相当する。この１周期の期間内に３．５個のキャリア信号ＣＳのパルスが含まれ、１０．５個のキャリア信号ＣＳ２のパルスが含まれる。
【００６７】
［効果］
上記のとおり、実施の形態１の電力変換装置では、三相交流の各相に対応するレグ回路８には、アーム電圧の制御に用いられるセル群６ａ，６ｂと、アーム電圧の制御以外の目的（たとえば、循環電流の制御）に用いられるセル群６ｃ，６ｄとが設けられる。そして、セル群６ｃ，６ｄを構成する各変換器セル１の制御用のＰＷＭ信号の周波数を、セル群６ａ，６ｂを構成する各変換器セル１の制御用のＰＷＭ信号の周波数よりも高い値に設定する。これによって、セル群６ｃ，６ｄを構成する変換器セル１の個数を少なくした場合でも、循環電流などの制御性を高めることができる。
【００６８】
なお、セル群６ａ，６ｂを構成する変換器セル１については、出力すべき直流電圧または交流電圧の大きさに応じて、各変換器セル１の印加電圧が定格を超えないように必要数の変換器セルと予備の変換器セルとが設けられる。
【００６９】
［変形例］
図４では、ゲート制御部５ｋ，５ｍ，５ｎ，５ｏが、制御装置５に設けられる場合について説明した。これに対して、ゲート制御部５ｋ，５ｍ，５ｎ，５ｏを、対応するセル群６ａ，６ｂ，６ｃ，６ｄを構成する各変換器セル１の内部に設けてもよい。この場合、図４の電圧指令値生成部５ｚは、電圧指令値Ｖｐｒｅｆ，Ｖｎｒｅｆを、対応するセル群６ａ，６ｂを構成する各変換器セル１に送信し、電圧指令値Ｖｐｒｅｆ２，Ｖｎｒｅｆ２を、対応するセル群６ｃ，６ｄを構成する各変換器セル１に送信する。この場合の変換器セル１の構成を次に説明する。
【００７０】
図８は、実施の形態１において図２（Ｂ）の変換器セルの変形例を示す回路図である。図２（Ａ）および図２（Ｃ）の変換器セルに対しても同様の変形を施すことができる。
【００７１】
図８の変換器セル１は、ゲート制御回路６０と通信回路６１とをさらに含む点で図２（Ｂ）の変換器セル１と異なる。通信回路６１は、図３で示した制御装置５の通信回路４４と通信を行うことにより、電圧指令値Ｖｐｒｅｆ，Ｖｎｒｅｆ，Ｖｐｒｅｆ２，Ｖｎｒｅｆ２のうちの対応する電圧指令値を受信する。
【００７２】
ゲート制御回路６０は、図４のゲート制御部５ｋ，５ｍ，５ｎ，５ｏのいずれかに対応する。ゲート制御回路６０は、通信回路６１を介して受信した電圧指令値に応じたゲート信号を出力する。具体的には、図５で説明したように電圧指令値とキャリア信号ＣＳまたはＣＳ２との比較に基づいてＰＷＭ信号を生成する。
【００７３】
上記変形例の構成の制御装置５および変換器セル１においても、前述の図４の構成の場合と同様の効果を奏する。
【００７４】
［変形例２］
各レグ回路８において、リアクトル７ａ，７ｂのうち、正側のリアクトル７ａのみを設けてもよいし、負側のリアクトル７ｂのみを設けてもよい。負側のリアクトル７ｂのみを設けた場合には、循環電流制御用の正側セル群６ｃが不要になり、さらに、それに関係するゲート制御部５ｎ、加算器５ｉ、およびゲイン回路５ｇも不要となるので、制御装置５の構成を簡素化できる利点がある。同様に、正側のリアクトル７ａのみを設けた場合には、循環電流制御用の負側セル群６ｄが不要になり、さらにそれに関係するゲート制御部５ｏ、加算器５ｊ、およびゲイン回路５ｈも不要になるので、制御装置５の構成を簡素化できる利点がある。
【００７５】
実施の形態２．
実施の形態２では、アーム電圧制御用の制御装置と、アーム電圧制御以外の目的（たとえば、循環電流の制御）用の制御装置とを分離した場合について説明する。
【００７６】
［電力変換装置の概略構成］
図９は、実施の形態２による電力変換装置の概略構成図である。図９の電力変換装置は、セル群６ａ，６ｂを制御するための制御装置５０と、セル群６ｃ，６ｄを制御するための制御装置５１とを含む点で、図１の電力変換装置と異なる。
【００７７】
制御装置５０および制御装置５１の各々は、たとえば、図３のハードウェア構成を有している。機能的には、制御装置５０と制御装置５１とによって図１の制御装置５の機能が分担されている。具体的に制御装置５０および制御装置５１は、それぞれ図１０および図１１の機能ブロック図で示される機能を有する。
【００７８】
図１０は、図９の制御装置５０の機能的構成を示すブロック図である。図１０を参照して、図９の制御装置５０は、図４の電流演算部５ａと、アーム電圧制御用の制御ユニット１２ａと、ゲート制御部５ｋ，５ｍとを含む。
【００７９】
電流演算部５ａは、各相のアーム電流Ｉｐ，Ｉｎに基づいて、交流電流値Ｉａｃおよび直流電流値Ｉｄｃを算出する。
【００８０】
制御ユニット１２ａは、図４の交流制御部５ｃと、直流制御部５ｄと、指令値合成部５ｅ，５ｆとを含む。制御ユニット１２ａは、図１の交流電圧検出器１０によって検出された各相の交流電圧値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗと、直流電圧検出器１１ａ，１１ｂによって検出された直流電圧値Ｖｄｃｐ，Ｖｄｃｎと、電流演算部５ａによって算出された交流電流値Ｉａｃおよび直流電流値Ｉｄｃとに基づいて、電圧指令値Ｖｐｒｅｆ，Ｖｎｒｅｆを生成する。
【００８１】
図１１は、図９の制御装置５１の機能的構成を示すブロック図である。図１１を参照して、図９の制御装置５１は、図４の電流演算部５ａと、循環電流制御用の制御ユニット１２ｂと、ゲート制御部５ｎ，５ｏとを含む。
【００８２】
電流演算部５ａは、各相のアーム電流Ｉｐ，Ｉｎに基づいて、循環電流値Ｉｃｃを算出する。
【００８３】
制御ユニット１２ｂは、図４の循環電流制御部５ｂと、ゲイン回路５ｇ，５ｈと、加算器５ｉ，５ｊとを含む。なお、セル群６ｃ，６ｄの各変換器セルを図２（Ｂ）のフルブリッジ型の変換器セルによって構成する場合には、ゲイン回路５ｇ，５ｈおよび加算器５ｉ，５ｊは不要である。制御ユニット１２ｂは、電流演算部５ａによって算出された循環電流値Ｉｃｃに基づいて、電圧指令値Ｖｐｒｅｆ２，Ｖｎｒｅｆ２を生成する。
【００８４】
図９の電力変換装置のその他の構成は、図１の場合と同様であるので同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【００８５】
［実施の形態２の制御装置の動作とその効果］
図１２は、図９の制御装置５０，５１を構成するＣＰＵの演算処理内容を示す模式的なタイミング図である。図１２（Ａ）は、制御装置５０の演算処理内容を示す模式的なタイミング図であり、図１２（Ｃ）は、制御装置５１の演算処理内を示す模式的なタイミング図である。図１２（Ｂ）は、制御装置５１の演算処理内容を制御装置５０で行った場合のタイミング図である。
【００８６】
図１２（Ａ）を参照して、制御装置５０は、入力信号をアプリケーション演算用に変換する処理７５ａ（以下、入力処理７５ａと称する）を行った後、アプリケーション演算７６ａ（アプリ演算７６ａと略記する）を行う。
【００８７】
アプリケーション演算７６ａにおいて、制御装置５０は、各相のアーム電流値Ｉｐ，Ｉｎに基づいて交流電流値Ｉａｃおよび直流電流値Ｉｄｃを算出する。さらに、制御装置５０は、各相の交流電圧値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗと、直流電圧検出器１１ａ，１１ｂによって検出された直流電圧値Ｖｄｃｐ，Ｖｄｃｎと、算出した交流電流値Ｉａｃおよび直流電流値Ｉｄｃとに基づいて、電圧指令値Ｖｐｒｅｆ，Ｖｎｒｅｆを生成する。さらに、制御装置５０は、電圧指令値Ｖｐｒｅｆ，Ｖｎｒｅｆに基づいて各相のゲート信号Ｇｐ，Ｇｎを生成する。
【００８８】
その後、制御装置５０は、生成した各相のゲート信号Ｇｐ，Ｇｎを出力信号用に変換する処理（以下、出力処理７７ａと称する）を行う。これらの入力処理７５ａ、アプリケーション演算７６ｂ、および出力処理７７ａの処理時間が、演算処理周期Ｔ１に対応する。以降、これらの演算が繰り返される。
【００８９】
図１２（Ｂ）を参照して、制御装置５１の処理内容を制御装置５０で実行した場合（図１の制御装置５の動作と同じ）には、同一の演算処理周期Ｔ１において、入力処理７５ｂ、アプリケーション演算７６ｂ、および出力処理７７ｂが実行される。入力処理７５ｂおよび出力処理７７ｂは、それぞれ入力処理７５ａおよび出力処理７７ａと同様の処理である。
【００９０】
アプリケーション演算７６ｂでは、制御装置５１は、各相のアーム電流値Ｉｐ，Ｉｎに基づいて循環電流値Ｉｃｃを算出する。さらに、制御装置５１は、算出した循環電流値Ｉｃｃに基づいて、電圧指令値Ｖｐｒｅｆ２，Ｖｎｒｅｆ２を生成する。さらに、制御装置５１は、電圧指令値Ｖｐｒｅｆ２，Ｖｎｒｅｆ２に基づいて各相のゲート信号Ｇｐ２，Ｇｎ２を生成する。このようにアプリケーション演算７６ｂの演算内容はアプリケーション演算７６ａの演算内容よりも簡単であるために、アプリケーション演算７６ｂの演算時間はアプリケーション演算７６ａの演算時間よりも短い。
【００９１】
図１２（Ｃ）を参照して、制御装置５０と別個にアプリケーション演算７６ｂ専用の制御装置５１を設けるようにすれば、演算処理周期Ｔ２を演算処理周期Ｔ１より短くすることができる。この結果、電圧指令値Ｖｐｒｅｆ２，Ｖｎｒｅｆ２の更新周期が短くなるので、循環電流などの制御安定性を向上させることができる。
【００９２】
さらに、制御装置５１を構成するＣＰＵを制御装置５１のＣＰＵに比べてより演算能力の高いものに変更してもよい。また、ＣＰＵに代えてＦＰＧＡなどのプログラマブルロジックデバイス（ＰＬＤ：Programmable  Logic  Device）を制御装置５１に用いてもよい。プログラマブルロジックデバイスを用いることによって制御装置５１の演算能力を高めることができる。したがって、セル群６ｃ，６ｄを構成する変換器セル１の個数を少なくした場合でも、循環電流などの制御性を高めることができる。
【００９３】
さらに、実施の形態１で説明したように、セル群６ｃ，６ｄを制御するためのゲート信号Ｇｐ２，Ｇｎ２の周波数を、セル群６ａ，６ｂを制御するためのゲート信号Ｇｐ，Ｇｎの周波数よりも高めるようにすれば、循環電流の制御性をより高めることができる。
【００９４】
［変形例１］
図１の制御装置５内に複数のＣＰＵを設け、図１０の制御装置５０の機能を少なくとも１つの第１のＣＰＵによって実行し、図１１の制御装置５１の機能を第１のＣＰＵとは別の少なくとも１つの第２のＣＰＵによって実行するようにしてもよい。さらに、第２のＣＰＵに代えてＰＬＤを用いるようにしてもよい。このように同一の制御装置内で別個のハードウェア構成にすることによっても、上記の実施の形態２と同様の作用効果を奏する。
【００９５】
［変形例２］
図８で説明したように、ゲート制御部５ｋ，５ｍ，５ｎ，５ｏは、対応するセル群６ａ，６ｂ，６ｃ，６ｄを構成する各変換器セル１の内部に設けられていてもよい。この場合、図９の制御装置５０は、電圧指令値Ｖｐｒｅｆ，Ｖｎｒｅｆを、対応するセル群６ａ，６ｂ，６ｃ，６ｄを構成する各変換器セル１に送信する。制御装置５１は、Ｖｐｒｅｆ２，Ｖｎｒｅｆ２を、対応するセル群６ｃ，６ｄを構成する各変換器セル１に送信する。この場合の変換器セル１の構成は図８で説明したものと同様である。
【００９６】
実施の形態３．
実施の形態３では、図１の電力変換装置のセル群６ｃ，６ｄを構成する変換器セルとしてフルブリッジ型のものを用い、循環電流制御とコンデンサ電圧の制御を行う場合について説明する。以下では、電力変換装置の全体構成は図１で説明したものと同様であるとして説明する。
【００９７】
［セル群６ｃ，６ｄを構成するセル１の構成］
図１３は、図１の上アーム１３の他方のセル群６ｃおよび下アーム１４の他方のセル群６ｄをそれぞれ構成する変換器セル１の構成を示す回路図である。変換器セル１は、自セルに設けられた直流コンデンサ１ｅの電圧（セルコンデンサ電圧Ｖｃｃｅｌｌ）を検出し、検出値を制御装置５に送信するように構成される。
【００９８】
具体的に、図１３の変換器セル１は、図２（Ｂ）のフルブリッジ構成の変換器セル１に基づくものであり、直流コンデンサ１ｅと並列に直流電圧検出器１ｊをさらに含む点で、図２（Ｂ）の変換器セル１と異なる。直流電圧検出器１ｊは、直流コンデンサ１ｅの電圧Ｖｃｃｅｌｌを検出し、検出したセルコンデンサ電圧Ｖｃｃｅｌｌを制御装置５に出力する。図１４で説明するように、図１３のセル１において、スイッチング素子１ａ，１ｂは、循環電流の制御に用いられ、直流コンデンサ１ｅの電圧の維持制御には用いられない。逆に、スイッチング素子１ｇ，１ｆは、直流コンデンサ１ｅの電圧の制御に用いられ、循環電流の制御には用いられない。
【００９９】
［制御装置の構成と概略動作］
図１４は、図１の制御装置５の構成図である。図１４に示す制御装置５は、専用回路によって構成してもよいし、その一部または全部をＦＰＧＡ（Field  Programmable  Gate  Array）および／またはマイクロプロセッサによって構成してもよい。以下、図１および図１４を参照して、制御装置５の構成と各要素の概略動作について説明する。
【０１００】
制御装置５は、電圧指令値生成部５ｚと、ゲート制御部５ｋ，５ｍ，５ｎ，５ｏ，５ｖ，５ｗとを含む。ゲート制御部５ｋ，５ｍは、各相のレグ回路８の正側セル群６ａおよび負側セル群６ｂにそれぞれ対応している。ゲート制御部５ｋは、レグ回路８ａ，８ｂ，８ｃの正側セル群６ａを構成する各スイッチング素子を制御するためのゲート信号Ｇｐｕ，Ｇｐｖ，Ｇｐｗをそれぞれ生成する。ゲート制御部５ｍは、レグ回路８ａ，８ｂ，８ｃの負側セル群６ｂを構成する各スイッチング素子を制御するためのゲート信号Ｇｎｕ，Ｇｎｖ，Ｇｎｗをそれぞれ生成する。
【０１０１】
一方、各相のレグ回路８の循環電流制御用の正側セル群６ｃは、２つのゲート制御部５ｎ，５ｖに対応し、各相のレグ回路８の循環電流制御用の負側セル群６ｄは、２つのゲート制御部５ｏ，５ｗに対応している。具体的に、ゲート制御部５ｎは、レグ回路８ａ，８ｂ，８ｃの正側セル群６ｃの各セル１に設けられたスイッチング素子１ａ，１ｂを制御するためのゲート信号Ｇｐ２ｕ，Ｇｐ２ｖ，Ｇｐ２ｗをそれぞれ生成する。ゲート制御部５ｏは、レグ回路８ａ，８ｂ，８ｃの負側セル群６ｄの各セル１に設けられたスイッチング素子１ａ，１ｂを制御するためのゲート信号Ｇｎ２ｕ，Ｇｎ２ｖ，Ｇｎ２ｗをそれぞれ生成する。ゲート制御部５ｖは、レグ回路８ａ，８ｂ，８ｃの正側セル群６ｃの各セル１に設けられたスイッチング素子１ｇ，１ｆを制御するためのゲート信号Ｇｐ３ｕ，Ｇｐ３ｖ，Ｇｐ３ｗをそれぞれ生成する。ゲート制御部５ｗは、レグ回路８ａ，８ｂ，８ｃの負側セル群６ｄの各セル１に設けられたスイッチング素子１ｇ，１ｆを制御するためのゲート信号Ｇｎ３ｕ，Ｇｎ３ｖ，Ｇｎ３ｗをそれぞれ生成する。
【０１０２】
電圧指令値生成部５ｚは、ゲート制御部５ｋ，５ｍ，５ｎ，５ｏ，５ｖ，５ｗに電圧指令値をそれぞれ供給する。具体的に、電圧指令値生成部５ｚは、電流演算部５ａと、循環電流制御部５ｂと、交流制御部５ｃと、直流制御部５ｄと、指令値合成部５ｅ，５ｆと、電圧演算部５ｐと、コンデンサ電圧制御部５ｑ，５ｒと、加算器５ｉ，５ｔ，５ｕと、ゲイン回路５ｓとを含む。
【０１０３】
電流演算部５ａは、各相のレグ回路８の正側アーム１３に設けられた電流検出器９ａで検出された正側アーム電流Ｉｐｕ，Ｉｐｖ，Ｉｐｗと、各相のレグ回路８の負側アーム１４に設けられた電流検出器９ｂで検出された負側アーム電流Ｉｎｕ，Ｉｎｖ，Ｉｎｗとを取り込む。電流演算部５ａは、取り込んだアーム電流から、交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗと、直流電流値Ｉｄｃと、循環電流値Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗとを演算する。電流演算部５ａは、算出した交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗを交流制御部５ｃに出力し、算出した直流電流値Ｉｄｃを直流制御部５ｄに出力し、算出した循環電流値Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗを循環電流制御部５ｂに出力する。電流演算部５ａは、さらに、算出した交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗをゲイン回路５ｓによって−１倍したものをコンデンサ電圧制御部５ｑに出力するとともに、算出した交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗをコンデンサ電圧制御部５ｒに出力する。
【０１０４】
ここで、Ｕ相の交流電流Ｉａｃｕ、Ｖ相の交流電流Ｉａｃｖ、およびＷ相の交流電流Ｉａｃｗ（総称する場合、交流電流Ｉａｃと記載する）は、各レグ回路８の交流端子Ｎｕ，Ｎｖ，Ｎｗから変圧器３の方向に流れる電流を正として定義される。直流電流Ｉｄｃは、直流回路４から正側直流端子Ｎｐに向かう方向、および負側直流端子Ｎｎから直流回路４に向かう方向を正として定義される。レグ回路８ａ，８ｂ，８ｃをそれぞれ流れる循環電流Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗ（総称する場合、循環電流Ｉｃｃと記載する）は、正側直流端子Ｎｐから負側直流端子Ｎｎに向かう方向を正として定義される。
【０１０５】
交流制御部５ｃには、さらに、交流電圧検出器１０で検出されたＵ相、Ｖ相、およびＷ相の交流電圧値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗ（総称する場合、交流電圧値Ｖａｃと記載）が入力される。交流制御部５ｃは、入力された交流電流値Ｉａｃと交流電圧値Ｖａｃとに基づいて、Ｕ相、Ｖ相、Ｗ相の交流電圧指令値Ｖａｃｒｅｆｕ，Ｖａｃｒｅｆｖ，Ｖａｃｒｅｆｗ（総称する場合、交流電圧指令値Ｖａｃｒｅｆと記載する）を生成する。
【０１０６】
直流制御部５ｄには、さらに、直流電圧検出器１１ａ，１１ｂで検出された直流電圧値Ｖｄｃｐ，Ｖｄｃｎが入力される。直流制御部５ｄは、入力された直流電圧値Ｖｄｃｐ，Ｖｄｃｎおよび直流電流値Ｉｄｃに基づいて、直流電圧指令値Ｖｄｃｒｅｆを生成する。
【０１０７】
指令値合成部５ｅは、Ｕ相の交流電圧指令値Ｖａｃｒｅｆｕと直流電圧指令値Ｖｄｃｒｅｆとを合成することによってＵ相の正側セル群６ａ用の電圧指令値Ｖｐｒｅｆｕを生成する。同様に、指令値合成部５ｅは、Ｖ相の交流電圧指令値Ｖａｃｒｅｆｖと直流電圧指令値Ｖｄｃｒｅｆとを合成することによって、Ｖ相の正側セル群６ａ用の電圧指令値Ｖｐｒｅｆｖを生成する。さらに、指令値合成部５ｅは、Ｗ相の交流電圧指令値Ｖａｃｒｅｆｗと直流電圧指令値Ｖｄｃｒｅｆとを合成することによって、Ｗ相の正側セル群６ａ用の電圧指令値Ｖｐｒｅｆｗを生成する。生成された電圧指令値Ｖｐｒｅｆｕ，Ｖｐｒｅｆｖ，Ｖｐｒｅｆｗ（総称する場合または不特定のものを示す場合、電圧指令値Ｖｐｒｅｆと記載する）は、ゲート制御部５ｋに入力される。
【０１０８】
指令値合成部５ｆは、Ｕ相の交流電圧指令値Ｖａｃｒｅｆｕと直流電圧指令値Ｖｄｃｒｅｆとを合成することによってＵ相の負側セル群６ｂ用の電圧指令値Ｖｎｒｅｆｕを生成する。同様に、指令値合成部５ｆは、Ｖ相交流電圧指令値Ｖａｃｒｅｆｖと直流電圧指令値Ｖｄｃｒｅｆとを合成することによって、Ｖ相の負側セル群６ｂ用の電圧指令値Ｖｎｒｅｆｖを生成する。さらに、指令値合成部５ｆは、Ｗ相の交流電圧指令値Ｖａｃｒｅｆｗと直流電圧指令値Ｖｄｃｒｅｆとを合成することによって、Ｗ相の負側セル群６ｂ用の電圧指令値Ｖｎｒｅｆｗを生成する。生成された電圧指令値Ｖｎｒｅｆｕ，Ｖｎｒｅｆｖ，Ｖｎｒｅｆｗ（総称する場合または不特定のものを示す場合、電圧指令値Ｖｎｒｅｆと記載する）は、ゲート制御部５ｍに入力される。
【０１０９】
循環電流制御部５ｂは、循環電流値Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗにそれぞれ基づいて各相の循環電流を制御するための電圧指令値Ｖｃｃｒｅｆｕ，Ｖｃｃｒｅｆｖ，Ｖｃｃｒｅｆｗ（総称する場合または不特定のものを示す場合、電圧指令値Ｖｃｃｒｅｆと記載する）を生成する。生成された各相の循環電流制御用の電圧指令値Ｖｃｃｒｅｆは、加算器５ｉにおいてバイアス値Ｖｂｉａｓ１が加算された後に、ゲート制御部５ｎ，５ｏに入力される。
【０１１０】
電圧演算部５ｐは、図１に示す各相のレグ回路８ａ，８ｂ，８ｃのセル群６ｃ，６ｄに設けられた各セル１からセルコンデンサ電圧Ｖｃｃｅｌｌの情報を受信する。電圧演算部５ｐは、受信したセルコンデンサ電圧Ｖｃｃｅｌｌの情報に基づいて、Ｕ相、Ｖ相、Ｗ相の各相ごとに、正側セル群６ｃの複数のセルコンデンサ電圧の代表値Ｖｃｐ（Ｕ相：Ｖｃｐｕ、Ｖ相：Ｖｃｐｖ、Ｗ相：Ｖｃｐｗ）を算出するとともに、負側セル群６ｄの複数のセルコンデンサ電圧の代表値Ｖｃｎ（Ｕ相：Ｖｃｎｕ、Ｖ相：Ｖｃｎｖ、Ｗ相：Ｖｃｎｗ）を算出する。ここで、代表値の演算は、各セル群のセルコンデンサ電圧Ｖｃｃｅｌｌの平均値、中央値、最大値、または最小値等を適宜適用することができる。電圧演算部５ｐは、各正側セル群６ｃのセルコンデンサ電圧の代表値Ｖｃｐｕ，Ｖｃｐｖ，Ｖｃｐｗをコンデンサ電圧制御部５ｑに出力し、各負側セル群６ｄのセルコンデンサ電圧の代表値Ｖｃｎｕ，Ｖｃｎｖ，Ｖｃｎｗをコンデンサ電圧制御部５ｒに出力する。
【０１１１】
コンデンサ電圧制御部５ｑは、電圧演算部５ｐから正側セル群６ｃのセルコンデンサ電圧値Ｖｃｐｕ，Ｖｃｐｖ，Ｖｃｐｗの情報を受けるとともに、電流演算部５ａから逆位相の（すなわち、−１倍した）交流電流値（−Ｉａｃｕ，−Ｉａｃｖ，−Ｉａｃｗ）の情報を受ける。コンデンサ電圧制御部５ｑは、受信したこれらの情報に基づいて、正側セル群６ｃの各セル１のコンデンサ電圧を制御するための電圧指令値Ｖｃｐｒｅｆ（Ｕ相用：Ｖｃｐｒｅｆｕ、Ｖ相用：Ｖｃｐｒｅｆｖ、Ｗ相用：Ｖｃｐｒｅｆｗ）を生成する。生成された電圧Ｖｃｐｒｅｆは、加算器５ｔにおいてバイアス値Ｖｂｉａｓ２が加算された後にゲート制御部５ｖに入力される。
【０１１２】
コンデンサ電圧制御部５ｒは、電圧演算部５ｐから負側セル群６ｄのセルコンデンサ電圧値Ｖｃｎｕ，Ｖｃｎｖ，Ｖｃｎｗの情報を受けるとともに、電流演算部５ａから交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗの情報を受ける。コンデンサ電圧制御部５ｒは、受信したこれらの情報に基づいて、負側セル群６ｄの各セル１のコンデンサ電圧を制御するための電圧指令値Ｖｃｎｒｅｆ（Ｕ相用：Ｖｃｎｒｅｆｕ、Ｖ相用：Ｖｃｎｒｅｆｖ、Ｗ相用：Ｖｃｎｒｅｆｗ）を生成する。生成された電圧Ｖｃｎｒｅｆは、加算器５ｕにおいてバイアス値Ｖｂｉａｓ２が加算された後にゲート制御部５ｗに入力される。
【０１１３】
［ゲート制御部の動作とその効果］
（ゲート制御部５ｋ，５ｍの動作）
ゲート制御部５ｋは、指令値合成部５ｅで合成されたＵ相、Ｖ相、Ｗ相の電圧指令値Ｖｐｒｅｆｕ，Ｖｐｒｅｆｖ，Ｖｐｒｅｆｗに基づいて、各相の正側セル群６ａを構成するセル１のスイッチング素子に、対応するゲート信号Ｇｐｕ，Ｇｐｖ，Ｇｐｗを与える。ゲート制御部５ｍは、指令値合成部５ｆで合成されたＵ相、Ｖ相、Ｗ相の電圧指令値Ｖｎｒｅｆｕ，Ｖｎｒｅｆｖ，Ｖｎｒｅｆｗに基づいて、各相の負側セル群６ｂを構成するセル１のスイッチング素子に、対応するゲート信号Ｇｎｕ，Ｇｎｖ，Ｇｎｗを与える。
【０１１４】
既に説明したように、図２（ａ）に示すハーフブリッジセル１では、直流コンデンサ１ｅの電圧を出力する場合にはスイッチング素子１ａをオンし、スイッチング素子１ｂをオフする。零電圧を出力する場合には、逆に、スイッチング素子１ａをオフし、スイッチング素子１ｂをオンする。本実施の形態では、２値の電圧レベルを出力可能な変換器の制御方式としてパルス幅変調（ＰＷＭ：Pulse  Width  Modulation）方式を用いる。
【０１１５】
（ゲート制御部５ｎ，５ｏの動作とその効果）
ゲート制御部５ｎ，５ｏは、電圧指令値Ｖｃｃｒｅｆとバイアス値Ｖｂｉａｓ１との加算結果に従って、セル群６ｃ，６ｄの各セル１に設けられたスイッチング素子１ａ、１ｂのスイッチングを制御するためのゲート信号を出力する。ゲート制御部５ｎ，５ｏは、ゲート制御部５ｋ，５ｍと同様にパルス幅変調方式によって動作させることができる。
【０１１６】
循環電流Ｉｃｃは、正および負の値を有する両極性の信号である。したがって、循環電流制御部５ｂが出力する電圧指令値Ｖｃｃｒｅｆも両極性の信号である。この場合、電圧指令値Ｖｃｃｒｅｆが０のときに、スイッチング素子１ａ，１ｂの通流率（デューティ）が５０％となるようにするのが望ましい。この動作を実現するために、加算器５ｉによってバイアス値Ｖｂｉａｓ１が電圧指令値Ｖｃｃｒｅｆに加算される。
【０１１７】
循環電流Ｉｃｃは、正側セル群６ｃと負側セル群６ｄとで同じ電流値となる。したがって、共通の電圧指令値Ｖｃｃｒｅｆがゲート制御部５ｎ，５ｏに与えられる。
【０１１８】
実施の形態１で説明したように、ゲート制御部５ｎ，５ｏで生成されるＰＷＭ信号の周波数を、ゲート制御部５ｋ，５ｍで生成されるＰＷＭ信号の周波数よりも高くすることによって、循環電流の制御性を高めることができる。
【０１１９】
（ゲート制御部５ｖ，５ｗの動作とその効果）
ゲート制御部５ｖは、電圧指令値Ｖｃｐｒｅｆとバイアス値Ｖｂｉａｓ２との加算結果に従って、セル群６ｃの各セル１に設けられたスイッチング素子１ｆ，１ｇのスイッチングを制御するためのゲート信号を出力する。ゲート制御部５ｖは、ゲート制御部５ｋ，５ｍと同様にパルス幅変調方式によって動作させることができる。
【０１２０】
同様に、ゲート制御部５ｗは、電圧指令値Ｖｃｎｒｅｆとバイアス値Ｖｂｉａｓ２との加算結果に従って、セル群６ｄの各セル１に設けられたスイッチング素子１ｆ，１ｇのスイッチングを制御するためのゲート信号を出力する。ゲート制御部５ｗは、ゲート制御部５ｋ，５ｍと同様にパルス幅変調方式によって動作させることができる。
【０１２１】
バイアス値Ｖｂｉａｓ２は、バイアス値Ｖｂｉａｓ１と同じ値に設定すると、図１３に示すセル１のようなフルブリッジ構成では、循環電流が０の場合にスイッチング素子１ａ，１ｂ，１ｆ，１ｇの通流率が同じになる。この結果、入出力端子１ｐ，１ｎ間の出力電圧の時間平均値は零となり、電流が通流しても直流コンデンサ１ｅは充放電しない。循環電流制御部５ｂが出力する電圧指令値Ｖｃｃｒｅｆに従ってセル１が出力する電圧はリアクトル７ａ、７ｂに印加されるため、無効電力成分が主成分となる。したがって、バイアス値Ｖｂｉａｓ２に対応する平衡状態から充電または放電電力を、コンデンサ電圧制御部５ｑ，５ｒから出力される電圧指令値Ｖｃｐｒｅｆ，Ｖｃｎｒｅｆに従って調整することによって、直流コンデンサ１ｅの電圧を効率よく制御できる。
【０１２２】
ここで、ゲート制御部５ｖ，５ｗで生成されるＰＷＭ信号の周波数を、ゲート制御部５ｋ，５ｍで生成されるＰＷＭ信号の周波数よりも高くすることによって、コンデンサ電圧の制御性を高めることができる。なお、ゲート制御部５ｖ，５ｗで生成されるＰＷＭ信号を周波数は、ゲート制御部５ｎ，５ｏで生成されるＰＷＭ信号の周波数と同じあってもよいし、異なっていてもよい。
【０１２３】
［変形例１］
実施の形態２で説明したように、図１の制御装置５内に複数のＣＰＵを設け、電圧指令値Ｖｐｒｅｆ，Ｖｎｒｅｆに関わる演算を少なくとも１つ第１のＣＰＵで実行し、電圧指令値Ｖｃｃｒｅｆ，Ｖｃｐｒｅｆ，Ｖｃｎｒｅｆに関わる演算を少なくとも１つの第２のＣＰＵで実行するようにしてもよい。さらに、第２のＣＰＵの演算能力を第１のＣＰＵの演算能力よりも高くなるようにしてもよく、第２のＣＰＵに代えてＰＬＤを用いるようにしてもよい。
【０１２４】
［変形例２］
図１４では、ゲート制御部５ｋ，５ｍ，５ｎ，５ｏ，５ｖ，５ｗが、制御装置５に設けられる場合について説明したが、ゲート制御部５ｋ，５ｍ，５ｎ，５ｏ，５ｖ，５ｗは、対応するセル群６ａ，６ｂ，６ｃ，６ｄを構成する各変換器セル１の内部に設けられていてもよい。この場合、図１４の電圧指令値生成部５ｚは、電圧指令値Ｖｐｒｅｆ，Ｖｎｒｅｆを、対応するセル群６ａ，６ｂを構成する各変換器セル１に送信し、電圧指令値Ｖｃｃｒｅｆ，Ｖｃｐｒｅｆ，Ｖｃｎｒｅｆを、対応するセル群６ｃ，６ｄを構成する各変換器セル１に送信する。この場合の変換器セル１の構成を次に説明する。
【０１２５】
図１５は、実施の形態３において図１３の変換器セルの変形例を示す回路図である。図２（Ａ）および図２（Ｃ）の変換器セルに対しても同様の変形を施すことができる。図１５の変換器セル１は、ゲート制御回路６０と通信回路６１とをさらに含む点で図２（Ｂ）の変換器セル１と異なる。
【０１２６】
通信回路６１は、図３で示した制御装置５の通信回路４４と通信を行うことにより、電圧指令値Ｖｐｒｅｆ，Ｖｎｒｅｆ，Ｖｃｃｒｅｆ，Ｖｃｐｒｅｆ，Ｖｃｎｒｅｆのうちの対応する電圧指令値を受信する。さらに、通信回路６１は、直流電圧検出器１ｊによって検出された直流コンデンサ１ｅの電圧Ｖｃｃｅｌｌを制御装置５の通信回路４４に送信する。
【０１２７】
セル群６ａの場合、ゲート制御回路６０は図１４のゲート制御部５ｋに対応する。セル群６ｂの場合、ゲート制御回路６０は図１４のゲート制御部５ｍに対応する。セル群６ｃの場合、ゲート制御回路６０は図１４のゲート制御部５ｎ，５ｖに対応する。セル群６ｄの場合、ゲート制御回路６０は図１４のゲート制御部５ｏ，５ｗに対応する。ゲート制御回路６０は、通信回路６１を介して受信した電圧指令値に応じたゲート信号を出力する。具体的には、図５で説明したように電圧指令値とキャリア信号ＣＳまたはキャリア信号ＣＳ２との比較に基づいてＰＷＭ信号を生成する。
【０１２８】
上記変形例の構成の制御装置５および変換器セル１によっても、前述の図１４の場合と同様の効果を奏する。
【０１２９】
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１３０】
１  変換器セル、１ａ，１ｂ，１ｆ，１ｇ  スイッチング素子、１ｃ，１ｄ，１ｈ，１ｉ  ダイオード、１ｅ  直流コンデンサ、１ｊ，１１ａ，１１ｂ  直流電圧検出器、１ｎ，１ｐ  入出力端子、２  交流電力系統（交流回路）、３  連系変圧器、４  直流電力系統（直流回路）、５，５０，５１  制御装置、５ａ  電流演算部、５ｂ  循環電流制御部、５ｃ  交流制御部、５ｄ  直流制御部、５ｅ，５ｆ  指令値合成部、５ｋ，５ｍ，５ｎ，５ｏ，５ｖ，５ｗ  ゲート制御部、５ｐ  電圧演算部、５ｑ，５ｒ  コンデンサ電圧制御部、５ｚ  電圧指令値生成部、６ａ，６ｂ，６ｃ，６ｄ  セル群、８，８ａ，８ｂ，８ｃ  レグ回路、９ａ，９ｂ  アーム電流検出器、１０  交流電圧検出器、１２ａ，１２ｂ  制御ユニット、１３  正側アーム、１４  負側アーム、３６  ＣＰＵ、６０  ゲート制御回路、７０ａ，７０ｂ  比較器、７１，７１ａ，７１ｂ  キャリア信号生成器、ＣＳ，ＣＳ２  キャリア信号、Ｇｎ，Ｇｐ，Ｇｎ２，Ｇｐ２  ゲート信号、Ｉａｃ  交流電流、Ｉｃｃ  循環電流、Ｉｄｃ  直流電流、Ｉｎ，Ｉｐ  アーム電流値、Ｎｎ  負側直流端子、Ｎｐ  正側直流端子。
【図１】
2019138550.tif 000003
【図２】
2019138550.tif 000004
【図３】
2019138550.tif 000005
【図４】
2019138550.tif 000006
【図５】
2019138550.tif 000007
【図６】
2019138550.tif 000008
【図７】
2019138550.tif 000009
【図８】
2019138550.tif 000010
【図９】
2019138550.tif 000011
【図１０】
2019138550.tif 000012
【図１１】
2019138550.tif 000013
【図１２】
2019138550.tif 000014
【図１３】
2019138550.tif 000015
【図１４】
2019138550.tif 000016
【図１５】
2019138550.tif 000017
【国際調査報告】
2019138550.tif 000018
2019138550.tif 000019