(57)【要約】  ドリフト層（２）は第１の導電型を有している。ウェル領域（２０）は第２の導電型を有している。ウェルコンタクト領域（２５）はウェル領域（２０）の抵抗率よりも低い抵抗率を有している。ソースコンタクト領域（１２）は、ウェル領域（２０）によってドリフト層（２）から隔てられてウェル領域（２０）上に設けられており、第１の導電型を有している。ソース抵抗領域（１５）は、ウェル領域（２０）によってドリフト層（２）から隔てられてウェル領域（２０）上に設けられており、ソースコンタクト領域（１２）に隣接しており、第１の導電型を有しており、ソースコンタクト領域（１２）のシート抵抗に比して高いシート抵抗を有している。ソース電極（４０）は、ソースコンタクト領域（１２）とウェルコンタクト領域（２５）とソース抵抗領域（１５）とに接しており、チャネル（ＣＨ）へ少なくともソース抵抗領域（１５）を介してつながっている。
2019123601.tif 000002
【特許請求の範囲】
【請求項１】
チャネル（ＣＨ）を有する半導体装置（５０１、５０１Ｓ１、５０１Ｓ２、５０１Ｒ、５０１Ｗ、５０１Ｔ、５０２、５０３、５０３Ｄ、５０４、５０４Ｕ、５０５、５０５Ｓ、５０６、５０６Ｄ、５０６Ｄ１〜５０６Ｄ５）であって、
第１の主面（Ｍ１）と、前記第１の主面（Ｍ１）と反対の第２の主面（Ｍ２）とを有し、前記第２の主面（Ｍ２）に平行な面内方向を有する半導体基板（１ａ、１ｂ）と、
前記半導体基板（１ａ、１ｂ）の前記第１の主面（Ｍ１）上に設けられたドレイン電極（５０）と
前記半導体基板（１ａ、１ｂ）の前記第２の主面（Ｍ２）上に設けられ、第１の導電型を有するドリフト層（２）と、
前記ドリフト層（２）上に設けられ、前記第１の導電型と異なる第２の導電型を有し、前記半導体装置（５０１、５０１Ｓ１、５０１Ｓ２、５０１Ｒ、５０１Ｗ、５０１Ｔ、５０２、５０３、５０３Ｄ、５０４、５０４Ｕ、５０５、５０５Ｓ、５０６、５０６Ｄ、５０６Ｄ１〜５０６Ｄ５）の前記チャネル（ＣＨ）をなす部分を有するウェル領域（２０）と、
前記ウェル領域（２０）上に設けられ、前記第２の導電型を有し、前記ウェル領域（２０）の抵抗率よりも低い抵抗率を有するウェルコンタクト領域（２５）と、
前記ウェル領域（２０）によって前記ドリフト層（２）から隔てられて前記ウェル領域（２０）上に設けられ、前記第１の導電型を有するソースコンタクト領域（１２）と、
前記ウェル領域（２０）によって前記ドリフト層（２）から隔てられて前記ウェル領域（２０）上に設けられ、前記面内方向において前記ソースコンタクト領域（１２）に隣接し、前記第１の導電型を有し、前記ソースコンタクト領域（１２）のシート抵抗に比して高いシート抵抗を有するソース抵抗領域（１５）と、
前記ウェル領域（２０）の前記チャネル（ＣＨ）を覆うゲート絶縁膜（３０）と、
前記ゲート絶縁膜（３０）上に設けられたゲート電極（３５）と、
ソースコンタクト領域（１２）とウェルコンタクト領域（２５）とソース抵抗領域（１５）とに接し、前記チャネル（ＣＨ）へ少なくとも前記ソース抵抗領域（１５）を介してつながるソース電極（４０）と、
を備える、半導体装置（５０１、５０１Ｓ１、５０１Ｓ２、５０１Ｒ、５０１Ｗ、５０１Ｔ、５０２、５０３、５０３Ｄ、５０４、５０４Ｕ、５０５、５０５Ｓ、５０６、５０６Ｄ、５０６Ｄ１〜５０６Ｄ５）。
【請求項２】
前記半導体装置（５０１、５０１Ｓ１、５０１Ｓ２、５０１Ｒ、５０１Ｗ、５０１Ｔ、５０２、５０３、５０３Ｄ、５０４、５０４Ｕ、５０５、５０５Ｓ、５０６、５０６Ｄ、５０６Ｄ１〜５０６Ｄ５）は、前記ゲート絶縁膜（３０）を含む絶縁層（ＩＬ）を有しており、前記絶縁層（ＩＬ）には、前記ソース電極（４０）が埋め込まれたコンタクトホール（ＳＣ）が設けられており、前記コンタクトホール（ＳＣ）は、前記ソース抵抗領域（１５）を横切る外周を有している、請求項１に記載の半導体装置（５０１、５０１Ｓ１、５０１Ｓ２、５０１Ｒ、５０１Ｗ、５０１Ｔ、５０２、５０３、５０３Ｄ、５０４、５０４Ｕ、５０５、５０５Ｓ、５０６、５０６Ｄ、５０６Ｄ１〜５０６Ｄ５）。
【請求項３】
前記チャネル（ＣＨ）は前記面内方向に沿って延びていることを特徴とする、請求項１または２に記載の半導体装置（５０１、５０１Ｓ１、５０１Ｓ２、５０１Ｒ、５０１Ｗ、５０１Ｔ、５０２、５０３、５０３Ｄ）。
【請求項４】
前記ウェル領域（２０）を貫通して前記ドリフト層（２）に達する側壁を有するトレンチ（ＴＲ）が設けられており、前記チャネル（ＣＨ）は前記側壁上に配置されていることを特徴とする、請求項１または２に記載の半導体装置（５０４、５０４Ｕ、５０５、５０５Ｓ、５０６、５０６Ｄ、５０６Ｄ１〜５０６Ｄ５）。
【請求項５】
前記トレンチ（ＴＲ）の底部に設けられ、前記第２の導電型を有するトレンチ底部保護領域（２１）と、
前記トレンチ（ＴＲ）の前記側壁の一部に設けられ、前記トレンチ底部保護領域（２１）と前記ウェル領域（２０）とに接し、前記第２の導電型を有するトレンチ側壁保護領域（２２）と、
をさらに備える、請求項４に記載の半導体装置（５０６Ｄ、５０６Ｄ１〜５０６Ｄ５）。
【請求項６】
平面視において、前記トレンチ側壁保護領域（２２）の少なくとも一部は、前記ウェルコンタクト領域（２５）と隣接するかまたは重なるように配置されていることを特徴とする、請求項５に記載の半導体装置（５０６Ｄ、５０６Ｄ１〜５０６Ｄ５）。
【請求項７】
前記ソース抵抗領域（１５）に隣接し、前記ソースコンタクト領域（１２）から離れ、前記ウェル領域（２０）によって前記ドリフト層（２）から隔てられ、前記第１の導電型を有するソースエクステンション領域（１３）をさらに備え、前記ソース抵抗領域（１５）は前記ソースエクステンション領域（１３）を介して前記チャネル（ＣＨ）へつながっていることを特徴とする、請求項１から６のいずれか１項に記載の半導体装置（５０１、５０１Ｓ１、５０１Ｓ２、５０１Ｒ、５０１Ｗ、５０１Ｔ、５０２、５０４、５０４Ｕ）。
【請求項８】
前記ソース抵抗領域（１５）および前記ウェルコンタクト領域（２５）の各々は、面内方向において、前記ソースコンタクト領域（１２）と前記ソースエクステンション領域（１３）との間に配置されていることを特徴とする、請求項７に記載の半導体装置（５０１、５０１Ｓ１、５０１Ｓ２、５０１Ｒ、５０１Ｗ、５０１Ｔ、５０２、５０４、５０４Ｕ）。
【請求項９】
前記面内方向において前記ソース抵抗領域（１５）は前記ウェルコンタクト領域（２５）に隣接していることを特徴とする、請求項１から８のいずれか１項に記載の半導体装置（５０１、５０１Ｓ１、５０１Ｓ２、５０１Ｒ、５０１Ｗ、５０１Ｔ、５０２、５０３、５０３Ｄ、５０４、５０４Ｕ、５０５、５０５Ｓ、５０６、５０６Ｄ、５０６Ｄ１〜５０６Ｄ５）。
【請求項１０】
前記ソース抵抗領域（１５）は、前記ウェル領域（２０）上に配置された第１の部分（１５ｂ）と、前記第１の部分（１５ｂ）上に配置された第２の部分（１５）とを有しており、前記第１の部分（１５ｂ）の抵抗率は前記第２の部分（１５）の抵抗率よりも低いことを特徴とする、請求項１から９のいずれか１項に記載の半導体装置（５０２）。
【請求項１１】
前記ソース抵抗領域（１５）上に設けられ、前記ソース抵抗領域（１５）と前記ソース電極（４０）との間を隔て、前記第２の導電型を有する離間層（１５Ｒ）をさらに備える、請求項１から１０のいずれか１項に記載の半導体装置（５０１Ｒ）。
【請求項１２】
前記ウェルコンタクト領域（２５）は、前記ゲート絶縁膜（３０）のみを介して前記ゲート電極（３５）に接する部分を有しないように配置されていることを特徴とする、請求項１から１１のいずれか１項に記載の半導体装置（５０１、５０１Ｓ１、５０１Ｓ２、５０１Ｒ、５０１Ｗ、５０１Ｔ、５０２、５０３Ｄ、５０４、５０４Ｕ、５０５、５０５Ｓ、５０６、５０６Ｄ、５０６Ｄ１〜５０６Ｄ５）。
【請求項１３】
前記ソース電極（４０）と前記ソース抵抗領域（１５）との間のコンタクト抵抗は、前記ソース電極（４０）と前記ソースコンタクト領域（１２）との間のコンタクト抵抗より、１０倍以上大きいことを特徴とする、請求項１から１２のいずれか１項に記載の半導体装置（５０１、５０１Ｓ１、５０１Ｓ２、５０１Ｒ、５０１Ｗ、５０１Ｔ、５０２、５０３、５０３Ｄ、５０４、５０４Ｕ、５０５、５０５Ｓ、５０６、５０６Ｄ、５０６Ｄ１〜５０６Ｄ５）。
【請求項１４】
前記半導体装置（５０１Ｓ２、５０６Ｄ３〜５０６Ｄ５）は、ストライプ形状で配置された複数のユニットセル（ＵＣ）を有し、
前記ウェルコンタクト領域（２５）は、前記ストライプ形状が延びる方向に交差する方向において前記ソースコンタクト領域（１２）を介して互いに対向する部分を有し、前記対向する部分の中心は前記ストライプ形状が延びる方向においてずらされている、請求項１から１３のいずれか１項に記載の半導体装置（５０１Ｓ２、５０６Ｄ３〜５０６Ｄ５）。
【請求項１５】
前記半導体基板（１ａ、１ｂ）、前記ドリフト層（２）、および前記ウェル領域（２０）は、炭化珪素からなる、請求項１から１４のいずれか１項に記載の半導体装置（５０１、５０１Ｓ１、５０１Ｓ２、５０１Ｒ、５０１Ｗ、５０１Ｔ、５０２、５０３、５０３Ｄ、５０４、５０４Ｕ、５０５、５０５Ｓ、５０６、５０６Ｄ、５０６Ｄ１〜５０６Ｄ５）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ゲート電極およびゲート絶縁膜を有する半導体装置に関するものである。
【背景技術】
【０００２】
パワーエレクトロニクス分野で用いられる半導体装置には、金属／絶縁体／半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ（ＭＩＳＦＥＴ））、および絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ））などが挙げられる。ＭＩＳＦＥＴとしては、特に、金属／酸化物／半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ））が広く用いられている。これら半導体装置には、パワーエレクトロニクスへの応用の観点から、高い信頼性が求められている。信頼性において重要な指標のひとつとして、短絡耐量がある。これについて、以下に説明する。【０００３】
例えば、ＭＯＳＦＥＴを用いたインバータ回路が誘導性負荷または抵抗性負荷を動作させているときに、アーム短絡などの負荷短絡が生じると、オン状態にあるＭＯＳＦＥＴのドレイン電極へ、電源電圧にほぼ等しい高電圧が印加される。これにより、ＭＯＳＦＥＴには、定格電流の数倍から数十倍の、大きなドレイン電流が誘起される。このように大きな電流が流れ続けるとＭＯＳＦＥＴは破壊に至る。そこで、このような破壊からＭＯＳＦＥＴを保護する回路が設けられることがある。典型的には、過剰なドレイン電流（過電流）が検知されたときに、ゲート電極へオフ信号を送ることによって、ドレイン電流が遮断される。過電流が発生してからドレイン電流が遮断されるまでには、ある程度の時間を要する。よってＭＯＳＦＥＴには、この時間に渡って大電流に耐えることができるロバスト性、すなわち短絡耐量、が求められる。短絡耐量は、短絡が生じてから素子破壊に至るまでに要する時間でおおよそ定義される。短絡耐量が優れているということは、破壊までの時間が長いことを意味する。優れた短絡耐量を得るための検討が、例えば、以下のようになされてきている。【０００４】
特開２０１３−２３９５５４号公報（特許文献１）によれば、ＭＯＳＦＥＴのソース領域は、ソースパッドに接続するソースコンタクト領域と、ウェル領域のチャネル領域に隣接するソースエクステンション領域と、ソースエクステンション領域とソースコンタクト領域との間のソース抵抗領域とを含む。ソース抵抗領域にはイオン注入が施されていない。ソースコンタクト領域はオーミック電極を介してソースパッドに接続されている。オーミック電極は、ソースエクステンション領域とソースコンタクト領域とには接触していない。【０００５】
特開２０１５−２２８４９６号公報（特許文献２）によれば、ＭＯＳＦＥＴは、ドリフト層の表層部に形成された第２導電型のウェル領域と、ウェル領域内に形成され、第１導電型のソース領域とを有している。ソース領域は、幅の狭いソース狭窄部を有している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−２３９５５４号公報
【特許文献２】特開２０１５−２２８４９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特開２０１３−２３９５５４号公報の技術では、ソースコンタクト領域、ソースエクステンション領域およびソース抵抗領域によって構成されるソース領域の長さが大きくなる場合がある。このため、ＭＯＳＦＥＴのユニットセルのセルピッチが増大し、その結果、同一面積当たりで流すことができるオン電流が小さくなることで、オン抵抗が大きく増大する場合がある。また、ソース抵抗領域にイオン注入が施されないために、ソース抵抗領域が過度に高いシート抵抗を有する場合がある。その結果、ソース抵抗領域の長さのばらつきに起因してのオン抵抗のばらつきが大きくなり、量産性を考慮すると有効な解決策とはいえない場合がある。【０００８】
上記特開２０１５−２２８４９６号公報の技術では、ソース狭窄部の不純物濃度は、ソース領域における他の部分と同様である。このため、ソース狭窄部による抵抗を十分に確保するためには、ソース狭窄部を長く形成する必要がある。このため、ＭＯＳＦＥＴのユニットセルのセルピッチが増大し、その結果、同一面積当たりで流すことができるオン電流が小さくなることで、オン抵抗が大きく増大する場合がある。【０００９】
本発明は以上のような問題を解決するためになされたものであり、オン抵抗を低く維持しつつ、チャネル領域からソース電極までの電圧降下を大きくすることで短絡耐量を向上させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、チャネルを有するものである。半導体装置は、半導体基板と、ドレイン電極と、ドリフト層と、ウェル領域と、ウェルコンタクト領域と、ソースコンタクト領域と、ソース抵抗領域と、ゲート絶縁膜と、ゲート電極と、ソース電極とを含む。半導体基板は、第１の主面と、第１の主面と反対の第２の主面とを有しており、第２の主面に平行な面内方向を有している。ドレイン電極は半導体基板の第１の主面上に設けられている。ドリフト層は、半導体基板の第２の主面上に設けられており、第１の導電型を有している。ウェル領域は、ドリフト層上に設けられており、第１の導電型と異なる第２の導電型を有しており、半導体装置のチャネルをなす部分を有している。ウェルコンタクト領域は、ウェル領域上に設けられており、第２の導電型を有しており、ウェル領域の抵抗率よりも低い抵抗率を有している。ソースコンタクト領域は、ウェル領域によってドリフト層から隔てられてウェル領域上に設けられており、第１の導電型を有している。ソース抵抗領域は、ウェル領域によってドリフト層から隔てられてウェル領域上に設けられており、面内方向においてソースコンタクト領域に隣接しており、第１の導電型を有しており、ソースコンタクト領域のシート抵抗に比して高いシート抵抗を有している。ゲート絶縁膜はウェル領域のチャネルを覆っている。ゲート電極はゲート絶縁膜上に設けられている。ソース電極は、ソースコンタクト領域とウェルコンタクト領域とソース抵抗領域とに接しており、チャネルへ少なくともソース抵抗領域を介してつながっている。
【発明の効果】
【００１１】
本発明によれば、短絡耐量とオン抵抗との間のトレードオフを改善することができる。【００１２】
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係る半導体装置のユニットセルにおける半導体層の構成を概略的に示す上面図である。
【図２】本発明の実施の形態１に係る半導体装置の構成を、図１の線ＩＩ−ＩＩに沿う断面で概略的に示す断面図である。
【図３】本発明の実施の形態１に係る半導体装置の構成を、図１の線ＩＩＩ−ＩＩＩに沿う断面で概略的に示す断面図である。
【図４】図１の変形例を示す上面図である。
【図５】図４の変形例を示す上面図である。
【図６】図２の変形例を示す断面図である。
【図７】図２の変形例を示す断面図である。
【図８】図２の変形例を示す断面図である。
【図９】本発明の実施の形態１に係る半導体装置の製造方法の第１の工程を、図２に対応する視野で概略的に示す断面図である。
【図１０】本発明の実施の形態１に係る半導体装置の製造方法の第２の工程を、図２に対応する視野で概略的に示す断面図である。
【図１１】本発明の実施の形態１に係る半導体装置の製造方法の第３の工程を、図２に対応する視野で概略的に示す断面図である。
【図１２】本発明の実施の形態１に係る半導体装置の製造方法の第４の工程を、図３に対応する視野で概略的に示す断面図である。
【図１３】本発明の実施の形態１に係る半導体装置の製造方法の第５の工程を、図２に対応する視野で概略的に示す断面図である。
【図１４】本発明の実施の形態２に係る半導体装置の構成を、図２と同様の視野で概略的に示す断面図である。
【図１５】本発明の実施の形態３に係る半導体装置のユニットセルにおける半導体層の構成を概略的に示す上面図である。
【図１６】本発明の実施の形態３に係る半導体装置の構成を、図１５の線ＸＶＩ−ＸＶＩに沿う断面で概略的に示す断面図である。
【図１７】本発明の実施の形態３に係る半導体装置の構成を、図１５の線ＸＶＩＩ−ＸＶＩＩに沿う断面で概略的に示す断面図である。
【図１８】図１５の変形例を示す上面図である。
【図１９】本発明の実施の形態４に係る半導体装置のユニットセルにおける半導体層の構成を概略的に示す上面図である。
【図２０】本発明の実施の形態４に係る半導体装置の構成を、図１９の線ＸＸ−ＸＸに沿う断面で概略的に示す断面図である。
【図２１】本発明の実施の形態４に係る半導体装置の構成を、図１９の線ＸＸＩ−ＸＸＩに沿う断面で概略的に示す断面図である。
【図２２】本発明の実施の形態４の変形例に係る半導体装置のユニットセルにおける半導体層の構成を概略的に示す上面図である。
【図２３】本発明の実施の形態４の変形例に係る半導体装置の構成を、図２２の線ＸＸＩＩＩ−ＸＸＩＩＩに沿う断面で概略的に示す断面図である。
【図２４】本発明の実施の形態４の変形例に係る半導体装置の構成を、図２２の線ＸＸＩＶ−ＸＸＩＶに沿う断面で概略的に示す断面図である。
【図２５】本発明の実施の形態５に係る半導体装置のユニットセルにおける半導体層の構成を概略的に示す上面図である。
【図２６】本発明の実施の形態５に係る半導体装置の構成を、図２５の線ＸＸＶＩ−ＸＸＶＩに沿う断面で概略的に示す断面図である。
【図２７】本発明の実施の形態５に係る半導体装置の構成を、図２５の線ＸＸＶＩＩ−ＸＸＶＩＩに沿う断面で概略的に示す断面図である。
【図２８】図２５の変形例を示す上面図である。
【図２９】本発明の実施の形態６に係る半導体装置の構成を、図２６と同様の視野で概略的に示す断面図である。
【図３０】図２９の変形例を示す断面図である。
【図３１】本発明の実施の形態６の変形例に係る半導体装置のユニットセルにおける半導体層の構成を概略的に示す上面図である。
【図３２】本発明の実施の形態６の変形例に係る半導体装置のユニットセルにおける半導体層の構成を概略的に示す上面図である。
【図３３】本発明の実施の形態６の変形例に係る半導体装置のユニットセルにおける半導体層の構成を概略的に示す上面図である。
【図３４】本発明の実施の形態６の変形例に係る半導体装置のユニットセルにおける半導体層の構成を概略的に示す上面図である。
【図３５】本発明の実施の形態６の変形例に係る半導体装置のユニットセルにおける半導体層の構成を概略的に示す上面図である。
【発明を実施するための形態】
【００１４】
後述する本発明の実施の形態では、「第１の導電型」がｎ型であり、かつ「第２の導電型」がｐ型である場合について説明するが、「第１の導電型」がｐ型であり、かつ「第２の導電型」がｎ型であってもよい。また狭義の意味での「半導体装置」としてＭＯＳＦＥＴまたはＩＧＢＴのような半導体素子について詳述するが、広義の意味での「半導体装置」は、当該半導体素子に加えて他の構成を有してよい。この、広義の意味での「半導体装置」は、例えば、上記半導体素子としてのチップと、当該半導体素子に逆並列に接続されたフリーホイールダイオードと、当該半導体素子のゲート電極へ電圧を印加する制御回路とを有する半導体モジュール（具体的には、インバータモジュールなどのパワーモジュール）であってよい。半導体モジュール中のこれらの部材は、リードフレーム上に搭載されかつ封止されることによって、一体化されていてよい。
【００１５】
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しており、その説明は繰返さないことがある。
【００１６】
＜実施の形態１＞
（構成）
図１は、本実施の形態１に係るＭＯＳＦＥＴ５０１（半導体装置）のユニットセルＵＣにおける半導体層（図２および図３におけるエピタキシャル層７０）の構成を概略的に示す上面図である。なお、図１、および、後述する他の上面図において、図を見やすくするために、ウェルコンタクト領域２５にはドット模様が付されている。図２および図３のそれぞれは、ＭＯＳＦＥＴ５０１の構成を、図１の線ＩＩ−ＩＩおよび線ＩＩＩ−ＩＩＩに沿う断面で概略的に示す断面図である。ＭＯＳＦＥＴ５０１の能動領域には、マトリクス状に配置された複数のユニットセルＵＣが設けられており、図１は、そのうちのひとつを示している。図１においてはユニットセルＵＣが四角形の形状を有しているが、ユニットセルの形状は他の形状であってもよく、例えば六角形、八角形または円形でもよい。能動領域の外側には、終端領域（図示せず）が設けられている。
【００１７】
ＭＯＳＦＥＴ５０１は、半導体基板１ａと、ドレイン電極５０と、エピタキシャル層７０（半導体層）と、絶縁層ＩＬと、ゲート電極３５と、ソース電極４０とを含む。エピタキシャル層７０は、ドリフト層２と、ウェル領域２０と、ウェルコンタクト領域２５と、ソース領域ＳＲとを含む。ウェルコンタクト領域２５は、互いに離れた複数の部分（以下、「ウェルコンタクト部分」と称する）を含んでよく、図１においてはウェルコンタクト部分２５ａ〜２５ｄを含む。ソース領域ＳＲは、ソースコンタクト領域１２およびソース抵抗領域１５を含み、本実施の形態においてはさらにソースエクステンション領域１３を有している。ソース抵抗領域１５は、互いに離れた複数の部分（以下、「ソース抵抗部分」と称する）を含んでよく、図１においてはソース抵抗部分１５ａ〜１５ｄを含む。絶縁層ＩＬは、ゲート絶縁膜３０を含み、典型的にはさらに層間絶縁膜３２を有している。なお、能動領域の外側においてフィールド酸化膜（図示せず）が設けられてもよい。
【００１８】
半導体基板１ａは、下面Ｍ１（第１の主面）と、下面Ｍ１と反対の上面Ｍ２（第２の主面）とを有している。なお、上面Ｍ２に平行な方向を、本明細書において「面内方向」と称する。よって「面内方向」は、図１においてはその視野に平行な任意の方向であり、また、図２および図３においては、その縦方向に垂直な任意の方向である。半導体基板１ａはｎ型（第１の導電型）を有している。半導体基板１ａの上面Ｍ２上にはエピタキシャル層７０が設けられている。エピタキシャル層７０は、半導体基板１ａの上面Ｍ２上でのエピタキシャル成長によって形成され得る。エピタキシャル層は、上面Ｍ２に面する面と反対の表面ＴＳを有している。表面ＴＳは、上記面内方向とほぼ平行である。半導体基板１ａおよびエピタキシャル層７０によって、表面ＴＳを有するエピタキシャル基板が構成されている。
【００１９】
半導体基板１ａおよびエピタキシャル層７０のための半導体材料としては、ワイドバンドギャップ半導体が好ましく、本実施の形態および後述の他の実施の形態においては炭化珪素が用いられている。よってエピタキシャル層７０に含まれるドリフト層２およびウェル領域２０は、炭化珪素からなる。なお炭化珪素以外のワイドバンドギャップ半導体材料が用いられてもよく、例えば、窒化ガリウム、窒化アルミニューム、またはダイヤモンドが用いられてもよい。また、ワイドバンドギャップ半導体材料以外の半導体材料が用いられてもよく、例えば珪素が用いられてもよい。
【００２０】
ドレイン電極５０は、ドレインコンタクト電極５２と、電極層５１とを有している。ドレインコンタクト電極５２は、半導体基板１ａの下面Ｍ１上に設けられており、半導体基板１ａへオーミックに接続されている。電極層５１はドレインコンタクト電極５２上に設けられている。
【００２１】
ソース電極４０は、ソースコンタクト電極４２と、電極層４１とを有している。ソースコンタクト電極４２は半導体基板１ａの上面Ｍ２上にエピタキシャル層７０を介して設けられている。よってＭＯＳＦＥＴ５０１は、縦方向（厚み方向）に沿った電流経路を有する縦型半導体装置である。電極層４１は、ソースコンタクト電極４２に接しており、半導体基板１ａから離れていてよい。
【００２２】
ドリフト層２は、半導体基板１ａの上面Ｍ２上に設けられており、半導体基板１ａの導電型と同じｎ型を有している。ドリフト層２は、典型的には、半導体基板１ａ上でのエピタキシャル成長工程によって形成されたエピタキシャル層７０のうち、その後の工程において不純物が実質的に注入されなかった部分によって構成される。
【００２３】
ウェル領域２０はドリフト層２上に部分的に設けられている。言い換えれば、ウェル領域２０はエピタキシャル層７０の表層部の一部に設けられている。ウェル領域２０は、ｐ型（第１の導電型と異なる第２の導電型）を有している。
【００２４】
ソース領域ＳＲは、ウェル領域２０によってドリフト層２から隔てられてウェル領域２０上に設けられている。言い換えれば、ソース領域ＳＲはウェル領域２０の表層部に部分的に設けられている。ソース領域ＳＲはｎ型を有している。前述したように、ソース領域ＳＲは、ソースコンタクト領域１２およびソース抵抗領域１５を含み、本実施の形態においてはさらにソースエクステンション領域１３を有している。本実施の形態においては、ソース抵抗領域１５は、エピタキシャル層７０の表面ＴＳ上に配置されている。
【００２５】
ウェル領域２０は、チャネルＣＨをなす部分を有している。本実施の形態においては、ウェル領域２０の表層部のうちソース領域ＳＲとドリフト層２との間の部分がＭＯＳＦＥＴ５０１のチャネルＣＨをなしている。チャネルＣＨは、ソース領域ＳＲからドリフト層２への経路（本実施の形態においては電子の経路）であり、ＭＯＳＦＥＴ５０１がオン状態にある際に誘起される。具体的には、ウェル領域２０の表層部のうちソースエクステンション領域１３とドリフト層２との間の部分がチャネルＣＨをなしている。図２および図３に示されているように、チャネルＣＨは面内方向に沿って延びている。よってＭＯＳＦＥＴ５０１はプレーナ型である。
【００２６】
ドリフト層２の表層部であってウェル領域２０に隣接する部分は接合型電界効果トランジスタ（Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ（ＪＦＥＴ））領域と称され、図２および図３においてＪＦＥＴ領域１１として示されている。ＪＦＥＴ領域１１は、チャネルＣＨと半導体基板１ａとの間の電流経路を部分的に構成しており、ウェル領域２０によってその幅が狭窄されている。オン状態においてドレイン電極５０から半導体基板１ａを介してドリフト層２へ流れ込むドレイン電流（オン電流）は、ＪＦＥＴ領域１１、チャネルＣＨ、ソースエクステンション領域１３、ソース抵抗領域１５、ソースコンタクト領域１２、およびソースコンタクト電極４２を通って、ソース電極４０の電極層４１へ至る。
【００２７】
ウェルコンタクト領域２５はウェル領域２０上に設けられている。エピタキシャル層７０の表面ＴＳ上において、ウェルコンタクト領域２５はソースコンタクト領域１２の外側に配置されている。ウェルコンタクト領域２５は、ｐ型を有しており、ウェル領域２０の抵抗率よりも低い抵抗率を有している。
【００２８】
ソース抵抗領域１５およびウェルコンタクト領域２５の各々は、面内方向において、ソースコンタクト領域１２とソースエクステンション領域１３との間に配置されている。図１においては、ソース抵抗領域１５は、面内方向に含まれる、図中の横方向および縦方向において、ソースコンタクト領域１２とソースエクステンション領域１３との間に配置されている。またウェルコンタクト領域は、面内方向に含まれる、図中の斜め方向において、ソースコンタクト領域１２とソースエクステンション領域１３との間に配置されている。ソース抵抗領域１５は面内方向においてソースコンタクト領域１２に隣接している。またソース抵抗領域１５は面内方向においてウェルコンタクト領域２５に隣接している。ソース抵抗領域１５は、ソースコンタクト領域１２のシート抵抗に比して高いシート抵抗を有している。ソース抵抗領域１５の不純物濃度は、ソースコンタクト領域１２およびソースエクステンション領域１３の不純物濃度よりも低い。ソース抵抗領域１５には、そのシート抵抗を調整するために、後述するように、イオン注入が施されていてよい。
【００２９】
ソースエクステンション領域１３は、ソース抵抗領域１５に隣接しており、ソースコンタクト領域１２から離れている。ソースエクステンション領域１３はチャネルＣＨへつながっている。よって本実施の形態においては、ソースエクステンション領域１３を介してソース抵抗領域１５がチャネルＣＨへつながっている。ソースエクステンション領域１３は、図１に示すように、各ユニットセルＵＣにおいて、ソース領域ＳＲの最外周部であり、ソース抵抗領域１５およびウェルコンタクト領域２５の外側を囲んでいる。
【００３０】
なお、図１に示す例では、ソースコンタクト領域１２、ソースエクステンション領域１３、ソース抵抗領域１５の各々とウェルコンタクト領域２５が隣接するように配置されているが、ウェルコンタクト領域２５の配置はこのようなものに限定されない。
【００３１】
好ましくは、ソース抵抗領域１５において、ｎ型の不純物濃度分布、すなわちドナー濃度分布、は、ソースエクステンション領域１３からソースコンタクト領域１２に向かう方向において均一である。その場合、ソース抵抗領域１５によって実現されるソース抵抗の、設計値に対する制御性が増す。よって製造上のロバスト性が向上する。より好ましくは、この不純物濃度分布は、平面視（図１に示す上面図）において一様である。さらに好ましくは、この不純物濃度分布は、複数のユニットセルＵＣを含むＭＯＳＦＥＴ５０１の全体に渡って同程度である。その場合、短絡事故発生時に流れる過電流のアンバランスを抑制でき、ＭＯＳＦＥＴの短絡耐量のばらつきが減り、信頼性が高められる。
【００３２】
ソースコンタクト領域１２の不純物濃度とソースエクステンション領域１３の不純物濃度とは同程度であってよい。後述するように、ソースコンタクト領域１２およびソースエクステンション領域１３は同時に形成することができ、その場合、両者は同じ不純物濃度分布を有する。
【００３３】
ゲート絶縁膜３０は、エピタキシャル層７０の表面ＴＳ上に設けられており、ウェル領域２０のチャネルＣＨを覆っている。ゲート電極３５は、ゲート絶縁膜３０上に設けられており、ゲート絶縁膜３０を介してチャネルＣＨに面している。本実施の形態においては、ゲート電極３５は、ゲート絶縁膜３０を介して、ソースエクステンション領域１３、チャネルＣＨ、およびＪＦＥＴ領域１１上に延在しており、かつ、ソースコンタクト領域１２およびソース抵抗領域１５上には延在していない。よってソース領域ＳＲを構成するソースコンタクト領域１２、ソースエクステンション領域１３およびソース抵抗領域１５のうち、ソースエクステンション領域１３のみが、ゲート絶縁膜３０およびゲート電極３５と共にＭＯＳ構造を構成している。またウェルコンタクト領域２５は、ゲート絶縁膜３０のみを介してゲート電極３５に接する部分を有しないように配置されている。
【００３４】
層間絶縁膜３２はゲート電極３５を覆っている。ゲート絶縁膜３０および層間絶縁膜３２を含む絶縁層ＩＬには、ソース電極４０が埋め込まれたコンタクトホールＳＣ（ソースコンタクトホール）が設けられている。コンタクトホールＳＣにおいてソース電極４０のソースコンタクト電極４２は、ソースコンタクト領域１２とウェルコンタクト領域２５とソース抵抗領域１５とに接している。ソースコンタクト電極４２は、ソースエクステンション領域１３からは離れている。
【００３５】
ソースコンタクト電極４２は、十分に高い不純物濃度を有するソースコンタクト領域１２に接することによって、低いコンタクト抵抗でソースコンタクト領域１２へオーミックに接続されている。これによりソース電極４０は、ソースコンタクト領域１２に隣接するソース抵抗領域１５を介してチャネルＣＨへつながっており、本実施の形態においてはソース抵抗領域１５およびソースエクステンション領域１３を介してつながっている。
【００３６】
ソースコンタクト電極４２はまた、十分に高い不純物濃度を有するウェルコンタクト領域２５に接することによって、低いコンタクト抵抗でウェルコンタクト領域２５へオーミックに接続されている。よって、ソース電極４０は、ソースコンタクト領域１２と電気的に接続されているだけでなく、ウェル領域２０にも電気的に接続されている。電極層４１は、コンタクトホールＳＣにおいてソースコンタクト電極４２に接しており、かつ層間絶縁膜３２上に延びている。
【００３７】
ソース抵抗領域１５に有意な抵抗値を持たせるためには、ソース抵抗領域１５の不純物濃度が十分に小さいことが必要である。ソース抵抗領域１５の不純物濃度が、ある程度より小さくなると、ソース抵抗領域１５とソースコンタクト電極４２との間のコンタクト抵抗は非常に大きくなる。この場合、ソース抵抗領域１５とソースコンタクト電極４２との間は、実質的に、ソースコンタクト領域１２を介してのみ電気的に接続される。よって、ソース抵抗領域１５の一部がソースコンタクト電極４２に接しているにもかかわらず、ソースコンタクト領域１２とソースエクステンション領域１３との間のソース抵抗領域１５の全体が、ソース抵抗へ寄与することができる。これにより、コンタクト抵抗を抑えるためにソースコンタクト領域１２およびウェルコンタクト領域２５の各々とソースコンタクト電極４２とが接する面積を大きく確保し、かつ十分に大きなソース抵抗を確保しながら、ソース領域ＳＲの面積を抑えることができる。これにより、ユニットセルＵＣのピッチを縮小することができる。上記のように十分なソース抵抗が確保されることによって、短絡耐量が向上する。また、上記のようにユニットセルＵＣのピッチが縮小することによって、単位面積当たりのオン抵抗が抑えられる。よって、短絡耐量とオン抵抗との間のトレードオフを改善することができる。
【００３８】
ソース抵抗領域１５とソースコンタクト電極４２との界面において、ソースコンタクト領域１２とソースコンタクト電極４２との界面に相当する電流が流れてしまうと、ソース抵抗領域１５における実効的な抵抗値が低下してしまう。その場合、所望の抵抗値を得るために必要なソース抵抗領域１５の長さが増えてしまうので、ユニットセルＵＣのピッチを増大させてしまう場合がある。好ましくは、ソースコンタクト電極４２とソース抵抗領域１５との間のコンタクト抵抗（Ω・ｃｍ２）は、ソースコンタクト電極４２とソースコンタクト領域１２との間のコンタクト抵抗（Ω・ｃｍ２）より、１０倍以上大きいことが好ましい。
【００３９】
なおソースコンタクト電極４２とソース抵抗領域１５との間のコンタクト抵抗があまり大きくないことによって両者の間の直接的な電気的接続が無視できない場合であっても、ソースコンタクト電極４２とソース抵抗領域１５とが平面視においてオーバーラップしていない領域が存在することから、十分なソース抵抗を確保し得る。仮にソース抵抗領域１５の全領域がソースコンタクト電極４２とオーバーラップしてしまっていたとすると、ソースコンタクト電極４２がソースエクステンション領域１３に接してしまうので、ソースコンタクト電極４２とチャネルＣＨとの間でソース抵抗領域１５がソース抵抗として機能することができなくなる。
【００４０】
図１に示すように、コンタクトホールＳＣは、ソース抵抗領域１５を横切る外周を有している。具体的には、コンタクトホールＳＣの外周は、ソース抵抗部分１５ａを横切る部分と、ソース抵抗部分１５ｂを横切る部分と、ソース抵抗部分１５ｃを横切る部分と、ソース抵抗部分１５ｄを横切る部分とを有している。好ましくは、コンタクトホールＳＣの外周のうち、ソース抵抗領域１５を横切る部分は、直線的である。図１においては、当該部分は、コンタクトホールＳＣの外周をなす多角形の辺に対応している。より好ましくは、コンタクトホールＳＣは、ソース抵抗領域１５に含まれるソース抵抗部分１５ａ〜１５ｄの各々を、ウェルコンタクト領域２５に含まれる部分（ウェルコンタクト部分２５ａ〜２５ｄのうちの２つ）の間で横切る外周を有している。図１においては、コンタクトホールＳＣの外周は、ソース抵抗部分を横切る直線的な辺と、ウェルコンタクト部分に位置する角とを有する多角形である。
【００４１】
上述したようにコンタクトホールＳＣの外周が設けられることにより、ソース抵抗領域１５における電流分布がより均一化される。図１においては、例として、ソース抵抗領域１５に含まれるソース抵抗部分１５ａの電流ＤＳが均一に流れる様子が示されている。電流分布の均一化によって、ソース抵抗領域１５のうち、ソース抵抗として十分に機能しない部分の割合が抑えられる。よって、短絡耐量を確保しつつも、ソース抵抗領域１５の面積を抑えることができる。これにより、ユニットセルＵＣのピッチを縮小することができる。よって、短絡耐量とオン抵抗との間のトレードオフをさらに改善することができる。
【００４２】
図１に示された構造においては、１つのユニットセルＵＣに含まれるソース抵抗部分１５ａ〜１５ｄの各々は、長方形の形状を有している。当該長方形は、第１の長辺、第２の長辺、第１の短辺および第２の短辺を有している。第１の長辺はソースコンタクト領域１２につながっており、第２の長辺はソースエクステンション領域１３につながっている。これにより、長方形の短辺方向に沿った電流経路が構成される。よって電流ＤＳが均一に流れることができる。不均一な電流が流れる経路が付加されないようにするためには、第１および第２の短辺は、ソース抵抗部分１５ａ〜１５ｄの導電型とは異なる導電型、すなわちｐ型、を有する領域につながっていることが好ましく、本実施の形態においては、ウェルコンタクト領域２５につながっている。よってウェルコンタクト領域２５は、本実施の形態においては、ソース電極４０とウェル領域２０との間の良好な電気的接続を得るための機能だけでなく、電流ＤＳを均一化する機能も有している。
【００４３】
（変形例）
図４は、図１の変形例のＭＯＳＦＥＴ５０１Ｓ１（半導体装置）を示す上面図である。ＭＯＳＦＥＴ５０１Ｓ１は、ストライプ形状（櫛形形状）で配置された複数のユニットセルＵＣが設けられた構造を有している。図４は、複数のユニットセルＵＣのうちのひとつを示している。各ユニットセルＵＣはストライプ形状が延びる方向（図中、縦方向）に延在している。複数のユニットセルＵＣは、この延在方向に交差する方向（図４における横方向）に配列されている。
【００４４】
ソースコンタクト領域１２およびソースエクステンション領域１３の各々は、ストライプ形状の延在方向に沿って延在している。ソースコンタクト領域１２とソースエクステンション領域１３との間には、ストライプ形状の延在方向に沿って延在する領域が設けられており、当該領域中にソース抵抗領域１５とウェルコンタクト領域２５とが、ストライプ形状の延在方向において交互に配置されている。ウェルコンタクト領域２５は、ストライプ形状の延在方向に交差する方向においてソースコンタクト領域１２を介して互いに対向する部分を有しており、これら対向する部分の中心は、ストライプ形状の延在方向において一致していてよい。言い換えれば、これら対向する部分は、ストライプ形状の延在方向に垂直な方向（図中、横方向）に沿って互いに向かい合っていてよい。
【００４５】
図５は、図４の変形例のＭＯＳＦＥＴ５０１Ｓ２（半導体装置）を示す上面図である。ＭＯＳＦＥＴ５０１Ｓ２においては、ウェルコンタクト領域２５は、ストライプ形状が延びる方向に交差する方向においてソースコンタクト領域１２を介して互いに対向する部分を有し、これら対向する部分の中心はストライプ形状が延びる方向においてずらされている。言い換えれば、これら対向する部分は、ストライプ形状の延在方向に対して斜め方向に沿って互いに向かい合っている。この場合、ソースコンタクト領域１２における電流密度がより均一になる。よって、ソースコンタクト領域１２における抵抗値が減少するとともに、大電流が流された際のＭＯＳＦＥＴの信頼性が向上する。
【００４６】
なお、ＭＯＳＦＥＴは、複数のユニットセルＵＣから成るセル構造を有していなくてもよい。また、ゲート絶縁膜の材料として酸化物の代わりに非酸化物が用いられもよく、この場合、ＭＯＳＦＥＴでないＭＩＳＦＥＴが得られる。
【００４７】
図６は、図２の変形例のＭＯＳＦＥＴ５０１Ｒ（半導体装置）を示す断面図である。ＭＯＳＦＥＴ５０１（図２）においてはソース抵抗領域１５がエピタキシャル層７０の表面ＴＳ上に配置されているが、ＭＯＳＦＥＴ５０１Ｒにおいてはソース抵抗領域１５がエピタキシャル層７０の表面ＴＳから離れている。ソース抵抗領域１５上には、ソース電極４０のソースコンタクト電極４２とソース抵抗領域１５との間を隔てる離間層１５Ｒが設けられている。離間層１５Ｒはｐ型を有している。表面ＴＳとソース抵抗領域１５との間の距離、言い換えれば離間層１５Ｒの厚み、は、ウェル領域２０の厚みよりも小さい。ウェル領域２０の厚みは通常２μｍ以下程度であることから、離間層１５Ｒの厚みも通常２μｍ以下である。離間層１５Ｒの厚みは、２００ｎｍ以下であることが好ましく、例えば１００ｎｍ以上２００ｎｍ以下である。
【００４８】
本変形例の効果について、以下に説明する。ソースコンタクト領域１２およびウェルコンタクト領域２５とオーミックに接合するソースコンタクト電極４２が形成される際に、ＭＯＳＦＥＴ５０１（図２）においては、ソース抵抗領域１５のうちソースコンタクト電極４２に接する部分が、ある程度目減りする場合がある。その結果、ソース抵抗領域１５によって得られる抵抗値が変化してしまう。これに対して本変形例によれば、ソース抵抗領域１５に代わって離間層１５Ｒがソースコンタクト電極４２に接している。離間層１５Ｒはｐ型を有するため、たとえ離間層１５Ｒの厚みが変動しても、ｎ型半導体によって構成されているソース領域ＳＲの抵抗値はほぼ変化しない。よって本変形例によれば、ソース抵抗の値が安定化される。これにより、短絡耐量を安定化することができる。
【００４９】
図７は、図２の変形例のＭＯＳＦＥＴ５０１Ｗ（半導体装置）を示す断面図である。ＭＯＳＦＥＴ５０１（図２）においてはウェル領域２０のうちのチャネルＣＨの部分がエピタキシャル層７０の表面ＴＳ上に配置されているが、ＭＯＳＦＥＴ５０１Ｗにおいてはウェル領域２０のうちのチャネルＣＨの部分がエピタキシャル層７０の表面ＴＳから離れている。ウェル領域２０のうちのチャネルＣＨの部分の上には、当該部分と表面ＴＳとの間を隔てる半導体層２０Ｗが設けられている。半導体層２０Ｗはｎ型を有している。表面ＴＳとウェル領域２０との間の距離、言い換えれば半導体層２０Ｗの厚み、は、２００ｎｍ以下であり、例えば１００ｎｍ程度である。ｎ型を有する半導体層２０Ｗが設けられることによって、チャネルＣＨの導電性が高められる。これによりオン抵抗をより低減することができる。
【００５０】
図８は、図２の変形例であるＩＧＢＴ５０１Ｔ（半導体装置）を示す断面図である。ＩＧＢＴ５０１Ｔは、ｎ型の半導体基板１ａ（図２）に代わって、ｐ型の半導体基板１ｂを有している。よって半導体基板１ｂの導電型は、ドリフト層２の導電型とは異なっている。ＩＧＢＴにおいては、ソース領域ＳＲはエミッタ領域としての機能を、ウェル領域２０はベース領域としての機能を、そして半導体基板１ｂはコレクタ領域としての機能を有する。エミッタ領域（ソース領域ＳＲ）内に、高抵抗な抵抗制御領域（ソース抵抗領域１５）を設けることにより、エミッタ抵抗を高くすることができる。これにより、エミッタ領域（ソース領域ＳＲ）、ベース領域（ウェル領域２０）およびドリフト層２からなる寄生トランジスタにおける電流利得を小さくすることができる。その結果、ＩＧＢＴの寄生サイリスタが動作することに起因してのラッチアップを防止することができる。
【００５１】
なお、エピタキシャル層７０のエピタキシャル成長は半導体基板１ｂ上で行なわれなくてもよい。例えば、エピタキシャル層７０のエピタキシャル成長が半導体基板１ａと同様にｎ型を有する単結晶基板上において行なわれた後に、エピタキシャル層７０上での処理によって、ｐ型を有する半導体基板１ｂが形成されてもよい。その場合、ｎ型の単結晶基板は、適当なタイミングで除去される。
【００５２】
（製造方法）
次に、ＭＯＳＦＥＴ５０１の製造方法の例について、図９〜図１３の断面図を参照しつつ、以下に説明する。なお、図９〜図１１および図１３の視野は図２の視野に対応しており、図１２の視野は図３の視野に対応している。
【００５３】
図９を参照して、まず、ｎ型の炭化珪素からなる半導体基板１ａが用意される。半導体基板１ａの面方位は任意でよい。例えば、半導体基板１ａの上面Ｍ２に垂直な方向は、ｃ軸方向に沿っていてもよく、ｃ軸方向から８°以下の角度で傾いた方向であってもよい。半導体基板１ａの厚みは任意でよく、例えば３５０μｍ程度でもよいし、１００μｍ程度でもよい。
【００５４】
続いて、半導体基板１ａ上での炭化珪素のエピタキシャル結晶成長により、ｎ型のエピタキシャル層７０が形成される。例えば、エピタキシャル層７０のｎ型の不純物濃度は１×１０１３ｃｍ−３〜１×１０１８ｃｍ−３程度であり、その厚みは３μｍ〜２００μｍ程度である。なお、このように形成されたエピタキシャル層７０のうち後の工程において不純物が注入されない部分がドリフト層２となる。エピタキシャル層７０の不純物濃度分布は厚み方向に一定であることが望ましいが、一定でなくてもよく、意図的に、例えば表面ＴＳの近傍で不純物濃度が高くされてもよいし、逆に低くされてもよい。表面ＴＳの近傍の不純物濃度が高くされた場合、後に形成されることになるＪＦＥＴ領域１１の抵抗を低減する効果、および、チャネル移動度が向上する効果が得られる。また、ＭＯＳＦＥＴ５０１のスイッチングのためのしきい値電圧を低く設定することができる。逆に表面ＴＳの近傍の不純物濃度が低くされた場合、ＭＯＳＦＥＴ５０１に逆バイアスが印加されたときにゲート絶縁膜３０に加わる電界が低減されることによって、信頼性が向上する。また、しきい値電圧を高く設定することができる。
【００５５】
次に、写真製版処理を用いて注入マスク１００ａが形成される。注入マスク１００ａは、例えば、レジスト膜またはシリコン酸化膜である。次に、注入マスク１００ａを用いた選択的なイオン注入（図中、矢印Ｊ１）により、ｐ型のウェル領域２０が形成される。イオン注入時には、半導体基板１ａは１００℃〜８００℃で加熱されていることが好ましいが、加熱されていなくてもよい。また、注入されるｐ型の不純物（アクセプタ）としてはアルミニュームまたは硼素が好適である。ウェル領域２０の底の深さ位置は、ドリフト層２の底（すなわち半導体基板１ａの上面Ｍ２）に達しないように設定され、例えば、表面ＴＳから０．２μｍ〜２．０μｍ程度の位置とされる。また、ウェル領域２０の最大不純物濃度は、ドリフト層２の表面近傍の不純物濃度を超え、例えば１×１０１５ｃｍ−３〜１×１０１９ｃｍ−３の範囲内に設定される。なお、変形例のＭＯＳＦＥＴ５０１Ｗ（図７）を得るには、表面ＴＳ近傍に注入される不純物濃度がエピタキシャル層７０の不純物濃度を下回るようにイオン注入が行われればよい。次に、注入マスク１００ａが除去される。
【００５６】
図１０を参照して、次に、写真製版処理を用いて注入マスク１００ｂが形成される。注入マスク１００ｂは、例えば、レジスト膜またはシリコン酸化膜である。次に、注入マスク１００ｂを用いた選択的なイオン注入（図中、矢印Ｊ２）により、ｎ型のソースコンタクト領域１２およびソースエクステンション領域１３が形成される。注入されるｎ型の不純物（ドナー）としては窒素またはリンが好適である。注入マスク１００ｂが、ソースコンタクト領域１２の形成領域とソースエクステンション領域１３の形成領域とのそれぞれに個別の開口を有することで、ソースコンタクト領域１２とソースエクステンション領域１３とが離間して形成される。注入マスク１００ｂにおける、ソースコンタクト領域１２の形成領域の開口とソースエクステンション領域１３の形成領域の開口との間の距離によって、後に形成されることになるソース抵抗領域１５の長さＬが規定される。長さＬは、例えば０．１μｍ〜１０μｍであるが、ユニットセルＵＣのセルピッチを過剰に大きくしないことによってチャネル幅密度の低下を抑える観点では、０．１μｍ〜３μｍの範囲が好ましい。ソースコンタクト領域１２およびソースエクステンション領域１３の底の深さ位置は、ウェル領域２０の底に達しないように設定される。またソースコンタクト領域１２およびソースエクステンション領域１３におけるｎ型の不純物濃度は、ウェル領域２０におけるｐ型の不純物濃度を超えており、その最大不純物濃度は、例えば１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３程度に設定される。このようにソースコンタクト領域１２とソースエクステンション領域１３とが同時に形成されることによって、ソースコンタクト領域１２とソースエクステンション領域１３とが個別に形成される場合に比して、長さＬのばらつきを抑えることができる。また、工程数の削減による製造コストの低減にも寄与することができる。次に、注入マスク１００ｂが除去される。
【００５７】
図１１を参照して、次に、写真製版処理を用いて注入マスク１００ｃが形成される。注入マスク１００ｃは、例えばレジスト膜である。次に、注入マスク１００ｃを用いた選択的なイオン注入（図中、矢印Ｊ３）により、ｎ型のソース抵抗領域１５が形成される。なお図１１においては、イオン注入の範囲が見やすいようにソース抵抗領域１５をソースコンタクト領域１２およびソースエクステンション領域１３にオーバーラップさせて描画しているが、ソース抵抗領域１５の長さは、ソースコンタクト領域１２とソースエクステンション領域１３との離間距離として定義される。イオン注入は、ソース抵抗領域１５の不純物濃度が、ソースコンタクト領域１２またはソースエクステンション領域１３の不純物濃度に比して１桁以上低くなるように行われる。ソース抵抗領域１５の厚み（半導体基板１ａの面内方向に垂直な方向における寸法）は０．１μｍ〜３．０μｍ程度が好ましい。また、ソース抵抗領域１５の長さ（半導体基板１ａの面内方向における寸法）は、０．１μｍ〜５μｍ程度が好ましい。なおこのイオン注入は、１段階のみで行われてもよく、多段階で行なわれてもよい。また、ソース抵抗領域１５の深さ方向の不純物濃度分布は、レトログレードプロファイルとなってもよいし、２段以上の階段状のプロファイルとなってもよい。この工程により、ソース領域ＳＲ内に、相対的に低いｎ型の不純物濃度を有するソース抵抗領域１５が挿入される。これにより、ソース領域ＳＲの抵抗を意図的に所望の程度増加させることができ、特に、ＭＯＳＦＥＴのオン抵抗程度からそれ以上の変調効果を得ることができる。一方、ソースコンタクト領域１２およびソースエクステンション領域１３のｎ型の不純物濃度は、ＭＯＳＦＥＴの寄生抵抗の低減、さらにはソースコンタクト電極４２とのコンタクト抵抗の低減を図るために、相対的に高くされている。この結果、それらのシート抵抗は低くなっている。次に、注入マスク１００ｃが除去される。
【００５８】
図１２を参照して、次に、写真製版処理を用いて注入マスク１００ｄが形成される。次に、注入マスク１００ｄを用いた選択的なイオン注入（図中、矢印Ｊ３）により、ｐ型のウェルコンタクト領域２５が形成される。なお図１２は、前述したように、図２ではなく図３に対応する視野を示しており、図１１の断面とは異なる断面を示している。ウェルコンタクト領域２５は、その底がウェル領域２０に達するように形成される。またウェルコンタクト領域２５は、ウェル領域２０とソースコンタクト電極４２との間の良好な接続を得るために、ウェル領域２０のｐ型の不純物濃度よりも高いｐ型の不純物濃度を有するように形成される。このイオン注入は、１５０℃以上の基板温度で実行されることが望ましく、それにより、低いシート抵抗を有するウェルコンタクト領域２５を形成することができる。
【００５９】
なお、図９〜図１２の工程によって形成される各領域の長さ、深さおよび不純物濃度と、これら領域間の面積比とは、必要な短絡耐量および寸法ばらつきなどを考慮して、適宜設定され得る。また上述したイオン注入工程の順番は入れ替えられてもよい。
【００６０】
その後、エピタキシャル層７０に注入された不純物を電気的に活性化させるための熱処理が行われる。この熱処理は、アルゴンもしくは窒素等の不活性ガス雰囲気中または真空中で、１５００℃〜２２００℃の温度で、０．５分〜６０分の時間で行うことが好ましい。この熱処理の際に一時的に、エピタキシャル層７０の表面ＴＳを覆う炭素膜が設けられてもよい。この炭素膜は、表面ＴＳに加えて、半導体基板１ａの下面と、エピタキシャル層７０および半導体基板１ａの端面とを覆ってもよい。これにより、熱処理装置のチャンバ内の残留水分または残留酸素との反応に起因したエッチングによってエピタキシャル層７０の表面が荒れることを抑止することができる。
【００６１】
続いて、熱酸化によりエピタキシャル層７０の表面ＴＳ上に、犠牲酸化膜としてのシリコン酸化膜（図示せず）が形成される。次に、フッ酸によりこのシリコン酸化膜が除去される。この工程により表面ＴＳ上の加工ダメージ層を除去することによって、清浄な表面ＴＳが得られる。そして、化学気相成長（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ（ＣＶＤ））法などによりエピタキシャル層７０上にシリコン酸化膜（図示せず）が形成される。このシリコン酸化膜に対して、表面ＴＳのうち能動領域となる部分を開口するパターニングが行われる。それより、能動領域の外側にフィールド酸化膜（図示せず）が形成される。フィールド酸化膜の厚みは、例えば０．５μｍ〜２μｍ程度である。
【００６２】
次に、エピタキシャル層７０の表面ＴＳ上に、ゲート絶縁膜３０としてシリコン酸化膜が形成される。シリコン酸化膜の形成手法としては、例えば、熱酸化法または堆積法が挙げられる。また、形成されたシリコン酸化膜に熱処理が施されてもよい。熱処理の雰囲気としては、例えば、窒化酸化ガス（ＮＯまたはＮ２Ｏなど）雰囲気、アンモニア雰囲気、または不活性ガス（アルゴンなど）雰囲気を用い得る。
【００６３】
次に、ゲート電極３５を形成するために、ゲート絶縁膜３０上に多結晶シリコンまたは多結晶炭化珪素がＣＶＤ法により堆積される。多結晶シリコンまたは多結晶炭化珪素は、リン、硼素またはアルミニュームなどをドーパントとして含むことによってｎ型またはｐ型が付与された低抵抗率の材料であることが望ましい。ドーパントは、堆積中に取り込まれてもよいし、堆積後にイオン注入および活性化熱処理によって添加されてもよい。ゲート電極３５の材料は、金属、金属間化合物またはそれらの多層膜であってよい。この堆積層に対して写真製版処理およびエッチングによるパターニングを行うことにより、ゲート電極３５が形成される。その結果、図１３に示す構造が得られる。
【００６４】
再び図２および図３を参照して、エピタキシャル層７０の表面ＴＳ上にＣＶＤ法などによって層間絶縁膜３２が形成される。そして、例えばドライエッチング法により、ソース電極４０をソースコンタクト領域１２およびウェルコンタクト領域２５に接続させるためのコンタクトホールＳＣ（ソースコンタクトホール）が、ゲート絶縁膜３０および層間絶縁膜３２を含む絶縁層ＩＬに形成される。また、不図示の領域において、ゲート配線（図示せず）をゲート電極３５に接続させるためのコンタクトホール（ゲートコンタクトホール）が層間絶縁膜３２に形成される。ソースコンタクトホールとゲートコンタクトホールとは、同じエッチング工程で同時に形成されてもよい。それにより、プロセス工程が簡略化され、製造コストを削減することができる。
【００６５】
続いて、エピタキシャル層７０の表面ＴＳのうちコンタクトホールＳＣの底で露出された部分に、ソースコンタクト電極４２が形成される。ソースコンタクト電極４２は、ソースコンタクト領域１２およびウェルコンタクト領域２５とのオーミック接触を実現する。エピタキシャル層７０が炭化珪素からなる場合、ソースコンタクト電極４２の形成方法としては、まず、上述した工程が施された半導体基板１ａの全面に、Ｎｉを主成分として含む金属膜が成膜される。この金属膜は、コンタクトホールＳＣの底でエピタキシャル層７０の表面ＴＳと接する。次に、６００℃〜１１００℃の熱処理により金属膜を炭化珪素と反応させることで、ソースコンタクト電極４２となるシリサイド膜が形成される。その後、層間絶縁膜３２上に残留した未反応の金属膜が、硝酸、硫酸もしくは塩酸またはそれらの過酸化水素水との混合液などを用いたウェットエッチングにより除去される。その後に再度熱処理が行われてもよい。この熱処理を先の熱処理よりも高温で行うことにより、より低いコンタクト抵抗でのオーミック接触が形成される。
【００６６】
既述のように、ソースコンタクト電極４２はソース抵抗領域１５に接するように形成される。なお、ユニットセルＵＣがストライプ形状を有する場合において、ソースコンタクト電極４２がソース抵抗領域１５には接しないようにパターニングが行われてもよい。
【００６７】
なお、ソースコンタクト電極４２の形成工程よりも前にゲートコンタクトホール（図示せず）が形成されている場合は、当該ゲートコンタクトホールの底にもシリサイドからなるオーミック電極が形成される。ソースコンタクト電極４２の形成工程よりも前にゲートコンタクトホールが形成されていない場合には、ソースコンタクト電極４２を形成した後で、層間絶縁膜３２にゲートコンタクトホールを形成するためのエッチングが行われる。
【００６８】
ソースコンタクト電極４２は、その全体が同一の金属間化合物からなってもよいし、ｐ型領域に接続する部分とｎ型領域に接続する部分とが、それぞれに適した別々の金属間化合物からなってもよい。ソースコンタクト電極４２がｎ型のソースコンタクト領域１２に対して十分低いオーミックコンタクト抵抗を有することが、ＭＯＳＦＥＴのオン抵抗低減に重要である。一方、ソースコンタクト電極４２がｐ型のウェルコンタクト領域２５に対して十分低いオーミックコンタクト抵抗を有することは、ウェル領域２０のグラウンド電位への固定と、ＭＯＳＦＥＴに内蔵されるボディーダイオードの順方向特性改善との観点から好ましい。
【００６９】
また、エピタキシャル層７０上にソースコンタクト電極４２を形成する過程で、半導体基板１ａの下面Ｍ１上にも、同様の手法でドレインコンタクト電極５２となるシリサイド膜が形成される。ドレインコンタクト電極５２は、半導体基板１ａにオーミック接触することによって、半導体基板１ａと、この後形成されることになる電極層５１との間での良好な電気的接続を実現する。
【００７０】
続いて、例えばスパッタ法または蒸着法により、金属膜が形成される。この金属膜をパターニングすることによって、層間絶縁膜３２上に電極層４１が形成される。ゲート電極３５に接続させられるゲート配線（図示せず）も、電極層４１と同じ金属膜から形成される。上記金属膜の材料としては、例えば、Ａｌ、Ａｇ、Ｃｕ、Ｔｉ、Ｎｉ、Ｍｏ、ＷもしくはＴａ、これら金属の窒化物、または、これら金属の合金が用いられる。また金属膜は、複数の異なる材料を用いた積層膜であってもよい。さらに、半導体基板１ａの下面Ｍ１上のソースコンタクト電極４２上に、Ｔｉ、Ｎｉ、ＡｇまたはＡｕなどからなる金属膜が堆積されることによって、電極層５１が形成される。以上により、図２および図３に示されるＭＯＳＦＥＴ５０１が得られる。
【００７１】
なお、上述したように得られたＭＯＳＦＥＴ５０１を覆う保護膜（図示せず）が設けられてもよい。保護膜としては、例えば、シリコン窒化膜またはポリイミド膜が用いられる。保護膜には、ソース電極４０およびゲート配線に外部の制御回路を接続させるための開口が設けられる。つまり、電極層４１およびゲート配線のうち、保護膜の開口において露出された部分は、外部接続のためのパッド、具体的にはソースパッドおよびゲートパッド、として用いられる。
【００７２】
あるいは、上述した工程の途中で保護膜を形成した後に、半導体基板１ａを裏面側から研削することによって、厚みが１００μｍ程度まで低減されてもよい。この場合は、ドレイン電極５０は保護膜の形成後に形成される。具体的には、まず上記のように研削された面が清浄化される。次に、半導体基板１ａの下面Ｍ１の全体に、主にＮｉを含む金属膜が成膜される。その後、レーザーアニールなどの局所加熱法によって半導体基板１ａの裏面にシリサイド膜を形成することによって、ドレインコンタクト電極５２が形成される。そして上記の工程と同様に、ドレインコンタクト電極５２上に、Ｔｉ、Ｎｉ、ＡｇまたはＡｕなどからなる金属膜が成膜されることによって、電極層５１が形成される。
【００７３】
本実施の形態１によれば、ウェル領域２０のチャネルＣＨから、ソースコンタクト電極４２および電極層４１に至る経路に、ソースコンタクト領域１２およびソースエクステンション領域１３とは異なる工程で形成されるソース抵抗領域１５が直列に挿入される。よって、ソース抵抗領域１５の不純物濃度を変化させることにより、実効的なソース抵抗を変化させることができる。
【００７４】
ドレイン飽和電流は、短絡耐量の大きさに影響を及ぼすものであり、チャネルＣＨに印加されるゲート／ソース間電圧の２乗に比例する。本実施の形態のように有意なソース抵抗が存在する場合、実効的なゲート／ソース間電圧は、ソース抵抗とドレイン電流の積の分だけ減じたものとなる。そのため、ソース抵抗を大きくすれば、飽和電流は小さくなり、よって短絡耐量を高くすることができる。
【００７５】
一方で、過大なソース抵抗は、負荷短絡のような異常なしに通常動作が行われている際のオン状態（以下、単に「通常のオン状態」とも称する）において導通損失を増大させるので好ましくない。特に、仮にソース領域におけるｎ型の不純物濃度が面内方向において略一様であったとすると、ソース抵抗を高くすることによって、ソース領域とソースコンタクト電極との間のコンタクト抵抗が増大することになり、素子の損失がさらに増大する。本実施の形態１によれば、前述したように、ソースコンタクト電極４２とソースコンタクト領域１２との間で低いコンタクト抵抗が形成される。従って、オン抵抗の過大な増大を抑えつつ飽和電流が小さくなるように、ソース抵抗を設計することができる。
【００７６】
なお、ＭＯＳ構造を有する半導体装置の作製において、半導体材料に珪素が用いられる場合は、ゲート電極の形成後にソース領域の形成のためのイオン注入と活性化アニールとを行う自己整合的なプロセスが広く適用されている。しかしながら、半導体材料に炭化珪素が用いられる場合はこのようなプロセスを適用することができず、よって、ソース領域ＳＲの形成のための写真製版処理とゲート電極３５の形成のための写真製版処理との間の重ね合わせずれに起因して、ソース領域ＳＲとゲート電極３５との間で位置合わせずれが生じる。ここで、ソース領域ＳＲのうちゲート電極３５とオーバーラップする部分は、オン動作時にはキャリアがＭＯＳ界面に蓄積されることによって低抵抗となるが、ゲート電極３５とオーバーラップしない部分は、シート抵抗そのものがソース抵抗に影響を及ぼす。よって、ソース領域ＳＲのうちゲート電極３５とオーバーラップしない部分によるソース抵抗が飽和電流の低減に寄与することになる。ソース領域ＳＲのうちゲート電極３５とオーバーラップしない部分の長さは、ソース領域ＳＲとゲート電極３５との位置合わせ精度、すなわち上述した重ね合わせずれ、に依存する。
【００７７】
仮にソース領域におけるｎ型の不純物濃度が面内方向において略一様であったとすると、重ね合わせずれに起因して、ユニットセル内においてソース抵抗のばらつきが生じる場合がある。具体的には、ソース領域のうちゲート電極とオーバーラップしない部分が短くなるとソース抵抗が減少し、ゲート電極とオーバーラップしない部分が長くなるとソース抵抗が増加する。ソース抵抗にばらつきがあると、チャネルに印加される実効的なゲート電圧にも影響するため、ユニットセル内で飽和電流値のアンバランスを招く。
【００７８】
これに対して本実施の形態によれば、ソース領域ＳＲのうちゲート電極３５とオーバーラップする部分はソースエクステンション領域１３であり、そのシート抵抗は、ゲート電圧低減への実効的な影響が小さいように低く設定されている。一方、高いシート抵抗を有するソース抵抗領域１５は、ゲート電極３５とオーバーラップさせられていない。ソース抵抗領域１５の長さ、すなわちソースコンタクト領域１２とソースエクステンション領域１３との間隔、は、一度の写真製版処理で形成される注入マスク１００ｂの長さＬ（図１０）で決定され、位置合わせ精度に依存しない。従って、飽和電流のユニットセルＵＣ内におけるアンバランスが生じることを防止することができる。
【００７９】
また特に、ＭＯＳ構造を有する半導体装置の作製において半導体材料に炭化珪素が用いられる場合は、高濃度で不純物が注入された領域が熱酸化されると、他の領域に比べて高速で酸化される現象、すなわち増速酸化、が起こることが知られている。本実施の形態１では、ソース領域ＳＲのうち、ゲート電極３５の端部でＭＯＳ構造を形成する部分は、ソース抵抗領域１５ではなくソースエクステンション領域１３である。ソースエクステンション領域１３は、低いシート抵抗、すなわち高い不純物濃度、を有している。よって、ゲート絶縁膜３０が熱酸化によって形成される際に、ゲート絶縁膜３０のうちソース領域ＳＲ上の部分の厚みを大きくすることができる。これにより、ゲート電極３５の端部でのゲート絶縁膜３０の厚みが大きくされる。よって、ゲート電極３５の端部でゲート絶縁膜３０加わる電界が弱められる。これにより、ＭＯＳ構造の信頼性を高めることができる。
【００８０】
また、ＭＯＳ構造を有する半導体装置の作製において半導体材料に炭化珪素が用いられる場合は、イオン注入により形成されたソース抵抗領域１５の温度依存性に比して、チャネル抵抗の温度依存性が、ＭＯＳ構造の界面準位などの影響により顕著である場合がある。この場合、所望の短絡耐量を確保するためには、チャネル長を長くすることでチャネル抵抗を増大させるよりも、チャネル長は可能な限り短くしつつ、ソース抵抗領域１５の長さがチャネル長よりも大きくなるようにソース抵抗領域１５を形成した方が、特に室温またはより低い温度でのオン抵抗の増大を抑制することができる場合がある。さらに、ソース抵抗領域１５の長さを十分長くすることで、ソース抵抗領域１５の長さばらつきに起因しての抵抗値ばらつきを抑えることができる。このように、チャネル長を抑え、それよりも長いソース抵抗領域１５を形成することで、ＭＯＳＦＥＴの性能をより向上させ得る。
【００８１】
＜実施の形態２＞
図１４は、本実施の形態２に係るＭＯＳＦＥＴ５０２（半導体装置）の構成を、図２と同様の視野で概略的に示す断面図である。ＭＯＳＦＥＴ５０２においては、ソース抵抗領域１５は、ウェル領域２０上に配置された高濃度部分１５Ｈ（第１の部分）と、高濃度部分１５Ｈ上に配置された低濃度部分１５Ｌ（第２の部分）とを有している。高濃度部分１５Ｈは低濃度部分１５Ｌとウェル領域２０との間に位置している。高濃度部分１５Ｈの抵抗率は低濃度部分１５Ｌの抵抗率よりも低い。これらの抵抗率を得るためには、高濃度部分１５Ｈの不純物濃度が低濃度部分１５Ｌの不純物濃度よりも高くされればよい。
【００８２】
高濃度部分１５Ｈは専用のマスクを用いてのイオン注入によって形成されてもよいが、低濃度部分１５Ｌと共通のマスクを用いてのイオン注入によって形成されてもよい。その場合、相対的に低い注入エネルギーによって低濃度部分１５Ｌが形成され、かつ、相対的に高い注入エネルギーによって高濃度部分１５Ｈが形成される。共通のマスクを用いることによって製造方法を簡素化することができる。
【００８３】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００８４】
高濃度部分１５Ｈの厚みが、高濃度部分１５Ｈとウェル領域２０との間のｐｎ接合における空乏層の厚みと同程度またはそれよりも小さい場合、次のような効果が得られる。通常のオン状態のときには、空乏層が低濃度部分１５Ｌ内へ拡がることが制限され、これによりＭＯＳＦＥＴのオン抵抗の増加が抑制される。また、負荷短絡時には、低濃度部分１５Ｌに生じる電圧降下によって飽和電流が低減され、これによりＭＯＳＦＥＴの短絡耐量が向上する。その結果、短絡耐量とオン抵抗とのトレードオフが改善する。
【００８５】
特に、ユニットセルＵＣのサイズを小さくすることが必要な場合は、ソース抵抗領域１５の長さも小さくされることが望まれる。所望の抵抗を確保しつつソース抵抗領域１５の長さを小さくするためには、ソース抵抗領域１５の不純物濃度を低くする必要がある。ここで、ソース抵抗領域１５の全体の不純物濃度が過度に低くされると、上述した空乏層の拡がりに起因して、オン抵抗が急増する。本実施の形態によれば、このようなオン抵抗の急増を防止することができる。
【００８６】
一方、高濃度部分１５Ｈの厚みが、高濃度部分１５Ｈとウェル領域２０との間のｐｎ接合における空乏層の厚みよりも大きい場合、言い換えれば高濃度部分１５Ｈが完全に空乏化されない場合、には、次のような効果が得られる。負荷短絡時には、主に高濃度部分１５Ｈに生じる電圧降下によって、低濃度部分１５Ｌとウェル領域２０との間に逆バイアスが印加されることで空乏層が拡がる。この空乏層の拡がりによって電流経路が狭窄される。これにより、低濃度部分１５Ｌの抵抗がより大きくなる効果、すなわち抵抗変調効果、が得られる。
【００８７】
この抵抗変調効果は、高濃度部分１５Ｈの不純物濃度に比べてある程度よりも高い不純物濃度を有するウェル領域２０に高濃度部分１５Ｈが接している場合、高濃度部分１５Ｈの不純物濃度が高いほど大きくなる。よって、高濃度部分１５Ｈが完全に空乏化されていない条件下では、高濃度部分１５Ｈの不純物濃度を高くすることによって、低濃度部分１５Ｌにおける抵抗変調効果を大きくすることができる。なお、大きな抵抗変調効果を有する低濃度部分１５Ｌを形成するためには、高濃度部分１５Ｈの厚みは、通常のオン状態で完全に空乏化されない範囲で、できる限り小さいことが好ましい。
【００８８】
なお、図１４においては高濃度部分１５Ｈの上端および下端の深さ位置がソースコンタクト領域１２およびソースエクステンション領域１３の下端の深さ位置よりも浅い構造が示されているが、他の構造が用いられてもよい。具体的には、ソースコンタクト領域１２およびソースエクステンション領域１３の少なくともいずれかの下端の深さ位置が、高濃度部分１５Ｈの上端の深さ位置と下端の深さ位置との間であってもよい。また、また、高濃度部分１５Ｈの上端の深さ位置が、ソースコンタクト領域１２およびソースエクステンション領域１３の少なくともいずれかの下端の深さ位置より深くてもよい。
【００８９】
＜実施の形態３＞
図１５は、本実施の形態３に係るＭＯＳＦＥＴ５０３（半導体装置）のユニットセルＵＣにおける半導体層（図１６および図１７におけるエピタキシャル層７０）の構成を概略的に示す上面図である。図１６および図１７のそれぞれは、ＭＯＳＦＥＴ５０３の構成を、図１５の線ＸＶＩ−ＸＶＩおよび線ＸＶＩＩ−ＸＶＩＩに沿う断面で概略的に示す断面図である。
【００９０】
ＭＯＳＦＥＴ５０３においては、ソース領域ＳＲは、ソースコンタクト領域１２と、ソース抵抗領域１５とから構成されている。すなわち、実施の形態１で説明したソースエクステンション領域１３が設けられていない。平面視（図１５）において、ソース抵抗領域１５の外周とウェル領域２０（チャネルＣＨ）とが接するように各領域を配置することで、ソースエクステンション領域１３（図１：実施の形態１）が省略されている。ソース抵抗領域１５は、本実施の形態においては、平面視においてゲート電極３５とオーバーラップしない実効部１５ｍと、平面視においてゲート電極３５とオーバーラップするオーバーラップ部１５ｅとを有している。
【００９１】
なお、上記以外の構成については、上述した実施の形態１または２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００９２】
本実施の形態３によれば、ユニットセルＵＣのピッチ長を縮小することができる。これにより、ＭＯＳＦＥＴの単位面積当たりに流すことができる電流を増やすことができる。
【００９３】
図１８は、図１５の変形例のＭＯＳＦＥＴ５０３Ｄ（半導体装置）を示す上面図である。ＭＯＳＦＥＴ５０３Ｄにおいては、ＭＯＳＦＥＴ５０３（図１５）と異なり、ウェルコンタクト領域２５が、ゲート絶縁膜３０のみを介してゲート電極３５に接する部分を有しないように配置されている。具体的には、図１５のパターンと比較して、図１８のパターンにおいては、ウェルコンタクト領域２５が、ソースコンタクト領域１２が存在するユニットセルＵＣの中心へとずらされている。
【００９４】
本変形例によれば、ゲート絶縁膜３０（図１６および図１７参照）の信頼性をより高めることができる。また、ソース抵抗領域１５がウェル領域２０と大きな長さで接することによって、チャネルＣＨの抵抗の増大を抑制することができる。
【００９５】
＜実施の形態４＞
（構成）
図１９は、本実施の形態４に係るＭＯＳＦＥＴ５０４（半導体装置）のユニットセルＵＣにおける半導体層（図２０および図２１におけるエピタキシャル層７０）の構成を概略的に示す上面図である。図２０および図２１のそれぞれは、ＭＯＳＦＥＴ５０４の構成を、図１９の線ＸＸ−ＸＸおよび線ＸＸＩ−ＸＸＩに沿う断面で概略的に示す断面図である。
【００９６】
本実施の形態４におけるＭＯＳＦＥＴ５０４は、実施の形態１〜３と異なりトレンチ型である。具体的には、エピタキシャル層７０の表面ＴＳにトレンチＴＲが設けられている。トレンチＴＲは、ウェル領域２０を貫通してドリフト層２に達する側壁を有している。この側壁上にチャネルＣＨが配置されている。なお、これ以外の構成については、上述した実施の形態１または２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００９７】
（製造方法）
ＭＯＳＦＥＴ５０４の製造方法について、以下に説明する。
【００９８】
まず、図９〜図１２（実施の形態１）とほぼ同様の工程が行われる。なお本実施の形態においては、実施の形態１と異なり、ウェル領域２０およびソースエクステンション領域１３は、隣接するユニットセルＵＣ間でつながっていてもよい。言い換えれば、ＪＦＥＴ領域１１が形成されなくてもよい。
【００９９】
次に、選択的なエッチングにより、ユニットセルＵＣ間の領域にトレンチＴＲが形成される。トレンチＴＲは、ウェル領域２０およびソースエクステンション領域１３に接するように、かつ、ウェル領域２０の底よりも深くまで形成される。トレンチＴＲの側壁には、ソースエクステンション領域１３およびウェル領域２０が、縦方向（エピタキシャル層７０の表面ＴＳに垂直な方向、すなわちトレンチＴＲの深さ方向）に並んで露出される。トレンチＴＲのコーナー部の形状は、ＭＯＳＦＥＴ５０４の動作時における電界集中を低減するために、テーパー形状もしくはラウンド形状とされることが望ましい。また、トレンチＴＲの側壁は、エピタキシャル層７０の表面ＴＳに対して垂直に近いことが望ましい。
【０１００】
続いて、例えば犠牲酸化法または化学的ドライエッチング（Ｃｈｅｍｉｃａｌ  Ｄｒｙ  Ｅｔｃｈｉｎｇ（ＣＤＥ））によって、トレンチＴＲの側壁が清浄化される。その後、実施の形態１と同様の手法により、ゲート絶縁膜３０およびゲート電極３５が形成される。
【０１０１】
ゲート絶縁膜３０は、少なくとも、表面ＴＳのうちトレンチＴＲが設けられた部分の上に形成される。また図２０および図２１に示すように、ゲート絶縁膜３０はさらに、表面ＴＳ上にトレンチＴＲの外部においても形成されてよい。ゲート電極３５の少なくとも一部は、トレンチＴＲ内に埋め込まれることによって、トレンチＴＲの側壁上に露出されたソースエクステンション領域１３、ウェル領域２０およびドリフト層２に、ゲート絶縁膜３０を介して隣接する。つまり、ゲート電極３５は、トレンチＴＲの側壁上に露出されたソースエクステンション領域１３、ウェル領域２０およびドリフト層２に跨がって延在する。本実施の形態においては、ウェル領域２０のうち、ソースエクステンション領域１３とウェル領域２０の下のドリフト層２とに挟まれ、かつトレンチＴＲに隣接する部分が、チャネルＣＨとなる。
【０１０２】
なお、図２０および図２１においては、ゲート電極３５をトレンチＴＲの内部（側壁部）のみに残存させ、ゲート電極３５の全体がトレンチＴＲ内に埋め込まれている。しかしながら、ゲート電極３５の一部だけがトレンチＴＲに埋め込まれてもよい。この構成を得るには、ゲート電極３５のパターニングの際に、ゲート電極３５の面内方向における端部をトレンチＴＲの外側に位置させればよい。
【０１０３】
次に、実施の形態１と同様の手順により、層間絶縁膜３２、ソース電極４０およびドレイン電極５０が形成される。以上により、ＭＯＳＦＥＴ５０４が得られる。
【０１０４】
なお、図２２および図２３において、ゲート電極３５はゲート絶縁膜３０を挟んでソースエクステンション領域１３に隣接する（横方向にオーバーラップする）ように形成されている。このことはＭＯＳＦＥＴのチャネル抵抗の増大を防ぐ観点から重要である。
【０１０５】
本実施の形態４によれば、実施の形態１または２とほぼ同様の効果が、トレンチ型ＭＯＳＦＥＴにおいて得られる。特に、トレンチ型はＪＦＥＴ領域１１（図２および図３：実施の形態１）を有しないために飽和電流をＪＦＥＴ効果によって制御することができないところ、本実施の形態によればソース抵抗の制御により飽和電流を制御することが可能である。
【０１０６】
図２２は、本実施の形態４の変形例に係るＭＯＳＦＥＴ５０４Ｕ（半導体装置）のユニットセルＵＣにおける半導体層（図２３および図２４におけるエピタキシャル層７０）の構成を概略的に示す上面図である。図２３および図２４のそれぞれは、ＭＯＳＦＥＴ５０４Ｕの構成を、図２２の線ＸＸＩＩＩ−ＸＸＩＩＩおよび線ＸＸＩＶ−ＸＸＩＶに沿う断面で概略的に示す断面図である。
【０１０７】
ＭＯＳＦＥＴ５０４Ｕにおいては、前述したＭＯＳＦＥＴ５０４と異なり、ソースエクステンション領域１３が、ソース抵抗領域１５よりも深くに配置されている。これにより、ＭＯＳＦＥＴのユニットセルＵＣを小さくすることができる。よって、ソース抵抗領域１５の抵抗値を保ったまま、同一面積当たりに流すことができる電流量を向上させることができる。
【０１０８】
また図２４に示すように、本変形例においては、ソースエクステンション領域１３がウェルコンタクト領域２５の下にも形成されている。これにより、ウェルコンタクト領域２５の下にもチャネルＣＨが形成される。これによりチャネル密度が高められる。よってオン抵抗をより低減する効果が得られる。なお、この効果が必要でなければ、ソースエクステンション領域１３がウェルコンタクト領域２５の下には設けられなくてよい。
【０１０９】
＜実施の形態５＞
図２５は、本実施の形態５に係るＭＯＳＦＥＴ５０５（半導体装置）のユニットセルＵＣにおける半導体層（図２６および図２７におけるエピタキシャル層７０）の構成を概略的に示す上面図である。図２６および図２７のそれぞれは、ＭＯＳＦＥＴ５０５の構成を、図２５の線ＸＸＶＩ−ＸＸＶＩおよび線ＸＸＶＩＩ−ＸＸＶＩＩに沿う断面で概略的に示す断面図である。
【０１１０】
ＭＯＳＦＥＴ５０５においては、ソース領域ＳＲは、ソースコンタクト領域１２と、ソース抵抗領域１５とから構成される。すなわち、実施の形態４で説明したソースエクステンション領域１３が設けられていない。平面視（図２５）において、ソース抵抗領域１５の外周とトレンチＴＲ（チャネルＣＨ）とが接するように各領域を配置することで、ソースエクステンション領域１３（図１：実施の形態１）が省略される。
【０１１１】
なお、上記以外の構成については、上述した実施の形態４の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【０１１２】
本実施の形態５によれば、ユニットセルＵＣのピッチ長を縮小することができる。これにより、ＭＯＳＦＥＴの単位面積当たりに流すことができる電流を増やすことができる。
【０１１３】
なお、ウェルコンタクト領域２５が、ゲート絶縁膜３０のみを介してゲート電極３５に接する部分を有しないように配置されてもよい。このような配置を得るためには、例えば、図１５から図１８への変形と類似して、図２５において、ウェルコンタクト領域２５が、ソースコンタクト領域１２が存在するユニットセルＵＣの中心へとずらされればよい。これにより、図１８の変形例と同様の効果が得られる。
【０１１４】
図２８は、図２５の変形例のＭＯＳＦＥＴ５０５Ｓ（半導体装置）を示す上面図である。ＭＯＳＦＥＴ５０５Ｓは、ストライプ形状（櫛形形状）で配置された複数のユニットセルＵＣが設けられた構造を有している。図２８は、複数のユニットセルＵＣのうちのひとつを示している。各ユニットセルＵＣはストライプ形状が延びる方向（図中、縦方向）に延在している。複数のユニットセルＵＣは、この延在方向に交差する方向（図２８における横方向）に配列されている。さらなる変形例として、ウェルコンタクト領域２５が、ゲート絶縁膜３０のみを介してゲート電極３５に接する部分を有しないように配置されてもよい。このような配置を得るためには、例えば、図１５から図１８への変形と類似して、図２８において、ウェルコンタクト領域２５が、ソースコンタクト領域１２が存在するユニットセルＵＣの中心へとずらされればよい。これにより、図１８の変形例と同様の効果が得られる。
【０１１５】
＜実施の形態６＞
図２９は、本実施の形態６に係るＭＯＳＦＥＴ５０６（半導体装置）の構成を、図２６と同様の視野で概略的に示す断面図である。ＭＯＳＦＥＴ５０６は、トレンチＴＲの底部に設けられｐ型を有するトレンチ底部保護領域２１を有している。これにより、トレンチＴＲの底部へ印加される電界が抑制される。よってゲート絶縁膜３０のリーク電流が低減する。よってＭＯＳＦＥＴの信頼性を高めることができる。
【０１１６】
トレンチ底部保護領域２１は、ソース電極４０と電気的に接続されている必要がある。その目的で、例えば、トレンチＴＲの底部からはみ出すように延長された部分を有するようにトレンチ底部保護領域２１が設けられ、そして、この延長された部分につながるように、ウェルコンタクト領域２５に類したコンタクト領域が設けられる。
【０１１７】
図３０は、本実施の形態６の変形例に係るＭＯＳＦＥＴ５０６Ｄ（半導体装置）の構成を、図２６と同様の視野で概略的に示す断面図である。ＭＯＳＦＥＴ５０６Ｄは、ｐ型を有するトレンチ側壁保護領域２２を含む。トレンチ側壁保護領域２２は、トレンチＴＲの側壁の一部に設けられており、トレンチ底部保護領域２１とウェル領域２０とに接している。本変形例においては、上述した、トレンチ底部保護領域２１とソース電極４０との間の電気的接続が、トレンチ側壁保護領域２２を用いて得られる。トレンチ側壁保護領域２２は、例えば、トレンチＴＲの形成後における半導体基板１ａが傾斜させられた状態でのイオン注入、または、ＭｅＶオーダーの高エネルギーでのイオン注入によって形成される。
【０１１８】
なお、ＭＯＳＦＥＴとしての機能を得るためにチャネルＣＨ（図２９）が設けられることが必要であることから、トレンチ側壁保護領域２２は、平面視において、トレンチＴＲの側壁の一部にのみ設けられる。以下、平面視におけるトレンチ側壁保護領域２２の配置の５つの例について説明する。
【０１１９】
図３１は、第１の例としてのＭＯＳＦＥＴ５０６Ｄ１（半導体装置）を示す上面図である。本例においては、平面視において、トレンチ側壁保護領域２２の全体がウェルコンタクト領域２５と重なるように配置されている。なお、トレンチ側壁保護領域２２の一部がウェルコンタクト領域２５と重なるように配置されてもよい。ウェルコンタクト領域２５はソース領域ＳＲではないので、ウェルコンタクト領域２５に重なるようにトレンチ側壁保護領域２２が配置されることで、チャネルＣＨとして機能する領域を犠牲にすることが抑えられる。
【０１２０】
なお、平面視において、トレンチ側壁保護領域２２の少なくとも一部が、ウェルコンタクト領域２５と隣接するように配置されてもよい。これにより、トレンチ側壁保護領域２２の近傍に、チャネルＣＨが設けられていない領域であるウェルコンタクト領域２５が配置される。これにより、トレンチ側壁保護領域２２の近傍での電流狭窄がオン抵抗に及ぼす影響を軽減することができる。
【０１２１】
図３２は、第２の例としてのＭＯＳＦＥＴ５０６Ｄ２（半導体装置）を示す上面図である。なお図３２においては、図を見やすくするために、ソース抵抗領域１５の下に隠れたトレンチ側壁保護領域２２に、密なドット模様を付している。本例においては、ウェルコンタクト領域２５がトレンチＴＲから離れて配置されている。これにより、ウェルコンタクト領域２５が設けられることによってチャネルＣＨが設けられる範囲が犠牲になることが避けられる。よって、オン抵抗をより低くすることができる。また、ウェルコンタクト領域２５が、ゲート絶縁膜３０のみを介してゲート電極３５に接する部分を有しないようになる。これによりゲート絶縁膜３０の信頼性が向上する。
【０１２２】
図３２に示されているように、トレンチ側壁保護領域２２は、平面視において、ウェルコンタクト領域２５とトレンチＴＲとの間の領域に配置されてよい。これにより、他の領域にトレンチ側壁保護領域２２が配置される場合に比して、トレンチ側壁保護領域２２が設けられることによるオン抵抗の増大を抑えることができる。より低いオン抵抗を得るために、ウェルコンタクト領域２５に含まれる複数の部分（図３２においては４つの部分）とトレンチＴＲとの間の領域のすべての領域（図中、４つの領域）ではなく一部（図中、２つの領域）のみにトレンチ側壁保護領域２２が配置されてもよい。
【０１２３】
なお、図３２の構成から、トレンチ側壁保護領域２２のすべてが省略されてもよい。その場合、トレンチ側壁保護領域２２が設けられることによるオン抵抗の増大が避けられ、かつ、ウェルコンタクト領域２５がトレンチＴＲから離れて配置されたことによりオン抵抗が低減される。よってオン抵抗を大きく低減することができる。
【０１２４】
図３３は、第３の例としてのＭＯＳＦＥＴ５０６Ｄ３（半導体装置）を示す上面図である。ＭＯＳＦＥＴ５０６Ｄ３においては、ウェルコンタクト領域２５は、ストライプ形状が延びる方向に交差する方向においてソースコンタクト領域１２を介して互いに対向する部分を有し、これら対向する部分の中心はストライプ形状が延びる方向においてずらされている。言い換えれば、これら対向する部分は、ストライプ形状の延在方向に対して斜め方向に沿って互いに向かい合っている。図示されているように、ウェルコンタクト領域２５およびトレンチ側壁保護領域２２が、ストライプ形状が延びる方向に直交する方向において対向しないように配置されてもよい。本例によれば、ソースコンタクト領域１２における電流密度がより均一になる。よって、ソースコンタクト領域１２における抵抗値が減少するとともに、大電流が流された際のＭＯＳＦＥＴの信頼性が向上する。
【０１２５】
図３４は、第４の例としてのＭＯＳＦＥＴ５０６Ｄ４（半導体装置）を示す上面図である。本例においては、図３３に示された構成と比して、ウェルコンタクト領域２５が設けられる箇所が少なくされている。その結果、ソース抵抗領域１５は、ストライプ形状が延びる方向に直交する方向においてソースコンタクト領域１２を介して互いに対向する部分を有している。本例によれば、ウェルコンタクト領域２５が設けられることによってチャネルＣＨが設けられる範囲が犠牲になることが抑えられる。これにより、オン抵抗の増大を抑制することができる。
【０１２６】
図３５は、第５の例としてのＭＯＳＦＥＴ５０６Ｄ５（半導体装置）を示す上面図である。本例においては、ＭＯＳＦＥＴ５０６Ｄ４（図３４）におけるウェルコンタクト領域２５がトレンチＴＲから離れて配置されている。これにより、ウェルコンタクト領域２５が設けられることによってチャネルＣＨが設けられる範囲が犠牲になることが避けられる。よって、オン抵抗をより低くすることができる。また、ウェルコンタクト領域２５が、ゲート絶縁膜３０のみを介してゲート電極３５に接する部分を有しないようになる。これによりゲート絶縁膜３０の信頼性が向上する。
【０１２７】
なお、上記の実施の形態１〜６に示した半導体装置の構造から得られる効果は、その構造を有する限り、他の製造方法で形成されたとしても同様に得られる。また、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【０１２８】
Ｍ１  下面（第１の主面）、Ｍ２  上面（第２の主面）、ＣＨ  チャネル、ＩＬ  絶縁層、ＳＣ  コンタクトホール、ＵＣ  ユニットセル、ＳＲ  ソース領域、ＴＲ  トレンチ、ＴＳ  表面、１ａ，１ｂ  半導体基板、２  ドリフト層、１１  ＪＦＥＴ領域、１２  ソースコンタクト領域、１３  ソースエクステンション領域、１５  ソース抵抗領域、１５Ｈ  高濃度部分（第１の部分）、１５Ｌ  低濃度部分（第２の部分）、１５Ｒ  離間層、１５ａ〜１５ｄ  ソース抵抗部分、１５ｅ  オーバーラップ部、１５ｍ  実効部、２０  ウェル領域、２０Ｗ  半導体層、２１  トレンチ底部保護領域、２２  トレンチ側壁保護領域、２５  ウェルコンタクト領域、２５ａ〜２５ｄ  ウェルコンタクト部分、３０  ゲート絶縁膜、３２  層間絶縁膜、３５  ゲート電極、４０  ソース電極、４１，５１  電極層、４２  ソースコンタクト電極、５０  ドレイン電極、５２  ドレインコンタクト電極、７０  エピタキシャル層（半導体層）、１００ａ〜１００ｄ  注入マスク、５０１，５０１Ｒ，５０１Ｓ１，５０１Ｓ２，５０１Ｗ，５０２，５０３，５０３Ｄ，５０４，５０４Ｕ，５０５，５０５Ｓ，５０６，５０６Ｄ，５０６Ｄ１〜５０６Ｄ５  ＭＯＳＦＥＴ（半導体装置）、５０１Ｔ  ＩＧＢＴ（半導体装置）。
【図１】
2019123601.tif 000003
【図２】
2019123601.tif 000004
【図３】
2019123601.tif 000005
【図４】
2019123601.tif 000006
【図５】
2019123601.tif 000007
【図６】
2019123601.tif 000008
【図７】
2019123601.tif 000009
【図８】
2019123601.tif 000010
【図９】
2019123601.tif 000011
【図１０】
2019123601.tif 000012
【図１１】
2019123601.tif 000013
【図１２】
2019123601.tif 000014
【図１３】
2019123601.tif 000015
【図１４】
2019123601.tif 000016
【図１５】
2019123601.tif 000017
【図１６】
2019123601.tif 000018
【図１７】
2019123601.tif 000019
【図１８】
2019123601.tif 000020
【図１９】
2019123601.tif 000021
【図２０】
2019123601.tif 000022
【図２１】
2019123601.tif 000023
【図２２】
2019123601.tif 000024
【図２３】
2019123601.tif 000025
【図２４】
2019123601.tif 000026
【図２５】
2019123601.tif 000027
【図２６】
2019123601.tif 000028
【図２７】
2019123601.tif 000029
【図２８】
2019123601.tif 000030
【図２９】
2019123601.tif 000031
【図３０】
2019123601.tif 000032
【図３１】
2019123601.tif 000033
【図３２】
2019123601.tif 000034
【図３３】
2019123601.tif 000035
【図３４】
2019123601.tif 000036
【図３５】
2019123601.tif 000037
【手続補正書】
【提出日】令和2年1月17日(2020.1.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
チャネルを有する半導体装置であって、
第１の主面と、前記第１の主面と反対の第２の主面とを有し、前記第２の主面に平行な面内方向を有する半導体基板と、
前記半導体基板の前記第１の主面上に設けられたドレイン電極と
前記半導体基板の前記第２の主面上に設けられ、第１の導電型を有するドリフト層と、
前記ドリフト層上に設けられ、前記第１の導電型と異なる第２の導電型を有し、前記半導体装置の前記チャネルをなす部分を有するウェル領域と、
前記ウェル領域上に設けられ、前記第２の導電型を有し、前記ウェル領域の抵抗率よりも低い抵抗率を有するウェルコンタクト領域と、
前記ウェル領域によって前記ドリフト層から隔てられて前記ウェル領域上に設けられ、前記第１の導電型を有するソースコンタクト領域と、
前記ウェル領域によって前記ドリフト層から隔てられて前記ウェル領域上に設けられ、前記面内方向において前記ソースコンタクト領域に隣接し、前記第１の導電型を有し、前記ソースコンタクト領域のシート抵抗に比して高いシート抵抗を有するソース抵抗領域と、
前記ウェル領域の前記チャネルを覆うゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ソースコンタクト領域と前記ウェルコンタクト領域と前記ソース抵抗領域とに接し、前記チャネルへ少なくとも前記ソース抵抗領域を介してつながるソース電極と、
を備える、半導体装置。
【請求項２】
前記半導体装置は、前記ゲート絶縁膜を含む絶縁層を有しており、前記絶縁層には、前記ソース電極が埋め込まれたコンタクトホールが設けられており、前記コンタクトホールは、前記ソース抵抗領域を横切る外周を有している、請求項１に記載の半導体装置。
【請求項３】
前記チャネルは前記面内方向に沿って延びていることを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
前記ウェル領域を貫通して前記ドリフト層に達する側壁を有するトレンチが設けられており、前記チャネルは前記側壁上に配置されていることを特徴とする、請求項１または２に記載の半導体装置。
【請求項５】
前記トレンチの底部に設けられ、前記第２の導電型を有するトレンチ底部保護領域と、
前記トレンチの前記側壁の一部に設けられ、前記トレンチ底部保護領域と前記ウェル領域とに接し、前記第２の導電型を有するトレンチ側壁保護領域と、
をさらに備える、請求項４に記載の半導体装置。
【請求項６】
平面視において、前記トレンチ側壁保護領域の少なくとも一部は、前記ウェルコンタクト領域と隣接するかまたは重なるように配置されていることを特徴とする、請求項５に記載の半導体装置。
【請求項７】
前記ソース抵抗領域に隣接し、前記ソースコンタクト領域から離れ、前記ウェル領域によって前記ドリフト層から隔てられ、前記第１の導電型を有するソースエクステンション領域をさらに備え、前記ソース抵抗領域は前記ソースエクステンション領域を介して前記チャネルへつながっていることを特徴とする、請求項１から６のいずれか１項に記載の半導体装置。
【請求項８】
前記ソース抵抗領域および前記ウェルコンタクト領域の各々は、面内方向において、前記ソースコンタクト領域と前記ソースエクステンション領域との間に配置されていることを特徴とする、請求項７に記載の半導体装置。
【請求項９】
前記面内方向において前記ソース抵抗領域は前記ウェルコンタクト領域に隣接していることを特徴とする、請求項１から８のいずれか１項に記載の半導体装置。
【請求項１０】
前記ソース抵抗領域は、前記ウェル領域上に配置された第１の部分と、前記第１の部分上に配置された第２の部分とを有しており、前記第１の部分の抵抗率は前記第２の部分の抵抗率よりも低いことを特徴とする、請求項１から９のいずれか１項に記載の半導体装置。
【請求項１１】
前記ウェルコンタクト領域は、前記ゲート絶縁膜のみを介して前記ゲート電極に接する部分を有しないように配置されていることを特徴とする、請求項１から１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記ソース電極と前記ソース抵抗領域との間のコンタクト抵抗は、前記ソース電極と前記ソースコンタクト領域との間のコンタクト抵抗より、１０倍以上大きいことを特徴とする、請求項１から１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記半導体装置は、ストライプ形状で配置された複数のユニットセルを有し、
前記ウェルコンタクト領域は、前記ストライプ形状が延びる方向に交差する方向において前記ソースコンタクト領域を介して互いに対向する部分を有し、前記対向する部分の中心は前記ストライプ形状が延びる方向においてずらされている、請求項１から１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記半導体基板、前記ドリフト層、および前記ウェル領域は、炭化珪素からなる、請求項１から１３のいずれか１項に記載の半導体装置。
【国際調査報告】
2019123601.tif 000038
2019123601.tif 000039
2019123601.tif 000040
2019123601.tif 000041