(57)【要約】  入力整合回路と、該入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、該入力整合回路から信号を受ける第１ダミートランジスタと、該入力整合回路から信号を受ける第２ダミートランジスタと、該増幅用トランジスタの出力を出力する出力整合回路と、を備え、該増幅用トランジスタは、該第１ダミートランジスタと該第２ダミートランジスタに挟まれ、該増幅用トランジスタ、該第１ダミートランジスタ及び該第２ダミートランジスタは、該入力整合回路に沿って一列に設けられたことを特徴とする。
2019229795.tif 000002
【特許請求の範囲】
【請求項１】
入力整合回路と、
前記入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、
前記入力整合回路から信号を受ける第１ダミートランジスタと、
前記入力整合回路から信号を受ける第２ダミートランジスタと、
前記増幅用トランジスタの出力を出力する出力整合回路と、を備え、
前記増幅用トランジスタは、前記第１ダミートランジスタと前記第２ダミートランジスタに挟まれ、
前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタは、前記入力整合回路に沿って一列に設けられたことを特徴とする増幅器。
【請求項２】
前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタの構造は同じであることを特徴とする請求項１に記載の増幅器。
【請求項３】
前記第１ダミートランジスタと前記第２ダミートランジスタの出力を遮断する遮断回路を備えたことを特徴とする請求項１又は２に記載の増幅器。
【請求項４】
前記遮断回路は、ＬＣ整合回路とチョークコイルを有することを特徴とする請求項３に記載の増幅器。
【請求項５】
前記第１ダミートランジスタと前記第２ダミートランジスタの構造を、前記増幅用トランジスタの構造と相違させることで、前記第１ダミートランジスタと前記第２ダミートランジスタに流れる電流を、前記増幅用トランジスタに流れる電流に一致させたことを特徴とする請求項１に記載の増幅器。
【請求項６】
前記入力整合回路から信号を受け、前記出力整合回路に信号を出力する追加増幅用トランジスタと、
前記入力整合回路から信号を受ける第３ダミートランジスタと、を備え、
前記追加増幅用トランジスタは、前記第２ダミートランジスタと前記第３ダミートランジスタに挟まれ、
前記第１ダミートランジスタ、前記第２ダミートランジスタ及び前記第３ダミートランジスタは、マルチフィンガー構造を有するトランジスタであることを特徴とする請求項１から４のいずれか１項に記載の増幅器。
【請求項７】
前記入力整合回路に、前記第１ダミートランジスタ、前記第２ダミートランジスタ及び前記第３ダミートランジスタのインピーダンス調整部を設けたことを特徴とする請求項６に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は増幅器に関する。
【背景技術】
【０００２】
特許文献１には、マルチフィンガー構造の電界効果トランジスタにおいて、ボンディングワイヤの長さ、太さ及び本数を調整し、相互インダクタンスと自己インダクタンスの値を変更することにより、インダクタンス分布を制御して入出力信号の位相を同相化する方法が示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本特開２０１０−１６１３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、入出力信号を同相化するために端部に配置されるトランジスタの自己インダクタンスを制御することにより、見かけ上インダクタンス分布を均一にする手法がとられている。この場合、製造ばらつき等の影響によりインダクタンスを完全に均一にすることは困難である。さらに、温度又は動作電力が変更となりＲＦ電流が変動した場合には、インダクタンス分布の不均一さとＲＦ電流の変動が乗算され、入力信号を同振幅かつ同位相に保つことが困難となる。この場合、ＲＦ出力が不均一となり、利得又は出力が低下する問題があった。【０００５】
本発明は上述の問題を解決するためになされたものであり、複数の増幅用トランジスタを用いた増幅器において、信号位相を均一に近づけることができる増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本願の発明にかかる増幅器は、入力整合回路と、該入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、該入力整合回路から信号を受ける第１ダミートランジスタと、該入力整合回路から信号を受ける第２ダミートランジスタと、該増幅用トランジスタの出力を出力する出力整合回路と、を備え、該増幅用トランジスタは、該第１ダミートランジスタと該第２ダミートランジスタに挟まれ、該増幅用トランジスタ、該第１ダミートランジスタ及び該第２ダミートランジスタは、該入力整合回路に沿って一列に設けられたことを特徴とする。【０００７】
本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【０００８】
この発明によれば、一列に設けられた増幅用トランジスタの両端に出力電力に寄与しないダミートランジスタを設けることで、信号位相を均一に近づけることができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係る増幅器の平面図である。
【図２】トランジスタの拡大図である。
【図３】等価回路図である。
【図４】実施の形態２に係る増幅器の平面図である。
【図５】実施の形態３に係る増幅器の平面図である。
【図６】インピーダンスの調整例を示す図である。
【図７】インピーダンスの調整例を示す図である。
【図８】インピーダンスの調整例を示す図である。
【図９】インピーダンスの調整例を示す図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態に係る増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１１】
実施の形態１．
図１は、実施の形態１に係る増幅器の平面図である。この増幅器は、例えばマイクロ波帯からミリ波帯で高周波信号を増幅する高周波電力増幅器として機能する。この増幅器は、例えば高周波信号が入力される入力端子１１を備えている。入力端子１１はボンディングワイヤ１２によって入力整合回路１３に接続されている。入力整合回路１３は例えば、絶縁基板とその上に設けられた金属パターンを有する。
【００１２】
入力整合回路１３は、ボンディングワイヤ１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆを介して、それぞれ、第１ダミートランジスタ１５ａ、増幅用トランジスタ１６ａ、増幅用トランジスタ１６ｂ、増幅用トランジスタ１６ｃ、増幅用トランジスタ１６ｄ、第２ダミートランジスタ１５ｂに接続されている。第１ダミートランジスタ１５ａ、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄ、及び第２ダミートランジスタ１５ｂは入力整合回路１３から信号を受け、その信号を増幅する。増幅用トランジスタの数は、特に限定されず、１つでもよいし、複数でもよい。少なくとも１つの増幅用トランジスタが設けられる。
【００１３】
増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄ、第１ダミートランジスタ１５ａ及び第２ダミートランジスタ１５ｂは、入力整合回路１３に沿って一列に設けられている。増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄは、第１ダミートランジスタ１５ａと第２ダミートランジスタ１５ｂに挟まれている。すなわち、１列に設けられた増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄの一端に第１ダミートランジスタ１５ａが隣接して設けられ、他端に第２ダミートランジスタ１５ｂが隣接して設けられている。
【００１４】
例えば、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄ、第１ダミートランジスタ１５ａ及び第２ダミートランジスタ１５ｂを構成する単位トランジスタは同じものを用いることができる。図２は、そのような単位トランジスタの構成例を示す図である。単位トランジスタは、ゲートパッド１５ｇと、ゲートパッド１５ｇに接続された複数のゲートフィンガー１５ｇｆを有している。さらに、ソースパッド１５ｓと、ソースパッド１５ｓに接続された複数のソースフィンガー１５ｓｆと、ドレインパッド１５ｄと、ドレインパッド１５ｄに接続された複数のドレインフィンガー１５ｄｆが設けられている。ソースパッド１５ｓはビア１５ｖを介して接地されている。ゲートパッド１５ｇに入力信号を入力するためのボンディングワイヤを接続する。ドレインパッド１５ｄに出力用のボンディングワイヤを接続する。単位トランジスタを構成するゲートの長さ、ゲートの幅及び電極間距離等は、予め定められた出力電力に応じて設定される。
【００１５】
第１ダミートランジスタ１５ａ、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄ及び第２ダミートランジスタ１５ｂのドレインパッドは、それぞれボンディングワイヤ１７ａ、１７ｂ、１７ｃ、１７ｄ、１７ｅ、１７ｆを介して出力整合回路１９に接続されている。出力整合回路１９は、金属パターン１９ａ、１９ｂ、１９ｃと遮断回路１８ａ、１８ｂを備えている。
【００１６】
ボンディングワイヤ１７ｂ、１７ｃ、１７ｄ、１７ｅは金属パターン１９ａに接続されている。金属パターン１９ａはボンディングワイヤ２０を介して出力端子２１に接続されている。そのため、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄの出力が、ボンディングワイヤ１７ｂ、１７ｃ、１７ｄ、１７ｅ、金属パターン１９ａ及びボンディングワイヤ２０を介して出力端子２１に出力される。
【００１７】
他方、ボンディングワイヤ１７ａ、１７ｂはそれぞれ金属パターン１９ｂ、１９ｃに接続されている。金属パターン１９ｂは遮断回路１８ａに接続され、金属パターン１９ｃは遮断回路１８ｂに接続されている。遮断回路１８ａ、１８ｂは第１ダミートランジスタ１５ａと第２ダミートランジスタ１５ｂの出力を遮断する任意の回路とすることができる。遮断回路１８ａ、１８ｂとして例えば、ＬＣ整合回路とチョークコイルを有する構成を採用することができる。遮断回路１８ａ、１８ｂによって第１ダミートランジスタ１５ａと第２ダミートランジスタ１５ｂの出力は遮断され、これらの出力は出力端子２１に伝送されない。したがって、出力整合回路１９は増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄの出力を出力するが、第１ダミートランジスタ１５ａ及び第２ダミートランジスタ１５ｂの出力は出力しない。言いかえれば、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄからの出力のみを金属パターン１９ａにより合成して、出力端子２１に伝送する。
【００１８】
増幅器はパッケージ２２を備えている。入力端子１１と出力端子２１がパッケージ２２の縁に固定されている。そして、入力整合回路１３、第１ダミートランジスタ１５ａ、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄ、第２ダミートランジスタ１５ｂ及び出力整合回路１９が、パッケージ２２に格納されている。
【００１９】
図３は、実施の形態１の増幅器の等価回路の例を示す図である。ＲＦ入力信号は、パッケージの入力端子１１から入力され、ボンディングワイヤ１２を介して入力整合回路１３に入力される。入力整合回路１３は、例えばＲＦ信号が同振幅かつ同位相で各トランジスタに分配されるように設計することができる。そして、入力整合回路１３から、第１ダミートランジスタ１５ａ、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄ及び第２ダミートランジスタ１５ｂにＲＦ信号が入力される。このとき、各トランジスタに信号を伝送するためのボンディングワイヤ１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆは同じ形状としてもよいが、必要に応じて形状又は接続位置を変更してもよい。
【００２０】
第１ダミートランジスタ１５ａと第２ダミートランジスタ１５ｂから出力されたＲＦ信号は、例えばＬＣ整合回路とチョークコイルを備えた遮断回路１８ａ、１８ｂにより遮断され、出力端子２１に出力されない。他方、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄから出力されたＲＦ信号は、例えば同位相かつ同振幅で合成されるよう設計された出力整合回路１９の金属パターン１９ａにより電力合成され、ボンディングワイヤ２０を介して出力端子２１から出力される。このように、複数並列接続された６つのトランジスタの両端に位置する２つのトランジスタは、ＲＦ出力に寄与しないダミートランジスタとした。
【００２１】
ここで、第１ダミートランジスタ１５ａに接続されるボンディングワイヤ１４ａと、第２ダミートランジスタ１５ｂに接続されるボンディングワイヤ１４ｆのインダクタンスをＬ１とし、これらのボンディングワイヤ１４ａ、１４ｆに挟まれたボンディングワイヤ１４ｂ、１４ｃ、１４ｄ、１４ｅのインダクタンスをＬ２とする。そして、ボンディングワイヤ１４ａ〜１４ｆの形状が同じであり、全てのトランジスタに流れるＲＦ電流も同じとし、自己インダクタンスをＬとし相互インダクタンスをＭとすると、このＬ１、Ｌ２は以下の式で得ることができる。
Ｌ１＝Ｌ＋Ｍ
Ｌ２＝Ｌ＋２Ｍ
【００２２】
これらの式から、端部のボンディングワイヤ１４ａ、１４ｆのインダクタンスは、内側のボンディングワイヤ１４ｂ、１４ｃ、１４ｄ、１４ｅのインダクタンスより小さくなることが分かる。したがって、ボンディングワイヤ１４ａ〜１４ｆを経由した信号を全て出力端子２１に接続すると、インダクタンスの不均衡が生じる。しかしながら、実施の形態１に係る増幅器では、一列に設けられたトランジスタの端部に第１ダミートランジスタ１５ａと第２ダミートランジスタ１５ｂを設けてこれらのトランジスタの出力を遮断回路１８ａ、１８ｂで遮断する。これにより、相対的に相互インダクタンスＭが小さいワイヤによる、出力への影響を回避することができる。言いかえれば、一列に設けたトランジスタの端部に増幅用トランジスタを配置することを回避し、伝搬信号の位相を揃える必要のある増幅用トランジスタを、インダクタンス分布が乱れる端部に配置する必要がなくなる。
【００２３】
このように、第１ダミートランジスタ１５ａと第２ダミートランジスタ１５ｂを設けることで、これらがない場合と比べて増幅用トランジスタのインダクタンスの減少を抑制し、インダクタンス分布をより均一にすることができる。インダクタンスの均一化は、信号の位相の統一に寄与する。この結果、入出力ＲＦ信号を、同振幅かつ同位相に近づけることができるため、高利得化および高出力が可能となる。
【００２４】
遮断回路１８ａ、１８ｂの構成は、ＬＣ整合回路とチョークコイルを有する構成に限定されず、高周波信号を遮断又は減衰させる任意の構成を採用することができる。
【００２５】
増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄ、第１ダミートランジスタ１５ａ及び第２ダミートランジスタ１５ｂの構造は同じとした。したがって、使用条件によってＲＦ電流が変動したり、温度、使用周波数又は動作電力が変動したりしたときに、これらのトランジスタの特性変動量は均一である。これにより、これらの変動によって伝搬信号の振幅及び位相が変動することを抑制できる。
【００２６】
実施の形態２．
図４は、実施の形態２に係る増幅器の平面図である。この増幅器は、第１ダミートランジスタ３０ａと第２ダミートランジスタ３０ｂと増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄを流れるＲＦ電流が一致するように、第１第２ダミートランジスタ３０ａ、３０ｂのトランジスタ構造を最適化したものである。すなわち、第１ダミートランジスタ３０ａと第２ダミートランジスタ３０ｂの構造を、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄの構造と相違させることで、第１ダミートランジスタ３０ａと第２ダミートランジスタ３０ｂに流れる電流を、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄに流れる電流に一致させた。
【００２７】
すべてのトランジスタの構造を統一した場合、ダミートランジスタを流れるＲＦ電流は、相互インダクタンスの影響により、増幅用トランジスタのＲＦ電流とは異なる値となってしまう。そうすると、ダミートランジスタの隣に配置される増幅トランジスタの相互インダクタンスに影響を与えてしまう。そこで、実施の形態２では、例えば、ダミートランジスタの電極構造を最適化することで、ダミートランジスタのインダクタンスの減少により発生するＲＦ電流の変動を補償することとした。これにより、ダミートランジスタの隣に配置される増幅用トランジスタのインダクタンスを、他の増幅用トランジスタのインダクタンスと均一化することができる。これにより、伝搬信号を同振幅かつ同位相に近づけることができるため、高利得化および高出力が可能となる。
【００２８】
第１ダミートランジスタ３０ａと第２ダミートランジスタ３０ｂに流れる電流を、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄに流れる電流に一致させるために、第１ダミートランジスタ３０ａと第２ダミートランジスタ３０ｂのゲート幅、ゲート長又はフィンガー本数を所望の出力電力に応じて設定することができる。
【００２９】
例えば、第１第２ダミートランジスタ３０ａ、３０ｂと増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄの構造を統一すると、第１第２ダミートランジスタ３０ａ、３０ｂに、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄより大きい電流が流れることがある。この場合、第１第２ダミートランジスタ３０ａ、３０ｂのゲート幅を増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄのゲート幅より小さくしたり、第１第２ダミートランジスタ３０ａ、３０ｂのゲート長を増幅用トランジスタのゲート長よりも大きくしたり、第１第２ダミートランジスタ３０ａ、３０ｂのフィンガー本数を増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄのフィンガー本数より少なくしたりすることができる。
【００３０】
実施の形態３．
図５は、実施の形態３に係る増幅器の平面図である。この増幅器では、増幅用トランジスタとダミートランジスタは交互に並べられている。図５には、第１ダミートランジスタ４０ａ、増幅用トランジスタ４２ａ、第２ダミートランジスタ４０ｂ、追加増幅用トランジスタ４２ｂ及び第３ダミートランジスタ４０ｃがこの順に一列に並んだ構成が示されている。第１ダミートランジスタ４０ａ、増幅用トランジスタ４２ａ、第２ダミートランジスタ４０ｂ、追加増幅用トランジスタ４２ｂ及び第３ダミートランジスタ４０ｃは、それぞれ入力整合回路から信号を受ける。そして、増幅用トランジスタ４２ａと追加増幅用トランジスタ４２ｂの出力信号が、出力整合回路１９に出力され、出力端子２１に伝送される。
【００３１】
第１、第２、第３ダミートランジスタ４０ａ、４０ｂ、４０ｃは入力整合回路１３から信号を受け信号を増幅するが、増幅された信号はそれぞれ遮断回路５０ａ、５０ｂ、５０ｃによって遮断される。そのため、第１、第２、第３ダミートランジスタ４０ａ、４０ｂ、４０ｃの出力は出力端子２１に伝送されない。遮断回路５０ａ、５０ｂ、５０ｃは例えば接地されたビアホールに接続されたＭＩＭキャパシタとスパイラルインダクタで構成されたＬＣ整合回路とチョークコイルなどで構成する。こられの遮断回路は例えば図３の遮断回路１８ａと同じ構成とすることができる。
【００３２】
例えば、第１、第２、第３ダミートランジスタ４０ａ、４０ｂ、４０ｃは、マルチフィンガー構造を有するトランジスタとすることができる。第１、第２、第３ダミートランジスタ４０ａ、４０ｂ、４０ｃは、増幅用トランジスタへ与える相互インダクタンスの影響を考慮して、ゲート長、ゲート幅又はフィンガー本数が設定され、フィンガー本数を変更できるようにレイアウトされる。ダミートランジスタに使用するフィンガー本数を調整することで、ダミートランジスタを流れるＲＦ電流を制御することができる。この調整によって、ダミートランジスタに流れるＲＦ電流に応じた相互インダクタンスが生じるので、増幅用トランジスタのインダクタンスを制御することができる。つまり、ダミートランジスタに使用するフィンガー本数を調整することで、増幅用トランジスタの入力インピーダンスを調整することができる。具体的には、第１ダミートランジスタ４０ａと第２ダミートランジスタ４０ｂのフィンガー本数を調整することで増幅用トランジスタ４２ａの入力インピーダンスを調整することができ、第２ダミートランジスタ４０ｂと第３ダミートランジスタ４０ｃのフィンガー本数を調整することで追加増幅用トランジスタ４２ｂの入力インピーダンスを調整することができる。
【００３３】
ダミートランジスタに接続される入力整合回路１３は、ダミートランジスタのフィンガー本数に応じて調整可能なパタンレイアウトとすることができる。ここでいう調整とは、ダミートランジスタのフィンガー本数に応じて、ボンディングワイヤに流れる電流量を制御するために、インピーダンスを最適化することを意味する。インピーダンスを制御することは、ダミートランジスタへ流れる電流量の制御を意味するので、フィンガー本数の変更と同じ意味を持つ。したがって、ダミートランジスタに使用するフィンガー本数を調整することと、入力整合回路１３のパタンレイアウトの調整によってインピーダンス制御することの両方又は一方を採用することで、増幅用トランジスタ４２ａと追加増幅用トランジスタ４２ｂの入力インピーダンスを調整することができる。入力整合回路１３のパタンレイアウトの調整例を図６−９に示す。図６は、接続リボン６０の位置によってインピーダンスを調整することを示す。図７は、接続リボン６０とスパイラルインダクタ６２によってインピーダンスを調整することを示す。図８は接続ワイヤボンド６４の位置によってインピーダンスを調整することを示す。図９は接続ワイヤボンド６４の位置と、抵抗膜６６の提供によってインピーダンスを調整することを示す。これらはいずれも、入力整合回路１３にダミートランジスタのインピーダンス調整部を設けたという点で共通している。図６−９に示す方法とは別の方法でインピーダンスを調整してもよい。
【符号の説明】
【００３４】
１３  入力整合回路、  １６ａ，１６ｂ，１６ｃ，１６ｄ  増幅用トランジスタ、  １５ａ  第１ダミートランジスタ、  １５ｂ  第２ダミートランジスタ、  １９  出力整合回路
【図１】
2019229795.tif 000003
【図２】
2019229795.tif 000004
【図３】
2019229795.tif 000005
【図４】
2019229795.tif 000006
【図５】
2019229795.tif 000007
【図６】
2019229795.tif 000008
【図７】
2019229795.tif 000009
【図８】
2019229795.tif 000010
【図９】
2019229795.tif 000011
【手続補正書】
【提出日】平成30年10月4日(2018.10.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力整合回路と、
前記入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、
前記入力整合回路から信号を受ける第１ダミートランジスタと、
前記入力整合回路から信号を受ける第２ダミートランジスタと、
前記増幅用トランジスタの出力を出力する出力整合回路と、を備え、
前記増幅用トランジスタは、前記第１ダミートランジスタと前記第２ダミートランジスタに挟まれ、
前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタは、前記入力整合回路に沿って一列に設けられ、
前記第１ダミートランジスタと前記第２ダミートランジスタの出力を遮断する遮断回路を備えたことを特徴とする増幅器。
【請求項２】
前記遮断回路は、ＬＣ整合回路とチョークコイルを有することを特徴とする請求項１に記載の増幅器。
【請求項３】
入力整合回路と、
前記入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、
前記入力整合回路から信号を受ける第１ダミートランジスタと、
前記入力整合回路から信号を受ける第２ダミートランジスタと、
前記増幅用トランジスタの出力を出力する出力整合回路と、を備え、
前記増幅用トランジスタは、前記第１ダミートランジスタと前記第２ダミートランジスタに挟まれ、
前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタは、前記入力整合回路に沿って一列に設けられ、
前記第１ダミートランジスタと前記第２ダミートランジスタの構造を、前記増幅用トランジスタの構造と相違させることで、前記第１ダミートランジスタと前記第２ダミートランジスタに流れる電流を、前記増幅用トランジスタに流れる電流に一致させたことを特徴とする増幅器。
【請求項４】
入力整合回路と、
前記入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、
前記入力整合回路から信号を受ける第１ダミートランジスタと、
前記入力整合回路から信号を受ける第２ダミートランジスタと、
前記増幅用トランジスタの出力を出力する出力整合回路と、を備え、
前記増幅用トランジスタは、前記第１ダミートランジスタと前記第２ダミートランジスタに挟まれ、
前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタは、前記入力整合回路に沿って一列に設けられ、
前記入力整合回路から信号を受け、前記出力整合回路に信号を出力する追加増幅用トランジスタと、
前記入力整合回路から信号を受ける第３ダミートランジスタと、を備え、
前記追加増幅用トランジスタは、前記第２ダミートランジスタと前記第３ダミートランジスタに挟まれ、
前記第１ダミートランジスタ、前記第２ダミートランジスタ及び前記第３ダミートランジスタは、マルチフィンガー構造を有するトランジスタであることを特徴とする増幅器。
【請求項５】
前記入力整合回路に、前記第１ダミートランジスタ、前記第２ダミートランジスタ及び前記第３ダミートランジスタのインピーダンス調整部を設けたことを特徴とする請求項４に記載の増幅器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本願の発明にかかる増幅器は、入力整合回路と、該入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、該入力整合回路から信号を受ける第１ダミートランジスタと、該入力整合回路から信号を受ける第２ダミートランジスタと、該増幅用トランジスタの出力を出力する出力整合回路と、を備え、該増幅用トランジスタは、該第１ダミートランジスタと該第２ダミートランジスタに挟まれ、該増幅用トランジスタ、該第１ダミートランジスタ及び該第２ダミートランジスタは、該入力整合回路に沿って一列に設けられ、該第１ダミートランジスタと該第２ダミートランジスタの出力を遮断する遮断回路を備えたことを特徴とする。
【手続補正書】
【提出日】平成31年2月20日(2019.2.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力整合回路と、
前記入力整合回路からボンディングワイヤを経由して信号を受ける少なくとも１つの増幅用トランジスタと、
前記入力整合回路からボンディングワイヤを経由して信号を受ける第１ダミートランジスタと、
前記入力整合回路からボンディングワイヤを経由して信号を受ける第２ダミートランジスタと、
前記増幅用トランジスタの出力を出力する出力整合回路と、を備え、
前記増幅用トランジスタは、前記第１ダミートランジスタと前記第２ダミートランジスタに挟まれ、
前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタは、前記入力整合回路に沿って一列に設けられ、
前記第１ダミートランジスタと前記第２ダミートランジスタの出力を遮断する遮断回路を備えたことを特徴とする増幅器。
【請求項２】
入力整合回路と、
前記入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、
前記入力整合回路から信号を受ける第１ダミートランジスタと、
前記入力整合回路から信号を受ける第２ダミートランジスタと、
前記増幅用トランジスタの出力を出力する出力整合回路と、を備え、
前記増幅用トランジスタは、前記第１ダミートランジスタと前記第２ダミートランジスタに挟まれ、
前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタは、前記入力整合回路に沿って一列に設けられ、
前記第１ダミートランジスタと前記第２ダミートランジスタの出力を遮断する遮断回路を備え、
前記遮断回路は、ＬＣ整合回路とチョークコイルを有することを特徴とする増幅器。
【請求項３】
入力整合回路と、
前記入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、
前記入力整合回路から信号を受ける第１ダミートランジスタと、
前記入力整合回路から信号を受ける第２ダミートランジスタと、
前記増幅用トランジスタの出力を出力する出力整合回路と、を備え、
前記増幅用トランジスタは、前記第１ダミートランジスタと前記第２ダミートランジスタに挟まれ、
前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタは、前記入力整合回路に沿って一列に設けられ、
前記第１ダミートランジスタと前記第２ダミートランジスタの構造を、前記増幅用トランジスタの構造と相違させることで、前記第１ダミートランジスタと前記第２ダミートランジスタに流れる電流を、前記増幅用トランジスタに流れる電流に一致させたことを特徴とする増幅器。
【請求項４】
入力整合回路と、
前記入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、
前記入力整合回路から信号を受ける第１ダミートランジスタと、
前記入力整合回路から信号を受ける第２ダミートランジスタと、
前記増幅用トランジスタの出力を出力する出力整合回路と、を備え、
前記増幅用トランジスタは、前記第１ダミートランジスタと前記第２ダミートランジスタに挟まれ、
前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタは、前記入力整合回路に沿って一列に設けられ、
前記入力整合回路から信号を受け、前記出力整合回路に信号を出力する追加増幅用トランジスタと、
前記入力整合回路から信号を受ける第３ダミートランジスタと、を備え、
前記追加増幅用トランジスタは、前記第２ダミートランジスタと前記第３ダミートランジスタに挟まれ、
前記第１ダミートランジスタ、前記第２ダミートランジスタ及び前記第３ダミートランジスタは、マルチフィンガー構造を有するトランジスタであることを特徴とする増幅器。
【請求項５】
前記入力整合回路に、前記第１ダミートランジスタ、前記第２ダミートランジスタ及び前記第３ダミートランジスタのインピーダンス調整部を設けたことを特徴とする請求項４に記載の増幅器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本願の発明にかかる増幅器は、入力整合回路と、該入力整合回路からボンディングワイヤを経由して信号を受ける少なくとも１つの増幅用トランジスタと、該入力整合回路からボンディングワイヤを経由して信号を受ける第１ダミートランジスタと、該入力整合回路からボンディングワイヤを経由して信号を受ける第２ダミートランジスタと、該増幅用トランジスタの出力を出力する出力整合回路と、を備え、該増幅用トランジスタは、該第１ダミートランジスタと該第２ダミートランジスタに挟まれ、該増幅用トランジスタ、該第１ダミートランジスタ及び該第２ダミートランジスタは、該入力整合回路に沿って一列に設けられ、該第１ダミートランジスタと該第２ダミートランジスタの出力を遮断する遮断回路を備えたことを特徴とする。
【手続補正書】
【提出日】平成31年4月17日(2019.4.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力整合回路と、
前記入力整合回路からボンディングワイヤを経由して信号を受ける少なくとも１つの増幅用トランジスタと、
前記入力整合回路からボンディングワイヤを経由して信号を受ける第１ダミートランジスタと、
前記入力整合回路からボンディングワイヤを経由して信号を受ける第２ダミートランジスタと、
前記増幅用トランジスタの出力を出力する出力整合回路と、を備え、
前記増幅用トランジスタは、前記第１ダミートランジスタと前記第２ダミートランジスタに挟まれ、
前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタは、前記入力整合回路に沿って一列に設けられ、
前記第１ダミートランジスタと前記第２ダミートランジスタの出力を遮断する遮断回路を備え、
前記第１ダミートランジスタと前記第２ダミートランジスタによって増幅された信号は前記遮断回路によって遮断されることを特徴とする増幅器。
【請求項２】
入力整合回路と、
前記入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、
前記入力整合回路から信号を受ける第１ダミートランジスタと、
前記入力整合回路から信号を受ける第２ダミートランジスタと、
前記増幅用トランジスタの出力を出力する出力整合回路と、を備え、
前記増幅用トランジスタは、前記第１ダミートランジスタと前記第２ダミートランジスタに挟まれ、
前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタは、前記入力整合回路に沿って一列に設けられ、
前記第１ダミートランジスタと前記第２ダミートランジスタの出力を遮断する遮断回路を備え、
前記遮断回路は、ＬＣ整合回路とチョークコイルを有し、
前記第１ダミートランジスタと前記第２ダミートランジスタによって増幅された信号は前記遮断回路によって遮断されることを特徴とする増幅器。
【請求項３】
入力整合回路と、
前記入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、
前記入力整合回路から信号を受ける第１ダミートランジスタと、
前記入力整合回路から信号を受ける第２ダミートランジスタと、
前記増幅用トランジスタの出力を出力する出力整合回路と、
前記第１ダミートランジスタと前記第２ダミートランジスタの出力を遮断する遮断回路と、を備え、
前記増幅用トランジスタは、前記第１ダミートランジスタと前記第２ダミートランジスタに挟まれ、
前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタは、前記入力整合回路に沿って一列に設けられ、
前記第１ダミートランジスタと前記第２ダミートランジスタによって増幅された信号は前記遮断回路によって遮断され、
前記第１ダミートランジスタと前記第２ダミートランジスタの構造を、前記増幅用トランジスタの構造と相違させることで、前記第１ダミートランジスタと前記第２ダミートランジスタに流れる電流を、前記増幅用トランジスタに流れる電流に一致させたことを特徴とする増幅器。
【請求項４】
入力整合回路と、
前記入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、
前記入力整合回路から信号を受ける第１ダミートランジスタと、
前記入力整合回路から信号を受ける第２ダミートランジスタと、
前記増幅用トランジスタの出力を出力する出力整合回路と、を備え、
前記増幅用トランジスタは、前記第１ダミートランジスタと前記第２ダミートランジスタに挟まれ、
前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタは、前記入力整合回路に沿って一列に設けられ、
前記入力整合回路から信号を受け、前記出力整合回路に信号を出力する追加増幅用トランジスタと、
前記入力整合回路から信号を受ける第３ダミートランジスタと、
前記第１ダミートランジスタと前記第２ダミートランジスタと前記第３ダミートランジスタの出力を遮断する遮断回路と、を備え、
前記追加増幅用トランジスタは、前記第２ダミートランジスタと前記第３ダミートランジスタに挟まれ、
前記第１ダミートランジスタ、前記第２ダミートランジスタ及び前記第３ダミートランジスタは、マルチフィンガー構造を有するトランジスタであり、
前記第１ダミートランジスタと前記第２ダミートランジスタと前記第３ダミートランジスタによって増幅された信号は前記遮断回路によって遮断されることを特徴とする増幅器。
【請求項５】
前記入力整合回路に、前記第１ダミートランジスタ、前記第２ダミートランジスタ及び前記第３ダミートランジスタのインピーダンス調整部を設けたことを特徴とする請求項４に記載の増幅器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本願の発明にかかる増幅器は、入力整合回路と、該入力整合回路からボンディングワイヤを経由して信号を受ける少なくとも１つの増幅用トランジスタと、該入力整合回路からボンディングワイヤを経由して信号を受ける第１ダミートランジスタと、該入力整合回路からボンディングワイヤを経由して信号を受ける第２ダミートランジスタと、該増幅用トランジスタの出力を出力する出力整合回路と、を備え、該増幅用トランジスタは、該第１ダミートランジスタと該第２ダミートランジスタに挟まれ、該増幅用トランジスタ、該第１ダミートランジスタ及び該第２ダミートランジスタは、該入力整合回路に沿って一列に設けられ、該第１ダミートランジスタと該第２ダミートランジスタの出力を遮断する遮断回路を備え、該第１ダミートランジスタと該第２ダミートランジスタによって増幅された信号は該遮断回路によって遮断されることを特徴とする。
【国際調査報告】
2019229795.tif 000012
2019229795.tif 000013