(57)【要約】  寄生インダクタンスの影響を極力低減するとともに、放熱性に優れた電子回路装置を提供する。  電子回路装置（１）は、回路基板（ＰＣＢ）の第１の主面（ＰＣＢ１）に、スイッチング素子を含む回路素子（１１−１２，Ｃ２）が所定方向に沿ってマウントされるとともに、当該方向に沿って各回路素子（１１−１２，Ｃ２）を接続する仮想最短電流経路を含む第１の配線パターン（Ｐ１，Ｐ２，Ｐ４，Ｐ６）が形成され、第２の主面（ＰＣＢ２）に、仮想最短電流経路の形成領域に対向する対向電流経路を含む第２の配線パターン（Ｐ５）が形成され、第１と第２の配線パターンを電気的に接続するビア（Ｖ１，Ｖ２）と、第１の主面（ＰＣＢ１）のうちスイッチング素子（１１−１２）のマウント領域と第２の主面（ＰＣＢ２）のうち対向電流経路の側部領域とを接続する熱伝達用のビア（Ｖ１１，Ｖ１２）とが設けられ、第２の主面（ＰＣＢ２）に放熱部材（２０）が当接する。
2019092926.tif 000002
【特許請求の範囲】
【請求項１】
電力変換回路を構成するスイッチング素子を含む複数の回路素子がマウントされ、各回路素子を電気的に接続する配線パターンが形成された複層回路基板と、前記複層回路基板に当接する放熱部材と、を備えた電子回路装置であって、  前記複層回路基板の第１の主面に形成され、前記スイッチング素子を含む前記複数の回路素子が所定方向に沿ってマウントされるとともに、当該所定方向に沿って各回路素子を接続する仮想最短電流経路を含む第１の配線パターンと、  前記第１の主面と対向する第２の主面を含む特定層面に形成され、前記仮想最短電流経路の形成領域に対向する対向電流経路を含む第２の配線パターンと、  前記第１の主面に形成された前記第１の配線パターンと前記特定層面に形成された前記第２の配線パターンとを電気的に接続するビアと、  前記第１の主面のうち前記スイッチング素子のマウント領域と前記第２の主面とを前記対向電流経路の側部領域で接続する熱伝達用のビアと、が設けられ、  前記第２の主面に前記放熱部材が当接し、前記スイッチング素子で生じた熱が前記熱伝達用のビアを介して前記放熱部材により放熱されるように構成されている、電子回路装置。
【請求項２】
前記放熱用のビアは前記対向電流経路を挟む両側部に位置するように設けられている、請求項１に記載の電子回路装置。
【請求項３】
前記熱伝達用のビアの周囲であって前記第１または第２の主面の何れかに伝熱用の配線パターンが形成されている、請求項１または請求項２に記載の電子回路装置。
【請求項４】
前記電力変換回路は、ハイサイド側スイッチング素子及びローサイド側スイッチング素子の直列回路にコンデンサが並列接続された同期整流型降圧レギュレータであり、前記仮想最短電流経路は、前記コンデンサから前記ハイサイド側スイッチング素子を介してローサイド側スイッチング素子を結ぶ電流経路である、請求項１から請求項３の何れか１項に記載の電子回路装置。 
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、電子回路装置に関する。  本出願は、２０１７年１１月８日出願の日本出願第２０１７−２１５９１５号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
【背景技術】
【０００２】  特許文献１には、簡単な構造で、電力回路を構成するバスバーを効率良く冷却することができる回路構成体が開示されている。当該回路構成体は、電力回路を構成する複数本のバスバーと、このバスバーを冷却するための放熱部材とを備え、この放熱部材は絶縁層がコーティングされたバスバー接着面を有し、このバスバー接着面上に前記複数本のバスバーが並べられた状態で当該バスバー接着面に各バスバーが直接接着されている。【０００３】  そして、当該回路構成体は、例えば、複数枚のバスバー基板が積層された配電用回路と、配電用回路にブレーカ素子やスイッチ素子、さらには入力直流電圧を所望の出力電圧に電圧変換する直流レギュレータなどが組み込まれ、共通の車載電源から各電子ユニットに電力を分配する電気接続箱などに適用される。【０００４】  特許文献２には、電気自動車やプラグインハイブリッド車に搭載され、高電圧蓄電池から低電圧蓄電池への電力変換または低電圧蓄電池から高電圧蓄電池への電力変換を行う電力変換装置（ＤＣ／ＤＣコンバータ）であって、電力変換装置外に配置される電子機器等へ混入するノイズの低減のために、電力変換回路の入力側に入力フィルタ回路、電力変換回路の出力側に出力フィルタ回路などのフィルタ回路が接続された電子装置が開示されている。回路基板から空間伝播する電磁ノイズの影響を抑え、寄生インダクタンスを低減したフィルタ回路を備え、十分にノイズ低減された電圧を出力することができる電子装置である。【０００５】  詳述すると、当該電子装置は、筐体と、筐体内に設けられた回路基板と、筐体に設けられた貫通孔を貫通し、回路基板の出力を外部に出力または外部から回路基板に入力するための外部端子とを備え、フィルタコンデンサを有するフィルタ手段と、外部端子とフィルタ手段とを接続する第１の配線と、フィルタ手段よりも外部端子に近い位置で筐体に接続され、筐体とフィルタ手段とを接続する第２の配線と、を備えている。その結果、寄生インダクタンスや電磁誘導作用を低減して、フィルタ機能を確保することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−１６４０４０号公報
【特許文献２】特開２０１３−９９０５７号公報
【発明の概要】
【０００７】  本発明の一表現に係る電子回路装置は、電力変換回路を構成するスイッチング素子を含む複数の回路素子がマウントされ、各回路素子を電気的に接続する配線パターンが形成された複層回路基板と、前記複層回路基板に当接する放熱部材と、を備えた電子回路装置であって、前記複層回路基板の第１の主面に、前記スイッチング素子を含む前記複数の回路素子が所定方向に沿ってマウントされるとともに、当該所定方向に沿って各回路素子を接続する仮想最短電流経路を含む第１の配線パターンが形成され、前記第１の主面と対向する第２の主面を含む特定層面に、前記仮想最短電流経路の形成領域に対向する対向電流経路を含む第２の配線パターンが形成され、前記第１の主面に形成された前記第１の配線パターンと前記特定層面に形成された前記第２の配線パターンとを電気的に接続するビアと、前記第１の主面のうち前記スイッチング素子のマウント領域と前記第２の主面とを前記対向電流経路の側部領域で接続する熱伝達用のビアと、が設けられ、前記第２の主面に前記放熱部材が当接し、前記スイッチング素子で生じた熱が前記熱伝達用のビアを介して前記放熱部材により放熱されるように構成されていることを特徴とする。
【図面の簡単な説明】
【０００８】
【図１】電子回路装置の一例である直流レギュレータの回路図である。
【図２Ａ】電子回路装置の要部の断面図である。
【図２Ｂ】電子回路装置の要部の平面図である。
【図２Ｃ】電子回路装置の要部の背面図である。
【図３Ａ】電子回路装置に用いられるスイッチング素子の背面図である。
【図３Ｂ】電子回路装置に用いられるスイッチング素子の正面図である。
【図３Ｃ】電子回路装置に用いられるスイッチング素子の側面図である。
【図３Ｄ】電子回路装置に用いられるスイッチング素子の底面図である。
【図４】寄生インダクタンスが小さい場合のハイサイド側スイッチング素子のスイッ チング波形の説明図である。
【図５Ａ】本開示に係る電子回路装置の電流経路の説明図であり、要部の断面図である。
【図５Ｂ】本開示に係る電子回路装置の電流経路の説明図であり、要部の平面図である。
【図５Ｃ】本開示に係る電子回路装置の電流経路の説明図であり、要部の背面図である。
【図６Ａ】第１の比較例を示す電子回路装置の電流経路の説明図であり、要部の断面図である。
【図６Ｂ】第１の比較例を示す電子回路装置の電流経路の説明図であり、要部の平面図である。
【図６Ｃ】第１の比較例を示す電子回路装置の電流経路の説明図であり、要部の背面図である。
【図７Ａ】第２の比較例を示す電子回路装置の電流経路の説明図であり、要部の断面図である。
【図７Ｂ】第２の比較例を示す電子回路装置の電流経路の説明図であり、要部の平面図である。
【図７Ｃ】第２の比較例を示す電子回路装置の電流経路の説明図であり、要部の背面図である。
【図８】寄生インダクタンスが大きい場合のハイサイド側スイッチング素子のスイッチング波形の説明図である。
【発明を実施するための形態】
【０００９】  ［本開示が解決しようとする課題］  前述の特許文献１，２に開示された直流レギュレータなどの電力変換装置は、高密度実装のために、細幅の配線パターンやビアを介して各層にマウントされた回路素子が電気的に接続される両面基板や多層基板を用いている。
【００１０】  この様な回路基板では、信号線の配線パターンとグラウンド線の配線パターン、各配線間、ビア、マウントされる回路素子との間でＬ，Ｃ，Ｒの分布定数回路が三次元的に形成され、寄生容量や寄生インダクタンスが内在する。
【００１１】  特に、寄生インダクタンスの値は、配線パターン幅に反比例し、配線長さに比例する傾向があり、回路基板の両面に形成された配線パターン同士を電気的に接続するためビアの内壁に形成される銅箔パターンは薄肉であるため、大きな値の寄生インダクタンスが発生する。
【００１２】  この様な寄生インダクタンスの影響を受けて、電力変換装置に組み込まれる半導体スイッチング素子にはスイッチング時に大きなサージ電圧が印加される虞があるため、高耐圧の半導体スイッチング素子を用いる必要がある。その結果、オン抵抗が大きくなり導通損失が増えるという問題や、スイッチング時間が長くなって電力損失が大きくなるという問題があった。
【００１３】  特許文献１に開示された回路構成体は、電力回路を構成する複数本のバスバーを放熱部材と接触させて冷却することが主目的であり、バスバーではなく回路基板にマウントされた半導体スイッチング素子の放熱特性を改善するとともに、半導体スイッチング素子を含む電力回路に生じる寄生インダクタンスによる弊害を解消するという観点で、さらなる改良の余地があった。
【００１４】  また、特許文献２に開示された電子装置は、フィルタ回路の配線に生じる寄生インダクタンスなどによるノイズの影響を低減することを目的としており、回路基板にマウントされた半導体スイッチング素子の放熱特性を改善するとともに、電力変換装置自体に生じる寄生インダクタンスの影響を低減するという観点で、同様にさらなる改良の余地があった。
【００１５】  本開示の目的は、上述した問題点に鑑み、寄生インダクタンスの影響を極力低減し、放熱性に優れた電子回路装置を提供する点にある。
【００１６】  ［本開示の効果］  本開示によれば、寄生インダクタンスの影響を極力低減するとともに、放熱性に優れた電子回路装置を提供することができる。
【００１７】［発明の実施形態の説明］  最初に、一表現に係る、本発明の実施形態の内容を列記して説明する。  （１）本実施形態に係る電子回路装置は、電力変換回路を構成するスイッチング素子を含む複数の回路素子がマウントされ、各回路素子を電気的に接続する配線パターンが形成された複層回路基板と、前記複層回路基板に当接する放熱部材と、を備えた電子回路装置であって、前記複層回路基板の第１の主面に、前記スイッチング素子を含む前記複数の回路素子が所定方向に沿ってマウントされるとともに、当該所定方向に沿って各回路素子を接続する仮想最短電流経路を含む第１の配線パターンが形成され、前記第１の主面と対向する第２の主面を含む特定層面に、前記仮想最短電流経路の形成領域に対向する対向電流経路を含む第２の配線パターンが形成され、前記第１の主面に形成された前記第１の配線パターンと前記特定層面に形成された前記第２の配線パターンとを電気的に接続するビアと、前記第１の主面のうち前記スイッチング素子のマウント領域と前記第２の主面とを前記対向電流経路の側部領域で接続する熱伝達用のビアと、が設けられ、前記第２の主面に前記放熱部材が当接し、前記スイッチング素子で生じた熱が前記熱伝達用のビアを介して前記放熱部材により放熱されるように構成されている。
【００１８】  複層回路基板の第１の主面に配され、所定方向に沿ってマウントされたスイッチング素子を含む各回路素子を接続する仮想最短電流経路を含む第１の配線パターンと、複層回路基板の第２の主面を含む特定層面に配され、当該仮想最短電流経路に対向する対向電流経路を含む第２の配線パターンとがビアで接続されることにより、ビアを介して第１の配線パターンから第２の配線パターンに電流経路が形成される。主面に対して垂直方向視で当該仮想最短電流経路と対向電流経路が重畳配置され電流の流れる方向が逆方向になるので、当該仮想最短電流経路と対向電流経路を流れる電流により回路基板の厚み方向に生じる磁界の方向が逆方向となり互いに打ち消されるため、当該電流の変化に起因して生じる寄生インダクタンスの影響が効果的に低減されるようになる（以下、「インダクタンスの打消し効果」とも記載する。）。また、第１の主面にマウントされたスイッチング素子で生じる熱が熱伝達用のビアを介して第２の主面に伝達され、第２の主面に当接した放熱部材を介して効率的に放熱されるようになる。
【００１９】  （２）前記放熱用のビアが前記対向電流経路を挟む両側部に位置するように設けられていると、主面に対して垂直方向視で仮想最短電流経路と対向電流経路とを位置ずれすることなく対称に配置することができ、両経路を流れる電流により回路基板に沿って生じる磁界が効果的に打ち消されるようになる点で好ましい。
【００２０】  （３）前記熱伝達用のビアの周囲であって前記第１または第２の主面の何れかに伝熱用の配線パターンが形成されていると、より効率的に放熱できるようになる。
【００２１】  （４）前記電力変換回路は、ハイサイド側スイッチング素子及びローサイド側スイッチング素子の直列回路にコンデンサが並列接続された同期整流型降圧レギュレータである。前記仮想最短電流経路は、前記コンデンサから前記ハイサイド側スイッチング素子を介してローサイド側スイッチング素子を結ぶ電流経路であることが好ましい。
【００２２】  同期整流型降圧レギュレータは非同期整流型降圧レギュレータに比べて電力損失を大幅に低減できるという良さがある。ただし、寄生インダクタンスの値が大きいと、スイッチング損失が発生したり、デッドタイムの確保が困難になったり、ハイサイド側スイッチング素子に大きなサージ電圧が印加されて破損を招いたりする虞がある。
【００２３】  一方、コンデンサからハイサイド側スイッチング素子を介してローサイド側スイッチング素子に流れる仮想最短電流経路が第１の主面に形成され、当該仮想最短電流経路に対向するように対向電流経路が第２の主面に形成されることにより、寄生インダクタンスの値が大きく低減されるようになり、スイッチング損失が低減されるとともに容易にデッドタイムを確保することができ、さらにはオン抵抗が小さく導通損失の少ない低耐圧のスイッチング素子を用いることができるようになる。同時に、スイッチング素子に生じる熱が放熱用のビアを介して第２の主面に伝達されて放熱部材を介して効率的に放熱されるようになる。
【００２４】［発明の実施形態の詳細］  次に、本発明の実施形態について更に具体的に説明する。なお、本発明はこれらの例示に限定されるものではなく、添付の請求の範囲によって示され、請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【００２５】  ［電力変換回路の構成］  図１には、本開示の電子回路装置に組み込まれる電力変換回路の一例である同期整流型降圧レギュレータの回路図が示されている。当該同期整流型降圧レギュレータ１０は、リチウムイオン電池などのＤＣ４８Ｖの高圧の蓄電池の出力電圧を低圧のＤＣ１２Ｖに降圧して車載された各種の補機に給電し、或いは鉛蓄電池などの低圧の蓄電池を充電するために用いられる非絶縁の同期整流型降圧レギュレータである。
【００２６】  当該降圧レギュレータ１０は、入力端子Ｔ１，Ｔ２間に接続された電圧安定化のための電解コンデンサＣ１と、電解コンデンサＣ１に並列接続されたバイパス用のコンデンサＣ２と、コンデンサＣ１，Ｃ２に並列接続されたスイッチング回路ＳＣと、チョークコイルＬ１と平滑コンデンサＣ３とで構成されている。
【００２７】  スイッチング回路ＳＣは、ハイサイド側スイッチング素子１１とローサイド側スイッチング素子１２の直列回路で構成され、スイッチング素子１１，１２の接続部Ｎ１と出力端子Ｔ３との間にチョークコイルＬ１が接続され、出力端子Ｔ３，Ｔ４間に平滑コンデンサＣ３が接続されている。スイッチング素子としてＭＯＳ−ＦＥＴやＩＧＢＴが好適に用いられる。
【００２８】  ハイサイド側スイッチング素子１１とローサイド側スイッチング素子１２は、双方がオフする一定のデッドタイムを挟んで、交互にオンするようにゲート電圧が制御される。ハイサイド側スイッチング素子１１がオンすると、入力端子Ｔ１からハイサイド側スイッチング素子１１及びチョークコイルＬ１を介して平滑コンデンサＣ３が充電される。このとき、チョークコイルＬ１にエネルギーが蓄積される。
【００２９】  その後、ハイサイド側スイッチング素子１１がオフされ、デッドタイムを挟んでローサイド側スイッチング素子１２がオンされると、チョークコイルＬ１に蓄積されたエネルギーが、ローサイド側スイッチング素子１２を含む閉ループに沿って放出されて平滑コンデンサＣ３が充電される。
【００３０】  ハイサイド側スイッチング素子１１とローサイド側スイッチング素子１２のスイッチングのデューティを調整することにより、出力端子Ｔ３，Ｔ４間に所望の直流電圧が出力されるようになる。図には示されていないが、降圧レギュレータ１０には、出力端子Ｔ３，Ｔ４間の電圧をモニタしてハイサイド側スイッチング素子１１とローサイド側スイッチング素子１２のゲート電圧を制御する制御回路がさらに設けられている。
【００３１】  図８には、図１に示す電力変換回路が基板に組み込まれた場合のハイサイド側スイッチング素子１１の両端の電圧波形Ｖｈ及び電流波形Ｉｈが示されている。図１の破線で囲まれた回路部分の寄生インダクタンス値が大きいと、スイッチング素子のオフ時に大きなサージ電圧が発生する。この例では、時刻ｔ０でハイサイド側スイッチング素子１１がオン状態からオフ状態へ移行したときに、回路基板に生じる寄生インダクタンスの影響を受けて、ハイサイド側スイッチング素子１１のドレインに大きなサージ電圧が印加され、またドレイン電流の立下りが緩やかになる。
【００３２】  この様な大きなサージ電圧が発生するとハイサイド側スイッチング素子１１が破損する虞があり、耐圧の大きなスイッチング素子を採用すると部品コストが嵩むようになる。またハイサイド側スイッチング素子１１のオン状態からオフ状態への移行時に流れる電流が原因となって発熱による損失を生じ、ローサイド側スイッチング素子に替えてダイオードを用いる非同期整流型降圧レギュレータよりも電力損失が少ないという同期整流型降圧レギュレータの利点が損なわれる。
【００３３】  ［本開示の電子回路装置の構成］  以下、具体的な構成を説明する。  図３Ａから図３Ｄには、本開示に好適に用いられるスイッチング素子１１，１２の素子形状が示されている。略直方体のセラミックまたは樹脂パッケージ１３にＦＥＴチップが収容され、底面からゲート端子Ｇ及びソース端子Ｓとなるピンが延出形成され、パッケージ１３の背面に面状のドレイン端子Ｄがパッケージ１３の背面と面一に形成されている。
【００３４】  図２Ａ，図２Ｂ，及び図２Ｃに示すように、電子回路装置１は、電力変換回路（降圧レギュレータ）１０が組み込まれた回路基板ＰＣＢと、回路基板ＰＣＢの一方の主面ＰＣＢ２に当接するように固定された放熱部材２０となるアルミ製の板で構成されている。当該アルミ製の板に備えた取付孔（図示せず）を介して車体または車載搭載装置にボルト固定可能に構成されている。
【００３５】  回路基板ＰＣＢは、例えばガラスエポキシ樹脂製の両面基板で構成され、第１の主面ＰＣＢ１に同期整流型降圧レギュレータ１０を構成するコンデンサＣ２、ハイサイド側スイッチング素子１１、ローサイド側スイッチング素子１２の各回路素子が所定方向に沿ってマウントされるとともに、当該所定方向に沿って各回路素子を接続する仮想最短電流経路を含む第１の配線パターンＰ１（図１の入力端子Ｔ１側），Ｐ２（図１の接続部Ｎ１側），Ｐ４（図１のグランド側），Ｐ６（図１のグランド側）が形成されている。本例では左から右への直線方向が所定方向となり、コンデンサＣ２、ハイサイド側スイッチング素子１１、ローサイド側スイッチング素子１２の各電極を包摂する直線帯状の電流経路１４の中心線または中心線を中心とする所定幅の帯状で表される直線経路が仮想最短電流経路１５となる。
【００３６】  即ち、コンデンサＣ２の一方の端子（図２Ａ中、右側の端子）とハイサイド側スイッチング素子１１のドレイン端子Ｄが配線パターンＰ１で接続され、ハイサイド側スイッチング素子１１のソース端子Ｓとローサイド側スイッチング素子１２のドレイン端子Ｄが配線パターンＰ２で接続され、ローサイド側スイッチング素子１２のソース端子ＳがビアＶ２を介して第２の主面ＰＣＢ２の配線パターンＰ５と接続されている。また、コンデンサＣ２の他方の端子（図２Ａ中、左側の端子）が配線パターンＰ６、ビアＶ１を介して第２の主面ＰＣＢ２の配線パターンＰ５と接続されている。
【００３７】  第１の主面ＰＣＢ１と対向する第２の主面ＰＣＢ２に、当該仮想最短電流経路１５の形成領域に対向する対向電流経路１６を含む第２の配線パターンＰ５（（図１のグランド側）が形成されている。第１の配線パターンＰ６と第２の配線パターンＰ５が５つのビアＶ１で電気的に接続され、第２の配線パターンＰ４と第２の配線パターンＰ５が５つのビアＶ２で電気的に接続され、図２Ａに一点鎖線で示す電流経路が形成されている。
【００３８】  ここに、対向電流経路１６とは、仮想最短電流経路１５の形成領域に対向するように主面ＰＣＢ１，ＰＣＢ２に対して垂直方向視で当該仮想最短電流経路と対向電流経路が重畳するように形成された電流経路をいう。仮想最短電流経路１５が所定幅の帯状領域で構成される場合、対向電流経路１６は仮想最短電流経路１５と１００％重畳するように形成される必要はなく、仮想最短電流経路１５に沿う全範囲で一部が重畳していればよく、少なくとも仮想最短電流経路１５との重複率が５０％以上に形成されていることが好ましい。
【００３９】  この例のように、主面ＰＣＢ１，ＰＣＢ２に対して垂直方向視で当該仮想最短電流経路１５と対向電流経路１６が重畳配置され、それぞれの経路の電流の流れる方向が逆方向になると、インダクタンスの打消し効果が表れ、例えばハイサイド側スイッチング素子１１のオフ時に生じるサージ電圧が低減される。
【００４０】  図４に示すように、図１の破線で囲まれた回路部分の寄生インダクタンス値が小さくなると、ハイサイド側スイッチング素子１１のオフ時（時刻ｔ０）に発生するサージ電圧レベルが低減されるとともにドレイン電流の立下りも急峻になりスイッチング損失が大きく低減されるようになり、高価な耐圧の高いスイッチング素子を用いる必要が無くなる。
【００４１】  さらに、第１の主面ＰＣＢ１のうちスイッチング素子１１，１２のマウント領域と第２の主面ＰＣＢ２のうち対向電流経路１６を挟んだ両側部領域とを接続する熱伝達用のビアＶ１１，Ｖ１１，Ｖ１２，Ｖ１２が形成されている。
【００４２】  第１の主面ＰＣＢ１に形成された配線パターンＰ１とビアＶ１１が伝導用の配線パターンを介して導通し、配線パターンＰ２とビアＶ１２が伝導用の配線パターンを介して導通するように構成され、ビアＶ１１，Ｖ１２の第２の主面ＰＣＢ２側の端部は絶縁層で被覆されていればよく、逆に、第２の主面ＰＣＢ２に形成された配線パターンＰ５とビアＶ１１，Ｖ１２が伝導用の配線パターンを介して導通するように構成され、ビアＶ１１，Ｖ１２の第１の主面ＰＣＢ１側の端部は絶縁層で被覆されていてもよい。さらに、ビアＶ１１，Ｖ１２の何れの端部も周囲が絶縁層で被覆されていてもよい。
【００４３】  主面ＰＣＢ１，ＰＣＢ２に対して垂直方向視で仮想最短電流経路１５と対向電流経路１６が重畳配置され電流の流れる方向が逆方向になるので、十分なインダクタンスの打消し効果が得られるとともに、第１の主面ＰＣＢ１にマウントされたスイッチング素子１１，１２で生じる熱が熱伝達用のビアＶ１１，Ｖ１１，Ｖ１２，Ｖ１２を介して第２の主面ＰＣＢ２に伝達され、第２の主面ＰＣＢ２に当接した放熱部材２０を介して効率的に放熱されるようになる。
【００４４】  ［比較例１の電子回路装置の構成］  図７Ａ，図７Ｂ，及び図７Ｃには、サージ電圧の低減のために改良された電子回路装置１の要部（図１の破線で囲まれた回路部分）の構成例が示されている。電子回路装置１は、電力変換回路１０が組み込まれた回路基板ＰＣＢと、回路基板ＰＣＢの一方の主面ＰＣＢ２に当接するように固定された放熱部材２０となるアルミ製の板で構成され、当該アルミ製の板に備えた取付孔を介して車体または車載搭載装置にボルト固定されている。なお、本図にはスイッチング素子１１，１２の詳細形状は示されず概略形状で表されている。
【００４５】  回路基板ＰＣＢの第１の主面ＰＣＢ１に同期整流型降圧レギュレータ１０を構成するコンデンサＣ２、ハイサイド側スイッチング素子１１、ローサイド側スイッチング素子１２の各回路素子が所定方向に沿ってマウントされるとともに、当該所定方向に沿って各回路素子を接続する仮想最短電流経路を含む第１の配線パターンＰ１（図１の入力端子Ｔ１側），Ｐ２（図１の接続部Ｎ１側），Ｐ４（図１のグランド側），Ｐ６（図１のグランド側）が形成されている。本例でも左から右への直線方向が所定方向となり（図７Ｂの矢印参照）、コンデンサＣ２、ハイサイド側スイッチング素子１１、ローサイド側スイッチング素子１２の各電極を包摂する直線帯状の電流経路の中心線または中心線を中心とする所定幅の帯状で表される直線経路が仮想最短電流経路となる。
【００４６】  第１の主面ＰＣＢ１と対向する第２の主面ＰＣＢ２に、当該仮想最短電流経路の形成領域に対向する対向電流経路を含む第２の配線パターンＰ５（（図１のグランド側）が形成されている。第１の配線パターンＰ６と第２の配線パターンＰ５が５つのビアＶ１で電気的に接続され、第２の配線パターンＰ４と第２の配線パターンＰ５が５つのビアＶ２で電気的に接続され、図７Ａに一点鎖線で示す電流経路が形成されている。
【００４７】  上述と同様に、対向電流経路とは、仮想最短電流経路の形成領域に対向するように主面ＰＣＢ１，ＰＣＢ２に対して垂直方向視で当該仮想最短電流経路と対向電流経路が重畳するように形成された電流経路をいう。
【００４８】  この例のように、主面ＰＣＢ１，ＰＣＢ２に対して垂直方向視で当該仮想最短電流経路と対向電流経路が重畳配置され、それぞれの経路の電流の流れる方向が逆方向になると、当該仮想最短電流経路と対向電流経路を流れる電流により回路基板の厚み方向に生じる磁界の方向が逆方向となり互いに打ち消されるようになる。そのため、当該電流の変化に起因して生じる寄生インダクタンスの影響が効果的に低減される。
【００４９】  しかし、図７Ａ，図７Ｂ，及び図７Ｃに示した電子回路装置１では、スイッチング動作に伴って発熱するハイサイド側スイッチング素子１１及びローサイド側スイッチング素子１２の熱損傷を回避するために放熱部材２０を有効活用できず、各スイッチング素子１１，１２に直接放熱フィンなどの放熱部材を取り付ける必要がある。図７Ａに白抜きの矢印で示すように、スイッチング素子１１，１２からの放熱経路が配線パターンＰ１，Ｐ２，Ｐ４に限られ、ビアＶ２を介して第２の主面ＰＣＢ２の配線パターンＰ６に伝熱し、第２の主面ＰＣＢ２に当接した放熱部材２０からの放熱量は極めて僅かとなるからである。
【００５０】  ［比較例２の電子回路装置の構成］  図６Ａ，図６Ｂ，及び図６Ｃには、各スイッチング素子１１，１２の発熱に対応して放熱部材２０から効率的に放熱可能な電子回路装置１の例が示されている。なお、図中、図７Ａ，図７Ｂ，及び図７Ｃと同一の部材には同一の符号を付している。
【００５１】  図７Ａ，図７Ｂ、及び図７Ｃと異なる点は、回路基板ＰＣＢのうちスイッチング素子１１，１２のマウント領域にビアＶ１１，Ｖ１２を形成している点である。本例では、方形領域に３行３列の９つのビアが形成され、当該ビアＶ１１，Ｖ１２を介してスイッチング素子１１，１２の熱が放熱部材２０に伝熱されるように構成されている。
【００５２】  図６Ａ，図６Ｂ，及び図６Ｃに示した電子回路装置１は、図７Ａ，図７Ｂ，及び図７Ｃに示した電子回路装置１よりもスイッチング素子１１，１２に対する放熱性に優れるが、仮想最短電流経路に対向するように形成されるべき対向電流経路、或いは仮想最短電流経路がビアＶ１１，Ｖ１２を迂回するように形成されるので（図６Ｃの一点鎖線の破線参照。）、インダクタンスの打消し効果が低下する。
【００５３】  ［比較例との対比］  図５Ａ，図５Ｂ，及び図５Ｃには、図２Ａ，図２Ｂ，及び図２Ｃに示したスイッチング素子１１，１２の詳細形状に代えて概略形状が示されている。図６Ａ，図６Ｂ，及び図６Ｃ及び図７Ａ，図７Ｂ，及び図７Ｃに示した比較例に対して、インダクタンスの打消し効果及び放熱効果に優れた電子回路装置１の構成が示されている。なお、図中、図６Ａ，図６Ｂ，及び図６Ｃ及び図７Ａ，図７Ｂ，及び図７Ｃと同一の部材には同一の符号を付している。
【００５４】  図６Ａ，図６Ｂ，及び図６Ｃと異なる点は、回路基板ＰＣＢのうちスイッチング素子１１，１２のマウント領域に、第１の主面ＰＣＢ１のうちスイッチング素子１１，１２のマウント領域と第２の主面ＰＣＢ２のうち対向電流経路を挟んだ両側部領域とを接続する熱伝達用のビアＶ１１，Ｖ１１，Ｖ１２，Ｖ１２を形成している点である。
【００５５】  既に図２Ａ，図２Ｂ，及び図２Ｃを参照して説明したように、主面ＰＣＢ１，ＰＣＢ２に対して垂直方向視で仮想最短電流経路と対向電流経路が重畳配置され電流の流れる方向が逆方向になるので、十分なインダクタンスの打消し効果が得られるとともに、第１の主面ＰＣＢ１にマウントされたスイッチング素子１１，１２で生じる熱が熱伝達用のビアビアＶ１１，Ｖ１１，Ｖ１２，Ｖ１２を介して第２の主面ＰＣＢ２に伝達され、第２の主面ＰＣＢ２に当接した放熱部材２０を介して効率的に放熱されるようになる。
【００５６】  ［その他の実施形態］  上述した実施形態では、対向電流経路を挟んだ両側部領域にビアＶ１１，Ｖ１１，Ｖ１２，Ｖ１２を形成した例を説明したが、一方の側部領域にのみビアが形成されていてもよい。
【００５７】  第１の主面ＰＣＢ１にマウントされたスイッチング素子１１，１２の背面に放熱フィンがさらに取り付けられていてもよい。
【００５８】  図３に示したスイッチング素子はパッケージコード「ＴＯ２５２」に対応する形状を備えているが、本開示が適用可能なスイッチング素子の形状はこのコードに限るものではなく、ＴＯ（Transistor Outline）系の分類に属し、放熱器が組み込まれたスイッチング素子に広く適用できる。
【００５９】  上述した実施形態では、直流レギュレータが同期整流型降圧レギュレータである場合を説明したが、本開示が適用可能な直流レギュレータは、非絶縁型の同期整流型降圧レギュレータに限らず、非同期整流型降圧レギュレータ、昇圧レギュレータ、昇降圧レギュレータにも適用可能であり、絶縁型の降圧レギュレータ、昇圧レギュレータ、昇降圧レギュレータにも適用可能であることはいうまでもない。
【００６０】  本開示は、直流レギュレータ以外に、スイッチング素子を用いる任意のレギュレータ回路に適用可能であり、例えばフルブリッジのインバータ回路、ハーフブリッジのインバータ回路などの電力変換回路にも広く応用できる。
【００６１】  放熱部材２０としてアルミ製の金属板状体を説明したが、銅などの熱伝導性のよい金属であってもよい。また、回路基板３の構成材料もガラスエポキシ樹脂製に限るものではなく、適宜公知の素材を用いればよい。
【００６２】  上述した実施形態では、回路基板３が両面基板で構成される例を説明したが、本発明が適用される回路基板は両面基板を含む複層回路基板に適用することができ、例えば、３層回路基板であれば、中間層を特定層面として、当該特定層面に前記対向電流経路を含む第２の配線パターンを形成することができる。回路基板３は３層以上の複層に構成されていてもよい。
【００６３】  即ち、本開示による電子回路装置は、電力変換回路を構成するスイッチング素子を含む複数の回路素子がマウントされ、各回路素子を電気的に接続する配線パターンが形成された複層回路基板と、複層回路基板に当接する放熱部材と、を備え、複層回路基板の第１の主面に、スイッチング素子を含む回路素子が所定方向に沿ってマウントされるとともに、当該所定方向に沿って各回路素子を接続する仮想最短電流経路を含む第１の配線パターンが形成され、第１の主面と対向する第２の主面を含む特定層面に、仮想最短電流経路の形成領域に対向する対向電流経路を含む第２の配線パターンが形成され、第１の主面に形成された第１の配線パターンと特定層面に形成された第２の配線パターンとを電気的に接続するビアと、第１の主面のうちスイッチング素子のマウント領域と第２の主面とを対向電流経路の側部領域で接続する熱伝達用のビアと、が設けられ、第２の主面に放熱部材が当接し、スイッチング素子で生じた熱が熱伝達用のビアを介して放熱部材により放熱されるように構成されていればよい。
【符号の説明】
【００６４】  １  電子回路装置  ３  回路基板  １０  同期整流型降圧レギュレータ（直流レギュレータ、降圧レギュレータ、電力変換回路）  １１  ハイサイド側スイッチング素子  １２  ローサイド側スイッチング素子  １３  樹脂パッケージ  １４  電流経路  １５  仮想最短電流経路  １６  対向電流経路  ２０  放熱部材  Ｃ１  電解コンデンサ  Ｃ２  コンデンサ  Ｃ３  平滑コンデンサ  Ｌ１  チョークコイル  Ｎ１  接続部  Ｐ１，Ｐ２，Ｐ４，Ｐ６  配線パターン  Ｐ５  配線パターン  ＰＣＢ  複層回路基板（回路基板）  ＰＣＢ１  第１の主面  ＰＣＢ２  第２の主面  ＳＣ  スイッチング回路  Ｔ１，Ｔ２  入力端子  Ｔ３，Ｔ４  出力端子  Ｖ１，Ｖ２，Ｖ１１，Ｖ１２  ビア 
【図１】
2019092926.tif 000003
【図２Ａ】
2019092926.tif 000004
【図２Ｂ】
2019092926.tif 000005
【図２Ｃ】
2019092926.tif 000006
【図３Ａ】
2019092926.tif 000007
【図３Ｂ】
2019092926.tif 000008
【図３Ｃ】
2019092926.tif 000009
【図３Ｄ】
2019092926.tif 000010
【図４】
2019092926.tif 000011
【図５Ａ】
2019092926.tif 000012
【図５Ｂ】
2019092926.tif 000013
【図５Ｃ】
2019092926.tif 000014
【図６Ａ】
2019092926.tif 000015
【図６Ｂ】
2019092926.tif 000016
【図６Ｃ】
2019092926.tif 000017
【図７Ａ】
2019092926.tif 000018
【図７Ｂ】
2019092926.tif 000019
【図７Ｃ】
2019092926.tif 000020
【図８】
2019092926.tif 000021
【国際調査報告】
2019092926.tif 000022
2019092926.tif 000023