(57)【要約】【課題】電力の遮断時に発生するアーク抑制に用いられる電流制限回路の消費電力を低減して、電力の遮断時の半導体における電力消費を低減させることが可能な、新規かつ改良されたアーク抑制装置を提供する。【解決手段】電源からの電力の供給と遮断とを切り替える遮断器と並列に設けられる電流制限回路を少なくとも一つ備え、前記電流制限回路は、前記電源からの電力が遮断機を介して負荷に供給される際には前記電源からの電流を遮断し、前記電源からの電力の前記負荷への供給が前記遮断機により遮断される際には遮断時に発生する前記遮断機の接点間の電位差により生じる電圧が所定電圧以上になったとき前記電源からの電流を遮断する、アーク抑制装置が提供される。【選択図】図１
2018198538.tif 000002
【特許請求の範囲】
【請求項１】
電源からの電力の供給と遮断とを切り替える遮断器と並列に設けられる電流制限回路を少なくとも一つ備え、
前記電流制限回路は、前記電源からの電力が遮断機を介して負荷に供給される際には前記電源からの電流を遮断し、
前記電源からの電力の前記負荷への供給が前記遮断機により遮断される際には遮断時に発生する前記遮断機の接点間の電位差により生じる電圧が所定電圧以上になったとき前記電源からの電流を遮断する、アーク抑制装置。
【請求項２】
前記電流制限回路は、
前記電源からの電力が前記遮断機を介して前記負荷に供給される際にはオフ状態となり、前記電源からの電力の前記負荷への供給が前記遮断機により遮断される際には遮断時に発生する前記遮断機の接点間の電位差によりオン状態となった後、該差により生じる電流を流した後にオフ状態となる第１スイッチング素子と、
前記電位差に応じてオン状態となり前記第１スイッチング素子のゲート端子とソース端子との間を短絡させる第２スイッチング素子と、
を備える、請求項１に記載のアーク抑制装置。
【請求項３】
前記電流制限回路は、前記電源からの電力の前記負荷への供給が遮断された際に前記第１スイッチング素子のゲート電圧を上昇させる容量素子を備える、請求項２に記載のアーク抑制装置。
【請求項４】
前記電流制限回路は、前記第１スイッチング素子のゲート端子に電圧を印加する時間を、前記容量素子と共に設定する抵抗素子を備える、請求項３に記載のアーク抑制装置。
【請求項５】
前記電流制限回路は、前記第１スイッチング素子のソース端子とゲート端子との間にツェナーダイオードを備える、請求項３に記載のアーク抑制装置。
【請求項６】
前記電流制限回路は、さらに、前記電源からの電力の前記負荷への供給が遮断される際にオン状態となり前記第１スイッチング素子のゲート端子とソース端子との間を短絡させるスイッチを備える、請求項２に記載のアーク抑制装置。
【請求項７】
前記電源から供給される電力は、直流電力である、請求項１に記載のアーク抑制装置。
【請求項８】
電源からの電力の供給と遮断とを切り替える遮断器と並列に設けられる電流制限回路を少なくとも一つ備え、
前記電流制限回路は、
前記電源からの電力が遮断機を介して負荷に供給される際にはオフ状態となり、前記電源からの交流電力の前記負荷への供給が前記遮断機により遮断される際には遮断時に発生する前記遮断機の接点間の電位差によりオン状態となった後、該電位差により生じる電流を流した後にオフ状態となる第１スイッチング素子と、
前記電源からの電力の前記負荷への供給が遮断される際に前記第１スイッチング素子のゲート電圧を上昇させる容量素子と、
前記電位差に応じてオン状態となり前記第１スイッチング素子のゲート端子とソース端子との間を短絡させる第２スイッチング素子と、
を備える、アーク抑制装置。
【請求項９】
前記電流制限回路は、前記第１スイッチング素子のゲート端子に電圧を印加する時間を、前記容量素子と共に設定する抵抗素子を備える、請求項８に記載のアーク抑制装置。
【請求項１０】
前記電流制限回路は、前記第１スイッチング素子のソース端子とゲート端子との間にツェナーダイオードを備える、請求項８に記載のアーク抑制装置。
【請求項１１】
前記電流制限回路は、さらに、前記電源からの電力の前記負荷への供給が遮断される際にオン状態となり前記第１スイッチング素子のゲート端子とソース端子との間を短絡させるスイッチを備える、請求項８に記載のアーク抑制装置。
【請求項１２】
前記電源から供給される電力は、直流電力である、請求項８に記載のアーク抑制装置。
【請求項１３】
１以上の請求項１に記載のアーク抑制装置を備える、移動体。
【請求項１４】
直流電力を供給するバッテリと、
前記バッテリから供給される直流電力による駆動する駆動部と、
前記バッテリと前記駆動部との間に設けられる、少なくとも１つの、請求項１に記載のアーク抑制装置と、
を備える、電力供給システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、アーク抑制装置、移動体及び電力供給システムに関する。
【背景技術】
【０００２】
直流給電でも交流給電でも、電力の切断時にはアーク放電が発生する。交流の場合、所定の時間毎（例えば１０ミリ秒毎）に電圧がゼロとなる瞬間があるので、アーク放電は少なくとも上記所定の時間内（例えば１０ミリ秒以内）に自然に止まる。しかし直流給電では、ゼロ電圧となる瞬間がないため、アーク放電は自然には止まらない。【０００３】
そのため、直流給電の場合に電力の切断時にアーク放電の発生を抑えることを目的とした技術が開示されている（特許文献１，２等参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２０３７２１号公報
【特許文献２】特表２０１４−５２２０８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
遮断しようとする電力が大きくなればなるほど、電力の遮断時に発生するアークの抑制に用いられる電流制限回路の大型化が避けられず、また遮断にも時間を要することになり、遮断の開始から終了までに電流制限回路で消費する電力が増えてしまう。【０００６】
そこで、本開示では、電力の遮断時に発生するアークの抑制に用いられる電流制限回路の消費電力を低減して、電力の遮断時の半導体における電力消費を低減させることが可能な、新規かつ改良されたアーク抑制装置、移動体及び電力供給システムを提案する。
【課題を解決するための手段】
【０００７】
本開示によれば、電源からの電力の供給と遮断とを切り替える遮断器と並列に設けられる電流制限回路を少なくとも一つ備え、前記電流制限回路は、前記電源からの電力が遮断機を介して負荷に供給される際には前記電源からの電流を遮断し、前記電源からの電力の前記負荷への供給が前記遮断機により遮断される際には遮断時に発生する前記遮断機の接点間の電位差により生じる電圧が所定電圧以上になったとき前記電源からの電流を遮断する、アーク抑制装置が提供される。【０００８】
また本開示によれば、電源からの電力の供給と遮断とを切り替える遮断器と並列に設けられる電流制限回路を少なくとも一つ備え、前記電流制限回路は、前記電源からの電力が遮断機を介して負荷に供給される際にはオフ状態となり、前記電源からの交流電力の前記負荷への供給が前記遮断機により遮断される際には遮断時に発生する前記遮断機の接点間の電位差によりオン状態となった後、該電位差により生じる電流を流した後にオフ状態となる第１スイッチング素子と、前記電源からの電力の前記負荷への供給が遮断された際に前記第１スイッチング素子のゲート電圧を上昇させる容量素子と、前記電位差に応じてオン状態となり前記第１スイッチング素子のゲート端子とソース端子との間を短絡させる第２スイッチング素子と、を備える、アーク抑制装置が提供される。【０００９】
また本開示によれば、１以上の上記アーク抑制装置を備える、移動体が提供される。【００１０】
また本開示によれば、直流電力を供給するバッテリと、前記バッテリから供給される直流電力による駆動する駆動部と、前記バッテリと前記駆動部との間に設けられる、少なくとも１つの、請求項１に記載のアーク抑制装置と、を備える、電力供給システムが提供される。
【発明の効果】
【００１１】
以上説明したように本開示によれば、電力の遮断時に発生するアークの抑制に用いられる電流制限回路の消費電力を低減して、電力の遮断時の半導体における電力消費を低減させることが可能な、新規かつ改良されたアーク抑制装置、移動体及び電力供給システムを提供することが出来る。【００１２】
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
【図面の簡単な説明】
【００１３】
【図１】本開示の実施の形態に係るアーク抑制装置の構成例を示す説明図である。
【図２】電流、電圧及び消費電力量の変化を示す説明図である。
【図３】同実施の形態に係るアーク抑制装置の構成例を示す説明図である。
【図４】電流、電圧及び消費電力量の変化を示す説明図である。
【図５】同実施の形態に係るアーク抑制装置の構成例を示す説明図である。
【図６】電流、電圧及び消費電力量の変化を示す説明図である。
【図７】同実施の形態に係るアーク抑制装置の構成例を示す説明図である。
【図８】同実施の形態に係るアーク抑制装置の構成例を示す説明図である。
【図９】同実施の形態に係るアーク抑制装置の構成例を示す説明図である。
【図１０】同実施の形態に係るアーク抑制装置の構成例を示す説明図である。
【図１１】アーク抑制装置を備えた移動体の機能構成例を示す説明図である。
【発明を実施するための形態】
【００１４】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１５】
なお、説明は以下の順序で行うものとする。
１．本開示の実施の形態
１．１．第１の構成例
１．２．第２の構成例
１．３．第３の構成例
１．４．第４の構成例
１．５．第５の構成例
１．６．第６の構成例
１．７．第７の構成例
２．応用例
３．まとめ
【００１６】
＜１．本開示の実施の形態＞
［１．１．第１の構成例］
まず、図１を参照して、本開示の実施の形態の第１の構成例を説明する。図１は、本開示の実施の形態に係るアーク抑制装置の構成例を示す説明図である。図１に示したのは、電力の遮断時にアークの発生を抑制させるためのアーク抑制装置の構成例である。図１に示したアーク抑制装置は、例えばＳＳＲ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｒｅｌａｙ）で構成されるスイッチＳ１と、電流制限回路ＡＦ１ａと、を含んで構成される。
【００１７】
スイッチＳ１は、直流電源Ｖ２からの電力によりオンとオフとが切り替わるよう構成される。スイッチＳ１がオンの場合には、直流の電力を供給する電源Ｖ１からの電力が抵抗Ｒ４に供給される。スイッチＳ１がオフの場合には、電源Ｖ１からの電力の抵抗Ｒ４への供給が遮断される。
【００１８】
電流制限回路ＡＦ１ａは、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）  Ｍ１と、ツェナーダイオードＤ１と、抵抗Ｒ１、Ｒ２と、コンデンサＣ１と、を有する。電流制限回路ＡＦ１ａは、電源Ｖ１から電力が供給されている状態でスイッチＳ１により電流の遮断がなされた際に、スイッチＳ１でのアークの発生を抑制する回路である。
【００１９】
電流制限回路ＡＦ１ａを構成する各素子について説明する。ＭＯＳＦＥＴ  Ｍ１は、本実施形態ではエンハンスメント型のＮＭＯＳＦＥＴを用いている。ＭＯＳＦＥＴ  Ｍ１は電源Ｖ１から電流が流れる経路上に設けられる。コンデンサＣ１は、ＭＯＳＦＥＴ  Ｍ１のドレイン端子とゲート端子との間に設けられる。また抵抗Ｒ１は、ＭＯＳＦＥＴ  Ｍ１のゲート端子とソース端子との間に設けられる。抵抗Ｒ１は、ＭＯＳＦＥＴ  Ｍ１のゲート端子に電圧を印加する時間を、コンデンサＣ１と共に設定するために設けられる。そしてコンデンサＣ１と抵抗Ｒ１とは直列に接続されている。ツェナーダイオードＤ１は、スイッチＳ１の接点が接続された際に、コンデンサＣ１に蓄えられている電荷を放電するために設けられる。またツェナーダイオードＤ１は、ＭＯＳＦＥＴ  Ｍ１のゲート端子の保護のために設けられる。
【００２０】
続いて電流制限回路ＡＦ１ａの機能について説明する。スイッチＳ１がオン状態にある際は、ＭＯＳＦＥＴ  Ｍ１はオフ状態となっている。従って電流制限回路ＡＦ１ａには電流が流れない。
【００２１】
スイッチＳ１により電流の遮断がなされると、スイッチＳ１の端子間に所定の電位差が発生する。この電位差は、遮断時の電源Ｖ１の電圧値に対応する。スイッチＳ１の端子間に発生した電位差は、コンデンサＣ１を介してＭＯＳＦＥＴ  Ｍ１のゲート電圧を誘起させて、ＭＯＳＦＥＴ  Ｍ１をオン状態にする。ＭＯＳＦＥＴ  Ｍ１がオン状態となると、スイッチＳ１の端子間の電位差を低下させる方向に電流が流れる。すなわちＭＯＳＦＥＴ  Ｍ１がオン状態となると、ノードＮ１からノードＮ２の方向に電流が流れる。すなわち、スイッチＳ１の端子間が乖離すると、コンデンサＣ１を通した電圧と、抵抗Ｒ１で固定された電流による電圧積分が始まる。
【００２２】
ＭＯＳＦＥＴ  Ｍ１がオン状態となると、スイッチＳ１の端子間の電位差を低下させる方向に電流が流れることにより、スイッチＳ１の端子間の電位差が低減される。従って、電源Ｖ１から電力が供給されている状態でスイッチＳ１により電流の遮断がなされた際に、仮にアークの発生条件を満たしていた場合であっても、スイッチＳ１においてアークの発生に至ることは無い。
【００２３】
ＭＯＳＦＥＴ  Ｍ１のドレイン端子とソース端子との間の電圧は、ＦＥＴのゲート電圧による伝達関数に沿った電圧に収まる。スイッチＳ１の端子間に発生した電位差によってコンデンサＣ１の充電が進むと、ＭＯＳＦＥＴ  Ｍ１のゲート電圧が低下する。ＭＯＳＦＥＴ  Ｍ１のゲート電圧が低下するとやがてＭＯＳＦＥＴ  Ｍ１はオフ状態に移行する。ＭＯＳＦＥＴ  Ｍ１がオフ状態に移行することでＭＯＳＦＥＴ  Ｍ１に電流が流れなくなる。ＭＯＳＦＥＴ  Ｍ１に電流が流れなくなったことで電流制限回路ＡＦ１ａにおける電圧積分が終了する。
【００２４】
図２は、電源Ｖ１からの電力の供給時及び電力の遮断時における、電流制限回路ＡＦ１ａのノードＮ２の電圧及びＭＯＳＦＥＴ  Ｍ１を流れる電流の変化、並びにＭＯＳＦＥＴ  Ｍ１における消費電力の変化をグラフで示す説明図である。電流制限回路ＡＦ１ａのノードＮ２の電圧は図２の下のグラフにおいて実線で示され、ＭＯＳＦＥＴ  Ｍ１を流れる電流の変化は図２の下のグラフにおいて破線で示され、ＭＯＳＦＥＴ  Ｍ１における消費電力の変化は図２の上のグラフにおいて示されている。ここでは、電源Ｖ１から２００Ｖの直流電力が供給されているとして説明する。抵抗Ｒ４は１０Ω、インダクタＬ１は０．０１ｍＨ、電流制限回路ＡＦ１ａにおける抵抗Ｒ１は２０ｋΩ、抵抗Ｒ２は２０Ω、コンデンサＣ１は０．０４μＦであるとする。
【００２５】
図２に示した例では、１５ｍｓｅｃの時点でスイッチＳ１がオンし、９５ｍｓｅｃの時点でスイッチＳ１がオフする。この場合、図２に示したように、電源Ｖ１からの２００Ｖの直流電力をスイッチＳ１で遮断する際には、およそ１４０ｍｓｅｃの時点で、ノードＮ２の電圧及びＭＯＳＦＥＴ  Ｍ１を流れる電流が０となる。すなわち、およそ４５ｍｓｅｃの間、ＭＯＳＦＥＴ  Ｍ１に電流が流れる。図２の上側のグラフにＭＯＳＦＥＴ  Ｍ１における消費電力の変化が示されているが、９５ｍｓｅｃからおよそ１４０ｍｓｅｃの間の４５ｍｓｅｃの範囲において、上に凸の曲線と時間軸で囲まれる範囲を積分することにより、ＭＯＳＦＥＴ  Ｍ１での発熱量が求められる。すなわち、この例では、電源Ｖ１からの２００Ｖの直流電力をスイッチＳ１で遮断する際には、ＭＯＳＦＥＴ  Ｍ１でおよそ４０Ｊの発熱量が発生する。
【００２６】
［１．２．第２の構成例］
第１の構成例のように、スイッチＳ１と並列に電流制限回路ＡＦ１ａを備えることで、スイッチＳ１での電力の遮断時にアークの発生を抑えることができる。一方、遮断しようとする電力の電圧が上昇すると、その上昇に伴ってＭＯＳＦＥＴ  Ｍ１に掛かる電圧やＭＯＳＦＥＴ  Ｍ１に流れる電流が０になるまでの時間も長くなる。図２に示したように、ＭＯＳＦＥＴ  Ｍ１に掛かる電圧やＭＯＳＦＥＴ  Ｍ１に流れる電流は、時間と共に比例して低下する。従って、ＭＯＳＦＥＴ  Ｍ１に掛かる電圧が２倍になると、ＭＯＳＦＥＴ  Ｍ１に掛かる電圧やＭＯＳＦＥＴ  Ｍ１に流れる電流が０になるまでの時間が２倍になり、ＭＯＳＦＥＴ  Ｍ１での発熱量は４倍になる。
【００２７】
そこで、第２の構成例では、電流制限回路に掛かる電圧が所定量降下すると、電流制限回路における電圧積分を終了させるようにした構成を説明する。
【００２８】
図３は、本開示の実施の形態に係るアーク抑制装置の構成例を示す説明図である。図３に示したのは、電力の遮断時にアークの発生を抑制させるためのアーク抑制装置の構成例である。図３に示したアーク抑制装置は、例えばＳＳＲで構成されるスイッチＳ１と、電流制限回路ＡＦ１ｂと、を含んで構成される。
【００２９】
スイッチＳ１は、直流電源Ｖ２からの電力によりオンとオフとが切り替わるよう構成される。スイッチＳ１がオンの場合には、直流の電力を供給する電源Ｖ１からの電力が抵抗Ｒ４に供給される。スイッチＳ１がオフの場合には、電源Ｖ１からの電力の抵抗Ｒ４への供給が遮断される。
【００３０】
電流制限回路ＡＦ１ｂは、ＭＯＳＦＥＴ  Ｍ１、Ｍ２と、ツェナーダイオードＤ１、Ｄ３と、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ５と、コンデンサＣ１と、を有する。電流制限回路ＡＦ１ｂは、電源Ｖ１から電力が供給されている状態でスイッチＳ１により電流の遮断がなされた際に、スイッチＳ１でのアークの発生を抑制する回路である。
【００３１】
図３に示した電流制限回路ＡＦ１ｂは．図１に示した電流制限回路ＡＦ１ａから、さらにＮＭＯＳＦＥＴであるＭＯＳＦＥＴ  Ｍ２と、ツェナーダイオードＤ３と、抵抗Ｒ３、Ｒ５と、が追加されたものである。
【００３２】
抵抗Ｒ３、Ｒ５は、電源Ｖ１から供給される電力をスイッチＳ１で遮断する際に、電流制限回路ＡＦ１ｂによる電圧積分が開始されると、ノードＮ１とＮ２との間に発生する電圧を分圧する。ＭＯＳＦＥＴ  Ｍ２は、ゲート−ソース間の電圧が所定の値になるとオン状態となる。ＭＯＳＦＥＴ  Ｍ２がオン状態になるということは、ＭＯＳＦＥＴ  Ｍ１のゲートとソースとの間がショートされることを意味する。ＭＯＳＦＥＴ  Ｍ２がオン状態になり、ＭＯＳＦＥＴ  Ｍ１のゲートとソースとの間がショートされると、ＭＯＳＦＥＴ  Ｍ１がオフ状態になり、電流制限回路ＡＦ１ｂによる電圧積分が終了する。またツェナーダイオードＤ３は、ＭＯＳＦＥＴ  Ｍ２の保護のために設けられている。
【００３３】
図４は、電源Ｖ１からの電力の供給時及び電力の遮断時における、電流制限回路ＡＦ１ｂのノードＮ２の電圧及びＭＯＳＦＥＴ  Ｍ１を流れる電流の変化、並びにＭＯＳＦＥＴ  Ｍ１における消費電力の変化をグラフで示す説明図である。電流制限回路ＡＦ１ｂのノードＮ２の電圧は図４の下のグラフにおいて実線で示され、ＭＯＳＦＥＴ  Ｍ１を流れる電流の変化は図４の下のグラフにおいて破線で示され、ＭＯＳＦＥＴ  Ｍ１における消費電力の変化は図４の上のグラフにおいて示されている。ここでは、電源Ｖ１から２００Ｖの直流電力が供給されているとして説明する。抵抗Ｒ４は１０Ω、インダクタＬ１は０．０１ｍＨ、電流制限回路ＡＦ１ｂにおける抵抗Ｒ１は２０ｋΩ、抵抗Ｒ２は２０Ω、抵抗Ｒ３は１ＭΩ、Ｒ５は２００ｋΩ、コンデンサＣ１は０．０４μＦであるとする。また、ＭＯＳＦＥＴ  Ｍ２は、ゲート−ソース間の電圧が５Ｖになるとオン状態になるとする。
【００３４】
図４に示した例では、１５ｍｓｅｃの時点でスイッチＳ１がオンし、９５ｍｓｅｃの時点でスイッチＳ１がオフする。この場合、図４に示したように、電源Ｖ１からの２００Ｖの直流電力をスイッチＳ１で遮断する際には、コンデンサＣ１を通した電圧と、抵抗Ｒ１で固定された電流による電圧積分が始まる。電圧積分が始まると、ノードＮ１とＮ２との間に発生する電圧が、抵抗Ｒ３、Ｒ５により分圧され、抵抗Ｒ５の両端の電圧が、ＭＯＳＦＥＴ  Ｍ２がオン状態に変化する電圧である５Ｖに達すると、ＭＯＳＦＥＴ  Ｍ２がオン状態になる。ＭＯＳＦＥＴ  Ｍ２がオン状態になると、ＭＯＳＦＥＴ  Ｍ１のゲートとソースとの間がショートされ、電圧積分が終了する。
【００３５】
９５ｍｓｅｃの時点でスイッチＳ１が遮断されたのち、電流制限回路ＡＦ１ｂによる電圧積分が行われている期間、ＭＯＳＦＥＴ  Ｍ１に電流が流れる。図４の上側のグラフにＭＯＳＦＥＴ  Ｍ１における消費電力の変化が示されるが、９５ｍｓｅｃ以降の非常に短い期間において、２つのピークを含み上に凸の実線と時間軸で囲まれる範囲を積分することにより、ＭＯＳＦＥＴ  Ｍ１での発熱量が求められる。すなわち、電流制限回路ＡＦ１ｂのＭＯＳＦＥＴ  Ｍ１による電力消費は、およそ２Ｊとなる。このように、ＭＯＳＦＥＴ  Ｍ２と、ＭＯＳＦＥＴ  Ｍ２をオン状態にさせる抵抗Ｒ３、Ｒ５を設けることで、電流制限回路ＡＦ１ａと比べて大きくＭＯＳＦＥＴ  Ｍ１の消費電力量を低下させることが出来る。なお、図４の上のグラフにおいて、破線で示す９５ｍｓｅｃ以後のラインは、ＭＯＳＦＥＴ  Ｍ２が動作しない場合（すなわち図１の回路と等価である場合）について、比較のために、図２の上のグラフで示されるＭＯＳＦＥＴ  Ｍ１における消費電力の変化を重ねて表示したものである。また、図４の下のグラフにおいて、一点鎖線で示す９５ｍｓｅｃ以後のラインは、ＭＯＳＦＥＴ  Ｍ２が動作しない場合（すなわち図１の回路と等価である場合）について、比較のために、図２の下のグラフで示されるＭＯＳＦＥＴ  Ｍ１を流れる電流の変化を重ねて表示したものである。
【００３６】
従って、本開示の実施の形態の第２の構成例に係る電流制限回路ＡＦ１ｂは、ＭＯＳＦＥＴ  Ｍ１の消費電力量を大きく低下させることができ、また、電源Ｖ１から供給される電圧が２倍になったとしても、ＭＯＳＦＥＴ  Ｍ１の消費電力量は２倍が限度となるので、本開示の実施の形態の第２の構成例に係る電流制限回路ＡＦ１ｂは、ＭＯＳＦＥＴ  Ｍ１の大型化を回避することができる。
【００３７】
［１．３．第３の構成例］
第２の構成例のように電流制限回路を構成することで、ＭＯＳＦＥＴ  Ｍ１の消費電力量を大きく低下させることが可能になる。次に、負荷にコイル成分が含まれている際に生じうるサージを抑制する構成を追加したアーク抑制装置の例を説明する。
【００３８】
図５は、本開示の実施の形態に係るアーク抑制装置の構成例を示す説明図である。図５に示したのは、電力の遮断時にアークの発生を抑制させるためのアーク抑制装置の構成例である。図５に示したアーク抑制装置は、例えばＳＳＲで構成されるスイッチＳ１と、電流制限回路ＡＦ１ｃと、を含んで構成される。
【００３９】
スイッチＳ１は、直流電源Ｖ２からの電力によりオンとオフとが切り替わるよう構成される。スイッチＳ１がオンの場合には、直流の電力を供給する電源Ｖ１からの電力が抵抗Ｒ４に供給される。スイッチＳ１がオフの場合には、電源Ｖ１からの電力の抵抗Ｒ４への供給が遮断される。
【００４０】
電流制限回路ＡＦ１ｃは、ＭＯＳＦＥＴ  Ｍ１、Ｍ２と、ツェナーダイオードＤ１、Ｄ３と、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ５、Ｒ６と、コンデンサＣ１と、を有する。電流制限回路ＡＦ１ｃは、電源Ｖ１から電力が供給されている状態でスイッチＳ１により電流の遮断がなされた際に、スイッチＳ１でのアークの発生を抑制する回路である。
【００４１】
電流制限回路ＡＦ１ｃは、電流制限回路ＡＦ１ｂに比べると、抵抗Ｒ６が追加された構成を有する。抵抗Ｒ６は、電源Ｖ１からの直流電力をスイッチＳ１で遮断する際に、抵抗Ｒ５の両端の電圧がＭＯＳＦＥＴ  Ｍ２がオン状態に変化する電圧に達してＭＯＳＦＥＴ  Ｍ２がオン状態になると、抵抗Ｒ１と並列に接続されることで高速に積分を行うように設けられている。すなわち、図３に示したアーク抑制装置の構成では、ＭＯＳＦＥＴ  Ｍ２がオン状態に変化すると、電源Ｖ１と負荷である抵抗Ｒ４との間にはコンデンサＣ１のみが存在する構成であったが、図３に示したアーク抑制装置の構成では、ＭＯＳＦＥＴ  Ｍ２がオン状態に変化すると、電源Ｖ１と負荷である抵抗Ｒ４との間にはコンデンサＣ１と抵抗Ｒ６とが存在する構成となっている。電源Ｖ１と負荷である抵抗Ｒ４との間にはコンデンサＣ１と抵抗Ｒ６とが存在する構成となっていることで、電流制限回路ＡＦ１ｃは、ＭＯＳＦＥＴ  Ｍ２がオン状態に変化しても、漏れ電流を低減させることが可能となる。
【００４２】
図６は、電源Ｖ１からの電力の供給時及び電力の遮断時における、電流制限回路ＡＦ１ｃのノードＮ２の電圧及びＭＯＳＦＥＴ  Ｍ１を流れる電流の変化、並びにＭＯＳＦＥＴ  Ｍ１における消費電力の変化をグラフで示す説明図である。電流制限回路ＡＦ１ｃのノードＮ２の電圧は図６の下のグラフにおいて実線で示され、ＭＯＳＦＥＴ  Ｍ１を流れる電流の変化は図６の下のグラフにおいて破線で示され、ＭＯＳＦＥＴ  Ｍ１における消費電力の変化は図６の上のグラフにおいて示されている。ここでは、電源Ｖ１から２００Ｖの直流電力が供給されているとして説明する。抵抗Ｒ４は１０Ω、インダクタＬ１は０．０１ｍＨ、電流制限回路ＡＦ１ｂにおける抵抗Ｒ１は２０ｋΩ、抵抗Ｒ２は２０Ω、抵抗Ｒ３は１ＭΩ、Ｒ５は２００ｋΩ、Ｒ６は５０Ω、コンデンサＣ１は０．０４μＦであるとする。また、ＭＯＳＦＥＴ  Ｍ２は、ゲート−ソース間の電圧が５Ｖになるとオン状態になるとする。
【００４３】
図６に示したように、抵抗Ｒ６が設けられていることで、図４のＭＯＳＦＥＴ  Ｍ１における消費電力の変化を示した実線グラフにおいて存在していたサージ成分（図４における２つ目のピーク電力の部分）を、電流制限回路ＡＦ１ｃでは低減させていることが分かる。
【００４４】
［１．４．第４の構成例］
第３の構成例のように電流制限回路を構成することで、ＭＯＳＦＥＴ  Ｍ１の消費電力量を大きく低下させるとともに、遮断時に発生しうるサージ成分を抑制することが可能になる。次に、ＭＯＳＦＥＴ  Ｍ１が故障した場合（スイッチとして機能しなくなった場合）に安全に電力を遮断できる構成を追加したアーク抑制装置の例を説明する。
【００４５】
図７は、本開示の実施の形態に係るアーク抑制装置の構成例を示す説明図である。図７に示したのは、電力の遮断時にアークの発生を抑制させるためのアーク抑制装置の構成例である。図７に示したアーク抑制装置は、例えばＳＳＲで構成されるスイッチＳ１と、電流制限回路ＡＦ１ｄと、ヒューズＦ１と、プロテクタＰＦ１と、を含んで構成される。
【００４６】
スイッチＳ１は、直流電源Ｖ２からの電力によりオンとオフとが切り替わるよう構成される。スイッチＳ１がオンの場合には、直流の電力を供給する電源Ｖ１からの電力が抵抗Ｒ４に供給される。スイッチＳ１がオフの場合には、電源Ｖ１からの電力の抵抗Ｒ４への供給が遮断される。
【００４７】
電流制限回路ＡＦ１ｄは、図５に示した電流制限回路ＡＦ１ｃと同様の構成を有する。すなわち電流制限回路ＡＦ１ｄは、ＭＯＳＦＥＴ  Ｍ１、Ｍ２と、ツェナーダイオードＤ１、Ｄ３と、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ５、Ｒ６と、コンデンサＣ１と、を有する。電流制限回路ＡＦ１ｄは、電源Ｖ１から電力が供給されている状態でスイッチＳ１により電流の遮断がなされた際に、スイッチＳ１でのアークの発生を抑制する回路である。
【００４８】
プロテクタＰＦ１は、ＭＯＳＦＥＴ  Ｍ１の故障時（つまりＭＯＳＦＥＴ  Ｍ１がスイッチング素子として機能せず、単なる抵抗となった場合）に、電源Ｖ１から電流制限回路ＡＦ１ｄに流れる電流を迂回させるために設けられており、２つのヒューズと、該２つのヒューズの間に設けられる抵抗Ｒ７と、からなる。すなわち、プロテクタＰＦ１は３つの端子を有している。抵抗Ｒ７は、プロテクタＰＦ１の内部のヒューズを強制的に溶断させる役割を有する。ヒューズＦ１は、図７に示したように電源Ｖ１と電流制限回路ＡＦ１ｄとの間に設けられる。
【００４９】
従って、図７に示したアーク抑制装置は、ヒューズＦ１と、プロテクタＰＦ１とが設けられることで、ＭＯＳＦＥＴ  Ｍ１が故障した場合（スイッチとして機能しなくなった場合）に安全に電力を遮断させることが可能となる。
【００５０】
［１．５．第５の構成例］
第４の構成例のように、ＭＯＳＦＥＴ  Ｍ１が故障した場合であっても、安全に電力を遮断することができる。次に、一方向では無く双方向に電力が供給される場合にも、回路規模の増大を防ぎつつ電力の遮断時にアークを抑制できるアーク抑制装置の例を説明する。
【００５１】
図８は、本開示の実施の形態に係るアーク抑制装置の構成例を示す説明図である。図８に示したのは、電力の遮断時にアークの発生を抑制させるためのアーク抑制装置の構成例である。図８に示したアーク抑制装置は、例えばＳＳＲで構成されるスイッチＳ１と、電流制限回路ＡＦ１ｅ、ＡＦ２ｅと、ヒューズＦ１と、プロテクタＰＦ１と、を含んで構成される。
【００５２】
スイッチＳ１は、直流電源Ｖ２からの電力によりオンとオフとが切り替わるよう構成される。スイッチＳ１がオンの場合には、電力を供給する電源Ｖ１からの電力が抵抗Ｒ４に供給される。スイッチＳ１がオフの場合には、電源Ｖ１からの電力の抵抗Ｒ４への供給が遮断される。
【００５３】
電流制限回路ＡＦ１ｅは、ＭＯＳＦＥＴ  Ｍ１、Ｍ２と、ツェナーダイオードＤ１、Ｄ３と、ダイオードＤ５と、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ５、Ｒ６と、コンデンサＣ１と、を有する。電流制限回路ＡＦ１ｅは、ノードＮ１の側から電力が供給されている状態でスイッチＳ１により電流の遮断がなされた際に、スイッチＳ１でのアークの発生を抑制する回路である。
【００５４】
電流制限回路ＡＦ２ｅは、電流制限回路ＡＦ１ｅを反転させた構成を有する。すなわち電流制限回路ＡＦ２ｅは、ＭＯＳＦＥＴ  Ｍ３、Ｍ４と、ツェナーダイオードＤ２、Ｄ４と、ダイオードＤ６と、抵抗Ｒ８、Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２と、コンデンサＣ２と、を有する。電流制限回路ＡＦ２ｅは、ノードＮ３の側から電力が供給されている状態でスイッチＳ１により電流の遮断がなされた際に、スイッチＳ１でのアークの発生を抑制する回路である。
【００５５】
電流制限回路ＡＦ１ｅは、ノードＮ１からノードＮ３の側に電流が流れている際にスイッチＳ１がオフになると、ノードＮ１からノードＮ３の側に流れる電流を徐々に低下させる機能を有する。そのため、電流制限回路ＡＦ２ｅにはダイオードＤ６が設けられており、ノードＮ１からノードＮ３の側に電流を流している。
【００５６】
一方、電流制限回路ＡＦ２ｅは、ノードＮ３からノードＮ１の側に電流が流れている際にスイッチＳ１がオフになると、ノードＮ３からノードＮ１の側に流れる電流を徐々に低下させる機能を有する。そのため、電流制限回路ＡＦ１ｅにはダイオードＤ５が設けられており、ノードＮ３からノードＮ１の側に電流を流している。
【００５７】
図８に示したアーク抑制装置は、一方向では無く双方向に電力が供給される場合にも、回路規模の増大を防ぎつつ電力の遮断時にアークを抑制できる。図８に示したアーク抑制装置には、図７に示したアーク抑制装置と同様にヒューズＦ１と、プロテクタＰＦ１とが設けられているが、図８に示したアーク抑制装置にヒューズＦ１と、プロテクタＰＦ１とが設けられていなくても良い。
【００５８】
［１．６．第６の構成例］
第５の構成例のように、一方向では無く双方向に電力が供給される場合にも、回路規模の増大を防ぎつつ電力の遮断時にアークを抑制できる。第５の構成例では、電流制限回路は直列に接続されていたが、電流制限回路は並列に接続されていても良い。
【００５９】
図９は、本開示の実施の形態に係るアーク抑制装置の構成例を示す説明図である。図９に示したのは、電力の遮断時にアークの発生を抑制させるためのアーク抑制装置の構成例である。図９に示したアーク抑制装置は、例えばＳＳＲで構成されるスイッチＳ１と、電流制限回路ＡＦ１ｆ、ＡＦ２ｆと、ヒューズＦ１と、プロテクタＰＦ１と、を含んで構成される。
【００６０】
スイッチＳ１は、直流電源Ｖ２からの電力によりオンとオフとが切り替わるよう構成される。スイッチＳ１がオンの場合には、電力を供給する電源Ｖ１からの電力が抵抗Ｒ４に供給される。スイッチＳ１がオフの場合には、電源Ｖ１からの電力の抵抗Ｒ４への供給が遮断される。
【００６１】
電流制限回路ＡＦ１ｆは、ＭＯＳＦＥＴ  Ｍ１、Ｍ２と、ツェナーダイオードＤ１、Ｄ３と、ダイオードＤ５と、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ５、Ｒ６と、コンデンサＣ１と、を有する。電流制限回路ＡＦ１ｆは、ノードＮ１の側から電力が供給されている状態でスイッチＳ１により電流の遮断がなされた際に、スイッチＳ１でのアークの発生を抑制する回路である。
【００６２】
電流制限回路ＡＦ２ｆは、電流制限回路ＡＦ１ｅを反転させた構成を有する。すなわち電流制限回路ＡＦ２ｆは、ＭＯＳＦＥＴ  Ｍ３、Ｍ４と、ツェナーダイオードＤ２、Ｄ４と、ダイオードＤ６と、抵抗Ｒ８、Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２と、コンデンサＣ２と、を有する。電流制限回路ＡＦ２ｅは、ノードＮ３の側から電力が供給されている状態でスイッチＳ１により電流の遮断がなされた際に、スイッチＳ１でのアークの発生を抑制する回路である。
【００６３】
電流制限回路ＡＦ１ｆは、ノードＮ１からノードＮ３の側に電流が流れている際にスイッチＳ１がオフになると、ノードＮ１からノードＮ３の側に流れる電流を徐々に低下させる機能を有する。そのため、電流制限回路ＡＦ１ｆにはダイオードＤ５が設けられており、ノードＮ１からノードＮ３の側に電流を流す。また、電流制限回路ＡＦ２ｆにはダイオードＤ６が設けられており、ノードＮ１からノードＮ３の側に流れる電流を遮断している。
【００６４】
一方、電流制限回路ＡＦ２ｆは、ノードＮ３からノードＮ１の側に電流が流れている際にスイッチＳ１がオフになると、ノードＮ３からノードＮ１の側に流れる電流を徐々に低下させる機能を有する。そのため、電流制限回路ＡＦ２ｆにはダイオードＤ６が設けられており、ノードＮ３からノードＮ１の側に電流を流す。また、電流制限回路ＡＦ１ｆにはダイオードＤ５が設けられており、ノードＮ３からノードＮ１に流れる電流を遮断している。
【００６５】
図９に示したアーク抑制装置は、一方向では無く双方向に電力が供給される場合にも、回路規模の増大を防ぎつつ電力の遮断時にアークを抑制できる。図９に示したアーク抑制装置には、図７に示したアーク抑制装置と同様にヒューズＦ１と、プロテクタＰＦ１とが設けられているが、図９に示したアーク抑制装置にヒューズＦ１と、プロテクタＰＦ１とが設けられていなくても良い。
【００６６】
［１．７．第７の構成例］
図１０は、本開示の実施の形態に係るアーク抑制装置の構成例を示す説明図である。図１０に示したのは、電力の遮断時にアークの発生を抑制させるためのアーク抑制装置の構成例である。図１０に示したアーク抑制装置は、例えばＳＳＲで構成されるスイッチＳ１ａ、Ｓ１ｂと、電流制限回路ＡＦ１ｇと、を含んで構成される。図１０には、電源Ｖ１または電源Ｖ３から供給される電力を遮断する際のアーク抑制装置の構成例が示されている。電源Ｖ１は直流電力を供給する電源であり、電源Ｖ３は交流電力を供給する電源である。
【００６７】
スイッチＳ１ａは、直流電源Ｖ２からの電力によりオンとオフとが切り替わるよう構成される。スイッチＳ１ａがオンの場合には、電力を供給する電源Ｖ１または電源Ｖ３からの電力が抵抗Ｒ４に供給される。スイッチＳ１ａがオフの場合には、電源Ｖ１または電源Ｖ３からの電力の抵抗Ｒ４への供給が遮断される。
【００６８】
スイッチＳ１ｂは、スイッチＳ１ａと連動して動作し、スイッチＳ１ａがオンの場合にはオフに、オフの場合にはオンになるスイッチである。図１０では、スイッチＳ１ａとＳ１ｂとは離れて図示されているが、ノードＮ２をコモンとしたメークブレーク接点を持つトランスファー型接点と同等である。
【００６９】
電流制限回路ＡＦ１ｇは、ＭＯＳＦＥＴ  Ｍ１、Ｍ２と、ツェナーダイオードＤ１、Ｄ３と、抵抗Ｒ１、Ｒ３、Ｒ４、Ｒ５と、コンデンサＣ１と、を有する。電流制限回路ＡＦ１ｆは、ノードＮ１の側から電力が供給されている状態でスイッチＳ１により電流の遮断がなされた際に、スイッチＳ１ａでのアークの発生を抑制する回路である。
【００７０】
スイッチＳ１ａがオフになると、ノードＮ１とＮ２との間に発生する電圧を抵抗Ｒ４、Ｒ５で分圧する。ＭＯＳＦＥＴ  Ｍ２は、ゲート−ソース間の電圧が所定の値になるとオン状態となる。ＭＯＳＦＥＴ  Ｍ２がオン状態になるということは、ＭＯＳＦＥＴ  Ｍ１のゲートとソースとの間がショートされることを意味する。ＭＯＳＦＥＴ  Ｍ２がオン状態になり、ＭＯＳＦＥＴ  Ｍ１のゲートとソースとの間がショートされると、ＭＯＳＦＥＴ  Ｍ１がオフ状態になり、電流制限回路ＡＦ１ｂによる電圧積分が終了する。
【００７１】
ここで、スイッチＳ１ｂがオフ状態の場合は、ＭＯＳＦＥＴ  Ｍ１のゲートとソースとの間はショートされていないが、スイッチＳ１ｂがオン状態になると、ＭＯＳＦＥＴ  Ｍ１のゲートとソースとの間がショート状態になる。ＭＯＳＦＥＴ  Ｍ１のゲートとソースとの間がショート状態になると、第２の構成例で説明したように、ＭＯＳＦＥＴ  Ｍ１がオフ状態になり、電流制限回路ＡＦ１ｇによる電圧積分が終了する。
【００７２】
電流制限回路ＡＦ１ｇは、抵抗Ｒ４、Ｒ５による分圧によってＭＯＳＦＥＴ  Ｍ２がオンになるより前に、スイッチＳ１ｂがオン状態になってＭＯＳＦＥＴ  Ｍ１のゲートとソースとの間がショート状態となれば、スイッチＳ１ｂによるＭＯＳＦＥＴ  Ｍ１のゲートとソースとの間のショートを優先させる構成としている。
【００７３】
＜２．応用例＞
図１１は、アーク抑制装置を備えた移動体４０の機能構成例を示す説明図である。移動体４０は、例えば、ガソリン車のようにガソリンを動力源とする移動体であってもよく、電気自動車、ハイブリッド車、電気オートバイ等の、充放電可能なバッテリを主な動力源とする移動体であってもよい。図１１には、移動体４０に、バッテリ２１０と、バッテリから供給される電力により駆動する駆動部２２０と、バッテリ２１０からの電力の遮断時にアークを抑制するアーク抑制装置１００と、が備えられた場合の例が示されている。駆動部２２０には、例えばワイパー、パワーウィンドウ、ライト、カーナビゲーションシステム、エアーコンディショナのような車両に備えられる装備品や、モーター等の移動体４０を駆動させる装置などが含まれうる。
【００７４】
そして図１１に示した移動体４０には、バッテリ２１０から駆動部２２０へ直流電力が供給される経路の途中に、アーク抑制装置１００が設けられている。アーク抑制装置１００は、例えば上記の図１、図３、図５、図７〜１０に示したアーク抑制装置が用いられ得る。図１１に示した移動体４０は、バッテリ２１０から駆動部２２０へ直流電力が供給される経路上に、アーク抑制装置１００が設けられることで、安全に直流電流を遮断することができる。
【００７５】
なお図１１には、アーク抑制装置１００が１つだけ備えられている移動体４０の例を示したが、本開示は係る例に限定されるものではない。すなわち、アーク抑制装置１００は直流電力が供給される経路の途中に複数設けられても良い。またアーク抑制装置１００は、バッテリ２１０から駆動部２２０へ直流電力が供給される経路の途中だけでなく、他の場所、例えばバッテリ２１０を直流電力で充電する際の経路の途中に設けられても良い。移動体４０は、バッテリ２１０を直流電力で充電する際の経路の途中にアーク抑制装置１００を設けることで、安全にバッテリ２１０を直流電力で充電することができる。
【００７６】
＜３．まとめ＞
以上説明したように本開示の実施の形態によれば、電力の遮断に用いられる機械接点を小型化して、電力の遮断時の電力消費を低減させることが可能なアーク抑制装置、アーク抑制装置を備えた移動体、及びアーク抑制装置を備えた電力供給システムが提供される。
【００７７】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【００７８】
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
【００７９】
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
電源からの電力の供給と遮断とを切り替える遮断器と並列に設けられる電流制限回路を少なくとも一つ備え、
前記電流制限回路は、前記電源からの電力が遮断機を介して負荷に供給される際には前記電源からの電流を遮断し、
前記電源からの電力の前記負荷への供給が前記遮断機により遮断される際には遮断時に発生する前記遮断機の接点間の電位差により生じる電圧が所定電圧以上になったとき前記電源からの電流を遮断する、アーク抑制装置。
（２）
前記電流制限回路は、
前記電源からの電力が前記遮断機を介して前記負荷に供給される際にはオフ状態となり、前記電源からの電力の前記負荷への供給が前記遮断機により遮断される際には遮断時に発生する前記遮断機の接点間の電位差によりオン状態となった後、該差により生じる電流を流した後にオフ状態となる第１スイッチング素子と、
前記電位差に応じてオン状態となり前記第１スイッチング素子のゲート端子とソース端子との間を短絡させる第２スイッチング素子と、
を備える、前記（１）に記載のアーク抑制装置。
（３）
前記電流制限回路は、前記電源からの電力の前記負荷への供給が遮断された際に前記第１スイッチング素子のゲート電圧を上昇させる容量素子を備える、前記（２）に記載のアーク抑制装置。
（４）
前記電流制限回路は、前記第１スイッチング素子のゲート端子に電圧を印加する時間を、前記容量素子と共に設定する抵抗素子を備える、前記（３）に記載のアーク抑制装置。
（５）
前記電流制限回路は、前記第１スイッチング素子のソース端子とゲート端子との間にツェナーダイオードを備える、前記（３）に記載のアーク抑制装置。
（６）
前記電流制限回路は、さらに、前記電源からの電力の前記負荷への供給が遮断される際にオン状態となり前記第１スイッチング素子のゲート端子とソース端子との間を短絡させるスイッチを備える、前記（２）〜（５）のいずれかに記載のアーク抑制装置。
（７）
前記電源から供給される電力は、直流電力である、前記（１）〜（６）のいずれかに記載のアーク抑制装置。
（８）
電源からの電力の供給と遮断とを切り替える遮断器と並列に設けられる電流制限回路を少なくとも一つ備え、
前記電流制限回路は、
前記電源からの電力が遮断機を介して負荷に供給される際にはオフ状態となり、前記電源からの交流電力の前記負荷への供給が前記遮断機により遮断される際には遮断時に発生する前記遮断機の接点間の電位差によりオン状態となった後、該電位差により生じる電流を流した後にオフ状態となる第１スイッチング素子と、
前記電源からの電力の前記負荷への供給が遮断される際に前記第１スイッチング素子のゲート電圧を上昇させる容量素子と、
前記電位差に応じてオン状態となり前記第１スイッチング素子のゲート端子とソース端子との間を短絡させる第２スイッチング素子と、
を備える、アーク抑制装置。
（９）
前記電流制限回路は、前記第１スイッチング素子のゲート端子に電圧を印加する時間を、前記容量素子と共に設定する抵抗素子を備える、前記（８）に記載のアーク抑制装置。
（１０）
前記電流制限回路は、前記第１スイッチング素子のソース端子とゲート端子との間にツェナーダイオードを備える、前記（８）または（９）に記載のアーク抑制装置。
（１１）
前記電流制限回路は、さらに、前記電源からの電力の前記負荷への供給が遮断される際にオン状態となり前記第１スイッチング素子のゲート端子とソース端子との間を短絡させるスイッチを備える、前記（８）〜（１０）のいずれかに記載のアーク抑制装置。
（１２）
前記電源から供給される電力は、直流電力である、前記（８）〜（１１）に記載のアーク抑制装置。
（１３）
１以上の前記（１）〜（１２）のいずれかに記載のアーク抑制装置を備える、移動体。
（１４）
直流電力を供給するバッテリと、
前記バッテリから供給される直流電力による駆動する駆動部と、
前記バッテリと前記駆動部との間に設けられる、少なくとも１つの、前記（１）〜（１２）のいずれかに記載のアーク抑制装置と、
を備える、電力供給システム。
【符号の説明】
【００８０】
４０      ：移動体
１００    ：アーク抑制装置
２１０    ：バッテリ
２２０    ：駆動部
ＡＦ１ａ、ＡＦ１ｂ、ＡＦ１ｃ、ＡＦ１ｄ、ＡＦ１ｅ、ＡＦ１ｆ、ＡＦ１ｇ、ＡＦ２ｅ、ＡＦ２ｆ    ：電流制限回路
Ｆ１      ：ヒューズ
ＰＦ１    ：プロテクタ
Ｓ１、Ｓ１ａ、Ｓ１ｂ    ：スイッチ
Ｖ１      ：電源
Ｖ２      ：直流電源
【図１】
2018198538.tif 000003
【図２】
2018198538.tif 000004
【図３】
2018198538.tif 000005
【図４】
2018198538.tif 000006
【図５】
2018198538.tif 000007
【図６】
2018198538.tif 000008
【図７】
2018198538.tif 000009
【図８】
2018198538.tif 000010
【図９】
2018198538.tif 000011
【図１０】
2018198538.tif 000012
【図１１】
2018198538.tif 000013
【国際調査報告】
2018198538.tif 000014
2018198538.tif 000015
2018198538.tif 000016