(57)【要約】  スイッチング素子が組み込まれた電力変換回路と、前記電力変換回路を構成する回路素子がマウントされ、各回路素子を電気的に接続する配線パターンが配された回路基板と、を備えた電子回路装置で、電力変換回路は、チョークコイルへのエネルギーの供給を同相で断続する一対のスイッチング素子を備えて構成され、回路基板は、一方のスイッチング素子が一方の主面にマウントされるとともに他方のスイッチング素子が他方の主面にマウントされ、一方のスイッチング素子を含む電流経路と他方のスイッチング素子を含む電流経路が平面視で重なり、電流の向きが逆方向となるように配線パターンが設けられた両面基板で構成されている。
2018235484.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子が組み込まれた電力変換回路と、前記電力変換回路を構成する回路素子がマウントされ、各回路素子を電気的に接続する配線パターンが配された回路基板と、を備えた電子回路装置であって、
前記電力変換回路は、チョークコイルへのエネルギーの供給を同相で断続する一対のスイッチング素子を備えて構成され、
前記回路基板は、一方のスイッチング素子が一方の主面にマウントされるとともに他方のスイッチング素子が他方の主面にマウントされ、一方のスイッチング素子を含む電流経路と他方のスイッチング素子を含む電流経路が平面視で重なり、電流の向きが逆方向となるように配線パターンが設けられた両面基板で構成されている、電子回路装置。
【請求項２】
前記電力変換回路は、ハイサイド側スイッチング素子とローサイド側スイッチング素子とが直列接続された一対の直列回路と、各直列回路にそれぞれ並列接続された一対のコンデンサを備えて構成され、
前記回路基板は、一方の直列回路と一方のコンデンサが一方の主面にマウントされるとともに他方の直列回路と他方のコンデンサが他方の主面にマウントされ、一方の直列回路及び一方のコンデンサを結ぶ電流経路と他方の直列回路及び他方のコンデンサを結ぶ電流経路が平面視で重なり、電流の向きが逆方向となるように配線パターンが設けられた両面基板で構成されている、請求項１に記載の電子回路装置。
【請求項３】
前記回路基板の表裏両面の配線パターンがビアで導通され、一方の直列回路と他方のコンデンサを結ぶ電流経路と、他方の直列回路と一方のコンデンサを結ぶ電流経路とが側面視で重なり、電流の向きが逆方向となるように配線パターンが設けられている、請求項２に記載の電子回路装置。
【請求項４】
前記電力変換回路は、同期整流型降圧レギュレータである、請求項１から請求項３の何れか１項に記載の電子回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子回路装置に関する。
本出願は、２０１７年６月２１日出願の日本出願第２０１７−１２１６０８号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
【背景技術】
【０００２】
特許文献１には、簡単な構造で、電力回路を構成するバスバーを効率良く冷却することができる回路構成体が開示されている。当該回路構成体は、電力回路を構成する複数本のバスバーと、このバスバーを冷却するための放熱部材とを備え、この放熱部材は絶縁層がコーティングされたバスバー接着面を有する。このバスバー接着面上に前記複数本のバスバーが並べられた状態で、当該バスバー接着面に各バスバーが直接接着されている。回路構成体には、直流レギュレータなどの電力変換回路が組み込まれ、車載用の電気接続箱などに適用される。【０００３】
特許文献２には、高電圧蓄電池から低電圧蓄電池への電力変換または低電圧蓄電池から高電圧蓄電池への電力変換を行う電力変換装置（ＤＣＤＣコンバータ）であって、電力変換装置外に配置される電子機器等へ混入するノイズの低減のために、電力変換回路の入力側に入力フィルタ回路、電力変換回路の出力側に出力フィルタ回路などのフィルタ回路が接続された電子装置が開示されている。【０００４】
当該電子装置は、フィルタコンデンサを有するフィルタ手段と、外部端子とフィルタ手段とを接続する第１の配線と、フィルタ手段よりも外部端子に近い位置で筐体に接続され、筐体とフィルタ手段とを接続する第２の配線とを備えている。その結果、寄生インダクタンスや電磁誘導作用を低減して、フィルタ機能を確保することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１６４０４０号公報
【特許文献２】特開２０１３−９９０５７号公報
【発明の概要】
【０００６】
本発明の一側面は、スイッチング素子が組み込まれた電力変換回路と、前記電力変換回路を構成する回路素子がマウントされ、各回路素子を電気的に接続する配線パターンが配された回路基板と、を備えた電子回路装置であって、前記電力変換回路は、チョークコイルへのエネルギーの供給を同相で断続する一対のスイッチング素子を備えて構成され、前記回路基板は、一方のスイッチング素子が一方の主面にマウントされるとともに他方のスイッチング素子が他方の主面にマウントされ、一方のスイッチング素子を含む電流経路と他方のスイッチング素子を含む電流経路が平面視で重なり、電流の向きが逆方向となるように配線パターンが設けられた両面基板で構成されている、電子回路装置に関する。
【図面の簡単な説明】
【０００７】
【図１】電力変換回路の一例の回路図である。
【図２】電力変換回路の主要回路素子が一方の主面にのみマウントされた回路基板の平面図である。
【図３】寄生インダクタンスの影響が大きい場合のハイサイド側スイッチング素子のスイッチング波形の説明図である。
【図４Ａ】電力変換回路の主要回路素子の一部がマウントされた回路基板の一方の主面の平面図である。
【図４Ｂ】電力変換回路の主要回路素子の一部がマウントされた回路基板の他方の主面の平面図である。
【図４Ｃ】各主面上で形成される電流経路の説明図である。
【図４Ｄ】表裏両主面間にまたがって形成される電流経路の説明図である。
【図５】寄生インダクタンスの影響が低減された場合のハイサイド側スイッチング素子のスイッチング波形の説明図である。
【図６】電力変換回路の他の例である非同期整流型降圧レギュレータの回路図である。
【図７】電力変換回路の他の例である昇圧レギュレータの回路図である。
【発明を実施するための形態】
【０００８】
［本開示が解決しようとする課題］
【０００９】
特許文献１、２に開示された直流レギュレータなどの電力変換回路には、高密度実装のために、両面基板もしくは多層基板が用いられている。これらの基板では、細幅の配線パターンやビアを介して、各層にマウントされた回路素子が電気的に接続されている。
【００１０】
この様な回路基板では、信号線の配線パターンと、グラウンド線の配線パターン、各配線間、ビア、マウントされる回路素子との間でＬ，Ｃ，Ｒの分布定数回路が三次元的に形成され、寄生容量や寄生インダクタンスが内在する。なお、寄生インダクタンスの値は、配線パターン幅に反比例し、配線長さに比例する傾向がある。
【００１１】
電力変換装置に組み込まれる半導体スイッチング素子が寄生インダクタンスの影響を受けると、スイッチング時に大きなサージ電圧が印加される虞がある。そのため、高耐圧の半導体スイッチング素子を用いる必要があり、オン抵抗が大きくなって導通損失が増えたり、スイッチング時間が長くなって電力損失が大きくなったりする。
【００１２】
また、電流容量の大きな電力変換回路を構成する場合、半導体スイッチング素子に流れる電流の増加に起因する発熱を低減するために、半導体スイッチング素子を複数設けて電流をそれぞれで分担する構成が採用されている。しかし、電流が増えるとそれだけ寄生インダクタンスの影響が大きくなり、大きなサージ電圧が発生する。
【００１３】
特許文献１に開示された回路構成体は、電力回路を構成する複数本のバスバーを放熱部材と接触させて冷却することが主目的であり、電力回路に生じる寄生インダクタンスによる弊害を解消するという観点で、改良の余地がある。
【００１４】
特許文献２に開示された電子装置は、フィルタ回路の配線に生じる寄生インダクタンスなどによるノイズの影響を低減することを目的としている。電力変換装置自体に生じる寄生インダクタンスの影響を低減するという観点では、更なる改良の余地がある。
【００１５】
本開示の目的は、上述に鑑み、寄生インダクタンスの影響を極力低減可能な電子回路装置を提供する点にある。
【００１６】
［本願発明の実施形態の説明］
最初に、本発明の実施形態の内容を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
（１）本実施形態に係る電子回路装置は、スイッチング素子が組み込まれた電力変換回路と、電力変換回路を構成する回路素子がマウントされ、各回路素子を電気的に接続する配線パターンが配された回路基板と、を備えた電子回路装置であって、電力変換回路は、チョークコイルへのエネルギーの供給を同相で断続する一対のスイッチング素子を備えて構成され、回路基板は、一方のスイッチング素子が一方の主面にマウントされるとともに他方のスイッチング素子が他方の主面にマウントされ、一方のスイッチング素子を含む電流経路と他方のスイッチング素子を含む電流経路が平面視で重なり、電流の向きが逆方向となるように配線パターンが設けられた両面基板で構成されている。
【００１７】
一方のスイッチング素子を含む電流経路と他方のスイッチング素子を含む電流経路が平面視で重なり、電流の向きが逆方向となるように配線パターンが設けられているため、配線などに寄生するインダクタンスの影響が相殺されるようになる。その結果、スイッチング時にスイッチング素子に印加されるサージ電圧が効果的に低減されるようになる。
【００１８】
（２）電力変換回路は、ハイサイド側スイッチング素子とローサイド側スイッチング素子とが直列接続された一対の直列回路と、各直列回路にそれぞれ並列接続された一対のコンデンサを備えて構成され、回路基板は、一方の直列回路と一方のコンデンサが一方の主面にマウントされるとともに他方の直列回路と他方のコンデンサが他方の主面にマウントされ、一方の直列回路及び一方のコンデンサを結ぶ電流経路と他方の直列回路及び他方のコンデンサを流れる電流経路が平面視で重なり、電流の向きが逆方向となるように配線パターンが設けられた両面基板で構成されていることが好ましい。
【００１９】
一方の直列回路及び一方のコンデンサを結ぶ電流経路と他方の直列回路及び他方のコンデンサを流れる電流経路が平面視で重なり、電流の向きが逆方向となるように配線パターンが設けられているため、寄生インダクタンスの影響が相殺される。その結果、スイッチング時にスイッチング素子に印加されるサージ電圧が効果的に低減されるようになる。
【００２０】
（３）電子回路装置には、回路基板の表裏両面の配線パターンがビアで導通され、一方の直列回路と他方のコンデンサを結ぶ電流経路と、他方の直列回路と一方のコンデンサを結ぶ電流経路とが側面視で重なり、電流の向きが逆方向となるように配線パターンが設けられていることが好ましく、上述と同様に寄生インダクタンスの影響が相殺されるようになる。
【００２１】
（４）電力変換回路は同期整流型降圧レギュレータであることが好ましい。同期整流型降圧レギュレータは、非同期整流型降圧レギュレータに比べて電力損失を大幅に低減できるという良さがあるが、寄生インダクタンスの値が大きいと、スイッチング損失が発生したり、デッドタイムの確保が困難になったり、ハイサイド側スイッチング素子に大きなサージ電圧が印加されて破損を招いたりする虞がある。
【００２２】
そのような場合でも、一方の直列回路及び一方のコンデンサを結ぶ閉路と他方の直列回路及び他方のコンデンサを流れる閉路が平面視で重なり、電流の向きが逆方向となるように配線パターンが設けられていると、寄生インダクタンスの影響が効果的に相殺され、スイッチング損失が低減されるとともに容易にデッドタイムを確保することができ、さらにはオン抵抗が小さく導通損失の少ない低耐圧のスイッチング素子を用いることができるようになる。
【００２３】
なお、本実施形態で「電流経路が重なる」とは、物理的に完全に同一形状で重複することが要求されるものではなく、各電流経路の形状や位置の多少の差異は許容される。すなわち、各電流経路に沿って互いに反対方向に流れる電流によって、それぞれのインダクタンスの影響が互いに打ち消され、サージ電圧が所期の値に低減されればよい。例えば、基板の表裏に形成されたパターンが物理的に同一で、且つ、表裏のパターン間に位置ずれが生じた結果、表裏の配線のずれが許容される程度は一意に定義されるものではなく、使用されるスイッチング素子の耐圧により定まる。表裏のパターンの重複しない部位の面積の比率を配線のずれ量と定義する場合、スイッチング素子の耐圧が低ければ許容されるずれ量は数％以下と小さく、スイッチング素子の耐圧が高ければ数十％程度のずれ、場合によっては５０％程度のずれまで許容される場合もある。
【００２４】
［発明の実施形態の詳細］
次に、本発明の実施形態について更に具体的に説明する。なお、本発明はこれらの例示に限定されるものではなく、添付の請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【００２５】
図１には、車載用の電子回路装置１に組み込まれる電力変換回路２の一例である同期整流型降圧レギュレータの回路図が示されている。
同期整流型降圧レギュレータは、リチウムイオン電池などのＤＣ４８Ｖの高圧の蓄電池の出力電圧を低圧のＤＣ１２Ｖに降圧して車載された各種の補機に給電し、或いは鉛蓄電池などの低圧の蓄電池を充電するために用いられる非絶縁の同期整流型降圧レギュレータ（以下、単に「降圧レギュレータ」と記す。）である。
【００２６】
当該降圧レギュレータは、入力端子Ｔ１，Ｔ２間に接続された電圧安定化のための電解コンデンサＣ１と、電解コンデンサＣ１に並列接続された一対のバイパス用のコンデンサＣ２，Ｃ２´と、コンデンサＣ１，Ｃ２，Ｃ２´に並列接続されたスイッチング回路ＳＣと、チョークコイルＬ１と平滑コンデンサＣ３とで構成されている。
【００２７】
スイッチング回路ＳＣは、ハイサイド側スイッチング素子１１とローサイド側スイッチング素子１２がノードＮ１で接続された第１の直列回路と、ハイサイド側スイッチング素子１１´とローサイド側スイッチング素子１２´がノードＮ１´で接続された第２の直列回路を備え、ハイサイド側スイッチング素子１１，１１´が並列接続され、ローサイド側スイッチング素子１２，１２´が並列接続されている。
【００２８】
第１の直列回路及び第２の直列回路の各ノードＮ１，Ｎ１´と出力端子Ｔ３との間にチョークコイルＬ１が接続され、出力端子Ｔ３，Ｔ４間に平滑コンデンサＣ３が接続されている。スイッチング素子としてＭＯＳ−ＦＥＴやＩＧＢＴが好適に用いられる。
【００２９】
入力端子Ｔ１，Ｔ２間に印加された入力直流電圧Ｖｉが降圧レギュレータによって降圧されて出力端子Ｔ３，Ｔ４から出力直流電圧Ｖｏが出力される。なお、符号Ｌ＋は正の電源ライン、符号Ｌ−は負の電源ライン（グランドライン）、符号Ｌｏはスイッチング回路ＳＣの出力ラインを示す。
【００３０】
スイッチング回路ＳＣとして第１の直列回路と第２の直列回路の一対の直列回路を備えているため、電流容量の大きな降圧レギュレータが必要とされる場合でも、一対のスイッチング素子１１，１１´または一対のスイッチング素子１２，１２´のそれぞれで電流が分担され、単一の直列回路で構成する場合に比較して過剰な発熱を招くことがない。
【００３１】
ハイサイド側スイッチング素子１１，１１´とローサイド側スイッチング素子１２，１２´は、双方がオフする一定のデッドタイムを挟んで、同期して交互にオンするようにゲート電圧が制御される。ハイサイド側スイッチング素子１１，１１´がオンすると、入力端子Ｔ１からハイサイド側スイッチング素子１１，１１´及びチョークコイルＬ１を介して平滑コンデンサＣ３が充電される。このとき、チョークコイルＬ１にエネルギーが蓄積される。
【００３２】
その後、ハイサイド側スイッチング素子１１，１１´がオフされ、デッドタイムを挟んでローサイド側スイッチング素子１２，１２´がオンされると、チョークコイルＬ１に蓄積されたエネルギーが、ローサイド側スイッチング素子１２，１２´を含む閉ループに沿って開放されて平滑コンデンサＣ３が充電される。
【００３３】
ハイサイド側スイッチング素子１１，１１´とローサイド側スイッチング素子１２，１２´のスイッチング周期を調整することにより、出力端子Ｔ３，Ｔ４間に所望の直流電圧Ｖｏが出力されるようになる。図には示されていないが、降圧レギュレータには、出力端子Ｔ３，Ｔ４間の電圧をモニタしてハイサイド側スイッチング素子１１，１１´とローサイド側スイッチング素子１２，１２´のゲート電圧を制御する制御回路がさらに設けられている。
【００３４】
図２には、図１に示す降圧レギュレータの破線で囲まれた領域の主要回路素子が一方の主面にのみマウントされた一般的な回路基板ＰＷＢが示されている。
回路基板ＰＷＢの一方の主面に、正の電源ラインＬ＋と、負の電源ラインＬ−と、スイッチング回路ＳＣの出力ラインＬｏを構成する銅パターンが配されている。なお、回路基板ＰＷＢを構成する母材としてエポキシ樹脂やフェノール樹脂等が適宜用いられ、耐熱性を確保する必要がある場合にはガラスエポキシ樹脂などが用いられる。
【００３５】
正の電源ラインＬ＋と出力ラインＬｏの間にハイサイド側スイッチング素子１１，１１´がマウントされ、負の電源ラインＬ−と出力ラインＬｏの間にローサイド側スイッチング素子１２，１２´がマウントされ、正の電源ラインＬ＋と負の電源ラインＬ−の間にコンデンサＣ２，Ｃ２´がマウントされている。
【００３６】
図２中、符号ＬＰで示す矢印は、コンデンサＣ２，Ｃ２´とスイッチング回路ＳＣを流れる仮想的な電流経路ＬＰで、ハイサイド側スイッチング素子１１，１１´のオン時にＬ＋からハイサイド側スイッチング素子１１，１１´を通って出力ラインＬｏに流れる電流経路と、ローサイド側スイッチング素子１２，１２´のオン時にローサイド側スイッチング素子１２，１２´から出力ラインＬｏ及び図外のチョークコイルＬ１及び平滑コンデンサＣ３を経由してＬ−に流れる電流経路とを合成した電流経路を示している。
【００３７】
図３には、図２に示す一般的な回路基板ＰＷＢを構成した場合のハイサイド側スイッチング素子１１，１１´の両端の電圧波形Ｖｈ及び電流波形Ｉｈが示されている。時刻ｔ０でハイサイド側スイッチング素子１１，１１´がオン状態からオフ状態へ移行すると、ハイサイド側スイッチング素子１１，１１´のドレインに大きなサージ電圧が印加され、またドレイン電流の立下りが緩やかになっていることが確認される。
【００３８】
図２に示した電流経路ＬＰの一部に沿って大きな電流が流れている状態でハイサイド側スイッチング素子１１，１１´をオフした時に生じる、Ｖ＝−Ｌ・ｄｉ／ｄｔで示される逆起電力がサージ電圧発生の一つの原因となる。サージ電圧の値は、回路の寄生インダクタンスＬの値が大きいほど大きく、電流値の時間変化が大きいほど大きくなるため、寄生インダクタンスＬの値が大きく電流容量の大きな降圧レギュレータであるほど大きなサージ電圧が発生する。
【００３９】
この様な大きなサージ電圧により素子が破損しないように、ハイサイド側スイッチング素子１１，１１´には耐圧の高い高価なスイッチング素子を採用する必要があり、また、ハイサイド側スイッチング素子１１，１１´のオン状態からオフ状態への移行時に流れる電流が発熱ロスにつながるために、ローサイド側スイッチング素子に替えてダイオードを用いる非同期整流型降圧レギュレータよりも電力損失が少ないという利点が損なわれる。
【００４０】
図４Ａ及び図４Ｂに示すように、本発明による電子回路装置１では、両面の回路基板ＰＷＢの一方の主面（第１面）に、第１の直列回路を構成するスイッチング素子１１、１２と、一方のコンデンサＣ２がマウントされるとともに（図４Ａ参照。）、他方の主面（第２面）に、第２の直列回路を構成するスイッチング素子１１´、１２´と他方のコンデンサＣ２´がマウントされている（図４Ｂ参照。）。なお、第１の直列回路と第２の直列回路を何れの主面にマウントしてもよいことはいうまでもない。
【００４１】
図中、符号Ｖ１，Ｖ２，Ｖ３は、第１面の配線パターンと第２面の配線パターンを電気的に接続するためのビア（スルーホール）を示している。ビアＶ１を介して両面の正の電源ラインＬ＋となる銅パターン同士が電気的に接続され、ビアＶ２を介して両面の負の電源ラインＬ−となる銅パターン同士が電気的に接続され、ビアＶ３を介して両面の出力ラインＬｏとなる銅パターン同士が電気的に接続される。
【００４２】
一方の主面（第１面）にマウントされた第１の直列回路及び一方のコンデンサを結ぶ電流経路ＬＰ１（図４Ａ参照。）と、他方の主面（第２面）にマウントされた他方の直列回路及び他方のコンデンサを流れる電流経路ＬＰ１´（図４Ｂ参照。）が平面視で重なるように、そして電流の向きが逆方向となるように、それぞれ配線パターンＬ＋，Ｌ−，Ｌｏが形成されている。
【００４３】
また、一方の主面（第１面）にマウントされた第１の直列回路及び他方の主面（第２面）にマウントされた他方のコンデンサを流れる電流経路ＬＰ２と、他方の主面（第２面）にマウントされた他方の直列回路及び一方の主面（第１面）にマウントされた一方のコンデンサを結ぶ電流経路ＬＰ２´が側面視（基板の面に沿う視方向）で重なり、電流の向きが逆方向となるように配線パターンＬ＋，Ｌ−，Ｌｏが形成されている。
【００４４】
図４Ｃには、一方の主面（第１面）に形成される電流経路ＬＰ１と、他方の主面（第２面）に形成される電流経路ＬＰ１´が示されている。各電流経路ＬＰ１，ＬＰ１´の電流の方向が逆になるため、ハイサイド側スイッチング素子１１，１１´をオフした時に生じる、Ｖ＝−Ｌ・ｄｉ／ｄｔで示される逆起電力が互いに相殺されるように作用する。
【００４５】
図４Ｄには、回路基板ＰＷＢの一方の主面（第１面）と他方の主面（第２面）にかけて厚み方向に横断するように形成される電流経路ＬＰ２、ＬＰ２´が示されている。この場合も、各閉路ＬＰ２，ＬＰ２´の電流の方向が逆になるため、ハイサイド側スイッチング素子１１，１１´をオフした時に生じる、Ｖ＝−Ｌ・ｄｉ／ｄｔで示される逆起電力が互いに相殺されるように作用する。
【００４６】
図５には、図４Ａ及び図４Ｂで説明した電子回路装置１に組み込まれたハイサイド側スイッチング素子１１，１１´の両端の電圧波形Ｖｈ及び電流波形Ｉｈが示されている。時刻ｔ０でハイサイド側スイッチング素子１１，１１´がオン状態からオフ状態へ移行すると、ハイサイド側スイッチング素子１１，１１´のドレインに印加されるサージ電圧が低下し、またドレイン電流の立下りが急峻になっていることが確認される。つまり、寄生インダクタンスの影響が相殺される結果、ハイサイド側スイッチング素子１１，１１´をオフした時に生じるサージ電圧が効果的に低減されるようになる。
【００４７】
図４Ａ及び図４Ｂに示した回路基板ＰＷＢには、第１の直列回路及び第２の直列回路を構成するスイッチング素子１１，１１´，１２，１２´と、一対のコンデンサＣ２，Ｃ２´のマウント状態のみが示されているが、図１に示した他の回路素子Ｃ１，Ｌ１，Ｃ３、さらには、出力端子Ｔ３，Ｔ４間の電圧Ｖｏをモニタする電圧検知回路や、ハイサイド側スイッチング素子１１，１１´とローサイド側スイッチング素子１２，１２´のゲート電圧を制御する制御回路や、スイッチング素子１１，１１´，１２，１２´を駆動するドライバ回路などがマウントされていることはいうまでもない。
【００４８】
以下、別実施形態を説明する。
上述した実施形態では、電力変換回路が同期整流型降圧レギュレータである場合を説明したが、本発明が適用可能な電力変換回路は、少なくともチョークコイルへのエネルギーの供給を同相で断続する一対のスイッチング素子を備えて構成され、回路基板は、一方のスイッチング素子が一方の主面にマウントされるとともに他方のスイッチング素子が他方の主面にマウントされ、一方のスイッチング素子を含む電流経路と他方のスイッチング素子を含む電流経路が平面視で重なり、電流の向きが逆方向となるように配線パターンが設けられた両面基板で構成されていればよい。
【００４９】
従って、非絶縁型の同期整流型降圧レギュレータに限らず、非同期整流型降圧レギュレータ、昇圧レギュレータ、昇降圧レギュレータにも適用可能であり、絶縁型の降圧レギュレータ、昇圧レギュレータ、昇降圧レギュレータにも適用可能である。
【００５０】
図６には、電力変換回路として、ローサイド側スイッチング素子１２，１２´に替えてダイオードＤ１，Ｄ１´を配した非同期整流型降圧レギュレータが示されている。図４Ａ及び図４Ｂに示したローサイド側スイッチング素子１２，１２´に替えてダイオードＤ１，Ｄ１´が配されることにより、同様の機能が実現できる。
【００５１】
図７には、電力変換回路として、昇圧レギュレータが示されている。この例でも、チョークコイルＬ１へのエネルギーの供給を同相で断続する一対のスイッチング素子１３，１３´を備えて構成され、回路基板は、一方のスイッチング素子１３が一方の主面にマウントされるとともに他方のスイッチング素子１３´が他方の主面にマウントされ、一方のスイッチング素子１３及びコンデンサＣ２を含む電流経路と他方のスイッチング素子１３´及びコンデンサＣ２´を含む電流経路が平面視で重なり、電流の向きが逆方向となるように配線パターンが設けられた両面基板で構成されていればよい。チョークコイルＬ１は単一であってもよいし一対設けられていてもよい。
【００５２】
本発明は、直流レギュレータ以外に、少なくとも同相でオンまたはオフされる一対のスイッチング素子を備えた任意のレギュレータ回路に適用可能であり、例えばフルブリッジのインバータ回路、ハーフブリッジのインバータ回路にも広く応用できる。
【００５３】
以上説明した実施形態は、本発明が適用される電子回路装置の一例に過ぎず、各部の具体的な回路構成、回路基板の配線パターンの構成は、本発明による作用効果が奏される範囲で適宜変更設計することも可能であることはいうまでもない。
【産業上の利用可能性】
【００５４】
本発明の電子回路装置は、寄生インダクタンスの影響を低減する必要のある様々な用途の電子回路装置に適用することができる。
【符号の説明】
【００５５】
１：電子回路装置
２：電力変換回路
１１，１１´：ハイサイド側スイッチング素子
１２，１２´：ローサイド側スイッチング素子
Ｃ１：電解コンデンサ
Ｃ２：コンデンサ
Ｃ２´：コンデンサ
Ｃ３：平滑コンデンサ
Ｌ１：チョークコイル
ＰＷＢ：回路基板
【図１】
2018235484.tif 000003
【図２】
2018235484.tif 000004
【図３】
2018235484.tif 000005
【図４Ａ】
2018235484.tif 000006
【図４Ｂ】
2018235484.tif 000007
【図４Ｃ】
2018235484.tif 000008
【図４Ｄ】
2018235484.tif 000009
【図５】
2018235484.tif 000010
【図６】
2018235484.tif 000011
【図７】
2018235484.tif 000012
【国際調査報告】
2018235484.tif 000013
2018235484.tif 000014
2018235484.tif 000015
2018235484.tif 000016