(57)【要約】  半導体基板（２）と、半導体基板（２）上に設けられる第１半導体層（３）と、第１半導体層（３）の主面上に設けられたメサ導波路（４４）と、第１半導体層（３）の上面の一部が露出するように第１半導体層（３）の上面を覆う埋め込み層（５）と、第１半導体層（３）の埋め込み層（５）に覆われた部分と第１半導体層（３）が露出する部分との境界に設けられ、一方の側面が埋め込み層（５）に覆われ、他方の側面が露出するメサ構造（８）とを備え、埋め込み層（５）に発生する応力を低減することにより、例えば、埋め込み層（５）へのクラック発生を抑制し、信頼性を向上させることができる。
2019155679.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられる第１半導体層と、
前記第１半導体層の主面上に設けられたメサ導波路と、
前記第１半導体層の上面の一部が露出するように前記第１半導体層の上面を覆う埋め込み層と、
前記第１半導体層の前記埋め込み層に覆われた部分と前記第１半導体層が露出する部分との境界に設けられ、一方の側面が前記埋め込み層に覆われ、他方の側面が露出するメサ構造と
を備えることを特徴とする光半導体素子。
【請求項２】
前記メサ構造は、前記境界が屈曲している部分に設けられることを特徴とする請求項１に記載の光半導体素子。
【請求項３】
前記第１半導体層上に設けられ、前記第１半導体層と電気的に接続される電極を備え、
前記メサ構造及び前記境界は、前記電極を取り囲むように設けられ、
前記電極は、前記第１半導体層が露出する部分に設けられることを特徴とする請求項１又は請求項２に記載の光半導体素子。
【請求項４】
前記屈曲している部分は、平面視で、少なくとも一部が円弧状、又は、内角が鈍角となる多角形の一部であることを特徴とする請求項２に記載の光半導体素子。
【請求項５】
前記電極は、前記埋め込み層の上面まで引き出されており、
前記第１半導体層と前記電極が電気的に接続される部分を前記メサ構造が取り囲んでいることを特徴とする請求項３に記載の光半導体素子。
【請求項６】
前記メサ導波路の上面に設けられ、前記メサ導波路と電気的に接続される第１の電極と、
前記第１半導体層上に設けられ、前記第１半導体層と電気的に接続される第２の電極と、
前記第１の電極と電気的に接続される電極パッドとを備え、
前記埋め込み層は、前記第１の電極および前記電極パッドが設けられる領域において、前記半導体基板、前記第１半導体層および前記メサ導波路を覆い、前記埋め込み層の上面に前記第１の電極および前記電極パッドが設けられ、
前記メサ構造は、前記埋め込み層の端部が前記メサ構造の上面に位置するように、前記端部に沿って設けられ、
前記メサ構造の上面の一部は、前記埋め込み層の端部に沿って、前記埋め込み層が設けられる領域側で前記埋め込み層により覆われ、前記埋め込み層が設けられる領域側とは反対側で露出することを特徴とする請求項１に記載の光半導体素子。
【請求項７】
前記メサ構造は前記埋め込み層の端部が屈曲している部分に設けられることを特徴とする請求項６に記載の光半導体素子。
【請求項８】
前記メサ構造の上面に形成される前記埋め込み層の第１の厚さは、前記第１半導体層の主面上に形成される前記埋め込み層の第２の厚さよりも小さいことを特徴とする請求項１から請求項７のいずれか一項に記載の光半導体素子。
【請求項９】
前記メサ構造の幅は、前記メサ導波路の幅よりも大きいことを特徴とする請求項１から請求項８のいずれか一項に記載の光半導体素子。
【請求項１０】
前記埋め込み層は、ベンゾシクロブテン又はポリイミド樹脂を含む樹脂であることを特徴とする請求項１から請求項９のいずれか一項に記載の光半導体素子。
【請求項１１】
半導体基板上に第１半導体層を形成する工程と、
前記第１半導体層の主面上にメサ導波路およびメサ構造を形成する工程と、
前記半導体基板、前記第１半導体層、前記メサ導波路および前記メサ構造を覆うように埋め込み層を形成する工程と、
前記埋め込み層の一部を除去し、前記第１半導体層の主面の一部を露出させる工程とを備え、
前記露出させる工程は、前記メサ構造の一方の側面に前記埋め込み層を残し、前記メサ構造の他方の側面が露出するように、前記第１半導体層の主面の一部を露出させることを特徴とする光半導体素子の製造方法。
【請求項１２】
前記第１半導体層上に前記第１半導体層と電気的に接続される電極を形成する工程を備え、
前記メサ構造を形成する工程は、前記電極を取り囲むように前記メサ構造が形成され、
前記露出させる工程は、前記メサ構造が前記電極を取り囲む領域において、前記第１半導体層を露出させることを特徴とする請求項１１に記載の光半導体素子の製造方法。
【請求項１３】
前記メサ導波路の上面および前記埋め込み層上に前記メサ導波路と電気的に接続される第１の電極を形成する工程と、
前記第１半導体層上に前記第１半導体層と電気的に接続される第２の電極を形成する工程と、
前記埋め込み層上に前記第１の電極と電気的に接続される電極パッドを形成する工程とを備え、
前記メサ構造を形成する工程は、前記第１の電極および前記電極パッドが設けられる領域を囲うように前記メサ構造は形成され、
前記露出させる工程は、前記第１の電極および前記電極パッドが設けられる領域を除いて、前記埋め込み層が除去されることを特徴とする請求項１１に記載の光半導体素子の製造方法。
【請求項１４】
前記メサ導波路および前記メサ構造を形成する工程は、前記メサ導波路および前記メサ構造を同一の加工プロセスで同時に形成することを特徴とする請求項１１から請求項１３のいずれか一項に記載の光半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
例えば、従来のマッハツェンダ変調器に用いられる光半導体素子は、半導体基板上に設けられたｎ型半導体層からなる下部クラッド層、下部クラッド層上に設けられ、多重量子井戸（Ｍｕｌｔｉ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ（ＭＱＷ））構造を有する光閉じ込め層として機能するコア層、および、コア層上に設けられたｐ型半導体層からなる上部クラッド層により構成されたハイメサ構造を有する光導波路を有する。【０００３】
この従来の光半導体素子は、半導体基板、下部クラッド層およびハイメサ構造の光導波路を覆うように、例えば、ベンゾシクロブテン（ＢＣＢ）などを含む樹脂からなる埋め込み層を有する。この埋め込み層に、下部クラッド層の主面や光導波路の上面に達する開口部が形成され、この開口部内に下部クラッド層や上部クラッド層と電気的に接続される電極がそれぞれ形成される。【０００４】
特許文献１は、マッハツェンダ変調器に用いられる光半導体素子において、ハイメサ構造の光導波路を樹脂からなる埋め込み層で覆い、この埋め込み層上に電極を設ける製造方法が開示されている。【０００５】
特許文献２は、マッハツェンダ変調器に用いられる光半導体素子において、埋め込み層である樹脂を二回に分けて塗布することで、ハイメサ構造の光導波路上に厚い埋め込み層を形成する製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−３８３２２号公報
【特許文献２】特開２０１５−２１９７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１および特許文献２のようなマッハツェンダ変調器に用いられる光半導体素子では、下部クラッド層の主面上に電極を設けるために、埋め込み層に下部クラッド層の主面上に達する開口部を設ける必要がある。【０００８】
しかしながら、特許文献１および特許文献２のような光半導体素子では、この下部クラッド層への開口部の形成により、埋め込み層の側面が数μｍの厚さで露出することとなるため、ウェハプロセス中の加熱工程や素子実装時の半田付けなどにおいて、光半導体素子が温度変化し、埋め込み層である樹脂に応力が発生する。そのため、埋め込み層の開口部の外周、特に、開口部が屈曲する部位に応力が集中し、埋め込み層である樹脂にクラックが発生するという問題点がある。特に、電極と半導体の距離を遠ざけるため、埋め込み層の厚さを大きくする場合に応力はさらに大きくなり、クラックが発生する問題は顕著となる。【０００９】
そこで、本発明は、このような従来技術の問題点を解決すべくなされたものであって、埋め込み層に発生する応力を低減することにより、例えば、埋め込み層へのクラック発生を抑制し、信頼性を向上させることができる光半導体素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
以上の目的を達成するために、本発明の光半導体素子は、半導体基板と、半導体基板上に設けられる第１半導体層と、第１半導体層の主面上に設けられたメサ導波路と、第１半導体層の上面の一部が露出するように第１半導体層の上面を覆う埋め込み層と、第１半導体層の埋め込み層に覆われた部分と第１半導体層が露出する部分との境界に設けられ、一方の側面が埋め込み層に覆われ、他方の側面が露出するメサ構造とを備える。【００１１】
また、本発明の光半導体素子の製造方法は、半導体基板上に第１半導体層を形成する工程と、第１半導体層の主面上にメサ導波路およびメサ構造を形成する工程と、半導体基板、第１半導体層、メサ導波路およびメサ構造を覆うように埋め込み層を形成する工程と、埋め込み層の一部を除去し、第１半導体層の主面の一部を露出させる工程とを備え、露出させる工程は、メサ構造の一方の側面に埋め込み層を残し、メサ構造の他方の側面が露出するように、第１半導体層の主面の一部を露出させる。
【発明の効果】
【００１２】
以上のように構成された本発明の光半導体素子およびその製造方法は、埋め込み層に発生する応力を低減することにより、例えば、埋め込み層へのクラック発生を抑制し、信頼性を向上させることができる光半導体素子およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１である光半導体素子の構成を示す平面図。
【図２】本発明の実施の形態１である光半導体素子の構成を示す断面図。
【図３】図１の切断線ＡＡから見た光半導体素子の製造方法を示す断面図。
【図４】図１の切断線ＢＢから見た光半導体素子の製造方法を示す断面図。
【図５】図３の第２の開口部を形成する工程を説明するための断面図。
【図６】本発明の実施の形態１である光半導体素子の効果を説明するための図。
【図７】本発明の実施の形態２である光半導体素子の構成を示す平面図。
【図８】本発明の実施の形態２である光半導体素子の構成を示す断面図。
【発明を実施するための形態】
【００１４】
実施の形態１．
はじめに、この発明の光半導体素子の構成について、図面を参照しながら説明する。なお、図は模式的なものであり、機能や構造を概念的に説明するものである。また、以下に示す実施の形態により本発明が限定されるものではない。特記する場合を除いて、光半導体素子の基本構成は全ての実施の形態において共通である。また、同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通する。
【００１５】
図１は、本発明の実施の形態１である光半導体素子の構成を示す平面図である。図２は、本発明の実施の形態１である光半導体素子の構成を示す断面図であり、図２の（ａ）は、図１の切断線ＡＡから見た断面図で、図２の（ｂ−１）は、図１の切断線ＢＢから見た断面図である。本実施の形態では、マッハツェンダ変調器に用いられる光半導体素子を例にして説明を行う。
【００１６】
本発明の実施の形態１に係る光半導体素子１は、半導体基板２と、半導体基板２上に設けられる第１導電型の第１半導体層３と、第１半導体層３の主面上に設けられ、光導波路を形成するメサ導波路４とを備え、半導体基板２、第１半導体層３およびメサ導波路４を覆うように設けられる埋め込み層５と、メサ導波路４の上面の少なくとも一部が露出した埋め込み層５に設けられる第１の開口部６と、第１の開口部６内に設けられ、メサ導波路４と電気的に接続される第１の電極７と、第１半導体層３の上面が露出した埋め込み層５に設けられる第２の開口部９と、第２の開口部９内の第１半導体層３上に設けられ、第１半導体層３と電気的に接続される第２の電極１０と、埋め込み層５に一部が覆われ、第２の開口部９と埋め込み層５との境界５１に沿って第１半導体層３の主面上に設けられるメサ構造８とを備え、第２の開口部９と埋め込み層５との境界５１がメサ構造８の上面に位置するように、メサ構造８は境界５１に沿って設けられ、メサ構造８の上面の一部が、境界５１に沿って、第２の開口部９により露出し、第２の開口部９が設けられる側とは反対側で埋め込み層５により覆われる。
【００１７】
つまり、本実施の形態に係る光半導体素子１は、半導体基板２と、半導体基板２上に設けられる第１半導体層３と、第１半導体層３の主面上に設けられたメサ導波路４と、第１半導体層３の上面の一部が露出するように第１半導体層３の上面を覆う埋め込み層５と、第１半導体層３の埋め込み層５に覆われた部分と第１半導体層３が露出する部分との境界５１に設けられ、一方の側面が埋め込み層５に覆われるメサ構造８と、第１半導体層３上に設けられ、第１半導体層３と電気的に接続される第２の電極１０を備え、メサ構造８及び境界５１は、第２の電極１０を取り囲むように設けられ、第２の電極１０は、第１半導体層３が露出する部分に設けられる。
【００１８】
半導体基板２は、半絶縁性の半導体基板であり、例えば、鉄（Ｆｅ）がドープされたインジウムリン（ＩｎＰ）等のＩＩＩ−Ｖ族化合物半導体からなる半導体基板である。
【００１９】
半導体基板２上に設けられる第１導電型の第１半導体層３は、例えば、厚さ１．０μｍ〜３．０μｍのｎ型半導体層であり、図１の点線で示す領域に設けられる。つまり、分岐部４１と変調部４２と結合部４３からなるメサ導波路４の下部領域と、第２の電極１０が形成されるメサ構造８で囲われる領域に電気的に連続して設けられる。第１半導体層３は、例えば、硫黄（Ｓ）がドープされたインジウムリン（ＩｎＰ）等のｎ型ＩＩＩ−Ｖ族化合物半導体である。
【００２０】
ここで、第１半導体層３は、メサ導波路４の下部クラッド層となる上層部分の不純物濃度を低くし、下層部分の不純物濃度を、電極形成に伴うコンタクト抵抗を下げるために、不純物濃度を高く設定してもよい。
【００２１】
メサ導波路４は、図１に示すように、分岐部４１、変調部４２および結合部４３を有し、光導波路として、分岐部４１から変調部４２を介して結合部４３にかけて設けられる。メサ導波路４は、変調部４２において、平行して配置される第１の光導波路４４および第２の光導波路４５からなる複数のメサ導波路を備える。そのため、分岐部４１において、一本の光導波路は第１の光導波路４４および第２の光導波路４５に分岐し、変調部４２を介して、結合部４３で第１の光導波路４４および第２の光導波路４５は結合する構成となる。
【００２２】
また、メサ導波路４は、図２に示すように、第１半導体層３の一部である下部クラッド層と、第１半導体層３上に形成される第２半導体層となるコア層１１と、コア層１１上に形成される上部クラッド層となる、ｎ型とは異なるｐ型の第３半導体層１２で構成される。メサ導波路４は、例えば、幅１．０μｍ〜２．０μｍ、高さ３．０μｍ〜５．０μｍで設定され、アスペクト比が大きいハイメサ構造を有している。
【００２３】
コア層１１は、光導波路の光閉じ込め層として機能し、例えば、厚さ０．３μｍ〜０．６μｍの量子井戸構造（ＭＱＷ）のＡｌＧａＩｎＡｓあるいはＩｎＧａＡｓＰからなる半導体層であり、異なる材料比率の層が積層して構成される。
【００２４】
上部クラッド層となるｐ型の第３半導体層１２は、例えば、厚さ１．５μｍから２．５μｍの亜鉛（Ｚｎ）がドープされたインジウムリン（ＩｎＰ）等のｐ型ＩＩＩ−Ｖ族化合物半導体層である。ｐ型の第３半導体層１２は、変調部４２における第１の電極７の形成に伴うコンタクト抵抗を下げるために、ｐ型の第３半導体層１２上部の不純物濃度を高くしたり、ｐ型ＩＩＩ−Ｖ族化合物半導体上に高い不純物濃度の亜鉛（Ｚｎ）をドープしたｐ型インジウムガリウムヒ素（ＩｎＧａＡｓ）層等を形成したりしてもよい。
【００２５】
埋め込み層５は、半導体基板２、第１半導体層３およびメサ導波路４を覆うように光半導体素子１全体を被覆している。埋め込み層５は、樹脂からなり、例えば、ベンゾシクロブテン（ＢＣＢ）またはポリイミド樹脂などを含む樹脂で構成される。
【００２６】
第１の開口部６は、図２の（ａ）に示すように、変調部４２における第１の光導波路４４および第２の光導波路４５のメサ導波路４上面の少なくとも一部が露出するように埋め込み層５に設けられる。つまり、メサ導波路４の上層に形成される上部クラッド層の第３半導体層１２が露出する。
【００２７】
第１の電極７は、図２の（ａ）に示すように、第１の開口部６内に、メサ導波路４上面の上部クラッド層であるｐ型の第３半導体層１２と電気的に接続されるように、変調部４２の第１の光導波路４４および第２の光導波路４５それぞれに設けられる。第１の電極７は、例えば、チタン、白金、金からなる電極である。その他にも、タンタル、モリブデン、ニオブなどが接合する金属など半導体の種類に応じて適宜選択できる。
【００２８】
第１の電極７は、第１の光導波路４４および第２の光導波路４５それぞれに電気的に接続するため、埋め込み層５上の電極パッド１３と電気的に接続するように設けられる。電極パッド１３は、例えば、チタン、白金、金からなる電極である。その他にも、タンタル、モリブデン、ニオブなどが接合する金属など半導体の種類に応じて適宜選択できる。
【００２９】
この電極パッド１３には、不図示のボンディングワイヤがボンディングされ、変調部４２の第１の光導波路４４および第２の光導波路４５の分岐光の位相をそれぞれ変化させるために、外部から第１の電極７を介して光半導体素子１に電気的な信号が入力可能となる。
【００３０】
第２の開口部９は、図２の（ｂ−１）に示すように、第２の電極１０とｎ型の第１半導体層３の下層との電気的な接続を取るために、埋め込み層５上面からｎ型の第１半導体層３主面に達するように設けられる。
【００３１】
第２の電極１０は、埋め込み層５の上面より下方の第２の開口部９内の底部に露出した第１半導体層３上に設けられ、ｎ型の第１半導体層３と電気的に接続される。第２の電極１０は、例えば、チタン、白金、金からなる電極である。その他にも、タンタル、モリブデン、ニオブなどが接合する金属など半導体の種類に応じて適宜選択できる。第２の電極１０には、不図示のボンディングワイヤがボンディングされ、第１の光導波路４４および第２の光導波路４５の分岐光の位相をそれぞれ変化させるために、外部から光半導体素子１に電気的な信号が入力可能となる。
【００３２】
本実施の形態にかかる光半導体素子１は、第１の電極７および第２の電極１０に印加される電圧を制御することにより、変調部４２における第１の光導波路４４および第２の光導波路４５の分岐光の位相をそれぞれ変化させることができる。
【００３３】
メサ構造８は、図１および図２の（ｂ−１）に示すように、第１半導体層３の主面上に設けられ、第２の開口部９と埋め込み層５との境界５１に設けられる。本実施の形態では、第２の電極１０を取り囲むように、第２の開口部９が矩形形状で形成されているので、第２の開口部９と埋め込み層５との境界５１も同じ形状を有し、四つ角には４つの屈曲している部分５２が形成される。屈曲している部分５２は、図１の破線の丸で囲った領域である。メサ構造８は、第２の開口部９と埋め込み層５との境界５１に、この４つの屈曲している部分５２を含む形で、第２の電極１０の四方を取り囲むように、平面視で矩形形状のハイメサ構造をしている。矩形形状は、例えば、１辺１００μｍ〜２００μｍの長さの正方形である。また、例えば、図１に示すように、屈曲している部分５２の領域において、メサ構造８、開口部９および埋め込み層５の境界５１が、平面視で円弧状にすることができる。その場合、円弧形状にすることによって、埋め込み層５にかかる応力が分散され、埋め込み層５がクラックするのを抑制することができる。ここで、屈曲している部分５２の領域における、メサ構造８、開口部９および埋め込み層５の境界５１が、平面視で円弧状になる例を説明したが、内角が鈍角となる多角形の一部を用いても構わない。
【００３４】
また、本実施の形態では、第２の電極１０の四方を取り囲むように、平面視で矩形形状のハイメサ構造を設ける例を説明したが、例えば、図２の（ｂ−２）に示すように、第２の電極１０を延長させ、第２の開口部９の側面を介して、埋め込み層５の上面に第２の電極１０を引き出しても構わない。その場合、メサ構造８は、第１半導体層３と第２の電極１０が電気的に接続される部分を取り囲むように設けられる。これにより、光半導体素子の実装工程において、ワイヤボンディングの工程を容易にしたり、電極間の干渉を抑制したりすることが可能となる。ここで、埋め込み層５の上面に第２の電極１０を引き出す場合、メサ構造８の側面には、直接第２の電極１０を形成しても、絶縁膜を介して第２の電極を形成してもどちらでも構わない。
【００３５】
メサ構造８は、メサ導波路４と同様、埋め込み層５で被覆されるが、第２の開口部９が、図２の（ｂ−１）に示すように、メサ構造８の上面の一部および第１半導体層３が露出するように、メサ構造８と第２の電極１０が対向する面側に設けられる。つまり、メサ構造８は、第２の開口部９と埋め込み層５との境界５１がメサ構造８の上面に位置するように、境界５１に沿って設けられる。第２の開口部９は、メサ構造８が第２の電極１０を取り囲む領域に設けられる。
【００３６】
そのため、メサ構造８の上面の一部は、境界５１に沿って、第２の開口部９により露出し、第２の開口部９が設けられる側とは反対側で埋め込み層５により覆われる。埋め込み層５は、第２の開口部９が設けられる側とは反対側であるメサ構造８と第２の電極１０が対向しない面側のメサ構造８上面の一部に設けられ、メサ構造８上の埋め込み層５の厚さ（図２の（ｂ−１）の”ａ”で図示した厚み）は、第１半導体層３の主面上に形成される埋め込み層５の厚さ（図２の（ｂ−１）の”ｂ”で図示した厚み）よりも薄くなる。
【００３７】
メサ構造８は、メサ導波路４と同様、ｎ型の第１半導体層３の一部である下部クラッド層と、ｎ型の第１半導体層３上に形成される第２半導体層からなるコア層１１と、コア層１１上に形成される上部クラッド層となる、ｎ型とは異なるｐ型の第３半導体層１２で構成され、メサ導波路４と同様、アスペクト比が大きいハイメサ構造を有している。本実施の形態のメサ構造８は、第１の電極７に電気的に接続されていないため、メサ導波路４ように光導波路を構成していない。
【００３８】
そのため、下部クラッド層、コア層、上部クラッド層で構成されるメサ構造８は、第２の開口部９により、上部クラッド層である第３半導体層１２の上面の一部が露出し、第２の開口部９と埋め込み層５との境界５１は、上部クラッド層である第３半導体層１２の上面に位置する。
【００３９】
ここで、メサ構造８の幅は、メサ構造８上面の一部に埋め込み層５を残すため、後述する第２の開口部９を形成する工程でのフォトレジストマスクの位置合せ精度やエッチングにおけるサイドエッチング量等の製造上のばらつきを考慮して、例えば、数μｍ〜１０μｍに設定することが好ましい。例えば、メサ構造８の幅をメサ導波路４の幅より大きくすることで、第２の開口部９を形成する工程の製造を容易にすることができる。
【００４０】
ただし、埋め込み層５である樹脂を半導体基板２、第１半導体層３、メサ導波路４およびメサ構造８上に被覆する際、被覆により樹脂の凹凸、つまり、埋め込み層５の盛り上がりがメサ導波路４やメサ構造８上に発生する。この埋め込み層５の盛り上がりは、第２の開口部９を形成する際に、そのままメサ構造８上部の埋め込み層の厚さとなる。メサ構造８の幅が大きいと、メサ構造８上部の埋め込み層５も厚くなり、埋め込み層５に発生する応力は大きくなってしまう。そのため、メサ構造８上部の埋め込み層５の厚さを小さくし、埋め込み層５に発生する応力を抑制するために、メサ構造８の幅はできる限り小さい方が望ましい。
【００４１】
以上のように構成される本実施の形態における光半導体素子１は、外部から分岐部４１に信号光が入力され、その信号光は分岐部４１を通過し、分岐部４１で第１の光導波路４４と第２の光導波路４５に分岐される。分岐された信号光（分岐光）は、変調部４２において、第１の電極７および第２の電極１０に印加される電圧をそれぞれ制御することにより、第１の光導波路４４および第２の光導波路４５の分岐光の位相をそれぞれ変化させる。位相変化された分岐光は、結合部４３で合成され、外部に出力される。
【００４２】
以上のように構成された本実施の形態における光半導体素子は、埋め込み層５に発生する応力、例えば、埋め込み層５に設けられる第２の開口部９に発生する応力を低減することにより、例えば、埋め込み層５へのクラック発生を抑制し、信頼性を向上させることができる。
【００４３】
また、本実施の形態における光半導体素子は、第２の電極１０を埋め込み層５の上面に引き出す場合においても、第２の電極１０が設けられる埋め込み層５の側面を薄くすることができる。埋め込み層５の厚さを薄くすることにより、第２の開口部９を形成する工程においてサイドエッチングにより発生する開口部側面の凹凸を抑制でき、電極メタルの剥がれや、断線を抑制することができる。
【００４４】
次に、本実施の形態である光半導体素子の製造方法について説明する。図３は、図１の切断線ＡＡから見た光半導体素子１の製造方法を示す断面図である。図４は、図１の切断線ＢＢから見た光半導体素子１の製造方法を示す断面図である。図５は、図３の第２の開口部９を形成する工程を説明するための断面図である。
【００４５】
まず、本実施の形態である光半導体素子１の製造方法は、図３の（ａ）、図４の（ａ）に示すように、半導体基板２上に第１導電型の第１半導体層３を形成し、第１半導体層３の主面上に第２半導体層１１を形成し、第２半導体層１１上に第１導電型と異なる第２導電型の第３半導体層１２を形成する。
【００４６】
半導体基板２は、半絶縁性の半導体基板であり、例えば、鉄（Ｆｅ）がドープされたインジウムリン（ＩｎＰ）等のＩＩＩ−Ｖ族化合物半導体からなる半導体基板である。第１導電型の第１半導体層３は、例えば、厚さ１．０μｍ〜３．０μｍのｎ型半導体層である。
【００４７】
第１半導体層３は、例えば、硫黄（Ｓ）がドープされたインジウムリン（ＩｎＰ）等のｎ型ＩＩＩ−Ｖ族化合物半導体である。第２半導体層１１は、光導波路の光閉じ込め層として機能し、例えば、厚さ０．３μｍ〜０．６μｍの量子井戸構造（ＭＱＷ）のＡｌＧａＩｎＡｓあるいはＩｎＧａＡｓＰからなる半導体層であり、異なる比率の層が積層して構成される。ここで、第１半導体層３は、メサ導波路４の下部クラッド層となる上層部分の不純物濃度を低くし、下層部分の不純物濃度を、電極形成に伴うコンタクト抵抗を下げるために、不純物濃度を高くなるように形成してもよい。
【００４８】
第３半導体層１２は、例えば、厚さ１．５μｍから２．５μｍの亜鉛（Ｚｎ）がドープされたインジウムリン（ＩｎＰ）等のｐ型ＩＩＩ−Ｖ族化合物半導体層である。第１半導体層３、第２半導体層１１および第３半導体層１２は、それぞれエピタキシャル成長により形成される。ここで、第３半導体層１２は、変調部４２における電極形成に伴うコンタクト抵抗を下げるために、ｐ型の第３半導体層１２上部の不純物濃度を高くしたり、ｐ型ＩＩＩ−Ｖ族化合物半導体上に高い不純物濃度の亜鉛（Ｚｎ）をドープしたｐ型インジウムガリウムヒ素（ＩｎＧａＡｓ）層等を形成したりすることもできる。
【００４９】
続いて、図３の（ｂ）、図４の（ｂ）に示すように、第１半導体層３、第２半導体層１１および第３半導体層１２をエッチングすることにより、光導波路を形成するメサ導波路４および第２の開口部９と埋め込み層５との境界５１に形成されるメサ構造８を形成する。エッチングは、例えば、反応性イオンエッチングなどの異方性ドライエッチングなどが用いられ、事前にフォトレジストなどのマスクでパターニングを行い、第３半導体層１２、第２半導体層１１をエッチング、さらに、第１半導体層３の一部のエッチング処理を行い、メサ導波路とメサ構造を一括して形成する。
【００５０】
ここで、メサ構造８は、後述の工程で形成される第２の開口部９と埋め込み層５との境界５１に設けられる。本実施の形態では、後述で形成される第２の開口部９が第２の電極１０を取り囲むように、矩形形状で形成されているので、第２の開口部９と埋め込み層５との境界５１も同じ形状を有し、四つ角には４つの屈曲している部分５２が形成される。メサ構造８は、第２の開口部９と埋め込み層５との境界５１に、この４つの屈曲している部分５２を含む形で、第２の電極１０の四方を取り囲むように、平面視で矩形形状のハイメサ構造をしている。矩形形状は、例えば、１辺１００μｍ〜２００μｍの長さの正方形である。また、例えば、図１に示すように、屈曲している部分５２の領域において、メサ構造８、開口部９および埋め込み層５の境界５１が、平面視で円弧状にすることができる。その場合、円弧形状にすることによって、埋め込み層５にかかる応力が分散され、埋め込み層５がクラックするのを抑制することができる。ここで、屈曲している部分５２の領域における、メサ構造８、開口部９および埋め込み層５の境界５１が、平面視で円弧状になる例を説明したが、内角が鈍角となる多角形の一部を用いても構わない。
【００５１】
そして、図３の（ｃ）、図４の（ｃ）に示すように、第１半導体層３の一部領域を半導体基板２に達するまでエッチング処理し、除去する。このエッチング処理で、残った第１半導体層３の領域が図１の点線で示した領域となる。
【００５２】
続いて、図３の（ｄ）、図４の（ｄ）に示すように、半導体基板２、第１半導体層３、メサ導波路４およびメサ構造８を覆うように埋め込み層５を形成する。埋め込み層５は、例えば、ベンゾシクロブテン（ＢＣＢ）またはポリイミド樹脂等を含む樹脂からなる。埋め込み層５を形成する工程は、例えば、スピンコートによりＢＣＢ溶液をウェハの上面に塗布した後、加熱により重合反応を進行させて熱硬化する。この熱硬化時の収縮量を見込んで、ＢＣＢの厚さがメサ導波路４およびメサ構造８とｎ型の第１半導体層３の高さの合計に０．５μｍを加えた値となるよう、溶液の粘度とスピンコータの回転数を設定することができる。これにより、メサ導波路４およびメサ構造８上に存在するＢＣＢの厚さを１μｍ以下とすることができる。
【００５３】
次に、図３の（ｅ）、図４の（ｅ）に示すように、第１半導体層３の主面を露出させるとともに、埋め込み層５がメサ構造８の上面の一部に残り、メサ構造の上面が露出するように、第２の電極１０が設けられる面側の埋め込み層５に第２の開口部９を形成する。つまり、第２の開口部９と埋め込み層５との境界５１がメサ構造８の上面に位置するように、第２の開口部９を形成する。そのため、メサ構造８の上面の一部は、境界５１に沿って、開口部９により露出し、開口部９が設けられる側とは反対側で埋め込み層５により覆われる。ここで、メサ構造８は、最上層に上部クラッド層となる第３半導体層１２が形成されているため、この第２の開口部９の形成により、第３半導体層１２の上面の一部が露出することになる。この第２の開口部９を形成する工程は、事前にフォトレジストで開口パターンをパターニングしたのち、ドライエッチングを用いて、第１半導体層３の主面が露出するまでエッチングを行う。
【００５４】
このとき、図５の（ａ）に示すように、例えば、マスク開口の外周がメサ構造８の内壁８１の直上から、マスクの位置合せ精度分だけメサ構造８の内側に位置するフォトレジスト１４のパターンを転写する。さらに、図５の（ｂ）に示すように、ＢＣＢの厚さに加えて、加工レートばらつきを考慮して、例えば、ＢＣＢの厚さの１．５倍の厚さを加工できる処理時間でドライエッチングを行うことで、第２の開口部９を形成し、ｎ型の第１半導体層３を露出させることができる。このとき、レジストマスクのサイドエッチングも発生するため、出来上がる第２の開口部９は、元のマスクの開口より広がる。メサ構造８の幅は、例えば、マスクの位置合せ精度の二倍とサイドエッチング量の合計に設定することで、第２の開口部９の外周９１をメサ構造８上とすることができ、第２の開口部９と埋め込み層５との境界５１がメサ構造８の上面に位置するように、メサ構造８上に埋め込み層５を形成することができる。
【００５５】
ここで、上述では、フォトレジストによるパターニング方法を示したが、ＳｉＯ２マスクを用いて、エッチングを行うことで、サイドエッチング量を抑制し、メサ構造８の幅を抑制することもできる。
【００５６】
そして、図３の（ｆ）、図４の（ｆ）に示すように、変調部４２におけるメサ導波路４の上面の少なくとも一部が露出するように埋め込み層５に第１の開口部６を形成する。この第１の開口部６は、例えば、メサ導波路４の変調部４２のみに第１の開口部６を設けるため、変調部４２のメサ導波路４の上部のみに開口を設けたフォトレジストのマスクを転写し、メサ導波路４上の埋め込み層５のみをエッチングすることにより、メサ導波路４上部の第３半導体層１２を露出させ、第１の開口部６を形成する。
【００５７】
ここで、第１の開口部６を形成する工程は、第２の開口部９を形成する工程より後に設けているが、必ずしもこれに限定されるわけではなく、第２の開口部９を形成する工程よりも先に第１の開口部６を形成する工程を設けてもよい。
【００５８】
続いて、図３の（ｇ）、図４の（ｇ）に示すように、第１の開口部６内にメサ導波路４と電気的に接続される第１の電極７、第２の開口部９内に第１半導体層３と電気的に接続される第２の電極１０および第１の電極７と電気的に接続される電極パッド１３を形成する。電極パッド１３は、埋め込み層５上に設けられる。
【００５９】
第１の電極７、第２の電極１０および電極パッド１３を形成する工程は、まず、不図示の保護膜が素子上面に形成される。その後、第１の電極７、第２の電極１０および電極パッド１３を形成する箇所に開口を有するレジストをマスクにして、開口内の保護膜を除去し、スパッタや蒸着などで成膜した、例えば、チタン、白金、金からなる金属層をリフトオフ処理することで第１の電極７、第２の電極１０および電極パッド１３を形成することができる。その他にも、タンタル、モリブデン、ニオブなどが接合する金属など半導体の種類に応じて金属層を適宜選択できる。
【００６０】
ここで、第２の電極１０を埋め込み層５の上面に引き出す場合、半導体と電極の不要な接続を避けるため、上述した保護膜を除去する工程において、レジストマスクの開口部を第１の開口部６および第２の開口部９内の第１の電極７および第２の電極１０が半導体と接続すべき部位のみとし、保護膜を除去した後、再度、第１の電極７、第２の電極１０および電極パッド１３を形成する箇所に開口を有するレジストマスクを形成して電極を形成しても構わない。
【００６１】
以上より、本実施の形態に係る光半導体素子１を製造することができ、本実施の形態に係る光半導体素子１は、埋め込み層５に発生する応力、例えば、埋め込み層５に設けられる第２の開口部９に発生する応力を低減することにより、例えば、埋め込み層５へのクラック発生を抑制し、信頼性を向上させることができる。
【００６２】
また、本実施の形態にかかる光半導体素子１の製造方法は、メサ導波路４およびメサ構造８を同時に形成することができるので、従来の光半導体素子の製造方法を変更することなく、本実施の形態にかかる光半導体素子１を製造することができる。
【００６３】
ここで、メサ構造８の上面の一部を選択的にエッチングしたり、メサ構造８の上面に絶縁膜や半導体層を選択的に形成したりすることで、メサ導波路４とメサ構造８の高さを異なるものとしてもよい。これにより、メサ構造８の上面の埋め込み層５の膜厚および埋め込み層に発生する応力を調整し、クラックを抑止できる。
【００６４】
次に、本実施の形態における効果について、図２を用いて説明を行う。
【００６５】
上述で説明したように、本実施の形態に係る光半導体素子１は、第２の開口部９と埋め込み層５との境界５１に第２の電極１０を取り囲むようにメサ構造８を有し、埋め込み層５のメサ構造８と第２の電極１０が対向する面側には、第２の開口部９が設けられる。この第２の開口部９により、メサ構造８の上面のうち、メサ構造８と第２の電極１０が対向する面側、つまり、メサ構造８が第２の電極１０を取り囲む領域内では、メサ構造８の上面は露出し、メサ構造８と第２の電極１０が対向しない面側では、厚さａの薄い埋め込み層５だけがメサ構造８の上面の一部に形成される。
【００６６】
それに対して、従来の光半導体素子は、メサ構造８を有していないため、第２の開口部９に相当する開口部の側壁は、埋め込み層５のみだけで構成され、その開口部に伴う埋め込み層５の側壁の高さは、図２に示す埋め込み層５の上面から第１半導体層３までの埋め込み層５の厚みｂと等しくなる。
【００６７】
つまり、本実施の形態に係る光半導体素子１の第２の開口部９によるメサ構造８上部の埋め込み層５の厚さａは、埋め込み層５の上面から第１半導体層３までの埋め込み層５の厚みである従来の光半導体素子の埋め込み層５の開口部に伴う側壁の高さｂより大幅に小さくなる。
【００６８】
半導体製造プロセスやモジュール実装プロセスでは、第２の開口部９を形成した後、複数の熱処理工程や素子実装時の半田付け工程など、光半導体素子１に熱が加わる工程を備えている。そのため、光半導体素子１に熱が加わると、光半導体素子１内で温度変化が起こり、ＢＣＢやポリイミド樹脂などの樹脂からなる埋め込み層５に熱応力が発生する。
【００６９】
具体的には、埋め込み層５に熱が加わると、ＢＣＢやポリイミド樹脂などからなる埋め込み層５は熱膨張を引き起こす。この熱膨張は、埋め込み層５が形成されていない領域に広がろうとする力、引っ張り応力を発生させる。そのため、埋め込み層５が形成されていない第２の開口部９へ広がろうとする引っ張り応力が、第２の開口部９と埋め込み層５の境界にかかることになる。
【００７０】
特に、第２の開口部９と埋め込み層５との境界５１の屈曲している部分５２では、２方向から熱膨張による引っ張り応力がかかることになり、埋め込み層５の応力が集中する。また、深さの深い第２の開口部９を形成した場合、埋め込み層５の側壁高さが高くなるので、第２の開口部９と埋め込み層５との境界５１に形成される埋め込み層５の側壁全体に第２の開口部９方向に熱応力による引っ張り応力がかかるため、埋め込み層５に発生する熱応力は、埋め込み層５の側壁高さが高くなればなるほど顕著となる。そのため、従来の光半導体素子では、光半導体素子１内での温度変化により、第２の開口部９に相当する開口部の埋め込み層５にクラックが発生してしまう。
【００７１】
また、半導体層に達する開口部を埋め込み層に設ける場合、エッチング残りを避けるため、エッチング時間を延長するオーバーエッチングが行われるが、半導体層に達した後では開口部の底部のエッチングが停止し、側面へのエッチングガスの供給が増加し、サイドエッチングのエッチングレートが増大する。
【００７２】
そのため、埋め込み層の厚さが大きい従来の光半導体素子では、埋め込み層の開口部の側面のうち半導体層に近い（素子上面から遠い）高さのサイドエッチングが進み、図６の左側に示すようにひさし状の断面が形成され、電極の剥がれおよび断線の原因となることがある。
【００７３】
しかしながら、本実施の形態の光半導体素子１は、上述の通り、熱応力が集中しやすい第２の開口部９と埋め込み層５との境界５１の屈曲している部分５２にメサ構造８を形成し、第２の開口部９による埋め込み層５の厚さａを大幅に小さくしている。そのため、埋め込み層５が形成されていない第２の開口部９へ広がろうとする引っ張り応力の大部分は、メサ構造８で堰き止められる形となり、第２の開口部９と埋め込み層５との境界５１に発生する埋め込み層５の熱応力に寄与するのは、実質的に厚さａの埋め込み層５のみとなる。第２の開口部９と埋め込み層５との境界５１での埋め込み層５の厚さを小さくすることができるので、熱が加わることに伴う第２の開口部９と埋め込み層５との境界５１の屈曲している部分５２に発生する埋め込み層５の熱応力を抑制することができ、埋め込み層５に発生するクラックを抑制することができる。
【００７４】
また、図６の右側に示すように、メサ構造８により、上述した埋め込み層５のサイドエッチングは防ぐことができるため、図６の左側のように、ひさし状の断面は形成されず、電極の剥がれおよび断線を防ぐことができる。
【００７５】
本実施の形態では、メサ構造８を屈曲している部分５２に設けるだけでも、上述の効果を得られることができるが、図１に示すように、メサ構造８が第２の電極１０を四方取り囲むことにより、第２の開口部９と埋め込み層５との境界５１に発生する埋め込み層５の応力をさらに低減できるため、埋め込み層５のクラック抑制のさらなる効果を得ることができる。
【００７６】
また、第２の電極１０を埋め込み層５の上面に引き出す場合、埋め込み層５の開口部の側面がメサ構造８上の厚さの小さい部位のみとなるため、ひさし状の形状の発生を抑制することができ、電極パターンの剥がれや断線を抑制することができる。
【００７７】
以上のように構成された本実施の形態の光半導体素子およびその製造方法は、埋め込み層に発生する応力、例えば、埋め込み層に設けられる開口部に発生する応力を低減することにより、例えば、埋め込み層へのクラック発生を抑制し、信頼性を向上させることができる。
【００７８】
また、本実施の形態にかかる光半導体素子の製造方法は、メサ導波路およびメサ構造を同時に形成することができるので、従来の製造方法のステップを変更することなく、本実施の形態にかかる光半導体素子を製造することができる。
【００７９】
ここで、本実施の形態における光半導体素子１では、メサ構造８が第２の電極１０を四方取り囲む構成を示したが、必ずしもそれに限定されるわけではない。本実施の形態の効果を満たす範囲内で、例えば、第２の電極１０と対向する少なくとも一方のみにメサ構造８を設けてもよいし、平面視でＬ字型やコの字型のメサ構造８を形成してよい。熱応力が集中しやすい第２の開口部９と埋め込み層５との境界５１の屈曲している部分５２にだけメサ構造８を形成することもできる。また、メサ構造８の形状は、平面視で矩形形状に限定されるわけではなく、本実施の形態の効果を満たす範囲内で、平面視で円形や多角形にしてもよい。
【００８０】
実施の形態２．
本発明に係る実施の形態２の光半導体素子１は、メサ構造８の構成が、実施の形態１とは異なり、それにより、埋め込み層５の構成が異なることを除いて、他の部分については、実施の形態１の光半導体素子１と同様に構成される。また、本実施の形態の光半導体素子１の製造方法は、実施の形態１と同様であるため、説明は省略する。
【００８１】
図７は、本発明の実施の形態２である光半導体素子の構成を示す平面図である。図８は、本発明の実施の形態２である光半導体素子の構成を示す断面図であり、図８の（ａ）は、図７の切断線ＣＣから見た断面図で、図８の（ｂ）は、図７の切断線ＤＤから見た断面図である。
【００８２】
本実施の形態にかかる光半導体素子１は、実施の形態１のように、メサ構造８が第２の電極１０を取り囲むように形成されているのではなく、メサ導波路４の変調部４２における第１の光導波路４４、第２の光導波路４５、第１の電極７および電極パッド１３を取り囲むようにメサ構造８が設けられる。
【００８３】
具体的に説明すると、図７に示すように、メサ構造８は、第１の光導波路４４および第２の光導波路４５に平行で電極パッド１３に対向するように設けられる第１の部分８３、第１の光導波路４４および第２の光導波路４５に平行で第１の光導波路４４に対向するように設けられる第２の部分８４、第１および第２の部分８３、８４の両端から、第１の光導波路４４若しくは第２の光導波路４５に向かって、直交方向に延びる第３の部分８５で構成される。
【００８４】
第３の部分８５は、第１の部分８３の一端では、第２の電極１０と電極パッド１３ａとの間に第２の電極１０と対向するように第２の光導波路４５近傍まで延伸して設けられ、第１の部分８３の他端では、電極パッド１３ｂと対向するように第２の光導波路４５近傍まで延伸して設けられる。また、第３の部分８５は、第２の部分８４の両端から第１の光導波路４４近傍まで延伸して設けられる。つまり、メサ構造８は、埋め込み層５の端部５３に沿って第１の電極７および電極パッド１３を取り囲むように設けられる。
【００８５】
ここで、メサ構造８の第３の部分８５は、第１の光導波路４４および第２の光導波路４５を伝播する光が影響を受けない位置、例えば、第１の光導波路４４若しくは第２の光導波路４５から数μｍ離れた位置まで延伸させることができる。
【００８６】
上述の構成により、埋め込み層５は、図８の（ａ）に示すように、メサ構造８に取り囲まれた領域内、つまり、メサ導波路４の変調部４２における第１の光導波路４４、第２の光導波路４５、第１の電極７および電極パッド１３が形成される領域内に設けられる。つまり、メサ構造８に取り込まれた領域外では、図８の（ｂ）に示すように、上述の埋め込み層５が形成されていないので、半導体基板２、第１半導体層３、メサ導波路４は露出した状態となり、メサ構造８の上面の一部は、埋め込み層５の端部５３に沿って、埋め込み層５が設けられる領域側で埋め込み層５により覆われ、埋め込み層５が設けられる領域側とは反対側で露出する。
【００８７】
また、図８の（ａ）に示すように、メサ構造８上面での埋め込み層５は、実施の形態１と同様、メサ構造８の上面の一部を覆うように設けられ、メサ構造８上面の残り部分に埋め込み層５の端部５３が形成され、メサ構造の上面の一部が露出した状態となる。つまり、埋め込み層５の端部５３がメサ構造８の上面に位置するように埋め込み層５の端部５３に沿ってメサ構造８が形成されるため、メサ構造８上に形成される埋め込み層５は、半導体基板２や第１半導体層３上に形成される埋め込み層５に比べて大幅に薄くなる。
【００８８】
以上のように構成される本実施の形態の光半導体素子１は、図７に示すように、メサ構造８が、第１の部分８３、第２の部分８４、第３の部分８５で構成され、埋め込み層５の端部５３に第１の電極７および電極パッド１３を取り囲むように設けられる。本実施の形態では、メサ構造８は、埋め込み層５の端部５３の屈曲している部分５２に端部５３に沿って設けられる。そのため、図７に示すように、埋め込み層５の端部５３のうち、第１の光導波路４４および第２の光導波路４５を跨ぐ領域では、メサ構造８は形成されておらず、埋め込み層５はメサ構造８間において直線パターンで形成される。
【００８９】
ここで、屈曲している部分５２において、メサ構造８および埋め込み層５の端部５３は、平面視で円弧状、または、内角が鈍角となる多角形の一部を用いても構わない。
【００９０】
以上のように構成される本実施の形態の光半導体素子１は、実施の形態１と同様、埋め込み層５に発生する応力を低減することにより、例えば、埋め込み層５へのクラック発生を抑制し、信頼性を向上させることができる。
【００９１】
また、本実施の形態の光半導体素子の製造方法は、メサ構造８、埋め込み層５が形成される位置が異なることを除いて、実施の形態１と同様であるため、詳細な説明は省略するが、本実施の形態では、第２の開口部９を形成する工程の代わりに、第１の電極７および電極パッド１３が形成される領域に埋め込み層５が残り、第1半導体層３の主面が露出するように、埋め込み層５を一部除去する工程を有する。埋め込み層５を除去する方法は、実施の形態１の第２の開口部を形成する工程と同じであり、詳細は省略するが、埋め込み層５の端部５３がメサ構造８の上面に位置するように、埋め込み層５の端部５３に沿って埋め込み層５は除去される。さらに、メサ構造８の上面の一部が、埋め込み層５の端部５３に沿って、埋め込み層５が設けられる領域側で埋め込み層５により覆われ、埋め込み層５が設けられる領域側とは反対側で露出するように埋め込み層は除去される。
【００９２】
本実施の形態の光半導体素子の製造方法においても、実施の形態１と同様、メサ導波路４およびメサ構造８を同時に形成することができるので、従来の製造方法のステップを変更することなく、本実施の形態にかかる光半導体素子１を製造することができる。
【００９３】
次に、本実施の形態の効果について、詳細に説明する。本実施の形態では、メサ構造８が埋め込み層５の端部５３に沿って形成され、メサ構造８の上面に埋め込み層５の端部５３が配置されるため、埋め込み層５はメサ構造８上面の一部を埋め込み層５の端部５３に沿って覆い、埋め込み層５が設けられる領域とは反対側でメサ構造８の上面が露出する。そのため、メサ構造の上面に形成される埋め込み層の厚さは薄く形成される。
【００９４】
実施の形態１でも述べたように、樹脂で構成される埋め込み層５には、半導体プロセスやモジュール実装プロセスなどのプロセス起因の熱応力が発生するが、上述の構成にすることにより、埋め込み層５が形成されていない埋め込み層５の端部５３から外側方向へ広がろうとする引っ張り応力の大部分は、メサ構造８で堰き止められる形となり、埋め込み層５の端部５３に発生する埋め込み層５の熱応力に寄与するのは、実質的に厚さａの埋め込み層５のみとなる。そのため、埋め込み層５の端部５３での埋め込み層５の厚さを小さくすることができるので、埋め込み層５に発生する応力を低減することができ、埋め込み層５へのクラック発生を抑制することができる。
【００９５】
特に、埋め込み層５の端部５３が屈曲している部分５２では、複数方向から応力がかかるため、埋め込み層５の応力が集中しやすいが、本実施の形態では、メサ構造８を屈曲している部分５２に設けているので、埋め込み層５へのクラック発生を抑制することができる。また、本実施の形態では、メサ構造８が、第１の電極７および電極パッド１３を取り囲むように、応力が発生しやすい埋め込み層５の端部５３に沿って埋め込み層５の端部５３の大部分に形成されているため、実施の形態１に比べて、埋め込み層に発生する応力をさらに低減することができ、埋め込み層５へのクラック発生を抑制することができる。
【００９６】
ここで、図７に示すように、埋め込み層５の端部５３の第１の光導波路４４および第２の光導波路４５を跨ぐ領域には、メサ構造８が形成されておらず、埋め込み層５には第１半導体層３にまで達する埋め込み層５の高い側壁が形成されることとなる。しかしながら、上述した通り、埋め込み層５に発生する熱応力は埋め込み層５の端部５３の屈曲している部分５２に集中する傾向にあるが、本実施の形態では、メサ構造８間の第１の光導波路４４および第２の光導波路４５を跨ぐ領域では、埋め込み層５が直線状のパターンで形成される。そのため、この直線パターンの埋め込み層５側壁に発生するプロセス起因の熱応力は、埋め込み層５の端部５３の屈曲している部分５２よりも小さくなる。
【００９７】
以上のように構成される本実施の形態の光半導体素子は、実施の形態１と同様、埋め込み層に発生する応力を低減することにより、例えば、埋め込み層へのクラック発生を抑制し、信頼性を向上させることができる。
【００９８】
なお、本実施の形態の光半導体素子１は、メサ構造８を屈曲している部分５２のみに形成することもできるし、メサ導波路４を跨ぐ領域、第２の電極１０を形成する領域を除く、第２の開口部９と埋め込み層５との境界５１すべて若しくはその一部にメサ構造８を形成するなど、本実施の形態の趣旨を逸脱しない範囲で、適宜、メサ構造８の形成位置を決定することができる。その場合、光導波路であるメサ導波路４を伝播する光が影響を受けないように、メサ構造８の形成位置を決定する方が望ましい。
【００９９】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【０１００】
さらに、本発明は上記実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。例えば、本実施の形態では、マッハツェンダ変調器に用いられる光半導体素子を例に説明しているが、これに限定される訳ではなく、光半導体素子を用いるその他の用途の製品、例えば、リッジ形状やハイメサ形状の半導体層を備える半導体レーザ素子等にも適用可能である。また、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。
【符号の説明】
【０１０１】
１  光半導体素子、２  半導体基板、３  第１半導体層、４  メサ導波路、５  埋め込み層、６  第１の開口部、７  第１の電極、８  メサ構造、９  第２の開口部、１０  第２の電極、１１  第２半導体層（コア層）、１２  第３半導体層、１３  電極パッド、１４  フォトレジスト、４１  分岐部、４２  変調部、４３  結合部、４４  第１の光導波路、４５  第２の光導波路、５１  第２の開口部と埋め込み層との境界、５２  屈曲している部分、５３  埋め込み層の端部
【図１】
2019155679.tif 000003
【図２】
2019155679.tif 000004
【図３】
2019155679.tif 000005
【図４】
2019155679.tif 000006
【図５】
2019155679.tif 000007
【図６】
2019155679.tif 000008
【図７】
2019155679.tif 000009
【図８】
2019155679.tif 000010
【手続補正書】
【提出日】令和2年6月16日(2020.6.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられる第１半導体層と、
前記第１半導体層の主面上に設けられたメサ導波路と、
前記第１半導体層の上面の一部が露出するように前記第１半導体層の上面を覆う埋め込み層と、
前記第１半導体層の前記埋め込み層に覆われた部分と前記第１半導体層が露出する部分との境界に設けられ、一方の側面が前記埋め込み層に覆われ、他方の側面が露出するメサ構造と、
前記第１半導体層上に設けられ、前記第１半導体層と電気的に接続される電極とを備え、
前記メサ構造及び前記境界は、前記電極を取り囲むように設けられ、
前記電極は、前記第１半導体層が露出する部分に設けられることを特徴とする光半導体素子。
【請求項２】
前記メサ構造は、前記境界が屈曲している部分に設けられることを特徴とする請求項１に記載の光半導体素子。
【請求項３】
前記屈曲している部分は、平面視で、少なくとも一部が円弧状、又は、内角が鈍角となる多角形の一部であることを特徴とする請求項２に記載の光半導体素子。
【請求項４】
前記電極は、前記埋め込み層の上面まで引き出されており、
前記第１半導体層と前記電極が電気的に接続される部分を前記メサ構造が取り囲んでいることを特徴とする請求項１に記載の光半導体素子。
【請求項５】
前記メサ導波路の上面に設けられ、前記メサ導波路と電気的に接続される第１の電極と、
前記第１半導体層上に設けられ、前記第１半導体層と電気的に接続される第２の電極と、
前記第１の電極と電気的に接続される電極パッドとを備え、
前記埋め込み層は、前記第１の電極および前記電極パッドが設けられる領域において、前記半導体基板、前記第１半導体層および前記メサ導波路を覆い、前記埋め込み層の上面に前記第１の電極および前記電極パッドが設けられ、
前記メサ構造は、前記埋め込み層の端部が前記メサ構造の上面に位置するように、前記端部に沿って設けられ、
前記メサ構造の上面の一部は、前記埋め込み層の端部に沿って、前記埋め込み層が設けられる領域側で前記埋め込み層により覆われ、前記埋め込み層が設けられる領域側とは反対側で露出することを特徴とする請求項１に記載の光半導体素子。
【請求項６】
前記メサ構造は前記埋め込み層の端部が屈曲している部分に設けられることを特徴とする請求項５に記載の光半導体素子。
【請求項７】
前記メサ構造の上面に形成される前記埋め込み層の第１の厚さは、
前記第１半導体層の主面上に形成される前記埋め込み層の第２の厚さよりも小さいことを特徴とする請求項１から請求項６のいずれか一項に記載の光半導体素子。
【請求項８】
前記メサ構造の幅は、前記メサ導波路の幅よりも大きいことを特徴とする請求項１から請求項７のいずれか一項に記載の光半導体素子。
【請求項９】
前記埋め込み層は、ベンゾシクロブテン又はポリイミド樹脂を含む樹脂であることを特徴とする請求項１から請求項８のいずれか一項に記載の光半導体素子。
【請求項１０】
半導体基板上に第１半導体層を形成する工程と、
前記第１半導体層の主面上にメサ導波路およびメサ構造を形成する工程と、
前記半導体基板、前記第１半導体層、前記メサ導波路および前記メサ構造を覆うように埋め込み層を形成する工程と、
前記埋め込み層の一部を除去し、前記第１半導体層の主面の一部を露出させる工程と、
前記第１半導体層上に前記第１半導体層と電気的に接続される電極を形成する工程とを備え、
前記露出させる工程は、前記メサ構造の一方の側面に前記埋め込み層を残し、前記メサ構造の他方の側面が露出するように、前記第１半導体層の主面の一部を露出させ、
前記メサ構造を形成する工程は、前記電極を取り囲むように前記メサ構造が形成され、
前記露出させる工程は、前記メサ構造が前記電極を取り囲む領域において、前記第１半導体層を露出させることを特徴とする光半導体素子の製造方法。
【請求項１１】
前記メサ導波路の上面および前記埋め込み層上に前記メサ導波路と電気的に接続される第１の電極を形成する工程と、
前記第１半導体層上に前記第１半導体層と電気的に接続される第２の電極を形成する工程と、
前記埋め込み層上に前記第１の電極と電気的に接続される電極パッドを形成する工程とを備え、
前記メサ構造を形成する工程は、前記第１の電極および前記電極パッドが設けられる領域を囲うように前記メサ構造は形成され、
前記露出させる工程は、前記第１の電極および前記電極パッドが設けられる領域を除いて、前記埋め込み層が除去されることを特徴とする請求項１０に記載の光半導体素子の製造方法。
【請求項１２】
前記メサ導波路および前記メサ構造を形成する工程は、前記メサ導波路および前記メサ構造を同一の加工プロセスで同時に形成することを特徴とする請求項１０または請求項１１に記載の光半導体素子の製造方法。
【国際調査報告】
2019155679.tif 000011
2019155679.tif 000012
2019155679.tif 000013
2019155679.tif 000014