(57)【要約】  本発明に係るミクサは、２分配されたＩＦ帯の一方の同相の入力の信号に対して利得ｃｏｓθで増幅するＶＧＡ１２と、２分配されたＩＦ帯のもう一方の同相の入力の信号に対して利得ｓｉｎθで増幅するＶＧＡ１３と、ＬＯ波を入力とし、ＬＯ波に対して同相のＬＯ波とＬＯ波に対して９０°位相差のついたＬＯ波を出力するＩＱジェネレータ１５と、ＶＧＡ１２から出力されたＩＦ帯の同相の信号とＩＱジェネレータ１５から出力された同相のＬＯ波を入力とし、ＲＦ帯への周波数変換を行って同相のＲＦ信号を出力するミクサ１６と、ＶＧＡ１３から出力されたＩＦ帯の同相の信号とＩＱジェネレータから出力された９０°位相差のついたＬＯ波を入力とし、ＲＦ帯への周波数変換を行って９０°位相差のついたＲＦ信号を出力する第２のミクサ１７と、合成器１８とを備える。
2019159246.tif 000002
【特許請求の範囲】
【請求項１】
移相量θ°の値が入力されて、利得ｃｏｓθと利得ｓｉｎθとを演算して制御する制御部と、
入力端子から第１の周波数帯の入力信号が入力されて、前記入力信号を前記利得ｃｏｓθで増幅して、第１信号として出力する第１のＶＧＡと、
前記入力端子から前記入力信号が入力されて、前記入力信号を前記利得ｓｉｎθで増幅して、第２信号として出力する第２のＶＧＡと、
ＬＯ波が入力され、前記ＬＯ波と同相の第１のＬＯ波と、前記ＬＯ波に対して９０°の位相差を有する第２のＬＯ波とを出力するＩＱジェネレータと、
前記第１のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第１のＬＯ波を入力とし、前記第１のＬＯ波を用いて、前記第１信号に対して、第２の周波数帯への周波数変換を行って、前記入力信号と同相の第３信号を生成する第１のミクサと、
前記第２のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第２のＬＯ波を入力とし、前記第２のＬＯ波を用いて、前記第２信号に対して、第２の周波数帯への周波数変換を行って、前記入力信号に対して９０°の位相差を有する第４信号を生成する第２のミクサと、
前記第１のミクサおよび前記第２のミクサの後段に接続され、前記第３信号と前記第４信号とをベクトル合成することにより、前記入力信号に対して前記移相量θ°だけ移相された第５信号を生成して出力する合成器と
を備えた、ミクサ。
【請求項２】
第２の入力端子から前記第１の周波数帯の第２入力信号が入力されて、前記第２入力信号を前記利得ｃｏｓθで増幅して、第６信号として出力する第３のＶＧＡと、
前記第２の入力端子から前記第２入力信号が入力されて、前記第２入力信号を利得−ｓｉｎθで増幅して、第７信号として出力する第４のＶＧＡと、
前記第３のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第２のＬＯ波を入力とし、前記第２のＬＯ波を用いて、前記第６信号に対して、前記第２の周波数帯への周波数変換を行って、前記第２入力信号に対して９０°の移相差を有する第８信号を生成する第３のミクサと、
前記第４のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第１のＬＯ波を入力とし、前記第１のＬＯ波を用いて、前記第７信号に対して、前記第２の周波数帯への周波数変換を行って、前記第２入力信号に対して１８０°の位相差を有する第９信号を生成する第４のミクサと、
前記第３のミクサおよび前記第４のミクサの後段に接続され、前記第８信号と前記第９信号とをベクトル合成することにより、前記第２入力信号に対して前記移相量θ°に９０°を加算した値だけ移相された第１０信号を生成して出力する第２の合成器と、
前記合成器から出力された前記第５信号と前記第２の合成器から出力された前記第１０信号とを合成して出力する第３の合成器と
を備え、
前記制御部は、前記利得ｃｏｓθと、前記利得ｓｉｎθと、前記利得−ｓｉｎθとを制御する、
請求項１に記載のミクサ。
【請求項３】
前記ＩＱジェネレータと前記第４のミクサとの間に接続され、前記ＩＱジェネレータから出力された前記第１のＬＯ波の反転信号を出力するインバータをさらに備え、
前記第４のＶＧＡは、前記第２入力信号を、前記利得−ｓｉｎθの代わりに、前記利得ｓｉｎθで増幅して、前記第７信号として出力し、
前記第４のミクサは、前記インバータから出力された前記反転信号を入力とし、前記反転信号を用いて、前記第７信号に対して、前記第２の周波数帯への周波数変換を行って、前記第２入力信号に対して１８０°の位相差を有する前記第９信号を生成し、
前記制御部は、前記利得ｃｏｓθと前記利得ｓｉｎθとを制御する、
請求項２に記載のミクサ。
【請求項４】
前記入力端子に入力される前記入力信号と前記第２の入力端子に入力される前記第２入力信号とは、直交関係にある、
請求項２または３に記載のミクサ。
【請求項５】
移相量θ°の値が入力されて、利得ｃｏｓθと利得ｓｉｎθとを演算して制御する制御部と、
ＬＯ波が入力され、前記ＬＯ波と同相の第１のＬＯ波と、前記ＬＯ波に対して９０°の位相差を有する第２のＬＯ波とを出力するＩＱジェネレータと、
第３の入力端子から第３の周波数帯の第３入力信号が入力されるとともに、前記ＩＱジェネレータから出力された前記第１のＬＯ波が入力されて、前記第１のＬＯ波を用いて、前記第３入力信号に対して、第４の周波数帯への周波数変換を行って、前記第３入力信号と同相の第１２信号を生成する第５のミクサと、
前記第３の入力端子から前記第３入力信号が入力されるとともに、前記ＩＱジェネレータから出力された前記第２のＬＯ波が入力されて、前記第２のＬＯ波を用いて、前記第３入力信号に対して、前記第４の周波数帯への周波数変換を行って、前記第３入力信号に対して９０°の移相差を有する第１３信号を生成する第６のミクサと、
前記第５のミクサの後段に接続され、前記第５のミクサから前記第１２信号が入力されて、前記第１２信号に対して前記利得ｃｏｓθで増幅して、第１４信号として出力する第５のＶＧＡと、
前記第６のミクサの後段に接続され、前記第６のミクサから前記第１３信号が入力されて、前記第１３信号に対して前記利得ｓｉｎθで増幅して、第１５信号として出力する第６のＶＧＡと、
前記第５のＶＧＡおよび前記第６のＶＧＡの後段に接続され、前記第５のＶＧＡから出力された前記第１４信号と前記第６のＶＧＡから出力された前記第１５信号とをベクトル合成することにより、前記第３入力信号に対して移相量θ°だけ移相された第１６信号を生成して出力する第４の合成器と
を備えた、ミクサ。
【請求項６】
前記第３の入力端子から前記第３入力信号が入力されるとともに、前記ＩＱジェネレータから出力された前記第２のＬＯ波が入力されて、前記第２のＬＯ波を用いて、前記第３入力信号に対して、前記第４の周波数帯への周波数変換を行って、前記第３入力信号に対して９０°の移相差を有すると第１７信号を生成する第７のミクサと、
前記第３の入力端子から前記第３入力信号が入力されるとともに、前記ＩＱジェネレータから出力された前記第１のＬＯ波が入力されて、前記第１のＬＯ波を用いて、前記第３入力信号に対して、前記第４の周波数帯への周波数変換を行って、前記第３入力信号と同相の第１８信号を生成する第８のミクサと、
前記第７のミクサの後段に接続され、前記第７のミクサから前記第１７信号が入力されて、前記第１７信号に対して前記利得ｃｏｓθで増幅して、第１９信号として出力する第７のＶＧＡと、
前記第８のミクサの後段に接続され、前記第８のミクサから前記第１８信号が入力されて、前記第１８信号に対して利得−ｓｉｎθで増幅して、第２０信号として出力する第８のＶＧＡと、
前記第７のＶＧＡおよび前記第８のＶＧＡの後段に接続され、前記第７のＶＧＡから出力された前記第１９信号と前記第８のＶＧＡから出力された前記第２０信号とをベクトル合成することにより、前記第３入力信号に対して移相量θ°に９０°を加算した値だけ移相された第２１信号を生成して出力する第５の合成器と
を備え、
前記制御部は、前記利得ｃｏｓθと、前記利得ｓｉｎθと、前記利得−ｓｉｎθとを制御する、
請求項５に記載のミクサ。
【請求項７】
前記ＩＱジェネレータと前記第８のミクサとの間に接続され、前記ＩＱジェネレータから出力された前記第１のＬＯ波の反転信号を出力するインバータをさらに備え、
前記第８のミクサは、前記反転信号を用いて、前記第３入力信号に対して、前記第４の周波数帯への周波数変換を行って、前記第１８信号として出力し、
前記第８のＶＧＡは、前記第８のミクサから入力された前記第１８信号に対して、前記利得−ｓｉｎθの代わりに、前記利得ｓｉｎθで増幅して、前記第２０信号として出力する、
請求項６に記載のミクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はミクサに関し、特に、通信システムで用いられる、移相機能を備えたミクサに関する。
【背景技術】
【０００２】
ミクサは、ダイレクトコンバージョン方式またはスーパーヘテロダイン方式の通信システムにおいて、ユーザが希望する周波数帯への周波数変換を行うための回路である。【０００３】
一方、移相器は、ビームフォーミングを行う通信機器またはレーダーにおいて、入力信号に対して任意の移相を行う回路である。移相器は、ユーザが希望する任意の方向へ、ビーム制御を行うために用いられる。【０００４】
移相器に関する技術は、例えば、非特許文献１に記載されている。非特許文献１に記載の移相器は、ＩＱジェネレータと、ＩＱジェネレータの後段に設けられた２つのＶＧＡ（Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ：利得可変増幅器）と、それらのＶＧＡから出力される信号を合成する合成器とから構成されている。【０００５】
ＩＱジェネレータは、入力された信号から、同相の信号であるＩ信号と、９０°位相差のついた信号であるＱ信号とを生成する。Ｉ信号は一方のＶＧＡに入力され、Ｑ信号は他方のＶＧＡに入力される。当該一方のＶＧＡは、Ｉ信号を利得ｃｏｓθで増幅し、当該他方のＶＧＡは、Ｑ信号を利得ｓｉｎθで増幅する。ここで、θは移相量である。合成器７は、ＶＧＡ５から出力された信号とＶＧＡ６から出力された信号とを合成する。【０００６】
このとき、周波数変換と移相との両方を行う場合には、上記移相器を、周波数変換を行うミクサの後段に接続することになる。その場合、ミクサで周波数変換された信号が移相器のＩＱジェネレータに入力される。ＩＱジェネレータは、ミクサから入力された信号に対して同相のＩ信号と、ミクサから入力された信号に対して９０°位相差のついたＱ信号とを出力する。ＩＱジェネレータから出力されたＩ信号は、一方のＶＧＡにより利得ｃｏｓθで増幅される。一方、ＩＱジェネレータ４から出力されたＱ信号は、ＶＧＡ６により利得ｓｉｎθで増幅される。合成器７は、それらのＶＧＡ５から出力された信号を合成する。その結果、ミクサに入力された信号に対して、θ°だけ移相され、且つ、周波数変換された信号が生成される。【０００７】
このように、従来の移相器をミクサの後段に接続して１つの回路とすることにより、ミクサに入力された信号に対して周波数変換と移相とを行うことができる。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Kwang-Jin Koh、及び、Gabriel M. Rebeiz、「A 6-18 GHz 5-Bit Active Phase Shifter」、Microwave Symposium Digest(MTT)、IEEE MTT-S International、2010年、p.792-795
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記のように、従来の移相器は、Ｉ信号とＱ信号とを生成するために、信号経路に、ＩＱジェネレータを設けている。しかしながら、ＩＱジェネレータは、特に高周波帯において抵抗や容量といった受動素子で信号経路での通過損失が大きいという問題がある。その結果、ミクサの後段に移相器を接続した場合、ＩＱジェネレータを通過した信号に損失が生じる。そのため、必要な信号電力を得るために、移相器の後段に増幅器を追加する必要が生じる。しかしながら、増幅器の追加により、消費電力が大きくなるという課題があった。【００１０】
本発明は、かかる課題を解決するためになされたものであり、通過損失および消費電力を抑え、周波数変換機能と移相機能との両方を実現する、ミクサを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係るミクサは、移相量θ°の値が入力されて、利得ｃｏｓθと利得ｓｉｎθとを演算して制御する制御部と、入力端子から第１の周波数帯の入力信号が入力されて、前記入力信号を前記利得ｃｏｓθで増幅して、第１信号として出力する第１のＶＧＡと、前記入力端子から前記入力信号が入力されて、前記入力信号を前記利得ｓｉｎθで増幅して、第２信号として出力する第２のＶＧＡと、ＬＯ波が入力され、前記ＬＯ波と同相の第１のＬＯ波と、前記ＬＯ波に対して９０°の位相差を有する第２のＬＯ波とを出力するＩＱジェネレータと、前記第１のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第１のＬＯ波を入力とし、前記第１のＬＯ波を用いて、前記第１信号に対して、第２の周波数帯への周波数変換を行って、前記入力信号と同相の第３信号を生成する第１のミクサと、前記第２のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第２のＬＯ波を入力とし、前記第２のＬＯ波を用いて、前記第２信号に対して、第２の周波数帯への周波数変換を行って、前記入力信号に対して９０°の位相差を有する第４信号を生成する第２のミクサと、前記第１のミクサおよび前記第２のミクサの後段に接続され、前記第３信号と前記第４信号とをベクトル合成することにより、前記入力信号に対して前記移相量θ°だけ移相された第５信号を生成して出力する合成器とを備えている。
【発明の効果】
【００１２】
本発明に係るミクサによれば、信号経路にＩＱジェネレータを設けない構成としたことにより、通過損失を抑え、その結果、増幅器の使用を不要としたため、消費電力を抑えることが可能で、周波数変換機能と移相機能との両方を実現できるという効果が得られる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係る移相機能を内蔵した送信用ミクサの一構成例を示した図である。
【図２】本発明の実施の形態１に係る移相機能を内蔵した受信用ミクサの一構成例を示した図である。
【図３】本発明の実施の形態２に係る移相機能を内蔵した送信用直交ミクサの一構成例を示した図である。
【図４】本発明の実施の形態２に係る移相機能を内蔵した受信用直交ミクサの一構成例を示した図である。
【図５】本発明の実施の形態３に係る移相機能を内蔵した送信用直交ミクサの一構成例を示した図である。
【図６】本発明の実施の形態３に係る移相機能を内蔵した受信用直交ミクサの一構成例を示した図である。
【図７】本発明の実施の形態２に係る送信用直交ミクサにおける送信信号の直交精度に関する説明図である。
【図８】本発明の実施の形態３に係る送信用直交ミクサにおける送信信号の直交精度に関する説明図である。
【図９】ＩＦ帯からＲＦ帯への周波数変換と移相とを行う従来の回路の一構成例を示した図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面に基づいて説明する。
【００１５】
ここで、本発明の実施の形態について説明する前に、本発明の実施の形態に対する比較例として、従来の一般的な回路構成の一例について、図９を用いて説明する。図９の回路は、ミクサ（以下、ＭＩＸとする）３と、移相器１０と、増幅器８とを備えて構成されている。ＭＩＸ３は、例えば上述した非特許文献１に記載された移相器から構成される。図９の回路は、ＩＦ（Intermediate Frequency：中間周波数）帯からＲＦ（Radio Frequency：高周波）帯への周波数変換と移相とを行う回路である。
【００１６】
移相器（ＰＳ）１０は、ＩＱジェネレータ４と、ＶＧＡ５と、ＶＧＡ６と、合成器７とを備えて構成されている。ここで、図９において、ＩＦＩＮ端子１はＩＦ帯の信号が入力される入力端子、ＲＦＯＵＴ端子９はＲＦ帯の信号が出力される出力端子、ＬＯ（local oscillator）端子２は、ＬＯ波が入力される入力端子、α（０＜α＜１）は、ＩＱジェネレータ４の利得を示す。また、図９において、（１，Ｆｉｆ，０°）などの表記は、各ノードでの（振幅，周波数，位相）を示す。また、ＩＦ帯の周波数をＦｉｆ、ＬＯ波の周波数をＦｌｏ、ＲＦ帯の周波数をＦｒｆとする。また、各周波数帯の周波数の大小関係は、Ｆｉｆ＜Ｆｒｆ＝Ｆｌｏ±Ｆｉｆである。
【００１７】
図９の回路の動作について説明する。まず、ＩＦＩＮ端子１から入力されたＩＦ帯の信号と、ＬＯ端子２から入力されたＬＯ波とを、ＭＩＸ３に入力する。ＭＩＸ３は、ＩＦ帯の信号の周波数ＦｉｆとＬＯ波の周波数Ｆｌｏとを加算して周波数Ｆｒｆを求め、周波数Ｆｉｆを周波数Ｆｒｆに変換する周波数変換を行う。
【００１８】
ＭＩＸ３の出力は、ＩＱジェネレータ４に入力される。ＩＱジェネレータ４は、ＭＩＸ３から入力された信号に対して同相のＩ信号と、ＭＩＸ３から入力された信号に対して９０°位相差のついたＱ信号とを出力する。ＩＱジェネレータ４から出力されたＩ信号は、ＶＧＡ５により利得ｃｏｓθで増幅される。一方、ＩＱジェネレータ４から出力されたＱ信号は、ＶＧＡ６により利得ｓｉｎθで増幅される。合成器７は、ＶＧＡ５から出力された信号とＶＧＡ６から出力された信号とを合成することにより、ＭＩＸ３の出力信号に対して、θ°だけ移相し、且つ、周波数変換を行ったＲＦ信号を生成し、ＲＦＯＵＴ端子９から出力する。
【００１９】
図９の回路においては、ＩＱジェネレータ４が、ＭＩＸ３で周波数変換された信号から、Ｉ信号とＱ信号とを生成する。その後、ＶＧＡ５，６により、Ｉ信号とＱ信号とがｃｏｓθおよびｓｉｎθでそれぞれ増幅される。
【００２０】
このように、図９に示すように、従来の一般的な回路では、Ｉ信号とＱ信号とを生成するために、信号経路内に、ＩＱジェネレータ４を設けている。しかしながら、ＩＱジェネレータ４は、上述したように、抵抗や容量といった受動素子で構成されるため信号経路での通過損失が大きい。その結果、ＩＱジェネレータ４を通過した信号に損失が生じてしまう。そのため、必要な信号電力を得るために、移相器１０の後段に増幅器８を追加している。しかしながら、増幅器８の追加により、消費電力が大きくなるという問題点がある。
【００２１】
実施の形態１．
図１は、本発明の実施の形態１に係るミクサの一構成例を示した図である。図１は、実施の形態１に係るミクサとして、移相機能を内蔵した送信用ミクサ２１の一構成例を示している。送信用ミクサ２１は、第１のＶＧＡとしてのＶＧＡ１２と、第２のＶＧＡとしてのＶＧＡ１３と、ＩＱジェネレータ１５と、第１のミクサとしてのＭＩＸ１６と、第２のミクサとしてのＭＩＸ１７と、合成器１８と、制御部３００とを備える。図１において、ＩＦＩＮ端子１１はＩＦ信号が入力される入力端子、ＬＯ端子１４はＬＯ波が入力される入力端子、ＲＦＯＵＴ端子１９はＲＦ信号が出力される出力端子である。また、図中の（１，Ｆｉｆ，０°）などの表記は、各ノードでの（振幅，周波数，位相）の値を示す。また、ＩＦ帯の周波数をＦｉｆ、ＬＯ波の周波数をＦｌｏ、ＲＦ帯の周波数をＦｒｆとし、各周波数帯の周波数の大小関係は、Ｆｉｆ＜Ｆｒｆ＝Ｆｌｏ±Ｆｉｆであるとする。
【００２２】
なお、ここでは、第１の周波数帯としてのＩＦ帯から、第２の周波数帯としてのＲＦ帯への周波数変換を行う場合について説明するが、その場合に限定されず、第１の周波数帯および第２の周波数帯は、任意の値に適宜設定してよい。
【００２３】
送信用ミクサ２１は、このように構成され、周波数変換を行う機能と、移相を行う機能とを有している。
【００２４】
以下、各構成要素について説明する。
【００２５】
図１に示すように、ＩＦＩＮ端子１１とＲＦＯＵＴ端子１９との間の信号経路に、ＶＧＡ１２，１３、ＭＩＸ１６，１７、および、合成器１８が設けられている。ＩＱジェネレータ１５は、信号経路には設けられておらず、信号経路の外部に配置されている。
【００２６】
また、送信用ミクサ２１に対して、制御部３００が設けられている。制御部３００は、外部から、θ°の値が入力される。θ°は、ＲＦＯＵＴ１９での移相量である。制御部３００は、θ°の値に基づいてｃｏｓθおよびｓｉｎθの値を演算する回路を内部に有し、ＶＧＡ１２の利得ｃｏｓθおよびＶＧＡ１３の利得ｓｉｎθを制御する。また、制御部３００は、ＩＱジェネレータ１５に入力するＬＯ波の周波数Ｆｌｏの制御も行う。ＬＯ波の周波数Ｆｌｏの値を制御部３００が設定することにより、予め設定された第１の周波数帯から、希望する第２の周波数帯への周波数変更が行われる。
【００２７】
ＩＦＩＮ端子１１に入力されたＩＦ帯の信号（１，Ｆｉｆ，０°）は２分配されて、一方がＶＧＡ１２に入力され、他方がＶＧＡ１３に入力される。２分配された各信号は、同相の信号である。
【００２８】
ＶＧＡ１２は、２分配されたＩＦ帯の信号（１，Ｆｉｆ，０°）の一方の信号が入力される。ＶＧＡ１２は、当該ＩＦ信号を利得ｃｏｓθで増幅する。このとき、利得ｃｏｓθは、制御部３００によって制御され、可変である。なお、ＶＧＡ１２は、θの任意の値に対して、利得ｃｏｓθが実現できる構成であれば良いため、特に構成が限定されることはなく、任意の構成がＶＧＡ１２として使用可能である。
【００２９】
ＶＧＡ１３は、２分配されたＩＦ帯の信号（１，Ｆｉｆ，０°）の他方の信号が入力される。ＶＧＡ１３は、当該ＩＦ信号を利得ｓｉｎθで増幅する。このとき、利得ｓｉｎθは、制御部３００によって制御され、可変である。なお、ＶＧＡ１３は、θの任意の値に対して、利得ｓｉｎθが実現できる構成であれば良いため、特に構成が限定されることはなく、任意の構成がＶＧＡ１３として使用可能である。
【００３０】
ＩＱジェネレータ１５は、ＬＯ端子１４に、ＬＯ波が入力される。ＩＱジェネレータ１５は、ＬＯ波と同相のＬＯ波（以下、ＬＯ波Ｉと呼ぶ）と、ＬＯ波に対して９０°位相差がついたＬＯ波（以下、ＬＯ波Ｑと呼ぶ）とを出力する。このように、ＩＱジェネレータ１５は、入力されたＬＯ波に対してＬＯ波ＩとＬＯ波Ｑとを出力できる構成であれば良いため、特に構成が限定されることはなく、任意の構成がＩＱジェネレータ１５として使用可能である。
【００３１】
ＭＩＸ１６は、ＶＧＡ１２の後段に接続され、信号経路に設けられている。ＭＩＸ１６は、ＶＧＡ１２の出力信号とＩＱジェネレータ１５から出力されるＬＯ波Ｉとをミキシングする機能を有する周波数変換器である。ＭＩＸ１６は、周波数が異なる２つの信号の和信号および差信号を出力する。また、ＭＩＸ１６は、周波数が異なる２つの信号をミキシングする機能から、位相関係についても、２つの信号の位相和または位相差を有する信号を出力する。ここでは、説明を簡単化するため、ＭＩＸ１６の和算する機能のみを考える。すなわち、ここでは、ＭＩＸ１６は、２つの信号の振幅については乗算し、２つの信号の周波数及び位相についてはそれぞれ和算する。
【００３２】
ＭＩＸ１７は、ＶＧＡ１３の後段に接続され、信号経路に設けられている。ＭＩＸ１７は、ＶＧＡ１３の出力信号とＩＱジェネレータ１５から出力されるＬＯ波Ｑとをミキシングする機能を有する周波数変換器である。ＭＩＸ１７は、周波数が異なる２つの信号の和信号および差信号を出力する。また、ＭＩＸ１７は、周波数が異なる２つの信号をミキシングする機能から、位相関係についても、２つの信号の位相和または位相差を有する信号を出力する。ここでは、説明を簡単化するため、ＭＩＸ１７の和算する機能のみを考える。すなわち、ここでは、ＭＩＸ１７は、２つの信号の振幅については乗算し、２つの信号の周波数及び位相についてはそれぞれ和算する。
【００３３】
合成器１８は、ＭＩＸ１６の出力とＭＩＸ１７の出力をベクトル合成することにより、合成信号を生成する。生成された合成信号は、ＲＦＯＵＴ端子１９から外部に出力される。
【００３４】
次に、図１の送信用ミクサ２１の動作について説明する。
【００３５】
送信用ミクサ２１は、まず、ＩＦ信号の入力端子であるＩＦＩＮ端子１１に入力されたＩＦ帯の信号（１，Ｆｉｆ，０°）が２分配され、ＶＧＡ１２およびＶＧＡ１３にそれぞれ入力される。ただし、振幅は変わらないものとする。ＶＧＡ１２及びＶＧＡ１３は、それぞれの利得ｃｏｓθ，ｓｉｎθを有しているため、ＶＧＡ１２からはＩＦ帯の信号（ｃｏｓθ，Ｆｉｆ，０°）、ＶＧＡ１３からはＩＦ帯の信号（ｓｉｎθ，Ｆｉｆ，０°）がそれぞれ出力される。ＶＧＡ１２から出力される信号を第１信号と呼び、ＶＧＡ１３から出力される信号を第２信号と呼ぶ。
【００３６】
ＭＩＸ１６は、ＶＧＡ１２から出力されるＩＦ帯の信号（ｃｏｓθ，Ｆｉｆ，０°）とＩＱジェネレータ１５から出力されるＬＯ波Ｉ（１，Ｆｌｏ，０°）とのミキシング処理を行うことで、ＩＦ帯からＲＦ帯への周波数変換を行って、ＲＦ帯の信号を取得する。当該ミキシング処理において、振幅は乗算されるのでｃｏｓθ×１＝ｃｏｓθとなり、周波数は和算されるのでＦｌｏ＋Ｆｉｆ＝Ｆｒｆとなり、位相は和算されるので０＋０＝０°となる。従って、ＭＩＸ１６は、当該ミキシング処理により、ＲＦ帯の信号（ｃｏｓθ，Ｆｒｆ，０°）を取得して出力する。ＭＩＸ１６から出力される信号を第３信号と呼ぶ。
【００３７】
ＭＩＸ１７は、ＶＧＡ１３から出力されるＩＦ帯の信号（ｓｉｎθ，Ｆｉｆ，０°）とＩＱジェネレータ１５から出力されるＬＯ波Ｑ（１，Ｆｌｏ，９０°）とのミキシング処理を行うことで、ＩＦ帯からＲＦ帯への周波数変換を行って、ＲＦ帯の信号を取得する。当該ミキシング処理において、振幅は乗算されるのでｓｉｎθ×１＝ｓｉｎθとなり、周波数は和算されるのでＦｌｏ＋Ｆｉｆ＝Ｆｒｆとなり、位相は和算されるので０＋９０＝９０°となる。従って、ＭＩＸ１７は、当該ミキシング処理により、ＲＦ帯の信号（ｓｉｎθ，Ｆｒｆ，９０°）を取得して出力する。ＭＩＸ１７から出力される信号を第４信号と呼ぶ。
【００３８】
合成器１８は、ＭＩＸ１６の出力信号（ｃｏｓθ，Ｆｒｆ，０°）とＭＩＸ１７の出力信号（ｓｉｎθ，Ｆｒｆ，９０°）とをベクトル合成することにより、図１の挿入図に示されるように、ＲＦ帯の信号（１，Ｆｒｆ，θ°）の信号を出力する。当該ＲＦ帯の信号は、ＩＦＩＮ端子１１に入力されたＩＦ帯の信号に対して、ＲＦ帯への周波数変換と、移相量θ°の移相が行われた信号である。合成器１８から出力される信号を第５信号と呼ぶ。
【００３９】
このように、本実施の形態１においては、制御部３００が、ＶＧＡ１２，ＶＧＡ１３の利得ｃｏｓθと利得ｓｉｎθとを調整することで、任意の移相量θ°の移相を実現することが可能となり、本構成にて移相機能を有したミクサを実現することが可能となる。ここでは、和周波の信号のみを考えたが、差周波の信号に対しても同様の動作が成立する。
【００４０】
以上のように、本実施の形態１のミクサにおいては、図１に示すように、入力信号がＶＧＡ１２，１３で、それぞれ、利得ｃｏｓθおよび利得ｓｉｎθで増幅される。その後、ＭＩＸ１６，１７で、増幅された信号が、それぞれ、ＬＯ波ＩおよびＬＯ波Ｑを用いて周波数変換される。
【００４１】
本実施の形態１に係るミクサは、上記構成を有し、当該ミクサを送信用ミクサとして用いた場合に、信号経路にＩＱジェネレータ１５を設けない構成としながら、従来技術と同様に、周波数変換機能および移相機能を実現できる。そのため、信号経路におけるＩＱジェネレータによる信号の減衰をなくすことができる。その結果、必要な信号電力を得るための増幅器を設ける必要がなくなるため、低消費電力化が可能となる。
【００４２】
なお、本実施の形態１では、ＶＧＡ１２の利得をｃｏｓθから予め設定された利得にｃｏｓθを乗算した利得とし、ＶＧＡ１３の利得をｓｉｎθから予め設定された利得をｓｉｎθで乗算した利得とすることで、移相機能を内蔵した送信用ミクサ２１の出力信号の移相量θ°を保ったまま、振幅を予め設定された利得で増幅することができる。
【００４３】
また、図９の従来の回路においては、ＩＦ帯でベクトル合成型移相器を適用した場合、ＩＦ帯の広帯域なＩＱジェネレータが必要である。一方、本実施の形態１では、そのようなＩＱジェネレータが不要であるため、ＩＦ信号の広帯域化が可能であり、ＩＦ帯の信号が直流信号に近く低周波で比帯域を広げることが難しいような場合にも適用することができる。
【００４４】
また、本実施の形態１では、ＶＧＡ１２，１３をＩＦ帯で動作させている。そのため、図９に示した従来の回路のように、ベクトル合成型移相器に必要なＲＦ帯で動作させるＶＧＡ５，６と比較して、トランジスタの動作周波数を低くすることができる。その結果、消費電力を抑えることができる。
【００４５】
なお、上記の説明においては、本実施の形態１に係るミクサを、ＩＦ信号をＲＦ信号に変換するアップコンバータに適用したが、本実施の形態１に係るミクサはこれに限らず、ＲＦ信号をＩＦ信号に変換するダウンコンバータにも適用できる。図２は、実施の形態１に係るミクサを、受信用ミクサ３２として用いる場合の一構成例を示す。図２に示すような構成とすることで、受信用ミクサとしても同様の効果を得ることができる。
【００４６】
以下、簡単に、図２の受信用ミクサ３２について説明する。
【００４７】
図２の受信用ミクサ３２は、ＩＱジェネレータ２４と、第５のミクサとしてのＭＩＸ２５と、第６のミクサとしてのＭＩＸ２６と、第５のＶＧＡとしてのＶＧＡ２７と、第６のＶＧＡとしてのＶＧＡ２８と、第４の合成器としての合成器２９と、制御部３００とを備える。制御部３００については、図の簡略化のために、図２では、図示を省略している。
【００４８】
受信用ミクサ３２は、まず、ＲＦ信号の入力端子であるＲＦＩＮ端子２２に入力されたＲＦ帯の信号（１，Ｆｒｆ，０°）が２分配され、ＭＩＸ２５およびＭＩＸ２６にそれぞれ入力される。ただし、振幅は変わらないものとする。
【００４９】
ＩＱジェネレータ２４は、ＬＯ端子２３に、ＬＯ波が入力される。ＩＱジェネレータ２４は、ＬＯ波と同相のＬＯ波（以下、ＬＯ波Ｉと呼ぶ）と、ＬＯ波に対して９０°位相差がついたＬＯ波（以下、ＬＯ波Ｑと呼ぶ）とを出力する。
【００５０】
ＭＩＸ２５は、ＲＦ帯の信号（１，Ｆｒｆ，０°）とＩＱジェネレータ２３から出力されるＬＯ波Ｉ（１，Ｆｌｏ，０°）とのミキシング処理を行うことで、ＩＦ帯の信号を取得する。当該ミキシング処理においては、振幅は乗算されるので１×１＝１となり、周波数は減算されるのでＦｒｆ−Ｆｌｏ＝Ｆｉｆとなり、位相は減算されるので０−０＝０°となる。従って、ＭＩＸ１６は、当該ミキシング処理により、ＩＦ帯の信号（１，Ｆｉｆ，０°）を取得して出力する。ＭＩＸ２５から出力される信号を第１２信号と呼ぶ。
【００５１】
ＭＩＸ２６は、ＲＦ帯の信号（１，Ｆｒｆ，０°）とＩＱジェネレータ１５から出力されるＬＯ波Ｑ（１，Ｆｌｏ，９０°）とのミキシングを行うことで、ＩＦ帯の信号を取得する。当該ミキシング処理においては、振幅は乗算されるので１×１＝１となり、周波数は減算されるのでＦｒｆ−Ｆｌｏ＝Ｆｉｆとなり、位相は減算されるので９０−０＝９０°となる。従って、ＭＩＸ１７は、当該ミキシング処理により、ＩＦ帯の信号（１，Ｆｉｆ，９０°）を取得して出力する。ＭＩＸ２６から出力される信号を第１３信号と呼ぶ。
【００５２】
ＶＧＡ２７には、ＭＩＸ２５から出力されたＩＦ帯の信号（１，Ｆｉｆ，０°）が入力される。ＶＧＡ２７は、利得ｃｏｓθを有しているため、ＶＧＡ２７からはＩＦ帯の信号（ｃｏｓθ，Ｆｉｆ，０°）が出力される。ＶＧＡ２７から出力される信号を第１４信号と呼ぶ。
【００５３】
ＶＧＡ２８には、ＭＩＸ２６から出力されたＩＦ帯の信号（１，Ｆｉｆ，９０°）が入力される。ＶＧＡ２８は、利得ｓｉｎθを有しているため、ＶＧＡ２８からはＩＦ帯の信号（ｓｉｎθ，Ｆｉｆ，９０°）が出力される。ＶＧＡ２８から出力される信号を第１５信号と呼ぶ。
【００５４】
合成器２９は、ＶＧＡ２７の出力信号（ｃｏｓθ，Ｆｉｆ，０°）とＶＧＡ２８の出力信号（ｓｉｎθ，Ｆｉｆ，９０°）とをベクトル合成することにより、ＩＦ帯の信号（１，Ｆｉｆ，θ°）の信号を出力する。合成器２９から出力される信号を第１６信号と呼ぶ。
【００５５】
このように、図２に示す受信用ミクサは、図２に示すように、ＭＩＸ２５，２６で、入力信号が、それぞれ、ＬＯ波ＩおよびＬＯ波Ｑを用いて周波数変換される。その後、それらの周波数変換された信号が、ＶＧＡ２７，２８で、それぞれ、利得ｃｏｓθおよび利得ｓｉｎθで増幅される。
【００５６】
従って、本実施の形態１においては、図２の受信用ミクサにおいても、図１の送信用ミクサと同様に、ＲＦ信号経路にＩＱジェネレータ２４を設けない構成としながら、従来技術と同様に、周波数変換機能および移相機能を実現できるため、ＩＦ信号経路におけるＩＱジェネレータによる信号の減衰をなくすことができる。その結果、必要な信号電力を得るための増幅器を設ける必要がなくなるため、低消費電力化が可能となる。
【００５７】
実施の形態２．
図３は、本発明の実施の形態２に係るミクサの一構成例を示す図である。図３は、当該ミクサとして、移相機能を内蔵した送信用直交ミクサの一構成例を示している。当該送信用直交ミクサは、第１のＶＧＡとしてのＶＧＡ３５と、第２のＶＧＡとしてのＶＧＡ３６と、第３のＶＧＡとしてのＶＧＡ３７と、第４のＶＧＡとしてのＶＧＡ３８と、ＩＱジェネレータ４０と、第１のミクサとしてのＭＩＸ４１と、第２のミクサとしてのＭＩＸ４２と、第３のミクサとしてのＭＩＸ４３、第４のミクサとしてのＭＩＸ４４と、第１の合成器としての合成器４５と、第２の合成器としての合成器４６と、第３の合成器としての合成器４７とを備える。
【００５８】
図３において、ＢＢＩＮ＿Ｉ端子３３は、ＢＢ（Broadband：ブロードバンド）帯の同相成分が入力される入力端子であり、ＢＢＩＮ＿Ｑ端子３４は、ＢＢ帯の直交成分が入力される入力端子であり、ＬＯ端子３９は、ＬＯ波が入力される入力端子であり、ＲＦＯＵＴ端子４８は、ＲＦ帯の信号が出力される出力端子である。また、図中の（１，Ｆｂｂ，０°）などの表記は、各ノードでの（振幅，周波数，位相）の値を示す。また、ＢＢ帯の周波数をＦｂｂ、ＬＯ波の周波数をＦｌｏ、ＲＦ帯の周波数をＦｒｆとする。各周波数帯の周波数の大小関係はＦｂｂ＜Ｆｒｆ＝Ｆｌｏ±Ｆｂｂである。
【００５９】
以下、各構成要素について説明する。
【００６０】
図３に示すように、ＢＢＩＮ＿Ｉ端子３３およびＢＢＩＮ＿Ｑ端子３４と、ＲＦＯＵＴ端子４８との間の信号経路に、ＶＧＡ３５〜３８、および、ＭＩＸ４１〜４４、合成器４５〜４７が設けられている。ＩＱジェネレータ４０は、ＭＩＸ４１〜４４に信号を入力するが、ＩＱジェネレータ４０自体は、信号経路には設けられておらず、信号経路の外部に配置されている。
【００６１】
また、図３においても、制御部３００が設けられている。制御部３００については、図の簡略化のために、図３では図示を省略している。制御部３００は、外部から、θ°の値が入力される。θ°は、ＲＦＯＵＴ４８での移相量である。制御部３００は、θ°の値に基づいてｃｏｓθ、ｓｉｎθ、−ｓｉｎθの値を演算する回路を内部に有し、ＶＧＡ３５，３７の利得ｃｏｓθ、ＶＧＡ３６の利得ｓｉｎθ、および、ＶＧＡ３８の利得−ｓｉｎθを制御する。
【００６２】
ＶＧＡ３５は、ＢＢＩＮ＿Ｉ端子３３に入力されたＢＢ帯の信号（１，Ｆｂｂ，０°）が２分配された一方のＢＢ信号が入力される。ＶＧＡ３５は、当該ＢＢ信号を利得ｃｏｓθで増幅する。ＶＧＡ３５は、θの任意の値に対して、利得ｃｏｓθが実現できる構成であれば良いため、特に構成が限定されることはなく、任意の構成がＶＧＡ３５として使用可能である。
【００６３】
ＶＧＡ３６は、ＢＢＩＮ＿Ｉ端子３３に入力されたＢＢ帯の信号（１，Ｆｂｂ，０°）が２分配された他方のＢＢ信号が入力される。ＶＧＡ３６は、当該ＢＢ信号を利得ｓｉｎθで増幅する。ＶＧＡ３６は、θの任意の値に対して、利得ｓｉｎθが実現できる構成であれば良いため、特に構成が限定されることはなく、任意の構成がＶＧＡ３６として使用可能である。
【００６４】
ＶＧＡ３７は、ＢＢＩＮ＿Ｑ端子３４に入力されたＢＢ帯の信号（１，Ｆｂｂ，０°）が２分配された一方のＢＢ信号が入力される。ＶＧＡ３７は、当該ＢＢ信号を利得ｃｏｓθで増幅する。ＶＧＡ３７は、θの任意の値に対して、利得ｃｏｓθが実現できる構成であれば良いため、特に構成が限定されることはなく、任意の構成がＶＧＡ３７として使用可能である。
【００６５】
ＶＧＡ３８は、ＢＢＩＮ＿Ｑ端子３４に入力されたＢＢ帯の信号（１，Ｆｂｂ，０°）が２分配された他方のＢＢ信号が入力される。ＶＧＡ３８は、当該ＢＢ信号を利得−ｓｉｎθで増幅する。ＶＧＡ３８は、θの任意の値に対して、利得−ｓｉｎθが実現できる構成であれば良いため、特に構成が限定されることはなく、任意の構成がＶＧＡ３８として使用可能である。
【００６６】
ＩＱジェネレータ４０は、ＬＯ端子３９にＬＯ波が入力される。ＩＱジェネレータ４０は、ＬＯ波と同相のＬＯ波（以下、ＬＯ波Ｉと呼ぶ）と、ＬＯ波に対して９０°位相差のついたＬＯ波（以下、ＬＯ波Ｑと呼ぶ）とを出力する。ＩＱジェネレータ４０は、入力された信号に対してＬＯ波ＩとＬＯ波Ｑを出力できる構成であれば良いため、特に構成が限定されることはなく、任意の構成がＩＱジェネレータ４０として使用可能である。
【００６７】
ＭＩＸ４１は、ＶＧＡ３５の後段に接続され、信号経路に設けられている。ＭＩＸ４１は、ＶＧＡ３５の出力信号とＩＱジェネレータ４０から出力されるＬＯ波Ｉとをミキシングする機能を有する周波数変換器である。ＭＩＸ４１は、周波数が異なる２つの信号の和信号および差信号を出力する。また、ＭＩＸ４１は、周波数が異なる２つの信号をミキシングする機能から、位相関係についても、２つの信号の位相和または位相差を有する信号を出力する。ここでは、説明を簡単化するため、ＭＩＸ４１の和算する機能のみを考える。すなわち、ここでは、ＭＩＸ４１は、２つの信号の振幅については乗算し、２つの信号の周波数及び位相についてはそれぞれ和算する。
【００６８】
ＭＩＸ４２は、ＶＧＡ３６の後段に接続され、信号経路に設けられている。ＭＩＸ４２は、ＶＧＡ３６の出力信号とＩＱジェネレータ４０から出力されるＬＯ波Ｑとをミキシングする機能を有する周波数変換器である。ＭＩＸ４２は、周波数が異なる２つの信号の和信号および差信号を出力する。また、ＭＩＸ４２は、周波数が異なる２つの信号をミキシングする機能から、位相関係についても、２つの信号の位相和または位相差を有する信号を出力する。ここでは、説明を簡単化するため、和算する機能のみを考える。すなわち、ここでは、ＭＩＸ４２は、２つの信号の振幅については乗算し、２つの信号の周波数及び位相についてはそれぞれ和算する。
【００６９】
ＭＩＸ４３は、ＶＧＡ３７の後段に接続され、信号経路に設けられている。ＭＩＸ４３は、ＶＧＡ３７の出力信号とＩＱジェネレータ４０から出力されるＬＯ波Ｑとをミキシングする機能を有する周波数変換器である。ＭＩＸ４３は、周波数が異なる２つの信号の和信号および差信号を出力する。また、ＭＩＸ４３は、周波数が異なる２つの信号をミキシングする機能から、位相関係についても、２つの信号の位相和または位相差を有する信号を出力する。ここでは、説明を簡単化するため、和算する機能のみを考える。すなわち、ここでは、ＭＩＸ４３は、２つの信号の振幅については乗算し、２つの信号の周波数及び位相についてはそれぞれ和算する。
【００７０】
ＭＩＸ４４は、ＶＧＡ３８に接続され、信号経路に設けられている。ＭＩＸ４４は、ＶＧＡ３８の出力信号とＩＱジェネレータ４０から出力されるＬＯ波Ｉとをミキシングする機能を有する周波数変換器である。ＭＩＸ４４は、周波数が異なる２つの信号の和信号および差信号を出力する。また、ＭＩＸ４４は、周波数が異なる２つの信号をミキシングする機能から、位相関係についても、２つの信号の位相和または位相差を有する信号を出力する。ここでは、説明を簡単化するため、和算する機能のみを考える。すなわち、ここでは、ＭＩＸ４４は、２つの信号の振幅については乗算し、２つの信号の周波数及び位相についてはそれぞれ和算する。
【００７１】
合成器４５は、ＭＩＸ４１の出力とＭＩＸ４２の出力とのベクトル合成を行う。
【００７２】
合成器４６は、ＭＩＸ４３の出力とＭＩＸ４４の出力とのベクトル合成を行う。
【００７３】
合成器４７は、合成器４５の出力と合成器４６の出力とのベクトル合成を行って、ＲＦ帯の信号（１，Ｆｒｆ，θ°）を生成して、ＲＦＯＵＴ端子４８から外部に出力する。
【００７４】
次に、図３に示した送信用直交ミクサの動作について説明する。
【００７５】
図３に示す直交ミクサでは、まず、ＢＢＩＮ＿Ｉ端子３３から入力されたＢＢ帯の信号（１，Ｆｂｂ，０°）が２分配され、ＶＧＡ３５およびＶＧＡ３６にそれぞれ入力される。ＶＧＡ３５およびＶＧＡ３６は、それぞれ、利得ｃｏｓθ，ｓｉｎθを有している。そのため、ＶＧＡ３５からはＢＢ帯の信号（ｃｏｓθ，Ｆｂｂ，０°）が出力され、ＶＧＡ３６からはＢＢ帯の信号（ｓｉｎθ，Ｆｂｂ，０°）が出力される。ＶＧＡ３５およびＶＧＡ３６から出力される信号を、それぞれ、第１信号および第２信号と呼ぶ。
【００７６】
一方、ＢＢＩＮ＿Ｑ端子３４から入力されたＢＢ帯の信号（１，Ｆｂｂ，０°）が２分配され、ＶＧＡ３７およびＶＧＡ３８にそれぞれ入力される。ＶＧＡ３７およびＶＧＡ３８は、それぞれ、利得ｃｏｓθ，−ｓｉｎθを有している。そのため、ＶＧＡ３７からはＢＢ帯の信号（ｃｏｓθ，Ｆｂｂ，０°）が出力され、ＶＧＡ３８からはＢＢ帯の信号（−ｓｉｎθ，Ｆｂｂ，０°）が出力される。ＶＧＡ３７およびＶＧＡ３８から出力される信号を、それぞれ、第６信号および第７信号と呼ぶ。
【００７７】
ＭＩＸ４１は、ＶＧＡ３５から出力されるＢＢ帯の信号（ｃｏｓθ，Ｆｂｂ，０°）とＩＱジェネレータ４０から出力されるＬＯ波Ｉ（１，Ｆｌｏ，０°）とのミキシングを行い、実施の形態１と同様にして、ＲＦ帯の信号（ｃｏｓθ，Ｆｒｆ，０°）を出力する。ＭＩＸ４１から出力される信号を、第３信号と呼ぶ。
【００７８】
ＭＩＸ４２は、ＶＧＡ３６から出力されるＢＢ帯の信号（ｓｉｎθ，Ｆｂｂ，０°）とＩＱジェネレータ４０から出力されるＬＯ波Ｑ（１，Ｆｌｏ，９０°）とのミキシングを行い、実施の形態１と同様にして、ＲＦ帯の信号（ｓｉｎθ，Ｆｒｆ，９０°）を出力する。ＭＩＸ４２から出力される信号を、第４信号と呼ぶ。
【００７９】
ＭＩＸ４３は、ＶＧＡ３７から出力されるＢＢ帯の信号（ｃｏｓθ，Ｆｂｂ，０°）とＩＱジェネレータ４０から出力されるＬＯ波Ｑ（１，Ｆｌｏ，９０°）とのミキシングを行い、実施の形態１と同様にして、ＲＦ帯の信号（ｃｏｓθ，Ｆｒｆ，９０°）を出力する。ＭＩＸ４３から出力される信号を、第８信号と呼ぶ。
【００８０】
ＭＩＸ４４は、ＶＧＡ３８から出力されるＢＢ帯の信号（−ｓｉｎθ，Ｆｂｂ，０°）とＩＱジェネレータ４０から出力されるＬＯ波Ｉ（１，Ｆｌｏ，０°）とのミキシングを行い、実施の形態１と同様にして、ＲＦ帯の信号（−ｓｉｎθ，Ｆｒｆ，０°）を出力する。ＭＩＸ４４から出力される信号を、第９信号と呼ぶ。
【００８１】
合成器４５は、ＭＩＸ４１の出力信号とＭＩＸ４２の出力信号とをベクトル合成することにより、図３の挿入図に示すように、ＲＦ帯の信号（１，Ｆｒｆ，θ°）を出力する。合成器４５から出力される信号を、第５信号と呼ぶ。
【００８２】
合成器４６は、ＭＩＸ４３の出力信号とＭＩＸ４４の出力信号とをベクトル合成することにより、図３の挿入図に示すように、ＲＦ帯の信号（１，Ｆｒｆ，９０＋θ°）を出力する。合成器４６から出力される信号を、第１０信号と呼ぶ。
【００８３】
合成器４７は、合成器４５の出力信号と合成器４６の出力信号とをベクトル合成することにより、直交変調を行ったＲＦ帯の信号を生成して、ＲＦＯＵＴ端子４８から外部に出力する。合成器４７から出力される信号を、第１１信号と呼ぶ。
【００８４】
以上のように、本実施の形態２においては、制御部３００が、ＶＧＡ３５，ＶＧＡ３６，ＶＧＡ３７，ＶＧＡ３８の利得ｃｏｓθ，ｓｉｎθ，ｃｏｓθ，−ｓｉｎθを調整することで、任意の移相量θ°を実現することが可能となり、本構成にて移相機能と直交変調機能を実現することが可能となる。
【００８５】
本実施の形態２に係るミクサは、上記構成を有し、当該ミクサを送信用ミクサとして用いた場合に、信号経路にＩＱジェネレータ４０を設けない構成としながら、従来技術と同様に、周波数変換機能および移相機能を実現できるため、信号経路におけるＩＱジェネレータによる信号の減衰をなくすことができる。その結果、必要な信号電力を得るための増幅器を設ける必要がなくなるため、低消費電力化が可能となる。
【００８６】
また、本実施の形態２においては、送信機において、移相機能を内蔵した送信用ミクサを、直交変調方式で利用することができるので、ダイレクトコンバージョン方式の送信機や，イメージリジェクション機能が必要なヘテロダイン方式の送信機においても利用することができる。
【００８７】
本実施の形態２に係る直交ミクサは、前述の効果に加え、直交変調方式で本来必要なＬＯのＩＱジェネレータを流用して、移相機能と周波数変換機能とを実現することができる。そのため、図９に示した従来の回路よりも、ＲＦ信号の低損失化に対する効果が高い。
【００８８】
なお、本実施の形態２では、直交ミクサを、ＢＢ信号をＲＦ信号に変換するアップコンバータに適用したが、本発明はこれに限らず、ＲＦ信号をＢＢ信号に変換するダウンコンバータにも適用できる。図４は、実施の形態２に係る移相機能を内蔵した受信用直交ミクサの一構成例を示している。図４に示すような構成とすることで、受信機においても同様の効果を得ることができる。
【００８９】
以下、簡単に、図４の受信用直交ミクサについて説明する。
【００９０】
図４の受信用直交ミクサは、ＩＱジェネレータ５１と、第５のミクサとしてのＭＩＸ５２と、第６のミクサとしてのＭＩＸ５３と、第７のミクサとしてのＭＩＸ５４、第８のミクサとしてのＭＩＸ５５と、第５のＶＧＡとしてのＶＧＡ５６と、第６のＶＧＡとしてのＶＧＡ５７と、第７のＶＧＡとしてのＶＧＡ５８と、第８のＶＧＡとしてのＶＧＡ５９と、第４の合成器としての合成器６０と、第５の合成器としての合成器６１と、制御部３００とを備える。制御部３００については、図の簡略化のために、図４では、図示を省略している。
【００９１】
受信用直交ミクサは、まず、ＲＦ信号の入力端子であるＲＦＩＮ端子４９に入力されたＲＦ帯の信号（１，Ｆｒｆ，０°）が２分配される。それらの２つの信号が、それぞれ、さらに２分配されて、のべ４分配され、ＭＩＸ５２〜５５にそれぞれ入力される。ただし、振幅は変わらないものとする。
【００９２】
ＩＱジェネレータ５１は、ＬＯ端子５０に、ＬＯ波が入力される。ＩＱジェネレータ５１は、ＬＯ波と同相のＬＯ波（以下、ＬＯ波Ｉと呼ぶ）と、ＬＯ波に対して９０°位相差がついたＬＯ波（以下、ＬＯ波Ｑと呼ぶ）とを出力する。
【００９３】
ＭＩＸ５２は、ＲＦ帯の信号（１，Ｆｒｆ，０°）とＩＱジェネレータ５１から出力されるＬＯ波Ｉ（１，Ｆｌｏ，０°）とのミキシング処理を行うことで、ＢＢ帯の信号（１，Ｆｂｂ，０°）を取得して出力する。ＭＩＸ５２から出力される信号を、第１２信号と呼ぶ。
【００９４】
ＭＩＸ５３は、ＲＦ帯の信号（１，Ｆｒｆ，０°）とＩＱジェネレータ５１から出力されるＬＯ波Ｑ（１，Ｆｌｏ，９０°）とのミキシングを行うことで、ＢＢ帯の信号（１，Ｆｂｂ，９０°）を取得して出力する。ＭＩＸ５３から出力される信号を、第１３信号と呼ぶ。
【００９５】
ＭＩＸ５４は、ＲＦ帯の信号（１，Ｆｒｆ，０°）とＩＱジェネレータ５１から出力されるＬＯ波Ｑ（１，Ｆｌｏ，９０°）とのミキシング処理を行うことで、ＢＢ帯の信号（１，Ｆｂｂ，９０°）を取得して出力する。ＭＩＸ５４から出力される信号を、第１７信号と呼ぶ。
【００９６】
ＭＩＸ５５は、ＲＦ帯の信号（１，Ｆｒｆ，０°）とＩＱジェネレータ５１から出力されるＬＯ波Ｉ（１，Ｆｌｏ，０°）とのミキシングを行うことで、ＢＢ帯の信号（１，Ｆｂｂ，０°）を取得して出力する。ＭＩＸ５５から出力される信号を、第１８信号と呼ぶ。
【００９７】
ＶＧＡ５６には、ＭＩＸ５２から出力されたＢＢ帯の信号（１，Ｆｂｂ，０°）が入力される。ＶＧＡ５６は、利得ｃｏｓθを有しているため、ＶＧＡ５６からはＢＢ帯の信号（ｃｏｓθ，Ｆｂｂ，０°）が出力される。ＶＧＡ５６から出力される信号を、第１４信号と呼ぶ。
【００９８】
ＶＧＡ５７には、ＭＩＸ５３から出力されたＢＢ帯の信号（１，Ｆｂｂ，９０°）が入力される。ＶＧＡ５７は、利得ｓｉｎθを有しているため、ＶＧＡ５７からはＢＢ帯の信号（ｓｉｎθ，Ｆｂｂ，９０°）が出力される。ＶＧＡ５７から出力される信号を、第１５信号と呼ぶ。
【００９９】
ＶＧＡ５８には、ＭＩＸ５４から出力されたＢＢ帯の信号（１，Ｆｂｂ，９０°）が入力される。ＶＧＡ５８は、利得ｃｏｓθを有しているため、ＶＧＡ５８からはＢＢ帯の信号（ｃｏｓθ，Ｆｂｂ，９０°）が出力される。ＶＧＡ５８から出力される信号を、第１９信号と呼ぶ。
【０１００】
ＶＧＡ５９には、ＭＩＸ５５から出力されたＢＢ帯の信号（１，Ｆｂｂ，０°）が入力される。ＶＧＡ５９は、利得−ｓｉｎθを有しているため、ＶＧＡ５９からはＢＢ帯の信号（−ｓｉｎθ，Ｆｂｂ，０°）が出力される。ＶＧＡ５９から出力される信号を、第２０信号と呼ぶ。
【０１０１】
合成器６０は、図４の挿入図に示されるように、ＶＧＡ５６の出力信号（ｃｏｓθ，Ｆｂｂ，０°）とＶＧＡ５７の出力信号（ｓｉｎθ，Ｆｂｂ，９０°）とをベクトル合成することにより、ＢＢ帯の信号（１，Ｆｂｂ，θ°）の信号を生成して、ＢＢＯＵＴ＿Ｉ端子６２から外部に出力する。合成器６０から出力される信号を、第１６信号と呼ぶ。
【０１０２】
合成器６１は、図４の挿入図に示されるように、ＶＧＡ５８の出力信号（ｃｏｓθ，Ｆｂｂ，９０°）とＶＧＡ５９の出力信号（−ｓｉｎθ，Ｆｂｂ，０°）とをベクトル合成することにより、ＢＢ帯の信号（１，Ｆｂｂ，θ＋９０°）の信号を生成して、ＢＢＯＵＴ＿Ｑ端子６３から外部に出力する。合成器から出力される信号を、第２１信号と呼ぶ。
【０１０３】
本実施の形態２においては、図４の受信用ミクサにおいても、図３の送信用ミクサと同様に、信号経路にＩＱジェネレータ５０を設けない構成としながら、従来技術と同様に、周波数変換機能および移相機能を実現できるため、信号経路におけるＩＱジェネレータによる信号の減衰をなくすことができる。その結果、必要な信号電力を得るための増幅器を設ける必要がなくなるため、低消費電力化が可能となる。
【０１０４】
実施の形態３．
図５は、本発明の実施の形態３に係るミクサの一構成例を示す図である。図５は、当該ミクサとして、移相機能を内蔵した送信用直交ミクサの一構成例を示している。当該送信用直交ミクサは、第１のＶＧＡとしてのＶＧＡ６６と、第２のＶＧＡとしてのＶＧＡ６７と、第３のＶＧＡとしてのＶＧＡ６８と、第４のＶＧＡとしてのＶＧＡ６９と、ＩＱジェネレータ７１と、第１のミクサとしてのＭＩＸ７２と、第２のミクサとしてのＭＩＸ７３と、第３のミクサとしてのＭＩＸ７４、第４のミクサとしてのＭＩＸ７５と、第１の合成器としての合成器７７と、第２の合成器としての合成器７８と、第３の合成器としての合成器７９と、インバータ７６とを備える。
【０１０５】
なお、図５において、ＢＢＩＮ＿Ｉ端子６４は、ＢＢ帯の同相成分が入力される入力端子であり、ＢＢＩＮ＿Ｑ端子６５は、ＢＢ帯の直交成分が入力される入力端子であり、ＬＯ端子７０は、ＬＯ波が入力される入力端子であり、ＲＦＯＵＴ端子８０は、ＲＦ帯の信号が出力される出力端子である。
【０１０６】
図５の送信用直交ミクサは、このように構成され、上述の実施の形態２で説明した図３の送信用直交ミクサの構成とほぼ同様の構成を有している。図５と図３との構成の違いは、図３のＶＧＡ３８の利得が−ｓｉｎθであるのに対して、図５のＶＧＡ６９の利得がｓｉｎθである点と、インバータ７６が追加されている点である。
【０１０７】
他の構成及び動作は、実施の形態２と同様であるため、ここでは、説明を省略する。
【０１０８】
インバータ７６は、図５に示すように、ＩＱジェネレータ７１とＭＩＸ７５との間に接続されている。インバータ７６は、ＩＱジェネレータ７１から出力されるＬＯ波Ｉを反転させることで、ＬＯ波Ｉ（１，Ｆｌｏ，０°）の反転信号（−１，Ｆｌｏ，０°）を生成して、ＭＩＸ７５に入力する。
【０１０９】
そのため、本実施の形態３においては、ＭＩＸ７５が、ＶＧＡ３９から出力されるＢＢ帯の信号（ｓｉｎθ，Ｆｂｂ，０°）とＩＱジェネレータ４０から出力されるＬＯ波Ｉ（１，Ｆｌｏ，０°）の反転信号（−１，Ｆｌｏ，０°）とのミキシングを行い、ＲＦ帯の信号（−ｓｉｎθ，Ｆｒｆ，０°）を出力する。従って、ＭＩＸ７５から出力される信号は、実施の形態２で示した図３のＭＩＸ４４が出力する信号と同じになる。
【０１１０】
また、本実施の形態３においては、制御部３００は、θ°の値に基づいて、ｃｏｓθおよびｓｉｎθの値を演算する回路を内部に有し、ＶＧＡ６６，６８の利得ｃｏｓθ、および、ＶＧＡ６７，６９の利得ｓｉｎθを制御する。制御部３００については、図の簡略化のために、図５では図示を省略している。
【０１１１】
なお、ＩＱジェネレータ７１とＭＩＸ７５とが差動回路の場合、インバータ７６を設ける必要はなく、ＩＱジェネレータ７１の差動出力端子とＭＩＸ７５の差動入力端子を反転して接続することで同様の効果を得ることができる。
【０１１２】
本実施の形態３においては、上記構成にように構成され、ＭＩＸ７２〜７５から出力される信号が、すべて、図３に示す実施の形態２の対応するＭＩＸ４１〜４４と同じになるため、結果として、実施の形態２と同様の効果を得ることができる。
【０１１３】
すなわち、本実施の形態３に係るミクサは、上記構成を有し、当該ミクサを送信用ミクサとして用いた場合に、信号経路にＩＱジェネレータ７１を設けない構成としながら、従来技術と同様に、周波数変換機能および移相機能を実現できるため、信号経路におけるＩＱジェネレータによる信号の減衰をなくすことができる。その結果、必要な信号電力を得るための増幅器を設ける必要がなくなるため、低消費電力化が可能となる。
【０１１４】
また、本実施の形態３においては、上記の説明において、直交ミクサを、ＢＢ信号をＲＦ信号に変換するアップコンバータに適用したが、本発明はこれに限らず、ＲＦ信号をＢＢ信号に変換するダウンコンバータにも適用できる。図６は、実施の形態３に係る移相機能を内蔵した受信用直交ミクサの一構成例である。
【０１１５】
図６の受信用直交ミクサは、ＩＱジェネレータ８３と、第５のミクサとしてのＭＩＸ８４と、第６のミクサとしてのＭＩＸ８５と、第７のミクサとしてのＭＩＸ８６、第８のミクサとしてのＭＩＸ８７と、第５のＶＧＡとしてのＶＧＡ８９と、第６のＶＧＡとしてのＶＧＡ９０と、第７のＶＧＡとしてのＶＧＡ９１と、第８のＶＧＡとしてのＶＧＡ９２と、第４の合成器としての合成器９３と、第５の合成器としての合成器９４と、制御部３００とを備える。制御部３００については、図の簡略化のために、図６では、図示を省略している。
【０１１６】
図６の受信用直交ミクサは、このように構成され、上述の実施の形態２で説明した図４の受信用直交ミクサの構成とほぼ同様の構成を有している。図６と図４との構成の違いは、図４のＶＧＡ５９の利得が−ｓｉｎθであるのに対して、図６のＶＧＡ９２の利得がｓｉｎθである点と、インバータ８８が追加されている点である。
【０１１７】
インバータ８８は、図６に示すように、ＩＱジェネレータ８３とＭＩＸ８７との間に接続されている。インバータ８８は、ＩＱジェネレータ８３から出力されるＬＯ波Ｉを反転させることで、ＬＯ波Ｉ（１，Ｆｌｏ，０°）の反転信号（−１，Ｆｌｏ，０°）を生成して、ＭＩＸ８７に入力する。
【０１１８】
そのため、ＭＩＸ８７は、ＲＦ帯の信号（１，Ｆｒｆ，０°）とＩＱジェネレータ８３から出力されるＬＯ波Ｉ（１，Ｆｌｏ，０°）の反転信号（−１，Ｆｌｏ，０°）とのミキシングを行うことで、ＢＢ帯の信号（−１，Ｆｂｂ，０°）を取得して出力する。
【０１１９】
ＶＧＡ９２には、ＭＩＸ８７から出力されたＢＢ帯の信号（−１，Ｆｂｂ，０°）が入力される。ＶＧＡ５９は、利得ｓｉｎθを有しているため、ＶＧＡ５９からはＢＢ帯の信号（−ｓｉｎθ，Ｆｂｂ，０°）が出力される。従って、ＶＧＡ９２から出力される信号は、実施の形態２で示した図４のＶＧＡ５９が出力する信号と同じになる。
【０１２０】
このように、図６に示すような構成とすることで、受信機においても、図５の送信機と同様の効果を得ることができる。
【０１２１】
なお、本実施の形態３においては、図５の送信用直交ミクサにおいて、ＶＧＡ６６とＶＧＡ６８とは利得ｃｏｓθ、ＶＧＡ６７とＶＧＡ６９とは利得ｓｉｎθで共通であるため、制御部３００において、ＶＧＡ６６とＶＧＡ６８の利得を制御する回路を統一し、ＶＧＡ６７とＶＧＡ６９の利得を制御する回路を統一することで、回路規模を削減することが可能である。
【０１２２】
同様に、本実施の形態３においては、図６の受信用直交ミクサにおいて、ＶＧＡ８９とＶＧＡ９１とは利得ｃｏｓθ、ＶＧＡ９０とＶＧＡ９２とは利得ｓｉｎθで共通であるため、制御部３００において、ＶＧＡ８９とＶＧＡ９１の利得を制御する回路を統一し、ＶＧＡ９０とＶＧＡ９２の利得を制御する回路を統一することで、回路規模を削減することが可能である。
【０１２３】
本実施の形態３においては、図６の受信用ミクサにおいても、図５の送信用ミクサと同様に、信号経路にＩＱジェネレータ８３を設けない構成としながら、従来技術と同様に、周波数変換機能および移相機能を実現できるため、信号経路におけるＩＱジェネレータによる信号の減衰をなくすことができる。その結果、必要な信号電力を得るための増幅器を設ける必要がなくなるため、低消費電力化が可能となる。
【０１２４】
さらに、本実施の形態３のように利得を制御する回路を統一した場合、制御回路の利得の設定値によるＶＧＡの利得の誤差が直交精度に影響しないため、実施の形態２よりも、さらに高い直交精度を実現できる。その理由を以下で説明する。
【０１２５】
図７は、実施の形態２における送信信号の直交精度を説明するための図である。図７は、実施の形態２で示した図３と全く同じ構成であるが、説明のために、図７においては、各構成要素に対して、図３とは異なる符号を付している。
【０１２６】
図７に示すように、実施の形態２の構成においては、利得制御回路の設定値の誤差により、利得ｃｏｓθを設定する時に誤差δ１が生じ、利得ｓｉｎθを設定する時に誤差δ２が生じ、利得−ｓｉｎθを設定する時に誤差δ３が生じる。このとき、δ１≠δ２≠δ３とする。
【０１２７】
したがって、ＶＧＡ９９、ＶＧＡ１００、ＶＧＡ１０１、ＶＧＡ１０２のそれぞれの利得はｃｏｓθ＋δ１、ｓｉｎθ＋δ２、ｃｏｓθ＋δ１、−ｓｉｎθ＋δ３となる。
【０１２８】
また、ＢＢ帯の同相成分の入力信号と直交成分の入力信号とは直交関係にあるとし、且つ、ＬＯ波ＩとＬＯ波Ｑとは直交関係にあるとする。このときの合成器１０９の出力信号の振幅をＡIとし、移相量をθI°とする。また、同様に、合成器１１０の出力信号の振幅をＡQとし、移相量をθQ°とする。
【０１２９】
合成器１０９の出力信号と合成器１１０の出力信号との振幅と移相量とがそれぞれ等しければ、ＢＢ帯の同相成分の入力信号と直交成分の入力信号との直交関係を保持することができる。しかしながら、前記のような利得の誤差δ１、δ２、δ３が生じた場合、ＡI≠ＡQ且つθI≠θQとなってしまい、ＢＢ帯の同相成分の入力信号と直交成分の入力信号との直交関係を保持することができない。
【０１３０】
一方、実施の形態３においては、ＢＢ帯の同相成分の入力信号と直交成分の入力信号との直交関係を保持することができる。以下に、その理由を説明する。
【０１３１】
図８は、実施の形態３における送信信号の直交精度を説明するための図である。図３は、実施の形態３で示した図５と全く同じ構成であるが、説明のために、図８においては、各構成要素に対して、図５とは異なる符号を付している。
【０１３２】
図８に示す実施の形態３の構成において、利得制御回路の設定値の誤差により、図７と同様の利得の誤差が生じたとする。すなわち、利得ｃｏｓθを設定する時に誤差δ１が生じ、利得ｓｉｎθを設定する時に誤差δ２が生じる。このとき、δ１≠δ２とする。
【０１３３】
このように、図７および図８で同様の利得の誤差が生じた場合、第４のＶＧＡの利得の設定値は、図７の実施の形態２では利得が−ｓｉｎθであったため、生じる利得の誤差はδ３であったが、図８の実施の形態３では、利得がｓｉｎθであるため、生じる利得の誤差はδ２となる。したがって、ＶＧＡ１１５、ＶＧＡ１１６、ＶＧＡ１１７、ＶＧＡ１１８のそれぞれの利得はｃｏｓθ＋δ１、ｓｉｎθ＋δ２、ｃｏｓθ＋δ１、ｓｉｎθ＋δ２となる。
【０１３４】
このときの合成器１２６の出力信号の振幅をＡI’、移相量をθI’°とし、合成器１２７の出力信号の振幅をＡQ’、移相量をθQ’°とする。ＶＧＡ１１５の利得とＶＧＡ１１７の利得はｃｏｓθ＋δ１で等しく、ＶＧＡ１１６の利得とＶＧＡ１１８の利得はｓｉｎθ＋δ２で等しい。その結果、ＡI’＝ＡQ’且つθI’＝θQ’となり、ＢＢ帯の同相成分の入力信号と直交成分の入力信号の直交関係を保持することができる。したがって、実施の形態３においては、実施の形態２と比較して、より高い直交精度を実現することができる。
【０１３５】
以上のように、実施の形態３においては、基本的には実施の形態２と同様の構成を有するため、実施の形態２と同様の効果が得られる。さらに、実施の形態３においては、図５に示すように、ＶＧＡ６６，６８の利得を同じにし、ＶＧＡ６７とＶＧＡ６９の利得を同じになるように構成した。これにより、ＢＢ帯の同相成分の入力信号と直交成分の入力信号の直交関係を保持することができる。したがって、実施の形態３においては、実施の形態２と比較して、より高い直交精度を実現することができる。
【０１３６】
なお、上記の実施の形態１〜３における制御部３００のハードウェア構成について簡単に説明する。上記の実施の形態１〜３において、制御装置３００は、コントローラを備えて構成されている。コントローラは、プロセッサとメモリとを備えている。制御装置３００を構成する各機能は、ソフトウェア、ファームウェア、専用回路、または、それらの組み合わせにより実現される。ソフトウェア及びファームウェアは、プログラムとして記述され、メモリに格納される。プロセッサは、メモリに記憶されたプログラムを読み出して実行することにより、制御装置３００の各機能を実現する。
【符号の説明】
【０１３７】
１２，１３  ＶＧＡ、１５  ＩＱジェネレータ、１６，１７  ＭＩＸ、１８  合成器、２４  ＩＱジェネレータ、２５，２６  ＭＩＸ、２７，２８  ＶＧＡ、２９  合成器、３５，３６，３７  ＶＧＡ、４０  ＩＱジェネレータ、４１，４２，４３，４４  ＭＩＸ、４５，４６  合成器、５１  ＩＱジェネレータ、５２，５３，５４，５５  ＭＩＸ、５６，５７，５８，５９  ＶＧＡ、６０，６１  合成器、６６，６７，６８，６９  ＶＧＡ、７１  ＩＱジェネレータ、７２，７３，７４，７５  ＭＩＸ、７７，７８，７９  合成器、８３  ＩＱジェネレータ、８４，８５，８６，８７  ＭＩＸ、８９，９０，９１，９２  ＶＧＡ、９３，９４  合成器、７６，８８  インバータ、３００  制御部。
【図１】
2019159246.tif 000003
【図２】
2019159246.tif 000004
【図３】
2019159246.tif 000005
【図４】
2019159246.tif 000006
【図５】
2019159246.tif 000007
【図６】
2019159246.tif 000008
【図７】
2019159246.tif 000009
【図８】
2019159246.tif 000010
【図９】
2019159246.tif 000011
【手続補正書】
【提出日】平成30年7月9日(2018.7.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明に係るミクサは、移相量θ°の値が入力されて、利得ｃｏｓθと利得ｓｉｎθとを演算して制御する制御部と、入力端子から第１の周波数帯の入力信号が入力されて、前記入力信号を前記利得ｃｏｓθで増幅して、第１信号として出力する第１のＶＧＡと、前記入力端子から前記入力信号が入力されて、前記入力信号を前記利得ｓｉｎθで増幅して、第２信号として出力する第２のＶＧＡと、ＬＯ波が入力され、前記ＬＯ波と同相の第１のＬＯ波と、前記ＬＯ波に対して９０°の位相差を有する第２のＬＯ波とを出力するＩＱジェネレータと、前記第１のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第１のＬＯ波を入力とし、前記第１のＬＯ波を用いて、前記第１信号に対して、第２の周波数帯への周波数変換を行って、前記入力信号と同相の第３信号を生成する第１のミクサと、前記第２のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第２のＬＯ波を入力とし、前記第２のＬＯ波を用いて、前記第２信号に対して、第２の周波数帯への周波数変換を行って、前記入力信号に対して９０°の位相差を有する第４信号を生成する第２のミクサと、前記第１のミクサおよび前記第２のミクサの後段に接続され、前記第３信号と前記第４信号とをベクトル合成することにより、前記入力信号に対して前記移相量θ°だけ移相された第５信号を生成して出力する合成器と、第２の入力端子から前記第１の周波数帯の第２入力信号が入力されて、前記第２入力信号を前記利得ｃｏｓθで増幅して、第６信号として出力する第３のＶＧＡと、前記第２の入力端子から前記第２入力信号が入力されて、前記第２入力信号を利得−ｓｉｎθで増幅して、第７信号として出力する第４のＶＧＡと、前記第３のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第２のＬＯ波を入力とし、前記第２のＬＯ波を用いて、前記第６信号に対して、前記第２の周波数帯への周波数変換を行って、前記第２入力信号に対して９０°の移相差を有する第８信号を生成する第３のミクサと、前記第４のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第１のＬＯ波を入力とし、前記第１のＬＯ波を用いて、前記第７信号に対して、前記第２の周波数帯への周波数変換を行って、前記第２入力信号に対して１８０°の位相差を有する第９信号を生成する第４のミクサと、前記第３のミクサおよび前記第４のミクサの後段に接続され、前記第８信号と前記第９信号とをベクトル合成することにより、前記第２入力信号に対して前記移相量θ°に９０°を加算した値だけ移相された第１０信号を生成して出力する第２の合成器と、前記合成器から出力された前記第５信号と前記第２の合成器から出力された前記第１０信号とを合成して出力する第３の合成器とを備え、前記制御部は、前記利得ｃｏｓθと、前記利得ｓｉｎθと、前記利得−ｓｉｎθとを制御する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
図３において、ＢＢＩＮ＿Ｉ端子３３は、ＢＢ（Base band：ベースバンド）帯の同相成分が入力される入力端子であり、ＢＢＩＮ＿Ｑ端子３４は、ＢＢ帯の直交成分が入力される入力端子であり、ＬＯ端子３９は、ＬＯ波が入力される入力端子であり、ＲＦＯＵＴ端子４８は、ＲＦ帯の信号が出力される出力端子である。また、図中の（１，Ｆｂｂ，０°）などの表記は、各ノードでの（振幅，周波数，位相）の値を示す。また、ＢＢ帯の周波数をＦｂｂ、ＬＯ波の周波数をＦｌｏ、ＲＦ帯の周波数をＦｒｆとする。各周波数帯の周波数の大小関係はＦｂｂ＜Ｆｒｆ＝Ｆｌｏ±Ｆｂｂである。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
移相量θ°の値が入力されて、利得ｃｏｓθと利得ｓｉｎθとを演算して制御する制御部と、
入力端子から第１の周波数帯の入力信号が入力されて、前記入力信号を前記利得ｃｏｓθで増幅して、第１信号として出力する第１のＶＧＡと、
前記入力端子から前記入力信号が入力されて、前記入力信号を前記利得ｓｉｎθで増幅して、第２信号として出力する第２のＶＧＡと、
ＬＯ波が入力され、前記ＬＯ波と同相の第１のＬＯ波と、前記ＬＯ波に対して９０°の位相差を有する第２のＬＯ波とを出力するＩＱジェネレータと、
前記第１のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第１のＬＯ波を入力とし、前記第１のＬＯ波を用いて、前記第１信号に対して、第２の周波数帯への周波数変換を行って、前記入力信号と同相の第３信号を生成する第１のミクサと、
前記第２のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第２のＬＯ波を入力とし、前記第２のＬＯ波を用いて、前記第２信号に対して、第２の周波数帯への周波数変換を行って、前記入力信号に対して９０°の位相差を有する第４信号を生成する第２のミクサと、
前記第１のミクサおよび前記第２のミクサの後段に接続され、前記第３信号と前記第４信号とをベクトル合成することにより、前記入力信号に対して前記移相量θ°だけ移相された第５信号を生成して出力する合成器と、
第２の入力端子から前記第１の周波数帯の第２入力信号が入力されて、前記第２入力信号を前記利得ｃｏｓθで増幅して、第６信号として出力する第３のＶＧＡと、
前記第２の入力端子から前記第２入力信号が入力されて、前記第２入力信号を利得−ｓｉｎθで増幅して、第７信号として出力する第４のＶＧＡと、
前記第３のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第２のＬＯ波を入力とし、前記第２のＬＯ波を用いて、前記第６信号に対して、前記第２の周波数帯への周波数変換を行って、前記第２入力信号に対して９０°の移相差を有する第８信号を生成する第３のミクサと、
前記第４のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第１のＬＯ波を入力とし、前記第１のＬＯ波を用いて、前記第７信号に対して、前記第２の周波数帯への周波数変換を行って、前記第２入力信号に対して１８０°の位相差を有する第９信号を生成する第４のミクサと、
前記第３のミクサおよび前記第４のミクサの後段に接続され、前記第８信号と前記第９信号とをベクトル合成することにより、前記第２入力信号に対して前記移相量θ°に９０°を加算した値だけ移相された第１０信号を生成して出力する第２の合成器と、
前記合成器から出力された前記第５信号と前記第２の合成器から出力された前記第１０信号とを合成して出力する第３の合成器と
を備え、
前記制御部は、前記利得ｃｏｓθと、前記利得ｓｉｎθと、前記利得−ｓｉｎθとを制御する、
ミクサ。
【請求項２】
前記ＩＱジェネレータと前記第４のミクサとの間に接続され、前記ＩＱジェネレータから出力された前記第１のＬＯ波の反転信号を出力するインバータをさらに備え、
前記第４のＶＧＡは、前記第２入力信号を、前記利得−ｓｉｎθの代わりに、前記利得ｓｉｎθで増幅して、前記第７信号として出力し、
前記第４のミクサは、前記インバータから出力された前記反転信号を入力とし、前記反転信号を用いて、前記第７信号に対して、前記第２の周波数帯への周波数変換を行って、前記第２入力信号に対して１８０°の位相差を有する前記第９信号を生成し、
前記制御部は、前記利得ｃｏｓθと前記利得ｓｉｎθとを制御する、
請求項１に記載のミクサ。
【請求項３】
前記入力端子に入力される前記入力信号と前記第２の入力端子に入力される前記第２入力信号とは、直交関係にある、
請求項１または２に記載のミクサ。
【請求項４】
移相量θ°の値が入力されて、利得ｃｏｓθと利得ｓｉｎθとを演算して制御する制御部と、
ＬＯ波が入力され、前記ＬＯ波と同相の第１のＬＯ波と、前記ＬＯ波に対して９０°の位相差を有する第２のＬＯ波とを出力するＩＱジェネレータと、
第３の入力端子から第３の周波数帯の第３入力信号が入力されるとともに、前記ＩＱジェネレータから出力された前記第１のＬＯ波が入力されて、前記第１のＬＯ波を用いて、前記第３入力信号に対して、第４の周波数帯への周波数変換を行って、前記第３入力信号と同相の第１２信号を生成する第５のミクサと、
前記第３の入力端子から前記第３入力信号が入力されるとともに、前記ＩＱジェネレータから出力された前記第２のＬＯ波が入力されて、前記第２のＬＯ波を用いて、前記第３入力信号に対して、前記第４の周波数帯への周波数変換を行って、前記第３入力信号に対して９０°の移相差を有する第１３信号を生成する第６のミクサと、
前記第５のミクサの後段に接続され、前記第５のミクサから前記第１２信号が入力されて、前記第１２信号に対して前記利得ｃｏｓθで増幅して、第１４信号として出力する第５のＶＧＡと、
前記第６のミクサの後段に接続され、前記第６のミクサから前記第１３信号が入力されて、前記第１３信号に対して前記利得ｓｉｎθで増幅して、第１５信号として出力する第６のＶＧＡと、
前記第５のＶＧＡおよび前記第６のＶＧＡの後段に接続され、前記第５のＶＧＡから出力された前記第１４信号と前記第６のＶＧＡから出力された前記第１５信号とをベクトル合成することにより、前記第３入力信号に対して移相量θ°だけ移相された第１６信号を生成して出力する第４の合成器と、
前記第３の入力端子から前記第３入力信号が入力されるとともに、前記ＩＱジェネレータから出力された前記第２のＬＯ波が入力されて、前記第２のＬＯ波を用いて、前記第３入力信号に対して、前記第４の周波数帯への周波数変換を行って、前記第３入力信号に対して９０°の移相差を有する第１７信号を生成する第７のミクサと、
前記第３の入力端子から前記第３入力信号が入力されるとともに、前記ＩＱジェネレータから出力された前記第１のＬＯ波が入力されて、前記第１のＬＯ波を用いて、前記第３入力信号に対して、前記第４の周波数帯への周波数変換を行って、前記第３入力信号と同相の第１８信号を生成する第８のミクサと、
前記第７のミクサの後段に接続され、前記第７のミクサから前記第１７信号が入力されて、前記第１７信号に対して前記利得ｃｏｓθで増幅して、第１９信号として出力する第７のＶＧＡと、
前記第８のミクサの後段に接続され、前記第８のミクサから前記第１８信号が入力されて、前記第１８信号に対して利得−ｓｉｎθで増幅して、第２０信号として出力する第８のＶＧＡと、
前記第７のＶＧＡおよび前記第８のＶＧＡの後段に接続され、前記第７のＶＧＡから出力された前記第１９信号と前記第８のＶＧＡから出力された前記第２０信号とをベクトル合成することにより、前記第３入力信号に対して移相量θ°に９０°を加算した値だけ移相された第２１信号を生成して出力する第５の合成器と
を備え、
前記制御部は、前記利得ｃｏｓθと、前記利得ｓｉｎθと、前記利得−ｓｉｎθとを制御し、
前記第５のミクサ、前記第６のミクサ、前記第７のミクサ、および、前記第８のミクサに対して、前記第３の入力端子から入力される前記第３入力信号は、すべて、同相である、
ミクサ。
【請求項５】
前記ＩＱジェネレータと前記第８のミクサとの間に接続され、前記ＩＱジェネレータから出力された前記第１のＬＯ波の反転信号を出力するインバータをさらに備え、
前記第８のミクサは、前記反転信号を用いて、前記第３入力信号に対して、前記第４の周波数帯への周波数変換を行って、前記第１８信号として出力し、
前記第８のＶＧＡは、前記第８のミクサから入力された前記第１８信号に対して、前記利得−ｓｉｎθの代わりに、前記利得ｓｉｎθで増幅して、前記第２０信号として出力する、
請求項４に記載のミクサ。
【手続補正書】
【提出日】平成30年10月5日(2018.10.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
移相量θ°の値が入力されて、利得ｃｏｓθと利得ｓｉｎθとを演算して制御する制御部と、
入力端子から第１の周波数帯の入力信号が入力されて、前記入力信号を前記利得ｃｏｓθで増幅して、第１信号として出力する第１のＶＧＡと、
前記入力端子から前記入力信号が入力されて、前記入力信号を前記利得ｓｉｎθで増幅して、第２信号として出力する第２のＶＧＡと、
ＬＯ波が入力され、前記ＬＯ波と同相の第１のＬＯ波と、前記ＬＯ波に対して９０°の位相差を有する第２のＬＯ波とを出力するＩＱジェネレータと、
前記第１のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第１のＬＯ波を入力とし、前記第１のＬＯ波を用いて、前記第１信号に対して、第２の周波数帯への周波数変換を行って、前記入力信号と同相の第３信号を生成する第１のミクサと、
前記第２のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第２のＬＯ波を入力とし、前記第２のＬＯ波を用いて、前記第２信号に対して、第２の周波数帯への周波数変換を行って、前記入力信号に対して９０°の位相差を有する第４信号を生成する第２のミクサと、
前記第１のミクサおよび前記第２のミクサの後段に接続され、前記第３信号と前記第４信号とをベクトル合成することにより、前記入力信号に対して前記移相量θ°だけ移相された第５信号を生成して出力する合成器と、
第２の入力端子から前記第１の周波数帯の第２入力信号が入力されて、前記第２入力信号を前記利得ｃｏｓθで増幅して、第６信号として出力する第３のＶＧＡと、
前記第２の入力端子から前記第２入力信号が入力されて、前記第２入力信号を利得−ｓｉｎθで増幅して、第７信号として出力する第４のＶＧＡと、
前記第３のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第２のＬＯ波を入力とし、前記第２のＬＯ波を用いて、前記第６信号に対して、前記第２の周波数帯への周波数変換を行って、前記第２入力信号に対して９０°の移相差を有する第８信号を生成する第３のミクサと、
前記第４のＶＧＡの後段に接続され、前記ＩＱジェネレータから出力された前記第１のＬＯ波を入力とし、前記第１のＬＯ波を用いて、前記第７信号に対して、前記第２の周波数帯への周波数変換を行って、前記第２入力信号に対して１８０°の位相差を有する第９信号を生成する第４のミクサと、
前記第３のミクサおよび前記第４のミクサの後段に接続され、前記第８信号と前記第９信号とをベクトル合成することにより、前記第２入力信号に対して前記移相量θ°に９０°を加算した値だけ移相された第１０信号を生成して出力する第２の合成器と、
前記合成器から出力された前記第５信号と前記第２の合成器から出力された前記第１０信号とを合成して出力する第３の合成器と
を備え、
前記制御部は、前記利得ｃｏｓθと、前記利得ｓｉｎθと、前記利得−ｓｉｎθとを制御する、
ミクサ。
【請求項２】
前記入力端子に入力される前記入力信号と前記第２の入力端子に入力される前記第２入力信号とは、直交関係にある、
請求項１に記載のミクサ。
【請求項３】
移相量θ°の値が入力されて、利得ｃｏｓθと利得ｓｉｎθとを演算して制御する制御部と、
ＬＯ波が入力され、前記ＬＯ波と同相の第１のＬＯ波と、前記ＬＯ波に対して９０°の位相差を有する第２のＬＯ波とを出力するＩＱジェネレータと、
第３の入力端子から第３の周波数帯の第３入力信号が入力されるとともに、前記ＩＱジェネレータから出力された前記第１のＬＯ波が入力されて、前記第１のＬＯ波を用いて、前記第３入力信号に対して、第４の周波数帯への周波数変換を行って、前記第３入力信号と同相の第１２信号を生成する第５のミクサと、
前記第３の入力端子から前記第３入力信号が入力されるとともに、前記ＩＱジェネレータから出力された前記第２のＬＯ波が入力されて、前記第２のＬＯ波を用いて、前記第３入力信号に対して、前記第４の周波数帯への周波数変換を行って、前記第３入力信号に対して９０°の移相差を有する第１３信号を生成する第６のミクサと、
前記第５のミクサの後段に接続され、前記第５のミクサから前記第１２信号が入力されて、前記第１２信号に対して前記利得ｃｏｓθで増幅して、第１４信号として出力する第５のＶＧＡと、
前記第６のミクサの後段に接続され、前記第６のミクサから前記第１３信号が入力されて、前記第１３信号に対して前記利得ｓｉｎθで増幅して、第１５信号として出力する第６のＶＧＡと、
前記第５のＶＧＡおよび前記第６のＶＧＡの後段に接続され、前記第５のＶＧＡから出力された前記第１４信号と前記第６のＶＧＡから出力された前記第１５信号とをベクトル合成することにより、前記第３入力信号に対して移相量θ°だけ移相された第１６信号を生成して出力する第４の合成器と、
前記第３の入力端子から前記第３入力信号が入力されるとともに、前記ＩＱジェネレータから出力された前記第２のＬＯ波が入力されて、前記第２のＬＯ波を用いて、前記第３入力信号に対して、前記第４の周波数帯への周波数変換を行って、前記第３入力信号に対して９０°の移相差を有する第１７信号を生成する第７のミクサと、
前記第３の入力端子から前記第３入力信号が入力されるとともに、前記ＩＱジェネレータから出力された前記第１のＬＯ波が入力されて、前記第１のＬＯ波を用いて、前記第３入力信号に対して、前記第４の周波数帯への周波数変換を行って、前記第３入力信号と同相の第１８信号を生成する第８のミクサと、
前記第７のミクサの後段に接続され、前記第７のミクサから前記第１７信号が入力されて、前記第１７信号に対して前記利得ｃｏｓθで増幅して、第１９信号として出力する第７のＶＧＡと、
前記第８のミクサの後段に接続され、前記第８のミクサから前記第１８信号が入力されて、前記第１８信号に対して利得−ｓｉｎθで増幅して、第２０信号として出力する第８のＶＧＡと、
前記第７のＶＧＡおよび前記第８のＶＧＡの後段に接続され、前記第７のＶＧＡから出力された前記第１９信号と前記第８のＶＧＡから出力された前記第２０信号とをベクトル合成することにより、前記第３入力信号に対して移相量θ°に９０°を加算した値だけ移相された第２１信号を生成して出力する第５の合成器と
を備え、
前記制御部は、前記利得ｃｏｓθと、前記利得ｓｉｎθと、前記利得−ｓｉｎθとを制御し、
前記第５のミクサ、前記第６のミクサ、前記第７のミクサ、および、前記第８のミクサに対して、前記第３の入力端子から入力される前記第３入力信号は、すべて、同相である、
ミクサ。
【請求項４】
前記ＩＱジェネレータと前記第８のミクサとの間に接続され、前記ＩＱジェネレータから出力された前記第１のＬＯ波の反転信号を出力するインバータをさらに備え、
前記第８のミクサは、前記反転信号を用いて、前記第３入力信号に対して、前記第４の周波数帯への周波数変換を行って、前記第１８信号として出力し、
前記第８のＶＧＡは、前記第８のミクサから入力された前記第１８信号に対して、前記利得−ｓｉｎθの代わりに、前記利得ｓｉｎθで増幅して、前記第２０信号として出力する、
請求項３に記載のミクサ。
【国際調査報告】
2019159246.tif 000012
2019159246.tif 000013