(57)【要約】  電力変換装置において、スイッチング素子Ｓ１〜Ｓ６を有するインバータ回路１０と、インバータ回路１０に接続される変圧器２０と、変圧器２０から出力される電力を整流する整流回路と、整流回路に流れる電流の振動を抑制するスナバ回路５０とを備え、スナバ回路５０は、電力変換装置の出力電流が低くなると、振動電流の抑制レベルがより高くなる特性をもつ。
2018189773.tif 000002
【特許請求の範囲】
【請求項１】
電力変換装置において、
スイッチング素子を有するインバータ回路と、
前記インバータ回路に接続される変圧器と、
前記変圧器から出力される電力を整流する整流回路と、
前記整流回路に流れる電流の振動を抑制するスナバ回路とを備え、
前記スナバ回路は、前記電力変換装置の出力電流が低くなると、振動電流の抑制レベルがより高くなる特性をもつ電力変換装置。
【請求項２】
前記抑制レベルは、前記出力電流の大きさに応じた複数のレベルに設定されている請求項１記載の電力変換装置。
【請求項３】
前記スイッチング素子は、ＬＣ共振を利用したソフトスイッチングで動作する
請求項１又は２記載の電力変換装置。
【請求項４】
前記抑制レベルは、前記出力電流と相関性をもつパラメータに応じて変化する
請求項１〜３のいずれか一項に記載の電力変換装置。
【請求項５】
前記整流回路はインダクタを有し、
前記スナバ回路は磁気抵抗素子を有し、
前記磁気抵抗素子は、前記インダクタで発生する磁気回路内に配置されている
請求項１〜４のいずれか一項に記載の電力変換装置。
【請求項６】
前記インダクタは、磁性体コアを有し、
前記磁気抵抗素子は前記磁性体コアのギャップに配置されている
請求項５記載の電力変換装置。
【請求項７】
前記スナバ回路は、正の温度特性をもつ抵抗素子を有する
請求項１〜４のいずれか一項に記載の電力変換装置。
【請求項８】
前記抵抗素子は、前記整流回路又は前記変圧器の少なくとも何れか一方に近接して配置されている
請求項７記載の電力変換装置。
【請求項９】
前記スナバ回路は、負の温度特性をもつ静電容量素子を有する
請求項１〜４のいずれか一項に記載の電力変換装置。
【請求項１０】
前記静電容量素子は、前記整流回路又は前記変圧器の少なくとも何れか一方に近接して配置されている
請求項９記載の電力変換装置。
【請求項１１】
前記スナバ回路は、トランジスタを有し、
前記トランジスタの制御端子に流れる電流と前記出力電流との関係が反比例である
請求項１〜４のいずれか一項に記載の電力変換装置。
【請求項１２】
前記出力電流を検出するセンサと、
前記スナバ回路を制御するコントローラとを備え、
前記スナバ回路は、前記抑制レベルを切り換えるスイッチを有し、
前記コントローラは、前記センサにより検出された検出電流に応じて、前記スイッチのオン、オフを切り換える
請求項１〜４のいずれか一項に記載の電力変換装置。
【請求項１３】
前記出力電流を検出するセンサと、
前記スナバ回路を制御するコントローラとを備え、
前記スナバ回路は、前記抑制レベルの異なる複数の保護回路を有し、
前記コントローラは、前記センサにより検出された検出電流に応じて、前記保護回路の導通及び非導通を切り換える
請求項１〜４のいずれか一項に記載の電力変換装置。
【請求項１４】
前記スナバ回路は、スイッチ、抵抗及びコンデンサの少なくともいずれか１つの回路素子を有する
請求項１２又は１３記載の電力変換装置。
【請求項１５】
前記スナバ回路を制御するコントローラを備え、
前記コントローラは、前記出力電流の値に応じて、前記スナバ回路の導通と非導通とを切り換える
請求項１〜４のいずれか一項に記載の電力変換装置。
【請求項１６】
前記整流回路は、ショットキーバリアダイオードを有する
請求項１〜１５のいずれか一項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関するものである。
【背景技術】
【０００２】
従来より、インバータと、整流回路と、整流回路に接続される平滑回路と、スナバ回路とを備えた電力変換装置において、スナバ回路は、スナバコンデンサと第１ダイオードとが直列に接続された第１直列回路と、第２のダイオードとトランジスタとが直列に接続された第２直列回路とを具備し、第１直列回路を整流回路の出力端に接続し、第２直列回路の一端を第１直列回路のスナバコンデンサと第１のダイオードの直列接続点に接続し、その他端を平滑回路の平滑インダクタと平滑コンデンサの直列接続点に接続し、第２直列回路のトランジスタのベース端子にツェナーダイオードを接続して、第２直列回路の第２のダイオードとトランジスタの直列接続点の電位を所定値に制御するものが知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２４４５５９号公報
【特許文献２】特開２０１３−１１６０２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、インバータのスイッチング素子の損失が大きく、効率がよくないという問題があった。【０００５】
本発明が解決しようとする課題は、インバータ回路のスイッチング素子のスイッチング損失を抑制し、効率を高めた電力変換装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明は、スイッチング素子を有するインバータ回路と、インバータ回路に接続される変圧器と、変圧器からの出力される電力を整流する整流回路と、整流回路に流れる電流の振動を抑制するスナバ回路とを備え、スナバ回路の特性を、電力変換装置の出力電流が低くなると、振動電流の抑制レベルがより高くなるようにすることによって上記課題を解決する。
【発明の効果】
【０００７】
本発明によれば、スイッチング素子のスイッチング損失を抑制し、効率を高めることができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態に係る電力変換装置のブロック図である。
【図２】図２は、本実施形態に係る電力変換装置の回路図である。
【図３】図３は、図２に示す電力変換装置に回路における電流又は電圧特性を示すグラフである。
【図４】図４は、図２に示す電力変換装置に回路における電流又は電圧特性を示すグラフである。
【図５】図５は、図２に示す電力変換装置に回路における電流又は電圧特性を示すグラフである。
【図６】図６は、図２に示すフィルタインダクタと可変抵抗を一体化した構成部品の正面図である。
【図７Ａ】図７Ａは、本実施形態の変形例に係る電力変換装置の２次側の回路の回路図である。
【図７Ｂ】図７Ｂは、本実施形態の変形例に係る電力変換装置の２次側の回路の回路図である。
【図７Ｃ】図７Ｃは、本実施形態の変形例に係る電力変換装置の２次側の回路の回路図である。
【図７Ｄ】図７Ｄは、本実施形態の変形例に係る電力変換装置の２次側の回路の回路図である。
【図８】図８は、本発明の他の実施形態に係る電力変換装置の２次側の回路の回路図である。
【図９】図９は、本発明の他の実施形態に係る電力変換装置のブロック図である。
【図１０Ａ】図１０Ａは、図９に示すスナバ回路の回路図である。
【図１０Ｂ】図１０Ｂは、本実施形態の変形例に係る電力変換装置のスナバ回路の回路図である。
【図１０Ｃ】図１０Ｃは、本実施形態の変形例に係る電力変換装置のスナバ回路の回路図である。
【図１０Ｄ】図１０Ｄは、本実施形態の変形例に係る電力変換装置のスナバ回路の回路図である。
【図１１】図１１は、本実施形態の変形例に係る電力変換装置のスナバ回路の回路図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を図面に基づいて説明する。  
【００１０】
《第１実施形態》
図１は、本実施形態に係る電力変換装置のブロック図である。本実施形態に係る電力変換装置は絶縁型のＤＣ−ＤＣコンバータである。図１に示すように、電力変換装置は、インバータ回路１０、変圧器２０、整流器３０、フィルタ回路４０、スナバ回路５０、及びコントローラ１００を備えている。
【００１１】
インバータ回路１０は、入力端子より入力される直流電力を交流電力に変換する。変圧器２０は、絶縁を確保するためのトランスであり、電圧を昇圧又は降圧する。変圧器２０は、インバータ回路１０の出力に接続されている。変圧器２０の１次側にはインバータ回路１０が接続され、変圧器２０の２次側には、整流器３０、フィルタ回路４０及びスナバ回路５０が接続されている。
【００１２】
整流器３０は、変圧器２０の２次側から入力される電力を整流し、フィルタ回路４０に出力する。整流器３０は、変圧器２０から入力される交流電力を直流電力に変換する。フィルタ回路４０は、整流器３０から出力される電力の振動を抑制する。
【００１３】
スナバ回路５０は、電力変換装置の回路内で発生する振動電流を抑制する。スナバ回路５０は、整流器３０及びフィルタ回路４０の少なくとも何れか一方の回路に接続されている。例えば、整流器３０で整流された電流が短時間で急峻に変化する場合に、フィルタ回路４０の入力端にはサージ電圧が発生する。このサージ電圧を抑制するためには、スナバ回路５０が接続されている。
【００１４】
コントローラ１００は、インバータ回路１０に含まれるスイッチング素子のオン、オフを制御する。
【００１５】
本実施形態に係る電力変換装置の回路図の一例を、図２を用いて説明する。図２は、本実施形態に係る電力変換装置の回路図である。
【００１６】
インバータ回路１０は、スイッチング素子Ｓ１〜Ｓ４、還流ダイオードＤ１〜Ｄ４、コンデンサ１１〜１４、及び平滑コンデンサ１５を有している。スイッチング素子Ｓ１〜Ｓ４はＭＯＳＦＥＴである。なお、スイッチング素子Ｓ１〜Ｓ４はＩＧＢＴ等のトランジスタでもよい。スイッチング素子Ｓ１〜Ｓ４はフルブリッジ回路になるよう接続されている。スイッチング素子Ｓ１とスイッチング素子Ｓ２が直列に接続され、スイッチング素子Ｓ３とスイッチング素子Ｓ４が直列に接続されている。スイッチング素子Ｓ１とスイッチング素子Ｓ２との接続点が変圧器２０の１次側コイル２１の一端に接続され、スイッチング素子Ｓ３とスイッチング素子Ｓ４との接続点が変圧器２０の１次側コイル２１の他端に接続されている。スイッチング素子Ｓ１〜Ｓ４には、還流ダイオードＤ１〜Ｄ４及びコンデンサ１１〜１４がそれぞれ接続されている。還流ダイオードＤ１〜Ｄｄの導通方向が、スイッチング素子Ｓ１〜Ｓ４の電流の導通方向（順方向）と逆向きになるように、還流ダイオードＤ１〜Ｄ４はスイッチング素子Ｓ１〜Ｓ４に対して並列に接続されている。なお、還流ダイオードＤ１〜Ｄ４はスイッチング素子Ｓ１〜Ｓ４の寄生ダイオードでもよく、コンデンサ１１〜１４はスイッチング素子Ｓ１〜Ｓ４の寄生容量としてもよい。インバータ回路１０の入力端子間には、平滑コンデンサ１５が接続されている。
【００１７】
変圧器２０は、１次側コイル２１及び２次側コイル２２а、２２ｂを有している。１次側コイル２１は、インバータ回路１０の出力に接続されている。変圧器２０の２次側はセンタータップ型になっており、２次側コイル２２аと２次側コイル２２ｂの接続点には配線が接続されている。１次側コイル２１と２次側コイル２２а、２２ｂとの間は絶縁されている。変圧器２０は、１次側コイル２１と２次側コイル２２а、２２ｂとの巻線比（Ｎｐ／Ｎｓ）で電圧を昇圧又は降圧する。
【００１８】
整流器３０は、ダイオードＤ３１及びダイオードＤ３２を有している。ダイオードＤ３１のアノード端子は２次側コイル２２аに接続されており、ダイオードＤ３１のカソード端子はフィルタインダクタ４１に接続されている。ダイオードＤ３２のアノード端子は２次側コイル２２ｂに接続されており、ダイオードＤ３２のカソード端子は、ダイオードＤ３１のカソード端子とフィルタインダクタ４１とを接続する接続点に接続されている。
【００１９】
フィルタ回路４０は、ＬＣフィルタであり、フィルタインダクタ４１及びフィルタコンデンサ４２を有している。フィルタインダクタ４１は正側の電源ラインに接続されている。フィルタコンデンサ４２は、フィルタ回路４０の出力側に接続され、正側の電源ラインと負側の電源ラインとの間に接続されている。負側の電源ラインは、２次側コイル２２аと２次側コイル２２ｂとの接続点に接続されている。なお、整流器３０及びフィルタ回路４０が、２次側の整流回路に相当する。
【００２０】
スナバ回路５０は、コンデンサ５１と可変抵抗５２を備えている。コンデンサ５１と可変抵抗５２は直列に接続されており、コンデンサ５１と可変抵抗５２との直列回路がフィルタインダクタ４１に対して並列に接続されている。
【００２１】
次に、本実施形態に電力変換装置の回路動作を説明する。
【００２２】
コントローラ１００がスイッチング素子Ｓ１〜Ｓ４のオン、オフを制御することで、２つのハーフブリッジは方形波電圧を出力する。コントローラ１００は、方形波電圧のデューティ比が５０％になるように、スイッチング素子Ｓ１〜Ｓ４を制御する。２つの方形波電圧の位相がシフトすることで、交流電流が変圧器２０の１次側コイル２１に流れる。交流電圧が変圧器２０に印加され、変圧器２０の２次側に電力が伝わる。
【００２３】
本実施形態では、スイッチング素子Ｓ１〜Ｓ４のスイッチング動作がソフトスイッチングとなるために、部分共振が、電力変換装置の１次側の回路で発生するような回路構成を備えている。部分共振は、スイッチング素子Ｓ１〜Ｓ４のドレイン−ソース間の容量と、変圧器の漏れインダクタンス（Ｌｒｅｃ）とのＬＣ回路で発生させている。部分共振がスイッチング素子Ｓ１〜Ｓ４のデッドタイム期間中に発生することで、スイッチング素子Ｓ１〜Ｓ４はセロベクトルスイッチング（ＺＶＳ：Zero Voltage Switching）でターンオンするために、スイッチング素子Ｓ１〜Ｓ４のスイッチング動作はソフトスイッチングとなる。
【００２４】
またスイッチング素子Ｓ１〜Ｓ４のターンオフ時には、スイッチング素子Ｓ１〜Ｓ４のドレイン−ソース間容量（以下ＤＳ容量とも称す）が充電されるため、ドレイン−ソース間の電圧上昇が遅れる。これにより、ターンオフ時における電圧と電流との重なり期間を短くし、ソフトスイッチングを実現できる。
【００２５】
ターンオン時にソフトスイッチングを実現するためには、スイッチング素子Ｓ１〜Ｓ４のＤＳ容量の放電がデッドタイム期間中に終なければならない。デッド期間中に、ＤＳ容量の放電が終わる場合には、スイッチング素子Ｓ１〜Ｓ４をターンオンさせたとしても、ＤＳ容量の放電電流がターンオンするスイッチング素子Ｓ１〜Ｓ４に流れることは無いため、ターンオフ時における電圧と電流との重なり期間は短くなり、ソフトスイッチングを実現できる。一方、デッドタイム期間中に、ＤＳ容量の放電が終わっていない状態で、スイッチング素子Ｓ１〜Ｓ４のターンオンした場合には、ＤＳ容量の放電電流が、ターンオンしたスイッチング素子に流れてしまうため、ハードスイッチングになってしまい、スイッチング損失が大きくなる。
【００２６】
デットタイム期間中に、ＤＳ容量の放電を行うためには、放電を促す程度の電流が変圧器２０の１次側に流れなければならない。つまり、デットタイム期間中、変圧器２０の１次側電流が低い場合には、ＤＳ容量の放電電流が小さくなるため、ＤＳ容量の放電がデッドタイム期間中に終わらないことになる。また、デッドタイム期間中に、変圧器２０の１次側電流の向きが変化した場合には、順方向電流が、オフ状態のスイッチング素子Ｓ１〜Ｓ４に接続された還流ダイオードＤ１〜Ｄ４に流れ、ターンオンしようとしているスイッチング素子Ｓ１〜Ｓ４のＤＳ容量が充電される。そのため、スイッチング素子Ｓ１〜Ｓ４のターンオン動作はハードスイッングとなり、インバータ回路１０の出力電圧が不安定になる。
【００２７】
次に、変圧器２０に流れる電流と、電力変換装置の出力電流との関係を説明する。図３は、１次側巻線２１の入力電圧（ＶＬ、ＶＲ）の特性、変圧器２０の１次側電流（ＩＴＲ）の特性、整流器３０のダイオードＤ３１、Ｄ３２に流れる電流（ＩＤ１、ＩＤ２）の特性、フィルタインダクタ４１の電流（ＩＬ）特性、及びフィルタインダクタ４１の電圧（Ｖｒｅｃ）特性を示すグラフである。入力電圧（ＶＬ）は、インバータ回路１０の２つのハーフブリッジのうち一方の出力電圧に相当し、入力電圧（ＶＲ）は、他方の出力電圧に相当する。
【００２８】
図３に示すように、時刻ｔ１で、インバータ回路１０のハーフブリッジの出力電圧（ＶＬ）が立ち上がると、変圧器２０の１次側電流（ＩＴＲ）は、正の傾きで増加する。このとき、１次側電流（ＩＴＲ）は、入力電圧（Ｖｉｎ）と漏れインダクタンス（Ｌｓ）との関係により、下記式（１）で表される。
【００２９】
【数１】
2018189773.tif 000003
【００３０】
１次側電流（ＩＴＲ）が、式（１）の傾きで変化している間に、整流器３０のダイオードＤ３１に流れる電流（ＩＤ１）は増加しつつ、ダイオードＤ３２に流れる電流（ＩＤ２）減少する。すなわち、整流器３０の２次側の電流は還流している。
【００３１】
そして、時刻ｔ２で、変圧器の２次側の電流（ＩＤ１）が、変圧器の１次側電流（ＩＴＲ）に巻線比（Ｎｐ／Ｎｓ）を乗じた電流値が一致する。時刻ｔ２で、１次側電流（ＩＴＲ）の傾きは、時刻ｔ１からｔ２までの間の傾き（式（１）で示される傾き）よりも緩やかになり、下記式（２）で表される。
【００３２】
【数２】
2018189773.tif 000004
【００３３】
時刻ｔ２における１次電流（ＩＴＲ）の変化に伴い、フィルタインダクタ４１に流れる電流（ＩＬ）が急峻に変化するため、サージ電圧（Ｖｒｅｃ）が整流器３０の出力で発生し易くなる。図３において、フィルタインダクタ４１の電流（ＩＬ）が急峻に変化するポイントは、点線で囲う円で表され、サージ電圧は点線の部分で発生し易い。
【００３４】
１次電流（ＩＴＲ）は、時刻ｔ２以降、一定の傾きで緩やかに増加し、時刻ｔ３以降、一定の傾きで緩やかに減少する。時刻ｔ３は、インバータ回路１０のハーフブリッジの出力電圧（ＶＲ）が立ち上がるタイミングである。そして、インバータ回路１０のハーフブリッジの出力電圧（ＶＬ）が立ち下がるタイミング（時刻ｔ４）で、１次電流（ＩＴＲ）は大きく減少する。
【００３５】
フィルタインダクタ４１の出力電流（ＩＬ）は、時刻ｔ２以降、一定の傾きで緩やかに増加し、時刻ｔ３以降、一定の傾きで緩やかに減少する。そして、出力電流（ＩＬ）は、時刻ｔ５で再び緩やかに増加する。変圧器の２次側の電流（ＩＤ２）が、変圧器の１次側電流（ＩＴＲ）に巻線比（Ｎｐ／Ｎｓ）を乗じた電流値が一致するタイミングが時刻ｔ５である。
【００３６】
すなわち、時刻ｔ２から時刻ｔ４までの間に、電力が電力変換装置の入力から出力に伝わっており、１次側電流（ＩＴＲ）と出力電流（ＩＬ）は緩やかに変化する。そして、時刻ｔ２から時刻ｔ４までの間では、出力電流（ＩＬ）の絶対値は、１次側電流（ＩＴＲ）の絶対値に巻線比（Ｎｐ／Ｎｓ）を乗じた値となる。また、電力変換装置の出力電流（Ｉｏｕｔ）は、フィルタインダクタ４１の電流（ＩＬ）を平均化した値なるため、出力電流（Ｉｏｕｔ）の平均は、電流（ＩＬ）の平均と一致する。
【００３７】
次に、電力変換装置の出力電流（Ｉｏｕｔ）が図３に示した時の出力電流（Ｉｏｕｔ）よりも低い時の特性について、図４を用いて説明する。図４は、図３に示す電圧電流特性と同様に、図４の上から順に、入力電圧特性（ＶＬ、ＶＲ）、１次側電流特性（ＩＴＲ）、ダイオードＤ３１、Ｄ３２の電流特性（ＩＤ１、ＩＤ２）、フィルタインダクタ４１の電流特性（ＩＬ）、及びフィルタインダクタ４１の電圧特性（Ｖｒｅｃ）を示す。図４は、電力変換装置の出力電流が図３に示した時の出力電流（Ｉｏｕｔ）よりも低い時の特性を示す。
【００３８】
インバータ回路１０のハーフブリッジの出力電圧（ＶＬ、ＶＲ）の立ち上がり及び立下りのタイミングは、図３と同様である。出力電流（Ｉｏｕｔ）が低い場合には、フィルタインダクタ４１の電流（ＩＬ）は低くなる、１次側電流（ＩＴＲ）は、フィルタインダクタ４１の電流（ＩＬ）と線形の関係にあるため、１次側電流（ＩＴＲ）も低くなる。
【００３９】
時刻ｔ１から時刻ｔ２までの間は、デットタイム期間（ｔｄ）となる。すなわち、出力電流（Ｉｏｕｔ）が低い場合には、デットタイム期間（ｔｄ）において、１次側電流（ＩＴＲ）が低くなる。そして、デットタイム期間（ｔｄ）に、１次側電流（ＩＴＲ）が、スイッチング素子Ｓ１〜Ｓ４のＤＳ容量を放電できない程度まで低くなる場合には、スイッチング素子Ｓ１〜Ｓ４のスイッチング動作がハードスイッチングになってしまう。
【００４０】
また、デットタイム期間（ｔｄ）の終点のタイミング（ｔ２、ｔ４等）では、サージ電圧が発生し易い。サージ電圧が、電力変換装置の２次側の回路で発生した場合には、整流器３０に含まれるダイオードＤ３１、Ｄ３２の接合容量の充放電によって、振動電流が発生する。２次側の振動電流は、変圧器２０を介して、変圧器２０の１次側の漏れインインダクタ（Ｌｓ）により共振する。すなわち、２次側の振動電流により１次側の電流が振動する。
【００４１】
デッドタイム期間中において、１次側の振動電流による影響を、図５を用いて説明する。図５は、１次側巻線２１の入力電圧（ＶＬ）の特性、スイッチング素子Ｓ１、Ｓ２のスイッチング動作特性（スイッチング素子Ｓ１、Ｓ２の駆動信号のと構成）、及び変圧器２０の１次側電流（ＩＴＲ＿а、ＩＴＲ＿ｂ）の特性を示す。スイッチング動作特性のハイレベルはオン状態を示し、ローレベルはオフ状態を示す。１次側電流（ＩＴＲ＿а）は、スナバ回路５０による振動抑制レベルが高い時の電流を示し、１次側電流（ＩＴＲ＿ｂ）は、スナバ回路５０の振動抑制レベルが低い時の電流を示す。
【００４２】
時刻ｔ１で、スイッチング素子Ｓ２がターンオフした時に、変圧器２０の１次側電流（ＩＴＲ＿а、ＩＴＲ＿ｂ）は負方向に流れている。変圧器２０の１次側に負電流が流れている場合には、ＤＳ容量の放電が行われる。スナバ回路５０の振動抑制レベルが高い場合には、２次側の電流振動が抑制されるため、１次側の電流は振動せず、時刻ｔ１から時刻ｔ２までの間で、１次側電流（ＩＴＲ＿а）の電流の向きは負方向のままで変わらない。デッドタイム期間中、変圧器２０の１次側には、負方向の電流が継続して流れるため、デットタイム期間中にＤＳ容量の放電が行われる。そして、デットタイム期間の終了時に、スイッチング素子Ｓ１のターンオン動作はソフトスイッチングになる。
【００４３】
一方、スナバ回路５０の振動抑制レベルが低い場合には、２次側の電流振動が抑制されないため、２次側の電流振動が１次側でも発生する。１次側電流（ＩＴＲ＿а）が低い状態で、１次側の電流が振動すると、時刻ｔ１から時刻ｔ２までの間に、１次側電流（ＩＴＲ＿ｂ）の電流の向きは、負方向から正方向に変化する。上側のスイッチング素子Ｓ１がターンオンになる前に、１次側電流（ＩＴＲ＿ｂ）が正になると、順方向電流が、下側のスイッチング素子Ｓ２の還流ダイオードＤ２に流れる。上側スイッチング素子Ｓ１のターンオンになる時（時刻ｔ２）に、本来であれば、入力電圧（Ｖｉｎ）に相当する電圧が、変圧器２０の１次側巻線２１に入力される。しかしながら、還流ダイオードＤ２が導通しているため、１次側巻線２１に印加される電圧は基準電圧（入力電圧の負側の電位）となり、インバータ回路１０の出力電圧は不安定な状態となる。さらに、デッドタイム期間中に、１次側電流（ＩＴＲ＿ｂ）の向きが負から正に変わることで、上側のスイッチング素子Ｓ１のＤＳ容量が充電される。そのため、スイッチング素子Ｓ１のスイッチング動作がハードスイッチングになり、スイッチング損失が大きくなる。
【００４４】
すなわち、デッドタイム期間中に振動電流を抑制するためには、スナバ回路５０の振動抑制レベルは高い方がよい。しかしながら、スナバ回路の５０の振動レベルを高くすると、スナバ回路の損失が増大する。特に、出力電流（Ｉｏｕｔ）が高い場合には、デットタイム期間の１次側電流（ＩＴＲ）は、スイッチング素子Ｓ１〜Ｓ４のＤＳ容量を放電するために十分に高く、１次側電流（ＩＴＲ）の向きが、２次側の振動電流の発生により影響を受けることも少ない。すなわち、スナバ回路５０のよる振動抑制レベルの特性（以下、振動抑制特性とも称す）は、出力電流（Ｉｏｕｔ）が低くなると、振動抑制レベルがより高くなればよい。これにより、出力電流（Ｉｏｕｔ）が高いときには、振動抑制レベルが小さくなり、スナバ回路５０の損失を抑制できる。また、出力電流（Ｉｏｕｔ）が低いときには、振動抑制レベルが高くなり、２次側振動電流を抑制しつつ、スイッチング素子Ｓ１〜Ｓ４のソフトスイッチング動作を実現できる。
【００４５】
本実施形態では、スナバ回路５０の特性が上記の振動抑制特性となるために、スナバ回路５０が以下に説明する構造で構成されている。図６は、フィルタインダクタ４１と可変抵抗５２を一体化した構成部品の正面図である。
【００４６】
フィルタインダクタ４１は、磁性体コア４１１とインダクタコイル４１２を有している。磁性体コア４１１は、インダクタコイル４１２と可変抵抗５２を覆う磁性体である。インダクタコイル４１２は、一対のコイルである。インダクタコイル４１２に流れる電流は、フィルタインダクタ４１の電流であり、電力変換装置の出力電流（Ｉｏｕｔ）に相当する。
【００４７】
可変抵抗５２は、ＭＲ素子又はＧＭＲ素子等の磁気抵抗素子である。可変抵抗５２は磁性体コア４１１のギャップに設けられている。整流回路３１の出力電流がインダクタコイル４１２に流れると、インダクタコイル４１２は磁界を発生し、磁性体コア４１１において磁気回路を形成する。可変抵抗５２は、磁気回路内に配置されている。インダクタコイル４１２で発生する磁界は、フィルタインダクタ４１の電流に比例する。また、可変抵抗５２は、磁界に対して正の特性をもっており、磁界強度が高いほど、可変抵抗５２の抵抗値は大きくなる。スナバ回路５０は、フィルタインダクタ４１と並列に接続されており、フィルタインダクタ４１の電流が高くなるほど、スナバ回路５０の抵抗値が高くなる。スナバ回路５０の抵抗値が高いほど、スナバ回路５０による振動電流の抑制レベルは低くなる。
【００４８】
フィルタインダクタ４１の電流が小さくなるほど、スナバ回路５０の抵抗値は低くなるため、スナバ回路５０による抑制レベルは高くなる。一方、フィルタインダクタ４１の電流が高くなるほど、スナバ回路５０の抵抗値は高くなり、スナバ回路５０による振動電流の抑制レベルは低くなる。すなわち、フィルタインダクタで発生する磁界強度が出力電流と相関性をもつパラメータとなり、スナバ回路５０による振動電流の抑制レベルは、パラメータに応じて変化する。なお、スナバ回路５０による振動抑制レベルが低下することで、サージ電圧が高くなるが、サージ電圧のピーク値は基準値以下に抑制されている。基準値は、電力変換装置に含まれる回路素子の定格電圧等により決まる電圧の上限値であり、予め設定される。
【００４９】
１次側の電流が低い場合には、電力変換装置の出力電流（Ｉｏｕｔ）及びフィルタインダクタ４１の電流が低くなり、スナバ回路５０による振動の抑制レベルが高くなる。そのため、２次側の振動電流が抑制されるため、デットタイム期間中に１次側の電流の向きは変わらず、負方向で維持される。これにより、電力変換装置の出力電流（Ｉｏｕｔ）が低い場合に、スイッチング素子Ｓ１〜Ｓ４のソフトスイッチングを実現できる。電力変換装置の出力電流（Ｉｏｕｔ）の大きさに対して、ソフトスイッチングを可能とする電流範囲が広がる。
【００５０】
また、１次側の電流が高い場合には、電力変換装置の出力電流（Ｉｏｕｔ）及びフィルタインダクタ４１の電流が高くなり、スナバ回路５０の損失が低減される。
【００５１】
上記のように、本実施形態に係る電力変換装置は、インバータ回路１０、変圧器２０、整流器３０、及びスナバ回路５０を備えている。スナバ回路５０は、電力変換装置の出力電流が低くなると、スナバ回路５０による振動電流の抑制レベルがより高くなる特性を有している。これにより、スイッチング素子のスイッチング損失を抑制し、効率を高めることができる。
【００５２】
また本実施形態において、スイッチング素子Ｓ１〜Ｓ４は、ＬＣ共振を利用したソフトスイッチングで動作する。これにより、スイッチング損失が抑制され、効率を向上できる。
【００５３】
また本実施形態において、スナバ回路５０による振動電流の抑制レベルは、電力変換装置の出力電流と相関性をもつパラメータに応じて変化する。これにより、振動電流の抑制レベルが受動的に変化するため、単純な構成で振動抑制特性を実現できる。
【００５４】
また本実施形態において、可変抵抗５２は磁気抵抗素子で構成されており、磁気抵抗素子は、フィルタインダクタ４１で発生する磁気回路内に配置されている。これにより、スナバ回路５０の抵抗が受動的に変化するため、単純な構成で振動抑制特性を実現できる。
【００５５】
また本実施形態において、フィルタインダクタ４１は、磁性体コア４１１のギャップに配置されている。これにより、単純な構成で振動抑制特性を実現できる。
【００５６】
また本実施形態において、ダイオードＤ３１、Ｄ３２は、逆回復動作で動作しないデバイスにより構成されている。これにより、電力変換装置の出力電流が高い場合に、サージ電圧が抑制されることで、スナバ回路による振動電流の抑制レベルをより低くすることができる。その結果として、スナバ回路の損失を低減できる。
【００５７】
なお、本実施形態の変形例として、スナバ回路５０が振動抑制特性をもつために、スナバ回路５０に含まれる可変抵抗５２は、正の温度特性をもつ抵抗としてもよい。正の温度特性をもつ抵抗は、例えばＰＴＣ抵抗である。電流がスナバ回路５０に流れると、可変抵抗５２の温度は、自己発熱により上昇する。可変抵抗５２の温度が上昇すると可変抵抗５２の抵抗が高くなるため、スナバ回路５０による振動電流の抑制効果が低減し、スナバ回路５０の損失が抑制される。これにより、単純な構成で振動抑制特性を実現できる。
【００５８】
また、可変抵抗５２を、正の温度特性をもつ抵抗とした場合に、可変抵抗５２は、変圧器２０又は整流器３０の近接に配置されてもよい。電力変換装置に電流が流れると、変圧器２０又は整流器３０に含まれる素子が熱を発生する。可変抵抗５２は、変圧器２０又は整流器３０の近接に配置されることで、可変抵抗５２は、熱源となる素子と熱交換可能な状態となる。これにより、単純な構成で振動抑制特性を実現できる。
【００５９】
また、本実施形態の変形例として、スナバ回路５０が振動抑制特性をもつために、スナバ回路５０に含まれるコンデンサ５１は、負の温度特性をもつコンデンサであってもよい。電流がスナバ回路５０に流れ、コンデンサ５１の温度が上昇すると、コンデンサ５１の静電容量が低下するため、スナバ回路５０による振動電流の抑制効果が低減し、スナバ回路５０の損失が抑制される。これにより、スナバ回路５０が振動抑制特性をもつように構成できる。
【００６０】
また、コンデンサ５１を、負の温度特性をもつコンデンサとした場合に、コンデンサ５１は、変圧器２０又は整流器３０の近接に配置されてもよい。電力変換装置に電流が流れると、変圧器２０又は整流器３０に含まれる素子が熱を発生する。コンデンサ５１は、変圧器２０又は整流器３０の近接に配置されることで、コンデンサ５１は、熱源となる素子と熱交換可能な状態となる。これにより、単純な構成で振動抑制特性を実現できる。
【００６１】
なお、変形例に係るコンデンサ５１又は可変抵抗５２は、温度依存性をもつフィルタインダクタ４１、磁性体コア４１１、ダイオードＤ３１、Ｄ３２に隣接するように配置されてもよい。これにより、コンデンサ５１の静電容量又は可変抵抗５２の抵抗値は、温度に対して変化しやすくなる。
【００６２】
なお、スナバ回路５０は、図２に示すようにフィルタインダクタ４１に並列に接続する必要はなく、図７Ａ又は図７Ｂに示すようにフィルタインダクタ４１と出力電圧の基準電位との間に接続されてもよい。出力電圧の基準電位は、電力変換装置の出力電圧の負側の電位に相当する。
【００６３】
図７Ａ及び図７Ｂは、変形例に係る電力変換装置の２次側の回路図である。整流器３０及びフィルタ回路４０の構成は、上記構成と同様である。図７Ａに示すように、スナバ回路５０は、コンデンサ５１、ダイオード５３、及び抵抗５４を有している。コンデンサ５１はダイオード５３のカソードに接続されており、コンデンサ５１とダイオード５３の直列回路は、フィルタ回路４０の一対の電源ラインの間に接続されている。抵抗５４の一端は、コンデンサ５１とダイオード５３とを接続する接続点に接続されており、抵抗５４の他端は、フィルタインダクタ４１とフィルタコンデンサ４２とを接続する接続点に接続されている。
【００６４】
図７Ｂに示すように、スナバ回路５０は、コンデンサ５１及び抵抗５４を有している。コンデンサ５１と抵抗５４の直列回路は、フィルタ回路４０の一対の電源ラインの間に接続されている。
【００６５】
なお、整流器３０は、図７Ｃ及び図７Ｄに示すように、フルブリッジ整流回路でもよい。図７Ｃ及び図７Ｄは、変形例に係る電力変換装置の２次側の回路図である。フィルタ回路４０の構成は、上記と同様である。図７Ｃに示すように、変圧器２０の２次側のコイルは、単一のコイルで構成されている。整流器３０は、ダイオードＤ３１〜Ｄ３４のフルブリッジ回路で構成されている。スナバ回路５０は、ダイオードＤ３１〜Ｄ３４にそれぞれ並列に接続されている。スナバ回路５０はコンデンサ５１と抵抗５４を有し、コンデンサ５１と抵抗５４は直列に接続されている。
【００６６】
図７Ｄに示すように、変圧器２０の２次側のコイルは、単一のコイルで構成されている。整流器３０は、ダイオードＤ３１〜Ｄ３４のフルブリッジ回路で構成されている。スナバ回路５０は、図７Ａに示すスナバ回路５０と同様の構成である。フィルタ回路４０とスナバ回路５０との接続形態は、図７Ａに示す接続形態と同様である。
【００６７】
なお、整流器３０に含まれる整流素子は、ダイオードＤ３１〜Ｄ３４に限らず、ダイオードと、ＭＯＳＦＥＴ等のトランジスタとを並列に接続した回路構成でもよい。トランジスタを用いる場合には、整流回路は、各トランジスタのオン、オフ動作を同期させた同期整流回路とすればよい。
【００６８】
整流器３０に含まれるダイオードＤ３１、Ｄ３２は、ショットキーバリアダイオードなど、逆回復動作を伴わないデバイスでもよい。サージ電圧がダイオードＤ３１、Ｄ３２の接合容量の充放電により発生し、振動電流がサージ電圧によって電力変換装置の２次側回路で発生する。ダイオードＤ３１、Ｄ３２が逆回復動作を伴わないデバイスである場合には、振動電流は、ダイオードＤ３１、Ｄ３２に流れる電流値に依存せず、ダイオードＤ３１、Ｄ３２への印加電圧に依存する。そのため、２次側の電流が増加した場合に、サージ電圧を抑制できる。これにより、高電流領域における振動抑制レベルが抑制され、スナバ回路５０の損失を低減し、効率が向上する。
【００６９】
《第２実施形態》
本発明の他の実施形態に係る電力変換装置を説明する。本実施形態では、スナバ回路５０による振動電流の抑制レベルが、電力変換装置の出力電流の大きさに応じて複数のレベルに設定されている。本実施形態に係る電力変換装置は、第１実施形態に対して、スナバ回路５０の構成が異なっており、他の構成については、第１実施形態の記載を適宜、援用する。
【００７０】
図８は、電力変換装置の２次側の回路図である。スナバ回路５０は、コンデンサ５１、抵抗５４ａ、５４ｂ、及びトランジスタ５５を有している。コンデンサ５１、トランジスタ５５及び抵抗５４ａは直列に接続されており、コンデンサ５１、トランジスタ５５及び抵抗５４ａの直列回路は、フィルタインダクタ４１に対して並列に接続されている。トランジスタ５５の制御端子（ベース端子又はゲート端子）は、抵抗５４ｂを介して、フィルタ回路４０の正側の電源ラインに接続されている。整流器３０からフィルタ回路４０に入力される電流は、フィルタインダクタ４１と抵抗５４ｂとの接続点で分岐される。そのため、トランジスタ５５の制御端子に流れる制御電流（ベース電流又はゲート電流）は、電力変換装置の出力電流（Ｉｏｕｔ）に対して反比例した電流となる。トランジスタのコレクタエミッタ間は可変抵抗として機能する。すなわち、電力変換装置の出力電流（Ｉｏｕｔ）が低くなると、トランジスタ５５の制御電流は高くなり、トランジスタ５５の抵抗が小さくなる。そのため、スナバ回路５０の抵抗値が小さくなると、スナバ回路５０による振動電流の抑制レベルは高くなる。これにより、スナバ回路５０の特性が振動抑制特性をもつように、スナバ回路５０を構成することができる。
【００７１】
また、トランジスタ５５のコレクタエミッタ間又はドレインソース間の抵抗が、制御電流に対して多段階で変化するように、トランジスタ５５を構成することで、スナバ回路５０による振動電流の抑制レベルが複数のレベルとなり、複数の抑制レベルは電力変換装置の出力電流の大きさに応じて変化する。これにより、ソフトスイッチングで動作可能な、出力電流（Ｉｏｕｔ）の範囲を拡大しつつ、スナバ回路５０の損失を低減できる。
【００７２】
上記のように、本実施形態では、スナバ回路５０による振動電流の抑制レベルが出力電流（Ｉｏｕｔ）の大きさに応じて複数のレベルに設定されている。これにより、出力電流（Ｉｏｕｔ）に対して相関性をもたせつつ、抑制レベルを多段階で変化させることができるため、効率が向上する。
【００７３】
また本実施規定において、スナバ回路５０はトランジスタ５５を有し、トランジスタの制御端子の電流と電力変換装置の出力電流（Ｉｏｕｔ）との関係が反比例になっている。これにより、単純な構成で振動抑制特性を実現できる。
【００７４】
なお、トランジスタ５５は両方向に通電可能なスイッチング素子としてもよい。またトランジスタ５５は、ノーマリオンのスイッチング素子とし、出力電流（Ｉｏｕｔ）が高いほど、トランジスタ５５のゲートの負バイアス電圧が増加するように、電力変換装置の２次側の回路が構成されてもよい。これにより、スナバ回路５０の特性を振動抑制特性とすることができるため、スイッチング素子のスイッチング損失を抑制しつつ、効率を高めることができる。
【００７５】
《第３実施形態》
本発明の他の実施形態に係る電力変換装置を説明する。本実施形態では、スナバ回路５０がスイッチを有しており、スイッチのオン、オフを制御することで、振動抑制特性を実現している。本実施形態に係る電力変換装置は、第１実施形態に対して、スナバ回路５０の構成及びスナバ回路５０の制御が異なっており、他の構成については、第１実施形態又は第２実施形態の記載を適宜、援用する。
【００７６】
図９は、本実施形態に係る電力変換装置のブロック図である。電力変換装置は、インバータ回路１０等に加えて、電流センサ２００を備えている。電流センサ２００は、フィルタ回路４０の出力側に接続されており、電力変換装置の出力電流（Ｉｏｕｔ）を検出する。電流センサ２００は、検出電流をコントローラ１００に出力する。電流センサ２００には、ホール電流センサ等のセンサが使用される。コントローラ１００は、電流センサ２００から取得した検出電圧に応じて、スナバ回路５０に含まれるスイッチのオン、オフを切り替える。なお、電流センサ２０は、フィルタ回路４０の入力側に接続されてもよい。
【００７７】
スナバ回路５０は、少なくともスイッチ５６を有している。スイッチ５６は半導体スイッチである。スイッチ５６は、半導体スイッチに限らず、機械的な接点スイッチでもよい。スナバ回路５０の具体的な回路構成を、図１０Ａに示す。図１０Ａはスナバ回路５０の回路図である。スナバ回路５０は、コンデンサ５１、抵抗５４а、５４ｂ、及びスイッチ５６を有している。コンデンサ５１と抵抗５４аは直列に接続されている。抵抗５４ｂとスイッチ５６は直列に接続されている。抵抗５４ｂとスイッチ５６の直列回路は、抵抗５４аに対して並列に接続されている。
【００７８】
スイッチ５６がオン状態の場合に、スナバ回路５０の抵抗値は抵抗５４аと抵抗５４ｂとの合成抵抗の値となる。スイッチ５６がオフ状態の場合に、スナバ回路５０の抵抗値は抵抗５４аの抵抗値となる。スナバ回路５０の抵抗値がスイッチ５６のオン、オフに応じて変わることで、スナバ回路５０による振動電流の抑制レベルが変わる。すなわち、スイッチ５６は、スナバ回路５０の抑制レベルを切り換えるスイッチである。
【００７９】
コントローラ１００は、スイッチ５６のオン、オフを制御するための駆動電圧又は駆動電流をスナバ回路５０に出力する。駆動用の電源はスナバ回路５０に内蔵されている。コントローラ１００は、電流閾値をメモリに記憶している。電流閾値は、スイッチンのオン、オフの切替を判断するための閾値であって、予め設定されている。コントローラ１００は、電流閾値と電流センサ２００の検出電流とを比較し、比較結果に応じてスイッチ５６のオン、オフを切り替える。
【００８０】
なお、コントローラ１００は、インバータ回路１０の制御用と、スナバ回路５０の制御用に分けてもよい。また、スイッチ５６のオン、オフを切り替えるための制御信号が絶縁されるような構成でもよい。これにより、スナバ回路の振動抑制レベルを可変させるための閾値を調整することができる。
【００８１】
スナバ回路５０の抵抗値が、スイッチ５６のオンで低くなり、スイッチ５６のオフで高くなる場合には、コントローラ１００は以下のようにスイッチ５６を制御する。電流センサの検出電流（Ｉｏｕｔ）が電流閾値以上である場合には、コントローラ１００は、スイッチ５６をオフにして、スナバ回路５０の抵抗値をより高くする。スナバ回路５０の抑制レベルは低レベルになり、スナバ回路５０の損失が抑制される。一方、電流センサの検出電流（Ｉｏｕｔ）が電流閾値未満である場合には、コントローラ１００は、スイッチ５６をオンにして、スナバ回路５０の抵抗値をより低くする。スナバ回路５０の抑制レベルは高レベルになり、スナバ回路５０による振動抑制効果が高まるため、ソフトスイッチング動作を実現できる。
【００８２】
上記のように、本実施形態では、スナバ回路５０は、抑制レベルを切り換えるスイッチ５６を有し、コントローラ１００は、電流センサ２００の検出電流の大きさに応じてスイッチ５６のオン、オフを切り替える。これにより、出力電流（Ｉｏｕｔ）の大きさに応じて、振動抑制レベルを多段階で制御しつつ、振動抑制特性を得ることができる。
【００８３】
なお、スナバ回路５０は、図１０Ａに示す回路構成に限らず、他の回路構成でもよい。他の回路構成の例を、図１０Ｂ〜１０Ｄに示す。図１０Ｂ〜図１０Ｄは、変形例に係るスナバ回路５０の回路図である。
【００８４】
図１０Ｂに示すように、スナバ回路５０は、コンデンサ５１а、５１ｂ、抵抗５４、スイッチ５６を有している。コンデンサ５１аと抵抗５４が直列に接続され、コンデンサ５１ｂとスイッチ５６が直列に接続されている。コンデンサ５１ｂとスイッチ５６の直列回路は、コンデンサ５１ｂに並列に接続されている。スナバ回路５０の静電容量が、スイッチ５６のオン、オフにより切り替わることで、スナバ回路５０の抑制レベルを多段階で切り換えることができる。
【００８５】
図１０Ｃに示すように、スナバ回路５０は、コンデンサ５１а、５１ｂ、抵抗５４、スイッチ５６を有している。コンデンサ５１а、５１ｂ及び抵抗５４は直列に接続されている。スイッチ５６は、コンデンサ５１ｂに並列に接続されている。スナバ回路５０の静電容量が、スイッチ５６のオン、オフにより切り替わることで、スナバ回路５０の抑制レベルを多段階で切り換えることができる。
【００８６】
図１０Ｄに示すように、スナバ回路５０は、コンデンサ５１、抵抗５４а、５４ｂ、スイッチ５６を有している。コンデンサ５１、抵抗５４а及び抵抗５４ｂは直列に接続されている。スイッチ５６は、抵抗５４аに並列に接続されている。スナバ回路５０の抵抗値が、スイッチ５６のオン、オフにより切り替わることで、スナバ回路５０の抑制レベルを多段階で切り換えることができる。
【００８７】
なお、スナバ回路５０は、図１０Ａ〜図１０Ｄに示す回路を組み合わせた回路としてもよく、出力電流（Ｉｏｕｔ）の大きさに応じて、導通回路及び非導通回路を切り換えてもよい。
【００８８】
なお、本実施形態の変形例として、スナバ回路５０は、抑制レベルの異なる複数の保護回路を有してもよい。図１１は、変形例に係るスナバ回路５０の回路図である。図１１に示すように、スナバ回路５０は、スイッチ５６а、５６ｂ及び保護回路５７а〜５７ｃを有している。保護回路５７а〜５７ｃは、コンデンサ５１а〜５１ｃと抵抗５４а〜５４ｃとを直列した直列回路である。コンデンサ５１а〜５１ｃは互いに静電容量の異なるコンデンサである、抵抗５４а〜５４ｃ互いに抵抗値の異なる抵抗である。つまり、保護回路５７а〜５７ｃは、それぞれ独立したスナバ回路であり、互いに振動抑制レベルの異なる回路である。スイッチ５６аは保護回路５７аと保護回路５７ｂとの間に接続され、スイッチ５６ｂは保護回路５７ｂと保護回路５７ｃとの間に接続されている。
【００８９】
コントローラ１００は、電流センサ２００により検出された検出電流の大きさに応じて、スイッチ５６、５６ｂのオン、オフにより切り替わることで、保護回路５７а〜５７ｃの導通、非導通を切り換える。これにより、スナバ回路５０の抑制レベルを多段階で切り換えることができる。
【００９０】
なお、本実施形態の変形例として、スナバ回路５０は、スイッチを介して、整流器３０又はフィルタ回路４０に接続されてもよい。そして、コントローラ１００は、出力電流（Ｉｏｕｔ）の大きさに応じて、スイッチをオフにしてスナバ回路５０を切り離す。これにより、スナバ回路５０による振動抑制が不要な場合には、スナバ回路５０を切り離すことができるため、効率を向上させることができる。
【符号の説明】
【００９１】
１０…インバータ回路
１１〜１４…コンデンサ
１５…平滑コンデンサ
２０…変圧器
２１…１次側コイル
２２、２２а、２２ｂ…２次側コイル
３０…整流回路
４０…フィルタ回路
５０…スナバ回路
１００…コントローラ
２００…電流センサ
Ｄ１〜Ｄ４…還流ダイオード
Ｄ３１〜３４…ダイオード
Ｓ１〜Ｓ４…スイッチング素子
【図１】
2018189773.tif 000005
【図２】
2018189773.tif 000006
【図３】
2018189773.tif 000007
【図４】
2018189773.tif 000008
【図５】
2018189773.tif 000009
【図６】
2018189773.tif 000010
【図７Ａ】
2018189773.tif 000011
【図７Ｂ】
2018189773.tif 000012
【図７Ｃ】
2018189773.tif 000013
【図７Ｄ】
2018189773.tif 000014
【図８】
2018189773.tif 000015
【図９】
2018189773.tif 000016
【図１０Ａ】
2018189773.tif 000017
【図１０Ｂ】
2018189773.tif 000018
【図１０Ｃ】
2018189773.tif 000019
【図１０Ｄ】
2018189773.tif 000020
【図１１】
2018189773.tif 000021
【国際調査報告】
2018189773.tif 000022
2018189773.tif 000023