(57)【要約】  アナログデジタル変換器の回路構成および設計を簡素化する。下位ビットラッチ部６３は、比較器（６２）の出力が反転したことをトリガとして、基準クロックに対応したグレイコードデータ（５１）を下位ビットとしてラッチする。上位ビットカウンタ部（６４）は、基準クロックに対応したＣＮＴ信号（５４）の片方または両方のエッジをカウントし、かつ、比較器（６２）の出力が反転したことをトリガとして、上位ビットのカウントを停止する。
2018235638.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの列または少なくとも１つの単位画素ごとに配置され、入力されたアナログ信号をデジタル信号に変換するアナログデジタル変換器であって、
前記アナログ信号の電圧と、基準クロックに対応して電圧値が変化する参照電圧とを比較する比較器と、
前記比較器の出力が反転したことをトリガとして、前記基準クロックに対応したグレイコードデータを下位ビットとしてラッチする下位ビットラッチ部と、
前記基準クロックに対応した制御信号の片方または両方のエッジをカウントし、かつ、前記比較器の出力が反転したことをトリガとして、上位ビットのカウントを停止する上位ビットカウンタ部とを備えていることを特徴とするアナログデジタル変換器。
【請求項２】
前記上位ビットカウンタ部は、前記制御信号の片方または両方のエッジを、前記グレイコードデータに対応する複数の前記下位ビットと同時に遷移させないことを特徴とする請求項１に記載のアナログデジタル変換器。
【請求項３】
前記上位ビットカウンタ部は、縦続接続された複数のリップルカウンタを有し、
前記アナログ信号は、初期状態の第１データと、信号蓄積後の第２データとを含み、
それぞれの前記リップルカウンタは、前記制御信号に基づいて、前記第１データのカウントが終了された後から前記第２データのカウントが開始される前の任意の時点で反転制御信号およびＣＮＴ信号によって１の補数＋Ｘ（Ｘは−１以上の整数）にビット反転し、かつ、前記第１データに対応する複数の前記上位ビットのうち最下位ビットを前記制御信号に基づいて任意の時点でラッチすることを特徴とする請求項１に記載のアナログデジタル変換器。
【請求項４】
水平信号線と、転送されたデータを信号処理する信号処理部と、をさらに備えており、
前記下位ビットラッチ部は、前記第１データに対応する下位ビットを、前記水平信号線を通じて前記信号処理部に転送し、
前記上位ビットカウンタ部は、ラッチされた前記第１データのカウントが終了する時点における前記第１データに対応する複数の前記上位ビットのうち最下位ビットを、前記水平信号線を通じて前記信号処理部に転送し、
前記信号処理部は、前記第１データに対応する前記下位ビットのバイナリデータを復元することを特徴とする請求項３に記載のアナログデジタル変換器。
【請求項５】
水平信号線と、転送したデータを信号処理する信号処理部とをさらに備えており、
前記下位ビットラッチ部は、前記第２データに対応する前記下位ビットを前記水平信号線を通じて前記信号処理部に転送し、
前記上位ビットカウンタ部は、ラッチされた前記第１データのカウントが終了する時点における前記第１データに対応する複数の前記上位ビットのうち最下位ビットと、前記第２データのカウントが終了する時点における前記第１データに対応する複数の前記上位ビットのうち最下位ビットとを、前記水平信号線を通じて前記信号処理部に転送し、
前記信号処理部は、前記第２データに対応する前記下位ビットのバイナリデータを復元することを特徴とする請求項３に記載のアナログデジタル変換器。
【請求項６】
前記信号処理部は、前記バイナリデータに復元された前記第２データに対応する前記下位ビットと、前記第２データのカウントが終了された後の前記上位ビットとをビット結合した結合データから、前記バイナリデータに復元された前記第１データに対応する前記下位ビットを減算することによって、前記第２データにおける前記第１データからのデータの増加量を算出することを特徴とする請求項４または５に記載のアナログデジタル変換器。
【請求項７】
入射光をアナログ信号に変換する画素部と、
前記アナログ信号をデジタル信号に変換する請求項１〜６のいずれか１項に記載のアナログデジタル変換器と、
前記アナログ信号を前記画素部から前記アナログデジタル変換器に転送するための垂直信号線とを備えていることを特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサなどの固体撮像素子に搭載され得るアナログデジタル変換器、およびそれを備えた固体撮像素子に関する。
【背景技術】
【０００２】
従来のＣＭＯＳイメージセンサは、行列状に配置された画素ごとに、浮遊拡散層およびアンプを有する。ＣＭＯＳイメージセンサの出力は、画素配列の中のある一行を選択し、それらを同時に列方向へと読み出すような列並列出力型が主流である。列方向に読み出された出力は、列ごとにアナログデジタル変換器にてデジタル信号に変換される。【０００３】
列並列出力型のＣＭＯＳイメージセンサに搭載されるアナログデジタル変換器について、従来、さまざまな構成ものが提案されている。中でも、初期状態と信号蓄積後の２つのデータをそれぞれアナログデジタル変換し、それぞれを減算処理（デジタルＣＤＳ）することによって、低ノイズ特性を実現した構成のアナログデジタル変換器が主流である。たとえば特許文献１には、上位ビットと下位ビットとで回路構成を変えることによって、消費電流および回路面積の最適化をはかる手法が開示されている。【０００４】
図７は、特許文献１に開示される従来のアナログデジタル変換器が搭載された固体撮像素子１０１の構成例を示すブロック図である。この図に示すように、固体撮像素子１０１は、画素部１０２、行選択回路１０３、参照電圧生成部１０４、カウンタ生成部１０５、アナログデジタル変換部（ＡＤＣ部）１０６、列選択回路１０７、および信号処理部１０８を備えている。画素部１０２は、複数の単位画素１２１を備えている。ＡＤＣ部１０６は、複数のアナログデジタル変換器（ＡＤＣ）１６１を備えている。それぞれのＡＤＣ１６１は、比較器１６２、下位ビットラッチ部１６３、および上位ビットカウンタ部１６４を備えている。【０００５】
行選択回路１０３は、画素部１０２内の複数の行のうちいずれか１行分の単位画素１２１を選択する。選択された１行分の単位画素１２１は、入射光をアナログ信号に変換し、対応する垂直信号線１２２を通じて、対応するＡＤＣ部１０６にアナログ信号を転送する。【０００６】
参照電圧生成部１０４は、基準クロックに基づいて変動する参照電圧を生成する。比較器１６２は、入力されたアナログ信号電圧と、参照電圧と比較し、参照電圧がアナログ信号電圧を上回った時点で、出力信号を反転させる。カウンタ生成部１０５は、カウンタデータ１５１を生成する。下位ビットラッチ部１６３は、比較器１６２の出力信号が反転する時点をトリガとして、カウンタデータ１５１をラッチする。下位ビットラッチ部１６３は、キャリー信号１６５を生成する。上位ビットカウンタ部１６４は、キャリー信号１６５に応答して上位ビットをカウントする。【０００７】
このように、図７に示す従来の固体撮像素子１０１は、データ遷移の多い下位ビットをカウントせず、カウント生成部１０５によって生成されたカウントデータ１５１をラッチする。これにより低消費電流化を実現することができる。さらに、上位ビットをバイナリカウンタとすることによって、即時に減算処理を実施できるので、固体撮像素子１０１の回路規模を縮小することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】日本国公開特許公報「特開２０１１−２３４３２６号公報（２０１１年１１月１７日公開）」
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図７に示す従来の固体撮像素子１０１では、カウントデータ１５１をラッチしたデータと、キャリー信号１６５との間で、ビットの不整合を起こす可能性がある。このため、カウント生成部１０５によって生成されたマスク信号１５２を使用して、キャリー信号１６５を取り込む時点を制御する必要がる。また、マスク信号１５２をカウントデータ１５１から生成しなければならない場合もある。これらのことから、ＡＤＣ１６１の回路構成および設計を簡素化できない問題が生ずる。【００１０】
本発明は前記の課題を解決するためになされたものであり、その目的は、アナログデジタル変換器の回路構成および設計を簡素化することにある。
【課題を解決するための手段】
【００１１】
本発明の一態様に係るアナログデジタル変換器は、前記の課題を解決するために、少なくとも１つの列または少なくとも１つの単位画素ごとに配置され、入力されたアナログ信号をデジタル信号に変換するアナログデジタル変換器であって、前記アナログ信号の電圧と、基準クロックに対応して電圧値が変化する参照電圧とを比較する比較器と、前記比較器の出力が反転したことをトリガとして、前記基準クロックに対応したグレイコードデータを下位ビットとしてラッチする下位ビットラッチ部と、前記基準クロックに対応した制御信号の片方または両方のエッジをカウントし、かつ、前記比較器の出力が反転したことをトリガとして、上位ビットのカウントを停止する上位ビットカウンタ部とを備えていることを特徴としている。
【発明の効果】
【００１２】
本発明の一態様によれば、アナログデジタル変換器の回路構成および設計を簡素化することができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係るアナログデジタル変換器が搭載された固体撮像素子の構成例を示すブロック図である。
【図２】本発明の一実施形態に係るＡＤＣ部の具体的な構成例を示す図である。
【図３】本発明の一実施形態に係るＡＤＣの詳細な構成を示すブロック図である。
【図４】本発明の一実施形態に係る上位ビットカウンタ部に備えられる制御回路およびリップルカウンタの構成例を示す図である。
【図５】本発明の一実施形態に係るＡＤＣの動作の流れ例を示す図である。
【図６】信号処理部に送信されたグレイコードデータをバイナリデータに復元するためのグレイバイナリ変換回路の構成例を示す図である。
【図７】特許文献１に開示される従来のアナログデジタル変換器が搭載された固体撮像素子の構成例を示すブロック図である。
【発明を実施するための形態】
【００１４】
図１〜図６を参照して、本発明に係る一実施形態について以下に説明する。
【００１５】
（固体撮像素子１の構成）
図１は、本発明の一実施形態に係るアナログデジタル変換器が搭載された固体撮像素子１の構成例を示すブロック図である。この図に示すように、固体撮像素子１は、画素部２、行選択回路３、参照電圧生成部４、カウンタ生成部５、アナログデジタル変換部（ＡＤＣ部）６、列選択回路７、および信号処理部８を備えている。画素部２は、マトリックス状に配置される複数の単位画素２１を備えている。ＡＤＣ部６は、複数のアナログデジタル変換器（ＡＤＣ）６１を備えている。それぞれのＡＤＣ６１は、比較器６２、下位ビットラッチ部６３、および上位ビットカウンタ部６４を備えている。
【００１６】
行選択回路３は、いずれか１行分の単位画素２１を選択するための選択信号を画素部２に出力する。選択信号が入力されたそれぞれの単位画素２１は、入射光をアナログ信号に変換し、対応する垂直信号線２２を通じて、対応するＡＤＣ部６にアナログ信号を転送する。
【００１７】
参照電圧生成部４は、一種のデジタルアナログ変換器（ＤＡＣ）であり、基準クロックに基づいて電圧値が変化する電圧を生成する。比較器６２は、入力されたアナログ信号の電圧と参照電圧とを比較し、参照電圧がアナログ信号電圧を上回った時点で出力信号を反転させる。
【００１８】
カウンタ生成部５は、ＡＤＣ６１に対応して配置される。カウンタ生成部５は、いずれもが基準クロックに対応したグレイコードデータ５１、ＣＮＴ信号５３、および反転制御信号５４を生成し、それらを下位ビットラッチ部６３に出力する。グレイコードデータ５１は、一種のカウントデータである。
【００１９】
下位ビットラッチ部６３は、比較器６２の出力が反転する時点をトリガとして、グレイコードデータ５１を下位ビットとしてラッチする。上位ビットカウンタ部６４は、ＣＮＴ信号５３の片方または両方のエッジをカウントし、かつ、比較器６２の出力が反転したことをトリガとして、上位ビットのカウントを停止する。
【００２０】
それぞれのＡＤＣ６１は、入力されたアナログ信号をデジタル信号に変換し、水平信号線７１を通じて信号処理部８に出力する。図１に示す固体撮像素子１では、それぞれのＡＤＣ６１が画素部２の１つの列ごとに配置されている。しかしＡＤＣ６１の配置はこれに限られない。ＡＤＣ６１は、少なくとも１つの列ごとまたは少なくとも１つの単位画素２１ごとに配置されることもできる。言い換えれば、ＡＤＣ６１は、１つの単位画素２１ごと、または複数の単位画素２１ごとに、配置されることができ、個々のＡＤＣ６１に対応する複数の単位画素２１は、すべての単位画素２１から選択される任意の数の単位画素２１の組み合わせでもよい。
【００２１】
列選択回路７は、複数の列のうちいずれかの一列に含まれるいずれかの単位画素２１を選択する。信号処理部８は、水平信号線７１を通じて信号処理部８に転送されたデータを信号処理する。図１に示す例では、列選択回路７は、少なくとも１つのＡＤＣ６１を選択する回路である。仮にＡＤＣ６１を１つの単位画素２１ごとに配置した場合、１つの単位画素２１を個別に選択する画素選択回路が、列選択回路７の代わりに設けられる。
【００２２】
（ＡＤＣ部６の詳細）
図２は、本発明の一実施形態に係るＡＤＣ部６の具体的な構成例を示す図である。この図に示すＡＤＣ部６では、デジタル信号の上位ビットを８ビットとし、かつデジタル信号の下位ビットを５ビットとしている。それぞれの比較器６２は、比較器６２１〜６２９として実装される。それぞれの下位ビットラッチ部６３は、下位５ビットグレイコードラッチ６３１〜６３９として実装される。それぞれの上位ビットカウンタ部６４は、上位８ビットバイナリＵ／Ｄカウンタ６４１〜６４９として実装される。
【００２３】
比較器６２１〜６２９のそれぞれは、出力信号を、対応する下位５ビットグレイコードラッチ６３１〜６３９および対応する上位８ビットバイナリＵ／Ｄカウンタ６４１〜６４９に出力する。
【００２４】
カウンタ生成部５は、５ビットのグレイコードデータＧＣ［０］〜ＧＣ［４］を生成し、下位５ビットグレイコードラッチ６３１〜６３９に出力する。カウンタ生成部５は、ＣＮＴ信号を、下位５ビットグレイコードラッチ６３１〜６３９に出力する。下位５ビットグレイコードラッチ６３１〜６３９には、反転制御信号５４も入力される。
【００２５】
（ＡＤＣ６１の詳細）
図３は、本発明の一実施形態に係るＡＤＣ６１の詳細な構成を示すブロック図である。この図に示すように、下位ビットラッチ部６３は、ラッチ回路３１１〜３１５および３４１〜３４５を備えている。ラッチ回路３１１〜３１５は、ラッチ回路３４１〜３４５に一対一の関係で接続されている。
【００２６】
下位ビットラッチ部６３は、ラッチ回路３１１〜３１５を使用することによって、入力されたグレイコードデータＧＣ［０］〜ＧＣ［４］を、ビットごとにラッチする。詳細には、ラッチ回路３１１〜３１５は、入力された１ビットのグレイコードデータＧＣ［０］〜ＧＣ［４］のいずれかを、比較器６２の出力信号（ＶＣＯ信号）が反転したことをトリガとしてラッチする。ラッチ回路３１１〜３１５は、ラッチされたグレイコードデータＧＣ［０］〜ＧＣ［４］を、対応するラッチ回路３４１〜３４５に退避させる。
【００２７】
図３に示すように、上位ビットカウンタ部６４は、２進８段の縦続接続されるリップルカウンタ３２１〜３２８、制御回路３３１、およびラッチ回路３５１を備えている。制御回路３３１は、カウンタ生成部５から出力されたＣＮＴ信号５３と、比較器６２から出力された出力信号とを受信する。制御回路３３１は、ＣＮＴ信号５３およびＶＣＯ信号に基づいて信号ＦＦ＿ＩＮ［５］を生成し、最下位ビットのリップルカウンタ３２１に出力する。最下位ビットのリップルカウンタ３２１は、ラッチ回路３５１にデータをラッチする。
【００２８】
（上位ビットカウンタ部６４の詳細）
図４は、本発明の一実施形態に係る上位ビットカウンタ部６４に備えられる制御回路３３１およびリップルカウンタ３２１〜３２９の構成例を示す図である。図４の（ａ）に、制御回路３３１の構成例を示す。図４の（ｂ）に、初段のリップルカウンタ３２１の構成例を示す。図４の（ｃ）に、２段目〜８段目のリップルカウンタ３２２〜３２９の構成例を示す。
【００２９】
図４の（ａ）に示すように、制御回路３３１は、ＮＡＮＤ４０１を備えている。制御回路３３１は、ＣＮＴ信号５３に基づいてビット反転する。
【００３０】
図４の（ｂ）に示すように、リップルカウンタ３２１は、インバータ４０２およびフリップフロップ４０３を備えている。リップルカウンタ３２１は、制御回路３３１の出力を入力（ＦＦ＿ＩＮ［５］）とし、１つの後段のリップルカウンタ３２２に出力（ＦＦ＿ＯＵＴ［５］）を出力する。
【００３１】
図４の（ｃ）に示すように、リップルカウンタ３２２〜３２８は、ＮＯＲ４０３ｎおよびフリップフロップ４０４ｎを備えている。ここで、ｎ＝６〜１２のいずれかである。リップルカウンタ３２２〜３２７は、１つ前段のリップルカウンタ３２１〜３２６の出力（ＦＦ＿ＯＵＴ［ｎ−１］）を入力（ＦＦ＿ＩＮ［ｎ］）とし、１つ後段のリップルカウンタ３２３〜３２８に出力（ＦＦ＿ＯＵＴ［ｎ］）を出力する。ここで、ｎ＝６〜１１のいずれかである。リップルカウンタ３２８は、１つ前段のリップルカウンタ３２７の出力（ＦＦ＿ＯＵＴ［１１］）を入力（ＦＦ＿ＩＮ［１２］）とする。
【００３２】
アナログ信号は、初期状態の第１データと、信号蓄積（状態変化）後の第２データとを含む。リップルカウンタ３２１〜３２８は、反転制御信号５４およびＣＮＴ信号５３に基づいて、初期状態の第１データのカウントが終了された後から信号蓄積後の第２データのカウントが開始される前の任意の時点でビット反転する。
【００３３】
（動作の流れ例）
図５は、本発明の一実施形態に係るＡＤＣ６１の動作の流れの一例を示す図である。この図に示すように、ＡＤＣ６１は、入力されたグレイコードデータＧＣ［１］〜ＧＣ［４］のいずれかとＣＮＴ信号５３とのうち、基準クロックに対していずれか１つのみを遷移させる。言い換えると、上位ビットカウンタ部６４は、ＣＮＴ信号５３の片方または両方のエッジを、基準クロックに対応して生成されるグレイコードデータ５１に対応する複数の下位ビットと同時に遷移させない。これにより、グレイコードデータ５１に対応する複数の下位ビットと、複数の上位ビットのうち最下位ビットとが、同じ基準クロックタイミングにおいて同時に遷移することを防ぐことができる。下位ビットラッチ部６３は、比較器６２の出力信号（ＶＣＯ）が反転する時点で、グレイコードデータＧＣ［１］〜ＧＣ［４］をラッチする。
【００３４】
ＡＤＣ６１は、ＣＮＴ信号５３と、比較器６２の出力信号（ＶＣＯ）に基づいて生成される信号ＦＦ＿ＩＮ［５］とを、ＶＣＯが反転する時点でＬｏｗ電位に固定させる。これにより、上位ビットカウンタ部６４による上位ビットのカウントが停止する。
【００３５】
すべてのＡＤＣ６１によるデータが確定した後、ＡＤＣ６１は、下位ビットラッチ部６３によってラッチされたグレイコードデータの各下位ビットをデータラッチ回路３４１〜３４５にラッチし、かつ、上位ビットカウンタ部６４によってカウントされた最下位ビットを、ラッチ回路３５１にラッチする。
【００３６】
反転制御信号５４は、図５に示すビット第１反転タイミングでＨｉｇｈ電位からＬｏｗ電位に遷移する。このタイミングでカウントされた上位ビットは、１の補数よりも１だけ少ないデータとなる。さらに、ＣＮＴ信号５３を、図５に示すビット第２反転タイミングでＨｉｇｈ電位からＬｏｗ電位に遷移することによって、カウントされた上位ビットは１の補数（ビット反転データ）となる。本実施形態では、ビット第２反転タイミングにおけるＣＮＴ信号５３の遷移を１回としており、かつ、ビット反転データは１の補数となっている。しかし、ＣＮＴ信号５３の遷移回数を変えることにより、ビット反転信号を１の補数＋Ｘ（Ｘは−１以上の整数）とすることが可能である。また、ビット第２反転タイミングを、第２データのカウント終了後としてもよい。
【００３７】
本実施形態では、ビット反転データを１の補数としており、ビットの反転後では、信号蓄積（状態変化）後の第２データをカウントした結果は、第１データよりも１だけ小さいものとなる。第２データにおける第１データからの絶対的な増加量を求めたい場合、ＣＮＴ信号５３の遷移回数を２回とすることによって、ビット反転データを２の補数とすればよい。また、ある単位画素２１の第２データにおける他の単位画素２１の第２データと比べた相対的なデータ変化量を求めるだけであれば、ＣＮＴ信号５３をＨｉｇｈ電位からＬｏｗ電位に遷移させる動作は必要ない。この場合の演算結果は、絶対的な増加量よりも２小さいものとなる。
【００３８】
固体撮像素子１は、信号蓄積後の第２データを処理する前に、カウンタ生成部５を初期化する。初期状態と同様に、比較器６２の出力（ＶＣＯ）が反転する時点で、下位ビットラッチ部６３はグレイコードデータをラッチし、上位ビットカウンタ部６４は上位ビットのカウントを停止する。
【００３９】
その後、ＡＤＣ６１は、ラッチ回路３１１〜３１５によってラッチされたグレイコードデータを、ＧＤ＿Ｓ［０］〜ＧＤ＿Ｓ［４］として、水平信号線７１およびセンサアンプ７２を通して信号処理部８に転送する。ＡＤＣ６１は、さらに、ラッチ回路３４１〜３４５によってラッチされたグレイコードデータを、グレイコードデータＧＤ＿Ｒ［０］〜ＧＤ＿Ｒ［４］として、水平信号線７１およびセンサアンプ７２を通して信号処理部８に転送する。ＡＤＣ６１は、さらに、ラッチ回路３５１によってラッチされたデータを、バイナリデータＢＤ＿Ｒ［５］として信号処理部８に送信する。ＡＤＣ６１は、さらに、リップルカウンタ３２１〜３２８によって生成されたデータを、バイナリデータＢＤ＿Ｓ［５］〜ＢＤ＿Ｓ［１２］として、信号処理部８に送信する。信号処理部８は、入力された各データを使用してバイナリデータを復元する。
【００４０】
（グレイバイナリ変換回路の構成例）
図６は、信号処理部８に送信されたグレイコードデータをバイナリデータに復元するためのグレイバイナリ変換回路７０１および７０２の構成例を示す図である。図６の（ａ）は、初期状態の第１データを処理するためのグレイバイナリ変換回路７０１の構成例を示す。図６の（ｂ）は、信号蓄積後の第２データを処理するためのグレイバイナリ変換回路７０２の構成例を示す。グレイバイナリ変換回路７０１および７０２は、信号処理部８に備えられる。
【００４１】
図６の（ａ）に示すように、グレイバイナリ変換回路７０１は、入力されたバイナリデータＢＤ＿Ｒ［５］およびグレイコードデータＧＤ＿Ｒ［０］〜ＧＤ＿Ｒ［４］に変換処理を施すことによって初期状態の第１データの下位ビットのバイナリデータＢＤ＿Ｒ［０］〜ＢＤ＿Ｒ［４］を生成する。図６の（ｂ）に示すように、グレイバイナリ変換回路７０１は、入力されたバイナリデータＢＤ＿Ｒ［５］、バイナリデータＢＤ＿Ｓ［５］、およびグレイコードデータＧＤ＿Ｒ［０］〜ＧＤ＿Ｒ［４］に変換処理を施すことによって、信号蓄積後の第２データの下位ビットのバイナリデータＢＤ＿Ｓ［０］〜ＢＤ＿Ｓ［４］を生成する。
【００４２】
信号処理部８は、生成された下位ビットのバイナリデータＢＤ＿Ｓ［０］〜ＢＤ＿Ｓ［４］と、初期状態の第１データを信号蓄積後の第２データから減算処理した上位バイナリデータＢＤ［５］＿Ｓ〜ＢＤ［１２］＿Ｓとをビット結合することによって、結合データを生成する。さらに、信号処理部８は、減算処理されていない初期状態の第１データの下位ビットのバイナリデータＢＤ＿Ｒ［０］〜ＢＤ＿Ｒ［４］を結合データから減算することによって、信号蓄積後の第２データから初期状態の第１データを減算した値に上位ビットの最下位ビットが１だけ少ない値を得ることができる。信号処理部８において絶対値の補正処理が行われることが多く、他の単位画素２１との相対的な差を求められれば十分なことが多い。なお、減算値の上位ビットの最下位ビットに１を加算すれば、絶対的な増加量を算出することができる。Ｕ／ＤカウンタにおいてＣＮＴ信号５３をＨｉｇｈ電位からＬｏｗ電位に遷移させることによって１を加算した場合、信号処理部８において上位ビットの最下位ビットに１を加算する必要はない。
【００４３】
本実施形態に係るＡＤＣ６１は、下位ビットラッチ部６３によってキャリー信号を生成するのではなく、下位ビットラッチ部６３に送信されるデータとは別に、上位ビットカウンタ部６４による上位ビットのカウントに必要な制御信号（ＣＮＴ信号５３）を、上位ビットカウンタ部６４に送信する。これによりＡＤＣ６１は、下位ビットの複数のビットと上位ビットの最下位ビットの変化時点とを、ビットの不整合が起こらない時点に制御することができる。そのため、ＡＤＣ６１の回路構成および設計を簡素化することができる。
【００４４】
〔まとめ〕
本発明の態様１に係るアナログデジタル変換器は、少なくとも１つの列または少なくとも１つの単位画素ごとに配置され、入力されたアナログ信号をデジタル信号に変換するアナログデジタル変換器であって、前記アナログ信号の電圧と、基準クロックに対応して電圧値が変化する参照電圧とを比較する比較器と、前記比較器の出力が反転したことをトリガとして、前記基準クロックに対応したグレイコードデータを下位ビットとしてラッチする下位ビットラッチ部と、前記基準クロックに対応した制御信号の片方または両方のエッジをカウントし、かつ、前記比較器の出力が反転したことをトリガとして、上位ビットのカウントを停止する上位ビットカウンタ部とを備えていることを特徴としている。
【００４５】
前記の構成によれば、マスク信号を生成することなくビットの非整合性を防止することができるので、アナログデジタル変換器の回路構成および設計を簡素化することができる。
【００４６】
本発明の態様２に係るアナログデジタル変換器は、前記態様１において、前記上位ビットカウンタ部は、前記制御信号の片方または両方のエッジを、前記基準クロックに対応して生成される前記グレイコードデータに対応する複数の前記下位ビットと同時に遷移させないことを特徴としている。
【００４７】
前記の構成によれば、グレイコードデータに対応する複数の下位ビットと、複数の上位ビットのうち最下位ビットとが、同じ基準クロックタイミングにおいて同時に遷移することを防ぐことができる。
【００４８】
本発明の態様３に係るアナログデジタル変換器は、前記態様１において、前記上位ビットカウンタ部は、縦続接続された複数のリップルカウンタを有し、前記アナログ信号は、初期状態の第１データと、信号蓄積後の第２データとを含み、それぞれの前記リップルカウンタは、前記制御信号に基づいて、前記第１データのカウントが終了された後から前記第２データのカウントが開始される前の任意の時点で反転制御信号およびＣＮＴ信号によって１の補数＋Ｘ（Ｘは−１以上の整数）にビット反転し、かつ、前記第１データに対応する複数の前記上位ビットのうち最下位ビットを前記制御信号に基づいて任意の時点でラッチすることを特徴としている。ＣＮＴ信号は、下位ビットのラッチ部と独立しているため、ＣＮＴ信号を独立で遷移させることが可能となる。さらに、アナログデジタル変換器の回路構成を変更することなく、反転データを１の補数＋Ｘ（Ｘは−１以上の整数）としたデータとすることが可能である。
【００４９】
前記の構成によれば、アップダウンにより不明となる上位ビットの最下位ビットの値を保存可能となり、かつ、下位ビットの情報と合わせて、正確にバイナリデータに復元することが可能である。また、反転データは、アナログデジタル変換器の回路構成を変更することなく１の補数＋Ｘ（Ｘは−１以上の整数）の範囲で可変であり、用途に応じてアナログデジタル変換器の仕様を容易に変更可能である。
【００５０】
本発明の態様４に係るアナログデジタル変換器は、前記態様３において、水平信号線と、転送されたデータを信号処理する信号処理部とをさらに備えており、前記下位ビットラッチ部は、前記第１データに対応する下位ビットを、前記水平信号線を通じて前記信号処理部に転送し、前記上位ビットカウンタ部は、ラッチされた前記第１データのカウントが終了する時点における前記第１データに対応する複数の前記上位ビットのうち最下位ビットを、前記水平信号線を通じて前記信号処理部に転送し、前記信号処理部は、前記第１データに対応する前記下位ビットのバイナリデータを復元することを特徴としている。
【００５１】
前記の構成によれば、下位ビットのバイナリデータを復元することができる。
【００５２】
本発明の態様５に係るアナログデジタル変換器は、前記態様３において、水平信号線と、転送したデータを信号処理する信号処理部とをさらに備えており、前記下位ビットラッチ部は、前記第２データに対応する前記下位ビットを前記水平信号線を通じて前記信号処理部に転送し、前記上位ビットカウンタ部は、ラッチされた前記第１データのカウントが終了する時点における前記第１データに対応する複数の前記上位ビットのうち最下位ビットと、前記第２データのカウントが終了する時点における前記第１データに対応する複数の前記上位ビットのうち最下位ビットとを、前記水平信号線を通じて前記信号処理部に転送し、前記信号処理部は、前記第２データに対応する前記下位ビットのバイナリデータを復元することを特徴としている。
【００５３】
前記の構成によれば、下位ビットのバイナリデータを正確に復元することができる。
【００５４】
本発明の態様６に係るアナログデジタル変換器は、前記態様４または５において、前記信号処理部は、前記バイナリデータに復元された前記第２データに対応する前記下位ビットと、前記第２データのカウントが終了された後の前記上位ビットとをビット結合した結合データから、前記バイナリデータに復元された前記第１データに対応する前記下位ビットを減算し、前記第２データにおける前記第１データからのデータの増加量を算出することを特徴としている。
【００５５】
前記の構成によれば、データの増加量を正確に算出することができる。
【００５６】
本発明の態様７に係る固体撮像素子 は、入射光をアナログ信号に変換する画素部と、前記アナログ信号をデジタル信号に変換する態様１〜６のいずれかのアナログデジタル変換器と、前記アナログ信号を前記画素部から前記アナログデジタル変換器に転送するための垂直信号線とを備えていることを特徴としている。
【００５７】
前記の構成によれば、マスク信号を生成することなくビットの非整合性を防止することができる固体撮像素子を提供することができる。
【００５８】
本発明は前述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態も、本発明の技術的範囲に含まれる。各実施形態にそれぞれ開示された技術的手段を組み合わせることによって、新しい技術的特徴を形成することもできる。
【符号の説明】
【００５９】
１  固体撮像素子、２  画素部、３  行選択回路、４  参照電圧生成部、５  カウンタ生成部、６  ＡＤＣ部、７  列選択回路、８  信号処理部、２１  単位画素、２２  垂直信号線、５１  グレイコードデータ、５３  ＣＮＴ信号、５４  反転制御信号、６１  ＡＤＣ（アナログデジタル変換器）、６２  比較器、６３  下位ビットラッチ部、６４  上位ビットカウンタ部、７１  水平信号線、７２  センサアンプ
【図１】
2018235638.tif 000003
【図２】
2018235638.tif 000004
【図３】
2018235638.tif 000005
【図４】
2018235638.tif 000006
【図５】
2018235638.tif 000007
【図６】
2018235638.tif 000008
【図７】
2018235638.tif 000009
【国際調査報告】
2018235638.tif 000010
2018235638.tif 000011
2018235638.tif 000012