(57)【要約】  入力端子（１）に容量素子（３）を介して第一のインダクタ（４）を接続する。第一のインダクタ（４）には、第一のダイオード（５）及び第二のダイオード（６）からなるアンチパラレルダイオードペアを接続すると共に、第二のインダクタ（７）を接続する。第一のインダクタ（４）とアンチパラレルダイオードペアは電磁界結合して結合容量を形成する。
2019211898.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号が与えられる入力端子に一端を接続した容量素子と、
前記容量素子の他端に、一端を接続した第一のインダクタと、
前記第一のインダクタの他端にアノードを接続し、カソードを接地した第一のダイオードと、
前記第一のインダクタの他端にカソードを接続し、アノードを接地した第二のダイオードと、
前記第一のインダクタの他端に一端を接続し、他端を接地した第二のインダクタとを備え、
前記第一のインダクタと、前記第一のダイオード及び前記第二のダイオードのうち少なくともいずれか一方とが電磁界結合の関係にあるか、前記第二のインダクタと、前記第一のダイオード及び前記第二のダイオードのうち少なくともいずれか一方とが電磁界結合の関係にあるか、または、前記第一のインダクタと、前記第一のダイオード及び前記第二のダイオードの一方とが電磁界結合の関係にあり、かつ、前記第二のインダクタと、前記第一のダイオード及び前記第二のダイオードのうちの他方とが電磁界結合の関係にあることを特徴とするリミッタ回路。
【請求項２】
前記第一のダイオードまたは前記第二のダイオードを電界効果トランジスタで形成し、前記容量素子と前記第一または第二のインダクタが、前記第一のダイオードまたは前記第二のダイオードが形成される基板と同一基板上に形成されたことを特徴とする請求項１記載のリミッタ回路。
【請求項３】
前記第一のダイオードまたは前記第二のダイオードに流れる電流の向きと、前記第一のインダクタまたは前記第二のインダクタに流れる電流の向きが同一方向であり、
かつ、前記第一のダイオードまたは前記第二のダイオードと、前記第一のインダクタまたは前記第二のインダクタの距離が、前記基板の厚みよりも小さいことを特徴とする請求項２記載のリミッタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波信号の電力が既定値を超えた場合にその電力を低減すると共に、帯域通過フィルタ特性を有するリミッタ回路に関するものである。
【背景技術】
【０００２】
入力端子に与えられた高周波信号の電力が規定値を超える場合に、その高周波信号の電力を規定値以内に抑え、かつ、帯域通過フィルタ特性を有するリミッタ回路が存在する（例えば、特許文献１参照）。このリミッタ回路は、ＲＦ主線路とグランド間にキャパシタとアンチパラレルダイオードペアを直列接続したものである。このようなリミッタ回路は、入力電力のレベルが小さい信号が入力端子から入力されたとき、アンチパラレルダイオードペアはオフ状態であり、寄生容量とみなせる。このとき、整合回路と寄生容量により帯域通過フィルタが形成される。そのため、設定周波数帯域外の信号は帯域通過フィルタにより遮断され、出力端子へ伝達されない。一方、大信号時においてはアンチパラレルダイオードペアがオン状態となり、低インピーダンスとなるので高い反射特性を示す。そのため、入力電力のレベルが大きい時には、出力端子へ信号が伝わらず、リミッタ回路として動作する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１９５６７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来のリミッタ回路では、設定周波数帯域外の信号を抑圧するには不十分であることから、別途フィルタ回路を用意するといった必要があり、リミッタ回路として小型化を図ることが困難であるという問題があった。【０００５】
この発明は上記のような課題を解決するためになされたもので、設定周波数帯域外の信号を十分に抑圧することができ、部品数の増加を抑えたリミッタ回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係るリミッタ回路は、設定周波数帯域の信号が与えられる入力端子に一端を接続した容量素子と、容量素子の他端に、一端を接続した第一のインダクタと、第一のインダクタの他端にアノードを接続し、カソードを接地した第一のダイオードと、第一のインダクタの他端にカソードを接続し、アノードを接地した第二のダイオードと、第一のインダクタの他端に一端を接続し、他端を接地した第二のインダクタとを備え、第一のインダクタと、第一のダイオード及び第二のダイオードのうち少なくともいずれか一方とが電磁界結合の関係にあるか、第二のインダクタと、第一のダイオード及び第二のダイオードのうち少なくともいずれか一方とが電磁界結合の関係にあるか、または、第一のインダクタと、第一のダイオード及び第二のダイオードの一方とが電磁界結合の関係にあり、かつ、第二のインダクタと、第一のダイオード及び第二のダイオードのうちの他方とが電磁界結合の関係にあるようにしたものである。
【発明の効果】
【０００７】
この発明のリミッタ回路は、入力端子に容量素子を接続し、容量素子に第一のインダクタを接続する。第一のインダクタには、アンチパラレルダイオードペアを接続し、アンチパラレルダイオードペアと並列に第二のインダクタを接続する。第一のインダクタとアンチパラレルダイオードペアは電磁界結合して結合容量を形成する。これにより、設定周波数帯域外の信号を十分に抑圧することができ、リミッタ回路として部品数の増加を抑えることができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１によるリミッタ回路を示す構成図である。
【図２】低入力電力時における図１のリミッタ回路の等価回路図である。
【図３】図２の等価回路の入力端子と出力端子が一直線上となるように描画した等価回路図である。
【図４】高入力電力時における図１のリミッタ回路の等価回路図である。
【図５】図４の等価回路の入力端子と出力端子が一直線上となるように描画した等価回路図である。
【図６】この発明の実施の形態１によるリミッタ回路の低入力電力時の動作におけるリミッタ回路の通過特性の周波数特性を従来と比較して示す説明図である。
【図７】この発明の実施の形態２によるリミッタ回路を示す構成図である。
【図８】低入力電力時における図７のリミッタ回路の等価回路図である。
【図９】図８の等価回路の入力端子と出力端子が一直線上となるように描画した等価回路図である。
【図１０】高入力電力時における図７のリミッタ回路の等価回路図である。
【図１１】図１０の等価回路の入力端子と出力端子が一直線上となるように描画した等価回路図である。
【図１２】この発明の実施の形態３によるリミッタ回路を示す構成図である。
【図１３】この発明の実施の形態３によるリミッタ回路の要部断面図である。
【発明を実施するための形態】
【０００９】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、本実施の形態によるリミッタ回路を示す構成図である。図１に示すリミッタ回路は、入力端子１、出力端子２、容量素子３、第一のインダクタ４、第一及び第二のダイオード５，６からなるアンチパラレルダイオードペア、第二のインダクタ７、を備える。
【００１０】
入力端子１は、高周波信号が与えられる端子であり、出力端子２は高周波信号を出力する端子である。なお、高周波信号とは無線通信で使用する周波数の信号であるとする。容量素子３は、一端を入力端子１に接続し、他端を第一のインダクタ４の一端に接続する容量素子である。第一のインダクタ４の他端は第一のダイオード５のアノードと第二のダイオード６のカソードと出力端子２に接続されている。第一のダイオード５と第二のダイオード６は、互いに逆向きに並列接続されたアンチパラレルダイオードペアであり、第一のダイオード５のカソードと第二のダイオード６のアノードは接地されている。第一のインダクタ４と、第一のダイオード５及び第二のダイオード６のうち少なくともいずれか一方のダイオードは電磁界結合による結合容量を形成するよう構成されている。図１のリミッタ回路は、第一のダイオード５のみ第一のインダクタ４と電磁界結合している例を示している。第一のダイオード５のアノードと第二のダイオード６のカソードと出力端子２には第二のインダクタ７の一端が接続され、第二のインダクタ７の他端は接地されている。
【００１１】
第一のダイオード５及び第二のダイオード６には、電界効果トランジスタ、例えばＭＯＳ（Ｍｅｔａｌ-Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ、または、ＧａＮ（Ｇａｌｌｉｕｍ  Ｎｉｔｒｉｄｅ）などの化合物半導体を用いてもよい。
【００１２】
図２は低入力電力時における図１のリミッタ回路の等価回路を示す。また、図３は図２の等価回路の入力端子１と出力端子２が一直線上となるように描画したものである。
第一及び第二のダイオード５，６は低入力電力時においてはオフであるため容量となり、寄生容量５ｂで表される。第一のインダクタ４の一部と第一のダイオード５または第二のダイオード６が電磁界結合による結合容量５ａを形成する。インダクタ４ａとインダクタ４ｂは第一のインダクタ４の一部を表している。インダクタ４ａの一端は容量素子３に接続され、他端はインダクタ４ｂ及び結合容量５ａと接続される。結合容量５ａの他端は接地される。インダクタ４ｂの他端は寄生容量５ｂと第二のインダクタ７に接続される。
【００１３】
図４は高入力電力時における図１のリミッタ回路の等価回路を示す。また、図５は図４の等価回路の入力端子１と出力端子２が一直線上となるように描画したものである。
高入力電力時においては、第一及び第二のダイオード５，６はオンであるため、寄生抵抗５ｃで表される。インダクタ４ａの一端は容量素子３に接続され、他端はインダクタ４ｂ及び結合容量５ａと接続される。結合容量５ａの他端は接地される。インダクタ４ｂの他端は寄生抵抗５ｃと第二のインダクタ７に接続される。
【００１４】
すなわち、実施の形態１のリミッタ回路は、低周波を遮断する容量素子３と、低入力電力時に接地容量となり高入力電力時に低抵抗となるアンチパラレルダイオードペアと、アンチパラレルダイオードペアと電磁界結合して結合容量を形成する第一のインダクタ４と、アンチパラレルダイオードペアと並列に接続される第二のインダクタ７とを備えたものである。
【００１５】
次に、実施の形態１に係るリミッタ回路の動作について説明する。
最初に低入力電力時の動作について説明する。低入力電力時においては、第一及び第二のダイオード５，６はオフ状態であるため、寄生容量５ｂとみなせる（図２及び図３参照）。
高周波信号は入力端子１から与えられる。このとき、容量素子３により直流成分は流入しない。結合容量５ａは、設定周波数帯域より高い周波数で十分に低いインピーダンスとなるため、高域遮断フィルタとして動作する。設定周波数帯域においては、結合容量５ａのインピーダンスは十分に大きく、開放とみなせる。このとき、図２及び図３の等価回路は、容量素子３、インダクタ４ａ，４ｂ、寄生容量５ｂ、第二のインダクタ７により帯域通過フィルタとみなせる。図６に、低入力電力時の動作におけるリミッタ回路の通過特性の周波数特性を示す。実線で示す特性６０１が実施の形態１のリミッタ回路の特性であり、破線で示す特性６０２が従来のリミッタ回路の特性である。実施の形態１のリミッタ回路では、高域遮断フィルタと帯域通過フィルタの減衰特性により、急峻な遮断特性を得ることができる。
【００１６】
次に、高入力電力時の動作について説明する。高入力電力時において、第一及び第二のダイオード５，６に印加される電圧が正の値をとるときには、第一のダイオード５はオン状態となり、寄生抵抗で表され、一方で第二のダイオード６はオフ状態である。第一及び第二のダイオード５，６に印加される電圧が負の値をとるときには、第二のダイオード６はオン状態となり寄生抵抗で表され、第一のダイオード５はオフ状態である。よって、高入力電力時においては、第一のダイオード５または第二のダイオード６がオン状態であるため、寄生抵抗５ｃの等価回路で表される（図４及び図５参照）。
寄生抵抗５ｃを十分に小さな抵抗値とすることで、反射係数が大きい低インピーダンスな回路として動作する。そのため、入力端子１に与えられた信号は寄生抵抗５ｃにて反射されて、出力端子２には到達しない。第一及び第二のダイオード５，６は高入力電力時において反射回路となるため、リミッタ回路として動作する。また、結合容量５ａにより高域遮断特性を有する。
【００１７】
なお、上記例では、第一のインダクタ４とアンチパラレルダイオードペアとが電磁界結合した例を示したが、第二のインダクタ７とアンチパラレルダイオードペアとが電磁界結合するようにしてもよい。
【００１８】
以上説明したように、実施の形態１のリミッタ回路によれば、設定周波数帯域の信号が与えられる入力端子に一端を接続した容量素子と、容量素子の他端に、一端を接続した第一のインダクタと、第一のインダクタの他端にアノードを接続し、カソードを接地した第一のダイオードと、第一のインダクタの他端にカソードを接続し、アノードを接地した第二のダイオードと、第一のインダクタの他端に一端を接続し、他端を接地した第二のインダクタとを備え、第一のインダクタと、第一のダイオード及び第二のダイオードのうち少なくともいずれか一方とが電磁界結合の関係にあるか、第二のインダクタと、第一のダイオード及び第二のダイオードのうち少なくともいずれか一方とが電磁界結合の関係にあるようにしたので、設定周波数帯域外の信号を十分に抑圧することができ、リミッタ回路として部品数の増加を抑え、小型化を図ることができる。
【００１９】
実施の形態２．
実施の形態２は、実施の形態１の構成に加えて、アンチパラレルダイオードペアと第二のインダクタ７とを電磁界結合させた例である。
図７に実施の形態２のリミッタ回路を示す。基本的な構成は図１に示した実施の形態１と同様であるが、第一のダイオード５及び第二のダイオード６からなるアンチパラレルダイオードペアのうち、第一のインダクタ４と電磁界結合の関係にないダイオードと第二のインダクタ７とが電磁界結合している。その他の部分は図１の構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。
【００２０】
図８は低入力電力時における図７のリミッタ回路の等価回路を示す。また、図９は図８の等価回路の入力端子１と出力端子２が一直線上となるように描画したものである。これらの図において同一符号で示す構成は図２及び図３と同一または相当部分を示しており、同一符号の構成についてはその説明を省略する。
第二のインダクタ７の一部と第一のダイオード５及び第二のダイオード６のうち第一のインダクタ４と電磁界結合の関係にない方のダイオードが電磁界結合による結合容量５ｄを形成する。これらの図において、インダクタ７ａ，７ｂはそれぞれ第二のインダクタ７の一部である。
【００２１】
図１０は高入力電力時における図７のリミッタ回路の等価回路を示す。また、図１１は図１０の等価回路の入力端子１と出力端子２が一直線上となるように描画したものである。これら図１０及び図１１において、実施の形態１の図４及び図５と同一の符号で示す構成は、実施の形態１と同一または相当部分を示しており、同一符号の構成についてはその説明を省略する。
【００２２】
次に、実施の形態２に係るリミッタ回路の動作について説明する。
最初に低入力電力時の動作について説明する。設定周波数帯域より高い周波数ではインダクタ７ａ，７ｂと結合容量５ｄにより、帯域遮断フィルタが形成される。すなわち、インダクタ７ｂと結合容量５ｄにより並列ＬＣ回路が構成され、この並列ＬＣ回路が接地されていることになる。ＬＣ回路はその共振周波数において低インピーダンスとなることから、接地に対して低インピーダンスな回路が接続されていることになる。そして、共振周波数に近い周波数の信号はこの低インピーダンス特性により遮断される。また、設定周波数帯域において、結合容量５ｄは十分に高いインピーダンスであるため開放とみなすことができる。そのため、設定周波数帯域において図８及び図９の等価回路は、容量素子３、インダクタ４ａ，４ｂ、寄生容量５ｂ、インダクタ７ａ，７ｂにより帯域通過フィルタとみなせる。
【００２３】
よって、設定周波数帯域より高い周波数では、帯域通過フィルタと、結合容量５ａによる高域遮断フィルタと、結合容量５ｄとインダクタ７ａ，７ｂによる帯域遮断フィルタにより、急峻な遮断特性を得られる。
【００２４】
次に、高入力電力時の動作について説明する。高入力電力時においては寄生抵抗５ｃによりリミッタ回路として動作する。設定周波数帯域より高い周波数においては、結合容量５ｄとインダクタ７ａ，７ｂによる帯域遮断特性を有する。また、結合容量５ａによる高域遮断特性を有する。そのため、設定周波数帯域より高い周波数において急峻な高域遮断特性を有する。
【００２５】
以上説明したように、実施の形態２のリミッタ回路によれば、設定周波数帯域の信号が与えられる入力端子に一端を接続した容量素子と、容量素子の他端に、一端を接続した第一のインダクタと、第一のインダクタの他端にアノードを接続し、カソードを接地した第一のダイオードと、第一のインダクタの他端にカソードを接続し、アノードを接地した第二のダイオードと、第一のインダクタの他端に一端を接続し、他端を接地した第二のインダクタとを備え、第一のインダクタと、第一のダイオード及び第二のダイオードの一方とが電磁界結合の関係にあり、かつ、第二のインダクタと、第一のダイオード及び第二のダイオードのうちの他方とが電磁界結合の関係にあるようにしたので、設定周波数帯域外の信号を十分に抑圧することができ、リミッタ回路として部品数の増加を抑え、小型化を図ることができる。
【００２６】
実施の形態３．
実施の形態３は、リミッタ回路の具体的な構成例を示すものである。図１２に実施の形態３のリミッタ回路における要部の構成を示す。また、図１３に要部の断面図を示す。
実施の形態３のリミッタ回路では、ダイオードを電界効果トランジスタで構成し、容量素子と第一及び第二のインダクタのうち少なくともいずれかのインダクタを同一半導体基板上に形成する。図１２及び図１３において、インダクタ４０は実施の形態１及び２の第一のインダクタ４に対応し、ダイオード５０は実施の形態１及び２の第一のダイオード５に対応している。インダクタ４０はスパイラル形状の伝送線路で形成される。ダイオード５０はゲート電極とソース電極から成り、ソース電極はビア５１を介して接地される。なお、図１２及び図１３では、容量素子３に対応した構成の図示は省略している。図１２において、電流４０ａはインダクタ４０に流れる電流とその向き、電流５０ａはダイオード５０のソース電極に流れる電流とその向きを表す。
インダクタ４０に流れる電流４０ａと、ダイオード５０のソース電極に流れる電流５０ａの流れる向きが、同一方向となるようにインダクタ４０とダイオード５０を配置する。インダクタ４０とダイオード５０の距離ｄが、電界効果トランジスタの基板の厚みｔよりも小さくなるようにインダクタ４０とダイオード５０を配置する。
電流４０ａと電流５０ａが同一方向に流れ、ダイオードとインダクタの距離が接地面である基板裏面よりも近いため、高い電磁界結合の効果を得られ、結合容量５ａの設計自由度を高めることができる。なお、図１２及び図１３では、アンチパラレルダイオードペアとして第一のダイオード５に対応したダイオード５０を示したが、第二のダイオード６に対応した構成であっても良い。
【００２７】
また、上記例では、第一のインダクタ４に対応したインダクタ４０と、第一のダイオード５及び第二のダイオード６からなるアンチパラレルダイオードペアとの組合せについて説明したが、第二のインダクタ７とアンチパラレルダイオードペアとの組合せであっても同様に適用可能である。第二のインダクタ７とアンチパラレルダイオードペアとの組合せとした場合、結合容量５ｄの設計自由度を高めることができる。
【００２８】
さらに、上記例ではアンチパラレルダイオードペアを電界効果トランジスタで構成したが、バイポーラトランジスタで構成しても良い。
【００２９】
以上説明したように、実施の形態３のリミッタ回路によれば、第一のダイオードまたは第二のダイオードを電界効果トランジスタで形成し、容量素子と第一または第二のインダクタが、第一のダイオードまたは第二のダイオードが形成される基板と同一基板上に形成されるようにしたので、設定周波数帯域外の信号を十分に抑圧することができると共に部品数の増加を抑えたリミッタ回路を得ることができる。
【００３０】
また、実施の形態３のリミッタ回路によれば、第一のダイオードまたは第二のダイオードに流れる電流の向きと、第一のインダクタまたは第二のインダクタに流れる電流の向きが同一方向であり、かつ、第一のダイオードまたは第二のダイオードと、第一のインダクタまたは第二のインダクタの距離が、基板の厚みよりも小さいようにしたので、第一のダイオードまたは第二のダイオードと、第一のインダクタまたは第二のインダクタとで形成する電磁界結合を高くすることができるため、電磁界結合による結合容量の設計自由度を高めることができる。
【００３１】
本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意な構成要素の変形、もしくは各実施の形態において任意な構成要素の省略が可能である。
【産業上の利用可能性】
【００３２】
以上のように、この発明に係るリミッタ回路は、高周波信号が既定値を超えた場合にその電力を低減し、かつ、設定周波数帯域外の信号を遮断する構成に関するものであり、基板上に各素子を設けるリミッタ回路の部品数の増加を抑えて小型化を図るのに適している。
【符号の説明】
【００３３】
１  入力端子、２  出力端子、３  容量素子、４  第一のインダクタ、５  第一のダイオード、６  第二のダイオード、７  第二のインダクタ、４ａ，４ｂ，７ａ，７ｂ，４０  インダクタ、５ａ，５ｄ  結合容量、５ｂ  寄生容量、５ｃ  寄生抵抗、４０ａ，５０ａ  電流、５０  ダイオード、５１  ビア。
【図１】
2019211898.tif 000003
【図２】
2019211898.tif 000004
【図３】
2019211898.tif 000005
【図４】
2019211898.tif 000006
【図５】
2019211898.tif 000007
【図６】
2019211898.tif 000008
【図７】
2019211898.tif 000009
【図８】
2019211898.tif 000010
【図９】
2019211898.tif 000011
【図１０】
2019211898.tif 000012
【図１１】
2019211898.tif 000013
【図１２】
2019211898.tif 000014
【図１３】
2019211898.tif 000015
【国際調査報告】
2019211898.tif 000016
2019211898.tif 000017
2019211898.tif 000018
2019211898.tif 000019