(57)【要約】  制御装置（５）の第１ＣＰＵ（６１）及び第２ＣＰＵ（８１）は、ＣＰＵ間通信の状態及びバッテリ電圧（ＶＢ）、又はリセット信号に基づいて一方のＣＰＵの状態を判断する第１ＣＰＵ状態判断部（９４）及び第２ＣＰＵ状態判断部（７４）を有する。これにより、ＣＰＵ間通信が遮断された相手側のＣＰＵがリセット状態にあるか否かを判別することができる。これにより、他方のＣＰＵにおける、その後の処理を適切に行うことができる。
2018230197.tif 000002
【特許請求の範囲】
【請求項１】
車両搭載機器の制御装置であって、
前記車両搭載機器の駆動部を制御する指令信号を演算する第１ＣＰＵ及び第２ＣＰＵと、
前記第１ＣＰＵに第１リセット信号を出力する第１リセット部と、
前記第２ＣＰＵに第２リセット信号を出力する第２リセット部と、
前記第１ＣＰＵに設けられ、前記第１ＣＰＵと前記第２ＣＰＵとの間で行われる信号の送受信であるＣＰＵ間通信を行う第１ＣＰＵ間通信部と、
前記第２ＣＰＵに設けられ、前記ＣＰＵ間通信を行う第２ＣＰＵ間通信部と、
前記第１ＣＰＵに電力を供給する第１電力供給部と、
前記第２ＣＰＵに電力を供給する第２電力供給部と、
前記第１ＣＰＵに設けられ、前記ＣＰＵ間通信の状態及び前記第１電力供給部から供給される電力の電圧値、又は前記第２リセット信号に基づき、前記第２ＣＰＵの状態を判断する第２ＣＰＵ状態判断部と、
前記第２ＣＰＵに設けられ、前記ＣＰＵ間通信の状態及び前記第２電力供給部から供給される電力の電圧値、又は前記第１リセット信号に基づき、前記第１ＣＰＵの状態を判断する第１ＣＰＵ状態判断部と、
を有することを特徴とする車両搭載機器の制御装置。
【請求項２】
請求項１に記載の車両搭載機器の制御装置において、
前記第１ＣＰＵ状態判断部は、前記ＣＰＵ間通信が停止又は不能、及び前記第２電力供給部から供給される電力の電圧値が所定値以上、かつ前記第１リセット信号が出力されていないとき、前記第１ＣＰＵの異常と判断し、
前記第２ＣＰＵ状態判断部は、前記ＣＰＵ間通信が停止又は不能、及び前記第１電力供給部から供給される電力の電圧値が所定値以上、かつ前記第２リセット信号が出力されていないとき、前記第２ＣＰＵの異常と判断することを特徴とする車両搭載機器の制御装置。
【請求項３】
請求項２に記載の車両搭載機器の制御装置において、
前記第１ＣＰＵ状態判断部は、前記ＣＰＵ間通信が可能なとき、前記第１ＣＰＵから送信される信号に基づき前記第１ＣＰＵの異常の有無を判断し、
前記第２ＣＰＵ状態判断部は、前記ＣＰＵ間通信が可能なとき、前記第２ＣＰＵから送信される信号に基づき前記第２ＣＰＵの異常の有無を判断することを特徴とする車両搭載機器の制御装置。
【請求項４】
請求項３に記載の車両搭載機器の制御装置において、
前記第１ＣＰＵは、前記駆動部を制御する指令信号を演算する第１指令信号演算部を備え、
前記第２ＣＰＵは、前記駆動部を制御する指令信号を演算する第２指令信号演算部を備え、
前記第１指令信号演算部は、前記第２ＣＰＵ状態判断部が前記第２ＣＰＵの異常と判断するとき、前記駆動部を制御する指令信号を演算し、
前記第２指令信号演算部は、前記第１ＣＰＵ状態判断部が前記第１ＣＰＵの異常と判断するとき、前記駆動部を制御する指令信号を演算することを特徴とする車両搭載機器の制御装置。
【請求項５】
請求項１に記載の車両搭載機器の制御装置は、
前記第１ＣＰＵの異常の有無を判断する第１ＣＰＵ監視部と、前記第２ＣＰＵの異常の有無を判断する第２ＣＰＵ監視部とを備え、
前記第１ＣＰＵ状態判断部は、前記ＣＰＵ間通信が不能かつ前記第２電力供給部から供給される電力の電圧値が所定値以上のとき、又は前記第１ＣＰＵ監視部が前記第１ＣＰＵの異常と判断するとき、前記第１ＣＰＵの異常と判断し、
前記第２ＣＰＵ状態判断部は、前記ＣＰＵ間通信が不能かつ前記第１電力供給部から供給される電力の電圧値が所定値以上のとき、又は前記第２ＣＰＵ監視部が前記第２ＣＰＵの異常と判断するとき、前記第２ＣＰＵの異常と判断することを特徴とする車両搭載機器の制御装置。
【請求項６】
請求項５に記載の車両搭載機器の制御装置において、
前記第１ＣＰＵは、前記駆動部を制御する指令信号を演算する第１指令信号演算部を備え、
前記第２ＣＰＵは、前記駆動部を制御する指令信号を演算する第２指令信号演算部を備え、
前記第１指令信号演算部は、前記第２ＣＰＵ状態判断部が前記第２ＣＰＵの異常と判断するとき、前記駆動部を制御する指令信号を演算し、
前記第２指令信号演算部は、前記第１ＣＰＵ状態判断部が前記第１ＣＰＵの異常と判断するとき、前記駆動部を制御する指令信号を演算することを特徴とする車両搭載機器の制御装置。
【請求項７】
請求項１に記載の車両搭載機器の制御装置において、
前記第１ＣＰＵ間通信部は、第１の第１ＣＰＵ間通信部と第２の第１ＣＰＵ間通信部とを備え、
前記第２ＣＰＵ間通信部は、前記第１の第１ＣＰＵ間通信部との間で第１のＣＰＵ間通信を行う第１の第２ＣＰＵ間通信部と、前記第２の第１ＣＰＵ間通信部との間で第２のＣＰＵ間通信を行う第２の第２ＣＰＵ間通信部と、を備えることを特徴とする車両搭載機器の制御装置。
【請求項８】
請求項７に記載の車両搭載機器の制御装置は、
前記第１ＣＰＵの異常の有無を判断する第１ＣＰＵ監視部と、前記第２ＣＰＵの異常の有無を判断する第２ＣＰＵ監視部とを備え、
前記第１ＣＰＵ状態判断部は、前記第１のＣＰＵ間通信及び前記第２のＣＰＵ間通信が不能かつ前記第２電力供給部から供給される電力の電圧値が所定値以上のとき、又は前記第１ＣＰＵ監視部が前記第１ＣＰＵの異常と判断しかつ前記第１のＣＰＵ間通信及び前記第２のＣＰＵ間通信が不能のとき、前記第１ＣＰＵの異常と判断し、
前記第２ＣＰＵ状態判断部は、前記第１のＣＰＵ間通信及び前記第２のＣＰＵ間通信が不能かつ前記第１電力供給部から供給される電力の電圧値が所定値以上のとき、又は前記第２ＣＰＵ監視部が前記第２ＣＰＵの異常と判断しかつ前記第１のＣＰＵ間通信及び前記第２のＣＰＵ間通信が不能のとき、前記第２ＣＰＵの異常と判断することを特徴とする車両搭載機器の制御装置。
【請求項９】
請求項７に記載の車両搭載機器の制御装置において、
前記第１ＣＰＵ状態判断部は、前記第１のＣＰＵ間通信及び前記第２のＣＰＵ間通信が不能、かつ前記第２電力供給部から供給される電力の電圧値が所定値未満のとき、前記第１ＣＰＵがリセット状態であると判断し、
前記第２ＣＰＵ状態判断部は、前記第１のＣＰＵ間通信及び前記第２のＣＰＵ間通信が不能、かつ前記第１電力供給部から供給される電力の電圧値が所定値未満のとき、前記第２ＣＰＵがリセット状態であると判断することを特徴とする車両搭載機器の制御装置。
【請求項１０】
請求項７に記載の車両搭載機器の制御装置において、
前記第１ＣＰＵ状態判断部又は前記第２ＣＰＵ状態判断部は、前記第１のＣＰＵ間通信と前記第２のＣＰＵ間通信のうち、一方が通信可能であり他方が不能のとき、前記第１のＣＰＵ間通信と前記第２のＣＰＵ間通信のうち前記他方の異常と判断することを特徴とする車両搭載機器の制御装置。
【請求項１１】
請求項１０に記載の車両搭載機器の制御装置において、
前記第１ＣＰＵは、車両から送信される信号を受信する車両信号受信部と、前記駆動部を制御する指令信号を演算する第１指令信号演算部とを備え、
前記第２ＣＰＵは、前記駆動部を制御する指令信号を演算する第２指令信号演算部を備え、
前記第１指令信号演算部は、前記第２ＣＰＵ状態判断部が前記ＣＰＵ間通信の異常と判断するとき、前記駆動部を制御する指令信号を演算し、
前記第２指令信号演算部は、前記第１ＣＰＵ状態判断部が前記ＣＰＵ間通信の異常と判断するとき、前記駆動部を制御する指令信号を演算しないことを特徴とする車両搭載機器の制御装置。
【請求項１２】
請求項１１に記載の車両搭載機器の制御装置において、
前記第１指令信号演算部は、前記第２ＣＰＵ状態判断部が前記ＣＰＵ間通信の異常と判断するとき、前記駆動部を制御する指令信号の出力を減少させることを特徴とする車両搭載機器の制御装置。
【請求項１３】
請求項７に記載の車両搭載機器の制御装置において、
前記第１ＣＰＵ間通信部と前記第２ＣＰＵ間通信部は、互いに通信方式が異なることを特徴とする車両搭載機器の制御装置。
【請求項１４】
請求項１に記載の車両搭載機器の制御装置において、
前記第１ＣＰＵは、前記駆動部を制御する指令信号を演算する第１指令信号演算部を備え、
前記第２ＣＰＵは、前記駆動部を制御する指令信号を演算する第２指令信号演算部を備え、
前記第１指令信号演算部は、前記第２ＣＰＵ状態判断部が前記第２ＣＰＵのリセット状態であると判断するとき、少なくとも前記第２ＣＰＵが復帰するまで前記駆動部を制御する指令信号を演算し、
前記第２指令信号演算部は、前記第１ＣＰＵ状態判断部が前記第１ＣＰＵのリセット状態であると判断するとき、少なくとも前記第１ＣＰＵが復帰するまで前記駆動部を制御する制御信号を演算することを特徴とする車両搭載機器の制御装置。
【請求項１５】
請求項１に記載の車両搭載機器の制御装置において、
前記第１ＣＰＵは、前記第２ＣＰＵがリセット状態であると前記第２ＣＰＵ状態判断部が判断するとき、前記第１ＣＰＵをリセットし、
前記第２ＣＰＵは、前記第１ＣＰＵがリセット状態であると前記第１ＣＰＵ状態判断部が判断するとき、前記第２ＣＰＵをリセットすることを特徴とする車両搭載機器の制御装置。
【請求項１６】
請求項１に記載の車両搭載機器の制御装置において、
前記第１ＣＰＵ又は前記第２ＣＰＵの一方がリセット状態から復帰した後、他方のＣＰＵは、前記復帰した一方のＣＰＵに対して制御タイミングを同期させるための同期信号を出力することを特徴とする車両搭載機器の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両搭載機器の制御装置に関する。
【背景技術】
【０００２】
従来の車両搭載機器の制御装置としては、以下の特許文献１に記載されたものが知られている。【０００３】
すなわち、この制御装置では、第１ＣＰＵ及び第２ＣＰＵのリセットに際し、当該第１ＣＰＵと第２ＣＰＵを同時にリセットすることで、当該第１ＣＰＵ及び第２ＣＰＵの動作の安定性を確保している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０６−０５６０４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記従来の車両搭載機器の制御装置のように、常に第１ＣＰＵ及び第２ＣＰＵを同時にリセットさせてしまうと、当該リセット中は制御を介入できない問題がある。【０００６】
そこで、リセットの必要な一方のＣＰＵのみをリセットさせることとした場合、これによってＣＰＵ間通信が遮断されることになる。このため、リセット状態にない他方のＣＰＵからは、前記一方のＣＰＵの作動状態を適切に判断することができなくなる。【０００７】
すなわち、ＣＰＵ間通信が遮断された前記一方のＣＰＵについて、リセット状態にあるのか、それともＣＰＵ自体やＣＰＵ間通信に異常が発生しているのか、判別することが困難であった。【０００８】
本発明は、前記従来の技術的課題に鑑みて案出されたもので、ＣＰＵ間通信が遮断されたＣＰＵがリセット状態にあるか否かを判別することができる車両搭載機器の制御装置を提供するものである。
【課題を解決するための手段】
【０００９】
本発明は、とりわけ、第１ＣＰＵ及び第２ＣＰＵに、ＣＰＵ間通信の状態及び供給電源の電圧値、又はリセット信号に基づいて一方のＣＰＵの状態を判断する第１ＣＰＵ状態判断部及び第２ＣＰＵ状態判断部が設けられている。
【発明の効果】
【００１０】
本発明によれば、ＣＰＵ間通信が遮断されたＣＰＵがリセット状態にあるか否かを判別することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明を適用する車両用パワーステアリング装置の斜視図である。
【図２】図１に示すパワーステアリング装置のアクチュエータのシステム構成図である。
【図３】本発明の第１実施形態を表した図２に示す制御装置のシステム構成図である。
【図４】図３に示す第１ＣＰＵ及び第２ＣＰＵの制御ブロック図である。
【図５】図４に示す第１ＣＰＵ状態判断部及び第２ＣＰＵ状態判断部の制御内容を示すフローチャートである。
【図６】図４に示す第１ＣＰＵ状態判断部及び第２ＣＰＵ状態判断部の制御内容を示すフローチャートである。
【図７】図４に示す第１ＣＰＵ状態判断部及び第２ＣＰＵ状態判断部の制御内容を示すフローチャートである。
【図８】図５〜図７に示すＣＰＵ間通信の異常判断の制御内容を示すフローチャートである。
【図９】本発明の第１実施形態の変形例に係る車両搭載機器の制御装置のシステム構成図である。
【図１０】図９に示す第１ＣＰＵ状態判断部及び第２ＣＰＵ状態判断部の制御ブロック図である。
【図１１】本発明の第２実施形態に係る車両搭載機器の制御装置のシステム構成図である。
【図１２】図１１に示す第１ＣＰＵ及び第２ＣＰＵの制御ブロック図である。
【図１３】図１２に示す第１ＣＰＵ状態判断部及び第２ＣＰＵ状態判断部の制御内容を示すフローチャートである。
【発明を実施するための形態】
【００１２】
以下、本発明に係る車両搭載機器の制御装置の実施形態を図面に基づいて説明する。なお、下記の実施形態では、この制御装置を、従来と同様、自動車の電動パワーステアリング装置に適用したものを示している。
【００１３】
（パワーステアリング装置の構成）
図１は、本発明を適用するパワーステアリング装置のシステム構成図を示している。なお、本図の説明では、操舵軸１の回転軸線Ｚに平行な方向を「軸方向」、操舵軸１の回転軸線Ｚに直交する方向を「径方向」、そして操舵軸１の回転軸線Ｚ周りの方向を「周方向」として説明する。また、「軸方向」については、図１中の上側を「一端側」、下側を「他端側」として説明する。
【００１４】
図１に示すように、パワーステアリング装置は、運転者による操作に基づき操舵に供する操舵機構ＳＭと、運転者の操舵操作をアシストする操舵アシスト機構ＡＭと、を備える。
【００１５】
操舵機構ＳＭは、図示外のステアリングホイールに連係される操舵軸１と、図示外の転舵輪に連係される転舵軸としてのラックバー２とを有し、操舵軸１とラックバー２とは、図示外の変換機構を介して連係されている。変換機構は、操舵軸１（後述する出力軸１２）に形成された図示外のピニオン歯と、ラックバー２に形成された図示外のラック歯とで構成される、いわゆるラック・ピニオン機構である。
【００１６】
操舵軸１は、図示外のステアリングホイールと一体回転する入力軸１１と、ラックバー２に連係する出力軸１２とが図示外のトーションバーで連結されることにより構成される。入力軸１１は、軸方向一端側（図１の上端側）が図示外のステアリングホイールに接続されると共に、他端側が図示外のトーションバーに接続されている。出力軸１２は、軸方向一端側（図１の上端側）が図示外のトーションバーに接続されると共に、他端側がラックバー２に連係されている。すなわち、出力軸１２の他端側外周には図示外のピニオン歯が形成されていて、このピニオン歯がラックバー２の外側部に形成された図示外のラック歯に噛合することで、出力軸１２の回転がラックバー２の軸方向運動に変換されて伝達される。
【００１７】
ラックバー２は、軸方向に沿って延びるほぼ円筒状のラックハウジング２０の内周側に収容されていて、軸方向の両端部がそれぞれタイロッド２１，２１及び図示外のナックルアームを介して図示外の転舵輪に連係されている。すなわち、ラックバー２が軸方向へ移動することによって、タイロッド２１，２１を介して図示外のナックルアームが押し引きされることで、図示外の転舵輪の向きが変更される。
【００１８】
操舵アシスト機構ＡＭは、車両の運転状態に応じた操舵アシスト力を生成するいわゆる機電一体型のアクチュエータと、該アクチュエータが生成した操舵アシスト力を減速しつつラックバー２に伝達する伝達機構３と、を有する。
【００１９】
前記アクチュエータは、操舵アシスト力の生成に供する電動モータ４と、車両の運転状態の検出に供する各種センサ（例えば舵角センサＡＳ及びトルクセンサＴＳ、車速センサなど）の検出結果等に基づき電動モータ４を駆動制御する制御装置５と、を有する。舵角センサＡＳ及びトルクセンサＴＳは、１つのユニットとして一体的に構成され、操舵軸１の外周側に配置される。舵角センサＡＳは、入力軸１１の回転に伴い回転する図示外の１対の歯車の回転角度差に基づき、図示外のステアリングホイールの中立位置からの回転量である操舵角を検出する。トルクセンサＴＳは、入力軸１１と出力軸１２との相対回転変位量に基づき、運転者によって操舵軸１に入力された操舵トルクを検出する。
【００２０】
伝達機構３は、入力側プーリ３１と、出力側プーリ３２と、前記両プーリ３１，３２間に巻き掛けられたベルト部材３３と、出力側プーリ３２の回転を減速しながらラックバー２の軸方向運動に変換するボールねじ３４と、を有する。入力側プーリ３１は、電動モータ４の出力軸４３に固定され、出力軸４３の回転軸線に相当する第２基準軸Ａ２を中心に、出力軸４３と一体に回転する。出力側プーリ３２は、ラックバー２の外周側に配置され、ボールねじ３４を介してラックバー２に連係され、ラックバー２の中心軸線に相当する第１基準軸Ａ１を中心に、後述するナット３４１と一体に回転する。ベルト部材３３は、内部にガラス繊維や鋼線等が芯材として埋設された無端状のＶベルトであって、入力側プーリ３１と出力側プーリ３２とを同期回転させることで、入力側プーリ３１の回転力を出力側プーリ３２に伝達している。
【００２１】
ボールねじ３４は、ラックバー２の外周側に配置された筒状のナット３４１と、該ナット３４１とラックバー２の間に形成されたボール循環溝３４２に転動可能に設けられた複数のボール３４３と、ボール循環溝３４２の両端を繋ぎボール３４３の循環に供する図示外のチューブと、を有する。ボール循環溝３４２は、ラックバー２の外周に設けられた螺旋状の軸側ボールねじ溝３４２ａと、ナット３４１の内周に設けられた螺旋状のナット側ボールねじ溝３４２ｂと、から構成される。
【００２２】
電動モータ４は、いわゆる３相交流式の表面磁石型同期モータであり、モータハウジング４０の内周面に固定された筒状のステータ４１と、ステータ４１の内周側に所定の径方向隙間を介して配置される筒状のロータ４２と、ロータ４２の内周側に固定された出力軸４３と、を有する。モータハウジング４０は、ほぼ筒状を呈し、一端側がラックハウジング２０の軸方向中間部に延設された伝達機構収容部２０ａに接続され、他端側開口が後述する制御ハウジング５０により閉塞されている。出力軸４３の先端側（伝達機構３側）は、伝達機構収容部２０ａ内に臨み、入力側プーリ３１に接続されている。また、出力軸４３の基端側（制御装置５側）には、出力軸４３の回転角検出に供する図示外のモータ回転角センサが設けられている。すなわち、このモータ回転角センサの検出結果を制御装置５にフィードバックすることによって、電動モータ４が制御装置５により駆動制御される。
【００２３】
制御装置５は、電動モータ４の通電を制御するマイクロコンピュータ（後述の第１ＣＰＵ６１、第２ＣＰＵ８１）等の電子部品が搭載された制御基板５１が、角筒状の制御ハウジング５０の内部に収容されてなり、モータハウジング４０の他端側開口部に接続され固定される。制御装置５は、相互に連通する制御ハウジング５０とモータハウジング４０（伝達機構収容部２０ａ）の間で制御基板５１が電動モータ４や図示外のモータ回転角センサと結線されていて、モータ回転角センサの検出結果を基に操舵トルクや車両速度等に応じて電動モータ４を駆動制御する。制御ハウジング５０は、モータハウジング４０の他端部に被さる筒状のボディ５０ａと、該ボディ５０ａの他端側開口を閉塞するカバー５０ｂと、で構成される。
【００２４】
〔第１実施形態〕
図２〜図８は、本発明に係る車両搭載機器の制御装置の第１実施形態を示している。
【００２５】
（アクチュエータの構成）
図２は、図１に示すパワーステアリング装置の前記アクチュエータのシステム構成図を示している。図３は、本発明に係る車両搭載機器の制御装置の第１実施形態を示し、図２に示す制御装置５のシステム構成図を示している。
【００２６】
図２に示すように、前記アクチュエータは、図２中にそれぞれ一点鎖線で囲まれた第１三相コイル６８を駆動制御する第１制御部６０と、第２三相コイル８８を駆動制御する第２制御部８０を有する二重系の冗長化システムによって構成されている。
【００２７】
第１制御部６０は、第１電力供給部６３からの電力供給に基づいて種々の演算を行う第１ＣＰＵ６１と、この第１ＣＰＵ６１からの指令信号が入力される図示外のプリドライバによって駆動制御される第１インバータ回路６２と、を有する。他方、第２制御部８０は、第２電力供給部８３からの電力供給に基づいて種々の演算を行う第２ＣＰＵ８１と、この第２ＣＰＵ８１からの指令信号が入力される図示外の第２プリドライバによって駆動制御される第２インバータ回路８２と、を有する。
【００２８】
第１ＣＰＵ６１は、第１トルクセンサＴＳ１のメイン、サブセンサと電気的に接続され、該各センサから第１トルク信号Ｔｒ１（Ｍａｉｎ），Ｔｒ１（Ｓｕｂ）を受信する第１、第２の第１トルク信号受信部Ｔ１１，Ｔ１２を有する。また、第１ＣＰＵ６１は、第１モータ回転角センサＭＳ１のメイン、サブセンサと電気的に接続され、該各センサから第１モータ回転角信号θｍ１（Ｍａｉｎ），θm１（Ｓｕｂ）を受信する第１、第２の第１モータ回転角信号受信部Ｒ１１，Ｒ１２を有する。また、第１ＣＰＵ６１は、例えば車速信号など車両側から出力された各種信号を受信する車両信号受信部ＶＳを有する。
【００２９】
第２ＣＰＵ８１は、第２トルクセンサＴＳ２のメイン、サブセンサと電気的に接続され、該各センサから第２トルク信号Ｔｒ２（Ｍａｉｎ），Ｔｒ２（Ｓｕｂ）を受信する第１、第２の第２トルク信号受信部Ｔ２１，Ｔ２２を有する。また、第２ＣＰＵ８１は、第２モータ回転角センサＭＳ２のメイン、サブセンサと電気的に接続され、該各センサから第２モータ回転角信号θｍ２（Ｍａｉｎ），θm２（Ｓｕｂ）を受信する第１、第２の第２モータ回転角信号受信部Ｒ２１，Ｒ２２を有する。
【００３０】
また、第１制御部６０及び第２制御部８０は、第１ＣＰＵ６１及び第２ＣＰＵ８１の作動状態を監視する第１ＣＰＵ監視部６４及び第２ＣＰＵ監視部８４を有する。第１ＣＰＵ監視部６４及び第２ＣＰＵ監視部８４は、それぞれ監視対象となる第１ＣＰＵ６１及び第２ＣＰＵ８１に異常が発生したと判断した場合に、第１インバータ回路６２及び第２インバータ回路８２への電力供給を遮断する機能を有する。すなわち、第１ＣＰＵ監視部６４は、車載のバッテリＢＴと第１インバータ回路６２の間に配置された第１フェールセーフリレー６５及び第１インバータ回路６２に遮断信号を出力することにより、第１インバータ回路６２に対する電力供給を遮断する。同様に、第２ＣＰＵ監視部８４は、バッテリＢＴと第２インバータ回路８２との間に配置された第２フェールセーフリレー８５及び第２インバータ回路８２に遮断信号を出力することにより、第２インバータ回路８２に対する電力供給を遮断する。
【００３１】
さらに、第１制御部６０及び第２制御部８０は、必要に応じて第１ＣＰＵ６１及び第２ＣＰＵ８１に第１リセット信号Ｒｓ１及び第２リセット信号Ｒｓ２を出力する第１リセット部６６及び第２リセット部８６を有する。第１リセット部６６及び第２リセット部８６は、例えば電源ＯＮ時や瞬時の停電（電圧降下）時など所定のタイミングにおける第１ＣＰＵ６１及び第２ＣＰＵ８１の初期化を司る。
【００３２】
また、第１ＣＰＵ６１及び第２ＣＰＵ８１は、それぞれ相手方のＣＰＵ６１，８１との間で信号の送受信であるＣＰＵ間通信を行う第１ＣＰＵ間通信部６７及び第２ＣＰＵ間通信部８７を有する。すなわち、第１ＣＰＵ間通信部６７及び第２ＣＰＵ間通信部８７を介して相互に通信を行うことで、第１ＣＰＵ６１及び第２ＣＰＵ８１の作動状態を相互に監視している。この際、第１ＣＰＵ間通信部６７と第２ＣＰＵ間通信部８７は、例えば第１ＣＰＵ間通信部６７ではシリアル通信、第２ＣＰＵ間通信部８７ではパラレル通信など、互いに異なる通信方式を採用する。
【００３３】
第１インバータ回路６２及び第２インバータ回路８２は、ＭＯＳ−ＦＥＴに代表されるようなスイッチング素子によって構成され、対応する図示外のプリドライバからの指令信号に応じてバッテリＢＴから供給された直流電流を三相交流電流に変換し、第１三相コイル６８及び第２三相コイル８８へ供給する。なお、第１インバータ回路６２は、第１、第２の第１電流検出部Ｅ１１，Ｅ１２と電気的に接続され、該各検出部Ｅ１１，Ｅ１２により検出された第１インバータ回路６２の電流が第１ＣＰＵ６１にフィードバックされる。同様に、第２インバータ回路８２は、第１、第２の第２電流検出部Ｅ２１，Ｅ２２と電気的に接続され、該各検出部Ｅ２１，Ｅ２２により検出された第２インバータ回路８２の電流が第２ＣＰＵ８１にフィードバックされる。
【００３４】
電動モータ４は、三相交流電力に基づいて駆動される、いわゆる三相インダクションモータであって、ステータ４１（図１参照）の内周側に形成される図示外のティースに、第１ｕ相コイル６８ｕ、第１ｖ相コイル６８ｖ、第１ｗ相コイル６８ｗ、第２ｕ相コイル８８ｕ、第２ｖ相コイル８８ｖ、第２ｗ相コイル８８ｗが巻かれている。すなわち、ステータ４１は、第１ｕ，ｖ，ｗ相コイル６８ｕ，６８ｖ，６８ｗからなる第１三相コイル６８と、第２ｕ，ｖ，ｗ相コイル８８ｕ，８８ｖ，８８ｗからなる第２三相コイル８８と、を有する。そして、この２系統の三相コイル６８，８８によってロータ４２及び出力軸４３（図１参照）が駆動される。
【００３５】
図４は、図３に示す第１ＣＰＵ６１及び第２ＣＰＵ８１の制御ブロック図を示している。
【００３６】
図４に示すように、第１ＣＰＵ６１は、第１ＣＰＵ故障診断部７１と、第１ＣＰＵ間通信部６７と、第１ＣＰＵ間通信診断部７２と、第２ＣＰＵリセット状態判断部７３と、第２ＣＰＵ状態判断部７４と、第１指令信号演算部７５と、第１リセット実行部７６と、を有する。
【００３７】
第１ＣＰＵ故障診断部７１は、第１ＣＰＵ６１の異常状態を検出し、その情報を第１ＣＰＵ監視部６４に出力する。第１ＣＰＵ監視部６４は、第１ＣＰＵ６１に異常が生じていると判断した場合、前述のように、第１フェールセーフリレー６５及び第１インバータ回路６２に遮断信号を出力し、バッテリＢＴからの電力供給を遮断する。また、第１ＣＰＵ故障診断部７１は、診断結果を第１ＣＰＵ間通信部６７（後述する第１の第１ＣＰＵ間通信部６７ａ及び第２の第１ＣＰＵ間通信部６７ｂ）に出力し、第１ＣＰＵ６１の異常を第２ＣＰＵ８１に伝達する。
【００３８】
第１ＣＰＵ間通信部６７は、第１の第１ＣＰＵ間通信部６７ａと、第２の第１ＣＰＵ間通信部６７ｂと、からなる二重系によって構成されている。また、第１ＣＰＵ間通信部６７は、前記相互監視により第２ＣＰＵ８１がリセット状態から復帰したと第２ＣＰＵ状態判断部７４が判断したときは、第２ＣＰＵ８１に対し、相互の制御タイミングを同期させるための同期信号を出力する。
【００３９】
第１ＣＰＵ間通信診断部７２は、第１の第１ＣＰＵ間通信診断部７２ａと、第２の第１ＣＰＵ間通信診断部７２ｂとを有する。そして、第１の第１ＣＰＵ間通信診断部７２ａにより第１の第１ＣＰＵ間通信部６７ａを通じた第１のＣＰＵ間通信の正常・異常が判断され、第２の第１ＣＰＵ間通信診断部７２ｂにより第２の第１ＣＰＵ間通信部６７ｂを通じた第２のＣＰＵ間通信の正常・異常が判断される。
【００４０】
第２ＣＰＵリセット状態判断部７３は、所定条件に基づいて第２ＣＰＵ８１がリセット状態にあると判断した場合に、その情報を第２ＣＰＵ状態判断部７４に出力する。具体的には、後述するように、第２ＣＰＵリセット状態判断部７３は、バッテリＢＴから供給される電圧ＶＢが所定値を下回る状態が検出され、かつ第１の第１ＣＰＵ間通信診断部７２ａ及び第２の第１ＣＰＵ間通信診断部７２ｂの通信停止状態が所定時間以上継続した場合に、第２ＣＰＵ８１がリセット状態にあると判断する。
【００４１】
第２ＣＰＵ状態判断部７４は、第１の第１ＣＰＵ間通信診断部７２ａ及び第２の第１ＣＰＵ間通信診断部７２ｂの診断結果に基づいて第１ＣＰＵ６１の通信機能の状態を判断すると共に、第１の第１ＣＰＵ間通信部６７ａ及び第２の第１ＣＰＵ間通信部６７ｂを通じた第１のＣＰＵ間通信及び第２のＣＰＵ間通信の情報に基づいて第２ＣＰＵ８１の正常・異常を判断する。すなわち、この判断は、第１の第１ＣＰＵ間通信診断部７２ａ及び第２の第１ＣＰＵ間通信診断部７２ｂの診断結果が共に正常である場合に実行される。
【００４２】
第２ＣＰＵ８１の正常・異常の具体的な判断基準としては、第１の第１ＣＰＵ間通信部６７ａ及び第２の第１ＣＰＵ間通信部６７ｂの各ＣＰＵ間通信（第１のＣＰＵ間通信及び第２のＣＰＵ間通信）が共に正常であると認識された場合は、第２ＣＰＵ８１が正常であると判断される。一方、第１の第１ＣＰＵ間通信部６７ａ及び第２の第１ＣＰＵ間通信部６７ｂの各ＣＰＵ間通信（第１のＣＰＵ間通信及び第２のＣＰＵ間通信）が共に異常であると認識された場合は、第２ＣＰＵ８１が異常であると判断される。そして、第１の第１ＣＰＵ間通信部６７ａ及び第２の第１ＣＰＵ間通信部６７ｂのＣＰＵ間通信（第１のＣＰＵ間通信及び第２のＣＰＵ間通信）のうち、一方のＣＰＵ間通信が正常であり、他方のＣＰＵ間通信が異常である、と判断が食い違った場合は、他方のＣＰＵ間通信の異常であると判断される。なお、第２ＣＰＵ８１の正常・異常は、例えば所定の変数を第１の第１ＣＰＵ間通信部６７ａ及び第２の第１ＣＰＵ間通信部６７ｂから送信し、受信側で同じ値が送られてきたかどうかで判断することができる。
【００４３】
さらに、第２ＣＰＵ状態判断部７４では、第２ＣＰＵ８１のリセット状態や、第２ＣＰＵ８１の異常、並びに第１の第１ＣＰＵ間通信部６７ａ及び第２の第１ＣＰＵ間通信部６７ｂを通じた第１のＣＰＵ間通信及び第２のＣＰＵ間通信の状態に基づき、第１制御部６０において、電動モータ４の駆動制御を継続、遮断又は出力低減の状態へ移行させると共に、必要に応じて車両側に警告表示する。
【００４４】
第１指令信号演算部７５は、第１、第２の第１トルク信号受信部Ｔ１１，Ｔ１２（図３参照）から取り込まれたトルク信号と、車両信号受信部ＶＳ（図３参照）から取り込まれた車速信号とを基に、所定のアシスト制御量Ｍａｐ（図示外）を参照して第１基本指令信号Ｉｂ１を算出する。また、第１指令信号演算部７５は、第２ＣＰＵ状態判断部７４がＣＰＵ間通信の異常と判断するとき、第１インバータ回路６２を制御する指令信号である第１制御指令信号Ｉｃ１を演算する。このように、第１指令信号演算部７５では、第１基本指令信号Ｉｂ１及び第１制御指令信号Ｉｃ１等からなる第１指令信号Ｉｏ１が演算され、該第１指令信号Ｉｏ１に基づき、第１インバータ回路６２を介して電動モータ４が駆動制御される。
【００４５】
また、第１指令信号演算部７５は、第２ＣＰＵ状態判断部７４が第２ＣＰＵ８１のリセット状態であると判断するとき、少なくとも第２ＣＰＵ８１が復帰するまで第２指令信号Ｉｏ２を演算する。すなわち、第２ＣＰＵ８１がリセット状態と判断されるとき、第２ＣＰＵ８１が再起動して復帰するまでの間、第１ＣＰＵ６１のみでアシスト制御を継続させる。なお、第２ＣＰＵ８１が復帰した後は、第１ＣＰＵ６１及び第２ＣＰＵ８１の両方のＣＰＵによりアシスト制御を継続させてもよく、また、その他の制御に移行するようにしてもよい。
【００４６】
第１リセット実行部７６は、第１ＣＰＵ６１の第１リセット信号受信部Ｒ１に入力された第１リセット信号Ｒｓ１に基づき、第１ＣＰＵ６１のリセットを実行する。なお、当該ＣＰＵリセット自体は、第１ＣＰＵ６１のハード機能に基づくものである。また、第１リセット実行部７６は、第２ＣＰＵ８１がリセット状態にあると第２ＣＰＵ状態判断部７４が判断するときは、該第２ＣＰＵ８１のリセットに伴い第１ＣＰＵ６１のリセットを実行する。
【００４７】
以下、第２ＣＰＵ８１についても、第１ＣＰＵ６１と同様に構成されている。すなわち、第２ＣＰＵ８１は、第２ＣＰＵ故障診断部９１と、第２ＣＰＵ間通信部８７と、第２ＣＰＵ間通信診断部９２と、第１ＣＰＵリセット状態判断部９３と、第１ＣＰＵ状態判断部９４と、第２指令信号演算部９５と、第２リセット実行部９６と、を有する。
【００４８】
第２ＣＰＵ故障診断部９１は、第２ＣＰＵ８１の異常状態を検出し、その情報を第２ＣＰＵ監視部８４に出力する。第２ＣＰＵ監視部８４は、第２ＣＰＵ８１に異常が生じていると判断した場合、前述のように、第２フェールセーフリレー８５及び第２インバータ回路８２に遮断信号を出力し、バッテリＢＴからの電力供給を遮断する。また、第２ＣＰＵ故障診断部９１は、診断結果を第２ＣＰＵ間通信部８７（後述する第１の第２ＣＰＵ間通信部８７ａ及び第２の第２ＣＰＵ間通信部８７ｂ）に出力し、第２ＣＰＵ８１の異常を第１ＣＰＵ６１に伝達する。
【００４９】
第２ＣＰＵ間通信部８７は、第１の第２ＣＰＵ間通信部８７ａと、第２の第２ＣＰＵ間通信部８７ｂと、からなる二重系によって構成されている。また、第２ＣＰＵ間通信部８７は、前記相互監視により第１ＣＰＵ６１がリセット状態から復帰したと第１ＣＰＵ状態判断部９４が判断したときは、第１ＣＰＵ６１に対し、相互の制御タイミングを同期させるための同期信号を出力する。
【００５０】
第２ＣＰＵ間通信診断部９２は、第１の第２ＣＰＵ間通信診断部９２ａと、第２の第２ＣＰＵ間通信診断部９２ｂとを有する。そして、第１の第２ＣＰＵ間通信診断部９２ａにより第１の第２ＣＰＵ間通信部８７ａを通じた第１のＣＰＵ間通信の正常・異常が判断され、第２の第２ＣＰＵ間通信診断部９２ｂにより第２の第２ＣＰＵ間通信部８７ｂを通じた第２のＣＰＵ間通信の正常・異常が判断される。
【００５１】
第１ＣＰＵリセット状態判断部９３は、所定条件に基づいて第１ＣＰＵ６１がリセット状態にあると判断した場合に、その情報を第１ＣＰＵ状態判断部９４に出力する。具体的には、後述するように、第１ＣＰＵリセット状態判断部９３は、バッテリＢＴから供給される電圧ＶＢが所定値を下回る状態が検出され、かつ第１の第２ＣＰＵ間通信診断部９２ａ及び第２の第２ＣＰＵ間通信診断部９２ｂの通信停止状態が所定時間以上継続した場合に、第１ＣＰＵ６１がリセット状態にあると判断する。
【００５２】
第１ＣＰＵ状態判断部９４は、第１の第２ＣＰＵ間通信診断部９２ａ及び第２の第２ＣＰＵ間通信診断部９２ｂの診断結果に基づいて第２ＣＰＵ８１の通信機能の状態を判断すると共に、第１の第２ＣＰＵ間通信部８７ａ及び第２の第２ＣＰＵ間通信部８７ｂを通じた第１のＣＰＵ間通信及び第２のＣＰＵ間通信の情報に基づいて第１ＣＰＵ６１の正常・異常を判断する。すなわち、この判断は、第１の第２ＣＰＵ間通信診断部９２ａ及び第２の第２ＣＰＵ間通信診断部９２ｂの診断結果が共に正常である場合に実行される。
【００５３】
第１ＣＰＵ６１の正常・異常の具体的な判断基準としては、第１の第２ＣＰＵ間通信部８７ａ及び第２の第２ＣＰＵ間通信部８７ｂの各ＣＰＵ間通信（第１のＣＰＵ間通信及び第２のＣＰＵ間通信）が共に正常であると認識された場合は、第１ＣＰＵ６１が正常であると判断される。一方、第１の第２ＣＰＵ間通信部８７ａ及び第２の第２ＣＰＵ間通信部８７ｂの各ＣＰＵ間通信（第１のＣＰＵ間通信及び第２のＣＰＵ間通信）が共に異常であると認識された場合は、第１ＣＰＵ６１が異常であると判断される。そして、第１の第２ＣＰＵ間通信部８７ａ及び第２の第２ＣＰＵ間通信部８７ｂのＣＰＵ間通信（第１のＣＰＵ間通信及び第２のＣＰＵ間通信）のうち、一方のＣＰＵ間通信が正常であり、他方のＣＰＵ間通信が異常である、と判断が食い違った場合は、他方のＣＰＵ間通信が異常であると判断される。なお、第１ＣＰＵ６１の正常・異常は、例えば所定の変数を第１の第２ＣＰＵ間通信部８７ａ及び第２の第２ＣＰＵ間通信部８７ｂから送信し、受信側で同じ値が送られてきたかどうかで判断することができる。
【００５４】
さらに、第１ＣＰＵ状態判断部９４では、第１ＣＰＵ６１のリセット状態や、第１ＣＰＵ６１の異常、並びに第１の第２ＣＰＵ間通信部８７ａ及び第２の第２ＣＰＵ間通信部８７ｂを通じた第１のＣＰＵ間通信及び第２のＣＰＵ間通信の状態に基づき、第２制御部８０において、電動モータ４の駆動制御を継続、遮断又は出力低減の状態へ移行させると共に、必要に応じて車両側に警告表示する。
【００５５】
第２指令信号演算部９５は、第１、第２の第２トルク信号受信部Ｔ２１，Ｔ２２（図３参照）から取り込まれたトルク信号と、車両信号受信部ＶＳ（図３参照）から取り込まれた車速信号とを基に、所定のアシスト制御量Ｍａｐ（図示外）を参照して第２基本指令信号Ｉｂ２を算出する。また、第２指令信号演算部９５は、第１ＣＰＵ状態判断部９４がＣＰＵ間通信の異常と判断するとき、第２インバータ回路８２を制御する指令信号である第２制御指令信号Ｉｃ２を演算する。このように、第２指令信号演算部９５では、第２基本指令信号Ｉｂ２及び第２制御指令信号Ｉｃ２等からなる第２指令信号Ｉｏ２が演算され、該第２指令信号Ｉｏ２に基づき、第２インバータ回路８２を介して電動モータ４が駆動制御される。
【００５６】
また、第２指令信号演算部９５は、第１ＣＰＵ状態判断部９４が第１ＣＰＵ６１のリセット状態であると判断するとき、少なくとも第１ＣＰＵ６１が復帰するまで第２指令信号Ｉｏ２を演算する。すなわち、第１ＣＰＵ６１がリセット状態と判断されるとき、第１ＣＰＵ６１が再起動して復帰するまでの間、第２ＣＰＵ８１のみでアシスト制御を継続させる。なお、第１ＣＰＵ６１が復帰した後は、第１ＣＰＵ６１及び第２ＣＰＵ８１の両方のＣＰＵによりアシスト制御を継続させてもよく、また、その他の制御に移行するようにしてもよい。
【００５７】
第２リセット実行部９６は、第２ＣＰＵ８１の第２リセット信号受信部Ｒ２に入力された第２リセット信号Ｒｓ２に基づき、第２ＣＰＵ８１のリセットを実行する。なお、当該ＣＰＵリセット自体は、第２ＣＰＵ８１のハード機能に基づくものである。また、第２リセット実行部９６は、第１ＣＰＵ６１がリセット状態にあると第１ＣＰＵ状態判断部９４が判断するときは、該第１ＣＰＵ６１のリセットに伴い第２ＣＰＵ８１のリセットを実行する。
【００５８】
図５〜図７は、第１ＣＰＵ状態判断部９４及び第２ＣＰＵ状態判断部７４の各制御内容を表した一連のフローチャートを示している。ここで、第１ＣＰＵ状態判断部９４及び第２ＣＰＵ状態判断部７４の両制御内容は共通するものである。このため、以下では、便宜上、第２ＣＰＵ状態判断部７４の制御内容のみを説明することとし、第１ＣＰＵ状態判断部９４の制御内容については、具体的な説明を省略する。
【００５９】
図５に示すように、本制御フローでは、まず、バッテリ電圧ＶＢを読み込んだ後（ステップＳ１０１）、第１のＣＰＵ間通信の情報を取り込み（ステップＳ１０２）、さらに第２のＣＰＵ間通信の情報を取り込む（ステップＳ１０３）。
【００６０】
次に、他方のＣＰＵ（本実施形態では第２ＣＰＵ８１）に係るリセットフラグＦｒ２がセットされているか否かを判断し（ステップＳ１０４）、Ｙｅｓと判断された場合には、ステップＳ１１５に移行する。
【００６１】
一方、ステップＳ１０４においてＮｏと判断された場合には、続いて、第１のＣＰＵ間通信についての異常、すなわち第１のＣＰＵ間通信異常フラグＦｃ１がセットされているか否かを判断する（ステップＳ１０５）。なお、かかる第１のＣＰＵ間通信の異常判断の具体的な内容については、図８に示すサブフローチャートを用いて後に詳述する（以下、本制御フローにおいて同じ）。
【００６２】
ステップＳ１０５においてＮｏと判断された場合には、第２のＣＰＵ間通信の復帰処理を実行し（ステップＳ１１３）、その後リセット状態カウンタＣｒをインクリメントして（ステップＳ１１４）、本プログラムを終了する。なお、第２のＣＰＵ間通信の復帰処理とは、例えば所定のＲＡＭの初期化や通信周期のシンクロなどを行う（以下、本制御フローにおいて同じ）。
【００６３】
一方、ステップＳ１０５においてＹｅｓと判断された場合は、続いて、第２のＣＰＵ間通信についての異常、すなわち第２のＣＰＵ間通信異常フラグＦｃ２がセットされているか否かを判断する（ステップＳ１０６）。なお、この第２のＣＰＵ間通信の異常判断については、前記第１のＣＰＵ間通信の異常判断と同様である（以下、本制御フローにおいて同じ）。
【００６４】
ステップＳ１０６においてＮｏと判断された場合には、第１のＣＰＵ間通信の復帰処理を実行し（ステップＳ１１１）、その後リセット状態カウンタＣｒをインクリメントして（ステップＳ１１２）、本プログラムを終了する。なお、第１のＣＰＵ間通信の復帰処理とは、第１のＣＰＵ間通信の復帰処理と同様に、例えば所定のＲＡＭの初期化や通信周期のシンクロなどを行う（以下、本制御フローにおいて同じ）。
【００６５】
一方、ステップＳ１０６においてＹｅｓと判断された場合は、続いて、バッテリ電圧ＶＢが所定値Ｖｘを下回っているか否かを判断する（ステップＳ１０７）。ここで、Ｎｏと判断された場合は、リセット状態カウンタＣｒをインクリメントして（ステップＳ１１０）、本プログラムを終了する。なお、本実施形態では、所定値Ｖｘは、「５〜６ボルト」に設定されている。
【００６６】
一方、ステップＳ１０７においてＹｅｓと判断された場合は、リセット信号を出力、すなわちリセットフラグＦｒ２をセットし（ステップＳ１０８）、その後自身のＣＰＵ（本実施形態では第１ＣＰＵ６１）の状態を検知して（ステップＳ１０９）、本プログラムを終了する。このように、本実施形態においては、第１のＣＰＵ間通信とバッテリ電圧ＶＢの情報に基づき、第２ＣＰＵ８１のリセット状態を判断する。
【００６７】
続いて、前記ステップＳ１０４においてＹｅｓと判断された場合は、図６に示すように、バッテリ電圧ＶＢが所定値Ｖｘ以上であるか否かを判断し（ステップＳ１１５）、Ｎｏと判断された場合には、本プログラムを終了する。
【００６８】
一方、ステップＳ１１５においてＹｅｓと判断された場合には、続いて、前記ステップＳ１０５と同様に、第１のＣＰＵ間通信異常フラグＦｃ１がセットされているか否かを判断する（ステップＳ１１６）。ここで、Ｎｏと判断された場合には、ステップＳ１３２に移行する。
【００６９】
一方、ステップＳ１１６においてＹｅｓと判断された場合には、続いて、前記ステップＳ１０６と同様に、第２のＣＰＵ間通信異常フラグＦｃ２がセットされているか否かを判断する（ステップＳ１１７）。ここで、Ｎｏと判断された場合には、続いて、リセット状態カウンタＣｒが所定値Ｃｘ以上であるか否かを判断する（ステップＳ１２５）。なお、前記リセット状態カウンタＣｒは、いわゆるタイマーカウンタであり、本実施形態では、所定値Ｃｘは、「１秒」に設定されている。
【００７０】
ステップＳ１２５においてＮｏと判断された場合は、第１のＣＰＵ間通信の復帰処理を実行し（ステップＳ１３０）、その後リセット状態カウンタＣｒをインクリメントして（ステップＳ１３１）、本プログラムを終了する。
【００７１】
一方、ステップＳ１２５においてＹｅｓと判断された場合は、続いて、バッテリ電圧ＶＢが所定値Ｖｘ以上であるか否かを判断し（ステップＳ１２６）、Ｎｏと判断された場合には、本プログラムを終了する。
【００７２】
ステップＳ１２６においてＹｅｓと判断された場合には、リセットフラグＦｒ２を解除した後（ステップＳ１４４）、第１のＣＰＵ間通信の異常判断が確定し（ステップＳ１２７）、前記アシスト制御を継続する。そして、当該第１のＣＰＵ間通信の異常について警告を出力すると共に（ステップＳ１２８）、当該異常の内容を出力し（ステップＳ１２９）、本プログラムを終了する。ここで、前記アシスト制御の継続にあたっては、当該アシスト制御をそのまま継続するほか、例えば電動モータ４の出力を低減して当該アシスト制御を継続するようにしてもよい（以下、本制御フローチャートにおいて同じ。）
また、前記ステップＳ１１７においてＹｅｓと判断された場合には、続いて、リセット状態カウンタＣｒが所定値Ｃｘ以上であるか否かを判断する（ステップＳ１１８）。
【００７３】
ここで、Ｎｏと判断された場合は、第１のＣＰＵ間通信の復帰処理を実行すると共に（ステップＳ１２２）、第２のＣＰＵ間通信の復帰処理を実行し（ステップＳ１２３）、その後リセット状態カウンタＣｒをインクリメントして（ステップＳ１２４）、本プログラムを終了する。
【００７４】
一方、ステップＳ１１８においてＹｅｓと判断された場合は、リセットフラグＦｒ２を解除した後（ステップＳ１４３）、第１ＣＰＵ自体の異常判断が確定し（ステップＳ１１９）、前記アシスト制御を継続する。そして、当該第１ＣＰＵ自体の異常について警告を出力すると共に（ステップＳ１２０）、当該異常の内容を出力し（ステップＳ１２１）本プログラムを終了する。
【００７５】
続いて、前記ステップＳ１１６においてＮｏと判断された場合には、図７に示すように、第２のＣＰＵ間通信異常フラグＦｃ２がセットされているか否かを判断する（ステップＳ１３２）。ここで、Ｎｏと判断された場合は、リセットフラグＦｒ２を解除した後（ステップＳ１４０）、第１ＣＰＵの正常判断が確定し（ステップＳ１４１）、その後リセット発生記録を出力して（ステップＳ１４２）、本プログラムを終了する。
【００７６】
一方、ステップＳ１３２においてＹｅｓと判断された場合には、続いて、リセット状態カウンタＣｒが所定値Ｃｘ以上であるか否かを判断する（ステップＳ１３３）。ここで、Ｎｏと判断された場合は、第２のＣＰＵ間通信の復帰処理を実行し（ステップＳ１３８）、その後リセット状態カウンタＣｒをインクリメントして（ステップＳ１３９）、本プログラムを終了する。
【００７７】
一方、ステップＳ１３３においてＹｅｓと判断された場合は、続いて、バッテリ電圧ＶＢが所定値Ｖｘ以上であるか否かを判断し（ステップＳ１３４）、Ｎｏと判断された場合には、本プログラムを終了する。
【００７８】
ステップＳ１３４においてＹｅｓと判断された場合には、リセットフラグＦｒ２を解除した後（ステップＳ１４５）、第２のＣＰＵ間通信の異常判断が確定し（ステップＳ１３５）、前記アシスト制御を継続する。そして、当該第２のＣＰＵ間通信の異常について警告を出力すると共に（ステップＳ１３６）、当該異常の内容を出力し（ステップＳ１３７）、本プログラムを終了する。
【００７９】
図８は、第１のＣＰＵ間通信及び第２のＣＰＵ間通信の異常判断に係る制御内容を表したフローチャートを示している。ここで、第１のＣＰＵ間通信及び第２のＣＰＵ間通信の異常判断は共通するものである。このため、以下では、便宜上、第２のＣＰＵ間通信の異常判断のみを説明することとし、第１のＣＰＵ間通信の異常判断については、具体的な説明を省略する。
【００８０】
図８に示すように、本制御フローでは、まず、前回通信データ更新カウンタＣｂと今回通信データ更新カウンタＣｎが一致していないか否かを判断する（ステップＳ２０１）。
【００８１】
ここで、Ｎｏと判断された場合には、データが更新されていないということになり、続いて、第１タイマーカウンタＴｍ１が所定値Ｔｘ１以上となっているか否かを判断する（ステップＳ２１０）。Ｙｅｓと判断された場合には、リセットフラグＦｒ２をセットし（ステップＳ２１８）、第２のＣＰＵ間通信の異常状態が確定して、本プログラムを終了する。
【００８２】
一方、ステップＳ２１０においてＮｏと判断された場合は、第１タイマーカウンタＴｍ１をインクリメントして（ステップＳ２１１）、ステップＳ２０３に移行する。
【００８３】
また、ステップＳ２０１においてＹｅｓと判断された場合には、第１タイマーカウンタＴｍ１をクリアした後（ステップＳ２０２）、ステップＳ２０３に移行する。
【００８４】
ステップＳ２０３では、通信データ長Ｄｌが所定値Ｄｘ以下であるか否かを判断する（ステップＳ２０３）。
【００８５】
ここで、Ｎｏと判断された場合には、データ長が異常であるということになり、続いて、第２タイマーカウンタＴｍ２が所定値Ｔｘ２以上となっているか否かを判断する（ステップＳ２１２）。Ｙｅｓと判断された場合には、リセットフラグＦｒ２をセットし（ステップＳ２１８）、第２のＣＰＵ間通信の異常状態が確定して、本プログラムを終了する。
【００８６】
一方、ステップＳ２１２においてＮｏと判断された場合は、第２タイマーカウンタＴｍ２をインクリメントして（ステップＳ２１３）、ステップＳ２０５に移行する。
【００８７】
また、ステップＳ２０３においてＹｅｓと判断された場合には、第２タイマーカウンタＴｍ２をクリアした後（ステップＳ２０４）、ステップＳ２０５に移行する。
【００８８】
ステップＳ２０５では、受信ＣＲＣと送信ＣＲＣが一致しているか否かを判断する（ステップＳ２０５）。
【００８９】
ここで、Ｎｏと判断された場合には、データが化けているということになり、続いて、第３タイマーカウンタＴｍ３が所定値Ｔｘ３以上となっているか否かを判断する（ステップＳ２１４）。Ｙｅｓと判断された場合には、リセットフラグＦｒ２をセットし（ステップＳ２１８）、第２のＣＰＵ間通信の異常状態が確定して、本プログラムを終了する。
【００９０】
一方、ステップＳ２１４においてＮｏと判断された場合は、第３タイマーカウンタＴｍ３をインクリメントして（ステップＳ２１５）、ステップＳ２０７に移行する。
【００９１】
また、ステップＳ２０５においてＹｅｓと判断された場合には、第３タイマーカウンタＴｍ３をクリアした後（ステップＳ２０６）、ステップＳ２０７に移行する。
【００９２】
ステップＳ２０７では、通信ステータスが正常であるか否かを判断する（ステップＳ２０７）。
【００９３】
ここで、Ｎｏと判断された場合には、通信の自己診断がＮＧということになり、続いて、第４タイマーカウンタＴｍ４が所定値Ｔｘ４以上となっているか否かを判断する（ステップＳ２１６）。Ｙｅｓと判断された場合には、リセットフラグＦｒ２をセットし（ステップＳ２１８）、第２のＣＰＵ間通信の異常状態が確定して、本プログラムを終了する。
【００９４】
一方、ステップＳ２１６においてＮｏと判断された場合は、第４タイマーカウンタＴｍ４をインクリメントして（ステップＳ２１７）、ステップＳ２０９に移行する。
【００９５】
また、ステップＳ２０７においてＹｅｓと判断された場合には、第４タイマーカウンタＴｍ４をクリアした後（ステップＳ２０８）、ステップＳ２０９に移行する。
【００９６】
ステップＳ２０９では、リセットフラグＦｒ２を解除し（ステップＳ２０９）、第２のＣＰＵ間通信の正常状態が確定し、本プログラムを終了する。
【００９７】
（本実施形態の作用効果）
前記従来の車両搭載機器の制御装置（電動パワーステアリング装置）のように、常に第１ＣＰＵ及び第２ＣＰＵを同時にリセットさせてしまうと、当該リセット中は電動パワーステアリング装置のアシスト制御を介入できない問題があった。
【００９８】
一方、リセットの必要な一方のＣＰＵのみをリセットさせることとした場合、これによってＣＰＵ間通信が遮断されることになる。このため、リセット状態にない他方のＣＰＵからは、前記一方のＣＰＵの作動状態を適切に判断することができなくなる。すなわち、ＣＰＵ間通信が遮断された前記一方のＣＰＵについて、リセット状態にあるのか、それともＣＰＵ自体やＣＰＵ間通信に異常が発生しているのか、判別することが困難であり、その後の適切な制御の障害となっていた。
【００９９】
これに対して、本実施形態に係る車両搭載機器の制御装置では、以下の効果が奏せられることで、前記従来の車両搭載機器の制御装置の課題を解決することができる。
【０１００】
すなわち、本実施形態に係る車両搭載機器の制御装置（制御装置５）は、車両搭載機器の制御装置であって、車両搭載機器たるパワーステアリング装置の駆動部である電動モータ４を制御する指令信号としての第１指令信号Ｉｏ１及び第２指令信号Ｉｏ２）を演算する第１ＣＰＵ６１及び第２ＣＰＵ８１と、第１ＣＰＵ６１に第１リセット信号Ｒｓ１を出力する第１リセット部６６と、第２ＣＰＵ８１に第２リセット信号Ｒｓ２を出力する第２リセット部８６と、第１ＣＰＵ６１に設けられ、第１ＣＰＵ６１と第２ＣＰＵ８１との間で行われる信号の送受信であるＣＰＵ間通信を行う第１ＣＰＵ間通信部６７と、第２ＣＰＵ８１に設けられ、前記ＣＰＵ間通信を行う第２ＣＰＵ間通信部８７と、第１ＣＰＵ６１に電力を供給する第１電力供給部６３と、第２ＣＰＵ８１に電力を供給する第２電力供給部８３と、第１ＣＰＵ６１に設けられ、前記ＣＰＵ間通信の状態及び第１電力供給部６３から供給される電力の電圧値（バッテリ電圧ＶＢ）、又は第２リセット信号Ｒｓ２に基づき、第２ＣＰＵ８１の状態を判断する第２ＣＰＵ状態判断部７４と、第２ＣＰＵ８１に設けられ、前記ＣＰＵ間通信の状態及び第２電力供給部８３から供給される電力の電圧値（バッテリ電圧ＶＢ）、又は第１リセット信号Ｒｓ１に基づき、第１ＣＰＵ６１の状態を判断する第１ＣＰＵ状態判断部９４と、を有する。
【０１０１】
このように、本実施形態では、第１ＣＰＵ６１及び第２ＣＰＵ８１のうち一方のＣＰＵにおいて、とりわけＣＰＵ間通信が異常（実行不能もしくは停止）状態にあり、かつバッテリ電圧ＶＢが所定値Ｖｘを下回っているとき、一方のＣＰＵがリセット状態であると判断できる。これにより、他方のＣＰＵにおける、その後の処理を適切に行うことができる。
【０１０２】
また、本実施形態では、第１ＣＰＵ状態判断部９４は、ＣＰＵ間通信が停止又は不能、及び第２電力供給部８３から供給される電力の電圧値（バッテリ電圧ＶＢ）が所定値Ｖｘ以上、かつ第１リセット信号Ｒｓ１が出力されていないとき、第１ＣＰＵ６１の異常と判断し、第２ＣＰＵ状態判断部７４は、ＣＰＵ間通信が停止又は不能、及び第１電力供給部６３から供給される電力の電圧値（バッテリ電圧ＶＢ）が所定値Ｖｘ以上、かつ第２リセット信号Ｒｓ２が出力されていないとき、第２ＣＰＵ８１の異常と判断する。
【０１０３】
このように、バッテリ電圧ＶＢが正常であり、かつ第１リセット信号Ｒｓ１及び第２リセット信号Ｒｓ２が出力されていない状況において、ＣＰＵ間通信が異常（停止又は不能）状態にあるときは、ＣＰＵがリセット状態にあるのではなく、ＣＰＵ自体の異常であると判断することができる。これにより、その後の処理を適切に行うことができる。
【０１０４】
また、本実施形態では、第１ＣＰＵ状態判断部９４は、ＣＰＵ間通信が可能なとき、第１ＣＰＵ６１から送信される信号に基づき第１ＣＰＵ６１の異常の有無を判断し、第２ＣＰＵ状態判断部７４は、ＣＰＵ間通信が可能なとき、第２ＣＰＵ８１から送信される信号に基づき第２ＣＰＵ８１の異常の有無を判断する。
【０１０５】
このように、ＣＰＵ間通信が可能なときは、該ＣＰＵ間通信の情報を基に判断することにより、各ＣＰＵ６１，８１の自己診断機能（ステップＳ１０９参照）の結果を相手側のＣＰＵに反映させ、その後の処理を適切に行うことができる。
【０１０６】
また、本実施形態では、第１ＣＰＵ６１は、前記駆動部に相当する電動モータ４を制御する指令信号である第１指令信号Ｉｏ１を演算する第１指令信号演算部７５を備え、第２ＣＰＵ８１は、前記駆動部に相当する電動モータ４を制御する指令信号である第２指令信号Ｉｏ２を演算する第２指令信号演算部９５を備え、第１指令信号演算部７５は、第２ＣＰＵ状態判断部７４が第２ＣＰＵ８１の異常と判断するとき、前記駆動部に相当する電動モータ４を制御する指令信号（第１指令信号Ｉｏ１）を演算し、第２指令信号演算部９５は、第１ＣＰＵ状態判断部９４が第１ＣＰＵ６１の異常と判断するとき、前記駆動部に相当する電動モータ４を制御する指令信号（第２指令信号Ｉｏ２）を演算する。
【０１０７】
このように、第１ＣＰＵ６１と第２ＣＰＵ８１の一方が異常と判断されるとき、他方のＣＰＵでもって前記アシスト制御を継続することで（ステップＳ１１９〜Ｓ１２０参照）、運転者の利便性を向上させることができる。
【０１０８】
また、本実施形態では、第１ＣＰＵ６１の異常の有無を判断する第１ＣＰＵ監視部６４と、第２ＣＰＵ８１の異常の有無を判断する第２ＣＰＵ監視部８４とを備え、第１ＣＰＵ状態判断部９４は、ＣＰＵ間通信が不能かつ第２電力供給部８３から供給される電力の電圧値（バッテリ電圧ＶＢ）が所定値Ｖｘ以上のとき、又は第１ＣＰＵ監視部６４が第１ＣＰＵ６１の異常と判断するとき、第１ＣＰＵ６１の異常と判断し、第２ＣＰＵ状態判断部７４は、ＣＰＵ間通信が不能かつ第１電力供給部６３から供給される電力の電圧値（バッテリ電圧ＶＢ）が所定値Ｖｘ以上のとき、又は第２ＣＰＵ監視部８４が第２ＣＰＵ８１の異常と判断するとき、第２ＣＰＵ８１の異常と判断する。
【０１０９】
とりわけ、本実施形態では、第１、第２ＣＰＵ状態判断部７４，９４によって、ＣＰＵ間通信が不能であり、かつ第１、第２電力供給部６３，８３から供給されるバッテリ電圧ＶＢが所定値Ｖｘ以上のとき、一方のＣＰＵが異常であると判断できる。これにより、他方のＣＰＵにおける、その後の処理を適切に行うことができる。
【０１１０】
また、本実施形態では、第１ＣＰＵ６１は、前記駆動部に相当する電動モータ４を制御する指令信号である第１指令信号Ｉｏ１を演算する第１指令信号演算部７５を備え、第２ＣＰＵ８１は、前記駆動部に相当する電動モータ４を制御する指令信号である第２指令信号Ｉｏ２を演算する第２指令信号演算部を備え、第１指令信号演算部７５は、第２ＣＰＵ状態判断部７４が第２ＣＰＵ８１の異常と判断するとき、前記駆動部に相当する電動モータ４を制御する指令信号（第１指令信号Ｉｏ１）を演算し、第２指令信号演算部９５は、第１ＣＰＵ状態判断部９４が第１ＣＰＵ６１の異常と判断するとき、前記駆動部に相当する電動モータ４を制御する指令信号（第２指令信号Ｉｏ２）を演算することを特徴とする車両搭載機器の制御装置。
【０１１１】
このように、第１ＣＰＵ６１と第２ＣＰＵ８１の一方が異常と判断されるとき、他方のＣＰＵでもって前記アシスト制御を継続することで（ステップＳ１１９〜Ｓ１２０参照）、運転者の利便性を向上させることができる。
【０１１２】
また、本実施形態では、第１ＣＰＵ間通信部６７は、第１の第１ＣＰＵ間通信部６７ａと第２の第１ＣＰＵ間通信部６７ｂとを備え、第２ＣＰＵ間通信部８７は、第１の第１ＣＰＵ間通信部６７ａとの間で第１のＣＰＵ間通信を行う第１の第２ＣＰＵ間通信部８７ａと、第２の第１ＣＰＵ間通信部６７ｂとの間で第２のＣＰＵ間通信を行う第２の第２ＣＰＵ間通信部８７ｂと、を備える。
【０１１３】
このように、第１、第２ＣＰＵ間通信部６７，７７を冗長系に構成することで、制御装置５の信頼性を向上させることができる。
【０１１４】
また、本実施形態では、第１ＣＰＵ６１の異常の有無を判断する第１ＣＰＵ監視部６４と、第２ＣＰＵ８１の異常の有無を判断する第２ＣＰＵ監視部８４とを備え、第１ＣＰＵ状態判断部９４は、第１のＣＰＵ間通信及び第２のＣＰＵ間通信が不能かつ第２電力供給部８３から供給される電力の電圧値（バッテリ電圧ＶＢ）が所定値Ｖｘ以上のとき、又は第１ＣＰＵ監視部６４が第１ＣＰＵ６１の異常と判断しかつ第１のＣＰＵ間通信及び第２のＣＰＵ間通信が不能のとき、第１ＣＰＵ６１の異常と判断し、第２ＣＰＵ状態判断部７４は、第１のＣＰＵ間通信及び第２のＣＰＵ間通信が不能かつ第１電力供給部６３から供給される電力の電圧値（バッテリ電圧ＶＢ）が所定値Ｖｘ以上のとき、又は第２ＣＰＵ監視部８４が第２ＣＰＵ８１の異常と判断しかつ第１のＣＰＵ間通信及び第２のＣＰＵ間通信が不能のとき、第２ＣＰＵ８１の異常と判断する。
【０１１５】
とりわけ、本実施形態では、第１、第２ＣＰＵ状態判断部７４，９４により、ＣＰＵ間通信が不能であり、かつ第１、第２電力供給部６３，８３から供給されるバッテリ電圧ＶＢが所定値Ｖｘ以上のとき、一方のＣＰＵが異常であると判断できる。これにより、他方のＣＰＵにおける、その後の処理を適切に行うことができる。
【０１１６】
また、本実施形態では、第１ＣＰＵ状態判断部９４は、第１のＣＰＵ間通信及び第２のＣＰＵ間通信が不能、かつ第２電力供給部８３から供給される電力の電圧値（バッテリ電圧ＶＢ）が所定値Ｖｘ未満のとき、第１ＣＰＵ６１がリセット状態であると判断し、第２ＣＰＵ状態判断部７４は、第１のＣＰＵ間通信及び第２のＣＰＵ間通信が不能、かつ第１電力供給部６３から供給される電力の電圧値（バッテリ電圧ＶＢ）が所定値Ｖｘ未満のとき、第２ＣＰＵ８１がリセット状態であると判断する。
【０１１７】
このように、第１、第２ＣＰＵ状態判断部７４，９４により、ＣＰＵ間通信が不能であり、かつ第１、第２電力供給部６３，８３から供給されるバッテリ電圧ＶＢが所定値Ｖｘ未満のとき、一方のＣＰＵがリセット状態であると判断できる。これにより、他方のＣＰＵにおける、その後の処理を適切に行うことができる。
【０１１８】
また、本実施形態では、第１ＣＰＵ状態判断部９４又は第２ＣＰＵ状態判断部７４は、第１のＣＰＵ間通信と第２のＣＰＵ間通信のうち、一方が通信可能であり他方が不能のとき、第１のＣＰＵ間通信と第２のＣＰＵ間通信のうち他方の異常と判断する。
【０１１９】
このように、第１、第２ＣＰＵ６１，８１が異常、又はリセット状態のときは、第１、第２のＣＰＵ間通信の両方が通信不能状態となるが、一方のみが通信不能のときは、ＣＰＵ間通信の異常と判断することができる。これにより、その後の処理を適切に行うことができる。
【０１２０】
また、本実施形態では、第１ＣＰＵ間通信部６７と第２ＣＰＵ間通信部８７は、互いに通信方式が異なる。
【０１２１】
このように、第１ＣＰＵ間通信部６７と第２ＣＰＵ間通信部８７とで、互いに通信方式が異ならせることにより、共通の原因による第１ＣＰＵ間通信部６７と第２ＣＰＵ間通信部８７の同時故障を抑制することができる。
【０１２２】
また、本実施形態では、第１ＣＰＵ６１は、前記駆動部に相当する電動モータ４を制御する指令信号である第１指令信号Ｉｏ１を演算する第１指令信号演算部７５を備え、第２ＣＰＵ８１は、前記駆動部に相当する電動モータ４を制御する指令信号である第２指令信号Ｉｏ２を演算する第２指令信号演算部９５を備え、第１指令信号演算部７５は、第２ＣＰＵ状態判断部７４が第２ＣＰＵ８１のリセット状態であると判断するとき、少なくとも第２ＣＰＵ８１が復帰するまで前記駆動部に相当する電動モータ４を制御する指令信号（第１指令信号Ｉｏ１）を演算し第２指令信号演算部９５は、第１ＣＰＵ状態判断部９４が第１ＣＰＵ６１のリセット状態であると判断するとき、少なくとも第１ＣＰＵ６１が復帰するまで前記駆動部に相当する電動モータ４を制御する制御信号（第２指令信号Ｉｏ２）を演算する。
【０１２３】
このように、一方のＣＰＵがリセット状態と判断されるときは、そのＣＰＵが再起動して復帰するまでの間は他方のＣＰＵでアシスト制御を継続させることで、運転者の利便性を向上させることができる。
【０１２４】
また、本実施形態では、第１ＣＰＵ６１は、第２ＣＰＵ８１がリセット状態であると第２ＣＰＵ状態判断部７４が判断するとき、第１ＣＰＵ６１をリセットし、第２ＣＰＵ８１は、第１ＣＰＵ６１がリセット状態であると第１ＣＰＵ状態判断部９４が判断するとき、第２ＣＰＵ８１をリセットする。
【０１２５】
このように、一方のＣＰＵがリセット状態にあると判断されるときは、自身のＣＰＵもリセットさせることで、両方のＣＰＵを安定した状態で駆動することができる。
【０１２６】
また、本実施形態では、第１ＣＰＵ６１又は第２ＣＰＵ８１の一方がリセット状態から復帰した後、他方のＣＰＵは、前記復帰した一方のＣＰＵに対して制御タイミングを同期させるための同期信号を出力する。
【０１２７】
このように、ＣＰＵのリセットに伴って、当該リセットから復帰したＣＰＵに対して同期信号を出力することで、当該リセットによりずれた周期を同期させることができる。
【０１２８】
（変形例）
図９、図１０は、本発明に係る車両搭載機器の制御装置の第１実施形態の変形例を示している。なお、本変形例では、一方のＣＰＵ監視部からの情報が他方のＣＰＵに直接入力されるように構成したものであって、他の構成については前記第１実施形態と同様である。よって、前記第１実施形態と同じ構成については、同一の符号を付すことにより、その説明を省略する。
【０１２９】
図９は、制御装置５のシステム構成図を示し、図１０は、第１ＣＰＵ６１及び第２ＣＰＵ８１の制御ブロック図を示している。
【０１３０】
図９、図１０に示すように、本変形例では、第２ＣＰＵ監視部８４から出力された第２ＣＰＵ８１の異常判断情報が、第１ＣＰＵ６１の第２ＣＰＵ状態判断部７４に直接入力されると共に、第１ＣＰＵ監視部６４から出力された第１ＣＰＵ６１の異常判断情報が、第２ＣＰＵ８１の第１ＣＰＵ状態判断部９４に直接入力されるようになっている。
【０１３１】
すなわち、本変形例では、第２ＣＰＵ状態判断部７４は第２ＣＰＵ監視部８４からの異常判断情報を直接受信して、第２ＣＰＵ監視部８４が第２ＣＰＵ８１の異常と判断するとき、当該第２ＣＰＵ監視部８４からの異常判断情報に基づき、第２ＣＰＵ状態判断部７４は、第２ＣＰＵ８１の異常であると判断する。一方、第１ＣＰＵ状態判断部９４は第１ＣＰＵ監視部６４からの異常判断情報を直接受信して、第１ＣＰＵ監視部６４が第１ＣＰＵ６１の異常と判断するとき、当該第１ＣＰＵ監視部６４からの異常判断情報に基づき、第１ＣＰＵ状態判断部９４は、第１ＣＰＵ６１の異常であると判断する。
【０１３２】
より具体的には、第２ＣＰＵ状態判断部７４は、第１のＣＰＵ間通信及び第２のＣＰＵ間通信が不能であり、かつ第２ＣＰＵ監視部８４が第２ＣＰＵ８１の異常と判断したとき、該第２ＣＰＵ８１の異常と判断する。一方、第１ＣＰＵ状態判断部９４は、第１のＣＰＵ間通信及び第２のＣＰＵ間通信が不能であり、かつ第１ＣＰＵ監視部６４が第１ＣＰＵ６１の異常と判断したとき、該第１ＣＰＵ６１の異常と判断する。
【０１３３】
このように、本変形例によれば、第２ＣＰＵ監視部８４が第２ＣＰＵ８１の異常と判断したとき、第２ＣＰＵ状態判断部７４が第２ＣＰＵ８１の異常と判断し、第１ＣＰＵ監視部６４が第１ＣＰＵ６１の異常と判断したとき、第１ＣＰＵ状態判断部９４が第１ＣＰＵ６１の異常と判断する。これにより、相手側のＣＰＵの異常を判断できると共に、該相手側のＣＰＵの異常の検出精度が向上する。その結果、相手側のＣＰＵの状態をより適切に把握することが可能となって、自身のＣＰＵにおけるその後の処理をより適切に行うことができる。
【０１３４】
また、上述のように、本変形例では、第１、第２のＣＰＵ間通信が不能であり、かつ第２ＣＰＵ監視部８４が第２ＣＰＵ８１の異常と判断したとき、第２ＣＰＵ８１の異常と判断し、第１、第２のＣＰＵ間通信が不能であり、かつ第１ＣＰＵ監視部６４が第１ＣＰＵ６１の異常と判断したとき、第１ＣＰＵ６１の異常と判断する。これにより、相手側のＣＰＵの異常の検出精度がさらに向上し、自身のＣＰＵにおけるその後の処理のさらなる最適化に供される。
【０１３５】
〔第２実施形態〕
図１１〜図１３は、本発明に係る車両搭載機器の制御装置の第２実施形態を示している。なお、本実施形態では、第１、第２ＣＰＵ間通信とバッテリ電圧ＶＢの情報に基づき行っていた前記第１実施形態における第１ＣＰＵ６１及び第２ＣＰＵ８１のリセット状態の判断を、第１リセット部６６及び第２リセット部８６からのリセット信号に基づいて行うようにしたものであり、他の構成については前記第１実施形態と同様である。よって、前記第１実施形態と同じ構成については、同一の符号を付すことにより、その説明を省略する。
【０１３６】
図１１は、制御装置５のシステム構成図を示し、図１２は、第１ＣＰＵ６１及び第２ＣＰＵ８１の制御ブロック図を示している。図１３は、第１ＣＰＵ状態判断部９４及び第２ＣＰＵ状態判断部７４の各制御内容を表したフローチャートを示している。なお、図１３は、第１、第２ＣＰＵ状態判断部７４，９４の各制御内容を表したフローチャートの一部であり、図６、図７及び図１３により一連の制御フローチャートを構成するものである。
【０１３７】
図１１、図１２に示すように、本実施形態では、第１リセット信号Ｒｓ１が、第２ＣＰＵ８１の第１ＣＰＵリセット状態判断部９３に直接入力されると共に、第２リセット信号Ｒｓ２が、第１ＣＰＵ６１の第２ＣＰＵリセット状態判断部７３に直接入力されるようになっている。そして、第１ＣＰＵ６１及び第２ＣＰＵ８１は、他方のＣＰＵから直接入力された当該リセット信号に基づいて他方のＣＰＵのリセット状態を判断する。
【０１３８】
具体的には、図１３に示すように、前記第１実施形態のＣＰＵ状態判断フローチャートのステップＳ１０７に相当するステップＳ１４６で、第２リセット信号Ｒｓ２を受信しているか否かを判断する（ステップＳ１４６）。すなわち、前記ステップＳ１０６においてＹｅｓと判断された場合は、第２リセット信号Ｒｓ２を受信しているか否かを判断する（ステップＳ１４６）。
【０１３９】
ここで、Ｎｏと判断された場合には、リセット状態カウンタＣｒをインクリメントして（ステップＳ１１０）、本プログラムを終了する。一方、ステップＳ１４６においてＹｅｓと判断された場合には、リセットフラグＦｒ２をセットし（ステップＳ１０８）、その後自身のＣＰＵ（本実施形態では第１ＣＰＵ６１）の状態を検知して（ステップＳ１０９）、本プログラムを終了する。
【０１４０】
このように、本実施形態においては、第１リセット信号Ｒｓ１の情報に基づき、第２ＣＰＵ８１のリセット状態を判断する。また、その他の制御フローの説明は前記第１実施形態と同様であるため、図１３に図５と共通のステップ番号を付すことにより、具体的な説明を省略する。さらに、第１ＣＰＵ６１のリセット状態の判断についても、上記第２ＣＰＵ８１のリセット状態の判断と同様であるため、具体的な説明を省略する。
【０１４１】
以上のように、とりわけ相手側のＣＰＵから直接受信したリセット信号（第１リセット信号Ｒｓ１及び第２リセット信号Ｒｓ２）によっても、一方のＣＰＵがリセット状態であると判断することができ、前記第１実施形態と同様の作用効果が奏せられる。
【０１４２】
本発明は前記実施形態等の構成に限定されるものではなく、本発明の作用効果を奏し得る範囲内であれば、適用する車両搭載機器の仕様等に応じて自由に変更可能である。
【０１４３】
例えば、前記各実施形態では、第１，第２三相コイル６８，８８が同一の電動モータ（電動モータ４）を協働して駆動するように構成されているが、当該第１，第２三相コイル６８，８８がそれぞれ別個の電動モータを駆動するような構成としてもよい。
【０１４４】
また、前記実施形態では、第１ＣＰＵ状態判断部９４がＣＰＵ間通信の異常と判断するとき、第２指令信号演算部９５は、前記駆動部に相当する電動モータ４を制御する指令信号（第２指令信号Ｉｏ２）を演算するようにしていた。しかし、第１ＣＰＵ状態判断部９４がＣＰＵ間通信の異常と判断するとき、第２指令信号演算部９５においては、前記駆動部に相当する電動モータ４を制御する指令信号（第２指令信号Ｉｏ２）を演算しないようにしてもよい。
【０１４５】
すなわち、前記実施形態の一変形例として、第１ＣＰＵ６１は、車両から送信される信号を受信する車両信号受信部ＶＳと、前記駆動部に相当する電動モータ４を制御する指令信号である第１指令信号Ｉｏ１を演算する第１指令信号演算部７５とを備え、第２ＣＰＵ８１は、前記駆動部に相当する電動モータ４を制御する指令信号である第２指令信号Ｉｏ２を演算する第２指令信号演算部９５を備え、第１指令信号演算部７５は、第２ＣＰＵ状態判断部７４がＣＰＵ間通信の異常と判断するとき、前記駆動部に相当する電動モータ４を制御する指令信号（第１指令信号Ｉｏ１）を演算し、第２指令信号演算部９５は、第１ＣＰＵ状態判断部９４がＣＰＵ間通信の異常と判断するとき、前記駆動部に相当する電動モータ４を制御する指令信号（第２指令信号Ｉｏ２）を演算しないようにしてもよい。
【０１４６】
このように、第２ＣＰＵ８１は、車両信号受信部ＶＳを有さず、ＣＰＵ間通信により第１ＣＰＵ６１を経由して車両からの信号を受信している場合には、第２ＣＰＵ８１自体に異常は発生していないものの、ＣＰＵ間通信異常により、第２ＣＰＵ８１において車両からの信号を受信できない状態が起こりうる。そこで、第２ＣＰＵ８１側による制御を中止し、車両からの信号を受信可能な第１ＣＰＵ６１側のみで継続制御を行うことにより、制御装置５の信頼性を向上させることができる。
【０１４７】
また、第１指令信号演算部７５は、第２ＣＰＵ状態判断部７４がＣＰＵ間通信の異常と判断するとき、前記駆動部に相当する電動モータ４を制御する指令信号である第１指令信号Ｉｏ１の出力を減少させるようにしてもよい。
【０１４８】
このように、電動モータ４の出力を低下させることで、アシスト制御を継続しつつ、パワーステアリング装置の異常を運転者に知らせることができるメリットがある。
【０１４９】
以上説明した実施形態等に基づく車両搭載機器の制御装置としては、例えば、以下に述べる態様のものが考えられる。
【０１５０】
すなわち、当該車両搭載機器の制御装置は、その１つの態様において、車両搭載機器の制御装置であって、前記車両搭載機器の駆動部を制御する指令信号を演算する第１ＣＰＵ及び第２ＣＰＵと、前記第１ＣＰＵに第１リセット信号を出力する第１リセット部と、前記第２ＣＰＵに第２リセット信号を出力する第２リセット部と、前記第１ＣＰＵに設けられ、前記第１ＣＰＵと前記第２ＣＰＵとの間で行われる信号の送受信であるＣＰＵ間通信を行う第１ＣＰＵ間通信部と、前記第２ＣＰＵに設けられ、前記ＣＰＵ間通信を行う第２ＣＰＵ間通信部と、前記第１ＣＰＵに電力を供給する第１電力供給部と、前記第２ＣＰＵに電力を供給する第２電力供給部と、前記第１ＣＰＵに設けられ、前記ＣＰＵ間通信の状態及び前記第１電力供給部から供給される電力の電圧値、又は前記第２リセット信号に基づき、前記第２ＣＰＵの状態を判断する第２ＣＰＵ状態判断部と、前記第２ＣＰＵに設けられ、前記ＣＰＵ間通信の状態及び前記第２電力供給部から供給される電力の電圧値、又は前記第１リセット信号に基づき、前記第１ＣＰＵの状態を判断する第１ＣＰＵ状態判断部と、を有する。
【０１５１】
前記車両搭載機器の制御装置の好ましい態様において、前記第１ＣＰＵ状態判断部は、前記ＣＰＵ間通信が停止又は不能、及び前記第２電力供給部から供給される電力の電圧値が所定値以上、かつ前記第１リセット信号が出力されていないとき、前記第１ＣＰＵの異常と判断し、前記第２ＣＰＵ状態判断部は、前記ＣＰＵ間通信が停止又は不能、及び前記第１電力供給部から供給される電力の電圧値が所定値以上、かつ前記第２リセット信号が出力されていないとき、前記第２ＣＰＵの異常と判断する。
【０１５２】
別の好ましい態様では、前記車両搭載機器の制御装置の態様のいずれかにおいて、前記第１ＣＰＵ状態判断部は、前記ＣＰＵ間通信が可能なとき、前記第１ＣＰＵから送信される信号に基づき前記第１ＣＰＵの異常の有無を判断し、前記第２ＣＰＵ状態判断部は、前記ＣＰＵ間通信が可能なとき、前記第２ＣＰＵから送信される信号に基づき前記第２ＣＰＵの異常の有無を判断する。
【０１５３】
さらに別の好ましい態様では、前記車両搭載機器の制御装置の態様のいずれかにおいて、前記第１ＣＰＵは、前記駆動部を制御する指令信号を演算する第１指令信号演算部を備え、前記第２ＣＰＵは、前記駆動部を制御する指令信号を演算する第２指令信号演算部を備え、前記第１指令信号演算部は、前記第２ＣＰＵ状態判断部が前記第２ＣＰＵの異常と判断するとき、前記駆動部を制御する指令信号を演算し、前記第２指令信号演算部は、前記第１ＣＰＵ状態判断部が前記第１ＣＰＵの異常と判断するとき、前記駆動部を制御する指令信号を演算する。
【０１５４】
さらに別の好ましい態様では、前記車両搭載機器の制御装置の態様のいずれかにおいて、前記第１ＣＰＵの異常の有無を判断する第１ＣＰＵ監視部と、前記第２ＣＰＵの異常の有無を判断する第２ＣＰＵ監視部とを備え、前記第１ＣＰＵ状態判断部は、前記ＣＰＵ間通信が不能かつ前記第２電力供給部から供給される電力の電圧値が所定値以上のとき、又は前記第１ＣＰＵ監視部が前記第１ＣＰＵの異常と判断するとき、前記第１ＣＰＵの異常と判断し、前記第２ＣＰＵ状態判断部は、前記ＣＰＵ間通信が不能かつ前記第１電力供給部から供給される電力の電圧値が所定値以上のとき、又は前記第２ＣＰＵ監視部が前記第２ＣＰＵの異常と判断するとき、前記第２ＣＰＵの異常と判断する。
【０１５５】
さらに別の好ましい態様では、前記車両搭載機器の制御装置の態様のいずれかにおいて、前記第１ＣＰＵは、前記駆動部を制御する指令信号を演算する第１指令信号演算部を備え、前記第２ＣＰＵは、前記駆動部を制御する指令信号を演算する第２指令信号演算部を備え、前記第１指令信号演算部は、前記第２ＣＰＵ状態判断部が前記第２ＣＰＵの異常と判断するとき、前記駆動部を制御する指令信号を演算し、前記第２指令信号演算部は、前記第１ＣＰＵ状態判断部が前記第１ＣＰＵの異常と判断するとき、前記駆動部を制御する指令信号を演算する。
【０１５６】
さらに別の好ましい態様では、前記車両搭載機器の制御装置の態様のいずれかにおいて、前記第１ＣＰＵ間通信部は、第１の第１ＣＰＵ間通信部と第２の第１ＣＰＵ間通信部とを備え、前記第２ＣＰＵ間通信部は、前記第１の第１ＣＰＵ間通信部との間で第１のＣＰＵ間通信を行う第１の第２ＣＰＵ間通信部と、前記第２の第１ＣＰＵ間通信部との間で第２のＣＰＵ間通信を行う第２の第２ＣＰＵ間通信部と、を備える。
【０１５７】
さらに別の好ましい態様では、前記車両搭載機器の制御装置の態様のいずれかにおいて、前記第１ＣＰＵの異常の有無を判断する第１ＣＰＵ監視部と、前記第２ＣＰＵの異常の有無を判断する第２ＣＰＵ監視部とを備え、前記第１ＣＰＵ状態判断部は、前記第１のＣＰＵ間通信及び前記第２のＣＰＵ間通信が不能かつ前記第２電力供給部から供給される電力の電圧値が所定値以上のとき、又は前記第１ＣＰＵ監視部が前記第１ＣＰＵの異常と判断しかつ前記第１のＣＰＵ間通信及び前記第２のＣＰＵ間通信が不能のとき、前記第１ＣＰＵの異常と判断し、前記第２ＣＰＵ状態判断部は、前記第１のＣＰＵ間通信及び前記第２のＣＰＵ間通信が不能かつ前記第１電力供給部から供給される電力の電圧値が所定値以上のとき、又は前記第２ＣＰＵ監視部が前記第２ＣＰＵの異常と判断しかつ前記第１のＣＰＵ間通信及び前記第２のＣＰＵ間通信が不能のとき、前記第２ＣＰＵの異常と判断する。
【０１５８】
さらに別の好ましい態様では、前記車両搭載機器の制御装置の態様のいずれかにおいて、前記第１ＣＰＵ状態判断部は、前記第１のＣＰＵ間通信及び前記第２のＣＰＵ間通信が不能、かつ前記第２電力供給部から供給される電力の電圧値が所定値未満のとき、前記第１ＣＰＵがリセット状態であると判断し、前記第２ＣＰＵ状態判断部は、前記第１のＣＰＵ間通信及び前記第２のＣＰＵ間通信が不能、かつ前記第１電力供給部から供給される電力の電圧値が所定値未満のとき、前記第２ＣＰＵがリセット状態であると判断する。
【０１５９】
さらに別の好ましい態様では、前記車両搭載機器の制御装置の態様のいずれかにおいて、前記第１ＣＰＵ状態判断部又は前記第２ＣＰＵ状態判断部は、前記第１のＣＰＵ間通信と前記第２のＣＰＵ間通信のうち、一方が通信可能であり他方が不能のとき、前記第１のＣＰＵ間通信と前記第２のＣＰＵ間通信のうち前記他方の異常と判断する。
【０１６０】
さらに別の好ましい態様では、前記車両搭載機器の制御装置の態様のいずれかにおいて、前記第１ＣＰＵは、車両から送信される信号を受信する車両信号受信部と、前記駆動部を制御する指令信号を演算する第１指令信号演算部とを備え、前記第２ＣＰＵは、前記駆動部を制御する指令信号を演算する第２指令信号演算部を備え、前記第１指令信号演算部は、前記第２ＣＰＵ状態判断部が前記ＣＰＵ間通信の異常と判断するとき、前記駆動部を制御する指令信号を演算し、前記第２指令信号演算部は、前記第１ＣＰＵ状態判断部が前記ＣＰＵ間通信の異常と判断するとき、前記駆動部を制御する指令信号を演算しない。
【０１６１】
さらに別の好ましい態様では、前記車両搭載機器の制御装置の態様のいずれかにおいて、前記第１指令信号演算部は、前記第２ＣＰＵ状態判断部が前記ＣＰＵ間通信の異常と判断するとき、前記駆動部を制御する指令信号の出力を減少させる。
【０１６２】
さらに別の好ましい態様では、前記車両搭載機器の制御装置の態様のいずれかにおいて、前記第１ＣＰＵ間通信部と前記第２ＣＰＵ間通信部は、互いに通信方式が異なる。
【０１６３】
さらに別の好ましい態様では、前記車両搭載機器の制御装置の態様のいずれかにおいて、前記第１ＣＰＵは、前記駆動部を制御する指令信号を演算する第１指令信号演算部を備え、前記第２ＣＰＵは、前記駆動部を制御する指令信号を演算する第２指令信号演算部を備え、前記第１指令信号演算部は、前記第２ＣＰＵ状態判断部が前記第２ＣＰＵのリセット状態であると判断するとき、少なくとも前記第２ＣＰＵが復帰するまで前記駆動部を制御する指令信号を演算し、前記第２指令信号演算部は、前記第１ＣＰＵ状態判断部が前記第１ＣＰＵのリセット状態であると判断するとき、少なくとも前記第１ＣＰＵが復帰するまで前記駆動部を制御する制御信号を演算する。
【０１６４】
さらに別の好ましい態様では、前記車両搭載機器の制御装置の態様のいずれかにおいて、前記第１ＣＰＵは、前記第２ＣＰＵがリセット状態であると前記第２ＣＰＵ状態判断部が判断するとき、前記第１ＣＰＵをリセットし、前記第２ＣＰＵは、前記第１ＣＰＵがリセット状態であると前記第１ＣＰＵ状態判断部が判断するとき、前記第２ＣＰＵをリセットする。
【０１６５】
さらに別の好ましい態様では、前記車両搭載機器の制御装置の態様のいずれかにおいて、前記第１ＣＰＵ又は前記第２ＣＰＵの一方がリセット状態から復帰した後、他方のＣＰＵは、前記復帰した一方のＣＰＵに対して制御タイミングを同期させるための同期信号を出力する。
【図１】
2018230197.tif 000003
【図２】
2018230197.tif 000004
【図３】
2018230197.tif 000005
【図４】
2018230197.tif 000006
【図５】
2018230197.tif 000007
【図６】
2018230197.tif 000008
【図７】
2018230197.tif 000009
【図８】
2018230197.tif 000010
【図９】
2018230197.tif 000011
【図１０】
2018230197.tif 000012
【図１１】
2018230197.tif 000013
【図１２】
2018230197.tif 000014
【図１３】
2018230197.tif 000015
【国際調査報告】
2018230197.tif 000016
2018230197.tif 000017
2018230197.tif 000018
2018230197.tif 000019