(57)【要約】  ブリッジ回路４の上下アーム用のゲート駆動回路１２ａ，１２ｂ，１２ｃ，１４ｄ，１４ｅ，１４ｆと、各駆動回路に電源電圧を供給する電源６と、この電源６とは基準電位が異なる第２の電源３と、電源６と共通の基準電位を有して上下アームに対する駆動指令を生成するフェイルセーフ回路８と、電源３と共通の基準電位を有して下アームに対する駆動指令を生成するフェイルセーフ回路１６Ｂと、を有し、下アーム用のゲート駆動回路は基準電位が異なる二つの駆動指令入力機能を備え、一方はフェイルセーフ回路８からの駆動指令を入力し、他方はフェイルセーフ回路１６Ｂからの駆動指令を入力する機能とする。これにより、電源を必要以上に冗長化せずに、電源生成回路の容量を低減し、装置の小型化、低コスト化を図ったインバータ装置及びその制御回路、モータ駆動システムを提供する。
2020054054.tif 000002
【特許請求の範囲】
【請求項１】
直流母線間に接続された複数のスイッチング素子からなるブリッジ回路により直流／交流変換を行ってモータを駆動するインバータ装置の制御回路であって、前記ブリッジ回路の全相の上アームスイッチング素子または全相の下アームスイッチング素子をオンさせて前記モータの巻線を短絡させるフェイルセーフ機能を有する制御回路において、
前記上アームスイッチング素子の駆動信号を生成する上アーム用駆動回路と、
前記下アームスイッチング素子の駆動信号を生成する下アーム用駆動回路と、
前記上アーム用駆動回路及び前記下アーム用駆動回路に電源電圧を供給する第１の電源と、
前記第１の電源とは基準電位が異なり、かつ、前記直流母線から前記上アーム用駆動回路または前記下アーム用駆動回路に電源電圧を供給する第２の電源と、
前記第１の電源と共通の基準電位を有し、かつ、前記上アーム用駆動回路及び前記下アーム用駆動回路に対する駆動指令を生成する第１のフェイルセーフ回路と、
前記第２の電源と共通の基準電位を有し、かつ、前記上アーム用駆動回路または前記下アーム用駆動回路に対する駆動指令を生成する第２のフェイルセーフ回路と、
を備え、
前記上アーム用駆動回路または前記下アーム用駆動回路は、基準電位が異なる二つの駆動指令入力機能を有し、
前記二つの駆動指令入力機能のうちの一方は、前記第１のフェイルセーフ回路から出力される駆動指令の入力機能であり、前記二つの駆動指令入力機能のうちの他方は、前記第２のフェイルセーフ回路から出力される駆動指令の入力機能であることを特徴とする、インバータ装置の制御回路。
【請求項２】
直流母線間に接続された複数のスイッチング素子からなるブリッジ回路により直流／交流変換を行ってモータを駆動するインバータ装置であって、前記ブリッジ回路の全相の上アームスイッチング素子または全相の下アームスイッチング素子をオンさせて前記モータの巻線を短絡させるフェイルセーフ機能を有するインバータ装置において、
前記上アームスイッチング素子の駆動信号を生成する上アーム用駆動回路と、
前記下アームスイッチング素子の駆動信号を生成する下アーム用駆動回路と、
前記上アーム用駆動回路及び前記下アーム用駆動回路に電源電圧を供給する第１の電源と、
前記第１の電源とは基準電位が異なり、かつ、前記直流母線から前記下アーム用駆動回路に電源電圧を供給する第２の電源と、
前記第１の電源の負極電位を基準電位とし、かつ、前記上アーム用駆動回路及び前記下アーム用駆動回路に対する駆動指令を生成する第１のフェイルセーフ回路と、
前記第２の電源の負極電位を基準電位とし、かつ、前記下アーム用駆動回路に対する駆動指令を生成する第２のフェイルセーフ回路と、
を備え、
前記下アーム用駆動回路は、基準電位が異なる二つの駆動指令入力機能を有し、
前記二つの駆動指令入力機能のうちの一方は、前記第１のフェイルセーフ回路から出力される駆動指令の入力機能であり、前記二つの駆動指令入力機能のうちの他方は、前記第２のフェイルセーフ回路から出力される駆動指令の入力機能であることを特徴とするインバータ装置。
【請求項３】
請求項２に記載したインバータ装置において、
前記第２のフェイルセーフ回路は、前記第１の電源が供給される下アーム用絶縁電源回路の出力電圧が第１の閾値を下回ると全相の前記下アームスイッチング素子をオンさせるための駆動指令を出力し、前記下アーム用絶縁電源回路の出力電圧が前記第１の閾値を上回ると全相の前記下アームスイッチング素子をオフさせるための駆動指令を出力することを特徴とするインバータ装置。
【請求項４】
請求項２または３に記載したインバータ装置において、
前記下アーム用駆動回路は、前記第１の電源が供給される下アーム用絶縁電源回路の出力電圧が第１の閾値を下回ると、全相の前記下アームスイッチング素子をオンさせるために前記第２のフェイルセーフ回路から出力される駆動指令の入力を優先し、前記下アーム用絶縁電源回路の出力電圧が前記第１の閾値を上回ると、前記第１のフェイルセーフ回路から出力される駆動指令の入力を優先して、前記下アームスイッチング素子の駆動信号を生成することを特徴とするインバータ装置。
【請求項５】
請求項２に記載したインバータ装置において、
前記直流母線間の電圧を検出する電圧検出手段を備え、
前記第２のフェイルセーフ回路は、前記電圧検出手段による電圧検出値が第２の閾値を下回ると全相の前記下アームスイッチング素子をオフさせるための駆動指令を出力すると共に、前記電圧検出手段による電圧検出値が前記第２の閾値を上回り、かつ、前記第１の電源が供給される下アーム用絶縁電源回路の出力電圧が第１の閾値を下回ると全相の前記下アームスイッチング素子をオンさせるための駆動指令を出力することを特徴とするインバータ装置。
【請求項６】
直流母線間に接続された複数のスイッチング素子からなるブリッジ回路により直流／交流変換を行ってモータを駆動するインバータ装置であって、前記ブリッジ回路の全相の上アームスイッチング素子または全相の下アームスイッチング素子をオンさせて前記モータの巻線を短絡させるフェイルセーフ機能を有するインバータ装置において、
前記上アームスイッチング素子の駆動信号を生成する上アーム用駆動回路と、
前記下アームスイッチング素子の駆動信号を生成する下アーム用駆動回路と、
前記上アーム用駆動回路及び前記下アーム用駆動回路に電源電圧を供給する第１の電源と、
前記第１の電源とは基準電位が異なり、かつ、前記直流母線から前記上アーム用駆動回路に電源電圧を供給する第２の電源と、
前記第１の電源の負極電位を基準電位とし、かつ、前記上アーム用駆動回路及び前記下アーム用駆動回路に対する駆動指令を生成する第１のフェイルセーフ回路と、
何れかの相の前記上アームスイッチング素子の出力端子の電位を基準電位とし、かつ、前記上アーム用駆動回路に対する駆動指令を生成する第２のフェイルセーフ回路と、
を備え、
前記上アーム用駆動回路は、基準電位が異なる二つの駆動指令入力機能を有し、
前記二つの駆動指令入力機能のうちの一方は、前記第１のフェイルセーフ回路から出力される駆動指令の入力機能であり、前記二つの駆動指令入力機能のうちの他方は、前記第２のフェイルセーフ回路から出力される駆動指令の入力機能であることを特徴とするインバータ装置。
【請求項７】
請求項６に記載したインバータ装置において、
前記第２のフェイルセーフ回路は、前記第１の電源が供給される上アーム用絶縁電源回路の出力電圧が第１の閾値を下回ると全相の前記上アームスイッチング素子をオンさせるための駆動指令を出力し、前記上アーム用絶縁電源回路の出力電圧が前記第１の閾値を上回ると全相の前記上アームスイッチング素子をオフさせるための駆動指令を出力することを特徴とするインバータ装置。
【請求項８】
請求項６または７に記載したインバータ装置において、
前記上アーム用駆動回路は、前記第１の電源が供給される上アーム用絶縁電源回路の出力電圧が第１の閾値を下回ると、全相の前記上アームスイッチング素子をオンさせるために前記第２のフェイルセーフ回路から出力される駆動指令の入力を優先し、前記上アーム用絶縁電源回路の出力電圧が前記第１の閾値を上回ると、前記第１のフェイルセーフ回路から出力される駆動指令の入力を優先して、前記上アームスイッチング素子の駆動信号を生成することを特徴とするインバータ装置。
【請求項９】
請求項６に記載したインバータ装置において、
前記直流母線間の電圧を検出する電圧検出手段を備え、
前記第２のフェイルセーフ回路は、前記電圧検出手段による電圧検出値が第２の閾値を下回ると全相の前記上アームスイッチング素子をオフさせるための駆動指令を出力すると共に、前記電圧検出手段による電圧検出値が前記第２の閾値を上回り、かつ、前記第１の電源が供給される上アーム用絶縁電源回路の出力電圧が第１の閾値を下回ると全相の前記上アームスイッチング素子をオンさせるための駆動指令を出力することを特徴とするインバータ装置。
【請求項１０】
請求項２〜９の何れか１項に記載のインバータ装置と、当該インバータ装置の交流出力電圧により駆動されるモータと、からなることを特徴とするモータ駆動システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フェイルセーフ機能を有するインバータ装置及びその制御回路、並びに、このインバータ装置を備えたモータ駆動システムに関するものである。
【背景技術】
【０００２】
ハイブリッド自動車等のモータをインバータ装置により駆動するモータ駆動システムにおいて、システムの構成部品に何等かの不具合が生じた場合や車両の衝突等による緊急時にフェイルセーフ回路を動作させることが知られている。
このフェイルセーフ回路は、例えば、インバータ主回路の半導体スイッチング素子を操作してモータの巻線を短絡させ、あるいは、正負の直流母線間に接続されたコンデンサを放電させるものであり、システムを継続的な損傷から保護し、かつ乗員の安全を確保するために高い信頼性が要求されている。【０００３】
この種のモータ駆動システムにおいて、フェイルセーフ回路を含むインバータ制御回路には、一般的に、補機電源として例えば１２［Ｖ］の低圧電源（以下、第１の電源ともいう）が供給されている。なお、インバータ制御回路は、モータ制御用のＣＰＵやモータの電流センサ等を備えている。
上述した第１の電源が故障等により喪失すると、フェイルセーフ回路への電源供給が絶たれて動作不能になるため、その対策として、例えば特許文献１には、フェイルセーフ回路を含むインバータ制御回路に供給する電源を冗長化する技術が開示されている。【０００４】
図１１は、特許文献１に記載されたモータ駆動システムの回路図である。図１１において、５１は例えば４００［Ｖ］の主バッテリー（以下、第２の電源ともいう）、５２は絶縁型のＤＣ／ＤＣコンバータ、５３は作動状態検知装置、５４は第１の電源、６０はフェイルセーフ回路を含むインバータ制御回路、６１は直流母線に接続されたコンデンサ６３を放電させるスイッチング素子、６２は半導体スイッチング素子６２ａ〜６２ｆからなるブリッジ回路、Ｍは三相のモータである。【０００５】
この従来技術では、第１の電源５４の電圧と、第２の電源５１の電圧をＤＣ／ＤＣコンバータ５２により絶縁、降圧して得た電圧（何れも１２［Ｖ］）とが、ＯＲ条件でインバータ制御回路６０に供給されている。このようにしてインバータ制御回路６０内のフェイルセーフ回路への供給電源を冗長化することにより、緊急時におけるフェイルセーフ動作（上アームのスイッチング素子６２ａ〜６２ｃまたは下アームのスイッチング素子６２ｄ〜６２ｆのオンによるモータＭの巻線短絡、スイッチング素子６１のオンによるコンデンサ６３の放電等）の信頼性を高めている。【０００６】
図１１のように電源を冗長化したモータ駆動システムにおいて、モータＭの巻線を短絡してフェイルセーフ動作を行う場合について更に説明する。一例として、第１の電源５４が喪失した場合の巻線短絡処理は次の通りである。【０００７】
まず、インバータ制御回路６０内のフェイルセーフ回路により第１の電源５４の喪失を検出し、上アームまたは下アームの全相のスイッチング素子をオンさせるゲート信号を生成する。ここで、第１の電源５４やインバータ制御回路６０（フェイルセーフ回路）の基準電位は車両のボディー電位であり、ブリッジ回路６２のスイッチング素子の基準電位は第２の電源５１の電位であるため、これらの電位を跨ぐ信号や電源は絶縁する必要がある。
すなわち、基準電位がボディー電位であるフェイルセーフ回路では、ＤＣ／ＤＣコンバータ５２の出力電圧に基づいて絶縁機能のあるゲート駆動回路により生成したゲート信号を、基準電位が高圧電位であるスイッチング素子６２ａ〜６２ｃまたは６２ｄ〜６２ｆに送出している。【０００８】
次に、図１２は、図１１と同様の原理に基づき、フェイルセーフ回路の電源を冗長化したインバータ装置ないしモータ駆動システムの回路図であり、電源供給経路を太線によって表している。
図１２において、１は高圧の主バッテリー、２は主開閉器、３は正負の直流母線間に接続されたコンデンサ（第２の電源）、４は半導体スイッチング素子４ａ〜４ｆからなる三相のブリッジ回路、ＰＭは永久磁石同期モータ等のモータである。
また、スイッチング素子４ａ〜４ｆのゲート信号を生成する制御装置は、低圧の補機電源である第１の電源６、トランスによる絶縁・降圧機能を有する絶縁電源回路１１、及び、インバータ制御回路１３を備えている。【０００９】
インバータ制御回路１３は、モータ制御用ＣＰＵ７と、このＣＰＵ７により制御されて後述のゲート駆動回路１２ａ〜１２ｆに対するゲート駆動指令を生成するフェイルセーフ回路８と、第１の電源６及び絶縁電源回路１１から電源電圧が供給される上アーム用の絶縁電源回路９ａ，９ｂ，９ｃ及び下アーム用の絶縁電源回路１０と、上アームのスイッチング素子４ａ，４ｂ，４ｃのゲート信号を生成するゲート駆動回路１２ａ，１２ｂ，１２ｃと、下アームのスイッチング素子４ｄ，４ｅ，４ｆのゲート信号を生成するゲート駆動回路１２ｄ，１２ｅ，１２ｆと、を備えている。【００１０】
図１２から明らかなように、フェイルセーフ回路８、上アーム用の絶縁電源回路９ａ，９ｂ，９ｃ、下アーム用の絶縁電源回路１０への供給電源は、第１の電源６と、第２の電源３に接続された絶縁電源回路１１とによって冗長化されており、結果として全てのゲート駆動回路１２ａ〜１２ｆへの供給電源も冗長化されている。
なお、図１２において、「低圧側」の回路部分の基準電位は第１の電源６の負極電位であり、「高圧側」の回路部分の基準電位は第２の電源３の負極電位（直流母線の負極電位）である。すなわち、上アーム用の絶縁電源回路９ａ，９ｂ，９ｃ、下アーム用の絶縁電源回路１０、絶縁電源回路１１、及びゲート駆動回路１２ａ〜１２ｆは、何れも二つの基準電位を有しており、ゲート駆動回路１２ａ〜１２ｆには、第１の電源６の負極電位を基準電位とする電源電圧と、第２の電源３の負極電位を基準電位とする電源電圧とが供給されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０００−１４１８４号公報（段落［００２８］〜［００３５］、図１等）
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図１２における絶縁電源回路１１は、低圧側に設けられたフェイルセーフ回路８やゲート駆動回路１２ａ〜１２ｆ、上アーム用の絶縁電源回路９ａ，９ｂ，９ｃ、下アーム用の絶縁電源回路１０等、多くの回路に電源を供給している。更に、近年、この種のゲート駆動回路１２ａ〜１２ｆはＩＣ化されつつあり、信号絶縁機能、自己診断機能、スイッチング素子の温度検出機能や各種保護機能、通信機能等が内蔵されて高機能化していると共に、ＩＣ自体の消費電流も増加している。
以上のような理由により、絶縁電源回路１１の電流供給責務は増大し、入出力間をトランスにより絶縁する必要性も相まって絶縁電源回路１１は大型化する傾向にある。結果として、インバータ装置やモータ駆動システム全体の小型化が阻害されるという問題がある。【００１３】
ところで、フェイルセーフ動作としてモータの巻線を短絡する際に、上アームの全相スイッチング素子のオンまたは下アームの全相スイッチング素子のオンの何れを選択するかは、着目したアームの全相のスイッチング素子をオン可能であるか否かによる。例えば、故障の事象として、上アームの何れかの相のスイッチング素子が短絡故障した場合や下アームの何れかの相のスイッチング素子がオープン故障した場合は、上アームの全相のスイッチング素子のオンが可能であるから、モータの巻線短絡は上アームの全相スイッチング素子をオンすることにより行う。【００１４】
ここで、ゲート駆動回路の電源が第１の電源及び第２の電源によって冗長化されている状態で第１の電源を喪失する故障だけを考えた場合、第２の電源を用いれば、上アームまたは下アームの全相スイッチング素子をオンさせて巻線短絡を行うことができる。従って、第１の電源を喪失する故障に対するフェイルセーフ動作を担保する上では、必ずしも、上アームの全相のスイッチング素子、下アームの全相のスイッチング素子の両方に対して電源を冗長化する必要はなく、一方のアームのみに対して電源を冗長化すれば良い。【００１５】
但し、故障事象により、前述したように上アームまたは下アームのうち全相のスイッチング素子をオン可能である方のアームを選択せざるを得ない状況は存在するが、このような故障事象と第１の電源を喪失する故障とが同時に起きる可能性は極めて少ない。例えば、第１の電源を喪失する故障が発生していなければ、第１の電源から上アーム及び下アームの両方に給電されており、全相のスイッチング素子をオン可能なアームを選択して全相オンを行えば、巻線短絡によるフェイルセーフ動作を行うことができる。【００１６】
従って、本発明は、図１２のように上アーム用、下アーム用のゲート駆動回路の電源を冗長化することは無駄が多く、電源生成手段を構成する絶縁電源回路１１等の責務が過大になるため、これを回避するべくなされたものである。
すなわち、本発明の解決課題は、フェイルセーフ機能を担保するために電源を必要以上に冗長化することなく、電源生成手段の容量を低減し、装置全体の小型化、低コスト化を図ったインバータ装置及びその制御回路、並びにモータ駆動システムを提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、請求項１に係るインバータ装置の制御回路は、直流母線間に接続された複数のスイッチング素子からなるブリッジ回路により直流／交流変換を行ってモータを駆動するインバータ装置の制御回路であって、前記ブリッジ回路の全相の上アームスイッチング素子または全相の下アームスイッチング素子をオンさせて前記モータの巻線を短絡させるフェイルセーフ機能を有する制御回路において、
前記上アームスイッチング素子の駆動信号を生成する上アーム用駆動回路と、
前記下アームスイッチング素子の駆動信号を生成する下アーム用駆動回路と、
前記上アーム用駆動回路及び前記下アーム用駆動回路に電源電圧を供給する第１の電源と、
前記第１の電源とは基準電位が異なり、かつ、前記直流母線から前記上アーム用駆動回路または前記下アーム用駆動回路に電源電圧を供給する第２の電源と、
前記第１の電源と共通の基準電位を有し、かつ、前記上アーム用駆動回路及び前記下アーム用駆動回路に対する駆動指令を生成する第１のフェイルセーフ回路と、
前記第２の電源と共通の基準電位を有し、かつ、前記上アーム用駆動回路または前記下アーム用駆動回路に対する駆動指令を生成する第２のフェイルセーフ回路と、
を備え、
前記上アーム用駆動回路または前記下アーム用駆動回路は、基準電位が異なる二つの駆動指令入力機能を有し、
前記二つの駆動指令入力機能のうちの一方は、前記第１のフェイルセーフ回路から出力される駆動指令の入力機能であり、前記二つの駆動指令入力機能のうちの他方は、前記第２のフェイルセーフ回路から出力される駆動指令の入力機能であることを特徴とする。【００１８】
請求項２に係るインバータ装置は、直流母線間に接続された複数のスイッチング素子からなるブリッジ回路により直流／交流変換を行ってモータを駆動するインバータ装置であって、前記ブリッジ回路の全相の上アームスイッチング素子または全相の下アームスイッチング素子をオンさせて前記モータの巻線を短絡させるフェイルセーフ機能を有するインバータ装置において、
前記上アームスイッチング素子の駆動信号を生成する上アーム用駆動回路と、
前記下アームスイッチング素子の駆動信号を生成する下アーム用駆動回路と、
前記上アーム用駆動回路及び前記下アーム用駆動回路に電源電圧を供給する第１の電源と、
前記第１の電源とは基準電位が異なり、かつ、前記直流母線から前記下アーム用駆動回路に電源電圧を供給する第２の電源と、
前記第１の電源の負極電位を基準電位とし、かつ、前記上アーム用駆動回路及び前記下アーム用駆動回路に対する駆動指令を生成する第１のフェイルセーフ回路と、
前記第２の電源の負極電位を基準電位とし、かつ、前記下アーム用駆動回路に対する駆動指令を生成する第２のフェイルセーフ回路と、
を備え、
前記下アーム用駆動回路は、基準電位が異なる二つの駆動指令入力機能を有し、
前記二つの駆動指令入力機能のうちの一方は、前記第１のフェイルセーフ回路から出力される駆動指令の入力機能であり、前記二つの駆動指令入力機能のうちの他方は、前記第２のフェイルセーフ回路から出力される駆動指令の入力機能であることを特徴とする。【００１９】
請求項３に係るインバータ装置は、請求項２に記載したインバータ装置において、前記第２のフェイルセーフ回路は、前記第１の電源が供給される下アーム用絶縁電源回路の出力電圧が第１の閾値を下回ると全相の前記下アームスイッチング素子をオンさせるための駆動指令を出力し、前記下アーム用絶縁電源回路の出力電圧が前記第１の閾値を上回ると全相の前記下アームスイッチング素子をオフさせるための駆動指令を出力することを特徴とする。【００２０】
請求項４に係るインバータ装置は、請求項２または３に記載したインバータ装置において、前記下アーム用駆動回路は、前記第１の電源が供給される下アーム用絶縁電源回路の出力電圧が第１の閾値を下回ると、全相の前記下アームスイッチング素子をオンさせるために前記第２のフェイルセーフ回路から出力される駆動指令の入力を優先し、前記下アーム用絶縁電源回路の出力電圧が前記第１の閾値を上回ると、前記第１のフェイルセーフ回路から出力される駆動指令の入力を優先して、前記下アームスイッチング素子の駆動信号を生成することを特徴とする。【００２１】
請求項５に係るインバータ装置は、請求項２に記載したインバータ装置において、前記直流母線間の電圧を検出する電圧検出手段を備え、前記第２のフェイルセーフ回路は、前記電圧検出手段による電圧検出値が第２の閾値を下回ると全相の前記下アームスイッチング素子をオフさせるための駆動指令を出力すると共に、前記電圧検出手段による電圧検出値が前記第２の閾値を上回り、かつ、前記第１の電源が供給される下アーム用絶縁電源回路の出力電圧が第１の閾値を下回ると全相の前記下アームスイッチング素子をオンさせるための駆動指令を出力することを特徴とする。【００２２】
請求項６に係るインバータ装置は、直流母線間に接続された複数のスイッチング素子からなるブリッジ回路により直流／交流変換を行ってモータを駆動するインバータ装置であって、前記ブリッジ回路の全相の上アームスイッチング素子または全相の下アームスイッチング素子をオンさせて前記モータの巻線を短絡させるフェイルセーフ機能を有するインバータ装置において、
前記上アームスイッチング素子の駆動信号を生成する上アーム用駆動回路と、
前記下アームスイッチング素子の駆動信号を生成する下アーム用駆動回路と、
前記上アーム用駆動回路及び前記下アーム用駆動回路に電源電圧を供給する第１の電源と、
前記第１の電源とは基準電位が異なり、かつ、前記直流母線から前記上アーム用駆動回路に電源電圧を供給する第２の電源と、
前記第１の電源の負極電位を基準電位とし、かつ、前記上アーム用駆動回路及び前記下アーム用駆動回路に対する駆動指令を生成する第１のフェイルセーフ回路と、
何れかの相の前記上アームスイッチング素子の出力端子の電位を基準電位とし、かつ、前記上アーム用駆動回路に対する駆動指令を生成する第２のフェイルセーフ回路と、
を備え、
前記上アーム用駆動回路は、基準電位が異なる二つの駆動指令入力機能を有し、
前記二つの駆動指令入力機能のうちの一方は、前記第１のフェイルセーフ回路から出力される駆動指令の入力機能であり、前記二つの駆動指令入力機能のうちの他方は、前記第２のフェイルセーフ回路から出力される駆動指令の入力機能であることを特徴とする。【００２３】
請求項７に係るインバータ装置は、請求項６に記載したインバータ装置において、前記第２のフェイルセーフ回路は、前記第１の電源が供給される上アーム用絶縁電源回路の出力電圧が第１の閾値を下回ると全相の前記上アームスイッチング素子をオンさせるための駆動指令を出力し、前記上アーム用絶縁電源回路の出力電圧が前記第１の閾値を上回ると全相の前記上アームスイッチング素子をオフさせるための駆動指令を出力することを特徴とする。【００２４】
請求項８に係るインバータ装置は、請求項６または７に記載したインバータ装置において、前記上アーム用駆動回路は、前記第１の電源が供給される上アーム用絶縁電源回路の出力電圧が第１の閾値を下回ると、全相の前記上アームスイッチング素子をオンさせるために前記第２のフェイルセーフ回路から出力される駆動指令の入力を優先し、前記上アーム用絶縁電源回路の出力電圧が前記第１の閾値を上回ると、前記第１のフェイルセーフ回路から出力される駆動指令の入力を優先して、前記上アームスイッチング素子の駆動信号を生成することを特徴とする。【００２５】
請求項９に係るインバータ装置は、請求項６に記載したインバータ装置において、前記直流母線間の電圧を検出する電圧検出手段を備え、前記第２のフェイルセーフ回路は、前記電圧検出手段による電圧検出値が第２の閾値を下回ると全相の前記上アームスイッチング素子をオフさせるための駆動指令を出力すると共に、前記電圧検出手段による電圧検出値が前記第２の閾値を上回り、かつ、前記第１の電源が供給される上アーム用絶縁電源回路の出力電圧が第１の閾値を下回ると全相の前記上アームスイッチング素子をオンさせるための駆動指令を出力することを特徴とする。【００２６】
請求項１０に係るモータ駆動システムは、請求項２〜９の何れか１項に記載のインバータ装置と、当該インバータ装置の交流出力電圧により駆動されるモータと、からなることを特徴とする。
【発明の効果】
【００２７】
本発明によれば、フェイルセーフ機能の担保を目的として、従来技術のように上アーム及び下アームのスイッチング素子に対する駆動回路の電源を冗長化する必要がなく、何れか一方のアームに対する電源を冗長化すれば良い。このため、電源生成手段の容量を軽減して装置全体の小型化、低コスト化を図ることができる。
また、スイッチング素子の駆動回路に非絶縁電源回路を介して電源を供給する場合には絶縁機能が不要であるから、一層の小型化、低コスト化が可能になる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１実施形態を示す回路図である。
【図２】図１における下アーム用ゲート駆動回路１４ｄの構成図である。
【図３】図１におけるフェイルセーフ回路１６Ｂの構成図である。
【図４】本発明の第２実施形態を示す回路図である。
【図５】図４におけるフェイルセーフ回路１７Ｂの構成図である。
【図６】本発明の第３実施形態を示す回路図である。
【図７】図６における上アーム用ゲート駆動回路１２ａの構成図である。
【図８】図６におけるフェイルセーフ回路１６Ｔの構成図である。
【図９】本発明の第４実施形態を示す回路図である。
【図１０】図９におけるフェイルセーフ回路１７Ｔの構成図である。
【図１１】特許文献１に記載されたモータ駆動システムの回路図である。
【図１２】冗長化された電源及びインバータ装置を備えたモータ駆動システムの回路図である。
【発明を実施するための形態】
【００２９】
以下、図に沿って本発明の実施形態を説明する。
図１は、本発明の第１実施形態を示す回路図である。この実施形態におけるインバータ装置の主回路の構成は図１２と同様であり、高圧の主バッテリー１と、主開閉器２と、直流母線５ｐ，５ｎ間に接続されたコンデンサ３（以下、第２の電源ともいう）と、半導体スイッチング素子４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆからなるブリッジ回路４とを備え、ブリッジ回路４の交流出力端子に三相のモータＰＭが接続されている。
【００３０】
スイッチング素子４ａ〜４ｆのゲート信号を生成する制御回路は、以下のように構成されている。なお、上記の「ゲート信号」は、請求項における「駆動信号」に相当する。
まず、第１の電源６から出力される低圧の電源電圧ＶＬは、モータ制御用ＣＰＵ７と第１のフェイルセーフ回路８とに供給されている。モータ制御用ＣＰＵ７は、トルク指令τ＊に従ってモータＰＭを運転するようにスイッチング素子４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆの駆動指令Ｇ４ａＬ１，Ｇ４ｄＬ１，Ｇ４ｂＬ１，Ｇ４ｅＬ１，Ｇ４ｃＬ１，Ｇ４ｆＬ１をそれぞれ生成して第１のフェイルセーフ回路８に出力する。フェイルセーフ回路８は、駆動指令Ｇ４ａＬ１，Ｇ４ｄＬ１，Ｇ４ｂＬ１，Ｇ４ｅＬ１，Ｇ４ｃＬ１，Ｇ４ｆＬ１に応じてゲート駆動指令Ｇ４ａＬ２，Ｇ４ｄＬ２，Ｇ４ｂＬ２，Ｇ４ｅＬ２，Ｇ４ｃＬ２，Ｇ４ｆＬ２を生成し、これらのゲート駆動指令がゲート駆動回路１２ａ，１４ｄ，１２ｂ，１４ｅ，１２ｃ，１４ｆにそれぞれ入力されている。
【００３１】
また、電源電圧ＶＬは、上アーム用の絶縁電源回路９ａ，９ｂ，９ｃ、上アーム用のゲート駆動回路１２ａ，１２ｂ，１２ｃ、及び下アーム用の絶縁電源回路１０Ｂに入力されている。
なお、１９は、モータ制御用ＣＰＵ７の故障を検出して第１のフェイルセーフ回路８に通知するための故障検出回路である。
【００３２】
一方、第２の電源３の電圧は、下アーム用の非絶縁電源回路１５Ｂにより電圧ＶＨ２に変換される。この電圧ＶＨ２と、前述した下アーム用の絶縁電源回路１０Ｂから出力される電圧ＶＨ１とは、それぞれダイオード２０ａ，２０ｂを介して、第２の電源３の負極電位を基準電位とする電源電圧ＶＨとして下アーム用のゲート駆動回路１４ｄ，１４ｅ，１４ｆに入力されている。
更に、電源電圧ＶＨは、第２のフェイルセーフ回路１６Ｂに供給されると共に、このフェイルセーフ回路１６Ｂから出力されるゲート駆動指令ＧｄｅｆＨが、下アーム用のゲート駆動回路１４ｄ，１４ｅ，１４ｆに入力されている。
従って、例えば下アーム用のゲート駆動回路１４ｄは、基準電位が異なるゲート駆動指令Ｇ４ｄＬ２，ＧｄｅｆＨに基づいてスイッチング素子４ｄに対するゲート信号Ｇ４ｄＨを生成する。このことは、下アームの他相のゲート駆動回路１４ｅ，１４ｆについても同様である。
【００３３】
上記のように、この実施形態では、下アーム用のゲート駆動回路１４ｄ，１４ｅ，１４ｆの供給電源が第１の電源６と非絶縁電源回路１５Ｂとによって冗長化されているのに対し、上アーム用のゲート駆動回路１２ａ，１２ｂ，１２ｃの供給電源は、第１の電源６のみであって冗長化されていない。
このため、例えば第１の電源６が喪失してモータＰＭの巻線短絡が必要になった場合、フェイルセーフ回路８及びゲート駆動回路１２ａ，１２ｂ，１２ｃを動作させてゲート信号Ｇ４ａＨ，Ｇ４ｂＨ，Ｇ４ｃＨを生成することにより上アームの全てのスイッチング素子４ａ，４ｂ，４ｃをオンすることはできない。しかし、第２の電源３及び非絶縁電源回路１５Ｂから電源が供給されている下アーム用のゲート駆動回路１４ｄ，１４ｅ，１４ｆ及び第２のフェイルセーフ回路１６Ｂは動作可能であるため、フェイルセーフ回路１６Ｂからのゲート駆動指令ＧｄｅｆＨに基づいて、ゲート駆動回路１４ｄ，１４ｅ，１４ｆが下アームの全てのスイッチング素子４ｄ，４ｅ，４ｆをオンさせてモータＰＭの巻線を短絡することができる。
【００３４】
この実施形態によれば、非絶縁電源回路１５Ｂによる電源供給先がゲート駆動回路１４ｄ，１４ｅ，１４ｆ及びフェイルセーフ回路１６Ｂであり、図１２の絶縁電源回路１１に比べて大幅に少ないため、非絶縁電源回路１５Ｂの容量の軽減が可能であると共に、絶縁トランスを不要にして装置の小型・軽量化、低コスト化を図ることができる。
【００３５】
図２は、下アームのスイッチング素子４ｄに対するゲート駆動回路１４ｄの構成図である。このゲート駆動回路１４ｄには冗長化された電源電圧ＶＬ，ＶＨが供給されており、基準電位が異なる二つのゲート駆動指令Ｇ４ｄＬ２，ＧｄｅｆＨに基づいてスイッチング素子４ｄのゲート信号Ｇ４ｄＨを生成する。なお、下アームの他相のゲート駆動回路１４ｅ，１４ｆの構成も図２と同様である。
図２において、１４１は第１のフェイルセーフ回路８からのゲート駆動指令Ｇ４ｄＬ２を絶縁して出力する信号絶縁手段、１４２はアンプ、１４３は第２のフェイルセーフ回路１６Ｂからのゲート駆動指令ＧｄｅｆＨが入力されるアンプ、１４４はアンプ１４２，１４３の出力信号が入力されてスイッチング素子４ｄに対するゲート信号Ｇ４ｄＨを生成するＯＲゲートである。
【００３６】
図３は、電源電圧ＶＨが供給される第２のフェイルセーフ回路１６Ｂの構成図である。このフェイルセーフ回路１６Ｂは、負入力端子に絶縁電源回路１０Ｂの出力電圧ＶＨ１が入力され、正入力端子に抵抗１６２を介して第１の閾値１６１が入力される第１のコンパレータ１６３と、その帰還回路に接続された抵抗１６４と、を備えている。
このフェイルセーフ回路１６Ｂでは、電圧ＶＨ１が第１の閾値１６１を下回ると、下アーム用のゲート駆動回路１４ｄ，１４ｅ，１４ｆに対するゲート駆動指令ＧｄｅｆＨが出力される。
【００３７】
次に、図４は本発明の第２実施形態を示す回路図である。この第２実施形態において、図１の第１実施形態と同一の部分については同一の参照符号を付して説明を省略し、以下では異なる部分を中心に説明する。
【００３８】
図４において、直流母線５ｐ，５ｎ間には電圧検出手段１８が接続されており、この電圧検出手段１８による直流電圧検出値Ｖｄｃｄｅｔがフェイルセーフ回路１７Ｂに入力されている。なお、このフェイルセーフ回路１７Ｂも、図１のフェイルセーフ回路１６Ｂと同様に、請求項における第２のフェイルセーフ回路に相当する。
フェイルセーフ回路１７Ｂには電源電圧ＶＨが供給されていると共に、上述した直流電圧検出値Ｖｄｃｄｅｔと絶縁電源回路１０Ｂの出力電圧ＶＨ１とに基づいて、下アーム用のゲート駆動回路１４ｄ，１４ｅ，１４ｆに対するゲート駆動指令ＧｄｅｆＨが生成される。
【００３９】
図５は、フェイルセーフ回路１７Ｂの構成図であり、図３のフェイルセーフ回路１６Ｂと共通する部分については同一の参照符号を付し、以下では異なる部分を中心に説明する。
図５において、電圧検出手段１８による直流電圧検出値Ｖｄｃｄｅｔが第２のコンパレータ１７３の正入力端子に入力され、その負入力端子には抵抗１７２を介して第２の閾値１７１が入力されている。なお、１７４は帰還回路の抵抗である。
第２のコンパレータ１７３の出力は、第１のコンパレータ１６３の出力と共にＡＮＤゲート１７５に入力され、このＡＮＤゲート１７５の出力がゲート駆動指令ＧｄｅｆＨとなっている。
【００４０】
フェイルセーフ回路１７Ｂでは、直流電圧検出値Ｖｄｃｄｅｔが第２の閾値１７１を上回り、かつ、電圧ＶＨ１が第１の閾値１６１を下回ると、ＡＮＤゲート１７５の二つの入力信号が「Ｈｉｇｈ」レベルとなり、ゲート駆動指令ＧｄｅｆＨがオンとなる。
このため、ゲート駆動回路１４ｄ，１４ｅ，１４ｆからのゲート信号Ｇ４ｄＨ，Ｇ４ｅＨ，Ｇ４ｆＨにより下アームのスイッチング素子４ｄ，４ｅ，４ｆが全てオンし、モータＰＭの巻線が短絡される。また、直流電圧検出値Ｖｄｃｄｅｔが第２の閾値１７１を下回る場合には、コンパレータ１７３の出力信号が「Ｌｏｗ」レベルになるので、電圧ＶＨ１と第１の閾値１６１との大小関係に関わらずゲート駆動指令ＧｄｅｆＨはオフとなり、下アームのスイッチング素子４ｄ，４ｅ，４ｆは全てオフする。
【００４１】
次に、図６は本発明の第３実施形態を示す回路図である。
前述した第１，第２実施形態では、下アームのスイッチング素子４ｄ，４ｅ，４ｆを駆動するためのゲート駆動回路１４ｄ，１４ｅ，１４ｆやフェイルセーフ回路１６Ｂ，１７Ｂの電源を冗長化することにより、第１の電源６が喪失した場合でも、下アームの全相のスイッチング素子をオンさせてモータＰＭの巻線短絡を可能にしている。
これに対し、第３実施形態及び後述の第４実施形態は、上アームのスイッチング素子４ａ，４ｂ，４ｃに対するゲート駆動回路１２ａ，１２ｂ，１２ｃ等の電源を冗長化し、第１の電源６が喪失した場合でも上アームの全相のスイッチング素子のオンによる巻線短絡を可能にしたものである。
【００４２】
図６において、１０Ｔは第１の電源６が供給される上アーム用の絶縁電源回路であり、ゲート駆動回路１２ａ，１２ｂ，１２ｃにそれぞれ対応する電源電圧を、ダイオード２２ｂを介して出力する。また、１５Ｔは第２の電源３が供給される上アーム用の絶縁電源回路であり、ゲート駆動回路１２ａ，１２ｂ，１２ｃにそれぞれ対応する電源電圧ＶＨａ２，ＶＨｂ２，ＶＨｃ２を生成する。これらの電源電圧は、ダイオード２２ａ，２２ｂを介して電源電圧ＶＨａ，ＶＨｂ，ＶＨｃとなる。
【００４３】
更に、電源電圧ＶＨａはフェイルセーフ回路１６Ｔに入力されていると共に、フェイルセーフ回路１６Ｔには、絶縁電源回路１０Ｔから電圧ＶＨ１が入力されている。
このフェイルセーフ回路１６Ｔも、前述したフェイルセーフ回路１６Ｂ，１７Ｂと同様に、請求項における第２のフェイルセーフ回路に相当する。
【００４４】
フェイルセーフ回路１６Ｔからはゲート駆動指令ＧａＨ，ＧｂＨ，ＧｃＨが生成され、これらのゲート駆動指令ＧａＨ，ＧｂＨ，ＧｃＨは上アーム用のゲート駆動回路１２ａ，１２ｂ，１２ｃにそれぞれ入力されている。また、ゲート駆動回路１２ａ，１２ｂ，１２ｃには第１の電源６による電源電圧ＶＬも入力されているため、ゲート駆動回路１２ａ，１２ｂ，１２ｃは供給電源が冗長化されている。
従って、例えば上アームのスイッチング素子４ａに対するゲート駆動回路１２ａは、基準電位が異なるゲート駆動指令Ｇ４ａＬ２，ＧａＨに基づいてスイッチング素子４ａに対するゲート信号Ｇ４ａＨを生成し、これは上アームの他相のゲート駆動回路１２ｂ，１２ｃについても同様である。
【００４５】
図７は、図６におけるゲート駆動回路１２ａの構成図である。このゲート駆動回路１２ａには冗長化された電源電圧ＶＬ，ＶＨａが供給されており、基準電位が異なる二つのゲート駆動指令Ｇ４ａＬ２，ＧａＨに基づいてスイッチング素子４ａのゲート信号Ｇ４ａＨを生成する。
図７において、１２１は第１のフェイルセーフ回路８からのゲート駆動指令Ｇ４ａＬ２を絶縁して出力する信号絶縁手段、１２２はアンプ、１２３はフェイルセーフ回路１６Ｔからのゲート駆動指令ＧａＨが入力されるアンプ、１２４はアンプ１２２，１２３の出力信号が入力されてスイッチング素子４ａに対するゲート信号Ｇ４ａＨを生成するＯＲゲートである。
【００４６】
また、図８は、電源電圧ＶＨａが供給されるフェイルセーフ回路１６Ｔの構成図である。このフェイルセーフ回路１６Ｔは、負入力端子に絶縁電源回路１０Ｔの出力電圧ＶＨ１が入力され、正入力端子に抵抗１６２を介して第１の閾値１６１が入力される第１のコンパレータ１６３と、その帰還回路に接続された抵抗１６４と、コンパレータ１６３の出力側に接続された信号絶縁手段１６５ｂ，１６５ｃを備えている。
このフェイルセーフ回路１６Ｔでは、電圧ＶＨ１が第１の閾値１６１を下回るとコンパレータ１６３の出力が「Ｈｉｇｈ」レベルとなり、上アームのスイッチング素子４ａ，４ｂ，４ｃに対するゲート駆動指令ＧａＨ，ＧｂＨ，ＧｃＨが生成されてゲート駆動回路１２ａ，１２ｂ，１２ｃにそれぞれ入力される。
【００４７】
この第３実施形態においては、上アーム用のゲート駆動回路１２ａ，１２ｂ，１２ｃの供給電源が第１の電源６と絶縁電源回路１５Ｔとによって冗長化されているのに対し、下アーム用のゲート駆動回路１４ｄ，１４ｅ，１４ｆの供給電源は、第１の電源６のみである。
このため、例えば第１の電源６が喪失してモータＰＭの巻線短絡が必要になった場合、フェイルセーフ回路８及びゲート駆動回路１４ｄ，１４ｅ，１４ｆを動作させてゲート信号Ｇ４ｄＨ，Ｇ４ｅＨ，Ｇ４ｆＨを生成することにより下アームの全てのスイッチング素子４ｄ，４ｅ，４ｆをオンすることはできない。しかし、第２の電源３及び絶縁電源回路１５Ｔから電源が供給されている上アーム用のゲート駆動回路１２ａ，１２ｂ，１２ｃ及びフェイルセーフ回路１６Ｔは動作可能であるため、フェイルセーフ回路１６Ｔからのゲート駆動指令ＧａＨ，ＧｂＨ，ＧｃＨに基づいて、ゲート駆動回路１２ａ，１２ｂ，１２ｃが上アームの全てのスイッチング素子４ａ，４ｂ，４ｃをオンさせてモータＰＭの巻線を短絡することができる。
【００４８】
この実施形態によれば、絶縁電源回路１５Ｔによる電源供給先がゲート駆動回路１２ａ，１２ｂ，１２ｃ及びフェイルセーフ回路１６Ｔであり、図１２の絶縁電源回路１１に比べて大幅に少ないため、絶縁電源回路１５Ｔの容量を軽減して装置の小型・軽量化、低コスト化を図ることができる。
【００４９】
次いで、図９は本発明の第４実施形態を示す回路図である。この第４実施形態が図６の第３実施形態と相違する点は、図６におけるフェイルセーフ回路１６Ｔの代わりにフェイルセーフ回路１７Ｔが設けられ、電圧検出手段１８による直流電圧検出値Ｖｄｃｄｅｔがフェイルセーフ回路１７Ｔに入力されている点である。
このフェイルセーフ回路１７Ｔも、前述したフェイルセーフ回路１６Ｂ，１７Ｂ，１６Ｔと同様に、請求項における第２のフェイルセーフ回路に相当する。
【００５０】
図１０は，フェイルセーフ回路１７Ｔの構成図である。図５におけるフェイルセーフ回路１７Ｂと異なるのは、ＡＮＤゲート１７５の出力側に信号絶縁手段１６５ｂ，１６５ｃが接続されて上アームに対するゲート駆動指令ＧａＨ，ＧｂＨ，ＧｃＨが出力される点である。
【００５１】
フェイルセーフ回路１７Ｔでは、直流電圧検出値Ｖｄｃｄｅｔが第２の閾値１７１を上回り、かつ、電圧ＶＨ１が第１の閾値１６１を下回ると、ＡＮＤゲート１７５の二つの入力信号が「Ｈｉｇｈ」レベルとなり、ゲート駆動指令ＧａＨ，ＧｂＨ，ＧｃＨがオンとなる。
このため、ゲート駆動回路１２ａ，１２ｂ，１２ｃからのゲート信号Ｇ４ａＨ，Ｇ４ｂＨ，Ｇ４ｃＨにより上アームのスイッチング素子４ａ，４ｂ，４ｃが全てオンし、モータＰＭの巻線が短絡される。また、直流電圧検出値Ｖｄｃｄｅｔが第２の閾値１７１を下回る場合には、コンパレータ１７３の出力信号が「Ｌｏｗ」レベルになるので、電圧ＶＨ１と第１の閾値１６１との大小関係に関わらずゲート駆動指令ＧａＨ，ＧｂＨ，ＧｃＨがオフとなり、上アームのスイッチング素子４ａ，４ｂ，４ｃは全てオフする。
【００５２】
以上説明したように、図６の第３実施形態または図９の第４実施形態によれば、上アームのスイッチング素子４ａ，４ｂ，４ｃに対するゲート駆動回路１２ａ，１２ｂ，１２ｃやフェイルセーフ回路１６Ｔ，１７Ｔ等の電源を冗長化したことにより、第１の電源６が喪失した場合でも上アームの全相のスイッチング素子４ａ，４ｂ，４ｃのオンによる巻線短絡が可能である。
【００５３】
上述した各実施形態では、三相のインバータ装置について説明したが、本発明は、単相インバータ装置のほか、三相以外の多相インバータ装置にも適用可能である。また、インバータのスイッチング素子には、ＩＧＢＴ以外にＦＥＴやパワートランジスタ等を使用しても良い。
【産業上の利用可能性】
【００５４】
本発明は、電動車両用のモータだけでなく、電源が冗長化された制御回路により交流モータを駆動するインバータ装置、及び、モータ駆動システムに適用することができる。
【符号の説明】
【００５５】
１：主バッテリー
２：主開閉器
３：コンデンサ（第２の電源）
４：ブリッジ回路
４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆ：半導体スイッチング素子
５ｐ，５ｎ：直流母線
６：第１の電源（補機バッテリー）
７：モータ制御用ＣＰＵ
８：第１のフェイルセーフ回路
９ａ，９ｂ，９ｃ：上アーム用の絶縁電源回路
１０Ｂ：下アーム用の絶縁電源回路
１０Ｔ：上アーム用の絶縁電源回路
１２ａ，１２ｂ，１２ｃ：上アーム用のゲート駆動回路
１２１：信号絶縁手段
１２２，１２３：アンプ
１２４：ＯＲゲート
１４ｄ，１４ｅ，１４ｆ：下アーム用のゲート駆動回路
１４１：信号絶縁手段
１４２，１４３：アンプ
１４４：ＯＲゲート
１５Ｂ：非絶縁電源回路
１５Ｔ：絶縁電源回路
１６Ｂ，１６Ｔ，１７Ｂ，１７Ｔ：第２のフェイルセーフ回路
１６１：第１の閾値
１６２，１６４：抵抗
１６３：第１のコンパレータ
１６５ｂ，１６５ｃ：信号絶縁手段
１７１：第２の閾値
１７２，１７４：抵抗
１７３：第２のコンパレータ
１７５：ＡＮＤゲート
１８：電圧検出手段
１９：故障検出回路
２０ａ，２０ｂ，２２ａ，２２ｂ：：ダイオード
２１ｄ，２１ｅ，２１ｆ：下アーム用の絶縁電源回路
ＰＭ：モータ
【図１】
2020054054.tif 000003
【図２】
2020054054.tif 000004
【図３】
2020054054.tif 000005
【図４】
2020054054.tif 000006
【図５】
2020054054.tif 000007
【図６】
2020054054.tif 000008
【図７】
2020054054.tif 000009
【図８】
2020054054.tif 000010
【図９】
2020054054.tif 000011
【図１０】
2020054054.tif 000012
【図１１】
2020054054.tif 000013
【図１２】
2020054054.tif 000014
【国際調査報告】
2020054054.tif 000015
2020054054.tif 000016
2020054054.tif 000017
2020054054.tif 000018