(57)【要約】  パワー半導体モジュール（１）は、絶縁基板（１１）と、第１導電回路パターン（１３）と、第２導電回路パターン（１４）と、第１半導体素子（２０）と、第２半導体素子（２１）と、封止部材（４０）と、第１バリア層（５０）とを備える。封止部材（４０）は、第１半導体素子（２０）と第２半導体素子（２１）と第１導電回路パターン（１３）と第２導電回路パターン（１４）とを封止している。第１バリア層（５０）及び封止部材（４０）の少なくとも１つは第１応力緩和部（５３）を含む。そのため、パワー半導体モジュール（１）は、向上された信頼性を有する。
2019239615.tif 000002
【特許請求の範囲】
【請求項１】
第１主面を含む絶縁基板と、
前記第１主面上に設けられた第１導電回路パターンと、
前記第１主面上に設けられた第２導電回路パターンとを備え、前記第２導電回路パターンは、前記第１導電回路パターンから第１隙間を空けて配置されており、さらに、
前記第１導電回路パターンに接合されている第１半導体素子と、
前記第２導電回路パターンに接合されている第２半導体素子と、
前記第１半導体素子と前記第２半導体素子と前記第１導電回路パターンと前記第２導電回路パターンとを封止している封止部材と、
前記第１半導体素子及び前記第２半導体素子に対して前記絶縁基板とは反対側に配置されている第１バリア層とを備え、前記第１バリア層は前記封止部材上または前記封止部材中に設けられており、
前記第１バリア層及び前記封止部材の少なくとも１つは第１応力緩和部を含む、パワー半導体モジュール。
【請求項２】
前記第１バリア層は、前記第１半導体素子及び前記第２半導体素子側の第１表面と、前記第１表面とは反対側の第２表面とを含み、
前記第１応力緩和部は、前記第１表面及び前記第２表面の少なくとも１つに形成されている第１凹部である、請求項１に記載のパワー半導体モジュール。
【請求項３】
前記第１バリア層は前記封止部材上に設けられており、
前記第１凹部は、前記第１表面に形成されており、
前記第１凹部の少なくとも一部は、前記封止部材によって充填されていない空洞である、請求項２に記載のパワー半導体モジュール。
【請求項４】
前記第１バリア層は、前記第１半導体素子及び前記第２半導体素子側の第１表面と、前記第１表面とは反対側の第２表面とを含み、
前記第１応力緩和部は、前記第１表面と前記第２表面とを接続する第１貫通部である、請求項１に記載のパワー半導体モジュール。
【請求項５】
前記封止部材は、外表面を含み、
前記第１応力緩和部は、前記外表面に形成されている第２凹部である、請求項１に記載のパワー半導体モジュール。
【請求項６】
前記第１主面の平面視において、前記第１応力緩和部は、前記第１隙間に重なるように配置されている、請求項１から請求項５のいずれか１項に記載のパワー半導体モジュール。
【請求項７】
前記第１応力緩和部は、前記第１導電回路パターン、前記第２導電回路パターン及び前記第１隙間に対応して前記第１バリア層に設けられており、
前記第１バリア層は、少なくとも前記第１応力緩和部において、前記第１バリア層の第１部分に近づくにつれて次第に厚さが減少するように構成されており、前記第１部分は、前記第１主面の平面視において前記第１隙間に重なっており、
前記第１バリア層は、前記第１応力緩和部のうち、前記第１部分で最小厚さを有している、請求項２から請求項４のいずれか１項に記載のパワー半導体モジュール。
【請求項８】
前記第１応力緩和部は、前記第１導電回路パターン、前記第２導電回路パターン及び前記第１隙間に対応して前記封止部材に設けられており、
前記外表面は、少なくとも前記第１応力緩和部において、前記外表面の第２部分に近づくにつれて徐々に深く凹むように形成されており、前記第２部分は、前記第１主面の平面視において前記第１隙間に重なっており、
前記外表面は、前記第１応力緩和部のうち、前記第２部分で、最も深く凹んでいる、請求項５に記載のパワー半導体モジュール。
【請求項９】
前記絶縁基板は、第１絶縁基板部分と第２絶縁基板部分とを含み、前記第１導電回路パターンは前記第１絶縁基板部分上に設けられており、前記第２導電回路パターンは前記第２絶縁基板部分上に設けられており、前記第２絶縁基板部分は、前記第１絶縁基板部分から第２隙間を空けて配置されており、
前記第１主面の平面視において、前記第１応力緩和部は、前記第２隙間に重なるように配置されている、請求項１から請求項８のいずれか１項に記載のパワー半導体モジュール。
【請求項１０】
前記絶縁基板に対して前記第１半導体素子及び前記第２半導体素子とは反対側に配置されているベース板をさらに備え、
前記第１絶縁基板部分と前記第２絶縁基板部分とは、前記ベース板に接合されている、請求項９に記載のパワー半導体モジュール。
【請求項１１】
前記第１バリア層に積層されている第２バリア層をさらに備える、請求項１から請求項１０のいずれか１項に記載のパワー半導体モジュール。
【請求項１２】
前記第１バリア層に積層されている第２バリア層をさらに備え、
前記第１主面の平面視において、前記第１貫通部の少なくとも一部は、前記第２バリア層に重なっている、請求項４に記載のパワー半導体モジュール。
【請求項１３】
前記第２バリア層及び前記封止部材の少なくとも１つは第２応力緩和部を含む、請求項１１または請求項１２に記載のパワー半導体モジュール。
【請求項１４】
前記第２バリア層は、前記第１半導体素子及び前記第２半導体素子側の第３表面と、前記第３表面とは反対側の第４表面とを含み、
前記第２応力緩和部は、前記第３表面及び前記第４表面の少なくとも１つに形成されている第３凹部である、請求項１３に記載のパワー半導体モジュール。
【請求項１５】
前記第２バリア層は、前記第１半導体素子及び前記第２半導体素子側の第３表面と、前記第３表面とは反対側の第４表面とを含み、
前記第２応力緩和部は、前記第３表面と前記第４表面とを接続する第２貫通部である、請求項１３に記載のパワー半導体モジュール。
【請求項１６】
前記第１主面の平面視において、前記第２応力緩和部の少なくとも一部は、前記第１応力緩和部に重なっている、請求項１３から請求項１５のいずれか１項に記載のパワー半導体モジュール。
【請求項１７】
請求項１から請求項１６のいずれか１項記載の前記パワー半導体モジュールを有し、かつ、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備える、電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体モジュール及び電力変換装置に関する。
【背景技術】
【０００２】
国際公開第２０１４／１２８８９９号（特許文献１）は、複数の半導体素子と、複数の半導体素子を搭載する基板と、基板及び複数の半導体素子を封止する封止樹脂とを備える半導体装置を開示している。半導体素子及び基板の一部は、バナジウム及びテルルを含有するガラス膜で覆われている。ガラス膜は、水分が半導体素子等に到達することを抑制している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１４／１２８８９９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、半導体装置の動作時及び半導体装置の周囲の温度の変化時に、特許文献１に開示された半導体装置が反る。ガラス膜に応力が印加されて、ガラス膜にき裂が発生する。ガラス膜のき裂から水分及びガスが侵入して、半導体装置の信頼性を低下させる。本発明は、上記の課題を鑑みてなされたものであり、その目的は、向上された信頼性を有するパワー半導体モジュール及び電力変換装置を提供することである。
【課題を解決するための手段】
【０００５】
本発明のパワー半導体モジュールは、絶縁基板と、第１導電回路パターンと、第２導電回路パターンと、第１半導体素子と、第２半導体素子と、封止部材と、第１バリア層とを備える。絶縁基板は、第１主面を含む。第１導電回路パターンは、第１主面上に設けられている。第２導電回路パターンは、第１主面上に設けられている。第２導電回路パターンは、第１導電回路パターンから第１隙間を空けて配置されている。第１半導体素子は、第１導電回路パターンに接合されている。第２半導体素子は、第２導電回路パターンに接合されている。封止部材は、第１半導体素子と第２半導体素子と第１導電回路パターンと第２導電回路パターンとを封止している。第１バリア層は、第１半導体素子及び第２半導体素子に対して絶縁基板とは反対側に配置されている。第１バリア層は、封止部材上または封止部材中に設けられている。第１バリア層及び封止部材の少なくとも１つは、第１応力緩和部を含む。【０００６】
本発明の電力変換装置は、主変換回路と、制御回路とを備える。主変換回路は、本発明のパワー半導体モジュールを有し、かつ、入力される電力を変換して出力し得るように構成されている。制御回路は、主変換回路を制御する制御信号を主変換回路に出力し得るように構成されている。
【発明の効果】
【０００７】
本発明のパワー半導体モジュール及び電力変換装置では、第１バリア層は、水分及びガスが、第１半導体素子と、第２半導体素子と、第１導電回路パターンと、第２導電回路パターンと、絶縁基板とに到達することを抑制する。また、第１応力緩和部は、パワー半導体モジュールが反る際に第１バリア層に作用する応力を減少させて、第１バリア層にき裂が発生することを防止する。本発明のパワー半導体モジュールは、向上された信頼性を有する。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１に係るパワー半導体モジュールの概略平面図である。
【図２】実施の形態１に係るパワー半導体モジュールの、図１に示される断面線ＩＩ−ＩＩにおける概略部分拡大断面図である。
【図３】実施の形態１の第１変形例に係るパワー半導体モジュールの概略断面図である。
【図４】実施の形態１の第２変形例に係るパワー半導体モジュールの概略断面図である。
【図５】実施の形態１の第３変形例に係るパワー半導体モジュールの概略断面図である。
【図６】実施の形態２に係るパワー半導体モジュールの概略断面図である。
【図７】実施の形態３に係るパワー半導体モジュールの概略断面図である。
【図８】実施の形態３の変形例に係るパワー半導体モジュールの概略断面図である。
【図９】実施の形態４に係るパワー半導体モジュールの概略断面図である。
【図１０】実施の形態５に係るパワー半導体モジュールの概略断面図である。
【図１１】実施の形態５の変形例に係るパワー半導体モジュールの概略断面図である。
【図１２】実施の形態６に係るパワー半導体モジュールの概略断面図である。
【図１３】実施の形態７に係るパワー半導体モジュールの概略平面図である。
【図１４】実施の形態７に係るパワー半導体モジュールの、図１３に示される断面線ＸＩＶ−ＸＩＶにおける概略断面図である。
【図１５】実施の形態７の第１変形例に係るパワー半導体モジュールの概略断面図である。
【図１６】実施の形態７の第２変形例に係るパワー半導体モジュールの概略断面図である。
【図１７】実施の形態８に係るパワー半導体モジュールの概略断面図である。
【図１８】実施の形態９に係るパワー半導体モジュールの概略断面図である。
【図１９】実施の形態１０に係る電力変換システムの構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
【００１０】
実施の形態１．
図１及び図２を参照して、実施の形態１のパワー半導体モジュール１を説明する。パワー半導体モジュール１は、絶縁基板１１と、第１導電回路パターン１３と、第２導電回路パターン１４と、第１半導体素子２０と、第２半導体素子２１と、封止部材４０と、第１バリア層５０とを主に備える。パワー半導体モジュール１は、ケース３０をさらに備えてもよい。パワー半導体モジュール１は、第３導電回路パターン１３ｂと、第４導電回路パターン１４ｂと、第３半導体素子２０ｂと、第４半導体素子２１ｂとをさらに備えてもよい。
【００１１】
絶縁基板１１は、第１の方向（ｘ方向）と、第１の方向に垂直な第２の方向（ｙ方向）とに延在している。絶縁基板１１は、第１主面１１ｍと、第１主面１１ｍとは反対側の第２主面１１ｎとを含む。絶縁基板１１は、第１絶縁基板部分１１ａと、第２絶縁基板部分１１ｂとを含んでもよい。第２絶縁基板部分１１ｂは、第１の方向（ｘ方向）において、第１絶縁基板部分１１ａから第２隙間１２を空けて配置されている。第２隙間１２は、第１の方向（ｘ方向）において、パワー半導体モジュール１の中央部に位置してもよい。本明細書において、第１の方向（ｘ方向）におけるパワー半導体モジュールの中央部は、第１の方向（ｘ方向）に沿ってパワー半導体モジュールを３等分した場合の真ん中の部分を意味する。
【００１２】
絶縁基板１１は、第３絶縁基板部分１１ｃと、第４絶縁基板部分１１ｄとをさらに含んでもよい。第３絶縁基板部分１１ｃは、第２の方向（ｙ方向）において、第１絶縁基板部分１１ａから隙間を空けて配置されている。第１絶縁基板部分１１ａと第３絶縁基板部分１１ｃとの間の隙間は、第２の方向（ｙ方向）において、パワー半導体モジュール１の中央部に位置してもよい。本明細書において、第２の方向（ｙ方向）におけるパワー半導体モジュールの中央部は、第２の方向（ｙ方向）に沿ってパワー半導体モジュールを３等分した場合の真ん中の部分を意味する。
【００１３】
第４絶縁基板部分１１ｄは、第２の方向（ｙ方向）において、第２絶縁基板部分１１ｂから隙間を空けて配置されている。第２絶縁基板部分１１ｂと第４絶縁基板部分１１ｄとの間の隙間は、第２の方向（ｙ方向）において、パワー半導体モジュール１の中央部に位置してもよい。第４絶縁基板部分１１ｄは、第１の方向（ｘ方向）において、第３絶縁基板部分１１ｃから隙間を空けて配置されている。第３絶縁基板部分１１ｃと第４絶縁基板部分１１ｄとの間の隙間は、第１の方向（ｘ方向）において、パワー半導体モジュール１の中央部に位置してもよい。
【００１４】
絶縁基板１１は、特に限定されないが、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ3Ｎ4）、二酸化ケイ素（ＳｉＯ2）または窒化ホウ素（ＢＮ）のような無機セラミックス材料で形成されてもよい。絶縁基板１１は、微粒子及びフィラーの少なくとも１つが分散された樹脂材料で形成されてもよい。微粒子及びフィラーの少なくとも１つは、例えば、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ3Ｎ4）、二酸化ケイ素（ＳｉＯ2）、窒化ホウ素（ＢＮ）、ダイヤモンド（Ｃ）、炭化ケイ素（ＳｉＣ）または酸化ホウ素（Ｂ2Ｏ3）のような無機セラミックス材料で形成されてもよいし、シリコーン樹脂またはアクリル樹脂のような樹脂材料で形成されてもよい。微粒子及びフィラーの少なくとも１つが分散される樹脂は、電気的絶縁性を有している。微粒子及びフィラーの少なくとも１つが分散される樹脂は、特に限定されないが、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂またはアクリル樹脂で形成されてもよい。
【００１５】
第１導電回路パターン１３は、第１主面１１ｍ上に設けられている。特定的には、第１導電回路パターン１３は、第１絶縁基板部分１１ａ上に設けられてもよい。第２導電回路パターン１４は、第１主面１１ｍ上に設けられている。第２導電回路パターン１４は、第１の方向（ｘ方向）において、第１導電回路パターン１３から第１隙間１７を空けて配置されている。第１隙間１７は、第１の方向（ｘ方向）において、パワー半導体モジュール１の中央部に位置してもよい。特定的には、第２導電回路パターン１４は、第２絶縁基板部分１１ｂ上に設けられてもよい。第１導電回路パターン１３及び第２導電回路パターン１４は、特に限定されないが、銅またはアルミニウムのような金属材料で形成されてもよい。
【００１６】
第３導電回路パターン１３ｂは、第１主面１１ｍ上に設けられている。特定的には、第３導電回路パターン１３ｂは、第３絶縁基板部分１１ｃ上に設けられてもよい。第３導電回路パターン１３ｂは、第２の方向（ｙ方向）において、第１導電回路パターン１３から隙間を空けて配置されている。第１導電回路パターン１３と第３導電回路パターン１３ｂとの間の隙間は、第２の方向（ｙ方向）において、パワー半導体モジュール１の中央部に位置してもよい。
【００１７】
第４導電回路パターン１４ｂは、第１主面１１ｍ上に設けられている。特定的には、第４導電回路パターン１４ｂは、第４絶縁基板部分１１ｄ上に設けられてもよい。第４導電回路パターン１４ｂは、第２の方向（ｙ方向）において、第２導電回路パターン１４から隙間を空けて配置されている。第２導電回路パターン１４と第４導電回路パターン１４ｂとの間の隙間は、第２の方向（ｙ方向）において、パワー半導体モジュール１の中央部に位置してもよい。第４導電回路パターン１４ｂは、第１の方向（ｘ方向）において、第３導電回路パターン１３ｂから隙間を空けて配置されている。第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間は、第１の方向（ｘ方向）において、パワー半導体モジュール１の中央部に位置してもよい。第３導電回路パターン１３ｂ及び第４導電回路パターン１４ｂは、特に限定されないが、銅またはアルミニウムのような金属材料で形成されてもよい。
【００１８】
第１導電部材１５は、第２主面１１ｎ上に設けられている。特定的には、第１導電部材１５は、第１絶縁基板部分１１ａ上に設けられてもよい。第２導電部材１６は、第２主面１１ｎ上に設けられている。第２導電部材１６は、第１の方向（ｘ方向）において、第１導電部材１５から隙間を空けて配置されている。特定的には、第２導電部材１６は、第２絶縁基板部分１１ｂ上に設けられている。第１導電部材１５及び第２導電部材１６は、特に限定されないが、銅またはアルミニウムのような金属材料で形成されてもよい。
【００１９】
第３導電部材（図示せず）は、第２主面１１ｎ上に設けられている。特定的には、第３導電部材は、第３絶縁基板部分１１ｃ上に設けられてもよい。第３導電部材は、第２の方向（ｙ方向）において、第１導電部材１５から隙間を空けて配置されている。第４導電部材（図示せず）は、第２主面１１ｎ上に設けられている。第４導電部材は、第２の方向（ｙ方向）において、第２導電部材１６から隙間を空けて配置されている。第４導電部材は、第１の方向（ｘ方向）において、第３導電部材から隙間を空けて配置されている。特定的には、第４導電部材は、第４絶縁基板部分１１ｄ上に設けられてもよい。第３導電部材及び第４導電部材は、特に限定されないが、銅またはアルミニウムのような金属材料で形成されてもよい。
【００２０】
第１半導体素子２０、第２半導体素子２１、第３半導体素子２０ｂ及び第４半導体素子２１ｂは、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のようなパワー半導体素子であってもよいし、還流ダイオードのようなダイオードであってもよい。第１半導体素子２０、第２半導体素子２１、第３半導体素子２０ｂ及び第４半導体素子２１ｂは、シリコン（Ｓｉ）、または、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）もしくはダイヤモンドのようなワイドバンドギャップ半導体材料で形成されてもよい。第１半導体素子２０、第２半導体素子２１、第３半導体素子２０ｂ及び第４半導体素子２１ｂは、タイプ及び材料の少なくとも１つの点で、互いに同じであってもよいし、互いに異なってもよい。
【００２１】
第１半導体素子２０及び第２半導体素子２１は、第１の方向（ｘ方向）に沿って配列されている。第３半導体素子２０ｂ及び第４半導体素子２１ｂは、第１の方向（ｘ方向）に沿って配列されている。第１半導体素子２０及び第３半導体素子２０ｂは、第２の方向（ｙ方向）に沿って配列されている。第２半導体素子２１及び第４半導体素子２１ｂは、第２の方向（ｙ方向）に沿って配列されている。本実施の形態では、複数の半導体素子は、第１の方向（ｘ方向）に沿って２列配置されているが、複数の半導体素子は、第１の方向（ｘ方向）に沿って３列以上配置されてもよい。本実施の形態では、複数の半導体素子は、第２の方向（ｙ方向）に沿って２行配置されているが、複数の半導体素子は、第１の方向（ｘ方向）に沿って１行以上配置されてもよい。
【００２２】
第１半導体素子２０は、はんだのような導電接合部材２３で、第１導電回路パターン１３に接合されている。第２半導体素子２１は、はんだのような導電接合部材２４で、第２導電回路パターン１４に接合されている。第３半導体素子２０ｂは、はんだのような導電接合部材（図示せず）で、第３導電回路パターン１３ｂに接合されている。第４半導体素子２１ｂは、はんだのような導電接合部材（図示せず）で、第４導電回路パターン１４ｂに接合されている。
【００２３】
第１半導体素子２０は、導電ワイヤ２６及び第１導電回路パターン１３を介して、リード端子３５に電気的に接続されている。第２半導体素子２１は、導電ワイヤ２７及び第２導電回路パターン１４を介して、第１半導体素子２０に電気的に接続されている。第２半導体素子２１は、導電ワイヤ２８を介して、リード端子３６に電気的に接続されている。
【００２４】
第３半導体素子２０ｂは、導電ワイヤ２６ｂ及び第３導電回路パターン１３ｂを介して、リード端子３５ｂに電気的に接続されている。第４半導体素子２１ｂは、導電ワイヤ２７ｂ及び第４導電回路パターン１４ｂを介して、第３半導体素子２０ｂに電気的に接続されている。第４半導体素子２１ｂは、導電ワイヤ２８ｂを介して、リード端子３６ｂに電気的に接続されている。
【００２５】
封止部材４０は、第１半導体素子２０と、第２半導体素子２１と、第１導電回路パターン１３と、第２導電回路パターン１４と、導電ワイヤ２６，２７，２８とを封止している。封止部材４０は、電気的絶縁性を有している。封止部材４０は、絶縁基板１１をさらに封止してもよい。封止部材４０は、第１導電部材１５と、第２導電部材１６とをさらに封止してもよい。封止部材４０は、第３導電回路パターン１３ｂと、第４導電回路パターン１４ｂと、導電ワイヤ２６ｂ，２７ｂ，２８ｂとをさらに封止してもよい。封止部材４０は、第３導電部材（図示せず）と、第４導電部材（図示せず）とをさらに封止してもよい。
【００２６】
封止部材４０は、例えば、エポキシ樹脂、シリコーン樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂またはアクリル樹脂のような絶縁性樹脂で形成されてもよい。封止部材４０は、封止部材４０の強度及び熱伝導性を向上させる微粒子またはフィラーが分散された絶縁性樹脂材料で形成されてもよい。封止部材４０の強度及び熱伝導性を向上させる微粒子またはフィラーは、例えば、二酸化ケイ素（ＳｉＯ2）、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、窒化シリコン（Ｓｉ3Ｎ4）、ダイヤモンド（Ｃ）、炭化ケイ素（ＳｉＣ）または酸化ホウ素（Ｂ2Ｏ3）のような無機セラミックス材料で形成されてもよい。
【００２７】
ケース３０は、ベース板３１と、外囲体３２と、リード端子３５，３５ｂ，３６，３６ｂとを含んでもよい。ベース板３１は、絶縁基板１１に対して第１半導体素子２０及び第２半導体素子２１とは反対側に配置されている。ベース板３１は、特に限定されないが、銅（Ｃｕ）またはアルミニウム（Ａｌ）のような金属材料で形成されてもよい。ベース板３１は、特に限定されないが、アルミニウム−炭化ケイ素（ＡｌＳｉＣ）合金または銅−モリブデン（ＣｕＭｏ）合金のような合金で形成されてもよい。ベース板３１は、特に限定されないが、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂またはポリフェニレンサルファイド（ＰＰＳ）樹脂のような有機材料で形成されてもよい。
【００２８】
絶縁基板１１は、ベース板３１に接合されている。具体的には、第１絶縁基板部分１１ａは、第１導電部材１５及び接合層３８を介して、ベース板３１に接着されてもよい。第２絶縁基板部分１１ｂは、第２導電部材１６及び接合層３９を介して、ベース板３１に接着されてもよい。第３絶縁基板部分１１ｃは、第３導電部材（図示せず）及び接合層（図示せず）を介して、ベース板３１に接着されてもよい。第４絶縁基板部分１１ｄは、第４導電部材（図示せず）及び接合層（図示せず）を介して、ベース板３１に接着されてもよい。接合層３８，３９は、例えば、シリコーン樹脂接着剤のような樹脂接着剤またははんだのような導電接合材料で構成されてもよい。
【００２９】
外囲体３２は、ベース板３１に接着されている。外囲体３２は、リード端子３５，３５ｂ，３６，３６ｂを含んでいる。外囲体３２は、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂またはポリフェニレンサルファイド（ＰＰＳ）樹脂のような電気的絶縁性を有する樹脂で形成されてもよい。リード端子３５，３５ｂ，３６，３６ｂは、外囲体３２の中を通って、パワー半導体モジュール１の外部に引き出されている。リード端子３５，３５ｂ，３６，３６ｂは、第１バリア層５０を貫通しておらず、第１バリア層５０に接触していない。本実施の形態では、リード端子３５，３５ｂ，３６，３６ｂと第１バリア層５０との間の界面は存在しない。そのため、この界面を通して、水分及びガスがパワー半導体モジュール１の内部に侵入することがない。リード端子３５，３５ｂ，３６，３６ｂは、銅またはアルミニウムのような金属材料で形成されてもよい。
【００３０】
第１バリア層５０は、第１半導体素子２０及び第２半導体素子２１に対して絶縁基板１１とは反対側に配置されている。第１バリア層５０は、第３半導体素子２０ｂ及び第４半導体素子２１ｂに対して絶縁基板１１とは反対側に配置されている。第１バリア層５０は、封止部材４０上または封止部材４０中に設けられている。本実施の形態では、第１バリア層５０は、封止部材４０上に設けられている。絶縁基板１１の第１主面１１ｍの平面視において、第１バリア層５０は、第１半導体素子２０と、第２半導体素子２１と、第３半導体素子２０ｂと、第４半導体素子２１ｂとを覆っている。絶縁基板１１の第１主面１１ｍの平面視において、第１バリア層５０は、封止部材４０の外表面４１の面積の８０％以上を覆ってもよく、封止部材４０の外表面４１の面積の９０％以上を覆ってもよく、封止部材４０の外表面４１を全て覆ってもよい。
【００３１】
第１バリア層５０は、水分及び硫黄ガスのようなガスがパワー半導体モジュール１の内部に侵入することを防止する。第１バリア層５０は、水分及びガスが、第１半導体素子２０と、第２半導体素子２１と、第１導電回路パターン１３と、第２導電回路パターン１４と、絶縁基板１１と、第１導電部材１５と、第２導電部材１６と、導電ワイヤ２６，２７，２８とに到達することを抑制する。第１バリア層５０は、第１半導体素子２０及び第２半導体素子２１等からのリーク電流の増加、並びに、絶縁基板１１（第１絶縁基板部分１１ａ、第２絶縁基板部分１１ｂ）等の絶縁性能の低下を防止し得る。
【００３２】
第１バリア層５０は、水分及びガスが、第３半導体素子２０ｂと、第４半導体素子２１ｂと、第３導電回路パターン１３ｂと、第４導電回路パターン１４ｂと、第３導電部材（図示せず）と、第４導電部材（図示せず）と、導電ワイヤ２６ｂ，２７ｂ，２８ｂとに到達することを抑制する。第１バリア層５０は、第３半導体素子２０ｂ及び第４半導体素子２１ｂ等からのリーク電流の増加、並びに、絶縁基板１１（第３絶縁基板部分１１ｃ、第４絶縁基板部分１１ｄ）等の絶縁性能の低下を防止し得る。
【００３３】
第１バリア層５０は、水分及びガスに対して低い透過性を有する材料で形成されている。第１バリア層５０は、例えば、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）もしくはポリエーテルエーテルケトン（ＰＥＥＫ）のような熱可塑性樹脂、熱硬化性樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）のようなフッ素系樹脂、セラミックス材料もしくはガラス材料、またはこれらの混合物で形成されてもよい。
【００３４】
第１バリア層５０及び封止部材４０の少なくとも１つは、第１応力緩和部５３を含む。本実施の形態では、第１バリア層５０が、第１応力緩和部５３を含む。第１バリア層５０は、第１半導体素子２０及び第２半導体素子２１側の第１表面５１と、第１表面５１とは反対側の第２表面５２とを含む。第１応力緩和部５３は、第１表面５１及び第２表面５２の少なくとも１つに形成されている第１凹部である。図２に示される本実施の形態では、第１応力緩和部５３は、第１バリア層５０の第２表面５２に形成されている第１凹部である。図３に示される本実施の形態の第１変形例のパワー半導体モジュール１ｂのように、第１応力緩和部５３は、第１バリア層５０の第１表面５１に形成されている第１凹部であってもよい。
【００３５】
図４に示される本実施の形態の第２変形例のパワー半導体モジュール１ｃのように、第１応力緩和部５３である第１凹部は、先細形状を有してもよい。第１凹部は、第１の方向（ｘ方向）及び第２の方向（ｙ方向）の少なくとも１つに沿って延在してもよい。第１凹部は、第１の方向（ｘ方向）及び第２の方向（ｙ方向）の少なくとも１つに沿って配列された複数の第１凹部分で構成されてもよい。
【００３６】
パワー半導体モジュール１，１ｂ，１ｃは、第１バリア層５０、封止部材４０及び絶縁基板１１などのように、互いに異なる線熱膨張係数を有する複数の部材によって構成されている。パワー半導体モジュール１，１ｂ，１ｃの動作時及びパワー半導体モジュール１，１ｂ，１ｃの周囲の温度の変化時に、パワー半導体モジュール１，１ｂ，１ｃの温度が変化して、パワー半導体モジュール１，１ｂ，１ｃが反る。第１応力緩和部５３は、パワー半導体モジュール１，１ｂ，１ｃが反る際に第１バリア層５０に作用する応力を減少させる。具体的には、第１応力緩和部５３が第１凹部である場合に、第１凹部は、第１バリア層５０及び封止部材４０の少なくとも１つの厚さを減少させる。第１凹部は、第１バリア層５０及び封止部材４０の少なくとも１つがパワー半導体モジュール１，１ｂ，１ｃの反り変形に追従して変形することを容易にする。第１凹部は、パワー半導体モジュール１，１ｂ，１ｃが反る際に第１バリア層５０に作用する応力を減少させて、第１バリア層５０にき裂が発生することを防止する。
【００３７】
絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第１導電回路パターン１３と第２導電回路パターン１４との間の第１隙間１７に重なるように配置されている。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は第１隙間１７よりも狭い幅を有しており、第１応力緩和部５３は第１隙間１７内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第１隙間１７と同じ幅を有してもよいし、第１隙間１７よりも広い幅を有してもよい。第１応力緩和部５３は、第１の方向（ｘ方向）において、パワー半導体モジュール１，１ｂ，１ｃの中央部に位置してもよい。
【００３８】
絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間に重なるように配置されている。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間よりも狭い幅を有しており、第１応力緩和部５３は第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間と同じ幅を有してもよいし、第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間よりも広い幅を有してもよい。
【００３９】
絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第１導電回路パターン１３と第３導電回路パターン１３ｂとの間の隙間に重なるように配置されている。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は第１導電回路パターン１３と第３導電回路パターン１３ｂとの間の隙間よりも狭い幅を有しており、第１応力緩和部５３は第１導電回路パターン１３と第３導電回路パターン１３ｂとの間の隙間内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第１導電回路パターン１３と第３導電回路パターン１３ｂとの間の隙間と同じ幅を有してもよいし、第１導電回路パターン１３と第３導電回路パターン１３ｂとの間の隙間よりも広い幅を有してもよい。第１応力緩和部５３は、第２の方向（ｙ方向）において、パワー半導体モジュール１，１ｂ，１ｃの中央部に位置してもよい。
【００４０】
絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第２導電回路パターン１４と第４導電回路パターン１４ｂとの間の隙間に重なるように配置されている。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は第２導電回路パターン１４と第４導電回路パターン１４ｂとの間の隙間よりも狭い幅を有しており、第１応力緩和部５３は第２導電回路パターン１４と第４導電回路パターン１４ｂとの間の隙間内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第２導電回路パターン１４と第４導電回路パターン１４ｂとの間の隙間と同じ幅を有してもよいし、第２導電回路パターン１４と第４導電回路パターン１４ｂとの間の隙間よりも広い幅を有してもよい。
【００４１】
絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第１絶縁基板部分１１ａと第２絶縁基板部分１１ｂとの間の第２隙間１２に重なるように配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は第２隙間１２よりも狭い幅を有しており、第１応力緩和部５３は第２隙間１２内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第２隙間１２と同じ幅を有してもよいし、第２隙間１２よりも広い幅を有してもよい。
【００４２】
絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第３絶縁基板部分１１ｃと第４絶縁基板部分１１ｄとの間の隙間に重なるように配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は第３絶縁基板部分１１ｃと第４絶縁基板部分１１ｄとの間の隙間よりも狭い幅を有しており、第１応力緩和部５３は第３絶縁基板部分１１ｃと第４絶縁基板部分１１ｄとの間の隙間内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第３絶縁基板部分１１ｃと第４絶縁基板部分１１ｄとの間の隙間と同じ幅を有してもよいし、第３絶縁基板部分１１ｃと第４絶縁基板部分１１ｄとの間の隙間よりも広い幅を有してもよい。
【００４３】
絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第１絶縁基板部分１１ａと第３絶縁基板部分１１ｃとの間の隙間に重なるように配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は第１絶縁基板部分１１ａと第３絶縁基板部分１１ｃとの間の隙間よりも狭い幅を有しており、第１応力緩和部５３は第１絶縁基板部分１１ａと第３絶縁基板部分１１ｃとの間の隙間内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第１絶縁基板部分１１ａと第３絶縁基板部分１１ｃとの間の隙間と同じ幅を有してもよいし、第１絶縁基板部分１１ａと第３絶縁基板部分１１ｃとの間の隙間よりも広い幅を有してもよい。
【００４４】
絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第２絶縁基板部分１１ｂと第４絶縁基板部分１１ｄとの間の隙間に重なるように配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は第２絶縁基板部分１１ｂと第４絶縁基板部分１１ｄとの間の隙間よりも狭い幅を有しており、第１応力緩和部５３は第２絶縁基板部分１１ｂと第４絶縁基板部分１１ｄとの間の隙間内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部５３は、第２絶縁基板部分１１ｂと第４絶縁基板部分１１ｄとの間の隙間と同じ幅を有してもよいし、第２絶縁基板部分１１ｂと第４絶縁基板部分１１ｄとの間の隙間よりも広い幅を有してもよい。
【００４５】
パワー半導体モジュール１，１ｂ，１ｃの温度が変化して、パワー半導体モジュール１，１ｂ，１ｃが反るとき、第１の方向（ｘ方向）におけるパワー半導体モジュール１，１ｂ，１ｃの中央部と、第２の方向（ｙ方向）におけるパワー半導体モジュール１，１ｂ，１ｃの中央部とに対応する第１バリア層５０の部分に、応力が集中する。パワー半導体モジュール１，１ｂ，１ｃの温度が変化して、パワー半導体モジュール１，１ｂ，１ｃが反るとき、第１絶縁基板部分１１ａと第２絶縁基板部分１１ｂとの間の第２隙間１２と、第３絶縁基板部分１１ｃと第４絶縁基板部分１１ｄとの間の隙間と、第１絶縁基板部分１１ａと第３絶縁基板部分１１ｃとの間の隙間と、第２絶縁基板部分１１ｂと第４絶縁基板部分１１ｄとの間の隙間とに対応する第１バリア層５０の部分に、応力が集中する。本実施の形態では、第１応力緩和部５３は、第１バリア層５０のうち応力が集中する部分に設けられている。第１応力緩和部５３は、第１バリア層５０にき裂が発生することを効果的に防止する。
【００４６】
図５に示される本実施の形態の第３変形例のパワー半導体モジュール１ｄのように、第１応力緩和部５３は、第１表面５１と第２表面５２とを接続する第１貫通部であってもよい。第１貫通部は、第１の方向（ｘ方向）及び第２の方向（ｙ方向）の少なくとも１つに沿って延在する第１スロットであってもよい。第１貫通部は、第１の方向（ｘ方向）及び第２の方向（ｙ方向）の少なくとも１つに沿って配列された複数の第１貫通孔であってもよい。第１貫通部は、第１バリア層５０を複数の第１バリア層部分に分離してもよい。パワー半導体モジュール１ｄのサイズが大きくなると、パワー半導体モジュール１ｄが反る際に第１バリア層５０に作用する応力が増加する。第１貫通部である第１応力緩和部５３は、増加した応力を減少させて、第１バリア層５０にき裂が発生することを防止する。第１応力緩和部５３は、第１バリア層５０にき裂が発生することを防止する。
【００４７】
本実施の形態のパワー半導体モジュール１，１ｂ，１ｃ，１ｄの効果を説明する。
本実施の形態のパワー半導体モジュール１，１ｂ，１ｃ，１ｄは、絶縁基板１１と、第１導電回路パターン１３と、第２導電回路パターン１４と、第１半導体素子２０と、第２半導体素子２１と、封止部材４０と、第１バリア層５０とを備える。絶縁基板１１は、第１主面１１ｍを含む。第１導電回路パターン１３は、第１主面１１ｍ上に設けられている。第２導電回路パターン１４は、第１主面１１ｍ上に設けられている。第２導電回路パターン１４は、第１導電回路パターン１３から第１隙間１７を空けて配置されている。第１半導体素子２０は、第１導電回路パターン１３に接合されている。第２半導体素子２１は、第２導電回路パターン１４に接合されている。封止部材４０は、第１半導体素子２０と第２半導体素子２１と第１導電回路パターン１３と第２導電回路パターン１４とを封止している。第１バリア層５０は、第１半導体素子２０及び第２半導体素子２１に対して絶縁基板１１とは反対側に配置されている。第１バリア層５０は封止部材４０上に設けられている。第１バリア層５０及び封止部材４０の少なくとも１つは第１応力緩和部５３を含む。
【００４８】
第１バリア層５０は、水分及びガスが、第１半導体素子２０と、第２半導体素子２１と、第１導電回路パターン１３と、第２導電回路パターン１４と、絶縁基板１１とに到達することを抑制する。さらに、第１応力緩和部５３は、パワー半導体モジュール１，１ｂ，１ｃ，１ｄが反る際に第１バリア層５０に作用する応力を減少させて、第１バリア層５０にき裂が発生することを防止する。パワー半導体モジュール１，１ｂ，１ｃ，１ｄの信頼性が向上され得る。
【００４９】
実施の形態２．
図６を参照して、実施の形態２のパワー半導体モジュール１ｅを説明する。本実施の形態のパワー半導体モジュール１ｅは、実施の形態１のパワー半導体モジュール１，１ｂ，１ｃ，１ｄと同様の構成を備えるが、以下の点で主に異なる。
【００５０】
パワー半導体モジュール１ｅでは、第１応力緩和部５３は、第１導電回路パターン１３と第２導電回路パターン１４と第１隙間１７とに対応して、第１バリア層５０に設けられている。第１バリア層５０は、少なくとも第１応力緩和部５３において、第１バリア層５０の第１部分５５に近づくにつれて次第に厚さが減少するように構成されている。第１部分５５は、絶縁基板１１の第１主面１１ｍの平面視において、第１導電回路パターン１３と第２導電回路パターン１４との間の第１隙間１７に重なっている。絶縁基板１１の第１主面１１ｍの平面視において、第１部分５５は、第１隙間１７内に位置している。絶縁基板１１の第１主面１１ｍの平面視において、第１部分５５は、第２隙間１２内に位置している。第１部分５５は、第１の方向（ｘ方向）において、パワー半導体モジュール１ｅの中央部に位置している。第１バリア層５０は、第１応力緩和部５３のうち、第１部分５５で最小厚さを有している。
【００５１】
第１バリア層５０は、第３導電回路パターン１３ｂと、第４導電回路パターン１４ｂと、第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間とに対応する部分においても、同様に構成されている。第１バリア層５０は、第１導電回路パターン１３と、第３導電回路パターン１３ｂと、第１導電回路パターン１３と第３導電回路パターン１３ｂとの間の隙間とに対応する部分においても、同様に構成されてもよい。第１バリア層５０は、第２導電回路パターン１４と、第４導電回路パターン１４ｂと、第２導電回路パターン１４と第４導電回路パターン１４ｂとの間の隙間とに対応する部分においても、同様に構成されてもよい。
【００５２】
本実施の形態のパワー半導体モジュール１ｅは、実施の形態１のパワー半導体モジュール１，１ｂ，１ｃ，１ｄと同様の以下の効果を奏する。第１バリア層５０は、第１応力緩和部５３のうち、第１部分５５で最小厚さを有している。第１応力緩和部５３は、第１バリア層５０及び封止部材４０の少なくとも１つが、パワー半導体モジュール１ｅの反り変形に追従して変形することを容易にする。第１応力緩和部５３は、パワー半導体モジュール１ｅが反る際に第１バリア層５０に作用する応力を減少させて、第１バリア層５０にき裂が発生することを防止する。パワー半導体モジュール１ｅの信頼性が向上され得る。
【００５３】
実施の形態３．
図７を参照して、実施の形態３のパワー半導体モジュール１ｆを説明する。本実施の形態のパワー半導体モジュール１ｆは、実施の形態１のパワー半導体モジュール１，１ｂ，１ｃ，１ｄと同様の構成を備えるが、以下の点で主に異なる。
【００５４】
パワー半導体モジュール１ｆでは、封止部材４０が、第１応力緩和部４３を含む。第１応力緩和部４３は、封止部材４０の外表面４１に形成されている第２凹部である。第２凹部は、第１の方向（ｘ方向）及び第２の方向（ｙ方向）の少なくとも１つに沿って延在してもよい。第２凹部は、第１の方向（ｘ方向）及び第２の方向（ｙ方向）の少なくとも１つに沿って配列された複数の第２凹部分で構成されてもよい。図８に示される本実施の形態の変形例のパワー半導体モジュール１ｇのように、第１応力緩和部４３である第２凹部は、先細形状を有してもよい。
【００５５】
絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部４３は、第１導電回路パターン１３と第２導電回路パターン１４との間の第１隙間１７に重なるように配置されている。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部４３は第１隙間１７よりも狭い幅を有しており、第１応力緩和部４３は第１隙間１７内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部４３は、第１隙間１７と同じ幅を有してもよいし、第１隙間１７よりも広い幅を有してもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１応力緩和部４３は、第１絶縁基板部分１１ａと第２絶縁基板部分１１ｂとの間の第２隙間１２に重なるように配置されている。第１応力緩和部４３は、第１の方向（ｘ方向）において、パワー半導体モジュール１ｆ，１ｇの中央部に位置している。
【００５６】
第１バリア層５０は、第１表面５１に突出する凸部５６を含んでいる。凸部５６は、第１応力緩和部４３である第２凹部に対して相補的な形状を有してもよい。絶縁基板１１の第１主面１１ｍの平面視において、凸部５６は、第１導電回路パターン１３と第２導電回路パターン１４との間の第１隙間１７に重なっている。特定的には、絶縁基板１１の第１主面１１ｍの平面視において、凸部５６は、第１隙間１７内に位置している。絶縁基板１１の第１主面１１ｍの平面視において、凸部５６は、第１絶縁基板部分１１ａと第２絶縁基板部分１１ｂとの間の第２隙間１２に重なっている。凸部５６は、第１の方向（ｘ方向）において、パワー半導体モジュール１ｆ，１ｇの中央部に位置している。
【００５７】
封止部材４０は、第３導電回路パターン１３ｂと、第４導電回路パターン１４ｂと、第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間とに対応する部分においても、同様に構成されている。封止部材４０は、第１導電回路パターン１３と、第３導電回路パターン１３ｂと、第１導電回路パターン１３と第３導電回路パターン１３ｂとの間の隙間とに対応する部分においても、同様に構成されてもよい。封止部材４０は、第２導電回路パターン１４と、第４導電回路パターン１４ｂと、第２導電回路パターン１４と第４導電回路パターン１４ｂとの間の隙間とに対応する部分においても、同様に構成されてもよい。
【００５８】
絶縁基板１１の第１主面１１ｍの平面視において、第１バリア層５０の凸部５６は、第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間に重なっている。特定的には、絶縁基板１１の第１主面１１ｍの平面視において、凸部５６は、第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間内に位置している。絶縁基板１１の第１主面１１ｍの平面視において、凸部５６は、第１絶縁基板部分１１ａと第２絶縁基板部分１１ｂとの間の隙間に重なっている。凸部５６は、第２の方向（ｙ方向）において、パワー半導体モジュール１ｆ，１ｇの中央部に位置している。
【００５９】
本実施の形態のパワー半導体モジュール１ｆ，１ｇは、実施の形態１のパワー半導体モジュール１，１ｂ，１ｃ，１ｄと同様の以下の効果を奏する。第１応力緩和部４３は、第１バリア層５０及び封止部材４０の少なくとも１つが、パワー半導体モジュール１ｆ，１ｇの反り変形に追従して変形することを容易にする。第１応力緩和部４３は、パワー半導体モジュール１ｆ，１ｇが反る際に第１バリア層５０に作用する応力を減少させて、第１バリア層５０にき裂が発生することを防止する。パワー半導体モジュール１ｆ，１ｇの信頼性が向上され得る。
【００６０】
実施の形態４．
図９を参照して、実施の形態４のパワー半導体モジュール１ｈを説明する。本実施の形態のパワー半導体モジュール１ｈは、実施の形態３のパワー半導体モジュール１ｆ，１ｇと同様の構成を備えるが、以下の点で主に異なる。
【００６１】
パワー半導体モジュール１ｈでは、第１応力緩和部４３は、第１導電回路パターン１３、第２導電回路パターン１４及び第１隙間１７に対応して、封止部材４０に設けられている。封止部材４０の外表面４１は、少なくとも第１応力緩和部４３において、外表面４１の第２部分４５に近づくにつれて徐々に深く凹むように形成されている。第２部分４５は、絶縁基板１１の第１主面１１ｍの平面視において、第１導電回路パターン１３と第２導電回路パターン１４との間の第１隙間１７に重なっている。特定的には、絶縁基板１１の第１主面１１ｍの平面視において、第２部分４５は、第１隙間１７内に位置している。第１応力緩和部４３は、第１絶縁基板部分１１ａと第２絶縁基板部分１１ｂとの間の第２隙間１２に重なっている。第２部分４５は、第１の方向（ｘ方向）において、パワー半導体モジュール１ｈの中央部に位置している。封止部材４０の外表面４１は、第１応力緩和部４３のうち、第２部分４５で、最も深く凹んでいる。
【００６２】
封止部材４０の外表面４１は、第３導電回路パターン１３ｂと、第４導電回路パターン１４ｂと、第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間とに対応する部分においても、同様に構成されている。封止部材４０の外表面４１は、第１導電回路パターン１３と、第３導電回路パターン１３ｂと、第１導電回路パターン１３と第３導電回路パターン１３ｂとの間の隙間とに対応する部分においても、同様に構成されてもよい。封止部材４０の外表面４１は、第２導電回路パターン１４と、第４導電回路パターン１４ｂと、第２導電回路パターン１４と第４導電回路パターン１４ｂとの間の隙間とに対応する部分においても、同様に構成されてもよい。
【００６３】
本実施の形態のパワー半導体モジュール１ｈは、実施の形態３のパワー半導体モジュール１ｆ，１ｇと同様の以下の効果を奏する。封止部材４０の外表面４１は、第１応力緩和部４３のうち、第２部分４５で、最も深く凹んでいる。第１応力緩和部４３は、第１バリア層５０及び封止部材４０の少なくとも１つが、パワー半導体モジュール１ｈの反り変形に追従して変形することを容易にする。第１応力緩和部４３は、パワー半導体モジュール１ｈが反る際に第１バリア層５０に作用する応力を減少させて、第１バリア層５０にき裂が発生することを防止する。パワー半導体モジュール１ｈの信頼性が向上され得る。
【００６４】
実施の形態５．
図１０を参照して、実施の形態５のパワー半導体モジュール１ｉを説明する。本実施の形態のパワー半導体モジュール１ｉは、実施の形態１のパワー半導体モジュール１と同様の構成を備えるが、以下の点で主に異なる。パワー半導体モジュール１ｉでは、第１バリア層５０は、封止部材４０中に設けられている。図１１に示される本実施の形態の変形例のパワー半導体モジュール１ｊのように、第１応力緩和部５３は、第１表面５１と第２表面５２とを接続する第１貫通部であってもよい。
【００６５】
本実施の形態のパワー半導体モジュール１ｉ，１ｊは、実施の形態１のパワー半導体モジュール１，１ｄの効果に加えて、以下の効果を奏する。第１バリア層５０は、封止部材４０中に設けられている。封止部材４０は、空気中の酸素に曝されない。パワー半導体モジュール１ｉ，１ｊが動作して高温になっても、封止部材４０が酸化されて劣化することが防止される。パワー半導体モジュール１ｉ，１ｊの信頼性が向上され得る。
【００６６】
実施の形態６．
図１２を参照して、実施の形態６のパワー半導体モジュール１ｋを説明する。本実施の形態のパワー半導体モジュール１ｋは、実施の形態１の第１変形例のパワー半導体モジュール１ｂと同様の構成を備えるが、以下の点で主に異なる。第１凹部の少なくとも一部は、封止部材４０によって充填されていない空洞５８である。特定的には、第１凹部の全体が空洞５８である。
【００６７】
本実施の形態のパワー半導体モジュール１ｋは、実施の形態１のパワー半導体モジュール１，１ｂの効果に加えて、以下の効果を奏する。本実施の形態のパワー半導体モジュール１ｋでは、第１バリア層５０は封止部材４０上に設けられている。第１凹部は、第１表面５１に形成されている。第１凹部の少なくとも一部は、封止部材４０によって充填されていない空洞５８である。パワー半導体モジュール１ｋのサイズが大きくなると、パワー半導体モジュール１ｋが反る際に第１バリア層５０に作用する応力が増加する。空洞５８は、増加した応力を減少させて、第１バリア層５０にき裂が発生することを防止する。パワー半導体モジュール１ｋの信頼性がさらに向上され得る。
【００６８】
実施の形態７．
図１３及び図１４を参照して、実施の形態７のパワー半導体モジュール１ｍを説明する。本実施の形態のパワー半導体モジュール１ｍは、実施の形態１のパワー半導体モジュール１と同様の構成を備え、同様の効果を奏するが、以下の点で主に異なる。
【００６９】
パワー半導体モジュール１ｍは、第１バリア層５０に積層されている第２バリア層６０をさらに備える。第１バリア層５０と第２バリア層６０との間に封止部材４０が介在してもよい。本実施の形態では、第２バリア層６０は、第１バリア層５０に対して、第１半導体素子２０及び第２半導体素子２１側に配置されている。第２バリア層６０は、第１バリア層５０と第１半導体素子２０及び第２半導体素子２１との間に配置されている。第２バリア層６０は、封止部材４０中に設けられている。第２バリア層６０は、第１バリア層５０に対して、第１半導体素子２０及び第２半導体素子２１とは反対側に配置されてもよい。
【００７０】
絶縁基板１１の第１主面１１ｍの平面視において、第２バリア層６０は、第１半導体素子２０と、第２半導体素子２１と、第３半導体素子２０ｂと、第４半導体素子２１ｂとを覆っている。絶縁基板１１の第１主面１１ｍの平面視において、第２バリア層６０は、封止部材４０の外表面４１の面積の８０％以上を覆ってもよく、封止部材４０の外表面４１の面積の９０％以上を覆ってもよく、封止部材４０の外表面４１を全て覆ってもよい。
【００７１】
本実施の形態では、絶縁基板１１の第１主面１１ｍの平面視において、第２バリア層６０は、第１バリア層５０よりも大きな面積を有している。絶縁基板１１の第１主面１１ｍの平面視において、第２バリア層６０の第２外周は、第１バリア層５０の第１外周よりも外側にある。絶縁基板１１の第１主面１１ｍの平面視において、第２バリア層６０は、第１バリア層５０と同じ面積を有してもよいし、第１バリア層５０よりも小さな面積を有してもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２バリア層６０の第２外周は、第２バリア層６０の第２外周は、第１バリア層５０の第１外周に一致してもよいし、第１バリア層５０の第１外周よりも内側にあってもよい。
【００７２】
第２バリア層６０は、水分及び硫黄ガスのようなガスがパワー半導体モジュール１ｍの内部に侵入することを防止する。第２バリア層６０は、水分及びガスが、第１半導体素子２０と、第２半導体素子２１と、第１導電回路パターン１３と、第２導電回路パターン１４と、絶縁基板１１と、第１導電部材１５と、第２導電部材１６とに到達することを抑制する。第２バリア層６０は、第１半導体素子２０及び第２半導体素子２１等からのリーク電流の増加、並びに、絶縁基板１１（第１絶縁基板部分１１ａ、第２絶縁基板部分１１ｂ）等の絶縁性能の低下を防止し得る。
【００７３】
第２バリア層６０は、水分及びガスが、第３半導体素子２０ｂと、第４半導体素子２１ｂと、第３導電回路パターン１３ｂと、第４導電回路パターン１４ｂと、第３導電部材（図示せず）と、第４導電部材（図示せず）とに到達することを抑制する。第２バリア層６０は、第３半導体素子２０ｂ及び第４半導体素子２１ｂからのリーク電流の増加、並びに、絶縁基板１１（第３絶縁基板部分１１ｃ、第４絶縁基板部分１１ｄ）等の絶縁性能を防止し得る。
【００７４】
第２バリア層６０は、水分及びガスに対して低い透過性を有する材料で形成されている。第２バリア層６０は、例えば、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）もしくはポリエーテルエーテルケトン（ＰＥＥＫ）のような熱可塑性樹脂、熱硬化性樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）のようなフッ素系樹脂、セラミックス材料もしくはガラス材料、またはこれらの混合物で形成されてもよい。
【００７５】
第２バリア層６０及び封止部材４０の少なくとも１つは第２応力緩和部６３を含む。本実施の形態では、第２バリア層６０が、第２応力緩和部６３を含む。第２バリア層６０は、第１半導体素子２０及び第２半導体素子２１側の第３表面６１と、第３表面６１とは反対側の第４表面６２とを含む。第２応力緩和部６３は、第３表面６１及び第４表面６２の少なくとも１つに形成されている第３凹部である。第３凹部は、第１の方向（ｘ方向）及び第２の方向（ｙ方向）の少なくとも１つに沿って延在してもよい。第３凹部は、第１の方向（ｘ方向）及び第２の方向（ｙ方向）の少なくとも１つに沿って配列された複数の第３凹部分で構成されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３の少なくとも一部は、第１応力緩和部５３に重なってもよい。
【００７６】
図１４に示される本実施の形態では、第２応力緩和部６３は、第２バリア層６０の第４表面６２に形成されている第３凹部であってもよい。第２バリア層６０の第３凹部の幅は、第１バリア層５０の第１凹部の幅よりも小さくてもよい。図１５に示される本実施の形態の第１変形例のパワー半導体モジュール１ｎのように、第２バリア層６０の第３凹部の幅は、第１バリア層５０の第１凹部の幅よりも大きくてもよい。第２バリア層６０の第３凹部の幅は、第１バリア層５０の第１凹部の幅に等しくてもよい。
【００７７】
パワー半導体モジュール１ｍ，１ｎの動作時及びパワー半導体モジュール１ｍ，１ｎの周囲の温度の変化時に、パワー半導体モジュール１ｍ，１ｎの温度が変化して、パワー半導体モジュール１ｍ，１ｎが反る。第２応力緩和部６３は、パワー半導体モジュール１ｍ，１ｎが反る際に第２バリア層６０に作用する応力を減少させる。具体的には、第２応力緩和部６３が第３凹部である場合に、第３凹部は、第２バリア層６０及び封止部材４０の少なくとも１つの厚さを減少させる。第３凹部は、第２バリア層６０及び封止部材４０の少なくとも１つがパワー半導体モジュール１ｍ，１ｎの反り変形に追従して変形することを容易にする。第３凹部は、パワー半導体モジュール１ｍ，１ｎが反る際に第２バリア層６０に作用する応力を減少させて、第２バリア層６０にき裂が発生することを防止する。
【００７８】
絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第１導電回路パターン１３と第２導電回路パターン１４との間の第１隙間１７に重なるように配置されている。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は第１隙間１７よりも狭い幅を有しており、第２応力緩和部６３は、第１隙間１７内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第１隙間１７と同じ幅を有してもよいし、第１隙間１７よりも広い幅を有してもよい。
【００７９】
絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間に重なるように配置されている。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間よりも狭い幅を有しており、第２応力緩和部６３は、第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間と同じ幅を有してもよいし、第３導電回路パターン１３ｂと第４導電回路パターン１４ｂとの間の隙間よりも広い幅を有してもよい。
【００８０】
絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第１導電回路パターン１３と第３導電回路パターン１３ｂとの間の隙間に重なるように配置されている。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は第１導電回路パターン１３と第３導電回路パターン１３ｂとの間の隙間よりも狭い幅を有しており、第２応力緩和部６３は、第１導電回路パターン１３と第３導電回路パターン１３ｂとの間の隙間内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第１導電回路パターン１３と第３導電回路パターン１３ｂとの間の隙間と同じ幅を有してもよいし、第１導電回路パターン１３と第３導電回路パターン１３ｂとの間の隙間よりも広い幅を有してもよい。
【００８１】
絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第２導電回路パターン１４と第４導電回路パターン１４ｂとの間の隙間に重なるように配置されている。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は第２導電回路パターン１４と第４導電回路パターン１４ｂとの間の隙間よりも狭い幅を有しており、第２応力緩和部６３は、第２導電回路パターン１４と第４導電回路パターン１４ｂとの間の隙間内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第２導電回路パターン１４と第４導電回路パターン１４ｂとの間の隙間と同じ幅を有してもよいし、第２導電回路パターン１４と第４導電回路パターン１４ｂとの間の隙間よりも広い幅を有してもよい。
【００８２】
絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第１絶縁基板部分１１ａと第２絶縁基板部分１１ｂとの間の第２隙間１２に重なるように配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は第２隙間１２よりも狭い幅を有しており、第２応力緩和部６３は、第２隙間１２内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第２隙間１２と同じ幅を有してもよいし、第２隙間１２よりも広い幅を有してもよい。
【００８３】
絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第３絶縁基板部分１１ｃと第４絶縁基板部分１１ｄとの間の隙間に重なるように配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は第３絶縁基板部分１１ｃと第４絶縁基板部分１１ｄとの間の隙間よりも狭い幅を有しており、第２応力緩和部６３は、第３絶縁基板部分１１ｃと第４絶縁基板部分１１ｄとの間の隙間内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第３絶縁基板部分１１ｃと第４絶縁基板部分１１ｄとの間の隙間と同じ幅を有してもよいし、第３絶縁基板部分１１ｃと第４絶縁基板部分１１ｄとの間の隙間よりも広い幅を有してもよい。
【００８４】
絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第１絶縁基板部分１１ａと第３絶縁基板部分１１ｃとの間の隙間に重なるように配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は第１絶縁基板部分１１ａと第３絶縁基板部分１１ｃとの間の隙間よりも狭い幅を有しており、第２応力緩和部６３は、第１絶縁基板部分１１ａと第３絶縁基板部分１１ｃとの間の隙間内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第１絶縁基板部分１１ａと第３絶縁基板部分１１ｃとの間の隙間と同じ幅を有してもよいし、第１絶縁基板部分１１ａと第３絶縁基板部分１１ｃとの間の隙間よりも広い幅を有してもよい。
【００８５】
絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第２絶縁基板部分１１ｂと第４絶縁基板部分１１ｄとの間の隙間に重なるように配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は第２絶縁基板部分１１ｂと第４絶縁基板部分１１ｄとの間の隙間よりも狭い幅を有しており、第２応力緩和部６３は、第２絶縁基板部分１１ｂと第４絶縁基板部分１１ｄとの間の隙間内に配置されてもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２応力緩和部６３は、第２絶縁基板部分１１ｂと第４絶縁基板部分１１ｄとの間の隙間と同じ幅を有してもよいし、第２絶縁基板部分１１ｂと第４絶縁基板部分１１ｄとの間の隙間よりも広い幅を有してもよい。
【００８６】
パワー半導体モジュール１ｍ，１ｎの温度が変化して、パワー半導体モジュール１ｍ，１ｎが反るとき、第１の方向（ｘ方向）におけるパワー半導体モジュール１ｍ，１ｎの中央部と、第２の方向（ｙ方向）におけるパワー半導体モジュール１ｍ，１ｎの中央部とに対応する第２バリア層６０の部分に、応力が集中する。パワー半導体モジュール１ｍ，１ｎの温度が変化して、パワー半導体モジュール１ｍ，１ｎが反るとき、第１絶縁基板部分１１ａと第２絶縁基板部分１１ｂとの間の第２隙間１２と、第３絶縁基板部分１１ｃと第４絶縁基板部分１１ｄとの間の隙間と、第１絶縁基板部分１１ａと第３絶縁基板部分１１ｃとの間の隙間と、第２絶縁基板部分１１ｂと第４絶縁基板部分１１ｄとの間の隙間とに対応する第１バリア層５０の部分に、応力が集中する。本実施の形態では、第２応力緩和部６３は、第２バリア層６０のうち応力が集中する部分に設けられている。第２応力緩和部６３は、第２バリア層６０にき裂が発生することを効果的に防止する。
【００８７】
図１６に示される本実施の形態の第２変形例のパワー半導体モジュール１ｐのように、第２応力緩和部６３は、第３表面６１と第４表面６２とを接続する第２貫通部であってもよい。第２貫通部は、第１の方向（ｘ方向）及び第２の方向（ｙ方向）の少なくとも１つに沿って延在する第２スロットであってもよい。第２貫通部は、第１の方向（ｘ方向）及び第２の方向（ｙ方向）の少なくとも１つに沿って配列された複数の第２貫通孔であってもよい。第２貫通部は、第２バリア層６０を複数の第２バリア層部分に分離してもよい。絶縁基板１１の第１主面１１ｍの平面視において、第２貫通部である第２応力緩和部６３の少なくとも一部は、第１バリア層５０に重なっている。特定的には、絶縁基板１１の第１主面１１ｍの平面視において、第２貫通部である第２応力緩和部６３の全ては、第１バリア層５０に重なっている。
【００８８】
パワー半導体モジュール１ｐのサイズが大きくなると、パワー半導体モジュール１ｐが反る際に第２バリア層６０に作用する応力が増加する。第２貫通部である第２応力緩和部６３は、増加した応力を減少させて、第２バリア層６０にき裂が発生することを防止する。第２応力緩和部６３は、第２バリア層６０にき裂が発生することを防止する。
【００８９】
本実施の形態のパワー半導体モジュール１ｍ，１ｎ，１ｐは、実施の形態１のパワー半導体モジュール１の効果に加えて、以下の効果を奏する。パワー半導体モジュール１ｍ，１ｎ，１ｐは、第１バリア層５０に積層されている第２バリア層６０をさらに備える。第２バリア層６０は、水分及びガスが、第１半導体素子２０と、第２半導体素子２１と、第１導電回路パターン１３と、第２導電回路パターン１４と、絶縁基板１１とに到達することを抑制する。パワー半導体モジュール１ｍ，１ｎ，１ｐの信頼性がさらに向上され得る。
【００９０】
パワー半導体モジュール１ｍ，１ｎ，１ｐでは、第２バリア層６０及び封止部材４０の少なくとも１つは第２応力緩和部６３を含む。第２応力緩和部６３は、第２バリア層６０及び封止部材４０の少なくとも１つが、パワー半導体モジュール１ｍ，１ｎ，１ｐの反り変形に追従して変形することを容易にする。第２応力緩和部６３は、パワー半導体モジュール１ｍ，１ｎ，１ｐが反る際に第２バリア層６０に作用する応力を減少させて、第２バリア層６０にき裂が発生することを防止する。パワー半導体モジュール１ｍ，１ｎ，１ｐの信頼性が向上され得る。
【００９１】
実施の形態８．
図１７を参照して、実施の形態８のパワー半導体モジュール１ｑを説明する。本実施の形態のパワー半導体モジュール１ｑは、実施の形態７のパワー半導体モジュール１ｍと同様の構成を備え、同様の効果を奏するが、以下の点で主に異なる。
【００９２】
パワー半導体モジュール１ｑでは、第１応力緩和部５３は、第１表面５１と第２表面５２とを接続する第１貫通部である。第１貫通部は、第１の方向（ｘ方向）及び第２の方向（ｙ方向）の少なくとも１つに沿って延在する第１スロットであってもよい。第１貫通部は、第１の方向（ｘ方向）及び第２の方向（ｙ方向）の少なくとも１つに沿って配列された複数の第１貫通孔であってもよい。第１貫通部は、第１バリア層５０を複数の第１バリア層部分に分離してもよい。絶縁基板１１の第１主面１１ｍの平面視において、第１貫通部である第１応力緩和部５３の少なくとも一部は、第２バリア層６０に重なっている。特定的には、絶縁基板１１の第１主面１１ｍの平面視において、第１貫通部である第１応力緩和部５３の全ては、第２バリア層６０に重なっている。
【００９３】
本実施の形態のパワー半導体モジュール１ｑは、実施の形態７のパワー半導体モジュール１ｍの効果に加えて、以下の効果を奏する。パワー半導体モジュール１ｐのサイズが大きくなると、パワー半導体モジュール１ｑが反る際に第１バリア層５０に作用する応力が増加する。第１貫通部である第１応力緩和部５３は、増加した応力を減少させて、第１バリア層５０にき裂が発生することを防止する。さらに、第２バリア層６０は、第１貫通部である第１応力緩和部５３から侵入する水分及びガスが、第１半導体素子２０と、第２半導体素子２１と、第１導電回路パターン１３と、第２導電回路パターン１４と、絶縁基板１１とに到達することを抑制する。パワー半導体モジュール１ｑの信頼性が向上され得る。
【００９４】
実施の形態９．
図１８を参照して、実施の形態９のパワー半導体モジュール１ｒを説明する。本実施の形態のパワー半導体モジュール１ｒは、実施の形態１のパワー半導体モジュール１と同様の構成を備え、同様の効果を奏するが、以下の点で主に異なる。
【００９５】
ベース板３１（図２）に代えて、絶縁基板１１及び第１導電部材１５が、ケース３０ｑの一部を構成してもよい。本実施の形態では、絶縁基板１１は、一枚の板状部材であって、第１絶縁基板部分１１ａと、第２絶縁基板部分１１ｂと、第３絶縁基板部分１１ｃと、第４絶縁基板部分１１ｄとに分割されていない。第１導電部材１５は、絶縁基板１１を介して、第１導電回路パターン１３、第２導電回路パターン１４及び外囲体３２に対向している。第１導電部材１５は、絶縁基板１１を介して、第３導電回路パターン１３ｂ及び第４導電回路パターン１４ｂにも対向してもよい。第２導電部材１６と、第３導電部材（図示せず）と、第４導電部材（図示せず）とは、絶縁基板１１の第２主面１１ｎ上に形成されていない。
【００９６】
実施の形態１０．
実施の形態１０は、実施の形態１から実施の形態９のいずれか１つに係るパワー半導体モジュール１，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，１ｋ，１ｍ，１ｎ，１ｐ，１ｑ，１ｒを電力変換装置に適用したものである。本実施の形態の電力変換装置２００は、特に限定されるものではないが、三相のインバータである場合について以下説明する。
【００９７】
図１９に示される電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は、特に限定されないが、例えば、直流系統、太陽電池または蓄電池で構成されてもよいし、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成されてもよい。電源１００は、直流系統から出力される直流電力を別の直流電力に変換するＤＣ／ＤＣコンバータによって構成されてもよい。
【００９８】
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１９に示されるように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
【００９９】
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は、特に限定されるものではないが、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
【０１００】
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子（図示せず）と還流ダイオード（図示せず）を備えている。スイッチング素子が電源１００から供給される電圧をスイッチングすることによって、主変換回路２０１は、電源１００から供給される直流電力を交流電力に変換して、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードとから構成され得る。主変換回路２０１の各スイッチング素子及び各還流ダイオードの少なくともいずれかに、上述した実施の形態１から実施の形態９のいずれかのパワー半導体モジュール１，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，１ｋ，１ｍ，１ｎ，１ｐ，１ｑ，１ｒが適用され得る。主変換回路２０１を構成するパワー半導体モジュール２０２として、上述した実施の形態１から実施の形態９のいずれかのパワー半導体モジュール１，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，１ｋ，１ｍ，１ｎ，１ｐ，１ｑ，１ｒが適用され得る。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相及びＷ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
【０１０１】
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えている。駆動回路は、パワー半導体モジュール２０２に内蔵されてもよいし、パワー半導体モジュール２０２の外部に設けられてもよい。駆動回路は、主変換回路２０１に含まれるスイッチング素子を駆動する駆動信号を生成して、主変換回路２０１のスイッチング素子の制御電極に駆動信号を供給する。具体的には、制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。
【０１０２】
本実施の形態に係る電力変換装置２００では、主変換回路２０１に含まれるパワー半導体モジュール２０２として、実施の形態１から実施の形態９のいずれかに係るパワー半導体モジュール１，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，１ｋ，１ｍ，１ｎ，１ｐ，１ｑ，１ｒが適用される。そのため、本実施の形態に係る電力変換装置２００は、向上された信頼性を有する。
【０１０３】
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では２レベルの電力変換装置としたが、３レベルの電力変換装置であってもよいし、マルチレベルの電力変換装置であってもよい。電力変換装置が単相負荷に電力を供給する場合には、単相のインバータに本発明が適用されてもよい。電力変換装置が直流負荷等に電力を供給する場合には、ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本発明が適用されてもよい。
【０１０４】
本発明が適用された電力変換装置は、負荷が電動機の場合に限定されるものではなく、例えば、放電加工機もしくはレーザー加工機の電源装置、または、誘導加熱調理器もしくは非接触器給電システムの電源装置に組み込まれ得る。本発明が適用された電力変換装置は、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いられ得る。
【０１０５】
今回開示された実施の形態１から実施の形態１０はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態１から実施の形態１０の少なくとも２つを組み合わせてもよい。本発明の範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
【符号の説明】
【０１０６】
１，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，１ｋ，１ｍ，１ｎ，１ｐ，１ｑ，１ｒ  パワー半導体モジュール、１１  絶縁基板、１１ａ  第１絶縁基板部分、１１ｂ  第２絶縁基板部分、１１ｃ  第３絶縁基板部分、１１ｄ  第４絶縁基板部分、１１ｍ  第１主面、１１ｎ  第２主面、１２  第２隙間、１３  第１導電回路パターン、１３ｂ  第３導電回路パターン、１４  第２導電回路パターン、１４ｂ  第４導電回路パターン、１５  第１導電部材、１６  第２導電部材、１７  第１隙間、２０  第１半導体素子、２０ｂ  第３半導体素子、２１  第２半導体素子、２１ｂ  第４半導体素子、２３，２４  導電接合部材、２６，２６ｂ，２７，２７ｂ，２８，２８ｂ  導電ワイヤ、３０，３０ｑ  ケース、３１  ベース板、３２  外囲体、３５，３５ｂ，３６，３６ｂ  リード端子、３８，３９  接合層、４０  封止部材、４１  外表面、４３，５３  第１応力緩和部、４５  第２部分、５０  第１バリア層、５１  第１表面、５２  第２表面、５５  第１部分、５６  凸部、５８  空洞、６０  第２バリア層、６１  第３表面、６２  第４表面、６３  第２応力緩和部、１００  電源、２００  電力変換装置、２０１  主変換回路、２０２  パワー半導体モジュール、２０３  制御回路、３００  負荷。
【図１】
2019239615.tif 000003
【図２】
2019239615.tif 000004
【図３】
2019239615.tif 000005
【図４】
2019239615.tif 000006
【図５】
2019239615.tif 000007
【図６】
2019239615.tif 000008
【図７】
2019239615.tif 000009
【図８】
2019239615.tif 000010
【図９】
2019239615.tif 000011
【図１０】
2019239615.tif 000012
【図１１】
2019239615.tif 000013
【図１２】
2019239615.tif 000014
【図１３】
2019239615.tif 000015
【図１４】
2019239615.tif 000016
【図１５】
2019239615.tif 000017
【図１６】
2019239615.tif 000018
【図１７】
2019239615.tif 000019
【図１８】
2019239615.tif 000020
【図１９】
2019239615.tif 000021
【手続補正書】
【提出日】令和1年6月3日(2019.6.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１主面を含む絶縁基板と、
前記第１主面上に設けられた第１導電回路パターンと、
前記第１主面上に設けられた第２導電回路パターンとを備え、前記第２導電回路パターンは、前記第１導電回路パターンから第１隙間を空けて配置されており、さらに、
前記第１導電回路パターンに接合されている第１半導体素子と、
前記第２導電回路パターンに接合されている第２半導体素子と、
前記第１半導体素子と前記第２半導体素子と前記第１導電回路パターンと前記第２導電回路パターンとを封止している封止部材と、
前記第１半導体素子及び前記第２半導体素子に対して前記絶縁基板とは反対側に配置されている第１バリア層とを備え、前記第１バリア層は前記封止部材上または前記封止部材中に設けられており、
前記第１バリア層及び前記封止部材の少なくとも１つは第１応力緩和部を含み、
前記第１主面の平面視において、前記第１応力緩和部は、前記第１隙間の中央部を含んで前記第１隙間に重なるように配置されている、パワー半導体モジュール。
【請求項２】
前記第１バリア層は、前記第１半導体素子及び前記第２半導体素子側の第１表面と、前記第１表面とは反対側の第２表面とを含み、
前記第１応力緩和部は、前記第１表面及び前記第２表面の少なくとも１つに形成されている第１凹部である、請求項１に記載のパワー半導体モジュール。
【請求項３】
前記第１バリア層は前記封止部材上に設けられており、
前記第１凹部は、前記第１表面に形成されており、
前記第１凹部の少なくとも一部は、前記封止部材によって充填されていない空洞である、請求項２に記載のパワー半導体モジュール。
【請求項４】
前記第１バリア層は、前記第１半導体素子及び前記第２半導体素子側の第１表面と、前記第１表面とは反対側の第２表面とを含み、
前記第１応力緩和部は、前記第１表面と前記第２表面とを接続する第１貫通部である、請求項１に記載のパワー半導体モジュール。
【請求項５】
前記封止部材は、外表面を含み、
前記第１応力緩和部は、前記外表面に形成されている第２凹部である、請求項１に記載のパワー半導体モジュール。
【請求項６】
前記第１応力緩和部は、前記第１導電回路パターン、前記第２導電回路パターン及び前記第１隙間に対応して前記第１バリア層に設けられており、
前記第１バリア層は、少なくとも前記第１応力緩和部において、前記第１バリア層の第１部分に近づくにつれて次第に厚さが減少するように構成されており、前記第１部分は、前記第１主面の平面視において前記第１隙間に重なっており、
前記第１バリア層は、前記第１応力緩和部のうち、前記第１部分で最小厚さを有している、請求項２から請求項４のいずれか１項に記載のパワー半導体モジュール。
【請求項７】
前記第１応力緩和部は、前記第１導電回路パターン、前記第２導電回路パターン及び前記第１隙間に対応して前記封止部材に設けられており、
前記外表面は、少なくとも前記第１応力緩和部において、前記外表面の第２部分に近づくにつれて徐々に深く凹むように形成されており、前記第２部分は、前記第１主面の平面視において前記第１隙間に重なっており、
前記外表面は、前記第１応力緩和部のうち、前記第２部分で、最も深く凹んでいる、請求項５に記載のパワー半導体モジュール。
【請求項８】
前記絶縁基板は、第１絶縁基板部分と第２絶縁基板部分とを含み、前記第１導電回路パターンは前記第１絶縁基板部分上に設けられており、前記第２導電回路パターンは前記第２絶縁基板部分上に設けられており、前記第２絶縁基板部分は、前記第１絶縁基板部分から第２隙間を空けて配置されており、
前記第１主面の平面視において、前記第１応力緩和部は、前記第２隙間に重なるように配置されている、請求項１から請求項７のいずれか１項に記載のパワー半導体モジュール。
【請求項９】
前記絶縁基板に対して前記第１半導体素子及び前記第２半導体素子とは反対側に配置されているベース板をさらに備え、
前記第１絶縁基板部分と前記第２絶縁基板部分とは、前記ベース板に接合されている、請求項８に記載のパワー半導体モジュール。
【請求項１０】
前記第１バリア層に積層されている第２バリア層をさらに備える、請求項１から請求項９のいずれか１項に記載のパワー半導体モジュール。
【請求項１１】
前記第１バリア層に積層されている第２バリア層をさらに備え、
前記第１主面の平面視において、前記第１貫通部の少なくとも一部は、前記第２バリア層に重なっている、請求項４に記載のパワー半導体モジュール。
【請求項１２】
前記第２バリア層及び前記封止部材の少なくとも１つは第２応力緩和部を含む、請求項１０または請求項１１に記載のパワー半導体モジュール。
【請求項１３】
前記第２バリア層は、前記第１半導体素子及び前記第２半導体素子側の第３表面と、前記第３表面とは反対側の第４表面とを含み、
前記第２応力緩和部は、前記第３表面及び前記第４表面の少なくとも１つに形成されている第３凹部である、請求項１２に記載のパワー半導体モジュール。
【請求項１４】
前記第２バリア層は、前記第１半導体素子及び前記第２半導体素子側の第３表面と、前記第３表面とは反対側の第４表面とを含み、
前記第２応力緩和部は、前記第３表面と前記第４表面とを接続する第２貫通部である、請求項１２に記載のパワー半導体モジュール。
【請求項１５】
前記第１主面の平面視において、前記第２応力緩和部の少なくとも一部は、前記第１応力緩和部に重なっている、請求項１２から請求項１４のいずれか１項に記載のパワー半導体モジュール。
【請求項１６】
請求項１から請求項１５のいずれか１項に記載の前記パワー半導体モジュールを有し、かつ、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備える、電力変換装置。
【国際調査報告】
2019239615.tif 000022
2019239615.tif 000023
2019239615.tif 000024
2019239615.tif 000025