(57)【要約】  半導体モジュール（１００）は、外部と接続される第１端子部（１）および第２端子部（２）と、第１端子部（１）と第２端子部（２）との間を並列に接続している第１電流経路（ＣＰ１）および第２電流経路（ＣＰ２）とを備える。第１電流経路（ＣＰ１）は、第１半導体装置（３Ａ）と、第１端子部（１）と第１半導体装置（３Ａ）とを接続する第１配線部（４Ａ）と、第１半導体装置（３Ａ）と第２端子部（２）との間を接続する第２配線部（５Ａ）とを含む。第２電流経路（ＣＰ２）は、第２半導体装置（３Ｂ）と、第１端子部（１）と第２半導体装置（３Ｂ）とを接続する第３配線部（４Ｂ）と、第２半導体装置（３Ｂ）と第２端子部（２）との間を接続する第４配線部（５Ｂ）とを含む。第１半導体装置（３Ａ）の通電能力が第２半導体装置（３Ｂ）の通電能力よりも低く、第１配線部（４Ａ）のインピーダンスと第２配線部（５Ａ）のインピーダンスとの和が第３配線部（４Ｂ）のインピーダンスと第４配線部（５Ｂ）のインピーダンスとの和よりも低い。
2019102519.tif 000002
【特許請求の範囲】
【請求項１】
外部と接続される第１端子部および第２端子部と、
前記第１端子部と前記第２端子部との間を並列に接続している第１電流経路および第２電流経路とを備え、
前記第１電流経路は、第１半導体装置と、前記第１端子部と前記第１半導体装置とを接続する第１配線部と、前記第１半導体装置と前記第２端子部との間を接続する第２配線部とを含み、
前記第２電流経路は、第２半導体装置と、前記第１端子部と前記第２半導体装置とを接続する第３配線部と、前記第２半導体装置と前記第２端子部との間を接続する第４配線部とを含み、
前記第１半導体装置の通電能力が前記第２半導体装置の通電能力よりも低く、前記第１配線部のインピーダンスと前記第２配線部のインピーダンスとの和が前記第３配線部のインピーダンスと前記第４配線部のインピーダンスとの和よりも低い、半導体モジュール。
【請求項２】
平面視において、
前記第１配線部は、前記第１端子部と前記第１半導体装置との間を最短距離で接続しており、
前記第２配線部は、前記第２端子部と前記第１半導体装置との間を最短距離で接続しており、
前記第３配線部は、前記第１端子部と前記第２半導体装置との間を最短距離で接続しており、
前記第４配線部は、前記第２端子部と前記第２半導体装置との間を最短距離で接続しており、
前記第１端子部と前記第１半導体装置との間の前記最短距離と、前記第２端子部と前記第１半導体装置との間の前記最短距離との和は、前記第１端子部と前記第２半導体装置との間の前記最短距離と、前記第２端子部と前記第２半導体装置との間の前記最短距離との和よりも短い、請求項１に記載の半導体モジュール。
【請求項３】
前記第１配線部および前記第２配線部の最小厚みは、前記第３配線部および前記第４配線部の最小厚みよりも厚い、請求項１または２に記載の半導体モジュール。
【請求項４】
前記第１半導体装置および前記第２半導体装置はバイポーラトランジスタであり、
前記第１配線部は前記第１半導体装置のコレクタに接続されており、前記第２配線部は前記第１半導体装置のエミッタに接続されており、
前記第３配線部は前記第２半導体装置のコレクタに接続されており、前記第４配線部は前記第２半導体装置のエミッタに接続されており、
前記第１半導体装置のコレクタ−エミッタ間飽和電圧が前記第２半導体装置のコレクタ−エミッタ間飽和電圧よりも高い、請求項１〜３のいずれか１項に記載の半導体モジュール。
【請求項５】
前記第１半導体装置および前記第２半導体装置はゲート型トランジスタであり、
前記第１半導体装置のゲート閾値電圧が前記第２半導体装置のゲート閾値電圧よりも高い、請求項１〜３のいずれか１項に記載の半導体モジュール。
【請求項６】
前記第１半導体装置の導通開始遅れ時間が前記第２半導体装置の導通開始遅れ時間よりも長い、請求項１〜３のいずれか１項に記載の半導体モジュール。
【請求項７】
前記第１電流経路のインピーダンスは、前記第２電流経路のインピーダンスと等しい、請求項１〜６のいずれか１項に記載の半導体モジュール。
【請求項８】
前記第１半導体装置および前記第２半導体装置を構成する材料は、ワイドバンドギャップ半導体材料を含む、請求項１〜７のいずれか１項に記載の半導体モジュール。
【請求項９】
前記第１半導体装置および前記第２半導体装置を構成する材料は、炭化珪素を含む、請求項８に記載の半導体モジュール。
【請求項１０】
請求項１〜９のいずれか１項に記載の半導体モジュールを有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備える、電力変換装置。
【請求項１１】
請求項１０に記載の電力変換装置と、
前記電力変換装置によって駆動されるモータとを備える、移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュール、電力変換装置、および移動体に関し、特に互いに並列に接続された半導体装置を備える半導体モジュールと、該半導体モジュールを備える電力変換装置と、該電力変換装置を備える移動体に関する。
【背景技術】
【０００２】
電気的に駆動される移動体は、入力された電力を変換して出力する電力変換装置を備えている。このような電力変換装置は半導体装置を有する主変換回路を備えている。近年、移動体を大出力化するために、主変換回路の電流容量の大型化が求められている。主変換回路の電流容量を大型化する１つの方法として、主変換回路において直流電源と接続される２つの端子間に複数の半導体装置を並列に接続する方法がある。【０００３】
このような主変換回路では、互いに並列に接続された複数の半導体装置のうちいずれか一つでも寿命を迎えると、正常に作用し得なくなる。つまり、複数の半導体装置のうちの最短の寿命が、主変換回路の寿命となる。【０００４】
特開平７−７９５８号公報（特許文献１）には、互いに並列に接続された複数の半導体装置と、各半導体装置と直流電源との間を接続する並列接続部とを備える電力変換装置が開示されている。並列接続部は、各半導体装置と直流電源との間の電流経路のインピーダンスが均等になるように、各半導体装置と直流電源との間を同一配線長で接続するように設けられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−７９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載の電力変換装置では、実装される各半導体装置間での特性（通電能力）ばらつきについて考慮されていない。【０００７】
一般的に、同一仕様の複数の半導体装置間にも、その通電能力にはばらつきがある。上記特許文献１の半導体モジュールでは、同一仕様の複数の半導体装置が、並列接続部によって直流電源と同一配線長で接続されるため、各半導体装置の通電能力のばらつきによって各半導体装置に流れる電流値にもばらつきが生じる。その結果、上記特許文献１の半導体モジュールでは、各半導体装置に加えられる負荷にバラつきが生じるために各半導体装置の寿命にもばらつきが生じる。その結果、上記特許文献１の半導体モジュールは、十分に長寿命化されにくく、十分な信頼性向上を図れないという問題があった。【０００８】
本発明の主たる目的は、互いに並列に接続された複数の半導体装置を備える半導体モジュールであって、従来のこのような半導体モジュールよりも信頼性が向上された半導体モジュールを提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る半導体モジュールは、外部と接続される第１端子部および第２端子部と、第１端子部と第２端子部との間を並列に接続している第１電流経路および第２電流経路とを備える。第１電流経路は、第１半導体装置と、第１端子部と第１半導体装置とを接続する第１配線部と、第１半導体装置と第２端子部との間を接続する第２配線部とを含む。第２電流経路は、第２半導体装置と、第１端子部と第２半導体装置とを接続する第３配線部と、第２半導体装置と第２端子部との間を接続する第４配線部とを含む。第１半導体装置の通電能力が第２半導体装置の通電能力よりも低く、第１配線部のインピーダンスと第２配線部のインピーダンスとの和が第３配線部のインピーダンスと第４配線部のインピーダンスとの和よりも低い。
【発明の効果】
【００１０】
本発明に係る半導体モジュールでは、相対的に通電能力が低い第１半導体装置に接続される第１配線部および第２配線部のインピーダンスの和が、相対的に通電能力が高い第２半導体装置に接続される第３配線部および第４配線部のインピーダンスの和よりも低くされる。そのため、本発明に係る半導体モジュールでは、第１電流経路と第２電流経路との間のインピーダンスのばらつきが、第１半導体装置と第２半導体装置との間の通電能力のバラつき未満に抑えられている。その結果、本発明によれば、従来の上記半導体モジュールよりも信頼性が向上された半導体モジュールを提供することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る半導体モジュールを示す平面図である。
【図２】図１に示される半導体装置の平面図である。
【図３】図１中の線分ＩＩＩ−ＩＩＩから視た断面図である。
【図４】図１中の線分ＩＶ−ＩＶから視た断面図である。
【図５】図１中の線分Ｖ−Ｖから視た断面図である。
【図６】図１中の線分ＶＩ−ＶＩから視た断面図である。
【図７】実施の形態１に係る半導体モジュールの回路図である。
【図８】実施の形態２に係る半導体モジュールの断面図である。
【図９】実施の形態３に係る電力変換装置を示すブロック図である。
【図１０】実施の形態４に係る移動体を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下において、図面を参照して本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００１３】
実施の形態１．
図１および図７に示されるように、実施の形態１に係る半導体モジュール１００は、外部と接続される第１端子部１および第２端子部２と、第１端子部１と第２端子部２との間を並列に接続している第１電流経路ＣＰ１、第２電流経路ＣＰ２、および第３電流経路ＣＰ３とを備えている。第１端子部１は、半導体モジュール１００の外部に配置される直流電源の正極側に接続される。第２端子部２は、上記直流電源の負極側に接続される。第１端子部１は、後述する第１配線１０上に設けられている。第２端子部２は、後述する第２配線１１上に設けられている。
【００１４】
図７に示されるように、第１電流経路ＣＰ１は、第１半導体装置３Ａと、第１端子部１と第１半導体装置３Ａとを接続する第１配線部４Ａと、第１半導体装置３Ａと第２端子部２との間を接続する第２配線部５Ａとを含む。
【００１５】
図７に示されるように、第２電流経路ＣＰ２は、第２半導体装置３Ｂと、第１端子部１と第２半導体装置３Ｂとを接続する第３配線部４Ｂと、第２半導体装置３Ｂと第２端子部２との間を接続する第４配線部５Ｂとを含む。
【００１６】
図７に示されるように、第３電流経路ＣＰ３は、第３半導体装置３Ｃと、第１端子部１と第３半導体装置３Ｃとを接続する第５配線部４Ｃと、第３半導体装置３Ｃと第２端子部２との間を接続する第６配線部５Ｃとを含む。
【００１７】
第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃは、同一の仕様で設計、製造されたものである。図７に示されるように、第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃの各々は、例えば互いに直列に接続された第１半導体素子および第２半導体素子と、第１半導体素子と並列に接続された第３半導体素子と、第２半導体素子と並列に接続された第４半導体素子とを含む。第１半導体素子および第２半導体素子は、例えば同等の特性とされている。第３半導体素子および第４半導体素子は、例えば同等の特性とされている。第１半導体素子および第２半導体素子は、任意のスイッチング素子であればよいが、例えばバイポーラトランジスタであり、例えば絶縁ゲート型バイボーラトランジスタ（ＩＧＢＴ）である。第３半導体素子および第４半導体素子は、例えば還流ダイオードである。第１半導体装置３Ａ，第２半導体装置３Ｂ，および第３半導体装置３Ｃを構成する材料は、例えば炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、またはダイヤモンド（Ｃ）などのワイドバンドギャップ半導体材料を含み、例えばＳｉＣを含む。
【００１８】
図７に示されるように、第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃにおいて、第１半導体素子のエミッタ端子は第２半導体素子のコレクタ端子と接続されている。第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃの各出力端子は、各第１半導体素子のエミッタ端子と各第２半導体素子のコレクタ端子との間に接続されている。第３半導体素子および第４半導体素子の各アノードは、第１半導体素子および第２半導体素子の各エミッタ端子と接続されている。第３半導体素子および第４半導体素子の各カソードは、第１半導体素子および第２半導体素子の各コレクタ端子と接続されている。
【００１９】
図１に示されるように、平面視において、第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃの各第１半導体素子のコレクタ端子７Ａ，７Ｂ，７Ｃは、第２半導体素子のエミッタ端子８Ａ，８Ｂ，８Ｃと、間隔を隔てて配置されている。平面視において、第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃの各出力端子９Ａ，９Ｂ，９Ｃは、第１半導体素子のコレクタ端子７Ａ，７Ｂ，７Ｃと第２半導体素子のエミッタ端子８Ａ，８Ｂ，８Ｃとの間に配置されている。出力端子９Ａ，９Ｂ，９Ｃは、例えば第２半導体素子のエミッタ端子８Ａ，８Ｂ，８Ｃよりも第１半導体素子のコレクタ端子７Ａ，７Ｂ，７Ｃの近くに配置されている。
【００２０】
図１および図７に示されるように、第１半導体装置３Ａの第１半導体素子のコレクタ端子７Ａが、第１配線部４Ａを介して、第１端子部１と接続されている。第２半導体装置３Ｂの第１半導体素子のコレクタ端子７Ｂが、第３配線部４Ｂを介して、第１端子部１と接続されている。第３半導体装置３Ｃの第１半導体素子のコレクタ端子７Ｃが、第１配線部４Ａ、第５配線部４Ｃを介して、第１端子部１と接続されている。
【００２１】
図１および図７に示されるように、第１半導体装置３Ａの第２半導体素子のエミッタ端子８Ａが、第２配線部５Ａを介して、第２端子部２と接続されている。第２半導体装置３Ｂの第２半導体素子のエミッタ端子８Ｂが、第４配線部５Ｂを介して、第２端子部２と接続されている。第３半導体装置３Ｃの第２半導体素子のエミッタ端子８Ｃが、第６配線部５Ｃを介して、第２端子部２と接続されている。
【００２２】
第１半導体装置３Ａの通電能力は、第２半導体装置３Ｂの通電能力よりも、低い。第１半導体装置３Ａの通電能力は、第３半導体装置３Ｃの通電能力よりも、低い。第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃの通電能力とは、各半導体装置を特定の状態に置いたときの、各半導体装置の上記コレクタ−エミッタ間の電流の流れやすさを意味する。すなわち、各半導体装置の通電能力とは各半導体装置のインピーダンスに関係する特性を意味し、通電能力が低いとはインピーダンスが高いことを意味する。また、各半導体装置が直列に接続された第１半導体素子と第２半導体素子とを含む場合、各半導体装置の通電能力は、例えば、各半導体装置の第１半導体素子の通電能力と第２半導体素子の通電能力との平均値により評価されてもよいし、各半導体装置の第１半導体素子の通電能力を代表値としてこれらに評価されてもよいし、各半導体装置の第２半導体素子の通電能力を代表値としてこれらに評価されてもよい。各半導体装置の通電能力を複数の半導体素子の通電能力の代表値により評価する場合、第１端子部１または第２端子部２に対して同等の接続関係を有する半導体素子の通電能力が代表値とされる。
【００２３】
上記通電能力は、例えば以下のパラメータの少なくともいずれかで表され得る。
第１の例では、上記通電能力は、コレクタ−エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）として表現される。コレクタ−エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）とは、各半導体装置に定格電流を流した時のコレクターエミッタ間電圧を意味する。第１半導体装置３Ａのコレクターエミッタ間飽和電圧は、第２半導体装置３Ｂおよび第３半導体装置３Ｃの各コレクターエミッタ間飽和電圧よりも、高い。
【００２４】
第２の例では、上記通電能力は、ゲート閾値電圧Ｖｇｅ（ｔｈ）として表現される。ゲート閾値電圧Ｖｇｅ（ｔｈ）とは、各半導体装置のコレクタ−エミッタ間に規定の電圧が印加された状態において、定格電流の１００００分の１の電流が流れるのに必要とされるゲート電圧を意味する。第１半導体装置３Ａのゲート閾値電圧は、第２半導体装置３Ｂおよび第３半導体装置３Ｃの各ゲート閾値電圧よりも、高い。
【００２５】
第３の例では、上記通電能力は、導通開始遅れ時間ｔｄｏｎとして表現される。導通開始遅れ時間ｔｄｏｎとは、各半導体装置に規定のゲート電圧が印加された時から、コレクタ−エミッタ間に規定の電流値が流れるまでの遅れ時間を意味する。第１半導体装置３Ａの導通開始遅れ時間ｔｄｏｎは、第２半導体装置３Ｂおよび第３半導体装置３Ｃの各導通開始遅れ時間ｔｄｏｎよりも、長い。
【００２６】
異なる観点から言えば、第１半導体装置３Ａの内部のインピーダンスは、第２半導体装置３Ｂおよび第３半導体装置３Ｃの各内部のインピーダンスよりも高い。
【００２７】
図１および図７に示されるように、第１配線部４Ａ，第３配線部４Ｂ，および第５配線部４Ｃは、互いに並列に接続されている。第２配線部５Ａ，第４配線部５Ｂ，および第６配線部５Ｃは、互いに並列に接続されている。
【００２８】
図１に示されるように、第１配線部４Ａは、第１端子部１と第１半導体装置３Ａの第２半導体素子の上記コレクタ端子７Ａとの間を最短距離で接続している。第２配線部５Ａは、第２端子部２と第１半導体装置３Ａの第１半導体素子の上記エミッタ端子８Ａとの間を最短距離で接続している。
【００２９】
図１に示されるように、第３配線部４Ｂは、第１端子部１と第２半導体装置３Ｂの第２半導体素子の上記コレクタ端子７Ｂとの間を最短距離で接続している。第４配線部５Ｂは、第２端子部２と第２半導体装置３Ｂの第１半導体素子の上記エミッタ端子８Ｂとの間を最短距離で接続している。
【００３０】
図１に示されるように、第５配線部４Ｃは、第１端子部１と第３半導体装置３Ｃの第２半導体素子の上記コレクタ端子７Ｃとの間を最短距離で接続している。第６配線部５Ｃは、第２端子部２と第３半導体装置３Ｃの第１半導体素子の上記エミッタ端子８Ｃとの間を最短距離で接続している。
【００３１】
図１に示されるように、第１配線部４Ａの長さと第２配線部５Ａの長さとの和は、第３配線部４Ｂの長さと第４配線部５Ｂの長さとの和よりも、短く設計されている。すなわち、第１端子部１と第１半導体装置３Ａの第２半導体素子の上記コレクタ端子７Ａとの間の距離と、第２端子部２と第１半導体装置３Ａの第１半導体素子の上記エミッタ端子８Ａとの間の距離との和は、第１端子部１と第２半導体装置３Ｂの第２半導体素子の上記コレクタ端子７Ｂとの間の距離と、第２端子部２と第２半導体装置３Ｂの第１半導体素子の上記エミッタ端子８Ｂとの間の距離との和よりも、短く設計されている。
【００３２】
図１に示されるように、第１配線部４Ａの長さと第２配線部５Ａの長さとの和は、第５配線部４Ｃの長さと第６配線部５Ｃの長さとの和よりも、短く設計されている。すなわち、第１端子部１と第１半導体装置３Ａの第２半導体素子の上記コレクタ端子７Ａとの間の距離と、第２端子部２と第１半導体装置３Ａの第１半導体素子の上記エミッタ端子８Ａとの間の距離との和は、第１端子部１と第３半導体装置３Ｃの第２半導体素子の上記コレクタ端子７Ｃとの間の距離と、第２端子部２と第３半導体装置３Ｃの第１半導体素子の上記エミッタ端子８Ｃとの間の距離との和よりも、短く設計されている。すわなち、図１に示されるように、第１半導体装置３Ａは、第１端子部１と第２端子部２とを最短距離で結ぶ第１方向Ａと直交する第２方向Ｂにおいて、第２半導体装置３Ｂと第３半導体装置３Ｃとの間に配置されている。言い換えると、通電能力が最も低い第１半導体装置３Ａは、第２半導体装置３Ｂおよび第３半導体装置３Ｃよりも、第１端子部１および第２端子部２の近くに配置されている。
【００３３】
図１に示されるように、コレクタ端子７Ａ、コレクタ端子７Ｂ、およびコレクタ端子７Ｃは、エミッタ端子８Ａ、エミッタ端子８Ｂ、およびエミッタ端子８Ｃよりも第１端子部１の近くに配置されている。エミッタ端子８Ａ、エミッタ端子８Ｂ、およびエミッタ端子８Ｃは、コレクタ端子７Ａ、コレクタ端子７Ｂ、およびコレクタ端子７Ｃよりも第２端子部２の近くに配置されている。より好ましくは、第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃの各々は、互いに平行に配置されている。すなわち、上記コレクタ端子７Ａと上記エミッタ端子８Ａとを結ぶ線分は、上記コレクタ端子７Ｂと上記エミッタ端子８Ｂとを結ぶ線分、および上記コレクタ端子７Ｃと上記エミッタ端子８Ｃとを結ぶ線分と、平行に配置されている。これらの各線分は、上記第１方向Ａに沿って配置されている。なお、第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃは、例えば図１に示される面とは反対の面が図示しない筐体に固定されている。
【００３４】
図３に示されるように、第１配線部４Ａの最小厚みＷ１は、第３配線部４Ｂの最小厚みと等しく設計されている。第１配線部４Ａの最小厚みは、第５配線部４Ｃの最小厚みと等しく設計されている。第２配線部５Ａの最小厚みは、第４配線部５Ｂの最小厚みと等しく設計されている。第２配線部５Ａの最小厚みは、第６配線部５Ｃの最小厚みと等しく設計されている。
【００３５】
第１配線部４Ａ，第３配線部４Ｂ，および第５配線部４Ｃ、ならびに第２配線部５Ａ，第４配線部５Ｂ，および第６配線部５Ｃが、上述した長さおよび厚みを有するように設計されていることにより、第１配線部４Ａのインピーダンスと第２配線部５Ａのインピーダンスとの和は、第３配線部４Ｂのインピーダンスと第４配線部５Ｂのインピーダンスとの和よりも、低くされている。第１配線部４Ａのインピーダンスと第２配線部５Ａのインピーダンスとの和は、第５配線部４Ｃのインピーダンスと第６配線部５Ｃのインピーダンスとの和よりも、低くされている。
【００３６】
第１配線部４Ａおよび第２配線部５Ａのインピーダンスの和と、第３配線部４Ｂおよび第４配線部５Ｂのインピーダンスの和との差は、第１半導体装置３Ａの内部のインピーダンスと第２半導体装置３Ｂの内部のインピーダンスとの差以下である。これにより、第１配線部４Ａ、第１半導体装置３Ａ、および第２配線部５Ａの各インピーダンスの和に相当する第１電流経路ＣＰ１のインピーダンスと、第３配線部４Ｂ，第２半導体装置３Ｂ、および第４配線部５Ｂの各インピーダンスの和に相当する第２電流経路ＣＰ２のインピーダンスとの差は、第１半導体装置３Ａおよび第２半導体装置３Ｂの内部のインピーダンスの差よりも小さくされている。
【００３７】
第１配線部４Ａおよび第２配線部５Ａのインピーダンスの和と、第５配線部４Ｃおよび第６配線部５Ｃのインピーダンスの和との差は、第１半導体装置３Ａの内部のインピーダンスと第３半導体装置３Ｃの内部のインピーダンスとの差以下である。これにより、半導体モジュール１００において、第１電流経路ＣＰ１と第３電流経路ＣＰ３との間のインピーダンスの差は、第１半導体装置３Ａと第３半導体装置３Ｃとの間のインピーダンスの差よりも小さくされている。
【００３８】
図１に示されるように、半導体モジュール１００は、外部に配置される負荷と接続される第３端子部９をさらに備える。第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃの各出力端子は、後述する第３導体６を介して、第３端子部９と接続されている。
【００３９】
第１配線部４Ａ，第３配線部４Ｂ，および第５配線部４Ｃは、任意の構成を有していればよいが、例えば図１に示されるように一体として設けられている。すなわち、第１配線部４Ａ，第３配線部４Ｂ，および第５配線部４Ｃは、第１導体４の一部として構成されている。第１導体４および上記第３導体６は、例えば第１配線１０の一部として構成されている。
【００４０】
第２配線部５Ａ，第４配線部５Ｂ，および第６配線部５Ｃの各々は、任意の構成を有していればよいが、例えば図１に示されるように一体として設けられている。第２配線部５Ａ，第４配線部５Ｂ，および第６配線部５Ｃの各々は、例えば第２導体５の一部として構成されている。第２導体５は、例えば第２配線１１の一部として構成されている。
【００４１】
図３および図４に示されるように、第１配線１０は、第１端子部１と、第１導体４と、第３導体６と、第３端子部９と、複数の第４端子部１２Ａ，１２Ｂ，１２Ｄと、絶縁部３１，３２，３３と、複数の接続部３４，３５，３６Ａ，３６Ｂ，３６Ｃとを主に含む。第４端子部１２Ａ，１２Ｂ，１２Ｃは、各半導体装置のコレクタ端子７Ａ，７Ｂ，７Ｃと接触される部分であり、接続部３６Ａ，３６Ｂ，３６Ｃを介して、第１導体４と接続されている。
【００４２】
図３に示されるように、第１端子部１は、例えば、絶縁部３１の表面上に配置されており、かつ絶縁部３１内に配置されている接続部３４を介して第１導体４と接続されている。第３端子部９は、例えば、絶縁部３１の表面上に配置されており、絶縁部３１、第１導体４、および絶縁部３３内に配置されている接続部３５を介して第３導体６と接続されている。接続部３５は、第１導体４と電気的に絶縁されている。
【００４３】
図４に示されるように、第４端子部１２Ａは、例えば、絶縁部３１の表面上に配置されており、かつ絶縁部３１内に配置されている接続部３６Ａを介して第１導体４の第１配線部４Ａと接続されている。第４端子部１２Ｂは、例えば、絶縁部３１の表面上に配置されており、かつ絶縁部３１内に配置されている接続部３６Ｂを介して第１導体４の第３配線部４Ｂと接続されている。第４端子部１２Ｃは、例えば、絶縁部３１の表面上に配置されており、かつ絶縁部３１内に配置されている接続部３６Ｃを介して第１導体４の第５配線部４Ｃと接続されている。
【００４４】
図５および図６に示されるように、第２配線１１は、例えば、第２端子部２と、第２導体５と、絶縁部４１，４２と、複数の第５端子部１３Ａ，１３Ｂ，１３Ｃと、複数の接続部４３，４４Ａ，４４Ｂ，４４Ｃとを主に含む。第５端子部１３Ａ，１３Ｂ，１３Ｃは、各半導体装置のエミッタ端子８Ａ，８Ｂ，８Ｃと接触される部分であり、接続部４４Ａ，４４Ｂ，４４Ｃを介して、第２導体５と接続されている。
【００４５】
図５に示されるように、第２端子部２は、例えば、絶縁部４１の表面上に配置されており、かつ絶縁部４１内に配置されている接続部４３を介して第２導体５と接続されている。
【００４６】
図６に示されるように、第５端子部１３Ａは、例えば、絶縁部４１の表面上に配置されており、かつ絶縁部４１内に配置されている接続部４４Ａを介して第２導体５の第２配線部５Ａと接続されている。第５端子部１３Ｂは、例えば、絶縁部４１の表面上に配置されており、かつ絶縁部４１内に配置されている接続部４４Ｂを介して第２導体５の第４配線部５Ｂと接続されている。第５端子部１３Ｃは、例えば、絶縁部４１の表面上に配置されており、かつ絶縁部４１内に配置されている接続部４４Ｃを介して第２導体５の第６配線部５Ｃと接続されている。
【００４７】
複数の接続部３６Ａ，３６Ｂ，３６Ｃの各々は、互いに同等の構成を有している。すなわち、複数の接続部３６Ａ，３６Ｂ，３６Ｃの各インピーダンスは等しい。複数の接続部４４Ａ，４４Ｂ，４４Ｃの各々は、互いに同等の構成を有している。すなわち、複数の４４Ａ，４４Ｂ，４４Ｃの各インピーダンスは等しい。
【００４８】
第１導体４、第２導体５、第３導体６、および複数の接続部を構成する材料は、導電性を有する任意の材料であればよいが、例えば銅（Ｃｕ）またはアルミニウム（Ａｌ）を含む。複数の接続部は、例えばネジ等の、半導体モジュール１００を外部に対し固定するための固定部材として構成されていてもよい。絶縁部３１，３２，３３，４１，４２を構成する材料は、電気的絶縁性を有する任意の材料であればよいが、例えば樹脂である。
【００４９】
なお、第１配線１０は、第１導体４および第３導体６が絶縁部３１，３２，３３でラミネートされた積層バスバーとして構成されていてもよい。第２配線１１は、第２導体５が絶縁部４１，４２でラミネートされたバスバーとして構成されていてもよい。また、第１配線部４Ａ，第３配線部４Ｂ，および第５配線部４Ｃの各々が、リード線として構成されていてもよい。第２配線部５Ａ，第４配線部５Ｂ，および第６配線部５Ｃの各々が、リード線として構成されていてもよい。また、第１配線部４Ａ，第３配線部４Ｂ，および第５配線部４Ｃの各々が、リードフレームとして構成されていてもよい。第２配線部５Ａ，第４配線部５Ｂ，および第６配線部５Ｃの各々が、リードフレームとして構成されていてもよい。
【００５０】
図２に示されるように、第１半導体装置３Ａ、第２半導体装置３Ｂ、第３半導体装置３Ｃの各々には、例えば、第１半導体素子のゲートと接続されている第１ゲート端子２０、第２半導体素子のゲートと接続されている第２ゲート端子２１、第１半導体素子のエミッタと接続されている第１エミッタ補助端子２２、第２半導体素子のエミッタと接続されている第２エミッタ補助端子２３が設けられている。
＜半導体モジュールの製造方法＞
次に、半導体モジュール１００の製造方法について説明する。まず、同一の仕様とされた第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃが準備される。
【００５１】
次に、準備された第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃの通電能力が評価される。例えば、上述した３つのパラメータのうちの少なくとも１つが測定される。各パラメータの測定方法には、既存の測定方法を用いることができる。これにより、同一の仕様として設計され製造された第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃ間での通電能力のバラつきが評価される。その結果、本工程において、第１半導体装置３Ａの通電能力が第２半導体装置３Ｂおよび第３半導体装置３Ｃの各通電能力よりも低いこと、およびその程度が明らかとされる。なお、第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃの通電能力は、予め測定されていてもよく、例えば第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃの製造時に検査されてもよい。上記通電能力の評価は、例えば第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃの製造時に作成された成績証明書に記載された上記３つのパラメータのいずれかを用いて行われてもよい。
【００５２】
次に、先の工程での評価結果に基づいて、半導体モジュール１００における第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃの相対的な配置関係が決定される。具体的には、第１端子部１および第２端子部２に対する第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃの各々の配置関係が決定される。
【００５３】
次に、第１配線１０および第２配線１１が準備される。第１配線１０および第２配線１１は、第１電流経路ＣＰ１と第２電流経路ＣＰ２とのインピーダンス差が、第１半導体装置３Ａと第２半導体装置３Ｂとのインピーダンスのバラつきよりも小さく、かつ第１電流経路ＣＰ１と第３電流経路ＣＰ３とのインピーダンス差が、第１半導体装置３Ａと第３半導体装置３Ｃとのインピーダンスの差よりも小さくなるように、準備される。
【００５４】
次に、先の工程において決定された配置関係に基づいて、半導体モジュール１００において第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃが固定される。通電能力が相対的に低い第１半導体装置３Ａは、通電能力が相対的に高い第２半導体装置３Ｂおよび第３半導体装置３Ｃよりも、第１端子部１および第２端子部２の近くに配置される。さらに、先の工程において準備された第１配線１０および第２配線１１が第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃに接続される。これにより、第１配線部４Ａ，第２配線部５Ａ，第３配線部４Ｂ，第４配線部５Ｂ，第５配線部４Ｃ，および第６配線部５Ｃの各々が形成され、半導体モジュール１００が製造される。
【００５５】
＜作用効果＞
上記特許文献１に記載の並列接続部は、各半導体装置と直流電源との間の電流経路のインピーダンスが均等になるように、各半導体装置と直流電源との間を同一配線長で接続するように設けられている。そのため、このような並列接続部によって、同一仕様であるが通電能力に関しバラつきを有する複数の半導体装置が並列に接続された場合、並列に形成される各電流経路のインピーダンス差は、複数の半導体装置間のインピーダンス差と等しくなる。そのため、上記並列接続部を備える電力変換装置では、複数の半導体装置間の通電能力のバラつきに起因して、各半導体装置に加えられる負荷にバラつきが生じることとなり、各半導体装置の寿命にもばらつきが生じる。その結果、このような電力変換装置は、十分に長寿命化することが困難であった。
【００５６】
これに対し、半導体モジュール１００は、外部と接続される第１端子部１および第２端子部２と、第１端子部１と第２端子部２との間を並列に接続している第１電流経路ＣＰ１および第２電流経路ＣＰ２とを備える。第１電流経路ＣＰ１は、第１半導体装置３Ａと、第１端子部１と第１半導体装置３Ａとを接続する第１配線部４Ａと、第１半導体装置３Ａと第２端子部２との間を接続する第２配線部５Ａとを含む。第２電流経路ＣＰ２は、第２半導体装置３Ｂと、第１端子部１と第２半導体装置３Ｂとを接続する第３配線部４Ｂと、第２半導体装置３Ｂと第２端子部２との間を接続する第４配線部５Ｂとを含む。第１半導体装置３Ａの通電能力が第２半導体装置３Ｂの通電能力よりも低く、第１配線部４Ａのインピーダンスと第２配線部５Ａのインピーダンスとの和が第３配線部４Ｂのインピーダンスと第４配線部５Ｂのインピーダンスとの和よりも低い。
【００５７】
半導体モジュール１００では、第１半導体装置３Ａと第２半導体装置３Ｂとの通電能力のバラつきを打ち消すように第１配線部４Ａ、第２配線部５Ａ、第３配線部４Ｂおよび第４配線部５Ｂが設計されている。そのため、半導体モジュール１００の第１電流経路ＣＰ１と第２電流経路ＣＰ２とのインピーダンス差は、第１半導体装置３Ａと第２半導体装置３Ｂとが上記並列接続部により接続されている場合と比べて、小さく抑えられている。異なる観点から言えば、半導体モジュール１００の第１電流経路ＣＰ１と第２電流経路ＣＰ２とのインピーダンス差は、第１半導体装置３Ａと第２半導体装置３Ｂとのインピーダンスのバラつき未満に抑えられている。
【００５８】
そのため、半導体モジュール１００において第１電流経路ＣＰ１を流れる電流値と第２電流経路ＣＰ２を流れる電流値とのバラつきは、上記並列接続部を備える従来の電力変換装置における各電流経路に流れる電流値のバラつきと比べて、小さく抑えられている。その結果、半導体モジュール１００の信頼性は、従来の電力変換装置と比べて、十分に向上されている。
【００５９】
さらに、半導体モジュール１００は、第３電流経路ＣＰ３をさらに備える。第３電流経路ＣＰ３は、第３半導体装置３Ｃと、第１端子部１と第３半導体装置３Ｃとを接続する第５配線部４Ｃと、第３半導体装置３Ｃと第２端子部２との間を接続する第６配線部５Ｃとを含む。第１半導体装置３Ａの通電能力が第３半導体装置３Ｃの通電能力よりも低く、第１配線部４Ａのインピーダンスと第２配線部５Ａのインピーダンスとの和が第５配線部４Ｃのインピーダンスと第６配線部５Ｃのインピーダンスとの和よりも低い。そのため、第１電流経路ＣＰ１と第３電流経路ＣＰ３とのインピーダンス差は、第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃが上記並列接続部により接続されている場合と比べて、小さく抑えられている。
【００６０】
上記半導体モジュール１００では、平面視において、第１配線部４Ａが、第１端子部１と第１半導体装置３Ａとの間を最短距離で接続している。平面視において、第２配線部５Ａが、第２端子部２と第１半導体装置３Ａとの間を最短距離で接続している。平面視において、第３配線部４Ｂが、第１端子部１と第２半導体装置３Ｂとの間を最短距離で接続している。平面視において、第４配線部５Ｂが、第２端子部２と第２半導体装置３Ｂとの間を最短距離で接続している。第１端子部１と第１半導体装置３Ａとの間の最短距離と、第２端子部２と第１半導体装置３Ａとの間の最短距離との和は、第１端子部１と第２半導体装置３Ｂとの間の最短距離と、第２端子部２と第２半導体装置３Ｂとの間の最短距離との和よりも短い。
【００６１】
このようにすれば、第１配線部４Ａのインピーダンスと第２配線部５Ａのインピーダンスとの和が、第３配線部４Ｂのインピーダンスと第４配線部５Ｂのインピーダンスとの和よりも低くされ得る。
【００６２】
また、このような半導体モジュール１００は、複数の半導体装置を配置可能な場所が限られている場合に特に好適である。このような場合には、必然的に、第１端子部１と第１半導体装置３Ａとの間の最短距離、第１端子部１と第２半導体装置３Ｂとの間の最短距離、および第１端子部１と第３半導体装置３Ｃとの間の最短距離の間に、差が生じる。上記半導体モジュール１００によれば、このような各最短距離の差を利用して、第１配線部４Ａ，第３配線部４Ｂ，第５配線部４Ｃの間のインピーダンス差を生じさせることができる。そのため、半導体モジュール１００によれば、各最短距離の差に依らず配線長を均等化するための上記並列接続部を不要としながらも、上記並列接続部を用いた従来の電力変換装置と比べて十分に信頼性が向上されている。
【００６３】
上記半導体モジュール１００では、第１半導体装置３Ａおよび第２半導体装置３Ｂはバイポーラトランジスタである。上記通電能力は、例えばコレクタ−エミッタ間飽和電圧であってもよい。第１半導体装置３Ａのコレクタ−エミッタ間飽和電圧が第２半導体装置３Ｂのコレクタ−エミッタ間飽和電圧よりも高ければ、第１配線部４Ａのインピーダンスと第２配線部５Ａのインピーダンスとの和が第３配線部４Ｂのインピーダンスと第４配線部５Ｂのインピーダンスとの和よりも低くされる。
【００６４】
このようにすれば、相対的にインピーダンスが低く電流が流れやすい第１配線部４Ａおよび第２配線部５Ａに、相対的にコレクタ−エミッタ間飽和電圧が高く電流が流れにくい第１半導体装置３Ａが接続されており、相対的にインピーダンスが高く電流が流れにくい第３配線部４Ｂおよび第４配線部５Ｂに、相対的にコレクタ−エミッタ間飽和電圧が低く電流が流れやすい第２半導体装置３Ｂが接続されている。そのため、半導体モジュール１００によれば、第１配線部４Ａのインピーダンスと第２配線部５Ａのインピーダンスとの和が第３配線部４Ｂのインピーダンスと第４配線部５Ｂのインピーダンスとの和と等しくされる場合と比べて、第１電流経路ＣＰ１と第２電流経路ＣＰ２とのインピーダンス差が第１半導体装置３Ａと第２半導体装置３Ｂとのインピーダンスのバラつきよりも抑えられている。その結果、半導体モジュール１００は、第１半導体装置３Ａと第２半導体装置３Ｂとの通電能力のバラつきに依らず、信頼性が十分に向上されている。
【００６５】
さらに、例えば電鉄用の電力変換装置の主変換回路に用いられる半導体モジュール１００では、各半導体素子のコレクタ−エミッタ間飽和電圧を比較的容易に測定可能な場合が多い。その結果、半導体モジュール１００は、上記通電能力としてコレクタ−エミッタ間飽和電圧を用いることで、比較的容易に製造され得る。
【００６６】
上記半導体モジュール１００では、第１半導体装置３Ａおよび第２半導体装置３Ｂはゲート型トランジスタである。上記通電能力は、例えばゲート閾値電圧であってもよい。第１半導体装置３Ａのゲート閾値電圧が第２半導体装置３Ｂのゲート閾値電圧よりも高ければ、第１配線部４Ａのインピーダンスと第２配線部５Ａのインピーダンスとの和が第３配線部４Ｂのインピーダンスと第４配線部５Ｂのインピーダンスとの和よりも低くされる。
【００６７】
このようにすれば、相対的にインピーダンスが低く電流が流れやすい第１配線部４Ａおよび第２配線部５Ａに、相対的にゲート閾値電圧が高く電流が流れにくい第１半導体装置３Ａが接続されており、相対的にインピーダンスが高く電流が流れにくい第３配線部４Ｂおよび第４配線部５Ｂに、相対的にゲート閾値電圧が低く電流が流れやすい第２半導体装置３Ｂが接続されている。そのため、半導体モジュール１００によれば、第１配線部４Ａのインピーダンスと第２配線部５Ａのインピーダンスとの和が第３配線部４Ｂのインピーダンスと第４配線部５Ｂのインピーダンスとの和と等しくされる場合と比べて、第１電流経路ＣＰ１と第２電流経路ＣＰ２とのインピーダンス差が第１半導体装置３Ａと第２半導体装置３Ｂとのインピーダンスのバラつきよりも抑えられている。その結果、半導体モジュール１００は、第１半導体装置３Ａと第２半導体装置３Ｂとの通電能力のバラつきに依らず、信頼性が十分に向上されている。
【００６８】
上記半導体モジュール１００において、上記通電能力は導通開始遅れ時間であってもよい。第１半導体装置３Ａの導通開始遅れ時間が第２半導体装置３Ｂの導通開始遅れ時間よりも長ければ、第１配線部４Ａのインピーダンスと第２配線部５Ａのインピーダンスとの和が第３配線部４Ｂのインピーダンスと第４配線部５Ｂのインピーダンスとの和よりも低くされる。
【００６９】
このようにすれば、相対的にインピーダンスが低く電流が流れやすい第１配線部４Ａおよび第２配線部５Ａに、相対的に導通開始遅れ時間が長くスイッチングスピードが遅いために電流が流れにくい第１半導体装置３Ａが接続されており、相対的にインピーダンスが高く電流が流れにくい第３配線部４Ｂおよび第４配線部５Ｂに、相対的に導通開始遅れ時間が短くスイッチングスピードが速いために電流が流れやすい第２半導体装置３Ｂが接続されている。そのため、半導体モジュール１００によれば、第１配線部４Ａのインピーダンスと第２配線部５Ａのインピーダンスとの和が第３配線部４Ｂのインピーダンスと第４配線部５Ｂのインピーダンスとの和と等しくされる場合と比べて、第１電流経路ＣＰ１と第２電流経路ＣＰ２とのインピーダンス差が第１半導体装置３Ａと第２半導体装置３Ｂとのインピーダンスのバラつきよりも抑えられている。その結果、半導体モジュール１００は、第１半導体装置３Ａと第２半導体装置３Ｂとの通電能力のバラつきに依らず、信頼性が高い。
【００７０】
実施の形態２．
図８に示されるように、実施の形態２に係る半導体モジュール１０１は、実施の形態１に係る半導体モジュール１００と基本的に同様の構成を備えるが、第１配線部４Ａの厚みが第３配線部４Ｂおよび第５配線部４Ｃの厚みと異なるように設けられている点で異なる。半導体モジュール１００では、各配線部のインピーダンス差が各配線部を介して接続された第１端子部１または第２端子部２と各半導体装置との最短距離の差により設計されている。これに対し、半導体モジュール１０１は、各配線部のインピーダンス差が各配線部を介して接続された第１端子部１または第２端子部２と各半導体装置との最短距離の差および各配線部の厚みの差により設計されている。
【００７１】
図８に示されるように、第１配線部４Ａの最小厚みＷ１は、例えば第３配線部４Ｂの最小厚みＷ２および第５配線部４Ｃの最小厚みよりも厚く設けられている。第３配線部４Ｂの最小厚みＷ２は、例えば第５配線部４Ｃの最小厚みと等しい。
【００７２】
また、第１配線部４Ａの最小厚みＷ１は、例えば第３配線部４Ｂの最小厚みＷ２および第５配線部４Ｃの最小厚みよりも薄く設けられていてもよい。
【００７３】
このような半導体モジュール１０１によれば、第１配線部４Ａ、第３配線部４Ｂ、および第５配線部４Ｃの各インピーダンスが、上記最短距離に加えて、第１配線部４Ａ、第３配線部４Ｂ、および第５配線部４Ｃの各最小厚みによって制御されている。そのため、半導体モジュール１０１における第１配線部４Ａ、第３配線部４Ｂ、および第５配線部４Ｃの各インピーダンスは、半導体モジュール１００のそれらと比べて、より細かく制御されていることができる。その結果、半導体モジュール１０１では、第１電流経路ＣＰ１のインピーダンスが、第２電流経路ＣＰ２および第３電流経路ＣＰ３の各インピーダンスと等しくされ得る。
【００７４】
また、第１配線部４Ａの最小厚みＷ１が第３配線部４Ｂの最小厚みＷ２および第５配線部４Ｃの最小厚みよりも厚く設けられている場合、第１配線部４Ａのインピーダンスと第３配線部４Ｂのインピーダンスとの差は、半導体モジュール１００における第１配線部４Ａのインピーダンスと第３配線部４Ｂのインピーダンスとの差よりも、各最小厚みの差分だけ大きく設計され得る。
【００７５】
そのため、半導体モジュール１０１は、第１半導体装置３Ａおよび第２半導体装置３Ｂのインピーダンスのバラつきが、半導体モジュール１００における第１配線部４Ａのインピーダンスと第３配線部４Ｂのインピーダンスとの差と比べて大きい場合に、好適である。すなわち、半導体モジュール１０１は、第１半導体装置３Ａおよび第２半導体装置３Ｂのインピーダンスのバラつきが、半導体モジュールの信頼性向上の観点から、第１端子部１と第１半導体装置３Ａのコレクタ端子７Ａとの最短距離と第１端子部１と第２半導体装置３Ｂのコレクタ端子７Ｂとの最短距離との差によって減殺されてもなお大きいと考えられる場合に、好適である。このような場合にも、半導体モジュール１０１によれば、第１半導体装置３Ａおよび第２半導体装置３Ｂのインピーダンスのバラつきを十分に打ち消すように第１配線部４Ａ、第２配線部５Ａ、第３配線部４Ｂおよび第４配線部５Ｂが設計されているため、第１電流経路ＣＰ１と第２電流経路ＣＰ２とのインピーダンス差を十分に小さく抑えることができる。その結果、半導体モジュール１０１では、第１半導体装置３Ａおよび第２半導体装置３Ｂのインピーダンスのバラつきが比較的大きい場合にも、十分に信頼性が向上されている。
【００７６】
また、第１配線部４Ａの最小厚みが第３配線部４Ｂおよび第５配線部４Ｃの各最小厚みよりも薄く設けられていている場合、第１配線部４Ａのインピーダンスと第３配線部４Ｂのインピーダンスとの差は、半導体モジュール１００における第１配線部４Ａのインピーダンスと第３配線部４Ｂのインピーダンスとの差よりも、各最小厚みの差分だけ小さく設計され得る。
【００７７】
このような半導体モジュール１０１は、第１半導体装置３Ａおよび第２半導体装置３Ｂのインピーダンスのバラつきが、半導体モジュール１００における第１配線部４Ａのインピーダンスと第３配線部４Ｂのインピーダンスとの差と比べて小さい場合に、好適である。すなわち、半導体モジュール１０１は、第１半導体装置３Ａおよび第２半導体装置３Ｂのインピーダンスのバラつきが、第１半導体装置３Ａおよび第２半導体装置３Ｂを規定の場所に配置したときの第１端子部１と第１半導体装置３Ａのコレクタ端子７Ａとの最短距離と第１端子部１と第２半導体装置３Ｂのコレクタ端子７Ｂとの最短距離との差によって実現されるインピーダンスの差よりも小さい場合に、好適である。このような場合にも、半導体モジュール１０１によれば、第１半導体装置３Ａおよび第２半導体装置３Ｂのインピーダンスのバラつきを十分に打ち消すように第１配線部４Ａ、第２配線部５Ａ、第３配線部４Ｂおよび第４配線部５Ｂが設計されているため、第１電流経路ＣＰ１と第２電流経路ＣＰ２とのインピーダンス差を十分に小さく抑えることができる。
【００７８】
なお、第２配線部５Ａの最小厚みが、第４配線部５Ｂおよび第６配線部５Ｃの各最小厚みよりも厚くまたは薄く設けられていてもよい。また、第１配線部４Ａの最小厚みＷ１が第３配線部４Ｂの最小厚みＷ２および第５配線部４Ｃの最小厚みよりも厚くまたは薄く設けられており、かつ、第２配線部５Ａの最小厚みが、第４配線部５Ｂおよび第６配線部５Ｃの各最小厚みよりも厚くまたは薄く設けられていてもよい。
【００７９】
＜変形例＞
半導体モジュール１００，１０１において、第１配線部４Ａ、第３配線部４Ｂ、第５配線部４Ｃは、第１端子部１と、第１半導体装置３Ａ、第２半導体装置３Ｂ、第３半導体装置３Ｃの各コレクタ端子とを最短距離で接続しているが、これに限られるものではない。同様に、第２配線部５Ａ、第４配線部５Ｂ、第６配線部５Ｃは、第２端子部２と、第１半導体装置３Ａ、第２半導体装置３Ｂ、第３半導体装置３Ｃの各コレクタ端子とを最短距離で接続しているが、これに限られるものではない。
【００８０】
第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃの各通電能力のバラつきを減殺するように、第１配線部４Ａ、第３配線部４Ｂ、および第５配線部４Ｃの各インピーダンス差、および第２配線部５Ａ、第４配線部５Ｂ、第６配線部５Ｃの各インピーダンス差の少なくともいずれかが設計されている限りにおいて、各配線部の配線長は任意に設計されることができる。
【００８１】
実施の形態３．
本実施の形態は、上述した実施の形態１または２にかかる半導体モジュール１００，１０１を電力変換装置に適用したものである。本実施の形態は特定の電力変換装置に限定されるものではないが、以下、実施の形態３として、三相のインバータに本発明を適用した場合について説明する。図９は、実施の形態３にかかる電力変換装置２００を適用した電力変換システムの構成を示すブロック図である。
【００８２】
図９に示す電力変換システムは、電力変換装置２００、電源３００、負荷４００を備えている。電力変換装置２００は、電源３００と負荷４００の間に接続された三相のインバータであり、電源３００から供給された直流電力を交流電力に変換し、負荷４００に交流電力を供給する。電力変換装置２００は、図９に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
【００８３】
電源３００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源３００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源３００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
【００８４】
負荷４００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷４００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
【００８５】
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源３００から供給される直流電力を交流電力に変換し、負荷４００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷４００に接続される。この場合、主変換回路２０１において直列に接続された２つのスイッチング素子は、上述した実施の形態１または２のいずれかの半導体モジュール１００，１０１における第１半導体素子および第２半導体素子として構成されている。つまり、この場合の主変換回路２０１は、１つの半導体モジュール１００により構成されている。
【００８６】
駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
【００８７】
制御回路２０３は、負荷４００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷４００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
【００８８】
実施の形態３に係る電力変換装置２００では、主変換回路２０１に実施の形態１または２にかかる半導体モジュール１００，１０１が適用されているため、従来の電力変換装置と比べて、信頼性が向上されている。
【００８９】
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
【００９０】
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
【００９１】
実施の形態４．
本実施の形態は、上述した実施の形態３に係る電力変換装置２００を移動体に適用したものである。図１０は、実施の形態４にかかる移動体の一例として、電鉄車両として構成されている移動体５００を示すブロック図である。
【００９２】
図１０に示される移動体５００は、電力変換装置２００、負荷４００、変圧器６００を備えている。負荷４００は、移動体５００の図示しない複数の車輪に接続されている。
【００９３】
電力変換装置２００は、架線７００とレールや車体などの接地部８００との間に、変圧器６００を介して接続される。電力変換装置２００は、例えば架線７００から供給された直流電力を交流電力に変換して、負荷４００に供給する。このとき、変圧器６００は、チョッパ回路として作用し、必要に応じて電圧レベルを調整して電力変換装置２００に供給する。電力変換装置２００から交流電力の供給を受けた負荷４００は、複数の車輪を回転駆動させる。
【００９４】
実施の形態４に係る移動体５００では、主変換回路２０１に実施の形態１または２にかかる半導体モジュール１００，１０１が適用されているため、従来の電力変換装置を備える移動体と比べて、信頼性が向上されている。
【００９５】
なお、架線７００は、交流電力を供給可能に設けられていてもよい。この場合、移動体５００は、交流電力を直流電力に変換するコンバータモジュールをさらに備え、電力変換装置２００にはコンバータモジュールにより変換された直流電力が供給されてもよい。
【００９６】
また、実施の形態４に係る移動体は、電鉄車両に限られるものではなく、上述のように、ハイブリッド自動車、電気自動車、およびエレベーターとして構成されていてもよい。
【００９７】
以上のように本発明の実施の形態について説明を行なったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
【符号の説明】
【００９８】
１  第１端子部、２  第２端子部、３Ａ  第１半導体装置、３Ｂ  第２半導体装置、３Ｃ  第３半導体装置、４  第１導体、４Ａ  第１配線部、４Ｂ  第３配線部、４Ｃ  第５配線部、５  第２導体、５Ａ  第２配線部、５Ｂ  第４配線部、５Ｃ  第６配線部、６  第３導体、７Ａ，７Ｂ，７Ｃ  コレクタ端子、８Ａ，８Ｂ，８Ｃ  エミッタ端子、９  第３端子部、９Ａ，９Ｂ，９Ｃ  出力端子、１０  第１配線、１１  第２配線、２０  第１ゲート端子、２１  第２ゲート端子、２２  第１エミッタ補助端子、２３  第２エミッタ補助端子、３１，３２，３３，４１，４２  絶縁部、３４，３５，３６Ａ，３６Ｂ，３６Ｃ，３７Ａ，３７Ｂ，３７Ｃ，４３，４４Ａ，４４Ｂ，４４Ｃ  接続部、１００，１０１  半導体モジュール、２００  電力変換装置、２０１  主変換回路、２０２  駆動回路、２０３  制御回路、３００  電源、４００  負荷、５００  移動体、６００  変圧器、７００  架線、８００  接地部、ＣＰ１  第１電流経路、ＣＰ２  第２電流経路、ＣＰ３  第３電流経路。
【図１】
2019102519.tif 000003
【図２】
2019102519.tif 000004
【図３】
2019102519.tif 000005
【図４】
2019102519.tif 000006
【図５】
2019102519.tif 000007
【図６】
2019102519.tif 000008
【図７】
2019102519.tif 000009
【図８】
2019102519.tif 000010
【図９】
2019102519.tif 000011
【図１０】
2019102519.tif 000012
【手続補正書】
【提出日】令和2年4月7日(2020.4.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
図１および図７に示されるように、第１半導体装置３Ａの第１半導体素子のコレクタ端子７Ａが、第１配線部４Ａを介して、第１端子部１と接続されている。第２半導体装置３Ｂの第１半導体素子のコレクタ端子７Ｂが、第３配線部４Ｂを介して、第１端子部１と接続されている。第３半導体装置３Ｃの第１半導体素子のコレクタ端子７Ｃが、第５配線部４Ｃを介して、第１端子部１と接続されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
図７に示されるように、第１配線部４Ａは、第１端子部１と第１半導体装置３Ａの第１半導体素子の上記コレクタ端子７Ａとの間を最短距離で接続している。第２配線部５Ａは、第２端子部２と第１半導体装置３Ａの第２半導体素子の上記エミッタ端子８Ａとの間を最短距離で接続している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
図７に示されるように、第３配線部４Ｂは、第１端子部１と第２半導体装置３Ｂの第１半導体素子の上記コレクタ端子７Ｂとの間を最短距離で接続している。第４配線部５Ｂは、第２端子部２と第２半導体装置３Ｂの第２半導体素子の上記エミッタ端子８Ｂとの間を最短距離で接続している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
図７に示されるように、第５配線部４Ｃは、第１端子部１と第３半導体装置３Ｃの第１半導体素子の上記コレクタ端子７Ｃとの間を最短距離で接続している。第６配線部５Ｃは、第２端子部２と第３半導体装置３Ｃの第２半導体素子の上記エミッタ端子８Ｃとの間を最短距離で接続している。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
図１に示されるように、第１配線部４Ａの長さと第２配線部５Ａの長さとの和は、第３配線部４Ｂの長さと第４配線部５Ｂの長さとの和よりも、短く設計されている。すなわち、第１端子部１と第１半導体装置３Ａの第１半導体素子の上記コレクタ端子７Ａとの間の距離と、第２端子部２と第１半導体装置３Ａの第２半導体素子の上記エミッタ端子８Ａとの間の距離との和は、第１端子部１と第２半導体装置３Ｂの第１半導体素子の上記コレクタ端子７Ｂとの間の距離と、第２端子部２と第２半導体装置３Ｂの第２半導体素子の上記エミッタ端子８Ｂとの間の距離との和よりも、短く設計されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
図１に示されるように、第１配線部４Ａの長さと第２配線部５Ａの長さとの和は、第５配線部４Ｃの長さと第６配線部５Ｃの長さとの和よりも、短く設計されている。すなわち、第１端子部１と第１半導体装置３Ａの第１半導体素子の上記コレクタ端子７Ａとの間の距離と、第２端子部２と第１半導体装置３Ａの第２半導体素子の上記エミッタ端子８Ａとの間の距離との和は、第１端子部１と第３半導体装置３Ｃの第１半導体素子の上記コレクタ端子７Ｃとの間の距離と、第２端子部２と第３半導体装置３Ｃの第２半導体素子の上記エミッタ端子８Ｃとの間の距離との和よりも、短く設計されている。すなわち、図１に示されるように、第１半導体装置３Ａは、第１端子部１と第２端子部２とを最短距離で結ぶ第１方向Ａと直交する第２方向Ｂにおいて、第２半導体装置３Ｂと第３半導体装置３Ｃとの間に配置されている。言い換えると、通電能力が最も低い第１半導体装置３Ａは、第２半導体装置３Ｂおよび第３半導体装置３Ｃよりも、第１端子部１および第２端子部２の近くに配置されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
図４に示されるように、第１配線部４Ａの最小厚みＷ１は、第３配線部４Ｂの最小厚みと等しく設計されている。第１配線部４Ａの最小厚みは、第５配線部４Ｃの最小厚みと等しく設計されている。第２配線部５Ａの最小厚みは、第４配線部５Ｂの最小厚みと等しく設計されている。第２配線部５Ａの最小厚みは、第６配線部５Ｃの最小厚みと等しく設計されている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
図３に示されるように、第１端子部１は、例えば、絶縁部３１の表面上に配置されており、かつ絶縁部３１内に配置されている接続部３４を介して第１導体４と接続されている。第３端子部９は、例えば、絶縁部３１の表面上に配置されており、絶縁部３１、第１導体４、および絶縁部３２内に配置されている接続部３５を介して第３導体６と接続されている。接続部３５は、第１導体４と電気的に絶縁されている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
複数の接続部３６Ａ，３６Ｂ，３６Ｃの各々は、互いに同等の構成を有している。すなわち、複数の接続部３６Ａ，３６Ｂ，３６Ｃの各インピーダンスは等しい。複数の接続部４４Ａ，４４Ｂ，４４Ｃの各々は、互いに同等の構成を有している。すなわち、複数の接続部４４Ａ，４４Ｂ，４４Ｃの各インピーダンスは等しい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
図２に示されるように、第１半導体装置３Ａ、第２半導体装置３Ｂ、第３半導体装置３Ｃの各々には、例えば、第１半導体素子のゲートと接続されている第１ゲート端子２０、第２半導体素子のゲートと接続されている第２ゲート端子２２、第１半導体素子のエミッタと接続されている第１エミッタ補助端子２１、第２半導体素子のエミッタと接続されている第２エミッタ補助端子２３が設けられている。
＜半導体モジュールの製造方法＞
次に、半導体モジュール１００の製造方法について説明する。まず、同一の仕様とされた第１半導体装置３Ａ、第２半導体装置３Ｂ、および第３半導体装置３Ｃが準備される。
【国際調査報告】
2019102519.tif 000013
2019102519.tif 000014