(57)【要約】  本開示の一態様に係るイメージセンサは、複数の画素電極と、制御電極と、前記複数の画素電極上に配置された光電変換膜と、前記光電変換膜上に配置された透明電極と、前記透明電極の上面の少なくとも一部上に配置された絶縁層と、前記制御電極と前記透明電極とを電気的に接続する接続層と、を備える。前記接続層は前記透明電極の少なくとも１つの側面と接触しており、前記透明電極の前記上面に垂直な断面において、前記絶縁層の端部は、前記透明電極の端部よりも前記透明電極の内側に位置する。
2019239851.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素電極と、
制御電極と、
前記複数の画素電極上に配置された光電変換膜と、
前記光電変換膜上に配置された透明電極と、
前記透明電極の上面の少なくとも一部上に配置された絶縁層と、
前記制御電極と前記透明電極とを電気的に接続する接続層と、
を備え、
前記接続層は前記透明電極の少なくとも１つの側面と接触しており、
前記透明電極の前記上面に垂直な断面において、前記絶縁層の端部は、前記透明電極の端部よりも前記透明電極の内側に位置する、
イメージセンサ。
【請求項２】
前記接続層は前記光電変換膜の側面とさらに接触している、
請求項１に記載のイメージセンサ。
【請求項３】
前記接続層は、前記絶縁層の一部を覆っている、
請求項１または２に記載のイメージセンサ。
【請求項４】
前記接続層は、前記透明電極の前記上面の一部とさらに接触している、
請求項１から３のいずれかに記載のイメージセンサ。
【請求項５】
前記接続層は、平面視において、前記複数の画素電極の一部と重なっている、
請求項１から４のいずれかに記載のイメージセンサ。
【請求項６】
前記接続層は遮光性を有する、
請求項５に記載のイメージセンサ。
【請求項７】
前記接続層および前記絶縁層を覆う保護膜をさらに備える、
請求項１から６のいずれかに記載のイメージセンサ。
【請求項８】
平面視において、前記透明電極は多角形形状を有しており、
前記透明電極の前記少なくとも１つの側面は、複数の側面を備え、
前記接続層は、前記透明電極の前記複数の側面と接触している、
請求項１から７のいずれかに記載のイメージセンサ。
【請求項９】
複数の画素電極と、
制御電極と、
前記複数の画素電極上に配置された光電変換膜と、
前記光電変換膜上に配置された透明電極と、
前記透明電極の上面の少なくとも一部上に配置された絶縁層と、
前記制御電極と前記透明電極とを電気的に接続する接続層と、
を備え、
前記接続層は前記透明電極の少なくとも１つの側面と接触しており、
前記絶縁膜には、前記透明電極の前記上面と前記接続層とを接続する孔は配置されていない、
イメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示はイメージセンサおよびその製造方法に関する。
【背景技術】
【０００２】
イメージセンサは、入射した光量に応じた電気信号を発生させる光検出素子を含み、一次元または二次元に配置された複数の画素を備える。積層型イメージセンサは、イメージセンサのうち、基板側から順に、画素電極、光電変換膜および透明電極が積層された構造の光検出素子を画素として持つものを言う。【０００３】
積層型イメージセンサの光検出素子は、画素電極を介して信号検出回路に接続され、透明電極を介して電圧制御要素に接続される。信号検出回路は、光検出素子に光が入射することによって発生した電気的信号を検出する。【０００４】
電圧制御要素は、光検出素子に発生した電気的信号を信号検出回路が正しく検出できるように、透明電極の電圧が規定の範囲内となるように制御する、あるいは、画素電極から電流が流れた場合、それと等量の電流を透明電極に流すことで光検出素子の帯電を防ぐ。【０００５】
特許文献１、２は、有機半導体で構成された光電変換膜と、有機光電変換膜上に形成された透明電極、透明電極上に形成された保護膜と、保護膜に設けられた開口内に露出した透明電極と電圧制御要素とを電気的に接続する配線とを備えたイメージセンサを開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−６０３１５号公報
【特許文献２】米国特許第９２２４７８９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本開示は、より少ない製造工程で、透明電極を介して低抵抗で電圧を光電変換膜に印加することが可能なイメージセンサを提供する。
【課題を解決するための手段】
【０００８】
本開示の例示的なイメージセンサは、複数の画素電極と、制御電極と、前記複数の画素電極上に配置された光電変換膜と、前記光電変換膜上に配置された透明電極と、前記透明電極の上面の少なくとも一部上に配置された絶縁層と、前記制御電極と前記透明電極とを電気的に接続する接続層と、を備える。前記接続層は前記透明電極の少なくとも１つの側面と接触しており、前記透明電極の前記上面に垂直な断面において、前記絶縁層の端部は、前記透明電極の端部よりも前記透明電極の内側に位置する。
【発明の効果】
【０００９】
本開示のイメージセンサによれば、制御電極と透明電極の側面とを接続層が電気的に接続することによって、より少ない製造工程で製造でき、低抵抗で電圧を光電変換膜に印加することが可能なイメージセンサを提供し得る。
【図面の簡単な説明】
【００１０】
【図１】図１は、撮像装置の回路構成示す模式図である。
【図２】図２は、撮像装置中の単位画素セルのデバイス構造の断面を示す模式図である。
【図３Ａ】図３Ａは、本実施形態のイメージセンサの模式的な断面図である。
【図３Ｂ】図３Ｂは、本実施形態のイメージセンサの、保護膜を取り除いた模式的な上面図である。
【図４Ａ】図４Ａは、本実施形態のイメージセンサの製造方法における工程を示す断面図である。
【図４Ｂ】図４Ｂは、本実施形態のイメージセンサの製造方法における工程を示す断面図である。
【図４Ｃ】図４Ｃは、本実施形態のイメージセンサの製造方法における工程を示す断面図である。
【図４Ｄ】図４Ｄは、本実施形態のイメージセンサの製造方法における工程を示す断面図である。
【図４Ｅ】図４Ｅは、本実施形態のイメージセンサの製造方法における工程を示す断面図である。
【図４Ｆ】図４Ｆは、本実施形態のイメージセンサの製造方法における工程を示す断面図である。
【図４Ｇ】図４Ｇは、本実施形態のイメージセンサの製造方法における工程を示す断面図である。
【図４Ｈ】図４Ｈは、本実施形態のイメージセンサの製造方法における工程を示す断面図である。
【図５】図５は、イメージセンサの他の形態の一部を示す模式的な断面図である。
【図６】図６は、イメージセンサの他の形態であって、保護膜を取り除いた状態の模式的な上面図である。
【図７】図７は、イメージセンサの他の形態であって、保護膜を取り除いた状態の模式的な上面図である。
【図８】図８は、イメージセンサの他の形態であって、保護膜を取り除いた状態の模式的な上面図である。
【図９Ａ】図９Ａは、イメージセンサの他の形態を示す模式的な上面図である。
【図９Ｂ】図９Ｂは、図９Ａのイメージセンサの一部を示す模式的な断面図である。
【図１０】図１０は、イメージセンサの製造方法の他の形態における工程を示す断面図である。
【発明を実施するための形態】
【００１１】
積層型イメージセンサにおいて、ある種の材料で構成される光電変換膜は、透明電極に印加される電圧により感度が大きく変化し、その感度を実質的に０とすることができる。この特性を利用し、透明電極の電圧を変更することにより、電子的シャッター動作が可能な積層型イメージセンサを実現し得る。
【００１２】
また、別のある光電変換膜は、透明電極に印加される電圧により、光電変換膜の分光感度特性である分光スペクトルを大きく変化させることができる。この特性を利用し、ある種の積層型イメージセンサにおいては、透明電極の電圧を変更することにより、光電変換膜の相異なる２つ以上の分光感度特性を変更することができる。
【００１３】
これらのイメージセンサの場合、電圧制御要素は、透明電極に印加する電圧を時間的に変化させることによって、電子的シャッターあるいは分光感度特性の変更機能を動作させる機能を果たす。
【００１４】
このように、積層型イメージセンサにおいて、光検出素子に発生した電気的信号を信号検出回路が正しく検出するためには、透明電極の電位が規定の範囲内となるように電圧制御要素により制御されなければならない。また、画素電極から電流が流れた場合、光検出素子に帯電が生じないように、電圧制御要素と透明電極の間に電流を流さなければならない。
【００１５】
これらの制御あるいは動作のためには、電圧制御要素と光電変換膜との間の、透明電極を含む電圧印加経路の抵抗が低いほど、電圧変動がより少なくなる、電力消費がより少なくなる、より高速に時間変化させることができるなどのメリットが生じる。
【００１６】
一方、光電変換膜に用いられる材料の中には、酸素、オゾン、水分などと、反応し、光電変換機能が劣化するものがある。例えば、光電変換膜を有機半導体によって構成する場合、有機半導体の中には、酸素、オゾン、水分などと反応しやすい材料がある。このため、イメージセンサの製造工程中、光電変換膜の形成およびパタニングは光電変換機能が劣化しない環境で行うことが好ましい。例えば、窒素などの不活性雰囲気、または、真空化で光電変換膜を形成したり、パタニングを行ったりすることが好ましい。
【００１７】
しかし、一般的に光電変換膜の形成およびパタニングの全てを不活性雰囲気化または真空化で行うためには、非常に大掛かりな製造装置が必要となる。また、製造装置間で、光電変換膜が形成されたウェハを搬送する場合にも、不活性雰囲気化で行うためには、大掛かり搬送設備が必要となる。
【００１８】
本願発明者らは、電圧制御要素と光電変換膜とを低抵抗で接続するとともに、製造工程中における光電変換膜の取り扱いが容易となり得る新規な構造を備えたイメージセンサを想到した。本開示のイメージセンサおよびイメージセンサの製造方法の概要は以下の通りである。
【００１９】
［項目１］
本開示の項目１に係るイメージセンサは、
複数の画素電極と、
制御電極と、
前記複数の画素電極上に配置された光電変換膜と、
前記光電変換膜上に配置された透明電極と、
前記透明電極の上面の少なくとも一部上に配置された絶縁層と、
前記制御電極と前記透明電極とを電気的に接続する接続層と、
を備える。
【００２０】
前記接続層は前記透明電極の少なくとも１つの側面と接触しており、
前記透明電極の前記上面に垂直な断面において、前記絶縁層の端部は、前記透明電極の端部よりも前記透明電極の内側に位置する。
【００２１】
ここで、前記透明電極は導電性半導体で構成されていてもよい。また、前記制御電極は金属または金属の化合物で構成されていてもよい。
【００２２】
［項目２］
項目１に記載のイメージセンサにおいて、前記接続層は前記光電変換膜の側面とさらに接触していてもよい。
【００２３】
［項目３］
項目１または２に記載のイメージセンサにおいて、前記接続層は、前記絶縁層の一部を覆っていてもよい。
【００２４】
［項目４］
項目１から３のいずれかに記載のイメージセンサにおいて、前記接続層は、前記透明電極の前記上面の一部とさらに接触していてもよい。
【００２５】
［項目５］
項目１から４のいずれかに記載のイメージセンサにおいて、前記接続層は、平面視において、前記複数の画素電極の一部と重なっていてもよい。
【００２６】
［項目６］
項目５に記載のイメージセンサにおいて、前記接続層は遮光性を有していてもよい。
【００２７】
［項目７］
項目１から６のいずれかに記載のイメージセンサは、前記接続層および前記絶縁層を覆う保護膜をさらに備えていてもよい。
【００２８】
［項目８］
項目１から７のいずれかに記載のイメージセンサにおいて、
平面視において、前記透明電極は多角形形状を有しており、
前記透明電極の前記少なくとも１つの側面は、複数の側面を備え、
前記接続層は、前記透明電極の前記複数の側面と接触していてもよい。
【００２９】
［項目９］
本開示の項目９に係るイメージセンサは、
複数の画素電極と、
制御電極と、
前記複数の画素電極上に配置された光電変換膜と、
前記光電変換膜上に配置された透明電極と、
前記透明電極の上面の少なくとも一部上に配置された絶縁層と、
前記制御電極と前記透明電極とを電気的に接続する接続層と、
を備える。
【００３０】
前記接続層は前記透明電極の少なくとも１つの側面と接触しており、
前記絶縁膜には、前記透明電極の前記上面と前記接続層とを接続する孔は配置されていない。
【００３１】
［項目１０］
本開示の項目１０に係るイメージセンサの製造方法は、複数の画素電極および制御電極を有する回路部を用意する工程（Ａ）と、
前記複数の画素電極上に光電変換膜を形成する工程（Ｂ）と、
前記光電変換膜の上面に導電性半導体で構成される透明電極を形成する工程（Ｃ）と、
前記透明電極上に絶縁層を形成する工程（Ｄ）と、
前記光電変換膜の一部、前記透明電極の一部および前記絶縁層の一部をそれぞれ除去することによってパタニングする工程（Ｅ）と、
前記工程（Ｅ）により露出した前記透明電極の側面と、前記制御電極とを電気的に接続する接続層を形成する工程（Ｆ）と、
を含む。
【００３２】
［項目１１］
項目１０に記載のイメージセンサの製造方法において、
前記工程（Ｆ）において、前記接続層をさらに前記光電変換膜と接合させてもよい。
【００３３】
［項目１２］
項目１０に記載のイメージセンサの製造方法において、
前記工程（Ｅ）において、
前記透明電極の一部および前記絶縁層の一部を塩素およびフッ素の少なくとも一方を含むガスを用いてドライエッチングによって除去し、
前記光電変換膜の一部を、酸素を含むガスを用いてドライエッチングによって除去してもよい。
【００３４】
［項目１３］
項目１０から１２のいずれかに記載のイメージセンサの製造方法において、
前記工程（Ｅ）において、前記透明電極の前記上面の外周部が露出するように、前記絶縁層をパタニングし、
前記工程（Ｆ）において、前記接続層を前記透明電極の前記外周部とさらに接合させてもよい。
【００３５】
［項目１４］
項目１０から１２のいずれかに記載のイメージセンサの製造方法において、
前記工程（Ｆ）において、前記接続層は、前記絶縁層の少なくも一部上にも形成してもよい。
【００３６】
以下、図面を参照しながら、本開示のイメージセンサの実施形態を説明する。
【００３７】
（イメージセンサを含む撮像装置の概要）
まず、本開示のイメージセンサが用いられる撮像装置を概括的に説明する。図１は撮像装置５００の回路構成を模式的に示している。撮像装置５００は、複数の単位画素セル１４を含むイメージセンサ１０１と周辺回路とを備えている。
【００３８】
複数の単位画素セル１４は、半導体基板に２次元、すなわち行方向および列方向に配列されて、画素領域を形成している。イメージセンサ１０１はラインセンサであってもよい。その場合、複数の単位画素セル１４は、１次元に配列されていてもよい。本願明細書では、行方向および列方向とは、行および列がそれぞれ伸びる方向をいう。つまり、垂直方向が列方向であり、水平方向が行方向である。
【００３９】
各単位画素セル１４は、光検出部１０と、増幅トランジスタ１１と、リセットトランジスタ１２と、行選択トランジスタであるアドレストランジスタ１３とを含む。光検出部１０は画素電極５０および透明電極５２を含む。イメージセンサ１０１は、透明電極５２に所定の電圧を印加するための電圧制御要素を備える。電圧制御要素は、例えば、電圧制御回路、定電圧源などの電圧発生回路、接地線等の電圧基準線などである。電圧制御要素が印加する電圧を制御電圧と呼ぶ。本実施形態では電圧制御要素として電圧制御回路６０を備えている。電圧制御回路６０は、一定の制御電圧を発生させてもよいし、値の異なる複数の制御電圧を発生させてもよい。例えば、２以上の異なる値の制御電圧を発生させてもよいし、所定の範囲で連続的に変化する制御電圧を発生させてもよい。電圧制御回路６０は、撮像装置５００を操作する操作者の指令、撮像装置５００が備える他の制御部等の指令に基づき、発生させる制御電圧の値を決定し、決定した値の制御電圧を生成する。電圧制御回路６０は、周辺回路の一部として、感光領域外に設けられる。つまり、電圧制御回路６０はイメージセンサ１０１に備えられていてよい。
【００４０】
例えば、電圧制御回路６０は２以上の異なる制御電圧を発生し、透明電極５２に制御電圧を印加することによって、光電変換膜５１の分光感度特性が変化する。また、この分光感度特性の変化には、検出すべき光に対して光電変換膜５１の感度がゼロとなる分光感度特性が含まれる。これにより、例えば、撮像装置５００において、単位画素セル１４が行ごとに検出信号の読み出しを行う間、透明電極５２に光電変換膜５１の感度がゼロとなる制御電圧を電圧制御回路６０から印加することによって、検出信号の読み出し時に入射する光の影響をほぼゼロにすることができる。よって、実質的に行ごとに検出信号を読み出しても、グローバルシャッタ―動作を実現することができる。
【００４１】
本実施形態では、図１に示すように、行方向に配列された単位画素セル１４の透明電極５２に、対向電極信号線１６を介して制御電圧を印加することによって、画素電極５０と透明電極５２との間の電圧を変化させ、光検出部１０における分光感度特性を切り替える。あるいは、撮像中に所定のタイミングで光に対する感度がゼロとなる分光感度特性が得られるように制御電圧を印加することによって電子シャッター動作を実現する。しかし、画素電極５０に制御電圧を印加してもよい。光を光検出部１０に照射し、画素電極５０に正孔を信号電荷として蓄積するためには、透明電極５２に対して画素電極は相対的に低い電位に設定される。このとき、電子移動方向は逆であるため、画素電極５０から透明電極５２に向かって電流が流れる。また、光を光検出部１０に照射し、画素電極５０に正孔を信号電荷として蓄積するためには、透明電極５２に対して画素電極は相対的に低い電位に設定される。このとき、透明電極５２から画素電極５０に向かって電流が流れる。
【００４２】
画素電極５０は、増幅トランジスタ１１のゲート電極に接続され、画素電極５０によって集められた信号電荷は、画素電極５０と増幅トランジスタ１１のゲート電極との間に位置する電荷蓄積ノード２４に蓄積される。本実施形態では信号電荷は、正孔であるが、信号電荷は電子であってもよい。
【００４３】
電荷蓄積ノード２４に蓄積された信号電荷は、信号電荷の量に応じた電圧として増幅トランジスタ１１のゲート電極に印加される。増幅トランジスタ１１は信号検出回路を構成しており、ゲート電極に印加された電圧を増幅する。アドレストランジスタ１３は、信号電圧として、増幅された電圧を選択的に読み出す。リセットトランジスタ１２は、そのソース／ドレイン電極が、画素電極５０に接続されており、電荷蓄積ノード２４に蓄積された信号電荷をリセットする。換言すると、リセットトランジスタ１２は、増幅トランジスタ１１のゲート電極および画素電極５０の電位をリセットする。
【００４４】
複数の単位画素セル１４において上述した動作を選択的に行うため、撮像装置５００は、電源配線２１と、垂直信号線１７と、アドレス信号線２６とリセット信号線２７を含み、これらの線が単位画素セル１４にそれぞれ接続されている。具体的には、電源配線２１は、増幅トランジスタ１１のソース／ドレイン電極に接続され、垂直信号線１７は、アドレストランジスタ１３のソース／ドレイン電極に接続される。アドレス信号線２６はアドレストランジスタ１３のゲート電極に接続される。またリセット信号線２７は、リセットトランジスタ１２のゲート電極に接続される。
【００４５】
周辺回路は、垂直走査回路１５と、水平信号読出し回路２０と、複数のカラム信号処理回路１９と、複数の負荷回路１８と、複数の差動増幅器２２とを含む。垂直走査回路１５は行走査回路とも称される。水平信号読出し回路２０は列走査回路とも称される。カラム信号処理回路１９は行信号蓄積回路とも称される。差動増幅器２２はフィードバックアンプとも称される。
【００４６】
垂直走査回路１５は、アドレス信号線２６およびリセット信号線２７に接続されており、各行に配置された複数の単位画素セル１４を行単位で選択し、信号電圧の読出しおよび画素電極５０の電位のリセットを行う。ソースフォロア電源である電源配線２１は、各単位画素セル１４に所定の電源電圧を供給する。水平信号読出し回路２０は、複数のカラム信号処理回路１９に電気的に接続されている。カラム信号処理回路１９は、各列に対応した垂直信号線１７を介して、各列に配置された単位画素セル１４に電気的に接続されている。負荷回路１８は、各垂直信号線１７に電気的に接続されている。負荷回路１８と増幅トランジスタ１１とは、ソースフォロア回路を形成する。
【００４７】
複数の差動増幅器２２は、各列に対応して設けられている。差動増幅器２２の負側の入力端子は、対応した垂直信号線１７に接続されている。また、差動増幅器２２の出力端子は、各列に対応したフィードバック線２３を介して単位画素セル１４に接続されている。
【００４８】
垂直走査回路１５は、アドレス信号線２６によって、アドレストランジスタ１３のオンおよびオフを制御する行選択信号をアドレストランジスタ１３のゲート電極に印加する。これにより、読出し対象の行が走査され、選択される。選択された行の単位画素セル１４から垂直信号線１７に信号電圧が読み出される。また、垂直走査回路１５は、リセット信号線２７を介して、リセットトランジスタ１２のオンおよびオフを制御するリセット信号をリセットトランジスタ１２のゲート電極に印加する。これにより、リセット動作の対象となる単位画素セル１４の行が選択される。垂直信号線１７は、垂直走査回路１５によって選択された単位画素セル１４から読み出された信号電圧をカラム信号処理回路１９へ伝達する。
【００４９】
カラム信号処理回路１９は、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログ−デジタル変換（ＡＤ変換）などを行う。
【００５０】
水平信号読出し回路２０は、複数のカラム信号処理回路１９から水平共通信号線（不図示）に信号を順次読み出す。
【００５１】
差動増幅器２２は、フィードバック線２３を介してリセットトランジスタ１２のドレイン電極に接続されている。従って、差動増幅器２２は、アドレストランジスタ１３とリセットトランジスタ１２とが導通状態にあるときに、アドレストランジスタ１３の出力値を負端子に受ける。増幅トランジスタ１１のゲート電位が所定のフィードバック電圧となるように、差動増幅器２２はフィードバック動作を行う。このとき、差動増幅器２２の出力電圧値は、０Ｖまたは０Ｖ近傍の正電圧である。フィードバック電圧とは、差動増幅器２２の出力電圧を意味する。
【００５２】
図２は、撮像装置５００中の単位画素セル１４のデバイス構造の断面を模式的に示している。単位画素セル１４は、半導体基板３１と、電荷検出回路２５と、光検出部１０とを含む。半導体基板３１は、例えば、ｐ型シリコン基板である。電荷検出回路２５は、画素電極５０によって捕捉された信号電荷を検出し、信号電圧を出力する。電荷検出回路２５は、増幅トランジスタ１１と、リセットトランジスタ１２と、アドレストランジスタ１３とを含み、半導体基板３１に形成されている。
【００５３】
増幅トランジスタ１１は、半導体基板３１内に形成され、それぞれドレイン電極およびソース電極として機能するｎ型不純物領域４１Ｃおよび４１Ｄと、半導体基板３１上に位置するゲート絶縁層３８Ｂとゲート絶縁層３８Ｂ上に位置するゲート電極３９Ｂとを含む。
【００５４】
リセットトランジスタ１２は、半導体基板３１内に形成され、それぞれドレイン電極およびソース電極として機能するｎ型不純物領域４１Ｂおよび４１Ａと、半導体基板３１上に位置するゲート絶縁層３８Ａとゲート絶縁層３８Ａ上に位置するゲート電極３９Ａとを含む。
【００５５】
アドレストランジスタ１３は、半導体基板３１内に形成され、それぞれドレイン電極およびソース電極として機能するｎ型不純物領域４１Ｄおよび４１Ｅと、半導体基板３１上に位置するゲート絶縁層３８Ｃとゲート絶縁層３８Ｃ上に位置するゲート電極３９Ｃとを含む。ｎ型不純物領域４１Ｄは、増幅トランジスタ１１とアドレストランジスタ１３と共用されており、これにより、増幅トランジスタ１１とアドレストランジスタ１３とが直列に接続される。
【００５６】
半導体基板３１において、隣接する単位画素セル１４との間および増幅トランジスタ１１とリセットトランジスタ１２との間には素子分離領域４２が設けられている。素子分離領域４２によって隣接する単位画素セル１４間の電気的な分離が行われる。また、電荷蓄積ノードで蓄積される信号電荷のリークが抑制される。
【００５７】
半導体基板３１の表面には層間絶縁層４３Ａ、４３Ｂおよび４３Ｃが積層されている。層間絶縁層４３Ａ中には、リセットトランジスタ１２のｎ型不純物領域４１Ｂと接続されたコンタクトプラグ４５Ａ、増幅トランジスタ１１のゲート電極３９Ｂと接続されたコンタクトプラグ４５Ｂ、およびコンタクトプラグ４５Ａとコンタクトプラグ４５Ｂとを接続する配線４６Ａが埋設されている。これにより、リセットトランジスタ１２のｎ型不純物領域４１Ｂ（ドレイン電極）が増幅トランジスタ１１のゲート電極３９Ｂと電気的に接続されている。また、配線４６Ａは、コンタクトプラグ４７Ａ、配線４６Ｂ、コンタクトプラグ４７Ｂ、配線４６Ｃ、及びコンタクトプラグ４７Ｃを介して、画素電極５０と、電気的に接続されている。
【００５８】
光検出部１０は、層間絶縁層４３Ｃ上に設けられている。光検出部１０は、透明電極５２と、光電変換膜５１と、透明電極５２より半導体基板３１側に位置する画素電極５０とを含む。光電変換膜５１は透明電極５２と画素電極５０によって挟まれている。また、光検出部１０は、透明電極５２の上面の少なくとも一部に形成された絶縁層１１９を備える。光検出部１０はさらに保護膜１２０を備えていてもよい。光電変換膜５１の構造は以下において詳細に説明する。画素電極５０は、層間絶縁層４３Ｃ上に設けられている。
【００５９】
透明電極５２は、検出すべき光に対して透明であり導電性を有する半導体から構成される。例えば、透明電極５２は、酸化インジウム錫（ＩＴＯ）、アルミニウム添加酸化亜鉛（ＡＺＯ）、ガリウム添加酸化亜鉛（ＧＺＯ）などによって構成される。他の透明導電性半導体を用いてもよい。画素電極５０は、アルミニウム、銅等の金属、不純物がドープされ導電性が付与されたポリシリコン等によって形成される。
【００６０】
図２に示すように、単位画素セル１４は、光検出部１０の透明電極５２上にカラーフィルター５３を有している。カラーフィルター５３上にマイクロレンズ５４を更に有していてもよい。
【００６１】
本実施形態では、各単位画素セル１４の光電変換膜５１および透明電極５２はそれぞれ隣接する単位画素セル１４の光電変換膜５１および透明電極５２と接続されており、一体的な光電変換膜５１および透明電極５２を構成している。ただし、光電変換膜５１は単位画素セル１４ごとに分離していてもよい。また、透明電極５２も２次元に配置された単位画素セル１４の行または列ごとに一体的に接続されていてもよい。これに対し、各単位画素セル１４の画素電極５０は隣接する単位画素セル１４の画素電極５０とは接続されておらず、独立している。
【００６２】
なお、イメージセンサ１０１は、光電変換による電荷を検出せず、光電変換膜の容量変化を検出してもよい。このようなタイプのイメージセンサおよび撮像装置は、例えば、国際公開ＷＯ２０１７／０８１８４７号に開示されている。つまり、光電変換膜５１は、入射する光の強度に応じた正孔電子対を生成してもよいし、入射する光の強度に応じて容量が変化してもよい。生成した電荷あるいは容量の変化を検出することによって光電変換膜５１に入射した光を検出することが可能である。
【００６３】
（イメージセンサの構造）
図３Ａはイメージセンサ１０１の模式的な断面図であり、図３Ｂは、保護膜１２０を取り除いたイメージセンサ１０１の模式的な上面図である。これ以降の図では、図２に示した半導体基板３１および層間絶縁層４３Ａ、４３Ｂ、４３Ｃをまとめて基板１００として示している。
【００６４】
イメージセンサ１０１は、上述した複数の画素電極５０、光電変換膜５１および透明電極５２を備える。また、イメージセンサ１０１は、制御電極１１２と、接続部１１５とをさらに備える。複数の画素電極５０および制御電極１１２は基板１００に形成される回路部を構成している。また、接続部１１５は対向電極信号線１６の一部を構成する。
【００６５】
複数の画素電極５０は、基板１００の上面１００ａから複数の画素電極５０の各々の上面が露出するように、１次元または２次元に配列されて基板１００に埋設されている。複数の画素電極５０を覆うように基板１００の上面１００ａに光電変換膜５１が配置され、さらに光電変換膜５１の上に透明電極５２が配置されている。透明電極５２は、光電変換膜５１の少なくとも画素電極５０が設けられた領域上を覆うように、光電変換膜５１の上面５１ａを覆っている。本実施形態では、透明電極５２は、光電変換膜５１の上面５１ａ全体を覆って形成されている。
【００６６】
絶縁層１１９は、透明電極５２の上面５２ａの少なくとも一部上を覆って形成されている。絶縁層１１９は、透明電極５２の少なくとも画素電極５０が設けられた領域上を覆うように、上面５２ａを覆っていてもよい。
【００６７】
接続部１１５は、制御電極１１２と透明電極５２とに接合され、これらを電気的に接続する。具体的には、接続部１１５は、基板１００に露出した制御電極１１２および透明電極５２の側面５２ｓと接合している。接続部１１５は、さらに、光電変換膜５１の側面５１ｓも覆っている。また、接続部１１５は、絶縁層１１９の上面１１９ａの、画素電極５０が設けられた領域の上方以外の一部を覆っている。接続部１１５と制御電極１１２との接合面積は、接続部１１５と透明電極５２との接合面積よりも大きくてもよいし、小さくてもよい、また、同じであってもよい。
【００６８】
本実施形態では、平面視において、光電変換膜５１、絶縁層１１９および透明電極５２は矩形形状を有しており、透明電極５２の４つの辺５２ｃ、５２ｄ、５２ｅ、５２ｆのうち辺５２ｅ、５２ｆに近接して制御電極１１２が配置されている。このため、イメージセンサ１０１は、２つの接続部１１５を備え、透明電極５２の辺５２ｅ、５２ｆにそれぞれ近接した位置において、２つの接続部１１５のそれぞれが、制御電極１１２と透明電極５２の側面５２ｓとに接合し、制御電極１１２と透明電極５２とを電気的に接続している。本実施形態では、透明電極５２の４つの辺５２ｃ、５２ｄ、５２ｅ、５２ｆのそれぞれにおいて、絶縁層１１９の側面１１９ｓは、透明電極５２の側面５２ｓと同一面に位置している。
【００６９】
保護膜１２０は、接続部１１５および絶縁層１１９を覆って基板１００の上面１００ａ上に設けられている。
【００７０】
光電変換膜５１は、例えば、有機半導体によって構成されている。光電変換膜５１は、１または複数の有機半導体層を含んでいてもよい。例えば、光電変換膜５１は、正孔−電子対を生成する光電変換層に加えて、電子または正孔を輸送するキャリア輸送層、キャリアをブロックするブロッキング層などを含んでいてもよい。これらの有機半導体層には公知の材料の有機ｐ型半導体および有機ｎ型半導体を用いることができる。
【００７１】
透明電極５２は上述した材料によって形成されている。制御電極１１２は、金属または金属の化合物で構成され、遮光性を有する。例えば、制御電極１１２は、チタン、窒化チタン、アルミニウム、シリコンおよび銅添加アルミニウム、銅、タングステン等、またはこれらの合金等で形成されている。制御電極１１２は、上述した材料の単層によって構成されていてもよいし、複数の層を含む積層構造を備えていてもよい。
【００７２】
接続部１１５は金属または金属の化合物で構成される。例えば、接続部１１５は、チタン、窒化チタン、アルミニウム、シリコン、銅添加アルミニウム（ＡｌＳｉＣｕ）、銅、タングステン、金、銀、ニッケル、コバルト等、または、これらの合金等で形成されている。また、制御電極１１２と同様、単層であっても積層であってもよい。
【００７３】
絶縁層１１９および保護膜１２０は絶縁性を有する材料によって構成される。例えば、絶縁層１１９は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、有機または無機高分子材料等によって形成される。絶縁層１１９および保護膜１２０はイメージセンサ１０１が検出すべき波長の光に対して透明であってもよい。
【００７４】
（イメージセンサの製造方法）
イメージセンサ１０１は、例えば、以下の方法によって製造することができる。
【００７５】
（Ａ）回路部を用意する工程
まず、図４Ａに示すように、回路部を用意する。具体的には、前述したように、複数の画素電極５０および制御電極１１２が上面１００ａに露出した基板１００を用意する。回路部は、より詳細には、各画素電極５０において図２に示す構造を備えており、公知の半導体装置の製造方法を用いて作製することができる。
【００７６】
（Ｂ）光電変換膜を形成する工程
図４Ｂに示すように、基板１００の上面１００ａに、少なくとも画素電極５０を覆うように光電変換膜５１を形成する。光電変換膜５１は、スピンコート法、インクジェット法、ダイコート法、スプレーコート法、真空蒸着法、スクリーン印刷法などによって形成することができる。
【００７７】
（Ｃ）透明電極を形成する工程
図４Ｂに示すように、透明電極５２を光電変換膜５１上に形成する。透明電極５２は、光電変換膜５１の、少なくとも画素電極５０が設けられた領域上に形成する。透明電極５２は、スパッタ法によって形成してもよい。
【００７８】
（Ｄ）絶縁層を形成する工程
図４Ｂに示すように、絶縁層１１９を透明電極５２上に形成する。絶縁層１１９は、透明電極５２の、少なくとも画素電極５０が設けられた領域上に形成する。絶縁層１１９は、原子層堆積（ＡＬＤ）法、化学気相堆積（ＣＶＤ）法、スパッタリング法などによって形成することができる。
【００７９】
（Ｅ）パタニングする工程
光電変換膜５１の一部、透明電極５２の一部および絶縁層１１９の一部をそれぞれ除去することによって、光電変換膜５１、透明電極５２および絶縁層１１９のパタニングを行う。図４Ｃに示すように、絶縁層１１９上に感光性であるレジスト４００を形成する。例えば、スピンコート法によってレジスト４００を形成する。次に、フォトマスクを用いてレジスト４００を露光し、現像を行うことによって、図４Ｄに示すように、所定のパターンを有する、レジスト４００のマスクを形成する。
【００８０】
次に、レジスト４００のマスクを用いて、光電変換膜５１、透明電極５２および絶縁層１１９のエッチングを行う。ドライエッチングにより、光電変換膜５１、透明電極５２および絶縁層１１９のパタニングを行ってもよい。
【００８１】
絶縁層１１９および透明電極５２は、フッ素、塩素、臭素およびヨウ素などのハロゲンを含むガスを用いてもよく、フッ素および塩素の少なくとも一方の元素を含むガスを用いてもよい。また、ドライエッチングは、プラズマ放電によって、ガスをプラズマ化し、プラズマ化したガスの化学種が絶縁層１１９および透明電極５２と反応する反応性エッチング（ＲＩＥ）を用いてもよい。一般に、絶縁層１１９および透明電極５２は、窒素またはケイ素を含む材料によって構成されるため、これらのガスおよびエッチング方法を用いることによって効率的に、絶縁層１１９および透明電極５２をエッチングすることができる。
【００８２】
一方、光電変換膜５１は、酸素を含むガスによってドライエッチングを行ってもよい。より具体的には、酸素を含むガスをチャンバーに充填し、酸化反応による化学エッチングによって、光電変換膜５１を酸化させてもよい。光電変換膜５１は、炭素を多く含むため、酸素ガスとの酸化反応によって、酸化炭素として除去可能である。
【００８３】
このように、絶縁層１１９および透明電極５２と光電変換膜５１を異なるガス種を用いてエッチングすることによって、ドライエッチング時のプラズマ等によるダメージを抑制しつつ、サイドエッチングを調整することが可能となる。また、光電変換膜５１の上面５１ａは絶縁層１１９で覆われているため、イメージセンサ１０１の製造工程中、外部に露出するのは、側面５１ｓのみである。よって、エッチング中および他の製造工程中において、光電変換膜５１が酸素、オゾン、水分などと接触し、劣化するのを抑制することができる。
【００８４】
パタニングする工程によって、図４Ｅに示すように、光電変換膜５１の一部、透明電極５２の一部および絶縁層１１９の一部がそれぞれ除去され、所望のパターンを有し、側面５１ｓ、側面５２ｓおよび側面１１９ｓが露出した光電変換膜５１、透明電極５２および絶縁層１１９を形成することができる。サイドエッチングの量が小さい場合、絶縁層１１９の側面１１９ｓは、透明電極５２の側面５２ｓとほぼ同一面に位置している。
【００８５】
（Ｆ）接続層を形成する工程
透明電極５２の側面５２ｓと、制御電極１１２とを電気的に接続する接続部１１５を形成する。図４Ｆに示すように、絶縁層１１９の上面１１９ａ、絶縁層１１９の側面１１９ｓ、透明電極５２の側面５２ｓ、光電変換膜５１の側面５１ｓを覆って基板１００の上面１００ａの全体に金属または金属の化合物の層１１５Ｂを形成する。層１１５Ｂは、スパッタ法、真空蒸着法などを用いて形成することができる。その後、少なくとも画素電極５０が設けられた領域を露出するレジスト（不図示）を形成し、レジストをマスクとして、層１１５Ｂをエッチングすることによって、図４Ｇに示すように、基板１００の上面１００ａにおいて制御電極１１２と接合され、透明電極５２の側面５２ｓと接合された接続部１１５が形成される。
【００８６】
（Ｇ）保護膜を形成する工程
イメージセンサ１０１が保護膜１２０を備えている場合には、図４Ｈに示すように、接続部１１５および絶縁層１１９を覆って、基板１００の上面１００ａ上に保護膜を形成する。これによりイメージセンサ１０１が作製される。
【００８７】
（イメージセンサの特徴）
イメージセンサ１０１によれば、制御電極１１２から光電変換膜５１までの電圧印加経路のうち、透光性を必要としない部分を透明電極５２に代えて、透明電極５２よりも導電性の高い接続部１１５で配線している。このため、制御電極１１２の電圧を、透明電極５２を介して低抵抗で、光電変換膜５１に印加することが可能であり、光電変換膜５１における電圧変動が抑制される。よって、より安定した撮像が可能なイメージセンサが実現する。また、より少ない電力消費が求められるモバイル機器の撮像装置に用いられ、高速の電子シャッター、あるいはより高速に分光感度特性の切り替えが可能な撮像装置が実現し得る。
【００８８】
また、上記製造工程を用いることによって、光電変換膜５１が絶縁層に覆われ、イメージセンサの製造工程中における光電変換膜５１へのダメージを抑制することができる。透明電極５２と接続部１１５とのコンタクトは、透明電極５２の側面５２ｓで行うため、透明電極５２のパタニングによって、接続部１１５と接続する側面５２ｓが形成され、特許文献１、２に開示されたイメージセンサのように、別途コンタクトをとるための開口を絶縁層１１９に形成する必要がない。このため、イメージセンサ１０１の製造工程における、マスク数の削減および製造工程数を削減することが可能となり、イメージセンサ１０１の製造コストを低減し、製造時間を短縮することが可能となる。よって、本実施形態によれば、高性能のイメージセンサ１０１を低コストで製造することが可能となる。
【００８９】
（他の形態）
本実施形態のイメージセンサ１０１には種々の改変が可能である。
【００９０】
接続部１１５の配置および形状には種々の改変が可能である。図５に示すように、接続部１１５のうち、絶縁層１１９の上面１１９ａを覆う部分１１５Ａは、平面視において、複数の画素電極５０のうち、少なくとも一部と重なっていてもよい。接続部１１５の部分１１５Ａと重なる画素電極５０の単位画素セル１４には、接続部１１５が遮光膜として機能し、常時光が入射しない。このため、この単位画素セル１４は、暗時状態での参照信号であるオプティカルブラックを得るために使用できる。
【００９１】
図６に示すように、接続部１１５は、透明電極５２の矩形形状の３辺に配置されていてもよい。この場合、接続部１１５は、辺５２ｃ、５２ｄ、５２ｆの３つの側面５２ｓと接合される。この形態では、制御電極１１２は基板１００の上面１００ａに、１つ配置されている。この形態によれば、制御電極１１２は一か所にしか配置されないが、低抵抗の接続部１１５が透明電極５２の３辺に接続され、接続部１１５と透明電極５２との接合面積が大きくなり、より低抵抗で接続部１１５と透明電極５２とを電気的に接続することができる。このため、透明電極５２に電圧が印加される際の遅延が抑制され、電圧変化の等時性が高まる。
【００９２】
図７、図８に示すように、接続部１１５は、透明電極５２の矩形形状の４辺に配置されていてもよい。この場合、接続部１１５は、辺５２ｃ、５２ｄ、５２ｅ、５２ｆの４つの側面５２ｓと接合される。この場合、図７に示すように、接続部１１５に間隙３００を設けてもよいし、図８に示すように、間隙３００を設けなくてもよい。図７に示すように間隙３００を設ける場合、間隙３００は、例えば、接続部１１５を、シャドーマスクを用いて形成する際の、光照射領域の開口部のマスクを保持するために利用できる。また、図８に示すように、接続部１１５が矩形形状の４辺の側面５２ｓを連続して接続している場合には、透明電極５２に電圧が印加される際の遅延がより抑制され、電圧変化の等時性が高まる。また、接続部１１５が透明電極５２および光電変換膜５１の側面すべてを被覆するため、光電変換膜５１の基板からの剥れ防止機能、及び光電変換膜５１の側面が大気等にさらされることを防止する機能を兼ねる。
【００９３】
図９Ａおよび図９Ｂに示すように、透明電極５２の上面５２ａの一部は、絶縁層１１９に覆われていなくてもよい。具体的には、上面５２ａのうち、外周部５２ａｐは、絶縁層１１９に覆われておらず絶縁層１１９から露出していてもよい。このような構造は、例えば、図１０に示すように、パタニングする工程（Ｅ）において、レジスト４００を用いて、絶縁層１１９、透明電極５２および光電変換膜５１をエッチングによって形成する際、厚さ方向と垂直な方向にも絶縁層１１９をエッチングすることによって形成することができる。パタニングする工程（Ｅ）中、絶縁層１１９が最も長くエッチングされる環境に曝されるため、絶縁層１１９が厚さ方向と垂直な方向に最もエッチングされ、側面１１９ｓが後退することによって、透明電極５２の外周部５２ａｐが露出する。この場合、透明電極５２の４つの辺５２ｃ、５２ｄ、５２ｅ、５２ｆのそれぞれにおいて、絶縁層１１９の側面１１９ｓは、透明電極５２の側面５２ｓよりも透明電極５２の中心に近い側に位置している。図９Ｂに示す断面図において、絶縁層１１９の端部は、透明電極５２の端部よりも透明電極５２の内側に位置している。
【００９４】
透明電極５２の上面５２ａのうち絶縁層１１９に覆われていない外周部５２ａｐは、接続部１１５に覆われ、接合されていてもよい。この場合、接続部は、保護膜１２０をさらに覆っていてもよいし、透明電極５２の外周部５２ａｐを覆っているが、保護膜１２０は覆っていなくてもよい。外周部５２ａｐが接続部１１５と接合されていることによって、透明電極５２と接続部１１５との接触面積をより大きくすることができ、透明電極５２と接続部１１５とをより低抵抗で電気的に接続することができる。
【産業上の利用可能性】
【００９５】
本開示のイメージセンサは、種々の用途の撮像装置に使用され得る。
【符号の説明】
【００９６】
１０      光検出部
１１      増幅トランジスタ
１２      リセットトランジスタ
１３      アドレストランジスタ
１４      単位画素セル
１５      垂直走査回路
１６      対向電極信号線
１７      垂直信号線
１８      負荷回路
１９      カラム信号処理回路
２０      水平信号読出し回路
２１      電源配線
２２      差動増幅器
２３      フィードバック線
２４      電荷蓄積ノード
２５      電荷検出回路
２６      アドレス信号線
２７      リセット信号線
３０      電圧制御回路
３１      半導体基板
３８Ａ、３８Ｂ、３８Ｃ    ゲート絶縁層
３９Ａ、３９Ｂ、３９Ｃ    ゲート電極
４１Ｂ、４１Ｃ、４１Ｄ    ｎ型不純物領域
４２      素子分離領域
４３Ａ、４３Ｂ、４３Ｃ    層間絶縁層
４５Ａ、４５Ｂ、４７Ａ、４７Ｂ、４７Ｃ    コンタクトプラグ
４６Ａ、４６Ｂ、４６Ｃ    配線
５０      画素電極
５１      光電変換膜
５１ａ    上面
５１ｓ    側面
５２      透明電極
５２ａ    上面
５２ａｐ  外周部
５２ｃ、５２ｄ、５２ｅ、５２ｆ    辺
５２ｓ    側面
５３      カラーフィルター
６０      電圧制御回路
１００    基板
１００ａ  上面
１０１    イメージセンサ
１１２    制御電極
１１５    接続部
１１５Ａ  部分
１１５Ｂ  層
１１９    絶縁層
１１９ａ  上面
１１９ｓ  側面
１２０    保護膜
３００    間隙
４００    レジスト
５００    撮像装置
【図１】
2019239851.tif 000003
【図２】
2019239851.tif 000004
【図３Ａ】
2019239851.tif 000005
【図３Ｂ】
2019239851.tif 000006
【図４Ａ】
2019239851.tif 000007
【図４Ｂ】
2019239851.tif 000008
【図４Ｃ】
2019239851.tif 000009
【図４Ｄ】
2019239851.tif 000010
【図４Ｅ】
2019239851.tif 000011
【図４Ｆ】
2019239851.tif 000012
【図４Ｇ】
2019239851.tif 000013
【図４Ｈ】
2019239851.tif 000014
【図５】
2019239851.tif 000015
【図６】
2019239851.tif 000016
【図７】
2019239851.tif 000017
【図８】
2019239851.tif 000018
【図９Ａ】
2019239851.tif 000019
【図９Ｂ】
2019239851.tif 000020
【図１０】
2019239851.tif 000021
【手続補正書】
【提出日】令和2年5月29日(2020.5.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の画素電極と、
制御電極と、
前記複数の画素電極上に配置された光電変換膜と、
前記光電変換膜上に配置された透明電極と、
前記透明電極の上面の少なくとも一部上に配置された絶縁層と、
前記制御電極と前記透明電極とを電気的に接続する接続層と、
を備え、
前記接続層は前記透明電極の側面と接触しており、
前記絶縁層の側面、前記透明電極の側面および前記光電変換膜の側面は揃っている、
イメージセンサ。
【請求項２】
前記接続層は前記光電変換膜の側面とさらに接触している、
請求項１に記載のイメージセンサ。
【請求項３】
前記接続層は、前記絶縁層の一部を覆っている、
請求項１または２に記載のイメージセンサ。
【請求項４】
前記接続層は、前記透明電極の上面と接触しない、
請求項１から３のいずれかに記載のイメージセンサ。
【請求項５】
前記接続層は、平面視において、前記複数の画素電極の一部と重なっている、
請求項１から４のいずれかに記載のイメージセンサ。
【請求項６】
前記接続層は遮光性を有する、
請求項１から５のいずれかに記載のイメージセンサ。
【請求項７】
前記接続層および前記絶縁層を覆う保護膜をさらに備える、
請求項１から６のいずれかに記載のイメージセンサ。
【請求項８】
平面視において、前記透明電極は多角形形状を有しており、
前記透明電極は、複数の側面を備え、
前記接続層は、前記透明電極の前記複数の側面と接触している、
請求項１から７のいずれかに記載のイメージセンサ。
【請求項９】
前記絶縁層には、前記透明電極の前記上面と前記接続層とを接続する孔は配置されていない、
請求項１から８のいずれかに記載のイメージセンサ。
【請求項１０】
平面視において、前記接続層は、前記絶縁層の少なくとも一部、前記透明電極の少なくとも一部、および前記光電変換膜の少なくとも一部と重なる、
請求項１から９のいずれかに記載のイメージセンサ。
【請求項１１】
複数の画素電極および制御電極を用意する工程（Ａ）と、
前記複数の画素電極上に光電変換膜を形成する工程（Ｂ）と、
前記光電変換膜の上面に透明電極を形成する工程（Ｃ）と、
前記透明電極上に絶縁層を形成する工程（Ｄ）と、
前記絶縁層の側面、前記透明電極の側面よび前記光電変換膜の側面が揃うように、 前記光電変換膜、前記透明電極および前記絶縁層をパタニングする工程（Ｅ）と、
前記工程（Ｅ）により露出した前記透明電極の側面と、前記制御電極とを電気的に接続する接続層を形成する工程（Ｆ）と、
を備える、イメージセンサの製造方法。
【請求項１２】
前記工程（Ｅ）において、前記絶縁層には、前記透明電極の前記上面と前記接続層とを接続する孔を形成しない、
請求項１１に記載のイメージセンサの製造方法。
【請求項１３】
前記工程（Ｆ）において、前記接続層をさらに前記光電変換膜と接触させる、
請求項１１または１２に記載のイメージセンサの製造方法。
【請求項１４】
前記工程（Ｅ）において、前記透明電極の前記上面の外周部が露出するように、前記絶縁層をパタニングし、
前記工程（Ｆ）において、前記接続層を前記透明電極の前記外周部とさらに接触させる、
請求項１１から１３のいずれかに記載のイメージセンサの製造方法。
【請求項１５】
前記工程（Ｆ）において、前記接続層は、前記絶縁層の少なくとも一部上にも形成する、請求項１１から１４のいずれかに記載のイメージセンサの製造方法。
【国際調査報告】
2019239851.tif 000022
2019239851.tif 000023
2019239851.tif 000024