(57)【要約】  ゲート駆動電圧生成部（１０）の起動が検知されるまで、ノーマリオフ型の第１のスイッチ素子（５０）によって、ゲート（２０３）への電流経路が遮断される。更に、ノーマリオン型の第２のスイッチ素子（６０）によりゲート（２０３）がソース（２０２）と短絡されることで半導体スイッチング素子（２００）がオフに維持される。ゲート駆動電圧生成部（１０）の起動が検知されると、第２のスイッチ素子（６０）がオフされるとともに、第１のスイッチ素子（５０）がオンされる。これにより、制御信号（Ｓｇｃ）に従う信号増幅部（２０）の出力によってゲート（２０３）が駆動されることにより、半導体スイッチング素子（２０３）が制御信号（Ｓｇｃ）に従ってオンオフされる。
2020017506.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子の制御電極を駆動する駆動回路であって、
前記駆動回路の外部の電源から供給された電圧から前記制御電極の駆動に用いる駆動電圧を発生する駆動電圧生成部と、
前記半導体スイッチング素子のオンオフを制御する制御信号を増幅して出力する信号増幅部と、
前記制御電極と接続された出力端子と、前記信号増幅部の出力ノードとの間に接続された抵抗素子と、
前記出力ノード及び前記出力端子の間に前記抵抗素子と直列に接続された第１のスイッチ素子と、
オン時に前記出力端子を短絡状態とする第２のスイッチ素子と、
前記駆動電圧生成部の起動を検知すると電気信号を出力する起動検知部とを備え、
前記第１のスイッチ素子は、前記電気信号の出力時にオンするノーマリオフ型のスイッチで構成され、
前記第２のスイッチ素子は、前記電気信号の出力時にオフするノーマリオン型のスイッチで構成される、駆動回路。
【請求項２】
前記起動検知部は、前記駆動電圧の絶対値が予め定められた判定電圧の絶対値よりも大きいと前記電気信号を出力する一方で、前記駆動電圧の絶対値が前記判定電圧の絶対値よりも小さいと前記電気信号を出力しない、請求項１記載の駆動回路。
【請求項３】
前記駆動電圧生成部は、前記半導体スイッチング素子をオンするための第１の駆動電圧と、前記半導体スイッチング素子をオフするための第２の駆動電圧とを発生し、
前記起動検知部は、前記第２の駆動電圧の絶対値が予め定められた判定電圧の絶対値よりも大きいと前記電気信号を出力する一方で、前記第２の駆動電圧の絶対値が前記判定電圧の絶対値よりも小さいと前記電気信号を出力しない、請求項１記載の駆動回路。
【請求項４】
前記電気信号の出力時において、前記第１のスイッチ素子がオフからオンに変化した後に、前記第２のスイッチ素子がオンからオフに変化するようにデッドタイムが設けられる、請求項１〜３のいずれか１項に記載の駆動回路。
【請求項５】
前記第１のスイッチ素子は、ノーマリオフ型の半導体スイッチで構成される、請求項１〜４のいずれか１項に記載の駆動回路。
【請求項６】
前記第２のスイッチ素子は、ノーマリオン型の半導体スイッチで構成される、請求項１〜４のいずれか１項に記載の駆動回路。
【請求項７】
主回路を構成する少なくとも１個の前記半導体スイッチング素子と、
前記半導体スイッチング素子の前記制御電極を駆動する、請求項１〜６のいずれか１項に記載の駆動回路とを備える、電力変換装置。
【請求項８】
前記主回路は、エネルギ蓄積素子を含んで構成され、
前記電力変換装置は、
前記エネルギ蓄積素子に蓄積されたエネルギを用いて前記駆動回路の前記駆動電圧生成部に電圧を供給する制御電源をさらに備える、請求項７記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路及び電力変換装置に関し、より特定的には、半導体スイッチング素子の駆動回路、及び、当該駆動回路を備えた電力変換装置に関する。
【背景技術】
【０００２】
電力変換装置では、主回路に設けられた半導体スイッチング素子のオンオフを制御するために、当該半導体スイッチング素子の制御電極の駆動回路（「ゲート駆動回路」とも呼ばれる）が用いられる。又、電力変換装置においては、駆動回路及びその他制御系を構築する回路に電力を供給するための制御電源が設けられる。当該制御電源については、電力変換装置の主回路から電力を供給する方式が一般的に採用されている。【０００３】
例えば、特開平１０−２８５９０９号公報（特許文献１）に記載された、主電源の投入によって制御電源が供給される電源自給式のゲート回路では、主電源投入後に、制御電源が確立されるまでの期間において、半導体スイッチング素子のゲート部を短絡するスイッチが配置される。制御電源が確立されると、当該スイッチが開放されて、ゲート部の短絡が解除される。これにより、制御電源が未確立の期間において、寄生容量の充電電流によって電圧駆動型素子のゲート電圧が上昇することによる、素子劣化等につながる誤点孤を防止することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２８５９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１のゲート回路では、制御電源が未確立の期間では、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）で構成された半導体スイッチング素子のゲート及びエミッタ間がスイッチにより短絡されるので、ゲート電流を供給する駆動アンプの出力は、ゲート抵抗を介して半導体スイッチング素子のエミッタ端子に接続された状態になっている。【０００６】
このとき、ゲート回路への電力供給が始まり、ゲート回路の電源系が起動を開始してゲート電圧が立ち上がり始めると、駆動アンプの出力ノードに印加される電圧に応じてゲート抵抗に電流が流れることによって、電力損失が発生する。ゲート抵抗値は、半導体スイッチング素子の駆動条件を調整するように決定されるが、数Ω程度と小さくなる場合もある。このような場合には、制御電源が未確立の期間においてゲート抵抗で発生する電力損失が数十Ｗ以上に達することも想定される。このようなゲート抵抗での大きな電力損失は、ゲート回路の電源系の起動不良を引き起こす一因となることが懸念される。【０００７】
本発明はこのような課題を解決するためになされたものであって、本発明の目的は、半導体スイッチング素子の制御電極の駆動回路において、電源起動時における、電力損失の発生、及び、半導体スイッチング素子の誤点孤を防止することである。
【課題を解決するための手段】
【０００８】
本発明のある局面によれば、半導体スイッチング素子の制御電極を駆動する駆動回路であって、駆動電圧生成部と、信号増幅部と、抵抗素子と、第１及び第２のスイッチ素子と、起動検知部とを備える。駆動電圧生成部は、駆動回路の外部の電源から供給された電圧から制御電極の駆動に用いる駆動電圧を発生する。信号増幅部は、半導体スイッチング素子のオンオフを制御する制御信号を増幅して出力する。抵抗素子は、制御電極と接続された出力端子と、信号増幅部の出力ノードとの間に接続される。第１のスイッチ素子は、出力ノード及び出力端子の間に抵抗素子と直列に接続される。第２のスイッチ素子は、オン時に出力端子を短絡状態とする。起動検知部は、駆動電圧生成部の起動を検知すると電気信号を出力する。第１のスイッチ素子は、電気信号の出力時にオンするノーマリオフ型のスイッチで構成される。第２のスイッチ素子は、電気信号の出力時にオフするノーマリオン型のスイッチで構成される。
【発明の効果】
【０００９】
本発明によれば、半導体スイッチング素子の制御電極の駆動回路において、制御電源の起動が検知されるまでの間、誤点孤防止のために短絡状態とされる制御電極に対する電流経路を遮断することができるので、電力損失の発生、及び、半導体スイッチング素子の誤点孤を防止することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る駆動回路の構成を説明するブロック図である。
【図２】図１に示された駆動回路の起動時の動作波形図である。
【図３】図１に示されたスイッチ間のデッドタイムを説明するための動作波形図である。
【図４】実施の形態２に係る駆動回路の構成を説明するブロック図である。
【図５】図４に示された駆動回路の起動時の動作波形図である。
【図６】実施の形態３に係る電力変換装置の構成例を説明するブロック図である。
【図７】図６に示された変換器セルの構成例を説明するブロック図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。
【００１２】
実施の形態１．
図１は、実施の形態１に係る駆動回路の構成を示すブロック図である。
【００１３】
図１を参照して、駆動回路１００ａは、図示しない制御回路によって生成された制御信号Ｓｇｃに従って、半導体スイッチング素子２００をオンオフする。
【００１４】
半導体スイッチング素子２００は、正電極２０１、負電極２０２、及び、制御電極２０３を有し、制御電極２０３の電圧又は電流に応じて、正電極２０１及び負電極２０２の間に電流経路を形成するオン状態と、当該電流経路を遮断するオフ状態との一方に制御される。
【００１５】
本実施の形態では、半導体スイッチング素子２００は、電圧駆動型素子である、ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）によって構成される例を説明する。ＭＯＳＦＥＴでは、正電極２０１はドレインであり、負電極２０２はソースであり、制御電極２０３はゲートである。以下では、正電極２０１、負電極２０２、及び、制御電極２０３について、ドレイン２０１、ソース２０２、及び、ゲート２０３とも称する。尚、半導体スイッチング素子２００がＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）で構成される場合には、正電極２０１はコレクタであり、負電極２０２はエミッタであり、制御電極２０３はゲートである。
【００１６】
又、制御信号Ｓｇｃについても、ゲート制御信号Ｓｇｃとも称する。駆動回路１００ａは、ゲート制御信号Ｓｇｃに従って半導体スイッチング素子２００をオンオフするために、ゲート２０３を駆動する電圧及び電流を出力する。公知のように、半導体スイッチング素子２００は、ソース２０２に対するゲート２０３の電圧であるゲート電圧Ｖｇｔが閾値電圧（Ｖｔｈ）よりも高いとオンする。一方で、ゲート電圧Ｖｇｔが閾値電圧（Ｖｔｈ）よりも低いと、半導体スイッチング素子２００はオフする。
【００１７】
実施の形態１に係る駆動回路１００ａは、ゲート駆動電圧生成部１０ａと、ゲート信号増幅部２０と、ゲート抵抗３０と、ゲート出力端子４０ａと、ソース出力端子４０ｂと、相補にオンオフするスイッチ素子５０及び６０と、起動検知部７０とを備える。
【００１８】
ゲート駆動電圧生成部１０ａは、低電圧側の電源配線ＮＬ及び高電圧側の電源配線ＰＬと接続されており、駆動回路１００ａの外部の電源（以下、「外部電源」と称する）より供給される電力から、ゲート駆動電圧Ｖｃを生成する。ゲート駆動電圧生成部１０ａは、ゲート駆動電圧Ｖｃを高圧側の電源配線ＰＬへ出力する。実施の形態１では、低圧側の電源配線ＮＬが、基準電圧（ここでは、ＧＮＤ）を供給する基準電位配線に相当する。基準電圧は、ソース２０２の電圧に相当する。
【００１９】
例えば、上記外部電源が交流電力を供給する場合には、ゲート駆動電圧生成部１０ａは、ＡＣ／ＤＣコンバータによって構成することができる。ＡＣ／ＤＣコンバータには、例えば、ダイオードを用いた半波整流回路或いは全波整流回路、又は、半導体スイッチング素子を用いたＰＷＭ（Pulse  Width  Modulation）整流回路等の公知の技術を適用することができる。
【００２０】
又、上記外部電源が直流電力を供給する場合には、ゲート駆動電圧生成部１０ａは、ＤＣ／ＤＣコンバータによって構成することができる。ＤＣ／ＤＣコンバータには、例えば、シャントレギュレータ、シリーズレギュレータ、又は、半導体スイッチング素子を用いたスイッチングレギュレータ等の公知の技術を適用することができる。
【００２１】
ゲート信号増幅部２０は、ゲート制御信号Ｓｇｃを、ゲート２０３を駆動するのに十分な電圧及び電流に増幅して、出力ノードＮｏへ出力する。ゲート信号増幅部２０は、例えば、プッシュプル型の増幅回路等によって構成することができる。又、外部から受信するゲート制御信号Ｓｇｃが光信号である場合には、ゲート信号増幅部２０は、入力段に光受信素子を配設するともに、受信した光信号（ゲート制御信号Ｓｇｃ）の光−電気変換機能を有するように構成される。
【００２２】
ゲート出力端子４０ａは、半導体スイッチング素子２００のゲート２０３と接続される。ソース出力端子４０ｂは、基準電位配線（ここでは、低圧側の電源配線ＮＬ）、及び、半導体スイッチング素子２００のソース２０２と接続される。ゲート信号増幅部２０の出力ノードＮｏと、ゲート出力端子４０ａとの間には、ゲート抵抗３０及びノーマリオフ型のスイッチ素子５０が直列に接続される。
【００２３】
ゲート抵抗３０の抵抗値は、駆動回路１００ａの駆動対象である半導体スイッチング素子２００のスイッチング特性を考慮して決定される。一般的には、数Ωから数十Ω程度の抵抗値が採用される。又、本実施の形態では、説明を簡略化するために単一のゲート抵抗３０が配置される構成を例示するが、ターンオン時及びターンオフ時の間で、ゲート抵抗値を切り替えるように、ゲート抵抗３０を構成することも可能である。例えば、異なる抵抗値を有する２個の抵抗素子と、少なくとも１個のスイッチング素子とを組み合わせることによって、ゲート抵抗値の切り替えが可能となる。
【００２４】
スイッチ素子５０は、ノーマリオフ型の半導体スイッチ又は機械式スイッチ等で構成することができる。スイッチ素子５０は、起動検知部７０から電気信号Ｓｃｔが出力されるとオンされる一方で、電気信号Ｓｃｔの非出力時にはオフされる。
【００２５】
ゲート出力端子４０ａと、ソース出力端子４０ｂとの間には、ノーマリオン型のスイッチ素子６０が接続される。スイッチ素子６０は、ノーマリオン型の半導体スイッチ又は機械式スイッチ等によって構成することができる。スイッチ素子６０は、起動検知部７０から電気信号Ｓｃｔが出力されるとオフされる一方で、電気信号Ｓｃｔの非出力時にはオンされる。スイッチ素子６０のオン時には、半導体スイッチング素子２００のゲート２０３及びソース２０２が同電位（ＧＮＤ）とされて、ゲート２０３が短絡状態とされる。これにより、スイッチ素子６０のオン期間では、半導体スイッチング素子２００を確実にオフ状態に維持することで誤点孤を防止できる。
【００２６】
起動検知部７０は、電源配線ＰＬの電圧、即ち、ゲート駆動電圧生成部１０ａによって生成されたゲート駆動電圧Ｖｃを入力とする。起動検知部７０は、例えば、コンパレータ等によって構成されて、ゲート駆動電圧Ｖｃを予め定められた判定電圧Ｖｔと比較する。起動検知部７０は、ゲート駆動電圧Ｖｃが判定電圧Ｖｔを超えると、ゲート駆動電圧生成部１０ｂの起動（言い換えると、制御電源の起動）を検知して、電気信号Ｓｃｔを出力する。一方で、ゲート駆動電圧Ｖｃが判定電圧Ｖｔに達しない間は、電気信号Ｓｃｔは出力されない。
【００２７】
次に、実施の形態１に係る駆動回路１００ａの電源起動時の動作について、図２を用いて説明する。
【００２８】
図２は、図１に示された駆動回路１００ａの起動時の動作波形図である。図２には、ゲート駆動電圧生成部１０ａに対して、外部の電源から直流電力（直流電圧Ｖｄ）が供給された場合の波形図が例示される。
【００２９】
図２を参照して、時刻ｔｓにおいて、外部からの電源供給が開始されると、直流電圧Ｖｄが立ち上がる。電源供給が開始される時刻ｔｓ以前では、ゲート駆動電圧Ｖｃは生成されておらず（Ｖｃ＝０）、電気信号Ｓｃｔも生成されていない（Ｓｃｔ＝“０”）。
【００３０】
時刻ｔｓより、直流電圧Ｖｄが供給されるのに応じて、ゲート駆動電圧生成部１０ａは、ゲート駆動電圧Ｖｃの生成を開始する。これにより、ゲート駆動電圧Ｖｃが上昇し、時刻ｔｚで、ゲート駆動電圧Ｖｃは定格値まで上昇する。
【００３１】
時刻ｔｘにおいて、ゲート駆動電圧Ｖｃが判定電圧Ｖｔ（Ｖｔ＞０）を超えると（Ｖｃ＞Ｖｔ）、起動検知部７０は、ゲート駆動電圧Ｖｃの起動を検知して、電気信号Ｓｃｔを出力する（Ｓｃｔ＝“１”）。一方で、時刻ｔｓ〜ｔｘの期間も、時刻ｔｓ以前と同様に、電気信号Ｓｃｔは出力されない（Ｓｃｔ＝“０”）。
【００３２】
従って、外部からの電源供給の開始前（時刻ｔｓ以前）、及び、電源供給開始からゲート駆動電圧生成部１０ａの起動が検知されるまでの期間（時刻ｔｓ〜ｔｘ）を通じて、スイッチ素子６０がオン状態に維持されるとともに、スイッチ素子５０はオフ状態に維持される。これにより、半導体スイッチング素子２００のゲート２０３及びソース２０２を短絡することにより、半導体スイッチング素子２００をオフ状態に維持することができる。特に、電源起動時に、主回路の起動に伴って、半導体スイッチング素子２００の帰還容量を通じたゲート容量の意図しない充電によってゲート電圧Ｖｇｔが上昇することにより、半導体スイッチング素子２００が誤点孤することを防止できる。
【００３３】
更に、スイッチ素子５０のオフによって、ゲート信号増幅部２０の出力が開放状態となり、ゲート駆動電圧生成部１０ａの起動に伴ってゲート抵抗３０に電流が流れることによる電力損失の発生を、防止することが可能となる。特許文献１で説明したように、ゲート駆動電圧Ｖｃの起動時には、ゲート信号増幅部２０の出力ノードから、ゲート抵抗３０及びスイッチ素子６０を経由した電流経路が形成される可能性がある。上述のように、ゲート抵抗３０は、一般的に、数Ωから数十Ω程度の抵抗値を有するため、このような電流経路が形成されると、ゲート抵抗３０において数十Ｗ以上の電力損失が発生する可能性がある。又、この電力損失により、ゲート駆動電圧生成部１０ａの起動不良の発生が懸念される。
【００３４】
これに対して、本実施の形態１に係る駆動回路によれば、ゲート駆動電圧生成部の起動が確認されるまでの期間において、オフ状態のスイッチ素子５０によって、短絡状態のゲート２０３に対するゲート抵抗３０を含む電流経路が遮断される。この結果、ゲート抵抗３０での電力損失の発生、さらにはゲート駆動電圧生成部１０ａの起動不良の発生を防止することが可能である。
【００３５】
さらに、ゲート駆動電圧生成部１０ａの起動後（時刻ｔｘ以降）では、スイッチ素子５０がオンされるとともに、スイッチ素子６０がオフされる。この結果、半導体スイッチング素子２００では、ゲート２０３が、ソース２０２から切り離されるとともに、ゲート信号増幅部２０の出力ノードと電気的に接続される。
【００３６】
これにより、ゲート信号増幅部２０の出力に従ってゲート電圧Ｖｇｔが制御可能な状態となり、ゲート制御信号Ｓｇｃに従って半導体スイッチング素子２００をオンオフすることが可能な状態、すなわち、駆動回路１００ａの通常の運転状態が形成される。ゲート制御信号Ｓｇｃ＝“０”の期間では、ゲート信号増幅部２０からは、電源配線ＮＬの電圧（ＧＮＤ）が出力される。このように、時刻ｔｘ以前、及び、時刻ｔｘ以降を通じて、ゲート制御信号Ｓｇｃ＝“０”に対して、ゲート電圧Ｖｇｔが閾値電圧Ｖｔｈを超えることはなく、半導体スイッチング素子２００は誤点孤されることなくオフに維持される。
【００３７】
尚、電気信号Ｓｃｔの出力時（時刻ｔｘ）におけるスイッチ素子５０及び６０の動作に、図３に示すようなデットタイムを設けることも可能である。
【００３８】
図３を参照して、電気信号Ｓｃｔが出力されず（Ｓｃｔ＝“０”）、スイッチ素子６０がオン、かつ、スイッチ素子５０がオフである状態から、電気信号Ｓｃｔが出力されて（Ｓｃｔ＝“１”）、スイッチ素子５０及び６０のオンオフが入れ替わる際に、スイッチ素子５０がオフからオンに変化するタイミングに対して、デッドタイムＴｄの経過後に、スイッチ素子６０は、オンからオフに変化される。
【００３９】
例えば、起動検知部７０から出力された電気信号Ｓｃｔについて、スイッチ素子６０に対しては、デッドタイムＴｄ相当の遅延時間を付与する遅延回路（図示せず）を経由して伝達する一方で、スイッチ素子５０に対しては当該遅延回路を経由させずに伝達することで、図３に示すようなデッドタイムを付与することが可能である。
【００４０】
図３とは逆に、スイッチ素子６０がオフされた後にスイッチ素子５０がオンされると、スイッチ素子５０及び６０の両方がオフされることにより、半導体スイッチング素子２００のゲート２０３が開放状態となることにより、上述の意図しないゲート容量の充電によって、半導体スイッチング素子２００の誤点孤が発生する虞がある。
【００４１】
これに対して、図３に示されるように、スイッチ素子５０をオンした後にスイッチ素子６０をオフするようにデッドタイムを設けることにより、ゲート信号増幅部２０の出力とは無関係に半導体スイッチング素子２００が誤点孤されることを確実に防止することができる。
【００４２】
本実施の形態１に係る駆動回路によれば、スイッチ素子５０及び６０の相補的なオンオフにより、制御電源の起動が検知されるまでの間、誤点孤防止のために短絡状態とされる制御電極（ゲート２０３）に対する電流経路を遮断することができる。この結果、電源起動時におけるゲート抵抗での電力損失及びゲート駆動電圧生成部の起動不良の発生、並びに、半導体スイッチング素子の誤点孤の発生を防止することができる。これにより、信頼性の高い駆動回路を構成することができる。
【００４３】
又、起動検知部７０では、ゲート駆動電圧Ｖｃと判定電圧との比較に従って、ゲート駆動電圧生成部１０ａの起動を簡易な構成で検知することができる。
【００４４】
更に、ゲート駆動電圧Ｖｃの起動が検知された際のスイッチ素子５０及び６０の動作に図３で説明したデッドタイムを設けることにより、ゲート２０３が開放状態となる期間が生じることを防止できるので、駆動回路の駆動対象である半導体スイッチング素子の誤点弧を確実に防止することが可能となる。
【００４５】
実施の形態１において、ゲート駆動電圧生成部１０ａは「駆動電圧生成部」の一実施例に対応し、ゲート駆動電圧Ｖｃは「駆動電圧」に対応する。ゲート信号増幅部２０は「信号増幅部」に対応し、ゲート抵抗３０は「抵抗素子」に対応し、スイッチ素子５０は「第１のスイッチ素子」に対応し、スイッチ素子６０は「第２のスイッチ素子」に対応する。
【００４６】
実施の形態２．
図４は、実施の形態２に係る駆動回路の構成を説明するブロック図である。
【００４７】
図４を参照して、実施の形態２に係る駆動回路１００ｂは、実施の形態１に係る駆動回路１００ａと比較して、ゲート駆動電圧生成部１０ａ（図１）に代えて、ゲート駆動電圧生成部１０ｂを備える点で異なる。
【００４８】
ゲート駆動電圧生成部１０ｂは、半導体スイッチング素子２００をオンするための正バイアス用のゲート駆動電圧Ｖｃに加えて、半導体スイッチング素子２００をオフするための負バイアス用のゲート駆動電圧Ｖｎをさらに生成する。例えば、ゲート駆動電圧生成部１０ｂは、正電圧発生用と負電圧発生用の２台のＤＣ／ＤＣコンバータを用いて構成することができる。ゲート駆動電圧生成部１０ｂは、ゲート駆動電圧Ｖｃを電源配線ＰＬに出力する一方で、ゲート駆動電圧Ｖｎを電源配線ＮＬへ出力する。
【００４９】
実施の形態２では、ゲート駆動電圧生成部１０ｂは、電源配線ＰＬ，ＮＬとは別個に、基準電圧（例えば、ＧＮＤ）を供給する基準電位配線とさらに接続される。ゲート駆動電圧Ｖｃは、当該基準電圧（ＧＮＤ）よりも高く、ゲート駆動電圧Ｖｎは、当該基準電圧（ＧＮＤ）よりも低い（即ち、負電圧）。ソース出力端子４０ｂは、基準電位配線（例えばＧＬ）、及び、半導体スイッチング素子２００のソース２０２と接続される。
【００５０】
さらに、起動検知部７０は、電源配線ＮＬの電圧、即ち、ゲート駆動電圧Ｖｎ（負電圧）を入力として、ゲート駆動電圧生成部１０ｂの起動を検知する。実施の形態１と同様に、起動検知部７０は、ゲート駆動電圧生成部１０ｂの起動を検知すると、電気信号Ｓｃｔを出力する。実施の形態２に係る駆動回路１００ｂのその他の部分の構成は、実施の形態１に係る駆動回路１００ａと同様であるので詳細な説明は繰り返さない。
【００５１】
図５は、図４に示された駆動回路１００ｂの起動時の動作波形図である。図５においても、ゲート駆動電圧生成部１０ｂに対して、外部電源から直流電力（直流電圧Ｖｄ）が供給された場合の波形図が例示される。
【００５２】
図５を参照して、時刻ｔｓにおいて、外部からの電源供給が開始されると、直流電圧Ｖｄが立ち上がる。電源供給が開始される時刻ｔｓ以前では、ゲート駆動電圧Ｖｃ，Ｖｎは生成されておらず（Ｖｃ＝０，Ｖｎ＝０）、電気信号Ｓｃｔも生成されていない（Ｓｃｔ＝“０”）。
【００５３】
時刻ｔｓより、直流電圧Ｖｄが供給されるのに応じて、ゲート駆動電圧生成部１０ｂは、ゲート駆動電圧Ｖｃ（正電圧）及びＶｎ（負電圧）の生成を開始する。これにより、ゲート駆動電圧Ｖｃが上昇するとともに、ゲート駆動電圧Ｖｎが低下する。時刻ｔｚで、ゲート駆動電圧Ｖｃは定格値まで上昇し、ゲート駆動電圧Ｖｎは定格値まで低下する。
【００５４】
時刻ｔｙにおいて、ゲート駆動電圧Ｖｎが判定電圧Ｖｔ♯（Ｖｔ♯＜０）よりも低下すると（Ｖｎ＜Ｖｔ♯）、起動検知部７０は、ゲート駆動電圧生成部１０ｂの起動を検知する。実施の形態１及び２を通じて、起動検知部７０は、ゲート駆動電圧Ｖｃ又はＶｎの絶対値が、当該ゲート駆動電圧の極性（正／負）に従って予め設定された判定電圧（正または負）の絶対値を超えると、ゲート駆動電圧生成部１０ａ，１０ｂの起動を検知することになる。
【００５５】
起動検知部７０は、ゲート駆動電圧生成部１０ｂの起動を検知すると、電気信号Ｓｃｔを出力する（Ｓｃｔ＝“１”）。一方で、時刻ｔｓ〜ｔｙの期間も、時刻ｔｓ以前と同様に、電気信号Ｓｃｔは出力されない（Ｓｃｔ＝“０”）。従って、実施の形態２においても、電源起動時には、ゲート駆動電圧生成部１０ｂの起動の検知に応じて、スイッチ素子５０及び６０は、実施の形態１と同様に制御される。
【００５６】
この結果、ゲート電圧Ｖｇｔは、時刻ｔｙ以前では、ノーマリオンのスイッチ素子５０によるゲート２０３及びソース２０２間の短絡により、Ｖｇｔ＝０に制御される。一方で、ゲート信号増幅部２０からは、ゲート制御信号Ｓｇｃ＝“０”であるので、電源配線ＮＬのゲート駆動電圧Ｖｎが出力される。従って、時刻ｔｙ以降では、Ｖｇｔ＝Ｖｎ（負電圧）となる。
【００５７】
このように、実施の形態２に係る駆動回路１００ｂにおいても、時刻ｔｙ以前、及び、時刻ｔｙ以降を通じて、ゲート制御信号Ｓｇｃ＝“０”に対して、ゲート電圧Ｖｇｔが閾値電圧Ｖｔｈを超えることはなく、半導体スイッチング素子２００は誤点孤されることなくオフに維持される。なお、時刻ｔｙにおけるスイッチ素子５０及び６０の動作に、図３と同様のデッドタイムを設けることも可能である。
【００５８】
特に、実施の形態２に係る駆動回路１００ｂでは、半導体スイッチング素子２００をオフするための負バイアス側のゲート駆動電圧Ｖｎを用いて、駆動回路１００ｂを通常の運転状態に切り替えるためのゲート駆動電圧生成部１０ｂの起動が判定される。この結果、正バイアス側及び負バイアス側で電源起動時の立上り速度が異なる場合にも、半導体スイッチング素子２００の誤点弧を確実に防止することができる。
【００５９】
尚、実施の形態２において、ゲート駆動電圧生成部１０ｂは「駆動電圧生成部」の一実施例に対応し、正バイアス側のゲート駆動電圧Ｖｃは「第１の駆動電圧」に対応し、負バイアス側のゲート駆動電圧Ｖｃは「第２の駆動電圧」に対応する。
【００６０】
実施の形態３．
実施の形態３では、実施の形態１及び２で説明した駆動回路が適用される電力変換装置について説明する。
【００６１】
図６は、実施の形態３に係る電力変換装置の構成例を説明するブロック図である。
図６を参照して、実施の形態３に係る電力変換装置３００は、交流系統及び直流系統の間を連系して、交流系統と直流系統の間における電力潮流の制御を行う。
【００６２】
電力変換装置３００は、三相変圧器３０５と、複数の変換器セル３１０と、リアクトル３２０とを備える。複数の変換器セル３１０は、直流系統の直流送電線３０１及び３０２の間に、６個の相アームを構成するように接続される。
【００６３】
三相変圧器３０５の一次側は、図示しない交流系統と接続される。三相変圧器３０５の二次側は、ノードＮｕ，Ｎｖ，Ｎｗと接続される。ノードＮｕと直流送電線３０１の間には、Ｕ相上アームを構成する、複数個の変換器セル３１０及びリアクトル３２０が直列接続される。ノードＮｕと直流送電線３０２の間には、Ｕ相下アームを構成する、複数個の変換器セル３１０及びリアクトル３２０が直列接続される。
【００６４】
同様に、ノードＮｖと直流送電線３０１及び３０２の間には、Ｖ相上アーム及びＶ相下アームを構成するように、複数個の変換器セル３１０及びリアクトル３２０が直列接続される。又、ノードＮｗと直流送電線３０１及び３０２の間には、Ｗ相上アーム及びＷ相下アームを構成するように、複数個の変換器セル３１０及びリアクトル３２０が直列接続される。
【００６５】
このように、複数の変換器セル３１０を直列に接続した構成を有する電力変換装置３００は、一般にＭＭＣ（Modular  Multilevel  Converter）などと呼ばれ、高電圧の出力が必要な用途等に適用されている。
【００６６】
図７は、電力変換装置３００の各変換器セル３１０の構成例を説明するブロック図である。
【００６７】
図７を参照して、変換器セル３１０は、直列接続された半導体スイッチング素子２００ｐ，２００ｎと、ダイオード２０５ｐ，２０５ｎと、エネルギ蓄積素子２１０と、駆動回路１００ｐ，１００ｎと、制御電源２２０とを備える。ダイオード２０５ｐ，２０５ｎは、半導体スイッチング素子２００ｐ，２００ｎに対して逆並列に接続される。
【００６８】
半導体スイッチング素子２００ｐ及びダイオード２０５ｐによって、アーム３１１が構成され、半導体スイッチング素子２００ｎ及びダイオード２０５ｎによって、アーム３１２が構成される。尚、図７の構成例では、半導体スイッチング素子２００ｐ，２００ｎとしてＭＯＳＦＥＴが例示されるが、ＩＧＢＴ等の他の種類の半導体スイッチング素子を適用することも可能である。
【００６９】
直列接続されたアーム３１１及び３１２は、エネルギ蓄積素子２１０と並列に接続される。変換器セル３１０の出力端子Ｔｏ１，Ｔｏ２は、アーム３１２と並列接続される。図６の例では、エネルギ蓄積素子２１０として、コンデンサが用いられる。例えば、電解コンデンサやフィルムコンデンサ等によって、エネルギ蓄積素子２１０を構成することができる。
【００７０】
制御電源２２０は、エネルギ蓄積素子２１０に対して並列に接続されて、駆動回路１００ｐ、１００ｎ及びその他の制御回路等に電力を供給する。制御電源２２０のように、変換器セル３１０の主回路から直接、制御用電力を供給する方式は、自給電方式や主回路給電方式などと呼ばれている。制御電源２２０の具体的な構成については、入力に電流制限抵抗を用いる構成や、入力に分圧コンデンサを用いる構成等、公知の技術を任意に適用することが可能である。
【００７１】
駆動回路１００ｐは、ゲート制御信号Ｓｇｃｐに従って半導体スイッチング素子２００ｐのオンオフを制御し、駆動回路１００ｎは、ゲート制御信号Ｓｇｃｎに従って半導体スイッチング素子２００ｎのオンオフを制御する。駆動回路１００ｐ，１００ｎの各々は、実施の形態１に係る駆動回路１００ａ又は実施の形態２に係る駆動回路１００ｂによって構成することができる。
【００７２】
即ち、図１及び図４のゲート駆動電圧生成部１０ａ，１０ｂは、制御電源２２０を外部電源として、制御電源２２０から供給された直流電圧を用いて、ゲート駆動電圧Ｖｃ（又は、Ｖｃ及びＶｎ）を生成する。又、ゲート制御信号Ｓｇｃｐ，Ｓｇｃｎの各々は、図１及び図４において、ゲート信号増幅部２０へ入力されるゲート制御信号Ｓｇｃに相当する。
【００７３】
実施の形態３では、図６及び図７のうちの駆動回路１００ｐ，１００ｎを除く部分によって、電力変換のための主回路が構成される。即ち、主回路は、少なくとも１個の半導体スイッチング素子２００と、エネルギ蓄積素子２１０とを含んで構成されている。
【００７４】
実施の形態３に従う電力変換装置では、実施の形態１又は２に係る駆動回路を用いて、半導体スイッチング素子のオンオフを制御することができる。このため、起動時において、駆動回路における電力損失や起動不良を発生されることなく、半導体スイッチング素子の誤点孤を確実に防止して、安定的に動作することができる。
【００７５】
なお、図７では、変換器セル３１０による主回路構成をチョッパ回路とした構成例を説明したが、場合について説明を行ったが、変換器セル３１０の構成は、主回路にフルブリッジ回路を用いる等、任意の構成とすることができる。更に、実施の形態３で説明した電力変換装置の構成は例示に過ぎず、電力変換装置の主回路の構成を特に制限することなく、主回路を構成する半導体スイッチング素子のゲート駆動に、実施の形態１又は２に係る駆動回路を適用することができる。
【００７６】
又、実施の形態１〜３では、駆動回路の駆動対象となる半導体スイッチング素子として、電圧駆動型のＭＯＳＦＥＴやＩＧＢＴを例示したが、電流駆動型の半導体スイッチング素子の制御電極（例えば、バイポーラトランジスタのベース）に対して、実施の形態１〜３を適用することも可能である。この場合にも、制御電極駆動用の電圧（ゲート駆動電圧に相当）が立ち上がるまで、当該半導体スイッチング素子（電流駆動型）の負電極及び制御電極間をスイッチ素子６０によって短絡するとともに、スイッチ素子５０によって制御電極への電流経路を遮断し、当該電圧の立上り後にスイッチ素子５０及び６０のオンオフを入れ替えることとで、実施の形態１〜３で説明した効果を得ることが可能である。
【００７７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７８】
１０ａ，１０ｂ  ゲート駆動電圧生成部（ゲート駆動電圧生成回路）、２０  ゲート信号増幅部（ゲート信号増幅回路）、３０  ゲート抵抗、４０ａ  ゲート出力端子、４０ｂ  ソース出力端子、５０，６０  スイッチ素子、７０  起動検知部（起動検知回路）、１００ａ，１００ｂ，１００ｎ，１００ｐ  駆動回路、２００，２００ｎ，２００ｐ  半導体スイッチング素子、２０１  ドレイン（正電極）、２０２  ソース（負電極）、２０３  ゲート（制御電極）、２０５ｎ，２０５ｐ  ダイオード、２１０  エネルギ蓄積素子、２２０  制御電源、３００  電力変換装置、３０１，３０２  直流送電線、３０５  三相変圧器、３１０  変換器セル、３１１，３１２  アーム、３２０  リアクトル、ＮＬ，ＰＬ  電源配線、Ｎｏ  出力ノード、Ｎｕ，Ｎｖ，Ｎｗ  ノード、Ｓｃｔ  電気信号、Ｓｇｃ，Ｓｇｃｎ，Ｓｇｃｐ  ゲート制御信号、Ｔｄ  デッドタイム、Ｖｃ，Ｖｎ  ゲート駆動電圧、Ｖｄ  直流電圧、Ｖｇｔ  ゲート電圧、Ｖｔ，Ｖｔ♯  判定電圧（ゲート駆動電圧）、Ｖｔｈ  閾値電圧（半導体スイッチング素子）。
【図１】
2020017506.tif 000003
【図２】
2020017506.tif 000004
【図３】
2020017506.tif 000005
【図４】
2020017506.tif 000006
【図５】
2020017506.tif 000007
【図６】
2020017506.tif 000008
【図７】
2020017506.tif 000009
【国際調査報告】
2020017506.tif 000010
2020017506.tif 000011
2020017506.tif 000012
2020017506.tif 000013