(57)【要約】  複数のＦＥＴ（３ａ〜３ｄ）のゲート側伝送線路（４ａ〜４ｄ）に、左手系シャントインダクタ（７ａ〜７ｄ）及び左手系直列キャパシタ（６ａ〜６ｄ）からなるＣＲＬＨ線路（１０ａ〜１０ｄ）を設ける。
2019215849.tif 000002
【特許請求の範囲】
【請求項１】
並列に接続された複数のトランジスタと、
前記複数のトランジスタにおける少なくとも一つのトランジスタの制御端子側伝送線路にシャント接続されたインダクタ及び前記制御端子側伝送線路に直列接続されたキャパシタのうち少なくとも一方を備えた分布型増幅器。
【請求項２】
前記複数のトランジスタの制御端子と共通端子間のキャパシタに対して直列にキャパシタを接続したことを特徴とする請求項１記載の分布型増幅器。
【請求項３】
前記複数のトランジスタの制御端子と共通端子間のキャパシタに対して直列にＲＣ並列回路を接続したことを特徴とする請求項１記載の分布型増幅器。
【請求項４】
前記シャント接続されたインダクタにＤＣカットキャパシタを接続し、かつ、当該インダクタとＤＣカットキャパシタの接続部を直接または抵抗を介して複数のインダクタ間で接続したことを特徴とする請求項１から請求項３のうちのいずれか１項記載の分布型増幅器。
【請求項５】
前記シャント接続されたインダクタにＤＣカットのためのダイオードを接続したことを特徴とする請求項１から請求項３のうちのいずれか１項記載の分布型増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、無線通信装置やレーダ装置などにより送受信される高周波信号を増幅する高周波増幅器の一つである分布型増幅器に関するものである。
【背景技術】
【０００２】
無線通信装置やレーダ装置などには、高周波信号を増幅する高周波増幅器が実装される。例えば、ソース接地の電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）と整合回路を組み合わせたものがある。高周波増幅器には広帯域にわたって高利得な特性が求められる。【０００３】
一般的な分布型増幅器は、並列に配置されたトランジスタと伝送線路を有している。トランジスタのゲート側に配置した伝送線路によるインダクタンスとゲートソース間キャパシタの組み合わせをゲート側疑似伝送線路とみなす。また、ドレイン側に配置した伝送線路によるインダクタンスとトランジスタのドレインソース間キャパシタの組み合わせをドレイン側疑似伝送線路とみなす。分布型増幅器は上記疑似伝送線路によって周波数によらず任意の特性インピーダンスを実現することで広帯域な特性を得ることができる。分布型増幅器は広帯域であるが、高出力化のためにトランジスタサイズを大きくすると、ゲートソース間キャパシタンスが大きいために動作の上限周波数がゲート側疑似伝送線路の遮断周波数で制限されてしまう。そこで，遮断周波数を高くするためにゲートソース間キャパシタと直列にインダクタンスとはシャント接続する形でキャパシタを装荷するという技術が用いられていた（例えば、非特許文献１参照）。伝送線路のシャントキャパシタンスはゲートソース間キャパシタと上記キャパシタが直列接続されたものであるため小さくなり、その結果、遮断周波数を高くすることができる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】C. Campbell, “A Wideband Power Amplifier MMIC Utilizing GaN on  SiC HEMT Technology,” IEEE J. Solid-State Circuits, vol. 44, no. 10,  pp. 2640-2647, Oct. 2009.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の分布型増幅器では、ゲートソース間キャパシタと直列にキャパシタを装荷することで、ゲートソース間キャパシタに印加される電圧は分圧されるために利得が低下してしまうという問題があった。【０００６】
この発明は上記のような課題を解決するためになされたもので、利得の低下を抑制し、遮断周波数を高くすることのできる分布型増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る分布型増幅器は、並列に接続された複数のトランジスタと、複数のトランジスタにおける少なくとも一つのトランジスタの制御端子側伝送線路にシャント接続されたインダクタ及び制御端子側伝送線路に直列接続されたキャパシタのうち少なくとも一方を備えたものである。
【発明の効果】
【０００８】
この発明の分布型増幅器は、トランジスタの制御端子側伝送線路に、シャント接続されたインダクタと直列接続されたキャパシタのうち少なくとも一方を備えたものである。これにより、利得の低下を抑制し、かつ、遮断周波数を高くすることができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１による分布型増幅器の等価回路を示す構成図である。
【図２】一般的な分布型増幅器のゲート側疑似伝送線路の単位セルのＲＦに対する等価回路図である。
【図３】この発明の実施の形態１による分布型増幅器のゲート側疑似伝送線路の単位セルのＲＦに対する等価回路図である。
【図４】この発明の実施の形態１による分布型増幅器と従来の分布型増幅器のゲート側疑似伝送線路の通過特性を示す説明図である。
【図５】この発明の実施の形態２による分布型増幅器の等価回路を示す構成図である。
【図６】この発明の実施の形態３による分布型増幅器の等価回路を示す構成図である。
【図７】この発明の実施の形態４による分布型増幅器の等価回路を示す構成図である。
【図８】この発明の実施の形態５による分布型増幅器の等価回路を示す構成図である。
【図９】この発明の実施の形態６による分布型増幅器の等価回路を示す構成図である。
【発明を実施するための形態】
【００１０】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、本実施の形態による分布型増幅器の等価回路を示す構成図である。図１に示す分布型増幅器は、入力端子１、出力端子２、ＦＥＴ３ａ〜３ｄ、ゲート側伝送線路４ａ〜４ｅ、ドレイン側伝送線路５ａ〜５ｄ、左手系直列キャパシタ６ａ〜６ｄ、左手系シャントインダクタ７ａ〜７ｄ、ＤＣカットキャパシタ８ａ〜８ｅ、ゲート側終端抵抗９を備えている。
【００１１】
入力端子１は、ゲート側伝送線路４ａと左手系直列キャパシタ６ａを介してＦＥＴ３ａのゲート端子に接続されると共に、左手系シャントインダクタ７ａ、ＤＣカットキャパシタ８ａ、ゲート側伝送線路４ｂと接続される。ゲート側伝送線路４ａ及び左手系直列キャパシタ６ａと、ＦＥＴ３ａのゲートソース間キャパシタと左手系シャントインダクタ７ａはＣＲＬＨ線路１０ａを構成している。同様の構造でＣＲＬＨ線路１０ｂ〜１０ｄを構成している。ＣＲＬＨ線路１０ａ，１０ｂ，１０ｃ，１０ｄはそれぞれ縦続接続され、終端のＣＲＬＨ線路１０ｄは、その他端がゲート側伝送線路４ｅを介して終端抵抗９とＤＣカットキャパシタ８ｅに接続される。ＦＥＴ３ａのドレイン端子はドレイン側伝送線路５ａを介してＦＥＴ３ｂのドレイン端子及びドレイン側伝送線路５ｂと接続される。ドレイン側伝送線路５ｂは、その他端がＦＥＴ３ｃのドレイン端子及びドレイン側伝送線路５ｃと接続され、ドレイン側伝送線路５ｃは、その他端がＦＥＴ３ｄのドレイン端子及びドレイン側伝送線路５ｄと接続される。ドレイン側伝送線路５ｄは、その他端が出力端子２と接続される。また、ＦＥＴ３ａ〜３ｄのソース端子は接地され、ＦＥＴ３ａ〜３ｄ間の共通端子を構成している。
なお、本等価回路は高周波信号に対してのものであり、実際には高周波信号には影響を与えないゲート及びドレインバイアス回路を介してＦＥＴにゲート及びドレインバイアスを供給するものとする。
【００１２】
この構成は，例えばＧａＮ（Ｇａｌｌｉｕｍ  Ｎｉｔｒｉｄｅ）ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）上に形成されたＧａＮ  ＦＥＴと，金属配線によるインダクタンス，ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）キャパシタによるキャパシタンスなどを用いて実装される。ＧａＮ  ＦＥＴには、例えばドレインフィンガ，ゲートフィンガ，ソースフィンガを交互に配置した櫛歯電極構造を有するマルチフィンガトランジスタを用いる。
【００１３】
次に、実施の形態１の分布型増幅器の動作について説明する。
高周波信号は入力端子１から入力され、ＣＲＬＨ線路１０ａを介してＦＥＴ３ａのゲート端子とＣＲＬＨ線路１０ｂに分配される。ＣＲＬＨ線路１０ｂに分配された高周波信号はＦＥＴ３ｂのゲート端子及びＣＲＬＨ線路１０ｃに分配される。ＣＲＬＨ線路１０ｃに分配された高周波信号はＦＥＴ３ｃのゲート端子及びＣＲＬＨ線路１０ｄに分配される。ＣＲＬＨ線路１０ｄに分配された高周波信号はＦＥＴ３ｄのゲート端子及び終端抵抗９に分配される。ＦＥＴ３ａ〜３ｄのゲート端子に分配された高周波信号は、それぞれ増幅されてドレイン端子に出力される。ＦＥＴ３ａのドレイン端子から出力された高周波信号はドレイン側伝送線路５ａを介してＦＥＴ３ｂのドレイン端子から出力された高周波信号と合成される。ＦＥＴ３ａ、３ｂのドレイン端子からの合成信号は、ドレイン側伝送線路５ｂを介してＦＥＴ３ｃのドレイン端子から出力された高周波信号と合成される。この信号はさらにドレイン側伝送線路５ｃを介してＦＥＴ３ｄのドレイン端子から出力された高周波信号と合成され、ドレイン側伝送線路５ｄを通過して出力端子２に出力される。
【００１４】
実施の形態１の原理について、一般的な分布型増幅器と比較して説明する。図２は一般的な分布型増幅器のゲート側疑似伝送線路の単位セルのＲＦに対する等価回路を示す。ゲート側疑似伝送線路は一つの伝送線路と一つのＦＥＴのゲートソース間キャパシタによるＬＣ回路を単位セルとみなす。図中、入力端子１と出力端子１１は単位セルの入力端子と出力端子を示している。また、シャントインダクタに装荷されていたＤＣカットキャパシタは省略されている。このような分布型増幅器の単位セルの遮断周波数を計算する。ＬＣ回路の直列インダクタンスをＬｒ、シャントキャパシタンスをＣｒとすると、入力と出力の電圧振幅比が１／Ａとなる周波数は、
2019215849.tif 000003
と表される。上記遮断周波数ｆＬＣよりも高い周波数では電圧振幅比が１／Ａ以下となる。Ｃｒはゲートソース間キャパシタであり、Ｌｒは疑似伝送線路のインピーダンスを例えば５０Ωなどのある値に設定するため一意に決定される。従って、遮断周波数は一意に決定される。
【００１５】
図３は、実施の形態１の分布型増幅器におけるＣＲＬＨ線路を用いた分布型増幅器のゲート側疑似伝送線路の単位セルのＲＦに対する等価回路を示す。シャントインダクタに装荷されていたＤＣカットキャパシタは省略されている。ＣＲＬＨ線路の直列インダクタンスをＬｒ、直列キャパシタンスをＣｌ、シャントインダクタンスをＬｌ、シャントキャパシタンスをＣｒとする。ＣＲＬＨ線路がある周波数において信号を遮断するバンドギャップを生じないための条件として、
2019215849.tif 000004
とし、さらに、
Ｌｌ＝αＬｒ
とすると、ＣＲＬＨ線路単位セルの入力と出力の電圧振幅比が１／Aとなる遮断周波数は、
2019215849.tif 000005
と表される。上記遮断周波数ｆＣＲＬＨ−よりも低い周波数及びｆＣＲＬＨ＋よりも高い周波数では電圧振幅比が１／A以下となる。
【００１６】
ここで、
2019215849.tif 000006
fCRLH+,fCRLH-＞0であるのでfCRLH+>fLCである
であることから、ＬＣ線路とＣＲＬＨ線路の周波数帯域幅は等しい。ＣＲＬＨ線路を適用すると、低周波側にも遮断周波数を生じるが、その分高周波側の遮断周波数をＬＣ線路を用いた場合よりも高くすることができる。低周波側の遮断周波数についてはαの値を変更することで任意に決めることができる。増幅することは望ましくない不要な低周波信号を通過しないため、伝送線路やバイアス回路を介したループによる発振を抑圧できるので、低周波信号の安定化が容易になるという効果もある。
【００１７】
図４に計算例を示す。ＬＣ線路とＣＲＬＨ線路について、Ｃｒの値及び疑似伝送線路インピーダンスを等しくしたときの電圧振幅比を示す。図中、実線で示す特性４０１がＬＣ線路の通過振幅、破線で示す特性４０２がＣＲＬＨ線路の通過振幅を示している。図示のように、ＣＲＬＨ線路の方がＬＣ線路よりも遮断周波数が高くなっていることが分かる。
【００１８】
以上説明したように、実施の形態１の分布型増幅器によれば、並列に接続された複数のトランジスタと、複数のトランジスタにおける少なくとも一つのトランジスタの制御端子側伝送線路にシャント接続されたインダクタ及び制御端子側伝送線路に直列接続されたキャパシタのうち少なくとも一方を備えたので、利得の低下を抑制し、かつ、遮断周波数を高くすることができる。
【００１９】
実施の形態２．
実施の形態２は、ＦＥＴ３ａ〜３ｄの制御端子と共通端子間のキャパシタであるゲートソース間キャパシタに対して直列にキャパシタを接続した例である。
図５に、実施の形態２による分布型増幅器の等価回路を示す。キャパシタ１２ａ〜１２ｄは、ＦＥＴ３ａ〜３ｄのぞれぞれのゲートソース間キャパシタに対して直列に接続されている。すなわち、キャパシタ１２ａ〜１２ｄは、ＦＥＴ３ａ〜３ｄのゲート側疑似伝送線路に対してシャント接続されている。その他の構成は図１に示した実施の形態１の構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。また、分布型増幅器としての基本的な動作は実施の形態１と同様である。
【００２０】
実施の形態２の分布型増幅器では、ＣＲＬＨ線路１０ａ〜１０ｄとして、ＣＲＬＨ構造とゲートソース間に接続したキャパシタ１２ａ〜１２ｄとを組み合わせて構成されているため、遮断周波数を高くすることができる。また、従来のＬＣ線路に対してゲートソース間キャパシタに対して直列なキャパシタを装荷した場合と同じ遮断周波数を得ようとした場合、実施の形態２の構成の方が直列なキャパシタの容量値を大きくすることができるため分圧が小さくなり、利得の低下を抑制することができる。
【００２１】
以上説明したように、実施の形態２の分布型増幅器によれば、疑似伝送線路をＣＲＬＨ線路として構成したうえで複数のトランジスタの制御端子と共通端子間のキャパシタに対して直列にキャパシタを接続したので、疑似伝送線路をＬＣ回路として構成した場合よりも分圧による利得の低下を抑制し、かつ、遮断周波数を高くすることができる。
【００２２】
実施の形態３．
実施の形態３は、ＦＥＴ３ａ〜３ｄのゲートソース間キャパシタに対して直列にＲＣ並列回路を接続した例である。
図６に、実施の形態３による分布型増幅器の等価回路を示す。抵抗１３ａ〜１３ｄは、それぞれキャパシタ１２ａ〜１２ｄに対して並列接続され、ＲＣ並列回路を構成している。それ以外の構成は図５に示した実施の形態２の構成と同様である。また、分布型増幅器としての基本的な動作は実施の形態２と同様である。
【００２３】
このように構成された実施の形態３の分布型増幅器では、実施の形態２の分布型増幅器に対してさらに低周波信号の安定化の効果が得られる。すなわち、一般にＦＥＴは低周波ほど安定係数が低く、低周波を十分に安定化できるようにＲＣ並列回路の諸元を決定する必要がある。そのため、使用したい周波数で安定化が過剰となり利得が低くなる問題があったが、ＣＲＬＨ線路自体が低周波の通過振幅が小さいのでＲＣ並列回路による安定化の必要性が小さく、ＣＲＬＨ線路を用いたほうがＬＣ線路を用いた従来の分布型増幅器よりも使用したい周波数での過剰な安定化を防ぐことができるという効果がある。
【００２４】
以上説明したように、実施の形態３の分布型増幅器によれば、複数のトランジスタの制御端子と共通端子間のキャパシタに対して直列にＲＣ並列回路を接続したので、実施の形態１の効果に加えて、さらに低周波信号の安定化を図ることができる。
【００２５】
実施の形態４．
実施の形態４は、ＣＲＬＨ線路１０ａ〜１０ｄのＤＣカットキャパシタを、ＣＲＬＨ線路１０ａ〜１０ｄで共用化するようにした例である。図７に、実施の形態４による分布型増幅器の等価回路を示す。図７において、ＤＣカットキャパシタ８ｆ〜８ｈは、左手系シャントインダクタ７ａ〜７ｄに対して、共通に接続されたキャパシタである。その他の構成は図１に示した実施の形態１の構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。また、分布型増幅器としての基本的な動作は実施の形態１と同様である。
【００２６】
このように構成された実施の形態４の分布型増幅器では、ＤＣカットキャパシタ８ｆ〜８ｈを共用化することで、すべてのＦＥＴ３ａ〜３ｄのゲートがＤＣ的に接続されるため、各伝送線路を介してゲートバイアスを印加することができ、各ＦＥＴ３ａ〜３ｄに対するゲートバイアス回路を別途設ける必要がなくなる。また、ＤＣカット共用化によって構成の簡素化の効果を得ることができる。
【００２７】
以上説明したように、実施の形態４の分布型増幅器によれば、シャント接続されたインダクタにＤＣカットキャパシタを接続し、かつ、インダクタとＤＣカットキャパシタの接続部を直接複数のインダクタ間で接続したので、実施の形態１の効果に加えて、ＦＥＴへのゲートバイアス回路を別途設ける必要がなく、かつ、構成を簡素化することができる。
【００２８】
実施の形態５．
実施の形態５は、隣り合うＣＲＬＨ線路１０ａ〜１０ｄの左手系シャントインダクタ７ａ〜７ｄを、抵抗を介して接続するようにした例である。図８に、実施の形態５による分布型増幅器の等価回路を示す。図８において、抵抗１４ａは左手系シャントインダクタ７ａと左手系シャントインダクタ７ｂとの間に接続された抵抗、抵抗１４ｂは左手系シャントインダクタ７ｂと左手系シャントインダクタ７ｃとの間に接続された抵抗、抵抗１４ｃは左手系シャントインダクタ７ｃと左手系シャントインダクタ７ｄとの間に接続された抵抗である。その他の構成は図１に示した実施の形態１の構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。また、分布型増幅器としての基本的な動作は実施の形態１と同様である。
【００２９】
このように構成された実施の形態５の分布型増幅器では、隣り合う左手系シャントインダクタ７ａ〜７ｄが抵抗１４ａ〜１４ｃを介して接続されている。使用したい周波数に対しては、ＤＣカットキャパシタ８ｆ〜８ｈがショートにみえるようにＤＣカットキャパシタ８ｆ〜８ｈの容量値を設定し、抵抗の影響を見えなくする。一方、低周波においてはＤＣカットキャパシタ８ｆ〜８ｈが十分ショートに見えずに安定化の効果が得られる。また、すべてのＦＥＴ３ａ〜３ｄのゲートがＤＣ的に接続されるため、各伝送線路を介してゲートバイアスを印加できるので、ゲート伝送線路のどこかに一つだけゲートバイアス回路を設ければ、各ＦＥＴ３ａ〜３ｄに対するゲートバイアス回路を別途設ける必要がなくなる。
【００３０】
以上説明したように、実施の形態５の分布型増幅器によれば、シャント接続されたインダクタにＤＣカットキャパシタを接続し、かつ、インダクタとＤＣカットキャパシタの接続部を抵抗を介して複数のインダクタ間で接続したので、実施の形態１の効果に加えて、各ＦＥＴへのゲートバイアス回路をそれぞれ設ける必要がなく、かつ、構成を簡素化することができる。
【００３１】
実施の形態６．
実施の形態６は、ＣＲＬＨ線路１０ａ〜１０ｄの左手系シャントインダクタ７ａ〜７ｄに接続するＤＣカットキャパシタ８ａ〜８ｅをダイオードとした例である。図９に、実施の形態６による分布型増幅器の等価回路を示す。図９において、ダイオード１５ａ〜１５ｄは、図１に示した実施の形態１におけるＤＣカットキャパシタ８ａ〜８ｅの位置に設けられたダイオードである。その他の構成は図１の構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。また、分布型増幅器としての基本的な動作は実施の形態１と同様である。
【００３２】
このように構成された実施の形態６の分布型増幅器では、ＦＥＴの櫛歯電極構造のドレインフィンガの一部を出力端子と接続せず設置することでダイオードとして用いる。これにより、分布型増幅器としてＭＩＭキャパシタを用いなくても小型化することができる。また、入力側に静電気等による正電圧がかかった場合、ダイオードがオンになり電流を生じることでＦＥＴを保護することができる。なお、図示例では、ゲートに印加するゲートバイアスが負であるＧａＮを想定し、カソードを接地している。印加するゲートバイアスが正である場合はアノードを接地する。
【００３３】
以上説明したように、実施の形態６の分布型増幅器によれば、シャント接続されたインダクタにＤＣカットのためのダイオードを接続したので、低周波信号の安定化と利得の平坦化の効果が得られる。
【００３４】
なお、上記各実施の形態においては、ゲート側疑似伝送線路すべてにＣＲＬＨ線路１０ａ〜１０ｄを適用したが、一部のセルのみに用いてもよい。また、左手系シャントインダクタ７ａ〜７ｄと左手系直列キャパシタ６ａ〜６ｄを用いてＣＲＬＨ線路１０ａ〜１０ｄとしたが、左手系シャントインダクタ７ａ〜７ｄのみ、または左手系直列キャパシタ６ａ〜６ｄのみでも遮断周波数を高くすることができるという効果は得られる。
【００３５】
また、上記各実施の形態では、ゲート側疑似伝送線路にＣＲＬＨ線路１０ａ〜１０ｄを適用したが、ドレイン側疑似伝送線路あるいは両方の疑似伝送線路にＣＲＬＨ線路１０ａ〜１０ｄを適用してもよい。さらに、分布型増幅器であれば、終端抵抗の有無などの回路変更があってもよい。
【００３６】
また、上記各実施の形態では、ＦＥＴの個数は四つとしていたが、任意に変更可能である。さらに、分布型増幅器の具体的な構成として、ＧａＮ  ＭＭＩＣを例としているが、ＧａＡｓなどに基板材料を変えたり、ＭＭＩＣではなくディスクリート部品などを用いた構造にしたりしてもよい。また、ＦＥＴの代わりのバイポーラトランジスタを用いてもよい。
【００３７】
また、各実施の形態においては、すべての疑似伝送線路のインピーダンスが等しい均一分布型増幅器を例にしているが、ＦＥＴと整合回路の不整合を改善する目的などでインピーダンスを不均一にする不均一分布型増幅器であってもよい。
【００３８】
本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意な構成要素の変形、もしくは各実施の形態において任意な構成要素の省略が可能である。
【産業上の利用可能性】
【００３９】
以上のように、この発明に係る分布型増幅器は、制御端子側の疑似伝送線路に対して直列接続キャパシタ及びシャントインダクタを用いる構成に関するものであり、無線通信装置やレーダ装置などにより送受信される高周波信号を増幅する高周波増幅器に用いるのに適している。
【符号の説明】
【００４０】
１  入力端子、２  出力端子、３ａ〜３ｄ  ＦＥＴ、４ａ〜４ｅ  ゲート側伝送線路、５ａ〜５ｄ  ドレイン側伝送線路、６ａ〜６ｄ  左手系直列キャパシタ、７ａ〜７ｄ  左手系シャントインダクタ、８ａ〜８ｈ  ＤＣカットキャパシタ、９  ゲート側終端抵抗、１２ａ〜１２ｄ  キャパシタ、１３ａ〜１３ｄ，１４ａ〜１４ｃ  抵抗、１５ａ〜１５ｄ  ダイオード。
【図１】
2019215849.tif 000007
【図２】
2019215849.tif 000008
【図３】
2019215849.tif 000009
【図４】
2019215849.tif 000010
【図５】
2019215849.tif 000011
【図６】
2019215849.tif 000012
【図７】
2019215849.tif 000013
【図８】
2019215849.tif 000014
【図９】
2019215849.tif 000015
【国際調査報告】
2019215849.tif 000016
2019215849.tif 000017
2019215849.tif 000018
2019215849.tif 000019