(57)【要約】  入力信号を分岐する第１経路と第２経路を有し、該第１経路の通過位相と該第２経路の通過位相が異なる入力分配部と、該第１経路に入力した信号を増幅する第１増幅素子と、該第２経路に入力した信号を増幅する第２増幅素子と、該第１増幅素子の出力を伝送する第３経路と、該第２増幅素子の出力を伝送する第４経路とで、該第１増幅素子と該第２増幅素子の出力を合成し、該第３経路と該第４経路の通過位相が異なる出力合成部と、該入力分配部を通り該第１増幅素子と該第２増幅素子に入力される２つの信号、又は該第１増幅素子と該第２増幅素子から出力され該出力合成部に入力される２つの信号を電磁結合させる電磁結合部と、を備える。
2019142354.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を分岐する第１経路と第２経路を有し、前記第１経路の通過位相と前記第２経路の通過位相が異なる入力分配部と、
前記第１経路に入力した信号を増幅する第１増幅素子と、
前記第２経路に入力した信号を増幅する第２増幅素子と、  
前記第１増幅素子の出力を伝送する第３経路と、前記第２増幅素子の出力を伝送する第４経路とで、前記第１増幅素子と前記第２増幅素子の出力を合成し、前記第３経路と前記第４経路の通過位相が異なる出力合成部と、
前記入力分配部を通り前記第１増幅素子と前記第２増幅素子に入力される２つの信号、又は前記第１増幅素子と前記第２増幅素子から出力され前記出力合成部に入力される２つの信号を電磁結合させる電磁結合部と、を備えたことを特徴とする増幅器。
【請求項２】
前記電磁結合部は、前記入力分配部と、前記第１増幅素子および前記第２増幅素子との間に設けられた結合回路であることを特徴とする請求項１に記載の増幅器。
【請求項３】
前記電磁結合部は、前記第１増幅素子および前記第２増幅素子と、前記出力合成部との間に設けられた結合回路であることを特徴とする請求項１に記載の増幅器。
【請求項４】
前記入力分配部は９０度ハイブリッド回路を有し、前記出力合成部は９０度ハイブリッド回路を有することを特徴とする請求項１から３のいずれか１項に記載の増幅器。
【請求項５】
前記入力分配部は前記第２経路に位相線路を有し、
前記出力合成部は前記第３経路に位相線路を有し、
前記電磁結合部は、前記入力分配部と、前記第１増幅素子および前記第２増幅素子との間に設けられた結合回路であることを特徴とする請求項１に記載の増幅器。
【請求項６】
前記入力分配部は前記第２経路に位相線路を有し、
前記出力合成部は前記第３経路に位相線路を有し、
前記電磁結合部は、前記第１増幅素子および前記第２増幅素子と、前記出力合成部との間に設けられた結合回路であることを特徴とする請求項１に記載の増幅器。
【請求項７】
前記位相線路は９０度移相器を備えたことを特徴とする請求項５又は６に記載の増幅器。
【請求項８】
前記第１経路と前記第１増幅素子の間に設けられた第１入力整合回路と、
前記第２経路と前記第２増幅素子の間に設けられた第２入力整合回路と、
前記第１増幅素子と前記第３経路の間に設けられた第１出力整合回路と、
前記第２増幅素子と前記第４経路の間に設けられた第２出力整合回路と、を備え、
前記電磁結合部は、前記第１入力整合回路と前記第２入力整合回路に設けたことを特徴とする請求項１に記載の増幅器。
【請求項９】
前記第１入力整合回路の一部と前記第２入力整合回路の一部が、ＧＮＤパターンを挟まずに対向することで、−２０ｄＢ以上−３ｄＢ以下の結合量となる部分を前記電磁結合部としたことを特徴とする請求項８に記載の増幅器。
【請求項１０】
前記第１経路と前記第１増幅素子の間に設けられた第１入力整合回路と、
前記第２経路と前記第２増幅素子の間に設けられた第２入力整合回路と、
前記第１増幅素子と前記第３経路の間に設けられた第１出力整合回路と、
前記第２増幅素子と前記第４経路の間に設けられた第２出力整合回路と、を備え、
前記電磁結合部は、前記第１出力整合回路と前記第２出力整合回路に設けたことを特徴とする請求項１に記載の増幅器。
【請求項１１】
前記第１出力整合回路の一部と前記第２出力整合回路の一部が、ＧＮＤパターンを挟まずに対向することで、−２０ｄＢ以上−３ｄＢ以下の結合量となる部分を前記電磁結合部としたことを特徴とする請求項１０に記載の増幅器。
【請求項１２】
前記入力分配部は前記第２経路に位相線路を有し、前記出力合成部は前記第３経路に位相線路を有したことを特徴とする請求項８から１１のいずれか１項に記載の増幅器。
【請求項１３】
第１入力リードと、前記第１入力リードと前記第１増幅素子をつなぐ第１入力ワイヤと、第２入力リードと、前記第２入力リードと第２増幅素子をつなぐ第２入力ワイヤと、第１出力リードと、前記第１出力リードと前記第１増幅素子をつなぐ第１出力ワイヤと、第２出力リードと、前記第２出力リードと前記第２増幅素子をつなぐ第２出力ワイヤと、を有する半導体パッケージを備え、
前記第１増幅素子と前記第２増幅素子は異なるチップで構成され、
前記第１入力ワイヤを前記第１入力リードの前記第２入力リード側に接続し、前記第２入力ワイヤを前記第２入力リードの前記第１入力リード側に接続することで、前記第１入力ワイヤと前記第２入力ワイヤを前記電磁結合部としたことを特徴とする請求項１に記載
の増幅器。
【請求項１４】
前記第１入力ワイヤと前記第２入力ワイヤの距離は、２ｍｍ以下、または信号帯域の中心周波数の１/１００波長以下であることを特徴とする請求項１３に記載の増幅器。
【請求項１５】
第１入力リードと、前記第１入力リードと前記第１増幅素子をつなぐ第１入力ワイヤと、第２入力リードと、前記第２入力リードと前記第２増幅素子をつなぐ第２入力ワイヤと、第１出力リードと、前記第１出力リードと前記第１増幅素子をつなぐ第１出力ワイヤと、第２出力リードと、前記第２出力リードと前記第２増幅素子をつなぐ第２出力ワイヤと、を有する半導体パッケージを備え、
前記第１増幅素子と前記第２増幅素子は異なるチップで構成され、
前記第１出力ワイヤを前記第１出力リードの前記第２出力リード側に接続し、前記第２出力ワイヤを前記第２出力リードの前記第１出力リード側に接続することで、前記第１出力ワイヤと前記第２出力ワイヤを前記電磁結合部としたことを特徴とする請求項１に記載の増幅器。
【請求項１６】
前記第１出力ワイヤと前記第２出力ワイヤの距離は、２ｍｍ以下、または信号帯域の中心周波数の１/１００波長以下であることを特徴とする請求項１５に記載の増幅器。
【請求項１７】
第１入力リードと、第１プリマッチ回路と、前記第１入力リードと前記第１プリマッチ回路をつなぐ第１接続ワイヤと、前記第１プリマッチ回路と前記第１増幅素子をつなぐ第１入力ワイヤと、第２入力リードと、第２プリマッチ回路と、前記第２入力リードと前記第２プリマッチ回路をつなぐ第２接続ワイヤと、前記第２プリマッチ回路と前記第２増幅素子をつなぐ第２入力ワイヤと、第１出力リードと、前記第１出力リードと前記第１増幅素子をつなぐ第１出力ワイヤと、第２出力リードと、前記第２出力リードと前記第２増幅素子をつなぐ第２出力ワイヤと、を有する半導体パッケージを備え、
前記第１増幅素子と前記第２増幅素子は異なるチップで構成され、
前記第１接続ワイヤを前記第１入力リードの前記第２入力リード側に接続し、前記第２接続ワイヤを前記第２入力リードの前記第１入力リード側に接続することで、前記第１接続ワイヤと前記第２接続ワイヤを前記電磁結合部としたことを特徴とする請求項１に記載の増幅器。
【請求項１８】
第１入力リードと、前記第１入力リードと前記第１増幅素子をつなぐ第１入力ワイヤと、第２入力リードと、前記第２入力リードと前記第２増幅素子をつなぐ第２入力ワイヤと、第１プリマッチ回路と、第１出力リードと、前記第１増幅素子と前記第１プリマッチ回路をつなぐ第１出力ワイヤと、前記第１プリマッチ回路と前記第１出力リードをつなぐ第１接続ワイヤと、第２プリマッチ回路と、第２出力リードと、前記第２増幅素子と前記第２プリマッチ回路をつなぐ第２出力ワイヤと、前記第２プリマッチ回路と前記第２出力リードをつなぐ第２接続ワイヤと、有する半導体パッケージを備え、
前記第１増幅素子と前記第２増幅素子は異なるチップで構成され、
前記第１接続ワイヤを前記第１出力リードの前記第２出力リード側に接続し、前記第２接続ワイヤを前記第２出力リードの前記第１出力リード側に接続することで、前記第１接続ワイヤと前記第２接続ワイヤを前記電磁結合部としたことを特徴とする請求項１に記載の増幅器。
【請求項１９】
前記第１プリマッチ回路と前記第２プリマッチ回路は、１つのチップに形成されたことを特徴とする請求項１７または１８に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は増幅器に関する。
【背景技術】
【０００２】
通信容量の増大に伴い、無線通信ではより広帯域な信号、あるいは複数の周波数バンドにまたがる信号を増幅する必要が生じている。また、放熱機器を小型化したり、ランニングコストを低減したりする要求から無線用送信機では消費電力の削減が求められている。このため、高周波増幅器では広い周波数範囲で高い効率を実現することが重要とされている。【０００３】
特許文献１には高周波増幅器が開示されている。特許文献１には、入力信号を２つの経路に分岐してそれぞれ増幅した後に合成する増幅器において、増幅器と出力合成回路の間に９０度ハイブリッド回路を挟むことが開示されている。これにより、入力信号の基本波に対して開放、２次高調波に対して短絡になる出力整合を作り出し、増幅器の高効率化を実現している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】日本特開平１１−１１２２５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の高周波増幅器では、半導体を含めた回路の周波数特性によって、高い効率が得られる周波数帯域は狭く限定されており、広い帯域にわたって高い効率を実現できない。【０００６】
本発明は上述の問題を解決するためになされたものであり、入力信号を２つの経路に分岐してそれぞれ増幅した後に合成して出力する構成において、広い帯域にわたって高い効率で動作する増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願の発明にかかる増幅器は、入力信号を分岐する第１経路と第２経路を有し、該第１経路の通過位相と該第２経路の通過位相が異なる入力分配部と、該第１経路に入力した信号を増幅する第１増幅素子と、該第２経路に入力した信号を増幅する第２増幅素子と、該第１増幅素子の出力を伝送する第３経路と、該第２増幅素子の出力を伝送する第４経路とで、該第１増幅素子と該第２増幅素子の出力を合成し、該第３経路と該第４経路の通過位相が異なる出力合成部と、該入力分配部を通り該第１増幅素子と該第２増幅素子に入力される２つの信号、又は該第１増幅素子と該第２増幅素子から出力され該出力合成部に入力される２つの信号を電磁結合させる電磁結合部と、を備えたことを特徴とする。【０００８】
本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【０００９】
この発明によれば、分岐した２つの信号を電磁結合させることで広い帯域にわたって高い効率で動作する増幅器を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る増幅器の構成図である。
【図２】変形例に係る増幅器の構成図である。
【図３】ドレイン効率の周波数特性を示す図である。
【図４】実施の形態２に係る増幅器の構成図である。
【図５】実施の形態３に係る増幅器の構成図である。
【図６】結合量の決定方法を示す図である。
【図７】実施の形態４に係る増幅器の構成図である。
【図８】半導体パッケージの平面図である。
【図９】実施の形態５に係る増幅器の構成図である。
【図１０】半導体パッケージの平面図である。
【図１１】変形例に係る半導体パッケージの平面図である。
【図１２】実施の形態６に係る増幅器の構成図である。
【図１３】半導体パッケージの平面図である。
【図１４】比較例の増幅器の構成図である。
【発明を実施するための形態】
【００１１】
実施の形態に係る増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１２】
実施の形態１．
図１は、実施の形態１に係る増幅器の構成図である。入力端子１０に入力分配部１２が接続されている。入力分配部１２は例えば９０度ハイブリッド回路を有する。入力分配部１２は、入力信号を分岐する第１経路と第２経路を有している。第１経路は入力端子１０から第１増幅素子１６に向かう経路である。第２経路は入力端子１０から第２増幅素子１８に向かう経路である。第１経路の通過位相と第２経路の通過位相は異なる。
【００１３】
入力分配部１２には、電磁結合部１４が接続されている。電磁結合部１４は、入力分配部１２と、第１増幅素子１６および第２増幅素子１８との間に設けられている。図１には電磁結合部１４として結合回路を用いたことが示されている。電磁結合部１４は、第１部分１４ａと、第１部分１４ａに近接した第２部分１４ｂを備えている。第１部分１４ａを通る信号に第２部分１４ｂを通る信号が重畳され、第２部分１４ｂを通る信号に第１部分１４ａを通る信号が重畳される。
【００１４】
電磁結合部１４には第１増幅素子１６と第２増幅素子１８が接続されている。第１経路に入力した信号は電磁結合部１４を経由して第１増幅素子１６で増幅され、第２経路に入力した信号は電磁結合部１４を経由して第２増幅素子１８で増幅される。
【００１５】
第１増幅素子１６と第２増幅素子１８の出力には、電磁結合部２０が接続されている。電磁結合部２０は、第１増幅素子１６および第２増幅素子１８と、出力合成部２２との間に設けられている。図１には電磁結合部２０として結合回路を用いたことが示されている。電磁結合部２０は、第３部分２０ａと、第３部分２０ａに近接した第４部分２０ｂを備えている。第３部分２０ａを通る信号に第４部分２０ｂを通る信号が重畳され、第４部分２０ｂを通る信号に第３部分２０ａを通る信号が重畳される。
【００１６】
電磁結合部２０の出力には出力合成部２２が接続されている。出力合成部２２は例えば９０度ハイブリッド回路を有する。出力合成部２２は、第１増幅素子１６の出力を伝送する第３経路と、第２増幅素子１８の出力を伝送する第４経路とを有している。第３経路の通過位相と第４経路の通過位相は異なる。第３経路と第４経路がつながることで、第１増幅素子１６と第２増幅素子１８の出力が合成される。出力合成部２２を通った信号は出力端子２４に出力される。
【００１７】
このように構成された増幅器の信号の伝搬について説明する。入力端子１０に入力した信号は、入力分配部１２によって第１経路と第２経路に分岐し、第１経路から９０度位相が遅れた信号が出力され、第２経路から１８０度位相が遅れた信号が出力される。第１経路へ入力した信号は電磁結合部１４を伝送し第１増幅素子１６によって増幅され、第２経路へ入力した信号は電磁結合部１４を伝送し第２増幅素子１８によって増幅される。電磁結合部１４では、第１部分１４ａから第２部分１４ｂへと信号の一部が漏れ出し、第２部分１４ｂから第１部分１４ａへと信号の一部が漏れ出す。
【００１８】
第１増幅素子１６によって増幅された信号は電磁結合部２０を伝送して出力合成部２２に入力し、第２増幅素子１８によって増幅された信号は電磁結合部２０を伝送して出力合成部２２に入力する。電磁結合部２０では、第３部分２０ａから第４部分２０ｂへと信号の一部が漏れ出し、第４部分２０ｂから第３部分２０ａへと信号の一部が漏れ出す。そして、第３部分２０ａから出力合成部２２の出力端へ１８０度位相が遅れた信号が出力され、第４部分２０ｂから出力合成部２２の出力端へ９０度位相が遅れた信号が出力される。これらの信号が合成されて出力端子２４から出力される。
【００１９】
本実施形態の増幅器では、電磁結合部１４の効果によって、第１部分１４ａを流れる信号と、第２部分１４ｂから第１部分１４ａへ漏れ出してきた信号の２つの信号成分が第１増幅素子１６に入力する。９０度ハイブリッドで構成された入力分配部１２における入出力ポート間の通過位相の違いにより、第２部分１４ｂから漏れ出して第１増幅素子１６に入力する成分である結合成分の通過位相は、第１部分１４ａから第１増幅素子１６に入力する成分である通過成分の通過位相と比較して相対的に位相が遅れたものとなる。これは、第２経路の通過位相が第１経路の通過位相より大きいためである。
【００２０】
同様に、第２部分１４ｂを流れる信号と、第１部分１４ａから第２部分１４ｂへ漏れ出してきた信号の２つの信号成分が第２増幅素子１８に入力する。９０度ハイブリッドで構成された入力分配部１２における入出力ポート間の通過位相の違いにより、第１部分１４ａから漏れ出して第２増幅素子１８に入力する成分である結合成分の通過位相は、第２部分１４ｂから第２増幅素子１８に入力する成分である通過成分の通過位相と比較して相対的に位相が進んだものとなる。これは、第２経路の通過位相が第１経路の通過位相より大きいためである。
【００２１】
つまり、第１増幅素子１６と第２増幅素子１８の入力端では、通過成分と結合成分の相対的な位相関係はそれぞれ異なるものとなる。増幅器の入力側で周波数の違いによってインピーダンス整合が変化しても、それによる影響は第１増幅素子１６と第２増幅素子１８では異なる。よって、増幅器全体として広帯域な特性が実現できる。
【００２２】
実際には、２つの経路間で信号が結合する際にはある一定の位相変化が存在し得る。しかし、その位相変化は第１部分１４ａから第２部分１４ｂへの結合と、第２部分１４ｂから第１部分１４ａへの結合とで等しく発生する。そのため、第１増幅素子１６の入力端において通過成分と結合成分の相対的な位相関係が異なり、第２増幅素子１８の入力端において通過成分と結合成分の相対的な位相関係が異なるという結論が変わることはない。
【００２３】
同様の現象は、電磁結合部２０と出力合成部２２の間でも発生する。出力合成部２２の一方の入力端では通過成分と結合成分の想定的な位相関係が異なり、他方の入力端でも通過成分と結合成分の想定的な位相関係が異なる。そのため、増幅器の出力側で周波数の違いによってインピーダンス整合が変化しても、それによる影響が第１増幅素子１６と第２増幅素子１８では異なる。よって、増幅器全体として広帯域な特性が実現できる。
【００２４】
第３経路から出力端までの通過位相が第４経路から出力端までの通過位相よりも大きい出力合成部２２を提供することで、実質的に位相がそろった信号を出力端子２４から出力することができる。    
【００２５】
図２は、変形例に係る増幅器の構成図である。入力分配部１２は、電力分配器３０と位相線路３４を備えている。位相線路３４は、例えば９０度移相器として機能する９０度線路とすることができる。入力分配部１２は第２経路に位相線路３４を有している。出力合成部２２は、位相線路３６と電力合成器３８を備えている。位相線路３６は例えば９０度移相器として機能する９０度線路とすることができる。出力合成部２２は第３経路に位相線路３６を有している。
【００２６】
図２に示す増幅器により、前述した図１に示す増幅器と同じ動作および効果を得ることができる。図１の入力分配部１２を図２の入力分配部１２に置き換えてもよいし、図１の出力合成部２２を図２の出力合成部２２に置き換えてもよい。
【００２７】
図３は、増幅器ドレイン効率の周波数特性のシミュレーション結果を示す図である。図３において、実線は本実施形態の増幅器についてのシミュレーション結果を示し、破線は比較例の増幅器についてのシミュレーション結果を示す。比較例の増幅器は例えば図１４に示す増幅器である。比較例の増幅器は、電力分配器９０で２つに分岐された信号が第１増幅素子１６と第２増幅素子１８で増幅され、９０度ハイブリッド９２と電力合成器９４を通って出力端子２４から出力されるものである。このような比較例の増幅器では、特定の周波数において高いドレイン効率を得ることができるが、高いドレイン効率を示す帯域は狭い。これに対し、図３の実線で示される本実施形態の場合、比較例と比べてドレイン効率の最大値はわずかに低下するが、一定のドレイン効率を示す帯域幅を比較例より拡大できる。例えば、５０％以上のドレイン効率を示す帯域幅は、本実施形態の方が比較例より広い。
【００２８】
実施の形態１に係る増幅器はその特徴を失わない範囲で様々な変形が可能である。電磁結合部１４は、入力分配部１２を通り第１増幅素子１６と第２増幅素子１８に入力される２つの信号を電磁結合させる様々な構成を採用し得る。また、電磁結合部２０は、第１増幅素子１６と第２増幅素子１８から出力され出力合成部２２に入力される２つの信号を電磁結合させる様々な構成を採用し得る。本実施形態では２つの電磁結合部１４、２０を設けた。しかし、電磁結合部１４、２０のうち一方を省略してよく、その場合でも増幅器全体として広帯域な特性が実現できる。
【００２９】
実施の形態２．
図４は、実施の形態２に係る増幅器の構成図である。入力分配部１２は第２経路に位相線路３４を有し、出力合成部２２は第３経路に位相線路３６を有している。位相線路３４、３６は、９０度線路とすることができる。入力端子１０に入力した信号は、入力分配部１２で第１経路と第２経路に分岐し、第１経路を通る信号はそのまま出力され、第２経路を通る信号は位相線路３４を介して出力される。
【００３０】
第１経路へ入力した信号は電磁結合部１４を伝送し第１増幅素子１６によって増幅され、第２経路へ入力した信号は電磁結合部１４を伝送し第２増幅素子１８によって増幅される。第１増幅素子１６によって増幅された信号は電磁結合部２０を伝送し第３経路の位相線路３６へ入力した後に、第２増幅素子１８によって増幅され電磁結合部２０を伝送して第４経路を通った信号と合成され、出力端子２４から出力される。
【００３１】
実施の形態２に係る増幅器によれば、実施の形態１と同様に電磁結合部１４、２０を設けたことで、広い帯域にわたって高い効率で動作する増幅器を提供することができる。電磁結合部１４、２０のいずれか一方を省略してもよい。
【００３２】
実施の形態３．
図５は、実施の形態３に係る増幅器の構成図である。入力分配部１２の第１経路と第１増幅素子１６の間に第１入力整合回路４２が設けられている。入力分配部１２の第２経路と第２増幅素子１８の間に第２入力整合回路４３が設けられている。第１増幅素子１６と出力合成部２２の第３経路の間に第１出力整合回路４４が設けられている。第２増幅素子１８と出力合成部２２の第４経路の間に第２出力整合回路４５が設けられている。第１入力整合回路４２と第２入力整合回路４３は隣接し、第１出力整合回路４４と第２出力整合回路４５は隣接している。
【００３３】
第１入力整合回路４２の一部と第２入力整合回路４３の一部が、ＧＮＤパターンを挟まずに対向することで、−２０ｄＢ以上−３ｄＢ以下の結合量となる部分を設け、その部分を電磁結合部とした。具体的には、第１入力整合回路４２と第２入力整合回路４３が最も近接する箇所ではＧＮＤパターンを挟まず、対向する２つの入力整合回路間では空間的に高周波信号が電磁界結合することで入力整合回路間の結合量が−２０ｄＢ以上−３ｄＢ以下となるようにした。したがって、電磁結合部は、第１入力整合回路４２と第２入力整合回路４３に設けられているということができる。
【００３４】
第１出力整合回路４４の一部と第２出力整合回路４５の一部が、ＧＮＤパターンを挟まずに対向することで、−２０ｄＢ以上−３ｄＢ以下の結合量となる部分を設け、その部分を電磁結合部とした。具体的には、第１出力整合回路４４と第２出力整合回路４５が最も近接する箇所ではＧＮＤパターンを挟まず、対向する２つの出力整合回路間では空間的に高周波信号が電磁界結合することで出力整合回路間の結合量が−２０ｄＢ以上−３ｄＢ以下となるようにした。したがって、電磁結合部は、第１出力整合回路４４と第２出力整合回路４５にも設けられているということができる。
【００３５】
入力分配部１２の構成は特に限定されないが、第２経路に位相線路３４を有する構成とした。出力合成部２２の構成は得に限定されないが、第３経路に位相線路３６を有する構成とした。
【００３６】
図６に入力整合回路間で生じる結合量の定義を示す。２つの整合回路の間の結合量は、整合回路の入出力端子を実回路のインピーダンスＺ１、Ｚ２、Ｚ３、Ｚ４で終端した状態で、一方の整合回路の入力ポートと他方の整合回路の出力ポートの間の通過特性で定義する。図６に示す例では、事前に、図５に示す回路の第１入力整合回路４２から第１増幅素子１６の方向を見たインピーダンスＺ２、および第２入力整合回路４３から第２増幅素子１８の方向を見たインピーダンスＺ４を実測またはシミュレーションによって求め、その値を出力ポート５２、５３の終端インピーダンスとして利用する。同様に、図５に示す回路において、第１入力整合回路４２から入力側を見たインピーダンスＺ１、および第２入力整合回路４３から入力側を見たインピーダンスＺ３を実測またはシミュレーションによって求め、その値を図６の入力ポート５０、５１の終端インピーダンスとして利用する。
【００３７】
測定では、入力ポート５０および出力ポート５３に対して終端インピーダンスＺ１、Ｚ４に代えて例えばネットワークアナライザなどの測定器を接続し、その間のＳパラメータを計測する。計測したＳパラメータを回路シミュレータに取り込み、入力ポート５０、５１および出力ポート５２、５３をインピーダンスＺ１、Ｚ３およびインピーダンスＺ２、Ｚ４で終端した状態で入力ポート５０と出力ポート５３の経路間の通過特性をシミュレータで計算し、結合量を算出する。測定誤差または複素インピーダンスを近似表現する際の誤差を考慮して、終端インピーダンスＺ１、Ｚ２、Ｚ３、Ｚ４の再現精度は反射誤差すなわちリターンロスが−１０ｄＢ以内であれば有効とする。図６では入力整合回路を例として説明したが、出力整合回路の場合も同様の方法で結合量を求める。
【００３８】
本実施形態では、第１経路を通過し第１入力整合回路４２に進んだ信号と、第２経路の位相線路３４を経由して第２入力整合回路４３に進んだ信号が電磁結合する。また、第１増幅素子１６を通過し第１出力整合回路４４に進んだ信号と、第２増幅素子１８を通過し第２出力整合回路４５に進んだ信号が電磁結合する。これにより、広い帯域にわたって高い効率で動作する増幅器を提供できる。
【００３９】
本実施形態では、増幅素子の入力整合回路と出力整合回路の両方に電磁結合がある場合を説明したが、どちらか一方だけに有意な電磁結合を提供してもよい。
【００４０】
実施の形態４．
図７は、実施の形態４に係る増幅器の構成図である。この増幅器は第１増幅素子１６と第２増幅素子１８を実装する半導体パッケージ６０を備えている。図８は、半導体パッケージ６０の平面図である。半導体パッケージ６０は、第１入力リードＬ１、第２入力リードＬ２、第１出力リードＬ３、第２出力リードＬ４、これらのリードを固定する筐体６２およびＧＮＤパターン６３を備えている。第１入力リードＬ１、第２入力リードＬ２、第１出力リードＬ３および第２出力リードＬ４はパッケージリードである。
【００４１】
半導体パッケージ６０はさらに、第１入力ワイヤＷ１、第２入力ワイヤＷ２、第１出力ワイヤＷ３および第２出力ワイヤＷ４を備えている。第１入力ワイヤＷ１は第１入力リードＬ１と第１増幅素子１６をつなぐ。第２入力ワイヤＷ２は第２入力リードＬ２と第２増幅素子１８をつなぐ。第１出力ワイヤＷ３は第１出力リードＬ３と第１増幅素子１６をつなぐ。第２出力ワイヤＷ４は第２出力リードＬ４と第２増幅素子１８をつなぐ。
【００４２】
第１増幅素子１６と第２増幅素子１８は異なるチップで構成されている。第１増幅素子１６と第２増幅素子１８は例えばトランジスタチップである。第１入力ワイヤＷ１は第１入力リードＬ１の第２入力リードＬ２側に接続され、第２入力ワイヤＷ２は第２入力リードＬ２の第１入力リードＬ１側に接続されている。これにより第１入力ワイヤＷ１と第２入力ワイヤＷ２を近接させ、第１入力ワイヤＷ１と第２入力ワイヤＷ２を増幅素子の入力側における電磁結合部とした。例えば、第１入力ワイヤＷ１と第２入力ワイヤＷ２の距離は、２ｍｍ以下、または信号帯域の中心周波数の１/１００波長以下とすることができる。
【００４３】
第１出力ワイヤＷ３は第１出力リードＬ３の第２出力リードＬ４側に接続され、第２出力ワイヤＷ４は第２出力リードＬ４の第１出力リードＬ３側に接続されている。これにより第１出力ワイヤＷ３と第２出力ワイヤＷ４を近接させ、第１出力ワイヤＷ３と第２出力ワイヤＷ４を増幅素子の出力側における電磁結合部とした。例えば、第１出力ワイヤＷ３と第２出力ワイヤＷ４の距離は、２ｍｍ以下、または信号帯域の中心周波数の１/１００波長以下とすることができる。
【００４４】
例えば、第１増幅素子１６の中心線が、第１入力リードＬ１と第１出力リードＬ３の中心線よりも内側になるように第１増幅素子１６を配置し、第２増幅素子１８の中心線が、第２入力リードＬ２と第２出力リードＬ４の中心線よりも内側になるように第２増幅素子１８を配置する。各リードの中心線とは、各リードの筐体６２の外側に張り出した部分における中心線として定義する。こうすることで、第１入力ワイヤＷ１と第２入力ワイヤＷ２を近接させ、第１出力ワイヤＷ３と第２出力ワイヤＷ４を近接させることができる。
【００４５】
実施の形態４に係る増幅器における信号の伝搬について説明する。入力分配部１２の第１経路から第１入力整合回路４２を伝送した信号は、第１入力リードＬ１と第１入力ワイヤＷ１を経由して第１増幅素子１６によって増幅される。また、入力分配部１２の第２経路から第２入力整合回路４３を伝送した信号は、第２入力リードＬ２と第２入力ワイヤＷ２を経由して第２増幅素子１８によって増幅される。第１増幅素子１６によって増幅された信号は第１出力ワイヤＷ３と第１出力リードＬ３を経由して例えば９０度線路で構成された位相線路３６に入力し、第２増幅素子１８によって増幅されて第２出力ワイヤＷ４と第２出力リードＬ４を経由して出力された信号と合成されて出力される。
【００４６】
本実施形態では、第１入力ワイヤＷ１と第２入力ワイヤＷ２を近接させてこれらを電磁結合部として機能させ、第１出力ワイヤＷ３と第２出力ワイヤＷ４を近接させてこれらを電磁結合部として機能させた。これにより、増幅器の広帯域化が可能となる。２つの電磁結合部のうち一方を省略してもよい。なお、実施形態４では、半導体パッケージ６０のワイヤで電磁結合部を形成するので、整合回路において電磁結合部を形成する必要はない。
【００４７】
実施の形態５．
図９は、実施の形態５に係る増幅器の構成図である。第１入力整合回路４２は、第１外部整合回路４２ａと第１プリマッチ回路４２ｂを備えている。第２入力整合回路４３は、第２外部整合回路４３ａと第２プリマッチ回路４３ｂを備えている。第１プリマッチ回路４２ｂと第２プリマッチ回路４３ｂは半導体パッケージ６０の一部として設けられている。
【００４８】
図１０は、図９の半導体パッケージ６０の平面図である。半導体パッケージ６０は、第１入力リードＬ１、第２入力リードＬ２、第１出力リードＬ３、第２出力リードＬ４、これらのリードを固定する筐体６２およびＧＮＤパターン６３を備えている。第１入力リードＬ１、第２入力リードＬ２、第１出力リードＬ３および第２出力リードＬ４はパッケージリードである。
【００４９】
半導体パッケージ６０はさらに、第１プリマッチ回路４２ｂと、第２プリマッチ回路４３ｂ、第１接続ワイヤＷ５、第１入力ワイヤＷ１、第１出力ワイヤＷ３、第２接続ワイヤＷ６、第２入力ワイヤＷ２、および第２出力ワイヤＷ４を備えている。第１プリマッチ回路４２ｂと第２プリマッチ回路４３ｂは異なるチップで構成されている。
【００５０】
第１接続ワイヤＷ５は、第１入力リードＬ１と第１プリマッチ回路４２ｂをつなぐ。第１入力ワイヤＷ１は第１プリマッチ回路４２ｂと第１増幅素子１６をつなぐ。第１出力ワイヤＷ３は第１出力リードＬ３と第１増幅素子１６をつなぐ。第２接続ワイヤＷ６は第２入力リードＬ２と第２プリマッチ回路４３ｂをつなぐ。第２入力ワイヤＷ２は第２プリマッチ回路４３ｂと第２増幅素子１８をつなぐ。第２出力ワイヤＷ４は第２出力リードＬ４と第２増幅素子１８をつなぐ。
【００５１】
第１増幅素子１６と第２増幅素子１８は異なるチップで構成されている。第１接続ワイヤＷ５を第１入力リードＬ１の第２入力リードＬ２側に接続し、第２接続ワイヤＷ６を第２入力リードＬ２の第１入力リードＬ１側に接続した。これにより第１接続ワイヤＷ５と第２接続ワイヤＷ６を近接させ、第１接続ワイヤＷ５と第２接続ワイヤＷ６を電磁結合部とした。
【００５２】
例えば、第１プリマッチ回路４２ｂの中心線は、第１入力リードＬ１と第１出力リードＬ３の中心線よりも内側になるように、第１プリマッチ回路４２ｂを配置する。さらに、第２プリマッチ回路４３ｂの中心線は、第２入力リードＬ２と第２出力リードＬ４の中心線よりも内側になるように、第２プリマッチ回路４３ｂを配置する。各リードの中心線とは、各リードの筐体６２の外側に張り出した部分における中心線として定義する。こうすることで、第１接続ワイヤＷ５と第２接続ワイヤＷ６を近接させることができる。
【００５３】
本実施の形態では、第１接続ワイヤＷ５と第２接続ワイヤＷ６を近接させてこれらを電磁結合部として機能させた。これにより増幅器の広帯域化が可能となる。実施形態５では、半導体パッケージ６０のワイヤで電磁結合部を形成するので、入力整合回路において電磁結合部を形成する必要はない。第１増幅素子１６と第２増幅素子１８の出力側でも電磁結合部を設けるために、ここまでの実施の形態で説明したいずれかの電磁結合部を設けることができる。
【００５４】
図１１は、変形例に係る半導体パッケージの平面図である。第１プリマッチ回路と第２プリマッチ回路は１つのチップ４９に形成されている。つまり図１０の第１プリマッチ回路４２ｂと第２プリマッチ回路４３ｂを一体化した。この構成は、第１接続ワイヤＷ５と第２接続ワイヤＷ６をさらに近接させるのに適している。
【００５５】
実施の形態６．
図１２は、実施の形態６に係る増幅器の構成図である。この増幅器は、実施の形態５で説明したプリマッチ回路につながるワイヤを電磁結合部とするという特徴を、増幅素子の出力側に適用したものである。第１出力整合回路４４は、第１外部整合回路４４ａと第１プリマッチ回路４４ｂを備えている。第２出力整合回路４５は、第２外部整合回路４５ａと第２プリマッチ回路４５ｂを備えている。第１プリマッチ回路４４ｂと第２プリマッチ回路４５ｂは半導体パッケージ６０の一部として設けられている。
【００５６】
図１３は、図１２の半導体パッケージ６０の平面図である。半導体パッケージ６０は、第１プリマッチ回路４４ｂと、第２プリマッチ回路４５ｂ、第１接続ワイヤＷ５、第１入力ワイヤＷ１、第１出力ワイヤＷ３、第２接続ワイヤＷ６、第２入力ワイヤＷ２、および第２出力ワイヤＷ４を備えている。第１プリマッチ回路４４ｂと第２プリマッチ回路４５ｂは異なるチップで構成されている。
【００５７】
図１３に示されているとおり、第１入力ワイヤＷ１は第１入力リードＬ１と第１増幅素子１６をつなぐ。第２入力ワイヤＷ２は第２入力リードＬ２と第２増幅素子１８をつなぐ。第１出力ワイヤＷ３は第１増幅素子１６と第１プリマッチ回路４４ｂをつなぐ。第１接続ワイヤＷ５は第１プリマッチ回路４４ｂと第１出力リードＬ３をつなぐ。第２出力ワイヤＷ４は第２増幅素子１８と第２プリマッチ回路４５ｂをつなぐ。第２接続ワイヤＷ６は第２プリマッチ回路４５ｂと第２出力リードＬ４をつなぐ。
【００５８】
第１接続ワイヤＷ５を第１出力リードＬ３の第２出力リードＬ４側に接続し、第２接続ワイヤＷ６を第２出力リードＬ４の第１出力リードＬ３側に接続することで、第１接続ワイヤＷ５と第２接続ワイヤＷ６を電磁結合部とすることができる。前述の中心線の議論をこの構成に適用してもよい。なお、第１プリマッチ回路４４ｂと第２プリマッチ回路４５ｂは別々のチップにしてもよいし、図１１のチップ４９のように１つのチップに形成してもよい。
【００５９】
上述した各実施形態に係る増幅器は、無線通信用の送信機において広帯域な無線信号を増幅する、あるいは複数の周波数バンドにまたがる信号を増幅する高周波増幅器として用いることができる。
【符号の説明】
【００６０】
１０  入力端子、  １２  入力分配部、  １４，２０  電磁結合部、  １６  第１増幅素子、  １８  第２増幅素子  
【図１】
2019142354.tif 000003
【図２】
2019142354.tif 000004
【図３】
2019142354.tif 000005
【図４】
2019142354.tif 000006
【図５】
2019142354.tif 000007
【図６】
2019142354.tif 000008
【図７】
2019142354.tif 000009
【図８】
2019142354.tif 000010
【図９】
2019142354.tif 000011
【図１０】
2019142354.tif 000012
【図１１】
2019142354.tif 000013
【図１２】
2019142354.tif 000014
【図１３】
2019142354.tif 000015
【図１４】
2019142354.tif 000016
【手続補正書】
【提出日】令和2年6月15日(2020.6.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号を分岐する第１経路と第２経路を有し、前記第１経路の通過位相と前記第２経路の通過位相が異なる入力分配部と、
前記第１経路に入力した信号を増幅する第１増幅素子と、
前記第２経路に入力した信号を増幅する第２増幅素子と、  
前記第１増幅素子の出力を伝送する第３経路と、前記第２増幅素子の出力を伝送する第４経路とで、前記第１増幅素子と前記第２増幅素子の出力を合成し、前記第３経路と前記第４経路の通過位相が異なる出力合成部と、
前記入力分配部を通り前記第１増幅素子と前記第２増幅素子に入力される２つの信号、又は前記第１増幅素子と前記第２増幅素子から出力され前記出力合成部に入力される２つの信号を電磁結合させる電磁結合部と、を備えたことを特徴とする増幅器。
【請求項２】
前記電磁結合部は、前記入力分配部と、前記第１増幅素子および前記第２増幅素子との間に設けられた結合回路であることを特徴とする請求項１に記載の増幅器。
【請求項３】
前記電磁結合部は、前記第１増幅素子および前記第２増幅素子と、前記出力合成部との間に設けられた結合回路であることを特徴とする請求項１に記載の増幅器。
【請求項４】
前記入力分配部は９０度ハイブリッド回路を有し、前記出力合成部は９０度ハイブリッド回路を有することを特徴とする請求項１から３のいずれか１項に記載の増幅器。
【請求項５】
前記入力分配部は前記第２経路に位相線路を有し、
前記出力合成部は前記第３経路に位相線路を有し、
前記電磁結合部は、前記入力分配部と、前記第１増幅素子および前記第２増幅素子との間に設けられた結合回路であることを特徴とする請求項１に記載の増幅器。
【請求項６】
前記入力分配部は前記第２経路に位相線路を有し、
前記出力合成部は前記第３経路に位相線路を有し、
前記電磁結合部は、前記第１増幅素子および前記第２増幅素子と、前記出力合成部との間に設けられた結合回路であることを特徴とする請求項１に記載の増幅器。
【請求項７】
前記位相線路は９０度移相器を備えたことを特徴とする請求項５又は６に記載の増幅器。
【請求項８】
前記第１経路と前記第１増幅素子の間に設けられた第１入力整合回路と、
前記第２経路と前記第２増幅素子の間に設けられた第２入力整合回路と、
前記第１増幅素子と前記第３経路の間に設けられた第１出力整合回路と、
前記第２増幅素子と前記第４経路の間に設けられた第２出力整合回路と、を備え、
前記電磁結合部は、前記第１入力整合回路と前記第２入力整合回路に設けたことを特徴とする請求項１に記載の増幅器。
【請求項９】
前記第１入力整合回路の一部と前記第２入力整合回路の一部が、ＧＮＤパターンを挟まずに対向することで、−２０ｄＢ以上−３ｄＢ以下の結合量となる部分を前記電磁結合部としたことを特徴とする請求項８に記載の増幅器。
【請求項１０】
前記第１経路と前記第１増幅素子の間に設けられた第１入力整合回路と、
前記第２経路と前記第２増幅素子の間に設けられた第２入力整合回路と、
前記第１増幅素子と前記第３経路の間に設けられた第１出力整合回路と、
前記第２増幅素子と前記第４経路の間に設けられた第２出力整合回路と、を備え、
前記電磁結合部は、前記第１出力整合回路と前記第２出力整合回路に設けたことを特徴とする請求項１に記載の増幅器。
【請求項１１】
前記第１出力整合回路の一部と前記第２出力整合回路の一部が、ＧＮＤパターンを挟まずに対向することで、−２０ｄＢ以上−３ｄＢ以下の結合量となる部分を前記電磁結合部としたことを特徴とする請求項１０に記載の増幅器。
【請求項１２】
前記入力分配部は前記第２経路に位相線路を有し、前記出力合成部は前記第３経路に位相線路を有したことを特徴とする請求項８から１１のいずれか１項に記載の増幅器。
【請求項１３】
第１入力リードと、前記第１入力リードと前記第１増幅素子をつなぐ第１入力ワイヤと、第２入力リードと、前記第２入力リードと前記第２増幅素子をつなぐ第２入力ワイヤと、第１出力リードと、前記第１出力リードと前記第１増幅素子をつなぐ第１出力ワイヤと、第２出力リードと、前記第２出力リードと前記第２増幅素子をつなぐ第２出力ワイヤと、を有する半導体パッケージを備え、
前記第１増幅素子と前記第２増幅素子は異なるチップで構成され、
前記第１入力ワイヤを前記第１入力リードの前記第２入力リード側に接続し、前記第２入力ワイヤを前記第２入力リードの前記第１入力リード側に接続することで、前記第１入力ワイヤと前記第２入力ワイヤを前記電磁結合部としたことを特徴とする請求項１に記載
の増幅器。
【請求項１４】
前記第１入力ワイヤと前記第２入力ワイヤの距離は、２ｍｍ以下、または信号帯域の中心周波数の１/１００波長以下であることを特徴とする請求項１３に記載の増幅器。
【請求項１５】
第１入力リードと、前記第１入力リードと前記第１増幅素子をつなぐ第１入力ワイヤと、第２入力リードと、前記第２入力リードと前記第２増幅素子をつなぐ第２入力ワイヤと、第１出力リードと、前記第１出力リードと前記第１増幅素子をつなぐ第１出力ワイヤと、第２出力リードと、前記第２出力リードと前記第２増幅素子をつなぐ第２出力ワイヤと、を有する半導体パッケージを備え、
前記第１増幅素子と前記第２増幅素子は異なるチップで構成され、
前記第１出力ワイヤを前記第１出力リードの前記第２出力リード側に接続し、前記第２出力ワイヤを前記第２出力リードの前記第１出力リード側に接続することで、前記第１出力ワイヤと前記第２出力ワイヤを前記電磁結合部としたことを特徴とする請求項１に記載の増幅器。
【請求項１６】
前記第１出力ワイヤと前記第２出力ワイヤの距離は、２ｍｍ以下、または信号帯域の中心周波数の１/１００波長以下であることを特徴とする請求項１５に記載の増幅器。
【請求項１７】
第１入力リードと、第１プリマッチ回路と、前記第１入力リードと前記第１プリマッチ回路をつなぐ第１接続ワイヤと、前記第１プリマッチ回路と前記第１増幅素子をつなぐ第１入力ワイヤと、第２入力リードと、第２プリマッチ回路と、前記第２入力リードと前記第２プリマッチ回路をつなぐ第２接続ワイヤと、前記第２プリマッチ回路と前記第２増幅素子をつなぐ第２入力ワイヤと、第１出力リードと、前記第１出力リードと前記第１増幅素子をつなぐ第１出力ワイヤと、第２出力リードと、前記第２出力リードと前記第２増幅素子をつなぐ第２出力ワイヤと、を有する半導体パッケージを備え、
前記第１増幅素子と前記第２増幅素子は異なるチップで構成され、
前記第１接続ワイヤを前記第１入力リードの前記第２入力リード側に接続し、前記第２接続ワイヤを前記第２入力リードの前記第１入力リード側に接続することで、前記第１接続ワイヤと前記第２接続ワイヤを前記電磁結合部としたことを特徴とする請求項１に記載の増幅器。
【請求項１８】
第１入力リードと、前記第１入力リードと前記第１増幅素子をつなぐ第１入力ワイヤと、第２入力リードと、前記第２入力リードと前記第２増幅素子をつなぐ第２入力ワイヤと、第１プリマッチ回路と、第１出力リードと、前記第１増幅素子と前記第１プリマッチ回路をつなぐ第１出力ワイヤと、前記第１プリマッチ回路と前記第１出力リードをつなぐ第１接続ワイヤと、第２プリマッチ回路と、第２出力リードと、前記第２増幅素子と前記第２プリマッチ回路をつなぐ第２出力ワイヤと、前記第２プリマッチ回路と前記第２出力リードをつなぐ第２接続ワイヤと、有する半導体パッケージを備え、
前記第１増幅素子と前記第２増幅素子は異なるチップで構成され、
前記第１接続ワイヤを前記第１出力リードの前記第２出力リード側に接続し、前記第２接続ワイヤを前記第２出力リードの前記第１出力リード側に接続することで、前記第１接続ワイヤと前記第２接続ワイヤを前記電磁結合部としたことを特徴とする請求項１に記載の増幅器。
【請求項１９】
前記第１プリマッチ回路と前記第２プリマッチ回路は、１つのチップに形成されたことを特徴とする請求項１７または１８に記載の増幅器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
入力分配部１２の構成は特に限定されないが、第２経路に位相線路３４を有する構成とした。出力合成部２２の構成は特に限定されないが、第３経路に位相線路３６を有する構成とした。
【国際調査報告】
2019142354.tif 000017
2019142354.tif 000018
2019142354.tif 000019
2019142354.tif 000020