(57)【要約】  電子部品（１）は、第１端子（Ｐ１３），第２端子（Ｐ１４）と、第１キャパシタ電極（１３１），第２キャパシタ電極（１３２），第３キャパシタ電極（１３０）とを備える。第３キャパシタ電極（１３０）は、第１端子（Ｐ１３）に接続されている。第１キャパシタ電極（１３１）は、第３キャパシタ電極（１３０）とともに第１キャパシタ（Ｃ１２１）を形成している。第２キャパシタ電極（１３２）は、第３キャパシタ電極（１３０）とともに第２キャパシタ（Ｃ１２２）を形成している。第２キャパシタ電極（１３２）は、第２端子（Ｐ１４）に接続されている。複数の誘電体層は、第１端子（Ｐ１３）の第１部分および第２端子（Ｐ１４）の第２部分が配置された接続層を含む。第２キャパシタ電極（１３２）から第２部分までの経路のインダクタンスは、第３キャパシタ電極（１３０）から第１部分までの経路のインダクタンスよりも小さい。
2018198608.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層方向に積層された電子部品であって、
第１端子および第２端子と、
前記第１端子に接続された共通キャパシタ電極部と、
第１キャパシタ電極と、
前記第２端子に接続された第２キャパシタ電極とを備え、
前記共通キャパシタ電極部は、前記第１端子に接続された第３キャパシタ電極を含み、
前記第１キャパシタ電極は、前記第３キャパシタ電極とともに第１キャパシタを形成し、
前記第２キャパシタ電極は、前記第３キャパシタ電極とともに第２キャパシタを形成し、
前記複数の誘電体層は、前記第１端子の第１部分および前記第２端子の第２部分が配置された接続層を含み、
前記第２キャパシタ電極から前記第２部分までの経路のインダクタンスは、前記第３キャパシタ電極から前記第１部分までの経路のインダクタンスよりも小さい、電子部品。
【請求項２】
複数の誘電体層が積層方向に積層された電子部品であって、
第１端子および第２端子と、
前記第１端子に接続された共通キャパシタ電極部と、
第１キャパシタ電極と、
前記第２端子に接続された第２キャパシタ電極とを備え、
前記共通キャパシタ電極部は、前記第１端子に接続された第３キャパシタ電極と、前記第３キャパシタ電極に接続された第４キャパシタ電極とを含み、
前記第１キャパシタ電極は、前記第３キャパシタ電極とともに第１キャパシタを形成し、
前記第２キャパシタ電極は、前記第４キャパシタ電極とともに第２キャパシタを形成し、
前記複数の誘電体層は、前記第１端子の第１部分および前記第２端子の第２部分が配置された接続層を含み、
前記第３キャパシタ電極から前記第４キャパシタ電極までの経路のインダクタンスと前記第２キャパシタ電極から前記第２部分までの経路のインダクタンスとの和は、前記第３キャパシタ電極から前記第１部分までの経路のインダクタンスよりも小さい、電子部品。
【請求項３】
前記複数の誘電体層は、
前記第１キャパシタ電極が配置されたキャパシタ層と、
前記共通キャパシタ電極部が配置された共通キャパシタ層とをさらに含み、
前記共通キャパシタ層は、前記キャパシタ層と前記第２キャパシタ電極との間に配置されている、請求項１または２に記載の電子部品。
【請求項４】
前記第２キャパシタ電極は、前記接続層に配置されている、請求項１〜３のいずれか１項に記載の電子部品。
【請求項５】
前記第１キャパシタ電極と前記第１端子との間に接続された第１インダクタをさらに備える、請求項１〜４のいずれか１項に記載の電子部品。
【請求項６】
不平衡信号用の第３端子と、
平衡信号用の第４端子および第５端子と、
前記第４端子と前記第５端子との間に接続された第３キャパシタと、
前記第１インダクタと磁気結合するとともに、前記第４端子と前記第５端子との間で前記第３キャパシタと並列に接続された第２インダクタとをさらに備え、
前記第１インダクタおよび前記第１キャパシタは、前記第３端子と前記第１端子との間で並列に接続されている、請求項５に記載の電子部品。
【請求項７】
前記第１端子および前記第２端子の各々は、接地されている、請求項１〜６のいずれか１項に記載の電子部品。
【請求項８】
前記第１端子は、接地端子であり、
前記第２端子は、ＤＣフィード端子である、請求項７に記載の電子部品。
【請求項９】
第６端子と、
前記第６端子に接続された第５キャパシタ電極とをさらに備え、
前記第５キャパシタ電極は、前記第２キャパシタ電極とともに第３キャパシタを形成し、
前記接続層には、前記第６端子の第３部分が配置され、
前記第５キャパシタ電極から前記第３部分までの経路のインダクタンスは、前記第２キャパシタ電極から前記第２部分までの経路のインダクタンスよりも小さい、請求項１に記載の電子部品。
【請求項１０】
第６端子と、
前記第６端子に接続された第５キャパシタ電極と、
前記第２キャパシタ電極に接続された第６キャパシタ電極とをさらに備え、
前記第５キャパシタ電極は、前記第６キャパシタ電極とともに第３キャパシタを形成し、
前記接続層には、前記第６端子の第３部分が配置され、
前記第２キャパシタ電極から前記第６キャパシタ電極までの経路のインダクタンスと前記第５キャパシタ電極から前記第３部分までの経路のインダクタンスとの和は、前記第２キャパシタ電極から前記第２部分までの経路のインダクタンスよりも小さい、請求項２に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を処理する、複数の誘電体層が積層された電子部品に関する。
【背景技術】
【０００２】
従来から、高周波信号を処理する、複数の誘電体層が積層された電子部品が知られている。たとえば、国際公開第２００７／１１９３５６号パンフレット（特許文献１）には、積層帯域通過フィルタが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００７／１１９３５６号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実際の電子部品においては、信号路に寄生インダクタが発生する。当該インダクタを通過する信号の周波数ｆが高くなる程、インダクタンスがＬのインダクタによるインピーダンス（Ｌ・２πｆ）は、大きくなる。そのため、寄生インダクタによるインピーダンスは、電子部品で処理する周波数が高くなる程大きくなる。その結果、電子部品内の信号伝達が滞り、電子部品の特性が所望の特性から乖離し得る。【０００５】
たとえば、特許文献１において開示されている積層帯域通過フィルタにおいては、接地端子が積層帯域通過フィルタの上面、側面、および底面に亘って配置されている。接地端子は、複数の誘電体層の積層方向の厚み程度の長さをもつ信号路といえる。インダクタンスは、インダクタが長くなるほど大きくなり、細くなるほど大きくなる。そのため、接地端子には、高周波信号を処理する積層帯域通過フィルタにおいて無視できない程度の寄生インダクタが発生し得る。その結果、積層帯域通過フィルタの特性が所望の特性から乖離し得る。【０００６】
本発明は上記のような課題を解決するためになされたものであり、その目的は、電子部品の特性が所望の特性から乖離することを抑制することである。
【課題を解決するための手段】
【０００７】
本発明の一局面に係る電子部品は、複数の誘電体層が積層方向に積層された積層体である。電子部品は、第１端子および第２端子と、共通キャパシタ電極部と、第１キャパシタ電極および第２キャパシタ電極とを備える。共通キャパシタ電極部は、第１端子に接続されている。第２キャパシタ電極は、第２端子に接続されている。共通キャパシタ電極部は、第１端子に接続された第３キャパシタ電極を含む。第１キャパシタ電極は、第３キャパシタ電極とともに第１キャパシタを形成している。第２キャパシタ電極は、第３キャパシタ電極とともに第２キャパシタを形成している。複数の誘電体層は、第１端子の第１部分および第２端子の第２部分が配置された接続層を含む。第２キャパシタ電極から第２部分までの経路のインダクタンスは、第３キャパシタ電極から第１部分までの経路のインダクタンスよりも小さい。【０００８】
本発明の一局面に係る電子部品においては、第２キャパシタ電極から接続層に配置されている第２端子の部分（第２部分）までの経路のインダクタンスが、第３キャパシタ電極から接続層に配置されている第１端子の部分（第１部分）までの経路のインダクタンスよりも小さい。第２キャパシタ電極から第２部分までの信号路に発生する寄生インダクタのインピーダンス（第２インピーダンス）は、第３キャパシタ電極から第１部分までの信号路に発生する寄生インダクタのインピーダンス（第１インピーダンス）よりも小さい。そのため、電子部品で処理する周波数が高くなり、第１インピーダンスが大きくなって第３キャパシタ電極から第１部分までの信号伝達が滞る場合でも、第２インピーダンスが第１インピーダンスよりも小さいため、第２キャパシタ電極および第３キャパシタ電極により形成されている第２キャパシタを介して第２部分へ信号が伝達される。第２端子が第１端子の役割を兼ねることにより、第２キャパシタ電極から第２部分までの信号路が第３キャパシタ電極から第１部分までの信号路の代替経路として機能する。そのため、電子部品の内部で信号伝達が滞ることが抑制される。【０００９】
本発明の他の局面に係る電子部品は、複数の誘電体層が積層方向に積層された積層体である。電子部品は、第１端子および第２端子と、共通キャパシタ電極部と、第１キャパシタ電極および第２キャパシタ電極とを備える。共通キャパシタ電極部は、第１端子に接続されている。第２キャパシタ電極は、第２端子に接続されている。共通キャパシタ電極部は、第３キャパシタ電極および第４キャパシタ電極を含む。第３キャパシタ電極は、第１端子に接続されている。第４キャパシタ電極は、第３キャパシタ電極に接続されている。第１キャパシタ電極は、第３キャパシタ電極とともに第１キャパシタを形成している。第２キャパシタ電極は、第４キャパシタ電極とともに第２キャパシタを形成している。複数の誘電体層は、第１端子の第１部分および第２端子の第２部分が配置された接続層を含む。第３キャパシタ電極から第４キャパシタ電極までの経路のインダクタンスと第２キャパシタ電極から第２部分までの経路のインダクタンスとの和は、第３キャパシタ電極から第１部分までの経路のインダクタンスよりも小さい。【００１０】
本発明の他の局面に係る電子部品においては、第３キャパシタ電極から第４キャパシタ電極までの経路のインダクタンスと第２キャパシタ電極から接続層に配置されている第２端子の部分（第２部分）までの経路のインダクタンスとの和が、第３キャパシタ電極から接続層に配置されている第１端子の部分（第１部分）までの経路のインダクタンスよりも小さい。第３キャパシタ電極から第４キャパシタ電極までの信号路に発生する寄生インダクタのインピーダンスと、第２キャパシタ電極から第２部分までの信号路に発生する寄生インダクタとの合成インピーダンス（第４インピーダンス）は、第３キャパシタ電極から第１部分までの信号路に発生する寄生インダクタのインピーダンス（第３インピーダンス）よりも小さい。そのため、電子部品で処理する周波数が高くなり、第３インピーダンスが大きくなって第３キャパシタ電極から第１部分までの信号伝達が滞る場合でも、第４インピーダンスが第３インピーダンスよりも小さいため、第２キャパシタ電極および第４キャパシタ電極により形成されている第２キャパシタを介して第２部分へ信号が伝達される。第２端子が第１端子の役割を兼ねることにより、第２キャパシタ電極から第２部分までの信号路が第３キャパシタ電極から第１部分までの信号路の代替経路として機能する。そのため、電子部品の内部で信号伝達が滞ることが抑制される。【００１１】
なお、「経路のインダクタンス」とは、当該経路に発生する寄生インダクタのインダクタンスである。
【発明の効果】
【００１２】
本発明に係る電子部品によれば、電子部品の特性が所望の特性から乖離することを抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る電子部品の一例であるバンドパスフィルタの等価回路図である。
【図２】比較例に係るバンドパスフィルタの等価回路図である。
【図３】図２のバンドパスフィルタの挿入損失を示す図である。
【図４】図２のバンドパスフィルタの等価回路図に、キャパシタ電極から、接地点との接地端子の接続部分までの信号路に発生する寄生インダクタを反映させた等価回路図である。
【図５】図４のバンドパスフィルタの挿入損失と、図３の挿入損失とを併せて示す図である。
【図６】図１のバンドパスフィルタの等価回路図に、キャパシタ電極から接地点との接地端子の接続部分までの信号路に発生する寄生インダクタを反映させた等価回路図である。
【図７】図６のバンドパスフィルタの挿入損失と、図４のバンドパスフィルタの挿入損失とを併せて示す図である。
【図８】図６のキャパシタ電極の面積を変更した場合の挿入損失と、図６のバンドパスフィルタの元々の挿入損失とを併せて示す図である。
【図９】実施の形態１の変形例に係る電子部品の一例であるバンドパスフィルタの等価回路図である。
【図１０】実施の形態２に係る電子部品の一例であるバランの等価回路図である。
【図１１】図１０のバランの外観斜視図である。
【図１２】図１１のバランの積層構造の一例を示す分解斜視図である。
【図１３】図１２に示される誘電体層の一部分を示す図である。
【図１４】図１２に示される誘電体層の他の部分を示す図である。
【図１５】図１０のバランの挿入損失を示す図である。
【図１６】図１３のキャパシタ導体パターンの面積を変更した場合の挿入損失と、および図１３のバランの元々の挿入損失とを併せて示す図である。
【図１７】実施の形態２の変形例に係る電子部品の一例であるバランの等価回路図である。
【図１８】実施の形態３に係る電子部品の一例であるバンドパスフィルタの等価回路図である。
【図１９】実施の形態３の変形例に係る電子部品の一例であるバンドパスフィルタＡの等価回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付している。
【００１５】
［実施の形態１］
図１は、本発明に係る電子部品の一例であるバンドパスフィルタ１の等価回路図である。図１に示されるように、バンドパスフィルタ１は、端子Ｐ１１〜Ｐ１４、インダクタＬ１１１と、キャパシタ電極１３０〜１３２とを備える。
【００１６】
端子Ｐ１１は、端子Ｐ１２、キャパシタ電極１３１、およびインダクタＬ１１１に接続されている。端子Ｐ１１およびＰ１２は、入出力端子である。
【００１７】
インダクタＬ１１１は、キャパシタ電極１３１と端子Ｐ１３との間に接続されている。キャパシタ電極１３０は、端子Ｐ１３に接続されている。キャパシタ電極１３２は、端子Ｐ１４に接続されている。端子Ｐ１３およびＰ１４は、接地点に接続される接地端子である。
【００１８】
キャパシタ電極１３１は、キャパシタ電極１３０とともにキャパシタＣ１２１を形成している。キャパシタ電極１３２は、キャパシタ電極１３０とともにキャパシタＣ１２２を形成している。図１においては、本発明の特徴の１つである共通キャパシタ電極部を強調するため、等価回路図においてもキャパシタＣ１２１とＣ１２２とで共通する電極を１つのキャパシタ電極１３０として図示している。図６、図１０、図１７および図１８においても同様である。
【００１９】
インダクタＬ１１１とキャパシタＣ１２１とは、接地端子Ｐ１１とＰ１３との間で並列に接続され、ＬＣ並列共振器を構成している。当該ＬＣ並列共振器の共振周波数は、ｆ１６０である。
【００２０】
キャパシタ電極１３２から接地点との接地端子Ｐ１４の接続部分までの経路のインダクタンスは、キャパシタ電極１３０から接地点との接地端子Ｐ１３の接続部分までの経路のインダクタンスよりも小さい。なお、経路のインダクタンスは当該経路の長さに比例する。そのため、経路のインダクタンスを直接測定する必要はなく、経路の長さを測定することにより、経路のインダクタンスの大小関係を把握することができる。
【００２１】
図２は、比較例に係るバンドパスフィルタ１０の等価回路図である。バンドパスフィルタ１０の構成は、図１に示されるバンドパスフィルタ１の構成から端子Ｐ１４およびキャパシタ電極１３２が除かれた構成である。バンドパスフィルタ１０のこれら以外の構成は、バンドパスフィルタ１の構成と同様であるため、説明を繰り返さない。
【００２２】
図３は、図２のバンドパスフィルタ１０の挿入損失ＩＬ１５１を示す図である。図３において縦軸の減衰量（ｄＢ）はマイナスの値として示されている。減衰量の絶対値が小さいほど挿入損失ＩＬ１５１は小さい。挿入損失ＩＬ１５１は、端子Ｐ１１に入力された信号のうち、端子Ｐ１２に伝達された信号の割合を示している。図５の挿入損失ＩＬ１５２、図７の挿入損失ＩＬ１５３、および図８の挿入損失ＩＬ１５４においても同様である。なお、挿入損失とは、或る端子に入力された信号のうち、他の端子に伝達された信号の割合を示す指標である。挿入損失が大きい程、電子部品に入力された信号のうち当該電子部品の内部で失われた信号の割合が大きいことを意味する。
【００２３】
図２および図３を参照しながら、図３に示される周波数帯域において、挿入損失ＩＬ１５１は、共振周波数ｆ１６０において極小となり、周波数がｆ１６０から離れるにつれて増加している。インダクタＬ１１１とキャパシタＣ１２１とで構成されるＬＣ並列共振器のインピーダンスは、共振周波数ｆ１６０付近において非常に大きくなる（無限大に近づく）。端子Ｐ１１からの信号は、共振周波数ｆ１６０付近において当該ＬＣ並列共振器をほとんど通過することができなくなる。端子Ｐ１１からの信号のうち端子Ｐ１２に伝達される信号の割合が極大となるため、挿入損失ＩＬ１５１は、共振周波数ｆ１６０付近において極小となる。
【００２４】
周波数ｆが大きくなると、インダクタＬ１１１のインピーダンスが増加する一方、キャパシタＣ１２１のインピーダンス（１／（Ｃ・２πｆ）：ＣはキャパシタＣ１２１の容量）は小さくなる。周波数ｆが共振周波数ｆ１６０より大きくなると、インダクタＬ１１１のインピーダンスの増加の効果よりも、キャパシタＣ１２１のインピーダンスの減少の効果が大きくなるため、インダクタＬ１１１とキャパシタＣ１２１とで構成されるＬＣ並列共振器のインピーダンスは小さくなる。その結果、端子Ｐ１１からの信号は、キャパシタＣ１２１を通過し易くなる。端子Ｐ１１からの信号のうち端子Ｐ１２に伝達される信号の割合が減少し、挿入損失ＩＬ１５１は増加する。バンドパスフィルタ１０においては、周波数がｆ１６０付近（通過帯域）の信号を通過させ易くするとともに、通過帯域以外の周波数の信号を通過し難くするというバンドパスフィルタに求められる所望の特性が実現されている。
【００２５】
実際のバンドパスフィルタにおいては、信号路に寄生インダクタが発生する。バンドパスフィルタで処理する周波数が高くなる程、寄生インダクタによるインピーダンスは大きくなる。その結果、バンドパスフィルタ内の信号伝達が滞り、電子部品の特性が所望の特性から乖離し得る。
【００２６】
図４は、図２のバンドパスフィルタ１０の等価回路図に、キャパシタ電極１３０から、接地点との接地端子Ｐ１３の接続部分までの信号路に発生する寄生インダクタＰＬ１４１を反映させた等価回路図である。図４に示されるように、キャパシタＣ１２１と寄生インダクタＰＬ１４１とは、ＬＣ直列共振器を形成している。当該ＬＣ直列共振器の共振周波数をｆ１６１（＞ｆ１６０）とする。
【００２７】
図５は、図４のバンドパスフィルタ１０の挿入損失ＩＬ１５２と、図３の挿入損失ＩＬ１５１とを併せて示す図である。図５に示される周波数帯域において、挿入損失ＩＬ１５２は、挿入損失ＩＬ１５１と同様に、共振周波数ｆ１６０付近において極小となり、共振周波数ｆ１６０付近からｆ１６１付近までは、周波数ｆが高くなるにつれて挿入損失が増加している。しかし、挿入損失ＩＬ１５２は、共振周波数ｆ１６１付近において極大となり、周波数ｆが共振周波数ｆ１６１より高くなると減少する。
【００２８】
図４も併せて参照しながら、キャパシタＣ１２１と寄生インダクタＰＬ１４１とで構成されるＬＣ直列共振器のインピーダンスは、共振周波数ｆ１６１において非常に小さくなる（０に近づく）。共振周波数ｆ１６１付近において端子Ｐ１１からの信号は、当該ＬＣ直列共振器を通過し易くなる。端子Ｐ１１からの信号のうち端子Ｐ１２に伝達される信号の割合が極小となる。そのため、挿入損失ＩＬ１５２は、共振周波数ｆ１６１付近において極大となる。
【００２９】
周波数ｆが共振周波数ｆ１６１より大きくなると、キャパシタＣ１２１のインピーダンスの減少の効果よりも、寄生インダクタＰＬ１４１のインピーダンスの増加の効果が大きくなる。そのため、キャパシタＣ１２１と寄生インダクタＰＬ１４１とで構成されるＬＣ直列共振器のインピーダンスは増加する。その結果、端子Ｐ１１からの信号は、当該ＬＣ直列共振器を通過し難くなる。端子Ｐ１１からの信号のうち端子Ｐ１２に伝達される信号の割合が増加し、挿入損失ＩＬ１５２は減少する。寄生インダクタＰＬ１４１を考慮したバンドパスフィルタ１０においては、周波数が高くなると、通過帯域以外にも、挿入損失ＩＬ１５２が通過帯域と同程度に小さい周波数帯域が生じ得る。当該周波数帯域の信号は、通過帯域の信号と同様にバンドパスフィルタ１０を通過し易い。寄生インダクタＰＬ１４１を考慮したバンドパスフィルタ１０の特性は、通過帯域以外の周波数帯域の信号が通過し難いという所望の特性から乖離している。
【００３０】
そこで、バンドパスフィルタ１においては、接地端子Ｐ１３に接続されているキャパシタ電極１３０と、接地端子Ｐ１３とは別個の接地端子Ｐ１４に接続されるキャパシタ電極１３２とでキャパシタＣ１２２を形成する。
【００３１】
図６は、図１のバンドパスフィルタ１の等価回路図に、キャパシタ電極１３０から接地点との接地端子Ｐ１３の接続部分までの信号路およびキャパシタ電極１３２から接地点との接地端子Ｐ１４の接続部分までの信号路にそれぞれ発生する寄生インダクタＰＬ１４１およびＰＬ１４２を反映させた等価回路図である。キャパシタ電極１３２から接地点との接地端子Ｐ１４の接続部分までの経路のインダクタンスは、キャパシタ電極１３０から接地点との接地端子Ｐ１３の接続部分までの経路のインダクタンスよりも小さい。すなわち、寄生インダクタＰＬ１４２のインダクタンスは、寄生インダクタＰＬ１４１のインダクタンスよりも小さい。
【００３２】
図７は、図６のバンドパスフィルタ１の挿入損失ＩＬ１５３と、図４のバンドパスフィルタ１０の挿入損失ＩＬ１５２とを併せて示す図である。図７に示される周波数帯域において、挿入損失ＩＬ１５３は、挿入損失ＩＬ１５２と同様に共振周波数ｆ１６０付近において極小となり、共振周波数ｆ１６０から周波数ｆ１６２まで周波数ｆの増加に伴って増加する。挿入損失ＩＬ１５３は、周波数ｆ１６２において極大となり、周波数ｆ１６２から周波数ｆ１６３まで周波数ｆの増加に伴って減少する。挿入損失ＩＬ１５３の周波数ｆ１６３までの変化の態様は、図５に示される周波数帯域における挿入損失ＩＬ１５２の変化の態様と同様である。
【００３３】
しかし、挿入損失ＩＬ１５３は、周波数ｆ１６３において極小となる。周波数ｆが周波数ｆ１６３より高い場合、挿入損失ＩＬ１５３は、周波数ｆが増加するにつれて増加する傾向を示す。
【００３４】
図６も併せて参照して、周波数ｆが高くなると、寄生インダクタＰＬ１４１のインピーダンスが大きくなってキャパシタ電極１３０から接地点との接地端子Ｐ１３の接続部分までの信号伝達が滞り得る。寄生インダクタＰＬ１４２のインピーダンスが寄生インダクタＰＬ１４１のインピーダンスよりも小さいため、キャパシタ電極１３０とキャパシタ電極１３２とにより形成されているキャパシタＣ１２２を介して、キャパシタ電極１３０から、接地点との接地端子Ｐ１４の接続部分へ信号が伝達される。キャパシタ電極１３２から接地点との端子Ｐ１４の接続部分までの信号路が、キャパシタ電極１３０から接地点との端子Ｐ１３の接続部分までの信号路の代替経路として機能する。そのため、バンドパスフィルタ１の内部で信号伝達が滞ることが抑制される。その結果、バンドパスフィルタ１の特性が所望の特性から乖離することを抑制することができる。
【００３５】
図８は、図６のキャパシタ電極１３２の面積を大きくした場合の挿入損失ＩＬ１５４と、図６のバンドパスフィルタ１の元々の挿入損失ＩＬ１５３とを併せて示す図である。キャパシタ電極１３２の面積を大きくすると、キャパシタＣ１２２の容量が大きくなる。その結果、バンドパスフィルタ１の特性が変化し、図８に示されるように挿入損失がＩＬ１５３からＩＬ１５４に変化する。キャパシタ電極１３２の面積を変更することにより、バンドパスフィルタ１の特性を所望の特性に合わせて調整することができる。
【００３６】
［実施の形態１の変形例］
実施の形態１においては、本発明の共通キャパシタ電極部が、１つのキャパシタ電極から形成される場合について説明した。実施の形態１の変形例においては、共通キャパシタ電極部が２つのキャパシタ電極から形成される場合について説明する。
【００３７】
図９は、実施の形態１の変形例に係る電子部品の一例であるバンドパスフィルタ１Ａの等価回路図である。バンドパスフィルタ１Ａの構成は、図６に示されるバンドパスフィルタ１の構成のキャパシタ電極１３０が、共通キャパシタ電極部１３３に置き換えられている構成である。バンドパスフィルタ１Ａのそれ以外の構成は、バンドパスフィルタ１と同様であるため説明を繰り返さない。
【００３８】
図９に示されるように、共通キャパシタ電極部１３３は、キャパシタ電極１３３Ａおよび１３３Ｂを含む。キャパシタ電極１３３Ａは、キャパシタ電極１３３Ｂに接続されている。キャパシタ電極１３３Ａは、端子Ｐ１３に接続されている。キャパシタ電極１３３Ａは、キャパシタ電極１３１とともにキャパシタＣ１２１を形成している。キャパシタ電極１３３Ｂは、キャパシタ電極１３２とともにキャパシタＣ１２２を形成している。
【００３９】
キャパシタ電極１３３Ａから１３３Ｂまでの経路のインダクタンスとキャパシタ電極１３２から接地点との端子Ｐ１４の接続部分までの経路のインダクタンスとの和は、キャパシタ電極１３３Ａから接地点との端子Ｐ１３の接続部分までの経路のインダクタンスよりも小さい。キャパシタ電極１３３Ａから１３３Ｂまでの経路に発生する寄生インダクタと寄生インダクタＰＬ１４２との合成インピーダンスが寄生インダクタＰＬ１４１のインピーダンスよりも小さいため、バンドパスフィルタ１Ａの内部で信号伝達が滞ることが抑制される。その結果、バンドパスフィルタ１Ａの特性が所望の特性から乖離することを抑制することができる。
【００４０】
以上、実施の形態１および変形例に係る電子部品によれば、電子部品の特性が所望の特性から乖離することを抑制することができる。
【００４１】
［実施の形態２］
実施の形態２においては、本発明に係る電子部品の一例として、複数の誘電体の積層体として形成されたバランについて説明する。
【００４２】
図１０は、実施の形態２に係る電子部品の一例であるバラン２の等価回路図である。バラン２は、周波数ｆ２００において、平衡信号と不平衡信号とを相互に変換する。すなわち、バラン２は、周波数ｆ２００付近の周波数帯を通過帯域とするバンドパスフィルタである。平衡信号とは、振幅の最大値が略等しく、位相が互いに１８０度異なる２つの信号である。不平衡信号とは、接地電位を基準にした振幅を有する信号である。図１０に示されるように、バラン２は、端子Ｐ２１〜Ｐ２６と、ＬＣ並列共振器ＬＣ３１，ＬＣ３２と、ローパスフィルタＬＰ３０と、インダクタＬ２１２とを備える。
【００４３】
端子Ｐ２１は、不平衡信号用の入出力端子である。端子Ｐ２１は、不図示のアンテナに接続される。端子Ｐ２２およびＰ２３の各々は、平衡信号用の入出力端子である。端子Ｐ２２およびＰ２３は、不図示のＩＣ（Integrated  Circuit）に接続される。端子Ｐ２２から出力される信号の位相と端子Ｐ２３から出力される信号の位相との差は１８０度である。端子Ｐ２２に入力される信号の位相と端子Ｐ２３に入力される信号の位相との差は１８０度である。端子Ｐ２４〜Ｐ２６は、接地点に接続される接地端子である。
【００４４】
端子Ｐ２１と接地端子Ｐ２５との間に、ローパスフィルタＬＰ３０、インダクタＬ２１２、およびＬＣ並列共振器ＬＣ３１が、端子Ｐ２１から接地端子Ｐ２５に向かってこの順に直列に接続されている。
【００４５】
ローパスフィルタＬＰ３０は、端子Ｐ２１とインダクタＬ２１２との間に接続されている。ローパスフィルタＬＰ３０は、インダクタＬ２１１と、キャパシタＣ２２１とを含む。インダクタＬ２１１は、端子Ｐ２１とインダクタＬ２１２との間に接続されている。キャパシタＣ２２１は、インダクタＬ２１１と接地端子Ｐ２４との間に接続されている。接地端子Ｐ２４は、接地端子Ｐ２５に接続されている。ローパスフィルタＬＰ３０は、周波数ｆ２００の信号を通過させるとともに、周波数ｆ２００の信号の高調波を低減する。或る周波数の高調波とは、当該周波数の整数倍の周波数の信号である。周波数ｆ２００の信号の高調波の発生源としては、たとえば端子Ｐ２２およびＰ２３が接続される不図示のＩＣ、あるいは端子Ｐ２１に接続される不図示の外部デバイスを挙げることができる。
【００４６】
ＬＣ並列共振器ＬＣ３１は、インダクタＬ２１２と接地端子Ｐ２５との間に接続されている。ＬＣ並列共振器ＬＣ３１の共振周波数はｆ２００である。ＬＣ並列共振器ＬＣ３１は、インダクタＬ２１３と、キャパシタ電極であるキャパシタ導体パターン６１１，６２１，６３１とを含む。インダクタＬ２１３は、インダクタＬ２１２と接地端子Ｐ２５との間に接続されている。キャパシタ導体パターン６１１は、接地端子Ｐ２６に接続されている。キャパシタ導体パターン６２１は、接地端子Ｐ２５に接続されている。キャパシタ導体パターン６３１は、インダクタＬ２１２に接続されている。キャパシタ導体パターン６３１は、キャパシタ導体パターン６２１とともにキャパシタＣ２２２を形成している。キャパシタ導体パターン６１１は、キャパシタ導体パターン６２１とともにキャパシタＣ２２３を形成している。インダクタＬ２１３とキャパシタＣ２２２とは、インダクタＬ２１２と接地端子Ｐ２５との間で並列に接続されている。
【００４７】
インダクタＬ２１２は、インダクタＬ２１１とキャパシタＣ２２２との間に接続されている。インダクタＬ２１２は、キャパシタＣ２２２とともにローパスフィルタを形成している。当該ローパスフィルタは、周波数ｆ２００の信号を通過させるとともに、周波数ｆ２００の信号の高調波を低減する。
【００４８】
ＬＣ並列共振器ＬＣ３２は、端子Ｐ２２とＰ２３との間に接続されている。ＬＣ並列共振器ＬＣ３２の共振周波数は周波数ｆ２００である。ＬＣ並列共振器ＬＣ３２は、キャパシタＣ２２４と、インダクタＬ２１４〜Ｌ２１６とを含む。キャパシタＣ２２４とインダクタＬ２１４とは、端子Ｐ２２とＰ２３との間で並列に接続されている。インダクタＬ２１４は、インダクタＬ２１３と磁気結合している。
【００４９】
インダクタＬ２１５は、キャパシタＣ２２４の一方電極とインダクタＬ２１４の一方端との間に接続されている。インダクタＬ２１６は、キャパシタＣ２２４の他方電極とインダクタＬ２１４の他方端との間に接続されている。インダクタＬ２１５のインダクタンスは、インダクタＬ２１６のインダクタンスに等しい。インダクタＬ２１５およびＬ２１６は、ＬＣ並列共振器ＬＣ３２のインピーダンスを所望の値に調整するために設けられている。インダクタＬ２１４〜Ｌ２１６は、１個のインダクタとして形成されてもよい。
【００５０】
端子Ｐ２１に周波数ｆ２００の不平衡信号が入力された場合、周波数ｆ２００はＬＣ並列共振器ＬＣ３１の共振周波数であるため、端子Ｐ２１からＬＣ並列共振器ＬＣ３１を介して接地端子Ｐ２５を見たときのＬＣ並列共振器ＬＣ３１のインピーダンスは非常に大きくなる（無限大に近づく）。端子Ｐ２１からの周波数ｆ２００の不平衡信号は、ＬＣ並列共振器ＬＣ３１を接地端子Ｐ２５に向かって通過し難くなる。その結果、インダクタＬ２１３とＬ２１４との磁気結合が強まり、端子Ｐ２１からの周波数ｆ２００の不平衡信号のほとんどは、インダクタＬ２１３から磁気結合を介してインダクタＬ２１４へ伝達される。
【００５１】
周波数ｆ２００はＬＣ並列共振器ＬＣ３２の共振周波数でもあるため、端子Ｐ２２からＬＣ並列共振器ＬＣ３２を介して端子Ｐ２３を見たときのＬＣ並列共振器ＬＣ３２のインピーダンスは非常に大きくなる（無限大に近づく）。インダクタＬ２１４の端子Ｐ２２側の端部から出力される信号は、端子Ｐ２３へ向かってＬＣ並列共振器ＬＣ３２を通過し難くなる。その結果、インダクタＬ２１４の端子Ｐ２２側の端部から出力される信号のほとんどは、インダクタＬ２１５を通過して端子Ｐ２２に向かう。
【００５２】
端子Ｐ２３からＬＣ並列共振器ＬＣ３２を介して端子Ｐ２２を見たときのＬＣ並列共振器ＬＣ３２のインピーダンスも非常に大きくなる（無限大に近づく）。インダクタＬ２１４の端子Ｐ２３側の端部から出力される信号は、端子Ｐ２２へ向かってＬＣ並列共振器ＬＣ３２を通過し難くなる。その結果、インダクタＬ２１４の端子Ｐ２３側の端部から出力される信号のほとんどは、インダクタＬ２１６を通過して端子Ｐ２３に向かう。
【００５３】
インダクタＬ２１４の両端部からそれぞれ出力される信号の位相差は、１８０度である。インダクタＬ２１５のインダクタンスは、インダクタＬ２１６のインダクタンスに等しい。信号がインダクタＬ２１５を通過した場合の位相のずれとインダクタＬ２１６を通過した場合の位相のずれは等しい。そのため、インダクタＬ２１４の端子Ｐ２２側の端部からインダクタＬ２１５を通過して端子Ｐ２２から出力される信号の位相と、インダクタＬ２１４の端子Ｐ２３側の端部からインダクタＬ２１６を通過して端子Ｐ２３から出力される信号の位相との差は、１８０度のまま変わらない。すなわち、端子Ｐ２２およびＰ２３からは周波数ｆ２００の平衡信号が出力される。
【００５４】
周波数ｆ２００の平衡信号が端子Ｐ２２およびＰ２３に入力された場合、周波数ｆ２００はＬＣ並列共振器ＬＣ３１およびＬＣ３２の共振周波数であるため、インダクタＬ２１３とＬ２１４との磁気結合が強まる。その結果、周波数ｆ２００の平衡信号は、インダクタＬ２１４から磁気結合を介してインダクタＬ２１３へ伝達され、周波数ｆ２００の不平衡信号として端子Ｐ２１から出力される。
【００５５】
図１１は、図１０のバラン２の外観斜視図である。図１１に示されるように、バラン２はたとえば直方体状である。バラン２の面のうち、Ｚ軸方向（積層方向）に垂直な面を上面ＵＦ４１および底面ＢＦ４２とする。上面ＵＦ４１には、バラン２の実装方向を識別するための方向識別マークＤＭ４０が配置されている。底面ＢＦ４２は、不図示の基板に接続される。
【００５６】
積層方向に平行なバラン２の面のうち、ＺＸ平面と平行な面を側面ＳＦ５１およびＳＦ５３とする。積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ５２およびＳＦ５４とする。端子Ｐ２１，Ｐ２３，Ｐ２６は、上面ＵＦ４１、側面ＳＦ５３、および底面ＢＦ４２に亘って設けられている。接地端子Ｐ２６の底面ＢＦ４２に配置されている部分をＰ２６２とする。端子Ｐ２２，Ｐ２４，Ｐ２５は、上面ＵＦ４１、側面ＳＦ５２、および底面ＢＦ４２に亘って設けられている。接地端子Ｐ２５の底面ＢＦ４２に配置されている部分をＰ２５１とする。接地端子Ｐ２５の部分Ｐ２５１および接地端子Ｐ２６の部分Ｐ２６２は、底面ＢＦ４２が不図示の基板に接続されることにより、接地点に接続される。端子Ｐ２１〜Ｐ２６の各々は、複数の誘電体層の積層方向の厚み程度の長さをもつ信号路といえる。そのため、端子Ｐ２１〜Ｐ２６の各々には、寄生インダクタが発生する。
【００５７】
図１２は、図１１のバラン２の積層構造の一例を示す分解斜視図である。図１２に示されるように、バラン２は、誘電体層Ｌｙｒ６１〜Ｌｙｒ８０が積層方向に積層された積層体である。
【００５８】
図１３は、図１２に示される誘電体層Ｌｙｒ６１〜Ｌｙｒ７１を示す図である。以下では、主に図１３を参照するとともに必要に応じて図１０（等価回路図）および図１１（外観斜視図）を参照しながら誘電体層Ｌｙｒ６１〜Ｌｙｒ７１に形成された導体パターンについて説明する。
【００５９】
誘電体層Ｌｙｒ６１は、不図示の基板に接続される底面ＢＦ４２を含む。接地端子Ｐ２５の部分Ｐ２５１および接地端子Ｐ２６の部分Ｐ２６２が配置されている誘電体層Ｌｙｒ６１は、本発明の接続層に相当する。誘電体層Ｌｙｒ６１には、キャパシタ導体パターン６１１が形成されている。キャパシタ導体パターン６１１は、接地端子Ｐ２６（図１０および図１１参照）に接続されている。
【００６０】
誘電体層Ｌｙｒ６２には、キャパシタ導体パターン６２１，６２２が形成されている。キャパシタ導体パターン６２１は、接地端子Ｐ２５に接続されている。キャパシタ導体パターン６２１は、キャパシタ導体パターン６１１とともにキャパシタＣ２２３（図１０参照）を形成している。誘電体層Ｌｙｒ６２は、本発明の共通キャパシタ層に相当する。
【００６１】
誘電体層Ｌｙｒ６３には、キャパシタ導体パターン６３１〜６３３が形成されている。キャパシタ導体パターン６３１は、キャパシタ導体パターン６２１とともにキャパシタＣ２２２（図１０参照）を形成している。キャパシタ導体パターン６３２および６３３は、端子Ｐ２２およびＰ２３（図１０および図１１参照）にそれぞれ接続されている。誘電体層Ｌｙｒ６３は、本発明のキャパシタ層に相当する。
【００６２】
誘電体層Ｌｙｒ６２（共通キャパシタ層）は、誘電体層Ｌｙｒ６３（キャパシタ層）と誘電体層Ｌｙｒ６１（接続層）との間に配置されている。キャパシタ導体パターン６１１から部分Ｐ２６２までの経路のインダクタンスは、キャパシタ導体パターン６２１から部分Ｐ２５１までの経路のインダクタンスよりも小さい。
【００６３】
誘電体層Ｌｙｒ６４には、キャパシタ導体パターン６４１および６４２が形成されている。キャパシタ導体パターン６４１は、接地端子Ｐ２４およびＰ２５（図１０および図１１参照）に接続されている。
【００６４】
誘電体層Ｌｙｒ６５には、キャパシタ導体パターン６５１〜６５３が形成されている。キャパシタ導体パターン６５１は、キャパシタ導体パターン６４１とともにキャパシタＣ２２１（図１０参照）を形成している。キャパシタ導体パターン６５２および６５３は、端子Ｐ２２およびＰ２３（図１０および図１１参照）にそれぞれ接続されている。キャパシタ導体パターン６５２および６５３は、キャパシタ導体パターン６２２，６３２，６３３，６４２とともに、キャパシタＣ２２４（図１０参照）を形成している。
【００６５】
誘電体層Ｌｙｒ６６には、インダクタ導体パターン６６１および６６２が形成されている。インダクタ導体パターン６６１および６６２は、それぞれビア導体パターンＶ６５４およびＶ６５５によって、キャパシタ導体パターン６５１に接続されている。
【００６６】
誘電体層Ｌｙｒ６７には、インダクタ導体パターン６７１および６７２が形成されている。インダクタ導体パターン６７１は、ビア導体パターンＶ６６３によってインダクタ導体パターン６６１に接続されている。インダクタ導体パターン６７２は、ビア導体パターンＶ６６４によってインダクタ導体パターン６６２に接続されている。
【００６７】
誘電体層Ｌｙｒ６８には、インダクタ導体パターン６８１および６８２が形成されている。インダクタ導体パターン６８１は、ビア導体パターンＶ６７３によってインダクタ導体パターン６７１に接続されている。インダクタ導体パターン６８２は、ビア導体パターンＶ６７４によってインダクタ導体パターン６７２に接続されている。
【００６８】
誘電体層Ｌｙｒ６９には、インダクタ導体パターン６９１および６９２が形成されている。インダクタ導体パターン６９１は、ビア導体パターンＶ６８３によってインダクタ導体パターン６８１に接続されている。インダクタ導体パターン６９２は、ビア導体パターンＶ６８４によってインダクタ導体パターン６８２に接続されている。
【００６９】
誘電体層Ｌｙｒ７０には、インダクタ導体パターン７０１および７０２が形成されている。インダクタ導体パターン７０１は、ビア導体パターンＶ６９３によってインダクタ導体パターン６９１に接続されている。インダクタ導体パターン７０２は、ビア導体パターンＶ６９４によってインダクタ導体パターン６９２に接続されている。
【００７０】
誘電体層Ｌｙｒ７１には、インダクタ導体パターン７１１および７１２が形成されている。インダクタ導体パターン７１１は、端子Ｐ２１（図１０および図１０および図１１参照）に接続されている。インダクタ導体パターン７１１は、ビア導体パターンＶ７０３によってインダクタ導体パターン７０１に接続されている。インダクタ導体パターン７１２は、ビア導体パターンＶ７０４によってインダクタ導体パターン７０２に接続されている。
【００７１】
インダクタ導体パターン６６１，６７１，６８１，６９１，７０１，７１１、およびビア導体パターンＶ６６３，Ｖ６７３，Ｖ６８３，Ｖ６９３，Ｖ７０３は、インダクタＬ２１１（図１０参照）を形成している。インダクタ導体パターン６６２，６７２，６８２，６９２，７０２，７１２、およびビア導体パターンＶ６６４，Ｖ６７４，Ｖ６８４，Ｖ６９４，Ｖ７０４は、インダクタＬ２１２（図１０参照）を形成している。
【００７２】
図１４は、図１２に示される誘電体層Ｌｙｒ７１〜Ｌｙｒ８０を示す図である。主に図１４を参照するとともに必要に応じて図１０（等価回路図）、図１１（外観斜視図）、図１２（誘電体層Ｌｙｒ６１〜Ｌｙｒ８０）、および図１３（誘電体層Ｌｙｒ６１〜Ｌｙｒ７１）を参照しながら誘電体層Ｌｙｒ７２〜Ｌｙｒ７９に形成された導体パターンについて説明する。
【００７３】
誘電体層Ｌｙｒ７２には、インダクタ導体パターン７２１〜７２３が形成されている。インダクタ導体パターン７２１は、ビア導体パターンＶ７１３によってインダクタ導体パターン７１２に接続されている。インダクタ導体パターン７２１は、ビア導体パターンＶ６３４によってキャパシタ導体パターン６３１（図１３および図１２参照）に接続されている。インダクタ導体パターン７２２は、端子Ｐ２２（図１０および図１１参照）に接続されている。インダクタ導体パターン７２３は、端子Ｐ２３（図１０および図１１参照）に接続されている。
【００７４】
誘電体層Ｌｙｒ７３には、インダクタ導体パターン７３１〜７３３が形成されている。インダクタ導体パターン７３１は、ビア導体パターンＶ６３４によってインダクタ導体パターン７２１に接続されている。インダクタ導体パターン７３２は、ビア導体パターンＶ７２５によってインダクタ導体パターン７２２に接続されている。インダクタ導体パターン７３３は、ビア導体パターンＶ７２６によってインダクタ導体パターン７２３に接続されている。
【００７５】
誘電体層Ｌｙｒ７４には、インダクタ導体パターン７４１〜７４３が形成されている。インダクタ導体パターン７４１は、ビア導体パターンＶ７３４によってインダクタ導体パターン７３１に接続されている。インダクタ導体パターン７４２は、ビア導体パターンＶ７３５によってインダクタ導体パターン７３２に接続されている。インダクタ導体パターン７４３は、ビア導体パターンＶ７３６によってインダクタ導体パターン７３３に接続されている。
【００７６】
インダクタ導体パターン７２２，７３２，７４２、およびビア導体パターンＶ７２５，Ｖ７３５は、インダクタＬ２１５を形成している。インダクタ導体パターン７２３，７３３，７４３、およびビア導体パターンＶ７２６，Ｖ７３６は、インダクタＬ２１６を形成している。
【００７７】
誘電体層Ｌｙｒ７５には、インダクタ導体パターン７５１が形成されている。インダクタ導体パターン７５１は、ビア導体パターンＶ７４５によってインダクタ導体パターン７４２に接続されている。
【００７８】
誘電体層Ｌｙｒ７６には、インダクタ導体パターン７６１が形成されている。インダクタ導体パターン７６１は、ビア導体パターンＶ７５２によってインダクタ導体パターン７５１に接続されている。
【００７９】
誘電体層Ｌｙｒ７７には、インダクタ導体パターン７７１が形成されている。インダクタ導体パターン７７１は、ビア導体パターンＶ７６２によってインダクタ導体パターン７６１に接続されている。インダクタ導体パターン７７１は、ビア導体パターンＶ７４６によってインダクタ導体パターン７４３に接続されている。
【００８０】
誘電体層Ｌｙｒ７８には、インダクタ導体パターン７８１が形成されている。インダクタ導体パターン７８１は、接地端子Ｐ２５（図１０および図１１参照）に接続されている。インダクタ導体パターン７８１は、ビア導体パターンＶ７４４によってインダクタ導体パターン７４１に接続されている。
【００８１】
誘電体層Ｌｙｒ７９には、線路導体パターン７９１が形成されている。線路導体パターン７９１は、接地端子Ｐ２６（図１０および図１１参照）に接続されている。線路導体パターン７９１は、ビア導体パターンＶ７８２によってインダクタ導体パターン７６１に接続されている。
【００８２】
インダクタ導体パターン７２１，７３１，７４１，７８１、およびインダクタ導体パターン７２１と７３１とを接続しているビア導体パターンＶ６３４の部分，ビア導体パターンＶ７３４，Ｖ７４４は、インダクタＬ２１３（図１０参照）を形成している。
【００８３】
図１５は、図１０のバラン２の挿入損失ＩＬ２４１を示す図である。挿入損失ＩＬ２４１は、端子Ｐ２１に入力された信号のうち、端子Ｐ２２に伝達された信号の割合を示している。図１５に示される周波数帯域において挿入損失ＩＬ２４１は、周波数ｆ２００付近において極小となる。周波数ｆがｆ２００より大きくなると、挿入損失ＩＬ２４１は増大し、周波数ｆ２０１において３６ｄＢ程度を上回る。周波数ｆがｆ２０１より大きくなると挿入損失ＩＬ２４１は増減を繰り返すが、３６ｄｂ程度以上の減衰量を維持する。周波数ｆ２００付近の信号は、バラン２を通過し易い。すなわち、周波数ｆ２００付近の周波数帯を通過帯域とするバンドパスフィルタに求められる所望の特性から、バラン２の特性が乖離することが抑制されている。
【００８４】
図１６は、図１３に示されるキャパシタ導体パターン６１１の面積を小さくした場合の挿入損失ＩＬ２４２と、および図１３のバラン２の元々の挿入損失ＩＬ２４１とを併せて示す図である。キャパシタ導体パターン６１１の面積を小さくすると、キャパシタＣ２２３の容量が小さくなる。その結果、バラン２の特性が変化し、図１６に示されるように挿入損失がＩＬ２４１からＩＬ２４２に変化する。キャパシタ導体パターン６１１の面積を変更することにより、バラン２の特性を所望の特性に合わせて調整することができる。
【００８５】
実施の形態２においては、図１３に示されるように、キャパシタ導体パターン６１１および６２１が、側面に配置されている接地端子Ｐ２６の部分および接地端子Ｐ２５の部分にそれぞれ接続される構成について説明した。キャパシタ導体パターン６１１および６２１が接地端子に接続される構成は、図１３に示される構成に限定されない。たとえば、キャパシタ導体パターン６１１および６２１が、底面ＢＦ４２に規則的に配置された別個のＬＧＡ（Land  Grid  Array）端子に、積層方向に伸びるビア導体パターンによってそれぞれ接続されているという構成でもよい。
【００８６】
実施の形態２においては、図１０に示される端子Ｐ２６が接地端子である場合について説明した。図１７に示されるバラン２Ａのように、端子Ｐ２６をＤＣフィード端子Ｐｄｃとして使用することができる。インダクタＬ２１４は、ＤＣフィード端子Ｐｄｃに接続されている。インダクタＬ２１４の両端が端子Ｐ２２およびＰ２３にそれぞれ電気的に接続されているため、ＤＣフィード端子Ｐｄｃに印加する電圧を変化させることにより、端子Ｐ２２およびＰ２３の直流電位を調整することができる。
【００８７】
以上、実施の形態２および変形例に係る電子部品によれば、電子部品の特性が所望の特性から乖離することを抑制することができる。
【００８８】
［実施の形態３］
実施の形態１および２においては、実施の形態に係る電子部品が有する信号路の代替経路の数が１つである場合について説明した。実施の形態に係る電子部品が有する信号路の代替経路の数は２つ以上であってもよい。実施の形態３においては、電子部品が有する信号路の代替経路の数が２つである場合について説明する。
【００８９】
図１８は、実施の形態３に係る電子部品の一例であるバンドパスフィルタ３の等価回路図である。バンドパスフィルタ３の構成は、図１のバンドパスフィルタ１のキャパシタ電極１３２がキャパシタ電極３３２に置き換えられるとともに、キャパシタ電極３３３および端子Ｐ３５が追加されている点である。これら以外は同様であるため、説明を繰り返さない。
【００９０】
図１８に示されるように、キャパシタ電極３３２は、端子Ｐ１４に接続されている。キャパシタ電極３３３は、端子Ｐ３５に接続されている。端子Ｐ３５は、接地点に接続される接地端子である。キャパシタ電極３３２は、キャパシタ電極１３０とともにキャパシタＣ３２２を形成している。キャパシタ電極３３３は、キャパシタ電極３３２とともにキャパシタＣ３２３を形成している。図１８においては、キャパシタＣ３２２とＣ３２３とで共通する電極を１つのキャパシタ電極３３２として図示している。
【００９１】
キャパシタ電極３３２から接地点との端子Ｐ１４の接続部分までの経路のインダクタンスは、キャパシタ電極１３０から接地点との端子Ｐ１３の接続部分までの経路のインダクタンスよりも小さい。キャパシタ電極３３３から接地点との端子Ｐ３５の接続部分までの経路のインダクタンスは、キャパシタ電極３３２から接地点との端子Ｐ１４の接続部分までの経路のインダクタンスよりも小さい。そのため、バンドパスフィルタ３の内部で信号伝達が滞ることが抑制される。その結果、バンドパスフィルタ３の特性が所望の特性から乖離することを抑制することができる。
【００９２】
［実施の形態３の変形例］
図１９は、実施の形態３の変形例に係る電子部品の一例であるバンドパスフィルタ３Ａの等価回路図である。バンドパスフィルタ３Ａの構成は、図９のバンドパスフィルタ１Ａの構成に、キャパシタ電極３３２Ａ，３３３および端子Ｐ３５が加えられた構成である。これら以外は同様であるため、説明を繰り返さない。
【００９３】
図１９に示されるように、キャパシタ電極３３３は、端子Ｐ３５に接続されている。端子Ｐ３５は、接地点に接続される接地端子である。キャパシタ電極３３２Ａは、キャパシタ電極１３２に接続されている。キャパシタ電極３３３は、キャパシタ電極３３２ＡとともにキャパシタＣ３２３Ａを形成している。
【００９４】
キャパシタ電極１３２から３３２Ａまでの経路のインダクタンスとキャパシタ電極３３３から接地点との端子Ｐ３５の接続部分までの経路のインダクタンスとの和は、キャパシタ電極１３２から接地点との端子Ｐ１４の接続部分までの経路のインダクタンスよりも小さい。そのため、バンドパスフィルタ３Ａの内部で信号伝達が滞ることが抑制される。その結果、バンドパスフィルタ３Ａの特性が所望の特性から乖離することを抑制することができる。
【００９５】
以上、実施の形態３および変形例に係る電子部品によれば、電子部品の特性が所望の特性から乖離することを抑制することができる。
【００９６】
今回開示された各実施の形態は、矛盾しない範囲で適宜組み合わされて実施されることも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９７】
１，１Ａ，３，３Ａ，１０  バンドパスフィルタ、２，２Ａ  バラン、１３０，１３１，１３２，１３３Ａ，１３３Ｂ，３３２，３３２Ａ，３３３  キャパシタ電極、Ｐ２５１，Ｐ２６２  部分、１３３  共通キャパシタ電極部、６１１，６２１，６２２，６３１〜６３３，６４１，６４２，６５１〜６５３  キャパシタ導体パターン、６６１，６６２，６７１，６７２，６８１，６８２，６９１，６９２，７０１，７０２，７１１，７１２，７２１〜７２３，７３１〜７３３，７４１〜７４３，７５１，７６１，７７１，７８１  インダクタ導体パターン、７９１  線路導体パターン、Ｃ１２１〜Ｃ１２２，Ｃ２２１〜Ｃ２２４，Ｃ３２２，Ｃ３２３，Ｃ３２３Ａ  キャパシタ、ＤＭ４０  方向識別マーク、Ｌ１１１，Ｌ２１１〜Ｌ２１６  インダクタ、ＬＣ３１，ＬＣ３２  並列共振器、ＬＰ３０  ローパスフィルタ、Ｌｙｒ６１〜Ｌｙｒ８０  誘電体層、Ｐ１１〜Ｐ１４，Ｐ２１〜Ｐ２６，Ｐ３５  端子、ＰＬ１４１，ＰＬ１４２  寄生インダクタ、Ｐｄｃ  ＤＣフィード端子、Ｖ６３４，Ｖ６５４，Ｖ６６３，Ｖ６６４，Ｖ６７３，Ｖ６７４，Ｖ６８３，Ｖ６８４，Ｖ６９３，Ｖ６９４，Ｖ７０３，Ｖ７０４，Ｖ７１３，Ｖ７２５，Ｖ７２６，Ｖ７３４〜Ｖ７３６，Ｖ７４４〜Ｖ７４６，Ｖ７５２，Ｖ７６２，Ｖ７８２  ビア導体パターン。
【図１】
2018198608.tif 000003
【図２】
2018198608.tif 000004
【図３】
2018198608.tif 000005
【図４】
2018198608.tif 000006
【図５】
2018198608.tif 000007
【図６】
2018198608.tif 000008
【図７】
2018198608.tif 000009
【図８】
2018198608.tif 000010
【図９】
2018198608.tif 000011
【図１０】
2018198608.tif 000012
【図１１】
2018198608.tif 000013
【図１２】
2018198608.tif 000014
【図１３】
2018198608.tif 000015
【図１４】
2018198608.tif 000016
【図１５】
2018198608.tif 000017
【図１６】
2018198608.tif 000018
【図１７】
2018198608.tif 000019
【図１８】
2018198608.tif 000020
【図１９】
2018198608.tif 000021
【手続補正書】
【提出日】令和1年8月19日(2019.8.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
【図１】本発明に係る電子部品の一例であるバンドパスフィルタの等価回路図である。
【図２】比較例に係るバンドパスフィルタの等価回路図である。
【図３】図２のバンドパスフィルタの挿入損失を示す図である。
【図４】図２のバンドパスフィルタの等価回路図に、キャパシタ電極から、接地点との接地端子の接続部分までの信号路に発生する寄生インダクタを反映させた等価回路図である。
【図５】図４のバンドパスフィルタの挿入損失と、図３の挿入損失とを併せて示す図である。
【図６】図１のバンドパスフィルタの等価回路図に、キャパシタ電極から接地点との接地端子の接続部分までの信号路に発生する寄生インダクタを反映させた等価回路図である。
【図７】図６のバンドパスフィルタの挿入損失と、図４のバンドパスフィルタの挿入損失とを併せて示す図である。
【図８】図６のキャパシタ電極の面積を変更した場合の挿入損失と、図６のバンドパスフィルタの元々の挿入損失とを併せて示す図である。
【図９】実施の形態１の変形例に係る電子部品の一例であるバンドパスフィルタの等価回路図である。
【図１０】実施の形態２に係る電子部品の一例であるバランの等価回路図である。
【図１１】図１０のバランの外観斜視図である。
【図１２】図１１のバランの積層構造の一例を示す分解斜視図である。
【図１３】図１２に示される誘電体層の一部分を示す図である。
【図１４】図１２に示される誘電体層の他の部分を示す図である。
【図１５】図１０のバランの挿入損失を示す図である。
【図１６】図１３のキャパシタ導体パターンの面積を変更した場合の挿入損失と、および図１３のバランの元々の挿入損失とを併せて示す図である。
【図１７】実施の形態２の変形例に係る電子部品の一例であるバランの等価回路図である。
【図１８】実施の形態３に係る電子部品の一例であるバンドパスフィルタの等価回路図である。
【図１９】実施の形態３の変形例に係る電子部品の一例であるバンドパスフィルタの等価回路図である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
インダクタＬ１１１とキャパシタＣ１２１とは、端子Ｐ１１とＰ１３との間で並列に接続され、ＬＣ並列共振器を構成している。当該ＬＣ並列共振器の共振周波数は、ｆ１６０である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
図１５は、図１０のバラン２の挿入損失ＩＬ２４１を示す図である。挿入損失ＩＬ２４１は、端子Ｐ２１に入力された信号のうち、端子Ｐ２２に伝達された信号の割合を示している。図１５に示される周波数帯域において挿入損失ＩＬ２４１は、周波数ｆ２００付近において極小となる。周波数ｆがｆ２００より大きくなると、挿入損失ＩＬ２４１は増大し、周波数ｆ２０１において３６ｄＢ程度を上回る。周波数ｆがｆ２０１より大きくなると挿入損失ＩＬ２４１は増減を繰り返すが、３６ｄＢ程度以上の減衰量を維持する。周波数ｆ２００付近の信号は、バラン２を通過し易い。すなわち、周波数ｆ２００付近の周波数帯を通過帯域とするバンドパスフィルタに求められる所望の特性から、バラン２の特性が乖離することが抑制されている。
【国際調査報告】
2018198608.tif 000022
2018198608.tif 000023