(57)【要約】  マトリクスコンバータ制御装置は、マトリクスコンバータが有する複数のスイッチング素子のオン及びオフを制御するための複数の入力ＰＷＭ信号の論理の変化タイミングに対応する複数の遅延回路を備える。複数の遅延回路は、具体的には、第一遅延回路（６１）、第二遅延回路（６２）、第三遅延回路（６３）、第四遅延回路（６４）、及び、第五遅延回路（６５）である。複数の遅延回路のそれぞれは、当該遅延回路に対応する変化タイミングにおいて、入力ＰＷＭ信号を、当該遅延回路に対して設定された遅延量だけ遅延させて出力する。
2019187821.tif 000002
【特許請求の範囲】
【請求項１】
マトリクスコンバータが有する複数のスイッチング素子のオン及びオフを制御するための複数のＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号の論理の変化タイミングに対応する複数の遅延回路を備え、
前記複数の遅延回路のそれぞれは、当該遅延回路に対応する前記変化タイミングを起点とする期間において、前記複数のＰＷＭ信号のうち、前記複数のスイッチング素子に含まれる対象スイッチング素子を制御するための対象ＰＷＭ信号を、当該遅延回路に対して設定された遅延量だけ遅延させて出力する
マトリクスコンバータ制御装置。
【請求項２】
さらに、
前記複数の遅延回路の出力の論理積を第一信号として出力するＡＮＤ回路と、
前記複数の遅延回路の出力の論理和を第二信号として出力するＯＲ回路とを備える
請求項１に記載のマトリクスコンバータ制御装置。
【請求項３】
さらに、前記対象ＰＷＭ信号を前記対象スイッチング素子に出力し、前記変化タイミングのそれぞれにおいて、前記対象スイッチング素子に出力される信号を前記対象ＰＷＭ信号から前記第一信号及び前記第二信号のいずれかに切り替える制御回路を備える
請求項２に記載のマトリクスコンバータ制御装置。
【請求項４】
前記対象ＰＷＭ信号を信号処理の対象とする前記複数の遅延回路の総数は、５つである
請求項１〜３のいずれか１項に記載のマトリクスコンバータ制御装置。
【請求項５】
前記変化タイミングは、増加及び減少を周期的に繰り返すカウント値と、値の異なる２つの閾値との比較に基づいて定められる
請求項１〜４のいずれか１項に記載のマトリクスコンバータ制御装置。
【請求項６】
請求項１〜５のいずれか１項に記載のマトリクスコンバータ制御装置と、
前記マトリクスコンバータとを備える
電力変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、マトリクスコンバータ制御装置、及び、これを用いた電力変換システムに関する。
【背景技術】
【０００２】
交流電源から新たな周波数の交流電力を生成することができる電力変換装置として、マトリクスコンバータが提案されている。特許文献１には、交流電源が低電圧になった場合でも、回転電機のトルク制御を行うことができるマトリクスコンバータが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−２２０３２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
マトリクスコンバータは、多くのスイッチング素子を備えるため、マトリクスコンバータを制御するための制御アルゴリズムは複雑である。したがって、汎用の集積回路などでマトリクスコンバータを制御することは難しく、カスタマイズされた集積回路などが必要となる。【０００５】
本開示は、汎用性が高められたマトリクスコンバータ制御装置、及び、これを備える電力変換システムを提供する。
【課題を解決するための手段】
【０００６】
本開示の一態様に係るマトリクスコンバータ制御装置は、マトリクスコンバータが有する複数のスイッチング素子のオン及びオフを制御するための複数のＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号の論理の変化タイミングに対応する複数の遅延回路を備え、前記複数の遅延回路のそれぞれは、当該遅延回路に対応する前記変化タイミングを起点とする期間において、前記複数のＰＷＭ信号のうち、前記複数のスイッチング素子に含まれる対象スイッチング素子を制御するための対象ＰＷＭ信号を、当該遅延回路に対して設定された遅延量だけ遅延させて出力する。【０００７】
本開示の一態様に係る電力変換システムは、前記マトリクスコンバータ制御装置と、前記マトリクスコンバータとを備える。
【発明の効果】
【０００８】
本開示によれば、汎用性の高い、マトリクスコンバータ制御装置、及び、これを備える電力変換システムが実現される。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態に係るマトリクスコンバータ制御システムの概略構成を示す図である。
【図２】図２は、マトリクスコンバータの一部を示す図である。
【図３】図３は、ＰＷＭ０１〜ＰＷＭ０４の論理の切り替えタイミングの一例を示す図である。
【図４】図４は、電圧転流方式におけるＰＷＭ０１〜ＰＷＭ０４の論理の切り替えタイミングの一例を示す図である。
【図５】図５は、電流転流方式におけるＰＷＭ０１〜ＰＷＭ０４の論理の切り替えタイミングの一例を示す図である。
【図６】図６は、実施の形態に係るマトリクスコンバータ制御装置の構成を示す図である。
【図７】図７は、６種類の基本波形を説明するための図である。
【図８】図８は、比較例に係る転流挿入回路の構成を示す図である。
【図９】図９は、比較例に係る転流挿入回路の動作のフローチャートである。
【図１０】図１０は、転流波形の重複を説明するための図である。
【図１１】図１１は、実施の形態に係る転流挿入回路の構成を示す図である。
【図１２】図１２は、実施の形態に係る転流挿入回路の動作例１のフローチャートである。
【図１３】図１３は、動作例１における、入力ＰＷＭ信号、５つの遅延回路の出力、及び、出力ＰＷＭ信号の関係を示す図である。
【図１４】図１４は、実施の形態に係る転流挿入回路の動作例２のフローチャートである。
【図１５】図１５は、動作例２における、入力ＰＷＭ信号、５つの遅延回路の出力、及び出力ＰＷＭ信号の関係を示す第一の図である。
【図１６】図１６は、動作例２における、入力ＰＷＭ信号、５つの遅延回路の出力、及び出力ＰＷＭ信号の関係を示す第二の図である。
【発明を実施するための形態】
【００１０】
以下、実施の形態にについて、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１１】
なお、各図は模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化される場合がある。
【００１２】
（実施の形態）
［全体構成］
以下、実施の形態に係る電力変換システムの構成について図面を用いて説明する。図１は、実施の形態に係る電力変換システムの概略構成を示す図である。
【００１３】
図１に示されるように、実施の形態に係る電力変換システム１００は、マトリクスコンバータ１０と、マトリクスコンバータ制御装置２０とを備える。また、図１では、三相交流電源３０、及び、電動機４０も図示されている。
【００１４】
マトリクスコンバータ１０は、三相交流電源３０から得られる三相交流電力を周波数または電圧が異なる交流電力に変換する電力変換回路である。マトリクスコンバータ１０は、電動機４０の第一線（Ｕ）、第二線（Ｖ）、及び、第三線（Ｗ）のそれぞれに対して、６つのスイッチング素子（以下、ＳＷと簡略化して記載する）を備える。
【００１５】
マトリクスコンバータ１０は、例えば、電動機４０の第一線（Ｕ）に対してＳＷ０１、ＳＷ０２、ＳＷ０３、ＳＷ０４、ＳＷ０５、及び、ＳＷ０６を備える。ＳＷ０１及びＳＷ０２の組は、三相交流電源３０の第一線（Ｒ）と電動機４０の第一線（Ｕ）との電気的な接続をオン及びオフする双方向スイッチを構成する。ＳＷ０３及びＳＷ０４の組は、三相交流電源３０の第二線（Ｓ）と電動機４０の第一線（Ｕ）との電気的な接続をオン及びオフする双方向スイッチを構成する。ＳＷ０５及びＳＷ０６の組は、三相交流電源３０の第三線（Ｔ）と電動機４０の第一線（Ｕ）との電気的な接続をオン及びオフする双方向スイッチを構成する。
【００１６】
同様に、マトリクスコンバータ１０は、電動機４０の第二線（Ｖ）に対してＳＷ０７、ＳＷ０８、ＳＷ０９、ＳＷ１０、ＳＷ１１、及び、ＳＷ１２を備える。マトリクスコンバータ１０は、電動機４０の第三線（Ｗ）に対してＳＷ１３、ＳＷ１４、ＳＷ１５、ＳＷ１６、ＳＷ１７、及び、ＳＷ１８を備える。
【００１７】
マトリクスコンバータ制御装置２０は、ＳＷ０１〜ＳＷ１８のオン及びオフを制御するためのＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）出力信号として、ＰＷＭ０１〜ＰＷＭ１８を出力する。なお、ＳＷとＰＷＭとは数字によって対応関係が定められ、例えば、ＳＷ０１はＰＷＭ０１によってオン及びオフされる。以下では、ＰＷＭがハイレベルの場合にＳＷがオンし、ＰＷＭがローレベルの場合にＳＷがオフするとして説明が行われる。
【００１８】
このような電力変換システム１００は、交流電力の変換回数が１回で済むため高効率である利点を有する。また、電力変換システム１００は、ＤＣ整流を行わないため、高調波電流が抑制される利点を有する。また、電力変換システム１００は、三相インバータシステムにおいて必要な電解コンデンサを有していない。電界コンデンサは、比較的寿命が短く、三相インバータシステム全体の２０〜４０％の体積を占める場合もある。したがって、電力変換システム１００は、長寿命化が可能である利点、及び、小型化が図れる利点も有する。
【００１９】
ところで、マトリクスコンバータ制御装置２０は、転流制御を行う。図２に示されるように、転流制御において、マトリクスコンバータ制御装置２０は、オフ状態のＳＷ０１及びＳＷ０２をオン状態に切り替え、かつ、オン状態のＳＷ０３及びＳＷ０４をオフ状態に切り替える。図２は、マトリクスコンバータ１０の一部を示す図である。
【００２０】
このような転流制御において、マトリクスコンバータ制御装置２０は、図３に示されるようにＰＷＭ０１〜ＰＷＭ０４の論理を同時に変更することにより、ＳＷ０１及びＳＷ０２のオン、及び、ＳＷ０３及びＳＷ０４のオフを同時に行うことはできない。図３は、ＰＷＭ０１〜ＰＷＭ０４の論理の切り替えタイミングの一例を示す図である。
【００２１】
ＳＷ０１及びＳＷ０２のオンとＳＷ０３及びＳＷ０４のオフとが同時に行われると、ＳＷ０１〜ＳＷ０４が瞬間的に全てオン（短絡）となり、第一線（Ｕ）及び第二線（Ｓ）の短絡が生じる可能性がある。また、ＳＷ０１〜ＳＷ０４が瞬間的に全てオフ（開放）となり、電動機４０からの還流経路が無くなってしまう可能性もある。つまり、ＳＷ０１及びＳＷ０２のオン、及び、ＳＷ０３及びＳＷ０４のオフが同時に行われると、マトリクスコンバータ１０が破壊されてしまう可能性がある。
【００２２】
そこで、マトリクスコンバータ制御装置２０は、転流制御において、ＰＷＭ０１〜ＰＷＭ０４の論理の変化タイミングをずらす。マトリクスコンバータ制御装置２０は、例えば、電圧の大小を基準に転流を行う場合には図４に示されるようなタイミングでＰＷＭ０１〜ＰＷＭ０４の論理の切り替えることにより、ＳＷ０１及びＳＷ０２のオンとＳＷ０３及びＳＷ０４のオフとを行う。図４は、電圧転流方式におけるＰＷＭ０１〜ＰＷＭ０４の論理の切り替えタイミングの一例を示す図である。また、マトリクスコンバータ制御装置２０は、電流の向きを基準に転流を行う場合には図５に示されるようなタイミングでＰＷＭ０１〜ＰＷＭ０４の論理の切り替えることにより、ＳＷ０１及びＰＷＭ０２のオンとＳＷ０３及びＳＷ０４のオフとを行う。図５は、電流転流方式におけるＰＷＭ０１〜ＰＷＭ０４の論理の切り替えタイミングの一例を示す図である。
【００２３】
なお、図３及び図４の例では、タイミングｔ１〜タイミングｔ２、タイミングｔ２〜タイミングｔ３、タイミングｔ３〜タイミングｔ４の３タイムステップで転流が行われているが、４タイムステップ以上で転流が行われる場合もある。
【００２４】
［マトリクスコンバータ制御装置の構成］
次に、マトリクスコンバータ制御装置２０の構成について詳細に説明する。図６は、マトリクスコンバータ制御装置２０の構成を示す図である。
【００２５】
図６に示されるように、マトリクスコンバータ制御装置２０は、周期制御回路２１と、第一基本波形生成回路２２と、第二基本波形生成回路２３と、第三基本波形生成回路２４と、転流挿入回路０１〜転流挿入回路１８とを備える。
【００２６】
周期制御回路２１は、周期レジスタ２１ａ及びバイナリカウンタ２１ｂを有する。バイナリカウンタ２１ｂは、周期レジスタ２１ａに格納された設定値までカウントアップを行い、カウントアップの終了後は、周期レジスタ２１ａに格納された設定値までカウントダウンを行う。バイナリカウンタ２１ｂは、このような動作を繰り返す。つまり、バイナリカウンタ２１ｂが出力するカウント値は、増加及び減少を周期的に繰り返す。バイナリカウンタ２１ｂは、カウント値を第一比較回路２２ａ、第二比較回路２３ａ、及び、第三比較回路２４ａのそれぞれに出力する。
【００２７】
第一基本波形生成回路２２は、コンペアレジスタＡ１と、コンペアレジスタＢ１と、第一比較回路２２ａとを備える。第一比較回路２２ａは、バイナリカウンタ２１ｂから出力されるカウント値と、コンペアレジスタＡ１の設定値と、コンペアレジスタＢ１の設定値とを比較することにより、６種類の基本波形を生成する。図７は、６種類の基本波形を説明するための図である。図７に示される三角波は、バイナリカウンタ２１ｂから出力されるカウント値を示す。コンペアＡ１は、コンペアレジスタＡ１の設定値を示し、コンペアＢ１は、コンペアレジスタＢ１の設定値を示す。ベースＰＷＭ０１〜ベースＰＷＭ０６は、第一比較回路２２ａによって生成される６種類の基本波形である。ベースＰＷＭ０１〜ベースＰＷＭ０６は、転流挿入回路０１〜転流挿入回路０６に１対１で対応し、第一比較回路２２ａは、ベースＰＷＭ０１〜ベースＰＷＭ０６のそれぞれを対応する転流挿入回路に出力する。なお、ベースＰＷＭは、入力ＰＷＭ信号とも記載される。
【００２８】
第二基本波形生成回路２３は、コンペアレジスタＡ２と、コンペアレジスタＢ２と、第二比較回路２３ａとを備える。第三基本波形生成回路２４は、コンペアレジスタＡ３と、コンペアレジスタＢ３と、第三比較回路２４ａとを備える。第二基本波形生成回路２３、及び、第三基本波形生成回路２４の構成は、第一基本波形生成回路２２と同様の構成であり、詳細な説明が省略される。
【００２９】
転流挿入回路０１は、ベースＰＷＭ０１を入力ＰＷＭ信号として、ベースＰＷＭ０１の論理の変化タイミングを遅延させたＰＷＭ０１を出力する。これにより、上記図４または図５のように、ＰＷＭ０１の論理の変化タイミングと、ＰＷＭ０２〜ＰＷＭ０４の論理の変化タイミングとをずらすことができる。なお、遅延は０の場合もある。転流挿入回路０２〜転流挿入回路１８についても同様である。
【００３０】
［比較例に係る転流挿入回路の構成及び動作］
マトリクスコンバータ制御装置２０が備える転流挿入回路の構成及び動作を説明する前に、比較例に係る転流挿入回路の構成及び動作について説明する。図８は、比較例に係る転流挿入回路の構成を示す図である。図９は、比較例に係る転流挿入回路の動作のフローチャートである。
【００３１】
図８に示されるように、比較例に係る転流挿入回路５０は、複数の遅延回路（具体的には、遅延回路１〜ｎ）と、転流制御回路５１と、転流動作選択レジスタ５２と、転流時間設定レジスタ５３と、マルチプレクサ５４とを備える。
【００３２】
複数の遅延回路のそれぞれは、当該遅延回路に対してあらかじめ定められた遅延量だけ入力ＰＷＭ信号を遅延させて常時出力している。
【００３３】
転流制御回路５１は、通常、マルチプレクサ５４を制御することにより入力ＰＷＭ信号をそのまま出力している（Ｓ１１）。転流制御回路５１は、入力ＰＷＭ信号の論理が変化したか否かを判定する（Ｓ１２）。転流制御回路５１は、入力ＰＷＭ信号の論理が変化するまでは（Ｓ１２でＮｏ）、入力ＰＷＭ信号をそのまま出力する（Ｓ１１）。転流制御回路５１は、入力ＰＷＭ信号の論理が変化すると（Ｓ１２でＹｅｓ）、転流動作選択レジスタ５２の設定値に応じて複数の遅延回路１〜ｎのいずれかを選択し、マルチプレクサ５４を制御することにより、選択した遅延回路から出力される信号を出力ＰＷＭ信号として出力する（Ｓ１３）。
【００３４】
次に、転流制御回路５１は、入力ＰＷＭ信号の論理が変化してから転流時間設定レジスタ５３の設定値によって定められる時間が経過したか否かを判定する（Ｓ１４）。転流制御回路５１は、入力ＰＷＭ信号の論理が変化してから転流時間設定レジスタ５３の設定値によって定められる時間が経過するまでは（Ｓ１４でＮｏ）、選択した遅延回路から出力される信号を出力ＰＷＭ信号として出力する（Ｓ１３）。転流制御回路５１は、入力ＰＷＭ信号の論理が変化してから転流時間設定レジスタ５３の設定値によって定められる時間が経過したと判定すると（Ｓ１４でＹｅｓ）、マルチプレクサ５４を制御することにより、入力ＰＷＭ信号をそのまま出力する（Ｓ１１）。
【００３５】
このような比較例に係る転流挿入回路５０においては、転流波形（つまり、図４及び図５に示される波形。言い換えれば、転流パターン。）の数に対応して多くの遅延回路が必要となる。これまでに様々な転流波形が提案されており、今後も新たな転流波形が提案されると予想されるため、様々な転流波形に対応するために必要な遅延回路の数は膨大となる。したがって、全ての転流波形に対応した転流挿入回路５０を実現することは難しく、実際には、転流波形が限定される。転流波形が限定されると、マトリクスコンバータ制御装置２０の汎用性が低下する。また、効率的な電力変化を実現できない可能性がある。
【００３６】
また、比較例に係る転流挿入回路５０は、転流波形の重複に対する対応も困難である。図１０は、転流波形の重複を説明するための図である。図１０の（ａ）に示されるように、入力ＰＷＭ信号の論理が変化する時間間隔Ｔが長い場合には、最初の論理変化時の転流波形Ｗ１と、次の論理変化時の転流波形Ｗ２とが重複することはない。しかしながら、図１０の（ｂ）〜（ｄ）に示されるように、入力ＰＷＭ信号の論理が変化する時間間隔Ｔが長い場合には、最初の論理変化時の転流波形Ｗ１と、次の論理変化時の転流波形Ｗ２とが重複する。この場合、転流波形Ｗ１及び転流波形Ｗ２のどちらかを無視するのではなく、転流波形Ｗ１及び転流波形Ｗ２合成した波形が必要となる。ところが、図１０の（ｂ）〜（ｄ）に示されるように、時間間隔Ｔの長さによって重複させた波形が異なるため、重複させた転流波形を全て網羅するためには膨大な数の遅延回路が必要となる。
【００３７】
以上比較例に係る転流挿入回路５０を参照して説明したように、マトリクスコンバータ制御装置２０が備える転流挿入回路は、複数の転流波形に対応する必要がある。また、マトリクスコンバータ制御装置２０が備える転流挿入回路は、転流波形の重複に対応する必要がある。全ての転流波形を準備することはコスト面で難しく、用途に応じて転流波形を限定した転流挿入回路が用いられることが一般的である。また、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）のような高価なプログラマブルロジック回路を使って転流挿入回路を実現し、用途に応じて転流波形を変更する場合もある。
【００３８】
［実施の形態に係る転流挿入回路の構成］
このような課題を鑑み、マトリクスコンバータ制御装置２０には図１１に示される転流挿入回路６０が用いられている。図１１は、実施の形態に係る転流挿入回路６０の構成を示す図である。
【００３９】
転流挿入回路６０は、第一遅延回路６１、第二遅延回路６２、第三遅延回路６３、第四遅延回路６４、及び、第五遅延回路６５の５つの遅延回路と、転流制御回路６６と、ＡＮＤ回路６７と、ＯＲ回路６８と、マルチプレクサ６９とを備える。
【００４０】
なお、以下の説明では、転流挿入回路６０は、図６の転流挿入回路０１に相当するものとして説明が行われる。つまり、転流挿入回路６０の制御対象は、ＳＷ０１であり、図１１における入力ＰＷＭ信号は、ベースＰＷＭ０１であり、図１１における出力ＰＷＭ信号は、ＰＷＭ０１である。なお、マトリクスコンバータ制御装置２０においては、転流挿入回路０２〜転流挿入回路１８についても転流挿入回路６０と同様の構成である。
【００４１】
５つの遅延回路のそれぞれは、時間設定レジスタと、論理設定レジスタと、出力生成回路とを備える。５つの遅延回路は、図７のベースＰＷＭ０１〜ベースＰＷＭ０６の論理の変化タイミング（１）〜タイミング（５）に１対１で対応する。５つの遅延回路は、転流波形を出力するタイミングが異なる。
【００４２】
第一遅延回路６１（より具体的には、出力生成回路６１ｂ）は、タイミング（１）を起点とする期間（具体的には、後述の完了時間が経過するまでの一定の期間）において入力ＰＷＭ信号を時間設定レジスタ６１ａの設定値が示す遅延時間だけ遅延させて出力する遅延出力動作を行う。なお、遅延時間は０であってもよく、本明細書中では、遅延させて出力するには遅延時間０だけ遅延させて（つまり、遅延させないで）出力する場合が含まれる。第一遅延回路６１は、タイミング（２）〜タイミング（５）においては遅延出力動作を行わない。タイミング（１）は、バイナリカウンタ２１ｂのカウントアップ時にカウント値とコンペアレジスタＡ１の設定値とが一致するタイミングである。
【００４３】
第二遅延回路６２（より具体的には、出力生成回路６２ｂ）は、タイミング（２）を起点とする期間において入力ＰＷＭ信号を時間設定レジスタ６２ａの設定値が示す遅延時間だけ遅延させて出力する遅延出力動作を行う。タイミング（２）は、バイナリカウンタ２１ｂのカウントダウン時にカウント値とコンペアレジスタＡ１の設定値とが一致するタイミングである。第二遅延回路６２は、タイミング（１）、タイミング（３）〜タイミング（５）においては遅延出力動作を行わない。
【００４４】
第三遅延回路６３（より具体的には、出力生成回路６３ｂ）は、タイミング（３）を起点とする期間において入力ＰＷＭ信号を時間設定レジスタ６３ａの設定値が示す遅延時間だけ遅延させて出力する遅延出力動作を行う。タイミング（３）は、バイナリカウンタ２１ｂのカウントアップ時にカウント値とコンペアレジスタＢ１の設定値とが一致するタイミングである。第三遅延回路６３は、タイミング（１）、タイミング（２）、タイミング（４）、タイミング（５）においては遅延出力動作を行わない。
【００４５】
第四遅延回路６４（より具体的には、出力生成回路６４ｂ）は、タイミング（４）を起点とする期間において入力ＰＷＭ信号を時間設定レジスタ６４ａの設定値が示す遅延時間だけ遅延させて出力する遅延出力動作を行う。タイミング（４）は、バイナリカウンタ２１ｂのカウントダウン時にカウント値とコンペアレジスタＢ１の設定値とが一致するタイミングである。第四遅延回路６４は、タイミング（１）〜タイミング（３）、タイミング（５）においては遅延出力動作を行わない。
【００４６】
第五遅延回路６５（より具体的には、出力生成回路６５ｂ）は、タイミング（５）を起点とする期間において入力ＰＷＭ信号を時間設定レジスタ６５ａの設定値が示す遅延時間だけ遅延させて出力する遅延出力動作を行う。タイミング（５）は、バイナリカウンタ２１ｂのカウント値が最大となるタイミング（言い換えれば、オーバーフロータイミング）、及び、カウント値が０にリセットされたタイミング（言い換えれば、アンダーフロータイミング）である。第五遅延回路６５は、タイミング（１）〜タイミング（４）においては遅延出力動作を行わない。
【００４７】
５つの遅延回路のそれぞれは、タイミング（１）〜（５）を通知する起動信号に基づいて遅延出力動作を開始する。また、５つの遅延回路のそれぞれは、当該遅延回路が有する時間設定レジスタの設定値が示す完了時間が経過すると、完了信号を転流制御回路６６に出力し、遅延出力動作を停止する。５つの遅延回路のそれぞれは、遅延出力動作の停止中に、ＡＮＤ回路６７にはハイレベルの信号を出力し、ＯＲ回路６８にはローレベルの信号を出力する。
【００４８】
このように、５つの遅延回路のそれぞれは、当該遅延回路に対応するタイミングにおいて、スイッチング素子（例えば、ＳＷ０１）を制御するための入力ＰＷＭ信号（例えば、ベースＰＷＭ０１）を、当該遅延回路に対して設定された遅延量だけ遅延させて出力ＰＷＭ信号（例えば、ＰＷＭ０１）として出力する。
【００４９】
ＡＮＤ回路６７は、５つの遅延回路の出力の論理積を出力する。ＡＮＤ回路６７の出力は、ＡＮＤ出力とも記載される。ＡＮＤ出力は、第一信号に相当する。
【００５０】
ＯＲ回路６８は、５つの遅延回路の出力の論理和を出力する。ＯＲ回路６８の出力は、ＯＲ出力とも記載される。ＯＲ出力は、第二信号に相当する。
【００５１】
マルチプレクサ６９は、転流制御回路６６の制御に基づいて、入力ＰＷＭ信号そのものである基本波出力、ＯＲ出力、及び、ＡＮＤ出力を選択的に出力するセレクタである。
【００５２】
［実施の形態に係る転流挿入回路の動作例１］
次に、転流挿入回路６０の動作例１について説明する。図１２は、転流挿入回路６０の動作例１のフローチャートである。図１３は、動作例１における、入力ＰＷＭ信号、５つの遅延回路の出力、及び、出力ＰＷＭ信号の関係を示す図である。
【００５３】
まず、転流制御回路６６は、マルチプレクサ６９を基本波出力に切り替える。（Ｓ２１）。この状態で、タイミング（１）を通知する起動信号が５つの遅延回路及び転流制御回路６６によって取得される（Ｓ２２）。タイミング（１）を通知する起動信号は、例えば、バイナリカウンタ２１ｂのカウントアップ時にカウント値とコンペアレジスタＡ１の設定値とが一致したタイミングで取得される。
【００５４】
そうすると、第一遅延回路６１による遅延出力動作が行われる（Ｓ２３）。第一遅延回路６１は、具体的には、入力ＰＷＭ信号を時間設定レジスタ６１ａの設定値が示す遅延時間だけ遅延させて出力する。遅延された入力ＰＷＭ信号は、ＡＮＤ回路６７及びＯＲ回路６８の両方に出力される。
【００５５】
転流制御回路６６は、第一遅延回路６１の論理設定レジスタ６１ｃの設定値を論理指示信号として取得し、当該設定値に応じてマルチプレクサ６９の出力を切り替える（Ｓ２４）。
【００５６】
論理設定レジスタ６１ｃの設定値がＯＲ出力を示す場合には、転流制御回路６６は、マルチプレクサ６９をＯＲ出力に切り替える。図１３の（ａ）に示されるように、上記ステップＳ２２においては、第一遅延回路６１以外の４つの遅延回路は、ＯＲ回路６８にはローレベルの信号を出力している。したがって、ステップＳ２４においてマルチプレクサ６９がＯＲ出力に切り替えられた場合には、結果として第一遅延回路６１のＯＲ回路６８への出力がそのまま出力ＰＷＭ信号として使用される。
【００５７】
一方、論理設定レジスタ６１ｃの設定値がＡＮＤ出力を示す場合には、転流制御回路６６は、マルチプレクサ６９をＡＮＤ出力に切り替える。図１３の（ｂ）に示されるように、上記ステップＳ２２においては、第一遅延回路６１以外の４つの遅延回路は、ＡＮＤ回路６７にはハイレベルの信号を出力している。したがって、ステップＳ２４においてマルチプレクサ６９がＡＮＤ出力に切り替えられた場合には、結果として第一遅延回路６１のＡＮＤ回路６７への出力がそのまま出力ＰＷＭ信号として使用される。
【００５８】
タイミング（１）を起点として時間設定レジスタ６１ａの設定値が示す完了時間が経過すると、第一遅延回路６１は完了信号を転流制御回路６６に出力する（Ｓ２５）。転流制御回路６６は、完了信号を取得したことをトリガとして、マルチプレクサ６９を基本波出力に切り替える（Ｓ２６）。この状態で、タイミング（２）を通知する起動信号が５つの遅延回路及び転流制御回路６６によって取得される（Ｓ２７）。タイミング（２）を通知する起動信号は、例えば、バイナリカウンタ２１ｂのカウントダウン時にカウント値とコンペアレジスタＡ１の設定値とが一致したタイミングで取得される。
【００５９】
そうすると、第二遅延回路６２による遅延出力動作が行われる（Ｓ２８）。第二遅延回路６２は、具体的には、入力ＰＷＭ信号を時間設定レジスタ６２ａの設定値が示す遅延時間だけ遅延させて出力する。遅延された入力ＰＷＭ信号は、ＡＮＤ回路６７及びＯＲ回路６８の両方に出力される。
【００６０】
転流制御回路６６は、第二遅延回路６２の論理設定レジスタ６２ｃの設定値を論理指示信号として取得し、当該設定値に応じてマルチプレクサ６９の出力を切り替える（Ｓ２９）。
【００６１】
論理設定レジスタ６２ｃの設定値がＯＲ出力を示す場合には、転流制御回路６６は、マルチプレクサ６９をＯＲ出力に切り替える。図１３の（ａ）に示されるように、上記ステップＳ２８においては、第二遅延回路６２以外の４つの遅延回路は、ＯＲ回路６８にはローレベルの信号を出力している。したがって、ステップＳ２９においてマルチプレクサ６９がＯＲ出力に切り替えられた場合には、結果として第二遅延回路６２のＯＲ回路６８への出力がそのまま出力ＰＷＭ信号として使用される。
【００６２】
一方、論理設定レジスタ６２ｃの設定値がＡＮＤ出力を示す場合には、転流制御回路６６は、マルチプレクサ６９をＡＮＤ出力に切り替える。図１３の（ｂ）に示されるように、上記ステップＳ２８においては、第二遅延回路６２以外の４つの遅延回路は、ＡＮＤ回路６７にはハイレベルの信号を出力している。したがって、ステップＳ２９においてマルチプレクサ６９がＡＮＤ出力に切り替えられた場合には、結果として第二遅延回路６２のＡＮＤ回路６７への出力がそのまま出力ＰＷＭ信号として使用される。
【００６３】
タイミング（２）を起点として時間設定レジスタ６２ａの設定値が示す完了時間が経過すると、第二遅延回路６２は完了信号を転流制御回路６６に出力する（Ｓ３０）。転流制御回路６６は、完了信号を取得したことをトリガとして、マルチプレクサ６９を基本波出力に切り替える（Ｓ３１）。以降、タイミング（３）〜（５）などにおいても同様の処理が行われる。
【００６４】
［実施の形態に係る転流挿入回路の動作例２］
動作例１で説明されたように、ＡＮＤ回路６７及びＯＲ回路６８は、転流波形の重複が生じない場合には、出力ＰＷＭ信号に影響を与えない。しかしながら、２つの転流波形の重複が生じる場合には、ＡＮＤ回路６７及びＯＲ回路６８は２つの転流波形を重複した波形を生成する。以下、このような転流挿入回路６０の動作例２について説明する。図１４は、転流挿入回路６０の動作例２のフローチャートである。図１５及び図１６は、動作例２における、入力ＰＷＭ信号、５つの遅延回路の出力、及び出力ＰＷＭ信号の関係を示す図である。
【００６５】
図１４のステップＳ４１〜ステップＳ４４は、動作例１と同様である。転流制御回路６６は、マルチプレクサ６９を基本波出力に切り替え（Ｓ４１）、この状態でタイミング（１）を通知する起動信号が５つの遅延回路及び転流制御回路６６によって取得される（Ｓ４２）。そうすると、第一遅延回路６１による遅延出力動作が行われ（Ｓ４３）、転流制御回路６６は、第一遅延回路６１の論理設定レジスタ６１ｃの設定値に応じてマルチプレクサ６９の出力をＯＲ出力及びＡＮＤ出力のいずれかに切り替える（Ｓ４４）。
【００６６】
次に、タイミング（２）を通知する起動信号が５つの遅延回路及び転流制御回路６６によって取得される（Ｓ４５）。そうすると、第二遅延回路６２による遅延出力動作が行われ（Ｓ４６）、転流制御回路６６は、第二遅延回路６２の論理設定レジスタ６２ｃの設定値に応じてマルチプレクサ６９の出力をＯＲ出力及びＡＮＤ出力のいずれかに切り替える（Ｓ４７）。つまり、動作例２では、第一遅延回路６１から完了信号が出力される前に第二遅延回路６２による遅延出力動作が行われる。したがって、転流波形の重複が生じる。ここで、ステップＳ４７でＯＲ出力が選択されている場合には、第一遅延回路６１の出力及び第二遅延回路６２の出力は、ＯＲ論理で加算され、ステップＳ４７でＡＮＤ出力が選択されている場合には、第一遅延回路６１の出力及び第二遅延回路６２の出力は、ＡＮＤ論理で加算される。つまり、図１５及び図１６に示されるように自動的に転流波形の合成が行われる。なお、図１６は、図１５よりもタイミング（２）が早いケースを示している。
【００６７】
その後、第一遅延回路６１は完了信号を転流制御回路６６に出力する（Ｓ４８）。動作例１であれば、転流制御回路６６は、マルチプレクサ６９を基本波出力に切り替える。これに対し、動作例２では、転流制御回路６６は、第二遅延回路６２が動作中であるため、マルチプレクサ６９の出力の切り替えを行わない（Ｓ４９）。
【００６８】
その後、第二遅延回路６２は完了信号を転流制御回路６６に出力する（Ｓ５０）。転流制御回路６６は、完了信号を取得したことをトリガとして、マルチプレクサ６９を基本波出力に切り替える（Ｓ５１）。
【００６９】
以上説明したように、転流挿入回路６０によれば、転流波形が重複する場合に自動的に転流波形の合成が行われる。
【００７０】
［効果等］
以上説明したように、マトリクスコンバータ制御装置２０は、マトリクスコンバータ１０が有する複数のスイッチング素子（例えば、ＳＷ０１〜ＳＷ０６）のオン及びオフを制御するための複数のＰＷＭ信号（例えば、ベースＰＷＭ０１〜ベースＰＷＭ０６）の論理の変化タイミング（図７の（１）〜（５））に対応する複数の遅延回路を備える。上記実施の形態では、複数の遅延回路は、第一遅延回路６１、第二遅延回路６２、第三遅延回路６３、第四遅延回路６４、及び、第五遅延回路６５である。複数の遅延回路のそれぞれは、当該遅延回路に対応する変化タイミングを起点とする期間において、複数のＰＷＭ信号のうち、複数のスイッチング素子に含まれる対象スイッチング素子(例えば、ＳＷ０１)を制御するための対象ＰＷＭ信号(例えば、ベースＰＷＭ０１)を、当該遅延回路に対して設定された遅延量だけ遅延させて出力する。
【００７１】
このようなマトリクスコンバータ制御装置２０は、複数のＰＷＭ信号の論理の変化タイミングに対応して複数の遅延回路を有しているため、マトリクスコンバータ制御装置２０の制御アルゴリズムが簡素化される。したがって、マトリクスコンバータ制御装置２０は、汎用性が高いマイクロコンピュータなどの安価な集積回路として実現可能である。
【００７２】
また、例えば、マトリクスコンバータ制御装置２０は、さらに、複数の遅延回路の出力の論理積を第一信号として出力するＡＮＤ回路６７と、複数の遅延回路の出力の論理和を第二信号として出力するＯＲ回路６８とを備える。
【００７３】
このようなマトリクスコンバータ制御装置２０は、転流波形の重複が生じるような場合に、転流波形を容易に合成することができる。マトリクスコンバータ制御装置２０では、比較例に係る転流挿入回路５０において転流の重複に対応するために必要だった膨大な数の遅延回路が不要である。それにもかかわらず、マトリクスコンバータ制御装置２０は、今後も更新されていく全ての転流パターンを実現することが可能となる。また、マトリクスコンバータ制御装置２０は、汎用性が高く簡素な構成を有するため、マイクロコンピュータなどの安価な集積回路として実現できる。
【００７４】
また、例えば、マトリクスコンバータ制御装置２０は、さらに、対象ＰＷＭ信号を対象スイッチング素子に出力し、上記変化タイミングのそれぞれにおいて、対象スイッチング素子に出力される信号を対象ＰＷＭ信号から第一信号及び第二信号のいずれかに切り替える転流制御回路６６を備える。
【００７５】
このようなマトリクスコンバータ制御装置２０は、上記信号の切り替えによって、対象ＰＷＭ信号の基本波形に、遅延回路によって生成される転流波形を挿入することができる。
【００７６】
また、例えば、対象ＰＷＭ信号を信号処理の対象とする複数の遅延回路の総数は、５つである。
【００７７】
このようなマトリクスコンバータ制御装置２０は、１つのＰＷＭ信号に対する遅延回路の数が５つに絞り込まれているため、回路規模の増大を抑制することができる。このようなマトリクスコンバータ制御装置２０は、マイクロコンピュータなどの安価な集積回路として実現可能である。
【００７８】
また、例えば、上記変化タイミングは、増加及び減少を周期的に繰り返すカウント値と、値の異なる２つの閾値との比較に基づいて定められる。２つの閾値は、例えば、コンペアレジスタＡ１の設定値、及び、コンペアレジスタＢ１の設定値である。
【００７９】
このようなマトリクスコンバータ制御装置２０は、カウント値と、値の異なる２つの閾値との比較に基づいて変化タイミングを定めることができる。
【００８０】
また、電力変換システム１００は、マトリクスコンバータ制御装置２０と、マトリクスコンバータ１０とを備える。
【００８１】
このような電力変換システム１００は、マトリクスコンバータ制御装置２０と同様の効果を奏する。
【００８２】
（他の実施の形態）
以上、実施の形態について説明したが、本開示は、上記実施の形態に限定されるものではない。
【００８３】
例えば、上記実施の形態では、１つの転流挿入回路は、５つの遅延回路を備えたが、１つの転流挿入回路が備える遅延回路の総数は、５つに限定されない。例えば、第五遅延回路が省略され、１つの転流挿入回路が備える遅延回路の総数は４つであってもよい。１つの転流挿入回路が備える遅延回路の総数は６つ以上であってもよい。複数の遅延回路は、ＰＷＭ信号の論理の変化タイミングに対応していればよく、個数については特に限定されない。
【００８４】
また、上記実施の形態におけるタイミングの用語は、厳密に解釈される必要はない。上記実施の形態におけるタイミングある程度の幅を持った期間として解釈されてもよい。
【００８５】
また、上記実施の形態で説明された回路構成は、一例であり、本開示は上記回路構成に限定されない。つまり、上記回路構成と同様に、本開示の特徴的な機能を実現できる回路も本開示に含まれる。例えば、上記回路構成と同様の機能を実現できる範囲で、ある素子に対して、直列又は並列に、スイッチング素子（トランジスタ）、抵抗素子、または容量素子等の素子が接続されたものも本開示に含まれる。
【００８６】
また、上記実施の形態において、制御回路等の構成要素は、ハードウェアによって実現された。しかしながら、制御回路等の構成要素は、当該構成要素に適したソフトウェアプログラムを実行することによって実現されてもよい。制御回路等の構成要素は、ＣＰＵまたはプロセッサなどのプログラム実行部が、ハードディスクまたは半導体メモリなどの記録媒体に記録されたソフトウェアプログラムを読み出して実行することによって実現されてもよい。
【００８７】
また、上記実施の形態において、特定の処理部が実行する処理を別の処理部が実行してもよい。また、上記実施の形態において説明された動作例において、複数の処理の順序が変更されてもよいし、複数の処理が並行して行われてもよい。
【００８８】
その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態、または、本開示の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。例えば、本開示は、マトリクスコンバータの制御方法として実現されてもよい。
【産業上の利用可能性】
【００８９】
本開示のマトリクスコンバータ制御装置は、交流電源から新たな周波数の交流電力を生成することができる電力変換装置として有用である。
【符号の説明】
【００９０】
１０  マトリクスコンバータ
２０  マトリクスコンバータ制御装置
２１  周期制御回路
２１ａ  周期レジスタ
２１ｂ  バイナリカウンタ
２２  第一基本波形生成回路
２２ａ  第一比較回路
２３  第二基本波形生成回路
２３ａ  第二比較回路
２４  第三基本波形生成回路
２４ａ  第三比較回路
３０  三相交流電源
４０  電動機
５０  転流挿入回路
５１  転流制御回路
５２  転流動作選択レジスタ
５３  転流時間設定レジスタ
５４、６９  マルチプレクサ
６０  転流挿入回路
６１  第一遅延回路
６１ａ、６２ａ、６３ａ、６４ａ、６５ａ  時間設定レジスタ
６１ｂ、６２ｂ、６３ｂ、６４ｂ、６５ｂ  出力生成回路
６１ｃ、６２ｃ、６３ｃ、６４ｃ、６５ｃ  論理設定レジスタ
６２  第二遅延回路
６３  第三遅延回路
６４  第四遅延回路
６５  第五遅延回路
６６  転流制御回路
６７  ＡＮＤ回路
６８  ＯＲ回路
１００  電力変換システム
【図１】
2019187821.tif 000003
【図２】
2019187821.tif 000004
【図３】
2019187821.tif 000005
【図４】
2019187821.tif 000006
【図５】
2019187821.tif 000007
【図６】
2019187821.tif 000008
【図７】
2019187821.tif 000009
【図８】
2019187821.tif 000010
【図９】
2019187821.tif 000011
【図１０】
2019187821.tif 000012
【図１１】
2019187821.tif 000013
【図１２】
2019187821.tif 000014
【図１３】
2019187821.tif 000015
【図１４】
2019187821.tif 000016
【図１５】
2019187821.tif 000017
【図１６】
2019187821.tif 000018
【国際調査報告】
2019187821.tif 000019
2019187821.tif 000020