(57)【要約】  第１のループフィルタ回路（４）と逆特性の周波数特性を有する第１の逆特性回路（１）を通過した第１のＩ信号が第１のループフィルタ回路（４）に出力され、第２のループフィルタ回路（５）と逆特性の周波数特性を有する第２の逆特性回路（２）を通過した第１のＱ信号が第２のループフィルタ回路（５）に出力されるように構成する。
2019106826.tif 000002
【特許請求の範囲】
【請求項１】
変調波信号の同相成分である第１のＩ信号と、増幅された高調波信号の同相成分である第２のＩ信号との差分である差分Ｉ信号の信号帯域を制限する第１のループフィルタ回路と、
前記変調波信号の直交位相成分である第１のＱ信号と、前記高調波信号の直交位相成分である第２のＱ信号との差分である差分Ｑ信号の信号帯域を制限する第２のループフィルタ回路と、
前記信号帯域が制限された差分Ｉ信号及び前記信号帯域が制限された差分Ｑ信号から高調波信号を生成する直交変調器と、
前記直交変調器により生成された高調波信号を増幅する増幅器と、
前記増幅器により増幅された高調波信号から前記第２のＩ信号及び前記第２のＱ信号をそれぞれ復調する直交復調器と、
前記第１のループフィルタ回路と逆特性の周波数特性を有する第１の逆特性回路と、
前記第２のループフィルタ回路と逆特性の周波数特性を有する第２の逆特性回路とを備え、
前記第１の逆特性回路を通過した第１のＩ信号が前記第１のループフィルタ回路に出力され、前記第２の逆特性回路を通過した第１のＱ信号が前記第２のループフィルタ回路に出力されることを特徴とするカルテシアンフィードバック回路。
【請求項２】
前記第１及び第２の逆特性回路は、複素ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタ又は複素ＩＩＲ（Ｉｎｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタを備える回路であることを特徴とする請求項１記載のカルテシアンフィードバック回路。
【請求項３】
前記第１のループフィルタ回路の周波数特性に応じて、前記第１の逆特性回路における複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数を調整する第１の係数調整回路と、
前記第２のループフィルタ回路の周波数特性に応じて、前記第２の逆特性回路における複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数を調整する第２の係数調整回路とを備えたことを特徴とする請求項２記載のカルテシアンフィードバック回路。
【請求項４】
前記直交変調器と前記増幅器との間に設けられ、前記増幅器の線形性が高まり、かつ、前記増幅器のヒステリシスが解消されるように、前記直交変調器により生成された高調波信号を補償して、補償後の高調波信号を前記増幅器に出力する信号補償回路を備えたことを特徴とする請求項１記載のカルテシアンフィードバック回路。
【請求項５】
前記信号補償回路は、前記直交変調器により生成された高調波信号を補償するダイオードリニアであることを特徴とする請求項４記載のカルテシアンフィードバック回路。
【請求項６】
前記第１の逆特性回路の前段に設けられ、カルテシアンフィードバック回路の線形性が高まるように、入力された第１のＩ信号を補償して、補償後の第１のＩ信号を前記第１の逆特性回路に出力する第１の信号補償回路と、
前記第２の逆特性回路の前段に設けられ、カルテシアンフィードバック回路の線形性が高まるように、入力された第１のＱ信号を補償して、補償後の第１のＱ信号を前記第２の逆特性回路に出力する第２の信号補償回路とを備えたことを特徴とする請求項１記載のカルテシアンフィードバック回路。
【請求項７】
前記第１の逆特性回路の前段に設けられ、カルテシアンフィードバック回路の線形性が高まるように、前記直交復調器により復調された第２のＩ信号に応じて、入力された第１のＩ信号を補償して、補償後の第１のＩ信号を前記第１の逆特性回路に出力する第１の信号補償回路と、
前記第２の逆特性回路の前段に設けられ、カルテシアンフィードバック回路の線形性が高まるように、前記直交復調器により復調された第２のＱ信号に応じて、入力された第１のＱ信号を補償して、補償後の第１のＱ信号を前記第２の逆特性回路に出力する第２の信号補償回路とを備えたことを特徴とする請求項１記載のカルテシアンフィードバック回路。
【請求項８】
前記第１の信号補償回路は、カルテシアンフィードバック回路の線形性が高まり、かつ、カルテシアンフィードバック回路のヒステリシスが解消されるように、前記直交復調器により復調された第２のＩ信号に応じて、入力された第１のＩ信号を補償して、補償後の第１のＩ信号を前記第１の逆特性回路に出力し、
前記第２の信号補償回路は、カルテシアンフィードバック回路の線形性が高まり、かつ、カルテシアンフィードバック回路のヒステリシスが解消されるように、前記直交復調器により復調された第２のＱ信号に応じて、入力された第１のＱ信号を補償して、補償後の第１のＱ信号を前記第２の逆特性回路に出力することを特徴とする請求項７記載のカルテシアンフィードバック回路。
【請求項９】
前記直交復調器の他に、前記増幅器により増幅された高調波信号から前記第２のＩ信号及び前記第２のＱ信号をそれぞれ復調する第２の直交復調器を備え、
前記第１の逆特性回路の前段に設けられ、カルテシアンフィードバック回路の線形性が高まるように、前記第２の直交復調器により復調された第２のＩ信号に応じて、入力された第１のＩ信号を補償して、補償後の第１のＩ信号を前記第１の逆特性回路に出力する第１の信号補償回路と、
前記第２の逆特性回路の前段に設けられ、カルテシアンフィードバック回路の線形性が高まるように、前記第２の直交復調器により復調された第２のＱ信号に応じて、入力された第１のＱ信号を補償して、補償後の第１のＱ信号を前記第２の逆特性回路に出力する第２の信号補償回路とを備えたことを特徴とする請求項１記載のカルテシアンフィードバック回路。
【請求項１０】
前記第１の信号補償回路は、カルテシアンフィードバック回路の線形性が高まり、かつ、カルテシアンフィードバック回路のヒステリシスが解消されるように、前記第２の直交復調器により復調された第２のＩ信号に応じて、入力された第１のＩ信号を補償して、補償後の第１のＩ信号を前記第１の逆特性回路に出力し、
前記第２の信号補償回路は、カルテシアンフィードバック回路の線形性が高まり、かつ、カルテシアンフィードバック回路のヒステリシスが解消されるように、前記第２の直交復調器により復調された第２のＱ信号に応じて、入力された第１のＱ信号を補償して、補償後の第１のＱ信号を前記第２の逆特性回路に出力することを特徴とする請求項９記載のカルテシアンフィードバック回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、信号帯域を制限するループフィルタを備えるカルテシアンフィードバック回路に関するものである。
【背景技術】
【０００２】
通信に用いられる増幅器は、一般的に、信号を増幅する際に信号波形に歪みが生じる非線形性を有している。通信では線形な信号の伝送が求められるため、増幅器で発生する歪みを補償する歪み補償回路が用いられる。
歪み補償回路は、負帰還型の歪み補償回路、フィードフォワード型の歪み補償回路、又はプリディストーション型の歪み補償回路に分類される。【０００３】
例えば、以下の特許文献１には、負帰還型の歪み補償回路の具体的な回路であるカルテシアンフィードバック回路が開示されている。特許文献１に開示されているカルテシアンフィードバック回路は、引き算器と帯域制限回路を有している。引き算器は、非線形増幅器から出力される直交変調信号の一部を分岐して得られた帰還ベースバンド信号を、入力ベースバンド信号から減算して、減算ベースバンド信号を得るものである。また、帯域制限回路は、減算ベースバンド信号の帯域制限を行うものである。引き算器と帯域制限回路は、いわゆるループフィルタを構成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−２０４７７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
カルテシアンフィードバック回路は、負帰還型の歪み補償回路であるため、広帯域な変調波信号を増幅する増幅器に適用する場合、当該帯域全体に亘ってループ利得を有している必要がある。しかし、カルテシアンフィードバック回路を、広帯域全体に亘ってループ利得を有する構成とした場合、ある周波数では正帰還がかかってしまって発振を生じ、増幅器で発生する歪みを補償することができなくなることがある。一方、カルテシアンフィードバック回路のループ利得を、広帯域全体に亘って正帰還がかからない範囲内の値に設定した場合には、所望の歪み補償量よりも小さな歪み補償量しか得ることができず、増幅器で発生する歪みを十分に補償することができない。
このため、従来のカルテシアンフィードバック回路において、所望の歪み補償量を得るためにループ利得を上げる場合は、ループフィルタを用いて帯域制限をする必要があった。しかし、従来のカルテシアンフィードバック回路において、ループフィルタを用いて帯域制限をした場合、ループフィルタが有する周波数特性の影響により、フィルタのカットオフ周波数周辺で利得が落ち、位相が遅れることで、歪み補償量がループ利得よりも減少してしまうという課題があった。【０００６】
この発明は上記のような課題を解決するためになされたもので、ループフィルタに起因する利得の変化及び位相の変化が生じないカルテシアンフィードバック回路を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るカルテシアンフィードバック回路は、変調波信号の同相成分である第１のＩ信号と、増幅された高調波信号の同相成分である第２のＩ信号との差分である差分Ｉ信号の信号帯域を制限する第１のループフィルタ回路と、変調波信号の直交位相成分である第１のＱ信号と、高調波信号の直交位相成分である第２のＱ信号との差分である差分Ｑ信号の信号帯域を制限する第２のループフィルタ回路と、信号帯域が制限された差分Ｉ信号及び信号帯域が制限された差分Ｑ信号から高調波信号を生成する直交変調器と、直交変調器により生成された高調波信号を増幅する増幅器と、増幅器により増幅された高調波信号から第２のＩ信号及び第２のＱ信号をそれぞれ復調する直交復調器と、第１のループフィルタ回路と逆特性の周波数特性を有する第１の逆特性回路と、第２のループフィルタ回路と逆特性の周波数特性を有する第２の逆特性回路とを備え、第１の逆特性回路を通過した第１のＩ信号が第１のループフィルタ回路に出力され、第２の逆特性回路を通過した第１のＱ信号が第２のループフィルタ回路に出力されるようにしたものである。
【発明の効果】
【０００８】
この発明によれば、第１のループフィルタ回路と逆特性の周波数特性を有する第１の逆特性回路を通過した第１のＩ信号が第１のループフィルタ回路に出力され、第２のループフィルタ回路と逆特性の周波数特性を有する第２の逆特性回路を通過した第１のＱ信号が第２のループフィルタ回路に出力されるように構成したので、ループフィルタに起因する利得及び位相の変化が生じないカルテシアンフィードバック回路を得ることができる効果がある。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１によるカルテシアンフィードバック回路を示す構成図である。
【図２】図２Ａは、カルテシアンフィードバック回路のループ利得が１５ｄＢであるとき場合のボード線図、図２Ｂは、オペアンプ４ａ，５ａの利得を３０ｄＢに上げた場合のボード線図である。
【図３】変調波信号の信号帯域内の上限周波数に対する第１のループフィルタ回路４及び第２のループフィルタ回路５のカットオフ周波数の比と、歪み補償量との関係を示す説明図である。
【図４】実施の形態２によるカルテシアンフィードバック回路を示す構成図である。
【図５】実施の形態３によるカルテシアンフィードバック回路を示す構成図である。
【図６】実施の形態４によるカルテシアンフィードバック回路を示す構成図である。
【図７】実施の形態５によるカルテシアンフィードバック回路を示す構成図である。
【図８】実施の形態５による他のカルテシアンフィードバック回路を示す構成図である。
【発明を実施するための形態】
【００１０】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
【００１１】
実施の形態１．
図１は、実施の形態１によるカルテシアンフィードバック回路を示す構成図である。
図１において、第１の逆特性回路１は、変調波信号の同相成分である第１のＩ信号を入力とするデジタルフィルタである。第１のＩ信号は、デジタル信号であり、以下、デジタルＩ信号と称する。
第１の逆特性回路１は、第１のループフィルタ回路４と逆特性の周波数特性を有しており、デジタルフィルタとして、複素ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタ又は複素ＩＩＲ（Ｉｎｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタなどが用いられる。
第２の逆特性回路２は、変調波信号の直交位相成分である第１のＱ信号を入力とするデジタルフィルタである。第１のＱ信号は、デジタル信号であり、以下、デジタルＱ信号と称する。
第２の逆特性回路２は、第２のループフィルタ回路５と逆特性の周波数特性を有しており、デジタルフィルタとして、複素ＦＩＲフィルタ又は複素ＩＩＲフィルタなどが用いられる。
【００１２】
デジタルアナログ変換器であるＤＡＣ３は、第１の逆特性回路１を通過したデジタルＩ信号をアナログ信号（以下、第１のアナログＩ信号と称する）に変換し、第１のアナログＩ信号を第１のループフィルタ回路４に出力する。
また、ＤＡＣ３は、第２の逆特性回路２を通過したデジタルＱ信号をアナログ信号（以下、第１のアナログＱ信号と称する）に変換し、第１のアナログＱ信号を第２のループフィルタ回路５に出力する。
【００１３】
第１のループフィルタ回路４は、オペアンプ４ａ、抵抗４ｂ，４ｃ及びコンデンサ４ｄを備えているループフィルタである。
第１のループフィルタ回路４は、ＤＡＣ３から出力された第１のアナログＩ信号と、直交復調器１２から出力された第２のアナログＩ信号との差分である差分Ｉ信号の信号帯域を制限し、帯域制限後の差分Ｉ信号を直交変調器８に出力する回路である。
この実施の形態１では、第１のループフィルタ回路４と逆特性の周波数特性を有する第１の逆特性回路１が設けられているため、第１のループフィルタ回路４が、自己の周波数特性によって、差分Ｉ信号に歪みを生じさせる場合であっても、第１のループフィルタ回路４から出力される差分Ｉ信号は、周波数特性を有しておらず、振幅及び位相の双方が平坦な特性となる。
【００１４】
オペアンプ４ａは、ＤＡＣ３から出力された第１のアナログＩ信号が抵抗４ｂを介して入力されると、入力された第１のアナログＩ信号と、直交復調器１２から出力された第２のアナログＩ信号との差分である差分Ｉ信号を増幅する差動増幅器である。
抵抗４ｂは、一端がＤＡＣ３の出力側と接続され、他端がオペアンプ４ａの−入力端子と接続されている。
抵抗４ｃは、一端がオペアンプ４ａの−入力端子と接続され、他端がオペアンプ４ａの出力端子と接続されている。
コンデンサ４ｄは、一端がオペアンプ４ａの−入力端子と接続され、他端がオペアンプ４ａの出力端子と接続されている。
オペアンプ４ａにより増幅された差分Ｉ信号の信号帯域は、抵抗４ｃ及びコンデンサ４ｄによって制限される。
オペアンプ４ａの利得は、抵抗４ｂの抵抗値Ｒ１と抵抗４ｃの抵抗値Ｒ２との比率Ｒ２／Ｒ１によって決定され、第１のループフィルタ回路４であるループフィルタのカットオフ周波数は、コンデンサ４ｄの容量値で決定される。カットオフ周波数は、コンデンサ４ｄの容量値が大きいほど低くなる。
【００１５】
第２のループフィルタ回路５は、オペアンプ５ａ、抵抗５ｂ，５ｃ及びコンデンサ５ｄを備えているループフィルタである。
第２のループフィルタ回路５は、ＤＡＣ３から出力された第１のアナログＱ信号と、直交復調器１２から出力された第２のアナログＱ信号との差分である差分Ｑ信号の信号帯域を制限し、帯域制限後の差分Ｑ信号を直交変調器８に出力する回路である。
この実施の形態１では、第２のループフィルタ回路５と逆特性の周波数特性を有する第２の逆特性回路２が設けられているため、第２のループフィルタ回路５が、自己の周波数特性によって、差分Ｑ信号に歪みを生じさせる場合であっても、第２のループフィルタ回路５から出力される差分Ｑ信号は、周波数特性を有しておらず、振幅及び位相の双方が平坦な特性となる。
【００１６】
オペアンプ５ａは、ＤＡＣ３から出力された第１のアナログＱ信号が抵抗５ｂを介して入力されると、入力された第１のアナログＱ信号と、直交復調器１２から出力された第２のアナログＱ信号との差分である差分Ｑ信号を増幅する差動増幅器である。
抵抗５ｂは、一端がＤＡＣ３の出力側と接続され、他端がオペアンプ５ａの−入力端子と接続されている。
抵抗５ｃは、一端がオペアンプ５ａの−入力端子と接続され、他端がオペアンプ５ａの出力端子と接続されている。
コンデンサ５ｄは、一端がオペアンプ５ａの−入力端子と接続され、他端がオペアンプ５ａの出力端子と接続されている。
オペアンプ５ａにより増幅された差分Ｑ信号の信号帯域は、抵抗５ｃ及びコンデンサ５ｄによって制限される。
オペアンプ５ａの利得は、抵抗５ｂの抵抗値Ｒ３と抵抗５ｃの抵抗値Ｒ４との比率Ｒ４／Ｒ３によって決定され、第２のループフィルタ回路５であるループフィルタのカットオフ周波数は、コンデンサ５ｄの容量値で決定される。カットオフ周波数は、コンデンサ５ｄの容量値が大きいほど低くなる。
【００１７】
局部発振源６は、局部発振信号を出力する信号源である。
移相器７は、直交変調器８、増幅器９、カップラ１０及び直交復調器１２におけるそれぞれの遅延時間の総和である群遅延時間に応じて、局部発振源６から出力された局部発振信号の位相を調整し、位相調整後の局部発振信号を直交復調器１２に出力する。
直交変調器８は、第１のループフィルタ回路４により信号帯域が制限された差分Ｉ信号と、第２のループフィルタ回路５により信号帯域が制限された差分Ｑ信号とから変調波信号を生成する。
また、直交変調器８は、局部発振源６から出力された局部発振信号を用いて、生成した変調波信号の周波数を変換することで、高調波信号（以下、ＲＦ信号と称する）を生成し、生成したＲＦ信号を増幅器９に出力する。
【００１８】
増幅器９は、直交変調器８から出力されたＲＦ信号を増幅し、増幅したＲＦ信号をカップラ１０に出力する。
カップラ１０は、直交変調器８から出力されたＲＦ信号を出力端子１１に出力する。
また、カップラ１０は、ＲＦ信号を出力端子１１に出力する際、ＲＦ信号の一部を直交復調器１２に出力する。
出力端子１１は、直交変調器８から出力されたＲＦ信号を外部に出力する端子である。
【００１９】
直交復調器１２は、移相器７から出力された局部発振信号を用いて、カップラ１０から出力されたＲＦ信号の周波数を変換することで変調波信号を生成する。
また、直交復調器１２は、生成した変調波信号からアナログＩ信号（以下、第２のアナログＩ信号と称する）及びアナログＱ信号（以下、第２のアナログＱ信号と称する）をそれぞれ復調する。
直交復調器１２は、復調した第２のアナログＩ信号を第１のループフィルタ回路４に出力し、復調した第２のアナログＱ信号を第２のループフィルタ回路５に出力する。
【００２０】
次に、実施の形態１によるカルテシアンフィードバック回路の動作について説明する。
第１の逆特性回路１は、第１のループフィルタ回路４と逆特性の周波数特性を有している。
第２の逆特性回路２は、第２のループフィルタ回路５と逆特性の周波数特性を有している。
第１のループフィルタ回路４の周波数特性及び第２のループフィルタ回路５の周波数特性は、図１に示すように、高周波側の振幅が下がり、かつ、高周波側の位相が遅れるという特性を有している。
このため、第１の逆特性回路１の周波数特性及び第２の逆特性回路２の周波数特性は、図１に示すように、高周波側の振幅が上がり、かつ、高周波側の位相が進むという特性を有している。
【００２１】
第１の逆特性回路１に入力されるデジタルＩ信号は、周波数特性を有しておらず、振幅及び位相の双方が平坦な特性である。
また、第２の逆特性回路２に入力されるデジタルＱ信号についても、周波数特性を有しておらず、振幅及び位相の双方が平坦な特性である。
第１の逆特性回路１に入力されたデジタルＩ信号は、第１の逆特性回路１を通過すると、高周波側の振幅が上がり、かつ、高周波側の位相が進む周波数特性が付加されて、ＤＡＣ３に出力される。
第２の逆特性回路２に入力されたデジタルＱ信号は、第２の逆特性回路２を通過すると、高周波側の振幅が上がり、かつ、高周波側の位相が進む周波数特性が付加されて、ＤＡＣ３に出力される。
【００２２】
ＤＡＣ３は、第１の逆特性回路１から出力されたデジタルＩ信号をアナログ信号に変換し、第１のアナログＩ信号を第１のループフィルタ回路４に出力する。
また、ＤＡＣ３は、第２の逆特性回路２から出力されたデジタルＱ信号をアナログ信号に変換し、第１のアナログＱ信号を第２のループフィルタ回路５に出力する。
【００２３】
第１のループフィルタ回路４は、ＤＡＣ３から出力された第１のアナログＩ信号と、直交復調器１２から出力された第２のアナログＩ信号との差分である差分Ｉ信号の信号帯域を制限し、帯域制限後の差分Ｉ信号を直交変調器８に出力する。
この実施の形態１では、第１のループフィルタ回路４と逆特性の周波数特性を有する第１の逆特性回路１が設けられているため、第１のループフィルタ回路４が、自己の周波数特性によって、差分Ｉ信号に歪みを生じさせる場合であっても、第１のループフィルタ回路４から出力される差分Ｉ信号は、周波数特性を有しておらず、振幅及び位相の双方が平坦な特性となる。
この実施の形態１では、第１のループフィルタ回路４、直交変調器８、増幅器９、カップラ１０及び直交復調器１２からフィードバックループが構成され、フィードバックループで負帰還がかかるため、直交復調器１２から出力された第２のアナログＩ信号に含まれている歪み成分が低減される。その結果、増幅器９から出力されるＲＦ信号に含まれている歪み成分が低減される。
【００２４】
第２のループフィルタ回路５は、ＤＡＣ３から出力された第１のアナログＱ信号と、直交復調器１２から出力された第２のアナログＱ信号との差分である差分Ｑ信号の信号帯域を制限し、帯域制限後の差分Ｑ信号を直交変調器８に出力する。
この実施の形態１では、第２のループフィルタ回路５と逆特性の周波数特性を有する第２の逆特性回路２が設けられているため、第２のループフィルタ回路５が、自己の周波数特性によって、差分Ｑ信号に歪みを生じさせる場合であっても、第２のループフィルタ回路５から出力される差分Ｑ信号は、周波数特性を有しておらず、振幅及び位相の双方が平坦な特性となる。
この実施の形態１では、第２のループフィルタ回路５、直交変調器８、増幅器９、カップラ１０及び直交復調器１２からフィードバックループが構成され、フィードバックループで負帰還がかかるため、直交復調器１２から出力された第２のアナログＱ信号に含まれている歪み成分が低減される。その結果、増幅器９から出力されるＲＦ信号に含まれている歪み成分が低減される。
【００２５】
局部発振源６は、局部発振信号を発振し、局部発振信号を移相器７及び直交変調器８に出力する。
移相器７は、局部発振源６から局部発振信号を受けると、直交変調器８、増幅器９、カップラ１０及び直交復調器１２での群遅延時間に応じて、局部発振信号の位相を調整し、位相調整後の局部発振信号を直交復調器１２に出力する。
直交変調器８は、第１のループフィルタ回路４から出力された差分Ｉ信号と、第２のループフィルタ回路５から出力された差分Ｑ信号とから変調波信号を生成する。
また、直交変調器８は、局部発振源６から出力された局部発振信号を用いて、生成した変調波信号の周波数を変換することで、高調波信号であるＲＦ信号を生成し、ＲＦ信号を増幅器９に出力する。
【００２６】
増幅器９は、直交変調器８からＲＦ信号を受けると、ＲＦ信号を増幅し、増幅したＲＦ信号をカップラ１０に出力する。
カップラ１０は、直交変調器８から出力されたＲＦ信号を出力端子１１に出力する。
また、カップラ１０は、ＲＦ信号を出力端子１１に出力する際、ＲＦ信号の一部を直交復調器１２に出力する。
【００２７】
直交復調器１２は、カップラ１０からＲＦ信号を受けると、移相器７から出力された局部発振信号を用いて、ＲＦ信号の周波数を変換することで変調波信号を生成する。
また、直交復調器１２は、生成した変調波信号から第２のアナログＩ信号及び第２のアナログＱ信号をそれぞれ復調して、復調した第２のアナログＩ信号を第１のループフィルタ回路４に出力し、復調した第２のアナログＱ信号を第２のループフィルタ回路５に出力する。
【００２８】
ここで、図２は、図１のカルテシアンフィードバック回路の性能を示すボード線図である。
図２のボード線図は、図１のカルテシアンフィードバック回路における閉ループの利得特性及び位相特性を示している。
図２Ａは、カルテシアンフィードバック回路のループ利得が１５ｄＢであるときのボード線図を示しており、位相特性は、閉ループの回路の群遅延時間が１５ｎｓである場合を示している。
閉ループの回路の群遅延時間は、第１のループフィルタ回路４、第２のループフィルタ回路５、直交変調器８、増幅器９、カップラ１０及び直交復調器１２における群遅延時間の総和で決定される。
図２Ｂは、オペアンプ４ａ，５ａの利得を３０ｄＢに上げたときのボード線図を示している。
カルテシアンフィードバック回路のループ利得は、オペアンプ４ａ，５ａの利得と、直交変調器８、増幅器９、カップラ１０、直交復調器１２及び線路のそれぞれで生じる損失とで決定される。線路は、閉ループの回路の各々の構成要素間を結ぶ線路である。
図１の例では、閉ループの回路に減衰器又は可変減衰器が含まれていないが、減衰器又は可変減衰器を用いて、ループ利得が調整される場合がある。この場合には、減衰器又は可変減衰器で生じる損失も加味して、カルテシアンフィードバック回路のループ利得が決定される。
【００２９】
図２Ａのボード線図より、カルテシアンフィードバック回路のループ利得が０ｄＢになるときの位相は、−１０５ｄｅｇであり、−１８０ｄｅｇよりも遅れない。このため、正帰還による発振は起こらない。このときの位相余裕度は、７５ｄｅｇ（＝１８０−１０５ｄｅｇ）である。通常、位相余裕度は、温度変動及び素子のばらつきを考慮して、４０ｄｅｇ〜８０ｄｅｇ程度必要である。
ここで、第１のループフィルタ回路４及び第２のループフィルタ回路５での歪み補償量を大きくするための方策として、位相余裕を犠牲にして、カルテシアンフィードバック回路のループ利得を上げる方策を想定する。
カルテシアンフィードバック回路のループ利得を上げるために、オペアンプ４ａ，５ａの利得を３０ｄＢに上げた場合、図２Ｂに示すように、ループ利得が０ｄＢになるときの位相は、−１８０ｄｅｇよりも遅れる。このときの位相余裕は、０ｄｅｇである。
したがって、位相余裕を犠牲にして、カルテシアンフィードバック回路のループ利得を上げる方策は、フィードバックループで正帰還がかかって発振が生じてしまうため、上げるには限界がある。
【００３０】
図３は、変調波信号の信号帯域内の上限周波数に対する第１のループフィルタ回路４及び第２のループフィルタ回路５のカットオフ周波数の比と、歪み補償量との関係を示す説明図である。図３の例では、変調波信号の信号帯域がベースバンドであり、信号帯域が０〜上限周波数であるとしている。
カルテシアンフィードバック回路が、第１の逆特性回路１及び第２の逆特性回路２を備えていない場合、図３に示すように、変調波信号の信号帯域内の上限周波数がカットオフ周波数の２倍の周波数よりも高ければ、歪み補償量が１５ｄＢよりも低下している。
歪み補償量が低下している要因は、第１のループフィルタ回路４及び第２のループフィルタ回路５のカットオフ周波数の周辺で変調波信号の利得が落ち、位相が変化するため、変調波信号の信号帯域内に周波数特性が生じ、その結果、歪みが発生し、変調精度が低下することになる。
【００３１】
この実施の形態１では、７５ｄｅｇの移相余裕度が保持された状態で、歪み補償量及び変調精度が低下しないようにするために、カルテシアンフィードバック回路が、第１の逆特性回路１及び第２の逆特性回路２を備えることで、第１のループフィルタ回路４及び第２のループフィルタ回路５のカットオフ周波数の周辺で変調波信号の位相の変化及び利得が落ちないようにしている。
カルテシアンフィードバック回路が、第１の逆特性回路１及び第２の逆特性回路２を備えている場合、図３に示すように、変調波信号の信号帯域内の上限周波数がカットオフ周波数の２倍の周波数よりも高くても、１５ｄＢの歪み補償量が得られている。
【００３２】
以下、カルテシアンフィードバック回路が、第１の逆特性回路１及び第２の逆特性回路２を備えることで、第１の逆特性回路１及び第２の逆特性回路２を備えていない場合よりも広い帯域で、歪み成分を補償できる理由を説明する。
まず、カルテシアンフィードバック回路が、第１の逆特性回路１及び第２の逆特性回路２を備えていない場合、ＤＡＣ３から出力された第１のアナログＩ信号及び第１のアナログＱ信号は、周波数特性がなく、振幅及び位相の双方が平坦な特性となる。
ＤＡＣ３から出力された第１のアナログＩ信号及び第１のアナログＱ信号のそれぞれが、第１のループフィルタ回路４及び第２のループフィルタ回路５に入力されて、第１のループフィルタ回路４及び第２のループフィルタ回路５から差分Ｉ信号及び差分Ｑ信号のそれぞれが出力されるとき、変調波信号の信号帯域内の上限周波数がカットオフ周波数の２倍の周波数以上の場合、差分Ｉ信号及び差分Ｑ信号のそれぞれの信号帯域の高周波側の振幅が減少し、かつ、高周波側の位相が遅れる。
このため、第１のループフィルタ回路４から出力された差分Ｉ信号の振幅及び位相は、ＤＡＣ３から出力された第１のアナログＩ信号の振幅及び位相との間にずれが生じる。
また、第２のループフィルタ回路５から出力された差分Ｑ信号の振幅及び位相は、ＤＡＣ３から出力された第１のアナログＱ信号の振幅及び位相との間にずれが生じる。
【００３３】
第１のループフィルタ回路４及び第２のループフィルタ回路５のそれぞれから出力された振幅及び位相にずれがある差分Ｉ信号及び差分Ｑ信号は、直交変調器８及び増幅器９を通り、その際、当該差分Ｉ信号及び当該差分Ｑ信号には、増幅器９において更に歪みが生じることとなる。
歪みが生じている差分Ｉ信号及び差分Ｑ信号の一部は、直交復調器１２を通り、第２のアナログＩ信号及び第２のアナログＱ信号として、第１のループフィルタ回路４及び第２のループフィルタ回路５にフィードバックされる。
第１のループフィルタ回路４及び第２のループフィルタ回路５においては、フィードバックされた第２のアナログＩ信号及び第２のアナログＱ信号と、ＤＡＣ３から出力された第１のアナログＩ信号及び第１のアナログＱ信号との差分がそれぞれ取られ、差分Ｉ信号及び差分Ｑ信号に含まれている歪み成分は、ループ利得に対応する歪み補償量分だけ補償される。
このとき、ループ利得に対応する歪み補償量は、変調波信号の信号帯域内の上限周波数がカットオフ周波数の２倍の周波数よりも低ければ、ほとんど低下しない。
しかし、変調波信号の信号帯域内の上限周波数がカットオフ周波数の２倍の周波数よりも高い場合、高周波側の振幅の減少及び位相の遅れに伴って、歪み補償量及び変調精度が低下する。このため、差分Ｉ信号及び差分Ｑ信号に含まれている歪み成分を補償できる量が低下し、十分に歪み成分を補償することができなくなる。
【００３４】
次に、カルテシアンフィードバック回路が、第１の逆特性回路１及び第２の逆特性回路２を備えている場合、第１の逆特性回路１及び第２の逆特性回路２から出力されたデジタルＩ信号及びデジタルＱ信号は、高周波側の振幅が上がり、かつ、高周波側の位相が進む周波数特性が付加される。
ＤＡＣ３から出力された第１のアナログＩ信号及び第１のアナログＱ信号のそれぞれが第１のループフィルタ回路４及び第２のループフィルタ回路５に入力されて、第１のループフィルタ回路４及び第２のループフィルタ回路５から差分Ｉ信号及び差分Ｑ信号のそれぞれが出力される際、当該差分Ｉ信号及び当該差分Ｑ信号には、第１の逆特性回路１と逆特性の周波数特性及び第２の逆特性回路２と逆特性の周波数特性がそれぞれ付加される。そのため、第１のループフィルタ回路４から出力された差分Ｉ信号及び第２のループフィルタ回路５から出力された差分Ｑ信号のそれぞれは、周波数特性を有しておらず、振幅及び位相の双方が平坦な特性となる。
周波数特性を有していない差分Ｉ信号及び差分Ｑ信号は、直交変調器８及び増幅器９を通り、その際、当該差分Ｉ信号及び当該差分Ｑ信号には、増幅器９において歪みが生じることとなる。
歪みが生じている差分Ｉ信号及び差分Ｑ信号の一部は、直交復調器１２を通り、第２のアナログＩ信号及び第２のアナログＱ信号として、第１のループフィルタ回路４及び第２のループフィルタ回路５にフィードバックされる。
第１のループフィルタ回路４及び第２のループフィルタ回路５においては、フィードバックされた第２のアナログＩ信号及び第２のアナログＱ信号と、ＤＡＣ３から出力された第１のアナログＩ信号及び第１のアナログＱ信号との差分がそれぞれ取られ、差分Ｉ信号及び差分Ｑ信号に含まれている歪み成分は、ループ利得に対応する歪み補償量分だけ補償される。
【００３５】
カルテシアンフィードバック回路が、第１の逆特性回路１及び第２の逆特性回路２を備えている場合、第１のループフィルタ回路４から出力された差分Ｉ信号及び第２のループフィルタ回路５から出力された差分Ｑ信号のそれぞれは、周波数特性を有しておらず、振幅及び位相の双方が平坦な特性となる。このため、変調波信号の信号帯域内の上限周波数がカットオフ周波数の２倍の周波数以上の場合でも、歪み補償量が低下しない。
したがって、第１の逆特性回路１及び第２の逆特性回路２を備えている場合、第１の逆特性回路１及び第２の逆特性回路２を備えていない場合よりも広い帯域において、大きな歪み補償量が得られるため、差分Ｉ信号及び差分Ｑ信号に含まれている歪み成分を補償することができる。
【００３６】
以上の実施の形態１は、第１のループフィルタ回路４と逆特性の周波数特性を有する第１の逆特性回路１を通過した第１のＩ信号が第１のループフィルタ回路４に出力され、第２のループフィルタ回路５と逆特性の周波数特性を有する第２の逆特性回路２を通過した第１のＱ信号が第２のループフィルタ回路５に出力されるように構成した。したがって、ループフィルタに起因する利得の変化及び位相の変化が生じないカルテシアンフィードバック回路を得ることができる。
【００３７】
この実施の形態１では、第１の逆特性回路１及び第２の逆特性回路２として、複素ＦＩＲフィルタ又は複素ＩＩＲフィルタを用いる例を示しているが、これに限るものではなく、第１の逆特性回路１及び第２の逆特性回路２は、第１のループフィルタ回路４及び第２のループフィルタ回路５のそれぞれと逆特性の周波数特性を有していればよい。
なお、第１の逆特性回路１及び第２の逆特性回路２のそれぞれの周波数特性は、変調波信号の信号帯域内の上限周波数の約２倍の周波数まで、第１のループフィルタ回路４及び第２のループフィルタ回路５のそれぞれと逆特性の周波数特性を有していれば、信号帯域内で歪み補償量が劣化する周波数は生じない。
【００３８】
実施の形態２．
上記実施の形態１では、カルテシアンフィードバック回路が、第１のループフィルタ回路４と逆特性の周波数特性を有している第１の逆特性回路１と、第２のループフィルタ回路５と逆特性の周波数特性を有している第２の逆特性回路２とを備えている例を示している。
この実施の形態２では、第１の逆特性回路１における複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数が、第１のループフィルタ回路４の周波数特性に応じて調整され、第２の逆特性回路２における複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数が、第２のループフィルタ回路５の周波数特性に応じて調整される例を説明する。
【００３９】
図４は、実施の形態２によるカルテシアンフィードバック回路を示す構成図である。図４において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
この実施の形態２では、第１のループフィルタ回路４は、抵抗４ｃの代わりに、可変抵抗４ｅを備え、コンデンサ４ｄの代わりに、可変コンデンサ４ｆを備えている。
第２のループフィルタ回路５は、抵抗５ｃの代わりに、可変抵抗５ｅを備え、コンデンサ５ｄの代わりに、可変コンデンサ５ｆを備えている。
【００４０】
第１の係数調整回路２１は、第１の逆特性回路１が複素ＦＩＲフィルタ又は複素ＩＩＲフィルタであれば、第１のループフィルタ回路４の周波数特性に対応する複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数を記憶しているルックアップテーブル（以下、ＬＵＴと称する）２１ａを備えている。
第１の係数調整回路２１は、第１の逆特性回路１における複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数を、ＬＵＴ２１ａを参照して、第１のループフィルタ回路４の周波数特性に対応する係数に調整する。
【００４１】
第２の係数調整回路２２は、第２の逆特性回路２が複素ＦＩＲフィルタ又は複素ＩＩＲフィルタであれば、第２のループフィルタ回路５の周波数特性に対応する複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数を記憶しているＬＵＴ２２ａを備えている。
第２の係数調整回路２２は、第２の逆特性回路２における複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数を、ＬＵＴ２２ａを参照して、第２のループフィルタ回路５の周波数特性に対応する係数に調整する。
なお、複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数を調整することで、周波数特性を変化させること自体は、公知の技術であるため詳細な説明を省略する。
【００４２】
次に、実施の形態２によるカルテシアンフィードバック回路の動作について説明する。
デジタルＩ信号及びデジタルＱ信号を含む変調波信号の信号帯域は、通信システム毎に異なることがある。このため、第１のループフィルタ回路４の周波数特性及び第２のループフィルタ回路５の周波数特性のそれぞれを変更することが可能であれば、多くの通信システムにカルテシアンフィードバック回路を適用することができる。
そこで、この実施の形態２では、第１のループフィルタ回路４の周波数特性として、オペアンプ４ａの利得などで決まるループ利得及び第１のループフィルタ回路４のカットオフ周波数を調整できるように、第１のループフィルタ回路４が、可変抵抗４ｅ及び可変コンデンサ４ｆを備えている。
また、第２のループフィルタ回路５の周波数特性として、オペアンプ５ａの利得などで決まるループ利得及び第２のループフィルタ回路５のカットオフ周波数を調整できるように、第２のループフィルタ回路５が、可変抵抗５ｅ及び可変コンデンサ５ｆを備えている。
【００４３】
実施の形態２によるカルテシアンフィードバック回路は、第１のループフィルタ回路４の周波数特性が変更された場合、第１の逆特性回路１が、第１のループフィルタ回路４の周波数特性と逆特性の周波数特性を有するようにするために、第１の係数調整回路２１を備えている。
また、実施の形態２によるカルテシアンフィードバック回路は、第２のループフィルタ回路５の周波数特性が変更された場合、第２の逆特性回路２が、第２のループフィルタ回路５の周波数特性と逆特性の周波数特性を有するようにするために、第２の係数調整回路２２を備えている。
【００４４】
第１の係数調整回路２１は、第１の逆特性回路１が複素ＦＩＲフィルタ又は複素ＩＩＲフィルタであれば、第１のループフィルタ回路４の周波数特性に対応する複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数を記憶しているＬＵＴ２１ａを備えている。
ＬＵＴ２１ａは、第１のループフィルタ回路４の周波数特性に対応する複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数として、可変抵抗４ｅの抵抗値と可変コンデンサ４ｆの容量値との組み合わせに対応する係数を記憶している。
第１の係数調整回路２１は、ＬＵＴ２１ａを参照して、可変抵抗４ｅの抵抗値と可変コンデンサ４ｆの容量値との組み合わせに対応する複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数を取得する。
可変抵抗４ｅの抵抗値及び可変コンデンサ４ｆの容量値のそれぞれは、ユーザの手動によって第１の係数調整回路２１に与えられるようにしてもよいし、外部の装置等から通信によって第１の係数調整回路２１に与えられるようにしてもよい。
第１の係数調整回路２１は、第１のループフィルタ回路４における複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数を、取得した係数に設定することで、第１の係数調整回路２１の周波数特性を、第１のループフィルタ回路４と逆特性の周波数特性に設定する。
【００４５】
第２の係数調整回路２２は、第２の逆特性回路２が複素ＦＩＲフィルタ又は複素ＩＩＲフィルタであれば、第２のループフィルタ回路５の周波数特性に対応する複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数を記憶しているＬＵＴ２２ａを備えている。
ＬＵＴ２２ａは、第２のループフィルタ回路５の周波数特性に対応する複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数として、可変抵抗５ｅの抵抗値と可変コンデンサ５ｆの容量値との組み合わせに対応する係数を記憶している。
第２の係数調整回路２２は、ＬＵＴ２２ａを参照して、可変抵抗５ｅの抵抗値と可変コンデンサ５ｆの容量値との組み合わせに対応する複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数を取得する。
可変抵抗５ｅの抵抗値及び可変コンデンサ５ｆの容量値のそれぞれは、ユーザの手動によって第２の係数調整回路２２に与えられるようにしてもよいし、外部の装置等から通信によって第２の係数調整回路２２に与えられるようにしてもよい。
第２の係数調整回路２２は、第２のループフィルタ回路５における複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数を、取得した係数に設定することで、第２の係数調整回路２２の周波数特性を、第２のループフィルタ回路５と逆特性の周波数特性に設定する。
したがって、カルテシアンフィードバック回路に入力される変調波信号の信号帯域が変更されても、増幅器９で発生する歪みを補償することができる。
【００４６】
例えば、変調波信号が、５１２ｋｓｐｓ、２５６ｋｓｐｓ又は２５．６ｋｓｐｓのシンボルレートの信号ある場合を考える。この場合、コンデンサ４ｄ，５ｄの容量値は、例えば、第１のループフィルタ回路４のカットオフ周波数及び第２のループフィルタ回路５のカットオフ周波数が変調波信号の信号帯域内の上限周波数の１倍となるように、設定される。具体的には、第１のループフィルタ回路４のカットオフ周波数及び第２のループフィルタ回路５のカットオフ周波数が、５１２ｋＨｚ、２５６ｋＨｚ又は２５．６ｋＨｚとなるように、コンデンサ４ｄ，５ｄの容量値が設定される。
また、可変抵抗４ｅ，５ｅの抵抗値は、例えば、７５ｄｅｇの移相余裕度を有するループ利得が得られるように、設定される。
このとき、第１の係数調整回路２１及び第２の係数調整回路２２が、複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数を、可変抵抗４ｅ，５ｅの抵抗値及びコンデンサ４ｄ，５ｄの容量値との組み合わせに対応する複素ＦＩＲフィルタの係数又は複素ＩＩＲフィルタの係数に設定することで、例えば、１５ｄＢ、２１ｄＢ又は４１ｄＢの歪み補償量が得られる。
【００４７】
実施の形態３．
この実施の形態３では、カルテシアンフィードバック回路が、増幅器９の線形性が高まり、かつ、増幅器９のヒステリシスが解消されるように、直交変調器８により生成されたＲＦ信号を補償する信号補償回路３１を備える例を説明する。
【００４８】
図５は、実施の形態３によるカルテシアンフィードバック回路を示す構成図である。図５において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
信号補償回路３１は、直交変調器８と増幅器９との間に設けられ、増幅器９の線形性が高まり、かつ、増幅器９のヒステリシスが解消されるように、直交変調器８により生成されたＲＦ信号を補償して、補償後のＲＦ信号を増幅器９に出力する。
図５は、信号補償回路３１が図１のカルテシアンフィードバック回路に適用される例を示しているが、信号補償回路３１は、図４のカルテシアンフィードバック回路に適用されるようにしてもよい。
【００４９】
次に、実施の形態３によるカルテシアンフィードバック回路の動作について説明する。
上記実施の形態１では、カルテシアンフィードバック回路が、第１の逆特性回路１及び第２の逆特性回路２を備えることで、歪み補償量の低下を抑えているが、増幅器９の特性が非線形性である場合、または、増幅器９がヒステリシスを備えている場合、増幅器９から出力されるＲＦ信号が線形でなくなる。
一般的に、増幅器９の特性は、非線形性であり、ヒステリシスを備えている。
【００５０】
この実施の形態３では、増幅器９から出力されるＲＦ信号を線形にするため、増幅器９の線形性が高まり、かつ、増幅器９のヒステリシスが解消されるように、直交変調器８により生成されたＲＦ信号を補償する信号補償回路３１を備えている。
信号補償回路３１は、例えば、ダイオードリニアライザで実現される。
ダイオードリニアライザによるＲＦ信号の補償処理自体は、公知の技術であるため、詳細な説明を省略するが、ダイオードリニアライザは、１つ以上のダイオードを備え、当該１つ以上のダイオードに制御電圧が抵抗を介して給電される。１つ以上のダイオードの制御電圧を調整することで、ＲＦ信号の補償量を調整することができる。
【００５１】
以上の実施の形態３は、直交変調器８と増幅器９との間に設けられ、増幅器９の線形性が高まり、かつ、増幅器９のヒステリシスが解消されるように、直交変調器８により生成されたＲＦ信号を補償して、補償後のＲＦ信号を増幅器９に出力する信号補償回路３１を備えるように構成した。したがって、増幅器９による増幅後のＲＦ信号を線形の信号にすることができる。増幅器９による増幅後のＲＦ信号が線形になることで、例えば、３次歪みが低減される。
【００５２】
実施の形態４．
上記実施の形態３では、カルテシアンフィードバック回路のフィードバックループ内に信号補償回路３１を設けることで、増幅器９の線形性を高め、かつ、増幅器９のヒステリシスを解消する例を示している。
この実施の形態４では、カルテシアンフィードバック回路が、フィードバックループの入力側に、第１の信号補償回路４１及び第２の信号補償回路４２を備える例を説明する。
【００５３】
図６は、実施の形態４によるカルテシアンフィードバック回路を示す構成図である。図６において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
第１の信号補償回路４１は、例えば、オープンループのＤＰＤ（Ｄｉｇｉｔａｌ  ＰｒｅＤｉｓｔｏｒｔｉｏｎ）で実現される。
第１の信号補償回路４１は、第１の逆特性回路１の前段に設けられ、カルテシアンフィードバック回路の線形性が高まるように、入力されたデジタルＩ信号を補償して、補償後のデジタルＩ信号を第１の逆特性回路１に出力する。
第２の信号補償回路４２は、例えば、ＤＰＤで実現される。
第２の信号補償回路４２は、第２の逆特性回路２の前段に設けられ、カルテシアンフィードバック回路の線形性が高まるように、入力されたデジタルＱ信号を補償して、補償後のデジタルＱ信号を第２の逆特性回路２に出力する。
図６は、第１の信号補償回路４１及び第２の信号補償回路４２が図１のカルテシアンフィードバック回路に適用される例を示しているが、第１の信号補償回路４１及び第２の信号補償回路４２は、図４のカルテシアンフィードバック回路に適用されるようにしてもよい。
【００５４】
次に、実施の形態４によるカルテシアンフィードバック回路の動作について説明する。
第１の信号補償回路４１は、例えば、ＤＰＤで実現され、ＤＰＤは、線形性の補正テーブルＴＢＬ１を備えている。
線形性の補正テーブルＴＢＬ１は、第１の信号補償回路４１への入力信号である線形のデジタルＩ信号と、増幅器９から出力されるＲＦ信号に含まれるアナログＩ信号が線形になるときの第１の信号補償回路４１の出力信号との対応関係を記憶している。
第１の信号補償回路４１は、補正テーブルＴＢＬ１を参照して、入力信号であるデジタルＩ信号に対応する出力信号を特定し、その出力信号をデジタルＩ信号として第１の逆特性回路１に出力する。
【００５５】
第２の信号補償回路４２は、例えば、ＤＰＤで実現され、ＤＰＤは、線形性の補正テーブルＴＢＬ２を備えている。
線形性の補正テーブルＴＢＬ２は、第２の信号補償回路４２への入力信号である線形のデジタルＱ信号と、増幅器９から出力されるＲＦ信号に含まれるアナログＱ信号が線形になるときの第２の信号補償回路４２の出力信号との対応関係を記憶している。
第２の信号補償回路４２は、補正テーブルＴＢＬ２を参照して、入力信号であるデジタルＱ信号に対応する出力信号を特定し、その出力信号をデジタルＱ信号として第２の逆特性回路２に出力する。
【００５６】
ここでは、補正テーブルＴＢＬ１，ＴＢＬ２が、それぞれ第１の信号補償回路４１及び第２の信号補償回路４２の入力信号と出力信号の対応関係を記憶している例を示しているが、カルテシアンフィードバック回路の線形性が高まるようにデジタルＩ信号及びデジタルＱ信号を補償できればよい。このため、補正テーブルＴＢＬ１，ＴＢＬ２は、入力信号と出力信号の対応関係を記憶する代わりに、例えば、第１の信号補償回路４１及び第２の信号補償回路４２の入力信号であるデジタルＩ信号及びデジタルＱ信号の振幅及び位相を調整するための情報を記憶するようにしてもよい。
【００５７】
以上の実施の形態４は、第１の逆特性回路１の前段に設けられ、カルテシアンフィードバック回路の線形性が高まるように、入力されたデジタルＩ信号を補償して、補償後のデジタルＩ信号を第１の逆特性回路１に出力する第１の信号補償回路４１と、第２の逆特性回路２の前段に設けられ、カルテシアンフィードバック回路の線形性が高まるように、入力されたデジタルＱ信号を補償して、補償後のデジタルＱ信号を第２の逆特性回路２に出力する第２の信号補償回路４２とを備えるように構成した。したがって、増幅器９による増幅後のＲＦ信号を線形の信号にすることができる。
【００５８】
実施の形態５．
上記実施の形態４では、第１の信号補償回路４１が入力されたデジタルＩ信号を補償し、第２の信号補償回路４２が入力されたデジタルＱ信号を補償する例を示している。
この実施の形態５では、カルテシアンフィードバック回路の線形性が高まり、かつ、カルテシアンフィードバック回路のヒステリシスが解消されるように、カルテシアンフィードバック回路が、デジタルＩ信号を補償する第１の信号補償回路５４と、デジタルＱ信号を補償する第２の信号補償回路５５とを備えている例を説明する。
【００５９】
図７は、実施の形態５によるカルテシアンフィードバック回路を示す構成図である。図７において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
カップラ５１は、直交復調器１２から出力された第２のアナログＩ信号の一部をアナログデジタル変換器であるＡＤＣ５３に出力する。
カップラ５２は、直交復調器１２から出力された第２のアナログＱ信号の一部をＡＤＣ５３に出力する。
ＡＤＣ５３は、アナログ信号をデジタル信号に変換するアナログデジタル変換器であり、カップラ５１から出力された第２のアナログＩ信号を第２のデジタルＩ信号に変換し、第２のデジタルＩ信号を第１の信号補償回路５４に出力する。
また、ＡＤＣ５３は、カップラ５２から出力された第２のアナログＱ信号を第２のデジタルＱ信号に変換し、第２のデジタルＱ信号を第２の信号補償回路５５に出力する。
【００６０】
第１の信号補償回路５４は、例えば、クローズドループのデジタルプリディストーションであるＡＤＰＤ（Ａｄａｐｔｉｖｅ  Ｄｉｇｉｔａｌ  ＰｒｅＤｉｓｔｏｒｔｉｏｎ）で実現される。
第１の信号補償回路５４は、カルテシアンフィードバック回路の線形性が高まり、かつ、カルテシアンフィードバック回路のヒステリシスが解消されるように、ＡＤＣ５３から出力された第２のデジタルＩ信号に応じて、入力された第１のＩ信号（以下、第１のデジタルＩ信号と称する）を補償して、補償後の第１のデジタルＩ信号を第１の逆特性回路１に出力する。
【００６１】
第２の信号補償回路５５は、例えば、ＡＤＰＤで実現される。
第２の信号補償回路５５は、カルテシアンフィードバック回路の線形性が高まり、かつ、カルテシアンフィードバック回路のヒステリシスが解消されるように、ＡＤＣ５３から出力された第２のデジタルＱ信号に応じて、入力された第１のＱ信号（以下、第１のデジタルＱ信号と称する）を補償して、補償後の第１のデジタルＱ信号を第２の逆特性回路２に出力する。
図７は、カップラ５１，５２、ＡＤＣ５３、第１の信号補償回路５４及び第２の信号補償回路５５が図１のカルテシアンフィードバック回路に適用される例を示しているが、カップラ５１，５２、ＡＤＣ５３、第１の信号補償回路５４及び第２の信号補償回路５５は、図４のカルテシアンフィードバック回路に適用されるようにしてもよい。
【００６２】
次に、実施の形態５によるカルテシアンフィードバック回路の動作について説明する。
カップラ５１は、直交復調器１２から出力された第２のアナログＩ信号の一部をＡＤＣ５３に出力する。
カップラ５２は、直交復調器１２から出力された第２のアナログＱ信号の一部をＡＤＣ５３に出力する。
ＡＤＣ５３は、カップラ５１から出力された第２のアナログＩ信号を第２のデジタルＩ信号に変換し、第２のデジタルＩ信号を第１の信号補償回路５４に出力する。
また、ＡＤＣ５３は、カップラ５２から出力された第２のアナログＱ信号を第２のデジタルＱ信号に変換し、第２のデジタルＱ信号を第２の信号補償回路５５に出力する。
【００６３】
第１の信号補償回路５４は、例えば、ＡＤＰＤで実現され、ＡＤＰＤは、線形性の補正テーブルＴＢＬ３を備えている。
線形性の補正テーブルＴＢＬ３は、第１のデジタルＩ信号と第２のデジタルＩ信号との線形の差分と、増幅器９から出力されるＲＦ信号に含まれるアナログＩ信号が線形になるときの第１の信号補償回路５４の出力信号との対応関係を記憶している。
第１の信号補償回路５４は、入力された第１のデジタルＩ信号とＡＤＣ５３から出力された第２のデジタルＩ信号との差分を算出する。
第１の信号補償回路５４は、補正テーブルＴＢＬ３を参照して、算出した差分に対応する出力信号を特定し、その出力信号をデジタルＩ信号として第１の逆特性回路１に出力する。
【００６４】
第２の信号補償回路５５は、例えば、ＡＤＰＤで実現され、ＡＤＰＤは、線形性の補正テーブルＴＢＬ４を備えている。
線形性の補正テーブルＴＢＬ４は、第１のデジタルＱ信号と第２のデジタルＱ信号との線形の差分と、増幅器９から出力されるＲＦ信号に含まれるアナログＱ信号が線形になるときの第２の信号補償回路５５の出力信号との対応関係を記憶している。
第２の信号補償回路５５は、入力された第１のデジタルＱ信号とＡＤＣ５３から出力された第２のデジタルＱ信号との差分を算出する。
第２の信号補償回路５５は、補正テーブルＴＢＬ４を参照して、算出した差分に対応する出力信号を特定し、その出力信号をデジタルＱ信号として第２の逆特性回路２に出力する。
【００６５】
この実施の形態５では、カルテシアンフィードバック回路の線形性を高めるだけでなく、カルテシアンフィードバック回路のヒステリシスが解消されるようにするため、補正テーブルＴＢＬ３，ＴＢＬ４は、ヒステリシスを解消するためのアルゴリズムとして、メモリ効果補償を行うＭＰ（Ｍｅｍｏｒｙ  Ｐｏｌｙｎｏｍｉｎａｌ）を用いている。
この実施の形態５では、カルテシアンフィードバック回路の線形性を高めるだけでなく、カルテシアンフィードバック回路のヒステリシスが解消される例を示しているが、カルテシアンフィードバック回路の線形性のみを高めるようにしてもよい。
【００６６】
以上の実施の形態５は、カルテシアンフィードバック回路の線形性が高まり、かつ、カルテシアンフィードバック回路のヒステリシスが解消されるように、ＡＤＣ５３から出力された第２のデジタルＩ信号に応じて、入力された第１のデジタルＩ信号を補償して、補償後の第１のデジタルＩ信号を第１の逆特性回路１に出力する第１の信号補償回路５４と、カルテシアンフィードバック回路の線形性が高まり、かつ、カルテシアンフィードバック回路のヒステリシスが解消されるように、ＡＤＣ５３から出力された第２のデジタルＱ信号に応じて、入力された第１のデジタルＱ信号を補償して、補償後の第１のデジタルＱ信号を第２の逆特性回路２に出力する第２の信号補償回路５５とを備えるように構成した。したがって、増幅器９による増幅後のＲＦ信号を線形の信号にすることができる効果を奏する。また、温度変化又は経年劣化が生じても、線形のＲＦ信号を得ることができる。
【００６７】
図７では、ＡＤＣ５３が、カップラ５１から出力された第２のアナログＩ信号を第２のデジタルＩ信号に変換し、カップラ５２から出力された第２のアナログＱ信号を第２のデジタルＱ信号に変換する例を示している。
これは一例に過ぎず、例えば、図８に示すように、カルテシアンフィードバック回路を構成してもよい。
図８は、実施の形態５による他のカルテシアンフィードバック回路を示す構成図である。
図８のカルテシアンフィードバック回路は、カップラ６１、ＡＤＣ６２及び第２の直交復調器６３を備えている。
カップラ６１は、増幅器９により増幅されたＲＦ信号の一部をＡＤＣ６２に出力する。
ＡＤＣ６２は、カップラ６１から出力されたＲＦ信号をデジタルのＲＦ信号に変換し、デジタルのＲＦ信号を第２の直交復調器６３に出力する。
第２の直交復調器６３は、ＡＤＣ６２より出力されたデジタルのＲＦ信号から、第２のデジタルＩ信号と第２のデジタルＱ信号とを復調して、復調した第２のデジタルＩ信号を第１の信号補償回路５４に出力し、復調した第２のデジタルＱ信号を第２の信号補償回路５５に出力する。
第１の信号補償回路５４及び第２の信号補償回路５５の処理内容は、図７のカルテシアンフィードバック回路と同様である。
【００６８】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００６９】
この発明は、信号帯域を制限するループフィルタを備えるカルテシアンフィードバック回路に適している。
【符号の説明】
【００７０】
１  第１の逆特性回路、２  第２の逆特性回路、３  ＤＡＣ、４  第１のループフィルタ回路、４ａ  オペアンプ、４ｂ，４ｃ  抵抗、４ｄ  コンデンサ、４ｅ  可変抵抗、４ｆ  可変コンデンサ、５  第２のループフィルタ回路、５ａ  オペアンプ、５ｂ，５ｃ  抵抗、５ｄ  コンデンサ、５ｅ  可変抵抗、５ｆ  可変コンデンサ、６  局部発振源、７  移相器、８  直交変調器、９  増幅器、１０  カップラ、１１  出力端子、１２  直交復調器、２１  第１の係数調整回路、２１ａ  ＬＵＴ、２２  第２の係数調整回路、２２ａ  ＬＵＴ、３１  信号補償回路、４１  第１の信号補償回路、４２  第２の信号補償回路、５１，５２  カップラ、５３  ＡＤＣ、５４  第１の信号補償回路、５５  第２の信号補償回路、６１  カップラ、６２  ＡＤＣ、６３  第２の直交復調器。
【図１】
2019106826.tif 000003
【図２】
2019106826.tif 000004
【図３】
2019106826.tif 000005
【図４】
2019106826.tif 000006
【図５】
2019106826.tif 000007
【図６】
2019106826.tif 000008
【図７】
2019106826.tif 000009
【図８】
2019106826.tif 000010
【国際調査報告】
2019106826.tif 000011
2019106826.tif 000012