(57)【要約】新規な半導体装置の提供。半導体装置が、画素の選択期間を、駆動回路からの距離に応じて変化させる機能を有する。具体的には、第１の画素と駆動回路の距離が、第２の画素と駆動回路の距離よりも長い場合に、第１の画素に供給される選択信号のパルス幅が、第２の画素に供給される選択信号のパルス幅よりも大きく設定される。これにより、駆動回路から近い位置に設けられた画素の選択期間を短く維持しつつ、駆動回路から遠い位置に設けられた画素への映像信号の書き込みを正確に行うことができる。
2018130954.tif 000002
【特許請求の範囲】
【請求項１】
画素部と、第１乃至第４の駆動回路と、第１乃至第６の配線と、を有し、
前記画素部は、第１の画素及び第２の画素を有する第１の領域と、第３の画素及び第４の画素を有する第２の領域と、を有し、
前記第１の駆動回路は、前記第１の配線に第１の選択信号を供給する機能と、前記第２の配線に第２の選択信号を供給する機能と、を有し、
前記第２の駆動回路は、前記第３の配線に第３の選択信号を供給する機能と、前記第４の配線に第４の選択信号を供給する機能と、を有し、
前記第３の駆動回路は、前記第５の配線に第１の映像信号を供給する機能を有し、
前記第４の駆動回路は、前記第６の配線に第２の映像信号を供給する機能を有し、
前記第１の画素は、前記第１の配線及び前記第５の配線と電気的に接続され、
前記第２の画素は、前記第２の配線及び前記第５の配線と電気的に接続され、
前記第３の画素は、前記第３の配線及び前記第６の配線と電気的に接続され、
前記第４の画素は、前記第４の配線及び前記第６の配線と電気的に接続され、
前記第３の駆動回路と前記第２の画素の距離は、前記第３の駆動回路と前記第１の画素の距離よりも長く、
前記第４の駆動回路と前記第４の画素の距離は、前記第４の駆動回路と前記第３の画素の距離よりも長く、
前記第２の画素と前記第４の画素は隣接して設けられ、
前記第２の選択信号のパルス幅は、前記第１の選択信号のパルス幅よりも大きく、
前記第４の選択信号のパルス幅は、前記第３の選択信号のパルス幅よりも大きい半導体装置。
【請求項２】
請求項１において、
第１の信号生成回路と、第２の信号生成回路と、を有し、
前記第１の信号生成回路は、第１のクロック信号及び第１の制御信号の波形を制御する機能を有し、
前記第２の信号生成回路は、第２のクロック信号及び第２の制御信号の波形を制御する機能を有し、
前記第１のクロック信号及び前記第１の制御信号は、前記第１の選択信号及び前記第２の選択信号の生成に用いられ、
前記第２のクロック信号及び前記第２の制御信号は、前記第３の選択信号及び前記第４の選択信号の生成に用いられる半導体装置。
【請求項３】
請求項１において、
第１の信号生成回路及び第２の信号生成回路は、レジスタと、カウンタと、第１の比較回路と、第２の比較回路と、を有し、
前記レジスタは、前記第１の比較回路に第１のパラメータを出力する機能と、前記第２の比較回路に第２のパラメータを出力する機能と、を有し、
前記第１の比較回路は、前記第１のパラメータ及び前記カウンタの計数値を用いて、前記第１のクロック信号又は前記第２のクロック信号を生成する機能を有し、
前記第２の比較回路は、前記第２のパラメータ及び前記カウンタの計数値を用いて、前記第１の制御信号又は前記第２の制御信号を生成する機能を有する半導体装置。
【請求項４】
請求項３において、
前記レジスタは、第１のスキャンチェーンレジスタ部と、第２のスキャンチェーンレジスタ部と、レジスタ部と、を有し、
前記第１のスキャンチェーンレジスタ部には、第１のデータが順次入力され、
前記第２のスキャンチェーンレジスタ部には、第２のデータが順次入力され、
前記レジスタ部は、前記第１のデータ又は前記第２のデータの一方を選択して出力する機能を有する半導体装置。
【請求項５】
請求項４において、
前記第１のスキャンチェーンレジスタ部及び前記第２のスキャンチェーンレジスタ部は、保持回路を有し、
前記保持回路は、トランジスタと、容量素子と、を有し、
前記トランジスタのソース又はドレインの一方は、前記容量素子と電気的に接続され、
前記トランジスタは、チャネル形成領域に金属酸化物を有する半導体装置。
【請求項６】
請求項１において、
前記第１乃至第４の画素は、チャネル形成領域に水素化アモルファスシリコンを含むトランジスタを有する半導体装置。
【請求項７】
請求項１において、
前記第１乃至第４の画素は、チャネル形成領域に金属酸化物を含むトランジスタを有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】本発明の一態様は、半導体装置に関する。【０００２】なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。【０００３】また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、表示装置、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
【背景技術】
【０００４】テレビジョン（ＴＶ）は、大画面化に伴って高精細度の映像を表示できることが望まれており、超高解像度テレビジョン放送が推進されている。２０１６年には８Ｋデジタルテレビ放送の試験放送が開始され、本放送の開始も予定されている。そのため、８Ｋ放送に対応するための各種の電子機器が開発されている（例えば、非特許文献１）。【０００５】また、映像の表示には、液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイが広く用いられている。これらの表示装置を構成するトランジスタの半導体材料には主にシリコンなどが用いられているが、近年、金属酸化物を用いたトランジスタを表示装置の画素に用いる技術も開発されている（例えば、特許文献１、２）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−９６０５５号公報
【特許文献２】特開２００７−１２３８６１号公報
【非特許文献】
【０００７】
【非特許文献１】Ｓ．Ｋａｗａｓｈｉｍａ，ｅｔ  ａｌ．，“１３．３−Ｉｎ．８Ｋ  ｘ  ４Ｋ  ６６４−ｐｐｉ  ＯＬＥＤ  Ｄｉｓｐｌａｙ  Ｕｓｉｎｇ  ＣＡＡＣ−ＯＳ  ＦＥＴｓ”、ＳＩＤ  ２０１４ＤＩＧＥＳＴ，ｐｐ．６２７―６３０．
【発明の概要】
【発明が解決しようとする課題】
【０００８】本発明の一態様は、新規な半導体装置の提供を課題とする。又は、本発明の一態様は、高速動作が可能な半導体装置の提供を課題とする。又は、本発明の一態様は、高品質の映像の表示が可能な半導体装置の提供を課題とする。又は、本発明の一態様は、大画面での映像の表示が可能な半導体装置の提供を課題とする。又は、本発明の一態様は、消費電力が低い半導体装置の提供を課題とする。【０００９】なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】本発明の一態様に係る半導体装置は、画素部と、第１乃至第４の駆動回路と、第１乃至第６の配線と、を有し、画素部は、第１の画素及び第２の画素を有する第１の領域と、第３の画素及び第４の画素を有する第２の領域と、を有し、第１の駆動回路は、第１の配線に第１の選択信号を供給する機能と、第２の配線に第２の選択信号を供給する機能と、を有し、第２の駆動回路は、第３の配線に第３の選択信号を供給する機能と、第４の配線に第４の選択信号を供給する機能と、を有し、第３の駆動回路は、第５の配線に第１の映像信号を供給する機能を有し、第４の駆動回路は、第６の配線に第２の映像信号を供給する機能を有し、第１の画素は、第１の配線及び第５の配線と電気的に接続され、第２の画素は、第２の配線及び第５の配線と電気的に接続され、第３の画素は、第３の配線及び第６の配線と電気的に接続され、第４の画素は、第４の配線及び第６の配線と電気的に接続され、第３の駆動回路と第２の画素の距離は、第３の駆動回路と第１の画素の距離よりも長く、第４の駆動回路と第４の画素の距離は、第４の駆動回路と第３の画素の距離よりも長く、第２の画素と第４の画素は隣接して設けられ、第２の選択信号のパルス幅は、第１の選択信号のパルス幅よりも大きく、第４の選択信号のパルス幅は、第３の選択信号のパルス幅よりも大きい半導体装置である。【００１１】また、本発明の一態様に係る半導体装置は、第１の信号生成回路と、第２の信号生成回路と、を有し、第１の信号生成回路は、第１のクロック信号及び第１の制御信号の波形を制御する機能を有し、第２の信号生成回路は、第２のクロック信号及び第２の制御信号の波形を制御する機能を有し、第１のクロック信号及び第１の制御信号は、第１の選択信号及び第２の選択信号の生成に用いられ、第２のクロック信号及び第２の制御信号は、第３の選択信号及び第４の選択信号の生成に用いられてもよい。【００１２】また、本発明の一態様に係る半導体装置において、第１の信号生成回路及び第２の信号生成回路は、レジスタと、カウンタと、第１の比較回路と、第２の比較回路と、を有し、レジスタは、第１の比較回路に第１のパラメータを出力する機能と、第２の比較回路に第２のパラメータを出力する機能と、を有し、第１の比較回路は、第１のパラメータ及びカウンタの計数値を用いて、第１のクロック信号又は第２のクロック信号を生成する機能を有し、第２の比較回路は、第２のパラメータ及びカウンタの計数値を用いて、第１の制御信号又は第２の制御信号を生成する機能を有していてもよい。【００１３】また、本発明の一態様に係る半導体装置において、レジスタは、第１のスキャンチェーンレジスタ部と、第２のスキャンチェーンレジスタ部と、レジスタ部と、を有し、第１のスキャンチェーンレジスタ部には、第１のデータが順次入力され、第２のスキャンチェーンレジスタ部には、第２のデータが順次入力され、レジスタ部は、第１のデータ又は第２のデータの一方を選択して出力する機能を有していてもよい。【００１４】また、本発明の一態様に係る半導体装置において、第１のスキャンチェーンレジスタ部及び第２のスキャンチェーンレジスタ部は、保持回路を有し、保持回路は、トランジスタと、容量素子と、を有し、トランジスタのソース又はドレインの一方は、容量素子と電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有していてもよい。【００１５】また、本発明の一態様に係る半導体装置において、第１乃至第４の画素は、チャネル形成領域に水素化アモルファスシリコンを含むトランジスタを有していてもよい。【００１６】また、本発明の一態様に係る半導体装置において、第１乃至第４の画素は、チャネル形成領域に金属酸化物を含むトランジスタを有していてもよい。
【発明の効果】
【００１７】本発明の一態様により、新規な半導体装置を提供することができる。又は、本発明の一態様により、高速動作が可能な半導体装置を提供することができる。又は、本発明の一態様により、高品質の映像の表示が可能な半導体装置を提供することができる。又は、本発明の一態様により、大画面での映像の表示が可能な半導体装置を提供することができる。又は、本発明の一態様により、消費電力が低い半導体装置を提供することができる。【００１８】なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１９】
【図１】半導体装置の構成例を示す図。
【図２】半導体装置の動作例を示す図。
【図３】駆動回路の構成例を示す図。
【図４】タイミングチャート。
【図５】信号生成回路の構成例を示す図。
【図６】レジスタの構成例を示す図。
【図７】レジスタの構成例を示す図。
【図８】レジスタの構成例を示す図。
【図９】タイミングチャート。
【図１０】画素の構成例を示す図。
【図１１】半導体装置の構成例を示す図。
【図１２】表示パネルの構成例を示す図。
【図１３】表示装置の構成例を示す図。
【図１４】表示装置の構成例を示す図。
【図１５】表示装置の構成例を示す図。
【図１６】表示装置の構成例を示す図。
【図１７】トランジスタの構成例を示す図。
【図１８】トランジスタの構成例を示す図。
【図１９】レーザ照射方法およびレーザ結晶化装置を説明する図。
【図２０】レーザ照射方法を説明する図。
【図２１】トランジスタの構成例を示す図。
【図２２】エネルギーバンド構造を示す図。
【図２３】半導体装置の構成例を示す図。
【図２４】電子機器の構成例を示す図。
【発明を実施するための形態】
【００２０】以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２１】また、本発明の一態様には、半導体装置、記憶装置、表示装置、撮像装置、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグなど、あらゆる装置がその範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）などが、その範疇に含まれる。
【００２２】また、本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。以下、チャネル領域に金属酸化物を含むトランジスタを、ＯＳトランジスタとも表記する。
【００２３】また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。
【００２４】また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００２５】ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００２６】ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、オン状態、又は、オフ状態になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００２７】ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００２８】なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００２９】また、異なる図面間で同じ符号が付されている構成要素は、特に説明がない限り、同じものを表す。
【００３０】また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００３１】（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置について説明する。
【００３２】＜半導体装置の構成例＞
図１に、半導体装置１０の構成例を示す。半導体装置１０は、画素部２０、駆動回路３０、駆動回路４０、信号生成回路５０を有する。半導体装置１０は、駆動回路３０及び駆動回路４０を用いて、画素部２０に所定の映像を表示する機能を有する。よって、半導体装置１０は表示装置として用いることができる。
【００３３】画素部２０は、複数の画素２２によって構成され、映像を表示する機能を有する。画素２２はそれぞれ表示素子を有し、所定の階調を表示する機能を有する。駆動回路３０及び駆動回路４０から出力される信号により、画素２２の階調が制御され、画素部２０に所定の映像が表示される。
【００３４】画素２２に設けられる表示素子の例としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。また、発光素子の例としては、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、半導体レーザなどの、自発光性の発光素子が挙げられる。画素２２の具体的な構成例については後述する。
【００３５】画素２２はそれぞれ、配線ＳＬ及び配線ＧＬと接続されている。また、配線ＧＬはそれぞれ駆動回路３０と接続され、配線ＳＬはそれぞれ駆動回路４０と接続されている。配線ＧＬには、画素２２を選択するための信号（以下、選択信号ともいう）が供給される。また、配線ＳＬには、画素２２に所定の階調を表示させるための信号（以下、映像信号ともいう）が供給される。選択信号が供給された画素２２に映像信号が供給されることにより、画素２２の書き込みが行われる。
【００３６】駆動回路３０は、選択信号を画素２２に供給する機能を有する。具体的には、駆動回路３０は、配線ＧＬに選択信号を供給する機能を有し、配線ＧＬは、駆動回路３０から出力された選択信号を画素２２に伝える機能を有する。なお、配線ＧＬは、選択信号線、ゲート線などと呼ぶこともできる。
【００３７】駆動回路４０は、映像信号を画素２２に供給する機能を有する。具体的には、駆動回路４０は、配線ＳＬに映像信号を供給する機能を有し、配線ＳＬは、駆動回路４０から出力された映像信号を画素２２に伝える機能を有する。なお、配線ＳＬは、映像信号線、ソース線などと呼ぶこともできる。
【００３８】画素部２０に含まれる画素２２の数は自由に設定することができる。高精細度の映像を表示するためには、画素２２を多く配置することが好ましい。例えば、２Ｋの映像を表示する場合は、１９２０×１０８０個以上の画素２２を設けることが好ましい。また、４Ｋの映像を表示する場合は、３８４０×２１６０個以上、又は４０９６×２１６０個以上の画素２２を設けることが好ましい。また、８Ｋの映像を表示する場合は、７６８０×４３２０個以上の画素２２を設けることが好ましい。
【００３９】上記の２Ｋ、４Ｋ、８Ｋのような高精細度の映像を表示するために、画素部２０に多数の画素２２が設けられる場合、配線ＧＬ、配線ＳＬの長さが増加し、これに伴い配線ＧＬ、配線ＳＬの寄生抵抗が増大する。また、図１に示すように、配線ＧＬと配線ＳＬは互いに交差するように設けられている。そのため、画素２２の数が増加すると、交差部の数も増加し、配線ＧＬと配線ＳＬによって形成される寄生容量が増大する。そのため、図１においては、画素部２０を複数の領域２１に分割し、領域２１ごとに駆動回路３０及び駆動回路４０を設ける構成を用いている。
【００４０】具体的には、図１において、画素部２０は４つの領域２１（２１（１，１）乃至（２，２））に分割され、４つの領域２１はそれぞれｍ列ｎ行（ｍ、ｎは自然数）の画素２２を有する。また、図１において、４つの駆動回路３０（３０（１，１）乃至（２，２））及び４つの駆動回路４０（４０（１，１）乃至（２，２））が設けられている。
【００４１】図１において、駆動回路３０（１，１）、（１，２）と接続された配線ＧＬを配線ＧＬ１と表記し、駆動回路３０（２，１）、（２，２）と接続された配線ＧＬを配線ＧＬ２と表記する。また、駆動回路４０（１，１）、（１，２）、（２，１）、（２，２）と接続された配線ＳＬをそれぞれ、配線ＳＬ１１、配線ＳＬ１２、配線ＳＬ２１、配線ＳＬ２２と表記する。また、第ｉ列第ｊ行（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）の画素２２と接続された配線ＳＬと配線ＧＬを、それぞれ配線ＳＬ［ｉ］、配線ＧＬ［ｊ］と表記する。
【００４２】領域２１（１，１）乃至（２，２）にはそれぞれ、駆動回路４０（１，１）乃至（２，２）から映像信号が供給される。そのため、画素部２０の領域２１（２１（１，１）、（１，２））に属する画素２２には、駆動回路４０（４０（１，１）、（１，２））から映像信号を供給し、画素部２０の領域２１（２１（２，１）、（２，２））に属する画素２２には、駆動回路４０（４０（２，１）、（２，２））から映像信号を供給することができる。これにより、一の駆動回路４０と接続された配線ＳＬを短くすることができるため、寄生抵抗及び寄生容量を低減し、映像信号の供給を高速に行うことができる。
【００４３】なお、図１においては、画素部２０領域が４つの領域２１（１，１）、（１，２）、（２，１）、（２，２）に分割された構成例を示している。この場合、駆動回路４０（１，１）、（１，２）から映像信号が出力されるタイミングが同期され、駆動回路４０（２，１）、（２，２）から映像信号が出力されるタイミングが同期される。なお、領域２１（１，１）、（１，２）に映像信号を供給する駆動回路４０は、駆動回路４０（１，１）、（１，２）が一体化した回路によって構成してもよい。また、領域２１（２，１）、（２，２）に映像信号を供給する駆動回路４０は、駆動回路４０（２，１）、（２，２）が一体化した回路によって構成してもよい。また、駆動回路４０（１，１）、（１，２）、（２，１）、（２，２）がそれぞれ複数の駆動回路から構成されていてもよい。
【００４４】また、図１においては、１本の配線ＧＬに、２つの駆動回路３０が接続されている。具体的には、領域２１（１，１）、（１，２）に含まれる画素２２は、配線ＧＬを介して駆動回路３０（１，１）、（１，２）と接続されている。また、領域２１（２，１）、（２，２）に含まれる画素２２は、配線ＧＬを介して駆動回路３０（２，１）、（２，２）と接続されている。これにより、配線ＧＬの両端から選択信号を供給することが可能となり、選択信号を高速に供給することができる。なお、選択信号の伝達に支障がない場合は、駆動回路３０（１，１）、（１，２）の一方、及び、駆動回路３０（２，１）、（２，２）の一方を省略することができる。
【００４５】図１においては画素部２０を４つの領域２１に分割した場合を示したが、分割数は特に限定されず、自由に設定することができる。また、図１においては４つの領域２１に含まれる画素２２の列数及び行数が同じである例を示したが、これに限定されず、画素２２の列数及び行数は各領域２１においてそれぞれ自由に設定することができる。
【００４６】上記のように、画素部２０を複数の領域２１に分割する場合、領域２１のつなぎ目において、映像の連続性が確保されることが好ましい。しかしながら、配線ＳＬの寄生抵抗や寄生容量などの影響により、特につなぎ目付近の画素２２が表示する階調にはばらつきが生じやすい。例えば、図２に示すように、領域２１（１，１）、（２，１）の配線ＳＬ［１］に映像信号が供給される場合を考える。ここで、配線ＳＬには、配線ＧＬとの交差部などに形成される寄生容量ＰＣ、配線抵抗ＰＲなどが付加されるため、映像信号の遅延が生じ得る。より具体的には、駆動回路４０と画素２２間の距離が長く、配線ＳＬに形成される映像信号のパスが長くなるほど、寄生抵抗ＰＲが増大する。また、配線ＧＬと配線ＳＬの交差部が多くなるほど、寄生容量ＰＣが増大する。これにより、映像信号の遅延が大きくなる。そして、映像信号の遅延は、駆動回路４０から最も離れた画素２２（図中の画素２２Ａ、２２Ｂ）への映像信号の供給時に最大になる。
【００４７】仮に、配線ＧＬ［１］乃至［ｎ］（ここでのｎは１以上の整数とする。）に供給される選択信号のパルス幅を、駆動回路４０に比較的近い位置に設けられた画素２２に合わせて設定すると、上記の映像信号の遅延に起因して、映像信号の書き込みが完了する前に画素２２Ａ、２２Ｂが非選択状態となる場合がある。これにより、画素２２Ａ、２２Ｂへの映像信号の書き込みが不完全となり、画素２２Ａ、２２Ｂが表示する階調にばらつきが生じ得る。そして、図２に示す領域２１（１，１）、（２，１）のつなぎ目の領域においては、信号の遅延による階調のばらつきが最も生じやすい画素２２Ａ、２２Ｂが隣接する。そのため、この領域において不連続な映像が生じ得る。
【００４８】他方、映像の連続性を確保するため、配線ＳＬの終端付近に設けられた画素２２Ａ、２２Ｂに合わせて選択信号のパルス幅を設定することもできる。しかしながら、この場合、全ての画素２２の選択期間を長く設定することになるため、全行の選択に要する時間が長くなる。したがって、映像の更新に要する時間が長くなり、動作速度が低下する。
【００４９】ここで、本発明の一態様に係る半導体装置１０は、画素２２の選択期間を、駆動回路４０からの距離に応じて変化させる機能を有する。具体的には、第１の画素２２と駆動回路４０の距離が、第２の画素２２と駆動回路４０の距離よりも長い場合に、第１の画素２２に供給される選択信号のパルス幅が、第２の画素２２に供給される選択信号のパルス幅よりも大きく設定される。これにより、駆動回路４０から近い位置に設けられた画素２２の選択期間を短く維持しつつ、駆動回路４０から遠い位置に設けられた画素２２への映像信号の書き込みを正確に行うことができる。
【００５０】なお、上記の駆動回路４０と画素２２の距離とは、駆動回路４０から配線ＳＬを介して画素２２に映像信号を供給する際に、画素２２と駆動回路４０との間に形成される映像信号のパスの長さを意味する。また、選択信号のパルス幅は、選択信号が連続して供給される期間に対応する。例えば、選択信号としてハイレベルの信号が供給される場合は、配線ＧＬの電位がハイレベルに維持される期間が選択信号のパルス幅に相当する。また、選択信号のパルス幅は、配線ＧＬと接続された画素２２の選択期間（選択状態が維持される期間）に相当する。
【００５１】選択信号のパルス幅が制御される動作例を、図２に示す。駆動回路４０から近い位置に設けられた画素２２と接続された配線ＧＬ（配線ＧＬ１［１］、［２］、及び、配線ＧＬ２［１］、［２］）には、パルス幅の小さい信号ＧＳＥＬを供給し、駆動回路４０から遠い位置に設けられた画素２２と接続された配線ＧＬ（配線ＧＬ１［ｎ］、及び、配線ＧＬ２［ｎ］）には、パルス幅の大きい信号ＧＳＥＬを供給することができる。なお、図２に示す信号ＧＳＥＬは選択信号である。これにより、画素２２への映像信号の書き込みを正確に行うことができ、領域２１のつなぎ目付近（画素２２Ａ、２２Ｂが隣接する領域）における映像の連続性を確保することができる。
【００５２】信号ＧＳＥＬのパルス幅の設定は、上記に限られず自由に行うことができる。例えば、駆動回路４０からの距離が長い画素２２ほどパルス幅が大きい信号ＧＳＥＬが供給されるように、信号ＧＳＥＬのパルス幅を配線ＧＬ一本ごとに変えることもできる。また、駆動回路４０からの距離が長い所定の行（例えば、領域２１（１，１）、（２，１）における第ｎ行周辺の行）に属する画素２２に供給される信号ＧＳＥＬのみ、パルス幅を広げることもできる。
【００５３】選択信号のパルス幅の制御は、駆動回路３０に供給される各種の信号を制御することにより行うことができる。図１には、信号生成回路５０を用いて駆動回路３０に供給される信号を制御する構成例を示す。
【００５４】信号生成回路５０は、駆動回路３０で用いられる信号を生成する機能を有する。具体的には、信号生成回路５０は、選択信号の生成に用いられるクロック信号ＧＣＬＫ及び制御信号ＧＰＷＣを生成する機能を有する。なお、制御信号ＧＰＷＣは、選択信号のパルス幅の制御に用いられる信号である。信号生成回路５０は駆動回路３０ごとに設けられ、図１においては４つの信号生成回路５０（５０（１，１）乃至（２，２））が設けられている。信号生成回路５０から駆動回路３０にクロック信号ＧＣＬＫ及び制御信号ＧＰＷＣが供給されると、駆動回路３０は選択信号を生成し、配線ＧＬに供給する。
【００５５】信号生成回路５０からクロック信号ＧＣＬＫ及び制御信号ＧＰＷＣが供給される駆動回路３０の構成例を、図３（Ａ）に示す。駆動回路３０は、シフトレジスタ３１と、複数のＡＮＤ回路によって構成される制御回路３２を有する。
【００５６】シフトレジスタ３１は、外部から入力されるスタートパルスＧＳＰと、クロック信号ＧＣＬＫを用いて、信号ＧＳＲＯ［１］乃至［ｎ］を生成する機能を有する。シフトレジスタ３１の段数はｎであり、信号ＧＳＲＯ［１］乃至［ｎ］はシフトレジスタ３１の各段の出力信号に対応する。
【００５７】制御回路３２は、信号ＧＳＲＯのパルス幅を制御する機能を有する。制御回路３２は、信号ＧＳＲＯ［１］乃至［ｎ］が入力されるｎ個のＡＮＤ回路を有する。ＡＮＤ回路には、信号ＧＳＲＯ及び制御信号ＧＰＷＣが入力され、これらの論理積が信号ＧＳＥＬとして配線ＧＬに出力される（図３（Ｂ）参照）。
【００５８】信号生成回路５０は、クロック信号ＧＣＬＫの周期とパルス幅、及び、制御信号ＧＰＷＣの周期とパルス幅を制御する機能を有する。これにより、信号ＧＳＲＯ及び制御信号ＧＰＷＣの波形を制御し、信号ＧＳＥＬのパルス幅を制御することができる。
【００５９】＜半導体装置の動作例＞
次に、画素２２と駆動回路４０の距離に応じて、選択信号のパルス幅が変更される半導体装置１０の動作例について説明する。図４は、半導体装置１０の動作例を示すタイミングチャートである。ここでは一例として、図１における領域２１（１，１）に、駆動回路３０（１，１）から３種類の信号ＧＳＥＬが供給される場合について説明するが、他の領域２１も同様に動作させることができる。なお、図４におけるｋは、６以上ｎ−３以下の整数であり、ここでのｎは９以上の整数とする。
【００６０】まず、期間Ｔ１において、駆動回路４０から最も近い領域に設けられた画素２２（ここでは、１乃至３行目の画素２２とする）に供給される選択信号が生成される。まず、信号生成回路５０から駆動回路３０（１，１）に、パルス幅ａのクロック信号ＧＣＬＫ（１，１）と、クロック信号ＧＣＬＫ（１，１）の周期及びパルス幅に応じて生成された制御信号ＧＰＷＣ（１，１）が出力される。シフトレジスタ３１にクロック信号ＧＣＬＫ（１，１）が入力されると、シフトレジスタ３１は信号ＧＳＲＯ［１］乃至［３］を制御回路３２に出力する。そして、制御回路３２は、制御信号ＧＰＷＣ（１，１）と信号ＧＳＲＯ［１］乃至［３］に基づいて信号ＧＳＥＬ［１］乃至［３］を生成し、配線ＧＬ１［１］乃至［３］に順次出力する。期間Ｔ１において生成される信号ＧＳＥＬのパルス幅を、ａ´とする。
【００６１】次に、期間Ｔ２において、１乃至３行目の画素２２よりも駆動回路４０から遠い領域に設けられた画素２２（ここでは、ｋ−２乃至ｋ行目の画素２２とする）に供給される選択信号が生成される。まず、信号生成回路５０から駆動回路３０（１，１）に供給されるクロック信号ＧＣＬＫ（１，１）のパルス幅がｂ（＞ａ）に変更され、これに応じて制御信号ＧＰＷＣ（１，１）の周期及びパルス幅が変更される。そして、期間Ｔ１と同様の動作により、変更後のクロック信号ＧＣＬＫ（１，１）及び制御信号ＧＰＷＣ（１，１）に基づいて、信号ＧＳＥＬ［ｋ−２］乃至［ｋ］が生成され、配線ＧＬ１［ｋ−２］乃至［ｋ］に順次出力される。期間Ｔ２において生成される信号ＧＳＥＬのパルス幅を、ｂ´（＞ａ´）とする。
【００６２】なお、期間Ｔ２において選択信号ＧＳＥＬが出力される周期は、期間Ｔ１よりも長い。よって、期間Ｔ２は期間Ｔ１よりも長くなる。
【００６３】次に、期間Ｔ３において、駆動回路４０から最も遠い領域に設けられた画素２２（ここでは、ｎ−２乃至ｎ行目の画素２２とする）に供給される選択信号が生成される。まず、信号生成回路５０から駆動回路３０（１，１）に供給されるクロック信号ＧＣＬＫ（１，１）のパルス幅がｃ（＞ｂ）に変更され、これに応じて制御信号ＧＰＷＣ（１，１）の周期及びパルス幅が変更される。そして、期間Ｔ１と同様の動作により、変更後のクロック信号ＧＣＬＫ（１，１）及び制御信号ＧＰＷＣ（１，１）に基づいて、信号ＧＳＥＬ［ｎ−２］乃至［ｎ］が生成され、配線ＧＬ１［ｎ−２］乃至［ｎ］に順次出力される。期間Ｔ３における信号ＧＳＥＬのパルス幅を、ｃ´（＞ｂ´）とする。
【００６４】なお、期間Ｔ３において選択信号ＧＳＥＬが出力される周期は、期間Ｔ２よりも長い。よって、期間Ｔ３は期間Ｔ２よりも長くなる。
【００６５】以上のように、信号生成回路５０によって制御信号ＧＰＷＣ及び信号ＧＣＬＫの波形を制御することにより、駆動回路４０から画素２２までの距離に応じたパルス幅の信号ＧＳＥＬを、駆動回路３０から供給することができる。なお、ここでは所定の本数の配線ＧＬごとに選択信号のパルス幅を変化させる動作例を示したが、選択信号のパルス幅は、配線ＧＬ一本ごとに変化させることもできる。また、駆動回路４０からの距離が長い所定の行に属する画素２２に供給される信号ＧＳＥＬのみ、パルス幅を広げることもできる。
【００６６】＜信号生成回路の構成例＞
次に、信号生成回路５０の構成例について説明する。図５（Ａ）に、クロック信号ＧＣＬＫ及び制御信号ＧＰＷＣの波形を制御する機能を有する信号生成回路５０を示す。信号生成回路５０は、レジスタ５１、カウンタ５２、比較回路５３、比較回路５４を有する。
【００６７】レジスタ５１は、制御信号ＧＰＷＣ又は信号ＧＣＬＫの波形を決定するためのパラメータを含むデータＤＰを格納し、一括で出力する機能を有する。レジスタ５１は、スキャンチェーンレジスタ部１１０、レジスタ部１２０を有する。データＤＰは、スキャンチェーンレジスタ部１１０に順次入力され、格納される。そして、スキャンチェーンレジスタ部１１０に格納されたデータＤＰは、レジスタ部１２０に一括して転送され、比較回路５３及び比較回路５４に同時に出力される。
【００６８】データＤＰには、比較回路５３及び比較回路５４において用いられる各種のパラメータが含まれる。具体的には、データＤＰには、信号ＧＣＬＫの波形を決定するパラメータＰＡａ、ＰＢａ、制御信号ＧＰＷＣの波形を決定するパラメータＰＡｂ、ＰＢｂなどが含まれる。
【００６９】カウンタ５２は、クロック信号ＣＣＬＫに同期してカウントを行う機能を有する。カウンタ５２の計数値は、比較回路５３及び比較回路５４に出力される。カウンタ５２にリセット信号ＲＳＴが入力されると、カウンタ５２の計数値がリセットされる。
【００７０】比較回路５３は、レジスタ５１から入力されたパラメータとカウンタの計数値を用いて、信号ＧＣＬＫを生成する機能を有する。比較回路５３の入力端子ＡにはパラメータＰＡａが入力され、入力端子ＢにはパラメータＰＢａが入力され、入力端子Ｃにはカウンタ５２の計数値が入力される。比較回路５３は、パラメータＰＡａ、ＰＢａをそれぞれ、信号ＧＣＬＫの立ち上がりのタイミング、立ち下りのタイミングを決定するパラメータとして用い、信号ＧＣＬＫの波形を決定する機能を有する。比較回路５３によって生成された信号ＧＣＬＫは、出力端子Ｙから駆動回路３０に出力される。
【００７１】例えば図５（Ｂ）に示すように、比較回路５３は、カウンタ５２の計数値がパラメータＰＡａの値（ここではＡとする）に達したときにハイレベルの信号を出力し、カウンタ５２の計数値がパラメータＰＢａの値（ここではＢとする）に達したときにローレベルの信号を出力するように構成することができる。これにより、信号ＧＣＬＫの波形を制御することができる。なお、このときの信号ＧＣＬＫのパルス幅は、（Ｂ−Ａ）に対応する値となる。より具体的には、クロック信号ＣＣＬＫの周期（カウンタのカウントアップ周期）の（Ｂ−Ａ）倍となる。
【００７２】比較回路５４は、レジスタ５１から入力されたパラメータとカウンタの計数値を用いて、制御信号ＧＰＷＣを生成する機能を有する。比較回路５４の入力端子ＡにはパラメータＰＡｂが入力され、入力端子ＢにはパラメータＰＢｂが入力され、入力端子Ｃにはカウンタ５２の計数値が入力される。比較回路５４は、パラメータＰＡｂ、ＰＢｂをそれぞれ、制御信号ＧＰＷＣの立ち上がりのタイミング、立ち下りのタイミングを決定するパラメータとして用い、制御信号ＧＰＷＣの波形を決定する機能を有する。比較回路５４によって生成された制御信号ＧＰＷＣは、出力端子Ｙから駆動回路３０に出力される。比較回路５４の具体的な動作は、比較回路５３と同様である。
【００７３】レジスタ５１から比較回路５３、比較回路５４には、パラメータが一括して同時に出力される。これにより、信号ＧＣＬＫ及び制御信号ＧＰＷＣを更新するタイミングを同期させることができ、駆動回路３０における選択信号のパルス幅の変更を正確に行うことができる。
【００７４】また、カウンタ５２にリセット信号ＲＳＴが入力されるタイミングを制御することにより、信号ＧＣＬＫ及び制御信号ＧＰＷＣの周期を制御することができる。リセット信号ＲＳＴが入力されるタイミングは、レジスタ５１に格納されたパラメータによって決定してもよい。
【００７５】［レジスタの構成例］
本発明の一態様においては、配線ＧＬを順次走査する期間中に、駆動回路３０から出力される選択信号のパルス幅が変更される。そのため、レジスタ５１から出力されるパラメータの更新は高速で行うことが好ましい。特に、選択信号のパルス幅を配線ＧＬ一本ごとに変える場合など、パルス幅の切り替えの回数が多い場合は、パラメータの高速な更新が要求される。
【００７６】ここで、パラメータの高速な更新には、スキャンチェーンレジスタ部１１０を複数設け、各スキャンチェーンレジスタ部１１０に所定のパルス幅の選択信号に対応するパラメータのセットを格納する構成が有効である。この場合、レジスタ部１２０にパラメータを出力するスキャンチェーンレジスタ部１１０を切り替えることにより、パラメータの出力を素早く切り替えることができる。このような構成を有するレジスタ５１の構成例について、以下説明する。
【００７７】図６に、レジスタ５１の構成例を示す。レジスタ５１は、複数のスキャンチェーンレジスタ部１１０、レジスタ部１２０を有する。ここでは、２つのスキャンチェーンレジスタ部１１０（１１０ａ、１１０ｂ）が設けられた構成を示すが、スキャンチェーンレジスタ部１１０の数は自由に設定することができる。スキャンチェーンレジスタ部１１０ａ、１１０ｂにはそれぞれ、所定のパルス幅の選択信号を生成するためのパラメータのセットを格納することができる。
【００７８】レジスタ部１２０は、複数のレジスタ１２１を有する。スキャンチェーンレジスタ部１１０ａは、複数のレジスタ１１１ａ、ノードＳＣＩＮ１、ＳＣＯＴ１を有する。スキャンチェーンレジスタ部１１０ｂは、複数のレジスタ１１１ｂ、ノードＳＣＩＮ２、ＳＣＯＴ２を有する。
【００７９】レジスタ１１１ａ、１１１ｂは、電源が遮断された状態でもデータが消失しない不揮発性レジスタである。レジスタ１１１ａ、１１１ｂを不揮発化するため、レジスタ１１１ａ、１１１ｂは、ＯＳトランジスタを用いた保持回路を備えている。
【００８０】金属酸化物は、シリコンなどの半導体よりもエネルギーギャップが大きく、少数キャリア密度を低くすることができる。そのため、ＯＳトランジスタがオフ状態であるときに、ＯＳトランジスタのソースとドレイン間を流れる電流（以下、オフ電流ともいう）は極めて小さい。よって、レジスタ１１１ａ、１１１ｂにＯＳトランジスタを用いることにより、チャネル領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタともいう）などを用いる場合と比較して、長期間にわたってデータを保持することができる。これにより、レジスタ１１１ａ、１１１ｂへの電力の供給が停止された期間においてもデータを保持することができる。
【００８１】他方、レジスタ１２１は揮発性レジスタである。レジスタ１２１の回路構成には特段の制約はなく、データを記憶することが可能な回路であればよく、ラッチ回路、フリップフロップ回路などで構成すればよい。レジスタ部１２０から出力されるパラメータによって、比較回路５３及び比較回路５４によって生成される信号の波形が制御される。
【００８２】レジスタ５１に格納しているデータを更新する場合、まず、スキャンチェーンレジスタ部１１０ａ、１１０ｂのデータを変更する。スキャンチェーンレジスタ部１１０ａのデータを変更するには、スキャンクロック信号ＳＣＫ１をトグルさせながら、ノードＳＣＩＮ１よりデータを入力する。ノードＳＣＩＮ１より入力されたデータは、スキャンクロック信号ＳＣＫ１に従い、各レジスタ１１１ａのデータを更新する。最終段のレジスタ１１１ａは、ノードＳＣＯＴ１よりデータを出力する。同様に、スキャンチェーンレジスタ部１１０ｂのデータを変更するには、スキャンクロック信号ＳＣＫ２をトグルさせながら、ノードＳＣＩＮ２よりデータを入力する。ノードＳＣＩＮ２より入力されたデータは、スキャンクロック信号ＳＣＫ２に従い、各レジスタ１１１ｂのデータを更新する。最終段のレジスタ１１１ｂは、ノードＳＣＯＴ２よりデータを出力する。
【００８３】スキャンチェーンレジスタ部１１０ａ、１１０ｂに、所定のパルス幅の選択信号を生成するためのパラメータを格納する場合は、ノードＳＣＩＮ１、ノードＳＣＩＮ２から、図５におけるデータＤＰが入力される。
【００８４】スキャンチェーンレジスタ部１１０ａの各レジスタ１１１ａのデータを書き換えた後、各レジスタ１１１ａのデータを、レジスタ部１２０の各レジスタ１２１に一括してロードする。または、スキャンチェーンレジスタ部１１０ｂの各レジスタ１１１ｂのデータを書き換えた後、各レジスタ１１１ｂのデータを、レジスタ部１２０の各レジスタ１２１に一括してロードする。これにより、比較回路５３及び比較回路５４は、一括して更新されたパラメータを使用して信号の生成を行うことができる。パラメータの更新に同時性が保たれるため、信号生成回路５０の安定した動作を実現できる。また、スキャンチェーンレジスタ部１１０ａ、１１０ｂとレジスタ部１２０とを備えることで、比較回路５３及び比較回路５４が動作中でも、スキャンチェーンレジスタ部１１０ａ、１１０ｂのデータを更新することができる。
【００８５】なお、レジスタ５１へのアクセスがない期間においては、レジスタ５１への電源供給を一時的に遮断することができる（パワーゲーティング）。レジスタ５１のパワーゲーティング実行時には、レジスタ１１１ａ、１１１ｂにおいて、保持回路にデータを格納（セーブ）してから電源を遮断する。電源復帰後、レジスタ１１１ａもしくはレジスタ１１１ｂのデータを、レジスタ１２１に復帰（ロード）して通常動作を再開する。なお、レジスタ１１１ａもしくはレジスタ１１１ｂに格納されているデータと、レジスタ１２１に格納されているデータとが整合しない場合は、レジスタ１２１のデータをレジスタ１１１ａもしくはレジスタ１１１ｂにセーブした後、あらためて、レジスタ１１１ａ、１１１ｂの保持回路にデータを格納する構成が好ましい。データが整合しない場合としては、スキャンチェーンレジスタ部１１０ａ、１１０ｂのデータを変更している場合などが挙げられる。
【００８６】図７、図８を用いて、レジスタ５１の回路構成例を説明する。
【００８７】レジスタ部１２０は、Ｎ個（Ｎは２以上の整数）のレジスタ１２１を有する。レジスタ部１２０には、信号ＬＤＡ１、ＬＤＡ２が入力される。信号ＬＤＡ１、ＬＤＡ２は、データのロードを制御するための信号である。
【００８８】スキャンチェーンレジスタ部１１０ａ、１１０ｂは、それぞれ、Ｎ個のレジスタ１１１ａ、１１１ｂを有する。スキャンチェーンレジスタ部１１０ａには、スキャンクロック信号ＳＣＫ１、信号ＳＶＡ１、ＳＶＢ１、ＬＤＢ１が入力される。スキャンチェーンレジスタ部１１０ｂには、スキャンクロック信号ＳＣＫ２、信号ＳＶＡ２、ＳＶＢ２、ＬＤＢ２が入力される。信号ＬＤＢ１、ＬＤＢ２はデータのロードを制御するための信号であり、信号ＳＶＡ１、ＳＶＡ２、ＳＶＢ１、ＳＶＢ２は、データのセーブを制御するための信号である。
【００８９】レジスタ１２１は、ラッチ回路１２２、ＭＵＸ（マルチプレクサ）１２３を有する。レジスタ１１１ａは、セレクタ１１２ａ、フリップフロップ回路１１３ａ、保持回路１１４ａ、ノードＳＤＩ１、ＳＤＯ１を有する。レジスタ１１１ｂは、セレクタ１１２ｂ、フリップフロップ回路１１３ｂ、保持回路１１４ｂ、ノードＳＤＩ２、ＳＤＯ２を有する。ノードＳＤＩ１、ＳＤＩ２はデータが入力されるノードであり、ノードＳＤＯ１、ＳＤＯ２はデータが出力されるノードである。
【００９０】レジスタ１２１は揮発性レジスタである。ノードＱ、Ｒは、ラッチ回路１２２の出力ノードであり、論理が同じデータを出力する。ノードＱは、比較回路５３又は比較回路５４と接続され、ノードＲは、レジスタ１１１ａ、１１１ｂと接続されている。ラッチ回路１２２に特段の制約はなく、フリップフロップ回路など、他の回路を設けてもよい。
【００９１】ＭＵＸ１２３は、ラッチ回路１２２に入力するデータを選択する機能を有する。信号ＬＤＡ１、ＬＤＡ２は、ＭＵＸ１２３の制御信号である。図７の例では、信号ＬＤＡ１がハイレベルであり、かつＬＤＡ２がローレベルである場合、ノードＳＤＯ１のデータによってラッチ回路１２２のデータが更新される。他方、信号ＬＤＡ１がローレベルであり、かつＬＤＡ２がハイレベルである場合、ノードＳＤＯ２のデータによってラッチ回路１２２のデータが更新される。
【００９２】レジスタ１１１ａ、１１１ｂは、不揮発性レジスタである。図８を用いて、レジスタ１１１ａ、１１１ｂのより具体的な回路構成例を説明する。
【００９３】レジスタ１１１ａにおいて、セレクタ１１２ａとフリップフロップ回路１１３ａとで、スキャンフリップフロップ回路が構成されている。スキャンチェーンレジスタ部１１０ａがシフトレジスタとして動作する場合、レジスタ１１１ａは、ノードＳＤＩ１からデータを取り込み、ノードＳＤＯ１からデータを出力する。ノードＳＤＯ１のデータは、次段のレジスタ１１１ａのノードＳＤＩ１に入力される。
【００９４】信号ＳＶＡ１は、セレクタ１１２ａの制御信号である。信号ＳＶＡ１がハイレベルである場合、セレクタ１１２ａは、フリップフロップ回路１１３ａの入力ノードと、レジスタ１２１のノードＲ間を導通し、信号ＳＶＡ１がローレベルである場合、セレクタ１１２ａはフリップフロップ回路１１３ａの入力ノードと、ノードＳＤＩ１間を導通する。
【００９５】フリップフロップ回路１１３ａは、図８の回路構成に限定されず、様々なフリップフロップ回路を適用することができる。フリップフロップ回路１１３ａのノードＮ１、ＮＢ１に、保持回路１１４ａが接続されている。信号ＬＤＢ１、ＳＶＢ１は、保持回路１１４ａの制御信号である。
【００９６】保持回路１１４ａは、フリップフロップ回路１１３ａが保持するデータを記憶するための回路であり、２個のメモリ回路１１５ａ、１１６ａを有する。ここでは、メモリ回路１１５ａ、１１６ａは３トランジスタ型のゲインセルで構成されている。メモリ回路１１５ａは、トランジスタＭ１１乃至Ｍ１３、容量素子ＣＳ１、ノードＳＮ１を有し、メモリ回路１１６ａは、トランジスタＭ１４乃至Ｍ１６、容量素子ＣＳ２、ノードＳＮ２を有する。ノードＳＮ１、ＳＮ２は、メモリ回路１１５ａ、１１６ａの保持ノードである。
【００９７】メモリ回路１１５ａは、ノードＮ１のデータをバックアップし、バックアップしたデータをノードＮＢ１にロードする機能を有し、メモリ回路１１６ａは、ノードＮＢ１のデータをバックアップし、バックアップしたデータをノードＮ１にロードする機能を有する。信号ＳＶＢ１に従い、メモリ回路１１５ａはノードＮ１のデータをノードＳＮ１に書き込み、メモリ回路１１６ａはノードＮＢ１のデータをノードＳＮ２に書き込む。信号ＬＤＢ１に従い、メモリ回路１１５ａはノードＳＮ１のデータをノードＮＢ１に書き込み、メモリ回路１１６ａはノードＳＮ２のデータをノードＮ１に書き込む。
【００９８】トランジスタＭ１１、Ｍ１４がＯＳトランジスタであるので、保持回路１１４ａは、電源が遮断された状態でも長時間データを保持することが可能である。レジスタ１１１ａにおいて、トランジスタＭ１１、Ｍ１４以外のトランジスタは、Ｓｉトランジスタで構成してもよい。
【００９９】レジスタ１１１ｂの回路構成は、レジスタ１１１ａと同様のため、レジスタ１１１ｂの詳細な説明はレジスタ１１１ａの説明を援用する。
【０１００】レジスタ１１１ｂにおいて、セレクタ１１２ｂとフリップフロップ回路１１３ｂとで、スキャンフリップフロップ回路が構成されている。セレクタ１１２ｂは、信号ＳＶＡ２に従い、ノードＲまたはノードＳＤＩ２の一方を選択し、選択したノードとフリップフロップ回路１１３ｂの入力ノード間を導通する。
【０１０１】フリップフロップ回路１１３ｂのノードＮ２、ＮＢ２には、保持回路１１４ｂが接続されている。保持回路１１４ｂは、メモリ回路１１５ｂ、１１６ｂを有する。メモリ回路１１５ｂは、トランジスタＭ２１乃至Ｍ２３、容量素子ＣＳ３、ノードＳＮ３を有する。メモリ回路１１６ｂは、トランジスタＭ２４乃至Ｍ２６、容量素子ＣＳ４、ノードＳＮ４を有する。メモリ回路１１５ｂは、信号ＳＶＢ２に従いフリップフロップ回路１１３ｂのデータを格納し、信号ＬＤＢ２に従い、保持しているデータをフリップフロップ回路１１３ｂにロードする。
【０１０２】トランジスタＭ２１、Ｍ２４がＯＳトランジスタであるので、保持回路１１４ｂは、電源が遮断された状態でも長時間データを保持することが可能である。トランジスタＭ２１、トランジスタＭ２４は、バックゲートを有するトランジスタであってもよい。トランジスタＭ１１、Ｍ１４についても同様である。
【０１０３】レジスタ１１１ｂにおいて、トランジスタＭ２１、Ｍ２４以外のトランジスタは、Ｓｉトランジスタで構成してもよい。
【０１０４】なお、図８には、フリップフロップ回路１１３ｂの前段のインバータループの相補データを保持回路１１４ｂでバックアップする例を示している。フリップフロップ回路１１３ｂの後段のインバータループの相補データをバックアップできるように、保持回路１１４ｂを設けてもよい。これは、レジスタ１１１ａでも同様である。保持回路１７４ａ、１１４ｂをこのような構成とすることで、バックアップしたデータのロードが非同期で行えるため、高速なデータのロードができる。これにより、パワーゲーティング時に、レジスタ５１を電源オフ状態から通常動作状態に復帰させる時間を短縮できる。
【０１０５】［レジスタの動作例］
図９を参照して、レジスタ５１の動作例を説明する。図９は、レジスタ５１の動作例を示すタイミングチャートである。ＰＬＤＤはレジスタ５１に電位ＶＤＤを供給する配線である。電位ＶＤＤは電源電位である。また、ノードＮ１等の波形において、ハッチングで示されている箇所は、論理がハイレベルかローレベルか定まらない不定値であることを示している。
【０１０６】期間Ｔ１１では、スキャンチェーンレジスタ部１１０ａ、１１０ｂをスキャン動作させて、それぞれにデータを書き込んでいる。この間、信号ＳＶＡ１、ＳＶＡ２はローレベルであり、スキャンクロック信号ＳＣＫ１、ＳＣＫ２はアクティブである。したがって、セレクタ１１２ａによって、ノードＳＤＩ１とフリップフロップ回路１１３ａの入力ノード間が導通され、セレクタ１１２ｂによって、ノードＳＤＩ２とフリップフロップ回路１１３ｂの入力ノード間が導通される。
【０１０７】スキャンチェーンレジスタ部１１０ａのＮ段のレジスタ１１１ａにデータを書き込むため、スキャンクロック信号ＳＣＫ１に同期して、ノードＳＣＩＮ１のデータが更新される。レジスタ１１１ａ［ｌ］（ｌは１以上Ｎ以下の整数）において、スキャンクロック信号ＳＣＫ１の立ち上がりエッジに同期して、ノードＳＤＯ１［ｌ］のデータが更新され、スキャンクロック信号ＳＣＫ１の立ち下がりエッジに同期して、ノードＳＤＯ１［ｌ］のデータによって、ノードＮ１［ｌ＋１］が更新される。スキャンクロック信号ＳＣＫ１がトグルを繰り返すことで、ノードＳＣＩＮ１のデータが各段のレジスタ１１１ａをシフトしていく。ノードＳＣＯＴ１から、各段のレジスタ１１１ａに格納されているデータを順次取得することができる。
【０１０８】スキャンチェーンレジスタ部１１０ｂのシフト動作も、スキャンチェーンレジスタ部１１０ａと同様に実行される。スキャンクロック信号ＳＣＫ２の立ち上がりエッジに同期して、ノードＳＤＯ２のデータが更新される。
【０１０９】期間Ｔ１２では、レジスタ部１２０のデータの更新動作が行われる。信号ＬＤＡ１がハイレベルに遷移することで、ＭＵＸ１２３［ｌ］によって、ノードＳＤＯ１［ｌ］とラッチ回路１２２［ｌ］の入力ノード間が導通される。ラッチ回路１２２［ｌ］は、レジスタ１１１ａ［ｌ］が保持するデータＤｋを格納する。ノードＱ［ｌ］、Ａ［ｌ］からはデータＤ１が出力される。つまり、信号ＬＤＡ１をハイレベルにすることで、スキャンチェーンレジスタ部１１０ａが保持しているデータＤ１乃至ＤＮが、レジスタ部１２０に一括してロードされる。これにより、比較回路５３又は比較回路５４が使用するパラメータなどを一括して変更することができる。
【０１１０】スキャンチェーンレジスタ部１１０ｂが保持しているデータによって、レジスタ部１２０のデータを更新する場合は、信号ＬＤＡ１をローレベルに維持し、信号ＬＤＡ２をハイレベルにすればよい。
【０１１１】なお、期間Ｔ１２で、スキャンクロック信号ＳＣＫ１および信号ＳＶＡ１がローレベルになることで、ノードＮ１［１］とノードＳＣＩＮ１間が導通されるため、ノードＮ１［１］の電位は、ノードＳＣＩＮ１の電位に応じて変化する。同様に、スキャンクロック信号ＳＣＫ２および信号ＳＶＡ２がローレベルになることで、ノードＮ１［２］の電位は、ノードＳＣＩＮ２の電位に応じて変化する。
【０１１２】期間Ｔ１３では、レジスタ５１は通常動作を行っている。ノードＱ［１］乃至Ｑ［Ｎ］から、期間Ｔ１２で書き込まれたデータＤ１乃至ＤＮを出力する。この間、スキャンチェーンレジスタ部１１０ａをスキャン動作させて、スキャンチェーンレジスタ部１１０ａのデータ変更を行ってもよい。スキャンチェーンレジスタ部１１０ａのデータを変更した後、信号ＬＤＡ１をハイレベルにすることで、レジスタ部１２０のデータを書き換えてもよい。スキャンチェーンレジスタ部１１０ｂについても同様である。
【０１１３】期間Ｔ２０では、レジスタ５１のパワーゲーティング動作が行われる。パワーゲーティング動作は、レジスタ５１のバックアップ動作、電源オフ動作、レジスタ５１のリカバリ動作に大別される。
【０１１４】期間Ｔ１４では、レジスタ５１のバックアップ動作が行われる。まず、信号ＳＶＡ１をハイレベルにし、その後、スキャンクロック信号ＳＣＫ１をハイレベルにすることで、レジスタ部１２０が格納しているデータＤ１乃至ＤＮを、スキャンチェーンレジスタ部１１０ａのフリップフロップ回路１１３ａに書き込む。図９の例では、信号の制御を簡単化するため、スキャンクロック信号ＳＣＫ２をスキャンクロック信号ＳＣＫ１と共に、ハイレベルにしているが、ローレベルで維持してもよい。
【０１１５】信号ＳＶＡ１がハイレベルになることで、セレクタ１１２ａはラッチ回路１２２のノードＡとフリップフロップ回路１１３ａの入力ノード間を導通する。スキャンクロック信号ＳＣＫ１がローレベルであるため、フリップフロップ回路１１３ａのノードＮ１にノードＡのデータが書き込まれる。スキャンクロック信号ＳＣＫ１がハイレベルに遷移することで、ノードＮ１とノードＡ間が非導通状態になり、かつノードＮ１［１］とノードＳＣＩＮ１間が非導通状態になる。
【０１１６】なお、レジスタ部１２０が格納しているデータが、スキャンチェーンレジスタ部１１０ｂからロードされたデータである場合、レジスタ部１２０のデータはスキャンチェーンレジスタ部１１０ｂでバックアップされる。この場合は、信号ＳＶＡ２をハイレベルにし、その後、スキャンクロック信号ＳＣＫ２をハイレベルする。
【０１１７】次に、スキャンチェーンレジスタ部１１０ａ、１１０ｂのバックアップ動作が行われる。この間、信号ＳＶＢ１、ＳＶＢ２をハイレベルにする。信号ＳＶＢ１がハイレベルになることで、フリップフロップ回路１１３ａのノードＮ１、ＮＢ１のデータが保持回路１１４ａのノードＳＮ１、ＳＮ２に書き込まれる。信号ＳＶＢ２がハイレベルになることで、フリップフロップ回路１１３ｂのノードＮ２、ＮＢ２のデータが保持回路１１４ｂのノードＳＮ３、ＳＮ４に書き込まれる。
【０１１８】信号ＳＶＢ１、ＳＶＢ２をローレベルにすることで、レジスタ５１のバックアップ動作が終了する。
【０１１９】期間Ｔ１５は、電源オフ動作が行われる。配線ＰＬＤＤへの電位ＶＤＤの供給を停止する。配線ＰＬＤＤは徐々に放電される。配線ＰＬＤＤの電位が低下するため、ラッチ回路１２２、フリップフロップ回路１１３ａ、１１３ｂのデータは消失するが、保持回路１１４ａ、１１４ｂのデータは消失しない。
【０１２０】期間Ｔ１６は、スキャンチェーンレジスタ部１１０ａ、１１０ｂのリカバリ動作が行われる。まず、配線ＰＬＤＤに電位ＶＤＤの供給を開始する。配線ＰＬＤＤの電位は上昇し、やがて電位ＶＤＤになる。
【０１２１】次に、信号ＬＤＢ１、ＬＤＢ２をハイレベルにし、かつスキャンクロック信号ＳＣＫ１、ＳＣＫ２を１クロック入力する。信号ＬＤＢ１がハイレベルになることで、保持回路１１４ａは、ノードＳＮ１、ＳＮ２のデータをフリップフロップ回路１１３ａのノードＮ１、ＮＢ１に書き込む。スキャンクロック信号ＳＣＫ１の立ち上がりエッジに同期して、ノードＮ１のデータがノードＳＤＯ１に入力される。信号ＬＤＢ２がハイレベルになることで、保持回路１１４ｂは、ノードＳＮ３、ＳＮ４のデータを、フリップフロップ回路１１３ｂのノードＮ２、ＮＢ２に書き込む。スキャンクロック信号ＳＣＫ２の立ち上がりエッジに同期して、ノードＮ２のデータはノードＳＤＯ２に入力される。
【０１２２】信号ＬＤＢ１、ＬＤＢ２をローレベルにすることで、リカバリ動作が終了する。
【０１２３】期間Ｔ１７では、レジスタ部１２０のリカバリ動作が行われる。期間Ｔ１３の状態にレジスタ部１２０を復帰させるため、信号ＬＤＡ１をハイレベルにする。期間Ｔ１７のリカバリ動作は、期間Ｔ１３のレジスタ部１２０のデータ更新動作と同じ動作であり、スキャンチェーンレジスタ部１１０ａが保持しているデータＤ１乃至ＤＮが、一括してレジスタ部１２０にロードされる。信号ＬＤＡ１をローレベルにすることで、リカバリ動作が終了する。
【０１２４】期間Ｔ１８ではレジスタ５１は通常動作を行い、ノードＱ［１］乃至Ｑ［Ｎ］から、期間Ｔ１７で書き込まれたデータＤ１乃至ＤＮを出力する。
【０１２５】上記の動作により、比較回路５３又は比較回路５４で用いられるパラメータの一括変更、及び、レジスタ５１のパワーゲーティングを行うことができる。
【０１２６】＜画素の構成例＞
次に、図１における画素２２の具体的な構成例について説明する。
【０１２７】図１０（Ａ）に、液晶素子を用いた画素の構成例を示す。図１０（Ａ）に示す画素２２は、トランジスタＴｒ１１、容量素子Ｃ１１、液晶素子ＬＣを有する。なお、ここでは、トランジスタＴｒ１１をｎチャネル型としているが、トランジスタの極性は適宜変更することができる。
【０１２８】トランジスタＴｒ１１のゲートは配線ＧＬと接続され、ソース又はドレインの一方は液晶素子ＬＣの一方の電極、及び容量素子Ｃ１１の一方の電極と接続され、ソース又はドレインの他方は配線ＳＬと接続されている。液晶素子ＬＣの他方の電極、及び容量素子Ｃ１１の他方の電極は、それぞれ所定の電位が供給される配線と接続されている。トランジスタＴｒ１１のソース又はドレインの一方、液晶素子ＬＣの一方の電極、及び容量素子Ｃ１１の一方の電極と接続されたノードを、ノードＮ１１とする。
【０１２９】なお、本明細書等において、トランジスタのソースとは、チャネル領域として機能する半導体層の一部であるソース領域や、当該半導体層と接続されたソース電極などを意味する。同様に、トランジスタのドレインとは、当該半導体層の一部であるドレイン領域や、当該半導体層と接続されたドレイン電極などを意味する。また、ゲートとは、ゲート電極などを意味する。
【０１３０】また、トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係にしたがってソースとドレインの呼び方が入れ替わる。
【０１３１】液晶素子ＬＣの他方の電極の電位は、複数の画素２２で共通の電位（コモン電位）としてもよいし、容量素子Ｃ１１の他方の電極と同電位としてもよい。また、液晶素子ＬＣの他方の電極の電位は、画素２２ごとに異なっていてもよい。また、容量素子Ｃ１１は、ノードＮ１１の電位を保持するための保持容量としての機能を有する。
【０１３２】トランジスタＴｒ１１は、配線ＳＬの電位のノードＮ１１への供給を制御する機能を有する。具体的には、配線ＧＬの電位を制御してトランジスタＴｒ１１をオン状態とすることにより、配線ＳＬの電位（映像信号に対応）がノードＮ１１に供給され、画素２２の書き込みが行われる。その後、配線ＧＬの電位を制御してトランジスタＴｒ１１をオフ状態とすることにより、ノードＮ１１の電位が保持される。
【０１３３】液晶素子ＬＣは、一対の電極と、一対の電極間の電圧が印加される液晶材料を含んだ液晶層と、を有する。液晶素子ＬＣに含まれる液晶分子の配向は、一対の電極間に印加される電圧の値に応じて変化し、これにより液晶層の透過率が変化する。そのため、配線ＳＬからノードＮ１１に供給する電位を制御することにより、画素２２の階調を制御することができる。
【０１３４】また、図１０（Ｂ）に、発光素子を用いた画素２２の構成例を示す。図１０（Ｂ）に示す画素２２は、トランジスタＴｒ１２、Ｔｒ１３、容量素子Ｃ１２、発光素子ＬＥを有する。なお、ここではトランジスタＴｒ１２、Ｔｒ１３をｎチャネル型としているが、トランジスタの極性は適宜変更することができる。
【０１３５】トランジスタＴｒ１２のゲートは配線ＧＬと接続され、ソース又はドレインの一方はトランジスタＴｒ１３のゲート、及び容量素子Ｃ１２の一方の電極と接続され、ソース又はドレインの他方は配線ＳＬと接続されている。トランジスタＴｒ１３のソース又はドレインの一方は容量素子Ｃ１２の他方の電極、及び発光素子ＬＥの一方の電極と接続され、ソース又はドレインの他方は電位Ｖａが供給される配線と接続されている。発光素子ＬＥの他方の電極は、電位Ｖｃが供給される配線と接続されている。トランジスタＴｒ１２のソース又はドレインの一方、トランジスタＴｒ１３のゲート、及び容量素子Ｃ１２の一方の電極と接続されたノードを、ノードＮ１２とする。また、トランジスタＴｒ１３のソース又はドレインの一方、及び容量素子Ｃ１２の他方の電極と接続されたノードを、ノードＮ１３とする。
【０１３６】ここでは、電位Ｖａを高電源電位とし、電位Ｖｃを低電源電位とした場合について説明する。また、容量素子Ｃ１２は、ノードＮ１２の電位を保持するための保持容量としての機能を有する。
【０１３７】トランジスタＴｒ１２は、配線ＳＬの電位のノードＮ１２への供給を制御する機能を有する。具体的には、配線ＧＬの電位を制御してトランジスタＴｒ１２をオン状態とすることにより、映像信号に対応する配線ＳＬの電位（映像信号に対応）がノードＮ１２に供給され、画素２２の書き込みが行われる。その後、配線ＧＬの電位を制御してトランジスタＴｒ１２をオフ状態とすることにより、ノードＮ１２の電位が保持される。
【０１３８】そして、ノードＮ１２、Ｎ１３の間の電圧に応じてトランジスタＴｒ１３のソース−ドレインの間に流れる電流量が制御され、発光素子ＬＥが当該電流量に応じた輝度で発光する。これにより、画素２２の階調を制御することができる。なお、トランジスタＴｒ１３は飽和領域で動作させることが好ましい。
【０１３９】上記の動作を配線ＧＬごとに順次行うことにより、第１フレーム分の映像を表示することができる。
【０１４０】なお、配線ＧＬの選択には、プログレッシブ方式を用いてもよいし、インターレース方式を用いてもよい。また、配線ＳＬへの映像信号の供給は、配線ＳＬに順次映像信号を供給する点順次駆動を用いて行ってもよいし、全ての配線ＳＬに一斉に映像信号を供給する線順次駆動を用いて行ってもよい。また、複数の配線ＳＬごとに順に、映像信号を供給してもよい。
【０１４１】その後、第２のフレーム期間において、第１のフレーム期間と同様の動作により、映像の表示が行われる。これにより、画素部２０に表示される映像が書き換えられる。
【０１４２】画素２２が有するトランジスタに用いられる半導体としては、シリコン、ゲルマニウムなどの第１４族の元素、ガリウムヒ素などの化合物半導体、有機半導体、金属酸化物などを用いることができる。また、半導体は、非単結晶半導体（非晶質半導体、微結晶半導体、多結晶半導体など）、であってもよいし、単結晶半導体であってもよい。
【０１４３】ここで、画素２２が有するトランジスタは、チャネル形成領域に非晶質半導体、特に、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）を含むことが好ましい。非晶質半導体を用いたトランジスタは、基板の大面積化に対応することが容易であるため、例えば２Ｋ、４Ｋ、８Ｋ放送などに対応可能な大画面の表示装置を作製する場合に、製造工程を簡略化することができる。また、上記の通り、本発明の一態様に係る半導体装置１０は、画素部２０を複数の領域２１に分割することによって高速に動作させることが可能である。そのため、画素２２に設けられるトランジスタに、電界効果移動度を高くすることが比較的難しい非晶質半導体を用いる場合、半導体装置１０の構成を採用することは特に有効である。
【０１４４】また、画素２２が有するトランジスタは、チャネル形成領域に金属酸化物を含むトランジスタ、すなわちＯＳトランジスタであってもよい。ＯＳトランジスタはオフ電流が極めて小さいため、トランジスタＴｒ１１又はトランジスタＴｒ１２としてＯＳトランジスタを用いる場合、画素２２に映像信号を極めて長期間にわたって保持することができる。これにより、画素部２０に表示される映像に変化がない期間、又は変化が一定以下である期間において、映像信号の更新の頻度を極めて低く設定することができる。映像信号の更新の頻度は、例えば、０．１秒間に１回以下、又は、１秒間に１回以下、又は、１０秒間に１回以下などに設定することができる。特に、２Ｋ、４Ｋ、８Ｋ放送などに対応して画素２２が多数設けられる場合は、映像信号の更新を省略することによって消費電力を低減することは効果的である。
【０１４５】以上の通り、本発明の一態様においては、画素部２０を複数の領域２１に分割し、選択信号のパルス幅を制御することにより、画素２２の選択期間を短く維持しつつ、画素２２への映像信号の書き込みを正確に行うことができる。これにより、領域２１間のつなぎ目の領域における隣接画素間の階調のばらつきを低減し、映像の連続性を確保することができる。
【０１４６】本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１４７】（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置の他の構成例について説明する。
【０１４８】図１１に、半導体装置１０の他の構成例を示す。図１１に示す半導体装置１０は、配線ＳＬの数が、画素２２の列数の整数倍（ｍ×Ｍ、Ｍは２以上の整数）である点において、図１と異なる。ここでは一例として、配線ＳＬの数が、画素２２の列数の２倍（Ｍ＝２）である場合の構成について説明する。なお、図１１には代表例として領域２１（１，１）、（２，１）を示しているが、他の領域２１にも同様の構成を用いることができる。
【０１４９】半導体装置１０は、ｍ本の配線ＳＬａ（ＳＬａ［１］乃至［ｍ］）と、ｍ本の配線ＳＬｂ（ＳＬｂ［１］乃至［ｍ］）を有する。画素２２は、配線ＳＬａ又は配線ＳＬｂの一方と接続されている。図１１においては、奇数行に属する画素２２ａが配線ＳＬａと接続され、偶数行に属する画素２２ｂが配線ＳＬｂと接続されている構成例を示している。
【０１５０】奇数行に属する画素２２ａと、偶数行に属する画素２２ｂは、それぞれ異なる配線ＳＬから映像信号が供給される。そのため、奇数行に属する画素２２ａと偶数行に属する画素２２ｂには、選択信号を同時に供給することができる。例えば図１１においては、配線ＧＬ１［１］と配線ＧＬ１［２］、配線ＧＬ１［ｎ−１］と配線ＧＬ１［ｎ］、配線ＧＬ２［１］と配線ＧＬ２［２］、配線ＧＬ２［ｎ−１］と配線ＧＬ２［ｎ］には、それぞれ同時に選択信号を供給することができる。これにより、配線ＧＬの走査期間を短縮することができ、半導体装置１０の動作速度の向上を図ることができる。
【０１５１】なお、選択信号が同時に供給される配線ＧＬは、共有化することができる。図１１においては、配線ＧＬ１［１］と配線ＧＬ１［２］、配線ＧＬ１［ｎ−１］と配線ＧＬ１［ｎ］、配線ＧＬ２［１］と配線ＧＬ２［２］、配線ＧＬ２［ｎ−１］と配線ＧＬ２［ｎ］がそれぞれ共有化されている。これにより、配線ＧＬの本数を削減し、半導体装置１０の面積を縮小することができる。
【０１５２】なお、ここでは配線ＳＬの数が画素２２の列数の２倍（Ｍ＝２）である場合について説明したが、Ｍの値は３以上であってもよい。この場合、Ｍ本の配線ＧＬに選択信号を同時に供給することができる。また、Ｍ本の配線ＧＬが共有化された構成を用いることができる。
【０１５３】特に、画素２２が有するトランジスタに用いられる半導体として非晶質半導体を用いる場合は、半導体装置１０の高速な動作を維持するために、図１１に示す構成を用いることが好ましい。
【０１５４】本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１５５】（実施の形態３）
本実施の形態では、上記実施の形態で説明した半導体装置を有する表示パネルの構成例について説明する。
【０１５６】上記実施の形態で説明した半導体装置１０を用いて、映像の表示を行う表示パネルを構成することができる。図１２に、表示パネル２００の構成例を示す。
【０１５７】表示パネル２００は、基板２０１上に設けられた表示部２１０を有する。表示部２１０は、配線ＧＬ及び配線ＳＬと接続された複数の画素２１１を有する。なお、表示部２１０は、図１における画素部２０に対応する。
【０１５８】また、表示パネル２００には、配線回路が形成された、複数のＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープ２２１が設けられている。ＴＡＢテープ２２１には、ＴＡＢ方式によって集積回路２２２が実装されており、図１における駆動回路３０、信号生成回路５０は、集積回路２２２に形成されている。集積回路２２２は複数の配線ＧＬと接続されており、配線ＧＬに選択信号を供給する機能を有する。
【０１５９】また、表示パネル２００には、複数のプリント基板２３１、複数のＴＡＢテープ２３２が設けられている。プリント基板２３１はそれぞれ複数のＴＡＢテープ２３２と接続され、外部から入力された信号をＴＡＢテープ２３２に分配する機能を有する。また、ＴＡＢテープ２３２には集積回路２３３が実装されており、図１における駆動回路４０は、集積回路２３３に形成されている。集積回路２３３は複数の配線ＳＬと接続されており、配線ＳＬに選択信号を供給する機能を有する。
【０１６０】２Ｋ、４Ｋ、８Ｋ放送などに対応可能な大画面の表示パネルを作製する場合は、図１２に示すように複数のプリント基板２３１を設けることが好ましい。これにより、表示パネル２００への画像データの入力を容易に行うことができる。
【０１６１】なお、集積回路２２２及び集積回路２３３は、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式、ＣＯＦ（Ｃｈｉｐ  ｏｎ  Ｆｉｌｍ）方式などにより、基板２０１上に設けることもできる。
【０１６２】画素２１１が有するトランジスタに非晶質半導体を用いる場合は、図１２に示すように、集積回路２２２及び集積回路２３３を用いて駆動回路３０、駆動回路４０、信号生成回路５０などを別途形成することが好ましい。これにより、動作速度を向上させることができる。
【０１６３】一方、画素２１１が有するトランジスタにＯＳトランジスタを用いる場合は、駆動回路３０などを構成するＯＳトランジスタを基板２０１上に同時に形成することができる。ＯＳトランジスタは電界効果移動度が高いため、駆動回路３０などをＯＳトランジスタによって構成することができる。この場合、集積回路２２２を省略することができる。
【０１６４】本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１６５】（実施の形態４）
本実施の形態では、上記実施の形態で説明した半導体装置を用いた表示装置の具体的な構成例について説明する。ここでは特に、表示素子として液晶素子を用いた表示装置について説明する。
【０１６６】＜表示装置の構成例１＞
図１３に、表示装置４００の断面構造の一例を示す。ここでは、表示素子として透過型の液晶素子４２０を適用した場合の例を示している。
【０１６７】表示装置４００は、基板４１１と基板４１２との間に液晶４２２が挟持された構成を有している。液晶素子４２０は、基板４１１側に設けられた導電層４２１と、基板４１２側に設けられた導電層４２３と、これらに挟持された液晶４２２と、を有する。また、液晶４２２と導電層４２１との間に配向膜４２４ａが設けられ、液晶４２２と導電層４２３との間に配向膜４２４ｂが設けられている。
【０１６８】導電層４２１は、画素電極として機能する。また導電層４２３は、共通電極などとして機能する。また導電層４２１と導電層４２３は、いずれも可視光を透過する機能を有する。したがって、液晶素子４２０は、透過型の液晶素子である。
【０１６９】基板４１２の基板４１１側の面には、着色層４４１と、遮光層４４２が設けられている。着色層４４１と遮光層４４２を覆って絶縁層４２６が設けられ、絶縁層４２６を覆って導電層４２３が設けられている。また着色層４４１は、導電層４２１と重なる領域に設けられている。遮光層４４２は、トランジスタ４３０や接続部４３８を覆って設けられている。
【０１７０】基板４１１よりも外側には偏光板４３９ａが配置され、基板４１２よりも外側には偏光板４３９ｂが配置されている。さらに、偏光板４３９ａよりも外側に、バックライトユニット４９０が設けられている。つまり、図１３に示す表示装置４００は、基板４１２側が表示面側となる。
【０１７１】基板４１１上に半導体層、トランジスタ４３０、容量素子４６０等が設けられている。トランジスタ４３０は、画素の選択トランジスタとして機能する。トランジスタ４３０は、接続部４３８を介して液晶素子４２０と接続されている。
【０１７２】図１３に示すトランジスタ４３０は、いわゆるボトムゲート・チャネルエッチ構造のトランジスタである。トランジスタ４３０は、ゲート電極として機能する導電層４３１と、ゲート絶縁層として機能する絶縁層４３４と、半導体層４３２と、ソース電極及びドレイン電極として機能する一対の導電層４３３ａ及び導電層４３３ｂと、を有する。半導体層４３２の、導電層４３１と重畳する部分は、チャネル形成領域として機能する。半導体層４３２は、導電層４３３ａ及び導電層４３３ｂと接続されている。
【０１７３】容量素子４６０は、導電層４３１ａと、絶縁層４３４と、導電層４３３ｂにより構成されている。
【０１７４】トランジスタ４３０等を覆って、絶縁層４８２と絶縁層４８１が積層して設けられている。画素電極として機能する導電層４２１は絶縁層４８１上に設けられている。また接続部４３８において、絶縁層４８１及び絶縁層４８２に設けられた開口を介して、導電層４２１と導電層４３３ｂとが電気的に接続されている。絶縁層４８１は、平坦化層として機能することが好ましい。また絶縁層４８２は、トランジスタ４３０等へ不純物等が拡散することを抑制する保護膜としての機能を有することが好ましい。例えば、絶縁層４８２に無機絶縁材料を用い、絶縁層４８１に有機絶縁材料を用いることができる。
【０１７５】＜表示装置の構成例２＞
図１４では、着色層４４１を基板４１１側に設けた場合の例を示している。これにより、基板４１２側の構成を簡略化することができる。
【０１７６】なお、着色層４４１を平坦化膜として用いる場合には、絶縁層４８１を設けない構成としてもよい。
【０１７７】＜表示装置の構成例３＞
上記では、液晶素子として、液晶を挟む一対の電極が上下に配置された、縦電界方式の液晶素子の例を示しているが、液晶素子の構成はこれに限られず、様々な方式の液晶素子を適用することができる。
【０１７８】図１５には、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子を有する表示装置の断面概略図を示す。
【０１７９】液晶素子４２０は、画素電極として機能する導電層４２１と、導電層４２１と絶縁層４８３を介して重なる導電層４２３と、を有する。導電層４２３は、スリット状または櫛歯状の上面形状を有している。
【０１８０】また、この構成では、導電層４２１と導電層４２３とが重なる部分に容量が形成され、これを容量素子４６０として用いることができる。そのため、画素の占有面積を縮小できるため、高精細な表示装置を実現できる。また、開口率を向上させることができる。
【０１８１】図１５では、共通電極として機能する導電層４２３が液晶４２２側に位置する構成としたが、図１６に示すように、画素電極として機能する導電層４２１が、液晶４２２側に位置する構成としてもよい。このとき、導電層４２１がスリット状または櫛歯状の上面形状を有する。
【０１８２】ここで、表示装置を作製する際、作製工程におけるフォトリソグラフィ工程が少ないほど、すなわちフォトマスクのマスク枚数が少ないほど、作製コストを低くすることができる。
【０１８３】例えば図１３に示す構成では、基板４１１側の工程のうち、導電層４３１等の形成工程、半導体層４３２の形成工程、導電層４３３ａ等の形成工程、接続部４３８となる開口部の形成工程、及び導電層４２１の形成工程の、計５つのフォトリソグラフィ工程を経ることで作製できる。すなわち、５枚のフォトマスクにより、バックプレーン基板を作製することができる。一方、基板４１２（対向基板）側においては、着色層４４１や遮光層４４２の形成方法として、インクジェット法またはスクリーン印刷法等を用いると、フォトマスクが不要となるため好ましい。例えば、３色の着色層４４１と、遮光層４４２を設けた場合には、これらをフォトリソグラフィ法で形成した場合に比べて、計４つのフォトマスクを削減することができる。
【０１８４】＜トランジスタの構成例１＞
次に、トランジスタ４３０の具体的な構成例について説明する。以下に説明するトランジスタの半導体層４３２には、シリコンを含む半導体を用いることができる。シリコンを含む半導体としては、例えば、水素化アモルファスシリコン、微結晶シリコン、または多結晶シリコン等を用いることができる。特に、水素化アモルファスシリコンを用いると、大型の基板上に歩留り良く形成できるため好ましい。本発明の一態様の表示装置は、電界効果移動度が比較的低いアモルファスシリコンが適用されたトランジスタであっても、良好な表示が可能である。
【０１８５】図１７（Ａ）に示すトランジスタは、ソース領域及びドレイン領域として機能する一対の不純物半導体層４３５を有する。不純物半導体層４３５は、半導体層４３２と導電層４３３ａの間、及び、半導体層４３２と導電層４３３ｂの間に設けられている。半導体層４３２と不純物半導体層４３５とは接して設けられ、不純物半導体層４３５と導電層４３３ａまたは導電層４３３ｂとは接して設けられる。
【０１８６】不純物半導体層４３５を構成する不純物半導体膜は、一導電型を付与する不純物元素を添加した半導体により形成する。トランジスタがｎ型である場合には、一導電型を付与する不純物元素を添加した半導体として、例えば、Ｐ又はＡｓを添加したシリコンが挙げられる。または、トランジスタがｐ型である場合には、一導電型を付与する不純物元素として、例えばＢを添加することも可能であるが、トランジスタはｎ型とすることが好ましい。なお、不純物半導体層は、非晶質半導体により形成してもよいし、微結晶半導体などの結晶性半導体により形成してもよい。
【０１８７】図１７（Ｂ）に示すトランジスタは、半導体層４３２と不純物半導体層４３５の間に、半導体層４３７を有する。
【０１８８】半導体層４３７は、半導体層４３２と同様の半導体膜により形成されていてもよい。半導体層４３７は、不純物半導体層４３５のエッチングの際に、半導体層４３２がエッチングにより消失することを防ぐためのエッチングストッパーとして機能させることができる。なお、図１７（Ｂ）において、半導体層４３７が左右に分離している例を示しているが、半導体層４３７の一部が半導体層４３２のチャネル形成領域を覆っていてもよい。
【０１８９】また、半導体層４３７は、不純物半導体層４３５よりも低濃度の不純物が含まれていてもよい。これにより、半導体層４３７をＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能させることができ、トランジスタを駆動させたときのホットキャリア劣化を抑制することができる。
【０１９０】図１７（Ｃ）に示すトランジスタは、半導体層４３２のチャネル形成領域上に、絶縁層４８４が設けられている。絶縁層４８４は、不純物半導体層４３５のエッチングの際のエッチングストッパーとして機能する。
【０１９１】図１７（Ｄ）に示すトランジスタは、半導体層４３２に代えて、半導体層４３２ｐを有する。半導体層４３２ｐは、結晶性の高い半導体膜を含む。例えば半導体層４３２ｐは、多結晶半導体または単結晶半導体を含む。これにより、電界効果移動度の高いトランジスタとすることができる。
【０１９２】図１７（Ｅ）に示すトランジスタは、半導体層４３２のチャネル形成領域に半導体層４３２ｐを有する。例えば図１７（Ｅ）に示すトランジスタは、半導体層４３２となる半導体膜に対してレーザ光などを照射することにより、局所的に結晶化することにより形成することができる。これにより、電界効果移動度の高いトランジスタを実現できる。
【０１９３】図１７（Ｆ）に示すトランジスタは、図１７（Ｂ）で示したトランジスタの半導体層４３２のチャネル形成領域に、結晶性の半導体層４３２ｐを有する。
【０１９４】図１７（Ｇ）に示すトランジスタは、図１７（Ｃ）で示したトランジスタの半導体層４３２のチャネル形成領域に、結晶性の半導体層４３２ｐを有する。
【０１９５】＜トランジスタの構成例２＞
次に、トランジスタ４３０の他の変形例を説明する。なお、以下で説明するトランジスタの半導体層４３２に金属酸化物を用いることにより、ＯＳトランジスタを構成することができる。ＯＳトランジスタを用いる場合、映像に変化がない期間、又は変化が一定以下である期間において、映像信号の更新の頻度を極めて低く設定することができ、消費電力の削減を図ることができる。
【０１９６】図１８（Ａ）に示すトランジスタは、半導体層４３２のチャネル形成領域上に、絶縁層４８４が設けられている。絶縁層４８４は、導電層４３３ａおよび導電層４３３ｂのエッチングの際のエッチングストッパーとして機能する。
【０１９７】図１８（Ｂ）に示すトランジスタは、絶縁層４８４が、半導体層４３２を覆って絶縁層４３４上に延在している構成を有する。この場合、導電層４３３ａ及び導電層４３３ｂは、絶縁層４８４に設けられた開口を介して、半導体層４３２と接続されている。
【０１９８】図１８（Ｃ）に示すトランジスタは、絶縁層４８５、導電層４８６を有する。絶縁層４８５は、半導体層４３２、導電層４３３ａ、導電層４３３ｂを覆って設けられている。また、導電層４８６は絶縁層４８５上に設けられ、半導体層４３２と重なる領域を有する。
【０１９９】導電層４８６は、半導体層４３２を挟んで導電層４３１とは反対側に位置している。導電層４３１を第１のゲート電極とした場合、導電層４８６は、第２のゲート電極として機能することができる。導電層４３１と導電層４８６に同じ電位を与えることで、トランジスタのオン電流を高めることができる。また、導電層４３１と導電層４８６の一方にしきい値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジスタのしきい値電圧を制御することができる。
【０２００】図１８（Ｄ）に示すトランジスタは、トップゲート構造のトランジスタであり、ゲート電極として機能する導電層４３１が、半導体層４３２よりも上側（被形成面側とは反対側）に設けられている。また、半導体層４３２上には、絶縁層４３４及び導電層４３１が積層して形成されている。また、絶縁層４８２は、半導体層４３２の上面及び側端部、導電層４３１を覆って設けられている。導電層４３３ａ及び導電層４３３ｂは、絶縁層４８２上に設けられている。導電層４３３ａ及び導電層４３３ｂは、絶縁層４８２に設けられた開口を介して、半導体層４３２と接続されている。
【０２０１】なお、ここでは絶縁層４３４が、導電層４３１と重ならない部分に存在しない場合の例を示しているが、絶縁層４３４が半導体層４３２の上面及び側端部を覆って設けられていてもよい。
【０２０２】図１８（Ｄ）に示すトランジスタは、導電層４３１と導電層４３３ａまたは導電層４３３ｂとの物理的な距離を離すことが容易なため、これらの間の寄生容量を低減することが可能である。
【０２０３】図１８（Ｅ）に示すトランジスタは、図１８（Ｄ）と比較して、導電層４８７及び絶縁層４８８を有している点で相違している。導電層４８７は半導体層４３２と重なる領域を有する。また、絶縁層４８８は、導電層４８７を覆って設けられている。
【０２０４】導電層４８７は、第２のゲート電極として機能する。そのため、オン電流を高めることや、しきい値電圧を制御することなどが可能である。
【０２０５】＜構成要素＞
以下では、上記に示す各構成要素について説明する。
【０２０６】［基板］
表示装置が有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。
【０２０７】厚さの薄い基板を用いることで、表示パネルの軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示パネルを実現できる。または、可撓性を有する程度に薄いガラスなどを基板に用いることもできる。または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。
【０２０８】［トランジスタ］
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。
【０２０９】なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。
【０２１０】トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
【０２１１】トランジスタに用いる半導体材料としては、例えば、第１４族の元素（シリコン、ゲルマニウム等）、又は金属酸化物を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む金属酸化物などを適用できる。
【０２１２】トランジスタのチャネルが形成される半導体には、例えばシリコンを用いることができる。シリコンとして、特にアモルファスシリコンを用いることが好ましい。アモルファスシリコンを用いることで、大型の基板上に歩留り良くトランジスタを形成でき、量産性に優れる。
【０２１３】また、微結晶シリコン、多結晶シリコン、単結晶シリコンなどの結晶性を有するシリコンを用いることもできる。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
【０２１４】本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなどを用いる場合に適している場合がある。
【０２１５】また、トランジスタに用いる半導体材料として、シリコンよりもバンドギャップの大きな金属酸化物を用いることもできる。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
【０２１６】シリコンよりもバンドギャップの大きな金属酸化物を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
【０２１７】半導体層は、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜を含むことが好ましい。また、該半導体層を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
【０２１８】スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。
【０２１９】半導体層を構成する金属酸化物として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０２２０】なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０２２１】また、半導体層と導電層は、上記酸化物のうち同一の金属元素を有していてもよい。半導体層と導電層を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで、製造コストを低減させることができる。また半導体層と導電層を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、半導体層と導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
【０２２２】半導体層を構成する金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０２２３】半導体層を構成する金属酸化物がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、４：２：４．１等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【０２２４】半導体層には、キャリア密度の低い金属酸化物を用いることが好ましい。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の金属酸化物を用いることができる。このような半導体層は、不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する。
【０２２５】なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０２２６】半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう場合がある。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
【０２２７】また、アルカリ金属及びアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【０２２８】また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高い。
【０２２９】非晶質構造の金属酸化物は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
【０２３０】なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
【０２３１】［導電層］
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
【０２３２】また、トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線及び電極などの導電層に用いることのできる、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電層）にも用いることができる。
【０２３３】［絶縁層］
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シリコーンなどのシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
【０２３４】透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
【０２３５】［液晶素子］
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モードなどを用いることができる。
【０２３６】また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等が適用された液晶素子を用いることができる。
【０２３７】なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２３８】また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
【０２３９】また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
【０２４０】また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素子などがある。
【０２４１】本発明の一態様では、特に透過型の液晶素子を好適に用いることができる。
【０２４２】透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。
【０２４３】なお、エッジライト型のバックライトをオフ状態とすることで、シースルー表示を行うことができる。
【０２４４】［着色層］
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
【０２４５】［遮光層］
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
【０２４６】なお、本実地の形態では、表示素子として液晶素子を用いた表示装置について説明したが、表示素子として発光素子を用いることもできる。
【０２４７】本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０２４８】（実施の形態５）
本実施の形態では、トランジスタの半導体層に用いることのできる多結晶シリコンの結晶化方法およびレーザ結晶化装置の一例について説明する。
【０２４９】結晶性の良好な多結晶シリコン層を形成するには、基板上に非晶質シリコン層を設け、当該非晶質シリコン層にレーザ光を照射して結晶化することが好ましい。例えば、レーザ光を線状ビームとし、当該線状ビームを非晶質シリコン層に照射しながら基板を移動させることで、基板上の所望の領域に多結晶シリコン層を形成することができる。
【０２５０】線状ビームを用いた方法は、スループットが比較的良好である。一方で、ある領域に対してレーザ光が相対的に移動しながら複数回照射される方法であるため、レーザ光の出力変動およびそれに起因するビームプロファイルの変化による結晶性のばらつきが生じやすい。例えば、当該方法で結晶化させた半導体層を表示装置の画素が有するトランジスタに用いると、結晶性のばらつきに起因したランダムな縞模様が表示に見えることがある。
【０２５１】また、線状ビームの長さは基板の一辺の長さ以上であることが理想的であるが、線状ビームの長さは、レーザ発振器の出力と光学系の構成によって制限される。したがって、大型基板の処理では基板面内を折り返してレーザ照射することが現実的である。そのため、レーザ光をオーバーラップして照射する領域が生じる。当該領域の結晶性は、他の領域の結晶性と異なりやすいため、当該領域では表示ムラが生じることがある。
【０２５２】上記のような問題を抑えるために、基板上に形成した非晶質シリコン層に局所的にレーザ照射を行って結晶化させてもよい。局所的なレーザ照射では、結晶性のばらつきの少ない多結晶シリコン層を形成しやすい。
【０２５３】図１９（Ａ）は、基板上に形成した非晶質シリコン層に局所的にレーザ照射を行う方法を説明する図である。
【０２５４】光学系ユニット６２１から射出されるレーザ光６２６は、ミラー６２２で反射されてマイクロレンズアレイ６２３に入射する。マイクロレンズアレイ６２３は、レーザ光６２６を集光して複数のレーザビーム６２７を形成する。
【０２５５】ステージ６１５には、非晶質シリコン層６４０を形成した基板６３０が固定される。非晶質シリコン層６４０に複数のレーザビーム６２７を照射することで、複数の多結晶シリコン層６４１を同時に形成することができる。
【０２５６】マイクロレンズアレイ６２３が有する個々のマイクロレンズは、表示装置の画素ピッチに合わせて設けることが好ましい。または、画素ピッチの整数倍の間隔で設けてもよい。いずれの場合においても、レーザ照射とステージ６１５のＸ方向またはＹ方向の移動を繰り返すことで、各画素に対応した全ての領域に多結晶シリコン層を形成することができる。
【０２５７】例えば、マイクロレンズアレイ６２３が画素ピッチでＩ行Ｊ列（Ｉ、Ｊは自然数）のマイクロレンズを有するとき、まず所定の開始位置でレーザ光を照射し、Ｉ行Ｊ列の多結晶シリコン層６４１を形成することができる。そして、行方向にＪ列分の距離だけ移動させてレーザ光を照射し、さらにＩ行Ｊ列の多結晶シリコン層６４１を形成することでＩ行２Ｊ列の多結晶シリコン層６４１を形成することができる。当該工程を繰り返し行うことで所望の領域に複数の多結晶シリコン層６４１を形成することができる。また、折り返してレーザ照射工程を行う場合は、行方向にＪ列分の距離だけ移動させてレーザ照射を行い、さらに列方向にＩ行分の距離の移動とレーザ光の照射を繰り返せばよい。
【０２５８】なお、レーザ光の発振周波数とステージ６１５の移動速度を適切に調整すれば、ステージ６１５を一方向に移動させながらレーザ照射を行う方法でも、画素ピッチで多結晶シリコン層を形成することができる。
【０２５９】レーザビーム６２７のサイズは、例えば、一つのトランジスタの半導体層全体が含まれる程度の面積とすることができる。または、一つのトランジスタのチャネル領域全体が含まれる程度の面積とすることができる。または、一つのトランジスタのチャネル領域の一部が含まれる程度の面積とすることができる。これらは、必要とするトランジスタの電気特性に応じて使い分ければよい。
【０２６０】なお、一つの画素に複数のトランジスタを有する表示装置を対象とした場合、レーザビーム６２７は、一つの画素内の各トランジスタの半導体層全体が含まれる程度の面積とすることができる。また、レーザビーム６２７は、複数の画素が有するトランジスタの半導体層全体が含まれる程度の面積としてもよい。
【０２６１】また、図２０（Ａ）に示すように、ミラー６２２とマイクロレンズアレイ６２３との間にマスク６２４を設けてもよい。マスク６２４には、各マイクロレンズに対応した複数の開口部が設けられる。当該開口部の形状はレーザビーム６２７の形状に反映させることができ、図２０（Ａ）のようにマスク６２４が円形の開口部を有する場合は、円形のレーザビーム６２７を得ることができる。また、マスク６２４が矩形の開口部を有する場合は、矩形のレーザビーム６２７を得ることができる。マスク６２４は、例えば、トランジスタのチャネル領域のみを結晶化させたい場合などに有効である。なお、マスク６２４は、図２０（Ｂ）に示すように光学系ユニット６２１とミラー６２２との間に設けてもよい。
【０２６２】図１９（Ｂ）は、上記に示した局所的なレーザ照射の工程に用いることのできるレーザ結晶化装置の主要な構成を説明する斜視図である。レーザ結晶化装置は、Ｘ−Ｙステージの構成要素である移動機構６１２、移動機構６１３およびステージ６１５を有する。また、レーザビーム６２７を成形するためのレーザ発振器６２０、光学系ユニット６２１、ミラー６２２、マイクロレンズアレイ６２３を有する。
【０２６３】移動機構６１２および移動機構６１３は、水平方向に往復直線運動をする機能を備える。移動機構６１２および移動機構６１３に動力を与える機構としては、例えば、モータで駆動するボールネジ機構６１６などを用いることができる。移動機構６１２および移動機構６１３のそれぞれの移動方向は垂直に交わるため、移動機構６１３に固定されるステージ６１５はＸ方向およびＹ方向に自在に移動させることができる。
【０２６４】ステージ６１５は真空吸着機構などの固定機構を有し、基板６３０などを固定することができる。また、ステージ６１５は、必要に応じて加熱機構を有していてもよい。なお、図示はしていないが、ステージ６１５はプッシャーピンおよびその上下機構を有し、基板６３０などを搬出入する際は、基板６３０などを上下に移動させることができる。
【０２６５】レーザ発振器６２０は、処理の目的に適した波長および強度の光が出力できればよく、パルスレーザが好ましいがＣＷレーザであってもよい。代表的には、波長３５１−３５３ｎｍ（ＸｅＦ）、３０８ｎｍ（ＸｅＣｌ）などの紫外光を照射できるエキシマレーザを用いることができる。または、固体レーザ（ＹＡＧレーザ、ファイバーレーザなど）の二倍波（５１５ｎｍ、５３２ｎｍなど）または三倍波（３４３ｎｍ、３５５ｎｍなど）を用いてもよい。また、レーザ発振器６２０は複数であってもよい。
【０２６６】光学系ユニット６２１は、例えば、ミラー、ビームエクスパンダ、ビームホモジナイザ等を有し、レーザ発振器６２０から出力されるレーザ光６２５のエネルギーの面内分布を均一化させつつ伸張させることができる。
【０２６７】ミラー６２２には、例えば、誘電体多層膜ミラーを用いることができ、レーザ光の入射角が略４５°となるように設置する。マイクロレンズアレイ６２３には、例えば、石英板の上面または上下面に複数の凸レンズが設けられたような形状とすることができる。
【０２６８】以上のレーザ結晶化装置を用いることにより、結晶性のばらつきの少ない多結晶シリコン層を形成することができる。
【０２６９】本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０２７０】（実施の形態６）
本実施の形態では、上記実施の形態において用いることができるＯＳトランジスタの構成例について説明する。本実施の形態で説明するＯＳトランジスタは、例えば図８におけるメモリ回路などに用いることができる。
【０２７１】＜トランジスタの構成例＞
図２１（Ａ）は、トランジスタの構成例を示す上面図である。図２１（Ｂ）は、図２１（Ａ）のＸ１−Ｘ２線断面図であり、図２１（Ｃ）はＹ１−Ｙ２線断面図である。ここでは、Ｘ１−Ｘ２線の方向をチャネル長方向と、Ｙ１−Ｙ２線方向をチャネル幅方向と呼称する場合がある。図２１（Ｂ）は、トランジスタのチャネル長方向の断面構造を示す図であり、図２１（Ｃ）は、トランジスタのチャネル幅方向の断面構造を示す図である。なお、デバイス構造を明確にするため、図２１（Ａ）では、一部の構成要素が省略されている。
【０２７２】本発明の一態様に係る半導体装置は、絶縁層８１２乃至８２０、金属酸化物膜８２１乃至８２４、導電層８５０乃至８５３を有する。トランジスタ８０１は絶縁表面に形成される。図２１では、トランジスタ８０１が絶縁層８１１上に形成される場合を例示している。トランジスタ８０１は絶縁層８１８及び絶縁層８１９で覆われている。
【０２７３】なお、トランジスタ８０１を構成している絶縁層、金属酸化物膜、導電層等は、単層であっても、複数の膜が積層されたものであってもよい。これらの作製には、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション法（ＰＬＡ法）、ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いることができる。なお、ＣＶＤ法は、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法などがある。
【０２７４】導電層８５０は、トランジスタ８０１のゲート電極として機能する領域を有する。導電層８５１、導電層８５２は、ソース電極又はドレイン電極として機能する領域を有する。導電層８５３は、バックゲート電極として機能する領域を有する。絶縁層８１７は、ゲート電極（フロントゲート電極）側のゲート絶縁層として機能する領域を有し、絶縁層８１４乃至絶縁層８１６の積層で構成される絶縁層は、バックゲート電極側のゲート絶縁層として機能する領域を有する。絶縁層８１８は層間絶縁層としての機能を有する。絶縁層８１９はバリア層としてとしての機能を有する。
【０２７５】金属酸化物膜８２１乃至８２４をまとめて酸化物層８３０と呼ぶ。図２１（Ｂ）、図２１（Ｃ）に示すように、酸化物層８３０は、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４が順に積層されている領域を有する。また、一対の金属酸化物膜８２３は、それぞれ導電層８５１、導電層８５２上に位置する。トランジスタ８０１がオン状態のとき、チャネル形成領域は酸化物層８３０のうち主に金属酸化物膜８２２に形成される。
【０２７６】金属酸化物膜８２４は、金属酸化物膜８２１乃至８２３、導電層８５１、導電層８５２を覆っている。絶縁層８１７は金属酸化物膜８２３と導電層８５０との間に位置する。導電層８５１、導電層８５２はそれぞれ、金属酸化物膜８２３、金属酸化物膜８２４、絶縁層８１７を介して、導電層８５０と重なる領域を有する。
【０２７７】導電層８５１及び導電層８５２は、金属酸化物膜８２１及び金属酸化物膜８２２を形成するためのハードマスクから作製されている。そのため、導電層８５１及び導電層８５２は、金属酸化物膜８２１および金属酸化物膜８２２の側面に接する領域を有していない。例えば、次のような工程を経て、金属酸化物膜８２１、８２２、導電層８５１、導電層８５２を作製することができる。まず、積層された２層の金属酸化物膜上に導電膜を形成する。この導電膜を所望の形状に加工（エッチング）して、ハードマスクを形成する。ハードマスクを用いて、２層の金属酸化物膜の形状を加工し、積層された金属酸化物膜８２１及び金属酸化物膜８２２を形成する。次に、ハードマスクを所望の形状に加工して、導電層８５１及び導電層８５２を形成する。
【０２７８】絶縁層８１１乃至８１８に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどがある。絶縁層８１１乃至８１８はこれらの絶縁材料でなる単層、又は積層して構成される。絶縁層８１１乃至８１８を構成する層は、複数の絶縁材料を含んでいてもよい。
【０２７９】なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であり、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことを意味する。
【０２８０】酸化物層８３０の酸素欠損の増加を抑制するため、絶縁層８１６乃至絶縁層８１８は、酸素を含む絶縁層であることが好ましい。絶縁層８１６乃至絶縁層８１８は、加熱により酸素が放出される絶縁膜（以下、「過剰酸素を含む絶縁膜」ともいう）で形成されることがより好ましい。過剰酸素を含む絶縁膜から酸化物層８３０に酸素を供給することで、酸化物層８３０の酸素欠損を補償することができる。トランジスタ８０１の信頼性および電気的特性を向上することができる。
【０２８１】過剰酸素を含む絶縁層とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）において、膜の表面温度が１００℃以上７００℃以下、又は１００℃以上５００℃以下の範囲における酸素の脱離量が、酸素原子に換算して１．０×１０１８ａｔｏｍｓ／ｃｍ３以上である膜とする。なお、酸素の脱離量は、３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることがより好ましい。
【０２８２】過剰酸素を含む絶縁膜は、絶縁膜に酸素を添加する処理を行って形成することができる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理などを用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガス又はオゾンガスなどを用いることができる。
【０２８３】酸化物層８３０の水素濃度の増加を防ぐために、絶縁層８１２乃至８１９中の水素濃度を低減することが好ましい。特に絶縁層８１３乃至８１８の水素濃度を低減することが好ましい。具体的には、水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下であり、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０１９ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１８ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。
【０２８４】上掲の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定された値である。
【０２８５】トランジスタ８０１において、酸素および水素に対してバリア性をもつ絶縁層（以下、バリア層ともいう）によって酸化物層８３０が包み込まれる構造であることが好ましい。このような構造であることで、酸化物層８３０から酸素が放出されること、酸化物層８３０に水素が侵入することを抑えることができる。トランジスタ８０１の信頼性、電気的特性を向上できる。
【０２８６】例えば、絶縁層８１９をバリア層として機能させ、かつ絶縁層８１１、８１２、８１４の少なくとも１つをバリア層として機能させればよい。バリア層は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で形成することができる。
【０２８７】絶縁層８１１乃至８１９の構成例を記す。この例では、絶縁層８１１、８１２、８１５、８１９は、それぞれ、バリア層として機能する。絶縁層８１６乃至８１８は過剰酸素を含む酸化物層である。絶縁層８１１は窒化シリコンであり、絶縁層８１２は酸化アルミニウムであり、絶縁層８１３は酸化窒化シリコンである。バックゲート電極側のゲート絶縁層としての機能を有する絶縁層８１４乃至８１６は、酸化シリコン、酸化アルミニウム、酸化シリコンの積層である。フロントゲート側のゲート絶縁層としての機能を有する絶縁層８１７は、酸化窒化シリコンである。層間絶縁層としての機能を有する絶縁層８１８は、酸化シリコンである。絶縁層８１９は酸化アルミニウムである。
【０２８８】導電層８５０乃至８５３に用いられる導電材料には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、又は上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン）等がある。インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。
【０２８９】導電層８５０乃至８５３の構成例を記す。導電層８５０は窒化タンタル、又はタングステン単層である。あるいは、導電層８５０は窒化タンタル、タンタルおよび窒化タンタルでなる積層である。導電層８５１は、窒化タンタル単層、又は窒化タンタルとタングステンとの積層である。導電層８５２の構成は導電層８５１と同じである。導電層８５３ａは窒化タンタルであり、導電層８５３ｂはタングステンである。
【０２９０】トランジスタ８０１のオフ電流の低減のために、金属酸化物膜８２２は、例えば、エネルギーギャップが大きいことが好ましい。金属酸化物膜８２２のエネルギーギャップは、２．５ｅＶ以上４．２ｅＶ以下であり、２．８ｅＶ以上３．８ｅＶ以下が好ましく、３ｅＶ以上３．５ｅＶ以下がさらに好ましい。
【０２９１】酸化物層８３０は、結晶性を有することが好ましい。少なくとも、金属酸化物膜８２２は結晶性を有することが好ましい。上記構成により、信頼性、および電気的特性の良いトランジスタ８０１を実現できる。
【０２９２】金属酸化物膜８２２に適用できる酸化物は、例えば、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）である。金属酸化物膜８２２は、インジウムを含む酸化物層に限定されない。金属酸化物膜８２２は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物、Ｚｎ−Ｍｇ酸化物等で形成することができる。金属酸化物膜８２１、８２３、８２４も、金属酸化物膜８２２と同様の酸化物で形成することができる。特に、金属酸化物膜８２１、８２３、８２４は、それぞれ、Ｇａ酸化物で形成することができる。
【０２９３】金属酸化物膜８２２と金属酸化物膜８２１の界面に界面準位が形成されると、界面近傍の領域にもチャネル形成領域が形成されるために、トランジスタ８０１の閾値電圧が変動してしまう。そのため、金属酸化物膜８２１は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２１の界面には、界面準位が形成されにくくなり、トランジスタ８０１の閾値電圧等の電気的特性のばらつきを低減することができる。
【０２９４】金属酸化物膜８２４は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２４との界面では、界面散乱が起こりにくくなり、キャリアの動きが阻害されにくくなるので、トランジスタ８０１の電界効果移動度を高くすることができる。
【０２９５】金属酸化物膜８２１乃至８２４のうち、金属酸化物膜８２２のキャリア移動度が最も高いことが好ましい。これにより、絶縁層８１６、８１７から離間している金属酸化物膜８２２にチャネルを形成することができる。
【０２９６】例えば、Ｉｎ−Ｍ−Ｚｎ酸化物等のＩｎ含有金属酸化物は、Ｉｎの含有率を高めることで、キャリア移動度を高めることができる。Ｉｎ−Ｍ−Ｚｎ酸化物では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、金属酸化物膜にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。
【０２９７】そのため、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物で金属酸化物膜８２２を形成し、Ｇａ酸化物で金属酸化物膜８２１、８２３を形成する。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物で、金属酸化物膜８２１乃至８２３を形成する場合、Ｉｎの含有率は金属酸化物膜８２２のＩｎの含有率を金属酸化物膜８２１、８２３よりも高くする。Ｉｎ−Ｍ−Ｚｎ酸化物をスパッタリング法で形成する場合、ターゲットの金属元素の原子数比を変えることで、Ｉｎ含有率を変化させることができる。
【０２９８】例えば、金属酸化物膜８２２の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：１：１、３：１：２、又は４：２：４．１が好ましい。例えば、金属酸化物膜８２１、８２３の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：３：２、又は１：３：４が好ましい。Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のターゲットで成膜したＩｎ−Ｍ−Ｚｎ酸化物の原子数比は、およそＩｎ：Ｍ：Ｚｎ＝４：２：３である。
【０２９９】トランジスタ８０１に安定した電気的特性を付与するには、酸化物層８３０の不純物濃度を低減することが好ましい。金属酸化物において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンおよび炭素は金属酸化物中で不純物準位の形成に寄与する。不純物準位はトラップとなり、トランジスタの電気的特性を劣化させることがある。
【０３００】例えば、酸化物層８３０は、シリコン濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは、２×１０１７ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層８３０の炭素濃度も同様である。
【０３０１】酸化物層８３０は、アルカリ金属濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下の、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層８３０のアルカリ土類金属の濃度についても同様である。
【０３０２】酸化物層８３０は、水素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３未満の、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満の、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満の、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満の領域を有する。
【０３０３】上掲した酸化物層８３０の不純物濃度は、ＳＩＭＳにより得られる値である。
【０３０４】金属酸化物膜８２２が酸素欠損を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。その結果、トランジスタ８０１のオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物膜８２２中の酸素欠損を低減することで、トランジスタ８０１のオン電流を大きくすることができる場合がある。よって、金属酸化物膜８２２の水素を低減することで、酸素欠損のサイトに水素が入りこまないようにすることが、オン電流特性に有効である。
【０３０５】金属酸化物に含まれる水素は、金属原子に結合している酸素と反応して水になるため、酸素欠損を形成することがある。酸素欠損に水素が入ることで、キャリアである電子が生成されることがある。また、水素の一部が金属原子に結合している酸素と結合して、キャリアである電子を生成することがある。金属酸化物膜８２２にチャネル形成領域が設けられるので、金属酸化物膜８２２に水素が含まれていると、トランジスタ８０１はノーマリーオン特性となりやすい。このため、金属酸化物膜８２２中の水素はできる限り低減されていることが好ましい。
【０３０６】図２１は、酸化物層８３０が４層構造の例であるが、これに限定されない。例えば、酸化物層８３０を金属酸化物膜８２１又は金属酸化物膜８２３のない３層構造とすることができる。又は、酸化物層８３０の任意の層の間、酸化物層８３０の上、酸化物層８３０の下のいずれか二箇所以上に、金属酸化物膜８２１乃至８２４と同様の金属酸化物膜を１層又は複数設けることができる。
【０３０７】図２２を参照して、金属酸化物膜８２１、８２２、８２４の積層によって得られる効果を説明する。図２２は、トランジスタ８０１のチャネル形成領域のエネルギーバンド構造の模式図である。
【０３０８】図２２中、Ｅｃ８１６ｅ、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、Ｅｃ８２４ｅ、Ｅｃ８１７ｅは、それぞれ、絶縁層８１６、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４、絶縁層８１７の伝導帯下端のエネルギー（Ｅｎｅｒｇｙ）を示している。
【０３０９】ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう）は、真空準位（ｖａｃｕｕｍ  ｌｅｖｅｌ）と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ  ＪＯＢＴＮ  ＹＶＯＮ社  ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社  ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
【０３１０】絶縁層８１６、８１７は絶縁体であるため、Ｅｃ８１６ｅとＥｃ８１７ｅは、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、およびＥｃ８２４ｅよりも真空準位に近い（電子親和力が小さい）。
【０３１１】金属酸化物膜８２２は、金属酸化物膜８２１、８２４よりも電子親和力が大きい。例えば、金属酸化物膜８２２と金属酸化物膜８２１との電子親和力の差、および金属酸化物膜８２２と金属酸化物膜８２４との電子親和力の差は、それぞれ、０．０７ｅＶ以上１．３ｅＶ以下である。電子親和力の差は、０．１ｅＶ以上０．７ｅＶ以下が好ましく、０．１５ｅＶ以上０．４ｅＶ以下がさらに好ましい。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０３１２】トランジスタ８０１のゲート電極（導電層８５０）に電圧を印加すると、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４のうち、電子親和力が大きい金属酸化物膜８２２に主にチャネルが形成される。
【０３１３】インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、金属酸化物膜８２４がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
【０３１４】また、金属酸化物膜８２１と金属酸化物膜８２２との間には金属酸化物膜８２１と金属酸化物膜８２２の混合領域が存在する場合がある。また、金属酸化物膜８２４と金属酸化物膜８２２との間には金属酸化物膜８２４と金属酸化物膜８２２の混合領域が存在する場合がある。混合領域は、界面準位密度が低くなるため、金属酸化物膜８２１、８２２、８２４の積層されている領域は、それぞれの界面近傍においてエネルギーが連続的に変化する（連続接合ともいう）バンド構造となる。
【０３１５】このようなエネルギーバンド構造を有する酸化物層８３０において、電子は主に金属酸化物膜８２２を移動することになる。そのため、金属酸化物膜８２１と絶縁層８１６との界面に、又は、金属酸化物膜８２４と絶縁層８１７との界面に準位が存在したとしても、これらの界面準位により、酸化物層８３０中を移動する電子の移動が阻害されにくくなるため、トランジスタ８０１のオン電流を高くすることができる。
【０３１６】また、図２２に示すように、金属酸化物膜８２１と絶縁層８１６の界面近傍、および金属酸化物膜８２４と絶縁層８１７の界面近傍には、それぞれ、不純物や欠陥に起因したトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅが形成され得るものの、金属酸化物膜８２１、８２４があることにより、金属酸化物膜８２２をトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅから離間することができる。
【０３１７】なお、Ｅｃ８２１ｅとＥｃ８２２ｅとの差が小さい場合、金属酸化物膜８２２の電子が該エネルギー差を越えてトラップ準位Ｅｔ８２６ｅに達することがある。トラップ準位Ｅｔ８２６ｅに電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジスタの閾値電圧はプラス方向にシフトしてしまう。Ｅｃ８２２ｅとＥｃ８２４ｅとのエネルギー差が小さい場合も同様である。
【０３１８】トランジスタ８０１の閾値電圧の変動が低減され、トランジスタ８０１の電気的特性を良好なものとするため、Ｅｃ８２１ｅとＥｃ８２２ｅとの差、Ｅｃ８２４ｅとＥｃ８２２ｅとの差を、それぞれ０．１ｅＶ以上とすることが好ましく、０．１５ｅＶ以上とすることがより好ましい。
【０３１９】なお、トランジスタ８０１はバックゲート電極を有さない構造とすることもできる。
【０３２０】＜積層構造の例＞
次に、ＯＳトランジスタと他のトランジスタの積層によって構成される半導体装置の構造について説明する。以下で説明する構造は、図６乃至図８におけるレジスタ５１などに適用することができる。例えば、図８におけるトランジスタＭ２２、Ｍ２５としてトランジスタＴｒ１００を用い、図８におけるトランジスタＭ２１、Ｍ２４としてトランジスタＴｒ２００を用いることができる。
【０３２１】図２３に、ＳｉトランジスタであるトランジスタＴｒ１００と、ＯＳトランジスタであるＴｒ２００と、容量素子Ｃ１００と、が積層された半導体装置８６０の積層構造の例を示す。
【０３２２】半導体装置８６０は、ＣＭＯＳ層８７１、配線層Ｗ１乃至Ｗ５、トランジスタ層８７２、配線層Ｗ６、Ｗ７の積層で構成されている。
【０３２３】ＣＭＯＳ層８７１には、トランジスタＴｒ１００が設けられている。トランジスタＴｒ１００のチャネル形成領域は、単結晶シリコンウエハ８７０に設けられている。トランジスタＴｒ１００のゲート電極８７３は、配線層Ｗ１乃至Ｗ５を介して、容量素子Ｃ１００の一方の電極８７５と接続されている。
【０３２４】トランジスタ層８７２には、トランジスタＴｒ２００が設けられている。図２３では、トランジスタＴｒ２００がトランジスタ８０１（図２１）と同様の構造を有する。トランジスタＴｒ２００のソース又はドレインの一方に相当する電極８７４は、容量素子Ｃ１００の一方の電極８７５と接続されている。なお、図２３には、トランジスタＴｒ２００がバックゲート電極を配線層Ｗ５に有する場合を例示している。また、配線層Ｗ６には、容量素子Ｃ１００が設けられている。
【０３２５】以上のように、ＯＳトランジスタとその他の素子を積層することにより、回路の面積を縮小することができる。
【０３２６】本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０３２７】（実施の形態７）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに用いることができる、金属酸化物について説明する。以下では特に、金属酸化物とＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）の詳細について説明する。
【０３２８】ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０３２９】また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０３３０】また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０３３１】また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０３３２】すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０３３３】ＣＡＣ−ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【０３３４】なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０３３５】例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０３３６】つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０３３７】なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０３３８】上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０３３９】一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０３４０】なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０３４１】なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０３４２】なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０３４３】ＣＡＣ−ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【０３４４】ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【０３４５】またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０３４６】また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０３４７】ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０３４８】ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０３４９】一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０３５０】従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【０３５１】また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、さまざまな半導体装置に最適である。
【０３５２】本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０３５３】（実施の形態８）
本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。
【０３５４】以下で例示する電子機器は、表示部に本発明の一態様の半導体装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
【０３５５】本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。また、表示部の画面サイズとしては、対角２０インチ以上、または対角３０インチ以上、または対角５０インチ以上、対角６０インチ以上、または対角７０インチ以上とすることもできる。
【０３５６】電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
【０３５７】本発明の一態様の電子機器は、家屋もしくはビルの内壁もしくは外壁、または、自動車の内装もしくは外装の曲面に沿って組み込むことができる。
【０３５８】本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
【０３５９】本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
【０３６０】本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
【０３６１】図２４（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
【０３６２】表示部７０００に、本発明の一態様の表示装置を適用することができる。
【０３６３】図２４（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることで操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
【０３６４】なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３６５】図２４（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
【０３６６】表示部７０００に、本発明の一態様の半導体装置を適用することができる。
【０３６７】図２４（Ｃ）、（Ｄ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ：電子看板）の一例を示す。
【０３６８】図２４（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
【０３６９】また、図２４（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
【０３７０】図２４（Ｃ）、（Ｄ）において、表示部７０００に、本発明の一態様の表示装置を適用することができる。
【０３７１】表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
【０３７２】表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
【０３７３】また、図２４（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
【０３７４】また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
【０３７５】本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【符号の説明】
【０３７６】１０    半導体装置
２０    画素部
２１    領域
２２    画素
３０    駆動回路
３１    シフトレジスタ
３２    制御回路
４０    駆動回路
５０    信号生成回路
５１    レジスタ
５２    カウンタ
５３    比較回路
５４    比較回路
１００    表示パネル
１０１    基板
１１０    スキャンチェーンレジスタ部
１１１    レジスタ
１１２    セレクタ
１１３    フリップフロップ回路
１１４    保持回路
１１５    メモリ回路
１１６    メモリ回路
１２０    レジスタ部
１２１    レジスタ
１２２    ラッチ回路
１２３    ＭＵＸ
２００    表示パネル
２０１    基板
２１０    表示部
２１１    画素
２２１    ＴＡＢテープ
２２２    集積回路
２３１    プリント基板
２３２    ＴＡＢテープ
２３３    集積回路
４００    表示装置
４１１    基板
４１２    基板
４２０    液晶素子
４２１    導電層
４２２    液晶
４２３    導電層
４２４    配向膜
４２６    絶縁層
４３０    トランジスタ
４３１    導電層
４３２    半導体層
４３３    導電層
４３４    絶縁層
４３５    不純物半導体層
４３７    半導体層
４３８    接続部
４３９    偏光板
４４１    着色層
４４２    遮光層
４６０    容量素子
４８１    絶縁層
４８２    絶縁層
４８３    絶縁層
４８４    絶縁層
４８５    絶縁層
４８６    導電層
４８７    導電層
４８８    絶縁層
４９０    バックライトユニット
６１２    移動機構
６１３    移動機構
６１５    ステージ
６１６    ボールネジ機構
６２０    レーザ発振器
６２１    光学系ユニット
６２２    ミラー
６２３    マイクロレンズアレイ
６２４    マスク
６２５    レーザ光
６２６    レーザ光
６２７    レーザビーム
６３０    基板
６４０    非晶質シリコン層
６４１    多結晶シリコン層
８０１    トランジスタ
８１１    絶縁層
８１２    絶縁層
８１３    絶縁層
８１４    絶縁層
８１５    絶縁層
８１６    絶縁層
８１７    絶縁層
８１８    絶縁層
８１９    絶縁層
８２０    絶縁層
８２１    金属酸化物膜
８２２    金属酸化物膜
８２３    金属酸化物膜
８２４    金属酸化物膜
８３０    酸化物層
８５０    導電層
８５１    導電層
８５２    導電層
８５３    導電層
８６０    半導体装置
８７０    単結晶シリコンウエハ
８７１    ＣＭＯＳ層
８７２    トランジスタ層
８７３    ゲート電極
８７４    電極
８７５    電極
７０００    表示部
７１００    テレビジョン装置
７１０１    筐体
７１０３    スタンド
７１１１    リモコン操作機
７２００    ノート型パーソナルコンピュータ
７２１１    筐体
７２１２    キーボード
７２１３    ポインティングデバイス
７２１４    外部接続ポート
７３００    デジタルサイネージ
７３０１    筐体
７３０３    スピーカ
７３１１    情報端末機
７４００    デジタルサイネージ
７４０１    柱
７４１１    情報端末機
【図１】
2018130954.tif 000003
【図２】
2018130954.tif 000004
【図３】
2018130954.tif 000005
【図４】
2018130954.tif 000006
【図５】
2018130954.tif 000007
【図６】
2018130954.tif 000008
【図７】
2018130954.tif 000009
【図８】
2018130954.tif 000010
【図９】
2018130954.tif 000011
【図１０】
2018130954.tif 000012
【図１１】
2018130954.tif 000013
【図１２】
2018130954.tif 000014
【図１３】
2018130954.tif 000015
【図１４】
2018130954.tif 000016
【図１５】
2018130954.tif 000017
【図１６】
2018130954.tif 000018
【図１７】
2018130954.tif 000019
【図１８】
2018130954.tif 000020
【図１９】
2018130954.tif 000021
【図２０】
2018130954.tif 000022
【図２１】
2018130954.tif 000023
【図２２】
2018130954.tif 000024
【図２３】
2018130954.tif 000025
【図２４】
2018130954.tif 000026
【国際調査報告】
2018130954.tif 000027
2018130954.tif 000028
2018130954.tif 000029
2018130954.tif 000030