(57)【要約】表示品位が良好な表示装置を提供すること。表示される画像の対象ブロック毎に、適用する超解像処理を異ならせる構成とする。具体的には画像分析部は入力される画像データを分析して、表示される画像内の対象ブロックを特定する。画像分析部では、対象ブロックのデータを学習済のニューラルネットワークを用いて分析し、分析結果に応じて画像データを分割するよう画像分割部を制御する。また画像分析部では、分析結果に応じて分割した画像データ毎に適応する超解像処理を異ならせるため、複数の超解像処理回路を有する画像演算処理部を制御する。
2019030615.tif 000002
【特許請求の範囲】
【請求項１】
第１の画像データが入力される画像分析部と、
前記第１の画像データを複数に分割する画像分割部と、
それぞれ異なる超解像処理を行う複数の超解像処理回路を有し、前記超解像処理回路ごとに分割された前記第１の画像データが入力され、複数の第２の画像データを生成する画像演算処理部と、を有し、
前記画像分析部は、
前記第１の画像データをもとに表示される画像内の対象ブロックの情報を取得する機能と、
前記対象ブロック毎に前記画像分割部における前記第１の画像データの分割を制御する機能と、
分割された前記第１の画像データのいずれか一の、複数の前記超解像処理回路のいずれか一への入力を制御する機能と、を有することを特徴とする表示装置。
【請求項２】
第１の画像データが入力される画像分析部と、
前記第１の画像データを複数に分割する画像分割部と、
それぞれ異なる超解像処理を行う複数の超解像処理回路を有し、前記超解像処理回路ごとに分割された前記第１の画像データが入力され、複数の第２の画像データを生成する画像演算処理部と、を有し、
前記画像分析部は、
前記第１の画像データの動きベクトルをもとに表示される画像内の対象ブロックの情報を取得する機能と、
前記対象ブロック毎に前記画像分割部における前記第１の画像データの分割を制御する機能と、
分割された前記第１の画像データのいずれか一の、複数の前記超解像処理回路のいずれか一への入力を制御する機能と、を有することを特徴とする表示装置。
【請求項３】
請求項１または請求項２において、
前記画像分析部は、
学習済みの重みパラメータを記憶したニューラルネットワーク回路を有し、
前記ニューラルネットワーク回路は、前記対象ブロックの情報を入力データとして前記対象ブロックを含む分割された前記第１の画像データを入力する前記超解像処理回路を選択する信号を出力データとして出力する機能を有することを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記超解像処理回路は、
Ｎｅａｒｅｓｔ  ｎｅｉｇｈｂｏｒ法、Ｂｉｌｉｎｅａｒ法、Ｂｉｃｕｂｉｃ法、Ｌａｎｃｚｏｓ法、ＲＡＩＳＲ法、ＡＮＲ法、Ａ＋法、またはＳＲＣＮＮ法のいずれか一を用いて、前記第２の画像データを生成する機能を有することを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記表示装置は、
複数の前記第２の画像データを合成することで第３の画像データを生成する画像合成部と、
前記第３の画像データをもとに画像を表示する表示部と、を有し、
前記表示部は、表示素子およびトランジスタを有する画素を有し、
前記表示素子は、液晶素子または発光素子であることを特徴とする表示装置。
【請求項６】
請求項５において、
前記トランジスタはボトムゲート型のトランジスタであることを特徴とする表示装置。
【請求項７】
請求項５または請求項６において、
前記トランジスタの半導体層は、非晶質シリコンを含むことを特徴とする表示装置。
【請求項８】
請求項５乃至請求項７のいずれか一項において、
行方向に７６００個以上の前記画素が前記表示部に配置され、列方向に４３００個以上の前記画素が前記表示部に配置されることを特徴とする表示装置。
【請求項９】
請求項５乃至請求項８のいずれか一において、
前記表示部は対角６０インチ以上であることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明の一態様は、表示装置に関する。
【背景技術】
【０００２】  解像度が高い映像の視聴要求が増えている。解像度が高い映像は情報量が多い。一方で情報の転送速度の高速化が求められている。【０００３】  特許文献１は、異なる解像度の映像を複数用意して、使用者が視認している領域に高解像度の映像を表示し、それ以外の領域に低解像度の映像を表示して、情報の転送速度の上昇を抑える方法について開示している（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−２２２４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】  低解像度の映像ソースから高解像度の映像ソースを生成する（アップコンバートともいう）ためには、元の低解像度の映像ソースの画像データを補間する必要がある。アップコンバートによって画像データを補間するアルゴリズムは、自然な映像となるようにする場合ほど高度なアルゴリズムが要求される。低解像度の映像ソースの全てに対して高度なアルゴリズムを施してアップコンバートを行う場合、画素数の増大に伴って演算量が増大してしまい、消費電力が増加する虞がある。【０００６】  本発明の一態様は、元の画像データに対してアップコンバートのアルゴリズムを適用する際の演算量を減らし、低消費電力化が図られた表示装置を提供することを課題の一とする。または本発明の一態様は、画像データ内の特定のデータあるいは被写体のある領域（対象ブロックともいう）毎に最適なアップコンバートのアルゴリズムを適用することで、演算量を減らし、低消費電力化が図られた表示装置を提供することを課題の一とする。または新規な表示装置を提供することを課題の一つとする。【０００７】  なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００８】  本発明の一態様は、第１の画像データが入力される画像分析部と、第１の画像データを複数に分割する画像分割部と、それぞれ異なる超解像処理を行う複数の超解像処理回路を有し、超解像処理回路ごとに分割された第１の画像データが入力され、複数の第２の画像データを生成する画像演算処理部と、を有し、画像分析部は、第１の画像データをもとに表示される画像内の対象ブロックの情報を取得する機能と、対象ブロック毎に画像分割部における第１の画像データの分割を制御する機能と、分割された第１の画像データのいずれか一の、複数の超解像処理回路のいずれか一への入力を制御する機能と、を有する表示装置である。【０００９】  また本発明の一態様は、第１の画像データが入力される画像分析部と、第１の画像データを複数に分割する画像分割部と、それぞれ異なる超解像処理を行う複数の超解像処理回路を有し、超解像処理回路ごとに分割された第１の画像データが入力され、複数の第２の画像データを生成する画像演算処理部と、を有し、画像分析部は、第１の画像データの動きベクトルをもとに表示される画像内の対象ブロックの情報を取得する機能と、対象ブロック毎に画像分割部における第１の画像データの分割を制御する機能と、分割された第１の画像データのいずれか一の、複数の超解像処理回路のいずれか一への入力を制御する機能と、を有する表示装置である。【００１０】  本発明の一態様において、画像分析部は、学習済みの重みパラメータを記憶したニューラルネットワーク回路を有し、ニューラルネットワーク回路は、対象ブロックの情報を入力データとして対象ブロックを含む分割された第１の画像データを入力する超解像処理回路を選択する信号を出力データとして出力する機能を有する表示装置が好ましい。【００１１】  本発明の一態様において、超解像処理回路は、Ｎｅａｒｅｓｔ  ｎｅｉｇｈｂｏｒ法、Ｂｉｌｉｎｅａｒ法、Ｂｉｃｕｂｉｃ法、Ｌａｎｃｚｏｓ法、ＲＡＩＳＲ法、ＡＮＲ法、Ａ＋法、またはＳＲＣＮＮ法のいずれか一を用いて、第２の画像データを生成する機能を有する表示装置が好ましい。【００１２】  本発明の一態様において、表示装置は、複数の第２の画像データを合成することで第３の画像データを生成する画像合成部と、第３の画像データをもとに画像を表示する表示部と、を有し、表示部は、表示素子およびトランジスタを有する画素を有し、表示素子は、液晶素子または発光素子である表示装置が好ましい。【００１３】  本発明の一態様において、トランジスタはボトムゲート型のトランジスタである表示装置が好ましい。【００１４】  本発明の一態様において、トランジスタの半導体層は、非晶質シリコンを含む表示装置が好ましい。【００１５】  本発明の一態様において、行方向に７６００個以上の画素が表示部に配置され、列方向に４３００個以上の画素が表示部に配置される表示装置が好ましい。【００１６】  本発明の一態様において、表示部は対角６０インチ以上である表示装置が好ましい。【００１７】  なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。
【発明の効果】
【００１８】  本発明の一態様は、元の画像データに対してアップコンバートのアルゴリズムを適用する際の演算量を減らし、低消費電力化が図られた表示装置を提供することができる。または本発明の一態様は、画像データ内の特定のデータあるいは被写体のある領域（対象ブロックともいう）毎に最適なアップコンバートのアルゴリズムを適用することで、演算量を減らし、低消費電力化が図られた表示装置を提供することができる。または新規な表示装置を提供することができる。【００１９】  なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２０】
【図１】表示装置を説明するブロック図および概観図。
【図２】表示装置を説明するブロック図。
【図３】表示装置を説明するブロック図。
【図４】表示装置を説明するブロック図。
【図５】表示装置の動作例を説明するためのフローチャート。
【図６】表示装置の動作例を説明するための模式図。
【図７】アルゴリズムの一例を示す図。
【図８】ニューラルネットワークの構成例を説明する図。
【図９】表示装置を説明する図。
【図１０】表示装置を説明する図。
【図１１】トランジスタの構成例を説明する図。
【図１２】トランジスタの構成例を説明する図。
【図１３】トランジスタの構成例を説明する図。
【図１４】電子機器の構成例を示す図。
【発明を実施するための形態】
【００２１】  実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
【００２２】  また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、発明の理解を容易とするため、図面での明示を省略することがある。
【００２３】  特に、上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
【００２４】  本明細書等において、「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において付された序数詞と、特許請求の範囲において付された序数詞が異なる場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
【００２５】  本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって設けられている場合なども含む。
【００２６】  なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００２７】  本明細書等においてトランジスタとは、特に断りがない場合、ゲート（ゲート端子、またはゲート電極）、ソース（ソース端子、ソース領域またはソース電極）、およびドレイン（ドレイン端子、ドレイン領域またはドレイン電極）を含む少なくとも三つの端子を有する素子、または、バックゲート（バックゲート端子、またはバックゲート電極）を含む少なくとも四つの端子を有する素子である。そして、ソースとドレインの間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
【００２８】  また、本明細書等に示すトランジスタは、特に断りがない場合、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、特に断りがない場合、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、特に断りがない場合、０Ｖよりも大きいものとする。
【００２９】  なお、本明細書等において、特に断りがない場合、バックゲートを有するトランジスタのＶｔｈとは、バックゲートの電位をソースまたはゲートと同電位としたときのＶｔｈをいう。
【００３０】  また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流（「Ｉｄ」ともいう。）をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ソースを基準とした時のゲートとソースの間の電位差（「ゲート電圧」または「Ｖｇ」ともいう。）がしきい値電圧よりも低い状態、ｐチャネル型トランジスタでは、Ｖｇがしきい値電圧よりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ＶｇがＶｔｈよりも低いときのドレイン電流を言う場合がある。
【００３１】  上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
【００３２】  また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
【００３３】  また、本明細書等において、電位ＶＤＤとは、電位ＶＳＳよりも高い電位の電源電位を示す。また、電位ＶＳＳとは、電位ＶＤＤよりも低い電位の電源電位を示す。また、接地電位をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
【００３４】  また、一般に「電圧」とは、ある電位と基準の電位（例えば、接地電位（ＧＮＤ）またはソース電位など）との電位差のことを示す場合が多い。また、「電位」は相対的なものであり、基準となる電位によって配線等に与える電位が変化する場合がある。よって「電圧」と「電位」は互いに言い換えることが可能な場合がある。なお、本明細書等では、明示される場合を除き、ＶＳＳを基準の電位とする。
【００３５】  なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して設けられている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【００３６】  また、本明細書等において、「平行」とは、明示されている場合を除き、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、明示されている場合を除き、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、明示されている場合を除き、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、明示されている場合を除き、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００３７】  なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
【００３８】  本明細書等において、人工ニューラルネットワーク（ＡＮＮ、以後、ニューラルネットワークと呼称する。）とは、生物の神経回路網を模したモデル全般を指す。一般的には、ニューラルネットワークは、ニューロンを模したユニットが、シナプスを模したユニットを介して、互いに結合された構成となっている。
【００３９】  シナプスの結合（ニューロン同士の結合）の強度（重み係数ともいう。）は、ニューラルネットワークに既存の情報を与えることによって、変化させることができる。このように、ニューラルネットワークに既存の情報を与えて、結合強度を決める処理を「学習」と呼ぶ場合がある。
【００４０】  また、「学習」を行った（結合強度を定めた）ニューラルネットワークに対して、何らかの情報を与えることにより、その結合強度に基づいて新たな情報を出力することができる。このように、ニューラルネットワークにおいて、与えられた情報と結合強度に基づいて新たな情報を出力する処理を「推論」または「認知」と呼ぶ場合がある。
【００４１】  ニューラルネットワークのモデルとしては、例えば、ホップフィールド型、階層型等が挙げられる。特に、多層構造としたニューラルネットワークを「ディープニューラルネットワーク」（ＤＮＮ）と呼称し、ディープニューラルネットワークによる機械学習を「ディープラーニング」と呼称する。なお、ＤＮＮには、全結合ニューラルネットワーク（ＦＣ−ＮＮ：Ｆｕｌｌ  Ｃｏｎｎｅｃｔｅｄ  −  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ）、畳み込みニューラルネットワーク（ＣＮＮ：Ｃｏｎｖｏｌｕｔｉｏｎａｌ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ）、再帰型ニューラルネットワーク（ＲＮＮ：Ｒｅｃｕｒｒｅｎｔ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ）等が含まれる。
【００４２】  なお、本明細書などにおいて、チャネルが形成される半導体層に金属酸化物の一種である酸化物半導体を用いたトランジスタを「ＯＳトランジスタ」ともいう。また、チャネルが形成される半導体層にシリコン用いたトランジスタを「Ｓｉトランジスタ」ともいう。
【００４３】（実施の形態１）
本実施の形態では、本発明の一態様の表示装置１００の構成例について、図面を用いて説明する。
【００４４】＜表示装置の構成例＞
図１（Ａ）は表示装置１００のブロック図を示す図である。図１（Ｂ）は表示装置１００の概観図を示す図である。
【００４５】  なお、図１（Ａ）では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることや、一つの機能が複数の構成要素に係わることもありうる。
【００４６】  表示装置１００は、画像処理装置１１０および表示部１３０を有する。
【００４７】  画像処理装置１１０は、画像データ入力部１１１、画像分析部１１２、画像分割部１１３、切り替え回路１１４、画像演算処理部１１５および画像合成部１１６を有する。画像演算処理部１１５は、複数の超解像処理回路１１７（超解像処理回路１１７＿１乃至超解像処理回路１１７＿ｎ（ｎは２以上の自然数））を有する。
【００４８】  画像処理装置１１０は、低解像度の映像ソースである画像データＤＩＮが入力される。画像処理装置１１０は、画像データＤＩＮを高解像度の映像ソースである画像データＤＯＵＴに変換して出力する機能を有する。つまり画像処理装置１１０は、画像データＤＩＮをアップコンバートした画像データＤＯＵＴを出力する装置である。
【００４９】  また図１（Ｂ）に図示するように、画像処理装置１１０が有する各回路（画像データ入力部１１１、画像分析部１１２、画像分割部１１３、切り替え回路１１４、画像演算処理部１１５および画像合成部１１６）は、プリント配線基板１３２上に設けられる集積回路である。
【００５０】  画像データＤＩＮは入力端子１３３から入力され、画像処理装置１１０でアップコンバートされた画像データＤＯＵＴに変換された後、表示部１３０に出力される。表示部１３０は、画素部１３１を有する。
【００５１】  画素部１３１は、表示素子およびトランジスタを有する画素を有する。表示素子は、液晶素子または発光素子であることが好ましい。トランジスタは、ボトムゲート型のトランジスタであることが好ましい。トランジスタの半導体層は、非晶質シリコンを含むことが好ましい。
【００５２】  ボトムゲート型のトランジスタを採用することで、マスク枚数を少なくできる。またトランジスタの半導体層として非晶質シリコンを採用することで、大面積基板にトランジスタを作製する製造方法を採用することができる。そのため、量産性が高く、表示部の大面積化が可能な表示装置とすることができる。
【００５３】  表示部１３０に入力される画像データは、画像処理装置１１０でアップコンバートされた画像データＤＯＵＴである。そのため画素部１３１は、行方向に７６００個以上の画素が配置され、列方向に４３００個以上の画素を有する構成とし、対角６０インチ以上を有する構成とすることで、臨場感に優れた表示品位の高い表示装置とすることができる。
【００５４】  また液晶素子を表示素子に採用することで、表示装置の薄型化を図ることができるため、好適である。また発光素子を表示素子に採用することで、コントラスト比が高められる等、表示品位の良好な標示装置とすることができる。
【００５５】  次いで、図１（Ａ）に示す画像処理装置１１０が有する各構成について説明する。
【００５６】  画像データ入力部１１１は、外部から入力される画像データＤＩＮを保持する機能を有する。例えばまたはＤＲＡＭ（Ｄｙｎａｍｉｃ  ＲＡＭ）やＳＲＡＭ（Ｓｔａｔｉｃ  ＲＡＭ）などの揮発性の記憶素子を適用することができる。なお画像データ入力部１１１は、画像データＤＩＮが圧縮されたデータの場合、デコードする等の機能を有していてもよい。あるいは、画像データ入力部１１１は、画像データＤＩＮを所定のフォーマットに変換する機能を有していてもよい。画像データ入力部１１１は、省略することも可能である。
【００５７】  画像分析部１１２は、画像データＤＩＮをもとに表示される画像内の対象ブロックの情報を取得する機能を有する。また画像分析部１１２は、画像分割部１１３において、対象ブロック毎に画像データＤＩＮの分割を行うよう制御するための制御信号ＳＤＩＶを出力する機能を有する。また画像分析部１１２は、分割された画像データ（画像データＤＤＩＶ、あるいは画像データＤＤＩＶ＿１乃至画像データＤＤＩＶ＿ｎ（Ｎは２以上の自然数）という）のいずれか一の、異なる超解像処理を行う複数の超解像処理回路１１７＿１乃至超解像処理回路１１７＿ｎのいずれか一への入力を制御するための制御信号ＳＵＣを出力する機能を有する。
【００５８】  なお対象ブロックとは、画像データＤＩＮをもとに表示される画像内の被写体、画像内の特定のエリアなどをいう。具体的には、人物、車両、あるいは風景などを指す。対象ブロックの抽出は、複数のフレーム間の画像を比較して得られる動きベクトル、画像データにおける各画素のデータをもとに局所特徴量を算出することで、行うことができる。あるいは画像データＤＩＮをニューラルネットワーク回路に入力し、画像認識させることで対象ブロックの情報を取得する構成としてもよい。
【００５９】  画像分析部１１２では、対象ブロックの情報（以下、対象ブロックデータＤＴＢＩＮという）をもとに画像データＤＩＮを分割するための制御信号ＳＤＩＶを生成する。制御信号ＳＤＩＶは、画像分割部１１３に出力される。画像分割部１１３で生成される複数に分割された画像データＤＤＩＶは、制御信号ＳＤＩＶの制御によって、それぞれ異なる対象ブロックを含む画像データＤＤＩＶとすることができる。
【００６０】  また画像分析部１１２では、対象ブロックデータＤＴＢＩＮをもとに対象ブロックの画像を含む画像データＤＤＩＶに対して適用するアップコンバートのアルゴリズムを選択するための制御信号ＳＵＣを生成する。制御信号ＳＵＣは、分割された画像データＤＤＩＶ＿１乃至画像データＤＤＩＶ＿ｎのいずれか一に対して、どのようなアップコンバートのアルゴリズムを適用するか選択するため、異なる超解像処理を行う複数の超解像処理回路１１７＿１乃至超解像処理回路１１７＿Ｎのいずれか一への入力を制御する。
【００６１】  画像データＤＤＩＶに対するアップコンバートのアルゴリズムの選択は、対象ブロックデータＤＴＢＩＮをもとに得られる対象ブロックデータＤＴＢＯＵＴをもとに行う。対象ブロックデータＤＴＢＯＵＴは、被写体、画像内の特定のエリアである対象ブロックの画像毎に異なる出力とする。例えば、高速で移動する車両等の対象ブロックを含む画像データには低品質な画像となるアップコンバートのアルゴリズムを適用する。逆に、低速で移動する人物等の対象ブロックを含む画像データには、自然に見えるように、高品質な画像となるアップコンバートのアルゴリズムを適用する。
【００６２】  低速で移動する対象ブロックを含む画像データは、低品質な画像となるアップコンバートのアルゴリズムを適用した場合、表示品位が極端に低下したように視認される。一方で、高速で移動する対象ブロックを含む画像データは、低品質な画像となるアップコンバートのアルゴリズムを適用した場合、高品質な画像となるアップコンバートのアルゴリズムを適用した場合と比較して、表示品位が極端に低下しない。つまり本発明の一態様の表示装置では、画像データに均一に高品質な画像となるアップコンバートのアルゴリズムを適用するのではなく、対象ブロックを含む画像データ毎にアップコンバートに用いるアルゴリズムを変える構成とすることができる。そのため、本発明の一態様の表示装置は、表示品位の向上を図るともに、画像データのアップコンバートの処理時間を短縮することができる。
【００６３】  具体的には、アップコンバートに用いるアルゴリズムとしてＮｅａｒｅｓｔ  ｎｅｉｇｈｂｏｒ法、Ｂｉｌｉｎｅａｒ法、Ｂｉｃｕｂｉｃ法、Ｌａｎｃｚｏｓ法、ＲＡＩＳＲ法、ＡＮＲ法、Ａ＋法、またはＳＲＣＮＮ法を挙げることができる。このうち、上述した低品質なアップコンバートを行うアルゴリズムとしてはＮｅａｒｅｓｔ  ｎｅｉｇｈｂｏｒ法、Ｂｉｌｉｎｅａｒ法、Ｂｉｃｕｂｉｃ法がある。また中程度の品質のアップコンバートを行うアルゴリズムとしてはＲＡＩＳＲ（Ｒａｐｉｄ  ａｎｄ  Ａｃｃｕｒａｔｅ  Ｉｍａｇｅ  Ｓｕｐｅｒ−Ｒｅｓｏｌｕｔｉｏｎ）法、ＡＮＲ（Ａｎｃｈｏｒｅｄ  Ｎｅｉｇｈｂｏｒｈｏｏｄ  Ｒｅｇｒｅｓｓｉｏｎ）法、Ａ＋法がある。また上述した高品質なアップコンバートを行うアルゴリズムとしてはＳＲＣＮＮ（Ｓｕｐｅｒ−Ｒｅｓｏｌｕｔｉｏｎ  Ｃｏｎｖｏｌｕｔｉｏｎａｌ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ）法がある。
【００６４】  なお対象ブロックデータＤＴＢＩＮに基づく対象ブロックデータＤＴＢＯＵＴの生成は、学習済みの重みパラメータを記憶したニューラルネットワーク回路を用いることが好適である。具体的な構成例を図２に図示する。図２において画像分析部１１２は、信号生成部１２０およびニューラルネットワーク回路１１８を有する。
【００６５】  ニューラルネットワーク回路１１８は、対象ブロックデータＤＴＢＩＮを入力データとして対象ブロックデータＤＴＢＯＵＴを得る回路である。ニューラルネットワーク回路１１８は、対象ブロックに対応するアップコンバートを行うアルゴリズムが得られるように、対象ブロックデータＤＴＢＩＮの入力に対して対象ブロックデータＤＴＢＯＵＴを出力できるよう学習済の重み係数が記憶されている。
【００６６】  信号生成部１２０は、対象ブロックの抽出は、複数のフレーム間の画像を比較して得られる動きベクトル、画像データにおける各画素のデータをもとに特徴量を算出することで行い、対象ブロックデータＤＴＢＩＮを生成する。そして生成した対象ブロックデータＤＴＢＩＮをもとにニューラルネットワーク回路１１８から対象ブロックデータＤＴＢＯＵＴを得ることで、画像データＤＩＮの対象ブロックに対応するアップコンバートを行うアルゴリズムを選択する制御信号ＳＵＣを出力することができる。
【００６７】  画像分割部１１３は、制御信号ＳＤＩＶに応じて画像データＤＩＮを複数に分割する機能を有する。複数に分割された画像データＤＤＩＶは、切り替え回路１１４に出力される。
【００６８】  切り替え回路１１４は、アップコンバートのアルゴリズムを選択する制御信号ＳＵＣに応じて、入力される画像データＤＤＩＶを超解像処理回路１１７＿１乃至超解像処理回路１１７＿ｎのいずれか一に振り分ける機能を有する。画像データＤＤＩＶのうち、超解像処理回路１１７＿１に入力される画像データを画像データＤＤＩＶ＿１として図示している。画像データＤＤＩＶのうち、超解像処理回路１１７＿２に入力される画像データを画像データＤＤＩＶ＿２として図示している。画像データＤＤＩＶのうち、超解像処理回路１１７＿ｎに入力される画像データを画像データＤＤＩＶ＿ｎとして図示している。
【００６９】  画像演算処理部１１５は、複数の超解像処理回路１１７＿１乃至１１７＿ｎを有する回路である。超解像処理回路１１７＿１乃至１１７＿ｎは、それぞれ異なるアルゴリズムでアップコンバート可能な回路である。例えば超解像処理回路１１７＿１は、Ｎｅａｒｅｓｔ  ｎｅｉｇｈｂｏｒ法、Ｂｉｌｉｎｅａｒ法、Ｂｉｃｕｂｉｃ法、Ｌａｎｃｚｏｓ法、ＲＡＩＳＲ法、ＡＮＲ法、Ａ＋法、またはＳＲＣＮＮ法のいずれか一の手法のアルゴリズムでアップコンバートする回路であり、超解像処理回路１１７＿２は超解像処理回路１１７＿１とは異なる手法のアルゴリズムでアップコンバートする回路である。超解像処理回路１１７＿１乃至１１７＿ｎは、画像データＤＤＩＶ＿１乃至画像データＤＤＩＶ＿ｎをアップコンバートした画像データ（画像データＤＤＩＶ＿１＊ＵＣ＿１乃至画像データＤＤＩＶ＿ｎ＊ＵＣ＿ｎと図示する場合がある）に変換して、画像合成部１１６に出力する。
【００７０】  画像合成部１１６は、異なるアルゴリズムでアップコンバートされた複数の画像データを合成して、画像データＤＩＮがアップコンバートされた画像データＤＯＵＴを表示部１３０に出力する。
【００７１】  図１、図２の構成では、切り替え回路１１４を用いて分割した画像データに対して、適切なアルゴリズムによるアップコンバートを行う超解像処理回路に入力する構成を図示したが、他の構成でもよい。
【００７２】  例えば図３（Ａ）には、画像演算処理部１１５内に超解像処理回路１１９を複数有する構成を図示している。超解像処理回路１１９には、画像分割部１１３から分割された画像データＤＤＩＶ＿１乃至ＤＤＩＶ＿ｎのいずれか一と、制御信号ＳＵＣが入力される。超解像処理回路１１９は、制御信号ＳＵＣの入力によってＮｅａｒｅｓｔ  ｎｅｉｇｈｂｏｒ法、Ｂｉｌｉｎｅａｒ法、Ｂｉｃｕｂｉｃ法、Ｌａｎｃｚｏｓ法、ＲＡＩＳＲ法、ＡＮＲ法、Ａ＋法、またはＳＲＣＮＮ法のいずれか一の手法のアルゴリズムでアップコンバートするよう切り替えることができる回路である。そのため、画像データＤＤＩＶ＿１乃至ＤＤＩＶ＿ｎのいずれか一は、対象ブロックに応じたアルゴリズムでアップコンバートを行うことができる。
【００７３】  図１、図２の構成では、画像分析部１１２に入力される画像データＤＩＮを用いて対象ブロックデータＤＴＢＩＮを生成する構成として説明したが、他の構成でもよい。
【００７４】  例えば図３（Ｂ）に図示するように、信号生成部１２０およびニューラルネットワーク回路１１８とは別に、特徴量抽出回路１２２を設ける構成とする。特徴量抽出回路１２２は、画像データＤＩＮをもとに複数のフレーム間の画像を比較して得られる動きベクトル、画像データにおける各画素のデータをもとに特徴量を含むデータＤＣＨを信号生成部１２０に入力する。信号生成部１２０は、画像データＤＩＮとデータＤＣＨとをもとに対象ブロックデータＤＴＢＩＮを生成することができる。
【００７５】＜表示装置の動作例＞
次いで図２で図示した画像処理装置１１０の動作例について説明する。
【００７６】  図４は、図２で図示した画像処理装置１１０のブロック図に画像データに対応する画像の模式図を付加した図である。
【００７７】  例えば、画像データＤＩＮと併せて付記したハッチング付きの正方形が元の画像データに基づく画像を表している。また画像データＤＤＩＶ＿１乃至ＤＤＩＶ＿３と併せて付記した、破線の正方形に囲まれたハッチング付きの矩形は、対象ブロック毎に分割された画像データに基づく画像を表している。また画像データＤＤＩＶ＿１＊ＵＣ＿１乃至ＤＤＩＶ＿３＊ＵＣ＿３と併せて付記した、破線の正方形に囲まれたハッチング付きの矩形は、超解像処理回路１１７＿１乃至１１７＿３で異なるアルゴリズムでアップコンバートされた画像データに基づく画像を表している。画像データＤＯＵＴと併せて付記したハッチング付きの正方形がアップコンバートされた画像データに基づく画像を表している。なお図４において、アップコンバートされた画像データに基づく画像は、アップコンバート前の画像データに基づく画像に比べて大きく図示している。
【００７８】  図４に図示するように本発明の一態様の表示装置は、画像データに均一に高品質な画像となるアップコンバートのアルゴリズムを適用するのではなく、対象ブロックを含む画像データ毎にアップコンバートに用いるアルゴリズムを変える構成とすることができる。そのため、本発明の一態様の表示装置は、表示品位の向上を図るともに、画像データのアップコンバートの処理時間を短縮することができる。
【００７９】  次いで図５には、画像処理装置１１０の動作について、画像分析部１１２を中心にして説明するフローチャートである。
【００８０】  まず画像データＤＩＮの入力が行われる（ステップＳ０１）。
【００８１】  次いで画像データＤＩＮの分析を行う（ステップＳ０２）。以上のステップＳ０１およびステップＳ０２によって、対象ブロックの特定、つまり対象ブロックの検出Ｖ１１が行われる。
【００８２】  次いで対象ブロック毎に画像データを分割するための制御信号ＳＤＩＶを画像分割部１１３に出力する（ステップＳ０３）。ステップＳ０３によって、画像データの分割Ｖ１２が行われる。
【００８３】  次いで対象ブロック毎に適用するアップコンバートのアルゴリズムを選択するための対象ブロックのデータＤＴＢＩＮをニューラルネットワーク回路１１８に出力する（ステップＳ０４）。そして対象ブロックに対応するアップコンバートのアルゴリズムに関する対象ブロックデータＤＴＢＯＵＴがニューラルネットワーク回路１１８から入力される（ステップＳ０５）。以上のステップＳ０４およびステップＳ０５によって、対象ブロックに適用するアップコンバートのアルゴリズムの選択Ｖ１３が行われる。
【００８４】  次いで分割した画像データに適用するアップコンバートのアルゴリズムを選択するための制御信号ＳＵＣを切り替え回路１１４に出力する（ステップＳ０６）。ステップＳ０６によって、分割した画像データに適用するアルゴリズムの選択Ｖ１４が行われる。
【００８５】  また図６では、具体的な動作例を説明するため、画像データＤＩＮに基づいて表示される画像を図示している。図６（Ａ）では、画像データに基づいて表示される画像として、車両が走行する植栽の施された道路沿いで、立ち木の近くを歩行者が歩行する様子を図示している。なお図６（Ａ）は、アップコンバート前の低解像度の画像であることを図示するため、細線で描画している。
【００８６】  図６（Ａ）では、立ち木、歩行者、車両、植栽等を図示しており、このような場合対象ブロックとして、図６（Ｂ）の一点鎖線で囲んだ領域にある、立ち木、歩行者、車両、植栽、が対象ブロックとして抽出され、その他の構成として、車道や歩道などの５つに分割することができる。つまり画像データＤＩＮは、図６（Ｃ−１）乃至（Ｃ−５）に図示する５つの画像データＤＤＩＶ＿１乃至ＤＤＩＶ＿５に分割することができる。つまり図１の画像分析部１１２は、図６（Ｃ−１）乃至（Ｃ−５）の５つの画像データに分割されるよう、制御信号ＤＤＩＶを出力する。
【００８７】  図６（Ｃ−１）乃至（Ｃ−５）のうち、図６（Ｃ−２）は、車両であり、高速で移動する対象ブロックである。そのため、上述したように低品質な画像となるアップコンバートのアルゴリズムを適用する。また、図６（Ｃ−１）乃至（Ｃ−５）のうち、図６（Ｃ−４）は、歩行者であり、低速で移動する対象ブロックである。そのため、上述したように高品質な画像となるアップコンバートのアルゴリズムを適用する。図６（Ｃ−１）乃至（Ｃ−５）のうち、図６（Ｃ−１）、（Ｃ−３）、（Ｃ−５）は、静止した対象ブロックである。この場合、高品質あるいは低品質な画像となるアップコンバートのアルゴリズムを適用すればよい。例えば図６（Ｃ−３）には高品質な画像となるアップコンバートのアルゴリズムを適用し、図６（Ｃ−１）、（Ｃ−５）には低品質な画像となるアップコンバートのアルゴリズムを適用する。つまり図１の画像分析部１１２は、図６（Ｃ−１）乃至（Ｃ−５）の５つの画像データに対して上記したアップコンバートのアルゴリズムが適用されるよう、制御信号ＳＵＣを出力する。
【００８８】  上述した図６（Ｃ−１）乃至（Ｃ−５）の画像データＤＤＩＶ＿１乃至ＤＤＩＶ＿５に選択したアップコンバートのアルゴリズムを適用するため、画像データＤＤＩＶ＿１乃至ＤＤＩＶ＿５が当該アルゴリズムによるアップコンバートを行う超解像処理回路１１７＿１乃至１１７＿５のいずれか一に入力される（図６（Ｄ）参照）。なお図６（Ｄ）は、高品質な画像へのアップコンバート後であることを太線で描画し、低品質な画像へのアップコンバート後であることを細線で描画している。
【００８９】  超解像処理回路１１７＿１乃至１１７＿５から出力されるアップコンバートされた画像データＤＤＩＶ＿１＊ＵＣ＿１乃至画像データＤＤＩＶ＿５＊ＵＣ＿５を合成し、アップコンバートされた画像データＤＯＵＴを得る（図６（Ｄ）参照）。
【００９０】＜アップコンバートを行なうための各種アルゴリズムについて＞
図７にアップコンバートを行なうためのアルゴリズムの一例を示す。図７では、各アルゴリズムをグループＡ、Ｂ、またはＣに分類している。グループＡはアップコンバートを単純計算で行なうアルゴリズムであり、グループＢはアップコンバートを機械学習で行なうアルゴリズムであり、グループＣはアップコンバートを、ニューラルネットワークを用いた深層学習で行なうアルゴリズムである。
【００９１】  図７では、グループＡとして、Ｎｅａｒｅｓｔ  ｎｅｉｇｈｂｏｒ法、Ｂｉｌｉｎｅａｒ法、Ｂｉｃｕｂｉｃ法を示している。また、グループＢとして、ＲＡＩＳＲ（Ｒａｐｉｄ  ａｎｄ  Ａｃｃｕｒａｔｅ  Ｉｍａｇｅ  Ｓｕｐｅｒ−Ｒｅｓｏｌｕｔｉｏｎ）法、ＡＮＲ（Ａｎｃｈｏｒｅｄ  Ｎｅｉｇｈｂｏｒｈｏｏｄ  Ｒｅｇｒｅｓｓｉｏｎ）法、Ａ＋法を示している。また、グループＣとして、ＳＲＣＮＮ（Ｓｕｐｅｒ−Ｒｅｓｏｌｕｔｉｏｎ  Ｃｏｎｖｏｌｕｔｉｏｎａｌ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ）法を示している。
【００９２】  これらの中で、アップコンバート後の画像品質は、Ｎｅａｒｅｓｔ  ｎｅｉｇｈｂｏｒ法が最も劣り、ＳＲＣＮＮ法が最も優れている。図７では、Ｎｅａｒｅｓｔ  ｎｅｉｇｈｂｏｒ法で得られる画像品質を「最低」とし、ＳＲＣＮＮ法で得られる画像品質を「最高」とした場合の、各アルゴリズムで得られる画像品質と処理速度の順列を示している。一般に、アップコンバート後の画像品質が良いアルゴリズムほど処理速度が遅くなる。特に、ＳＲＣＮＮ法のように複数階層のニューラルネットワークを用いたアップコンバート手法では、高品質な画像が得られる反面、処理時間が長くなる。
【００９３】  画像データＤＩＮの対象ブロックに対応してアップコンバートに用いるアルゴリズムを変えることで、アップコンバートの処理時間を短縮することができる。かつ、使用者は解像度が高められた高品質な映像を視認することができる。
【００９４】＜ニューラルネットワーク回路１１８＞
ニューラルネットワーク回路１１８の構成例について説明する。ニューラルネットワーク回路１１８では、入力される対象ブロックデータＤＴＢＩＮに対応する対象ブロックデータＤＴＢＯＵＴが出力できるよう予め重み係数（重みデータ）を学習によって更新しておく構成が好ましい。
【００９５】  具体的には図８（Ａ）に図示するように、ニューラルネットワーク回路１１８とは別に、学習用ニューラルネットワーク装置１４０を用意する。そしてデータベース１４１に多数の画像データ１４５を用意し、画像データ１４５から対象ブロックデータＤＴＢＩＮを抽出し、対象ブロックデータＤＴＢＯＵＴのラベルを付与したデータセット１４２を用意する。データセット１４２を教師データ１４３として、学習用ニューラルネットワーク回路１４４に入力し、学習用ニューラルネットワーク回路１４４内の重みデータ１４６を更新する。
【００９６】  図８（Ａ）に図示する学習用ニューラルネットワーク回路１４４で得られる重みデータ１４６は、図８（Ｂ）に図示するように、図２等に図示するニューラルネットワーク回路１１８内の重みデータ１４６とする。学習済の重みデータ１４６が与えられたニューラルネットワーク回路１１８は、入力データＩＮとして対象ブロックデータＤＴＢＩＮを与えることで、設定した対象ブロックデータＤＴＢＯＵＴを出力データＯＵＴとして得ることができる。
【００９７】  ここで、ニューラルネットワーク回路１１８の構成例を説明しておく（図８（Ｃ）参照。）。ニューラルネットワーク回路１１８は、入力層ＩＬと、中間層ＨＬ１（隠れ層）と、中間層ＨＬ２（隠れ層）と、出力層ＯＬと、を有する。ニューラルネットワーク回路１１８では、入力層ＩＬ、中間層ＨＬ１、中間層ＨＬ２、および出力層ＯＬと、によって階層型のニューラルネットワーク回路１１８が構成されている。中間層ＨＬ１および中間層ＨＬ２は、任意のノード数を有する。なお、中間層は２層に限らない。中間層は１層でもよく、３層以上でもよい。
【００９８】  対象ブロックデータＤＴＢＩＮは、入力層ＩＬに入力され、重みづけされた情報が中間層ＨＬ１に入力される。また、中間層ＨＬ１に入力された情報は、シナプス層１５１で重みづけされて中間層ＨＬ２に入力される。また、中間層ＨＬ２に入力された情報は、シナプス層１５１で重みづけされて出力層ＯＬに入力される。また、出力層ＯＬからは、対象ブロックデータＤＴＢＯＵＴが出力される。
【００９９】  ニューラルネットワーク回路１１８は、階層が進む毎に、ニューロンの数が増加する構成とする。つまり、中間層ＨＬ１が有するニューロンの数は、入力層ＩＬが有するニューロンの数より多く、かつ中間層ＨＬ２が有するニューロンの数は、中間層ＨＬ１が有するニューロンの数より多くなっている。また、出力層ＯＬが有するニューロンの数は、中間層ＨＬ２が有するニューロンの数より多くなっている。なお、図８（Ｃ）では、上記ニューロンの数を、それぞれの階層をつなぐ矢印の数で示している。ニューラルネットワーク回路１１８を階層が進む毎にニューロンの数が増加する構成とすることにより、対象ブロックデータＤＴＢＩＮを基にして、対象ブロックデータＤＴＢＯＵＴを生成することができる。
【０１００】  階層型のニューラルネットワークは、各層間で全結合とすることもでき、または、各層間で部分結合とすることができる。また、各層間に畳み込み層やプーリング層を用いた構成とすることができる。
【０１０１】＜まとめ＞
以上説明した本発明の一態様によれば、画像データに均一に高品質な画像となるアップコンバートのアルゴリズムを適用するのではなく、対象ブロックを含む画像データ毎にアップコンバートに用いるアルゴリズムを変える構成とすることができる。そのため、本発明の一態様の表示装置は、表示品位の向上を図るともに、画像データのアップコンバートの処理時間を短縮することができる。
また本発明の一態様によれば、アップコンバートのアルゴリズムを適用する際の演算量を減らすことができるため、低消費電力化を図ることができる。
【０１０２】  本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０１０３】（実施の形態２）
本実施の形態では、表示素子として液晶素子を用いた表示部１３０の構成例と、表示素子としてＥＬ素子を用いた表示部１３０の構成例について説明する。図９（Ａ）において、第１の基板４００１上に設けられた画素部１３１を囲むようにして、シール材４００５が設けられ、画素部１３１がシール材４００５および第２の基板４００６によって封止されている。
【０１０４】  図９（Ａ）では、データドライバ２１１ａ、データドライバ２１１ｂ、ゲートドライバ２１２ａ、およびゲートドライバ２１２ｂは、それぞれがプリント基板４０４１上に設けられた集積回路４０４２を複数有する。集積回路４０４２は、単結晶半導体または多結晶半導体で形成されている。
【０１０５】  ゲートドライバ２１２ａ、ゲートドライバ２１２ｂ、データドライバ２１１ａ、およびデータドライバ２１１ｂに与えられる各種信号および電位は、ＦＰＣ４０１８を介して供給される。
【０１０６】  ゲートドライバ２１２ａおよびゲートドライバ２１２ｂが有する集積回路４０４２は、画素部１３１に選択信号を供給する機能を有する。データドライバ２１１ａおよびデータドライバ２１１ｂが有する集積回路４０４２は、画素部１３１にビデオ信号を供給する機能を有する。集積回路４０４２は、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）法によって第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に実装されている。
【０１０７】  なお、集積回路４０４２の接続方法は、特に限定されるものではなく、ワイヤボンディング法、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）法、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）法、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）法などを用いることができる。
【０１０８】  図９（Ｂ）は、データドライバ２１１ａおよびデータドライバ２１１ｂに含まれる集積回路４０４２をＣＯＧ法により実装する例を示している。
【０１０９】  図９（Ｂ）では、ゲートドライバ２１２ａおよびゲートドライバ２１２ｂを、画素部１３１と同じ基板上に形成する例を示している。駆動回路を画素部１３１内の画素が有するトランジスタと同時に形成することで、部品点数を削減することができる。よって、生産性を高めることができる。
【０１１０】  また、図９（Ｂ）では、第１の基板４００１上に設けられた画素部１３１と、ゲートドライバ２１２ａおよびゲートドライバ２１２ｂと、を囲むようにして、シール材４００５が設けられている。また画素部１３１、ゲートドライバ２１２ａ、およびゲートドライバ２１２ｂの上に第２の基板４００６が設けられている。よって、画素部１３１、ゲートドライバ２１２ａ、およびゲートドライバ２１２ｂは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。
【０１１１】  また図９（Ｂ）では、データドライバ２１１ａおよびデータドライバ２１１ｂを別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。ゲートドライバを別途形成して実装しても良いし、データドライバの一部またはゲートドライバの一部を別途形成して実装しても良い。
【０１１２】  また、画素部１３１は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
【０１１３】  また第１の基板上に設けられた表示部およびゲートドライバは、トランジスタを複数有している。
【０１１４】  周辺駆動回路が有するトランジスタと、画素部１３１の画素が有するトランジスタの構造は同じであってもよく、異なっていてもよい。周辺駆動回路が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。同様に、画素が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。
【０１１５】  画素部１３１の画素は、１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で表示可能な画素部１３１を実現することができる。また、例えば、画素を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）の解像度で表示可能な画素部１３１を実現することができる。また、例えば、画素を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）の解像度で表示可能な画素部１３１を実現することができる。画素を増やすことで、１６Ｋや３２Ｋの解像度で表示可能な画素部１３１を実現することも可能である。
【０１１６】  画素は、画素部１３１において行列状に配置される。例えば８Ｋ解像度では７６００個以上の画素を行方向に備え、４３００個以上の画素を列方向に備える。具体的には、７６８０個の画素を行方向に備え、４３２０個の画素を列方向に備える。当該構成により、高精細な画像を表示することができる。
【０１１７】  図１０（Ａ）および図１０（Ｂ）は、図９（Ｂ）中でＮ１−Ｎ２の鎖線で示した部位の断面図である。図１０（Ａ）および図１０（Ｂ）に示す画素部１３１は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、図１０（Ａ）および図１０（Ｂ）では、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。
【０１１８】  電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同じ導電層で形成されている。
【０１１９】  また、第１の基板４００１上に設けられた画素部１３１とゲートドライバ２１２ａは、トランジスタを複数有しており、図１０（Ａ）、および図１０（Ｂ）では、画素部１３１に含まれるトランジスタ４０１０、およびゲートドライバ２１２ａに含まれるトランジスタ４０１１を例示している。なお、図１０（Ａ）および図１０（Ｂ）では、トランジスタ４０１０およびトランジスタ４０１１としてボトムゲート型のトランジスタを例示している。
【０１２０】  図１０（Ａ）および図１０（Ｂ）では、トランジスタ４０１０およびトランジスタ４０１１上に絶縁層４１１２が設けられている。また、図１０（Ｂ）では、絶縁層４１１２上に隔壁４５１０が形成されている。
【０１２１】  また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１１１上に形成された電極４０１７を有する。電極４０１７はバックゲート電極として機能することができる。
【０１２２】  また、図１０（Ａ）および図１０（Ｂ）に示す画素部１３１は、容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、ソース電極およびドレイン電極と同じ工程で形成された電極と、を有する。それぞれの電極は、絶縁層４１０３を介して重なっている。
【０１２３】  一般に、画素部１３１に設けられる容量素子の容量は、トランジスタのリーク電流等を考慮して、所定の期間、電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
【０１２４】  画素部１３１に設けられたトランジスタ４０１０は表示素子と電気的に接続する。図１０（Ａ）は、表示素子として液晶素子を用いた画素部１３１の一例である。図１０（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。
【０１２５】  またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
【０１２６】  また、必要に応じて、ブラックマトリクス（遮光層）、着色層（カラーフィルタ）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０１２７】  図１０（Ａ）に示す表示装置では、基板４００６と第２の電極層４０３１の間に、遮光層４１３２、着色層４１３１、絶縁層４１３３が設けられている。
【０１２８】  遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
【０１２９】  着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。遮光層および着色層の形成方法は、前述した各層の形成方法と同様に行なえばよい。例えば、インクジェット法などで行なってもよい。
【０１３０】  また、図１０（Ａ）および図１０（Ｂ）に示す画素部１３１は、絶縁層４１１１と絶縁層４１０３を有する。絶縁層４１１１と絶縁層４１０３として、不純物元素を透過しにくい絶縁層を用いる。絶縁層４１１１と絶縁層４１０３でトランジスタの半導体層を挟むことで、外部からの不純物の浸入を防ぐことができる。
【０１３１】  また、画素部１３１に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子（「ＥＬ素子」ともいう。）を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
【０１３２】  また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０１３３】  有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０１３４】  なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
【０１３５】  ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
【０１３６】  無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０１３７】  発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよび発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０１３８】  図１０（Ｂ）は、表示素子として発光素子を用いた画素部１３１の一例である。表示素子である発光素子４５１３は、画素部１３１に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０１３９】  隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０１４０】  発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０１４１】  発光素子４５１３の発光色は、発光層４５１１を構成する材料によって、白、赤、緑、青、シアン、マゼンタ、または黄などに変化させることができる。
【０１４２】  カラー表示を実現する方法としては、発光色が白色の発光素子４５１３と着色層を組み合わせて行う方法と、画素毎に発光色の異なる発光素子４５１３を設ける方法がある。前者の方法は後者の方法よりも生産性が高い。一方、後者の方法では画素毎に発光層４５１１を作り分ける必要があるため、前者の方法よりも生産性が劣る。ただし、後者の方法では、前者の方法よりも色純度の高い発光色を得ることができる。後者の方法に加えて、発光素子４５１３にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
【０１４３】  なお、発光層４５１１は、量子ドットなどの無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
【０１４４】  発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ  Ｌｉｋｅ  Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０１４５】  充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
【０１４６】  シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
【０１４７】  また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０１４８】  また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
【０１４９】  表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、および電極層のパターン構造によって透光性、反射性を選択すればよい。
【０１５０】  第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０１５１】  また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
【０１５２】  また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
【０１５３】  また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１５４】  本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０１５５】（実施の形態３）
本実施の形態では、本発明の一態様の表示部１３０などに用いることができるトランジスタの一例について、図面を用いて説明する。
【０１５６】  本発明の一態様の表示部１３０などは、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。例えば、プレーナ型のトランジスタを用いてもよいし、スタガ型のトランジスタを用いてもよい。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
【０１５７】〔ボトムゲート型トランジスタ〕
図１１（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ３１０の断面図である。図１１（Ａ１）において、トランジスタ３１０は基板３７１上に形成されている。また、トランジスタ３１０は、基板３７１上に絶縁層３７２を介して電極３２２を有する。また、電極３２２上に絶縁層３２６を介して半導体層３２４を有する。電極３２２はゲート電極として機能できる。絶縁層３２６はゲート絶縁層として機能できる。
【０１５８】  また、半導体層３２４のチャネル形成領域上に絶縁層３２７を有する。また、半導体層３２４の一部と接して、絶縁層３２６上に電極３４４ａおよび電極３４４ｂを有する。電極３４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極３４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極３４４ａの一部、および電極３４４ｂの一部は、絶縁層３２７上に形成される。
【０１５９】  絶縁層３２７は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層３２７を設けることで、電極３４４ａおよび電極３４４ｂの形成時に生じる半導体層３２４の露出を防ぐことができる。よって、電極３４４ａおよび電極３４４ｂの形成時に、半導体層３２４のチャネル形成領域がエッチングされることを防ぐことができる。
【０１６０】  また、トランジスタ３１０は、電極３４４ａ、電極３４４ｂおよび絶縁層３２７上に絶縁層３２８を有し、絶縁層３２８の上に絶縁層３２９を有する。
【０１６１】  半導体層３２４にシリコンなどの半導体を用いる場合は、半導体層３２４と電極３４４ａの間、および半導体層３２４と電極３４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
【０１６２】  絶縁層３２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層３２９を省略することもできる。
【０１６３】  図１１（Ａ２）に示すトランジスタ３１１は、絶縁層３２９上にバックゲート電極として機能できる電極３２３を有する点が、トランジスタ３１０と異なる。電極３２３は、電極３２２と同様の材料および方法で形成することができる。
【０１６４】  一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０１６５】  電極３２２および電極３２３は、どちらもゲート電極として機能することができる。よって、絶縁層３２６、絶縁層３２８、および絶縁層３２９は、それぞれがゲート絶縁層として機能することができる。なお、電極３２３は、絶縁層３２８と絶縁層３２９の間に設けてもよい。
【０１６６】  なお、電極３２２または電極３２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ３１１において、電極３２３を「ゲート電極」と言う場合、電極３２２を「バックゲート電極」と言う。また、電極３２３を「ゲート電極」として用いる場合は、トランジスタ３１１をトップゲート型のトランジスタの一種と考えることができる。また、電極３２２および電極３２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
【０１６７】  半導体層３２４を挟んで電極３２２および電極３２３を設けることで、更には、電極３２２および電極３２３を同電位とすることで、半導体層３２４においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ３１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
【０１６８】  したがって、トランジスタ３１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ３１１の占有面積を小さくすることができる。
【０１６９】  また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
【０１７０】  ゲート電極とバックゲート電極は、それぞれが外部からの電界を遮蔽する機能を有するため、トランジスタの上方および下方に生じる荷電粒子等の電荷が半導体層のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電圧を印加するＮＧＢＴ（Ｎｅｇａｔｉｖｅ  Ｇａｔｅ  Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験（「ＮＢＴ」または「ＮＢＴＳ」ともいう。）の劣化が抑制される。また、ゲート電極とバックゲート電極は、ドレイン電極から生じる電界が半導体層に作用しないように遮断することができる。よって、ドレイン電圧の変動に起因する、オン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、ゲート電極およびバックゲート電極に電位が供給されている場合において顕著に生じる。
【０１７１】  また、バックゲート電極を有するトランジスタは、ゲートに正の電圧を印加するＰＧＢＴ（Ｐｏｓｉｔｉｖｅ  Ｇａｔｅ  Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験（「ＰＢＴ」または「ＰＢＴＳ」ともいう。）前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
【０１７２】  なお、ＮＧＢＴおよびＰＧＢＴなどのＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
【０１７３】  また、ゲート電極およびバックゲート電極を有し、且つ両者を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタ間における電気特性のばらつきも同時に低減される。
【０１７４】  また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
【０１７５】  本実施の形態で説明した構成とすることで、信頼性の良好なトランジスタを実現することができる。
【０１７６】  図１１（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタ３２０の断面図を示す。トランジスタ３２０は、トランジスタ３１０とほぼ同様の構造を有しているが、絶縁層３２７が半導体層３２４を覆っている点が異なる。また、半導体層３２４と重なる絶縁層３２７の一部を選択的に除去して形成した開口部において、半導体層３２４と電極３４４ａが電気的に接続している。また、半導体層３２４と重なる絶縁層３２７の一部を選択的に除去して形成した他の開口部において、半導体層３２４と電極３４４ｂが電気的に接続している。絶縁層３２７の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
【０１７７】  図１１（Ｂ２）に示すトランジスタ３２１は、絶縁層３２９上にバックゲート電極として機能できる電極３２３を有する点が、トランジスタ３２０と異なる。
【０１７８】  絶縁層３２７を設けることで、電極３４４ａおよび電極３４４ｂの形成時に生じる半導体層３２４の露出を防ぐことができる。よって、電極３４４ａおよび電極３４４ｂの形成時に半導体層３２４の薄膜化を防ぐことができる。
【０１７９】  また、トランジスタ３２０およびトランジスタ３２１は、トランジスタ３１０およびトランジスタ３１１よりも、電極３４４ａと電極３２２の間の距離と、電極３４４ｂと電極３２２の間の距離が長くなる。よって、電極３４４ａと電極３２２の間に生じる寄生容量を小さくすることができる。また、電極３４４ｂと電極３２２の間に生じる寄生容量を小さくすることができる。
【０１８０】  図１１（Ｃ１）に示すトランジスタ３２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタである。トランジスタ３２５は、絶縁層３２７を用いずに電極３４４ａおよび電極３４４ｂを形成する。このため、電極３４４ａおよび電極３４４ｂの形成時に露出する半導体層３２４の一部がエッチングされる場合がある。一方、絶縁層３２７を設けないため、トランジスタの生産性を高めることができる。
【０１８１】  図１１（Ｃ２）に示すトランジスタ３２６は、絶縁層３２９上にバックゲート電極として機能できる電極３２３を有する点が、トランジスタ３２５と異なる。
【０１８２】〔トップゲート型トランジスタ〕
図１２（Ａ１）に、トップゲート型のトランジスタの一種であるトランジスタ３３０の断面図を示す。トランジスタ３３０は、絶縁層３７２の上に半導体層３２４を有し、半導体層３２４および絶縁層３７２上に、半導体層３２４の一部に接する電極３４４ａ、および半導体層３２４の一部に接する電極３４４ｂを有し、半導体層３２４、電極３４４ａ、および電極３４４ｂ上に絶縁層３２６を有し、絶縁層３２６上に電極３２２を有する。
【０１８３】  トランジスタ３３０は、電極３２２および電極３４４ａ、並びに、電極３２２および電極３４４ｂが重ならないため、電極３２２および電極３４４ａの間に生じる寄生容量、並びに、電極３２２および電極３４４ｂの間に生じる寄生容量を小さくすることができる。また、電極３２２を形成した後に、電極３２２をマスクとして用いて不純物２５５を半導体層３２４に導入することで、半導体層３２４中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図１２（Ａ３）参照）。
【０１８４】  なお、不純物２５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。
【０１８５】  不純物２５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層３２４に酸化物半導体を用いる場合は、不純物２５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。
【０１８６】  図１２（Ａ２）に示すトランジスタ３３１は、電極３２３および絶縁層２２７を有する点がトランジスタ３３０と異なる。トランジスタ３３１は、絶縁層３７２の上に形成された電極３２３を有し、電極３２３上に形成された絶縁層２２７を有する。電極３２３は、バックゲート電極として機能することができる。よって、絶縁層２２７は、ゲート絶縁層として機能することができる。絶縁層２２７は、絶縁層３２６と同様の材料および方法により形成することができる。
【０１８７】  トランジスタ３１１と同様に、トランジスタ３３１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ３３１の占有面積を小さくすることができる。
【０１８８】  図１２（Ｂ１）に例示するトランジスタ３４０は、トップゲート型のトランジスタの１つである。トランジスタ３４０は、電極３４４ａおよび電極３４４ｂを形成した後に半導体層３２４を形成する点が、トランジスタ３３０と異なる。また、図１２（Ｂ２）に例示するトランジスタ３４１は、電極３２３および絶縁層２２７を有する点が、トランジスタ３４０と異なる。トランジスタ３４０およびトランジスタ３４１において、半導体層３２４の一部は電極３４４ａ上に形成され、半導体層３２４の他の一部は電極３４４ｂ上に形成される。
【０１８９】  トランジスタ３１１と同様に、トランジスタ３４１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ３４１の占有面積を小さくすることができる。
【０１９０】  図１３（Ａ１）に例示するトランジスタ３４２は、トップゲート型のトランジスタの１つである。トランジスタ３４２は、絶縁層３２９を形成した後に電極３４４ａおよび電極３４４ｂを形成する点がトランジスタ３３０やトランジスタ３４０と異なる。電極３４４ａおよび電極３４４ｂは、絶縁層３２８および絶縁層３２９に形成した開口部において半導体層３２４と電気的に接続する。
【０１９１】  また、電極３２２と重ならない絶縁層３２６の一部を除去し、電極３２２と残りの絶縁層３２６をマスクとして用いて不純物２５５を半導体層３２４に導入することで、半導体層３２４中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図１３（Ａ３）参照）。トランジスタ３４２は、絶縁層３２６が電極３２２の端部を越えて延伸する領域を有する。不純物２５５を半導体層３２４に導入する際に、半導体層３２４の絶縁層３２６を介して不純物２５５が導入された領域の不純物濃度は、絶縁層３２６を介さずに不純物２５５が導入された領域よりも小さくなる。よって半導体層３２４は、電極３２２と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域が形成される。
【０１９２】  図１３（Ａ２）に示すトランジスタ３４３は、電極３２３を有する点がトランジスタ３４２と異なる。トランジスタ３４３は、基板３７１の上に形成された電極３２３を有し、絶縁層３７２を介して半導体層３２４と重なる。電極３２３は、バックゲート電極として機能することができる。
【０１９３】  また、図１３（Ｂ１）に示すトランジスタ３４４および図１３（Ｂ２）に示すトランジスタ３４５のように、電極３２２と重ならない領域の絶縁層３２６を全て除去してもよい。また、図１３（Ｃ１）に示すトランジスタ３４６および図１３（Ｃ２）に示すトランジスタ３４７のように、絶縁層３２６を残してもよい。
【０１９４】  トランジスタ３４２乃至トランジスタ３４７も、電極３２２を形成した後に、電極３２２をマスクとして用いて不純物２５５を半導体層３２４に導入することで、半導体層３２４中に自己整合的に不純物領域を形成することができる。
【０１９５】［基板］
基板に用いる材料に大きな制限はない。目的に応じて、透光性の有無や加熱処理に耐えうる程度の耐熱性などを勘案して決定すればよい。例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、半導体基板、可撓性基板（フレキシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。
【０１９６】  半導体基板としては、例えば、シリコン、もしくはゲルマニウムなどを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、もしくは酸化ガリウムを材料とした化合物半導体基板などがある。また、半導体基板は、単結晶半導体であってもよいし、多結晶半導体であってもよい。
【０１９７】  また、基板として、例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を用いることができる。これにより、大型の表示装置を作製することができる。また、基板が大型化されることで、１枚の基板からより多くの表示装置を生産でき、生産コストを削減することができる。
【０１９８】  なお、表示部１３０の可撓性を高めるため、基板として可撓性基板（フレキシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。
【０１９９】  可撓性基板、貼り合わせフィルム、基材フィルムなどの材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバーなどを用いることができる。
【０２００】  基板として上記材料を用いることにより、軽量な表示装置を提供することができる。また、基板として上記材料を用いることにより、衝撃に強い表示装置を提供することができる。また、基板として上記材料を用いることにより、破損しにくい表示装置を提供することができる。
【０２０１】  基板に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
【０２０２】［導電層］
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる導電性材料としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）等から選ばれた金属元素、上述した金属元素を成分とする合金、または上述した金属元素を組み合わせた合金などを用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。導電性材料の形成方法は特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種形成方法を用いることができる。
【０２０３】  また、導電性材料として、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金で形成した層は、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。また、導電性材料として、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の元素を含むアルミニウム合金を用いてもよい。
【０２０４】  また、導電層に用いることのできる導電性材料として、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの、酸素を有する導電性材料を用いることもできる。また、窒化チタン、窒化タンタル、窒化タングステンなどの、窒素を含む導電性材料を用いることもできる。また、導電層は、酸素を有する導電性材料、窒素を含む導電性材料、前述した金属元素を含む導電性材料を適宜組み合わせた積層構造とすることもできる。
【０２０５】  例えば、導電層は、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を積層する三層構造としてもよい。
【０２０６】  また、上記の導電性材料で形成される導電層を複数積層して用いてもよい。例えば、導電層を前述した金属元素を含む材料と酸素を含む導電性材料を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料、酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積層構造としてもよい。
【０２０７】  例えば、導電層を、インジウムまたは亜鉛の少なくとも一方と酸素とを含む導電層上に、銅を含む導電層を積層し、さらにその上にインジウムまたは亜鉛の少なくとも一方と酸素とを含む導電層を積層する三層構造としてもよい。この場合、銅を含む導電層の側面もインジウムまたは亜鉛の少なくとも一方と酸素とを含む導電層で覆うことが好ましい。また、例えば、導電層としてインジウムまたは亜鉛の少なくとも一方と酸素とを含む導電層を複数積層して用いてもよい。
【０２０８】［絶縁層］
各絶縁層は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
【０２０９】  なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
【０２１０】  特に絶縁層３７２および絶縁層３２９は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁材料を、単層で、または積層で用いればよい。不純物が透過しにくい絶縁性材料の一例として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。
【０２１１】  絶縁層３７２に不純物が透過しにくい絶縁性材料を用いることで、基板３７１側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。絶縁層３２９に不純物が透過しにくい絶縁性材料を用いることで、絶縁層３２９よりも上側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。
【０２１２】  また、絶縁層として平坦化層として機能できる絶縁層を用いてもよい。平坦化層として機能できる絶縁層としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層してもよい。
【０２１３】  なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０２１４】  また、絶縁層などの表面にＣＭＰ処理を行なってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
【０２１５】［半導体層］
トランジスタの半導体層に用いる半導体材料としては、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。
【０２１６】  また、例えば、トランジスタの半導体層に用いる半導体材料として、シリコンや、ゲルマニウム等を用いることができる。また、炭化シリコン、ガリウム砒素、金属酸化物、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
【０２１７】  例えば、トランジスタに用いる半導体材料として、非晶質シリコン（アモルファスシリコン）を用いることができる。特に、非晶質シリコンは、量産性に優れ、大きな面積の基板に設けることも容易である。なお、一般に、トランジスタに用いる非晶質シリコンは水素を多く含む。このため、水素を多く含む非晶質シリコンを「水素化アモルファスシリコン」または「ａ−Ｓｉ：Ｈ」と言う場合がある。また、アモルファスシリコンは、多結晶シリコンよりも低温で形成できるため、作製工程中の最高温度を下げることができる。よって、基板、導電層、および絶縁層などに、耐熱性の低い材料を用いることができる。
【０２１８】  また、トランジスタに用いる半導体材料として、微結晶シリコン、多結晶シリコン、単結晶シリコンなどの結晶性を有するシリコンを用いることもできる。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
【０２１９】  また、トランジスタに用いる半導体材料として、金属酸化物の一種である酸化物半導体を用いることができる。代表的には、インジウムを含む酸化物半導体などを用いることができる。酸化物半導体は、アモルファスシリコンよりも高い電界効果移動度と高い信頼性が実現できる。また、酸化物半導体は量産性に優れ、大きな面積の基板に設けることも容易である。
【０２２０】  また、金属酸化物の一種である酸化物半導体はシリコンよりもバンドギャップが広く、キャリア密度が低いため、トランジスタの半導体層に用いることが好ましい。トランジスタの半導体層に酸化物半導体を用いると、トランジスタのオフ状態におけるソースとドレインの間に流れる電流を低減できるため好ましい。
【０２２１】  金属酸化物の一種である酸化物半導体は、エネルギーギャップが２ｅＶ以上であることが好ましく、２．５ｅＶ以上であることがより好ましく、３ｅＶ以上であることがさらに好ましい。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
【０２２２】  金属酸化物の一種である酸化物半導体は、例えば少なくともインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される材料を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
【０２２３】  スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。
【０２２４】  半導体層を構成する金属酸化物として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０２２５】  なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０２２６】［各層の形成方法］
絶縁層、半導体層、電極や配線を形成するための導電層などは、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、原子層成膜（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法や、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法を用いてもよい。
【０２２７】  また、表示装置を構成する絶縁層、半導体層、電極や配線を形成するための導電層などは、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成してもよい。
【０２２８】  ＰＥＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、または熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくい。例えば、トランジスタに含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、トランジスタに含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない成膜方法の場合、こういったプラズマダメージが生じないため、トランジスタの歩留まりを高くすることができる。また、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０２２９】  ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【０２３０】  ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、トランジスタの生産性を高めることができる場合がある。
【０２３１】  表示装置を構成する層（薄膜）を加工する際には、フォトリソグラフィ法等を用いて加工することができる。または、遮蔽マスクを用いた成膜方法により、島状の層を形成してもよい。または、ナノインプリント法、サンドブラスト法、リフトオフ法などにより層を加工してもよい。フォトリソグラフィ法としては、加工したい層（薄膜）上にレジストマスクを形成して、レジストマスクをマスクとして用いて、当該層（薄膜）の一部を選択的に除去し、その後レジストマスクを除去する方法と、感光性を有する層を成膜した後に、露光、現像を行って、当該層を所望の形状に加工する方法と、がある。
【０２３２】  フォトリソグラフィ法において光を用いる場合、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外光やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ  Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
【０２３３】  層（薄膜）の除去（エッチング）には、ドライエッチング法、ウエットエッチング法、サンドブラスト法などを用いることができる。また、これらのエッチング方法を組み合わせて用いてもよい。
【０２３４】  本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０２３５】（実施の形態４）
本発明の一態様は、表示部を有する様々な電子機器に用いることができる。本発明の一態様を用いることができる電子機器として、テレビ、モニタ等の表示装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、携帯型ゲーム機、タブレット型端末、パチンコ機などの大型ゲーム機、携帯情報端末、電子手帳、電子書籍端末、ビデオカメラ、デジタルスチルカメラなどが挙げられる。
【０２３６】  図１４に、本発明の一態様に係る表示装置を用いた電子機器の一例を示す。
【０２３７】  図１４（Ａ）に示す情報端末２９１０は、筐体２９１１、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作用のボタン２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、筐体２９１１内部に演算処理装置や表示部などが設けられている。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
【０２３８】  図１４（Ｂ）に示すテレビ２９２０は、筐体２９２１、表示部２９２２、リモートコントローラ２９２３等を有する。また、筐体２９２１内部に演算処理装置や表示部などが設けられている。
【０２３９】  図１４（Ｃ）に、表示部５００１を備えた車両の構成例を示す。当該車両の表示部５００１に、本発明の一態様を用いることができる。なお、図１４（Ｃ）には表示部５００１が右ハンドルの車両に搭載された例を示すが、特に限定されず、左ハンドルの車両に搭載することもできる。この場合、図１４（Ｃ）に示す構成の左右の配置がかわる。
【０２４０】  図１４（Ｃ）には、運転席と助手席の周辺に配置されるダッシュボード５００２、ハンドル５００３、フロントガラス５００４などを示している。また、ダッシュボード５００２内部に、演算処理装置や表示部などが設けられている。
【０２４１】  表示部５００１は、ダッシュボード５００２の所定の位置、具体的には運転者の回りに配置され、概略Ｔ字形状を有する。図１４（Ｃ）には、複数の表示パネル５００７（表示パネル５００７ａ、５００７ｂ、５００７ｃ、５００７ｄ）を用いて形成される１つの表示部５００１を、ダッシュボード５００２に沿って設けた例を示しているが、表示部５００１は複数箇所に分けて配置してもよい。
【０２４２】  なお、複数の表示パネル５００７は可撓性を有していてもよい。この場合、表示部５００１を複雑な形状に加工することができ、表示部５００１をダッシュボード５００２などの曲面に沿って設ける構成や、ハンドルの接続部分、計器の表示部、送風口５００６などに表示部５００１の表示領域を設けない構成などを容易に実現することができる。
【０２４３】  また、後側方の状況を撮影するカメラ５００５を車外に複数設けてもよい。図１４（Ｃ）においてはサイドミラーの代わりにカメラ５００５を設置する例を示しているが、サイドミラーとカメラの両方を設置してもよい。
【０２４４】  カメラ５００５としては、ＣＣＤカメラやＣＭＯＳカメラなどを用いることができる。また、これらのカメラに加えて、赤外線カメラを組み合わせて用いてもよい。赤外線カメラは、被写体の温度が高いほど出力レベルが高くなるため、人や動物等の生体を検知又は抽出することができる。
【０２４５】  カメラ５００５で撮像された画像は、表示パネル５００７のいずれか一または複数に出力することができる。この表示部５００１を用いて主に車両の運転を支援する。カメラ５００５によって後側方の状況を幅広い画角で撮影し、その画像を表示パネル５００７に表示することで、運転者の死角領域の視認が可能となり、事故の発生を防止することができる。
【０２４６】  また、本発明の一態様を用いることで、カメラ５００５で撮影された映像の解像度を高め、表示パネル５００７に表示することができる。
【０２４７】  また、車のルーフ上などに距離画像センサを設け、距離画像センサによって得られた画像を表示部５００１に表示してもよい。距離画像センサとしては、イメージセンサやライダー（ＬＩＤＡＲ：Ｌｉｇｈｔ  Ｄｅｔｅｃｔｉｏｎ  ａｎｄ  Ｒａｎｇｉｎｇ）などを用いることができる。イメージセンサによって得られた画像と、距離画像センサによって得られた画像とを表示部５００１に表示することにより、より多くの情報を運転手に提供し、運転を支援することができる。
【０２４８】  また、表示部５００１は、地図情報、交通情報、テレビ映像、ＤＶＤ映像などを表示する機能を有していてもよい。例えば、表示パネル５００７ａ、５００７ｂ、５００７ｃ、及び５００７ｄを１つの表示画面として、地図情報を大きく表示することができる。なお、表示パネル５００７の数は、表示される映像に応じて増やすことができる。
【０２４９】  また、表示パネル５００７ａ、５００７ｂ、５００７ｃ、及び５００７ｄに表示される映像は、運転手の好みによって自由に設定することができる。例えば、テレビ映像、ＤＶＤ映像を左側の表示パネル５００７ｄに表示し、地図情報を中央部の表示パネル５００７ｂに表示し、計器類を右側の表示パネル５００７ｃに表示し、オーディオ類を変速ギア近傍（運転席と助手席の間）の表示パネル５００７ａに表示することができる。また、複数の表示パネル５００７を組み合わせることにより、表示部５００１にフェールセーフの機能を付加することができる。例えば、ある表示パネル５００７が何らかの原因で故障したとしても、表示領域を変更し、他の表示パネル５００７を用いて表示を行うことができる。
【０２５０】  本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【０２５１】  ＨＬ１：中間層、ＨＬ２：中間層、１００：表示装置、１１０：画像処理装置、１１１：画像データ入力部、１１２：画像分析部、１１３：画像分割部、１１４：回路、１１５：画像演算処理部、１１６：画像合成部、１１７：超解像処理回路、１１７＿ｎ：超解像処理回路、１１７＿Ｎ：超解像処理回路、１１７＿１：超解像処理回路、１１７＿２：超解像処理回路、１１７＿３：超解像処理回路、１１７＿５：超解像処理回路、１１８：ニューラルネットワーク回路、１１９：超解像処理回路、１２０：信号生成部、１２２：特徴量抽出回路、１３０：表示部、１３１：画素部、１３２：プリント配線基板、１３３：入力端子、１４０：学習用ニューラルネットワーク装置、１４１：データベース、１４２：データセット、１４３：教師データ、１４４：学習用ニューラルネットワーク回路、１４５：画像データ、１４６：データ、１５１：シナプス層、２１１ａ：データドライバ、２１１ｂ：データドライバ、２１２ａ：ゲートドライバ、２１２ｂ：ゲートドライバ、２２７：絶縁層、２５５：不純物、３１０：トランジスタ、３１１：トランジスタ、３２０：トランジスタ、３２１：トランジスタ、３２２：電極、３２３：電極、３２４：半導体層、３２５：トランジスタ、３２６：絶縁層、３２７：絶縁層、３２８：絶縁層、３２９：絶縁層、３３０：トランジスタ、３３１：トランジスタ、３４０：トランジスタ、３４１：トランジスタ、３４２：トランジスタ、３４３：トランジスタ、３４４：トランジスタ、３４４ａ：電極、３４４ｂ：電極、３４５：トランジスタ、３４６：トランジスタ、３４７：トランジスタ、３７１：基板、３７２：絶縁層、２９１０：情報端末、２９１１：筐体、２９１２：表示部、２９１３：カメラ、２９１４：スピーカ部、２９１５：ボタン、２９１６：外部接続部、２９１７：マイク、２９２０：テレビ、２９２１：筐体、２９２２：表示部、２９２３：リモートコントローラ、４００１：基板、４００５：シール材、４００６：基板、４００８：液晶層、４０１０：トランジスタ、４０１１：トランジスタ、４０１３：液晶素子、４０１４：配線、４０１５：電極、４０１７：電極、４０１８：ＦＰＣ、４０１９：異方性導電層、４０２０：容量素子、４０２１：電極、４０３０：電極層、４０３１：電極層、４０３２：絶縁層、４０３３：絶縁層、４０３５：スペーサ、４０４１：プリント基板、４０４２：集積回路、４１０２：絶縁層、４１０３：絶縁層、４１０４：絶縁層、４１１０：絶縁層、４１１１：絶縁層、４１１２：絶縁層、４１３１：着色層、４１３２：遮光層、４１３３：絶縁層、４５１０：隔壁、４５１１：発光層、４５１３：発光素子、４５１４：充填材、５００１：表示部、５００２：ダッシュボード、５００３：ハンドル、５００４：フロントガラス、５００５：カメラ、５００６：送風口、５００７：表示パネル、５００７ａ：表示パネル、５００７ｂ：表示パネル、５００７ｃ：表示パネル、５００７ｄ：表示パネル
【図１】
2019030615.tif 000003
【図２】
2019030615.tif 000004
【図３】
2019030615.tif 000005
【図４】
2019030615.tif 000006
【図５】
2019030615.tif 000007
【図６】
2019030615.tif 000008
【図７】
2019030615.tif 000009
【図８】
2019030615.tif 000010
【図９】
2019030615.tif 000011
【図１０】
2019030615.tif 000012
【図１１】
2019030615.tif 000013
【図１２】
2019030615.tif 000014
【図１３】
2019030615.tif 000015
【図１４】
2019030615.tif 000016
【国際調査報告】
2019030615.tif 000017
2019030615.tif 000018
2019030615.tif 000019
2019030615.tif 000020