(57)【要約】良好な電気特性を有する半導体装置を提供する。チャネル形成領域に酸化物を有する半導体装置であって、半導体装置は、基板の上の酸化物と、酸化物の上の第１の絶縁体と、第１の絶縁体の上の第２の絶縁体と、第３の絶縁体と、第３の絶縁体の上の導電体と、を有し、酸化物と、第１の絶縁体と、は接する領域を有し、第１の絶縁体と、第２の絶縁体と、には、酸化物を露出する開口が設けられ、第３の絶縁体は、開口の内壁および底面を覆うように配置され、導電体は、開口を埋め込むように配置され、導電体は、第３の絶縁体を介して、酸化物と重なる領域を有し、第１の絶縁体は酸化物の主成分以外の元素を含む。
2019053573.tif 000002
【特許請求の範囲】
【請求項１】
チャネル形成領域に酸化物を有する半導体装置であって、
前記半導体装置は、
基板の上の酸化物と、
前記酸化物の上の第１の絶縁体と、
前記第１の絶縁体の上の第２の絶縁体と、
第３の絶縁体と、
前記第３の絶縁体の上の導電体と、を有し、
前記酸化物と、前記第１の絶縁体と、は接する領域を有し、
前記第１の絶縁体と、前記第２の絶縁体と、には、前記酸化物を露出する開口が設けられ、
前記第３の絶縁体は、前記開口の内壁および底面を覆うように配置され、
前記導電体は、前記開口を埋め込むように配置され、
前記導電体は、前記第３の絶縁体を介して、前記酸化物と重なる領域を有し、
前記第１の絶縁体は前記酸化物の主成分以外の元素を含む、
ことを特徴とする半導体装置。
【請求項２】
チャネル形成領域に酸化物を有する半導体装置であって、
前記半導体装置は、
基板の上の酸化物と、
前記酸化物の上の第１の絶縁体と、
前記第１の絶縁体の上の第２の絶縁体と、
第３の絶縁体と、
前記第３の絶縁体の上の導電体と、
第４の絶縁体と、
第５の絶縁体と、
第６の絶縁体と、
第１の配線と、
第２の配線と、を有し、
前記酸化物と、前記第１の絶縁体と、は接する領域を有し、
前記第１の絶縁体と、前記第２の絶縁体と、には、前記酸化物を露出する第１の開口が設けられ、
前記第３の絶縁体は、前記第１の開口の内壁および底面を覆うように配置され、
前記導電体は、前記開口を埋め込むように配置され、
前記導電体は、前記第３の絶縁体を介して、前記酸化物と重なる領域を有し、
前記第１の絶縁体は前記酸化物の主成分以外の元素を含み、
前記第４の絶縁体は、前記第２の絶縁体と、前記第３の絶縁体と、前記導電体と、の上に配置され、
前記第１の絶縁体と、前記第２の絶縁体と、前記第４の絶縁体と、には、前記酸化物を露出する第２の開口および第３の開口が設けられ、
前記第５の絶縁体は、前記第２の開口の内壁を覆うように配置され、
前記第１の配線は、前記第２の開口を埋め込むように配置され、
前記第６の絶縁体は、前記第３の開口の内壁を覆うように配置され、
前記第２の配線は、前記第３の開口を埋め込むように配置される、
ことを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記酸化物は、Ｉｎ−Ｇａ−Ｚｎ酸化物である、
ことを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記元素は、水素および窒素の少なくとも一である、
ことを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第１の絶縁体は、窒化シリコン膜である、
ことを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第１の絶縁体と前記第２の絶縁体との間、または、前記第２の絶縁体と前記第３の絶縁体との間、のいずれか一方または双方に、酸化アルミニウムを有する、
ことを特徴とする半導体装置。
【請求項７】
基板の上に酸化物を形成し、
前記酸化物に接するように、前記酸化物の上に第１の絶縁体を形成し、
前記第１の絶縁体の上に第２の絶縁体を形成し、
前記第２の絶縁体と、前記第１の絶縁体と、に、前記酸化物に達する開口を形成し、
前記開口の内壁および底面を覆うように、第３の絶縁体を形成し、
前記開口を埋め込むように、前記第３の絶縁体の上に、導電体を成膜し、
前記導電体の一部を除去することで、前記開口に埋め込まれた導電体を形成する、
半導体装置の作製方法。
【請求項８】
請求項７において、
前記酸化物は、Ｉｎ−Ｇａ−Ｚｎ酸化物である、
半導体装置の作製方法。
【請求項９】
請求項７または請求項８において、
前記第１の絶縁体は、窒化シリコン膜である、
半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】本発明の一態様は、半導体装置、および半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュールおよび電子機器に関する。【０００２】なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。【０００３】なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、電子機器などは、半導体装置を有すると言える場合がある。
【背景技術】
【０００４】近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタおよびメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。【０００５】ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。【０００６】また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。【０００７】また、酸化物半導体を用いたトランジスタは、非導通状態でのリーク電流（オフ電流）が極めて小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照）。【０００８】また、トランジスタのキャリア移動度の向上を目的として、電子親和力（または真空準位から伝導帯下端までのエネルギー）が異なる酸化物半導体層を積層させる技術が開示されている（特許文献２および特許文献３参照）。【０００９】また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積したＩＣの要求が高まっている。また、ＩＣを含む半導体装置の生産性の向上が求められている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１２−２５７１８７号公報
【特許文献２】特開２０１１−１２４３６０号公報
【特許文献３】特開２０１１−１３８９３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一つとする。本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。【００１２】なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１３】本発明の一態様は、チャネル形成領域に酸化物を有する半導体装置であって、半導体装置は、基板の上の酸化物と、酸化物の上の第１の絶縁体と、第１の絶縁体の上の第２の絶縁体と、第３の絶縁体と、第３の絶縁体の上の導電体と、を有し、酸化物と、第１の絶縁体と、は接する領域を有し、第１の絶縁体と、第２の絶縁体と、には、酸化物を露出する開口が設けられ、第３の絶縁体は、開口の内壁および底面を覆うように配置され、導電体は、開口を埋め込むように配置され、導電体は、第３の絶縁体を介して、酸化物と重なる領域を有し、第１の絶縁体は酸化物の主成分以外の元素を含む半導体装置である。【００１４】また、本発明の一態様は、チャネル形成領域に酸化物を有する半導体装置であって、半導体装置は、基板の上の酸化物と、酸化物の上の第１の絶縁体と、第１の絶縁体の上の第２の絶縁体と、第３の絶縁体と、第３の絶縁体の上の導電体と、第４の絶縁体と、第５の絶縁体と、第６の絶縁体と、第１の配線と、第２の配線と、を有し、酸化物と、第１の絶縁体と、は接する領域を有し、第１の絶縁体と、第２の絶縁体と、には、酸化物を露出する第１の開口が設けられ、第３の絶縁体は、第１の開口の内壁および底面を覆うように配置され、導電体は、開口を埋め込むように配置され、導電体は、第３の絶縁体を介して、酸化物と重なる領域を有し、第１の絶縁体は酸化物の主成分以外の元素を含み、第４の絶縁体は、第２の絶縁体と、第３の絶縁体と、導電体と、の上に配置され、第１の絶縁体と、第２の絶縁体と、第４の絶縁体と、には、酸化物を露出する第２の開口および第３の開口が設けられ、第５の絶縁体は、第２の開口の内壁を覆うように配置され、第１の配線は、第２の開口を埋め込むように配置され、第６の絶縁体は、第３の開口の内壁を覆うように配置され、第２の配線は、第３の開口を埋め込むように配置される半導体装置である。【００１５】上記において、酸化物は、Ｉｎ−Ｇａ−Ｚｎ酸化物であることが好ましい。【００１６】また、上記において、元素は、水素および窒素の少なくとも一であることが好ましい。【００１７】また、上記において、第１の絶縁体は、窒化シリコン膜であることが好ましい。【００１８】また、上記において、第１の絶縁体と第２の絶縁体との間、または、第２の絶縁体と第３の絶縁体との間、のいずれか一方または双方に、酸化アルミニウムを有することが好ましい。【００１９】本発明の一態様は、基板の上に酸化物を形成し、酸化物に接するように、酸化物の上に第１の絶縁体を形成し、第１の絶縁体の上に第２の絶縁体を形成し、第２の絶縁体と、第１の絶縁体と、に、酸化物に達する開口を形成し、開口の内壁および底面を覆うように、第３の絶縁体を形成し、開口を埋め込むように、第３の絶縁体の上に、導電体を成膜し、導電体の一部を除去することで、開口に埋め込まれた導電体を形成する半導体装置の作製方法である。【００２０】上記において、酸化物は、Ｉｎ−Ｇａ−Ｚｎ酸化物であることが好ましい。【００２１】また、上記において、第１の絶縁体は、窒化シリコン膜であることが好ましい。
【発明の効果】
【００２２】本発明の一態様により、信頼性の高い半導体装置を提供できる。本発明の一態様により、良好な電気特性を有する半導体装置を提供できる。本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供できる。【００２３】なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２４】
【図１】本発明の一態様に係る半導体装置を説明する上面図および断面図。
【図２】本発明の一態様に係る半導体装置を説明する断面図。
【図３】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図４】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図５】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図６】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図７】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図８】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図９】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１０】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１１】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１２】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１３】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１４】本発明の一態様に係る半導体装置を説明する上面図および断面図。
【図１５】本発明の一態様に係る半導体装置を説明する上面図および断面図。
【図１６】本発明の一態様に係る半導体装置を説明する上面図および断面図。
【図１７】本発明の一態様に係る記憶装置の構成を示す断面図。
【図１８】本発明の一態様に係る記憶装置の構成を示す断面図。
【図１９】本発明の一態様に係る記憶装置の構成例を示すブロック図。
【図２０】本発明の一態様に係る記憶装置の構成例を示す回路図。
【図２１】本発明の一態様に係る記憶装置の構成例を示すブロック図。
【図２２】本発明の一態様に係る記憶装置の構成例を示すブロック図、および回路図。
【図２３】本発明の一態様に係る半導体装置の構成例を示すブロック図。
【図２４】本発明の一態様に係る半導体装置の構成例を示すブロック図、回路図、および半導体装置の動作例を示すタイミングチャート。
【図２５】本発明の一態様に係る半導体装置の構成例を示すブロック図。
【図２６】本発明の一態様に係る半導体装置の構成例を示す回路図、および半導体装置の動作例を示すタイミングチャート。
【図２７】本発明の一態様に係るＡＩシステムの構成例を示すブロック図。
【図２８】本発明の一態様に係るＡＩシステムの応用例を説明するブロック図。
【図２９】本発明の一態様に係るＡＩシステムを組み込んだＩＣの構成例を示す斜視模式図。
【図３０】本発明の一態様に係る電子機器を示す図。
【発明を実施するための形態】
【００２５】以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２６】また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００２７】また、特に上面図（「平面図」ともいう）において、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
【００２８】また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００２９】また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描画する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００３０】また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００３１】また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３２】また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
【００３３】なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
【００３４】なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜が導電性を有する場合は、導電性バリア膜と呼ぶことがある。
【００３５】本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ  ＦＥＴあるいはＯＳトランジスタと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
【００３６】なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体において欠陥準位が形成されることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００３７】また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
【００３８】また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００３９】なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００４０】チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００４１】なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
【００４２】このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００４３】そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ（透過型電子顕微鏡））像などを解析することなどによって、値を決定することができる。
【００４４】また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう）は、明示されている場合を除き、０Ｖよりも大きいものとする。
【００４５】（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の構成例および作製方法について、図１乃至図１３を用いて説明する。なお、図１乃至図１３においては明瞭化のため、半導体装置の構成を一部省略して図示している。
【００４６】＜半導体装置の構成例＞
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の構成例について説明する。図１は、トランジスタ２００およびその周辺の上面図および断面図である。図１（Ａ）は上面図である。なお、図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。図１（Ｂ）は、図１（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。つまり、トランジスタ２００のチャネル長方向の断面図を示す。図１（Ｃ）は、図１（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。つまり、トランジスタ２００のチャネル幅方向の断面図を示す。
【００４７】本発明の一態様の半導体装置は、トランジスタ２００、バリア膜２７６（バリア膜２７６ａ、およびバリア膜２７６ｂ）、絶縁体２１４、絶縁体２１６、絶縁体２８１、絶縁体２８２、および絶縁体２８６を有する。また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４６（導電体２４６ａ、および導電体２４６ｂ）および導電体２４８（導電体２４８ａ、および導電体２４８ｂ）とを有する。
【００４８】また、バリア膜２７６は、絶縁体２８１、絶縁体２８２、絶縁体２８６などの開口の側面に接して形成され、バリア膜２７６の側面および当該開口の底面に導電体２４６が形成され、さらに内側に導電体２４８が形成されている。ここで、導電体２４６および導電体２４８の上面の高さと、絶縁体２８６の上面の高さは同程度にできる。なお、本実施の形態では、プラグとして機能する導電体が、導電体２４６と導電体２４８との２層の積層構造である構成について示しているが、本発明はこれに限られるものではない。例えば、プラグとして機能する導電体は、単層、または３層以上の積層構造でもよい。
【００４９】図１に示すように、本発明の一態様に係るトランジスタ２００は、第１のゲート（トップゲートともいう）電極として機能する導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、第２のゲート（バックゲートともいう）電極として機能する導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、層間膜として機能する絶縁体２８０と、絶縁体２８０の開口の内壁と接するバリア膜２７０と、第１のゲート絶縁膜として機能する絶縁体２５０と、第２のゲート絶縁膜として機能する絶縁体２２０、絶縁体２２２、および絶縁体２２４と、酸化物２３０（酸化物２３０ａ、および酸化物２３０ｂ）と、酸化物２３０と接する絶縁体２４０と、絶縁体２４０と接するバリア膜２４４と、を有する。
【００５０】トランジスタ２００は、チャネルが形成される領域（以下、チャネル形成領域ともいう）を含む酸化物２３０（酸化物２３０ａ、および酸化物２３０ｂ）に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。
【００５１】チャネル形成領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００に用いることができる。
【００５２】例えば、酸化物２３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【００５３】なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
【００５４】また、酸化物２３０ａと酸化物２３０ｂとは、酸素以外に共通の構成元素（主成分となる元素）を有することが好ましい。酸化物２３０ａと酸化物２３０ｂとが、酸素以外に共通の構成元素を有することで、酸化物２３０ａと酸化物２３０ｂとの界面における欠陥準位密度を低くすることができる。例えば、酸化物２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物２３０ａとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【００５５】酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、を有する。酸化物２３０ａ上に、酸化物２３０ｂを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂに対する不純物の拡散を抑制することができる。
【００５６】なお、トランジスタ２００では、酸化物２３０ａ、および酸化物２３０ｂの２層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、または３層以上の積層構造を設ける構成にしてもよい。
【００５７】ここで、図１（Ｂ）における破線で囲む領域２３９の拡大図を図２（Ａ）に示す。図２（Ａ）に示すように、酸化物２３０ｂは、トランジスタ２００のソース領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ）と、トランジスタ２００のチャネル形成領域として機能する領域２３４と、を有する。領域２３１は、キャリア密度が高い、低抵抗化した領域である。また、領域２３４は、領域２３１よりも、キャリア密度が低い領域である。
【００５８】また、トランジスタ２００のソース領域またはドレイン領域として機能する領域２３１と、チャネル形成領域として機能する領域２３４との間に、領域２３２（領域２３２ａ、および領域２３２ｂ）が形成される場合がある。領域２３２は、領域２３１よりもキャリア密度が低く、領域２３４よりもキャリア密度が高い領域である。すなわち、領域２３２は、ソース領域またはドレイン領域と、チャネル形成領域との間の接合領域としての機能を有する。接合領域を有することで、トランジスタ２００において、オン電流を大きくし、かつ、非導通時のリーク電流（オフ電流）を小さくすることができる。
【００５９】なお、図２（Ａ）では、領域２３１、領域２３２、および領域２３４が、酸化物２３０ｂに形成されているが、これに限られることなく、例えば、これらの領域は酸化物２３０ａにも形成されても良い。また、図２（Ａ）では、各領域の境界を、酸化物２３０ｂの上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域２３４が、酸化物２３０ｂの表面近傍では、導電体２４６側（図示せず）に進行し、酸化物２３０ｂの下面近傍では、狭まった形状になる場合がある。
【００６０】酸化物２３０ｂを選択的に低抵抗化するには、例えば、インジウムなどの導電性を高める金属元素、および不純物の少なくとも一を、所望の領域に添加すればよい。なお、不純物としては、酸素欠損を形成する元素、または酸素欠損に捕獲される元素などを用いればよい。例えば、当該元素として、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等がある。
【００６１】したがって、領域２３１は、上記の酸素欠損を形成する元素、または酸素欠損に捕獲される元素の含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。
【００６２】例えば、酸化物２３０ｂに接するように、酸化物２３０ｂ上にソース電極またはドレイン電極として機能する導電体を形成することで、酸化物２３０ｂを選択的に低抵抗化する場合がある。一方、当該導電体を形成した後に実施する熱処理工程や、モジュールを作製するための接続配線を形成する工程における熱履歴などにより、当該導電体が酸化してしまう。当該導電体の酸化により導電性が低下することで、当該導電体に接続する配線との抵抗が上がる、同じ電流量を得るのに必要な電圧が増えてしまう、オン電流が低下してしまうなど、トランジスタの特性が変動する蓋然性が高い。そのため、当該導電体を形成した後に、第１のゲート絶縁膜として機能する絶縁体などを成膜する際の成膜温度の自由度が制限される。よって、半導体装置の信頼性向上などを目的とした、当該絶縁体などの改質が困難となってしまう。
【００６３】また、例えば、酸化物２３０ｂ上にソース電極またはドレイン電極として機能する導電体を形成することで、ソース電極として機能する導電体と第１のゲート電極とは重畳する領域を有し、ドレイン電極として機能する導電体と第１のゲート電極とは重畳する領域を有する。したがって、ソース電極として機能する導電体と第１のゲート電極との間、およびドレイン電極として機能する導電体と第１のゲート電極との間に、寄生容量が生じてしまう。
【００６４】そこで、図１および図２（Ａ）に示すように、酸素欠損を形成する元素、または酸素欠損に捕獲される元素を含む絶縁体２４０を、酸化物２３０ｂに接するように、酸化物２３０ｂ上に成膜する。このような構成にすることで、酸化物２３０ｂの絶縁体２４０と接する領域を中心に、酸素欠損を形成する元素、または酸素欠損に捕獲される元素が添加される。これにより、酸化物２３０ｂの絶縁体２４０と接する領域を中心に、当該元素により酸素欠損が形成され、さらに当該元素が酸素欠損に入り込むことで、キャリア密度が高くなり、低抵抗化される。
【００６５】上記のように、ソース電極およびドレイン電極として機能する導電体の代わりに当該元素を含む絶縁体２４０を設けることで、前述のような導電体の酸化が起こることなく、酸化物２３０ｂを選択的に低抵抗化することができる。これにより、同じ電流量を得るのに必要な電圧が増加することを防ぐことができる、または、オン電流が低下することを防ぐことができる。したがって、トランジスタの特性悪化を抑制することができる。
【００６６】また、酸化物２３０ｂ上に、ソース電極またはドレイン電極として機能する導電体の代わりに上記元素を含む絶縁体２４０を設けることで、絶縁体２４０を形成した後の工程に熱処理を実施することができる。また、モジュールを作製するための接続配線を形成する工程における熱履歴などを気にしなくてもよい。したがって、第１のゲート絶縁膜として機能する絶縁体などが改質され、半導体装置の信頼性を向上させることができる。
【００６７】また、酸化物２３０ｂ上に、ソース電極またはドレイン電極として機能する導電体の代わりに絶縁体２４０を設けることで、酸化物２３０ｂの低抵抗化した領域と、第１のゲート電極として機能する導電体２６０との間隔が広がる。したがって、酸化物２３０ｂの低抵抗化した領域と、第１のゲート電極として機能する導電体２６０との間に生じる寄生容量を低減することができる。
【００６８】チャネル形成領域として機能する領域２３４のキャリア密度を低く、高抵抗化させることで、ソース領域とドレイン領域とが導通してしまうことを防ぎ、良好な電気特性を有する半導体装置を得ることができる。例えば、絶縁体２５０に過剰酸素を含む酸化物を用いる場合、絶縁体２５０となる絶縁膜の成膜時、あるいは絶縁体２５０となる絶縁膜成膜以降の熱処理によって、酸化物２３０ｂの絶縁体２５０と接する領域（領域２３４）を中心に、酸素を供給することができる。酸素が領域２３４を中心に供給されることで、領域２３４に存在する酸素欠損を補償することができる。酸素欠損が補償された領域２３４はキャリア密度が低くなり、高抵抗化される。このような構成にすることにより、ソース領域またはドレイン領域と、チャネル形成領域の作り分けが容易となる。
【００６９】また、例えば、絶縁体２５０の上面は、絶縁体２８１と接している。例えば、絶縁体２８１として、加熱により酸素が放出される絶縁体を用いることで、加熱処理などを行うことにより、絶縁体２８１から放出された酸素が絶縁体２５０を通り、酸化物２３０ｂの絶縁体２５０と接する領域（領域２３４）へ添加される。したがって、領域２３４に存在する酸素欠損が補償され、キャリア密度が低くなり、高抵抗化される。このような構成にすることにより、ソース領域またはドレイン領域と、チャネル形成領域の作り分けが容易となる。
【００７０】＜半導体装置の作製方法＞
以下に、図１に示した、トランジスタ２００を有する半導体装置の作製方法の一例を図３乃至図１３を用いて説明する。なお、各図の（Ａ）は、トランジスタ２００およびその周辺の上面図である。各図の（Ｂ）は、各図の（Ａ）にＡ１−Ａ２の一点鎖線で示す、トランジスタ２００のチャネル長方向の断面図である。また、各図の（Ｃ）は、各図の（Ａ）にＡ３−Ａ４の一点鎖線で示す、トランジスタ２００のチャネル幅方向の断面図である。
【００７１】まず、基板（図示せず）を準備する。
【００７２】基板（図示せず）としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【００７３】また、基板として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【００７４】可とう性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板として好適である。
【００７５】次に、絶縁体２１４、および絶縁体２１６を成膜する。
【００７６】絶縁体２１４、および絶縁体２１６は、例えば、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法、プラズマ励起ＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法等を含む）、分子線エピタキタシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。特に、当該絶縁体をＣＶＤ法、好ましくはＡＬＤ法等によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい。また、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコン膜を用いることもできる。
【００７７】例えば、絶縁体２１４として、スパッタリング法により酸化アルミニウムを形成する。スパッタリング法は、ＡＬＤ法よりも成膜速度が高いため、生産性を向上することができる。また、例えば、絶縁体２１６として、ＣＶＤ法により、酸化窒化シリコンを形成する。絶縁体２１６は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【００７８】次に、絶縁体２１６に絶縁体２１４に達する溝を形成する。溝とは、たとえば凹部、穴、開口部なども含まれる。溝の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１４は、絶縁体２１６をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。
【００７９】溝の形成後に、導電体２０５となる導電膜を成膜する。絶縁体２１６の開口の内壁に接して導電体２０５ａとなる導電膜を成膜し、さらに内側に導電体２０５ｂとなる導電膜を成膜する。導電体２０５ａとなる導電膜、および導電体２０５ｂとなる導電膜は、スパッタリング法、蒸着法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）などにより成膜することができる。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい。
【００８０】次に、化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を行うことで、導電体２０５ａとなる導電膜、および導電体２０５ｂとなる導電膜の一部を除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電体２０５ａとなる導電膜、および導電体２０５ｂとなる導電膜が残存する。これにより、上面が平坦な、導電体２０５ａおよび導電体２０５ｂを形成することができる（図３参照）。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
【００８１】導電体２０５には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、かつ、酸化しにくい（耐酸化性が高い）ため、好ましい。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【００８２】例えば、導電体２０５ａとして、水素に対するバリア性を有する導電体として、窒化タンタル等を用い、導電体２０５ｂとして、導電性が高いタングステンを用いるとよい。当該組み合わせを用いることで、配線としての導電性を保持したまま、酸化物２３０への水素の拡散を抑制することができる。なお、図３では、導電体２０５として、導電体２０５ａ、および導電体２０５ｂの２層構造を示したが、当該構成に限定されず、導電体２０５は、単層でも３層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体および導電性が高い導電体に対して、密着性が高い導電体を形成してもよい。
【００８３】次に、絶縁体２２０、絶縁体２２２、および絶縁体２２４を成膜する。絶縁体２２４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。特に、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。トランジスタの活性層に酸化物半導体を用いる場合、トランジスタの周辺材料に、過剰酸素領域を有する絶縁体を設けることで、トランジスタが有する酸化物半導体の酸素欠損を低減させ、信頼性を向上させることができる。
【００８４】過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素が脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
【００８５】また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子など）、水素（例えば、水素原子、水素分子など）、および水に対するバリア性を有することが好ましい。絶縁体２２２が、酸素に対するバリア性を有することで、過剰酸素領域の酸素は、絶縁体２２２の下側へ拡散することなく、効率よく酸化物２３０へ供給することができる。また、導電体２０５が、絶縁体２２４が有する過剰酸素領域の酸素と反応することを抑制することができる。
【００８６】また、絶縁体２２４が、過剰酸素領域を有する場合、例えば、導電体２０５上に、バリア性を有する導電体を形成することで、絶縁体２２０、および絶縁体２２２は必ずしも設ける必要はない。バリア性を有する導電体を形成することで、導電体２０５が、過剰酸素領域の酸素と反応し、酸化物を生成することを抑制することができる。
【００８７】絶縁体２２０、絶縁体２２２、および絶縁体２２４は、絶縁体２１４、または絶縁体２１６と同様の材料および方法で形成することができる。
【００８８】また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ち、トランジスタ動作時のゲート電位の低減が可能となる。
【００８９】また、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ−ｋ材料の絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【００９０】例えば、絶縁体２２２として、ＡＬＤ法により酸化アルミニウムを形成する。ＡＬＤ法を用いて絶縁層を形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える絶縁層を形成することができる。また、例えば、絶縁体２２０、および絶縁体２２４として、ＣＶＤ法により、酸化窒化シリコンを形成する。絶縁体２２４は、過剰酸素を含む絶縁層であることが好ましい。また、絶縁体２２４の形成後に酸素ドープ処理を行ってもよい。
【００９１】なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４は、連続成膜することが好ましい。連続的に成膜することで、絶縁体２２０と絶縁体２２２との界面、および絶縁体２２２と絶縁体２２４との界面に不純物が付着することなく、信頼性が高い絶縁体を形成することができる。
【００９２】また、絶縁体２２４の成膜後に、熱処理を行っても良い。熱処理として、例えば、窒素を含む雰囲気にて４００℃の温度で１時間の処理を行うとよい。当該熱処理によって、絶縁体２２４に含まれる水素や水などの不純物を除去することができる。
【００９３】なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、それぞれ２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【００９４】次に、絶縁体２２４上に、酸化物２３０ａとなる酸化膜２３０Ａ、および酸化物２３０ｂとなる酸化膜２３０Ｂを順に成膜する。なお、当該酸化物は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａ、および酸化膜２３０Ｂ上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍を清浄に保つことができる。
【００９５】酸化膜２３０Ａ、および酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【００９６】例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。
【００９７】特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４に供給される場合がある。したがって、酸化膜２３０Ａのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。酸化膜２３０Ａに過剰酸素を含む酸化物を用いることで、後の加熱処理によって酸化物２３０ｂに酸素を供給することができる。
【００９８】また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。
【００９９】本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜する。また、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
【０１００】次に、熱処理を行ってもよい。熱処理は、上述した熱処理条件を用いることができる。当該熱処理によって、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
【０１０１】次に、ハードマスクとなる膜２９０Ａを成膜する（図３参照）。例えば、膜２９０Ａとして、タングステンをスパッタリング法で成膜する。
【０１０２】次に、膜２９０Ａ上に、フォトリソグラフィ法により、レジストマスク２９２ａを形成する（図３参照）。レジストマスクはリソグラフィ法などを用いて形成すればよい。
【０１０３】なお、リソグラフィ法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理に加えてウェットエッチング処理を行う、またはウェットエッチング処理に加えてドライエッチング処理を行うことができる。
【０１０４】ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電圧を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電圧を印加する構成でもよい。または平行平板型電極に同じ周波数の高周波電圧を印加する構成でもよい。または平行平板型電極に周波数の異なる高周波電圧を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置などを用いることができる。
【０１０５】レジストマスク２９２ａを用いて、膜２９０Ａの一部を選択的に除去し、島状のハードマスク（図示せず）を形成する。その後、アッシングやレジスト剥離液によりレジストマスク２９２ａを除去する。
【０１０６】続いて、上記ハードマスクを用いて酸化膜２３０Ａ、および酸化膜２３０Ｂの一部を選択的に除去する。なお、本工程において、同時に絶縁体２２４の一部も除去される場合がある。本工程により、島状の酸化物２３０ａ、および島状の酸化物２３０ｂを形成することができる。その後、上記ハードマスクを除去する（図４参照）。
【０１０７】次に、絶縁体２４０となる絶縁膜２４０Ａ、およびバリア膜２４４Ａを成膜する（図５参照）。
【０１０８】絶縁膜２４０Ａとして、例えば、窒素、水素など、酸化物２３０ｂの主成分以外の元素を含む膜を用いることができる。具体的には、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンなどを用いることができる。特に、ＣＶＤ法により形成された窒化シリコンを用いることが好ましい。絶縁膜２４０Ａに窒化シリコンを用いることで、酸化物２３０ｂに酸素欠損を形成する元素、または酸素欠損に捕獲される元素を添加する。これにより、酸化物２３０ｂのキャリア密度を高くし、低抵抗化させる。なお、酸化物２３０ａにも、酸素欠損を形成する元素、又は酸素欠損に捕獲される元素が添加される場合がある。
【０１０９】ここで、図５（Ｂ）における破線で囲む、領域２３９の拡大図を図２（Ｂ）に示す。図２（Ｂ）に示すように、酸化物２３０ｂに、絶縁膜２４０Ａが接することで、酸化物２３０ｂに酸素欠損を形成する元素、または酸化物２３０ｂの酸素欠損に捕獲される元素が添加される。従って、酸化物２３０ｂは、酸素欠損が形成され、全面が低抵抗化する。つまり、低抵抗化した領域２３１Ａが、酸化物２３０ｂ全体に広がっている。
【０１１０】例えば、バリア膜２４４Ａとして、ＡＬＤ法により酸化アルミニウムを形成するとよい。ＡＬＤ法を用いて形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える膜を形成することができる。
【０１１１】次に、バリア膜２４４Ａ上に、絶縁体２８０となる絶縁膜２８０Ａを形成する（図６参照）。また、絶縁膜２８０Ａを成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい。
【０１１２】例えば、絶縁体２８０として、ＣＶＤ法により、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体を形成する。比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１１３】続いて、絶縁膜２８０Ａ上に、ハードマスクとなる膜（図示せず）を成膜する。例えば、該膜として、スパッタリング法により、タングステンを形成する。
【０１１４】次に、上記ハードマスクとなる膜上に、フォトリソグラフィ法によりレジストマスク（図示せず）を形成する。
【０１１５】次に、上記レジストマスクをマスクとして、上記ハードマスクとなる膜の一部を除去して、ハードマスク２９０ｂを形成する。続いて、ハードマスク２９０ｂを用いて絶縁膜２８０Ａに、バリア膜２４４Ａに到達する開口を形成することで、該開口を有する絶縁体２８０を形成する（図７参照）。本工程において、上記レジストマスクはエッチングされて消失することがある。
【０１１６】次に、ハードマスク２９０ｂ上、および上記開口の内壁に接してバリア膜２７０Ａを成膜する（図８参照）。ここで、バリア膜２７０Ａは、酸素が透過しにくい材料を用いることが好ましく、例えば、ＡＬＤ法による酸化アルミニウムなどを用いることができる。
【０１１７】続いて、バリア膜２７０Ａと、バリア膜２４４Ａと、の一部を除去する。例えば、絶縁膜２４０Ａが露出するまで、エッチバック処理を行うことで、バリア膜２７０、およびバリア膜２４４を形成することができる（図９参照）。
【０１１８】バリア膜２７０を設けることで、後工程で形成される絶縁膜２５０Ａに含まれる過剰酸素が、絶縁体２８０へ拡散することを抑制することができる。したがって、絶縁膜２５０Ａに含まれる過剰酸素を、酸化物２３０ｂの領域２３４へ効率的に供給することができる。
【０１１９】次に、酸化物２３０ｂが露出するまで、プラズマ処理を行うことで、絶縁膜２４０Ａの一部を除去する。これにより、絶縁体２４０を形成することができる（図１０参照）。
【０１２０】次に、絶縁体２５０となる絶縁膜２５０Ａを成膜する（図１１参照）。
【０１２１】絶縁膜２５０Ａは過剰酸素を含む絶縁膜であることが好ましい。絶縁膜２５０Ａとして、例えば、ＣＶＤ法により酸化窒化シリコンを形成するとよい。また、絶縁膜２５０Ａに酸素ドープ処理を行ってもよい。また、絶縁膜２５０Ａの形成後に、加熱処理を行ってもよい。
【０１２２】ここで、図１１（Ｂ）における破線で囲む、領域２３９の拡大図を図２（Ｃ）に示す。図２（Ｃ）に示すように、過剰酸素を含む絶縁膜２５０Ａを設けることで、酸化物２３０ｂの絶縁膜２５０Ａと接する領域２３４に酸素が供給される。したがって、酸化物２３０ｂの領域２３４に形成された酸素欠損が補償され、酸化物２３０ｂの領域２３４が高抵抗化される。一方、酸化物２３０ｂの絶縁膜２５０Ａと接しない領域２３１ａおよび領域２３１ｂは、低抵抗のままである。したがって、低抵抗である領域２３１ａおよび領域２３１ｂと、高抵抗である領域２３４を、容易に作り分けることができる。また、領域２３４と領域２３１ａとの間、および領域２３４と領域２３１ｂとの間に、領域２３１よりもキャリア密度が低く、領域２３４よりもキャリア密度が高い領域（接合領域）２３２を有していてもよい。
【０１２３】また、図１１（Ｃ）に示すように、過剰酸素を含む絶縁膜２５０Ａを設けることで、絶縁体２２４にも酸素を供給することができる。絶縁体２２４上に絶縁体２４０を形成することで、絶縁体２２４の過剰酸素が絶縁体２４０へ拡散し、絶縁体２２４が酸素欠乏状態となる場合がある。絶縁体２２４上の絶縁体２４０の一部を除去し、絶縁体２２４上に絶縁膜２５０Ａを設けることで、絶縁膜２５０Ａ中の酸素を絶縁体２２４へ供給することができる。したがって、酸化物２３０ａの下面側にも酸素を供給することができ、酸化物２３０ａに形成された酸素欠損が補償され、酸化物２３０ａが高抵抗化される場合がある。
【０１２４】なお、絶縁膜２５０Ａは、２層以上の積層構造でもよい。例えば、過剰酸素を含む絶縁膜と、酸素や水素に対してバリア性のある絶縁膜とを積層した構成としてもよい。このような構成にすることで、絶縁膜２５０Ａに含まれる過剰酸素が、後工程で形成される導電体２６０へ拡散することを抑制することができる。したがって、絶縁膜２５０Ａに含まれる過剰酸素を、酸化物２３０ｂの領域２３４へ効率的に供給することができる。また、後工程で形成される導電体２６０中の不純物としての水素、および導電体２６０を構成する元素の一部が外部へ拡散することを抑制することができる。また、導電体２６０が、トランジスタまたは外部からの不純物としての水素の拡散経路となることを抑制することができる。
【０１２５】次に、導電体２６０ａとなる導電膜、および導電体２６０ｂとなる導電膜を成膜する。導電体２６０ａとなる導電膜、および導電体２６０ｂとなる導電膜は、導電体２０５ａ、および導電体２０５ｂと同様の材料および方法で作製することができる。例えば、導電体２６０ａとなる導電膜として、スパッタリング法により、窒化チタンを形成する。また、例えば、導電体２６０ｂとなる導電膜として、スパッタリング法により、タングステンを形成する。
【０１２６】続いて、導電体２６０ｂとなる導電膜、導電体２６０ａとなる導電膜、および絶縁膜２５０Ａの不要な部分を除去する。例えば、エッチバック処理、または、ＣＭＰ処理などにより、絶縁体２８０が露出するまで、導電体２６０ｂとなる導電膜、導電体２６０ａとなる導電膜、および絶縁膜２５０Ａの一部、ならびにハードマスク２９０ｂを除去することで、導電体２６０（導電体２６０ａ、および導電体２６０ｂ）、および絶縁体２５０を形成する（図１２参照）。なお、トランジスタ２００では、導電体２６０ａおよび導電体２６０ｂの２層を積層する構成について示しているが、当該構成に限定されず、単層でも３層以上の積層構造でも良い。
【０１２７】以上の工程により、本発明の一態様に係るトランジスタ２００を作製することができる。
【０１２８】続いて、絶縁体２８０、バリア膜２７０、絶縁体２５０、および導電体２６０上に、絶縁体２８１、絶縁体２８２、絶縁体２８６を順に成膜する（図１３参照）。
【０１２９】絶縁体２８１は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体である。過剰酸素を含む絶縁体を形成する方法としては、ＣＶＤ法やスパッタリング法における成膜条件を適宜設定して膜中に酸素を多く含ませた酸化シリコン膜や酸化窒化シリコン膜を形成することができる。
【０１３０】なお、絶縁体２８１に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁体２８１の成膜を行えばよい。または、成膜後の絶縁体２８１に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。
【０１３１】例えば、成膜後の絶縁体２８１に酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
【０１３２】また、酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよく、例えば、二酸化炭素と水素とアルゴンの混合ガスを用いることができる。
【０１３３】絶縁体２８１に過剰な酸素を導入することで、過剰酸素領域を形成することができる。絶縁体２８１の過剰な酸素は、絶縁体２５０を介して、酸化物２３０ｂの領域２３４を中心に供給され、酸化物２３０ｂの領域２３４中の酸素欠損を補償することができる。
【０１３４】なお、絶縁体２８１を成膜しなくてもよい場合がある。例えば、絶縁体２５０が、酸化物２３０ｂの領域２３４に形成された酸素欠損を補償するのに十分な量の過剰酸素を有する場合、絶縁体２８１は必ずしも設けなくともよい。
【０１３５】絶縁体２８２は、スパッタリング装置により成膜することが好ましい。スパッタリング法を用いることで、容易に絶縁体２８２の下層である絶縁体２８１に過剰酸素領域を形成することができる。
【０１３６】スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
【０１３７】プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を介して、形成された膜の下部にある絶縁体２８１に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２−Ｅ１によって加速され、成膜表面に衝突する。この際、イオンの一部は、絶縁体２８１の内部まで到達する。イオンが絶縁体２８１に取り込まれることにより、イオンが取り込まれた領域が絶縁体２８１に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２８１に過剰酸素領域が形成される。
【０１３８】従って、絶縁体２８２を成膜する手段として、スパッタリング装置を用いて、酸素ガス雰囲気下で成膜を行うことで、絶縁体２８２を成膜しながら、絶縁体２８１に酸素を導入することができる。例えば、絶縁体２８２に、バリア性を有する酸化アルミニウムを用いることで、絶縁体２８１に導入した過剰酸素を、トランジスタ２００側に、効果的に封じ込めることができる。
【０１３９】例えば、絶縁体２８６として、ＣＶＤ法により、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体を形成する。絶縁体２８６は、絶縁体２８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１４０】次に、絶縁体２８６上に、ハードマスクとなる膜（図示せず）を成膜する。例えば、該膜として、スパッタリング法により、タングステンを形成する。
【０１４１】次に、上記膜上に、フォトリソグラフィ法によりレジストマスク（図示せず）を形成する。
【０１４２】次に、上記レジストマスクを用いて、上記膜の一部を除去して、ハードマスクを形成する。続いて、該ハードマスクを用いて、絶縁体２８６、絶縁体２８２、絶縁体２８１、絶縁体２８０、およびバリア膜２４４に、絶縁体２４０に到達する開口を形成する。本工程において、上記レジストマスクはエッチングされて消失することがある。
【０１４３】次に、上記ハードマスク上、および上記開口において、バリア膜（図示せず）を成膜する。例えば、当該バリア膜として、ＡＬＤ法により酸化アルミニウムを形成する。
【０１４４】続いて、上記バリア膜において、絶縁体２４０と接する領域の一部を除去する。例えば、絶縁体２４０が露出するまで、エッチバック処理を行うことで、図１（Ｂ）に示すバリア膜２７６ａ、バリア膜２７６ｂを形成することができる。
【０１４５】バリア膜２７６ａおよびバリア膜２７６ｂを設けることで、後工程で形成される導電体２４６（導電体２４６ａ、および導電体２４６ｂ）および導電体２４８（導電体２４８ａ、および導電体２４８ｂ）中の不純物としての水素、および導電体２４６および導電体２４８を構成する元素の一部が外部へ拡散することを抑制することができる。また、導電体２４６および導電体２４８が、トランジスタまたは外部からの不純物としての水素の拡散経路となることを抑制することができる。
【０１４６】次に、酸化物２３０ｂが露出するまで、プラズマ処理を行うことで、絶縁体２４０の一部を除去する。
【０１４７】次に、導電体２４６（導電体２４６ａ、および導電体２４６ｂ）となる導電膜、および導電体２４８（導電体２４８ａ、および導電体２４８ｂ）となる導電膜を成膜する。例えば、導電体２４６となる導電膜、および導電体２４８となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。導電体２４６となる導電膜、および導電体２４８となる導電膜は、絶縁体２８０などに形成された開口を埋めるように成膜する。従って、ＣＶＤ法（特にＭＯＣＶＤ法）を用いることが好ましい。また、ＭＯＣＶＤ法で成膜する導電体の密着性を高めるために、ＡＬＤ法などによって成膜した導電体と、ＣＶＤ法で成膜した導電体との多層膜にすると好ましい場合がある。例えば、導電体２４６となる導電膜として、窒化チタンを成膜し、導電体２４８となる導電膜として、タングステンを成膜するとよい。
【０１４８】続いて、導電体２４６となる導電膜、および導電体２４８となる導電膜の不要な部分を除去する。例えば、エッチバック処理、または、ＣＭＰ処理などにより、絶縁体２８６が露出するまで、導電体２４６となる導電膜、および導電体２４８となる導電膜の一部、および上記ハードマスクを除去することで導電体２４６、および導電体２４８を形成する。この際、絶縁体２８６をストッパ層として使用することもでき、絶縁体２８６が薄くなる場合がある。
【０１４９】なお、本実施の形態で示す半導体装置では、導電体２４６が、絶縁体２８０、バリア膜２４４、および絶縁体２４０に形成された開口を介して、ソース領域またはドレイン領域として機能する酸化物２３０ｂの低抵抗化した領域の上面と接する構成について示しているが、当該構成に限定されない。例えば、導電体２４６が、酸化物２３０ｂの低抵抗化した領域の上面および側面と接する構成でもよい。
【０１５０】以上の工程により、図１に示した、トランジスタ２００を有する半導体装置を作製することができる。
【０１５１】＜金属酸化物＞
酸化物２３０として、半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
【０１５２】金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、スズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１５３】ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、スズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０１５４】なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０１５５】［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
【０１５６】ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０１５７】ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
【０１５８】また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０１５９】ＣＡＡＣ−ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損（ＶＯ：ｏｘｙｇｅｎ  ｖａｃａｎｃｙともいう）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
【０１６０】ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０１６１】ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。すなわち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０１６２】酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０１６３】＜トランジスタの変形例１＞
本実施の形態に示すトランジスタ２００は図１に示すものに限られるものではない。以下では、本実施の形態に示すトランジスタ２００の変形例について、図１４を用いて説明する。また、以下において、トランジスタ２００と同一の符号を付した構成については、トランジスタ２００の対応する記載を参酌することができる。
【０１６４】図１４（Ａ）は、トランジスタ２００ａの上面図であり、図１４（Ｂ）は図１４（Ａ）の一点鎖線Ａ１−Ａ２間の断面図であり、図１４（Ｃ）は図１４（Ａ）の一点鎖線Ａ３−Ａ４間の断面図である。
【０１６５】図１４に示すトランジスタ２００ａは、酸化物２３０ｂの領域２３１と比べて、酸化物２３０ｂの領域２３４の膜厚が、薄膜化している点において、図１に示すトランジスタ２００と異なる。
【０１６６】トランジスタ２００ａのチャネル形成領域として機能する領域２３４の膜厚が薄くなることで、キャリアが流れる経路が延長される。よって、実効Ｌ長が長くなることで、短チャネル効果を抑制することができる。
【０１６７】また、酸化物２３０ｂの領域２３２の一部が、後工程で形成される絶縁体２５０と接することで、絶縁体２５０に含まれる過剰酸素が、酸化物２３０ｂの領域２３４、および領域２３２に供給される。領域２３２に供給される過剰酸素の量は、絶縁体２５０と接しない領域２３１よりも多く、領域２３４よりも少ないことから、領域２３２は、領域２３１よりもキャリア密度が低く、領域２３４よりもキャリア密度が高い領域となる。すなわち、領域２３２は、ソース領域またはドレイン領域と、チャネル形成領域との間の接合領域としての機能を有する。接合領域を設けることで、領域２３１と、領域２３４との間に高抵抗領域が形成されず、トランジスタ２００ａのオン電流を大きくすることができる。
【０１６８】次に、図１４に示すトランジスタ２００ａの作製方法について説明する。トランジスタ２００ａの作製方法は、図９に示す、バリア膜２７０、およびバリア膜２４４を形成する工程まで、トランジスタ２００の作製方法と同じでよい。
【０１６９】次に、プラズマ処理を行うことで、絶縁膜２４０Ａの一部を除去し、絶縁体２４０を形成する際、酸化物２３０ｂの一部も除去する。酸化物２３０ｂの一部を除去することで、酸化物２３０ｂの領域２３４の膜厚を薄くすることができる。
【０１７０】次に、絶縁体２５０となる絶縁膜２５０Ａを成膜する。絶縁膜２５０Ａの成膜以降の、トランジスタ２００ａの作製方法は、トランジスタ２００の作製方法と同じでよい。
【０１７１】以上の工程により、トランジスタ２００ａを作製することができる。
【０１７２】＜トランジスタの変形例２＞
以下では、本実施の形態に示すトランジスタ２００の変形例について、図１５を用いて説明する。また、以下において、トランジスタ２００と同一の符号を付した構成については、トランジスタ２００の対応する記載を参酌することができる。
【０１７３】図１５（Ａ）は、トランジスタ２００ｂの上面図であり、図１５（Ｂ）は図１５（Ａ）の一点鎖線Ａ１−Ａ２間の断面図であり、図１５（Ｃ）は図１５（Ａ）の一点鎖線Ａ３−Ａ４間の断面図である。
【０１７４】図１５に示すトランジスタ２００ｂは、バリア膜２７０が、絶縁体２８０、バリア膜２４４、および絶縁体２４０の側面と接する点において、図１に示すトランジスタ２００と異なる。
【０１７５】バリア膜２７０が、絶縁体２４０の側面と接することで、絶縁体２５０の過剰酸素が、絶縁体２４０へ拡散することを抑制し、該過剰酸素を酸化物２３０ｂへ効率的に供給することができる。
【０１７６】次に、図１５に示すトランジスタ２００ｂの作製方法について説明する。トランジスタ２００ｂの作製方法は、図７に示す、バリア膜２４４Ａに到達する開口を有する絶縁体２８０を形成する工程まで、トランジスタ２００の作製方法と同じでよい。
【０１７７】トランジスタ２００ｂでは、上記開口において、バリア膜２４４Ａ、および絶縁膜２４０Ａの一部を除去することで、酸化物２３０ｂに到達する開口を形成する。
【０１７８】次に、ハードマスク２９０ｂ上、および上記開口においてバリア膜２７０Ａを成膜する。
【０１７９】続いて、バリア膜２７０Ａにおいて、酸化物２３０ｂと接する領域の一部を除去する。例えば、酸化物２３０ｂが露出するまで、エッチバック処理を行う。
【０１８０】なお、上記処理を行う際、酸化物２３０ｂの一部も除去してもよい。酸化物２３０ｂの一部を除去することで、酸化物２３０ｂの絶縁体２５０と接する領域の膜厚が薄くなる。該領域はトランジスタ２００ｂのチャネル形成領域として機能するため、該領域の膜厚が薄くなることで、短チャネル効果を抑制することができる。
【０１８１】次に、絶縁体２５０となる絶縁膜２５０Ａを成膜する。絶縁膜２５０Ａの成膜以降の、トランジスタ２００ｂの作製方法は、トランジスタ２００の作製方法と同じでよい。
【０１８２】以上の工程により、トランジスタ２００ｂを作製することができる。
【０１８３】＜トランジスタの変形例３＞
以下では、本実施の形態に示すトランジスタ２００の変形例について、図１６を用いて説明する。また、以下において、トランジスタ２００と同一の符号を付した構成については、トランジスタ２００の対応する記載を参酌することができる。
【０１８４】図１６（Ａ）は、トランジスタ２００ｃの上面図であり、図１６（Ｂ）は図１６（Ａ）の一点鎖線Ａ１−Ａ２間の断面図であり、図１６（Ｃ）は図１６（Ａ）の一点鎖線Ａ３−Ａ４間の断面図である。
【０１８５】図１６に示すトランジスタ２００ｃは、バリア膜２７０、バリア膜２４４、および絶縁体２４０の側面、ならびに酸化物２３０ｂの上面に接して形成される酸化物２３０ｃを有する点において、図１に示すトランジスタ２００と異なる。
【０１８６】例えば、酸化物２３０ｃに過剰酸素を含む酸化物を用いる場合、酸化物２３０ｃとなる酸化膜の成膜時、あるいは酸化物２３０ｃとなる酸化膜成膜以降の熱処理によって、酸化物２３０ｂの酸化物２３０ｃと接する領域を中心に、酸素を供給することができる。また、酸化物２３０ｃとなる酸化膜の成膜時に、スパッタリングガスに含まれる酸素の一部が酸化物２３０ｂに供給される場合がある。酸素が該領域を中心に供給されることで、該領域に存在する酸素欠損を補償することができる。酸素欠損が補償された該領域はキャリア密度が低くなり、高抵抗化される。このような構成にすることにより、ソース領域またはドレイン領域と、チャネル形成領域の作り分けが容易となる。
【０１８７】また、例えば、上記領域は、酸化物２３０ｃを介して、絶縁体２５０と重なる領域に形成される。絶縁体２５０として、加熱により酸素が放出される絶縁体を用いることで、加熱処理などを行うことにより、絶縁体２５０から放出された酸素が酸化物２３０ｃを通り、酸化物２３０ｂの酸化物２３０ｃと接する領域へ添加される。したがって、領域２３４に存在する酸素欠損が補償され、キャリア密度が低くなり、高抵抗化される。このような構成にすることにより、ソース領域またはドレイン領域と、チャネル形成領域の作り分けが容易となる。
【０１８８】また、酸化物２３０ｂと酸化物２３０ｃとは、酸素以外に共通の構成元素（主成分となる元素）を有することが好ましい。酸化物２３０ｂと酸化物２３０ｃとが、酸素以外に共通の構成元素を有することで、酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０１８９】また、酸化物２３０ｂ上に、酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂに対する不純物の拡散を抑制することができる。
【０１９０】次に、図１６に示すトランジスタ２００ｃの作製方法について説明する。トランジスタ２００ｂの作製方法は、図１０に示す、絶縁体２４０を形成する工程まで、トランジスタ２００の作製方法と同じでよい。
【０１９１】次に、酸化物２３０ｃとなる酸化膜、絶縁体２５０となる絶縁膜２５０Ａ、導電体２６０ａとなる導電膜、および導電体２６０ｂとなる導電膜を順に成膜する。
【０１９２】続いて、導電体２６０ｂとなる導電膜、導電体２６０ａとなる導電膜、絶縁膜２５０Ａ、および酸化物２３０ｃとなる酸化膜の不要な部分を除去する。例えば、エッチバック処理、または、ＣＭＰ処理などにより、絶縁体２８０が露出するまで、導電体２６０ｂとなる導電膜、導電体２６０ａとなる導電膜、絶縁膜２５０Ａ、および酸化物２３０ｃとなる酸化膜の一部、ならびにハードマスク２９０ｂを除去することで、導電体２６０（導電体２６０ａ、および導電体２６０ｂ）、絶縁体２５０、および酸化物２３０ｃを形成する。
【０１９３】以上の工程により、トランジスタ２００ｃを作製することができる。
【０１９４】なお、本実施の形態は、ほかの実施の形態と適宜組み合わせることができる。
【０１９５】（実施の形態２）
本実施の形態では、半導体装置の一形態を、図１７、および図１８を用いて説明する。
【０１９６】＜記憶装置＞
図１７、および図１８に示す記憶装置は、トランジスタ３００、トランジスタ２００、および容量素子１００を有している。図１７は、トランジスタ２００およびトランジスタ３００のチャネル長方向の断面図である。図１８には、トランジスタ３００近傍のトランジスタ３００のチャネル幅方向の断面図を示す。なお、図１７に示す記憶装置において、先の実施の形態に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
【０１９７】トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
【０１９８】図１７に示す記憶装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。
【０１９９】図１７に示す記憶装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【０２００】情報の書き込みおよび保持について説明する。まず、配線１００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、配線１００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＳＮに与えられる。すなわち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のどちらかが与えられるものとする。その後、配線１００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＳＮに電荷が保持される（保持）。
【０２０１】トランジスタ２００のオフ電流が小さい場合、ノードＳＮの電荷は長期間にわたって保持される。
【０２０２】次に情報の読み出しについて説明する。配線１００１に所定の電位（定電位）を与えた状態で、配線１００５に適切な電位（読み出し電位）を与えると、配線１００２は、ノードＳＮに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な配線１００５の電位をいうものとする。したがって、配線１００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＳＮに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＳＮにＨｉｇｈレベル電荷が与えられていた場合には、配線１００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＳＮにＬｏｗレベル電荷が与えられていた場合には、配線１００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、配線１００２の電位を判別することで、ノードＳＮに保持されている情報を読み出すことができる。
【０２０３】＜記憶装置の構造＞
本発明の一態様の記憶装置は、図１７に示すようにトランジスタ３００、トランジスタ２００、および容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
【０２０４】トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ならびにソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
【０２０５】トランジスタ３００は、図１８に示すように、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
【０２０６】トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０２０７】半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
【０２０８】低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【０２０９】ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０２１０】なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することでしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０２１１】なお、図１７に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０２１２】トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
【０２１３】絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【０２１４】絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【０２１５】また、絶縁体３２４には、基板３１１、トランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【０２１６】水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の電気特性が低下する場合がある。したがって、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０２１７】水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【０２１８】なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０２１９】また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【０２２０】各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０２２１】絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１７において、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２２２】なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、水素に対するバリア性を有する層（バリア層ともいう）により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２２３】なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
【０２２４】絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図１７において、絶縁体３６０、絶縁体３６２、および絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、および絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ、または配線としての機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２２５】なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２２６】絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図１７において、絶縁体３７０、絶縁体３７２、および絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、および絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ、または配線としての機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２２７】なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２２８】絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図１７において、絶縁体３８０、絶縁体３８２、および絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、および絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ、または配線としての機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２２９】なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２３０】上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、および導電体３８６を含む配線層、について説明したが、本実施の形態に係る記憶装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
【０２３１】絶縁体３８４、および導電体３８６上には絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が、順に積層して設けられている。絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【０２３２】例えば、絶縁体２１０、および絶縁体２１４には、例えば、基板３１１、トランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
【０２３３】水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の電気特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０２３４】また、水素に対するバリア性を有する膜として、例えば、絶縁体２１０、および絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０２３５】特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、酸化アルミニウムは、トランジスタ２００に対する保護膜として用いることに適している。
【０２３６】また、例えば、絶縁体２１２、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１２、および絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０２３７】また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、およびトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２３８】特に、絶縁体２１０、および絶縁体２１４と接する領域の導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２３９】絶縁体２１６の上方には、トランジスタ２００が設けられている。なお、トランジスタ２００の構造は、先の実施の形態で説明した半導体装置が有するトランジスタを用いればよい。また、図１７に示すトランジスタ２００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０２４０】トランジスタ２００の上方には、絶縁体２８０を設ける。
【０２４１】絶縁体２８０上には、絶縁体２８１が設けられている。絶縁体２８１は、加熱により酸素が放出される絶縁体を用いることが好ましい。例えば、絶縁体２８１には、酸化シリコン膜や酸化窒化シリコン膜などを用いることが好ましい。
【０２４２】絶縁体２８１上には、絶縁体２８２が設けられている。絶縁体２８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。例えば、絶縁体２８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０２４３】特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
【０２４４】また、絶縁体２８２上には、絶縁体２８６が設けられている。絶縁体２８６は、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０２４５】また、絶縁体２４０、絶縁体２４４、絶縁体２８０、絶縁体２８１、絶縁体２８２、絶縁体２８６等には、導電体２４６、導電体２４８等が埋め込まれている。
【０２４６】導電体２４６、および導電体２４８は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２４６、および導電体２４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２４７】続いて、トランジスタ２００の上方には、容量素子１００が設けられている。容量素子１００は、導電体１１０、導電体１２０、および絶縁体１３０を有する。
【０２４８】また、導電体２４６、および導電体２４８上に、導電体１１２を設けてもよい。導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体１１０は、容量素子１００の電極としての機能を有する。なお、導電体１１２、および導電体１１０は、同時に形成することができる。
【０２４９】導電体１１２、および導電体１１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜等）を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【０２５０】図１７では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体および導電性が高い導電体に対して、密着性が高い導電体を形成してもよい。
【０２５１】また、導電体１１２、および導電体１１０上に、容量素子１００の誘電体として、絶縁体１３０を設ける。絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
【０２５２】例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。当該構成により、容量素子１００は、絶縁体１３０を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
【０２５３】絶縁体１３０上に、導電体１１０と重畳するように、導電体１２０を設ける。なお、導電体１２０は、金属材料、合金材料、金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０２５４】導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０２５５】本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
【０２５６】以上、本実施の形態に示す構成、構造、方法などは、他の実施の形態に示す構成、構造、方法などと適宜組み合わせて用いることができる。
【０２５７】（実施の形態３）
本実施の形態では、図１９および図２０を用いて、本発明の一態様に係る、金属酸化物をチャネル形成領域に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ）、および容量素子が適用されている記憶装置の一例として、ＮＯＳＲＡＭについて説明する。ＮＯＳＲＡＭ（登録商標）とは「Ｎｏｎｖｏｌａｔｉｌｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ」の略称であり、ゲインセル型（２Ｔ型、３Ｔ型）のメモリセルを有するＲＡＭを指す。なお、以下において、ＮＯＳＲＡＭのようにＯＳトランジスタを用いたメモリ装置を、ＯＳメモリと呼ぶ場合がある。
【０２５８】ＮＯＳＲＡＭでは、メモリセルにＯＳトランジスタが用いられるメモリ装置が適用されている。ＯＳメモリは、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有するメモリである。ＯＳトランジスタが極小オフ電流のトランジスタであるので、ＯＳメモリは優れた保持特性をもち、不揮発性メモリとして機能させることができる。
【０２５９】＜＜ＮＯＳＲＡＭ＞＞
図１９にＮＯＳＲＡＭの構成例を示す。図１９に示すＮＯＳＲＡＭ１６００は、メモリセルアレイ１６１０、コントローラ１６４０、行ドライバ１６５０、列ドライバ１６６０、および出力ドライバ１６７０を有する。なお、ＮＯＳＲＡＭ１６００は、１のメモリセルで多値データを記憶する多値ＮＯＳＲＡＭである。
【０２６０】メモリセルアレイ１６１０は複数のメモリセル１６１１、複数のワード線ＷＷＬ、複数のワード線ＲＷＬ、複数のビット線ＢＬ、および複数のソース線ＳＬを有する。ワード線ＷＷＬは書き込みワード線であり、ワード線ＲＷＬは読み出しワード線である。ＮＯＳＲＡＭ１６００では、１のメモリセル１６１１で３ビット（８値）のデータを記憶する。
【０２６１】コントローラ１６４０は、ＮＯＳＲＡＭ１６００全体を統括的に制御し、データＷＤＡ［３１：０］の書き込み、データＲＤＡ［３１：０］の読み出しを行う。コントローラ１６４０は、外部からのコマンド信号（例えば、チップイネーブル信号、書き込みイネーブル信号など）を処理して、行ドライバ１６５０、列ドライバ１６６０および出力ドライバ１６７０の制御信号を生成する。
【０２６２】行ドライバ１６５０は、アクセスする行を選択する機能を有する。行ドライバ１６５０は、行デコーダ１６５１、およびワード線ドライバ１６５２を有する。
【０２６３】列ドライバ１６６０は、ソース線ＳＬおよびビット線ＢＬを駆動する。列ドライバ１６６０は、列デコーダ１６６１、書き込みドライバ１６６２、およびＤＡＣ（デジタル−アナログ変換回路）１６６３を有する。
【０２６４】ＤＡＣ１６６３は３ビットのデジタルデータをアナログ電圧に変換する。ＤＡＣ１６６３は３２ビットのデータＷＤＡ［３１：０］を３ビットごとに、アナログ電圧に変換する。
【０２６５】書き込みドライバ１６６２は、ソース線ＳＬをプリチャージする機能、ソース線ＳＬを電気的に浮遊状態にする機能、ソース線ＳＬを選択する機能、選択されたソース線ＳＬにＤＡＣ１６６３で生成した書き込み電圧を入力する機能、ビット線ＢＬをプリチャージする機能、ビット線ＢＬを電気的に浮遊状態にする機能等を有する。
【０２６６】出力ドライバ１６７０は、セレクタ１６７１、ＡＤＣ（アナログ−デジタル変換回路）１６７２、および出力バッファ１６７３を有する。セレクタ１６７１は、アクセスするソース線ＳＬを選択し、選択されたソース線ＳＬの電圧をＡＤＣ１６７２に送信する。ＡＤＣ１６７２は、アナログ電圧を３ビットのデジタルデータに変換する機能を持つ。ソース線ＳＬの電圧はＡＤＣ１６７２において、３ビットのデジタルデータに変換され、出力バッファ１６７３はＡＤＣ１６７２から出力されるデータを保持する。
【０２６７】＜メモリセル＞
図２０（Ａ）はメモリセル１６１１の構成例を示す回路図である。メモリセル１６１１は２Ｔ型のゲインセルであり、メモリセル１６１１はワード線ＷＷＬ、ワード線ＲＷＬ、ビット線ＢＬ、ソース線ＳＬ、および配線ＢＧＬに電気的に接続されている。メモリセル１６１１は、ノードＳＮ、ＯＳトランジスタＭＯ６１、トランジスタＭＰ６１、および容量素子Ｃ６１を有する。ＯＳトランジスタＭＯ６１は書き込みトランジスタである。トランジスタＭＰ６１は読み出しトランジスタであり、例えばｐチャネル型Ｓｉトランジスタで構成される。容量素子Ｃ６１はノードＳＮの電位を保持するための保持容量である。ノードＳＮはデータの保持ノードであり、ここではトランジスタＭＰ６１のゲートに相当する。
【０２６８】メモリセル１６１１の書き込みトランジスタがＯＳトランジスタＭＯ６１で構成されているため、ＮＯＳＲＡＭ１６００は長時間データを保持することが可能である。
【０２６９】図２０（Ａ）の例では、ビット線は、書き込みと読み出しで共通のビット線であるが、図２０（Ｂ）に示すように、書き込みビット線ＷＢＬと、読み出しビット線ＲＢＬとを設けてもよい。
【０２７０】図２０（Ｃ）乃至図２０（Ｅ）にメモリセルの他の構成例を示す。図２０（Ｃ）乃至図２０（Ｅ）には、書き込み用ビット線と読み出し用ビット線を設けた例を示しているが、図２０（Ａ）のように書き込みと読み出しで共有されるビット線を設けてもよい。
【０２７１】図２０（Ｃ）に示すメモリセル１６１２は、メモリセル１６１１の変形例であり、読み出しトランジスタをｎチャネル型トランジスタ（ＭＮ６１）に変更したものである。トランジスタＭＮ６１はＯＳトランジスタであってもよいし、Ｓｉトランジスタであってもよい。
【０２７２】メモリセル１６１１、メモリセル１６１２において、ＯＳトランジスタＭＯ６１はバックゲートの無いＯＳトランジスタであってもよい。
【０２７３】図２０（Ｄ）に示すメモリセル１６１３は、３Ｔ型ゲインセルであり、ワード線ＷＷＬ、ワード線ＲＷＬ、ビット線ＷＢＬ、ビット線ＲＢＬ、ソース線ＳＬ、配線ＢＧＬ、および配線ＰＣＬに電気的に接続されている。メモリセル１６１３は、ノードＳＮ、ＯＳトランジスタＭＯ６２、トランジスタＭＰ６２、トランジスタＭＰ６３、および容量素子Ｃ６２を有する。ＯＳトランジスタＭＯ６２は書き込みトランジスタである。トランジスタＭＰ６２は読み出しトランジスタであり、トランジスタＭＰ６３は選択トランジスタである。
【０２７４】図２０（Ｅ）に示すメモリセル１６１４は、メモリセル１６１３の変形例であり、読み出しトランジスタおよび選択トランジスタをｎチャネル型トランジスタ（ＭＮ６２、ＭＮ６３）に変更したものである。トランジスタＭＮ６２、トランジスタＭＮ６３はＯＳトランジスタであってもよいし、Ｓｉトランジスタであってもよい。
【０２７５】メモリセル１６１１乃至メモリセル１６１４に設けられるＯＳトランジスタは、バックゲートの無いトランジスタでもよいし、バックゲートが有るトランジスタであってもよい。
【０２７６】容量素子Ｃ６１の充放電によってデータを書き換えるため、ＮＯＳＲＡＭ１６００は原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、長時間データを保持することが可能であるので、リフレッシュ頻度を低減できる。
【０２７７】上記実施の形態に示す半導体装置をメモリセル１６１１、メモリセル１６１２、メモリセル１６１３、メモリセル１６１４に用いる場合、ＯＳトランジスタＭＯ６１、およびＯＳトランジスタＭＯ６２としてトランジスタ２００を用い、容量素子Ｃ６１、および容量素子Ｃ６２として容量素子１００を用い、トランジスタＭＰ６１、およびトランジスタＭＮ６２としてトランジスタ３００を用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る記憶装置をさらに高集積化させることができる。よって、本実施の形態に係る記憶装置の単位面積当たりの記憶容量を増加させることができる。
【０２７８】本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０２７９】（実施の形態４）
本実施の形態では、図２１および図２２を用いて、本発明の一態様に係る、ＯＳトランジスタ、および容量素子が適用されている記憶装置の一例として、ＤＯＳＲＡＭについて説明する。ＤＯＳＲＡＭ（登録商標）とは、「Ｄｙｎａｍｉｃ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ」の略称であり、１Ｔ（トランジスタ）１Ｃ（容量）型のメモリセルを有するＲＡＭを指す。ＤＯＳＲＡＭも、ＮＯＳＲＡＭと同様に、ＯＳメモリが適用されている。
【０２８０】＜＜ＤＯＳＲＡＭ１４００＞＞
図２１にＤＯＳＲＡＭの構成例を示す。図２１に示すように、ＤＯＳＲＡＭ１４００は、コントローラ１４０５、行回路１４１０、列回路１４１５、ならびにメモリセルおよびセンスアンプアレイ１４２０（以下、「ＭＣ−ＳＡアレイ１４２０」と呼ぶ）を有する。
【０２８１】行回路１４１０はデコーダ１４１１、ワード線ドライバ回路１４１２、列セレクタ１４１３、およびセンスアンプドライバ回路１４１４を有する。列回路１４１５はグローバルセンスアンプアレイ１４１６、および入出力回路１４１７を有する。グローバルセンスアンプアレイ１４１６は複数のグローバルセンスアンプ１４４７を有する。ＭＣ−ＳＡアレイ１４２０はメモリセルアレイ１４２２、センスアンプアレイ１４２３、グローバルビット線ＧＢＬＬ、およびグローバルビット線ＧＢＬＲを有する。
【０２８２】（ＭＣ−ＳＡアレイ１４２０）
ＭＣ−ＳＡアレイ１４２０は、メモリセルアレイ１４２２をセンスアンプアレイ１４２３上に積層した積層構造をもつ。グローバルビット線ＧＢＬＬ、グローバルビット線ＧＢＬＲはメモリセルアレイ１４２２上に積層されている。ＤＯＳＲＡＭ１４００では、ビット線の構造に、ローカルビット線とグローバルビット線とで階層化された階層ビット線構造が採用されている。
【０２８３】メモリセルアレイ１４２２は、Ｎ個（Ｎは２以上の整数）のローカルメモリセルアレイ１４２５＜０＞乃至ローカルメモリセルアレイ１４２５＜Ｎ−１＞を有する。図２２（Ａ）にローカルメモリセルアレイ１４２５の構成例を示す。ローカルメモリセルアレイ１４２５は、複数のメモリセル１４４５、複数のワード線ＷＬ、複数のビット線ＢＬＬ、および複数のビット線ＢＬＲを有する。図２２（Ａ）の例では、ローカルメモリセルアレイ１４２５の構造はオープンビット線型であるが、フォールデッドビット線型であってもよい。
【０２８４】図２２（Ｂ）にメモリセル１４４５の回路構成例を示す。メモリセル１４４５はトランジスタＭＷ１、容量素子ＣＳ１、端子Ｂ１、および端子Ｂ２を有する。トランジスタＭＷ１は容量素子ＣＳ１の充放電を制御する機能をもつ。トランジスタＭＷ１のゲートはワード線に電気的に接続され、トランジスタＭＷ１の第１端子はビット線に電気的に接続され、トランジスタＭＷ１の第２端子は容量素子の第１端子に電気的に接続されている。容量素子ＣＳ１の第２端子は端子Ｂ２に電気的に接続されている。端子Ｂ２には、定電位（例えば、低電源電位）が入力される。
【０２８５】上記実施の形態に示す半導体装置をメモリセル１４４５に用いる場合、トランジスタＭＷ１としてトランジスタ２００を用い、容量素子ＣＳ１として容量素子１００を用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る記憶装置を高集積化させることができる。よって、本実施の形態に係る記憶装置の単位面積当たりの記憶容量を増加させることができる。
【０２８６】トランジスタＭＷ１はバックゲートを備えており、バックゲートは端子Ｂ１に電気的に接続されている。そのため、端子Ｂ１の電圧によって、トランジスタＭＷ１のＶｔｈを変更することができる。例えば、端子Ｂ１の電圧は固定電位（例えば、負の定電位）であってもよいし、ＤＯＳＲＡＭ１４００の動作に応じて、端子Ｂ１の電圧を変化させてもよい。
【０２８７】トランジスタＭＷ１のバックゲートをトランジスタＭＷ１のゲート、ソース、またはドレインに電気的に接続してもよい。あるいは、トランジスタＭＷ１にバックゲートを設けなくてもよい。
【０２８８】センスアンプアレイ１４２３は、Ｎ個のローカルセンスアンプアレイ１４２６＜０＞乃至ローカルセンスアンプアレイ１４２６＜Ｎ−１＞を有する。ローカルセンスアンプアレイ１４２６は、１のスイッチアレイ１４４４、および複数のセンスアンプ１４４６を有する。センスアンプ１４４６には、ビット線対が電気的に接続されている。センスアンプ１４４６は、ビット線対をプリチャージする機能、ビット線対の電位差を増幅する機能、この電位差を保持する機能を有する。スイッチアレイ１４４４は、ビット線対を選択し、選択したビット線対とグローバルビット線対との間を導通状態にする機能を有する。
【０２８９】ここで、ビット線対とは、センスアンプによって、同時に比較される２本のビット線のことをいう。グローバルビット線対とは、グローバルセンスアンプによって、同時に比較される２本のグローバルビット線のことをいう。ビット線対を一対のビット線と呼ぶことができ、グローバルビット線対を一対のグローバルビット線と呼ぶことができる。ここでは、ビット線ＢＬＬとビット線ＢＬＲが１組のビット線対を成す。グローバルビット線ＧＢＬＬとグローバルビット線ＧＢＬＲとが１組のグローバルビット線対をなす。以下、ビット線対（ＢＬＬ，ＢＬＲ）、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）とも表す。
【０２９０】（コントローラ１４０５）
コントローラ１４０５は、ＤＯＳＲＡＭ１４００の動作全般を制御する機能を有する。コントローラ１４０５は、外部からの入力されるコマンド信号を論理演算して、動作モードを決定する機能、決定した動作モードが実行されるように、行回路１４１０、列回路１４１５の制御信号を生成する機能、外部から入力されるアドレス信号を保持する機能、内部アドレス信号を生成する機能を有する。
【０２９１】（行回路１４１０）
行回路１４１０は、ＭＣ−ＳＡアレイ１４２０を駆動する機能を有する。デコーダ１４１１はアドレス信号をデコードする機能を有する。ワード線ドライバ回路１４１２は、アクセス対象行のワード線ＷＬを選択する選択信号を生成する。
【０２９２】列セレクタ１４１３、センスアンプドライバ回路１４１４はセンスアンプアレイ１４２３を駆動するための回路である。列セレクタ１４１３は、アクセス対象列のビット線を選択するための選択信号を生成する機能をもつ。列セレクタ１４１３の選択信号によって、各ローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４が制御される。センスアンプドライバ回路１４１４の制御信号によって、複数のローカルセンスアンプアレイ１４２６は独立して駆動される。
【０２９３】（列回路１４１５）
列回路１４１５は、データ信号ＷＤＡ［３１：０］の入力を制御する機能、データ信号ＲＤＡ［３１：０］の出力を制御する機能を有する。データ信号ＷＤＡ［３１：０］は書き込みデータ信号であり、データ信号ＲＤＡ［３１：０］は読み出しデータ信号である。
【０２９４】グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に電気的に接続されている。グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）間の電位差を増幅する機能、この電位差を保持する機能を有する。グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）へのデータの書き込み、および読み出しは、入出力回路１４１７によって行われる。
【０２９５】ＤＯＳＲＡＭ１４００の書き込み動作の概要を説明する。入出力回路１４１７によって、データがグローバルビット線対に書き込まれる。グローバルビット線対のデータは、グローバルセンスアンプアレイ１４１６によって保持される。アドレス信号が指定するローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４によって、グローバルビット線対のデータが、対象列のビット線対に書き込まれる。ローカルセンスアンプアレイ１４２６は、書き込まれたデータを増幅し、保持する。指定されたローカルメモリセルアレイ１４２５において、行回路１４１０によって、対象行のワード線ＷＬが選択され、選択行のメモリセル１４４５にローカルセンスアンプアレイ１４２６の保持データが書き込まれる。
【０２９６】ＤＯＳＲＡＭ１４００の読み出し動作の概要を説明する。アドレス信号によって、ローカルメモリセルアレイ１４２５の１行が指定される。指定されたローカルメモリセルアレイ１４２５において、対象行のワード線ＷＬが選択状態となり、メモリセル１４４５のデータがビット線に書き込まれる。ローカルセンスアンプアレイ１４２６によって、各列のビット線対の電位差がデータとして検出され、かつ保持される。スイッチアレイ１４４４によって、ローカルセンスアンプアレイ１４２６の保持データのうち、アドレス信号が指定する列のデータが、グローバルビット線対に書き込まれる。グローバルセンスアンプアレイ１４１６は、グローバルビット線対のデータを検出し、保持する。グローバルセンスアンプアレイ１４１６の保持データは入出力回路１４１７に出力される。以上で、読み出し動作が完了する。
【０２９７】容量素子ＣＳ１の充放電によってデータを書き換えるため、ＤＯＳＲＡＭ１４００には原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、メモリセル１４４５の回路構成が単純であるため、大容量化が容易である。
【０２９８】トランジスタＭＷ１はＯＳトランジスタである。ＯＳトランジスタはオフ電流が極めて小さいため、容量素子ＣＳ１から電荷がリークすることを抑えることができる。したがって、ＤＯＳＲＡＭ１４００の保持時間はＳｉトランジスタを用いたＤＲＡＭに比べて非常に長い。したがってリフレッシュの頻度を低減できるため、リフレッシュ動作に要する電力を削減できる。よって、ＤＯＳＲＡＭ１４００は大容量のデータを高頻度で書き換えるメモリ装置、例えば、画像処理に利用されるフレームメモリに好適である。
【０２９９】ＭＣ−ＳＡアレイ１４２０が積層構造であることよって、ローカルセンスアンプアレイ１４２６の長さと同程度の長さにビット線を短くすることができる。ビット線を短くすることで、ビット線容量が小さくなり、メモリセル１４４５の保持容量を低減することができる。また、ローカルセンスアンプアレイ１４２６にスイッチアレイ１４４４を設けることで、長いビット線の本数を減らすことができる。以上の理由から、ＤＯＳＲＡＭ１４００のアクセス時に駆動する負荷が低減され、消費電力を低減することができる。
【０３００】本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０３０１】（実施の形態５）
本実施の形態では、図２３乃至図２６を用いて、本発明の一態様に係る、ＯＳトランジスタ、および容量素子が適用されている半導体装置の一例として、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）について説明する。本実施の形態のＦＰＧＡは、コンフィギュレーションメモリ、およびレジスタにＯＳメモリが適用されている。ここでは、このようなＦＰＧＡを「ＯＳ−ＦＰＧＡ」と呼ぶ。
【０３０２】＜＜ＯＳ−ＦＰＧＡ＞＞
図２３（Ａ）にＯＳ−ＦＰＧＡの構成例を示す。図２３（Ａ）に示すＯＳ−ＦＰＧＡ３１１０は、マルチコンテキスト構造によるコンテキスト切り替え、細粒度パワーゲーティング、ＮＯＦＦ（ノーマリオフ）コンピューティングが可能である。ＯＳ−ＦＰＧＡ３１１０は、コントローラ（Ｃｏｎｔｒｏｌｌｅｒ）３１１１、ワードドライバ（Ｗｏｒｄ  ｄｒｉｖｅｒ）３１１２、データドライバ（Ｄａｔａ  ｄｒｉｖｅｒ）３１１３、およびプログラマブルエリア（Ｐｒｏｇｒａｍｍａｂｌｅ  ａｒｅａ）３１１５を有する。
【０３０３】プログラマブルエリア３１１５は、２個の入出力ブロック（ＩＯＢ）３１１７、およびコア（Ｃｏｒｅ）３１１９を有する。ＩＯＢ３１１７は複数のプログラマブル入出力回路を有する。コア３１１９は、複数のロジックアレイブロック（ＬＡＢ）３１２０、および複数のスイッチアレイブロック（ＳＡＢ）３１３０を有する。ＬＡＢ３１２０は複数のプログラマブルロジックエレメント（ＰＬＥ）３１２１を有する。図２３（Ｂ）には、ＬＡＢ３１２０を５個のＰＬＥ３１２１で構成する例を示す。図２３（Ｃ）に示すようにＳＡＢ３１３０はアレイ状に配列された複数のスイッチブロック（ＳＢ）３１３１を有する。ＬＡＢ３１２０は自身の入力端子と、ＳＡＢ３１３０を介して４（上下左右）方向のＬＡＢ３１２０に接続される。
【０３０４】図２４（Ａ）乃至図２４（Ｃ）を参照して、ＳＢ３１３１について説明する。図２４（Ａ）に示すＳＢ３１３１には、ｄａｔａ、ｄａｔａｂ、信号ｃｏｎｔｅｘｔ［１：０］、信号ｗｏｒｄ［１：０］が入力される。ｄａｔａ、ｄａｔａｂはコンフィギュレーションデータであり、ｄａｔａとｄａｔａｂは論理が相補的な関係にある。ＯＳ−ＦＰＧＡ３１１０のコンテキスト数は２であり、信号ｃｏｎｔｅｘｔ［１：０］はコンテキスト選択信号である。信号ｗｏｒｄ［１：０］はワード線選択信号であり、信号ｗｏｒｄ［１：０］が入力される配線がそれぞれワード線である。
【０３０５】ＳＢ３１３１は、ＰＲＳ（プログラマブルルーティングスイッチ）３１３３［０］、およびＰＲＳ３１３３［１］を有する。ＰＲＳ３１３３［０］、およびＰＲＳ３１３３［１］は、相補データを格納できるコンフィギュレーションメモリ（ＣＭ）を有する。なお、ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とを区別しない場合、ＰＲＳ３１３３と呼ぶ。他の要素についても同様である。
【０３０６】図２４（Ｂ）にＰＲＳ３１３３［０］の回路構成例を示す。ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とは同じ回路構成を有する。ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とは入力されるコンテキスト選択信号、ワード線選択信号が異なる。信号ｃｏｎｔｅｘｔ［０］、信号ｗｏｒｄ［０］はＰＲＳ３１３３［０］に入力され、信号ｃｏｎｔｅｘｔ［１］、信号ｗｏｒｄ［１］はＰＲＳ３１３３［１］に入力される。例えば、ＳＢ３１３１において、信号ｃｏｎｔｅｘｔ［０］が“Ｈ”になることで、ＰＲＳ３１３３［０］がアクティブになる。
【０３０７】ＰＲＳ３１３３［０］は、ＣＭ３１３５、およびＳｉトランジスタＭ３１を有する。ＳｉトランジスタＭ３１は、ＣＭ３１３５により制御されるパストランジスタである。ＣＭ３１３５は、メモリ回路３１３７、およびメモリ回路３１３７Ｂを有する。メモリ回路３１３７、メモリ回路３１３７Ｂは同じ回路構成である。メモリ回路３１３７は、容量素子Ｃ３１、ＯＳトランジスタＭＯ３１、およびトランジスタＭＯ３２を有する。メモリ回路３１３７Ｂは、容量素子ＣＢ３１、ＯＳトランジスタＭＯＢ３１、およびＯＳトランジスタＭＯＢ３２を有する。
【０３０８】上記実施の形態に示す半導体装置をＳＡＢ３１３０に用いる場合、ＯＳトランジスタＭＯ３１、ＯＳトランジスタ３２、ＯＳトランジスタＭＯＢ３１、およびＯＳトランジスタＭＯＢ３２としてトランジスタ２００を用い、容量素子Ｃ３１、および容量素子ＣＢ３１として容量素子１００を用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を高集積化させることができる。
【０３０９】ＯＳトランジスタＭＯ３１、ＯＳトランジスタＭＯ３２、ＯＳトランジスタＭＯＢ３１、およびＯＳトランジスタＭＯＢ３２はバックゲートを有し、これらバックゲートはそれぞれ固定電位を供給する電源線に電気的に接続されている。
【０３１０】ＳｉトランジスタＭ３１のゲートがノードＮ３１であり、ＯＳトランジスタＭＯ３２のゲートがノードＮ３２であり、ＯＳトランジスタＭＯＢ３２のゲートがノードＮＢ３２である。ノードＮ３２、ノードＮＢ３２はＣＭ３１３５の電荷保持ノードである。ＯＳトランジスタＭＯ３２はノードＮ３１と信号ｃｏｎｔｅｘｔ［０］用の信号線との間の導通状態を制御する。ＯＳトランジスタＭＯＢ３２はノードＮ３１と低電位電源線ＶＳＳとの間の導通状態を制御する。
【０３１１】メモリ回路３１３７、メモリ回路３１３７Ｂが保持するデータは相補的な関係にある。したがって、ＯＳトランジスタＭＯ３２またはＯＳトランジスタＭＯＢ３２のいずれか一方が導通する。
【０３１２】図２４（Ｃ）を参照して、ＰＲＳ３１３３［０］の動作例を説明する。ＰＲＳ３１３３［０］にコンフィギュレーションデータが既に書き込まれており、ＰＲＳ３１３３［０］のノードＮ３２は“Ｈ”であり、ノードＮＢ３２は“Ｌ”である。
【０３１３】信号ｃｏｎｔｅｘｔ［０］が“Ｌ”である間はＰＲＳ３１３３［０］は非アクティブである。この期間に、ＰＲＳ３１３３［０］の入力端子（ｉｎｐｕｔ）が“Ｈ”に遷移しても、ＳｉトランジスタＭ３１のゲートは“Ｌ”が維持され、ＰＲＳ３１３３［０］の出力端子（ｏｕｔｐｕｔ）も“Ｌ”が維持される。
【０３１４】信号ｃｏｎｔｅｘｔ［０］が“Ｈ”である間はＰＲＳ３１３３［０］はアクティブである。信号ｃｏｎｔｅｘｔ［０］が“Ｈ”に遷移すると、ＣＭ３１３５が記憶するコンフィギュレーションデータによって、ＳｉトランジスタＭ３１のゲートは“Ｈ”に遷移する。
【０３１５】ＰＲＳ３１３３［０］がアクティブである期間に、入力端子が“Ｈ”に遷移すると、メモリ回路３１３７のＯＳトランジスタＭＯ３２がソースフォロアであるために、ブースティング（ｂｏｏｓｔｉｎｇ）によってＳｉトランジスタＭ３１のゲート電位は上昇する。その結果、メモリ回路３１３７のＯＳトランジスタＭＯ３２は駆動能力を失い、ＳｉトランジスタＭ３１のゲートは浮遊状態となる。
【０３１６】マルチコンテキスト機能を備えるＰＲＳ３１３３において、ＣＭ３１３５はマルチプレクサの機能を併せ持つ。
【０３１７】図２５にＰＬＥ３１２１の構成例を示す。ＰＬＥ３１２１はＬＵＴ（ルックアップテーブル）ブロック（ＬＵＴ  ｂｌｏｃｋ）３１２３、レジスタブロック３１２４、セレクタ３１２５、およびＣＭ３１２６を有する。ＬＵＴブロック３１２３は、入力ｉｎＡ乃至ｉｎＤに従って内部の１６ビットＣＭ対の出力をマルチプレクスする構成である。セレクタ３１２５は、ＣＭ３１２６が格納するコンフィギュレーションに従って、ＬＵＴブロック３１２３の出力またはレジスタブロック３１２４の出力を選択し、出力ｏｕｔとする。
【０３１８】ＰＬＥ３１２１は、パワースイッチ３１２７を介して電圧ＶＤＤ用の電源線に電気的に接続されている。パワースイッチ３１２７のオンオフは、ＣＭ３１２８が格納するコンフィギュレーションデータによって設定される。各ＰＬＥ３１２１にパワースイッチ３１２７を設けることで、細粒度パワーゲーティングが可能である。細粒度パワーゲーティング機能により、コンテキストの切り替え後に使用されないＰＬＥ３１２１をパワーゲーティングすることができるので、待機電力を効果的に低減できる。
【０３１９】ＮＯＦＦコンピューティングを実現するため、レジスタブロック３１２４は、不揮発性レジスタで構成される。ＰＬＥ３１２１内の不揮発性レジスタはＯＳメモリを備えるフリップフロップ（以下［ＯＳ−ＦＦ］と呼ぶ）である。
【０３２０】レジスタブロック３１２４は、ＯＳ−ＦＦ３１４０［１］、およびＯＳ−ＦＦ３１４０［２］を有する。信号ｕｓｅｒ＿ｒｅｓ、信号ｌｏａｄ、信号ｓｔｏｒｅがＯＳ−ＦＦ３１４０［１］、ＯＳ−ＦＦ３１４０［２］に入力される。クロック信号ＣＬＫ１はＯＳ−ＦＦ３１４０［１］に入力され、クロック信号ＣＬＫ２はＯＳ−ＦＦ３１４０［２］に入力される。図２６（Ａ）にＯＳ−ＦＦ３１４０の構成例を示す。
【０３２１】ＯＳ−ＦＦ３１４０は、ＦＦ３１４１、およびシャドウレジスタ３１４２を有する。ＦＦ３１４１は、ノードＣＫ、ノードＲ、ノードＤ、ノードＱ、およびノードＱＢを有する。ノードＣＫにはクロック信号が入力される。ノードＲには信号ｕｓｅｒ＿ｒｅｓが入力される。信号ｕｓｅｒ＿ｒｅｓはリセット信号である。ノードＤはデータ入力ノードであり、ノードＱはデータ出力ノードである。ノードＱとノードＱＢとは論理が相補関係にある。
【０３２２】シャドウレジスタ３１４２は、ＦＦ３１４１のバックアップ回路として機能する。シャドウレジスタ３１４２は、信号ｓｔｏｒｅに従いノードＱ、ノードＱＢのデータをそれぞれバックアップし、また、信号ｌｏａｄに従い、バックアップしたデータをノードＱ、ノードＱＢに書き戻す。
【０３２３】シャドウレジスタ３１４２は、インバータ回路３１８８、インバータ回路３１８９、ＳｉトランジスタＭ３７、ＳｉトランジスタＭＢ３７、メモリ回路３１４３、およびメモリ回路３１４３Ｂを有する。メモリ回路３１４３、およびメモリ回路３１４３Ｂは、ＰＲＳ３１３３のメモリ回路３１３７と同じ回路構成である。メモリ回路３１４３は容量素子Ｃ３６、ＯＳトランジスタＭＯ３５、およびＯＳトランジスタＭＯ３６を有する。メモリ回路３１４３Ｂは容量素子ＣＢ３６、ＯＳトランジスタＭＯＢ３５、およびＯＳトランジスタＭＯＢ３６を有する。ノードＮ３６、およびノードＮＢ３６はそれぞれ、ＯＳトランジスタＭＯ３６、およびＯＳトランジスタＭＯＢ３６のゲートであり、それぞれ電荷保持ノードである。ノードＮ３７、およびノードＮＢ３７はそれぞれ、ＳｉトランジスタＭ３７、およびＳｉトランジスタＭＢ３７のゲートである。
【０３２４】上記実施の形態に示す半導体装置をＬＡＢ３１２０に用いる場合、ＯＳトランジスタＭＯ３５、およびＯＳトランジスタＭＯＢ３５としてトランジスタ２００を用い、容量素子Ｃ３６、および容量素子ＣＢ３６として容量素子１００を用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を高集積化させることができる。
【０３２５】ＯＳトランジスタＭＯ３５、ＯＳトランジスタＭＯ３６、ＯＳトランジスタＭＯＢ３５、およびＯＳトランジスタＭＯＢ３６はバックゲートを有し、これらバックゲートはそれぞれ固定電位を供給する電源線に電気的に接続されている。
【０３２６】図２６（Ｂ）を参照して、ＯＳ−ＦＦ３１４０の動作方法例を説明する。
【０３２７】（バックアップ（Ｂａｃｋｕｐ））
“Ｈ”の信号ｓｔｏｒｅがＯＳ−ＦＦ３１４０に入力されると、シャドウレジスタ３１４２はＦＦ３１４１のデータをバックアップする。ノードＮ３６は、ノードＱのデータが書き込まれることで、“Ｌ”となり、ノードＮＢ３６は、ノードＱＢのデータが書き込まれることで、“Ｈ”となる。しかる後、パワーゲーティングが実行され、パワースイッチ３１２７をオフにする。ＦＦ３１４１のノードＱ、ノードＱＢのデータは消失するが、電源オフであっても、シャドウレジスタ３１４２はバックアップしたデータを保持する。
【０３２８】（リカバリ（Ｒｅｃｏｖｅｒｙ））
パワースイッチ３１２７をオンにし、ＰＬＥ３１２１に電源を供給する。しかる後、“Ｈ”の信号ｌｏａｄがＯＳ−ＦＦ３１４０に入力されると、シャドウレジスタ３１４２はバックアップしているデータをＦＦ３１４１に書き戻す。ノードＮ３６は“Ｌ”であるので、ノードＮ３７は“Ｌ”が維持され、ノードＮＢ３６は“Ｈ”であるので、ノードＮＢ３７は“Ｈ”となる。よって、ノードＱは“Ｈ”になり、ノードＱＢは“Ｌ”になる。つまり、ＯＳ−ＦＦ３１４０はバックアップ動作時の状態に復帰する。
【０３２９】細粒度パワーゲーティングと、ＯＳ−ＦＦ３１４０のバックアップ／リカバリ動作とを組み合わせることで、ＯＳ−ＦＰＧＡ３１１０の消費電力を効果的に低減できる。
【０３３０】メモリ回路において発生し得るエラーとして放射線の入射によるソフトエラーが挙げられる。ソフトエラーは、メモリやパッケージを構成する材料などから放出されるα線や、宇宙から大気に入射した一次宇宙線が大気中に存在する原子の原子核と核反応を起こすことにより発生する二次宇宙線中性子などがトランジスタに照射され、電子正孔対が生成されることにより、メモリに保持されたデータが反転するなどの誤作動が生じる現象である。ＯＳトランジスタを用いたＯＳメモリはソフトエラー耐性が高い。そのため、ＯＳメモリを搭載することで、信頼性の高いＯＳ−ＦＰＧＡ３１１０を提供することができる。
【０３３１】本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０３３２】（実施の形態６）
本実施の形態では、図２７を用いて、上記実施の形態に示す半導体装置を適用した、ＡＩシステムについて説明を行う。
【０３３３】図２７はＡＩシステム４０４１の構成例を示すブロック図である。ＡＩシステム４０４１は、演算部４０１０と、制御部４０２０と、入出力部４０３０と、を有する。
【０３３４】演算部４０１０は、アナログ演算回路４０１１と、ＤＯＳＲＡＭ４０１２と、ＮＯＳＲＡＭ４０１３と、ＦＰＧＡ４０１４と、を有する。ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４として、上記実施の形態に示す、ＤＯＳＲＡＭ１４００、ＮＯＳＲＡＭ１６００、およびＯＳ−ＦＰＧＡ３１１０を用いることができる。
【０３３５】制御部４０２０は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）４０２１と、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）４０２２と、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）４０２３と、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）４０２４と、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）４０２５と、メモリコントローラ４０２６と、電源回路４０２７と、ＰＭＵ（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｕｎｉｔ）４０２８と、を有する。
【０３３６】入出力部４０３０は、外部記憶制御回路４０３１と、音声コーデック４０３２と、映像コーデック４０３３と、汎用入出力モジュール４０３４と、通信モジュール４０３５と、を有する。
【０３３７】演算部４０１０は、ニューラルネットワークによる学習または推論を実行することができる。
【０３３８】アナログ演算回路４０１１はＡ／Ｄ（アナログ／デジタル）変換回路、Ｄ／Ａ（デジタル／アナログ）変換回路、および積和演算回路を有する。
【０３３９】アナログ演算回路４０１１はＯＳトランジスタを用いて形成することが好ましい。ＯＳトランジスタを用いたアナログ演算回路４０１１は、アナログメモリを有し、学習または推論に必要な積和演算を、低消費電力で実行することが可能になる。
【０３４０】ＤＯＳＲＡＭ４０１２は、ＯＳトランジスタを用いて形成されたＤＲＡＭであり、ＤＯＳＲＡＭ４０１２は、ＣＰＵ４０２１から送られてくるデジタルデータを一時的に格納するメモリである。ＤＯＳＲＡＭ４０１２は、ＯＳトランジスタを含むメモリセルと、Ｓｉトランジスタを含む読み出し回路部を有する。上記メモリセルと読み出し回路部は、積層された異なる層に設けることができるため、ＤＯＳＲＡＭ４０１２は、全体の回路面積を小さくすることができる。
【０３４１】ニューラルネットワークを用いた計算は、入力データが１０００を超えることがある。上記入力データをＳＲＡＭに格納する場合、ＳＲＡＭは回路面積に制限があり、記憶容量が小さいため、上記入力データを小分けにして格納せざるを得ない。ＤＯＳＲＡＭ４０１２は、限られた回路面積でも、メモリセルを高集積に配置することが可能であり、ＳＲＡＭに比べて記憶容量が大きい。そのため、ＤＯＳＲＡＭ４０１２は、上記入力データを効率よく格納することができる。
【０３４２】ＮＯＳＲＡＭ４０１３はＯＳトランジスタを用いた不揮発性メモリである。ＮＯＳＲＡＭ４０１３は、フラッシュメモリや、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの他の不揮発性メモリと比べて、データを書き込む際の消費電力が小さい。また、フラッシュメモリやＲｅＲＡＭのように、データを書き込む際に素子が劣化することもなく、データの書き込み可能回数に制限が無い。
【０３４３】また、ＮＯＳＲＡＭ４０１３は、１ビットの２値データの他に、２ビット以上の多値データを記憶することができる。ＮＯＳＲＡＭ４０１３は多値データを記憶することで、１ビット当たりのメモリセル面積を小さくすることができる。
【０３４４】また、ＮＯＳＲＡＭ４０１３は、デジタルデータの他にアナログデータを記憶することができる。そのため、アナログ演算回路４０１１は、ＮＯＳＲＡＭ４０１３をアナログメモリとして用いることもできる。ＮＯＳＲＡＭ４０１３は、アナログデータのまま記憶することができるため、Ｄ／Ａ変換回路やＡ／Ｄ変換回路が不要である。そのため、ＮＯＳＲＡＭ４０１３は周辺回路の面積を小さくすることができる。なお、本明細書においてアナログデータとは、３ビット（８値）以上分解能を有するデータのことを指す。上述した多値データがアナログデータに含まれる場合もある。
【０３４５】ニューラルネットワークの計算に用いられるデータやパラメータは、一旦、ＮＯＳＲＡＭ４０１３に格納することができる。上記データやパラメータは、ＣＰＵ４０２１を介して、ＡＩシステム４０４１の外部に設けられたメモリに格納してもよいが、内部に設けられたＮＯＳＲＡＭ４０１３の方が、より高速かつ低消費電力に上記データやパラメータを格納することができる。また、ＮＯＳＲＡＭ４０１３は、ＤＯＳＲＡＭ４０１２よりもビット線を長くすることができるので、記憶容量を大きくすることができる。
【０３４６】ＦＰＧＡ４０１４は、ＯＳトランジスタを用いたＦＰＧＡである。ＡＩシステム４０４１は、ＦＰＧＡ４０１４を用いることによって、ハードウェアで後述する、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの、ニューラルネットワークの接続を構成することができる。上記のニューラルネットワークの接続をハードウェアで構成することで、より高速に実行することができる。
【０３４７】ＯＳ−ＦＰＧＡは、ＳＲＡＭで構成されるＦＰＧＡよりもメモリの面積を小さくすることができる。そのため、コンテキスト切り替え機能を追加しても面積増加が少ない。また、ＯＳ−ＦＰＧＡはブースティングによりデータやパラメータを高速に伝えることができる。
【０３４８】ＡＩシステム４０４１は、アナログ演算回路４０１１、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４を１つのダイ（チップ）の上に設けることができる。そのため、ＡＩシステム４０４１は、高速かつ低消費電力に、ニューラルネットワークの計算を実行することができる。また、アナログ演算回路４０１１、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４は、同じ製造プロセスで作製することができる。そのため、ＡＩシステム４０４１は、低コストで作製することができる。
【０３４９】なお、演算部４０１０は、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４を、全て有する必要はない。ＡＩシステム４０４１が解決したい課題に応じて、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４の一または複数を、選択して設ければよい。
【０３５０】ＡＩシステム４０４１は、解決したい課題に応じて、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができる。ＰＲＯＭ４０２５は、これらの手法の少なくとも１つを実行するためのプログラムを保存することができる。また、当該プログラムの一部または全てを、ＮＯＳＲＡＭ４０１３に保存してもよい。
【０３５１】ライブラリとして存在する既存のプログラムは、ＧＰＵの処理を前提としているものが多い。そのため、ＡＩシステム４０４１はＧＰＵ４０２２を有することが好ましい。ＡＩシステム４０４１は、学習と推論で用いられる積和演算のうち、律速となる積和演算を演算部４０１０で実行し、それ以外の積和演算をＧＰＵ４０２２で実行することができる。そうすることで、学習と推論を高速に実行することができる。
【０３５２】電源回路４０２７は、論理回路用の低電源電位を生成するだけではなく、アナログ演算のための電位生成も行う。電源回路４０２７はＯＳメモリを用いてもよい。電源回路４０２７は、基準電位をＯＳメモリに保存することで、消費電力を下げることができる。
【０３５３】ＰＭＵ４０２８は、ＡＩシステム４０４１の電力供給を一時的にオフにする機能を有する。
【０３５４】ＣＰＵ４０２１およびＧＰＵ４０２２は、レジスタとしてＯＳメモリを有することが好ましい。ＣＰＵ４０２１およびＧＰＵ４０２２はＯＳメモリを有することで、電力供給がオフになっても、ＯＳメモリ中にデータ（論理値）を保持し続けることができる。その結果、ＡＩシステム４０４１は、電力を節約することができる。
【０３５５】ＰＬＬ４０２３は、クロックを生成する機能を有する。ＡＩシステム４０４１は、ＰＬＬ４０２３が生成したクロックを基準に動作を行う。ＰＬＬ４０２３はＯＳメモリを有することが好ましい。ＰＬＬ４０２３はＯＳメモリを有することで、クロックの発振周期を制御するアナログ電位を保持することができる。
【０３５６】ＡＩシステム４０４１は、ＤＲＡＭなどの外部メモリにデータを保存してもよい。そのため、ＡＩシステム４０４１は、外部のＤＲＡＭとのインターフェースとして機能するメモリコントローラ４０２６を有することが好ましい。また、メモリコントローラ４０２６は、ＣＰＵ４０２１またはＧＰＵ４０２２の近くに配置することが好ましい。そうすることで、データのやり取りを高速に行うことができる。
【０３５７】制御部４０２０に示す回路の一部または全ては、演算部４０１０と同じダイの上に形成することができる。そうすることで、ＡＩシステム４０４１は、高速かつ低消費電力に、ニューラルネットワークの計算を実行することができる。
【０３５８】ニューラルネットワークの計算に用いられるデータは外部記憶装置（ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）など）に保存される場合が多い。そのため、ＡＩシステム４０４１は、外部記憶装置とのインターフェースとして機能する外部記憶制御回路４０３１を有することが好ましい。
【０３５９】ニューラルネットワークを用いた学習と推論は、音声や映像を扱うことが多いので、ＡＩシステム４０４１は音声コーデック４０３２および映像コーデック４０３３を有する。音声コーデック４０３２は、音声データのエンコード（符号化）およびデコード（復号）を行い、映像コーデック４０３３は、映像データのエンコードおよびデコードを行う。
【０３６０】ＡＩシステム４０４１は、外部センサから得られたデータを用いて学習または推論を行うことができる。そのため、ＡＩシステム４０４１は汎用入出力モジュール４０３４を有する。汎用入出力モジュール４０３４は、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）やＩ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などを含む。
【０３６１】ＡＩシステム４０４１は、インターネットを経由して得られたデータを用いて学習または推論を行うことができる。そのため、ＡＩシステム４０４１は、通信モジュール４０３５を有することが好ましい。
【０３６２】アナログ演算回路４０１１は、多値のフラッシュメモリをアナログメモリとして用いてもよい。しかし、フラッシュメモリは書き換え可能回数に制限がある。また、多値のフラッシュメモリは、エンベディッドで形成する（演算回路とメモリを同じダイの上に形成する）ことが非常に難しい。
【０３６３】また、アナログ演算回路４０１１は、ＲｅＲＡＭをアナログメモリとして用いてもよい。しかし、ＲｅＲＡＭは書き換え可能回数に制限があり、記憶精度の点でも問題がある。さらに、２端子でなる素子であるため、データの書き込みと読み出しを分ける回路設計が複雑になる。
【０３６４】また、アナログ演算回路４０１１は、ＭＲＡＭをアナログメモリとして用いてもよい。しかし、ＭＲＡＭは抵抗変化率が低く、記憶精度の点で問題がある。
【０３６５】以上を鑑み、アナログ演算回路４０１１は、ＯＳメモリをアナログメモリとして用いることが好ましい。
【０３６６】本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０３６７】（実施の形態７）
本実施の形態では、上記実施の形態に示すＡＩシステムの応用例について図２８を用いて説明を行う。
【０３６８】図２８（Ａ）は、図２７で説明したＡＩシステム４０４１を並列に配置し、バス線を介してシステム間での信号の送受信を可能にした、ＡＩシステム４０４１Ａである。
【０３６９】図２８（Ａ）に図示するＡＩシステム４０４１Ａは、複数のＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎ（ｎは自然数）を有する。ＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎは、バス線４０９８を介して互いに接続されている。
【０３７０】また図２８（Ｂ）は、図２７で説明したＡＩシステム４０４１を図２８（Ａ）と同様に並列に配置し、ネットワークを介してシステム間での信号の送受信を可能にした、ＡＩシステム４０４１Ｂである。
【０３７１】図２８（Ｂ）に図示するＡＩシステム４０４１Ｂは、複数のＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎを有する。ＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎは、ネットワーク４０９９を介して互いに接続されている。
【０３７２】ネットワーク４０９９は、ＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎのそれぞれに通信モジュールを設け、無線または有線による通信を行う構成とすればよい。通信モジュールは、アンテナを介して通信を行うことができる。例えば、Ｗｏｒｌｄ  Ｗｉｄｅ  Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラネット、エクストラネット、ＰＡＮ（Ｐｅｒｓｏｎａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＭＡＮ（Ｍｅｔｒｏｐｏｌｉｔａｎ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）等のコンピュータネットワークに各電子装置を接続させ、通信を行うことができる。無線通信を行う場合、通信プロトコルまたは通信技術として、ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）、ＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ：登録商標）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ  Ｄａｔａ  Ｒａｔｅｓ  ｆｏｒ  ＧＳＭ  Ｅｖｏｌｕｔｉｏｎ）、ＣＤＭＡ２０００（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ  ２０００）、Ｗ−ＣＤＭＡ（登録商標）などの通信規格、またはＷｉ−Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等のＩＥＥＥにより通信規格化された仕様を用いることができる。
【０３７３】図２８（Ａ）、図２８（Ｂ）の構成とすることで、外部のセンサ等で得られたアナログ信号を別々のＡＩシステムで処理することができる。例えば、生体情報のように、脳波、脈拍、血圧、体温等といった情報を脳波センサ、脈波センサ、血圧センサ、温度センサといった各種センサで取得し、別々のＡＩシステムでアナログ信号を処理することができる。別々のＡＩシステムのそれぞれで信号の処理、または学習を行うことで一つのＡＩシステムあたりの情報処理量を少なくできる。そのため、より少ない演算量で信号の処理、または学習を行うことができる。その結果、認識精度を高めることができる。それぞれのＡＩシステムで得られた情報から、複雑に変化する生体情報の変化を瞬時に統合的に把握することができるといったことが期待できる。
【０３７４】本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０３７５】（実施の形態８）
本実施の形態では、上記実施の形態に示すＡＩシステムが組み込まれたＩＣの一例を示す。
【０３７６】上記実施の形態に示すＡＩシステムは、ＣＰＵ等のＳｉトランジスタでなるデジタル処理回路と、ＯＳトランジスタを用いたアナログ演算回路、ＯＳ−ＦＰＧＡ、およびＤＯＳＲＡＭ、ＮＯＳＲＡＭ等のＯＳメモリと、を、１つのダイに集積することができる。
【０３７７】図２９に、ＡＩシステムを組み込んだＩＣの一例を示す。図２９に示すＡＩシステムＩＣ７０００は、リード７００１および回路部７００３を有する。回路部７００３には、上記実施の形態で示した各種の回路が１のダイに設けられている。回路部７００３は、先の実施の形態で図１７に示すように、積層構造をもち、Ｓｉトランジスタ層７０３１、配線層７０３２、ＯＳトランジスタ層７０３３に大別される。ＯＳトランジスタ層７０３３をＳｉトランジスタ層７０３１に積層して設けることができるため、ＡＩシステムＩＣ７０００の小型化が容易である。
【０３７８】図２９では、ＡＩシステムＩＣ７０００のパッケージにＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）を適用しているが、パッケージの態様はこれに限定されない。
【０３７９】ＣＰＵ等のデジタル処理回路と、ＯＳトランジスタを用いたアナログ演算回路、ＯＳ−ＦＰＧＡ、およびＤＯＳＲＡＭ、ＮＯＳＲＡＭ等のＯＳメモリと、は、全て、Ｓｉトランジスタ層７０３１、配線層７０３２およびＯＳトランジスタ層７０３３に形成することができる。すなわち、上記ＡＩシステムを構成する素子は、同一の製造プロセスで形成することが可能である。そのため、本実施の形態に示すＩＣは、構成する素子が増えても製造プロセスを増やす必要がなく、上記ＡＩシステムを低コストで組み込むことができる。
【０３８０】本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０３８１】（実施の形態９）
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図３０に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
【０３８２】図３０（Ａ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、ライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
【０３８３】図３０（Ｂ）に示す情報端末２９１０は、筐体２９１１、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
【０３８４】図３０（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、ポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
【０３８５】図３０（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
【０３８６】図３０（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、表示部２９５２等を有する。また、情報端末２９５０は、筐体２９５１の内側にアンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
【０３８７】図３０（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６などを備える。また、情報端末２９６０は、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧および作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
【０３８８】表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行および解除、省電力モードの実行および解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
【０３８９】また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
【０３９０】例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。
【０３９１】本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【０３９２】１００：容量素子、１１０：導電体、１１２：導電体、１２０：導電体、１３０：絶縁体、１５０：絶縁体、２００：トランジスタ、２００ａ：トランジスタ、２００ｂ：トランジスタ、２００ｃ：トランジスタ、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２１８：導電体、２２０：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０Ａ：酸化膜、２３０ａ：酸化物、２３０Ｂ：酸化膜、２３０ｂ：酸化物、２３０ｃ：酸化物、２３１：領域、２３１Ａ：領域、２３１ａ：領域、２３１ｂ：領域、２３２：領域、２３２ａ：領域、２３２ｂ：領域、２３４：領域、２３９：領域、２４０：絶縁体、２４０Ａ：絶縁膜、２４４：バリア膜、２４４Ａ：バリア膜、２４６：導電体、２４６ａ：導電体、２４６ｂ：導電体、２４８：導電体、２４８ａ：導電体、２４８ｂ：導電体、２５０：絶縁体、２５０Ａ：絶縁膜、２６０：導電体、２６０ａ：導電体、２６０ｂ：導電体、２７０：バリア膜、２７０Ａ：バリア膜、２７６：バリア膜、２７６ａ：バリア膜、２７６ｂ：バリア膜、２８０：絶縁体、２８０Ａ：絶縁膜、２８１：絶縁体、２８２：絶縁体、２８６：絶縁体、２９０Ａ：膜、２９０ｂ：ハードマスク、２９２ａ：レジストマスク、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、１００１：配線、１００２：配線、１００３：配線、１００４：配線、１００５：配線、１００６：配線、１４００：ＤＯＳＲＡＭ、１４０５：コントローラ、１４１０：行回路、１４１１：デコーダ、１４１２：ワード線ドライバ回路、１４１３：列セレクタ、１４１４：センスアンプドライバ回路、１４１５：列回路、１４１６：グローバルセンスアンプアレイ、１４１７：入出力回路、１４２０：ＭＣ−ＳＡアレイ、１４２２：メモリセルアレイ、１４２３：センスアンプアレイ、１４２５：ローカルメモリセルアレイ、１４２６：ローカルセンスアンプアレイ、１４４４：スイッチアレイ、１４４５：メモリセル、１４４６：センスアンプ、１４４７：グローバルセンスアンプ、１６００：ＮＯＳＲＡＭ、１６１０：メモリセルアレイ、１６１１：メモリセル、１６１２：メモリセル、１６１３：メモリセル、１６１４：メモリセル、１６４０：コントローラ、１６５０：行ドライバ、１６５１：行デコーダ、１６５２：ワード線ドライバ、１６６０：列ドライバ、１６６１：列デコーダ、１６６２：ドライバ、１６６３：ＤＡＣ、１６７０：出力ドライバ、１６７１：セレクタ、１６７２：ＡＤＣ、１６７３：出力バッファ、２９１０：情報端末、２９１１：筐体、２９１２：表示部、２９１３：カメラ、２９１４：スピーカ部、２９１５：操作スイッチ、２９１６：外部接続部、２９１７：マイク、２９２０：ノート型パーソナルコンピュータ、２９２１：筐体、２９２２：表示部、２９２３：キーボード、２９２４：ポインティングデバイス、２９４０：ビデオカメラ、２９４１：筐体、２９４２：筐体、２９４３：表示部、２９４４：操作スイッチ、２９４５：レンズ、２９４６：接続部、２９５０：情報端末、２９５１：筐体、２９５２：表示部、２９６０：情報端末、２９６１：筐体、２９６２：表示部、２９６３：バンド、２９６４：バックル、２９６５：操作スイッチ、２９６６：入出力端子、２９６７：アイコン、２９８０：自動車、２９８１：車体、２９８２：車輪、２９８３：ダッシュボード、２９８４：ライト、３１１０：ＯＳ−ＦＰＧＡ、３１１１：コントローラ、３１１２：ワードドライバ、３１１３：データドライバ、３１１５：プログラマブルエリア、３１１７：ＩＯＢ、３１１９：コア、３１２０：ＬＡＢ、３１２１：ＰＬＥ、３１２３：ＬＵＴブロック、３１２４：レジスタブロック、３１２５：セレクタ、３１２６：ＣＭ、３１２７：パワースイッチ、３１２８：ＣＭ、３１３０：ＳＡＢ、３１３１：ＳＢ、３１３３：ＰＲＳ、３１３５：ＣＭ、３１３７：メモリ回路、３１３７Ｂ：メモリ回路、３１４０：ＯＳ−ＦＦ、３１４１：ＦＦ、３１４２：シャドウレジスタ、３１４３：メモリ回路、３１４３Ｂ：メモリ回路、３１８８：インバータ回路、３１８９：インバータ回路、４０１０：演算部、４０１１：アナログ演算回路、４０１２：ＤＯＳＲＡＭ、４０１３：ＮＯＳＲＡＭ、４０１４：ＦＰＧＡ、４０２０：制御部、４０２１：ＣＰＵ、４０２２：ＧＰＵ、４０２３：ＰＬＬ、４０２４：ＳＲＡＭ、４０２５：ＰＲＯＭ、４０２６：メモリコントローラ、４０２７：電源回路、４０２８：ＰＭＵ、４０３０：入出力部、４０３１：外部記憶制御回路、４０３２：音声コーデック、４０３３：映像コーデック、４０３４：汎用入出力モジュール、４０３５：通信モジュール、４０４１：ＡＩシステム、４０４１＿１：ＡＩシステム、４０４１＿ｎ：ＡＩシステム、４０４１Ａ：ＡＩシステム、４０４１Ｂ：ＡＩシステム、４０９８：バス線、４０９９：ネットワーク、７０００：ＡＩシステムＩＣ、７００１：リード、７００３：回路部、７０３１：Ｓｉトランジスタ層、７０３２：配線層、７０３３：ＯＳトランジスタ層
【図１】
2019053573.tif 000003
【図２】
2019053573.tif 000004
【図３】
2019053573.tif 000005
【図４】
2019053573.tif 000006
【図５】
2019053573.tif 000007
【図６】
2019053573.tif 000008
【図７】
2019053573.tif 000009
【図８】
2019053573.tif 000010
【図９】
2019053573.tif 000011
【図１０】
2019053573.tif 000012
【図１１】
2019053573.tif 000013
【図１２】
2019053573.tif 000014
【図１３】
2019053573.tif 000015
【図１４】
2019053573.tif 000016
【図１５】
2019053573.tif 000017
【図１６】
2019053573.tif 000018
【図１７】
2019053573.tif 000019
【図１８】
2019053573.tif 000020
【図１９】
2019053573.tif 000021
【図２０】
2019053573.tif 000022
【図２１】
2019053573.tif 000023
【図２２】
2019053573.tif 000024
【図２３】
2019053573.tif 000025
【図２４】
2019053573.tif 000026
【図２５】
2019053573.tif 000027
【図２６】
2019053573.tif 000028
【図２７】
2019053573.tif 000029
【図２８】
2019053573.tif 000030
【図２９】
2019053573.tif 000031
【図３０】
2019053573.tif 000032
【国際調査報告】
2019053573.tif 000033
2019053573.tif 000034
2019053573.tif 000035
2019053573.tif 000036