(57)【要約】  半導体モジュール（１）は、半導体チップ（７、９、１１）を含む上アームモジュール（３）と、半導体チップ（７、９、１１）を含む下アームモジュール（１３）とを備えている。下アームモジュール（１３）では、帯状のリードフレーム（３１）の主面と帯状のリードフレーム（３２）の主面とが互いに対向するように、リードフレーム（３１）とリードフレーム（３２）とが配置されている対向配置部（８１）と、リードフレーム（３１）の主面とリードフレーム（３２）の主面とが対向しないように、リードフレーム（３１）とリードフレーム（３２）とが配置されている非対向配置部（８３）とが設けられている。
2019229894.tif 000002
【特許請求の範囲】
【請求項１】
主面を有し、導体および絶縁体の少なくともいずれかを含む基材と、
前記基材の前記主面にそれぞれ搭載された複数の半導体チップと、
複数の前記半導体チップを電気的に並列に接続する態様で、複数の前記半導体チップのそれぞれに電気的に接続された第１配線導体と、
前記第１配線導体と電気的に接続された第２配線導体と、
を有し、
前記第１配線導体および前記第２配線導体では、
前記第１配線導体と前記第２配線導体とが互いに対向するように配置されている対向配置部と、
前記第１配線導体と前記第２配線導体とが互いに対向しないように配置されている非対向配置部と
が設けられた、半導体モジュール。
【請求項２】
前記対向配置部および前記非対向配置部では、前記第１配線導体と前記第２配線導体とが互いに対向している部分の面積は、前記第１配線導体と前記第２配線導体とが互いに対向していない部分の面積よりも大きい、請求項１記載の半導体モジュール。
【請求項３】
前記対向配置部は、前記半導体チップに対して、前記基材が位置する側とは反対の側に位置する、請求項１記載の半導体モジュール。
【請求項４】
複数の前記半導体チップは、前記基材の前記主面において一方向に沿って配置され、
前記主面を平面視した状態では、前記第１配線導体および前記第２配線導体は、前記一方向に沿って配置された、請求項１記載の半導体モジュール。
【請求項５】
前記基材の前記主面を平面視した状態では、前記対向配置部と前記非対向配置部とは、一方向に沿って配置された、請求項１記載の半導体モジュール。
【請求項６】
前記第１配線導体は、
第１平面上に位置する第１配線導体第１部と
前記第１平面と交差する第２平面上に位置する第１配線導体第２部と
を含み、
前記第２配線導体は、前記第２平面と対向する第３平面上に位置し、
前記対向配置部では、前記第１配線導体第２部と前記第２配線導体とが対向し、
前記非対向配置部では、前記第１配線導体第１部と前記第２配線導体とが、互いに交差する態様で配置されている、請求項１記載の半導体モジュール。
【請求項７】
前記対向配置部では、前記第１配線導体第２部および前記第２配線導体は、前記基材の前記主面に交差するように位置し、
前記非対向配置部では、前記第１配線導体第１部は、前記基材の前記主面に平行に位置する、請求項６記載の半導体モジュール。
【請求項８】
前記第１配線導体と前記第２配線導体との間に絶縁体が充填された、請求項１記載の半導体モジュール。
【請求項９】
前記対向配置部では、
前記第１配線導体と前記第２配線導体とが、第１距離を隔てられている第１部分と、
前記第１配線導体と前記第２配線導体とが、前記第１距離とは異なる第２距離を隔てられている第２部分と
が設けられた、請求項１記載の半導体モジュール。
【請求項１０】
前記半導体チップは、ワイドバンドギャップ半導体を含む、請求項１記載の半導体モジュール。
【請求項１１】
請求項１〜１０のいずれか１項に記載の半導体パワーモジュールを有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と
を備えた電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールおよび電力変換装置に関し、特に、ダイレクトリードボンディング構造を有する半導体モジュールと、その半導体モジュールを適用した電力変換装置とに関する。
【背景技術】
【０００２】
近年、半導体モジュールの長期的な信頼性と損失低減との観点から、高速駆動の要求も大きくなっている。それらを両立させる解決策の一つに、半導体チップにリードフレームをはんだ等の接合材によって直接接合するＤＬＢ(Direct  Lead  Bonding)構造がある。【０００３】
ＤＬＢ構造の場合、一般的にワイヤボンディング構造より、長寿命化が可能であり、高速駆動の妨げとなる寄生インダクタンスも低減しやすいものの、ワイヤボディング構造よりも設計上の制約が多い。たとえば、並列接続された半導体チップでは、半導体チップ毎の電流ループにおいて、寄生のインダクタンスがそれぞれ異なる等の影響によって、並列接続された半導体チップ間の電流に偏りが発生しやすくなるという課題がある。【０００４】
特許文献１には、このような課題を解決する半導体モジュールが提案されている。特許文献１に提案されている半導体モジュールでは、配線導体を全面的に対向させることにより、寄生インダクタンスを低減するとともに、電気的に並列に接続された半導体チップ間の電流ループにおける寄生インダクタンスを均等化することで、半導体チップ間の電流を均一化させている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−０１８９４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の手法では、電気的に並列させる半導体チップの数が２つの場合には、半導体チップ間の電流を均一化させる効果を得ることはできる。しかしながら、３つ以上の半導体チップを同じ方向に電気的に並列に接続させる場合には、相互インダクタンスが大きすぎる箇所ができてしまうことがある。また、その反対に、相互インダクタンスが小さすぎる箇所ができてしまうことがある。このため、半導体チップ間の電流を均等化させることが難しく、電気的に並列に接続された半導体チップ間の電流の偏りを解消することができないことがある。【０００７】
本発明は、上記問題点を解決するためになされたものであり、一つの目的は、半導体チップ間の電流の偏りを解消することができる半導体モジュールを提供することであり、他の目的は、そのような半導体モジュールを適用した電力変換装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体モジュールは、基材と複数の半導体チップと第１配線導体と第２配線導体とを有する。基材は主面を有し、導体および絶縁体の少なくともいずれかを含む。複数の半導体チップは、基材の主面にそれぞれ搭載されている。第１配線導体は、複数の半導体チップを電気的に並列に接続する態様で、複数の半導体チップのそれぞれに電気的に接続されている。第２配線導体は、第１配線導体と電気的に接続されている。第１配線導体および第２配線導体では、第１配線導体と第２配線導体とが互いに対向するように配置されている対向配置部と、第１配線導体と第２配線導体とが互いに対向しないように配置されている非対向配置部とが設けられている。【０００９】
本発明に係る電力変換装置は、上記半導体モジュールを有し、入力される電力を変換して出力する主変換回路と、主変換回路を制御する制御信号を主変換回路に出力する制御回路とを備えている。
【発明の効果】
【００１０】
本発明に係る半導体モジュールによれば、第１配線導体および第２配線導体では、対向配置部と非対向配置部が設けられていることで、複数の半導体チップのそれぞれを流れる電流の均一化を図ることができる。【００１１】
本発明に係る電力変換装置によれば、上記半導体モジュールを有することで、複数の半導体チップのそれぞれを流れる電流の均一化を図ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の各実施の形態に係る半導体モジュールの回路図である。
【図２】本発明の実施の形態１に係る半導体モジュールの部分上面図である。
【図３】同実施の形態において、図２に示す断面線ＩＩＩ−ＩＩＩにおける部分断面図である。
【図４】同実施の形態において、半導体モジュールにおける対向配置部と非対向配置部を示す部分断面図である。
【図５】同実施の形態において、半導体モジュールの等価回路の概要を示す図である。
【図６】同実施の形態において、封止材によって封止された半導体モジュールを示す部分断面図である。
【図７】同実施の形態において、変形例に係る半導体モジュールの部分断面図である。
【図８】同実施の形態において、変形例に係る半導体モジュールにおける対向配置部と非対向配置部を示す部分断面図である。
【図９】本発明の実施の形態２に係る半導体モジュールの部分断面図である。
【図１０】同実施の形態において、半導体モジュールにおける対向配置部と非対向配置部を示す部分断面図である。
【図１１】同実施の形態において、変形例に係る半導体モジュールの部分断面図である。
【図１２】同実施の形態において、変形例に係る半導体モジュールにおける対向配置部と非対向配置部を示す部分断面図である。
【図１３】本発明の実施の形態３に係る半導体モジュールの部分上面図である。
【図１４】同実施の形態において、図１３に示す断面線ＸＩＶ−ＸＩＶにおける部分断面図である。
【図１５】同実施の形態において、半導体モジュールにおける対向配置部と非対向配置部を示す部分平面図である。
【図１６】同実施の形態において、図１５に示す断面線ＸＶＩ−ＸＶＩにおける半導体モジュールの対向配置部と非対向配置部を示す部分断面図である。
【図１７】本発明の実施の形態４に係る、半導体パワーモジュールを適用した電力変換装置のブロック図である。
【発明を実施するための形態】
【００１３】
はじめに、各実施の形態に係る半導体モジュールの回路図について説明する。図１に、半導体モジュール１の回路図を示す。図１に示すように、半導体モジュール１は３相インバータの１相分に相当する。３つの半導体モジュール１を電気的に並列に接続することで、３相モータ（図示せず）を駆動させる。また、半導体モジュール１は、単相のインバータまたは単相のコンバータとしても使用することが可能である。
【００１４】
半導体モジュール１は、端子Ｐ、端子Ｎおよび外部端子ＡＣを有する。端子Ｐは、電源の陽極または平滑用コンデンサの陽極に電気的に接続される。端子Ｎは、電源の陰極または平滑用コンデンサの陰極に電気的に接続される。外部端子ＡＣは、モータ等に電気的に接続される。
【００１５】
端子Ｐと外部端子ＡＣとの間に電気的に並列に接続される半導体チップ７、９、１１は、上アーム素子５と称される。半導体チップ７、９、１１により、半導体モジュール１の一部として、上アームモジュール３が構成される。
【００１６】
外部端子ＡＣと端子Ｎとの間に電気的に並列に接続される半導体チップ１７、１９、２１は、下アーム素子１５と称される。半導体チップ１７、１９、２１により、半導体モジュール１の他の一部として、下アームモジュール１３が構成される。
【００１７】
半導体モジュール１における上アーム素子５および下アーム素子１５のそれぞれでは、３つのＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）が電気的に並列に接続されている。図１に示す半導体モジュール１の回路図では、上アーム素子５および下アーム素子１５のそれぞれとして、ＭＯＳＦＥＴだけが適用されているが、ＭＯＳＦＥＴと還流用のダイオードとが逆並列に電気的に接続されていてもよい。
【００１８】
また、ＭＯＳＦＥＴの代わりに、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）と還流用のダイオードとが逆並列に電気的に接続されていてもよい。さらに、上アーム素子５および下アーム素子１５のそれぞれでは、３つの半導体チップが電気的に並列に接続されているが、４つ以上の半導体チップが電気的に並列に接続されていてもよい。
【００１９】
図１に示されるように、上アーム素子および下アーム素子のそれぞれのＭＯＳＦＥＴは、制御用の電極としてゲート電極Ｇおよびソース電極Ｓを有する。ＭＯＳＦＥＴの制御用の電極としては、ゲート電極Ｇおよびソース電極Ｓ以外に、たとえば、半導体チップの温度を検出するための温度センス用ダイオードに接続された電極を有していてもよい。または、半導体チップに流れる電流を検出するための電流検出用ダイオードに接続された電極を有してもよい。以下、半導体モジュール１の構造について具体的に説明する。なお、各実施の形態では、説明の便宜上、Ｘ−Ｙ−Ｚ座標軸を用いて説明する。
【００２０】
実施の形態１．
ここでは、半導体モジュール１の一部である下アームモジュール１３の第１例について説明する。
【００２１】
図２および図３に示すように、下アームモジュール１３では、半導体チップ１７、１９、２１を備えている。半導体チップ１７、１９、２１は、基材としての基板４１に搭載されている。基板４１は、たとえば、絶縁体４３、導体４５および導体４７を備えている。導体４５は、絶縁体４３の一方の表面に接合されている。導体４７は、絶縁体４３の裏面に接合されている。
【００２２】
半導体チップ１７は、導電性の接合材６１によって、導体４５に電気的に、かつ、熱的に接続されている。半導体チップ１９は、導電性の接合材６２によって、導体４５に電気的に、かつ、熱的に接続されている。半導体チップ２１は、導電性の接合材６３によって、導体４５に電気的に、かつ熱的に接続されている。
【００２３】
導体４５および導体４７のそれぞれは、たとえば、銅、アルミニウム等の金属から形成されている。絶縁体４３は、たとえば、窒化珪素、窒化アルミニウム等のセラミック、または、樹脂等から形成された絶縁シート等が適用される。導体４７は、長期信頼性と放熱性との観点から用いることが望ましいが、必ずしも必要ではない。接合材６１、６２、６３として、たとえば、はんだ、銀、銅等の材料が適用される。
【００２４】
導体４５には、接合材６８によってリードフレーム３３が電気的に接続されている。リードフレーム３３は、外部端子ＡＣ（図１参照）に電気的に接続されている。リードフレーム３３は、たとえば、銅等の金属から形成されている。接合材６８は、たとえば、はんだ、銀、銅等の材料が適用される。接合材６８の代わりに、リードフレーム３３を、超音波またはレーザを用いて導体４５に直接接合してもよい。また、リードフレーム３３の代わりに、金属からなるワイヤまたはリボン等を用いてもよい。
【００２５】
半導体チップ１７の上面には、接合材６４によってリードフレーム３２が電気的に接続されている。半導体チップ１９の上面には、接合材６５によってリードフレーム３２が電気的に接続されている。半導体チップ２１の上面には、接合材６６によってリードフレーム３２が電気的に接続されている。リードフレーム３２は、第１配線導体として用いられている。接合材６４、６５、６６は、たとえば、はんだ、銀、銅等の材料が適用される。リードフレーム３２は、たとえば、銅等の金属から形成されている。
【００２６】
リードフレーム３２には、接合材６７によってリードフレーム３１が電気的に接続されている。リードフレーム３１は、リードフレーム３２における、半導体チップ１９と半導体チップ２１との中間に位置する箇所に接続されている。リードフレーム３１は、第２配線導体として用いられている。接合材６７は、たとえば、はんだ、銀、銅等の材料が適用される。リードフレーム３１は、たとえば、銅等の金属から形成されている。リードフレーム３１およびリードフレーム３２のそれぞれは、幅を有して帯状に延在している。リードフレーム３１およびリードフレーム３２の代わりに、金属から形成されたリボン等を用いてもよい。
【００２７】
３つのＭＯＳＦＥＴ（半導体チップ１７、１９、２１）のそれぞれには、制御用の電極（図示せず）が形成されている。制御用の電極は、アルミニウム、銅または金等の金属製のワイヤによって、制御用の端子に電気的に接続されている。制御用の端子は、外部の制御用基板（図示せず）等と電気的に接続されている。
【００２８】
制御用基板は、半導体チップ１７、１９、２１としてのＭＯＳＦＥＴをＯＮ−ＯＦＦする信号を出力する機能を有する。また、制御用基板は、過電圧またはチップ温度の過上昇を検知する機能を有する。制御用基板は、半導体モジュール１の内部に設けられてもよいし、半導体モジュール１の外部に設けられてもよい。
【００２９】
導体４７は、放熱用のヒートシンク７３に接続されている。導体４７を接続する際に、導体４７とヒートシンク７３との間に、グリース、絶縁シート、はんだ等の接合用部材（いずれも図示せず）を介在させてもよいし、金属等を介在させてもよい。また、導体４７にフィンを直接形成した構造としてもよい。
【００３０】
半導体モジュール１では、絶縁性を確保する等のために、半導体チップ１７、１９、２１等は封止材７１によって封止されている（図６参照）。封止材７１として、たとえば、ゲル、エポキシ樹脂等が用いられる。また、必要に応じて、封止材７１を硬化する際に用いるケース（図示せず）を設けてもよい。
【００３１】
図２に示すように、下アームモジュール１３では、半導体チップ１７、１９、２１は、互いに間隔を隔ててＸ軸に沿って配置されている。帯状のリードフレーム３１とリードフレーム３２は、半導体チップ１７、１９、２１の配置に応じて、Ｘ軸方向に延在するように配置されている。図４に示すように、下アームモジュール１３では、帯状のリードフレーム３１の主面と帯状のリードフレーム３２の主面とが互いに対向するように、リードフレーム３１とリードフレーム３２とが配置されている対向配置部８１が設けられている。
【００３２】
一方、リードフレーム３１のうち、リードフレーム３１がリードフレーム３２に接合されている部分から、リードフレーム３２の端部までは、リードフレーム３２は、リードフレーム３１とは対向していない。この部分は、リードフレーム３１の主面とリードフレーム３２の主面とが対向していない非対向配置部８３になる。対向配置部８１において、リードフレーム３１の主面とリードフレーム３２の主面とが対向している面積は、非対向配置部８３において、リードフレーム３１の主面とリードフレーム３２の主面とが対向していない面積よりも大きい。
【００３３】
対向配置部８１では、半導体チップ１７、１９、２１がＯＮする際に、リードフレーム３２にはＸ軸の正方向に電流が流れる。一方、リードフレーム３１にはＸ軸の負方向に電流が流れる。すなわち、対向配置部８１では、リードフレーム３１に流れる電流の向きと、リードフレーム３２に流れる電流の向きとは逆向きになる。
【００３４】
このため、リードフレーム３１に流れる電流によって生じる磁界と、リードフレーム３２に流れる電流によって生じる磁界とが、互いに打ち消し合うことになる。双方の磁界が互いに打ち消し合うことで、半導体モジュール１１が有する寄生インダクタンスを低減することが可能である。
【００３５】
ここで、寄生インダクタンスについて説明する。図５に、図３に示される下アームモジュール１３における半導体チップ７、９、１１およびリードフレーム３１、３２等の配置関係に対応した回路図を、主要な寄生インダクタンスを追記した態様で示す。
【００３６】
図３および図５に示すように、リードフレーム３２には、半導体チップ１７のソース側と半導体チップ１９のソース側との間に位置するリードフレーム３２の部分（部分Ａ）に起因する自己インダクタンスＬＡが存在する。また、リードフレーム３２には、半導体チップ１９のソース側と、リードフレーム３１が接合材６７によって接合されている部分との間に位置するリードフレーム３２の部分（部分Ｂ）に起因する自己インダクタンスＬＢが存在する。さらに、リードフレーム３１が接合材６７によって接合されている部分と半導体チップ２１のソース側との間に位置するリードフレーム３２の部分に起因する自己インダクタンスＬＣが存在する。
【００３７】
また、リードフレーム３２にはリードフレーム３１に流れる電流によって電圧が誘起される。このとき、リードフレーム３２の部分Ａと、その部分Ａに対応するリードフレーム３１の部分とに関連する相互インダクタンスの成分を相互インダクタンスＭＡとする。リードフレーム３２の部分Ｂと、その部分Ｂに対応するリードフレーム３１の部分とに関連する相互インダクタンスの成分を相互インダクタンスＭＢとする。この他に、導体４５を流れる電流によって発生する相互インダクタンス等も存在するが、影響が小さいため、ここでは無視する。
【００３８】
半導体チップ１７、１９、２１のそれぞれを流れる電流は、半導体チップ１７、１９、２１がＯＮする際のゲートとソースとの間の電圧の大きさの影響を強く受ける。半導体チップ１７、１９、２１のそれぞれのゲートは電気的に並列に接続されているとともに、ソースも電気的に並列に接続されている。ところが、ソース側は下アームモジュール１３の回路が有するインダクタンスによって、電流が変化した際に、それぞれ異なる誘起電圧が発生する場合がある。発生する誘起電圧の差が、電流の不均一さを生じさせることになるため、下アームモジュール１３（半導体モジュール１）では、半導体チップ１７、１９、２１のそれぞれのソース電位が均一になるような構造が望ましい。
【００３９】
ここで、リードフレーム３１がリードフレーム３２に接合されている部分の電圧を、基準の電圧Ｖｓ_Ｎとする。半導体チップ１７に流れる電流をＩ１７とし、半導体チップ１９に流れる電流をＩ１９とし、半導体チップ２１に流れる電流をＩ２１とする。半導体チップ１７のソース側の電圧をＶｓ_１７とし、半導体チップ１９のソース側の電圧をＶｓ_１９とし、半導体チップ２１のソース側の電圧をＶｓ_２１とする。
【００４０】
そうすると、半導体チップ１７、１９、２１のそれぞれのソース側の電圧は、以下の式（１）、式（２）および式（３）によって表される。
【００４１】
Ｖｓ_２１−Ｖｓ_Ｎ＝ＬＣ・ｄ（Ｉ２１）／ｄｔ  …（１）
Ｖｓ_１９−Ｖｓ_Ｎ＝ＬＢ・ｄ（Ｉ１７＋Ｉ１９）／ｄｔ−ＭＢ・ｄ（Ｉ１７＋Ｉ１９＋Ｉ２１）／ｄｔ  …（２）
Ｖｓ_１７−Ｖｓ_Ｎ＝ＬＡ・ｄ（Ｉ１７）／ｄｔ＋ＬＢ・ｄ（Ｉ１７＋Ｉ１９）／ｄｔ−（ＭＡ＋ＭＢ）・ｄ（Ｉ１７＋Ｉ１９＋Ｉ２１）／ｄｔ  …（３）
制御系の配線が有するインピーダンスは、半導体チップ１７、１９、２１のそれぞれにおいて同一と考え、半導体チップ１７、１９、２１のそれぞれの特性が同一と考えると、電流が均一に流れている場合は、その均一に流れている電流をＩとすると、下記の式（４）および式（５）を満足することになる。
【００４２】
Ｉ１７＝Ｉ１９＝Ｉ２１＝Ｉ  …（４）
Ｖｓ_１７＝Ｖｓ_１９＝Ｖｓ_２１  …（５）
式（１）〜式（５）より、次の式（６）および式（７）の関係が得られる。
【００４３】
ＬＡ＝３ＭＡ  …（６）
ＬＣ＝２ＬＢ−３ＭＢ  …（７）
式（６）を満たすように、リードフレーム３１とリードフレーム３２との間の距離を調節すると、下アームモジュール１３の構造から、次の式（８）も満たすとする。
【００４４】
ＬＢ＝３ＭＢ  …（８）
式（７）に式（８）を代入すると、次の式（９）の関係が得られる。
【００４５】
ＬＣ＝２ＬＢ−３ＭＢ＝ＬＢ  …（９）
上述した理想的な条件では、まず、式（６）を満足するように、リードフレームの間隔を設定する。さらに、式（９）を満足するように、半導体チップ１９と半導体チップ２１との中点において、リードフレーム３１をリードフレーム３２に接合材６７によって接合する。このようにリードフレーム３１とリードフレーム３２とを配置することで、各半導体チップ１７、１９、２１に流れる電流を完全に均一化させることができる。
【００４６】
ただし、実際には、制御配線のインピーダンスの差、または、半導体チップの特性のばらつき等によって、リードフレーム３１とリードフレーム３２とが接合される接合部分の最適位置が中点からずれる場合がある。しかしながら、通常、半導体チップ２１が配置されている側の端部、または、半導体チップ１７が配置されている側の端部まで接合部分を移動させなければならないような条件で使用することはない。
【００４７】
このため、半導体チップ１７、１９、２１の特性等にばらつきがある場合においても、リードフレーム３１とリードフレーム３２との一部をあえて対向させない非対向配置部８３を設けることで、半導体チップ１７、１９、２１の特性等のばらつきに対して、非対向配置部８３が調整代となって、各半導体チップ１７、１９、２１に流れる電流を均一化させることができる。たとえば、製造上の理由等により、ＬＡ＞３ＭＡ、ＬＢ＞３ＭＢとなる場合には、接合材６７の接続位置を、Ｘ軸の負方向に移動させて、ＬＣを大きくすることで、寄生インダクタンスが均一となるように調整することができる。
【００４８】
このように、下アームモジュール１３（半導体モジュール１）において、リードフレーム３１およびリードフレーム３２の配置構造として、対向配置部８１と非対向配置部８３とを設けることで、長期信頼性と寄生インダクタンスの点で優れるＤＬＢ構造を採用しながら、電気的に並列に接続された半導体チップ１７、１９、２１の電流のばらつきを抑制することができる。上アームモジュール３についても、下アームモジュール１３と同様に、半導体チップ７、９、１１（図１参照）およびリードフレームが配置されている（図示せず）。
【００４９】
上述した半導体モジュール１では、リードフレーム３１とリードフレーム３２とが接合材６７によって接合された場合について説明したが、２つのリードフレームを一体化させたリードフレームを用いて接続してもよい。
【００５０】
また、図６に示すように、上述した半導体モジュール１では、絶縁材である封止材７１によって封止されており、リードフレーム３１とリードフレーム３２の間には、その封止材７１が存在する。このため、リードフレーム３１をリードフレーム３２に接近させた場合であっても、電気的な絶縁性を担保することが可能になる。
【００５１】
これにより、リードフレーム３１に流れる電流とリードフレーム３２に流れる電流とが、互いに逆向きに流れた際に、磁界を打ち消す効果が大きくなり、寄生インダクタンスを低減することができる。なお、リードフレーム３１とリードフレーム３２の間に、封止材７１とは異なる材料の絶縁材を設けてもよい。
【００５２】
図２および図３に示すように、導体４５の上方において、リードフレーム３１とリードフレーム３２とを対向させることで、下アームモジュール１３を小型化することが可能になるとともに、導体４５の長さを短くすることができ、寄生インダクタンスを低減することができる。すなわち、対向配置部８１を、半導体チップ１７、１９、２１に対して、基板４１が配置されている側とは反対側に配置することで、寄生インダクタンスを低減することができる。
【００５３】
また、図７および図８に示すように、リードフレーム３１の代わりに、リードフレーム３４を適用してもよい。リードフレーム３４では、リードフレーム３１の形状と比べて、折り曲げ部分が設けられている。リードフレーム３４に折り曲げ部を設けることで、半導体チップ１７、１９、２１上では、対向配置部８１において、リードフレーム３４とリードフレーム３２との間の距離として、２つの異なる距離が設定される。
【００５４】
これにより、リードフレーム３４とリードフレーム３２との間の相互インダクタンスＭＡと相互インダクタンスＭＢとを個々に調整することができ、より細かな自己インダクタンスの調整が可能になる。なお、折り曲げ部を有するリードフレーム３４とリードフレーム３２との間の距離を調整する他に、リードフレーム３１、３２の幅を調整することによって、自己インダクタンスＬＡ、ＬＢ、ＬＣ（図５参照）を調整してもよい。
【００５５】
さらに、上述した半導体モジュール１（下アームモジュール１３）では、半導体チップ１７、１９、２１が一方向（Ｘ軸方向）に１列で配置されている場合を例に挙げて説明した。半導体チップの配置としては、３つ以上の半導体チップが一方向に配列されていれば、１列に限られず、複数の列にわたって半導体チップを配置させた構造であってもよい。
【００５６】
ところで、半導体チップとして、たとえば、シリコン（Ｓｉ）と比較して、バンドギャップが大きいワイドバンドギャップ半導体を適用した半導体チップがある。ワイドバンドギャップ半導体を適用した半導体モジュールでは、製造上の理由により、小型の多数の半導体チップを電気的に並列に接続して使用することが多い。また、半導体モジュールの電力損失を低減させるため、スイッチング速度を上げて使用することが多い。
【００５７】
このため、式（１）、式（２）および式（３）のそれぞれに示されているｄＩ／ｄｔの値が大きくなり、従来の半導体モジュールの構成では、シリコン（Ｓｉ）の半導体チップと比べて、各半導体チップを流れる電流にばらつきが生じ、電流が不均一になりやすい。したがって、上述した半導体モジュール１としては、ワイドバンドギャップ半導体を適用した半導体チップを搭載した場合に、より有効とされる。
【００５８】
実施の形態２．
ここでは、半導体モジュールの一部である下アームモジュールの第２例について説明する。
【００５９】
図９および図１０に示すように、下アームモジュール１３では、リードフレーム３５とリードフレーム３６とが配置されている。リードフレーム３５は、半導体チップ１７、１９、２１のそれぞれに電気的に接続されている。リードフレーム３６は、リードフレーム３５の半導体チップ２１側の端部にまで延在している。リードフレーム３６は、半導体チップ１９と半導体チップ２１との中間に位置するリードフレーム３５の部分からリードフレーム３５の端部に至るまで、リードフレーム３５に接合されている。
【００６０】
リードフレーム３５とリードフレーム３６とが、距離を隔てて互いに対向している部分が対向配置部８１となる。リードフレーム３６が、半導体チップ１９と半導体チップ２１との中間に位置するリードフレーム３５の部分から、接合材６６によって半導体チップ２１に接合されているリードフレーム３５の部分にわたり、リードフレーム３５に接合されている箇所が非対向配置部８３となる。なお、これ以外の構成については、図２および図３に示す半導体モジュール１（下アームモジュール１３）の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
【００６１】
上述した半導体モジュール１についても、前述した半導体モジュール１の場合と同様に、半導体チップ１７、１９、２１のそれぞれのソース側の電圧を求めて、式（６）に対応する関係式と式（９）に対応する関係式とを導くことができる。その関係式に基づいて対向配置部８１と非対向配置部８３とを設定することで、半導体チップ１７、１９、２１のそれぞれを流れる電流を均一化することができる。
【００６２】
なお、上述した半導体モジュール１では、リードフレーム３６が、半導体チップ１９と半導体チップ２１との中間に位置するリードフレーム３５の部分からリードフレーム３５の端部に至るまで、リードフレーム３５に接合されている構造について説明した。このような構造の代わりに、リードフレーム３６がリードフレーム３５に接合されている箇所を一体化させたバスバーを適用してもよい。
【００６３】
また、図１１および図１２に示すように、リードフレーム３６の代わりに、リードフレーム３７を適用してもよい。リードフレーム３７に折り曲げ部を設けることで、半導体チップ１７、１９、２１上では、対向配置部８１において、リードフレーム３７とリードフレーム３５との間の距離として、２つの異なる距離が設定される。
【００６４】
これにより、リードフレーム３７とリードフレーム３５との間の相互インダクタンスＭＡと相互インダクタンスＭＢとを個々に調整することができ、より細かな自己インダクタンスの調整が可能になる。なお、折り曲げ部を有するリードフレーム３７とリードフレーム３５との間の距離を調整する他に、リードフレーム３７、３５の幅を調整することによって、自己インダクタンスＬＡ、ＬＢ、ＬＣ（図５参照）を調整してもよい。
【００６５】
さらに、実施の形態１において説明したのと同様に、上述した半導体モジュール１としては、ワイドバンドギャップ半導体を適用した半導体チップを搭載した場合に、より有効とされる。
【００６６】
実施の形態３．
ここでは、半導体モジュールの一部である下アームモジュールの第３例について説明する。
【００６７】
図１３および図１４に示すように、下アームモジュール１３では、リードフレーム３８とリードフレーム３９とが配置されている。リードフレーム３８は、第１部３８ａ、第２部３８ｂおよび第３部３８ｃから形成されている。第１部３８ａは、Ｙ軸方向に幅を有し、Ｘ軸方向に延在する。第２部３８ｂも、Ｙ軸方向に幅を有し、Ｘ軸方向に延在する。
【００６８】
第３部３８ｃは、Ｚ軸方向に幅を有し、Ｘ軸方向に延在する。第３部３８ｃは、第１部３８ａおよび第２部３８ｂに対して、約９０°折り曲げられている。リードフレーム３９は、Ｚ軸方向に幅を有し、Ｘ軸方向に延在する。
【００６９】
第１部３８ａは、接合材６４によって半導体チップ１７に接合されているとともに、接合材６５によって半導体チップ１９に接合されている。第２部３８ｂは、接合材６６によって半導体チップ２１に接合されている。第３部３８ｃは、接合材６９によってリードフレーム３９に接合されている。
【００７０】
図１５および図１６に示すように、第３部３８ｃとリードフレーム３９とが互いに対向している箇所が対向配置部８１となる。第１部３８ａとリードフレーム３９とが交差するように配置されている箇所が、非対向配置部８３となる。
【００７１】
上述した半導体モジュール１についても、実施の形態１において説明した半導体モジュール１の場合と同様に、半導体チップ１７、１９、２１のそれぞれのソース側の電圧を求めて、式（６）に対応する関係式と式（９）に対応する関係式とを導くことができる。その関係式に基づいて対向配置部８１と非対向配置部８３とを設定することで、半導体チップ１７、１９、２１のそれぞれを流れる電流を均一化することができる。
【００７２】
さらに、リードフレーム３８の第３部３８ｃとリードフレーム３９とが対向する面を変え、また、リードフレーム３８の第１部３８ａの形状を変更することで、自己インダクタンスを半導体チップ１７、１９、２１ごとに調整しやすくなるだけでなく、上アームモジュールへの適用も容易となる利点がある。
【００７３】
また、上述した半導体モジュール１では、リードフレーム３８の第３部３８ｃとリードフレーム３９とが接合材６９によって接合された場合について説明したが、リードフレーム３８の第３部３８ｃとリードフレーム３９とを溶接によって接合してもよい。また、一体化させたリードフレーム（バスバー）を用いてもよい。
【００７４】
また、上述した半導体モジュール１（下アームモジュール１３）では、半導体チップ１７、１９、２１が一方向（Ｘ軸方向）に１列で配置されている場合を例に挙げて説明したが、３つ以上の半導体チップが一方向に配列されていれば、１列に限られず、複数の列にわたって半導体チップを配置させた構造であってもよい。
【００７５】
さらに、実施の形態１において説明したのと同様に、上述した半導体モジュール１としては、ワイドバンドギャップ半導体を適用した半導体チップを搭載した場合に、より有効とされる。
【００７６】
なお、各実施の形態では、基材として、絶縁体４３および導体４５、４７を有する基板４１を例に挙げて説明した。基材としては、このような基板４１に限られるものではなく、導体および絶縁体の少なくともいずれかを含むものであればよく、たとえば、絶縁シートでもよいし、導電板等でもよい。
【００７７】
実施の形態４．
ここでは、上述した実施の形態１〜３に係る半導体モジュール１を適用した電力変換装置について説明する。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本発明を適用した場合について説明する。
【００７８】
図１７は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。図１７に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のものにより構成することが可能であり、たとえば、直流系統、太陽電池、蓄電池により構成することができる。また、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータにより構成してもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
【００７９】
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１７に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
【００８０】
負荷３００は、電力変換装置２００から供給された交流電力によって駆動する三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
【００８１】
以下、電力変換装置２００の詳細について説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えている（いずれも図示せず）。スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力が交流電力に変換されて、負荷３００に供給される。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子と、必要に応じてそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。
【００８２】
主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかに、上述した実施の形態１〜３のいずれかに係る半導体モジュール１を、半導体モジュール２０２として構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
【００８３】
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えているが、駆動回路は半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
【００８４】
制御回路２０３は、負荷３００に所望の電力が供給されるように、主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるように、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
【００８５】
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子および還流ダイオードのすくなくともいずれかに、実施の形態１〜３のいずれかに係る半導体モジュール１を半導体モジュール２０２として適用するため、電力変換装置の信頼性を向上させることができる。
【００８６】
本実施の形態では、２レベルの三相インバータに本発明を適用する例について説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが、３レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には、単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合には、ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本発明を適用することも可能である。
【００８７】
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触器給電システムの電源装置として用いることもでき、さらには、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
【００８８】
なお、各実施の形態において説明した半導体モジュールについては、必要に応じて種々組み合わせることが可能である。
【００８９】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９０】
本発明は、ダイレクトリードボンディング構造を有する半導体モジュールに有効に利用される。
【符号の説明】
【００９１】
１  半導体モジュール、３  上アームモジュール、５  上アーム素子、７、９、１１、１７、１９、２１  半導体チップ、１３  下アームモジュール、１５  下アーム素子、３１、３２、３３、３４、３５、３６、３７、３８、３９  リードフレーム、４１  基板、４３  絶縁体、４５、４７  導体、６１、６２、６３、６４、６５、６６、６７、６８、６９  接合材、７１  封止材、７３  ヒートシンク、８１  対向配置部、８３  非対向配置部、Ｐ、Ｎ  端子、ＡＣ  外部端子、Ｇ  ゲート電極、Ｓ  ソース電極。
【図１】
2019229894.tif 000003
【図２】
2019229894.tif 000004
【図３】
2019229894.tif 000005
【図４】
2019229894.tif 000006
【図５】
2019229894.tif 000007
【図６】
2019229894.tif 000008
【図７】
2019229894.tif 000009
【図８】
2019229894.tif 000010
【図９】
2019229894.tif 000011
【図１０】
2019229894.tif 000012
【図１１】
2019229894.tif 000013
【図１２】
2019229894.tif 000014
【図１３】
2019229894.tif 000015
【図１４】
2019229894.tif 000016
【図１５】
2019229894.tif 000017
【図１６】
2019229894.tif 000018
【図１７】
2019229894.tif 000019
【手続補正書】
【提出日】平成30年11月19日(2018.11.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
主面を有し、導体および絶縁体の少なくともいずれかを含む基材と、
前記基材の前記主面にそれぞれ搭載された複数の半導体チップと、
複数の前記半導体チップを電気的に並列に接続する態様で、複数の前記半導体チップのそれぞれに電気的に接続された第１配線導体と、
前記第１配線導体と電気的に接続された第２配線導体と、
を有し、
前記第１配線導体および前記第２配線導体では、
前記第１配線導体と前記第２配線導体とが互いに対向するように配置されている対向配置部と、
前記第１配線導体と前記第２配線導体とが互いに対向しないように配置されている非対向配置部と
が設けられ、
前記対向配置部は、複数の前記半導体チップのうちの隣り合う半導体チップに跨るように位置する、半導体モジュール。
【請求項２】
前記対向配置部および前記非対向配置部では、前記第１配線導体と前記第２配線導体とが互いに対向している部分の面積は、前記第１配線導体と前記第２配線導体とが互いに対向していない部分の面積よりも大きい、請求項１記載の半導体モジュール。
【請求項３】
前記対向配置部は、前記半導体チップに対して、前記基材が位置する側とは反対の側に位置する、請求項１記載の半導体モジュール。
【請求項４】
複数の前記半導体チップは、前記基材の前記主面において一方向に沿って配置され、
前記主面を平面視した状態では、前記第１配線導体および前記第２配線導体は、前記一方向に沿って配置された、請求項１記載の半導体モジュール。
【請求項５】
前記基材の前記主面を平面視した状態では、前記対向配置部と前記非対向配置部とは、一方向に沿って配置された、請求項１記載の半導体モジュール。
【請求項６】
前記第１配線導体と前記第２配線導体との間に絶縁体が充填された、請求項１記載の半導体モジュール。
【請求項７】
前記半導体チップは、ワイドバンドギャップ半導体を含む、請求項１記載の半導体モジュール。
【請求項８】
主面を有し、導体および絶縁体の少なくともいずれかを含む基材と、
前記基材の前記主面にそれぞれ搭載された複数の半導体チップと、
複数の前記半導体チップを電気的に並列に接続する態様で、複数の前記半導体チップのそれぞれに電気的に接続された第１配線導体と、
前記第１配線導体と電気的に接続された第２配線導体と、
を有し、
前記第１配線導体および前記第２配線導体では、
前記第１配線導体と前記第２配線導体とが互いに対向するように配置されている対向配置部と、
前記第１配線導体と前記第２配線導体とが互いに対向しないように配置されている非対向配置部と
が設けられ、
前記第１配線導体は、
第１平面上に位置する第１配線導体第１部と
前記第１平面と交差する第２平面上に位置する第１配線導体第２部と
を含み、
前記第２配線導体は、前記第２平面と対向する第３平面上に位置し、
前記対向配置部では、前記第１配線導体第２部と前記第２配線導体とが対向し、
前記非対向配置部では、前記第１配線導体第１部と前記第２配線導体とが、互いに交差する態様で配置されている、半導体モジュール。
【請求項９】
前記対向配置部では、前記第１配線導体第２部および前記第２配線導体は、前記基材の前記主面に交差するように位置し、
前記非対向配置部では、前記第１配線導体第１部は、前記基材の前記主面に平行に位置する、請求項８記載の半導体モジュール。
【請求項１０】
主面を有し、導体および絶縁体の少なくともいずれかを含む基材と、
前記基材の前記主面にそれぞれ搭載された複数の半導体チップと、
複数の前記半導体チップを電気的に並列に接続する態様で、複数の前記半導体チップのそれぞれに電気的に接続された第１配線導体と、
前記第１配線導体と電気的に接続された第２配線導体と、
を有し、
前記第１配線導体および前記第２配線導体では、
前記第１配線導体と前記第２配線導体とが互いに対向するように配置されている対向配置部と、
前記第１配線導体と前記第２配線導体とが互いに対向しないように配置されている非対向配置部と
が設けられ、
前記対向配置部では、
前記第１配線導体と前記第２配線導体とが、第１距離を隔てられている第１部分と、
前記第１配線導体と前記第２配線導体とが、前記第１距離とは異なる第２距離を隔てられている第２部分と
が設けられた、半導体モジュール。
【請求項１１】
請求項１〜１０のいずれか１項に記載の半導体パワーモジュールを有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と
を備えた電力変換装置。
【手続補正書】
【提出日】平成31年3月14日(2019.3.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
主面を有し、導体および絶縁体の少なくともいずれかを含む基材と、
前記基材の前記主面にそれぞれ搭載された複数の半導体チップと、
複数の前記半導体チップを電気的に並列に接続する態様で、複数の前記半導体チップのそれぞれに電気的に接続された第１配線導体と、
前記第１配線導体と電気的に接続された第２配線導体と、
を有し、
前記第１配線導体および前記第２配線導体では、
前記第１配線導体と前記第２配線導体とが互いに対向するように配置されている対向配置部と、
前記第１配線導体と前記第２配線導体とが互いに対向しないように配置されている非対向配置部と
が設けられ、
前記対向配置部は、複数の前記半導体チップのうちの隣り合う半導体チップに跨るように位置し、
前記非対向配置部では、前記第２配線導体は、第１配線導体における、隣り合う半導体チップの中間に位置する箇所に接続された、半導体モジュール。
【請求項２】
前記対向配置部および前記非対向配置部では、前記第１配線導体と前記第２配線導体とが互いに対向している部分の面積は、前記第１配線導体と前記第２配線導体とが互いに対向していない部分の面積よりも大きい、請求項１記載の半導体モジュール。
【請求項３】
前記対向配置部は、前記半導体チップに対して、前記基材が位置する側とは反対の側に位置する、請求項１記載の半導体モジュール。
【請求項４】
複数の前記半導体チップは、前記基材の前記主面において一方向に沿って配置され、
前記主面を平面視した状態では、前記第１配線導体および前記第２配線導体は、前記一方向に沿って配置された、請求項１記載の半導体モジュール。
【請求項５】
前記基材の前記主面を平面視した状態では、前記対向配置部と前記非対向配置部とは、一方向に沿って配置された、請求項１記載の半導体モジュール。
【請求項６】
前記第１配線導体と前記第２配線導体との間に絶縁体が充填された、請求項１記載の半導体モジュール。
【請求項７】
前記半導体チップは、ワイドバンドギャップ半導体を含む、請求項１記載の半導体モジュール。
【請求項８】
主面を有し、導体および絶縁体の少なくともいずれかを含む基材と、
前記基材の前記主面にそれぞれ搭載された複数の半導体チップと、
複数の前記半導体チップを電気的に並列に接続する態様で、複数の前記半導体チップのそれぞれに電気的に接続された第１配線導体と、
前記第１配線導体と電気的に接続された第２配線導体と、
を有し、
前記第１配線導体および前記第２配線導体では、
前記第１配線導体と前記第２配線導体とが互いに対向するように配置されている対向配置部と、
前記第１配線導体と前記第２配線導体とが互いに対向しないように配置されている非対向配置部と
が設けられ、
前記第１配線導体は、
第１平面上に位置する第１配線導体第１部と
前記第１平面と交差する第２平面上に位置する第１配線導体第２部と
を含み、
前記第２配線導体は、前記第２平面と対向する第３平面上に位置し、
前記対向配置部では、前記第１配線導体第２部と前記第２配線導体とが対向し、
前記非対向配置部では、前記第１配線導体第１部と前記第２配線導体とが、互いに交差する態様で配置されている、半導体モジュール。
【請求項９】
前記対向配置部では、前記第１配線導体第２部および前記第２配線導体は、前記基材の前記主面に交差するように位置し、
前記非対向配置部では、前記第１配線導体第１部は、前記基材の前記主面に平行に位置する、請求項８記載の半導体モジュール。
【請求項１０】
主面を有し、導体および絶縁体の少なくともいずれかを含む基材と、
前記基材の前記主面にそれぞれ搭載された複数の半導体チップと、
複数の前記半導体チップを電気的に並列に接続する態様で、複数の前記半導体チップのそれぞれに電気的に接続された第１配線導体と、
前記第１配線導体と電気的に接続された第２配線導体と、
を有し、
前記第１配線導体および前記第２配線導体では、
前記第１配線導体と前記第２配線導体とが互いに対向するように配置されている対向配置部と、
前記第１配線導体と前記第２配線導体とが互いに対向しないように配置されている非対向配置部と
が設けられ、
前記対向配置部では、
前記第１配線導体と前記第２配線導体とが、第１距離を隔てられている第１部分と、
前記第１配線導体と前記第２配線導体とが、前記第１距離とは異なる第２距離を隔てられている第２部分と
が設けられ、
前記第１配線導体と前記第２配線導体との間を含む態様で、前記第１配線導体および前記第２配線導体を封止する封止材が充填された、半導体モジュール。
【請求項１１】
前記非対向配置部では、前記第２配線導体は、第１配線導体における、隣り合う半導体チップの中間に位置する箇所に接続された、請求項１０記載の半導体モジュール。
【請求項１２】
請求項１〜１１のいずれか１項に記載の半導体パワーモジュールを有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と
を備えた電力変換装置。
【国際調査報告】
2019229894.tif 000020
2019229894.tif 000021
2019229894.tif 000022
2019229894.tif 000023