(57)【要約】  半導体基板と、半導体基板に設けられた活性部と、半導体基板の上面において活性部および半導体基板の外周端との間に設けられたエッジ終端構造部とを備え、活性部は、トランジスタ部と、半導体基板の上面において予め定められた第１方向においてトランジスタ部と交互に配置されたダイオード部とを有し、エッジ終端構造部において半導体基板の内部に設けられ、第１方向において少なくとも２つ以上のダイオード部と対向する範囲に連続して設けられた端部ライフタイム制御部を更に備える半導体装置を提供する。
2019098271.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に設けられた活性部と、
前記半導体基板の上面において前記活性部および前記半導体基板の外周端との間に設けられたエッジ終端構造部と
を備え、
前記活性部は、
トランジスタ部と、
前記半導体基板の上面において予め定められた第１方向において前記トランジスタ部と交互に配置されたダイオード部と
を有し、
前記エッジ終端構造部において前記半導体基板の内部に設けられ、前記第１方向において少なくとも２つ以上の前記ダイオード部と対向する範囲に連続して設けられた端部ライフタイム制御部を更に備える半導体装置。
【請求項２】
前記端部ライフタイム制御部は、前記半導体基板の上面と平行な面において前記活性部を囲んで環状に設けられている
請求項１に記載の半導体装置。
【請求項３】
前記ダイオード部において前記半導体基板の内部に設けられた活性部ライフタイム制御部を更に備え、
前記半導体基板の上面と平行な面において、前記端部ライフタイム制御部と前記活性部ライフタイム制御部とが、前記第１方向と垂直な第２方向において連続している
請求項１または２に記載の半導体装置。
【請求項４】
前記端部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも上側に配置された上側端部ライフタイム制御部を有する
請求項３に記載の半導体装置。
【請求項５】
前記活性部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも上側に配置された上側活性部ライフタイム制御部を有し、
前記第１方向において、前記上側活性部ライフタイム制御部と前記上側端部ライフタイム制御部とが連続していない
請求項４に記載の半導体装置。
【請求項６】
前記活性部の前記第１方向における端部には前記トランジスタ部が配置されており、
前記上側端部ライフタイム制御部は、前記第１方向の端部に設けられた前記トランジスタ部の少なくも一部と重ならないように配置されている
請求項４または５に記載の半導体装置。
【請求項７】
前記端部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも下側に配置された下側端部ライフタイム制御部を有する
請求項４から６のいずれか一項に記載の半導体装置。
【請求項８】
前記活性部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも下側に配置された下側活性部ライフタイム制御部を有し、
前記第２方向において、前記下側活性部ライフタイム制御部と前記下側端部ライフタイム制御部とが連続している
請求項７に記載の半導体装置。
【請求項９】
前記活性部の前記第１方向における端部には前記トランジスタ部が配置されており、
前記下側端部ライフタイム制御部は、前記第１方向の端部に設けられた前記トランジスタ部の少なくも一部と重ならないように配置されている
請求項７または８に記載の半導体装置。
【請求項１０】
前記活性部の前記第１方向における端部には前記トランジスタ部が配置されており、
前記下側端部ライフタイム制御部は、前記第１方向の端部に設けられた前記トランジスタ部の全体と重なるように配置されている
請求項７または８に記載の半導体装置。
【請求項１１】
前記ダイオード部は、前記半導体基板の内部において前記半導体基板の下面に接して設けられたカソード領域を有し、
前記半導体基板の上面と平行な面において、前記下側端部ライフタイム制御部は前記カソード領域と重ならない領域に配置されている
請求項７から１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記第１方向と垂直な第２方向における前記下側端部ライフタイム制御部の端部と、前記第２方向における前記カソード領域の端部とは対向して配置されている
請求項１１に記載の半導体装置。
【請求項１３】
前記活性部における前記半導体装置の上面の上方に設けられたゲートランナーを更に備え、
前記活性部ライフタイム制御部は、前記ゲートランナーの下方にもれている
請求項３から１２のいずれか一項に記載の半導体装置。
【請求項１４】
前記活性部の前記第１方向における端部に設けられた前記トランジスタ部の前記第１方向における幅は、他の前記トランジスタ部の幅よりも大きい
請求項６、９および１０のいずれか一項に記載の半導体装置。
【請求項１５】
前記活性部の前記第１方向における端部に設けられた前記トランジスタ部の前記第１方向における幅は、他の前記トランジスタ部の幅よりも小さい
請求項６、９および１０のいずれか一項に記載の半導体装置。
【請求項１６】
前記端部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも下側に配置された下側端部ライフタイム制御部を有し、且つ、前記半導体基板の中央よりも上側に配置された上側端部ライフタイム制御部を有さない
請求項１から３のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置として、同一の半導体基板に絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）と、還流ダイオード（ＦＷＤ）等のダイオードとを設けた逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ）が知られている（例えば、特許文献１参照）。
特許文献１  特開平１１−９７７１５号公報
【解決しようとする課題】
【０００３】
半導体装置においては、ターンオフ耐量等の特性を向上させることが好ましい。
【一般的開示】
【０００４】
上記課題を解決するために、本発明の第１の態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板に設けられた活性部を備えてよい。半導体装置は、半導体基板の上面において活性部および半導体基板の外周端との間に設けられたエッジ終端構造部を備えてよい。活性部は、トランジスタ部を有してよい。活性部は、半導体基板の上面において予め定められた第１方向においてトランジスタ部と交互に配置されたダイオード部を有してよい。半導体装置は、エッジ終端構造部において半導体基板の内部に設けられ、第１方向において少なくとも２つ以上のダイオード部と対向する範囲に連続して設けられた端部ライフタイム制御部を備えてよい。
【０００５】
端部ライフタイム制御部は、半導体基板の上面と平行な面において活性部を囲んで環状に設けられていてよい。半導体装置は、ダイオード部において半導体基板の内部に設けられた活性部ライフタイム制御部を備えてよい。半導体基板の上面と平行な面において、端部ライフタイム制御部と活性部ライフタイム制御部とが、第１方向と垂直な第２方向において連続していてよい。
【０００６】
端部ライフタイム制御部は、半導体基板の上面と垂直な深さ方向において、半導体基板の中央よりも上側に配置された上側端部ライフタイム制御部を有してよい。活性部ライフタイム制御部は、半導体基板の上面と垂直な深さ方向において、半導体基板の中央よりも上側に配置された上側活性部ライフタイム制御部を有してよい。第１方向において、上側活性部ライフタイム制御部と上側端部ライフタイム制御部とが連続していなくてよい。
【０００７】
活性部の第１方向における端部にはトランジスタ部が配置されていてよい。上側端部ライフライム制御部は、第１方向の端部に設けられたトランジスタ部の少なくも一部と重ならないように配置されていてよい。
【０００８】
端部ライフタイム制御部は、半導体基板の上面と垂直な深さ方向において、半導体基板の中央よりも下側に配置された下側端部ライフタイム制御部を有してよい。活性部ライフタイム制御部は、半導体基板の上面と垂直な深さ方向において、半導体基板の中央よりも下側に配置された下側活性部ライフタイム制御部を有してよい。第１方向において、下側活性部ライフタイム制御部と下側端部ライフタイム制御部とが連続していてよい。端部ライフタイム制御部は、半導体基板の中央よりも上側に配置された上側端部ライフタイム制御部を有さなくてよい。
【０００９】
下側端部ライフライム制御部は、第１方向の端部に設けられたトランジスタ部の少なくも一部と重ならないように配置されていてよい。下側端部ライフライム制御部は、第１方向の端部に設けられたトランジスタ部の全体と重なるように配置されていてよい。
【００１０】
ダイオード部は、半導体基板の内部において半導体基板の下面に接して設けられたカソード領域を有してよい。半導体基板の上面と平行な面において、下側端部ライフタイム制御部はカソード領域と重ならない領域に配置されていてよい。
【００１１】
第１方向と垂直な第２方向における下側端部ライフタイム制御部の端部と、第２方向におけるカソード領域の端部とは対向して配置されていてよい。半導体装置は、活性部における半導体装置の上面の上方に設けられたゲートランナーを備えてよい。活性部ライフタイム制御部は、ゲートランナーの下方にも設けられていてよい。
【００１２】
活性部の第１方向における端部に設けられたトランジスタ部の第１方向における幅は、他のトランジスタ部の幅よりも大きくてよい。活性部の第１方向における端部に設けられたトランジスタ部の第１方向における幅は、他のトランジスタ部の幅よりも小さくてよい。
【００１３】
本発明の第２の態様においては、半導体基板と、半導体基板に設けられたトランジスタ部と、半導体基板の上面において予め定められた第１方向においてトランジスタ部と交互に配置されたダイオード部とを有し、Ｘ軸方向に配列されたトランジスタ部７０のうち、第１方向における端部に設けられたトランジスタ部の第１方向における幅が、他のトランジスタ部の幅と異なっている半導体装置を提供する。
【００１４】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一つの実施形態に係る半導体装置１００の上面の構造を示す図である。
【図２】半導体基板１０の内部に設けられるライフタイム制御部の配置例を示す図である。
【図３】図１における領域１３０の近傍を拡大した図である。
【図４】図２におけるＡ−Ａ断面の一例を示す図である。
【図５】図２におけるＢ−Ｂ断面の一例を示す図である。
【図６】図２におけるＣ−Ｃ断面の一例を示す図である。
【図７】半導体基板１０の内部に設けられるライフタイム制御部の配置例を示す図である。
【図８Ａ】図７におけるＡ−Ａ断面の一例を示す図である。
【図８Ｂ】図８ＡのＥ−Ｅ断面における上側端部ライフタイム制御部１５０および下側端部ライフタイム制御部１６０のライフタイムキラー濃度分布の一例を示す図である。
【図９】図７におけるＢ−Ｂ断面の一例を示す図である。
【図１０】図７におけるＣ−Ｃ断面の一例を示す図である。
【図１１】図７における領域１３２の拡大図である。
【図１２】図１１におけるＤ−Ｄ断面を示す図である。
【図１３】上側端部ライフタイム制御部１５０の他の例を示す図である。
【図１４】上側活性部ライフタイム制御部１５２の他の例を示す図である。
【図１５】下側端部ライフタイム制御部１６０および下側活性部ライフタイム制御部１６２の他の例を示す図である。
【図１６】下側端部ライフタイム制御部１６０の他の例を示す図である。
【図１７】Ｂ−Ｂ断面の他の例を示す図である。
【図１８】Ａ−Ａ断面の他の例を示す図である。
【図１９Ａ】ライフタイム制御部の他の配置例を示す図である。
【図１９Ｂ】図１９ＡにおけるＢ−Ｂ断面を示す図である。
【図１９Ｃ】図１９ＡにおけるＡ−Ａ断面を示す図である。
【図２０】半導体装置１００の上面構造の他の例を示す図である。
【図２１】半導体装置１００の上面構造を示す図である。
【図２２】図２０に示した領域１３４を拡大した上面図である。
【図２３】図２２におけるＦ−Ｆ断面の一例を示す図である。
【図２４】図２１におけるＧ−Ｇ断面の一例を示す図である。
【図２５】図２０におけるＧ−Ｇ断面の一例を示す図である。
【発明を実施するための形態】
【００１６】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１７】
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
【００１８】
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の上面と垂直な深さ方向をＺ軸とする。
【００１９】
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。また、本明細書においてＰ＋型（またはＮ＋型）と記載した場合、Ｐ型（またはＮ型）よりもドーピング濃度が高いことを意味し、Ｐ−型（またはＮ−型）と記載した場合、Ｐ型（またはＮ型）よりもドーピング濃度が低いことを意味する。
【００２０】
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度とする場合がある。
【００２１】
図１は、本発明の一つの実施形態に係る半導体装置１００の上面の構造を示す図である。半導体装置１００は、半導体基板１０を備える。半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。本明細書では、上面視における半導体基板１０の外周の端部を、外周端１４０とする。上面視とは、半導体基板１０の上面側からＺ軸と平行に見た場合を指す。
【００２２】
半導体装置１００は、活性部１２０およびエッジ終端構造部９０を備える。活性部１２０は、半導体装置１００をオン状態に制御した場合に半導体基板１０の上面と下面との間で主電流が流れる領域である。つまり、半導体基板１０の上面から下面、または下面から上面に、半導体基板１０の内部を深さ方向に電流が流れる領域である。
【００２３】
活性部１２０には、トランジスタ部７０およびダイオード部８０が設けられている。本明細書では、トランジスタ部７０およびダイオード部８０をそれぞれ素子部または素子領域と称する場合がある。素子部が設けられた領域を活性部１２０としてよい。なお、半導体基板１０の上面視において２つの素子部に挟まれた領域も活性部１２０とする。
【００２４】
図１の例では、素子部に挟まれてゲートランナー４８が設けられている領域も活性部１２０に含めている。活性部１２０は、半導体基板１０の上面視においてエミッタ電極が設けられた領域、および、エミッタ電極が設けられた領域に挟まれた領域とすることもできる。図１の例では、トランジスタ部７０およびダイオード部８０の上方にエミッタ電極が設けられる。
【００２５】
トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。ダイオード部８０は、半導体基板１０の上面において、予め定められた第１方向においてトランジスタ部７０と交互に配置されている。第１方向は、図１におけるＸ軸方向である。本明細書では第１方向を配列方向と称する場合がある。
【００２６】
それぞれのダイオード部８０には、半導体基板１０の下面に接する領域にＮ＋型のカソード領域が設けられている。図１において実線で示すダイオード部８０は、半導体基板１０の下面にカソード領域が設けられた領域である。本例の半導体装置１００において、半導体基板の下面に接する領域のうちカソード領域以外の領域は、Ｐ＋型のコレクタ領域である。
【００２７】
ダイオード部８０は、カソード領域をＺ軸方向に投影した領域である。トランジスタ部７０は、半導体基板１０の下面にコレクタ領域が設けられ、且つ、半導体基板１０の上面にＮ＋型のエミッタ領域を含む単位構造が周期的に設けられた領域である。Ｘ軸方向におけるダイオード部８０とトランジスタ部７０との境界は、カソード領域とコレクタ領域との境界である。本明細書では、カソード領域をＺ軸方向に投影した領域を、Ｙ軸方向に活性部１２０の端部まで伸ばした部分（図１において、ダイオード部８０の実線をＹ軸方向に延長した破線で示している）も、ダイオード部８０に含める。
【００２８】
活性部１２０において、Ｙ軸方向における両端には、トランジスタ部７０が設けられてよい。活性部１２０は、ゲートランナー４８によりＹ軸方向に分割されてよい。活性部１２０のそれぞれの分割領域には、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されている。
【００２９】
エッジ終端構造部９０は、半導体基板１０の上面において、活性部１２０と半導体基板１０の外周端１４０との間に設けられる。エッジ終端構造部９０は、半導体基板１０の上面において活性部１２０を囲むように環状に配置されてよい。本例のエッジ終端構造部９０は、半導体基板１０の外周端１４０に沿って配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
【００３０】
半導体基板１０の上面において、エッジ終端構造部９０および活性部１２０の間には、ゲート金属層５０が設けられている。ゲート金属層５０と半導体基板１０との間には層間絶縁膜が設けられているが、図１では省略している。
【００３１】
ゲート金属層５０は、半導体基板１０の上面視で、活性部１２０を囲うように設けられてよい。ゲート金属層５０は、活性部１２０の外に設けられるゲートパッド１１６と電気的に接続される。ゲートパッド１１６は、ゲート金属層５０と、活性部１２０との間に配置されてよい。ゲート金属層５０と活性部１２０との間には、エミッタ電極と電気的に接続されるエミッタパッド１１８等のパッドが設けられてよい。
【００３２】
ゲート金属層５０はアルミニウムまたはアルミニウム‐シリコン合金で形成されてよい。ゲート金属層５０は、トランジスタ部７０に電気的に接続され、トランジスタ部７０にゲート電圧を供給する。
【００３３】
ゲートランナー４８は、ゲート金属層５０と電気的に接続され、活性部１２０の上方まで延伸する。少なくとも一つのゲートランナー４８は、活性部１２０をＸ軸方向に横断して設けられてよい。ゲートランナー４８は、トランジスタ部７０にゲート電圧を供給する。ゲートランナー４８は、不純物がドーピングされたポリシリコン等の半導体材料で形成されてよく、金属で形成されてもよい。ゲートランナー４８は、半導体基板１０の上方または内部に設けられており、半導体基板１０とゲートランナー４８とは絶縁膜で絶縁されている。
【００３４】
本例の半導体装置１００は、温度センス部１１０、温度センス配線１１２および温度センスパッド１１４を備える。温度センス部１１０は、活性部１２０の上方に設けられる。温度センス部１１０は、半導体基板１０の上面視で、活性部１２０の中央に設けられてよい。温度センス部１１０は、活性部１２０の温度を検知する。温度センス部１１０は、単結晶または多結晶のシリコンで形成されるｐｎ型温度センスダイオードであってよい。
【００３５】
温度センス配線１１２は、半導体基板１０の上面視で、活性部１２０の上方に設けられる。温度センス配線１１２は、温度センス部１１０と接続される。温度センス配線１１２は、半導体基板１０の上面において活性部１２０と外周端１４０との間の領域まで延伸し、温度センスパッド１１４と接続される。温度センス配線１１２は、ｐｎ型温度センスダイオードのｐ型層に電気的に接続するアノード電極の配線１１２−１と、ｎ型層に電気的に接続するカソード電極の配線１１２−２とを含んでよい。温度センスパッド１１４は、アノードパッド１１４−１と、カソードパッド１１４−２とを含んでよい。
【００３６】
図２は、半導体基板１０の内部に設けられるライフタイム制御部の配置例を示す図である。図２においては、ライフタイム制御部が設けられる領域を、図１に示した上面図にハッチングを付して示している。図２においては、図１に示した符号の一部を省略している。
【００３７】
ライフタイム制御部は、半導体基板の内部に不純物を注入すること等により意図的にライフタイムキラーが形成された領域である。ライフタイムキラーは、キャリアの再結合中心であって、結晶欠陥であってよく、空孔、複空孔、これらと半導体基板１０を構成する元素との複合欠陥、転位、ヘリウム、ネオンなどの希ガス元素、白金などの金属元素などでよい。ライフタイム制御部は、半導体基板１０にヘリウム等を注入することで形成できる。
【００３８】
ライフタイム制御部は、エッジ終端構造部９０に設けられる端部ライフタイム制御部を含む。図２においては、端部ライフタイム制御部の一例として、上側端部ライフタイム制御部１５０を示している。上側端部ライフタイム制御部１５０は、エッジ終端構造部９０において半導体基板１０の内部に設けられる。また、上側端部ライフタイム制御部１５０は、Ｚ軸方向において半導体基板１０の中央と、半導体基板１０の上面との間に配置されている。
【００３９】
上側端部ライフタイム制御部１５０は、Ｘ軸方向において少なくとも２つ以上のダイオード部８０（例えばダイオード部８０Ａ、８０Ｂ）と対向する範囲１３１に連続して設けられている。これにより、半導体装置１００のターンオフ時（すなわち、トランジスタ部７０のターンオフ時）において、エッジ終端構造部９０からトランジスタ部７０のエミッタ領域に抜けるキャリアを減少させることができる。このため、半導体装置１００のターンオフ耐量が向上する。
【００４０】
図２の例では、上側端部ライフタイム制御部１５０は、半導体基板１０の上面と平行な面において活性部１２０を囲んで環状に設けられている。これにより、エッジ終端構造部９０からトランジスタ部７０のエミッタ領域に抜けるキャリアを更に減少させることができる。上側端部ライフタイム制御部１５０は、半導体基板１０の上面において活性部１２０から離れて配置されてよい。
【００４１】
ライフタイム制御部は、活性部１２０に設けられる活性部ライフタイム制御部を更に備えてよい。図２においては、活性部ライフタイム制御部の一例として、上側活性部ライフタイム制御部１５２を示している。上側活性部ライフタイム制御部１５２は、活性部１２０において半導体基板１０の内部に設けられる。また、上側活性部ライフタイム制御部１５２は、Ｚ軸方向において半導体基板１０の中央と、半導体基板１０の上面との間に配置されている。
【００４２】
本例の上側活性部ライフタイム制御部１５２の少なくとも一部は、ダイオード部８０に設けられる。上側活性部ライフタイム制御部１５２は、ダイオード部８０の全体と重なってよい。図２の例においては、上側活性部ライフタイム制御部１５２のＸ軸方向の幅は、ダイオード部８０のＸ軸方向の幅よりも大きい。
【００４３】
また、上側活性部ライフタイム制御部１５２は、半導体基板１０の上面と平行な面内で、第１方向と垂直な第２方向（本例ではＹ軸方向）において上側端部ライフタイム制御部１５０と連続している。なお、ライフタイム制御部が連続する（または接続する）とは、ほぼ同一濃度のライフタイムキラーが連続して設けられている状態を指してよく、ライフタイムキラーが設けられていない領域（例えば、半導体基板１０の深さ方向における中心領域）よりも高濃度のライフタイムキラーが連続して設けられている状態を指してもよい。ほぼ同一濃度とは、例えば２倍以内の濃度を指す。本例において第２方向はＹ軸方向である。上側活性部ライフタイム制御部１５２は、Ｙ軸方向において、活性部１２０を横断するように設けられてよい。この場合、上側端部ライフタイム制御部１５０のうち、Ｙ軸方向において対向する上側端部ライフタイム制御部１５０−１および１５０−２を接続するように、上側活性部ライフタイム制御部１５２が設けられる。
【００４４】
半導体基板１０の上面において、トランジスタ部７０の少なくとも一部の領域には、上側活性部ライフタイム制御部１５２が設けられていない。これにより、上側活性部ライフタイム制御部１５２に起因する、トランジスタ部７０におけるリーク電流を低減できる。
【００４５】
なおＸ軸方向において、上側活性部ライフタイム制御部１５２と上側端部ライフタイム制御部１５０とは、連続していなくてよい。つまり、上側活性部ライフタイム制御部１５２と上側端部ライフタイム制御部１５０との間に、上側のライフタイム制御部が設けられていない領域が存在する。当該領域は、Ｘ軸方向において活性部１２０の端部に設けられたトランジスタ部７０の上方の領域であってよい。つまり、上側端部ライフタイム制御部１５０および上側活性部ライフタイム制御部１５２は、活性部１２０のＸ軸方向端部のトランジスタ部７０の少なくとも一部分と重ならないように配置されている。これにより、トランジスタ部７０におけるリーク電流を低減できる。
【００４６】
図３は、図１における領域１３０の近傍を拡大した図である。本例の半導体装置１００は、半導体基板１０の内部に設けられ、且つ、半導体基板１０の上面に露出する、ガードリング９２、ゲートトレンチ部４０、ダミートレンチ部３０、Ｐ＋型のウェル領域１１、Ｎ＋型のエミッタ領域１２、Ｐ−型のベース領域１４およびＰ＋型のコンタクト領域１５を備える。本明細書では、ゲートトレンチ部４０またはダミートレンチ部３０を単にトレンチ部と称する場合がある。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は互いに分離して設けられる。
【００４７】
ゲート金属層５０の外側（Ｙ軸方向正側）には、エッジ終端構造部９０が配置されている。エッジ終端構造部９０は、上述したように１つ以上のガードリング９２を有してよい。ガードリング９２は、半導体基板１０の内部に設けられた、Ｐ型の領域である。ガードリング９２は、ゲート金属層５０の外側において、活性部１２０を囲んで環状に設けられる。
【００４８】
エミッタ電極５２およびゲート金属層５０と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図３では省略している。本例の層間絶縁膜には、コンタクトホール５６、コンタクトホール４９およびコンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。
【００４９】
エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５と半導体基板１０の上面との間には、酸化膜等の絶縁膜が設けられる。
【００５０】
ゲート金属層５０は、コンタクトホール４９を通って、ゲートランナー４８と接触する。なお図１においては、領域１３０におけるゲートランナー４８を省略している。活性部１２０の端部においては、ゲートランナー４８を介さずに、ゲート金属層５０とゲートトレンチ部４０とが接続されてもよい。
【００５１】
ゲートランナー４８は、不純物がドープされたポリシリコン等で形成される。ゲートランナー４８は、半導体基板１０の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲートランナー４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲートランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部４１まで設けられる。
【００５２】
ゲートランナー４８と半導体基板１０の上面との間には、酸化膜等の絶縁膜が設けられる。ゲートトレンチ部４０の先端部４１においてゲート導電部は半導体基板１０の上面に露出している。ゲート導電部の上方における絶縁膜には、ゲート導電部およびゲートランナー４８を接続するコンタクトホールが設けられている。なお、図３では平面視で、エミッタ電極５２とゲートランナー４８が重なっている箇所があるが、エミッタ電極５２とゲートランナー４８は図示しない絶縁膜を挟んで互いに電気的に絶縁している。
【００５３】
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
【００５４】
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、半導体基板１０の上面において所定の配列方向（本例ではＸ軸方向）に沿って所定の間隔で配列される。本例のトランジスタ部７０においては、配列方向に沿って１つ以上のゲートトレンチ部４０と、１つ以上のダミートレンチ部３０とが交互に設けられている。
【００５５】
本例のゲートトレンチ部４０は、配列方向と垂直な長手方向（本例ではＹ軸方向）に沿って直線状に延伸する２つの直線部３９と、２つの直線部３９を接続する先端部４１とを有してよい。先端部４１の少なくとも一部は、半導体基板１０の上面において曲線状に設けられることが好ましい。ゲートトレンチ部４０の２つの直線部３９において、長手方向に沿った直線形状の端である端部どうしを先端部４１が接続することで、直線部３９の端部における電界集中を緩和できる。本明細書では、ゲートトレンチ部４０のそれぞれの直線部３９を、一つのゲートトレンチ部４０として扱う。
【００５６】
少なくとも一つのダミートレンチ部３０は、ゲートトレンチ部４０のそれぞれの直線部３９の間に設けられる。これらのダミートレンチ部３０は、ゲートトレンチ部４０と同様に直線部２９および先端部３１を有してよい。他の例では、ダミートレンチ部３０は直線部２９を有し、先端部３１を有さなくてもよい。図３に示した例では、トランジスタ部７０において、ゲートトレンチ部４０の２つの直線部３９の間に、ダミートレンチ部３０の２つの直線部２９が配置されている。
【００５７】
ダイオード部８０においては、複数のダミートレンチ部３０が、半導体基板１０の上面においてＸ軸方向に沿って配置されている。ダイオード部８０におけるダミートレンチ部３０のＸＹ面における形状は、トランジスタ部７０に設けられたダミートレンチ部３０と同様であってよい。
【００５８】
ダミートレンチ部３０の先端部３１および直線部２９は、ゲートトレンチ部４０の先端部４１および直線部３９と同様の形状を有する。ダイオード部８０に設けられたダミートレンチ部３０と、トランジスタ部７０に設けられた直線形状のダミートレンチ部３０は、Ｙ軸方向における長さが同一であってよい。
【００５９】
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。ウェル領域１１と、コンタクトホール５４の長手方向の端のうちゲート金属層５０が設けられる側の端とは、ＸＹ面内において離れて設けられる。ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域はウェル領域１１に設けられる。ゲートトレンチ部４０の先端部４１のＺ軸方向における底部、ダミートレンチ部３０の先端部３１のＺ軸方向における底部は、ウェル領域１１に覆われていてよい。
【００６０】
トランジスタ部７０およびダイオード部８０のそれぞれには、各トレンチ部に挟まれたメサ部６０が１つ以上設けられる。メサ部６０とは、トレンチ部に挟まれた半導体基板１０の領域において、トレンチ部の最も深い底部よりも上面側の領域である。
【００６１】
各トレンチ部に挟まれたメサ部６０には、ベース領域１４が設けられる。ベース領域１４は、ウェル領域１１よりもドーピング濃度の低い第２導電型（Ｐ−型）である。
【００６２】
メサ部６０のベース領域１４の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が設けられる。本例のコンタクト領域１５はＰ＋型である。半導体基板１０の上面においてウェル領域１１は、コンタクト領域１５のうちＹ軸方向において最も端に配置されたコンタクト領域１５から、ゲート金属層５０の方向に離れて設けられてよい。半導体基板１０の上面において、ウェル領域１１とコンタクト領域１５との間には、ベース領域１４が露出している。
【００６３】
トランジスタ部７０においては、半導体基板１０の内部に設けられたドリフト領域よりもドーピング濃度が高い第１導電型のエミッタ領域１２が、メサ部６０−１の上面に選択的に設けられる。本例のエミッタ領域１２はＮ＋型である。エミッタ領域１２の半導体基板１０の深さ方向（−Ｚ軸方向）に接するベース領域１４のうち、ゲートトレンチ部４０に接する部分が、チャネル部として機能する。ゲートトレンチ部４０にオン電圧が印加されると、Ｚ軸方向においてエミッタ領域１２とドリフト領域との間に設けられたベース領域１４において、ゲートトレンチ部４０に接する部分に電子の反転層であるチャネルが形成される。ベース領域１４にチャネルが形成されることで、エミッタ領域１２とドリフト領域との間にキャリアが流れる。
【００６４】
本例では、各メサ部６０のＹ軸方向における両端部には、ベース領域１４−ｅが配置されている。本例では、それぞれのメサ部６０の上面において、ベース領域１４−ｅに対してメサ部６０の中央側で接する領域は、コンタクト領域１５である。また、ベース領域１４−ｅに対して、コンタクト領域１５とは逆側で接する領域はウェル領域１１である。
【００６５】
本例のトランジスタ部７０のメサ部６０−１においてＹ軸方向両端のベース領域１４−ｅに挟まれる領域には、コンタクト領域１５およびエミッタ領域１２がＹ軸方向に沿って交互に配置されている。コンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向においてメサ部６０−１を挟む一方のトレンチ部から、他方のトレンチ部まで設けられている。
【００６６】
トランジスタ部７０のメサ部６０のうち、ダイオード部８０との境界に設けられた１つ以上のメサ部６０−２には、メサ部６０−１のコンタクト領域１５よりも面積の大きいコンタクト領域１５が設けられている。メサ部６０−２にはエミッタ領域１２が設けられていなくてよい。本例のメサ部６０−２においては、ベース領域１４−ｅに挟まれた領域全体に、コンタクト領域１５が設けられている。
【００６７】
本例のトランジスタ部７０の各メサ部６０−１においてコンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。メサ部６０−２におけるコンタクトホール５４は、コンタクト領域１５の上方に設けられる。各メサ部６０においてコンタクトホール５４は、ベース領域１４−ｅおよびウェル領域１１に対応する領域には設けられていない。トランジスタ部７０の各メサ部６０におけるコンタクトホール５４は、Ｙ軸方向において同一の長さを有してよい。
【００６８】
ダイオード部８０において、半導体基板１０の下面と接する領域には、Ｎ＋型のカソード領域８２が設けられる。図３においては、カソード領域８２が設けられる領域を破線で示している。半導体基板１０の下面と接する領域においてカソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域が設けられてよい。
【００６９】
トランジスタ部７０は、Ｚ軸方向においてコレクタ領域と重なる領域のうち、コンタクト領域１５およびエミッタ領域１２が設けられたメサ部６０と、当該メサ部６０に接するトレンチ部とが設けられた領域であってよい。ただし、ダイオード部８０との境界におけるメサ部６０−２には、エミッタ領域１２に代えてコンタクト領域１５が設けられていてよい。
【００７０】
ダイオード部８０のメサ部６０−３の上面には、ベース領域１４が配置されている。ただし、ベース領域１４−ｅに接する領域には、コンタクト領域１５が設けられてもよい。コンタクト領域１５の上方で、コンタクトホール５４が終端している。なお、図３の例ではダイオード部８０が５つのメサ部６０−３とメサ部６０−３を挟む７つのダミートレンチ部３０を有しているが、ダイオード部８０におけるメサ部６０−３とダミートレンチ部３０の数はこれに限定されない。ダイオード部８０には、より多くのメサ部６０−３およびダミートレンチ部３０が設けられてよい。
【００７１】
図２に示したように、Ｘ軸方向においてダイオード部８０よりも広い範囲に、上側活性部ライフタイム制御部１５２が設けられてよい。図３では、上側活性部ライフタイム制御部１５２が設けられる範囲を矢印で示している。上側活性部ライフタイム制御部１５２は、トランジスタ部７０の領域のうち、Ｘ軸方向においてダイオード部８０に接する一部の領域にも設けられる。
【００７２】
上側活性部ライフタイム制御部１５２が、Ｘ軸方向においてトランジスタ部７０に設けられる長さＬ１は、例えば１００μｍ以上、１５０μｍ以下である。他の例では、Ｌ１は、半導体基板１０のＺ軸方向における厚みの１倍以上、１．５倍以下であってもよい。Ｌ１は、トランジスタ部７０のＸ軸方向における長さの１／５以下であってよく、１／１０以下であってもよい。
【００７３】
また、半導体装置１００は、下側活性部ライフタイム制御部１６２を有してもよい。下側活性部ライフタイム制御部１６２については後述する。図３においては、下側活性部ライフタイム制御部１６２が設けられるＸ軸方向の範囲を矢印で示している。下側活性部ライフタイム制御部１６２は、トランジスタ部７０の少なくとも一部の領域に設けられ、ダイオード部８０の少なくとも一部の領域には設けられていない。本例の下側活性部ライフタイム制御部１６２は、トランジスタ部７０およびダイオード部８０のＸ軸方向における境界と、トランジスタ部７０の一部およびダイオード部８０の一部を含む範囲に設けられている。
【００７４】
トランジスタ部７０における上側活性部ライフタイム制御部１５２の端部と、トランジスタ部７０における下側活性部ライフタイム制御部１６２の端部とのＸ軸方向の距離Ｌ２は、例えば５０μｍ以上、１００μｍ以下である。他の例では、距離Ｌ２は半導体基板１０のＺ軸方向における厚みの０．５倍以上、１．０倍以下であってもよい。
【００７５】
図４は、図２におけるＡ−Ａ断面の一例を示す図である。Ａ−Ａ断面は、ダイオード部８０、トランジスタ部７０およびエッジ終端構造部９０を含むＸＺ面と平行な断面である。
【００７６】
本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。層間絶縁膜３８は、半導体基板１０の上面のすくなくとも一部を覆って設けられる。層間絶縁膜３８には、コンタクトホール５４等の貫通孔が設けられている。コンタクトホール５４により、半導体基板１０の上面が露出する。層間絶縁膜３８は、ＰＳＧ、ＢＰＳＧ等のシリケートガラスであってよく、酸化膜または窒化膜等であってもよい。
【００７７】
エミッタ電極５２は、トランジスタ部７０およびダイオード部８０において、半導体基板１０および層間絶縁膜３８の上面に設けられる。エミッタ電極５２は、コンタクトホール５４の内部にも設けられており、コンタクトホール５４により露出する半導体基板１０の上面２１と接触している。
【００７８】
コレクタ電極２４は、半導体基板１０の下面２３に設けられる。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向（Ｚ軸方向）と称する。コレクタ電極２４からエミッタ電極５２に向かう方向をＺ軸方向の正方向とする。
【００７９】
上述したように、エッジ終端構造部９０には、上側端部ライフタイム制御部１５０が設けられている。また、ダイオード部８０の全体と、トランジスタ部７０の一部の領域には、上側活性部ライフタイム制御部１５２が設けられている。上側端部ライフタイム制御部１５０および上側活性部ライフタイム制御部１５２は、半導体基板１０の上面２１と垂直な深さ方向において、半導体基板１０の中央よりも上側に配置されている。上側端部ライフタイム制御部１５０および上側活性部ライフタイム制御部１５２は、半導体基板１０の上面２１から、半導体基板１０の厚みの１／４以内の深さに設けられてよい。上側端部ライフタイム制御部１５０および上側活性部ライフタイム制御部１５２は、上面２１からみて、トレンチ部の底部よりも深い位置に設けられてよく、ウェル領域１１の底部よりも深い位置に設けられてもよい。上側端部ライフタイム制御部１５０および上側活性部ライフタイム制御部１５２は、同一の深さ位置に設けられてよく、異なる深さ位置に設けられてもよい。
【００８０】
本例の上側端部ライフタイム制御部１５０は、Ｘ軸方向においてエッジ終端構造部９０の一部の領域だけに設けられているが、エッジ終端構造部９０の全体に設けられていてもよい。また、活性部１２０（本例ではトランジスタ部７０）の一部にも上側端部ライフタイム制御部１５０が設けられてよい。
【００８１】
上側端部ライフタイム制御部１５０を設けることで、エッジ終端構造部９０から活性部１２０にキャリアが流れることを抑制できる。また、上側活性部ライフタイム制御部１５２を設けることで、ダイオード部８０等のトレンチ部底部近傍におけるキャリアのライフタイムが低下する。これにより、ダイオード部８０の逆回復特性が改善する。また、トランジスタ部７０とダイオード部８０との境界部にも上側活性部ライフタイム制御部１５２を設けることで、境界部近傍におけるキャリアの集中を抑制してターンオフ破壊、逆回復破壊、短絡破壊等の破壊耐量を改善できる。
【００８２】
エッジ終端構造部９０には、複数のガードリング９２、複数のフィールドプレート９４およびチャネルストッパ１７４が設けられている。ガードリング９２の上面は、層間絶縁膜３８により覆われている。フィールドプレート９４は、金属またはポリシリコン等の導電材料で、層間絶縁膜３８上に形成されている。フィールドプレート９４は、層間絶縁膜３８に設けられた貫通孔を通って、ガードリング９２に接続されている。
【００８３】
チャネルストッパ１７４は、半導体基板１０の外周端１４０における上面２１および側面に露出して設けられる。チャネルストッパ１７４は、ドリフト領域１８よりもドーピング濃度の高いＮ型の領域である。
【００８４】
活性部１２０（本例ではトランジスタ部７０）とエッジ終端構造部９０との間には、ウェル領域１１およびゲート金属層５０が設けられる。ウェル領域１１は、半導体基板１０の上面２１に露出してよい。ウェル領域１１の上面は層間絶縁膜３８で覆われており、層間絶縁膜３８上にゲート金属層５０が配置されている。層間絶縁膜３８上には、ゲートランナー４８が設けられていてもよい。ウェル領域１１は、Ｘ軸方向においてゲート金属層５０よりも広い範囲に設けられることが好ましい。
【００８５】
ダイオード部８０およびトランジスタ部７０における半導体基板１０の上面側には、Ｐ−型のベース領域１４が設けられる。半導体基板１０の内部においてベース領域１４の下方には、Ｎ−型のドリフト領域１８が配置されている。それぞれのトレンチ部は、半導体基板１０の上面から、ベース領域１４を貫通して、ドリフト領域１８に達して設けられる。
【００８６】
当該断面において、トランジスタ部７０の各メサ部６０−１には、Ｎ＋型のエミッタ領域１２、Ｐ−型のベース領域１４およびＮ＋型の蓄積領域１６が、半導体基板１０の上面側から順番に配置されている。蓄積領域１６は、ドリフト領域１８よりもドナーが高濃度に蓄積している。蓄積領域１６の下方にはドリフト領域１８が設けられる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。つまり、蓄積領域１６はトレンチ部にＸ軸方向で挟まれてよい。ドリフト領域１８とベース領域１４との間に、ドリフト領域１８よりも高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果、Ｉｎｊｅｃｔｉｏｎ‐Ｅｎｈａｎｃｅｍｅｎｔ  ｅｆｆｅｃｔ）を高めて、トランジスタ部７０におけるオン電圧を低減することができる。
【００８７】
なお、トランジスタ部７０のコンタクト領域１５を通過するＸＺ断面においては、トランジスタ部７０の各メサ部６０−１には、エミッタ領域１２に代えて、コンタクト領域１５が設けられている。また、メサ部６０−２には、エミッタ領域１２に代えて、コンタクト領域１５が設けられている。コンタクト領域１５は、ラッチアップを抑制するラッチアップ抑制層として機能してよい。
【００８８】
当該断面においてダイオード部８０の各メサ部６０−３には、Ｐ−型のベース領域１４およびＮ＋型の蓄積領域１６が、半導体基板１０の上面側から順番に配置される。蓄積領域１６の下方にはドリフト領域１８が設けられる。ダイオード部８０には、蓄積領域１６が設けられていなくともよい。
【００８９】
トランジスタ部７０において、半導体基板１０の下面２３に接する領域には、Ｐ＋型のコレクタ領域２２が設けられている。ダイオード部８０において半導体基板１０の下面２３に接する領域には、Ｎ＋型のカソード領域８２が設けられている。
【００９０】
本例の半導体基板１０には、ドリフト領域１８とコレクタ領域２２との間、および、ドリフト領域１８とカソード領域８２との間に、Ｎ＋型のバッファ領域２０が設けられている。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
【００９１】
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達する。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
【００９２】
ゲートトレンチ部４０は、半導体基板１０の上面側に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
【００９３】
ゲート導電部４４は、ゲート絶縁膜４２を挟んで、ベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。
【００９４】
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１側に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。当該断面におけるダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
【００９５】
図５は、図２におけるＢ−Ｂ断面の一例を示す図である。Ｂ−Ｂ断面は、トランジスタ部７０およびエッジ終端構造部９０を含むＹＺ面と平行な断面である。エッジ終端構造部９０、ゲート金属層５０およびウェル領域１１の構造は、図４に示したＡ−Ａ断面とほぼ同一である。
【００９６】
トランジスタ部７０は、半導体基板１０の上面において、Ｙ軸方向に沿ってコンタクト領域１５およびエミッタ領域１２を交互に有する。コンタクト領域１５およびエミッタ領域１２は、コンタクトホール５４を介してエミッタ電極５２と接続している。Ｙ軸方向において最もウェル領域１１に近いコンタクト領域１５と、ウェル領域１１との間には、ベース領域１４が設けられている。当該ベース領域１４の上面は層間絶縁膜３８で覆われている。ベース領域１４は、コンタクト領域１５およびエミッタ領域１２の下方にも設けられている。ベース領域１４とドリフト領域１８との間には、蓄積領域１６が設けられている。
【００９７】
上述したように、エッジ終端構造部９０には、上側端部ライフタイム制御部１５０が設けられている。なお、当該断面におけるトランジスタ部７０には、上側活性部ライフタイム制御部１５２が設けられていない。
【００９８】
本例の上側端部ライフタイム制御部１５０は、Ｙ軸方向においてエッジ終端構造部９０の一部の領域だけに設けられているが、エッジ終端構造部９０の全体に設けられていてもよい。また、活性部１２０（本例ではトランジスタ部７０）の一部にも上側端部ライフタイム制御部１５０が設けられてよい。
【００９９】
上側端部ライフタイム制御部１５０を設けることで、エッジ終端構造部９０から活性部１２０にキャリアが流れることを抑制できる。また、トランジスタ部７０に上側活性部ライフタイム制御部１５２を設けないことで、上側活性部ライフタイム制御部１５２を起因とするトランジスタ部７０におけるリーク電流を抑制できる。
【０１００】
図６は、図２におけるＣ−Ｃ断面の一例を示す図である。Ｃ−Ｃ断面は、ダイオード部８０およびエッジ終端構造部９０を含むＹＺ面と平行な断面である。エッジ終端構造部９０、ゲート金属層５０およびウェル領域１１の構造は、図４に示したＡ−Ａ断面とほぼ同一である。
【０１０１】
ダイオード部８０は、半導体基板１０の上面において、Ｙ軸方向に沿ってベース領域１４を有する。コンタクトホール５４のＹ軸方向の端部の下方には、コンタクト領域１５が設けられていてもよい。コンタクト領域１５とウェル領域１１との間のベース領域１４は、層間絶縁膜３８により覆われている。ベース領域１４とドリフト領域１８との間には、蓄積領域１６が設けられている。
【０１０２】
上述したように、エッジ終端構造部９０には、上側端部ライフタイム制御部１５０が設けられている。また、ダイオード部８０には、上側活性部ライフタイム制御部１５２が設けられている。
【０１０３】
上側端部ライフタイム制御部１５０と、上側活性部ライフタイム制御部１５２は、半導体基板１０の上面視において連続して設けられている。図６の例では、上側端部ライフタイム制御部１５０と、上側活性部ライフタイム制御部１５２は、同一の深さ位置に設けられている。他の例では、上側端部ライフタイム制御部１５０と、上側活性部ライフタイム制御部１５２は、異なる深さ位置に設けられてもよい。この場合、上側端部ライフタイム制御部１５０の端部と、上側活性部ライフタイム制御部１５２の端部とは重なりあってもよい。例えば上側活性部ライフタイム制御部１５２は、上側端部ライフタイム制御部１５０よりも上面２１から離れて設けられてよい。これにより、上側活性部ライフタイム制御部１５２に起因するリーク電流を抑制できる。また、上側端部ライフタイム制御部１５０が、上側活性部ライフタイム制御部１５２よりも上面２１から離れて設けられてもよい。これにより、エッジ終端構造部９０の下面２３側から、活性部１２０の上面２１側にキャリアが流れることを、より抑制できる。
【０１０４】
図７は、半導体基板１０の内部に設けられるライフタイム制御部の配置例を示す図である。図７においては、ライフタイム制御部が設けられる領域を、図１に示した上面図にハッチングを付して示している。図７においては、図１に示した符号の一部を省略している。
【０１０５】
図７においては、端部ライフタイム制御部の一例として、下側端部ライフタイム制御部１６０を示している。下側端部ライフタイム制御部１６０は、エッジ終端構造部９０において半導体基板１０の内部に設けられる。また、下側端部ライフタイム制御部１６０は、Ｚ軸方向において半導体基板１０の中央と、半導体基板１０の下面との間に配置されている。
【０１０６】
下側端部ライフタイム制御部１６０は、Ｘ軸方向において少なくとも２つ以上のダイオード部８０と対向する範囲に連続して設けられている。これにより、半導体装置１００のターンオフ時（すなわち、トランジスタ部７０のターンオフ時）において、エッジ終端構造部９０からトランジスタ部７０のエミッタ領域に抜けるキャリアを減少させることができる。このため、半導体装置１００のターンオフ耐量が向上する。
【０１０７】
図７の例では、下側端部ライフタイム制御部１６０は、半導体基板１０の上面と平行な面において活性部１２０を囲んで環状に設けられている。これにより、エッジ終端構造部９０からトランジスタ部７０のエミッタ領域に抜けるキャリアを更に減少させることができる。下側端部ライフタイム制御部１６０は、半導体基板１０の上面において活性部１２０から離れて配置されてよい。下側端部ライフタイム制御部１６０は、カソード領域８２の全面とは重ならないようにカソード領域８２の一部に重なるように配置されてよい。これにより、ダイオード部８０の特性への影響を低減しつつ、エッジ終端構造部９０から活性部１２０へのキャリアの移動を抑制できる。
【０１０８】
図７においては、活性部ライフタイム制御部の一例として、下側活性部ライフタイム制御部１６２を示している。半導体装置１００は、図１から図６において説明した上側のライフタイム制御部に加えて図７に示す下側のライフタイム制御部を有してよく、上側のライフタイム制御部を有さずに下側のライフタイム制御部を有してもよい。下側活性部ライフタイム制御部１６２は、活性部１２０において半導体基板１０の内部に設けられる。また、下側活性部ライフタイム制御部１６２は、Ｚ軸方向において半導体基板１０の中央と、半導体基板１０の上面との間に配置されている。
【０１０９】
本例の下側活性部ライフタイム制御部１６２の少なくとも一部は、ダイオード部８０およびトランジスタ部７０と重なるように配置されている。ただし、ダイオード部８０の一部と、トランジスタ部７０の一部は、下側活性部ライフタイム制御部１６２と重なっていない。より具体的には、それぞれのダイオード部８０において、Ｘ軸方向におけるトランジスタ部７０との境界近傍に下側活性部ライフタイム制御部１６２が設けられている。つまり、それぞれのダイオード部８０に対して、Ｘ軸方向の２つの端部のそれぞれに下側活性部ライフタイム制御部１６２が設けられている。ただし、下側活性部ライフタイム制御部１６２は、ダイオード部８０のＸ軸方向の中央の領域には重なっていない。
【０１１０】
また、下側活性部ライフタイム制御部１６２は、半導体基板１０の上面と平行な面内で、第２方向において下側端部ライフタイム制御部１６０と連続している。下側活性部ライフタイム制御部１６２は、Ｙ軸方向において活性部１２０を横断するように設けられてよい。この場合、下側端部ライフタイム制御部１６０のうち、Ｙ軸方向において対向する下側端部ライフタイム制御部１６０−１および１６０−２を接続するように、下側活性部ライフタイム制御部１６２が設けられる。
【０１１１】
半導体基板１０の上面において、トランジスタ部７０の少なくとも一部の領域には、下側活性部ライフタイム制御部１６２が設けられていない。Ｘ軸方向において、下側活性部ライフタイム制御部１６２と下側端部ライフタイム制御部１６０とは、連続していなくてよい。つまり、下側活性部ライフタイム制御部１６２と下側端部ライフタイム制御部１６０との間に、下側のライフタイム制御部が設けられていない領域が存在する。当該領域は、Ｘ軸方向において活性部１２０の端部に設けられたトランジスタ部７０の上方の領域であってよい。つまり、下側端部ライフタイム制御部１６０および下側活性部ライフタイム制御部１６２は、活性部１２０の端部のトランジスタ部７０の少なくとも一部分と重ならないように配置されている。
【０１１２】
図８Ａは、図７におけるＡ−Ａ断面の一例を示す図である。本例の半導体装置１００は、上側および下側のライフタイム制御部を備えている。Ａ−Ａ断面は、ダイオード部８０、トランジスタ部７０およびエッジ終端構造部９０を含むＸＺ面と平行な断面である。上側のライフタイム制御部の構造は、図４と同様である。
【０１１３】
上述したように、エッジ終端構造部９０には、下側端部ライフタイム制御部１６０が設けられている。また、ダイオード部８０の一部と、トランジスタ部７０の一部の領域には、下側活性部ライフタイム制御部１６２が設けられている。下側端部ライフタイム制御部１６０および下側活性部ライフタイム制御部１６２は、半導体基板１０の上面２１と垂直な深さ方向において、半導体基板１０の中央よりも下側に配置されている。下側端部ライフタイム制御部１６０および下側活性部ライフタイム制御部１６２は、半導体基板１０の下面２３から、半導体基板１０の厚みの１／４以内の深さに設けられてよい。下側端部ライフタイム制御部１６０および下側活性部ライフタイム制御部１６２は、同一の深さ位置に設けられてよく、異なる深さ位置に設けられてもよい。
【０１１４】
本例の下側端部ライフタイム制御部１６０は、Ｘ軸方向においてエッジ終端構造部９０の一部の領域だけに設けられているが、エッジ終端構造部９０の全体に設けられていてもよい。また、活性部１２０（本例ではトランジスタ部７０）の一部にも下側端部ライフタイム制御部１６０が設けられてよい。
【０１１５】
下側端部ライフタイム制御部１６０を設けることで、エッジ終端構造部９０から活性部１２０にキャリアが流れることを効率よく抑制できる。また、下側活性部ライフタイム制御部１６２を設けることで、上側活性部ライフタイム制御部１５２に起因するリーク電流特性を改善できる。下側活性部ライフタイム制御部１６２を設けることで、ドリフト領域１８に生じた少数キャリアの正孔が、短いライフタイムで多数キャリアの電子と相殺する。このため、トランジスタ部７０のリーク電流特性を改善できる。また、トランジスタ部７０のオン電圧とターンオン損失のトレードオフを良好にできる。
【０１１６】
Ｘ軸方向における上側端部ライフタイム制御部１５０の端部位置Ｘ１５０と、下側端部ライフタイム制御部１６０の端部位置Ｘ１６０とは、同一であってよい。他の例では、端部位置Ｘ１５０は、端部位置Ｘ１６０よりも、活性部１２０側に配置されていてもよい。つまり、上側端部ライフタイム制御部１５０のほうが、下側端部ライフタイム制御部１６０よりも、Ｘ軸方向において活性部１２０側に広い範囲に設けられてよい。
【０１１７】
他の例では、端部位置Ｘ１５０は、端部位置Ｘ１６０よりも、半導体基板１０の外周端１４０側に配置されていてもよい。これにより、エッジ終端構造部９０の下面２３側から、活性部１２０の上面２１側に流れるキャリアを抑制しつつ、リーク電流の起因となりうる上側端部ライフタイム制御部１５０を、トランジスタ部７０から遠く配置できる。
【０１１８】
上側活性部ライフタイム制御部１５２の、トランジスタ部７０におけるＸ軸方向の端部位置（Ｘ軸正側の端部位置）をＸＴ１５２とする。また、下側活性部ライフタイム制御部１６２の、トランジスタ部７０におけるＸ軸方向の端部位置（Ｘ軸正側の端部位置）をＸＴ１６２とする。
【０１１９】
端部位置ＸＴ１６２は、端部位置ＸＴ１５２よりも、ダイオード部８０側（Ｘ軸負側）に配置されてよい。つまり、下側活性部ライフタイム制御部１６２がトランジスタ部７０に設けられる長さは、上側活性部ライフタイム制御部１５２がトランジスタ部７０に設けられる長さよりも小さい。これにより、ダイオード部８０の動作時に、トランジスタ部７０のエミッタ領域１２からダイオード部８０のカソード領域８２への正孔の注入を抑制することができる。このため、ダイオード部８０の逆回復特性を改善することができる。
【０１２０】
図８Ｂは、図８ＡのＥ−Ｅ断面における上側端部ライフタイム制御部１５０および下側端部ライフタイム制御部１６０のライフタイムキラー濃度分布の一例を示す図である。上側活性部ライフタイム制御部１５２は、上側端部ライフタイム制御部１５０と同様のライフタイムキラー濃度分布を有してよい。下側活性部ライフタイム制御部１６２は、下側端部ライフタイム制御部１６０と同様のライフタイムキラー濃度分布を有してよい。
【０１２１】
上側端部ライフタイム制御部１５０は、ヘリウムイオンを上面側から照射した例である。下側端部ライフタイム制御部１６０は、ヘリウムイオンを下面側から照射した例である。本明細書の各図では、キラー領域のライフタイムキラー濃度のピーク位置を×印で示している。ヘリウムイオン等を上面側から照射する場合は、ピーク位置より上面側に、ピーク濃度より低い濃度のライフタイムキラー（ライフタイムキラーの濃度分布におけるテイル部分）が分布してよい。
【０１２２】
ヘリウムイオンを下面側から照射する場合は、ピーク位置よりも下面側に、ピーク濃度より低い濃度のライフタイムキラーが分布してよい。下側端部ライフタイム制御部１６０のライフタイムキラー濃度のピーク濃度は、上側端部ライフタイム制御部１５０のライフタイムキラー濃度のピーク濃度より高くてよく、低くてもよい。下側端部ライフタイム制御部１６０のライフタイムキラー濃度は、上側端部ライフタイム制御部１５０のライフタイムキラー濃度よりも２倍以上、５倍以下の範囲で高くてよい。
【０１２３】
上側端部ライフタイム制御領域１５０のライフタイムキラー濃度分布の幅ｗ１は、下側端部ライフタイム制御領域１６０のライフタイムキラー濃度分布の幅ｗ２より大きくてよい。幅ｗ１およびｗ２は、ピーク濃度Ｐ１またはピーク濃度Ｐ２の半値全幅（ＦＷＨＭ）であってよい。あるいは、幅ｗ１およびｗ２は、ピーク濃度Ｐ１またはピーク濃度Ｐ２の１０％の値における全幅（Ｆ１０％ＷＨＭ）であってよい。あるいは、幅ｗ１およびｗ２は、ピーク濃度Ｐ１またはピーク濃度Ｐ２の１％の値における全幅（Ｆ１％ＷＨＭ）であってよい。
【０１２４】
幅ｗ１が幅ｗ２よりも大きい場合は、上面２１からピーク濃度Ｐ１の深さ位置Ｄｐ１までの距離が、下面２３からピーク濃度Ｐ２深さ位置Ｄｐ２までの距離より大きくてよい。逆に、幅ｗ１が幅ｗ２よりも小さい場合は、上面２１からピーク濃度Ｐ１の深さ位置Ｄｐ１までの距離が、下面２３からピーク濃度Ｐ２の深さ位置Ｄｐ２までの距離より小さくてよい。ピーク濃度の位置を深くする場合、半導体基板１０の深さ方向において、ライフタイム制御領域を大きな幅で形成すると、再結合中心の濃度分布がなだらかにできる。これにより、印加電圧の増加によってリーク電流が急激に増加することを防ぐことができる。
【０１２５】
なお、図８Ｂの縦軸に示されるライフタイムキラーの濃度分布は、ヘリウム濃度であってもよいし、ヘリウム照射によって形成された結晶欠陥密度であってもよい。結晶欠陥は、格子間ヘリウム、空孔、複空孔等であってよい。これらの結晶欠陥により、キャリアの再結合中心が形成される。形成された再結合中心のエネルギー準位（トラップ準位）を介して、キャリアの再結合が促進される。ライフタイムキラー濃度は、トラップ準位密度に対応する。
【０１２６】
本例においては、下側のライフタイム制御部のライフタイムキラー濃度を、上側のライフタイム制御部のライフタイムキラー濃度よりも高くすることで、リーク電流に寄与する上側のライフタイムキラー濃度を維持しつつ、全体のライフタイムキラー濃度を高めることができる。これにより、トランジスタ部７０のリーク電流特性を維持しつつ、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを調整することができる。
【０１２７】
図９は、図７におけるＢ−Ｂ断面の一例を示す図である。上述したように、エッジ終端構造部９０には、下側端部ライフタイム制御部１６０が設けられている。また、当該断面におけるトランジスタ部７０には、下側活性部ライフタイム制御部１６２が設けられていない。
【０１２８】
本例の下側端部ライフタイム制御部１６０は、Ｙ軸方向においてエッジ終端構造部９０の一部の領域だけに設けられているが、エッジ終端構造部９０の全体に設けられていてもよい。また、活性部１２０（本例ではトランジスタ部７０）の一部にも下側端部ライフタイム制御部１６０が設けられてよい。下側端部ライフタイム制御部１６０を設けることで、エッジ終端構造部９０から活性部１２０にキャリアが流れることを効率よく抑制できる。
【０１２９】
Ｘ軸方向における上側端部ライフタイム制御部１５０の端部位置Ｙ１５０と、下側端部ライフタイム制御部１６０の端部位置Ｙ１６０とは、同一であってよい。他の例では、端部位置Ｙ１５０は、端部位置Ｙ１６０よりも、活性部１２０側に配置されていてもよい。つまり、上側端部ライフタイム制御部１５０のほうが、下側端部ライフタイム制御部１６０よりも、Ｙ軸方向において活性部１２０側に広い範囲に設けられてよい。
【０１３０】
他の例では、端部位置Ｙ１５０は、端部位置Ｙ１６０よりも、半導体基板１０の外周端１４０側に配置されていてもよい。これにより、エッジ終端構造部９０の下面２３側から、活性部１２０の上面２１側に流れるキャリアを抑制しつつ、リーク電流の起因となりうる上側端部ライフタイム制御部１５０を、トランジスタ部７０から遠く配置できる。
【０１３１】
図１０は、図７におけるＣ−Ｃ断面の一例を示す図である。上述したように、エッジ終端構造部９０には、下側端部ライフタイム制御部１６０が設けられている。また、ダイオード部８０には、下側活性部ライフタイム制御部１６２が設けられている。
【０１３２】
下側端部ライフタイム制御部１６０と、下側活性部ライフタイム制御部１６２は、半導体基板１０の上面視において連続して設けられている。図１０の例では、下側端部ライフタイム制御部１６０と、下側活性部ライフタイム制御部１６２は、同一の深さ位置に設けられている。他の例では、下側端部ライフタイム制御部１６０と、下側活性部ライフタイム制御部１６２は、異なる深さ位置に設けられてもよい。この場合、下側端部ライフタイム制御部１６０の端部と、下側活性部ライフタイム制御部１６２の端部とは重なりあってもよい。例えば下側端部ライフタイム制御部１６０は、下側活性部ライフタイム制御部１６２よりも下面２３に近く設けられてよい。これにより、エッジ終端構造部９０の下面２３側から活性部１２０の上面２１側に流れるキャリアを減少させやすくなる。
【０１３３】
図１１は、図７における領域１３２の拡大図である。領域１３２は、ダイオード部８０と、Ｘ軸方向においてダイオード部８０の両側に配置されたトランジスタ部７０を含んでいる。
【０１３４】
上述したように、上側活性部ライフタイム制御部１５２は、Ｘ軸方向においてダイオード部８０よりも広い範囲に設けられる。下側活性部ライフタイム制御部１６２は、ダイオード部８０のＸ軸方向における各端部８１と、端部８１に接するダイオード部８０の一部と、端部８１に接するトランジスタ部７０の一部とに重なるように設けられる。ただし、上側活性部ライフタイム制御部１５２がトランジスタ部７０に重なるＸ軸方向の長さは、下側活性部ライフタイム制御部１６２がトランジスタ部７０に重なるＸ軸方向の長さより大きい。また、下側活性部ライフタイム制御部１６２は、上面視でカソード領域８２とコレクタ領域２２とのｐｎ接合に重なるように設けられて良い。
【０１３５】
図１２は、図１１におけるＤ−Ｄ断面を示す図である。Ｄ−Ｄ断面は、トランジスタ部７０およびダイオード部８０を含むＸＺ面である。上述したように、上側活性部ライフタイム制御部１５２は、Ｘ軸方向においてダイオード部８０の全体と、トランジスタ部７０の一部の領域とに設けられる。上側活性部ライフタイム制御部１５２のＸ軸方向における端部位置をＸＴ１５２とする。
【０１３６】
また、下側活性部ライフタイム制御部１６２は、Ｘ軸方向において、端部８１の両側におけるダイオード部８０の一部の領域と、トランジスタ部７０の一部の領域とに設けられる。下側活性部ライフタイム制御部１６２のトランジスタ部７０におけるＸ軸方向の端部位置をＸＴ１６２とし、ダイオード部８０におけるＸ軸方向の端部位置をＸＤ１６２とする。
【０１３７】
Ｘ軸方向における端部位置ＸＴ１５２と端部位置ＸＴ１６２との距離Ｌ２は、上述したように５０μｍ以上、１００μｍ以下であってよい。Ｘ軸方向における端部８１と端部位置ＸＤ１６２との距離Ｌ３は、一例として１０μｍ以上、２０μｍ以下である。
【０１３８】
図１３は、上側端部ライフタイム制御部１５０の他の例を示す図である。本例の上側端部ライフタイム制御部１５０は、半導体基板１０の上面視において、エッジ終端構造部９０の全体と重なるように設けられている。上側端部ライフタイム制御部１５０は、ゲート金属層５０の少なくとも一部と重なっていてよく、ゲート金属層５０の全体と重なっていてよく、活性部１２０の一部と重なっていてもよい。本例の上側端部ライフタイム制御部１５０は、図１から図１２において説明した、各態様の半導体装置１００に適用してよい。
【０１３９】
図１４は、上側活性部ライフタイム制御部１５２の他の例を示す図である。本例の上側活性部ライフタイム制御部１５２は、半導体基板１０の上面視において、ゲートランナー４８、温度センス部１１０および温度センス配線１１２の少なくとも一部の領域の下方に設けられている。上側活性部ライフタイム制御部１５２は、ゲートランナー４８、温度センス部１１０および温度センス配線１１２の全ての領域の下方に設けられてよい。また、上側活性部ライフタイム制御部１５２は、半導体基板１０の内部に設けられたウェル領域１１の全体と重なるように設けられてもよい。このような構成によっても、ウェル領域１１等の下方から、トランジスタ部７０およびダイオード部８０にキャリアが移動することを抑制できる。本例の上側活性部ライフタイム制御部１５２は、図１から図１３において説明した、各態様の半導体装置１００に適用してよい。
【０１４０】
図１５は、下側端部ライフタイム制御部１６０および下側活性部ライフタイム制御部１６２の他の例を示す図である。本例の下側端部ライフタイム制御部１６０は、半導体基板１０の上面視において、エッジ終端構造部９０の全体と重なるように設けられている。下側端部ライフタイム制御部１６０は、ゲート金属層５０の少なくとも一部と重なっていてよく、ゲート金属層５０の全体と重なっていてよく、活性部１２０の一部と重なっていてもよい。
【０１４１】
図１５に示すように、下側端部ライフタイム制御部１６０のＹ軸方向における端部は、カソード領域８２のＹ軸方向における端部と対向して配置されてよい。つまり、下側端部ライフタイム制御部１６０のＹ軸方向における端部と、カソード領域８２のＹ軸方向における端部とは、Ｙ軸方向における位置が同一であってよい。これにより、ダイオード部８０の特性への影響を低減しつつ、エッジ終端構造部９０から活性部１２０へのキャリアの移動を効率よく抑制できる。本例の下側端部ライフタイム制御部１６０は、図１から図１４において説明した、各態様の半導体装置１００に適用してよい。
【０１４２】
また、本例の下側活性部ライフタイム制御部１６２は、半導体基板１０の上面視において、ゲートランナー４８、温度センス部１１０および温度センス配線１１２の少なくとも一部の領域と重なるように設けられている。下側活性部ライフタイム制御部１６２は、ゲートランナー４８、温度センス部１１０および温度センス配線１１２の全ての領域と重なるように設けられてよい。また、下側活性部ライフタイム制御部１６２は、半導体基板１０の内部に設けられたウェル領域１１の全体と重なるように設けられてもよい。このような構成によっても、ウェル領域１１等の下方から、トランジスタ部７０およびダイオード部８０にキャリアが移動することを抑制できる。本例の下側活性部ライフタイム制御部１６２は、図１から図１４において説明した、各態様の半導体装置１００に適用してよい。
【０１４３】
図１６は、下側端部ライフタイム制御部１６０の他の例を示す図である。本例の下側端部ライフタイム制御部１６０は、活性部１２０のＸ軸方向の端部に配置されたトランジスタ部７０の全体と重なるように配置されている。これにより、エッジ終端構造部９０からＹ軸方向にキャリアが移動して、ダイオード部８０に到達することを更に抑制できる。本例の下側端部ライフタイム制御部１６０は、図１から図１５において説明した、各態様の半導体装置１００に適用してよい。
【０１４４】
図１７は、Ｂ−Ｂ断面の他の例を示す図である。上述したように、上側端部ライフタイム制御部１５０は、エッジ終端構造部９０より広い範囲に設けられてよい。本例の上側端部ライフタイム制御部１５０は、エッジ終端構造部９０の全体と、ゲート金属層５０の下方に設けられたウェル領域１１の一部と重なる範囲に設けられている。上側端部ライフタイム制御部１５０は、ウェル領域１１の全体と重なる範囲に設けられてもよい。
【０１４５】
下側端部ライフタイム制御部１６０も、エッジ終端構造部９０より広い範囲に設けられてよい。本例の下側端部ライフタイム制御部１６０は、エッジ終端構造部９０の全体と、ゲート金属層５０の下方に設けられたウェル領域１１の全体と、トランジスタ部７０の一部と重なる範囲に設けられている。下側端部ライフタイム制御部１６０は、コンタクトホール５４と重なる位置まで設けられてもよい。
【０１４６】
図１７においては、カソード領域８２の端部８１のＹ軸上の位置を点線で示している。上述したように、下側端部ライフタイム制御部１６０の端部位置Ｙ１６０は、端部８１と対向して配置されてよい。本明細書においてライフタイム制御部の端部は、各軸方向においてドリフト領域１８からキラー領域に向けてライフタイムキラーの濃度分布を測定した場合に、ライフタイムキラーの濃度がドリフト領域１８におけるライフタイムキラーの濃度よりも高くなり始める点である。ただし、当該点が不明瞭な場合には、ライフタイムキラーの濃度が、ライフタイム制御部におけるピーク濃度の半値（または１／１０）となる位置を端部としてもよい。
【０１４７】
図１８は、Ａ−Ａ断面の他の例を示す図である。上述したように、上側端部ライフタイム制御部１５０は、エッジ終端構造部９０より広い範囲に設けられてよい。本例の上側端部ライフタイム制御部１５０は、エッジ終端構造部９０の全体と、ゲート金属層５０の下方に設けられたウェル領域１１の一部と重なる範囲に設けられている。上側端部ライフタイム制御部１５０は、ウェル領域１１の全体と重なる範囲に設けられてもよい。
【０１４８】
下側端部ライフタイム制御部１６０も、エッジ終端構造部９０より広い範囲に設けられてよい。本例の下側端部ライフタイム制御部１６０は、エッジ終端構造部９０の全体と、ゲート金属層５０の下方に設けられたウェル領域１１の全体と、トランジスタ部７０の一部と重なる範囲に設けられている。
【０１４９】
また、いずれかのライフタイム制御部は、半導体基板１０の深さ方向におけるライフタイムキラーの濃度分布において複数のピークを有してよい。図１８の例では、下側活性部ライフタイム制御部１６２が複数のピークを有している。より下面２３に近い下側活性部ライフタイム制御部１６２は、トランジスタ部７０においてＸ軸方向により長く設けられてよい。このような構造により、トランジスタ部７０のコレクタ領域２２から、ダイオード部８０の上面２１側に移動するキャリアを、効率よく再結合させることができる。
【０１５０】
図１９Ａは、上側ライフタイム制御部の他の配置例を示す図である。本例の半導体装置１００は、端部ライフタイム制御部が、上側端部ライフタイム制御部１５０を有さない点で、図１から図１８において説明した各例と相違する。他の構造は、図１から図１８において説明したいずれかの態様の半導体装置１００と同一である。端部ライフタイム制御部は、下側端部ライフタイム制御部１６０を有している。
【０１５１】
本例のそれぞれの上側活性部ライフタイム制御部１５２は、Ｙ軸方向においてエッジ終端構造部９０まで延伸して設けられている。上側活性部ライフタイム制御部１５２は、エッジ終端構造部９０までは設けられていなくてもよい。この場合であっても、上側活性部ライフタイム制御部１５２は、カソード領域８２の全体と重なるように設けられている。上側活性部ライフタイム制御部１５２のＹ軸方向の端部は、活性部１２０に設けられてよく、ゲート金属層５０の下方に設けられていてよく、ウェル領域１１の下方に設けられていてもよい。
【０１５２】
図１９Ｂは、図１９ＡにおけるＢ−Ｂ断面を示す図である。本例の半導体装置１００は、上側端部ライフタイム制御部１５０を有さない点で、図１７に示したＢ−Ｂ断面と相違する。他の構造は、図１７の例と同一である。エッジ終端構造部９０において上側端部ライフタイム制御部１５０を有さない場合、活性部からエッジ終端構造部９０に広がる空乏層は、ライフタイム制御部のライフタイムキラーを含まない。これにより、リーク電流の発生を抑えることができる。さらに、エッジ終端構造部９０において下側端部ライフタイム制御部１６０を有することで、エッジ終端構造部９０のコレクタ領域２２からコンタクトホール５４の端部に正孔が集中することを抑えることができる。
【０１５３】
図１９Ｃは、図１９ＡにおけるＡ−Ａ断面を示す図である。本例の半導体装置１００は、上側端部ライフタイム制御部１５０を有さない点で、図１８に示したＡ−Ａ断面と相違する。他の構造は、図１８の例と同一である。
【０１５４】
図２０は、半導体装置１００の上面構造の他の例を示す図である。本例の半導体装置１００は、Ｘ軸方向に配列されたトランジスタ部７０のうち、Ｘ軸方向における端部に設けられたトランジスタ部７０−ｅのＸ軸方向における幅Ｗ１が、他のトランジスタ部７０の幅Ｗ２と異なっている。図２０に示すように、トランジスタ部７０−ｅの幅Ｗ１は、他のトランジスタ部７０の幅Ｗ２よりも大きくてよい。幅Ｗ１は、幅Ｗ２の１．１倍以上であってよく、１．２倍以上であってよく、１．５倍以上であってもよい。
【０１５５】
図２１は、半導体装置１００の上面構造を示す図である。図２１における上面構造は、図１に示した半導体装置１００と同一である。図２１に示すように、トランジスタ部７０−ｅの幅Ｗ１は、他のトランジスタ部７０の幅Ｗ２より小さくてもよい。幅Ｗ１は、幅Ｗ２の２／３以下であってよく、半分以下であってよく、１／３以下であってもよい。
【０１５６】
図２２は、図２０に示した領域１３４を拡大した上面図である。領域１３４の構造は、図１から図２１において説明した各態様の半導体装置１００に適用してよい。図２２においては、ライフタイム制御部を省略している。
【０１５７】
領域１３４は、活性部１２０のＸ軸方向における端部を含む。活性部１２０のＸ軸方向の端部には、トランジスタ部７０が設けられている。本例では、Ｘ軸方向におけるトランジスタ部７０とゲート金属層５０との間に、第１終端領域１８２および第２終端領域１８４が設けられている。半導体装置１００は、第１終端領域１８２および第２終端領域１８４の一方だけを備えていてもよい。第１終端領域１８２および第２終端領域１８４において、半導体基板１０の下面２３にはコレクタ領域２２が設けられている。
【０１５８】
図２３は、図２２におけるＦ−Ｆ断面の一例を示す図である。Ｆ−Ｆ断面は、ゲート金属層５０、第１終端領域１８２、第２終端領域１８４およびトランジスタ部７０を含むＹＺ断面である。図２３においては、ライフタイム制御部を省略している。
【０１５９】
第２終端領域１８４は、Ｘ軸方向においてトランジスタ部７０と接している。第２終端領域１８４は、Ｘ軸方向に配列された複数のダミートレンチ部３０が設けられている。図２２に示すように、第２終端領域１８４には、トランジスタ部７０のメサ部６０よりも、コンタクト領域１５の上面視の面積が大きいメサ部６０が設けられてよい。これにより、第２終端領域１８４において正孔が引き抜きやすくなる。このため、エッジ終端構造部９０等の外周端１４０側の構造と、トランジスタ部７０との間に流れる電流を抑制できる。
【０１６０】
第２終端領域１８４の少なくとも一部のメサ部６０は、蓄積領域１６が設けられなくてよい。図２２および図２３の例では、第２終端領域１８４において、トランジスタ部７０側の一部のメサ部６０には蓄積領域１６が設けられ、ゲート金属層５０側の一部のメサ部６０には蓄積領域１６が設けられていない。
【０１６１】
第２終端領域１８４の少なくとも一部のダミートレンチ部３０は、ウェル領域１１の内部に設けられてもよい。図２２および図２３の例では、第２終端領域１８４において、ゲート金属層５０側の一部のダミートレンチ部３０が、ウェル領域１１の内部に設けられている。つまり、活性部１２０において、Ｘ軸方向に配列されたトレンチ部のうち、最も外側に配置されたトレンチ部が、ウェル領域１１の内部に設けられている。これにより、比較的に電界が集中しやすいトレンチ部を保護できる。
【０１６２】
第１終端領域１８２は、Ｘ軸方向において第２終端領域１８４とゲート金属層５０との間に設けられている。第１終端領域１８２には、トレンチ部が設けられていない。第１終端領域１８２の上面には、コンタクト領域１５が露出していてよい。第１終端領域１８２は、Ｙ軸方向に延伸する複数のコンタクトホール５４を有してよい。コンタクトホール５４は、エミッタ電極５２と、コンタクト領域１５とを接続する。第１終端領域１８２は、上面視においてウェル領域１１と重なって設けられてよい。第１終端領域１８２におけるコンタクトホール５４のＹ軸方向における長さは、トランジスタ部７０におけるコンタクトホール５４のＹ軸方向における長さと同一であってよく、より長くてもよい。
【０１６３】
第１終端領域１８２を設けることで、第２終端領域１８４の外側でも正孔を引き抜くことができる。このため、エッジ終端構造部９０等の外周端１４０側の構造と、トランジスタ部７０との間に流れる電流を抑制できる。
【０１６４】
図２４は、図２１におけるＧ−Ｇ断面の一例を示す図である。Ｇ−Ｇ断面は、エッジ終端構造部９０、ゲート金属層５０、第１終端領域１８２、第２終端領域１８４、複数のトランジスタ部７０および複数のダイオード部８０を含むＹＺ断面である。Ｇ−Ｇ断面においては、下側ライフタイム制御部を省略している。本例の半導体装置１００は、図１から図２３において説明したいずれの下側ライフタイム制御部を有していてもよい。また、図２４においては、半導体基板１０の下面から上面に流れる電流の大きさを、模式的に矢印の太さで示している。
【０１６５】
本例においては、トランジスタ部７０−ｅの幅Ｗ１が、他のトランジスタ部７０の幅Ｗ２よりも小さい。このため、トランジスタ部７０−ｅにおいて流れる電流は、他のトランジスタ部７０において流れる電流よりも小さくなる。このため、トランジスタ部７０−ｅから、活性部１２０とウェル領域１１との境界１５３に流れる電流を緩和できる。境界１５３は、ウェル領域１１のＸ軸方向の端部のうち、トランジスタ部７０−ｅに最も近い端部である。
【０１６６】
活性部１２０と、ウェル領域１１との境界１５３には電界が集中しやすい。このため、活性部１２０と、ウェル領域１１との境界１５３に電流が多く流れると、境界１５３に電界と電流の両方が集中して破壊されやすくなる。本例では、活性部１２０とウェル領域１１との境界１５３に流れる電流を緩和できるので、境界１５３における破壊を抑制できる。
【０１６７】
図２５は、図２０におけるＧ−Ｇ断面の一例を示す図である。本例においては、トランジスタ部７０−ｅの幅Ｗ１が、他のトランジスタ部７０の幅Ｗ２よりも大きい。この場合、半導体装置１００は、上側境界ライフタイム制御部１５１を有してよい。上側境界ライフタイム制御部１５１は、活性部１２０とウェル領域１１との境界１５３と重なって配置されている。当該ウェル領域１１は、ゲート金属層５０の下方に配置されたウェル領域１１である。上側境界ライフタイム制御部１５１は、境界１５３から、第２終端領域１８４と重なる位置までＸ軸方向に延伸して設けられていてよく、トランジスタ部７０−ｅと重なる位置までＸ軸方向に延伸して設けられていてもよい。
【０１６８】
また、上側境界ライフタイム制御部１５１は、境界１５３から、第１終端領域１８２と重なる位置までＸ軸方向に延伸して設けられていてよく、ゲート金属層５０と重なる位置までＸ軸方向に延伸して設けられていてよく、エッジ終端構造部９０と重なる位置までＸ軸方向に延伸して設けられていてもよい。上側境界ライフタイム制御部１５１は、上側端部ライフタイム制御部１５０と接続されていてもよい。つまり、上側境界ライフタイム制御部１５１が、上側境界ライフタイム制御部１５１の位置まで延伸していてもよい。
【０１６９】
本例によれば、トランジスタ部７０−ｅの幅Ｗ１が大きいので、トランジスタ部７０−ｅには、比較的に大きな電流が流れる。一方で、境界１５３の下方に上側境界ライフタイム制御部１５１を設けることで、境界１５３に流れる電流を緩和できる。このため境界１５３における破壊を抑制できる。
【０１７０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【符号の説明】
【０１７１】
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、２９・・・直線部、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲートランナー、４９・・・コンタクトホール、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、６０・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・端部、８２・・・カソード領域、９０・・・エッジ終端構造部、９２・・・ガードリング、９４・・・フィールドプレート、１００・・・半導体装置、１１０・・・温度センス部、１１２・・・温度センス配線、１１４・・・温度センスパッド、１１６・・・ゲートパッド、１１８・・・エミッタパッド、１２０・・・活性部、１３０・・・領域、１３１・・・範囲、１３２・・・領域、１３４・・・領域、１４０・・・外周端、１５０・・・上側端部ライフタイム制御部、１５１・・・上側境界ライフタイム制御部、１５２・・・上側活性部ライフタイム制御部、１５３・・・境界、１６０・・・下側端部ライフタイム制御部、１６２・・・下側活性部ライフタイム制御部、１７４・・・チャネルストッパ、１８２・・・第１終端領域、１８４・・・第２終端領域
【図１】
2019098271.tif 000003
【図２】
2019098271.tif 000004
【図３】
2019098271.tif 000005
【図４】
2019098271.tif 000006
【図５】
2019098271.tif 000007
【図６】
2019098271.tif 000008
【図７】
2019098271.tif 000009
【図８Ａ】
2019098271.tif 000010
【図８Ｂ】
2019098271.tif 000011
【図９】
2019098271.tif 000012
【図１０】
2019098271.tif 000013
【図１１】
2019098271.tif 000014
【図１２】
2019098271.tif 000015
【図１３】
2019098271.tif 000016
【図１４】
2019098271.tif 000017
【図１５】
2019098271.tif 000018
【図１６】
2019098271.tif 000019
【図１７】
2019098271.tif 000020
【図１８】
2019098271.tif 000021
【図１９Ａ】
2019098271.tif 000022
【図１９Ｂ】
2019098271.tif 000023
【図１９Ｃ】
2019098271.tif 000024
【図２０】
2019098271.tif 000025
【図２１】
2019098271.tif 000026
【図２２】
2019098271.tif 000027
【図２３】
2019098271.tif 000028
【図２４】
2019098271.tif 000029
【図２５】
2019098271.tif 000030
【手続補正書】
【提出日】平成31年3月25日(2019.3.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に設けられた活性部と、
前記半導体基板の上面において前記活性部および前記半導体基板の外周端との間に設けられたエッジ終端構造部と
を備え、
前記活性部は、
トランジスタ部と、
前記半導体基板の上面において予め定められた第１方向において前記トランジスタ部と交互に配置されたダイオード部と
を有し、
前記第１方向と垂直な第２方向において前記活性部と対向する前記エッジ終端構造部において前記半導体基板の内部に設けられ、前記第１方向に並んでいる少なくとも２つ以上の前記ダイオード部と対向する範囲に連続して設けられた端部ライフタイム制御部を更に備える半導体装置。
【請求項２】
前記端部ライフタイム制御部は、前記半導体基板の上面と平行な面において前記活性部を囲んで環状に設けられている
請求項１に記載の半導体装置。
【請求項３】
前記ダイオード部において前記半導体基板の内部に設けられた活性部ライフタイム制御部を更に備え、
前記半導体基板の上面と平行な面において、前記端部ライフタイム制御部と前記活性部ライフタイム制御部とが、前記第２方向において連続している
請求項１または２に記載の半導体装置。
【請求項４】
前記端部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも上側に配置された上側端部ライフタイム制御部を有する
請求項３に記載の半導体装置。
【請求項５】
前記活性部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも上側に配置された上側活性部ライフタイム制御部を有し、
前記第１方向において、前記上側活性部ライフタイム制御部と前記上側端部ライフタイム制御部とが連続していない
請求項４に記載の半導体装置。
【請求項６】
前記活性部の前記第１方向における端部には前記トランジスタ部が配置されており、
前記上側端部ライフタイム制御部は、前記第１方向の端部に設けられた前記トランジスタ部の少なくも一部と重ならないように配置されている
請求項４または５に記載の半導体装置。
【請求項７】
前記端部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも下側に配置された下側端部ライフタイム制御部を有する
請求項４から６のいずれか一項に記載の半導体装置。
【請求項８】
前記活性部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも下側に配置された下側活性部ライフタイム制御部を有し、
前記第２方向において、前記下側活性部ライフタイム制御部と前記下側端部ライフタイム制御部とが連続している
請求項７に記載の半導体装置。
【請求項９】
前記活性部の前記第１方向における端部には前記トランジスタ部が配置されており、
前記下側端部ライフタイム制御部は、前記第１方向の端部に設けられた前記トランジスタ部の少なくも一部と重ならないように配置されている
請求項７または８に記載の半導体装置。
【請求項１０】
前記活性部の前記第１方向における端部には前記トランジスタ部が配置されており、
前記下側端部ライフタイム制御部は、前記第１方向の端部に設けられた前記トランジスタ部の全体と重なるように配置されている
請求項７または８に記載の半導体装置。
【請求項１１】
前記ダイオード部は、前記半導体基板の内部において前記半導体基板の下面に接して設けられたカソード領域を有し、
前記半導体基板の上面と平行な面において、前記下側端部ライフタイム制御部は前記カソード領域と重ならない領域に配置されている
請求項７から１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記第２方向における前記下側端部ライフタイム制御部の端部と、前記第２方向における前記カソード領域の端部とは対向して配置されている
請求項１１に記載の半導体装置。
【請求項１３】
前記活性部における前記半導体装置の上面の上方に設けられたゲートランナーを更に備え、
前記活性部ライフタイム制御部は、前記ゲートランナーの下方にも配置されている
請求項３から１２のいずれか一項に記載の半導体装置。
【請求項１４】
前記活性部の前記第１方向における端部に設けられた前記トランジスタ部の前記第１方向における幅は、他の前記トランジスタ部の幅よりも大きい
請求項６、９および１０のいずれか一項に記載の半導体装置。
【請求項１５】
前記活性部の前記第１方向における端部に設けられた前記トランジスタ部の前記第１方向における幅は、他の前記トランジスタ部の幅よりも小さい
請求項６、９および１０のいずれか一項に記載の半導体装置。
【請求項１６】
前記端部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも下側に配置された下側端部ライフタイム制御部を有し、且つ、前記半導体基板の中央よりも上側に配置された上側端部ライフタイム制御部を有さない
請求項１から３のいずれか一項に記載の半導体装置。
【手続補正書】
【提出日】令和1年10月23日(2019.10.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に設けられた活性部と、
前記半導体基板の上面において前記活性部および前記半導体基板の外周端との間に設けられたエッジ終端構造部と
を備え、
前記活性部は、
トランジスタ部と、
前記半導体基板の上面において予め定められた第１方向において前記トランジスタ部と交互に配置されたダイオード部と
を有し、
前記第１方向と垂直な第２方向において前記活性部と対向する前記エッジ終端構造部において前記半導体基板の内部に設けられ、前記第１方向に並んでいる少なくとも２つ以上の前記ダイオード部と対向する範囲に連続して設けられた端部ライフタイム制御部を更に備える半導体装置。
【請求項２】
前記端部ライフタイム制御部は、前記半導体基板の上面と平行な面において前記活性部を囲んで環状に設けられている
請求項１に記載の半導体装置。
【請求項３】
前記ダイオード部において前記半導体基板の内部に設けられた活性部ライフタイム制御部を更に備え、
前記半導体基板の上面と平行な面において、前記端部ライフタイム制御部と前記活性部ライフタイム制御部とが、前記第２方向において連続している
請求項１または２に記載の半導体装置。
【請求項４】
前記端部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも上側に配置された上側端部ライフタイム制御部を有する
請求項３に記載の半導体装置。
【請求項５】
前記活性部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも上側に配置された上側活性部ライフタイム制御部を有し、
前記第１方向において、前記上側活性部ライフタイム制御部と前記上側端部ライフタイム制御部とが連続していない
請求項４に記載の半導体装置。
【請求項６】
前記活性部の前記第１方向における端部には前記トランジスタ部が配置されており、
前記上側端部ライフタイム制御部は、前記第１方向の端部に設けられた前記トランジスタ部の少なくも一部と重ならないように配置されている
請求項４または５に記載の半導体装置。
【請求項７】
前記端部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも下側に配置された下側端部ライフタイム制御部を有する
請求項４から６のいずれか一項に記載の半導体装置。
【請求項８】
前記活性部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも下側に配置された下側活性部ライフタイム制御部を有し、
前記第２方向において、前記下側活性部ライフタイム制御部と前記下側端部ライフタイム制御部とが連続している
請求項７に記載の半導体装置。
【請求項９】
前記活性部の前記第１方向における端部には前記トランジスタ部が配置されており、
前記下側端部ライフタイム制御部は、前記第１方向の端部に設けられた前記トランジスタ部の少なくも一部と重ならないように配置されている
請求項７または８に記載の半導体装置。
【請求項１０】
前記活性部の前記第１方向における端部には前記トランジスタ部が配置されており、
前記下側端部ライフタイム制御部は、前記第１方向の端部に設けられた前記トランジスタ部の全体と重なるように配置されている
請求項７または８に記載の半導体装置。
【請求項１１】
前記ダイオード部は、前記半導体基板の内部において前記半導体基板の下面に接して設けられたカソード領域を有し、
前記半導体基板の上面と平行な面において、前記下側端部ライフタイム制御部は前記カソード領域と重ならない領域に配置されている
請求項７から１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記第２方向における前記下側端部ライフタイム制御部の端部と、前記第２方向における前記カソード領域の端部とは対向して配置されている
請求項１１に記載の半導体装置。
【請求項１３】
前記活性部における前記半導体基板の上面の上方に設けられたゲートランナーを更に備え、
前記活性部ライフタイム制御部は、前記ゲートランナーの下方にも配置されている
請求項３から１２のいずれか一項に記載の半導体装置。
【請求項１４】
前記活性部の前記第１方向における端部に設けられた前記トランジスタ部の前記第１方向における幅は、他の前記トランジスタ部の幅よりも大きい
請求項６、９および１０のいずれか一項に記載の半導体装置。
【請求項１５】
前記活性部の前記第１方向における端部に設けられた前記トランジスタ部の前記第１方向における幅は、他の前記トランジスタ部の幅よりも小さい
請求項６、９および１０のいずれか一項に記載の半導体装置。
【請求項１６】
前記端部ライフタイム制御部は、前記半導体基板の上面と垂直な深さ方向において、前記半導体基板の中央よりも下側に配置された下側端部ライフタイム制御部を有し、且つ、前記半導体基板の中央よりも上側に配置された上側端部ライフタイム制御部を有さない
請求項１から３のいずれか一項に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
端部ライフタイム制御部は、半導体基板の上面と垂直な深さ方向において、半導体基板の中央よりも下側に配置された下側端部ライフタイム制御部を有してよい。活性部ライフタイム制御部は、半導体基板の上面と垂直な深さ方向において、半導体基板の中央よりも下側に配置された下側活性部ライフタイム制御部を有してよい。第２方向において、下側活性部ライフタイム制御部と下側端部ライフタイム制御部とが連続していてよい。端部ライフタイム制御部は、半導体基板の中央よりも上側に配置された上側端部ライフタイム制御部を有さなくてよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
ダイオード部８０のメサ部６０−３の上面には、ベース領域１４が配置されている。ただし、ベース領域１４−ｅに接する領域には、コンタクト領域１５が設けられてもよい。コンタクト領域１５の上方で、コンタクトホール５４が終端している。なお、図３の例ではダイオード部８０が５つのメサ部６０−３とメサ部６０−３を挟む６つのダミートレンチ部３０を有しているが、ダイオード部８０におけるメサ部６０−３とダミートレンチ部３０の数はこれに限定されない。ダイオード部８０には、より多くのメサ部６０−３およびダミートレンチ部３０が設けられてよい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１０８
【補正方法】変更
【補正の内容】
【０１０８】
図７においては、活性部ライフタイム制御部の一例として、下側活性部ライフタイム制御部１６２を示している。半導体装置１００は、図１から図６において説明した上側のライフタイム制御部に加えて図７に示す下側のライフタイム制御部を有してよく、上側のライフタイム制御部を有さずに下側のライフタイム制御部を有してもよい。下側活性部ライフタイム制御部１６２は、活性部１２０において半導体基板１０の内部に設けられる。また、下側活性部ライフタイム制御部１６２は、Ｚ軸方向において半導体基板１０の中央と、半導体基板１０の下面との間に配置されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１２３
【補正方法】変更
【補正の内容】
【０１２３】
上側端部ライフタイム制御部１５０のライフタイムキラー濃度分布の幅ｗ１は、下側端部ライフタイム制御部１６０のライフタイムキラー濃度分布の幅ｗ２より大きくてよい。幅ｗ１およびｗ２は、ピーク濃度Ｐ１またはピーク濃度Ｐ２の半値全幅（ＦＷＨＭ）であってよい。あるいは、幅ｗ１およびｗ２は、ピーク濃度Ｐ１またはピーク濃度Ｐ２の１０％の値における全幅（Ｆ１０％ＷＨＭ）であってよい。あるいは、幅ｗ１およびｗ２は、ピーク濃度Ｐ１またはピーク濃度Ｐ２の１％の値における全幅（Ｆ１％ＷＨＭ）であってよい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１２９
【補正方法】変更
【補正の内容】
【０１２９】
Ｙ軸方向における上側端部ライフタイム制御部１５０の端部位置Ｙ１５０と、下側端部ライフタイム制御部１６０の端部位置Ｙ１６０とは、同一であってよい。他の例では、端部位置Ｙ１５０は、端部位置Ｙ１６０よりも、活性部１２０側に配置されていてもよい。つまり、上側端部ライフタイム制御部１５０のほうが、下側端部ライフタイム制御部１６０よりも、Ｙ軸方向において活性部１２０側に広い範囲に設けられてよい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１５８
【補正方法】変更
【補正の内容】
【０１５８】
図２３は、図２２におけるＦ−Ｆ断面の一例を示す図である。Ｆ−Ｆ断面は、ゲート金属層５０、第１終端領域１８２、第２終端領域１８４およびトランジスタ部７０を含むＸＺ断面である。図２３においては、ライフタイム制御部を省略している。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１６４
【補正方法】変更
【補正の内容】
【０１６４】
図２４は、図２１におけるＧ−Ｇ断面の一例を示す図である。Ｇ−Ｇ断面は、エッジ終端構造部９０、ゲート金属層５０、第１終端領域１８２、第２終端領域１８４、複数のトランジスタ部７０および複数のダイオード部８０を含むＸＺ断面である。Ｇ−Ｇ断面においては、下側ライフタイム制御部を省略している。本例の半導体装置１００は、図１から図２３において説明したいずれの下側ライフタイム制御部を有していてもよい。また、図２４においては、半導体基板１０の下面から上面に流れる電流の大きさを、模式的に矢印の太さで示している。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１６８
【補正方法】変更
【補正の内容】
【０１６８】
また、上側境界ライフタイム制御部１５１は、境界１５３から、第１終端領域１８２と重なる位置までＸ軸方向に延伸して設けられていてよく、ゲート金属層５０と重なる位置までＸ軸方向に延伸して設けられていてよく、エッジ終端構造部９０と重なる位置までＸ軸方向に延伸して設けられていてもよい。上側境界ライフタイム制御部１５１は、上側端部ライフタイム制御部１５０と接続されていてもよい。つまり、上側境界ライフタイム制御部１５１が、上側端部ライフタイム制御部１５０の位置まで延伸していてもよい。
【国際調査報告】
2019098271.tif 000031
2019098271.tif 000032
2019098271.tif 000033
2019098271.tif 000034