(57)【要約】周波数特性が高く、信頼性が良好な半導体装置を提供する。インジウムを含む酸化物半導体を構成する金属元素の一部が、セリウム（Ｃｅ）と置換した酸化物半導体である。酸化物半導体を構成する金属元素であるインジウム（Ｉｎ）が、セリウムと置換することで、キャリアとなる電子を放出する。従って、酸化物半導体が有するセリウムの割合を調節することで、酸化物半導体のキャリア密度を制御することができる。トランジスタを、メモリ素子などに用いる場合、酸化物半導体が有する総金属原子に対して、セリウム原子が、０．０１ａｔｏｍｉｃ％以上１．０ａｔｏｍｉｃ％以下とすればよい。
2019102316.tif 000002
【特許請求の範囲】
【請求項１】
導電体と、
酸化物半導体と、
前記導電体と、前記酸化物半導体との間に配置された絶縁体と、を有し、
前記酸化物半導体は、
インジウムと、亜鉛と、金属元素Ｍ（Ｍはセリウム、タングステン、モリブデンの中から選ばれる一または複数種）と、を有する、トランジスタ。
【請求項２】
導電体と、
酸化物半導体と、
前記導電体と、前記酸化物半導体との間に配置された絶縁体と、を有し、
前記酸化物半導体は、
インジウムと、亜鉛と、ガリウムと、金属元素Ｍ（Ｍはセリウム、タングステン、モリブデンの中から選ばれる一または複数種）と、を有する、トランジスタ。
【請求項３】
請求項１または請求項２において、
前記金属元素Ｍは、
前記酸化物半導体が有する総金属原子に対して、０．０１ａｔｏｍｉｃ％以上１．０ａｔｏｍｉｃ％以下である、トランジスタ。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記金属元素Ｍは、
セリウムである、トランジスタ。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記酸化物半導体は、ＣＡＡＣ−ＯＳを有する、トランジスタ。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記酸化物半導体は、ｎｃ−ＯＳを有する、トランジスタ。
【請求項７】
第１の酸化物、第２の酸化物、第３の酸化物、第１の導電体、第２の導電体、第３の導電体、および絶縁体を有し、
前記第１の酸化物は第１の領域、第２の領域、および第３の領域を有し、
前記第１の領域は、前記絶縁体を介して、前記第１の導電体と重畳する領域を有し、
前記第２の領域は、前記第２の酸化物を介して、前記第２の導電体と重畳し、
前記第３の領域は、前記第３の酸化物を介して、前記第３の導電体と重畳し、
前記第２の酸化物、および前記第３の酸化物は、前記第１の酸化物よりも、セリウムの含有量が多い、トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】本発明の一態様は、トランジスタ、半導体装置、ならびに半導体装置の駆動方法に関する。または、本発明の一態様は、電子機器に関する。【０００２】なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
【背景技術】
【０００３】半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）等の電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。【０００４】酸化物半導体としては、例えば、酸化インジウム、酸化亜鉛などの一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ−Ｇａ−Ｚｎ酸化物（以下、ＩＧＺＯとも呼ぶ。）に関する研究が盛んに行われている。【０００５】ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３参照。）。非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術も開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献４および非特許文献５に示されている。【０００６】さらに、ＩＧＺＯを活性層として用いたトランジスタは極めて低いオフ電流を持ち（非特許文献６参照。）、その特性を利用したＬＳＩおよびディスプレイが報告されている（非特許文献７および非特許文献８参照。）。【０００７】また、太陽電池などに用いる透明導電膜として、セリウムを添加した水素化酸化インジウムについて報告されている（非特許文献９参照。）。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，“ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１２，ｖｏｌｕｍｅ  ４３，ｉｓｓｕｅ  １，ｐ．１８３−１８６
【非特許文献２】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｔ．，“Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”，２０１４，ｖｏｌｕｍｅ  ５３，Ｎｕｍｂｅｒ  ４Ｓ，ｐ．０４ＥＤ１８−１−０４ＥＤ１８−１０
【非特許文献３】Ｓ．Ｉｔｏ  ｅｔ  ａｌ．，“Ｔｈｅ  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＡＭ−ＦＰＤ’１３  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１３，ｐ．１５１−１５４
【非特許文献４】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，“ＥＣＳ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ”，２０１４，ｖｏｌｕｍｅ  ３，ｉｓｓｕｅ  ９，ｐ．Ｑ３０１２−Ｑ３０２２
【非特許文献５】Ｓ．Ｙａｍａｚａｋｉ，“ＥＣＳ  Ｔｒａｎｓａｃｔｉｏｎｓ”，２０１４，ｖｏｌｕｍｅ  ６４，ｉｓｓｕｅ  １０，ｐ．１５５−１６４
【非特許文献６】Ｋ．Ｋａｔｏ  ｅｔ  ａｌ．，“Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”，２０１２，ｖｏｌｕｍｅ  ５１，ｐ．０２１２０１−１−０２１２０１−７
【非特許文献７】Ｓ．Ｍａｔｓｕｄａ  ｅｔ  ａｌ．，“２０１５  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１５，ｐ．Ｔ２１６−Ｔ２１７
【非特許文献８】Ｓ．Ａｍａｎｏ  ｅｔ  ａｌ．，“ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１０，ｖｏｌｕｍｅ  ４１，ｉｓｓｕｅ  １，ｐ．６２６−６２９
【非特許文献９】Ｅ．Ｋｏｂａｙａｓｈｉ  ｅｔ  ａｌ．，“Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｅｘｐｒｅｓｓ”，２０１５，ｖｏｌｕｍｅ  ８，ｐ．０１５５０５−１−０１５５０５−３
【発明の概要】
【発明が解決しようとする課題】
【０００９】非特許文献９では、導電体としてセリウムを含む金属酸化物を提案している。一方、トランジスタの半導体層に、金属酸化物を用いる構成については、開示も示唆もされていない。本発明の一態様は、新規な酸化物半導体を提供することを課題の一とする。【００１０】本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。【００１１】本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。【００１２】なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１３】本発明の一態様は、導電体と、酸化物半導体と、導電体と、酸化物半導体との間に配置された絶縁体とを有するトランジスタであり、酸化物半導体は、インジウムと、亜鉛と、金属元素Ｍ（Ｍはセリウム、タングステン、モリブデンの中から選ばれる一または複数種）と、を有する。【００１４】本発明の一態様は、導電体と、酸化物半導体と、導電体と、酸化物半導体との間に配置された絶縁体とを有するトランジスタであり、酸化物半導体は、インジウムと、亜鉛と、ガリウムと、金属元素Ｍ（Ｍはセリウム、タングステン、モリブデンの中から選ばれる一または複数種）と、を有する。【００１５】上記構成において、金属元素Ｍは、酸化物半導体が有する総金属原子に対して、０．０１ａｔｏｍｉｃ％以上１．０ａｔｏｍｉｃ％以下である。【００１６】上記構成において、金属元素Ｍは、セリウムである。【００１７】上記構成において、酸化物半導体は、ＣＡＡＣ−ＯＳを有する。【００１８】上記構成において、酸化物半導体は、ｎｃ−ＯＳを有する。【００１９】本発明の一態様は、第１の酸化物、第２の酸化物、第３の酸化物、第１の導電体、第２の導電体、第３の導電体、および絶縁体を有するトランジスタであり、第１の酸化物は第１の領域、第２の領域、および第３の領域を有し、第１の領域は、絶縁体を介して、第１の導電体と重畳する領域を有し、第２の領域は、第２の酸化物を介して、第２の導電体と重畳し、第３の領域は、第３の酸化物を介して、第３の導電体と重畳し、第２の酸化物、および第３の酸化物は、第１の酸化物よりも、セリウムの含有量が多い。
【発明の効果】
【００２０】本発明の一態様により、酸化物半導体を用いたトランジスタは、安定した電気特性および高い信頼性を有する。また、該トランジスタを有する半導体装置は高い信頼性を有する。【００２１】本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。本発明の一態様により、信頼性の高い半導体装置を提供することができる。本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。本発明の一態様により、生産性の高い半導体装置を提供することができる。【００２２】本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供することができる。本発明の一態様により、情報の書き込み速度が速い半導体装置を提供することができる。本発明の一態様により、設計自由度が高い半導体装置を提供することができる。本発明の一態様により、消費電力を抑えることができる半導体装置を提供することができる。本発明の一態様により、新規な半導体装置を提供することができる。【００２３】なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２４】
【図１】本発明の一態様に係るトランジスタの模式図、および酸化物半導体のモデルを説明する図。
【図２】本発明の一態様に係る半導体装置の上面、および断面図。
【図３】本発明の一態様に係る半導体装置の上面、および断面図。
【図４】本発明の一態様に係る半導体装置の上面、および断面図。
【図５】本発明の一態様に係る半導体装置の上面、および断面図。
【図６】本発明の一態様に係る記憶装置の構成を示す断面図。
【図７】本発明の一態様に係る記憶装置の構成を示す断面図。
【図８】本発明の一態様に係る記憶装置の構成例を示すブロック図。
【図９】本発明の一態様に係る記憶装置の構成例を示す回路図。
【図１０】本発明の一態様に係る記憶装置の模式図。
【図１１】本発明の一態様に係る記憶装置の模式図。
【発明を実施するための形態】
【００２５】以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２６】また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００２７】また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００２８】また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネルが形成される領域を有しており、ドレインとチチャネルが形成される領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネルが形成される領域とは、電流が主として流れる領域をいう。
【００２９】また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００３０】また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【００３１】なお、本明細書等において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
【００３２】また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００３３】なお、本明細書において、バリア膜とは、水素などの不純物、または酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
【００３４】また、本明細書等において、トランジスタのノーマリーオンの特性とは、電源による電位の印加がない（０Ｖ）ときにオン状態であることをいう。例えば、トランジスタのノーマリーオンの特性とは、トランジスタのゲートに与える電圧（Ｖｇ）が０Ｖの際に、ドレインとソースとの間に電流（Ｉｄ）が流れる電気特性をさす場合がある。
【００３５】本明細書等において、酸化物半導体は、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）の一種である。金属酸化物とは、金属元素を有する酸化物をいう。金属酸化物は、組成や形成方法によって絶縁性、半導体性、導電性を示す場合がある。半導体性を示す金属酸化物を、金属酸化物半導体または酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）と呼ぶ。また、絶縁性を示す金属酸化物を、金属酸化物絶縁体または酸化物絶縁体と呼ぶ。また、導電性を示す金属酸化物を、金属酸化物導電体または酸化物導電体と呼ぶ。即ち、トランジスタのチャネル形成領域などに用いる金属酸化物を、酸化物半導体と呼びかえることができる。
【００３６】なお、酸化物半導体は、単結晶酸化物半導体と、非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、多結晶酸化物半導体、および非晶質酸化物半導体などが知られている。
【００３７】トランジスタの半導体に用いる酸化物半導体として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜が挙げられる。しかしながら、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
【００３８】２００９年に、ＣＡＡＣ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ＣＡＡＣ−ＩＧＺＯと呼ぶ。）が発見されたことが、非特許文献１および非特許文献２で報告されている。ここでは、ＣＡＡＣ−ＩＧＺＯは、ｃ軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、ＣＡＡＣ−ＩＧＺＯを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
【００３９】また、２０１３年には、ｎｃ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ｎｃ−ＩＧＺＯと呼ぶ。）が発見された（非特許文献３参照。）。ここでは、ｎｃ−ＩＧＺＯは、微小な領域（例えば、１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
【００４０】非特許文献４および非特許文献５では、上記のＣＡＡＣ−ＩＧＺＯ、ｎｃ−ＩＧＺＯ、および結晶性の低いＩＧＺＯのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いＩＧＺＯの薄膜において、電子線が照射される前でさえ、１ｎｍ程度の結晶性ＩＧＺＯが観察されている。よって、ここでは、ＩＧＺＯにおいて、完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ  ｓｔｒｕｃｔｕｒｅ）の存在を確認できなかった、と報告されている。さらに、結晶性の低いＩＧＺＯの薄膜と比べて、ＣＡＡＣ−ＩＧＺＯの薄膜およびｎｃ−ＩＧＺＯの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、ＣＡＡＣ−ＩＧＺＯの薄膜またはｎｃ−ＩＧＺＯの薄膜を用いることが好ましい。
【００４１】酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅１μｍあたりのオフ電流がｙＡ／μｍ（１０−２４Ａ／μｍ）オーダである、ことが非特許文献６に示されている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（非特許文献７参照。）。
【００４２】また、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている（非特許文献８参照。）。表示装置では、表示される画像が１秒間に数十回切り換っている。１秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ（ＩＤＳ）駆動と呼ぶ。
【００４３】ＣＡＡＣ構造およびｎｃ構造の発見は、ＣＡＡＣ構造またはｎｃ構造を有する酸化物半導体を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置およびＬＳＩへの応用研究が進められている。
【００４４】（実施の形態１）
本実施の形態では、図１を用いて、本発明の一態様である酸化物半導体を用いたトランジスタについて説明する。
【００４５】＜トランジスタの構成例＞
図１（Ａ）は、本発明の一態様に係るトランジスタ２００の模式図である。なお、図１（Ａ）では、図の明瞭化のために一部の要素を省いて図示している。
【００４６】［トランジスタ２００］
図１（Ａ）に示すように、トランジスタ２００は、少なくとも、ゲートとして機能するＧＥ、およびチャネルが形成される領域ＣＨＲ（以下、チャネル形成領域ともいう。）を含む酸化物半導体ＯＳと、を有する。また、酸化物半導体ＯＳは、ソースとして機能する領域ＳＲ、およびドレインとして機能する領域ＤＲを有する。
【００４７】チャネルが形成される領域ＣＨＲに酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００に用いることができる。
【００４８】例えば、酸化物半導体ＯＳとして、インジウムを含む金属酸化物を用いるとよい。例えば、Ｉｎ−Ｍ１−Ｚｎ酸化物（元素Ｍ１は、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いることができる。また、酸化物半導体ＯＳとして、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【００４９】本発明の一態様は、酸化物半導体を構成する金属元素の一部が、該金属元素の酸化数よりも、酸化数が大きい金属元素Ｍ２と置換した半導体である。従って、本発明の一態様の酸化物半導体は、上記インジウム（Ｉｎ）、元素Ｍ１、および亜鉛（Ｚｎ）の他に、金属元素Ｍ２から選ばれた一種、または複数種を含む。
【００５０】金属元素Ｍ２としては、＋３価であるインジウムと置換しうるセリウム（Ｃｅ）に代表される＋４価となりうるランタノイドがある。また、＋２価である亜鉛と置換しうる金属元素Ｍ２としては、タングステン（Ｗ）、およびモリブデン（Ｍｏ）などがある。なお、酸化物半導体中において、タングステンの酸化数は＋６価、モリブデンの酸化数は＋６価となりうる。
【００５１】また、＋４価となりうるランタノイドとして、具体的には、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、テルビウム（Ｔｂ）、およびジスプロシウム（Ｄｙ）などがある。特に、＋４価となりうるランタノイドの中でも、セリウムは安定して＋４価をとるため好ましい。また、セリウムは、希土類元素の中でも存在量が多く、安定した資源供給が見込まれ、またコストの高騰を抑制することができる。一例として、図１（Ｂ）において、具体的にインジウムとセリウムが置換した酸化物半導体の原子配列を示す。
【００５２】表１に、インジウム、亜鉛、元素Ｍ１の一例としてガリウム、および代表的な金属元素Ｍ２のイオン半径、および各金属原子と酸素原子との結合エネルギーを示す。
【００５３】
【表１】
2019102316.tif 000003
【００５４】表１に示すように、セリウムのイオン半径は、インジウムのイオン半径と近似値である。従って、酸化物半導体中におけるセリウムは、特に、インジウムと置換する蓋然性が高い。一方、タングステン、およびモリブデンのイオン半径は、亜鉛のイオン半径と近似値である。従って、タングステン、およびモリブデンは、特に、亜鉛と置換する蓋然性が高い。
【００５５】以下では、一例として、図１（Ｂ）に示すように、主に酸化物半導体を構成するインジウム（Ｉｎ）の一部が、セリウムと置換した酸化物半導体を用いて説明する。しかしながら、セリウムは、酸化物半導体を構成する金属元素Ｍ１、または亜鉛とも置換する場合がある。同様に、主に酸化物半導体を構成する亜鉛の一部が、タングステンやモリブデンなどと置換した酸化物半導体であっても、タングステンやモリブデンなどもインジウム、または金属元素Ｍ１とも置換する場合がある。
【００５６】ここで、酸化物半導体を構成する金属元素であるインジウム（Ｉｎ）は、＋３価である。酸化物半導体ＯＳ中のインジウムが、セリウムと置換することで、キャリアとなる電子を放出する。つまり、一つの＋３価のインジウムと、一つのセリウムが置換することにより、一つの電子が生じる。
【００５７】従って、酸化物半導体が有するセリウムの割合を調節することで、酸化物半導体のキャリア密度を制御することができる。つまり、トランジスタの設計に応じて、セリウムの割合を、適宜調節するとよい。従って、セリウムを有する酸化物半導体を、トランジスタ２００の酸化物半導体ＯＳに用いることで、移動度、および周波数特性が高いトランジスタを提供することができる。
【００５８】具体的には、トランジスタ２００を、メモリ素子などに用いる場合、酸化物半導体が有する総金属原子に対して、＋４価のランタノイド原子が、０．０１ａｔｏｍｉｃ％以上１．０ａｔｏｍｉｃ％以下とすればよい。
【００５９】以下では、上記酸化物半導体をトランジスタ２００に用いる場合について説明する。
【００６０】例えば、上記酸化物半導体をトランジスタ２００のチャネルが形成される領域ＣＨＲに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【００６１】酸化物半導体をチャネルが形成される領域ＣＨＲに用いる場合、酸化物半導体中の不純物濃度、および欠陥準位密度は低減されていることが好ましい。なお、本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。
【００６２】高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、チャネルが形成される領域ＣＨＲに、トラップ準位密度の高い酸化物半導体を用いた場合、電気特性が不安定となる場合がある。
【００６３】また、酸化物半導体に含まれる水素などの不純物は、金属原子と結合する酸素と反応して水になることで、酸素欠損（Ｖｏ）を形成する場合がある。酸化物半導体を用いたトランジスタは、酸化物半導体中に不純物及び酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。特に、酸化物半導体ＯＳのチャネルが形成される領域ＣＨＲに、酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。
【００６４】従って、チャネルが形成される領域ＣＨＲにおいて、酸素欠損はできる限り低減されていることが好ましい。酸素欠損が低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【００６５】ここで、酸化物半導体を構成するインジウムの一部が、セリウムと置換した場合、上記表に示すように、セリウム原子と酸素原子との結合エネルギーは、インジウム原子と酸素原子との結合エネルギーよりも大きい。従って、水素などの不純物が、セリウム原子と結合する酸素原子に近接したとしても、該酸素原子と反応する蓋然性は低い。つまり、セリウムを含む酸化物半導体は、酸素欠損の形成が抑制されるため、高純度真性である酸化物半導体を設けることが容易である。
【００６６】なお、酸化物半導体中の酸素欠損は、酸化物半導体の近傍に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を配置することで低減することができる。例えば、酸化物半導体と接する絶縁体に絶縁酸化物を用い、該絶縁酸化物に化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）を設けるとよい。当該過剰酸素が、酸化物半導体へと拡散することで、酸素欠損を補償することができる。
【００６７】また、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などがある。
【００６８】ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。
【００６９】ＣＡＡＣ−ＯＳは、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
【００７０】また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ１、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍ１は、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍ１がインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍ１と置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【００７１】ここで、本発明の一態様は、酸化物半導体を構成する金属元素であるインジウムが、セリウムと置換した酸化物半導体である。表１に示すように、インジウムのイオン半径と、セリウムのイオン半径は、ほぼ等しいため、層状の結晶構造を保ったまま、Ｉｎ層、または（Ｉｎ，Ｍ，Ｚｎ）層のインジウムが、セリウムと置換する（図１（Ｂ）参照）。つまり、インジウムの一部が、セリウムと置換した酸化物半導体は、ＣＡＡＣ−ＯＳを形成することができる。
【００７２】ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。したがって、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
【００７３】なお、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳと区別が付かない場合がある。
【００７４】ａ−ｌｉｋｅ  ＯＳは、ＣＡＡＣ−ＯＳ、およびｎｃ−ＯＳよりも結晶性が低い構造を有する酸化物半導体である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。
【００７５】＋４価のランタノイド含む酸化物半導体は、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【００７６】なお、セリウムを含む酸化物半導体を、トランジスタ２００の酸化物半導体ＯＳに用いる場合、酸化物半導体ＯＳは、ＣＡＡＣ−ＯＳ構造である領域を有することが好ましい。特に、酸化物半導体ＯＳにおいて、チャネルが形成される領域ＣＨＲには、ＣＡＡＣ−ＯＳ構造を有することが好ましい。
【００７７】一方、上記酸化物半導体をトランジスタ２００のソースとして機能する領域ＳＲ、およびドレインとして機能する領域ＤＲに用いてもよい。例えば、酸化物半導体中の＋４価のランタノイドは、電子供与体（ドナーともいう）として機能する場合がある。ソースとして機能する領域ＳＲ、およびドレインとして機能する領域ＤＲに用いることで、高い電界効果移動度のトランジスタを実現することができる。
【００７８】以上より、酸化物半導体に、セリウムを添加する割合を適宜調整することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
【００７９】また、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
【００８０】以上、本実施の形態に示す構成、構造、方法などは、他の実施の形態に示す構成、構造、方法などと適宜組み合わせて用いることができる。
【００８１】（実施の形態２）
本実施の形態では、半導体装置の一形態を、図２乃至図４を用いて説明する。
【００８２】＜半導体装置の構造１＞
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。図２（Ａ）、図２（Ｂ）、および図２（Ｃ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。図２（Ａ）は上面図であり、図２（Ｂ）は、図２（Ａ）に示す一点鎖線Ａ１−Ａ２、図２（Ｃ）は、一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【００８３】本発明の一態様の半導体装置は、トランジスタ２００と、層間膜として機能する絶縁体２１０、絶縁体２１２、絶縁体２１４、絶縁体２１６、絶縁体２８０、絶縁体２８２、および絶縁体２８４とを有する。
【００８４】また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４６（導電体２４６ａ、および導電体２４６ｂ）とを有する。また、トランジスタ２００と電気的に接続し、配線として機能する導電体２０３を有する。
【００８５】トランジスタ２００は、第１のゲート電極として機能する導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、第２のゲート電極として機能する導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、第１のゲート絶縁膜として機能する絶縁体２５０と、第２のゲート絶縁層として機能する絶縁体２２０、絶縁体２２２、および絶縁体２２４と、チャネルが形成される領域を有する酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、ソースまたはドレインの一方として機能する導電体２４０ａと、ソースまたはドレインの他方として機能する導電体２４０ｂと、酸化物２３０と導電体２４０との間に設けられた酸化物２３５（酸化物２３５ａ、および酸化物２３５ｂ）と、絶縁体２７４と、を有する。
【００８６】トランジスタ２００において、酸化物２３０は、上記実施の形態１に記載の酸化物半導体を用いることができる。該酸化物半導体を、酸化物２３０に用いることで、酸化物２３０における酸素欠損の生成を抑制することができる。従って、信頼性が高いトランジスタを提供することができる。また、トランジスタのキャリア濃度を調節できるため、設計自由度が向上する。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
【００８７】図２に示すトランジスタは、酸化物２３０と、導電体２４０との間に、酸化物２３５を有する。上記実施の形態１の酸化物半導体は、酸化物２３５に用いてもよい。酸化物２３５に＋４価のランタノイドを含む酸化物半導体を用いる場合、酸化物２３５は、酸化物２３０よりも、＋４価のランタノイドの含有量が多いことが好ましい。＋４価のランタノイドの含有量が多くなると、＋４価のランタノイドは電子供与体（ドナー）として機能する。また、酸化物２３５を設けることで、導電体２４０と酸化物２３０との接触抵抗を低減することができる。なお、本構成において、酸化物２３５が、電子供与体として機能する場合、酸化物２３５を導電性酸化物として扱う場合がある。
【００８８】また、図２に示すトランジスタ構造は、酸化物２３０ｃ、絶縁体２５０、および導電体２６０が、絶縁体２８０に設けられた開口部に、絶縁体２７４を介して配置される。また、酸化物２３０ｃ、絶縁体２５０、および導電体２６０は、導電体２４０ａ、および導電体２４０ｂとの間に配置される。
【００８９】図２に示すトランジスタ構造を作成するには、まず、酸化物２３０となる酸化膜、該酸化膜上の導電体２４０となる導電膜を成膜する。該酸化膜、および該導電膜の一部を除去することで、島状の酸化物２３０、および島状の導電膜の積層構造を形成する。次に、該積層構造上にダミーゲートを設ける。なお、ダミーゲートを設ける工程において、ダミーゲートにスリミング加工などを行うことで、トランジスタの微細化、および高集積化が可能となる。
【００９０】次に、ダミーゲート上に絶縁体２７４となる絶縁膜、該絶縁膜上に絶縁体２８０となる絶縁膜を成膜する。続いて、ダミーゲートが露出するまで、絶縁体２７４となる絶縁膜、および絶縁体２８０となる絶縁膜の一部を、化学機械研磨（ＣＭＰ）法等を用いて除去する。その後、ダミーゲートを除去することで、絶縁体２７４と、酸化物２３０ａの上面および側面と、酸化物２３０ｂの上面および側面と、導電体２４０ａの側面と、導電体２４０ｂの側面と、が露出した開口部を形成する。当該開口部に、酸化物２３０ｃ、絶縁体２５０、および導電体２６０を設ける。従って、酸化物２３０ｃは、絶縁体２８０と接することなく、絶縁体２８０に設けられた開口部に形成することができる。
【００９１】以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
【００９２】絶縁体２１０、および絶縁体２１２は、層間膜として機能する。
【００９３】層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【００９４】例えば、絶縁体２１０は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体２１０は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。また、例えば、絶縁体２１０として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁体２１０よりも基板側からトランジスタ２００側に拡散するのを抑制することができる。
【００９５】例えば、絶縁体２１２は、絶縁体２１０よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【００９６】導電体２０３は、絶縁体２１２に埋め込まれるように形成される。ここで、導電体２０３の上面の高さと、絶縁体２１２の上面の高さは同程度にできる。なお導電体２０３は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０３を２層以上の多層膜構造としてもよい。また、構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。なお、導電体２０３は、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。
【００９７】トランジスタ２００において、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００の閾値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００の閾値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【００９８】また、例えば、図２（Ａ）に示すように、導電体２０５と、導電体２６０とを重畳して設けることで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
【００９９】つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【０１００】絶縁体２１４、および絶縁体２１６は、絶縁体２１０または絶縁体２１２と同様に、層間膜として機能する。例えば、絶縁体２１４は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁体２１４よりも基板側からトランジスタ２００側に拡散するのを抑制することができる。また、例えば、絶縁体２１６は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１０１】第２のゲートとして機能する導電体２０５は、絶縁体２１４および絶縁体２１６の開口の内壁に接して第１の導電体が形成され、さらに内側に第２の導電体が形成されている。ここで、第１の導電体および第２の導電体の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、第１の導電体および第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
【０１０２】ここで、導電体２０５ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
【０１０３】導電体２０５ａが酸素の拡散を抑制する機能を持つことにより、導電体２０５ｂが酸化して導電率が低下することを抑制することができる。
【０１０４】また、導電体２０５が配線の機能を兼ねる場合、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体２０３は、必ずしも設けなくともよい。なお、導電体２０５ｂを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１０５】絶縁体２２０、絶縁体２２２、および絶縁体２２４は、第２のゲート絶縁体としての機能を有する。
【０１０６】例えば、酸化物２３０と接する絶縁体２２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いてもよい。つまり、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
【０１０７】また、絶縁体２２２は、バリア性を有することが好ましい。絶縁体２２２がバリア性を有することで、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。また、絶縁体２２４が過剰酸素領域を有する場合、当該過剰酸素領域の酸素が、絶縁体２２０側へ拡散することなく、効率よく酸化物２３０へ供給することができる。また、導電体２０５が、絶縁体２２４が有する過剰酸素領域の酸素と反応することを抑制することができる。
【０１０８】絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【０１０９】例えば、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体と、酸化シリコンおよび酸化窒化シリコンとを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０１１０】なお、図２には、第２のゲート絶縁体として、３層の積層構造を示したが、単層、または２層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０１１１】チャネル形成領域として機能する領域を有する酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
【０１１２】なお、酸化物２３０ｃは、絶縁体２８０に設けられた開口部内に、および絶縁体２７４を介して設けられることが好ましい。絶縁体２７４がバリア性を有する場合、絶縁体２８０からの不純物が酸化物２３０へと拡散することを抑制することができる。
【０１１３】導電体２４０（導電体２４０ａ、および導電体２４０ｂ）は、一方がソース電極として機能し、他方がドレイン電極として機能する。
【０１１４】導電体２４０ａと、導電体２４０ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
【０１１５】また、図では単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
【０１１６】また、チタン膜または窒化チタン膜を形成し、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜を形成し、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０１１７】また、導電体２４０に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、導電体２４０ａ、および導電体２４０ｂが、絶縁体２７４を成膜する際に、酸化することを抑制することができる。
【０１１８】バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。
【０１１９】バリア層を有することで、導電体２４０の材料選択の幅を広げることができる。例えば、導電体２４０に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
【０１２０】絶縁体２５０は、第１のゲート絶縁体として機能する。絶縁体２５０は、絶縁体２８０に設けられた開口部内に、酸化物２３０ｃ、および絶縁体２７４を介して設けられることが好ましい。
【０１２１】絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成してもよい。例えば、昇温脱離ガス法分析（ＴＤＳ分析）にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
【０１２２】具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
【０１２３】加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃに接して設けることにより、絶縁体２５０から、酸化物２３０のチャネル形成領域に効果的に酸素を供給し、酸化物２３０が有する酸素欠陥を補填することができる。なお、絶縁
体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。
【０１２４】つまり、セリウムを有する酸化物半導体を用いた酸化物２３０に、過剰酸素領域を有する絶縁体を接して設けることで、酸化物２３０に形成されたわずかな酸素欠損も補填することができる。従って、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
【０１２５】また、例えば、絶縁体２５０として、加熱により酸素が放出される膜と、バリア性を有する膜との積層構造としてもよい。加熱により酸素が放出される膜と、導電体２６０との間にバリア性を有する膜を設けることで、加熱により放出した酸素が、導電体２６０へと吸収されることを抑制することができる。バリア性を有する膜としては、アルミニウムやハフニウムなどを含む金属酸化物を用いるとよい。当該金属酸化物は、比誘電率が高いため、物理膜厚を保持したまま、ゲート絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【０１２６】第１のゲート電極として機能する導電体２６０は、導電体２６０ａ、および導電体２６０ａ上の導電体２６０ｂを有する。導電体２６０ａは、導電体２０５ａと同様に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【０１２７】導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、酸化物２３０、および絶縁体２５０から導電体２６０ｂへの過剰酸素の拡散が抑制される。従って、絶縁体２５０が有する過剰酸素による導電体２６０ｂの酸化が抑制され、導電率が低下することを防止することができる。また、酸化物２３０へ供給する過剰酸素量の減少を抑制することができる。
【０１２８】酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電体２６０ａとして、酸化物２３０として用いることができる酸化物半導体を用いることができる。その場合、導電体２６０ｂをスパッタリング法で成膜することで、導電体２６０ａの電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【０１２９】導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１３０】絶縁体２８０と、トランジスタ２００との間に絶縁体２７４を配置する。絶縁体２７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【０１３１】絶縁体２７４を有することで、絶縁体２８０が有する水、および水素などの不純物が酸化物２３０ｃ、絶縁体２５０を介して、酸化物２３０ｂに拡散することを抑制することができる。また、絶縁体２８０が有する過剰酸素により、導電体２６０が酸化するのを抑制することができる。
【０１３２】絶縁体２８０、絶縁体２８２、および絶縁体２８４は、層間膜として機能する。
【０１３３】絶縁体２８２は、絶縁体２１４、および絶縁体２７４と同様に、水または水素などの不純物が、外部からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。
【０１３４】また、絶縁体２８０、および絶縁体２８４は、絶縁体２１６と同様に、絶縁体２１４、および絶縁体２８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１３５】また、トランジスタ２００は、絶縁体２８０、絶縁体２８２、および絶縁体２８４に埋め込まれた導電体２４６などのプラグや配線を介して、他の構造と電気的に接続してもよい。
【０１３６】また、導電体２４６の材料としては、導電体２０５と同様に、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０１３７】例えば、導電体２４６としては、例えば、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
【０１３８】上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
【０１３９】＜半導体装置の構造２＞
図３には、トランジスタ２００を有する半導体装置の一例を示す。図３（Ａ）は半導体装置の上面を示す。なお、図の明瞭化のため、図３（Ａ）において一部の膜は省略されている。また、図３（Ｂ）は、図３（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図３（Ｃ）はＡ３−Ａ４に対応する断面図である。
【０１４０】なお、図３に示す半導体装置において、図２に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
【０１４１】図３に示す半導体装置は、絶縁体２７４を必ずしも設けなくともよい。例えば、絶縁体２８０において、水素、および水などの不純物が十分に低減されている場合、絶縁体２７４は不要である。
【０１４２】また、絶縁体２８０は、過剰酸素領域を有していてもよい。絶縁体２８０が有する過剰酸素が、酸化物２３０ｃ、および絶縁体２５０を介して、酸化物２３０ｂへと拡散することにより、酸化物２３０ｂの酸素欠損を補償することができる。
【０１４３】また、絶縁体２８０が過剰酸素領域を有する場合、導電体２４６と、絶縁体２８０との間に、バリア性を有する絶縁体２７６（絶縁体２７６ａ、および絶縁体２７６ｂ）を配置することが好ましい。絶縁体２７６を設けることで、絶縁体２８０が有する過剰酸素が、導電体２４６と反応し、導電体２４６が酸化することを抑制することができる。
【０１４４】また、バリア性を有する絶縁体２７６を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体２４６に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
【０１４５】図３に示す半導体装置は、酸化物２３５を必ずしも設けなくともよい。例えば、導電体２４０に難酸化性の材質を用いて形成する。酸化物２３０との接触抵抗が十分に低くなる場合、酸化物２３５は不要である。
【０１４６】＜半導体装置の構造３＞
図４には、トランジスタ２００を有する半導体装置の一例を示す。図４（Ａ）は半導体装置の上面を示す。なお、図の明瞭化のため、図４（Ａ）において一部の膜は省略されている。また、図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図４（Ｃ）はＡ３−Ａ４に対応する断面図である。
【０１４７】なお、図４に示す半導体装置において、図２、および図３に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
【０１４８】また、図４に示す半導体装置は、導電体２４０と、酸化物２３０ｃ、絶縁体２５０、および導電体２６０と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
【０１４９】また、導電体２６０の上面および側面、絶縁体２５０の側面、および酸化物２３０ｃの側面を覆うように、絶縁体２７４を設けることが好ましい。絶縁体２７４を設けることで、導電体２６０の酸化を抑制することができる。また、酸化物２３０ｃ、および絶縁体２５０を介して、絶縁体２８０が有する不純物が酸化物２３０ｂへと拡散することを抑制することができる。
【０１５０】なお、絶縁体２８０に、過剰酸素領域を設けてもよい。絶縁体２８０が過剰酸素領域を有する場合、絶縁体２７４に、絶縁体２２４を露出する開口部（図示しない）を設けてもよい。また、酸化物２３０に接する絶縁体２２４は、酸素を拡散する絶縁体を用いるとよい。
【０１５１】上記構成とすることにより、過剰酸素領域を有する絶縁体２８０と、絶縁体２２４との間に、酸素の拡散を抑制する絶縁体２７４が配置される。一方、絶縁体２７４は、開口部を有するため、開口部を介して、絶縁体２８０と、絶縁体２２４とが接する。絶縁体２７４が有する開口部は、トランジスタ２００の形状、サイズ、集積度、またはレイアウトに応じて適宜設計すればよい。例えば、開口部の形状を、円形状、または多角形状のホール、溝、またはスリットなどとしてもよい。つまり、絶縁体２８０が有する過剰酸素が、絶縁体２２４を介して、酸化物２３０の酸素欠損を低減することができる。なお、絶縁体２８０が有する不純物は、酸化物２３０ａの膜厚を調整することで、酸化物２３０ｂへの拡散を抑制することができる。
【０１５２】＜半導体装置の構造４＞
図５には、トランジスタ２００を有する半導体装置の一例を示す。図５（Ａ）は半導体装置の上面を示す。なお、図の明瞭化のため、図５（Ａ）において一部の膜は省略されている。また、図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｌ１−Ｌ２に対応する断面図であり、図５（Ｃ）はＷ１−Ｗ２に対応する断面図である。
【０１５３】なお、図５に示す半導体装置において、図２、図３、および図４に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
【０１５４】図５（Ａ）乃至（Ｃ）では、導電体２４０を設けずに、露出した酸化物２３０ｂ表面の一部に領域２３１ａおよび領域２３１ｂを有する。領域２３１ａまたは領域２３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物２３０ｂと、絶縁体２７４の間に、絶縁体２７３を有する。
【０１５５】図５に示す、領域２３１（領域２３１ａ、および領域２３１ｂ）は、酸化物２３０ｂに後述の元素が添加されることで低抵抗化した領域である。領域２３１は、例えば、ダミーゲートを用いることで形成することができる。
【０１５６】具体的には、酸化物２３０ｂ上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物２３０ｂを低抵抗化する元素を添加するとよい。つまり、酸化物２３０が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域２３１が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【０１５７】なお、酸化物２３０を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。
【０１５８】特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
【０１５９】続いて、酸化物２３０ｂ、およびダミーゲート上に、絶縁体２７３となる絶縁膜、および絶縁体２７４となる絶縁膜を成膜してもよい。絶縁体２７３となる絶縁膜、および絶縁体２７４を積体して設けることで、領域２３１と、酸化物２３０ｃおよび絶縁体２５０とが重畳する領域を設けることができる。
【０１６０】具体的には、絶縁体２７４となる絶縁膜上に絶縁体２８０となる絶縁膜を設けた後、絶縁体２８０となる絶縁膜にＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁体２８０となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁体２７３の一部も除去するとよい。従って、絶縁体２８０に設けられた開口部の側面には、絶縁体２７４、および絶縁体２７３が露出し、当該開口部の底面には、酸化物２３０ｂに設けられた領域２３１の一部が露出する。次に、当該開口部に酸化物２３０ｃとなる酸化膜、絶縁体２５０となる絶縁膜、および導電体２６０となる導電膜を順に成膜した後、絶縁体２８０が露出するまでＣＭＰ処理などにより、酸化物２３０ｃとなる酸化膜、絶縁体２５０となる絶縁膜、および導電体２６０となる導電膜の一部を除去することで、図５に示すトランジスタを形成することができる。
【０１６１】なお、絶縁体２７３、および絶縁体２７４は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【０１６２】図５に示すトランジスタは、既存の装置を転用することができ、さらに、導電体２４０を設けないため、コストの低減を図ることができる。
【０１６３】上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
【０１６４】以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１６５】（実施の形態３）
本実施の形態では、半導体装置の一形態を、図６および図７を用いて説明する。
【０１６６】［記憶装置１］
本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図６に示す。本発明の一態様の半導体装置は、トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００を用いることができる。
【０１６７】トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
【０１６８】図６に示す半導体装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。
【０１６９】また、図６に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
【０１７０】＜トランジスタ３００＞
トランジスタ３００は、基板３１１上に設けられ、ゲート電極として機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０１７１】ここで、図６に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
【０１７２】なお、図６に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０１７３】＜容量素子１００＞
容量素子１００は、トランジスタ２００の上方に設けられる。容量素子１００は、第１の電極として機能する導電体１１０と、第２の電極として機能する導電体１２０、および誘電体として機能する絶縁体１３０とを有する。
【０１７４】また、例えば、導電体２４６上に設けた導電体１１２と、導電体１１０は、同時に形成することができる。なお、導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。
【０１７５】図６では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【０１７６】また、絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
【０１７７】例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料と、高誘電率（ｈｉｇｈ−ｋ）材料との積層構造を用いることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ−ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
【０１７８】なお、高誘電率（ｈｉｇｈ−ｋ）材料（高い比誘電率の材料）の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
【０１７９】一方、絶縁耐力が大きい材料（低い比誘電率の材料）としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
【０１８０】＜配線層＞
各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【０１８１】例えば、トランジスタ３００上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。
【０１８２】また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【０１８３】絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図６において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。
【０１８４】同様に、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。さらに、導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。
【０１８５】層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【０１８６】例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
【０１８７】例えば、絶縁体１５０、絶縁体２１２、絶縁体３５２、および絶縁体３５４等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【０１８８】また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体２１０、および絶縁体３５０等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
【０１８９】水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【０１９０】配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０１９１】例えば、導電体３２８、導電体３３０、導電体３５６、導電体２１８、および導電体１１２等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０１９２】＜＜酸化物半導体が設けられた層の配線、またはプラグ＞＞
なお、トランジスタ２００に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体が設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
【０１９３】例えば、図６では、絶縁体２２４と、導電体２４６との間に、絶縁体２７６を設けるとよい。特に、絶縁体２７６は、過剰酸素領域を有する絶縁体２２４を挟む絶縁体２２２と、絶縁体２７４と、接して設けられることが好ましい。絶縁体２７６と、絶縁体２２２、および絶縁体２７４とが接して設けられることで、絶縁体２２４、およびトランジスタ２００は、バリア性を有する絶縁体により、封止する構造とすることができる。さらに、絶縁体２７６は、絶縁体２８０の一部とも接することが好ましい。絶縁体２７６が、絶縁体２８０まで延在していることで、酸素や不純物の拡散を、より抑制することができる。
【０１９４】つまり、絶縁体２７６を設けることで、絶縁体２２４が有する過剰酸素が、導電体２４６に吸収されることを抑制することができる。また、絶縁体２７６を有することで、不純物である水素が、導電体２４６を介して、トランジスタ２００へ拡散することを抑制することができる。
【０１９５】なお、絶縁体２７６としては、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【０１９６】以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
【０１９７】［記憶装置２］
本発明の一態様である半導体装置を使用した、記憶装置の一例を図７に示す。図７に示す記憶装置は、図６で示したトランジスタ２００、トランジスタ３００、および容量素子１００を有する半導体装置に加え、トランジスタ４００を有している。
【０１９８】トランジスタ４００は、トランジスタ２００の第２のゲート電圧を制御することができる。例えば、トランジスタ４００の第１のゲート及び第２のゲートをソースとダイオード接続し、トランジスタ４００のソースと、トランジスタ２００の第２のゲートを接続する構成とする。当該構成でトランジスタ２００の第２のゲートの負電位を保持するとき、トランジスタ４００の第１のゲート−ソース間の電圧および、第２のゲート−ソース間の電圧は、０Ｖになる。トランジスタ４００において、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流が非常に小さいため、トランジスタ２００およびトランジスタ４００に電源供給をしなくても、トランジスタ２００の第２のゲートの負電位を長時間維持することができる。これにより、トランジスタ２００、およびトランジスタ４００を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
【０１９９】従って、図７において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００のゲートと電気的に接続され、配線１００６はトランジスタ２００のバックゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。配線１００７はトランジスタ４００のソースと電気的に接続され、配線１００８はトランジスタ４００のゲートと電気的に接続され、配線１００９はトランジスタ４００のバックゲートと電気的に接続され、配線１０１０はトランジスタ４００のドレインと電気的に接続されている。ここで、配線１００６、配線１００７、配線１００８、及び配線１００９が電気的に接続されている。
【０２００】また、図７に示す記憶装置は、図６に示す記憶装置と同様に、マトリクス状に配置することで、メモリセルアレイを構成することができる。なお、１個のトランジスタ４００は、複数のトランジスタ２００の第２のゲート電圧を制御することができる。そのため、トランジスタ４００は、トランジスタ２００よりも、少ない個数を設けるとよい。
【０２０１】＜トランジスタ４００＞
トランジスタ４００は、トランジスタ２００と、同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ４００は、第１のゲート電極として機能する導電体４６０（導電体４６０ａ、および導電体４６０ｂ）と、第２のゲート電極として機能する導電体４０５（導電体４０５ａ、および導電体４０５ｂ）と、ゲート絶縁層として機能する絶縁体２２０、絶縁体２２２、絶縁体２２４、および絶縁体４５０と、チャネルが形成される領域を有する酸化物４３０ｃと、ソースまたはドレインの一方として機能する導電体４４０ａ、酸化物４３１ａ、および酸化物４３１ｂと、ソースまたはドレインの他方として機能する導電体４４０ｂ、酸化物４３２ａ、および酸化物４３２ｂと、導電体４４６（導電体４４６ａ、および導電体４４６ｂ）と、を有する。
【０２０２】トランジスタ４００において、導電体４０５は、導電体２０５と、同じ層である。酸化物４３１ａ、および酸化物４３２ａと、酸化物２３０ａと、同じ層であり、酸化物４３１ｂ、および酸化物４３２ｂと、酸化物２３０ｂと、同じ層である。導電体４４０は、導電体２４０と、同じ層である。酸化物４３０ｃは、酸化物２３０ｃは同じ層である。絶縁体４５０は、絶縁体２５０と、同じ層である。導電体４６０は、導電体２６０と、同じ層である。
【０２０３】なお、同じ層に形成された構造体は、同時に形成することができる。例えば、酸化物４３０ｃは、酸化物２３０ｃとなる酸化膜を加工することで、形成することができる。
【０２０４】トランジスタ４００の活性層として機能する酸化物４３０ｃは、酸化物２３０などと同様に、酸素欠損が低減され、水素または水などの不純物が低減されている。これにより、トランジスタ４００のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流を非常に小さくすることができる。
【０２０５】＜＜ダイシングライン＞＞
以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。
【０２０６】ここで、例えば、図７に示すように、絶縁体２７４と、絶縁体２２２とが接する領域をダイシングラインとなるように設計することが好ましい。つまり、複数のトランジスタ２００を有するメモリセル、およびトランジスタ４００の外縁に設けられるダイシングラインとなる領域近傍において、絶縁体２２４に開口を設ける。また、絶縁体２２４の側面を覆うように、絶縁体２７４を設ける。
【０２０７】つまり、上記絶縁体２２４に設けた開口において、絶縁体２２２と、絶縁体２７４とが接する。例えば、このとき、絶縁体２２２と、絶縁体２７４とを同材料及び同方法を用いて形成してもよい。絶縁体２２２、および絶縁体２７４を、同材料、および同方法で設けることで、密着性を高めることができる。例えば、酸化アルミニウムを用いることが好ましい。
【０２０８】当該構造により、絶縁体２２２、および絶縁体２７４で、絶縁体２２４、トランジスタ２００、およびトランジスタ４００を包み込むことができる。絶縁体２２２、および絶縁体２７４は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ２００、およびトランジスタ４００に拡散することを防ぐことができる。
【０２０９】また、当該構造により、絶縁体２２４の過剰酸素が絶縁体２７４、および絶縁体２２２の外部に拡散することを防ぐことができる。従って、絶縁体２２４の過剰酸素は、効率的にトランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００、またはトランジスタ４００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
【０２１０】本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０２１１】（実施の形態４）
本実施の形態では、図８および図９を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある。）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
【０２１２】＜記憶装置の構成例＞
図８（Ａ）にＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、コントロールロジック回路１４６０を有する。
【０２１３】列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、および書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
【０２１４】記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、ＷＤＡＴＡは書き込み回路に入力される。
【０２１５】コントロールロジック回路１４６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
【０２１６】メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
【０２１７】なお、図８（Ａ）において、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図８（Ｂ）に示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
【０２１８】図９に上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。
【０２１９】［ＤＯＳＲＡＭ］
図９（Ａ）乃至（Ｃ）に、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）と呼ぶ場合がある。図９（Ａ）に示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（フロントゲートと呼ぶ場合がある。）、及びバックゲートを有する。
【０２２０】トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
【０２２１】配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
【０２２２】また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図９（Ｂ）に示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図９（Ｃ）に示すメモリセル１４７３ように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。
【０２２３】上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１としてトランジスタ２００を用い、容量素子ＣＡとして容量素子１００を用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に対して多値データ、又はアナログデータを保持することができる。
【０２２４】また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
【０２２５】［ＮＯＳＲＡＭ］
図９（Ｄ）乃至（Ｇ）に、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図９（Ｄ）に示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、フロントゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＲＡＭ）と呼ぶ場合がある。
【０２２６】トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。
【０２２７】配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。
【０２２８】また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図９（Ｅ）に示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図９（Ｆ）に示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図９（Ｇ）に示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。
【０２２９】上記実施の形態に示す半導体装置をメモリセル１４７４等に用いる場合、トランジスタＭ２としてトランジスタ２００を用い、トランジスタＭ３としてトランジスタ３００を用い、容量素子ＣＢとして容量素子１００を用いることができる。トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に低くすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７４に多値データ、又はアナログデータを保持することができる。メモリセル１４７５乃至１４７７も同様である。
【０２３０】なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
【０２３１】また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２、Ｍ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０を単極性回路によって構成することができる。
【０２３２】また、図９（Ｈ）に３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図９（Ｈ）に示すメモリセル１４７８は、トランジスタＭ４乃至Ｍ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、ＲＷＬ、ＷＷＬ、ＢＧＬ、およびＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、ＷＢＬに電気的に接続してもよい。
【０２３３】トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。
【０２３４】なお、トランジスタＭ５、Ｍ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至Ｍ６がＯＳトランジスタでもよい、この場合、メモリセルアレイ１４７０を単極性回路によって構成することができる。
【０２３５】上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ４としてトランジスタ２００を用い、トランジスタＭ５、Ｍ６としてトランジスタ３００を用い、容量素子ＣＣとして容量素子１００を用いることができる。トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に低くすることができる。
【０２３６】なお、本実施の形態に示す、周辺回路１４１１、およびメモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
【０２３７】本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０２３８】（実施の形態５）
本実施の形態では、図１０を用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
【０２３９】図１０（Ａ）に示すように、チップ１２００は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１２１１、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
【０２４０】チップ１２００には、バンプ（図示しない）が設けられ、図１０（Ｂ）に示すように、プリント基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
【０２４１】マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。
【０２４２】ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
【０２４３】また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
【０２４４】アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
【０２４５】メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
【０２４６】インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ  Ｍｕｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
【０２４７】ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
【０２４８】チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
【０２４９】ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
【０２５０】ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの演算を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
【０２５１】本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０２５２】（実施の形態６）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータや、ノート型のコンピュータや、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図１１にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
【０２５３】図１１（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。基板１１０４のメモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
【０２５４】図１１（Ｂ）はＳＤカードの外観の模式図であり、図１１（Ｃ）は、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。基板１１１３のメモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
【０２５５】図１１（Ｄ）はＳＳＤの外観の模式図であり、図１１（Ｅ）は、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。基板１１５３のメモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
【０２５６】本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【０２５７】１００  容量素子、１１０  導電体、１１２  導電体、１２０  導電体、１３０  絶縁体、１５０  絶縁体、２００  トランジスタ、２０３  導電体、２０５  導電体、２０５ａ  導電体、２０５ｂ  導電体、２１０  絶縁体、２１２  絶縁体、２１４  絶縁体、２１６  絶縁体、２１８  導電体、２２０  絶縁体、２２２  絶縁体、２２４  絶縁体、２３０  酸化物、２３０ａ  酸化物、２３０ｂ  酸化物、２３０ｃ  酸化物、２３１  領域、２３１ａ  領域、２３１ｂ  領域、２３５  酸化物、２３５ａ  酸化物、２３５ｂ  酸化物、２４０  導電体、２４０ａ  導電体、２４０ｂ  導電体、２４６  導電体、２４６ａ  導電体、２４６ｂ  導電体、２５０  絶縁体、２６０  導電体、２６０ａ  導電体、２６０ｂ  導電体、２７３  絶縁体、２７４  絶縁体、２７６  絶縁体、２７６ａ  絶縁体、２７６ｂ  絶縁体、２８０  絶縁体、２８２  絶縁体、２８４  絶縁体、３００  トランジスタ、３１１  基板、３１３  半導体領域、３１４ａ  低抵抗領域、３１４ｂ  低抵抗領域、３１５  絶縁体、３１６  導電体、３２０  絶縁体、３２２  絶縁体、３２４  絶縁体、３２６  絶縁体、３２８  導電体、３３０  導電体、３５０  絶縁体、３５２  絶縁体、３５４  絶縁体、３５６  導電体、４００  トランジスタ、４０５  導電体、４０５ａ  導電体、４０５ｂ  導電体、４３０ｃ  酸化物、４３１ａ  酸化物、４３１ｂ  酸化物、４３２ａ  酸化物、４３２ｂ  酸化物、４４０  導電体、４４０ａ  導電体、４４０ｂ  導電体、４４６  導電体、４４６ａ  導電体、４４６ｂ  導電体、４５０  絶縁体、４６０  導電体、４６０ａ  導電体、４６０ｂ  導電体
【図１】
2019102316.tif 000004
【図２】
2019102316.tif 000005
【図３】
2019102316.tif 000006
【図４】
2019102316.tif 000007
【図５】
2019102316.tif 000008
【図６】
2019102316.tif 000009
【図７】
2019102316.tif 000010
【図８】
2019102316.tif 000011
【図９】
2019102316.tif 000012
【図１０】
2019102316.tif 000013
【図１１】
2019102316.tif 000014
【国際調査報告】
2019102316.tif 000015
2019102316.tif 000016
2019102316.tif 000017
2019102316.tif 000018
2019102316.tif 000019
2019102316.tif 000020