(57)【要約】フラッシュバンドが発生したフレームをキャンセルし、疑似的にフラッシュを発生させたフレームを生成して、フラッシュバンドを補正できるフラッシュバンド補正回路及び放送カメラを提供する。フラッシュ検出部１３が、フレームにおけるフラッシュを検出し、デジタルゲイン制御部１４が、フラッシュの立ち下がりで次のフレームを疑似的にフラッシュが発生した画像データとして生成し、映像出力部１６が、フラッシュの影響があるフレームをキャンセルし、フラッシュの影響が発生する前のフレームを繰り返し用いて出力し、フラッシュの立ち下がりの次のフレームについてフラッシュの影響のないフレームを疑似的にフラッシュが発生した映像データにて出力するフラッシュバンド補正回路及び放送カメラである。
2019097856.tif 000002
【特許請求の範囲】
【請求項１】
放送カメラにおけるフラッシュバンド補正回路であって、
入力された映像信号についてフラッシュの立ち上がりと立ち下がりを検出するフラッシュ検出部と、
フラッシュの立ち下がりで次のフレームの映像データについて、疑似的にフラッシュが発生した映像データとして生成するゲイン制御部と、
フラッシュが発生しているフレームの映像データを破棄して、当該フラッシュが発生する前のフレームの映像データを出力し、当該フラッシュの立ち下がり後のフラッシュが発生していないフレームについて、前記ゲイン制御部で生成した疑似的にフラッシュが発生した映像データを出力する映像出力部とを有することを特徴とするフラッシュバンド補正回路。
【請求項２】
電子シャッターを用いてフラッシュの発生から終端までの幅を狭くするシャッタースピードとしたことを特徴とする請求項１記載のフラッシュバンド補正回路。
【請求項３】
映像出力部は、破棄したフレームの映像データの数が連続して特定数以上になると、加算平均処理によるフラッシュバンド補正又はフラッシュ部分の切り取りによるフラッシュバンド補正を行うことを特徴とする請求項１記載のフラッシュバンド補正回路。
【請求項４】
映像出力部は、加算平均処理によるフラッシュバンド補正又はフラッシュ部分の切り取りによるフラッシュバンド補正に切り替え可能としたことを特徴とする請求項１記載のフラッシュバンド補正回路。
【請求項５】
請求項１記載のフラッシュバンド補正回路を有することを特徴とする放送カメラ。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放送カメラで発生するフラッシュバンドを補正する補正回路に係り、特に、疑似的にフラッシュを発生することでフラッシュバンドを補正するフラッシュバンド補正回路及び放送カメラに関する。
【背景技術】
【０００２】
［従来の技術］
業務用のビデオカメラ（放送カメラ）では、ＣＭＯＳ（Complementary Metal Oxide Se miconductor：相補型金属酸化膜半導体）センサーを用いており、ＣＣＤ（Charge Couple d Device：電荷結合素子）とは異なるライン露光順次読み出し方式（ローリングシャッター）を用いることにより、低消費電力化、高速読み出しを実現している。【０００３】
ローリングシャッターを使用するＣＭＯＳセンサーは、露光タイミングがライン毎に異なり、読み出し時間のずれが発生するため、他の写真撮影のカメラによるフラッシュやストロボ等の非常に発光期間の短い照明成分があると、画面の場所によって明るさの差が生じることがある。【０００４】
具体的には、画面上下で一部分だけ明るく、他の部分が暗いという「フラッシュバンド」（Flash Band：ＦＢ）現象が発生する。
このフラッシュバンドを補正する技術（Flash Band Correction：ＦＢＣ）には、加算平均処理によるＦＢＣと、フラッシュ部分の切り取りによるＦＢＣとがある。ＦＢＣは、通常、映像入力装置から映像信号を入力して映像信号処理を行う映像信号処理装置で行われるものである。【０００５】
［加算平均処理によるＦＢＣ：図５］
加算平均処理によるＦＢＣについて図５を参照しながら説明する。図５は、加算平均処理によるＦＢＣの概略図である。
図５に示すように、映像信号処理装置は、以下のＭＥＭ０，１のフレームを記憶するメモリを備え、入力された映像信号を、フレーム遅延なくリアルタイムでＭＥＭ０のようにフレームｆ１〜ｆ８として出力する。そして、１フレームディレイの映像信号がＭＥＭ１のようにメモリに記憶される。尚、「ｆ」は、一画面（１フレーム）の映像データを意味している。【０００６】
加算平均処理では、ＭＥＭ０とＭＥＭ１のフレームを加算して平均してＡＤＤに出力する。図５のＡＤＤでは、例えば、「ｆ１＋ｆ２」と記載しているが、実際は（ｆ１＋ｆ２）／２の画素値（平均画素値）が記憶されている。
加算平均処理では、通常、ＭＥＭ１のフレームの映像データを出力するが、フラッシュを検出すると、ＡＤＤ，ＭＥＭ０，ＡＤＤのフレームの映像データを出力する。【０００７】
例えば、図５に示すように、フレームｆ３にフラッシュの発生（立ち上がり）があって、フレームｆ４にフラッシュの終端（立ち下がり）があると、フレームｆ３，ｆ４にはフラッシュバンドがあることになる。
そして、フレームｆ３の下半分でフラッシュの立ち上がりがあり、フレームｆ４の上半分でフラッシュの立ち下がりがあると、ＡＤＤの「ｆ２＋ｆ３」「ｆ４＋ｆ５」にフラッシュバンドが含まれることになる。尚、ＡＤＤの「ｆ３＋ｆ４」は、一画面にフラッシュが発生したものとなっている。【０００８】
出力（ＯＵＴ）では、フラッシュバンドがある画面を採用せず、それ以外の画面の映像データを出力する。
つまり、ＭＥＭ１のｆ１，ｆ２と、ＡＤＤのｆ３＋ｆ４と、ＭＥＭ０のｆ５と、ＡＤＤのｆ５＋ｆ６と、ＭＥＭ１のｆ６，ｆ７，ｆ８とが選択される。従って、出力の第３フレーム「ｆ３＋ｆ４」の一画面全体がフラッシュが発生した映像となる。【０００９】
［フラッシュ部分の切り取りによるＦＢＣ：図６］
フラッシュ部分の切り取りによるＦＢＣについて図６を参照しながら説明する。図６は、フラッシュ部分の切り取りによるＦＢＣの概略図である。
図６に示すように、画像処理装置に入力された映像信号は、リアルタイムでＭＥＭ０のようにｆ１〜ｆ１０となり、１フレームディレイの映像信号はＭＥＭ１のようになる。【００１０】
フラッシュ部分の切り取りによるＦＢＣでは、ＭＥＭ０でフラッシュを検出し、フラッシュの立ち上がりと立ち下がりで画像を切り取り、１フレーム遅延しているＭＥＭ１のフレームと組み合わせることで、ＦＢＣを行う。【００１１】
図６の例では、ＭＥＭ０のｆ３の中央でフラッシュの立ち上がりを検出し、ｆ４の中央下のラインでフラッシュの立ち下がりを検出した場合を示している。
従って、ｆ３のフラッシュの立ち上がりの検出により、ＭＥＭ０のｆ３の映像データからＭＥＭ１のｆ２の映像データに切り替わり、ｆ３とｆ２を組み合わせた映像データが出力される。【００１２】
ＭＥＭ０の次のフレームｆ４ではフラッシュの立ち下がりを検出したら、ＭＥＭ０のｆ４の映像データをＭＥＭ１のフラッシュの立ち上がりからの映像データに切り替え、ｆ４とｆ３を組み合わせた映像データが出力される。このｆ４とｆ３を組み合わせた映像データは、フラッシュが発生したフレームとなっている。【００１３】
同様に、ＭＥＭ０のフレームｆ５でのフラッシュの立ち上がりで、ＭＥＭ０のｆ５の映像データからＭＥＭ１のｆ４の映像データに切り替わり、ｆ５とｆ４を組み合わせた映像データが出力される。
そして、ＭＥＭ０のフレームｆ６のフラッシュの立ち下がりで、ＭＥＭ０のｆ６の映像データからＭＥＭ１のｆ５の映像データに切り替わり、ｆ６とｆ５を組み合わせた映像データが出力される。このｆ６とｆ５を組み合わせた映像データは、フラッシュが発生したフレームとなっている。【００１４】
従って、出力（ＯＵＴ）では、第３フレームがｆ３とｆ２を組み合わせたものとなり、第４フレームがｆ４とｆ３を組み合わせたものとなり、第５フレームがｆ５とｆ４を組み合わせたものとなり、第６フレームがｆ６とｆ５を組み合わせたものとなる。
ここで、第４フレームと第６フレームが、フラッシュが発生したフレームとなっている。【００１５】
しかしながら、加算平均処理によるＦＢＣでも、フラッシュ部分の切り取りによるＦＢＣでも、フラッシュバンドを補正できない場合がある。以下、図７及び図８を参照しながら説明する。図７は、加算平均処理によるＦＢＣの問題点を説明する図であり、図８は、フラッシュ部分の切り取り方式のＦＢＣの問題点を説明する図である。【００１６】
［加算平均処理によるＦＢＣの問題点：図７］
図７に示すように、加算平均処理によるＦＢＣでは、フラッシュが立ち下がるフレームの次のフレームでフラッシュが発生した場合、ＡＤＤの直後のフレームはＭＥＭ０を出力するため、出力（ＯＵＴ）において、第４フレーム、第６フレームでフラッシュバンドを補正できないものとなっている。【００１７】
［フラッシュ部分の切り取り方式のＦＢＣの問題点：図８］
図８に示すように、フレームｆ７でのフラッシュの立ち上がりのライン番号がフレームｆ６のフラッシュの立ち下がりのライン番号より小さい場合、出力（ＯＵＴ）において、第７フレームでフレッシュバンドが残って補正できないものとなっている。【００１８】
［フラッシュフレームの段差：図９、図１０］
次に、フラッシュフレームの段差について図９、図１０を参照しながら説明する。図９は、ＦＢＣしたフラッシュフレームに発生した段差を説明する例１の図であり、図１０は、ＦＢＣしたフラッシュフレームに発生した段差を説明する例２の図である。【００１９】
［フラッシュフレームの段差例１：図９］
フラッシュフレームの段差例１について説明すると、フラッシュの立ち上がりと立ち下がりに傾きがある場合がある。つまり、フラッシュにおいて、映像レベルが数ラインかけて徐々に高くなって立ち上がり、映像レベルが数ラインかけて徐々に低くなって立ち下がる場合がある。【００２０】
その場合に、フラッシュの立ち上がりと立ち下がりの映像レベルの上昇と下降が穏やかであればあるほど、切り取りによるＦＢＣの場合、フレームの切り替え部分に隙間（段差）が広くなる。
また、加算平均処理によるＦＢＣの場合でも、加算平均したフレームの中央横方向に帯状にフラッシュが薄い部分が発生し、フラッシュフレームの段差が目立つようになる。【００２１】
図９に示すように、フレームｆ２の下半分とフレームｆ３の上半分でフラッシュバンドが発生し、フラッシュの立ち上がりと立ち下がりに傾きがあると、切り取りによるＦＢＣの場合と、加算平均処理によるＦＢＣの場合に、それぞれ段差が発生している。【００２２】
［フレームの段差例２：図１０］
次に、フレームの段差例２について説明すると、図１０に示すように、フラッシュの立ち上がりと立ち下がりに傾きがない場合でも、数ライン程度ではあるが段差が発生することがある。【００２３】
段差部分は、フラッシュが発生していないため、明るくないはずであるが、その段差部分を補正する処理が為されるため、映像レベルを上げて白い帯になることがある。
このように、発生する段差部分の補正が必要であるが、図９のように傾きがあると、傾きの映像レベルを検出する必要があるため、段差補正はより困難となる。【００２４】
［関連技術］
尚、関連する先行技術として、特開２０１２−１５６６３４号公報「フラッシュバンド処理回路、フラッシュバンド処理方法、撮像装置及び撮像処理方法」（特許文献１）、特開２０１５−１２６４２５号公報「撮像装置」（特許文献２）がある。
特許文献１には、加算平均処理によるＦＢＣが示されている。
特許文献２には、フラッシュ部分の切り取りによるＦＢＣが示されている。
【先行技術文献】
【特許文献】
【００２５】
【特許文献１】特開２０１２−１５６６３４号公報
【特許文献２】特開２０１５−１２６４２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００２６】
しかしながら、従来のフラッシュバンド補正処理では、フラッシュバンドを補正できない場合があり、更に、フラッシュバンドの補正によって生成したフラッシュのフレームの中央部分に段差が発生して、フラッシュバンドの補正が十分ではないという問題点があった。【００２７】
また、蛍光灯などのフリッカーが発生した場合に、その除去にバリアブルシャッター機能を使用する必要があるが、従来のフラッシュバンド補正の技術とバリアブルシャッター機能を同時に使用することができないものとなっている。【００２８】
本発明は上記実情に鑑みて為されたもので、フラッシュバンドが発生したフレームをキャンセルし、疑似的にフラッシュを発生させたフレームを生成して、フラッシュバンドを補正できるフラッシュバンド補正回路及び放送カメラを提供することを目的とする。
【課題を解決するための手段】
【００２９】
上記従来例の問題点を解決するための本発明は、放送カメラにおけるフラッシュバンド補正回路であって、入力された映像信号についてフラッシュの立ち上がりと立ち下がりを検出するフラッシュ検出部と、フラッシュの立ち下がりで次のフレームの映像データについて、疑似的にフラッシュが発生した映像データとして生成するゲイン制御部と、フラッシュが発生しているフレームの映像データを破棄して、当該フラッシュが発生する前のフレームの映像データを出力し、当該フラッシュの立ち下がり後のフラッシュが発生していないフレームについて、ゲイン制御部で生成した疑似的にフラッシュが発生した映像データを出力する映像出力部とを有することを特徴とする。【００３０】
本発明は、上記フラッシュバンド補正回路において、電子シャッターを用いてフラッシュの発生から終端までの幅を狭くするシャッタースピードとしたことを特徴とする。【００３１】
本発明は、上記フラッシュバンド補正回路において、映像出力部が、破棄したフレームの映像データの数が連続して特定数以上になると、加算平均処理によるフラッシュバンド補正又はフラッシュ部分の切り取りによるフラッシュバンド補正を行うことを特徴とする。【００３２】
本発明は、上記フラッシュバンド補正回路において、映像出力部が、加算平均処理によるフラッシュバンド補正又はフラッシュ部分の切り取りによるフラッシュバンド補正に切り替え可能としたことを特徴とする。【００３３】
本発明は、放送カメラにおいて、上記フラッシュバンド補正回路を有することを特徴とする。
【発明の効果】
【００３４】
本発明によれば、フラッシュ検出部が、入力された映像信号についてフラッシュの立ち上がりと立ち下がりを検出し、ゲイン制御部が、フラッシュの立ち下がりで次のフレームの映像データについて、疑似的にフラッシュが発生した映像データとして生成し、映像出力部が、フラッシュが発生しているフレームの映像データを破棄して、当該フラッシュが発生する前のフレームの映像データを出力し、当該フラッシュの立ち下がり後のフラッシュが発生していないフレームについて、ゲイン制御部で生成した疑似的にフラッシュが発生した映像データを出力するフラッシュバンド補正回路としているので、フラッシュバンドの補正を完全に行い、フリッカー対策のバリアブルシャッター機能と同時に使用できる効果がある。
【図面の簡単な説明】
【００３５】
【図１】本カメラシステムの構成図である。
【図２】カメラヘッドのフラッシュバンド補正回路の構成ブロック図である。
【図３】フラッシュバンド補正の処理を示す概略図である。
【図４】電子シャッター同時使用による動画性改善例を示す図である。
【図５】加算平均処理によるＦＢＣの概略図である。
【図６】フラッシュ部分の切り取りによるＦＢＣの概略図である。
【図７】加算平均処理によるＦＢＣの問題点を説明する図である。
【図８】フラッシュ部分の切り取り方式のＦＢＣの問題点を説明する図である。
【図９】ＦＢＣしたフラッシュフレームに発生した段差を説明する例１の図である。
【図１０】ＦＢＣしたフラッシュフレームに発生した段差を説明する例２の図である。
【発明を実施するための形態】
【００３６】
本発明の実施の形態について図面を参照しながら説明する。
［実施の形態の概要］
本発明の実施の形態に係るフラッシュバンド補正回路は、フラッシュの影響があるフレームをキャンセル（破棄）し、フラッシュの影響が発生する前のフレームを繰り返し用いて出力し、フラッシュの立ち下がりで次のフレームについてフラッシュの影響のないフレームを疑似的にフラッシュが発生した映像として出力することで、フラッシュバンドの補正を完全に行い、また、フリッカー対策のバリアブルシャッター機能と同時に使用できるものである。
【００３７】
［本カメラシステム：図１］
本発明の実施の形態に係るカメラシステム（本カメラシステム）について図１を参照しながら説明する。図１は、本カメラシステムの構成図である。
本カメラシステムは、図１に示すように、カメラヘッド１と、レンズ（撮像レンズ）２と、カメラアダプタ３と、ビューファインダー４と、カメラコントロールユニット５と、モニター６と、リモートコントロールユニット７と、カメラアダプタ３とカメラコントロールユニット５とを接続する光複合ケーブル８と、カメラコントロールユニット５とモニター６とを接続する映像出力ケーブル９と、カメラコントロールユニット５とリモートコントロールユニット７とを接続するリモコンケーブル１０とを基本的に有している。
本カメラシステムは、業務用の放送カメラシステムを想定している。
【００３８】
［本カメラシステムの各部］
本カメラシステムの各部について具体的に説明する。
カメラヘッド１は、レンズ２によって集光された光を４種のプリズムによって分解し、映像信号に変換して、本実施の形態に係るフラッシュバンド補正の映像処理を行ってカメラアダプタ３に出力する。
カメラアダプタ３は、カメラヘッド１からの映像データを、光複合ケーブル８を介してカメラコントロールユニット５に出力する。
カメラコントロールユニット５は、光複合ケーブル８から入力された映像データをリモートコントロールユニット７からの操作によってモニター６に表示出力する。
【００３９】
［カメラヘッドのフラッシュバンド補正回路：図２］
次に、カメラヘッド１のフラッシュバンド補正回路（本フラッシュバンド補正回路）について図２を参照しながら説明する。図２は、カメラヘッドのフラッシュバンド補正回路の構成ブロック図である。
フラッシュバンド補正回路は、図２に示すように、映像入力部１１と、駆動部（Drive ＦＰＧＡ）１２と、フラッシュ検出部１３と、デジタルゲイン制御部１４と、映像信号処理部１５と、映像出力部１６と、フレーム映像データ記憶部（ＤＤＲ［Double Date Rate ］メモリ）１７とを備えている。
【００４０】
［映像入力部１１］
映像入力部１１は、レンズ２で集光された光を赤（Ｒ）、青（Ｂ）、第１の緑（Ｇ１）と第２の緑（Ｇ２）に分解し、内蔵するＣＭＯＳセンサーで電気信号に変換し、Ａ／Ｄ（アナログ／デジタル）変換してＬＶＤＳ（Low Voltage Differential Signaling：小振幅作動信号）信号として駆動部１２に出力する。
【００４１】
［駆動部１２］
駆動部１２は、映像入力部１１からの色の電気信号について、色の境界を明確にし、色付けする処理を行い、フラッシュ検出部１３に出力する。駆動部１２は、ＦＰＧＡ（Fiel d-Programmable Gate Array）で実現している。ＦＰＧＡは、製造後に購入者や設計者が構成を設定できる集積回路である。
【００４２】
［フラッシュ検出部１３］
フラッシュ検出部１３は、駆動部１２からのＲ，Ｇ１，Ｂ，Ｇ２の映像信号を入力し、フラッシュの立ち上がりと立ち下がりを検出し、フラッシュの立ち上がりと立ち下がりのフラッシュ検出信号を映像出力部１６に出力すると共に、疑似フラッシュ用のゲイン（ＧＡＩＮ）でデジタルゲイン制御部１４にて増幅させる疑似デジタル用ゲイン指示信号をデジタルゲイン制御部１４に出力する。
【００４３】
疑似フラッシュ用ゲイン指示信号は、１フレームに対する映像データの増幅率を高くしてフラッシュが発生したような映像を疑似的に生成するためのトリガーとなるパルス信号である。
具体的には、フラッシュ検出部１３が、フラッシュの立ち下がりを検出すると、疑似フラッシュ用ゲイン指示信号をデジタルゲイン制御部１４に出力して、次のフレームの映像が、フラッシュがたかれたような明るさになるようにしている。
【００４４】
［デジタルゲイン制御部１４］
デジタルゲイン制御部１４は、フラッシュ検出部１３からの映像信号を映像信号処理部１５に出力する。特に、デジタルゲイン制御部１４は、フラッシュ検出部１３から疑似フラッシュ用ゲイン指示信号が入力された場合には、設定されている疑似フラッシュ用ゲインでの増幅を行う。
【００４５】
ここで、疑似フラッシュ用ゲインの値は、外部からの指示で可変とすることができる。
尚、フラッシュ検出部１３が、フラッシュの立ち上がり又は立ち下がりの傾き（急峻さ）、若しくはフラッシュの明るさの度合いを判定し、それらの値に応じた疑似フラッシュ用ゲインの値をデジタルゲイン制御部１４に設定するようにしてもよい。
【００４６】
［映像信号処理部１５］
映像信号処理部１５は、デジタルゲイン制御部１４からの映像信号を入力し、各種映像信号処理を施し、色差信号（Ｙ・Ｐｂ・Ｐｒ）に変換して映像出力部１６に出力する。
【００４７】
［映像出力部１６］
映像出力部１６は、映像信号処理部１５からの色差信号を入力し、１フレーム分の映像データをＤＤＲメモリ１７に記憶し、ＤＤＲメモリ１７に記憶した１フレーム分の映像データをＨＤ−ＳＤＩ（High Definition Serial Digital Interface）信号として出力する。
具体的には、映像出力部１６は、フラッシュ検出部１３からのフラッシュ検出信号（フラッシュの立ち上がり又は立ち下がりの信号）が入力されると、そのフレームの色差信号をＤＤＲメモリ１７に出力しないで破棄（キャンセル）する。その場合は、映像出力部１６は、一度出力した前のフレームの映像データ（ＤＤＲメモリに記憶されている１フレーム分の映像データ）を出力する。
【００４８】
ここで、フラッシュ検出部１３、デジタルゲイン制御部１４、映像信号処理部１５及び映像出力部１６を一つのＦＰＧＡ（Ｖｉｄｅｏ ＦＰＧＡ）で構成するようにしている。
尚、映像信号処理部１５の前段で、フラッシュ検出部１３がＲ，Ｇ１，Ｂ，Ｇ２信号に対してフラッシュ検出を行い、デジタルゲイン制御部１４が疑似フラッシュ用ゲインで増幅して疑似フラッシュ映像を生成するようにしているので、映像信号処理部１５の後段でフラッシュ検出を行う場合に比べて、フラッシュ検出の精度を向上させることができるものである。
また、デジタルゲイン制御部１４における疑似フラッシュ用ゲインの値を調整することで、フラッシュの強い光による視聴者への悪影響を軽減できるものである。
【００４９】
［フラッシュバンド補正回路の動作］
次に、本カメラシステムにおけるフラッシュバンド補正回路の動作について簡単に説明する。
フラッシュバンド補正回路において、フラッシュ検出部１３が、駆動部１２からの各色の映像信号に対してフラッシュの立ち上がりと立ち下がりを検出し、フラッシュ検出信号を映像出力部１６に出力し、デジタルゲイン制御部１４に映像信号を出力すると共に、フラッシュの立ち下がりを検出すると、疑似フラッシュ用ゲイン指示信号を出力する。
【００５０】
デジタルゲイン制御部１４は、フラッシュ検出部１３からの映像信号を映像信号処理部１５に出力するが、疑似フラッシュ用ゲイン指示信号が入力された場合は、疑似フラッシュ用のゲインで増幅して疑似的にフラッシュが発生したかのようなフレームの映像信号を生成して出力する。
【００５１】
映像出力部１６は、映像信号処理部１５から出力された色差信号をＤＤＲメモリ１７に出力するが、フラッシュ検出部１３からフラッシュの立ち上がり又は立ち下がりのフラッシュ検出信号が入力されると、そのフレームの映像信号を捨てて採用せず、ＤＤＲメモリ１７に出力しない。
【００５２】
更に、映像出力部１６は、ＤＤＲメモリ１７に記憶された１フレーム分の映像データをＨＤ−ＳＤＩ信号として出力するが、キャンセルしたフレームの映像データはＤＤＲメモリ１７に記憶されていないので、ＤＤＲメモリ１７に記憶されている出力済みの映像データを再度出力することになる。
【００５３】
［本実施形態のフラッシュバンド補正処理：図３］
次に、本カメラシステムにおけるフラッシュバンド補正について図３を参照しながら説明する。図３は、フラッシュバンド補正の処理を示す概略図である。
図３に示すように、リアルタイムにＭＥＭ０のフレームｆ１〜ｆ１０が入力され、フラッシュ検出部１３でフラッシュの立ち上がりを検出すると、フラッシュ立ち上がり検出パルス（立ち上がりのフラッシュ検出信号）を映像出力部１６に出力し、フラッシュの立ち下がりを検出すると、フラッシュ立ち下がり検出パルス（立ち下がりのフラッシュ検出信号）を映像出力部１６に出力する。
【００５４】
そして、フラッシュ検出部１３は、フラッシュ立ち下がりのパルスをトリガーに、次のフレームについて疑似フラッシュ用ゲイン指示信号を生成し、デジタルゲイン制御部１４に出力する。
デジタルゲイン制御部１４は、フラッシュ検出部１３から疑似フラッシュ用ゲイン指示信号が入力されないフレームについては、通常のゲインで増幅を行い、疑似フラッシュ用ゲイン指示信号が入力されたフレームについては、通常のゲインより高い疑似フラッシュ用ゲインで増幅を行う。
従って、疑似フラッシュ用ゲインで増幅した映像データは、フラッシュがたかれたような明るいものとなる。
【００５５】
図３の例では、フレームｆ３〜ｆ８でフラッシュの立ち上がり又は立ち下がりが検出されているので、映像出力部１６がｆ３〜ｆ８のフレームの映像データをキャンセルしてＤＤＲメモリ１７に出力していない。
従って、第３のフレームから第８のフレームを出力するタイミングにＤＤＲメモリ１７に記憶されている映像データはフレームｆ２となるので、フレームｆ２の映像データが繰り返し出力される。
【００５６】
尚、フラッシュ検出部１３は、フレームｆ４，ｆ６，ｆ８でフラッシュの立ち下がりを検出しているので、次のフレームに対して疑似フラッシュ用ゲイン指示信号を生成し、デジタルゲイン制御部１４は、フレームｆ５，ｆ７，ｆ９を疑似フラッシュ用ゲインで増幅する。
但し、映像出力部１６は、フレームｆ５，ｆ７についてはフラッシュ検出信号を入力しているので、キャンセルしてＤＤＲメモリ１７に出力していない。
【００５７】
結局、映像出力部１６からの出力（ＯＵＴ）は、第３のフレームから第８のフレームまでがＤＤＲメモリ１７に記憶されたフレームｆ２の映像データが出力され、第９のフレームｆ９が疑似フラッシュ用ゲインで増幅された映像データとなる。元々、フレームｆ９は、フラッシュの影響のない映像データであるが、疑似的にフラッシュを発生させた場合の映像データとなっている。
これにより、フラッシュバンドの発生を防止できるものである。
【００５８】
次に、応用例１〜応用例３について説明する。
［応用例１］
長い時間、連続してフラッシュがたかれた場合に、本実施の形態では、フラッシュの影響のない以前のフレームの映像データを連続して使用することになるので、映像として動きのないものとなり、更にシャッター音はするものの、映像に反映されないため、生放送として臨場感のない映像となってしまう。
【００５９】
そこで、応用例１として、１０フレーム以上、フラッシュの影響のある画像データが連続する場合に、従来のフラッシュバンド補正処理（加算平均処理によるＦＢＣ又はフラッシュ部分の切り取りによるＦＢＣ）を用いて、補正したフレームの画像データを挿入するようにする。
【００６０】
具体的には、映像出力部１６が、フラッシュの影響のない以前の映像データを出力し続けた回数をカウントし、１０以上となった場合に、フラッシュ検出部１３に１０以上となったことを通知し、その通知を受け取ったフラッシュ検出部１３は、デジタルゲイン制御部１４に疑似フラッシュ用ゲインを出力しないようにして、従来のＦＢＣを映像出力部１６で行うようにする。
【００６１】
これにより、応用例１では、従来のＦＢＣによって補正されたフレームの映像データが挿入されるため、映像として動きに流れができ、更にシャッター音に対応して明るい映像を出力でき、生放送の臨場感を生むことができるものである。
【００６２】
［応用例２］
また、応用例２では、従来の加算平均処理によるＦＢＣ、従来のフラッシュ切り取り部分の切り取りによるＦＢＣ、本実施形態におけるフラッシュバンド補正について、いずれかを選択可能としたものである。
フラッシュバンド補正処理の切り替えは、リモートコントロールユニット７又はカメラアダプタ３等に設けられたスイッチ又はボタン等にて行うものである。
【００６３】
［応用例３：図４］
次に、応用例３として、電子シャッター（バリアブルシャッター）を同時使用した例について図４を参照しながら説明する。図４は、電子シャッター同時使用による動画性改善例を示す図である。
放送カメラにおける電子シャッターは、シャッタースピードが速いほどカメラの感度は低下するため、１／２０００秒の使用は現実的ではないが、標準的な照度環境下であれば、１／１２５秒、１／２５０秒の電子シャッターのシャッタースピードは、実用上問題はない。
尚、この電子シャッターを同時に使用できるのは、本フラッシュバンド補正回路を利用しているためであり、従来のフラッシュバンド補正では併用はできないものである。
【００６４】
図４では、１段目が電子シャッターオフの場合のフラッシュの発生状況を示しており、２段目が電子シャッターオンの場合のフラッシュの発生状況を示している。
電子シャッターをオンとして使用することで、フラッシュの幅が狭くなり、２フレームに跨ってフラッシュが発生する確率が下がる。つまり、電子シャッターを使用してフラッシュの発生から終端（立ち上がりから立ち下がり）までの幅を狭くするシャッタースピードとすることで、フラッシュの発生から終端までを１フレーム期間内に収束できる確率を高めることができる。
【００６５】
従って、電子シャッターをオフとした場合では、フラッシュ発生時に２フレームキャンセルしていたが、図４の３段目下側の「疑似フラッシュによるＦＢＣ」に示すように、電子シャッターをオンとすることで、図３の出力（ＯＵＴ）と比べて、同じフレーム（フレームｆ２）が長く連続して使用されることがなく、更にフレームｆ４，ｆ６，ｆ８が疑似的なフラッシュの映像データとなるため、動画性を改善し、フラッシュ音に合わせて疑似的なフラッシュが発生するため、生放送での臨場感を生むことができるものである。
【００６６】
尚、図４の３段目上側の「フラッシュキャンセル」は、電子シャッターオンのカメラ入力のフレームから単にフラッシュバンドを含むフレームをキャンセルした状態を示している。
【００６７】
［実施の形態の効果］
本フラッシュバンド補正回路によれば、フラッシュ検出部１３が、フレームにおけるフラッシュを検出し、デジタルゲイン制御部１４が、フラッシュの立ち下がりで次のフレームを疑似的にフラッシュが発生した画像データとして生成し、映像出力部１６が、フラッシュの影響があるフレームをキャンセルし、フラッシュの影響が発生する前のフレームを繰り返し用いて出力し、フラッシュの立ち下がりの次のフレームについてフラッシュの影響のないフレームを疑似的にフラッシュが発生した映像データにて出力するものとしているので、フラッシュバンドの補正を完全に行い、フリッカー対策の電子シャッターが備えるバリアブルシャッター機能と同時に使用できる効果がある。
【産業上の利用可能性】
【００６８】
本発明は、フラッシュバンドが発生したフレームをキャンセルし、疑似的にフラッシュを発生させたフレームを生成して、フラッシュバンドを補正できるフラッシュバンド補正回路及び放送カメラに好適である。この出願は、２０１７年１１月１４日に出願された日本出願特願２０１７−２１８８８０を基礎として優先権の利益を主張するものであり、その開示の全てを引用によってここに取り込む。
【符号の説明】
【００６９】
１…カメラヘッド、  ２…レンズ、  ３…カメラアダプタ、  ４…ビューファインダー、  ５…カメラコントロールユニット、  ６…モニター、  ７…リモートコントロールユニット、  ８…光複合ケーブル、  ９…映像出力ケーブル、  １０…リモコンケーブル、
１１…映像入力部、  １２…駆動部、  １３…フラッシュ検出部、  １４…デジタルゲイン制御部、  １５…映像信号処理部、  １６…映像出力部、  １７…ＤＤＲメモリ 
【図１】
2019097856.tif 000003
【図２】
2019097856.tif 000004
【図３】
2019097856.tif 000005
【図４】
2019097856.tif 000006
【図５】
2019097856.tif 000007
【図６】
2019097856.tif 000008
【図７】
2019097856.tif 000009
【図８】
2019097856.tif 000010
【図９】
2019097856.tif 000011
【図１０】
2019097856.tif 000012
【手続補正書】
【提出日】令和2年4月27日(2020.4.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
放送カメラにおけるフラッシュバンド補正回路であって、
電子シャッターを用いてフレームにおけるフラッシュの発生から終端までの幅を狭くするシャッタースピードとし、
入力された映像信号について前記幅を狭くしたフラッシュの立ち上がりと立ち下がりを検出するフラッシュ検出部と、
前記検出したフラッシュの立ち下がりで次のフレームの映像データについて、疑似的にフラッシュが発生した映像データとして生成するゲイン制御部と、
フラッシュが発生しているフレームの映像データを破棄して、当該フラッシュが発生する前のフレームの映像データを出力し、当該フラッシュの立ち下がり後のフラッシュが発生していないフレームについて、前記ゲイン制御部で生成した疑似的にフラッシュが発生した映像データを出力する映像出力部とを有することを特徴とするフラッシュバンド補正回路。
【請求項２】
映像出力部は、破棄したフレームの映像データの数が連続して特定数以上になると、加算平均処理によるフラッシュバンド補正又はフラッシュ部分の切り取りによるフラッシュバンド補正を行うことを特徴とする請求項１記載のフラッシュバンド補正回路。
【請求項３】
映像出力部は、加算平均処理によるフラッシュバンド補正又はフラッシュ部分の切り取りによるフラッシュバンド補正に切り替え可能としたことを特徴とする請求項１記載のフラッシュバンド補正回路。
【請求項４】
請求項１乃至３のいずれか記載のフラッシュバンド補正回路を有することを特徴とする放送カメラ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
上記従来例の問題点を解決するための本発明は、放送カメラにおけるフラッシュバンド補正回路であって、電子シャッターを用いてフレームにおけるフラッシュの発生から終端までの幅を狭くするシャッタースピードとし、入力された映像信号について幅を狭くしたフラッシュの立ち上がりと立ち下がりを検出するフラッシュ検出部と、検出したフラッシュの立ち下がりで次のフレームの映像データについて、疑似的にフラッシュが発生した映像データとして生成するゲイン制御部と、フラッシュが発生しているフレームの映像データを破棄して、当該フラッシュが発生する前のフレームの映像データを出力し、当該フラッシュの立ち下がり後のフラッシュが発生していないフレームについて、ゲイン制御部で生成した疑似的にフラッシュが発生した映像データを出力する映像出力部とを有することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
本発明によれば、電子シャッターを用いてフレームにおけるフラッシュの発生から終端までの幅を狭くするシャッタースピードとし、フラッシュ検出部が、入力された映像信号について幅を狭くしたフラッシュの立ち上がりと立ち下がりを検出し、ゲイン制御部が、検出したフラッシュの立ち下がりで次のフレームの映像データについて、疑似的にフラッシュが発生した映像データとして生成し、映像出力部が、フラッシュが発生しているフレームの映像データを破棄して、当該フラッシュが発生する前のフレームの映像データを出力し、当該フラッシュの立ち下がり後のフラッシュが発生していないフレームについて、ゲイン制御部で生成した疑似的にフラッシュが発生した映像データを出力するフラッシュバンド補正回路としているので、フラッシュバンドの補正を完全に行い、フリッカー対策のバリアブルシャッター（電子シャッター）機能と同時に使用できる効果がある。
【国際調査報告】
2019097856.tif 000013
2019097856.tif 000014
2019097856.tif 000015
2019097856.tif 000016