(57)【要約】  データ伝送装置は、エンベデッドクロック方式の差動信号伝送回路と、同相信号伝送回路とを備える。データ伝送装置は、伝送対象のデータと、データの伝送指示とを受け付ける。すると、データ伝送装置は、データと伝送指示との少なくともいずれかに基づき、エンベデッドクロック方式の差動信号伝送回路と、同相信号伝送回路とのどちらの回路によりデータを伝送するかを決定する。データ伝送装置は、決定された回路にデータを伝送させる。
2019102546.tif 000002
【特許請求の範囲】
【請求項１】
データを受け付けるデータ受付部と、
前記データ受付部によって受け付けられた前記データの伝送指示を受け付ける指示受付部と、
前記データと、前記指示受付部によって受け付けられた前記伝送指示との少なくともいずれかに基づき、エンベデッドクロック方式の差動信号伝送回路と、同相信号伝送回路とのどちらの回路により前記データを伝送するかを決定する伝送方法決定部と、
前記伝送方法決定部によって決定された回路に前記データを伝送させる指示実行部と
を備えるデータ伝送装置。
【請求項２】
前記伝送方法決定部は、前記データのデータサイズが基準サイズよりも大きい場合には、前記差動信号伝送回路により前記データを伝送すると決定し、前記データのデータサイズが基準サイズ以下の場合には、前記同相信号伝送回路により前記データを伝送すると決定する
請求項１に記載のデータ伝送装置。
【請求項３】
前記伝送指示には、少ない遅延を要求するか否かを示す制御情報が含まれており、
前記伝送方法決定部は、前記制御情報が少ない遅延を要求しないことを示す場合には、前記差動信号伝送回路により前記データを伝送すると決定し、前記制御情報が少ない遅延を要求することを示す場合には、前記同相信号伝送回路により前記データを伝送すると決定する
請求項１に記載のデータ伝送装置。
【請求項４】
前記伝送指示には、少ない遅延を要求するか否かを示す制御情報が含まれており、
前記伝送方法決定部は、前記制御情報が少ない遅延を要求することを示す場合と、前記制御情報が少ない遅延を要求しないことを示し、かつ、前記データのデータサイズが基準サイズ以下の場合とには、前記同相信号伝送回路により前記データを伝送すると決定し、前記制御情報が少ない遅延を要求しないことを示し、かつ、前記データのデータサイズが基準サイズよりも大きい場合には、前記差動信号伝送回路により前記データを伝送すると決定する
請求項１に記載のデータ伝送装置。
【請求項５】
前記伝送指示には、少ない遅延を要求するか否かを示す制御情報が含まれており、
前記伝送方法決定部は、前記データのデータサイズが基準サイズよりも大きい場合と、前記データのデータサイズが基準サイズ以下であり、かつ、前記制御情報が少ない遅延を要求しないことを示す場合とには、前記差動信号伝送回路により前記データを伝送すると決定し、前記データのデータサイズが基準サイズ以下であり、かつ、前記制御情報が少ない遅延を要求することを示す場合には、前記同相信号伝送回路により前記データを伝送すると決定する
請求項１に記載のデータ伝送装置。
【請求項６】
前記データ伝送装置は、さらに、
前記差動信号伝送回路で前記データを伝送する場合の動作条件を示すパラメータを前記同相信号伝送回路を用いて伝送させるパラメータ処理部
を備える請求項１から５までのいずれか１項に記載のデータ伝送装置。
【請求項７】
データ受付部が、データを受け付け、
指示受付部が、前記データの伝送指示を受け付け、
伝送方法決定部が、前記データと、前記伝送指示との少なくともいずれかに基づき、エンベデッドクロック方式の差動信号伝送回路と、同相信号伝送回路とのどちらの回路により前記データを伝送するかを決定し、
指示実行部が、決定された回路に前記データを伝送させるデータ伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、装置間のデータ伝送技術に関する。
【背景技術】
【０００２】
非特許文献１には、コンピュータ等の装置間でデータ伝送するための回路であるエンベデッドクロック方式の差動信号伝送回路がある。エンベデッドクロック方式の差動信号伝送回路は、シリアル伝送回路におけるクロック周波数をあまり高くできないという課題を解決し、高速にデータを伝送することができる。【０００３】
特許文献１には、差動信号伝送回路の送信側にある電位中点に別の同相信号送信回路を付加することが記載されている。これにより、特許文献１では、一対の信号線を介して差動信号と同相信号との両方を転送可能とし、信号線数を少なくすることを可能にしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２０４２７２号公報
【非特許文献】
【０００５】
【非特許文献１】畑山  仁  ほか著、「ＰＣＩ  Ｅｘｐｒｅｓｓ設計の基礎と応用」ＣＱ出版社、２０１０年５月１５日発行、ｐｐ．２５〜５１
【発明の概要】
【発明が解決しようとする課題】
【０００６】
エンベデッドクロック方式の差動信号伝送回路には、シリアル伝送回路に対して、送信側及び受信側にいくつかの回路が付加されて構成される。付加された回路での処理遅延が発生する分、送信側がデータの伝送を開始してから、受信側にデータが届き始めるまでの時間が長くなってしまう。
大量のデータを伝送する場合には、付加された回路での処理遅延分を補った高速な伝送を行うことが可能である。しかし、少量のデータを伝送する場合には、付加された回路での処理遅延分を取り戻す前に伝送が完了してしまう。つまり、少量のデータを伝送する場合には、エンベデッドクロック方式の差動信号伝送回路を用いると、却って伝送時間がかかってしまう。
この発明は、大量のデータを高速に伝送可能にしつつ、少量のデータについても高速に伝送可能にすることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るデータ伝送装置は、
データを受け付けるデータ受付部と、
前記データ受付部によって受け付けられた前記データの伝送指示を受け付ける指示受付部と、
前記データと、前記指示受付部によって受け付けられた前記伝送指示との少なくともいずれかに基づき、エンベデッドクロック方式の差動信号伝送回路と、同相信号伝送回路とのどちらの回路により前記データを伝送するかを決定する伝送方法決定部と、
前記伝送方法決定部によって決定された回路に前記データを伝送させる指示実行部と
を備える。
【発明の効果】
【０００８】
この発明では、伝送対象のデータと、伝送指示との少なくともいずれかに基づき、エンベデッドクロック方式の差動信号伝送回路と、同相信号伝送回路とのどちらの回路によりデータを伝送するかを切り替える。これにより、大量のデータを高速に伝送可能にしつつ、少量のデータについても高速に伝送可能にすることが可能になる。
【図面の簡単な説明】
【０００９】
【図１】コンピュータ５０の接続の説明図。
【図２】Ｉ／Ｆ５１の説明図。
【図３】シリアル伝送回路６０の構成図。
【図４】エンベデッドクロック方式の差動信号伝送回路７０における送信側回路７１の構成図。
【図５】エンベデッドクロック方式の差動信号伝送回路７０における受信側回路７５の構成図。
【図６】大量のデータを伝送する場合の説明図。
【図７】少量のデータを伝送する場合の説明図。
【図８】シリアル伝送回路６０とエンベデッドクロック方式の差動信号伝送回路７０との比較図。
【図９】実施の形態１に係るデータ伝送装置１０における送信側回路２０の構成図。
【図１０】実施の形態１に係るデータ伝送装置１０における受信側回路３０の構成図。
【図１１】実施の形態１に係るデータ伝送装置１０の動作を示すフローチャート。
【図１２】実施の形態１に係る伝送指示を示す図。
【図１３】実施の形態２に係るデータ伝送装置１０の動作を示すフローチャート。
【図１４】実施の形態３に係るデータ伝送装置１０の動作を示すフローチャート。
【図１５】実施の形態４に係るデータ伝送装置１０の動作を示すフローチャート。
【図１６】実施の形態５に係るデータ伝送装置１０の構成図。
【発明を実施するための形態】
【００１０】
実施の形態１．
＊＊＊概要説明＊＊＊
図１から図８を参照して、データ伝送の概要を説明する。
図１に示すように、２つのコンピュータ５０を接続する場合には、各コンピュータに、Ｉ／Ｆ５１（インタフェース）が設けられ、Ｉ／Ｆ５１間が伝送路９０で接続される。
なお、図１では、コンピュータ５０は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）と、メモリと、Ｉ／Ｏ装置と、補助記憶装置とを備える構成が示されている。しかし、コンピュータ５０は、図１に示された構成に限らず、他の構成要素を備えている場合と、一部の構成要素を備えていない場合ともあり得る。また、コンピュータ５０は、何らかの機器である場合もあり得るし、１つのＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）又はＬＳＩ（Ｌａｒｇｅ−Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）である場合もあり得る。
【００１１】
図２に示すように、Ｉ／Ｆ５１は、送信側回路５２と、受信側回路５３とを備える。そして、一方のＩ／Ｆ５１における送信側回路５２と、他方のＩ／Ｆ５１における受信側回路５３との間が伝送路９０により接続される。
【００１２】
図３に示すように、シリアル伝送回路６０では、送信側回路６１は、制御回路６２と、パラレル−シリアル変換回路６３とを備える。また、受信側回路６４は、シリアル−パラレル変換回路６５と、制御回路６６とを備える。
送信側回路６１では、制御回路６２が伝送対象のデータとデータサイズ等が示された伝送指示とを受け取る。すると、パラレル−シリアル変換回路６３が伝送指示に基づき、データをパラレル信号からシリアル信号に変換して伝送路９０に流す。受信側回路６４では、シリアル−パラレル変換回路６５が伝送路９０からシリアル信号を受信すると、シリアル信号をパラレル信号に変換する。すると、制御回路６６がコンピュータ５０の内部のデータバス（以下、内部バス）にデータを受信した旨の通知とデータとを流す。
シリアル伝送回路６０は、データ伝送に用いるクロック信号の周波数をあまり高くできないという課題がある。
【００１３】
図４に示すように、エンベデッドクロック方式の差動信号伝送回路７０では、送信側回路７１は、シリアル伝送回路６０における送信側回路６１に対して、パケット組立回路７２と、符号化回路７３と、差動増幅回路７４とが付加される。また、図５に示すように、エンベデッドクロック方式の差動信号伝送回路７０では、受信側回路７５は、シリアル伝送回路６０における受信側回路６４に対して、差動増幅回路７６と、バッファ７７と、復号回路７８と、パケット解体回路７９とが付加される。
送信側回路７１では、制御回路６２が伝送対象のデータとデータサイズ等が示された伝送指示とを受け取る。すると、パケット組立回路７２がデータからパケットを組み立て、符号化回路７３がパケットをエンベデッドクロック方式で符号化する。パラレル−シリアル変換回路６３が符号化されたパケットをシリアル信号に変換して、差動増幅回路７４が差動出力を増幅して、伝送路９０に流す。受信側回路７５では、差動増幅回路７６が伝送路９０から受信した差動入力を増幅し、シリアル−パラレル変換回路６５がシリアル信号をパラレル信号に変換してバッファ７７に出力する。すると、復号回路７８がエンベデッドクロック方式の信号を復号してパケットを生成し、パケット解体回路７９がパケットを解体してデータを生成する。制御回路６６がコンピュータ５０の内部バスにデータを受信した旨の通知とデータとを流す。
エンベデッドクロック方式の差動信号伝送回路７０は、高い周波数のクロック信号を用いたデータ伝送が可能であり、大量のデータを短時間で伝送可能である。
【００１４】
エンベデッドクロック方式の差動信号伝送回路７０は、シリアル伝送回路６０に対して付加された回路での処理遅延が発生する分、遅延が多くなる。そのため、エンベデッドクロック方式の差動信号伝送回路７０は、シリアル伝送回路６０に比べ、送信側がデータの伝送を開始してから、受信側にデータが届き始めるまでの時間が長くなってしまう。
そのため、図６に示すように、大量のデータを伝送する場合には、付加された回路での処理遅延分を補った高速な伝送を行うことが可能である。しかし、図７に示すように、少量のデータを伝送する場合には、付加された回路での処理遅延分を取り戻す前に伝送が完了してしまう。つまり、図８に示すように、少量のデータを伝送する場合には、エンベデッドクロック方式の差動信号伝送回路を用いると、却って伝送時間がかかってしまう。
したがって、エンベデッドクロック方式の差動信号伝送回路７０は、動作状態の確認を行う処理のように、少量のデータを伝送する場合には、処理時間が長くなることがあった。また、エンベデッドクロック方式の差動信号伝送回路７０は、駆動機器の制御のような少ない遅延を求められる場合には、利用が困難となることがあった。
【００１５】
＊＊＊構成の説明＊＊＊
図９及び図１０を参照して、実施の形態１に係るデータ伝送装置１０の構成を説明する。
データ伝送装置１０は、コンピュータ５０のＩ／Ｆ５１に設けられる装置である。
【００１６】
図９に示すように、データ伝送装置１０の送信側回路２０は、エンベデッドクロック方式の差動信号伝送回路２１と、同相信号伝送回路２２と、制御回路２３とを備える。
【００１７】
エンベデッドクロック方式の差動信号伝送回路２１は、図４を参照して説明したエンベデッドクロック方式の差動信号伝送回路７０の送信側回路７１から制御回路６２を除いた構成である。つまり、エンベデッドクロック方式の差動信号伝送回路２１は、パケット組立回路７２と、符号化回路７３と、パラレル−シリアル変換回路６３と、差動増幅回路７４とを備える。
同相信号伝送回路２２は、パラレル−シリアル変換回路２２１と、同相増幅回路２２２とを備える。同相信号伝送回路２２は、エンベデッドクロック方式の差動信号伝送回路２１の送信側の電位中点に接続されている。
送信側回路２０は、エンベデッドクロック方式の差動信号伝送回路２１及び同相信号伝送回路２２を備えることにより、一対の信号線を介して、差動信号と同相信号との両方を伝送できる。
【００１８】
制御回路２３は、機能構成要素として、データ受付部２３１と、指示受付部２３２と、伝送方法決定部２３３と、指示実行部２３４とを備える。制御回路２３は、伝送対象のデータを、差動信号伝送回路２１と、同相信号伝送回路２２とのどちらかにより伝送する。
制御回路２３の機能構成要素は、電子回路により実現されてもよいし、ソフトウェアにより実現されてもよい。制御回路２３の機能構成要素がソフトウェアにより実現される場合には、制御回路２３はプロセッサを備え、機能構成要素を実現するソフトウェアをプロセッサが読み込み、実行する。
なお、プロセッサ及び電子回路を処理回路と呼ぶ。したがって、制御回路２３の機能構成要素は、処理回路により実現される。
【００１９】
図１０に示すように、データ伝送装置１０の受信側回路３０は、エンベデッドクロック方式の差動信号受信回路３１と、同相信号受信回路３２と、制御回路３３とを備える。
【００２０】
エンベデッドクロック方式の差動信号受信回路３１は、図５を参照して説明したエンベデッドクロック方式の差動信号伝送回路７０の受信側回路７５から制御回路６６を除いた構成である。つまり、エンベデッドクロック方式の差動信号受信回路３１は、差動増幅回路７６と、シリアル−パラレル変換回路６５と、バッファ７７と、復号回路７８と、パケット解体回路７９とを備える。
同相信号受信回路３２は、同相増幅回路３２１と、シリアル−パラレル変換回路３２２とを備える。同相信号受信回路３２は、エンベデッドクロック方式の差動信号受信回路３１の受信側に接続される。
受信側回路３０は、エンベデッドクロック方式の差動信号受信回路３１及び同相信号受信回路３２を備えることにより、一対の信号線を介して、差動信号と同相信号との両方を受信できる。
【００２１】
制御回路３３は、機能構成要素として、差動データ発行部３３１と、同相データ発行部３３２と、通知発行部３３３とを備える。制御回路３３は、コンピュータ５０の内部バスにデータを受信した旨の通知とデータとを流す。
制御回路３３の機能構成要素は、電子回路により実現されてもよいし、ソフトウェアにより実現されてもよい。制御回路３３の機能構成要素がソフトウェアにより実現される場合には、制御回路３３はプロセッサを備え、機能構成要素を実現するソフトウェアをプロセッサが読み込み、実行する。
なお、プロセッサ及び電子回路を処理回路と呼ぶ。したがって、制御回路３３の機能構成要素は、処理回路により実現される。
【００２２】
＊＊＊動作の説明＊＊＊
図１１及び図１２を参照して、実施の形態１に係るデータ伝送装置１０の動作を説明する。
実施の形態１に係るデータ伝送装置１０の動作は、実施の形態１に係るデータ伝送方法に相当する。また、実施の形態１に係るデータ伝送装置１０の動作は、実施の形態１に係るデータ伝送プログラムの処理に相当する。
【００２３】
（図１１のステップＳ１１：受付処理）
データ受付部２３１は、コンピュータ５０の内部バスから、伝送対象のデータを受け付ける。また、指示受付部２３２は、コンピュータ５０の内部バスから、伝送対象のデータの伝送指示を受け付ける。
図１２に示すように、伝送指示は、例えば、１ワード目に宛先アドレス、２ワード目にアクセス種別、３ワード目にデータサイズ、４ワード目に制御情報が設定されている。宛先アドレスは、データの伝送先のＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）アドレス、ＩＰ（Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ）アドレスといったアドレスである。アクセス種別は、データのリード又はライトを示す。データサイズは、伝送対象のデータサイズである。制御情報は、少ない遅延を要求するか否かを示す。
【００２４】
（図１１のステップＳ１２：伝送方法決定処理）
伝送方法決定部２３３は、ステップＳ１１で受け付けられた伝送対象のデータと、伝送指示との少なくともいずれかに基づき、エンベデッドクロック方式の差動信号伝送回路２１と、同相信号伝送回路２２とのどちらの回路によりデータを伝送するかを決定する。
実施の形態１では、伝送方法決定部２３３は、ステップＳ１１で受け付けられた伝送対象のデータのデータサイズが基準サイズよりも大きいか否かに応じて、どちらの回路によりデータを伝送するかを決定する。具体的には、伝送方法決定部２３３は、データのデータサイズが基準サイズよりも大きい場合には、エンベデッドクロック方式の差動信号伝送回路２１によりデータを伝送すると決定する。一方、伝送方法決定部２３３は、データのデータサイズが基準サイズ以下の場合には、同相信号伝送回路２２によりデータを伝送すると決定する。
伝送方法決定部２３３は、エンベデッドクロック方式の差動信号伝送回路２１でデータを伝送すると決定した場合には、処理をステップＳ１３に進める。一方、伝送方法決定部２３３は、同相信号伝送回路２２でデータを伝送すると決定した場合には、処理をステップＳ１４に進める。
【００２５】
（図１１のステップＳ１３：第１伝送処理）
指示実行部２３４は、ステップＳ１２で決定されたエンベデッドクロック方式の差動信号伝送回路２１によりデータを伝送させる。
具体的には、指示実行部２３４は、データをエンベデッドクロック方式の差動信号伝送回路２１に出力する。すると、エンベデッドクロック方式の差動信号伝送回路２１では、パケット組立回路７２がデータからパケットを組み立て、符号化回路７３がパケットをエンベデッドクロック方式で符号化する。パラレル−シリアル変換回路６３が符号化されたパケットをシリアル信号に変換して、差動増幅回路７４が差動出力を増幅して、伝送路９０に流す。
その後、宛先のデータ伝送装置１０における受信側回路３０のエンベデッドクロック方式の差動信号受信回路３１が伝送路９０からデータを受信する。具体的には、エンベデッドクロック方式の差動信号受信回路３１では、差動増幅回路７６が伝送路９０から受信した差動入力を増幅し、シリアル−パラレル変換回路６５がシリアル信号をパラレル信号に変換してバッファ７７に出力する。すると、復号回路７８がエンベデッドクロック方式の信号を復号してパケットを生成し、パケット解体回路７９がパケットを解体してデータを生成する。生成されたデータは、差動データ発行部３３１に到達する。通知発行部３３３は、差動データ発行部３３１を監視する、又は、差動データ発行部３３１からデータの到達の通知を受けることにより、差動データ発行部３３１にデータが到達したことを認識する。すると、通知発行部３３３は、コンピュータ５０の内部バスにデータを受信した旨の通知とデータとを流す。
【００２６】
（図１１のステップＳ１４：第２伝送処理）
指示実行部２３４は、ステップＳ１２で決定された同相信号伝送回路２２によりデータを伝送させる。
具体的には、指示実行部２３４は、同相信号伝送回路２２に出力する。すると、同相信号伝送回路２２では、パラレル−シリアル変換回路２２１がデータをシリアル信号に変換して、同相増幅回路２２２が同相出力を増幅して、伝送路９０に流す。
その後、宛先のデータ伝送装置１０における受信側回路３０の同相信号受信回路３２が伝送路９０からデータを受信する。具体的には、同相信号受信回路３２では、同相増幅回路３２１が伝送路９０から受信した同相入力を増幅し、シリアル−パラレル変換回路３２２がシリアル信号をパラレル信号に変換してデータを生成する。生成されたデータは、同相データ発行部３３２に到達する。通知発行部３３３は、同相データ発行部３３２を監視する、又は、同相データ発行部３３２からデータの到達の通知を受けることにより、同相データ発行部３３２にデータが到達したことを認識する。すると、通知発行部３３３は、コンピュータ５０の内部バスにデータを受信した旨の通知とデータとを流す。
【００２７】
＊＊＊実施の形態１の効果＊＊＊
以上のように、実施の形態１に係るデータ伝送装置１０は、伝送対象のデータが大量の場合には、高速に伝送可能なエンベデッドクロック方式の差動信号伝送回路２１によりデータを伝送する。一方、実施の形態１に係るデータ伝送装置１０は、伝送対象のデータが少量の場合には、遅延が少ない同相信号伝送回路２２によりデータを伝送する。
これにより、大量のデータを高速に伝送可能にしつつ、少量のデータについても高速に伝送可能にすることが可能になる。そのため、例えば、動作状態の確認を行う処理のように、少量のデータを伝送する場合にも、処理時間が長くなることがない。また、駆動機器の制御のような少ない遅延を求められる場合にも、データ伝送装置１０を利用することが可能である。
【００２８】
実施の形態２．
実施の形態２は、伝送指示に基づき、どちらの回路によりデータを伝送するかを決定する点が実施の形態１と異なる。実施の形態２では、この異なる点を説明し、同一の点については説明を省略する。
【００２９】
＊＊＊動作の説明＊＊＊
図１３を参照して、実施の形態２に係るデータ伝送装置１０の動作を説明する。
図１３のステップＳ２１とステップＳ２３とステップＳ２４との処理は、図１１のステップＳ１１とステップＳ１３とステップＳ１４との処理と同じである。
【００３０】
（図１３のステップＳ２２：伝送方法決定処理）
伝送方法決定部２３３は、ステップＳ２１で受け付けられた伝送指示に含まれる制御情報が少ない遅延を要求することを示すか否かに応じて、どちらの回路によりデータを伝送するかを決定する。具体的には、伝送方法決定部２３３は、制御情報が少ない遅延を要求しないことを示す場合には、エンベデッドクロック方式の差動信号伝送回路２１によりデータを伝送すると決定する。一方、伝送方法決定部２３３は、制御情報が少ない遅延を要求することを示す場合には、同相信号伝送回路２２によりデータを伝送すると決定する。
【００３１】
＊＊＊実施の形態２の効果＊＊＊
以上のように、実施の形態２に係るデータ伝送装置１０は、伝送指示に含まれる制御情報が少ない遅延を要求する場合に、同相信号受信回路３２によりデータを伝送する。これにより、少ない遅延が要求される場合には、確実に遅延時間を少なく抑えることが可能である。一方、少ない遅延が要求されない場合には、高速に伝送可能である。
【００３２】
実施の形態３．
実施の形態３は、伝送対象のデータと伝送指示との両方に基づき、どちらの回路によりデータを伝送するかを決定する点が実施の形態１，２と異なる。実施の形態３では、この異なる点を説明し、同一の点については説明を省略する。
実施の形態３では、実施の形態１と異なる点を説明する。
【００３３】
＊＊＊動作の説明＊＊＊
図１４を参照して、実施の形態３に係るデータ伝送装置１０の動作を説明する。
図１４のステップＳ３１とステップＳ３４とステップＳ３５との処理は、図１１のステップＳ１１とステップＳ１３とステップＳ１４との処理と同じである。
【００３４】
（図１４のステップＳ３２：第１伝送方法決定処理）
伝送方法決定部２３３は、伝送方法決定部２３３は、ステップＳ３１で受け付けられた伝送指示に含まれる制御情報が少ない遅延を要求することを示すか否かを判定する。
伝送方法決定部２３３は、制御情報が少ない遅延を要求しない場合には、処理をステップＳ３３に進める。一方、伝送方法決定部２３３は、制御情報が少ない遅延を要求する場合には、処理をステップＳ３５に進める。つまり、伝送方法決定部２３３は、制御情報が少ない遅延を要求する場合には、同相信号受信回路３２によりデータを伝送すると決定する。
【００３５】
（図１４のステップＳ３３：第２伝送方法決定処理）
伝送方法決定部２３３は、伝送方法決定部２３３は、ステップＳ３１で受け付けられた伝送対象のデータのデータサイズが基準サイズよりも大きいか否かを判定する。
伝送方法決定部２３３は、データのデータサイズが基準サイズ以下の場合には、処理をステップＳ３５に進める。つまり、伝送方法決定部２３３は、制御情報が少ない遅延を要求しないことを示し、かつ、データのデータサイズが基準サイズ以下の場合には、同相信号受信回路３２によりデータを伝送すると決定する。一方、伝送方法決定部２３３は、データのデータサイズが基準サイズよりも大きい場合には、処理をステップＳ３４に進める。つまり、伝送方法決定部２３３は、制御情報が少ない遅延を要求しないことを示し、かつ、データのデータサイズが基準サイズよりも大きい場合には、エンベデッドクロック方式の差動信号伝送回路２１によりデータを伝送すると決定する。
【００３６】
＊＊＊実施の形態３の効果＊＊＊
以上のように、実施の形態３に係るデータ伝送装置１０は、データのデータサイズと伝送指示に含まれる制御情報との両方を考慮して、どちらの回路によりデータを伝送するかを決定する。これにより、実施の形態１，２両方の効果を得ることが可能である。
【００３７】
実施の形態４．
実施の形態４は、伝送対象のデータと伝送指示とを考慮する順序が実施の形態３と異なる。実施の形態４では、この異なる点を説明し、同一の点については説明を省略する。
【００３８】
＊＊＊動作の説明＊＊＊
図１５を参照して、実施の形態４に係るデータ伝送装置１０の動作を説明する。
図１５のステップＳ４１とステップＳ４４とステップＳ４５との処理は、図１４のステップＳ３１とステップＳ３４とステップＳ３５との処理と同じである。
【００３９】
（図１５のステップＳ４２：第１伝送方法決定処理）
伝送方法決定部２３３は、伝送方法決定部２３３は、ステップＳ４１で受け付けられた伝送対象のデータのデータサイズが基準サイズよりも大きいか否かを判定する。
伝送方法決定部２３３は、データのデータサイズが基準サイズ以下の場合には、処理をステップＳ４３に進める。一方、伝送方法決定部２３３は、データのデータサイズが基準サイズよりも大きい場合には、処理をステップＳ４４に進める。つまり、伝送方法決定部２３３は、データのデータサイズが基準サイズよりも大きい場合には、エンベデッドクロック方式の差動信号伝送回路２１によりデータを伝送すると決定する。
【００４０】
（図１５のステップＳ４３：第２伝送方法決定処理）
伝送方法決定部２３３は、伝送方法決定部２３３は、ステップＳ４１で受け付けられた伝送指示に含まれる制御情報が少ない遅延を要求することを示すか否かを判定する。
伝送方法決定部２３３は、制御情報が少ない遅延を要求しない場合には、処理をステップＳ４４に進める。つまり、伝送方法決定部２３３は、データのデータサイズが基準サイズ以下であり、かつ、制御情報が少ない遅延を要求しないことを示す場合には、エンベデッドクロック方式の差動信号受信回路３１によりデータを伝送すると決定する。一方、伝送方法決定部２３３は、制御情報が少ない遅延を要求する場合には、処理をステップＳ４５に進める。つまり、伝送方法決定部２３３は、データのデータサイズが基準サイズ以下であり、かつ、制御情報が少ない遅延を要求する場合には、同相信号受信回路３２によりデータを伝送すると決定する。
【００４１】
＊＊＊実施の形態４の効果＊＊＊
以上のように、実施の形態４に係るデータ伝送装置１０は、データのデータサイズと伝送指示に含まれる制御情報との両方を考慮して、どちらの回路によりデータを伝送するかを決定する。これにより、実施の形態１，２両方の効果を得ることが可能である。
【００４２】
実施の形態５．
実施の形態５は、エンベデッドクロック方式の差動信号伝送におけるパラメータを同相信号伝送回路２２により伝送する点が実施の形態１〜４と異なる。実施の形態５では、この異なる点を説明し、同一の点については説明を省略する。
【００４３】
＊＊＊概要説明＊＊＊
エンベデッドクロック方式の差動信号伝送を行う場合には、データ伝送を行うコンピュータ５０間で双方向の通信を行う必要がある。そのため、データ伝送を行う各コンピュータ５０のデータ伝送装置１０は、送信側回路２０及び受信側回路３０の両方を備える必要がある。
エンベデッドクロック方式の差動信号伝送を行う場合には、伝送対象のデータの伝送前に、クロック周波数と信号強度といった動作条件に関するパラメータを相手側に通知し、相手側からも同様にパラメータを受け取る。そして、交換されたパラメータに基づき、送信側回路２０及び受信側回路３０が動作するように設定される。
図４及び図５に示すエンベデッドクロック方式の差動信号伝送回路７０では、このパラメータ交換が、エンベデッドクロック方式の差動信号伝送により行われる。そのため、パラメータ交換中はデータの伝送を行えない。
【００４４】
＊＊＊構成の説明＊＊＊
図１６を参照して、実施の形態５に係るデータ伝送装置１０の構成を説明する。
データ伝送装置１０は、パラメータ処理部４０を備える点が図９及び図１０に示すデータ伝送装置１０と異なる。また、データ伝送装置１０の送信側回路２０は、制御回路２３に代えて、エンベデッドクロック方式の差動信号伝送回路２１内に制御回路６２を備え、同相信号伝送回路２２内に制御回路２２３を備える点が図９に示す送信側回路２０と異なる。また、データ伝送装置１０の受信側回路３０は、制御回路３３に代えて、エンベデッドクロック方式の差動信号受信回路３１内に制御回路６６を備え、同相信号受信回路３２内に制御回路３２３を備える点が図１０に示す受信側回路３０と異なる。
【００４５】
＊＊＊動作の説明＊＊＊
エンベデッドクロック方式の差動信号伝送を行う場合には、パラメータ処理部４０は、エンベデッドクロック方式の差動信号伝送回路２１でデータを伝送する場合の動作条件を示すパラメータを同相信号伝送回路２２を用いて相手側に伝送させる。
具体的には、パラメータ処理部４０は、パラメータを同相信号伝送回路２２の制御回路２２３に出力する。すると、パラレル−シリアル変換回路２２１がパラメータをシリアル信号に変換し、同相増幅回路２２２が同相出力を増幅して、伝送路９０に流す。
同様に、相手側から同相信号伝送によりパラメータが送信される。同相信号受信回路３２では、同相増幅回路３２１が伝送路９０から受信した、相手側から送信されたパラメータの同相入力を増幅し、シリアル−パラレル変換回路３２２がシリアル信号をパラレル信号に変換してパラメータを生成する。
【００４６】
＊＊＊実施の形態５の効果＊＊＊
以上のように、実施の形態５に係るデータ伝送装置１０は、エンベデッドクロック方式の差動信号伝送におけるパラメータ交換を、同相信号伝送回路２２を用いて行う。そのため、パラメータ交換中であっても、エンベデッドクロック方式の差動信号伝送によるデータの伝送を行うことが可能である。
【００４７】
＊＊＊他の構成＊＊＊
＜変形例１＞
実施の形態５では、図１６に示すように、実施の形態１〜４と異なり、制御回路２３がエンベデッドクロック方式の差動信号伝送回路２１と同相信号伝送回路２２とのどちらの回路によりデータの伝送を行うかを決定する構成ではなかった。しかし、実施の形態１〜４と同様に、どちらの回路によりデータの伝送を行うかを決定する構成とした場合であっても、パラメータの交換を同相信号伝送回路２２を用いて行うようにすることも可能である。
【符号の説明】
【００４８】
１０  データ伝送装置、２０  送信側回路、２１  エンベデッドクロック方式の差動信号伝送回路、２２  同相信号伝送回路、２２１  パラレル−シリアル変換回路、２２２  同相増幅回路、２２３  制御回路、２３  制御回路、２３１  データ受付部、２３２  指示受付部、２３３  伝送方法決定部、２３４  指示実行部、３０  受信側回路、３１  エンベデッドクロック方式の差動信号受信回路、３２  同相信号受信回路、３２１  同相増幅回路、３２２  シリアル−パラレル変換回路、３２３  制御回路、３３  制御回路、３３１  差動データ発行部、３３２  同相データ発行部、３３３  通知発行部、４０  パラメータ処理部、５０  コンピュータ、５１  Ｉ／Ｆ、５２  送信側回路、５３  受信側回路、６０  シリアル伝送回路、６１  送信側回路、６２  制御回路、６３  パラレル−シリアル変換回路、６４  受信側回路、６５  シリアル−パラレル変換回路、６６  制御回路、７０  エンベデッドクロック方式の差動信号伝送回路、７１  送信側回路、７２  パケット組立回路、７３  符号化回路、７４  差動増幅回路、７５  受信側回路、７６  差動増幅回路、７７  バッファ、７８  復号回路、７９  パケット解体回路、９０  伝送路。
【図１】
2019102546.tif 000003
【図２】
2019102546.tif 000004
【図３】
2019102546.tif 000005
【図４】
2019102546.tif 000006
【図５】
2019102546.tif 000007
【図６】
2019102546.tif 000008
【図７】
2019102546.tif 000009
【図８】
2019102546.tif 000010
【図９】
2019102546.tif 000011
【図１０】
2019102546.tif 000012
【図１１】
2019102546.tif 000013
【図１２】
2019102546.tif 000014
【図１３】
2019102546.tif 000015
【図１４】
2019102546.tif 000016
【図１５】
2019102546.tif 000017
【図１６】
2019102546.tif 000018
【国際調査報告】
2019102546.tif 000019
2019102546.tif 000020
2019102546.tif 000021
2019102546.tif 000022