(57)【要約】固体撮像装置１０は、信号保持部２１２に、それぞれ１つのサンプリングトランジスタ（１Ｔ）とサンプリング容量（１Ｃ）により形成される第１のサンプリング部２１２２および第２のサンプリング部２１２３を有し、２つのサンプリング部の結合ノードである保持ノードＮＤ２３を双方向ポートとして利用することで、４個のトランジスタで差動読み出しとほぼ同等な信号振幅を実現するグローバルシャッタ機能を備えた固体撮像素子として構成されている。これにより、トランジスタ数の増加を抑止しつつ、サンプリング部での信号振幅損失の発生を防止でき、しかも画素感度を高く保ちつつ、入力換算雑音を抑えることが可能となる。
2018207731.tif 000002
【特許請求の範囲】
【請求項１】
光電変換読み出し部および信号保持部を含む画素が配置された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記信号保持部の保持信号が出力される信号線と、を有し、
前記画素から読み出される前記画素信号は、少なくとも、
前記画素から読み出される読み出し信号および読み出しリセット信号を含む画素信号であり、
前記画素の前記光電変換読み出し部は、少なくとも、
出力ノードと、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力する第１のソースフォロワ素子と、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
前記信号保持部は、
入力ノードと、
保持ノードと、
前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出し信号を保持可能な第１の信号保持キャパシタ、および前記第１の信号保持キャパシタを前記保持ノードと選択的に接続する第１のスイッチ素子を含む第１のサンプリング部と、
前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出しリセット信号を保持可能な第２の信号保持キャパシタ、および前記第２の信号保持キャパシタを前記保持ノードと選択的に接続する第２のスイッチ素子を含む第２のサンプリング部と、
前記第１の信号保持キャパシタに保持された信号および前記第２の信号保持キャパシタに保持された信号を、前記保持ノードの保持電圧に応じてソース端子から前記信号線に出力する第２のソースフォロワ素子を含む出力部と、を含む
固体撮像装置。
【請求項２】
前記入力ノードと前記保持ノードが接続され、
前記保持ノードに対して、前記第１のサンプリング部の前記第１のスイッチ素子と前記第２のサンプリング部の第２のスイッチ素子が並列に接続されている
請求項１記載の固体撮像装置。
【請求項３】
前記入力ノードと前記保持ノードとの間に前記第１のサンプリング部が接続され、
前記保持ノードに対して、前記第２のサンプリング部の前記第２のスイッチ素子が接続され、
前記第１のサンプリング部の前記第１の信号保持キャパシタが前記入力ノードに接続され、前記第１の信号保持キャパシタと前記入力ノードの接続ノードと前記保持ノードとの間に前記第１のスイッチ素子が接続されている
請求項１記載の固体撮像装置。
【請求項４】
前記信号保持部の前記第２のソースフォロワ素子のドレイン側を、電源電位または基準電位に選択的に接続可能な電源切り替え部と、
前記信号保持部の前記保持ノードを、所定の電圧レベルまたは基準電位に選択的に設定可能なノード電位切り替え部と、を含む
請求項１記載の固体撮像装置。
【請求項５】
前記読み出し部は、
前記信号保持部の前記第１のサンプリング部の前記第１の信号保持キャパシタおよび前記第２のサンプリング部の前記第２の信号保持キャパシタの少なくとも一方をクリアする場合、
前記電源切り替え部により、前記第２のソースフォロワ素子のドレイン側を基準電位に接続し、
前記ノード電位切り替え部により、前記保持ノードを基準電位に設定し、
前記信号保持部の前記第１のサンプリング部の第１のスイッチ素子および前記第２のサンプリング部の第２のスイッチ素子の少なくとも一方を導通状態に保持する
請求項４記載の固体撮像装置。
【請求項６】
前記信号保持部が、
前記入力ノードと前記保持ノードが接続され、
前記保持ノードに対して、前記第１のサンプリング部の前記第１のスイッチ素子と前記第２のサンプリング部の第２のスイッチ素子が並列に接続されている場合、
前記読み出し部は、
前記画素の画素信号を読み出すサンプリング期間には、
前記電源切り替え部により、前記第２のソースフォロワ素子のドレイン側を基準電位に接続し、
前記サンプリング期間中の第１のクリア期間に、
前記ノード電位切り替え部により、前記保持ノードを基準電位に設定するとともに、
前記信号保持部の前記第１のサンプリング部の第１のスイッチ素子および前記第２のサンプリング部の第２のスイッチ素子を導通状態に保持して、前記信号保持部の前記第１のサンプリング部の前記第１の信号保持キャパシタおよび前記第２のサンプリング部の前記第２の信号保持キャパシタをクリアし、
前記第１のクリア期間に続く、前記画素から画素信号として読み出しリセット信号を読み出すリセット信号読み出し期間に、
前記第２のサンプリング部の前記第２のスイッチ素子を所定期間導通させて、当該読み出しリセット信号を前記第２の信号保持キャパシタに保持させ、
前記リセット信号読み出し期間に続く第２のクリア期間に、
前記ノード電位切り替え部により、前記保持ノードを基準電位に設定するとともに、
前記信号保持部の前記第１のサンプリング部の第１のスイッチ素子を導通状態に保持して、前記信号保持部の前記第１のサンプリング部の前記第１の信号保持キャパシタをクリアし、
前記第２のクリア期間に続く、前記画素から画素信号として読み出し信号を読み出す信号読み出し期間に、
前記第１のサンプリング部の前記第１のスイッチ素子を所定期間導通させて、当該読み出し信号を前記第１の信号保持キャパシタに保持させる
請求項４記載の固体撮像装置。
【請求項７】
前記信号保持部が、
前記入力ノードと前記保持ノードとの間に前記第１のサンプリング部が接続され、
前記保持ノードに対して、前記第２のサンプリング部の前記第２のスイッチ素子が接続され、
前記第１のサンプリング部の前記第１の信号保持キャパシタが前記入力ノードに接続され、前記第１の信号保持キャパシタと前記入力ノードの接続ノードと前記保持ノードとの間に前記第１のスイッチ素子が接続されている場合、
前記読み出し部は、
前記画素の画素信号を読み出すサンプリング期間には、
前記電源切り替え部により、前記第２のソースフォロワ素子のドレイン側を基準電位に接続し、
前記サンプリング期間中の第１のクリア期間に、
前記ノード電位切り替え部により、前記保持ノードを基準電位に設定するとともに、
前記信号保持部の前記第１のサンプリング部の第１のスイッチ素子および前記第２のサンプリング部の第２のスイッチ素子を導通状態に保持して、前記信号保持部の前記第１のサンプリング部の前記第１の信号保持キャパシタおよび前記第２のサンプリング部の前記第２の信号保持キャパシタをクリアし、
前記第１のクリア期間に続く、前記画素から画素信号として読み出しリセット信号を読み出すリセット信号読み出し期間に、
前記第１のサンプリング部の第１のスイッチ素子を導通状態に保持した状態で、
前記第２のサンプリング部の前記第２のスイッチ素子を所定期間導通させて、当該読み出しリセット信号を前記第２の信号保持キャパシタに保持させ、
前記リセット信号読み出し期間に続く第２のクリア期間に、
前記第２のサンプリング部の第２のスイッチ素子を非導通状態に保持した状態で、
前記ノード電位切り替え部により、前記保持ノードを基準電位に設定するとともに、
前記信号保持部の前記第１のサンプリング部の第１のスイッチ素子を導通状態に保持して、前記信号保持部の前記第１のサンプリング部の前記第１の信号保持キャパシタをクリアし、
前記第２のクリア期間に続く、前記画素から画素信号として読み出し信号を読み出す信号読み出し期間に、
前記第１のサンプリング部の前記第１のスイッチ素子を所定期間導通させて、当該読み出し信号を前記第１の信号保持キャパシタに保持させる
請求項４記載の固体撮像装置。
【請求項８】
前記サンプリング期間に、前記信号保持部の前記第２のソースフォロワ素子のソース端子側を基準電位レベルに設定するバスリセット部を含む
請求項６記載の固体撮像装置。
【請求項９】
前記サンプリング期間に、前記信号保持部の前記第２のソースフォロワ素子のソース端子側を基準電位レベルに設定するバスリセット部を含む
請求項７記載の固体撮像装置。
【請求項１０】
前記読み出し部は、
前記第２のサンプリング部の前記第２の信号保持キャパシタに保持された読み出しリセット信号および前記第１のサンプリング部の前記第１の信号保持キャパシタに保持された読み出し信号を前記信号線に読み出す保持信号読み出し処理を行う場合、
保持信号読み出し期間に、
前記電源切り替え部により、前記第２のソースフォロワ素子のドレイン側を電源電位に接続し、
前記保持信号読み出し期間中の第１の初期値読み出し期間に、
前記ノード電位切り替え部により、前記保持ノードを所定期間、初期値に対応する所定電位に設定して、前記出力部の前記第２のソースフォロワ素子により当該所定電位に対応する変換信号を前記信号線に読み出し、
前記第１の初期値読み出し期間に続く保持リセット信号読み出し期間に、
前記第２のサンプリング部の前記第２のスイッチ素子を所定期間導通させて、前記出力部の前記第２のソースフォロワ素子により前記第２の信号保持キャパシタの保持リセット信号に対応する変換信号を前記信号線に読み出し、
保持リセット信号読み出し期間に続く第２の初期値読み出し期間に、
前記ノード電位切り替え部により、前記保持ノードを所定期間、初期値に対応する所定電位に設定して、前記出力部の前記第２のソースフォロワ素子により当該所定電位に対応する変換信号を前記信号線に読み出し、
前記第２の初期値読み出し期間に続く保持読み出し信号読み出し期間に、
前記第１のサンプリング部の前記第１のスイッチ素子を所定期間導通させて、前記出力部の前記第２のソースフォロワ素子により前記第１の信号保持キャパシタの保持信号に対応する変換信号を前記信号線に読み出す
請求項６記載の固体撮像装置。
【請求項１１】
前記読み出し部は、
前記第２のサンプリング部の前記第２の信号保持キャパシタに保持された読み出しリセット信号および前記第１のサンプリング部の前記第１の信号保持キャパシタに保持された読み出し信号を前記信号線に読み出す保持信号読み出し処理を行う場合、
保持信号読み出し期間に、
前記電源切り替え部により、前記第２のソースフォロワ素子のドレイン側を電源電位に接続し、
前記保持信号読み出し期間中の第１の初期値読み出し期間に、
前記ノード電位切り替え部により、前記保持ノードを所定期間、初期値に対応する所定電位に設定して、前記出力部の前記第２のソースフォロワ素子により当該所定電位に対応する変換信号を前記信号線に読み出し、
前記第１の初期値読み出し期間に続く保持リセット信号読み出し期間に、
前記第２のサンプリング部の前記第２のスイッチ素子を所定期間導通させて、前記出力部の前記第２のソースフォロワ素子により前記第２の信号保持キャパシタの保持リセット信号に対応する変換信号を前記信号線に読み出し、
保持リセット信号読み出し期間に続く第２の初期値読み出し期間に、
前記ノード電位切り替え部により、前記保持ノードを所定期間、初期値に対応する所定電位に設定して、前記出力部の前記第２のソースフォロワ素子により当該所定電位に対応する変換信号を前記信号線に読み出し、
前記第２の初期値読み出し期間に続く保持読み出し信号読み出し期間に、
前記第１のサンプリング部の前記第１のスイッチ素子を所定期間導通させて、前記出力部の前記第２のソースフォロワ素子により前記第１の信号保持キャパシタの保持信号に対応する変換信号を前記信号線に読み出す
請求項７記載の固体撮像装置。
【請求項１２】
前記ノード電位切り替え部は、
所定の電圧レベルまたは基準電位を選択可能な選択部と、
前記選択部の出力と前記信号保持部の前記保持ノードとを選択的に接続可能なスイッチングトランジスタと、を含み、
前記スイッチングトランジスタは、
スイッチ素子としての機能と電流源としての機能を併せ持つ
請求項４記載の固体撮像装置。
【請求項１３】
前記読み出し部は、
少なくとも前記サンプリング期間が終了し、前記保持信号読み出し処理を行う前に、前記出力部の前記第２のソースフォロワ素子をオフ状態にセットする処理を行う
請求項５記載の固体撮像装置。
【請求項１４】
前記読み出し部は、
前記サンプリング期間が終了し、前記保持信号読み出し処理を行う前に、前記第２のソースフォロワ素子のドレイン側を電源電位に設定した状態で、前記ノード電位切り替え部により前記保持ノードを所定期間基準電位に設定して、前記出力部の前記第２のソースフォロワ素子をオフ状態にセットする
請求項１３記載の固体撮像装置。
【請求項１５】
第１の基板と、
第２の基板と、を含み、
前記第１の基板と前記第２の基板は接続部を通して接続された積層構造を有し、
前記第１の基板には、
少なくとも、前記画素の前記光電変換読み出し部の少なくとも一部が形成され、
前記第２の基板には、
少なくとも、前記信号保持部、前記信号線、および前記読み出し部の少なくとも一部が形成されている
請求項１記載の固体撮像装置。
【請求項１６】
光電変換読み出し部および信号保持部を含む画素が配置された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記信号保持部の保持信号が出力される信号線と、を有し、
前記画素から読み出される前記画素信号は、少なくとも、
前記画素から読み出される読み出し信号および読み出しリセット信号を含む画素信号であり、
前記画素の前記光電変換読み出し部は、少なくとも、
出力ノードと、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力する第１のソースフォロワ素子と、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
前記信号保持部は、
入力ノードと、
保持ノードと、
前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出し信号を保持可能な第１の信号保持キャパシタ、および前記第１の信号保持キャパシタを前記保持ノードと選択的に接続する第１のスイッチ素子を含む第１のサンプリング部と、
前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出しリセット信号を保持可能な第２の信号保持キャパシタ、および前記第２の信号保持キャパシタを前記保持ノードと選択的に接続する第２のスイッチ素子を含む第２のサンプリング部と、
前記第１の信号保持キャパシタに保持された信号および前記第２の信号保持キャパシタに保持された信号を、前記保持ノードの保持電圧に応じてソース端子から前記信号線に出力する第２のソースフォロワ素子を含む出力部と、を含み、
前記信号保持部の前記第２のソースフォロワ素子のドレイン側を、電源電位または基準電位に選択的に接続可能な電源切り替え部と、
前記信号保持部の前記保持ノードを、所定の電圧レベルまたは基準電位に選択的に設定可能なノード電位切り替え部と、を含む
固体撮像装置の駆動方法であって、
前記信号保持部が、
前記入力ノードと前記保持ノードが接続され、
前記保持ノードに対して、前記第１のサンプリング部の前記第１のスイッチ素子と前記第２のサンプリング部の第２のスイッチ素子が並列に接続されている場合、
前記画素の画素信号を読み出すサンプリング期間には、
前記電源切り替え部により、前記第２のソースフォロワ素子のドレイン側を基準電位に接続し、
前記サンプリング期間中の第１のクリア期間に、
前記ノード電位切り替え部により、前記保持ノードを基準電位に設定するとともに、
前記信号保持部の前記第１のサンプリング部の第１のスイッチ素子および前記第２のサンプリング部の第２のスイッチ素子を導通状態に保持して、前記信号保持部の前記第１のサンプリング部の前記第１の信号保持キャパシタおよび前記第２のサンプリング部の前記第２の信号保持キャパシタをクリアし、
前記第１のクリア期間に続く、前記画素から画素信号として読み出しリセット信号を読み出すリセット信号読み出し期間に、
前記第２のサンプリング部の前記第２のスイッチ素子を所定期間導通させて、当該読み出しリセット信号を前記第２の信号保持キャパシタに保持させ、
前記リセット信号読み出し期間に続く第２のクリア期間に、
前記ノード電位切り替え部により、前記保持ノードを基準電位に設定するとともに、
前記信号保持部の前記第１のサンプリング部の第１のスイッチ素子を導通状態に保持して、前記信号保持部の前記第１のサンプリング部の前記第１の信号保持キャパシタをクリアし、
前記第２のクリア期間に続く、前記画素から画素信号として読み出し信号を読み出す信号読み出し期間に、
前記第１のサンプリング部の前記第１のスイッチ素子を所定期間導通させて、当該読み出し信号を前記第１の信号保持キャパシタに保持させる
固体撮像装置の駆動方法。
【請求項１７】
光電変換読み出し部および信号保持部を含む画素が配置された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記信号保持部の保持信号が出力される信号線と、を有し、
前記画素から読み出される前記画素信号は、少なくとも、
前記画素から読み出される読み出し信号および読み出しリセット信号を含む画素信号であり、
前記画素の前記光電変換読み出し部は、少なくとも、
出力ノードと、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力する第１のソースフォロワ素子と、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
前記信号保持部は、
入力ノードと、
保持ノードと、
前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出し信号を保持可能な第１の信号保持キャパシタ、および前記第１の信号保持キャパシタを前記保持ノードと選択的に接続する第１のスイッチ素子を含む第１のサンプリング部と、
前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出しリセット信号を保持可能な第２の信号保持キャパシタ、および前記第２の信号保持キャパシタを前記保持ノードと選択的に接続する第２のスイッチ素子を含む第２のサンプリング部と、
前記第１の信号保持キャパシタに保持された信号および前記第２の信号保持キャパシタに保持された信号を、前記保持ノードの保持電圧に応じてソース端子から前記信号線に出力する第２のソースフォロワ素子を含む出力部と、を含み、
前記信号保持部の前記第２のソースフォロワ素子のドレイン側を、電源電位または基準電位に選択的に接続可能な電源切り替え部と、
前記信号保持部の前記保持ノードを、所定の電圧レベルまたは基準電位に選択的に設定可能なノード電位切り替え部と、を含む
固体撮像装置の駆動方法であって、
前記信号保持部が、
前記入力ノードと前記保持ノードとの間に前記第１のサンプリング部が接続され、
前記保持ノードに対して、前記第２のサンプリング部の前記第２のスイッチ素子が接続され、
前記第１のサンプリング部の前記第１の信号保持キャパシタが前記入力ノードに接続され、前記第１の信号保持キャパシタと前記入力ノードの接続ノードと前記保持ノードとの間に前記第１のスイッチ素子が接続されている場合、
前記画素の画素信号を読み出すサンプリング期間には、
前記電源切り替え部により、前記第２のソースフォロワ素子のドレイン側を基準電位に接続し、
前記サンプリング期間中の第１のクリア期間に、
前記ノード電位切り替え部により、前記保持ノードを基準電位に設定するとともに、
前記信号保持部の前記第１のサンプリング部の第１のスイッチ素子および前記第２のサンプリング部の第２のスイッチ素子を導通状態に保持して、前記信号保持部の前記第１のサンプリング部の前記第１の信号保持キャパシタおよび前記第２のサンプリング部の前記第２の信号保持キャパシタをクリアし、
前記第１のクリア期間に続く、前記画素から画素信号として読み出しリセット信号を読み出すリセット信号読み出し期間に、
前記第１のサンプリング部の第１のスイッチ素子を導通状態に保持した状態で、
前記第２のサンプリング部の前記第２のスイッチ素子を所定期間導通させて、当該読み出しリセット信号を前記第２の信号保持キャパシタに保持させ、
前記リセット信号読み出し期間に続く第２のクリア期間に、
前記第２のサンプリング部の第２のスイッチ素子を非導通状態に保持した状態で、
前記ノード電位切り替え部により、前記保持ノードを基準電位に設定するとともに、
前記信号保持部の前記第１のサンプリング部の第１のスイッチ素子を導通状態に保持して、前記信号保持部の前記第１のサンプリング部の前記第１の信号保持キャパシタをクリアし、
前記第２のクリア期間に続く、前記画素から画素信号として読み出し信号を読み出す信号読み出し期間に、
前記第１のサンプリング部の前記第１のスイッチ素子を所定期間導通させて、当該読み出し信号を前記第１の信号保持キャパシタに保持させる
固体撮像装置の駆動方法。
【請求項１８】
前記第２のサンプリング部の前記第２の信号保持キャパシタに保持された読み出しリセット信号および前記第１のサンプリング部の前記第１の信号保持キャパシタに保持された読み出し信号を前記信号線に読み出す保持信号読み出し処理を行う場合、
保持信号読み出し期間に、
前記電源切り替え部により、前記第２のソースフォロワ素子のドレイン側を電源電位に接続し、
前記保持信号読み出し期間中の第１の初期値読み出し期間に、
前記ノード電位切り替え部により、前記保持ノードを所定期間、初期値に対応する所定電位に設定して、前記出力部の前記第２のソースフォロワ素子により当該所定電位に対応する変換信号を前記信号線に読み出し、
前記第１の初期値読み出し期間に続く保持リセット信号読み出し期間に、
前記第２のサンプリング部の前記第２のスイッチ素子を所定期間導通させて、前記出力部の前記第２のソースフォロワ素子により前記第２の信号保持キャパシタの保持リセット信号に対応する変換信号を前記信号線に読み出し、
保持リセット信号読み出し期間に続く第２の初期値読み出し期間に、
前記ノード電位切り替え部により、前記保持ノードを所定期間、初期値に対応する所定電位に設定して、前記出力部の前記第２のソースフォロワ素子により当該所定電位に対応する変換信号を前記信号線に読み出し、
前記第２の初期値読み出し期間に続く保持読み出し信号読み出し期間に、
前記第１のサンプリング部の前記第１のスイッチ素子を所定期間導通させて、前記出力部の前記第２のソースフォロワ素子により前記第１の信号保持キャパシタの保持信号に対応する変換信号を前記信号線に読み出す
請求項１６記載の固体撮像装置の駆動方法。
【請求項１９】
前記第２のサンプリング部の前記第２の信号保持キャパシタに保持された読み出しリセット信号および前記第１のサンプリング部の前記第１の信号保持キャパシタに保持された読み出し信号を前記信号線に読み出す保持信号読み出し処理を行う場合、
保持信号読み出し期間に、
前記電源切り替え部により、前記第２のソースフォロワ素子のドレイン側を電源電位に接続し、
前記保持信号読み出し期間中の第１の初期値読み出し期間に、
前記ノード電位切り替え部により、前記保持ノードを所定期間、初期値に対応する所定電位に設定して、前記出力部の前記第２のソースフォロワ素子により当該所定電位に対応する変換信号を前記信号線に読み出し、
前記第１の初期値読み出し期間に続く保持リセット信号読み出し期間に、
前記第２のサンプリング部の前記第２のスイッチ素子を所定期間導通させて、前記出力部の前記第２のソースフォロワ素子により前記第２の信号保持キャパシタの保持リセット信号に対応する変換信号を前記信号線に読み出し、
保持リセット信号読み出し期間に続く第２の初期値読み出し期間に、
前記ノード電位切り替え部により、前記保持ノードを所定期間、初期値に対応する所定電位に設定して、前記出力部の前記第２のソースフォロワ素子により当該所定電位に対応する変換信号を前記信号線に読み出し、
前記第２の初期値読み出し期間に続く保持読み出し信号読み出し期間に、
前記第１のサンプリング部の前記第１のスイッチ素子を所定期間導通させて、前記出力部の前記第２のソースフォロワ素子により前記第１の信号保持キャパシタの保持信号に対応する変換信号を前記信号線に読み出す
請求項１７記載の固体撮像装置の駆動方法。
【請求項２０】
固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
光電変換読み出し部および信号保持部を含む画素が配置された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記信号保持部の保持信号が出力される信号線と、を有し、
前記画素から読み出される前記画素信号は、少なくとも、
前記画素から読み出される読み出し信号および読み出しリセット信号を含む画素信号であり、
前記画素の前記光電変換読み出し部は、少なくとも、
出力ノードと、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力する第１のソースフォロワ素子と、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
前記信号保持部は、
入力ノードと、
保持ノードと、
前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出し信号を保持可能な第１の信号保持キャパシタ、および前記第１の信号保持キャパシタを前記保持ノードと選択的に接続する第１のスイッチ素子を含む第１のサンプリング部と、
前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出しリセット信号を保持可能な第２の信号保持キャパシタ、および前記第２の信号保持キャパシタを前記保持ノードと選択的に接続する第２のスイッチ素子を含む第２のサンプリング部と、
前記第１の信号保持キャパシタに保持された信号および前記第２の信号保持キャパシタに保持された信号を、前記保持ノードの保持電圧に応じてソース端子から前記信号線に出力する第２のソースフォロワ素子を含む出力部と、を含む
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
【背景技術】
【０００２】
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。【０００３】
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）出力方向へと読み出すような列並列出力型が主流である。【０００４】
ところで、ＣＭＯＳイメージセンサでは、フォトダイオードで生成しかつ蓄積した光電荷を、画素毎あるいは行毎に順次走査して読み出す動作が行われる。
この順次走査、すなわち、電子シャッタとしてローリングシャッタを採用した場合は、光電荷を蓄積する露光の開始時間、および終了時間を全ての画素で一致させることができない。そのため、順次走査の場合、動被写体の撮像時に撮像画像に歪みが生じるという問題がある。【０００５】
そこで、画像歪みが許容できない、高速に動く被写体の撮像や、撮像画像の同時性を必要とするセンシング用途では、電子シャッタとして、画素アレイ部中の全画素に対して同一のタイミングで露光開始と露光終了とを実行するグローバルシャッタが採用される。【０００６】
電子シャッタとしてグローバルシャッタを採用したＣＭＯＳイメージセンサは、画素内に、たとえば、光電変換読み出し部から読み出された信号を信号保持キャパシタに保持する信号保持部が設けられている。
グローバルシャッタを採用したＣＭＯＳイメージセンサでは、フォトダイオードから電荷を電圧信号として一斉に信号保持部の信号保持キャパシタに蓄積し、そののち順次読み出すことにより、画像全体の同時性を確保している（たとえば、非特許文献１参照）。【０００７】
また、非特許文献１に記載された積層型ＣＭＯＳイメージセンサにおいては、第１の基板（Pixel die）と第２の基板（ASIC die）とがマイクロバンプ（接続部）を通して接続された積層構造を有する。そして、第１の基板には各画素の光電変換読み出し部が形成され、第２の基板には各画素の信号保持部、信号線、垂直走査回路、水平走査回路、カラム読み出し回路等が形成されている。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】J. Aoki, et al., ”A Rolling-Shutter Distortion-Free 3D Stacked Image Sensor with -160dB Parasitic Light Sensitivity In-Pixel Storage Node”ISSCC 2013 / SESSION 27 / IMAGE SENSORS / 27.3.
【非特許文献２】”A 3D stacked CMOS image sensor with 16Mpixel global-shutter mode using 4 million interconnections”, Toru Kondo, Yoshiaki Takemoto, Kenji Kobayashi, Mitsuhiro Tsukimura, Naohiro Takazawa, Hideki Kato, Shunsuke Suzuki, Jun Aoki, Haruhisa Saito, Yuichi Gomi, Seisuke Matsuda, and Yoshitaka Tadaki.
【非特許文献３】“A CMOS Active Pixel Image Sensor with In-pixel CDS for High-Speed Cameras”, Toru INOUE and Shinji TAKEUCHI, Shoji KAWAHITO, Proc. SPIE 5301, Sensors and Camera Systems for Scientific, Industrial, and Digital Photography Applications V, 250 (June 7, 2004)
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、光電変換部に隣接した場所で相関二重サンプリング（ＣＤＳ）を行う電圧モードのグローバルシャッタは、従来の電荷モード型と比較して、高いシャッタ効率（ＳＲＲ）もしくは寄生受光感度（Parasitic Light Sensitivity: PLS）を比較的容易に実現できる。
さらにチップ積層技術を用い、サンプリング部を光電変換部とは異なるダイに備えることで、完全な遮光を実現することが可能となる。【００１０】
その結果、太陽光など非常に強い光が入射したとしても、ＰＬＳをサンプリングされた直前の画像にほとんど影響を与えない−１６０ｄＢものレベルまで低減することができる（非特許文献２参照）。
このため、ＩＴＳなどの極度な照明変動下においても安定した画像の取得が必要とされるマシンビジョンカメラにおいて有望な画素技術である。【００１１】
積層型グローバルシャッタＣＭＯＳイメージセンサは、光電変換部を有する画素の直下にサンプリング回路を実装する。
電圧をサンプリングするには、大きな容量とスイッチングトランジスタが必要である。また、サンプリングした電圧を出力するためのトランジスタも必要となる。
サンプリング時に発生する雑音電圧は、サンプリング容量の平方根に反比例するため、できるだけ大きなサンプリング容量を実装することが低雑音化を実現する上で不可欠である。【００１２】
サンプリング容量を実現するデバイスはＭＯＳ容量、ＭＩＭ容量、ＰＩＰ容量、ＭＯＭ容量、トレンチ容量と複数種類あるが、できるだけ少ないトランジスタ数でサンプリング回路のサンプリング部と出力部を構成することが、一般的には好ましいと言える。【００１３】
一方、非特許文献３に示すように、ＣＤＳを行う手法は２つに区分できる。
１つは、ＡＣカップリング技術を用い、サンプリング回路で画素リセット電圧と光信号電圧の差分処理を行い保存する方法である。
非特許文献３で用いられているＡＣカップリング技術では、従来の４Ｔ-ＡＰＳ画素と同じ出力部の構成を採用することできるため、必要なトランジスタ数を抑えることができる。
しかし、電荷共有の結果、サンプリング回路の伝達関数利得が０．５を下回る場合や、他の構成では寄生容量によって０．８程度になる場合が生じる。その結果、入力換算雑音が非常に大きくなるデメリットが発生する。【００１４】
もう一つは、ダブルサンプリング技術を用いる手法である。
ダブルサンプリングでは、カラム回路で差分処理を行う。
非特許文献２に示すように、各サンプリング容量で出力部が必要になるため、トランジスタ数が増える傾向がある。
しかしながら、電荷共有が全く発生しないため、サンプリング回路での信号振幅損失は発生せず、ＡＣカップリング手法と比較して画素感度を高く保ちつつ、入力換算雑音を抑えることができるメリットがある。【００１５】
本発明は、トランジスタ数の増加を抑止しつつ、サンプリング部での信号振幅損失の発生を防止でき、しかも画素感度を高く保ちつつ、入力換算雑音を抑えることが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の第１の観点の固体撮像装置は、光電変換読み出し部および信号保持部を含む画素が配置された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記信号保持部の保持信号が出力される信号線と、を有し、前記画素から読み出される前記画素信号は、少なくとも、前記画素から読み出される読み出し信号および読み出しリセット信号を含む画素信号であり、前記画素の前記光電変換読み出し部は、少なくとも、出力ノードと、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力する第１のソースフォロワ素子と、リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、前記信号保持部は、入力ノードと、保持ノードと、前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出し信号を保持可能な第１の信号保持キャパシタ、および前記第１の信号保持キャパシタを前記保持ノードと選択的に接続する第１のスイッチ素子を含む第１のサンプリング部と、前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出しリセット信号を保持可能な第２の信号保持キャパシタ、および前記第２の信号保持キャパシタを前記保持ノードと選択的に接続する第２のスイッチ素子を含む第２のサンプリング部と、前記第１の信号保持キャパシタに保持された信号および前記第２の信号保持キャパシタに保持された信号を、前記保持ノードの保持電圧に応じてソース端子から前記信号線に出力する第２のソースフォロワ素子を含む出力部と、を含む。【００１７】
本発明の第２の観点は、光電変換読み出し部および信号保持部を含む画素が配置された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記信号保持部の保持信号が出力される信号線と、を有し、前記画素から読み出される前記画素信号は、少なくとも、前記画素から読み出される読み出し信号および読み出しリセット信号を含む画素信号であり、前記画素の前記光電変換読み出し部は、少なくとも、出力ノードと、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力する第１のソースフォロワ素子と、リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、前記信号保持部は、入力ノードと、保持ノードと、前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出し信号を保持可能な第１の信号保持キャパシタ、および前記第１の信号保持キャパシタを前記保持ノードと選択的に接続する第１のスイッチ素子を含む第１のサンプリング部と、前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出しリセット信号を保持可能な第２の信号保持キャパシタ、および前記第２の信号保持キャパシタを前記保持ノードと選択的に接続する第２のスイッチ素子を含む第２のサンプリング部と、前記第１の信号保持キャパシタに保持された信号および前記第２の信号保持キャパシタに保持された信号を、前記保持ノードの保持電圧に応じてソース端子から前記信号線に出力する第２のソースフォロワ素子を含む出力部と、を含み、前記信号保持部の前記第２のソースフォロワ素子のドレイン側を、電源電位または基準電位に選択的に接続可能な電源切り替え部と、前記信号保持部の前記保持ノードを、所定の電圧レベルまたは基準電位に選択的に設定可能なノード電位切り替え部と、を含む固体撮像装置の駆動方法である。【００１８】
そして、本発明の第２の観点において、前記信号保持部が、前記入力ノードと前記保持ノードが接続され、前記保持ノードに対して、前記第１のサンプリング部の前記第１のスイッチ素子と前記第２のサンプリング部の第２のスイッチ素子が並列に接続されている場合、前記画素の画素信号を読み出すサンプリング期間には、前記電源切り替え部により、前記第２のソースフォロワ素子のドレイン側を基準電位に接続し、前記サンプリング期間中の第１のクリア期間に、前記ノード電位切り替え部により、前記保持ノードを基準電位に設定するとともに、前記信号保持部の前記第１のサンプリング部の第１のスイッチ素子および前記第２のサンプリング部の第２のスイッチ素子を導通状態に保持して、前記信号保持部の前記第１のサンプリング部の前記第１の信号保持キャパシタおよび前記第２のサンプリング部の前記第２の信号保持キャパシタをクリアし、前記第１のクリア期間に続く、前記画素から画素信号として読み出しリセット信号を読み出すリセット信号読み出し期間に、前記第２のサンプリング部の前記第２のスイッチ素子を所定期間導通させて、当該読み出しリセット信号を前記第２の信号保持キャパシタに保持させ、前記リセット信号読み出し期間に続く第２のクリア期間に、前記ノード電位切り替え部により、前記保持ノードを基準電位に設定するとともに、前記信号保持部の前記第１のサンプリング部の第１のスイッチ素子を導通状態に保持して、前記信号保持部の前記第１のサンプリング部の前記第１の信号保持キャパシタをクリアし、前記第２のクリア期間に続く、前記画素から画素信号として読み出し信号を読み出す信号読み出し期間に、前記第１のサンプリング部の前記第１のスイッチ素子を所定期間導通させて、当該読み出し信号を前記第１の信号保持キャパシタに保持させる。【００１９】
また、本発明の第２の観点において、前記信号保持部が、前記入力ノードと前記保持ノードとの間に前記第１のサンプリング部が接続され、前記保持ノードに対して、前記第２のサンプリング部の前記第２のスイッチ素子が接続され、前記第１のサンプリング部の前記第１の信号保持キャパシタが前記入力ノードに接続され、前記第１の信号保持キャパシタと前記入力ノードの接続ノードと前記保持ノードとの間に前記第１のスイッチ素子が接続されている場合、前記画素の画素信号を読み出すサンプリング期間には、前記電源切り替え部により、前記第２のソースフォロワ素子のドレイン側を基準電位に接続し、前記サンプリング期間中の第１のクリア期間に、前記ノード電位切り替え部により、前記保持ノードを基準電位に設定するとともに、前記信号保持部の前記第１のサンプリング部の第１のスイッチ素子および前記第２のサンプリング部の第２のスイッチ素子を導通状態に保持して、前記信号保持部の前記第１のサンプリング部の前記第１の信号保持キャパシタおよび前記第２のサンプリング部の前記第２の信号保持キャパシタをクリアし、前記第１のクリア期間に続く、前記画素から画素信号として読み出しリセット信号を読み出すリセット信号読み出し期間に、前記第１のサンプリング部の第１のスイッチ素子を導通状態に保持した状態で、前記第２のサンプリング部の前記第２のスイッチ素子を所定期間導通させて、当該読み出しリセット信号を前記第２の信号保持キャパシタに保持させ、前記リセット信号読み出し期間に続く第２のクリア期間に、前記第２のサンプリング部の第２のスイッチ素子を非導通状態に保持した状態で、前記ノード電位切り替え部により、前記保持ノードを基準電位に設定するとともに、前記信号保持部の前記第１のサンプリング部の第１のスイッチ素子を導通状態に保持して、前記信号保持部の前記第１のサンプリング部の前記第１の信号保持キャパシタをクリアし、前記第２のクリア期間に続く、前記画素から画素信号として読み出し信号を読み出す信号読み出し期間に、前記第１のサンプリング部の前記第１のスイッチ素子を所定期間導通させて、当該読み出し信号を前記第１の信号保持キャパシタに保持させる。【００２０】
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換読み出し部および信号保持部を含む画素が配置された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記信号保持部の保持信号が出力される信号線と、を有し、前記画素から読み出される前記画素信号は、少なくとも、前記画素から読み出される読み出し信号および読み出しリセット信号を含む画素信号であり、前記画素の前記光電変換読み出し部は、少なくとも、出力ノードと、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力する第１のソースフォロワ素子と、リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、前記信号保持部は、入力ノードと、保持ノードと、前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出し信号を保持可能な第１の信号保持キャパシタ、および前記第１の信号保持キャパシタを前記保持ノードと選択的に接続する第１のスイッチ素子を含む第１のサンプリング部と、前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出しリセット信号を保持可能な第２の信号保持キャパシタ、および前記第２の信号保持キャパシタを前記保持ノードと選択的に接続する第２のスイッチ素子を含む第２のサンプリング部と、前記第１の信号保持キャパシタに保持された信号および前記第２の信号保持キャパシタに保持された信号を、前記保持ノードの保持電圧に応じてソース端子から前記信号線に出力する第２のソースフォロワ素子を含む出力部と、を含む。
【発明の効果】
【００２１】
本発明によれば、トランジスタ数の増加を抑止しつつ、サンプリング部での信号振幅損失の発生を防止でき、しかも画素感度を高く保ちつつ、入力換算雑音を抑えることができる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図２】図２は、本発明の第１の実施形態に係る固体撮像装置の画素の構成例を示す回路図である。
【図３】図３は、本発明の第１の実施形態に係る固体撮像装置の画素部における画素アレイについて説明するための図である。
【図４】図４は、本発明の実施形態に係る固体撮像装置の画素部の列出力の読み出し系の構成例を説明するための図である。
【図５】図５は、本第１の実施形態に係る固体撮像装置の第１の積層構造について説明するための図である。
【図６】図６は、本第１の実施形態に係る固体撮像装置の第２の積層構造について説明するための図である。
【図７】図７（Ａ）〜（Ｉ）は、本第１の実施形態に係る固体撮像装置の所定シャッタモード時の主として画素部におけるクリア期間およびサンプリング期間の動作を説明するためのタイミングチャートである。
【図８】図８（Ａ）〜（Ｆ）は、本第１の実施形態に係る固体撮像装置の所定シャッタモード時の主として画素部における保持信号読み出し期間の読み出し動作を説明するためのタイミングチャートである。
【図９】図９は、本発明の第２の実施形態に係る固体撮像装置の画素の構成例を示す回路図である。
【図１０】図１０は、本発明の第３の実施形態に係る固体撮像装置の画素の構成例を示す回路図である。
【図１１】図１１（Ａ）〜（Ｉ）は、本第３の実施形態に係る固体撮像装置の所定シャッタモード時の主として画素部におけるクリア期間およびサンプリング期間の動作を説明するためのタイミングチャートである。
【図１２】図１２は、本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
【符号の説明】
【００２３】
１０，１０Ａ，１０Ｂ・・・固体撮像装置、２０，２０Ａ，２０Ｂ・・・画素部、ＰＤ２１・・・フォトダイオード、ＴＧ１−Ｔｒ・・・転送トランジスタ、ＲＳＴ１−Ｔｒ・・・リセットトランジスタ、ＳＦ１−Ｔｒ・・・ソースフォロワトランジスタ、ＦＤ２１・・・フローティングディフュージョン、２１・・・画素、２１１・・・光電変換読み出し部、２１２，２１２Ａ，２１２Ｂ・・・信号保持部、ＮＤ２１・・・出力ノード、ＮＤ２２・・・入力ノード、２１２１・・・入力部、２１２２・・・第１のサンプリング部、２１２３・・・第２のサンプリング部、２１２４・・・出力部、ＮＤ２３・・・保持ノード、ＣＳ２１・・・第１の信号保持キャパシタ、ＣＲ２１・・・第２の信号保持キャパシタ、ＳＨＳ１−Ｔｒ・・・第１のサンプリングトランジスタ、ＳＨＲ１−Ｔｒ・・・第２のサンプリングトランジスタ、垂直走査回路、４０・・・読み出し回路（カラム読み出し回路）、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・読み出し部、３００・・・電子機器、３１０・・・ＣＭＯＳイメージセンサ、３２０・・・光学系、３３０・・・信号処理回路（ＰＲＣ）。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態を図面に関連付けて説明する。
【００２５】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
【００２６】
この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
【００２７】
本第１の実施形態において、固体撮像装置１０は、画素部２０において、画素として光電変換読み出し部および信号保持部を含み、グローバルシャッタの動作機能を持つ、たとえば積層型のＣＭＯＳイメージセンサとして構成されている。
本第１の実施形態において、固体撮像装置１０は、後で詳述するように、第１の基板と第２の基板の積層型ＣＭＯＳイメージセンサにおいて、第２の基板に形成される信号保持部に、それぞれ１つのサンプリングトランジスタ（１Ｔ）とサンプリング容量（１Ｃ）により形成される第１のサンプリング部および第２のサンプリング部を実装し、２つのサンプリング部の結合ノードである保持ノードを双方向ポートとして利用することで、４個のトランジスタで差動読み出しとほぼ同等な信号振幅を実現するグローバルシャッタ機能を備えた固体撮像素子として構成されている。
【００２８】
以下、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０の構成および機能、それらに関連した読み出し処理、並びに、画素部２０と読み出し部７０の積層構造等について詳述する。
【００２９】
（画素並びに画素部２０の構成）
図２は、本発明の第１の実施形態に係る固体撮像装置１０の画素の構成例を示す回路図である。
【００３０】
画素部２０に配置される画素２１は、光電変換読み出し部２１１および信号保持部２１２を含んで構成されている。
そして、本第１の実施形態の画素部２０においては、画素２１に対応して、あるいは、複数の画素２１に対応して電源切り替え部２２、ノード電位切り替え部２３、およびバスリセット部２４が配置されている。
【００３１】
画素２１の光電変換読み出し部２１１は、フォトダイオード（光電変換素子）と画素内アンプとを含んで構成される。
具体的には、この光電変換読み出し部２１１は、たとえば光電変換素子であるフォトダイオードＰＤ２１を有する。
このフォトダイオードＰＤ２１に対して、転送素子としての転送トランジスタＴＧ１−Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ１−Ｔｒ、第１のソースフォロワ素子としてのソースフォロワトランジスタＳＦ１−Ｔｒ、選択素子としての選択トランジスタＳＥＬ１−Ｔｒ、および出力ノードＮＤ２１をそれぞれ一つずつ有する。
このように、第１の実施形態に係る画素２１の光電変換読み出し部２１１は、転送トランジスタＴＧ１−Ｔｒ、リセットトランジスタＲＳＴ１−Ｔｒ、第１のソースフォロワトランジスタＳＦ１−Ｔｒ、および選択トランジスタＳＥＬ１−Ｔｒの４トランジスタ（４Ｔｒ）を含んで構成されている。
【００３２】
本第１の実施形態に係る光電変換読み出し部２１１は、出力ノードＮＤ２１が画素２１の信号保持部２１２の入力部に接続されている。
光電変換読み出し部２１１は、グローバルシャッタモード時に画素信号としての読み出し信号(信号電圧)（ＶＳＩＧ）および読み出しリセット信号(信号電圧)（ＶＲＳＴ）を信号保持部２１２に出力する。
【００３３】
本第１の実施形態において、垂直信号線ＬＳＧＮ１１はグローバルシャッタモード時に定電流源Ｉｂｉａｓにより駆動される。
【００３４】
フォトダイオードＰＤ２１は、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷が正孔（ホール）であったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオードおよび転送トランジスタ間で、各トランジスタを共有している場合や、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。
【００３５】
光電変換読み出し部２１１の転送トランジスタＴＧ１−Ｔｒは、フォトダイオードＰＤ２１とフローティングディフュージョンＦＤ２１の間に接続され、制御線を通じてゲートに印加される制御信号ＴＧにより制御される。
転送トランジスタＴＧ１−Ｔｒは、制御信号ＴＧがハイ（Ｈ）レベルの転送期間に選択されて導通状態となり、フォトダイオードＰＤ２１で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ２１に転送する。
【００３６】
リセットトランジスタＲＳＴ１−Ｔｒは、電源電圧ＶＤＤの電源線ＶｄｄとフローティングディフュージョンＦＤ２１の間に接続され、制御線を通じてゲートに印加される制御信号ＲＳＴにより制御される。
リセットトランジスタＲＳＴ１−Ｔｒは、制御信号ＲＳＴがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤ２１を電源電圧ＶＤＤの電源線Ｖｄｄの電位にリセットする。
【００３７】
第１のソースフォロワ素子としてのソースフォロワトランジスタＳＦ１−Ｔｒと選択トランジスタＳＥＬ１−Ｔｒは、電源線Ｖｄｄと出力ノードＮＤ２１との間に直列に接続されている。
出力ノードＮＤ２１と信号保持部２１２の入力部間の信号線ＬＳＧＮ１２は、たとえば信号保持部２１２に配置されたキャパシタや定電流源により駆動される。
【００３８】
ソースフォロワトランジスタＳＦ１−ＴｒのゲートにはフローディングディフュージョンＦＤ２１が接続され、選択トランジスタＳＥＬ１−Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬにより制御される。
選択トランジスタＳＥＬ１−Ｔｒは、制御信号ＳＥＬがＨレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ１−ＴｒはフローティングディフュージョンＦＤ２１の電荷を電荷量（電位）に応じた電圧信号に変換した列出力の読み出し信号（ＶＳＩＧ）および読み出しリセット信号（ＶＲＳＴ）を、出力ノードＮＤ２１を介して信号線ＬＳＧＮ１２に出力する。
【００３９】
画素２１の信号保持部２１２は、基本的に、入力ノードＮＤ２２を含む入力部２１２１、第１のサンプリング部２１２２、第２のサンプリング部２１２３、出力部２１２４、および保持ノードＮＤ２３を含んで構成されている。
【００４０】
本第１の実施形態の信号保持部２１２は、入力ノードＮＤ２２と保持ノードＮＤ２３が直接接続されている、そして、保持ノードＮＤ２３に対して、第１のサンプリング部２１２２の第１のスイッチ素子と第２のサンプリング部２１２３の第２のスイッチ素子が並列に接続されている。
【００４１】
入力部２１２１は、入力ノードＮＤ２２が光電変換読み出し部２１１の出力ノードＮＤ２１と信号線ＬＳＧＮ１２を介して接続され、出力ノードＮＤ２１から出力される読み出し信号（ＶＳＩＧ）および読み出しリセット信号（ＶＲＳＴ）を、保持ノードＮＤ２３を通して第１のサンプリング部２１２２および第２のサンプリング部の２１２３に入力する。
【００４２】
第１のサンプリング部２１２２は、光電変換読み出し部２１１の出力ノードＮＤ２１から出力され、入力ノードＮＤ２２に入力される読み出し信号ＶＳＩＧを保持可能な第１の信号保持キャパシタＣＳ２１、および第１の信号保持キャパシタＣＳ２１を保持ノードＮＤ２３と選択的に接続する第１のスイッチ素子としての第１のサンプリングトランジスタＳＨＳ１−Ｔｒを含んで構成されている。
【００４３】
第１の信号保持キャパシタＣＳ２１は、ノードＮＤ２４と基準電位ＶＳＳとの間に接続されている。
第１のサンプリングトランジスタＳＨＳ１−Ｔｒは、保持ノードＮＤ２３とノードＮＤ２４との間に接続されている。
第１のサンプリングトランジスタＳＨＳ１−Ｔｒは、たとえば制御信号ＳＨＳがハイレベルの期間に導通状態となる。
第１のサンプリングトランジスタＳＨＳ１−Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、第１のサンプルホールド部２１２２の第１の信号保持キャパシタＣＳ２１を、保持ノードＮＤ２３に選択的に接続する。
【００４４】
第２のサンプリング部２１２３は、光電変換読み出し部２１１の出力ノードＮＤ２１から出力され、入力ノードＮＤ２２に入力される読み出しリセット信号ＶＲＳＴを保持可能な第２の信号保持キャパシタＣＲ２１、および第２の信号保持キャパシタＣＲ２１を保持ノードＮＤ２３と選択的に接続する第２のスイッチ素子としての第２のサンプリングトランジスタＳＨＲ１−Ｔｒを含んで構成されている。
【００４５】
第２の信号保持キャパシタＣＲ２１は、ノードＮＤ２５と基準電位ＶＳＳとの間に接続されている。
第２のサンプリングトランジスタＳＨＲ１−Ｔｒは、保持ノードＮＤ２３とノードＮＤ２５との間に接続されている。
第２のサンプリングトランジスタＳＨＲ１−Ｔｒは、たとえば制御信号ＳＨＲがハイレベルの期間に導通状態となる。
第２のサンプリングトランジスタＳＨＲ１−Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、第２のサンプルホールド部２１２３の第２の信号保持キャパシタＣＲ２１を、保持ノードＮＤ２３に選択的に接続する。
【００４６】
なお、光電変換読み出し部２１１から信号保持部２１２への読み出しは、０Ｖクリアしたサンプリング容量である第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１を保持ノードＮＤ２３に接続することにより行う。
【００４７】
このように、本第１の実施形態の信号保持部２１２は、第１のサンプリング部２１２２および第２のサンプリング部２１２３を、ＤＲＡＭのように、１トランジスタ（１Ｔ）および１キャパシタ（１Ｃ）の構成を採用することにより、保持ノードＮＤ２３に対して、双方向で電荷転送を行うことが可能となっている。
すなわち、本第１の実施形態の信号保持部２１２は、書き込み（サンプリング動作）と読み出し（チャージ共有動作）を１点に対して実現させ、必要なトランジスタ数を削減している。
【００４８】
なお、第１のサンプリングトランジスタＳＨＳ１−Ｔｒおよび第２のサンプリングトランジスタＳＨＲ１−Ｔｒは、ＭＯＳトランジスタ、たとえばｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタにより形成される。
また、第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１は、ＭＯＳ容量、ＭＩＭ容量、ＰＩＰ容量、ＭＯＭ容量のいずれか、あるいは組み合わせにより形成される。
【００４９】
出力部２１２４は、第１のサンプリング部２１２２の第１の信号保持キャパシタＣＳ２１に保持された読み出し信号ＶＳＩＧおよび第２のサンプリング部２１２３の第２の信号保持キャパシタＣＲ２１に保持された読み出しリセット信号ＶＲＳＴを、保持ノードＮＤ２３の保持電圧に応じてソース端子から垂直信号線ＬＳＧＮ１１に出力する第２のソースフォロワ素子としてのソースフォロワトランジスタＳＦ２−Ｔｒを含んで構成されている。
【００５０】
第２のソースフォロワ素子としてのソースフォロワトランジスタＳＦ２−Ｔｒは、ソース端子が垂直信号線ＬＳＧＮ１１に接続され、ドレイン端子側が電源線Ｖｄｄｐｉｘを介して電源切り替え部２２に接続され、ゲート端子が保持ノードＮＤ２３に接続されている。
【００５１】
ソースフォロワトランジスタＳＦ２−Ｔｒは、第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣR２１に保持された読み出し信号ＶＳＩＧおよび読み出しリセット信号ＶＲＳＴを読み出す保持信号読み出し期間ＰＨＲＤには、ドレイン側が電源切り替え部２２により電源電位ＶＤＤの電源線Ｖｄｄｐｉｘに接続される。
この場合、ソースフォロワトランジスタＳＦ２−Ｔｒは保持ノードＮＤ２３の保持電圧に応じた電圧信号に変換した列出力の読み出し信号（ＶＳＩＧ）および読み出しリセット信号（ＶＲＳＴ）を垂直信号線ＬＳＧＮ１１に出力する。
【００５２】
ソースフォロワトランジスタＳＦ２−Ｔｒは、信号保持部２１２の第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１をクリアするクリア期間ＰＣＬ、および、光電変換部２１１から読み出された読み出し信号および読み出しリセット信号を第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣR２１に書き込む（保持させる）サンプリング期間ＰＳＭＬには、ドレイン側が電源切り替え部２２により基準電位ＶＳＳ（たとえばグランドレベルの０Ｖ）に接続される。
【００５３】
電源切り替え部２２は、選択部２２１の出力が信号保持部２１２の出力部２１２４のソースフォロワトランジスタＳＦ２−Ｔｒのドレインに接続された電源線Ｖｄｄｐｉｘに接続されており、選択部２２１は制御信号ＣＴＬ１に応じて電源線Ｖｄｄｐｉｘを電源電位ＶＤＤ（たとえば３Ｖ）の電源線Ｖｄｄまたは基準電位ＶＳＳに接続する。
たとえばクリア期間ＰＣＬまたはサンプリング期間ＰＳＭＬには制御信号ＣＴＬ１はＬレベルに設定され、電源切り替え部２２の選択部２２１は、電源線Ｖｄｄｐｉｘを基準電位ＶＳＳに接続する。
一方、保持信号読み出し期間ＰＨＲＤには制御信号ＣＴＬ１はＨレベルに設定され、電源切り替え部２２の選択部２２１は、電源線Ｖｄｄｐｉｘを電源電位ＶＤＤの電源線Ｖｄｄに接続する。
【００５４】
ソースフォロワトランジスタＳＦ２−Ｔｒのソース端子側は、上述したように、垂直信号線ＬＳＧＮ１１に接続されているが、垂直信号線ＬＳＧＮ１１にはバスリセット部２４が接続されている。
バスリセット部２４は、垂直信号線ＬＳＧＮ１１と基準電位ＶＳＳとの間に接続されたスイッチ素子２４１を含んで構成されている。
スイッチ素子２４１は、バスリセット信号ＢＲＳＴによりオン、オフされる。
【００５５】
ソースフォロワトランジスタＳＦ２−Ｔｒのソース端子側は、保持信号読み出し期間ＰＨＲＤには、定電流駆動されることでインピーダンスとして機能するが、サンプリング期間ＰＳＭＬには、バスリセット部２４のスイッチ素子２４１に対するバスリセット信号ＢＲＳＴによりスイッチ素子２４１をオンにし、基準電位ＶＳＳ（たとえば０Ｖ）に固定される。
この結果、ソースフォロワトランジスタＳＦ２−Ｔｒが強反転動作領域になり、ＭＯＳ容量と等価になる。その結果、このＭＯＳ容量以前のトランジスタに帯域制限がかかり、雑音を低下することができる。
【００５６】
また、信号保持部２１２において、保持ノードＮＤ２３にはクランプ回路として機能するノード電位切り替え部２３が接続されている。
ノード電位切り替え部２３は、信号保持部２１２の保持ノードＮＤ２３を、所定の電圧レベルＶＣＬＰまたは基準電位ＶＳＳ（たとえば０Ｖ）に選択的に設定可能に構成されており、信号保持部２１２の出力部２１２４によるＣＤＳ読み出しを実現するように設けられている。
【００５７】
クランプ回路として機能するノード電位切り替え部２３は、クランプ電圧として所定電圧ＶＣＬＰ（たとえば２．６Ｖ）レベルまたは基準電位ＶＳＳを制御信号CTL２に応じて選択可能な選択部２３１と、選択部２３１の出力線側と保持ノードＮＤ２３とを選択的に接続可能なスイッチングトランジスタＣＬＰ１−Ｔｒと、を含んで構成されている。
【００５８】
ノード電位切り替え部２３は、選択部２３１がスイッチングトランジスタＣＬＰ１−Ｔｒのソース端子に接続された電源線Ｖｃｌｐｐｉｘに接続されており、選択部２３１は制御信号ＣＴＬ２に応じて電源線Ｖｃｌｐｐｉｘを所定電圧ＶＣＬＰ（たとえば２．６Ｖ）の電源線Ｖｃｌｐまたは基準電位ＶＳＳに接続する。
たとえばクリア期間ＰＣＬまたはサンプリング期間ＰＳＭＬには制御信号ＣＴＬ２はＬレベルに設定され、ノード電位切り替え部２３の選択部２３１は、電源線Ｖｃｌｐｐｉｘを基準電位ＶＳＳに接続する。
一方、保持信号読み出し期間ＰＨＲＤには制御信号ＣＴＬ２はＨレベルに設定され、ノード電位切り替え部２３の選択部２３１は、電源線Ｖｃｌｐｐｉｘを所定電圧ＶＣＬＰの電源線Ｖｃｌｐに接続する。
【００５９】
ノード電位切り替え部２３のスイッチングトランジスタＣＬＰ１−Ｔｒは、制御信号ＣＬＰによりオン、オフされ、制御信号ＣＬＰがＨレベルの期間にオン状態となり、保持ノードを、ソース端子に接続された電源線Ｖｃｌｐｐｉｘに接続し、保持ノードＮＤ２３を所定電圧ＶＣＬＰ（たとえば２．６Ｖ）または基準電位ＶＳＳに設定させる。
すなわち、本第１の実施形態のノード電位切り替え部２３のスイッチングトランジスタＣＬＰ１−Ｔｒは、スイッチ素子としての機能を有している。
【００６０】
ノード電位切り替え部２３は、保持信号読み出し期間ＰＨＲＤに保持ノードＮＤ２３を所定電圧ＶＣＬＰに設定することで、信号保持部２１２の出力部２１２４によるＣＤＳ読み出しの初期電圧とする。
また、ノード電位切り替え部２３は、他の行を読み出しているときに保持ノードＮＤ２３を基準電位ＶＳＳ（たとえば０Ｖ）に固定にすることで、出力部２１２４のソースフォロワトランジスタＳＦ２―Ｔｒをオフスイッチとして動作させる。 
【００６１】
このように、本第１の実施形態に係る固体撮像装置１０においては、画素信号ストレージとしての信号保持部２１２に、電圧モードで、画素信号を全画素で同時にサンプリングし、第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１に保持された読み出し信号に対応する変換信号を垂直信号線ＬＳＧＮ１１に読み出し、カラム読み出し回路４０に供給する。
【００６２】
なお、本第１の実施形態に係る固体撮像装置１０においては、光電変換読み出し部２１１の出力ノードＮＤ２１と信号保持部２１２の入力部間の信号線ＬＳＧＮ１２を駆動する定電流源が、たとえば信号保持部２１２の入力部２１２１に配置されておらず、信号線ＬＳＧＮ１２は、第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１により提供されるダイナミックな電流源により駆動される。
【００６３】
第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１の両キャパシタは、クリア期間に０Ｖにクリアされ、光電変換読み出し部２１１のソースフォロワトランジスタＳＦ１−Ｔｒと接続状態にあるとき、電子は第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１により提供される。
したがって、第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１は、ダイナミックな電流源として機能する。
【００６４】
本第１の実施形態に係る画素部２０は、以上のような構成を有する画素２１が、たとえば図３に示すように、画素アレイとして配列され、複数の画素アレイが組み合わされて構成されている。
【００６５】
図３は、本発明の第１の実施形態に係る固体撮像装置１０の画素部２０における画素アレイについて説明するための図である。
【００６６】
第１の実施形態に係る固体撮像装置１０の画素部２０は、画素アレイ２３０および保持部アレイ２４０を含んで構成されている。
【００６７】
画素アレイ２３０は、複数の画素２１の光電変換読み出し部２１１がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
画素アレイ２３０は、たとえば１６：９のアスペクト比の画像が出力可能なように、複数の画素２１の光電変換読み出し部２１１がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
【００６８】
保持部アレイ２４０は、複数の画素２１の信号保持部２１２が、画素アレイ２３０に対応してＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
保持部アレイ２４０は、画素アレイ２３０と同様に、たとえば１６：９のアスペクト比の画像が出力可能なように、複数の画素２１の信号保持部２１２がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
【００６９】
固体撮像装置１０が、後述するように、第１の基板（上基板）と第２の基板（下基板）の積層構造を有する場合、第１の基板に画素アレイ２３０が形成され、第２の基板に保持部アレイ２４０が画素アレイ２３０と対向するように形成される。
この場合、保持部アレイ２４０は、完全にメタル配線層で遮光されていてもよい。
【００７０】
画素部２０は、読み出し部７０の制御の下、グローバルシャッタモード時には、画素アレイ２３０および保持部アレイ２４０をアクティブにして画素信号の読み出しが行われる。
【００７１】
画素部２０において、全画素同時にリセットトランジスタＲＳＴ１−Ｔｒと転送トランジスタＴＧ１−Ｔｒを使ってフォトダイオードをリセットすることで、全画素同時並列的に露光を開始する。また、所定の露光期間が終了した後、転送トランジスタＴＧ１−Ｔｒを使って光電変換読み出し部からの出力信号を信号保持部２１２でサンプリングすることで、全画素同時並列的に露光を終了する。これにより、完全なシャッタ動作を電子的に実現する。
【００７２】
画素部２０には、画素がＮ行×Ｍ列配置されているので、各制御信号ＳＥＬ、ＲＳＴ、ＴＧ用の制御線はそれぞれＮ本、垂直信号線ＬＳＧＮ１１はそれぞれＭ本ある。
図１においては、各行制御線を１本の行走査制御線として表している。同様に、各垂直信号線ＬＳＧＮ１１を１本の垂直信号線として表している。
なお、第２の信号線ＬＳＧＮ１２は画素毎に光電変換読み出し部２１１と信号保持部２１２間に配線されている。
【００７３】
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッタ行および読み出し行において行走査制御線を通して画素２１の光電変換読み出し部２１１および信号保持部２１２の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤ２１に蓄積された電荷をリセットするシャッタ行の行アドレスの行選択信号を出力する。
【００７４】
カラム読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列(カラム)信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
カラム読み出し回路４０は、グローバルシャッタモード時に、垂直信号線ＬＳＧＮ１１に、画素２１の信号保持部２１２から読み出された差動の画素信号ｐｉｘｏｕｔ（ＶＳＬ）に対して、増幅処理およびＡＤ変換処理を行う。
【００７５】
ここで、画素信号ｐｉｘｏｕｔ（ＶＳＬ）は、グローバルシャッタモード時に画素（本例では画素２１の光電変換読み出し部２１１、さらに信号保持部２１２）から順に読み出される読み出し信号ＶＳＩＧおよび読み出しリセット信号ＶＲＳＴを含む画素読み出し信号をいう。
【００７６】
本第１の実施形態に係る固体撮像装置１０において、カラム読み出し回路４０は、動作モードや読み出し信号の信号形態(シングルエンドや差動等の信号)にかかわらず一つの回路構成で共用することが可能に形成されている。
【００７７】
カラム読み出し回路４０は、たとえば図４に示すように、アンプ（ＡＭＰ，増幅器）４１およびＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）４２を含んで構成される。
【００７８】
水平走査回路５０は、カラム読み出し回路４０のＡＤＣ等の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、図示しない信号処理回路に出力する。
【００７９】
タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
【００８０】
本第１の実施形態において、読み出し部７０は、たとえばグローバルシャッタモード時に、画素アレイ２３０および保持部アレイ２４０をアクティブにして、差動の画素信号ｐｉｘｏｕｔの読み出しを行う。
【００８１】
（固体撮像装置１０の積層構造）
次に、本第１の実施形態に係る固体撮像装置１０の積層構造について説明する。
【００８２】
図５は、本第１の実施形態に係る固体撮像装置１０の第１の積層構造について説明するための図である。
図６は、本第１の実施形態に係る固体撮像装置１０の第２の積層構造について説明するための図である。
【００８３】
本第１の実施形態に係る固体撮像装置１０は、第１の基板（上基板）１１０と第２の基板（下基板）１２０の積層構造を有する。
固体撮像装置１０は、たとえばウェハレベルで貼り合わせた後、ダイシングで切り出した積層構造の撮像装置として形成される。
本例では、第２の基板１２０上に第１の基板１１０が積層された構造を有する。
【００８４】
第１の基板１１０には、図５および図６に示すように、その中央部を中心として画素部２０の各画素２１の光電変換読み出し部２１１が配列された画素アレイ２３０（領域１１１）が形成されている。
そして、画素アレイ２３０の周囲、図６の例では、図中の上側および下側にカラム読み出し回路４０の一部用の領域１１２，１１３が形成されている。なお、カラム読み出し回路４０の一部は、画素アレイ２３０の領域１１１の上側および下側のいずれかに配置されるように構成してもよい。
【００８５】
このように、本第１の実施形態においては、第１の基板１１０には、基本的に、画素２１の光電変換読み出し部２１１が行列状に形成されている。
【００８６】
第２の基板１２０には、その中央部を中心として画素アレイ２３０の各光電変換読み出し部２１１の出力ノードＮＤ２１と接続される各画素２１の信号保持部２１２がマトリクス状に配列された保持部アレイ２４０（領域１２１）、並びに垂直信号線ＬＳＧＮ１１が形成されている。
保持部アレイ２４０は、完全にメタル配線層で遮光されていてもよい。
そして、保持部アレイ２４０の周囲、図５および図６の例では、図中の上側および下側にカラム読み出し回路４０用の領域１２２，１２３が形成されている。なお、カラム読み出し回路４０は、保持部アレイ２４０の領域１２１の上側および下側のいずれかに配置されるように構成してもよい。
また、保持部アレイ２４０の側部側に垂直走査回路３０用の領域や、デジタル系や出力系の領域が形成されてもよい。
また、第２の基板１２０には、垂直走査回路３０、水平走査回路５０、およびタイミング制御回路６０も形成されてもよい。
【００８７】
このような積層構造において、第１の基板１１０の画素アレイ２３０の各光電変換読み出し部２１１の出力ノードＮＤ２１と第２の基板１２０の各画素２１の信号保持部２１２の入力ノードＮＤ２２とが、たとえば図２に示すように、それぞれビア（Ｄｉｅ−ｔｏ−Ｄｉｅ  Ｖｉａ）やマイクロバンプ等を用いて電気的な接続が行われている。
【００８８】
（固体撮像装置１０の読み出し動作）
以上、固体撮像装置１０の各部の特徴的な構成および機能について説明した。
次に、本第１の実施形態に係る固体撮像装置１０の差動の画素信号の読み出し動作等について詳述する。
【００８９】
図７（Ａ）〜（Ｉ）は、本第１の実施形態に係る固体撮像装置の所定シャッタモード時の主として画素部におけるクリア期間およびサンプリング期間の動作を説明するためのタイミングチャートである。
図８（Ａ）〜（Ｆ）は、本第１の実施形態に係る固体撮像装置の所定シャッタモード時の主として画素部における保持信号読み出し期間の読み出し動作を説明するためのタイミングチャートである。
【００９０】
図７（Ａ）は画素２１の光電変換読み出し部２１１のリセットトランジスタＲＳＴ１−Ｔｒの制御信号ＲＳＴを示している。図７（Ｂ）は画素２１の光電変換読み出し部２１１の転送トランジスタＴＧ１−Ｔｒの制御信号ＴＧを示している。図７（Ｃ）は画素２１の光電変換読み出し部２１１の選択トランジスタＳＥＬ１−Ｔｒの制御信号ＳＥＬを示している。
図７（Ｄ）は画素２１の信号保持部２１２の第２のサンプリングトランジスタＳＨＲ１−Ｔｒの制御信号ＳＨＲを示している。図７（Ｅ）は画素２１の信号保持部２１２の第１のサンプリングトランジスタＳＨＳ１−Ｔｒの制御信号ＳＨＳを示している。
図７（Ｆ）はノード電位切り替え部２３のスイッチングトランジスタＣＬＰ１−Ｔｒの制御信号ＣＬＰを示している。
図７（Ｇ）はノード電位切り替え部２３の電源線Ｖｃｌｐｐｉｘのレベルを示している。図７（Ｈ）は電源切り替え部２２の電源線Ｖｄｄｐｉｘのレベルを示している。
図７（Ｉ）はバスリセット部２４のバスリセット信号ＢＲＳＴを示している。
なお、図７において＜＊＞は全行で同一であることを表している。
【００９１】
図８（Ａ）は画素２１の信号保持部２１２の第２のサンプリングトランジスタＳＨＲ１−Ｔｒの制御信号ＳＨＲを示している。図８（Ｂ）は画素２１の信号保持部２１２の第１のサンプリングトランジスタＳＨＳ１−Ｔｒの制御信号ＳＨＳを示している。
図８（Ｃ）はノード電位切り替え部２３のスイッチングトランジスタＣＬＰ１−Ｔｒの制御信号ＣＬＰを示している。
図８（Ｄ）はノード電位切り替え部２３の電源線Ｖｃｌｐｐｉｘのレベルを示している。図８（Ｅ）は電源切り替え部２２の電源線Ｖｄｄｐｉｘのレベルを示している。
図８（Ｆ）はバスリセット部２４のバスリセット信号ＢＲＳＴを示している。
なお、図８において＜ｎ＞はカラム読み出し回路に読み出す行を表している。
【００９２】
（サンプリング動作）
まず、図７（Ａ）〜（Ｉ）に関連付けて、ゼロクリア期間ＰＣＬゼロクリア動作を含むサンプリング期間ＰＳＭＬのサンプリング動作を中心に説明する。
【００９３】
サンプリング期間ＰＳＭＬにおいては、図７（Ｈ）に示すように、電源切り替え部２２により出力部２１２４のソースフォロワトランジスのドレイン端子が接続された電源線Ｖｄｄｐｉｘが基準電位ＶＳＳ（たとえば０Ｖ）に保持される。
また、図７（Ｇ）に示すように、ノード電位切り替え部２３により電源線Ｖｃｌｐｐｉｘが基準電位ＶＳＳ（たとえば０Ｖ）に保持される。
また、図７（Ｉ）に示すように、バスリセット部２４のスイッチ素子２４１に対するバスリセット信号ＢＲＳＴによりスイッチ素子２４１をオンにし、基準電位ＶＳＳ（たとえば０Ｖ）に固定される。
この結果、ソースフォロワトランジスタＳＦ２−Ｔｒが強反転動作領域になり、ＭＯＳ容量と等価になる。その結果、このＭＯＳ容量以前のトランジスタに帯域制限がかかり、雑音を低下することができる。
また、サンプリング期間ＰＳＭＬにおいては、図７（Ｃ）に示すように、光電変換読み出し部２１１の選択トランジスタＳＥＬ１−Ｔｒが、Ｈレベルの制御信号ＳＥＬにより導通状態に保持される。
【００９４】
このような状態において、まず、信号保持部２１２の第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１をゼロクリアする第１のゼロクリア期間ＰＣＬ１の処理が行われる。
第１のゼロクリア期間ＰＣＬ１においては、図７（Ｆ）に示すように、制御信号ＣＬＰが所定期間Ｈレベルに設定され、これによりノード電位切り替え部２３のスイッチングトランジスタＣＬＰ１−Ｔｒが所定期間導通状態に保持される。これに伴い、信号保持部２１２の保持ノードＮＤ２３が基準電位ＶＳＳ（たとえば０Ｖ）に保持される。
これと並行して、図７（Ｄ）および（Ｅ）に示すように、信号保持部２１２の第２のサンプリングトランジスタＳＨＲ１−Ｔｒの制御信号ＳＨＲおよび第１のサンプリングトランジスタＳＨＳ１−Ｔｒの制御信号ＳＨＳがＨレベルに設定され、第１のサンプリングトランジスタＳＨＳ１−Ｔｒおよび第２のサンプリングトランジスタＳＨＲ１−Ｔｒは導通状態にある。
これにより、信号保持部２１２の第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１は０Ｖにクリアされる。
【００９５】
そして、第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１の両キャパシタは、クリア期間に０Ｖにクリアされ、光電変換読み出し部２１１のソースフォロワトランジスタＳＦ１−Ｔｒと接続状態にあるとき、電子は第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１により提供される。
したがって、第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１は、ダイナミックな電流源として機能する。
【００９６】
次に、第１のゼロクリア期間ＰＣＬ１に続いて、光電変換読み出し部２１１から画素信号として読み出しリセット信号ＶＲＳＴを読み出すリセット信号読み出し期間ＰＲＤＲとなる。
このリセット信号読み出し期間ＰＲＤＲにおいては、リセットトランジスタＲＳＴ１−Ｔｒが、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態に保持されている。
そして、制御信号ＲＳＴがＨレベル期間中に、フローティングディフュージョンＦＤ２１が電源線Ｖｄｄの電位にリセットされる。
光電変換読み出し部２１１では、ソースフォロワトランジスタＳＦ１−Ｔｒにより、フローティングディフュージョンＦＤ２１の電荷が電荷量（電位）に応じた電圧信号に変換され、列出力の読み出しリセット信号ＶＲＳＴとして、選択トランジスタＳＥＬ１−Ｔｒを介し出力ノードＮＤ２１から出力される。
その後、リセットトランジスタＲＳＴ１−Ｔｒの制御信号ＲＳＴがＬレベルに切り替えられて、リセットトランジスタＲＳＴ１−Ｔｒは非導通状態となる。
【００９７】
そして、信号保持部２１２においては、たとえば第１のゼロクリア期間ＰＣＬ１から引き続いて制御信号ＳＨＲがＨレベルに保持されており、第２のサンプリングトランジスタＳＨＲ１−Ｔｒが導通状態に保持されている。
【００９８】
これにより、光電変換読み出し部２１１の出力ノードＮＤ２１から出力される読み出しリセット信号ＶＲＳＴは、第２の信号線ＬＳＧＮ１２を通して対応する信号保持部２１２に伝送され、第２のサンプリングトランジスタＳＨＲ１−Ｔｒを通して第２の信号保持キャパシタＣＲ２１に保持される。
【００９９】
第２の信号保持キャパシタＣＲ２１に読み出しリセット信号ＶＲＳＴを保持した後、制御信号ＳＨＲがＬレベルに切り替えられて、第２のサンプリングトランジスタＳＨＲ１−Ｔｒが非導通状態となる。
【０１００】
次に、第２のゼロクリア期間ＰＣＬ２となる。
第２のゼロクリア期間ＰＣＬ２においては、図７（Ｆ）に示すように、制御信号ＣＬＰが所定期間Ｈレベルに設定され、これによりノード電位切り替え部２３のスイッチングトランジスタＣＬＰ１−Ｔｒが所定期間導通状態に保持される。これに伴い、信号保持部２１２の保持ノードＮＤ２３が基準電位ＶＳＳ（たとえば０Ｖ）に保持される。
これと並行して、図７（Ｄ）および（Ｅ）に示すように、信号保持部２１２の第２のサンプリングトランジスタＳＨＲ１−Ｔｒの制御信号ＳＨＲがＬレベルに保持され、第１のサンプリングトランジスタＳＨＳ１−Ｔｒの制御信号ＳＨＳがＨレベルに設定され、第１のサンプリングトランジスタＳＨＳ１−Ｔｒが導通状態に保持され、第２のサンプリングトランジスタＳＨＲ１−Ｔｒは非導通状態に保持される。
これにより、信号保持部２１２の第１の信号保持キャパシタＣＳ２１は０Ｖにクリアされる。
【０１０１】
そして、第１の信号保持キャパシタＣＳ２１は、クリア期間に０Ｖにクリアされ、光電変換読み出し部２１１のソースフォロワトランジスタＳＦ１−Ｔｒと接続状態にあるとき、電子は第１の信号保持キャパシタＣＳ２１により提供される。
したがって、第１の信号保持キャパシタＣＳ２１は、ダイナミックな電流源として機能する。
【０１０２】
次に、第２のゼロクリア期間ＰＣＬ２に続いて、光電変換読み出し部２１１から画素信号として読み出し信号ＶＳＩＧを読み出す信号読み出し期間ＰＲＤＳとなる。
【０１０３】
信号読み出し期間ＰＲＤＳの所定期間が転送期間となる。
転送期間には、各光電変換読み出し部２１１において、転送トランジスタＴＧ１−Ｔｒが、制御信号ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤ２１で光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤ２１に転送される。
転送期間が終了すると、転送トランジスタＴＧ１−Ｔｒの制御信号ＴＧがＬレベルに切り替えられ、転送トランジスタＴＧ１−Ｔｒが非導通状態となる。
光電変換読み出し部２１１では、ソースフォロワトランジスタＳＦ１−Ｔｒにより、フローティングディフュージョンＦＤ２１の電荷が電荷量（電位）に応じた電圧信号に変換され、列出力の読み出し信号ＶＳＩＧとして、選択トランジスタＳＥＬ１−Ｔｒを介して出力ノードＮＤ２１から出力される。
【０１０４】
また、保持部アレイ２４０のすべての信号保持部２１２では、次の制御が行われる。
信号保持部２１２において、引き続き制御信号ＳＨＳがＨレベルに保持されて第１のサンプリングトランジスタＳＨＳ１−Ｔｒが導通状態に保持されるように制御される。
【０１０５】
これにより、光電変換読み出し部２１１の出力ノードＮＤ２１から出力される読み出し信号ＶＳＩＧは、第２の信号線ＬＳＧＮ１２を通して対応する信号保持部２１２に伝送され、第１のサンプリングトランジスタＳＨＳ１−Ｔｒを通して第１の信号保持キャパシタＣＳ２１に保持される。
【０１０６】
第１の信号保持キャパシタＣＳ２１に読み出し信号ＶＳＩＧを保持した後、制御信号ＳＨＳがＬレベルに切り替えられて、第１のサンプリングトランジスタＳＨＳ１−Ｔｒが非導通状態となる。
【０１０７】
これにより、サンプリング期間ＰＳＭＬが終了する。これに伴い、図７（Ｃ）に示すように、制御信号ＳＥＬがＬレベルに切り替えられて、選択トランジスタＳＥＬ１−Ｔｒが非導通状態となる。
そして、バスリセット信号ＢＲＳＴがＬレベルに切り替えられ、出力部２１２４のソースフォロワトランジスタＳＦ２−Ｔｒのソース端子は０Ｖへの固定状態から解放され、定電流駆動が可能となる。
【０１０８】
次に、図７（Ｈ）に示すように、電源切り替え部２２により出力部２１２４のソースフォロワトランジスタＳＦ２−Ｔｒのドレイン端子が接続された電源線Ｖｄｄｐｉｘが電源線Ｖｄｄの電源電位ＶＤＤに保持される。
そして、ソースフォロワトランジスタＳＦ２−Ｔｒをオフ状態にセットするオフ状態セット期間ＰＯＳとなる。
オフ状態セット期間ＰＯＳにおいては、図７（Ｆ）に示すように、制御信号ＣＬＰが所定期間Ｈレベルに設定され、これによりノード電位切り替え部２３のスイッチングタＣＬＰ１−Ｔｒが所定期間導通状態に保持される。これに伴い、信号保持部２１２の保持ノードＮＤ２３が基準電位ＶＳＳ（たとえば０Ｖ）に保持され、ソースフォロワトランジスタＳＦ２−Ｔｒがオフ状態にセットされる。
オフ状態セット期間ＰＯＳが終了すると、図７（Ｇ）に示すように、ノード電位切り替え部２３により電源線Ｖｃｌｐｐｉｘが所定電圧ＶＣＬＰレベルに切り替えられる。
そして、光電変換読み出し部２１１において、所定期間、リセットトランジスタＲＳＴ１−Ｔｒおよび転送トランジスタＴＧ１−Ｔｒが導通状態に保持され、フローティングディフュージョンＦＤ２１およびフォトダイオードＰＤ２１がリセット（画素リセット）される。
【０１０９】
この状態で、第２のサンプリング部２１２３の第２の信号保持キャパシタＣＲ２１に保持された読み出しリセット信号ＶＲＳＴおよび第１のサンプリング部２１２２の第１の信号保持キャパシタＣＳ２１に保持された読み出し信号ＶＳＩＧを垂直信号線ＬＳＧＮ１１に読み出す保持信号読み出し処理が行われる。
保持信号読み出し処理が行われる保持信号読み出し期間ＰＨＲＤにおいては、電源切り替え部２２により出力部２１２４のソースフォロワトランジスタＳＦ２−Ｔｒのドレイン端子が接続された電源線Ｖｄｄｐｉｘが電源線Ｖｄｄの電源電位ＶＤＤに保持される。
また、ノード電位切り替え部２３により電源線Ｖｃｌｐｐｉｘが所定電圧ＶＣＬＰレベルに切り替えられる。
【０１１０】
保持信号読み出し期間ＰＨＲＤ中の第１の初期値読み出し期間ＰＩＶＲ１に、図８（Ｃ）に示すように、制御信号ＣＬＰが所定期間Ｈレベルに設定され、これによりノード電位切り替え部２３のスイッチングトランジスタＣＬＰ１−Ｔｒが所定期間導通状態に保持される。これに伴い、信号保持部２１２の保持ノードＮＤ２３が初期値に対応する所定電圧ＶＣＬＰのレベルに保持される。
このとき、各信号保持部２１２においては、ゲートがノードＮＤ２３に接続されたソースフォロワトランジスタＳＦ２−Ｔｒにより、ノードＮＤ２３の保持電圧（初期値）に応じて、列出力の変換信号である第１の初期値読み出し信号ＶＩＶＲとして垂直信号線ＬＳＧＮ１１に出力され、読み出し回路４０に供給される。
【０１１１】
次に、第１の初期値読み出し期間ＰＩＶＲ１に続く保持リセット信号読み出し期間ＰＨＲＲとなる。
保持リセット信号読み出し期間ＰＨＲＲにおいては、図８（Ａ）に示すように、信号保持部２１２の第２のサンプリングトランジスタＳＨＲ１−Ｔｒの制御信号ＳＨＲがＨレベルに設定され、第２のサンプリングトランジスタＳＨＲ１−Ｔｒが導通状態に保持される。
これにより、第２の信号保持キャパシタＣＲ２１に保持された読み出しリセット信号ＶＲＳＴが保持ノードＮＤ２３に伝達される。
各信号保持部２１２においては、ゲートがノードＮＤ２３に接続されたソースフォロワトランジスタＳＦ２−Ｔｒにより、ノードＮＤ２３に接続された第２の信号保持キャパシタＣＲ２１の保持電圧に応じて、列出力の変換信号である読み出しリセット信号ＶＲＳＴとして垂直信号線ＬＳＧＮ１１に出力され、読み出し回路４０に供給される。
【０１１２】
保持信号読み出し期間ＰＨＲＤ中の第２の初期値読み出し期間ＰＩＶＲ２となる。
第２の初期値読み出し期間ＰＩＶＲ２においては、図８（Ｃ）に示すように、制御信号ＣＬＰが所定期間Ｈレベルに設定され、これによりノード電位切り替え部２３のスイッチングトランジスタＣＬＰ１−Ｔｒが所定期間導通状態に保持される。これに伴い、信号保持部２１２の保持ノードＮＤ２３が初期値に対応する所定電圧ＶＣＬＰのレベルに保持される。
このとき、各信号保持部２１２においては、ゲートがノードＮＤ２３に接続されたソースフォロワトランジスタＳＦ２−Ｔｒにより、ノードＮＤ２３の保持電圧（初期値）に応じて、列出力の変換信号である第２の初期値読み出し信号ＶＩＶＳとして垂直信号線ＬＳＧＮ１１に出力され、読み出し回路４０に供給される。
【０１１３】
次に、第２の初期値読み出し期間ＰＩＶＲ２に続く保持読み出し信号読み出し期間ＰＨＳＲとなる。
保持読み出し信号読み出し期間ＰＨＲＲにおいては、図８（Ｂ）に示すように、信号保持部２１２の第１のサンプリングトランジスタＳＨＳ１−Ｔｒの制御信号ＳＨＳがＨレベルに設定され、第１のサンプリングトランジスタＳＨＳ１−Ｔｒが導通状態に保持される。
これにより、第１の信号保持キャパシタＣＳ２１に保持された読み出し信号ＶＳＩＧが保持ノードＮＤ２３に伝達される。
各信号保持部２１２においては、ゲートがノードＮＤ２３に接続されたソースフォロワトランジスタＳＦ２−Ｔｒにより、ノードＮＤ２３に接続された第１の信号保持キャパシタＣＳ２１の保持電圧に応じて、列出力の変換信号である読み出し信号ＶＳＩＧとして垂直信号線ＬＳＧＮ１１に出力され、読み出し回路４０に供給される。
【０１１４】
そして、たとえば読み出し部７０の一部を構成するカラム読み出し回路４０において、画素信号ｐｉｘｏｕｔの読み出しリセット信号ＶＲＳＴと読み出し信号ＶＳＩＧに対する増幅処理、ＡＤ変換処理が行われ、また、両信号の差分｛ＶＲＳＴ−ＶＳＩＧ｝がとられてＣＤＳ処理が行われる。
【０１１５】
また、保持信号読み出し期間ＰＨＲＤ後、サンプリング期間終了後と同様に、ソースフォロワトランジスタＳＦ２−Ｔｒをオフ状態にセットするオフ状態セット期間ＰＯＳとなる。
【０１１６】
以上説明したように、本第１の実施形態によれば、画素部２０は、複数の画素２１の光電変換読み出し部２１１が行列状に配置された画素アレイ２３０と、複数の画素２１の信号保持部２１２が行列状に配置された保持部アレイ２４０と、を含む、たとえば積層型のＣＭＯＳイメージセンサとして構成されている。
第１の基板１１０と第２の基板１２０の積層型ＣＭＯＳイメージセンサは、第２の基板１２０に形成される信号保持部２１２に、それぞれ１つのサンプリングトランジスタ（１Ｔ）とサンプリング容量（１Ｃ）により形成される第１のサンプリング部２１２２および第２のサンプリング部２１２３を実装し、２つのサンプリング部の結合ノードである保持ノードＮＤ２３を双方向ポートとして利用することで、４個のトランジスタで差動読み出しとほぼ同等な信号振幅を実現するグローバルシャッタ機能を備えた固体撮像素子として構成されている。
そして、本第１の実施形態によれば、２つの第１のサンプリング部２１２２および第２のサンプリング部２１２３の合流点にクランプ回路として機能するノード電位切り替え部２３とソースフォロワトランジスタＳＦ２−Ｔｒを接続し、保持ノードＮＤ２３のクランプ電圧を基準電位ＶＳＳ（たとえば０Ｖ）か所定電圧ＶＣＬＰにすることで、合流点の電圧をダイナミックに変化させ、ソースフォロワトランジスタＳＦ２−Ｔｒのドレイン電圧を基準電位ＶＳＳ（たとえば０Ｖ）か電源電位ＶＤＤにダイナミックに変化させるように構成されている。
また、本第１の実施形態によれば、出力部２１２４のソースフォロワトランジスタＳＦ２−Ｔｒを強反転モード状態でサンプリングさせることで、ゲート容量を増加させ、帯域制限容量を増加可能に構成されている。
【０１１７】
したがって、本第１の実施形態の固体撮像装置１０によれば、トランジスタ数の増加を抑止しつつ、サンプリング部での信号振幅損失の発生を防止でき、しかも画素感度を高く保ちつつ、入力換算雑音を抑えることができる。
【０１１８】
より具体的には、従来８個必要であったトランジスタ数を、４個にまで削減でき、小型化を図ることができる。
それまでトランジスタとして使用していたシリコン面積をＭＯＳ容量に置き換えができ、低雑音化を図ることが可能となる。
トランジスタを追加せずにサンプリング容量をゼロクリアでき、小型化を図ることができる。
片方のサンプリング容量を帯域制限素子として利用でき、また、寄生容量を帯域制限素子として利用でき、低雑音化を図ることができる。
さらに、一般の４-Ｔｒ ＡＰＳ構成を画素に用いることができる、汎用性が高いという利点がある。
【０１１９】
また、本第１の実施形態の固体撮像装置１０によれば、構成の複雑化を防止しつつ、レイアウト上の面積効率の低下を防止することができる。
【０１２０】
また、本第１の実施形態に係る固体撮像装置１０は、第１の基板（上基板）１１０と第２の基板（下基板）１２０の積層構造を有する。
したがって、本第１の実施形態において、第１の基板１１０側を、基本的に、ＮＭＯＳ系の素子だけで形成すること、および、画素アレイにより有効画素領域を最大限に拡大することにより、コストあたりの価値を最大限に高めることができる。
【０１２１】
（第２の実施形態）
図９は、本発明の第２の実施形態に係る固体撮像装置の画素の構成例を示す図である。
【０１２２】
本第２の実施形態に係る固体撮像装置１０Ａが、上述した第１の実施形態に係る固体撮像装置１０と異なる点は、次のとおりである。
本第２の実施形態に係る固体撮像装置１０Ａでは、ノード電位切り替え部２３ＡのスイッチングトランジスタＣＬＰ１−Ｔｒを駆動する電圧ＣＬＰ<ｎ＞を、第１の実施形態で必要なパルス駆動に加え、定電流バイアス電圧（ＶＬＮＰＩＸ）に切り替えることができるように構成されている。
切り替えは、制御信号ＣＴＬ３に応じて選択部２３２で行われる。
【０１２３】
本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができることはもとより、トランジスタ数を増やさずに定電流読み出しが可能となる。このとき、電圧ＶＣＬＰは０ＶにしてＧＮＤ電位を供給する。 
【０１２４】
（第３の実施形態）
図１０は、本発明の第３の実施形態に係る固体撮像装置の画素の構成例を示す図である。
図１１は、本第３の実施形態に係る固体撮像装置の所定シャッタモード時の主として画素部におけるクリア期間およびサンプリング期間の動作を説明するためのタイミングチャートである。
【０１２５】
本第３の実施形態に係る固体撮像装置１０Ｂが上述した第１および第２の実施形態に係る固体撮像装置１０，１０Ａと異なる点は、次のとおりである。
本第３の実施形態に係る固体撮像装置１０Ｂでは、信号保持部２１２Ｂにおいて、第１のサンプリング部２１２２が入力ノードＮＤ２２と保持ノードＮＤ２３との間に接続されている。
信号保持部２１２Ｂにおいて、保持ノードＮＤ２３に対して、第２のサンプリング部２１２３の第２のサンプリングトランジスタＳＨＲ１−Ｔｒが接続され、第１のサンプリング部２１２２の第１の信号保持キャパシタＣＳ２１が入力ノードＮＤ２２に接続され、第１の信号保持キャパシタＣＳ２１と入力ノードＮＳ２２の接続ノードＮＤ２６と保持ノードＮＤ２３との間に第１のサンプリングトランジスタＳＨＳ１−Ｔｒが接続されている。
【０１２６】
読み出し動作については、サンプリング期間ＰＳＭＬのリセット信号読み出し期間ＰＲＤＲにおいて、図１１（Ｅ）に示すように、第１のサンプリング部２１２２の第１のサンプリングトランジスタＳＨＳ１−Ｔｒが導通状態に保持される以外は、第１の実施形態と同様であることから、ここではその詳細を省略する。
【０１２７】
本第３の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができることはもとより、以下の効果を得ることができる。
読み出し信号ＶＳＩＧの第１のサンプリング部２１２２を光電変換読み出し部２１１からの読み出し経路上に配置することにより、保持ノードＮＤ２３に発生する寄生容量を最小限に抑えることが可能となる。これにより、読み出し時のサンプリング容量との電荷共有による利得低下が最小限になり、入力換算雑音を低減することができる。
また、経路上に配置されたサンプリング容量より手前に位置する光電変換読み出し部２１１のソースフォロワトランジスタＳＦ１−Ｔｒと選択トランジスタＳＥＬ１は、このサンプリング容量によって帯域制限がかかるため雑音が低下するため、全体的なサンプリング雑音の低下を可能とする。
さらに、Die-to-Die VIAの寄生容量もサンプリング容量に含まれるため、実効的なサンプリング容量を増加できる。
また、第２の実施形態と同一の変更を加えることにより定電流での駆動もできる。
【０１２８】
以上説明した固体撮像装置１０，１０Ａ，１０Ｂは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
【０１２９】
図１２は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
【０１３０】
本電子機器３００は、図１２に示すように、本実施形態に係る固体撮像装置１０が適用可能なＣＭＯＳイメージセンサ３１０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）３２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)３３０を有する。
【０１３１】
信号処理回路３３０は、ＣＭＯＳイメージセンサ３１０の出力信号に対して所定の信号処理を施す。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
【０１３２】
上述したように、ＣＭＯＳイメージセンサ３１０として、前述した固体撮像装置１０，１０Ａ，１０Ｂを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
【図１】
2018207731.tif 000003
【図２】
2018207731.tif 000004
【図３】
2018207731.tif 000005
【図４】
2018207731.tif 000006
【図５】
2018207731.tif 000007
【図６】
2018207731.tif 000008
【図７】
2018207731.tif 000009
【図８】
2018207731.tif 000010
【図９】
2018207731.tif 000011
【図１０】
2018207731.tif 000012
【図１１】
2018207731.tif 000013
【図１２】
2018207731.tif 000014
【国際調査報告】
2018207731.tif 000015
2018207731.tif 000016