(57)【要約】  本発明の半導体スイッチ制御回路１２は、半導体スイッチ６のオン／オフ制御を行う時間基準となるパルス信号を生成するパルス信号生成部１３と、パルス信号生成部１３が生成したパルス信号に基づいて駆動電流を生成して当該駆動電流を半導体スイッチ６のゲート電極に供給する駆動電流生成部１４と、半導体スイッチ６のドレイン電流若しくはソース電流などを検出する電流検出部１８と、パルス信号生成部１３が生成したパルス信号と電流検出部１８が検出した電流とに基づいて駆動電流生成部１４が生成する駆動電流を制御する機能を有する駆動電流制御部１９とを備える。電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振及びこれに起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうという現象を起こし難い半導体スイッチ制御回路となる。
2019176077.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極、ドレイン電極及びゲート電極を有する半導体スイッチにおける前記ゲート電極に駆動電流を供給することにより前記半導体スイッチのオン／オフ制御を行う半導体スイッチ制御回路であって、
前記半導体スイッチのオン／オフ制御を行う時間基準となるパルス信号を生成するパルス信号生成部と、
前記パルス信号生成部が生成した前記パルス信号に基づいて前記駆動電流を生成して当該駆動電流を前記半導体スイッチの前記ゲート電極に供給する駆動電流生成部と、
前記半導体スイッチのドレイン電流若しくはソース電流、又は、前記半導体スイッチの周辺回路の所定電流経路を流れる電流を検出する電流検出部と、
前記パルス信号生成部が生成した前記パルス信号と前記電流検出部が検出した電流とに基づいて、前記駆動電流生成部が生成する前記駆動電流を制御する機能を有する駆動電流制御部とを備えることを特徴とする半導体スイッチ制御回路。
【請求項２】
前記駆動電流生成部は、前記半導体スイッチの前記ゲート電極に電流を充電するソース部及び前記半導体スイッチの前記ゲート電極から電流を放電させるシンク部を有し、
前記駆動電流制御部は、前記半導体スイッチの前記ゲート電極に充電する充電電流又は前記半導体スイッチの前記ゲート電極から放電させる放電電流を制御することにより、前記駆動電流を制御することを特徴とする請求項１に記載の半導体スイッチ制御回路。
【請求項３】
前記駆動電流制御部は、前記電流検出部が検出した電流が所定の第１設定電流を超えたとき、前記半導体スイッチのターンオフ期間におけるゲート電圧の立ち下り速度が検出前よりも低くなるように前記駆動電流を制御することを特徴とする請求項２に記載の半導体スイッチ制御回路。
【請求項４】
前記駆動電流制御部は、前記第１設定電流として、複数の電流レベルの設定が可能で、かつ、前記電流検出部が前記複数の電流レベルのうちより大きい電流レベルを超える電流を検出するに従って前記ゲート電圧の立ち下り速度が段階的に低くなるように前記駆動電流を制御することを特徴とする請求項３に記載の半導体スイッチ制御回路。
【請求項５】
前記電流検出部が検出した電流が前記第１設定電流を超えたときに第２パルス信号を生成する第２パルス信号生成部をさらに備え、
前記駆動電流制御部は、前記第２パルス信号生成部が生成する前記第２パルス信号に基づいて前記駆動電流を制御することを特徴とする請求項３又は４に記載の半導体スイッチ制御回路。
【請求項６】
前記シンク部は、互いに並列に接続された複数の放電電流経路を有し、
前記駆動電流制御部は、前記パルス信号生成部からの前記パルス信号が入力されるＲ端子、前記第２パルス信号生成部からの前記第２パルス信号が入力されるＳ端子、及び、前記放電電流を制御するための制御信号を出力するＱ端子を有し、オン期間中に前記第２パルス信号生成部からの前記第２パルス信号が入力された場合には、前記オン期間に続くターンオフ時に前記複数の放電電流経路のうち少なくとも１の前記放電電流経路における放電動作を止めるＲＳフリップフロップを有することを特徴とする請求項５に記載の半導体スイッチ制御回路。
【請求項７】
前記シンク部は、互いに並列に接続された複数の放電電流経路を有し、
前記駆動電流制御部は、オン期間中に前記第２パルス信号生成部からの前記第２パルス信号が入力された場合には、前記オン期間に続くターンオフ時に前記複数の放電電流経路のうち少なくとも１の前記放電電流経路における放電動作を止める充放電制御部を有することを特徴とする請求項５に記載の半導体スイッチ制御回路。
【請求項８】
前記複数の放電電流経路は、それぞれ異なる放電能力を有することを特徴とする請求項７に記載の半導体スイッチ制御回路。
【請求項９】
前記駆動電流制御部は、オン期間中に前記第２パルス信号生成部からの前記第２パルス信号が入力された場合には、前記オン期間に続くターンオフ時に前記シンク部を流れる電流の電流量をアナログ的に減少させる充放電制御部を有することを特徴とする請求項５に記載の半導体スイッチ制御回路。
【請求項１０】
前記駆動電流制御部は、前記電流検出部が検出した電流が所定の第２設定電流を超えたとき、前記半導体スイッチのターンオン期間における前記ゲート電圧の立ち上り速度が検出前よりも低くなるように前記駆動電流を制御することを特徴とする請求項２〜９のいずれかに記載の半導体スイッチ制御回路。
【請求項１１】
前記駆動電流制御部は、前記第２設定電流として、複数の電流レベルの設定が可能で、かつ、前記電流検出部が前記複数の電流レベルのうちより大きい電流レベルを超える電流を検出するに従って前記ゲート電圧の立ち上り速度が段階的に低くなるように前記駆動電流を制御することを特徴とする請求項１０に記載の半導体スイッチ制御回路。
【請求項１２】
前記電流検出部が検出した電流が前記第２設定電流を超えたときに第３パルス信号を生成する第３パルス信号生成部をさらに備え、
前記駆動電流制御部は、前記第３パルス信号生成部が生成する前記第３パルス信号に基づいて前記駆動電流を制御する機能を有することを特徴とする請求項１０又は１１に記載の半導体スイッチ制御回路。
【請求項１３】
前記ソース部は、互いに並列に接続された複数の充電電流経路を有し、
前記駆動電流制御部は、前記パルス信号生成部からの前記パルス信号が入力されるＲ端子、前記第３パルス信号生成部からの前記第３パルス信号が入力されるＳ端子、及び、前記充電電流を制御するための制御信号を出力するＱ端子を有し、オン期間中に前記第３パルス信号生成部からの前記第３パルス信号が入力された場合には、前記オン期間の次のオン期間のターンオン時に前記複数の充電電流経路のうち少なくとも１の前記充電電流経路における充電動作を止めるＲＳフリップフロップを有することを特徴とする請求項１２に記載の半導体スイッチ制御回路。
【請求項１４】
前記ソース部は、互いに並列に接続された複数の充電電流経路を有し、
前記駆動電流制御部は、オン期間中に前記第３パルス信号生成部からの前記第３パルス信号が入力された場合には、前記オン期間の次のオン期間のターンオン時に前記複数の充電電流経路のうち少なくとも１の前記充電電流経路における充電動作を止めることを特徴とする請求項１２に記載の半導体スイッチ制御回路。
【請求項１５】
前記複数の充電電流経路は、それぞれ異なる充電能力を有することを特徴とする請求項１４に記載の半導体スイッチ制御回路。
【請求項１６】
前記駆動電流制御部は、オン期間中に前記第３パルス信号生成部からの前記第３パルス信号が入力された場合には、前記オン期間の次のオン期間のターンオン時に前記ソース部を流れる電流の電流量をアナログ的に減少させる充放電制御部を有することを特徴とする請求項１２に記載の半導体スイッチ制御回路。
【請求項１７】
前記半導体スイッチ制御回路は、前記半導体スイッチのゲート電圧を検出するゲート電圧検出部をさらに備え、
前記駆動電流制御部は、前記パルス信号生成部が生成した前記パルス信号と前記ゲート電圧検出部が検出した前記ゲート電圧とに基づいて、前記駆動電流生成部が生成する前記駆動電流を制御する機能を有することを特徴とする請求項１〜１６のいずれかに記載の半導体スイッチ制御回路。
【請求項１８】
前記第１設定電流又は前記第２設定電流は、前記半導体スイッチの定格負荷領域における前記ドレイン電流若しくは前記ソース電流、又は、前記半導体スイッチの周辺回路の所定電流経路を流れる電流の電流範囲を超えた値に設定されていることを特徴とする請求項３又は１０に記載の半導体スイッチ制御回路。
【請求項１９】
前記半導体スイッチは、ワイドギャップ半導体により形成されてなることを特徴とする請求項１〜１８のいずれかに記載の半導体スイッチ制御回路。
【請求項２０】
前記ワイドギャップ半導体は、炭化珪素、窒化ガリウム、酸化ガリウム又はダイヤモンドからなることを特徴とする請求項１９に記載の半導体スイッチ制御回路。
【請求項２１】
ソース電極、ドレイン電極及びゲート電極を有する半導体スイッチと、
前記半導体スイッチの前記ゲート電極に駆動電流を供給することにより前記半導体スイッチのオン／オフ制御を行う半導体スイッチ制御回路とを備えるスイッチング電源装置であって、
前記半導体スイッチ制御回路として、請求項１〜２０のいずれかに記載の半導体スイッチ制御回路を備えることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチ制御回路及びスイッチング電源装置に関する。
【背景技術】
【０００２】
近年、ＳｉＣやＧａＮなどのワイドバンドギャップ半導体を用いた次世代デバイスの開発が進み、例えば図２９に示すようなスイッチング電源装置１０１の高効率化・小型化の期待が高まっている。このような期待に対して、ワイドバンドギャップ半導体は、従来よりも大幅にオン抵抗が低くスイッチング速度が速い半導体スイッチであるため、ワイドバンドギャップ半導体に対して注目が集まっている。【０００３】
スイッチング電源装置１０１は、いわゆるＰＦＣ昇圧チョッパ回路であり、入力された電圧を所望の電圧に昇圧して一対の出力端子から図示外の負荷へ供給する。このようなスイッチング電源装置１０１の半導体スイッチ１０６としてワイドバンドギャップ半導体（例えば、炭化珪素、窒化ガリウム、酸化ガリウム、ダイヤモンドなど。）を用いると、その低オン抵抗及び高速スイッチングという特性により、装置の高効率化及び小型化を図ることが可能となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２２１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、半導体スイッチとしてワイドバンドギャップ半導体を用いた場合、高速スイッチングは可能になるが、図３０に示すように、ターンオフ期間中に、寄生キャパシタや寄生インダクタに起因する、予期しない自励発振を起こすことが懸念される。特に、ワイドバンドギャップ半導体の半導体スイッチの閾値が低い場合には、自励発振に起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうおそれがあるといったことが懸念される。【０００６】
そこで、上記のようなスイッチング電源装置において、特許文献１のように、スイッチング電源装置に負電圧用の電源を追加し、ターンオフ期間のゲート電圧を負の電圧にバイアスすることが考えられる。しかしながら、このように負電圧用の電源を追加したスイッチング電源装置は、構成が複雑となり、また、このような構成とした場合であっても、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングで自励発振を起こしてしまい、結果的には半導体スイッチやその周辺回路部品が破壊されてしまうという可能性がある（図３１の過負荷領域におけるゲート電圧波形参照。）。なお、図３１の負荷特性図（いわゆる垂下特性を有する負荷特性図）においては、所定出力電流（電力）以上で定電力垂下特性を有し、所定出力電流（電力）未満でバースト制御回路による巻込垂下特性を有する過電流制限保護回路を用いた場合の負荷特性を示している。図３１に示すように、Ｂ点（バースト制御への切替点）とＣ点(スイッチング停止点)の間の動作はバースト制御となり、スイッチング電流が制限され、上記自励発振は発生しにくいが、Ａ点（垂下開始点）とＢ点の間の動作は定電力垂下制御となり、スイッチング電流としては最大電流が流れるため、上記懸念が存在する。この懸念は、スイッチング電源の起動時も同様である。【０００７】
そこで、本発明は上記したような事情に鑑みてなされたものであり、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振を起こしにくい半導体スイッチ制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
［１］本発明の半導体スイッチ制御回路は、ソース電極、ドレイン電極及びゲート電極を有する半導体スイッチにおける前記ゲート電極に駆動電流を供給することにより前記半導体スイッチのオン／オフ制御を行う半導体スイッチ制御回路であって、前記半導体スイッチのオン／オフ制御を行う時間基準となるパルス信号を生成するパルス信号生成部と、前記パルス信号生成部が生成した前記パルス信号に基づいて前記駆動電流を生成して当該駆動電流を前記半導体スイッチの前記ゲート電極に供給する駆動電流生成部と、前記半導体スイッチのドレイン電流若しくはソース電流、又は、前記半導体スイッチの周辺回路の所定電流経路を流れる電流を検出する電流検出部と、前記パルス信号生成部が生成した前記パルス信号と前記電流検出部が検出した電流とに基づいて、前記駆動電流生成部が生成する前記駆動電流を制御する機能を有する駆動電流制御部とを備えることを特徴とする。【０００９】
［２］本発明の半導体スイッチ制御回路においては、前記駆動電流生成部は、前記半導体スイッチの前記ゲート電極に電流を充電するソース部及び前記半導体スイッチの前記ゲート電極から電流を放電させるシンク部を有し、前記駆動電流制御部は、前記半導体スイッチの前記ゲート電極に充電する充電電流又は前記半導体スイッチの前記ゲート電極から放電させる放電電流を制御することにより、前記駆動電流を制御することが好ましい。【００１０】
［３］本発明の半導体スイッチ制御回路においては、前記駆動電流制御部は、前記電流検出部が検出した電流が所定の第１設定電流を超えたとき、前記半導体スイッチのターンオフ期間における前記ゲート電圧の立ち下り速度が検出前よりも低くなるように前記駆動電流を制御することが好ましい。【００１１】
［４］本発明の半導体スイッチ制御回路においては、前記駆動電流制御部は、前記第１設定電流として、複数の電流レベルの設定が可能で、かつ、前記電流検出部が前記複数の電流レベルのうちより大きい電流レベルを超える電流を検出するに従って前記ゲート電圧の立ち下り速度が段階的に低くなるように前記駆動電流を制御することが好ましい。【００１２】
［５］本発明の半導体スイッチ制御回路は、前記電流検出部が検出した電流が前記第１設定電流を超えたときに第２パルス信号を生成する第２パルス信号生成部をさらに備え、前記駆動電流制御部は、前記第２パルス信号生成部が生成する前記第２パルス信号に基づいて前記駆動電流を制御することが好ましい。【００１３】
［６］本発明の半導体スイッチ制御回路においては、前記シンク部は、互いに並列に接続された複数の放電電流経路を有し、前記駆動電流制御部は、前記パルス信号生成部からの前記パルス信号が入力されるＲ端子、前記第２パルス信号生成部からの前記第２パルス信号が入力されるＳ端子、及び、前記放電電流を制御するための制御信号を出力するＱ端子を有し、オン期間中に前記第２パルス信号生成部からの前記第２パルス信号が入力された場合には、前記オン期間に続くターンオフ時に前記複数の放電電流経路のうち少なくとも１の前記放電電流経路における放電動作を止めるＲＳフリップフロップを有することが好ましい。【００１４】
［７］本発明の半導体スイッチ制御回路においては、前記シンク部は、互いに並列に接続された複数の放電電流経路を有し、前記駆動電流制御部は、オン期間中に前記第２パルス信号生成部からの前記第２パルス信号が入力された場合には、前記オン期間に続くターンオフ時に前記複数の放電電流経路のうち少なくとも１の前記放電電流経路における放電動作を止める充放電制御部を有することが好ましい。【００１５】
［８］本発明の半導体スイッチ制御回路においては、前記複数の放電電流経路は、それぞれ異なる放電能力を有することが好ましい。【００１６】
［９］本発明の半導体スイッチ制御回路においては、前記駆動電流制御部は、オン期間中に前記第２パルス信号生成部からの前記第２パルス信号が入力された場合には、前記オン期間に続くターンオフ時に前記シンク部を流れる電流の電流量をアナログ的に減少させる充放電制御部を有することが好ましい。【００１７】
［１０］本発明の半導体スイッチ制御回路においては、前記駆動電流制御部は、前記電流検出部が検出した電流が所定の第２設定電流を超えたとき、前記半導体スイッチのターンオン期間における前記ゲート電圧の立ち上り速度が検出前よりも低くなるように前記駆動電流を制御することが好ましい。【００１８】
［１１］本発明の半導体スイッチ制御回路においては、前記駆動電流制御部は、前記第２設定電流として、複数の電流レベルの設定が可能で、かつ、前記電流検出部が前記複数の電流レベルのうちより大きい電流レベルを超える電流を検出するに従って前記ゲート電圧の立ち上り速度が段階的に低くなるように前記駆動電流を制御することが好ましい。【００１９】
［１２］本発明の半導体スイッチ制御回路は、前記電流検出部が検出した電流が前記第２設定電流を超えたときに第３パルス信号を生成する第３パルス信号生成部をさらに備え、前記駆動電流制御部は、前記第３パルス信号生成部が生成する前記第３パルス信号に基づいて前記駆動電流を制御する機能を有することが好ましい。【００２０】
［１３］本発明の半導体スイッチ制御回路においては、前記ソース部は、互いに並列に接続された複数の充電電流経路を有し、前記駆動電流制御部は、前記パルス信号生成部からの前記パルス信号が入力されるＲ端子、前記第３パルス信号生成部からの前記第３パルス信号が入力されるＳ端子、及び、前記充電電流を制御するための制御信号を出力するＱ端子を有し、オン期間中に前記第３パルス信号生成部からの前記第３パルス信号が入力された場合には、前記オン期間の次のオン期間のターンオン時に前記複数の充電電流経路のうち少なくとも１の前記充電電流経路における充電動作を止めるＲＳフリップフロップを有することが好ましい。【００２１】
［１４］本発明の半導体スイッチ制御回路においては、前記ソース部は、互いに並列に接続された複数の充電電流経路を有し、前記駆動電流制御部は、オン期間中に前記第３パルス信号生成部からの前記第３パルス信号が入力された場合には、前記オン期間の次のオン期間のターンオン時に前記複数の充電電流経路のうち少なくとも１の前記充電電流経路における充電動作を止めることが好ましい。【００２２】
［１５］本発明の半導体スイッチ制御回路においては、前記複数の充電電流経路は、それぞれ異なる充電能力を有することが好ましい。【００２３】
［１６］本発明の半導体スイッチ制御回路においては、前記駆動電流制御部は、オン期間中に前記第３パルス信号生成部からの前記第３パルス信号が入力された場合には、前記オン期間の次のオン期間のターンオン時に前記ソース部を流れる電流の電流量をアナログ的に減少させる充放電制御部を有することが好ましい。【００２４】
［１７］本発明の半導体スイッチ制御回路は、前記半導体スイッチのゲート電圧を検出するゲート電圧検出部をさらに備え、前記駆動電流制御部は、前記パルス信号生成部が生成した前記パルス信号と前記ゲート電圧検出部が検出した前記ゲート電圧とに基づいて、前記駆動電流生成部が生成する前記駆動電流を制御する機能を有することが好ましい。【００２５】
［１８］本発明の半導体スイッチ制御回路においては、前記第１設定電流又は前記第２設定電流は、前記半導体スイッチの定格負荷領域における前記ドレイン電流若しくは前記ソース電流、又は、前記半導体スイッチの周辺回路の所定電流経路を流れる電流の電流範囲を超えた値に設定されていることが好ましい。【００２６】
［１９］本発明の半導体スイッチ制御回路においては、前記半導体スイッチは、ワイドギャップ半導体により形成されてなることが好ましい。【００２７】
［２０］本発明の半導体スイッチ制御回路においては、前記ワイドギャップ半導体は、炭化珪素、窒化ガリウム、酸化ガリウム又はダイヤモンドからなることが好ましい。【００２８】
［２１］本発明のスイッチング電源装置は、ソース電極、ドレイン電極及びゲート電極を有する半導体スイッチと、前記半導体スイッチの前記ゲート電極に駆動電流を供給することにより前記半導体スイッチのオン／オフ制御を行う半導体スイッチ制御回路とを備えるスイッチング電源装置であって、前記半導体スイッチ制御回路として、本発明の半導体スイッチ制御回路を備えることを特徴とする。
【発明の効果】
【００２９】
本発明の半導体スイッチ制御回路及びスイッチング電源装置によれば、パルス信号生成部が生成したパルス信号と電流検出部が検出した電流とに基づいて、駆動電流生成部が生成する駆動電流を制御する駆動電流制御部を備えることから、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいては、ゲート電圧の立ち下り速度又はゲート電圧の立ち上り速度が低く（遅く）なるように駆動電流を制御することにより（図４、図７、図１３及び図１６参照。）、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振及びこれに起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうという現象を起こしにくい半導体スイッチ制御回路及びスイッチング電源装置となる（図５及び図１４参照。）。
【図面の簡単な説明】
【００３０】
【図１】実施形態１に係るスイッチング電源装置１の回路図である。
【図２】実施形態１に係る半導体スイッチ制御回路１２を説明するために示す図である。
【図３】実施形態１に係るスイッチング電源装置１におけるスイッチング動作時のドレイン電流ＩＤの波形を模式的に示す図である。
【図４】実施形態１に係るスイッチング電源装置１におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。
【図５】実施形態１に係るスイッチング電源装置１における各負荷領域毎のターンオフ時のゲート電圧ＶＧＳの波形を負荷特性図とともに模式的に示す図である。
【図６】実施形態１に係るスイッチング電源装置１において、第１設定電流Ｉ１として複数の電圧レベルＩ１１，Ｉ１２を設定した場合におけるスイッチング動作時のドレイン電流ＩＤの波形を模式的に示す図である。
【図７】実施形態１に係るスイッチング電源装置１において、第１設定電流Ｉ１として複数の電圧レベルＩ１１，Ｉ１２を設定した場合におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。
【図８】実施形態１の変形例１に係る半導体スイッチ制御回路１２ａを説明するために示す図である。
【図９】実施形態１の変形例１に係る半導体スイッチ制御回路１２ａにおける各種波形を示す図である。
【図１０】実施形態１の変形例２に係る半導体スイッチ制御回路１２ｂを説明するために示す図である。
【図１１】実施形態１の変形例３に係る半導体スイッチ制御回路１２ｃを説明するために示す図である。
【図１２】実施形態２に係るスイッチング電源装置におけるスイッチング動作時のドレイン電流ＩＤの波形を模式的に示す図である。
【図１３】実施形態２に係るスイッチング電源装置におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。
【図１４】実施形態２に係るスイッチング電源装置における各負荷領域毎のターンオン時のゲート電圧ＶＧＳの波形を負荷特性図とともに模式的に示す図である。
【図１５】実施形態２に係るスイッチング電源装置において、第２設定電流Ｉ２として複数の電圧レベルＩ２１，Ｉ２２を設定した場合におけるスイッチング動作時の電流ＩＤの波形を模式的に示す図である。
【図１６】実施形態２に係るスイッチング電源装置において、第２設定電流Ｉ２として複数の電圧レベルＩ２１，Ｉ２２を設定した場合におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。
【図１７】実施形態２の変形例１に係る半導体スイッチ制御回路１２ｄを説明するために示す図である。
【図１８】実施形態２の変形例１に係る半導体スイッチ制御回路１２ｄにおける各種波形を示す図である。
【図１９】実施形態２の変形例２に係る半導体スイッチ制御回路１２ｅを説明するために示す図である。
【図２０】実施形態２の変形例３に係る半導体スイッチ制御回路１２ｆを説明するために示す図である。
【図２１】実施形態３に係る半導体スイッチ制御回路１２ｇを説明するために示す図である。
【図２２】実施形態３に係るスイッチング電源装置におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。
【図２３】実施形態３に係るスイッチング電源装置において、第１設定電圧Ｖ１として複数の電圧レベルＶ１１，Ｖ１２を設定した場合におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。
【図２４】実施形態３に係るスイッチング電源装置におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。
【図２５】実施形態３に係るスイッチング電源装置において、第２設定電圧Ｖ２として複数の電圧レベルＶ２１，Ｖ２２を設定した場合におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。
【図２６】実施形態４に係る半導体スイッチ制御回路１２ｈを説明するために示す図である。
【図２７】実施形態４に係る半導体スイッチ制御回路１２ｈにおける各種波形を示す図である。
【図２８】実施形態５に係る半導体スイッチ制御回路１２ｉを説明するために示す図である。
【図２９】従来のスイッチング電源装置１０１の回路図である。
【図３０】従来のスイッチング電源装置１０１におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。
【図３１】従来のスイッチング電源装置１０１における各負荷領域毎のターンオフ時のゲート電圧ＶＧＳの波形を負荷特性図とともに模式的に示す図である。
【発明を実施するための形態】
【００３１】
以下、本発明の半導体スイッチ制御回路及びスイッチング電源装置について、図に示す実施形態に基づいて説明する。
【００３２】
［実施形態１］
１．実施形態１に係る半導体スイッチ制御回路１２及びスイッチング電源装置１
実施形態１においては、本発明の半導体スイッチ制御回路を臨界モード型の昇圧チョッパからなるスイッチング電源装置に適用した例を用いて本発明の半導体スイッチ制御回路及びスイッチング電源装置を説明する。図１は、実施形態１に係る半導体スイッチ制御回路１２を用いたスイッチング電源装置１（実施形態１に係るスイッチング電源装置１）の回路図である。図２は、実施形態１に係る半導体スイッチ制御回路１２を説明するために示す図である。
【００３３】
図１に示すスイッチング電源装置１は、実施形態１に係るスイッチング電源装置１、すなわち上記したように臨界モード型のＰＦＣ昇圧チョッパ回路であり、入力された電圧を所望の電圧に昇圧して一対の出力端子から図示外の負荷へ供給する。実施形態１に係るスイッチング電源装置１においては、半導体スイッチ６としてワイドバンドギャップ半導体（例えば、炭化珪素、窒化ガリウム、酸化ガリウム、ダイヤモンドなど。）を用い、その低オン抵抗及び高速スイッチングという特性により、装置の高効率化及び小型化を可能としている。
【００３４】
上記のように構成されたスイッチング電源装置１は、半導体スイッチ制御回路として、以下に示す半導体スイッチ制御回路１２（実施形態１に係る半導体スイッチ制御回路１２）を備える。
【００３５】
実施形態１に係る半導体スイッチ制御回路１２は、図２に示すように、ソース電極、ドレイン電極及びゲート電極を有する半導体スイッチ６におけるゲート電極に駆動電流を供給することにより半導体スイッチ６のオン／オフ制御を行う半導体スイッチ制御回路であって、半導体スイッチ６のオン／オフ制御を行う時間基準となるパルス信号を生成するパルス信号生成部１３と、パルス信号生成部１３が生成したパルス信号に基づいて駆動電流を生成して当該駆動電流を半導体スイッチ６のゲート電極に供給する駆動電流生成部１４と、半導体スイッチ６のドレイン電流（又はソース電流）を検出する電流検出部１８と、パルス信号生成部１３が生成したパルス信号と電流検出部１８が検出した電流とに基づいて、駆動電流生成部１４が生成する駆動電流を制御する機能を有する駆動電流制御部１９とを備える。なお、図２中、符号１７は充放電制御部を示す。
【００３６】
駆動電流生成部１４は、半導体スイッチ６のゲート電極に電流を充電するソース部１５及び半導体スイッチ６のゲート電極から電流を放電させるシンク部１６を有し、駆動電流制御部１９は、半導体スイッチ６のゲート電極に充電する充電電流又は半導体スイッチ６のゲート電極から放電させる放電電流を制御することにより駆動電流を制御する。
【００３７】
図３は、実施形態１に係るスイッチング電源装置１におけるスイッチング動作時のドレイン電流ＩＤの波形を模式的に示す図である。図３（Ａ）は定格最大負荷領域におけるドレイン電流ＩＤの波形であり、図３（Ｂ）は過負荷領域１におけるドレイン電流ＩＤの波形であり、図３（Ｃ）は過負荷領域２におけるドレイン電流ＩＤの波形である。なお、定格最大負荷領域は定格負荷領域のなかで最も負荷の重い領域のことであり、過負荷領域１は過負荷領域のうち相対的に負荷が軽い領域のことであり、過負荷領域２は過負荷領域のうち相対的に負荷が重い領域のことである（後述する図５参照。）。
【００３８】
図４は、実施形態１に係るスイッチング電源装置１におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。図中、最も左のゲート電圧ＶＧＳの波形は、定格最大負荷領域におけるゲート電圧ＶＧＳの波形であり、左から２番目のゲート電圧ＶＧＳの波形は、過負荷領域１におけるゲート電圧ＶＧＳの波形であり、左から３番目のゲート電圧ＶＧＳの波形は、過負荷領域２におけるゲート電圧ＶＧＳの波形である。
【００３９】
図５は、実施形態１に係るスイッチング電源装置１における負荷領域毎のターンオフ時のゲート電圧ＶＧＳの波形を負荷特性図とともに模式的に示す図である。図中、最も左のゲート電圧ＶＧＳの波形は、軽負荷領域におけるゲート電圧ＶＧＳの波形であり、左から２番目のゲート電圧ＶＧＳの波形は、重負荷領域におけるゲート電圧ＶＧＳの波形であり、左から３番目のゲート電圧ＶＧＳの波形は、定格最大負荷領域におけるゲート電圧ＶＧＳの波形であり、左から４番目のゲート電圧ＶＧＳの波形は、過負荷領域１におけるゲート電圧ＶＧＳの波形であり、左から５番目のゲート電圧ＶＧＳの波形は、過負荷領域２におけるゲート電圧ＶＧＳの波形である。なお、軽負荷領域は、定格負荷領域のなかで比較的負荷の軽い領域のことであり、重負荷領域は、定格負荷領域のなかで軽負荷領域よりも負荷が重く、かつ、定格最大負荷領域よりも負荷が軽い領域のことである（図５参照。）。
【００４０】
実施形態１に係る半導体スイッチ制御回路１２においては、駆動電流制御部１９は、電流検出部１８が検出した電流が所定の第１設定電流Ｉ１を超えたとき、半導体スイッチ６のターンオフ期間におけるゲート電圧ＶＧＳの立ち下り速度が検出前よりも低くなるように駆動電流を制御する（図３及び図４参照。）。従って、図３及び図４からも分かるように、過負荷領域１のターンオフ期間Ｔｏｆｆ２における立ち下り速度及び過負荷領域２のターンオフ期間Ｔｏｆｆ３における立ち下り速度は、定格最大負荷領域のターンオフ期間Ｔｏｆｆ１における立ち下り速度よりも遅くなっており、また、それに応じて、過負荷領域１のターンオフ期間Ｔｏｆｆ２及び過負荷領域２のターンオフ期間Ｔｏｆｆ３は、定格最大負荷領域のターンオフ期間Ｔｏｆｆ１よりも長くなっている（この場合、Ｔｏｆｆ２＝Ｔｏｆｆ３＞Ｔｏｆｆ１）。
【００４１】
ターンオフ時の自励発振は、定格最大負荷領域を超えて過負荷領域１になったら発生し始め、過負荷領域２になると大きくなる。このとき、これをこのまま放置すると、従来のように自励発振が極めて大きくなり、自励発振に起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまう場合がある（図３０及び図３１における過負荷領域２のゲート電圧ＶＧＳの波形参照。）。これに対して、実施形態１に係る半導体スイッチ制御回路１２においては、過負荷領域１になったら（ドレイン電流ＩＤが第１設定電流Ｉ１を超えたら）、ゲート電圧ＶＧＳの立ち下り速度が検出前よりも低くなるように駆動電流を制御するので、自励発振が抑制され、その結果、自励発振を、半導体スイッチ６の誤動作を引き起こすことのないほどの小さなレベルに維持できる（図４及び図５における過負荷領域１及び過負荷領域２のゲート電圧ＶＧＳの波形参照。）。
【００４２】
実施形態１に係る半導体スイッチ制御回路１２においては、オン期間中に電流検出部１８が検出するドレイン電流ＩＤが第１設定電流Ｉ１を超えたとき、当該オン期間に続くターンオフ期間中にすぐに立ち下り速度を低く（遅く）している（図３及び図４参照。）。このような構成とすることにより、高い自励発振抑制効果を得ることができる。但し、本発明においては、次のオン期間の後のターンオフ期間中に立ち下り速度を低く（遅く）してもよい。このような構成とすることにより、駆動電流制御部１９の制御を、それほど高速のものにしなくてもよくなる。
【００４３】
第１設定電流Ｉ１は、定格最大負荷領域におけるドレイン電流（又はソース電流）の電流範囲を超えた値に設定する（図３（Ａ）参照。）。第１設定電流Ｉ１を定格最大負荷領域よりも若干大きい値に設定した場合には、自励発振抑制効果は大きくなるもののターンオフ期間が不必要に長くなりスイッチング速度が遅くなり過ぎるので好ましくない。一方、第１設定電流Ｉ１を定格最大負荷よりもかなり大きい値に設定した場合には、自励発振抑制効果が十分に得られない場合があるので好ましくない。この観点から言えば、第１設定電流Ｉ１は、自励発振抑制効果とターンオフ期間を考慮した値に設定することが好ましい。
【００４４】
図６は、実施形態１に係るスイッチング電源装置１において、第１設定電流Ｉ１として複数の電圧レベルＩ１１，Ｉ１２を設定した場合におけるスイッチング動作時のドレイン電流ＩＤの波形を模式的に示す図である。図６（Ａ）は定格最大負荷領域におけるドレイン電流ＩＤの波形であり、図６（Ｂ）は過負荷領域１におけるドレイン電流ＩＤの波形であり、図６（Ｃ）は過負荷領域２におけるドレイン電流ＩＤの波形である。
【００４５】
図７は、実施形態１に係るスイッチング電源装置１において、第１設定電流Ｉ１として複数の電圧レベルＩ１１，Ｉ１２を設定した場合におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。図中、最も左のゲート電圧ＶＧＳの波形は、定格最大負荷領域におけるゲート電圧ＶＧＳの波形であり、左から２番目のゲート電圧ＶＧＳの波形は、過負荷領域１におけるゲート電圧ＶＧＳの波形であり、左から３番目のゲート電圧ＶＧＳの波形は、過負荷領域２におけるゲート電圧ＶＧＳの波形である。
【００４６】
実施形態１に係る半導体スイッチ制御回路１２において、駆動電流制御部１９は、図６に示すように、第１設定電流Ｉ１として、複数の電流レベル（Ｉ１１〜Ｉ１２）の設定が可能で、かつ、ドレイン電流ＩＤが複数の電流レベルのうちより高い電圧レベルを超えるに従ってゲート電圧ＶＧＳの立ち下り速度が段階的に低くなるように駆動電流を制御することもできる（図６及び図７においては、Ｔｏｆｆ３＞Ｔｏｆｆ２＞Ｔｏｆｆ１としている。）。このような構成とすることにより、自励発振が発生する危険度に応じてゲート電圧の立ち下り速度を適切に制御でき、ターンオフ期間を不必要に長くすることなく必要な自励発振抑制効果を得ることができるようになる。
【００４７】
複数の電流レベルとしては、図６に示すように、例えば２つの電流レベルを設定することができるが、本発明はこれに限定されるものではなく、例えば、３つ以上の電流レベルを設定することができる。複数の電流レベルの値としては、自励発振が発生する危険度に応じてゲート電圧の立ち下り速度を適切に制御できるように適宜な値を設定することができる。
【００４８】
２．実施形態１に係る半導体スイッチ制御回路１２及びスイッチング電源装置１の効果
実施形態１に係る半導体スイッチ制御回路１２によれば、パルス信号生成部１３が生成したパルス信号と電流検出部１８が検出した電流とに基づいて、駆動電流生成部１４が生成する駆動電流を制御する駆動電流制御部１９とを備えることから、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいては、ゲート電圧の立ち下り速度が低く（遅く）なるように駆動電流を制御することにより（図４及び図７参照。）、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振及びこれに起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうという現象を起こしにくい半導体スイッチ制御回路及びスイッチング電源装置となる（図５参照。）。
【００４９】
また、実施形態１に係る半導体スイッチ制御回路１２によれば、駆動電流生成部１４は、半導体スイッチ６のゲート電極に電流を充電するソース部１５及び半導体スイッチ６のゲート電極から電流を放電させるシンク部１６を有し、駆動電流制御部１９は、半導体スイッチ６のゲート電極から放電させる放電電流を制御することにより駆動電流を制御することから、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいては、ゲート電圧の立ち下り速度又はゲート電圧の立ち上り速度が低く（遅く）なるように駆動電流を適切な値に制御することができる。
【００５０】
また、実施形態１に係る半導体スイッチ制御回路１２によれば、駆動電流制御部１９は、電流検出部１８が検出した電流が所定の第１設定電流Ｉ１を超えたとき、半導体スイッチ６のターンオフ期間におけるゲート電圧の立ち下り速度が検出前よりも低くなるように駆動電流を制御することから、自励発振が起こりやすいターンオフ時において十分な自励発振抑制効果を得ることができる。
【００５１】
また、実施形態１に係る半導体スイッチ制御回路１２によれば、駆動電流制御部１９は、第１設定電流Ｉ１として、複数の電流レベルの設定が可能で、かつ、電流検出部１８が複数の電流レベルのうちより大きい電流レベルを超える電流を検出するに従ってゲート電圧ＶＧＳの立ち下り速度が段階的に低くなるように駆動電流を制御することもできるから、自励発振が発生する危険度に応じてゲート電圧の立ち下り速度を適切に制御でき、ターンオフ期間を不必要に長くすることなく必要な自励発振抑制効果を得ることができるようになる。
【００５２】
また、実施形態１に係る半導体スイッチ制御回路１２によれば、半導体スイッチ６がワイドギャップ半導体（例えば、炭化珪素、窒化ガリウム、酸化ガリウム又はダイヤモンド）により形成されてなることから、ワイドギャップ半導体の低オン抵抗及び高速スイッチングという特性により、装置の高効率化及び小型化が可能となる。
【００５３】
［実施形態１の変形例］
図８は、実施形態１の変形例１に係る半導体スイッチ制御回路１２ａを説明するために示す図である。図９は、実施形態１の変形例１に係る半導体スイッチ制御回路１２ａにおける各種波形を示す図である。図１０は、実施形態１の変形例２に係る半導体スイッチ制御回路１２ｂを説明するために示す図である。図１１は、実施形態１の変形例３に係る半導体スイッチ制御回路１２ｃを説明するために示す図である。
【００５４】
本発明は、図８に示す半導体スイッチ制御回路１２ａ、図１０に示す半導体スイッチ制御回路１２ｂ、図１１に示す半導体スイッチ制御回路１２ｃのように、半導体スイッチ制御回路が、電流検出部１８が検出した電流が第１設定電流を超えたときに第２パルス信号を生成する第２パルス信号生成部２０をさらに備え、駆動電流制御部１９ａ，１９ｂ，１９ｃが、第２パルス信号生成部２０が生成する第２パルス信号Ｓ２に基づいて駆動電流を制御するものであってもよい。
【００５５】
このうち、実施形態１の変形例１に係る半導体スイッチ制御回路１２ａにおいては、シンク部１６は、互いに並列に接続された複数の放電電流経路（放電電流源１６１，１６２）を有し、駆動電流制御部１９ａは、パルス信号生成部１３からのパルス信号Ｓ１が入力されるＲ端子、第２パルス信号生成部２０からの第２パルス信号Ｓ２が入力されるＳ端子、及び、放電電流を制御するための制御信号（ＲＳＦＦ信号）Ｓ３を出力するＱ端子を有し、オン期間中に第２パルス信号生成部２０からの第２パルス信号Ｓ２が入力された場合には、オン期間に続くターンオフ時に複数の放電電流経路のうち少なくとも１の放電電流経路における放電動作を止めるためのＲＳＦＦ信号Ｓ３をＱ端子から出力するＲＳフリップフロップ２１を有するものである。これにより、第２パルス信号Ｓ２に基づいてシンク部１６を流れる電流の電流量を減少させることで、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振及びこれに起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうという現象を起こしにくい半導体スイッチ制御回路とすることができる。
【００５６】
実施形態１に係る半導体スイッチ制御回路１２ａの動作を図９を用いて説明する。図９からも分かるように、オン期間（オン期間１〜４）においては、パルス信号生成部１３から出力される第１パルス信号Ｓ１がＨとなり半導体スイッチ６がオンとなるため、半導体スイッチ６にドレイン電流が流れる。このとき、ドレイン電流が所定の閾値電流（第１設定電流Ｉ１）を超えたときには、第２パルス信号生成部２０が第２パルス信号Ｓ２を生成する。すると、ＲＳフリップフロップ２１から出力されるＲＳＦＦ信号Ｓ３がＬとなりＳＷ２２が開放状態となる。このため、オン期間に続くターンオフ時にシンク部１６の２つの放電電流源１６１，１６２のうち一方の放電電流源１６２からの電流（放電電流、シンク電流ということもある）がゲート電極に供給されなくなるため、全体としてゲート電極に供給される放電電流の電流量が減少し、ターンオフ時におけるゲート電圧ＶＧＳの低下速度が低くなる。このため、ターンオフ時におけるサージ電圧が低減することにより、好ましくないゲート電圧ＶＧＳやドレイン電流の振動現象が低減し（図５の過負荷領域におけるゲート電圧波形を参照。）、電源起動時や過電流時等の動作条件の下においても半導体スイッチの破損又は劣化を防止することが可能となる。また、この場合、電源起動時や過電流時等の動作条件の下で半導体スイッチをターンオフする場合にのみ放電電流を低減させることから、通常負荷モードにおいて電力変換効率を低下させることもない。
【００５７】
また、上記のうち、実施形態１の変形例２に係る半導体スイッチ制御回路１２ｂにおいては、図１０に示すように、シンク部１６は、互いに並列に接続された複数の放電電流経路（放電電流源１６１，１６２）を有し、駆動電流制御部１９ｂは、オン期間中に第２パルス信号生成部からの第２パルス信号Ｓ２が入力された場合には、オン期間に続くターンオフ時に複数の放電電流経路のうち少なくとも１の放電電流経路における放電動作を止める充放電制御部１７を有するものである。これによっても、第２パルス信号Ｓ２に基づいてシンク部１６を流れる電流の電流量を減少させることで、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振及びこれに起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうという現象を起こしにくい半導体スイッチ制御回路とすることができる。
【００５８】
なお、複数の放電電流経路は、それぞれ異なる放電能力を有するものであってもよい。このような構成とすることにより、幅広い範囲でゲート電圧の立ち下り速度を調整することができる。
【００５９】
また、上記のうち、実施形態１の変形例３に係る半導体スイッチ制御回路１２ｃにおいては、図１１に示すように、駆動電流制御部１９ｃは、オン期間中に第２パルス信号生成部２０からの第２パルス信号Ｓ２が入力された場合には、オン期間に続くターンオフ時にシンク部１６を流れる電流の電流量をアナログ的に減少させる充放電制御部１７を有するものであってもよい。これによっても、第２パルス信号Ｓ２に基づいてシンク部１６を流れる電流の電流量を減少させることで、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振及びこれに起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうという現象を起こしにくい半導体スイッチ制御回路とすることができる。ここで、アナログ的に減少させるとは、ターンオフ期間における立ち下り速度が所定の速度になるように、電流量を任意の電流量に減少させることをいう。
【００６０】
［実施形態２］
実施形態１においては、本発明の半導体スイッチ制御回路がターンオフ時に自励発振を起こしにくい半導体スイッチ制御回路であることを説明したが、本発明の半導体スイッチ制御回路は、ターンオン時においても自励発振を起こしにくい半導体スイッチ制御回路にもなる。なお、この場合、半導体スイッチ制御回路がターンオン時に自励発振を起こし易いスイッチング電源装置（例えば連続型の昇圧チョッパからなるスイッチング電源装置など）に適用した場合に特に効果がある。
【００６１】
図１２は、実施形態２に係るスイッチング電源装置におけるスイッチング動作時のドレイン電流ＩＤの波形を模式的に示す図である。図１２（Ａ）は定格最大負荷領域におけるドレイン電流ＩＤの波形であり、図１２（Ｂ）は過負荷領域１におけるドレイン電流ＩＤの波形であり、図１２（Ｃ）は過負荷領域２におけるドレイン電流ＩＤの波形である。
【００６２】
図１３は、実施形態２に係るスイッチング電源装置におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。図中、最も左のゲート電圧ＶＧＳの波形は、定格最大負荷領域におけるゲート電圧ＶＧＳの波形であり、左から２番目のゲート電圧ＶＧＳの波形及び左から３番目のゲート電圧ＶＧＳの波形は、過負荷領域１におけるゲート電圧ＶＧＳの波形である。
【００６３】
図１４は、実施形態２に係るスイッチング電源装置における負荷領域毎のターンオフ時のゲート電圧ＶＧＳの波形を負荷特性図とともに模式的に示す図である。図中、最も左のゲート電圧ＶＧＳの波形は、軽負荷領域におけるゲート電圧ＶＧＳの波形であり、左から２番目のゲート電圧ＶＧＳの波形は、重負荷領域におけるゲート電圧ＶＧＳの波形であり、左から３番目のゲート電圧ＶＧＳの波形は、定格最大負荷領域におけるゲート電圧ＶＧＳの波形であり、左から４番目のゲート電圧ＶＧＳの波形は、過負荷領域１におけるゲート電圧ＶＧＳの波形であり、左から５番目のゲート電圧ＶＧＳの波形は、過負荷領域２におけるゲート電圧ＶＧＳの波形である。
【００６４】
実施形態２に係る半導体スイッチ制御回路においては、駆動電流制御部は、電流検出部が検出した電流が所定の第２設定電流Ｉ２を超えたとき（図１２（Ａ）参照。）、半導体スイッチ６のターンオン期間におけるゲート電圧ＶＧＳの立ち上り速度が検出前よりも低くなるように駆動電流を制御する（図１２及び図１３参照。）。従って、図１２及び図１３からも分かるように、過負荷領域１（検出後）のターンオン期間Ｔｏｎ４における立ち上り速度及び過負荷領域２のターンオン期間Ｔｏｎ５，Ｔｏｎ６における立ち上り速度は、定格最大負荷領域のターンオン期間Ｔｏｎ１，Ｔｏｎ２における立ち上り速度及び過負荷領域１（検出前）のターンオン期間Ｔｏｎ３における立ち上り速度よりも遅くなっており、また、それに応じて、過負荷領域１（検出後）のターンオン期間Ｔｏｎ４及び過負荷領域２のターンオン期間Ｔｏｎ５，Ｔｏｎ６は、定格最大負荷領域のターンオン期間Ｔｏｎ１，Ｔｏｎ２及び過負荷領域１（検出前）のターンオン期間Ｔｏｎ３よりも長くなっている（この場合、Ｔｏｎ４＝Ｔｏｎ５＝Ｔｏｎ６＞Ｔｏｎ１＝Ｔｏｎ２＝Ｔｏｎ３）。なお、第２設定電流Ｉ２は、第１設定電流と異なった値としてもよいし、第１設定電流と同じ値としてもよい。
【００６５】
ターンオン時の自励発振は、定格最大負荷領域を超えて過負荷領域１になったら発生し始め、過負荷領域２になると大きくなる。このとき、これをこのまま放置すると、ターンオフの場合と同様に自励発振が極めて大きくなり、自励発振に起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまう場合がある。これに対して、実施形態２に係る半導体スイッチ制御回路においては、過負荷領域１になったら（ドレイン電流ＩＤが第２設定電流Ｉ２を超えたら）、ゲート電圧ＶＧＳの立ち上り速度が検出前よりも低くなるように駆動電流を制御するので、自励発振が抑制され、その結果、自励発振を、半導体スイッチ６の誤動作を引き起こすことのないほどの小さなレベルに維持できる（図１３及び図１４における過負荷領域１及び過負荷領域２のゲート電圧ＶＧＳの波形参照。）。
【００６６】
実施形態２に係る半導体スイッチ制御回路においては、オン期間中に電流検出部が検出するドレイン電流ＩＤが第２設定電流Ｉ２を超えたとき、当該オン期間の次のオン期間のターンオン期間中に立ち下り速度を低く（遅く）していることから、駆動電流制御部１９の制御を、それほど高速のものにしなくてもよい（図１２参照。）。
【００６７】
第２設定電流Ｉ２は、定格最大負荷領域におけるドレイン電流（又はソース電流）の電流範囲を超えた値に設定する。第２設定電流Ｉ２を定格最大負荷領域よりも若干大きい値に設定した場合には、自励発振抑制効果は大きくなるもののターンオン期間が不必要に長くなりスイッチング速度が遅くなり過ぎるので好ましくない。一方、第２設定電流Ｉ２を定格最大負荷よりもかなり大きい値に設定した場合には、自励発振抑制効果が十分に得られない場合があるので好ましくない。この観点から言えば、第２設定電流Ｉ２は、自励発振抑制効果とターンオン期間を考慮した値に設定することが好ましい。
【００６８】
図１５は、実施形態２に係るスイッチング電源装置において、第２設定電流Ｉ２として複数の電圧レベルＩ２１，Ｉ２２を設定した場合におけるスイッチング動作時のドレイン電流ＩＤの波形を模式的に示す図である。図１５（Ａ）は定格最大負荷領域におけるドレイン電流ＩＤの波形であり、図１５（Ｂ）は過負荷領域１におけるドレイン電流ＩＤの波形であり、図１５（Ｃ）は過負荷領域２におけるドレイン電流ＩＤの波形である。図１６は、実施形態２に係るスイッチング電源装置において、第２設定電流Ｉ２として複数の電圧レベルＩ２１，Ｉ２２を設定した場合におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。図中、最も左のゲート電圧ＶＧＳの波形は、過負荷領域１におけるゲート電圧ＶＧＳの波形であり、左から２番目のゲート電圧ＶＧＳの波形及び左から３番目のゲート電圧ＶＧＳの波形は、過負荷領域２におけるゲート電圧ＶＧＳの波形である。
【００６９】
実施形態２に係る半導体スイッチ制御回路において、駆動電流制御部は、図１５に示すように、第２設定電流Ｉ２として、複数の電流ベル（Ｉ２１〜Ｉ２２）の設定が可能で、かつ、ドレイン電流ＩＤが複数の電流レベルのうちより高い電圧レベルを超えるに従ってゲート電圧ＶＧＳの立ち上り速度が段階的に低くなるように駆動電流を制御するようにしてもよい（図１２及び図１３においては、Ｔｏｎ６＞Ｔｏｎ４＞Ｔｏｎ２としている。）。このような構成とすることにより、自励発振が発生する危険度に応じてゲート電圧の立ち上り速度を適切に制御でき、ターンオン期間を不必要に長くすることなく必要な自励発振抑制効果を得ることができるようになる。
【００７０】
複数の電圧レベルとしては、図１５に示すように、例えば２つの電流レベルを設定することができるが、本発明はこれに限定されるものではなく、例えば、３つ以上の電流レベルを設定することができる。複数の電流レベルの値としては、自励発振が発生する危険度に応じてゲート電圧の立ち上り速度を適切に制御できるように適宜な値を設定することができる。
【００７１】
実施形態２に係る半導体スイッチ制御回路は、実施形態１に係る半導体スイッチ制御回路１２と同様の効果が得られるほか、以下のような効果が得られる。
【００７２】
すなわち、実施形態２に係る半導体スイッチ制御回路によれば、駆動電流制御部は、電流検出部が検出した電流が所定の第２設定電流Ｉ２を超えたとき、半導体スイッチのターンオン期間におけるゲート電圧の立ち上り速度が検出前よりも低くなるように駆動電流を制御することから、ターンオン時においても十分な自励発振抑制効果を得ることができる。
【００７３】
また、実施形態２に係る半導体スイッチ制御回路によれば、駆動電流制御部は、第２設定電流Ｉ２として、複数の電流レベルの設定が可能で、かつ、電流検出部が複数の電流レベルのうちより大きい電流レベルを超える電流を検出するに従ってゲート電圧ＶＧＳの立ち上り速度が段階的に低くなるように駆動電流を制御することから、自励発振が発生する危険度に応じてゲート電圧の立ち上り速度を適切に制御でき、ターンオン期間を不必要に長くすることなく必要な自励発振抑制効果を得ることができるようになる。
【００７４】
［実施形態２の変形例］
図１７は、実施形態２の変形例１に係る半導体スイッチ制御回路１２ｄを説明するために示す図である。図１８は、実施形態２の変形例１に係る半導体スイッチ制御回路１２ｄにおける各種波形を示す図である。図１９は、実施形態２の変形例２に係る半導体スイッチ制御回路１２ｅを説明するために示す図である。図２０は、実施形態２の変形例３に係る半導体スイッチ制御回路１２ｆを説明するために示す図である。
【００７５】
本発明は、図１７に示す半導体スイッチ制御回路１２ｄ、図１９に示す半導体スイッチ制御回路１２ｅ、図２０に示す半導体スイッチ制御回路１２ｆのように、半導体スイッチ制御回路が、電流検出部１８が検出した電流が第２設定電流Ｉ２を超えたときに第３パルス信号を生成する第３パルス信号生成部２３をさらに備え、駆動電流制御部１９ｄ，１９ｅ，１９ｆが、第３パルス信号生成部２３が生成する第３パルス信号Ｓ４に基づいて駆動電流を制御するものであってもよい。
【００７６】
このうち、実施形態２の変形例１に係る半導体スイッチ制御回路１２ｄにおいては、ソース部１５は、互いに並列に接続された複数の充電電流経路（充電電流源１５１，１５２）を有し、駆動電流制御部１９ｄは、パルス信号生成部１３からのパルス信号Ｓ１が入力されるＲ端子、第３パルス信号生成部２３からの第３パルス信号Ｓ４が入力されるＳ端子、及び、充電電流を制御するための制御信号（ＲＳＦＦ信号）Ｓ３を出力するＱ端子を有し、オン期間中に第３パルス信号生成部２３からの第３パルス信号Ｓ４が入力された場合には、当該オン期間の次のオン期間のターンオン時に複数の充電電流経路のうち少なくとも１の充電電流経路における充電動作を止めるためのＲＳＦＦ信号Ｓ３をＱ端子から出力するＲＳフリップフロップ２４を有するものである。これにより、第３パルス信号Ｓ４に基づいてソース部１５を流れる電流の電流量を減少させることで、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振及びこれに起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうという現象を起こしにくい半導体スイッチ制御回路とすることができる。
【００７７】
実施形態２に係る半導体スイッチ制御回路１２ｄの動作を図１８を用いて説明する。図１８からも分かるように、オン期間（オン期間１〜４）においては、パルス信号生成部１３から出力される第１パルス信号Ｓ１がＨとなり半導体スイッチ６がオンとなるため、半導体スイッチ６にドレイン電流が流れる。このとき、ドレイン電流が所定の閾値電流（第２設定電流Ｉ２）を超えたときには、第３パルス信号生成部２３が第３パルス信号Ｓ４を生成する。すると、ＲＳフリップフロップ２４から出力されるＲＳＦＦ信号Ｓ３がＬとなりＳＷ２５が開放状態となる。このため、当該オン期間の次のオン期間のターンオン時にソース部１５の２つの充電電流源１５１，１５２のうち一方の充電電流源１５２からの電流（充電電流、充電ソース電流ということもある）がゲート電極に供給されなくなるため、全体としてゲート電極に供給される充電電流が減少し、ターンオン時におけるゲート電圧ＶＧＳの上昇速度が低くなる。このため、ターンオン時におけるサージ電圧が低減することにより、好ましくないゲート電圧ＶＧＳやドレイン電流の振動現象が低減し（図１４の過負荷領域におけるゲート電圧波形を参照。）、電源起動時や過電流時等の動作条件の下においても半導体スイッチの破損又は劣化を防止することが可能となる。また、この場合、電源起動時や過電流時等の動作条件の下で半導体スイッチをターンオンする場合にのみ充電電流を低減させることから、通常負荷モードにおいて電力変換効率を低下させることもない。
【００７８】
また、上記のうち、実施形態２の変形例２に係る半導体スイッチ制御回路１２ｅにおいては、図１９に示すように、ソース部１５は、互いに並列に接続された複数の充電電流経路（充電電流源１５１，１５２）を有し、駆動電流制御部１９ｅは、オン期間中に第３パルス信号生成部２３からの第３パルス信号Ｓ４が入力された場合には、当該オン期間の次のオン期間のターンオン時に複数の充電電流経路のうち少なくとも１の充電電流経路における充電動作を止める充放電制御部１７を有するものである。これによっても、第３パルス信号Ｓ４に基づいてソース部１５を流れる電流の電流量を減少させることで、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振及びこれに起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうという現象を起こしにくい半導体スイッチ制御回路とすることができる。
【００７９】
なお、複数の充電電流経路は、それぞれ異なる充電能力を有するものであってもよい。このような構成とすることにより、幅広い範囲でゲート電圧の立ち上り速度を調整することができる。
【００８０】
また、上記のうち、実施形態２の変形例３に係る半導体スイッチ制御回路１２ｆにおいては、図２０に示すように、駆動電流制御部１９ｆは、オン期間中に第３パルス信号生成部２３からの第３パルス信号Ｓ４が入力された場合には、当該オン期間の次のオン期間のターンオン時にソース部１５を流れる電流の電流量をアナログ的に減少させる充放電制御部１７を有するものであってもよい。これによっても、第３パルス信号Ｓ４に基づいてソース部１５を流れる電流の電流量を減少させることで、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振及びこれに起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうという現象を起こしにくい半導体スイッチ制御回路とすることができる。ここで、アナログ的に減少させるとは、ターンオン期間における立ち上り速度が所定の速度になるように、電流量を任意の電流量に減少させることをいう。
【００８１】
［実施形態３］
図２１は、実施形態３に係る半導体スイッチ制御回路１２ｇを説明するために示す図である。図２２は、実施形態３に係るスイッチング電源装置におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。図２３は、実施形態３に係るスイッチング電源装置において、第１設定電圧Ｖ１として複数の電圧レベルＶ１１，Ｖ１２を設定した場合におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。図２４は、実施形態３に係るスイッチング電源装置におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。図２５は、実施形態３に係るスイッチング電源装置において、第２設定電圧Ｖ２として複数の電圧レベルＶ２１，Ｖ２２を設定した場合におけるスイッチング動作時のゲート電圧ＶＧＳの波形を模式的に示す図である。
【００８２】
なお、図２２及び図２４において、図中、最も左のゲート電圧ＶＧＳの波形は、定格最大負荷領域におけるゲート電圧ＶＧＳの波形であり、左から２番目のゲート電圧ＶＧＳの波形は、過負荷領域１におけるゲート電圧ＶＧＳの波形であり、左から３番目及び４番目のゲート電圧ＶＧＳの波形は、過負荷領域２におけるゲート電圧ＶＧＳの波形である。但し、左から４番目のゲート電圧ＶＧＳの波形は、ターンオフ期間中におけるゲート電圧ＶＧＳの立ち下り速度を遅くした場合（符号Ｒ１参照）のゲート電圧ＶＧＳの波形である。
【００８３】
また、図２３及び図２５において、図中、最も左及び左から２番目のゲート電圧ＶＧＳの波形は、過負荷領域１におけるゲート電圧ＶＧＳの波形であり、左から３番目及び４番目のゲート電圧ＶＧＳの波形は、過負荷領域２におけるゲート電圧ＶＧＳの波形である。但し、左から４番目のゲート電圧ＶＧＳの波形は、ターンオン期間中におけるゲート電圧ＶＧＳの立ち上り速度を遅くした場合（符号Ｒ２参照）のゲート電圧ＶＧＳの波形である。
【００８４】
実施形態３に係る半導体スイッチ制御回路１２ｇは、基本的には実施形態１に係る半導体スイッチ制御回路１２と同様の構成を有するが、ゲート電圧検出部２８をさらに備える点で実施形態１に係る半導体スイッチ制御回路１２の場合とは異なる。すなわち、実施形態３に係る半導体スイッチ制御回路１２ｇは、半導体スイッチ６のゲート電圧ＶＧＳを検出するゲート電圧検出部２８をさらに備え、駆動電流制御部１９ｇは、パルス信号生成部１３が生成したパルス信号とゲート電圧検出部２８が検出したゲート電圧とに基づいて、駆動電流生成部１４ｇが生成する駆動電流を制御する機能を有する。
【００８５】
このため、実施形態３に係る半導体スイッチ制御回路１２ｇは、駆動電流制御部１９ｇが、パルス信号生成部１３が生成したパルス信号と電流検出部１８が検出した電流とに基づいて駆動電流生成部１４が生成する駆動電流を制御する機能と、パルス信号生成部１３が生成したパルス信号とゲート電圧検出部２８が検出したゲート電圧とに基づいて駆動電流生成部１４が生成する駆動電流を制御する機能の２つの機能を有することから、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振及びこれに起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうという現象をより一層起こしにくい半導体スイッチ制御回路となる。
【００８６】
なお、実施形態３に係る半導体スイッチ制御回路１２ｇにおいては、ターンオフ時及びターンオン時の両方のタイミングにおいてゲート電圧の立ち下り速度又はゲート電圧の立ち上り速度が低く（遅く）なるように駆動電流を制御することが可能である（図２１〜図２５参照。）。このため、ターンオフ時においてもターンオン時においても自励発振がより一層起こりにくい半導体スイッチ制御回路となる。
【００８７】
また、実施形態３に係る半導体スイッチ制御回路１２ｇにおいては、第１設定電圧Ｖ１又は第２設定電圧Ｖ２として、複数の電圧レベルの設定が可能で、かつ、ゲート電圧検出部２８が複数の電流レベルのうちより大きい電流レベルを超える電流を検出するに従ってゲート電圧の立ち下り速度又は立ち上り速度が段階的に低くなるように駆動電流を制御することが可能である（図２３及び図２５参照。）。このため、自励発振が発生する危険度に応じてゲート電圧の立ち下り速度又は立ち上り速度を適切に制御でき、ターンオフ期間及びターンオン期間を不必要に長くすることなく必要な自励発振抑制効果を得ることができるようになる。
【００８８】
［実施形態４］
本発明の半導体スイッチ制御回路は、複数の半導体スイッチを制御する場合においても自励発振をより一層起こしにくい半導体スイッチ制御回路となる。図２６は、実施形態４に係る半導体スイッチ制御回路１２ｈを説明するために示す図である。図２７は、実施形態４に係る半導体スイッチ制御回路１２ｈにおける各種波形を示す図である。
【００８９】
実施形態４に係る半導体スイッチ制御回路１２ｈは、図２６に示すように、第１ソース電極、第１ドレイン電極及び第１ゲート電極を有するハイサイド用の第１半導体スイッチ６Ｈと、第２ソース電極、第２ドレイン電極及び第２ゲート電極を有するローサイド用の第２半導体スイッチ６Ｌとを備え、第１半導体スイッチ６Ｈと第２半導体スイッチ６Ｌとが直列接続されたハーフブリッジ回路における第１ゲート電極及び第２ゲート電極にそれぞれ第１駆動電流及び第２駆動電流を供給することにより第１半導体スイッチ６Ｈ及び第２半導体スイッチ６Ｌのオン／オフ制御を行う半導体スイッチ制御回路である。
【００９０】
そして、実施形態４に係る半導体スイッチ制御回路１２ｈは、第１半導体スイッチ６Ｈのオン／オフ制御を行う時間基準となるパルス信号を生成する第１半導体スイッチ用パルス信号生成部（図示せず）と、第２半導体スイッチ６Ｌのオン／オフ制御を行う時間基準となるパルス信号を生成する第２半導体スイッチ用パルス信号生成部（図示せず）と、第１半導体スイッチ用パルス信号生成部が生成したパルス信号に基づいて第１駆動電流を生成して当該第１駆動電流を第１半導体スイッチ６Ｈの第１ゲート電極に供給する第１駆動電流生成部１４ｈ１と、第２半導体スイッチ用パルス信号生成部が生成したパルス信号に基づいて第２駆動電流を生成して当該第２駆動電流を第２半導体スイッチ６Ｌの第２ゲート電極に供給する第２駆動電流生成部１４ｈ２と、第１半導体スイッチ６Ｈのドレイン電流若しくはソース電流、第２半導体スイッチ６Ｌのドレイン電流若しくはソース電流、又は、ハーフブリッジ回路に接続された周辺回路の所定電流経路を流れる電流（図２６においては第２半導体スイッチ６Ｌのドレイン電流）を検出する電流検出部（ＩＤレベル検出パルス生成器３１の中に存在）と、第１半導体スイッチ用パルス信号生成部が生成した第１パルス信号と電流検出部が検出した電流とに基づいて、第１駆動電流生成部が生成する第１駆動電流を制御する第１駆動電流制御部１９ｈ１と、第２半導体スイッチ用パルス信号生成部が生成した第２パルス信号と電流検出部が検出した電流とに基づいて、第２駆動電流生成部が生成する第２駆動電流を制御する第２駆動電流制御部１９ｈ２とを備える。
【００９１】
このため、実施形態４に係る半導体スイッチ制御回路１２ｈにおいては、電源の起動時や過負荷時などでローサイド用の第２半導体スイッチ６Ｌのドレイン電流が当該第２半導体スイッチ６Ｌのオン期間に第１設定電流を超えたとき（図２７参照。）、ＩＤレベル検出パルス生成器３１（電流検出部及び第２パルス信号生成器を内蔵）から第２パルス信号がＲＳＦＦ３２及びＲＳＦＦ３４に向けて出力される（図２６及び図２７参照。）。このため、第２駆動電流制御部１９ｈ２においては、当該オン期間に続くターンオフ時にＳＷ３５が放電電流経路における放電動作を止めることにより放電電流が絞られて（図２７の符号Ａ参照。）ゲート電圧の立ち下り速度が低く（遅く）なり、第１駆動電流制御部１９ｈ１においては、当該オン期間の次のオン期間のターンオン時にＳＷ３３が充電電流経路における充電動作を止めることにより充電電流が絞られて（図２７の符号Ｂ参照。）ゲート電圧の立ち上り速度が低く（遅く）なる。このため、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいては、ゲート電圧の立ち下り速度及び立ち上り速度の両方が低く（遅く）なるため、自励発振及びこれに起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうという現象が起こりにくくなる。
【００９２】
なお、実施形態４に係る半導体スイッチ制御回路１２ｈにおいては、第２パルス信号生成器と第３パルス信号生成器が一体化され、電流検出部とともに、１つのＩＤ検出パルス生成器の中に配設されている。従って、実施形態４に係る半導体スイッチ制御回路１２ｈにおいては、第１設定電流Ｉ１と第２設定電流Ｉ２が同一の値に設定されている。
【００９３】
以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
【００９４】
（１）上記した実施形態１の変形例１〜３及び実施形態２の変形例１〜３においては、シンク部１６の放電電流経路として放電電流源を有する放電電流経路を用い、ソース部１５の充電電流経路として充電電流源を有する充電電流経路を用いたが、本発明はこれに限定されるものではない。図２８は、実施形態５に係る半導体スイッチ制御回路１２ｉを説明するために示す図である。図２８に示すように、シンク部１６の放電電流経路として抵抗を有する放電電流経路を用い、ソース部１５の充電電流経路として抵抗を有する充電電流経路を用いてもよい。
【００９５】
（２）上記した各実施形態においては、電流検出部として、半導体スイッチ６のドレイン電流ＩＤ（又はソース電流）を検出する電流検出部１８を用いたが、本発明はこれに限定されるものではない。電流検出部として、スイッチング電源装置の負荷電流や入力電流、又は、これらの電流に比例した電流（例えばカレントトランスの場合など）を検出することが可能な他の電流検出部を用いることもできる。
【００９６】
（３）上記した各実施形態においては、半導体スイッチとして、ワイドバンドギャップ半導体を用いた半導体スイッチを用いたが、本発明はこれに限定されるものではない。例えば、通常のシリコンを用いた半導体スイッチを用いることもできる。
【００９７】
（４）上記した各実施形態においては、半導体スイッチ制御回路を制御部１１と半導体スイッチ６との間に配置して用いたが、本発明はこれに限定されるものではない。半導体スイッチ制御回路を制御部の内部に組み入れて一体化して用いることもできる。
【００９８】
（５）上記した各実施形態においては、半導体スイッチ制御回路を昇圧チョッパからなるスイッチング電源装置における半導体スイッチを制御するために用いたが、本発明はこれに限定されるものではない。半導体スイッチ制御回路を昇圧チョッパからなるスイッチング電源装置以外の半導体スイッチを制御するために用いることもできる。例えば、降圧チョッパ若しくは昇降圧チョッパからなるスイッチング電源装置、ＰＷＭ（Pulse Width Modulation）若しくはＲＣＣ（Ringing Choke Converter）といったフライバック電源などの半導体スイッチを制御するために用いることもできる。
【００９９】
（６）上記した各実施形態においては、非絶縁型のスイッチング電源装置における半導体スイッチを制御するために用いたが、本発明はこれに限定されるものではない。半導体スイッチ制御回路を非絶縁型のスイッチング電源装置の半導体スイッチを制御するために用いることもできる。例えば、フライバックコンバータ、ＬＣＣコンバータなどの半導体スイッチを制御するために用いることもできる。
【符号の説明】
【０１００】
１，１０１…スイッチング電源装置、２，１０２…入力端子、３，１０３…ダイオードブリッジ、４，１０４…入力コンデンサ、５，１０５…入力コイル、６，１０６…半導体スイッチ、７，１０７…整流ダイオード、８，１０８…整流コンデンサ、９，１０９…分圧抵抗ラダー、１０，１１０…出力端子、１１，１１１…制御部、１２，１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈ，１２ｉ…半導体スイッチ制御回路、１３…パルス信号生成部、１４，１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ，１４ｇ，１４ｈ１，１４ｈ２，１４ｉ…駆動電流生成部、１５，２９…ソース部、１５１，１５２，２９１…充電電流経路（充電電流源）、１６，３０…シンク部、１６１，１６２，３０１，３０２…放電電流経路（放電電流源）、１７…充放電制御部、１８…電流検出部、１９，１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆ，１９ｇ，１９ｈ１，１９ｈ２，１９ｉ…駆動電流制御部、２０…第２パルス信号生成部、２１，２４…ＲＳフリップフロップ、２２，２５…ＳＷ、２３…第３パルス信号生成部
【図１】
2019176077.tif 000003
【図２】
2019176077.tif 000004
【図３】
2019176077.tif 000005
【図４】
2019176077.tif 000006
【図５】
2019176077.tif 000007
【図６】
2019176077.tif 000008
【図７】
2019176077.tif 000009
【図８】
2019176077.tif 000010
【図９】
2019176077.tif 000011
【図１０】
2019176077.tif 000012
【図１１】
2019176077.tif 000013
【図１２】
2019176077.tif 000014
【図１３】
2019176077.tif 000015
【図１４】
2019176077.tif 000016
【図１５】
2019176077.tif 000017
【図１６】
2019176077.tif 000018
【図１７】
2019176077.tif 000019
【図１８】
2019176077.tif 000020
【図１９】
2019176077.tif 000021
【図２０】
2019176077.tif 000022
【図２１】
2019176077.tif 000023
【図２２】
2019176077.tif 000024
【図２３】
2019176077.tif 000025
【図２４】
2019176077.tif 000026
【図２５】
2019176077.tif 000027
【図２６】
2019176077.tif 000028
【図２７】
2019176077.tif 000029
【図２８】
2019176077.tif 000030
【図２９】
2019176077.tif 000031
【図３０】
2019176077.tif 000032
【図３１】
2019176077.tif 000033
【国際調査報告】
2019176077.tif 000034
2019176077.tif 000035