(57)【要約】  各々が給電線路（６）から延びた直線的な形状を有するとともに、ドレイン電極（３ａ〜３ｅ）とソース電極（４ａ〜４ｄ）との間の領域に配置されているゲートフィンガー（２ａ〜２ｈ）を備えた半導体装置（１）において、オープンスタブ（８ａ〜８ｈ）が給電線路（６）に直接接続されている。
2019229982.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
各々が前記半導体基板の上で一方向に沿って設けられた複数のドレイン電極と、
各々が前記半導体基板の上で隣り合う前記ドレイン電極どうしの間の領域に配置されるとともに、各々が前記一方向に沿って設けられた複数のソース電極と、
前記半導体基板の上に設けられ、前記一方向に延びた帯形状を有する給電線路と、
各々が前記給電線路から延びた直線的な形状を有するとともに、各々が前記半導体基板の上で隣り合う前記ドレイン電極と前記ソース電極との間の領域に配置されている複数のゲートフィンガーと、
前記半導体基板の上に設けられ、対象の高調波が除去される線路長を有し、各々が前記給電線路に直接接続された複数のオープンスタブとを備えたこと
を特徴とする半導体装置。
【請求項２】
複数の前記オープンスタブは、複数の前記ゲートフィンガーに対して１対１で設けられていること
を特徴とする請求項１記載の半導体装置。
【請求項３】
前記半導体基板の上に設けられた入力線路と、
前記給電線路と前記入力線路とを接続するエアブリッジとを備え、
複数の前記オープンスタブは、前記エアブリッジの下を通って前記給電線路に直接接続されていること
を特徴とする請求項１記載の半導体装置。
【請求項４】
前記オープンスタブは、前記ゲートフィンガーと同じ金属材料で構成されていること
を特徴とする請求項１記載の半導体装置。
【請求項５】
半導体基板と、
各々が前記半導体基板の上で一方向に沿って設けられた複数のドレイン電極と、
各々が前記半導体基板の上で隣り合う前記ドレイン電極どうしの間の領域に配置されるとともに、各々が前記一方向に沿って設けられた複数のソース電極と、
前記半導体基板の上に設けられ、前記一方向に延びた帯形状を有する給電線路と、
各々が前記給電線路から延びた直線的な形状を有するとともに、各々が前記半導体基板の上で隣り合う前記ドレイン電極と前記ソース電極との間の領域に配置されている複数のゲートフィンガーと、
前記半導体基板の上に設けられたＭＩＭキャパシタンスと、
前記ＭＩＭキャパシタンスに接続されたビア導体と、
前記半導体基板の上に設けられ、各々の一方の端部が前記ＭＩＭキャパシタンスに接続されるとともに、各々の他方の端部が前記給電線路に直接接続されている複数のインダクタンス線路とを備えたこと
を特徴とする半導体装置。
【請求項６】
複数の前記ドレイン電極、複数の前記ソース電極、前記給電線路および複数の前記ゲートフィンガーの上に形成された絶縁膜を備え、
複数の前記オープンスタブは、前記絶縁膜の上に設けられたこと
を特徴とする請求項１記載の半導体装置。
【請求項７】
半導体基板と、
各々が前記半導体基板の上で一方向に沿って設けられた複数のドレイン電極と、
各々が前記半導体基板の上で隣り合う前記ドレイン電極どうしの間の領域に配置されるとともに、各々が前記一方向に沿って設けられた複数のソース電極と、
前記半導体基板の上に設けられ、前記一方向に延びた帯形状を有する給電線路と、
各々が前記給電線路から延びた直線的な形状を有するとともに、各々が前記半導体基板の上で隣り合う前記ドレイン電極と前記ソース電極との間の領域に配置されている複数のゲートフィンガーと、
複数の前記ドレイン電極、複数の前記ソース電極、前記給電線路および複数の前記ゲートフィンガーの上側に形成された絶縁膜と、
前記絶縁膜の上に設けられ、対象の高調波が除去される線路長を有し、各々が前記ゲートフィンガーに直接接続された複数のオープンスタブとを備えたこと
を特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ構造を有する半導体装置に関する。
【背景技術】
【０００２】
従来から高周波電力増幅器にマルチフィンガートランジスタが用いられている。マルチフィンガートランジスタは、直線的な形状を有した複数のゲート電極（以下、ゲートフィンガーと記載する）、複数のドレイン電極および複数のソース電極が櫛形状に配置された構造を有するトランジスタである。マルチフィンガートランジスタが用いられた高周波電力増幅器には、大信号で動作するときのトランジスタの効率を増大させる目的で、高調波処理回路が用いられる（例えば、特許文献１参照）。高調波処理回路とは、トランジスタの入力端子または出力端子にオープンスタブを装荷して、トランジスタから出る高調波をトランジスタ側に反射させる回路である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２３２０７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に代表される、従来のマルチフィンガートランジスタでは、高調波反射用のオープンスタブが入力線路に装荷されており、入力線路に入力された電力は、給電線路を経由して、ゲートフィンガーに供給される。この構造では、オープンスタブが入力線路に接続した接続点からゲートフィンガーまでの距離が複数のゲートフィンガーのそれぞれで異なるため、上記接続点でゲートフィンガーに対して最適な高調波の反射位相にならず、高効率化の効果が低減するという課題があった。【０００５】
本発明は上記課題を解決するものであり、従来構造よりも高効率化を実現できる半導体装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置は、半導体基板と、各々が半導体基板の上で一方向に沿って設けられた複数のドレイン電極と、各々が半導体基板の上で隣り合うドレイン電極どうしの間の領域に配置されるとともに、各々が一方向に沿って設けられた複数のソース電極と、半導体基板の上に設けられ、一方向に延びた帯形状を有する給電線路と、各々が給電線路から延びた直線的な形状を有するとともに、各々が半導体基板の上で隣り合うドレイン電極とソース電極との間の領域に配置されている複数のゲートフィンガーと、半導体基板の上に設けられ、対象の高調波が除去される線路長を有し、各々が給電線路に直接接続された複数のオープンスタブとを備える。
【発明の効果】
【０００７】
本発明によれば、対象の高調波が除去される線路長を有した複数のオープンスタブの各々が給電線路に直接接続されているので、オープンスタブが給電線路に接続した接続点からゲートフィンガーまでの距離が全てのゲートフィンガーでほぼ同じ距離になる。これにより、全てのゲートフィンガーで高調波の反射位相が揃って高調波を除去することができるので、従来構造よりも高効率化を実現することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１に係る半導体装置のレイアウトを示す平面図である。
【図２】実施の形態１に係る半導体装置と従来構造の半導体装置における出力電力と電力付加効率との関係の計算結果を示すグラフである。
【図３】本発明の実施の形態２に係る半導体装置のレイアウトを示す平面図である。
【図４】本発明の実施の形態３に係る半導体装置のレイアウトを示す平面図である。
【図５】実施の形態３に係る半導体装置を図４のＡ−Ａ線で切った断面を示す断面矢示図である。
【図６】本発明の実施の形態４に係る半導体装置のレイアウトを示す平面図である。
【図７】実施の形態４に係る半導体装置を図６のＢ−Ｂ線で切った断面を示す断面矢示図である。
【発明を実施するための形態】
【０００９】
以下、この発明をより詳細に説明するため、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置１のレイアウトを示す平面図である。半導体装置１は、下地基板とその一方の面に積層された半導体層を有した半導体基板１ａを備えている。また、半導体装置１は、図１に示すように、半導体基板１ａの上に設けられた、ゲートフィンガー２ａ〜２ｈ、ドレイン電極３ａ〜３ｅ、ソース電極４ａ〜４ｄ、ビア５ａ〜５ｄ、給電線路６、入力線路７、オープンスタブ８ａ〜８ｈおよびエアブリッジ９ａ，９ｂを備える。なお、図１では、８本のゲートフィンガー、５本のドレイン電極、４本のソース電極を有する構造を示したが、半導体装置１は、複数のゲートフィンガー、複数のドレイン電極および複数のソース電極が櫛形状に配置された構造であればよい。
【００１０】
ゲートフィンガー２ａ〜２ｈは、図１に示すように、半導体基板１ａの上で給電線路６の一方の側（図１中のＹ軸正方向）から延びた直線的な形状を有したゲート電極であり、各々が給電線路６の長手方向（図１中のＸ軸方向）に沿って配置されている。ドレイン電極３ａ〜３ｅとソース電極４ａ〜４ｄとは、給電線路６の長手方向に沿って交互に隣り合って配置されている。例えば、ソース電極４ａは、隣り合うドレイン電極３ａとドレイン電極３ｂとの間の領域に配置されており、ドレイン電極３ｂは、隣り合うソース電極４ａとソース電極４ｂとの間の領域に配置されている。
【００１１】
また、ゲートフィンガー２ａ〜２ｈの各々は、交互に配置されているドレイン電極３ａ〜３ｅとソース電極４ａ〜４ｄとの間の各領域に配置される。例えば、ゲートフィンガー２ａは、ドレイン電極３ａとソース電極４ａとの間の領域に配置され、ゲートフィンガー２ｂは、ソース電極４ａとドレイン電極３ｂとの間の領域に配置されている。
【００１２】
ビア５ａ〜５ｄは、半導体基板１ａを貫通するビア導体であり、半導体基板１ａの裏面側にある接地パターンに電気的に接続されている。ビア５ａ〜５ｄは、ソース電極４ａ〜４ｄのそれぞれに形成され、ソース電極４ａ〜４ｄは、ビア５ａ〜５ｄによって接地される。給電線路６は、半導体基板１ａの上で一方向（図１中のＸ軸方向）に沿って設けられた帯形状の線路あり、入力線路７から入力した電力をゲートフィンガー２ａ〜２ｈの各々に供給する。
【００１３】
入力線路７は、半導体基板１ａの上で、給電線路６と同じ方向（図１中のＸ軸方向）に沿って延びた帯形状の線路であり、給電線路６の他方の側（図１中のＹ軸負方向）に配置されている。給電線路６と入力線路７とは、エアブリッジ９ａおよびエアブリッジ９ｂによって電気的に接続されている。入力線路７に入力された電力は、エアブリッジ９ａおよびエアブリッジ９ｂを経由して給電線路６に入力され、給電線路６からゲートフィンガー２ａ〜２ｈの各々に供給される。
【００１４】
オープンスタブ８ａ〜８ｈは、ゲートフィンガー２ａ〜２ｈのそれぞれに対応して設けられて、対象の高調波が除去される線路長を有した先端開放線路であり、半導体基板１ａの上で給電線路６に直接接続されている。オープンスタブの線路長は、ゲートフィンガー２ａ〜２ｈで全て同じ長さであり、対象の高調波が除去される最適な反射位相となる長さである。例えば、２倍波を除去する場合に、オープンスタブ８ａ〜８ｈは、２倍波の４分の１波長の電気長に近い線路長で形成される。
【００１５】
オープンスタブ８ｂ〜８ｄは、エアブリッジ９ａの下を通って給電線路６に直接接続され、オープンスタブ８ｅ〜８ｇは、エアブリッジ９ｂの下を通って給電線路６に直接接続されている。この構造では、オープンスタブ８ｂ〜８ｇが入力線路７に干渉しないので、入力線路７の幅Ｗを給電線路６の幅と同程度に保つことができる。入力線路７の幅Ｗが給電線路６の幅と同程度に保たれることで、ゲートフィンガー２ａ〜２ｈの各々に入力される基本波の電圧の位相を揃えることができ、トランジスタの効率劣化を防ぐことが可能となる。
【００１６】
なお、図１では、オープンスタブ８ａ〜８ｈが、ゲートフィンガー２ａ〜２ｈに対して１対１で設けられた構造を示した。ただし、半導体装置１は、この構造に限定されるものではない。例えば、２本のゲートフィンガーに対して１本のオープンスタブを設けた構造であってもよく、４本のゲートフィンガーに対して１本のオープンスタブを設けた構造であってもよい。これらの構造としても、従来構造に比べて高効率化を実現することが可能である。
【００１７】
また、オープンスタブ８ａ〜８ｈは、ゲートフィンガー２ａ〜２ｈと同じ金属材料で構成されている。ゲートフィンガー２ａ〜２ｈは、マイクロ波およびミリ波増幅器において一般的にゲート幅をできるだけ細くする必要がある。このため、ゲートフィンガー２ａ〜２ｈには、メッキ配線を用いず、短いゲート電極パターンを作成するリフトオフといった製造プロセスが用いられる。
【００１８】
エアブリッジ９ａおよびエアブリッジ９ｂの下を潜るようにオープンスタブ８ｂ〜８ｇを通すためには、オープンスタブ８ａ〜８ｈの各々の線路幅を１０μｍ以下にする必要がある。このため、オープンスタブ８ａ〜８ｈについても、メッキ配線を用いずに、ゲートフィンガー２ａ〜２ｈと同じ金属材料を用いたリフトオフで作成する。これにより、オープンスタブ８ａ〜８ｈの線路幅を１０μｍ以下程度に細く形成することが可能である。
【００１９】
次に半導体装置１の構造で得られる効果について説明する。
半導体装置１では、オープンスタブ８ａ〜８ｈの各々が給電線路６に直接接続されているので、オープンスタブが給電線路６に接続した接続点からゲートフィンガーまでの距離をゲートフィンガー２ａ〜２ｈにおいてほぼ同じ距離にすることができる。これにより、全てのゲートフィンガーで高調波の反射位相が揃うので、従来構造よりも高効率化を実現することができる。
【００２０】
図２は、実施の形態１に係る半導体装置１と従来構造の半導体装置における出力電力（Ｐｏｕｔ）と電力付加効率（ＰＡＥ）の関係の計算結果を示すグラフであり、マイクロ波回路シミュレータを用いてＰｏｕｔとＰＡＥの関係を計算している。図２の横軸は出力電圧Ｐｏｕｔであり、縦軸は電力付加効率ＰＡＥである。
【００２１】
トランジスタ構造におけるアクティブデバイス部分（ゲートフィンガー、ドレイン電極およびソース電極で構成された部分）については、１つのフィンガー（長さが４０μｍ）の大信号等価回路モデルを用いている。トランジスタ構造におけるパッシブデバイス部分（給電線路、入力線路、オープンスタブ、エアブリッジ、ドレイン電極の出力部分で構成された部分）には、２．５次元電磁界計算シミュレータを用いてＳパラメータを計算している。
【００２２】
従来構造の半導体装置は、図１に示した構造からオープンスタブ８ａ〜８ｈおよびエアブリッジ９ａ，９ｂを除き、入力線路７を給電線路６に接続し、１本のオープンスタブを入力線路７に接続した構造を有する。図２では、アクティブデバイス部分についての上記大信号等価回路モデルと、２．５次元電磁界計算シミュレータを用いて計算したパッシブデバイス部分のＳパラメータとを組み合わせて、上記従来構造を有した半導体装置と図１に示した半導体装置１とにおけるＰｏｕｔとＰＡＥの関係を計算した結果を示している。
【００２３】
ＰｏｕｔとＰＡＥの関係を計算するにあたり、使用周波数を２８ＧＨｚとし、ドレインバイアス電圧を２４Ｖとし、ドレイン電流バイアスを２０ｍＡとしている。半導体装置１についての計算結果が曲線ａであり、従来構造の半導体装置についての計算結果が曲線ｂである。図２に示すように、従来構造の半導体装置における最大のＰＡＥは５５％であるのに対し、半導体装置１における最大のＰＡＥは６１％になっている。すなわち、半導体装置１のＰＡＥは、従来構造の半導体装置よりも向上している。
【００２４】
以上のように、実施の形態１に係る半導体装置１において、オープンスタブ８ａ〜８ｈの各々が給電線路６に直接接続されているので、オープンスタブ８ａ〜８ｈが給電線路６に接続した接続点からゲートフィンガー２ａ〜２ｈまでの距離が全てのゲートフィンガーでほぼ同じ距離になる。これにより、全てのゲートフィンガーにおいて高調波の反射位相が揃って高調波を除去することができるので、従来構造よりも高効率化を実現することができる。
【００２５】
実施の形態１に係る半導体装置１において、オープンスタブ８ａ〜８ｈが、ゲートフィンガー２ａ〜２ｈに対して１対１で設けられている。この構造を有することで、半導体装置１は、従来構造よりも高効率化を実現することができる。
【００２６】
実施の形態１に係る半導体装置１は、半導体基板１ａの上に設けられた入力線路７と、給電線路６と入力線路７とを接続するエアブリッジ９ａ，９ｂとを備え、オープンスタブ８ｂ〜８ｇが、エアブリッジ９ａ，９ｂの下を通って給電線路６に直接接続されている。この構造では、オープンスタブ８ｂ〜８ｄが入力線路７に干渉しないので、入力線路７の幅Ｗを給電線路６の幅と同程度に保つことができ、ゲートフィンガー２ａ〜２ｈの各々に入力される基本波の電圧の位相を揃えることができる。これにより、トランジスタの効率劣化を防ぐことが可能となる。
【００２７】
実施の形態１に係る半導体装置１において、オープンスタブ８ａ〜８ｈが、ゲートフィンガー２ａ〜２ｈと同じ金属材料で構成されている。これにより、線路幅が細いオープンスタブ８ａ〜８ｈを作成することが可能となる。
【００２８】
実施の形態２．
図３は、本発明の実施の形態２に係る半導体装置１Ａのレイアウトを示す平面図である。図３において、図１と同一の構成要素には同一の符号を付して説明を省略する。半導体装置１Ａは、下地基板とその一方の面に積層された半導体層を有した半導体基板１ａを備えている。また、半導体装置１Ａは、図３に示すように、半導体基板１ａの上に設けられた、ゲートフィンガー２ａ〜２ｈ、ドレイン電極３ａ〜３ｅ、ソース電極４ａ〜４ｄ、ビア５ａ〜５ｄ、給電線路６、入力線路７、エアブリッジ９ａ，９ｂ、インダクタンス線路１０ａ〜１０ｈ、ＭＩＭ（金属−誘電体−金属）キャパシタンス１１ａ，１１ｂ、およびビア１２ａ，１２ｂを備える。
【００２９】
インダクタンス線路１０ａ〜１０ｄは、ＭＩＭキャパシタンス１１ａに接続され、インダクタンス線路１０ｅ〜１０ｈは、ＭＩＭキャパシタンス１１ｂに接続されている。さらに、インダクタンス線路１０ａ〜１０ｈは、給電線路６に直接接続されている。
ビア１２ａ，１２ｂは、半導体基板１ａを貫通するビア導体であり、半導体基板の裏面側にある接地パターンに電気的に接続されている。ビア１２ａは、ＭＩＭキャパシタンス１１ａに形成され、ビア１２ｂは、ＭＩＭキャパシタンス１１ｂに形成されているので、ＭＩＭキャパシタンス１１ａ，１１ｂの一方の端部は、ビア１２ａ，１２ｂによって接地されている。
【００３０】
インダクタンス線路１０ａ〜１０ｄが給電線路６に直接接続されているので、インダクタンス線路１０ａ〜１０ｄとＭＩＭキャパシタンス１１ａから構成されるＬＣ回路が給電線路６に接続した接続点からゲートフィンガーまでの距離が、全てのゲートフィンガー２ａ〜２ｈでほぼ同じ距離になる。同様に、インダクタンス線路１０ｅ〜１０ｈが給電線路６に直接接続されているので、インダクタンス線路１０ｅ〜１０ｈとＭＩＭキャパシタンス１１ｂから構成されるＬＣ回路が給電線路６に接続した接続点からゲートフィンガーまでの距離についても、全てのゲートフィンガー２ａ〜２ｈでほぼ同じ距離になる。この構造において高調波で直列共振することにより、全てのゲートフィンガー２ａ〜２ｈに対する高調波のインピーダンスを、効率が最大になる最適な高調波インピーダンスにすることができる。
【００３１】
また、図３に示すように、インダクタンス線路１０ｂ〜１０ｄは、エアブリッジ９ａの下を通って給電線路６に直接接続され、インダクタンス線路１０ｅ〜１０ｇは、エアブリッジ９ｂの下を通って給電線路６に直接接続されている。この構造では、インダクタンス線路１０ｂ〜１０ｇが入力線路７に干渉しないので、入力線路７の幅を給電線路６の幅と同程度に保つことができる。入力線路７の幅が給電線路６の幅と同程度に保たれることで、ゲートフィンガー２ａ〜２ｈの各々に入力される基本波の電圧の位相を揃えることができ、トランジスタの効率劣化を防ぐことが可能となる。
【００３２】
なお、図３では、インダクタンス線路１０ａ〜１０ｈが、ゲートフィンガー２ａ〜２ｈに対して１対１で設けられた構造を示した。ただし、半導体装置１Ａは、この構造に限定されるものではない。例えば、２本のゲートフィンガーに対して１本のインダクタンス線路を設けた構造であってもよく、４本のゲートフィンガーに対して１本のインダクタンス線路を設けた構造であってもよい。これらの構造としても、従来構造に比べて高効率化を実現することが可能である。
【００３３】
以上のように、実施の形態２に係る半導体装置１Ａにおいて、インダクタンス線路１０ａ〜１０ｄがＭＩＭキャパシタンス１１ａに接続され、インダクタンス線路１０ｅ〜１０ｈがＭＩＭキャパシタンス１１ｂに接続され、インダクタンス線路１０ａ〜１０ｈが給電線路６に直接接続されている。この構造では、インダクタンス線路１０ａ〜１０ｈとＭＩＭキャパシタンス１１ａ，１１ｂから構成されるＬＣ回路が給電線路６に接続した接続点からゲートフィンガー２ａ〜２ｈまでの距離が全てのゲートフィンガーでほぼ同じ距離になる。これにより、全てのゲートフィンガーにおいて高調波の反射位相が揃うので、従来構造よりも高効率化を実現することができる。
【００３４】
実施の形態３．
図４は、本発明の実施の形態３に係る半導体装置１Ｂのレイアウトを示す平面図である。図５は、半導体装置１Ｂを、図４のＡ−Ａ線で切った断面を示す断面矢示図である。
図４および図５において、図１と同一の構成要素には同一の符号を付して説明を省略する。半導体装置１Ｂは、下地基板とその一方の面に積層された半導体層とを有した半導体基板１ａを備えている。また、半導体装置１Ｂは、図４に示すように、半導体基板１ａの上に設けられた、ゲートフィンガー２ａ〜２ｈ、ドレイン電極３ａ〜３ｅ、ソース電極４ａ〜４ｄ、ビア５ａ〜５ｄ、給電線路６、入力線路７、オープンスタブ８ａ〜８ｈおよび多層配線用絶縁膜１３を備える。
【００３５】
多層配線用絶縁膜１３は、図５に示すように、ゲートフィンガー２ａ〜２ｈ、ドレイン電極３ａ〜３ｅ、ソース電極４ａ〜４ｄ、給電線路６および入力線路７が設けられた半導体基板１ａの上層に形成されている。オープンスタブ８ａ〜８ｈは、多層配線用絶縁膜１３の上側に設けられて、多層配線用絶縁膜１３を貫通して給電線路６に直接接続されている。また、多層配線用絶縁膜１３を介して給電線路６とオープンスタブ８ａ〜８ｈを直接接続するので、給電線路６と入力線路７についても直接接続することが可能である。これにより、エアブリッジ９ａ，９ｂが省略することができる。
【００３６】
オープンスタブ８ａ〜８ｈが給電線路６に直接接続されているので、オープンスタブ８ａ〜８ｈが給電線路６に接続した接続点からゲートフィンガーまでの距離が、全てのゲートフィンガー２ａ〜２ｈでほぼ同じ距離になる。これにより、全てのゲートフィンガー２ａ〜２ｈに対する高調波のインピーダンスを、効率が最大になる最適な高調波インピーダンスにすることができる。
【００３７】
以上のように、実施の形態３に係る半導体装置１Ｂは、多層配線用絶縁膜１３を備える。多層配線用絶縁膜１３は、ゲートフィンガー２ａ〜２ｈ、ドレイン電極３ａ〜３ｅ、ソース電極４ａ〜４ｄおよび給電線路６の上側に形成され、オープンスタブ８ａ〜８ｈは、多層配線用絶縁膜１３の上側に設けられている。この構造においても、オープンスタブ８ａ〜８ｈの各々が給電線路６に直接接続されているので、オープンスタブ８ａ〜８ｈが給電線路６に接続した接続点からゲートフィンガー２ａ〜２ｈまでの距離が全てのゲートフィンガーでほぼ同じ距離になる。これにより、全てのゲートフィンガーにおいて高調波の反射位相が揃うので、従来構造よりも高効率化を実現することができる。また、半導体装置１Ｂでは、給電線路６と入力線路７とを直接接続することができるので、エアブリッジ９ａ，９ｂが省略することができる。
【００３８】
実施の形態４．
図６は、本発明の実施の形態４に係る半導体装置１Ｃのレイアウトを示す平面図である。図７は、半導体装置１Ｃを、図５のＢ−Ｂ線で切った断面を示す断面矢示図である。
図６および図７において、図１と同一の構成要素には同一の符号を付して説明を省略する。半導体装置１Ｃは、下地基板とその一方の面に積層された半導体層とを有した半導体基板１ａを備えている。また、半導体装置１Ｃは、図６に示すように、半導体基板１ａの上に設けられた、ゲートフィンガー２ａ〜２ｈ、ドレイン電極３ａ〜３ｅ、ソース電極４ａ〜４ｄ、ビア５ａ〜５ｄ、入力線路７、オープンスタブ１４ａ〜１４ｈ、および多層配線用絶縁膜１３を備える。
【００３９】
多層配線用絶縁膜１３は、図７に示すように、ゲートフィンガー２ａ〜２ｈ、ドレイン電極３ａ〜３ｅ、ソース電極４ａ〜４ｄ、給電線路６および入力線路７が設けられた半導体基板１ａの上層に形成されている。オープンスタブ１４ａ〜１４ｈは、多層配線用絶縁膜１３の上側に設けられて、多層配線用絶縁膜１３を貫通して、ゲートフィンガー２ａ〜２ｈのうち、対応するゲートフィンガーに直接接続されている。例えば、オープンスタブ１４ａは、対応するゲートフィンガー２ａに直接接続され、オープンスタブ１４ｂは、対応するゲートフィンガー２ｂに直接接続されている。
【００４０】
オープンスタブ１４ａ〜１４ｈの各々が、ゲートフィンガー２ａ〜２ｈのうち、対応するゲートフィンガーに直接接続されているので、全てのゲートフィンガーにおける高調波に対するインピーダンスがほぼ均一化される。これにより、半導体装置１Ｃでは、ゲートフィンガーに対する高調波のインピーダンスを、トランジスタの効率が最も高くなる最適なインピーダンスにすることができる。また、多層配線用絶縁膜１３を介してゲートフィンガー２ａ〜２ｈとオープンスタブ１４ａ〜１４ｈとを直接接続するので、給電線路６と入力線路７についても直接接続することが可能である。これにより、エアブリッジ９ａ，９ｂが省略することができる。
【００４１】
以上のように、実施の形態４に係る半導体装置１Ｃにおいて、オープンスタブ１４ａ〜１４ｈの各々が、ゲートフィンガー２ａ〜２ｈのうち、対応するゲートフィンガーに直接接続されている。これにより、全てのゲートフィンガーにおける高調波に対するインピーダンスを、トランジスタの効率が最も高くなる最適なインピーダンスに均一化することができ、従来構造よりも高効率化を実現することができる。また、半導体装置１Ｃでは、給電線路６と入力線路７とを直接接続することができるので、エアブリッジ９ａ，９ｂが省略することができる。
【００４２】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の範囲内において、実施の形態のそれぞれの自由な組み合わせまたは実施の形態のそれぞれの任意の構成要素の変形もしくは実施の形態のそれぞれにおいて任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００４３】
この発明に係る半導体装置は、従来構造よりも高効率化を実現することができるので、例えば、高周波電力増幅器に利用可能である。
【符号の説明】
【００４４】
１，１Ａ，１Ｂ，１Ｃ  半導体装置、１ａ  半導体基板、２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ  ゲートフィンガー、３ａ，３ｂ，３ｃ，３ｄ，３ｅ  ドレイン電極、４ａ，４ｂ，４ｃ，４ｄ  ソース電極、５ａ，５ｂ，５ｃ，５ｄ，１２ａ，１２ｂ  ビア、６  給電線路、７  入力線路、８ａ，８ｂ，８ｃ，８ｄ，８ｅ，８ｆ，８ｇ，８ｈ，１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ，１４ｇ，１４ｈ  オープンスタブ、９ａ，９ｂ  エアブリッジ、１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ，１０ｈ  インダクタンス線路、１１ａ，１１ｂ  ＭＩＭキャパシタンス、１３  多層配線用絶縁膜。
【図１】
2019229982.tif 000003
【図２】
2019229982.tif 000004
【図３】
2019229982.tif 000005
【図４】
2019229982.tif 000006
【図５】
2019229982.tif 000007
【図６】
2019229982.tif 000008
【図７】
2019229982.tif 000009
【手続補正書】
【提出日】平成31年3月14日(2019.3.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明の一態様に係る半導体装置は、半導体基板と、各々が半導体基板の上で一方向に沿って設けられた複数のドレイン電極と、各々が半導体基板の上で隣り合うドレイン電極どうしの間の領域に配置されるとともに、各々が一方向に沿って設けられた複数のソース電極と、半導体基板の上に設けられ、一方向に延びた帯形状を有する給電線路と、各々が給電線路から延びた直線的な形状を有するとともに、各々が半導体基板の上で隣り合うドレイン電極とソース電極との間の領域に配置されている複数のゲートフィンガーと、半導体基板の上に設けられた入力線路と、給電線路と入力線路とを接続するエアブリッジと、半導体基板の上に設けられ、対象の高調波が除去される線路長を有し、各々がエアブリッジの下を通って給電線路に直接接続された複数のオープンスタブとを備える。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明によれば、対象の高調波が除去される線路長を有した複数のオープンスタブの各々が給電線路に直接接続されているので、オープンスタブが給電線路に接続した接続点からゲートフィンガーまでの距離が全てのゲートフィンガーでほぼ同じ距離になる。これにより、全てのゲートフィンガーで高調波の反射位相が揃って高調波を除去することができるので、従来構造よりも高効率化を実現することができる。
さらに、オープンスタブが、エアブリッジの下を通って給電線路に直接接続されているので、オープンスタブが入力線路に干渉しないので、入力線路の幅を給電線路の幅と同程度に保つことができ、ゲートフィンガーの各々に入力される基本波の電圧の位相を揃えることができる。これにより、トランジスタの効率劣化を防ぐことが可能となる。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
各々が前記半導体基板の上で一方向に沿って設けられた複数のドレイン電極と、
各々が前記半導体基板の上で隣り合う前記ドレイン電極どうしの間の領域に配置されるとともに、各々が前記一方向に沿って設けられた複数のソース電極と、
前記半導体基板の上に設けられ、前記一方向に延びた帯形状を有する給電線路と、
各々が前記給電線路から延びた直線的な形状を有するとともに、各々が前記半導体基板の上で隣り合う前記ドレイン電極と前記ソース電極との間の領域に配置されている複数のゲートフィンガーと、
前記半導体基板の上に設けられた入力線路と、
前記給電線路と前記入力線路とを接続するエアブリッジと、
前記半導体基板の上に設けられ、対象の高調波が除去される線路長を有し、各々が前記エアブリッジの下を通って前記給電線路に直接接続された複数のオープンスタブとを備えたこと
を特徴とする半導体装置。
【請求項２】
複数の前記オープンスタブは、複数の前記ゲートフィンガーに対して１対１で設けられていること
を特徴とする請求項１に記載の半導体装置。
【請求項３】
前記オープンスタブは、前記ゲートフィンガーと同じ金属材料で構成されていること
を特徴とする請求項１又は請求項２記載の半導体装置。
【請求項４】
半導体基板と、
各々が前記半導体基板の上で一方向に沿って設けられた複数のドレイン電極と、
各々が前記半導体基板の上で隣り合う前記ドレイン電極どうしの間の領域に配置されるとともに、各々が前記一方向に沿って設けられた複数のソース電極と、
前記半導体基板の上に設けられ、前記一方向に延びた帯形状を有する給電線路と、
各々が前記給電線路から延びた直線的な形状を有するとともに、各々が前記半導体基板の上で隣り合う前記ドレイン電極と前記ソース電極との間の領域に配置されている複数のゲートフィンガーと、
前記半導体基板の上に設けられた入力線路と、
前記給電線路と前記入力線路とを接続するエアブリッジと、
前記半導体基板の上に設けられたＭＩＭキャパシタンスと、
前記ＭＩＭキャパシタンスに接続されたビア導体と、
前記半導体基板の上に設けられ、各々の一方の端部が前記ＭＩＭキャパシタンスに接続されるとともに、各々が前記エアブリッジの下を通り、各々の他方の端部が前記給電線路に直接接続されている複数のインダクタンス線路とを備えたこと
を特徴とする半導体装置。
【請求項５】
複数の前記インダクタンス線路は、複数の前記ゲートフィンガーに対して１対１で設けられていること
を特徴とする請求項４記載の半導体装置。
【国際調査報告】
2019229982.tif 000010
2019229982.tif 000011
2019229982.tif 000012
2019229982.tif 000013