(57)【要約】  低負荷時に限らず、高負荷時においても、電力変換効率を向上させることができる電圧変換器を提供する。降圧型ＤＣ／ＤＣコンバータ１は、タップ付きインダクタＬ１およびコンデンサＣ１を備える。これらインダクタＬ１およびコンデンサＣ１はＬＣフィルタを構成する。また、インダクタＬ１およびスイッチング素子ＳＷ３はインダクタンス値を変えることができる可変インダクタ、コンデンサＣ１および可変直流電圧源Ｖcは容量値を変えることができる可変コンデンサを構成する。制御部２は、直流入力電圧Ｖinと直流出力電圧Ｖoutとの間の入出力電圧比Ｖin／Ｖoutに応じて、可変インダクタのインダクタンス値を変える。また、可変インダクタのインダクタンス値を変えるときに、ＬＣ共振周波数ｆ0を一定に保つ容量値に可変コンデンサの容量値を変える。
2019188029.tif 000002
【特許請求の範囲】
【請求項１】
インダクタとコンデンサと制御部を備え、電流エネルギを蓄えて入力電圧と出力電圧との間で電圧変換を行う電圧変換器において、
前記インダクタは可変インダクタにより構成され、
前記コンデンサは可変コンデンサにより構成され、
前記可変コンデンサは前記可変インダクタと共に、特定のＬＣ共振周波数を有するＬＣフィルタを構成し、
前記制御部は、入力電圧と出力電圧との間の入出力電圧比に応じて前記可変インダクタのインダクタンス値を変える
ことを特徴とする電圧変換器。
【請求項２】
前記制御部は、前記可変インダクタのインダクタンス値を変えるときに、前記特定のＬＣ共振周波数を一定に保つように前記可変コンデンサの容量値を変えることを特徴とする請求項１に記載の電圧変換器。
【請求項３】
前記可変インダクタは、複数のインダクタと、前記複数のインダクタの直列接続個数を前記制御部からの制御信号に応じて選択するスイッチング素子とから構成されることを特徴とする請求項１または請求項２に記載の電圧変換器。
【請求項４】
前記可変インダクタは、タップを備えたタップ付きインダクタと、前記タップ付きインダクタの前記タップを前記制御部からの制御信号に応じて選択して前記可変インダクタのインダクタンス値を選択するスイッチング素子とから構成されることを特徴とする請求項１または請求項２に記載の電圧変換器。
【請求項５】
前記可変インダクタは３つ以上のインダクタンス値を有することを特徴とする請求項１から請求項４のいずれか１項に記載の電圧変換器。
【請求項６】
前記可変コンデンサは、複数のコンデンサと、前記複数のコンデンサの並列接続個数を前記制御部からの制御信号に応じて選択するスイッチング素子とから構成されることを特徴とする請求項１から請求項５のいずれか１項に記載の電圧変換器。
【請求項７】
前記可変コンデンサは、コンデンサと、前記制御部からの制御信号に応じて前記コンデンサへの印加電圧を可変する可変直流電圧源とから構成されることを特徴とする請求項１から請求項５のいずれか１項に記載の電圧変換器。
【請求項８】
前記可変コンデンサは３つ以上の容量値を有することを特徴とする請求項１から請求項７のいずれか１項に記載の電圧変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタに電流エネルギを蓄えて入力電圧と出力電圧との間で電圧変換を行う電圧変換器に関するものである。
【背景技術】
【０００２】
従来、この種の電圧変換器としては、例えば、特許文献１に開示されたＤＣ／ＤＣ電力変換装置がある。【０００３】
このＤＣ／ＤＣ電力変換装置は、入出力直流電圧V0，V2を平滑化する平滑コンデンサC0，C2と、エネルギ移行用コンデンサとして機能する平滑コンデンサC1と、複数の半導体スイッチング素子S1a，S1b，S2a，S2bと、電流エネルギを蓄えるインダクタLを備えている。  【０００４】
ＤＣ／ＤＣ電力変換装置は、４種類のスイッチングモードによるスイッチング動作を制御部により行わせ、低負荷時において、スイッチング動作中にインダクタLに流れる電流が０となる電流不連続動作を行わせる。この制御により、インダクタンス値の小さな小型のインダクタLを用いても、各素子の損失が小さくなって、低負荷時の電力変換効率が高められる。また、小型のインダクタLを用いる場合は、実装面積が減らせる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１６０７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の電圧変換器において高負荷時には、連続動作でのリップルが大きくなることによる損失増大の課題は残る。
【課題を解決するための手段】
【０００７】
本発明はこのような課題を解決するためになされたもので、
インダクタとコンデンサと制御部を備え、電流エネルギを蓄えて入力電圧と出力電圧との間で電圧変換を行う電圧変換器において、
インダクタが可変インダクタにより構成され、
コンデンサが可変コンデンサにより構成され、
可変コンデンサが可変インダクタと共に、特定のＬＣ共振周波数を有するＬＣフィルタを構成し、
制御部が、入力電圧と出力電圧との間の入出力電圧比に応じて可変インダクタのインダクタンス値を変えることを特徴とする。【０００８】
本構成によれば、インダクタのインダクタンス値は、小さな入出力電圧比から大きな入出力電圧比にわたり、制御部の制御により、入出力電圧比に応じたインダクタンス値に変えることができる。したがって、入出力電圧比が大きくても、インダクタのインダクタンス値を大きなインダクタンス値に変えて、リップル電流を低減させることが可能になる。
【発明の効果】
【０００９】
このため、本発明によれば、低負荷時に限らず、高負荷時においても、リップルを小さくすることにより損失を減少させ、電力変換効率を向上させることができる電圧変換器を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】（ａ）は、一般的な降圧型ＤＣ／ＤＣコンバータのブロック図、（ｂ）は、（ａ）に示す降圧型ＤＣ／ＤＣコンバータにおけるリップル電流を示すグラフ、（ｃ）はリップル電圧を示すグラフである。
【図２】（ａ）は、本発明の一実施形態による降圧型ＤＣ／ＤＣコンバータのブロック図、（ｂ）は、（ａ）に示す位相補償回路の回路図である。
【図３】（ａ）は、一実施形態による降圧型ＤＣ／ＤＣコンバータにおける入力電圧変化に対するインダクタンスロス変化を示すグラフ、（ｂ）は、入力電圧変化に対するリップル電流変化を示すグラフである。
【図４】（ａ）〜（ｄ）は、一実施形態による降圧型ＤＣ／ＤＣコンバータにおける可変インダクタの変形例、（ｅ）は可変コンデンサの変形例を示す図である。
【発明を実施するための形態】
【００１１】
次に、本発明による電圧変換器をＤＣ／ＤＣコンバータに適用した一実施の形態について、説明する。
【００１２】
図２（ａ）は、本発明の一実施形態による降圧型ＤＣ／ＤＣコンバータ１の概略構成を示すブロック図である。また、参考例としての一般的な降圧型ＤＣ／ＤＣコンバータ１１の概略構成は図１（ａ）のブロック図に示される。図１および図２において同一部分には同一符号を付して説明する。
【００１３】
参考例としての一般的な降圧型ＤＣ／ＤＣコンバータ１１は、図１（ａ）に示すように、２つのスイッチング素子ＳＷ１，ＳＷ２とインダクタＬおよびコンデンサＣから構成される。スイッチング素子ＳＷ１，ＳＷ２は電界効果トランジスタ（ＦＥＴ）等から構成される。一般的な降圧型ＤＣ／ＤＣコンバータ１１では、スイッチング素子ＳＷ１がオン、スイッチング素子ＳＷ２がオフして直流入力電圧Ｖinにより流れる出力電流Ｉoutにより、インダクタＬに電流エネルギが蓄えられる。続いて、スイッチング素子ＳＷ１がオフ、スイッチング素子ＳＷ２がオンすると、インダクタＬは流れる電流Ｉoutを保とうとして起電力を発生し、スイッチング素子ＳＷ２を通じて出力電流Ｉoutを流す。インダクタＬおよびコンデンサＣはＬＣフィルタを構成し、電流Ｉoutがスイッチング素子ＳＷ１，ＳＷ２によって切り替えられて生成されるパルス列を平均化して、出力電圧Ｖout（直流電圧）を出力する。出力電圧Ｖoutは、パルス列のオンデューティ比の設定により、直流入力電圧Ｖinから必要な電圧に降下させられる。この結果、入力電圧Ｖinと出力電圧Ｖoutとの間で電圧変換が行われる。
【００１４】
ＤＣ／ＤＣコンバータの性能指標の一つにリップル電流・リップル電圧がある。一般的な降圧型ＤＣ／ＤＣコンバータ１１におけるリップル電流は、図１（ｂ）のグラフに概略波形が示される。同グラフの横軸は時間Time、縦軸は電流Ｉである。リップル電流のピーク・ツー・ピーク値ＩP-Pは、スイッチング素子ＳＷ１，ＳＷ２のスイッチング周波数ｆsw、インダクタＬのインダクタンス値を使って、次の（１）式に表される。また、図示しない一般的な昇圧型ＤＣ／ＤＣコンバータにおけるリップル電流のピーク・ツー・ピーク値ＩP-Pは、同様な変数を使って次の（２）式に表される。これら各式から理解されるように、リップル電流は、インダクタＬのインダクタンス値が大きいほど、抑えることができる。
【数１】
2019188029.tif 000003
【００１５】
また、一般的な降圧型ＤＣ／ＤＣコンバータ１１におけるリップル電圧は、図１（ｃ）のグラフに概略波形が示される。同グラフの横軸は時間Time、縦軸は電圧Ｖである。リップル電圧のピーク・ツー・ピーク値ＶP-Pは、スイッチング素子ＳＷ１，ＳＷ２のスイッチング周波数ｆsw、コンデンサＣの等価直列抵抗ＥＳＲを使って、次の（３）式に表される。また、図示しない一般的な昇圧型ＤＣ／ＤＣコンバータにおけるリップル電圧のピーク・ツー・ピーク値ＶP-Pは、同様な変数を使って次の（４）式に表される。これら各式から理解されるように、リップル電圧も、インダクタＬのインダクタンス値が大きいほど、抑えることができる。
【数２】
2019188029.tif 000004
【００１６】
本実施形態による降圧型ＤＣ／ＤＣコンバータ１は、図２（ａ）に示すように、一般的な降圧型ＤＣ／ＤＣコンバータ１１におけるインダクタＬに代えてタップ付きインダクタＬ１、コンデンサＣに代えてコンデンサＣ１を備える。これらタップ付きインダクタＬ１およびコンデンサＣ１はＬＣフィルタを構成する。タップ付きインダクタＬ１は、タップｔを備える２つのインダクタＬ11とＬ12とから構成される。このタップ付きインダクタＬ１にはスイッチング素子ＳＷ３が接続されている。タップ付きインダクタＬ１およびスイッチング素子ＳＷ３は、インダクタンス値を変えることができる可変インダクタを構成する。
【００１７】
スイッチング素子ＳＷ３は、コモン端子ｃおよび切替端子ａ，ｂを有する。切替端子ａはインダクタＬ11に接続され、切替端子ｂはタップｔに接続されている。制御部２で生成された制御信号により、コモン端子ｃが切替端子ａに切り替え接続されると、タップ付きインダクタＬ１のインダクタンス値はＬ11＋Ｌ12となり、コモン端子ｃが切替端子ｂに切り替え接続されると、タップ付きインダクタＬ１のインダクタンス値はＬ12となる。スイッチング素子ＳＷ３は、タップ付きインダクタＬ１のタップｔを制御部２からの制御信号に応じて選択することで、可変インダクタのインダクタンス値を選択する。つまり、可変インダクタのインダクタンス値は、制御部２からの制御信号によるスイッチング素子ＳＷ３の切替により、可変される。
【００１８】
制御部２は、マイクロプロセッサのソフトウエア処理や、電子回路のハードウエア、もしくは、これら両者の組み合わせによって構成される。また、スイッチング素子ＳＷ３はＦＥＴ等から構成され、後述するスイッチング素子ＳＷ４〜ＳＷ８も同様にＦＥＴ等から構成される。
【００１９】
また、コンデンサＣ１には可変直流電圧源Ｖcが並列に接続されている。コンデンサＣ１および可変直流電圧源Ｖcは可変コンデンサを構成する。可変直流電圧源Ｖcの出力電圧は制御部２によって制御され、コンデンサＣ１には制御部２によって制御される電圧が可変直流電圧源Ｖcから印加される。可変コンデンサの容量値は、制御部２によってコンデンサＣ１への印加電圧が制御されることで、調節される。
【００２０】
また、ＤＣ／ＤＣコンバータ１には位相補償回路３が出力端子間に設けられている。位相補償回路３の構成は図２（ｂ）に示す回路図に示される。ＤＣ／ＤＣコンバータ１では、出力電圧Ｖoutが発振状態になり、出力端子に接続された回路が破壊してしまうことを防ぐため、位相補償回路３を設け、出力電圧Ｖoutを一定に保っている。この位相補償回路３は、エラーアンプ４にコンデンサＣ11〜Ｃ13と抵抗Ｒ１〜Ｒ４を含んで構成され、インダクタＬ１とコンデンコンデンサＣ１で構成されるＬＣフィルタによる位相遅れが発生する周波数領域において、エラーアンプ４にＣＲによる位相の進角補正回路を設けて、ＬＣフィルタによる位相遅延をキャンセルすることにより、位相遅れを減少させる。このために、エラーアンプ４周辺の抵抗Ｒ１〜Ｒ４にコンデンサＣ11〜Ｃ13が組み合わされ、これら各ＣＲ素子の値が最適な値に調節されて、エラーアンプ４に所定のゲイン−周波数、および位相−周波数特性が持たせられる。この際における各ＣＲ素子の素子定数の決定は、ＬＣフィルタの共振周波数ｆ0に基づいて行われることが知られている。
【００２１】
図２（ａ）で点線で囲まれる制御部２、位相補償回路３、可変直流電圧源Ｖcおよびスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３は、ＩＣ（集積回路）５として構成される。
【００２２】
制御部２は、図１（ａ）に示す一般的な降圧型ＤＣ／ＤＣコンバータ１１と同様にスイッチング素子ＳＷ１，ＳＷ２を周知の制御方法で切替制御し、直流入力電圧Ｖinと直流出力電圧Ｖoutとの間で直流電圧変換を行う。さらに、制御部２は、直流入力電圧Ｖinと直流出力電圧Ｖoutとの間の入出力電圧比Ｖin／Ｖoutに応じて、可変インダクタのインダクタンス値を変える。このために制御部２は、直流入力電圧Ｖinと直流出力電圧Ｖoutの各値を検知する。また、制御部２は、可変インダクタのインダクタンス値を変えるときに、可変インダクタと可変コンデンサとによるＬＣ共振周波数ｆ0を一定に保つ容量値に可変コンデンサの容量値を変える。
【００２３】
本実施形態では、下記の表１に示すように、直流入力電圧Ｖinが２．２〜２０[Ｖ]、直流出力電圧Ｖoutが２[Ｖ]、出力電流Ｉoutが０．５[Ａ]、スイッチング素子ＳＷ１，ＳＷ２のスイッチング周波数ｆswが２[ＭＨｚ]の条件で、ＤＣ／ＤＣコンバータ１が動作させられる。
【表１】
2019188029.tif 000005
【００２４】
また、下記の表２に示すように、インダクタＬ１は、周波数２[ＭＨｚ]の時におけるインダクタＬ12のインダクタンス値および交流抵抗値Ｒacがそれぞれ０．４７[μＨ]および０．４７[Ω]、直流抵抗値Ｒdcが０．０９４[Ω]の素子定数を有する。また、周波数２[ＭＨｚ]の時におけるインダクタＬ11＋Ｌ12の合成インダクタンス値および合成交流抵抗値Ｒacがそれぞれ２．２[μＨ]および２．２[Ω]、合成直流抵抗値Ｒdcが０．４４[Ω]の素子定数を有する。
【表２】
2019188029.tif 000006
【００２５】
リップル電流・リップル電圧（リップル）は、前述したように、インダクタＬ１のインダクタンス値が大きいほど小さくなる。このため、出力電圧Ｖoutに対する入力電圧Ｖinの比Ｖin／Ｖoutが大きい場合には、インダクタＬ１のインダクタンス値を大きくすることで、リップルを抑えることができる。しかし、ある一定の出力電流Ｉoutの場合、例えば、インダクタＬ１のＡＣロスとＤＣロスの比が均等になる領域である１００ｍＡ〜６００ｍＡ程度になる場合、ＤＣ／ＤＣコンバータ１の電力変換効率が悪化することがある。一方で、入出力電圧比Ｖin／Ｖoutが小さい場合には、リップルの大きさが許容の範囲内であれば、インダクタンス値の低いインダクタＬ１を用いた方がインダクタンスロスを減らせるため、電力変換効率を良くすることができる。したがって、入力電圧Ｖinが広範囲になる場合、インダクタＬ１のインダクタンス値を調整できることが望ましい。
【００２６】
このため、制御部２は、入出力電圧比Ｖin／Ｖoutが所定値より小さい場合に可変インダクタのインダクタンス値を小さな値に変え、入出力電圧比Ｖin／Ｖoutが所定値より大きい場合に可変インダクタのインダクタンス値を大きな値に変える。本実施形態では、制御部２は、表１に示すように、入出力電圧比Ｖin／Ｖoutが５以下（Ｖin／Ｖout≦５）、つまり、直流入力電圧Ｖinが１０[Ｖ]以下（Ｖin≦１０）のとき、スイッチング素子ＳＷ３のコモン端子ｃを切替端子ｂに切り替え、タップ付きインダクタＬ１をインダクタンス値０．４７[μＨ]にする。これと同時に、可変直流電圧源Ｖcの出力電圧を制御して、コンデンサＣ１の合成容量値を９４（＝４７×２）[μＦ]にして、ＬＣフィルタの共振周波数ｆ0を０．０２４[ＭＨｚ]に設定する。
【００２７】
また、制御部２は、入出力電圧比Ｖin／Ｖoutが５を超えるとき（Ｖin／Ｖout＞５）、つまり、直流入力電圧Ｖinが１０[Ｖ]を超えるとき（Ｖin＞１０）、スイッチング素子ＳＷ３のコモン端子ｃを切替端子ａに切り替え、タップ付きインダクタＬ１をインダクタンス値Ｌ11＋Ｌ12の２．２[μＨ]にする。これと同時に、可変直流電圧源Ｖcの出力電圧を制御して、コンデンサＣ１の合成容量値を２０（＝１０×２）[μＦ]にして、ＬＣフィルタの共振周波数ｆ0を０．０２４[ＭＨｚ]の一定に保つ。
【００２８】
このような本実施形態による降圧型ＤＣ／ＤＣコンバータ１によれば、インダクタＬ１のインダクタンス値は、小さな入出力電圧比Ｖin／Ｖoutから大きな入出力電圧比Ｖin／Ｖoutにわたり、制御部２により、入出力電圧比Ｖin／Ｖoutに応じたインダクタンス値に変えることができる。したがって、入出力電圧比Ｖin／Ｖoutが５を超える大きさでも、インダクタＬ１のインダクタンス値をＬ11＋Ｌ12の大きなインダクタンス値２．２[μＨ]に変えて、リップル電流を低減させることが可能になる。このため、本実施形態においては、高負荷時においても、ＤＣ／ＤＣコンバータ１の電力変換効率を向上させることができる。
【００２９】
また、入出力電圧比Ｖin／Ｖoutが５以下の小さい低負荷時には、制御部２によってインダクタＬ１のインダクタンス値をＬ12の小さなインダクタンス値０．４７[μＨ]にすることで、インダクタＬ１における損失が低減し、ＤＣ／ＤＣコンバータ１の電力変換効率を向上させることができる。また、入出力電圧比Ｖin／Ｖoutが５を超える大きい高負荷時には、上記のように、制御部２によって可変インダクタのインダクタンス値をＬ11＋Ｌ12の大きなインダクタンス値２．２[μＨ]にすることで、リップル電流およびリップル電圧が低減し、ＤＣ／ＤＣコンバータ１の電力変換効率を向上させることができる。このため、本実施形態による降圧型ＤＣ／ＤＣコンバータ１によれば、低負荷から高負荷にわたる広範囲の負荷に対して、ＤＣ／ＤＣコンバータ１の電力変換効率を向上させることが可能になる。
【００３０】
図３（ａ）に示すグラフは、本実施形態による降圧型ＤＣ／ＤＣコンバータ１において、入力電圧Ｖinの変化に対するインダクタＬ１の損失（インダクタンスロス）変化をシミュレーションした結果を示す。同グラフの横軸は入力電圧Ｖin[Ｖ]、縦軸はインダクタンスロスＰ[Ｗ]を表す。また、点線で示す特性線２１は、制御部２によってインダクタＬ１のインダクタンス値が０．４７[μＨ]に設定されたときのシミュレーション結果、実線で示す特性線２２は、制御部２によってインダクタＬ１のインダクタンス値が２．２[μＨ]に設定されたときのシミュレーション結果を示す。
【００３１】
また、図３（ｂ）に示すグラフは、本実施形態による降圧型ＤＣ／ＤＣコンバータ１において、入力電圧Ｖinの変化に対するインダクタＬ１のリップル電流変化をシミュレーションした結果を示す。同グラフの横軸は入力電圧Ｖin[Ｖ]、縦軸は実効値で表したインダクタリップル電流Ｉrms[Ａ]を表す。また、点線で示す特性線３１は制御部２によってインダクタＬ１のインダクタンス値が０．４７[μＨ]に設定されたときのシミュレーション結果、実線で示す特性線３２は制御部２によってインダクタＬ１のインダクタンス値が２．２[μＨ]に設定されたときのシミュレーション結果を示す。
【００３２】
上記の各シミュレーションにおけるインダクタンスロスＰの算出には下記の（５）式、インダクタリップル電流Ｉrmsの算出には下記の（６）式を用いた。ここで、Ｒac，ＲdcはそれぞれインダクタＬ１の交流抵抗，直流抵抗であり、ＩdcはインダクタＬ１に流れる電流Ｉoutの直流成分である。また、ｆswはスイッチング素子ＳＷ１，ＳＷ２のスイッチング周波数、ＬはインダクタＬ１のインダクタンス値である。
【数３】
2019188029.tif 000007
【００３３】
図３（ａ）に示すグラフにおいて、直流入力電圧Ｖinが１０[Ｖ]以下（Ｖin≦１０）、つまり、入出力電圧比Ｖin／Ｖoutが５以下（Ｖin／Ｖout≦５）の入力電圧範囲ｗ１では、制御部２により、インダクタンス値０．４７[μＨ]の特性線２１で表される低い方のインダクタロスが選択される。また、直流入力電圧Ｖinが１０[Ｖ]を超える（Ｖin＞１０）、つまり、入出力電圧比Ｖin／Ｖoutが５を超える（Ｖin／Ｖout＞５）入力電圧範囲ｗ２では、制御部２により、インダクタンス値２．２[μＨ]の特性線２２で表される低い方のインダクタロスが選択される。したがって、いずれの直流入力電圧Ｖinにおいても、制御部２によるインダクタＬ１のインダクタンス値切替により、電力変換効率が低インダクタロスに維持されることが理解される。
【００３４】
また、図３（ｂ）に示すグラフにおいて、直流入力電圧Ｖinが１０[Ｖ]以下（Ｖin≦１０）、つまり、入出力電圧比Ｖin／Ｖoutが５以下（Ｖin／Ｖout≦５）の入力電圧範囲ｗ１では、制御部２により、インダクタンス値０．４７[μＨ]の特性線３１で表されるインダクタリップル電流Ｉrmsが選択され、インダクタＬ１の交流抵抗Ｒacおよび直流抵抗Ｒdcが小さな値に設定されて、０．５[Ａ]の許容リップル電流値Ｉmax以下にインダクタリップル電流Ｉrmsが収められる。また、直流入力電圧Ｖinが１０[Ｖ]を超える（Ｖin＞１０）、つまり、入出力電圧比Ｖin／Ｖoutが５を超える（Ｖin／Ｖout＞５）入力電圧範囲ｗ２では、制御部２により、インダクタンス値２．２[μＨ]の特性線３２で表される低い方のインダクタリップル電流Ｉrmsが選択され、０．５[Ａ]の許容リップル電流値Ｉmax以下にインダクタリップル電流Ｉrmsが収まる。したがって、いずれの直流入力電圧Ｖinにおいても、制御部２によるインダクタＬ１のインダクタンス値切替により、許容リップル電流値Ｉmax以下にインダクタリップル電流Ｉrmsが抑制される。
【００３５】
リップルを抑えるため、コンデンサＣ１には低ＥＳＲのセラミックコンデンサ等が用いられるが、電圧制御モードでＤＣ／ＤＣコンバータ１を動作させる場合、低ＥＳＲによりＤＣ／ＤＣコンバータ１が前述したように異常発振する可能性がある。このため、ＤＣ／ＤＣコンバータ１には位相補償回路３が設けられているが、インダクタＬ１のインダクタンス値が変わる場合には、同時にＬＣフィルタの共振周波数も変動するため、位相補償回路３を構成するコンデンサＣ11〜Ｃ13や抵抗Ｒ１〜Ｒ４を最適な値に変更する必要がある。しかし、本実施形態による降圧型ＤＣ／ＤＣコンバータ１によれば、インダクタＬ１のインダクタンス値を変えるときに、ＬＣ共振周波数ｆ0を一定に保つ容量値にコンデンサＣ１の容量値を変えることで、位相補償回路３の特性に影響を与えずに、インダクタＬ１のインダクタンス値を変えることができる。つまり、コンデンサＣ11〜Ｃ13と抵抗Ｒ１〜Ｒ４の素子定数をその都度調整することなく、入出力電圧比Ｖin／Ｖoutに応じたインダクタンス値制御が行え、最適な位相補償特性を維持しながら、ＤＣ／ＤＣコンバータ１の電力変換効率を向上させることができる。
【００３６】
また、上述したように、入力電圧Ｖinが広範囲になる場合、インダクタＬ１のインダクタンス値を調整できることが望ましく、インダクタを複数使ってインダクタンス値を調整することが考えられるが、近年、電源回路は小型化する傾向にあり、許容される基板実装面積に制約がある。しかし、本実施形態による降圧型ＤＣ／ＤＣコンバータ１によれば、インダクタＬ１がタップ付きインダクタとして１つの素子から構成されるため、インダクタＬ１が基板の実装面に占める面積が抑制され、省スペース化が図れて、ＤＣ／ＤＣコンバータ１における回路素子の高密度実装化を実現できる。
【００３７】
なお、上記実施形態では、電流エネルギを蓄えるインダクタをタップ付きインダクタＬ１とした場合について説明したが、基板実装面積に余裕がある場合には、図４（ａ）に示すように、複数のインダクタＬ２，Ｌ３によって構成するようにしてもよい。この場合、可変インダクタは、複数のインダクタＬ２，Ｌ３と、複数のインダクタＬ２，Ｌ３の直列接続個数を選択するスイッチング素子ＳＷ４とから構成される。スイッチング素子ＳＷ４はコモン端子ｃおよび切替端子ａ，ｂを有し、切替端子ａはインダクタＬ２に接続され、切替端子ｂはインダクタＬ２，Ｌ３の接続点ｄに接続される。制御部２により、コモン端子ｃが切替端子ａに切り替え接続されると、可変インダクタのインダクタンス値はＬ２＋Ｌ３となり、コモン端子ｃが切替端子ｂに切り替え接続されると、可変インダクタのインダクタンス値はＬ３となる。すなわち、本構成によれば、制御部２によるスイッチング素子ＳＷ４の切替により、インダクタＬ２，Ｌ３の直列接続個数が選択されて、可変インダクタのインダクタンス値が調節される。また、インダクタＬ２は単独でノイズ除去機能を有する。また、インダクタＬ２，Ｌ３は物理的に離れているため、放熱性が向上する。
【００３８】
また、図４（ｂ），（ｃ）に示すように、複数のインダクタＬ４，Ｌ５によって構成するようにしてもよい。この場合、可変インダクタは、複数のインダクタＬ４，Ｌ５と、複数のインダクタＬ４，Ｌ５の直列接続個数を選択するスイッチング素子ＳＷ５，ＳＷ６とから構成される。スイッチング素子ＳＷ５は単極単投入（シングルポール・シングルスロー：ＳＰＳＴ）に構成され、インダクタＬ４，Ｌ５間に設けられる。スイッチング素子ＳＷ６はコモン端子ｃおよび切替端子ａ，ｂを有し、単極双投入（シングルポール・ダブルスロー：ＳＰＤＴ）に構成される。切替端子ａはインダクタＬ４に接続され、切替端子ｂはインダクタＬ５に接続される。制御部２により、図４（ｂ）に示すように、スイッチング素子ＳＷ５が開放され、スイッチング素子ＳＷ６のコモン端子ｃが切替端子ａに切り替え接続されると、可変インダクタのインダクタンス値はＬ４となる。また、図４（ｃ）に示すように、スイッチング素子ＳＷ５が投入され、スイッチング素子ＳＷ６のコモン端子ｃが切替端子ｂに切り替え接続されると、可変インダクタのインダクタンス値はＬ４＋Ｌ５となる。すなわち、本構成によっても、制御部２によるスイッチング素子ＳＷ５，ＳＷ６の切替により、インダクタＬ４，Ｌ５の直列接続個数が選択されて、可変インダクタのインダクタンス値が可変される。また、インダクタＬ４，Ｌ５は一体型で構成されてもよい。その場合、個別の部品で構成するよりも省スペース化が可能となる。
【００３９】
また、上記の実施形態および上記の各変形例では、可変インダクタが２つのインダクタンス値を有する場合について説明したが、３つ以上、例えば図４（ｄ）に示すように、４つのインダクタンス値を有するように構成してもよい。図４（ｄ）に示すインダクタは、３つのタップｔ１，ｔ２，ｔ３を備えるタップ付きインダクタＬ６である。この場合、可変インダクタは、タップ付きインダクタＬ６とスイッチング素子ＳＷ７とから構成される。
【００４０】
スイッチング素子ＳＷ７は、単極ｎ投入（シングルポール・ｎスロー：ＳＰｎＴ（ｎ＝４））に構成され、コモン端子ｃおよび切替端子ａ，ｂ，ｄ，ｅを有する。切替端子ａはインダクタＬ61に接続され、切替端子ｂ，ｄ，ｅはそれぞれタップｔ1，ｔ２，ｔ３に接続されている。制御部２により、コモン端子ｃが切替端子ａに切り替え接続されると、可変インダクタのインダクタンス値はＬ61＋Ｌ62＋Ｌ63＋Ｌ64となり、コモン端子ｃが切替端子ｂに切り替え接続されると、可変インダクタのインダクタンス値はＬ62＋Ｌ63＋Ｌ64となる。また、コモン端子ｃが切替端子ｄに切り替え接続されると、可変インダクタのインダクタンス値はＬ63＋Ｌ64となり、コモン端子ｃが切替端子ｅに切り替え接続されると、可変インダクタのインダクタンス値はＬ64となる。スイッチング素子ＳＷ７は、タップｔ1，ｔ２，ｔ３を制御部２に応じて選択することで、可変インダクタのインダクタンス値を選択する。つまり、可変インダクタのインダクタンス値は、制御部２によるスイッチング素子ＳＷ７の切替制御により、可変される。
【００４１】
本構成によれば、直流入力電圧Ｖinを４つの区分に分けた場合、可変インダクタのインダクタンス値調整を各区分毎に細かく行え、リップル電流Ｉrmsを入出力電圧比Ｖin／Ｖoutに応じた適切な値に各区分毎に低減させることが可能になる。このため、ＤＣ／ＤＣコンバータ１の電力変換効率をより向上させることができる。
【００４２】
また、上記の実施形態では、可変コンデンサをコンデンサＣ１と可変直流電圧源Ｖｃとにより構成し、ＬＣフィルタを構成するコンデンサＣ１の容量値を、印加電圧を制御することで変えた場合について説明した。しかし、図４（ｅ）に示すように、複数のコンデンサＣ２，Ｃ２と、複数のコンデンサＣ２，Ｃ２の並列接続個数を選択するスイッチング素子ＳＷ８とから、可変コンデンサを構成するようにしてもよい。スイッチング素子ＳＷ８は単極双投入（シングルポール・ダブルスロー：ＳＰＤＴ）に構成される。本構成によれば、制御部２によるスイッチング素子ＳＷ８の切替により、コンデンサＣ２，Ｃ２の並列接続個数が選択されて、可変コンデンサの容量値が調節される。すなわち、制御部２によってスイッチング素子ＳＷ８が図示するように開放されると、可変コンデンサの容量値はＣ２になる。また、スイッチング素子ＳＷ８が投入されると、可変コンデンサの容量値はＣ２＋Ｃ２になる。また、コンデンサＣ２は単独でノイズ除去機能を有する。
【００４３】
また、上記の実施形態および上記の変形例では、可変コンデンサが２つの容量値を有する場合について説明したが、３つ以上の容量値を有するように構成してもよい。本構成によれば、直流入力電圧Ｖinを３つ以上の区分に分けた場合、可変コンデンサの容量値調整を各区分毎に細かく行え、切り替えられるインダクタのインダクタンス値に応じて正確にＬＣ共振周波数を一定に保ち、最適な位相補償特性を適切に維持させることが可能になる。
【産業上の利用可能性】
【００４４】
上記の実施形態では、本発明による電圧変換器を降圧型ＤＣ／ＤＣコンバータに適用した場合について説明したが、電流エネルギを蓄えるインダクタを備える昇降圧型ＤＣ／ＤＣコンバータにも同様にして適用することができる。昇降圧型ＤＣ／ＤＣコンバータの場合、例えば、直流入力電圧Ｖinは０．５〜２０[Ｖ]、直流出力電圧Ｖoutは２[Ｖ]に設定することができる。この構成において、例えば、直流入力電圧Ｖinが１[Ｖ]で、２[Ｖ]の直流出力電圧Ｖoutに昇圧する場合、入出力電圧比Ｖin／Ｖoutは５以下の２となる。したがって、上記実施形態のように、可変インダクタのインダクタンス値を小さくする制御を制御部によって行うことで、インダクタの交流抵抗Ｒacおよび直流抵抗Ｒdcも小さくなる。このため、インダクタロスが低減され、昇降圧型ＤＣ／ＤＣコンバータの電力変換効率を向上させることができる。また、直流入力電圧Ｖinが２０[Ｖ]で、２[Ｖ]の直流出力電圧Ｖoutに降圧する場合、入出力電圧比Ｖin／Ｖoutは５を超える２０となる。したがって、上記実施形態のように、可変インダクタのインダクタンス値を大きくする制御を制御部によって行うことで、リップル電流・リップル電圧が抑制され、昇降圧型ＤＣ／ＤＣコンバータの電力変換効率を向上させることができる。【００４５】
また、本発明による電圧変換器は、上記の昇降圧型ＤＣ／ＤＣコンバータに限らず、昇圧型ＤＣ／ＤＣコンバータや、ＳＰＩＣ（セピック）コンバータ、Ｃｕｋ（チューク）コンバータ、Ｚｅｔａ（ジータ）コンバータ等にも同様にして適用することができる。これら各コンバータに本発明による電圧変換器を適用する場合においても、上記実施形態と同様に、低負荷から高負荷にわたる広範囲の負荷に対して、電力変換効率を向上させることが可能な電圧変換器を構成することができる。
【符号の説明】
【００４６】
１…降圧型ＤＣ／ＤＣコンバータ
２…制御部
３…位相補償回路
４…エラーアンプ
５…ＩＣ
ＳＷ１〜ＳＷ８…スイッチング素子
Ｌ１〜Ｌ６…インダクタ
Ｃ１，Ｃ２，Ｃ11〜Ｃ13…コンデンサ
Ｒ１〜Ｒ４…抵抗
【図１】
2019188029.tif 000008
【図２】
2019188029.tif 000009
【図３】
2019188029.tif 000010
【図４】
2019188029.tif 000011
【国際調査報告】
2019188029.tif 000012
2019188029.tif 000013
2019188029.tif 000014
2019188029.tif 000015