(57)【要約】  回路基板にセラミック板状部材を実装する工程において、セラミック板状部材が倒れることがない、製造が容易で生産性の高い電子回路モジュールの製造方法を提供する。  樹脂層６を備えたセラミック板状部材２を、回路基板１１の主面に、回路基板１１の主面とセラミック板状部材２の主面とが垂直となるように実装する工程と、回路基板１１に実装されたセラミック板状部材２の主面から、樹脂層６を除去する工程と、を備えるようにする。実装する工程において、セラミック板状部材２は、樹脂層６に支えられるため倒れることがない。
2018207682.tif 000002
【特許請求の範囲】
【請求項１】
回路基板と、
前記回路基板に実装されたセラミック板状部材と、を備えた電子回路モジュールの製造方法であって、
焼成によりマザーセラミック基板を作製する工程と、
前記マザーセラミック基板の少なくとも一方の主面に、樹脂層を形成する工程と、
前記樹脂層が形成されたマザーセラミック基板を、前記樹脂層と前記マザーセラミック基板との積層方向に切断し、前記樹脂層を備えた個々の前記セラミック板状部材を作製する工程と、
前記樹脂層を備えた前記セラミック板状部材を、前記回路基板の主面に、前記回路基板の主面と前記セラミック板状部材の主面とが垂直となるように実装する工程と、
前記回路基板に実装された前記セラミック板状部材の主面から、前記樹脂層を除去する工程と、を備えた電子回路モジュールの製造方法。
【請求項２】
前記マザーセラミック基板の少なくとも一方の主面に、さらに導電性シールド層を形成する工程を備える、請求項１に記載された電子回路モジュールの製造方法。
【請求項３】
前記樹脂層を形成する工程の前に、前記導電性シールドを形成する工程を備え、前記導電性シールド層に前記樹脂層を形成する、請求項２に記載された電子回路モジュールの製造方法。
【請求項４】
前記マザーセラミック基板に形成された前記導電性シールド層の主面に、さらにグラファイト層を形成する工程を備える、請求項２または３に記載された電子回路モジュールの製造方法。
【請求項５】
前記樹脂層を形成する工程の前に、前記グラファイト層を形成する工程を備え、前記グラファイト層に前記樹脂層を形成する、請求項４に記載された電子回路モジュールの製造方法。
【請求項６】
前記マザーセラミック基板が、複数のセラミック層が積層された多層基板である、請求項１ないし５のいずれか１項に記載された電子回路モジュールの製造方法。
【請求項７】
前記マザーセラミック基板の材質が、磁性セラミックである、請求項１ないし６のいずれか１項に記載された電子回路モジュールの製造方法。
【請求項８】
前記基板に実装された前記セラミック板状部材が、ケースの外周部材、または、ケースの内部に設けられた間仕切りである、請求項１ないし７のいずれか１項に記載された電子回路モジュールの製造方法。
【請求項９】
前記マザーセラミック基板を作製する工程において、前記マザーセラミック基板に導電性ビアが形成され、
前記マザーセラミック基板を個々の前記セラミック板状部材に切断することにより、前記セラミック板状部材の、前記回路基板に実装される端面、および、前記回路基板に実装される端面と反対側の端面の、少なくとも一方に、前記導電性ビアの断面が露出する、請求項１ないし８のいずれか１項に記載された電子回路モジュールの製造方法。
【請求項１０】
前記セラミック板状部材の、前記回路基板に実装される端面と、前記回路基板に実装される端面と反対側の端面との両方に、それぞれ、別々の前記導電性ビアの断面が露出し、
前記マザーセラミック基板を作製する工程において、別々の前記導電性ビア同士を接続する配線電極が、前記マザーセラミック基板に形成される、請求項９に記載された電子回路モジュールの製造方法。
【請求項１１】
焼成により前記マザーセラミック基板を作製する前の未焼成マザーセラミック基板の主面、または、焼成により前記マザーセラミック基板を作製した後の前記マザーセラミック基板の主面に、両主面間を貫通するスリット、および、一方の主面に開口する溝の少なくとも一方を形成する工程を、さらに備えることにより、
個々に切断された前記セラミック板状部材に、前記スリットおよび前記溝の少なくとも一方が形成され、
前記セラミック板状部材を前記回路基板に実装する工程では、
前記スリットまたは前記溝の部分で前記セラミック板状部材を折り曲げたうえで、前記セラミック板状部材を前記基板に実装する、請求項１ないし１０のいずれか１項に記載された電子回路モジュールの製造方法。
【請求項１２】
前記スリットの対向する内壁面同士、または、前記溝の対向する内壁面同士が、９０°の傾きをもって対向している、請求項１１に記載された電子回路モジュールの製造方法。
【請求項１３】
前記回路基板に実装された前記セラミック板状部材の主面から前記樹脂層を除去する工程が、前記セラミック板状部材の主面に形成された長尺状の前記樹脂層を、一方の端部から、連続的に剥離するものである、請求項１ないし１２のいずれか１項に記載された電子回路モジュールの製造方法。
【請求項１４】
主面を有する回路基板と、
前記回路基板の前記主面に実装された電子部品と、
前記回路基板の前記主面に実装され、かつ、前記電子部品を囲むように実装された壁部と、を備えた電子回路モジュールであって、
前記壁部は、前記回路基板の前記主面側において前記主面と対向する底面と、該底面と対向する天面と、該底面と該天面とを連接する複数の側面と、を備え、
前記壁部は、複数のセラミック層が積層された多層構造を有し、
前記壁部の前記側面は、前記回路基板の前記主面と垂直である、電子回路モジュール。
【請求項１５】
前記壁部は、前記複数のセラミック層の積層方向において対向する一対の前記側面の少なくとも一方に導電性シールド層を備える、請求項１４に記載の電子回路モジュール。
【請求項１６】
前記導電性シールド層上に、さらにグラファイト層を備える、請求項１５に記載の電子回路モジュール。
【請求項１７】
前記複数のセラミック層は、磁性フェライトを含む、請求項１４ないし１６のいずれか１項に記載の電子回路モジュール。
【請求項１８】
前記壁部が、ケースの外周部材、または、ケースの内部に設けられた間仕切りである、請求項１４ないし１７のいずれか１項に記載の電子回路モジュール。
【請求項１９】
前記壁部は、導電性ビアを有し、
前記壁部の、前記底面および前記天面の少なくとも一方に、前記導電性ビアの断面が露出する、請求項１４ないし１８のいずれか１項に記載の電子回路モジュール。
【請求項２０】
前記壁部の、前記底面および前記天面の両方に、それぞれ、別々の前記導電性ビアの断面が露出し、
前記壁部は、別々の前記導電性ビア同士を接続する配線電極を備える、請求項１９に記載の電子回路モジュール。
【請求項２１】
複数の前記壁部を有し、
複数の前記壁部は、それぞれ平面視で異なる方向に延びる部分を有し、それぞれの前記壁部の端部において互いに接触する、請求項１４ないし２０のいずれか１項に記載の電子回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板の主面に対して垂直に実装されたセラミック板状部材を備えた電子回路モジュールの製造方法に関し、さらに詳しくは、回路基板にセラミック板状部材を実装する工程において、セラミック板状部材が倒れることを抑制できるため、製造が容易で生産性の高い電子回路モジュールの製造方法に関する。
【背景技術】
【０００２】
特許文献１（特開２００４-１４００３５号公報）に、電子機器に広く使用されている、一般的な電子回路モジュールが開示されている。図１５に、特許文献１に開示された電子回路モジュール１０００を示す。【０００３】
電子回路モジュール１０００は、回路基板１０１を備えている。【０００４】
回路基板１０１の主面に、金属製のシールド部材１０２、１０３が実装されている。シールド部材１０２は、ケースの外周部材（ケース本体）である。シールド部材１０３は、ケースの内部に設けられた間仕切りである。外周部材は、ケースの内側と外側との間をノイズが透過するのを抑制する。間仕切りは、間仕切りの両主面間をノイズが透過するのを抑制する。電子回路モジュール１０００は、シールド部材１０２、１０３にマグネシウム合金を使用したことを特徴としているが、一般的な電子回路モジュールでは、シールド部材１０２、１０３に鉄、アルミニウムなどを使用する場合が多い。【０００５】
電子回路モジュール１０００は、シールド部材１０２、１０３によって、複数の実装領域１０４に区画されている。各実装領域１０４の回路基板１０１の主面に、電子部品１０５が実装されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４-１４００３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電子回路モジュール１０００には、シールド部材１０２、１０３が金属製であり、電子部品１０５を近接して実装すると短絡してしまう虞があるため、電子部品１０５をシールド部材１０２、１０３から一定の距離を隔てて実装しなければならないという問題があった。その結果、電子回路モジュール１０００は、実装領域１０４に無駄なデッドスペースが発生し、大型化してしまうという問題があった。【０００８】
また、電子回路モジュール１０００は、シールド部材１０２、１０３が金属製の構造体であり、ある程度大きな厚みを必要とするため、シールド部材１０２、１０３の厚みが実装領域１０４を狭めているという問題もあった。【０００９】
そこで、本件出願人は、電子回路モジュールのケースの外周部材や、ケースの内部に設けられた間仕切りに、厚みの小さなセラミック板状部材を使用することを検討した。ノイズの透過を抑制するシールド性が必要である場合は、主面に導電性シールド層を形成すれば良い。導電性シールド層を形成した場合においても、導電性シールド層を形成していない主面に対しては、短絡の虞が抑制されているため、電子部品を近接させて実装することができる。そのため、実装領域に無駄なデッドスペースが発生せず、電子回路モジュールの小型化をはかることができる。【００１０】
しかしながら、この方法には、セラミック板状部材の厚みが小さいため、回路基板の主面にセラミック板状部材を実装する工程が難しいという問題があった。【００１１】
すなわち、セラミック板状部材の回路基板への実装は、接着剤によっておこなうか、あるいは、セラミック板状部材の回路基板と接する端面に予め電極を形成しておき、はんだ付けや、導電性接着剤によっておこなうが、この工程において厚みの小さいセラミック板状部材が倒れてしまい、セラミック板状部材を回路基板に良好に実装することができないという問題があった。この結果、ケースの外周部材や、ケースの内部に設けられた間仕切りに、セラミック板状部材を使用した電子回路モジュールは、製造が難しく、かつ、良品率が低いため、生産性が低いという問題があった。
【課題を解決するための手段】
【００１２】
本発明は上述した従来の問題を解決するためになされたものであり、その手段として本発明の電子回路モジュールの製造方法は、回路基板と、回路基板に実装されたセラミック板状部材と、を備えた電子回路モジュールの製造方法であって、焼成によりマザーセラミック基板を作製する工程と、マザーセラミック基板の少なくとも一方の主面に、樹脂層を形成する工程と、樹脂層が形成されたマザーセラミック基板を、樹脂層とマザーセラミック基板との積層方向に切断し、樹脂層を備えた個々のセラミック板状部材を作製する工程と、樹脂層を備えたセラミック板状部材を、回路基板の主面に、回路基板の主面とセラミック板状部材の主面とが垂直となるように実装する工程と、回路基板に実装されたセラミック板状部材の主面から、樹脂層を除去する工程と、を備えている。【００１３】
すなわち、本発明の電子回路モジュールの製造方法は、セラミック板状部材を回路基板に実装する工程においては、セラミック板状部材に形成された樹脂層で支えることによって、厚みの小さいセラミック板状部材を倒れないようにして回路基板に実装し、実装後に、不要となった樹脂層をセラミック板状部材から除去するようにした。【００１４】
マザーセラミック基板の少なくとも一方の主面に、さらに導電性シールド層を形成する工程を備えることが好ましい。この場合には、導電性シールド層によって、セラミック板状部材に、両主面間をノイズが透過するのを抑制する機能をもたせることができる。なお、マザーセラミック基板の同一の主面に、樹脂層と導電性シールド層との両方を形成する場合は、マザーセラミック基板に導電性シールド層を形成し、導電性シールド層に樹脂層を形成する。なお、樹脂層と導電性シールド層とは、マザーセラミック基板の同一の主面に形成する必要はなく、マザーセラミック基板の一方の主面に樹脂層を形成し、マザーセラミック基板の他方の主面に導電性シールド層を形成するようにしても良い。【００１５】
マザーセラミック基板に形成された導電性シールド層の主面に、さらにグラファイト層を形成する工程を備えるようにしても良い。この場合には、グラファイト層の極めて高い放熱効果により、セラミック板状部材（導電性シールド層）が高熱になるのを抑制することができる。なお、マザーセラミック基板の同一の主面に、樹脂層とグラファイト層との両方を形成する場合は、導電性シールド層にグラファイト層を形成し、グラファイト層に樹脂層を形成することが好ましい。【００１６】
マザーセラミック基板が、複数のセラミック層が積層された多層基板であることが好ましい。この場合には、マザーセラミック基板（セラミック板状部材）の厚みを、容易に、任意の値に設定することができる。また、マザーセラミック基板（セラミック板状部材）の内部に、配線電極を形成することができる。ただし、マザーセラミック基板は、多層基板には限定されず、単層基板であっても良い。【００１７】
マザーセラミック基板の材質が、磁性セラミック、たとえば磁性フェライトセラミックであることも好ましい。この場合には、磁性セラミックからなるセラミック板状部材によって、両主面間を低周波ノイズが透過するのを抑制することができる。【００１８】
セラミック板状部材によって、たとえば、ケースの外周部材や、ケースの内部に設けられた間仕切りを構成することができる。すなわち、セラミック板状部材によって、電子回路モジュールのケースの外周部材やケースの間仕切りなどの壁部を構成することができる。【００１９】
マザーセラミック基板を作製する工程において、マザーセラミック基板に導電性ビアが形成され、マザーセラミック基板を個々のセラミック板状部材に切断することにより、セラミック板状部材の、回路基板に実装される端面、および、回路基板に実装される端面と反対側の端面の、少なくとも一方に、導電性ビアの断面が露出することが好ましい。この場合には、セラミック板状部材の回路基板に実装される端面に露出した導電性ビアを、はんだや、導電接着剤により、回路基板の主面に形成された実装用電極に接合することによって、セラミック板状部材を回路基板に実装することができる。また、回路基板に実装される端面と反対側の端面に露出した導電性ビアに、はんだや、導電接着剤により、金属製の蓋部材や、導電性シールド層が形成されたセラミック板状部材からなる蓋部材を取付けることができる。【００２０】
この場合において、セラミック板状部材の、回路基板に実装される端面と、回路基板に実装される端面と反対側の端面との両方に、それぞれ、別々の導電性ビアの断面が露出し、マザーセラミック基板を作製する工程において、別々の導電性ビア同士を電気的に接続する配線電極が、マザーセラミック基板に形成されることも好ましい。この場合には、セラミック板状部材に形成された導電性ビア、配線電極、導電性ビアを経由して、金属製の蓋部材や、セラミック板状部材に導電性シールド層が形成された蓋部材の導電性シールド層を、回路基板のグランド電極に接地させることができる。この結果、金属製の蓋部材や、セラミック板状部材に導電性シールド層が形成された蓋部材の導電性シールド層の、シールド効果を向上させることができる。【００２１】
焼成によりマザーセラミック基板を作製する前の未焼成マザーセラミック基板の主面、または、焼成によりマザーセラミック基板を作製した後のマザーセラミック基板の主面に、両主面間を貫通するスリット、および、一方の主面に開口する溝の少なくとも一方を形成する工程を、さらに備え、個々に切断されたセラミック板状部材に、スリットおよび溝の少なくとも一方を形成し、セラミック板状部材を回路基板に実装する工程では、スリットまたは溝の部分でセラミック板状部材を折り曲げたうえで、セラミック板状部材を基板に実装することも好ましい。この場合には、セラミック板状部材を回路基板に実装する工程が、さらに容易になる。また、回路基板に、セラミック板状部材を、複雑な形状（たとえば５角形以上の多角形）に実装することが容易になる。【００２２】
スリットの対向する内壁面同士、または、溝の対向する内壁面同士が、９０°の傾きをもって対向していることが好ましい。この場合には、セラミック板状部材の内壁面同士がぶつかって折り曲げできない事態を防ぐことができ、セラミック板状部材を、容易に、直角（９０°）に折り曲げることができる。また、セラミック板状部材の折り曲げた部分に、隙間が形成されてしまうことを防ぐことができる。なお、これはセラミック板状部材を９０°に折り曲げる場合であり、折り曲げる角度にあわせて溝の対向する内壁面同士の傾きを設定することで、複雑な形状に実装することが容易になる。【００２３】
回路基板に実装されたセラミック板状部材の主面から樹脂層を除去する工程が、セラミック板状部材の主面に形成された長尺状の樹脂層を、一方の端部から、連続的に剥離するものとすることができる。この場合には、セラミック板状部材の主面から、樹脂層を容易に除去することができる。ただし、樹脂層の除去方法はこの方法には限定されず、溶剤によって溶かす方法や、熱を加えて消失させる方法を採用しても良い。【００２４】
また、本発明は、電子回路モジュールにも向けられる。本発明の電子回路モジュールは、上述した本発明の電子回路モジュールの製造方法によって製造することが可能である。具体的には、本発明の電子回路モジュールは、主面を有する回路基板と、回路基板の主面に実装された電子部品と、回路基板の主面に実装され、かつ、電子部品を囲むように実装された壁部と、を備えたものであって、壁部は、回路基板の主面側において主面と対向する底面と、該底面と対向する天面と、該底面と該天面とを連接する複数の側面と、を備え、壁部は、複数のセラミック層が積層された多層構造を有し、壁部の側面は、回路基板の主面と垂直であるものとする。【００２５】
壁部が、複数のセラミック層の積層方向において対向する一対の側面の少なくとも一方に導電性シールド層を備えることも好ましい。この場合には、導電性シールド層によって、セラミック板状部材に、両主面間をノイズが透過するのを抑制する機能をもたせることができる。【００２６】
導電性シールド層上に、さらにグラファイト層を備えることも好ましい。この場合には、グラファイト層の極めて高い放熱効果により、セラミック板状部材（導電性シールド層）が高熱になるのを抑制することができる。【００２７】
複数のセラミック層が、磁性フェライトを含むことも好ましい。この場合には、磁性セラミックからなるセラミック板状部材によって、両主面間を低周波ノイズが透過するのを抑制することができる。【００２８】
壁部が、ケースの外周部材、または、ケースの内部に設けられた間仕切りであることも好ましい。【００２９】
壁部が、導電性ビアを有し、壁部の、底面および天面の少なくとも一方に、導電性ビアの断面が露出することも好ましい。この場合には、セラミック板状部材の回路基板に実装される端面に露出した導電性ビアを、はんだや、導電接着剤により、回路基板の主面に形成された実装用電極に接合することによって、セラミック板状部材を回路基板に実装することができる。【００３０】
壁部の、底面および天面の両方に、それぞれ、別々の導電性ビアの断面が露出し、壁部が、別々の導電性ビア同士を接続する配線電極を備えることも好ましい。この場合には、セラミック板状部材に形成された導電性ビア、配線電極、導電性ビアを経由して、金属製の蓋部材や、セラミック板状部材に導電性シールド層が形成された蓋部材の導電性シールド層を、回路基板のグランド電極に接地させることができる。【００３１】
複数の壁部を有し、複数の壁部が、それぞれ平面視で異なる方向に延びる部分を有し、それぞれの壁部の端部において互いに接触することも好ましい。この場合には、壁部（ケースの外周部材や間仕切りなど）を閉じた構造にすることができる。
【発明の効果】
【００３２】
本発明の電子回路モジュールの製造方法によれば、回路基板にセラミック板状部材を実装する工程において、セラミック板状部材が倒れることがなく、製造が容易になり、かつ、良品率が高くなるため、電子回路モジュールの生産性が高くなる。【００３３】
本発明の電子回路モジュールは、本発明の電子回路モジュールの製造方法によって、容易に製造することが可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明の電子回路モジュールの製造方法によって製造することができる電子回路モジュール１００を示す分解斜視図である。
【図２】本発明の電子回路モジュールの製造方法によって製造することができる、別の電子回路モジュール２００を示す分解斜視図である。
【図３】本発明の電子回路モジュールの製造方法によって製造することができる、さらに別の電子回路モジュール３００を示す分解斜視図である。
【図４】電子回路モジュール１００に使用したセラミック板状部材２を示す斜視図である。
【図５】図５（Ａ）〜（Ｃ）は、それぞれ、第１実施形態にかかる電子回路モジュールの製造方法において実施する工程を示す斜視図である。
【図６】図６（Ｄ）〜（Ｆ）は、図５（Ｃ）の続きであり、それぞれ、第１実施形態にかかる電子回路モジュールの製造方法において実施する工程を示す斜視図である。
【図７】図７（Ｇ）〜（Ｉ）は、図６（Ｆ）の続きであり、それぞれ、第１実施形態にかかる電子回路モジュールの製造方法において実施する工程を示す斜視図である。
【図８】図８（Ａ）は、第２実施形態にかかる電子回路モジュールの製造方法において実施する工程を示す斜視図である。
【図９】図９（Ｂ）は、図８（Ａ）の続きであり、第２実施形態にかかる電子回路モジュールの製造方法において実施する工程を示す斜視図である。
【図１０】図１０（Ｃ）、（Ｄ）は、図９（Ｂ）の続きであり、それぞれ、第２実施形態にかかる電子回路モジュールの製造方法において実施する工程を示す斜視図である。
【図１１】図１１（Ｅ）、（Ｆ）は、図１０（Ｄ）の続きであり、それぞれ、第２実施形態にかかる電子回路モジュールの製造方法において実施する工程を示す斜視図である。
【図１２】図１２（Ａ）、（Ｂ）は、それぞれ、第３実施形態にかかる電子回路モジュールの製造方法において実施する工程を示す斜視図である。
【図１３】図１３（Ｃ）、（Ｄ）は、図１２（Ｂ）の続きであり、それぞれ、第３実施形態にかかる電子回路モジュールの製造方法において実施する工程を示す斜視図である。
【図１４】図１４（Ｅ）、（Ｆ）は、図１３（Ｄ）の続きであり、それぞれ、第３実施形態にかかる電子回路モジュールの製造方法において実施する工程を示す斜視図である。
【図１５】図１５（Ａ）、（Ｂ）は、それぞれ、第４実施形態にかかる電子回路モジュールの製造方法において実施する工程を示す斜視図である。
【図１６】特許文献１に開示された電子回路モジュール１０００を示す分解斜視図である。
【発明を実施するための形態】
【００３５】
以下、図面とともに、本発明を実施するための形態について説明する。
【００３６】
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、実施形態の理解を助けるためのものであり、必ずしも厳密に描画されていない場合がある。たとえば、描画された構成要素ないし構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
【００３７】
［第１実施形態］
図１〜図３に、それぞれ、第１実施形態にかかる電子回路モジュールの製造方法によって製造された電子回路モジュール１００、２００、３００を示す。なお、図１〜図３は、それぞれ、蓋部材５を取り外して示した分解斜視図である。
【００３８】
図１に示すように、電子回路モジュール１００は、回路基板１を備えている。回路基板１の材質は任意であり、たとえば、セラミックまたは樹脂によって作製されている。回路基板１の構造も任意であり、多層基板であっても良いし、単層基板であっても良い。
【００３９】
回路基板１の下側主面には、電子回路モジュール１００を電子機器の回路基板などに実装するために使用する、外部電極（不図示）が形成されている。回路基板１の上側主面には、後述する電子部品４を実装するために使用する、実装用電極（不図示）が形成されている。外部電極と実装用電極とが、回路基板１の内部に形成された所定の回路配線によって電気的に接続されている。
【００４０】
回路基板１の上側主面の外周に、ケースの外周部材として、４つのセラミック板状部材２が実装されている。図４に、セラミック板状部材２を拡大して示す。セラミック板状部材２は、３層のセラミック層２ａ、２ｂ、２ｃが積層された多層構造からなる。セラミック板状部材２の一方の主面に、導電性シールド層３が形成されている。導電性シールド層３はグランド電位に接続されることが好ましい。
【００４１】
セラミック板状部材２の材質は、セラミックであれば任意であるが、本実施形態においては磁性セラミック（磁性フェライトセラミック）を使用した。また、セラミック板状部材２の寸法も任意であるが、本実施形態においては、セラミック板状部材２の厚みを１００μｍ、セラミック板状部材２の高さを７００μｍとした。なお、各セラミック板状部材２の長さは、回路基板１の外周寸法に合わせた。
【００４２】
導電性シールド層３の材質も任意であるが、本実施形態においては、銅を主成分とする金属（合金の場合を含む）を使用した。また、導電性シールド層３の厚みも任意であるが、本実施形態においては２０μｍとした。なお、導電性シールド層３の表面に、ニッケル、パラジウム、金などのめっきを施しても良い。
【００４３】
図１に示すように、セラミック板状部材２は、導電性シールド層３が形成された側の主面を外側にして、回路基板１の上側主面の外周に実装されている。セラミック板状部材２の回路基板１への実装は、たとえば、接着剤によっておこなわれている。ただし、セラミック板状部材２の回路基板１と接する端面に予め電極（たとえば導電性ビア）を形成しておき、形成された電極を、回路基板１の上側主面に形成された実装用電極に、はんだ付けや、導電性接着剤によって接合するようにしても良い。なお、実装用電極をグランド電極とし、導電性シールド層３をこのグランド電極に接続するようにしても良い。
【００４４】
隣接するセラミック板状部材２は、それぞれ平面視で異なる方向に延びており、それぞれの端部において互いに接触している。すなわち、セラミック板状部材２で構成されるケースの外周部材（壁部）は、閉じた構造になっている。
【００４５】
セラミック板状部材２からなるケースの外周部材で囲まれた、回路基板１の上側主面の実装領域に、複数の電子部品４が実装されている。電子部品４は、回路基板１の上側主面に形成された実装用電極に、はんだ付けによって実装されている。
【００４６】
セラミック板状部材２からなるケースの外周部材の上側端面に、金属製の蓋部材５が接合されている。蓋部材５の接合は、たとえば、接着剤によっておこなわれている。ただし、セラミック板状部材２の上側端面に予め電極（たとえば導電性ビア）を形成しておき、形成された電極に、はんだ付けや、導電性接着剤によって、蓋部材５を接合しても良い。また、蓋部材５は、金属製ではなく、セラミック板状部材２と同じように、セラミックの主面に導電性シールド層が形成されたものであっても良い。
【００４７】
電子回路モジュール１００は、（１）導電性シールド層３が形成されたセラミック板状部材２によってケースの外周部材が構成され、さらにケースの外周部材の上側端面に金属製の蓋部材５が接合されていることと、（２）セラミック板状部材２が、磁性セラミックによって作製されていることとによって、外部と、電子部品４が実装されている実装領域との間のノイズの透過が抑制されている。セラミック板状部材２に形成された導電性シールド層３は、主に、高周波ノイズの透過を抑制する。磁性セラミックからなるセラミック板状部材２は、主に、低周波ノイズの透過を抑制する。
【００４８】
また、電子回路モジュール１００は、セラミック板状部材２の、導電性シールド層３が形成された側の主面を外側にし、導電性シールド層３が形成されていない側の主面を内側（電子部品４が実装される実装領域側）にして、ケースの外周部材を構成しており、短絡の虞が抑制されているため、電子部品４をセラミック板状部材２に近接して実装することができる。この結果、電子回路モジュール１００は、実装領域に無駄なデッドスペースが発生せず、小型化がはかられている。
【００４９】
図２に、電子回路モジュール１００の変形例である、電子回路モジュール２００を示す。電子回路モジュール２００は、電子回路モジュール１００に構成を追加した。具体的には、電子回路モジュール２００は、ケースの内部に間仕切りＸが追加されている。電子回路モジュール２００は、間仕切りＸに、一方の主面に導電性シールド層３が形成されたセラミック板状部材２を使用した。電子回路モジュール２００は、間仕切りＸの両主面間のノイズの透過が抑制されている。また、たとえばセラミック板状部材２を導電性シールド層３が内側になるよう２枚張り合わせた場合には、電子部品４と短絡する虞を抑制することができる。
【００５０】
図３に、電子回路モジュール１００のもう１つの変形例である、電子回路モジュール３００を示す。電子回路モジュール３００も、電子回路モジュール１００に構成を追加した。具体的には、電子回路モジュール３００は、ケースの内部に間仕切りＹが追加されている。電子回路モジュール３００は、間仕切りＹに、導電性シールド層３が形成されていないセラミック板状部材２を使用した。そのため短絡の虞が抑制されており、電子部品４を間仕切りＹに近接させて実装することができる。したがって、ケース内の実装領域に無駄なデッドスペースが発生しない。なお、間仕切りＹは、導電性シールド層３がないため高周波ノイズの透過は抑制できないが、磁性セラミックを含むセラミック板状部材２によって、低周波ノイズの透過が抑制されている。なお、導電性シールド層３が形成されていないセラミック板状部材２は、後述する、未焼成マザーセラミック基板１２’の一方の主面に銅ペーストを塗布する工程を省略することにより、作製することができる。
【００５１】
次に、図５（Ａ）〜図７（Ｉ）を参照して、第１実施形態にかかる電子回路モジュールの製造方法について説明する。第１実施形態にかかる電子回路モジュールの製造方法によって、上述した、電子回路モジュール１００、２００、３００などを製造することができる。
【００５２】
まず、図５（Ａ）に示すように、セラミックグリーンシート１２ａ’、１２ｂ’、１２ｃ’を用意する。本実施形態においては、セラミックグリーンシート１２ａ’、１２ｂ’、１２ｃ’に、酸化鉄を主成分とし、亜鉛、ニッケルおよび銅のうち少なくとも１つ以上を含むフェライトを用いる。より具体的には、上記フェライトの粉末と、バインダーと、溶剤とを混合してセラミックスラリーを作製し、作製したセラミックスラリーを、たとえばドクターブレード法によってフィルム上に塗布し、セラミックグリーンシート１２ａ’、１２ｂ’、１２ｃ’を得る。
【００５３】
次に、図５（Ｂ）に示すように、セラミックグリーンシート１２ａ’、１２ｂ’、１２ｃ’を積層し、加圧および加熱して、未焼成マザーセラミック基板１２’を得る。
【００５４】
次に、未焼成マザーセラミック基板１２’の一方の主面に銅ペーストを塗布したうえで、全体を焼成して、図５（Ｃ）に示すように、一方の主面に導電性シールド層１３が形成されたマザーセラミック基板１２を得る。マザーセラミック基板１２は、マザーセラミック層１２ａ、１２ｂ、１２ｃが積層されたものからなる。必要に応じて、導電性シールド層１３の表面に、電解めっきにより、第１層としてニッケルめっき層を形成し、第２層としてパラジウムめっき層または金めっき層を形成する。
【００５５】
次に、図６（Ｄ）に示すように、導電性シールド層１３が形成されたマザーセラミック基板１２を、樹脂層１６に貼着する。本実施形態においては、樹脂層１６に、上側主面に弱い粘着性が付与された、厚み６００μｍのＰＥＴ（Polyethylene terephthalate；ポリエチレンテレフタラート）を用いる。なお、樹脂層１６の材質および厚みは任意であり、上記の内容には限定されない。
【００５６】
次に、図６（Ｅ）に示すように、導電性シールド層１３、マザーセラミック基板１２、樹脂層１６を、一点鎖線で示す矢印Ｚの部分で切断する。すなわち、樹脂層１６とマザーセラミック基板１２との積層方向に切断する。この結果、図６（Ｆ）に示すように、一方主面に個々に切断された導電性シールド層３が形成され、他方主面に個々に切断された樹脂層６が形成された、セラミック板状部材２を得ることができる。なお、図６（Ｆ）に示すセラミック板状部材２は、切断後に、セラミック板状部材２の長さ方向を軸にして９０°回転させた状態で示している。
【００５７】
セラミック板状部材２の厚みは１００μｍである。導電性シールド層３の厚みは２０μｍである。樹脂層１６の厚みは６００μｍである。すなわち、セラミック板状部材２と導電性シールド層３と樹脂層１６との合計厚みは７２０μｍである。一方、セラミック板状部材２（導電性シールド層３、樹脂層１６）の高さは、７００μｍである。なお、セラミック板状部材２（導電性シールド層３、樹脂層１６）の長さは、必要に応じて、適宜、選定する。なお、セラミック板状部材２の厚みと樹脂層１６の厚みを足した長さがセラミック板状部材２の高さよりも長いことが望ましい。そうすることで安定してセラミック板状部材２をマザー回路基板１１に実装することができる。ここで、セラミック板状部材の高さとは、導電性シールド層１３、マザーセラミック基板１２、樹脂層１６を切断した際の幅である。
【００５８】
次に、図７（Ｇ）に示すように、一方主面に導電性シールド層３が形成され、他方主面に樹脂層１６が形成されたセラミック板状部材２を、マザー回路基板１１に実装する。マザー回路基板１１は、多数の電子回路モジュール１００を一括するために、多数の回路基板１がマトリックス状に配置されたものからなる。マザー回路基板１１は、図示を省略しているが、下側主面に電子回路モジュール１００を電子機器の回路基板などに実装するために使用する外部電極が形成されるとともに、上側主面に電子部品４を実装するための実装用電極が形成され、外部電極と実装用電極とが電気的に接続されている。
【００５９】
セラミック板状部材２のマザー回路基板１１への実装は、たとえば、接着剤によっておこなう。ただし、セラミック板状部材２の下側端面に予め電極（たとえば導電性ビア）が形成されている場合は、形成された電極を、マザー回路基板１１の上側主面に形成された実装用電極に、はんだ付けや、導電性接着剤によって接合しても良い。
【００６０】
セラミック板状部材２をマザー回路基板１１へ実装する工程においては、厚み６００μｍの樹脂層６が、厚み１００μｍのセラミック板状部材２（主面に厚み２０μｍの導電性シールド層３が形成されたもの）を支えるため、セラミック板状部材２が倒れることがない。したがって、セラミック板状部材２をマザー回路基板１１へ実装する工程は、極めて容易である。また、実装後は、マザー回路基板１１の主面に対して、セラミック板状部材２の主面が正確に垂直になる。
【００６１】
マザー回路基板１１に必要なセラミック板状部材２の実装を終えた後に、図７（Ｈ）に示すように、セラミック板状部材２から、長尺状の樹脂層６を一方の端部から連続的に剥離し、図７（Ｉ）に示すように、マザー回路基板１１の主面にセラミック板状部材２（主面に導電性シールド層３が形成されたもの）のみを残す。
【００６２】
次に、図示を省略するが（以下の説明において同じ）、マザー回路基板１１の上側主面に電子部品４を実装する。なお、セラミック板状部材２の実装を、はんだ付けや導電性接着剤によっておこなう場合は、セラミック板状部材２の実装と電子部品４の実装とを同時におこなっても良い。
【００６３】
次に、セラミック板状部材２と電子部品４とが実装されたマザー回路基板１１を、個々の回路基板１に切断する。
【００６４】
最後に、セラミック板状部材２（ケースの外周部材）の上側端面に、金属製の蓋部材５を接合して、電子回路モジュール１００を完成させる。
【００６５】
［第２実施形態］
図８（Ａ）〜図１１（Ｆ）に、第２実施形態にかかる電子回路モジュールの製造方法について説明する。なお、第２実施形態で作製されるセラミック板状部材２は、回路基板１と接合する下側端面と、蓋部材５を接合する上側端面に、それぞれ、導電性ビア７が形成されている。そして、上下の導電性ビア７同士が、セラミック板状部材２の内部に形成された配線電極８によって電気的に接続されている。
【００６６】
第２実施形態にかかる電子回路モジュールの製造方法は、第１実施形態にかかる電子回路モジュールの製造方法に、新たな工程を追加した。
【００６７】
まず、セラミックグリーンシート１２ａ’、１２ｂ’、１２ｃ’を用意する。次に、第２実施形態においては、図８（Ａ）に示すように、セラミックグリーンシート１２ｂ’ 、１２ｃ’に、導電性ビア７を形成するための貫通孔１７を形成する。貫通孔１７は、たとえば、レーザ光の照射や、金型のパンチングによっておこなう。なお、セラミックグリーンシート１２ａ’には、貫通孔は形成しない。
【００６８】
次に、図９（Ｂ）に示すように、セラミックグリーンシート１２ｂ’、１２ｃ’に形成された貫通孔１７に、導電性ペースト７’を充填する。また、同時に、セラミックグリーンシート１２ｂ’の上側主面に、導電性ペーストを印刷して、貫通孔１７に充填された導電性ペースト７’同士を繋ぐ配線電極パターン８’を形成する。なお、配線電極パターン８’同士を繋ぐ、別の配線電極パターンがさらに形成されても良い。
【００６９】
次に、図１０（Ｃ）に示すように、セラミックグリーンシート１２ａ’、１２ｂ’、１２ｃ’を積層し、加圧および加熱して、未焼成マザーセラミック基板１２’を得る。
【００７０】
次に、未焼成マザーセラミック基板１２’の一方の主面に銅ペーストを塗布したうえで、全体を焼成して、図１０（Ｄ）に示すように、一方の主面に導電性シールド層１３が形成されたマザーセラミック基板１２を得る。この結果、貫通孔１７に充填された導電性ペースト７’が焼成されて、マザーセラミック層１２ｂと１２ｃとを貫通する導電性ビア７が形成される。また、配線電極パターン８’が焼成されて、配線電極８（不図示）が形成される。
【００７１】
次に、図１１（Ｅ）に示すように、導電性シールド層１３が形成されたマザーセラミック基板１２を樹脂層１６に貼着したうえで、導電性シールド層１３、マザーセラミック基板１２、樹脂層１６を、一点鎖線で示す矢印Ｚの部分で切断する。
【００７２】
この結果、図１１（Ｆ）に示すように、一方主面に導電性シールド層３が形成され、他方主面に樹脂層６が形成された、セラミック板状部材２を得ることができる。作製されたセラミック板状部材２は、蓋部材５を接合する上側端面に導電性ビア７が形成されている。また、回路基板１と接合する下側端面に導電性ビア７（不図示）が形成されている。そして、上下の導電性ビア７同士が、セラミック板状部材２の内部に形成された配線電極８（不図示）によって電気的に接続されている。
【００７３】
次に、図示を省略するが（以下の説明において同じ）、一方主面に導電性シールド層３が形成され、他方主面に樹脂層６が形成されたセラミック板状部材２を、マザー回路基板１１に実装する。セラミック板状部材２のマザー回路基板１１への実装は、セラミック板状部材２の下側端面に断面が露出した導電性ビア７を、マザー回路基板１１の上側主面に形成された実装用電極に、はんだ付けや、導電性接着剤によって接合することによっておこなう。なお、この工程においては、樹脂層６が、セラミック板状部材２（導電性シールド層３が形成されたもの）を支えるため、セラミック板状部材２が倒れることがない。なお、この工程において、セラミック板状部材２に形成された導電性シールド層３を、マザー回路基板１１に形成されたグランド電極に接地することが好ましい。
【００７４】
次に、セラミック板状部材２から、長尺状の樹脂層６を除去する。
【００７５】
次に、マザー回路基板１１の上側主面に電子部品４を実装する。
【００７６】
次に、セラミック板状部材２と電子部品４とが実装されたマザー回路基板１１を、個々の回路基板１に切断する。
【００７７】
最後に、セラミック板状部材２（ケースの外周部材）の上側端面に、金属製の蓋部材５を接合して、電子回路モジュールを完成させる。金属製の蓋部材５のセラミック板状部材２への接合は、セラミック板状部材２の上側端面に断面が露出した導電性ビア７に、金属製の蓋部材５を、はんだ付けや、導電性接着剤によって接合することによっておこなう。なお、金属製の蓋部材５は、セラミック板状部材２の上側端面に形成された導電性ビア７と、配線電極８と、セラミック板状部材２の下側端面に形成された導電性ビア７とを経由して、回路基板１に形成されたグランド電極に接地される。
【００７８】
［第３実施形態］
図１２（Ａ）〜図１４（Ｆ）に、第３実施形態にかかる電子回路モジュールの製造方法について説明する。なお、第３実施形態で作製されるセラミック板状部材２は、一方の主面に、Ｖ字状の溝９が形成されている。  
【００７９】
第３実施形態にかかる電子回路モジュールの製造方法も、第１実施形態にかかる電子回路モジュールの製造方法に、新たな工程を追加した。
【００８０】
第３実施形態においては、まず、図１２（Ａ）に示すように、セラミックグリーンシート１２ａ’、１２ｂ’、１２ｃ’が積層されて形成された未焼成マザーセラミック基板１２’に、Ｖ字状の溝９を形成する。溝９の形成は、レーザ光の照射や、金型のパンチングによっておこなう。溝９は、セラミックグリーンシート１２ａ’側が開口され、セラミックグリーンシート１２ｃ’側が閉じた、有底構造に形成されている。また、溝９は、内壁面同士が、９０°の傾きをもって対向している。
【００８１】
なお、本実施形態では、未焼成マザーセラミック基板１２’に、有底構造の溝９を形成したが、溝９に代えて、両主面間を貫通したスリットを形成しても良い。
【００８２】
次に、図１２（Ｂ）に示すように、次に、未焼成マザーセラミック基板１２’のセラミックグリーンシート１２ｃ’側に銅ペーストを塗布したうえで、全体を焼成して、導電性シールド層１３が形成されたマザーセラミック基板１２を得る。
【００８３】
次に、図１３（Ｃ）に示すように、マザーセラミック基板１２の導電性シールド層１３が形成された側を樹脂層１６に貼着したうえで、マザーセラミック基板１２、導電性シールド層１３、樹脂層１６を、一点鎖線で示す矢印Ｚの部分で切断する。なお、本実施形態においては、樹脂層１６に、可撓性を有するものを使用する。
【００８４】
この結果、図１３（Ｄ）に示すように、一方主面に導電性シールド層３、樹脂層６が形成された、セラミック板状部材２を得ることができる。作製されたセラミック板状部材２の他方主面には、Ｖ字状の溝９が形成されている。
【００８５】
次に、図１４（Ｅ）に示すように、一方主面に導電性シールド層３、樹脂層６が形成されたセラミック板状部材２を、Ｖ字状の溝９で９０°に折り曲げたうえで、マザー回路基板１１に実装する。溝９は、予め、内壁面同士が、９０°の傾きをもって対向するように形成されているため、セラミック板状部材２は、正確に９０°で折れ曲る。また、折れ曲げることによって、セラミック板状部材２および導電性シールド層３に割れが発生するが、予め溝９が形成されているため、極めて規則正しい割れ方をする。また、セラミック板状部材２を折れ曲げることによって、可撓性を有する樹脂層６が変形する。
【００８６】
セラミック板状部材２をマザー回路基板１１へ実装する工程においては、樹脂層６が、セラミック板状部材２（導電性シールド層３が形成されたもの）を支えるため、セラミック板状部材２が倒れることがない。
【００８７】
次に、図１４（Ｆ）に示すように、セラミック板状部材２から樹脂層６を除去する。
【００８８】
次に、図示を省略するが（以下の説明において同じ）、マザー回路基板１１の上側主面に電子部品４を実装する。
【００８９】
次に、セラミック板状部材２と電子部品４とが実装されたマザー回路基板１１を、個々の回路基板１に切断する。
【００９０】
最後に、セラミック板状部材２（ケースの外周部材）の上側端面に、金属製の蓋部材５を接合して、電子回路モジュールを完成させる。
【００９１】
なお、内壁面同士の傾きは９０°に限らない。折り曲げる角度にあわせて溝の対向する内壁面同士の傾きを設定することで、複雑な形状に実装することが容易になる。例えば内壁面同士が３０°の傾きをもって対向していれば、セラミック板状部材２を１５０°の角度で折り曲げることが容易となる。また、例えば内壁面同士が１５０°の傾きをもって対向していれば、セラミック板状部材２を３０°の角度で折り曲げることが容易となる。
【００９２】
［第４実施形態］
図１５（Ａ）、（Ｂ）に、第４実施形態にかかる電子回路モジュールの製造方法について説明する。なお、第４実施形態で作製されるセラミック板状部材２は、一方主面に形成された導電性シールド層３の上に、さらにグラファイト層１０が形成されている。
【００９３】
第４実施形態にかかる電子回路モジュールの製造方法も、第１実施形態にかかる電子回路モジュールの製造方法に、新たな工程を追加した。以下、追加した部分を中心にして説明する。
【００９４】
第４実施形態では、図１５（Ａ）に示すように、作製されたマザーセラミック基板１２の、一方の主面に形成された導電性シールド層１３の主面の全面に、さらに、グラファイトシートを添付して、グラファイト層２０を形成する。第３実施形態にかかる電子回路モジュールの製造方法の他の構成は、第１実施形態にかかる電子回路モジュールの製造方法と同じにした。なお、グラファイト層２０の形成方法については、記載の方法に限らない。たとえばスパッタリング法により形成しても良い。
【００９５】
第４実施形態で作製されたセラミック板状部材２は、図１５（Ｂ）に示すように、一方主面に形成された導電性シールド層３の主面に、さらにグラファイト層１０（グラファイト層２０が切断されて細分化されたもの）が形成されている。第４実施形態で作製されたセラミック板状部材２は、グラファイト層１０の極めて高い放熱効果により、セラミック板状部材２および導電性シールド層３が高熱になるのが抑制されている。
【００９６】
以上、第１実施形態から第４実施形態にかかる電子回路モジュールの製造方法について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。
【００９７】
たとえば、第１実施形態から第４実施形態では、セラミック板状部材２を、３層のセラミック層２ａ、２ｂ、２ｃが積層された多層構造に作成したが、セラミック板状部材２は、１層のセラミック層からなる単層構造のものであっても良い。また、第１実施形態から第４実施形態では、マザー回路基板１１として多数の回路基板１がマトリックス状に配置されたものを示したが、これに限定されず、マザー回路基板は１つの回路基板として使用されるものであってもよい。
【００９８】
また、第１実施形態から第４実施形態では、セラミック板状部材２の一方の主面に導電性シールド層３を形成したが、導電性シールド層３は必須のものではなく、省略可能である。
【００９９】
また、第１実施形態から第４実施形態では、セラミック板状部材２の材質に磁性セラミック（磁性フェライトセラミック）を使用したが、セラミック板状部材２の材質は任意であり、非磁性セラミックを使用しても良い。
【０１００】
また、第１実施形態から第４実施形態では、セラミック板状部材２の一方の主面に樹脂層６を形成したが、これに代えて、両方の主面に樹脂層６を形成するようにしても良い。なお、一方の主面に樹脂層６を形成する場合は、どちらの主面に樹脂層６を形成するかは任意である。
【０１０１】
また、第１実施形態から第４実施形態では、蓋部材５に金属製のものを使用したが、これに代えて、蓋部材にも、一方の主面に導電性シールド層３が形成されたセラミック板状部材２を使用するようにしても良い。
【０１０２】
また、第１実施形態において説明した、作製される電子回路モジュール１００、２００、３００は、いずれも、平面方向にみたとき、セラミック板状部材２によって形成されたケースの外周部材が４角形に配置されているが、ケースの外周部材の配置は４角形には限定されず、さらに複雑な構造であっても良い。すなわち、本発明によれば、ケースの外周部材の配置を、容易に、複雑な構造にすることができる。
【０１０３】
また、第２実施形態では、導電性ビア７と導電性シールド層３とが電気的に接続されていなかったが、両者を電気的に接続しても良い。
【０１０４】
また、第３実施形態では、セラミック板状部材２に、有底構造の溝９を形成したが、溝９に代えて、両主面間を貫通したスリットを形成するようにしても良い。
【０１０５】
さらに、第３実施形態では、未焼成マザーセラミック基板１２’に溝９を形成したが、これに代えて、焼成後のマザーセラミック基板１２に溝９を形成しても良い。
【符号の説明】
【０１０６】
１・・・回路基板
２・・・セラミック板状部材
２ａ、２ｂ、２ｃ・・・セラミック層
３・・・導電性シールド層
４・・・電子部品
５・・・蓋部材（金属製）
６・・・樹脂層
７・・・導電性ビア
８・・・配線電極
１０・・・グラファイト層
１１・・・マザー回路基板
１２’・・・未焼成マザーセラミック基板
１２ａ’、１２ｂ’、１２ｃ’・・・セラミックグリーンシート
１２・・・マザーセラミック基板
１２ａ、１２ｂ、１２ｃ・・・マザーセラミック層
１３・・・導電性シールド層（マザーセラミック基板１２に形成されたもの）
１６・・・樹脂層（マザーセラミック基板１２に形成されたもの）
１７・・・貫通孔
７’・・・導電性ペースト
８’・・・配線電極パターン
２０・・・グラファイト層（マザーセラミック基板１２に形成されたもの）
１００、２００、３００・・・電子回路モジュール
【図１】
2018207682.tif 000003
【図２】
2018207682.tif 000004
【図３】
2018207682.tif 000005
【図４】
2018207682.tif 000006
【図５】
2018207682.tif 000007
【図６】
2018207682.tif 000008
【図７】
2018207682.tif 000009
【図８】
2018207682.tif 000010
【図９】
2018207682.tif 000011
【図１０】
2018207682.tif 000012
【図１１】
2018207682.tif 000013
【図１２】
2018207682.tif 000014
【図１３】
2018207682.tif 000015
【図１４】
2018207682.tif 000016
【図１５】
2018207682.tif 000017
【図１６】
2018207682.tif 000018
【手続補正書】
【提出日】令和1年10月2日(2019.10.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路基板と、
前記回路基板に実装されたセラミック板状部材と、を備えた電子回路モジュールの製造方法であって、
焼成によりマザーセラミック基板を作製する工程と、
前記マザーセラミック基板の少なくとも一方の主面に、樹脂層を形成する工程と、
前記樹脂層が形成されたマザーセラミック基板を、前記樹脂層と前記マザーセラミック基板との積層方向に切断し、前記樹脂層を備えた個々の前記セラミック板状部材を作製する工程と、
前記樹脂層を備えた前記セラミック板状部材を、前記回路基板の主面に、前記回路基板の主面と前記セラミック板状部材の主面とが垂直となるように実装する工程と、
前記回路基板に実装された前記セラミック板状部材の主面から、前記樹脂層を除去する工程と、を備えた電子回路モジュールの製造方法。
【請求項２】
前記マザーセラミック基板の少なくとも一方の主面に、さらに導電性シールド層を形成する工程を備える、請求項１に記載された電子回路モジュールの製造方法。
【請求項３】
前記樹脂層を形成する工程の前に、前記導電性シールド層を形成する工程を備え、前記導電性シールド層に前記樹脂層を形成する、請求項２に記載された電子回路モジュールの製造方法。
【請求項４】
前記マザーセラミック基板に形成された前記導電性シールド層の主面に、さらにグラファイト層を形成する工程を備える、請求項２または３に記載された電子回路モジュールの製造方法。
【請求項５】
前記樹脂層を形成する工程の前に、前記グラファイト層を形成する工程を備え、前記グラファイト層に前記樹脂層を形成する、請求項４に記載された電子回路モジュールの製造方法。
【請求項６】
前記マザーセラミック基板が、複数のセラミック層が積層された多層基板である、請求項１ないし５のいずれか１項に記載された電子回路モジュールの製造方法。
【請求項７】
前記マザーセラミック基板の材質が、磁性セラミックである、請求項１ないし６のいずれか１項に記載された電子回路モジュールの製造方法。
【請求項８】
前記回路基板に実装された前記セラミック板状部材が、ケースの外周部材、または、ケースの内部に設けられた間仕切りである、請求項１ないし７のいずれか１項に記載された電子回路モジュールの製造方法。
【請求項９】
前記マザーセラミック基板を作製する工程において、前記マザーセラミック基板に導電性ビアが形成され、
前記マザーセラミック基板を個々の前記セラミック板状部材に切断することにより、前記セラミック板状部材の、前記回路基板に実装される端面、および、前記回路基板に実装される端面と反対側の端面の、少なくとも一方に、前記導電性ビアの断面が露出する、請求項１ないし８のいずれか１項に記載された電子回路モジュールの製造方法。
【請求項１０】
前記セラミック板状部材の、前記回路基板に実装される端面と、前記回路基板に実装される端面と反対側の端面との両方に、それぞれ、別々の前記導電性ビアの断面が露出し、
前記マザーセラミック基板を作製する工程において、別々の前記導電性ビア同士を接続する配線電極が、前記マザーセラミック基板に形成される、請求項９に記載された電子回路モジュールの製造方法。
【請求項１１】
焼成により前記マザーセラミック基板を作製する前の未焼成マザーセラミック基板の主面、または、焼成により前記マザーセラミック基板を作製した後の前記マザーセラミック基板の主面に、両主面間を貫通するスリット、および、一方の主面に開口する溝の少なくとも一方を形成する工程を、さらに備えることにより、
個々に切断された前記セラミック板状部材に、前記スリットおよび前記溝の少なくとも一方が形成され、
前記セラミック板状部材を前記回路基板に実装する工程では、
前記スリットまたは前記溝の部分で前記セラミック板状部材を折り曲げたうえで、前記セラミック板状部材を前記回路基板に実装する、請求項１ないし１０のいずれか１項に記載された電子回路モジュールの製造方法。
【請求項１２】
前記スリットの対向する内壁面同士、または、前記溝の対向する内壁面同士が、９０°の傾きをもって対向している、請求項１１に記載された電子回路モジュールの製造方法。
【請求項１３】
前記回路基板に実装された前記セラミック板状部材の主面から前記樹脂層を除去する工程が、前記セラミック板状部材の主面に形成された長尺状の前記樹脂層を、一方の端部から、連続的に剥離するものである、請求項１ないし１２のいずれか１項に記載された電子回路モジュールの製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
特許文献１（特開２００４-１４００３５号公報）に、電子機器に広く使用されている、一般的な電子回路モジュールが開示されている。図１６に、特許文献１に開示された電子回路モジュール１０００を示す。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
セラミック板状部材２の厚みは１００μｍである。導電性シールド層３の厚みは２０μｍである。樹脂層６の厚みは６００μｍである。すなわち、セラミック板状部材２と導電性シールド層３と樹脂層６との合計厚みは７２０μｍである。一方、セラミック板状部材２（導電性シールド層３、樹脂層６）の高さは、７００μｍである。なお、セラミック板状部材２（導電性シールド層３、樹脂層６）の長さは、必要に応じて、適宜、選定する。なお、セラミック板状部材２の厚みと樹脂層６の厚みを足した長さがセラミック板状部材２の高さよりも長いことが望ましい。そうすることで安定してセラミック板状部材２をマザー回路基板１１に実装することができる。ここで、セラミック板状部材２の高さとは、導電性シールド層１３、マザーセラミック基板１２、樹脂層１６を切断した際の幅である。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
次に、図７（Ｇ）に示すように、一方主面に導電性シールド層３が形成され、他方主面に樹脂層６が形成されたセラミック板状部材２を、マザー回路基板１１に実装する。マザー回路基板１１は、多数の電子回路モジュール１００を一括するために、多数の回路基板１がマトリックス状に配置されたものからなる。マザー回路基板１１は、図示を省略しているが、下側主面に電子回路モジュール１００を電子機器の回路基板などに実装するために使用する外部電極が形成されるとともに、上側主面に電子部品４を実装するための実装用電極が形成され、外部電極と実装用電極とが電気的に接続されている。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
第４実施形態では、図１５（Ａ）に示すように、作製されたマザーセラミック基板１２の、一方の主面に形成された導電性シールド層１３の主面の全面に、さらに、グラファイトシートを添付して、グラファイト層２０を形成する。第４実施形態にかかる電子回路モジュールの製造方法の他の構成は、第１実施形態にかかる電子回路モジュールの製造方法と同じにした。なお、グラファイト層２０の形成方法については、記載の方法に限らない。たとえばスパッタリング法により形成しても良い。
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2018207682.tif 000019
【国際調査報告】
2018207682.tif 000020
2018207682.tif 000021
2018207682.tif 000022
2018207682.tif 000023
2018207682.tif 000024
2018207682.tif 000025
2018207682.tif 000026