(57)【要約】  電圧供給回路は、二つの電圧入力部の電圧を切替出力するレベルシフタ（１２）と、入力電源の電圧を変圧して前記レベルシフタ（１２）へ印加するチャージポンプ（１１Ｎ）と、チャージポンプ制御回路とを備え、電圧供給対象回路（ＲＦスイッチ２０）への所定電圧の供給・停止を制御する。電圧供給対象回路（ＲＦスイッチ２０）への電圧供給の停止状態をオフモードで表し、所定電圧の供給状態をオンモードで表すと、チャージポンプ制御回路は、チャージポンプ（１１Ｎ）をオンモードで連続動作させ、オフモードで周期的に間欠動作させる。
2019009087.tif 000002
【特許請求の範囲】
【請求項１】
二つの電圧入力部の電圧を切替出力するレベルシフタと、入力電源の電圧を変圧して前記レベルシフタへ印加するチャージポンプとを備え、電圧供給対象回路への所定電圧の供給・停止を制御する電圧供給回路であって、
前記電圧供給対象回路への電圧供給の停止状態をオフモードで表し、前記所定電圧の供給状態をオンモードで表すと、前記チャージポンプを前記オンモードで連続動作させ、前記オフモードで周期的に間欠動作させるチャージポンプ制御回路を備えることを特徴とする電圧供給回路。
【請求項２】
前記チャージポンプ制御回路は、前記チャージポンプの出力電圧を検出し、前記チャージポンプの出力電圧が閾値に達したことを検知して前記チャージポンプを動作させることによって、前記チャージポンプを間欠動作させる、請求項１に記載の電圧供給回路。
【請求項３】
前記チャージポンプは負電圧を出力するチャージポンプであり、
前記チャージポンプ制御回路は、前記入力電源と前記チャージポンプの出力との間に接続された第１のＭＯＳ−ＦＥＴと、前記第１のＭＯＳ−ＦＥＴのゲートに接続されかつ前記チャージポンプの出力とグランドとの間に接続されたダイオードを含む直列回路と、を備え、前記ダイオードの順方向降下電圧で前記閾値が定められた、請求項２に記載の電圧供給回路。
【請求項４】
前記チャージポンプは負電圧を出力するチャージポンプであり、
前記チャージポンプ制御回路は、前記チャージポンプの出力電圧と前記入力電源の電圧との電位差を分圧する抵抗分圧回路を備え、当該抵抗分圧回路の出力電圧を前記閾値とする、請求項２に記載の電圧供給回路。
【請求項５】
前記チャージポンプは正電圧を出力するチャージポンプであり、
前記チャージポンプ制御回路は、前記入力電源と前記チャージポンプの出力との間に接続された第１のＭＯＳ−ＦＥＴと、前記第１のＭＯＳ−ＦＥＴのゲートに接続されかつ前記チャージポンプの出力とグランドとの間に接続されたダイオードと、を備え、前記ダイオードの順方向降下電圧を前記閾値とする、請求項２に記載の電圧供給回路。
【請求項６】
前記チャージポンプは正電圧を出力するチャージポンプであり、
前記チャージポンプ制御回路は、前記チャージポンプの出力電圧とグランド電位との電位差を分圧する抵抗分圧回路を備え、当該抵抗分圧回路の出力電圧を前記閾値とする、請求項２に記載の電圧供給回路。
【請求項７】
前記チャージポンプ制御回路はさらに第２のＭＯＳ−ＦＥＴを備え、
前記ダイオードは、複数のダイオードを含み、
前記第２のＭＯＳ−ＦＥＴは前記複数のダイオードのうち少なくとも１つのダイオードに並列接続されている、請求項３に記載の電圧供給回路。
【請求項８】
前記チャージポンプ制御回路はさらに第２のＭＯＳ−ＦＥＴを備え、
前記ダイオードは、複数のダイオードを含み、
前記第２のＭＯＳ−ＦＥＴは前記複数のダイオードのうち少なくとも１つのダイオードに並列接続されている、請求項５に記載の電圧供給回路。
【請求項９】
前記チャージポンプ制御回路はさらに、
前記入力電源とグランドとの間に接続されたヒステリシスコンパレータと、
前記ヒステリシスコンパレータに接続され、基準電圧を出力する基準電圧供給回路と、
を備え、
前記ヒステリシスコンパレータは、前記抵抗分圧回路の出力電圧と前記基準電圧とを比較する、請求項４または６に記載の電圧供給回路。
【請求項１０】
前記複数のダイオードはダイオード接続構造のＭＯＳ−ＦＥＴを含み、
前記ダイオード接続構造のＭＯＳ−ＦＥＴのゲートは、前記第１のＭＯＳ−ＦＥＴのゲートに接続された、請求項７または８に記載の電圧供給回路。
【請求項１１】
前記チャージポンプは動作の有効／無効を切り替えるイネーブル端子を備え、
前記チャージポンプ制御回路は、前記チャージポンプのイネーブル端子に対する信号によって前記チャージポンプの動作／停止を制御する、請求項１から１０のいずれかに記載の電圧供給回路。
【請求項１２】
前記チャージポンプ制御回路は、前記チャージポンプに対する入力電圧の印加／非印加を切り替えるスイッチを有し、当該スイッチの状態によって前記チャージポンプの動作／停止を制御する、請求項１から１０のいずれかに記載の電圧供給回路。
【請求項１３】
前記レベルシフタは第１電圧入力部および第２電圧入力部を有し、
前記チャージポンプは、前記入力電源の電圧から変換した第１電圧を前記レベルシフタの第１電圧入力部へ印加する第１チャージポンプ部と、前記入力電源の電圧から変換した第２電圧を前記レベルシフタの第２電圧入力部へ印加する第２チャージポンプ部とで構成される、
請求項１から１２のいずれかに記載の電圧供給回路。
【請求項１４】
制御電圧に応じて高周波信号を導通・遮断を切り替えるＲＦスイッチと、当該ＲＦスイッチへ前記制御電圧を供給する電圧供給回路とを備え、
前記電圧供給回路は、
二つの電圧入力部の電圧を切替出力するレベルシフタと、
入力電源の電圧を変圧して前記レベルシフタへ印加するチャージポンプと、
前記ＲＦスイッチへの前記制御電圧の供給停止状態をオフモードで表し、前記制御電圧の供給状態をオンモードで表すと、前記チャージポンプを前記オンモードで連続動作させ、前記オフモードで周期的に間欠動作させるチャージポンプ制御回路と、を有する、
高周波回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプを含む電圧供給回路およびそれを備える高周波回路モジュールに関する。
【背景技術】
【０００２】
例えば、電源電圧を極力低くした電子機器においては、一般的に論理回路と高周波回路とで必要な電源電圧が異なる。このような状況のもと、論理回路の出力信号で高周波回路が制御される回路部分にはチャージポンプおよびレベルシフタが用いられることが多い。【０００３】
特許文献１には、ＲＦスイッチに対してバイアス電圧を供給するために、電圧レギュレータ、チャージポンプおよびレベルシフタを備えた電圧供給回路が示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１６／０３８０６３２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような電圧供給回路が低消費電力の電子機器に用いられる場合に、高周波モジュールを実質的に使用していない状態（オフ状態）で、電圧レギュレータやチャージポンプの動作を停止させることは電圧供給回路の電力消費を抑えるためには有効である。しかし、一旦停止された電圧レギュレータやチャージポンプを、ＲＦスイッチにバイアス電圧を印加する時点で動作を開始させると、チャージポンプの出力電圧の立ち上がりの応答性は悪い。その結果、ＲＦスイッチを高速で切り替えることができなくなる。つまり、電圧供給回路の消費電力の削減と、電圧供給対象回路の応答性の両立が困難であった。【０００６】
本発明の目的は、チャージポンプを含む電圧供給回路において、その電力消費を抑え、かつ電圧供給回路により電圧供給を受ける電圧供給対象回路の電圧供給開示時の応答性を高めた電圧供給回路を提供することにある。また、この電圧供給回路を備える高周波回路モジュールを提供することにある。
【課題を解決するための手段】
【０００７】
（１）本発明の電圧供給回路は、
二つの電圧入力部の電圧を切替出力するレベルシフタと、入力電源の電圧を変圧して前記レベルシフタへ印加するチャージポンプとを備え、電圧供給対象回路への所定電圧の供給・停止を制御する電圧供給回路であって、
前記電圧供給対象回路への電圧供給の停止状態をオフモードで表し、前記所定電圧の供給状態をオンモードで表すと、前記チャージポンプを前記オンモードで連続動作させ、前記オフモードで周期的に間欠動作させるチャージポンプ制御回路を備えることを特徴とする。【０００８】
上記構成により、オフモードではチャージポンプが間欠動作することでチャージポンプの消費電力が削減される。一方、チャージポンプの出力電圧は常にある程度の電圧を保っているので、オフモードからオンモードへ切り替わってから、電圧供給対象回路に必要な電圧が供給されるまでに要する時間が短縮化される。【０００９】
（２）（１）において、前記チャージポンプ制御回路は、前記チャージポンプの出力電圧を検出し、前記チャージポンプの出力電圧が閾値に達したことを検知して前記チャージポンプを動作させることによって、前記チャージポンプを間欠動作させることが好ましい。この構成により、簡素な回路でチャージポンプを間欠動作させることができる。【００１０】
（３）（２）において、例えば、前記チャージポンプは負電圧を出力するチャージポンプであり、
前記チャージポンプ制御回路は、前記入力電源と前記チャージポンプの出力との間に接続された第１のＭＯＳ−ＦＥＴと、前記第１のＭＯＳ−ＦＥＴのゲートに接続されかつ前記チャージポンプの出力とグランドとの間に接続されたダイオードを含む直列回路と、を備え、前記ダイオードの順方向降下電圧で前記閾値が定められる。【００１１】
上記構成により、例えば抵抗分圧回路を設けた場合のようなリーク（放電）が無く、電力消費をより抑制できる。【００１２】
（４）（２）において、例えば、前記チャージポンプは負電圧を出力するチャージポンプであり、前記チャージポンプ制御回路は、前記チャージポンプの出力電圧と前記入力電源の電圧との電位差を分圧する抵抗分圧回路を備え、当該抵抗分圧回路の出力電圧を前記閾値とする。【００１３】
（５）（２）において、例えば、前記チャージポンプは正電圧を出力するチャージポンプであり、
前記チャージポンプ制御回路は、前記入力電源と前記チャージポンプの出力との間に接続された第１のＭＯＳ−ＦＥＴと、前記第１のＭＯＳ−ＦＥＴのゲート・ソース間に接続されかつ前記チャージポンプの出力とグランドとの間に接続されたダイオードと、を備え、前記ダイオードの順方向降下電圧を前記閾値とする。【００１４】
上記構成により、例えば抵抗分圧回路を設けた場合のようなリーク（放電）が無く、電力消費をより抑制できる。【００１５】
（６）（２）において、例えば、前記チャージポンプは正電圧を出力するチャージポンプであり、
前記チャージポンプ制御回路は、前記チャージポンプの出力電圧とグランド電位との電位差を分圧する抵抗分圧回路を備え、当該抵抗分圧回路の出力電圧を前記閾値とする。【００１６】
（７）（３）において、例えば、前記チャージポンプ制御回路はさらに第２のＭＯＳ−ＦＥＴを備え、前記ダイオードは、複数のダイオードを含み、前記第２のＭＯＳ−ＦＥＴは前記複数のダイオードのうち少なくとも１つのダイオードに並列接続されていることが好ましい。これにより、間欠動作の周期を長く設定でき、消費電力がより抑制される。【００１７】
（８）（５）において、例えば、前記チャージポンプ制御回路はさらに第２のＭＯＳ−ＦＥＴを備え、前記ダイオードは、複数のダイオードを含み、前記第２のＭＯＳ−ＦＥＴは前記複数のダイオードのうち少なくとも１つのダイオードに並列接続されていることが好ましい。これにより、間欠動作の周期を長く設定でき、消費電力がより抑制される。【００１８】
（９）（４）または（６）において、例えば、前記チャージポンプ制御回路はさらに、前記入力電源とグランドとの間に接続されたヒステリシスコンパレータと、前記ヒステリシスコンパレータに接続され、基準電圧を出力する基準電圧供給回路と、を備え、前記ヒステリシスコンパレータは、前記抵抗分圧回路の出力電圧と前記基準電圧とを比較するものであることが好ましい。これにより、間欠動作の周期を長く設定でき、消費電力がより抑制される。【００１９】
（１０）（７）または（８）において、例えば、前記複数のダイオードはダイオード接続構造のＭＯＳ−ＦＥＴを含み、前記ダイオード接続構造のＭＯＳ−ＦＥＴのゲートは、前記第１のＭＯＳ−ＦＥＴのゲートに接続されていることが好ましい。これにより、半導体集積回路の製造プロセス上のばらつきによる電気的特性のばらつきが抑制される。【００２０】
（１１）（１）から（１０）のいずれかにおいて、例えば、前記チャージポンプは動作の有効／無効を切り替えるイネーブル端子を備え、前記チャージポンプ制御回路は、前記チャージポンプのイネーブル端子に対する信号によって前記チャージポンプの動作／停止を制御する。【００２１】
（１２）（１）から（１０）のいずれかにおいて、例えば、前記チャージポンプ制御回路は、前記チャージポンプに対する入力電圧の印加／非印加を切り替えるスイッチを有し、当該スイッチの状態によって前記チャージポンプの動作／停止を制御する。【００２２】
（１３）（１）から（１２）のいずれかにおいて、例えば、前記レベルシフタは第１電圧入力部および第２電圧入力部を有し、前記チャージポンプは、前記入力電源の電圧から変換した第１電圧を前記レベルシフタの第１電圧入力部へ印加する第１チャージポンプ部と、前記入力電源の電圧から変換した第２電圧を前記レベルシフタの第２電圧入力部へ印加する第２チャージポンプ部とで構成されてもよい。このことにより、低い入力電源電圧のもと、電圧供給対象回路への供給電圧の変化幅を大きくできる。【００２３】
（１４）本発明の高周波回路モジュールは、
制御電圧に応じて高周波信号を導通・遮断を切り替えるＲＦスイッチと、当該ＲＦスイッチへ前記制御電圧を供給する電圧供給回路とを備え、
前記電圧供給回路は、
二つの電圧入力部の電圧を切替出力するレベルシフタと、
入力電源の電圧を変圧して前記レベルシフタへ印加するチャージポンプと、
前記ＲＦスイッチへの前記制御電圧の供給停止状態をオフモードで表し、前記制御電圧の供給状態をオンモードで表すと、前記チャージポンプを前記オンモードで連続動作させ、前記オフモードで周期的に間欠動作させるチャージポンプ制御回路と、を有する、
ことを特徴とする。【００２４】
上記構成により、低い電源電圧で動作し、ＲＦスイッチのオン・オフ制御がなされる高周波回路モジュールが構成される。【００２５】
なお、前記高周波回路モジュールは第１ダイを備え、前記第１ダイは、例えば前記チャージポンプおよび前記チャージポンプ制御回路を含むものであってもよい。【００２６】
また、前記第１ダイは、前記レベルシフタ、および前記入力電源の電圧を安定化させるレギュレータ回路を更に含んでいてもよい。これにより、少ない素子数で高周波回路モジュールが構成できる。【００２７】
また、前記第１ダイは前記ＲＦスイッチを更に含んでいてもよい。このことにより、より少ない素子数で高周波回路モジュールが構成できる。【００２８】
前記高周波回路モジュールは第２ダイおよびサブストレートを備え、前記第２ダイは前記ＲＦスイッチを含み、前記サブストレートに前記第１ダイおよび前記第２ダイが搭載されてもよい。【００２９】
また、前記第２ダイは、前記ＲＦスイッチに接続される高周波電力増幅器を含み、前記第１ダイは、前記ＲＦスイッチ、前記ＲＦスイッチに接続され、高周波低雑音増幅器、および高周波低雑音増幅器用電圧供給回路をさらに含んでいてもよい。このことにより、より少ない素子数で高周波回路モジュールが構成できる。【００３０】
また、前記高周波回路モジュールは、第３ダイを備え、前記第３ダイは、前記ＲＦスイッチに接続される高周波電力増幅器を含み、前記サブストレートに前記第３ダイが搭載されてもよい。
【発明の効果】
【００３１】
本発明によれば、チャージポンプを含む電圧供給回路の電力消費を抑えられ、かつ電圧供給回路により電圧供給を受ける電圧供給対象回路の電圧供給開示時の応答性が高まる。
【図面の簡単な説明】
【００３２】
【図１】図１は第１の実施形態に係る高周波回路モジュール１０１の構成を示すブロック図である。
【図２】図２はＶＳＳモニタ１３Ｎの回路図の一例である。
【図３】図３はオフモードにおける出力電圧ＶＳＳおよびチャージポンプ１１Ｎの消費電流ＩＤＤの波形図である。
【図４】図４は、チャージポンプ１１Ｎの動作開始時の、高周波回路モジュール１０１の応答性を示す図である。
【図５】図５は第２の実施形態に係るＶＳＳモニタ１３Ｎの回路図である。
【図６】図６は第３の実施形態に係る高周波回路モジュール１０３の構成を示すブロック図である。
【図７】図７は第４の実施形態に係る高周波回路モジュール１０４の構成を示すブロック図である。
【図８】図８は第５の実施形態に係る高周波回路モジュール１０５の構成を示すブロック図である。
【図９】図９は第５の実施形態に係るＶＤＤＨモニタ１３Ｐの回路図である。
【図１０】図１０は第５の実施形態に係る別のＶＤＤＨモニタ１３Ｐの回路図である。
【図１１】図１１は第６の実施形態に係るＶＳＳモニタ１３Ｎの回路図である。
【図１２】図１２は第６の実施形態に係るＶＤＤＨモニタ１３Ｐの回路図である。
【図１３】図１３（Ａ）は第７の実施形態に係る高周波回路モジュール１０７Ａのパッケージ内部の構造を示す平面図である。図１３（Ｂ）は第７の実施形態に係る別の高周波回路モジュール１０７Ｂのパッケージ内部の構造を示す平面図である。
【図１４】図１４は第７の実施形態の高周波回路モジュール１０７Ｂを含む高周波回路のブロック図である。
【図１５】図１５は第８の実施形態に係る高周波回路モジュール１０８のパッケージ内部の構造を示す平面図である。
【発明を実施するための形態】
【００３３】
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００３４】
《第１の実施形態》
図１は第１の実施形態に係る高周波回路モジュール１０１の構成を示すブロック図である。この高周波回路モジュール１０１は、レギュレータ回路１６と、ロジック回路１４と、チャージポンプ１１Ｎと、レベルシフタ１２と、を備える。レギュレータ回路１６は入力電源の電圧を安定化して、チャージポンプ１１Ｎ、ロジック回路１４、およびレベルシフタ１２に供給する。チャージポンプ１１Ｎはレギュレータ回路１６の出力電圧、すなわち、レギュレータ回路１６によって安定化された入力電源の電圧を変圧してレベルシフタ１２へ印加する。レベルシフタ１２は、レギュレータ回路１６の出力電圧とチャージポンプ１１Ｎの出力電圧のいずれかをＲＦスイッチ２０へ切替出力する。このＲＦスイッチ２０は本発明に係る「電圧供給対象回路」に相当する。
【００３５】
ロジック回路１４は、ＲＦスイッチ２０への電圧供給の停止状態を「オフモード」で表し、所定電圧の供給状態を「オンモード」で表す。ロジック回路１４は、オンモードでチャージポンプ１１Ｎを連続動作させ、オフモードでチャージポンプ１１Ｎを周期的に間欠動作させる。
【００３６】
レギュレータ回路１６は正電圧である出力電圧ＶＲＥＧ（例えば２．３Ｖ）を出力する。チャージポンプ１１Ｎは負電圧である出力電圧ＶＳＳ（例えば−３．０Ｖを超え−１．５Ｖ以下の電圧）を出力する。
【００３７】
レベルシフタ１２はロジック回路１４からの切替信号に応じて、ＶＲＥＧまたはＶＳＳをＲＦスイッチ２０へ出力する。
【００３８】
上記レベルシフタ１２とチャージポンプ１１Ｎとロジック回路１４とで本発明に係る「電圧供給回路」が構成される。
【００３９】
ＲＦスイッチ２０では、ＭＯＳ−ＦＥＴと、ＭＯＳ−ＦＥＴのドレイン・ソース間に接続された抵抗と、ＭＯＳ−ＦＥＴのバックゲートとゲートとの間に接続されたダイオードとで構成されるＭＯＳ−ＦＥＴ回路が複数段直列接続されている。そして、各ＭＯＳ−ＦＥＴのゲートにそれぞれゲート信号を印加する抵抗が設けられている。ＲＦスイッチ２０は、例えば送信回路Ｔｘ、受信回路Ｒｘ、または送受信回路ＴＲｘとアンテナＡＮＴとの間に接続される。なお、図１ではＲＦスイッチ２０を１つしか示していないが、高周波回路モジュール１０１はＲＦスイッチ２０を複数備えていてもよい。すなわち、高周波回路モジュール１０１は、例えば送信回路Ｔｘ、受信回路Ｒｘ、または送受信回路ＴＲｘのような回路を複数備え、かつそれら各々の回路とアンテナＡＮＴとの間にそれぞれ接続されたＲＦスイッチ２０を複数個備えてもよい。この場合、高周波回路モジュール１０１は、複数のＲＦスイッチ２０のそれぞれに接続される複数個のレベルシフタ１２を備える。
【００４０】
レベルシフタ１２からＲＦスイッチ２０に対して、正電圧である出力電圧ＶＲＥＧが印加されると、各ダイオードは遮断され、各ＭＯＳ−ＦＥＴは導通して、送信回路Ｔｘ、受信回路Ｒｘ、または送受信回路ＴＲｘと、アンテナＡＮＴとの間が導通する。
【００４１】
レベルシフタ１２からＲＦスイッチ２０に対して、負電圧である出力電圧ＶＳＳが印加されると、各ダイオードが導通し、各ＭＯＳ−ＦＥＴはより確実に遮断されて、送信回路Ｔｘ、受信回路Ｒｘ、または送受信回路ＴＲｘと、アンテナＡＮＴとの間が遮断される。
【００４２】
レギュレータ回路１６とチャージポンプ１１Ｎの入力部との間にはスイッチ１５が設けられている。チャージポンプ１１Ｎはスイッチ１５のオン状態で動作してレギュレータ回路１６から出力電圧ＶＲＥＧを入力し、そのことで出力電圧ＶＳＳ（負電圧）を出力する。チャージポンプ１１Ｎはスイッチ１５のオフ状態で停止して、出力部のキャパシタにチャージされている電圧（充電電圧）を出力する（放電する）。そのため、スイッチ１５がオフ状態では、チャージポンプ１１Ｎの出力電圧は、例えば−３．０Ｖから次第に上昇する。
【００４３】
図１において、ＶＳＳモニタ１３Ｎはチャージポンプ１１Ｎの出力電圧ＶＳＳを検出し、その出力電圧ＶＳＳが所定の閾値に達したか否かを示す信号（検出信号ＤｓＮ）をロジック回路１４へ与える。本実施形態において、ＶＳＳモニタ１３Ｎとロジック回路１４とで本発明に係る「チャージポンプ制御回路」が構成される。
【００４４】
ロジック回路１４は、外部から与えられる制御信号ＣＮＴによって上記オンモードまたはオフモードの制御を行う。具体的には次のとおりである。
【００４５】
［オンモード］
ＶＳＳモニタ１３Ｎの出力信号である検出信号ＤｓＮに関わらず、スイッチ１５をオン状態に保つ。したがって、チャージポンプ１１Ｎは連続動作し、例えば−３．０Ｖを出力し続ける。
【００４６】
［オフモード］
先ず、スイッチ１５をオフする。これにより、チャージポンプ１１Ｎは停止状態（非動作状態）となって、チャージポンプ１１Ｎの出力電圧ＶＳＳ（負電圧）は次第に上昇する。チャージポンプ１１Ｎの出力電圧ＶＳＳが所定の閾値（例えば−１．５Ｖ）に達したことをＶＳＳモニタ１３Ｎが検知すれば、ロジック回路１４はスイッチ１５をオンする。これにより、チャージポンプ１１Ｎが動作状態となって、出力電圧ＶＳＳは所定電圧（例えば−３．０Ｖ）にまで低下（絶対値電圧は上昇）する。
【００４７】
チャージポンプ１１Ｎの出力電圧ＶＳＳが所定の閾値（例えば−３．０Ｖ）より低下したことをＶＳＳモニタ１３Ｎが検知すれば、ロジック回路１４はスイッチ１５をオフする。これにより、チャージポンプ１１Ｎは非動作状態となってチャージポンプ１１Ｎの出力電圧ＶＳＳは再び次第に上昇する。
【００４８】
このようにオフモードにおける閾値として、チャージポンプ１１Ｎを動作させる（スイッチ１５をオンする）閾値のほか、チャージポンプ１１Ｎを停止させる（スイッチ１５をオフする）閾値を決めてもよい。その場合、動作させる閾値と停止させる閾値とは互いに異なる値に定めてもよいし、互いに同じ値に定めてもよい。
【００４９】
上記ＶＳＳモニタ１３Ｎの検出とスイッチ１５のオン・オフにより、チャージポンプ１１Ｎは間欠動作する。すなわち、オフモードではチャージポンプ１１Ｎは間欠動作する。
【００５０】
図２はＶＳＳモニタ１３Ｎの回路図の一例である。このＶＳＳモニタ１３Ｎは、正電圧である出力電圧ＶＲＥＧのライン、すなわち、入力電源の電圧が印加されている入力電源ラインと、負電圧である出力電圧ＶＳＳのラインとの間に接続された、抵抗Ｒ１、ｐチャンネルＭＯＳ−ＦＥＴ  Ｑ１、ｎチャンネルＭＯＳ−ＦＥＴ  Ｑ２，Ｑ３から成る直列回路を備える。また、グランド（０Ｖ）と出力電圧ＶＳＳのラインとの間に接続された、ダイオードＤ１，Ｄ２，Ｄ３、ｎチャンネルＭＯＳ−ＦＥＴ  Ｑ４および抵抗Ｒ２から成る直列回路を備える。また、ダイオードＤ１、Ｄ２、Ｄ３、ＦＥＴ  Ｑ４および抵抗Ｒ２はＦＥＴ  Ｑ１、Ｑ２、および、Ｑ３のゲートに接続されている。更に、抵抗Ｒ１とｐチャンネルＭＯＳ−ＦＥＴ  Ｑ１との接続点に接続されたインバータＩＮＶを備える。インバータＩＮＶは、抵抗Ｒ１とｐチャンネルＭＯＳ−ＦＥＴ  Ｑ１との接続点の論理電位を反転して出力する。このインバータＩＮＶの出力信号が、図１に示したロジック回路１４へ与えられる信号（検出信号ＤｓＮ）である。
【００５１】
ｎチャンネルＭＯＳ−ＦＥＴ  Ｑ４は、そのドレインとゲートが接続された素子であり、ダイオードとして作用する。ＭＯＳ−ＦＥＴ  Ｑ４のゲートは、ＭＯＳ−ＦＥＴ  Ｑ３のゲートに接続されている。このダイオード接続構造のＭＯＳ−ＦＥＴ  Ｑ４は半導体集積回路の製造プロセス上のばらつきによる電気的特性のばらつきを抑制する。
【００５２】
図２に示す回路の二つの状態における動作は次のとおりである。
【００５３】
［出力電圧ＶＳＳが所定電圧より低い状態］
図２において、出力電圧ＶＳＳが、閾値である所定電圧（例えば−１．５Ｖ）より低い状態では、ダイオードＤ１，Ｄ２，Ｄ３、ＦＥＴ  Ｑ４が導通し、ダイオードＤ１，Ｄ２，Ｄ３、ＦＥＴ  Ｑ４および抵抗Ｒ２の直列回路に電流が流れる。これにより、ＦＥＴ  Ｑ３のゲート・ソース間電圧はＦＥＴ  Ｑ３のスレッシュホールド電圧を超えて、ＦＥＴ  Ｑ３はオンする。また、ＦＥＴ  Ｑ２のゲート・ソース間電圧もスレッシュホールド電圧を超えて、ＦＥＴ  Ｑ２はオンする。ＦＥＴ  Ｑ１のゲート・ソース間電圧は常に正電圧（ＶＲＥＧ）が印加されているので、オン状態である。したがって、インバータＩＮＶの入力電圧は“Ｌ（Ｌｏｗ）”レベルであり、検出信号ＤｓＮは“Ｈ（Ｈｉｇｈ）”レベルとなる。このような“Ｈ”レベルの検出信号ＤｓＮがロジック回路１４へ出力された場合、ロジック回路１４はスイッチ１５をオフする。
【００５４】
［出力電圧ＶＳＳが所定電圧以上の状態］
出力電圧ＶＳＳが上昇して上記所定電圧に達したとき、ダイオードＤ１，Ｄ２，Ｄ３、ＦＥＴ  Ｑ４は遮断され、ダイオードＤ１，Ｄ２，Ｄ３、ＦＥＴ  Ｑ４および抵抗Ｒ２の直列回路に電流は流れない。これにより、ＦＥＴ  Ｑ３のゲート・ソース間電圧はＦＥＴ  Ｑ３のスレッシュホールド電圧に達せず、ＦＥＴ  Ｑ３はオフする。また、ＦＥＴ  Ｑ２のゲート・ソース間電圧もスレッシュホールド電圧に達せず、ＦＥＴ  Ｑ２はオフする。したがって、インバータＩＮＶの入力電圧は“Ｈ”レベルであり、検出信号ＤｓＮは“Ｌ”レベルとなる。このような“Ｌ”レベルの検出信号ＤｓＮがロジック回路１４へ出力された場合、ロジック回路１４はスイッチ１５をオンする。
【００５５】
なお、このとき、ダイオードＤ１、Ｄ２、Ｄ３、およびダイオードとして作用するＦＥＴ  Ｑ４を含む直列回路は、グランド（０Ｖ）とチャージポンプ１１Ｎの負の出力電圧ＶＳＳのラインとの間に接続され、０Ｖの電位から負の電位へと向かう順方向への電流の導通と遮断とを順方向への電圧降下（順方向降下電圧）を用いて制御している。
【００５６】
具体的には、出力電圧ＶＳＳが上記所定電圧（閾値）より低い状態では、上記直列回路に、順方向降下電圧より高い電圧が印加されて、上記直列回路が導通する。一方、出力電圧ＶＳＳが上記所定電圧（閾値）に達した状態では、上記直列回路に印加される電圧は上記順方向降下電圧を下回って、上記直列回路は遮断される。すなわち、図２に示すＶＳＳモニタ１３Ｎを有するチャージポンプ制御回路では、ＶＳＳモニタ１３Ｎの検知に用いる閾値を、ダイオードＤ１、Ｄ２、Ｄ３、およびＦＥＴ  Ｑ４の直列回路の順方向降下電圧で定めることで、検出信号ＤｓＮのレベルを切り替えている。
【００５７】
なお、本実施の形態ではＦＥＴ  Ｑ３のゲートに接続され、かつ、グランドと出力電圧ＶＳＳのラインとの間に接続されたダイオードが複数個である構成を示したが、ＦＥＴ  Ｑ３のゲートに接続され、かつ、グランドと出力電圧ＶＳＳのラインとの間に接続されたダイオードは１以上であればよい。このようなダイオードが１つのみであった場合には、上記閾値は当該１つのダイオードとＦＥＴ  Ｑ４との直列回路の順方向降下電圧となり、複数個であった場合には、上記閾値は当該複数個のダイオードとＦＥＴ  Ｑ４との直列回路の順方向降下電圧となる。すなわち、上記閾値は、ＦＥＴ  Ｑ３のゲートに接続され、かつ、グランドと出力電圧ＶＳＳのラインとの間に接続された全てのダイオードとＦＥＴ  Ｑ４との直列回路の順方向降下電圧となる。
【００５８】
図３はオフモードにおける出力電圧ＶＳＳおよびチャージポンプ１１Ｎの消費電流ＩＤＤの波形図である。同図は、出力電圧ＶＳＳの検知に用いる所定の閾値が−２．０Ｖに設定されている例である。上述のとおり、オフモードはチャージポンプ１１Ｎが間欠動作するモードである。この間欠動作において、チャージポンプ１１Ｎの非動作中は、チャージポンプ１１Ｎの出力部にあるキャパシタからの放電に伴って、ＶＳＳが次第に上昇する。チャージポンプ１１Ｎが動作開始すれば、ＶＳＳは急激に低下する。例えば、ＶＳＳが−２．０Ｖに達したなら、チャージポンプ１１Ｎは動作を開始する。これにより、ＶＳＳは急激に低下する。ＶＳＳが−２．０Ｖを下回るとチャージポンプ１１Ｎは非動作状態となる。この例では、ＶＳＳが約−２．７Ｖにまで低下してからチャージポンプ１１Ｎは動作を停止している。この間欠動作の周期は、チャージポンプ１１Ｎの動作開始時の、出力電圧ＶＳＳ（負電圧）の低下（絶対値では上昇）の応答性に依存する。この例では、チャージポンプ１１Ｎは約３００μＳ周期で間欠動作する。
【００５９】
チャージポンプ１１Ｎの消費電流ＩＤＤはその動作中に流れ、非動作中は殆ど流れない。そのため、図３に表れているようにインパルス状に流れる。この消費電流ＩＤＤのピーク電流は約０．４ｍＡであるが、平均電流は約３μＡであって非常に低い。
【００６０】
図４は、チャージポンプ１１Ｎの動作開始時の、高周波回路モジュール１０１の応答性を示す図である。なお、同図に示された応答性は、図１に示されたＲＦスイッチ２０を含む複数個のＲＦスイッチ２０を備えた高周波回路モジュール１０１において、図１に示されたＲＦスイッチ２０のみを導通させ、不図示の他のＲＦスイッチ２０を遮断させた場合の応答性である。図４において、信号Ｓは図１中のスイッチ１５のターンオンタイミングを示す。特性ＩＲ１は、本実施形態の高周波回路モジュール１０１の立ち上がり特性であり、特性ＩＲ２は、比較例の高周波回路モジュールの立ち上がり特性である。比較例の高周波回路モジュールはオフモード時にレギュレータ回路１６およびチャージポンプ１１Ｎへの電源電圧を遮断し、オンモード時にレギュレータ回路１６およびチャージポンプ１１Ｎへ電源電圧を供給するように構成された高周波回路モジュールである。
【００６１】
図４において縦軸は、図１に示したＲＦスイッチ２０を介して出力されるＲＦ信号の電圧である。この例では、ＲＦスイッチ２０が完全にオンしたとき、ＲＦ信号は０．３Ｖとなる。
【００６２】
信号Ｓの５０％からＲＦ信号の電圧が規定値（０．３Ｖ）の９０％に達するまでの時間を起動時間と定義すると、図４に表れているように、比較例の高周波回路モジュールの起動時間は１．４μＳであるのに対し、本実施形態の高周波回路モジュール１０１の起動時間は０．１７μｓであり、大幅に短縮化（高速化）されている。比較例の高周波回路モジュールではオフモード時にチャージポンプ１１Ｎへの電源電圧を遮断して常に非動作状態としているため、オンモード時のチャージポンプ１１Ｎの出力電圧の立ち上がりの応答性が悪い。すなわち、不図示の他のＲＦスイッチ２０の立ち下がりの応答性が悪いため、その応答性の悪さが図１に示したＲＦスイッチ２０の立ち上がりの応答性にも影響して起動時間は比較的長くなっている。これに対して本実施形態の高周波回路モジュール１０１ではオフモード時にチャージポンプ１１Ｎを間欠動作させるため、オンモード時のチャージポンプ１１Ｎの出力電圧の立ち上がりの応答性、すなわち、不図示の他のＲＦスイッチ２０の立ち下がりの応答性を向上できる。これにより、図１に示したＲＦスイッチ２０の立ち上がりの応答性を向上させて起動時間を短縮することが可能となる。
【００６３】
《第２の実施形態》
第２の実施形態では、第１の実施形態で示したものとは異なるＶＳＳモニタ１３Ｎの例を示す。
【００６４】
図５は第２の実施形態に係るＶＳＳモニタ１３Ｎの回路図である。ダイオードＤ１に対してｎチャンネルＭＯＳ−ＦＥＴ  Ｑ５を並列接続した点で、図２に示したＶＳＳモニタ１３Ｎと異なる。その他は同じである。
【００６５】
図５において、出力電圧ＶＳＳが所定電圧より低い状態で、検出信号ＤｓＮは“Ｈ”レベルとなり、出力電圧ＶＳＳが所定電圧以上の状態で、検出信号ＤｓＮは“Ｌ”レベルとなるので、ＦＥＴ  Ｑ５は、出力電圧ＶＳＳが所定電圧より低いときオン状態となり、出力電圧ＶＳＳが所定電圧以上であるときオフ状態となる。つまり、出力電圧ＶＳＳが所定電圧より低いとき、ダイオードＤ１はＦＥＴ  Ｑ５でバイパスされ、ＦＥＴ  Ｑ３のゲート・ソース間電圧は、このＦＥＴ  Ｑ３のターンオン時より更に高くなる。一方、出力電圧ＶＳＳが所定電圧以上のとき、ＦＥＴ  Ｑ５はオープンになり、ＦＥＴ  Ｑ３のゲート・ソース間電圧は、このＦＥＴ  Ｑ３のターンオフ時より更に低くなる。
【００６６】
このように、出力電圧ＶＳＳの状態検出結果に応じて、上記所定電圧（閾値）が変化することにより、その所定電圧と出力電圧ＶＳＳとの高低関係の検出にヒステリシス性を持たせることができる。
【００６７】
本実施形態によれば、チャージポンプの間欠動作の周期を長く設定でき、消費電力がより抑制される。
【００６８】
《第３の実施形態》
第３の実施形態では、第１の実施形態で示したものとはチャージポンプ１１Ｎの動作／停止の制御方式が異なる高周波回路モジュールについて示す。
【００６９】
図６は第３の実施形態に係る高周波回路モジュール１０３の構成を示すブロック図である。この高周波回路モジュール１０３は、レギュレータ回路１６と、ロジック回路１４と、チャージポンプ１１Ｎと、レベルシフタ１２と、ＶＳＳモニタ１３Ｎと、を備える。
【００７０】
図１に示したものとは、チャージポンプ１１Ｎの構成、およびロジック回路１４によるチャージポンプ１１Ｎの制御方法が異なる。本実施形態のチャージポンプ１１Ｎは、その動作の有効／無効を切り替えるイネーブル端子ＥＮを備える。ロジック回路１４は、チャージポンプ１１Ｎのイネーブル端子ＥＮに対する信号によってチャージポンプ１１Ｎの動作／停止を制御する。
【００７１】
チャージポンプ１１Ｎには出力電圧ＶＲＥＧが常に印加されていて、イネーブル端子ＥＮの入力電圧に応じて動作／停止する。例えば、チャージポンプ１１Ｎは内部に発振器を備え、イネーブル端子ＥＮが“Ｈ”レベルのとき、発振器が発振動作して、チャージポンプ回路内の各スイッチのオン・オフを繰り返すことでチャージポンプ動作し、イネーブル端子ＥＮが“Ｌ”レベルのとき、発振器が発振停止して、各スイッチの状態が一定に保持されて、チャージポンプ動作は停止する。チャージポンプ１１Ｎの動作停止状態では、その消費電力は極めて小さい。
【００７２】
本実施形態によれば、チャージポンプに接続される電源ラインを直接的に断続するスイッチを制御する必要がないので、電流容量の比較的大きなスイッチおよびその駆動回路が不要となる。
【００７３】
《第４の実施形態》
第４の実施形態では、ＶＳＳモニタを用いないで、チャージポンプを間欠動作させるようにした高周波回路モジュールについて示す。
【００７４】
図７は第４の実施形態に係る高周波回路モジュール１０４の構成を示すブロック図である。この高周波回路モジュール１０４は、レギュレータ回路１６と、ロジック回路１４と、チャージポンプ１１Ｎと、レベルシフタ１２と、を備える。
【００７５】
図７において、ロジック回路１４はオフモード時に、チャージポンプ１１Ｎのイネーブル端子ＥＮに間欠的に有効信号を与える。つまり、チャージポンプ１１Ｎを間欠動作させる。これにより、出力電圧ＶＳＳおよびチャージポンプ１１Ｎの消費電流ＩＤＤは例えば図３に示したように変化する。なお、本実施形態においては、ロジック回路１４のみで本発明に係る「チャージポンプ制御回路」が構成される。
【００７６】
本実施形態によれば、間欠動作の周期を長周期にするためには、比較的長いビット数のカウンタ、または時定数の比較的大きな時定数回路は必要になるが、ＶＳＳモニタが不要であるので、回路が簡素化できる。
【００７７】
《第５の実施形態》
第５の実施形態では、負電圧だけでなく正電圧もチャージアップするようにした高周波回路モジュールの例を示す。
【００７８】
図８は第５の実施形態に係る高周波回路モジュール１０５の構成を示すブロック図である。この高周波回路モジュール１０５は、レギュレータ回路１６、ロジック回路１４、負電圧チャージポンプ１１Ｎ、正電圧チャージポンプ１１Ｐ、レベルシフタ１２、ＶＳＳモニタ１３Ｎ、ＶＤＤＨモニタ１３Ｐ、およびスイッチ１５Ｎ，１５Ｐ等を備える。図１に示したものとは、正電圧チャージポンプ１１Ｐ、およびＶＤＤＨモニタ１３Ｐを備える点で異なる。
【００７９】
レベルシフタ１２はロジック回路１４からの切替信号に応じて、出力電圧ＶＤＤＨ（正電圧）または出力電圧ＶＳＳ（負電圧）をＲＦスイッチ２０へ出力する。
【００８０】
上記レベルシフタ１２とチャージポンプ１１Ｎ，１１Ｐとロジック回路１４とで本発明に係る「電圧供給回路」が構成される。
【００８１】
図８において、ＶＳＳモニタ１３Ｎは負電圧チャージポンプ１１Ｎの出力電圧ＶＳＳ（負電圧）を検出し、その出力電圧ＶＳＳが所定の閾値に達したか否かを示す信号（検出信号ＤｓＮ）をロジック回路１４へ与える。また、ＶＤＤＨモニタ１３Ｐは正電圧チャージポンプ１１Ｐの出力電圧ＶＤＤＨ（正電圧）を検出し、その出力電圧ＶＤＤＨが所定の閾値に達したか否かを示す信号（検出信号ＤｓＰ）をロジック回路１４へ与える。
【００８２】
ＶＳＳモニタ１３Ｎと、ＶＤＤＨモニタ１３Ｐとロジック回路１４とで本発明に係る「チャージポンプ制御回路」が構成される。
【００８３】
ロジック回路１４は、外部から与えられる制御信号ＣＮＴによって上記オンモードまたはオフモードの制御を行う。具体的には次のとおりである。
【００８４】
［オンモード］
ＶＳＳモニタ１３Ｎの出力信号である検出信号ＤｓＮおよびＶＤＤＨモニタ１３Ｐの出力信号である検出信号ＤｓＰに関わらず、スイッチ１５Ｎ，１５Ｐをオン状態に保つ。したがって、負電圧チャージポンプ１１Ｎは連続動作し、例えば−３．０Ｖを出力し続ける。また、正電圧チャージポンプ１１Ｐは連続動作し、例えば＋３．０Ｖを出力し続ける。
【００８５】
［オフモード］
先ず、ロジック回路１４はスイッチ１５Ｎをオフする。これにより、負電圧チャージポンプ１１Ｎは停止状態（非動作状態）となって、負電圧チャージポンプ１１Ｎの出力電圧ＶＳＳ（負電圧）は次第に上昇する。負電圧チャージポンプ１１Ｎの出力電圧ＶＳＳが所定の閾値（例えば−１．５Ｖ）に達したことをＶＳＳモニタ１３Ｎが検知すれば、ロジック回路１４はスイッチ１５をオンする。これにより、負電圧チャージポンプ１１Ｎが動作状態となって、出力電圧ＶＳＳは所定電圧（例えば−３．０Ｖ）にまで低下（絶対値電圧は上昇）する。
【００８６】
負電圧チャージポンプ１１Ｎの出力電圧ＶＳＳが所定の閾値（例えば−３．０Ｖ）より低下したことをＶＳＳモニタ１３Ｎが検知すれば、ロジック回路１４はスイッチ１５Ｎをオフする。これにより、負電圧チャージポンプ１１Ｎは非動作状態となって負電圧チャージポンプ１１Ｎの出力電圧ＶＳＳは再び次第に上昇する。
【００８７】
このようにして、上記ＶＳＳモニタ１３Ｎの検出とスイッチ１５Ｎのオン・オフにより、負電圧チャージポンプ１１Ｎは間欠動作する。すなわち、オフモードでは負電圧チャージポンプ１１Ｎは間欠動作する。
【００８８】
また、ロジック回路１４は、スイッチ１５Ｎをオフすると同時に、すなわち、オンモードからオフモードに切り替わる際には最初に、スイッチ１５Ｐをオフする。これにより、正電圧チャージポンプ１１Ｐは停止状態（非動作状態）となって、正電圧チャージポンプ１１Ｐの出力電圧ＶＤＤＨ（正電圧）は次第に低下する。正電圧チャージポンプ１１Ｐの出力電圧ＶＤＤＨが所定の閾値（例えば＋１．５Ｖ）に達したことをＶＤＤＨモニタ１３Ｐが検知すれば、ロジック回路１４はスイッチ１５Ｐをオンする。これにより、正電圧チャージポンプ１１Ｐが動作状態となって、出力電圧ＶＤＤＨは所定電圧（例えば＋３．０Ｖ）にまで上昇する。
【００８９】
このようにして、上記ＶＤＤＨモニタ１３Ｐの検出とスイッチ１５Ｐのオン・オフにより、正電圧チャージポンプ１１Ｐは間欠動作する。すなわち、オフモードでは正電圧チャージポンプ１１Ｐは間欠動作する。
【００９０】
図９は本実施形態に係るＶＤＤＨモニタ１３Ｐの回路図である。このＶＤＤＨモニタ１３Ｐは、正電圧である出力電圧ＶＤＤＨのラインと入力電源の電圧ＶＲＥＧのラインとの間、具体的には、入力電源の電圧ＶＲＥＧのラインとグランド（０Ｖ）との間に接続された、抵抗Ｒ１、ｎチャンネルＭＯＳ−ＦＥＴ  Ｑ３から成る直列回路を備える。また、チャージアップされた出力電圧ＶＤＤＨとグランドとの間に接続された、ダイオードＤ１，Ｄ２，Ｄ３、ｎチャンネルＭＯＳ−ＦＥＴ  Ｑ４および抵抗Ｒ２から成る直列回路を備える。また、ダイオードＤ１，Ｄ２，Ｄ３、ＦＥＴ  Ｑ４および抵抗Ｒ２からなる直列回路は、ＦＥＴ  Ｑ３のゲートに接続されている。更に、抵抗Ｒ１とｎチャンネルＭＯＳ−ＦＥＴ  Ｑ３との接続点に接続されたインバータＩＮＶを備える。インバータＩＮＶは、抵抗Ｒ１とｎチャンネルＭＯＳ−ＦＥＴ  Ｑ３との接続点の論理電位を反転して出力する。このインバータＩＮＶの出力信号が、図８に示したロジック回路１４へ与えられる信号（検出信号ＤｓＰ）である。
【００９１】
ｎチャンネルＭＯＳ−ＦＥＴ  Ｑ４はそのドレインとゲートが接続された素子であり、ダイオードとして作用する。このダイオード接続構造のＭＯＳ−ＦＥＴ  Ｑ４は半導体集積回路の製造プロセス上のばらつきによる電気的特性のばらつきを抑制する。
【００９２】
図９に示す回路の二つの状態における動作は次のとおりである。
【００９３】
［出力電圧ＶＤＤＨが所定電圧より高い状態］
図９において、チャージアップされた出力電圧ＶＤＤＨが、閾値である所定電圧（例えば３．０Ｖ）より高い状態では、ダイオードＤ１，Ｄ２，Ｄ３、ＦＥＴ  Ｑ４が導通し、ダイオードＤ１，Ｄ２，Ｄ３、ＦＥＴ  Ｑ４および抵抗Ｒ２の直列回路に電流が流れる。これにより、ＦＥＴ  Ｑ３のゲート・ソース間電圧はＦＥＴ  Ｑ３のスレッシュホールド電圧を超えて、ＦＥＴ  Ｑ３はオンする。したがって、インバータＩＮＶの入力電圧は“Ｌ”レベルであり、検出信号ＤｓＰは“Ｈ”レベルとなる。このような“Ｈ”レベルの検出信号ＤｓＰがロジック回路１４へ出力された場合、ロジック回路１４はスイッチ１５Ｐをオフする。
【００９４】
［出力電圧ＶＤＤＨが所定電圧以下の状態］
チャージアップされた出力電圧ＶＤＤＨが低下して上記所定電圧に達したとき、ダイオードＤ１，Ｄ２，Ｄ３、ＦＥＴ  Ｑ４は遮断され、ダイオードＤ１，Ｄ２，Ｄ３、ＦＥＴＱ４および抵抗Ｒ２の直列回路に電流は流れない。これにより、ＦＥＴ  Ｑ３のゲート・ソース間電圧はＦＥＴ  Ｑ３のスレッシュホールド電圧に達せず、ＦＥＴ  Ｑ３はオフする。したがって、インバータＩＮＶの入力電圧は“Ｈ”レベルであり、検出信号ＤｓＰは“Ｌ”レベルとなる。このような“Ｌ”レベルの検出信号ＤｓＰがロジック回路１４へ出力された場合、ロジック回路１４はスイッチ１５Ｐをオンする。
【００９５】
なお、このとき、ダイオードＤ１、Ｄ２、Ｄ３、およびダイオードとして作用するＦＥＴ  Ｑ４を含む直列回路は、グランド（０Ｖ）と正電圧チャージポンプ１１Ｐの正の出力電圧ＶＤＤＨのラインとの間に接続され、正の電位から０Ｖの電位へと向かう順方向への電流の導通と遮断とを順方向への電圧降下を用いて制御している。
【００９６】
具体的には、出力電圧ＶＤＤＨが上記所定電圧（閾値）より高い状態では、上記直列回路に、順方向降下電圧より高い電圧が印加されて、上記直列回路が導通する。一方、出力電圧ＶＤＤＨが上記所定電圧（閾値）に達した状態では、上記直列回路に印加される電圧は上記順方向降下電圧を下回って、上記直列回路は遮断される。すなわち、図９に示すＶＤＤＨモニタ１３Ｐを有するチャージポンプ制御回路では、ＶＤＤＨモニタ１３Ｐの検知に用いる閾値をダイオードＤ１、Ｄ２、Ｄ３、およびＦＥＴ  Ｑ４の直列回路の順方向降下電圧で定めることで、検出信号ＤｓＰのレベルを切り替えている。
【００９７】
なお、本実施の形態ではＦＥＴ  Ｑ３のゲートに接続され、かつ、グランドと出力電圧ＶＤＤＨのラインとの間に接続されたダイオードが複数個である構成を示したが、ＦＥＴ  Ｑ３のゲートに接続され、かつ、グランドと出力電圧ＶＤＤＨのラインとの間に接続されたダイオードは１以上であればよい。このようなダイオードが１つのみであった場合には、上記閾値は当該１つのダイオードとＦＥＴ  Ｑ４との直列回路の順方向降下電圧となり、複数個であった場合には、上記閾値は当該複数個のダイオードとＦＥＴ  Ｑ４との直列回路の順方向降下電圧となる。すなわち、上記閾値は、ＦＥＴ  Ｑ３のゲートに接続され、かつ、グランドと出力電圧ＶＤＤＨのラインとの間に接続された全てのダイオードとＦＥＴ  Ｑ４との直列回路の順方向降下電圧となる。
【００９８】
図１０は、本実施形態に係る別のＶＤＤＨモニタ１３Ｐの回路図である。ダイオードＤ３に対してｎチャンネルＭＯＳ−ＦＥＴ  Ｑ５を並列接続した点で、図９に示したＶＤＤＨモニタ１３Ｐと異なる。その他は同じである。
【００９９】
図１０において、出力電圧ＶＤＤＨが所定電圧より高い状態で、検出信号ＤｓＰは“Ｈ”レベルとなり、出力電圧ＶＤＤＨが所定電圧以下の状態で、検出信号ＤｓＰは“Ｌ”レベルとなるので、ＦＥＴ  Ｑ５は、出力電圧ＶＤＤＨが所定電圧より高いときオン状態となり、出力電圧ＶＤＤＨが所定電圧以下であるときオフ状態となる。つまり、出力電圧ＶＤＤＨが所定電圧より高いとき、ダイオードＤ３はＦＥＴ  Ｑ５でバイパスされ、ＦＥＴ  Ｑ３のゲート・ソース間電圧は、このＦＥＴ  Ｑ３のターンオン時より更に高くなる。一方、出力電圧ＶＤＤＨが所定電圧以下のとき、ＦＥＴ  Ｑ５はオープンになり、ＦＥＴ  Ｑ３のゲート・ソース間電圧は、このＦＥＴ  Ｑ３のターンオフ時より更に低くなる。
【０１００】
このように、出力電圧ＶＤＤＨの状態検出結果に応じて、上記所定電圧（閾値）が変化することにより、その所定電圧と出力電圧ＶＤＤＨとの高低関係の検出にヒステリシス性を持たせることができる。なお、ＦＥＴ  Ｑ５が並列接続されるダイオードはダイオードＤ３に限られず、ダイオードＤ１またはＤ２であってもよい。
【０１０１】
《第６の実施形態》
第６の実施形態ではヒステリシスコンパレータを用いたチャージポンプ出力電圧検出回路の例を示す。
【０１０２】
図１１は第６の実施形態に係るＶＳＳモニタ１３Ｎの回路図である。このＶＳＳモニタ１３Ｎが適用される高周波回路モジュールの構成は図１または図８に示したものと同じである。ＶＳＳモニタ１３Ｎは、ヒステリシスコンパレータ１８、基準電圧発生回路１７、および抵抗Ｒ１１，Ｒ１２による抵抗分圧回路を備える。当該抵抗分圧回路は、負電圧チャージポンプ１１Ｎの出力電圧ＶＳＳと入力電源の電圧ＶＲＥＧとの電位差を分圧する回路であり、入力電源の電圧が印加されるラインと出力電圧ＶＳＳが印加されるラインとの間に互いに直列に接続された抵抗Ｒ１１、Ｒ１２により構成される。ヒステリシスコンパレータ１８は抵抗分圧回路の出力電圧と基準電圧Ｖｒとを比較する。
【０１０３】
図１１に示す回路の二つの状態における動作は次のとおりである。
【０１０４】
［出力電圧ＶＳＳが所定電圧より低い状態］
図１１において、出力電圧ＶＳＳが所定電圧（例えば−１．５Ｖ）より低い状態では、抵抗分圧回路の出力電圧は基準電圧Ｖｒから更にヒステリシス幅分低くなって、ヒステリシスコンパレータ１８の出力（検出信号ＤｓＮ）は“Ｈ”レベルとなる。
【０１０５】
［出力電圧ＶＳＳが所定電圧以上の状態］
図１１において、出力電圧ＶＳＳが上昇して上記所定電圧に達したとき、抵抗分圧回路の出力電圧は基準電圧Ｖｒから更にヒステリシス幅分高くなって、ヒステリシスコンパレータ１８の出力（検出信号ＤｓＮ）は“Ｌ”レベルとなる。
【０１０６】
図１２は第６の実施形態に係るＶＤＤＨモニタ１３Ｐの回路図である。このＶＤＤＨモニタ１３Ｐが適用される高周波回路モジュールの構成は図８に示したものと同じである。ＶＤＤＨモニタ１３Ｐは、ヒステリシスコンパレータ１８、基準電圧発生回路１７、および抵抗Ｒ１１，Ｒ１２による抵抗分圧回路を備える。当該抵抗分圧回路は、正電圧チャージポンプ１１Ｐの出力電圧ＶＤＤＨとグランド電位との電位差を分圧する回路であり、グランドと出力電圧ＶＤＤＨが印加されるラインとの間に互いに直列に接続された抵抗Ｒ１１、Ｒ１２により構成される。ヒステリシスコンパレータ１８は抵抗分圧回路の出力電圧と基準電圧Ｖｒとを比較する。
【０１０７】
図１２に示す回路の二つの状態における動作は次のとおりである。
【０１０８】
［出力電圧ＶＤＤＨが所定電圧より高い状態］
図１２において、出力電圧ＶＤＤＨが所定電圧（例えば１．５Ｖ）より高い状態では、抵抗分圧回路の出力電圧は基準電圧Ｖｒから更にヒステリシス幅分高くなって、ヒステリシスコンパレータ１８の出力（検出信号ＤｓＰ）は“Ｈ”レベルとなる。
【０１０９】
［出力電圧ＶＤＤＨが所定電圧以下の状態］
図１２において、出力電圧ＶＤＤＨが下降して上記所定電圧に達したとき、抵抗分圧回路の出力電圧は基準電圧Ｖｒから更にヒステリシス幅分低くなって、ヒステリシスコンパレータ１８の出力（検出信号ＤｓＰ）は“Ｌ”レベルとなる。
【０１１０】
本実施形態で示すように、検出対象の電圧を抵抗分圧回路で分圧した電圧をコンパレータに入力するように回路を構成してもよい。この構成により、チャージポンプの停止時に、チャージポンプの出力部のキャパシタの電荷が抵抗分圧回路を介してリーク（放電）される欠点はあるが、回路を簡素化できる。
【０１１１】
本実施形態によれば、コンパレータにヒステリシス性があるので、チャージポンプの間欠動作の周期を長く設定でき、消費電力がより抑制される。
【０１１２】
《第７の実施形態》
第７の実施形態では、パッケージ化された高周波回路モジュールの例を示す。
【０１１３】
図１３（Ａ）は第７の実施形態に係る高周波回路モジュール１０７Ａのパッケージ内部の構造を示す平面図である。図中のダイは半導体チップであり、このダイに、図１に示した高周波回路モジュール１０１全体の回路が構成されている。
【０１１４】
図１３（Ｂ）は第７の実施形態に係る別の高周波回路モジュール１０７Ｂのパッケージ内部の構造を示す平面図である。図中の第１ダイ、第２ダイはいずれも半導体チップであり、サブストレートに第１ダイおよび第２ダイが搭載されている。第１ダイに、図１に示した高周波回路モジュール１０１のうちチャージポンプ１１Ｎ、ロジック回路１４およびＶＳＳモニタ１３Ｎが構成されている。第２ダイにはＲＦスイッチが構成されている。
【０１１５】
図１４は本実施形態の高周波回路モジュール１０７Ｂを含む高周波回路のブロック図である。高周波回路モジュール１０７Ｂは、送信回路から出力される送信信号を電力増幅する高周波電力増幅器１９、送信信号と受信信号を切り替えるＲＦスイッチ２０、およびＲＦスイッチを制御するＲＦスイッチ制御回路２２および高周波低雑音増幅器（ＬＮＡ）２３を備える。ＲＦスイッチ２０は、高周波電力増幅器１９から出力される送信信号をアンテナ２１へ出力し、アンテナ２１から入力される受信信号を高周波低雑音増幅器２３へ出力する。高周波低雑音増幅器２３は増幅した受信信号を受信回路へ出力する。ＲＦスイッチ制御回路２２は、例えば図１に示した高周波回路モジュール１０１のうち、ＲＦスイッチ２０以外の部分である。
【０１１６】
第１ダイには、図１に示したレベルシフタ１２、スイッチ１５およびレギュレータ回路１６を更に含んでもよい。
【０１１７】
また、第２ダイに、ＲＦスイッチ２０に接続される高周波電力増幅器１９が構成されていて、第１ダイに、ＲＦスイッチ２０、このＲＦスイッチ２０に接続される高周波低雑音増幅器（ＬＮＡ）２３、およびＬＮＡ用電圧供給回路、が構成されていてもよい。
【０１１８】
高周波低雑音増幅器（ＬＮＡ）２３は、上記ＬＮＡ用電圧供給回路から電圧供給を受ける。ＬＮＡ用電圧供給回路は、ＬＮＡバイアス回路を含み、レギュレータを含んでもよい。ＬＮＡ用電圧供給回路を制御するロジック回路はＲＦスイッチ用の電圧供給回路におけるロジック回路と共通である。
【０１１９】
《第８の実施形態》
第８の実施形態では、第７の実施形態とは異なる構成のパッケージ化された高周波回路モジュールの例を示す。
【０１２０】
図１５は第８の実施形態に係る高周波回路モジュール１０８のパッケージ内部の構造を示す平面図である。図中の第１ダイ、第２ダイ、第３ダイはいずれも半導体チップである。サブストレートに第１ダイ、第２ダイおよび第３ダイが搭載されている。第１ダイ、第２ダイの構成は第７の実施形態で示したとおりである。第３ダイには、図１４に示した高周波電力増幅器１９が構成されている。
【０１２１】
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
【符号の説明】
【０１２２】
Ｄ１，Ｄ２，Ｄ３…ダイオード
ＥＮ…イネーブル端子
ＩＮＶ…インバータ
Ｒ１，Ｒ２…抵抗
Ｒ１１，Ｒ１２…抵抗
１１Ｎ…負電圧チャージポンプ
１１Ｐ…正電圧チャージポンプ
１２…レベルシフタ
１３Ｎ…ＶＳＳモニタ
１３Ｐ…ＶＤＤＨモニタ
１４…ロジック回路
１５，１５Ｎ，１５Ｐ…スイッチ
１６…レギュレータ回路
１７…基準電圧発生回路
１８…ヒステリシスコンパレータ
１９…高周波電力増幅器
２０…ＲＦスイッチ（電圧供給対象回路）
２１…アンテナ
２２…ＲＦスイッチ制御回路
２３…高周波低雑音増幅器
１０１，１０３，１０４，１０５，１０７Ａ，１０７Ｂ，１０８…高周波回路モジュール
【図１】
2019009087.tif 000003
【図２】
2019009087.tif 000004
【図３】
2019009087.tif 000005
【図４】
2019009087.tif 000006
【図５】
2019009087.tif 000007
【図６】
2019009087.tif 000008
【図７】
2019009087.tif 000009
【図８】
2019009087.tif 000010
【図９】
2019009087.tif 000011
【図１０】
2019009087.tif 000012
【図１１】
2019009087.tif 000013
【図１２】
2019009087.tif 000014
【図１３】
2019009087.tif 000015
【図１４】
2019009087.tif 000016
【図１５】
2019009087.tif 000017
【国際調査報告】
2019009087.tif 000018
2019009087.tif 000019
2019009087.tif 000020
2019009087.tif 000021