(57)【要約】電力変換装置（１００）は、マルチレベル昇圧回路(２０)と、このマルチレベル昇圧回路(２０)の出力電圧を平滑する平滑コンデンサ（３０）とを備える。マルチレベル昇圧回路（２０）は、第１ダイオード（３）、第２ダイオード（４）、第１スイッチング素子（５）および第２スイッチング素子（６）の４つの半導体素子が直列に接続されたレグ部（８）と、第１ダイオード（３）、第２ダイオード（４）の接続点と、第１スイッチング素子（５）、第２スイッチング素子（６）の接続点と、の間に接続される中間コンデンサ（７）とを備える。制御部（５０）は、平滑コンデンサ（３０）の電圧が、基準電圧値以上となった場合に、第１スイッチング素子（５）および第２スイッチング素子（６）をオフ状態に固定する保護モードを動作させる。
2019123716.tif 000002
【特許請求の範囲】
【請求項１】
直流電源部からの出力電圧を昇圧する昇圧コンバータと、該昇圧コンバータの出力電圧を平滑する平滑コンデンサと、該平滑コンデンサの電圧を交流電圧に変換するインバータと、前記昇圧コンバータおよび前記インバータを制御する制御部とを備えた電力変換装置において、
前記昇圧コンバータは、
前記直流電源部に第１端が接続されるリアクトルと、
それぞれ電流の導通および遮断を制御する第１半導体素子、第２半導体素子、第１半導体スイッチング素子および第２半導体スイッチング素子の４つの半導体素子が直列に、前記平滑コンデンサの正負端子間に接続され、前記第２半導体素子と前記第１半導体スイッチング素子との接続点に前記リアクトルの第２端が接続されるレグ部と、
前記第１半導体素子、前記第２半導体素子の接続点と、前記第１半導体スイッチング素子、前記第２半導体スイッチング素子の接続点と、の間に接続される中間コンデンサとを備え、
前記制御部は、
通常モードにおいて、前記第１半導体スイッチング素子および前記第２半導体スイッチング素子のオン、オフを制御して、前記昇圧コンバータにマルチレベルの電圧を出力させ、
前記平滑コンデンサの電圧が、基準電圧値以上となった場合に、前記第１半導体スイッチング素子および前記第２半導体スイッチング素子をオフ状態に固定する保護モードを動作させる、
電力変換装置。
【請求項２】
前記昇圧コンバータは、前記レグ部の各前記半導体素子に分配される印加電圧の比を安定させる複数のバランス抵抗を備え、
前記バランス抵抗が、前記レグ部の前記第１半導体素子、前記第２半導体素子、前記第１半導体スイッチング素子および前記第２半導体スイッチング素子の内、前記第１半導体素子と、前記第２半導体スイッチング素子とにのみ、それぞれ並列に接続された、
請求項１に記載の電力変換装置。
【請求項３】
前記昇圧コンバータは、前記レグ部の各前記半導体素子に分配される印加電圧の比を安定させる複数のバランス抵抗を備え、
前記バランス抵抗が、前記第１半導体素子と前記第２半導体スイッチング素子と前記中間コンデンサとに、それぞれ並列に接続された、
請求項１に記載の電力変換装置。
【請求項４】
前記昇圧コンバータは、前記レグ部の各前記半導体素子に分配される印加電圧の比を安定させる複数のバランス抵抗を備え、
前記バランス抵抗が、前記第１半導体素子と前記第２半導体素子と前記第１半導体スイッチング素子と前記第２半導体スイッチング素子とに、それぞれ並列に接続された、
請求項１に記載の電力変換装置。
【請求項５】
前記第１半導体素子と前記第２半導体スイッチング素子とにそれぞれ並列に接続された前記バランス抵抗は、前記第１半導体素子と前記第２半導体スイッチング素子との各印加電圧が均等になるように抵抗値が決定された、
請求項２から請求項４のいずれか１項に記載の電力変換装置。
【請求項６】
第３スイッチング素子を有する降圧回路を、前記直流電源部と前記昇圧コンバータとの間に備え、
前記制御部は、
前記保護モードにおいて、前記降圧回路の前記第３スイッチング素子を、オンあるいはオフ状態に固定する、
請求項１から請求項５のいずれか１項に記載の電力変換装置。
【請求項７】
前記降圧回路は、第４スイッチング素子を更に備え、
前記第３スイッチング素子は、前記直流電源部と前記リアクトルの第１端との間に直列接続して設けられ、
前記第４スイッチング素子は、前記リアクトルの第２端から出力される電流を前記リアクトルの第１端に戻すように設けられ、
前記制御部は、
前記保護モードにおいて、前記第３スイッチング素子を、オンあるいはオフ状態に固定すると共に、前記第４スイッチング素子をオフ状態に固定する、
請求項６に記載の電力変換装置。
【請求項８】
前記制御部は、
前記保護モード時において、前記インバータが有するスイッチング素子のスイッチング動作を停止させる、
請求項１から請求項７のいずれか１項に記載の電力変換装置。
【請求項９】
前記直流電源部は、
交流電源と、前記交流電源の出力電圧を整流するダイオード整流器とを備えた、
請求項１から請求項８のいずれか１項に記載の電力変換装置。
【請求項１０】
前記制御部は、前記平滑コンデンサの電圧が前記基準電圧値よりも低くなってから、所定の期間を経過した後に、前記保護モードを解除する、
請求項１から請求項９のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、電力変換装置に関するものである。
【背景技術】
【０００２】
従来より、電力変換装置内の半導体素子に過電圧が印加されることを抑制するための、以下のような制御を行う電力変換装置が開示されている。【０００３】
ＤＣ／ＤＣ電力変換装置の電力変換部において、スイッチング素子Ｓ１、Ｓ２、ダイオードＤ１、Ｄ２は直列に配列され、抵抗Ｒ４、Ｒ３、Ｒ２、Ｒ１は、それぞれスイッチング素子Ｓ１、Ｓ２、ダイオードＤ１、Ｄ２に対して並列に配置される。スイッチング素子Ｓ１、Ｓ２は、ダイオードＤ１、Ｄ２にかかる電圧を調整する電圧バランス用抵抗である。直流電源の入力端子の入力電圧がゼロまたは大きく低下し、スイッチング素子Ｓ１、Ｓ２が制御停止状態にある際に、電圧バランス用抵抗Ｒ１〜Ｒ４がスイッチング素子Ｓ１、Ｓ２およびダイオードＤ１、Ｄ２の電圧バランスを保つ（例えば、特許文献１参照）。【０００４】
また、例えば、以下のような制御を行う電力変換装置が開示されている。
過電圧検出器は、平滑コンデンサの直流電圧が予め設定された過電圧値を越えたとき、インバータのトリップ信号を出力する。直流電圧監視器は、平滑コンデンサの直流電圧が過電圧しきい値以上となる時間をタイマで計時し、所定時間以上経過したとき、警報を出力する。系統のコンデンサ開放などの手動操作による電圧低減措置を施す（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−３３５５３号公報  （段落［００１４］〜［００１７］、図１、図２、図３）
【特許文献２】特開２００７−１６６８１５号公報  （段落［００１５］〜［００３２］、図１、図２）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に記載される従来の電力変換装置では、入力電圧がゼロまたは大きく低下し、電力変換装置が停止している場合において、各半導体素子の過電圧を抑制できる。しかしながら、電力変換装置の動作中において、各半導体素子に過電圧が印加される状況が生じた場合に、これを抑制することができなかった。
また、上記特許文献２に記載される従来の電力変換装置では、平滑コンデンサの過電圧時において、コンデンサ開放などの手動操作による電圧低減措置を施しているが、手動操作による対応では過電圧発生から電圧低減措置を施すまでに時間を要し、速やかに過電圧を解消できないものであった。【０００７】
特に、昇圧コンバータおよびインバータを備え、直流電圧を昇圧した後に交流電圧に変換して負荷に出力する電力変換装置において、電力変換装置に異常があった場合、あるいは、負荷動作に異常があった場合、等において、負荷からの回生電力により母線電圧が上昇し、母線電圧に接続された平滑コンデンサの電圧が上昇することがある。この平滑コンデンサの電圧上昇により、電力変換装置内の各半導体素子に過大な電圧が印加されることがあった。特に、マルチレベルの電圧を出力可能なマルチレベル昇圧コンバータを用いた場合では、一般に昇圧コンバータの半導体素子の耐圧は、インバータの半導体素子の耐圧より低く構成されるため、各半導体素子に過電圧が印加されやすいという問題点があった。【０００８】
本願は、上記のような課題を解決するための技術を開示するものであり、電力変換装置の動作中において、電力変換装置内の半導体素子の過電圧を速やかに抑制できる電力変換装置の提供を目的とする。
【課題を解決するための手段】
【０００９】
本願に開示される電力変換装置は、
直流電源部からの出力電圧を昇圧する昇圧コンバータと、該昇圧コンバータの出力電圧を平滑する平滑コンデンサと、該平滑コンデンサの電圧を交流電圧に変換するインバータと、前記昇圧コンバータおよび前記インバータを制御する制御部とを備えた電力変換装置において、
前記昇圧コンバータは、
前記直流電源部に第１端が接続されるリアクトルと、
それぞれ電流の導通および遮断を制御する第１半導体素子、第２半導体素子、第１半導体スイッチング素子および第２半導体スイッチング素子の４つの半導体素子が直列に、前記平滑コンデンサの正負端子間に接続され、前記第２半導体素子と前記第１半導体スイッチング素子との接続点に前記リアクトルの第２端が接続されるレグ部と、
前記第１半導体素子、前記第２半導体素子の接続点と、前記第１半導体スイッチング素子、前記第２半導体スイッチング素子の接続点と、の間に接続される中間コンデンサとを備え、
前記制御部は、
通常モードにおいて、前記第１半導体スイッチング素子および前記第２半導体スイッチング素子のオン、オフを制御して、前記昇圧コンバータにマルチレベルの電圧を出力させ、
前記平滑コンデンサの電圧が、基準電圧値以上となった場合に、前記第１半導体スイッチング素子および前記第２半導体スイッチング素子をオフ状態に固定する保護モードを動作させる、
ものである。
【発明の効果】
【００１０】
本願に開示される電力変換装置によれば、電力変換装置の動作中において、電力変換装置内の半導体素子の過電圧を抑制することができるため、各半導体素子の劣化を抑制して信頼性の高い電力変換装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１による電力変換装置を含む電力変換システムの概略構成を示す図である。
【図２】実施の形態１による制御部の内部構成図である。
【図３】実施の形態１によるゲートブロック部の入力と出力の関係を示す図である。
【図４】実施の形態１による電力変換装置の動作を示す波形図である。
【図５】実施の形態１による電力変換装置の各部の電圧を示す図である。
【図６】比較例による電力変換装置における各部の電圧を示す図である。
【図７】実施の形態１による電力変換装置を含む電力変換システムの概略構成を示す図である。
【図８】実施の形態２による電力変換装置を含む電力変換システムの概略構成を示す図である。
【図９】実施の形態２による制御部の内部構成図である。
【図１０】実施の形態２によるゲートブロック部の入力と出力の関係を示す図である。
【図１１】実施の形態２による電力変換装置を含む電力変換システムの概略構成を示す図である。
【図１２】実施の形態３による電力変換装置を含む電力変換システムの概略構成を示す図である。
【図１３】実施の形態３による電力変換装置を含む電力変換システムの概略構成を示す図である。
【図１４】実施の形態３による電力変換装置を含む電力変換システムの概略構成を示す図である。
【図１５】実施の形態４による電力変換装置を含む電力変換システムの概略構成を示す図である。
【図１６】実施の形態４による制御部の内部構成図である。
【図１７】実施の形態４によるゲートブロック部の入力と出力の関係を示す図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
以下、本願の実施の形態１による電力変換装置１００について図を用いて説明する。
図１は、実施の形態１による電力変換装置１００を含む電力変換システムの概略構成を示す図である。
図２は、本実施の形態１における制御部５０の内部構成図である。
図３は、図２に示す制御部５０のゲートブロック部５６、５７、５８の入力と出力の関係を示す図である。
【００１３】
図１に示すように、電力変換装置１００は、直流電源部１と交流モータ４０との間に設けられ、直流電源部１からの直流電圧を変換して交流モータ４０を駆動するものである。
電力変換装置１００は、直流電源部１からの出力電圧を昇圧する昇圧コンバータとしてのマルチレベル昇圧回路２０と、このマルチレベル昇圧回路２０の出力電圧を平滑する平滑コンデンサ３０と、この平滑コンデンサ３０により平滑された電圧を交流電圧に変換して交流モータ４０に出力するインバータ３５と、マルチレベル昇圧回路２０およびインバータ３５を制御する制御部５０とを備える。
このように構成された電力変換装置１００と、直流電源部１と、交流モータ４０とで、本実施の形態の電力変換システムが構成される。
【００１４】
電力変換装置１００のマルチレベル昇圧回路２０は、リアクトル２と、平滑コンデンサ３０の正負端子間に接続されるレグ部８と、中間コンデンサ７と、バランス抵抗１０、１１と、を備える。
【００１５】
マルチレベル昇圧回路２０のレグ部８は、平滑コンデンサ３０の正側端子に接続される側から、それぞれ電流の導通および遮断を制御する、第１半導体素子としての第１ダイオード３、第２半導体素子としての第２ダイオード４、第１半導体スイッチング素子としての第１スイッチング素子５、第２半導体スイッチング素子としての第２スイッチング素子６、の順に配置された４つの半導体素子が直列接続されて構成される。
第１ダイオード３、第２ダイオード４は、第２ダイオード４と第１スイッチング素子５との接続点である中間ノードｎからマルチレベル昇圧回路２０の正側出力端に向けて電流が流れるように配置される。また、第１スイッチング素子５、第２スイッチング素子６は、上記中間ノードｎからマルチレベル昇圧回路２０の負側出力端に向けて電流が流れるように配置される。
【００１６】
リアクトル２の第２端としての出力端は中間ノードｎに接続され、リアクトル２の第１端としての入力端は直流電源部１に接続される。
また、中間コンデンサ７の正側端子は、第１ダイオード３と第２ダイオード４との接続点に接続され、中間コンデンサ７の負側端子は、第１スイッチング素子５と第２スイッチング素子６との接続点に接続される。
更に、第１ダイオード３と並列にバランス抵抗１０が接続され、第２スイッチング素子６と並列にバランス抵抗１１が接続される。このように、本実施の形態では、レグ部８が有する４つの半導体素子の内、第１ダイオード３、第２スイッチング素子６にのみ、バランス抵抗１０、１１が接続される。このバランス抵抗１０、１１は、レグ部８の各半導体素子に分配される印加電圧の比を安定させる目的で設置される。
【００１７】
また、インバータ３５は、図１においては簡略して示しているが、直流を三相交流に変換するため、各相２つ、計６つのスイッチング素子３６を備える。
また、電力変換装置１００は、平滑コンデンサ３０の電圧Ｖｄｃを検出するための電圧検出手段３０Ａを備える。検出された平滑コンデンサ電圧Ｖｄｃは、制御部５０に入力される。
【００１８】
なお、マルチレベル昇圧回路２０のレグ部８において用いられる第１スイッチング素子５、第２スイッチング素子６は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）あるいはＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）のような半導体素子で構成できる。また、第１スイッチング素子５、第２スイッチング素子６は、逆並列にダイオードを有するものでもよい。また、レグ部８の各半導体素子（第１ダイオード３、第２ダイオード４、第１スイッチング素子５、第２スイッチング素子６）は、材料がＳｉ（シリコン）の他、ＳｉＣ（シリコンカーバイド）、ＧａＮ（ガリウムナイトライド）の等の半導体でも構成できることは言うまでもない。
また、第１ダイオード３、第２ダイオード４は、スイッチング機能を有し、逆並列に接続されたダイオードを有するＩＧＢＴあるいはＭＯＳＦＥＴのような半導体素子で構成することも可能であるが、本実施の形態では、マルチレベル昇圧回路２０の回生動作を必要としないので、ダイオードで構成している。
また、交流モータ４０は、誘導機、同期機のどちらでもよい。
【００１９】
次に、マルチレベル昇圧回路２０の詳細動作について説明する。
マルチレベル昇圧回路２０は、平滑コンデンサ３０の電圧を昇圧する機能を持つとともに、中間コンデンサ７に平滑コンデンサ３０の電圧以下の電圧である直流電圧を発生させる。すなわち、マルチレベル昇圧回路２０は、出力電圧レベルがマルチレベルの３レベルとなるのが特徴である。
中間コンデンサ７の電圧Ｖｍを、平滑コンデンサ電圧Ｖｄｃの半分である１／２Ｖｄｃに制御すると、マルチレベル昇圧回路２０は、０、１／２Ｖｄｃ、Ｖｄｃの３レベルが出力できる。このようなマルチレベル昇圧回路は、スイッチング素子のスイッチング損失を小さくでき、リアクトルのキャリアリプル電流を小さくできるため、高効率となるのが特徴である。
【００２０】
次に、制御部５０の構成、制御について図２を用いて説明する。
図２に示すように、制御部５０は、比較器５１と、ラッチ部５２と、ゲートブロック部５６、５７、５８と、ゲート信号生成部５３、５４、５５と、を備える。制御部５０は、アナログ回路で構成することもできるし、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）、ＦＰＧＡ（ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ）、マイコン等を用いて構成することもできる。
以下、制御部５０のそれぞれのブロックについて詳細を説明していく。
【００２１】
電圧検出手段３０Ａにより検出された平滑コンデンサ電圧Ｖｄｃが比較器５１のプラス側に入力され、基準電圧値としての比較信号Ｖｄｃｒｅｆが比較器５１のマイナス側に入力される。この比較信号Ｖｄｃｒｅｆは、インバータ３５を停止させる基準となる電圧を入力する。比較信号Ｖｄｃｒｅｆの設計値として、ＡＣ２００Ｖ系のインバータにおいては比較信号Ｖｄｃｒｅｆ≒４００Ｖとし、ＡＣ４００Ｖ系のインバータにおいては比較信号Ｖｄｃｒｅｆ≒８００Ｖ程度に設定するとよい。
【００２２】
比較器５１は、入力された平滑コンデンサ電圧Ｖｄｃと、比較信号Ｖｄｃｒｅｆとの比較を行い、平滑コンデンサ電圧Ｖｄｃ＜比較信号Ｖｄｃｒｅｆである場合に“０”を出力し、平滑コンデンサ電圧Ｖｄｃ≧比較信号Ｖｄｃｒｅｆである場合に“１”を出力する。
即ち、比較器５１は、平滑コンデンサ電圧Ｖｄｃが基準電圧値以上の過電圧となる異常時のみに“１”を出力し、それ以外の正常時には“０”を出力する。このように比較器５１は、平滑コンデンサ３０の過電圧を検出する異常判定機能を持つ。比較器５１の出力結果は、ラッチ部５２に出力される。
なお、比較器５１は、アナログ回路で構成する場合、コンパレータで設計するのが一般的である。また、ＡＳＩＣ、ＦＰＧＡで設計することも可能であることはいうまでもない。
【００２３】
次にラッチ部５２を説明する。ラッチ部５２は、比較器５１が過電圧を検出した場合、解除信号Ｓ１が入力されるまで、異常時の信号である“１”を保持するために設けられる。
ラッチ部５２は、ロジック回路で設計する場合、Ｒ（リセット）とＳ（セット）の入力端子を有するＲＳフリップフロップで構成することができる。この場合、比較器５１の出力を、ラッチ部５２のセット入力端子に入力し、解除信号Ｓ１をリセット入力端子に入力すればよい。
平滑コンデンサ電圧Ｖｄｃが基準電圧値以上となり、比較器５１の出力が異常時の“１”となった後、比較器５１の出力が正常時の“０”に変わった場合においても、ラッチ部５２の出力は“１”に固定される。解除信号Ｓ１が“１”を入力した場合において、ラッチ部５２の出力は“１”から“０”に変更され、異常判定を解除することができる。
【００２４】
解除信号Ｓ１は、例えば、操作者により外部から入力されるものでもよいし、制御部５０内で生成されるものでもよい。制御部５０内で解除信号Ｓ１を生成する場合は、例えば、比較器５１の出力をインバータにより反転した後に、遅延器により所定の期間分遅延させる。これにより、ラッチ部５２は、平滑コンデンサ電圧Ｖｄｃが基準電圧値より低くなってから、所定の期間を経過した後に、出力を正常時の”０”とする。このように、比較器５１の出力段にラッチ部５２を設けることで、制御部５０が、後述する異常時の保護動作と正常動作とを頻繁に交互に繰り返すことを防止し、機器の破損を防止できる。
【００２５】
次に、ゲート信号生成部５３、５４、５５を説明する。
ゲート信号生成部５３は、インバータ３５が有するスイッチング素子３６用のゲート信号Ｇ３ａを生成する。また、ゲート信号生成部５４、５５は、それぞれマルチレベル昇圧回路２０が有する第１スイッチング素子５、第２スイッチング素子６用のゲート信号Ｇ１ａ、Ｇ２ａを生成する。
【００２６】
最後にゲートブロック部５６、５７、５８を説明する。
平滑コンデンサ電圧Ｖｄｃが過電圧となる異常時において、マルチレベル昇圧回路２０が有する第１スイッチング素子５、第２スイッチング素子６と、インバータ３５が有するスイッチング素子３６の、それぞれのゲート信号Ｇ１、Ｇ２、Ｇ３を“０”にする目的で設置され、論理回路で構成することができる。
【００２７】
ゲートブロック部５６には、ラッチ部５２の出力とゲート信号Ｇ３ａとが入力される。また、ゲートブロック部５７には、ラッチ部５２の出力とゲート信号Ｇ１ａとが入力される。また、ゲートブロック部５８には、ラッチ部５２の出力とゲート信号Ｇ２ａとが入力される。
各ゲートブロック部５６、５７、５８の出力信号（ゲート信号Ｇ１、Ｇ２、Ｇ３）は、図３に示した論理で決定される。即ち、制御部５０は、ゲート信号Ｇ１ａ、Ｇ２ａ、Ｇ３ａが“１”で、且つラッチ部５２の出力が正常時の“０”の場合のみ、ゲートブロック部５６、５７、５８から“１”のゲート信号Ｇ１、Ｇ２、Ｇ３を出力させ、異常時の場合では“０”のゲート信号Ｇ１、Ｇ２、Ｇ３を出力する保護モードを動作させる。
【００２８】
即ち、平滑コンデンサ電圧Ｖｄｃが基準電圧値より低い正常時では、制御部５０は通常モードで動作し、マルチレベル昇圧回路２０の第１スイッチング素子５、第２スイッチング素子６のオン、オフを制御して、マルチレベル昇圧回路２０にマルチレベルの電圧を出力させる。更に、制御部５０は、インバータ３５のスイッチング素子３６のオン、オフを制御して交流電圧を発生させる。
一方、平滑コンデンサ電圧Ｖｄｃが基準電圧値以上となる異常時の場合は、制御部５０は保護モードで動作し、マルチレベル昇圧回路２０の第１スイッチング素子５と第２スイッチング素子６をオフ状態に固定する共に、インバータ３５の各スイッチング素子３６のスイッチング動作を停止させてゲートブロックする。
【００２９】
なお、図２では、第１スイッチング素子５のゲート信号Ｇ１、第２スイッチング素子６のゲート信号Ｇ２、インバータ３５用のゲート信号Ｇ３、を出力するための３つのゲートブロック部５６、５７、５８を設けた構成を示した。しかしながら、実際には、インバータ３５のゲート信号Ｇ３は、スイッチング素子３６の数に応じた６つの信号が必要であるため、ゲートブロック部は６個必要である。そのため、マルチレベル昇圧回路２０の第１スイッチング素子５、第２スイッチング素子６用のゲートブロック部を含めると合計８個のゲートブロック部が必要となる。図２では、図が煩雑になるのを防ぐため一部のゲートブロック部の図示を省略した。
【００３０】
次に、本実施の形態の電力変換装置１００の制御部５０が行う保護モードの効果について図を用いて説明する。
図４は、電力変換装置１００の動作中において、保護モードを動作させた直後の電力変換装置１００の動作を示す波形図である。
図５は、保護モードを動作させた電力変換装置１００における各部の電圧を示す図である。
【００３１】
図４において、波形を３つ掲示しており、上から順に平滑コンデンサ電圧Ｖｄｃ、交流モータ４０の電流、交流モータ４０の回転数である。
電力変換装置１００の動作中において、何らかの異常により平滑コンデンサ電圧Ｖｄｃが上昇して過電圧となったとする。そして電力変換装置１００の制御部５０が、平滑コンデンサ電圧Ｖｄｃの電圧上昇を検知し、保護モードを動作させたとする。保護モードが動作されることにより、時間５．５ｓｅｃ時において、マルチレベル昇圧回路２０の第１スイッチング素子５と第２スイッチング素子６がオフ状態に固定されると共に、インバータ３５がゲートブロックされて停止する。
【００３２】
制御部５０がインバータ３５を停止させると、交流モータ４０のインダクタンスエネルギや、交流モータ４０の起電力によって回生動作が生じ、平滑コンデンサ電圧Ｖｄｃは８５０Ｖから更に上昇して１０３０Ｖ程度に上昇する。特に平滑コンデンサ３０が小容量の場合、交流モータ４０の回転数が大きい場合、等において平滑コンデンサ電圧Ｖｄｃは上昇しやすい。
このような、平滑コンデンサ電圧Ｖｄｃの過電圧時における、マルチレベル昇圧回路２０のレグ部８の各半導体素子に印加される電圧は、図５に示すようになる。
【００３３】
図５では、平滑コンデンサ電圧Ｖｄｃ＝１０３０Ｖ、中間コンデンサ電圧Ｖｍ＝８５０／２＝４２５Ｖとしている。平滑コンデンサ電圧Ｖｄｃは、上記図４の結果から引用した。中間コンデンサ電圧Ｖｍの変化する早さは、平滑コンデンサ電圧Ｖｄｃの変化に比べ十分遅く、インバータの停止前から変わらないため、停止前の電圧４２５Ｖとした。
【００３４】
保護モードにおいては、マルチレベル昇圧回路２０のレグ部８の第１スイッチング素子５および第２スイッチング素子６はオフ状態に固定される。そのため、図６に示すように、マルチレベル昇圧回路２０のレグ部８の第１ダイオードと第２スイッチング素子６の印加電圧は、平滑コンデンサ電圧Ｖｄｃ（１０３０Ｖ）から中間コンデンサ電圧Ｖｍ（４２５Ｖ）を引いた値を２で割った、３０２．５Ｖとなる。また、第２ダイオード４、第１スイッチング素子５に印加される電圧は、中間コンデンサ電圧Ｖｍ（４２５Ｖ）を２で割った２１２．５Ｖとなる。
【００３５】
ここで、平滑コンデンサ電圧Ｖｄｃが過電圧時において、マルチレベル昇圧回路２０の第１スイッチング素子５、第２スイッチング素子６をオフ状態に固定しない比較例について説明する。
図６は、この比較例の場合における電力変換装置の各部の電圧を示す図である。
平滑コンデンサ電圧Ｖｄｃが過電圧となる異常時において、第１スイッチング素子５、第２スイッチング素子６をオフ状態に固定しない場合では、図５に示すように、第１スイッチング素子５、第２スイッチング素子６のゲート信号Ｇ１、Ｇ２のオン、オフ状態によって、マルチレベル昇圧回路２０のレグ部８の各半導体素子の印加電圧が異なる。
【００３６】
ゲート信号Ｇ２がオン（第２スイッチング素子６がオン）のときに、平滑コンデンサ電圧Ｖｄｃ（１０３０Ｖ）から中間コンデンサ電圧Ｖｍ（４２５Ｖ）を引いた、６０５Ｖの過大な電圧が第１ダイオード３に印加されることが判る。マルチレベル回路の場合、インバータより耐圧が低い半導体素子を使うのが一般的であり、６００Ｖ耐圧の素子を使っている場合には、マルチレベル昇圧回路が劣化してしまう可能性がある。
【００３７】
このように、本実施の形態の電力変換装置１００の制御部５０は、電力変換装置１００の動作中において、平滑コンデンサ電圧Ｖｄｃが過電圧となった異常時に保護モードを動作させる。そして制御部５０は、この保護モードにより、マルチレベル昇圧回路２０の第１スイッチング素子５、第２スイッチング素子６をオフ状態に固定するとともに、インバータ３５を停止させる。インバータ３５を停止させることにより、平滑コンデンサ電圧Ｖｄｃは更に上昇する場合があるが、この場合でもマルチレベル昇圧回路２０内の各半導体素子に過大な電圧が印加されることを防止できる。
このように、制御部５０は、電力変換装置１００の異常時において、マルチレベル昇圧回路２０内の各半導体素子の過電圧を抑止しつつ、電力変換装置１００を停止できる。
【００３８】
図５、図６内の（※）で示された箇所に対応する半導体素子は、レグ部８への印加電圧が分配される半導体素子を示す。印加電圧がこのように各半導体素子に分配される場合、各半導体素子にインピーダンスのバラツキがあると、印加電圧は均等に分配されない。このような場合でも、半導体素子よりもインピーダンスが十分小さい抵抗を半導体素子と並列に接続することで印加電圧を均等に分配できる。
本実施の形態の電力変換装置１００では、レグ部８の第１ダイオード３と第２スイッチング素子６とに分配される印加電圧のバランスを取ればよい。よって、レグ部８を構成する４つの半導体素子（第１ダイオード３、第２ダイオード４、第１スイッチング素子５、第２スイッチング素子）の内、第１ダイオード３と、第２スイッチング素子６にのみ、それぞれ並列にバランス抵抗１０、１１が接続される構成としている。
また、第１ダイオード３と第２スイッチング素子６との各印加電圧が均等になるように、第１ダイオード３と第２スイッチング素子６のオフ時のインピーダンスを考量した上で、バランス抵抗１０、１１の抵抗値をそれぞれ決定している。
【００３９】
なお、上記図５、図６では、第１ダイオード３、第２ダイオード４、第１スイッチング素子５、第２スイッチング素子６のオフ時のインピーダンスは、すべての半導体素子で同一の値とした条件で計算した。また、第１ダイオード３、第２ダイオード４と、第１スイッチング素子５、第２スイッチング素子６のオン時のインピーダンスは零として計算した。
【００４０】
以下、直流電源部１の構成を変形した場合の、電力変換システムについて説明する。
図７は、直流電源部１の構成を変形した場合の、電力変換システムの概略構成を示す図である。
図１では、直流電源部１を直流電源を用いて構成した例を示した。しかしながらこの構成に限定するものではなく、直流電源部１は、交流電源としての三相交流電源１ｃと、この三相交流電源１ｃの出力電圧を整流するダイオード整流器１ｄとで構成してもよい。
このように、直流電源部１の構成を変形した場合においても、同様に本実施の形態の電力変換装置１００を適用可能である。
なお、三相交流電源１ｃを、交流電源としての単相交流電源に置き換えてもよい。
【００４１】
また、上記では、平滑コンデンサ電圧Ｖｄｃが過電圧となった後に、制御部５０が保護モードによりインバータ３５を停止する場合について説明した。しかしながら、電力変換装置１００内に何らかの異常が生じてインバータ３５を先に停止したことによって、平滑コンデンサ電圧Ｖｄｃが基準電圧値以上となった場合でも、制御部５０は同様に保護モードを動作させることができる。
【００４２】
上記のように構成された本実施の形態の電力変換装置１００によると、制御部５０は、平滑コンデンサ電圧Ｖｄｃが過電圧となる異常時において、マルチレベル昇圧回路２０の第１スイッチング素子５、第２スイッチング素子６をオフ状態に固定する保護モードを動作させる。
これにより、マルチレベル昇圧回路２０のレグ部８の各半導体素子に過大な電圧が印加されることを速やかに防止し、レグ部８の各半導体素子の劣化を抑制して信頼性の高い電力変換装置１００を提供できる。
【００４３】
更に、マルチレベル昇圧回路２０の第１ダイオード３と第２スイッチング素子６とには、それぞれ並列にバランス抵抗１０、１１が接続される。これにより、第１ダイオード３、第２スイッチング素子６のオフ時におけるインピーダンスのばらつきが大きい場合でも、第１ダイオード３、第２スイッチング素子６に分配される印加電圧の比を安定させることができる。これにより、レグ部８の各半導体素子の劣化を更に抑制できる。
また、バランス抵抗を、第１ダイオード３と第２スイッチング素子６にのみ設けた構成としているため、使用するバランス抵抗の数が少ない。
こうして、ハードウェアの装置構成を小規模にできる。
【００４４】
また、バランス抵抗１０、１１は、第１ダイオード３と第２スイッチング素子６の各印加電圧が均等になるように抵抗値が決定される。これにより、第１ダイオード３、第２スイッチング素子６に分配される印加電圧の比を更に安定させることができる。
【００４５】
更に制御部５０は、平滑コンデンサ電圧Ｖｄｃが過電圧となる異常時において、保護モードにより、インバータ３５が有する各スイッチング素子３６のスイッチング動作を停止させてインバータ３５を停止させる。このように電力変換装置１００の異常時においてインバータ３５が動作を継続している場合には、速やかにインバータ３５を停止させることで、電力変換装置１００を停止できる。また、インバータ３５を停止することにより、平滑コンデンサ電圧Ｖｄｃが更に上昇した場合でも、マルチレベル昇圧回路２０内の各半導体素子は、保護制御により過電圧が防止された状態となる。
【００４６】
更に制御部５０は、保護モードを動作させた後に平滑コンデンサ電圧Ｖｄｃが基準電圧値より低くなったことを検知すると、この検知から所定の期間を経過した後に保護モードを解除する。これにより、異常時の保護動作と正常動作とが交互に頻繁に繰り返されることを防止して、電力変換装置１００の機器の劣化を防止できる。
【００４７】
なお、マルチレベル昇圧回路２０において、第１ダイオード３、第２ダイオード４を、半導体スイッチング素子に置き換えた構成にする場合は、制御部５０は、マルチレベル昇圧回路２０の力行、回生の動作モードに応じて、この半導体スイッチング素子のオン、オフの制御を行う。そして制御部５０は、保護モードにおいて、第１スイッチング素子５、第２スイッチング素子６をオフ状態に固定すると共に、この半導体スイッチング素子をオフ状態に固定する。
【００４８】
実施の形態２．
以下、本実施の形態２を、上記実施の形態１と異なる箇所を中心に図を用いて説明する。上記実施の形態１と同様の部分は同一符号を付して説明を省略する。
図８は、本実施の形態２における電力変換装置２００ａを含む電力変換システムの概略構成を示す図である。
図９は、本実施の形態２における制御部２５０の内部構成図である。
図１０は、図９に示すゲートブロック部５６、５７、５８、５９の入力と出力の関係を示す図である。
【００４９】
本実施の形態では、直流電源部１とマルチレベル昇圧回路２０との間に、降圧回路６０を備える。この降圧回路６０は、第３スイッチング素子６１と、リアクトル２と、還流ダイオード６２と、を備える。
第３スイッチング素子６１は、直流電源部１とリアクトル２の入力端との間に直列接続して設けられて、直流電源部１からの直流電圧が目標電圧になるようにＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）によりオン、オフ制御される。
還流ダイオード６２は、カソード側が直流電源部１とリアクトル２との接続点に接続されて、リアクトル２の出力端から出力される電流をリアクトル２の入力端に戻すように設けられる。
なお、第３スイッチング素子６１は、ＩＧＢＴあるいはＭＯＳＦＥＴのような半導体素子で構成できる。
【００５０】
なお降圧回路６０とマルチレベル昇圧回路２０は、リアクトル２を兼用している。
このように、直流電源部１に降圧回路６０を接続することで、直流電圧を降圧することができる。こうして、降圧回路６０とマルチレベル昇圧回路２０とで、降圧機能と昇圧機能の両方の機能を有した昇降圧コンバータを構成することができ、平滑コンデンサ電圧Ｖｄｃの制御範囲を拡大させることができる。
【００５１】
次に、制御部２５０の構成、制御について図９を用いて説明する。
本実施の形態２の制御部２５０は、降圧回路６０の第３スイッチング素子６１に対するゲート信号Ｇ４ａを生成するゲート信号生成部２５３と、このゲート信号Ｇ４ａが入力されるゲートブロック部２５９とを更に備える。制御部２５０の動作方式は、実施の形態１に示した制御部５０の動作方式とほぼ同一であるが、ゲートブロック部２５９の動作が異なる。
【００５２】
ゲートブロック部２５９の出力信号（ゲート信号Ｇ４）は、図１０に示した論理で決定される。Ａ方式と、Ｂ方式の２種類の動作方式が実現可能である。
Ａ方式は、制御部２５０は、平滑コンデンサ電圧Ｖｄｃが基準電圧値以上となる異常時（ラッチ部５２の出力が１）において、実施の形態１と同様の保護モードを動作させ、更に、降圧回路６０の第３スイッチング素子６１を常時オフに固定する。
Ｂ方式は、制御部２５０は、平滑コンデンサ電圧Ｖｄｃが基準電圧値以上となる異常時において、実施の形態１と同様の保護モードを動作させ、更に、降圧回路６０の第３スイッチング素子６１を常時オンに固定する。
【００５３】
降圧回路６０を設けた場合、平滑コンデンサ電圧Ｖｄｃが過電圧となった際には、ＰＷＭによる第３スイッチング素子６１のスイッチング動作を行わず、このように第３スイッチング素子６１をオンまたはオフ状態に固定すればよい。
なお、降圧回路６０は、図８に示した回路構成に限定するものではなく、マルチレベルなど他の回路構成に変更できることは言うまでもない。
【００５４】
以下、上記図８に示した電力変換装置２００ａの構成と異なる、他の電力変換装置の構成について説明する。
図１１は、本実施の形態２における電力変換装置２００ｂの概略構成を示す図である。
図１１に示す電力変換装置２００ｂでは、実施の形態１の図７に示した、三相交流電源１ｃとダイオード整流器１ｄとで構成された直流電源部１と、図８に示した降圧回路６０と、を備える。
【００５５】
上記のように構成された本実施の形態の電力変換装置２００ａ、２００ｂによると、降圧回路６０を備えることで、平滑コンデンサ電圧Ｖｄｃの制御範囲を拡大させることができる。更に、制御部２５０は、平滑コンデンサ電圧Ｖｄｃが過電圧となった場合に、実施の形態１と同様にマルチレベル昇圧回路２０の第１スイッチング素子５と第２スイッチング素子６をオフ状態に固定する共に、インバータ３５の各スイッチング素子３６のスイッチング動作を停止させる保護モードを動作させる。そして更に、制御部２５０は、この保護モードにおいて、降圧回路６０の第３スイッチング素子６１をオンまたはオフ状態に固定することで、電力変換装置１００を適切に停止させることができる。
【００５６】
こうして、電力変換装置２００ａ、２００ｂ内の各半導体素子に過大な電圧が印加されることを速やかに防止して、信頼性の高い電力変換装置２００ａ、２００ｂを提供できる。なお、三相交流電源１ｃを交流電源としての単相交流電源に置き換えてもよい。
【００５７】
実施の形態３．
以下、本実施の形態３を、上記実施の形態１と異なる箇所を中心に図を用いて説明する。上記実施の形態１と同様の部分は同一符号を付して説明を省略する。
図１２は、本実施の形態３における電力変換装置３００ａを含む電力変換システムの概略構成を示す図である。
図１３は、図１２に示した電力変換装置３００ａとは異なる構成の電力変換装置３００ｂを含む電力変換システムの概略構成を示す図である。
図１４は、図１２、図１３に示した電力変換装置３００ａ、３００ｂ、とは異なる構成の電力変換装置３００ｃを含む電力変換システムの概略構成を示す図である。
【００５８】
本実施の形態では、マルチレベル昇圧回路２０のレグ部８の各半導体素子に分配される印加電圧の比を安定させるためのバランス抵抗の数、配置が、実施の形態１と異なる。
図１２に示す電力変換装置３００ａでは、実施の形態１に示したバランス抵抗１０、１１に加えて、中間コンデンサ７に並列に、即ち、直列接続された第２ダイオード４と第１スイッチング素子５に並列に、バランス抵抗２１２が接続される。
これにより、中間コンデンサ７の充放電状態によらず、確実に、レグ部８の各半導体素子に分配される印加電圧の比を安定できる。
【００５９】
図１３に示す電力変換装置３００ｂでは、実施の形態１に示したバランス抵抗１０、１１に加えて、更に、第２ダイオード４と、第１スイッチング素子５とに、バランス抵抗２１３、２１４がそれぞれ接続される。
これにより、第２ダイオード４、第１スイッチング素子５のオフ時のインピーダンスによらず、確実に、レグ部８の各半導体素子に分配される印加電圧の比を安定できる。
【００６０】
図１４に示す電力変換装置３００ｃでは、バランス抵抗を設けない構成としている。
第１ダイオード３、第２スイッチング素子６のオフ時のインピーダンスのばらつきが少なく、半導体素子の耐圧超過の恐れが無い場合は、このように、バランス抵抗を設けない構成にできる。これにより、ハードウェアの装置構成を小規模にできる。
【００６１】
なお、上記各電力変換装置３００ａ、３００ｂ、３００ｃにおいて、実施の形態２と同様に、降圧回路６０を追加したり、直流電源部１を三相交流電源１ｃとダイオード整流器１ｄとで構成したりすることができることは言うまでもない。
【００６２】
上記のように構成された本実施の形態の電力変換装置３００ａによると、中間コンデンサ７に並列にバランス抵抗２１２を接続させることで、中間コンデンサ７の放電状態によらずレグ部８の各半導体素子に分配される印加電圧の比を安定させることができる。そのため、マルチレベル昇圧回路２０のレグ部８の各半導体素子に過大な電圧が印加されることを更に確実に防止できる。
【００６３】
また、上記のように構成された本実施の形態の電力変換装置３００ｂによると、第２ダイオード４と、第１スイッチング素子５とに、バランス抵抗２１３、２１４をそれぞれ接続させることで、第２ダイオード４と、第１スイッチング素子５のオフ時のインピーダンスによらずレグ部８の各半導体素子に分配される印加電圧の比を安定させることができる。そのため、マルチレベル昇圧回路２０のレグ部８の各半導体素子に過大な電圧が印加されることを更に確実に防止できる。
このように、電力変換装置内の各半導体素子に過大な電圧が印加されることを速やかに、且つ、確実に防止して、信頼性の高い電力変換装置を提供できる。
【００６４】
また、上記のように構成された本実施の形態の電力変換装置３００ｃによると、バランス抵抗を設けない構成とすることで、ハードウェアの装置構成を小規模にできる。
【００６５】
実施の形態４．
以下、本実施の形態４を、上記実施の形態２と異なる箇所を中心に図を用いて説明する。上記実施の形態２と同様の部分は同一符号を付して説明を省略する。
図１５は本実施の形態３における電力変換装置４００を含む電力変換システムの概略構成を示す図である。
図１６は、本実施の形態４における制御部４５０の内部構成図である。
図１７は、図１６に示すゲートブロック部５６、５７、５８、２５９、４６０の入力と出力の関係を示す図である。
【００６６】
本実施の形態の電力変換装置４００は、図８に示した実施の形態２の電力変換装置２００ａと比較して、降圧回路４６０の構成と、制御部４５０における制御が異なる。
降圧回路４６０は、実施の形態２に示した降圧回路６０における還流ダイオード６２を、第４スイッチング素子４６３に変更したものであり、ここでは、第４スイッチング素子６３を用いて同期整流動作させることで、降圧回路４６０を高効率動作するために変更した。図１５に示すように、第４スイッチング素子４６３にはＭＯＳＦＥＴを用いており、電流還流時にこのＭＯＳＦＥＴをオンさせることで、ダイオード６２を使用した際よりも導通損失を低減させることができる。
【００６７】
次に、制御部４５０の構成、制御について図１６、図１７を用いて説明する。
本実施の形態４の制御部４５０では、降圧回路４６０のゲート信号生成部２５３が、第３スイッチング素子６１に対するゲート信号Ｇ４ａの生成に加えて、第４スイッチング素子４６３に対するゲート信号Ｇ５ａを生成する。そして、制御部４５０は、このゲート信号Ｇ５ａが入力されるゲートブロック部４６０を更に備える。
制御部４５０の動作方式は、実施の形態２に示した制御部２５０の動作方式とほぼ同一であるが、以下、追加されたゲートブロック部４６０の動作について説明する。
【００６８】
ゲートブロック部４６０の出力信号（ゲート信号Ｇ５）は、図１７に示す論理で決定される。実施の形態２と同様に、Ａ方式と、Ｂ方式の２種類の動作方式が実現可能である。制御部４５０は、第４スイッチング素子４６３のスイッチング状態を、これらＡ方式およびＢ方式のどちらの方式においても、ラッチ部５２の出力が１の場合には、常時オフに固定にする。このように、制御部４５０は、平滑コンデンサ電圧Ｖｄｃが過電圧となった際の保護モードにおいては、降圧回路４６０の同期整流動作を行わず、第４スイッチング素子４６３を常時オフ固定とする。これにより、平滑コンデンサ電圧Ｖｄｃが過電圧となった際において電力変換装置４００を適切に停止させることができる。
【００６９】
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【符号の説明】
【００７０】
１  直流電源部、１ｃ  交流電源、１ｄ  ダイオード整流器、２  リアクトル、３  第１ダイオード、４  第２ダイオード、５  第１スイッチング素子、６  第２スイッチング素子、７  中間コンデンサ、３０  平滑コンデンサ、３５  インバータ、５０，２５０，４５０  制御部、１０，１１，２１２，２１３，２１４  バランス抵抗、６０，４６０  降圧回路、６１  第３スイッチング素子、４６３  第４スイッチング素子、１００，２００ａ，２００ｂ，３００ａ，３００ｂ，３００ｃ，４００  電力変換装置。
【図１】
2019123716.tif 000003
【図２】
2019123716.tif 000004
【図３】
2019123716.tif 000005
【図４】
2019123716.tif 000006
【図５】
2019123716.tif 000007
【図６】
2019123716.tif 000008
【図７】
2019123716.tif 000009
【図８】
2019123716.tif 000010
【図９】
2019123716.tif 000011
【図１０】
2019123716.tif 000012
【図１１】
2019123716.tif 000013
【図１２】
2019123716.tif 000014
【図１３】
2019123716.tif 000015
【図１４】
2019123716.tif 000016
【図１５】
2019123716.tif 000017
【図１６】
2019123716.tif 000018
【図１７】
2019123716.tif 000019
【国際調査報告】
2019123716.tif 000020
2019123716.tif 000021
2019123716.tif 000022
2019123716.tif 000023