(57)【要約】アクティブマトリクス基板は、絶縁性基板上に設けられた複数のスイッチング素子と、絶縁性基板上に複数設けられてスイッチング素子に接続された配線と、複数のスイッチング素子及び配線を覆う層間絶縁膜と、層間絶縁膜上に形成された複数の画素電極と、複数の配線から引き出されて所定の間隔で配置された複数の端子とを備えている。複数の端子の少なくとも一部は、層間絶縁膜から露出した状態で設けられている。絶縁性基板の表面の法線方向から見て、隣り合う端子同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜の端縁を含む領域には、光を反射する反射層が設けられている。
2010137206.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板と、
上記絶縁性基板上に設けられた複数のスイッチング素子と、
上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、
複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、
上記層間絶縁膜上に形成された複数の画素電極と、
複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備えたアクティブマトリクス基板であって、
複数の上記端子の少なくとも一部は、上記層間絶縁膜から露出した状態で設けられ、
上記絶縁性基板の表面の法線方向から見て、隣り合う上記端子同士の間の少なくとも一部の領域であり、且つ、上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が設けられている
ことを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１に記載されたアクティブマトリクス基板において、
上記反射層は、隣り合う上記端子同士の間に別個独立に配置されている
ことを特徴とするアクティブマトリクス基板。
【請求項３】
請求項１に記載されたアクティブマトリクス基板において、
上記反射層は、上記各端子を該端子の幅方向に跨いで形成されている
ことを特徴とするアクティブマトリクス基板。
【請求項４】
請求項１乃至３の何れか１つに記載されたアクティブマトリクス基板において、
上記反射層は、金属層によって構成されている
ことを特徴とするアクティブマトリクス基板。
【請求項５】
請求項１乃至４の何れか１つに記載されたアクティブマトリクス基板において、
上記複数の端子には、外部回路が接続される
ことを特徴とするアクティブマトリクス基板。
【請求項６】
請求項１乃至５の何れか１つに記載されたアクティブマトリクス基板において、
上記反射層の全体が絶縁膜によって覆われている
ことを特徴とするアクティブマトリクス基板。
【請求項７】
アクティブマトリクス基板と、
上記アクティブマトリクス基板に対向して配置された対向基板と、
上記アクティブマトリクス基板と対向基板との間に設けられた表示媒体層とを備えた表示装置であって、
上記アクティブマトリクス基板は、絶縁性基板と、上記絶縁性基板上に設けられた複数のスイッチング素子と、上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、上記層間絶縁膜上に形成された複数の画素電極と、複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備え、
複数の上記端子の少なくとも一部は、上記層間絶縁膜から露出した状態で設けられ、
上記絶縁性基板の表面の法線方向から見て、隣り合う上記端子同士の間の少なくとも一部の領域であり、且つ、上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が設けられている
ことを特徴とする表示装置。
【請求項８】
請求項７に記載された表示装置において、
上記反射層は、隣り合う上記端子同士の間に別個独立に配置されている
ことを特徴とする表示装置。
【請求項９】
請求項７に記載された表示装置において、
上記反射層は、上記各端子を該端子の幅方向に跨いで形成されている
ことを特徴とする表示装置。
【請求項１０】
請求項７乃至９の何れか１つに記載された表示装置において、
上記反射層は、金属層によって構成されている
ことを特徴とする表示装置。
【請求項１１】
請求項７乃至１０の何れか１つに記載された表示装置において、
上記複数の端子には、外部回路が接続される
ことを特徴とする表示装置。
【請求項１２】
請求項７乃至１１の何れか１つに記載された表示装置において、
上記反射層の全体が絶縁膜によって覆われている
ことを特徴とする表示装置。
【請求項１３】
請求項７乃至１２の何れか１つに記載された表示装置において、
上記表示媒体層は液晶層である
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板及びそれを備えた表示装置に関するものである。
【背景技術】
【０００２】
従来より、液晶表示装置、有機ＥＬ表示装置、及び電気泳動表示装置等の表示装置には、ガラス基板の上にＴＦＴ（Thin-Film Transistor：薄膜トランジスタ）等のスイッチング素子が複数形成されたアクティブマトリクス基板を用いることが知られている。【０００３】
また、一般に、アクティブマトリクス基板を備えた表示装置では、表示画面の開口率を高めるために、そのアクティブマトリクス基板の最上層に画素電極が形成される。【０００４】
すなわち、アクティブマトリクス基板を構成するガラス基板上には、複数のＴＦＴ、ゲート配線及びソース配線等が形成されると共に、これらのＴＦＴ及び配線等を覆うように、層間絶縁膜が形成されている。そして、その層間絶縁膜の表面に画素電極が形成されている。【０００５】
このことにより、層間絶縁膜上の画素電極をゲート配線上及びソース配線上にまで拡張して形成できるため、画素電極の面積を大きくすることができる。また、層間絶縁膜をスピン塗布で厚く形成することにより、画素電極とゲート配線及びソース配線との間の寄生容量が低減される。よって、クロストークの発生が抑制され且つ開口率が大きい液晶表示装置を得ることが可能となる。【０００６】
ところで、アクティブマトリクス基板の端部領域には、上記層間絶縁膜の端部が形成されると共に、上記配線の端部に形成され複数の端子が配置されている。これら複数の端子は、所定の間隔で並んで配置され、ＩＣドライバや、ＦＰＣ等の外部回路部材が実装されるようになっている。【０００７】
しかし、上記層間絶縁膜の端部はガラス基板上で大きな段差を構成するため、その層間絶縁膜の端部近傍に、画素電極をパターニングするためのレジストが、露光しきれずに残渣として生じやすい。その結果、レジスト残渣に覆われていた画素電極材料の残渣によって、隣接する端子間が短絡する問題がある。【０００８】
これに対して、特許文献１には、端子間に有機薄膜パターンを形成することが開示されている。そのことにより、有機薄膜パターン上の画素電極材料を速くエッチングして、端子間に画素電極材料が残らないようにしている。【０００９】
特許文献２には、端子間に層間絶縁膜と同一の絶縁膜を設けることが開示されている。また、特許文献３には、層間絶縁膜の端部に沿って、各端子を覆う短絡防止用の絶縁膜を形成することが開示されている。【００１０】
また、特許文献４には、レジスト残渣が生じないようにレジストを過露光しながらも、レジストを透過した光の配線による反射を低減することにより画素電極を適切に形成することが開示されている。【００１１】
特許文献５には、層間絶縁膜の端部における境界線を、基板表面の法線方向から見て、凹凸状に形成することにより、その層間絶縁膜の端部における傾斜角をなだらかにして、レジスト残渣の発生を抑制することが開示されている。【００１２】
また、特許文献６に開示されているアクティブマトリクス基板は、平面図である図１８に示すように、ガラス基板上に形成されたゲート絶縁膜１０１と、ゲート絶縁膜１０１上に形成され、所定の間隔で複数配置された端子１０２と、各端子１０２の一部を覆うようにゲート絶縁膜１０１上に形成された層間絶縁膜１０３とを有している。【００１３】
そして、層間絶縁膜１０３の端部には、各端子１０２間に突出する凸部１０４が形成されている。凸部１０４のガラス基板表面に対する傾斜角度は、凸部１０４が形成されていない層間絶縁膜１０３の端部の傾斜角度よりも小さくなっている。このことにより、凸部１０４上にレジスト残渣を生じさせないようにして、レジスト残渣による端子１０２間の短絡を防止しようとしている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平９−９０３９７号公報
【特許文献２】特開平１０−１５３７７０号公報
【特許文献３】特開平１０−２０３３９号公報
【特許文献４】特開２０００−２８８７号公報
【特許文献５】特開平１１−１５３８０９号公報
【特許文献６】特開平１１−２４１０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
上記特許文献６には、凸部１０４の寸法を、幅が７０μｍであり突出長さが５０μｍである例と、幅が２０μｍであり突出長さが３０μｍである例とが記載されている。しかし、当該アクティブマトリクス基板が、小型で高詳細表示を行う表示装置に用いられる場合には、端子間の間隔が非常に狭くなるため、上記凸部１０４を配置することは難しい。【００１６】
例えば、フルＨＤ（解像度1920×1080本）を表示する１６．４型の液晶表示装置を構成すると共にＦＰＣが実装されたアクティブマトリクス基板では、ソース端子間のピッチが２５μｍであり、そのソース端子間のスペースは１３μｍであって非常に狭い。また、３型ワイドＱＶＧＡの液晶表示装置を構成すると共にＣＯＧ実装されているアクティブマトリクス基板についても、ゲート端子及びソース端子のピッチが１７μｍであり、それらの各端子間のスペースはそれぞれ１３μｍであって極めて狭くなっている。【００１７】
また、各端子にＦＰＣ（Flexible Printed Circuit：フレキシブルプリント基板）を実装する場合には、凸部１０４の膜厚が比較的大きいために、その凸部１０４が障害物となって、ＦＰＣの端子が基板側の端子に接触し難くなる問題もある。【００１８】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、端子間の短絡を抑制すると共に、外部回路の端子への接続を容易にすることにある。
【課題を解決するための手段】
【００１９】
上記の目的を達成するために、本発明に係るアクティブマトリクス基板は、絶縁性基板と、上記絶縁性基板上に設けられた複数のスイッチング素子と、上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、上記層間絶縁膜上に形成された複数の画素電極と、複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備えたアクティブマトリクス基板であって、複数の上記端子の少なくとも一部は、上記層間絶縁膜から露出した状態で設けられ、上記絶縁性基板の表面の法線方向から見て、隣り合う上記端子同士の間の少なくとも一部の領域であり、且つ、上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が設けられている。【００２０】
上記反射層は、隣り合う上記端子同士の間に別個独立に配置されていてもよい。【００２１】
上記反射層は、上記各端子を該端子の幅方向に跨いで形成されていてもよい。【００２２】
上記反射層は、金属層によって構成されていることが好ましい。【００２３】
上記複数の端子には、外部回路が接続されてもよい。【００２４】
また、本発明に係る表示装置は、アクティブマトリクス基板と、上記アクティブマトリクス基板に対向して配置された対向基板と、上記アクティブマトリクス基板と対向基板との間に設けられた表示媒体層とを備えた表示装置であって、上記アクティブマトリクス基板は、絶縁性基板と、上記絶縁性基板上に設けられた複数のスイッチング素子と、上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、上記層間絶縁膜上に形成された複数の画素電極と、複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備え、複数の上記端子の少なくとも一部は、上記層間絶縁膜から露出した状態で設けられ、上記絶縁性基板の表面の法線方向から見て、隣り合う上記端子同士の間の少なくとも一部の領域であり、且つ、上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が設けられている。【００２５】
上記反射層は、隣り合う上記端子同士の間に別個独立に配置されていてもよい。【００２６】
上記反射層は、上記各端子を該端子の幅方向に跨いで形成されていてもよい。【００２７】
上記反射層は、金属層によって構成されていることが好ましい。【００２８】
上記複数の端子には、外部回路が接続されてもよい。【００２９】
上記表示媒体層は液晶層であってもよい。【００３０】
−作用−
次に、本発明の作用について説明する。【００３１】
上記アクティブマトリクス基板を製造する場合には、まず、絶縁性基板上に複数のスイッチング素子と複数の配線とを形成する。また、複数の端子を、絶縁性基板上に上記各配線から引き出した状態で、所定の間隔で配置されるように形成する。【００３２】
そして、絶縁性基板の表面の法線方向から見て、隣り合う端子同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜の端縁を含む領域に対し、光を反射する反射層を形成する。反射層は、例えば金属層によって構成することが可能である。反射層は、容易に薄膜化して形成でき、フォトリソグラフィにより精度良く微細な形状に形成することが可能である。【００３３】
その後、上記各スイッチング素子及び配線を覆う層間絶縁膜を、絶縁性基板に形成する。このとき、上記各端子の少なくとも一部が層間絶縁膜から露出するように、上記層間絶縁膜を形成する。【００３４】
画素電極は、層間絶縁膜上にフォトリソグラフィによって形成することが可能である。この場合、層間絶縁膜を覆う画素電極材料を、絶縁性基板上に一様に形成する。その後、上記画素電極材料を覆うように形成したレジストを、フォトマスクを介して露光する。露光された領域を除去することにより、画素電極を形成しない領域で開口したレジストのマスクが形成される。次に、マスクから露出している画素電極材料をエッチング等により除去することで、所定形状の画素電極を層間絶縁膜上に形成する。【００３５】
本発明では、層間絶縁膜の端縁近傍の領域でレジストが厚くなっていても、当該領域に設けた反射層により、レジストを透過した露光の光を反射して、当該厚いレジストを十分に露光することができる。【００３６】
反射層は例えばフォトリソグラフィにより、例えば数μｍ程度の幅に、微細に形成することが可能であるため、端子間隔が比較的狭い場合であっても、上記反射層を精度良く端子間に形成することが可能になる。さらに、反射層は薄膜化して、例えば０．１〜０．５μｍ程度に形成することが可能であるため、外部回路を実装する場合にも、当該外部回路は、反射層に干渉しないで容易に端子に接続されることとなる。【００３７】
そうして、反射層が設けられている領域では、レジスト残渣の発生が防止されるため、画素電極材料の残渣の発生も防止される。その結果、端子間の短絡が抑制される。
【発明の効果】
【００３８】
本発明によれば、絶縁性基板の表面の法線方向から見て、隣り合う端子同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜の端縁を含む領域に、反射層を設けるようにしたので、その反射層によって、層間絶縁膜の端縁近傍領域におけるレジスト残渣の発生を防止し、画素電極材料の残渣の発生を防止することができる。その結果、端子間の短絡を抑制できると共に、外部回路の端子への接続を容易にすることができる。
【図面の簡単な説明】
【００３９】
【図１】図１は、本実施形態１のＴＦＴ基板の一部を拡大して示す平面図である。
【図２】図２は、図１におけるII−II線断面を含む断面図である。
【図３】図３は、図１におけるIII−III線断面を含む断面図である。
【図４】図４は、露光されるレジストを示す断面図である。
【図５】図５は、本実施形態１の液晶表示装置の概略構造を示す断面図である。
【図６】図６は、本実施形態１のＴＦＴ基板の回路構成を示す回路図である。
【図７】図７は、反射層上で分断された画素電極材料を示す平面図である。
【図８】図８は、本実施形態２のＴＦＴ基板の一部を拡大して示す平面図である。
【図９】図９は、図８におけるIX−IX線断面を含む断面図である。
【図１０】図１０は、本実施形態３のＴＦＴ基板の一部を拡大して示す平面図である。
【図１１】図１１は、図１０におけるXI−XI線断面を含む断面図である。
【図１２】図１２は、図１０におけるXII−XII線断面を含む断面図である。
【図１３】図１３は、本実施形態４のＴＦＴ基板の一部を拡大して示す平面図である。
【図１４】図１４は、本実施形態５のＴＦＴ基板の一部を拡大して示す平面図である。
【図１５】図１５は、本実施形態６のＴＦＴ基板の一部を拡大して示す平面図である。
【図１６】図１６は、本実施形態７のＴＦＴ基板の一部を拡大して示す平面図である。
【図１７】図１７は、本実施形態８のＴＦＴ基板の一部を拡大して示す平面図である。
【図１８】図１８は、従来のアクティブマトリクス基板の一部を拡大して示す平面図である。
【発明を実施するための形態】
【００４０】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００４１】
《発明の実施形態１》
図１〜図７は、本発明の実施形態１を示している。
【００４２】
図１は、本実施形態１のＴＦＴ基板の一部を拡大して示す平面図である。図２は、図１におけるII−II線断面を含む断面図である。図３は、図１におけるIII−III線断面を含む断面図である。図４は、露光されるレジストを示す断面図である。図５は、本実施形態１の液晶表示装置の概略構造を示す断面図である。図６は、本実施形態１のＴＦＴ基板の回路構成を示す回路図である。図７は、反射層上で分断された画素電極材料を示す平面図である。
【００４３】
本実施形態では、本発明に係る表示装置の一例として、液晶表示装置について説明する。
【００４４】
液晶表示装置１は、図５に示すように、アクティブマトリクス基板としてのＴＦＴ基板１１と、ＴＦＴ基板１１に対向して配置された対向基板１２と、ＴＦＴ基板１１及び対向基板１２の間に設けられた表示媒体層である液晶層１３とを備えている。
【００４５】
対向基板１２には、それぞれ図示省略のカラーフィルタ、共通電極及びブラックマトリクス等が形成されている。また、液晶層１３は、上記ＴＦＴ基板１１と対向基板１２との間に設けられた枠状のシール部材２３によって封止されている。
【００４６】
一方、ＴＦＴ基板１１は、図２及び図３に示すように、絶縁性基板であるガラス基板１０を備え、図６に示すように、マトリクス状に配置された複数の画素１６を有している。このガラス基板１０上には、各画素１６毎に、スイッチング素子であるＴＦＴ（Thin-Film Transistor：薄膜トランジスタ）１９が形成されている。また、ガラス基板１０上には、上記ＴＦＴ１９に接続された複数のゲート配線１７及び複数のソース配線１８が形成されている。
【００４７】
複数のゲート配線１７は、互いに平行に延びている。また、ガラス基板１０上には、基板表面の法線方向から見て、各ゲート配線１７の間に配置され、そのゲート配線１７と平行に延びる容量配線２０が形成されている。これらゲート配線１７及び容量配線２０は、ゲート絶縁膜１４によって覆われている。
【００４８】
複数のソース配線１８は、ゲート絶縁膜１４上に形成され、互いに平行に延びると共に上記ゲート配線１７に交差している。すなわち、ゲート配線１７及びソース配線１８からなる配線群は、全体として格子状に形成されている。その格子状の領域に、上記画素１６が形成されている。また、ＴＦＴ１９は、これらのゲート配線１７及びソース配線１８に接続されている。
【００４９】
また、ガラス基板１０上には、上記ゲート配線１７、ソース配線１８、容量配線２０、及びＴＦＴ１９を覆う保護膜２６及び層間絶縁膜２５が形成されている。保護膜２６は、例えば無機膜により構成され、その表面に例えば有機膜からなる層間絶縁膜２５が比較的大きい厚み（例えば１〜４μｍ程度の厚み）で形成されている。尚、保護膜２６は、必ずしも必須の構成ではない。
【００５０】
層間絶縁膜２５上には、液晶層１３に電圧を印加して駆動するための複数の画素電極１５が形成されている。画素電極１５は、各画素１６毎に設けられ、層間絶縁膜２５に形成されたコンタクトホール（不図示）を介してＴＦＴ１９に接続されている。画素電極１５は、例えば、透明導電膜としてのＩＴＯ（Indium Tin Oxide）やＩＺＯ（indium zinc oxide）などによって形成されている。また、画素電極１５は、基板表面の法線方向から見て、当該画素電極１５の周りに配置されている配線（ゲート配線１７及びソース配線１８）の一部と重なっている。
【００５１】
また、画素電極１５と上記容量配線２０とが重なる領域には、補助容量とも称される容量素子２１が形成されている。容量素子２１は、各画素１６にそれぞれ設けられており、各画素１６における表示電圧を略一定に維持するようになっている。
【００５２】
ここで、ＴＦＴ基板１１には、図５に示すように、上記複数の画素１６が設けられた表示領域５１と、その周囲に設けられた非表示領域５２とが形成されている。非表示領域５２には、図６に示すように、上記ゲート配線１７から引き出されて所定の間隔で配置された複数のゲート端子１７ａと、ソース配線１８から引き出されて所定の間隔で配置された複数のソース端子１８ａとが形成されている。
【００５３】
尚、上記各端子１７ａ，１８ａは、それぞれ、ゲート配線１７と同じ材料又はソース配線１８と同じ材料の何れによって形成してもよい。
【００５４】
ソース端子１８ａには、外部回路としてのソースドライバの出力端子（不図示）が、ＡＣＦ（Anisotropic Conductive Film：異方性導電膜）を介して接続される一方、ゲート端子１７ａには、外部回路としてのゲートドライバの出力端子（不図示）が、同様にＡＣＦを介して接続されるようになっている。
【００５５】
上記ゲート端子１７ａ及びソース端子１８ａは、その少なくとも一部が、上記層間絶縁膜２５から露出した状態で設けられている。すなわち、図１〜図３に示すように、層間絶縁膜２５の端部は、ガラス基板１０表面の法線方向から見て、複数のゲート端子１７ａ及びソース端子１８ａを横切るように形成されている。また、層間絶縁膜２５は、その厚みが比較的大きいことから、ガラス基板１０上で段差を構成している。
【００５６】
ゲート端子１７ａは、図１及び図３に示すように、ガラス基板１０上に形成された第１パッド３１と、一部が第１パッド３１の表面に積層された第２パッド３２とにより構成されている。
【００５７】
第１パッド３１は、上記ゲート配線１７と同じ材料により構成され、例えばＴｉ、Ａｌ、及びＴｉＮがこの順に積層された金属層や、Ｃｒ又はＭｏとＡｌ又はＡｌを含む合金とがこの順に積層された金属層、或いは、Ａｌ又はＡｌを含む合金からなる単層の金属層などによって構成されている。一方、第２パッド３２は、画素電極１５と同じ材料であるＩＴＯ等によって構成され、上記第１パッド３１に沿って延びている。
【００５８】
図２及び図３に示すように、ガラス基板１０上には、ゲート絶縁膜１４が第１パッド３１を覆うように形成されている。ゲート絶縁膜１４には、図１に示すように、第１パッド３１上で当該第１パッド３１に沿って延びるスリット状のコンタクト部３３が貫通形成されている。そうして、ゲート絶縁膜１４上に設けられた第２パッド３２は、コンタクト部３３を介して第１パッド３１に接続されている。
【００５９】
ゲート絶縁膜１４には、層間絶縁膜２５の端縁を含む領域に第１半導体層２８が積層されている。第１半導体層２８の表面には上記保護膜２６の一部がゲート絶縁膜１４上から乗り上がって積層されている。そして、図３に示すように、保護膜２６及び層間絶縁膜２５の各側面は、全体として連続した１つの側面を構成している。
【００６０】
一方、第１半導体層２８の表面には、上記保護膜２６が設けられている側とは反対側の端部において、上記第２パッド３２の端部が第１パッド３１上から乗り上がって積層されている。また、第２パッド３２と層間絶縁膜２５の端縁との間には、数μｍ〜数十μｍ程度の隙間が設けられている。
【００６１】
そして、本発明の特徴として、図１及び図２に示すように、ガラス基板１０表面の法線方向から見て、隣り合うゲート端子１７ａ同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜２５の端縁を含む領域には、光をガラス基板１０と反対側に反射する反射層４０がそれぞれ設けられている。
【００６２】
本実施形態１における反射層４０は、ソース配線１８と同じ材料により構成され、隣り合うゲート端子１７ａ同士の間にそれぞれ別個独立に配置されている。つまり、反射層４０は、ゲート端子１７ａに重ならないように配置されている。以降では、ゲート端子１７ａ同士の間に配置された反射層４０について説明する。
【００６３】
図２に示すように、ガラス基板１０上におけるゲート端子１７ａ同士の間の領域には、ゲート絶縁膜１４が形成され、その一部が層間絶縁膜２５に重なっている。反射層４０は、このゲート絶縁膜１４の表面に積層された第１メタル層４１と、この第１メタル層４１の表面の一部に積層された第２メタル層４２とにより構成されている。第１メタル層４１は、例えばＴｉ層により構成され、第２メタル層４２は、例えばＡｌ層によって構成されている。
【００６４】
第２メタル層４２は、第１メタル層４１の表面における層間絶縁膜２５に重なっている領域に配置されている。そして、第２メタル層４２の表面には上記保護膜２６の一部がガラス基板１０上から乗り上がって積層されている。このことにより、図２に示すように、第２メタル層４２、保護膜２６、及び層間絶縁膜２５の各側面は、全体として連続した１つの側面を構成している。
【００６５】
なお、第２メタル層４２は必ずしも必須の構成ではなく、第１メタル層４１だけを設けてもよい。また、第１メタル層４１は、Ｃｒ又はＭｏとＡｌ又はＡｌを含む合金とがこの順に積層された金属層、或いは、Ａｌ又はＡｌを含む合金からなる単層の金属層であってもよい。また、反射層４０の反射効果をより高める観点から、反射率の高いＡｌ層を最上層に設けることが好ましい。
【００６６】
こうして、反射層４０は、第１パッド３１と異なる層に配置されることとなる。
【００６７】
−製造方法−
次に、上記ＴＦＴ基板１１を有する液晶表示装置１の製造方法について説明する。
【００６８】
液晶表示装置１は、予め形成したＴＦＴ基板１１及び対向基板１２を、液晶層１３及びシール部材２３を介して貼り合わせることによって製造する。
【００６９】
ＴＦＴ基板１１を製造する場合には、まず、ガラス基板１０上に複数のＴＦＴ１９と複数の配線１７，１８，２０とを、フォトリソグラフィにより形成する。すなわち、ガラス基板１０の表面にゲート配線１７と、ゲート端子１７ａの第１パッド３１とを、それぞれ所定の間隔で形成する。ゲート配線１７及び第１パッド３１は、例えばＴｉ、Ａｌ、及びＴｉＮの各層をこの順に積層して形成する。
【００７０】
次に、ガラス基板１０上に、ゲート絶縁膜１４を上記ゲート配線１７及び第１パッド３１の一部を覆うように形成する。その後、図３に示すように、第１パッド３１を覆っているゲート絶縁膜１４の端部表面に、第１半導体層２８をフォトリソグラフィ及びエッチングにより形成する。
【００７１】
一方、図２に示すように、隣り合う第１パッド３１同士の間に設けられているゲート絶縁膜１４の表面に、反射層４０をソース配線１８と同じ工程で同時に形成する。反射層４０の第１メタル層４１は、例えばＴｉ層をフォトリソグラフィ及びエッチングすることにより島状に形成する。
【００７２】
その後、第１メタル層４１の表面に、第２メタル層４２を構成する例えばＡｌ層を形成する。次に、これらＡｌ層及び第１半導体層２８を覆うように、保護膜２６を構成する無機膜、及び層間絶縁膜２５を構成する有機膜を堆積する。その後、これらのＡｌ層と、無機膜と、有機膜とを、フォトリソグラフィ及びエッチングによってパターニングする。
【００７３】
そのことにより、第２メタル層４２と、保護膜２６と、層間絶縁膜２５とを形成する。このとき、図１に示すように、層間絶縁膜２５に、各ゲート端子１７ａを横切る端縁が形成されると共に、第１パッド３１、第１メタル層４１の一部、及び第１半導体層２８の一部が、層間絶縁膜２５から露出することとなる。こうして、隣り合う各第１パッド３１（ゲート端子１７ａ）同士の間の領域であって、層間絶縁膜２５の端縁を含む領域に、反射層４０を形成する。
【００７４】
次に、画素電極１５をフォトリソグラフィ及びエッチングにより形成する。まず、図４に示すように、ＩＴＯ等からなる画素電極材料３５を、層間絶縁膜２５を覆うようにガラス基板１０上に一様に形成する。その後、上記画素電極材料３５を覆うように形成したレジスト３６を、フォトマスク（不図示）を介して露光する。続いて、上記露光された領域を除去することにより、画素電極１５及び第２パッド３２を形成しない領域で開口したレジスト３６のマスクを形成する。
【００７５】
次に、上記レジスト３６のマスクから露出している画素電極材料３５をエッチングにより除去することで、所定形状の画素電極１５を層間絶縁膜２５の表面に形成すると共に、第２パッド３２を第１パッド３１の表面に形成する。
【００７６】
本実施形態１では、層間絶縁膜２５の端縁近傍領域において、レジスト３６を透過した露光の光が反射層４０によってガラス基板１０と反対側に反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。
【００７７】
その後、上記画素電極１５及び層間絶縁膜２５を覆う配向膜（不図示）を形成してＴＦＴ基板１１を製造する。
【００７８】
−実施形態１の効果−
したがって、本実施形態１によると、ガラス基板１０の表面の法線方向から見て、隣り合う端子１７ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を設けるようにしたので、その反射層４０によって、層間絶縁膜２５の端縁近傍領域においてレジスト３６を透過した露光の光をガラス基板１０と反対側に反射して、当該反射層４０が設けられている領域のレジスト３６を十分に露光できる。そのため、この反射層４０が設けられている領域において、レジスト３６の残渣の発生を防止することができる。
【００７９】
したがって、図７に示すように、仮に、端子１７ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、画素電極材料３５の残渣が生じたとしても、反射層４０を設けた領域では、レジスト３６を確実に除去して画素電極３５の残渣を発生させないようにすることが可能になる。よって、端子１７ａ間に生じた画素電極材料３５は、反射層４０上で分断されることとなるため、層間絶縁膜２５の端縁近傍領域において、隣り合う各端子１７ａ間の短絡を抑制することができる。
【００８０】
さらに、比較的厚い層間絶縁膜２５の一部を隣り合う各端子１７ａ間に配置させる構成とは異なり、反射層４０を容易に薄く形成できるために、反射層４０と外部回路との干渉を防止して、外部回路の各端子１７ａへの接続を容易にすることができる。
【００８１】
さらにまた、反射層４０は金属層等により構成できるため、隣り合う端子１７ａの間隔が比較的狭い場合であっても、フォトリソグラフィ等によって精度良く微細な形状に形成することができる。すなわち、小型で高詳細表示を行う液晶表示装置１及びそれに用いられるＴＦＴ基板１１に対しても、その各端子１７ａ間の短絡を好適に抑制できる。
【００８２】
また、反射層４０を第１パッド３１と異なる層に形成するようにしたので、これらの反射層４０と第１パッド３１との間の短絡を確実に防止することができる。
【００８３】
したがって、配線１７，１８及び端子１７ａの間隔が狭いＴＦＴ基板１１に対しても、端子１７ａ間の短絡を抑制すると共に、外部回路の端子１７ａへの接続を容易にすることができる。尚、第１半導体層２８に限らず、他の高抵抗膜を配置することによっても、同様の効果を得ることができる。
【００８４】
さらに、反射層４０をゲート絶縁膜１４上に積層して設けたので、層間絶縁膜２５の端部近傍における段差形状を比較的なだらかにして、反射層４０によるレジスト３６の露光を、より効率良く行うことが可能になる。
【００８５】
尚、第２パッド３２は必須の構成ではないが、これを設けることにより、第１パッド３１の腐食を抑制することができる。
【００８６】
さらに、第２パッド３２と層間絶縁膜２５の端縁との間に数μｍ〜数十μｍ程度の隙間を設けるようにしたので、各端子１７ａにＦＰＣ等の外部回路を接続する際に、数μｍ程度の導電性粒子が、層間絶縁膜２５の端縁に沿って並ぶことによるリーク不良の発生を回避することができる。よって、ＦＰＣ等の外部回路を接続する際のズレに対するマージンを確保できることとなる。
【００８７】
《発明の実施形態２》
図８及び図９は、本発明の実施形態２を示している。
【００８８】
図８は、本実施形態２のＴＦＴ基板の一部を拡大して示す平面図である。図９は、図８におけるIX−IX線断面を含む断面図である。尚、以降の各実施形態では、図１〜図６と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００８９】
上記実施形態１では、隣り合う端子１７ａ間にのみ反射層４０を設けたのに対し、本実施形態２では、端子１７ａ上にも反射層４０を配置するようにしたものである。
【００９０】
すなわち、図８に示すように、本実施形態２における反射層４０は、上記実施形態１と同様に、層間絶縁膜２５の端縁に沿って断続的に配置されると共に、各端子１７ａをそれぞれ端子１７ａの幅方向に跨いで形成されている。隣り合う反射層４０同士の間隔は、例えば３μｍ以上設けることが好ましい。このことにより、ＦＰＣ等の外部回路を接続する際のズレに対するマージンを確保することができる。
【００９１】
上記ガラス基板１０の表面には、上記実施形態１と同様に、第１パッド３１が所定の間隔で形成されると共に、第１パッド３１の一部を覆うようにゲート絶縁膜１４が形成されている。ゲート絶縁膜１４には、図８に示すように、第１パッド３１上で当該第１パッド３１に沿って延びるスリット状のコンタクト部３３が貫通形成されている。そうして、ゲート絶縁膜１４上に設けられた第２パッド３２は、コンタクト部３３を介して第１パッド３１に接続されている。
【００９２】
また、ゲート絶縁膜１４上には、第１半導体層２８が形成されている。第１半導体層２８の一部は、層間絶縁膜２５に重なっている。
【００９３】
第１半導体層２８の表面には第２半導体層２９及び第１メタル層４１が積層され、その第２半導体層２９及び第１メタル層４１の各一部が層間絶縁膜２５に重なっている。さらに、第１メタル層４１の表面における層間絶縁膜２５に重なっている領域には、第２メタル層４２が積層されている。
【００９４】
さらに、第２メタル層４２の表面には保護膜２６の一部がゲート絶縁膜１４上から乗り上がって積層されている。そうして、図９に示すように、第２メタル層４２、保護膜２６、及び層間絶縁膜２５の各側面は、全体として連続した１つの側面を構成している。
【００９５】
一方、第１半導体層２８の表面には、上記保護膜２６が設けられている側とは反対側の端部において、上記第２パッド３２の端部が第１パッド３１上から乗り上がって積層されている。
【００９６】
本実施形態２におけるＴＦＴ基板１１を製造する場合には、第１半導体層２８及び第２半導体層２９をゲート絶縁膜１４上に形成した後に、その第２半導体層２９の表面に例えばＴｉ層からなる第１メタル層４１を形成する。次に、第１メタル層４１の一部の表面に、Ａｌ層からなる第２メタル層４２を形成する。第２メタル層４２は、上記実施形態１と同様に、保護膜２６及び層間絶縁膜２５と共に、フォトリソグラフィ及びエッチングによって形成する。
【００９７】
その後、上記実施形態１と同様に、ＩＴＯ等の画素電極材料３５及びレジスト３６を一様に堆積させ、レジスト３６を露光する。このとき、層間絶縁膜２５の端縁近傍領域において、レジスト３６を透過した露光の光が反射層４０によって反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。
【００９８】
こうして、画素電極１５を層間絶縁膜２５上に形成すると共に、第２パッド３２を第１パッド３１上に形成して、ＴＦＴ基板１１を製造する。
【００９９】
−実施形態２の効果−
したがって、本実施形態２によっても、反射層４０の一部が隣り合う各端子１７ａ間に配置されているため、上記実施形態１と同様に、反射層４０が設けられた層間絶縁膜２５の端縁近傍領域において、レジスト３６の残渣及び画素電極材料３５の残渣の発生を防止できるため、隣り合う各端子１７ａ間の短絡を抑制することができる。そのことに加え、反射層４０を容易に薄く形成できるため、外部回路の各端子１７ａへの接続を容易にすることができる。
【０１００】
《発明の実施形態３》
図１０〜図１２は、本発明の実施形態３を示している。
【０１０１】
図１０は、本実施形態３のＴＦＴ基板の一部を拡大して示す平面図である。図１１は、図１０におけるXI−XI線断面を含む断面図である。図１２は、図１０におけるXII−XII線断面を含む断面図である。
【０１０２】
上記実施形態１では、隣り合うゲート端子１７ａ同士の間に、ソース配線１８と同じ材料からなる反射層４０を形成したのに対し、本実施形態３では、隣り合うゲート端子１７ａ同士の間に、ゲート配線１７と同じ材料からなる反射層４０を形成するようにしている。
【０１０３】
ゲート端子１７ａは、上記実施形態１と同様の構成であって、図１０及び図１２に示すように、ガラス基板１０上に形成された第１パッド３１と、一部が第１パッド３１の表面に積層された第２パッド３２とにより構成されている。第１パッド３１は、ゲート配線１７と同じ材料により構成される一方、第２パッド６２は、画素電極１５と同じ材料であるＩＴＯ等によって構成されている。そして、第２パッド３２は、ゲート絶縁膜１４に形成されたコンタクト部３３を介して、第１パッド３１に接続されている。
【０１０４】
ゲート絶縁膜１４には、層間絶縁膜２５の端縁を含む領域に第１半導体層２８が積層されている。第１半導体層２８は、例えば０．２μｍ以下の厚みに形成されている。第１半導体層２８の表面には上記保護膜２６の一部がゲート絶縁膜１４上から乗り上がって積層されている。保護膜２６の表面には、例えば有機膜からなる層間絶縁膜２５が比較的大きい厚み（例えば１〜４μｍ程度の厚み）で形成されている。
【０１０５】
一方、第１半導体層２８の表面には、上記保護膜２６が設けられている側とは反対側の端部において、上記第２パッド６２の端部が第１パッド６１上から乗り上がって積層されている。また、第２パッド６２と層間絶縁膜２５の端縁との間には、数μｍ〜数十μｍ程度の隙間が設けられている。
【０１０６】
そして、図１０及び図１１に示すように、ガラス基板１０表面の法線方向から見て、隣り合うゲート端子１７ａ同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜２５の端縁を含む領域には、光を反射する反射層４０がそれぞれ設けられている。
【０１０７】
本実施形態３における反射層４０は、ゲート配線１７と同じ材料により構成され、図１１に示すように、ガラス基板１０の表面に形成されると共に、ゲート絶縁膜１４によって覆われている。そうして、反射層４０は、ゲート端子１７ａに重ならないで配置されると共に、隣り合うゲート端子１７ａ同士の間にそれぞれ別個独立に設けられている。
【０１０８】
上記ＴＦＴ基板１１を有する液晶表示装置１を製造する場合には、ガラス基板１０に形成した例えばＴｉ、Ａｌ、及びＴｉＮの各層からなる金属層をフォトリソグラフィ及びエッチングを行うことにより、ゲート配線１７、第１パッド３１、及び反射層４０を、同じ工程で同時に形成する。
【０１０９】
ここで、金属層は、Ｔｉ、Ａｌ、及びＴｉＮの積層膜には限られない。Ｃｒ又はＭｏとＡｌ又はＡｌを含む合金とがこの順に積層された金属層、或いは、Ａｌ又はＡｌを含む合金からなる単層の金属層などであってもよい。また、反射層４０の反射効果をより高める観点から、反射率の高いＡｌ層を最上層に設けることが好ましい。
【０１１０】
次に、上記ゲート配線１７、第１パッド３１、及び反射層４０を覆うようにゲート絶縁膜１４を形成した後に、そのゲート絶縁膜１４に第１半導体層２８及びコンタクト部３３を形成する。その後、上記実施形態１と同様に、ゲート絶縁膜１４上に保護膜２６及び層間絶縁膜２５を形成する。
【０１１１】
次に、画素電極１５をフォトリソグラフィ及びエッチングにより形成する。すなわち、上記実施形態１と同様に、層間絶縁膜２５を覆うようにガラス基板１０上の全体にＩＴＯ等からなる画素電極材料３５を堆積させ、さらにこの画素電極材料３５の全体を覆うようにレジスト３６を形成する（図４参照）。そうして、このレジスト３６をフォトマスク（不図示）を介して露光し、現像することによりレジスト３６のマスクを形成する。
【０１１２】
その後、レジスト３６のマスクから露出している画素電極材料３５をエッチングにより除去することで、所定形状の画素電極１５を層間絶縁膜２５の表面に形成すると共に、第２パッド３２を第１パッド３１の表面に形成する。
【０１１３】
本実施形態３では、層間絶縁膜２５の端縁近傍領域において、レジスト３６、第１半導体層２８及びゲート絶縁膜１４を透過した露光の光が、反射層４０によって反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。こうして、ＴＦＴ基板１１を製造する。
【０１１４】
−実施形態３の効果−
したがって、本実施形態３によっても、ガラス基板１０の表面の法線方向から見て、隣り合うゲート端子１７ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を配置するようにしたので、反射層４０で反射した光によって、当該反射層４０が設けられている層間絶縁膜２５の端縁近傍領域におけるレジスト３６を十分に露光できるため、上記実施形態１と同様の効果を得ることができる。
【０１１５】
そのことに加え、反射層４０の全体をゲート絶縁膜１４によって覆うようにしたので、仮に外部回路等の他の部材が接触したとしても、反射層４０を介した電気的短絡を防止することができる。
【０１１６】
《発明の実施形態４》
図１３は、本発明の実施形態４を示している。
【０１１７】
図１３は、本実施形態４のＴＦＴ基板の一部を拡大して示す平面図である。尚、図１３におけるXI−XI線断面図は図１１に相当する。また、図１３におけるXII−XII線断面図は図１２に相当する。
【０１１８】
上記実施形態３では、反射層４０を隣り合うゲート端子１７ａ同士の間に島状に形成したのに対し、本実施形態４は、反射層４０をゲート端子１７ａと一体に形成するようにしたものである。
【０１１９】
すなわち、図１３に示すように、反射層４０は、第１パッド３１と一体に形成されると共に、層間絶縁膜２５の端縁を含む領域で当該端縁に沿って延びるように、ゲート端子１７ａの幅方向両側に突出して形成されている。また、隣り合う反射層４０同士の間には、それぞれ隙間が設けられている。
【０１２０】
−実施形態４の効果−
したがって、本実施形態４においても、隣り合うゲート端子１７ａ同士の間に、反射層４０の全体をゲート絶縁膜１４に覆われた状態で配置するようにしたので、上記実施形態３と同様の効果を得ることができる。
【０１２１】
《発明の実施形態５》
図１４は、本発明の実施形態５を示している。
【０１２２】
図１４は、本実施形態５のＴＦＴ基板の一部を拡大して示す平面図である。尚、図１４におけるXI−XI線断面図は図１１に相当する。また、図１４におけるXII−XII線断面図は図１２に相当する。
【０１２３】
上記実施形態４では、反射層４０をゲート端子１７ａの幅方向両側に突出して形成したのに対し、本実施形態５は、反射層４０をゲート端子１７ａの幅方向一方側に突出して形成したものである。
【０１２４】
−実施形態５の効果−
したがって、本実施形態５においても、隣り合うゲート端子１７ａ同士の間に、反射層４０の全体をゲート絶縁膜１４に覆われた状態で配置するようにしたので、上記実施形態３と同様の効果を得ることができる。
【０１２５】
《発明の実施形態６》
図１５は、本発明の実施形態６を示している。
【０１２６】
図１５は、本実施形態６のＴＦＴ基板の一部を拡大して示す平面図である。
【０１２７】
上記実施形態１では、隣り合うゲート端子１７ａ同士の間に、ソース配線１８と同じ材料からなる反射層４０を形成したのに対し、本実施形態６は、ゲート配線１７と同じ材料からなる反射層４０を、隣り合うソース端子１８ａ同士の間に形成するようにしたものである。
【０１２８】
図１５に示すように、ソース端子１８ａは、ゲート端子１７ａと同様に、ガラス基板１０上に形成された第１パッド６１と、一部が第１パッド６１の表面に積層された第２パッド６２とにより構成されている。
【０１２９】
第１パッド６１は、ソース配線１８と同じ材料により構成され、例えばＡｌ等の金属層によって構成されている。一方、第２パッド６２は、画素電極１５と同じ材料であるＩＴＯ等によって構成され、上記第１パッド６１に沿って延びている。
【０１３０】
ガラス基板１０上には、ゲート絶縁膜（不図示）が第１パッド６１を覆うように形成されている。ゲート絶縁膜には、図１５に示すように、第１パッド６１上で当該第１パッド６１に沿って延びるスリット状のコンタクト部６３が貫通形成されている。そうして、ゲート絶縁膜１４上に設けられた第２パッド６２は、コンタクト部６３を介して第１パッド６１に接続されている。
【０１３１】
ゲート絶縁膜１４には、上記実施形態１と同様に、層間絶縁膜２５の端縁を含む領域に第１半導体層（不図示）が積層されている。第１半導体層の表面には保護膜（不図示）の一部がゲート絶縁膜上から乗り上がって積層されている。一方、第１半導体層の表面には、保護膜２６が設けられている側とは反対側の端部において、第２パッド６２の端部が第１パッド６１上から乗り上がって積層されている。
【０１３２】
そして、図１５に示すように、ガラス基板１０表面の法線方向から見て、隣り合うソース端子１８ａ同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜２５の端縁を含む領域には、光を反射する反射層４０がそれぞれ設けられている。
【０１３３】
本実施形態６における反射層４０は、上記実施形態３と同様に、ゲート配線１７と同じ材料により構成され、ガラス基板１０の表面に形成されている。さらに、反射層４０は、ゲート絶縁膜によって覆われている。そうして、反射層４０は、ソース端子１８ａに重ならないで配置されると共に、隣り合うソース端子１８ａ同士の間にそれぞれ別個独立に設けられている。
【０１３４】
上記ＴＦＴ基板１１を有する液晶表示装置１を製造する場合には、上記実施形態３と同様に、ゲート配線１７及び反射層４０を、同じ工程で同時に形成する。次に、上記ゲート配線１７及び反射層４０を覆うようにゲート絶縁膜を形成した後に、そのゲート絶縁膜に第１半導体層及びコンタクト部６３を形成する。その後、上記実施形態１と同様に、ゲート絶縁膜上に保護膜及び層間絶縁膜２５を形成する。
【０１３５】
次に、上記実施形態３と同様に、画素電極１５をフォトリソグラフィ及びエッチングにより形成する。すなわち、ガラス基板１０の全体に画素電極材料３５及びレジスト３６をこの順に堆積させ、レジスト３６を露光及び現像してフォトマスクを形成する。
【０１３６】
このとき、層間絶縁膜２５の端縁近傍領域において、レジスト３６等を透過した露光の光が、反射層４０によって反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。
【０１３７】
−実施形態６の効果−
したがって、本実施形態６によっても、ガラス基板１０の表面の法線方向から見て、隣り合うソース端子１８ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を配置するようにしたので、反射層４０で反射した光によって、当該反射層４０が設けられている層間絶縁膜２５の端縁近傍領域におけるレジスト３６を十分に露光できるため、上記実施形態１と同様の効果を得ることができる。
【０１３８】
そのことに加え、反射層４０の全体をゲート絶縁膜によって覆うようにしたので、仮に外部回路等の他の部材が接触したとしても、反射層４０を介した電気的短絡を防止することができる。
【０１３９】
《発明の実施形態７》
図１６は、本発明の実施形態７を示している。
【０１４０】
図１６は、本実施形態７のＴＦＴ基板の一部を拡大して示す平面図である。
【０１４１】
上記実施形態６では、反射層４０を隣り合うソース端子１８ａ同士の間に島状に形成したのに対し、本実施形態７は、島状に形成した反射層４０を、第１パッド６１が跨ぐように形成したものである。
【０１４２】
すなわち、図１６に示すように、複数の反射層４０が、層間絶縁膜２５の端縁に沿って所定の間隔で配置されている。そして、各反射層４０は、ソース端子１８ａの第１パッド６１と交差して配置されている。このことにより、反射層４０は、ガラス基板１０の法線方向から見て、ソース端子１８ａの幅方向両側に突出している。
【０１４３】
−実施形態７の効果−
したがって、本実施形態７においても、ガラス基板１０の表面の法線方向から見て、隣り合うソース端子１８ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を配置するようにしたので、反射層４０で反射した光によって層間絶縁膜２５の端縁近傍領域におけるレジスト３６を十分に露光できるため、上記実施形態１と同様の効果を得ることができる。
【０１４４】
そのことに加え、反射層４０の全体をゲート絶縁膜によって覆うようにしたので、仮に外部回路等の他の部材が接触したとしても、反射層４０を介した電気的短絡を防止することができる。
【０１４５】
《発明の実施形態８》
図１７は、本発明の実施形態８を示している。
【０１４６】
図１７は、本実施形態８のＴＦＴ基板の一部を拡大して示す平面図である。
【０１４７】
上記実施形態７では、反射層４０をソース端子１８ａの幅方向両側に突出するように、当該ソース端子１８ａに交差した配置させたのに対し、本実施形態８は、反射層４０を、ソース端子１８ａの幅方向一方側に突出するように、配置させたものである。
【０１４８】
すなわち、図１７に示すように、複数の反射層４０が、層間絶縁膜２５の端縁に沿って所定の間隔で配置されている。そして、各反射層４０は、その一部の領域が第１パッド６１に重なると共に、他の残りの領域が、層間絶縁膜２５の端縁方向の一方側に、第１パッド６１からはみ出している。このはみ出している側の反射層４０の端部と、隣のソース端子１８ａとの間には、所定の隙間が設けられている。
【０１４９】
−実施形態８の効果−
したがって、本実施形態８においても、隣り合うソース端子１８ａ同士の間に、反射層４０の全体をゲート絶縁膜１４に覆われた状態で配置するようにしたので、上記実施形態７と同様の効果を得ることができる。
【０１５０】
《その他の実施形態》
上記各実施形態では、複数のＴＦＴが形成されたＴＦＴ基板１１を例に挙げて説明したが、本発明はこれに限らず、例えばＴＦＤ等の他のスイッチング素子が複数形成されたアクティブマトリクス基板としてもよい。
【０１５１】
また、上記各実施形態では、外部回路が接続される端子について説明したが、本発明はこれに限らず、検査信号を入力するための端子等の他の端子についても、同様に本発明を適用することができる。
【０１５２】
また、外部回路は信号を入力するものに限らず、信号を読み取る回路であってもよい。すなわち、Ｘ線センサーやタッチパネル等の他の回路についても適用できる。
【０１５３】
また、本発明における端子は、ゲート端子やソース端子だけでなく、対向基板１２の共通電極に対向信号を入力するための端子や、アクティブマトリクス基板にモノリシックに形成された駆動回路に電源信号を入力するための端子等であってもよい。
【０１５４】
また、上記各実施形態では、隣り合う各端子間にそれぞれ反射層４０を設けた例について説明したが、本発明はこれに限らず、少なくとも１つの端子間に反射層を設けることも可能である。ただし、端子同士の短絡を確実に防止する観点から、各端子間にそれぞれ反射層４０を設けることが好ましい。
【０１５５】
また、上記実施形態６〜８では、ゲート配線１７と同じ材料によって形成した反射層４０を、隣り合うソース端子１８ａ同士の間に配置した例について説明したが、その他にも、ソース配線１８と同じ材料によって形成した反射層４０を、隣り合うソース端子１８ａ同士の間に配置するようにしてもよい。このようにしても、上記実施形態１と同様の効果を得ることができる。
【０１５６】
また、上記実施形態３〜８では、反射層４０の全体をゲート絶縁膜１４によって覆うようにしたが、本発明はこれに限らず、他の絶縁膜によって反射層４０の全体を覆うようにしてもよい。
【０１５７】
また、上記各実施形態では、液晶表示装置１を例に挙げて説明したが、本発明はこれに限らず、例えば表示媒体層が発光層である有機ＥＬ表示装置等の他の表示装置についても適用することができる。
【産業上の利用可能性】
【０１５８】
以上説明したように、本発明は、アクティブマトリクス基板及びそれを備えた表示装置について有用である。
【符号の説明】
【０１５９】
１      液晶表示装置
１０      ガラス基板（絶縁性基板）
１１      ＴＦＴ基板（アクティブマトリクス基板）
１２      対向基板
１３      液晶層（表示媒体層）
１４      ゲート絶縁膜（絶縁膜）
１５      画素電極
１７      ゲート配線
１７ａ    ゲート端子
１８      ソース配線
１８ａ    ソース端子
１９      ＴＦＴ（スイッチング素子）
２５      層間絶縁膜
２８      第１半導体層
２９      第２半導体層
３１      第１パッド（端子）
３２      第２パッド（端子）
３５      画素電極材料
３６      レジスト
４０      反射層
４１      第１メタル層（反射層）
４２      第２メタル層（反射層）
【図１】
2010137206.tif 000003
【図２】
2010137206.tif 000004
【図３】
2010137206.tif 000005
【図４】
2010137206.tif 000006
【図５】
2010137206.tif 000007
【図６】
2010137206.tif 000008
【図７】
2010137206.tif 000009
【図８】
2010137206.tif 000010
【図９】
2010137206.tif 000011
【図１０】
2010137206.tif 000012
【図１１】
2010137206.tif 000013
【図１２】
2010137206.tif 000014
【図１３】
2010137206.tif 000015
【図１４】
2010137206.tif 000016
【図１５】
2010137206.tif 000017
【図１６】
2010137206.tif 000018
【図１７】
2010137206.tif 000019
【図１８】
2010137206.tif 000020
【手続補正書】
【提出日】平成23年7月25日(2011.7.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板及びそれを備えた表示装置に関するものである。
【背景技術】
【０００２】
従来より、液晶表示装置、有機ＥＬ表示装置、及び電気泳動表示装置等の表示装置には、ガラス基板の上にＴＦＴ（Thin-Film Transistor：薄膜トランジスタ）等のスイッチング素子が複数形成されたアクティブマトリクス基板を用いることが知られている。
【０００３】
また、一般に、アクティブマトリクス基板を備えた表示装置では、表示画面の開口率を高めるために、そのアクティブマトリクス基板の最上層に画素電極が形成される。
【０００４】
すなわち、アクティブマトリクス基板を構成するガラス基板上には、複数のＴＦＴ、ゲート配線及びソース配線等が形成されると共に、これらのＴＦＴ及び配線等を覆うように、層間絶縁膜が形成されている。そして、その層間絶縁膜の表面に画素電極が形成されている。
【０００５】
このことにより、層間絶縁膜上の画素電極をゲート配線上及びソース配線上にまで拡張して形成できるため、画素電極の面積を大きくすることができる。また、層間絶縁膜をスピン塗布で厚く形成することにより、画素電極とゲート配線及びソース配線との間の寄生容量が低減される。よって、クロストークの発生が抑制され且つ開口率が大きい液晶表示装置を得ることが可能となる。
【０００６】
ところで、アクティブマトリクス基板の端部領域には、上記層間絶縁膜の端部が形成されると共に、上記配線の端部に形成され複数の端子が配置されている。これら複数の端子は、所定の間隔で並んで配置され、ＩＣドライバや、ＦＰＣ等の外部回路部材が実装されるようになっている。
【０００７】
しかし、上記層間絶縁膜の端部はガラス基板上で大きな段差を構成するため、その層間絶縁膜の端部近傍に、画素電極をパターニングするためのレジストが、露光しきれずに残渣として生じやすい。その結果、レジスト残渣に覆われていた画素電極材料の残渣によって、隣接する端子間が短絡する問題がある。
【０００８】
これに対して、特許文献１には、端子間に有機薄膜パターンを形成することが開示されている。そのことにより、有機薄膜パターン上の画素電極材料を速くエッチングして、端子間に画素電極材料が残らないようにしている。
【０００９】
特許文献２には、端子間に層間絶縁膜と同一の絶縁膜を設けることが開示されている。また、特許文献３には、層間絶縁膜の端部に沿って、各端子を覆う短絡防止用の絶縁膜を形成することが開示されている。
【００１０】
また、特許文献４には、レジスト残渣が生じないようにレジストを過露光しながらも、レジストを透過した光の配線による反射を低減することにより画素電極を適切に形成することが開示されている。
【００１１】
特許文献５には、層間絶縁膜の端部における境界線を、基板表面の法線方向から見て、凹凸状に形成することにより、その層間絶縁膜の端部における傾斜角をなだらかにして、レジスト残渣の発生を抑制することが開示されている。
【００１２】
また、特許文献６に開示されているアクティブマトリクス基板は、平面図である図１８に示すように、ガラス基板上に形成されたゲート絶縁膜１０１と、ゲート絶縁膜１０１上に形成され、所定の間隔で複数配置された端子１０２と、各端子１０２の一部を覆うようにゲート絶縁膜１０１上に形成された層間絶縁膜１０３とを有している。
【００１３】
そして、層間絶縁膜１０３の端部には、各端子１０２間に突出する凸部１０４が形成されている。凸部１０４のガラス基板表面に対する傾斜角度は、凸部１０４が形成されていない層間絶縁膜１０３の端部の傾斜角度よりも小さくなっている。このことにより、凸部１０４上にレジスト残渣を生じさせないようにして、レジスト残渣による端子１０２間の短絡を防止しようとしている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平９−９０３９７号公報
【特許文献２】特開平１０−１５３７７０号公報
【特許文献３】特開平１０−２０３３９号公報
【特許文献４】特開２０００−２８８７号公報
【特許文献５】特開平１１−１５３８０９号公報
【特許文献６】特開平１１−２４１０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
上記特許文献６には、凸部１０４の寸法を、幅が７０μｍであり突出長さが５０μｍである例と、幅が２０μｍであり突出長さが３０μｍである例とが記載されている。しかし、当該アクティブマトリクス基板が、小型で高詳細表示を行う表示装置に用いられる場合には、端子間の間隔が非常に狭くなるため、上記凸部１０４を配置することは難しい。
【００１６】
例えば、フルＨＤ（解像度1920×1080本）を表示する１６．４型の液晶表示装置を構成すると共にＦＰＣが実装されたアクティブマトリクス基板では、ソース端子間のピッチが２５μｍであり、そのソース端子間のスペースは１３μｍであって非常に狭い。また、３型ワイドＱＶＧＡの液晶表示装置を構成すると共にＣＯＧ実装されているアクティブマトリクス基板についても、ゲート端子及びソース端子のピッチが１７μｍであり、それらの各端子間のスペースはそれぞれ１３μｍであって極めて狭くなっている。
【００１７】
また、各端子にＦＰＣ（Flexible Printed Circuit：フレキシブルプリント基板）を実装する場合には、凸部１０４の膜厚が比較的大きいために、その凸部１０４が障害物となって、ＦＰＣの端子が基板側の端子に接触し難くなる問題もある。
【００１８】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、端子間の短絡を抑制すると共に、外部回路の端子への接続を容易にすることにある。
【課題を解決するための手段】
【００１９】
上記の目的を達成するために、本発明に係るアクティブマトリクス基板は、絶縁性基板と、上記絶縁性基板上に設けられた複数のスイッチング素子と、上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、上記層間絶縁膜上に形成された複数の画素電極と、複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備えたアクティブマトリクス基板であって、複数の上記端子の少なくとも一部は、上記層間絶縁膜から露出した状態で設けられ、上記絶縁性基板の表面の法線方向から見て、隣り合う上記端子同士の間の少なくとも一部の領域であり、且つ、上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が設けられ、上記反射層は、上記各端子を該端子の幅方向に跨いで形成されている。
【００２０】
上記複数の端子には、外部回路が接続されてもよい。
【００２１】
また、本発明に係る表示装置は、アクティブマトリクス基板と、上記アクティブマトリクス基板に対向して配置された対向基板と、上記アクティブマトリクス基板と対向基板との間に設けられた表示媒体層とを備えた表示装置であって、上記アクティブマトリクス基板は、絶縁性基板と、上記絶縁性基板上に設けられた複数のスイッチング素子と、上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、上記層間絶縁膜上に形成された複数の画素電極と、複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備え、複数の上記端子の少なくとも一部は、上記層間絶縁膜から露出した状態で設けられ、上記絶縁性基板の表面の法線方向から見て、隣り合う上記端子同士の間の少なくとも一部の領域であり、且つ、上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が設けられ、上記反射層は、上記各端子を該端子の幅方向に跨いで形成されている。
【００２２】
上記複数の端子には、外部回路が接続されてもよい。
【００２３】
−作用−
次に、本発明の作用について説明する。
【００２４】
上記アクティブマトリクス基板を製造する場合には、まず、絶縁性基板上に複数のスイッチング素子と複数の配線とを形成する。また、複数の端子を、絶縁性基板上に上記各配線から引き出した状態で、所定の間隔で配置されるように形成する。
【００２５】
そして、絶縁性基板の表面の法線方向から見て、隣り合う端子同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜の端縁を含む領域に対し、光を反射する反射層を形成する。このとき、各端子をその端子の幅方向に跨ぐように、反射層を形成する。
【００２６】
その後、上記各スイッチング素子及び配線を覆う層間絶縁膜を、絶縁性基板に形成する。このとき、上記各端子の少なくとも一部が層間絶縁膜から露出するように、上記層間絶縁膜を形成する。
【００２７】
画素電極は、層間絶縁膜上にフォトリソグラフィによって形成することが可能である。この場合、層間絶縁膜を覆う画素電極材料を、絶縁性基板上に一様に形成する。その後、上記画素電極材料を覆うように形成したレジストを、フォトマスクを介して露光する。露光された領域を除去することにより、画素電極を形成しない領域で開口したレジストのマスクが形成される。次に、マスクから露出している画素電極材料をエッチング等により除去することで、所定形状の画素電極を層間絶縁膜上に形成する。
【００２８】
本発明では、層間絶縁膜の端縁近傍の領域でレジストが厚くなっていても、当該領域に設けた反射層により、レジストを透過した露光の光を反射して、当該厚いレジストを十分に露光することができる。
【００２９】
反射層は例えばフォトリソグラフィにより、例えば数μｍ程度の幅に、微細に形成することが可能であるため、端子間隔が比較的狭い場合であっても、上記反射層を精度良く端子間に形成することが可能になる。さらに、反射層は薄膜化して、例えば０．１〜０．５μｍ程度に形成することが可能であるため、外部回路を実装する場合にも、当該外部回路は、反射層に干渉しないで容易に端子に接続されることとなる。
【００３０】
そうして、反射層が設けられている領域では、レジスト残渣の発生が防止されるため、画素電極材料の残渣の発生も防止される。その結果、端子間の短絡が抑制される。
【発明の効果】
【００３１】
本発明によれば、絶縁性基板の表面の法線方向から見て、隣り合う端子同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜の端縁を含む領域に、反射層を設けるようにしたので、その反射層によって、層間絶縁膜の端縁近傍領域におけるレジスト残渣の発生を防止し、画素電極材料の残渣の発生を防止することができる。その結果、端子間の短絡を抑制できると共に、外部回路の端子への接続を容易にすることができる。
【図面の簡単な説明】
【００３２】
【図１】図１は、本参考例１のＴＦＴ基板の一部を拡大して示す平面図である。
【図２】図２は、図１におけるII−II線断面を含む断面図である。
【図３】図３は、図１におけるIII−III線断面を含む断面図である。
【図４】図４は、露光されるレジストを示す断面図である。
【図５】図５は、本参考例１の液晶表示装置の概略構造を示す断面図である。
【図６】図６は、本参考例１のＴＦＴ基板の回路構成を示す回路図である。
【図７】図７は、反射層上で分断された画素電極材料を示す平面図である。
【図８】図８は、本実施形態１のＴＦＴ基板の一部を拡大して示す平面図である。
【図９】図９は、図８におけるIX−IX線断面を含む断面図である。
【図１０】図１０は、本参考例２のＴＦＴ基板の一部を拡大して示す平面図である。
【図１１】図１１は、図１０におけるXI−XI線断面を含む断面図である。
【図１２】図１２は、図１０におけるXII−XII線断面を含む断面図である。
【図１３】図１３は、本参考例３のＴＦＴ基板の一部を拡大して示す平面図である。
【図１４】図１４は、本参考例４のＴＦＴ基板の一部を拡大して示す平面図である。
【図１５】図１５は、本参考例５のＴＦＴ基板の一部を拡大して示す平面図である。
【図１６】図１６は、本参考例６のＴＦＴ基板の一部を拡大して示す平面図である。
【図１７】図１７は、本参考例７のＴＦＴ基板の一部を拡大して示す平面図である。
【図１８】図１８は、従来のアクティブマトリクス基板の一部を拡大して示す平面図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００３４】
《発明の参考例１》
図１〜図７は、本発明の参考例１を示している。
【００３５】
図１は、本参考例１のＴＦＴ基板の一部を拡大して示す平面図である。図２は、図１におけるII−II線断面を含む断面図である。図３は、図１におけるIII−III線断面を含む断面図である。図４は、露光されるレジストを示す断面図である。図５は、本参考例１の液晶表示装置の概略構造を示す断面図である。図６は、本参考例１のＴＦＴ基板の回路構成を示す回路図である。図７は、反射層上で分断された画素電極材料を示す平面図である。
【００３６】
本参考例では、本発明に係る表示装置の一例として、液晶表示装置について説明する。
【００３７】
液晶表示装置１は、図５に示すように、アクティブマトリクス基板としてのＴＦＴ基板１１と、ＴＦＴ基板１１に対向して配置された対向基板１２と、ＴＦＴ基板１１及び対向基板１２の間に設けられた表示媒体層である液晶層１３とを備えている。
【００３８】
対向基板１２には、それぞれ図示省略のカラーフィルタ、共通電極及びブラックマトリクス等が形成されている。また、液晶層１３は、上記ＴＦＴ基板１１と対向基板１２との間に設けられた枠状のシール部材２３によって封止されている。
【００３９】
一方、ＴＦＴ基板１１は、図２及び図３に示すように、絶縁性基板であるガラス基板１０を備え、図６に示すように、マトリクス状に配置された複数の画素１６を有している。このガラス基板１０上には、各画素１６毎に、スイッチング素子であるＴＦＴ（Thin-Film Transistor：薄膜トランジスタ）１９が形成されている。また、ガラス基板１０上には、上記ＴＦＴ１９に接続された複数のゲート配線１７及び複数のソース配線１８が形成されている。
【００４０】
複数のゲート配線１７は、互いに平行に延びている。また、ガラス基板１０上には、基板表面の法線方向から見て、各ゲート配線１７の間に配置され、そのゲート配線１７と平行に延びる容量配線２０が形成されている。これらゲート配線１７及び容量配線２０は、ゲート絶縁膜１４によって覆われている。
【００４１】
複数のソース配線１８は、ゲート絶縁膜１４上に形成され、互いに平行に延びると共に上記ゲート配線１７に交差している。すなわち、ゲート配線１７及びソース配線１８からなる配線群は、全体として格子状に形成されている。その格子状の領域に、上記画素１６が形成されている。また、ＴＦＴ１９は、これらのゲート配線１７及びソース配線１８に接続されている。
【００４２】
また、ガラス基板１０上には、上記ゲート配線１７、ソース配線１８、容量配線２０、及びＴＦＴ１９を覆う保護膜２６及び層間絶縁膜２５が形成されている。保護膜２６は、例えば無機膜により構成され、その表面に例えば有機膜からなる層間絶縁膜２５が比較的大きい厚み（例えば１〜４μｍ程度の厚み）で形成されている。尚、保護膜２６は、必ずしも必須の構成ではない。
【００４３】
層間絶縁膜２５上には、液晶層１３に電圧を印加して駆動するための複数の画素電極１５が形成されている。画素電極１５は、各画素１６毎に設けられ、層間絶縁膜２５に形成されたコンタクトホール（不図示）を介してＴＦＴ１９に接続されている。画素電極１５は、例えば、透明導電膜としてのＩＴＯ（Indium Tin Oxide）やＩＺＯ（indium zinc oxide）などによって形成されている。また、画素電極１５は、基板表面の法線方向から見て、当該画素電極１５の周りに配置されている配線（ゲート配線１７及びソース配線１８）の一部と重なっている。
【００４４】
また、画素電極１５と上記容量配線２０とが重なる領域には、補助容量とも称される容量素子２１が形成されている。容量素子２１は、各画素１６にそれぞれ設けられており、各画素１６における表示電圧を略一定に維持するようになっている。
【００４５】
ここで、ＴＦＴ基板１１には、図５に示すように、上記複数の画素１６が設けられた表示領域５１と、その周囲に設けられた非表示領域５２とが形成されている。非表示領域５２には、図６に示すように、上記ゲート配線１７から引き出されて所定の間隔で配置された複数のゲート端子１７ａと、ソース配線１８から引き出されて所定の間隔で配置された複数のソース端子１８ａとが形成されている。
【００４６】
尚、上記各端子１７ａ，１８ａは、それぞれ、ゲート配線１７と同じ材料又はソース配線１８と同じ材料の何れによって形成してもよい。
【００４７】
ソース端子１８ａには、外部回路としてのソースドライバの出力端子（不図示）が、ＡＣＦ（Anisotropic Conductive Film：異方性導電膜）を介して接続される一方、ゲート端子１７ａには、外部回路としてのゲートドライバの出力端子（不図示）が、同様にＡＣＦを介して接続されるようになっている。
【００４８】
上記ゲート端子１７ａ及びソース端子１８ａは、その少なくとも一部が、上記層間絶縁膜２５から露出した状態で設けられている。すなわち、図１〜図３に示すように、層間絶縁膜２５の端部は、ガラス基板１０表面の法線方向から見て、複数のゲート端子１７ａ及びソース端子１８ａを横切るように形成されている。また、層間絶縁膜２５は、その厚みが比較的大きいことから、ガラス基板１０上で段差を構成している。
【００４９】
ゲート端子１７ａは、図１及び図３に示すように、ガラス基板１０上に形成された第１パッド３１と、一部が第１パッド３１の表面に積層された第２パッド３２とにより構成されている。
【００５０】
第１パッド３１は、上記ゲート配線１７と同じ材料により構成され、例えばＴｉ、Ａｌ、及びＴｉＮがこの順に積層された金属層や、Ｃｒ又はＭｏとＡｌ又はＡｌを含む合金とがこの順に積層された金属層、或いは、Ａｌ又はＡｌを含む合金からなる単層の金属層などによって構成されている。一方、第２パッド３２は、画素電極１５と同じ材料であるＩＴＯ等によって構成され、上記第１パッド３１に沿って延びている。
【００５１】
図２及び図３に示すように、ガラス基板１０上には、ゲート絶縁膜１４が第１パッド３１を覆うように形成されている。ゲート絶縁膜１４には、図１に示すように、第１パッド３１上で当該第１パッド３１に沿って延びるスリット状のコンタクト部３３が貫通形成されている。そうして、ゲート絶縁膜１４上に設けられた第２パッド３２は、コンタクト部３３を介して第１パッド３１に接続されている。
【００５２】
ゲート絶縁膜１４には、層間絶縁膜２５の端縁を含む領域に第１半導体層２８が積層されている。第１半導体層２８の表面には上記保護膜２６の一部がゲート絶縁膜１４上から乗り上がって積層されている。そして、図３に示すように、保護膜２６及び層間絶縁膜２５の各側面は、全体として連続した１つの側面を構成している。
【００５３】
一方、第１半導体層２８の表面には、上記保護膜２６が設けられている側とは反対側の端部において、上記第２パッド３２の端部が第１パッド３１上から乗り上がって積層されている。また、第２パッド３２と層間絶縁膜２５の端縁との間には、数μｍ〜数十μｍ程度の隙間が設けられている。
【００５４】
そして、本発明の特徴として、図１及び図２に示すように、ガラス基板１０表面の法線方向から見て、隣り合うゲート端子１７ａ同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜２５の端縁を含む領域には、光をガラス基板１０と反対側に反射する反射層４０がそれぞれ設けられている。
【００５５】
本参考例１における反射層４０は、ソース配線１８と同じ材料により構成され、隣り合うゲート端子１７ａ同士の間にそれぞれ別個独立に配置されている。つまり、反射層４０は、ゲート端子１７ａに重ならないように配置されている。以降では、ゲート端子１７ａ同士の間に配置された反射層４０について説明する。
【００５６】
図２に示すように、ガラス基板１０上におけるゲート端子１７ａ同士の間の領域には、ゲート絶縁膜１４が形成され、その一部が層間絶縁膜２５に重なっている。反射層４０は、このゲート絶縁膜１４の表面に積層された第１メタル層４１と、この第１メタル層４１の表面の一部に積層された第２メタル層４２とにより構成されている。第１メタル層４１は、例えばＴｉ層により構成され、第２メタル層４２は、例えばＡｌ層によって構成されている。
【００５７】
第２メタル層４２は、第１メタル層４１の表面における層間絶縁膜２５に重なっている領域に配置されている。そして、第２メタル層４２の表面には上記保護膜２６の一部がガラス基板１０上から乗り上がって積層されている。このことにより、図２に示すように、第２メタル層４２、保護膜２６、及び層間絶縁膜２５の各側面は、全体として連続した１つの側面を構成している。
【００５８】
なお、第２メタル層４２は必ずしも必須の構成ではなく、第１メタル層４１だけを設けてもよい。また、第１メタル層４１は、Ｃｒ又はＭｏとＡｌ又はＡｌを含む合金とがこの順に積層された金属層、或いは、Ａｌ又はＡｌを含む合金からなる単層の金属層であってもよい。また、反射層４０の反射効果をより高める観点から、反射率の高いＡｌ層を最上層に設けることが好ましい。
【００５９】
こうして、反射層４０は、第１パッド３１と異なる層に配置されることとなる。
【００６０】
−製造方法−
次に、上記ＴＦＴ基板１１を有する液晶表示装置１の製造方法について説明する。
【００６１】
液晶表示装置１は、予め形成したＴＦＴ基板１１及び対向基板１２を、液晶層１３及びシール部材２３を介して貼り合わせることによって製造する。
【００６２】
ＴＦＴ基板１１を製造する場合には、まず、ガラス基板１０上に複数のＴＦＴ１９と複数の配線１７，１８，２０とを、フォトリソグラフィにより形成する。すなわち、ガラス基板１０の表面にゲート配線１７と、ゲート端子１７ａの第１パッド３１とを、それぞれ所定の間隔で形成する。ゲート配線１７及び第１パッド３１は、例えばＴｉ、Ａｌ、及びＴｉＮの各層をこの順に積層して形成する。
【００６３】
次に、ガラス基板１０上に、ゲート絶縁膜１４を上記ゲート配線１７及び第１パッド３１の一部を覆うように形成する。その後、図３に示すように、第１パッド３１を覆っているゲート絶縁膜１４の端部表面に、第１半導体層２８をフォトリソグラフィ及びエッチングにより形成する。
【００６４】
一方、図２に示すように、隣り合う第１パッド３１同士の間に設けられているゲート絶縁膜１４の表面に、反射層４０をソース配線１８と同じ工程で同時に形成する。反射層４０の第１メタル層４１は、例えばＴｉ層をフォトリソグラフィ及びエッチングすることにより島状に形成する。
【００６５】
その後、第１メタル層４１の表面に、第２メタル層４２を構成する例えばＡｌ層を形成する。次に、これらＡｌ層及び第１半導体層２８を覆うように、保護膜２６を構成する無機膜、及び層間絶縁膜２５を構成する有機膜を堆積する。その後、これらのＡｌ層と、無機膜と、有機膜とを、フォトリソグラフィ及びエッチングによってパターニングする。
【００６６】
そのことにより、第２メタル層４２と、保護膜２６と、層間絶縁膜２５とを形成する。このとき、図１に示すように、層間絶縁膜２５に、各ゲート端子１７ａを横切る端縁が形成されると共に、第１パッド３１、第１メタル層４１の一部、及び第１半導体層２８の一部が、層間絶縁膜２５から露出することとなる。こうして、隣り合う各第１パッド３１（ゲート端子１７ａ）同士の間の領域であって、層間絶縁膜２５の端縁を含む領域に、反射層４０を形成する。
【００６７】
次に、画素電極１５をフォトリソグラフィ及びエッチングにより形成する。まず、図４に示すように、ＩＴＯ等からなる画素電極材料３５を、層間絶縁膜２５を覆うようにガラス基板１０上に一様に形成する。その後、上記画素電極材料３５を覆うように形成したレジスト３６を、フォトマスク（不図示）を介して露光する。続いて、上記露光された領域を除去することにより、画素電極１５及び第２パッド３２を形成しない領域で開口したレジスト３６のマスクを形成する。
【００６８】
次に、上記レジスト３６のマスクから露出している画素電極材料３５をエッチングにより除去することで、所定形状の画素電極１５を層間絶縁膜２５の表面に形成すると共に、第２パッド３２を第１パッド３１の表面に形成する。
【００６９】
本参考例１では、層間絶縁膜２５の端縁近傍領域において、レジスト３６を透過した露光の光が反射層４０によってガラス基板１０と反対側に反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。
【００７０】
その後、上記画素電極１５及び層間絶縁膜２５を覆う配向膜（不図示）を形成してＴＦＴ基板１１を製造する。
【００７１】
−参考例１の効果−
したがって、本参考例１によると、ガラス基板１０の表面の法線方向から見て、隣り合う端子１７ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を設けるようにしたので、その反射層４０によって、層間絶縁膜２５の端縁近傍領域においてレジスト３６を透過した露光の光をガラス基板１０と反対側に反射して、当該反射層４０が設けられている領域のレジスト３６を十分に露光できる。そのため、この反射層４０が設けられている領域において、レジスト３６の残渣の発生を防止することができる。
【００７２】
したがって、図７に示すように、仮に、端子１７ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、画素電極材料３５の残渣が生じたとしても、反射層４０を設けた領域では、レジスト３６を確実に除去して画素電極３５の残渣を発生させないようにすることが可能になる。よって、端子１７ａ間に生じた画素電極材料３５は、反射層４０上で分断されることとなるため、層間絶縁膜２５の端縁近傍領域において、隣り合う各端子１７ａ間の短絡を抑制することができる。
【００７３】
さらに、比較的厚い層間絶縁膜２５の一部を隣り合う各端子１７ａ間に配置させる構成とは異なり、反射層４０を容易に薄く形成できるために、反射層４０と外部回路との干渉を防止して、外部回路の各端子１７ａへの接続を容易にすることができる。
【００７４】
さらにまた、反射層４０は金属層等により構成できるため、隣り合う端子１７ａの間隔が比較的狭い場合であっても、フォトリソグラフィ等によって精度良く微細な形状に形成することができる。すなわち、小型で高詳細表示を行う液晶表示装置１及びそれに用いられるＴＦＴ基板１１に対しても、その各端子１７ａ間の短絡を好適に抑制できる。
【００７５】
また、反射層４０を第１パッド３１と異なる層に形成するようにしたので、これらの反射層４０と第１パッド３１との間の短絡を確実に防止することができる。
【００７６】
したがって、配線１７，１８及び端子１７ａの間隔が狭いＴＦＴ基板１１に対しても、端子１７ａ間の短絡を抑制すると共に、外部回路の端子１７ａへの接続を容易にすることができる。尚、第１半導体層２８に限らず、他の高抵抗膜を配置することによっても、同様の効果を得ることができる。
【００７７】
さらに、反射層４０をゲート絶縁膜１４上に積層して設けたので、層間絶縁膜２５の端部近傍における段差形状を比較的なだらかにして、反射層４０によるレジスト３６の露光を、より効率良く行うことが可能になる。
【００７８】
尚、第２パッド３２は必須の構成ではないが、これを設けることにより、第１パッド３１の腐食を抑制することができる。
【００７９】
さらに、第２パッド３２と層間絶縁膜２５の端縁との間に数μｍ〜数十μｍ程度の隙間を設けるようにしたので、各端子１７ａにＦＰＣ等の外部回路を接続する際に、数μｍ程度の導電性粒子が、層間絶縁膜２５の端縁に沿って並ぶことによるリーク不良の発生を回避することができる。よって、ＦＰＣ等の外部回路を接続する際のズレに対するマージンを確保できることとなる。
【００８０】
《発明の実施形態１》
図８及び図９は、本発明の実施形態１を示している。
【００８１】
図８は、本実施形態１のＴＦＴ基板の一部を拡大して示す平面図である。図９は、図８におけるIX−IX線断面を含む断面図である。尚、以降の各実施形態では、図１〜図６と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００８２】
上記参考例１では、隣り合う端子１７ａ間にのみ反射層４０を設けたのに対し、本実施形態１では、端子１７ａ上にも反射層４０を配置するようにしたものである。
【００８３】
すなわち、図８に示すように、本実施形態１における反射層４０は、上記参考例１と同様に、層間絶縁膜２５の端縁に沿って断続的に配置されると共に、各端子１７ａをそれぞれ端子１７ａの幅方向に跨いで形成されている。隣り合う反射層４０同士の間隔は、例えば３μｍ以上設けることが好ましい。このことにより、ＦＰＣ等の外部回路を接続する際のズレに対するマージンを確保することができる。
【００８４】
上記ガラス基板１０の表面には、上記参考例１と同様に、第１パッド３１が所定の間隔で形成されると共に、第１パッド３１の一部を覆うようにゲート絶縁膜１４が形成されている。ゲート絶縁膜１４には、図８に示すように、第１パッド３１上で当該第１パッド３１に沿って延びるスリット状のコンタクト部３３が貫通形成されている。そうして、ゲート絶縁膜１４上に設けられた第２パッド３２は、コンタクト部３３を介して第１パッド３１に接続されている。
【００８５】
また、ゲート絶縁膜１４上には、第１半導体層２８が形成されている。第１半導体層２８の一部は、層間絶縁膜２５に重なっている。
【００８６】
第１半導体層２８の表面には第２半導体層２９及び第１メタル層４１が積層され、その第２半導体層２９及び第１メタル層４１の各一部が層間絶縁膜２５に重なっている。さらに、第１メタル層４１の表面における層間絶縁膜２５に重なっている領域には、第２メタル層４２が積層されている。
【００８７】
さらに、第２メタル層４２の表面には保護膜２６の一部がゲート絶縁膜１４上から乗り上がって積層されている。そうして、図９に示すように、第２メタル層４２、保護膜２６、及び層間絶縁膜２５の各側面は、全体として連続した１つの側面を構成している。
【００８８】
一方、第１半導体層２８の表面には、上記保護膜２６が設けられている側とは反対側の端部において、上記第２パッド３２の端部が第１パッド３１上から乗り上がって積層されている。
【００８９】
本実施形態１におけるＴＦＴ基板１１を製造する場合には、第１半導体層２８及び第２半導体層２９をゲート絶縁膜１４上に形成した後に、その第２半導体層２９の表面に例えばＴｉ層からなる第１メタル層４１を形成する。次に、第１メタル層４１の一部の表面に、Ａｌ層からなる第２メタル層４２を形成する。第２メタル層４２は、上記参考例１と同様に、保護膜２６及び層間絶縁膜２５と共に、フォトリソグラフィ及びエッチングによって形成する。
【００９０】
その後、上記参考例１と同様に、ＩＴＯ等の画素電極材料３５及びレジスト３６を一様に堆積させ、レジスト３６を露光する。このとき、層間絶縁膜２５の端縁近傍領域において、レジスト３６を透過した露光の光が反射層４０によって反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。
【００９１】
こうして、画素電極１５を層間絶縁膜２５上に形成すると共に、第２パッド３２を第１パッド３１上に形成して、ＴＦＴ基板１１を製造する。
【００９２】
−実施形態１の効果−
したがって、本実施形態１によっても、反射層４０の一部が隣り合う各端子１７ａ間に配置されているため、上記参考例１と同様に、反射層４０が設けられた層間絶縁膜２５の端縁近傍領域において、レジスト３６の残渣及び画素電極材料３５の残渣の発生を防止できるため、隣り合う各端子１７ａ間の短絡を抑制することができる。そのことに加え、反射層４０を容易に薄く形成できるため、外部回路の各端子１７ａへの接続を容易にすることができる。
【００９３】
《発明の参考例２》
図１０〜図１２は、本発明の参考例２を示している。
【００９４】
図１０は、本参考例２のＴＦＴ基板の一部を拡大して示す平面図である。図１１は、図１０におけるXI−XI線断面を含む断面図である。図１２は、図１０におけるXII−XII線断面を含む断面図である。
【００９５】
上記参考例１では、隣り合うゲート端子１７ａ同士の間に、ソース配線１８と同じ材料からなる反射層４０を形成したのに対し、本参考例２では、隣り合うゲート端子１７ａ同士の間に、ゲート配線１７と同じ材料からなる反射層４０を形成するようにしている。
【００９６】
ゲート端子１７ａは、上記参考例１と同様の構成であって、図１０及び図１２に示すように、ガラス基板１０上に形成された第１パッド３１と、一部が第１パッド３１の表面に積層された第２パッド３２とにより構成されている。第１パッド３１は、ゲート配線１７と同じ材料により構成される一方、第２パッド６２は、画素電極１５と同じ材料であるＩＴＯ等によって構成されている。そして、第２パッド３２は、ゲート絶縁膜１４に形成されたコンタクト部３３を介して、第１パッド３１に接続されている。
【００９７】
ゲート絶縁膜１４には、層間絶縁膜２５の端縁を含む領域に第１半導体層２８が積層されている。第１半導体層２８は、例えば０．２μｍ以下の厚みに形成されている。第１半導体層２８の表面には上記保護膜２６の一部がゲート絶縁膜１４上から乗り上がって積層されている。保護膜２６の表面には、例えば有機膜からなる層間絶縁膜２５が比較的大きい厚み（例えば１〜４μｍ程度の厚み）で形成されている。
【００９８】
一方、第１半導体層２８の表面には、上記保護膜２６が設けられている側とは反対側の端部において、上記第２パッド６２の端部が第１パッド６１上から乗り上がって積層されている。また、第２パッド６２と層間絶縁膜２５の端縁との間には、数μｍ〜数十μｍ程度の隙間が設けられている。
【００９９】
そして、図１０及び図１１に示すように、ガラス基板１０表面の法線方向から見て、隣り合うゲート端子１７ａ同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜２５の端縁を含む領域には、光を反射する反射層４０がそれぞれ設けられている。
【０１００】
本参考例２における反射層４０は、ゲート配線１７と同じ材料により構成され、図１１に示すように、ガラス基板１０の表面に形成されると共に、ゲート絶縁膜１４によって覆われている。そうして、反射層４０は、ゲート端子１７ａに重ならないで配置されると共に、隣り合うゲート端子１７ａ同士の間にそれぞれ別個独立に設けられている。
【０１０１】
上記ＴＦＴ基板１１を有する液晶表示装置１を製造する場合には、ガラス基板１０に形成した例えばＴｉ、Ａｌ、及びＴｉＮの各層からなる金属層をフォトリソグラフィ及びエッチングを行うことにより、ゲート配線１７、第１パッド３１、及び反射層４０を、同じ工程で同時に形成する。
【０１０２】
ここで、金属層は、Ｔｉ、Ａｌ、及びＴｉＮの積層膜には限られない。Ｃｒ又はＭｏとＡｌ又はＡｌを含む合金とがこの順に積層された金属層、或いは、Ａｌ又はＡｌを含む合金からなる単層の金属層などであってもよい。また、反射層４０の反射効果をより高める観点から、反射率の高いＡｌ層を最上層に設けることが好ましい。
【０１０３】
次に、上記ゲート配線１７、第１パッド３１、及び反射層４０を覆うようにゲート絶縁膜１４を形成した後に、そのゲート絶縁膜１４に第１半導体層２８及びコンタクト部３３を形成する。その後、上記参考例１と同様に、ゲート絶縁膜１４上に保護膜２６及び層間絶縁膜２５を形成する。
【０１０４】
次に、画素電極１５をフォトリソグラフィ及びエッチングにより形成する。すなわち、上記参考例１と同様に、層間絶縁膜２５を覆うようにガラス基板１０上の全体にＩＴＯ等からなる画素電極材料３５を堆積させ、さらにこの画素電極材料３５の全体を覆うようにレジスト３６を形成する（図４参照）。そうして、このレジスト３６をフォトマスク（不図示）を介して露光し、現像することによりレジスト３６のマスクを形成する。
【０１０５】
その後、レジスト３６のマスクから露出している画素電極材料３５をエッチングにより除去することで、所定形状の画素電極１５を層間絶縁膜２５の表面に形成すると共に、第２パッド３２を第１パッド３１の表面に形成する。
【０１０６】
本参考例２では、層間絶縁膜２５の端縁近傍領域において、レジスト３６、第１半導体層２８及びゲート絶縁膜１４を透過した露光の光が、反射層４０によって反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。こうして、ＴＦＴ基板１１を製造する。
【０１０７】
−参考例２の効果−
したがって、本参考例２によっても、ガラス基板１０の表面の法線方向から見て、隣り合うゲート端子１７ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を配置するようにしたので、反射層４０で反射した光によって、当該反射層４０が設けられている層間絶縁膜２５の端縁近傍領域におけるレジスト３６を十分に露光できるため、上記参考例１と同様の効果を得ることができる。
【０１０８】
そのことに加え、反射層４０の全体をゲート絶縁膜１４によって覆うようにしたので、仮に外部回路等の他の部材が接触したとしても、反射層４０を介した電気的短絡を防止することができる。
【０１０９】
《発明の参考例３》
図１３は、本発明の参考例３を示している。
【０１１０】
図１３は、本参考例３のＴＦＴ基板の一部を拡大して示す平面図である。尚、図１３におけるXI−XI線断面図は図１１に相当する。また、図１３におけるXII−XII線断面図は図１２に相当する。
【０１１１】
上記参考例２では、反射層４０を隣り合うゲート端子１７ａ同士の間に島状に形成したのに対し、本参考例３は、反射層４０をゲート端子１７ａと一体に形成するようにしたものである。
【０１１２】
すなわち、図１３に示すように、反射層４０は、第１パッド３１と一体に形成されると共に、層間絶縁膜２５の端縁を含む領域で当該端縁に沿って延びるように、ゲート端子１７ａの幅方向両側に突出して形成されている。また、隣り合う反射層４０同士の間には、それぞれ隙間が設けられている。
【０１１３】
−参考例３の効果−
したがって、本参考例３においても、隣り合うゲート端子１７ａ同士の間に、反射層４０の全体をゲート絶縁膜１４に覆われた状態で配置するようにしたので、上記参考例２と同様の効果を得ることができる。
【０１１４】
《発明の参考例４》
図１４は、本発明の参考例４を示している。
【０１１５】
図１４は、本参考例４のＴＦＴ基板の一部を拡大して示す平面図である。尚、図１４におけるXI−XI線断面図は図１１に相当する。また、図１４におけるXII−XII線断面図は図１２に相当する。
【０１１６】
上記参考例３では、反射層４０をゲート端子１７ａの幅方向両側に突出して形成したのに対し、本参考例４は、反射層４０をゲート端子１７ａの幅方向一方側に突出して形成したものである。
【０１１７】
−参考例４の効果−
したがって、本参考例４においても、隣り合うゲート端子１７ａ同士の間に、反射層４０の全体をゲート絶縁膜１４に覆われた状態で配置するようにしたので、上記参考例２と同様の効果を得ることができる。
【０１１８】
《発明の参考例５》
図１５は、本発明の参考例５を示している。
【０１１９】
図１５は、本参考例５のＴＦＴ基板の一部を拡大して示す平面図である。
【０１２０】
上記参考例１では、隣り合うゲート端子１７ａ同士の間に、ソース配線１８と同じ材料からなる反射層４０を形成したのに対し、本参考例５は、ゲート配線１７と同じ材料からなる反射層４０を、隣り合うソース端子１８ａ同士の間に形成するようにしたものである。
【０１２１】
図１５に示すように、ソース端子１８ａは、ゲート端子１７ａと同様に、ガラス基板１０上に形成された第１パッド６１と、一部が第１パッド６１の表面に積層された第２パッド６２とにより構成されている。
【０１２２】
第１パッド６１は、ソース配線１８と同じ材料により構成され、例えばＡｌ等の金属層によって構成されている。一方、第２パッド６２は、画素電極１５と同じ材料であるＩＴＯ等によって構成され、上記第１パッド６１に沿って延びている。
【０１２３】
ガラス基板１０上には、ゲート絶縁膜（不図示）が第１パッド６１を覆うように形成されている。ゲート絶縁膜には、図１５に示すように、第１パッド６１上で当該第１パッド６１に沿って延びるスリット状のコンタクト部６３が貫通形成されている。そうして、ゲート絶縁膜１４上に設けられた第２パッド６２は、コンタクト部６３を介して第１パッド６１に接続されている。
【０１２４】
ゲート絶縁膜１４には、上記参考例１と同様に、層間絶縁膜２５の端縁を含む領域に第１半導体層（不図示）が積層されている。第１半導体層の表面には保護膜（不図示）の一部がゲート絶縁膜上から乗り上がって積層されている。一方、第１半導体層の表面には、保護膜２６が設けられている側とは反対側の端部において、第２パッド６２の端部が第１パッド６１上から乗り上がって積層されている。
【０１２５】
そして、図１５に示すように、ガラス基板１０表面の法線方向から見て、隣り合うソース端子１８ａ同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜２５の端縁を含む領域には、光を反射する反射層４０がそれぞれ設けられている。
【０１２６】
本参考例５における反射層４０は、上記参考例２と同様に、ゲート配線１７と同じ材料により構成され、ガラス基板１０の表面に形成されている。さらに、反射層４０は、ゲート絶縁膜によって覆われている。そうして、反射層４０は、ソース端子１８ａに重ならないで配置されると共に、隣り合うソース端子１８ａ同士の間にそれぞれ別個独立に設けられている。
【０１２７】
上記ＴＦＴ基板１１を有する液晶表示装置１を製造する場合には、上記参考例２と同様に、ゲート配線１７及び反射層４０を、同じ工程で同時に形成する。次に、上記ゲート配線１７及び反射層４０を覆うようにゲート絶縁膜を形成した後に、そのゲート絶縁膜に第１半導体層及びコンタクト部６３を形成する。その後、上記参考例１と同様に、ゲート絶縁膜上に保護膜及び層間絶縁膜２５を形成する。
【０１２８】
次に、上記参考例２と同様に、画素電極１５をフォトリソグラフィ及びエッチングにより形成する。すなわち、ガラス基板１０の全体に画素電極材料３５及びレジスト３６をこの順に堆積させ、レジスト３６を露光及び現像してフォトマスクを形成する。
【０１２９】
このとき、層間絶縁膜２５の端縁近傍領域において、レジスト３６等を透過した露光の光が、反射層４０によって反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。
【０１３０】
−参考例５の効果−
したがって、本参考例５によっても、ガラス基板１０の表面の法線方向から見て、隣り合うソース端子１８ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を配置するようにしたので、反射層４０で反射した光によって、当該反射層４０が設けられている層間絶縁膜２５の端縁近傍領域におけるレジスト３６を十分に露光できるため、上記参考例１と同様の効果を得ることができる。
【０１３１】
そのことに加え、反射層４０の全体をゲート絶縁膜によって覆うようにしたので、仮に外部回路等の他の部材が接触したとしても、反射層４０を介した電気的短絡を防止することができる。
【０１３２】
《発明の参考例６》
図１６は、本発明の参考例６を示している。
【０１３３】
図１６は、本参考例６のＴＦＴ基板の一部を拡大して示す平面図である。
【０１３４】
上記参考例５では、反射層４０を隣り合うソース端子１８ａ同士の間に島状に形成したのに対し、本参考例６は、島状に形成した反射層４０を、第１パッド６１が跨ぐように形成したものである。
【０１３５】
すなわち、図１６に示すように、複数の反射層４０が、層間絶縁膜２５の端縁に沿って所定の間隔で配置されている。そして、各反射層４０は、ソース端子１８ａの第１パッド６１と交差して配置されている。このことにより、反射層４０は、ガラス基板１０の法線方向から見て、ソース端子１８ａの幅方向両側に突出している。
【０１３６】
−参考例６の効果−
したがって、本参考例６においても、ガラス基板１０の表面の法線方向から見て、隣り合うソース端子１８ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を配置するようにしたので、反射層４０で反射した光によって層間絶縁膜２５の端縁近傍領域におけるレジスト３６を十分に露光できるため、上記参考例１と同様の効果を得ることができる。
【０１３７】
そのことに加え、反射層４０の全体をゲート絶縁膜によって覆うようにしたので、仮に外部回路等の他の部材が接触したとしても、反射層４０を介した電気的短絡を防止することができる。
【０１３８】
《発明の参考例７》
図１７は、本発明の参考例７を示している。
【０１３９】
図１７は、本参考例７のＴＦＴ基板の一部を拡大して示す平面図である。
【０１４０】
上記参考例６では、反射層４０をソース端子１８ａの幅方向両側に突出するように、当該ソース端子１８ａに交差した配置させたのに対し、本参考例７は、反射層４０を、ソース端子１８ａの幅方向一方側に突出するように、配置させたものである。
【０１４１】
すなわち、図１７に示すように、複数の反射層４０が、層間絶縁膜２５の端縁に沿って所定の間隔で配置されている。そして、各反射層４０は、その一部の領域が第１パッド６１に重なると共に、他の残りの領域が、層間絶縁膜２５の端縁方向の一方側に、第１パッド６１からはみ出している。このはみ出している側の反射層４０の端部と、隣のソース端子１８ａとの間には、所定の隙間が設けられている。
【０１４２】
−参考例７の効果−
したがって、本参考例７においても、隣り合うソース端子１８ａ同士の間に、反射層４０の全体をゲート絶縁膜１４に覆われた状態で配置するようにしたので、上記参考例６と同様の効果を得ることができる。
【０１４３】
《その他の実施形態》
上記各実施形態では、複数のＴＦＴが形成されたＴＦＴ基板１１を例に挙げて説明したが、本発明はこれに限らず、例えばＴＦＤ等の他のスイッチング素子が複数形成されたアクティブマトリクス基板としてもよい。
【０１４４】
また、上記各実施形態では、外部回路が接続される端子について説明したが、本発明はこれに限らず、検査信号を入力するための端子等の他の端子についても、同様に本発明を適用することができる。
【０１４５】
また、外部回路は信号を入力するものに限らず、信号を読み取る回路であってもよい。すなわち、Ｘ線センサーやタッチパネル等の他の回路についても適用できる。
【０１４６】
また、本発明における端子は、ゲート端子やソース端子だけでなく、対向基板１２の共通電極に対向信号を入力するための端子や、アクティブマトリクス基板にモノリシックに形成された駆動回路に電源信号を入力するための端子等であってもよい。
【０１４７】
また、上記各実施形態では、隣り合う各端子間にそれぞれ反射層４０を設けた例について説明したが、本発明はこれに限らず、少なくとも１つの端子間に反射層を設けることも可能である。ただし、端子同士の短絡を確実に防止する観点から、各端子間にそれぞれ反射層４０を設けることが好ましい。
【０１４８】
また、上記参考例５〜７では、ゲート配線１７と同じ材料によって形成した反射層４０を、隣り合うソース端子１８ａ同士の間に配置した例について説明したが、その他にも、ソース配線１８と同じ材料によって形成した反射層４０を、隣り合うソース端子１８ａ同士の間に配置するようにしてもよい。このようにしても、上記参考例１と同様の効果を得ることができる。
【０１４９】
また、上記参考例２〜７では、反射層４０の全体をゲート絶縁膜１４によって覆うようにしたが、本発明はこれに限らず、他の絶縁膜によって反射層４０の全体を覆うようにしてもよい。
【０１５０】
また、上記各実施形態では、液晶表示装置１を例に挙げて説明したが、本発明はこれに限らず、例えば表示媒体層が発光層である有機ＥＬ表示装置等の他の表示装置についても適用することができる。
【産業上の利用可能性】
【０１５１】
以上説明したように、本発明は、アクティブマトリクス基板及びそれを備えた表示装置について有用である。
【符号の説明】
【０１５２】
１      液晶表示装置
１０      ガラス基板（絶縁性基板）
１１      ＴＦＴ基板（アクティブマトリクス基板）
１２      対向基板
１３      液晶層（表示媒体層）
１４      ゲート絶縁膜（絶縁膜）
１５      画素電極
１７      ゲート配線
１７ａ    ゲート端子
１８      ソース配線
１８ａ    ソース端子
１９      ＴＦＴ（スイッチング素子）
２５      層間絶縁膜
２８      第１半導体層
２９      第２半導体層
３１      第１パッド（端子）
３２      第２パッド（端子）
３５      画素電極材料
３６      レジスト
４０      反射層
４１      第１メタル層（反射層）
４２      第２メタル層（反射層）    
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁性基板と、
上記絶縁性基板上に設けられた複数のスイッチング素子と、
上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、
複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、
上記層間絶縁膜上に形成された複数の画素電極と、
複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備えたアクティブマトリクス基板であって、
複数の上記端子の少なくとも一部は、上記層間絶縁膜から露出した状態で設けられ、
上記絶縁性基板の表面の法線方向から見て、隣り合う上記端子同士の間の少なくとも一部の領域であり、且つ、上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が設けられ、
上記反射層は、上記各端子を該端子の幅方向に跨いで形成されている
ことを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１に記載されたアクティブマトリクス基板において、
上記複数の端子には、外部回路が接続される
ことを特徴とするアクティブマトリクス基板。
【請求項３】
アクティブマトリクス基板と、
上記アクティブマトリクス基板に対向して配置された対向基板と、
上記アクティブマトリクス基板と対向基板との間に設けられた表示媒体層とを備えた表示装置であって、
上記アクティブマトリクス基板は、絶縁性基板と、上記絶縁性基板上に設けられた複数のスイッチング素子と、上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、上記層間絶縁膜上に形成された複数の画素電極と、複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備え、
複数の上記端子の少なくとも一部は、上記層間絶縁膜から露出した状態で設けられ、
上記絶縁性基板の表面の法線方向から見て、隣り合う上記端子同士の間の少なくとも一部の領域であり、且つ、上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が設けられ、
上記反射層は、上記各端子を該端子の幅方向に跨いで形成されている
ことを特徴とする表示装置。
【請求項４】
請求項３に記載された表示装置において、
上記複数の端子には、外部回路が接続される
ことを特徴とする表示装置。
【手続補正書】
【提出日】平成24年4月3日(2012.4.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板及びそれを備えた表示装置に関するものである。
【背景技術】
【０００２】
従来より、液晶表示装置、有機ＥＬ表示装置、及び電気泳動表示装置等の表示装置には、ガラス基板の上にＴＦＴ（Thin-Film Transistor：薄膜トランジスタ）等のスイッチング素子が複数形成されたアクティブマトリクス基板を用いることが知られている。
【０００３】
また、一般に、アクティブマトリクス基板を備えた表示装置では、表示画面の開口率を高めるために、そのアクティブマトリクス基板の最上層に画素電極が形成される。
【０００４】
すなわち、アクティブマトリクス基板を構成するガラス基板上には、複数のＴＦＴ、ゲート配線及びソース配線等が形成されると共に、これらのＴＦＴ及び配線等を覆うように、層間絶縁膜が形成されている。そして、その層間絶縁膜の表面に画素電極が形成されている。
【０００５】
このことにより、層間絶縁膜上の画素電極をゲート配線上及びソース配線上にまで拡張して形成できるため、画素電極の面積を大きくすることができる。また、層間絶縁膜をスピン塗布で厚く形成することにより、画素電極とゲート配線及びソース配線との間の寄生容量が低減される。よって、クロストークの発生が抑制され且つ開口率が大きい液晶表示装置を得ることが可能となる。
【０００６】
ところで、アクティブマトリクス基板の端部領域には、上記層間絶縁膜の端部が形成されると共に、上記配線の端部に形成され複数の端子が配置されている。これら複数の端子は、所定の間隔で並んで配置され、ＩＣドライバや、ＦＰＣ等の外部回路部材が実装されるようになっている。
【０００７】
しかし、上記層間絶縁膜の端部はガラス基板上で大きな段差を構成するため、その層間絶縁膜の端部近傍に、画素電極をパターニングするためのレジストが、露光しきれずに残渣として生じやすい。その結果、レジスト残渣に覆われていた画素電極材料の残渣によって、隣接する端子間が短絡する問題がある。
【０００８】
これに対して、特許文献１には、端子間に有機薄膜パターンを形成することが開示されている。そのことにより、有機薄膜パターン上の画素電極材料を速くエッチングして、端子間に画素電極材料が残らないようにしている。
【０００９】
特許文献２には、端子間に層間絶縁膜と同一の絶縁膜を設けることが開示されている。また、特許文献３には、層間絶縁膜の端部に沿って、各端子を覆う短絡防止用の絶縁膜を形成することが開示されている。
【００１０】
また、特許文献４には、レジスト残渣が生じないようにレジストを過露光しながらも、レジストを透過した光の配線による反射を低減することにより画素電極を適切に形成することが開示されている。
【００１１】
特許文献５には、層間絶縁膜の端部における境界線を、基板表面の法線方向から見て、凹凸状に形成することにより、その層間絶縁膜の端部における傾斜角をなだらかにして、レジスト残渣の発生を抑制することが開示されている。
【００１２】
また、特許文献６に開示されているアクティブマトリクス基板は、平面図である図１８に示すように、ガラス基板上に形成されたゲート絶縁膜１０１と、ゲート絶縁膜１０１上に形成され、所定の間隔で複数配置された端子１０２と、各端子１０２の一部を覆うようにゲート絶縁膜１０１上に形成された層間絶縁膜１０３とを有している。
【００１３】
そして、層間絶縁膜１０３の端部には、各端子１０２間に突出する凸部１０４が形成されている。凸部１０４のガラス基板表面に対する傾斜角度は、凸部１０４が形成されていない層間絶縁膜１０３の端部の傾斜角度よりも小さくなっている。このことにより、凸部１０４上にレジスト残渣を生じさせないようにして、レジスト残渣による端子１０２間の短絡を防止しようとしている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平９−９０３９７号公報
【特許文献２】特開平１０−１５３７７０号公報
【特許文献３】特開平１０−２０３３９号公報
【特許文献４】特開２０００−２８８７号公報
【特許文献５】特開平１１−１５３８０９号公報
【特許文献６】特開平１１−２４１０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
上記特許文献６には、凸部１０４の寸法を、幅が７０μｍであり突出長さが５０μｍである例と、幅が２０μｍであり突出長さが３０μｍである例とが記載されている。しかし、当該アクティブマトリクス基板が、小型で高詳細表示を行う表示装置に用いられる場合には、端子間の間隔が非常に狭くなるため、上記凸部１０４を配置することは難しい。
【００１６】
例えば、フルＨＤ（解像度1920×1080本）を表示する１６．４型の液晶表示装置を構成すると共にＦＰＣが実装されたアクティブマトリクス基板では、ソース端子間のピッチが２５μｍであり、そのソース端子間のスペースは１３μｍであって非常に狭い。また、３型ワイドＱＶＧＡの液晶表示装置を構成すると共にＣＯＧ実装されているアクティブマトリクス基板についても、ゲート端子及びソース端子のピッチが１７μｍであり、それらの各端子間のスペースはそれぞれ１３μｍであって極めて狭くなっている。
【００１７】
また、各端子にＦＰＣ（Flexible Printed Circuit：フレキシブルプリント基板）を実装する場合には、凸部１０４の膜厚が比較的大きいために、その凸部１０４が障害物となって、ＦＰＣの端子が基板側の端子に接触し難くなる問題もある。
【００１８】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、端子間の短絡を抑制すると共に、外部回路の端子への接続を容易にすることにある。
【課題を解決するための手段】
【００１９】
上記の目的を達成するために、本発明に係るアクティブマトリクス基板は、絶縁性基板と、上記絶縁性基板上に設けられた複数のスイッチング素子と、上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、上記層間絶縁膜上に形成された複数の画素電極と、複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備えたアクティブマトリクス基板であって、上記端子の一部は、上記層間絶縁膜の端縁から露出した状態で設けられ、上記絶縁性基板の表面の法線方向から見て、少なくとも、隣り合う上記端子同士の間の一部の領域であり且つ上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が露出した状態で設けられ、上記反射層は、上記層間絶縁膜の端縁に沿って複数設けられると共に、該反射層と上記端子との間に絶縁層が介在された状態で上記端子を該端子の幅方向に跨いで形成されている。
【００２０】
上記複数の端子には、外部回路が接続されてもよい。
【００２１】
また、本発明に係る表示装置は、アクティブマトリクス基板と、上記アクティブマトリクス基板に対向して配置された対向基板と、上記アクティブマトリクス基板と対向基板との間に設けられた表示媒体層とを備えた表示装置であって、上記アクティブマトリクス基板は、絶縁性基板と、上記絶縁性基板上に設けられた複数のスイッチング素子と、上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、上記層間絶縁膜上に形成された複数の画素電極と、複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備え、上記端子の一部は、上記層間絶縁膜の端縁から露出した状態で設けられ、上記絶縁性基板の表面の法線方向から見て、少なくとも、隣り合う上記端子同士の間の一部の領域であり且つ上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が露出した状態で設けられ、上記反射層は、上記層間絶縁膜の端縁に沿って複数設けられると共に、該反射層と上記端子との間に絶縁層が介在された状態で上記端子を該端子の幅方向に跨いで形成されている。
【００２２】
上記複数の端子には、外部回路が接続されてもよい。
【００２３】
−作用−
次に、本発明の作用について説明する。
【００２４】
上記アクティブマトリクス基板を製造する場合には、まず、絶縁性基板上に複数のスイッチング素子と複数の配線とを形成する。また、複数の端子を、絶縁性基板上に上記各配線から引き出した状態で、所定の間隔で配置されるように形成する。
【００２５】
そして、絶縁性基板の表面の法線方向から見て、少なくとも、隣り合う端子同士の間の一部の領域であり且つ層間絶縁膜の端縁を含む領域に対し、光を反射する反射層を形成する。このとき、反射層と端子との間に絶縁層が介在された状態で各端子をその端子の幅方向に跨ぐように、反射層を形成する。
【００２６】
その後、上記各スイッチング素子及び配線を覆う層間絶縁膜を、絶縁性基板に形成する。このとき、反射層が層間絶縁膜の端縁に沿って露出した状態で複数設けられ、上記各端子の少なくとも一部が層間絶縁膜の端縁から露出するように、上記層間絶縁膜を形成する。
【００２７】
画素電極は、層間絶縁膜上にフォトリソグラフィによって形成することが可能である。この場合、層間絶縁膜を覆う画素電極材料を、絶縁性基板上に一様に形成する。その後、上記画素電極材料を覆うように形成したレジストを、フォトマスクを介して露光する。露光された領域を除去することにより、画素電極を形成しない領域で開口したレジストのマスクが形成される。次に、マスクから露出している画素電極材料をエッチング等により除去することで、所定形状の画素電極を層間絶縁膜上に形成する。
【００２８】
本発明では、層間絶縁膜の端縁近傍の領域でレジストが厚くなっていても、当該領域に設けた反射層により、レジストを透過した露光の光を反射して、当該厚いレジストを十分に露光することができる。
【００２９】
反射層は例えばフォトリソグラフィにより、例えば数μｍ程度の幅に、微細に形成することが可能であるため、端子間隔が比較的狭い場合であっても、上記反射層を精度良く端子間に形成することが可能になる。さらに、反射層は薄膜化して、例えば０．１〜０．５μｍ程度に形成することが可能であるため、外部回路を実装する場合にも、当該外部回路は、反射層に干渉しないで容易に端子に接続されることとなる。
【００３０】
そうして、反射層が設けられている領域では、レジスト残渣の発生が防止されるため、画素電極材料の残渣の発生も防止される。その結果、端子間の短絡が抑制される。
【発明の効果】
【００３１】
本発明によれば、絶縁性基板の表面の法線方向から見て、少なくとも、隣り合う端子同士の間の一部の領域であり且つ層間絶縁膜の端縁を含む領域に反射層を露出した状態で設けると共に、反射層を層間絶縁膜の端縁に沿って複数設け、反射層と端子との間に絶縁層が介在された状態で端子をその端子の幅方向に跨いで形成するようにしたので、その反射層によって、層間絶縁膜の端縁近傍領域におけるレジスト残渣の発生を防止し、画素電極材料の残渣の発生を防止することができる。その結果、端子間の短絡を抑制できると共に、外部回路の端子への接続を容易にすることができる。
【図面の簡単な説明】
【００３２】
【図１】図１は、本参考例１のＴＦＴ基板の一部を拡大して示す平面図である。
【図２】図２は、図１におけるII−II線断面を含む断面図である。
【図３】図３は、図１におけるIII−III線断面を含む断面図である。
【図４】図４は、露光されるレジストを示す断面図である。
【図５】図５は、本参考例１の液晶表示装置の概略構造を示す断面図である。
【図６】図６は、本参考例１のＴＦＴ基板の回路構成を示す回路図である。
【図７】図７は、反射層上で分断された画素電極材料を示す平面図である。
【図８】図８は、本実施形態１のＴＦＴ基板の一部を拡大して示す平面図である。
【図９】図９は、図８におけるIX−IX線断面を含む断面図である。
【図１０】図１０は、本参考例２のＴＦＴ基板の一部を拡大して示す平面図である。
【図１１】図１１は、図１０におけるXI−XI線断面を含む断面図である。
【図１２】図１２は、図１０におけるXII−XII線断面を含む断面図である。
【図１３】図１３は、本参考例３のＴＦＴ基板の一部を拡大して示す平面図である。
【図１４】図１４は、本参考例４のＴＦＴ基板の一部を拡大して示す平面図である。
【図１５】図１５は、本参考例５のＴＦＴ基板の一部を拡大して示す平面図である。
【図１６】図１６は、本参考例６のＴＦＴ基板の一部を拡大して示す平面図である。
【図１７】図１７は、本参考例７のＴＦＴ基板の一部を拡大して示す平面図である。
【図１８】図１８は、従来のアクティブマトリクス基板の一部を拡大して示す平面図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００３４】
《発明の参考例１》
図１〜図７は、本発明の参考例１を示している。
【００３５】
図１は、本参考例１のＴＦＴ基板の一部を拡大して示す平面図である。図２は、図１におけるII−II線断面を含む断面図である。図３は、図１におけるIII−III線断面を含む断面図である。図４は、露光されるレジストを示す断面図である。図５は、本参考例１の液晶表示装置の概略構造を示す断面図である。図６は、本参考例１のＴＦＴ基板の回路構成を示す回路図である。図７は、反射層上で分断された画素電極材料を示す平面図である。
【００３６】
本参考例では、本発明に係る表示装置の一例として、液晶表示装置について説明する。
【００３７】
液晶表示装置１は、図５に示すように、アクティブマトリクス基板としてのＴＦＴ基板１１と、ＴＦＴ基板１１に対向して配置された対向基板１２と、ＴＦＴ基板１１及び対向基板１２の間に設けられた表示媒体層である液晶層１３とを備えている。
【００３８】
対向基板１２には、それぞれ図示省略のカラーフィルタ、共通電極及びブラックマトリクス等が形成されている。また、液晶層１３は、上記ＴＦＴ基板１１と対向基板１２との間に設けられた枠状のシール部材２３によって封止されている。
【００３９】
一方、ＴＦＴ基板１１は、図２及び図３に示すように、絶縁性基板であるガラス基板１０を備え、図６に示すように、マトリクス状に配置された複数の画素１６を有している。このガラス基板１０上には、各画素１６毎に、スイッチング素子であるＴＦＴ（Thin-Film Transistor：薄膜トランジスタ）１９が形成されている。また、ガラス基板１０上には、上記ＴＦＴ１９に接続された複数のゲート配線１７及び複数のソース配線１８が形成されている。
【００４０】
複数のゲート配線１７は、互いに平行に延びている。また、ガラス基板１０上には、基板表面の法線方向から見て、各ゲート配線１７の間に配置され、そのゲート配線１７と平行に延びる容量配線２０が形成されている。これらゲート配線１７及び容量配線２０は、ゲート絶縁膜１４によって覆われている。
【００４１】
複数のソース配線１８は、ゲート絶縁膜１４上に形成され、互いに平行に延びると共に上記ゲート配線１７に交差している。すなわち、ゲート配線１７及びソース配線１８からなる配線群は、全体として格子状に形成されている。その格子状の領域に、上記画素１６が形成されている。また、ＴＦＴ１９は、これらのゲート配線１７及びソース配線１８に接続されている。
【００４２】
また、ガラス基板１０上には、上記ゲート配線１７、ソース配線１８、容量配線２０、及びＴＦＴ１９を覆う保護膜２６及び層間絶縁膜２５が形成されている。保護膜２６は、例えば無機膜により構成され、その表面に例えば有機膜からなる層間絶縁膜２５が比較的大きい厚み（例えば１〜４μｍ程度の厚み）で形成されている。尚、保護膜２６は、必ずしも必須の構成ではない。
【００４３】
層間絶縁膜２５上には、液晶層１３に電圧を印加して駆動するための複数の画素電極１５が形成されている。画素電極１５は、各画素１６毎に設けられ、層間絶縁膜２５に形成されたコンタクトホール（不図示）を介してＴＦＴ１９に接続されている。画素電極１５は、例えば、透明導電膜としてのＩＴＯ（Indium Tin Oxide）やＩＺＯ（indium zinc oxide）などによって形成されている。また、画素電極１５は、基板表面の法線方向から見て、当該画素電極１５の周りに配置されている配線（ゲート配線１７及びソース配線１８）の一部と重なっている。
【００４４】
また、画素電極１５と上記容量配線２０とが重なる領域には、補助容量とも称される容量素子２１が形成されている。容量素子２１は、各画素１６にそれぞれ設けられており、各画素１６における表示電圧を略一定に維持するようになっている。
【００４５】
ここで、ＴＦＴ基板１１には、図５に示すように、上記複数の画素１６が設けられた表示領域５１と、その周囲に設けられた非表示領域５２とが形成されている。非表示領域５２には、図６に示すように、上記ゲート配線１７から引き出されて所定の間隔で配置された複数のゲート端子１７ａと、ソース配線１８から引き出されて所定の間隔で配置された複数のソース端子１８ａとが形成されている。
【００４６】
尚、上記各端子１７ａ，１８ａは、それぞれ、ゲート配線１７と同じ材料又はソース配線１８と同じ材料の何れによって形成してもよい。
【００４７】
ソース端子１８ａには、外部回路としてのソースドライバの出力端子（不図示）が、ＡＣＦ（Anisotropic Conductive Film：異方性導電膜）を介して接続される一方、ゲート端子１７ａには、外部回路としてのゲートドライバの出力端子（不図示）が、同様にＡＣＦを介して接続されるようになっている。
【００４８】
上記ゲート端子１７ａ及びソース端子１８ａは、その少なくとも一部が、上記層間絶縁膜２５から露出した状態で設けられている。すなわち、図１〜図３に示すように、層間絶縁膜２５の端部は、ガラス基板１０表面の法線方向から見て、複数のゲート端子１７ａ及びソース端子１８ａを横切るように形成されている。また、層間絶縁膜２５は、その厚みが比較的大きいことから、ガラス基板１０上で段差を構成している。
【００４９】
ゲート端子１７ａは、図１及び図３に示すように、ガラス基板１０上に形成された第１パッド３１と、一部が第１パッド３１の表面に積層された第２パッド３２とにより構成されている。
【００５０】
第１パッド３１は、上記ゲート配線１７と同じ材料により構成され、例えばＴｉ、Ａｌ、及びＴｉＮがこの順に積層された金属層や、Ｃｒ又はＭｏとＡｌ又はＡｌを含む合金とがこの順に積層された金属層、或いは、Ａｌ又はＡｌを含む合金からなる単層の金属層などによって構成されている。一方、第２パッド３２は、画素電極１５と同じ材料であるＩＴＯ等によって構成され、上記第１パッド３１に沿って延びている。
【００５１】
図２及び図３に示すように、ガラス基板１０上には、ゲート絶縁膜１４が第１パッド３１を覆うように形成されている。ゲート絶縁膜１４には、図１に示すように、第１パッド３１上で当該第１パッド３１に沿って延びるスリット状のコンタクト部３３が貫通形成されている。そうして、ゲート絶縁膜１４上に設けられた第２パッド３２は、コンタクト部３３を介して第１パッド３１に接続されている。
【００５２】
ゲート絶縁膜１４には、層間絶縁膜２５の端縁を含む領域に第１半導体層２８が積層されている。第１半導体層２８の表面には上記保護膜２６の一部がゲート絶縁膜１４上から乗り上がって積層されている。そして、図３に示すように、保護膜２６及び層間絶縁膜２５の各側面は、全体として連続した１つの側面を構成している。
【００５３】
一方、第１半導体層２８の表面には、上記保護膜２６が設けられている側とは反対側の端部において、上記第２パッド３２の端部が第１パッド３１上から乗り上がって積層されている。また、第２パッド３２と層間絶縁膜２５の端縁との間には、数μｍ〜数十μｍ程度の隙間が設けられている。
【００５４】
そして、本発明の特徴として、図１及び図２に示すように、ガラス基板１０表面の法線方向から見て、隣り合うゲート端子１７ａ同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜２５の端縁を含む領域には、光をガラス基板１０と反対側に反射する反射層４０がそれぞれ設けられている。
【００５５】
本参考例１における反射層４０は、ソース配線１８と同じ材料により構成され、隣り合うゲート端子１７ａ同士の間にそれぞれ別個独立に配置されている。つまり、反射層４０は、ゲート端子１７ａに重ならないように配置されている。以降では、ゲート端子１７ａ同士の間に配置された反射層４０について説明する。
【００５６】
図２に示すように、ガラス基板１０上におけるゲート端子１７ａ同士の間の領域には、ゲート絶縁膜１４が形成され、その一部が層間絶縁膜２５に重なっている。反射層４０は、このゲート絶縁膜１４の表面に積層された第１メタル層４１と、この第１メタル層４１の表面の一部に積層された第２メタル層４２とにより構成されている。第１メタル層４１は、例えばＴｉ層により構成され、第２メタル層４２は、例えばＡｌ層によって構成されている。
【００５７】
第２メタル層４２は、第１メタル層４１の表面における層間絶縁膜２５に重なっている領域に配置されている。そして、第２メタル層４２の表面には上記保護膜２６の一部がガラス基板１０上から乗り上がって積層されている。このことにより、図２に示すように、第２メタル層４２、保護膜２６、及び層間絶縁膜２５の各側面は、全体として連続した１つの側面を構成している。
【００５８】
なお、第２メタル層４２は必ずしも必須の構成ではなく、第１メタル層４１だけを設けてもよい。また、第１メタル層４１は、Ｃｒ又はＭｏとＡｌ又はＡｌを含む合金とがこの順に積層された金属層、或いは、Ａｌ又はＡｌを含む合金からなる単層の金属層であってもよい。また、反射層４０の反射効果をより高める観点から、反射率の高いＡｌ層を最上層に設けることが好ましい。
【００５９】
こうして、反射層４０は、第１パッド３１と異なる層に配置されることとなる。
【００６０】
−製造方法−
次に、上記ＴＦＴ基板１１を有する液晶表示装置１の製造方法について説明する。
【００６１】
液晶表示装置１は、予め形成したＴＦＴ基板１１及び対向基板１２を、液晶層１３及びシール部材２３を介して貼り合わせることによって製造する。
【００６２】
ＴＦＴ基板１１を製造する場合には、まず、ガラス基板１０上に複数のＴＦＴ１９と複数の配線１７，１８，２０とを、フォトリソグラフィにより形成する。すなわち、ガラス基板１０の表面にゲート配線１７と、ゲート端子１７ａの第１パッド３１とを、それぞれ所定の間隔で形成する。ゲート配線１７及び第１パッド３１は、例えばＴｉ、Ａｌ、及びＴｉＮの各層をこの順に積層して形成する。
【００６３】
次に、ガラス基板１０上に、ゲート絶縁膜１４を上記ゲート配線１７及び第１パッド３１の一部を覆うように形成する。その後、図３に示すように、第１パッド３１を覆っているゲート絶縁膜１４の端部表面に、第１半導体層２８をフォトリソグラフィ及びエッチングにより形成する。
【００６４】
一方、図２に示すように、隣り合う第１パッド３１同士の間に設けられているゲート絶縁膜１４の表面に、反射層４０をソース配線１８と同じ工程で同時に形成する。反射層４０の第１メタル層４１は、例えばＴｉ層をフォトリソグラフィ及びエッチングすることにより島状に形成する。
【００６５】
その後、第１メタル層４１の表面に、第２メタル層４２を構成する例えばＡｌ層を形成する。次に、これらＡｌ層及び第１半導体層２８を覆うように、保護膜２６を構成する無機膜、及び層間絶縁膜２５を構成する有機膜を堆積する。その後、これらのＡｌ層と、無機膜と、有機膜とを、フォトリソグラフィ及びエッチングによってパターニングする。
【００６６】
そのことにより、第２メタル層４２と、保護膜２６と、層間絶縁膜２５とを形成する。このとき、図１に示すように、層間絶縁膜２５に、各ゲート端子１７ａを横切る端縁が形成されると共に、第１パッド３１、第１メタル層４１の一部、及び第１半導体層２８の一部が、層間絶縁膜２５から露出することとなる。こうして、隣り合う各第１パッド３１（ゲート端子１７ａ）同士の間の領域であって、層間絶縁膜２５の端縁を含む領域に、反射層４０を形成する。
【００６７】
次に、画素電極１５をフォトリソグラフィ及びエッチングにより形成する。まず、図４に示すように、ＩＴＯ等からなる画素電極材料３５を、層間絶縁膜２５を覆うようにガラス基板１０上に一様に形成する。その後、上記画素電極材料３５を覆うように形成したレジスト３６を、フォトマスク（不図示）を介して露光する。続いて、上記露光された領域を除去することにより、画素電極１５及び第２パッド３２を形成しない領域で開口したレジスト３６のマスクを形成する。
【００６８】
次に、上記レジスト３６のマスクから露出している画素電極材料３５をエッチングにより除去することで、所定形状の画素電極１５を層間絶縁膜２５の表面に形成すると共に、第２パッド３２を第１パッド３１の表面に形成する。
【００６９】
本参考例１では、層間絶縁膜２５の端縁近傍領域において、レジスト３６を透過した露光の光が反射層４０によってガラス基板１０と反対側に反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。
【００７０】
その後、上記画素電極１５及び層間絶縁膜２５を覆う配向膜（不図示）を形成してＴＦＴ基板１１を製造する。
【００７１】
−参考例１の効果−
したがって、本参考例１によると、ガラス基板１０の表面の法線方向から見て、隣り合う端子１７ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を設けるようにしたので、その反射層４０によって、層間絶縁膜２５の端縁近傍領域においてレジスト３６を透過した露光の光をガラス基板１０と反対側に反射して、当該反射層４０が設けられている領域のレジスト３６を十分に露光できる。そのため、この反射層４０が設けられている領域において、レジスト３６の残渣の発生を防止することができる。
【００７２】
したがって、図７に示すように、仮に、端子１７ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、画素電極材料３５の残渣が生じたとしても、反射層４０を設けた領域では、レジスト３６を確実に除去して画素電極３５の残渣を発生させないようにすることが可能になる。よって、端子１７ａ間に生じた画素電極材料３５は、反射層４０上で分断されることとなるため、層間絶縁膜２５の端縁近傍領域において、隣り合う各端子１７ａ間の短絡を抑制することができる。
【００７３】
さらに、比較的厚い層間絶縁膜２５の一部を隣り合う各端子１７ａ間に配置させる構成とは異なり、反射層４０を容易に薄く形成できるために、反射層４０と外部回路との干渉を防止して、外部回路の各端子１７ａへの接続を容易にすることができる。
【００７４】
さらにまた、反射層４０は金属層等により構成できるため、隣り合う端子１７ａの間隔が比較的狭い場合であっても、フォトリソグラフィ等によって精度良く微細な形状に形成することができる。すなわち、小型で高詳細表示を行う液晶表示装置１及びそれに用いられるＴＦＴ基板１１に対しても、その各端子１７ａ間の短絡を好適に抑制できる。
【００７５】
また、反射層４０を第１パッド３１と異なる層に形成するようにしたので、これらの反射層４０と第１パッド３１との間の短絡を確実に防止することができる。
【００７６】
したがって、配線１７，１８及び端子１７ａの間隔が狭いＴＦＴ基板１１に対しても、端子１７ａ間の短絡を抑制すると共に、外部回路の端子１７ａへの接続を容易にすることができる。尚、第１半導体層２８に限らず、他の高抵抗膜を配置することによっても、同様の効果を得ることができる。
【００７７】
さらに、反射層４０をゲート絶縁膜１４上に積層して設けたので、層間絶縁膜２５の端部近傍における段差形状を比較的なだらかにして、反射層４０によるレジスト３６の露光を、より効率良く行うことが可能になる。
【００７８】
尚、第２パッド３２は必須の構成ではないが、これを設けることにより、第１パッド３１の腐食を抑制することができる。
【００７９】
さらに、第２パッド３２と層間絶縁膜２５の端縁との間に数μｍ〜数十μｍ程度の隙間を設けるようにしたので、各端子１７ａにＦＰＣ等の外部回路を接続する際に、数μｍ程度の導電性粒子が、層間絶縁膜２５の端縁に沿って並ぶことによるリーク不良の発生を回避することができる。よって、ＦＰＣ等の外部回路を接続する際のズレに対するマージンを確保できることとなる。
【００８０】
《発明の実施形態１》
図８及び図９は、本発明の実施形態１を示している。
【００８１】
図８は、本実施形態１のＴＦＴ基板の一部を拡大して示す平面図である。図９は、図８におけるIX−IX線断面を含む断面図である。尚、以降の各実施形態では、図１〜図６と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００８２】
上記参考例１では、隣り合う端子１７ａ間にのみ反射層４０を設けたのに対し、本実施形態１では、端子１７ａ上にも反射層４０を配置するようにしたものである。
【００８３】
すなわち、図８に示すように、本実施形態１における反射層４０は、上記参考例１と同様に、層間絶縁膜２５の端縁に沿って断続的に配置されると共に、各端子１７ａをそれぞれ端子１７ａの幅方向に跨いで形成されている。隣り合う反射層４０同士の間隔は、例えば３μｍ以上設けることが好ましい。このことにより、ＦＰＣ等の外部回路を接続する際のズレに対するマージンを確保することができる。
【００８４】
上記ガラス基板１０の表面には、上記参考例１と同様に、第１パッド３１が所定の間隔で形成されると共に、第１パッド３１の一部を覆うようにゲート絶縁膜１４が形成されている。ゲート絶縁膜１４には、図８に示すように、第１パッド３１上で当該第１パッド３１に沿って延びるスリット状のコンタクト部３３が貫通形成されている。そうして、ゲート絶縁膜１４上に設けられた第２パッド３２は、コンタクト部３３を介して第１パッド３１に接続されている。
【００８５】
また、ゲート絶縁膜１４上には、第１半導体層２８が形成されている。第１半導体層２８の一部は、層間絶縁膜２５に重なっている。
【００８６】
第１半導体層２８の表面には第２半導体層２９及び第１メタル層４１が積層され、その第２半導体層２９及び第１メタル層４１の各一部が層間絶縁膜２５に重なっている。さらに、第１メタル層４１の表面における層間絶縁膜２５に重なっている領域には、第２メタル層４２が積層されている。
【００８７】
さらに、第２メタル層４２の表面には保護膜２６の一部がゲート絶縁膜１４上から乗り上がって積層されている。そうして、図９に示すように、第２メタル層４２、保護膜２６、及び層間絶縁膜２５の各側面は、全体として連続した１つの側面を構成している。
【００８８】
一方、第１半導体層２８の表面には、上記保護膜２６が設けられている側とは反対側の端部において、上記第２パッド３２の端部が第１パッド３１上から乗り上がって積層されている。
【００８９】
本実施形態１におけるＴＦＴ基板１１を製造する場合には、第１半導体層２８及び第２半導体層２９をゲート絶縁膜１４上に形成した後に、その第２半導体層２９の表面に例えばＴｉ層からなる第１メタル層４１を形成する。次に、第１メタル層４１の一部の表面に、Ａｌ層からなる第２メタル層４２を形成する。第２メタル層４２は、上記参考例１と同様に、保護膜２６及び層間絶縁膜２５と共に、フォトリソグラフィ及びエッチングによって形成する。
【００９０】
その後、上記参考例１と同様に、ＩＴＯ等の画素電極材料３５及びレジスト３６を一様に堆積させ、レジスト３６を露光する。このとき、層間絶縁膜２５の端縁近傍領域において、レジスト３６を透過した露光の光が反射層４０によって反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。
【００９１】
こうして、画素電極１５を層間絶縁膜２５上に形成すると共に、第２パッド３２を第１パッド３１上に形成して、ＴＦＴ基板１１を製造する。
【００９２】
−実施形態１の効果−
したがって、本実施形態１によっても、反射層４０の一部が隣り合う各端子１７ａ間に配置されているため、上記参考例１と同様に、反射層４０が設けられた層間絶縁膜２５の端縁近傍領域において、レジスト３６の残渣及び画素電極材料３５の残渣の発生を防止できるため、隣り合う各端子１７ａ間の短絡を抑制することができる。そのことに加え、反射層４０を容易に薄く形成できるため、外部回路の各端子１７ａへの接続を容易にすることができる。
【００９３】
《発明の参考例２》
図１０〜図１２は、本発明の参考例２を示している。
【００９４】
図１０は、本参考例２のＴＦＴ基板の一部を拡大して示す平面図である。図１１は、図１０におけるXI−XI線断面を含む断面図である。図１２は、図１０におけるXII−XII線断面を含む断面図である。
【００９５】
上記参考例１では、隣り合うゲート端子１７ａ同士の間に、ソース配線１８と同じ材料からなる反射層４０を形成したのに対し、本参考例２では、隣り合うゲート端子１７ａ同士の間に、ゲート配線１７と同じ材料からなる反射層４０を形成するようにしている。
【００９６】
ゲート端子１７ａは、上記参考例１と同様の構成であって、図１０及び図１２に示すように、ガラス基板１０上に形成された第１パッド３１と、一部が第１パッド３１の表面に積層された第２パッド３２とにより構成されている。第１パッド３１は、ゲート配線１７と同じ材料により構成される一方、第２パッド６２は、画素電極１５と同じ材料であるＩＴＯ等によって構成されている。そして、第２パッド３２は、ゲート絶縁膜１４に形成されたコンタクト部３３を介して、第１パッド３１に接続されている。
【００９７】
ゲート絶縁膜１４には、層間絶縁膜２５の端縁を含む領域に第１半導体層２８が積層されている。第１半導体層２８は、例えば０．２μｍ以下の厚みに形成されている。第１半導体層２８の表面には上記保護膜２６の一部がゲート絶縁膜１４上から乗り上がって積層されている。保護膜２６の表面には、例えば有機膜からなる層間絶縁膜２５が比較的大きい厚み（例えば１〜４μｍ程度の厚み）で形成されている。
【００９８】
一方、第１半導体層２８の表面には、上記保護膜２６が設けられている側とは反対側の端部において、上記第２パッド６２の端部が第１パッド６１上から乗り上がって積層されている。また、第２パッド６２と層間絶縁膜２５の端縁との間には、数μｍ〜数十μｍ程度の隙間が設けられている。
【００９９】
そして、図１０及び図１１に示すように、ガラス基板１０表面の法線方向から見て、隣り合うゲート端子１７ａ同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜２５の端縁を含む領域には、光を反射する反射層４０がそれぞれ設けられている。
【０１００】
本参考例２における反射層４０は、ゲート配線１７と同じ材料により構成され、図１１に示すように、ガラス基板１０の表面に形成されると共に、ゲート絶縁膜１４によって覆われている。そうして、反射層４０は、ゲート端子１７ａに重ならないで配置されると共に、隣り合うゲート端子１７ａ同士の間にそれぞれ別個独立に設けられている。
【０１０１】
上記ＴＦＴ基板１１を有する液晶表示装置１を製造する場合には、ガラス基板１０に形成した例えばＴｉ、Ａｌ、及びＴｉＮの各層からなる金属層をフォトリソグラフィ及びエッチングを行うことにより、ゲート配線１７、第１パッド３１、及び反射層４０を、同じ工程で同時に形成する。
【０１０２】
ここで、金属層は、Ｔｉ、Ａｌ、及びＴｉＮの積層膜には限られない。Ｃｒ又はＭｏとＡｌ又はＡｌを含む合金とがこの順に積層された金属層、或いは、Ａｌ又はＡｌを含む合金からなる単層の金属層などであってもよい。また、反射層４０の反射効果をより高める観点から、反射率の高いＡｌ層を最上層に設けることが好ましい。
【０１０３】
次に、上記ゲート配線１７、第１パッド３１、及び反射層４０を覆うようにゲート絶縁膜１４を形成した後に、そのゲート絶縁膜１４に第１半導体層２８及びコンタクト部３３を形成する。その後、上記参考例１と同様に、ゲート絶縁膜１４上に保護膜２６及び層間絶縁膜２５を形成する。
【０１０４】
次に、画素電極１５をフォトリソグラフィ及びエッチングにより形成する。すなわち、上記参考例１と同様に、層間絶縁膜２５を覆うようにガラス基板１０上の全体にＩＴＯ等からなる画素電極材料３５を堆積させ、さらにこの画素電極材料３５の全体を覆うようにレジスト３６を形成する（図４参照）。そうして、このレジスト３６をフォトマスク（不図示）を介して露光し、現像することによりレジスト３６のマスクを形成する。
【０１０５】
その後、レジスト３６のマスクから露出している画素電極材料３５をエッチングにより除去することで、所定形状の画素電極１５を層間絶縁膜２５の表面に形成すると共に、第２パッド３２を第１パッド３１の表面に形成する。
【０１０６】
本参考例２では、層間絶縁膜２５の端縁近傍領域において、レジスト３６、第１半導体層２８及びゲート絶縁膜１４を透過した露光の光が、反射層４０によって反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。こうして、ＴＦＴ基板１１を製造する。
【０１０７】
−参考例２の効果−
したがって、本参考例２によっても、ガラス基板１０の表面の法線方向から見て、隣り合うゲート端子１７ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を配置するようにしたので、反射層４０で反射した光によって、当該反射層４０が設けられている層間絶縁膜２５の端縁近傍領域におけるレジスト３６を十分に露光できるため、上記参考例１と同様の効果を得ることができる。
【０１０８】
そのことに加え、反射層４０の全体をゲート絶縁膜１４によって覆うようにしたので、仮に外部回路等の他の部材が接触したとしても、反射層４０を介した電気的短絡を防止することができる。
【０１０９】
《発明の参考例３》
図１３は、本発明の参考例３を示している。
【０１１０】
図１３は、本参考例３のＴＦＴ基板の一部を拡大して示す平面図である。尚、図１３におけるXI−XI線断面図は図１１に相当する。また、図１３におけるXII−XII線断面図は図１２に相当する。
【０１１１】
上記参考例２では、反射層４０を隣り合うゲート端子１７ａ同士の間に島状に形成したのに対し、本参考例３は、反射層４０をゲート端子１７ａと一体に形成するようにしたものである。
【０１１２】
すなわち、図１３に示すように、反射層４０は、第１パッド３１と一体に形成されると共に、層間絶縁膜２５の端縁を含む領域で当該端縁に沿って延びるように、ゲート端子１７ａの幅方向両側に突出して形成されている。また、隣り合う反射層４０同士の間には、それぞれ隙間が設けられている。
【０１１３】
−参考例３の効果−
したがって、本参考例３においても、隣り合うゲート端子１７ａ同士の間に、反射層４０の全体をゲート絶縁膜１４に覆われた状態で配置するようにしたので、上記参考例２と同様の効果を得ることができる。
【０１１４】
《発明の参考例４》
図１４は、本発明の参考例４を示している。
【０１１５】
図１４は、本参考例４のＴＦＴ基板の一部を拡大して示す平面図である。尚、図１４におけるXI−XI線断面図は図１１に相当する。また、図１４におけるXII−XII線断面図は図１２に相当する。
【０１１６】
上記参考例３では、反射層４０をゲート端子１７ａの幅方向両側に突出して形成したのに対し、本参考例４は、反射層４０をゲート端子１７ａの幅方向一方側に突出して形成したものである。
【０１１７】
−参考例４の効果−
したがって、本参考例４においても、隣り合うゲート端子１７ａ同士の間に、反射層４０の全体をゲート絶縁膜１４に覆われた状態で配置するようにしたので、上記参考例２と同様の効果を得ることができる。
【０１１８】
《発明の参考例５》
図１５は、本発明の参考例５を示している。
【０１１９】
図１５は、本参考例５のＴＦＴ基板の一部を拡大して示す平面図である。
【０１２０】
上記参考例１では、隣り合うゲート端子１７ａ同士の間に、ソース配線１８と同じ材料からなる反射層４０を形成したのに対し、本参考例５は、ゲート配線１７と同じ材料からなる反射層４０を、隣り合うソース端子１８ａ同士の間に形成するようにしたものである。
【０１２１】
図１５に示すように、ソース端子１８ａは、ゲート端子１７ａと同様に、ガラス基板１０上に形成された第１パッド６１と、一部が第１パッド６１の表面に積層された第２パッド６２とにより構成されている。
【０１２２】
第１パッド６１は、ソース配線１８と同じ材料により構成され、例えばＡｌ等の金属層によって構成されている。一方、第２パッド６２は、画素電極１５と同じ材料であるＩＴＯ等によって構成され、上記第１パッド６１に沿って延びている。
【０１２３】
ガラス基板１０上には、ゲート絶縁膜（不図示）が第１パッド６１を覆うように形成されている。ゲート絶縁膜には、図１５に示すように、第１パッド６１上で当該第１パッド６１に沿って延びるスリット状のコンタクト部６３が貫通形成されている。そうして、ゲート絶縁膜１４上に設けられた第２パッド６２は、コンタクト部６３を介して第１パッド６１に接続されている。
【０１２４】
ゲート絶縁膜１４には、上記参考例１と同様に、層間絶縁膜２５の端縁を含む領域に第１半導体層（不図示）が積層されている。第１半導体層の表面には保護膜（不図示）の一部がゲート絶縁膜上から乗り上がって積層されている。一方、第１半導体層の表面には、保護膜２６が設けられている側とは反対側の端部において、第２パッド６２の端部が第１パッド６１上から乗り上がって積層されている。
【０１２５】
そして、図１５に示すように、ガラス基板１０表面の法線方向から見て、隣り合うソース端子１８ａ同士の間の少なくとも一部の領域であり、且つ、層間絶縁膜２５の端縁を含む領域には、光を反射する反射層４０がそれぞれ設けられている。
【０１２６】
本参考例５における反射層４０は、上記参考例２と同様に、ゲート配線１７と同じ材料により構成され、ガラス基板１０の表面に形成されている。さらに、反射層４０は、ゲート絶縁膜によって覆われている。そうして、反射層４０は、ソース端子１８ａに重ならないで配置されると共に、隣り合うソース端子１８ａ同士の間にそれぞれ別個独立に設けられている。
【０１２７】
上記ＴＦＴ基板１１を有する液晶表示装置１を製造する場合には、上記参考例２と同様に、ゲート配線１７及び反射層４０を、同じ工程で同時に形成する。次に、上記ゲート配線１７及び反射層４０を覆うようにゲート絶縁膜を形成した後に、そのゲート絶縁膜に第１半導体層及びコンタクト部６３を形成する。その後、上記参考例１と同様に、ゲート絶縁膜上に保護膜及び層間絶縁膜２５を形成する。
【０１２８】
次に、上記参考例２と同様に、画素電極１５をフォトリソグラフィ及びエッチングにより形成する。すなわち、ガラス基板１０の全体に画素電極材料３５及びレジスト３６をこの順に堆積させ、レジスト３６を露光及び現像してフォトマスクを形成する。
【０１２９】
このとき、層間絶縁膜２５の端縁近傍領域において、レジスト３６等を透過した露光の光が、反射層４０によって反射されるため、当該反射層４０上のレジスト３６が、他の部分に比べて十分に露光される。
【０１３０】
−参考例５の効果−
したがって、本参考例５によっても、ガラス基板１０の表面の法線方向から見て、隣り合うソース端子１８ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を配置するようにしたので、反射層４０で反射した光によって、当該反射層４０が設けられている層間絶縁膜２５の端縁近傍領域におけるレジスト３６を十分に露光できるため、上記参考例１と同様の効果を得ることができる。
【０１３１】
そのことに加え、反射層４０の全体をゲート絶縁膜によって覆うようにしたので、仮に外部回路等の他の部材が接触したとしても、反射層４０を介した電気的短絡を防止することができる。
【０１３２】
《発明の参考例６》
図１６は、本発明の参考例６を示している。
【０１３３】
図１６は、本参考例６のＴＦＴ基板の一部を拡大して示す平面図である。
【０１３４】
上記参考例５では、反射層４０を隣り合うソース端子１８ａ同士の間に島状に形成したのに対し、本参考例６は、島状に形成した反射層４０を、第１パッド６１が跨ぐように形成したものである。
【０１３５】
すなわち、図１６に示すように、複数の反射層４０が、層間絶縁膜２５の端縁に沿って所定の間隔で配置されている。そして、各反射層４０は、ソース端子１８ａの第１パッド６１と交差して配置されている。このことにより、反射層４０は、ガラス基板１０の法線方向から見て、ソース端子１８ａの幅方向両側に突出している。
【０１３６】
−参考例６の効果−
したがって、本参考例６においても、ガラス基板１０の表面の法線方向から見て、隣り合うソース端子１８ａ同士の間の領域であり且つ層間絶縁膜２５の端縁を含む領域に、反射層４０を配置するようにしたので、反射層４０で反射した光によって層間絶縁膜２５の端縁近傍領域におけるレジスト３６を十分に露光できるため、上記参考例１と同様の効果を得ることができる。
【０１３７】
そのことに加え、反射層４０の全体をゲート絶縁膜によって覆うようにしたので、仮に外部回路等の他の部材が接触したとしても、反射層４０を介した電気的短絡を防止することができる。
【０１３８】
《発明の参考例７》
図１７は、本発明の参考例７を示している。
【０１３９】
図１７は、本参考例７のＴＦＴ基板の一部を拡大して示す平面図である。
【０１４０】
上記参考例６では、反射層４０をソース端子１８ａの幅方向両側に突出するように、当該ソース端子１８ａに交差した配置させたのに対し、本参考例７は、反射層４０を、ソース端子１８ａの幅方向一方側に突出するように、配置させたものである。
【０１４１】
すなわち、図１７に示すように、複数の反射層４０が、層間絶縁膜２５の端縁に沿って所定の間隔で配置されている。そして、各反射層４０は、その一部の領域が第１パッド６１に重なると共に、他の残りの領域が、層間絶縁膜２５の端縁方向の一方側に、第１パッド６１からはみ出している。このはみ出している側の反射層４０の端部と、隣のソース端子１８ａとの間には、所定の隙間が設けられている。
【０１４２】
−参考例７の効果−
したがって、本参考例７においても、隣り合うソース端子１８ａ同士の間に、反射層４０の全体をゲート絶縁膜１４に覆われた状態で配置するようにしたので、上記参考例６と同様の効果を得ることができる。
【０１４３】
《その他の実施形態》
上記各実施形態では、複数のＴＦＴが形成されたＴＦＴ基板１１を例に挙げて説明したが、本発明はこれに限らず、例えばＴＦＤ等の他のスイッチング素子が複数形成されたアクティブマトリクス基板としてもよい。
【０１４４】
また、上記各実施形態では、外部回路が接続される端子について説明したが、本発明はこれに限らず、検査信号を入力するための端子等の他の端子についても、同様に本発明を適用することができる。
【０１４５】
また、外部回路は信号を入力するものに限らず、信号を読み取る回路であってもよい。すなわち、Ｘ線センサーやタッチパネル等の他の回路についても適用できる。
【０１４６】
また、本発明における端子は、ゲート端子やソース端子だけでなく、対向基板１２の共通電極に対向信号を入力するための端子や、アクティブマトリクス基板にモノリシックに形成された駆動回路に電源信号を入力するための端子等であってもよい。
【０１４７】
また、上記各実施形態では、隣り合う各端子間にそれぞれ反射層４０を設けた例について説明したが、本発明はこれに限らず、少なくとも１つの端子間に反射層を設けることも可能である。ただし、端子同士の短絡を確実に防止する観点から、各端子間にそれぞれ反射層４０を設けることが好ましい。
【０１４８】
また、上記参考例５〜７では、ゲート配線１７と同じ材料によって形成した反射層４０を、隣り合うソース端子１８ａ同士の間に配置した例について説明したが、その他にも、ソース配線１８と同じ材料によって形成した反射層４０を、隣り合うソース端子１８ａ同士の間に配置するようにしてもよい。このようにしても、上記参考例１と同様の効果を得ることができる。
【０１４９】
また、上記参考例２〜７では、反射層４０の全体をゲート絶縁膜１４によって覆うようにしたが、本発明はこれに限らず、他の絶縁膜によって反射層４０の全体を覆うようにしてもよい。
【０１５０】
また、上記各実施形態では、液晶表示装置１を例に挙げて説明したが、本発明はこれに限らず、例えば表示媒体層が発光層である有機ＥＬ表示装置等の他の表示装置についても適用することができる。
【産業上の利用可能性】
【０１５１】
以上説明したように、本発明は、アクティブマトリクス基板及びそれを備えた表示装置について有用である。
【符号の説明】
【０１５２】
１      液晶表示装置
１０      ガラス基板（絶縁性基板）
１１      ＴＦＴ基板（アクティブマトリクス基板）
１２      対向基板
１３      液晶層（表示媒体層）
１４      ゲート絶縁膜（絶縁膜）
１５      画素電極
１７      ゲート配線
１７ａ    ゲート端子
１８      ソース配線
１８ａ    ソース端子
１９      ＴＦＴ（スイッチング素子）
２５      層間絶縁膜
２８      第１半導体層
２９      第２半導体層
３１      第１パッド（端子）
３２      第２パッド（端子）
３５      画素電極材料
３６      レジスト
４０      反射層
４１      第１メタル層（反射層）
４２      第２メタル層（反射層）    
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁性基板と、
上記絶縁性基板上に設けられた複数のスイッチング素子と、
上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、
複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、
上記層間絶縁膜上に形成された複数の画素電極と、
複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備えたアクティブマトリクス基板であって、
上記端子の一部は、上記層間絶縁膜の端縁から露出した状態で設けられ、
上記絶縁性基板の表面の法線方向から見て、少なくとも、隣り合う上記端子同士の間の一部の領域であり且つ上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が露出した状態で設けられ、
上記反射層は、上記層間絶縁膜の端縁に沿って複数設けられると共に、該反射層と上記端子との間に絶縁層が介在された状態で上記端子を該端子の幅方向に跨いで形成されている
ことを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１に記載されたアクティブマトリクス基板において、
上記複数の端子には、外部回路が接続される
ことを特徴とするアクティブマトリクス基板。
【請求項３】
アクティブマトリクス基板と、
上記アクティブマトリクス基板に対向して配置された対向基板と、
上記アクティブマトリクス基板と対向基板との間に設けられた表示媒体層とを備えた表示装置であって、
上記アクティブマトリクス基板は、絶縁性基板と、上記絶縁性基板上に設けられた複数のスイッチング素子と、上記絶縁性基板上に複数設けられ、上記スイッチング素子に接続された配線と、複数の上記スイッチング素子及び複数の上記配線を覆う層間絶縁膜と、上記層間絶縁膜上に形成された複数の画素電極と、複数の上記配線から引き出されて所定の間隔で配置された複数の端子とを備え、
上記端子の一部は、上記層間絶縁膜の端縁から露出した状態で設けられ、
上記絶縁性基板の表面の法線方向から見て、少なくとも、隣り合う上記端子同士の間の一部の領域であり且つ上記層間絶縁膜の端縁を含む領域には、光を上記絶縁性基板と反対側に反射する反射層が露出した状態で設けられ、
上記反射層は、上記層間絶縁膜の端縁に沿って複数設けられると共に、該反射層と上記端子との間に絶縁層が介在された状態で上記端子を該端子の幅方向に跨いで形成されている
ことを特徴とする表示装置。
【請求項４】
請求項３に記載された表示装置において、
上記複数の端子には、外部回路が接続される
ことを特徴とする表示装置。
【国際調査報告】
2010137206.tif 000021
2010137206.tif 000022