(57)【要約】  多段直流チョッパ回路は、スイッチング素子のオンオフによって直流電力を直流電力に変換するチョッパ回路において、多段接続した複数のチョッパ回路の出力電力を重畳して直流電力を出力する。電力変換装置は、多段直流チョッパ回路の直流電力を平滑回路で平滑化した後、折り返し回路によって半波を負電圧とし、正電圧の半波と負電圧の半波とを組み合わせて交流電力を生成する。複数のチョッパ回路の出力電力を重畳して直流電力を出力することによって損失を低減し、さらに、各チョッパ回路を直列接続した２つのスイッチング素子で構成し、これらのチョッパ回路に複数の電圧源と共に多段に接続して構成する。これにより、電力変換装置の損失を低減させ、電力変換効率を向上させる。
2019004015.tif 000002
【特許請求の範囲】
【請求項１】
逆並列接続されたダイオードを備えたスイッチング素子のアームが上下に２つ直列接続されて成るレグが多段に接続され、
各レグは、
上方アームと下方アームの接続点を出力端とし、
上方アームの他端は、出力電圧を異にする複数の電圧源が直列接続された直流電源において、複数の電圧源の内で対応する一電圧源の高電圧側に接続され、
下方アームの他端は、前段のレグの出力端に接続され、
最下段のレグの下方アームの他端は、前記直流電源の低電圧側に接続され、
前記出力端は、次段のレグの下方アームの端部に接続されることを特徴とする多段直流チョッパ回路。
【請求項２】
前記直流電源の電圧は、多段構成の各段のレグに印加される各電圧源の電圧の加算和であり、
前記各電圧源の電圧の電圧比は、変換される交流電圧の周期内において、各レグに印加される印加電圧によって各レグで発生する損失の総和を極小とする値である、請求項１に記載の多段直流チョッパ回路。
【請求項３】
請求項２の多段直流チョッパ回路において、各段のレグに印加される各電圧源の印加電圧を設定する設定方法であって、
変換される交流電圧の周期内において、
(a)  前記周期を前記レグの個数と同数に区分した各区間において、各レグに印加する仮印加電圧を交流波形に基づいて求め、
(b)  前記仮印加電圧と前記区間の時間幅とに基づいて各レグの損失を求め、
(c)  前記各レグの損失を全レグについて加算した総和損失を求め、
(d)  前記総和損失を極小とする各レグの印加電圧を求める、
多段直流チョッパ回路の印加電圧の設定方法。
【請求項４】
請求項１又は請求項２に記載された前記多段直流チョッパ回路と、
前記多段直流チョッパ回路の直流出力を平滑化する平滑フィルタと、
前記平滑フィルタの直流出力の半周期毎に半波を反転させ、前記直流出力を交流出力に変換する折り返し回路とを備える電力変換装置。
【請求項５】
前記折り返し回路は、逆並列接続されたダイオードを備えたスイッチング素子の４つのアームで構成したフルブリッジ回路である、請求項４に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を直流電力に変換する直流チョッパ回路、及び直流電力を交流電力に変換する電力変換装置に関する。
【背景技術】
【０００２】
直流電力を交流電力に変換する電力変換装置の内、単相電圧形インバータは、主に、バッテリー、太陽電池、燃料電池や整流後の直流電圧から単相商用交流電圧を生成する用途に用いられる。単相電圧形インバータは、一つの電源を用いて単相交流電圧を生成する構成としてハーフブリッジインバータが用いられている。【０００３】
ハーフブリッジインバータは、スイッチング素子と逆並列接続されたダイオードにより構成されたアームを上下（正電圧側と負電圧側の間）に配置したレグと、直流電源を二つに分割した電圧源とによりハーフブリッジを構成している。【０００４】
また、直流電力を交流電力に変換する電力変換装置において、電力変換器装置内の電力変換器を多段化する構成も提案されている（特許文献１，２）。【０００５】
特許文献１の電力変換装置は、複数の単相インバータの直流側に電圧比を異にする複数の直流電源を接続し、各単相インバータの交流側を直列接続し、各単相インバータの発生電圧の総和によって出力電圧を階調制御し、これによって、昇圧率を低減して損失を低減することが記載されている。【０００６】
特許文献２の電力変換装置は、特許文献１の構成が備えるスイッチング素子の耐圧のばらつき、及び電力変換器の損失の問題を解消することを課題として、複数の直流電源と、各直流電源に対応して設けられた直流電力を交流電力に変換する複数の電力変換器とを備え、複数の電力変換器の出力電力を重畳して複数の電圧レベルを出力する構成が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−９４０２４号公報
【特許文献２】国際公開第ＷＯ２０１４／１９９４２２号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ハーフブリッジインバータの単相電圧形インバータでは、直列接続された２つのアームのスイッチング素子のオンオフを切り替えて直流電圧を値が異なる直流電圧に変換する。このスイッチング素子の切り替え時には、ターンオン損失及びターンオフ損失のスイッチング損失が発生する。【０００９】
スイッチング損失や導通損は直流チョッパ回路及び電力変換装置の電力変換効率を低下させる要因となるため、スイッチング損失や導通損の低減、及び電力変換効率の向上が求められている。【００１０】
本発明は、上記の課題を解決して、スイッチング損失や導通損を低減させ、電力変換効率を向上させることを目的とする。
【課題を解決するための手段】
【００１１】
本発明の多段直流チョッパ回路は、スイッチング素子のオンオフによって直流電力を直流電力に変換するチョッパ回路に関し、多段接続した複数のチョッパ回路の出力電力を重畳して直流電力を出力する回路である。また、本発明の電力変換装置は、本発明の多段直流チョッパ回路の直流電力を平滑回路で平滑化した後、折り返し回路によって半波を負電圧とし、正電圧の半波と負電圧の半波とを組み合わせて交流電力を生成する変換装置である。【００１２】
本発明の多段直流チョッパ回路、及び電力変換装置は、複数のチョッパ回路の出力電力を重畳して直流電力を出力することによってスイッチング損失や導通損を低減し、さらに、各チョッパ回路を直列接続した２つのスイッチング素子で構成し、これらのチョッパ回路に複数の電圧源と共に多段に接続して構成することによって、多段直流チョッパ回路を構成するスイッチング素子の個数、及びこれに伴ってスイッチング回数が低減して、スイッチング損失や導通損が低減する。【００１３】
（多段直流チョッパ回路）
本発明の多段直流チョッパ回路は、逆並列接続されたダイオードを備えたスイッチング素子によって構成されるアームを上下に２つ直列接続したチョッパ回路でレグを構成し、このレグのチョッパ回路を多段に接続することによって構成される。ここで、上下とは、レグにおいて、直流電源の高電圧側に接続される側を上として、直列接続されたレグの上側のアームを上アームとし、直流電源の低電圧側に接続される側を下として、直列接続されたレグの下側のアームを下アームとしている。【００１４】
多段接続の各段のレグのチョッパ回路において、上方アームと下方アームの接続点を出力端とする。上方アームの２端の内で出力端と反対側の他端は、出力電圧を異にする複数の電圧源が直列接続された直流電源において、複数の電圧源の内で対応する一電圧源の高電圧側に接続される。一方、下方アームの２端の内で出力端と反対側の他端は、多段接続の前段のレグの出力端に接続され、最下段のレグの下方アームの２端の内で出力端と反対側の他端は、直流電源の低電圧側に接続される。各レグのチョッパ回路の出力端は、多段接続の次段のレグの下方アームの端部に接続される。多段直流チョッパ回路の出力端は、多段接続される複数のレグの内で最後段に配置されたレグの出力端となる。【００１５】
この構成により、各レグのチョッパ回路において、直列接続された上下アームのスイッチング素子をオンオフ制御することによって、各チョッパ回路は、直流電源を構成する複数の電圧源の内、その段のチョッパ回路に対応する一つの電圧源の電圧振幅でチョッパ動作を行うと共に、その段より前にある各段の電圧を加算した電圧をベース電圧として、チョッパ動作で得られた直流電圧を出力する。【００１６】
本発明の多段直流チョッパ回路は、多段接続するチョッパ回路を直列接続された２つのスイッチング素子で構成すると共に、各チョッパ回路に対して各電圧源の電圧を印加すると共に、前段までのチョッパ回路に対応する電圧源の電圧を加算した電圧をベース電圧とする構成によって、多段直流チョッパ回路を構成するスイッチング素子の個数が減り、これに伴ってスイッチング回数が低減して、スイッチング損失が低減する。また、上記構成によってスイッチング素子に印加される電圧が低減する。スイッチング損失は印加される電圧及び電流の大きさに比例するため、このスイッチング素子への印加電圧の低減によってもスイッチング損失が低減する。【００１７】
本発明の多段直流チョッパ回路に印加電圧を供給する直流電源において、直流電源の電圧は、多段構成の各段のレグのチョッパ回路に印加される各電圧源の電圧の加算和であり、多段構成の最終段のチョッパ回路は、波高値が各電圧源の電圧の加算和の出力電圧を出力する。【００１８】
各電圧源の電圧の電圧比は、変換される交流電圧の周期内において、各レグのチョッパ回路に印加される印加電圧によって各レグのチョッパ回路で発生するスイッチング損失や導通損の総和を極小とする値である。この電圧比は、変換される交流電圧の周期内において、各レグのチョッパ回路を駆動する区間の位置及び幅をパラメータとし、多段直流チョッパ回路の全体のスイッチング損失や導通損の総和が極小となる区間を設定することで求める。【００１９】
（多段直流チョッパ回路の印加電圧の設定方法）
多段直流チョッパ回路の印加電圧の設定方法は、本発明の多段直流チョッパ回路において、各段のレグのチョッパ回路に印加される各電圧源の印加電圧を設定する設定方法であり、変換される交流電圧の周期内において、以下の各工程を備える。
(a)  交流電圧の周期をレグの個数と同数の区間に区分し、各区間において各レグに印加する仮印加電圧を交流波形に基づいて求める工程。この工程において、交流波形を正弦波形とする場合には、正弦波形の半周期をレグの個数と同数の区間に区分する。
(b)  仮印加電圧と区間の時間幅とに基づいて各レグのスイッチング損失を求める工程。スイッチング損失は、ターンオン時、及びターンオフ時における電圧、電流、及び区間の時間幅の積に比例する。電流は電圧に比例するとした場合には、スイッチング損失は印加電圧の二乗と区間の時間幅の積に比例する。
(c)  各レグのチョッパ回路のスイッチング損失、導通損を全レグについて加算した総和損失を求める工程。
(d)  総和損失を極小とする各レグの印加電圧を求める工程。総和損失は、各レグのチョッパ回路のスイッチング損失及び導通損の総和であり、各スイッチング損失は、各レグにおける印加電圧の二乗と区間の時間幅の積に比例する。ここで、交流電圧の交流波形が定まっている場合には、印加電圧の電圧値は周期内の区間に依存するため、周期内の区間をパラメータとして、総和損失が極小となる各レグの印加電圧の組み合わせを求めることができる。【００２０】
（電力変換装置）
本発明の電力変換装置は、本発明の多段直流チョッパ回路を用いて構成され、多段直流チョッパ回路と、多段直流チョッパ回路の直流出力を平滑化する平滑フィルタと、平滑フィルタの直流出力の半周期毎に半波を反転させ、前記直流出力を交流出力に変換する折り返し回路とによって構成される。【００２１】
平滑フィルタは、多段直流チョッパ回路の直流出力を平滑化し直流電圧を出力する。平滑フィルタはＬＣフィルタで構成することができる。ＬＣフィルタをインバータの交流出力側に配置する従来構成のＤＣ−ＡＣインバータでは、交流の正弦波電流がＬＣフィルタに流れ、交流電圧が印加される。これに対して、本発明の電力変換装置は、平滑フィルタ（ＬＣフィルタ）を多段直流チョッパ回路の直流出力側に配置する構成であり、この構成による平滑フィルタ（ＬＣフィルタ）には、多段直流チョッパ回路の直流出力端から交流波形の半波の電流が導入され、同様の波形の直流電圧が印加される。【００２２】
本発明の平滑フィルタ構成において、多段直列チョッパ回路の直流出力端から入力される電圧及び電流の１次近似の基本波振幅は、電力変換装置の最終出力の交流正弦波振幅の約１／２である。したがって、キャパシタＣの直列等価抵抗による損失は電流振幅の２乗に比例するため、多段直流チョッパ回路の直流側にＬＣフィルタを配置した損失は、従来構成のインバータの交流側にＬＣフィルタを配置した構成と比較して１／４となる。また、多段直流チョッパ回路の直流側に配置するＬＣフィルタの定格容量も、従来構成のインバータの交流側に配置するＬＣフィルタの定格容量の半分となる。【００２３】
折り返し回路は、逆並列接続されたダイオードを備えたスイッチング素子の４つのアームで構成したフルブリッジ回路で構成することができる。【００２４】
折り返し回路は、正弦波の半波を反転させて正弦波の全波を形成する構成であり、基本波１周期において２回のスイッチング動作で実現される。通常の４つのスイッチング素子を用いて構成されるフルブリッジのＰＷＭインバータでは、基本波１周期において、ＰＷＭのスイッチング周波数分に当たる多数回のスイッチング動作を要するのに対して、本発明の折り返し回路を用いた構成では、基本波１周期において２回のスイッチング動作で済み、スイッチングデバイスの導通損が支配的になるため、スイッチング損失を大きく低減することができる。
【発明の効果】
【００２５】
以上説明したように、本発明の多段直流チョッパ回路及び電力変換装置によれば、スイッチング損失、導通損を低減させ、電力変換効率を向上させることができる。
【図面の簡単な説明】
【００２６】
【図１Ａ】本発明の多段直流チョッパ回路の概略構成を説明するための図である。
【図１Ｂ】本発明の多段直流チョッパ回路の概略構成を説明するための図である。
【図１Ｃ】本発明の多段直流チョッパ回路の概略構成を説明するための図である。
【図２Ａ】本発明の２段直流チョッパ回路の動作例を説明するための図である。
【図２Ｂ】本発明の２段直流チョッパ回路の動作例を説明するための図である。
【図２Ｃ】本発明の２段直流チョッパ回路の動作例を説明するための図である。
【図２Ｄ】本発明の２段直流チョッパ回路の動作例を説明するための図であり、制御信号を示す図である。
【図２Ｅ】本発明の２段直流チョッパ回路の動作例を説明するための図であり、電圧状態を示す図である。
【図２Ｆ】本発明の２段直流チョッパ回路の動作例を説明するための図であり、チョッパ出力を示す図である。
【図３Ａ】本発明の２段直流チョッパ回路の生成電圧を説明するための図であり、電圧波形を示す図である。
【図３Ｂ】本発明の２段直流チョッパ回路の生成電圧を説明するための図であり、１段目のチョッパ回路のチョッパ動作を示す図である。
【図３Ｃ】本発明の２段直流チョッパ回路の生成電圧を説明するための図であり、２段目のチョッパ回路のチョッパ動作を示す図である。
【図３Ｄ】本発明の２段直流チョッパ回路の生成電圧を説明するための図であり、重畳した電圧波形を示す図である。
【図４Ａ】本発明の３段直流チョッパ回路の概略構成例及び動作例を説明するための図である。
【図４Ｂ】本発明の３段直流チョッパ回路の概略構成例及び動作例を説明するための図である。
【図４Ｃ】本発明の３段直流チョッパ回路の概略構成例及び動作例を説明するための図である。
【図４Ｄ】本発明の３段直流チョッパ回路の概略構成例及び動作例を説明するための図である。
【図４Ｅ】本発明の３段直流チョッパ回路の概略構成例及び動作例を説明するための図であり、制御信号を示す図である。
【図４Ｆ】本発明の３段直流チョッパ回路の概略構成例及び動作例を説明するための図であり、電圧状態を示す図である。
【図４Ｇ】本発明の３段直流チョッパ回路の概略構成例及び動作例を説明するための図であり、チョッパ出力を示す図である。
【図５Ａ】本発明の３段直流チョッパ回路の生成電圧を説明するための図であり、電圧波形を示す図である。
【図５Ｂ】本発明の３段直流チョッパ回路の生成電圧を説明するための図であり、１段目のチョッパ回路のチョッパ動作を示す図である。
【図５Ｃ】本発明の３段直流チョッパ回路の生成電圧を説明するための図であり、２段目のチョッパ回路のチョッパ動作を示す図である。
【図５Ｄ】本発明の３段直流チョッパ回路の生成電圧を説明するための図であり、３段目のチョッパ回路のチョッパ動作を示す図である。
【図５Ｅ】本発明の３段直流チョッパ回路の生成電圧を説明するための図であり、重畳した電圧波形を示す図である。
【図６】本発明の多段直流チョッパ回路の印加電圧の設定を説明するためのフローチャートである。
【図７】本発明の電力変換装置の概略構成を説明するための図である。
【図８】本発明の２段直流チョッパ回路を備えた電力変換装置の構成例を説明するための図である。
【図９】本発明の２段直流チョッパ回路を備えた電力変換装置の構成例の生成電圧を説明するための図である。
【図１０】本発明の３段直流チョッパ回路を備えた電力変換装置の構成例を説明するための図である。
【図１１】本発明のｎ段直流チョッパ回路を備えた電力変換装置の構成例を説明するための図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。以下、図１Ａ〜図１Ｃを用いて本発明の多段直流チョッパ回路の概略構成を説明し、図２Ａ〜図２Ｆ，図３Ａ〜図３Ｄを用いて本発明の２段直流チョッパ回路の構成及び動作を説明し、図４Ａ〜図４Ｇ，図５Ａ〜図５Ｅを用いて本発明の３段直流チョッパ回路の構成及び動作を説明し、図６を用いて本発明の多段直流チョッパ回路の印加電圧の設定について説明する。また、図７を用いて本発明の電力変換装置の概略構成を説明し、図８，９を用いて本発明の２段直流チョッパ回路を備えた電力変換装置の構成及び動作を説明し、図１０，１１を用いて本発明の３段直流チョッパ回路を備えた電力変換装置、及びｎ段直流チョッパ回路を備えた電力変換装置の構成を説明する。
【００２８】
［多段直流チョッパ回路の概要］
図１Ａ，図１Ｂ，図１Ｃは本発明の多段直流チョッパ回路を説明するための図である。図１Ａ，図１Ｂ，及び図１Ｃは、多段直流チョッパ回路１０の構成例として、それぞれ２段直流チョッパ回路１０A、３段直流チョッパ回路１０B、及びｎ段直流チョッパ回路１０Cの構成例を示している。
【００２９】
（２段直流チョッパ回路）
図１Ａにおいて、２段直流チョッパ回路１０Ａは、２つのチョッパ回路２ａ及びチョッパ回路２ｂを多段構成で備える。
【００３０】
チョッパ回路２ａは、２つのスイッチング素子Ｓ1及びスイッチング素子Ｓ2を直列接続して構成され、各スイッチング素子Ｓ1，Ｓ2を下アームと上アームとするハーフブリッジのレグ１１aを構成している。
【００３１】
スイッチング素子Ｓ1，Ｓ2の接続点はレグの出力端３aを構成し、スイッチング素子Ｓ1の他端は電圧源１aの低電圧側に接続され、スイッチング素子Ｓ2の他端は電圧源１aの高電圧側に接続される。
【００３２】
チョッパ回路２bは、２つのスイッチング素子Ｓ3及びスイッチング素子Ｓ4を直列接続して構成され、各スイッチング素子Ｓ3，Ｓ4を下アームと上アームとするハーフブリッジのレグ１１bを構成している。
【００３３】
スイッチング素子Ｓ3，Ｓ4の接続点はレグの出力端３bを構成し、スイッチング素子Ｓ3の他端はチョッパ回路２aの出力端３aに接続され、スイッチング素子Ｓ4の他端は電圧源１bの高電圧側に接続される。
【００３４】
チョッパ回路２aとチョッパ回路２bとは多段に構成され、１段目のチョッパ回路２aの出力端３aを２段目のチョッパ回路２bの下アームのスイッチング素子Ｓ3の他端に接続することで２段構成が形成され、２段目のチョッパ回路２bの出力端３bは２段直流チョッパ回路１０Aの出力端となる。
【００３５】
電圧源１aと電圧源１bは直列接続されて直流電源１を構成し、電圧源１aと電圧源１bの接続点はチョッパ回路２aの上アーム側のスイッチング素子Ｓ2の他端に接続され、電圧源１bの高電圧側はチョッパ回路２bの上アーム側のスイッチング素子Ｓ4の他端に接続される。
【００３６】
（３段直流チョッパ回路）
図１Ｂにおいて、３段直流チョッパ回路１０Bは、３つのチョッパ回路２a、２b、及びチョッパ回路２cを多段構成で備える。
【００３７】
チョッパ回路２a及びチョッパ回路２bの構成は、図１Ａの２段直流チョッパ回路１０Aが備えるチョッパ回路と同様の構成である。
【００３８】
３段目のチョッパ回路２cは、２つのスイッチング素子Ｓ5及びスイッチング素子Ｓ6を直列接続して構成され、各スイッチング素子Ｓ5，Ｓ6を下アームと上アームとするハーフブリッジのレグ１１cを構成している。
【００３９】
スイッチング素子Ｓ5，Ｓ6の接続点はレグの出力端３cを構成し、スイッチング素子Ｓ5の他端は電圧源１cの低電圧側に接続され、スイッチング素子Ｓ6の他端は電圧源１cの高電圧側に接続される。
【００４０】
チョッパ回路２a、チョッパ回路２b、及びチョッパ回路２cは多段に構成され、１段目のチョッパ回路２aの出力端３aを２段目のチョッパ回路２bの下アームのスイッチング素子Ｓ3の他端に接続し、２段目のチョッパ回路２bの出力端３bを３段目のチョッパ回路２cの下アームのスイッチング素子Ｓ5の他端に接続することで３段構成が形成され、３段目のチョッパ回路２cの出力端３cは３段直流チョッパ回路１０Bの出力端となる。
【００４１】
電圧源１a、電圧源１b、及び電圧源１cは直列接続されて直流電源１を構成し、電圧源１aと電圧源１bの接続点はチョッパ回路２aの上アーム側のスイッチング素子Ｓ2の他端に接続され、電圧源１bと電圧源１cの接続点はチョッパ回路２bの上アーム側のスイッチング素子Ｓ4の他端に接続され、電圧源１cの高電圧側はチョッパ回路２cの上アーム側のスイッチング素子Ｓ6の他端に接続される。
【００４２】
（ｎ段直流チョッパ回路）
図１Ｃにおいて、ｎ段直流チョッパ回路１０Cは、ｎ個のチョッパ回路２a，２b，…，２k,…,２nを多段構成で備える。
【００４３】
チョッパ回路２a及びチョッパ回路２bの構成は、図１Ａの２段直流チョッパ回路１０Aが備えるチョッパ回路と同様の構成である。
【００４４】
ｋ段目のチョッパ回路２kは、２つのスイッチング素子Ｓ2k-1及びスイッチング素子Ｓ2kを直列接続して構成され、各スイッチング素子Ｓ2k-1，Ｓ2kを下アームと上アームとするハーフブリッジのレグ１１kを構成している。
【００４５】
スイッチング素子Ｓ2k-1，Ｓ2kの接続点はレグの出力端３kを構成し、スイッチング素子Ｓ2k-1の他端は電圧源１k-1（図示していない）の低電圧側に接続され、スイッチング素子Ｓ2kの他端は電圧源１kの高電圧側に接続される。
【００４６】
ｎ段目のチョッパ回路２nは、２つのスイッチング素子Ｓ2n-1及びスイッチング素子Ｓ2nを直列接続して構成され、各スイッチング素子Ｓ2n-1，Ｓ2nを下アームと上アームとするハーフブリッジのレグ１１nを構成している。
【００４７】
スイッチング素子Ｓ2n-1，Ｓ2nの接続点はレグの出力端３nを構成し、スイッチング素子Ｓ2n-1の他端は電圧源１n-1（図示していない）の低電圧側に接続され、スイッチング素子Ｓ2nの他端は電圧源１nの高電圧側に接続される。
【００４８】
チョッパ回路２a，チョッパ回路２b，チョッパ回路２c，…，チョッパ回路２k，…，及びチョッパ回路２nは多段に構成され、１段目のチョッパ回路２aの出力端３aを２段目のチョッパ回路２bの下アームのスイッチング素子Ｓ3の他端に接続し、２段目のチョッパ回路２bの出力端３bを３段目のチョッパ回路２cの下アームのスイッチング素子Ｓ5の他端に接続し、ｋ段目のチョッパ回路２kの出力端３kをｋ＋１段目のチョッパ回路２k+1（図示していない）の下アームのスイッチング素子Ｓ2k+1（図示していない）の他端に接続し、ｎ−１段目のチョッパ回路２n-1（図示していない）の出力端３n-1（図示していない）をｎ段目のチョッパ回路２nの下アームのスイッチング素子Ｓ2nの他端に接続することでｎ段構成が形成され、ｎ段目のチョッパ回路２nの出力端３nはｎ段直流チョッパ回路１０Cの出力端となる。
【００４９】
電圧源１ａ，電圧源１b，…，電圧源１k，…，及び電圧源１nは直列接続されて直流電源１を構成し、電圧源１aと電圧源１bの接続点はチョッパ回路２aの上アーム側のスイッチング素子Ｓ2の他端に接続され、電圧源１bと電圧源１cの接続点はチョッパ回路２bの上アーム側のスイッチング素子Ｓ2の他端に接続され、電圧源１kと電圧源１k+1（図示していない）の接続点はチョッパ回路２kの上アーム側のスイッチング素子Ｓ2kの他端に接続され、電圧源１nの高電圧側はチョッパ回路２nの上アーム側のスイッチング素子Ｓ2nの他端に接続される。
【００５０】
（２段直流チョッパ回路の動作）
図２Ａ，図２Ｂ，図２Ｃは２段直流チョッパ回路の動作状態Ａ〜Ｃを示し、図２Ｄはスイッチング素子Ｓ1〜Ｓ4の駆動を制御する制御信号を示し、図２Ｅは動作状態Ａ〜Ｃの電圧状態を示し、図２Ｆは２段直流チョッパ回路のチョッパ出力を示している。なお、図２Ｄ、図２Ｅ中のＡ，Ｂ，及びＣの各符号は、それぞれ図２Ａ、図２Ｂ、及び図２Ｃの動作状態Ａ〜Ｃと対応している。
【００５１】
図２Ａは出力端から電圧０を出力するときの動作状態Ａを示している。この動作状態Ａは、スイッチング素子Ｓ1及びスイッチング素子Ｓ3をオン状態とし、スイッチング素子Ｓ2及びスイッチング素子Ｓ4をオフ状態とすることで形成される。出力端は電圧源１aの低電圧側と接続され、電圧０を出力する。
【００５２】
図２Ｂは出力端から電圧Ｅ1を出力するときの動作状態Ｂを示している。この動作状態Ｂは、スイッチング素子Ｓ2及びスイッチング素子Ｓ3をオン状態とし、スイッチング素子Ｓ1及びスイッチング素子Ｓ4をオフ状態とすることで形成される。出力端は電圧源１aの高電圧側と接続され、電圧Ｅ1を出力する。
【００５３】
図２Ｃは出力端から電圧Ｅ1＋Ｅ2を出力するときの動作状態Ｃを示している。この動作状態Ｃは、スイッチング素子Ｓ4をオン状態とし、スイッチング素子Ｓ1，スイッチング素子Ｓ2，及びスイッチング素子Ｓ3をオフ状態とすることで形成される。出力端は電圧源１bの高電圧側と接続され、電圧源１aの電圧Ｅ1と電圧源１bの電圧Ｅ2とが加算された電圧（Ｅ1＋Ｅ2）を出力する。
【００５４】
動作状態Ａと動作状態Ｂとを交互に繰り返すチョッパ動作によって、デューティー比に応じて定まる電圧０と電圧Ｅ1の平均電圧Ｖ1（図２Ｆ）が形成され、動作状態Ｂと動作状態Ｃとを交互に繰り返すチョッパ動作によって、デューティー比に応じて定まる電圧Ｅ1と電圧Ｅ2の平均電圧Ｖ2（図２Ｆ）が形成される。
【００５５】
（２段直流チョッパ回路の変換効率）
次に、図３Ａ〜図３Ｄを用いて本発明の２段直流チョッパ回路の変換効率について説明する。図３Ａは直流電圧を変換した後の電圧波形を示し、図３Ｂは１段目のチョッパ回路のチョッパ動作を示し、図３Ｃは２段目のチョッパ回路のチョッパ動作を示し、図３Ｄは１段目のチョッパ回路で変換された電圧波形と２段目のチョッパ回路で変換された電圧波形とを重畳させた電圧波形を示している。
【００５６】
図３Ａは、変換後の電圧波形を正弦波形とし、正弦波の“０”から“π／２”までの１／４周期分について示している。２段直流チョッパ回路は、“０”から“π／２”の周期内を“０”から“θ1”までの区間Δθ1と、“θ1“から“π／２”までのΔθ2の幅の区間の２領域に区分し、区間Δθ1では電圧振幅Ｅ1によってチョッパ動作を行い（図３Ｂ）、区間Δθ2では電圧振幅Ｅ2でチョッパ動作を行う（図３Ｃ）。なお、Δθ1とΔθ2とはΔθ1＋Δθ2＝π／２の関係を有している。
【００５７】
本発明の多段直流チョッパ回路は、複数のチョッパ回路を多段に接続すると共に、各チョッパ回路のチョッパ動作を複数の電圧幅で行うことによって、各チョッパ回路で発生するターンオン損失とターンオフ損失のスイッチング損失を低減させ、直流チョッパ回路全体で発生する総和損失を低減させる。
【００５８】
以下では、各段におけるチョッパ回路の変換効率に基づいて、２段直流チョッパ回路の変換効率を説明する。
【００５９】
波高値Ｅ1の電圧源と波高値Ｅ2の電圧源の各出力パワーをそれぞれＷ1，Ｗ2とし、２段目のチョッパ回路の変換効率をη2とすると、２段目のチョッパ回路が動作している時のおよその総合効率ηtotalは、
ηtotal =(W1+η2W2)/(W1+W2)=1-(1-η2/(n+1))    …（１）
で表される。
【００６０】
ここで、n=W1/W2と仮定し、η2は２段目のチョッパ回路の変換効率を表している。式（１）は、nを増やすことで高効率化されることを示している。電源の電力比ｎを増やすことは、１段目の電圧源の出力パワーＷ1を２段目の電圧源の出力パワーＷ2よりも大きくするに相当する。
【００６１】
１段目が動作している時のおよその総合効率ηtotalは、
ηtotal =η1    …（２）
となる。ただし、η１は１段目のチョッパ回路の変換効率である。
【００６２】
チョッパ出力を図３Ａ〜図３Ｄに示すように正弦波の正の半波のように制御する場合は、これら２つの総合効率の組み合わせから求まる電力変換効率となる。２つの電源の電力比ｎを最適化することで、式（１）及び式（２）で示した２つの総合効率ηtotalを電力重み付け平均して求まる総合効率は、１段目の変換効率η1や１段目の変換効率η2のいずれの値よりも大きい値となる。
【００６３】
以下では、各段のチョッパ回路の損失に基づいて、多段直流チョッパ回路の変換効率を
説明する。
【００６４】
２つの電圧源の電圧Ｅ1及び電圧Ｅ2の和を直流電源の電圧Ｅ0とし、２段のチョッパ動作によって正弦波の正の半波を形成する場合には、１段目のチョッパ回路のスイッチング損失と導通損の合計をＷloss1とし、２段目のチョッパ回路のスイッチング損失と導通損の合計をＷloss2とすると、合計の損失はそれぞれ以下の式で一般的に表される。
Ｗloss1＝Ｆ1（θ，Ｅ0，Ｅ1）                  …（３）
Ｗloss2＝Ｆ2（θ，Ｅ0，Ｅ1）                  …（４）
なお、ここでは、θはπ／２周期を２段に区分する際の角度であり、図３Ａ〜図３Ｄ中のθ1に相当し、Ｆ1及びＦ2はθ，Ｅ0，Ｅ1をパラメータとする関数である。
【００６５】
２段直流チョッパ回路の総合損失Ｗlossは、Ｗloss＝Ｗloss1＋Ｗloss2で表される。総合損失Ｗlossはθをパラメータとするため、Ｗlossをθについて微分すると、
総合損失Ｗlossは、π／２周期内において、
ｄＷloss/dθ＝0          …（５）
を満たすθで極値をとる。
【００６６】
このことから、上記のθを境界として２段直流チョッパ回路を２段でチョッパ動作させることによって、総合損失Ｗlossを低減させることができる。なお、この場合には、電圧Ｅ1はＥ0・sinθで表され、電圧Ｅ2は（Ｅ0−Ｅ0・sinθ）で表される。総合損失Ｗlossを極小とするθについて式（５）では微分によって求めているが、これに限らず、シミュレーション演算等の他の手法によって求めても良い。
【００６７】
（３段直流チョッパ回路の動作）
図４Ａ〜図４Ｄは３段直流チョッパ回路の動作状態Ａ〜Ｄを示し、図４Ｅはスイッチング素子Ｓ1〜Ｓ6の駆動を制御する制御信号を示し、図４Ｆは動作状態Ａ〜Ｄの電圧状態を示し、図４Ｇは３段直流チョッパ回路のチョッパ出力を示している。なお、図４Ｅ、図４Ｆ中のＡ，Ｂ，Ｃ，及びＤの各符号は、それぞれ図４Ａ、図４Ｂ、図４Ｃ、及び図４Ｄの動作状態Ａ〜Ｄと対応している。
【００６８】
図４Ａは出力端から電圧０を出力するときの動作状態Ａを示している。この動作状態Ａは、スイッチング素子Ｓ1，スイッチング素子Ｓ3，及びスイッチング素子Ｓ5をオン状態とし、スイッチング素子Ｓ2，スイッチング素子Ｓ4，及びスイッチング素子Ｓ6をオフ状態とすることで形成される。出力端は電圧源１aの低電圧側と接続され、電圧０を出力する。
【００６９】
図４Ｂは出力端から電圧Ｅ1を出力するときの動作状態Ｂを示している。この動作状態Ｂは、スイッチング素子Ｓ2，スイッチング素子Ｓ3，及びスイッチング素子Ｓ5をオン状態とし、スイッチング素子Ｓ1，スイッチング素子Ｓ４，及びスイッチング素子Ｓ6をオフ状態とすることで形成される。出力端は電圧源１aの高電圧側と接続され、電圧Ｅ1を出力する。
【００７０】
図４Ｃは出力端から電圧Ｅ1＋Ｅ2を出力するときの動作状態Ｃを示している。この動作状態Ｃは、スイッチング素子Ｓ4及びスイッチング素子Ｓ5をオン状態とし、スイッチング素子Ｓ1，スイッチング素子Ｓ2，スイッチング素子Ｓ3，及びスイッチング素子Ｓ6をオフ状態とすることで形成される。出力端は電圧源１bの高電圧側と接続され、電圧源１aの電圧Ｅ1と電圧源１bの電圧Ｅ2とが加算された電圧（Ｅ1＋Ｅ2）を出力する。
【００７１】
図４Ｄは出力端から電圧Ｅ1＋Ｅ2＋Ｅ3を出力するときの動作状態Ｄを示している。この動作状態Ｄは、スイッチング素子Ｓ6をオン状態とし、スイッチング素子Ｓ1〜スイッチング素子Ｓ4をオフ状態とすることで形成される。出力端は電圧源１cの高電圧側と接続され、電圧源１aの電圧Ｅ1と電圧源１ｂの電圧Ｅ2と電圧源１cの電圧Ｅ3が加算された電圧（Ｅ1＋Ｅ2＋Ｅ3）を出力する。
【００７２】
動作状態Ａと動作状態Ｂとを交互に繰り返すチョッパ動作によって、デューティー比に応じて定まる電圧０と電圧Ｅ1の平均電圧Ｖ1（図４Ｇ）が形成され、動作状態Ｂと動作状態Ｃとを交互に繰り返すチョッパ動作によって、デューティー比に応じて定まる電圧Ｅ1と電圧Ｅ2の平均電圧Ｖ2（図４Ｇ）が形成され、動作状態Ｃと動作状態Ｄとを交互に繰り返すチョッパ動作によって、デューティー比に応じて定まる電圧Ｅ2と電圧Ｅ3の平均電圧Ｖ3（図４Ｇ）が形成される。
【００７３】
（３段直流チョッパ回路の変換効率）
次に、図５Ａ〜図５Ｅを用いて本発明の３段直流チョッパ回路の変換効率について説明する。図５Ａは直流電圧を変換した後の電圧波形を示し、図５Ｂは１段目のチョッパ回路のチョッパ動作を示し、図５Ｃは２段目のチョッパ回路のチョッパ動作を示し、図５Ｄは３段目のチョッパ回路のチョッパ動作を示し、図５Ｅは１段目，２段目，及び３段目の各段のチョッパ回路で変換された電圧波形を重畳させた電圧波形を示している。
【００７４】
図５Ａは、変換後の電圧波形を正弦波形とし、正弦波の“０”から“π／２”までの１／４周期分について示している。３段直流チョッパ回路は、“０”から“π／２”の周期内を“０”から“θ1”までの区間Δθ1と、“θ1”から“θ2”までのΔθ2の幅の区間と、“θ2”から“π／２”までのΔθ3の幅の区間の３領域に区分し、区間Δθ1では電圧振幅Ｅ1によってチョッパ動作を行い（図５Ｂ）、区間Δθ2では電圧振幅Ｅ2でチョッパ動作を行い（図５Ｃ）、区間Δθ3では電圧振幅Ｅ3でチョッパ動作を行う（図５Ｄ）。なお、Δθ1とΔθ2とΔθ3はΔθ1＋Δθ2＋Δθ3＝π／２の関係を有している。
【００７５】
各段におけるチョッパ回路の変換効率に基づいて、３段直流チョッパ回路の変換効率を説明する。
【００７６】
波高値Ｅ1の電圧源と波高値Ｅ2の電圧源と波高値Ｅ3の電圧源の各出力パワーをそれぞれＷ1，Ｗ2，及びＷ3とし、３段目のチョッパ回路の変換効率をη3とし、２段目のチョッパ回路の変換効率をη2とし、n=W1/W3=W2/W3と仮定すると、３段目のチョッパ回路が動作している時のおよその総合効率ηtotal3、及び２段目のチョッパ回路が動作している時のおよその総合効率ηtotal2はそれぞれ以下の式（６），（７）で表される。
ηtotal3 =(W1+ W2+η3W3)/(W1+W2+W3)=1-(1-η3/(2n+1))    …（６）
ηtotal2 =(W1+ η2W2)/(W1+W2)=1-(1-η2/(n+1))            …（７）
【００７７】
１段目が動作している時のおよその総合効率ηtotal1は、
ηtotal1 =η1             …（８）
となる。ただし、η１は１段目のチョッパ回路の変換効率である。
【００７８】
式（６），（７）は、ｎを増やすことで高効率化されることを示している。式（６）において電源の電力比ｎを増やすことは、１段目および２段目の電圧源の出力パワーＷ1，Ｗ2を３段目の電圧源の出力パワーＷ3よりも大きくすることに相当し、式（７）において、電源の電力比ｎを増やすことは、１段目の電圧源の出力パワーＷ1を２段目の電圧源の出力パワーＷ2よりも大きくすることに相当する。
【００７９】
チョッパ出力を図５Ａ〜図５Ｅに示すように正弦波の正の半波のように制御する場合は、これら３つの総合効率の組み合わせから求まる電力変換効率となる。３つの電源の電力比ｎを最適化することで、式（６）〜式（８）で示した３つの総合効率ηtotal3，ηtotal2，ηtotal1を電力重み付け平均して求まる総合効率は、各段目の変換効率η1，η2，η3のいずれの値よりも大きい値となる。
【００８０】
３つの電圧源の電圧Ｅ1，電圧Ｅ2，及び電圧Ｅ3の和を直流電源の電圧Ｅ0とし、３段のチョッパ動作によって正弦波の正の半波を形成する場合には、１段目のチョッパ回路のスイッチング損失と導通損の合計をＷloss1とし，２段目のチョッパ回路のスイッチング損失と導通損の合計をＷloss2とし、３段目のチョッパ回路のスイッチング損失と導通損の合計をＷloss3とすると、合計の損失はそれぞれ以下の式で一般的に表される。
Ｗloss1＝Ｆ1(θ1,θ2,Ｅ0,Ｅ1,Ｅ2)                  …（９）
Ｗloss2＝Ｆ2(θ1,θ2,Ｅ0,Ｅ1,Ｅ2)                  …（１０）
Ｗloss3＝Ｆ3(θ1,θ2,Ｅ0,Ｅ1,Ｅ2)                  …（１１）
なお、ここでは、θ１，θ2はπ／２周期を３段に区分する際の角度であり、図５Ａ〜図５Ｅ中のθ1，θ2に相当し、Ｆ1、Ｆ2、Ｆ3は、θ1，θ2，Ｅ0，Ｅ1，Ｅ2をパラメータとする関数である。
【００８１】
３段直流チョッパ回路の総合損失Ｗlossは、Ｗloss＝Ｗloss1＋Ｗloss2＋Ｗloss3で表される。
【００８２】
電圧波形において、パラメータθ1，θ2とパラメータＥ0，Ｅ1，Ｅ2との間にはその波形に基づいた関係性があるため、各Ｗloss1，Ｗloss2，Ｗloss3はパラメータθ1，θ2で表すことができる。例えば、電圧波形を正弦波形とした場合には、Ｅ1とθ1との間にはＥ1＝Ｅ0・sinθ1の関係があり、Ｅ2とθ2との間にはＥ2＝Ｅ0・sinθ2の関係があるため、パラメータＥ1、及びパラメータＥ2をそれぞれパラメータθ1とθ2で表すことによって、Ｗloss1，Ｗloss2，Ｗloss3をパラメータθ1，θ2で表すことができる。したがって、総合損失Ｗlossはθ１，θ2をパラメータとし、極小値を与えるθ１，θ2を求めることで、各電圧源の電圧E1、E2、及びE3を求めることができる。総合損失Ｗlossを極小とするパラメータθ１，θ2の算出は、多変数関数における極小、極大の解法や、シミュレーション演算を用いることができる。
【００８３】
本発明のｎ段直流チョッパ回路において、各段のチョッパ回路に印加する電圧源の電圧を設定する手順について図６のフローチャートを用いて説明する。フローチャートでは“Ｓ”の符号で各工程を示している。
【００８４】
工程S1：交流変換によって得る交流波形の周期を、ｎ段直流チョッパ回路の段数ｎの個数で区分し、ｎ区間を仮設定する。例えば、電圧波形が正弦波形である場合には、１／４周期をｎ分割し、０〜π/4の区間内にθ1〜θn-1を仮設定する。θ1〜θn-1は総和損失Ｗlossのパラメータであるため、このパラメータθ1〜θn-1を調整して総和損失Ｗlossが極小となる値を求めることで、総和損失Ｗlossが極小となる直流電源の各電圧源の電圧配分を設定することができる。
【００８５】
工程S2：各区間で印加する電圧源の仮印加電圧を交流波形に基づいて求める。
工程S3：各チョッパ回路の損失Ｗloss1〜 Ｗlossnを仮印加電圧と区間の時間幅に基づいて求める。
【００８６】
工程S4：工程S3で求めた各チョッパ回路の損失Ｗloss1〜 Ｗlossnを加算して総和損失Ｗlossを求める。
工程S5：総和損失Ｗlossが極小となる区間の組み合わせθ1〜θn-1を求める。
【００８７】
工程S6：工程S5で求めたθ1〜θn-1に対応する交流波形上の各電圧を求める。
工程S7：工程S6で求めた各電圧の比率を求め、直流電源の電源電圧と求めた比率から各電圧源の電圧を求めて設定する。
【００８８】
［電力変換装置の概要］
次に、図７を用いて本発明の多段直流チョッパ回路を備えた電力変換装置の概略構成について説明する。図７（ａ）は概略構成を示し、図７（ｂ）は多段直流チョッパ回路の直流出力を示し、図７（ｃ）は折り返し回路により反転された半波出力を示し、図７（ｄ）は折り返し回路の出力を示している。
【００８９】
本発明の電力変換装置４０は、本発明の多段直流チョッパ回路１０と平滑フィルタ２０と折り返し回路３０とにより構成される。
【００９０】
多段直流チョッパ回路１０には、複数の電圧源が直列接続された直流電源１が接続される。直流電源１は複数の電圧源の電圧を多段直流チョッパ回路１０に供給する。
【００９１】
多段直流チョッパ回路１０は、多段構成された複数のチョッパ回路によって、印加された電圧をチョッパ動作によって所定の直流電圧に変換し、半波の直流出力を出力する（図７（ｂ）)。
【００９２】
平滑フィルタ２０は、多段直流チョッパ回路１０の直流出力からリプル成分等を除去した直流出力を出力する（図７（ｂ））。平滑フィルタ２０は、例えば、ＬＣフィルタを用いて構成することができる。
【００９３】
折り返し回路３０は、平滑フィルタ２０の直流出力の半波を交互に反転させ（図７（ｃ））、反転させなかった半波と合わせることによって交流出力を出力する（図７（ｄ））。
【００９４】
本発明の電力変換装置４０は、多段直流チョッパ回路１０の半波出力を平滑フィルタ２０に通した後、折り返し回路３０で交流出力に変換する。平滑フィルタ２０では、半波の電流が入力側に流入し、同様の波形の電圧が平滑フィルタ２０の入力側の両端に印加される（図７（ｂ））、いわば直流側に配置した構成である。この本発明の直流配置の平滑フィルタに対して、従来のＤＣ／ＡＣインバータでは交流出力側に平滑フィルタが設置された交流配置であり、平滑フィルタには交流の正弦波電流が流れ、交流の電圧が印加される。
【００９５】
本発明の電力変換装置４０は、ＬＣフィルタの電圧電流の１次近似の基本波振幅は半波であることから、この直流配置によって最終出力の交流正弦波振幅の約１／２となる。その結果、インダクタＬの直列抵抗損失は電流振幅の２乗、キャパシタＣの直列等価抵抗による損失も電流振幅の２乗に比例する。これにより、直流側に配置したＬＣフィルタでの損失は、交流側に配置したＬＣフィルタに比べて１／４に低減される。また、直流側配置によるＬＣフィルタの定格容量についても、交流側配置のＬＣフィルタの半分となり、定格容量を低減して小型化が可能となる。
【００９６】
本発明の電力変換装置の回路例を図８〜図１１を用いて説明する。
【００９７】
（２段直流チョッパ回路を備えた電力変換装置の回路例）
図８は２段直流チョッパ回路を備えた電力変換装置の回路例を示し、図９は各部の電圧を示している。
【００９８】
電力変換装置４０Aは、２段直流チョッパ回路１０Aと平滑フィルタ２０と折り返し回路３０とにより構成される。２段直流チョッパ回路１０Aは図１Ａで示した構成であり、逆並列接続されたダイオードを備えたスイッチング素子Ｓ1の下アームと、逆並列接続されたダイオードを備えたスイッチング素子Ｓ2の上アームとを、スイッチング素子Ｓ1のドレインとスイッチング素子Ｓ2のソースとを接続して形成される直列接続のレグを備えたチョッパ回路２aと、逆並列接続されたダイオードを備えたスイッチング素子Ｓ3の下アームとをスイッチング素子Ｓ3のドレインとスイッチング素子Ｓ4のソースとを接続して形成される直列接続のレグを備えたチョッパ回路２bとが２段に接続されて構成される。
【００９９】
チョッパ回路２aにおいて、スイッチング素子Ｓ1のソースには電圧源１aの低電圧側が接続され、スイッチング素子Ｓ2のドレインには電圧源１aと電圧源１bの接続端が接続される。
【０１００】
チョッパ回路２aとチョッパ回路２bとの接続は、チョッパ回路２aの出力端３aをチョッパ回路２bのスイッチング素子Ｓ3のソース側に接続することで行われる。また、チョッパ回路２bにおいて、スイッチング素子Ｓ4のソースには電圧源１bの高電圧側が接続される。
【０１０１】
平滑フィルタ２０はＬＣフィルタで構成され、チョッパ回路２bの出力端にインダクタＬ1が直列接続され、キャパシタＣ0が並列接続されて形成される。
【０１０２】
折り返し回路３０は、逆並列接続されたダイオードを備えたスイッチング素子Ｓ5の下アームと、逆並列接続されたダイオードを備えたスイッチング素子Ｓ6の上アームとを、スイッチング素子Ｓ5のドレインとスイッチング素子Ｓ6のソースとを接続して形成される直列接続のレグと、逆並列接続されたダイオードを備えたスイッチング素子Ｓ7の下アームと、逆並列接続されたダイオードを備えたスイッチング素子Ｓ8の上アームとを、スイッチング素子Ｓ7のドレインとスイッチング素子Ｓ8のソースとを接続して形成される直列接続のレグとを、両レグの中性点間を負荷で接続したフルブリッジで構成される。
【０１０３】
折り返し回路３０において、スイッチング素子Ｓ6，Ｓ8のドレインには平滑フィルタ２０の高電圧側が接続され、スイッチング素子Ｓ5，Ｓ7のソースには平滑フィルタ２０の低電圧側が接続される。
【０１０４】
折り返し回路３０において、スイッチング素子Ｓ6とスイッチング素子Ｓ7、及びスイッチング素子Ｓ5とスイッチング素子Ｓ8をペアとし、各ペアを交互にオン状態とオフ状態で切り替えることによって負荷の電流方向を切り替え、負荷に対して交流電流を供給し、負荷の両端に交流電圧を印加する。
【０１０５】
負荷の電流方向と印加電圧の向きは、負荷が純抵抗の場合の動作モードと負荷が誘導負荷である場合の動作モードで異なる。
【０１０６】
例えば、負荷が純抵抗であるときには、折り返し回路30において、スイッチング素子Ｓ6とスイッチング素子Ｓ7をオン状態とし、スイッチング素子Ｓ5とスイッチング素子Ｓ8をオフ状態とした場合には、負荷には図中の左方から右方に向かって電流が流れ、スイッチング素子Ｓ5とスイッチング素子Ｓ8をオン状態とし、スイッチング素子Ｓ6とスイッチング素子Ｓ7をオフ状態とした場合には、負荷には図中の右方から左方に向かって電流が流れる。図８は、右方から左方に向かって電流が流れる状態を示している。
【０１０７】
また、負荷が誘導負荷であるときは、スイッチング素子と逆並列接続されたダイオードを通る、電圧が正方向で電流が負方向となる動作モードと、あるいは電圧が負方向で電流が正方向となる動作モードで動作する。
【０１０８】
上記したスイッチング素子Ｓ5〜スイッチング素子Ｓ8のオンオフ状態を交互に切り替えることによって、負荷には交流電圧Ｖacが印加される。
【０１０９】
チョッパ回路２aにおいて、電圧源１aの電圧Ｅ1が印加され、スイッチング素子Ｓ1,Ｓ2をチョッパ動作させることによって電圧Ｅ1は直流変換された直流電圧Ｖdc1（図９（ｂ））が出力される。一方、チョッパ回路２bにおいて、電圧源１bの電圧Ｅ2が印加され、スイッチング素子Ｓ3,Ｓ4をチョッパ動作させることによって電圧Ｅ2は直流変換された直流電圧Ｖdc2（図９（ａ））が形成される。この直流電圧Ｖdc2は、電圧Ｅ1がベース電圧として重畳されている。チョッパ回路２bの出力端の電圧は、Ｖdc1とＶdc2とが重畳された直流電圧Ｖdc（＝Ｖdc1＋Ｖdc2）である（図９（ｃ））。
【０１１０】
平滑フィルタ２０の出力電圧は直流電圧Ｖdcを平滑した直流の正の半波出力である（図９（ｄ））。折り返し回路３０は、この半波出力を交互に反転させ（図９（ｅ）、図９（ｆ））、これらの半波を合わせた交流電圧を形成する（図９（ｇ））。
【０１１１】
（３段直流チョッパ回路を備えた電力変換装置の回路例）
図１０は３段直流チョッパ回路を備えた電力変換装置の回路例を示している。
電力変換装置４０Bは、３段直流チョッパ回路１０Aと平滑フィルタ２０と折り返し回路３０とにより構成される。３段直流チョッパ回路１０Bは図１Ｂで示した構成であり、２段直流チョッパ回路１０Aの構成のチョッパ回路２a及びチョッパ回路２bに、スイッチング素子Ｓ5、Ｓ6のチョッパ回路２cを接続した３段構成である。なお、チョッパ回路2a及びチョッパ回路２bの構成は電力変換装置４０Aで説明した構成と同様であるため、ここでの説明は省略する。
【０１１２】
チョッパ回路２cは、逆並列接続されたダイオードを備えたスイッチング素子Ｓ5の下アームと、逆並列接続されたダイオードを備えたスイッチング素子Ｓ6の上アームとを、スイッチング素子Ｓ5のドレインとスイッチング素子Ｓ6のソースとを直列接続したレグで構成される。
【０１１３】
チョッパ回路２bとチョッパ回路２cとの接続は、チョッパ回路２bの出力端３bをチョッパ回路２cのスイッチング素子Ｓ5のソース側に接続することで行われる。また、チョッパ回路２cにおいて、スイッチング素子Ｓ6のソースには電圧源１cの高電圧側が接続される。
【０１１４】
平滑フィルタ２０はＬＣフィルタで構成され、チョッパ回路２cの出力端にインダクタＬ1が直列接続され、キャパシタＣ0が並列接続されて形成される。
【０１１５】
折り返し回路３０は、電力変換装置４０Aが備える折り返し回路と同様であり、逆並列接続されたダイオードを備えたスイッチング素子Ｓ7の下アームと、逆並列接続されたダイオードを備えたスイッチング素子Ｓ8の上アームとを、スイッチング素子Ｓ7のドレインとスイッチング素子Ｓ8のソースとを接続して形成される直列接続のレグと、逆並列接続されたダイオードを備えたスイッチング素子Ｓ9の下アームと、逆並列接続されたダイオードを備えたスイッチング素子Ｓ10の上アームとを、スイッチング素子Ｓ9のドレインとスイッチング素子Ｓ10のソースとを接続して形成される直列接続のレグとを、両レグの中性点間を負荷で接続したフルブリッジで構成される。
【０１１６】
折り返し回路３０において、スイッチング素子Ｓ8，Ｓ10のドレインには平滑フィルタ２０の高電圧側が接続され、スイッチング素子Ｓ7，Ｓ10のソースには平滑フィルタ２０の低電圧側が接続される。
【０１１７】
折り返し回路３０は、電力変換装置４０Aが備える折り返し回路と同様の動作によって、スイッチング素子Ｓ5〜スイッチング素子Ｓ8のオンオフ状態を交互に切り替え、負荷に交流電圧Ｖacを印加する。
【０１１８】
チョッパ回路２aにおいて、電圧源１aの電圧Ｅ1が印加され、スイッチング素子Ｓ1,Ｓ2をチョッパ動作させることによって電圧Ｅ1は直流変換された直流電圧Ｖdc1が出力され、チョッパ回路２bにおいて、電圧源１bの電圧Ｅ2が印加され、スイッチング素子Ｓ3,Ｓ4をチョッパ動作させることによって電圧Ｅ2は直流変換された直流電圧Ｖdc2が形成され、チョッパ回路２cにおいて、電圧源１cの電圧Ｅ3が印加され、スイッチング素子Ｓ5,Ｓ6をチョッパ動作させることによって電圧Ｅ3は直流変換された直流電圧Ｖdc3が形成される。直流電圧Ｖdc2は電圧Ｅ1がベース電圧として重畳され、直流電圧Ｖdc3は電圧Ｅ1＋Ｅ2がベース電圧として重畳される。チョッパ回路２cの出力端の電圧は、Ｖdc1とＶdc2とＶdc3が重畳された直流電圧Ｖdc（＝Ｖdc1＋Ｖdc2＋Ｖdc3）である。
【０１１９】
平滑フィルタ２０は直流電圧Ｖdcを平滑した直流の正の半波出力を出力し、折り返し回路３０は、この半波出力を交互に反転させ、これらの半波を合わせた交流電圧を出力する。
【０１２０】
（ｎ段直流チョッパ回路を備えた電力変換装置の回路例）
図１１はｎ段直流チョッパ回路を備えた電力変換装置の回路例を示している。
電力変換装置４０Cは、ｎ段直流チョッパ回路１０Cと平滑フィルタ２０と折り返し回路３０とにより構成される。n段直流チョッパ回路１０Cは図１Ｃで示した構成である。
【０１２１】
チョッパ回路２a、チョッパ回路２b、チョッパ回路２cは、前記した電力変換装置４０A、電力変換装置４０Bの構成と同様であるため、ここではｋ段目のチョッパ回路2k及びｎ段目のチョッパ回路２nについて説明する。
【０１２２】
ｋ段目のチョッパ回路２kは、逆並列接続されたダイオードを備えたスイッチング素子Ｓ2k-1の下アームと、逆並列接続されたダイオードを備えたスイッチング素子Ｓ2kの上アームとを、スイッチング素子Ｓ2k-1のドレインとスイッチング素子Ｓ2kのソースとを直列接続したレグで構成される。
【０１２３】
（ｋ−１）段目のチョッパ回路２k-1とｋ段目のチョッパ回路２kとの接続は、チョッパ回路２k-1の出力端をチョッパ回路２kのスイッチング素子Ｓ2k-1のソース側に接続することで行われる。また、チョッパ回路２kのスイッチング素子Ｓ2kのソースには電圧源１kの高電圧側が接続される。
【０１２４】
最上段のｎ段目のチョッパ回路２nは、逆並列接続されたダイオードを備えたスイッチング素子Ｓ2n-1の下アームと、逆並列接続されたダイオードを備えたスイッチング素子Ｓ2nの上アームとを、スイッチング素子Ｓ2n-1のドレインとスイッチング素子Ｓ2nのソースとを直列接続したレグで構成される。
【０１２５】
（ｎ−１）段目のチョッパ回路２n-1とｎ段目のチョッパ回路２nとの接続は、チョッパ回路２n-1の出力端をチョッパ回路２nのスイッチング素子Ｓ2n-1のソース側に接続することで行われる。また、チョッパ回路２nのスイッチング素子Ｓ2nのソースには電圧源１nの高電圧側が接続される。
【０１２６】
平滑フィルタ２０はＬＣフィルタで構成され、チョッパ回路２nの出力端にインダクタＬ1が直列接続され、キャパシタＣ0が並列接続されて形成される。
【０１２７】
折り返し回路３０は、電力変換装置４０A、電力変換装置４０Bが備える折り返し回路と同様であり、逆並列接続されたダイオードを備えたスイッチング素子Ｓ2n+1の下アームと、逆並列接続されたダイオードを備えたスイッチング素子Ｓ2n+2の上アームとを、スイッチング素子Ｓ2n+1のドレインとスイッチング素子Ｓ2n+2のソースとを接続して形成される直列接続のレグと、逆並列接続されたダイオードを備えたスイッチング素子Ｓ2n+3の下アームと、逆並列接続されたダイオードを備えたスイッチング素子Ｓ2n+4の上アームとを、スイッチング素子Ｓ2n+3のドレインとスイッチング素子Ｓ2n+4のソースとを接続して形成される直列接続のレグとを、両レグの中性点間を負荷で接続したフルブリッジで構成される。
【０１２８】
折り返し回路３０において、スイッチング素子Ｓ2n+2，Ｓ2n+4のドレインには平滑フィルタ２０の高電圧側が接続され、スイッチング素子Ｓ2n+1，Ｓ2n+3のソースには平滑フィルタ２０の低電圧側が接続される。
【０１２９】
折り返し回路３０は、電力変換装置４０A、４０Bが備える折り返し回路と同様の動作によって、スイッチング素子Ｓ2n+1〜スイッチング素子Ｓ2n+4のオンオフ状態を交互に切り替え、負荷に交流電圧Ｖacを印加する。
【０１３０】
チョッパ回路２kにおいて、電圧源１kの電圧Ｅkが印加され、スイッチング素子Ｓ2k-1,Ｓ2kをチョッパ動作させることによって電圧Ｅkは直流変換された直流電圧Ｖdckが形成される。最上段のチョッパ回路２nにおいて、電圧源１nの電圧Ｅnが印加され、スイッチング素子Ｓ2n-1,Ｓ2nをチョッパ動作させることによって電圧Ｅnは直流変換された直流電圧Ｖdcnが形成される。
【０１３１】
直流電圧Ｖdckは電圧Ｅ1＋Ｅ2＋…＋Ｅ2k-1がベース電圧として重畳され、直流電圧Ｖdcnは電圧Ｅ1＋Ｅ2＋…＋Ｅ2n-1がベース電圧として重畳される。
【０１３２】
チョッパ回路２nの出力端の電圧は、Ｖdc1〜Ｖdcn-1が重畳された直流電圧Ｖdc（＝Ｖdc1＋Ｖdc2＋…＋Ｖdck＋…＋Ｖdcn-1）である。
【０１３３】
平滑フィルタ２０は直流電圧Ｖdcnを平滑した直流の正の半波出力を出力し、折り返し回路３０は、この半波出力を交互に反転させ、これらの半波を合わせた交流電圧を出力する。
【０１３４】
上記した構成において、図面ではスイッチング素子としてＭＯＳＦＥＴの例を示しているが、スイッチング素子は、ＭＯＳＦＥＴに限らず、ＩＧＢＴ、ＪＦＥＴ、ＳＩＴ、ＨＥＭＴなどの半導体デバイスを用いることができる。また、半導体デバイスを構成する半導体材料として、Ｓｉ、ＳｉＣ、ＧａＮ、酸化ガリウム、ダイヤモンド等を適用することができる。
【０１３５】
なお、本発明は前記各実施の形態に限定されるものではない。本発明の趣旨に基づいて種々変形することが可能であり、これらを本発明の範囲から排除するものではない。
【産業上の利用可能性】
【０１３６】
本発明の多段直流チョッパ回路、及び電力変換装置は、バッテリー、太陽電池、燃料電池や整流後の直流電圧から単相商用交流電圧を生成する用途に適用することができる。【０１３７】
この出願は、２０１７年６月２８日に出願された日本出願特願２０１７−１２６０４４を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【符号の説明】
【０１３８】
１  直流電
１a、１b、１c、１k-1、１k、１n-1、１n    電圧源
１a    ２段直流チョッパ回路
２a，２b，…，２k，２k-1，２n-1，２n    チョッパ回路
３a，３b，３c，３k，３n-1，３n    出力端
１０    多段直流チョッパ回路
１０A      ２段直流チョッパ回路
１０B        ３段直流チョッパ回路
１０C        ｎ段直流チョッパ回路
１１a，１１b，１１c，１１k，１１n    レグ
２０    平滑フィルタ
３０    折り返し回路
４０，４０A，４０B，４０C    電力変換装置
Ｓ1-Ｓ10  スイッチング素子
Ｓ2k-1，Ｓ2k，Ｓ2n-1，Ｓ2n，Ｓ2n+1〜Ｓ2n+4      スイッチング素子
【図１Ａ】
2019004015.tif 000003
【図１Ｂ】
2019004015.tif 000004
【図１Ｃ】
2019004015.tif 000005
【図２Ａ】
2019004015.tif 000006
【図２Ｂ】
2019004015.tif 000007
【図２Ｃ】
2019004015.tif 000008
【図２Ｄ】
2019004015.tif 000009
【図２Ｅ】
2019004015.tif 000010
【図２Ｆ】
2019004015.tif 000011
【図３Ａ】
2019004015.tif 000012
【図３Ｂ】
2019004015.tif 000013
【図３Ｃ】
2019004015.tif 000014
【図３Ｄ】
2019004015.tif 000015
【図４Ａ】
2019004015.tif 000016
【図４Ｂ】
2019004015.tif 000017
【図４Ｃ】
2019004015.tif 000018
【図４Ｄ】
2019004015.tif 000019
【図４Ｅ】
2019004015.tif 000020
【図４Ｆ】
2019004015.tif 000021
【図４Ｇ】
2019004015.tif 000022
【図５Ａ】
2019004015.tif 000023
【図５Ｂ】
2019004015.tif 000024
【図５Ｃ】
2019004015.tif 000025
【図５Ｄ】
2019004015.tif 000026
【図５Ｅ】
2019004015.tif 000027
【図６】
2019004015.tif 000028
【図７】
2019004015.tif 000029
【図８】
2019004015.tif 000030
【図９】
2019004015.tif 000031
【図１０】
2019004015.tif 000032
【図１１】
2019004015.tif 000033
【国際調査報告】
2019004015.tif 000034
2019004015.tif 000035
2019004015.tif 000036
2019004015.tif 000037