(57)【要約】  回路全体の小型化を図り得るＡＣ−ＡＣコンバータ回路を提供する。  ＡＣ−ＡＣコンバータ回路（１００）は、交流電圧（Ｖ１２）を別の交流電圧（Ｖ２２）に変換するＡＣ−ＡＣコンバータ回路である。整流回路（１６）は、交流電圧（Ｖ１２）を整流する。インバータ回路（２２）は、別の交流電圧（Ｖ２２）を生成する。Ｚソース回路（２０）は、整流回路（１６）とインバータ回路（２２）の間に設けられている。
2019073904.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を別の交流電圧に変換するＡＣ−ＡＣコンバータ回路であって、  前記交流電圧を整流する整流回路と、前記別の交流電圧を生成するインバータ回路と、の間にＺソース回路が設けられていることを特徴とするＡＣ−ＡＣコンバータ回路。
【請求項２】
前記整流回路と、前記Ｚソース回路と、の間に降圧回路が設けられていることを特徴とする請求項１に記載のＡＣ−ＡＣコンバータ回路。
【請求項３】
前記Ｚソース回路に代えて、Ｔソース回路またはΓソース回路が前記整流回路と前記インバータ回路との間に設けられていることを特徴とする請求項１または２に記載のＡＣ−ＡＣコンバータ回路。
【請求項４】
前記インバータ回路は、互いに直列接続された第１スイッチング素子および第２スイッチング素子を含み、  前記別の交流電圧を生成するために前記第１スイッチング素子がオンしているとき、前記第２スイッチング素子がオンする期間が設けられていることを特徴とする請求項１から３のいずれかに記載のＡＣ−ＡＣコンバータ回路。
【請求項５】
前記降圧回路と前記インバータ回路とを制御する制御回路を含み、  前記降圧回路は、降圧回路用スイッチング素子を含み、  前記インバータ回路は、インバータ回路用スイッチング素子を含み、  前記制御回路は、  前記降圧回路用スイッチング素子がオンであり、前記インバータ回路用スイッチング素子がオフである第１の動作モードと、  前記降圧回路用スイッチング素子がオフであり、前記インバータ回路用スイッチング素子がオフである第２の動作モードと、  前記インバータ回路用スイッチング素子がオンである第３の動作モードと、を使用して制御を行うことを特徴とする、請求項２に記載のＡＣ−ＡＣコンバータ回路。
【請求項６】
前記制御回路は、  入力電圧をｖＧ、キャパシタ電圧をｖｃ、平均出力電圧をｖＰＮ、変調率をｍ＝｜ｖＧ｜／ｖＰＮ、としたとき、  昇降圧動作時の第１の動作モードのデューティＤＡ、ＢＢ、第１のパラメータＭ、第２のパラメータｃｏｓφが以下の式を満足するように制御を行うことを特徴とする、請求項５に記載のＡＣ−ＡＣコンバータ回路。  Ｍ＜２／√３、  ｃｏｓφ＜１、  ＤＡ、ＢＢ≧６Ｍ・ｃｏｓφ／（４−３Ｍ・ｃｏｓφ）・（ｖｃ／ＶＧ）２・ｍ
【請求項７】
前記制御回路は、  前記昇降圧動作時の第１の動作モードのデューティＤＡ、ＢＢが以下の式を満足するように制御を行うことを特徴とする、請求項６に記載のＡＣ−ＡＣコンバータ回路。  ＤＡ、ＢＢ＝６Ｍ・ｃｏｓφ／（４−３Ｍ・ｃｏｓφ）・（ｖｃ／ＶＧ）２・ｍ
【請求項８】
スッチング信号のＰＷＭキャリア波形は時間軸に対して非対称である、請求項６または７に記載のＡＣ−ＡＣコンバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、交流電源からの電力を交流電力に変換するＡＣ−ＡＣコンバータ回路に関する。
【背景技術】
【０００２】  直流電源から３相交流電力を出力するインバータが知られている。例えば、特許文献１には、インピーダンスソース回路と３相インバータを組み合わせた電力変換回路が記載されている。特許文献１に記載の電力変換回路は、二次電池（充電池）からの直流電力を、インピーダンスソース回路を介して３相インバータに入力して交流電力を生成する。特に、この電力変換回路は、ノーマリオン型のトランジスタをスイッチング素子として用いている。また、特許文献２には、電源と、主変換器回路と、インピーダンスネットワークとを含む電力変換器が記載されている。この電力変換器では、インピーダンスネットワークは電源と主変換器回路とに結合されており、主変換器回路は負荷に結合されている。このインピーダンスネットワークは主変換器回路が降圧変換と昇圧変換の両方を行うように構成されている。ただし、これらの技術にはＰＦＣ（Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）の機能もった技術が存在していない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１１９１７４号公報
【特許文献２】米国特許第７１３０２０５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】  本発明者らは、交流電源からの電力を交流電力に変換するＡＣ−ＡＣコンバータ回路について検討し以下の認識を得た。  三相交流電力によって駆動されるモータを単相交流電源で駆動するためにＡＣ−ＡＣコンバータ回路を用いることが考えられる。ＡＣ−ＡＣコンバータ回路は、交流電源からの電力を直流電力に変換する整流回路と、整流された直流電力を所望の仕様の交流電力に変換するＤＣ−ＡＣ変換回路とを含んで構成することが考えられる。【０００５】  しかし、特に単相交流電圧から整流された整流電圧は大きな脈動を含んでいる。このため整流回路は整流電圧を平滑するために大容量の平滑コンデンサを用いたＰＦＣ回路を備えることが多い。コンデンサは容量や耐圧が大きくなるにつれてそのサイズが大きくなることが考えられる。大容量のコンデンサを搭載するとＡＣ−ＡＣコンバータ回路全体が大型化するという問題がある。さらに、大容量のコンデンサをもつ整流回路は、電源電流に高調波を多く含む電流が流れる問題があった。  このことから、本発明者らは、ＡＣ−ＡＣコンバータ回路には回路全体を小型化し、電源電流の高調波を少なくする観点から改善すべき課題があることを認識した。  このような課題は、単相−三相のＡＣ−ＡＣコンバータ回路に限られず、他の種類のＡＣ−ＡＣコンバータ回路についても生じうる。【０００６】  本発明は、こうした課題に鑑みてなされたものであり、その目的は、回路全体の小型化を図り得るＡＣ−ＡＣコンバータ回路を提供することにある。
【課題を解決するための手段】
【０００７】  上記課題を解決するために、本発明のある態様のＡＣ−ＡＣコンバータ回路は、交流電圧を別の交流電圧に変換するＡＣ−ＡＣコンバータ回路であって、交流電圧を整流する整流回路と、別の交流電圧を生成するインバータ回路と、の間にＺソース回路が設けられている。【０００８】  なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を方法、装置、プログラム、プログラムを記録した一時的なまたは一時的でない記憶媒体、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【０００９】  本発明によれば、回路全体の小型化を図り得るＡＣ−ＡＣコンバータ回路を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態に係るＡＣ−ＡＣコンバータ回路の一例を示す回路図である。
【図２】比較例に係るＡＣ−ＡＣコンバータ回路を示す回路図である。
【図３】図２のＡＣ−ＡＣコンバータ回路の動作を説明するための回路図である。
【図４】図３の回路の電圧および電流の波形を示す波形図である。
【図５】図３の回路の入力電流の高次高調波を示すグラフである。
【図６】図２のＡＣ−ＡＣコンバータ回路の動作を説明するための別の回路図である。
【図７】図２のＡＣ−ＡＣコンバータ回路の動作を説明するためのさらに別の回路図である。
【図８】図１のＡＣ−ＡＣコンバータ回路の等価回路の一例を示す回路図である。
【図９】図１のＡＣ−ＡＣコンバータ回路の整流電圧と、スイッチング素子のスイッチングの様子の一例を示すタイミングチャートである。
【図１０】図１のＡＣ−ＡＣコンバータ回路の制御回路の一例を示すブロック図である。
【図１１】図１のＡＣ−ＡＣコンバータ回路の降圧動作時の各スイッチング素子の動作の一例を示すタイミングチャートである。
【図１２】図１のＡＣ−ＡＣコンバータ回路の昇圧動作時の各スイッチング素子の動作の一例を示すタイミングチャートである。
【図１３】第１変形例に係るＴソース回路とΓソース回路の一例を示す回路図である。図１３（ａ）はＴソース回路の一例を示し、図１３（ｂ）はΓソース回路の一例を示す。
【図１４】アクティブモードにあるときの等価回路８０を示す。
【図１５】降圧モードにあるときの等価回路８０を示す。
【図１６】昇圧モードにあるときの等価回路８０を示す。
【図１７】降圧動作と昇圧動作とを用いて制御を行ったときの、入力電流ｉＧとインダクタ電流ｉＬを示す。
【図１８】動作モードの一例を示す。図１８（ａ）は、ｋ＝ｋ１＜１のときの動作モードを示す。図１８（ｂ）は、ｋ＝ｋ２＞１のときの動作モードを示す。
【図１９】インダクタ電流ｉＬを最小にする制御を実行した結果を示す。
【図２０】比較例に係るコンバータのキャリア信号およびＵ相電圧波形を示す。図２０（ａ）は、比較例に係るコンバータのキャリア信号を示す。図２０（ｂ）は、比較例に係るコンバータのＵ相電圧波形を示す。
【図２１】方法１に係るコンバータのキャリア信号およびＵ相電圧波形を示す。図２１（ａ）は、方法１に係るコンバータのキャリア信号を示す。図２１（ｂ）は、方法１に係るコンバータのＵ相電圧波形を示す。
【図２２】方法２に係るコンバータのキャリア信号およびＵ相電圧波形を示す。図２２（ａ）は、方法２に係るコンバータのキャリア信号を示す。図２２（ｂ）は、方法２に係るコンバータのＵ相電圧波形を示す。
【発明を実施するための形態】
【００１１】  以下の実施の形態では、同一の構成要素に同一の符号を付し、重複する説明を省略する。また、各図面では、説明の便宜のため、構成要素の一部を適宜省略する。
【００１２】［実施形態］  図１は、本発明の実施形態に係るＡＣ−ＡＣコンバータ回路１００の一例を示す回路図である。ＡＣ−ＡＣコンバータ回路１００は、単相電源１２からの電力に基づき三相電力を生成する電力変換装置として機能する。一例として、ＡＣ−ＡＣコンバータ回路１００は、ポンプ、コンプレッサ、船や飛行機の電動アクチュエータ、ロボットアームなど多様な装置を駆動するために使用することができる。ＡＣ−ＡＣコンバータ回路１００は、フィルタ１４と、整流回路１６と、降圧回路１８と、Ｚソース回路２０と、三相のインバータ回路２２と、制御回路２４と、を含んでいる。本明細書において、単相電源１２から三相電力の出力に向かう電力の流れに沿って、上流側を前段または入力と、下流側を後段または出力と表記することがある。
【００１３】  単相電源１２は、例えば商用電源や発電機であってもよい。単相電源１２は第１端１２ｂと第２端１２ｃに交流電圧Ｖ１２を出力している。フィルタ１４は、単相電源１２と整流回路１６の間に接続され、ＥＭＩフィルタとして機能する。フィルタ１４は、インダクタＬ３と、コンデンサＣ３と、を含んでいる。インダクタＬ３の入力端は単相電源１２の第１端１２ｂに接続され、インダクタＬ３の出力端は整流回路１６の入力端に接続される。コンデンサＣ３の一端はインダクタＬ３の出力端に接続され、コンデンサＣ３の他端は単相電源１２の第２端１２ｃに接続される。
【００１４】  整流回路１６は、フィルタ１４の後段に接続される。整流回路１６は、ブリッジ接続された４つのダイオードＤ１〜Ｄ４を含んでいる。整流回路１６の入力端１６ｂ、１６ｃに、単相電源１２からの交流電圧Ｖ１２がフィルタ１４を介して入力される。整流回路１６は、単相電源１２からの交流電圧Ｖ１２を全波整流して整流電圧Ｖ１６を生成する。整流回路１６は、プラス側の出力端１６ｐとマイナス側の出力端１６ｍの間に整流電圧Ｖ１６を出力する。整流電圧１６ｖの波形は、大きなピークとディップとを含む脈動波形である。
【００１５】  降圧回路１８は、整流回路１６の後段に接続される。降圧回路１８は、整流回路１６からの整流電圧Ｖ１６を降圧して降圧電圧Ｖ１８を生成する。降圧回路１８は、スイッチング素子Ｔ７と、スイッチング素子Ｔ７の出力側に接続されるダイオードＤ５とを含む。スイッチング素子Ｔ７は公知の様々な素子であってもよい。この例では、スイッチング素子Ｔ７はｎ型ＭＯＳＦＥＴである。スイッチング素子Ｔ７のドレインは整流回路１６のプラス側の出力端１６ｐに接続され、スイッチング素子Ｔ７のソースは降圧回路１８のプラス側の出力端１８ｐに接続され、スイッチング素子Ｔ７のゲートは制御回路２４に接続される。ダイオードＤ５のカソードは出力端１８ｐに接続され、ダイオードＤ５のアノード１８ｍは整流回路１６の出力端１６ｍに接続される。
【００１６】  Ｚソース回路２０は、降圧回路１８の後段に接続される。Ｚソース回路２０は、降圧回路１８からの降圧電圧Ｖ１８に基づきインバータ回路２２に供給する供給電圧Ｖ２０を生成する。Ｚソース回路２０は、インバータ回路２２のスイッチング動作と降圧回路のスイッチング動作とに応じて、整流電圧Ｖ１６から供給電圧Ｖ２０を生成する。Ｚソース回路２０は、プラス側の出力端２０ｐとマイナス側の出力端２０ｍの間に供給電圧Ｖ２０を出力する。Ｚソース回路２０の構成については後述する。
【００１７】  インバータ回路２２は、Ｚソース回路２０の後段に接続される。インバータ回路２２は、Ｚソース回路２０からの供給電圧Ｖ２０に基づき交流電圧Ｖ２２を生成する。この例では、インバータ回路２２は３相インバータ回路である。交流電圧Ｖ２２はＸ相の電圧Ｖｏｘ、Ｙ相の電圧Ｖｏｙ、Ｚ相の電圧Ｖｏｚからなる三相交流電圧である。電圧Ｖｏｘ、Ｖｏｙ、Ｖｏｚそれぞれは、２π／３の位相差で交番する電圧であってもよい。インバータ回路２２からの交流電圧Ｖ２２は、例えばモータ６に供給される。インバータ回路２２としては、公知の様々な回路構成を採用することができる。この例では、インバータ回路２２は、６つのスイッチング素子Ｔ１〜Ｔ６を備える。スイッチング素子Ｔ１〜Ｔ６は公知の様々な素子であってもよい。この例では、スイッチング素子Ｔ１〜Ｔ６はｎ型ＭＯＳＦＥＴである。
【００１８】  スイッチング素子Ｔ１、Ｔ２は互いに直列接続されＸ相アームを構成する。スイッチング素子Ｔ３、Ｔ４は互いに直列接続されＹ相アームを構成する。スイッチング素子Ｔ５、Ｔ６は互いに直列接続されＺ相アームを構成する。スイッチング素子Ｔ１、Ｔ３、Ｔ５それぞれは、その各ドレインがＺソース回路２０のプラス側の出力端２０ｐに接続され、上スイッチング素子として機能する。スイッチング素子Ｔ２、Ｔ４、Ｔ６それぞれは、その各ソースがＺソース回路２０のマイナス側の出力端２０ｍに接続され、下スイッチング素子として機能する。スイッチング素子Ｔ１、Ｔ３、Ｔ５の各ソースは、スイッチング素子Ｔ２、Ｔ４、Ｔ６の各ドレインに接続され、各接続点Ｘｃ、Ｙｃ、Ｚｃから電圧Ｖｏｘ、Ｖｏｙ、Ｖｏｚを出力する。スイッチング素子Ｔ１〜Ｔ６の各ゲートは制御回路２４に接続されている。インバータ回路２２は、制御回路２４によりスイッチング素子Ｔ１〜Ｔ６のオン／オフが制御される。
【００１９】  制御回路２４は、スイッチング素子Ｔ７のゲート電圧を制御することにより供給電圧Ｖ２０を制御する。特に、制御回路２４は、スイッチング素子Ｔ７のオン状態のデューティ比を大きくすることにより供給電圧Ｖ２０を高く制御し、デューティ比を小さくすることにより供給電圧Ｖ２０を低く制御することができる。制御回路２４は、スイッチング素子Ｔ１〜Ｔ６のオン／オフを制御することにより、インバータ回路２２からの交流電圧Ｖ２２を制御する。特に、制御回路２４は、スイッチング素子Ｔ１〜Ｔ６のゲート電圧を制御することによりインバータ回路２２の各アームからの電圧Ｖｏｘ、Ｖｏｙ、Ｖｏｚを制御することができる。制御回路２４の構成については後述する。
【００２０】  ここで、実施の形態に係るＡＣ−ＡＣコンバータ回路１００の動作を説明する前に、本発明に至る過程で案出された比較例に係るＡＣ−ＡＣコンバータ回路２００の動作を説明する。図２は、比較例に係るＡＣ−ＡＣコンバータ回路２００を示す回路図である。比較例に係るＡＣ−ＡＣコンバータ回路２００は、実施の形態に係るＡＣ−ＡＣコンバータ回路１００に対して、Ｚソース回路２０を削除し、ＰＦＣ回路２１８と、平滑コンデンサＣ８と、を付加した構成を有する。重複する説明を省き、主にＰＦＣ回路２１８および平滑コンデンサＣ８の動作を説明する。
【００２１】  ＡＣ−ＡＣコンバータ回路２００は、図２に示すように、フィルタ１４と、整流回路１６と、降圧回路１８と、ＰＦＣ回路２１８と、平滑コンデンサＣ８と、インバータ回路２２と、制御回路２４と、を含んでいる。フィルタ１４と、整流回路１６と、降圧回路１８と、インバータ回路２２と、はＡＣ−ＡＣコンバータ回路１００と同様であり説明を省く。
【００２２】  図３はＡＣ−ＡＣコンバータ回路２００の動作を説明するための回路図である。図３は降圧回路１８と、ＰＦＣ回路２１８とを備えない回路を示している。図４は、図３の回路の電圧および電流の波形を示す波形図である（http://seppotl.web.fc2.com/zht03/acdc.html）。図４は、整流電圧Ｖ１６と、平滑電圧Ｖ８と、入力電流Ｉｐとを示している。図４の横軸は時間である。図４の縦軸は電圧と電流の大きさを示す。整流電圧Ｖ１６は、平滑前の波形であり、単相交流を全波整流しただけの脈動波形を示す。平滑電圧Ｖ８は、平滑後の波形であり、脈動が低減された波形を示す。平滑電圧Ｖ８は、図４に示すように、リップル電圧Ｖｒを含んでいる。
【００２３】  入力電流Ｉｐは、図４に示すように、整流電圧Ｖ１６が平滑電圧Ｖ８を超えるタイミングでのみ流れるため、急激に上昇し、急激に低下する波形となり、電流が流れない期間も長くなる。この場合、入力電流Ｉｐの力率が低く、力率を改善することが求められている。図５は、図４の入力電流Ｉｐを周波数分析して得た高調波を示すグラフである（http://www.jeea.or.jp/course/contents/01130/）。図５の横軸は高調波の次数を示す。図５の縦軸は、基本波（１次と表示）の振幅を１００％として各高調波の振幅を比率で示している。図５に示すように入力電流Ｉｐは高次高調波を多く含む。高次高調波は不要輻射の原因になるため、抑制されることが望ましい。
【００２４】  力率を改善して高次高調波を抑制するために、ＡＣ−ＡＣコンバータ回路２００は、ＰＦＣ回路２１８を備えている。ＰＦＣ回路２１８は、入力電流の流れる時間を制御して力率を改善する回路として機能する。ＰＦＣ回路２１８は、入力電流の高調波成分を抑制する。ＰＦＣ回路２１８は、整流回路１６からの整流電圧Ｖ１６を整形して整形電圧を生成する。
【００２５】  平滑コンデンサＣ８は、ＰＦＣ回路２１８の後段に並列に接続される。平滑コンデンサＣ８は、ＰＦＣ回路２１８からの整形電圧を平滑して平滑電圧Ｖ８を生成する。平滑コンデンサＣ８は、充放電電流の大きさに対応する静電容量と、印加電圧に対応する耐圧とを備えることが望ましい。このため、平滑コンデンサＣ８のサイズが大きくなることが多い。
【００２６】  図６は、ＡＣ−ＡＣコンバータ回路２００のＰＦＣ回路２１８の動作を説明する回路図である。図６は、図３の回路にＰＦＣ回路２１８を付加した回路である。ＰＦＣ回路２１８は、インダクタＬ８と、スイッチング素子Ｔ８と、ダイオードＤ８とを含んでいる。スイッチング素子Ｔ８はｎ型ＭＯＳＦＥＴである。インダクタＬ８の入力端は、整流回路１６の出力端１６ｐに接続される。スイッチング素子Ｔ８のドレインはインダクタＬ８の出力端に接続され、スイッチング素子Ｔ８のソースは整流回路１６の出力端１６ｍに接続される。ダイオードＤ８のアノードはインダクタＬ８の出力端に接続され、ダイオードＤ８のカソードは平滑コンデンサＣ８のプラス端に接続されている。ダイオードＤ８は平滑コンデンサＣ８からの逆流を防止可能に接続されている。
【００２７】  ＰＦＣ回路２１８では、インダクタＬ８の作用により、入力電流Ｉｐの急激な上昇が抑制される。スイッチング素子Ｔ８がオンすると、インダクタＬ８の出力端と整流回路１６のマイナス側の出力端１６ｍとが短絡され、その短絡電流がインダクタＬ８に流れる。スイッチング素子Ｔ８がオンからオフに切り替わるとき、インダクタＬ８の作用により、インダクタＬ８の出力端の電圧が上昇して入力電流Ｉｐの急激な低下が抑制される。このように動作することにより、ＰＦＣ回路２１８は、入力電流Ｉｐの力率を改善するとともに入力電流Ｉｐの高調波成分を抑制することができる。
【００２８】  単に、ＰＦＣ回路２１８を備えるだけでは、インバータ回路２２が低出力の場合に、その出力に対するスイッチング損失の割合が相対的に大きくなる可能性がある。そこで、ＡＣ−ＡＣコンバータ回路２００は、整流回路１６の出力側とＰＦＣ回路２１８の入力側の間に降圧回路１８が設けられている。図７は、降圧回路１８を組み合わせたＰＦＣ回路２１８の動作を説明する回路図である。
【００２９】  前述したように、降圧回路１８は、スイッチング素子Ｔ７とダイオード５とを含む。スイッチング素子Ｔ７がオンになると、スイッチング素子Ｔ７を通じて平滑コンデンサＣ８が充電され、平滑電圧Ｖ８は上昇する。スイッチング素子Ｔ７がオフになると、ダイオード５を通じてインダクタＬ８に蓄積された磁気エネルギーに基づく電流が流れる。降圧回路１８は、スイッチング素子Ｔ７のオン状態のデューティ比に応じて、平滑電圧Ｖ８を下げることができる。降圧回路１８は、インバータ回路２２が低出力の場合に、スイッチング素子Ｔ７のデューティ比を小さくして平滑電圧Ｖ８を低下させ、インバータ回路２２のスイッチング損失を減らすことができる。
【００３０】  このように構成された比較例のＡＣ−ＡＣコンバータ回路２００は、大型の平滑コンデンサＣ８を備え、８個のスイッチング素子と６個のダイオードを用いている。このため、ＡＣ−ＡＣコンバータ回路２００には、回路全体を小型化することが困難であるという問題がある。
【００３１】  このような比較例の問題を踏まえて、実施の形態に係るＡＣ−ＡＣコンバータ回路１００の説明に戻る。交流電圧から整流された整流電圧に基づきインバータ回路を動作させる構成では、電流の力率や高次高調波の課題が存在する。この課題は、蓄電池など電圧変動が殆どない直流電圧に基づきインバータ回路を動作させる構成では生じ得ない。そこで、本発明者らは、この課題について研究と試行錯誤を繰り返すことにより、整流回路の後段にＺソース回路を設ける構成を案出した。この構成では、平滑コンデンサを削減または小型化し、スイッチング素子やダイオードの数を減らすことによって、回路全体を小型化することが可能である。
【００３２】  Ｚソース回路２０は、整流回路１６とインバータ回路２２との間に設けられる。図１の例では、Ｚソース回路２０は降圧回路１８の後段側であってインバータ回路２２の前段側に設けられる。Ｚソース回路２０は、２個のインダクタＬ１、Ｌ２と、２個のコンデンサＣ１、Ｃ２と、を含む。インダクタＬ１の入力端およびコンデンサＣ１のプラス端は、降圧回路１８のプラス側の出力端１８ｐに接続される。インダクタＬ２の入力端およびコンデンサＣ２のマイナス端は、整流回路１６の出力端１６ｍに接続される。インダクタＬ１の出力端とコンデンサＣ２のプラス端とは、Ｚソース回路２０のプラス側の出力端２０ｐに接続される。インダクタＬ１、Ｌ２のインダクタンスは、異なっていてもよいがこの例では等しい。コンデンサＣ１、Ｃ２の静電容量は異なっていてもよいがこの例では等しい。
【００３３】  インダクタＬ１、Ｌ２は、スイッチング素子Ｔ１〜Ｔ６がスイッチング動作することにより、昇圧作用を生じて、インダクタの電流の急激な低下を抑制する。コンデンサＣ１、Ｃ２は、Ｚソース回路２０の出力側の出力端２０ｐ、２０ｍの電圧変化をＺソース回路２０の入力側に負帰還して、出力端２０ｐ、２０ｍの急激な電圧変化を抑制する。このように作用することにより、Ｚソース回路２０は、入力電流Ｉｐの力率を改善し、高次高調波を低減することができる。
【００３４】  次に、等価回路を用いてＡＣ−ＡＣコンバータ回路１００の動作を説明する。図８は、ＡＣ−ＡＣコンバータ回路１００の等価回路８０の一例を示す回路図である。等価回路８０は、電圧源２６と、ダイオードＤ２８と、降圧回路１８と、Ｚソース回路２０と、スイッチング素子Ｔ３０と、双方向電流源３２と、を含む。電圧源２６は、単相電源１２と、フィルタ１４と、整流回路１６と、を含む回路と等価な要素であって、正弦波の絶対値を整流電圧Ｖ１６として出力する電圧源である。ダイオードＤ２８は、整流回路１６の逆流防止作用と等価な要素である。スイッチング素子Ｔ３０は、スイッチング素子Ｔ１〜Ｔ６の一部と等価な要素である。双方向電流源３２は、インバータ回路２２の負荷と等価な要素であって、ソース電流とシンク電流とを生じうる電流源である。
【００３５】  等価回路８０では各回路要素が以下のように接続されている。電圧源２６のプラス端は、ダイオードＤ２８のアノードに接続される。ダイオードＤ２８のカソードは、降圧回路１８のスイッチング素子Ｔ７のドレインに接続される。電圧源２６のマイナス端は、ダイオードＤ２８のカソードと、インダクタＬ２の入力端と、コンデンサＣ２のマイナス端と、に接続される。降圧回路１８およびＺソース回路２０は前述の通りである。Ｚソース回路２０のプラス側の出力端２０ｐは、スイッチング素子Ｔ３０のドレインＤ３０および双方向電流源３２のプラス端３２ｐに接続される。Ｚソース回路２０のマイナス側の出力端２０ｍは、スイッチング素子Ｔ３０のソースおよび双方向電流源３２のマイナス端３２ｍに接続される。
【００３６】  等価回路８０の動作について説明する。図９は、整流電圧Ｖ１６と、スイッチング素子Ｔ７、Ｔ３０のスイッチングの様子の一例を示すタイミングチャートである。図９は、単相電源１２からの交流電圧Ｖ１２の１周期Ｔａｃ分を示している。整流電圧Ｖ１６は、Ｔａｃ／２毎に大きなピークとディップとを交互に繰り返す。図９において、仮想ＤＣ電圧Ｖｇは、昇圧動作と降圧動作を切り替えの基準となるしきい値として機能する。仮想ＤＣ電圧Ｖｇは所望の供給電圧Ｖ２０に対応して設定されてもよい。
【００３７】  図９において、整流電圧Ｖ１６は仮想ＤＣ電圧Ｖｇを基準にＳ１〜Ｓ５の期間に区分できる。ＡＣ−ＡＣコンバータ回路１００は、整流電圧Ｖ１６が仮想ＤＣ電圧Ｖｇを超えるとき、降圧動作を行い、矢印Ｐのように整流電圧Ｖ１６のピークを削る。期間Ｓ２、Ｓ４では、整流電圧Ｖ１６は仮想ＤＣ電圧Ｖｇを超えており、ＡＣ−ＡＣコンバータ回路１００は、矢印Ｐに示すように、整流電圧Ｖ１６のピークを削る降圧動作を行う。期間Ｓ１、Ｓ３、Ｓ５では、整流電圧Ｖ１６は仮想ＤＣ電圧Ｖｇ以下であり、ＡＣ−ＡＣコンバータ回路１００は、矢印Ｄに示すように、整流電圧Ｖ１６のディップＥを埋める昇圧動作を行う。
【００３８】  図９において、符号Ｔ７ｓで示される波形は、スイッチング素子Ｔ７の動作状態を示しており、レベル１でオン、レベル０でオフを示す。符号Ｔ３０ｓで示される波形は、スイッチング素子Ｔ３０の動作状態を示しており、レベル１でオン、レベル０でオフを示す。
【００３９】  降圧動作について説明する。降圧動作時にはスイッチング素子Ｔ３０はオフ状態に維持され、スイッチング素子Ｔ７はオンとオフを周期的に繰り返すスイッチング動作を行うように制御される。スイッチング素子Ｔ７がオンのとき、電圧源２６からの電流がインダクタＬ１、Ｌ２および双方向電流源３２に流れ、インダクタＬ１、Ｌ２には磁気エネルギーが蓄積される。スイッチング素子Ｔ７がオフに切り替わると、インダクタＬ１、Ｌ２に蓄積された磁気エネルギーに基づく電流が、ダイオードＤ２８を通じてインダクタＬ１、Ｌ２および双方向電流源３２に流れる。この結果、整流電圧Ｖ１６から、スイッチング素子Ｔ７のスイッチングのデューティ比に応じて降圧された電圧をＺソース回路２０の供給電圧Ｖ２０として得ることができる。換言すると、降圧動作時には、スイッチング素子Ｔ７のオン／オフ動作によってピークが削られた供給電圧Ｖ２０を得ることができる。
【００４０】  昇圧動作について説明する。昇圧動作時にはスイッチング素子Ｔ７はオン状態に維持され、スイッチング素子Ｔ３０はオンとオフを周期的に繰り返すスイッチング動作を行うように制御される。スイッチング素子Ｔ３０がオンのとき、スイッチング素子Ｔ３０に流れる電流がインダクタＬ１、Ｌ２に流れ、インダクタＬ１、Ｌ２には磁気エネルギーが蓄積される。スイッチング素子Ｔ３０がオフに切り替わると、インダクタＬ１、Ｌ２に蓄積された磁気エネルギーに基づく電流が、インダクタＬ１、Ｌ２および双方向電流源３２に流れる。この結果、整流電圧Ｖ１６から、スイッチング素子Ｔ３０のスイッチングのデューティ比に応じて昇圧された電圧をＺソース回路２０の供給電圧Ｖ２０として得ることができる。換言すると、昇圧動作時には、スイッチング素子Ｔ３０のオン／オフ動作によってディップが緩和された供給電圧Ｖ２０を得ることができる。
【００４１】  図１０は、ＡＣ−ＡＣコンバータ回路１００の構成の一例を示すブロック図である。図１０は説明の上で重要ではない要素の一部を省略して表示している。図１０に示す制御回路２４の各ブロックは、ハードウェア的には、コンピュータのＣＰＵをはじめとする電子素子や機械部品などで実現でき、ソフトウェア的にはコンピュータプログラムなどによって実現されるが、ここでは、それらの連携によって実現される機能ブロックを描いている。したがって、これらの機能ブロックはハードウェア、ソフトウェアの組合せによっていろいろなかたちで実現できることは、当業者には理解されるところである。
【００４２】  制御回路２４は、交流電圧取得部２４ｂ、整流電圧取得部２４ｃ、コンデンサ電圧取得部２４ｄ、ピーク電圧特定部２４ｅ、インダクタ電流特定部２４ｆ、インダクタ電圧特定部２４ｈ、ゲート制御部２４ｇおよび同時オン制御部２４ｊを含む。交流電圧取得部２４ｂは、単相電源１２から交流電圧Ｖ１２を取得する。整流電圧取得部２４ｃは、整流回路１６から整流電圧Ｖ１６を取得する。コンデンサ電圧取得部２４ｄは、コンデンサＣ１、Ｃ２からコンデンサの両端の電圧を取得する。ピーク電圧特定部２４ｅは、取得した整流電圧Ｖ１６から整流電圧Ｖ１６のピークを特定する。同時オン制御部２４ｊは、整流電圧Ｖ１６に応じて同時オンのタイミングをショート制御信号ＴＳＴとして特定する。なお、ショート制御信号ＴＳＴについては後述する（図１２、図１１を参照）。
【００４３】  インダクタ電流特定部２４ｆは、取得されたコンデンサＣ１、Ｃ２の電圧から、インダクタＬ１、Ｌ２に流すべき目標となるインダクタ電流を特定する。インダクタ電圧特定部２４ｈは、特定されたインダクタ電流からインダクタＬ１、Ｌ２の両端の電圧をインダクタ電圧として特定する。ゲート制御部２４ｇは、特定されたインダクタ電圧およびショート制御信号ＴＳＴに基づきスイッチング素子Ｔ１〜Ｔ６、Ｔ７のオン・オフのタイミングを特定し、その特定結果をゲート制御信号Ｇ１〜Ｇ６、Ｇ７として出力する。ゲート制御信号Ｇ１〜Ｇ６、Ｇ７は、スイッチング素子Ｔ１〜Ｔ６、Ｔ７の各ゲートに供給され、スイッチング素子Ｔ１〜Ｔ６、Ｔ７のオン・オフを制御する。スイッチング素子Ｔ１〜Ｔ６、Ｔ７は、制御回路２４により制御され、以下のように動作する。
【００４４】  図１１は、降圧動作時の各スイッチング素子の動作の一例を示すタイミングチャートである。図１２は、昇圧動作時の各スイッチング素子の動作の一例を示すタイミングチャートである。図１１、図１２において、符号Ｔ１ｓ〜Ｔ６ｓ、Ｔ７ｓで示される波形は、スイッチング素子Ｔ１〜Ｔ６、Ｔ７の動作状態を示しており、レベル１でオン、レベル０でオフを示す。ＴＳＴは、ショート制御信号を示しており、レベル１のときに上下のスイッチング素子を同時にオンさせるように制御する信号である。図１１、図１２において、Ｃａｒはキャリア信号を示している。この例では、キャリア信号Ｃａｒは繰り返しの１周期が２０μｓ（５０ｋＨｚ）の三角波である。
【００４５】  図１１、図１２の例では、Ｘ相の変調信号Ｍｘがキャリア信号Ｃａｒを超えるとき。スイッチング素子Ｔ１がオンして、スイッチング素子Ｔ２がオフする。Ｙ相の変調信号Ｍｙがキャリア信号Ｃａｒを超えるとき。スイッチング素子Ｔ３がオンして、スイッチング素子Ｔ４がオフする。Ｚ相の変調信号Ｍｚがキャリア信号Ｃａｒを超えるとき。スイッチング素子Ｔ５がオンして、スイッチング素子Ｔ６がオフする。図１２の例では、さらにショート制御信号ＴＳＴに基づく同時オン動作が加わる。
【００４６】  降圧動作時について説明する。上下に直列接続されたスイッチング素子Ｔ１、Ｔ２は、一方がオンのとき他方はオフしており、一方がオフのとき他方はオンしている。スイッチング素子Ｔ３、Ｔ４は、一方がオンのとき他方はオフしており、一方がオフのとき他方はオンしている。スイッチング素子Ｔ５、Ｔ６は、一方がオンのとき他方はオフしており、一方がオフのとき他方はオンしている。つまり、各相の相アームを構成する上スイッチング素子および下スイッチング素子は、一方がオンのとき他方はオフするように制御される。降圧動作時には、ショート制御信号ＴＳＴはレベル０に維持され、上下のスイッチング素子は同時にオンしないように制御される。
【００４７】  昇圧動作時について説明する。スイッチング素子Ｔ１、Ｔ２は、矢印で示すように、一方がオンのとき他方が同時にオンする期間が設けられる。スイッチング素子Ｔ３、Ｔ４は、矢印で示すように、一方がオンのとき他方が同時にオンする期間が設けられる。スイッチング素子Ｔ５、Ｔ６は、矢印で示すように、一方がオンのとき他方が同時にオンする期間が設けられる。つまり、各相の相アームを構成する上スイッチング素子および下スイッチング素子には、一方がオンのとき他方も同時にオンする期間が設けられる。このように上下のスイッチング素子が同時にオンするタイミングはショート制御信号ＴＳＴにより制御される。昇圧動作時には、所定のタイミングでショート制御信号ＴＳＴはレベル１になる。スイッチング素子Ｔ７はオン状態（Ｔ７ｓ＝１）に維持される。
【００４８】  次に、このように構成された実施の形態に係るＡＣ−ＡＣコンバータ回路１００の作用・効果を説明する。
【００４９】  実施の形態に係るＡＣ−ＡＣコンバータ回路１００は、交流電圧（Ｖ１２）を別の交流電圧（Ｖ２２）に変換するＡＣ−ＡＣコンバータ回路（１００）であって、交流電圧（Ｖ１２）を整流する整流回路（１６）と、別の交流電圧（Ｖ２２）を生成するインバータ回路（２２）と、の間にＺソース回路（２０）が設けられている。この構成によれば、ＰＦＣ機能をＺソース回路に統合することにより、スイッチング素子Ｔ８やダイオードＤ８を減らすことができるため、使用する半導体素子の寿命に起因するＡＣ−ＡＣコンバータ回路１００の信頼性の低下を抑制することができる。さらに使用する半導体素子を削減できるため、ＡＣ−ＡＣコンバータ回路１００全体として小型化が容易になる。また、Ｚソース回路２０が整流電圧Ｖ１６の脈動を抑制することにより、大型の平滑コンデンサＣ８を小型のものに置き換えたり、無くしたりすることができるので、ＡＣ−ＡＣコンバータ回路１００全体として小型化が可能になる。
【００５０】  実施の形態に係るＡＣ−ＡＣコンバータ回路１００では、整流回路（１６）と、Ｚソース回路（２０）と、の間に降圧回路（１８）が設けられている。この構成によれば、降圧回路１８によって整流電圧Ｖ１６のピークを抑制してＺソース回路２０の供給電圧Ｖ２０の電圧とその脈動を低減し、ＡＣ−ＡＣコンバータ回路１００全体として小型化することができる。インバータ回路２２の印加電圧を低減することができるため、各素子の負荷を低減し、発熱を低減することができるので、インバータ回路２２の放熱用部材を小型化して、ＡＣ−ＡＣコンバータ回路１００全体として小型化することができる。
【００５１】  実施の形態に係るＡＣ−ＡＣコンバータ回路１００では、インバータ回路（２２）は、互いに直列接続された第１スイッチング素子（Ｔ１、Ｔ３、Ｔ５）および第２スイッチング素子（Ｔ２、Ｔ４、Ｔ６）を含み、別の交流電圧（Ｖ２２）を生成するために第１スイッチング素子（Ｔ２、Ｔ４、Ｔ６）がオンしているとき、第２スイッチング素子（Ｔ２、Ｔ４、Ｔ６）がオンする期間が設けられている。この構成によれば、第２スイッチング素子（Ｔ２、Ｔ４、Ｔ６）がオンする期間が設けられることにより、Ｚソース回路２０のインダクタＬ１、Ｌ２に昇圧動作をさせ、整流電圧Ｖ１６のディップを緩和して、Ｚソース回路２０の供給電圧Ｖ２０の変動を抑制することができる。
【００５２】  以上、本発明の実施の形態をもとに説明した。この実施の形態は例示であり、いろいろな変形および変更が本発明の特許請求の範囲内で可能なこと、またそうした変形例および変更も本発明の特許請求の範囲にあることは当業者に理解されるところである。従って、本明細書での記述および図面は限定的ではなく例証的に扱われるべきものである。
【００５３】  以下、変形例について説明する。変形例の図面および説明では、実施の形態と同一または同等の構成要素、部材には、同一の符号を付する。実施の形態と重複する説明を適宜省略し、実施の形態と相違する構成について重点的に説明する。
【００５４】（第１変形例）  実施の形態の説明では、交流電圧を整流する整流回路１６と、別の交流電圧を生成するインバータ回路２２との間にＺソース回路２０を設けたが、本発明はこれに限られない。例えば、Ｚソース回路の代替として、いかなるインピーダンスネットワーク回路を設けても良い。このようなインピーダンスネットワーク回路としては、一例として、Ｔソース回路とΓソース回路があげられる。本発明のＡＣ−ＡＣコンバータは、Ｚソース回路２０に代えて、整流回路１６とインバータ回路２２との間にＴソース回路２０（Ｂ）またはΓソース回路２０（Ｃ）が設けられてもよい。図１３は、第１変形例に係るＴソース回路２０（Ｂ）とΓソース回路２０（Ｃ）の一例を示す回路図である。図１３（ａ）はＴソース回路２０（Ｂ）の一例を示し、図１３（ｂ）はΓソース回路２０（Ｃ）の一例を示す。以下、図１も参照しながら、Ｔソース回路２０（Ｂ）とΓソース回路２０（Ｃ）の構成と動作を説明する。
【００５５】  Ｔソース回路２０（Ｂ）は、インダクタＬ１（Ｂ）、Ｌ２（Ｂ）と、コンデンサＣ１（Ｂ）と、を含む。インダクタＬ１（Ｂ）、Ｌ２（Ｂ）は互いに磁気的に結合されており、相互作用を生じる。Ｔソース回路２０（Ｂ）の入力は降圧回路１８の出力に接続される。Ｔソース回路２０（Ｂ）の出力はインバータ回路２２の入力に接続される。インダクタＬ１（Ｂ）の入力端はＴソース回路２０（Ｂ）のプラス側の入力端に接続される。インダクタＬ１（Ｂ）の出力端はインダクタＬ２（Ｂ）の入力端に接続される。インダクタＬ２（Ｂ）の出力端はＴソース回路２０（Ｂ）のプラス側の出力端に接続される。コンデンサＣ１（Ｂ）のプラス端はインダクタＬ１（Ｂ）の出力端に接続される。コンデンサＣ１（Ｂ）のマイナス端はＴソース回路２０（Ｂ）のマイナス側の入力端に接続される。Ｔソース回路２０（Ｂ）のマイナス側の出力端はＴソース回路２０（Ｂ）のマイナス側の入力端に接続される。
【００５６】  Γソース回路２０（Ｃ）は、インダクタＬ１（Ｃ）、Ｌ２（Ｃ）と、コンデンサＣ１（Ｃ）と、を含む。インダクタＬ１（Ｃ）、Ｌ２（Ｃ）は互いに磁気的に結合されており、相互作用を生じる。Γソース回路２０（Ｃ）の入力は降圧回路１８の出力に接続される。Γソース回路２０（Ｃ）の出力はインバータ回路２２の入力に接続される。インダクタＬ２（Ｃ）の入力端はΓソース回路２０（Ｃ）の入力端に接続される。インダクタＬ２（Ｃ）の出力端はΓソース回路２０（Ｃ）のプラス側の出力端に接続される。インダクタＬ１（Ｃ）の入力端はΓソース回路２０（Ｃ）の入力端に接続される。インダクタＬ１（Ｃ）の出力端はコンデンサＣ１（Ｃ）のプラス端に接続される。コンデンサＣ１（Ｃ）のマイナス端はΓソース回路２０（Ｃ）のマイナス側の入力端に接続される。Γソース回路２０（Ｃ）のマイナス側の出力端はΓソース回路２０（Ｃ）のマイナス側の入力端に接続される。
【００５７】  第１変形例では、Ｚソース回路（２０）に代えて、Ｔソース回路（２０（Ｂ））またはΓソース回路（２０（Ｃ））が整流回路（１６）とインバータ回路（２２）との間に設けられている。この構成によれば、実施の形態に係るＡＣ−ＡＣコンバータ回路１００と同様の作用効果を奏する。
【００５８】（第２変形例）  実施の形態の説明では、ダイオードＤ１−Ｄ５が１方向に通電可能な半導体ダイオードである例について説明したが、これに限られない。ダイオードＤ１−Ｄ５の全部または一部は、ＭＯＳＦＥＴのように逆方向に通電可能なスイッチング素子に置き換えられてもよい。この変形例は、実施の形態に係るＡＣ−ＡＣコンバータ回路１００と同様の作用効果を奏する。
【００５９】（第３変形例）  実施の形態の説明では、スイッチング素子Ｔ１〜Ｔ７がｎ型ＭＯＳＦＥＴである例について説明したが、これに限られない。スイッチング素子Ｔ１〜Ｔ６、Ｔ７の種類は特に限定されず、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳｉＣデバイス、ＧａＮデバイスなどの公知の各種スイッチング素子を適用することができる。この変形例は、実施の形態に係るＡＣ−ＡＣコンバータ回路１００と同様の作用効果を奏する。
【００６０】  前述で説明した実施形態では、ＡＣ−ＡＣコンバータ回路の電圧を制御するための動作は、降圧動作と昇圧動作のみを含むものであった。しかし本発明はこれに限られない。例えば、本発明の一実施形態のＡＣ−ＡＣコンバータ回路は、前述の降圧動作と昇圧動作とに加えて、入力電圧ｖＧがゼロの近傍で昇降圧動作を行うことをさらに含んでよい。以下、前述の降圧動作と昇圧動作についてより詳細な説明を行った後、昇降圧動作について説明する。
【００６１】  最初に、図８の等価回路８０の動作状態を、スイッチング素子Ｔ７、Ｔ３０のオン／オフ状態に応じて、第１の動作モード、第２の動作モード、第３の動作モードの３つのモードに分類する。以下、第１の動作モード、第２の動作モード、第３の動作モードをそれぞれ、「アクティブモード」、「降圧モード」、「昇圧モード」と呼ぶこともある。またスイッチング素子Ｔ７、Ｔ３０をそれぞれ、「降圧回路用スイッチング素子」、「インバータ回路用スイッチング素子」と呼ぶこともある。
【００６２】  降圧回路用スイッチング素子Ｔ７がオン、インバータ回路用スイッチング素子Ｔ３０がオフのとき、等価回路８０はアクティブモードにあると定義する。
【００６３】  図１４に、アクティブモードにあるときの等価回路８０を示す。  ダイオードＤ２８では、アノードに正の入力電圧ｖＧが印加される。従って、降圧回路用スイッチング素子Ｔ７には、正の入力電流ｉＴ７，１が流れる（下付き添字の左側の「Ｔ７」はスイッチング素子Ｔ７を示し、下付き添字の右側の「１」は第１の動作モード（アクティブモード）を示す。以下同様）。一方ダイオードＤ５は、カソードに正の入力電圧ｖＧが印加されるため、電流が流れない。
【００６４】  入力電流ｉＴ７，１は２つに分岐し、一方はコンデンサＣ１に入力する電流ｉＣ，１となり、他方はインダクタＬ１を流れる電流ｉＬ、１となる（本来であれば、コンデンサＣ１に入力する電流ｉＣ１，１と、コンデンサＣ２に入力する電流ｉＣ２，１とは区別して表記すべきだが、ｉＣ１，１＝ｉＣ２，１であることは明らかなため、ｉＣ１，１とｉＣ２，１とをまとめてｉＣ，１と略記する。同様に本来であれば、インダクタＬ１を流れる電流ｉＬ１，１と、インダクタＬ２を流れる電流ｉＬ２，１とは区別して表記すべきだが、ｉＬ１，１＝ｉＬ２，１であることは明らかなため、ｉＬ１，１とｉＬ２，１とをまとめてｉＬ、１と略記する）。すなわち、  ｉＴ７，１＝ｉＣ，１＋ｉＬ、１  ・・・（１）  インダクタＬ１を流れた電流ｉＬ，１は２つに分岐し、一方はコンデンサＣ２に入力する電流ｉＣ，１となり、他方は出力電流ｉＱ，１となる。すなわち、  ｉＱ＝ｉＬ、１−ｉＣ，１  ・・・（２）  上記の２つの式から、インダクタ電流ｉＬ、１は以下のように算出される。  ｉＬ、１＝ｉＱ／２＋ｉＴ７，１／２  ・・・（３）
【００６５】  ここで入力電流ｉＴ７，１は正であるため、  ｉＬ、１≧ＩＱ／２  ・・・（４）であることが分かる。ここでＩＱは、出力ピーク電流である。  すなわち、インダクタ電流ｉＬ、１は、常に出力ピーク電流ＩＱの１／２以上である。
【００６６】  図１４に示される通り、入力電圧ｖＧは、コンデンサＣ１に印加される電圧ｖＣ，１と、インダクタＬ１に印加される電圧ｖＬ，１との和であるため、以下の式が成り立つ。  ｜ｖＧ｜＝ｖＣ，１＋ｖＬ，１  ・・・（５）  また出力電圧ｖＰＮ，１は、コンデンサＣ２に印加される電圧（キャパシタ電圧）ｖＣ，１と、インダクタＬ２に印加される電圧ＶＬ，１との和であるため、以下の式が成り立つ。  ｖＰＮ，１＝ｖＣ，１−ｖＬ，１  ・・・（６）  従って、  ｖＣ，１＝｜ｖＧ｜／２＋ｖＰＮ，１／２  ・・・（７）となる。  ここでダイオードＤ２８があることにより、出力電圧ｖＰＮ，１は常に正である。従って、  ｖＣ，１≧ＶＧ／２  ・・・（８）であることが分かる。ここでＶＧは、入力ピーク電圧である。  すなわち、キャパシタ電圧ｖＣ，１は、入力ピーク電圧ＶＧの１／２より常に大きい。
【００６７】  降圧回路用スイッチング素子Ｔ７がオフ、インバータ回路用スイッチング素子Ｔ３０がオフのとき、等価回路８０は降圧モードの状態にあると定義する。
【００６８】  図１５に、降圧モードにあるときの等価回路８０を示す。  降圧回路用スイッチング素子Ｔ７がオフであるため、降圧回路用スイッチング素子Ｔ７には入力電流ｉＴ７，２が流れない。すなわち、  ｉＴ７，２＝０  ・・・（９）  ダイオードＤ５には正の電流ｉＤ５，２が流れる。すなわち、  ｉＤ５，２＞０  ・・・（１０）
【００６９】  図１５において、ダイオードＤ５より右側の回路構成は図１１と同様であるため、アクティブモードの場合と同様の議論により、  ｉＤ５，２＝ｉＣ，２＋ｉＬ，２  ・・・（１１）  ｉＱ＝ｉＬ，２−ｉＣ，２  ・・・（１２）であることが分かる。  式（１１）（１２）から、インダクタ電流ｉＬ１，２は以下のように算出される。  ｉＬ，２＝ｉＱ／２＋ｉＤ５，２／２  ・・・（１３）
【００７０】  ここでダイオード電流ｉＤ５，２は正であるため、  ｉＬ，２≧ＩＱ／２  ・・・（１４）であることが分かる。  すなわち、インダクタ電流ｉＬ，２は、常に出力ピーク電流ＩＱの１／２以上である。
【００７１】  ダイオードＤ５に印加される電圧ｖＤ５，２は、コンデンサＣ１に印加される電圧ｖＣ，２と、インダクタＬ１に印加される電圧ｖＬ，２との和であり、この値はゼロとなる。  ｖＤ５，２＝ｖＣ，２＋ｖＬ，２＝０  ・・・（１５）すなわちｖＬ，２＝−ｖＣ，２となる。これは、キャパシタ電圧と大きさが同じであって逆符号の電圧が、インダクタに印加されることを意味する。  また出力電圧ｖＰＮ，２は、  ｖＰＮ，２＝ｖＣ，２−ｖＬ，２＝２・ｖＣ，２  ・・・（１６）となることが分かる。
【００７２】  インバータ回路用スイッチング素子Ｔ３０がオンのとき、等価回路８０は昇圧モードの状態にあると定義する。このとき、降圧回路用スイッチング素子Ｔ７は、オン、オフのいずれであってもよい。
【００７３】  図１６に、昇圧モードにあるときの等価回路８０を示す。  インバータ回路用スイッチング素子Ｔ３０がオンであるため、電流は双方向電源３２の手前でインバータ回路用スイッチング素子Ｔ３０をシュートスルーし、出力電圧ｖＰＮ、３はゼロとなる。従って、このときモータ等の負荷には電力が供給されない。すなわち、  ｖＰＮ，３＝ｖＣ，３−ｖＬ，３＝０  ・・・（１７）となる。  式（１７）よりｖＬ，３＝ｖＣ，３となることが分かる。これは、キャパシタ電圧と大きさが同じであって同符号の電圧が、インダクタに印加されることを意味する。
【００７４】ダイオードＤ５に印加される電圧ｖＤ５，３は以下のように算出される。  ｖＤ５，３＝ｖＣ，３＋ｖＬ，３＝２・ｖＣ，３  ・・・（１８）
【００７５】  このようにダイオードＤ５は、カソードに２つのコンデンサからの正の入力電圧ｖＧが印加されるため、ダイオードＤ５には電流が流れない。  また、「キャパシタ電圧ｖＣ，３が、入力ピーク電圧ＶＧの１／２より常に大きい」という条件、すなわち、  ｖＣ，３＞ＶＧ／２  ・・・（１９）が満たされている限り、ｖＤ５，３＞｜ｖＧ｜が成立するため、たとえ降圧回路用スイッチング素子Ｔ７がオンになっていても、降圧回路用スイッチング素子Ｔ７には電流が流れない。  以上の説明から分かる通り、昇圧モードでは、電流路はＺソース回路にのみ形成される。
【００７６】  ここで前述の実施形態、すなわちＡＣ−ＡＣコンバータ回路の電圧を制御するための動作として、降圧動作と昇圧動作のみを含むものについて説明する。  降圧動作時は、インバータ回路用スイッチング素子Ｔ３０がオフ状態に維持され、降圧回路用スイッチング素子Ｔ７がオンとオフを周期的に繰り返すスイッチング動作を行うように制御される。換言すれば、降圧動作時には、アクティブモードと降圧モードとが周期的に繰り返して使用されるように制御がされる。  一方昇圧動作時は、降圧回路用スイッチング素子Ｔ７がオン状態に維持され、インバータ回路用スイッチング素子Ｔ３０がオンとオフを周期的に繰り返すスイッチング動作を行うように制御される。換言すれば、昇圧動作時には、アクティブモードと昇圧モードとが周期的に繰り返して使用されるように制御がされる。
【００７７】  １スイッチング周期ＴＳＷの間に、アクティブモードが使用される時間の割合をｄＡ、降圧モードが使用される時間の割合をｄ０、昇圧モードが使用される時間の割合をｄＢとする（以下、ｄＡ、ｄ０、ｄＢをデューティと呼ぶこともある）。すなわち、１スイッチング周期ＴＳＷの間に、各モードが使用される時間は以下の通りである。  降圧動作時は、アクティブモードが使用される時間ｔＡはｔＡ＝ｄＡ・ＴＳＷ、降圧モードが使用される時間ｔ０はｔ０＝ｄ０・ＴＳＷ、ただしｄＡ＋ｄ０＝１、ｄＢ＝０である。  昇圧動作時は、アクティブモードが使用される時間ｔＡはｔＡ＝ｄＡ・ＴＳＷ、昇圧モードが使用される時間ｔＢはｔＢ＝ｄＢ・ＴＳＷ、ただしｄＡ＋ｄＢ＝１、ｄ０＝０である。  これらの各モードのデューティｄＡ、ｄ０、ｄＢの値を変えることにより、出力電圧ｖＰＮを制御することができる。
【００７８】  以上の結果を定常状態のスイッチング周期で平均化すると、以下の回路モデルが求まる（＜＞は平均値を示す）。  ＜ｖＰＮ＞＝２・ｖＣ・（１−ｄＢ）−｜ｖＧ｜・ｄＡ  ・・・（２０）  ＜ｖＬ＞＝｜ｖＧ｜・ｄＡ−ｖＣ・（１−２・ｄＢ）  ・・・（２１）  ＜ｉＱ＞＝ＰＭ／＜ｖＰＮ＞  ・・・（２２）  ＜ｉＴ７＞＝｜ｉＧ｜＝（２・ｉＬ−＜ｉＱ＞）・ｄＡ  ・・・（２３）
【００７９】  以上の説明に基づいて、本発明のＡＣ−ＡＣコンバータ装置の電圧制御に降圧動作と昇圧動作のみが含まれる実施形態における、最適なデューティの算出方法について説明する。
【００８０】  先ず各モードのデューティｄＡ、ｄ０、ｄＢを、回路が定常状態にあるときのデューティＤＡ、Ｄ０、ＤＢと、定常状態からの微小変動ｄ'Ａ、ｄ'０、ｄ'Ｂの和として表す。すなわち、  ｄＡ＝ＤＡ＋ｄ'Ａ  ・・・（２４）  ｄ０＝Ｄ０＋ｄ'０  ・・・（２５）  ｄＢ＝ＤＢ＋ｄ'Ｂ  ・・・（２６）である。
【００８１】  最初に、回路が定常状態にあるときのデューティＤＡ、Ｄ０、ＤＢを算出する。  一般にＡＣ−ＡＣコンバータ装置では、インダクタで発生するジュール熱等によるエネルギー損失を回避するために、インダクタ電流ｉＬがなるべく小さくなるように抑制することが望ましい。すなわち、インダクタ電流ｉＬを最小化することにより、装置の効率を最大化することができる。そこで与えられた拘束条件を満たす範囲で、ｉＬを最小化するようなデューティを定めることを目標とする。
【００８２】  先ず、平均インダクタ電圧＜ｖＬ＞がゼロであることから、式（２０）（２１）より平均出力電圧＜ｖＰＮ＞が求まる。  ＜ｖＰＮ＞＝＜ｖＣ＞＝｜ｖＧ｜・ＤＡ／（１−２・ＤＢ）  ・・・（２７）ただし、式（８）（１９）から  ＜ｖＰＮ＞＝＜ｖＣ＞ ＞ ＶＧ／２  ・・・（２８）を満たす必要がある。
【００８３】  次に入力電圧｜ｖＧ｜と出力電圧＜ｖＰＮ＞との比で変調率ｍを定義すると、式（２７）によりｍは以下のように表される。  ｍ＝｜ｖＧ｜／＜ｖＰＮ＞＝（１−２・ＤＢ）／ＤＡ  ・・・（２９）ただし、｜ｖＧ｜＞０および式（８）の条件から、  ０≦ｍ≦２  ・・・（３０）を満たす必要がある。
【００８４】  ここで式（２３）より  ｉＬ＝（１／２）・（＜ｉＱ＞＋｜ｉＧ｜／ＤＡ）  ・・・（３１）これより、アクティブモードのデューティＤＡが大きければ大きいほど、インダクタ電流ｉＬの値が小さくなることが分かる。
【００８５】 入力電圧が出力電圧以上のとき（すなわち、１≦ｍ≦２のとき）は、降圧動作を行うため、  ＤＡ、ＢＵ＝１／ｍ  ・・・（３２）  ＤＢ，ＢＵ＝０  ・・・（３３）  Ｄ０，ＢＵ＝１−１／ｍ＝（ｍ−１）／ｍ  ・・・（３４）となる（下付き添字の右側のＢＵは降圧（Ｂｕｃｋ）を示す）。このとき、式（３２）で表されるｄＡ、ＢＵが、１≦ｍ≦２におけるＤＡ、ＢＵの最大値となる。
【００８６】  入力電圧が出力電圧以下のとき（すなわち、０≦ｍ≦１のとき）は、昇圧動作を行うため、  ＤＡ、ＢＯ＝１／（２−ｍ）  ・・・（３５）  ＤＢ，ＢＯ＝１−１／（２−ｍ）＝（１−ｍ）／（２−ｍ）・・・（３６）  Ｄ０，ＢＯ＝０  ・・・（３７）となる（下付き添字の右側のＢＯは昇圧（Ｂｏｏｓｔ）を示す）。  このとき、式（３５）で表されるＤＡ、ＢＯが、０≦ｍ≦１におけるＤＡ、ＢＯの最大値となる。なお式（３２）と式（３５）は、まとめて以下の式で表すことができる。  ＤＡ、ＢＵ／ＢＯ＝ｍｉｎ（１／ｍ、１／（２−ｍ））  ・・・（３７）ただしｍｉｎ（）は（）内の小さい方の値を取ることを示す。
【００８７】  以上説明したように、ＡＣ−ＡＣコンバータ装置の電圧制御に降圧動作と昇圧動作が含まれる場合、式（３２）（３３）（３４）（３５）（３６）（３７）によって各デューティを定めることにより、インダクタ電流ｉＬを最小にすることができる。  以上で、本発明のＡＣ−ＡＣコンバータ装置の電圧制御に降圧動作と昇圧動作のみが含まれる実施形態における、最適なデューティの算出方法の説明を終える。
【００８８】  ここで前述のように、ＡＣ−ＡＣコンバータ装置が正常に動作するためには、インダクタ電流ｉＬが、ピーク電流ＩＱの１／２以上でなければならない点に留意する必要がある。すなわち、  ｉＬ≧（１／２）・ＩＱ  ・・・（３８）である。
【００８９】  図１７に、降圧動作と昇圧動作とを用いて制御を行ったときの、入力電流ｉＧとインダクタ電流ｉＬを示す。  降圧動作と昇圧動作におけるデューティＤＡ、ＢＵ、ＤＢ、ＢＵ、Ｄ０、ＢＵ、ＤＡ、Ｂ０、ＤＢ，ＢＯ、Ｄ０、Ｂ０はそれぞれ、式（３２）（３３）（３３）（３４）（３５）（３６）により定めた。降圧動作と昇圧動作のみを用いて制御を行った場合、図１７に示されるように、ｉＧ＝０の近傍で、入力電流ｉＧに正弦波形からの乱れが生じていることが分かる。すなわちこの場合、入力電流ｉＧがゼロの近傍では、目的とする力率＝１の制御が実現できない。本発明者らは、これが、降圧動作と昇圧動作のみによる制御では、入力電流ｉＧがゼロの近傍で式（３８）の条件が満たされないことに起因することを認識した。
【００９０】  本発明者らはさらなる検討を行った結果、降圧動作と昇圧動作のみによる制御に加えて、入力電圧ｖＧがゼロの近傍で昇降圧動作による制御を行うことにより、上記の課題を解決できることに気が付いた。
【００９１】  前述の通り、降圧動作時は、アクティブモードと降圧モードのみが使用される。すなわち、  ＤＡ、ＢＵ＋ＤＢ，ＢＵ＝１  ・・・（３９）  Ｄ０，ＢＵ＝０  ・・・（４０）である。  また昇圧動作時は、アクティブモードと昇圧モードのみが使用される。すなわち、  ＤＡ、ＢＯ＋Ｄ０，ＢＯ＝１  ・・・（４１）  ＤＢ，ＢＯ＝０  ・・・（４２）である。  これに対し、昇降圧動作では、アクティブモード、降圧モードおよび昇圧モードの３つのモードが使用される。すなわち、  ＤＡ、ＢＢ＋ＤＢ，ＢＢ＋Ｄ０，ＢＢ＝１  ・・・（４３）である（下付き添字の右側のＢＢは昇降圧（Ｂｕｃｋ−Ｂｏｏｓｔ）を示す）。
【００９２】  次に昇降圧動作を導入したときの、最適なデューティの算出方法について説明する。  前述のように、昇降圧動作は、入力電圧ｖＧがゼロの近傍でも式（３８）の条件が成立することを保証することにある。式（２３）において、アクティブモードのデューティＤＡを、昇降圧動作時のアクティブモードのデューティＤＡ、ＢＢで置き換えたものを、  ｜ｉＧ｜＝（２・ｉＬ−＜ｉＱ＞）・ＤＡ、ＢＢ  ・・・（４４）とおく。これより、  ＤＡ、ＢＢ＝｜ｉＧ｜／（２・ｉＬ−＜ｉＱ＞）  ・・・（４５）となる。  ここで式（３８）が成立しているとして、ｉＬ＝（１／２）・ＩＱとおく（ＩＱは出力ピーク電流）。従って、昇降圧動作時のアクティブモードのデューティＤＡ、ＢＢは、  ＤＡ、ＢＢ＝｜ｉＧ｜／（ＩＱ−＜ｉＱ＞）  ・・・（４６）となる。
【００９３】  変調率ｍに依存したＤＡ、ＢＢを得るために、以下のように定義される定数ｋを導入する。  ｉＧ＝２・ＰＭ・ｖＧ／ＶＧ２  ・・・（４７）  ＜ｖＰＮ＞＝＜ｖＣ＞  ・・・（４８）  ｍ＝｜ｖＧ｜／＜ｖＰＮ＞  ・・・（４９）  ＰＭ＝（３／２）・ＶＱ・ＩＱ・ｃｏｓφ  ・・・（５０）  Ｍ＝２・ＶＭ／ｖｃ  ・・・（５１）とおくと、  ＤＡ、ＢＢ＝（６Ｍ・ｃｏｓφ／（４−３Ｍ・ｃｏｓφ））・（ｖＣ／ＶＧ）２・ｍ＝ｋ・ｍ  ・・・（５２）と表される。ただし、  Ｍ＜Ｍｍａｘ＝２／√３  ・・・（５３）  ｃｏｓφ＜１  ・・・（５４）が成り立つ。ここで、ＰＭは出力電力、Ｍはインバータ変調率である。すなわち、  ｋ＝６Ｍ・ｃｏｓφ／（４−３Ｍ・ｃｏｓφ）  ・・・（５５）と定義する。
【００９４】  以上から、最適なデューティは以下のように算出される。  ＤＡ＝ｍｉｎ（ＤＡ，ＢＵ／ＢＯ、ＤＡ，ＢＢ）  ・・・（５６）  ＤＢ＝（１／２）・（１−ｍ・ＤＡ）  ・・・（５７）
【００９５】  ここで、式（５２）に代えて、昇降圧動作時のアクティブモードのデューティＤＡ、ＢＢを以下の範囲で規定してもよい。  ＤＡ、ＢＢ≧（６Ｍ・ｃｏｓφ／（４−３Ｍ・ｃｏｓφ））・（ｖＣ／ＶＧ）２・ｍ＝ｋ・ｍ  ・・・（５８）  ＤＡ、ＢＢを式（５８）で定められる範囲で規定することにより、本技術分野における規格で定められる許容歪率を含む範囲をカバーすることができる。
【００９６】  式（５６）で示されるように、インダクタ電流ｉＬを最小化するためには、定常状態におけるアクティブモードの最適なデューティＤＡは、ＤＡ，ＢＵ／ＢＯとＤＡ，ＢＢの小さい方の値を取る。また、式（５２）で示されるように、昇降圧動作時のアクティブモードの最適なデューティＤＡ、ＢＢは、変調率ｍに比例した値となる。このときの比例係数ｋは、式（５５）によって定められる。定常状態のデューティＤＡ，ＢＵ／ＢＯは、降圧動作時と昇圧動作時において有効であり、降圧動作時におけるアクティブモードのデューティＤＡ，ＢＵの最小値と関連する昇圧動作時におけるアクティブモードのデューティＤＡ，ＢＯで求められる。これらの動作モードは，係数ｋによって決まる。
【００９７】  動作モードの一例として、図１８（ａ）に、ｋ＝ｋ１＜１のときの動作モードを示す。  動作モードの別の例として、図１８（ｂ）に、ｋ＝ｋ２＞１のときの動作モードを示す。  図１８（ａ）に示される通り、ｋ＝ｋ１では、昇降圧動作（ＢＢ）と降圧動作（ＢＵ）のみが用いられる。  また図１８（ｂ）に示される通り、ｋ＝ｋ２では、昇降圧動作（ＢＢ）と降圧動作（ＢＵ）と昇圧動作（ＢＯ）とが用いられる。
【００９８】  図１９に、上述の方法に基づいて、インダクタ電流ｉＬを最小にする制御を実行した結果を示す。  整流された入力電圧｜ｖＧ｜と出力電圧＜ｖＰＮ＞（＝キャパシタ電圧＜ｖＣ＞）から、定常状態におけるアクティブモードのデューティＤＡ，ＢＵ、ＤＡ，ＢＯ、ＤＡ，ＢＵ／ＢＯを求めることにより、最適なＤＡ、ＤＢを得ることができる。その結果、図１９に示されるように、完全に整流された入力電流＜ｉＴＡ＞とインダクタ電流ｉＬが、入力電力の１周期の間で得られることが分かる。
【００９９】  次に式（２４）（２５）（２６）における、各モードのデューティの定常状態からの微小変動ｄ'Ａ、ｄ'０、ｄ'Ｂを求める。  式（２４）（２５）を式（２１）に代入し、定常状態からの変動分を取り出すと、以下の式が得られる。  ｖＬ'＝｜ｖＧ｜・ｄ'Ａ＋２・ｖＣ・ｄ'Ｂ  ・・・（５９）ただしｖＬ'は、インダクタ電圧ｖＬの定常状態からの変動を表す。  降圧動作時は、シュートスルーのため、ｄ０，ＢＵ＝０である。またＤ０，ＢＵ＝０であることからｄ'０、ＢＵ＝０であることが分かる。  昇圧動作時は、ｄ０、ＢＯ＝０、ｄＡ，ＢＯ＋ｄＢ，ＢＯ＝１から、ｄ'Ａ，ＢＯ＝−ｄ'Ｂ，ＢＯとなる。  昇降圧動作時は、ｄ０、ＢＢはインダクタ電流ｉＬを最小にする値として決定される。従ってｄＡ，ＢＢの定常状態からの変動ｄ'Ａ，ＢＢは発生せず、ｄＢ，ＢＢの定常状態からの変動ｄ'Ｂ，ＢＢのみが発生する。
【０１００】  以上の結果はまとめて、以下のようなベクトル形式で示すことができる。  （ｄ'Ａ、ＢＵ、ｄ'Ｂ、ＢＵ）＝（ｖＬ'、０）  ・・・（６０）  （ｄ'Ａ、ＢＯ、ｄ'Ｂ、ＢＯ）＝（ｖＬ'／（｜ｖＧ｜−２・ｖＣ）、−ｖＬ'／（｜ｖＧ｜−２・ｖＣ））  ・・・（６１）  （ｄ'Ａ、ＢＢ、ｄ'Ｂ、ＢＢ）＝（０、ｖＬ'／２・ｖＣ）  ・・・（６２）
【０１０１】  前述の方法で算出したデューティを、スイッチ制御のためのスイッチ信号に変換する方法を、以下で詳細に説明する。以下に示すように、出力電圧を的確に時間制御して変化させることにより、スッチング信号のＰＷＭキャリア波形を時間軸に対して非対称にすることができる。これにより、ショート期間を的確に分配することができる。
【０１０２】  各モードのデューティｄＡ、ｄ０、ｄＢと、インバータデューティｄＵ、ｄＶ、ｄＷは、実際のトランジスタスイッチの制御信号ＳＡ、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、に変換される。
【０１０３】  初めに一定のＤＣリンク電圧を使った、比較例に係るコンバータの動作について説明する。  図２０（ａ）に、比較例に係るコンバータのキャリア信号を示す。  図２０（ｂ）に、比較例に係るコンバータのＵ相電圧波形を示す。
【０１０４】  図２０（ａ）に示されるように、１スイッチング期間内のスイッチ信号と各相の相電圧波形は，左右対称な形状の三角キャリア波形（ＰＷＭキャリア）と、インバータデューティｄＵ、ｄＶ、ｄＷとの比較により求められる。  図２０（ｂ）は、Ｕ相の相電圧波形を示すが、Ｖ相、Ｗ相についても同様である。  図２０（ｂ）に示されるように、キャリア波形がｄＸより小さいとき（ただし、Ｘ∈｛Ｕ、Ｖ、Ｗ｝、各相電圧ｖＸＮはＤＣリンク電圧ＶＤＣとなる。すなわちこの場合、  ｖＸＮ＝ＶＤＣ  ・・・（６３）である。  それ以外の相出力は０となる。  換言すれば、平均Ｘ相電圧＜ｖＸＮ＞は、ｖＤＣ・ｄＸとなる。  ＜ｖＸＮ＞＝ｖＤＣ・ｄＸ  ・・・（６４）
【０１０５】  比較例に係るコンバータでは、一定のＤＣリンク電圧を用いた。これに対し本発明に係るインバータでは、出力電圧ｖＰＮが、動作モードにより変化する。  本発明に係るインバータにおいても、同じ平均相電圧の出力を得る必要がある。  これを実現するための手法として、以下の２つの方法が考えられる。
【０１０６】（方法１）  シュートスルーの時の出力電圧ｖＰＮはゼロである。このため，平均Ｕ相相電＜ｖＵＮ＞は、アクティブモード（すなわち、ｖＰＮ、１＝２・ｖＣ−｜ｖＧ｜）と降圧モード（ｖＰＮ、１＝２・ｖＣ）との間に得る必要がある。  方法１は、ＰＷＭキャリア波形を非対称化することにより、これを実現するものである。具体的には、モードの状態に応じてキャリア波形を以下のように変更する。  アクティブモードの間(ｔＡ＝ｄＡ・ＴＳＷ）：０から１に変化  降圧モードの間（ｔ０＝ｄ０・ＴＳＷ）：０から１に変化  昇圧モード（シュートスルー）（ｔＢ＝ｄＢ・ＴＳＷ）：０を維持
【０１０７】  図２１（ａ）に、方法１に係るコンバータのキャリア信号を示す。  図２１（ｂ）に、方法１に係るコンバータのＵ相電圧波形を示す。
【０１０８】  方法１の利点は、従来と同じデューティを使える点にある。すなわち、  ｔＵ，Ａ＝ｄＵ・ＴＡ＝ｄＵ・ｄＡ・ＴＳＷ  ・・・（６５）  ｔＵ，０＝ｄＵ・Ｔ０＝ｄＵ・ｄ０・ＴＳＷ  ・・・（６６）となる。これにより、平均相電圧は以下のように算出される。  ＜ｖＵＮ＞＝ｖＰＮ，１・ｔＵ，Ａ／ＴＳＷ＋ｖＰＮ，２・ｔＵ，０／ＴＳＷ  ＝（２・ｖＣ−｜ｖＧ｜）・ｄＵ・ｄＡ＋２・ｖＣ・ｄＵ・ｄ０  ＝＜ｖＰＮ＞・ｄＵ   ・・・（６７）
【０１０９】  （方法２）  方法２は、シュートスルー期間（ｔＢ＝ｄＢ・ＴＳＷ）のスイッチングを統合するものである。  従来のスイッチング手順では、一方のハーフブリッジがターンオンする前に、他方が必ずターンオフするデッドタイム期間が設けられている。  方法２では、両方のハーフブリッジがターンオンするシュートスルー期間ｔＳＨをデッドタイム期間に設ける。換言すれば、シュートスルー期間をスイッチング手順に統合する。従ってスイッチ回数が増加することはない。
【０１１０】  ハーフブリッジの上下のデューティｄＨ、ｄＬは、以下の関係を満たす。  ｄＨ＝ｄＬ＋ｄＳＨ  ・・・（６８）  シュートスルー期間（ｔＢ＝ｄＢ・ＴＳＷ）を、以下のようにアクティブモードと降圧モードとに比例分配する。  ｔＢ，Ａ＝ｄＢ，Ａ・ＴＳＷ＝ｄＢ・ｄＡ／（ｄＡ＋ｄ０）・ＴＳＷ  ・・・（６９）  ｔＢ，０＝ｄＢ，０・ＴＳＷ＝ｄＢ・ｄ０／（ｄＡ＋ｄ０）・ＴＳＷ  ・・・（７０）また、  ｔＡＮ＝ｄＡＮ・ＴＳＷ＝（ｄＡ＋ｄＢ，Ａ）・ＴＳＷ  ・・・（７１）  ｔ０Ｎ＝ｄ０Ｎ・ＴＳＷ＝（ｄＡ＋ｄＢ，０）・ＴＳＷ  ・・・（７２）  ｔＡＮ＋ｔ０Ｎ＝１  ・・・（７３）が成り立つ。これより、  ｄＡＮ＝ｄＡ＋ｔＢ，Ａ／ＴＳＷ＝ｄＡ／（１−ｄＢ）  ・・・（７４）  ｄ０Ｎ＝ｄＡ＋ｔＢ，０／ＴＳＷ＝ｄ０／（１−ｄＢ）  ・・・（７５）が得られる。
【０１１１】  各相（すなわちＵ、Ｖ、Ｗの三相）でアクティブモードと降圧モードとの間に両シュートスルー期間を分ける。すなわち、  ｔＳＨ、Ａ＝（１／３）・ｔＢ、Ａ  ・・・（７６）  ｔＳＨ、０＝（１／３）・ｔＢ、０  ・・・（７７）
【０１１２】  先ず、以下のような非対称のＰＷＭキャリア波形を求める。  アクティブモードの間(ｔＡ、Ｎ＝ｄＡＮ・ＴＳＷ）：０から１に変化  降圧モードの間（ｔ０、Ｎ＝ｄ０Ｎ・ＴＳＷ）：０から１に変化  昇圧モード（シュートスルー）（ｔＢ＝ｄＢ・ＴＳＷ）：０を維持
【０１１３】  これによって、シュートスルー期間ｔＳＨ、ＡとｔＳＨ、０とは、各ハーフブリッジｘ∈｛ａ、ｂ、ｃ｝のハイサイドスイッチのデューティｄｘ、Ｈと、ローサイドスイッチのデューティｄｘ、Ｌとの間のデューティサイクルの差ｔＳＨ＝（１／３）・ｄＢを実現できる。  ｄｘ、Ｈ＝ｄｘ、Ｌと＋（１／３）・ｄＢ，ｘ  ・・・（７８）ただしｘ∈｛ａ、ｂ、ｃ｝
【０１１４】  最小デューティのハーフブリッジ出力ｄａ、中間デューティのハーフブリッジ出力ｄｂ、最大デューティのハーフブリッジ出力ｄｃは、それぞれ以下の通りである。  ｄａ＝ｍｉｎ（ｄＵ、ｄＶ、ｄＷ）  ・・・（７９）  ｄｂ＝ｍｉｄ（ｄＵ、ｄＶ、ｄＷ）  ・・・（８０）  ｄｃ＝ｍａｘ（ｄＵ、ｄＶ、ｄＷ）  ・・・（８１）ただしｍｉｎ（）は（）内の最小値を取ることを示し、ｍｉｄ（）は（）内の中間値を取ることを示し、ｍａｘ（）は（）内の最大値を取ることを示す。
【０１１５】  ハイおよびローサイドスイッチのデューティｄｘ、Ｈおよびｄｘ、Ｌを算出するためには、ある相のシュートスルー期間が他の相のオン時間に影響することを考慮する必要がある。シュートスルー期間中はＤＣリンク電圧が０（出力電圧が０）となる点に留意されたい。
【０１１６】  そのため， まずｄＵ、ｄＶ、ｄＷの最小デューティｄａ，Ｌを求める。  ｄＡ，Ｎ＝ｄＡ＋ｔＢ、Ａ／ＴＳＷ＝ｄＡ／ｄＡ，Ｎ＝１−ｄＢ  ・・・（８２）である点に留意すると、これは  ｄＡ／ｄＡ，Ｎ＝１−ｄＢ  ・・・（８３）の係数から求めることができる。従って、  ｄａ，Ｌ＝（１−ｄＢ）・ｄａ  ・・・（８４）となる。  また、ハイサイドデューティｄａ，Ｈは、  ｄａ，Ｈ＝ｄａ，Ｌ＋（１／３）・ｄＢ  ・・・（８５）となる。
【０１１７】  図２２（ａ）に、方法２に係るコンバータのキャリア信号を示す。  図２２（ｂ）に、方法２に係るコンバータのＵ相電圧波形を示す。
【０１１８】  同様に２相目、３相目のハイサイドとローサイドのデューティは、前相との関係から以下のように算出される。  ｄａ，Ｌ＝（１−ｄＢ）・ｄａ  ・・・（８６）  ｄｂ，Ｌ＝ｄａ，Ｈ＋（１−ｄＢ）・（ｄｂ−ｄａ）  ・・・（８７）  ｄｃ，Ｌ＝ｄｂ，Ｈ＋（１−ｄＢ）・（ｄｃ−ｄｂ）  ・・・（８８）
【０１１９】  以上説明したように、本実施例では、スッチング信号のＰＷＭキャリア波形が時間軸に対して非対称となる。これにより、ショートスルー期間を的確に分配することができる。従って、Ｚソース回路のインダクタの電流リップを削減し、システム全体の損失を最小化することができる。
【０１２０】  本発明の一実施形態では、ＡＣ−ＡＣコンバータ回路は、前記降圧回路と前記インバータ回路とを制御する制御回路を含む。降圧回路は、降圧回路用スイッチング素子を含む。インバータ回路は、インバータ回路用スイッチング素子を含む。制御回路は、降圧回路用スイッチング素子がオンであり、前記インバータ回路用スイッチング素子がオフである第１の動作モードと、降圧回路用スイッチング素子がオフであり、前記インバータ回路用スイッチング素子がオフである第２の動作モードと、インバータ回路用スイッチング素子がオンである第３の動作モードと、を使用して制御を行うことを特徴とする。
【０１２１】  本発明のさらなる実施形態では、制御回路は、入力電圧をｖＧ、キャパシタ電圧をｖｃ、平均出力電圧をｖＰＮ、変調率をｍ＝｜ｖＧ｜／ｖＰＮ、としたとき、第３の動作モードのデューティＤ３、第１のパラメータＭ、第２のパラメータｃｏｓφが以下の式を満足するように制御を行うことを特徴とする。  Ｍ＜２／√３、  ｃｏｓφ＜１、  Ｄ３≧６Ｍ・ｃｏｓφ／（４−３Ｍ・ｃｏｓφ）・（ｖｃ／ＶＧ）２・ｍ
【０１２２】  本発明のさらなる実施形態では、制御回路は、第３の動作モードのデューティＤ３が以下の式を満足するように制御を行うことを特徴とする。  Ｄ３＝６Ｍ・ｃｏｓφ／（４−３Ｍ・ｃｏｓφ）・（ｖｃ／ＶＧ）２・ｍ
【０１２３】  本発明のさらなる実施形態では、スッチング信号のＰＷＭキャリア波形は時間軸に対して非対称である。
【符号の説明】
【０１２４】  １００・・ＡＣ−ＡＣコンバータ回路、  ６・・モータ、  １２・・単相電源、  １４・・フィルタ、  １６・・整流回路、  １８・・降圧回路、  ２０・・Ｚソース回路、  ２２・・インバータ回路、  ２４・・制御回路、  Ｃ１、Ｃ２・・コンデンサ、  Ｄ１−Ｄ５・・ダイオード、  Ｔ１−Ｔ７・・スイッチング素子、  Ｌ１、Ｌ２、Ｌ３・・インダクタ。
【産業上の利用可能性】
【０１２５】  本発明は、交流電源からの電力を交流電力に変換するＡＣ−ＡＣコンバータ回路に関するものであり、電力産業に利用可能である。
【図１】
2019073904.tif 000003
【図２】
2019073904.tif 000004
【図３】
2019073904.tif 000005
【図４】
2019073904.tif 000006
【図５】
2019073904.tif 000007
【図６】
2019073904.tif 000008
【図７】
2019073904.tif 000009
【図８】
2019073904.tif 000010
【図９】
2019073904.tif 000011
【図１０】
2019073904.tif 000012
【図１１】
2019073904.tif 000013
【図１２】
2019073904.tif 000014
【図１３】
2019073904.tif 000015
【図１４】
2019073904.tif 000016
【図１５】
2019073904.tif 000017
【図１６】
2019073904.tif 000018
【図１７】
2019073904.tif 000019
【図１８】
2019073904.tif 000020
【図１９】
2019073904.tif 000021
【図２０】
2019073904.tif 000022
【図２１】
2019073904.tif 000023
【図２２】
2019073904.tif 000024
【国際調査報告】
2019073904.tif 000025
2019073904.tif 000026
2019073904.tif 000027
2019073904.tif 000028