(57)【要約】  本開示の撮像装置は、第１端子、第２端子、および、第１端子と第２端子との間に位置し、光の照射によって誘電率が変化する誘電率変調構造を含む誘電率変調素子と、第１電極および第２電極を含み、第２電極が誘電率変調素子の第２端子に電気的に接続される容量素子と、第２端子の電位に応じた信号を出力する検出回路とをそれぞれが含む画素を備える。撮像装置は、さらに、誘電率変調素子の第１端子および容量素子の第１電極のうちの一方に対して、第１期間に第１電圧を印加し、第１期間とは異なる第２期間に第２電圧を印加する電圧供給回路と、第１期間に検出回路から出力された第１信号と、第２期間に検出回路から出力された第２信号との差分である第３信号を生成する信号処理回路とを備え、第２電圧が前記一方に印加されたときの第１端子および第１電極間の電位差は、第１電圧が前記一方に印加されたときの第１端子および第１電極間の電位差よりも小さい。
2019131028.tif 000002
【特許請求の範囲】
【請求項１】
１以上の画素を備える撮像装置であって、
前記１以上の画素のそれぞれは、
第１端子、第２端子、および、前記第１端子と前記第２端子との間に位置し、光の照射によって誘電率が変化する誘電率変調構造を含む誘電率変調素子と、
第１電極および第２電極を含み、前記第２電極が前記誘電率変調素子の前記第２端子に電気的に接続される容量素子と、
前記第２端子の電位に応じた信号を出力する検出回路と
を含み、
前記撮像装置は、さらに、
前記誘電率変調素子の前記第１端子および前記容量素子の前記第１電極のうちの一方に対して、第１期間に第１電圧を印加し、前記第１期間とは異なる第２期間に第２電圧を印加する電圧供給回路と、
前記第１期間に前記検出回路から出力された第１信号と、前記第２期間に前記検出回路から出力された第２信号との差分である第３信号を生成する信号処理回路と
を備え、
前記第２電圧が前記一方に印加されたときの前記第１端子および前記第１電極間の電位差は、前記第１電圧が前記一方に印加されたときの前記第１端子および前記第１電極間の電位差よりも小さい、撮像装置。
【請求項２】
前記信号処理回路は、前記第３信号からオフセットレベルに対応する第４信号を減算した第５信号を出力する、請求項１に記載の撮像装置。
【請求項３】
前記第４信号は、前記第１端子および前記第１電極のうちの前記一方に前記第１電圧が印加され、かつ、前記誘電率変調構造に光が照射されていない状態において前記検出回路から出力された信号である、請求項２に記載の撮像装置。
【請求項４】
前記１以上の画素は、複数の画素であり、
前記複数の画素は、前記誘電率変調構造を覆う遮光層をさらに有するダミー画素を含み、
前記第４信号は、前記第１端子および前記第１電極のうちの前記一方に前記第１電圧が印加された状態にある前記ダミー画素の前記検出回路から出力された信号である、請求項３に記載の撮像装置。
【請求項５】
前記誘電率変調構造への光の入射および遮断を切り替えるメカニカルシャッタをさらに備え、
前記第１信号は、前記メカニカルシャッタが開とされた状態において前記検出回路から出力された信号であり、
前記第４信号は、前記第１端子および前記第１電極のうちの前記一方に前記第１電圧が印加され、かつ、前記メカニカルシャッタが閉とされた状態において前記検出回路から出力された信号である、請求項３に記載の撮像装置。
【請求項６】
前記第４信号は、前記第１端子および前記第１電極のうちの前記一方に印加される電圧が前記第２電圧から前記第１電圧に切り替えられた直後に前記検出回路から出力される信号である、請求項２に記載の撮像装置。
【請求項７】
光源をさらに備え、
前記光源は、前記第１期間に所定の波長域の光で被写体を照射し、
前記第４信号は、前記第１端子および前記第１電極のうちの前記一方に前記第１電圧が印加され、かつ、前記光源が消灯状態とされた状態で前記検出回路から出力された信号である、請求項２に記載の撮像装置。
【請求項８】
連続する２以上のフレーム期間において、前記検出回路による前記第２信号の読み出し回数は、前記検出回路による前記第１信号の読み出し回数よりも少ない、請求項１から７のいずれか一項に記載の撮像装置。
【請求項９】
前記第１端子および前記第２端子は、前記誘電率変調構造を挟む画素電極と透光性の対向電極との組であり、
前記誘電率変調構造は、
光電変換層と、
前記画素電極または前記対向電極と前記光電変換層との間に位置する電荷ブロッキング層と
を含む、請求項１から８のいずれか一項に記載の撮像装置。
【請求項１０】
前記光電変換層は、有機材料を含む、請求項９に記載の撮像装置。
【請求項１１】
前記第１端子および前記第２端子は、前記誘電率変調構造を挟む画素電極と透光性の対向電極との組であり、
前記誘電率変調構造は、
光の照射によって電荷対を発生させる量子ドットを含む層と、
前記画素電極または前記対向電極と量子ドットを含む前記層との間に位置する電荷ブロッキング層と
を含む、請求項１から８のいずれか一項に記載の撮像装置。
【請求項１２】
前記第１端子および前記第２端子は、前記誘電率変調構造を挟む画素電極と透光性の対向電極との組であり、
前記誘電率変調構造は、光の照射によって誘電率が変化する材料を含む層を有する、請求項１から８のいずれか一項に記載の撮像装置。
【請求項１３】
前記誘電率変調構造は、
前記対向電極と前記光電変換層との間に位置する第１電荷ブロッキング層と、
前記画素電極と前記光電変換層との間に位置する第２電荷ブロッキング層と
を含む、請求項９または１０に記載の撮像装置。
【請求項１４】
前記誘電率変調構造は、
前記対向電極と量子ドットを含む前記層との間に位置する第１電荷ブロッキング層と、
前記画素電極と量子ドットを含む前記層との間に位置する第２電荷ブロッキング層と
を含む、請求項１１に記載の撮像装置。
【請求項１５】
前記第１電荷ブロッキング層および前記第２電荷ブロッキング層は、絶縁層である、請求項１３または１４に記載の撮像装置。
【請求項１６】
前記画素電極にソースおよびドレインの一方が電気的に接続されたリセットトランジスタをさらに備え、
前記リセットトランジスタは、前記画素電極の電位をリセットするリセット電圧を前記第２期間に前記画素電極に供給する、請求項９から１５のいずれか一項に記載の撮像装置。
【請求項１７】
前記検出回路は、前記リセットトランジスタが前記画素電極の電位をリセットした後に、前記第２信号の読み出しを行う、請求項１６に記載の撮像装置。
【請求項１８】
前記電圧供給回路は、前記第２期間に前記第２電圧を前記誘電率変調素子の前記第１端子に印加し、
前記リセット電圧は、前記第２電圧に等しい、請求項１６または１７に記載の撮像装置。
【請求項１９】
各画素の前記検出回路が形成された第１基板であって、前記誘電率変調素子を支持する第１基板と、
前記信号処理回路が形成された、前記第１基板とは異なる第２基板とをさらに備える、請求項１から１８のいずれか一項に記載の撮像装置。
【請求項２０】
前記第１期間と前記第２期間とは、同じ一つのフレーム期間内に含まれる、請求項１から１９のいずれか一項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、撮像装置に関する。
【背景技術】
【０００２】
従来、光検出装置、イメージセンサなどに光検出素子が用いられている。光検出素子の典型例は、フォトダイオード、フォトトランジスタなどの光電変換素子である。よく知られているように、光の照射によって光電変換素子に生じる光電流を検出することにより、光を検出することができる。【０００３】
下記の特許文献１は、図２に、所定の化合物が有機重合体中に分散された有機膜をゲート絶縁膜として有する薄膜トランジスタ（ＴＦＴ）を開示している。有機膜を構成する所定の化合物としては、光の照射によって分極の状態が変化する化合物が選ばれる。特許文献１の薄膜トランジスタでは、ゲート絶縁膜に光が照射されると、ゲート絶縁膜の誘電率が変化する。そのため、ゲート絶縁膜への光の照射によって、ソース−ドレイン間を流れる電流が変化する。特許文献１には、このような薄膜トランジスタを光センサに用いることが可能であると記載されている。【０００４】
下記の特許文献２および特許文献３は、光の照射によって生じる、光電変換層を挟む２つの電極の間の容量の変化または光電変換層の誘電率の変化を通して光を検出することが可能な装置を開示している。参考のために、国際公開第２０１７／０８１８４７号の開示内容の全ておよび国際公開第２０１７／０８１８３１号の開示内容の全てを本明細書に援用する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−６０８３０号公報
【特許文献２】国際公開第２０１７／０８１８４７号
【特許文献３】国際公開第２０１７／０８１８３１号
【発明の概要】
【０００６】
新規な構成を有する撮像装置を提供する。
【０００７】
本開示の限定的ではないある例示的な実施形態によれば、以下が提供される。
【０００８】
１以上の画素を備える撮像装置であって、前記１以上の画素のそれぞれは、第１端子、第２端子、および、前記第１端子と前記第２端子との間に位置し、光の照射によって誘電率が変化する誘電率変調構造を含む誘電率変調素子と、第１電極および第２電極を含み、前記第２電極が前記誘電率変調素子の前記第２端子に電気的に接続される容量素子と、前記第２端子の電位に応じた信号を出力する検出回路とを含み、前記撮像装置は、さらに、前記誘電率変調素子の前記第１端子および前記容量素子の前記第１電極のうちの一方に対して、第１期間に第１電圧を印加し、前記第１期間とは異なる第２期間に第２電圧を印加する電圧供給回路と、前記第１期間に前記検出回路から出力された第１信号と、前記第２期間に前記検出回路から出力された第２信号との差分である第３信号を生成する信号処理回路とを備え、前記第２電圧が前記一方に印加されたときの前記第１端子および前記第１電極間の電位差は、前記第１電圧が前記一方に印加されたときの前記第１端子および前記第１電極間の電位差よりも小さい、撮像装置。
【０００９】
本開示の一態様によれば、新規な構成を有する光センサが提供される。
【図面の簡単な説明】
【００１０】
【図１】図１は、本開示の第１の実施形態による撮像装置の構成を模式的に示す図である。
【図２】図２は、画素の例示的なデバイス構造を示す模式的な断面図である。
【図３】図３は、画素１０Ａａ中の誘電率変調素子２０ａおよび容量素子３０としての不純物領域３０ａに関する等価回路図である。
【図４】図４は、ＶＩＮ＝５Ｖ、Ｃｒｅｆ＝１．２ｆＦであるときの、容量値ＣＰＣの変化に対するＶＯＵＴの計算結果を示す図である。
【図５】図５は、本開示の実施形態による撮像装置の例示的な動作を説明するためのタイミングチャートである。
【図６】図６は、複数のフレームにわたる撮像動作の一例を説明するためのタイミングチャートである。
【図７】図７は、２次元に配列された複数の画素を含む撮像装置の読み出し動作の一例を説明するための図である。
【図８】図８は、２次元に配列された複数の画素を含む撮像装置の読み出し動作の他の一例を説明するための図である。
【図９】図９は、２次元に配列された複数の画素を含む撮像装置の読み出し動作のさらに他の一例を説明するための図である。
【図１０】図１０は、２次元に配列された複数の画素を含む撮像装置の読み出し動作のさらに他の一例を説明するための図である。
【図１１】図１１は、フレームメモリを有する画素の例を示す図である。
【図１２】図１２は、オフセットレベルに対応する信号を取得する第１の方法を説明するための模式的な断面図である。
【図１３】図１３は、オフセットレベルに対応する信号を取得する第２の方法を説明するための図である。
【図１４】図１４は、オフセットレベルに対応する信号を取得する第３の方法を説明するための図である。
【図１５】図１５は、画素内にリセットトランジスタを設けた変形例を示す図である。
【図１６】図１６は、画素のデバイス構造の他の例を示す模式的な断面図である。
【図１７】図１７は、誘電率変調素子２０の他の例を示す模式的な断面図である。
【図１８】図１８は、本開示の第２の実施形態による撮像装置の構成を模式的に示す図である。
【図１９】図１９は、図１８に示す撮像装置１００Ｅにおける読み出し動作の一例を説明するための図である。
【図２０】図２０は、本開示の第３の実施形態による撮像装置の例示的な構成を概略的に示す図である。
【図２１】図２１は、実施例１として作製したサンプルの構造を模式的に示す図である。
【図２２】図２２は、実施例１のサンプルに関する、照度を変化させたときの容量値の変化の測定結果を各バイアスについて示す図である。
【発明を実施するための形態】
【００１１】
本開示の一態様の概要は以下のとおりである。
【００１２】
［項目１］
１以上の画素を備える撮像装置であって、
１以上の画素のそれぞれは、
第１端子、第２端子、および、第１端子と第２端子との間に位置し、光の照射によって誘電率が変化する誘電率変調構造を含む誘電率変調素子と、
第１電極および第２電極を含み、前記第２電極が前記誘電率変調素子の第２端子に電気的に接続される容量素子と、
第２端子の電位に応じた信号を出力する検出回路と
を含み、
撮像装置は、さらに、
誘電率変調素子の第１端子および容量素子の第１電極のうちの一方に対して、第１期間に第１電圧を印加し、第１期間とは異なる第２期間に第２電圧を印加する電圧供給回路と、
第１期間に検出回路から出力された第１信号と、第２期間に検出回路から出力された第２信号との差分である第３信号を生成する信号処理回路と
を備え、
前記第２電圧が前記一方に印加されたときの前記第１端子および前記第１電極間の電位差は、前記第１電圧が前記一方に印加されたときの前記第１端子および前記第１電極間の電位差よりも小さい、撮像装置。
【００１３】
項目１の構成によれば、光の照射による誘電率変調素子の誘電率の変化を通して、光を検出することができる。例えば、電圧供給回路が、露光期間に各画素に例えばハイレベルの第１電圧を供給し、基準レベルの読み出しの期間に各画素にローレベルの第２電圧を供給する。信号検出回路によって、第１電圧が供給される第１期間に取得された信号と、第２電圧が供給される第２期間に取得された信号との差分が生成される。これにより、ノイズ成分を抑えてＳＮ比を確保することができる。
【００１４】
［項目２］
信号処理回路は、第３信号からオフセットレベルに対応する第４信号を減算した第５信号を出力する、項目１に記載の撮像装置。
【００１５】
項目２の構成によれば、初期状態において誘電率変調素子の第２端子と容量素子の第２電極との間のノードに蓄積されている電荷量の如何によらずに、光の照射による誘電率の変化に相当する実効的な電圧レベルの変化を取得することができる。よって、画素ごとのオフセットレベルのバラつきに起因する固定パターンノイズを低減することが可能である。
【００１６】
［項目３］
第４信号は、第１端子および第１電極のうちの一方に第１電圧が印加され、かつ、誘電率変調構造に光が照射されていない状態において検出回路から出力された信号である、項目２に記載の撮像装置。
【００１７】
項目３の構成によれば、第４信号として、オフセットレベルに対応する信号を取得することができる。
【００１８】
［項目４］
１以上の画素は、複数の画素であり、
複数の画素は、誘電率変調構造を覆う遮光層をさらに有するダミー画素を含み、
第４信号は、第１端子および第１電極のうちの一方に第１電圧が印加された状態にあるダミー画素の検出回路から出力された信号である、項目３に記載の撮像装置。
【００１９】
項目４の構成によれば、ダミー画素の検出回路の出力を第４信号として利用できるので、比較的簡易な構成によって、オフセットレベルに対応する信号を得ることができる。
【００２０】
［項目５］
誘電率変調構造への光の入射および遮断を切り替えるメカニカルシャッタをさらに備え、
第１信号は、メカニカルシャッタが開とされた状態において検出回路から出力された信号であり、
第４信号は、第１端子および第１電極のうちの一方に第１電圧が印加され、かつ、メカニカルシャッタが閉とされた状態において検出回路から出力された信号である、項目３に記載の撮像装置。
【００２１】
項目５の構成によれば、第１端子および第１電極のうちの一方に第１電圧が印加され、かつ、メカニカルシャッタが閉とされた状態において検出回路から出力された信号が、オフセットレベルに対応する信号を表現する。よって、画素ごとにオフセットレベルが異なっていたとしても、正確にオフセットを求めることが可能である。
【００２２】
［項目６］
第４信号は、第１端子および第１電極のうちの一方に印加される電圧が第２電圧から第１電圧に切り替えられた直後に検出回路から出力される信号である、項目２に記載の撮像装置。
【００２３】
項目６の構成によれば、第１期間の初期に検出回路から出力される信号を、オフセットレベルに対応する信号として取得するので、特別な構造を設けることなく、オフセットレベルに対応する信号を得ることが可能である。
【００２４】
［項目７］
光源をさらに備え、
光源は、第１期間に所定の波長域の光で被写体を照射し、
第４信号は、第１端子および第１電極のうちの一方に第１電圧が印加され、かつ、光源が消灯状態とされた状態で検出回路から出力された信号である、項目２に記載の撮像装置。
【００２５】
項目７の構成によれば、環境光に含まれる強度が小さい波長域の光で被写体を照射し、その波長域の光を検出することにより、各画素に応じた正確なオフセットレベルを求めることが可能である。
【００２６】
［項目８］
連続する２以上のフレーム期間において、検出回路による第２信号の読み出し回数は、検出回路による第１信号の読み出し回数よりも少ない、項目１から７のいずれか一項に記載の撮像装置。
【００２７】
項目８の構成によれば、フレーム期間ごとの第２信号の取得が省略されるので、信号の読み出しに要する期間を短縮して高速に撮像を実行し得る。あるいは、露光時間を拡大して、より高いＳＮ比を実現可能である。
【００２８】
［項目９］
第１端子および第２端子は、誘電率変調構造を挟む画素電極と透光性の対向電極との組であり、
誘電率変調構造は、
光電変換層と、
画素電極または対向電極と光電変換層との間に位置する電荷ブロッキング層と
を含む、項目１から８のいずれか一項に記載の撮像装置。
【００２９】
項目９の構成によれば、光電変換層と、画素電極および対向電極との間の電荷の移動を抑制することができる。そのため、光電変換によって生じた電荷を光電変換層内に留めることができ、電極における電荷密度を増大させ、誘電率変調構造の誘電率の変化を通して光を検出することが可能になる。
【００３０】
［項目１０］
光電変換層は、有機材料を含む、項目９に記載の撮像装置。
【００３１】
［項目１１］
第１端子および第２端子は、誘電率変調構造を挟む画素電極と透光性の対向電極との組であり、
誘電率変調構造は、
光の照射によって電荷対を発生させる量子ドットを含む層と、
画素電極または対向電極と量子ドットを含む層との間に位置する電荷ブロッキング層と
を含む、項目１から８のいずれか一項に記載の撮像装置。
【００３２】
項目１１の構成によれば、量子ドットを含む層と、画素電極および対向電極との間の電荷の移動を抑制することができるので、項目９の構成と同様の効果を得ることができる。
【００３３】
［項目１２］
第１端子および第２端子は、誘電率変調構造を挟む画素電極と透光性の対向電極との組であり、
誘電率変調構造は、光の照射によって誘電率が変化する材料を含む層を有する、項目１から８のいずれか一項に記載の撮像装置。
【００３４】
項目１２の構成によれば、光電変換層を有する誘電率変調素子を適用した場合と同様に、光の照射による誘電率変調素子の誘電率の変化を通して光を検出することが可能である。
【００３５】
［項目１３］
誘電率変調構造は、
対向電極と光電変換層との間に位置する第１電荷ブロッキング層と、
画素電極と光電変換層との間に位置する第２電荷ブロッキング層と
を含む、項目９または１０に記載の撮像装置。
【００３６】
項目１３の構成によれば、光電変換層と電極との間における電荷の移動をより確実に抑制し得る。
【００３７】
［項目１４］
誘電率変調構造は、
対向電極と量子ドットを含む層との間に位置する第１電荷ブロッキング層と、
画素電極と量子ドットを含む層との間に位置する第２電荷ブロッキング層と
を含む、項目１１に記載の撮像装置。
【００３８】
項目１４の構成によれば、量子ドットを含む層と電極との間における電荷の移動をより確実に抑制し得る。
【００３９】
［項目１５］
第１電荷ブロッキング層および第２電荷ブロッキング層は、絶縁層である、項目１３または１４に記載の撮像装置。
【００４０】
［項目１６］
画素電極にソースおよびドレインの一方が電気的に接続されたリセットトランジスタをさらに備え、
リセットトランジスタは、画素電極の電位をリセットするリセット電圧を第２期間に画素電極に供給する、項目９から１５のいずれか一項に記載の撮像装置。
【００４１】
項目１６の構成によれば、リセットトランジスタをオンすることにより、各画素の画素電極の電位をリセット電圧に揃えることができるので、画素ごとの基準レベルのバラつきを解消できる。
【００４２】
［項目１７］
検出回路は、リセットトランジスタが画素電極の電位をリセットした後に、第２信号の読み出しを行う、項目１６に記載の撮像装置。
【００４３】
［項目１８］
電圧供給回路は、第２期間に第２電圧を誘電率変調素子の第１端子に印加し、
リセット電圧は、第２電圧に等しい、項目１６または１７に記載の撮像装置。
【００４４】
項目１８の構成によれば、リセット動作後に誘電率変調構造にかかる電位差をほぼ０Ｖとすることが可能であり、例えば、特定の画素の感度を任意のタイミングでゼロにすることなどが可能になる。
【００４５】
［項目１９］
各画素の検出回路が形成された第１基板であって、誘電率変調素子を支持する第１基板と、
信号処理回路が形成された、第１基板とは異なる第２基板とをさらに備える、項目１から１８のいずれか一項に記載の撮像装置。
【００４６】
［項目２０］
前記第１期間と前記第２期間とは、同じ一つのフレーム期間内に含まれる、項目１から１９のいずれか一項に記載の撮像装置。
【００４７】
以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
【００４８】
（第１の実施形態）
図１は、本開示の第１の実施形態による撮像装置の構成を模式的に示す。図１に示す撮像装置１００Ａは、複数の画素１０Ａと、これらの画素１０Ａに電気的に接続された電圧供給回路５０と、画素１０Ａからの出力を受ける信号処理回路６０とを有する。画素１０Ａは、例えば２次元に配列されることにより、撮像領域を形成する。ここでは、簡単のため、撮像装置１００Ａが有する複数の画素１０Ａのうちの４つを取り出して示している。図１に示す例において、これら４つの画素１０Ａは、２行２列のマトリクス状の配置を有している。なお、撮像装置１００Ａにおける画素１０Ａの数および配置は、任意であり、画素１０Ａの数は、１つであってもよい。また、例えば、画素１０Ａが１次元の配列を有する場合には、撮像装置１００Ａをラインセンサとして機能させ得る。
【００４９】
図１に模式的に示すように、各画素１０Ａは、概略的には、誘電率変調素子２０と、容量素子３０と、検出回路４０とを含む。誘電率変調素子２０は、光の照射によって誘電率が変化する性質を示す誘電率変調構造をその一部に含む素子であり、第１端子２１および第２端子２２を有する。誘電率変調素子２０は、光の照射を受けて、例えば、第１端子２１と第２端子２２との間の容量値を変化させる。誘電率変調素子２０の構成の例は、後述する。
【００５０】
図示するように、容量素子３０の一方の電極は、第２端子２２に電気的に接続される。図１に例示する構成において、容量素子３０の他方の電極の電位は、接地に固定されている。容量素子３０の具体的な構成は、特定の構成に限定されない。容量素子３０は、複数の容量素子の合成容量として構成されていてもよいし、１以上の容量素子、および、配線などの寄生容量の並列接続または直列接続による合成容量であってもよい。容量素子３０は、画素１０Ａに光が入射していない、暗時の状態において比較したときに、誘電率変調素子２０と同等かそれ以上の容量値を有するように設計され得る。
【００５１】
検出回路４０は、第２端子２２に電気的に接続され、第２端子２２の電位に応じた信号を出力する。この例では、検出回路４０は、信号検出トランジスタ４１と、アドレストランジスタ４２とを有する。信号検出トランジスタ４１およびアドレストランジスタ４２は、典型的には、電界効果トランジスタ（ＦＥＴ）である。以下では、信号検出トランジスタ４１およびアドレストランジスタ４２として、ＮチャンネルＭＯＳを例示する。
【００５２】
図示するように、信号検出トランジスタ４１のゲートは、第２端子２２に接続される。動作時、信号検出トランジスタ４１は、そのドレインに例えば電源電圧が供給されることにより、ソースフォロワとして動作する。このような構成によれば、画素１０Ａからの信号の読み出しによっても第２端子２２の電位は変化しない。すなわち、非破壊で信号を読み出すことができる。
【００５３】
信号検出トランジスタ４１のソースは、アドレストランジスタ４２を介して出力信号線７４に接続される。アドレストランジスタ４２のオンおよびオフは、例えば、不図示の行走査回路により、複数の画素１０Ａの行ごとに設けられたアドレス信号線を介して制御され得る。アドレストランジスタ４２を行単位または列単位で制御することにより、複数の画素１０Ａのうちのいずれの画素１０Ａからどのようなタイミングで信号を読み出すかを任意に決定することができる。
【００５４】
出力信号線７４は、複数の画素１０Ａの列ごとに設けられ、信号処理回路６０に接続される。信号処理回路６０は、画素１０Ａから読み出された出力信号に対し、相関二重サンプリングに代表される雑音抑圧信号処理、アナログ−デジタル変換などを行う。この例では、信号処理回路６０は、複数のアナログ−デジタル変換回路６２（以下、単に「ＡＤ変換回路６２」と呼ぶ。）を含む。図示するように、ＡＤ変換回路６２は、出力信号線７４ごとに設けられる。換言すれば、各ＡＤ変換回路６２は、対応する出力信号線７４に接続される。
【００５５】
信号処理回路６０の出力は、例えば出力回路を介して撮像装置１００Ａの外部に読み出される。なお、ＡＤ変換回路６２は、複数の画素１０Ａの行または列ごとに配置されてもよいし、画素１０Ａごとに配置されていてもよい。
【００５６】
図１に例示する構成において、電圧供給回路５０は、電源線７０を介して各画素１０Ａの誘電率変調素子２０の第１端子２１に接続されている。電圧供給回路５０は、動作時、各画素１０Ａに所定の電圧を供給する。電圧供給回路５０は、少なくとも、各画素１０Ａに２つの異なる電圧を切り替えて供給可能な構成を有する。後に詳しく説明するように、電圧供給回路５０は、第１期間に第１電圧を誘電率変調素子２０に印加し、第１期間とは異なる第２期間に第１電圧とは異なる第２電圧を誘電率変調素子２０に印加する。電圧供給回路５０は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。
【００５７】
（画素のデバイス構造）
図２は、本開示の撮像装置が有する画素の例示的なデバイス構造を模式的に示す。図２に示す画素１０Ａａは、上述の画素１０Ａの一例である。なお、図２は、画素１０Ａを構成する各部の配置をあくまでも模式的に示しており、図２に示す各部の寸法は、必ずしも現実のデバイスにおける寸法を反映しない。このことは、本開示の他の図面においても同様である。
【００５８】
図２に示す画素１０Ａａは、概略的には、半導体基板８０と、半導体基板８０を覆う絶縁層９０と、絶縁層９０に支持された誘電率変調素子２０ａとを含む。絶縁層９０は、典型的には、二酸化シリコンから形成された２以上の絶縁層を含む。誘電率変調素子２０ａは、上述の誘電率変調素子２０の一例である。図示するように、誘電率変調素子２０ａの上方には、カラーフィルタなどの光学フィルタ８６、マイクロレンズ８８などが配置され得る。
【００５９】
図２に例示する構成において、誘電率変調素子２０ａは、絶縁層９０に支持された画素電極２２ｅ、画素電極２２ｅよりも半導体基板８０から遠くに位置する対向電極２１ｅ、および、画素電極２２ｅと対向電極２１ｅとの間に位置する誘電率変調構造２６ａを含む。ここで、対向電極２１ｅは、上述の誘電率変調素子２０の第１端子２１に相当し、画素電極２２ｅは、第２端子２２に相当する。
【００６０】
画素電極２２ｅは、隣接する他の画素１０Ａａとの間で空間的に分離されることにより、隣接する他の画素１０Ａａの画素電極２２ｅから電気的に分離される。画素電極２２ｅの材料としては、例えば、安定であり、かつ高い遮光性を示すＴｉＮ、ＴａＮなどの導電材料を用いることができる。
【００６１】
他方、対向電極２１ｅは、例えばＩＴＯなどの透光性の導電材料から形成される。なお、本明細書における「透光性」の用語は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。本開示の撮像装置によって検出される光は、可視光の波長範囲の光、すなわち、３８０ｎｍ以上７８０ｎｍ以下の波長を有する光に限定されない。本明細書では、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。
【００６２】
対向電極２１ｅは、典型的には、複数の画素１０Ａａにわたって連続した単一の電極の形で形成される。したがって、対向電極２１ｅに電源線７０を接続することにより、電源線７０を介して複数の画素１０Ａａの対向電極２１ｅに一括して所望の電圧を印加することができる。もちろん、全ての画素１０Ａａの間で対向電極２１ｅが連続していることは必須ではなく、例えば、複数の画素１０Ａａの間で、対向電極２１ｅが行または列ごとに分離されていることもあり得る。
【００６３】
誘電率変調構造２６ａには、対向電極２１ｅを通過した光が入射する。誘電率変調構造２６ａは、光の照射を受けてその誘電率を変化させる。画素電極２２ｅと対向電極２１ｅとの間に所定の電位差が与えられた状態で誘電率変調構造２６ａに光を入射させることにより、誘電率変調構造２６ａにおける誘電率の変化を通して、光を検出することができる。誘電率変調構造２６ａの構成の詳細、および、誘電率変調構造２６ａにおける誘電率の変化を利用した光検出の機構の詳細は、後述する。
【００６４】
この例では、画素電極２２ｅは、絶縁層９０の内部に配置された接続部９５ａを介して、半導体基板８０に形成された不純物領域３０ａに電気的に接続されている。ここでは、半導体基板８０としてＰ型シリコン基板を例示する。不純物領域３０ａは、例えばＮ型の拡散領域である。不純物領域３０ａを含むｐｎ接合によって形成される接合容量は、上述の容量素子３０として機能し得る。半導体基板８０は、その全体が半導体である基板に限定されず、誘電率変調素子２０ａが配置される側の表面に半導体層が設けられた絶縁基板などであってもよい。
【００６５】
図示するように、半導体基板８０には、さらに、信号検出トランジスタ４１およびアドレストランジスタ４２が形成され得る。信号検出トランジスタ４１のゲート電極４１ｇには、プラグ９１が接続されている。プラグ９１は、配線９２を介して、上述の不純物領域３０ａに接続されたプラグ９３ａに接続されている。すなわち、接続部９５ａは、信号検出トランジスタ４１のゲート電極４１ｇとの接続も有する。プラグ９１およびプラグ９３ａは、典型的には、ポリシリコンプラグである。配線９２は、例えば、ポリシリコン配線であり、配線９２と画素電極２２ｅとを互いに接続するプラグ９４は、例えば、銅などから形成されるメタルプラグである。
【００６６】
半導体基板８０は、さらに、不純物領域８１、８２および８３と、素子分離領域８４とを有する。不純物領域８１は、信号検出トランジスタ４１のドレイン領域としての機能を有し、不純物領域８２は、信号検出トランジスタ４１のソース領域としての機能を有する。この例では、アドレストランジスタ４２は、不純物領域８２を信号検出トランジスタ４１と共有しており、不純物領域８２は、アドレストランジスタ４２のドレイン領域としても機能する。不純物領域８３は、アドレストランジスタ４２のソース領域として機能する。不純物領域８３には、上述の出力信号線７４が接続される。出力信号線７４は、図２において図示が省略されている。アドレストランジスタ４２のゲート電極４２ｇには、行走査回路に接続されたアドレス信号線が接続される。なお、絶縁層９０内には、配線層９６が配置されている。配線層９６は、上述の出力信号線７４、アドレス信号線などをその一部に含む。
【００６７】
（誘電率変調素子の例示的な構成および光検出の機構）
上述したように、誘電率変調素子２０ａは、画素電極２２ｅと対向電極２１ｅとに挟まれた誘電率変調構造２６ａを含む。図２に例示する構成において、誘電率変調構造２６ａは、第１電荷ブロッキング層２３と、第２電荷ブロッキング層２４と、これらブロッキング層の間に位置する光電変換層２５とを含む積層構造を有する。
【００６８】
光電変換層２５は、光の照射を受けて内部に励起子を生成する。光電変換層２５の材料の典型例は、半導体材料である。以下では、光電変換層２５を構成する材料として有機半導体材料を例示する。例えば水素化アモルファスシリコン、ＣｄＳｅなどに代表される化合物半導体材料、または、ＺｎＯなどの金属酸化物半導体材料を光電変換層２５の材料に用いることも可能である。
【００６９】
光電変換層２５が有機半導体材料から構成される場合、光電変換層２５は、ドナー性有機化合物およびアクセプター性有機化合物の積層構造、換言すれば、ヘテロ接合を含んでいてもよい。あるいは、バルクへテロ接合構造を有する混合層を含んでいてもよい。光電変換層２５は、これらの組み合わせであってもよい。光電変換層２５に入射した光は、ドナー性有機化合物およびアクセプター性有機化合物のいずれか一方またはそれらの両方によって吸収され得る。
【００７０】
第１電荷ブロッキング層２３は、対向電極２１ｅと光電変換層２５との間に位置し、対向電極２１ｅと光電変換層２５との間における電荷のやりとりを抑制する。すなわち、第１電荷ブロッキング層２３は、光電変換層２５からの対向電極２１ｅへの電荷の移動、および、対向電極２１ｅからの光電変換層２５への電荷の移動を抑制する機能を有する。同様に、第２電荷ブロッキング層２４は、画素電極２２ｅと光電変換層２５との間に位置し、光電変換層２５からの画素電極２２ｅへの電荷の移動、および、画素電極２２ｅからの光電変換層２５への電荷の移動を抑制する。
【００７１】
後に詳しく説明するように、光の検出においては、電圧供給回路５０が例えば対向電極２１ｅに所定の電圧を印加することにより、対向電極２１ｅと画素電極２２ｅとの間に電位差が与えられる。したがって、誘電率変調構造２６ａは、外部から電場が印加された状態となる。そのため、仮に、誘電率変調構造２６ａに例えば第１電荷ブロッキング層２３が設けられていないとすれば、画素電極２２ｅに対して対向電極２１ｅが高電位とされた場合、光電変換層２５から対向電極２１ｅに負の電荷が移動し、対向電極２１ｅから光電変換層２５に正の電荷が移動し得る。
【００７２】
これに対し、対向電極２１ｅと光電変換層２５との間に第１電荷ブロッキング層２３を設けることにより、光電変換層２５と対向電極２１ｅとの間における電荷の移動を抑制して、光電変換層２５内の電荷を光電変換層２５に留めることができる。例えば、画素電極２２ｅに対して対向電極２１ｅが高電位とされる場合、電子ブロッキング層を第１電荷ブロッキング層２３として配置することにより、光電変換層２５からの対向電極２１ｅへの電子の移動を制限することができる。同様に、第２電荷ブロッキング層２４として正孔ブロッキング層を配置することにより、光電変換層２５からの画素電極２２ｅへの正孔の移動を制限することができる。
【００７３】
ここで、光電変換層２５は、対向電極２１ｅを介した光の入射により、光電変換層２５内に励起子を生成する。光電変換層２５と電極との間における電荷の移動が抑制された状態で励起子が生成されると、対向電極２１ｅおよび画素電極２２ｅにおける電荷密度が増大する。対向電極２１ｅと画素電極２２ｅとの間に電位差が与えられた状態での励起子の生成は、誘電率変調構造２６ａにおける分極の変化に寄与する。そのため、電極における電荷密度の増大は、結果として、対向電極２１ｅと画素電極２２ｅとの間の誘電率の増大、換言すれば、誘電率変調構造２６ａの誘電率の増大をもたらす。光の照射により、対向電極２１ｅと画素電極２２ｅとの間の容量値が変化するといってもよい。誘電率変調構造２６ａの誘電率の変化を検出回路４０によって例えば電圧の変化の形で検出することにより、光を検出することができる。
【００７４】
第１電荷ブロッキング層２３および第２電荷ブロッキング層２４の材料としては、例えば、有機材料を用いることができる。上述したように、光電変換層２５は、主に有機半導体材料から構成され得る。すなわち、誘電率変調構造２６ａは、本質的に有機材料からなる構造であり得る。
【００７５】
第１電荷ブロッキング層２３および第２電荷ブロッキング層２４の材料は、絶縁材料に限定されない。以下に説明するように、隣接する層または電極の材料を適切に選択することにより、電圧の印加によって一方の極性の電荷は輸送させるが、逆極性の電荷は輸送させない性質を示す材料を第１電荷ブロッキング層２３および第２電荷ブロッキング層２４の材料として用い得る。
【００７６】
例えば画素電極２２ｅに対して対向電極２１ｅが高電位とされる場合には、第１電荷ブロッキング層２３の材料として、正孔輸送性有機化合物を用い得る。このとき、対向電極２１ｅの材料として、第１電荷ブロッキング層２３の最高被占分子軌道のエネルギー準位よりも浅いフェルミ準位をもつ導電性材料を用いることにより、電極との間のショットキー障壁を利用して、対向電極２１ｅから第１電荷ブロッキング層２３への正孔の移動および第１電荷ブロッキング層２３から対向電極２１ｅへの電子の移動の両方を抑制することが可能になる。同様に、画素電極２２ｅに対して対向電極２１ｅが高電位とされる場合、第２電荷ブロッキング層２４の材料として、電子輸送性有機化合物を用い得る。このとき、画素電極２２ｅの材料として、第２電荷ブロッキング層２４の最低空分子軌道のエネルギー準位よりも深いフェルミ準位をもつ導電性材料を用いることにより、画素電極２２ｅから第２電荷ブロッキング層２４への電子の移動および第２電荷ブロッキング層２４から画素電極２２ｅへの正孔の移動の両方を抑制することができる。以下、最高被占分子軌道のエネルギー準位を単に「ＨＯＭＯ準位」と呼ぶことがあり、最低空分子軌道のエネルギー準位を単に「ＬＵＭＯ準位」と呼ぶことがある。
【００７７】
例えば、光電変換層２５が４．０ｅＶのＬＵＭＯ準位を有し、画素電極２２ｅが５．１ｅＶのフェルミ準位を有する電極材料から形成された構成における電荷の移動を想定する。例えば上述のＴｉＮは、５．１〜５．２ｅＶ程度のフェルミ準位をもつ電極材料であり、画素電極２２ｅの材料に適用し得る。
【００７８】
この場合、電子輸送性有機化合物から形成された正孔ブロック層を第２電荷ブロッキング層２４に用いることができる。このようなエネルギー準位の組み合わせにおいて、第２電荷ブロッキング層２４のＨＯＭＯ準位が５．１ｅＶよりも深ければ、光電変換層２５と第２電荷ブロッキング層２４との間の正孔輸送過程におけるエネルギー障壁が大きくなるので、正孔の移動に対する阻害能力が向上する。例えば、フラーレンは、ＬＵＭＯ準位が４．０ｅＶであり、ＨＯＭＯ準位が６．４ｅＶである。したがって、この場合の第２電荷ブロッキング層２４の材料に適用できる。なお、第２電荷ブロッキング層２４のＬＵＭＯ準位が４．０ｅＶと同等かそれよりも深いほど電子輸送過程におけるエネルギー障壁が低下し、光電変換層２５から画素電極２２ｅへ向かっての電子の輸送効率は向上する。ただし、ここでは、画素電極２２ｅに対して対向電極２１ｅが高電位とされる場合を想定しており、このような電子の移動は考えなくてよい。
【００７９】
第１電荷ブロッキング層２３および第２電荷ブロッキング層２４を構成する材料は、隣接する層との間の接合強度、安定性、イオン化ポテンシャルの差および電子親和力の差等を考慮して公知の材料から選択することができる。光電変換層２５内に電荷を留める効果は、誘電率変調構造２６ａに第１電荷ブロッキング層２３および第２電荷ブロッキング層２４の少なくとも一方を設けることにより得ることが可能である。上述の例においては、第１電荷ブロッキング層２３、第２電荷ブロッキング層２４および光電変換層２５が有機材料であるような場合について述べたが、これらの層が無機化合物である場合には、ＨＯＭＯを価電子帯とし、ＬＵＭＯを伝導帯に置き換えればよい。なお、有機材料のＨＯＭＯ準位は、例えば、光電子分光法、光電子収量分光法などによって求めることができる。また、ＬＵＭＯ準位は、逆光電子分光法、あるいは、吸収スペクトル末端のエネルギーをＨＯＭＯ準位から差し引くことによって求めることができる。
【００８０】
あるいは、第１電荷ブロッキング層２３および第２電荷ブロッキング層２４の一方または両方に代えて、絶縁層を配置してもよい。この場合、絶縁層は、対向電極２１ｅと光電変換層２５との間、および、画素電極２２ｅと光電変換層２５との間のいずれに配置されてもよい。また、絶縁層は、対向電極２１ｅと光電変換層２５との間、および、画素電極２２ｅと光電変換層２５との間の両方に配置されてもよい。絶縁層の材料としては、ＳｉＯ２、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２などの酸化物、ＳｉＮなどの窒化物、もしくは、それらの組み合わせによって得られる化合物、または、ポリメタクリル酸メチル樹脂（ＰＭＭＡ）、ポリイミド、ポリスチレンなどの有機材料を広く用いることができる。
【００８１】
以下、第２端子２２の電位の変化から照度を検出する原理を説明する。図３は、画素１０Ａａ中の誘電率変調素子２０ａおよび容量素子３０としての不純物領域３０ａに関する等価回路図である。
【００８２】
図２を参照しながら説明したように、誘電率変調素子２０ａ中の誘電率変調構造２６ａは、入射光量に応じてその誘電率を変化させる。また、誘電率変調構造２６ａが電荷ブロッキング層または絶縁層を含むことにより、誘電率変調構造２６ａと画素電極２２ｅとの間には、基本的に、直流電流は流れない。これらのことから、図３では、誘電率変調素子２０ａを、可変容量と同様の回路記号を用いて便宜的に表現している。
【００８３】
図３に示す等価回路において、誘電率変調素子２０ａの第１端子２１側、すなわち、対向電極２１ｅに電圧供給回路５０から印加される電圧をＶＩＮとする。また、誘電率変調素子２０ａの第２端子２２側、換言すれば、誘電率変調素子２０ａと容量素子３０（例えば、不純物領域３０ａ）との間のノードＭの電圧をＶＯＵＴとする。上述の検出回路４０は、ノードＭに接続されている。したがって、上述の検出回路４０は、電圧ＶＯＵＴに応じた信号を出力する。なお、図１に示す、信号検出トランジスタ４１およびアドレストランジスタ４２の組は、検出回路４０の一例に過ぎず、同様の機能を有していれば、検出回路４０の構成は、図１に示す構成に限られない。
【００８４】
誘電率変調素子２０ａ中の誘電率変調構造２６ａの容量値をＣＰＣとし、容量素子３０としての不純物領域３０ａの容量値をＣｒｅｆとすると、ノードＭの電圧ＶＯＵＴは、下記の式（１）で表される。
【００８５】
【数１】
2019131028.tif 000003
【００８６】
光電変換層２５に光が入射すると、励起子の生成によって対向電極２１ｅおよび画素電極２２ｅにおける電荷密度が増大し、対向電極２１ｅと画素電極２２ｅとの間の容量値が変化する。つまり、光の照射によって容量値ＣＰＣが変化する。このとき、容量素子３０の容量値Ｃｒｅｆは、画素１０Ａａへの光の照射によってほとんど変化せず、光の照射による容量値Ｃｒｅｆの変化は、容量値ＣＰＣの変化と比較して十分に小さいとする。この場合、ノードＭの電圧ＶＯＵＴは、誘電率変調構造２６ａの容量値ＣＰＣの変化に従って変化する。
【００８７】
図４は、ＶＩＮとして５Ｖの電圧を印加し、Ｃｒｅｆが１．２ｆＦであるときの、容量値ＣＰＣの変化に対するＶＯＵＴの変化を示す。図４からわかるように、光の照射によって容量値ＣＰＣが増大することにより、第２端子２２の電位であるＶＯＵＴの値も上昇する。したがって、ノードＭに検出回路４０を接続することにより、画素１０Ａａに対する照度の変化を、ソースフォロワとしての信号検出トランジスタ４１への入力電圧の変化の形で検出可能である。なお、式（１）からわかるように、容量値ＣＰＣの初期値、例えば、光が照射されていない状態における誘電率変調構造２６ａの容量値ＣＰＣが容量値Ｃｒｅｆに対して大きい値であると、光の照射による容量値ＣＰＣの増大に対する電圧ＶＯＵＴの変化が小さくなる。そのため、容量素子３０が容量値ＣＰＣの初期値に対して比較的大きな容量値を有することが有益である。
【００８８】
このように、本開示の実施形態によれば、光の照射による誘電率変調素子２０の誘電率の変化を通して、光を検出することができる。さらに、本開示の実施形態では、光電変換によって生じた正孔または電子を信号電荷として取り出してその電荷量を読み出す構成とは異なり、誘電率変調素子２０からは電荷を取り出さない。そのため、電圧供給回路５０から誘電率変調素子２０に印加する電圧を制御して、例えば、対向電極２１ｅと画素電極２２ｅとの間の電位差を０Ｖに近づける。そうすれば、誘電率変調構造２６ａ中の正および負の電荷が速やかに再結合し、光の照射によって上昇していた誘電率変調構造２６ａの誘電率が低下する。すなわち、本開示の実施形態によれば、リセット電圧の供給によるリセット動作を基本的に不要とすることができる。
【００８９】
（撮像装置の例示的な動作）
次に、本開示の実施形態による撮像装置の例示的な動作を説明する。図５は、本開示の実施形態による撮像装置の例示的な動作を説明するためのタイミングチャートである。図５中、最上段のグラフは、電圧供給回路５０から電源線７０に供給される電圧ＶＩＮの変化を示し、真ん中のグラフは、アドレストランジスタ４２のゲートに接続されたアドレス信号線の電位ＶＳＥＬの変化を示す。最下段のグラフは、ＡＤ変換回路６２の駆動を制御するための電圧ＶＡＤの変化を示す。
【００９０】
上述したように、電圧供給回路５０は、少なくとも２つの異なる電圧を切り替えて可能な構成を有する。ここでは、電圧供給回路５０が、ハイレベルの第１電圧および第１電圧よりも低いローレベルの第２電圧のいずれかを選択的に電源線７０に供給可能であるとする。上述の式（１）からわかるように、検出回路４０の信号検出トランジスタ４１のゲートに印加される電圧ＶＯＵＴは、誘電率変調素子２０の第１端子２１に印加される電圧ＶＩＮ、換言すれば、電圧供給回路５０が電源線７０に印加する電圧に比例する。上述のように、誘電率変調構造２６ａの容量値ＣＰＣは、照度に応じて変化し、それに伴って電圧ＶＯＵＴも変化するが、電圧ＶＩＮが小さければ、照度の変化に伴う電圧ＶＯＵＴの変化も小さい。図３に示すように、ここでは、容量素子３０の、ノードＭに接続されていない側の電極の電位が接地である。そのため、ローレベルの第２電圧が例えば接地、すなわち、０Ｖであるとすると、照度の如何にかかわらず、信号検出トランジスタ４１のゲートに印加される電圧ＶＯＵＴは、基本的には０Ｖとなる。したがって、電圧供給回路５０がローレベルの第２電圧を電源線７０に印加している期間が、非露光期間に相当するといえる。
【００９１】
図５に示す例では、初期の状態において、電源線７０に第２電圧が印加されている。ここでは、第２電圧が０Ｖであるとする。
【００９２】
電圧供給回路５０は、時刻ｔ１において、電源線７０に印加する電圧をハイレベルの第１電圧としている。誘電率変調素子２０ａの対向電極２１ｅに印加される電圧ＶＩＮが第１電圧とされることにより、式（１）および図４からわかるように、電圧ＶＯＵＴは、照度に応じた容量値ＣＰＣの変化に伴って変化する。すなわち、照度に応じた電圧ＶＯＵＴが信号検出トランジスタ４１のゲートに印加された状態となる。
【００９３】
次に、時刻ｔ２においてアドレス信号線の電位ＶＳＥＬをハイレベルとし、アドレストランジスタ４２をオンとする。アドレストランジスタ４２がオンとされることにより、選択された画素１０Ａの検出回路４０から、照度に応じた信号が出力信号線７４に出力される。この例では、照度に応じた電圧信号が出力信号線７４に出力される。
【００９４】
図５に示す例において、時刻ｔ３にＡＤ変換回路６２の駆動パルスが立ち上げられている。すなわち、電圧供給回路５０が電源線７０にハイレベルの第１電圧を供給し、かつ、アドレストランジスタ４２がオンとされた状態で、ＡＤ変換回路６２が動作されている。ＡＤ変換回路６２の動作によってこのときに得られるデジタル値が、この例における、照度に応じた画素信号である。
【００９５】
次に、時刻ｔ４において、電圧供給回路５０は、電源線７０に供給する電圧をローレベルの第２電圧に切り替えている。電源線７０に供給される電圧が第２電圧に切り替えられることにより、対向電極２１ｅと画素電極２２ｅとの間の電位差が縮小し、光の照射によって光電変換層２５内に生成された正および負の電荷の対が速やかに再結合する。特に、ここでは、第２電圧が０Ｖとされているので、電圧ＶＯＵＴが０Ｖとなる。つまり、信号検出トランジスタ４１のゲートに印加される電圧ＶＯＵＴが、電源線７０にハイレベルの第１電圧が供給される前の状態に戻る。すなわち、本開示の実施形態では、各画素１０Ａに対して電圧供給回路５０が相対的に高い電圧を供給している期間を露光期間とみなすことができる。図５中の両矢印ＥＸＰは、この露光期間を模式的に表現している。
【００９６】
電源線７０に供給される電圧が第２電圧に切り替えられた後、時刻ｔ５において、ＡＤ変換回路６２の駆動パルスが再び立ち上げられる。ＡＤ変換回路６２の動作により、電源線７０にハイレベルの第１電圧が供給される前の基準レベルの信号に相当するデジタル値が得られる。電源線７０に第２電圧が供給されている第２期間に読み出しを実行することにより、照度の大小の影響を受けずに基準レベルの信号を読み出すことが可能である。
【００９７】
信号処理回路６０は、時刻ｔ３に得られたデジタル値と、時刻ｔ５に得られたデジタル値との差分を生成して出力する。すなわち、信号処理回路６０は、被写体の照度を示す信号として、電源線７０にハイレベルの第１電圧が供給されている期間に得られた画素信号と、電源線７０にローレベルの第２電圧が供給されている期間に得られた基準レベルの信号との差分を生成する。その後、時刻ｔ６においてアドレストランジスタ４２がオフとされる。
【００９８】
電圧供給回路５０が第１端子２１に対して第１電圧を印加する第１の期間と、第１電圧とは異なる第２電圧を印加する第２の期間とのそれぞれについて検出回路４０によって電圧ＶＯＵＴを検出し、各期間の検出回路４０の出力の差分を取る。このようにして得られた信号成分は、第１端子２１にハイレベルの電圧が印加されているときに得られた信号成分を、被写体の照度を示す信号としてそのまま出力する場合と比較して、ノイズ成分が抑えられている。なお、画素信号の検出と、基準レベルの信号の検出の順序は、図５に示す例に限定されず、基準レベルの信号の検出を先に実行してもよい。また、検出回路４０の出力の差分も、デジタル値同士の差分の形に限定されず、例えば、アナログ波形の振幅の差分の形であってもよい。
【００９９】
図６は、複数のフレームにわたる撮像動作の一例を示す。図６に示す例では、まず、電圧供給回路５０から電源線７０に印加される電圧が、時刻ｔ１１においてハイレベルの第１電圧とされている。電圧供給回路５０による第１電圧の印加の開始が、０番目のフレーム期間の露光期間の開始に相当する。所定の期間の経過後、例えば時刻ｔ１２にアドレストランジスタ４２をオンとする。さらに、時刻ｔ１３においてＡＤ変換回路６２を動作させることにより、照度に応じた画素信号が得られる。
【０１００】
照度に応じた画素信号を得た後、時刻ｔ１４において、電圧供給回路５０から電源線７０に印加される電圧が、ローレベルの第２電圧に切り替えられる。図５を参照して説明したように、第２電圧への切り替えのタイミングが、０番目のフレーム期間における露光期間の終了に相当する。
【０１０１】
次に、電圧供給回路５０から第２電圧が供給されている状態で、時刻ｔ１５において再びＡＤ変換回路６２が動作され、基準レベルの信号が取得される。その後、時刻ｔ１６にアドレストランジスタ４２がオフとされ、０番目のフレーム期間が終了する。信号処理回路６０は、被写体の照度を示す信号として、画素信号と、時刻ｔ１５に得られた基準レベルの信号との差分を生成する。
【０１０２】
その後、時刻ｔ２１に、電圧供給回路５０が電源線７０に印加する電圧を再びハイレベルの第１電圧に切り替えることにより、次のフレーム期間、すなわち、１番目のフレーム期間が開始される。
【０１０３】
１番目のフレーム期間の開始後、時刻ｔ２２にアドレストランジスタ４２がオンとされ、時刻ｔ２３にＡＤ変換回路６２が動作させられることにより、１番目のフレームに関する、照度に応じた画素信号が取得される。
【０１０４】
１番目のフレームに関する画素信号の取得後、この例では、時刻ｔ２４に、電源線７０に印加される電圧がローレベルの第２電圧に切り替えられるとともに、アドレストランジスタ４２がオフとされている。さらに、基準レベルの信号の取得が実行されることなく、電源線７０に印加される電圧が、時刻ｔ３１において再び第１電圧に切り替えられている。換言すれば、２番目のフレーム期間が開始されている。
【０１０５】
ここで、信号処理回路６０は、被写体の照度を示す信号として、時刻ｔ２３に得られた画素信号と、０番目のフレーム期間中の時刻ｔ１５に得られた基準レベルの信号との差分を生成する。本開示の典型的な実施形態によれば、第１端子２１に印加する電圧ＶＩＮを初期状態に戻すことにより、換言すれば、電圧供給回路５０が電源線７０に印加する電圧をローレベルの第２電圧に戻すことにより、誘電率変調素子２０の状態を、光を照射する前の状態に戻し得る。つまり、画素にリセット電圧を供給することによるリセット動作を実行せずとも、ノードＭの電位を実質的にリセットすることが可能である。そのため、リセット動作に伴うリセットノイズの混入を回避でき、リセットノイズの混入による、フレーム間の基準レベルの変動を回避することができる。これは、低照度の場合にＳＮ比を確保する観点からは、特に有利な点である。フレーム間の基準レベルの変動が生じないので、連続するフレーム期間の最初のフレーム期間に基準レベルの信号を一度取得しておけば、その後のフレーム期間についてもその基準レベルの信号を使いまわすことが可能である。
【０１０６】
続く２番目のフレーム期間における動作も、１番目のフレーム期間における動作と同様であり得る。この例では、時刻ｔ３２にアドレストランジスタ４２をオンとし、時刻ｔ３３にＡＤ変換回路６２を動作させて、２番目のフレームに関する、照度に応じた画素信号を取得している。画素信号の取得後、時刻ｔ３４に電圧ＶＩＮを第２電圧に切り替え、アドレストランジスタ４２をオフとすることにより、２番目のフレーム期間が終了する。信号処理回路６０が、被写体の照度を示す信号として、時刻ｔ３３に得られた画素信号と、０番目のフレーム期間中に得られた基準レベルの信号との差分を生成する点は、１番目のフレームと同様である。
【０１０７】
このように、連続する２以上のフレーム期間において、電圧供給回路５０が各画素１０Ａに第２電圧を供給している期間に検出回路４０を介して信号が読み出される回数は、電圧供給回路５０が第１電圧を供給している期間に検出回路４０を介して信号が読み出される回数よりも少ないことがあり得る。すなわち、基準レベルの信号の読み出しの回数が、照度に応じた画素信号の読み出しの回数よりも少なくてもよい。このような動作によれば、フレーム期間ごとの基準レベルの信号の取得が省略されるので、信号の読み出しに要する期間を短縮して高速に撮像を実行し得る。あるいは、フレーム期間ごとの基準レベルの信号の取得を省略した分、露光時間を長くすることができ、より高いＳＮ比を実現可能である。
【０１０８】
図７は、２次元に配列された複数の画素を含む撮像装置の読み出し動作の一例を模式的に示す。図７中、最上段の白い矩形Ｈは、電圧供給回路５０が第１端子２１にハイレベルの第１電圧を印加する第１期間を表現し、ハッチングの付された矩形Ｌは、電圧供給回路５０が第１端子２１にローレベルの第２電圧を印加する第２期間を表現している。なお、ここでは、各画素１０Ａａの対向電極２１ｅに共通の電圧が印加されるとしている。
【０１０９】
図７では、簡単のため、複数の行のうち、第ｉ行に属する画素、第（ｉ＋１）行に属する画素、および、第（ｉ＋２）行に属する画素の動作を代表して示している。図７中、白い矩形Ｅｘｐは、各行における露光期間を表現し、網掛けの矩形Ｒｄは、信号の読み出し期間を表現している。ここでは、矩形Ｒｄで表されたタイミングで、画素信号の読み出しと基準レベルの信号の読み出しとを実行する。画素信号の読み出しは、第１期間に実行され、基準レベルの信号の読み出しは、第２期間に実行される。上述したように、本開示の実施形態によれば、フレーム期間ごとの基準レベルの信号の取得を省略し得る。この例では、画素信号および基準レベルの信号の読み出しを行単位でタイミングをずらして順次に実行している。
【０１１０】
図８は、２次元に配列された複数の画素を含む撮像装置の読み出し動作の他の一例を模式的に示す。図８中、網掛けの矩形Ｒｄ１は、画素信号の読み出し期間を表現し、網掛けの矩形Ｒｄ２は、基準レベルの信号の読み出し期間を表現している。この例では、第１期間において画素信号の読み出しを行単位で順次に実行し、また、第２期間において基準レベルの信号の読み出しを行単位で順次に実行している。この例のように、１フレーム期間に、第１電圧から第２電圧への電圧切り替えと、第２電圧から第１の電圧への切り替えとを１回ずつ行うようにしてもよい。
【０１１１】
図９および図１０は、２次元に配列された複数の画素を含む撮像装置の読み出し動作のさらに他の一例を模式的に示す。図９に示す例では、各フレーム期間において、全ての行について共通のタイミングで信号の読み出しを実行しており、露光期間の開始および終了が全ての画素に共通となっている。すなわち、いわゆるグローバルシャッタが実現されている。
【０１１２】
このような読み出し動作は、撮像領域が形成されたチップとは別のチップに信号処理回路６０と、撮像領域中の特定の画素を指定するＸＹデコーダとを配置し、例えばこれらのチップを積層して複数の画素の各行と信号処理回路６０とを電気的に接続することによって実現可能である。各画素にアナログ−デジタル変換回路を配置してもよい。チップ積層技術によれば、画素の大型化を回避しながら、このような読み出し方式に適合した撮像装置を実現し得る。
【０１１３】
図１０に示す例でも同様に、露光期間の開始および終了が全ての画素に共通とされている。図１０は、フレームメモリを有する画素に適用可能な動作例である。図１０中、網掛けの矩形Ｔｒｓは、信号レベルに関する情報をフレームメモリに転送する期間を表現している。図１０は、露光期間に得られた画素信号の電圧レベルをフレームメモリに転送しておき、次のフレーム期間の露光期間中に画素信号の電圧レベルをフレームメモリから読み出す例である。なお、基準レベルの信号の読み出しは、いずれかのフレーム期間中の第２期間に実行されればよい。
【０１１４】
図１１は、フレームメモリを有する画素の例を示す。図１１に示す画素１０Ｂは、ノードＭと信号検出トランジスタ４１のゲートの間に接続された転送トランジスタ４５と、一方の電極が信号検出トランジスタ４１のゲートに接続された容量素子４４との組を含む。容量素子４４の他方の電極は、例えば不図示の電源に接続されることにより、撮像装置１００Ａの動作時に所定の電圧ＶＧを印加可能に構成される。
【０１１５】
第１期間の開始から所定の期間の経過後に転送トランジスタ４５をオンとし、再びオフとすることにより、露光後のノードＭの電圧レベルを容量素子４４によって一時的に保持することができる。電圧レベルを容量素子４４に保持させた後は、アドレストランジスタ４２をオンとすることにより、容量素子４４に保持させた電圧レベルに対応する信号を所望のタイミングで出力信号線７４に読み出すことができる。転送トランジスタ４５のおよびオフは、例えば、不図示の行走査回路によって制御され得る。なお、高感度化の観点から、容量素子４４が、容量素子３０（例えば、不純物領域３０ａ）の容量値よりも小さな容量値を有すると有益である。
【０１１６】
（オフセットレベルの除去）
上述したように、本開示の実施形態によれば、第１端子２１と第２端子２２との間の電位差を０Ｖに近づけることにより、光の照射の如何にかかわらずノードＭの電位をほぼ０Ｖとできるので、一般的な撮像装置に要求されるリセット動作は、基本的に不要である。ただし、例えば、容量素子３０の電極のうち、ノードＭに接続されていない側の電極に与えられる電圧と、電圧供給回路５０が誘電率変調素子２０に印加する第２電圧とが一致していないとする。このような場合においては、誘電率変調素子２０に印加される電圧が第１電圧に切り替えられると、光が照射されていなくても、ノードＭの電位が０Ｖから上昇し得る。電圧供給回路５０から対向電極２１ｅに印加される第２電圧と、容量素子３０の電極のうち、ノードＭに接続されていない側に与えられる電圧との間の差分をΔＶ、暗時における誘電率変調構造２６ａの容量値をＣｉｎｉとすれば、第１電圧に切り替えによって生じる、電圧ＶＯＵＴのオフセットＶｏｆｆｓｅｔは、下記の式（２）で与えられる。
【０１１７】
【数２】
2019131028.tif 000004
【０１１８】
このような電圧のオフセットが存在する場合、光の照射による誘電率の変化分に対応する本来の出力は、オフセット分を差し引いた下記の式（３）で与えられることになる。
【０１１９】
【数３】
2019131028.tif 000005
【０１２０】
つまり、画素信号と基準レベルの信号との差分から上述のオフセットレベルに対応する信号をさらに差し引くことにより、初期状態においてノードＭに蓄積されている電荷量の如何によらずに、光の照射による誘電率の変化に相当する実効的な電圧レベルの変化を取得することができる。例えば、信号処理回路６０は、電源線７０にハイレベルの第１電圧が供給されている期間に得られた画素信号と、電源線７０にローレベルの第２電圧が供給されている期間に得られた基準レベルの信号との差分から、オフセットレベルに対応する信号をさらに減算した信号を、被写体の照度を示す信号として出力してもよい。オフセットレベルに対応する信号の減算は、デジタル信号同士の減算の形で実行されてもよいし、アナログ信号同士の減算の形で実行されてもよい。オフセットレベルに対応する信号の減算により、画素ごとのオフセットレベルのバラつきに起因する固定パターンノイズを低減することが可能である。
【０１２１】
（オフセットレベルに対応する信号の取得）
オフセットレベルに対応する信号は、誘電率変調素子２０に光が照射されておらず、かつ、電圧供給回路５０から電源線７０にハイレベルの第１電圧が供給されている状態において検出回路４０が出力する信号である。以下に説明するように、オフセットレベルに対応する信号は、種々の方法により取得可能である。
【０１２２】
図１２は、オフセットレベルに対応する信号を取得可能な構成の第１の例を示す。図１２に例示する構成において、撮像装置は、上述の画素１０Ａａに加えてダミー画素１０Ｄｍを含む複数の画素の配列を有する。ダミー画素１０Ｄｍにおいて、遮光層２８は、誘電率変調素子２０ａを覆い、誘電率変調素子２０ａへの光の入射を遮断する。ダミー画素１０Ｄｍの基本的なデバイス構造は、遮光層２８を有する点を除き、画素１０Ａａと同様である。なお、ダミー画素１０Ｄｍの誘電率変調素子２０ａへの光の入射は不要であるので、図１２に示すように、ダミー画素１０Ｄｍでは光学フィルタ８６およびマイクロレンズ８８は省略され得る。
【０１２３】
ダミー画素１０Ｄｍの誘電率変調素子２０ａへの光の入射は、遮光層２８によって防止されている。したがって、対向電極２１ｅに第１電圧が印加された状態にあるダミー画素１０Ｄｍの検出回路４０の出力を読み出すことにより、比較的簡易な構成によって、オフセットレベルに対応する信号を得ることができる。このようなダミー画素１０Ｄｍは、画素１０Ａａの配列から形成される撮像領域の外側の周辺領域に配置され得る。特に、画素ごとのオフセットレベルのバラつきの影響が小さい場合に、このような構成が有効である。
【０１２４】
図１３は、オフセットレベルに対応する信号を取得可能な構成の第２の例を示す。図１３に例示する構成において、撮像装置は、各画素１０Ａａへの光の入射および遮断を切り替えるメカニカルシャッタ１１０を有している。
【０１２５】
対向電極２１ｅに第１電圧が印加された状態でメカニカルシャッタ１１０をオープンとすれば、検出回路４０を介して画素信号が得られる。他方、対向電極２１ｅに第１電圧が印加された状態、かつ、メカニカルシャッタ１１０がクローズとされた状態で検出回路４０からの出力を取得することにより、オフセットレベルに対応する信号を得ることができる。このように、信号処理回路６０と同期して動作するメカニカルシャッタ１１０を利用してオフセットレベルに対応する信号を取得してもよい。ここで説明した第２の例によれば、画素ごとにオフセットレベルが異なっていたとしても、正確にオフセットを求めることが可能である。
【０１２６】
図１４は、オフセットレベルに対応する信号を取得可能な構成の第３の例を示す。図１４に示す撮像装置１００Ｂは、光源１２０と、光源１２０および複数の画素１０Ａａを同期して駆動させる制御回路１３０とを含む。光源１２０は、対向電極２１ｅにハイレベルの第１電圧が印加されている第１期間に、所定の波長域の光、例えば、赤外線で被写体Ｏｂを照射する。複数の画素１０Ａａは、被写体Ｏｂからの所定の波長域の反射光に基づく信号を出力する。
【０１２７】
このような構成においては、光源１２０が消灯状態かつ対向電極２１ｅにハイレベルの第１電圧が印加された状態で画素１０Ａａの検出回路４０によって検出される信号が、オフセットレベルに対応する信号に相当する。特定の波長域の光に基づく画像を得ようとする場合には、図１４に例示するような構成も有用である。
【０１２８】
図１４に例示するような構成は、特に、環境光に含まれる強度が小さい波長域の光の検出を行う場合に有用である。例えば、屋内での撮影においては９００ｎｍ超、屋外での撮影であれば１４００ｎｍ程度の波長を有する赤外線を光源１２０から発せられる光として利用することができる。光源１２０から発せられる光の波長が環境光のスペクトルに含まれていない場合には、光源１２０が消灯状態かつ対向電極２１ｅにハイレベルの第１電圧が印加された状態で各画素１０Ａａの検出回路４０によって検出される信号は、オフセットレベルに対応する信号の正確な値を与える。
【０１２９】
これら第１〜第３の例は、いずれも、オフセットレベルに対応する信号として、暗時の信号レベルに相当する出力を利用する例である。あるいは、オフセットレベルに対応する信号の取得に特化した構造を設けることなく、オフセットレベルに対応する信号を得ることも可能である。例えば、電圧供給回路５０が電源線７０に印加する電圧をローレベルの第２電圧からハイレベルの第１電圧に切り替えた直後、換言すれば、露光期間に相当する第１期間のごく初期に検出回路４０から出力される信号を、オフセットレベルに対応する信号として取得してもよい。この例においても、各画素に応じたオフセットレベルを取得可能である。
【０１３０】
このように、画素ごとのオフセットレベルに対応する信号を画素信号の読み出しとは別のタイミングで一度読み出してもよい。また、暗時の条件で予め画素ごとにノードＭの電位を求めておき、このときに得られた電位に対応する信号を、オフセットレベルに対応する信号として用いてもよい。また、信号処理回路６０にメモリを設け、メモリ内にオフセットレベルの値を予め保持させておいてもよい。任意のタイミングでキャリブレーションを実行することにより、メモリ内のオフセットレベルの値が更新されるような構成を採用してもよい。なお、画素ごとのオフセットレベルのバラつきが小さい場合には、全ての画素に対して共通のオフセットレベルを一律に適用してもよい。
【０１３１】
（変形例）
図１５は、画素内にリセットトランジスタを設けた変形例を示す。図１５に例示する画素１０Ｃは、ノードＭに接続されたリセットトランジスタ４６を有する。図示する例において、リセットトランジスタ４６のソースおよびドレインの一方は、誘電率変調素子２０ａのノードＭに接続された端子（例えば、画素電極２２ｅ）に電気的に接続されている。動作時、リセットトランジスタ４６のソースおよびドレインの他方には、所定のリセット電圧ＶＲｅｆが供給される。リセットトランジスタ４６がオンとされることにより、画素電極２２ｅの電位、換言すれば、ノードＭの電位がＶＲｅｆにリセットされる。リセットトランジスタ４６のオンおよびオフは、例えば不図示の行走査回路からリセットトランジスタ４６のゲートにリセット信号ＶＲＳＴが印加されることによって制御される。
【０１３２】
本開示の実施形態によれば、光電変換によって生成された電荷をノードＭに取り出してノードＭに蓄積することはない。既に説明したように、誘電率変調素子２０ａのノードＭとは反対側の端子（例えば、対向電極２１ｅ）に印加される電圧ＶＩＮを例えば０Ｖにすることにより、ノードＭの電圧ＶＯＵＴ、換言すれば、検出回路４０に対する入力を０Ｖとすることが可能である。そのため、電圧供給回路５０が電源線７０に印加する電圧をハイレベルの第１電圧からローレベルの第２電圧に切り替えれば、ノードＭへのリセット電圧の印加を行うことなく、次のフレームの露光を開始することができる。したがって、たとえ誘電率変調素子２０に光が常に照射される状態であっても、電圧供給回路５０によって第１端子２１に印加される電圧を第１電圧と第２電圧との間で切り替え、各画素に第１電圧が供給される第１期間と、第２電圧が供給される第２期間とのそれぞれにおいて検出回路４０がノードＭの電位を検出することにより、光を検出可能である。このように、本開示の典型的な実施形態によれば、ノードＭのリセットのための回路は、基本的に不要である。
【０１３３】
ただし、各画素内にリセットトランジスタ４６のようなリセット回路を設けることにより、ノードＭ中の電荷量を複数の画素の間で揃えることができる。換言すれば、露光前のノードＭの電位を複数の画素の間で任意の値に揃え、画素ごとの基準レベルのバラつきを解消できる。したがって、電圧レンジを有効に使うことができるという利点が得られる。また、適当なリセット電圧ＶＲｅｆを用いることにより、リセット後の画素電極２２ｅの電位を対向電極２１ｅの電位と揃えることもできる。例えば、リセット電圧ＶＲｅｆは、第２電圧と同じ電圧であってもよい。電圧供給回路５０が第２期間に第２電圧を対向電極２１ｅに印加し、かつ、リセット電圧ＶＲｅｆが第２電圧と等しい場合、リセット動作後に誘電率変調構造２６ａにかかる電位差をほぼ０Ｖとすることが可能である。したがって、特定の画素の感度を任意のタイミングでゼロにすることなども可能になる。
【０１３４】
画素１０Ｃを有する撮像装置では、典型的には、画素１０Ｃに第２電圧が供給される第２期間にリセットトランジスタ４６がオンとされることにより、リセット電圧ＶＲｅｆが画素電極２２ｅに供給され、画素電極２２ｅの電位のリセットが実行される。検出回路４０を介した基準レベルの信号の読み出しは、リセットトランジスタ４６による画素電極２２ｅの電位のリセット後に実行される。上述したように、基準レベルの信号の読み出しは、例えば、連続する複数のフレームのうち、最初のフレーム期間が始まる前の第２期間、または、最初のフレーム期間中の第２期間に１度実行すればよい。画素１０Ｃに供給される電圧を第１電圧に切り替えることにより、最初のフレーム期間の露光期間が開始する。画素１０Ｃに供給される電圧を第２電圧に戻せば、ノードＭの電位は、ＶＲｅｆに戻る。
【０１３５】
図１６は、画素のデバイス構造の他の例を示す。図１６に示す画素１０Ａｂと、図２に示す画素１０Ａａとの間の相違点は、画素１０Ａｂが、容量素子３０としての不純物領域３０ａに代えて、絶縁層９０内に配置された、ＭＩＭ（metal-insulator-metal）構造の容量素子３０ｂを有する点である。
【０１３６】
図１６に例示する構成において、容量素子３０ｂは、上部電極３３、上部電極３３と半導体基板８０との間に位置する下部電極３４、および、上部電極３３と下部電極３４とに挟まれた誘電体層３５を有する。画素１０Ａｂ中の接続部９５ｂは、上部電極３３と配線９２とを互いに電気的に接続するプラグ９３ｂを含む。下部電極３４は、不図示の配線が接続されることにより、動作時、その電位が例えば接地に固定される。
【０１３７】
このように、ノードＭに接続される容量素子３０は、ｐｎ接合によって形成される接合容量の形に限定されず、容量素子３０ｂのようにＭＩＭ構造の形で実現されてもよいし、一方の電極を半導体層としたＭＯＳ容量の形で実現されてもよい。ＭＩＭ構造を適用する場合、配線層９６の一部を上部電極３３および下部電極３４の一方または両方として利用してもよい。誘電体層３５の材料としては、例えば、ＳｉＯ２、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２などの酸化物もしくはＳｉＮなどの窒化物、または、それらの組み合わせによって得られる化合物のほか、ＰＭＭＡ、ポリイミド、ポリスチレンなどの有機材料を広く用いることができる。異種材料の組み合わせにより、実質的に１つの容量素子を形成してもよい。あるいは、絶縁層９０の一部を誘電体層３５として利用してもよい。この場合、容量素子３０ｂのＭＩＭ構造は、ＭＯＭ構造とも呼ばれる。
【０１３８】
容量素子３０ｂは、光が入射しても容量値がほとんど変化しないか、あるいは、光の入射による容量値の変化が誘電率変調素子２０ａにおける容量値の変化と比較して十分小さくなるような構造として形成される。例えば、誘電体層３５の材料として、ＳｉＯ２のように光の入射に対して比誘電率がほとんど変化しない材料が選択され得る。あるいは、上部電極３３および／または下部電極３４の材料として、高い遮光性を有するＴｉＮを適用し得る。周囲が遮光材料で覆われるように容量素子３０ｂを絶縁層９０中に配置し、容量素子３０ｂへの光の入射を抑制してもよい。
【０１３９】
上述の不純物領域３０ａが典型的にはイオン注入によって形成されることに対して、容量素子３０をＭＩＭ構造の形とした構成によれば、ノードＭが、シリコン基板とコンタクトプラグとの界面を含まない。したがって、界面準位に起因する暗電流の影響を回避することが可能である。リセットトランジスタ４６を薄膜トランジスタとして形成すれば、リセットトランジスタ４６を含むリセット回路と組み合わせた場合にも、界面準位に起因する暗電流の発生を回避し得る。
【０１４０】
誘電率変調素子２０の構成も、図２を参照して説明した構成に限定されない。例えば、図２に示す誘電率変調構造２６ａ中の光電変換層２５に代えて、量子ドットを含む層を適用してもよい。量子ドットは、光の入射を受けて電荷対を発生させる。この場合も図２に示す例と同様に、量子ドットを含む層と対向電極２１ｅとの間、および、量子ドットを含む層と画素電極２２ｅとの間の少なくとも一方に、絶縁層または電荷の移動を抑制する電荷ブロッキング層が設けられる。
【０１４１】
なお、誘電率変調素子２０が、光の入射によって電荷または励起子を生成する構造を含むことは、必須ではない。図１７は、誘電率変調素子２０の他の例を示す。図１７に示す画素１０Ｄは、対向電極２１ｅ、画素電極２２ｅ、および、対向電極２１ｅと画素電極２２ｅとの間に位置する誘電率変調構造２６ｄを含む誘電率変調素子２０ｄを有する。この例では、誘電率変調構造２６ｄは、酸化ハフニウムのように光の照射によって誘電率が変化する材料を含む層である。このような構成によっても、光の照射による誘電率変調素子２０ｄの誘電率の変化を通して、光を検出することが可能である。
【０１４２】
光の入射に対する、誘電率変調素子２０における誘電率の応答は、入射光の強度または時間に対して非線形であってもよいし、線形であってもよい。いずれの場合であっても、光の検出が可能である。対向電極２１ｅと画素電極２２ｅとの間の電位差が大きいほど光の照射に対してより大きな誘電率の変化を示すような誘電率変調構造を採用することにより、画素信号の検出時と基準レベルの信号の検出時との間における誘電率の変化量が拡大するので、より高感度の検出を行い得る。このような誘電率変調構造を採用した場合、電圧供給回路５０から印加される第２電圧が、対向電極２１ｅと画素電極２２ｅとの間の電位差をほぼ０Ｖとするような電圧であると、露光期間における出力と、非露光期間における出力との差を拡大し得るので有益である。
【０１４３】
（第２の実施形態）
図１８は、本開示の第２の実施形態による撮像装置の構成を模式的に示す。図１に示す撮像装置１００Ａと比較して、図１８に示す撮像装置１００Ｅは、複数の画素１０Ａに代えて複数の画素１０Ｅを有する。
【０１４４】
図１８に示すように、この例では、容量素子３０の電極のうち、誘電率変調素子２０の第２端子２２に接続されていない側の電極が、電源線７１、７２を介して電圧供給回路５０に電気的に接続されている。つまり、この例では、電圧供給回路５０は、容量素子３０を介して、誘電率変調素子２０の第２端子２２に第１電圧および第２電圧を切り替えて供給可能に構成されている。他方、第１端子２１の電位は、動作時、共通して例えば接地に固定される。
【０１４５】
容量素子３０を介して誘電率変調素子２０の第２端子２２側に電圧供給回路５０から印加される電圧をＶＩＮとすると、このような回路構成におけるノードＭの電圧ＶＯＵＴは、上述の式（１）に代えて下記の式（４）で表される。
【０１４６】
【数４】
2019131028.tif 000006
【０１４７】
式（４）からわかるように、図１８に例示する回路構成では、光の照射によって容量値ＣＰＣが増大すると、電圧ＶＯＵＴは、減少する変化を示す。電圧供給回路５０によって第１端子２１側の電位を変える構成、および、第２端子２２側の電位を変える構成のいずれの構成であっても、光の照射によって、ソースフォロワとしての信号検出トランジスタ４１への入力電圧が変化するので、検出回路４０は、誘電率変調素子２０における誘電率変化を電圧変化の形で検出可能である。
【０１４８】
第１の実施形態では、誘電率変調素子２０の第２端子２２側の電位を基準として電圧供給回路５０によって第１端子２１側の電位を変更するように構成していたが、この例のように、誘電率変調素子２０の第１端子２１側の電位を基準として、容量素子３０の電極のうち第２端子２２に接続されていない側の電極の電位を変更するような構成も可能である。電圧供給回路５０は、誘電率変調素子２０の第１端子２１または第２端子２２のいずれかを基準として、他方の端子に所定の電圧を印加できるように構成されていればよい。電圧供給回路５０によって第１端子２１側または容量素子３０の電極のうち第２端子２２に接続されていない側の電極のいずれかに電圧を供給することにより、第１端子２１と第２端子２２との間の電位差を一意に決定することができる。したがって、例えば、誘電率変調構造２６ａまたは２６ｄに印加される電位差も一意に決まる。図１８に例示する回路構成では、各画素１０Ｅの第２端子２２と電圧供給回路５０との間に容量素子３０が介在しているが、電圧供給回路５０が供給する電圧によって第１端子２１と第２端子２２との間の電位差を実質的に制御しているといえる。
【０１４９】
ここでは、図１８に示す４つの画素１０Ｅのうち、第１行に属する２つの画素１０Ｅの容量素子３０に電源線７１が接続され、第２行に属する２つの画素１０Ｅの容量素子３０に電源線７２が接続されている。したがって、このような接続の形態によれば、ノードＭの電位を行単位で個別に制御可能である。
【０１５０】
図１９は、図１８に示す撮像装置１００Ｅにおける読み出し動作の一例を模式的に示す。図１９では、複数の行のうち、第ｉ行に属する画素、第（ｉ＋１）行に属する画素、および、第（ｉ＋２）行に属する画素のそれぞれについて、第２端子２２側に印加される電圧ＶＩＮの変化と、露光期間および読み出し期間との関係をあわせて示している。図７に示す例と同様に、網掛けの矩形Ｒｄは、画素信号の読み出しと基準レベルの信号の読み出しとを実行する期間を表現している。画素信号の読み出しが第１期間に実行され、基準レベルの信号の読み出しが第２期間に実行される点は、図７を参照して説明した例と同じである。
【０１５１】
図１８に例示するように、容量素子３０を介して第２端子２２側の電位を変更する構成によれば、第１電圧と第２電圧との間の切り替えを例えば行ごとに任意のタイミングで実行することが可能である。そのため、図１９に示すように、第１電圧と第２電圧との間の切り替えおよび信号の読み出しの期間を行ごとにずらして、いわゆるローリングシャッタと同様の読み出し動作を適用することができる。このように、第１電圧と第２電圧との間の切り替えを例えば行ごとに実行することにより、図７および図８において濃い網掛けの矩形で示す、誘電率の変化にも寄与せず、信号の読み出しも行われない期間を無くすことができる。したがって、例えば露光期間を拡大して、よりＳＮ比の向上された撮像が可能になる。なお、このような行単位の電圧の切り替えは、電源線７０を対向電極２１ｅに接続した構成において、複数の画素の各行で分離されるように対向電極２１ｅをパターニングすることによっても実現し得る。ただし、この場合は、対向電極２１ｅの配線抵抗による遅延を考慮する必要があり、図１８に例示する構成の方が動作の高速化には有利である。
【０１５２】
ここでは、複数の画素１０Ｅの行ごとに独立して電源線７１、７２を設け、第１電圧と第２電圧との間の切り替えを行単位で独立して実行する例を説明したが、この例に限定されず、複数の画素１０Ｅの列ごとまたは画素１０Ｅの各々に独立して、電圧供給回路５０に接続された電源線を接続してもよい。つまり、電圧供給回路５０が列単位または画素単位で独立して異なる電圧を供給できるように構成し、ノードＭの電位を列単位または画素単位で個別に制御してもよい。
【０１５３】
（第３の実施形態）
図２０は、本開示の第３の実施形態による撮像装置の例示的な構成を概略的に示す。図２０に示す撮像装置１００Ｆは、撮像素子２００と、撮像素子２００からの電気信号に対して信号処理を行う信号処理回路６０Ｆとを含む。
【０１５４】
図２０に模式的に示すように、撮像素子２００は、上述の撮像装置１００Ａと同様に、例えば複数の画素１０Ａを有し、入射光を電気信号に変換して信号処理回路６０Ｆに出力する。画素１０Ａに代えて、上述の画素１０Ｂ、１０Ｃ、１０Ｄおよび１０Ｅのいずれをも適用可能である。図２０に例示する構成において、撮像素子２００は、画素１０Ａの各々に所定の電圧を供給する電圧供給回路５０をさらに有する。電圧供給回路５０が、第１電圧と第２電圧とを切り替えて各画素１０Ａに供給可能な点、および、各画素１０Ａに対して第１期間に第１電圧を供給し、第１期間とは異なる第２期間に第２電圧を供給する点は、上述の各例と同様である。
【０１５５】
信号処理回路６０Ｆは、上述の各例における信号処理回路６０と同様に、電圧供給回路５０に接続された電源線にハイレベルの第１電圧が供給されている期間に得られた画素信号と、電源線にローレベルの第２電圧が供給されている期間に得られた基準レベルの信号との差分を生成して出力する。なお、信号処理回路６０Ｆには、典型的には、複数の画素１０Ａの列の数と同数のＡＤ変換回路６２が設けられる。図２０では、簡単のため、これらのうち２つのＡＤ変換回路６２を代表して示している。
【０１５６】
撮像素子２００において複数の画素１０Ａが半導体基板８０に形成され、電圧供給回路５０も半導体基板８０に設けられることに対して、この例では、信号処理回路６０Ｆは、半導体基板８０とは異なる回路基板８９に設けられている。この例のように、ＡＤ変換回路６２を含む一部の回路を、画素が配置された基板とは異なる基板に形成してもよい。例えば、これら２つの基板を積層して互いに電気的に接続させることによって１つのカメラシステムを構築し得る。
【０１５７】
以上に説明したように、本開示の実施形態では、電圧供給回路５０が、誘電率変調素子２０の第１端子２１および第２端子２２の一方を基準として、他方に第１電圧および第２電圧のいずれかを選択的に印加する。例えば、電圧供給回路５０は、露光期間において各画素にハイレベルの第１電圧を供給し、基準レベルの読み出しの期間に各画素にローレベルの第２電圧を供給する。また、検出回路４０は、電圧供給回路５０が第１電圧を供給する第１期間に、照度に対応したレベルの画素信号の読み出しを実行し、電圧供給回路５０が第２電圧を供給する第２期間に、基準レベルの信号の読み出しを実行する。これにより、ＳＮ比を確保しながら、誘電率変調素子２０の誘電率の変化を通して光を検出することが可能である。なお、第１電圧および／または第２電圧は、パルスとして印加されてもよいし、周期的または準周期的に印加が繰り返されてもよい。
【実施例】
【０１５８】
（実施例１）
上述の誘電率変調素子２０を模したサンプルを製作し、バイアスを変化させて容量値を測定することにより、製作したサンプルにおける、照度に対する誘電率の変化を評価した。図２１は、実施例１として作製したサンプルの構造を模式的に示す。サンプルは、以下のようにして作製した。【０１５９】
まず、ガラス基板９０Ｓを用意した。次に、ＩＴＯおよびＡｌ２Ｏ３をそれぞれスパッタリングおよび原子層堆積法（ＡＬＤ）によってガラス基板上に順次に堆積することにより、下面電極２２Ｓおよび絶縁層２４Ｓをガラス基板上に形成した。次に、スズナフタロシアニン（ＳｎＮｃ）およびフラーレン（Ｃ６０）を蒸着によって順次に堆積することにより、光電変換層２５Ｓを形成した。ここで、スズナフタロシアニン層およびフラーレン層の厚さは、いずれもおよそ７５ｎｍであった。【０１６０】
光電変換層２５Ｓの形成後、ＡＬＤおよびスパッタリングによってＡｌ２Ｏ３およびＩＴＯを光電変換層２５Ｓ上にさらに順次に堆積することにより、絶縁層２３Ｓおよび上面電極２１Ｓの積層構造を形成した。以上の手順により、実施例１のサンプルを得た。ここで、絶縁層２４Ｓおよび２３Ｓの厚さは、およそ２０ｎｍであり、光電変換層２５Ｓの厚さは、およそ１５０ｎｍであり、上面電極２１Ｓの厚さは、およそ５０ｎｍであった。【０１６１】
次に、波長が９４０ｎｍの光を上面電極２１Ｓ側から照射しながら、下面電極２２Ｓおよび上面電極２１Ｓの間に印加するバイアスＶｂｉａｓを変えて交流電圧に対する電流応答を測定することにより、下面電極２２Ｓと上面電極２１Ｓとの間の容量値を測定した。測定には、ＨＥＷＬＥＴＴ  ＰＡＣＫＡＲＤ社製プレシジョンＬＣＲメータ  ４２８４Ａを用い、交流電圧振幅を１００ｍＶ、測定周波数を１００Ｈｚとし、シーケンシャルモードで容量値の測定を行った。【０１６２】
図２２は、実施例１のサンプルに関する、照度を変化させたときの容量値の変化の測定結果を各バイアスについて示す。図２２に示すグラフの横軸は、サンプルに照射した光の強度を示し、縦軸は、下面電極２２Ｓと上面電極２１Ｓとの間の容量値を示す。なお、図２２に示す光の強度の単位は、任意単位である。【０１６３】
ここでは、バイアスＶｂｉａｓを０Ｖ、３Ｖ、５Ｖおよび１０Ｖとしたときの照度に対する容量値の変化をそれぞれ測定した。図２２からわかるように、バイアスＶｂｉａｓが０Ｖのときは、光を照射しても容量値はほとんど変化を示さないものの、バイアスＶｂｉａｓが３Ｖ、５Ｖおよび１０Ｖのときは、いずれも、照度が増大するに従って容量値が増大している。また、絶縁層２４Ｓ、光電変換層２５Ｓおよび絶縁層２３Ｓの積層構造に印加される電位差が拡大するほど、照度の変化に対する誘電率の変化が大きくなることもわかる。このように、誘電率変調構造として例えば光電変換層を絶縁層で挟んだ構造を採用することにより、誘電率の変化を通して照度の変化を検出可能である。
【産業上の利用可能性】
【０１６４】
本開示の撮像装置は、イメージセンサなどに適用可能である。特に、暗電流の影響を受けやすい赤外域の光を検出するためのイメージセンサに有用である。本開示の撮像装置は、デジタルカメラ、医療用カメラ、マシンビジョン用カメラ（例えばロボット用カメラ）などに用いることができる。マシンビジョン用カメラは、例えば、生産工場における生産物の状態の判断、分類、あるいは、不良の検出などを画像認識で行うための入力に利用され得る。本開示の実施形態は、セキュリティカメラ、車両に搭載されて使用されるカメラなどにも有用である。車両搭載用カメラは、例えば、車両が安全に走行するための、制御装置に対する入力として利用され得る。あるいは、車両が安全に走行するための、オペレータの支援に利用され得る。赤外画像は、例えば距離検出、物体認識などのセンシングに利用可能である。
【符号の説明】
【０１６５】
１０Ａ、１０Ａａ、１０Ａｂ    画素
１０Ｂ〜１０Ｅ    画素
１０Ｄｍ    ダミー画素
２０、２０ａ、２０ｄ    誘電率変調素子
２１    第１端子
２１ｅ    対向電極
２２    第２端子
２２ｅ    画素電極
２３    第１電荷ブロッキング層
２４    第２電荷ブロッキング層
２５    光電変換層
２６ａ、２６ｄ    誘電率変調構造
２８    遮光層
３０、３０ｂ    容量素子
４０    検出回路
４１    信号検出トランジスタ
４４    容量素子
４５    転送トランジスタ
４６    リセットトランジスタ
５０    電圧供給回路
６０、６０Ｆ    信号処理回路
６２    アナログ−デジタル変換回路
７０〜７２    電源線
７４    出力信号線
８０    半導体基板
８９    回路基板
９０    絶縁層
９５ａ、９５ｂ    接続部
１００Ａ、１００Ｂ、１００Ｅ、１００Ｆ    撮像装置
１１０    メカニカルシャッタ
１２０    光源
２００    撮像素子
【図１】
2019131028.tif 000007
【図２】
2019131028.tif 000008
【図３】
2019131028.tif 000009
【図４】
2019131028.tif 000010
【図５】
2019131028.tif 000011
【図６】
2019131028.tif 000012
【図７】
2019131028.tif 000013
【図８】
2019131028.tif 000014
【図９】
2019131028.tif 000015
【図１０】
2019131028.tif 000016
【図１１】
2019131028.tif 000017
【図１２】
2019131028.tif 000018
【図１３】
2019131028.tif 000019
【図１４】
2019131028.tif 000020
【図１５】
2019131028.tif 000021
【図１６】
2019131028.tif 000022
【図１７】
2019131028.tif 000023
【図１８】
2019131028.tif 000024
【図１９】
2019131028.tif 000025
【図２０】
2019131028.tif 000026
【図２１】
2019131028.tif 000027
【図２２】
2019131028.tif 000028
【国際調査報告】
2019131028.tif 000029
2019131028.tif 000030
2019131028.tif 000031