(57)【要約】  シリコンの熱膨張係数に近い熱膨張係数を有するとともに、微細なピッチの配線が可能な配線基板および当該配線基板を備えたプローブカードを提供する。この目的のため、互いに導通する配線を有し、個別に焼結した複数のセラミックス基板を積層してなり、各セラミックス基板の熱膨張係数が３．２×１０-6〜５．０×１０-6／℃である。複数のセラミックス基板の少なくとも一部は、厚さ方向に貫通し、縁にメッキを施したスルーホールを有する。
2010027075.tif 000002
【特許請求の範囲】
【請求項１】
互いに導通する配線を有し、個別に焼結した複数のセラミックス基板を積層してなり、
各セラミックス基板の熱膨張係数が３．２×１０-6〜５．０×１０-6／℃であることを特徴とする配線基板。
【請求項２】
前記複数のセラミックス基板の少なくとも一部は、厚さ方向に貫通し、縁にメッキを施したスルーホールを有することを特徴とする請求項１記載の配線基板。
【請求項３】
前記スルーホールの内部に充填された絶縁性材料をさらに備えたことを特徴とする請求項２記載の配線基板。
【請求項４】
前記絶縁性材料の端部と対向する前記セラミックス基板の表面から当該配線基板の外部まで連通する孔部を有することを特徴とする請求項３記載の配線基板。
【請求項５】
互いに隣接するいずれか二つの前記セラミックス基板の境界部に位置し、一方の前記セラミックス基板の表面に実装された電子部品をさらに備えたことを特徴とする請求項１〜４のいずれか一項記載の配線基板。
【請求項６】
請求項１〜５のいずれか一項記載の配線基板と、
前記配線基板に積層され、各々が板厚方向に貫通されて導電性のプローブを収容する複数のプローブ収容孔を有するプローブヘッドと、
を備えたことを特徴とするプローブカード。
【請求項７】
前記配線基板は、
各々が前記プローブヘッドと略等しい表面積を有する複数の前記セラミックス基板を含む第１配線層と、
前記第１配線層に積層され、各々が前記プローブヘッドよりも大きい表面積を有する複数の前記セラミックス基板を含む第２配線層と、
を備えたことを特徴とする請求項６記載のプローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板および当該配線基板を備えて半導体ウェハの電気特性検査に使用するプローブカードに関する。
【背景技術】
【０００２】
半導体の検査工程では、ダイシングする前の半導体ウェハの状態で導電性を有するプローブをコンタクトさせることによって電気特性検査を行い、不良品を検出する（ウェハレベルテスト）。このウェハレベルテストを行う際には、検査用の信号を半導体ウェハへ伝送するために、多数のプローブを収容するプローブカードが用いられる。ウェハレベルテストでは、半導体ウェハ上のダイをプローブカードでスキャニングしながらプローブをダイごとに個別にコンタクトさせるが、半導体ウェハ上には数百〜数万というダイが形成されているため、一つの半導体ウェハをテストするにはかなりの時間を要し、ダイの数が増加するとともにコストの上昇を招いていた。【０００３】
上述したウェハレベルテストの問題点を解消するために、近年では、半導体ウェハ上の全てのダイまたは半導体ウェハ上の少なくとも１／４〜１／２程度のダイに数百〜数万のプローブを一括してコンタクトさせる手法（フルウェハレベルテスト）も用いられている（例えば、特許文献１を参照）。この手法では、プローブを半導体ウェハ上の電極に対して正確にコンタクトさせるため、半導体ウェハの表面に対するプローブカードの平行度や平面度を精度よく保つことによってプローブの先端位置精度を保持する技術や、半導体ウェハを高精度でアライメントする技術が知られている（例えば、特許文献２または３を参照）。【０００４】
図２６は、フルウェハレベルテストにおいて適用されるプローブカードの一構成例を模式的に示す図である。同図に示すプローブカード８１は、半導体ウェハ上の電極の配置パターンに対応して設けられた複数のプローブ８２を収容するプローブヘッド８３、プローブヘッド８３における微細な配線パターンの間隔を変換するスペーストランスフォーマ８４、スペーストランスフォーマ８４から出た配線ｗを中継するインターポーザ８５、プローブヘッド８３を保持する板ばね８６、インターポーザ８５によって中継された配線ｗを検査装置へ接続する配線基板８７、配線基板８７に設けられ、検査用信号を生成する検査装置側に接続されるコネクタ８８、配線基板８７を補強する補強部材８９を備える。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００１−５２４２５８号公報
【特許文献２】特許第３３８６０７７号公報
【特許文献３】特開２００５−１６４６００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般に、シリコンを主成分とする半導体ウェハの熱膨張係数（３．４×１０-6／℃）は、ガラスエポキシやポリイミド等の樹脂を主成分とする配線基板の熱膨張係数（１２×１０-6〜１７×１０-6／℃）よりも顕著に小さい。このため、従来のプローブカードでは、スペーストランスフォーマの材料として、半導体ウェハの熱膨張係数よりも大きくかつ配線基板の熱膨張係数よりも小さい熱膨張係数を有する材料（例えば熱膨張係数が７×１０-6／℃程度の材料）を適用することにより、半導体ウェハの熱膨張係数と配線基板の熱膨張係数との差を緩和し、幅広い温度環境下（２５〜１２５℃程度）で電気特性検査を行う際にプローブの先端位置と半導体ウェハの電極との間に位置ズレが生じるのを防止している。【０００７】
しかしながら、スペーストランスフォーマは製造に時間がかかり、高価であるという問題があった。このような状況の下、スペーストランスフォーマを用いずにプローブカードを構成することができる配線基板として、シリコンの熱膨張係数に近い熱膨張係数を有するとともに、微細なピッチの配線が可能である配線基板が待望されていた。【０００８】
本発明は、上記に鑑みてなされたものであって、シリコンの熱膨張係数に近い熱膨張係数を有するとともに、微細なピッチの配線が可能な配線基板および当該配線基板を備えたプローブカードを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本発明に係る配線基板は、互いに導通する配線を有し、個別に焼結した複数のセラミックス基板を積層してなり、各セラミックス基板の熱膨張係数が３．２×１０-6〜５．０×１０-6／℃であることを特徴とする。【００１０】
また、本発明に係る配線基板は、上記発明において、前記複数のセラミックス基板の少なくとも一部は、厚さ方向に貫通し、縁にメッキを施したスルーホールを有することを特徴とする。【００１１】
また、本発明に係る配線基板は、上記発明において、前記スルーホールの内部に充填された絶縁性材料をさらに備えたことを特徴とする。【００１２】
また、本発明に係る配線基板は、上記発明において、前記絶縁性材料の端部と対向する前記セラミックス基板の表面から当該配線基板の外部まで連通する孔部を有することを特徴とする。【００１３】
また、本発明に係る配線基板は、互いに隣接するいずれか二つの前記セラミックス基板の境界部に位置し、一方の前記セラミックス基板の表面に実装された電子部品をさらに備えたことを特徴とする。【００１４】
また、本発明に係るプローブカードは、上記発明に記載の配線基板と、前記配線基板に積層され、各々が板厚方向に貫通されて導電性のプローブを収容する複数のプローブ収容孔を有するプローブヘッドと、を備えたことを特徴とする。【００１５】
また、本発明に係るプローブカードは、上記発明において、前記配線基板は、各々が前記プローブヘッドと略等しい表面積を有する複数の前記セラミックス基板を含む第１配線層と、前記第１配線層に積層され、各々が前記プローブヘッドよりも大きい表面積を有する複数の前記セラミックス基板を含む第２配線層と、を備えたことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、互いに導通する配線を有し、個別に焼結した複数のセラミックス基板を積層してなり、各セラミックス基板の熱膨張係数が３．２×１０-6〜５．０×１０-6／℃であるため、シリコンの熱膨張係数に近い熱膨張係数を有している。また、各セラミックス基板は良好な加工性を有しているため、微細なピッチの配線が可能となる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の実施の形態１に係るプローブカードの構成を示す断面図である。
【図２】図２は、図１の矢視Ａ方向の平面図である。
【図３】図３は、本発明の実施の形態１に係るプローブカードの要部の構成を示す図である。
【図４】図４は、セラミックス基板にスルーホールおよび座ぐりを設けた状態を示す断面図である。
【図５】図５は、セラミックス基板にメッキを施した状態を示す断面図である。
【図６】図６は、スルーホールに樹脂を充填した状態を示す断面図である。
【図７】図７は、平面研削した後の状態を示す断面図である。
【図８】図８は、コア層に対してセラミックス基板をビルドアップした状態を示す断面図である。
【図９】図９は、ビルドアップしたセラミックス基板にビアホールおよび座ぐりを形成した状態を示す断面図である。
【図１０】図１０は、コア層およびセラミックス基板の積層材の表面にメッキを施した状態を示す断面図である。
【図１１】図１１は、コア層およびセラミックス基板の積層材を平面研削した後の状態を示す断面図である。
【図１２】図１２は、配線層を形成する工程を示す図である。
【図１３】図１３は、コア層と配線層との貼り合わせの概要を示す図である。
【図１４】図１４は、本発明の実施の形態１の変形例に係る配線基板の要部の構成を示す断面図である。
【図１５】図１５は、本発明の実施の形態２に係るプローブカードの構成を示す断面図である。
【図１６】図１６は、本発明の実施の形態２に係る配線基板の要部の構成を示す図である。
【図１７】図１７は、本発明の実施の形態２の変形例に係る配線基板の構成を示す断面図である。
【図１８】図１８は、本発明の実施の形態３に係る配線基板の構成を示す図である。
【図１９】図１９は、本発明の実施の形態３に係る配線基板を製造する際の電子部品の実装方法の概要を示す図である。
【図２０】図２０は、本発明の実施の形態３に係る配線基板を製造する際の電子部品の別な実装方法の概要を示す図である。
【図２１】図２１は、本発明の別な実施の形態に係る配線基板の構成を示す断面図である。
【図２２】図２２は、本発明のさらに別な実施の形態に係る配線基板で使用する接続端子の構成を示す斜視図である。
【図２３】図２３は、図２２の矢視Ｂ方向の側面図である。
【図２４】図２４は、本発明のさらに別な実施の形態に係る配線基板で使用する接続端子と接続端子支持フィルムとの接着部分付近の構成を示す図である。
【図２５】図２５は、本発明のさらに別な実施の形態に係る配線基板のコネクタ付近の状態を示す拡大部分断面図である。
【図２６】図２６は、従来のプローブカードの構成を示す図である。
【発明を実施するための形態】
【００１８】
以下、添付図面を参照して本発明を実施するための形態（以後、「実施の形態」と称する）を説明する。なお、図面は模式的なものであって、各部分の厚みと幅との関係、それぞれの部分の厚みの比率などは現実のものとは異なる場合もあることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれる場合があることは勿論である。
【００１９】
（実施の形態１）
図１は、本発明の実施の形態１に係るプローブカードの構成を示す断面図である。図２は、図１の矢視Ａ方向の平面図である。これらの図に示すプローブカード１は、検査対象に対応して配設される複数の導電性のプローブ２、複数のプローブ２を収容する円盤状のプローブヘッド３、プローブヘッド３に収容されたプローブ２の配置パターンに対応した配線パターンを有し、プローブヘッド３よりも径が大きい円盤状をなす配線基板４、配線基板４に固着され、プローブヘッド３を保持する板ばね５、配線基板４の表面のうちプローブヘッド３が積層される表面と反対側の表面に設けられ、検査用の信号を生成する回路構造を備えた検査装置との接続を図るコネクタ６、配線基板４の表面のうちコネクタ６が設けられる表面に装着され、配線基板４を補強して変形を防止する補強部材７、を備える。
【００２０】
図３は、プローブカード１の要部の構成を示す図である。プローブ２は、先端が配線基板４に接触する第１プランジャ２１と、第１プランジャ２１と相反する向きに突出し、検査対象である半導体ウェハ１００の電極１０１に接触する第２プランジャ２２と、第１プランジャ２１と第２プランジャ２２との間に設けられ、第１プランジャ２１および第２プランジャ２２を伸縮自在に連結するコイルばね２３とを備える。互いに連結される第１プランジャ２１、第２プランジャ２２およびコイルばね２３は同一の軸線を有している。
【００２１】
第１プランジャ２１は、先鋭端を有する先端部２１ａと、先端部２１ａの基端側に設けられ、先端部２１ａの径よりも小さい径を有するボス部２１ｂと、ボス部２１ｂの表面のうち先端部２１ａと接する側と反対側の表面から延びる軸部２１ｃとを有する。また、第２プランジャ２２は、先鋭端を有する先端部２２ａと、先端部２２ａの基端側に設けられ、先端部２２ａの径よりも大きい径を有するフランジ部２２ｂと、フランジ部２２ｂの表面から先端部２２ａと相反する方向へ突出し、フランジ部２２ｂの径よりも小さい径を有するボス部２２ｃとを有する。コイルばね２３は、第１プランジャ２１に取り付けられる側が粗巻き部２３ａである一方、第２プランジャ２２に取り付けられる側が密着巻き部２３ｂである。粗巻き部２３ａの端部はボス部２１ｂに圧入される一方、密着巻き部２３ｂの端部はボス部２２ｃに圧入される。
【００２２】
プローブ２は、図３に示す状態で、コイルばね２３が湾曲して密着巻き部２３ｂの少なくとも一部が軸部２１ｃに接触している。このため、プローブ２に外部から荷重が加わって第２プランジャ２２の先端部２２ａが半導体ウェハ１００の電極１０１に接触した時、コイルばね２３はさらに湾曲し、第１プランジャ２１、コイルばね２３および第２プランジャ２２を順次経由する最短経路による電気導通が実現される。
【００２３】
なお、ここで説明したプローブ２の構成はあくまでも一例に過ぎず、従来より知られているさまざまな種類のプローブのいずれかを用いて構成することが可能である。
【００２４】
プローブヘッド３は絶縁性材料を用いて形成される。プローブヘッド３には、厚さ方向（図３の上下方向）に貫通してプローブ２を収容するプローブ収容孔３１が複数設けられている。プローブ収容孔３１は、半導体ウェハ１００側の端面から、少なくとも先端部２２ａの長手方向の長さよりも小さい長さにわたって形成された小径孔３１ａと、小径孔３１ａと同じ中心軸を有し、小径孔３１ａよりも径が大きい大径孔３１ｂとを有する段付き孔である。小径孔３１ａの内径は、先端部２２ａの外径よりも若干大きくフランジ部２２ｂの外径よりも若干小さい。したがって、第２プランジャ２２は小径孔３１ａによって抜け止めされている。
【００２５】
プローブ収容孔３１の数や配置パターンは、半導体ウェハ１００に形成される半導体チップの数や電極１０１の配置パターンに応じて定まる。例えば、半導体ウェハ１００の直径が８インチ（約２００ｍｍ）である場合には、数十〜数千個のプローブ収容孔３１を形成する必要がある。また、半導体ウェハ１００の直径が１２インチ（約３００ｍｍ）である場合には、数百個〜数万個のプローブ収容孔３１を形成する必要がある。
【００２６】
配線基板４は、複数のセラミックス基板のうち板厚が最大のセラミックス基板から形成されるコア層４１と、プローブヘッド３と対向する表面を有するプローブヘッド側配線層４２と、コネクタ６が設けられる側に表面を有するコネクタ側配線層４３と、を有する。プローブヘッド側配線層４２は２つの配線層４４、４５からなる一方、コネクタ側配線層４３は３つの配線層４６〜４８からなる。コア層４１および配線層４４〜４８の各々は、熱膨張係数が３．２×１０-6〜５．０×１０-6／℃でありかつ焼結済みのセラミックス基板を母材とする。ところで、半導体ウェハ１００のみを加熱する検査を行う場合、配線基板４は半導体ウェハ１００を加熱する際に半導体ウェハ１００から離れた位置に配置されるため、配線基板４の温度は半導体ウェハ１００の温度に比べて低く、膨張が抑えられている。このため、半導体ウェハ１００のみを加熱する検査に適用する配線基板４を構成するセラミックス基板の熱膨張係数の値は、シリコンの熱膨張係数より大きい３．６×１０-6〜３．９×１０-6／℃であればより好ましい。これに対して、プローブカード１と半導体ウェハ１００とを同じ温度環境下において検査する場合には、配線基板４を構成するセラミックス基板の熱膨張係数が３．２×１０-6〜３．５×１０-6／℃であればより好ましい。このようなセラミックス基板は、シリコンの熱膨張係数に近い熱膨張係数を有するだけでなく、良好な加工性を有することが知られている。なお、本発明において適用するセラミックス基板は、常に上述した性質を有している。
【００２７】
プローブヘッド側配線層４２やコネクタ側配線層４３としてそれぞれ積層されるセラミックス基板の数は適宜変更可能である。また、コア層４１および配線層４４〜４８の母材をなすセラミックス基板は互いに同じ種類でなくてもよく、組み合わせを適宜変更することができる。このようにして配線基板４を構成するセラミックス基板の数や種類を変更することにより、配線基板４の熱膨張係数や高周波特性を自在に調整することが可能となる。
【００２８】
図４〜図１１は、配線基板４の製造方法の概要を示す図である。まず、図４に示すように、コア層４１の母材をなすセラミックス基板４１１の板厚方向へ貫通する貫通孔であるスルーホール４１２を形成するとともに、セラミックス基板４１１の上面にスルーホール４１２の端部に連なる座ぐり４１３を形成する。
【００２９】
次に、セラミックス基板４１１の表面およびスルーホール４１２の縁に銅、金、錫またはニッケルなどのメッキ４１４を施す。図５は、コア層４１にメッキ４１４を施した状態を示す断面図である。
【００３０】
続いて、スルーホール４１２に対して絶縁性材料である樹脂４１５を充填する。図６は、スルーホール４１２に樹脂４１５を充填した状態を示す断面図である。樹脂４１５は、高温で検査する際にスルーホール４１２内の気体が膨張してセラミックス基板４１１にクラックが生じてしまうのを防止する効果を有する。
【００３１】
この後、セラミックス基板４１１の上下両面を平面研削する。研削する際には、上面および下面をセラミックス基板４１１の上下両面に設けられたメッキ４１４の厚さよりも大きくかつ座ぐり４１３の深さよりも小さい量だけそれぞれ研削する。図７は、平面研削した後の状態を示す断面図である。図７において、コア層４１の上下両面は座ぐり４１３の部分を除いてセラミックス基板４１１の表面が露出している。これにより、座ぐり４１３の部分に設けられたメッキ４１４を配線パターンとするコア層４１が完成する。
【００３２】
次に、図８に示すように、コア層４１に対して配線層４４の母材をなすセラミックス基板４４１をビルドアップする。その後、所定の波長を有するレーザによってセラミックス基板４４１の板厚方向に貫通する貫通孔であるビアホール４４２を設けるとともに、セラミックス基板４４１の表面にパターン部となる座ぐり４４３を設ける。図９は、セラミックス基板４４１にビアホール４４２および座ぐり４４３を形成した状態を示す断面図である。
【００３３】
続いて、図１０に示すようにコア層４１およびセラミックス基板４４１の積層材の表面にメッキ４４４を施した後、セラミックス基板４１１に対するのと同様に上下両面を平面研削する。図１１は、コア層４１およびセラミックス基板４４１の積層材を平面研削した後の状態を示す断面図である。セラミックス基板４４１が外部に露出する表面（図１１の上面）においては、ビアホール４４２および座ぐり４４３の部分だけメッキ４４４が残っており、配線パターンを形成している。
【００３４】
このようにしてコア層４１に配線層４４を積層した後、配線層４５〜４８を順次積層する。配線層４５〜４８の積層方法は、上述した配線層４４の積層方法と同様である。
【００３５】
以上説明した本発明の実施の形態１に係る配線基板およびプローブカードによれば、互いに導通する配線を有し、個別に焼結した複数のセラミックス基板を積層してなり、各セラミックス基板の熱膨張係数が３．２×１０-6〜５．０×１０-6／℃であるため、シリコンの熱膨張係数に近い熱膨張係数を有している。また、各セラミックス基板は良好な加工性を有しているため、微細なピッチの配線が可能となる。
【００３６】
また、本実施の形態１に係るプローブカードによれば、スペーストランスフォーマやインターポーザが不要であるため、従来型のプローブカードのように接合点が増えて電気特性が悪くなるという問題が生じない。したがって、高周波数の電気信号の伝送特性に優れたプローブカードを提供することができる。また、スペーストランスフォーマやインターポーザを用いないことにより、耐熱性が非常に高く、２００℃を超えるような検査にも対応可能なプローブカードを実現することができる。
【００３７】
また、本実施の形態１に係る配線基板およびプローブカードによれば、平面研削を行ったセラミックス基板を積層しているため、配線基板としての平行度、平面度を高く保つことができる。
【００３８】
また、本実施の形態１に係るプローブカードによれば、配線基板の熱膨張係数が半導体ウェハ（シリコン）の熱膨張係数に近いため、検査時の配線基板に位置ズレや反りが生じるのを防止することができる。また、プローブカードが収容する全てのプローブの半導体ウェハへの均一なコンタクトを実現し、プローブ間の磨耗の度合いに差が生じるのを防ぐことができるため、プローブの耐久性も向上させることが可能となる。
【００３９】
なお、配線基板４の製造方法は上述したものに限られるわけではない。以下、配線基板４の別な製造方法を説明する。まず、コア層４１および配線層４４〜４８の各々に対して所定のビアホールを設けるとともにパターン部に応じた座ぐりを設ける。続いて、表面にメッキを施した後、上下両面を平面研削する。図１２は、配線層４４を形成する工程を具体的に示す図であり、上から順に、セラミックス基板４４１に孔開けを行った状態、孔開けを行ったセラミックス基板４４１の表面にメッキ４４４を施した状態、平面研削を行うことによって配線層４４が完成した状態をそれぞれ示している。なお、コア層４１および配線層４５〜４８も配線層４４と同様に形成される。この後、コア層４１および配線層４５〜４８を所定の順序で積層し、接着等によって貼り合わせる。図１３は、コア層４１と配線層４４との貼り合わせの概要を示す図である。
【００４０】
図１４は、本実施の形態１の変形例に係る配線基板の要部の構成を示す断面図である。同図に示す配線基板８は、コア層４１に配線層４４'、４５'が積層されてなる。配線層４４’、４５'は、厚さ方向に貫通する孔部４４ａ、４５ａをそれぞれ有する。孔部４４ａは、いずれかの孔部４５ａと連通している。孔部４５ａの一方の開口面は、スルーホール４１２に充填されている樹脂４１５の端部に面している。このような孔部４４ａ、４５ａを配線層４４'、４５'にそれぞれ設けたことにより、樹脂４１５に潜在する空孔から出てくるガスを外部へ放出することができる。
【００４１】
このような本実施の形態１の変形例によれば、樹脂４１５の空孔に潜在するガスが高温時に膨張することによってセラミックス基板４１１、４４１、４５１にクラックが入ってしまうのをより確実に防止することができる。
【００４２】
（実施の形態２）
図１５は、本発明の実施の形態２に係るプローブカードの構成を示す断面図である。同図に示すプローブカード９は、複数のプローブ２、プローブヘッド３、配線基板１０、板ばね５、コネクタ６、補強部材７を備える。
【００４３】
図１６は、配線基板１０の要部の構成を示す図である。同図に示す配線基板１０は、プローブヘッド３と等しい径を有する円盤状の第１配線層１１と、第１配線層１１に積層され、第１配線層１１よりも径が大きい円盤状の第２配線層１２とを有し、軸対称な形状をなしている。第１配線層１１および第２配線層１２はそれぞれ複数のセラミックス基板を積層することによって形成されている。第２配線層１２は、板厚方向に貫通する複数のスルーホール１３１が設けられ、他の層のセラミックス基板よりも板厚が大きいセラミックス基板を母材とするコア層１３を有する。
【００４４】
第２配線層１２の板厚を配線基板４の板厚と同程度とすると、プローブカード９は第１配線層１１の板厚分だけプローブカード１よりも高さが高い。このため、半導体ウェハ１００と接触するプローブ２の先端を、検査時にプローブカード９を保持するプローブカードホルダの底面よりも確実に外部へ突出させることができ、検査時に半導体ウェハ１００を載置するウェハチャッカがプローブカードホルダと接触するのを一段と確実に防止することができる。
【００４５】
以上説明した本発明の実施の形態２に係るプローブカードによれば、プローブヘッドやプローブを変えることなく、プローブカードの高さを調整することができる。
【００４６】
図１７は、本実施の形態２の変形例に係る配線基板の構成を示す断面図である。同図に示す配線基板１４は、第１配線層１５と第２配線層１２とを有する。第１配線層１５は、複数のスルーホール１６１を有するコア層１６に複数の配線層を積層することによって形成される。本変形例によれば、第１配線層１５にもコア層１６が設けられているため、積層するセラミックス基板の数を少なくして配線基板の高さを高くすることができる。
【００４７】
（実施の形態３）
図１８は、本発明の実施の形態３に係る配線基板の構成を示す図である。同図に示す配線基板５１は、隣接して積層されている二つの配線層５３，５４の境界部に位置して配線層５４の表面に半田等によって実装された電子部品５２を有する。電子部品５２は、例えばノイズ低減用のチップコンデンサ等である。配線層５３には、電子部品５２を埋め込むための凹部５３１が設けられている。
【００４８】
図１９は、配線基板５１を製造する際の電子部品５２の実装方法の概要を示す図である。図１９においては、電子部品５２を配線層５４の表面に実装した後、配線層５３の母材をなすセラミックス基板５３２をビルドアップしている。
【００４９】
図２０は、配線基板５１を製造する際の電子部品５２の別な実装方法の概要を示す図である。図２０においては、電子部品５２を充填接着剤５５によって凹部５３１に固定した後、セラミックス基板５３２をビルドアップする際に電子部品５２を配線層５４の表面に実装している。
【００５０】
以上説明した本発明の実施の形態３によれば、半導体ウェハ１００からの電子部品５２までの距離を短縮することができるとともに、配線基板５１の小型化を図ることができる。また、電子部品５２がノイズ低減用コンデンサである場合には、良好なノイズ低減効果を得ることができる。
【００５１】
（その他の実施の形態）
ここまで、本発明を実施するための最良の形態を詳述してきたが、本発明は上述した実施の形態１〜３によってのみ限定されるべきものではない。図２１は、本発明の別な実施の形態に係る配線基板の構成を示す断面図である。同図に示す配線基板６１は、コア層４１と配線層４４との間、および配線層４４と配線層４５との間に異方性導電シート６２を介在させたものである。
【００５２】
なお、異方性導電シート６２の代わりに、複数の接続端子を備えたコネクタを介在させることも可能である。図２２は、この場合に使用する接続端子の構成を示す斜視図である。図２３は、図２２の矢視Ｂ方向の側面図である。同図に示す接続端子７１は、板厚方向に貫通する開口部７２が設けられた平板状のベース部７３と、ベース部７３の表面から立ち上がって延在し、外から加わる荷重に応じて変形する接触部７４とを有する。接触部７４は先細の帯状をなしており、開口部７２の縁からベース部７３に対して遠ざかる方向へ湾曲しながら延在する基端部７４ａと、基端部７４ａに連なり、基端部７４ａと反対側へ湾曲しながら延在する先端部７４ｂとを有する。接続端子７１は、りん青銅、ばね鋼、銅、ステンレス、ニッケル、ニッケル合金などの導電性材料を用いて形成され、接触部７４の部分はプレス成形等の塑性加工が施されている。
【００５３】
異方性導電シート６２の代わりに適用するコネクタは、複数の接続端子７１を、全てのベース部７３の表面が同じ平面上を通過するように所定のパターンで並べ、ベース部７３の表面の一部をポリイミド等の絶縁性材料からなる接続端子支持フィルムによって被覆することにより形成される。
【００５４】
図２４は、接続端子７１と接続端子支持フィルム７５との接着部分付近の構成を示す図であり、一つの接続端子７１について図２２の上面から見た平面図に相当している。図２４において、接着部分Ｇは、接続端子支持フィルム７５がベース部７３を被覆している部分である。接続端子支持フィルム７５の開口部７６の面積は、開口部７２の面積よりも大きい。また、開口部７６は、接続端子７１でばねとして作用する部分（接触部７４の基端部７４ａとの境界部付近）を被覆しないように形成されている。このため、ベース部７３のうち基端部７４ａに連なる部分は荷重によって変形可能であり、ばねとして機能する。したがって、荷重をベース部７３と接触部７４とで分散させることができる。この結果、接触部７４の応力が緩和され、外部から加わる荷重に対する耐久性が向上する。なお、開口部７６は、接触部７４をベース部７３の表面に射影した領域を、接触部７４の形状によらず常に含む形状をなしている。これにより、外部からの荷重によって接触部７４が変形し、ベース部７３に当たってしまうことがない。
【００５５】
図２５は、配線基板のコネクタ付近の状態を示す拡大部分断面図である。接続端子７１に荷重が加わり始めると、接触部７４は徐々に変形していき、ベース部７３に対して寝た形状になっていく一方、ベース部７３のうち接触部７４の基端部７４ａとの境界付近は図で上方へ湾曲していく。この際、接続端子支持フィルム７５の一部は、基端部７４ａ付近で接続端子７１の動きに追従して若干変形する。接続端子７１に加わる荷重は、図２５に示す状態で最大となっており、安定した接触荷重および接触抵抗を確保することができる。
【００５６】
このように、本発明は、ここでは記載していない様々な実施の形態等を含みうるものであり、特許請求の範囲により特定される技術的思想を逸脱しない範囲内において種々の設計変更等を施すことが可能である。
【００５７】
（付記１）
熱膨張係数が３．２×１０-6〜５．０×１０-6／℃でありかつ焼結済みであるセラミックス基板を板厚方向に貫通する貫通孔を形成する貫通孔形成工程と、
前記貫通孔形成工程で形成した貫通孔の端部に連なる座ぐりを形成する座ぐり形成工程と、
前記貫通孔および前記座ぐりが形成された前記セラミックス基板の表面にメッキを施すメッキ工程と、
前記メッキ工程でメッキを施した前記セラミックス基板の上下両面を、前記貫通孔および前記座ぐり以外の部分の前記メッキの厚さよりも大きくかつ前記座ぐりの深さよりも小さい量だけ平面研削する研削工程と、
研削工程で平面研削したうちの一方の面に異なる前記セラミックス基板をビルドアップするビルドアップ工程と、
を有し、
前記貫通孔形成工程から前記ビルドアップ工程に至る工程を所定回繰り返した後、
前記貫通孔形成工程から前記研削工程に至る工程を行うことを特徴とする配線基板の製造方法。
【００５８】
（付記２）
熱膨張係数が３．２×１０-6〜５．０×１０-6／℃でありかつ焼結済みである複数のセラミックス基板の各々に対し、
板厚方向に貫通する貫通孔を形成する貫通孔形成工程と、
前記貫通孔形成工程で形成した貫通孔の端部に連なる座ぐりを形成する座ぐり形成工程と、
前記貫通孔および前記座ぐりが形成された前記セラミックス基板の表面にメッキを施すメッキ工程と、
前記メッキ工程でメッキを施した前記セラミックス基板の上下両面を前記貫通孔および前記座ぐり以外の部分の前記メッキの厚さよりも大きくかつ前記座ぐりの深さよりも小さい量だけ平面研削する研削工程と、
を行った後、
前記複数のセラミックス基板を順次積層して固着する固着工程を行うことを特徴とする配線基板の製造方法。
【産業上の利用可能性】
【００５９】
以上のように、本発明に係る配線基板およびプローブカードは、半導体ウェハ上のダイの電気特性検査に有用である。
【符号の説明】
【００６０】
１、８１  プローブカード
２、８２  プローブ
３、８３  プローブヘッド
４、８、１０、１４、５１、６１、８７  配線基板
５、８６  板ばね
６、８８  コネクタ
７、８９  補強部材
９  プローブカード
１１、１５  第１配線層
１２  第２配線層
１３、１６、４１  コア層
２１  第１プランジャ
２２  第２プランジャ
２１ａ、２２ａ  先端部
２１ｂ、２２ｃ  ボス部
２１ｃ  軸部
２２ｂ  フランジ部
２３  コイルばね
２３ａ  粗巻き部
２３ｂ  密着巻き部
３１  プローブ収容孔
３１ａ  小径孔
３１ｂ  大径孔
４２  プローブヘッド側配線層
４３  コネクタ側配線層
４４、４４'、４５、４５'、４６、４７、４８、５３、５４  配線層
４４ａ、４５ａ  孔部
５２  電子部品
５５  充填接着剤
６２  異方性導電シート
７１  接続端子
７２、７６  開口部
７３  ベース部
７４  接触部
７４ａ  基端部
７４ｂ  先端部
７５  接続端子支持フィルム
８４  スペーストランスフォーマ
８５  インターポーザ
１００  半導体ウェハ
１０１  電極
１３１、１６１、４１２  スルーホール
４１１、４４１、５３２  セラミックス基板
４１３、４４３  座ぐり
４１４、４４４  メッキ
４１５  樹脂
４４２  ビアホール
５３１  凹部
Ｇ  接着部分
ｗ  配線
【図１】
2010027075.tif 000003
【図２】
2010027075.tif 000004
【図３】
2010027075.tif 000005
【図４】
2010027075.tif 000006
【図５】
2010027075.tif 000007
【図６】
2010027075.tif 000008
【図７】
2010027075.tif 000009
【図８】
2010027075.tif 000010
【図９】
2010027075.tif 000011
【図１０】
2010027075.tif 000012
【図１１】
2010027075.tif 000013
【図１２】
2010027075.tif 000014
【図１３】
2010027075.tif 000015
【図１４】
2010027075.tif 000016
【図１５】
2010027075.tif 000017
【図１６】
2010027075.tif 000018
【図１７】
2010027075.tif 000019
【図１８】
2010027075.tif 000020
【図１９】
2010027075.tif 000021
【図２０】
2010027075.tif 000022
【図２１】
2010027075.tif 000023
【図２２】
2010027075.tif 000024
【図２３】
2010027075.tif 000025
【図２４】
2010027075.tif 000026
【図２５】
2010027075.tif 000027
【図２６】
2010027075.tif 000028
【国際調査報告】
2010027075.tif 000029
2010027075.tif 000030
2010027075.tif 000031
2010027075.tif 000032