(57)【要約】  電子ビームが照射可能に設けられ、データを記憶するメモリデバイスであって、前記電子ビームが照射されることで電荷を蓄積する複数のフローティング電極と、それぞれの前記フローティング電極に蓄積された電荷量を検出する電荷量検出部とを備えるメモリデバイスが提供される。また、他の形態として、書き込まれたデータを記憶するメモリデバイスの製造方法であって、半導体基板上に前記フローティング電極を形成し、前記フローティング電極に電子ビームを照射して書き込むべきデータに応じた電荷をフローティング電極に保持させる製造方法が提供される。
2010029618.tif 000002
【特許請求の範囲】
【請求項１】
電子ビームが照射可能に設けられ、データを記憶するメモリデバイスであって、
前記電子ビームが照射されることでデータを記憶する複数のフローティング電極と、
それぞれの前記フローティング電極に蓄積された電荷量に基づいて、前記フローティング電極が記憶したデータを検出する電荷量検出部と
を備えるメモリデバイス。
【請求項２】
それぞれの前記フローティング電極の表面を覆う絶縁膜と、
前記絶縁膜の表面から前記フローティング電極まで貫通して設けられる導電材料のビアと
を更に備える請求項１に記載のメモリデバイス。
【請求項３】
前記絶縁膜の表面において前記ビアを囲むように設けられ、基準電位に接続されるガードリングを更に備える
請求項２に記載のメモリデバイス。
【請求項４】
それぞれの前記フローティング電極の表面を覆う絶縁膜を更に備え、
前記絶縁膜には、前記絶縁膜の表面から前記フローティング電極まで貫通する貫通孔が形成される
請求項１に記載のメモリデバイス。
【請求項５】
それぞれの前記フローティング電極の表面の少なくとも一部が表出するように、前記フローティング電極の表面を覆う絶縁膜を更に備える
請求項１に記載のメモリデバイス。
【請求項６】
前記メモリデバイスは、半導体基板上に所定の材料を積層して形成され、
前記絶縁膜は、前記半導体基板上における最上層に形成される
請求項２から５のいずれかに記載のメモリデバイス。
【請求項７】
電子ビームが照射されることにより書き込まれたデータを記憶するメモリデバイスの製造方法であって、
半導体基板上にフローティング電極を形成し、
前記フローティング電極に電子ビームを照射して書き込むべきデータに応じた電荷を前記フローティング電極に保持させる製造方法。
【請求項８】
前記フローティング電極を複数形成し、
それぞれの前記フローティング電極に対して書き込むべき前記データの値に応じて前記電子ビームを調整して照射することで、前記データの値に応じた電荷を前記フローティング電極に保持させる
請求項７に記載の製造方法。
【請求項９】
前記フローティング電極に書き込むべき前記データの値に応じて、前記フローティング電極に前記電子ビームを照射する時間を調整する
請求項７または８に記載の製造方法。
【請求項１０】
前記フローティング電極に書き込むべき前記データの値に応じて、前記電子ビームの電流量を調整する
請求項７または８に記載の製造方法。
【請求項１１】
前記フローティング電極の表面を覆う絶縁膜を形成し、
前記フローティング電極の表面上の前記絶縁膜に前記電子ビームを照射して前記フローティング電極に電子を注入する
請求項７から１０のいずれかに記載の製造方法。
【請求項１２】
前記フローティング電極の表面の一部を覆う絶縁膜を形成し、
前記絶縁膜で覆われていない前記フローティング電極の表面に前記電子ビームを照射して前記フローティング電極に電子を注入する
請求項７から１０のいずれかに記載の製造方法。
【請求項１３】
前記フローティング電極の表面を覆う絶縁膜を形成し、
前記絶縁膜の表面から前記フローティング電極まで貫通する導電材料のビアを形成し、
前記絶縁膜の表面に表出した前記ビアに前記電子ビームを照射して前記フローティング電極に電荷を蓄積させる
請求項７から１０のいずれかに記載の製造方法。
【請求項１４】
前記フローティング電極の表面を覆う絶縁膜を形成し、
前記絶縁膜の表面から前記フローティング電極まで貫通する貫通孔を形成し、
前記貫通孔を介して前記フローティング電極に前記電子ビームを照射する
請求項７から１０のいずれかに記載の製造方法。
【請求項１５】
前記フローティング電極に電子を注入した後に、前記メモリデバイスを内包するパッケージ部を形成する
請求項１２から１４のいずれかに記載の製造方法。
【請求項１６】
前記メモリデバイスは、半導体基板上に所定の材料を積層して形成され、
前記パッケージ部を、前記半導体基板上における最上層に形成する
請求項１５に記載の製造方法。
【請求項１７】
前記メモリデバイスの識別情報を、前記フローティング電極に電子ビームを照射することで書き込む
請求項１６に記載の製造方法。
【請求項１８】
記憶すべきデータに応じた電荷をフローティング電極に保持することにより前記データを記憶するメモリデバイスに、前記データを書き込むデータ書込方法であって、
書き込むべき前記データに応じて、前記フローティング電極に電子ビームを照射するデータ書込方法。
【請求項１９】
前記フローティング電極に紫外線を照射することで、前記フローティング電極に蓄積した電荷を放電させ、前記メモリデバイスに書き込んだデータを消去する
請求項１８に記載のデータ書込方法。
【請求項２０】
既にデータが書き込まれている前記フローティング電極に新たなデータを書き込む場合、当該フローティング電極に紫外線を照射して当該フローティング電極に蓄積した電荷を放電させてから、書き込むべき新たなデータに応じて当該フローティング電極に電子ビームを照射する
請求項１８に記載のデータ書込方法。
【請求項２１】
前記フローティング電極に蓄積されている電荷量より大きい電荷量のデータを書き込む場合、当該フローティング電極が記憶したデータ値と、新たに書き込むべきデータ値との差分に応じて、当該フローティング電極に電子ビームを照射し、
前記フローティング電極に蓄積されている電荷量より小さい電荷量のデータを書き込む場合、当該フローティング電極に紫外線を照射して当該フローティング電極に蓄積した電荷を放電させてから、書き込むべき新たなデータに応じて当該フローティング電極に電子ビームを照射する
請求項１８に記載のデータ書込方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリデバイス、メモリデバイスの製造方法、およびデータ書込方法に関する。
【背景技術】
【０００２】
金属酸化膜半導体（ＭＯＳ）を用いたメモリデバイスが知られている（例えば、特許文献１参照）。代表的なものとしては、書込動作により書き込まれたデータを保持し、消去動作によって保持しているデータを消去することができるメモリセルが複数形成されたフラッシュＥＰＲＯＭが挙げられる。上記メモリセルは、例えばソース・ドレインの各領域、およびコントロールゲートとともに、電気的に絶縁されたフローティングゲートを有し、ユーザにより書き込まれたデータを当該フローティングゲートに電荷として蓄えることにより当該データを保持することができる。
【特許文献１】特開平６−２１５５８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記のようなメモリデバイスでは、フローティングゲートに電荷を蓄積させるべく、コントロールゲートおよびドレイン領域に比較的高電圧を印加してアバランシェ・ブレーク・ダウン現象を生起させて多量のホットエレクトロンを発生させる必要がある。したがって、書き込み／消去動作を繰り返すことにより、コントロールゲートとソース・ドレインの各領域との間を絶縁する酸化膜が劣化しやすいという課題がある。【０００４】
また、上記のようなメモリデバイスでは、コントロールゲートに電圧を印加するので、メモリセル毎にコントロールゲートと電圧供給部を繋ぐ配線を設ける必要があった。また、書き込み／消去動作を繰り返し実施することができる反面、保持させたデータの改竄を防ぐのが難しかった。【０００５】
そこで本発明は、上記の課題を解決することのできるメモリデバイス、メモリデバイスの製造方法、およびデータ書込方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の第１の形態においては、電子ビームが照射可能に設けられ、データを記憶するメモリデバイスであって、前記電子ビームが照射されることで電荷を蓄積する複数のフローティング電極と、それぞれの前記フローティング電極に蓄積された電荷量を検出する電荷量検出部とを備えるメモリデバイスが提供される。【０００７】
また、本発明の第２の形態においては、書き込まれたデータを記憶するメモリデバイスの製造方法であって、半導体基板上に前記フローティング電極を形成し、前記フローティング電極に電子ビームを照射して書き込むべきデータに応じた電荷をフローティング電極に保持させる製造方法が提供される。【０００８】
また、本発明の第３の形態においては、記憶すべきデータに応じた電荷をフローティング電極に保持することにより前記データを記憶するメモリデバイスに、前記データを書き込むデータ書込方法であって、書き込むべき前記データに応じて、前記フローティング電極に電子ビームを照射するデータ書込方法が提供される。【０００９】
なお、上記の発明の概要は、発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係るメモリデバイス１０の構成例を示す。
【図２】メモリセル１００−１の上面図である。
【図３】図２にＡ−Ａ'で示す断面における断面図である。
【図４】メモリセル１００−１の製造工程におけるメモリセル１００−１の断面図を示す。
【図５】メモリセル１００−１の製造工程におけるメモリセル１００−１の断面図を示す。
【図６】メモリセル１００−１の製造工程におけるメモリセル１００−１の断面図を示す。
【図７】メモリセル１００−１の製造工程におけるメモリセル１００−１の断面図を示す。
【図８】メモリセル１００−１の製造工程におけるメモリセル１００−１の断面図を示す。
【図９】メモリセル１００−１の他の構成例を示す断面図である。
【図１０】メモリセル１００−１のさらに他の構成例を示す断面図である。
【図１１】メモリセル１００−１のさらに他の構成例を示す断面図である。
【符号の説明】
【００１１】
１０・・・メモリデバイス、２０・・・読み出し制御部、３０・・・行アドレス指定部、４０・・・列アドレス指定部、１００・・・メモリセル、１０１・・・メモリトランジスタ、１０２・・・読み出し制御トランジスタ、１１０・・・半導体基板、１１１、１１２・・・ソース領域、１１３、１１４・・・ドレイン領域、１１５・・・分離領域、１２１、１２２、１２３・・・絶縁膜、１３１・・・フローティング電極、１３２・・・コントロール電極、１５１、１５２・・・ビア、１６１、１６２、１６３、１６４、１６５・・・パターン配線、１７１、１７２・・・ガードリング、１８１・・・ソース端子、１８３・・・ドレイン端子、１８４・・・ガード端子、１８５・・・コントロール端子、１９１・・・貫通孔、２００・・・パッケージ部
【発明を実施するための最良の形態】
【００１２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００１３】
図１は、本発明の実施形態に係るメモリデバイス１０の構成例を示す。メモリデバイス１０は、読み出し制御部２０と、行アドレス指定部３０、列アドレス指定部４０、および複数のメモリセル１００（１００−１、１００−２・・・）を備える。【００１４】
複数のメモリセル１００は、それぞれメモリトランジスタおよび読み出し制御トランジスタを有する。例えばメモリセル１００−１は、メモリトランジスタ１０１および読み出し制御トランジスタ１０２を有する。【００１５】
また、それぞれのメモリセル１００において、読み出し制御トランジスタのコントロール端子は、複数のワードラインＷＬ（ＷＬ−１、ＷＬ−２・・・）のいずれかにより、行アドレス指定部３０と接続する。例えば、メモリセル１００−１において、読み出し制御トランジスタ１０２のコントロール電極１３２は、ワードラインＷＬ−１を介して行アドレス指定部３０と接続する。【００１６】
また、それぞれのメモリセル１００において、読み出し制御トランジスタのドレイン端子は、複数のビットラインＢＬ（ＢＬ−１、ＢＬ−２・・・）のいずれかにより、列アドレス指定部４０と接続する。例えば、メモリセル１００−１において、読み出し制御トランジスタ１０２のドレイン端子は、ビットラインＢＬ−１を介して列アドレス指定部４０と接続する。【００１７】
また、それぞれのメモリセル１００において、メモリトランジスタのソース端子は、共通の基準電位に接続されている複数のソースラインＳＬ（ＳＬ−１、ＳＬ−２・・・）のいずれかに接続する。例えば、メモリセル１００−１において、メモリトランジスタ１０１のソース端子は、ソースラインＳＬ−１を介して基準電位に接続される。なお、複数のソースラインＳＬは、例えばメモリデバイス１０のＧＮＤ端子を介して接地電位に接続されてよい。【００１８】
それぞれのメモリセル１００において、メモリトランジスタのフローティング電極１３１は、外部の配線等と接続されていないフローティング状態となっている。例えば、メモリセル１００−１において、メモリトランジスタ１０１のコントロール電極１３２は、当該メモリトランジスタ１０１のソース側およびドレイン側のいずれとも電気的に接続しておらず、また、複数のビットラインＢＬおよびワードラインＷＬのいずれとも電気的に接続していない。【００１９】
複数のメモリセル１００は、それぞれが有するメモリトランジスタのフローティング電極に電荷が蓄積されることによりデータが書き込まれ、そのデータを記憶することがきる。すなわち、複数のメモリセル１００は、それぞれが有するメモリトランジスタのフローティング電極に電荷が蓄積されているか否かによってソース−ドレイン間の電位差が異なることを利用して不揮発的にデータを保持することができる。【００２０】
複数のメモリセル１００のそれぞれに対するデータの書き込みは、それぞれが有するメモリトランジスタのフローティング電極に対して電子ビームを照射することにより実施される。すなわち、データを書き込むべきメモリセル１００のメモリトランジスタのフローティング電極に対して、例えば電子線照射装置等を用いて電子ビームを照射することにより、当該メモリトランジスタのフローティング電極に電荷が蓄積される。これにより、そのメモリセル１００に対してデータを記憶させることができる。【００２１】
なお、メモリトランジスタに対する電子ビームの照射は、データを書き込むべき複数のメモリセル１００のメモリトランジスタに対して同時に実施してもよく、また、個別に照射量を調整しながら実施してもよい。また、メモリトランジスタは、フローティング電極に蓄積された電荷量に基づいて、フローティング電極が記憶したデータを検出する電荷量検出部として機能してよい。【００２２】
例えばメモリトランジスタは、当該フローティング電極をゲート端子として用いることで、フローティング電極に蓄積された電荷量に応じてオン状態またはオフ状態となることで、フローティング電極が記憶した２値のデータを検出してよい。また、メモリトランジスタは、フローティング電極に蓄積された電荷量に応じた電流を流すことで、フローティング電極が記憶した多値のデータを検出してもよい。【００２３】
なお、それぞれのメモリセル１００が有するメモリトランジスタのフローティング電極は、当該メモリトランジスタに対する電子ビームの照射量に応じた電荷を蓄積することができる。したがって、それぞれのメモリセル１００のメモリトランジスタには、書き込みたいデータに応じた照射量で電子ビームを照射することにより、多値のデータを記憶させることができる。ここで電子ビームの照射量は、例えば電子ビームの強度および照射時間に基づいて定められてよい。【００２４】
メモリセル１００のメモリトランジスタに書き込まれたデータは、当該メモリセル１００の読み出し制御トランジスタを所定に動作させることにより読み出すことができる。例えば、メモリセル１００−１のメモリトランジスタ１０１に書き込まれたデータを読み出す場合、読み出し制御部２０は、行アドレス指定部３０および列アドレス指定部４０に対して、メモリセル１００−１の読み出し制御トランジスタ１０２に対して所定の電圧を与える旨の制御信号を送る。【００２５】
行アドレス指定部３０および列アドレス指定部４０は、読み出し制御部２０からの制御信号に応じて、それぞれ読み出し制御トランジスタ１０２のコントロール電極１３２およびドレイン端子に対して所定の電圧を印加することにより、読み出し制御トランジスタ１０２を導通状態にする。これにより、メモリセル１００−１には、メモリトランジスタ１０１に書き込まれたデータの値に応じた大きさの電流、すなわち、メモリトランジスタ１０１のフローティング電極１３１に蓄積された電荷量に応じた大きさの電流が流れる。【００２６】
読み出し制御部２０は、読み出し制御トランジスタ１０２を導通状態としたときにメモリセル１００−１に流れる上記電流を検出する。具体的には、読み出し制御部２０は、例えばセンス・アンプ等の電流検出手段を備え、例えば、メモリセル１００から検出される電流の大きさに対して比較対象とするべき所定の大きさの基準電流値（センス電流値）を当該電流検出手段に予め設定してよい。【００２７】
そして、読み出し制御部２０は、例えば電流検出手段により検出されたメモリセル１００−１からの電流の大きさが上記基準電流値よりも大きい場合は、メモリセル１００−１のメモリトランジスタ１０１には論理Ｈのデータ値が書き込まれていたと判別する。また、メモリセル１００−１から検出された電流の大きさが上記基準電流値よりも小さければ、メモリセル１００−１のメモリトランジスタ１０１には論理Ｌのデータ値が書き込まれていたと判別する。【００２８】
また、読み出し制御部２０は、電流検出手段に異なる複数の大きさの基準電流値を多値データの各値に対応付けて設定しておき、メモリセル１００−１からの電流の大きさとそれぞれの基準電流値の大きさとの比較により、多値データの何れの値がメモリセル１００−１に書き込まれているかを判別してもよい。【００２９】
なお、本例の形態に替えて、上記の電流検出手段を読み出し制御部２０と別個に設けてもよい。この場合、当該電流検出手段は、例えば複数のビットラインＢＬと電気的に接続し、書き込まれたデータを読み出すべきメモリセル１００に流れる電流を検出してよい。また、上記の電流検出手段は、メモリセル１００のフローティング電極に蓄積された電荷量を検出する電荷量検出部の一例であるが、上記のセンス・アンプに限られない。【００３０】
一方、メモリセル１００のメモリトランジスタに書き込んだデータは、そのメモリトランジスタのフローティング電極に紫外線を照射することにより消去することができる。すなわち、記憶させたデータを消去したいメモリセル１００について、対応するメモリトランジスタのフローティング電極に対して例えば紫外線照射装置等を用いて紫外線を照射して当該フローティング電極に蓄積した電荷を放電させることにより、当該メモリセル１００が記憶するデータを消去することができる。【００３１】
なお、上記の消去動作は、メモリデバイス１０全体、すなわち複数のメモリセル１００について一括して実施してもよく、また、スポット径を極小さく絞ることのできる紫外線レーザ、あるいは紫外線ランプおよびマスク等により、照射部位を限定することにより、特定のメモリセル１００について実施してもよい。【００３２】
なお、既にデータが書き込まれているメモリセル１００のメモリトランジスタに新たなデータを書き込む場合、当該メモリトランジスタに紫外線を照射して当該メモリトランジスタのフローティング電極に蓄積した電荷を放電させてから、書き込むべき新たなデータに応じた照射量で当該メモリトランジスタに電子ビームを照射して当該フローティング電極に当該データに応じた電荷を新たに蓄積させてよい。【００３３】
また、これに替えて、上記メモリトランジスタのフローティング電極に既に蓄積されている電荷量より大きい電荷量のデータを新たに書き込む場合は、先ず、上記の電流検出手段による電流値の検出により、当該メモリトランジスタのフローティング電極に既に蓄積されている電荷量に対応するデータ値を判別する。そして、当該メモリトランジスタが記憶しているデータ値と、新たに書き込むべきデータ値との電荷量の差分に応じた照射量で、当該メモリトランジスタに電子ビームを照射する。【００３４】
また、上記メモリトランジスタのフローティング電極に既に蓄積されている電荷量より小さい電荷量のデータを新たに書き込む場合、当該メモリトランジスタに紫外線を照射してそのフローティング電極に蓄積した電荷を放電させてから、書き込むべき新たなデータに応じた照射量で、当該メモリトランジスタに電子ビームを照射してもよい。【００３５】
以上のように、メモリデバイス１０は、データを書き込みたいメモリセル１００に対して電子ビームを照射することにより、データを書き込んで不揮発的に記憶させることができる。したがって、それぞれのメモリセル１００について、メモリトランジスタのフローティング電極に対して電荷を蓄積させるための配線が不要となる。また、メモリデバイス１０は、それぞれのメモリセル１００に書き込んだデータを必要に応じて容易に読み出したり消去することができる。また、メモリデバイス１０は、メモリセル１００のメモリトランジスタに対する電子ビームの照射量を制御することにより、当該照射量に応じたデータを書き込むことができる。【００３６】
以下において、メモリデバイス１０のメモリセル１００−１についてより具体的な構成例を図示して説明する。【００３７】
図２は、メモリセル１００−１の上面図である。また、図３は、図２にＡ−Ａ'で示す断面における断面図である。メモリセル１００−１は、半導体基板１１０と、半導体基板１１０上に設けられたメモリトランジスタ１０１および読み出し制御トランジスタ１０２とを備える。メモリトランジスタ１０１および読み出し制御トランジスタ１０２は、例えば半導体基板１１０上に所定の半導体プロセスにより形成されてよく、Ｐ型あるいはＮ型のチャネル特性を有する。なお、以下の説明では、メモリトランジスタ１０１および読み出し制御トランジスタ１０２は、いずれもＮ型のチャネル特性を有するものとする。【００３８】
メモリトランジスタ１０１は、半導体基板１１０上に二酸化シリコン等の絶縁性の物質により形成される複数の分離領域１１５により仕切られた領域に設けられ、ソース領域１１１、ドレイン領域１１３、フローティング電極１３１、ビア１５１、およびガードリング１７１を含む。【００３９】
ソース領域１１１およびドレイン領域１１３は、半導体基板１１０の表層部に互いに離間して形成される。ソース領域１１１およびドレイン領域１１３は、例えば単結晶シリコンの半導体基板１１０の上面から所定の深さまでリンイオンを注入することにより形成されてよい。メモリトランジスタ１０１がＮ型のチャネル特性を有する場合、半導体基板１１０はＰ型の基板であるのに対し、ソース領域１１１およびドレイン領域１１３は、Ｎ型の領域であってよい。【００４０】
フローティング電極１３１は、半導体基板１１０上に二酸化シリコン等の絶縁性の物質を積層して形成される絶縁膜１２１を挟んでソース領域１１１およびドレイン領域１１３と対向して設けられる。本例において、フローティング電極１３１は、半導体基板１１０の面方向においてソース領域１１１とドレイン領域１１３との間に設けられてよい。【００４１】
ビア１５１は、導電性の物質により形成され、絶縁膜１２３の表面からフローティング電極１３１まで貫通して設けられる。本例において、フローティング電極１３１上には、絶縁性の物質を積層した絶縁膜１２２および絶縁膜１２３が形成されており、ビア１５１は、これら絶縁膜１２２、１２３を貫通して設けられ、その一端が絶縁膜１２３の表面に露出する。【００４２】
パターン配線１６１およびパターン配線１６２は、絶縁膜１２２と絶縁膜１２３との間に設けられる。パターン配線１６１は、半導体基板１１０上に設けられるソース端子１８１とソース領域１１１とを電気的に接続する。パターン配線１６２は、後述する読み出し制御トランジスタ１０２のソース領域１１２とドレイン領域１１３とを電気的に接続する。ソース端子１８１は、図１に示したメモリデバイス１０のソースラインＳＬ−１に接続する。【００４３】
ガードリング１７１は、例えば導電性の金属材料により形成され、絶縁膜１２３の表面においてビア１５１を囲むように設けられる。本例において、ガードリング１７１は、基準電位に接続されるガード端子１８４とパターン配線１６４を介して電気的に接続する。なお、ガードリング１７１は、本例のようにビア１５１の周囲に円環状に形成される形態に限定されず、例えば方形あるいは多角形状に形成されてもよい。また、ガード端子１８４は、例えばメモリデバイス１０のＧＮＤ端子を介して接地電位に接続されてよい。【００４４】
読み出し制御トランジスタ１０２は、分離領域１１５により仕切られた領域に設けられ、ソース領域１１２、ドレイン領域１１４、コントロール電極１３２、ビア１５２、およびパターン配線１６５を含む。読み出し制御トランジスタ１０２は、本例のように分離領域１１５を挟んでメモリトランジスタ１０１に隣り合って設けられてよいが、メモリデバイス１０におけるメモリセル１００の配置に応じて半導体基板１１０上の他の領域に設けられてもよい。【００４５】
ソース領域１１２およびドレイン領域１１４は、半導体基板１１０の表層部に互いに離間して形成される。ソース領域１１２およびドレイン領域１１４は、上記のソース領域１１１およびドレイン領域１１３と同様に、半導体基板１１０の上面から所定の深さまでリンイオンを注入することにより形成されてよい。【００４６】
コントロール電極１３２は、絶縁膜１２１を挟んでソース領域１１２およびドレイン領域１１４と対向して設けられる。本例において、コントロール電極１３２は、半導体基板１１０の面方向においてソース領域１１２とドレイン領域１１４との間に設けられてよい。【００４７】
ビア１５２は、上記のビア１５１と同様に、導電性の物質により形成され、絶縁膜１２３の表面からコントロール電極１３２まで貫通して設けられる。パターン配線１６３は、絶縁膜１２２と絶縁膜１２３との間に設けられ、半導体基板１１０上に設けられるドレイン端子１８３とドレイン領域１１４とを電気的に接続する。パターン配線１６５は、絶縁膜１２３上に設けられ、コントロール端子１８５とビア１５２とを電気的に接続する。コントロール端子１８５は、図１に示したメモリデバイス１０のワードラインＷＬ−１に接続する。したがって、コントロール電極１３２は、ビア１５２、パターン配線１６５、およびコントロール端子１８５を介してワードラインＷＬ−１と電気的に接続する。【００４８】
図２および図３を参照して説明したメモリセル１００−１において、メモリトランジスタ１０１のビア１５１に対して書き込むべきデータに応じた照射量で電子ビームを照射することにより、フローティング電極１３１には、その照射量に応じた電荷量が蓄積される。【００４９】
ここで、読み出し制御トランジスタ１０２のコントロール電極１３２およびドレイン領域１１４に対して、それぞれ所定の大きさの電圧を印加して読み出し制御トランジスタ１０２をオンすると、メモリトランジスタ１０１のドレイン領域１１３には、読み出し制御トランジスタ１０２を介して所定の大きさの電圧が印加される。そして、メモリトランジスタ１０１のソース領域１１１とドレイン領域１１３との間には、フローティング電極１３１に蓄積された電荷量に応じた大きさの電流が流れる。【００５０】
なお、本例ではメモリトランジスタ１０１がＮ型のチャネル特性を有するので、メモリトランジスタ１０１のソース領域１１１とドレイン領域１１３との間に流れる電流の大きさは、フローティング電極１３１に電荷が全く蓄積されていない状態が最も大きく、フローティング電極１３１に蓄積された電荷量が多いほど小さくなる。したがって、上記の電流検出手段でこの電流を検出することにより、メモリトランジスタ１０１に記憶されたデータの値が読み出される。【００５１】
このように、メモリデバイス１０は、それぞれのメモリセル１００に対して電子ビームを照射することでデータを書き込んで記憶させることができる。したがって、それぞれのメモリセル１００について、メモリトランジスタのフローティング電極に対して電荷を蓄積させるための配線が不要となる。また、それぞれのメモリセル１００にデータを書き込むと、電子ビームを再度そのメモリセル１００に電子ビームを照射しなければ書き込んだデータの値を変更することができない。したがって、メモリデバイス１０に書き込まれたデータが容易に改竄されるのを防ぐことができる。【００５２】
なお、本例において、ビア１５１に対して電子ビームを照射したときに、照射された電子ビームに含まれる電子の一部がビア１５１の周囲に散乱することがある。しかしながら、上記のようにビア１５１の周囲に導電性のガードリング１７１が設けられているので、散乱した電子はガードリング１７１によりトラップされる。したがって、メモリトランジスタ１０１において、散乱した電子が例えば絶縁膜１２３に取り込まれることにより、絶縁膜１２３に経時的に電荷が蓄積されるのを防ぐことができる。【００５３】
図４乃至図８は、メモリセル１００−１の製造工程の各段階におけるメモリセル１００−１の断面図を示す。本実施形態に係るメモリデバイス１０は、例えば、ポリシリコンの半導体基板１１０上に半導体プロセスにより上記の読み出し制御部２０、行アドレス指定部３０、列アドレス指定部４０、および複数のメモリセル１００が作り込まれることにより製造される。以下においては、その製造工程の一部であるメモリセル１００−１の製造方法について説明する。【００５４】
先ず、図４に示すように、半導体基板１１０の一部を熱酸化することにより、複数の分離領域１１５を形成する。そして、半導体基板１１０上の分離領域１１５で分離された一の領域にソース領域１１１およびドレイン領域１１３を形成する。また、上記一の領域と隣り合う領域にソース領域１１２およびドレイン領域１１４を形成する。【００５５】
ここで、メモリトランジスタ１０１および読み出し制御トランジスタ１０２がＮ型のチャネル特性を有する場合、ソース領域１１１、１１２およびドレイン領域１１３、１１４は、半導体基板１１０の上面から所定の深さまでｎ型のイオン（例えばリンイオン）を注入することにより形成される。なお、メモリトランジスタ１０１および読み出し制御トランジスタ１０２がＰ型のチャネル特性を有する場合、ソース領域１１１、１１２およびドレイン領域１１３、１１４は、半導体基板１１０の上面から所定の深さまでｐ型のイオン（例えばボロンイオン）を注入することにより形成される。【００５６】
次に、図５に示すように、半導体基板１１０の表面に絶縁膜１２１を形成する。そして、絶縁膜１２１上にフローティング電極１３１およびコントロール電極１３２を形成する。より具体的には、例えば、単結晶シリコンの半導体基板１１０の表層を熱酸化することにより二酸化シリコンの絶縁膜１２１を形成してよく、また、ポリシリコンを積層することによりフローティング電極１３１およびコントロール電極１３２を形成してよい。【００５７】
次に、図６に示すように、絶縁膜１２１上に、絶縁膜１２１、フローティング電極１３１、およびコントロール電極１３２の外面を覆うように絶縁膜１２２を形成する。そして、絶縁膜１２１および絶縁膜１２２の一部を除去した後、パターン配線１６１、１６２、１６３を形成する。より具体的には、例えば、先ず、絶縁膜１２１上に、絶縁性の金属酸化物を堆積させた後、ソース領域１１１、１１２およびドレイン領域１１３、１１４上の絶縁膜１２１および絶縁膜１２２の一部をパターンエッチングにより除去する。そして、そのエッチング部位を中心にアルミ等の導電性の金属材料を真空蒸着することによりパターン配線１６１、１６２、１６３を形成してよい。なお、本例では、パターン配線１６２が形成されることにより、メモリトランジスタ１０１のドレイン領域１１３と読み出し制御トランジスタ１０２のソース領域１１２が電気的に接続される。【００５８】
次に、図７に示すように、絶縁膜１２２上に、更に、絶縁膜１２３を形成する。そして、絶縁膜１２２および絶縁膜１２３におけるフローティング電極１３１およびコントロール電極１３２を覆う部分にパターンエッチングを施すことにより貫通孔を形成した後、当該貫通孔の内部に導電性の金属を堆積させることによりビア１５１およびビア１５２を形成する。なお、絶縁膜１２３の形成方法については、絶縁膜１２２の形成方法と略同様であってよい。【００５９】
次に、図８に示すように、絶縁膜１２３上におけるビア１５１の周囲にガードリング１７１が形成される。また、絶縁膜１２３上におけるビア１５２上にはパターン配線１６５が形成される。なお、本図には示さないが、本工程において、ソース端子１８１、ドレイン端子１８３、コントロール端子１８５も併せて形成されてよい。なお、ガードリング１７１、パターン配線１６５、および上記各端子は、何れもアルミ等の導電性の金属材料を真空蒸着することにより形成されてよい。【００６０】
以上の工程により、メモリセル１００−１を半導体基板１１０上に形成することができる。なお、メモリデバイス１０における他のメモリセル１００の製造方法についても、上記のメモリセル１００−１の製造方法と略同様である。また、メモリデバイス１０に予め所定のデータを書き込んでおく場合は、上記の工程の後、データを書き込むべきメモリセル１００のメモリトランジスタ１０１におけるビア１５１に所定の照射量で電子ビームを照射してよい。このように、メモリデバイス１０の製造時に予め所定のデータを書き込んでもよい。【００６１】
以下において、メモリデバイス１０におけるメモリセル１００の他の構成例についてメモリセル１００−１を例示して説明するが、何れの構成例についても、メモリセル１００−１以外のメモリセル１００にも適用することができる。【００６２】
図９は、メモリセル１００−１の他の構成例を示す断面図である。本例のメモリセル１００−１は、図９に示すように、図３を参照して説明した上記のメモリセル１００−１におけるビア１５１に替えて、例えばパターンエッチングにより形成される貫通孔１９１を有する。その他については、上記のメモリセル１００−１と同じ構成を有するので説明を省略する。本例のように、メモリセル１００−１のメモリトランジスタ１０１が貫通孔１９１を有することにより、フローティング電極１３１に対して直接電子ビームを照射することができる。【００６３】
なお、図３および図９を参照して説明したメモリセル１００−１は、何れもフローティング電極１３１の上方にビア１５１あるいは貫通孔１９１を設けることにより電子ビームの照射により与えられる電荷がフローティング電極１３１により確実に注入される構成としていた。しかしながら、例えばフローティング電極１３１上における絶縁膜１２２および絶縁膜１２３の厚さを、フローティング電極１３１に対して電子ビームが照射されたときにその電子ビームが絶縁膜１２２および絶縁膜１２３を通過してフローティング電極１３１まで十分到達できる程度に小さくすることにより、フローティング電極１３１と絶縁膜１２３の表面とを繋ぐビア１５１あるいは貫通孔１９１を設けなくても、電子ビームの照射によりフローティング電極１３１に電荷を蓄積させることができる。【００６４】
図１０は、メモリセル１００−１のさらに他の構成例を示す断面図である。本例のメモリセル１００−１は、図１０に示すように、図３を参照して説明した上記のメモリセル１００−１におけるガードリング１７１に替えて、ガードリング１７２を有する。なお、ガードリング１７２以外の構成については、上記のメモリセル１００−１と同じであるので説明を省略する。【００６５】
ガードリング１７２は、例えば、絶縁膜１２３におけるビア１５１の周縁部をパターンエッチングした後、当該エッチングにより形成されたエッチング溝に導電材料を堆積させることにより形成される。なお、図１０にはガードリング１７２の断面図のみを示すが、ビア１５１の周縁部におけるガードリング１７２の形状については、上記のガードリング１７１と同様であってよい。メモリセル１００−１のメモリトランジスタ１０１が本例のようなガードリング１７２を有することにより、メモリデバイス１０に対する外部からの接触等によりガードリングが剥離するのを防ぐことができる。【００６６】
図１１は、メモリセル１００−１のさらに他の構成例を示す断面図である。本例のメモリセル１００−１において、絶縁膜１２２は、フローティング電極１３１の表面を覆いつつ当該フローティング電極１３１の表面の少なくとも一部が表出するように設けられる。また、絶縁膜１２２上におけるフローティング電極１３１の周縁部にガードリング１７１が設けられる。また、絶縁膜１２２上には、当該絶縁膜１２２上に設けられるパターン配線１６１、１６２、１６３、ガードリング１７１、およびフローティング電極１３１の上面を覆うように、半導体基板１１０上における最上層にパッケージ部２００が形成される。【００６７】
パッケージ部２００は、メモリデバイス１０におけるデータを書き込むべきメモリセル１００のメモリトランジスタに対して電子ビームを照射することにより当該メモリトランジスタのフローティング電極に電荷を蓄積させた後、当該メモリデバイス１０を内包するように設けてもよい。パッケージ部２００には、絶縁性の樹脂材料が好ましく用いられる。本例のように、メモリデバイス１０のメモリセル１００にデータを書き込んでからメモリデバイス１０をパッケージ部２００でパッケージングすることにより、メモリデバイス１０に書き込まれたデータが改竄されるのを防ぐことができる。【００６８】
本例のメモリセル１００は、例えばメモリデバイス１０の識別情報を記憶させる記憶素子として用いることができる。これにより、上記識別情報の改竄を防ぎつつ、出荷後に不具合等により返品されたメモリデバイス１０について識別情報を読み出すことにより、当該電子回路のロットあるいは製造日等を調べることができる。【００６９】
また、図１１に示すメモリデバイス１０において、パッケージ部２００の上面とメモリトランジスタ１０１のフローティング電極１３１とを接続するビアを有してもよい。この場合、メモリデバイス１０をパッケージ部２００でパッケージングした後で、当該ビアに対して電子ビームを照射することによりメモリトランジスタ１０１のフローティング電極１３１にデータを書き込むことができる。また、本例の場合でも、パッケージ部２００の外装を覆うパッケージを取り外しができないように接着等により固定することにより、書き込まれたデータの改竄を防ぐことができる。【００７０】
以上、発明を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【図１】
2010029618.tif 000003
【図２】
2010029618.tif 000004
【図３】
2010029618.tif 000005
【図４】
2010029618.tif 000006
【図５】
2010029618.tif 000007
【図６】
2010029618.tif 000008
【図７】
2010029618.tif 000009
【図８】
2010029618.tif 000010
【図９】
2010029618.tif 000011
【図１０】
2010029618.tif 000012
【図１１】
2010029618.tif 000013
【国際調査報告】
2010029618.tif 000014
2010029618.tif 000015
2010029618.tif 000016
2010029618.tif 000017
2010029618.tif 000018
2010029618.tif 000019