(57)【要約】  本発明による半導体層（１００）は、上面（１００ｏ）と、下面（１００ｕ）と、側面（１００ｓ）とを備える。側面（１００ｓ）のうちの側面（１００ｓ）と上面（１００ｏ）との境界近傍部分において、その接線（Ｔ１）は下面（１００ｕ）の法線に対して傾いている。側面（１００ｓ）のうちの上面（１００ｏ）から境界近傍部分よりも離れたある部分において、その接線（Ｔ２）が下面（１００ｕ）によって規定される平面となす角度は、境界近傍部分の接線（Ｔ１）が下面（１００ｕ）によって規定される平面となす角度よりも大きい。
2010058528.tif 000002
【特許請求の範囲】
【請求項１】
上面と、下面と、側面とを備える半導体層であって、
前記側面のうちの前記上面との境界近傍部分における接線は前記下面の法線に対して傾いており、
前記側面のうちの前記上面から前記境界近傍部分よりも離れたある部分における接線が前記下面によって規定される平面となす角度は、前記境界近傍部分の接線が前記下面によって規定される平面となす角度よりも大きい、半導体層。
【請求項２】
前記側面のうちの前記半導体層の前記上面との境界近傍から前記下面との境界近傍までのそれぞれの部分の接線が前記下面によって規定される平面となす角度は単調増加を示す、請求項１に記載の半導体層。
【請求項３】
前記側面は丸み形状を有している、請求項１または２に記載の半導体層。
【請求項４】
前記丸み形状は２０ｎｍ以上の曲率半径を有する、請求項３に記載の半導体層。
【請求項５】
前記丸み形状は前記半導体層の厚さと略等しい曲率半径を有する、請求項３または４に記載の半導体層。
【請求項６】
前記丸み形状は前記側面の上方部分に位置している、請求項３から５のいずれかに記載の半導体層。
【請求項７】
前記丸み形状は前記半導体層の厚さの１／３以上にわたっている、請求項３から６のいずれかに記載の半導体層。
【請求項８】
前記側面は傾斜平面を有している、請求項１または２に記載の半導体層。
【請求項９】
前記傾斜平面は前記半導体層の厚さの１／３以上にわたっている、請求項８に記載の半導体層。
【請求項１０】
前記側面は前記下面に垂直な平面をさらに有している、請求項８または９に記載の半導体層。
【請求項１１】
前記側面は、前記下面に対する角度が前記傾斜平面とは異なる別の傾斜平面をさらに有しており、
前記傾斜平面と前記下面によって規定される平面とのなす角度は、前記別の傾斜平面と前記下面によって規定される平面とのなす角度よりも小さい、請求項８または９に記載の半導体層。
【請求項１２】
前記半導体層は３０ｎｍ以上８０ｎｍ以下の厚さを有する、請求項１から１１のいずれかに記載の半導体層。
【請求項１３】
絶縁性表面を有する基板と、
請求項１から１２のいずれかに記載の半導体層であって、前記絶縁性表面上に設けられた半導体層と、
前記半導体層を覆うゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層の一部と対向するゲート電極と
を備える、薄膜トランジスタ。
【請求項１４】
半導体膜を形成する工程と、
前記半導体膜上にフォトレジスト層を形成する工程と、
第１エッチングを行う工程であって、前記フォトレジスト層をマスクとして利用して前記半導体膜の一部を除去することによって島状半導体層を形成する工程と、
前記第１エッチングの後に第２エッチングを行う工程であって、前記島状半導体層および前記フォトレジスト層のそれぞれのエッジ部の少なくとも一部を除去する工程と、
前記第２エッチングの後に、前記フォトレジスト層を除去する工程と
を包含する、半導体層の形成方法。
【請求項１５】
前記第２エッチングにおいて、前記フォトレジスト層のエッチングレートは前記島状半導体層のエッチングレートよりも高い、請求項１４に記載の半導体層の形成方法。
【請求項１６】
前記第１エッチングにおいて、前記半導体膜のエッチングレートは前記フォトレジスト層のエッチングレートよりも高い、請求項１４または１５に記載の半導体層の形成方法。
【請求項１７】
前記第２エッチングの行われる時間は前記第１エッチングの行われる時間よりも短い、請求項１４から１６のいずれかに記載の半導体層の形成方法。
【請求項１８】
前記第２エッチングにおける前記島状半導体層のエッチングは異方的に行われる、請求項１４から１７のいずれかに記載の半導体層の形成方法。
【請求項１９】
前記第２エッチングを行う工程において、前記島状半導体層のエッジ部に丸み形状または傾斜平面が形成される、請求項１４から１８のいずれかに記載の半導体層の形成方法。
【請求項２０】
前記第１エッチングは混合ガスを用いたドライエッチングを含む、請求項１４から１９のいずれかに記載の半導体層の形成方法。
【請求項２１】
前記第２エッチングは、前記混合ガスの混合比を前記第１エッチングとは異ならせる工程を含む、請求項２０に記載の半導体層の形成方法。
【請求項２２】
前記混合ガスは四フッ化メタンおよび酸素を含む、請求項２１に記載の半導体層の形成方法。
【請求項２３】
前記第２エッチングを行う工程は、前記酸素の分圧比を前記第１エッチングよりも増加させる工程を含む、請求項２２に記載の半導体層の形成方法。
【請求項２４】
絶縁性表面を有する基板を用意する工程と、
前記絶縁性表面上に、請求項１４から２３のいずれかに記載の形成方法にしたがって半導体層を形成する工程と、
前記半導体層を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記半導体層上にゲート電極を形成する工程と
を包含する、薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体層およびその形成方法に関する。
【背景技術】
【０００２】
半導体層は導電性を制御可能であり、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）の活性層として用いられる。ＴＦＴは、例えば、アクティブマトリクス型の液晶表示装置に設けられており、このような液晶表示装置は、テレビ、コンピュータ、携帯端末等のディスプレイに利用されている。【０００３】
半導体層は、薄膜の形成やフォトリソグラフィなどの半導体集積回路製造技術と同様の製造技術により、支持基板上に、絶縁膜、電極および配線等とともに形成される。例えば、トップゲート構造のＴＦＴでは、半導体層は絶縁性表面上に設けられており、また、半導体層上にはゲート絶縁膜を介してゲート電極が設けられている。【０００４】
トップゲート構造のＴＦＴでは、半導体層のエッジ部上のゲート絶縁膜は他の領域のゲート絶縁膜よりも薄くなり、半導体層のエッジ部とゲート電極との間の距離が短くなることが知られている（特許文献１参照）。このようにゲート絶縁膜の厚さが不均一となる傾向はゲート絶縁膜が薄いほど顕著になる。【０００５】
特許文献１には、ゲート絶縁膜の厚さが不均一な場合、フリンジ効果によって半導体層のエッジ部で電界が強く形成されてサイド電流が発生し、スイッチング素子としての特性が低下することが記載されている。また、半導体のエッジ部とゲート電極との間の距離が短いほど、半導体配線のエッジ部での電界集中によってＴＦＴの絶対耐圧が低くなり、絶縁破壊が起こりやすくなる。そこで、特許文献１には、半導体膜のエッジ部上の絶縁膜の厚さの変化を抑制する構成が開示されている。【０００６】
図８に、特許文献１に開示されているＴＦＴ５００を示す。ＴＦＴ５００は、半導体層６００と、半導体層６００を覆うゲート絶縁膜５１０と、ゲート絶縁膜５１０を介して半導体層６００上に設けられたゲート電極５２０と、半導体層６００と接するソース電極５３０およびドレイン電極５４０とを備えている。半導体層６００はそのエッジ部にテーパー形状を有しており、ゲート絶縁膜５１０の厚さの変動を抑制し、スイッチング素子としての特性の低下が抑制される。【０００７】
特許文献１には、半導体層６００の形成方法が説明されている。以下、図９を参照して、半導体層６００の形成方法を説明する。【０００８】
まず、図９（ａ）に示すように、半導体膜Ｓを堆積し、その後、半導体膜Ｓの上にフォトレジスト層Ｒを形成する。【０００９】
次に、フォトレジスト層Ｒをマスクとして利用して半導体膜Ｓのエッチングを行う。図９（ｂ）に示すように、エッチングにより、半導体膜Ｓのうちフォトレジスト層Ｒで覆われていない部分が除去されていき島状の半導体層が形成される。また、このエッチング時には、フォトレジスト層Ｒの一部も側面から除去される。このとき、フォトレジスト層Ｒの側面が除去されると、島状半導体層のうちのフォトレジスト層Ｒの除去によって露出された部分は表面から底面に向かって徐々にエッチングされる。このため、図９（ｃ）に示すように、エッチング後、半導体層６００のエッジ部はテーパー形状になる。その後、フォトレジスト層Ｒを除去することにより、テーパー形状の半導体層６００が形成される。【００１０】
また、特許文献１には、段差形状の半導体層を有する別のＴＦＴも開示されている。図１０に、特許文献１に開示されているＴＦＴ７００を示す。ＴＦＴ７００は、半導体層８００と、半導体層８００を覆うゲート絶縁膜７１０と、ゲート絶縁膜７１０を介して半導体層８００上に設けられたゲート電極７２０と、半導体層８００と接するソース電極７３０およびドレイン電極７４０とを備えている。半導体層８００はそのエッジ部に段差形状を有しており、ゲート絶縁膜７１０の厚さの変動を抑制し、スイッチング素子としての特性の低下が抑制されている。【００１１】
特許文献１には、半導体層８００の形成方法が説明されている。以下、図１１を参照して、半導体層８００の形成方法を説明する。【００１２】
まず、図１１（ａ）に示すように、半導体膜Ｓを堆積し、その後、半導体膜Ｓの上にフォトレジスト層Ｒを形成する。【００１３】
次に、フォトレジスト層Ｒをマスクとして利用して半導体膜Ｓのドライエッチングを行う。図１１（ｂ）に示すように、エッチングにより、半導体膜Ｓのうちフォトレジスト層Ｒで覆われていない部分が除去され、島状半導体層Ｓ’が形成される。なお、このエッチングは、半導体膜Ｓを除去するがフォトレジスト層Ｒを除去しないガスを用いて行われる。【００１４】
次に、図１１（ｃ）に示すように、フォトレジスト層Ｒをアッシングすることによってフォトレジスト層Ｒの一部を除去する。これにより、島状半導体層Ｓ’の一部が露出される。アッシングは、装置内のガスを、フォトレジスト層Ｒを除去するが島状半導体層Ｓ’を除去しないガスに変更した後で行われる。【００１５】
次に、図１１（ｄ）に示すように、アッシングされたフォトレジスト層Ｒをマスクとして利用して島状半導体層Ｓ’のエッチングを行う。このエッチング後、半導体層８００のエッジ部は段差形状になる。このエッチングは、装置内のガスを、半導体膜Ｓを除去するがフォトレジスト層Ｒを除去しないガスに変更した後で行われる。【００１６】
その後、図１１（ｅ）に示すように、フォトレジスト層Ｒを除去する。以上のようにして段差形状を有する半導体層８００が形成される。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００７−２９８６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
図９を参照した上述の形成方法では、エッチングシフト量が大きく、半導体層の微細化を十分に行うことができない。以下、図１２を参照して、このことを説明する。【００１９】
図１２（ａ）には、エッチング前の半導体膜Ｓおよびフォトレジスト層Ｒを示し、図１２（ｂ）には、エッチング後の半導体層Ｓ’およびフォトレジスト層Ｒを示している。なお、特許文献１には、フォトレジスト層Ｒについて基板表面の法線方向に沿った断面は矩形状に図示されているが、実際には、フォトレジスト層Ｒのエッジ部は必ずしも垂直ではなく、ある程度傾斜している。【００２０】
上述したように、エッチングにより、半導体膜Ｓとともにフォトレジスト層Ｒを除去する場合、所望の半導体層Ｓ’の幅はエッチング前のフォトレジスト層Ｒの幅よりも小さくなる。以下の説明において、エッチング前のフォトレジスト層Ｒと所望な半導体層Ｓ’の幅との差をエッチングシフトとも呼ぶ。特許文献１に開示されている形成方法では、このようなエッチングシフトが生じるため、エッチングシフト量を考慮して、エッチング前のフォトレジスト層Ｒの幅を所望の半導体層Ｓ’の幅よりも大きくしておく必要があり、複数の半導体層Ｓ’を短い間隔で形成することが困難となる。また、エッチングシフト量が大きいと、半導体層Ｓ’の幅のばらつきも大きくなり、ＴＦＴの特性のばらつきも大きくなる。【００２１】
また、半導体層Ｓ’の幅が短いほど、半導体層Ｓ’のエッジ部のテーパー角が垂直に近づくことになる。図１３を参照してこのことを説明する。なお、半導体層Ｓ’のエッジ部のテーパー形状はフォトレジスト層Ｒの形状の影響を受ける。【００２２】
図１３（ａ）に示すように、エッチング後のフォトレジスト層Ｒの幅が比較的大きい場合、フォトレジスト層Ｒのエッジ部の傾斜角は比較的小さいため、半導体層Ｓ’のエッジ部の傾斜角も比較的小さく、半導体層Ｓ’のエッジ部にはテーパー形状が形成される。【００２３】
これに対して、図１３（ｂ）および図１３（ｃ）に示すように、エッチング後のフォトレジスト層Ｒの幅が小さくなると、フォトレジスト層Ｒのエッジ部の傾斜角は比較的大きくなり、それに伴い、半導体層Ｓ’のエッジ部の傾斜角も垂直に近づくことなる。上述したように、半導体層Ｓ’のエッジ部のテーパー角が垂直に近づくほど、その上に設けられる絶縁膜の厚さが変化することになり、絶縁破壊が生じやすい。【００２４】
また、図１１を参照した上述の形成方法では、２回のエッチングの間にアッシングを行っており、アッシングおよびエッチングに応じて装置内のガスを変更する必要がある。【００２５】
本発明は、上記課題を鑑みてなされたものであり、その目的は、絶縁破壊の抑制とともに微細化に適した半導体層およびその簡便な形成方法を提供することにある。
【課題を解決するための手段】
【００２６】
本発明による半導体層は、上面と、下面と、側面とを備える半導体層であって、前記側面のうちの前記上面との境界近傍部分における接線は前記下面の法線に対して傾いており、前記側面のうちの前記上面から前記境界近傍部分よりも離れたある部分における接線が前記下面によって規定される平面となす角度は、前記境界近傍部分の接線が前記下面によって規定される平面となす角度よりも大きい。【００２７】
ある実施形態において、前記側面のうちの前記半導体層の前記上面との境界近傍から前記下面との境界近傍までのそれぞれの部分の接線が前記下面によって規定される平面となす角度は単調増加を示す。【００２８】
ある実施形態において、前記側面は丸み形状を有している。【００２９】
ある実施形態において、前記丸み形状は２０ｎｍ以上の曲率半径を有する。【００３０】
ある実施形態において、前記丸み形状は前記半導体層の厚さと略等しい曲率半径を有する。【００３１】
ある実施形態において、前記丸み形状は前記側面の上方部分に位置している。【００３２】
ある実施形態において、前記丸み形状は前記半導体層の厚さの１／３以上にわたっている。【００３３】
ある実施形態において、前記側面は傾斜平面を有している。【００３４】
ある実施形態において、前記傾斜平面は前記半導体層の厚さの１／３以上にわたっている。【００３５】
ある実施形態において、前記側面は前記下面に垂直な平面をさらに有している。【００３６】
ある実施形態において、前記側面は、前記下面に対する角度が前記傾斜平面とは異なる別の傾斜平面をさらに有しており、前記傾斜平面と前記下面によって規定される平面とのなす角度は、前記別の傾斜平面と前記下面によって規定される平面とのなす角度よりも小さい。【００３７】
ある実施形態において、前記半導体層は３０ｎｍ以上８０ｎｍ以下の厚さを有する。【００３８】
本発明による薄膜トランジスタは、絶縁性表面を有する基板と、上記に記載の半導体層であって、前記絶縁性表面上に設けられた半導体層と、前記半導体層を覆うゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体層の一部と対向するゲート電極とを備える。【００３９】
本発明による半導体層の形成方法は、半導体膜を形成する工程と、前記半導体膜上にフォトレジスト層を形成する工程と、第１エッチングを行う工程であって、前記フォトレジスト層をマスクとして利用して前記半導体膜の一部を除去することによって島状半導体層を形成する工程と、前記第１エッチングの後に第２エッチングを行う工程であって、前記島状半導体層および前記フォトレジスト層のそれぞれのエッジ部の少なくとも一部を除去する工程と、前記第２エッチングの後に、前記フォトレジスト層を除去する工程とを包含する。【００４０】
ある実施形態では、前記第２エッチングにおいて、前記フォトレジスト層のエッチングレートは前記島状半導体層のエッチングレートよりも高い。【００４１】
ある実施形態では、前記第１エッチングにおいて、前記半導体膜のエッチングレートは前記フォトレジスト層のエッチングレートよりも高い。【００４２】
ある実施形態では、前記第２エッチングの行われる時間は前記第１エッチングの行われる時間よりも短い。【００４３】
ある実施形態では、前記第２エッチングにおける前記島状半導体層のエッチングは異方的に行われる。【００４４】
ある実施形態では、前記第２エッチングを行う工程において、前記島状半導体層のエッジ部に丸み形状または傾斜平面が形成される。【００４５】
ある実施形態では、前記第１エッチングは混合ガスを用いたドライエッチングを含む。【００４６】
ある実施形態では、前記第２エッチングは、前記混合ガスの混合比を前記第１エッチングとは異ならせる工程を含む。【００４７】
ある実施形態では、前記混合ガスは四フッ化メタンおよび酸素を含む。【００４８】
ある実施形態では、前記第２エッチングを行う工程は、前記酸素の分圧比を前記第１エッチングよりも増加させる工程を含む。【００４９】
本発明による薄膜トランジスタの製造方法は、絶縁性表面を有する基板を用意する工程と、前記絶縁性表面上に、上記に記載の形成方法にしたがって半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して前記半導体層上にゲート電極を形成する工程とを包含する。
【発明の効果】
【００５０】
本発明によれば、絶縁破壊の抑制とともに微細化に適した半導体層の簡便な形成方法を提供できる。
【図面の簡単な説明】
【００５１】
【図１】本発明による半導体層の実施形態を示す模式図である。
【図２】（ａ）〜（ｅ）は、本実施形態の半導体層の形成方法を示す模式図である。
【図３】（ａ）は本発明によるＴＦＴの実施形態の模式的な断面図であり、（ｂ）はＴＦＴの別の模式的な断面図である。
【図４】（ａ）〜（ｅ）は、本実施形態のＴＦＴの製造方法を示す模式図である。
【図５】（ａ）は比較例のＴＦＴ、ならびに、本実施形態のＴＦＴの絶縁耐圧を示すグラフであり、（ｂ）、（ｃ）は比較例の半導体層を示す写真であり、（ｄ）は本実施形態の半導体層を示す写真である。
【図６】（ａ）、（ｂ）および（ｄ）は、それぞれ、本実施形態の変形例の半導体層を示す模式図であり、（ｃ）は（ｂ）の半導体層を示す写真である。
【図７】（ａ）は本実施形態の液晶表示装置の模式図であり、（ｂ）は液晶表示装置のアクティブマトリクス基板の模式的な断面図であり、（ｃ）はアクティブマトリクス基板の別の模式的な断面図である。
【図８】従来のＴＦＴを示す模式図である。
【図９】（ａ）〜（ｃ）は、図８に示したＴＦＴに含まれる半導体層の形成方法を示す模式図である。
【図１０】従来の別のＴＦＴを示す模式図である。
【図１１】（ａ）〜（ｅ）は、図１０に示したＴＦＴに含まれる半導体層の形成方法を示す模式図である。
【図１２】（ａ）および（ｂ）は、エッチング前の半導体膜およびフォトレジスト層と、エッチング後の所望な幅の半導体層との関係を示す模式図である。
【図１３】（ａ）〜（ｃ）は、幅の異なるフォトレジスト層および対応する半導体層を示す模式図である。
【発明を実施するための形態】
【００５２】
以下、図面を参照して、本発明による実施形態を説明する。ただし、本発明は、以下の実施形態に限定されるものではない。
【００５３】
（実施形態１）
以下、図１を参照して、本発明による半導体層の実施形態を説明する。本実施形態の半導体層１００は、上面１００ｏと、下面１００ｕと、側面１００ｓとを有しており、側面１００ｓは上面１００ｏの端部および下面１００ｕの端部と連続している。半導体層１００の厚さｔは３０ｎｍ以上８０ｎｍ以下であり、好ましくは、４０ｎｍ以上６０ｎｍ以下である。ここでは、半導体層１００の厚さｔを５０ｎｍとする。
【００５４】
半導体層１００の側面１００ｓには丸み形状１００ｒが設けられており、側面１００ｓは、丸み形状１００ｒの設けられた部分と、下面１００ｕに垂直な平面とを有している。丸み形状１００ｒは側面１００ｓの上方に位置している。例えば、丸み形状１００ｒの断面は理想的には円の一部に相当しており、その曲率半径ｒは２０ｎｍである。また、半導体層１００の幅は３μｍである。ここでは、半導体層１００の厚さｔは曲率半径ｒよりも大きく、丸み形状１００ｒの曲率中心は半導体層１００内にある。なお、図１では、半導体層１００を模式的に示しており、上面１００ｏおよび下面１００ｕは互いに平行な平面である。
【００５５】
ここで、側面１００ｓのうちの上面１００ｏとの境界近傍部分における接線を検討する。境界線上の接線は下面１００ｕと平行であり、両者は交わらないが、境界近傍部分における接線は下面１００ｕによって規定される平面と小さな角度で交差する。図１において直線Ｔ１はこの接線を示している。接線Ｔ１は、下面１００ｕの法線と平行でも直交でもなく、下面１００ｕの法線に対して９０°よりも小さい角度で交差する。また、接線Ｔ１と下面１００ｕとの関係に着目すると、接線Ｔ１は下面１００ｕと交差せず、下面１００ｕによって規定される平面のうちの下面１００ｕ以外の部分と交差しており、接線Ｔ１が下面１００ｕによって規定される平面となす角度はきわめて小さい。このように、半導体層１００の表面はエッジ部において傾いていることにより、半導体層１００の上に絶縁層を設ける場合、その絶縁層の厚さの変化を抑制することができ、また、半導体層１００の上に絶縁層を介して導電部材（例えばゲート電極）を設ける場合に絶縁層が薄くても絶縁破壊を抑制できる。
【００５６】
また、側面１００ｓのうちの丸み形状１００ｒの下端部における接線を検討する。丸み形状１００ｒの下端部において側面１００ｓの接線は下面１００ｕの法線と平行であり、この接線が下面１００ｕに対してなす角度は９０°である。図１において直線Ｔ２はこの接線を示している。なお、上述した接線Ｔ１は下面１００ｕと交差せず、下面１００ｕによって規定される平面のうちの下面１００ｕ以外の部分と交差しているのに対して、接線Ｔ２は下面１００ｕのエッジ部と交差している。
【００５７】
このように、側面１００ｓの接線Ｔ１、Ｔ２は異なる角度で下面１００ｕによって規定される平面と交差しており、具体的には、接線Ｔ２と下面１００ｕとのなす角度は接線Ｔ１と下面１００ｕの平面とのなす角度よりも大きい。このため、上面１００ｏと側面１００ｓとの境界近傍部における傾きが比較的大きいにもかかわらず、半導体層１００の上面１００ｏ、下面１００ｕの法線方向から見た場合の半導体層１００の上面１００ｏの端部と下面１００ｕの端部との間の距離を短くすることができ、後述するように、エッチングシフトを抑制することができる。
【００５８】
また、上述したように、図１に示した半導体層１００において側面１００ｓは丸み形状１００ｒの設けられた部分と、下面１００ｕに垂直な平面とを有している。ここで、側面１００ｓに沿って半導体層１００の上面１００ｏから下面１００ｕまでのそれぞれの部分の接線と下面１００ｕによって規定される平面とのなす角度を考える。境界近傍部分に対応する角度はきわめて小さいが、丸み形状１００ｒを進むにつれて角度は増加し、丸み形状の下端部に対応して角度は９０°となり、その後、垂直な平面に対応して角度は９０°を維持する。このように、側面１００ｓに沿って半導体層１００の上面１００ｏから下面１００ｕまでの各部分に対応する角度は単調増加を示す。
【００５９】
なお、上述したように、側面１００ｓと上面１００ｏとの境界近傍部分の接線Ｔ１は下面１００ｕの法線に対して傾いており、また、接線Ｔ２と下面１００ｕとのなす角度は接線Ｔ１と下面１００ｕの平面とのなす角度よりも大きい。このため、仮想的に、上面１００ｏの端部と下面１００ｕの端部とを含む平面（この平面を「仮想平面」と呼ぶ。）を考えると、側面１００ｓは仮想平面よりも突出している。
【００６０】
以下に、図２を参照して、半導体層１００の形成方法を説明する。
【００６１】
まず、図２（ａ）に示すように、半導体膜Ｓを堆積する。半導体膜Ｓは、例えばシリコン材料を含有している。なお、半導体膜Ｓの堆積後、半導体膜Ｓは低温多結晶シリコン（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ  Ｓｉｌｉｃｏｎ：ＬＰＳ）法または連続粒界結晶シリコン（Ｃｏｎｔｉｎｕｏｕｓ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ：ＣＧＳ）法で結晶化されてもよい。あるいは、アモルファスシリコンを含有する半導体膜Ｓを堆積した後にアモルファスシリコンを結晶化することなく非晶質のまま用いてもよい。
【００６２】
次に、図２（ｂ）に示すように、フォトレジスト材料を含有するフォトレジスト層Ｒを形成する。フォトレジスト材料としてノボラック系のレジスト材料を用いてもよく、あるいは、化学増幅型のフォトレジスト材料を用いてもよい。フォトレジスト層Ｒは、半導体膜Ｓを覆うようにフォトレジスト膜を塗布した後で、所定のパターンに露光を行うことによって形成される。フォトレジスト層Ｒは半導体膜Ｓ上に選択的に設けられており、半導体膜Ｓの一部の領域はフォトレジスト層Ｒで覆われ、半導体膜Ｓの別の領域はフォトレジスト層Ｒで覆われていない。
【００６３】
次に、図２（ｃ）に示すように、フォトレジスト層Ｒを利用して第１エッチングを行う。第１エッチングにおいて半導体膜Ｓのエッチングレートはフォトレジスト層Ｒのエッチングレートよりも高い。理想的には、フォトレジスト層Ｒのエッチングレートはゼロである。
【００６４】
ここで、エッチングはドライエッチングであり、このエッチングは反応性イオンエッチング装置内で行われる。例えば、第１エッチングではエッチングガスとしてＣＦ4およびＯ2の混合ガスを用いており、ＣＦ4およびＯ2の分圧比は９：１であり、例えば、ＣＦ4およびＯ2の分圧は９００ｓｃｃｍ：１００ｓｃｃｍである。また、第１エッチングの行われる時間は、例えば６０秒である。
【００６５】
第１エッチングではフォトレジスト層Ｒのエッチングレートは低いのに対して、半導体膜Ｓのエッチングレートは高い。また、このエッチングは半導体膜Ｓの表面に垂直な方向に高いエッチングレートで異方的に行われる。このため、フォトレジスト層Ｒはほとんど除去されることなく、半導体膜Ｓのうちフォトレジスト層Ｒに覆われてない部分が除去され、フォトレジスト層Ｒに覆われている部分が島状半導体層Ｓ’として残る。この場合、第１エッチングにおいて、エッチングシフト量は小さく、また、島状半導体層Ｓ’の側面は略垂直である。
【００６６】
次に、図２（ｄ）に示すように、フォトレジスト層Ｒをマスクとして利用して第２エッチングを行う。第２エッチングにおいて、フォトレジスト層Ｒのエッチングレートは半導体層Ｓ’のエッチングレートよりも高い。ただし、半導体層Ｓ’のエッチングレートもゼロではない。選択比の観点から、第２エッチングの選択比は第１エッチングの選択比よりも低く、具体的には、第２エッチングにおけるフォトレジスト材料のエッチング速度に対する半導体材料のエッチング速度の比は、第１エッチングにおけるフォトレジスト材料のエッチング速度に対する半導体材料のエッチング速度の比よりも低い。また、第２エッチングの行われる時間は第１エッチングよりも短い。第２エッチングの行われる時間は、例えば２０秒である。
【００６７】
例えば、第２エッチングでは、第１エッチングと同様に、エッチングガスとしてＣＦ4およびＯ2の混合ガスが用いられる。ただし、第２エッチングは、第１エッチングと比べてＯ2の分圧比を増加させた状態で行われる。具体的には、ＣＦ4およびＯ2の分圧比を６：４に変更し、例えば、ＣＦ4およびＯ2の分圧は６００ｓｃｃｍ：４００ｓｃｃｍである。このように、ＣＦ4およびＯ2の分圧比をＯ2の割合が増加するように変更することにより、半導体膜Ｓ、半導体層Ｓ’のエッチングレートおよびフォトレジスト層Ｒのエッチングレートを変更することができる。なお、第１エッチングの後に、一旦エッチングを中止して、分圧比を変更し、第２エッチングを開始してもよい。あるいは、所定の時間毎に、Ｏ2の分圧比をステップ状に増加させてもよく、あるいは、時間の経過に伴いＯ2の分圧比を連続的に増加させてもよい。
【００６８】
第２エッチングでは、フォトレジスト層Ｒのエッチングレートが高いため、フォトレジスト層Ｒのエッジ部の一部が除去されて島状半導体層Ｓ’のエッジ部が露出される。さらに、第２エッチングでも半導体層Ｓ’のエッチングは半導体層Ｓ’の表面に垂直な方向に高いエッチングレートで異方的に行われ、露出された島状半導体層Ｓ’のエッジ部のうちの上面部分が除去される。このように、島状半導体層Ｓ’のエッジ部分がエッチングされて丸め処理が行われ、結果として、丸み形状１００ｒを有する半導体層１００が形成される。
【００６９】
次に、図２（ｅ）に示すように、フォトレジスト層Ｒを除去する。以上のようにして丸み形状１００ｒを有する半導体層１００が形成される。
【００７０】
上述したように、第１エッチングにおいてフォトレジスト層Ｒのエッチングレートが低いため、第１エッチングにおけるエッチングシフトは小さい。また、第２エッチングにおいてフォトレジスト層Ｒのエッチングレートは比較的高いものの第２エッチングの行われる時間が短いため、第２エッチングにおいてエッチングシフトはほとんど起こらない。このため、半導体層Ｓ’のエッチングシフトは第１エッチングに主に影響される。このように、エッチングシフトを抑制することができ、これにより、半導体層の微細化を容易に実現することができる。また、第２エッチングは第１エッチングと同一の装置で行うことができ、支持基板の移動等を行う必要がない。このため、混合ガスの比率を変化させることを除いて、実質的な製造工程数を増加させることなく、半導体層１００を簡便に形成することができる。さらに、第２エッチングにおいて島状半導体層Ｓ’およびフォトレジスト層Ｒの除去を同時に行っており、処理工程および処理時間を短縮することができる。
【００７１】
本実施形態の半導体層１００は、例えばＴＦＴの活性層として用いられる。
【００７２】
以下に、図３を参照して、本発明によるＴＦＴの実施形態を説明する。図３（ａ）に、本実施形態のＴＦＴ２００の模式的な断面図を示し、図３（ｂ）に、ＴＦＴ２００の別の断面図を示す。
【００７３】
ＴＦＴ２００は、半導体層１００と、ゲート絶縁膜２１０と、ゲート電極２２０と、ソース電極２３０と、ドレイン電極２４０とを備えている。ここで、ＴＦＴ２００はトップゲート構造を有している。ゲート絶縁膜２１０の厚さは、例えば１００ｎｍである。
【００７４】
半導体層１００は丸み形状１００ｒを有している。半導体層１００は、ソース領域１１２、ドレイン領域１１４およびこれらの間に位置するチャネル領域１１６を有している。チャネル領域１１６は、ゲート絶縁膜２１０を介してゲート電極２２０と対向している。また、半導体層１００のソース領域１１２およびドレイン領域１１４には不純物が付与されており、ソース領域１１２およびドレイン領域１１４のキャリア移動度はチャネル領域１１６よりも高くてもよい。
【００７５】
ゲート電極２２０は層間絶縁膜２５０で覆われている。ゲート絶縁膜２１０および層間絶縁膜２５０に形成されたコンタクトホールを介してソース電極２３０およびドレイン電極２４０は半導体層１００のソース領域１１２およびドレイン領域１１４のそれぞれと電気的に接続されている。
【００７６】
本実施形態のＴＦＴ２００において半導体層１００は丸み形状１００ｒを有しており、絶縁破壊の抑制が図られている。このため、半導体層１００はゲート絶縁膜２１０を薄くでき、その結果、ゲート電圧のしきい値を低下させることができ、これにより、消費電力の低減および高速動作を実現できる。
【００７７】
また、単純にゲート絶縁膜を薄くすると、サイド電流などの影響に起因してしきい値のばらつきが生じることが考えられるが、本実施形態のＴＦＴ２００では、半導体層１００が丸み形状１００ｒを有していることにより、ばらつきを抑制した状態でゲート電圧のしきい値の低下を実現することができる。半導体層１００の丸み形状１００ｒは、ＴＦＴ２００を破壊した後で、走査型電子顕微鏡等を用いて観測することができる。
【００７８】
次に、図４を参照して、ＴＦＴ２００の形成方法を説明する。まず、図４（ａ）に示すように、丸み形状１００ｒを有する半導体層１００を形成する。半導体層１００は、図２を参照して上述したように形成される。
【００７９】
次に、図４（ｂ）に示すように、半導体層１００を覆うゲート絶縁膜２１０を形成する。ゲート絶縁膜２１０は、例えば、ＳｉＯ2またはＳｉＮから形成される。あるいは、ゲート絶縁膜２１０は、ＳｉＮ／ＳｉＯ2の積層構造であってもよい。上述したように、半導体層１００は丸み形状１００ｒを有しており、ゲート絶縁膜２１０の被覆性は良好である。
【００８０】
次に、図４（ｃ）に示すように、ゲート絶縁膜２１０上にゲート電極２２０を形成する。ゲート電極２２０は、例えばＭｏまたはＭｏＷから形成される。あるいは、ゲート電極２２０はＷ／ＴａＮまたはＴｉ／Ａｌの積層構造であってもよい。
【００８１】
次に、図４（ｄ）に示すように、ゲート絶縁膜２１０およびゲート電極２２０を覆う層間絶縁膜２５０を形成し、その後、ゲート絶縁膜２１０および層間絶縁膜２５０をエッチングしてコンタクトホールを形成し、半導体層１００の一部を露出させる。その後、必要に応じて半導体層１００に不純物が導入される。
【００８２】
次に、図４（ｅ）に示すように、半導体層１００と接するソース電極２３０およびドレイン電極２４０を形成する。ソース電極２３０およびドレイン電極２４０は、例えば、Ｔｉ／Ａｌ／Ｔｉ、Ｔｉ／Ａｌ、ＴｉＮ／Ａｌ／ＴｉＮ、Ｍｏ／Ａｌ−Ｎｄ／ＭｏまたはＭｏ／Ａｌ／Ｍなどの積層構造である。
【００８３】
以上のようにしてＴＦＴ２００が形成される。なお、半導体層１００は丸み形状１００ｒを有しており、これにより、半導体層１００のエッジ部での電界集中が緩和され、絶縁破壊を抑制することができる。
【００８４】
ここで、比較例のＴＦＴと比較して本実施形態のＴＦＴ２００の利点を説明する。比較例のＴＦＴは以下のように作製される。ＴＦＴ２００の半導体層１００の形成工程において、第１エッチングの後の第２エッチングにおいてＣＦ4およびＯ2の分圧を変更したが、比較例のＴＦＴの半導体層の形成工程においてＣＦ4およびＯ2の分圧比を８：２（具体的には、８００ｓｃｃｍ：２００ｓｃｃｍ）のまま変更することなく一定にする。この場合、半導体層のエッジ部はテーパー形状となる。
【００８５】
また、本実施形態のＴＦＴ２００は図２および図４を参照した上述の説明と同様に作製される。なお、第２エッチングの処理時間の影響をみるために、第２エッチングを１０秒行ったものと、２０秒行ったものを用意する。
【００８６】
図５（ａ）に、比較例のＴＦＴ、ならびに、本実施形態のＴＦＴ２００の絶縁耐圧を示す。ここで、半導体層の幅の設計値は２．０μｍである。比較例のＴＦＴ、ならびに、第２エッチングの処理時間の異なる本実施形態のＴＦＴ２００をそれぞれ３０個用意し、それぞれのＴＦＴの耐圧を測定したところ、比較例のＴＦＴの耐圧の平均は６ｍＶ／ｃｍ以下であるのに対して、本実施形態のＴＦＴ２００において１０秒でも第２エッチングを行えば、ＴＦＴ２００の耐圧の平均は７ｍＶ／ｃｍ以上に増大する。また、本実施形態のＴＦＴ２００において第２エッチングを行う時間がさらに長くなると、ＴＦＴ２００の耐圧の平均は８ｍＶ／ｃｍ以上にまで増大する。
【００８７】
なお、第２エッチングを行う時間が短い場合、ＴＦＴ２００の耐圧のばらつきは小さいが、第２エッチングを行う時間が長い場合、ＴＦＴ２００の耐圧のばらつきは大きくなる。これは、第２エッチングを行う時間が長いと、エッチングシフト量のばらつきおよび半導体層の幅のばらつきが大きくなるためである。
【００８８】
また、図５（ｂ）および図５（ｃ）に比較例のＴＦＴにおける半導体層５００のエッジ部を写した電子顕微鏡写真を示し、図５（ｄ）に本実施形態のＴＦＴ２００における半導体層１００のエッジ部を写した電子顕微鏡写真を示す。半導体層のエッジは走査型電子顕微鏡を用いて観測される。なお、図５（ｂ）および図５（ｃ）は同一条件で形成された半導体層を示しているが、エッチングのばらつきに起因して下面に対する側面の角度が若干異なっている。
【００８９】
比較例のＴＦＴにおける半導体層５００のエッジは直線状であるのに対して、半導体層１００のエッジは丸み形状１００ｒを有している。図５（ｂ）、図５（ｃ）と図５（ｄ）との比較から、第２エッチングを１０秒でも行うと、エッジ部に丸み形状が形成されることがわかる。なお、電子顕微鏡で観察する場合、観察する材料から撥ね返る電子線の強度によって、物質の境界面が見えにくいことがある。この場合、半導体層の形状や構成を強調させるために、フッ酸等に浸漬させ、材料の境界を浮き上がらせてもよい。これにより、半導体層の境界を容易に特定することができる。
【００９０】
なお、上述した説明では、丸み形状１００ｒにおける曲率半径は一定であったが、本発明はこれに限定されない。丸み形状１００ｒにおける曲率半径は一定でなくてもよい。例えば、丸み形状１００ｒの下部の曲率半径は２０ｎｍであり、丸み形状１００ｒの上部へいくにつれて曲率半径は３０ｎｍへと連続して変化してもよい。
【００９１】
また、図１に示した半導体層１００では、丸み形状１００ｒは半導体層１００の側面１００ｓの上方部分に位置していたが、本発明はこれに限定されない。図６（ａ）に示すように、丸み形状１００ｒは半導体層１００ａの側面１００ｓ全体に設けられていてもよい。この場合、丸み形状１００ｒの曲率半径は半導体層１００ａの厚さと略等しいことが好ましい。このように、曲率半径と半導体層の厚さが等しいことにより、半導体層１００ａの曲面には角張った箇所がないため、電界集中が起こりにくい。例えば、丸み形状１００ｒの曲率半径および半導体層１００ａの厚さはそれぞれ５０ｎｍである。このような半導体層１００ａは、ＣＦ4とＯ2の分圧比を９：１（具体的には９００ｓｃｃｍ：１００ｓｃｃｍ）にして第１エッチングを行い、その後、ＣＦ4とＯ2の分圧比を６：４（具体的には６００ｓｃｃｍ：４００ｓｃｃｍ）に変更にした後に、第２エッチングを行うことによって形成される。また、第２エッチングは比較的長い時間行われ、第２エッチング工程の時間は例えば３０秒である。このように比較的長い時間第２エッチングを行うことにより、丸み形状１００ｒが半導体層１００ａの側面１００ｓ全体に設けられる。
【００９２】
あるいは、第１エッチングにおけるＣＦ4：Ｏ2＝９００ｓｃｃｍ：１００ｓｃｃｍから第２エッチングにおけるＣＦ4：Ｏ2＝６００ｓｃｃｍ：４００ｓｃｃｍまで連続的にＣＦ4とＯ2の分圧比を変化させてもよいし、細かいステップ状に序々に変化させてもよい。このように分圧比を変化させてエッチングを行っても、丸み形状１００ｒが半導体層１００ａの側面１００ｓ全体に設けられる。
【００９３】
また、図１に示した半導体層１００では、側面１００ｓの上方部分に丸み形状１００ｒが位置していたが、本発明はこれに限定されない。図６（ｂ）に示すように、半導体層１００ｂの側面１００ｓの上方部分に傾斜平面１００ｍが設けられて、下方部分に下面１００ｕに垂直な平面が設けられてもよい。この場合、傾斜平面１００ｍは半導体層１００ｂの厚さの略１／３以上にわたっていることが好ましく、例えば、傾斜平面１００ｍの厚さｔｃは２０ｎｍであり、半導体層１００ｂの厚さは５０ｎｍである。このような半導体層１００ｂは、ＣＦ4とＯ2の分圧比を９：１（具体的には９００ｓｃｃｍ：１００ｓｃｃｍ）にして第１エッチングを行うことによって半導体層１００ｂの側面１００ｓを垂直に加工した後に、分圧比を５：５（具体的には５００ｓｃｃｍ：５００ｓｃｃｍ）にして比較的短い時間（例えば、１０秒）第２エッチングを行うことによって形成される。図６（ｃ）に、走査型電子顕微鏡を用いて観測した半導体層１００ｂのエッジ断面を示す。半導体層１００ｂのエッジの角は部分的に処理されている。このように、第２エッチング時におけるＯ2の分圧比を比較的高くすることにより、半導体層１００ｂの側面１００ｓに傾斜平面１００ｍを形成することができる。
【００９４】
また、図６（ｂ）に示した半導体層１００ｂでは、側面１００ｓの下方部分は下面１００ｕに対して垂直な平面であったが、本発明はこれに限定されない。図６（ｄ）に示すように、半導体層１００ｃの側面１００ｓの下方部分は下面１００ｕに対して傾いた傾斜平面１００ｍ２であってもよい。この場合、上方の傾斜平面１００ｍ１の厚さｔｏは下方の傾斜平面１００ｍ２の厚さｔｕよりも小さく、また、下面１００ｕに対する上方の傾斜平面１００ｍ１の傾斜角度θｏは下面１００ｕに対する下方の傾斜平面１００ｍ２の傾斜角度θｕよりも小さいことが好ましい。例えば、半導体層１００ｃの厚さは５０ｎｍであり、上方の傾斜平面１００ｍ１の厚さｔｏは１５ｎｍであり、下方の傾斜平面１００ｍ２の厚さｔｕは３５ｎｍである。また、傾斜角度θｏは３０°であり、傾斜角度θｕは８０°である。
【００９５】
このような半導体層１００ｃは以下のように形成される。第１エッチング工程において酸素ガスの比率を比較的高くして、例えば、ＣＦ4とＯ2の分圧比を８：２（具体的には８００ｓｃｃｍ：２００ｓｃｃｍ）にして第１エッチングを行う。これにより、半導体層の側面１００ｓに傾斜平面１００ｍ２が形成される。その後、第２エッチング工程において、ＣＦ4とＯ2の分圧比を５：５（具体的には５００ｓｃｃｍ：５００ｓｃｃｍ）にして第２エッチングを行うことによって、半導体層１００ｃの側面１００ｓの上方部分に傾斜平面１００ｍ１が形成される。
【００９６】
なお、半導体層１００ｃの側面１００ｓは上方部分および下方部分に異なる傾斜平面１００ｍ１、１００ｍ２を有している。下方部分の形状は主として第１エッチングに影響され、上方部分の形状は第２エッチングに影響される。図１３を参照した上述の説明から理解されるように、第１エッチングにおいて、フォトレジスト層の幅が小さいほど、および／または、フォトレジスト層の傾斜平面が急峻であるほど、下方部分の傾斜平面は急峻となる。例えば、フォトレジスト層の幅が５μｍ以下となると、傾斜平面は急峻になり始め、幅が３μｍ以下になると、半導体層の傾斜角が７０°以上となる。また、テーパー形状になりやすい特定のフォトレジスト材料を用いてフォトレジスト層を形成する場合、フォトレジスト層の幅が３μｍ未満であっても半導体層の傾斜角を６０°以下にすることもできる。以上のように、２つのエッチングの分圧比および処理時間を調整することにより、半導体層１００の側面１００ｓにはさまざまな形状を形成することができる。
【００９７】
ＴＦＴ２００は液晶表示装置に好適に用いられる。以下、図７を参照して、ＴＦＴ２００を有する液晶表示装置３００の構成を説明する。
【００９８】
図７（ａ）に、本実施形態の液晶表示装置３００の模式的な断面図を示す。液晶表示装置３００は、アクティブマトリクス基板３２０と、対向基板３４０と、アクティブマトリクス基板３２０と対向基板３４０との間に位置する液晶層３６０とを備えている。アクティブマトリクス基板３２０は上述したＴＦＴ２００を有している。
【００９９】
図７（ｂ）に、アクティブマトリクス基板３２０の模式的な断面図を示す。また、図７（ｃ）に、アクティブマトリクス基板３２０の別の断面図を示す。
【０１００】
アクティブマトリクス基板３２０は、絶縁基板３２２と、バッファー膜３２４と、バッファー膜３２４上に設けられたＴＦＴ２００と、ＴＦＴ２００のゲート電極２２０上に設けられた層間絶縁膜３２６と、ソース電極、ドレイン電極および層間絶縁膜３２６を覆う保護膜３２８と、保護膜３２８上に設けられた画素電極３３０とを備えている。
【０１０１】
例えば、絶縁基板３２２は透明なガラス基板である。バッファー膜３２４は、ＳｉＯ2／ＳｉＮＯ、ＳｉＯ2から形成される。層間絶縁膜３２６はＳｉＯ2またはＳｉＮから形成される。あるいは、層間絶縁膜３２６はＳｉＯ2／ＳｉＮまたはＳｉＯ2／ＳｉＮ／ＳｉＯ2等の積層構造であってもよい。保護膜３２８はアクリル樹脂系材料から形成される。また、画素電極３３０はＩＴＯまたはＺｎＯなどの透明な導電材料から形成される。
【０１０２】
液晶表示装置３００では、半導体層１００が丸み形状１００ｒを有することにより、ＴＦＴ２００の絶縁破壊を抑制するとともに微細構造の実現を容易に行うことができる。なお、丸み形状は、半導体層に熱酸化処理を行い、必要に応じて酸化膜をＨＦウエットエッチングで除去することによっても形成できる。熱酸化処理は例えばレーザー熱酸化、イオンドーピング後の低温熱酸化、水蒸気酸化などである。ただし、熱酸化処理を行う場合、ガラス基板の軟化点よりも高温の熱処理が行われる。したがって、熱酸化処理を行うことなく、上述したように半導体層およびフォトレジスト層のそれぞれを除去することにより、丸め処理を行うことが好ましい。
【０１０３】
なお、図７（ｂ）および図７（ｃ）に示したＴＦＴ２００の半導体層１００は画素電極３３０と電気的に接続されており、このようなＴＦＴ２００は表示領域に設けられているが、本発明はこれに限定されない。ＴＦＴ２００は、表示領域を囲む額縁領域に設けられていてもよい。あるいは、ＴＦＴ２００は、表示領域および額縁領域の両方に設けられていてもよい。
【０１０４】
なお、上述した説明では、半導体層１００はＴＦＴ２００の活性層として用いられたが、本発明はこれに限定されない。半導体層１００に不純物が導入されて、そのキャリア移動度が向上されていてもよく、半導体層１００はいわゆる配線として用いられてもよい。例えば、堆積された半導体膜Ｓのうち、ＴＦＴの活性層として用いられる領域とは別の領域に設けられた半導体層１００を配線として利用してもよい。あるいは、半導体層１００の一部がＴＦＴ２００の活性層として機能するとともに別の一部が配線として機能してもよい。
【０１０５】
なお、参考のために、本願の基礎出願である特願２００８−２９７２９６号の開示内容を本明細書に援用する。
【産業上の利用可能性】
【０１０６】
本発明による半導体層は微細化に適しており、また、この半導体層を備えるＴＦＴは絶縁破壊を抑制できる。このようなＴＦＴを備える液晶表示装置は携帯電話、携帯情報端末（ＰＤＡ）、ゲーム装置等に好適に用いられる。
【符号の説明】
【０１０７】
１００  半導体層
１１２  ソース領域
１１４  ドレイン領域
１１６  チャネル領域
２００  ＴＦＴ
２１０  ゲート絶縁膜
２２０  ゲート電極
２３０  ソース電極
２４０  ドレイン電極
３００  液晶表示装置
【図１】
2010058528.tif 000003
【図２】
2010058528.tif 000004
【図３】
2010058528.tif 000005
【図４】
2010058528.tif 000006
【図５】
2010058528.tif 000007
【図６】
2010058528.tif 000008
【図７】
2010058528.tif 000009
【図８】
2010058528.tif 000010
【図９】
2010058528.tif 000011
【図１０】
2010058528.tif 000012
【図１１】
2010058528.tif 000013
【図１２】
2010058528.tif 000014
【図１３】
2010058528.tif 000015
【手続補正書】
【提出日】平成23年6月6日(2011.6.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
上面と、下面と、側面とを備える半導体層であって、
前記側面のうちの前記上面との境界近傍部分における接線は前記下面の法線に対して傾いており、
前記側面のうちの前記上面から前記境界近傍部分よりも離れたある部分における接線が前記下面によって規定される平面となす角度は、前記境界近傍部分の接線が前記下面によって規定される平面となす角度よりも大きく、
前記側面は丸み形状を有し、
前記丸み形状は２０ｎｍ以上の曲率半径を有する、半導体層。
【請求項２】
前記側面のうちの前記半導体層の前記上面との境界近傍から前記下面との境界近傍までのそれぞれの部分の接線が前記下面によって規定される平面となす角度は単調増加を示す、請求項１に記載の半導体層。
【請求項３】
前記丸み形状は前記半導体層の厚さと略等しい曲率半径を有する、請求項１または２に記載の半導体層。
【請求項４】
前記丸み形状は前記側面の上方部分に位置している、請求項１から３のいずれかに記載の半導体層。
【請求項５】
前記丸み形状は前記半導体層の厚さの１／３以上にわたっている、請求項１から４のいずれかに記載の半導体層。
【請求項６】
上面と、下面と、側面とを備える半導体層であって、
前記側面のうちの前記上面との境界近傍部分における接線は前記下面の法線に対して傾いており、
前記側面のうちの前記上面から前記境界近傍部分よりも離れたある部分における接線が前記下面によって規定される平面となす角度は、前記境界近傍部分の接線が前記下面によって規定される平面となす角度よりも大きく、
前記側面は傾斜平面を有し、
前記傾斜平面は前記半導体層の厚さの１／３以上にわたっている、半導体層。
【請求項７】
前記側面は前記下面に垂直な平面をさらに有している、請求項６に記載の半導体層。
【請求項８】
前記側面は、前記下面に対する角度が前記傾斜平面とは異なる別の傾斜平面をさらに有しており、
前記傾斜平面と前記下面によって規定される平面とのなす角度は、前記別の傾斜平面と前記下面によって規定される平面とのなす角度よりも小さい、請求項６に記載の半導体層。
【請求項９】
前記半導体層は３０ｎｍ以上８０ｎｍ以下の厚さを有する、請求項１から８のいずれかに記載の半導体層。
【請求項１０】
絶縁性表面を有する基板と、
請求項１から９のいずれかに記載の半導体層であって、前記絶縁性表面上に設けられた半導体層と、
前記半導体層を覆うゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層の一部と対向するゲート電極と
を備える、薄膜トランジスタ。
【請求項１１】
半導体膜を形成する工程と、
前記半導体膜上にフォトレジスト層を形成する工程と、
第１エッチングを行う工程であって、前記フォトレジスト層をマスクとして利用して前記半導体膜の一部を除去することによって島状半導体層を形成する工程と、
前記第１エッチングの後に第２エッチングを行う工程であって、前記島状半導体層および前記フォトレジスト層のそれぞれのエッジ部の少なくとも一部を除去する工程と、
前記第２エッチングの後に、前記フォトレジスト層を除去する工程と
を包含する、半導体層の形成方法。
【請求項１２】
前記第２エッチングにおいて、前記フォトレジスト層のエッチングレートは前記島状半導体層のエッチングレートよりも高い、請求項１１に記載の半導体層の形成方法。
【請求項１３】
前記第１エッチングにおいて、前記半導体膜のエッチングレートは前記フォトレジスト層のエッチングレートよりも高い、請求項１１または１２に記載の半導体層の形成方法。
【請求項１４】
前記第２エッチングの行われる時間は前記第１エッチングの行われる時間よりも短い、請求項１１から１３のいずれかに記載の半導体層の形成方法。
【請求項１５】
前記第２エッチングにおける前記島状半導体層のエッチングは異方的に行われる、請求項１１から１４のいずれかに記載の半導体層の形成方法。
【請求項１６】
前記第２エッチングを行う工程において、前記島状半導体層のエッジ部に丸み形状または傾斜平面が形成される、請求項１１から１５のいずれかに記載の半導体層の形成方法。
【請求項１７】
前記第１エッチングは混合ガスを用いたドライエッチングを含む、請求項１１から１６のいずれかに記載の半導体層の形成方法。
【請求項１８】
前記第２エッチングは、前記混合ガスの混合比を前記第１エッチングとは異ならせる工程を含む、請求項１７に記載の半導体層の形成方法。
【請求項１９】
前記混合ガスは四フッ化メタンおよび酸素を含む、請求項１８に記載の半導体層の形成方法。
【請求項２０】
前記第２エッチングを行う工程は、前記酸素の分圧比を前記第１エッチングよりも増加させる工程を含む、請求項１９に記載の半導体層の形成方法。
【請求項２１】
絶縁性表面を有する基板を用意する工程と、
前記絶縁性表面上に、請求項１１から２０のいずれかに記載の形成方法にしたがって半導体層を形成する工程と、
前記半導体層を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記半導体層上にゲート電極を形成する工程と
を包含する、薄膜トランジスタの製造方法。
【国際調査報告】
2010058528.tif 000016
2010058528.tif 000017
2010058528.tif 000018
2010058528.tif 000019
2010058528.tif 000020
2010058528.tif 000021
2010058528.tif 000022
2010058528.tif 000023