(57)【要約】  第１の信号源（１）から出力された第１の信号と第２の信号源（２）から出力された第２の信号とから、第３の信号を生成する第１の周波数変換器（１１）と、第１の信号源（１）から出力された第１の信号を遅延させ、第４の信号として出力する第１の遅延回路（１２）と、第２の信号源（２）から出力された第２の信号を遅延させ、第５の信号として出力する第２の遅延回路（１３）と、第１の遅延回路（１２）から出力された第４の信号と第２の遅延回路（１３）から出力された第５の信号とから、第３の信号の周波数と同じ周波数を有する第６の信号を生成する第２の周波数変換器（１４）と、第１の周波数変換器（１１）により生成された第３の信号の位相と、第２の周波数変換器（１４）により生成された第６の信号の位相との位相差を示す第７の信号を出力する比較器（１７）とを備え、判定回路（１９）が、比較器（１７）から出力された第７の信号に基づいて、第１の信号源（１）又は第２の信号源（２）における異常の発生を検出する。
2020031256.tif 000002
【特許請求の範囲】
【請求項１】
第１の信号源から出力された第１の信号と第２の信号源から出力された第２の信号とから、第３の信号を生成する第１の周波数変換器と、
前記第１の信号源から出力された第１の信号を遅延させ、第４の信号として出力する第１の遅延回路と、
前記第２の信号源から出力された第２の信号を遅延させ、第５の信号として出力する第２の遅延回路と、
前記第１の遅延回路から出力された第４の信号と前記第２の遅延回路から出力された第５の信号とから、前記第３の信号の周波数と同じ周波数を有する第６の信号を生成する第２の周波数変換器と、
前記第１の周波数変換器により生成された第３の信号の位相と、前記第２の周波数変換器により生成された第６の信号の位相との位相差を示す第７の信号を出力する比較器と、
前記比較器から出力された第７の信号に基づいて、前記第１の信号源又は前記第２の信号源における異常の発生を検出する判定回路と
を備えた位相差検出回路。
【請求項２】
前記第１の遅延回路は、前記第１の信号源から出力された第１の信号を第１の遅延時間だけ遅延させ、
前記第２の遅延回路は、前記第２の信号源から出力された第２の信号を、前記第１の遅延時間と異なる第２の遅延時間だけ遅延させ、
前記判定回路は、前記比較器から出力された第７の信号の位相の時間変化に基づいて、前記第１の信号源及び前記第２の信号源のうち、いずれの信号源に異常が発生しているかを判定することを特徴とする請求項１記載の位相差検出回路。
【請求項３】
前記判定回路は、
前記比較器から出力された第７の信号の位相を算出する位相算出部と、
前記位相算出部により算出された位相の変化を検出すると、前記変化の検出時点から、変化した位相が元の位相に戻るまでの時間を計測する変化時間計測部と、
前記変化時間計測部により計測された時間に基づいて、前記第１の信号源及び前記第２の信号源のうち、いずれの信号源に異常が発生しているかを判定する判定部と
を備えていることを特徴とする請求項２記載の位相差検出回路。
【請求項４】
前記判定部は、
前記変化時間計測部により計測された時間が前記第１の遅延時間であれば、前記第１の信号源に異常が発生している旨を示す判定結果を出力し、前記変化時間計測部により計測された時間が前記第２の遅延時間であれば、前記第２の信号源に異常が発生している旨を示す判定結果を出力することを特徴とする請求項３記載の位相差検出回路。
【請求項５】
前記判定部は、
前記変化時間計測部による時間の計測回数を計数するとともに、前記変化時間計測部により時間が計測されている途中で、前記位相算出部により算出された位相の変化量に変化が有るか否かを判定し、
前記計測回数が１回であり、前記変化量に変化が無く、かつ、前記変化時間計測部により計測された時間が前記第１の遅延時間であれば、前記第１の信号源に異常が発生している旨を示す判定結果を出力し、
前記計測回数が１回であり、前記変化量に変化が無く、かつ、前記変化時間計測部により計測された時間が前記第２の遅延時間であれば、前記第２の信号源に異常が発生している旨を示す判定結果を出力し、
前記計測回数が２回であれば、前記第１の信号源及び前記第２の信号源の両方に異常が発生している旨を示す判定結果を出力し、
前記計測回数が１回であり、かつ、前記変化量に変化が有れば、前記第１の信号源及び前記第２の信号源の両方に異常が発生している旨を示す判定結果を出力することを特徴とする請求項３記載の位相差検出回路。
【請求項６】
前記第１の周波数変換器は、前記第２の信号を用いて、前記第１の信号の周波数を変換して、前記第３の信号を生成し、
前記第２の周波数変換器は、前記第５の信号を用いて、前記第４の信号の周波数を変換して、前記第６の信号を生成することを特徴とする請求項１記載の位相差検出回路。
【請求項７】
前記第１の周波数変換器は、前記第１の信号を用いて、前記第２の信号の周波数を変換して、前記第３の信号を生成し、
前記第２の周波数変換器は、前記第４の信号を用いて、前記第５の信号の周波数を変換して、前記第６の信号を生成することを特徴とする請求項１記載の位相差検出回路。
【請求項８】
前記第１の周波数変換器から前記比較器に出力される第３の信号に含まれているスプリアス信号を抑圧する第１のフィルタと、
前記第２の周波数変換器から前記比較器に出力される第６の信号に含まれているスプリアス信号を抑圧する第２のフィルタとを備えたことを特徴とする請求項１記載の位相差検出回路。
【請求項９】
第１の信号源から出力された第１の信号と第２の信号源から出力された第２の信号とから、第３の信号を生成する第１の周波数変換器と、
前記第１の信号源から出力された第１の信号を遅延させ、第４の信号として出力する第１の遅延回路と、
前記第２の信号源から出力された第２の信号を遅延させ、第５の信号として出力する第２の遅延回路と、
前記第２の信号源から出力された第２の信号と前記第１の遅延回路から出力された第４の信号とから、前記第３の信号の周波数と同じ周波数を有する第６の信号を生成する第２の周波数変換器と、
前記第１の信号源から出力された第１の信号と前記第２の遅延回路から出力された第５の信号とから、前記第３の信号の周波数と同じ周波数を有する第７の信号を生成する第３の周波数変換器と、
前記第１の周波数変換器により生成された第３の信号の位相と、前記第２の周波数変換器により生成された第６の信号の位相との位相差を示す第８の信号を出力する第１の比較器と、
前記第１の周波数変換器により生成された第３の信号の位相と、前記第３の周波数変換器により生成された第７の信号の位相との位相差を示す第９の信号を出力する第２の比較器と、
前記第１の比較器から出力された第８の信号及び前記第２の比較器から出力された第９の信号のそれぞれに基づいて、前記第１の信号源又は前記第２の信号源における異常の発生を検出する判定回路と
を備えた位相差検出回路。
【請求項１０】
前記第１の遅延回路は、前記第１の信号源から出力された第１の信号を第１の遅延時間だけ遅延させ、
前記第２の遅延回路は、前記第２の信号源から出力された第２の信号を第２の遅延時間だけ遅延させ、
前記判定回路は、前記第１の比較器から出力された第８の信号の位相の時間変化及び前記第２の比較器から出力された第９の信号の位相の時間変化のそれぞれに基づいて、前記第１の信号源及び前記第２の信号源のうち、いずれの信号源に異常が発生しているかを判定することを特徴とする請求項９記載の位相差検出回路。
【請求項１１】
前記判定回路は、
前記第１の比較器から出力された第８の信号の位相を算出する第１の位相算出部と、
前記第２の比較器から出力された第９の信号の位相を算出する第２の位相算出部と、
前記第１の位相算出部により算出された位相の変化を検出すると、前記変化の検出時点から、変化した位相が元の位相に戻るまでの時間を計測する第１の変化時間計測部と、
前記第２の位相算出部により算出された位相の変化を検出すると、前記変化の検出時点から、変化した位相が元の位相に戻るまでの時間を計測する第２の変化時間計測部と、
前記第１の変化時間計測部により計測された時間及び前記第２の変化時間計測部により計測された時間のそれぞれに基づいて、前記第１の信号源及び前記第２の信号源のうち、いずれの信号源に異常が発生しているかを判定する判定部と
を備えていることを特徴とする請求項１０記載の位相差検出回路。
【請求項１２】
前記判定部は、
前記第１の変化時間計測部により計測された時間が前記第１の遅延時間であり、かつ、前記第２の変化時間計測部により計測された時間が零であれば、前記第１の信号源に異常が発生している旨を示す判定結果を出力し、
前記第１の変化時間計測部により計測された時間が零であり、かつ、前記第２の変化時間計測部により計測された時間が前記第２の遅延時間であれば、前記第２の信号源に異常が発生している旨を示す判定結果を出力することを特徴とする請求項１１記載の位相差検出回路。
【請求項１３】
前記判定部は、
前記第１の変化時間計測部により計測された時間が前記第１の遅延時間であり、かつ、前記第２の変化時間計測部により計測された時間が零であれば、前記第１の信号源に異常が発生している旨を示す判定結果を出力し、
前記第１の変化時間計測部により計測された時間が零であり、かつ、前記第２の変化時間計測部により計測された時間が前記第２の遅延時間であれば、前記第２の信号源に異常が発生している旨を示す判定結果を出力し、
前記第１の変化時間計測部により計測された時間が前記第１の遅延時間であり、かつ、前記第２の変化時間計測部により計測された時間が前記第２の遅延時間であれば、前記第１の信号源及び前記第２の信号源の両方に異常が発生している旨を示す判定結果を出力することを特徴とする請求項１１記載の位相差検出回路。
【請求項１４】
第１の信号源から出力された第１の信号及び第２の信号源から出力された第２の信号を用いて、クロック信号を生成するクロック信号生成部と、
前記第１の信号と前記第２の信号とを監視して、前記第１の信号源又は前記第２の信号源における異常の発生を検出する位相差検出回路とを備え、
前記位相差検出回路は、
第１の信号源から出力された第１の信号と第２の信号源から出力された第２の信号とから、第３の信号を生成する第１の周波数変換器と、
前記第１の信号源から出力された第１の信号を遅延させ、第４の信号として出力する第１の遅延回路と、
前記第２の信号源から出力された第２の信号を遅延させ、第５の信号として出力する第２の遅延回路と、
前記第１の遅延回路から出力された第４の信号と前記第２の遅延回路から出力された第５の信号とから、前記第３の信号の周波数と同じ周波数を有する第６の信号を生成する第２の周波数変換器と、
前記第１の周波数変換器により生成された第３の信号の位相と、前記第２の周波数変換器により生成された第６の信号の位相との位相差を示す第７の信号を出力する比較器と、
前記比較器から出力された第７の信号に基づいて、前記第１の信号源又は前記第２の信号源における異常の発生を検出する判定回路とを備えることを特徴とするクロック生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、信号源の異常を検出する位相差検出回路及びクロック生成装置に関するものである。
【背景技術】
【０００２】
位相差検出回路は、測位衛星システムのマスタークロック生成装置などに用いられることがある。
位相差検出回路は、複数の信号源から出力された信号の位相差を検出し、位相差を監視することで、信号源の異常を検出する回路である。【０００３】
以下の特許文献１には、複数の信号源から出力される信号の周波数が異なる場合でも、複数の信号源から出力された信号の位相差を検出することが可能な位相差検出回路が開示されている。
特許文献１に開示されている位相差検出回路は、２つの周波数シンセサイザ、２つの周波数コンバータ及び位相メータを備えている。
以下、２つの周波数シンセサイザを区別するため、「第１の周波数シンセサイザ」と「第２の周波数シンセサイザ」のように表記する。
また、２つの周波数コンバータを区別するため、「第１の周波数コンバータ」と「第２の周波数コンバータ」のように表記する。【０００４】
第１の周波数コンバータは、第１の周波数シンセサイザから出力された周波数信号を用いて、入力信号を中間周波数信号に変換する。
第２の周波数コンバータは、第２の周波数シンセサイザから出力された周波数信号を用いて、入力信号を中間周波数信号に変換する。
第１の周波数シンセサイザから出力される周波数信号の周波数と、第２の周波数シンセサイザから出力される周波数信号の周波数とは、異なる周波数である。第１の周波数コンバータから出力される中間周波数信号と、第２の周波数コンバータから出力される中間周波数信号とは、同じ周波数である。
位相メータは、第１の周波数コンバータから出力された中間周波数信号と、第２の周波数コンバータから出力された中間周波数信号との位相差を検出する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２５９０７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示されている位相差検出回路では、第１の周波数コンバータが入力信号の周波数変換に用いる周波数信号の周波数と、第２の周波数コンバータが入力信号の周波数変換に用いる周波数信号の周波数とが異なっている。
したがって、第１の周波数コンバータから出力される中間周波数信号と、第２の周波数コンバータから出力される中間周波数信号とには、互いに異なる位相ジッタが重畳されるため、位相メータにおける位相差の検出精度が劣化してしまうことがある。
特許文献１に開示されている位相差検出回路は、位相差の検出精度の劣化に伴って、信号源における異常の有無を間違えてしまうことがあるという課題があった。【０００７】
この発明は上記のような課題を解決するためになされたもので、位相ジッタが重畳されても、信号源における異常の有無の誤判定を防止することができる位相差検出回路及びクロック生成装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る位相差検出回路は、第１の信号源から出力された第１の信号と第２の信号源から出力された第２の信号とから、第３の信号を生成する第１の周波数変換器と、第１の信号源から出力された第１の信号を遅延させ、第４の信号として出力する第１の遅延回路と、第２の信号源から出力された第２の信号を遅延させ、第５の信号として出力する第２の遅延回路と、第１の遅延回路から出力された第４の信号と第２の遅延回路から出力された第５の信号とから、第３の信号の周波数と同じ周波数を有する第６の信号を生成する第２の周波数変換器と、第１の周波数変換器により生成された第３の信号の位相と、第２の周波数変換器により生成された第６の信号の位相との位相差を示す第７の信号を出力する比較器とを備え、判定回路が、比較器から出力された第７の信号に基づいて、第１の信号源又は第２の信号源における異常の発生を検出するようにしたものである。
【発明の効果】
【０００９】
この発明に係る位相差検出回路は、位相ジッタが重畳されても、信号源における異常の有無の誤判定を防止することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１による位相差検出回路４を含むクロック生成装置を示す構成図である。
【図２】実施の形態１による位相差検出回路４の判定回路１９を示す構成図である。
【図３】第１の信号源１に異常が発生している場合の信号の時間変化を示す説明図である。
【図４】第２の信号源２に異常が発生している場合の信号の時間変化を示す説明図である。
【図５】実施の形態１による他のクロック生成装置を示す構成図である。
【図６】実施の形態２による位相差検出回路４を含むクロック生成装置を示す構成図である。
【図７】実施の形態２による位相差検出回路４の判定回路３０を示す構成図である。
【図８】第１の信号源１及び第２の信号源２の両方に異常が発生しており、第１の信号源１の異常発生時刻ｔ１と第２の信号源２の異常発生時刻ｔ２とが同じである場合（ｔ１＝ｔ２）の信号の時間変化を示す説明図である。
【図９】第１の信号源１及び第２の信号源２の両方に異常が発生しており、第１の信号源１の異常発生時刻ｔ１よりも第２の信号源２の異常発生時刻ｔ２が遅い場合（ｔ１＜ｔ１＋τＡ＜ｔ２＜ｔ２＋τＢ）の信号の時間変化を示す説明図である。
【図１０】パターン（１）〜（１２）におけるデジタル信号の時間変化を示す説明図である。
【図１１】実施の形態３による位相差検出回路６を含むクロック生成装置を示す構成図である。
【図１２】実施の形態３による位相差検出回路６の判定回路４９を示す構成図である。
【図１３】第１の信号源１に異常が発生している場合の信号の時間変化を示す説明図である。
【図１４】第２の信号源２に異常が発生している場合の信号の時間変化を示す説明図である。
【図１５】第１の信号源１及び第２の信号源２の両方に異常が発生しており、第１の信号源１の異常発生時刻ｔ１と第２の信号源２の異常発生時刻ｔ２とが同じである場合（ｔ１＝ｔ２）の信号の時間変化を示す説明図である。
【図１６】第１の信号源１及び第２の信号源２の両方に異常が発生しており、第１の信号源１の異常発生時刻ｔ１よりも第２の信号源２の異常発生時刻ｔ２が遅い場合（ｔ１＜ｔ２）の信号の時間変化を示す説明図である。
【図１７】実施の形態３による他のクロック生成装置を示す構成図である。
【発明を実施するための形態】
【００１１】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
【００１２】
実施の形態１．
図１は、実施の形態１による位相差検出回路４を含むクロック生成装置を示す構成図である。
図１において、第１の信号源１は、異常検出の対象とされる信号源であり、水晶発振器、ルビジウム発振器、セシウム発振器、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）又はＤＤＳなどによって実現される。
第１の信号源１は、周波数がｆ１で、初期位相がθ１である第１の信号をクロック信号生成部３、第１の周波数変換器１１及び第１の遅延回路１２のそれぞれに出力する。
第２の信号源２は、異常検出の対象とされる信号源であり、水晶発振器、ルビジウム発振器、セシウム発振器、ＶＣＯ又はＤＤＳなどによって実現される。
第２の信号源２は、周波数がｆ２で、初期位相がθ２である第２の信号をクロック信号生成部３、第１の周波数変換器１１及び第２の遅延回路１３のそれぞれに出力する。
【００１３】
クロック信号生成部３は、逓倍器又は分周器などによって実現される。
クロック信号生成部３は、第１の信号源１から出力された第１の信号及び第２の信号源２から出力された第２の信号を用いて、クロック信号を生成する。
図１に示すクロック生成装置では、クロック信号生成部３が、第１の信号及び第２の信号から、１つのクロック信号を生成している。しかし、これは一例に過ぎず、クロック信号生成部３が、第１の信号から１つのクロック信号を生成し、第２の信号から他の１つのクロック信号を生成するようにしてもよい。
位相差検出回路４は、第１の信号源１から出力された第１の信号及び第２の信号源２から出力された第２の信号を監視して、第１の信号源１又は第２の信号源２における異常の発生を検出する。
また、位相差検出回路４は、第１の信号源１から出力された第１の信号及び第２の信号源２から出力された第２の信号を監視して、第１の信号源１及び第２の信号源２のうち、異常が発生している信号源を判定する。
【００１４】
第１の周波数変換器１１は、ミキサ、サンプルホールド回路、又は、ミキサとサンプルホールド回路とが組み合わされた回路によって実現される。
第１の周波数変換器１１は、第１の信号源１から出力された第１の信号と第２の信号源２から出力された第２の信号とから、第３の信号を生成し、第３の信号を第１のフィルタ１５に出力する。
例えば、第１の周波数変換器１１は、第２の信号を用いて、第１の信号の周波数を変換することで、第３の信号を生成する。
【００１５】
第１の遅延回路１２は、固定線路長のスルー線路によって実現される。また、第１の遅延回路１２は、第１の遅延時間τＡの調整が可能な可変長同軸管などによって実現されてもよい。
第１の遅延回路１２は、第１の信号源１から出力された第１の信号を第１の遅延時間τＡだけ遅延させ、第４の信号として、遅延後の第１の信号を第２の周波数変換器１４に出力する。
【００１６】
第２の遅延回路１３は、固定線路長のスルー線路によって実現される。また、第２の遅延回路１３は、第２の遅延時間τＢの調整が可能な可変長同軸管などによって実現されてもよい。
第２の遅延回路１３は、第２の信号源２から出力された第２の信号を第２の遅延時間τＢだけ遅延させ、第５の信号として、遅延後の第２の信号を第２の周波数変換器１４に出力する。
第１の遅延回路１２における第１の遅延時間τＡと、第２の遅延回路１３における第２の遅延時間τＢとは、異なる遅延時間である。
実施の形態１では、τＡ＜τＢである例を説明するが、τＡ＞τＢであってもよい。
後述する判定回路１９が、第１の信号源１及び第２の信号源２のうち、いずれの信号源に異常が発生しているかを判定できるようにするには、τＡ≠τＢである必要がある。
しかし、判定回路１９が、第１の信号源１又は第２の信号源２における異常の発生を検出できればよい場合、τＡ＝τＢであってもよい。
【００１７】
第２の周波数変換器１４は、ミキサ、サンプルホールド回路、又は、ミキサとサンプルホールド回路とが組み合わされた回路によって実現される。
第２の周波数変換器１４は、第１の遅延回路１２から出力された第４の信号と第２の遅延回路１３から出力された第５の信号とから、第６の信号を生成し、第６の信号を第２のフィルタ１６に出力する。
例えば、第２の周波数変換器１４は、第５の信号を用いて、第２の信号の周波数を変換することで、第６の信号を生成する。
第２の周波数変換器１４から出力される第６の信号の周波数は、第１の周波数変換器１１から出力される第３の信号の周波数と同じ周波数である。
【００１８】
ここでは、第１の周波数変換器１１が、第２の信号を用いて、第１の信号の周波数を変換し、第３の信号として、周波数変換後の第１の信号を第１のフィルタ１５に出力している。しかし、これは一例に過ぎず、第１の周波数変換器１１は、第１の信号を用いて、第２の信号の周波数を変換し、第３の信号として、周波数変換後の第２の信号を第１のフィルタ１５に出力するようにしてもよい。
第１の周波数変換器１１が、第１の信号を用いて、第２の信号の周波数を変換する場合、第２の周波数変換器１４は、第４の信号を用いて、第５の信号の周波数を変換し、第６の信号として、周波数変換後の第５の信号を第２のフィルタ１６に出力する。
【００１９】
第１のフィルタ１５は、チップインダクタ、チップキャパシタ、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）又はＢＰＦ（Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）などによって実現される。また、第１のフィルタ１５は、マイクロストリップ及び同軸共振器などによって実現されていてもよい。
第１のフィルタ１５は、第１の周波数変換器１１から出力された第３の信号の信号成分を通過させる通過帯域を有しており、通過帯域外の信号及び不要波を抑圧するフィルタである。
したがって、第１のフィルタ１５は、第１の周波数変換器１１から出力された第３の信号に含まれているスプリアス信号を抑圧し、スプリアス信号を抑圧した第３の信号（以下、「第３’の信号」と称する）を比較器１７に出力する。
【００２０】
第２のフィルタ１６は、チップインダクタ、チップキャパシタ、ＬＰＦ又はＢＰＦなどによって実現される。また、第２のフィルタ１６は、マイクロストリップ及び同軸共振器などによって実現されていてもよい。
第２のフィルタ１６は、第２の周波数変換器１４から出力された第６の信号の信号成分を通過させる通過帯域を有しており、通過帯域外の信号及び不要波を抑圧するフィルタである。
したがって、第２のフィルタ１６は、第２の周波数変換器１４から出力された第６の信号に含まれているスプリアス信号を抑圧し、スプリアス信号を抑圧した第６の信号（以下、「第６’の信号」と称する）を比較器１７に出力する。
【００２１】
比較器１７は、ミキサなどによって実現される。
比較器１７は、第１のフィルタ１５から出力された第３’の信号の位相と第２のフィルタ１６から出力された第６’の信号の位相とを比較して、第３’の信号の位相と第６’の信号の位相との位相差を検出する。
比較器１７は、検出した位相差を示す第７の信号をＡＤＣ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）１８に出力する。
【００２２】
ＡＤＣ１８は、ΔΣ型のＡＤ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ）コンバータ又はフラッシュ型のＡＤコンバータなどによって実現されるアナログデジタル変換器である。
ＡＤＣ１８は、比較器１７から出力された第７の信号をアナログ信号からデジタル信号に変換し、デジタル信号を判定回路１９に出力する。
例えば、ＡＤＣ１８は、クロック信号に同期して、第７の信号を標本化することで、第７の信号をアナログ信号からデジタル信号に変換し、デジタル信号を判定回路１９に出力する。
クロック信号は、クロック信号生成部３から出力されたクロック信号であってもよいし、クロック生成装置の外部から与えられるものであってもよい。
ＡＤＣ１８は、第７の信号をアナログ信号からデジタル信号に変換する毎に、デジタル信号を記憶するメモリを備え、複数のデジタル信号を平均化し、平均化したデジタル信号を判定回路１９に出力するようにしてもよい。
【００２３】
判定回路１９は、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などによって実現される。
判定回路１９は、位相算出部２１、変化時間計測部２２及び判定部２３（図２を参照）を備えている。
判定回路１９は、ＡＤＣ１８から出力されたデジタル信号に基づいて、第１の信号源１又は第２の信号源２における異常の発生を検出する。
例えば、判定回路１９は、ＡＤＣ１８から出力されたデジタル信号の位相が、時間の経過に伴って変化しなければ、第１の信号源１及び第２の信号源２のいずれにおいても、異常が無いと判定する。判定回路１９は、ＡＤＣ１８から出力されたデジタル信号の位相が、時間の経過に伴って変化すれば、第１の信号源１又は第２の信号源２に、異常が有ると判定する。
また、判定回路１９は、ＡＤＣ１８から出力されたデジタル信号の位相の時間変化に基づいて、第１の信号源１及び第２の信号源２のうち、いずれの信号源に異常が発生しているかを判定する。
【００２４】
図２は、実施の形態１による位相差検出回路４の判定回路１９を示す構成図である。
図２において、位相算出部２１は、ＡＤＣ１８から出力されたデジタル信号の位相を算出し、算出した位相を変化時間計測部２２に出力する。
変化時間計測部２２は、位相算出部２１から出力された位相の変化を検出する。
変化時間計測部２２は、位相の変化を検出すると、変化の検出時点から、変化した位相が元の位相に戻るまでの時間を計測し、計測した時間を判定部２３に出力する。
【００２５】
判定部２３は、変化時間計測部２２から出力された時間に基づいて、第１の信号源１又は第２の信号源２における異常の発生を検出する。
例えば、判定部２３は、変化時間計測部２２から出力された時間が零であれば、第１の信号源１及び第２の信号源２のいずれにおいても、異常が無い旨を示す判定結果を出力する。
また、判定部２３は、変化時間計測部２２から出力された時間に基づいて、第１の信号源１及び第２の信号源２のうち、いずれの信号源に異常が発生しているかを判定する。
例えば、判定部２３は、変化時間計測部２２から出力された時間が第１の遅延時間τＡであれば、第１の信号源１に異常が発生している旨を示す判定結果を出力する。判定部２３は、変化時間計測部２２から出力された時間が第２の遅延時間τＢであれば、第２の信号源２に異常が発生している旨を示す判定結果を出力する。
【００２６】
次に、図１に示す位相差検出回路４の動作について説明する。
図１に示す位相差検出回路４では、第１の遅延回路１２及び第２の遅延回路１３として、スルー線路が用いられ、第１の周波数変換器１１、第２の周波数変換器１４及び比較器１７として、ミキサが用いられているものとする。
また、図１に示す位相差検出回路４の構成要素のうち、第１の遅延回路１２及び第２の遅延回路１３以外の構成要素では、信号が入力されてから、信号を出力するまでに遅延が生じないものとする。
【００２７】
第１の信号源１は、以下の式（１）に示すように、周波数がｆ１で、初期位相がθ１である第１の信号をクロック信号生成部３、第１の周波数変換器１１及び第１の遅延回路１２のそれぞれに出力する。
2020031256.tif 000003
式（１）において、ｔは、時刻であり、以下の式でも同様である。
【００２８】
第２の信号源２は、以下の式（２）に示すように、周波数がｆ２で、初期位相がθ２である第２の信号をクロック信号生成部３、第１の周波数変換器１１及び第２の遅延回路１３のそれぞれに出力する。実施の形態１では、説明の便宜上、ｆ１＞ｆ２であるとする。
2020031256.tif 000004
【００２９】
第１の遅延回路１２は、第１の信号源１から第１の信号を受けると、第１の信号を第１の遅延時間τＡだけ遅延させる。
第１の遅延回路１２は、遅延後の第１の信号として、以下の式（３）に示す第４の信号を第２の周波数変換器１４に出力する。
2020031256.tif 000005
【００３０】
第２の遅延回路１３は、第２の信号源２から第２の信号を受けると、第２の信号を第２の遅延時間τＢだけ遅延させる。
第２の遅延回路１３は、遅延後の第２の信号として、以下の式（４）に示す第５の信号を第２の周波数変換器１４に出力する。
2020031256.tif 000006
【００３１】
第１の周波数変換器１１は、第１の信号源１から出力された第１の信号と第２の信号源２から出力された第２の信号とを混合し、第３の信号として、第１の信号と第２の信号との混合信号を第１のフィルタ１５に出力する。
第２の周波数変換器１４は、第１の遅延回路１２から出力された第４の信号と第２の遅延回路１３から出力された第５の信号とを混合し、第６の信号として、第４の信号と第５の信号との混合信号を第２のフィルタ１６に出力する。
ここで、周波数変換器として用いられるミキサに入力される２つの周波数が、ｆｉｎ１とｆｉｎ２であるとすると、ミキサの出力周波数は、以下の式（５）及び式（６）のように表される。
2020031256.tif 000007
式（５）及び式（６）において、ｍ，ｎは、正の整数である。
【００３２】
第１の周波数変換器１１に入力される２つの信号は、第１の信号と第２の信号であり、第１の信号の周波数はｆ１、第２の信号の周波数はｆ２である。
また、第２の周波数変換器１４に入力される２つの信号は、第４の信号と第５の信号であり、第４の信号の周波数はｆ１、第５の信号の周波数はｆ２である。
ここでは、第１の周波数変換器１１の出力信号である第３の信号の所望の周波数が、ｆ１−ｆ２であり、第２の周波数変換器１４の出力信号である第６の信号の所望の周波数が、ｆ１−ｆ２であるとする。第３の信号の所望の周波数とは、式（５）及び式（６）で表されるミキサの出力周波数のうち、図１に示すクロック生成装置の設計者等が、第３の信号としたい出力信号の周波数を意味する。第６の信号の所望の周波数についても、第３の信号の所望の周波数と同様の意味である。
周波数ｆ１−ｆ２は、式（６）において、ｍ＝ｎ＝１のときの周波数であるため、ここでは、第１の周波数変換器１１及び第２の周波数変換器１４におけるそれぞれの所望の出力周波数が、式（６）において、ｍ＝ｎ＝１のときの周波数であるとする。
【００３３】
したがって、第１の周波数変換器１１から出力される第３の信号は、以下の式（７）のように表される。
2020031256.tif 000008
第２の周波数変換器１４から出力される第６の信号は、以下の式（８）のように表される。
2020031256.tif 000009
式（６）におけるｍ＝ｎ＝１の場合の周波数以外の周波数を有する信号は、スプリアス信号であるため、第３の信号及び第６の信号のそれぞれは、所望の周波数ｆ１−ｆ２を有する信号以外に、多数のスプリアス信号が重畳されている。
【００３４】
第１のフィルタ１５は、第１の周波数変換器１１から第３の信号を受けると、第３の信号に含まれている信号のうち、周波数ｆ１−ｆ２の信号を通過させて、第３の信号に含まれているスプリアス信号を抑圧する。
第１のフィルタ１５によってスプリアス信号が抑圧された第３の信号である第３’の信号、即ち、周波数ｆ１−ｆ２の信号は、比較器１７に入力される。
第２のフィルタ１６は、第２の周波数変換器１４から第６の信号を受けると、第６の信号に含まれている信号のうち、周波数ｆ１−ｆ２の信号を通過させて、第６の信号に含まれているスプリアス信号を抑圧する。
第２のフィルタ１６によってスプリアス信号が抑圧された第６の信号である第６’の信号、即ち、周波数ｆ１−ｆ２の信号は、比較器１７に入力される。
第１のフィルタ１５及び第２のフィルタ１６は、多数のスプリアス信号が比較器１７に入力されることに伴う比較器１７の誤動作及び故障を防止するために設けられている。
第３の信号に含まれているスプリアス信号及び第６の信号に含まれているスプリアス信号が、比較器１７の動作可能な周波数以外の周波数である場合、あるいは、スプリアス信号の電力が低い場合などでは、比較器１７の誤動作及び故障が生じない。比較器１７の誤動作及び故障が生じない場合には、第１のフィルタ１５及び第２のフィルタ１６は、位相差検出回路４に実装されていなくてもよい。
【００３５】
比較器１７は、第１のフィルタ１５から第３’の信号を受け、第２のフィルタ１６から第６’の信号を受けると、第３’の信号の位相と第６’の信号の位相とを比較して、第３’の信号の位相と第６’の信号の位相との位相差を検出する。
比較器１７は、検出した位相差を示す第７の信号をＡＤＣ１８に出力する。
実施の形態１では、比較器１７として、ミキサが用いられているとしており、一般的に、ミキサの出力信号は、式（５）及び式（６）のように表される。
比較器１７から出力される第７の信号は、式（６）において、ｍ＝ｎ＝１で表される周波数の信号であり、ｍ＝ｎ＝１で表される周波数以外の信号は、発生しないものとする。即ち、比較器１７から出力される第７の信号の周波数は、ＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）であるとする。
【００３６】
第１の周波数変換器１１に入力される２つの信号の周波数ｆ１，ｆ２と、第２の周波数変換器１４に入力される２つの信号の周波数ｆ１，ｆ２とは、同じである。
したがって、第１の周波数変換器１１から出力される第３の信号に重畳される位相ジッタと、第２の周波数変換器１４から出力される第６の信号に重畳される位相ジッタとは、同じである。
よって、比較器１７が、第３’の信号の位相と第６’の信号の位相との位相差を検出する際、第３の信号に重畳された位相ジッタと、第６の信号に重畳された位相ジッタとが相殺されるため、比較器１７における位相差の検出精度の劣化を抑えることができる。
【００３７】
ＡＤＣ１８は、比較器１７から第７の信号を受けると、第７の信号をアナログ信号からデジタル信号に変換し、デジタル信号を判定回路１９に出力する。
判定回路１９は、ＡＤＣ１８からデジタル信号を受けると、デジタル信号の位相の時間変化に基づいて、第１の信号源１及び第２の信号源２のうち、いずれの信号源に異常が発生しているかを判定する。
以下、判定回路１９による判定処理を具体的に説明する。
【００３８】
位相算出部２１は、ＡＤＣ１８からデジタル信号を受けると、デジタル信号の位相を算出し、算出した位相を変化時間計測部２２に出力する。
変化時間計測部２２は、位相算出部２１から出力された位相の変化を検出する。
変化時間計測部２２は、位相の変化を検出すると、変化の検出時点から、変化した位相が元の位相に戻るまでの時間Δｔを計測し、計測した時間Δｔを判定部２３に出力する。
【００３９】
判定部２３は、変化時間計測部２２から出力された時間Δｔが第１の遅延時間τＡであれば、第１の信号源１に異常が発生している旨を示す判定結果を出力する。
また、判定部２３は、変化時間計測部２２から出力された時間Δｔが第２の遅延時間τＢであれば、第２の信号源２に異常が発生している旨を示す判定結果を出力する。
【００４０】
図３は、第１の信号源１に異常が発生している場合の信号の時間変化を示す説明図である。
図３において、横軸は時間である。
図３では、第２の信号源２は正常であるが、第１の信号源１が時刻ｔ１のときに異常が発生している例を示している。
時刻ｔ１よりも前の時間では、第１の信号源１は正常であるため、第１の信号源１から出力された第１の信号の周波数はｆ１である。
時刻ｔ１以降では、第１の信号源１に異常が発生しているために、第１の信号源１から出力された第１の信号の周波数が、ｆ１から（ｆ１＋Δｆ１）に変化して、初期位相がθ１からθ１’に変化している。
【００４１】
このとき、第１の周波数変換器１１には、第１の信号源１から出力された第１の信号が遅延なく伝送され、第２の信号源２から出力された第２の信号が遅延なく伝送される。そして、第１の周波数変換器１１から出力された第３の信号は、第１のフィルタ１５でスプリアス信号が抑圧され、第３’の信号として、比較器１７に伝送される。
したがって、第３’の信号の周波数は、図３に示すように、時刻ｔ１において、ｆ１−ｆ２から（ｆ１＋Δｆ１）−ｆ２に変化する。
一方、第２の周波数変換器１４には、第１の信号源１から出力された第１の信号が第１の遅延時間τＡだけ遅れて伝送され、第２の信号源２から出力された第２の信号が第２の遅延時間τＢだけ遅れて伝送される。そして、第２の周波数変換器１４から出力された第６の信号は、第２のフィルタ１６でスプリアス信号が抑圧され、第６’の信号として、比較器１７に伝送される。
したがって、第６’の信号の周波数は、図３に示すように、時刻ｔ１＋τＡにおいて、ｆ１−ｆ２から（ｆ１＋Δｆ１）−ｆ２に変化する。
【００４２】
時刻ｔ１よりも前の時間では、第３’の信号と、第６’の信号とは、初期位相が異なるだけで、周波数が同じである。したがって、時刻ｔ１よりも前の時間では、第７の信号の位相を示すデジタル信号、即ち、第３’の信号と、第６’の信号との位相差を示すデジタル信号の位相は、一定である。
時刻ｔ１以降、時刻ｔ１＋τＡまでの時間では、第３’の信号の周波数が（ｆ１＋Δｆ１）−ｆ２であり、第６’の信号の周波数がｆ１−ｆ２であるため、位相差を示すデジタル信号の位相は、時間の経過に伴って変化する。デジタル信号の位相は、１秒毎に、周波数Δｆ１ずつ変化する。
【００４３】
時刻ｔ１＋τＡ以降の時間では、第３’の信号と、第６’の信号とは、周波数が同じである。したがって、第３’の信号と、第６’の信号との位相差を示すデジタル信号の位相は、一定である。
以上より、第１の信号源１が時刻ｔ１のときに異常が発生している場合、変化時間計測部２２から出力された時間Δｔ、即ち、位相の変化を検出した時刻ｔ１から、変化した位相が元の位相に戻った時刻ｔ１＋τＡまでの時間が、第１の遅延時間τＡと一致する。
よって、判定部２３は、変化時間計測部２２から出力された時間Δｔが第１の遅延時間τＡであれば、第１の信号源１に異常が発生している旨を示す判定結果を出力する。
【００４４】
図４は、第２の信号源２に異常が発生している場合の信号の時間変化を示す説明図である。
図４において、横軸は時間である。
図４では、第１の信号源１は正常であるが、第２の信号源２が時刻ｔ２のときに異常が発生している例を示している。
時刻ｔ２よりも前の時間では、第２の信号源２は正常であるため、第２の信号源２から出力された第２の信号の周波数はｆ２である。
時刻ｔ２以降では、第２の信号源２に異常が発生しているために、第２の信号源２から出力された第２の信号の周波数が、ｆ２から（ｆ２＋Δｆ２）に変化して、初期位相がθ２からθ２’に変化している。
【００４５】
このとき、第１の周波数変換器１１には、第１の信号源１から出力された第１の信号が遅延なく伝送され、第２の信号源２から出力された第２の信号が遅延なく伝送される。そして、第１の周波数変換器１１から出力された第３の信号は、第１のフィルタ１５でスプリアス信号が抑圧され、第３’の信号として、比較器１７に伝送される。
したがって、第３’の信号の周波数は、図４に示すように、時刻ｔ２において、ｆ１−ｆ２からｆ１−（ｆ２＋Δｆ２）に変化する。
一方、第２の周波数変換器１４には、第１の信号源１から出力された第１の信号が第１の遅延時間τＡだけ遅れて伝送され、第２の信号源２から出力された第２の信号が第２の遅延時間τＢだけ遅れて伝送される。そして、第２の周波数変換器１４から出力された第６の信号は、第２のフィルタ１６でスプリアス信号が抑圧され、第６’の信号として、比較器１７に伝送される。
したがって、第６’の信号の周波数は、図４に示すように、時刻ｔ２＋τＢにおいて、ｆ１−ｆ２からｆ１−（ｆ２＋Δｆ２）に変化する。
【００４６】
時刻ｔ２よりも前の時間では、第３’の信号と、第６’の信号とは、初期位相が異なるだけで、周波数が同じである。したがって、時刻ｔ２よりも前の時間では、第７の信号の位相を示すデジタル信号、即ち、第３’の信号と、第６’の信号との位相差を示すデジタル信号の位相は、一定である。
時刻ｔ２以降、時刻ｔ２＋τＢまでの時間では、第３’の信号の周波数がｆ１−（ｆ２＋Δｆ２）であり、第６’の信号の周波数がｆ１−ｆ２であるため、位相差を示すデジタル信号の位相は、時間の経過に伴って変化する。デジタル信号の位相は、１秒毎に、周波数Δｆ２ずつ変化する。
【００４７】
時刻ｔ２＋τＢ以降の時間では、第３’の信号と、第６’の信号とは、周波数が同じである。したがって、第３’の信号と、第６’の信号との位相差を示すデジタル信号の位相は、一定である。
以上より、第２の信号源２が時刻ｔ２のときに異常が発生している場合、変化時間計測部２２から出力された時間Δｔ、即ち、位相の変化を検出した時刻ｔ２から、変化した位相が元の位相に戻った時刻ｔ２＋τＢまでの時間が、第２の遅延時間τＢと一致する。
よって、判定部２３は、変化時間計測部２２から出力された時間Δｔが第２の遅延時間τＢであれば、第２の信号源２に異常が発生している旨を示す判定結果を出力する。
【００４８】
ここで、図３は、第１の信号源１に異常が発生している場合の信号の時間変化を示し、図４は、第２の信号源２に異常が発生している場合の信号の時間変化を示している。
第１の信号源１及び第２の信号源２の双方に、異常が発生していない場合は、第３’の信号の周波数及び第６’の信号の周波数のそれぞれは、変化せずに一定である。したがって、第３’の信号と、第６’の信号との位相差を示すデジタル信号の位相は、時間の経過に伴って変化しない。
よって、判定部２３は、変化時間計測部２２から出力された時間Δｔが零であれば、第１の信号源１及び第２の信号源２のいずれにおいても、異常が無い旨を示す判定結果を出力する。
【００４９】
以上の実施の形態１は、第１の信号源１から出力された第１の信号と第２の信号源２から出力された第２の信号とから、第３の信号を生成する第１の周波数変換器１１と、第１の信号源１から出力された第１の信号を遅延させ、第４の信号として出力する第１の遅延回路１２と、第２の信号源２から出力された第２の信号を遅延させ、第５の信号として出力する第２の遅延回路１３と、第１の遅延回路１２から出力された第４の信号と第２の遅延回路１３から出力された第５の信号とから、第３の信号の周波数と同じ周波数を有する第６の信号を生成する第２の周波数変換器１４と、第１の周波数変換器１１により生成された第３の信号の位相と、第２の周波数変換器１４により生成された第６の信号の位相との位相差を示す第７の信号を出力する比較器１７とを備え、判定回路１９が、比較器１７から出力された第７の信号に基づいて、第１の信号源１又は第２の信号源２における異常の発生を検出するように、位相差検出回路４を構成した。したがって、位相差検出回路４は、位相ジッタが重畳されても、信号源における異常の有無の誤判定を防止することができる。
【００５０】
また、実施の形態１は、第１の遅延回路１２が、第１の信号源１から出力された第１の信号を第１の遅延時間だけ遅延させ、第２の遅延回路１３が、第２の信号源２から出力された第２の信号を第１の遅延時間と異なる第２の遅延時間だけ遅延させ、判定回路１９が、比較器１７から出力された第７の信号の位相の時間変化に基づいて、第１の信号源１及び第２の信号源２のうち、いずれの信号源に異常が発生しているかを判定するように、位相差検出回路４を構成した。したがって、位相差検出回路４は、どの信号源に異常が発生しているかを特定することができる。
【００５１】
図１に示す位相差検出回路４では、第１の周波数変換器１１に入力される２つの信号の周波数と、第２の周波数変換器１４に入力される２つの信号の周波数は、いずれも、ｆ１，ｆ２であって、同じものであるとしている。しかし、第１の周波数変換器１１に入力される２つの信号の周波数と、第２の周波数変換器１４に入力される２つの信号の周波数とが同じであればよく、両周波数変換器１１，１４に入力される２つの信号の周波数が、ともにｆ１，ｆ２である場合に限られるものではない。
したがって、位相差検出回路４が、例えば、以下に示す４つの周波数変換器（１）〜（４）を備えるようにしてもよい。４つの周波数変換器（１）〜（４）のそれぞれは、分周器又は逓倍器などによって実現することが可能である。
周波数変換器（１）は、第１の信号の周波数ｆ１を周波数ｆ３に変換し、周波数ｆ３の信号を第１の周波数変換器１１に出力する変換器である。
周波数変換器（２）は、第２の信号の周波数ｆ２を周波数ｆ４に変換し、周波数ｆ４の信号を第１の周波数変換器１１に出力する変換器である。
周波数変換器（３）は、第４の信号の周波数ｆ１を周波数ｆ３に変換し、周波数ｆ３の信号を第２の周波数変換器１４に出力する変換器である。
周波数変換器（４）は、第５の信号の周波数ｆ２を周波数ｆ４に変換し、周波数ｆ４の信号を第２の周波数変換器１４に出力する変換器である。
なお、分周器又は逓倍器などを用いて、第１のフィルタ１５から出力された第３’の信号の周波数を変換し、分周器又は逓倍器などを用いて、第２のフィルタ１６から出力された第６’の信号の周波数を変換するようにしてもよい。ただし、周波数変換後の第３’の信号の周波数と、周波数変換後の第６’の信号の周波数とは、同じ周波数である。
【００５２】
図１に示すクロック生成装置では、第１の信号源１及び第２の信号源２を備えており、第１の信号源１から出力される第１の信号の周波数ｆ１が、第２の信号源２から出力される第２の信号の周波数ｆ２よりも高い（ｆ１＞ｆ２）ものとしている。しかし、これは一例に過ぎず、第１の信号源１から出力される第１の信号の周波数ｆ１が、第２の信号源２から出力される第２の信号の周波数ｆ２以下（ｆ１≦ｆ２）であってもよい。
【００５３】
図１に示すクロック生成装置では、第３の信号及び第６の信号におけるそれぞれの所望の周波数がｆ１−ｆ２であるとしている。したがって、第１の周波数変換器１１及び第２の周波数変換器１４におけるそれぞれの出力周波数が、式（６）において、ｍ＝ｎ＝１のときの周波数であるとしている。
しかし、これは一例に過ぎず、例えば、第３の信号及び第６の信号におけるそれぞれの所望の周波数がｆ１＋ｆ２であってもよい。所望の周波数がｆ１＋ｆ２である場合、第１の周波数変換器１１及び第２の周波数変換器１４におけるそれぞれの出力周波数は、式（５）において、ｍ＝ｎ＝１のときの周波数である。
また、所望の周波数は、式（５）及び式（６）において、ｍ＝ｎ＝１のときの周波数に限るものではなく、所望の周波数は、例えば、式（５）において、ｍ＝１、ｎ＝２のときの周波数ｆ１＋２ｆ２であってもよい。また、所望の周波数が、例えば、式（６）において、ｍ＝２、ｎ＝２のときの周波数２ｆ１−２ｆ２であってもよい。
【００５４】
図１に示す位相差検出回路４は、比較器１７から出力された第７の信号をアナログ信号からデジタル信号に変換し、デジタル信号を判定回路１９に出力するＡＤＣ１８を備えている。
位相差検出回路４が、ＡＤＣ１８の代わりに、以下に示す２つのＡＤＣ（１）〜（２）を備えるものであってもよい。
ＡＤＣ（１）は、第１のフィルタ１５から出力された第３’の信号をアナログ信号からデジタル信号に変換し、デジタル信号を比較器１７に出力するＡＤＣである。
ＡＤＣ（２）は、第２のフィルタ１６から出力された第６’の信号をアナログ信号からデジタル信号に変換し、デジタル信号を比較器１７に出力するＡＤＣである。
【００５５】
図１に示すクロック生成装置では、第１の信号源１が第１の信号を出力し、第２の信号源２が第２の信号を出力することを前提としている。
第１の信号源１が第１の信号を出力しない故障を検知できるようにするために、図１に示すクロック生成装置が、第１の信号の電力又は電流を測定する測定回路を実装するようにしてもよい。
判定回路１９は、測定回路により測定された第１の信号の電力が閾値Ｔｈ１よりも小さい場合、又は、第１の信号の電流が閾値Ｔｈ２よりも小さければ、第１の信号源１の故障を検知する。
また、第２の信号源２が第２の信号を出力しない故障を検知できるようにするために、図１に示すクロック生成装置が、第２の信号の電力又は電流を測定する測定回路を実装するようにしてもよい。
判定回路１９は、測定回路により測定された第２の信号の電力が閾値Ｔｈ１よりも小さい場合、又は、第２の信号の電流が閾値Ｔｈ２よりも小さければ、第２の信号源２の故障を検知する。
閾値Ｔｈ１，Ｔｈ２は、判定回路１９の内部メモリに格納されているものであってもよいし、外部から与えられるものであってもよい。
【００５６】
図１に示す位相差検出回路４では、第１の遅延回路１２及び第２の遅延回路１３のそれぞれが、スルー線路であるとしている。しかし、これは一例に過ぎず、第１の遅延回路１２及び第２の遅延回路１３のそれぞれがフィルタであってもよい。ただし、フィルタは、時定数を有しているため、第１の遅延回路１２及び第２の遅延回路１３のそれぞれがフィルタである場合、第１の信号源１又は第２の信号源２の異常発生に伴うフィルタの出力信号の変化は、フィルタの入力信号の変化よりも遅れる。
【００５７】
図３及び図４には、第１の信号源１又は第２の信号源２に異常が発生すると、第３’の信号の周波数及び第６’の信号の周波数が変化して、デジタル信号の位相が変化することを示している。
第１の信号源１又は第２の信号源２に異常が発生すると、第３’の信号の位相及び第６’の信号の位相についても変化して、デジタル信号の位相が、図３及び図４と同様に変化する。したがって、図１に示すクロック生成装置は、異常の発生に伴って、第３’の信号の位相及び第６’の信号の位相が変化する場合でも、同様に、どの信号源に異常が発生しているかを特定することができる。
【００５８】
図１に示すクロック生成装置では、判定回路１９が、変化時間計測部２２から出力された時間Δｔに基づいて、第１の信号源１及び第２の信号源２のうち、いずれの信号源に異常が発生しているかを判定している。判定回路１９は、位相算出部２１により算出された位相の変化量が閾値以上である場合に限り、変化時間計測部２２から出力された時間Δｔに基づいて、いずれの信号源に異常が発生しているかを判定するようにしてもよい。
閾値は、判定回路１９の内部メモリに格納されているものであってもよいし、外部から与えられるものであってもよい。
【００５９】
図１に示すクロック生成装置では、第１の信号源１及び第２の信号源２を備えており、判定回路１９が、第１の信号源１及び第２の信号源２のうち、いずれの信号源に異常が発生しているかを判定している。
しかし、これは一例に過ぎず、第１の信号源１及び第２の信号源２のほかに、第３の信号源５を備えるクロック生成装置であってもよい。
【００６０】
図５は、実施の形態１による他のクロック生成装置を示す構成図である。図５において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
第３の信号源５は、異常検出の対象とされる信号源であり、水晶発振器、ルビジウム発振器、セシウム発振器、ＶＣＯ又はＤＤＳなどによって実現される。
第３の信号源５は、周波数がｆ３で、初期位相がθ３である信号をクロック信号生成部３、位相差検出回路４ａの第１の周波数変換器１１及び位相差検出回路４ａの第２の遅延回路１３のそれぞれに出力する。
図５に示すクロック生成装置では、第１の信号源１が、第１の信号をクロック信号生成部３、位相差検出回路４の第１の周波数変換器１１及び位相差検出回路４の第２の遅延回路１３のそれぞれに出力する。
また、第１の信号源１は、位相差検出回路４ａの第１の周波数変換器１１及び位相差検出回路４ａの第２の遅延回路１３のそれぞれに出力する。
位相差検出回路４ａは、位相差検出回路４と同じ構成の回路であり、第１の信号源１から出力された第１の信号と、第３の信号源５から出力された信号とを入力する。
位相差検出回路４ａの判定回路１９は、第１の信号源１及び第３の信号源５のうち、いずれの信号源に異常が発生しているかを判定する。
【００６１】
クロック信号生成部３ａは、逓倍器又は分周器などによって実現される。
クロック信号生成部３ａは、第１の信号源１から出力された第１の信号、第２の信号源２から出力された第２の信号及び第３の信号源５から出力された信号を用いて、クロック信号を生成する。
図５に示すクロック生成装置では、クロック信号生成部３ａが、第１の信号、第２の信号及び第３の信号源５から出力された信号から、１つのクロック信号を生成している。しかし、これは一例に過ぎず、クロック信号生成部３が、第１の信号から１つのクロック信号を生成し、第２の信号から１つのクロック信号を生成し、第３の信号源５から出力された信号から１つのクロック信号を生成するようにしてもよい。
図５に示すクロック生成装置では、第１の信号源１、第２の信号源２及び第３の信号源５のうち、いずれの信号源に異常が発生しているかを判定することができる。
【００６２】
図１に示すクロック生成装置では、２つの信号源を備え、図５に示すクロック生成装置では、３つの信号源を備えている。しかし、これらは一例に過ぎず、Ｎ（Ｎは４以上の整数）個の信号源を備えるクロック生成装置であってもよい。
Ｎ個の信号源を備えるクロック生成装置は、位相差検出回路４の代わりに、Ｎ−１個の位相差検出回路４ｎ（ｎ＝１，２，・・・，Ｎ−１）を備える。
各位相差検出回路４ｎは、位相差検出回路４と同じ構成の回路であり、第１の信号源１から出力された第１の信号と、第ｎ＋１の信号源から出力された信号とを入力する。
位相差検出回路４ｎの判定回路１９は、第１の信号源１及び第ｎ＋１の信号源のうち、いずれの信号源に異常が発生しているかを判定する。
【００６３】
実施の形態２．
実施の形態１のクロック生成装置では、判定回路１９が、ＡＤＣ１８から出力されたデジタル信号の位相の時間変化に基づいて、第１の信号源１及び第２の信号源２のうち、いずれの信号源に異常が発生しているかを判定している。
実施の形態２では、判定回路１９が、いずれの信号源に異常が発生しているかの判定だけでなく、第１の信号源１及び第２の信号源２の両方に異常が発生しているかの判定ができるクロック生成装置について説明する。
【００６４】
図６は、実施の形態２による位相差検出回路４を含むクロック生成装置を示す構成図である。図６において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
判定回路３０は、ＦＰＧＡなどによって実現される。
判定回路３０は、位相算出部２１、変化時間計測部２２及び判定部３１を備えている。
判定回路３０は、ＡＤＣ１８から出力されたデジタル信号に基づいて、第１の信号源１又は第２の信号源２における異常の発生を検出する。
また、判定回路３０は、ＡＤＣ１８から出力されたデジタル信号の位相の時間変化に基づいて、第１の信号源１及び第２の信号源２のうち、いずれの信号源に異常が発生しているかを判定し、また、両方の信号源に異常が発生しているかを判定する回路である。
【００６５】
図７は、実施の形態２による位相差検出回路４の判定回路３０を示す構成図である。図７において、図２と同一符号は同一又は相当部分を示すので説明を省略する。
判定部３１は、変化時間計測部２２による時間の計測回数を計数するとともに、変化時間計測部２２により時間が計測されている途中で、位相算出部２１により算出された位相の変化量に変化が有るか否かを判定する。
判定部３１は、計測回数が１回であり、変化量に変化が無く、かつ、変化時間計測部２２から出力された時間が第１の遅延時間τＡであれば、第１の信号源１に異常が発生している旨を示す判定結果を出力する。
判定部３１は、計測回数が１回であり、変化量に変化が無く、かつ、変化時間計測部２２から出力された時間が第２の遅延時間τＢであれば、第２の信号源２に異常が発生している旨を示す判定結果を出力する。
判定部３１は、計測回数が２回であれば、第１の信号源１及び第２の信号源２の両方に異常が発生している旨を示す判定結果を出力する。
また、判定部３１は、計測回数が１回であり、かつ、変化量に変化が有れば、第１の信号源１及び第２の信号源２の両方に異常が発生している旨を示す判定結果を出力する。
判定部３１は、計測回数が０回であれば、第１の信号源１及び第２の信号源２のいずれにおいても、異常が無い旨を示す判定結果を出力する。
【００６６】
次に、図６に示す位相差検出回路４の動作について説明する。
ただし、判定回路３０以外は、図１に示す位相差検出回路４と同様であるため、ここでは、判定回路３０の動作についてのみ説明する。
第１の信号源１及び第２の信号源２のうち、第１の信号源１のみに異常が発生している場合の信号の時間変化は、実施の形態１と同様に、図３のように表される。
図３では、第２の信号源２は正常であるが、第１の信号源１が時刻ｔ１のときに異常が発生している例を示している。
時刻ｔ１よりも前の時間では、第１の信号源１は正常であるため、第１の信号源１から出力された第１の信号の周波数はｆ１である。
時刻ｔ１以降では、第１の信号源１に異常が発生しているために、第１の信号源１から出力された第１の信号の周波数が、ｆ１から（ｆ１＋Δｆ１）に変化して、初期位相がθ１からθ１’に変化している。
【００６７】
このとき、第１の周波数変換器１１には、第１の信号源１から出力された第１の信号が遅延なく伝送され、第２の信号源２から出力された第２の信号が遅延なく伝送される。そして、第１の周波数変換器１１から出力された第３の信号は、第１のフィルタ１５でスプリアス信号が抑圧され、第３’の信号として、比較器１７に伝送される。
したがって、第３’の信号の周波数は、図３に示すように、時刻ｔ１において、ｆ１−ｆ２から（ｆ１＋Δｆ１）−ｆ２に変化する。
一方、第２の周波数変換器１４には、第１の信号源１から出力された第１の信号が第１の遅延時間τＡだけ遅れて伝送され、第２の信号源２から出力された第２の信号が第２の遅延時間τＢだけ遅れて伝送される。そして、第２の周波数変換器１４から出力された第６の信号は、第２のフィルタ１６でスプリアス信号が抑圧され、第６’の信号として、比較器１７に伝送される。
したがって、第６’の信号の周波数は、図３に示すように、時刻ｔ１＋τＡにおいて、ｆ１−ｆ２から（ｆ１＋Δｆ１）−ｆ２に変化する。
【００６８】
時刻ｔ１よりも前の時間では、第３’の信号と、第６’の信号とは、初期位相が異なるだけで、周波数が同じである。したがって、時刻ｔ１よりも前の時間では、第７の信号の位相を示すデジタル信号、即ち、第３’の信号と、第６’の信号との位相差を示すデジタル信号の位相は、一定である。
時刻ｔ１以降、時刻ｔ１＋τＡまでの時間では、第３’の信号の周波数が（ｆ１＋Δｆ１）−ｆ２であり、第６’の信号の周波数がｆ１−ｆ２であるため、位相差を示すデジタル信号の位相は、時間の経過に伴って変化する。デジタル信号の位相は、１秒毎に、周波数Δｆ１ずつ変化し、デジタル信号の位相の変化量は、一定である。したがって、変化時間計測部２２により時間が計測されている途中での変化量に変化は無い。
時刻ｔ１＋τＡ以降の時間では、第３’の信号と、第６’の信号とは、周波数が同じである。したがって、第３’の信号と、第６’の信号との位相差を示すデジタル信号の位相は、一定である。
【００６９】
以上より、第１の信号源１が時刻ｔ１のときに異常が発生している場合、変化時間計測部２２から出力された時間Δｔ、即ち、位相の変化を検出した時刻ｔ１から、変化した位相が元の位相に戻った時刻ｔ１＋τＡまでの時間が、第１の遅延時間τＡと一致する。
変化時間計測部２２は、時刻ｔ１から時刻ｔ１＋τＡまでの時間を１回だけ計測している。
よって、判定部３１は、変化時間計測部２２による時間の計測回数が１回であり、変化量に変化が無く、かつ、変化時間計測部２２から出力された時間が第１の遅延時間τＡであれば、第１の信号源１に異常が発生している旨を示す判定結果を出力する。
【００７０】
第１の信号源１及び第２の信号源２のうち、第２の信号源２のみに異常が発生している場合の信号の時間変化は、実施の形態１と同様に、図４のように表される。
図４では、第１の信号源１は正常であるが、第２の信号源２が時刻ｔ２のときに異常が発生している例を示している。
時刻ｔ２よりも前の時間では、第２の信号源２は正常であるため、第２の信号源２から出力された第２の信号の周波数はｆ２である。
時刻ｔ２以降では、第２の信号源２に異常が発生しているために、第２の信号源２から出力された第２の信号の周波数が、ｆ２から（ｆ２＋Δｆ２）に変化して、初期位相がθ２からθ２’に変化している。
【００７１】
このとき、第１の周波数変換器１１には、第１の信号源１から出力された第１の信号が遅延なく伝送され、第２の信号源２から出力された第２の信号が遅延なく伝送される。そして、第１の周波数変換器１１から出力された第３の信号は、第１のフィルタ１５でスプリアス信号が抑圧され、第３’の信号として、比較器１７に伝送される。
したがって、第３’の信号の周波数は、図４に示すように、時刻ｔ２において、ｆ１−ｆ２からｆ１−（ｆ２＋Δｆ２）に変化する。
一方、第２の周波数変換器１４には、第１の信号源１から出力された第１の信号が第１の遅延時間τＡだけ遅れて伝送され、第２の信号源２から出力された第２の信号が第２の遅延時間τＢだけ遅れて伝送される。そして、第２の周波数変換器１４から出力された第６の信号は、第２のフィルタ１６でスプリアス信号が抑圧され、第６’の信号として、比較器１７に伝送される。
したがって、第６’の信号の周波数は、図４に示すように、時刻ｔ２＋τＢにおいて、ｆ１−ｆ２からｆ１−（ｆ２＋Δｆ２）に変化する。
【００７２】
時刻ｔ２よりも前の時間では、第３’の信号と、第６’の信号とは、初期位相が異なるだけで、周波数が同じである。したがって、時刻ｔ２よりも前の時間では、第７の信号の位相を示すデジタル信号、即ち、第３’の信号と、第６’の信号との位相差を示すデジタル信号の位相は、一定である。
時刻ｔ２以降、時刻ｔ２＋τＢまでの時間では、第３’の信号の周波数がｆ１−（ｆ２＋Δｆ２）であり、第６’の信号の周波数がｆ１−ｆ２であるため、位相差を示すデジタル信号の位相は、時間の経過に伴って変化する。デジタル信号の位相は、１秒毎に、周波数Δｆ２ずつ変化し、デジタル信号の位相の変化量は、一定である。したがって、変化時間計測部２２により時間が計測されている途中での変化量に変化は無い。
時刻ｔ２＋τＢ以降の時間では、第３’の信号と、第６’の信号とは、周波数が同じである。したがって、第３’の信号と、第６’の信号との位相差を示すデジタル信号の位相は、一定である。
【００７３】
以上より、第２の信号源２が時刻ｔ２のときに異常が発生している場合、変化時間計測部２２から出力された時間Δｔ、即ち、位相の変化を検出した時刻ｔ２から、変化した位相が元の位相に戻った時刻ｔ２＋τＢまでの時間が、第２の遅延時間τＢと一致する。
変化時間計測部２２は、時刻ｔ２から時刻ｔ２＋τＢまでの時間を１回だけ計測している。
よって、判定部３１は、変化時間計測部２２による時間の計測回数が１回であり、変化量に変化が無く、かつ、変化時間計測部２２から出力された時間が第２の遅延時間τＢであれば、第２の信号源２に異常が発生している旨を示す判定結果を出力する。
【００７４】
次に、第１の信号源１及び第２の信号源２の両方に異常が発生しており、第１の信号源１の異常発生時刻ｔ１と第２の信号源２の異常発生時刻ｔ２とが同じである場合（ｔ１＝ｔ２）の信号の時間変化について説明する。
図８は、第１の信号源１及び第２の信号源２の両方に異常が発生しており、第１の信号源１の異常発生時刻ｔ１と第２の信号源２の異常発生時刻ｔ２とが同じである場合（ｔ１＝ｔ２）の信号の時間変化を示す説明図である。
【００７５】
図８では、時刻ｔ１（＝ｔ２）よりも前の時間では、第１の信号源１は正常であるため、第１の信号源１から出力された第１の信号の周波数はｆ１である。
時刻ｔ１（＝ｔ２）以降では、第１の信号源１に異常が発生しているために、第１の信号源１から出力された第１の信号の周波数が、ｆ１から（ｆ１＋Δｆ１）に変化して、初期位相がθ１からθ１’に変化している。
また、図８では、時刻ｔ１（＝ｔ２）よりも前の時間では、第２の信号源２は正常であるため、第２の信号源２から出力された第２の信号の周波数はｆ２である。
時刻ｔ１（＝ｔ２）以降では、第２の信号源２に異常が発生しているために、第２の信号源２から出力された第２の信号の周波数が、ｆ２から（ｆ２＋Δｆ２）に変化して、初期位相がθ２からθ２’に変化している。
【００７６】
このとき、第１の周波数変換器１１には、第１の信号源１から出力された第１の信号が遅延なく伝送され、第２の信号源２から出力された第２の信号が遅延なく伝送される。そして、第１の周波数変換器１１から出力された第３の信号は、第１のフィルタ１５でスプリアス信号が抑圧され、第３’の信号として、比較器１７に伝送される。
したがって、第３’の信号の周波数は、図８に示すように、時刻ｔ１において、ｆ１−ｆ２から（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）に変化する。
一方、第２の周波数変換器１４には、第１の信号源１から出力された第１の信号が第１の遅延時間τＡだけ遅れて伝送され、第２の信号源２から出力された第２の信号が第２の遅延時間τＢだけ遅れて伝送される。そして、第２の周波数変換器１４から出力された第６の信号は、第２のフィルタ１６でスプリアス信号が抑圧され、第６’の信号として、比較器１７に伝送される。
したがって、第６’の信号の周波数は、図８に示すように、時刻ｔ１＋τＡにおいて、ｆ１−ｆ２から（ｆ１＋Δｆ１）−ｆ２に変化する。
また、第６’の信号の周波数は、図８に示すように、時刻ｔ１＋τＢにおいて、（ｆ１＋Δｆ１）−ｆ２から（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）に変化する。
【００７７】
時刻ｔ１（＝ｔ２）よりも前の時間では、第３’の信号と、第６’の信号とは、初期位相が異なるだけで、周波数が同じである。したがって、時刻ｔ１（＝ｔ２）よりも前の時間では、第３’の信号と、第６’の信号との位相差を示すデジタル信号の位相は、一定である。
時刻ｔ１以降、時刻ｔ１＋τＡまでの時間では、第３’の信号の周波数が（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）であり、第６’の信号の周波数がｆ１−ｆ２であるため、位相差を示すデジタル信号の位相は、時間の経過に伴って変化する。デジタル信号の位相は、１秒毎に、周波数Δｆ１−Δｆ２ずつ変化し、デジタル信号の位相の変化量は、一定である。
【００７８】
時刻ｔ１＋τＡ以降、時刻ｔ１＋τＢまでの時間では、第３’の信号の周波数が（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）であり、第６’の信号の周波数が（ｆ１＋Δｆ１）−ｆ２であるため、位相差を示すデジタル信号の位相は、時間の経過に伴って変化する。デジタル信号の位相は、１秒毎に、周波数Δｆ２ずつ変化し、デジタル信号の位相の変化量は、一定である。
したがって、時刻ｔ１から時刻ｔ１＋τＢまでの時間では、時刻ｔ１＋τＡにおいて、位相差の変化量が１回変化しており、変化時間計測部２２により時間が計測されている途中で、変化量に変化が有る。
時刻ｔ１＋τＢ以降の時間では、第３’の信号と、第６’の信号とは、周波数が同じである。したがって、第３’の信号と、第６’の信号との位相差を示すデジタル信号の位相は、一定である。
【００７９】
以上より、第１の信号源１の異常発生時刻ｔ１と第２の信号源２の異常発生時刻ｔ２とが同じである場合（ｔ１＝ｔ２）、変化時間計測部２２から出力された時間Δｔ、即ち、位相の変化を検出した時刻ｔ１から、変化した位相が元の位相に戻った時刻ｔ１＋τＢまでの時間が、第２の遅延時間τＢと一致する。図８では、τＡ＜τＢであるため、時間Δｔが第２の遅延時間τＢと一致している。仮に、τＡ＞τＢであれば、時間Δｔが第１の遅延時間τＡと一致する。
変化時間計測部２２は、時刻ｔ１から時刻ｔ１＋τＢまでの時間を１回だけ計測している。
よって、判定部３１は、変化時間計測部２２による時間の計測回数が１回であり、かつ、変化量に変化が有れば、第１の信号源１及び第２の信号源２の両方に異常が発生している旨を示す判定結果を出力する。
【００８０】
次に、第１の信号源１及び第２の信号源２の両方に異常が発生しており、第１の信号源１の異常発生時刻ｔ１よりも第２の信号源２の異常発生時刻ｔ２が遅い場合（ｔ１＜ｔ１＋τＡ＜ｔ２＜ｔ２＋τＢ）の信号の時間変化について説明する。
図９は、第１の信号源１及び第２の信号源２の両方に異常が発生しており、第１の信号源１の異常発生時刻ｔ１よりも第２の信号源２の異常発生時刻ｔ２が遅い場合（ｔ１＜ｔ１＋τＡ＜ｔ２＜ｔ２＋τＢ）の信号の時間変化を示す説明図である。
【００８１】
図９では、時刻ｔ１よりも前の時間では、第１の信号源１は正常であるため、第１の信号源１から出力された第１の信号の周波数はｆ１である。
時刻ｔ１以降では、第１の信号源１に異常が発生しているために、第１の信号源１から出力された第１の信号の周波数が、ｆ１から（ｆ１＋Δｆ１）に変化して、初期位相がθ１からθ１’に変化している。
また、図９では、時刻ｔ２よりも前の時間では、第２の信号源２は正常であるため、第２の信号源２から出力された第２の信号の周波数はｆ２である。
時刻ｔ２以降では、第２の信号源２に異常が発生しているために、第２の信号源２から出力された第２の信号の周波数が、ｆ２から（ｆ２＋Δｆ２）に変化して、初期位相がθ２からθ２’に変化している。
【００８２】
このとき、第１の周波数変換器１１には、第１の信号源１から出力された第１の信号が遅延なく伝送され、第２の信号源２から出力された第２の信号が遅延なく伝送される。そして、第１の周波数変換器１１から出力された第３の信号は、第１のフィルタ１５でスプリアス信号が抑圧され、第３’の信号として、比較器１７に伝送される。
したがって、第３’の信号の周波数は、図９に示すように、時刻ｔ１において、ｆ１−ｆ２から（ｆ１＋Δｆ１）−ｆ２に変化する。
また、第３’の信号の周波数は、図９に示すように、時刻ｔ２において、（ｆ１＋Δｆ１）−ｆ２から（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）に変化する。
【００８３】
一方、第２の周波数変換器１４には、第１の信号源１から出力された第１の信号が第１の遅延時間τＡだけ遅れて伝送され、第２の信号源２から出力された第２の信号が第２の遅延時間τＢだけ遅れて伝送される。そして、第２の周波数変換器１４から出力された第６の信号は、第２のフィルタ１６でスプリアス信号が抑圧され、第６’の信号として、比較器１７に伝送される。
したがって、第６’の信号の周波数は、図９に示すように、時刻ｔ１＋τＡにおいて、ｆ１−ｆ２から（ｆ１＋Δｆ１）−ｆ２に変化する。
また、第６’の信号の周波数は、図９に示すように、時刻ｔ２＋τＢにおいて、（ｆ１＋Δｆ１）−ｆ２から（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）に変化する。
【００８４】
時刻ｔ１よりも前の時間では、第３’の信号と、第６’の信号とは、初期位相が異なるだけで、周波数が同じである。したがって、第３’の信号と、第６’の信号との位相差を示すデジタル信号の位相は、一定である。
時刻ｔ１以降、時刻ｔ１＋τＡまでの時間では、第３’の信号の周波数が（ｆ１＋Δｆ１）−ｆ２であり、第６’の信号の周波数がｆ１−ｆ２であるため、位相差を示すデジタル信号の位相は、時間の経過に伴って変化する。デジタル信号の位相は、１秒毎に、周波数Δｆ１ずつ変化し、デジタル信号の位相の変化量は、一定である。
時刻ｔ１＋τＡ以降、時刻ｔ２までの時間では、第３’の信号と、第６’の信号とは、周波数が同じである。したがって、第３’の信号と、第６’の信号との位相差を示すデジタル信号の位相は、一定である。
【００８５】
時刻ｔ２以降、時刻ｔ２＋τＢまでの時間では、第３’の信号の周波数が（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）であり、第６’の信号の周波数が（ｆ１＋Δｆ１）−ｆ２であるため、位相差を示すデジタル信号の位相は、時間の経過に伴って変化する。デジタル信号の位相は、１秒毎に、周波数Δｆ２ずつ変化し、デジタル信号の位相の変化量は、一定である。
時刻ｔ２＋τＢ以降の時間では、第３’の信号と、第６’の信号とは、周波数が同じである。したがって、第３’の信号と、第６’の信号との位相差を示すデジタル信号の位相は、一定である。
変化時間計測部２２は、時刻ｔ１から時刻ｔ１＋τＡまでの時間を計測するとともに、時刻ｔ２から時刻ｔ２＋τＢまでの時間を計測しており、合計で時間を２回計測している。
よって、判定部３１は、計測回数が２回であれば、第１の信号源１及び第２の信号源２の両方に異常が発生している旨を示す判定結果を出力する。
【００８６】
実施の形態２では、第１の信号源１及び第２の信号源２の両方に異常が発生している場合の信号の時間変化の例を図８及び図９に示している。
デジタル信号の時間変化のパターンは、図１０に示すように、第１の信号源１の異常発生時刻ｔ１と、第２の信号源２の異常発生時刻ｔ２と、第１の遅延時間τＡと、第２の遅延時間τＢとの大小関係によって、１２のパターン（１）〜（１２）に分類できる。
図１０は、パターン（１）〜（１２）におけるデジタル信号の時間変化を示す説明図である。
図１０において、条件は、第１の信号源１の異常発生時刻ｔ１と、第２の信号源２の異常発生時刻ｔ２と、第１の遅延時間τＡと、第２の遅延時間τＢとの大小関係を示している。
パターン（１）及びパターン（７）は、変化時間計測部２２による時間の計測回数が２回のパターンである。
パターン（２）〜（６）及びパターン（８）〜（１２）は、変化時間計測部２２による時間の計測回数が１回であり、かつ、変化時間計測部２２により時間が計測されている途中で、デジタル信号の位相の変化量に変化が有るパターンである。
【００８７】
パターン（１）では、ｔ１＜ｔ１＋τＡ＜ｔ２＜ｔ２＋τＢである。
パターン（２）では、ｔ１＜ｔ１＋τＡ＝ｔ２＜ｔ２＋τＢである。
パターン（３）では、ｔ１＜ｔ２＜ｔ１＋τＡ＜ｔ２＋τＢである。
パターン（４）では、ｔ１＜ｔ２＜ｔ１＋τＡ＝ｔ２＋τＢである。
パターン（５）では、ｔ１＜ｔ２＜ｔ２＋τＢ＜ｔ１＋τＡである。
パターン（６）では、ｔ１＝ｔ２＜ｔ２＋τＢ＜ｔ１＋τＡである。
パターン（７）では、ｔ２＜ｔ２＋τＢ＜ｔ１＜ｔ１＋τＡである。
パターン（８）では、ｔ２＜ｔ２＋τＢ＝ｔ１＜ｔ１＋τＡである。
パターン（９）では、ｔ２＜ｔ１＜ｔ２＋τＢ＜ｔ１＋τＡである。
パターン（１０）では、ｔ２＜ｔ１＜ｔ２＋τＢ＝ｔ１＋τＡである。
パターン（１１）では、ｔ２＜ｔ１＜ｔ１＋τＡ＜ｔ２＋τＢである。
パターン（１２）では、ｔ２＝ｔ１＜ｔ１＋τＡ＜ｔ２＋τＢである。
【００８８】
パターン（２）では、時刻ｔ２（＝ｔ１＋τＡ）において、デジタル信号の位相の変化量が変化しており、パターン（３）では、時刻ｔ２及び時刻ｔ１＋τＡにおいて、デジタル信号の位相の変化量が変化している。
パターン（４）では、時刻ｔ２において、デジタル信号の位相の変化量が変化しており、パターン（５）では、時刻ｔ２及び時刻ｔ２＋τＢにおいて、デジタル信号の位相の変化量が変化している。
パターン（６）では、時刻ｔ２＋τＢにおいて、デジタル信号の位相の変化量が変化しており、パターン（８）では、時刻ｔ１（＝ｔ２＋τＢ）において、デジタル信号の位相の変化量が変化している。
パターン（９）では、時刻ｔ１及び時刻ｔ２＋τＢにおいて、デジタル信号の位相の変化量が変化しており、パターン（１０）では、時刻ｔ１において、デジタル信号の位相の変化量が変化している。
パターン（１１）では、時刻ｔ１及び時刻ｔ１＋τＡにおいて、デジタル信号の位相の変化量が変化しており、パターン（１２）では、時刻ｔ１＋τＡにおいて、デジタル信号の位相の変化量が変化している。
【００８９】
実施の形態２の位相差検出回路４では、判定部３１が、変化時間計測部２２による時間の計測回数を計数するとともに、変化時間計測部２２により時間が計測されている途中で、位相算出部２１により算出された位相の変化量に変化が有るか否かを判定する。判定部３１は、計測回数が１回であり、変化量に変化が無く、かつ、変化時間計測部２２により計測された時間が第１の遅延時間τＡであれば、第１の信号源１に異常が発生している旨を示す判定結果を出力する。判定部３１は、計測回数が１回であり、変化量に変化が無く、かつ、変化時間計測部２２により計測された時間が第２の遅延時間τＢであれば、第２の信号源２に異常が発生している旨を示す判定結果を出力する。判定部３１は、計測回数が２回であれば、第１の信号源１及び第２の信号源２の両方に異常が発生している旨を示す判定結果を出力する。また、判定部３１は、計測回数が１回であり、かつ、変化量に変化が有れば、第１の信号源１及び第２の信号源２の両方に異常が発生している旨を示す判定結果を出力する。
したがって、実施の形態２の位相差検出回路４は、第１の信号源１又は第２の信号源２の異常発生だけでなく、第１の信号源１及び第２の信号源２の両方に異常が発生していることを判定できる。
【００９０】
実施の形態３．
実施の形態１のクロック生成装置では、第１の遅延回路１２における第１の遅延時間τＡと、第２の遅延回路１３における第２の遅延時間τＢとが、異なる遅延時間である。即ち、τＡ＞τＢ、又は、τＡ＜τＢである。
実施の形態１のクロック生成装置では、第１の遅延時間τＡと第２の遅延時間τＢとが同じ遅延時間である場合、判定部２３が、第１の信号源１と第２の信号源２のどちらに異常が発生しているかを判定することができない。
実施の形態３では、第１の遅延時間τＡと第２の遅延時間τＢとが、異なる遅延時間であっても、同じ時間であっても、第１の信号源１と第２の信号源２のどちらに異常が発生しているかを判定できるクロック生成装置について説明する。
【００９１】
図１１は、実施の形態３による位相差検出回路６を含むクロック生成装置を示す構成図である。図１１において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
位相差検出回路６は、第１の信号源１から出力された第１の信号及び第２の信号源２から出力された第２の信号を監視して、第１の信号源１又は第２の信号源２における異常の発生を検出する。
また、位相差検出回路６は、第１の信号源１から出力された第１の信号及び第２の信号源２から出力された第２の信号を監視して、第１の信号源１及び第２の信号源２のうち、異常が発生している信号源を判定する。
また、位相差検出回路６は、第１の信号源１及び第２の信号源２の両方に異常が発生しているかを判定する。
【００９２】
第２の周波数変換器４１は、ミキサ、サンプルホールド回路、又は、ミキサとサンプルホールド回路とが組み合わされた回路によって実現される。
第２の周波数変換器４１は、第２の信号源２から出力された第２の信号と第１の遅延回路１２から出力された第４の信号とから、第６の信号を生成し、第６の信号を第２のフィルタ４３に出力する。
例えば、第２の周波数変換器４１は、第２の信号を用いて、第４の信号の周波数を変換し、第６の信号として、周波数変換後の第４の信号を第２のフィルタ４３に出力する。
第２の周波数変換器４１から出力される第６の信号の周波数は、第１の周波数変換器１１から出力される第３の信号の周波数と同じ周波数である。
ここでは、第２の周波数変換器４１が、第２の信号を用いて、第４の信号の周波数を変換し、第６の信号として、周波数変換後の第４の信号を第２のフィルタ４３に出力している。
しかし、第１の周波数変換器１１が、第１の信号を用いて、第２の信号の周波数を変換している場合、第２の周波数変換器４１は、第４の信号を用いて、第２の信号の周波数を変換し、第６の信号として、周波数変換後の第２の信号を第２のフィルタ４３に出力する。
【００９３】
第３の周波数変換器４２は、ミキサ、サンプルホールド回路、又は、ミキサとサンプルホールド回路とが組み合わされた回路によって実現される。
第３の周波数変換器４２は、第１の信号源１から出力された第１の信号と第２の遅延回路１３から出力された第５の信号とから、第７の信号を生成し、第７の信号を第３のフィルタ４４に出力する。
例えば、第３の周波数変換器４２は、第５の信号を用いて、第１の信号の周波数を変換し、第７の信号として、周波数変換後の第１の信号を第３のフィルタ４４に出力する。
第３の周波数変換器４２から出力される第７の信号の周波数は、第１の周波数変換器１１から出力される第３の信号の周波数と同じ周波数である。
ここでは、第３の周波数変換器４２が、第５の信号を用いて、第１の信号の周波数を変換し、第７の信号として、周波数変換後の第１の信号を第３のフィルタ４４に出力している。
しかし、第１の周波数変換器１１が、第１の信号を用いて、第２の信号の周波数を変換している場合、第３の周波数変換器４２は、第１の信号を用いて、第５の信号の周波数を変換し、第７の信号として、周波数変換後の第５の信号を第３のフィルタ４４に出力する。
【００９４】
第２のフィルタ４３は、チップインダクタ、チップキャパシタ、ＬＰＦ又はＢＰＦなどによって実現される。また、第２のフィルタ４３は、マイクロストリップ及び同軸共振器などによって実現されていてもよい。
第２のフィルタ４３は、第２の周波数変換器４１から出力された第６の信号の信号成分を通過させる通過帯域を有しており、通過帯域外の信号及び不要波を抑圧するフィルタである。
したがって、第２のフィルタ４３は、第２の周波数変換器４１から出力された第６の信号に含まれているスプリアス信号を抑圧し、スプリアス信号を抑圧した第６の信号（以下、「第６’の信号」と称する）を第１の比較器４５に出力する。
【００９５】
第３のフィルタ４４は、チップインダクタ、チップキャパシタ、ＬＰＦ又はＢＰＦなどによって実現される。また、第３のフィルタ４４は、マイクロストリップ及び同軸共振器などによって実現されていてもよい。
第３のフィルタ４４は、第３の周波数変換器４２から出力された第７の信号の信号成分を通過させる通過帯域を有しており、通過帯域外の信号及び不要波を抑圧するフィルタである。
したがって、第３のフィルタ４４は、第３の周波数変換器４２から出力された第７の信号に含まれているスプリアス信号を抑圧し、スプリアス信号を抑圧した第７の信号（以下、「第７’の信号」と称する）を第２の比較器４６に出力する。
【００９６】
第１の比較器４５は、ミキサなどによって実現される。
第１の比較器４５は、第１のフィルタ１５から出力された第３’の信号の位相と第２のフィルタ４３から出力された第６’の信号の位相とを比較して、第３’の信号の位相と第６’の信号の位相との位相差を検出する。
第１の比較器４５は、検出した位相差を示す第８の信号をＡＤＣ４７に出力する。
【００９７】
第２の比較器４６は、ミキサなどによって実現される。
第２の比較器４６は、第１のフィルタ１５から出力された第３’の信号の位相と第３のフィルタ４４から出力された第７’の信号の位相とを比較して、第３’の信号の位相と第７’の信号の位相との位相差を検出する。
第２の比較器４６は、検出した位相差を示す第９の信号をＡＤＣ４８に出力する。
【００９８】
ＡＤＣ４７は、ΔΣ型のＡＤコンバータ又はフラッシュ型のＡＤコンバータなどによって実現されるアナログデジタル変換器である。
ＡＤＣ４７は、第１の比較器４５から出力された第８の信号をアナログ信号からデジタル信号（以下、「第１のデジタル信号」と称する）に変換し、第１のデジタル信号を判定回路４９に出力する。
例えば、ＡＤＣ４７は、クロック信号に同期して、第８の信号を標本化することで、第８の信号をアナログ信号から第１のデジタル信号に変換し、第１のデジタル信号を判定回路４９に出力する。
クロック信号は、クロック信号生成部３から出力されたクロック信号であってもよいし、クロック生成装置の外部から与えられるものであってもよい。
【００９９】
ＡＤＣ４８は、ΔΣ型のＡＤコンバータ又はフラッシュ型のＡＤコンバータなどによって実現されるアナログデジタル変換器である。
ＡＤＣ４８は、第２の比較器４６から出力された第９の信号をアナログ信号からデジタル信号（以下、「第２のデジタル信号」と称する）に変換し、第２のデジタル信号を判定回路４９に出力する。
例えば、ＡＤＣ４８は、クロック信号に同期して、第９の信号を標本化することで、第９の信号をアナログ信号から第２のデジタル信号に変換し、第２のデジタル信号を判定回路４９に出力する。
クロック信号は、クロック信号生成部３から出力されたクロック信号であってもよいし、クロック生成装置の外部から与えられるものであってもよい。
ＡＤＣ４７は、第８の信号をアナログ信号から第１のデジタル信号に変換する毎に、第１のデジタル信号を記憶するメモリを備え、複数の第１のデジタル信号を平均化し、平均化した第１のデジタル信号を判定回路４９に出力するようにしてもよい。
ＡＤＣ４８は、第９の信号をアナログ信号から第２のデジタル信号に変換する毎に、第２のデジタル信号を記憶するメモリを備え、複数の第２のデジタル信号を平均化し、平均化した第２のデジタル信号を判定回路４９に出力するようにしてもよい。
【０１００】
判定回路４９は、ＦＰＧＡなどによって実現される。
判定回路４９は、第１の位相算出部５１、第２の位相算出部５２、第１の変化時間計測部５３、第２の変化時間計測部５４及び判定部５５（図１２を参照）を備えている。
判定回路４９は、ＡＤＣ４７から出力された第１のデジタル信号及びＡＤＣ４８から出力された第２のデジタル信号のそれぞれに基づいて、第１の信号源１又は第２の信号源２における異常の発生を検出する。
また、判定回路４９は、ＡＤＣ４７から出力された第１のデジタル信号の位相の時間変化及びＡＤＣ４８から出力された第２のデジタル信号の位相の時間変化のそれぞれに基づいて、第１の信号源１及び第２の信号源２のうち、いずれの信号源に異常が発生しているかを判定する。
また、判定回路４９は、第１のデジタル信号の位相の時間変化及び第２のデジタル信号の位相の時間変化のそれぞれに基づいて、第１の信号源１及び第２の信号源２の両方に異常が発生しているかを判定する。
【０１０１】
図１２は、実施の形態３による位相差検出回路６の判定回路４９を示す構成図である。
図１２において、第１の位相算出部５１は、ＡＤＣ４７から出力された第１のデジタル信号の位相を算出し、算出した位相を第１の変化時間計測部５３に出力する。
第２の位相算出部５２は、ＡＤＣ４８から出力された第２のデジタル信号の位相を算出し、算出した位相を第２の変化時間計測部５４に出力する。
【０１０２】
第１の変化時間計測部５３は、第１の位相算出部５１から出力された位相の変化を検出する。
第１の変化時間計測部５３は、位相の変化を検出すると、変化の検出時点から、変化した位相が元の位相に戻るまでの時間を計測し、計測した時間を判定部５５に出力する。
第２の変化時間計測部５４は、第２の位相算出部５２から出力された位相の変化を検出する。
第２の変化時間計測部５４は、位相の変化を検出すると、変化の検出時点から、変化した位相が元の位相に戻るまでの時間を計測し、計測した時間を判定部５５に出力する。
【０１０３】
判定部５５は、第１の変化時間計測部５３から出力された時間及び第２の変化時間計測部５４から出力された時間のそれぞれに基づいて、第１の信号源１又は第２の信号源２における異常の発生を検出する。
また、判定部５５は、第１の変化時間計測部５３から出力された時間及び第２の変化時間計測部５４から出力された時間のそれぞれに基づいて、第１の信号源１及び第２の信号源２のうち、いずれの信号源に異常が発生しているかを判定する。
また、判定部５５は、第１のデジタル信号の位相の時間変化及び第２のデジタル信号の位相の時間変化のそれぞれに基づいて、第１の信号源１及び第２の信号源２の両方に異常が発生しているかを判定する。
【０１０４】
次に、図１１に示す位相差検出回路６の動作について説明する。
図１１に示す位相差検出回路６では、第１の遅延回路１２及び第２の遅延回路１３として、スルー線路が用いられ、第１の周波数変換器１１、第２の周波数変換器４１及び第３の周波数変換器４２として、ミキサが用いられているものとする。
また、図１１に示す位相差検出回路６では、第１の比較器４５及び第２の比較器４６として、ミキサが用いられているものとする。
また、図１１に示す位相差検出回路６の構成要素のうち、第１の遅延回路１２及び第２の遅延回路１３以外の構成要素では、信号が入力されてから、信号を出力するまでに遅延が生じないものとする。
【０１０５】
第１の信号源１は、上記の式（１）に示す第１の信号をクロック信号生成部３、第１の周波数変換器１１、第１の遅延回路１２及び第３の周波数変換器４２のそれぞれに出力する。
第２の信号源２は、上記の式（２）に示す第２の信号をクロック信号生成部３、第１の周波数変換器１１、第２の遅延回路１３及び第２の周波数変換器４１のそれぞれに出力する。
【０１０６】
第１の遅延回路１２は、第１の信号源１から第１の信号を受けると、第１の信号を第１の遅延時間τＡだけ遅延させる。
第１の遅延回路１２は、遅延後の第１の信号として、上記の式（３）に示す第４の信号を第２の周波数変換器４１に出力する。
第２の遅延回路１３は、第２の信号源２から第２の信号を受けると、第２の信号を第２の遅延時間τＢだけ遅延させる。
第２の遅延回路１３は、遅延後の第２の信号として、上記の式（４）に示す第５の信号を第３の周波数変換器４２に出力する。
【０１０７】
第１の周波数変換器１１は、第１の信号源１から出力された第１の信号と第２の信号源２から出力された第２の信号とから、第３の信号を生成し、第３の信号を第１のフィルタ１５に出力する。
第２の周波数変換器４１は、第２の信号源２から出力された第２の信号と第１の遅延回路１２から出力された第４の信号とから、第６の信号を生成し、第６の信号を第２のフィルタ４３に出力する。
第３の周波数変換器４２は、第１の信号源１から出力された第１の信号と第２の遅延回路１３から出力された第５の信号とから、第７の信号を生成し、第７の信号を第３のフィルタ４４に出力する。
ここで、周波数変換器として用いられるミキサに入力される２つの周波数が、ｆｉｎ１とｆｉｎ２であるとすると、ミキサの出力周波数は、上記の式（５）及び式（６）のように表される。
【０１０８】
第１の周波数変換器１１に入力される２つの信号は、第１の信号と第２の信号であり、第１の信号の周波数はｆ１、第２の信号の周波数はｆ２である。
また、第２の周波数変換器４１に入力される２つの信号は、第２の信号と第４の信号であり、第２の信号の周波数はｆ２、第４の信号の周波数はｆ１である。
また、第３の周波数変換器４２に入力される２つの信号は、第１の信号と第５の信号であり、第１の信号の周波数はｆ１、第５の信号の周波数はｆ２である。
ここでは、第１の周波数変換器１１の出力信号である第３の信号の所望の周波数が、ｆ１−ｆ２であり、第２の周波数変換器４１の出力信号である第６の信号の所望の周波数が、ｆ１−ｆ２であるとする。
また、第３の周波数変換器４２の出力信号である第７の信号の所望の周波数が、ｆ１−ｆ２であるとする。
周波数ｆ１−ｆ２は、式（６）において、ｍ＝ｎ＝１のときの周波数であるため、ここでは、第１の周波数変換器１１、第２の周波数変換器４１及び第３の周波数変換器４２におけるそれぞれの所望の出力周波数が、式（６）において、ｍ＝ｎ＝１のときの周波数であるとする。
【０１０９】
したがって、第１の周波数変換器１１から出力される第３の信号は、上記の式（７）のように表される。
第２の周波数変換器４１から出力される第６の信号は、以下の式（９）のように表される。
2020031256.tif 000010
第３の周波数変換器４２から出力される第７の信号は、以下の式（１０）のように表される。
2020031256.tif 000011
式（６）におけるｍ＝ｎ＝１の場合の周波数以外の周波数を有する信号は、スプリアス信号であるため、第３の信号及び第６の信号のそれぞれは、所望の周波数ｆ１−ｆ２を有する信号以外に、多数のスプリアス信号が重畳されている。
【０１１０】
第１のフィルタ１５は、第１の周波数変換器１１から第３の信号を受けると、第３の信号に含まれているスプリアス信号を抑圧する。
第１のフィルタ１５によってスプリアス信号が抑圧された第３の信号である第３’の信号は、第１の比較器４５及び第２の比較器４６のそれぞれに入力される。
第２のフィルタ４３は、第２の周波数変換器４１から第６の信号を受けると、第６の信号に含まれているスプリアス信号を抑圧する。
第２のフィルタ４３によってスプリアス信号が抑圧された第６の信号である第６’の信号は、第１の比較器４５に入力される。
第３のフィルタ４４は、第３の周波数変換器４２から第７の信号を受けると、第７の信号に含まれているスプリアス信号を抑圧する。
第３のフィルタ４４によってスプリアス信号が抑圧された第７の信号である第７’の信号は、第２の比較器４６に入力される。
【０１１１】
第１のフィルタ１５、第２のフィルタ４３及び第３のフィルタ４４は、多数のスプリアス信号が第１の比較器４５及び第２の比較器４６に入力されることに伴う第１の比較器４５及び第２の比較器４６におけるそれぞれの誤動作及び故障を防止するために設けられている。
第３の信号、第６の信号及び第７の信号のそれぞれに含まれているスプリアス信号が、第１の比較器４５及び第２の比較器４６の動作可能な周波数以外の周波数である場合、あるいは、スプリアス信号の電力が低い場合などでは、誤動作及び故障が生じない。誤動作及び故障が生じない場合には、第１のフィルタ１５、第２のフィルタ４３及び第３のフィルタ４４は、位相差検出回路６に実装されていなくてもよい。
【０１１２】
第１の比較器４５は、第１のフィルタ１５から第３’の信号を受け、第２のフィルタ４３から第６’の信号を受けると、第３’の信号の位相と第６’の信号の位相とを比較して、第３’の信号の位相と第６’の信号の位相との位相差を検出する。
第１の比較器４５は、検出した位相差を示す第８の信号をＡＤＣ４７に出力する。
実施の形態１では、第１の比較器４５として、ミキサが用いられているとしており、一般的に、ミキサの出力信号は、式（５）及び式（６）のように表される。
第１の比較器４５から出力される第８の信号は、式（６）において、ｍ＝ｎ＝１で表される周波数の信号であり、ｍ＝ｎ＝１で表される周波数以外の信号は、発生しないものとする。即ち、第１の比較器４５から出力される第８の信号の周波数は、ＤＣである。
【０１１３】
第１の周波数変換器１１に入力される２つの信号の周波数ｆ１，ｆ２と、第２の周波数変換器４１に入力される２つの信号の周波数ｆ１，ｆ２とは、同じである。
したがって、第１の周波数変換器１１から出力される第３の信号に重畳される位相ジッタと、第２の周波数変換器４１から出力される第６の信号に重畳される位相ジッタとは、同じである。
よって、第１の比較器４５が、第３’の信号の位相と第６’の信号の位相との位相差を検出する際、第３の信号に重畳された位相ジッタと、第６の信号に重畳された位相ジッタとが相殺されるため、第１の比較器４５における位相差の検出精度の劣化を抑えることができる。
【０１１４】
第２の比較器４６は、第１のフィルタ１５から第３’の信号を受け、第３のフィルタ４４から第７’の信号を受けると、第３’の信号の位相と第７’の信号の位相とを比較して、第３’の信号の位相と第７’の信号の位相との位相差を検出する。
第２の比較器４６は、検出した位相差を示す第９の信号をＡＤＣ４８に出力する。
実施の形態１では、第２の比較器４６として、ミキサが用いられているとしており、一般的に、ミキサの出力信号は、式（５）及び式（６）のように表される。
第２の比較器４６から出力される第９の信号は、式（６）において、ｍ＝ｎ＝１で表される周波数の信号であり、ｍ＝ｎ＝１で表される周波数以外の信号は、発生しないものとする。即ち、第２の比較器４６から出力される第９の信号の周波数は、ＤＣである。
【０１１５】
第１の周波数変換器１１に入力される２つの信号の周波数ｆ１，ｆ２と、第３の周波数変換器４２に入力される２つの信号の周波数ｆ１，ｆ２とは、同じである。
したがって、第１の周波数変換器１１から出力される第３の信号に重畳される位相ジッタと、第３の周波数変換器４２から出力される第７の信号に重畳される位相ジッタとは、同じである。
よって、第２の比較器４６が、第３’の信号の位相と第７’の信号の位相との位相差を検出する際、第３の信号に重畳された位相ジッタと、第７の信号に重畳された位相ジッタとが相殺されるため、第２の比較器４６における位相差の検出精度の劣化を抑えることができる。
【０１１６】
ＡＤＣ４７は、第１の比較器４５から第８の信号を受けると、第８の信号をアナログ信号から第１のデジタル信号に変換し、第１のデジタル信号を判定回路４９に出力する。
ＡＤＣ４８は、第２の比較器４６から第９の信号を受けると、第９の信号をアナログ信号から第２のデジタル信号に変換し、第２のデジタル信号を判定回路４９に出力する。
【０１１７】
判定回路４９は、ＡＤＣ４７から第１のデジタル信号を受け、ＡＤＣ４８から第２のデジタル信号を受けると、第１のデジタル信号の位相の時間変化及び第２のデジタル信号の位相の時間変化を監視する。
判定回路４９は、第１のデジタル信号の位相の時間変化及び第２のデジタル信号の位相の時間変化のそれぞれに基づいて、第１の信号源１又は第２の信号源２における異常の発生を検出する。
また、判定回路４９は、第１のデジタル信号の位相の時間変化及び第２のデジタル信号の位相の時間変化のそれぞれに基づいて、第１の信号源１及び第２の信号源２のうち、いずれの信号源に異常が発生しているかを判定する。
また、判定回路４９は、第１のデジタル信号の位相の時間変化及び第２のデジタル信号の位相の時間変化のそれぞれに基づいて、第１の信号源１及び第２の信号源２の両方に異常が発生しているかを判定する。
以下、判定回路４９による判定処理を具体的に説明する。
【０１１８】
第１の位相算出部５１は、ＡＤＣ４７から第１のデジタル信号を受けると、第１のデジタル信号の位相を算出し、算出した位相を第１の変化時間計測部５３に出力する。
第２の位相算出部５２は、ＡＤＣ４８から第２のデジタル信号を受けると、第２のデジタル信号の位相を算出し、算出した位相を第２の変化時間計測部５４に出力する。
【０１１９】
第１の変化時間計測部５３は、第１の位相算出部５１から出力された位相の変化を検出する。
第１の変化時間計測部５３は、位相の変化を検出すると、変化の検出時点から、変化した位相が元の位相に戻るまでの時間Δｔａを計測し、計測した時間Δｔａを判定部５５に出力する。
第２の変化時間計測部５４は、第２の位相算出部５２から出力された位相の変化を検出する。
第２の変化時間計測部５４は、位相の変化を検出すると、変化の検出時点から、変化した位相が元の位相に戻るまでの時間Δｔｂを計測し、計測した時間Δｔｂを判定部５５に出力する。
【０１２０】
判定部５５は、第１の変化時間計測部５３から出力された時間Δｔａが零であり、かつ、第２の変化時間計測部５４から出力された時間Δｔｂが零であれば、第１の信号源１及び第２の信号源２のいずれにおいても、異常が無い旨を示す判定結果を出力する。
判定部５５は、第１の変化時間計測部５３から出力された時間Δｔａが第１の遅延時間τＡであり、かつ、第２の変化時間計測部５４から出力された時間Δｔｂが零であれば、第１の信号源１に異常が発生している旨を示す判定結果を出力する。
判定部５５は、時間Δｔａが零であり、かつ、時間Δｔｂが第２の遅延時間τＢであれば、第２の信号源２に異常が発生している旨を示す判定結果を出力する。
また、判定部５５は、時間Δｔａが第１の遅延時間τＡであり、かつ、時間Δｔｂが第２の遅延時間τＢであれば、第１の信号源１及び第２の信号源２の両方に異常が発生している旨を示す判定結果を出力する。
【０１２１】
図１３は、第１の信号源１に異常が発生している場合の信号の時間変化を示す説明図である。
図１３において、横軸は時間である。
図１３では、第２の信号源２は正常であるが、第１の信号源１が時刻ｔ１のときに異常が発生している例を示している。
時刻ｔ１よりも前の時間では、第１の信号源１は正常であるため、第１の信号源１から出力された第１の信号の周波数はｆ１である。
時刻ｔ１以降では、第１の信号源１に異常が発生しているために、第１の信号源１から出力された第１の信号の周波数が、ｆ１から（ｆ１＋Δｆ１）に変化して、初期位相がθ１からθ１’に変化している。
【０１２２】
このとき、第１の周波数変換器１１には、第１の信号源１から出力された第１の信号が遅延なく伝送され、第２の信号源２から出力された第２の信号が遅延なく伝送される。そして、第１の周波数変換器１１から出力された第３の信号は、第１のフィルタ１５でスプリアス信号が抑圧され、第３’の信号として、第１の比較器４５及び第２の比較器４６のそれぞれに伝送される。
したがって、第３’の信号の周波数は、図１３に示すように、時刻ｔ１において、ｆ１−ｆ２から（ｆ１＋Δｆ１）−ｆ２に変化する。
【０１２３】
第２の周波数変換器１４には、第１の信号源１から出力された第１の信号が第１の遅延時間τＡだけ遅れて伝送され、第２の信号源２から出力された第２の信号が遅延なく伝送される。そして、第２の周波数変換器１４から出力された第６の信号は、第２のフィルタ４３でスプリアス信号が抑圧され、第６’の信号として、第１の比較器４５に伝送される。
したがって、第６’の信号の周波数は、図１３に示すように、時刻ｔ１＋τＡにおいて、ｆ１−ｆ２から（ｆ１＋Δｆ１）−ｆ２に変化する。
【０１２４】
第３の周波数変換器４２には、第１の信号源１から出力された第１の信号が遅延なく伝送され、第２の信号源２から出力された第２の信号が第２の遅延時間τＢだけ遅れて伝送される。そして、第３の周波数変換器４２から出力された第７の信号は、第３のフィルタ４４でスプリアス信号が抑圧され、第７’の信号として、第２の比較器４６に伝送される。
したがって、第７’の信号の周波数は、図１３に示すように、時刻ｔ１において、ｆ１−ｆ２から（ｆ１＋Δｆ１）−ｆ２に変化する。
【０１２５】
時刻ｔ１よりも前の時間では、第３’の信号と、第６’の信号とは、初期位相が異なるだけで、周波数が同じである。したがって、時刻ｔ１よりも前の時間では、第８の信号の位相を示す第１のデジタル信号、即ち、第３’の信号と、第６’の信号との位相差を示す第１のデジタル信号の位相は、一定である。
また、時刻ｔ１よりも前の時間では、第３’の信号と、第７’の信号とは、初期位相が異なるだけで、周波数が同じである。したがって、時刻ｔ１よりも前の時間では、第９の信号の位相を示す第２のデジタル信号、即ち、第３’の信号と、第７’の信号との位相差を示す第２のデジタル信号の位相は、一定である。
【０１２６】
時刻ｔ１以降、時刻ｔ１＋τＡまでの時間では、第３’の信号の周波数が（ｆ１＋Δｆ１）−ｆ２であり、第６’の信号の周波数がｆ１−ｆ２であるため、第１のデジタル信号の位相は、時間の経過に伴って変化する。第１のデジタル信号の位相は、１秒毎に、周波数Δｆ１ずつ変化する。
また、時刻ｔ１以降、時刻ｔ１＋τＡまでの時間では、第３’の信号と、第７’の信号とは、周波数が同じである。したがって、第２のデジタル信号の位相は、一定である。
【０１２７】
時刻ｔ１＋τＡ以降の時間では、第３’の信号と、第６’の信号とは、周波数が同じである。したがって、第１のデジタル信号の位相は、一定である。
また、時刻ｔ１＋τＡ以降の時間では、第３’の信号と、第７’の信号とは、周波数が同じである。したがって、第２のデジタル信号の位相は、一定である。
【０１２８】
以上より、第１の信号源１が時刻ｔ１のときに異常が発生している場合、第１の変化時間計測部５３から出力された時間Δｔａ、即ち、位相の変化を検出した時刻ｔ１から、変化した位相が元の位相に戻った時刻ｔ１＋τＡまでの時間が、第１の遅延時間τＡと一致する。
また、第２の変化時間計測部５４から出力された時間Δｔｂは、零である。
よって、判定部５５は、第１の変化時間計測部５３から出力された時間Δｔａが第１の遅延時間τＡであり、第２の変化時間計測部５４により計測された時間Δｔｂが零であれば、第１の信号源１に異常が発生している旨を示す判定結果を出力する。
【０１２９】
図１４は、第２の信号源２に異常が発生している場合の信号の時間変化を示す説明図である。
図１４において、横軸は時間である。
図１４では、第１の信号源１は正常であるが、第２の信号源２が時刻ｔ２のときに異常が発生している例を示している。
時刻ｔ２よりも前の時間では、第２の信号源２は正常であるため、第２の信号源２から出力された第２の信号の周波数はｆ２である。
時刻ｔ２以降では、第２の信号源２に異常が発生しているために、第２の信号源２から出力された第２の信号の周波数が、ｆ２から（ｆ２＋Δｆ２）に変化して、初期位相がθ２からθ２’に変化している。
【０１３０】
このとき、第１の周波数変換器１１には、第１の信号源１から出力された第１の信号が遅延なく伝送され、第２の信号源２から出力された第２の信号が遅延なく伝送される。そして、第１の周波数変換器１１から出力された第３の信号は、第１のフィルタ１５でスプリアス信号が抑圧され、第３’の信号として、第１の比較器４５及び第２の比較器４６のそれぞれに伝送される。
したがって、第３’の信号の周波数は、図１４に示すように、時刻ｔ２において、ｆ１−ｆ２からｆ１−（ｆ２＋Δｆ２）に変化する。
【０１３１】
第２の周波数変換器４１には、第１の信号源１から出力された第１の信号が第１の遅延時間τＡだけ遅れて伝送され、第２の信号源２から出力された第２の信号が遅延なく伝送される。そして、第２の周波数変換器４１から出力された第６の信号は、第２のフィルタ４３でスプリアス信号が抑圧され、第６’の信号として、第１の比較器４５に伝送される。
したがって、第６’の信号の周波数は、図１４に示すように、時刻ｔ２において、ｆ１−ｆ２からｆ１−（ｆ２＋Δｆ２）に変化する。
【０１３２】
第３の周波数変換器４２には、第１の信号源１から出力された第１の信号が遅延なく伝送され、第２の信号源２から出力された第２の信号が第２の遅延時間τＢだけ遅れて伝送される。そして、第３の周波数変換器４２から出力された第７の信号は、第３のフィルタ４４でスプリアス信号が抑圧され、第７’の信号として、第２の比較器４６に伝送される。
したがって、第７’の信号の周波数は、図１４に示すように、時刻ｔ２＋τＢにおいて、ｆ１−ｆ２からｆ１−（ｆ２＋Δｆ２）に変化する。
【０１３３】
時刻ｔ２よりも前の時間では、第３’の信号と、第６’の信号とは、初期位相が異なるだけで、周波数が同じである。したがって、時刻ｔ２よりも前の時間では、第８の信号の位相を示す第１のデジタル信号の位相は、一定である。
また、時刻ｔ２よりも前の時間では、第３’の信号と、第７’の信号とは、初期位相が異なるだけで、周波数が同じである。したがって、時刻ｔ２よりも前の時間では、第９の信号の位相を示す第２のデジタル信号の位相は、一定である。
【０１３４】
時刻ｔ２以降、時刻ｔ２＋τＢまでの時間では、第３’の信号と、第６’の信号とは、周波数が同じである。したがって、第１のデジタル信号の位相は、一定である。
また、時刻ｔ２以降、時刻ｔ２＋τＢまでの時間では、第３’の信号の周波数がｆ１−（ｆ２＋Δｆ２）であり、第７’の信号の周波数がｆ１−ｆ２であるため、第２のデジタル信号の位相は、時間の経過に伴って変化する。第２のデジタル信号の位相は、１秒毎に、周波数Δｆ２ずつ変化する。
【０１３５】
時刻ｔ２＋τＢ以降の時間では、第３’の信号と、第６’の信号とは、周波数が同じである。したがって、第１のデジタル信号の位相は、一定である。
また、時刻ｔ２＋τＢ以降の時間では、第３’の信号と、第７’の信号とは、周波数が同じである。したがって、第２のデジタル信号の位相は、一定である。
【０１３６】
以上より、第２の信号源２が時刻ｔ２のときに異常が発生している場合、第１の変化時間計測部５３から出力された時間Δｔａは、零である。
また、第２の変化時間計測部５４から出力された時間Δｔｂ、即ち、位相の変化を検出した時刻ｔ２から、変化した位相が元の位相に戻った時刻ｔ２＋τＢまでの時間が、第２の遅延時間τＢと一致する。
よって、判定部５５は、第１の変化時間計測部５３から出力された時間Δｔａが零であり、かつ、第２の変化時間計測部５４により計測された時間Δｔｂが第２の遅延時間τＢであれば、第２の信号源２に異常が発生している旨を示す判定結果を出力する。
【０１３７】
図１５は、第１の信号源１及び第２の信号源２の両方に異常が発生しており、第１の信号源１の異常発生時刻ｔ１と第２の信号源２の異常発生時刻ｔ２とが同じである場合（ｔ１＝ｔ２）の信号の時間変化を示す説明図である。
図１５では、時刻ｔ１（＝ｔ２）よりも前の時間では、第１の信号源１は正常であるため、第１の信号源１から出力された第１の信号の周波数はｆ１である。
時刻ｔ１（＝ｔ２）以降では、第１の信号源１に異常が発生しているために、第１の信号源１から出力された第１の信号の周波数が、ｆ１から（ｆ１＋Δｆ１）に変化して、初期位相がθ１からθ１’に変化している。
また、図１５では、時刻ｔ１（＝ｔ２）よりも前の時間では、第２の信号源２は正常であるため、第２の信号源２から出力された第２の信号の周波数はｆ２である。
時刻ｔ１（＝ｔ２）以降では、第２の信号源２に異常が発生しているために、第２の信号源２から出力された第２の信号の周波数が、ｆ２から（ｆ２＋Δｆ２）に変化して、初期位相がθ２からθ２’に変化している。
【０１３８】
このとき、第１の周波数変換器１１には、第１の信号源１から出力された第１の信号が遅延なく伝送され、第２の信号源２から出力された第２の信号が遅延なく伝送される。そして、第１の周波数変換器１１から出力された第３の信号は、第１のフィルタ１５でスプリアス信号が抑圧され、第３’の信号として、第１の比較器４５及び第２の比較器４６のそれぞれに伝送される。
したがって、第３’の信号の周波数は、図１５に示すように、時刻ｔ１において、ｆ１−ｆ２から（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）に変化する。
【０１３９】
第２の周波数変換器４１には、第１の信号源１から出力された第１の信号が第１の遅延時間τＡだけ遅れて伝送され、第２の信号源２から出力された第２の信号が遅延なく伝送される。そして、第２の周波数変換器４１から出力された第６の信号は、第２のフィルタ４３でスプリアス信号が抑圧され、第６’の信号として、第１の比較器４５に伝送される。
したがって、第６’の信号の周波数は、図１５に示すように、時刻ｔ１において、ｆ１−ｆ２からｆ１−（ｆ２＋Δｆ２）に変化する。
また、第６’の信号の周波数は、図１５に示すように、時刻ｔ１＋τＡにおいて、ｆ１−（ｆ２＋Δｆ２）から（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）に変化する。
【０１４０】
第３の周波数変換器４２には、第１の信号源１から出力された第１の信号が遅延なく伝送され、第２の信号源２から出力された第２の信号が第２の遅延時間τＢだけ遅れて伝送される。そして、第３の周波数変換器４２から出力された第７の信号は、第３のフィルタ４４でスプリアス信号が抑圧され、第７’の信号として、第２の比較器４６に伝送される。
したがって、第７’の信号の周波数は、図１５に示すように、時刻ｔ１において、ｆ１−ｆ２から（ｆ１＋Δｆ１）−ｆ２に変化する。
また、第７’の信号の周波数は、図１５に示すように、時刻ｔ１＋τＡにおいて、（ｆ１＋Δｆ１）−ｆ２から（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）に変化する。
【０１４１】
時刻ｔ１（＝ｔ２）よりも前の時間では、第３’の信号と、第６’の信号とは、初期位相が異なるだけで、周波数が同じである。したがって、時刻ｔ１（＝ｔ２）よりも前の時間では、第８の信号の位相を示す第１のデジタル信号の位相は、一定である。
また、時刻ｔ１（＝ｔ２）よりも前の時間では、第３’の信号と、第７’の信号とは、初期位相が異なるだけで、周波数が同じである。したがって、時刻ｔ１（＝ｔ２）よりも前の時間では、第９の信号の位相を示す第２のデジタル信号の位相は、一定である。
【０１４２】
時刻ｔ１以降、時刻ｔ１＋τＡまでの時間では、第３’の信号の周波数が（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）であり、第６’の信号の周波数がｆ１−（ｆ２＋Δｆ２）であるため、第１のデジタル信号の位相は、時間の経過に伴って変化する。第１のデジタル信号の位相は、１秒毎に、周波数Δｆ１ずつ変化する。
また、時刻ｔ１以降、時刻ｔ１＋τＡまでの時間では、第３’の信号の周波数が（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）であり、第７’の信号の周波数が（ｆ１＋Δｆ１）−ｆ２であるため、第２のデジタル信号の位相は、時間の経過に伴って変化する。第２のデジタル信号の位相は、１秒毎に、周波数Δｆ２ずつ変化する。
【０１４３】
時刻ｔ１＋τＡ以降の時間では、第３’の信号と、第６’の信号とは、周波数が同じである。したがって、第１のデジタル信号の位相は、一定である。
また、時刻ｔ１＋τＡ以降の時間では、第３’の信号と、第７’の信号とは、周波数が同じである。したがって、第２のデジタル信号の位相は、一定である。
【０１４４】
以上より、第１の信号源１及び第２の信号源２の両方に異常が発生しており、第１の信号源１の異常発生時刻ｔ１と第２の信号源２の異常発生時刻ｔ２とが同じである場合、第１の変化時間計測部５３から出力された時間Δｔａが第１の遅延時間τＡと一致する。
また、第２の変化時間計測部５４から出力された時間Δｔｂが第２の遅延時間τＢと一致する。
よって、判定部５５は、時間Δｔａが第１の遅延時間τＡであり、時間Δｔｂが第２の遅延時間τＢであれば、第１の信号源１及び第２の信号源２の両方に異常が発生している旨を示す判定結果を出力する。
【０１４５】
図１６は、第１の信号源１及び第２の信号源２の両方に異常が発生しており、第１の信号源１の異常発生時刻ｔ１よりも第２の信号源２の異常発生時刻ｔ２が遅い場合（ｔ１＜ｔ１＜ｔ２）の信号の時間変化を示す説明図である。図１６では、τＡ＝τＢ＜ｔ２−ｔ１である。
図１６では、時刻ｔ１よりも前の時間では、第１の信号源１は正常であるため、第１の信号源１から出力された第１の信号の周波数はｆ１である。
時刻ｔ１以降では、第１の信号源１に異常が発生しているために、第１の信号源１から出力された第１の信号の周波数が、ｆ１から（ｆ１＋Δｆ１）に変化して、初期位相がθ１からθ１’に変化している。
また、図１６では、時刻ｔ２よりも前の時間では、第２の信号源２は正常であるため、第２の信号源２から出力された第２の信号の周波数はｆ２である。
時刻ｔ２以降では、第２の信号源２に異常が発生しているために、第２の信号源２から出力された第２の信号の周波数が、ｆ２から（ｆ２＋Δｆ２）に変化して、初期位相がθ２からθ２’に変化している。
【０１４６】
このとき、第１の周波数変換器１１には、第１の信号源１から出力された第１の信号が遅延なく伝送され、第２の信号源２から出力された第２の信号が遅延なく伝送される。そして、第１の周波数変換器１１から出力された第３の信号は、第１のフィルタ１５でスプリアス信号が抑圧され、第３’の信号として、第１の比較器４５及び第２の比較器４６のそれぞれに伝送される。
したがって、第３’の信号の周波数は、図１６に示すように、時刻ｔ１において、ｆ１−ｆ２から（ｆ１＋Δｆ１）−ｆ２に変化する。
また、第３’の信号の周波数は、図１６に示すように、時刻ｔ２において、（ｆ１＋Δｆ１）−ｆ２から（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）に変化する。
【０１４７】
第２の周波数変換器４１には、第１の信号源１から出力された第１の信号が第１の遅延時間τＡだけ遅れて伝送され、第２の信号源２から出力された第２の信号が遅延なく伝送される。そして、第２の周波数変換器４１から出力された第６の信号は、第２のフィルタ４３でスプリアス信号が抑圧され、第６’の信号として、第１の比較器４５に伝送される。
したがって、第６’の信号の周波数は、図１６に示すように、時刻ｔ１＋τＡにおいて、ｆ１−ｆ２から（ｆ１＋Δｆ１）−ｆ２に変化する。
また、第６’の信号の周波数は、図１６に示すように、時刻ｔ２において、（ｆ１＋Δｆ１）−ｆ２から（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）に変化する。
【０１４８】
第３の周波数変換器４２には、第１の信号源１から出力された第１の信号が遅延なく伝送され、第２の信号源２から出力された第２の信号が第２の遅延時間τＢだけ遅れて伝送される。そして、第３の周波数変換器４２から出力された第７の信号は、第３のフィルタ４４でスプリアス信号が抑圧され、第７’の信号として、第２の比較器４６に伝送される。
したがって、第７’の信号の周波数は、図１６に示すように、時刻ｔ１において、ｆ１−ｆ２から（ｆ１＋Δｆ１）−ｆ２に変化する。
また、第７’の信号の周波数は、図１６に示すように、時刻ｔ２＋τＢにおいて、（ｆ１＋Δｆ１）−ｆ２から（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）に変化する。
【０１４９】
時刻ｔ１よりも前の時間では、第３’の信号と、第６’の信号とは、初期位相が異なるだけで、周波数が同じである。したがって、時刻ｔ１よりも前の時間では、第８の信号の位相を示す第１のデジタル信号の位相は、一定である。
また、時刻ｔ１よりも前の時間では、第３’の信号と、第７’の信号とは、初期位相が異なるだけで、周波数が同じである。したがって、時刻ｔ１よりも前の時間では、第９の信号の位相を示す第２のデジタル信号の位相は、一定である。
【０１５０】
時刻ｔ１以降、時刻ｔ１＋τＡまでの時間では、第３’の信号の周波数が（ｆ１＋Δｆ１）−ｆ２であり、第６’の信号の周波数がｆ１−ｆ２であるため、第１のデジタル信号の位相は、時間の経過に伴って変化する。第１のデジタル信号の位相は、１秒毎に、周波数Δｆ１ずつ変化する。
また、時刻ｔ１以降、時刻ｔ１＋τＡまでの時間では、第３’の信号と、第７’の信号とは、周波数が同じである。したがって、第２のデジタル信号の位相は、一定である。
【０１５１】
時刻ｔ１＋τＡ以降、時刻ｔ２までの時間では、第３’の信号と、第６’の信号とは、周波数が同じである。したがって、時刻ｔ１＋τＡ以降、時刻ｔ２までの時間では、第１のデジタル信号の位相は、一定である。
また、時刻ｔ１＋τＡ以降、時刻ｔ２までの時間では、第３’の信号と、第７’の信号とは、周波数が同じである。したがって、時刻ｔ１＋τＡ以降、時刻ｔ２までの時間では、第２のデジタル信号の位相は、一定である。
【０１５２】
時刻ｔ２以降の時間では、第３’の信号と、第６’の信号とは、周波数が同じである。したがって、時刻ｔ２以降の時間では、第１のデジタル信号の位相は、一定である。
時刻ｔ２以降、時刻ｔ２＋τＢまでの時間では、第３’の信号の周波数が（ｆ１＋Δｆ１）−（ｆ２＋Δｆ２）であり、第７’の信号の周波数が（ｆ１＋Δｆ１）−ｆ２であるため、第２のデジタル信号の位相は、時間の経過に伴って変化する。第２のデジタル信号の位相は、１秒毎に、周波数Δｆ２ずつ変化する。
また、時刻ｔ２＋τＢ以降の時間では、第３’の信号と、第７’の信号とは、周波数が同じである。したがって、時刻ｔ２＋τＢ以降の時間では、第２のデジタル信号の位相は、一定である。
【０１５３】
以上より、第１の信号源１及び第２の信号源２の両方に異常が発生しており、第１の信号源１の異常発生時刻ｔ１よりも第２の信号源２の異常発生時刻ｔ２が遅い場合、第１の変化時間計測部５３から出力された時間Δｔａが第１の遅延時間τＡと一致する。
また、第２の変化時間計測部５４から出力された時間Δｔｂが第２の遅延時間τＢと一致する。図１６では、第１の信号源１の異常発生時刻ｔ１よりも第２の信号源２の異常発生時刻ｔ２が遅く、τＡ＝τＢ＜ｔ２−ｔ１の場合を示しているが、τＡ≠τＢであっても、時間Δｔａが第１の遅延時間τＡと一致し、時間Δｔｂが第２の遅延時間τＢと一致する。
よって、判定部５５は、時間Δｔａが第１の遅延時間τＡであり、かつ、時間Δｔｂが第２の遅延時間τＢであれば、第１の信号源１及び第２の信号源２の両方に異常が発生している旨を示す判定結果を出力する。
【０１５４】
以上の実施の形態３は、位相差検出回路６が、第１の信号源１から出力された第１の信号と第２の信号源２から出力された第２の信号とから、第３の信号を生成する第１の周波数変換器１１と、第２の信号源２から出力された第２の信号と第１の遅延回路１２から出力された第４の信号とから、第６の信号を生成する第２の周波数変換器４１と、第１の信号源１から出力された第１の信号と第２の遅延回路１３から出力された第５の信号とから、第７の信号を生成する第３の周波数変換器４２とを備えている。
また、位相差検出回路６が、第３の信号の位相と第６の信号の位相との位相差を示す第８の信号を出力する第１の比較器４５と、第３の信号の位相と第７の信号の位相との位相差を示す第９の信号を出力する第２の比較器４６とを備えている。
そして、判定回路４９が、第１の比較器４５から出力された第８の信号及び第２の比較器４６から出力された第９の信号のそれぞれに基づいて、第１の信号源１又は第２の信号源２における異常の発生を検出するように、位相差検出回路６を構成した。したがって、位相差検出回路６は、位相ジッタが重畳されても、信号源における異常の有無の誤判定を防止することができる。
【０１５５】
また、実施の形態３は、判定回路４９が、第８の信号の位相の時間変化及び第９の信号の位相の時間変化のそれぞれに基づいて、第１の信号源１及び第２の信号源２のうち、いずれの信号源に異常が発生しているかを判定するように、位相差検出回路６を構成した。したがって、位相差検出回路６は、どの信号源に異常が発生しているかを特定することができる。また、第１の信号源１又は第２の信号源２の異常発生だけでなく、第１の信号源１及び第２の信号源２の両方に異常が発生していることを判定できる。
【０１５６】
図１１に示す位相差検出回路６では、第１の周波数変換器１１に入力される２つの信号の周波数と、第２の周波数変換器１４に入力される２つの信号の周波数と、第３の周波数変換器４２に入力される２つの信号の周波数とは、いずれも、ｆ１，ｆ２であって、同じものであるとしている。しかし、第１の周波数変換器１１に入力される２つの信号の周波数と、第２の周波数変換器１４に入力される２つの信号の周波数と、第３の周波数変換器４２に入力される２つの信号の周波数とが同じであればよく、周波数変換器１１，１４，４２に入力される２つの信号の周波数が、ともにｆ１，ｆ２である場合に限られるものではない。
したがって、位相差検出回路６が、例えば、以下に示す４つの周波数変換器（１）〜（４）を備えるようにしてもよい。４つの周波数変換器（１）〜（４）のそれぞれは、分周器又は逓倍器などによって実現することが可能である。
周波数変換器（１）は、第１の信号の周波数ｆ１を周波数ｆ３に変換し、周波数ｆ３の信号を第１の周波数変換器１１及び第３の周波数変換器４２のそれぞれに出力する変換器である。
周波数変換器（２）は、第２の信号の周波数ｆ２を周波数ｆ４に変換し、周波数ｆ４の信号を第１の周波数変換器１１及び第２の周波数変換器４１のそれぞれに出力する変換器である。
周波数変換器（３）は、第４の信号の周波数ｆ１を周波数ｆ３に変換し、周波数ｆ３の信号を第２の周波数変換器４１に出力する変換器である。
周波数変換器（４）は、第５の信号の周波数ｆ２を周波数ｆ４に変換し、周波数ｆ４の信号を第３の周波数変換器４２に出力する変換器である。
【０１５７】
図１１に示すクロック生成装置では、第１の信号源１及び第２の信号源２を備えており、第１の信号源１から出力される第１の信号の周波数ｆ１が、第２の信号源２から出力される第２の信号の周波数ｆ２よりも高い（ｆ１＞ｆ２）ものとしている。しかし、これは一例に過ぎず、第１の信号源１から出力される第１の信号の周波数ｆ１が、第２の信号源２から出力される第２の信号の周波数ｆ２以下（ｆ１≦ｆ２）であってもよい。
【０１５８】
図１１に示すクロック生成装置では、第３の信号、第６の信号及び第７の信号におけるそれぞれの所望の周波数がｆ１−ｆ２であるとしている。したがって、第１の周波数変換器１１、第２の周波数変換器４１及び第３の周波数変換器４２におけるそれぞれの出力周波数が、式（６）において、ｍ＝ｎ＝１のときの周波数であるとしている。
しかし、これは一例に過ぎず、例えば、第３の信号、第６の信号及び第７の信号におけるそれぞれの所望の周波数がｆ１＋ｆ２であってもよい。所望の周波数がｆ１＋ｆ２である場合、第１の周波数変換器１１、第２の周波数変換器４１及び第３の周波数変換器４２におけるそれぞれの出力周波数が、式（５）において、ｍ＝ｎ＝１のときの周波数である。
また、所望の周波数が、式（５）及び式（６）において、ｍ＝ｎ＝１のときの周波数に限るものではなく、所望の周波数が、例えば、式（５）において、ｍ＝１、ｎ＝２のときの周波数ｆ１＋２ｆ２であってもよい。また、所望の周波数が、例えば、式（６）において、ｍ＝２、ｎ＝２のときの周波数２ｆ１−２ｆ２であってもよい。
【０１５９】
図１１に示す位相差検出回路６は、第１の比較器４５から出力された第８の信号をアナログ信号から第１のデジタル信号に変換し、第１のデジタル信号を判定回路４９に出力するＡＤＣ４７を備えている。
また、図１１に示す位相差検出回路６は、第２の比較器４６から出力された第９の信号をアナログ信号から第２のデジタル信号に変換し、第２のデジタル信号を判定回路４９に出力するＡＤＣ４８を備えている。
位相差検出回路６が、ＡＤＣ４７及びＡＤＣ４８の代わりに、以下に示す３つのＡＤＣ（１）〜（３）を備えるものであってもよい。
ＡＤＣ（１）は、第１のフィルタ１５から出力された第３’の信号をアナログ信号からデジタル信号に変換し、デジタル信号を第１の比較器４５及び第２の比較器４６のそれぞれに出力するＡＤＣである。
ＡＤＣ（２）は、第２のフィルタ４３から出力された第６’の信号をアナログ信号からデジタル信号に変換し、デジタル信号を第１の比較器４５に出力するＡＤＣである。
ＡＤＣ（３）は、第３のフィルタ４４から出力された第７’の信号をアナログ信号からデジタル信号に変換し、デジタル信号を第２の比較器４６に出力するＡＤＣである。
【０１６０】
図１１に示すクロック生成装置では、第１の信号源１が第１の信号を出力し、第２の信号源２が第２の信号を出力することを前提としている。
第１の信号源１が第１の信号を出力しない故障を検知できるようにするために、図１１に示すクロック生成装置が、第１の信号の電力又は電流を測定する測定回路を実装するようにしてもよい。
判定回路４９は、測定回路により測定された第１の信号の電力が閾値Ｔｈ１よりも小さい場合、又は、第１の信号の電流が閾値Ｔｈ２よりも小さければ、第１の信号源１の故障を検知する。
また、第２の信号源２が第２の信号を出力しない故障を検知できるようにするために、図１１に示すクロック生成装置が、第２の信号の電力又は電流を測定する測定回路を実装するようにしてもよい。
判定回路４９は、測定回路により測定された第２の信号の電力が閾値Ｔｈ１よりも小さい場合、又は、第２の信号の電流が閾値Ｔｈ２よりも小さければ、第２の信号源２の故障を検知する。
閾値Ｔｈ１，Ｔｈ２は、判定回路４９の内部メモリに格納されているものであってもよいし、外部から与えられるものであってもよい。
【０１６１】
図１１に示す位相差検出回路６では、第１の遅延回路１２及び第２の遅延回路１３のそれぞれが、スルー線路であるとしている。しかし、これは一例に過ぎず、第１の遅延回路１２及び第２の遅延回路１３のそれぞれがフィルタであってもよい。ただし、フィルタは、時定数を有しているため、第１の遅延回路１２及び第２の遅延回路１３のそれぞれがフィルタである場合、第１の信号源１又は第２の信号源２の異常発生に伴うフィルタの出力信号の変化は、フィルタの入力信号の変化よりも遅れる。
【０１６２】
図１３から図１６には、第１の信号源１又は第２の信号源２に異常が発生すると、第３’の信号の周波数、第６’の信号の周波数及び第７’の信号の周波数が変化する。そして、第１のデジタル信号の位相及び第２のデジタル信号の位相のうち、１つ以上のデジタル信号の位相が変化することを示している。
第１の信号源１又は第２の信号源２に異常が発生すると、第３’の信号の位相、第６’の信号の位相及び第７’の信号の位相についても変化して、第１のデジタル信号の位相及び第２のデジタル信号の位相が、図１３から図１６と同様に変化する。したがって、図１１に示すクロック生成装置は、異常の発生に伴って、第３’の信号の位相、第６’の信号の位相及び第７’の信号の位相が変化する場合でも、同様に、どの信号源に異常が発生しているかを特定することができる。
【０１６３】
図１１に示すクロック生成装置では、第１の信号源１及び第２の信号源２を備えており、判定回路４９が、第１の信号源１及び第２の信号源２のうち、いずれの信号源に異常が発生しているかを判定している。
しかし、これは一例に過ぎず、第１の信号源１及び第２の信号源２のほかに、第３の信号源５を備えるクロック生成装置であってもよい。
【０１６４】
図１７は、実施の形態３による他のクロック生成装置を示す構成図である。図１７において、図５及び図１１と同一符号は同一又は相当部分を示すので説明を省略する。
図１７に示すクロック生成装置では、第１の信号源１が、第１の信号をクロック信号生成部３、位相差検出回路６の第１の周波数変換器１１、位相差検出回路６の第３の周波数変換器４２及び位相差検出回路６の第１の遅延回路１２のそれぞれに出力する。
また、第１の信号源１は、位相差検出回路６ａの第１の周波数変換器１１、位相差検出回路６ａの第３の周波数変換器４２及び位相差検出回路６ａの第１の遅延回路１２のそれぞれに出力する。
第３の信号源５は、周波数がｆ３で、初期位相がθ３である信号をクロック信号生成部３、位相差検出回路６ａの第１の周波数変換器１１、位相差検出回路６ａの第２の周波数変換器４１及び位相差検出回路６ａの第２の遅延回路１３のそれぞれに出力する。
位相差検出回路６ａは、位相差検出回路６と同じ構成の回路であり、第１の信号源１から出力された第１の信号と、第３の信号源５から出力された信号とを入力する。
位相差検出回路６ａの判定回路４９は、第１の信号源１及び第３の信号源５のうち、いずれの信号源に異常が発生しているかを判定する。
また、位相差検出回路６ａの判定回路４９は、第１の信号源１及び第３の信号源５の両方に異常が発生しているかを判定する。
【０１６５】
図１１に示すクロック生成装置では、２つの信号源を備え、図１７に示すクロック生成装置では、３つの信号源を備えている。しかし、これらは一例に過ぎず、Ｎ（Ｎは４以上の整数）個の信号源を備えるクロック生成装置であってもよい。
Ｎ個の信号源を備えるクロック生成装置は、位相差検出回路６の代わりに、Ｎ−１個の位相差検出回路６ｎ（ｎ＝１，２，・・・，Ｎ−１）を備える。
各位相差検出回路６ｎは、位相差検出回路６と同じ構成の回路であり、第１の信号源１から出力された第１の信号と、第ｎ＋１の信号源から出力された信号とを入力する。
位相差検出回路６ｎの判定回路４９は、第１の信号源１及び第ｎ＋１の信号源のうち、いずれの信号源に異常が発生しているかを判定する。
【０１６６】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【０１６７】
この発明は、異常が発生している信号源を判定する位相差検出回路及びクロック生成装置に適している。
【符号の説明】
【０１６８】
１  第１の信号源、２  第２の信号源、３，３ａ  クロック信号生成部、４，４ａ，６，６ａ  位相差検出回路、５  第３の信号源、１１  第１の周波数変換器、１２  第１の遅延回路、１３  第２の遅延回路、１４  第２の周波数変換器、１５  第１のフィルタ、１６  第２のフィルタ、１７  比較器、１８  ＡＤＣ、１９，３０  判定回路、２１  位相算出部、２２  変化時間計測部、２３，３１  判定部、４１  第２の周波数変換器、４２  第３の周波数変換器、４３  第２のフィルタ、４４  第３のフィルタ、４５  第１の比較器、４６  第２の比較器、４７，４８  ＡＤＣ、４９  判定回路、５１  第１の位相算出部、５２  第２の位相算出部、５３  第１の変化時間計測部、５４  第２の変化時間計測部、５５  判定部。
【図１】
2020031256.tif 000012
【図２】
2020031256.tif 000013
【図３】
2020031256.tif 000014
【図４】
2020031256.tif 000015
【図５】
2020031256.tif 000016
【図６】
2020031256.tif 000017
【図７】
2020031256.tif 000018
【図８】
2020031256.tif 000019
【図９】
2020031256.tif 000020
【図１０】
2020031256.tif 000021
【図１１】
2020031256.tif 000022
【図１２】
2020031256.tif 000023
【図１３】
2020031256.tif 000024
【図１４】
2020031256.tif 000025
【図１５】
2020031256.tif 000026
【図１６】
2020031256.tif 000027
【図１７】
2020031256.tif 000028
【国際調査報告】
2020031256.tif 000029
2020031256.tif 000030
2020031256.tif 000031
2020031256.tif 000032