(57)【要約】  被試験デバイスの入出力データ、および、所定のストローブ信号の相対位相を、所定の１方向に順次変化させる位相制御部と、ストローブ信号で入出力データをサンプリングした値が、所定の期待値と一致するか否かを、それぞれの相対位相において所定回数ずつ判定する期待値比較部と、所定回数の判定結果の少なくとも一つが不一致を示すフェイル状態から、所定回数の判定結果の全てが一致を示すパス状態に遷移する第１の相対位相、および、パス状態からフェイル状態に遷移する第２の相対位相を検出する位相検出部と、位相検出部が検出した第１の相対位相および第２の相対位相に基づいて、被試験デバイスに供給する試験信号の位相を調整する位相調整部と、位相調整部により位相が調整された試験信号を用いて、被試験デバイスを試験する試験部とを試験装置に備えることにより、タイミングトレーニングに要する時間を短縮する。
2010058441.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスの入出力データ、および、所定のストローブ信号の相対位相を、所定の１方向に順次変化させる位相制御部と、
前記ストローブ信号で前記入出力データをサンプリングした値が、所定の期待値と一致するか否かを、それぞれの前記相対位相において所定回数ずつ判定する期待値比較部と、
前記所定回数の判定結果の少なくとも一つが不一致を示すフェイル状態から、前記所定回数の判定結果の全てが一致を示すパス状態に遷移する第１の相対位相、および、前記パス状態から前記フェイル状態に遷移する第２の相対位相を検出する位相検出部と、
前記位相検出部が検出した前記第１の相対位相および前記第２の相対位相に基づいて、前記被試験デバイスに供給する試験信号の位相を調整する位相調整部と、
前記位相調整部により位相が調整された前記試験信号を用いて、前記被試験デバイスを試験する試験部と
を備える試験装置。
【請求項２】
前記位相制御部は、前記ストローブ信号の初期位相を、前記フェイル状態が検出される位相に設定する
請求項１に記載の試験装置。
【請求項３】
前記位相制御部は、前記被試験デバイスの出力データをサンプリングする前記ストローブ信号の位相を順次変化させる
請求項１に記載の試験装置。
【請求項４】
前記位相制御部は、前記被試験デバイスに与える入力データと、前記被試験デバイスの内部で前記入力データをサンプリングする前記ストローブ信号との相対位相を、前記所定の１方向に順次変化させる
請求項１に記載の試験装置。
【請求項５】
前記位相制御部は、前記被試験デバイスに与える入力データおよびクロックの少なくとも一方の位相を変化させる
請求項４に記載の試験装置。
【請求項６】
前記期待値比較部は、前記被試験デバイスが前記ストローブ信号に応じて取得した前記入力データの値を、前記被試験デバイスから受け取る
請求項５に記載の試験装置。
【請求項７】
前記位相制御部は、前記位相検出部が前記第１の相対位相を検出するまで、前記相対位相を所定の間隔で変化させ、前記位相検出部が前記第１の相対位相を検出した場合、前記所定の間隔より大きい間隔で前記相対位相を変化させた後に、前記相対位相を前記所定の間隔で変化させる
請求項１に記載の試験装置。
【請求項８】
被試験デバイスを試験する試験方法であって、
前記被試験デバイスの入出力データ、および、所定のストローブ信号の相対位相を、所定の１方向に順次変化させ、
前記ストローブ信号で前記入出力データをサンプリングした値が、所定の期待値と一致するか否かを、それぞれの前記相対位相において所定回数ずつ判定し、
前記所定回数の判定結果の少なくとも一つが不一致を示すフェイル状態から、前記所定回数の判定結果の全てが一致を示すパス状態に遷移する第１の相対位相、および、前記パス状態から前記フェイル状態に遷移する第２の相対位相を検出し、
前記第１の相対位相および前記第２の相対位相に基づいて、前記被試験デバイスに供給する試験信号の位相を調整し、
位相が調整された前記試験信号を用いて、前記被試験デバイスを試験する試験方法。
【請求項９】
被試験デバイスを試験する試験装置を機能させるプログラムであって、
前記試験装置を、
前記被試験デバイスの入出力データ、および、所定のストローブ信号の相対位相を、所定の１方向に順次変化させる位相制御部と、
前記ストローブ信号で前記入出力データをサンプリングした値が、所定の期待値と一致するか否かを、それぞれの前記相対位相において所定回数ずつ判定する期待値比較部と、
前記所定回数の判定結果の少なくとも一つが不一致を示すフェイル状態から、前記所定回数の判定結果の全てが一致を示すパス状態に遷移する第１の相対位相、および、前記パス状態から前記フェイル状態に遷移する第２の相対位相を検出する位相検出部と、
前記位相検出部が検出した前記第１の相対位相および前記第２の相対位相に基づいて、前記被試験デバイスに供給する試験信号の位相を調整する位相調整部と、
前記位相調整部により位相が調整された前記試験信号を用いて、前記被試験デバイスを試験する試験部と
して機能させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置、試験方法、および、プログラムに関する。
【背景技術】
【０００２】
半導体試験装置は、半導体デバイスを試験する場合に、被試験デバイスとの間でクロックに同期したデータを送受信する。データを確実に受け渡すには、データの中心位置でデータをサンプリングすることが好ましい。ところが、データの周波数が高い場合には、データの一単位長であるＵＩ（Ｕｎｉｔ  Ｉｎｔｅｒｖａｌ）に対して、配線長スキューおよびジッタの影響が大きくなる。その結果、半導体試験装置および被試験デバイスが受信したデータのアイ開口部が小さくなる。そこで、半導体試験装置においては、アイ開口部の時間方向の中心位置でデータをサンプリングすることを目的として、クロックとデータとのタイミングを調整するタイミングトレーニングが必要とされる。【０００３】
タイミングトレーニングは、被試験デバイスのデータの読み出し時に行われるリードトレーニング、および、被試験デバイスへのデータの書き込み時に行われるライトトレーニングに大別される。半導体試験装置は、リードトレーニングにおいて、被試験デバイスから受信するデータをアイ開口部の中心位置付近でラッチするべく、ラッチ用ストローブ信号の位相を調整する。また、半導体試験装置は、ライトトレーニングにおいて、被試験デバイスが、受信するデータをアイ開口部の中心位置付近でラッチするべく、被試験デバイスに対して出力するデータの位相を調整する。なお、関連する技術文献として、以下の特許文献１を把握している。
【特許文献１】特開２００４−１２５５７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体試験装置は、アイ開口部の中心位置を検出するべく、データおよびストローブの相対位相を順次変化させた上で、それぞれの相対位相において、受信したデータと期待値とが一致するか否かを判定する。半導体試験装置は、受信したデータが期待値と一致しないと判定した場合には、当該相対位相は、データを正常に送受信できないフェイル状態にあると判断する。これに対して、半導体試験装置は、受信データが期待値と一致すると判定した場合には、当該相対位相は、データを正常に送受信できるパス状態にあると判断する。【０００５】
そこで、半導体試験装置は、パス状態となるタイミングに相対位相の初期位相を設定した上で、相対位相を左側にシフトすることによりアイ開口部の左端を検出し、右側にシフトすることによりアイ開口部の右端を検出する。しかし、被試験デバイスが出力するデータ、または、被試験デバイス内のストローブの位相は不確定なので、パス状態となるタイミングに相対位相の初期位相を設定することは困難である。その結果、アイ開口部の端部を検出するまでに、長時間を要するという課題がある。【０００６】
そこで本発明の１つの側面においては、上記の課題を解決することのできる試験装置、試験方法、および、プログラムを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、被試験デバイスの入出力データ、および、所定のストローブ信号の相対位相を、所定の１方向に順次変化させる位相制御部と、ストローブ信号で入出力データをサンプリングした値が、所定の期待値と一致するか否かを、それぞれの相対位相において所定回数ずつ判定する期待値比較部と、所定回数の判定結果の少なくとも一つが不一致を示すフェイル状態から、所定回数の判定結果の全てが一致を示すパス状態に遷移する第１の相対位相、および、パス状態からフェイル状態に遷移する第２の相対位相を検出する位相検出部と、位相検出部が検出した第１の相対位相および第２の相対位相に基づいて、被試験デバイスに供給する試験信号の位相を調整する位相調整部と、位相調整部により位相が調整された試験信号を用いて、被試験デバイスを試験する試験部とを備える試験装置を提供する。【０００８】
本発明の第２の態様においては、被試験デバイスを試験する試験方法であって、被試験デバイスの入出力データ、および、所定のストローブ信号の相対位相を、所定の１方向に順次変化させ、ストローブ信号で入出力データをサンプリングした値が、所定の期待値と一致するか否かを、それぞれの相対位相において所定回数ずつ判定し、所定回数の判定結果の少なくとも一つが不一致を示すフェイル状態から、所定回数の判定結果の全てが一致を示すパス状態に遷移する第１の相対位相、および、パス状態からフェイル状態に遷移する第２の相対位相を検出し、第１の相対位相および第２の相対位相に基づいて、被試験デバイスに供給する試験信号の位相を調整し、位相が調整された試験信号を用いて、被試験デバイスを試験する試験方法を提供する。【０００９】
本発明の第３の態様においては、被試験デバイスを試験する試験装置を機能させるプログラムであって、試験装置を、被試験デバイスの入出力データ、および、所定のストローブ信号の相対位相を、所定の１方向に順次変化させる位相制御部と、ストローブ信号で入出力データをサンプリングした値が、所定の期待値と一致するか否かを、それぞれの相対位相において所定回数ずつ判定する期待値比較部と、所定回数の判定結果の少なくとも一つが不一致を示すフェイル状態から、所定回数の判定結果の全てが一致を示すパス状態に遷移する第１の相対位相、および、パス状態からフェイル状態に遷移する第２の相対位相を検出する位相検出部と、位相検出部が検出した第１の相対位相および第２の相対位相に基づいて、被試験デバイスに供給する試験信号の位相を調整する位相調整部と、位相調整部により位相が調整された試験信号を用いて、被試験デバイスを試験する試験部として機能させるプログラムを提供する。【００１０】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る半導体試験装置１００の構成を示す。
【図２】本実施形態に係る半導体試験装置１００における、リードトレーニング手順を示す。
【図３】本実施形態に係る半導体試験装置１００における、ライトトレーニング手順を示す。
【図４】本実施形態に係る半導体試験装置１００における、タイミングトレーニングおよび被試験デバイスの試験のフローチャートを示す。
【図５】第２の実施形態に係る半導体試験装置１００における、リードトレーニング手順を示す。
【図６】第３の実施形態に係る半導体試験装置１００における、リードトレーニング手順を示す。
【図７】第４の実施形態に係る半導体試験装置１００の構成を示す。
【図８】第５の実施形態に係る半導体試験装置１００の構成を示す。
【符号の説明】
【００１２】
１０  制御部
２０  試験部
３０  タイミング制御部
４０  位相制御部
４２  遅延回路
４４  遅延回路
４６  タイミング比較器
４８  遅延回路
５０  期待値格納部
５２  期待値比較部
５４  位相検出部
５６  位相調整部
５８  解析メモリ
６０  フェイルメモリ
９２  ドライバ
９４  レベル比較器
９６  ドライバ
１００  半導体試験装置
２００  被試験デバイス
２１０  内部ロジック
２２０  タイミング比較器
２３０  レベル比較器
２４０  ドライバ
２５０  レベル比較器
１９００  コンピュータ
２０００  ＣＰＵ
２０１０  ＲＯＭ
２０２０  ＲＡＭ
２０３０  通信インターフェイス
２０４０  ハードディスクドライブ
２０５０  フレキシブルディスク・ドライブ
２０６０  ＣＤ−ＲＯＭドライブ
２０７０  入出力チップ
２０７５  グラフィック・コントローラ
２０８０  表示装置
２０８２  ホスト・コントローラ
２０８４  入出力コントローラ
２０９０  フレキシブルディスク
２０９５  ＣＤ−ＲＯＭ
【発明を実施するための最良の形態】
【００１３】
以下、発明の実施の形態を通じて本発明の一側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００１４】
図１は、本実施形態に係る半導体試験装置１００の構成を示す。半導体試験装置１００は、制御部１０、試験部２０、タイミング制御部３０、位相制御部４０、タイミング比較器４６、期待値格納部５０、期待値比較部５２、位相検出部５４、位相調整部５６、解析メモリ５８、フェイルメモリ６０、ドライバ９２、レベル比較器９４、および、ドライバ９６を備える。被試験デバイス２００は、内部ロジック２１０、タイミング比較器２２０、レベル比較器２３０、ドライバ２４０、および、レベル比較器２５０を備える。【００１５】
本例において、制御部１０は、被試験デバイス２００の試験を制御する。制御部１０は、不揮発性メモリに格納されたプログラムによって動作するＣＰＵであってよい。試験部２０は、タイミングトレーニングおよび被試験デバイス２００の試験に用いる、データおよびクロックを生成する。また、試験部２０は、被試験デバイス２００から受信したデータに基づいて試験結果を判定する。【００１６】
タイミング制御部３０は、タイミングトレーニングおよび被試験デバイス２００の試験に用いる、タイミング信号、ストローブ信号、および、設定信号を生成する。タイミング制御部３０は、遅延回路４４にストローブ信号ＳＴＢ１および設定信号ＤＬＹ１、試験部２０にストローブ信号ＳＴＢ２、期待値格納部５０にタイミング信号ＴＭＧ、そして、遅延回路４２に設定信号ＤＬＹ２を供給してよい。設定信号ＤＬＹ１および設定信号ＤＬＹ２は、それぞれ、遅延回路４４および遅延回路４２の遅延量を設定する値を示す信号であってよい。【００１７】
位相制御部４０は、遅延回路４２および遅延回路４４を有し、位相制御部４０に入力されるデータおよびストローブ信号の位相を、タイミング制御部３０が出力する設定信号に応じて制御する。位相制御部４０は、タイミングトレーニングを行う場合には、被試験デバイス２００の入出力データ、および、タイミング制御部３０が出力するストローブ信号の相対位相を、所定の１方向に順次変化させる。例えば、位相制御部４０は、リードトレーニングを行う場合には、被試験デバイス２００が出力するデータ、および、当該データをラッチするストローブ信号の相対位相を順次変化させてよい。なお、位相制御部４０は、入出力データの位相のみを変化させてもよく、入出力データおよびストローブ信号の位相を共に変化させてもよい。【００１８】
具体的には、タイミング制御部３０は、被試験デバイス２００が出力するデータをラッチするストローブ信号ＳＴＢ１を生成する。遅延回路４４は、タイミング制御部３０が出力するタイミング信号ＤＬＹ１に基づいて、ストローブ信号ＳＴＢ１を遅延させてよい。タイミング信号ＤＬＹ１を順次遅延させることにより、遅延回路４４が出力するストローブ信号の相対位相は、遅延する方向に順次変化する。【００１９】
タイミング比較器４６は、遅延回路４４が相対位相を変化させたストローブ信号によって、被試験デバイス２００から受信したデータをラッチする。タイミング比較器４６は、ラッチしたデータを期待値比較部５２に対して送出する。タイミング比較器４６が出力するデータは、"１"または"０"の論理信号であってよい。【００２０】
半導体試験装置１００は、ライトトレーニングを行う場合には、被試験デバイス２００に対して出力するデータおよびクロックの相対位相を、順次変化させてよい。試験部２０は、被試験デバイス２００に対して出力するデータおよびクロックを生成する。試験部２０は、タイミング制御部３０が生成するストローブ信号ＳＴＢ２に基づいて、被試験デバイス２００に出力するクロックＣＬＫ１を生成してよい。【００２１】
遅延回路４２は、試験部２０から受信したデータを遅延させることにより、クロックＣＬＫ１との間の相対位相を変化させる。また、遅延回路４２は、被試験デバイス２００に対して、遅延したデータを送出する。遅延回路４２は、タイミング制御部３０から出力されるタイミング信号ＤＬＹ２に基づいて遅延量を決定してよい。【００２２】
被試験デバイス２００は、試験部２０が生成するクロックＣＬＫ１に基づいて、遅延回路４２が遅延させたデータをラッチしてよい。半導体試験装置１００は、被試験デバイス２００がラッチしたデータに応じて生成する、応答データを受信することにより、それぞれの相対位相において、被試験デバイス２００がデータを正常に受信できたか否かを判断してよい。【００２３】
期待値格納部５０は、被試験デバイス２００から受信するデータの期待値を格納する。期待値格納部５０は、タイミングトレーニングにおいて用いる期待値、および、被試験デバイス２００の試験において用いる期待値を格納してよい。また、期待値格納部５０は不揮発性メモリを有してよく、タイミング制御部３０が出力するタイミング信号ＴＭＧに基づいて、格納された期待値を期待値比較部５２に対して出力してよい。【００２４】
期待値比較部５２は、被試験デバイス２００に対して入出力するデータを、タイミング制御部３０が出力するストローブ信号でサンプリングした値が、所定の期待値と一致するか否かを、それぞれの相対位相において所定回数ずつ判定する。例えば、期待値比較部５２は、サンプリングしたタイミング比較器４６の出力値が "１"で、期待値格納部５０が出力する期待値も"１"であれば、期待値と一致すると判定してよい。これに対して、期待値比較部５２は、サンプリングしたタイミング比較器４６の出力値が "１"で、期待値格納部５０が出力した期待値が"０"であれば、期待値と一致しない、と判定してよい。【００２５】
さらに、期待値比較部５２は、それぞれのサンプリングにおける判定結果を、試験部２０に接続される解析メモリ５８に格納してよい。例えば、期待値比較部５２は、期待値と一致するサンプリング値に対しては"０"を解析メモリ５８に格納し、期待値と一致しないサンプリング値に対しては"１"を格納してよい。【００２６】
位相検出部５４は、解析メモリ５８に格納された判定結果を読み出す。さらに、位相検出部５４は、読み出した判定結果に基づいて、所定回数の判定結果の少なくとも一つが不一致を示すフェイル状態から、所定回数の判定結果の全てが一致を示すパス状態に遷移する第１の相対位相、および、パス状態からフェイル状態に遷移する第２の相対位相を検出する。【００２７】
例えば、位相検出部５４は、相対位相ごとに、各サンプリングにおける判定結果を解析メモリ５８から読み出した上で、読み出した判定結果に所定数以上（本例では一つ以上）"１"が含まれている場合には、フェイル状態と判定してよい。また、位相検出部５４は、相対位相ごとに、所定回数に渡ってサンプリングした値の所定数以上（本例では全て）が"０"である場合には、パス状態と判定してよい。そして、位相検出部５４は、判定結果がフェイル状態からパス状態に遷移する相対位相を第１の相対位相であると判断すると共に、判定結果がパス状態からフェイル状態に遷移する相対位相を第２の相対位相であると判断してよい。【００２８】
位相調整部５６は、位相検出部５４が検出した第１の相対位相および第２の相対位相に基づいて、被試験デバイス２００に供給する試験信号の位相を調整する。例えば、位相検出部５４は、被試験デバイス２００を試験する場合に、試験部２０が出力する試験クロックおよび試験データの相対位相を、第１の相対位相および第２の相対位相の略中間の位相にするべく、試験部２０が出力する試験データの位相を前後に変化させてよい。このように調整することにより、被試験デバイス２００は、アイ開口部の略中心位置で、受信した試験データをサンプリングすることができる。【００２９】
試験部２０は、位相調整部５６によって位相が調整された試験信号を用いて、被試験デバイス２００を試験する。例えば、試験部２０は、所定の論理ベクタに基づいて"１"および"０"のデジタルデータを含む試験データと、試験データに同期した試験クロックとを被試験デバイス２００に送出してよい。試験データおよび試験クロックの相対位相は、ライトトレーニングにおいて求めた相対位相であってよい。【００３０】
被試験デバイス２００は、受信した試験データに応じて内部ロジック２１０で応答データを生成して、半導体試験装置１００に出力する。半導体試験装置１００においては、被試験デバイス２００から受信した応答データをタイミング比較器４６においてラッチする。タイミング比較器４６は、リードトレーニングにおいて求めた相対位相を有するストローブ信号により、受信したデータをラッチしてよい。期待値比較部５２は、被試験デバイス２００から受信したデータと期待値とを比較した上で、比較結果を試験部２０に出力する。試験部２０は、比較結果に基づいて、被試験デバイス２００の良否を判定してよく、判定した結果をフェイルメモリ６０に格納してよい。【００３１】
なお、タイミング制御部３０は、制御部１０からのトリガに応じて、タイミング信号、ストローブ信号、および、設定信号の生成を開始してよい。また、試験部２０およびタイミング制御部３０は、同一クロックで動作してよい。従って、半導体試験装置１００は、制御部１０のバスを経由して、タイミングトレーニング用の信号を送出する必要がない。また、被試験デバイス２００から受信したデータを解析する場合にも、バスを経由する必要がない。その結果、本実施形態に係る半導体試験装置１００は、バスを経由して制御する方法に比べて、高速にタイミングトレーニングを行うことができる。【００３２】
図２は、本実施形態に係る半導体試験装置１００における、リードトレーニング手順を示す。同図において、「クロック」は、半導体試験装置１００が被試験デバイス２００に送出するクロックを示す。「データ」は、被試験デバイス２００が出力するデータを示す。「ストローブ」は、遅延回路４４が出力するストローブ信号を示す。「ＵＩ」は、被試験デバイス２００が出力するデータの一単位の長さを示す。【００３３】
被試験デバイス２００は、入力されるクロックの立ち下がりエッジに同期して、データを出力してよい。また、半導体試験装置１００は、タイミングトレーニング時に、一つのサイクルにおいてのみ期待値と一致する値のデータを出力し、その他のサイクルにおいては期待値と一致しない値のデータを出力するように、被試験デバイス２００を制御してよい。なお、１ＵＩは、クロック１周期の長さの整数倍であってよい。【００３４】
被試験デバイス２００が出力するデータの位相は、電源ノイズ等に起因するジッタの影響により、半導体試験装置１００が出力するクロックの位相に対して変動する。その結果、データの変化点付近では、被試験デバイス２００が出力するデータ値と異なる値が取得される場合がある。従って、半導体試験装置１００は、被試験デバイス２００から受信したデータを誤りなく取得するには、データの変化点付近ではなく、アイ開口部の中心位置でサンプリングすることが好ましい。【００３５】
そこで、位相制御部４０は、アイ開口部の中心位置でサンプリングするストローブ信号の位相を検出するべく、タイミング制御部３０が出力するストローブ信号の位相を、タイミング制御部３０が出力するタイミング信号に基づいて、順次変化させる。例えば、位相制御部４０は、初期位相位置から最終位相まで、Ｔ１の位相間隔で１方向にストローブ信号の相対位相を変化させてよい。【００３６】
具体的には、遅延回路４４は、リードトレーニングを開始すると、データとの間の相対位相が初期位相にあるストローブ信号を生成する。期待値比較部５２は、当該相対位相において、所定の回数だけ期待値との比較をして、判定結果を解析メモリ５８に格納する。当該相対位相における測定が終了すると、タイミング制御部３０は、遅延回路４４に出力するタイミング信号を切り替える。遅延回路４４は、切替後のタイミング信号に基づいて、初期位相に対してＴ１だけ位相が異なるストローブ信号を生成する。期待値比較部５２は、当該相対位相において、所定の回数だけ期待値との比較をする。遅延回路４４は、ストローブ信号の位相が最終位相に到達するまで、Ｔ１ごとに変化を繰り返してよい。【００３７】
図２に示す「フェイル率」は、各相対位相における所定の回数のサンプリングデータのうち、期待値比較部５２が、期待値と一致しないと判定したデータの割合を示す。例えば、試験部２０が一つの相対位相において１００回のサンプリングを行う場合に、サンプリングしたデータと、期待値格納部５０から読み出される期待値とが１００回異なる場合には、フェイル率は１００％である。同様に、サンプリングしたデータと期待値格納部５０から読み出される期待値とが５０回異なる場合には、フェイル率は５０％である。サンプリングしたデータと期待値とが、全て一致する場合には、フェイル率は０％である。【００３８】
「判定結果」は、位相検出部５４が、解析メモリ５８に格納された期待値比較部５２の判定結果に基づいて、フェイル状態であるか、パス状態であるかを判定した結果を示す。本実施形態においては、フェイル率が０％でない相対位相においてはフェイル状態と判定し、フェイル率が０％になる相対位相においてはパス状態と判定している。その結果、フェイル状態からパス状態に遷移する第１の相対位相、および、パス状態からフェイル状態に遷移する第２の相対位相が検出されている。【００３９】
ここで、タイミングトレーニングを開始する時点の相対位相を定めていない場合には、半導体試験装置１００は、タイミングトレーニングを開始した時点で、相対位相がパス状態にあるのかフェイル状態にあるのかを認識できない。その結果、半導体試験装置１００が、第１の相対位相を検出するまでに長い時間を要する場合が生じる。例えば、第１の相対位相および第２の相対位相の間の位相から、最終位相方向に相対位相の変化を開始すると、フェイル状態からパス状態に遷移する第１の相対位相を検出することができない。従って、半導体試験装置１００は、第２の相対位相を検出した後に、初期位相方向に切り替えて、相対位相の変化をさせる必要が生じてしまう。【００４０】
そこで、位相制御部４０は、ストローブ信号の初期位相を、フェイル状態が検出される位相に設定してよい。例えば、位相制御部４０は、アイ開口の中心位置から０．５ＵＩないし１．５ＵＩだけ離れた位置であってよい。０．５ＵＩないし１．５ＵＩの相対位相においては、受信データと期待値とが異なる可能性があるので、フェイル率が０％にならない。従って、半導体試験装置１００は、初期位相を当該範囲内に設定すると、相対位相を一方向にのみ変化させるだけで、フェイル状態からパス状態に遷移する第１の相対位相を確実に検出できる。また、第１の相対位相の検出後、さらに相対位相を変化させることで、第２の相対位相を検出できる。その結果、タイミングトレーニング時間を短縮できるという効果を奏する。【００４１】
半導体試験装置１００は、ストローブ信号の相対位相を順次変化させた上で、被試験デバイス２００からの受信データを解析することにより、フェイル状態からパス状態に遷移する相対位相、および、パス状態からフェイル状態に遷移する相対位相を検出してよい。位相検出部５４は、解析メモリ５８に格納されたデータに基づいて、第１の相対位相および第２の相対位相を検出してよい。【００４２】
図３は、本実施形態に係る半導体試験装置１００における、ライトトレーニング手順を示す。同図において、「クロック」は、半導体試験装置１００が被試験デバイス２００に送出するストローブ信号である。「データ」は、半導体試験装置１００が被試験デバイス２００に送出するデータである。被試験デバイス２００は、入力されるクロックの立ち上がりエッジでデータをラッチすることにより、受信データを取得してよい。さらに、被試験デバイス２００は、取得したデータに応じたデータを半導体試験装置１００に送出してよい。半導体試験装置１００は、被試験デバイス２００から受信したデータを、期待値と比較することにより、被試験デバイス２００が正常にデータを取得できたか否かを判定することができる。【００４３】
ここで、被試験デバイス２００は、半導体試験装置１００から受信するデータのアイ開口部の中心位置でデータをサンプリングすることが好ましい。そこで、半導体試験装置１００は、被試験デバイス２００のサンプリング位置がデータのアイ開口中心位置に略一致するべく、被試験デバイス２００に送出するデータの位相を制御する。【００４４】
つまり、位相制御部４０は、被試験デバイス２００に与える入力データと、被試験デバイス２００の内部で入力データをサンプリングするストローブ信号に相当するクロックとの相対位相を、所定の１方向に順次変化させる。例えば、位相制御部４０は、被試験デバイス２００に対して出力するデータに与える遅延量を変化することにより、被試験デバイス２００に対して出力するデータおよびクロックの相対位相を順次変化させてよい。また、位相制御部４０は、クロックに与える遅延量を変化させることによって相対位相を変化させてもよく、データおよびクロックのそれぞれに与える遅延量を変化させることによって相対位相を変化させてもよい。【００４５】
タイミング比較器２２０は、半導体試験装置１００からデータを受信すると、半導体試験装置１００から受信するストローブ信号でデータをラッチして、内部ロジック２１０に出力する。内部ロジック２１０は、タイミング比較器２２０から受信したラッチ信号を折り返してドライバ２４０経由で半導体試験装置１００に送出する。半導体試験装置１００は、半導体試験装置１００が送出した信号のＵＩよりも大きいＵＩの信号を出力させる制御信号を、被試験デバイス２００に与えてよい。【００４６】
期待値比較部５２は、被試験デバイス２００がストローブ信号に応じて取得した入力データの値を、被試験デバイス２００から受け取る。例えば、期待値比較部５２は、位相制御部４０を経由して、被試験デバイス２００が出力するデータを受け取ってよい。位相制御部４０は、遅延回路４４が出力するストローブ信号によって、被試験デバイス２００から受信したデータをラッチして、期待値比較部５２に送出する。期待値比較部５２は、位相制御部４０から受信したデータと期待値格納部５０から読み出した期待値とが一致するか否かを判定してよい。【００４７】
図３に示す複数の「データ」は、試験部２０が生成したデータを遅延回路４２において遅延した、相対位相の異なるデータを示す。ｎはクロックに対するデータの相対位相を示し、ｎ＝０の場合は、相対位相が初期位相であることを示す。半導体試験装置１００は、タイミング比較器２２０に入力されるデータのアイ開口部の中心位置を推定し、推定した位置から０．５ＵＩ以上離れた位置でデータをラッチするべく、初期位相を設定する。その結果、ｎ＝０の相対位相においては、位相検出部５４における判定結果はフェイル状態となる。【００４８】
ｎ＝ｘの相対位相においては、タイミング比較器２２０は、データのアイ開口部の第１の境界位置でデータをラッチする。その結果、ｎ＝ｘにおいて、位相検出部５４における判定結果はフェイル状態からパス状態に遷移する。ｎ＝ｙの相対位相においては、タイミング比較器２２０は、データのアイ開口の第２の境界位置でデータをラッチする。その結果、ｎ＝ｙにおいて、位相検出部５４における判定結果はパス状態からフェイル状態に遷移する。ｎ＝ｚの相対位相においては、タイミング比較器２２０は、データのアイ開口部の中心位置から０．５ＵＩ以上離れた位置でデータをラッチする。その結果、ｎ＝ｚにおいては、位相検出部５４における判定結果はフェイル状態となる。【００４９】
以上の手順により、位相検出部５４は、ｎ＝ｘが、フェイル状態からパス状態に遷移する第１の相対位相であり、ｎ＝ｙが、パス状態からフェイル状態に遷移する第２の相対位相であることを検出する。半導体試験装置１００は、検出した第１の相対位相および第２の相対位相に基づいて、被試験デバイス２００に出力するクロックの立ち上がりエッジが、被試験デバイス２００に出力するデータのアイ開口部の中心位置に略一致するべく、データの位相を制御してよい。【００５０】
図４は、本実施形態に係る半導体試験装置１００における、タイミングトレーニングおよび被試験デバイスの試験のフローチャートを示す。半導体試験装置１００は、被試験デバイス２００のデータ出力機能の試験を行う場合、タイミング制御部３０において、受信するデータおよびデータをラッチするストローブ信号の相対位相を、初期位相に設定する（Ｓ４０１）。続いて、タイミング制御部３０は、所定量だけストローブ信号を遅延させて、相対位相を変化させる（Ｓ４０２）。【００５１】
タイミング比較器４６は、当該相対位相において、被試験デバイス２００から受信したデータをサンプリングした上で、サンプリングしたデータを期待値比較部５２に出力する（Ｓ４０３）。期待値比較部５２は、受信したデータが期待値格納部５０から読み込んだ期待値と一致するか否かを判定し、判定結果を解析メモリ５８に格納する。Ｓ４０２で設定した相対位相において、所定の回数に渡ってデータのサンプリングが終了すると（Ｓ４０４）、タイミング制御部３０は、相対位相を再び変化させて（Ｓ４０２）、Ｓ４０３およびＳ４０４を実行する。【００５２】
全ての相対位相においてデータのサンプリングが終了すると（Ｓ４０５）、位相検出部５４は、解析メモリ５８に格納された判定データに基づいて、第１の相対位相を検出する（Ｓ４０６）。続いて、位相検出部５４は、解析メモリ５８に格納された判定データに基づいて、第２の相対位相を検出する（Ｓ４０７）。【００５３】
位相調整部５６は、第１の相対位相および第２の相対位相に基づいて、被試験デバイス２００に供給する試験信号の位相を調整する（Ｓ４０８）。例えば、位相調整部５６は、半導体試験装置１００が被試験デバイス２００に対して送出するクロックの立ち上がり位置が、半導体試験装置１００が被試験デバイス２００に送出するデータのアイ開口部の中心位置に略一致するべく、送出するデータの位相を前後に変化させてよい。【００５４】
半導体試験装置１００は、試験部２０が出力するクロック、および、位相調整部５６が位相を調整したデータを試験信号として被試験デバイス２００に出力する。被試験デバイス２００は、受信した試験信号に応じたデータを半導体試験装置１００に送出し、試験部２０において判定をする（Ｓ４０９）。【００５５】
図５は、第２の実施形態に係る半導体試験装置１００における、リードトレーニング手順を示す。アイ開口部の検出時間をさらに短縮することを目的として、位相制御部４０は、位相検出部５４が第１の相対位相を検出するまで、相対位相を所定の間隔で変化させ、位相検出部が第１の相対位相を検出した場合、所定の間隔より大きい間隔で相対位相を変化させた後に、相対位相を所定の間隔で変化させてもよい。【００５６】
例えば、位相制御部４０は、図５に示す第１の変化エリアの初期位相から、Ｔ１間隔でストローブ信号の位相を順次変化させる。位相制御部４０は、被試験デバイス２００から受信するデータを当該ストローブ信号でラッチした上で期待値比較部５２に送出し、期待値比較部５２は、判定結果を解析メモリ５８に格納する。位相検出部５４は、解析メモリ５８に格納された判定結果に基づいて、フェイル状態からパス状態へと変化する第１の相対位相を検出する。【００５７】
位相検出部５４が第１の相対位相を検出すると、第１の位相変化エリアにおける相対位相の変化を停止した上で、Ｔ２だけ相対位相を変化させた位相を初期位相とする、第２の位相変化エリアにおける相対位相の変化を開始する。Ｔ２は、Ｔ１よりも大きい値であってよく、１ＵＩよりも小さい値であってよい。【００５８】
続いて、位相制御部４０は、第２の位相変化エリアにおいて、Ｔ１間隔でストローブ信号の位相を順次変化させる。第２の位相変化エリアにおいては、位相検出部５４は、解析メモリ５８に格納された判定結果に基づいて、パス状態からフェイル状態へと変化する第２の相対位相を検出する。以上の手順により、Ｔ２の期間では測定が不要になるので、タイミングトレーニングに要する時間を短縮できるという効果を奏する。【００５９】
位相制御部４０は、第１の位相変化エリアおよび第２の位相変化エリアを、あらかじめ定めておいてもよい。例えば、位相制御部４０は、アイ開口部の中心位置であると想定される位置から０．４ＵＩ以上０．８ＵＩ以下だけ異なる位相を第１の位相変化エリアと定め、アイ開口部の中心位置であると想定される位置の前後０．４ＵＩの範囲をＴ２の位相エリアと定めてもよい。これによって、相対位相ごとにデータの解析をする必要がなくなるので、データの解析に要する時間がＴ１以上の場合であっても、第１の相対位相および第２の相対位相を検出できる。【００６０】
図６は、第３の実施形態に係る半導体試験装置１００における、リードトレーニング手順を示す。本実施形態においては、位相検出部５４は、フェイル率が所定の割合になる相対位相を、フェイル状態からパス状態に遷移する第１の相対位相として検出してよい。同様に、位相検出部５４は、フェイル率が所定の割合になる相対位相を、パス状態からフェイル状態に遷移する第２の相対位相として検出してよい。例えば、図６においては、所定の割合は５０％である。また、半導体試験装置１００は、第１の相対位相を、フェイル状態からパス状態に遷移する時の相対位相を複数のサイクルで平均した位相としてもよい。同様に、半導体試験装置１００は、第２の相対位相を、パス状態からフェイル状態に遷移する時の相対位相を複数のサイクルで平均した位相としてもよい。【００６１】
図７は、第４の実施形態に係る半導体試験装置１００の構成を示す。位相制御部４０は、被試験デバイス２００に与える入力データおよびクロックの少なくとも一方の位相を変化させてよい。例えば、ライトトレーニングにおいて、データの遅延量を変化させるのではなく、クロックの遅延量を変化させることにより、相対位相を変化させてよい。この場合、試験部２０が出力するクロックは位相制御部４０に入力される。位相制御部４０は、遅延回路４８を有しており、遅延回路４８は、タイミング制御部３０が出力するタイミング信号ＤＬＹ３に基づいて、クロックの位相を変化させてよい。【００６２】
被試験デバイス２００は、半導体試験装置１００から受信するデータを、遅延回路４８が位相を変化させたクロックに応じて取得してよい。また、被試験デバイス２００は、取得したデータを、半導体試験装置１００に送信してよい。期待値比較部５２は、被試験デバイス２００から受信したデータを期待値と比較して、試験部２０は、比較結果に基づいて被試験デバイス２００の良否を判定してよい。【００６３】
図８は、第５の実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。本実施形態に係るコンピュータ１９００は、ホスト・コントローラ２０８２により相互に接続されるＣＰＵ２０００、ＲＡＭ２０２０、グラフィック・コントローラ２０７５、及び表示装置２０８０を有するＣＰＵ周辺部と、入出力コントローラ２０８４によりホスト・コントローラ２０８２に接続される通信インターフェイス２０３０、ハードディスクドライブ２０４０、及びＣＤ−ＲＯＭドライブ２０６０を有する入出力部と、入出力コントローラ２０８４に接続されるＲＯＭ２０１０、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０を有するレガシー入出力部とを備える。【００６４】
ホスト・コントローラ２０８２は、ＲＡＭ２０２０と、高い転送レートでＲＡＭ２０２０をアクセスするＣＰＵ２０００及びグラフィック・コントローラ２０７５とを接続する。ＣＰＵ２０００は、ＲＯＭ２０１０及びＲＡＭ２０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィック・コントローラ２０７５は、ＣＰＵ２０００等がＲＡＭ２０２０内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置２０８０上に表示させる。これに代えて、グラフィック・コントローラ２０７５は、ＣＰＵ２０００等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。【００６５】
入出力コントローラ２０８４は、ホスト・コントローラ２０８２と、比較的高速な入出力装置である通信インターフェイス２０３０、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０を接続する。通信インターフェイス２０３０は、ネットワークを介して他の装置と通信する。ハードディスクドライブ２０４０は、コンピュータ１９００内のＣＰＵ２０００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ２０６０は、ＣＤ−ＲＯＭ２０９５からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。【００６６】
また、入出力コントローラ２０８４には、ＲＯＭ２０１０と、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０の比較的低速な入出力装置とが接続される。ＲＯＭ２０１０は、コンピュータ１９００が起動時に実行するブート・プログラム、及び／又は、コンピュータ１９００のハードウェアに依存するプログラム等を格納する。フレキシブルディスク・ドライブ２０５０は、フレキシブルディスク２０９０からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。入出力チップ２０７０は、フレキシブルディスク・ドライブ２０５０を入出力コントローラ２０８４へと接続すると共に、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を入出力コントローラ２０８４へと接続する。【００６７】
ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供されるプログラムは、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、ＲＡＭ２０２０を介してコンピュータ１９００内のハードディスクドライブ２０４０にインストールされ、ＣＰＵ２０００において実行される。【００６８】
コンピュータ１９００にインストールされ、コンピュータ１９００を半導体試験装置１００として機能させるプログラムは、コンピュータ１９００に被試験デバイス２００の入出力データ、および、所定のストローブ信号の相対位相を、所定の１方向に順次変化させる位相制御モジュールと、ストローブ信号で入出力データをサンプリングした値が、所定の期待値と一致するか否かを、それぞれの相対位相において所定回数ずつ判定させる期待値比較モジュールと、所定回数の判定結果の少なくとも一つが不一致を示すフェイル状態から、所定回数の判定結果の全てが一致を示すパス状態に遷移する第１の相対位相、および、パス状態からフェイル状態に遷移する第２の相対位相を検出させる位相検出モジュールと、位相検出部が検出した第１の相対位相および第２の相対位相に基づいて、被試験デバイスに供給する試験信号の位相を調整させる位相調整モジュールと、位相調整部により位相が調整された試験信号を用いて、被試験デバイスを試験させる試験モジュールとを備える。これらのプログラム又はモジュールは、ＣＰＵ２０００等に働きかけて、コンピュータ１９００を、半導体試験装置１００としてそれぞれ機能させる。【００６９】
これらのプログラムに記述された情報処理は、コンピュータ１９００に読込まれることにより、ソフトウェアと上述した各種のハードウェア資源とが協働した具体的手段である位相制御部４０、期待値比較部５２、位相検出部５４、位相調整部５６、および、試験部２０として機能する。そして、これらの具体的手段によって、本実施形態におけるコンピュータ１９００の使用目的に応じた情報の演算又は加工を実現することにより、使用目的に応じた特有の半導体試験装置１００が構築される。【００７０】
一例として、コンピュータ１９００と外部の装置等との間で通信を行う場合には、ＣＰＵ２０００は、ＲＡＭ２０２０上にロードされた通信プログラムを実行し、通信プログラムに記述された処理内容に基づいて、通信インターフェイス２０３０に対して通信処理を指示する。通信インターフェイス２０３０は、ＣＰＵ２０００の制御を受けて、ＲＡＭ２０２０、ハードディスクドライブ２０４０、フレキシブルディスク２０９０、又はＣＤ−ＲＯＭ２０９５等の記憶装置上に設けた送信バッファ領域等に記憶された送信データを読み出してネットワークへと送信し、もしくは、ネットワークから受信した受信データを記憶装置上に設けた受信バッファ領域等へと書き込む。このように、通信インターフェイス２０３０は、ＤＭＡ（ダイレクト・メモリ・アクセス）方式により記憶装置との間で送受信データを転送してもよく、これに代えて、ＣＰＵ２０００が転送元の記憶装置又は通信インターフェイス２０３０からデータを読み出し、転送先の通信インターフェイス２０３０又は記憶装置へとデータを書き込むことにより送受信データを転送してもよい。【００７１】
また、ＣＰＵ２０００は、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０（ＣＤ−ＲＯＭ２０９５）、フレキシブルディスク・ドライブ２０５０（フレキシブルディスク２０９０）等の外部記憶装置に格納されたファイルまたはデータベース等の中から、全部または必要な部分をＤＭＡ転送等によりＲＡＭ２０２０へと読み込ませ、ＲＡＭ２０２０上のデータに対して各種の処理を行う。そして、ＣＰＵ２０００は、処理を終えたデータを、ＤＭＡ転送等により外部記憶装置へと書き戻す。【００７２】
このような処理において、ＲＡＭ２０２０は、外部記憶装置の内容を一時的に保持するものとみなせるから、本実施形態においてはＲＡＭ２０２０および外部記憶装置等をメモリ、記憶部、または記憶装置等と総称する。本実施形態における各種のプログラム、データ、テーブル、データベース等の各種の情報は、このような記憶装置上に格納されて、情報処理の対象となる。なお、ＣＰＵ２０００は、ＲＡＭ２０２０の一部をキャッシュメモリに保持し、キャッシュメモリ上で読み書きを行うこともできる。このような形態においても、キャッシュメモリはＲＡＭ２０２０の機能の一部を担うから、本実施形態においては、区別して示す場合を除き、キャッシュメモリもＲＡＭ２０２０、メモリ、及び／又は記憶装置に含まれるものとする。【００７３】
また、ＣＰＵ２０００は、ＲＡＭ２０２０から読み出したデータに対して、プログラムの命令列により指定された、本実施形態中に記載した各種の演算、情報の加工、条件判断、情報の検索・置換等を含む各種の処理を行い、ＲＡＭ２０２０へと書き戻す。例えば、ＣＰＵ２０００は、条件判断を行う場合においては、本実施形態において示した各種の変数が、他の変数または定数と比較して、大きい、小さい、以上、以下、等しい等の条件を満たすかどうかを判断し、条件が成立した場合（又は不成立であった場合）に、異なる命令列へと分岐し、またはサブルーチンを呼び出す。【００７４】
また、ＣＰＵ２０００は、記憶装置内のファイルまたはデータベース等に格納された情報を検索することができる。例えば、第１属性の属性値に対し第２属性の属性値がそれぞれ対応付けられた複数のエントリが記憶装置に格納されている場合において、ＣＰＵ２０００は、記憶装置に格納されている複数のエントリの中から第１属性の属性値が指定された条件と一致するエントリを検索し、そのエントリに格納されている第２属性の属性値を読み出すことにより、所定の条件を満たす第１属性に対応付けられた第２属性の属性値を得ることができる。【００７５】
以上に示したプログラム又はモジュールは、外部の記録媒体に格納されてもよい。記録媒体としては、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５の他に、ＤＶＤ又はＣＤ等の光学記録媒体、ＭＯ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワーク又はインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ１９００に提供してもよい。【００７６】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。【００７７】
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。【００７８】
以上のように、本発明の実施形態によれば、データおよびストローブの相対位相を一方向に順次変化させると共に、半導体試験装置１００および被試験デバイス２００の間で送受信されるデータを期待値と比較することにより、アイ開口部の両端を高速に検出できるという効果を奏する。さらに、相対位相の変化を開始する位相を、受信データと期待値が一致しないと想定される位相に設定することにより、さらに高速にアイ開口部の両端の検出できるという効果を奏する。
【図１】
2010058441.tif 000003
【図２】
2010058441.tif 000004
【図３】
2010058441.tif 000005
【図４】
2010058441.tif 000006
【図５】
2010058441.tif 000007
【図６】
2010058441.tif 000008
【図７】
2010058441.tif 000009
【図８】
2010058441.tif 000010
【国際調査報告】
2010058441.tif 000011
2010058441.tif 000012
2010058441.tif 000013
2010058441.tif 000014