(57)【要約】制御部６は、所定のＨ期間が経過する毎に、垂直走査回路３に画素列２１〜２３の中から任意の１行の一次元画素列を循環的に選択させ、選択された画素列により露光された被写体の画素信号を読み出すように読出回路５及び水平走査回路４を制御する。また、制御部６は、画素列２１〜２３の垂直方向の配列ピッチをＰ、Ｈ期間をＨとすると、スキャン速度Ｓが、Ｓ＝Ｐ／４Ｈを満たすように垂直移動部８を制御する。
2011007562.tif 000002
【特許請求の範囲】
【請求項１】
水平方向に複数の画素が配列された一次元画素列が、前記水平方向に直交する垂直方向にｎ（ｎは２以上の整数）行で配列された画素部と、
露光対象となる被写体に対して、前記画素部を前記垂直方向に所定のスキャン速度で相対的に移動させる垂直移動部と、
前記画素部の各列に対応して設けられ、各画素から画素信号を読み出す各列共通の読出回路と、
前記画素部を前記垂直方向に走査する垂直走査回路と、
所定の水平読出期間が経過する毎に、前記垂直走査回路に前記ｎ行の一次元画素列の中から任意の１行の一次元画素列を循環的に選択させ、選択された一次元画素列により露光された被写体の画素信号を読み出すように前記読出回路を制御すると共に、前記一次元画素列の前記垂直方向の配列ピッチをＰ、前記水平読出期間をＨとすると、前記スキャン速度Ｓが、
Ｓ＝Ｐ／（Ｈ（ｎ＋１））
となるように前記垂直移動部を制御する制御部とを備えることを特徴とする画像読取装置。
【請求項２】
前記配列ピッチＰは、各画素の受光領域の前記垂直方向の幅をＷとすると、
Ｗ≦Ｐ≦Ｗ・（ｎ＋１）／ｎ
の条件を満たすことを特徴とする請求項１記載の画像読取装置。
【請求項３】
前記水平読出期間は、可変であることを特徴とする請求項１又は２記載の画像読取装置。
【請求項４】
前記垂直走査回路は、シフトレジスタにより構成されていることを特徴とする請求項１〜３のいずれかに記載の画像読取装置。
【請求項５】
前記垂直走査回路は、ランダムアクセス回路により構成されていることを特徴とする請求項１〜３のいずれかに記載の画像読取装置。
【請求項６】
前記画素はＣＭＯＳ固体撮像素子における画素回路により構成されていることを特徴とする請求項１〜５のいずれかに記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の一次元画素列を備える画像読取装置に関するものである。
【背景技術】
【０００２】
近年、水平方向に複数の画素が配列された一次元画素列を垂直方向に複数行で配列し、これら複数の一次元画素列を原稿に対して垂直方向に相対的に移動させて、カラー画像を取得する画像読取装置が知られている。【０００３】
例えば、特許文献１には、青、緑、赤のフィルタを有する第１〜第３の画素列で発生した画素信号をＣＣＤシフトレジスタで転送し、カラー画像のみでなく、白黒画像も高感度、高速で取り出すことのできるＣＣＤ方式の固体撮像装置が開示されている。【０００４】
しかしながら、特許文献１の固体撮像装置は、ＣＣＤ方式であるため、各一次元画素列間には必ず転送ゲートとＣＣＤシフトレジスタとを設ける必要があり、各一次元画素列の垂直方向の配列ピッチを小さくするにも一定の限界がある。【０００５】
したがって、特許文献１の固体撮像装置を、上記の画像読取装置に適用すると、各一次元画素列の垂直方向の配列ピッチが大きいため、一次元画素列を原稿に対して垂直方向に相対的に所定のスキャン速度で移動させる移動機構の動作誤差（例えばスキャン速度の速度ムラ）により、各行の一次元画素列に原稿の同一ラインを露光させることが困難となる。これにより、色ずれが発生してしまう。よって、各一次元画素列の垂直方向の配列ピッチは小さい方が好ましい。【０００６】
そこで、特許文献２には、赤と青の画素が交互に配列されたＲ／Ｂセンサアレイ１２−２と、緑の画素が配列されたＧセンサアレイ１２−１とが垂直方向に隙間無く配置されたリニアセンサが開示されている。【０００７】
これを実現するために、特許文献２では、リードアウトゲート部１３−１，１３−２がＧセンサアレイ１２−１，１２−２を挟むように配置され、ＣＣＤアナログシフトレジスタ１４−１，１４−２がリードアウトゲート部１３−１，１３−２を挟むように配置されている。【０００８】
しかしながら、特許文献２は、センサアレイが２つの場合のみが開示され、センサアレイが３つ以上の場合についての開示がないため、３つ以上のセンサアレイを垂直方向に隙間無く配置させた場合に、リードアウトゲート部や、ＣＣＤアナログシフトレジスタをどのように配置させればよいかが不明である。【０００９】
また、非特許文献１には、Ｒセンサアレイ、Ｇセンサアレイ、及びＢセンサアレイをこの順で垂直方向に隙間無く配置したＣＣＤリニアセンサが開示されている。【００１０】
そして、これを実現するために非特許文献１では、Ｒの読み出しゲートがＲセンサアレイの上側に配置され、Ｇ及びＢの読み出しゲートがＢセンサアレイの下側に配置されている。【００１１】
しかしながら、非特許文献１では、Ｇラインセンサの画素信号をＧ及びＢの読み出しゲートに転送するための垂直転送ゲートがＢセンサアレイを構成する各Ｂ画素の間に配置されている。そのため、各Ｂ画素の受光エリアが小さくなり、Ｂ画素の感度が低下するという問題がある。【００１２】
また、特許文献３には、原稿に対して垂直方向に相対移動されるＲ，Ｇ，Ｂの３行の一次元画素列と、各一次元画素列から画素信号を読み出す各列共通の読出回路とを備えるＣＭＯＳ方式の固体撮像装置が開示されている。【００１３】
しかしながら、特許文献３では、画素信号の読出期間を一定時間以上確保するために、各一次元画素列の垂直方向の配列ピッチＰが、各画素の受光エリアの垂直方向の幅をＷとすると、Ｐ≧（４／３）・Ｗを満たすように設定されている。よって、特許文献３では、配列ピッチを小さくするにも一定の限界があるため、上述したように、スキャン速度の速度ムラによる色ずれが発生するという問題がある。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００２−１４２０７８号公報
【特許文献２】特開平１０−５１６０２号公報
【特許文献３】特開２００７−３３６５１９号公報
【非特許文献】
【００１５】
【非特許文献１】ＳＯＮＹ  ＣＸ−ＰＡＬ（ＶＯＬ．６５）ｐ．１２−１３
【発明の概要】
【００１６】
本発明の目的は、各画素の感度を低下させることなく色ずれを防止することができる画像読取装置を提供することである。
【００１７】
本発明の一局面の画像読取装置は、水平方向に複数の画素が配列された一次元画素列が、前記水平方向に直交する垂直方向にｎ（ｎは２以上の整数）行で配列された画素部と、露光対象となる被写体に対して、前記画素部を前記垂直方向に所定のスキャン速度で相対的に移動させる垂直移動部と、前記画素部の各列に対応して設けられ、各画素から画素信号を読み出す各列共通の読出回路と、前記画素部を前記垂直方向に走査する垂直走査回路と、所定の水平読出期間が経過する毎に、前記垂直走査回路に前記ｎ行の一次元画素列の中から任意の１行の一次元画素列を循環的に選択させ、選択された一次元画素列により露光された被写体の画素信号を読み出すように前記読出回路を制御すると共に、前記一次元画素列の前記垂直方向の配列ピッチをＰ、前記水平読出期間をＨとすると、前記スキャン速度Ｓが、Ｓ＝Ｐ／（Ｈ（ｎ＋１））となるように前記垂直移動部を制御する制御部とを備える。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態１による画像読取装置の全体構成図である。
【図２】本発明の実施の形態１による画素部の外観構成を模式的に示した図である。
【図３】各画素を構成する画素回路の回路図を示している。
【図４】（Ａ）は、原稿に対して画素部を垂直方向の下側から上側に向けて移動させたときの各画素列の位置と原稿との関係を示した模式図である。（Ｂ）は、図４（Ａ）に示すように各画素列が移動したときの、各画素列の露光期間と読出期間とを示したタイミングチャートである。
【図５】（Ａ）は図４（Ｂ）と同一の図であり、（Ｂ）は画像読取装置の動作を示すタイミングチャートである。
【図６】本発明の実施の形態２における画素部の外観構成を模式的に示した図である。
【図７】本発明の実施の形態２の画像読取装置において、原稿に対して画素部を垂直方向の下側から上側に向けて移動させたときの各画素列の位置と原稿との関係を示した模式図である。
【図８】本発明の実施の形態４における画素部の外観構成を示した模式図である。
【図９】本発明の実施の形態５による画像読取装置の画素部及び読出回路の模式図である。
【発明を実施するための形態】
【００１９】
（実施の形態１）
以下、図面を参照しつつ、本発明の実施の形態１による画像読取装置について説明する。図１は、本発明の実施の形態１による画像読取装置１の全体構成図である。図１に示すように画像読取装置１は、画素部２、垂直走査回路３、水平走査回路４、読出回路５、制御部６、差動アンプ７、及び垂直移動部８を備えている。
【００２０】
そして、画像読取装置１は、例えば静止している画素部２に対して垂直方向に移動する被写体をスキャンする又は画素部２が静止している被写体に対して垂直方向に移動することで被写体をスキャンする。本実施の形態では、被写体として例えば原稿を採用する。
【００２１】
なお、図１において制御部６を省いたもの、すなわち、画素部２、垂直走査回路３、水平走査回路４、読出回路５、及び差動アンプ７が固体撮像素子となる。
【００２２】
画素部２は、水平方向に直交する垂直方向に３行で配列された画素列２１〜２３（一次元画素列）を備えている。画素列２１〜２３は、それぞれ、水平方向に複数個の画素ＧＰが一次元で配列されたラインセンサである。
【００２３】
また、画素列２１〜２３は、それぞれ、各画素ＧＰの開口部にＢ（青），Ｇ（緑），Ｒ（赤）のカラーフィルタが取り付けられ、被写体を露光することでＢ，Ｇ，Ｒの画素信号を読み取る。
【００２４】
垂直走査回路３は、画素列２１〜２３のそれぞれと行選択信号線Ｌ１を介して接続され、制御部６から出力されるクロック信号ＣＬＫに従って、画素部２の各行を選択するための行選択信号を垂直方向の上側から下側に向けて、又は下側から上側に向けて画素列２１〜２３に循環的に出力し、画素部２を垂直方向に走査する。
【００２５】
本実施の形態では、垂直走査回路３は、シフトレジスタにより構成されているが、これに限定されず、ランダムアクセス回路により構成してもよい。垂直走査回路３をシフトレジスタにより構成した場合は、簡易な構成でありながら、画素列２１〜２３を配列順序にしたがって循環的に選択することができる。
【００２６】
また、垂直走査回路３としてランダムアクセス回路を採用した場合は、画素列２１〜２３の配列順序によらず、任意の順序で画素列２１〜２３を循環的に選択することができる。
【００２７】
水平走査回路４は、例えばシフトレジスタから構成され、制御部６から出力されるクロック信号ＣＬＫに従って、画素部２の各列を選択するための列選択信号を各列の読出回路５に循環的に出力し、各読出回路５を例えば、左側から右側に向けて、又は右側から左側に向けて水平方向に走査する。
【００２８】
垂直信号線Ｌ２は、画素部２の各列に対応して複数本存在する。また、各垂直信号線Ｌ２は、対応する列の３つの画素ＧＰのそれぞれと接続されている。
【００２９】
読出回路５は、画素部２の各列に対応して設けられ、各画素ＧＰから画素信号を読み出す。つまり、読出回路５は、対応する列の３つの画素ＧＰに対して共通に設けられ、これら３つの画素ＧＰから垂直信号線Ｌ２を介して画素信号を読み出す。
【００３０】
ここで、読出回路５は、負荷トランジスタＱａ、シグナルサンプルホールドスイッチＳ１、ノイズサンプルホールドスイッチＳ２、シグナルサンプルホールドコンデンサＣ１、ノイズサンプルホールドコンデンサＣ２、及びアンプＡ１，Ａ２を備えている。
【００３１】
負荷トランジスタＱａは、例えば電界効果型トランジスタから構成され、制御部６の制御の下、ゲートに負荷電圧信号ＶＤが印加され、負荷として機能する。
【００３２】
ノイズサンプルホールドスイッチＳ２は、制御部６の制御の下、オン・オフし、オンしたときに垂直走査回路３により選択された画素列から画素信号のノイズ成分を読み出し、ノイズサンプルホールドコンデンサＣ２にサンプルホールドさせる。
【００３３】
アンプＡ２は、水平走査回路４から出力される列選択信号に従って、ノイズサンプルホールドコンデンサＣ２にサンプルホールドされたノイズ成分を差動アンプ７に出力する。
【００３４】
シグナルサンプルホールドスイッチＳ１は、制御部６の制御の下、オン・オフし、オンしたときに垂直走査回路３により選択された画素列から画素信号のノイズ成分＋シグナル成分を読み出し、シグナルサンプルホールドコンデンサＣ１にサンプルホールドさせる。
【００３５】
アンプＡ１は、水平走査回路４から出力される列選択信号に従って、シグナルサンプルホールドコンデンサＣ１にサンプルホールドされたノイズ成分＋シグナル成分を差動アンプ７に出力する。
【００３６】
制御部６は、例えば専用のハードウエア回路、又はＣＰＵ（中央演算処理装置）、ＲＯＭ（リードオンリーメモリ）、及びＲＡＭ（ランダムアクセスメモリ）等かなるマイコンから構成され、画像読取装置１の全体制御を司る。
【００３７】
また、制御部６は、所定の水平読出期間（以下、「Ｈ期間」と記述する）が経過する毎に、垂直走査回路３に画素列２１〜２３の中から任意の１行の画素列を循環的に選択させ、選択された画素列により露光された被写体の画素信号を読み出すように読出回路５及び水平走査回路４を制御する。
【００３８】
また、制御部６は、画素列２１〜２３の垂直方向の配列ピッチをＰ、Ｈ期間をＨとすると、画素部２と原稿との垂直方向にスキャン速度Ｓが、式（１）を満たすように垂直移動部８を制御する。
【００３９】
Ｓ＝Ｐ／４Ｈ  ・・・（１）
ここで、制御部６は、画素列２１〜２３をこの順番で循環的に垂直走査回路３に選択させるものとするが、任意の順番で循環的に垂直走査回路３に選択させるようにしてもよい。
【００４０】
なお、Ｈ期間は可変としてもよい。この場合、例えば、ユーザからの操作指示を受け付ける操作部を更に設け、制御部６は、操作部により受け付けられた操作指示にしたがって、Ｈ期間を設定すればよい。この場合、制御部６は、例えば、クロック信号ＣＬＫの周波数を変更する、或いは１Ｈ期間において読み出し対象となる画素数を増減させる等して、Ｈ期間を変更すればよい。
【００４１】
差動アンプ７は、アンプＡ２から出力されたノイズ成分とアンプＡ１から出力されたノイズ成分＋シグナル成分との差分をとり、画素信号からノイズ成分を除去し、例えば後段に設けられた図略のＡ／Ｄ変換部に出力する。
【００４２】
垂直移動部８は、露光対象となる原稿に対して、画素部２を垂直方向に式（１）に示すスキャン速度Ｓで相対的に移動させる。本実施の形態では、垂直移動部８は、静止した原稿に対して画素部２を垂直方向に移動させるものとするが、これに限定されず、静止した原稿に対して画素部２を垂直方向に移動させるようにしてもよい。
【００４３】
静止した原稿に対して画素部２を垂直方向に移動させる場合は、画素部２を垂直方向に所定の移動範囲で移動させるための移動機構と、移動機構を駆動させて画素部２を移動させるためのモータ等を用いて垂直移動部８を構成すればよい。
【００４４】
また、静止した画素部２に対して原稿を垂直方向に移動させる場合は、原稿を垂直方向に移動させる搬送ローラと搬送ローラを駆動するモータ等を用いて垂直移動部８を構成すればよい。
【００４５】
図２は、画素部２の外観構成を模式的に示した図である。図２に示すように画素列２１〜２３は、それぞれ水平方向を長手方向とする短冊状の遮光層ＣＶを備えている。
【００４６】
図２の例では、画素列２１〜２３は、垂直方向に隙間無く配置されている。したがって、画素列２１〜２３の配列ピッチＰは、各画素列の遮光層ＣＶの垂直方向の上端から下端までの長さとなる。
【００４７】
また、遮光層ＣＶの主面には、被写体からの光を各画素ＧＰの光電変換素子へと導くための矩形状の受光領域Ｄ１が形成されている。そして、受光領域Ｄ１の垂直方向の上端から下端までの幅をＷとすると、配列ピッチＰは式（２）の条件を満たす。
【００４８】
Ｗ≦Ｐ≦Ｗ・（４／３）・・・（２）
Ｗ＝Ｐの場合は、画素ＧＰに対して受光領域Ｄ１の占める割合が最大になっている。また、Ｐ＝Ｗ・（４／３）の場合は、画素ＧＰに対して受光領域Ｄ１の占める割合が最小となっている。よって、配列ピッチＰが増大するにつれて、画素ＧＰに対して受光領域Ｄ１の占める割合が小さくなり、配列ピッチＰが減少するにつれて、画素ＧＰに対して受光領域Ｄ１の占める割合が大きくなる。
【００４９】
受光領域Ｄ１の面積が大きいほど、光電変換素子はより多くの光子を受光することができるため、感度が増す。また、配列ピッチＰが増大すると、スキャン速度Ｓの速度ムラの影響により、色ずれの発生する可能性が高くなる。よって、式（２）では、配列ピッチＰの上限値をＰ＝（４／３）・Ｗに設定している。
【００５０】
つまり、配列ピッチの上限値を（４／３）・Ｗに設定することで、受光領域Ｄ１の面積を増大させて感度を増大させると同時に、スキャン速度Ｓの速度ムラの影響が緩和され、色ずれの発生を抑制することができる。
【００５１】
また、配列ピッチＰをＷ未満にすると、各画素列が重なってしまう。よって、式（２）では、配列ピッチＰの下限値をＷに設定している。
【００５２】
図３は、各画素ＧＰを構成する画素回路の回路図を示している。図３に示すように画素回路は、光電変換素子ＰＤ、転送トランジスタＴＱ、リセットトランジスタＲＱ、増幅トランジスタＧＱ、及び行選択トランジスタＳＱを備える、ＣＭＯＳの画素回路により構成されている。
【００５３】
光電変換素子ＰＤは被写体からの光を受光し、受光した光量に応じた信号電荷を蓄積する。ここで、光電変換素子ＰＤはアノードが接地され、カソードが転送トランジスタＴＱのソースに接続されている。
【００５４】
転送トランジスタＴＱは、光電変換素子ＰＤにより蓄積された信号電荷をフローティングディフュージョン（以下、「ＦＤ」と記述する）に転送する。転送トランジスタＴＱのゲートは、転送信号φＴＸが入力され、転送信号φＴＸによってオン・オフされる。転送トランジスタＴＱのドレインは、ＦＤに接続されている。ここで、転送信号φＴＸは例えば制御部６から出力される。
【００５５】
ＦＤは、光電変換素子ＰＤから転送された信号電荷を蓄積し、蓄積した信号電荷の大きさに応じたレベルを有する電圧信号を画素信号として出力する。
【００５６】
リセットトランジスタＲＱは、ゲートにリセットトランジスタＲＱをオン・オフするための信号であるφＲＳＴが入力され、ソースに駆動電圧であるＶＲＳＢが入力され、ドレインがＦＤを介して増幅トランジスタＧＱのゲートに接続されている。
【００５７】
そして、リセットトランジスタＲＱは、制御部６の制御の下、オン・オフし、ＦＤをリセットする。なお、ＶＲＳＢは図略の電圧源から出力され、φＲＳＴは、例えば制御部６から出力される。
【００５８】
増幅トランジスタＧＱは、ゲートがＦＤを介して転送トランジスタＴＱ及びリセットトランジスタＲＱに接続され、ソースに駆動電圧であるＶＤＤが入力され、ドレインが行選択トランジスタＳＱに接続されている。そして、増幅トランジスタＧＱは、ＦＤから出力される画素信号を増幅して行選択トランジスタＳＱに出力する。なお、ＶＤＤは、例えば図略の電圧源から出力される。
【００５９】
行選択トランジスタＳＱは、ゲートに行選択信号φＶが入力され、ソースが増幅トランジスタＧＱに接続され、ドレインが垂直信号線Ｌ２を介して読出回路５に接続されている。そして、行選択トランジスタＳＱは、増幅トランジスタＧＱにより増幅された画素信号を垂直信号線Ｌ２を介して読出回路５に出力する。ここで、φＶは例えば行選択信号線Ｌ１を介して垂直走査回路３から出力される。
【００６０】
図４（Ａ）は、原稿に対して画素部２を垂直方向の下側から上側に向けて移動させたときの画素列２１〜２３の位置と原稿との関係を示した模式図である。図４（Ａ）において縦軸は画素列２１〜２３の垂直方向における位置を示し、横軸は時間を示している。また、図４（Ａ）において、１升の正方形は１つの画素列を示している。また、１升の正方形内において白色以外の領域が図２に示す受光領域Ｄ１を示している。
【００６１】
図４（Ｂ）は、図４（Ａ）に示すように画素列２１〜２３が移動したときの、各画素列の露光期間と読出期間とを示したタイミングチャートである。また、図４（Ａ）、（Ｂ）において点線で示す時間軸の一区切りはＨ期間を示している。また、図４（Ａ）において点線で示す縦軸の一区切りは１Ｈ期間における画素列２１〜２３の移動距離を示している。また、３Ｈ期間で１つのフレーム期間となる。また、１つのフレーム期間で１つの画素列により露光される原稿の領域をフレームと呼ぶ。
【００６２】
まず、Ｒの画素列２１に注目する。期間Ｔ（−２）において、画素列２１の先端ｆ１がラインθ１３の後端から先端へと移動し、画素列２１は、ラインθ９の一部〜ラインθ１３を露光する。
【００６３】
ここで、期間Ｔ（−２）の開始時刻において、画素列２１の受光領域Ｄ１の後端ｂ１はラインθ９の後端の少し上に位置している。そのため、期間Ｔ（−２）において、画素列２１は、ラインθ９の全領域を露光することができない。したがって、ラインθ９の一部とは、期間Ｔ（−２）の開始時刻における画素列２１の受光領域Ｄ１の後端ｂ１の位置からラインθ９の先端までの領域を指す。以下、ラインθｉ（ｉはラインを指定するためのインデックス）の一部とは、上記のラインθ９の一部に準じている。
【００６４】
期間Ｔ（−１）において、画素列２１の先端ｆ１がラインθ１４の後端から先端へと移動し、画素列２１はラインθ１０の一部〜ラインθ１４を露光する。
【００６５】
期間Ｔ（０）において、画素列２１の先端ｆ１がラインθ１５の後端から先端へと移動し、画素列２１はラインθ１１の一部〜ラインθ１５を露光する。
【００６６】
期間Ｔ（１）において、読出回路５は、期間Ｔ（−２）から期間Ｔ（０）までの３Ｈ期間で画素列２１により露光されたラインθ９の一部〜ラインθ１５の領域からなるフレームＦＬ１のＲの画素信号を画素列２１から読み出す。
【００６７】
なお、期間Ｔ（１）において、読出回路５が画素列２１から画素信号を読み出しているが、それと同時に、画素列２１は、ラインθ１２の一部〜ラインθ１６を露光している。
【００６８】
期間Ｔ（２）〜期間Ｔ（３）において、画素列２１は、ラインθ１３の一部〜ラインθ１８を露光する。
【００６９】
期間Ｔ（４）において、読出回路５は、期間Ｔ（１）から期間Ｔ（３）までの３Ｈ期間で画素列２１により露光されたラインθ１２の一部〜ラインθ１８の画素信号を読み出す。また、期間Ｔ（４）において、画素列２１は、ラインθ１５の一部〜ラインθ１９を露光する。
【００７０】
以後、画素列２１及び読出回路５は、上述の動作を繰り返す。つまり、読出回路５は、３Ｈ期間が経過する毎に、この３Ｈ期間で画素列２１により露光されたラインの画素信号を読み出す。
【００７１】
次に、Ｇの画素列２２に注目する。期間Ｔ（−１）から期間Ｔ（１）の３Ｈ期間において、画素列２２は、ラインθ６の一部〜ラインθ１２を露光する。
【００７２】
期間Ｔ（２）において、読出回路５は、期間Ｔ（−１）から期間Ｔ（１）の３Ｈ期間で画素列２２により露光されたラインθ６の一部〜ラインθ１２の画素信号を読み出す。また、期間Ｔ（２）において、画素列２２は、ラインθ９〜ラインθ１３を露光する。
【００７３】
以後、読出回路５は、３Ｈ期間が経過する毎に、この３Ｈ期間で画素列２２により露光されたラインの画素信号を読み出す。
【００７４】
ここで、Ｇの読出期間はＲの読出期間の次のＨ期間に設定されている。よって、期間Ｔ（５）が次のＧの読出期間となる。そして、期間Ｔ（５）において、読出回路５は、期間Ｔ（２）〜期間Ｔ（４）の３Ｈ期間で画素列２２により露光されたフレームＦＬ１を読み出している。
【００７５】
上述したように、読出回路５は、期間Ｔ（１）において、フレームＦＬ１のＲの画素信号を読み出している。したがって、読出回路５が読み出すＧの画素信号は、Ｒの画素信号と同一領域の画素信号となる。
【００７６】
なお、Ｒ，Ｇ，Ｂの読出期間を各Ｈ期間に個別に割り当てているのは、読出回路５は、Ｒ，Ｇ，Ｂの画素ＧＰで共用されているため、異なる色の画素信号を同時に読み出すことができないからである。
【００７７】
次に、Ｂの画素列２３について注目する。Ｂの読出期間はＧの読出期間の次のＨ期間に設定されている。また、読出回路５は、３Ｈ期間が経過する毎に、この３Ｈ期間で画素列２３により露光されたラインの画素信号を読み出している。
【００７８】
したがって、Ｂの読出期間は、期間Ｔ（３）、期間Ｔ（６）、期間Ｔ（９）となる。但し、期間Ｔ（９）は図示を省略している。
【００７９】
そして、期間Ｔ（９）において、読出回路５は、期間Ｔ（６）〜期間Ｔ（８）の３Ｈ期間で画素列２３により露光されたフレームＦＬ１を読み出している。
【００８０】
上述したように、読出回路５は、期間Ｔ（１）において、フレームＦＬ１のＲの画素信号を読み出している。また、上述したように、読出回路５は、期間Ｔ（５）において、フレームＦＬ１のＧの画素信号を読み出している。
【００８１】
したがって、読出回路５が読み出すＢの画素信号は、Ｇの画素信号及びＢの画素信号と同一領域の画素信号となる。
【００８２】
このように、スキャン速度Ｓを上述の式（１）に示すように設定し、各Ｈ期間は、Ｒ，Ｇ，Ｂの画素信号の読出期間として循環的に割り当てられ、かつ、３Ｈ期間が経過する毎にこの３Ｈ期間で露光された領域のＲ，Ｇ，Ｂの画素信号が読出回路５により読み出されている。そのため、読出回路５により読み出されるＲ，Ｇ，Ｂの画素信号は、同一領域の画素信号となり、色ずれが防止される。
【００８３】
なお、図４（Ａ）、（Ｂ）に示すようにＲ，Ｇ，Ｂの読出期間が設定されているため、フレームＦＬ１以外の他のフレームについても、読出回路５は、フレームＦＬ１と同様、同一フレームのＲ，Ｇ，Ｂの画素信号を読み出すことが可能となることは容易に推測される。
【００８４】
図５（Ａ）は図４（Ｂ）と同一の図であり、図５（Ｂ）は画像読取装置１の動作を示すタイミングチャートである。以下、図５を用いて画像読取装置１の動作について説明する。なお、図５（Ｂ）のφＴＸ１はＲの画素回路の転送トランジスタＴＱに入力される転送信号φＴＸを示し、φＴＸ２はＧの画素回路の転送トランジスタＴＱに入力される転送信号φＴＸを示し、φＴＸ３はＢの画素回路の転送トランジスタＴＱに入力される転送信号φＴＸを示している。また、図５（Ｂ）の画素信号は垂直信号線Ｌ２を流れる画素信号の電圧レベルを示している。
【００８５】
期間Ｔ（１）の開始時刻よりも少し前の時刻ｔ１において、φＲＳＴが所定時間、ハイレベル（以下、「Ｈｉ」と記述する）になり、リセットトランジスタＲＱがオン・オフし、ＦＤがリセットされ、垂直信号線Ｌ２からリセットレベル（以下、「ＲＳＴレベル」と記述する）の画素信号が出力される。読出回路５は、この画素信号をノイズ成分として読み出し、ノイズサンプルホールドコンデンサＣ２でサンプルホールドする。
【００８６】
期間Ｔ（１）の開始時刻である時刻ｔ２において、φＴＸ１が所定時間、Ｈｉとなり、転送トランジスタＴＱがオンされ、光電変換素子ＰＤにより蓄積されたＲの信号電荷がＦＤに転送される。
【００８７】
これにより、ＲＳＴレベルからＲ露光期間で露光された信号電荷に応じたレベル分低下した画素信号が垂直信号線Ｌ２から出力される。そして、読出回路５は、この画素信号をノイズ成分＋シグナル成分として読み出し、シグナルサンプルホールドコンデンサＣ１でサンプルホールドする。以上により、期間Ｔ（−２）〜期間Ｔ（０）のＲ露光期間で露光されたＲの画素信号が期間Ｔ（１）において読み出される。
【００８８】
Ｇの画素信号もＲの画素信号と同様にして、時刻ｔ３でφＲＳＴが所定時間、ＨｉとなってＦＤがリセットされ、ノイズ成分が読み出される。また、時刻ｔ４でφＴＸ２が所定時間、Ｈｉとなり期間Ｔ（−１）〜期間Ｔ（１）のＧの露光期間で露光されたＧの画素信号のノイズ成分＋シグナル成分が期間Ｔ（２）において読み出される。
【００８９】
Ｂの画素信号もＲの画素信号と同様にして、時刻ｔ５でφＲＳＴが所定時間、ＨｉとなってＦＤがリセットされ、ノイズ成分が読み出される。また、時刻ｔ６でφＴＸ３が所定時間、Ｈｉとなり期間Ｔ（０）〜期間Ｔ（２）のＢの露光期間で露光されたＢの画素信号のノイズ成分＋シグナル成分が期間Ｔ（３）において読み出される。
【００９０】
図５（Ｂ）を見れば分かる通り、φＴＸ１がＨｉになってからφＴＸ２がＨｉになるまでの期間がＲの読出期間となり、φＴＸ２がＨｉになってからφＴＸ３がＨｉになるまでの期間がＧの読出期間となり、φＴＸ３がＨｉになってからφＴＸ１がＨｉになるまでの期間がＢの読出期間となる。したがって、φＴＸ１〜φＴＸ３の周期は、それぞれ３Ｈ期間となっている。
【００９１】
このように、本実施の形態による画像読取装置１によれば、３行の画素列２１〜２３のうち任意の１行の画素列が、Ｈ期間が経過する毎に循環的に選択され、選択された１行の画素列により露光された被写体の画素信号が、画素部２の各列に対応して設けられた各列共通の読出回路５により読み出される。
【００９２】
そして、被写体に対する画素部２の相対的なスキャン速度Ｓが、上記の式（１）により設定されている。これにより、画素列２１〜２３はそれぞれ被写体の同一ラインを露光することになり、色ずれを防止することができる。
【００９３】
また、スキャン速度Ｓが式（１）を満たしている以上、画素列の垂直方向の配列ピッチＰに関わらず、画素列２１〜２３のそれぞれに被写体の同一ラインを露光させることが可能となる。その結果、配列ピッチＰを小さくして、スキャン速度Ｓの速度ムラの影響による色ずれの発生を抑制することができる。
【００９４】
また、配列ピッチＰを小さくした分、各画素ＧＰの受光領域Ｄ１を増大させることが可能となり、各画素ＧＰの感度を増大させるができる。また、各画素ＧＰの受光領域Ｄ１を増大させることが可能となるため、スキャン速度Ｓを増大させても一定以上の感度を保つことができる。また、配列ピッチＰを小さくして、装置の小型化を図ることができる。
【００９５】
（実施の形態２）
次に実施の形態２の画像読取装置１について説明する。実施の形態２の画像読取装置１は、画素列を垂直方向に４行で配列したことを特徴とする。図６は、本発明の実施の形態２における画素部２の外観構成を模式的に示した図である。
【００９６】
図６に示すように、本実施の形態では、画素部２は垂直方向の上側から順に画素列２１〜画素列２４の４つの画素列を備えている。なお、本実施の形態において、実施の形態１と同一のものは説明を省略する。
【００９７】
本実施の形態において、図１に示す制御部６は、１Ｈ期間が経過する毎に、垂直走査回路３に画素列２１〜２４の中から任意の１行の画素列を循環的に選択させ、選択された画素列により露光された被写体の画素信号を読み出すように読出回路５及び水平走査回路４を制御する。
【００９８】
また、制御部６は、スキャン速度Ｓが、式（３）を満たすように垂直移動部８を制御する。
【００９９】
Ｓ＝Ｐ／５Ｈ  ・・・（３）
また、配列ピッチＰは式（４）の条件を満たす。
【０１００】
Ｗ≦Ｐ≦Ｗ・（５／４）・・・（４）
ここで、制御部６は、画素列２１〜２４をこの順番で循環的に垂直走査回路３に選択させるものとするが、任意の順番で循環的に垂直走査回路３に選択させるようにしてもよい。
【０１０１】
図７は、本発明の実施の形態２の画像読取装置１において、原稿に対して画素部２を垂直方向の下側から上側に向けて移動させたときの画素列２１〜２４の位置と原稿との関係を示した模式図である。
【０１０２】
画素列２１は、赤外光（ＩＲ）を露光する画素ＧＰにより構成されている。画素列２２〜２４は、それぞれ、Ｒ，Ｇ，Ｂの光を露光する画素ＧＰにより構成されている。
【０１０３】
本実施の形態では、各Ｈ期間は、ＩＲ、Ｒ，Ｇ，Ｂの画素信号の読出期間として循環的に割り当てられ、かつ、４Ｈ期間が経過する毎にこの４Ｈ期間で露光された領域のＩＲ，Ｒ，Ｇ，Ｂの画素信号が読出回路５により読み出されている。
【０１０４】
図７の例では、期間Ｔ（１）において、読出回路５は、期間Ｔ（−３）〜Ｔ（０）の４Ｈ期間で画素列２１により露光されたフレームＦＬ１の画素信号を読み出している。
【０１０５】
また、期間Ｔ（６）において、読出回路５は、期間Ｔ（２）〜Ｔ（５）の４Ｈ期間で画素列２２により露光されたフレームＦＬ１の画素信号を読み出している。
【０１０６】
また、期間Ｔ（１１）において、読出回路５は、期間Ｔ（７）〜Ｔ（１０）の４Ｈ期間で画素列２３により露光されたフレームＦＬ１の画素信号を読み出している。
【０１０７】
また、期間Ｔ（１６）において（図略）、読出回路５は、期間Ｔ（１２）〜Ｔ（１５）の４Ｈ期間で画素列２４により露光されたフレームＦＬ１の画素信号を読み出している。
【０１０８】
つまり、フレームＦＬ１のＩＲ、Ｒ，Ｇ，Ｂの画素信号は、それぞれ、期間Ｔ（１）、期間Ｔ（６）、期間Ｔ（１１）、期間Ｔ（１６）で読み出されている。
【０１０９】
そのため、読出回路５により読み出されるＩＲ，Ｒ，Ｇ，Ｂの画素信号は、同一領域の画素信号となり、色ずれが防止される。
【０１１０】
なお、図７に示すようにＩＲ，Ｒ，Ｇ，Ｂの読出期間が設定されているため、フレームＦＬ１以外の他のフレームについても、読出回路５は、フレームＦＬ１と同様、同一フレームのＩＲ，Ｒ，Ｇ，Ｂの画素信号を読み出すことが可能となることは容易に推測される。
【０１１１】
このように、本実施の形態による画像読取装置１によれば、画素列を垂直方向に４行で配列しても、読出回路５が読み出すＩＲ，Ｒ，Ｇ，Ｂの画素信号は同一フレームとなり、色ずれを防止することができる。
【０１１２】
（実施の形態３）
次に実施の形態３の画像読取装置１について説明する。実施の形態３の画像読取装置１は、画素列を垂直方向にｎ（ｎは２以上の整数）行で配列し、実施の形態１及び２の内容を一般化したものである。なお、本実施の形態において、実施の形態１、２と同一のものは説明を省略する。また、本実施の形態において、ｎ行の画素列を垂直方向の上側から順番に、画素列２１〜２ｎとして表す。
【０１１３】
本実施の形態において、図１に示す制御部６は、Ｈ期間が経過する毎に、垂直走査回路３に画素列２１〜２ｎの中から任意の１行の画素列を循環的に選択させ、選択された画素列により露光された被写体の画素信号を読み出すように読出回路５及び水平走査回路４を制御する。
【０１１４】
ここで、制御部６は、画素列２１〜２ｎをこの順番で循環的に垂直走査回路３に選択させてもよいし、任意の順番で循環的に垂直走査回路３に選択させてもよい。
【０１１５】
そして、制御部６は、スキャン速度Ｓが、式（５）を満たすように垂直移動部８を制御する。
【０１１６】
Ｓ＝Ｐ／（Ｈ・（ｎ＋１））  ・・・（５）
また、配列ピッチＰは式（６）の条件を満たす。
【０１１７】
Ｗ≦Ｐ≦Ｗ・（（ｎ＋１）／ｎ）・・・（６）
ここで、式（５）について捕捉する。１Ｈ期間で画素列が移動する距離ｄはｄ＝Ｓ・Ｈである。また、３Ｈ期間である１フレーム期間で画素列が移動する距離ＦはＦ＝ｎ・Ｓ・Ｈである。よって、画素列２１〜２ｎに同一ラインを露光させるためには、配列ピッチＰをＰ＝ｄ＋Ｆに設定すればよい。これにより、Ｐ＝Ｓ・Ｈ（ｎ＋１）が得られ、式（５）が得られる。
【０１１８】
このように、本実施の形態の画像読取装置１によれば、画素列を垂直方向にｎ行で配列しても、画素列２１〜２ｎは同一フレームを露光することができ、色ずれを防止することができる。
【０１１９】
（実施の形態４）
次に、本発明の実施の形態４による画像読取装置１について説明する。実施の形態４の画像読取装置１は、実施の形態２の画像読取装置１において、画素列２１〜２４を水平方向にずらし、各画素ＧＰを千鳥状に配列したことを特徴とする。なお、本実施の形態において、実施の形態１〜３と同一のものは説明を省略する。
【０１２０】
図８は、本発明の実施の形態４における画素部２の外観構成を示した模式図である。図８に示すように、画素列２２は、各画素ＧＰが、画素列２１の各画素ＧＰに対して、水平方向に幅ｗ１だけずらして配置されている。
【０１２１】
また、画素列２３は、各画素ＧＰが、画素列２２の各画素ＧＰに対して、水平方向に幅ｗ２だけずらして配置されている。
【０１２２】
また、画素列２４は、各画素ＧＰが、画素列２３の各画素ＧＰに対して、水平方向に幅ｗ３だけずらして配置されている。
【０１２３】
ここで、幅ｗ１〜ｗ３としては例えば、画素ＧＰの水平方向の配列ピッチの１／２のサイズを採用してもよいし、１／２以外のサイズを採用してもよい。また、ｗ１〜ｗ３を異なるサイズにしてもよいし、同じサイズにしてもよい。
【０１２４】
図８に示すように画素列２１〜２４を水平方向にずらして配置しても、実施の形態２と同様に、スキャン速度Ｓを設定し、１Ｈ期間毎に画素列２１〜２４の画素信号の読出期間を循環的に割り当てることで、画素列２１〜２４に同一フレームを露光させることができる。
【０１２５】
このように、本実施の形態の画像読取装置１によれば、画素列２１〜２４が水平方向にずらして配列されているため、画素部２を疑似ハニカム構造により構成することができ、実施の形態１〜３の効果に加えて、水平解像度を増大させることができる。
【０１２６】
（実施の形態５）
次に、本発明の実施の形態５による画像読取装置１について説明する。図９は、実施の形態５による画像読取装置１の画素部２及び読出回路５の模式図である。
【０１２７】
実施の形態５の画像読取装置１は、実施の形態１による画像読取装置１において、読出回路５を２つのブロック５１，５２に分け、ブロック５１を画素列２１の垂直方向の上側に配置し、ブロック５２を画素列２３の垂直方向の下側に配置したことを特徴とする。
【０１２８】
ブロック５１は、画素部２の奇数列に対応する読出回路５を備えている。また、ブロック５２は、画素部２の偶数列に対応する読出回路５を備えている。
【０１２９】
ブロック５１において、水平方向の左から奇数番目の読出回路５は、アンプ７２に接続され、偶数番目の読出回路５はアンプ７１に接続されている。
【０１３０】
ブロック５２において、水平方向の左から奇数番目の読出回路５は、アンプ７３に接続され、偶数番目の読出回路５はアンプ７４に接続されている。
【０１３１】
このように構成された画像読取装置１は、次のように動作する。まず、垂直走査回路３により画素列が選択されると、ブロック５１の各読出回路５は、対応する奇数列の画素ＧＰにより露光された画素信号を読み出す。
【０１３２】
同時に、ブロック５２の各読出回路５は、対応する偶数列の画素ＧＰにより露光された画素信号を読み出す。
【０１３３】
次に、ブロック５１、５２は、読み出した画素信号をアンプ７１〜７４に出力する。この場合、ブロック５１は、１列目の画素ＧＰの画素信号をアンプ７１に出力するのと同時に、３列目の画素信号をアンプ７２に出力する。
【０１３４】
また、ブロック５２は、２列目の画素ＧＰの画素信号をアンプ７３に出力するのと同時に、４列目の画素信号をアンプ７４に出力する。
【０１３５】
更に、ブロック５１が１列目の画素ＧＰと３列目の画素ＧＰとの画素信号をアンプ７１、７２に出力するのと同時に、ブロック５２は、２列目の画素ＧＰと４列目の画素ＧＰとの画素信号をアンプ７３、７４に出力する。
【０１３６】
これにより、各読出回路５が１行分の画素信号を出力する時間が、従来の１／４の時間となり、画素信号の高速読み出しが可能となる。
【０１３７】
なお、本発明による画像読取装置１は、下記の態様を採用してもよい。
【０１３８】
上記実施の形態では、画素回路として図３に示すように、転送トランジスタＴＱを備える４Ｔ型の画素回路を採用したが、これに限定されず、転送トランジスタＴＱを備えない３Ｔ型の画素回路を採用してもよい。
【０１３９】
また、上記実施の形態において、受光領域Ｄ１の垂直方向の上端から下端までの幅であるＷのサイズを光電変換素子ＰＤのサイズと同じサイズにしてもよい。
【０１４０】
また、実施の形態１では、画素列２１〜２３のそれぞれをＲ，Ｇ，Ｂの画素列としたが、これに限定されない。例えば、画素列２１〜２３を同色であるが、異なる波長領域に感度を有する画素からなる画素列で構成してもよい。また、実施の形態２でも、画素列２１〜２４をＩＲ，Ｒ，Ｇ，Ｂとは異なる画素列で構成してもよい。この場合も、３列の場合と同様、画素列２１〜２４を同色であるが異なる波長領域に感度を有する画素列で構成してもよい。
【０１４１】
上記の画像読取装置の技術的特徴は下記のように纏めることができる。
【０１４２】
（１）上記画像読取装置は、水平方向に複数の画素が配列された一次元画素列が、前記水平方向に直交する垂直方向にｎ（ｎは２以上の整数）行で配列された画素部と、露光対象となる被写体に対して、前記画素部を前記垂直方向に所定のスキャン速度で相対的に移動させる垂直移動部と、前記画素部の各列に対応して設けられ、各画素から画素信号を読み出す各列共通の読出回路と、前記画素部を前記垂直方向に走査する垂直走査回路と、所定の水平読出期間が経過する毎に、前記垂直走査回路に前記ｎ行の一次元画素列の中から任意の１行の一次元画素列を循環的に選択させ、選択された一次元画素列により露光された被写体の画素信号を読み出すように前記読出回路を制御すると共に、前記一次元画素列の前記垂直方向の配列ピッチをＰ、前記水平読出期間をＨとすると、前記スキャン速度Ｓが、Ｓ＝Ｐ／（Ｈ（ｎ＋１））となるように前記垂直移動部を制御する制御部とを備える。
【０１４３】
この構成によれば、ｎ行の一次元画素列のうち任意の１行の一次元画素列が、水平読出期間が経過する毎に循環的に選択され、選択された１行の一次元画素列により露光された被写体の画素信号が、画素部の各列に対応して設けられた各列共通の読出回路により読み出される。
【０１４４】
そして、被写体に対する画素部の相対的なスキャン速度Ｓが、一次元画素列の垂直方向の配列ピッチをＰ、水平読出期間をＨとすると、Ｓ＝Ｐ／（Ｈ（ｎ＋１））に設定されている。これにより、各一次元画素列は被写体の同一ラインを露光することになり、色ずれを防止することができる。
【０１４５】
また、スキャン速度Ｓが上式を満たしている以上、一次元画素列の垂直方向の配列ピッチに関わらず、各一次元画素列に被写体の同一ラインを露光させることが可能となる。その結果、一次元画素列の配列ピッチを小さくして、スキャン速度の速度ムラの影響による色ずれの発生を抑制することができる。
【０１４６】
更に、水平読出期間を短縮すれば、スキャン速度を高速化させることができる。水平読出期間の短縮方法としては、電気的な駆動周波数の向上や、読み取り画素数の削減等で対応可能である。
【０１４７】
また、一次元画素列の垂直方向の配列ピッチを小さくした分、各画素の受光領域を増大させることが可能となり、各画素の感度を増大させるができる。また、各画素の受光領域を増大させることが可能となるため、スキャン速度を増大させても一定以上の感度を保つことができる。また、一次元画素列の垂直方向の配列ピッチを小さくして、装置の小型化を図ることができる。
【０１４８】
（２）前記配列ピッチＰは、各画素の受光領域の前記垂直方向の幅をＷとすると、Ｗ≦Ｐ≦Ｗ・（ｎ＋１）／ｎの条件を満たすことが好ましい。
【０１４９】
この構成によれば、配列ピッチＰがＰ≦Ｗ・（ｎ＋１）／ｎの条件を満たすため、各一次元画素列の垂直方向の配列ピッチを小さくすることができる。そして、この配列ピッチを小さくした分、各画素に対する受光領域の占める割合を拡大でき、各画素の感度を向上させることができる。
【０１５０】
（３）前記水平読出期間は、可変であることが好ましい。
【０１５１】
この構成によれば、例えば、解像度や原稿サイズ等に応じてスキャン速度を所望の値に設定することができる。
【０１５２】
（４）前記垂直走査回路は、シフトレジスタにより構成されていることが好ましい。
【０１５３】
この構成によれば、垂直走査回路がシフトレジスタにより構成されているため、一次元画素列を垂直方向の配列順序にしたがって選択することができる。
【０１５４】
（５）前記垂直走査回路は、ランダムアクセス回路により構成されていることが好ましい。
【０１５５】
この構成によれば、垂直走査回路がランダムアクセス回路により構成されているため、一次元画素列を配列順序によらず、任意の順序で選択することができる。
【０１５６】
（６）前記画素はＣＭＯＳ固体撮像素子における画素回路により構成されていることが好ましい。
【０１５７】
この構成によれば、各画素がＣＭＯＳ固体撮像素子における画素回路により構成されているため、画素信号が増幅されて出力され、信号伝達経路におけるノイズの影響を受けにくくすることができる。
【図１】
2011007562.tif 000003
【図２】
2011007562.tif 000004
【図３】
2011007562.tif 000005
【図４】
2011007562.tif 000006
【図５】
2011007562.tif 000007
【図６】
2011007562.tif 000008
【図７】
2011007562.tif 000009
【図８】
2011007562.tif 000010
【図９】
2011007562.tif 000011
【国際調査報告】
2011007562.tif 000012
2011007562.tif 000013
2011007562.tif 000014
2011007562.tif 000015