(57)【要約】  撮像素子の反りを防いで撮像画質を向上させることのできる撮像ユニットと、この撮像ユニットを備える撮像装置を提供する。撮像ユニット（５０）は、撮像素子チップ（１）が底面（２ｄ）に固定された凹部（２ｃ）及び凹部（２ｃ）を取り囲む壁部（２ｂ）を有するパッケージ（２）と、壁部（２ｂ）と重なる状態にて凹部（２ｃ）を塞ぐ保護カバー（３）と、パッケージ（２）の背面（２ｅ）に対面して配置された回路基板（５２）と、パッケージ（２）と回路基板（５２）の間に設けられた多数の導電性部材（７）と、を備える。撮像素子チップ（１）の受光面（１０）に垂直な方向Ｚから見た状態において、導電性部材（７）が配置される領域（７Ａ）の外縁部は壁部（２ｂ）と重なっており、壁部（２ｂ）のこの外縁部に重なる位置と、壁部（２ｂ）の凹部（２ｃ）側の端部との間の距離は、受光面（１０）に平行な方向における壁部（２ｂ）の幅の２０％以上となっている。
2019146492.tif 000002
【特許請求の範囲】
【請求項１】
撮像素子チップが底面に固定された凹部と、前記凹部を取り囲む壁部と、前記撮像素子チップと電気的に接続された複数の第一の端子と、を有する固定部材と、
前記固定部材の前記壁部と重なる状態にて前記凹部を塞いで前記撮像素子チップを封止する封止部材と、
前記固定部材の前記底面と反対側の面に対面して配置された、前記固定部材よりも線膨張係数の大きい回路基板と、
前記固定部材の前記面から露出する前記第一の端子と、前記回路基板に形成されている第二の端子との間に設けられた、前記固定部材と前記回路基板との固定及び前記第一の端子と前記第二の端子との電気的接続を行うための導電性部材と、を備え、
前記撮像素子チップの受光面に垂直な方向から見た状態において、前記導電性部材が配置される領域の外縁部は、前記固定部材の前記壁部と重なっており、
前記壁部の前記外縁部に重なる位置と、前記壁部の前記凹部側の端部との間の距離は、
前記受光面に平行な方向における前記壁部の幅の２０％以上となっている撮像ユニット。
【請求項２】
請求項１記載の撮像ユニットであって、
前記距離は、前記受光面に平行な方向における前記壁部の幅の６０％以下となっている撮像ユニット。
【請求項３】
請求項１又は２記載の撮像ユニットであって、
前記封止部材と前記壁部は、厚さ５０μｍ以下の接着材によって固定されている撮像ユニット。
【請求項４】
請求項１又は２記載の撮像ユニットであって、
前記封止部材と前記壁部は、ヤング率が１０００ＭＰａ以上の接着材によって固定されている撮像ユニット。
【請求項５】
請求項１〜４のいずれか１項記載の撮像ユニットを備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像ユニット及び撮像装置に関する。
【背景技術】
【０００２】
ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサ又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  ＯＸｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等の撮像素子の高解像度化に伴い、デジタルスチルカメラ、デジタルビデオカメラ、スマートフォン等の携帯電話機、タブレット端末、又は内視鏡等の撮像機能を有する情報機器の需要が急増している。なお、以上のような撮像機能を有する電子機器を撮像装置と称する。【０００３】
撮像装置は、半導体チップである撮像素子チップと、この撮像素子チップを収容するパッケージと、このパッケージが実装される回路基板と、を含む撮像ユニットを備える。【０００４】
特許文献１−３には、電子部品と、この電子部品を収容するパッケージと、このパッケージが実装される回路基板と、を含むユニットの構造が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】日本国特開２００９−１７６９６１号公報
【特許文献２】日本国特開２０１１−０７１４２２号公報
【特許文献３】日本国特開２０１５−０３８９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体チップを収容するパッケージを回路基板に実装する際には、パッケージと回路基板とを半田によって電気的に接続する工程において、ユニットが高温状態に置かれる。この工程の終了後、ユニットの温度が低下すると、ユニットの構成部品の線膨張係数の違いによって、バイメタル効果による反りが発生する。【０００７】
半導体チップが撮像素子チップである場合には、バイメタル効果による反りによって撮像素子チップの受光面の平坦性が確保できなくなる。このように受光面が反ると、受光面の周辺においては焦点がずれることになり、撮像画質に影響を与える。撮像素子チップのサイズが大きい場合には、バイメタル効果による反りへの対策が特に重要となる。特許文献１−３では、こういった撮像素子チップの反りの課題については認識していない。【０００８】
本発明は、上記事情に鑑みてなされたものであり、撮像素子チップの反りを防いで撮像画質を向上させることのできる撮像ユニットと、この撮像ユニットを備える撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の撮像ユニットは、撮像素子チップが底面に固定された凹部と、上記凹部を取り囲む壁部と、上記撮像素子チップと電気的に接続された複数の第一の端子と、を有する固定部材と、上記固定部材の上記壁部と重なる状態にて上記凹部を塞いで上記撮像素子チップを封止する封止部材と、上記固定部材の上記底面と反対側の面に対面して配置された、上記固定部材よりも線膨張係数の大きい回路基板と、上記固定部材の上記面から露出する上記第一の端子と、上記回路基板に形成されている第二の端子との間に設けられた、上記固定部材と上記回路基板との固定及び上記第一の端子と上記第二の端子との電気的接続を行うための導電性部材と、を備え、上記撮像素子チップの受光面に垂直な方向から見た状態において、上記導電性部材が配置される領域の外縁部は、上記固定部材の上記壁部と重なっており、上記壁部の上記外縁部に重なる位置と、上記壁部の上記凹部側の端部との間の距離は、上記受光面に平行な方向における上記壁部の幅の２０％以上となっているものである。【００１０】
本発明の撮像装置は、上記撮像ユニットを備えるものである。
【発明の効果】
【００１１】
本発明によれば、撮像素子の反りを防いで撮像画質を向上させることのできる撮像ユニットと、この撮像ユニットを備える撮像装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の撮像装置の一実施形態であるデジタルカメラ１００の概略構成を示す図である。
【図２】図１に示すデジタルカメラ１００における撮像ユニット５０を回路基板５２側から見た背面図である。
【図３】図２に示す撮像ユニット５０のＡ−Ａ線の断面模式図である。
【図４】図２に示す撮像ユニット５０を撮像素子５１側から方向Ｚに見た正面図である。
【図５】撮像ユニット５０における撮像素子チップ１の反り量をシミュレーションした結果を示す図である。
【図６】撮像ユニット５０における撮像素子チップ１の像高＝１００％における反り量の結果を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について図面を参照して説明する。
【００１４】
図１は、本発明の撮像装置の一実施形態であるデジタルカメラ１００の概略構成を示す図である。
【００１５】
図１に示すデジタルカメラ１００は、撮像レンズ４１と、絞り４２と、レンズ駆動部４３と、絞り駆動部４４と、レンズ制御部４５と、を有するレンズ装置４０を備える。
【００１６】
レンズ装置４０は、デジタルカメラ１００本体に着脱可能なものであってもよいし、デジタルカメラ１００本体と一体化されたものであってもよい。
【００１７】
撮像レンズ４１は光軸方向に移動可能なフォーカスレンズ又はズームレンズ等を含む。
【００１８】
レンズ装置４０のレンズ制御部４５は、デジタルカメラ１００のシステム制御部１１と有線又は無線によって通信可能に構成される。
【００１９】
レンズ制御部４５は、システム制御部１１からの指令にしたがい、レンズ駆動部４３を介して撮像レンズ４１に含まれるフォーカスレンズを駆動してフォーカスレンズの主点の位置を変更したり、絞り駆動部４４を介して絞り４２の開口量を制御したりする。
【００２０】
デジタルカメラ１００は、更に、撮像光学系を通して被写体を撮像するための撮像ユニット５０と、システム制御部１１と、操作部１４と、を備える。
【００２１】
撮像ユニット５０は、ＣＣＤ型イメージセンサ又はＣＭＯＳ型イメージセンサ等の撮像素子５１と、撮像素子５１が実装された回路基板５２と、を備える。
【００２２】
撮像素子５１は、複数の画素が二次元状に配置された受光面（後述の図３の受光面１０）を有し、撮像光学系によってこの受光面に結像される被写体像をこの複数の画素によって電気信号（画素信号）に変換して出力する。
【００２３】
システム制御部１１は、撮像素子５１を駆動し、レンズ装置４０の撮像光学系を通して撮像した被写体像を撮像画像信号として出力させる。
【００２４】
システム制御部１１には、操作部１４を通してユーザからの指示信号が入力される。
【００２５】
システム制御部１１は、デジタルカメラ１００全体を統括制御するものであり、ハードウェア的な構造は、プログラムを実行して処理を行う各種のプロセッサである。
【００２６】
各種のプロセッサとしては、プログラムを実行して各種処理を行う汎用的なプロセッサであるＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｓｅｓｓｉｎｇ  Ｕｎｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等の製造後に回路構成を変更可能なプロセッサであるプログラマブルロジックデバイス（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ：ＰＬＤ）、又はＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等の特定の処理を実行させるために専用に設計された回路構成を有するプロセッサである専用電気回路等が含まれる。
【００２７】
これら各種のプロセッサの構造は、より具体的には、半導体素子等の回路素子を組み合わせた電気回路である。
【００２８】
システム制御部１１は、各種のプロセッサのうちの１つで構成されてもよいし、同種又は異種の２つ以上のプロセッサの組み合わせ（例えば、複数のＦＰＧＡの組み合わせ又はＣＰＵとＦＰＧＡの組み合わせ）で構成されてもよい。
【００２９】
更に、このデジタルカメラ１００の電気制御系は、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｓｅｓｓ  Ｍｅｍｏｒｙ）から構成されるメインメモリ１６と、メインメモリ１６へのデータ記憶及びメインメモリ１６からのデータ読み出しの制御を行うメモリ制御部１５と、撮像ユニット５０から出力される撮像画像信号に対しデジタル信号処理を行ってＪＰＥＧ（Ｊｏｉｎｔ  Ｐｈｏｔｏｇｒａｐｈｉｃ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）形式等の各種フォーマットにしたがった撮像画像データを生成するデジタル信号処理部１７と、記憶媒体２１へのデータ記憶及び記憶媒体２１からのデータ読み出しの制御を行う外部メモリ制御部２０と、有機ＥＬ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ又は液晶ディスプレイ等で構成される表示部２３と、表示部２３の表示を制御する表示制御部２２と、を備える。
【００３０】
図２は、図１に示すデジタルカメラ１００における撮像ユニット５０を回路基板５２側から見た背面図である。図３は、図２に示す撮像ユニット５０のＡ−Ａ線の断面模式図である。
【００３１】
図３に示すように、撮像ユニット５０は、撮像素子５１と、撮像素子５１の背面に固着された回路基板５２と、を備える。
【００３２】
撮像素子５１は、矩形板状又は円形板状等の板状の底部２ａと、底部２ａの端部に立設された矩形枠状又は円形枠状等の枠状の壁部２ｂと、を有するパッケージ２を備える。パッケージ２は、壁部２ｂで囲まれる部分に凹部２ｃを有する構成である。
【００３３】
撮像素子５１は、更に、パッケージ２の凹部２ｃの底面２ｄに固定された撮像素子チップ１と、パッケージ２の壁部２ｂの上面に接着材４により固定され、パッケージ２の凹部２ｃを塞いで撮像素子チップ１を封止する樹脂又はガラス等の透光性部材で構成された保護カバー３と、を備える。パッケージ２は固定部材を構成し、保護カバー３は封止部材を構成する。
【００３４】
撮像素子チップ１は、フォトダイオード等の光電変換素子、及び、光電変換素子に蓄積された電荷を信号に変換して読み出す読み出し回路等が形成された受光面１０を含む半導体チップである。撮像素子チップ１は、図２に示すように平面形状が矩形であり、ダイボンド材として用いられる樹脂等の接着部材５によってパッケージ２の底面２ｄに固定されている。
【００３５】
図３には、撮像素子チップ１の受光面１０に垂直な方向Ｚと、撮像素子チップ１の長手方向である方向Ｘとが示されている。また、図２には、撮像素子チップ１の短手方向である方向Ｙが示されている。図２は、方向Ｚに向かって撮像ユニット５０を回路基板５２側からみた図である。方向Ｘと方向Ｙは、それぞれ、受光面１０に平行な方向である。
【００３６】
パッケージ２は、アルミナセラミック等の絶縁材料で構成されたもの、又は、タングステン等の導電性部材からなる導電層とアルミナセラミック等の絶縁材料から絶縁層とが積層された多層構造のもの等が用いられる。
【００３７】
パッケージ２の凹部２ｃの底面２ｄには、図示省略の多数の端子が形成されており、これら端子と、撮像素子チップ１に形成されている電極パッドとが図示省略の導電性ワイヤ等によって電気的に接続されている。また、パッケージ２の保護カバー３が固定される側と反対側の背面２ｅには、パッケージ２の凹部２ｃの底面２ｄに形成された各端子と電気的に接続された第一の端子が露出している。
【００３８】
回路基板５２は、パッケージ２の背面２ｅに、複数の導電性部材７（図３参照）によって接着されて固定されている。パッケージ２のこの背面２ｅに露出した上記の複数の第一の端子の各々に、この導電性部材７が接触している。
【００３９】
回路基板５２は、図２に示す例では、中央に開口５２ｋを有する枠状且つ板状の部材である。回路基板５２には、撮像素子チップ１を駆動する回路及び撮像素子チップ１から出力される信号を処理する回路等が形成されている。回路基板５２のパッケージ２と固定されている側の面５２ａには、導電性部材７と接触する位置に、これら回路の端子（第二の端子）が形成されている。
【００４０】
したがって、回路基板５２に含まれる回路の第二の端子と、パッケージ２の背面に形成された第一の端子とは、導電性部材７によって電気的に接続されている。
【００４１】
回路基板５２は、例えば、ガラスエポキシ樹脂等で構成された絶縁層と、銅等で構成された導電層と、ソルダーレジスト層とを含むが、これ以外の周知のものを採用することができる。回路基板５２は、その線膨張係数がパッケージ２の線膨張係数よりも大きいものが用いられる。
【００４２】
導電性部材７は、図２に示すように、平面形状が枠状の破線で示す領域７Ａに配置されている。導電性部材７は、接着機能を持つ導電性材料で構成されていればよく、例えば、鉛と錫の合金からなるハンダ又は錫と銅の合金からなるハンダ等が用いられる。
【００４３】
図４は、図２に示す撮像ユニット５０を撮像素子５１側から方向Ｚに見た正面図である。図４では、図３に示した保護カバー３の図示は省略されている。
【００４４】
図４に示すように、回路基板５２とパッケージ２との固定及び電気的接続を行う導電性部材７が形成された領域７Ａの外縁部は、パッケージ２の壁部２ｂと重なっている。
【００４５】
具体的には、領域７Ａの方向Ｘにおける一方側の縁部ＥＸ１と、領域７Ａの方向Ｘにおける他方側の縁部ＥＸ２と、領域７Ａの方向Ｙにおける一方側の縁部ＥＹ１と、領域７Ａの方向Ｙにおける他方側の縁部ＥＹ２とによって、領域７Ａの外縁部が構成されている。そして、これら縁部ＥＸ１、縁部ＥＸ２、縁部ＥＹ１、及び縁部ＥＹ２が全てパッケージ２の壁部２ｂと重なる位置にある。
【００４６】
撮像ユニット５０では、回路基板５２の線膨張係数が、回路基板５２に接着されたパッケージ２の線膨張係数よりも大きい。このため、回路基板５２とパッケージ２を導電性部材７によって接着した後のバイメタル効果によって、パッケージ２には応力が加わる。
【００４７】
図４に示したように、領域７Ａの外縁部が壁部２ｂに重なっていると、回路基板５２からパッケージ２にかかる応力が壁部２ｂを経由して保護カバー３に分散される。この結果、パッケージ２の反りが低減されるため、撮像素子チップ１の反りを減らすことができる。
【００４８】
発明者は、領域７Ａの外縁部の位置を、以下の（ａ）、（ｂ）、（ｃ）、及び（ｄ）の条件を満たすようにすることで、撮像素子チップ１の反りを実用上許容される程度にまで低減できることを見出した。
【００４９】
（ａ）
図４に示すように、領域７Ａの縁部ＥＸ１と、縁部ＥＸ１と重なる壁部２ｂの部分の方向Ｘにおける凹部２ｃ側の端部ＥＸ３との間の距離をＬ１とし、縁部ＥＸ１が重なっている壁部２ｂの部分の方向Ｘの幅をＸＤ１とする。Ｌ１＝α１×（ＸＤ１）とすると、α１は、０．２以上１．０以下であり、好ましくは、０．２以上０．６以下である。
【００５０】
（ｂ）
図４に示すように、領域７Ａの縁部ＥＸ２と、縁部ＥＸ２と重なる壁部２ｂの部分の方向Ｘにおける凹部２ｃ側の端部ＥＸ４との間の距離をＬ２とし、縁部ＥＸ２が重なっている壁部２ｂの部分の方向Ｘの幅をＸＤ２とする。Ｌ２＝α２×（ＸＤ２）とすると、α２は、０．２以上１．０以下であり、好ましくは、０．２以上０．６以下である。
【００５１】
（ｃ）
図４に示すように、領域７Ａの縁部ＥＹ１と、縁部ＥＹ１と重なる壁部２ｂの部分の方向Ｙにおける凹部２ｃ側の端部ＥＹ３との間の距離をＬ３とし、縁部ＥＹ１が重なっている壁部２ｂの部分の方向Ｙの幅をＹＤ１とする。Ｌ３＝α３×（ＹＤ１）とすると、α３は、０．２以上１．０以下であり、好ましくは、０．２以上０．６以下である。
【００５２】
（ｄ）
図４に示すように、領域７Ａの縁部ＥＹ２と、縁部ＥＹ２と重なる壁部２ｂの部分の方向Ｙにおける凹部２ｃ側の端部ＥＹ４との間の距離をＬ４とし、縁部ＥＹ２が重なっている壁部２ｂの部分の方向Ｙの幅をＹＤ２とする。Ｌ４＝α４×（ＹＤ２）とすると、α４は、０．２以上１．０以下であり、好ましくは、０．２以上０．６以下である。
【００５３】
なお、距離Ｌ１と距離Ｌ２は同じ値であっても異なる値であってもよい。また、距離Ｌ３と距離Ｌ４は同じ値であっても異なる値であってもよい。また、距離Ｌ１〜Ｌ４はそれぞれ異なる値であってもよい。
【００５４】
図５は、撮像ユニット５０における撮像素子チップ１の反り量をシミュレーションした結果を示す図である。
【００５５】
図５に示す縦軸は、撮像素子チップ１の受光面１０の反り量を示している。この反り量は、撮像素子チップ１の受光面１０の撮像レンズ４１の光軸と交わる光軸中心における光軸方向の位置を基準位置としたときの値を示している。
【００５６】
図５に示す横軸は、受光面１０の光軸中心からの距離を“像高”として示している。受光面１０の光軸中心は像高＝０％であり、受光面１０における光軸中心から最も離れた位置を像高＝１００％としている。
【００５７】
図５に示した“オーバーラップなし１”の曲線は、領域７Ａの外縁部が壁部２ｂではなく底面２ｄと重なっている状態でのシミュレーション結果を示している。
【００５８】
図５に示した“オーバーラップなし２”の曲線は、領域７Ａの外縁部が壁部２ｂではなく底面２ｄと重なっており、且つ“オーバーラップなし１”の場合よりも領域７Ａの外縁部が壁部２ｂに近い位置にある状態でのシミュレーション結果を示している。
【００５９】
図５に示した“オーバーラップ０％”の曲線は、領域７Ａの外縁部が壁部２ｂの凹部２ｃ側の端部と重なっている状態（上記のα１、α２、α３、及びα４がいずれも０の状態）でのシミュレーション結果を示している。
【００６０】
図５に示した“オーバーラップ１０％”の曲線は、領域７Ａの外縁部が壁部２ｂと重なっており、上記のα１、α２、α３、及びα４がいずれも０．１となる状態でのシミュレーション結果を示している。
【００６１】
図５に示した“オーバーラップ２０％”の曲線は、領域７Ａの外縁部が壁部２ｂと重なっており、上記のα１、α２、α３、及びα４がいずれも０．２となる状態でのシミュレーション結果を示している。
【００６２】
図５に示した“オーバーラップ６０％”の曲線は、領域７Ａの外縁部が壁部２ｂと重なっており、上記のα１、α２、α３、及びα４がいずれも０．６となる状態でのシミュレーション結果を示している。
【００６３】
図５に示した“オーバーラップ８０％”の曲線は、領域７Ａの外縁部が壁部２ｂと重なっており、上記のα１、α２、α３、及びα４がいずれも０．８となる状態でのシミュレーション結果を示している。
【００６４】
図５に示した“オーバーラップ１００％”の曲線は、領域７Ａの外縁部が壁部２ｂの凹部２ｃ側と反対側の端部と重なっている状態（上記のα１、α２、α３、及びα４がいずれも１．０となる状態）でのシミュレーション結果を示している。
【００６５】
図５に示すシミュレーション結果から、領域７Ａの外縁部が壁部２ｂと重なっていることで、撮像素子チップ１の反り量を低減できることが分かる。
【００６６】
図６は、上記のα１、α２、α３、及びα４の各々が０、０．１、０．２、０．６、０．８、１．０のときの図５のシミュレーション結果における像高＝１００％での撮像素子チップ１の反り量を示すグラフである。
【００６７】
図６に示す結果から、上記のα１、α２、α３、及びα４の各々が０．２以上であれば、撮像素子チップ１の反り量を、実用上許容できる値である１００μｍ程度まで低減できることが分かる。更に、上記のα１、α２、α３、及びα４の各々が０．２以上０．６以下の範囲にあると、撮像素子チップ１の反り量をより低減できることが分かる。
【００６８】
このように、撮像ユニット５０によれば、領域７Ａの外縁部が壁部２ｂと重なっており、更に、上記のα１、α２、α３、及びα４の各々が０．２以上となっているため、バイメタル効果による撮像素子チップ１の反りを低減することができ、撮像品質を向上させることができる。
【００６９】
また、撮像ユニット５０によれば、領域７Ａの外縁部が壁部２ｂと重なっており、更に、上記のα１、α２、α３、及びα４の各々が０．２以上０．６以下となっていることで、撮像素子チップ１の反りを更に低減することができ、撮像品質を向上させることができる。
【００７０】
上述した効果は、バイメタル効果によって生じる応力を保護カバー３に分散させることで得られる。このため、パッケージ２と保護カバー３とを接着する接着材４の厚みはできるだけ小さいことが好ましい。接着材４の厚みを５０μｍ以下とすることで、保護カバー３に応力を効率よく分散させることができ、撮像素子チップ１の反り低減効果を高めることができる。
【００７１】
同様の理由から、パッケージ２と保護カバー３とを接着する接着材４の剛性を示すヤング率はできるだけ大きいことが好ましい。接着材４のヤング率を１０００Ｍｐａ以上とすることで、保護カバー３に応力を効率的に分散させることができ、撮像素子チップ１の反り低減効果を高めることができる。接着材４のヤング率の上限は、パッケージ２のヤング率と保護カバー３のヤング率よりも小さいことが好ましい。
【００７２】
なお、バイメタル効果による撮像素子チップ１の反りは、長手方向と短手方向の各々において生じ得る。このため、上記（ａ）〜（ｄ）の条件を全て満たすことが反り低減の効果が最も大きい。しかし、上記（ａ）及び（ｂ）の条件だけを満たす構成、又は、（ｃ）及び（ｄ）の条件だけを満たす構成であっても、撮像素子チップ１の反りを低減することは可能である。
【００７３】
以上の撮像ユニット５０では、回路基板５２が開口５２ｋを有する構成のため、領域７Ａの形状が枠状となっている。しかし、回路基板５２が開口ｋを有しない平板形状であれば、領域７Ａの平面形状は矩形となっていてもよい。
【００７４】
以上説明してきたように本明細書には以下の事項が開示されている。
【００７５】
（１）
撮像素子チップが底面に固定された凹部と、上記凹部を取り囲む壁部と、上記撮像素子チップと電気的に接続された複数の第一の端子と、を有する固定部材と、
上記固定部材の上記壁部と重なる状態にて上記凹部を塞いで上記撮像素子チップを封止する封止部材と、
上記固定部材の上記底面と反対側の面に対面して配置された、上記固定部材よりも線膨張係数の大きい回路基板と、
上記固定部材の上記面から露出する上記第一の端子と、上記回路基板に形成されている第二の端子との間に設けられた、上記固定部材と上記回路基板との固定及び上記第一の端子と上記第二の端子との電気的接続を行うための導電性部材と、を備え、
上記撮像素子チップの受光面に垂直な方向から見た状態において、上記導電性部材が配置される領域の外縁部は、上記固定部材の上記壁部と重なっており、
上記壁部の上記外縁部に重なる位置と、上記壁部の上記凹部側の端部との間の距離は、
上記受光面に平行な方向における上記壁部の幅の２０％以上となっている撮像ユニット。
【００７６】
（２）
（１）記載の撮像ユニットであって、
上記距離は、上記受光面に平行な方向における上記壁部の幅の６０％以下となっている撮像ユニット。
【００７７】
（３）
（１）又は（２）記載の撮像ユニットであって、
上記封止部材と上記壁部は、厚さ５０μｍ以下の接着材によって固定されている撮像ユニット。
【００７８】
（４）
（１）又は（２）記載の撮像ユニットであって、
上記封止部材と上記壁部は、ヤング率が１０００ＭＰａ以上の接着材によって固定されている撮像ユニット。
【００７９】
（５）
（１）〜（４）のいずれか１つに記載の撮像ユニットを備える撮像装置。
【００８０】
以上、図面を参照しながら各種の実施の形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。また、発明の趣旨を逸脱しない範囲において、上記実施の形態における各構成要素を任意に組み合わせてもよい。
【００８１】
なお、本出願は、２０１８年１月２９日出願の日本特許出願（特願２０１８−０１２９００）に基づくものであり、その内容は本出願の中に参照として援用される。
【産業上の利用可能性】
【００８２】
本発明は、デジタルカメラ、スマートフォン、タブレット端末、パーソナルコンピュータ、ロボット、又は内視鏡等の撮像機能を有する電子機器に適用して利便性が高く、有効である。
【符号の説明】
【００８３】
１００  デジタルカメラ
１１  システム制御部
１４  操作部
４１  撮像レンズ
４２  絞り
４３  レンズ駆動部
４４  絞り駆動部
４５  レンズ制御部
５０  撮像ユニット
５１  撮像素子
５２  回路基板
１５  メモリ制御部
１６  メインメモリ
１７  デジタル信号処理部
２０  外部メモリ制御部
２１  記憶媒体
２２  表示制御部
２３  表示部
１  撮像素子チップ
２  パッケージ
２ａ  底部
２ｂ  壁部
２ｃ  凹部
２ｄ  底面
２ｅ  背面
３  保護カバー
４  接着材
５  接着部材
７  導電性部材
７Ａ  領域
１０  受光面
５２ａ  面
５２ｋ  開口
ＥＸ１、ＥＸ２、ＥＹ１、ＥＹ２  縁部
ＥＸ３、ＥＸ４、ＥＹ３、ＥＹ４  端部
Ｌ１、Ｌ２、Ｌ３、Ｌ４  距離
ＸＤ１、ＸＤ２、ＹＤ１、ＹＤ２  幅
【図１】
2019146492.tif 000003
【図２】
2019146492.tif 000004
【図３】
2019146492.tif 000005
【図４】
2019146492.tif 000006
【図５】
2019146492.tif 000007
【図６】
2019146492.tif 000008
【国際調査報告】
2019146492.tif 000009
2019146492.tif 000010
2019146492.tif 000011
2019146492.tif 000012