(57)【要約】微細化または高集積化が可能な半導体装置を提供する。第１のトランジスタ、第２のトランジスタ、容量、および第１乃至第３の導電体を有し、第１のトランジスタは、第１のゲート、ソース、およびドレインを有し、第２のトランジスタは、第２のゲート、第２のゲート上の第３のゲート、および第１および第２の低抵抗領域を有し、かつ第２のゲートと第３のゲートの間に挟まれた酸化物を有し、容量は、第１の電極、第２の電極、およびこれらに挟まれた絶縁体を有し、第１の低抵抗領域は、第１のゲートと重畳し、第１の導電体は、第１のゲートと電気的に接続し、かつ、第１の低抵抗領域の底面と接続し、容量は、第１の低抵抗領域と重畳し、容量の第１の電極は、第１の低抵抗領域と電気的に接続し、第２の導電体は、ドレインと電気的に接続し、第３の導電体は、第２の導電体と重畳し、かつ、第２の導電体、および第２の低抵抗領域の側面と接続する。
2019048987.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、
第２のトランジスタと、
容量と、
第１の導電体と、
第２の導電体と、
第３の導電体と、
を有し、
前記第１のトランジスタは、
第１のゲートと、ソースと、ドレインと、を有し、
前記第２のトランジスタは、
第２のゲートと、第２のゲート上の第３のゲートと、第１の低抵抗領域、および第２の低抵抗領域を有し、かつ前記第２のゲートと前記第３のゲートの間に挟まれた酸化物と、を有し、
前記容量は、
第１の電極と、前記第１の電極上の第２の電極と、前記第１の電極と、前記第２の電極に挟まれた絶縁体と、を有し、
前記第１の低抵抗領域は、前記第１のゲートと重畳し、
前記第１の導電体は、前記第１のゲートと電気的に接続し、
前記第１の導電体は、前記第１の低抵抗領域の底面と接続し、
前記容量は、前記第１の低抵抗領域と重畳し、
前記第１の電極は、前記第１の低抵抗領域と電気的に接続し、
前記第２の導電体は、前記ドレインと電気的に接続し、
前記第３の導電体は、前記第２の導電体と重畳し、
前記第３の導電体は、前記第２の導電体、および前記第２の低抵抗領域の側面と接続する、
ことを特徴とする半導体装置。
【請求項２】
第１のトランジスタと、
前記第１のトランジスタ上の第２のトランジスタと、
第３のトランジスタと、
前記第３のトランジスタ上の第４のトランジスタと、
第１の容量と、
第２の容量と、
第１の導電体と、
第２の導電体と、
第３の導電体と、
第４の導電体と、
を有し、
前記第１のトランジスタは、
第１のゲートと、第１のソースと、第１のドレインと、を有し、
前記第２のトランジスタは、
第２のゲートと、第２のゲート上の第３のゲートと、第１の低抵抗領域、および第２の低抵抗領域を有し、かつ前記第２のゲートと前記第３のゲートの間に挟まれた酸化物と、を有し、
前記第３のトランジスタは、
第４のゲートと、第２のソースと、第２のドレインと、を有し、
前記第４のトランジスタは、
第５のゲートと、第５のゲート上の第６のゲートと、前記第２の低抵抗領域、および第３の低抵抗領域を有し、かつ前記第５のゲートと前記第６のゲートの間に挟まれた前記酸化物と、を有し、
前記第１の容量は、
第１の電極と、前記第１の電極上の第２の電極と、前記第１の電極と、前記第２の電極に挟まれた第１の絶縁体と、を有し、
前記第２の容量は、
第３の電極と、前記第３の電極上の第４の電極と、前記第３の電極と、前記第４の電極に挟まれた第２の絶縁体と、を有し、
前記第１の低抵抗領域は、前記第１のゲートと重畳し、
前記第１の導電体は、前記第１のゲートと電気的に接続し、
前記第１の導電体は、前記第１の低抵抗領域の底面と接続し、
前記第１の容量は、前記第１の低抵抗領域と重畳し、
前記第１の電極は、前記第１の低抵抗領域と電気的に接続し、
前記第３の低抵抗領域は、前記第４のゲートと重畳し、
前記第４の導電体は、前記第４のゲートと電気的に接続し、
前記第４の導電体は、前記第３の低抵抗領域の底面と接続し、
前記第２の容量は、前記第３の低抵抗領域と重畳し、
前記第３の電極は、前記第３の低抵抗領域と電気的に接続し、
前記第２の導電体は、前記第１のドレイン、および前記第２のドレインと電気的に接続し、
前記第３の導電体は、前記第２の導電体と重畳し、
前記第３の導電体は、前記第２の導電体、および前記第２の低抵抗領域の側面と接続する、
ことを特徴とする半導体装置。
【請求項３】
請求項２において、
前記第１のドレイン、および前記第２のドレインは、第４の低抵抗領域に設けられていることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１のトランジスタのチャネル長方向において、
前記第２のゲートと、前記第１のゲートとの間の距離は、前記第１のゲートが有する幅の１／２であることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１のトランジスタのチャネル長方向において、
前記第２のゲートと、前記第２の導電体との間の距離は、前記第１のゲートが有する幅の１／２であることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記半導体装置は、さらに第１の絶縁体、および第２の絶縁体を有し、
前記第１の絶縁体は、前記第１のトランジスタを覆い、
前記第２の絶縁体は、前記第２のゲートの側面に接し、
前記第２の絶縁体は、前記第１の絶縁体と異なる組成からなることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記半導体装置は、さらに第３の絶縁体、および第４の絶縁体を有し、
前記第３の絶縁体は、前記第２のトランジスタを覆い、
前記第４の絶縁体は、前記第３のゲートの側面に接し、
前記第４の絶縁体は、前記第３の絶縁体と異なる組成からなることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、例えば、記憶装置、プロセッサ、および半導体装置に関する。または、記憶装置、プロセッサ、および半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュール、および電子機器に関する。【０００２】  なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。【０００３】  なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、記憶装置、半導体回路および電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】  近年、半導体装置の開発が進められ、特に、ＬＳＩ、ＣＰＵやＧＰＵなどのプロセッサ、およびメモリの開発が進められている。プロセッサは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタおよびメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。【０００５】  ＬＳＩ、ＣＰＵやＧＰＵなどのプロセッサ、およびメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えば、プリント配線板に実装され、コンピュータをはじめ、様々な電子機器の部品の一つとして用いられる。【０００６】  また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する。）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。【０００７】  また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用し、長時間の電荷保持が可能なメモリなどが開示されている（特許文献１参照。）。一方、近年、扱われるデータ量の増大に伴って、より大きな記憶容量を有する半導体装置が求められている。また、単位面積あたりの記憶容量が大きい半導体装置が求められている。【０００８】  また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。また、上記のような半導体装置は、人口知能（ＡＩ：Ａｒｔｉｆｉｃｉａｌ  Ｉｎｔｅｌｌｉｇｅｎｃｅ）およびＡＩシステムに適用することができ、好ましい。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１２−２５６８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】  本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、メモリセルサイズが縮小された半導体装置を提供することを課題の一つとする。本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、良好な周波数特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。【００１１】  本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。【００１２】  なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１３】  本発明の一態様は、第１のトランジスタと、第２のトランジスタと、容量と、第１の導電体と、第２の導電体と、第３の導電体と、を有し、第１のトランジスタは、第１のゲートと、ソースと、ドレインと、を有し、第２のトランジスタは、第２のゲートと、第２のゲート上の第３のゲートと、第１の低抵抗領域、および第２の低抵抗領域を有し、かつ第２のゲートと第３のゲートの間に挟まれた酸化物と、を有し、容量は、第１の電極と、第１の電極上の第２の電極と、第１の電極と、第２の電極に挟まれた絶縁体と、を有し、第１の低抵抗領域は、第１のゲートと重畳し、第１の導電体は、第１のゲートと電気的に接続し、第１の導電体は、第１の低抵抗領域の底面と接続し、容量は、第１の低抵抗領域と重畳し、第１の電極は、第１の低抵抗領域と電気的に接続し、第２の導電体は、ドレインと電気的に接続し、第３の導電体は、第２の導電体と重畳し、第３の導電体は、第２の導電体、および第２の低抵抗領域の側面と接続する半導体装置である。【００１４】  本発明の一態様は、第１のトランジスタと、第１のトランジスタ上の第２のトランジスタと、第３のトランジスタと、第３のトランジスタ上の第４のトランジスタと、第１の容量と、第２の容量と、第１の導電体と、第２の導電体と、第３の導電体と、第４の導電体と、を有し、第１のトランジスタは、第１のゲートと、第１のソースと、第１のドレインと、を有し、第２のトランジスタは、第２のゲートと、第２のゲート上の第３のゲートと、第１の低抵抗領域、および第２の低抵抗領域を有し、かつ第２のゲートと第３のゲートの間に挟まれた酸化物と、を有し、第３のトランジスタは、第４のゲートと、第２のソースと、第２のドレインと、を有し、第４のトランジスタは、第５のゲートと、第５のゲート上の第６のゲートと、第２の低抵抗領域、および第３の低抵抗領域を有し、かつ第５のゲートと第６のゲートの間に挟まれた酸化物と、を有し、第１の容量は、第１の電極と、第１の電極上の第２の電極と、第１の電極と、第２の電極に挟まれた第１の絶縁体と、を有し、第２の容量は、第３の電極と、第３の電極上の第４の電極と、第３の電極と、第４の電極に挟まれた第２の絶縁体と、を有し、第１の低抵抗領域は、第１のゲートと重畳し、第１の導電体は、第１のゲートと電気的に接続し、第１の導電体は、第１の低抵抗領域の底面と接続し、第１の容量は、第１の低抵抗領域と重畳し、第１の電極は、第１の低抵抗領域と電気的に接続し、第３の低抵抗領域は、第４のゲートと重畳し、第４の導電体は、第４のゲートと電気的に接続し、第４の導電体は、第３の低抵抗領域の底面と接続し、第２の容量は、第３の低抵抗領域と重畳し、第３の電極は、第３の低抵抗領域と電気的に接続し、第２の導電体は、第１のドレイン、および第２のドレインと電気的に接続し、第３の導電体は、第２の導電体と重畳し、第３の導電体は、第２の導電体、第２の低抵抗領域の側面と接続する半導体装置である。【００１５】  上記において、第１のドレイン、および第２のドレインは、第４の低抵抗領域に設けられていることが好ましい。【００１６】  上記において、第１のトランジスタのチャネル長方向において、第２のゲートと、第１の���ートとの間の距離は、第１のゲートが有する幅の１／２以下であることが好ましい。【００１７】  上記において、第１のトランジスタのチャネル長方向において、第２のゲートと、第２の導電体との間の距離は、第１のゲートが有する幅の１／２以下であることが好ましい。【００１８】  上記において、半導体装置は、さらに第１の絶縁体、および第２の絶縁体を有し、第１の絶縁体は、第１のトランジスタを覆い、第２の絶縁体は、第２のゲートの側面に接し、第２の絶縁体は、第１の絶縁体と異なる組成からなることが好ましい。【００１９】  上記において、半導体装置は、さらに第３の絶縁体、および第４の絶縁体を有し、第３の絶縁体は、第２のトランジスタを覆い、第４の絶縁体は、第３のゲートの側面に接し、第４の絶縁体は、第３の絶縁体と異なる組成からなることが好ましい。
【発明の効果】
【００２０】  本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。本発明の一態様により、メモリセルサイズが縮小された半導体装置を提供することができる。本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。本発明の一態様により、良好な周波数特性を有する半導体装置を提供することができる。本発明により、信頼性が良好な半導体装置を提供することができる。本発明の一態様により、生産性の高い半導体装置を提供することができる。【００２１】  または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。【００２２】  なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２３】
【図１】本発明の一態様に係る半導体装置の上面図および断面図。
【図２】本発明の一態様に係る半導体装置の回路図。
【図３】本発明の一態様に係る半導体装置の上面図および断面図。
【図４】本発明の一態様に係る半導体装置の断面図。
【図５】本発明の一態様に係る半導体装置の断面図。
【図６】本発明の一態様に係る半導体装置の断面図。
【図７】本発明の一態様に係る半導体装置の断面図。
【図８】本発明の一態様に係る半導体装置の断面図。
【図９】本発明の一態様に係る半導体装置の断面図。
【図１０】本発明の一態様に係る記憶装置の構成例を示すブロック図。
【図１１】本発明の一態様に係る記憶装置の構成例を示す回路図。
【図１２】本発明の一態様に係る記憶装置の構成例を示す回路図。
【図１３】本発明の一態様に係るＡＩシステムの構成例を示すブロック図。
【図１４】本発明の一態様に係るＡＩシステムの応用例を説明するブロック図。
【図１５】本発明の一態様に係るＡＩシステムを組み込んだＩＣの構成例を示す斜視模式図。
【図１６】本発明の一態様に係る電子機器及びシステムの構成例を示す図。
【図１７】本発明の一態様に係る並列計算機、計算機、及びＰＣカードの構成例を示す図。
【図１８】本発明の一態様に係るシステムの構成例を示す図。
【図１９】本発明の一態様に係る電子機器を示す図。
【発明を実施するための形態】
【００２４】  以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２５】  また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００２６】  また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
【００２７】  また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００２８】  また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００２９】  例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００３０】  ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３１】  ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００３２】  ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００３３】  ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きくできる回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００３４】  また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）の間にチャネルが形成される領域を有しており、チャネルが形成される領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネルが形成される領域とは、電流が主として流れる領域をいう。
【００３５】  また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
【００３６】  なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに、半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値、または平均値とする。
【００３７】  チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに、半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値、または平均値とする。
【００３８】  なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
【００３９】  このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００４０】  そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
【００４１】  なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００４２】  なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものである。例えば、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものである。例えば、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
【００４３】  また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００４４】  また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
【００４５】  また、本明細書等に示すトランジスタは、明示されている場合を除き、電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、その閾値電圧（「Ｖｔｈ」ともいう。）は、明示されている場合を除き、０Ｖよりも大きいものとする。
【００４６】  また、本明細書等において、「平行」とは、二つの直線が−１０度以上１０度以下の角度で配置されている状態をいう。したがって、−５度以上５度以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
【００４７】  なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
【００４８】  本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう。）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ  ＦＥＴあるいはＯＳトランジスタと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
【００４９】  また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりの電流が、室温において１×１０−２０Ａ以下、８５℃において１×１０−１８Ａ以下、または１２５℃において１×１０−１６Ａ以下であることをいう。
【００５０】（実施の形態１）
以下では、本発明の一態様に係る記憶装置として機能する半導体装置の一例について図１乃至図３を用いて説明する。
【００５１】  図１（Ａ）は、記憶装置を構成するセル６００の上面図である。また、図１（Ｂ）は、当該セル６００の断面図である。ここで、図１（Ｂ）は、図１（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００（トランジスタ２００Ａ、およびトランジスタ２００Ｂ）のチャネル長方向の断面図でもある。また、図２は、図１に示すセル６００の等価回路を示す図である。なお、図１（Ａ）の上面図では、図の明瞭化のために、一部の要素を省いて図示している。
【００５２】  記憶装置を構成するセル６００は、トランジスタ３００Ａ、トランジスタ３００Ｂ、トランジスタ３００Ａ上のトランジスタ２００Ａ、トランジスタ３００Ｂ上のトランジスタ２００Ｂ、容量１００Ａ、容量１００Ｂを有する。トランジスタ３００Ａ、トランジスタ２００Ａ、容量１００Ａにより一つのメモリセル６００Ａを構成し、トランジスタ３００Ｂ、トランジスタ２００Ｂ、容量１００Ｂにより一つのメモリセル６００Ｂを構成する。すなわち、セル６００は、二つのメモリセルを有している。メモリセルの構成、動作に関する詳細は後述する。
【００５３】  トランジスタ３００Ａ、およびトランジスタ３００Ｂは、共通の半導体層３０１を有し、トランジスタ２００Ａ、およびトランジスタ２００Ｂは、共通の酸化物２３０を有する。
【００５４】  トランジスタ３００Ａはゲートとして機能する導電体３１６Ａを有し、導電体３１６Ａは、トランジスタ２００Ａのソースおよびドレインの一方と電気的に接続する。トランジスタ３００Ｂはゲートとして機能する導電体３１６Ｂを有し、導電体３１６Ｂは、トランジスタ２００Ｂのソースおよびドレインの一方と電気的に接続する。
【００５５】  導電体３１６Ａ上には、一段、または複数段の導電体２０８Ａが設けられ、導電体３１６Ａと電気的に接続する。導電体２０８Ａの上面が、トランジスタ２００Ａのソースおよびドレインの一方の底面と接続することで、導電体３１６Ａと、トランジスタ２００Ａのソースおよびドレインの一方は、電気的に接続する。同様に、導電体３１６Ｂ上には、一段、または複数段の導電体２０８Ｂが設けられ、導電体３１６Ｂと電気的に接続する。導電体２０８Ｂの上面が、トランジスタ２００Ｂのソースおよびドレインの一方の底面と接続することで、導電体３１６Ｂと、トランジスタ２００Ｂのソースおよびドレインの一方は、電気的に接続する。
【００５６】  トランジスタ３００Ａのソース、およびトランジスタ３００Ｂのソースは、それぞれ、配線ＳＬ１、および配線ＳＬ２と電気的に接続する。
【００５７】  トランジスタ３００Ａのドレインは、トランジスタ３００Ｂのドレインと共有しており、トランジスタ２００Ａのソースおよびドレインの他方は、トランジスタ２００Ｂのソースおよびドレインの他方と共有している。トランジスタ３００Ａ、およびトランジスタ３００Ｂのドレインは、トランジスタ２００Ａ、およびトランジスタ２００Ｂのソースおよびドレインの他方と、導電体を介して電気的に接続し、かつ配線ＢＬと電気的に接続する。本実施の形態では、トランジスタ３００Ａ、およびトランジスタ３００Ｂのドレインに導電体２０９が電気的に接続する。また、導電体２０９の上面に接続し、配線ＢＬと電気的に接続する導電体２４０は、酸化物２３０を貫通するように設けられた開口内に設けられ、酸化物２３０の側面と電気的に接続する例を示している。ただし、本発明は、これに限らない。導電体２０９の上面と、酸化物２３０の底面が接続し、導電体２４０が酸化物２３０の上面と電気的に接続してもよい。
【００５８】  トランジスタ２００Ａのソースおよびドレインの一方は、容量１００Ａと電気的に接続している。また、トランジスタ２００Ｂのソースおよびドレインの一方は、容量１００Ｂと電気的に接続している。容量１００Ａ、および容量１００Ｂの形状に特に制限はなく、トランジスタ２００Ａ、およびトランジスタ２００Ｂのソースおよびドレインの一方を、それぞれ容量１００Ａ、および容量１００Ｂの第１の電極とし、第１の電極の上方に、誘電体として機能する絶縁体を介して第２の電極を設ける、所謂平板型の容量を設けてもよい。または、トランジスタ２００Ａ、およびトランジスタ２００Ｂを覆う絶縁体に開口を設け、該開口底部、および側面に第１の電極を設け、該第１の電極の内側に誘電体として機能する絶縁体を設け、該絶縁体の内側に第２の電極を設ける、所謂シリンダ型の容量１００Ａ、および容量１００Ｂを設けてもよい。
【００５９】  トランジスタ２００Ａは、第１のゲートとして機能する導電体２６０Ａ、および第２のゲートとして機能する導電体２０５Ａを有する。また、トランジスタ２００Ｂは、第１のゲートとして機能する導電体２６０Ｂ、および第２のゲートとして機能する導電体２０５Ｂを有する。導電体２６０Ａ、および導電体２６０Ｂの少なくとも側面および上面には、エッチングストッパーとして機能する絶縁体２７５が設けられる。絶縁体２７５は、導電体２４０を設けるための開口を形成する際に、エッチングストッパーとして機能する。絶縁体２７５は、導電体２６０Ａ、および導電体２６０Ｂの側面を保護する絶縁体（サイドウォールと呼ぶことがある）と、導電体２６０Ａ、および導電体２６０Ｂの上面を保護する絶縁体により構成されてもよい。絶縁体２７５は、開口が形成される絶縁体と異なる材料、あるいは異なる組成からなり、該開口が形成される際、エッチングストッパーとして機能する。エッチングストッパーを設けることで、開口を形成するためのマスクにアライメントずれが生じ、開口と導電体２６０Ａ、または導電体２６０Ｂが重なったとしても、導電体２６０Ａ、および導電体２６０Ｂはエッチングストッパーに覆われているため、これらが開口内部で露出されることは無い。よって、導電体２４０と導電体２６０Ａ、または導電体２６０Ｂの接触によるショートを防ぐことができる。
【００６０】  また、導電体２０５Ａ、および導電体２０５Ｂの少なくとも側面および上面には、エッチングストッパーとして機能する絶縁体２０７が設けられる。絶縁体２０７は、導電体２０９を設けるための開口を形成する際に、エッチングストッパーとして機能する。絶縁体２０７は、導電体２０５Ａ、および導電体２０５Ｂの側面を保護する絶縁体（サイドウォールと呼ぶことがある）と、導電体２０５Ａ、および導電体２０５Ｂの上面を保護する絶縁体により構成されてもよい。あるいは、絶縁体２０７は、導電体２０５Ａ、および導電体２０５Ｂの側面および底面を保護する絶縁体と、導電体２０５Ａ、および導電体２０５Ｂの上面を保護する絶縁体により構成されてもよい。絶縁体２０７は、開口が形成される絶縁体と異なる材料、あるいは異なる組成からなり、該開口が形成される際、エッチングストッパーとして機能する。エッチングストッパーを設けることで、開口を形成するためのマスクにアライメントずれが生じ、開口と導電体２０５Ａ、または導電体２０５Ｂが重なったとしても、導電体２０５Ａ、および導電体２０５Ｂはエッチングストッパーに覆われているため、これらが開口内部で露出されることは無い。よって、導電体２０９と導電体２０５Ａ、または導電体２０５Ｂの接触によるショートを防ぐことができる。
【００６１】  次に、メモリセルのセルサイズについて説明する。ここでは、メモリセル６００Ａのセルサイズについて説明するが、メモリセル６００Ｂのセルサイズについても、同様である。本実施の形態では、メモリセル６００Ａにおける最小加工寸法（Ｆ）は、トランジスタ３００Ａの導電体３１６Ａのチャネル長方向における幅とする。このとき、導電体２０９、導電体２４０、導電体２０８、および配線ＳＬ１の幅、あるいは径をＦとする。また、導電体３１６Ａと、配線ＳＬ１の間の距離（スペース）も、アライメント精度を考慮してＦとする。一方、導電体２０５Ａには、エッチングストッパーが設けられているため、導電体２０５Ａと導電体２０８のスペース、および導電体２０５Ａと導電体２０９のスペースは必ずしもＦとする必要はなく、Ｆより小さくできる。具体的には、導電体２０５Ａと導電体２０８のスペース、および導電体２０５Ａと導電体２０９のスペースをそれぞれＦ／２、好ましくはＦ／２未満とすることができ、メモリセル６００Ａのセルサイズを縮小することができる。また、配線ＢＬは隣り合うメモリセルと共有しているため、一メモリセル内において、導電体２０９、および導電体２４０の幅はＦ／２、好ましくはＦ／２未満となる。また、配線ＳＬは隣り合うメモリセルと共有しているため、一メモリセル内において、配線ＳＬの幅は、Ｆ／２、好ましくはＦ／２未満となる。よって、本実施の形態に示すメモリセル６００Ａの、トランジスタ３００Ａのチャネル長方向における幅は５Ｆとなる。
【００６２】  また、図１（Ａ）に示すように、トランジスタ３００Ａのチャネル幅、およびトランジスタ２００Ａのチャネル幅をＦとし、チャネル幅方向に隣り合うトランジスタ３００Ａの間隔、およびチャネル幅方向に隣り合うトランジスタ２００Ａの間隔をＦとすると、メモリセル６００Ａの、トランジスタ３００Ａのチャネル幅方向における幅は２Ｆとなる。すなわち、メモリセル６００Ａのセルサイズは、５Ｆ×２Ｆ＝１０Ｆ２となる。なお、メモリセル６００Ｂにおいても、同様にセルサイズを設計することができ、その値は、１０Ｆ２となる。なお、本実施の形態では、最小加工寸法を導電体３１６の幅としているが、本発明はこれに限らない。導電体２０５Ａの幅、導電体２６０Ａの幅、導電体２０９の幅、あるいは導電体２４０の幅を最小加工寸法としてもよい。
【００６３】  図２は、本実施の形態のセル６００を示す回路図である。セル６００は、メモリセル６００Ａ、およびメモリセル６００Ｂを有している。また、セル６００は、各メモリセルを構成する配線ＷＬ（ＷＬ１、ＷＬ２）、配線ＢＬ、配線ＣＮＯＤＥ（ＣＮＯＤＥ１、ＣＮＯＤＥ２）、配線ＳＬ（ＳＬ１、ＳＬ２）を有する。メモリセル６００Ａは、トランジスタ３００Ａ、トランジスタ２００Ａ、容量１００Ａを有し、メモリセル６００Ｂは、トランジスタ３００Ｂ、トランジスタ２００Ｂ、容量１００Ｂを有する。ここで、メモリセル６００Ａ、およびメモリセル６００Ｂは、配線ＢＬを共有している。なお、図２において、トランジスタ３００Ａ、およびトランジスタ３００Ｂは、ｐチャネル型のトランジスタを示しているが、本発明はこれに限らない。トランジスタ３００Ａ、およびトランジスタ３００Ｂは、ｎチャネル型のトランジスタとしてもよい。
【００６４】  トランジスタ３００Ａのゲートは、トランジスタ２００Ａのソースおよびドレインの一方、および容量１００Ａの電極の一方と電気的に接続する。トランジスタ３００Ｂのゲートは、トランジスタ２００Ｂのソースおよびドレインの一方、および容量１００Ｂの電極の一方と電気的に接続する。
【００６５】  トランジスタ３００Ａのソースは、配線ＳＬ１と電気的に接続し、トランジスタ３００Ｂのソースは、配線ＳＬ２と電気的に接続する。また、トランジスタ３００Ａのドレイン、トランジスタ３００Ｂのドレイン、トランジスタ２００Ａのソースおよびドレインの他方、およびトランジスタ２００Ｂのソースおよびドレインの他方は、配線ＢＬと電気的に接続する。
【００６６】  トランジスタ２００Ａのゲートは、配線ＷＬ１と電気的に接続し、トランジスタ２００Ｂのゲートは、配線ＷＬ２と電気的に接続する。また、トランジスタ２００Ａ、およびトランジスタ２００Ｂは、それぞれバックゲートＢＧを有している。トランジスタ２００Ａ、およびトランジスタ２００Ｂのゲートを第１のゲート、あるいはトップゲートと呼ぶ場合がある。また、トランジスタ２００Ａ、およびトランジスタ２００ＢのバックゲートＢＧを第２のゲートと呼ぶ場合がある。バックゲートＢＧには、トランジスタ２００Ａ、およびトランジスタ２００Ｂの閾値を制御するための電位が与えられてもよいし、各トランジスタの第１のゲートと同じ電位が印加されてもよい。後者の場合、トランジスタ毎に、第１のゲートと、第２のゲートを電気的に接続することが好ましい。
【００６７】  容量１００Ａの電極の他方は、ＣＮＯＤＥ１と電気的に接続し、容量１００Ｂの電極の他方は、ＣＮＯＤＥ２と電気的に接続する。
【００６８】  図１、および図２に示す記憶装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【００６９】  情報の書き込みおよび保持について説明する。まず、配線ＷＬ１の電位を、トランジスタ２００Ａが導通状態となる電位にして、トランジスタ２００Ａを導通状態とする。これにより、配線ＢＬの電位が、トランジスタ３００Ａのゲート、および容量１００Ａの電極の一方と電気的に接続するノードＳＮに与えられる。すなわち、トランジスタ３００Ａのゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下、Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、配線ＷＬ１の電位を、トランジスタ２００Ａが非導通状態となる電位にして、トランジスタ２００Ａを非導通状態とすることにより、ノードＳＮに電荷が保持される（保持）。
【００７０】  トランジスタ２００のオフ電流が小さい場合、ノードＳＮの電荷は長期間にわたって保持される。
【００７１】  次に情報の読み出しについて説明する。配線ＳＬ１に所定の電位（定電位）を与えた状態で、配線ＣＮＯＤＥ１に適切な電位（読み出し電位）を与えると、配線ＢＬは、ノードＳＮに保持された電荷量に応じた電位をとる。これは、トランジスタ３００Ａをｐチャネル型とすると、トランジスタ３００ＡのゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上の閾値電圧Ｖｔｈ＿Ｈは、トランジスタ３００ＡのゲートにＬｏｗレベル電荷が与えられている場合の見かけ上の閾値電圧Ｖｔｈ＿Ｌより高くなるためである。ここで、見かけ上の閾値電圧とは、トランジスタ３００Ａを導通状態とするために必要な配線ＣＮＯＤＥ１の電位をいうものとする。したがって、配線ＣＮＯＤＥ１の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＳＮに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＳＮにＨｉｇｈレベル電荷が与えられていた場合には、配線ＣＮＯＤＥ１の電位がＶ０（＜Ｖｔｈ＿Ｈ）となれば、トランジスタ３００Ａは導通状態となる。一方、ノードＳＮにＬｏｗレベル電荷が与えられていた場合には、配線ＣＮＯＤＥ１の電位がＶ０（＞Ｖｔｈ＿Ｌ）となっても、トランジスタ３００Ａは非導通状態のままである。このため、配線ＢＬの電位を判別することで、ノードＳＮに保持されている情報を読み出すことができる。
【００７２】  なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、メモリセルアレイがＮＯＲ型の構成の場合、情報を読み出さないメモリセルのトランジスタ３００を非導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードＳＮに与えられた電荷によらずトランジスタ３００が非導通状態となるような電位、つまり、Ｖｔｈ＿Ｈより高い電位を、情報を読み出さないメモリセルと接続される配線ＣＮＯＤＥに与えればよい。または、例えば、メモリセルアレイがＮＡＮＤ型の構成の場合、情報を読み出さないメモリセルのトランジスタ３００を導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードＳＮに与えられた電荷によらずトランジスタ３００が導通状態となるような電位、つまり、Ｖｔｈ＿Ｌより低い電位を、情報を読み出さないメモリセルと接続される配線ＣＮＯＤＥに与えればよい。
【００７３】  図３に、セル６００の、より具体的な構造を示す。なお、セル６００において、メモリセル６００Ａとメモリセル６００Ｂは、導電体２０９、および導電体２４０を軸に、左右対称な構造を有している。すなわち、メモリセル６００Ａ、およびメモリセル６００Ｂは同じ構成要素を有している。よって、各構成要素に付された符号や、各構成要素の説明は、メモリセル６００Ａだけでなく、メモリセル６００Ｂについても適用される。
【００７４】  トランジスタ３００（トランジスタ３００Ａ、トランジスタ３００Ｂ）は、半導体層３０１と、半導体層３０１上の絶縁体３１５と、絶縁体３１５上の導電体３１６を有している。なお、半導体基板の一部を半導体層３０１として用いてもよいし、絶縁体上に設けられた半導体層を半導体層３０１として用いてもよい。また、導電体３１６は、トランジスタ３００のゲートとして機能し、絶縁体３１５は、トランジスタ３００のゲート絶縁体として機能する。トランジスタ３００Ａのソースは、ＳＬ１と電気的に接続し、トランジスタ３００Ｂのソースは、ＳＬ２と電気的に接続する。トランジスタ３００は、絶縁体２１６に覆われている。なお、絶縁体２１６は、単層に限らず、２層以上の積層構造を有していてもよい。絶縁体２１６には、トランジスタ２００（トランジスタ２００Ａ、トランジスタ２００Ｂ）の第２のゲートとして機能する導電体２０５が埋め込まれるように設けられている。導電体２０５の側面および底面には、絶縁体２０７ａが設けられ、導電体２０５の上面には、絶縁体２０７ｂが設けられており、導電体２０５は、絶縁体２０７ａ、および絶縁体２０７ｂにより周囲を覆われている。なお、絶縁体２０７ａ、および絶縁体２０７ｂは、絶縁体２１６と異なる材料、あるいは異なる組成からなり、絶縁体２１６を加工する際、エッチングストッパーとして機能する。
【００７５】  絶縁体２１６、絶縁体２０７ａ、および絶縁体２０７ｂ上には、絶縁体２２４が設けられる。絶縁体２２４は、第２のゲート絶縁体として機能する。絶縁体２２４は、単層に限らず、２層以上の積層構造を有していてもよい。例えば、酸化窒化シリコンと、酸化ハフニウムと、酸化窒化シリコンの積層からなる３層構造としてもよい。
【００７６】  絶縁体２２４、および絶縁体２１６には、導電体２０８が埋め込まれるように設けられ、導電体３１６と電気的に接続する。また、絶縁体２２４、絶縁体２１６、および絶縁体３１５には、導電体２０９が埋め込まれるように設けられている。導電体２０９は、トランジスタ３００Ａと、トランジスタ３００Ｂで共有されており、導電体２０９は、トランジスタ３００Ａのドレイン、およびトランジスタ３００Ｂのドレインと電気的に接続する。なお、導電体２０８、および導電体２０９の形成において、絶縁体２２４、絶縁体２１６、および絶縁体３１５に開口を形成する際、開口を形成するためのマスクにアライメントずれが生じ、開口と導電体２０５が重なったとしても、導電体２０５はエッチングストッパーに覆われているため、これらが開口内部で露出されることは無い。よって、導電体２０８、または導電体２０９と、導電体２０５の接触によるショートを防ぐことができる。
【００７７】  絶縁体２２４、導電体２０８、および導電体２０９上に、酸化物２３０が設けられる。導電体２０８、および導電体２０９は、酸化物２３０の底部と接続し、導電体３１６は、導電体２０８を介してトランジスタ２００のソースおよびドレインの一方と電気的に接続する。また、トランジスタ３００Ａのドレイン、およびトランジスタ３００Ｂのドレインは、導電体２０９を介して、トランジスタ２００のソースおよびドレインの他方と電気的に接続する。
【００７８】  酸化物２３０上に、導電体２４２（導電体２４２ａ、導電体２４２ｂ、および導電体２４２ｃ）が設けられる。導電体２４２ａは、トランジスタ２００Ａのソース電極、およびドレイン電極の一方として機能し、導電体２４２ｃは、トランジスタ２００Ｂのソース電極、およびドレイン電極の一方として機能し、導電体２４２ｂは、トランジスタ２００Ａのソース電極、およびドレイン電極の他方、および、トランジスタ２００Ｂのソース電極、およびドレイン電極の他方として機能する。
【００７９】  また、導電体２４２ａ、導電体２４２ｂ、および導電体２４２ｃが酸化物２３０と接することにより、酸化物２３０に低抵抗領域として機能する領域２４３（領域２４３ａ、領域２４３ｂ、および領域２４３ｃ）が形成される場合がある。これは、導電体２４２の形成時、または形成後に、導電体２４２が、酸化物２３０に含まれる酸素を引き抜き、酸化物２３０内に酸素欠損を形成するため、および酸化物中に水素、水、ハロゲン、金属元素などの不純物が拡散するための一方または両方が考えられる。この場合、領域２４３ａは、トランジスタ２００Ａのソース領域、およびドレイン領域の一方として機能し、領域２４３ｃは、トランジスタ２００Ｂのソース領域、およびドレイン領域の一方として機能し、領域２４３ｂは、トランジスタ２００Ａのソース領域、およびドレイン領域の他方、およびトランジスタ２００Ｂのソース領域、およびドレイン領域の他方として機能するということができる。また、導電体２０８、および導電体２０９は、酸化物２３０に形成された低抵抗領域と電気的に接続する。
【００８０】  酸化物２３０上において、導電体２４２ａと導電体２４２ｂの間、および導電体２４２ｂと導電体２４２ｃの間には、絶縁体２５０を介して導電体２６０が設けられる。絶縁体２５０は、トランジスタ２００の第１のゲート絶縁体として機能し、導電体２６０は、トランジスタ２００の第１のゲート電極として機能する。
【００８１】  図３において、絶縁体２５０は、導電体２６０の底面だけでなく、側面も覆うように設けられているが、本発明はこれに限らない。絶縁体２５０は、少なくとも酸化物２３０と導電体２６０の間に設けられていればよい。一方、導電体２６０が、導電体２４２とショートする恐れがある場合は、導電体２４２と導電体２６０の間にも絶縁体２５０が設けられることが好ましい。また、導電体２４２と導電体２６０の間に寄生容量が生じ、トランジスタ２００の動作周波数に悪影響を与える場合は、導電体２４２と導電体２６０の間の絶縁体２５０を、酸化物２３０と導電体２６０の間の絶縁体２５０より厚くする、または誘電率の大きな材料とすることが好ましい。絶縁体２５０を厚くするために、導電体２４２と導電体２６０の間の絶縁体２５０を積層構造としてもよい。
【００８２】  導電体２６０の側壁には、絶縁体２５０を介して絶縁体２７３が設けられる。また、導電体２６０、および絶縁体２５０上には、絶縁体２７０が設けられる。絶縁体２７３は、サイドウォールと呼ばれる場合がある。絶縁体２７３、および絶縁体２７０は、トランジスタ２００を覆う絶縁体２８０と異なる材料、あるいは異なる組成からなり、絶縁体２８０を加工する際、エッチングストッパーとして機能する。
【００８３】  絶縁体２８０に埋め込まれるように導電体１１０が設けられる。導電体１１０は、容量１００（容量１００Ａ、容量１００Ｂ）の電極の一方として機能する。容量１００Ａの電極の一方として機能する導電体１１０は、導電体２４２ａと電気的に接続し、容量１００Ｂの電極の一方として機能する導電体１１０は、導電体２４２ｂと電気的に接続する。なお、導電体１１０の形成において、絶縁体２８０に開口を形成する際、開口を形成するためのマスクにアライメントずれが生じ、開口と導電体２６０が重なったとしても、導電体２６０はエッチングストッパーに覆われているため、これらが開口内部で露出されることは無い。よって、導電体１１０と、導電体２６０の接触によるショートを防ぐことができる。
【００８４】  絶縁体２８０、および導電体１１０を覆うように、絶縁体１３０が設けられる。絶縁体１３０は、導電体１１０の内側に沿って設けられ、容量１００の誘電体として機能する。
【００８５】  絶縁体１３０上に、導電体１２０が設けられる。導電体１２０は、絶縁体１３０の内側に沿って設けられ、容量１００の電極の他方として機能する。絶縁体１３０を、導電体１１０、および導電体１２０で挟むことにより、容量１００が形成される。
【００８６】  容量１００を覆うように絶縁体１５０が設けられる。絶縁体１５０、絶縁体１３０、絶縁体２８０に埋め込まれるように、導電体２４０が設けられる。図３において、導電体２４０は、導電体２４２、および酸化物２３０を貫通するように設けられ、導電体２０９、および酸化物２３０が有する領域２４３ｂの側面と接続する例を示しているが、本発明はこれに限らない。
【００８７】  導電体２４０は、少なくとも導電体２０９と電気的に接続すればよく、導電体２４２ｂ、および領域２４３ｂを介して、導電体２０９と電気的に接続してもよい。または、導電体２４０は、導電体２４２ｂを貫通するように設けられ、領域２４３ｂの上面と接続してもよい。
【００８８】  また、導電体２４０は、トランジスタ２００をチャネル幅方向から見たときに、導電体２４２ｂおよび酸化物２３０の一方、または両方をまたぐように設けられ、導電体２０９と接続してもよい。この場合、導電体２４２と酸化物２３０の一方、または両方を貫通するような開口を形成する必要はない。
【００８９】  なお、導電体２４０の形成において、絶縁体１５０、絶縁体１３０、および絶縁体２８０に開口を形成する際、開口を形成するためのマスクにアライメントずれが生じ、開口と導電体２６０が重なったとしても、導電体２６０はエッチングストッパーに覆われているため、これらが開口内部で露出されることは無い。よって、導電体２４０と、導電体２６０の接触によるショートを防ぐことができる。
【００９０】  絶縁体１５０、および導電体２４０上には、配線ＢＬが設けられ、導電体２４０と電気的に接続する。配線ＢＬは、導電体２４０、および導電体２０９を介して、トランジスタ３００のドレイン、およびトランジスタ２００のソースおよびドレインの他方と電気的に接続する。
【００９１】  図３に示すセル６００が有するメモリセル６００Ａ、および６００Ｂは、導電体２０５、および導電体２６０がそれぞれエッチングストッパーにより覆われているため、導電体２０５と導電体２０８の間の距離（スペース）、導電体２０５と導電体２０９のスペース、導電体２６０と導電体１１０のスペース、および導電体２６０と導電体２４０のスペースを、最小加工寸法（Ｆ）より小さくできる。例えば、当該距離をＦ／２、好ましくはＦ／２未満とすることができる。これにより、メモリセル６００Ａ、およびメモリセル６００Ｂのチャネル長方向の幅を５Ｆ、チャネル幅方向の幅を２Ｆと設計することができ、セルサイズが１０Ｆ２のメモリセルを得ることができる。なお、本実施の形態では、最小加工寸法を導電体３１６の幅としているが、本発明はこれに限らない。導電体２０５の幅、導電体２６０の幅、導電体２０９の幅、あるいは導電体２４０の幅を最小加工寸法としてもよい。
【００９２】＜セル６００の構成例＞
次に、図４乃至図９を用いて、上記セル６００の具体的な構成の例について説明する。
【００９３】図４乃至図９において、トランジスタ２００ａ、トランジスタ２００ｂ、トランジスタ３００ａ、トランジスタ３００ｂ、容量１００ａ、および容量１００ｂは、それぞれ、図１乃至図３に示す、トランジスタ２００Ａ、トランジスタ２００Ｂ、トランジスタ３００Ａ、トランジスタ３００Ｂ、容量１００Ａ、および容量１００Ｂに対応する。よって、図４乃至図９に示す構成のうち、図１乃至図３に示す構成と対応するものは、同一の符号を付す場合がある。
【００９４】また、上述のように、トランジスタ２００Ａとトランジスタ２００Ｂ、トランジスタ３００Ａとトランジスタ３００Ｂ、および容量１００Ａと容量１００Ｂは、それぞれ導電体２０９および導電体２４０を中心に対称な構成を有する。よって、トランジスタ２００ｂはトランジスタ２００ａの記載を参酌し、トランジスタ３００ｂはトランジスタ３００ａの記載を参酌し、容量１００ｂは容量１００ａの記載を参酌できる。このため、以下においては、トランジスタ２００ｂ、トランジスタ３００ｂ、および容量１００ｂの構成の説明は省略する。
【００９５】まず、図４を用いて、セル６００の上側の構成に対応する、トランジスタ２００ａ（トランジスタ２００ｂ）および容量１００ａ（容量１００ｂ）の構成について説明する。図４は、トランジスタ２００ａおよびトランジスタ２００ｂのチャネル長方向の断面図である。
【００９６】［トランジスタ２００ａ］
図４に示すように、トランジスタ２００ａは、基板（図示しない。）の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された絶縁体２２６と、絶縁体２２６の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置された導電体２４２と、絶縁体２２６、酸化物２３０ａ、酸化物２３０ｂ、および導電体２４２を覆う絶縁体２４４と、絶縁体２４４の上に配置され、開口部を有する絶縁体２８０と、該開口部内で絶縁体２４４の上に配置された絶縁体２７３と、酸化物２３０ｂの上面と、導電体２４２の側面と、絶縁体２４４の側面と、絶縁体２７３の一方の側面と、に接するように設けられた酸化物２３０ｃと、酸化物２３０ｃの内側に設けられた絶縁体２５０と、絶縁体２５０の内側に設けられた絶縁体２７２と、絶縁体２７２の内側に設けられた導電体２６０ａと、導電体２６０ａの内側に埋め込まれるように設けられた導電体２６０ｂと、絶縁体２７３の一方の側面と、酸化物２３０ｃの上面と、絶縁体２５０の上面と、絶縁体２７２の上面と、導電体２６０ａの上面と、導電体２６０ｂの上面と、に接するように設けられた絶縁体２７０と、を有する。さらに、導電体２０５の下面および側面に接して絶縁体２０７ａが配置され、導電体２０５の上面に接して絶縁体２０７ｂが配置される。
【００９７】  なお、トランジスタ２００ａでは、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、酸化物２３０ａ、および酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ｂと酸化物２３０ａの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ２００ａでは、導電体２６０（導電体２６０ａおよび導電体２６０ｂ）を２層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体２６０が、単層構造でも、３層以上の積層構造であってもよい。
【００９８】ここで、導電体２６０は、トランジスタのゲート電極として機能し、導電体２４２ａおよび導電体２４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体２６０は、絶縁体２８０の開口、および導電体２４２ａと導電体２４２ｂに挟まれた領域に、絶縁体２７３や、絶縁体２５０などを介して、埋め込まれるように形成される。ここで、導電体２６０、導電体２４２ａおよび導電体２４２ｂの配置は、絶縁体２８０の開口に対して、自己整合的に選択される。つまり、トランジスタ２００ａにおいて、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体２６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ２００ａの占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
【００９９】さらに、導電体２６０が、導電体２４２ａと導電体２４２ｂの間の領域に自己整合的に形成されるので、導電体２６０は、導電体２４２ａまたは導電体２４２ｂと重畳する領域を有さない。これにより、導電体２６０と導電体２４２ａおよび導電体２４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ２００ａのスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
【０１００】また、絶縁体２７０および絶縁体２７３は、エッチングストッパーとしての機能を有する。導電体２６０は、側面および上面が絶縁体２７０および絶縁体２７３によって覆われているので、導電体２４０を埋め込む開口を形成する際に、アライメントずれが生じても、導電体２６０が当該開口に露出するのを防ぐことができる。よって、導電体２４０と導電体２６０の接触によるショートを抑制することができる。このように、導電体２４０と導電体２６０の位置合わせのマージンを設ける必要がないので、導電体２４０と導電体２６０の距離を小さくして配置することができる。
【０１０１】また、絶縁体２０７（絶縁体２０７ａおよび絶縁体２０７ｂ）は、エッチングストッパーとしての機能を有する。導電体２０５は、側面および上面が絶縁体２０７によって覆われているので、導電体２０９を埋め込む開口を形成する際に、アライメントずれが生じても、導電体２０５が当該開口に露出するのを防ぐことができる。よって、導電体２０９と導電体２０５の接触によるショートを抑制することができる。このように、導電体２０９と導電体２０５の位置合わせのマージンを設ける必要がないので、導電体２０９と導電体２０５の距離を小さくして配置することができる。以上のようにして、セル６００の占有面積の縮小を図り、半導体装置の微細化、高集積化を図ることができる。
【０１０２】  また、トランジスタ２００ａは、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
【０１０３】  チャネル形成領域に酸化物半導体を用いたトランジスタ２００ａは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００ａに用いることができる。
【０１０４】  例えば、酸化物２３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【０１０５】  ここで、酸化物２３０は、水素、窒素、または金属元素などの不純物が存在すると、キャリア密度が増大し、低抵抗化する場合がある。また、酸化物２３０に含まれる酸素濃度が低下すると、キャリア密度が増大し、低抵抗化する場合がある。
【０１０６】  酸化物２３０上に接するように設けられ、ソース電極やドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）が、酸化物２３０の酸素を吸収する機能を有する場合、または酸化物２３０に水素、窒素、または金属元素などの不純物を供給する機能を有する場合、酸化物２３０には、部分的に低抵抗領域が形成される場合がある。
【０１０７】  図４に示すように、酸化物２３０上に接するように導電体２４２が設けられ、酸化物２３０の、導電体２４２との界面とその近傍には、低抵抗領域として、領域２４３（領域２４３ａ、および領域２４３ｂ）が形成されている。領域２４３は、酸化物２３０ａの下面まで形成されていることが好ましい。領域２４３ａおよび領域２４３ｂは、一方がソース領域として機能し、他方がドレイン領域として機能する。また、領域２４３ａと領域２４３ｂの間の領域は、チャネル形成領域として機能する。また、上述したように、トランジスタ２００ａのソース領域及びドレイン領域の他方として機能する領域２４３ｂは、トランジスタ２００ｂと共有している。
【０１０８】  領域２４３は、酸素濃度が低い、または水素や、窒素や、金属元素などの不純物を含む、ことでキャリア濃度が増加し、低抵抗化した領域である。すなわち、領域２４３は、チャネル形成領域と比較して、キャリア密度が高く、低抵抗な領域である。また、チャネル形成領域は、領域２４３よりも、酸素濃度が高い、または不純物濃度が低いため、キャリア密度が低い高抵抗領域である。
【０１０９】  なお、低抵抗領域である領域２４３が金属元素を含む場合、領域２４３は、酸化物２３０の他に、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を有することが好ましい。
【０１１０】  また、酸化物２３０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう。）していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、ならびに水素、および窒素などの不純物元素の濃度が減少していればよい。
【０１１１】  酸化物２３０を、選択的に低抵抗化するには、導電体２４２として、例えば、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの導電性を高める金属元素、および不純物の少なくとも一を含む材料を用いることが好ましい。または、導電体２４２となる導電膜の形成において、酸化物２３０に、酸素欠損を形成する元素、または酸素欠損に捕獲される元素などの不純物が注入される材料や成膜方法などを用いればよい。例えば、当該元素として、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス等が挙げられる。また、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。
【０１１２】  ここで、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。したがって、チャネル形成領域中の酸素欠損はできる限り低減されていることが好ましい。
【０１１３】  トランジスタのノーマリーオン化を抑制するには、酸化物２３０と近接する絶縁体（例えば、絶縁体２５０）が、化学量論的組成を満たす酸素よりも多くの酸素（過剰酸素ともいう。）を含むことが好ましい。絶縁体２５０が有する酸素は、酸化物２３０へと拡散し、酸化物２３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
【０１１４】  つまり、絶縁体２５０が有する酸素が、酸化物２３０のチャネル形成領域へと拡散することで、酸化物２３０のチャネル形成領域における酸素欠損を低減することができる。
【０１１５】  また、酸化物２３０、および絶縁体２５０が有する酸素の、トランジスタ２００ａより外方への拡散を抑制するために、絶縁体２２２、絶縁体２２６、絶縁体２４４、絶縁体２７３、絶縁体２７２、絶縁体２７０などが設けられることが好ましい。これら絶縁体として、酸素が透過しにくい材料を用いることが好ましい。例えば、アルミニウム、およびハフニウムの一方を含む酸化物や、シリコンの窒化物などを用いることができる。さらに、これら絶縁膜は、水素、水、窒素、金属元素などの不純物が透過しにくい材料であることが好ましい。このような材料を用いることで、トランジスタ２００ａの外方から、トランジスタ２００ａへの不純物の混入を抑制することができる。
【０１１６】  また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。また、チャネル形成領域に酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置を提供できる。
【０１１７】  以上より、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させた半導体装置を提供することができる。
【０１１８】  以下では、本発明の一態様に係るトランジスタ２００ａを有する半導体装置の詳細な構成について説明する。
【０１１９】  導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。また、導電体２０５は、絶縁体２１６に埋め込まれて設けることが好ましい。
【０１２０】  ここで、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００ａのＶｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００ａのＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【０１２１】  なお、導電体２０５は酸化物２３０、および導電体２６０と重なるように配置する。また、導電体２０５は、酸化物２３０におけるチャネル形成領域よりも、大きく設けるとよい。特に、導電体２０５は、酸化物２３０ａおよび酸化物２３０ｂのチャネル幅方向の側面よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
【０１２２】  上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
【０１２３】  つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【０１２４】  なお、トランジスタ２００ａでは、導電体２０５が単層の構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、２層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。例えば、導電体２０５は、絶縁体２１６の開口の内側に第１の導電体が形成され、さらに内側に第２の導電体が形成される構成にしてもよい。
【０１２５】  ここで、導電体２０５の第１の導電体は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一またはすべての拡散を抑制する機能とする。
【０１２６】  導電体２０５の第１の導電体が酸素の拡散を抑制する機能を持つことにより、導電体２０５の第２の導電体が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。したがって、第１の導電体としては、上記導電性材料を単層または積層とすればよい。
【０１２７】  また、導電体２０５の第２の導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、第２の導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１２８】  絶縁体２１４は、水または水素などの不純物が、基板側からトランジスタ２００ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
【０１２９】  例えば、絶縁体２１４として酸化アルミニウムまたは窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体２１４よりも基板側からトランジスタ２００ａ側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１４よりも基板側に、拡散するのを抑制することができる。
【０１３０】  また、層間膜として機能する絶縁体２１６、絶縁体２８０、および絶縁体２８１は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１３１】  例えば、絶縁体２１６、絶縁体２８０、および絶縁体２８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン、または窒化シリコンを積層して用いてもよい。
【０１３２】  絶縁体２０７は、絶縁体２０７ａ、および絶縁体２０７ｂを有しており、導電体２０５の側面および下面に接して絶縁体２０７ａが配置され、導電体２０５の上面に接して絶縁体２０７ｂが配置される。絶縁体２０７は、エッチングストッパーとしての機能を有する。絶縁体２０７として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。または、窒化シリコンや、窒化酸化シリコンなどのシリコン窒化物を用いることができる。
【０１３３】  特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。
【０１３４】なお、絶縁体２０７ａおよび絶縁体２０７ｂは、被覆性の良好なＡＬＤ法を用いて成膜することが好ましい。
【０１３５】  絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２２６、および絶縁体２５０は、ゲート絶縁体としての機能を有する。
【０１３６】  絶縁体２２６は、酸化物２３０ｃ、絶縁体２５０、絶縁体２７２、導電体２６０などを形成するための開口を形成する際、または、絶縁体２４４、導電体２４２ａ、および導電体２４２ｂを形成する際、のエッチングストッパーとして機能する。ただし、上記加工において絶縁体２２４などがエッチングストッパーとして機能する場合、絶縁体２２６は必ずしも設ける必要はない。
【０１３７】  ここで、絶縁体２２６を設けず、酸化物２３０と絶縁体２２４が接する場合、絶縁体２２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００ａの信頼性を向上させることができる。
【０１３８】  過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
【０１３９】  また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
【０１４０】  絶縁体２２２や、絶縁体２２６が、酸素や不純物の拡散を抑制する機能を有することで、酸化物２３０が有する酸素は、絶縁体２２０側へ拡散することがなく、好ましい。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
【０１４１】  絶縁体２２２や、絶縁体２２６は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【０１４２】  特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２や、絶縁体２２６を形成した場合、絶縁体２２２や、絶縁体２２６は、酸化物２３０からの酸素の放出や、トランジスタ２００ａの周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
【０１４３】  または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０１４４】  また、絶縁体２２０や、絶縁体２２６は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコンまたは酸化酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体２２０や絶縁体２２６を得ることができる。
【０１４５】  なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０１４６】絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、および絶縁体２２６に形成された開口に埋め込まれるように、導電体２０９が配置される。導電体２０９は、上述の通り、トランジスタ３００ａおよびトランジスタ３００ｂのドレインと電気的に接続される導電体である。導電体２０９の上面は、絶縁体２２６から露出しており、導電体２４０の下面および酸化物２３０の領域２４３ｂの一方または両方と接する。
【０１４７】導電体２０９は、開口の内壁に接して第１の導電体が形成され、第１の導電体の内側に第２の導電体が形成されることが好ましい。導電体２０９の第１の導電体および第２の導電体は、それぞれ導電体２０５の第１の導電体および第２の導電体に用いることができる導電体を用いればよい。導電体２０９をこのような構造にすることで、絶縁体２１４より下層から水素、水などの不純物が、導電体２０９を通じて酸化物２３０に混入するのを抑制することができる。
【０１４８】また、導電体２０９と同様に、絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、および絶縁体２２６に形成された開口に埋め込まれるように、導電体２０８ａが配置される。導電体２０８ａは、上述の通り、トランジスタ３００ａのゲートと電気的に接続される導電体である。導電体２０８ａの上面は、絶縁体２２６から露出しており、酸化物２３０の領域２４３ａと接する。なお、導電体２０８ａの構造は、導電体２０９と同様にすればよい。
【０１４９】ここで、導電体２０５がエッチングストッパーとして機能する絶縁体２０７に覆われているので、導電体２０５と導電体２０９、および導電体２０５と導電体２０８ａの位置合わせのマージンを設ける必要がない。よって、導電体２０５と導電体２０９の距離、および導電体２０５と導電体２０８ａの距離を小さくして配置することができる。このようにして、セル６００の占有面積の縮小を図り、半導体装置の微細化、高集積化を図ることができる。
【０１５０】なお、導電体２０８ａと同様に、トランジスタ３００ｂのゲートと電気的に接続される導電体２０８ｂを設けることができる。
【０１５１】なお、トランジスタ２００ａでは、導電体２０９、導電体２０８ａおよび導電体２０８ｂにおいて、第１の導電体および第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０９、導電体２０８ａおよび導電体２０８ｂを単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
【０１５２】  酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
【０１５３】  なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
【０１５４】  また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
【０１５５】  ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【０１５６】  具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０１５７】  このとき、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００ａは高いオン電流を得られる。
【０１５８】  また、酸化物２３０は、ソース領域またはドレイン領域として機能する領域２４３ａおよび領域２４３ｂと、領域２４３ａおよび領域２４３ｂに挟まれたチャネル形成領域を有する。各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
【０１５９】  酸化物２３０は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、チャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０１６０】  酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
【０１６１】  酸化物２３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）が設けられる。導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
【０１６２】  酸化物２３０と接するように上記導電体２４２を設けることで、領域２４３の酸素濃度が低減する場合がある。また、領域２４３に導電体２４２に含まれる金属と、酸化物２３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域２４３のキャリア密度が増加し、領域２４３は、低抵抗領域となる。
【０１６３】  ここで、導電体２４２ａと導電体２４２ｂの間の領域は、絶縁体２８０の開口に重畳して形成される。これにより、導電体２４２ａと導電体２４２ｂの間に導電体２６０を自己整合的に配置することができる。
【０１６４】また、トランジスタ２００ａのソース電極及びドレイン電極の他方として機能する導電体２４２ｂは、トランジスタ２００ｂと共有している。
【０１６５】  絶縁体２４４は、導電体２４２を覆うように設けられ、導電体２４２の酸化を抑制する。このとき、絶縁体２４４は、酸化物２３０の側面を覆い、絶縁体２２６と接するように設けられてもよい。
【０１６６】  絶縁体２４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０１６７】  特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。絶縁体２４４は、導電体２４２の酸化を抑制するために設けられている。よって、導電体２４２が、耐酸化性材料、または酸素を吸収しても導電性が著しく低下することがない場合は、絶縁体２４４は必ずしも設ける必要はない。求めるトランジスタ特性により、適宜設計すればよい。
【０１６８】  絶縁体２４４上には、絶縁体２７３が配置される。絶縁体２７３は、サイドウォールとしての機能を有する。絶縁体２７３として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。または、窒化シリコンや、窒化酸化シリコンなどのシリコン窒化物を用いることができる。
【０１６９】  特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。
【０１７０】  酸化物２３０ｃは、酸化物２３０ｂの上面、導電体２４２の側面、絶縁体２４４の側面、および絶縁体２７３の側面に接するように設けられる。
【０１７１】  絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの内壁（上面および側面）に接して配置することが好ましい。絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、昇温脱離ガス分析（ＴＤＳ分析）にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
【０１７２】  具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
【０１７３】  加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの上面に接して設けることにより、絶縁体２５０から、酸化物２３０ｃを通じて、酸化物２３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
【０１７４】  また、絶縁体２５０が有する過剰酸素を、効率的に酸化物２３０へ供給するために、絶縁体２５０と導電体２６０との間に絶縁体２７２を設けてもよい。絶縁体２７２は、絶縁体２５０からの酸素拡散を抑制することが好ましい。酸素の拡散を抑制する絶縁体２７２を設けることで、絶縁体２５０から導電体２６０への過剰酸素の拡散が抑制される。つまり、酸化物２３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体２６０の酸化を抑制することができる。
【０１７５】  また、絶縁体２７２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、絶縁体２７２は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と絶縁体２７２との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【０１７６】  具体的には、絶縁体２７２として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０１７７】  特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、絶縁体２７２は、導電体２６０の酸化を抑制するために設けられている。よって、導電体２６０が、耐酸化性材料、または酸素を吸収しても導電性が著しく低下することがない場合は、絶縁体２７２は必ずしも設ける必要はない。求めるトランジスタ特性により、適宜設計すればよい。
【０１７８】  第１のゲート電極として機能する導電体２６０は、図４では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。例えば、導電体２６０が、２層構造である場合、導電体２６０ａは、導電体２０５の第１の導電体と同様に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【０１７９】  導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
【０１８０】  また、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
【０１８１】  また、絶縁体２７３の側面に接し、導電体２６０、絶縁体２７２、絶縁体２５０、および酸化物２３０ｃの上に、エッチングストッパーとして機能する絶縁体２７０を設けることが好ましい。絶縁体２７０として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。または、窒化シリコンや、窒化酸化シリコンなどのシリコン窒化物を用いることができる。
【０１８２】  特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。
【０１８３】  絶縁体２８０は、絶縁体２４４を介して、導電体２４２上に設けられる。絶縁体２８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。
【０１８４】  絶縁体２４４が設けられない場合、絶縁体２８０は、酸化物２３０ａ、および酸化物２３０ｂの側面と接する。このとき、絶縁体２８０に含まれる酸素が、加熱により酸化物２３０のチャネル形成領域に供給される場合がある。なお、絶縁体２８０中の水または水素などの不純物濃度が低減されていることが好ましい。
【０１８５】  また、絶縁体２８０の上に、層間膜として機能する絶縁体２８１を設けることが好ましい。絶縁体２８１は、絶縁体２２４や、絶縁体２８０などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
【０１８６】［容量１００ａ］
図４に示すように、容量１００ａは、トランジスタ２００ａと重畳する領域に設ける。容量１００ａは、導電体１１０、絶縁体１３０、絶縁体１３０上の導電体１２０を有する。ここで、導電体１１０および導電体１２０は、導電体２０５または導電体２６０などに用いることができる導電体を用いればよい。
【０１８７】容量１００ａは、絶縁体２４４、絶縁体２８０、および絶縁体２８１が有する開口に形成されている。当該開口の、底面、および側面において、下部電極として機能する導電体１１０と、上部電極として機能する導電体１２０が、誘電体として機能する絶縁体１３０を挟んで対向する構成である。ここで、容量１００ａの導電体１１０は、トランジスタ２００ａの導電体２４２ａに接して形成されている。
【０１８８】特に、絶縁体２８０、および絶縁体２８１が有する開口の深さを深くすることで、投影面積は変わらず、容量１００ａの静電容量を大きくすることができる。従って、容量１００ａは、シリンダー型（底面積よりも、側面積の方が大きい）とすることが好ましい。
【０１８９】上記構成とすることで、容量１００ａの単位面積当たりの静電容量を大きくでき、半導体装置の微細化または高集積化を推し進めることができる。また、絶縁体２８０、および絶縁体２８１の膜厚により、容量１００ａの静電容量の値を、適宜設定することができる。従って、設計自由度が高い半導体装置を提供することができる。
【０１９０】また、絶縁体１３０は、誘電率の大きい絶縁体を用いることが好ましい。例えば、アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体を用いることができる。アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
【０１９１】また、絶縁体１３０は、積層構造であってもよい、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などから、２層以上を選び積層構造としても良い。例えば、ＡＬＤ法によって、酸化ハフニウム、酸化アルミニウムおよび酸化ハフニウムを順に成膜し、積層構造とすることが好ましい。酸化ハフニウムおよび酸化アルミニウムの膜厚は、それぞれ、０．５ｎｍ以上５ｎｍ以下とする。このような積層構造とすることで、容量値が大きく、かつ、リーク電流の小さな容量１００ａとすることができる。
【０１９２】なお、導電体１１０、または導電体１２０は、積層構造であってもよい。例えば、導電体１１０、または導電体１２０は、チタン、窒化チタン、タンタル、または窒化タンタルを主成分とする導電性材料と、タングステン、銅、またはアルミニウムを主成分とする導電性材料と、の積層構造としてもよい。また、導電体１１０、または導電体１２０は、単層構造としてもよいし、３層以上の積層構造としてもよい。
【０１９３】ここで、導電体２６０がエッチングストッパーとして機能する絶縁体２７０および絶縁体２７３に覆われているので、導電体２６０と導電体１１０の位置合わせのマージンを設ける必要がない。よって、導電体２６０と導電体１１０の距離を小さくして配置することができる。このようにして、セル６００の占有面積の縮小を図り、半導体装置の微細化、高集積化を図ることができる。
【０１９４】また、容量１００ａを形成する開口において、導電体１２０の内側に空間が形成される場合、当該空間に絶縁体を設けることが好ましい。ここで、当該絶縁体は、絶縁体２８１に用いることができる絶縁体を用いればよい。また、当該絶縁体の上面は、導電体１２０の上面と概略面一であることが好ましい。ただし、これに限られず、例えば、導電体１２０の内側に開口が形成された状態で、絶縁体１５０を成膜して当該開口を埋めてもよい。
【０１９５】容量１００ａおよび容量１００ｂの上に絶縁体１５０が配置される。ここで、絶縁体１５０は、絶縁体２８１に用いることができる絶縁体を用いればよい。さらに、絶縁体１５０の上に導電体１６０が配置される。導電体１６０は、上述の配線ＢＬとして機能する。
【０１９６】［プラグとして機能する導電体２４０］
導電体２４０は、配線ＢＬ（導電体１６０）と、トランジスタ３００ａおよびトランジスタ３００ｂのドレインと、を接続するプラグとして機能する。絶縁体１５０、絶縁体１３０、絶縁体２８１、絶縁体２８０、絶縁体２４４、導電体２４２ｂ、酸化物２３０の領域２４３ｂに形成された開口に埋め込まれるように、導電体２４０が配置される。ここで、導電体２４０は、絶縁体２７３の上面、絶縁体２７３の他方の側面、および導電体２０９の上面に接する。また、導電体２４０は、導電体２４２ｂの側面、酸化物２３０ｂの側面、および酸化物２３０ａの側面に接する。また、導電体２４０の上面は、絶縁体１５０から露出しており、導電体１６０と接する。
【０１９７】  なお、絶縁体１５０、絶縁体１３０、絶縁体２８１、絶縁体２８０、絶縁体２４４、導電体２４２ｂ、酸化物２３０ａ、および酸化物２３０ｂの開口の内壁に接して、導電体２４０の第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２０９が位置しており、導電体２４０の第１の導電体が導電体２０９と接する。さらに、導電体２４０の第１の導電体の内側に導電体２４０の第２の導電体が形成されている。導電体２４０の第１の導電体および第２の導電体は、それぞれ導電体２０５の第１の導電体および第２の導電体に用いることができる導電体を用いればよい。
【０１９８】  このように、導電体２４０の第１の導電体には、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。導電体２４０の第１の導電体に当該導電性材料を用いることで、絶縁体２８１より上層から水素、水などの不純物が、導電体２４０を通じて酸化物２３０に混入するのを抑制することができる。
【０１９９】なお、本実施の形態では、導電体２４０の第１の導電体および導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
【０２００】ここで、導電体２６０がエッチングストッパーとして機能する絶縁体２７０および絶縁体２７３に覆われているので、導電体２６０と導電体２４０の位置合わせのマージンを設ける必要がない。よって、導電体２６０と導電体２４０の距離を小さくして配置することができる。このようにして、セル６００の占有面積の縮小を図り、半導体装置の微細化、高集積化を図ることができる。
【０２０１】なお、導電体２４０を埋め込むための開口の大きさによっては、導電体２４２ｂおよび酸化物２３０が、トランジスタ２００ａ側とトランジスタ２００ｂ側に分割される場合がある。また、導電体２４２ｂおよび酸化物２３０内に開口が形成される場合がある。
【０２０２】図４においては、導電体２４２ｂおよび酸化物２３０に開口を形成し、導電体２４０と導電体２０９が直接接する構成としたが、本発明はこれに限られるものではない。例えば、図５（Ａ）に示すように、導電体２４０の下面が導電体２４２ｂに接し、導電体２０９の上面が酸化物２３０ａの領域２４３ｂに接する構成にしてもよい。図５（Ａ）は、図４に示す構成において、導電体２４０および導電体２０９の近傍を変形させた拡大図である。導電体２４０と導電体２０９は、導電体２４２ｂと、酸化物２３０ｂおよび酸化物２３０ａの領域２４３ｂと、を介して電気的に接続される。この場合、領域２４３ｂの抵抗が十分小さいことが好ましい。
【０２０３】ここで、図５（Ｂ）に、図４に示す構成において、導電体２４０および導電体２０９の近傍を変形させた構成の、チャネル幅方向の拡大図を示す。図５（Ｂ）に示すように、チャネル幅方向において、導電体２４０が、導電体２４２ｂの上面および側面、酸化物２３０ｂの側面、酸化物２３０ａの側面、および導電体２０９の上面と接する構成にしてもよい。この場合、導電体２４２ｂ、酸化物２３０ｂ、および酸化物２３０ａのチャネル幅方向の長さが、導電体２４０および導電体２０９のチャネル幅方向の長さより小さくなる。
【０２０４】以上に示すように、トランジスタ２００ａとトランジスタ２００ｂは、両方とも酸化物２３０に形成されており、トランジスタ２００ａのソースおよびドレインの一方と、トランジスタ２００ｂのソースおよびドレインの一方は、いずれも導電体２４０と接している。これにより、トランジスタ２００ａおよびトランジスタ２００ｂのコンタクト部が共有され、プラグとコンタクトホールの数を低減することができる。このように、ソースおよびドレインの一方と電気的に接続する配線を共有することで、メモリセルアレイの占有面積をさらに縮小することができる。
【０２０５】＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。
【０２０６】  以下に示す構成材料の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
【０２０７】  なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【０２０８】  プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを抑制することが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０２０９】  また、ＡＬＤ法も、被処理物へのプラズマダメージを抑制することが可能な成膜方法である。よって、欠陥の少ない膜が得られる。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
【０２１０】  ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【０２１１】  ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
【０２１２】  また、当該構成材料の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウエットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
【０２１３】  リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａ  ｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、レジスト上に直接描画を行うため、上述のレジスト露光用のマスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行う、などで、除去することができる。
【０２１４】  また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、当該構成材料上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。当該構成材料のエッチングは、レジストマスクを除去してから行ってもよいし、レジストマスクを残したまま行ってもよい。後者の場合、エッチング中にレジストマスクが消失することがある。当該構成材料のエッチング後にハードマスクをエッチングにより除去してもよい。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
【０２１５】  ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置などを用いることができる。
【０２１６】＜＜基板＞＞
トランジスタ２００ａ、およびトランジスタ２００ｂを形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０２１７】  また、基板として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板である基板に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。すなわち、丈夫な半導体装置を提供することができる。
【０２１８】  可撓性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。また、基板として、繊維を編み込んだシート、フィルムまたは箔などを用いてもよい。可撓性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板として好適である。
【０２１９】＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【０２２０】  例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
【０２２１】  また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
【０２２２】  また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
【０２２３】  また、特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定である。そのため、例えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０２２４】  また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。
【０２２５】  水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【０２２６】  例えば、絶縁体２０７、絶縁体２７０、絶縁体２７３として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。また、シリコンの窒化物や、酸素を含むシリコンの窒化物、すなわち、窒化シリコンや、窒化酸化シリコンなどを用いることができる。
【０２２７】絶縁体２７０、および絶縁体２７３は、絶縁体２８０、および絶縁体２８１にコンタクトを形成する際、エッチングストッパーとして機能するため、絶縁体２８０、および絶縁体２８１の加工におけるエッチングレートと異なるエッチングレートを有する材料を用いることが好ましい。また、同様に、絶縁体２０７は、絶縁体２１６にコンタクトを形成する際、エッチングストッパーとして機能するため、絶縁体２１６の加工におけるエッチングレートと異なるエッチングレートを有する材料を用いることが好ましい。
【０２２８】  特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。また、酸化ハフニウムは、酸化アルミニウムよりもバリア性が低いが、膜厚を厚くすることによりバリア性を高めることができる。したがって、酸化ハフニウムの膜厚を調整することで、水素、および窒素の適切な添加量を調整することができる。
【０２２９】  例えば、ゲート絶縁体として機能する絶縁体２５０は、過剰酸素領域を有する絶縁体であることが好ましい。また、絶縁体２２６を設けず、ゲート絶縁体の一部として機能する絶縁体２２４が酸化物２３０と接する場合、絶縁体２２４は、過剰酸素領域を有する絶縁体であることが好ましい。例えば、過剰酸素領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
【０２３０】  また、例えば、ゲート絶縁体の一部として機能する絶縁体２２２、および絶縁体２２６において、アルミニウム、ハフニウム、およびガリウムの一種または複数種の酸化物を含む絶縁体を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
【０２３１】  例えば、絶縁体２２０には、熱に対して安定である酸化シリコンまたは酸化窒化シリコンを用いることが好ましい。ゲート絶縁体として、熱に対して安定な膜と、比誘電率が高い膜との積層構造とすることで、物理膜厚を保持したまま、ゲート絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【０２３２】  上記積層構造とすることで、ゲート電極からの電界の影響を弱めることなく、オン電流の向上を図ることができる。また、ゲート絶縁体の物理的な厚みにより、ゲート電極と、チャネルが形成される領域との間の距離を保つことで、ゲート電極とチャネル形成領域との間のリーク電流を抑制することができる。
【０２３３】  絶縁体１５０、絶縁体２１６、絶縁体２８０、および絶縁体２８１は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体１５０、絶縁体２１６、絶縁体２８０、および絶縁体２８１は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。または、絶縁体１５０、絶縁体２１６、絶縁体２８０、および絶縁体２８１は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、またはアクリルなどがある。
【０２３４】  絶縁体１３０、絶縁体２１４、絶縁体２４４、および絶縁体２７２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体２１４、および絶縁体２７４、としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、または酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
【０２３５】＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０２３６】  また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０２３７】  なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
【０２３８】  特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
【０２３９】  導電体１１０、導電体１２０、導電体１６０、導電体２６０、導電体２０５、導電体２４２、導電体２０８ａ、導電体２０８ｂ、導電体２０９および導電体２４０としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０２４０】＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
【０２４１】  金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０２４２】  ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、またはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０２４３】  なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０２４４】［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０２４５】  なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【０２４６】  ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの半導体層に用いる場合、導電性の機能は、キャリアとなる電子（または正孔）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０２４７】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０２４８】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０２４９】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
【０２５０】  すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０２５１】［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体などがある。
【０２５２】  ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０２５３】  ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
【０２５４】  また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０２５５】  ＣＡＡＣ−ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損（ＶＯ：ｏｘｙｇｅｎ  ｖａｃａｎｃｙともいう。）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
【０２５６】  ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０２５７】  なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
【０２５８】  ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。すなわち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０２５９】  酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０２６０】［金属酸化物を有するトランジスタ］
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
【０２６１】  なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０２６２】  また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０２６３】  また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０２６４】  また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
【０２６５】  したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０２６６】［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
【０２６７】  金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２６８】  また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０２６９】  また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例えば、金属酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２７０】  また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
【０２７１】  また、金属酸化物に含まれる水素は、金属酸化物中に浅い欠陥準位（ｓＤＯＳ：ｓｈａｌｌｏｗ  ｌｅｖｅｌ  Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）を形成する場合がある。浅い欠陥準位とは、伝導帯下端の近くに位置する界面準位を指す。浅い欠陥準位は、金属酸化物中の高密度領域と低密度領域の境界近傍に存在することが推定される。ここでは、金属酸化物中の高密度領域と低密度領域は、領域に含まれる水素の量で区別する。すなわち、低密度領域と比較して、高密度領域は、水素をより多く含む領域とする。金属酸化物中の高密度領域と低密度領域の境界近傍は、両領域間の応力歪によって、微小なクラックが生じやすく、当該クラック近傍に酸素欠損およびインジウムのダングリングボンドが発生し、ここに、水素または水などの不純物が局在することで、浅い欠陥準位が形成されるものと推定される。
【０２７２】  また、上記金属酸化物中の高密度領域は、低密度領域よりも結晶性が高くなる場合がある。また、上記金属酸化物中の高密度領域は、低密度領域よりも膜密度が高くなる場合がある。また、上記金属酸化物が、インジウムと、ガリウムと、亜鉛と、有する組成の場合、高密度領域は、インジウムと、ガリウムと、亜鉛と、を有し、低密度領域は、インジウムと、亜鉛と、を有する場合がある。別言すると、低密度領域は、高密度領域よりもガリウムの割合が少ない場合がある。
【０２７３】  なお、上記浅い欠陥準位は、酸素欠損に起因すると推定される。金属酸化物中の酸素欠損が増えると、浅い欠陥準位密度とともに深い欠陥準位密度（ｄＤＯＳ：ｄｅｅｐ  ｌｅｖｅｌ  Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）も増えると推定される。これは、深い欠陥準位も酸素欠損によるものだと考えられるためである。なお、深い欠陥準位とは、バンドギャップの中央付近に位置する欠陥準位を指す。
【０２７４】  したがって、金属酸化物中の酸素欠損を抑制することで、浅い欠陥準位及び深い欠陥準位の双方の準位密度を低減させることが可能となる。また、浅い欠陥準位については、金属酸化物の成膜時の温度を調整することで、ある程度制御できる可能性がある。具体的には、金属酸化物の成膜時の温度を、１７０℃またはその近傍、好ましくは１３０℃またはその近傍、さらに好ましくは室温とすることで、浅い欠陥準位密度を低減することができる。
【０２７５】  また、金属酸化物の浅い欠陥準位は、金属酸化物を半導体層に用いたトランジスタの電気特性に影響を与える。すなわち、浅い欠陥準位によって、トランジスタのドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性において、ゲート電圧Ｖｇに対するドレイン電流Ｉｄの変化が緩やかとなり、トランジスタのオフ状態からオン状態への立ち上がり特性の良し悪しの目安の１つである、Ｓ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ  Ｓｗｉｎｇ、ＳＳとも言う。）が悪化する。これは浅い欠陥準位に電子がトラップされたためと考えられる。
【０２７６】  このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０２７７】［真空ベークの効果］
ここでは、金属酸化物に含まれる、弱いＺｎ−Ｏ結合について説明し、該結合を構成する酸素原子および亜鉛原子を低減する方法の一例について示す。
【０２７８】金属酸化物を用いたトランジスタにおいて、トランジスタの電気特性の不良に繋がる欠陥の一例として酸素欠損がある。例えば、膜中に酸素欠損が含まれている金属酸化物を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、金属酸化物に含まれる酸素欠損に起因したドナーが生成され、キャリア濃度が増加するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。
【０２７９】また、モジュールを作製するための接続配線を形成する工程における熱履歴（サーマルバジェット）により、しきい値電圧の変動、寄生抵抗の増大、などのトランジスタの電気特性の劣化、該電気特性の劣化に伴う電気特性のばらつきの増大、などの問題がある。これらの問題は、製造歩留りの低下に直結するため、対策の検討は重要である。また、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができるストレス試験でも電気特性の劣化が生じる。該電気特性の劣化は、熱履歴の過程で行われる高温処理、またはストレス試験時に与えられる電気的なストレスによって金属酸化物中の酸素が欠損することに起因すると推測される。
【０２８０】金属酸化物中には、金属原子との結合が弱く、酸素欠損となりやすい酸素原子が存在する。特に、金属酸化物がＩｎ−Ｇａ−Ｚｎ酸化物である場合は、亜鉛原子と酸素原子とが弱い結合（弱いＺｎ−Ｏ結合、ともいう）を形成しやすい。ここで、弱いＺｎ−Ｏ結合とは、熱履歴の過程で行われる高温処理、またはストレス試験時に与えられる電気的なストレスによって切断される程度の強さで結合した、亜鉛原子と酸素原子の間に生じる結合である。弱いＺｎ−Ｏ結合が金属酸化物中に存在すると、熱履歴または電流ストレスによって、該結合が切断され、酸素欠損が形成される。酸素欠損が形成されることにより、熱履歴に対する耐性、ストレス試験における耐性などといった、トランジスタの安定性が低下する。
【０２８１】亜鉛原子と多く結合している酸素原子と、該亜鉛原子との間に生じる結合は、弱いＺｎ−Ｏ結合である場合がある。ガリウム原子と比べて、亜鉛原子は、酸素原子との結合が弱い。したがって、亜鉛原子と多く結合している酸素原子は欠損しやすい。すなわち、亜鉛原子と酸素原子との間に生じる結合は、その他の金属との結合よりも弱いと推測される。
【０２８２】また、金属酸化物中に不純物が存在する場合、弱いＺｎ−Ｏ結合が形成されやすいと推測される。金属酸化物中の不純物としては、例えば、水分子や水素がある。金属酸化物中に水分子や水素が存在することで、水素原子が、金属酸化物を構成する酸素原子と結合する（ＯＨ結合ともいう。）場合がある。金属酸化物を構成する酸素原子は、Ｉｎ−Ｇａ−Ｚｎ酸化物が単結晶である場合、金属酸化物を構成する金属原子４つと結合している。しかしながら、水素原子と結合した酸素原子は、２つまたは３つの金属原子と結合している場合がある。酸素原子に結合している金属原子の数が減少することで、該酸素原子は欠損しやすくなる。なお、ＯＨ結合を形成している酸素原子に亜鉛原子が結合している場合、該酸素原子と該亜鉛原子との結合は弱いと推測される。
【０２８３】また、弱いＺｎ−Ｏ結合は、複数のナノ結晶が連結する領域に存在する歪みに形成される場合がある。ナノ結晶は六角形を基本とするが、該歪みにおいて、五角形、および七角形などの格子配列を有する。該歪みでは、原子間の結合距離が一様でないため、弱いＺｎ−Ｏ結合が形成されていると推測される。
【０２８４】また、弱いＺｎ−Ｏ結合は、金属酸化物の結晶性が低い場合に形成されやすいと推測される。金属酸化物の結晶性が高い場合、金属酸化物を構成する亜鉛原子は、酸素原子４つまたは５つと結合している。しかし、金属酸化物の結晶性が低くなると、亜鉛原子と結合する酸素原子の数が減少する傾向がある。亜鉛原子に結合する酸素原子の数が減少すると、該亜鉛原子は欠損しやすくなる。すなわち、亜鉛原子と酸素原子との間に生じる結合は、単結晶で生じる結合よりも弱いと推測される。
【０２８５】上記の弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減することで、熱履歴または電流ストレスによる酸素欠損の形成を抑制し、トランジスタの安定性を向上させることができる。なお、弱いＺｎ−Ｏ結合を構成する酸素原子のみを低減し、弱いＺｎ−Ｏ結合を構成する亜鉛原子が減少しない場合、該亜鉛原子近傍に酸素原子を供給すると、弱いＺｎ−Ｏ結合が再形成される場合がある。したがって、弱いＺｎ−Ｏ結合を構成する亜鉛原子および酸素原子を低減することが好ましい。
【０２８６】弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減する方法の一つとして、金属酸化物を成膜した後、真空ベークを実施する方法が挙げられる。真空ベークとは、真空雰囲気下で行う加熱処理のことである。真空雰囲気は、ターボ分子ポンプ等で排気を行うことで維持される。なお、処理室の圧力は、１×１０−２Ｐａ以下、好ましくは１×１０−３Ｐａ以下とすればよい。また、加熱処理時の基板の温度は、３００℃以上、好ましくは４００℃以上とすればよい。
【０２８７】真空ベークを実施することで、弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減することができる。また、真空ベークによって金属酸化物に熱が与えられるため、弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減した後、金属酸化物を構成する原子が再配列することで、４つの金属原子と結合している酸素原子が増える。したがって、弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減するとともに、弱いＺｎ−Ｏ結合が再形成されるのを抑制することができる。
【０２８８】また、金属酸化物中に不純物が存在する場合、真空ベークを実施することで、金属酸化物中の水分子または水素を放出し、ＯＨ結合を低減することができる。金属酸化物中のＯＨ結合が減少することで、４つの金属原子と結合している酸素原子の割合が増える。また、水分子または水素が放出される際、金属酸化物を構成する原子が再配列することで、４つの金属原子と結合している酸素原子が増える。したがって、弱いＺｎ−Ｏ結合が再形成されるのを抑制することができる。
【０２８９】以上のように、金属酸化物を成膜した後、真空ベークを実施することで、弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減することができる。したがって、該工程により、トランジスタの安定性を向上することができる。また、トランジスタの安定性が向上することで、材料や形成方法の選択の自由度が高くなる。
【０２９０】  以下では、図６および図７を用いて、先の＜セル６００の構成例＞で示したものとは異なる、本発明の一態様に係るセル６００の一例について説明する。図６および図７は、トランジスタ２００ａおよびトランジスタ２００ｂのチャネル長方向の断面図である。なお、図６および図７に示す構成のうち、図４に示す構成と対応するものは同一の符号を付す場合がある。以下において、特段の記載がない限り、図６および図７に示す構成は、図４に示す構成の記載を参酌することができる。
【０２９１】＜セル６００の変形例１＞
図６に示す構成は、トランジスタ２００ａおよびトランジスタ２００ｂの形状が、図４に示す構成と異なる。以下に、図６に示すトランジスタ２００ａの、図４に示すトランジスタ２００ａと異なる構成について説明する。
【０２９２】  図６に示すトランジスタ２００ａは、基板（図示しない。）の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置された酸化物２３０ｃと、酸化物２３０ｃの上に配置された絶縁体２５０と、絶縁体２５０の上に配置された絶縁体２７２と、絶縁体２７２の上に配置された導電体２６０と、導電体２６０の上に配置された絶縁体２７０と、絶縁体２７０の上に配置された絶縁体２７１と、絶縁体２５０、導電体２６０、および絶縁体２７０の側面に接して配置された絶縁体２７３と、絶縁体２２４、酸化物２３０、絶縁体２７３、および絶縁体２７１を覆って設けられた絶縁体２４４と、を有する。さらに、導電体２０５の下面および側面に接して絶縁体２０７ａが配置され、導電体２０５の上面に接して絶縁体２０７ｂが配置される。また、絶縁体２４４の上に絶縁体２８０が設けられ、絶縁体２８０の上に絶縁体２８２が設けられ、絶縁体２８２の上に絶縁体２８１が設けられる。
【０２９３】  図６に示すトランジスタ２００ａは、酸化物２３０ｃ、絶縁体２５０、絶縁体２７２、導電体２６０、および絶縁体２７０が、絶縁体２８０に設けられた開口部に埋め込まれるように形成されていない点、導電体２４２ａおよび導電体２４２ｂを有せず、導電体１１０が酸化物２３０ｂに接している点、絶縁体２７１を有する点、絶縁体２２６を有していない点、また絶縁体２８２を有している点等において、図４に示すトランジスタ２００ａと異なる。
【０２９４】  上面から、基板に対して垂直に見た際の絶縁体２７０の側面の位置は、導電体２６０、絶縁体２５０、酸化物２３０ｃの側面の位置と、略一致することが好ましい。また、絶縁体２７１は、絶縁体２７０の上面に接して形成される。絶縁体２７３は、絶縁体２７１、絶縁体２７０、導電体２６０、絶縁体２５０および酸化物２３０ｃの側面に接して設けられる。絶縁体２７１は、絶縁体２８０に用いることができる絶縁材料を用いればよい。また、絶縁体２７１に絶縁体２７０に用いることができる絶縁材料を用いてもよく、この場合、絶縁体２７０を設けない構成にしてもよい。
【０２９５】  絶縁体２７３は、絶縁膜を成膜してから、異方性エッチングを行って、当該絶縁膜のうち、絶縁体２７１、絶縁体２７０、導電体２６０、絶縁体２７２、絶縁体２５０、および酸化物２３０ｃの側面に接する部分を残存させて形成することが好ましい。
【０２９６】  絶縁体２７１を設けることで、絶縁体２７０、導電体２６０、絶縁体２７２、絶縁体２５０、および酸化物２３０ｃの加工の際、これらの構成の側面を概略垂直、具体的には、当該側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。当該側面をこのような形状に加工することで、上記異方性エッチングによって、絶縁体２７３を所望の形状に形成することができる。
【０２９７】  図６に示すトランジスタ２００ａの酸化物２３０ｂも、領域２４３ａおよび領域２４３ｂを有する。図６に示すように、領域２４３は、酸化物２３０の導電体２６０等と重畳しない領域に形成されている。図４に示すトランジスタ２００ａと同様に、酸化物２３０の領域２４３ａはソース領域およびドレイン領域の一方として機能でき、酸化物２３０の領域２４３ｂは、ソース領域およびドレイン領域の他方として機能できる。また、領域２４３ａと領域２４３ｂの間の領域はチャネル形成領域として機能できる。
【０２９８】  領域２４３を形成するために、例えば、酸化物２３０の導電体２６０と重畳しない領域に接して、金属元素を有する膜を設ければよい。当該金属元素を有する膜として、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜を用いることができる。その際、当該金属元素を有する膜と、酸化物２３０との間に、化合物層が形成されることが好ましい。例えば、窒素を含む雰囲気下で熱処理を行い、当該金属元素を有する膜から酸化物２３０に金属を拡散させればよい。化合物層は、酸化物２３０の上面および側面に形成される場合がある。なお、化合物層は、当該金属元素を有する膜の成分と、酸化物２３０の成分とを含む金属化合物を有する層である。例えば化合物層として、酸化物２３０中の金属元素と、添加された金属元素とが、合金化した層が形成されていてもよい。当該金属元素を有する膜が、上記熱処理などで絶縁性を有する場合は、絶縁体２４４として用いることもできる。また、当該金属元素を有する膜は、領域２４３の形成後に、エッチング処理などで除去してもよい。
【０２９９】また、絶縁体２８２は、絶縁体２１４などに用いることができる絶縁体を用いればよい。これにより、絶縁体２８２は、水または水素などの不純物が、絶縁体２８１側からトランジスタ２００ａなどに混入するのを抑制するバリア絶縁膜として機能することができる。または、酸素の拡散を抑制する機能を有する絶縁性材料を用いることが好ましい。
【０３００】＜セル６００の変形例２＞
図７に示す構成は、容量１００ａおよび容量」００ｂの形状が、図６に示す構成と異なる。以下に、図７に示す容量１００ａの、図６に示す容量１００ａと異なる構成について説明する。
【０３０１】  容量１００ａは領域２４３ａ（酸化物２３０でトランジスタ２００ａのソースおよびドレインの一方として機能する領域）と、領域２４３ａ上の絶縁体１３０と、絶縁体１３０上の導電体１２０と、を有する。導電体１２０は、絶縁体１３０を介して、少なくとも一部が領域２４３ａと重なるように、配置されることが好ましい。
【０３０２】  容量１００ａにおいて、領域２４３ａは電極の一方として機能し、導電体１２０は電極の他方として機能する。また、絶縁体１３０は容量１００ａの誘電体として機能する。ここで、領域２４３ａは、トランジスタ２００ａのソースおよびドレインの一方、および容量１００ａの電極の一方としでの機能を有している。
【０３０３】  また、絶縁体１３０および導電体１２０は、酸化物２３０の側面まで覆って設けられることが好ましい。このような構成にすることで、酸化物２３０の側面方向でも容量１００ａを形成することができるので、容量１００ａの単位面積当たりの電気容量を大きくすることができる。
【０３０４】次に、図８を用いて、セル６００の下側の構成に対応する、トランジスタ３００ａ（トランジスタ３００ｂ）の構成について説明する。図８は、トランジスタ３００ａおよびトランジスタ３００ｂのチャネル長方向の断面図である。
【０３０５】［トランジスタ３００ａ］
図８に示すように、トランジスタ３００ａは、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
【０３０６】  トランジスタ３００ａは、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００ａをＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００ａのオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００ａのオフ特性を向上させることができる。
【０３０７】  トランジスタ３００ａは、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。また、トランジスタ３００ａ、およびトランジスタ３００ｂを有するセル６００が、基板３１１に複数設けられる場合、各セル６００の間には絶縁体３２１が設けられる。
【０３０８】  半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００ａをＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
【０３０９】  低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。なお、トランジスタ３００ａ、およびトランジスタ３００ｂは、低抵抗領域３１４ｂを共有している。
【０３１０】  ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０３１１】  なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することでトランジスタのＶｔｈを調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０３１２】  なお、図８に示すトランジスタ３００ａは一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０３１３】  トランジスタ３００ａを覆って、絶縁体３２０、および絶縁体３２２が順に積層して設けられている。
【０３１４】  絶縁体３２０、および絶縁体３２２として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【０３１５】  絶縁体３２２は、その下方に設けられるトランジスタ３００ａなどによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【０３１６】  また、絶縁体３２０、および絶縁体３２２には容量１００ａ、および容量１００ｂ、またはトランジスタ２００ａ、およびトランジスタ２００ｂと電気的に接続する導電体２０８（導電体２０８ａ、導電体２０８ｂ）、および導電体２０９、配線ＳＬ（配線ＳＬ１、配線ＳＬ２）と電気的に接続する導電体２１１（導電体２１１ａ、導電体２１１ｂ）等が埋め込まれている。なお、導電体２０８、導電体２０９、および導電体２１１はプラグ、または配線として機能する。また、プラグまたは配線として機能する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【０３１７】  各プラグ、および配線（導電体２０８、導電体２０９、および導電体２１１等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０３１８】  導電体２０８ａは、トランジスタ３００ａのゲートとして機能する導電体３１６と電気的に接続し、トランジスタ２００ａのソースおよびドレインの一方と電気的に接続する。このとき、導電体２０８ａは、トランジスタ２００ａが有する酸化物２３０の領域２４３ａの底部と接続することが好ましい。また、導電体３１６は、導電体２０８ａ、領域２４３ａ等を介して、容量１００ａの電極の一方（導電体１１０）と電気的に接続する。
【０３１９】  導電体２０９は、低抵抗領域３１４ｂと電気的に接続し、導電体２４０と電気的に接続する。また、低抵抗領域３１４ｂは、導電体２０９、導電体２４０等を介して、配線ＢＬとして機能する導電体１６０と電気的に接続する。
【０３２０】  導電体２１１ａは、低抵抗領域３１４ａと電気的に接続し、配線ＳＬ１と電気的に接続する。また、導電体２１１ａが配線ＳＬ１として機能する場合がある。このとき、低抵抗領域３１４ａはトランジスタ３００ａのソース領域として機能し、低抵抗領域３１４ｂはトランジスタ３００ａのドレイン領域として機能する。なお、トランジスタ３００ａ、およびトランジスタ３００ｂは、低抵抗領域３１４ｂを共有しており、低抵抗領域３１４ｂは、トランジスタ３００ａのドレイン領域だけでなく、トランジスタ３００ｂのドレイン領域としても機能する。
【０３２１】  以下では、図９を用いて、本発明の一態様に係るトランジスタ３００ａの異なる例について説明する。図９は、トランジスタ３００ａのチャネル長方向の断面図である。なお、図９に示す構成のうち、図８に示す構成と対応するものは同一の符号を付し、説明を省略する場合がある。以下において、特段の記載がない限り、図９に示す構成は、図８に示す構成の記載を参酌することができる。
【０３２２】［トランジスタ３００ａの変形例］
トランジスタ３００ａは、プレーナー型のトランジスタを用いることができる。図９に示すトランジスタ３００ａは、平坦面を有する半導体領域３１３上に、ゲート絶縁体として機能する絶縁体３１５と、絶縁体３１５上に、ゲート電極として機能する導電体３１６が設けられている。また、絶縁体３１５と、導電体３１６の側面には、サイドウォールとして機能する絶縁体３１７が設けられている。また、トランジスタ３００ａは、シリコン窒化物を含む絶縁体３２０等に覆われていることが好ましい。絶縁体３２０上には、絶縁体３２２が設けられる。
【０３２３】  図９に示すトランジスタ３００ａは、図８に示すトランジスタ３００ａと同様に、基板３１１上に設けられ、ソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。また、セル６００が基板３１１に複数設けられる場合、各セル６００の間には絶縁体３２１が設けられる。
【０３２４】  また、絶縁体３２２、および絶縁体３２０に埋め込まれるように、導電体３１６と電気的に接続する導電体２０８（導電体２０８ａ、導電体２０８ｂ）、低抵抗領域３１４ｂと電気的に接続する導電体２０９、および、低抵抗領域３１４ａと電気的に接続する導電体２１１（導電体２１１ａ、導電体２１１ｂ）が設けられる。
【０３２５】  以上、本実施の形態に示す構成、構造、方法などは、他の実施の形態に示す構成、構造、方法などと適宜組み合わせて用いることができる。
【０３２６】（実施の形態２）
本実施の形態では、図１０乃至図１２を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ。）、および容量素子が適用されている記憶装置の一例として、ＮＯＳＲＡＭについて説明する。ＮＯＳＲＡＭ（登録商標）とは「Ｎｏｎｖｏｌａｔｉｌｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＲＡＭ」の略称であり、ゲインセル型（２Ｔ型、３Ｔ型）のメモリセルを有するＲＡＭを指す。なお、以下において、ＮＯＳＲＡＭのようにＯＳトランジスタを用いたメモリ装置を、ＯＳメモリと呼ぶ場合がある。
【０３２７】  ＮＯＳＲＡＭでは、メモリセルにＯＳトランジスタが用いられるメモリ装置（以下、「ＯＳメモリ」と呼ぶ。）が適用されている。ＯＳメモリは、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有するメモリである。ＯＳトランジスタが極小オフ電流のトランジスタであるので、ＯＳメモリは優れた保持特性をもち、不揮発性メモリとして機能させることができる。
【０３２８】＜＜ＮＯＳＲＡＭ１６００＞＞
図１０にＮＯＳＲＡＭの構成例を示す。図１０に示すＮＯＳＲＡＭ１６００は、メモリセルアレイ１６１０、コントローラ１６４０、行ドライバ１６５０、列ドライバ１６６０、出力ドライバ１６７０を有する。なお、ＮＯＳＲＡＭ１６００は、１のメモリセルで多値データを記憶する多値ＮＯＳＲＡＭである。
【０３２９】  メモリセルアレイ１６１０は複数のメモリセル１６１１、複数のワード線ＷＷＬ、複数のワード線ＲＷＬ、ビット線ＢＬ、ソース線ＳＬを有する。ワード線ＷＷＬは書き込みワード線であり、ワード線ＲＷＬは読み出しワード線である。ＮＯＳＲＡＭ１６００では、１のメモリセル１６１１で３ビット（８値）のデータを記憶する。
【０３３０】  コントローラ１６４０は、ＮＯＳＲＡＭ１６００全体を統括的に制御し、データＷＤＡ［３１：０］の書き込み、データＲＤＡ［３１：０］の読み出しを行う。コントローラ１６４０は、外部からのコマンド信号（例えば、チップイネーブル信号、書き込みイネーブル信号など）を処理して、行ドライバ１６５０、列ドライバ１６６０および出力ドライバ１６７０の制御信号を生成する。
【０３３１】  行ドライバ１６５０は、アクセスする行を選択する機能を有する。行ドライバ１６５０は、行デコーダ１６５１、およびワード線ドライバ１６５２を有する。
【０３３２】  列ドライバ１６６０は、ソース線ＳＬおよびビシト線ＢＬを駆動する。列ドライバ１６６０は、列デコーダ１６６１、書き込みドライバ１６６２、ＤＡＣ（デジタル−アナログ変換回路）１６６３を有する。
【０３３３】  ＤＡＣ１６６３は３ビットのデジタルデータをアナログ電圧に変換する。ＤＡＣ１６６３は３２ビットのデータＷＤＡ［３１：０］を３ビットごとに、アナログ電圧に変換する。
【０３３４】  書き込みドライバ１６６２は、ソース線ＳＬをプリチャージする機能、ソース線ＳＬを電気的に浮遊状態にする機能、ソース線ＳＬを選択する機能、選択されたソース線ＳＬにＤＡＣ１６６３で生成した書き込み電圧を入力する機能、ビット線ＢＬをプリチャージする機能、ビット線ＢＬを電気的に浮遊状態にする機能等を有する。
【０３３５】  出力ドライバ１６７０は、セレクタ１６７１、ＡＤＣ（アナログ−デジタル変換回路）１６７２、出力バッファ１６７３を有する。セレクタ１６７１は、アクセスするソース線ＳＬを選択し、選択されたソース線ＳＬの電位をＡＤＣ１６７２に送信する。ＡＤＣ１６７２は、アナログ電圧を３ビットのデジタルデータに変換する機能を持つ。ソース線ＳＬの電位はＡＤＣ１６７２において、３ビットのデータに変換され、出力バッファ１６７３はＡＤＣ１６７２から出力されるデータを保持する。
【０３３６】  なお、本実施の形態に示す、行ドライバ１６５０、列ドライバ１６６０、および出力ドライバ１６７０の構成は、上記に限定されるものではない。メモリセルアレイ１６１０の構成または駆動方法などに応じて、これらのドライバおよび当該ドライバに接続される配線の配置を変更してもよいし、これらのドライバおよび当該ドライバに接続される配線の有する機能を変更または追加してもよい。例えば、上記のソース線ＳＬが有する機能の一部を、ビット線ＢＬに有せしめる構成にしてもよい。
【０３３７】  なお、上記においては、各メモリセル１６１１に保持させる情報量を３ビットとしたが、本実施の形態に示す記憶装置の構成はこれに限られない。各メモリセル１６１１に保持させる情報量を２ビット以下にしてもよいし、４ビット以上にしてもよい。例えば、各メモリセル１６１１に保持させる情報量を１ビットにする場合、ＤＡＣ１６６３およびＡＤＣ１６７２を設けない構成にしてもよい。
【０３３８】＜メモリセル１６１１乃至メモリセル１６１４＞
図１１（Ａ）はメモリセル１６１１の構成例を示す回路図である。メモリセル１６１１は２Ｔ型のゲインセルであり、メモリセル１６１１はワード線ＷＷＬ、ワード線ＲＷＬ、ビット線ＢＬ、ソース線ＳＬ、配線ＢＧＬに電気的に接続されている。メモリセル１６１１は、ノードＳＮ、ＯＳトランジスタＭＯ６１、トランジスタＭＰ６１、容量素子Ｃ６１を有する。ＯＳトランジスタＭＯ６１は書き込みトランジスタである。トランジスタＭＰ６１は読み出しトランジスタであり、例えばｐチャネル型Ｓｉトランジスタで構成される。容量素子Ｃ６１はノードＳＮの電位を保持するための保持容量である。ノードＳＮはデータの保持ノードであり、ここではトランジスタＭＰ６１のゲートに相当する。
【０３３９】  メモリセル１６１１の書き込みトランジスタがＯＳトランジスタＭＯ６１で構成されているため、ＮＯＳＲＡＭ１６００は長時間データを保持することが可能である。
【０３４０】  図１１（Ａ）の例では、ビット線は、書き込みと読み出しで共通のビット線であるが、図１１（Ｂ）に示すように、書き込みビット線として機能する、ビット線ＷＢＬと、読み出しビット線として機能する、ビット線ＲＢＬとを設けてもよい。
【０３４１】  図１１（Ｃ）乃至図１１（Ｅ）にメモリセルの他の構成例を示す。図１１（Ｃ）乃至図１１（Ｅ）には、書き込み用のビット線ＷＢＬと読み出し用のビット線ＲＢＬを設けた例を示しているが、図１１（Ａ）のように書き込みと読み出しで共有されるビット線を設けてもよい。
【０３４２】  図１１（Ｃ）に示すメモリセル１６１２は、メモリセル１６１１の変形例であり、読み出しトランジスタをｎチャネル型トランジスタ（ＭＮ６１）に変更したものである。トランジスタＭＮ６１はＯＳトランジスタであってもよいし、Ｓｉトランジスタであってもよい。
【０３４３】  メモリセル１６１１、メモリセル１６１２において、ＯＳトランジスタＭＯ６１はボトムゲートの無いＯＳトランジスタであってもよい。
【０３４４】  図１１（Ｄ）に示すメモリセル１６１３は、３Ｔ型ゲインセルであり、ワード線ＷＷＬ、ＲＷＬ、ビット線ＷＢＬ、ビット線ＲＢＬ、ソース線ＳＬ、配線ＢＧＬ、配線ＰＣＬに電気的に接続されている。メモリセル１６１３は、ノードＳＮ、ＯＳトランジスタＭＯ６２、トランジスタＭＰ６２、トランジスタＭＰ６３、容量素子Ｃ６２を有する。ＯＳトランジスタＭＯ６２は書き込みトランジスタである。トランジスタＭＰ６２は読み出しトランジスタであり、トランジスタＭＰ６３は選択トランジスタである。
【０３４５】  図１１（Ｅ）に示すメモリセル１６１４は、メモリセル１６１３の変形例であり、読み出しトランジスタおよび選択トランジスタをｎチャネル型トランジスタ（トランジスタＭＮ６２、トランジスタＭＮ６３）に変更したものである。トランジスタＭＮ６２、トランジスタＭＮ６３はＯＳトランジスタであってもよいし、Ｓｉトランジスタであってもよい。
【０３４６】  メモリセル１６１１乃至メモリセル１６１４に設けられるＯＳトランジスタは、ボトムゲートの無いトランジスタでもよいし、ボトムゲートが有るトランジスタであってもよい。
【０３４７】  上記においては、メモリセル１６１１などが並列に接続された、いわゆるＮＯＲ型の記憶装置について説明したが、本実施の形態に示す記憶装置はこれに限られるものではない。例えば、以下に示すようなメモリセル１６１５が直列に接続された、いわゆるＮＡＮＤ型の記憶装置にしてもよい。
【０３４８】  図１２はＮＡＮＤ型のメモリセルアレイ１６１０の構成例を示す回路図である。図１２に示すメモリセルアレイ１６１０は、ソース線ＳＬ、ビット線ＲＢＬ、ビット線ＷＢＬ、ワード線ＷＷＬ、ワード線ＲＷＬ、配線ＢＧＬ、およびメモリセル１６１５を有する。メモリセル１６１５は、ノードＳＮ、ＯＳトランジスタＭＯ６３、トランジスタＭＮ６４、容量素子Ｃ６３を有する。ここで、トランジスタＭＮ６４は、例えばｎチャネル型Ｓｉトランジスタで構成される。これに限られず、トランジスタＭＮ６４は、ｐチャネル型Ｓｉトランジスタ、であってもよいし、ＯＳトランジスタであってもよい。
【０３４９】  以下では、図１２に示すメモリセル１６１５ａおよびメモリセル１６１５ｂを例として説明する。ここで、メモリセル１６１５ａまたはメモリセル１６１５ｂのいずれかに接続する配線、または回路素子の符号については、ａまたはｂの符号を付して表す。
【０３５０】  メモリセル１６１５ａにおいて、トランジスタＭＮ６４ａのゲートと、ＯＳトランジスタＭＯ６３ａのソースおよびドレインの一方と、容量素子Ｃ６３ａの電極の一方とは、電気的に接続されている。また、ビット線ＷＢＬとＯＳトランジスタＭＯ６３ａのソースおよびドレインの他方とは、電気的に接続されている。また、ワード線ＷＷＬａと、ＯＳトランジスタＭＯ６３ａのゲートとは、電気的に接続されている。また、配線ＢＧＬａと、ＯＳトランジスタＭＯ６３ａのボトムゲートとは、電気的に接続されている。そして、ワード線ＲＷＬａと、容量素子Ｃ６３ａの電極の他方は電気的に接続されている。
【０３５１】  メモリセル１６１５ｂは、ビット線ＷＢＬとのコンタクト部を対称の軸として、メモリセル１６１５ａと対称的に設けることができる。よって、メモリセル１６１５ｂに含まれる回路素子も、上記メモリセル１６１５ａと同じように配線と接続される。
【０３５２】  さらに、メモリセル１６１５ａが有するトランジスタＭＮ６４ａのソースは、メモリセル１６１５ｂのトランジスタＭＮ６４ｂのドレインと電気的に接続される。メモリセル１６１５ａが有するトランジスタＭＮ６４ａのドレインは、ビット線ＲＢＬと電気的に接続される。メモリセル１６１５ｂが有するトランジスタＭＮ６４ｂのソースは、複数のメモリセル１６１５が有するトランジスタＭＮ６４を介してソース線ＳＬと電気的に接続される。このように、ＮＡＮＤ型のメモリセルアレイ１６１０では、ビット線ＲＢＬとソース線ＳＬの間に、複数のトランジスタＭＮ６４が直列に接続される。
【０３５３】  図１２に示すメモリセルアレイ１６１０を有する記憶装置では、同じワード線ＷＷＬ（またはワード線ＲＷＬ）に接続された複数のメモリセル（以下、メモリセル列と呼ぶ。）ごとに、書き込み動作および読み出し動作を行う。例えば、書き込み動作は次のように行うことができる。書き込みを行うメモリセル列に接続されたワード線ＷＷＬにＯＳトランジスタＭＯ６３がオン状態となる電位を与え、書き込みを行うメモリセル列のＯＳトランジスタＭＯ６３をオン状態にする。これにより、指定したメモリセル列のトランジスタＭＮ６４のゲートおよび容量素子Ｃ６３の電極の一方にビット線ＷＢＬの電位が与えられ、当該ゲートに所定の電荷が与えられる。それから当該メモリセル列のＯＳトランジスタＭＯ６３をオフ状態にすると、当該ゲートに与えられた所定の電荷を保持することができる。このようにして、指定したメモリセル列のメモリセル１６１５にデータを書き込むことができる。
【０３５４】  また、例えば、読み出し動作は次のように行うことができる。まず、読み出しを行うメモリセル列に接続されていないワード線ＲＷＬに、トランジスタＭＮ６４のゲートに与えられた電荷によらず、トランジスタＭＮ６４がオン状態となるような電位を与え、読み出しを行うメモリセル列以外のトランジスタＭＮ６４をオン状態とする。それから、読み出しを行うメモリセル列に接続されたワード線ＲＷＬに、トランジスタＭＮ６４のゲートが有する電荷によって、トランジスタＭＮ６４のオン状態またはオフ状態が選択されるような電位（読み出し電位）を与える。そして、ソース線ＳＬに定電位を与え、ビット線ＲＢＬに接続されている読み出し回路を動作状態とする。ここで、ソース線ＳＬ−ビット線ＲＢＬ間の複数のトランジスタＭＮ６４は、読み出しを行うメモリセル列を除いてオン状態となっているため、ソース線ＳＬ−ビット線ＲＢＬ間のコンダクタンスは、読み出しを行うメモリセル列のトランジスタＭＮ６４の状態（オン状態またはオフ状態）によって決定される。読み出しを行うメモリセル列のトランジスタＭＮ６４のゲートが有する電荷によって、トランジスタのコンダクタンスは異なるから、それに応じて、ビット線ＲＢＬの電位は異なる値をとることになる。ビット線ＲＢＬの電位を読み出し回路によって読み出すことで、指定したメモリセル列のメモリセル１６１５から情報を読み出すことができる。
【０３５５】  容量素子Ｃ６１、容量素子Ｃ６２、または容量素子Ｃ６３の充放電によってデータを書き換えるため、ＮＯＳＲＡＭ１６００は原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、長時間データを保持することが可能であるので、リフレッシュ頻度を低減できる。
【０３５６】  上記実施の形態に示す半導体装置をメモリセル１６１１、メモリセル１６１２、メモリセル１６１３、メモリセル１６１４、メモリセル１６１５に用いる場合、ＯＳトランジスタＭＯ６１、ＯＳトランジスタＭＯ６２、ＯＳトランジスタＭＯ６３としてトランジスタ２００を用い、容量素子Ｃ６１、容量素子Ｃ６２、容量素子Ｃ６３として容量１００を用い、トランジスタＭＰ６１、トランジスタＭＰ６２、トランジスタＭＰ６３、トランジスタＭＮ６１、トランジスタＭＮ６２、トランジスタＭＮ６３、トランジスタＭＮ６４としてトランジスタ３００を用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る記憶装置をさらに高集積化させることができる。よって、本実施の形態に係る記憶装置の単位面積当たりの記憶容量を増加させることができる。
【０３５７】  本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０３５８】（実施の形態３）
本実施の形態では、図１３を用いて、上記実施の形態に示す半導体装置を適用した、ＡＩシステムについて説明を行う。
【０３５９】  図１３は、ＡＩシステム４０４１の構成例を示すブロック図である。ＡＩシステム４０４１は、演算部４０１０と、制御部４０２０と、入出力部４０３０を有する。
【０３６０】  演算部４０１０は、アナログ演算回路４０１１と、ＤＯＳＲＡＭ４０１２と、ＮＯＳＲＡＭ４０１３と、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）４０１４と、を有する。ＮＯＳＲＡＭ４０１３として、上記実施の形態に示すＮＯＳＲＡＭ１６００を用いることができる。また、ＦＰＧＡ４０１４は、コンフィギュレーションメモリ、およびレジスタにＯＳメモリが適用されている。ここでは、このようなＦＰＧＡを「ＯＳ−ＦＰＧＡ」と呼ぶ。
【０３６１】  制御部４０２０は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）４０２１と、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）４０２２と、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）４０２３と、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）４０２４と、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）４０２５と、メモリコントローラ４０２６と、電源回路４０２７と、ＰＭＵ（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｕｎｉｔ）４０２８と、を有する。
【０３６２】  入出力部４０３０は、外部記憶制御回路４０３１と、音声コーデック４０３２と、映像コーデック４０３３と、汎用入出力モジュール４０３４と、通信モジュール４０３５と、を有する。
【０３６３】  演算部４０１０は、ニューラルネットワークによる学習または推論を実行することができる。
【０３６４】  アナログ演算回路４０１１はＡ／Ｄ（アナログ／デジタル）変換回路、Ｄ／Ａ（デジタル／アナログ）変換回路、および積和演算回路を有する。
【０３６５】  アナログ演算回路４０１１はＯＳトランジスタを用いて形成することが好ましい。ＯＳトランジスタを用いたアナログ演算回路４０１１は、アナログメモリを有し、学習または推論に必要な積和演算を、低消費電力で実行することが可能になる。
【０３６６】  ＤＯＳＲＡＭ４０１２は、ＯＳトランジスタを用いて形成されたＤＲＡＭであり、ＤＯＳＲＡＭ４０１２は、ＣＰＵ４０２１から送られてくるデジタルデータを一時的に格納するメモリである。ＤＯＳＲＡＭ４０１２は、ＯＳトランジスタを含むメモリセルと、Ｓｉトランジスタを含む読み出し回路部を有する。上記メモリセルと読み出し回路部は、積層された異なる層に設けることができるため、ＤＯＳＲＡＭ４０１２は、全体の回路面積を小さくすることができる。
【０３６７】  ニューラルネットワークを用いた計算は、入力データが１０００を超えることがある。上記入力データをＳＲＡＭに格納する場合、ＳＲＡＭは回路面積に制限があり、記憶容量が小さいため、上記入力データを小分けにして格納せざるを得ない。ＤＯＳＲＡＭ４０１２は、限られた回路面積でも、メモリセルを高集積に配置することが可能であり、ＳＲＡＭに比べて記憶容量が大きい。そのため、ＤＯＳＲＡＭ４０１２は、上記入力データを効率良く格納することができる。
【０３６８】  ＮＯＳＲＡＭ４０１３はＯＳトランジスタを用いた不揮発性メモリである。ＮＯＳＲＡＭ４０１３は、フラッシュメモリや、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの他の不揮発性メモリと比べて、データを書き込む際の消費電力が小さい。また、フラッシュメモリやＲｅＲＡＭのように、データを書き込む際に素子が劣化することもなく、データの書き込み可能回数に制限が無い。
【０３６９】  また、ＮＯＳＲＡＭ４０１３は、１ビットの２値データの他に、２ビット以上の多値データを記憶することができる。ＮＯＳＲＡＭ４０１３は多値データを記憶することで、１ビット当たりのメモリセル面積を小さくすることができる。
【０３７０】  また、ＮＯＳＲＡＭ４０１３は、デジタルデータの他にアナログデータを記憶することができる。そのため、アナログ演算回路４０１１は、ＮＯＳＲＡＭ４０１３をアナログメモリとして用いることもできる。ＮＯＳＲＡＭ４０１３は、アナログデータのまま記憶することができるため、Ｄ／Ａ変換回路やＡ／Ｄ変換回路が不要である。そのため、ＮＯＳＲＡＭ４０１３は周辺回路の面積を小さくすることができる。なお、本明細書においてアナログデータとは、３ビット（８値）以上分解能を有するデータのことを指す。上述した多値データがアナログデータに含まれる場合もある。
【０３７１】  ニューラルネットワークの計算に用いられるデータやパラメータは、一旦、ＮＯＳＲＡＭ４０１３に格納することができる。上記データやパラメータは、ＣＰＵ４０２１を介して、ＡＩシステム４０４１の外部に設けられたメモリに格納してもよいが、内部に設けられたＮＯＳＲＡＭ４０１３の方が、より高速かつ低消費電力に上記データやパラメータを格納することができる。また、ＮＯＳＲＡＭ４０１３は、ＤＯＳＲＡＭ４０１２よりもビット線を長くすることができるので、記憶容量を大きくすることができる。
【０３７２】  ＦＰＧＡ４０１４は、ＯＳトランジスタを用いたＦＰＧＡである。ＡＩシステム４０４１は、ＦＰＧＡ４０１４を用いることによって、ハードウェアで後述する、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの、ニューラルネットワークの接続を構成することができる。上記のニューラルネットワークの接続をハードウェアで構成することで、より高速に実行することができる。
【０３７３】  ＦＰＧＡ４０１４は、ＯＳトランジスタを有するＦＰＧＡである。ＯＳ−ＦＰＧＡは、ＳＲＡＭで構成されるＦＰＧＡよりもメモリの面積を小さくすることができる。そのため、コンテキスト切り替え機能を追加しても面積増加が少ない。また、ＯＳ−ＦＰＧＡはブースティングによりデータやパラメータを高速に伝えることができる。
【０３７４】  ＡＩシステム４０４１は、アナログ演算回路４０１１、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４を１つのダイ（チップ）の上に設けることができる。そのため、ＡＩシステム４０４１は、高速かつ低消費電力に、ニューラルネットワークの計算を実行することができる。また、アナログ演算回路４０１１、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４は、同じ製造プロセスで作製することができる。そのため、ＡＩシステム４０４１は、低コストで作製することができる。
【０３７５】  なお、演算部４０１０は、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４を、全て有する必要はない。ＡＩシステム４０４１が解決したい課題に応じて、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４の一または複数を、選択して設ければよい。
【０３７６】  ＡＩシステム４０４１は、解決したい課題に応じて、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができる。ＰＲＯＭ４０２５は、これらの手法の少なくとも１つを実行するためのプログラムを保存することができる。また、当該プログラムの一部または全てを、ＮＯＳＲＡＭ４０１３に保存してもよい。
【０３７７】  ライブラリとして存在する既存のプログラムは、ＧＰＵの処理を前提としているものが多い。そのため、ＡＩシステム４０４１はＧＰＵ４０２２を有することが好ましい。ＡＩシステム４０４１は、学習と推論で用いられる積和演算のうち、律速となる積和演算を演算部４０１０で実行し、それ以外の積和演算をＧＰＵ４０２２で実行することができる。そうすることで、学習と推論を高速に実行することができる。
【０３７８】  電源回路４０２７は、論理回路用の低電源電位を生成するだけではなく、アナログ演算のための電位生成も行う。電源回路４０２７はＯＳメモリを用いてもよい。電源回路４０２７は、基準電位をＯＳメモリに保存することで、消費電力を下げることができる。
【０３７９】  ＰＭＵ４０２８は、ＡＩシステム４０４１の電力供給を一時的にオフにする機能を有する。
【０３８０】  ＣＰＵ４０２１およびＧＰＵ４０２２は、レジスタとしてＯＳメモリを有することが好ましい。ＣＰＵ４０２１およびＧＰＵ４０２２はＯＳメモリを有することで、電力供給がオフになっても、ＯＳメモリ中にデータ（論理値）を保持し続けることができる。その結果、ＡＩシステム４０４１は、電力を節約することができる。
【０３８１】  ＰＬＬ４０２３は、クロックを生成する機能を有する。ＡＩシステム４０４１は、ＰＬＬ４０２３が生成したクロックを基準に動作を行う。ＰＬＬ４０２３はＯＳメモリを有することが好ましい。ＰＬＬ４０２３はＯＳメモリを有することで、クロックの発振周期を制御するアナログ電位を保持することができる。
【０３８２】  ＡＩシステム４０４１は、ＤＲＡＭなどの外部メモリにデータを保存してもよい。そのため、ＡＩシステム４０４１は、外部のＤＲＡＭとのインターフェースとして機能するメモリコントローラ４０２６を有することが好ましい。また、メモリコントローラ４０２６は、ＣＰＵ４０２１またはＧＰＵ４０２２の近くに配置することが好ましい。そうすることで、データのやり取りを高速に行うことができる。
【０３８３】  制御部４０２０に示す回路の一部または全ては、演算部４０１０と同じダイの上に形成することができる。そうすることで、ＡＩシステム４０４１は、高速かつ低消費電力に、ニューラルネットワークの計算を実行することができる。
【０３８４】  ニューラルネットワークの計算に用いられるデータは外部記憶装置（ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）など）に保存される場合が多い。そのため、ＡＩシステム４０４１は、外部記憶装置とのインターフェースとして機能する外部記憶制御回路４０３１を有することが好ましい。
【０３８５】  ニューラルネットワークを用いた学習と推論は、音声や映像を扱うことが多いので、ＡＩシステム４０４１は音声コーデック４０３２および映像コーデック４０３３を有する。音声コーデック４０３２は、音声データのエンコード（符号化）およびデコード（復号）を行い、映像コーデック４０３３は、映像データのエンコードおよびデコードを行う。
【０３８６】  ＡＩシステム４０４１は、外部センサから得られたデータを用いて学習または推論を行うことができる。そのため、ＡＩシステム４０４１は汎用入出力モジュール４０３４を有する。汎用入出力モジュール４０３４は、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）やＩ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などを含む。
【０３８７】  ＡＩシステム４０４１は、インターネットを経由して得られたデータを用いて学習または推論を行うことができる。そのため、ＡＩシステム４０４１は、通信モジュール４０３５を有することが好ましい。
【０３８８】  アナログ演算回路４０１１は、多値のフラッシュメモリをアナログメモリとして用いてもよい。しかし、フラッシュメモリは書き換え可能回数に制限がある。また、多値のフラッシュメモリは、エンベディッドで形成する（演算回路とメモリを同じダイの上に形成する）ことが非常に難しい。
【０３８９】  また、アナログ演算回路４０１１は、ＲｅＲＡＭをアナログメモリとして用いてもよい。しかし、ＲｅＲＡＭは書き換え可能回数に制限があり、記憶精度の点でも問題がある。さらに、２端子でなる素子であるため、データの書き込みと読み出しを分ける回路設計が複雑になる。
【０３９０】  また、アナログ演算回路４０１１は、ＭＲＡＭをアナログメモリとして用いてもよい。しかし、ＭＲＡＭは抵抗変化率が低く、記憶精度の点で問題がある。
【０３９１】  以上を鑑み、アナログ演算回路４０１１は、ＯＳメモリをアナログメモリとして用いることが好ましい。
【０３９２】  本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０３９３】（実施の形態４）
＜ＡＩシステムの応用例＞
本実施の形態では、上記実施の形態に示すＡＩシステムの応用例について図１４を用いて説明を行う。
【０３９４】  図１４（Ａ）は、図１３で説明したＡＩシステム４０４１を並列に配置し、バス線を介してシステム間での信号の送受信を可能にした、ＡＩシステム４０４１Ａである。
【０３９５】  図１４（Ａ）に図示するＡＩシステム４０４１Ａは、複数のＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎ（ｎは自然数）を有する。ＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎは、バス線４０９８を介して互いに接続されている。
【０３９６】  また図１４（Ｂ）は、図１３で説明したＡＩシステム４０４１を図１４（Ａ）と同様に並列に配置し、ネットワークを介してシステム間での信号の送受信を可能にした、ＡＩシステム４０４１Ｂである。
【０３９７】  図１４（Ｂ）に図示するＡＩシステム４０４１Ｂは、複数のＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎを有する。ＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎは、ネットワーク４０９９を介して互いに接続されている。
【０３９８】  ネットワーク４０９９は、ＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎのそれぞれに通信モジュールを設け、無線または有線による通信を行う構成とすればよい。通信モジュールは、アンテナを介して通信を行うことができる。例えばＷｏｒｌｄ  Ｗｉｄｅ  Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラネット、エクストラネット、ＰＡＮ（Ｐｅｒｓｏｎａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＭＡＮ（Ｍｅｔｒｏｐｏｌｉｔａｎ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）等のコンピュータネットワークに各電子装置を接続させ、通信を行うことができる。無線通信を行う場合、通信プロトコルまたは通信技術として、ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）、ＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ：登録商標）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ  Ｄａｔａ  Ｒａｔｅｓ  ｆｏｒ  ＧＳＭ  Ｅｖｏｌｕｔｉｏｎ）、ＣＤＭＡ２０００（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ  ２０００）、Ｗ−ＣＤＭＡ（登録商標）などの通信規格、またはＷｉ−Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等のＩＥＥＥにより通信規格化された仕様を用いることができる。
【０３９９】  図１４（Ａ）および図１４（Ｂ）の構成とすることで、外部のセンサ等で得られたアナログ信号を別々のＡＩシステムで処理することができる。例えば、生体情報のように、脳波、脈拍、血圧、体温等といった情報を脳波センサ、脈波センサ、血圧センサ、温度センサといった各種センサで取得し、別々のＡＩシステムでアナログ信号を処理することができる。別々のＡＩシステムのそれぞれで信号の処理、または学習を行うことで一つのＡＩシステムあたりの情報処理量を少なくできる。そのため、より少ない演算量で信号の処理、または学習を行うことができる。その結果、認識精度を高めることができる。それぞれのＡＩシステムで得られた情報から、複雑に変化する生体情報の変化を瞬時に統合的に把握することができるといったことが期待できる。
【０４００】  本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４０１】（実施の形態５）
本実施の形態では、上記実施の形態に示すＡＩシステムが組み込まれたＩＣの一例を示す。
【０４０２】  上記実施の形態に示すＡＩシステムは、ＣＰＵ等のＳｉトランジスタでなるデジタル処理回路と、ＯＳトランジスタを用いたアナログ演算回路、ＯＳ−ＦＰＧＡおよびＤＯＳＲＡＭ、ＮＯＳＲＡＭ等のＯＳメモリを、１のダイに集積することができる。
【０４０３】  図１５に、ＡＩシステムを組み込んだＩＣの一例を示す。図１５に示すＡＩシステムＩＣ７０００は、リード７００１および回路部７００３を有する。ＡＩシステムＩＣ７０００は、例えばプリント基板７００２に実装される。このようなＩＣチップが複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されることで電子部品が実装された基板（実装基板７００４）が完成する。回路部７００３には、上記実施の形態で示した各種の回路が１のダイに設けられている。回路部７００３は、先の実施の形態に示すように、積層構造をもち、Ｓｉトランジスタ層７０３１、配線層７０３２、ＯＳトランジスタ層７０３３に大別される。ＯＳトランジスタ層７０３３をＳｉトランジスタ層７０３１に積層して設けることができるため、ＡＩシステムＩＣ７０００の小型化が容易である。
【０４０４】  図１５では、ＡＩシステムＩＣ７０００のパッケージにＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）を適用しているが、パッケージの態様はこれに限定されない。
【０４０５】  ＣＰＵ等のデジタル処理回路と、ＯＳトランジスタを用いたアナログ演算回路、ＯＳ−ＦＰＧＡおよびＤＯＳＲＡＭ、ＮＯＳＲＡＭ等のＯＳメモリは、全て、Ｓｉトランジスタ層７０３１、配線層７０３２およびＯＳトランジスタ層７０３３に形成することができる。すなわち、上記ＡＩシステムを構成する素子は、同一の製造プロセスで形成することが可能である。そのため、本実施の形態に示すＩＣは、構成する素子が増えても製造プロセスを増やす必要がなく、上記ＡＩシステムを低コストで組み込むことができる。
【０４０６】  本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４０７】（実施の形態６）
＜電子機器＞
本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵなどのプロセッサ、またはコンピュータに用いることができる。図１６乃至図１８に、本発明の一態様に係るＣＰＵやＧＰＵなどのプロセッサ、またはコンピュータを備えた電子機器の具体例を示す。
【０４０８】＜電子機器・システム＞
本発明の一態様に係るＣＰＵやＧＰＵなどのプロセッサ、またはコンピュータは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係る集積回路又はコンピュータを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
【０４０９】本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
【０４１０】本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
【０４１１】本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図１６に、電子機器の例を示す。
【０４１２】［携帯電話］
【０４１３】図１６（Ａ）には、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
【０４１４】情報端末５５００は、本発明の一態様のコンピュータを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５５１１に表示するアプリケーション、表示部５５１１に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５５１１に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
【０４１５】［情報端末］
図１６（Ｂ）には、デスクトップ型情報端末５３００が図示されている。デスクトップ型情報端末５３００は、情報端末の本体５３０１と、ディスプレイ５３０２と、キーボード５３０３と、を有する。
【０４１６】デスクトップ型情報端末５３００は、先述した情報端末５５００と同様に、本発明の一態様のコンピュータを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、デスクトップ型情報端末５３００を用いることで、新規の人工知能の開発を行うことができる。
【０４１７】なお、上述では、電子機器としてスマートフォン、及びデスクトップ用情報端末を例として、それぞれ図１６（Ａ）、（Ｂ）に図示したが、スマートフォン、及びデスクトップ用情報端末以外の情報端末を適用することができる。スマートフォン、及びデスクトップ用情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ノート型情報端末、ワークステーションなどが挙げられる。
【０４１８】［電化製品］
図１６（Ｃ）は、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
【０４１９】電気冷凍冷蔵庫５８００に本発明の一態様のコンピュータを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
【０４２０】本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
【０４２１】［ゲーム機］
【０４２２】図１６（Ｄ）は、ゲーム機の一例である携帯ゲーム機５２００を示している。携帯ゲーム機は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
【０４２３】携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はコンピュータを適用することによって、低消費電力の携帯ゲーム機５２００を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。
【０４２４】更に、携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はコンピュータを適用することによって、人工知能を有する携帯ゲーム機５２００を実現することができる。
【０４２５】本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５２００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
【０４２６】また、携帯ゲーム機５２００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
【０４２７】図１６（Ｄ）では、ゲーム機の一例として携帯ゲーム機を図示しているが、本発明の一態様のＧＰＵ又はコンピュータを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵ又はコンピュータを適用するゲーム機としては、例えば、家庭用の据え置き型ゲーム機、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
【０４２８】［移動体］
本発明の一態様のＧＰＵ又はコンピュータは、移動体である自動車、及び自動車の運転席周辺に適用することができる。
【０４２９】図１６（Ｅ１）は移動体の一例である自動車５７００を示し、図１６（Ｅ２）は、自動車の室内におけるフロントガラス周辺を示す図である。図１６（Ｅ２）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
【０４３０】表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
【０４３１】表示パネル５７０４には、自動車５７００に設けられた撮像装置（図示しない。）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車５７００の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
【０４３２】本発明の一態様のＧＰＵ又はコンピュータは人工知能の構成要素として適用できるため、例えば、当該コンピュータを自動車５７００の自動運転システムに用いることができる。また、当該コンピュータを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
【０４３３】なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のコンピュータを適用して、人工知能を利用したシステムを付与することができる。
【０４３４】［放送システム］
本発明の一態様のＧＰＵ又はコンピュータは、放送システムに適用することができる。
【０４３５】図１６（Ｆ）は、放送システムにおけるデータ伝送を模式的に示している。具体的には、図１６（Ｆ）は、放送局５６８０から送信された電波（放送信号）が、各家庭のテレビジョン受信装置（ＴＶ）５６００に届くまでの経路を示している。ＴＶ５６００は、受信装置を備え（図示しない。）、アンテナ５６５０で受信された放送信号は、当該受信装置を介して、ＴＶ５６００に送信される。
【０４３６】図１６（Ｆ）では、アンテナ５６５０は、ＵＨＦ（Ｕｌｔｒａ  Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ）アンテナを図示しているが、アンテナ５６５０としては、ＢＳ・１１０°ＣＳアンテナ、ＣＳアンテナなども適用できる。
【０４３７】電波５６７５Ａ、電波５６７５Ｂは地上波放送用の放送信号であり、電波塔５６７０は受信した電波５６７５Ａを増幅して、電波５６７５Ｂの送信を行う。各家庭では、アンテナ５６５０で電波５６７５Ｂを受信することで、ＴＶ５６００で地上波ＴＶ放送を視聴することができる。なお、放送システムは、図１６（Ｆ）に示す地上波放送に限定せず、人工衛星を用いた衛星放送、光回線によるデータ放送などとしてもよい。
【０４３８】上述した放送システムは、本発明の一態様のコンピュータを適用して、人工知能を利用した放送システムとしてもよい。放送局５６８０から各家庭のＴＶ５６００に放送データを送信するとき、エンコーダによって放送データの圧縮が行われ、アンテナ５６５０が当該放送データを受信したとき、ＴＶ５６００に含まれる受信装置のデコーダによって当該放送データの復元が行われる。人工知能を利用することによって、例えば、エンコーダの圧縮方法の一である動き補償予測において、表示画像に含まれる表示パターンの認識を行うことができる。また、人工知能を利用したフレーム内予測などを行うこともできる。また、例えば、解像度の低い放送データを受信して、解像度の高いＴＶ５６００で当該放送データの表示を行うとき、デコーダによる放送データの復元において、アップコンバートなどの画像の補間処理を行うことができる。
【０４３９】上述した人工知能を利用した放送システムは、放送データの量が増大する超高精細度テレビジョン（ＵＨＤＴＶ：４Ｋ、８Ｋ）放送に対して好適である。
【０４４０】また、ＴＶ５６００側における人工知能の応用として、例えば、ＴＶ５６００に人工知能を有する録画装置を設けてもよい。このような構成にすることによって、当該録画装置にユーザの好みを人工知能に学習させることで、ユーザの好みにあった番組を自動的に録画することができる。
【０４４１】＜並列計算機＞
本発明の一態様のコンピュータを複数用いてクラスターを組むことで、並列計算機を構成することができる。
【０４４２】図１７（Ａ）には、大型の並列計算機５４００が図示されている。並列計算機５４００には、ラック５４１０にラックマウント型の計算機５４２０が複数格納されている。
【０４４３】計算機５４２０は、例えば、図１７（Ｂ）に示す斜視図の構成とすることができる。図１７（Ｂ）において、計算機５４２０は、マザーボード５４３０を有し、マザーボードは、複数のスロット５４３１を有する。スロット５４３１には、ＰＣカード５４２１が挿されている。加えて、ＰＣカード５４２１は、接続端子５４２３、接続端子５４２４、接続端子５４２５を有し、それぞれ、マザーボード５４３０に接続されている。
【０４４４】ＰＣカード５４２１は、ＣＰＵ、ＧＰＵ、記憶装置などを備えた処理ボードである。例えば、図１７（Ｃ）では、ＰＣカード５４２１が、ボード５４２２を有し、ボード５４２２が、接続端子５４２３、接続端子５４２４、接続端子５４２５と、チップ５４２６と、チップ５４２７と、接続端子５４２８と、を有する構成を示している。なお、図１７（Ｃ）には、チップ５４２６、及びチップ５４２７以外のチップを図示しているが、それらのチップについては、以下に記載するチップ５４２６、及びチップ５４２７の説明を参酌する。
【０４４５】接続端子５４２８は、マザーボード５４３０のスロット５４３１に挿すことができる形状を有しており、接続端子５４２８は、ＰＣカード５４２１とマザーボード５４３０とを接続するためのインターフェースとして機能する。接続端子５４２８の規格としては、例えば、ＰＣＩｅなどが挙げられる。
【０４４６】接続端子５４２３、接続端子５４２４、接続端子５４２５は、例えば、ＰＣカード５４２１に対して電力供給、信号入力などを行うためのインターフェースとすることができる。また、例えば、ＰＣカード５４２１によって計算された信号の出力などを行うためのインターフェースとすることができる。接続端子５４２３、接続端子５４２４、接続端子５４２５のそれぞれの規格としては、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、ＳＡＴＡ（Ｓｅｒｉａｌ  ＡＴＡ）、ＳＣＳＩ（Ｓｍａｌｌ  Ｃｏｍｐｕｔｅｒ  Ｓｙｓｔｅｍ  Ｉｎｔｅｒｆａｃｅ）などが挙げられる。また、接続端子５４２３、接続端子５４２４、接続端子５４２５から映像信号を出力する場合、それぞれの規格としては、ＨＤＭＩ（登録商標）などが挙げられる。
【０４４７】チップ５４２６は、信号の入出力を行う端子（図示しない。）を有しており、当該端子をＰＣカード５４２１が備えるソケット（図示しない。）に対して差し込むことで、チップ５４２６とＰＣカード５４２１とを電気的に接続することができる。チップ５４２６としては、例えば、上記で説明したＧＰＵとすることができる。
【０４４８】チップ５４２７は、複数の端子を有しており、当該端子をＰＣカード５４２１が備える配線に対して、例えば、リフロー方式のはんだ付けを行うことで、チップ５４２７とＰＣカード５４２１とを電気的に接続することができる。チップ５４２７としては、例えば、記憶装置、ＦＰＧＡ、ＣＰＵなどが挙げられる。
【０４４９】本発明の一態様のコンピュータを、図１７（Ａ）に示す並列計算機５４００の計算機５４２０に適用することで、例えば、人工知能の学習、及び推論に必要な大規模の計算を行うことができる。
【０４５０】＜サーバ、及びサーバを含むシステム＞
本発明の一態様のコンピュータは、例えば、ネットワーク上で機能するサーバに適用することができる。また、これにより当該サーバを含むシステムを構成することができる。
【０４５１】図１８（Ａ）は、一例として、本発明の一態様のコンピュータを適用したサーバ５１００と、上記で説明した情報端末５５００、及びデスクトップ型情報端末５３００と、の間で通信を行う様子を模式的に示している。なお、図１８（Ａ）では、通信を行う様子として、通信５１１０を図示している。
【０４５２】このような形態を構成することにより、ユーザは、情報端末５５００、デスクトップ型情報端末５３００などからサーバ５１００に対してアクセスすることができる。そして、ユーザは、インターネットを介した通信５１１０によって、サーバ５１００の管理者が提供するサービスを受けることができる。当該サービスとしては、例えば、電子メール、ＳＮＳ（Ｓｏｃｉａｌ  Ｎｅｔｗｏｒｋｉｎｇ  Ｓｅｒｖｉｃｅ）、オンラインソフトウェア、クラウドストレージ、ナビゲーションシステム、翻訳システム、インターネットゲーム、オンラインショッピング、株・為替・債権などの金融取引、公共施設・商業施設・宿泊施設・病院などの予約、インターネット番組・講演・講義などの動画の視聴などが挙げられる。
【０４５３】特に、本発明の一態様のコンピュータをサーバ５１００に適用することによって、上述したサービスにおいて、人工知能を利用することができる場合がある。例えば、ナビゲーションシステムに人工知能を導入することによって、当該システムは、道路の混雑状況、電車の運行情報などに応じて臨機応変に目的地まで案内することができる場合がある。また、例えば、翻訳システムに人工知能を導入することによって、当該システムは、方言・スラングなど独特の言い回しを適切に翻訳することができる場合がある。また、例えば、病院などの予約のシステムに人工知能を利用することによって、当該システムは、ユーザの症状・怪我の度合いなどから判断して適切な病院・診察所などを紹介することができる場合がある。
【０４５４】また、ユーザが人工知能の開発を行いたい場合、インターネットを介してサーバ５１００にアクセスして、サーバ５１００上で当該開発を行うことができる。これは、ユーザの手元にある情報端末５５００、デスクトップ型情報端末５３００などでは処理能力が足りない場合、情報端末５５００、デスクトップ型情報端末５３００などで開発環境を構築できない場合などに好適である。
【０４５５】図１８（Ａ）では、サーバを含むシステムとして、情報端末とサーバ５１００とによって構成されるシステムの一例を示しているが、別の一例として、情報端末以外の電子機器とサーバ５１００とによって構成されるシステムであってもよい。つまり、電子機器をインターネットに接続したＩｏＴ（Ｉｎｔｅｒｎｅｔ  ｏｆ  Ｔｈｉｎｇｓ）の形態としてもよい。
【０４５６】図１８（Ｂ）は、一例として、図１６で説明した電子機器（電気冷凍冷蔵庫５８００、携帯ゲーム機５２００、自動車５７００、ＴＶ５６００）とサーバ５１００との間で通信を行う様子を模式的に示している。なお、図１８（Ｂ）では、通信を行う様子として、通信５１１０を図示している。
【０４５７】図１６で説明したそれぞれの電子機器に人工知能を適用する場合、図１８（Ｂ）に示すとおり、当該人工知能を動作するために必要な演算をサーバ５１００で実行することができる。例えば、演算に必要な入力データが、通信５１１０によって、それぞれの電子機器の一からサーバ５１００に送信されることで、サーバ５１００が有する人工知能によって当該入力データを基に出力データが算出され、当該出力データは通信５１１０によってサーバ５１００から電子機器の一に送信される。これにより、電子機器の一は、人工知能が出力したデータに基づいた動作を行うことができる。
【０４５８】図１８（Ｂ）に示す電子機器は一例であり、図１８（Ｂ）に図示していない電子機器をサーバ５１００に接続して、上述と同様に、相互に通信を行う構成としてもよい。
【０４５９】本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
【０４６０】（実施の形態７）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータや、ノート型のコンピュータや、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図１９にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
【０４６１】  図１９（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。基板１１０４のメモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
【０４６２】  図１９（Ｂ）はＳＤカードの外観の模式図であり、図１９（Ｃ）は、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。基板１１１３のメモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
【０４６３】  図１９（Ｄ）はＳＳＤの外観の模式図であり、図１９（Ｅ）は、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。基板１１５３のメモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
【０４６４】  本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【符号の説明】
【０４６５】１００：容量、１００ａ：容量、１００Ａ：容量、１００ｂ：容量、１００Ｂ：容量、１１０：導電体、１２０：導電体、１３０：絶縁体、１５０：絶縁体、１６０：導電体、２００：トランジスタ、２００ａ：トランジスタ、２００Ａ：トランジスタ、２００ｂ：トランジスタ、２００Ｂ：トランジスタ、２０５：導電体、２０５Ａ：導電体、２０５Ｂ：導電体、２０７：絶縁体、２０７ａ：絶縁体、２０７ｂ：絶縁体、２０８：導電体、２０８ａ：導電体、２０８Ａ：導電体、２０８ｂ：導電体、２０８Ｂ：導電体、２０９：導電体、２１１：導電体、２１１ａ：導電体、２１１ｂ：導電体、２１４：絶縁体、２１６：絶縁体、２２０：絶縁体、２２２：絶縁体、２２４：絶縁体、２２６：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０ｂ：酸化物、２３０ｃ：酸化物、２３９：領域、２４０：導電体、２４２：導電体、２４２ａ：導電体、２４２ｂ：導電体、２４２ｃ：導電体、２４３：領域、２４３ａ：領域、２４３ｂ：領域、２４３ｃ：領域、２４４：絶縁体、２５０：絶縁体、２６０：導電体、２６０ａ：導電体、２６０Ａ：導電体、２６０ｂ：導電体、２６０Ｂ：導電体、２７０：絶縁体、２７１：絶縁体、２７２：絶縁体、２７３：絶縁体、２７４：絶縁体、２７５：絶縁体、２８０：絶縁体、２８１：絶縁体、２８２：絶縁体、３００：トランジスタ、３００ａ：トランジスタ、３００Ａ：トランジスタ、３００ｂ：トランジスタ、３００Ｂ：トランジスタ、３０１：半導体層、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３１６Ａ：導電体、３１６Ｂ：導電体、３１７：絶縁体、３２０：絶縁体、３２１：絶縁体、３２２：絶縁体、６００：セル、６００Ａ：メモリセル、６００Ｂ：メモリセル、１００５：配線、１１００：ＵＳＢメモリ、１１０１：筐体、１１０２：キャップ、１１０３：ＵＳＢコネクタ、１１０４：基板、１１０５：メモリチップ、１１０６：コントローラチップ、１１１０：ＳＤカード、１１１１：筐体、１１１２：コネクタ、１１１３：基板、１１１４：メモリチップ、１１１５：コントローラチップ、１１５０：ＳＳＤ、１１５１：筐体、１１５２：コネクタ、１１５３：基板、１１５４：メモリチップ、１１５５：メモリチップ、１１５６：コントローラチップ、１４００：ＤＯＳＲＡＭ、１６００：ＮＯＳＲＡＭ、１６１０：メモリセルアレイ、１６１１：メモリセル、１６１２：メモリセル、１６１３：メモリセル、１６１４：メモリセル、１６１５：メモリセル、１６１５ａ：メモリセル、１６１５ｂ：メモリセル、１６４０：コントローラ、１６５０：行ドライバ、１６５１：行デコーダ、１６５２：ワード線ドライバ、１６６０：列ドライバ、１６６１：列デコーダ、１６６２：ドライバ、１６６３：ＤＡＣ、１６７０：出力ドライバ、１６７１：セレクタ、１６７２：ＡＤＣ、１６７３：出力バッファ、２０００：ＣＤＭＡ、４０１０：演算部、４０１１：アナログ演算回路、４０１２：ＤＯＳＲＡＭ、４０１３：ＮＯＳＲＡＭ、４０１４：ＦＰＧＡ、４０２０：制御部、４０２１：ＣＰＵ、４０２２：ＧＰＵ、４０２３：ＰＬＬ、４０２４：ＳＲＡＭ、４０２５：ＰＲＯＭ、４０２６：メモリコントローラ、４０２７：電源回路、４０２８：ＰＭＵ、４０３０：入出力部、４０３１：外部記憶制御回路、４０３２：音声コーデック、４０３３：映像コーデック、４０３４：汎用入出力モジュール、４０３５：通信モジュール、４０４１：ＡＩシステム、４０４１Ａ：ＡＩシステム、４０４１Ｂ：ＡＩシステム、４０９８：バス線、４０９９：ネットワーク、５１００：サーバ、５１１０：通信、５２００：携帯ゲーム機、５２０１：筐体、５２０２：表示部、５２０３：ボタン、５３００：デスクトップ型情報端末、５３０１：本体、５３０２：ディスプレイ、５３０３：キーボード、５４００：並列計算機、５４１０：ラック、５４２０：計算機、５４２１：ＰＣカード、５４２２：ボード、５４２３：接続端子、５４２４：接続端子、５４２５：接続端子、５４２６：チップ、５４２７：チップ、５４２８：接続端子、５４３０：マザーボード、５４３１：スロット、５４３２：接続端子、５４３３：接続端子、５５００：情報端末、５５１０：筐体、５５１１：表示部、５６００：ＴＶ、５６５０：アンテナ、５６７０：電波塔、５６７５Ａ：電波、５６７５Ｂ：電波、５６８０：放送局、５７００：自動車、５７０１：表示パネル、５７０２：表示パネル、５７０３：表示パネル、５７０４：表示パネル、５８００：電気冷凍冷蔵庫、５８０１：筐体、５８０２：冷蔵室用扉、５８０３：冷凍室用扉、７０００：ＡＩシステムＩＣ、７００１：リード、７００２：プリント基板、７００３：回路部、７００４：実装基板、７０３１：Ｓｉトランジスタ層、７０３２：配線層、７０３３：ＯＳトランジスタ層
【図１】
2019048987.tif 000003
【図２】
2019048987.tif 000004
【図３】
2019048987.tif 000005
【図４】
2019048987.tif 000006
【図５】
2019048987.tif 000007
【図６】
2019048987.tif 000008
【図７】
2019048987.tif 000009
【図８】
2019048987.tif 000010
【図９】
2019048987.tif 000011
【図１０】
2019048987.tif 000012
【図１１】
2019048987.tif 000013
【図１２】
2019048987.tif 000014
【図１３】
2019048987.tif 000015
【図１４】
2019048987.tif 000016
【図１５】
2019048987.tif 000017
【図１６】
2019048987.tif 000018
【図１７】
2019048987.tif 000019
【図１８】
2019048987.tif 000020
【図１９】
2019048987.tif 000021
【国際調査報告】
2019048987.tif 000022
2019048987.tif 000023
2019048987.tif 000024
2019048987.tif 000025