(57)【要約】  誘電体薄膜５の上下両面に第１及び第２の電極膜４、６が形成されて素子本体９を形成している（ａ）。動作電圧が印加されたときは、通電による発熱により第１及び第２の電極膜４、６が溶融して玉化部１３ａ、１３ｂ、１４ａ，１４ｂを形成し、誘電体薄膜５にもクラック１５が発生する（ｂ）。そして、この玉化部は肥大化すると共に、誘電体薄膜５は完全に分断され（ｃ）、誘電体薄膜５の端部を巻き込むような形態で第１及び第２の電極膜４、６が溶着して一体化し、接合部１６、１７を形成して導通状態となる（ｄ）。これにより動作後は大電流を通電しても低抵抗で安定して動作し、かつ動作前はＥＳＤ対策素子としての機能を有するアンチヒューズ素子を実現する。
2010100995.tif 000002
【特許請求の範囲】
【請求項１】
誘電体薄膜と、該誘電体薄膜の上下両面に形成された電極膜とからなる素子本体を備え、
動作電圧の印加時に生じる発熱により前記電極膜が溶融し、該電極膜同士が溶着して電気的に接続されることを特徴とするアンチヒューズ素子。
【請求項２】
前記動作電圧の印加時に生じる発熱により前記電極膜が溶融すると共に、前記誘電体薄膜が分断され、該誘電体薄膜を巻き込むような形態で前記電極膜同士が溶着することを特徴とする請求項１記載のアンチヒューズ素子。
【請求項３】
前記溶着された前記電極膜には、１０ｍＡ以上の電流が通電されることを特徴とする請求項１又は請求項２記載のアンチヒューズ素子。
【請求項４】
前記電極膜は、貴金属材料で形成されていることを特徴とする請求項１乃至請求項３のいずれかに記載のアンチヒューズ素子。
【請求項５】
前記貴金属材料は、Ｐｔ及びＡｕのうちの少なくとも一方を含むことを特徴とする請求項４記載のアンチヒューズ素子。
【請求項６】
有機材料からなる少なくとも１層以上の保護膜で被覆されていることを特徴とする講求項１乃至請求項５のいずれかに記載のアンチヒューズ素子。
【請求項７】
前記素子本体は、上下両面に電極膜が形成された２つ以上の容量発生部を有する積層構造とされていることを特徴とする請求項１乃至請求項６のいずれかに記載のアンチヒューズ素子。
【請求項８】
２つ以上の前記容量発生部のうち、一の容量発生部を構成する電極膜は他の容量発生部を構成する電極膜に対し優先的に溶着することを特徴とする請求項７記載のアンチヒューズ素子。
【請求項９】
前記一の容量発生部を構成する誘電体薄膜の膜厚は、他の容量発生部を構成する誘電体薄膜の膜厚よりも薄く形成されていることを特徴とする請求項８記載のアンチヒューズ素子。
【請求項１０】
前記一の容量発生部を構成する誘電体薄膜は、前記他の容量発生部を構成する誘電体薄膜に比べて絶縁抵抗が低いことを特徴とする請求項８記載のアンチヒューズ素子。
【請求項１１】
前記一の容量発生部を構成する誘電体薄膜は、前記他の容量発生部を構成する誘電体薄膜に比べて絶縁抵抗が低下する薄膜形成条件で形成されていることを特徴とする請求項８記載のアンチヒューズ素子。
【請求項１２】
前記一の容量発生部を構成する少なくとも一方の電極膜の膜厚は、前記他の容量発生部を構成する少なくとも一方の電極膜の膜厚よりも厚いことを特徴とする請求項８乃至請求項１１のいずれかに記載のアンチヒューズ素子。
【請求項１３】
前記容量発生部を３つ以上有し、前記容量発生部からの電気信号を引き出す各引出電極は、互いに異なる層の電極膜に電気的に接続されていることを特徴とする請求項７乃至請求項１２のいずれかに記載のアンチヒューズ素子。
【請求項１４】
前記素子本体の電極膜のうち、最上層の電極膜の表面には前記電極膜よりも低抵抗の金属膜が形成されていることを特徴とする請求項９乃至請求項１３のいずれかに記載のアンチヒューズ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアンチヒューズ素子に関し、より詳しくは、電子部品や電子機器に並列接続され、過電圧を加えることで高抵抗から低抵抗へと不可逆に変化してバイパス回路を形成するアンチヒューズ素子に関する。
【背景技術】
【０００２】
液晶表示装置や各種照明装置には、発光源として多数の発光ダイオード（Light Emitting Diode；以下、「ＬＥＤ」という。）が搭載されている。【０００３】
また、近年の各種電子機器には、多数のツェナーダイオードやバリスタ等の電子部品が電子回路基板に実装されている。【０００４】
そして、このような多数の電子部品が直列接続されている場合、特定の電子部品が寿命等により断線して開放不良を起こしても、他の電子部品の動作に影響を及ぼさないように、アンチヒューズ素子と称される補償素子を各電子部品と並列に接続することが行われている。このアンチヒューズ素子は、ＬＥＤ等の電子部品が通常動作を行っているときは絶縁状態にあるが、電子部品が断線等により開放不良を起こしたときは短絡させて導通状態とし、これにより他の電子部品が動作停止するのを回避するものである。【０００５】
例えば、特許文献１には、複数のＬＥＤの各々に対して各個に並列に接続され、正極側及び負極側の各々の端子付近に所定の融点を持つ導電物が設けられたアンチヒューズ素子（補償素子）を有し、ＬＥＤに開放不良が発生した場合、該当ＬＥＤに並列に接続されている補償素子に設けられた導電物で両端子間が溶着されるようにした発光ダイオード点灯回路が提案されている。【０００６】
特許文献１では、図１６（ａ）に示すように、補償素子１０１は、抵抗素子１０２がオーバーコート又は印刷された絶縁体１０３と、絶縁体１０３の両側に設けられ抵抗素子１０２の正極側及び負極側と接続された端子１０４、１０５と、絶縁体１０３と前記端子１０４、１０５の各接続部分及び周辺に形成される所定温度で溶融する低融点導電物１０６、１０７とを備えている。【０００７】
そして、ＬＥＤが正常に動作しているときは、この図１６（ａ）に示すように、低融点導電物１０６、１０７は互いに離間しており、電気的に絶縁状態を維持している。一方、ＬＥＤが断線等により開放不良となったときは、アンチヒューズ素子１０１に電流が流れる。そして、抵抗素子１０２にはジュール熱が発生し、該ジュール熱が絶縁体１０３を介して低融点導電物１０６、１０７に伝達する。その結果、図１６（ｂ）に示すように、低融点導電物１０６、１０７が溶融・溶着し、両端子１０４、１０５が電気的に接続されて導通状態となり、ＬＥＤを迂回してアンチヒューズ素子に電流を流している。そしてこれにより、一部のＬＥＤが開放不良となっても、直列接続された他のＬＥＤは正常な点灯動作を確保することが可能となる。【０００８】
また、アンチヒューズ素子に関する他の先行技術としては、特許文献２に示すように、半導体基板と、前記半導体基板上に形成された第１のＡｌ配線と、該第１のＡｌ配線上に形成されて該第１のＡｌ配線と電気的に接続された第１の電極と、前記半導体基板上に形成された第２のＡｌ配線と、該第２のＡｌ配線上に形成されて該第２のＡｌ配線と電気的に接続された第２の配線と、前記第１及び第２の電極と接触しているアンチヒューズ膜とを備え、前記第１及び第２の電極は、Ａｌに対するバリアメタルからなり、前記アンチヒューズ膜が、所定原子組成比とされたＳｉＮｘで形成された半導体装置が知られている。【０００９】
この特許文献２は、ＦＰＧＡ（Field Programmable Gate Array）用途に使用されるアンチヒューズ素子に関するものである。すなわち、Ｔｉ／ＴｉＮのバリアメタル層からなる第１の電極及び第２の電極間にアンチヒューズ膜としてＳｉＮｘからなる絶縁体を介装し、初期状態である非プログラム状態では絶縁性を示し、所定電圧が印加されたプログラム状態では、低抵抗化して導通状態となりようにし、これにより電気的にプログラムの書き込みを可能としている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−３２９２７５号公報
【特許文献２】特開平７−２２５１３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１では、開放不良時には低融点導電物１０６、１０７を溶融させ、両者を溶着させているので、低抵抗かつ安定的に通電できるものの、抵抗素子１０２の抵抗値が低い場合は、正常動作時にも抵抗素子１０２に電流が流れる。このためＬＥＤに流れる電流が低下し、ＬＥＤの発光量が低減されるおそれがある。一方、抵抗素子１０２の抵抗値が高い場合は、正常動作時にはアンチヒューズ素子１０１には微小電流しか流れず、ＬＥＤの発光量低減は抑制できるものの、ＬＥＤの開放不良時には発熱するのに十分な電流を抵抗素子１０２に供給する必要があるため、容量の大きな電源装置が必要となり、高コスト化を招くおそれがある。【００１２】
また、特許文献２のアンチヒューズ素子は、ＦＰＧＡ用途に向けられたものであり、所定電圧を印加して低抵抗化することにより、第１の電極と第２の電極とを短絡させて導通状態とし、これによりプログラムの書き込みを行うことができるようにしている。すなわち、特許文献２のアンチヒューズ素子は、プログラムの書き込みを目的としているため、導通部分が狭く高抵抗であり、アンチヒューズ素子に大電流を流すことを想定したものではない。一方、アンチヒューズ素子をＬＥＤ等の電子部品の開放不良対策用途に使用する場合は、前記電子部品に並列接続されたアンチヒューズ素子に１０ｍＡ以上の大電流を通電させる必要がある。【００１３】
したがって、ＦＰＧＡ用途に向けられた特許文献２のアンチヒューズ素子を電子部品の開放不良対策用途に適用しても、十分に所期の効果を発揮するのは困難である。【００１４】
また、今日の電子機器では、静電気放電(Electrostatic discharge；以下、「ＥＳＤ」という。) により生じた高電圧が瞬間的に電子回路に印加されると、電子部品の損傷等を招くおそれがあることから、ＥＳＤ対策が重要な課題となっている。そして、アンチヒューズ素子は、電子部品の開放不良時に動作し、電子部品の正常動作時には動作しないことから、電子部品の正常動作時にＥＳＤ対策素子としての機能を持たせることができれば好都合である。【００１５】
本発明はこのような事情に鑑みなされたものであって、動作後は大電流を通電しても低抵抗で安定して動作し、かつ動作前はＥＳＤ対策素子としての機能を有するアンチヒューズ素子を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために本発明に係るアンチヒューズ素子は、誘電体薄膜と、該誘電体薄膜の上下両面に形成された電極膜とからなる素子本体を備え、動作電圧の印加時に生じる発熱により前記電極膜が溶融し、該電極膜同士が溶着して電気的に接続されることを特徴としている。【００１７】
また、本発明のアンチヒューズ素子は、前記動作電圧の印加時に生じる発熱により前記電極膜が溶融すると共に、前記誘電体薄膜が分断され、該誘電体薄膜を巻き込むような形態で前記電極膜同士が溶着することを特徴としている。【００１８】
また、本発明のアンチヒューズ素子は、前記溶着された前記電極膜には、１０ｍＡ以上の電流が通電されることを特徴としている。【００１９】
さらに、本発明のアンチヒューズ素子は、前記電極膜が、貴金属材料で形成されていることを特徴としている。【００２０】
また、本発明のアンチヒューズ素子は、前記貴金属材料が、Ｐｔ及びＡｕのうちの少なくとも一方を含むことを特徴としている。【００２１】
また、本発明のアンチヒューズ素子は、有機材料からなる少なくとも１層以上の保護膜で被覆されていることを特徴としている。【００２２】
さらに、本発明のアンチヒューズ素子は、前記素子本体が、２つ以上の容量発生部を有する積層構造とされていることを特徴としている。【００２３】
また、本発明のアンチヒューズ素子は、２つ以上の容量発生部のうち、一の容量発生部を構成する電極膜は他の容量発生部を構成する電極膜に対し優先的に溶着することを特徴としている。【００２４】
さらに、本発明のアンチヒューズ素子は、前記一の容量発生部を構成する誘電体薄膜の膜厚は、他の容量発生部を構成する誘電体薄膜の膜厚よりも薄く形成されていることを特徴としている。【００２５】
また、本発明のアンチヒューズ素子は、前記一の容量発生部を構成する誘電体薄膜は、前記他の容量発生部を構成する誘電体薄膜に比べて絶縁抵抗が低いことを特徴としている。【００２６】
さらに、本発明のアンチヒューズ素子は、前記一の容量発生部を構成する誘電体薄膜は、前記他の容量発生部を構成する誘電体薄膜に比べて絶縁抵抗が低下する薄膜形成条件で形成されていることを特徴としている。【００２７】
また、本発明のアンチヒューズ素子は、前記一の容量発生部を構成する少なくとも一方の電極膜の膜厚は、前記他の容量発生部を構成する少なくとも一方の電極膜の膜厚よりも厚いことを特徴としている。【００２８】
また、本発明のアンチヒューズ素子は、前記容量発生部を３つ以上有し、前記容量発生部からの電気信号を引き出す各引出電極は、互いに異なる層の電極膜に電気的に接続されていることを特徴としている。【００２９】
また、本発明のアンチヒューズ素子は、前記素子本体の電極膜のうち、最上層の電極膜の表面には前記電極膜よりも低抵抗の金属膜が形成されていることを特徴としている。
【発明の効果】
【００３０】
本発明のアンチヒューズ素子によれば、誘電体薄膜と、該誘電体薄膜の上下両面に形成された電極膜とからなる素子本体を備え、動作電圧の印加時に生じる発熱により前記電極膜が溶融し、該電極膜同士が溶着して電気的に接続されるので、動作電圧の印加によって上下両面の電極膜が容易に短絡し、大電流を通電したときも低抵抗でかつ短絡後の抵抗値も安定する。【００３１】
したがって、複数の電子部品が直列接続されている場合、各電子部品に並列接続することにより、一部の電子部品が開放不良となっても、他の電子部品の動作を安定して継続させることが可能となる。【００３２】
また、前記動作電圧の印加時に生じる発熱により前記電極膜が溶融すると共に、前記誘電体薄膜が分断され、該誘電体薄膜を巻き込むような形態で前記電極膜同士が溶着するので、電極膜同士は強固に一体化され、確実に低抵抗で安定した導通状態を実現することが可能となる。【００３３】
また、前記溶着された前記電極膜には、１０ｍＡ以上の電流が通電されるので、開放不良を起こした一部の電子部品を迂回して他の電子部品には、所望の大電流を通電することが可能となり、前記他の電子部品の動作を補償することが可能となる。【００３４】
前記電極膜は、ＰｔやＡｕ等の貴金属材料で形成されているので、発熱により溶融しても酸化したり高抵抗化するのを回避できる。したがって、電極膜同士が溶着して短絡した後も、大電流が通電可能なように低抵抗状態を維持することができ、アンチヒューズ素子としての信頼性を確保することができる。【００３５】
また、有機材料からなる少なくとも１層以上の保護膜で被覆されているので、たとえ、電極膜の溶着に起因して層間剥離が生じても該保護膜によって封止され、したがって安定した動作を確保することができ、信頼性を確保することができる。【００３６】
さらに、前記素子本体は、２つ以上の容量発生部を有する積層構造とされているので、各層で電極膜同士を溶着させることが可能となり、したがって溶着個所の増加により抵抗値の更なる低減が可能となり、通電時の発熱を低減できる。しかも、正常動作時には静電容量を増加させることが可能となり、ＥＳＤ対策素子として機能することが可能となる。【００３７】
また、本発明のアンチヒューズ素子は、２つ以上の容量発生部のうち、一の容量発生部を構成する電極膜は他の容量発生部を構成する電極膜に対し優先的に溶着するので、一の容量発生部を構成する特定の電極膜同士が先に選択的に短絡することになり、安定した動作を確保することが可能となる。【００３８】
ここで、「優先的に溶着」とは、一の容量発生部を構成する電極膜は他の容量発生部を構成する電極膜に対して先に溶着することを示す。他の容量発生部も、一の容量発生部の溶着を起点として溶着する場合がある。【００３９】
すなわち、常にバイアスが印加されるような用途に使用される場合、正常動作時にも電圧が印加されてアンチヒューズ素子の短絡を招くおそれがあるが、このような場合でも特定の電極膜同士を選択的に短絡させることにより、素子不良が生じるのを抑制することが可能となり、安定した動作を確保でき、信頼性向上を図ることができる。【００４０】
具体的には、（ｉ）一の容量発生部を構成する誘電体薄膜の膜厚を、他の容量発生部を構成する誘電体薄膜の膜厚よりも薄く形成したり、（ii）一の容量発生部を構成する誘電体薄膜の絶縁抵抗を、他の容量発生部を構成する誘電体薄膜に比べて低くしたり、（iii）一の容量発生部を構成する誘電体薄膜は、前記他の容量発生部を構成する誘電体薄膜に比べて絶縁抵抗が低下する薄膜形成条件で形成することにより、一の容量発生部を構成する電極膜を、他の容量発生部を構成する電極膜に対し優先的に溶着させることが可能となる。【００４１】
また、前記一の容量発生部を構成する少なくとも一方の電極膜の膜厚は、前記他の容量発生部を構成する少なくとも一方の電極膜の膜厚よりも厚いので、溶着され一体化された電極膜の膜厚を厚くすることができ、低抵抗で通電電流のバラツキを抑制することが可能となる。【００４２】
また、前記容量発生部を３つ以上有し、前記容量発生部からの電気信号を引き出すための各引出電極は、互いに異なる層の電極膜に電気的に接続されているので、電極膜に接続される引出電極同士が同電位になることがなく、これにより、より一層の抵抗値の低減が可能となる。【００４３】
また、前記素子本体の電極膜のうち、最上層の電極膜の表面に、該電極膜よりも低抵抗の金属膜が形成されているので、溶着した短絡後は低抵抗の金属膜に優先的に電流を流すことが可能となり、短絡後の動作特性を容易に制御できる。また、高抵抗で耐酸化性を有する高融点の貴金属材料は、一般に高価であるが、低抵抗材料としてＣｕ等の安価な材料を使用することにより、低コスト化を図ることも可能となる。
【図面の簡単な説明】
【００４４】
【図１】本発明に係るアンチヒューズ素子の一実施の形態（第１の実施の形態）を模式的に示した平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】前記アンチヒューズ素子の絶縁状態から導通状態に変化する場合のメカニズムを示す図である。
【図４】アンチヒューズ素子が搭載された電子装置の一例を示す電気回路図である。
【図５】上記アンチヒューズ素子の製造方法の一例を示す製造工程図（１／３）である。
【図６】上記アンチヒューズ素子の製造方法の一例を示す製造工程図（２／３）である。
【図７】上記アンチヒューズ素子の製造方法の一例を示す製造工程図（３／３）である。
【図８】本発明に係るアンチヒューズ素子の第２の実施の形態を模式的に示した平面図である。
【図９】図８のＢ−Ｂ断面図である。
【図１０】図８のＣ−Ｃ断面図である。
【図１１】本発明に係るアンチヒューズ素子の第３の実施の形態を模式的に示した平面図である。
【図１２】図１１のＤ−Ｄ断面図である。
【図１３】図１１のＥ−Ｅ断面図である。
【図１４】第１及び第２の電極膜の溶着状態を示すＦＩＢ−ＳＩＭ画像である。
【図１５】本発明実施例における静電気イミュニティ試験の出力波形を比較例と共に示した図である。
【図１６】特許文献１に記載されたアンチヒューズ素子の断面図である。
【発明を実施するための形態】
【００４５】
次に、本発明の実施の形態を図面に基づき詳説する。
【００４６】
図１は本発明に係るアンチヒューズ素子の一実施の形態（第１の実施の形態）を模式的に示す平面図であり、図２は図１のＡ−Ａ断面図である。
【００４７】
このアンチヒューズ素子は、ＳｉＯ２からなる酸化物層１が表面に形成されたＳｉ単結晶基板（以下、単に「Ｓｉ基板」という。）２上に密着層３が形成され、該密着層３の上面には第１の電極膜４、絶縁体層としての誘電体薄膜５、及び第２の電極膜６が順次形成されている。そして、第１の電極膜４は第１の引出電極７に電気的に接続され、第２の電極膜６は第２の引出電極８に電気的に接続され、該第１及び第２の引出電極７、８によりＬＥＤ等の電子部品と並列接続可能に構成されている。尚、上述した第１の電極膜４、誘電体薄膜５、及び第２の電極膜６で素子本体９を形成している。また、第１の電極膜４と第１の引出電極７、及び第２の電極膜６と第２の引出電極８とは、アンチヒューズ素子の幅方向の略中央部で電気的接続がなされている（図１、Ｘ部で示す。）
【００４８】
第１及び第２の電極膜４、６に使用される導電性材料としては、１０ｍＡ以上の大電流の通電が可能で、低抵抗かつ動作後の抵抗が安定する材料が使用される。すなわち、動作電圧が印加されたときに、通電による発熱で加熱溶融されても、酸化したり高抵抗化しない高融点の貴金属材料、例えば、Ｐｔ、Ａｕを好んで使用することができる。尚、この第１及び第２の電極膜４、６の膜厚は、適宜の薄膜であれば特に限定されるものではないが、好ましくは１００〜５００ｎｍに設定される。
【００４９】
また、誘電体薄膜５に使用される薄膜材料としては、高誘電率を有する誘電体材料が使用される。具体的には、（Ｂａ，Ｓｒ）ＴｉＯ３（以下、「ＢＳＴ」という。）、ＳｒＴｉＯ３、ＢａＴｉＯ３や、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、ＳｒＢｉ４Ｔｉ４Ｏ15等のビスマス層状化合物等を使用することができるが、これらの中ではＢＳＴが好んで使用される。
【００５０】
また、誘電体薄膜５の膜厚としては、通電による発熱により破壊されて分断することができ、かつ大きな静電容量を確保できるような膜厚に設定され、好ましくは８０〜１５０ｎｍ程度に設定される。
【００５１】
このように高誘電率を有する誘電体薄膜５を絶縁体層に使用することにより、ＳｉＯ２膜やＳｉＮｘ膜を絶縁体層に使用した場合と異なり、大きな静電容量を得ることが可能となる。そしてその結果、静電気による瞬間的な高電圧の印加を低減することができ、ＥＳＤ対策素子として機能させることができる。
【００５２】
すなわち、本発明のアンチヒューズ素子は、第１及び第２の電極膜４、６を短絡させて動作させることを目的とするが、短絡するまでは、静電気をアースに逃がすＥＳＤ対策素子としての機能を有する。尚、ＥＳＤ対策素子として機能する場合は、短絡するわけではないので、放電時に絶縁破壊を伴うことはない。
【００５３】
また、第１及び第２の引出電極７、８は、それぞれＴｉ等で形成された第１及び第２の第１層７ａ、８ａとＣｕ等で形成された第１及び第２の第２層７ｂ、８ｂからなる２層構造とされ、第１層７ａ、８ａは、例えば１００ｎｍに形成され、第２層７ｂ、８ｂは、例えば１０００ｎｍに形成される。
【００５４】
また、素子本体９は、上面及び側面が膜厚２００〜１０００ｎｍの無機保護膜１０で被覆され、該無機保護膜１０上には膜厚２０００〜１００００ｎｍの第１の有機保護膜１１が形成されている。
【００５５】
尚、無機保護膜１０としては、ＳｉＮｘ、ＳｉＯ２、Ａｌ２Ｏ３、ＴｉＯ２等を使用することができ、第１の有機保護膜１１としては、ポリイミド樹脂やエポキシ樹脂等を使用することができる。
【００５６】
第２の有機保護膜１２は、無機保護膜１０及び第１の有機保護膜１１を被覆し、かつ第１及び第２の引出電極７、８の一部が表面露出するように形成されている。第２の有機保護膜１２も、第１の有機保護膜１１と同様、ポリイミド樹脂やエポキシ樹脂等を使用することができる。
【００５７】
そして、このように素子本体９を第１及び第２の有機保護膜１１、１２で被覆することにより、第１及び第２の電極膜４、６の溶着によって密着層３等との間に層間剥離が生じた場合であっても、溶着後の素子本体９は第１及び第２の有機保護膜１１、１２で封止される。したがって、アンチヒューズ素子を安定して動作させることができ、信頼性を確保することができる。
【００５８】
図３は、上記アンチヒューズ素子の絶縁状態から導通状態に変化する場合のメカニズムを示す図である。
【００５９】
すなわち、アンチヒューズ素子に並列接続された電子部品が正常動作しているときは、図３（ａ）に示すように、第１及び第２の電極膜４、６は誘電体薄膜５を介して絶縁状態にある。
【００６０】
しかしながら、電子部品が断線等により開放状態になると、アンチヒューズ素子には動作電圧が印加され、電子部品に流れるべき１０ｍＡ以上の大電流が素子本体９に流れ込む。そして、ジュール熱が生じて発熱し、この発熱により、図３（ｂ）に示すように、第１及び第２の電極膜４、６が溶融し、第１及び第２の電極膜４、６は、短絡すべき所定箇所で玉化現象が起こる。このようにして第１及び第２の電極膜４、６は、玉化部１３ａ、１３ｂ、１４ａ、１４ｂを形成し、分断される。さらに、誘電体薄膜５は、玉化部１３ａ、１３ｂ、１４ａ、１４ｂからの溶融熱により加熱されてクラック１５が発生する。
【００６１】
そしてその後も、素子本体９には継続して電流が流れ込むため、図３（ｃ）に示すように、時間の経過と共に第１及び第２の電極膜４、６の溶融が更に進行し、前記玉化部は１３ａ、１３ｂ、１４ａ、１４ｂは矢印Ｆ及びＧに示す方向に肥大化すると共に、誘電体薄膜５は溶融熱により完全に分断される。
【００６２】
その後、玉化部１３ａ、１３ｂ、１４ａ、１４ｂの肥大化は更に進行し、図３（ｄ）に示すように、肥大化した玉化部同士が、分断された誘電体薄膜５の端部を巻き込むような形態で溶着して一体化し、接合部１６、１７を形成して導通状態となる。そして、このように導通状態になると、通電による発熱が抑えられて温度が低下し、低抵抗化し、大電流がアンチヒューズ素子を介して流れるようになる。
【００６３】
図４は、アンチヒューズ素子が電子部品としてのＬＥＤに並列接続された場合の電気回路図を示している。
【００６４】
すなわち、ＬＥＤ１８が開放不良となって消灯した場合、該ＬＥＤ１８に並列接続されたアンチヒューズ素子１９の第１及び第２の電極膜が、上述したメカニズムにより互いに溶着して短絡し、絶縁状態から導通状態となる。そして、電流はＬＥＤ１８を迂回してアンチヒューズ素子１９に流れ込み、これにより例えば、ＬＥＤ１８に直列接続された他の電子部品は通電状態を維持する。例えば、ＬＥＤ１８に他のＬＥＤが直列接続されている場合は、ＬＥＤ１８を迂回して本発明のアンチヒューズ素子１９に通電されることとなり、他のＬＥＤは点灯し続けることとなる。
【００６５】
このように本発明のアンチヒューズ素子を使用することにより直列に接続された電子部品の一部が故障して開放状態となっても、他の電子部品は正常動作をし続けることが可能となる。しかも、ＰｔやＡｕからなる高融点の貴金属材料で形成された第１及び第２の電極膜同士を溶融・溶着させて短絡させているので、加熱溶融しても酸化したり高抵抗化することもなく、低抵抗を維持することができる。したがって、大電流を通電したときも安定して動作し、容量の大きな電源も不要である。
【００６６】
また、開放不良を起こしていない電子部品に並列接続されたアンチヒューズ素子の素子本体９は、上述したように誘電体薄膜５は高誘電率材料を使用しているので、静電容量を大きくすることができ、これにより静電気による過大な電圧印加を低減させることが可能となり、ＥＳＤ対策素子としての機能を有する。
【００６７】
次に、上記アンチヒューズ素子の製造方法を図５〜図７に基づき詳述する。
【００６８】
まず、図５（ａ）に示すように、Ｓｉ基板２に熱酸化処理を施し、膜厚５００〜１０００ｎｍのＳｉＯ２からなる酸化物層１を形成する。
【００６９】
次いで、化学溶液堆積（Chemical Solution Deposition；以下「ＣＳＤ」という。）法により酸化物層１上に膜厚１０〜１００ｎｍ等の密着層３を形成する。密着層３としては、ＢＳＴ、ＳｒＴｉＯ３、ＢａＴｉＯ３や、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、ＳｒＢｉ４Ｔｉ４Ｏ15等のビスマス層状化合物等を使用することができるが、例えば、ＢＳＴ膜を形成する場合は、Ｂａ、Ｓｒ、Ｔｉが、モル比で例えばＢａ：Ｓｒ：Ｔｉ＝７：３：１０に配合された成膜原料溶液を用意する。そして、この成膜原料溶液を酸化物層１上に塗布し、３００〜４００℃のホットプレ−ト上で乾燥させ、６００〜７００℃の温度で１０〜６０分間、熱処理を行って結晶化させ、ＢＳＴ膜を形成する。
【００７０】
次に、図５（ｂ）に示すように、第１の導電層４′、絶縁体層５′、及び第２の導電層６′を順次成膜する。具体的には、ＲＦマグネトロンスパッタ法により膜厚１００〜５００ｎｍのＰｔやＡｕからなる第１の導電層４′を形成し、次いで、密着層３と同様、ＣＳＤ法によりＢＳＴ等からなる膜厚８０〜１５０ｎｍの絶縁体層５′を形成し、その後、第１の導電層４′と同様、ＲＦマグネトロンスパッタ法により膜厚１００〜５００ｎｍのＰｔやＡｕからなる第２の導電層６′を形成する。
【００７１】
次に、フォトリソグラフィー技術及びアルゴンイオンミリング法を使用し、図５（ｃ）に示すように、第２の電極膜６、誘電体薄膜５、及び第１の電極膜４を作製する。すなわち、フォトレジストを塗布してプリベークした後、フォトマスクを介して紫外光をフォトレジストに照射し、露光、現像、ポストベークを行なってフォトマスクパターンをレジストパターンに転写する。次いで、アルゴンイオンミリング法によりアルゴンイオンをエッチング面に衝突させて第２の導電層６′、絶縁体層５′及び第１の導電層４′の所定領域をエッチングし、第２の電極膜６、誘電体薄膜５及び第１の電極膜４を順次形成し、これにより素子本体９を作製する。
【００７２】
そしてこの後、この素子本体９を８００〜９００℃の温度で約３０分間熱処理する。
【００７３】
次に、図６（ｄ）に示すように、素子本体９の上面及び側面を覆うように、スパッタリング法により膜厚２００〜１０００ｎｍの無機保護膜１０を形成する。次いで、スピンコ−ト法で感光性樹脂材料を無機保護膜１０上に塗布し、その後、１２５℃の温度で５分間加熱し、露光、現像処理を行った後、３５０℃で１時間程度加熱し、膜厚が２０００〜１００００ｎｍの所定パターンの第１の有機保護膜１１を形成する。
【００７４】
次に、この第１の有機保護膜１１をマスクとし、ＣＨＦ３ガスを用いて無機保護膜１０をドライエッチングし、図６（ｅ）に示すように、第１の電極膜４及び第２の電極膜６の一部を表面露出させる。
【００７５】
次に、ＲＦマグネトロンスパッタ法を使用し、第１及び第２の引出電極７、８となるべき２層の金属層を形成し、次いで、上述したフォトリソグラフィ技術を使用してフォトマスクパターンをレジストパターンに転写し、アルゴンイオンミリング法を使用してエッチングし、図６（ｆ）に示すように、第１の第１層７ａ及び第１の第２層７ｂからなる第１の引出電極７、第２の第１層８ａ及び第２の第２層８ｂからなる第２の引出電極８をそれぞれ形成する。
【００７６】
次に、図７（ｇ）に示すように、感光性樹脂原料１２′をスピンコ−ト法で第１及び第２の引出電極７、８、さらには無機保護膜１０及び第１の有機保護膜１１を覆うように塗布する。そしてこの後、１２５℃の温度で５分間加熱し、露光、現像工程を経て３５０℃で１時間程度加熱し、図７（ｈ）に示すように、膜厚２０００〜１００００ｎｍの所定パターンからなる第２の有機保護膜１２を形成し、これによりアンチヒューズ素子が作製される。
【００７７】
そして、このアンチヒューズ素子は、上述したように、誘電体薄膜５と、該誘電体薄膜５の上下両面に形成された第１及び第２の電極膜４、６とからなる素子本体９を備え、動作電圧の印加時に生じる発熱により第１及び第２の電極膜４、６が溶融し、これら第１及び第２の電極膜４、６が溶着して電気的に接続されるので、動作電圧の印加によって第１の電極膜４と第２の電極膜６とが短絡し、大電流を通電させることが可能となる。そして大電流を通電したときも低抵抗でかつ短絡後の抵抗値も安定するので、複数の電子部品が直列接続されている場合にこのアンチヒューズ素子を各電子部品に並列接続することにより、特定の電子部品が開放不良となっても、他の電子部品の動作を効果的に補償することが可能となる。
【００７８】
しかも、上述したように誘電体薄膜５を巻き込むような形態で第１の電極膜４と第２の電極膜６とが溶着して接合するので、電極膜同士が強固に一体化され、１０ｍＡ以上の大電流の通電が可能な導通状態を確実に実現することができる。
【００７９】
また、第１及び第２の電極膜４、６は、ＰｔやＡｕ等の高融点金属材料で形成されているので、発熱により溶融しても酸化したり高抵抗化することもない。したがって、第１の電極膜４と第２の電極膜６とが溶着して短絡した後も、大電流が通電可能なように低抵抗状態を維持することができ、アンチヒューズ素子としての信頼性を確保することができる。
【００８０】
また、素子本体９は、第１の有機保護膜１１及び第２の有機保護膜１２で被覆されているので、たとえ、第１の電極膜４と第２の電極膜６との溶着に起因して各層での層間剥離が生じても該有機保護膜によって封止され、したがって安定した動作を確保することができ、信頼性を確保することができる。
【００８１】
また、素子本体９が、誘電体薄膜５の上下両面に電極膜（第１及び第２の電極膜４、６）を形成した構造であるので、動作電圧が印加される前は、大きな静電容量を得ることが可能となる。したがって並列接続された電子部品が正常に動作しているときは、ＥＳＤ対策素子としての機能を奏することができる。
【００８２】
図８は本発明に係るアンチヒューズ素子の第２の実施の形態を示す平面図であり、図９は図８のＢ−Ｂ断面図、図１０は図８のＣ−Ｃ断面図である。
【００８３】
本第２の実施の形態では、素子本体２０が積層構造とされ、２つの容量発生部を有している。すなわち、密着層３の上面には第１の電極膜２１、第１の誘電体薄膜２２、第２の電極膜２３、第２の誘電体薄膜２４、第３の電極膜２５が順次成膜され、これらで素子本体２０を形成している。そして、第１の電極膜２１、第１の誘電体薄膜２２、及び第２の電極膜２３で静電容量を発生し、第２の電極膜２３、第２の誘電体薄膜２４、及び第３の電極膜２５で静電容量を発生し、これにより２つの容量発生部を有している。
【００８４】
また、第２の電極膜２３は第１の引出電極２６に電気的に接続され、第１の電極膜２１は第２の引出電極２７に電気的に接続され、さらに第３の電極膜２５は第３の電極膜２８に電気的に接続されている。すなわち、第１〜第３の引出電極２６〜２８は、第１の実施の形態と同様、二層構造とされ（図９、１０では省略）、図８中、Ｕ部及びＹ部で第２の電極膜２３と第１の引出電極２６とが電気的に接続され、Ｗ部で第１の電極膜２１と第２の引出電極２７とが電気的に接続され、Ｚ部で第３の電極膜２５と第２の引出電極２８とが電気的に接続されている。
【００８５】
また、素子本体２０は、第１の実施の形態と同様、無機保護膜２９、第１及び第２の有機保護膜３０、３１で被覆されている。
【００８６】
そして、この場合も動作電圧が印加されたときは、第１の実施の形態と同様、素子本体２０に電流が流れ込んで発熱し、この発熱により電極膜が溶融し、電極膜同士が溶着して短絡し、導通状態となる。
【００８７】
また、動作電圧が印加される前は、ＥＳＤ対策素子としての機能を発揮する。特に、本第２の実施の形態では、素子本体２０が、２つの容量発生部を有する積層構造とされているので、素子本体２０の静電容量は単層構造の場合に比べて増加させることができ、ＥＳＤの低減をより一層効果的に行うことができる。
【００８８】
本第２の実施の形態のアンチヒューズ素子も第１の実施の形態と略同様の方法・手順で容易に製造することができる。
【００８９】
すなわち、Ｓｉ基板２の表面に酸化物層１及び密着層３を成膜した後、ＲＦマグネトロンスパッタ法により密着層３の表面にＰｔやＡｕからなる第１の金属層を成膜し、さらに、ＣＳＤ法により第１の金属層上にＢＳＴ等からなる第１の絶縁体層を成膜する。
【００９０】
次いで、ＲＦマグネトロンスパッタ法により第１の絶縁体層上にＰｔ等からなる第２の金属層を成膜し、さらにＣＳＤ法により前記第２の金属層上にＢＳＴ等からなる第２の絶縁体層を成膜する。
【００９１】
そしてこの後、ＲＦマグネトロンスパッタ法により第２の絶縁体層の表面に第３の金属層を成膜する。
【００９２】
次に、フォトリソグラフィ技術を使用してパターニングし、その後アルゴンイオンミリング法によりエッチング面にアルゴンを衝突させてエッチングを行い、第３の電極膜２５、第２の誘電体薄膜２４、第２の電極膜２３、第１の誘電体薄膜２２、及び第１の電極膜２１を順次形成し、これにより素子本体２０を作製する。
【００９３】
その後は、第１の実施の形態と同様、素子本体２０を熱処理し、ＳｉＮｘ等からなる無機保護膜２９、ポリイミド樹脂等からなる第１の有機保護膜３０、二層構造からなる第１〜第３の引出電極２６〜２８を順次作製し、その後ポリイミド樹脂等からなる第２の有機保護膜３１を作製し、これによりアンチヒューズ素子が製造される。
【００９４】
また、この積層構造を有するアンチヒューズ素子は、種々の変形例が可能である。例えば、２つの容量発生部のうち、一方の容量発生部を構成する電極膜を他方の容量発生部を構成する電極膜よりも優先的に溶着させて短絡させるようにするのも好ましく、これにより、一方の容量発生部を構成する電極膜同士が先に選択的に短絡することとなり、安定した動作を確保することが可能となる。
【００９５】
このように一方の容量発生部の電極膜を他方の容量発生部の電極膜よりも優先的に短絡させる効果的な手法として、以下の方法がある。
【００９６】
（ｉ）一方の容量発生部を構成する誘電体薄膜（例えば、第２の誘電体薄膜２４）の膜厚を、他方の容量発生部を構成する誘電体薄膜（例えば、第１の誘電体薄膜２２）の膜厚よりも、例えば２０％程度薄くする。
【００９７】
バイアス印加により素子本体２０の電極膜同士が接合して短絡する確率は、誘電体薄膜の膜厚に反比例する。したがって、先に短絡させたい電極膜（例えば、第２及び第３の電極膜２３、２５）に介在された誘電体薄膜（例えば、第２の誘電体薄膜２４）を薄くすることにより、誘電体薄膜を第２の誘電体薄膜と同一膜厚にした場合に比べ、特定の誘電体薄膜を短絡させ易くなり、アンチヒューズ素子としての信頼性向上を図ることができる。
【００９８】
（ii）例えば下記（ａ）〜（ｃ）の方法を使用し、一の容量発生部を構成する誘電体薄膜（例えば、第２の誘電体薄膜２４）の絶縁抵抗を、他の容量発生部を構成する誘電体薄膜（例えば、第１の誘電体薄膜２２）に比べて低くする。
【００９９】
（ａ）短絡させたい容量発生部の誘電体薄膜が第２の誘電体薄膜２４の場合、該第２の誘電体薄膜２４が、第１の誘電体薄膜２２に比べ絶縁抵抗が低くなるように、前記第２の誘電体薄膜２４の材料系を選択する。例えば、第１の誘電体薄膜２２をＢＳＴで形成している場合、第２の誘電体薄膜２４として、ＢＳＴよりも絶縁抵抗が低くなるような他の材料系を選択する。
【０１００】
（ｂ）第１及び第２の誘電体薄膜２２、２４が共にＢＳＴで形成されている場合は、第２の誘電体薄膜２４が第１の誘電体薄膜２２よりも絶縁抵抗が低くなるように第１及び第２の誘電体薄膜２２、２４のＡサイトとＢサイトの組成比を調整する。
【０１０１】
（ｃ）第２の誘電体薄膜２４に特定元素を添加することによっても、該第２の誘電体薄膜２４の絶縁抵抗を第１の誘電体薄膜２２の絶縁抵抗よりも低下させる。例えば、第１及び第２の誘電体薄膜２２、２４の薄膜材料として、共にＢＳＴ系材料を使用する場合、第２の誘電体薄膜２４にＹ等の希土類元素を添加することにより、第２の誘電体薄膜２４の絶縁抵抗を第１の誘電体薄膜２２の絶縁抵抗よりも低下させる。
【０１０２】
このように上記（ａ）〜（ｃ）の方法を使用することにより、第２の誘電体薄膜２４を第１の誘電体薄膜２２よりも絶縁抵抗を低くすることができ、これにより第１の誘電体薄膜２２に対し第２の誘電体薄膜２４を優先的に短絡させることが可能となる。
【０１０３】
（iii）一方の容量発生部を構成する誘電体薄膜（例えば、第２の誘電体薄膜２４）を、他の容量発生部を構成する誘電体薄膜（例えば、第１の誘電体薄膜２２）に比べて絶縁抵抗が低下するような薄膜形成条件で形成する。
【０１０４】
例えば、短絡させたい容量発生部の誘電体薄膜が第２の誘電体薄膜２４の場合、該第２の誘電体薄膜２４の形成に際し、アルゴンイオンミリング法におけるエッチング時間を意図的に長くし、第１の誘電体薄膜２２に予めダメージを付与することにより、第２の誘電体薄膜２４の絶縁抵抗が第１の誘電体薄膜２２の絶縁抵抗よりも低くなるようにする。第１及び第２の誘電体薄膜２２、２４を予めこのように形成しておくことにより、溶融加熱された場合に第２の誘電体薄膜２４の分断が容易となり、第２の電極膜２３と第３の電極膜２５とを優先的に溶着させて短絡させることが可能である。
【０１０５】
上記（ｉ）〜（iii）のような方法を使用して特定の容量発生部に対し優先的に溶着させて短絡させることにより、素子の不良発生率を低減することができる。
【０１０６】
また、一の容量発生部を構成する少なくとも一方の電極膜の膜厚（例えば、第３の電極膜２５）を、他の容量発生部を構成する少なくとも一方の電極膜の膜厚（例えば、第２の電極膜２３）よりも厚く形成するのも好ましい。これにより溶着され一体化された電極膜の膜厚を厚くすることができるので、より一層低抵抗化し、通電電流のバラツキも抑制することができる。
【０１０７】
さらに、短絡させたい第２及び第３の電極膜２３、２５のうち、最上層に位置する第３の電極膜２５の表面に、該第３の電極膜２５よりも低抵抗の金属膜を形成するのも好ましい。これにより溶着した短絡後は低抵抗の金属膜に優先的に電流を流すことが可能となり、短絡後の動作特性を容易に制御できる。特に、高抵抗で耐酸化性を有する高融点の貴金属材料は、一般に高価であるが、前記金属膜をＣｕ等の安価な材料で形成することにより、低コスト化も図ることが可能となる。
【０１０８】
図１１は本発明に係るアンチヒューズ素子の第３の実施の形態を示す平面図であり、図１２は図１１のＤ−Ｄ断面図、図１３は図１１のＥ−Ｅ断面図である。
【０１０９】
本第３の実施の形態は、素子本体４０が３つ容量発生部を有する積層構造とされている。すなわち、密着層３の上面には第１の電極膜４１、第１の誘電体薄膜４２、第２の電極膜４３、第２の誘電体薄膜４４、第３の電極膜４５、第３の誘電体薄膜４６、第４の電極膜４７が順次成膜され、これらで素子本体４０を形成している。
【０１１０】
そして、第４の電極膜４７は、図１１のＯ部で、第１の引出電極４８に電気的に接続され、第３の電極膜４５は、同図のＰ部で、第２の引出電極４９に電気的に接続され、また、第２の電極膜４３は、同図のＱ部で、第３の引出電極５０に電気的に接続され、第１の電極膜４１は、同図のＲ部で、第４の引出電極５１に電気的に接続されている。すなわち第１〜第４の引出電極４８〜５１は互いに異なる層の電極膜（第１〜第４の電極膜４１、４３、４５、４７）に電気的に接続されている。尚、これら各引出電極４８〜５１は、第１の実施の形態と同様、二層構造とされている（図１２、１３では省略）。
【０１１１】
また、素子本体４０は、第１及び第２の実施の形態と同様、無機保護膜５２、第１及び第２の有機保護膜５３、５４で被覆されている。
【０１１２】
そして、この場合も動作電圧が印加されたときは、第１及び第２の実施の形態と同様、素子本体４０に電流が流れ込んで発熱し、この発熱により電極膜が溶融し、電極膜同士が溶着して短絡し、導通状態となる。
【０１１３】
また、上記第２の実施の形態では、第１の引出電極２６により第３の電極膜２５からの電気信号が引き出されており、図８のＵ部とＹ部で引出電極は同電位であるが、この第３の実施の形態では、図１１〜図１３に示すように、各引出電極４８〜５１が、互いに異なる層の電極膜４１、４３、４５、４７に接続されているので、引出電極同士が互いに同電位になることがなく、これにより、より一層の抵抗値の低減を図ることが可能となる。
【０１１４】
また、動作電圧が印加される前は、ＥＳＤ対策素子としての機能を発揮する。特に、本第３の実施の形態では、素子本体４０が、３つの容量発生部を有しているので、単層構造や二層構造の場合に比べ、静電容量を増加させることができ、これによりＥＳＤの低減をより一層効果的に行うことができる。
【０１１５】
本第３の実施の形態のアンチヒューズ素子も第１の実施の形態と略同様の方法・手順で容易に製造することができる。
【０１１６】
すなわち、Ｓｉ基板２の表面に酸化物層１及び密着層３を成膜した後、ＲＦマグネトロンスパッタ法により密着層３の表面にＰｔやＡｕからなる第１の金属層を成膜し、さらに、ＣＳＤ法により第１の金属層上にＢＳＴ等からなる第１の絶縁体層を成膜する。
【０１１７】
次いで、ＲＦマグネトロンスパッタ法により第１の絶縁体層上にＰｔ等からなる第２の金属層を成膜し、さらにＣＳＤ法により前記第２の金属層上にＢＳＴ等からなる第２の絶縁体層を成膜する。
【０１１８】
そしてこの後、ＲＦマグネトロンスパッタ法により第２の絶縁体層の表面に第３の金属層を成膜し、さらに、ＣＳＤ法により第３の金属層上にＢＳＴ等からなる第３の絶縁体層を成膜する。
【０１１９】
次いで、ＲＦマグネトロンスパッタ法により第３の絶縁体層上にＰｔ等からなる第４の金属層を成膜する。
【０１２０】
次に、フォトリソグラフィ技術を使用してパターニングし、その後アルゴンイオンミリング法によりエッチング面にアルゴンを衝突させてエッチングを行い、第４の電極膜４７、第３の誘電体薄膜４６、第３の電極膜４５、第２の誘電体薄膜４４、第２の電極膜４３、第１の誘電体薄膜４２、及び第１の電極膜４１を順次形成し、これにより素子本体４０を作製する。
【０１２１】
その後は、第１及び第２の実施の形態と同様、素子本体４０を熱処理し、次いでＳｉＮｘ等からなる無機保護膜５２、ポリイミド樹脂等からなる第１の有機保護膜５３、二層構造からなる第１〜第４の引出電極４８〜５１を順次作製し、その後ポリイミド樹脂等からなる第２の有機保護膜５４を作製し、これによりアンチヒューズ素子が製造される。
【０１２２】
尚、本発明は上記実施の形態に限定されるものではない。この第３の実施の形態においても、第２の実施の形態で述べた（ｉ）〜（iii）と略同様の方法で、３つの容量発生部のうち、一の容量発生部を構成する電極膜を他の容量発生部を構成する電極膜よりも優先的に溶着させて短絡させることができる。そして、このように一の容量発生部を構成する電極膜同士を先に選択的に短絡させることにより、より安定した動作を確保することが可能となる。
【０１２３】
また、上記実施の形態では各電極膜をＲＦマグネトロンスパッタ法で形成しているが、真空蒸着法等、他の薄膜形成法で形成してもよい。
【０１２４】
また、上記実施の形態では第１の有機保護膜１１、２９、５３を無機保護膜１０、２８、５２上に形成しているが、無機保護膜１０、２８、５２の側面を覆うように形成してもよい。
【０１２５】
また、素子本体を４つ以上の容量発生部を有する多層構造とすることもできる。
【０１２６】
また、図４では電子部品としてＬＥＤを例示したが、本発明は、多数の電子部品が直列接続されている場合に広く適用でき、ツェナーダイオードやバリスタ等が回路基板に実装されている場合にも適用可能なのはいうまでもない。
【０１２７】
次に、本発明の実施例を具体的に説明する。
【実施例１】
【０１２８】
上記第１の実施の形態に記載した製造方法に従い、トリガ−電圧を２０Ｖとした試料を作製した。尚、１ｋＨｚで静電容量を測定したところ、０．０１５μＦであった。【０１２９】
表１は、各層の形成材料、膜厚、形成方法を示している。【０１３０】
【表１】
2010100995.tif 000003
【０１３１】
次に、試料を最大電流３００ｍＡとした定電流回路に接続し、動作後の低抗値を測定した。その結果、抵抗値の平均値は１.２Ω（最大１.７Ω、最小O.７Ω  ｎ:２０）であり、安定して動作することが分かった。また、最大電流を５０ｍＡ〜１.０Ａと変化させても抵抗値に変化がないことが確認された。【０１３２】
次に、上記試料について、ＦＩＢ−ＳＩＭ（集束イオンビーム−走査イオン顕微鏡）法により、第１の電極膜と第２の電極膜とが溶着した溶着箇所の試料断面を観察した。【０１３３】
図１４は、そのＦＩＢ−ＳＩＭ画像である。【０１３４】
この図１４から明らかなように、第１及び第２の電極膜の溶着箇所（画像中、上下電極融着部と記した部分）で密着層（ＢＳＴ膜）との間で剥離が発生しているものの、第１の有機保護膜（１層目のポリイミド膜）で封止されていることが確認された。【０１３５】
次に、上記試料をＥＳＤ発生器に接続した本発明実施例と、上記試料をＥＳＤ発生器に接続しなかった比較例について、ＩＥＣ６１０００−４−２に準拠し、１.０ｋＶの電圧を印加してＥＳＤイミュニティ試験を行った。【０１３６】
図１５は、ＥＳＤイミュニティ試験の出力波形を示す図である。横軸が時間（ｎｓ）、縦軸は端子間電圧（Ｖ）である。【０１３７】
この図１５から明らかなように、比較例は、急峻な放電ピークが発生しており、瞬間的に高電圧が印加されている。これに対し、本発明実施例は、急峻な放電ピークは生じることもなく、緩やかな曲線を描いている。すなわち、ＥＳＤに起因する瞬間的な高電圧が端子間に印加されることもなく、したがってＥＳＤ対策素子としても有用であることが分かった。
【実施例２】
【０１３８】
第２の実施の形態及び第３の実施の形態に記載した製造方法に従い、トリガ−電圧を２０Ｖとした実施例２及び実施例３の試料をそれぞれ作製した。尚、素子本体の積層数を増加させた以外は、実施例１と同一の製造条件で行なった（実施例１の表１参照）。【０１３９】
また、１ｋＨｚで静電容量を測定したところ、実施例２は０．０３０μＦ、実施例３は０．０４５μＦであった。（実施例１の静電容量は、上述したように０．０１５μＦである。）
次に、実施例２、３の各試料を最大電流３００ｍＡとした定電流回路に接続し、動作後の低抗値を測定した。尚、測定は各試料２０個について行い、平均値を算出した。【０１４０】
次に、各実施例試料１２個について、マシンモデルを作製し、ＥＩＡＪＥＤ−４７０１／３０４の試験規格に準拠し、正負５回印加して正常動作をする最大電圧を測定し、これをＥＳＤ耐圧として評価した。また、ＥＳＤ耐圧については、実施例１の試料についても測定した。【０１４１】
表２は、実施例１〜３の各試料の抵抗値（平均値）、及びＥＳＤ耐圧（平均値）を示している。【０１４２】
【表２】
2010100995.tif 000004
【０１４３】
この表２から明らかなように、抵抗値は、積層数が増加するに連れて低減することができ、また、静電容量は積層数が増加するに連れて増加することから、ＥＳＤ耐圧も積層数の増加に伴い増加することが確認された。
【産業上の利用可能性】
【０１４４】
ＬＥＤ等の複数の電子部品が直列接続されている場合、一部の電子部品が開放不良になっても他の電子部品の動作に影響が及ぶのを回避できる。また、電子部品の正常動作時にはＥＳＤ対策素子としての機能も発揮する。【０１４５】
また、本発明はＬＥＤに限らず、電子部品や電子機器に並列接続され、過電圧を加えることで高抵抗から低抵抗へと不可逆に変化してバイパス回路を形成するアンチヒューズ素子として用いることができる。
【符号の説明】
【０１４６】
４  第１の電極膜（電極膜）
５  誘電体薄膜
６  第２の電極膜（電極膜）
９  素子本体
１１  第１の有機保護膜（保護膜）
１２  第２の有機保護膜（保護膜）
１９  ＬＥＤ（電子部品）
２０  素子本体
２１  第１の電極膜（電極膜）
２２  第１の誘電体薄膜（誘電体薄膜）
２３  第２の電極膜（電極膜）
２４  第２の誘電体薄膜（誘電体薄膜）
２５  第３の電極膜（電極膜）
２９  第１の有機保護膜（保護膜）
３０  第２の有機保護膜（保護膜）
４０  素子本体
４１  第１の電極膜
４２  第１の誘電体薄膜
４３  第２の電極膜
４４  第２の誘電体薄膜
４５  第３の電極膜
４６  第３の誘電体薄膜
４７  第４の電極膜
４８〜５１  第１〜第４の引出電極（引出電極）
５２  無機保護膜
５３  第１の有機保護膜
５４  第２の有機保護膜
【図１】
2010100995.tif 000005
【図２】
2010100995.tif 000006
【図３】
2010100995.tif 000007
【図４】
2010100995.tif 000008
【図５】
2010100995.tif 000009
【図６】
2010100995.tif 000010
【図７】
2010100995.tif 000011
【図８】
2010100995.tif 000012
【図９】
2010100995.tif 000013
【図１０】
2010100995.tif 000014
【図１１】
2010100995.tif 000015
【図１２】
2010100995.tif 000016
【図１３】
2010100995.tif 000017
【図１５】
2010100995.tif 000018
【図１６】
2010100995.tif 000019
【図１４】
2010100995.tif 000020
【国際調査報告】
2010100995.tif 000021
2010100995.tif 000022
2010100995.tif 000023
2010100995.tif 000024