(57)【要約】  可変分周器（７）から出力された分周信号に同期して、分周比を示す分周比設定信号に負帰還信号が加算されている加算信号に基づいて、可変分周器（７）における出力信号の分周比を制御する分周比制御回路（８）と、信号出力回路（３）の出力信号の位相を示す第１の位相検出信号を算出する第１の位相検出回路（１０）と、分周比制御回路（８）が基準信号に同期して、可変分周器（７）における出力信号の分周比を制御しているとした場合の出力信号の位相を示す第２の位相検出信号を算出する第２の位相検出回路（１３）と、第１の位相検出信号と第２の位相検出信号との差分から負帰還信号を生成し、生成した負帰還信号と分周比設定信号との加算信号を分周比制御回路（８）に出力するシフト回路（１７）とを備えるように、位相同期回路を構成した。
2020012557.tif 000002
【特許請求の範囲】
【請求項１】
基準信号と分周信号の位相差を検出する位相比較器と、
前記位相比較器により検出された位相差に対応する周波数の信号を出力する信号出力回路と、
前記信号出力回路の出力信号を分周し、前記出力信号の分周信号を前記位相比較器に出力する可変分周器と、
前記可変分周器から出力された分周信号に同期して、分周比を示す分周比設定信号に負帰還信号が加算されている加算信号に基づいて、前記可変分周器における出力信号の分周比を制御する分周比制御回路と、
前記信号出力回路の出力信号の位相を示す第１の位相検出信号を算出する第１の位相検出回路と、
前記分周比制御回路が前記基準信号に同期して、前記可変分周器における出力信号の分周比を制御しているとした場合の当該出力信号の位相を示す第２の位相検出信号を算出する第２の位相検出回路と、
前記第１の位相検出信号と前記第２の位相検出信号との差分から負帰還信号を生成し、生成した負帰還信号と前記分周比設定信号との加算信号を前記分周比制御回路に出力するシフト回路と
を備えた位相同期回路。
【請求項２】
前記分周比制御回路は、
前記可変分周器から出力された分周信号に同期して、前記加算信号のΔΣ変調を行うことで、前記可変分周器における出力信号の分周比を示す第１のパルス列を生成する第１のΔΣ変調器であることを特徴とする請求項１記載の位相同期回路。
【請求項３】
前記第１の位相検出回路は、
前記第１のΔΣ変調器により生成された第１のパルス列から前記加算信号を減算する第１の減算器と、
前記第１の減算器による減算の結果を積分することで、前記第１の位相検出信号を算出する第１の積分器とを備え、
前記第２の位相検出回路は、
前記基準信号に同期して、前記分周比設定信号のΔΣ変調を行うことで、第２のパルス列を生成する第２のΔΣ変調器と、
前記第２のΔΣ変調器により生成された第２のパルス列から前記分周比設定信号を減算する第２の減算器と、
前記第２の減算器による減算の結果を積分することで、前記第２の位相検出信号を算出する第２の積分器とを備えていることを特徴とする請求項２記載の位相同期回路。
【請求項４】
前記可変分周器から出力された分周信号に同期して、前記加算信号のΔΣ変調を行う第１の一次ΔΣ変調器が前記分周比制御回路に含まれており、かつ、前記第１の一次ΔΣ変調器が前記第１の位相検出回路に含まれており、
前記分周比制御回路は、
前記可変分周器から出力された分周信号に同期して、前記第１の一次ΔΣ変調器におけるΔΣ変調の誤差出力をΔΣ変調する第３のΔΣ変調器と、
前記第１の一次ΔΣ変調器におけるΔΣ変調のキャリー出力と前記第３のΔΣ変調器におけるΔΣ変調のキャリー出力とに基づいて前記可変分周器における出力信号の分周比を制御する結合器とを備え、
前記第２の位相検出回路は、
前記基準信号に同期して、前記分周比設定信号のΔΣ変調を行う第２の一次ΔΣ変調器であり、
前記シフト回路は、
前記第１の一次ΔΣ変調器におけるΔΣ変調の誤差出力と前記第２の一次ΔΣ変調器におけるΔΣ変調の誤差出力との差分から負帰還信号を生成する負帰還信号生成回路と、
前記負帰還信号生成回路により生成された負帰還信号と前記分周比設定信号との加算信号を前記第１の一次ΔΣ変調器に出力する加算器とを備えていることを特徴とする請求項１記載の位相同期回路。
【請求項５】
前記可変分周器から出力された分周信号に同期して、前記加算信号のΔΣ変調を行う第１の一次ΔΣ変調器が前記分周比制御回路に含まれており、かつ、前記第１の一次ΔΣ変調器が前記第１の位相検出回路に含まれており、
前記分周比制御回路は、
前記可変分周器から出力された分周信号に同期して、前記第１の一次ΔΣ変調器におけるΔΣ変調の誤差出力をΔΣ変調する第３のΔΣ変調器と、
前記第１の一次ΔΣ変調器におけるΔΣ変調のキャリー出力と前記第３のΔΣ変調器におけるΔΣ変調のキャリー出力とに基づいて前記可変分周器における出力信号の分周比を制御する結合器とを備え、
前記第２の位相検出回路は、
前記基準信号に同期して、前記分周比設定信号のΔΣ変調を行う第２の一次ΔΣ変調器であり、
前記シフト回路は、
前記第１の一次ΔΣ変調器におけるΔΣ変調のキャリー出力と前記第２の一次ΔΣ変調器におけるΔΣ変調のキャリー出力との位相差を検出する第２の位相比較器と、
前記第２の位相比較器により検出された位相差から負帰還信号を生成するフィルタと、
前記フィルタにより生成された負帰還信号と前記分周比設定信号との加算信号を前記第１の一次ΔΣ変調器に出力する加算器とを備えていることを特徴とする請求項１記載の位相同期回路。
【請求項６】
前記第１の位相検出回路は、
前記可変分周器から出力された分周信号に同期して、前記加算信号のΔΣ変調を行うことで、前記第１の位相検出信号を算出する第１の一次ΔΣ変調器であり、
前記第２の位相検出回路は、
前記基準信号に同期して、前記分周比設定信号のΔΣ変調を行うことで、前記第２の位相検出信号を算出する第２の一次ΔΣ変調器であり、
前記シフト回路は、
前記第１の一次ΔΣ変調器におけるΔΣ変調の誤差出力と前記第２の一次ΔΣ変調器におけるΔΣ変調の誤差出力との差分から負帰還信号を生成する負帰還信号生成回路と、
前記負帰還信号生成回路により生成された負帰還信号と前記分周比設定信号との加算信号を前記第１の一次ΔΣ変調器に出力する加算器とを備えていることを特徴とする請求項１記載の位相同期回路。
【請求項７】
前記第１の位相検出回路は、
前記可変分周器から出力された分周信号に同期して、前記加算信号のΔΣ変調を行うことで、前記第１の位相検出信号を算出する第１の一次ΔΣ変調器であり、
前記第２の位相検出回路は、
前記基準信号に同期して、前記分周比設定信号のΔΣ変調を行うことで、前記第２の位相検出信号を算出する第２の一次ΔΣ変調器であり、
前記シフト回路は、
前記第１の一次ΔΣ変調器におけるΔΣ変調のキャリー出力と前記第２の一次ΔΣ変調器におけるΔΣ変調のキャリー出力との位相差を検出する第２の位相比較器と、
前記第２の位相比較器により検出された位相差から負帰還信号を生成するフィルタと、
前記フィルタにより生成された負帰還信号と前記分周比設定信号との加算信号を前記第１の一次ΔΣ変調器に出力する加算器とを備えていることを特徴とする請求項１記載の位相同期回路。
【請求項８】
前記第１の位相検出回路は、
前記信号出力回路の出力信号を分周し、前記出力信号の分周信号を出力する第１の分周器であり、
前記第２の位相検出回路は、
前記基準信号を分周し、前記基準信号の分周信号を出力する第２の分周器であり、
前記シフト回路は、
前記第１の分周器から出力された分周信号と前記第２の分周器から出力された分周信号との位相差を検出する第２の位相比較器と、
前記第２の位相比較器により検出された位相差から負帰還信号を生成するフィルタと、
前記フィルタにより生成された負帰還信号と前記分周比設定信号との加算信号を前記分周比制御回路に出力する加算器とを備えていることを特徴とする請求項１記載の位相同期回路。
【請求項９】
前記第１の位相検出回路は、
前記信号出力回路の出力信号を分周し、前記出力信号の分周信号を出力する第１の分周器と、
前記第１の分周器から出力された分周信号のパルス数をカウントし、当該分周信号のパルス数を出力する第１のカウンタとを備え、
前記第２の位相検出回路は、
前記基準信号を分周し、前記基準信号の分周信号を出力する第２の分周器と、
前記第２の分周器から出力された分周信号のパルス数をカウントし、当該分周信号のパルス数を出力する第２のカウンタとを備え、
前記シフト回路は、
前記第１のカウンタから出力されたパルス数と前記第２のカウンタから出力されたパルス数との差分から負帰還信号を生成する負帰還信号生成回路と、
前記負帰還信号生成回路により生成された負帰還信号と前記分周比設定信号との加算信号を前記分周比制御回路に出力する加算器とを備えていることを特徴とする請求項１記載の位相同期回路。
【請求項１０】
前記第１の位相検出回路は、
前記信号出力回路の出力信号のパルス数をカウントし、当該出力信号のパルス数を出力する第１のカウンタであり、
前記第２の位相検出回路は、
前記基準信号のパルス数をカウントし、当該基準信号のパルス数を出力する第２のカウンタであり、
前記シフト回路は、
前記第１のカウンタから出力されたパルス数と前記第２のカウンタから出力されたパルス数とに基づいて負帰還信号を生成する負帰還信号生成回路と、
前記負帰還信号生成回路により生成された負帰還信号と前記分周比設定信号との加算信号を前記分周比制御回路に出力する加算器とを備えていることを特徴とする請求項１記載の位相同期回路。
【請求項１１】
前記第１の位相検出回路は、
前記可変分周器から出力された分周信号のパルス数をカウントし、当該分周信号のパルス数を出力する第１のカウンタであり、
前記第２の位相検出回路は、
前記基準信号のパルス数をカウントし、当該基準信号のパルス数を出力する第２のカウンタであり、
前記シフト回路は、
前記第１のカウンタから出力されたパルス数と前記第２のカウンタから出力されたパルス数との差分から負帰還信号を生成する負帰還信号生成回路と、
前記負帰還信号生成回路により生成された負帰還信号と前記分周比設定信号との加算信号を前記分周比制御回路に出力する加算器とを備えていることを特徴とする請求項１記載の位相同期回路。
【請求項１２】
基準信号と分周信号の位相差を検出する位相比較器と、
前記位相比較器により検出された位相差に対応する周波数の信号を出力する信号出力回路と、
前記信号出力回路の出力信号を分周し、前記出力信号の分周信号を前記位相比較器に出力する可変分周器と、
前記可変分周器から出力された分周信号に同期して、分周比を示す分周比設定信号から前記可変分周器における出力信号の分周比の制御に用いる第１のパルス列を生成する分周比制御回路と、
前記信号出力回路の出力信号の位相を示す第１の位相検出信号を算出する第１の位相検出回路と、
前記分周比制御回路が前記基準信号に同期して、前記第１のパルス列を生成しているとした場合の当該出力信号の位相を示す第２の位相検出信号を算出する第２の位相検出回路と、
前記第１の位相検出信号と前記第２の位相検出信号との差分に基づいて前記第１のパルス列を遅延させ、遅延後の第１のパルス列によって前記可変分周器における出力信号の分周比を制御する遅延制御回路と
を備えた位相同期回路。
【請求項１３】
前記分周比制御回路は、
前記可変分周器から出力された分周信号に同期して、前記分周比設定信号のΔΣ変調を行うことで、前記第１のパルス列を生成する第１のΔΣ変調器であり、
前記遅延制御回路は、
前記第１の位相検出信号と前記第２の位相検出信号との差分を算出する差分算出回路と、
前記差分算出回路により算出された差分に対応する時間分、前記第１のパルス列を遅延させ、遅延後の第１のパルス列を前記可変分周器に出力する遅延器とを備え、
前記第１の位相検出回路は、
前記遅延後の第１のパルス列から前記分周比設定信号を減算する第１の減算器と、
前記第１の減算器による減算の結果を積分することで、前記第１の位相検出信号を算出する第１の積分器とを備え、
前記第２の位相検出回路は、
前記基準信号に同期して、前記分周比設定信号のΔΣ変調を行うことで、第２のパルス列を生成する第２のΔΣ変調器と、
前記第２のΔΣ変調器により生成された第２のパルス列から前記分周比設定信号を減算する第２の減算器と、
前記第２の減算器による減算の結果を積分することで、前記第２の位相検出信号を算出する第２の積分器とを備えていることを特徴とする請求項１２記載の位相同期回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基準信号と分周信号の位相差に対応する周波数の信号を出力する位相同期回路に関するものである。
【背景技術】
【０００２】
位相同期回路は、基準信号と可変分周器から出力された分周信号の位相差を検出する位相比較器と、位相比較器により検出された位相差と正比例している電流を出力するチャージポンプとを備えている。
また、位相同期回路は、チャージポンプの出力電流を電圧信号に変換して、電圧信号を電圧制御発振器（以下、「ＶＣＯ」と称する）の周波数制御端子に印加するループフィルタと、電圧信号に対応する周波数の信号を出力するＶＣＯとを備えている。
さらに、位相同期回路は、ＶＣＯの出力信号を分周し、出力信号の分周信号を位相比較器に出力する可変分周器を備えている。【０００３】
位相同期回路では、ΔΣ変調器が、可変分周器の分周比をランダムに変調することで、等価的に小数分周を実現することができる。
ΔΣ変調器から可変分周器に出力される分周比制御信号のパターンは、ＶＣＯの出力信号の位相と対応しており、分周比制御信号のパターンを制御することができれば、ＶＣＯの出力信号の位相を制御することができる。
以下の非特許文献１には、実現対象の位相制御量に対応する信号をΔΣ変調器の入力信号に加えることで、分周比制御信号のパターンを制御する方法が開示されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】中溝  英之，田島  賢一 著「リセット処理不要なフラクショナル-N PLLの出力信号位相差制御回路」電子情報通信学会総合大会，C-2-102，2017年3月
【発明の概要】
【発明が解決しようとする課題】
【０００５】
位相同期回路は、非特許文献１に開示されている方法を用いれば、分周比制御信号のパターンを制御することができる。
しかし、ΔΣ変調器の入力信号が同じであっても、ΔΣ変調器から出力される分周比制御信号のパターンが同じになるとは限らず、ΔΣ変調器からは、１つの入力信号に対応する複数のパターンのうち、いずれか１つのパターンが出力される。
ΔΣ変調器から出力される分周比制御信号のパターンが異なれば、ＶＣＯの出力信号の位相は異なる。
したがって、同じ構成の位相同期回路を複数台実装する通信装置などでは、同じ入力信号が複数の位相同期回路におけるそれぞれのΔΣ変調器に与えられても、複数の位相同期回路の出力信号の位相が異なることがある。複数の位相同期回路の出力信号の位相が異なることは、誤動作の要因になることがあるという課題があった。【０００６】
この発明は上記のような課題を解決するためになされたもので、同一構成の他の位相同期回路の出力信号の位相と同じ位相の出力信号を出力することができる位相同期回路を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る位相同期回路は、基準信号と分周信号の位相差を検出する位相比較器と、位相比較器により検出された位相差に対応する周波数の信号を出力する信号出力回路と、信号出力回路の出力信号を分周し、出力信号の分周信号を位相比較器に出力する可変分周器と、可変分周器から出力された分周信号に同期して、分周比を示す分周比設定信号に負帰還信号が加算されている加算信号に基づいて、可変分周器における出力信号の分周比を制御する分周比制御回路と、信号出力回路の出力信号の位相を示す第１の位相検出信号を算出する第１の位相検出回路と、分周比制御回路が基準信号に同期して、可変分周器における出力信号の分周比を制御しているとした場合の出力信号の位相を示す第２の位相検出信号を算出する第２の位相検出回路と、第１の位相検出信号と第２の位相検出信号との差分から負帰還信号を生成し、生成した負帰還信号と分周比設定信号との加算信号を分周比制御回路に出力するシフト回路とを備えるようにしたものである。
【発明の効果】
【０００８】
この発明によれば、可変分周器から出力された分周信号に同期して、分周比を示す分周比設定信号に負帰還信号が加算されている加算信号に基づいて、可変分周器における出力信号の分周比を制御する分周比制御回路と、信号出力回路の出力信号の位相を示す第１の位相検出信号を算出する第１の位相検出回路と、分周比制御回路が基準信号に同期して、可変分周器における出力信号の分周比を制御しているとした場合の出力信号の位相を示す第２の位相検出信号を算出する第２の位相検出回路と、第１の位相検出信号と第２の位相検出信号との差分から負帰還信号を生成し、生成した負帰還信号と分周比設定信号との加算信号を分周比制御回路に出力するシフト回路とを備えるように、位相同期回路を構成した。したがって、この発明に係る位相同期回路は、同一構成の他の位相同期回路の出力信号の位相と同じ位相の出力信号を出力することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１による位相同期回路を示す構成図である。
【図２】第１のΔΣ変調器９におけるΔΣ変調の量子化誤差と位相比較器２により検出された位相差Δθの瞬時値とが対応しており、出力信号ＯＵＴの位相と第１の位相検出信号Ｅ１が示す位相とが対応している旨を示す説明図である。
【図３】負帰還信号生成回路１８による負帰還信号ＣＡＬの生成例を示す説明図である。
【図４】実施の形態２による位相同期回路を示す構成図である。
【図５】実施の形態２による位相同期回路の第１の一次ΔΣ変調器２３を示す構成図である。
【図６】第１の一次ΔΣ変調器２３におけるΔΣ変調の誤差出力Ｅ（＝Ｅ１）及びキャリー出力Ｃ（＝Ｃ１）と、第２の一次ΔΣ変調器２７におけるΔΣ変調の誤差出力Ｅ（＝Ｅ２）及びキャリー出力Ｃ（＝Ｃ２）との一例を示す説明図である。
【図７】実施の形態３による位相同期回路を示す構成図である。
【図８】実施の形態４による位相同期回路を示す構成図である。
【図９】実施の形態５による位相同期回路を示す構成図である。
【図１０】実施の形態６による位相同期回路を示す構成図である。
【図１１】基準信号ＲＥＦ、出力信号ＯＵＴ、第１の分周器５２から出力された分周信号（ＲＥＦ÷９）及び第２の分周器５４から出力された分周信号（ＲＥＦ÷４）におけるそれぞれの波形を示す説明図である。
【図１２】実施の形態７による位相同期回路を示す構成図である。
【図１３】実施の形態８による位相同期回路を示す構成図である。
【図１４】実施の形態９による位相同期回路を示す構成図である。
【図１５】実施の形態１０による位相同期回路を示す構成図である。
【発明を実施するための形態】
【００１０】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
【００１１】
実施の形態１．
図１は、実施の形態１による位相同期回路を示す構成図である。
図１において、信号源１は、基準信号ＲＥＦを位相比較器２及び第２のΔΣ変調器１４のそれぞれに出力する。
位相比較器２は、信号源１から出力された基準信号ＲＥＦと可変分周器７から出力された分周信号ＦＢの位相差Δθを検出し、位相差Δθを示す誤差信号をチャージポンプ４に出力する。
【００１２】
信号出力回路３は、チャージポンプ４、ループフィルタ５及び電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）６を備えている。
信号出力回路３は、位相比較器２から出力された誤差信号に対応する周波数の信号（以下、「出力信号ＯＵＴ」と称する）を外部及び可変分周器７のそれぞれに出力する。
チャージポンプ４は、位相比較器２から出力された誤差信号に正比例する電流をループフィルタ５に出力する。
ループフィルタ５は、ローパスフィルタなどで実現される。
ループフィルタ５は、チャージポンプ４の出力電流を直流電圧に変換し、直流電圧をＶＣＯ６の周波数制御端子に印加する。
ＶＣＯ６は、周波数制御端子に印加された直流電圧に対応する周波数の出力信号ＯＵＴを外部及び可変分周器７のそれぞれに出力する。
【００１３】
可変分周器７は、第１のΔΣ変調器９から出力される分周比制御信号Ｎ＿ＣＴＲＬによって分周比が設定される。
可変分周器７は、分周比制御信号Ｎ＿ＣＴＲＬによって設定された分周比で、ＶＣＯ６の出力信号ＯＵＴを分周し、出力信号ＯＵＴの分周信号ＦＢを位相比較器２及び第１のΔΣ変調器９のそれぞれに出力する。
【００１４】
分周比制御回路８は、第１のΔΣ変調器９を備えている。
分周比制御回路８は、可変分周器７から出力された分周信号ＦＢに同期して、加算器１９から出力された加算信号に基づいて、可変分周器７における出力信号ＯＵＴの分周比を制御する。
第１のΔΣ変調器９は、可変分周器７から出力された分周信号ＦＢに同期して、加算器１９から出力された加算信号のΔΣ変調を行うことで、可変分周器７における出力信号ＯＵＴの分周比を制御する第１のパルス列を生成する。
第１のΔΣ変調器９は、分周比制御信号Ｎ＿ＣＴＲＬとして、第１のパルス列を可変分周器７及び第１の減算器１１のそれぞれに出力する。
なお、第１のΔΣ変調器９により生成される第１のパルス列は、“１”又は“０”の信号レベルを有するパルスが並んでいる系列のほか、多ビットのデジタル信号の系列も含む概念である。
【００１５】
第１の位相検出回路１０は、第１の減算器１１及び第１の積分器１２を備えている。
第１の位相検出回路１０は、ＶＣＯ６の出力信号ＯＵＴの位相を示す第１の位相検出信号Ｅ１を算出し、第１の位相検出信号Ｅ１を負帰還信号生成回路１８に出力する。
第１の減算器１１は、第１のΔΣ変調器９より出力された第１のパルス列から、加算器１９より出力された加算信号を減算し、減算の結果を示す減算信号を第１の積分器１２に出力する。
第１の積分器１２は、第１の減算器１１から出力された減算信号を積分することで、第１の位相検出信号Ｅ１を算出し、第１の位相検出信号Ｅ１を負帰還信号生成回路１８に出力する。
【００１６】
第２の位相検出回路１３は、第２のΔΣ変調器１４、第２の減算器１５及び第２の積分器１６を備えている。
第２の位相検出回路１３は、第１のΔΣ変調器９が基準信号ＲＥＦに同期して、可変分周器７における出力信号ＯＵＴの分周比を制御しているとした場合の出力信号ＯＵＴの位相を示す第２の位相検出信号Ｅ２を算出する。
第２の位相検出回路１３は、第２の位相検出信号Ｅ２を負帰還信号生成回路１８に出力する。
第２のΔΣ変調器１４は、信号源１から出力された基準信号ＲＥＦに同期して、分周比を示す分周比設定信号Ｎ＿ｆｒａｃのΔΣ変調を行うことで、第２のパルス列を生成し、第２のパルス列を第２の減算器１５に出力する。
なお、第２のΔΣ変調器１４により生成される第２のパルス列は、“１”又は“０”の信号レベルを有するパルスが並んでいる系列のほか、多ビットのデジタル信号の系列も含む概念である。
第２の減算器１５は、第２のΔΣ変調器１４より出力された第２のパルス列から分周比設定信号Ｎ＿ｆｒａｃを減算し、減算の結果を示す減算信号を第２の積分器１６に出力する。
第２の積分器１６は、第２の減算器１５から出力された減算信号を積分することで、第２の位相検出信号Ｅ２を算出し、第２の位相検出信号Ｅ２を負帰還信号生成回路１８に出力する。
【００１７】
シフト回路１７は、負帰還信号生成回路１８及び加算器１９を備えている。
シフト回路１７は、第１の積分器１２から出力された第１の位相検出信号Ｅ１と第２の積分器１６から出力された第２の位相検出信号Ｅ２との差分から負帰還信号ＣＡＬを生成する。
シフト回路１７は、生成した負帰還信号ＣＡＬと分周比設定信号Ｎ＿ｆｒａｃとの加算信号を第１のΔΣ変調器９及び第１の減算器１１のそれぞれに出力する。
負帰還信号生成回路１８は、第１の積分器１２から出力された第１の位相検出信号Ｅ１と第２の積分器１６から出力された第２の位相検出信号Ｅ２との差分から負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬを加算器１９に出力する。
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃと負帰還信号生成回路１８から出力された負帰還信号ＣＡＬとを加算し、分周比設定信号Ｎ＿ｆｒａｃと負帰還信号ＣＡＬとの加算信号を第１のΔΣ変調器９及び第１の減算器１１のそれぞれに出力する。
【００１８】
次に、図１に示す位相同期回路の動作について説明する。
信号源１は、基準信号ＲＥＦを位相比較器２及び第２のΔΣ変調器１４のそれぞれに出力する。
位相比較器２は、信号源１から基準信号ＲＥＦを受け、可変分周器７から分周信号ＦＢを受けると、基準信号ＲＥＦと分周信号ＦＢの位相差Δθを検出し、位相差Δθを示す誤差信号をチャージポンプ４に出力する。
【００１９】
チャージポンプ４は、位相比較器２から誤差信号を受けると、誤差信号に正比例する電流をループフィルタ５に出力する。
ループフィルタ５は、チャージポンプ４の出力電流を直流電圧に変換し、直流電圧をＶＣＯ６の周波数制御端子に印加する。
ＶＣＯ６は、ループフィルタ５によって直流電圧が周波数制御端子に印加されると、直流電圧に対応する周波数の出力信号ＯＵＴを外部及び可変分周器７のそれぞれに出力する。
【００２０】
可変分周器７は、第１のΔΣ変調器９から出力される分周比制御信号Ｎ＿ＣＴＲＬによって分周比が設定される。
可変分周器７は、分周比制御信号Ｎ＿ＣＴＲＬによって設定された分周比で、ＶＣＯ６の出力信号ＯＵＴを分周し、出力信号ＯＵＴの分周信号ＦＢを位相比較器２及び第１のΔΣ変調器９のそれぞれに出力する。
【００２１】
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃと負帰還信号生成回路１８から出力された負帰還信号ＣＡＬとを加算する。分周比設定信号Ｎ＿ｆｒａｃは、外部から与えられる固定の分周比を示す信号である。
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃと負帰還信号ＣＡＬとの加算信号を第１のΔΣ変調器９及び第１の減算器１１のそれぞれに出力する。
第１のΔΣ変調器９は、可変分周器７から出力された分周信号ＦＢに同期して、加算器１９から出力された加算信号のΔΣ変調を行うことで、可変分周器７における出力信号ＯＵＴの分周比を制御する第１のパルス列を生成する。
第１のΔΣ変調器９は、分周比制御信号Ｎ＿ＣＴＲＬとして、第１のパルス列を可変分周器７及び第１の減算器１１のそれぞれに出力する。
【００２２】
第１の減算器１１は、第１のΔΣ変調器９より出力された第１のパルス列から、加算器１９より出力された加算信号を減算し、減算の結果を示す減算信号を第１の積分器１２に出力する。
第１の積分器１２は、第１の減算器１１から出力された減算信号を積分することで、第１の位相検出信号Ｅ１を算出し、第１の位相検出信号Ｅ１を負帰還信号生成回路１８に出力する。
ここで、第１の減算器１１から出力された減算信号は、第１のΔΣ変調器９におけるΔΣ変調の量子化誤差と対応している。また、ΔΣ変調の量子化誤差は、図２に示すように、位相比較器２から出力された誤差信号が示す位相差Δθの瞬時値と対応している。
図２は、第１のΔΣ変調器９におけるΔΣ変調の量子化誤差と位相比較器２により検出された位相差Δθの瞬時値とが対応しており、出力信号ＯＵＴの位相と第１の位相検出信号Ｅ１が示す位相とが対応している旨を示す説明図である。
信号出力回路３では、ループフィルタ５が、位相比較器２により検出された位相差Δθの瞬時値を平滑化することで、ＶＣＯ６の出力信号ＯＵＴの位相を生成している。したがって、第１の積分器１２が、量子化誤差に対応する減算信号を積分することで、出力信号ＯＵＴの位相を示す第１の位相検出信号Ｅ１を算出することができる。
【００２３】
第２のΔΣ変調器１４は、信号源１から出力された基準信号ＲＥＦに同期して、分周比設定信号Ｎ＿ｆｒａｃのΔΣ変調を行うことで、第２のパルス列を生成し、第２のパルス列を第２の減算器１５に出力する。
第２の減算器１５は、第２のΔΣ変調器１４より出力された第２のパルス列から分周比設定信号Ｎ＿ｆｒａｃを減算し、減算の結果を示す減算信号を第２の積分器１６に出力する。
第２の積分器１６は、第２の減算器１５から出力された減算信号を積分することで、第２の位相検出信号Ｅ２を算出し、第２の位相検出信号Ｅ２を負帰還信号生成回路１８に出力する。
ここで、第２の減算器１５から出力された減算信号は、第２のΔΣ変調器１４におけるΔΣ変調の量子化誤差と対応している。第２のΔΣ変調器１４は、基準信号ＲＥＦに同期して、分周比設定信号Ｎ＿ｆｒａｃのΔΣ変調を行っている。
また、第２のΔΣ変調器１４、第２の減算器１５及び第２の積分器１６を含む回路構成は、第１のΔΣ変調器９、第１の減算器１１及び第１の積分器１２を含む回路構成と対応している。
したがって、第２の積分器１６によって算出される第２の位相検出信号Ｅ２は、第１のΔΣ変調器９が基準信号ＲＥＦに同期して、可変分周器７における出力信号ＯＵＴの分周比を制御しているとした場合の出力信号ＯＵＴの位相を示している。
【００２４】
負帰還信号生成回路１８は、第１の積分器１２から出力された第１の位相検出信号Ｅ１と第２の積分器１６から出力された第２の位相検出信号Ｅ２との差分（Ｅ２−Ｅ１）から負帰還信号ＣＡＬを生成する。
即ち、負帰還信号生成回路１８は、第１の位相検出信号Ｅ１と第２の位相検出信号Ｅ２とを比較し、Ｅ１＝Ｅ２となるような負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬを加算器１９に出力する。
図３は、負帰還信号生成回路１８による負帰還信号ＣＡＬの生成例を示す説明図である。
図３では、第１のΔΣ変調器９及び第２のΔΣ変調器１４のそれぞれが一次ΔΣ変調器であり、第１の位相検出信号Ｅ１が第２の位相検出信号Ｅ２よりも２クロック分だけ遅れているものとしている。
図３の例では、負帰還信号生成回路１８が、１クロックのサイクル区間だけ、負帰還信号ＣＡＬを−２Ｎ＿ｆｒａｃとし、他の全てのサイクル区間の負帰還信号ＣＡＬを０としている。
負帰還信号生成回路１８が、負帰還信号ＣＡＬを−２Ｎ＿ｆｒａｃとすることで、加算器１９から第１のΔΣ変調器９に出力される加算信号が、ＣＡＬ＋Ｎ＿ｆｒａｃ＝−Ｎ＿ｆｒａｃとなり、第１の位相検出信号Ｅ１が変化する。第１の位相検出信号Ｅ１が変化することで、Ｅ１＝Ｅ２となる。
よって、図１に示す位相同期回路では、Ｅ１＝Ｅ２となるので、例えば、通信装置に対して、図１に示す位相同期回路が複数台実装される場合において、複数の位相同期回路の出力信号ＯＵＴの位相を揃えることができる。
【００２５】
以上の実施の形態１は、可変分周器７から出力された分周信号に同期して、分周比を示す分周比設定信号に負帰還信号が加算されている加算信号に基づいて、可変分周器７における出力信号の分周比を制御する分周比制御回路８と、信号出力回路３の出力信号の位相を示す第１の位相検出信号を算出する第１の位相検出回路１０と、分周比制御回路８が基準信号に同期して、可変分周器７における出力信号の分周比を制御しているとした場合の出力信号の位相を示す第２の位相検出信号を算出する第２の位相検出回路１３と、第１の位相検出信号と第２の位相検出信号との差分から負帰還信号を生成し、生成した負帰還信号と分周比設定信号との加算信号を分周比制御回路８に出力するシフト回路１７とを備えるように、位相同期回路を構成した。したがって、実施の形態１の位相同期回路は、同一構成の他の位相同期回路の出力信号の位相と同じ位相の出力信号を出力することができる。
【００２６】
実施の形態２．
実施の形態２では、第１の一次ΔΣ変調器２３が分周比制御回路２１に含まれており、かつ、第１の一次ΔΣ変調器２３が第１の位相検出回路２２に含まれている位相同期回路について説明する。
【００２７】
図４は、実施の形態２による位相同期回路を示す構成図である。図４において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
分周比制御回路２１は、第１の一次ΔΣ変調器２３、第３のΔΣ変調器２４及び結合器２５を備えるＭＡＳＨ型のΔΣ変調器である。
分周比制御回路２１は、図１に示す分周比制御回路と同様に、加算器１９から出力された加算信号に基づいて、可変分周器７から出力された分周信号ＦＢに同期して、可変分周器７における出力信号ＯＵＴの分周比を制御する。
【００２８】
第１の位相検出回路２２は、第１の一次ΔΣ変調器２３を備えている。
第１の位相検出回路２２は、図１に示す第１の位相検出回路１０と同様に、ＶＣＯ６の出力信号ＯＵＴの位相を示す第１の位相検出信号Ｅ１を算出する。
第１の一次ΔΣ変調器２３は、可変分周器７から出力された分周信号ＦＢに同期して、加算器１９から出力された加算信号のΔΣ変調を行う。
第１の一次ΔΣ変調器２３は、第１の位相検出信号Ｅ１として、ΔΣ変調の誤差出力Ｅを第３のΔΣ変調器２４及び負帰還信号生成回路２９のそれぞれに出力し、ΔΣ変調のキャリー出力Ｃを結合器２５に出力する。
【００２９】
第３のΔΣ変調器２４は、可変分周器７から出力された分周信号ＦＢに同期して、第１の一次ΔΣ変調器２３の誤差出力ＥをΔΣ変調し、ΔΣ変調のキャリー出力Ｃを結合器２５に出力する。
結合器２５は、遅延器及び加減算器などによって実現される。
結合器２５は、第１の一次ΔΣ変調器２３におけるΔΣ変調のキャリー出力Ｃと第３のΔΣ変調器２４におけるΔΣ変調のキャリー出力Ｃとに基づいて可変分周器７における出力信号ＯＵＴの分周比を制御する。
即ち、結合器２５は、第１の一次ΔΣ変調器２３におけるΔΣ変調のキャリー出力Ｃと第３のΔΣ変調器２４におけるΔΣ変調のキャリー出力Ｃとを結合することで、分周比制御信号Ｎ＿ＣＴＲＬを求め、分周比制御信号Ｎ＿ＣＴＲＬを可変分周器７に出力する。
【００３０】
第２の位相検出回路２６は、第２の一次ΔΣ変調器２７を備えている。
第２の位相検出回路２６は、分周比制御回路２１が基準信号ＲＥＦに同期して、可変分周器７における出力信号ＯＵＴの分周比を制御しているとした場合の出力信号ＯＵＴの位相を示す第２の位相検出信号Ｅ２を算出する。
第２の一次ΔΣ変調器２７は、基準信号ＲＥＦに同期して、分周比設定信号Ｎ＿ｆｒａｃのΔΣ変調を行う。
第２の一次ΔΣ変調器２７は、第２の位相検出信号Ｅ２として、ΔΣ変調の誤差出力Ｅを負帰還信号生成回路２９に出力する。
【００３１】
シフト回路２８は、負帰還信号生成回路２９及び加算器１９を備えている。
シフト回路２８は、図１に示すシフト回路１７と同様に、負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬと分周比設定信号Ｎ＿ｆｒａｃとの加算信号を第１の一次ΔΣ変調器２３に出力する。
負帰還信号生成回路２９は、第１の位相検出信号Ｅ１として、第１の一次ΔΣ変調器２３におけるΔΣ変調の誤差出力Ｅを入力し、第２の位相検出信号Ｅ２として、第２の一次ΔΣ変調器２７におけるΔΣ変調の誤差出力Ｅを入力する。
負帰還信号生成回路２９は、第１の一次ΔΣ変調器２３におけるΔΣ変調の誤差出力Ｅと第２の一次ΔΣ変調器２７におけるΔΣ変調の誤差出力Ｅとの差分から負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬを加算器１９に出力する。
【００３２】
図５は、実施の形態２による位相同期回路の第１の一次ΔΣ変調器２３を示す構成図である。
図５において、減算器３１は、加算器１９より出力された加算信号から、加算器３４から出力された加算信号を減算し、減算の結果を示す減算信号を加算器３２に出力する。
加算器３２は、減算器３１から出力された減算信号とフリップフロップ３３の出力信号との加算信号をフリップフロップ３３に出力する。
フリップフロップ３３は、可変分周器７から出力された分周信号ＦＢに同期して、加算器３２から出力された加算信号をラッチし、論理結果である出力信号を加算器３２、加算器３４及び減算器３５のそれぞれに出力する。
加算器３４は、フリップフロップ３３の出力信号と量子化誤差Ｑとの加算信号を減算器３１、減算器３５及び外部のそれぞれに出力する。
減算器３５は、加算器３４より出力された加算信号から、フリップフロップ３３の出力信号を減算し、減算の結果を示す減算信号を誤差出力Ｅとして外部に出力する。
なお、加算信号の代わりに、分周比設定信号Ｎ＿ｆｒａｃが入力され、分周信号ＦＢの代わりに、基準信号ＲＥＦが入力されていれば、図５の構成図は、第２の一次ΔΣ変調器２７の構成図となる。
【００３３】
次に、図４に示す位相同期回路の動作について説明する。
分周比制御回路２１、第２の位相検出回路２６及びシフト回路２８以外は、図１に示す位相同期回路と同様であるため、ここでは、分周比制御回路２１、第２の位相検出回路２６及びシフト回路２８の動作について説明する。
【００３４】
第１の一次ΔΣ変調器２３は、可変分周器７から出力された分周信号ＦＢに同期して、加算器１９から出力された加算信号のΔΣ変調を行う。
第１の一次ΔΣ変調器２３は、図６に示すように、第１の位相検出信号Ｅ１として、ΔΣ変調の誤差出力Ｅを第３のΔΣ変調器２４及び負帰還信号生成回路２９のそれぞれに出力し、ΔΣ変調のキャリー出力Ｃ（＝Ｃ１）を結合器２５に出力する。
第３のΔΣ変調器２４は、可変分周器７から出力された分周信号ＦＢに同期して、第１の一次ΔΣ変調器２３の誤差出力Ｅ（＝Ｅ１）をΔΣ変調する。
第３のΔΣ変調器２４は、ΔΣ変調のキャリー出力Ｃ（＝Ｃ３）を結合器２５に出力する。
第２の一次ΔΣ変調器２７は、基準信号ＲＥＦに同期して、分周比設定信号Ｎ＿ｆｒａｃのΔΣ変調を行う。
第２の一次ΔΣ変調器２７は、図６に示すように、第２の位相検出信号Ｅ２として、ΔΣ変調の誤差出力Ｅを負帰還信号生成回路２９に出力する。
【００３５】
図６は、第１の一次ΔΣ変調器２３におけるΔΣ変調の誤差出力Ｅ（＝Ｅ１）及びキャリー出力Ｃ（＝Ｃ１）と、第２の一次ΔΣ変調器２７におけるΔΣ変調の誤差出力Ｅ（＝Ｅ２）及びキャリー出力Ｃ（＝Ｃ２）との一例を示す説明図である。
結合器２５は、第１の一次ΔΣ変調器２３におけるΔΣ変調のキャリー出力Ｃ（＝Ｃ１）と第３のΔΣ変調器２４におけるΔΣ変調のキャリー出力Ｃ（＝Ｃ３）とに基づいて可変分周器７における出力信号の分周比を制御する。
即ち、結合器２５は、第１の一次ΔΣ変調器２３におけるΔΣ変調のキャリー出力Ｃ（＝Ｃ１）と第３のΔΣ変調器２４のキャリー出力Ｃ（＝Ｃ３）とを結合することで、分周比制御信号Ｎ＿ＣＴＲＬを求める。
結合器２５では、分周比制御信号Ｎ＿ＣＴＲＬが所望のノイズシェーピング特性となるように、キャリー出力Ｃ（＝Ｃ１）及びキャリー出力Ｃ（＝Ｃ３）のそれぞれに伝達関数を乗算した上で、キャリー出力Ｃ１とキャリー出力Ｃ３とを結合する。
結合器２５は、分周比制御信号Ｎ＿ＣＴＲＬを可変分周器７に出力する。
【００３６】
負帰還信号生成回路２９は、第１の位相検出信号Ｅ１として、第１の一次ΔΣ変調器２３におけるΔΣ変調の誤差出力Ｅを入力し、第２の位相検出信号Ｅ２として、第２の一次ΔΣ変調器２７におけるΔΣ変調の誤差出力Ｅを入力する。
負帰還信号生成回路２９は、第１の一次ΔΣ変調器２３におけるΔΣ変調の誤差出力Ｅと第２の一次ΔΣ変調器２７におけるΔΣ変調の誤差出力Ｅとの差分から負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬを加算器１９に出力する。
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃと負帰還信号生成回路２９から出力された負帰還信号ＣＡＬとを加算する。
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃと負帰還信号ＣＡＬとの加算信号を第１の一次ΔΣ変調器２３に出力する。
【００３７】
図４に示す位相同期回路の動作原理は、図１に示す位相同期回路の動作原理と同様であり、第１の位相検出信号Ｅ１は、第２の位相検出信号Ｅ２と等しくなるように負帰還がかかる。
したがって、図４に示す位相同期回路は、同一構成の他の位相同期回路の出力信号の位相と同じ位相の出力信号を出力することができる。
また、図４に示す位相同期回路では、第１の減算器１１、第１の積分器１２、第２の減算器１５及び第２の積分器１６が不要であり、図１に示す位相同期回路よりも回路規模を縮小することができる。
【００３８】
実施の形態３．
実施の形態３では、シフト回路４１が、第２の位相比較器４２、フィルタ４３及び加算器１９を備える位相同期回路について説明する。
【００３９】
図７は、実施の形態３による位相同期回路を示す構成図である。図７において、図１及び図４と同一符号は同一又は相当部分を示すので説明を省略する。
シフト回路４１は、図４に示すシフト回路２８と同様に、負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬと分周比設定信号Ｎ＿ｆｒａｃとの加算信号を第１の一次ΔΣ変調器２３に出力する。
第２の位相比較器４２は、第１の一次ΔΣ変調器２３におけるΔΣ変調のキャリー出力Ｃと第２の一次ΔΣ変調器２７におけるΔΣ変調のキャリー出力Ｃとの位相差を検出し、位相差をフィルタ４３に出力する。
フィルタ４３は、第２の位相比較器４２より出力された位相差から負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬを加算器１９に出力する。
【００４０】
次に、図７に示す位相同期回路の動作について説明する。
第２の位相比較器４２及びフィルタ４３以外は、図４に示す位相同期回路と同様であるため、ここでは、第２の位相比較器４２及びフィルタ４３の動作について説明する。
【００４１】
図４に示す位相同期回路では、負帰還信号生成回路２９が、第１の一次ΔΣ変調器２３におけるΔΣ変調の誤差出力Ｅ（＝Ｅ１）と、第２の一次ΔΣ変調器２７におけるΔΣ変調の誤差出力Ｅ（＝Ｅ２）とを入力している。
図７に示す位相同期回路では、第２の位相比較器４２が、第１の一次ΔΣ変調器２３におけるΔΣ変調のキャリー出力Ｃ（＝Ｃ１）と、第２の一次ΔΣ変調器２７におけるΔΣ変調のキャリー出力Ｃ（＝Ｃ２）とを入力している。
第２の位相比較器４２は、負帰還信号生成回路２９と入力信号が相違している。
【００４２】
第１の一次ΔΣ変調器２３におけるΔΣ変調のキャリー出力Ｃ（＝Ｃ１）は、図６に示すように、第１の一次ΔΣ変調器２３におけるΔΣ変調の誤差出力Ｅ（＝Ｅ１）がオーバーフローするタイミングと対応している。
第２の一次ΔΣ変調器２７におけるΔΣ変調のキャリー出力Ｃ（＝Ｃ２）は、図６に示すように、第２の一次ΔΣ変調器２７におけるΔΣ変調の誤差出力Ｅ（＝Ｅ２）がオーバーフローするタイミングと対応している。
第２の位相比較器４２は、第１の一次ΔΣ変調器２３におけるΔΣ変調のキャリー出力Ｃ（＝Ｃ１）と第２の一次ΔΣ変調器２７におけるΔΣ変調のキャリー出力Ｃ（＝Ｃ２）との位相差を検出する。
キャリー出力Ｃの位相差は、第１の位相検出信号Ｅ１と第２の位相検出信号Ｅ２との差分に相当する。
【００４３】
フィルタ４３は、第２の位相比較器４２から位相差を受けると、位相差が零になるような負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬを加算器１９に出力する。
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃとフィルタ４３から出力された負帰還信号ＣＡＬとを加算する。
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃと負帰還信号ＣＡＬとの加算信号を第１の一次ΔΣ変調器２３に出力する。
【００４４】
図７に示す位相同期回路の動作原理は、図１及び図４に示す位相同期回路の動作原理と同様である。第１の一次ΔΣ変調器２３におけるΔΣ変調のキャリー出力Ｃ（＝Ｃ１）は、第２の一次ΔΣ変調器２７におけるΔΣ変調のキャリー出力Ｃ（＝Ｃ２）と等しくなるように負帰還がかかる。
したがって、図７に示す位相同期回路は、同一構成の他の位相同期回路の出力信号の位相と同じ位相の出力信号を出力することができる。
負帰還は、図６に示すように、不連続に行う方法と、時定数でなまらせて連続的に行う方法とがある。
１クロックのサイクル内で負帰還を行う場合、フィルタ４３は、図６に示すように、負帰還信号ＣＡＬとして、パルス状の信号を生成する。
負帰還を連続的に行う場合、フィルタ４３は、ローパスフィルタとして動作し、ローパスフィルタの時定数に応じてゆっくりと負帰還をかけるようにする。
【００４５】
実施の形態４．
実施の形態４では、分周比制御回路８が第１のΔΣ変調器９、第１の位相検出回路２２が第１の一次ΔΣ変調器２３、第２の位相検出回路２６が第２の一次ΔΣ変調器２７であり、シフト回路２８が負帰還信号生成回路２９を備える位相同期回路について説明する。
図８は、実施の形態４による位相同期回路を示す構成図である。図８において、図１及び図４と同一符号は同一又は相当部分を示している。
【００４６】
図８に示す位相同期回路の動作原理は、図１及び図４に示す位相同期回路の動作原理と同様であり、第１の位相検出信号Ｅ１は、第２の位相検出信号Ｅ２と等しくなるように負帰還がかかる。
したがって、図８に示す位相同期回路は、同一構成の他の位相同期回路の出力信号の位相と同じ位相の出力信号を出力することができる。
また、図８に示す位相同期回路では、第１の減算器１１、第１の積分器１２、第２の減算器１５及び第２の積分器１６が不要であり、図１に示す位相同期回路よりも回路規模を縮小することができる。
【００４７】
実施の形態５．
実施の形態５では、分周比制御回路８が第１のΔΣ変調器９、第１の位相検出回路２２が第１の一次ΔΣ変調器２３、第２の位相検出回路２６が第２の一次ΔΣ変調器２７であり、シフト回路２８が第２の位相比較器４２及びフィルタ４３を備える位相同期回路について説明する。
図９は、実施の形態５による位相同期回路を示す構成図である。図９において、図１及び図７と同一符号は同一又は相当部分を示している。
【００４８】
図９に示す位相同期回路の動作原理は、図７に示す位相同期回路の動作原理と同様である。第１の一次ΔΣ変調器２３におけるΔΣ変調のキャリー出力Ｃ（＝Ｃ１）は、第２の一次ΔΣ変調器２７におけるΔΣ変調のキャリー出力Ｃ（＝Ｃ２）と等しくなるように負帰還がかかる。
したがって、図９に示す位相同期回路は、同一構成の他の位相同期回路の出力信号の位相と同じ位相の出力信号を出力することができる。
また、図９に示す位相同期回路では、第１の減算器１１、第１の積分器１２、第２の減算器１５及び第２の積分器１６が不要であり、図１に示す位相同期回路よりも回路規模を縮小することができる。
【００４９】
実施の形態６．
実施の形態６では、第１の位相検出回路５１が第１の分周器５２であり、第２の位相検出回路５３が第２の分周器５４である位相同期回路について説明する。
図１０は、実施の形態６による位相同期回路を示す構成図である。図１０において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
【００５０】
第１の位相検出回路５１は、第１の分周器５２を備えている。
第１の位相検出回路５１は、図１に示す第１の位相検出回路１０と同様に、ＶＣＯ６の出力信号ＯＵＴの位相を示す第１の位相検出信号Ｅ１を算出する。
第１の分周器５２は、ＶＣＯ６の出力信号ＯＵＴをＭ（Ｍは整数）分周し、出力信号ＯＵＴの分周信号を第１の位相検出信号Ｅ１として第２の位相比較器５６に出力する。
【００５１】
第２の位相検出回路５３は、第２の分周器５４を備えている。
第２の位相検出回路５３は、図１に示す第２の位相検出回路１３と同様に、分周比制御回路８が基準信号ＲＥＦに同期して、可変分周器７における出力信号ＯＵＴの分周比を制御しているとした場合の出力信号ＯＵＴの位相を示す第２の位相検出信号Ｅ２を算出する。
第２の分周器５４は、基準信号ＲＥＦをＬ（Ｌは整数）分周し、基準信号ＲＥＦの分周信号を第２の位相検出信号Ｅ２として第２の位相比較器５６に出力する。
【００５２】
シフト回路５５は、第２の位相比較器５６、フィルタ５７及び加算器１９を備えている。
シフト回路５５は、図１に示すシフト回路１７と同様に、負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬと分周比設定信号Ｎ＿ｆｒａｃとの加算信号を算出する。
第２の位相比較器５６は、第１の分周器５２から出力された分周信号と第２の分周器５４から出力された分周信号との位相差を検出し、位相差をフィルタ５７に出力する。
フィルタ５７は、第２の位相比較器５６より出力された位相差から負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬを加算器１９に出力する。
【００５３】
次に、図１０に示す位相同期回路の動作について説明する。
第１の位相検出回路５１、第２の位相検出回路５３及びシフト回路５５以外は、図１に示す位相同期回路と同様であるため、ここでは、第１の位相検出回路５１、第２の位相検出回路５３及びシフト回路５５の動作について説明する。
まず、第１の分周器５２における出力信号ＯＵＴの分周比Ｍ及び第２の分周器５４における基準信号ＲＥＦの分周比Ｌは、Ｍ／Ｌが可変分周器７における出力信号ＯＵＴの平均の分周比（＝位相同期回路の逓倍比）と一致するように選択される。
ここでは、説明の便宜上、第１の分周器５２における出力信号ＯＵＴの分周比Ｍが９、第２の分周器５４における基準信号ＲＥＦの分周比Ｌが４であり、可変分周器７における出力信号ＯＵＴの平均の分周比がＭ／Ｌ＝２．２５であるとして説明する。
図１１は、基準信号ＲＥＦ、出力信号ＯＵＴ、第１の分周器５２から出力された分周信号（ＲＥＦ÷９）及び第２の分周器５４から出力された分周信号（ＲＥＦ÷４）におけるそれぞれの波形を示す説明図である。
【００５４】
第１の分周器５２及び第２の分周器５４は、分周比が固定の分周器である。
分周比が固定の分周器は、可変分周器７と異なり、位相状態として、１つの状態のみが存在する。
したがって、第１の分周器５２から出力される分周信号の位相は、常に出力信号ＯＵＴの位相と対応し、第２の分周器５４から出力される分周信号の位相は、常に基準信号ＲＥＦの位相と対応している。
第２の位相比較器５６は、第１の分周器５２から出力された分周信号と第２の分周器５４から出力された分周信号との位相差を検出し、位相差をフィルタ５７に出力する。
フィルタ５７は、第２の位相比較器５６から位相差を受けると、位相差が零になるような負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬを加算器１９に出力する。
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃとフィルタ５７から出力された負帰還信号ＣＡＬとを加算する。
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃと負帰還信号ＣＡＬとの加算信号を第１のΔΣ変調器９に出力する。
【００５５】
図１０に示す位相同期回路の動作原理は、図１に示す位相同期回路の動作原理と同様であり、第１の位相検出信号Ｅ１は、第２の位相検出信号Ｅ２と等しくなるように負帰還がかかる。
したがって、図１０に示す位相同期回路は、同一構成の他の位相同期回路の出力信号の位相と同じ位相の出力信号を出力することができる。
また、図１０に示す位相同期回路では、第１の減算器１１、第１の積分器１２、第２の減算器１５及び第２の積分器１６が不要であり、図１に示す位相同期回路よりも回路規模を縮小することができる。
【００５６】
実施の形態７．
実施の形態７では、第１の位相検出回路５８が第１の分周器５２及び第１のカウンタ５９を備え、第２の位相検出回路６０が第２の分周器５４及び第２のカウンタ６１を備える位相同期回路について説明する。
図１２は、実施の形態７による位相同期回路を示す構成図である。図１２において、図１及び図１０と同一符号は同一又は相当部分を示すので説明を省略する。
【００５７】
第１の位相検出回路５８は、第１の分周器５２及び第１のカウンタ５９を備えている。
第１の位相検出回路５８は、図１に示す第１の位相検出回路１０と同様に、ＶＣＯ６の出力信号ＯＵＴの位相を示す第１の位相検出信号Ｅ１を算出する。
第１のカウンタ５９は、第１の分周器５２から出力された分周信号のパルス数をカウントし、当該分周信号のパルス数を第１の位相検出信号Ｅ１として負帰還信号生成回路６３に出力する。
【００５８】
第２の位相検出回路６０は、第２の分周器５４及び第２のカウンタ６１を備えている。
第２の位相検出回路６０は、図１に示す第２の位相検出回路１３と同様に、出力信号ＯＵＴの位相を示す第２の位相検出信号Ｅ２を算出する。
第２のカウンタ６１は、第２の分周器５４から出力された分周信号のパルス数をカウントし、当該分周信号のパルス数を第２の位相検出信号Ｅ２として負帰還信号生成回路６３に出力する。
【００５９】
シフト回路６２は、負帰還信号生成回路６３及び加算器１９を備えている。
シフト回路６２は、図１に示すシフト回路１７と同様に、負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬと分周比設定信号Ｎ＿ｆｒａｃとの加算信号を算出する。
負帰還信号生成回路６３は、第１のカウンタ５９から出力されたパルス数と第２のカウンタ６１から出力されたパルス数との差分から負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬを加算器１９に出力する。
【００６０】
次に、図１２に示す位相同期回路の動作について説明する。
第１の位相検出回路５８、第２の位相検出回路６０及びシフト回路６２以外は、図１に示す位相同期回路と同様であるため、ここでは、第１の位相検出回路５８、第２の位相検出回路６０及びシフト回路６２の動作について説明する。
【００６１】
第１の分周器５２は、ＶＣＯ６の出力信号ＯＵＴを受けると、出力信号ＯＵＴをＭ分周し、出力信号ＯＵＴの分周信号を第１のカウンタ５９に出力する。
第１のカウンタ５９は、第１の分周器５２から出力された分周信号のパルス数をカウントし、当該分周信号のパルス数を第１の位相検出信号Ｅ１として負帰還信号生成回路６３に出力する。
【００６２】
第２の分周器５４は、基準信号ＲＥＦを受けると、基準信号ＲＥＦをＬ分周し、基準信号ＲＥＦの分周信号を第２のカウンタ６１に出力する。
第２のカウンタ６１は、第２の分周器５４から出力された分周信号のパルス数をカウントし、当該分周信号のパルス数を第２の位相検出信号Ｅ２として負帰還信号生成回路６３に出力する。
【００６３】
負帰還信号生成回路６３は、第１のカウンタ５９から出力されたパルス数と第２のカウンタ６１から出力されたパルス数との差分を算出する。
パルス数の差分は、第１の位相検出信号Ｅ１と第２の位相検出信号Ｅ２との差分に相当する。
負帰還信号生成回路６３は、パルス数の差分から負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬを加算器１９に出力する。
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃと負帰還信号生成回路６３から出力された負帰還信号ＣＡＬとを加算する。
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃと負帰還信号ＣＡＬとの加算信号を第１のΔΣ変調器９に出力する。
【００６４】
図１２に示す位相同期回路の動作原理は、図１及び図１０に示す位相同期回路の動作原理と同様であり、第１の位相検出信号Ｅ１は、第２の位相検出信号Ｅ２と等しくなるように負帰還がかかる。
したがって、図１２に示す位相同期回路は、同一構成の他の位相同期回路の出力信号の位相と同じ位相の出力信号を出力することができる。
負帰還信号生成回路６３は、デジタル信号処理で差分を検出するため、アナログ信号処理で差分を検出する図１に示す負帰還信号生成回路１８よりも、ノイズ耐性が高くなる。
【００６５】
実施の形態８．
実施の形態８では、第１の位相検出回路６４が第１のカウンタ６５を備え、第２の位相検出回路６６が第２のカウンタ６７を備える位相同期回路について説明する。
図１３は、実施の形態８による位相同期回路を示す構成図である。図１３において、図１及び図１２と同一符号は同一又は相当部分を示すので説明を省略する。
【００６６】
第１の位相検出回路６４は、第１のカウンタ６５を備えている。
第１の位相検出回路６４は、図１に示す第１の位相検出回路１０と同様に、ＶＣＯ６の出力信号ＯＵＴの位相を示す第１の位相検出信号Ｅ１を算出する。
第１のカウンタ６５は、ＶＣＯ６の出力信号ＯＵＴのパルス数をカウントする。
第１のカウンタ６５は、出力信号ＯＵＴのパルス数に可変分周器７における出力信号ＯＵＴの平均の分周比の逆数を乗算し、分周比の逆数乗算後のパルス数を第１の位相検出信号Ｅ１として負帰還信号生成回路６３に出力する。
第２の位相検出回路６６は、第２のカウンタ６７を備えている。
第２の位相検出回路６６は、図１に示す第２の位相検出回路１３と同様に、出力信号ＯＵＴの位相を示す第２の位相検出信号Ｅ２を算出する。
第２のカウンタ６７は、基準信号ＲＥＦのパルス数をカウントし、基準信号ＲＥＦのパルス数を第２の位相検出信号Ｅ２として負帰還信号生成回路６３に出力する。
【００６７】
次に、図１３に示す位相同期回路の動作について説明する。
第１の位相検出回路６４及び第２の位相検出回路６６以外は、図１２に示す位相同期回路と同様であるため、ここでは、主に第１の位相検出回路６４及び第２の位相検出回路６６の動作について説明する。
【００６８】
第１のカウンタ６５は、ＶＣＯ６の出力信号ＯＵＴを受けると、出力信号ＯＵＴのパルス数をカウントする。
第１のカウンタ６５は、出力信号ＯＵＴのパルス数に可変分周器７における出力信号ＯＵＴの平均の分周比の逆数を乗算し、分周比の逆数乗算後のパルス数を第１の位相検出信号Ｅ１として負帰還信号生成回路６３に出力する。
第２のカウンタ６７は、基準信号ＲＥＦを受けると、基準信号ＲＥＦのパルス数をカウントし、基準信号ＲＥＦのパルス数を第２の位相検出信号Ｅ２として負帰還信号生成回路６３に出力する。
【００６９】
負帰還信号生成回路６３は、第１のカウンタ６５から出力されたパルス数と第２のカウンタ６７から出力されたパルス数との差分を算出する。
負帰還信号生成回路６３は、パルス数の差分から負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬを加算器１９に出力する。
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃと負帰還信号生成回路６３から出力された負帰還信号ＣＡＬとを加算する。
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃと負帰還信号ＣＡＬとの加算信号を第１のΔΣ変調器９に出力する。
【００７０】
図１３に示す位相同期回路の動作原理は、図１及び図１２に示す位相同期回路の動作原理と同様であり、第１の位相検出信号Ｅ１は、第２の位相検出信号Ｅ２と等しくなるように負帰還がかかる。
したがって、図１３に示す位相同期回路は、同一構成の他の位相同期回路の出力信号の位相と同じ位相の出力信号を出力することができる。
第１の位相検出回路６４は、第１の分周器５２を備えていない分だけ、図１２に示す第１の位相検出回路５８よりも回路規模が小さくなる。
また、第２の位相検出回路６６は、第２の分周器５４を備えていない分だけ、図１２に示す第２の位相検出回路６０よりも回路規模が小さくなる。
【００７１】
実施の形態９．
実施の形態９では、第１の位相検出回路６８が第１のカウンタ６９を備え、第２の位相検出回路６６が第２のカウンタ６７を備える位相同期回路について説明する。
図１４は、実施の形態９による位相同期回路を示す構成図である。図１４において、図１及び図１３と同一符号は同一又は相当部分を示すので説明を省略する。
【００７２】
第１の位相検出回路６８は、第１のカウンタ６９を備えている。
第１の位相検出回路６８は、図１に示す第１の位相検出回路１０と同様に、ＶＣＯ６の出力信号ＯＵＴの位相を示す第１の位相検出信号Ｅ１を算出する。
第１のカウンタ６９は、可変分周器７から出力された分周信号ＦＢのパルス数をカウントし、分周信号ＦＢのパルス数を第１の位相検出信号Ｅ１として負帰還信号生成回路６３に出力する。
【００７３】
次に、図１４に示す位相同期回路の動作について説明する。
第１の位相検出回路６８及び第２の位相検出回路６６以外は、図１３に示す位相同期回路と同様であるため、ここでは、主に第１の位相検出回路６８及び第２の位相検出回路６６の動作について説明する。
【００７４】
第１のカウンタ６９は、可変分周器７から分周信号ＦＢを受けると、分周信号ＦＢのパルス数をカウントし、分周信号ＦＢのパルス数を第１の位相検出信号Ｅ１として負帰還信号生成回路６３に出力する。
第２のカウンタ６７は、基準信号ＲＥＦを受けると、基準信号ＲＥＦのパルス数をカウントし、基準信号ＲＥＦのパルス数を第２の位相検出信号Ｅ２として負帰還信号生成回路６３に出力する。
【００７５】
負帰還信号生成回路６３は、第１のカウンタ６９から出力されたパルス数と第２のカウンタ６７から出力されたパルス数との差分を算出する。
負帰還信号生成回路６３は、パルス数の差分から負帰還信号ＣＡＬを生成し、負帰還信号ＣＡＬを加算器１９に出力する。
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃと負帰還信号生成回路６３から出力された負帰還信号ＣＡＬとを加算する。
加算器１９は、分周比設定信号Ｎ＿ｆｒａｃと負帰還信号ＣＡＬとの加算信号を第１のΔΣ変調器９に出力する。
【００７６】
図１４に示す位相同期回路の動作原理は、図１及び図１３に示す位相同期回路の動作原理と同様であり、第１の位相検出信号Ｅ１は、第２の位相検出信号Ｅ２と等しくなるように負帰還がかかる。
したがって、図１４に示す位相同期回路は、同一構成の他の位相同期回路の出力信号の位相と同じ位相の出力信号を出力することができる。
第１の位相検出回路６８は、第１の分周器５２を備えていない分だけ、図１２に示す第１の位相検出回路５８よりも回路規模が小さくなる。
また、第２の位相検出回路６６は、第２の分周器５４を備えていない分だけ、図１２に示す第２の位相検出回路６０よりも回路規模が小さくなる。
第１のカウンタ６９は、可変分周器７から出力された分周信号ＦＢのパルス数をカウントするものであるため、出力信号ＯＵＴのパルス数をカウントする図１３に示す第１のカウンタ６５よりも、要求される動作速度が緩和される。
【００７７】
実施の形態１０．
実施の形態１０では、第１の位相検出信号Ｅ１と第２の位相検出信号Ｅ２との差分に基づいて第１のパルス列の遅延を制御する遅延制御回路７１を備える位相同期回路について説明する。
【００７８】
図１５は、実施の形態１０による位相同期回路を示す構成図である。図１５において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
遅延制御回路７１は、差分算出回路７２及び遅延器７３を備えている。
遅延制御回路７１は、第１の積分器１２から出力された第１の位相検出信号Ｅ１と第２の積分器１６から出力された第２の位相検出信号Ｅ２との差分を算出する。
遅延制御回路７１は、第１の位相検出信号Ｅ１と第２の位相検出信号Ｅ２との差分に基づいて、第１のΔΣ変調器９から出力された第１のパルス列の遅延させ、遅延後の第１のパルス列によって可変分周器７における出力信号ＯＵＴの分周比を制御する。
【００７９】
差分算出回路７２は、第１の積分器１２から出力された第１の位相検出信号Ｅ１と第２の積分器１６から出力された第２の位相検出信号Ｅ２との差分を算出し、差分に対応する遅延時間ＤＥＬを遅延器７３に出力する。
遅延器７３は、差分算出回路７２から出力された遅延時間ＤＥＬ分、第１のΔΣ変調器９から出力された第１のパルス列を遅延させ、遅延後の第１のパルス列を分周比制御信号Ｎ＿ＣＴＲＬとして可変分周器７に出力する。
【００８０】
次に、図１５に示す位相同期回路の動作について説明する。
第１のΔΣ変調器９及び遅延制御回路７１以外は、図１に示す位相同期回路と同様であるため、ここでは、主に第１のΔΣ変調器９及び遅延制御回路７１の動作について説明する。
第１のΔΣ変調器９は、可変分周器７から出力された分周信号ＦＢに同期して、分周比設定信号Ｎ＿ｆｒａｃのΔΣ変調を行うことで、可変分周器７における出力信号ＯＵＴの分周比の制御に用いる第１のパルス列を生成する。
第１のΔΣ変調器９は、第１のパルス列を遅延器７３に出力する。
遅延器７３は、第１のΔΣ変調器９から第１のパルス列を受けると、差分算出回路７２から出力された遅延時間ＤＥＬ分、第１のパルス列を遅延させ、遅延後の第１のパルス列を第１の減算器１１に出力する。
また、遅延器７３は、遅延後の第１のパルス列を分周比制御信号Ｎ＿ＣＴＲＬとして可変分周器７に出力する。
【００８１】
第１の減算器１１は、第１のΔΣ変調器９から第１のパルス列を受けると、第１のパルス列から分周比設定信号Ｎ＿ｆｒａｃを減算し、減算の結果を示す減算信号を第１の積分器１２に出力する。
第１の積分器１２は、第１の減算器１１から出力された減算信号を積分することで、第１の位相検出信号Ｅ１を算出し、第１の位相検出信号Ｅ１を差分算出回路７２に出力する。
【００８２】
差分算出回路７２は、第１の積分器１２から出力された第１の位相検出信号Ｅ１と第２の積分器１６から出力された第２の位相検出信号Ｅ２との差分を算出する。
差分算出回路７２は、第１の位相検出信号Ｅ１と第２の位相検出信号Ｅ２との差分が零になるように、差分に対応する遅延時間ＤＥＬを遅延器７３に出力する。
即ち、差分算出回路７２は、Ｅ１＜Ｅ２であれば、前回、遅延器７３に出力した遅延時間ＤＥＬよりも大きな遅延時間を遅延器７３に出力する。
差分算出回路７２は、Ｅ１＞Ｅ２であれば、前回、遅延器７３に出力した遅延時間ＤＥＬよりも小さな遅延時間を遅延器７３に出力する。
差分算出回路７２は、Ｅ１＝Ｅ２であれば、前回、遅延器７３に出力した遅延時間ＤＥＬと同じ遅延時間を遅延器７３に出力する。
遅延器７３は、差分算出回路７２から出力された遅延時間ＤＥＬ分、第１のΔΣ変調器９から出力された第１のパルス列を遅延させ、遅延後の第１のパルス列を分周比制御信号Ｎ＿ＣＴＲＬとして可変分周器７に出力する。
また、遅延器７３は、遅延後の第１のパルス列を第１の減算器１１に出力する。
【００８３】
図１５に示す位相同期回路では、第１のΔΣ変調器９から出力された第１のパルス列を遅延させている点で、第１のΔΣ変調器９の入力信号である分周比設定信号Ｎ＿ｆｒａｃに負帰還信号ＣＡＬを加算している図１に示す位相同期回路と相違している。
しかし、図１５に示す位相同期回路は、第１の位相検出信号Ｅ１が第２の位相検出信号Ｅ２と等しくなるように負帰還がかかる点では、図１に示す位相同期回路と同様である。
【００８４】
以上の実施の形態１０は、可変分周器７から出力された分周信号に同期して、分周比を示す分周比設定信号から可変分周器７における出力信号の分周比の制御に用いる第１のパルス列を生成する分周比制御回路８と、信号出力回路３の出力信号の位相を示す第１の位相検出信号を算出する第１の位相検出回路１０と、分周比制御回路８が基準信号に同期して、第１のパルス列を生成しているとした場合の出力信号の位相を示す第２の位相検出信号を算出する第２の位相検出回路１３と、第１の位相検出信号と第２の位相検出信号との差分に基づいて第１のパルス列の遅延させ、遅延後の第１のパルス列によって可変分周器７における出力信号の分周比を制御する遅延制御回路７１とを備えるように、位相同期回路を構成した。したがって、実施の形態１０の位相同期回路は、同一構成の他の位相同期回路の出力信号の位相と同じ位相の出力信号を出力することができる。
【００８５】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００８６】
この発明は、基準信号と分周信号の位相差に対応する周波数の信号を出力する位相同期回路に適している。
【符号の説明】
【００８７】
１  信号源、２  位相比較器、３  信号出力回路、４  チャージポンプ、５  ループフィルタ、６  ＶＣＯ、７  可変分周器、８  分周比制御回路、９  第１のΔΣ変調器、１０  第１の位相検出回路、１１  第１の減算器、１２  第１の積分器、１３  第２の位相検出回路、１４  第２のΔΣ変調器、１５  第２の減算器、１６  第２の積分器、１７  シフト回路、１８  負帰還信号生成回路、１９  加算器、２１  分周比制御回路、２２  第１の位相検出回路、２３  第１の一次ΔΣ変調器、２４  第３のΔΣ変調器、２５  結合器、２６  第２の位相検出回路、２７  第２の一次ΔΣ変調器、２８  シフト回路、２９  負帰還信号生成回路、３１，３５  減算器、３２，３４  加算器、３３  フリップフロップ、４１  シフト回路、４２  第２の位相比較器、４３  フィルタ、５１  第１の位相検出回路、５２  第１の分周器、５３  第２の位相検出回路、５４  第２の分周器、５５  シフト回路、５６  第２の位相比較器、５７  フィルタ、５８  第１の位相検出回路、５９  第１のカウンタ、６０  第２の位相検出回路、６１  第２のカウンタ、６２  シフト回路、６３  負帰還信号生成回路、６４  第１の位相検出回路、６５  第１のカウンタ、６６  第２の位相検出回路、６７  第２のカウンタ、６８  第１の位相検出回路、６９  第１のカウンタ、７１  遅延制御回路、７２  差分算出回路、７３  遅延器。
【図１】
2020012557.tif 000003
【図２】
2020012557.tif 000004
【図３】
2020012557.tif 000005
【図４】
2020012557.tif 000006
【図５】
2020012557.tif 000007
【図６】
2020012557.tif 000008
【図７】
2020012557.tif 000009
【図８】
2020012557.tif 000010
【図９】
2020012557.tif 000011
【図１０】
2020012557.tif 000012
【図１１】
2020012557.tif 000013
【図１２】
2020012557.tif 000014
【図１３】
2020012557.tif 000015
【図１４】
2020012557.tif 000016
【図１５】
2020012557.tif 000017
【国際調査報告】
2020012557.tif 000018
2020012557.tif 000019
2020012557.tif 000020
2020012557.tif 000021