(57)【要約】  マイクロＬＥＤ素子（１００i,j）は、Ｎ型層（１０）を含む窒化物半導体層（１３）を備えており、第１界面（界面１７）と発光層（１１）とのなす角度（θ1）は、所定の第１の角度（例えば４５度）であり、第２界面（界面１９）と、発光層（１１）とのなす角度（θ2）は、第１の角度（例えばθ1＝４５度）より大きい。
2019038961.tif 000002
【特許請求の範囲】
【請求項１】
光出射面の側から見てＮ型層、発光層、及びＰ型層がこの順番で積層された窒化物半導体層と、前記Ｐ型層側に形成されたＰ側電極層と、を備えたマイクロＬＥＤ素子であって、
前記Ｎ型層は、前記発光層に接する第１領域と、前記光出射面を含む第２領域とを含み、
前記窒化物半導体層のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度は、当該発光層に沿う方向へ伝搬する光を前記光出射面へ向かう方向へ反射する、所定の第１の角度であり、
前記窒化物半導体層のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度は、前記第１の角度より大きい所定の第２の角度である、
ことを特徴とするマイクロＬＥＤ素子。
【請求項２】
前記第１の角度は、４５度を中心とする所定の範囲に含まれる角度である、
ことを特徴とする請求項１に記載のマイクロＬＥＤ素子。
【請求項３】
前記第１の角度は、３５度以上５５度以下の範囲に含まれる角度である、
ことを特徴とする請求項１に記載のマイクロＬＥＤ素子。
【請求項４】
前記第１領域の厚さは、前記Ｐ型層の厚さよりも厚い、
ことを特徴とする請求項１〜３の何れか１項に記載のマイクロＬＥＤ素子。
【請求項５】
前記第１界面は、前記第１領域の側方に加えて、前記発光層の側方及び前記Ｐ型層の側方を取り囲む、
ことを特徴とする請求項１〜４の何れか１項に記載のマイクロＬＥＤ素子。
【請求項６】
前記Ｐ側電極層の側から平面視した場合に、当該Ｐ側電極層は、前記発光層の全体を覆う領域に形成されている、
ことを特徴とする請求項１〜５の何れか１項に記載のマイクロＬＥＤ素子。
【請求項７】
前記Ｐ側電極層の前記Ｐ型層と逆側の表面は、平坦である、
ことを特徴とする請求項６に記載のマイクロＬＥＤ素子。
【請求項８】
前記第１領域の外側と、前記Ｐ側電極層との間には、前記第１界面を取り囲む埋込層が形成されており、
前記Ｐ側電極層と前記埋込層との界面は、前記発光層と平行である、
ことを特徴とする請求項７に記載のマイクロＬＥＤ素子。
【請求項９】
Ｎ側電極層は、前記光出射面の上に積層されている、
ことを特徴とする請求項１〜８の何れか１項に記載のマイクロＬＥＤ素子。
【請求項１０】
前記窒化物半導体層は、前記第１界面と前記第２界面とをつなぐ第３界面を更に有し、
Ｎ側電極層は、前記第３界面において前記Ｎ型層の前記第２領域に接触する、
ことを特徴とする請求項１〜８の何れか１項に記載のマイクロＬＥＤ素子。
【請求項１１】
請求項１〜１０の何れか１項に記載の複数のマイクロＬＥＤ素子と、
前記複数のマイクロＬＥＤ素子の各々に駆動電流を供給する駆動回路が形成された駆動回路基板と、備え、
前記複数のマイクロＬＥＤ素子は、前記駆動回路基板上に二次元アレイ状に積層されている、
ことを特徴とする画像表示素子。
【請求項１２】
成長基板上にＮ型層、発光層、及びＰ型層をこの順番で堆積することによって窒化物半導体層を得る第１の堆積工程と、
前記窒化物半導体層の一部をエッチングすることにより第１の溝部を形成し、前記Ｎ型層内に、その側方がエッチングされた第１領域と、当該第１領域以外の領域である第２領域とを設ける第１のエッチング工程と、
前記第１の溝部に埋込層を堆積する第２の堆積工程と、
前記埋込層の表面を研磨する研磨工程と、
前記研磨工程において研磨された表面にＰ側電極層を形成するＰ側電極形成工程と、
前記埋込層と前記第２領域とをエッチングすることによって、前記成長基板の一部を露出させる第２の溝部を形成する第２のエッチング工程と、を含み、
前記第１のエッチング工程は、前記窒化物半導体のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度が、当該発光層に沿う方向へ伝搬する光を光出射面へ向かう方向へ反射する、所定の第１の角度となるように、前記第１の溝部を形成し、
前記第２のエッチング工程は、前記窒化物半導体のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度が、前記第１の角度より大きい所定の第２の角度となるように、前記第２の溝部を形成する、
ことを特徴とする製造方法。
【請求項１３】
成長基板上にＮ型層、発光層、及びＰ型層をこの順番で堆積することによって窒化物半導体層を得る第１の堆積工程と、
前記窒化物半導体層の一部をエッチングすることにより第１の溝部を形成し、前記Ｎ型層内に、その側方がエッチングされた第１領域と、当該第１領域以外の領域である第２領域とを設ける第１のエッチング工程と、
前記窒化物半導体層の上に保護層を堆積する第２の堆積工程と、
前記第１領域の一部が露出するように前記保護層にコンタクトホールを形成するコンタクトホール形成工程と、
前記コンタクトホールを覆うようにＰ側電極層を形成するＰ側電極形成工程と、
前記保護層と前記第２領域とをエッチングすることによって、前記成長基板の一部を露出させる第２の溝部を形成する第２のエッチング工程と、を含み、
前記第１のエッチング工程は、前記窒化物半導体のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度が、当該発光層に沿う方向へ伝搬する光を光出射面へ向かう方向へ反射する、所定の第１の角度となるように、前記第１の溝部を形成し、
前記第２のエッチング工程は、前記窒化物半導体のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度が、前記第１の角度より大きい所定の第２の角度となるように、前記第２の溝部を形成する、
ことを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細なＬＥＤ素子であるマイクロＬＥＤ素子、及び、当該マイクロＬＥＤ素子の製造方法に関する。また、本発明は、このようなマイクロＬＥＤ素子を複数備えた画像表示素子にも関する。
【背景技術】
【０００２】
平面ディスプレイ分野では、大型から中小型までディスプレイのサイズを問わずに、表示素子として液晶表示素子が広く用いられている。液晶表示素子はバックライト光を液晶素子でＯＮ／ＯＦＦする事で、各画素の輝度を調整している。【０００３】
表示素子として液晶表示素子を用いた液晶ディスプレイは、コントラストを高めることが難しいという課題を有する。なぜなら、バックライト光がＯＦＦとなるように液晶表示素子を制御した場合であっても、液晶表示素子がバックライト光を完全に遮断することが難しいためである。【０００４】
また、液晶ディスプレイは、演色性を高めることが難しいという課題を有する。なぜなら、各原色を表現するために用いる複数のカラーフィルター（例えばＲＧＢの３色）は、その透過帯以外の光を完全に遮断することが難しく、結果として、各カラーフィルターの透過帯を完全に分離する事が出来ない為である。【０００５】
一方で、表示素子として有機ＥＬ素子を採用した有機ＥＬディスプレイが実用化されている。有機ＥＬ素子は、自発光素子であり、且つ、Ｒ，Ｇ，Ｂの各単色発光素子である。したがって、有機ＥＬディスプレイは、前述の液晶ディスプレイのコントラストと演色性と言う課題を解決する事が出来ると期待されており、実際にスマートフォン用の小型の平面ディスプレイ分野においては実用化されている。【０００６】
しかし、有機ＥＬディスプレイは、有機ＥＬ素子の輝度が経時劣化し易いという課題を有する。なぜなら、有機ＥＬ素子の発光層が有機物により構成されているためである。そのため、有機ＥＬディスプレイは、比較的製品寿命が短い（換言すれば買い換え周期が短い）スマートフォンには採用されているが、製品寿命が長い（換言すれば買い換え周期が長い）製品（例えばテレビなど）へ採用することは難しい。また、有機ＥＬディスプレイを製品寿命が長い製品に採用する場合には、輝度の経時劣化を補償する為の複雑な回路が必要となる。【０００７】
以上の様な、液晶ディスプレイ及び有機ＥＬディスプレイの課題を解消する平面ディスプレイとして、化合物半導体製のＬＥＤ素子を表示素子として採用したＬＥＤディスプレイが提案されている（特許文献１及び２参照）。ＬＥＤディスプレイは、化合物半導体製のＬＥＤ素子を２次元アレイ状に配置する事によって構成されており、コントラストが高く、演色性が優れ、且つ、輝度が経時劣化しにくい。【０００８】
特に有機ＥＬ素子に比べて、ＬＥＤ素子は、発光効率が高く、且つ、長期信頼性が高い（輝度の経時劣化などが少ない）。したがって、ＬＥＤディスプレイは、屋外でも見やすい高輝度ディスプレイを実現できる。超大型の平面ディスプレイ分野に関しては、デジタルサイネージュ用としてＬＥＤディスプレイの実用化が始まっている。また、ウエアラブル端末やＴＶ用など中小型から大型の平面ディスプレイ分野に関しても、ＬＥＤディスプレイの開発が進んでいる。【０００９】
上記の様なＬＥＤ素子は、マイクロＬＥＤ素子と呼ばれている。研究開発レベルでは、マイクロＬＥＤ素子の微細化が進められており、学会では、７μｍ程度の大きさのマイクロＬＥＤ素子が発表されている（非特許文献１参照）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】日本国公開特許公報「特開２００９−２７２５９１号公報（２００９年１１月１９日公開）」
【特許文献２】日本国公表特許公報「特表２０１６−５０３９５８号公報（２０１６年２月８日公開）」
【非特許文献】
【００１１】
【非特許文献１】Francois Olivier, Anis Daami, Ludovic Dupre, Franck Henry, Bernard Aventurier, Francois Templier, "Investigation and Improvement of 10μm Pixel-pitch GaN-based Micro-LED Arrays with Very High Brightness", SID 2017 DIGEST, P353, 2017
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述の特許文献１、２及び非特許文献１に記載されたマイクロＬＥＤ素子には、下記の様な課題を有する。【００１３】
まず、非特許文献１に記載されている様にマイクロＬＥＤ素子の微細化を進め場合に、マイクロＬＥＤ素子は、外部量子効率（発光パワーの投入電力に対する比率）が非常に小さくなるという課題を有する。具体的には、そのサイズが１０μｍを下回るマイクロＬＥＤ素子において、その外部量子効率は、１１％を下回る。それに対して、通常のサイズ（例えば１００μｍ以上１０００μｍ以下）のＬＥＤ素子の外部量子効率は、３０％〜６０％程度である。このように、サイズが１０μｍを下回るマイクロＬＥＤ素子は、通常のサイズのＬＥＤ素子と比較して、有意に外部量子効率が低い。マイクロＬＥＤディスプレイは、発光効率の高さを期待されている。そのため、マイクロＬＥＤディスプレイにとって、外部量子効率が低い事は、極めて深刻な問題である。【００１４】
更に、マイクロＬＥＤ素子の微細化を進めれば進めるほど、マイクロＬＥＤ素子全体としての発光効率が低下するという課題を有する。これは、マイクロＬＥＤ素子の微細化を進めれば進めるほど、すなわち、マイクロＬＥＤ素子の面積を小さくすればするほど、マイクロＬＥＤ素子の面積に対して外周部の面積が占める割合が高くなるためである。非特許文献１に記載されている様に、マイクロＬＥＤ素子において、その外周部における発光効率は、外周部以外の部分における発光効率より低い。したがって、マイクロＬＥＤ素子の微細化を進めれば進めるほど、マイクロＬＥＤ素子における発光効率が低い部分の割合が高くなり、結果としてマイクロＬＥＤ素子全体としての発光効率が低下する。これは、マイクロＬＥＤ素子の微細化によってマイクロＬＥＤディスプレイの高精細化、或いは、コスト低減を進めて行く上で、大きな障害となる。【００１５】
本発明は、上記の課題に鑑みてなされたものであり、その目的は、そのサイズを微細化した場合であっても、従来のマイクロＬＥＤ素子と比較して、発光効率の低下を抑制可能なマイクロＬＥＤ素子、及び、そのようなマイクロＬＥＤ素子の製造方法を提供することである。また、その目的は、このようなマイクロＬＥＤ素子を複数備えた画像表示素子を提供することである。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために、本発明の一態様に係るマイクロＬＥＤ素子は、光出射面の側から見てＮ型層、発光層、及びＰ型層がこの順番で積層された窒化物半導体層と、前記Ｐ型層側に形成されたＰ側電極層と、を備えたマイクロＬＥＤ素子であって、前記Ｎ型層は、前記発光層に接する第１領域と、前記光出射面を含む第２領域とを含む。【００１７】
当該マイクロＬＥＤ素子において、前記窒化物半導体層のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度は、当該発光層に沿う方向へ伝搬する光を前記光出射面へ向かう方向へ反射する、所定の第１の角度であり、前記窒化物半導体層のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度は、前記第１の角度より大きい所定の第２の角度である、ことを特徴とする。【００１８】
上記の課題を解決するために、本発明の一態様に係る製造方法は、成長基板上にＮ型層、発光層、及びＰ型層をこの順番で堆積することによって窒化物半導体層を得る第１の堆積工程と、前記窒化物半導体層の一部をエッチングすることにより第１の溝部を形成し、前記Ｎ型層内に、その側方がエッチングされた第１領域と、当該第１領域以外の領域である第２領域とを設ける第１のエッチング工程と、前記第１の溝部に埋込層を堆積する第２の堆積工程と、前記埋込層の表面を研磨する研磨工程と、前記研磨工程において研磨された表面にＰ側電極層を形成するＰ側電極形成工程と、前記埋込層と前記第２領域とをエッチングすることによって、前記成長基板の一部を露出させる第２の溝部を形成する第２のエッチング工程と、を含む。【００１９】
当該製造方法において、前記第１のエッチング工程は、前記窒化物半導体のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度が、当該発光層に沿う方向へ伝搬する光を前記光出射面へ向かう方向へ反射する、所定の第１の角度となるように、前記第１の溝部を形成し、前記第２のエッチング工程は、前記窒化物半導体のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度が、前記第１の角度より大きい所定の第２の角度となるように、前記第２の溝部を形成する、ことを特徴とする。【００２０】
上記の課題を解決するために、本発明の一態様に係る製造方法は、成長基板上にＮ型層、発光層、及びＰ型層をこの順番で堆積することによって窒化物半導体層を得る第１の堆積工程と、前記窒化物半導体層の一部をエッチングすることにより第１の溝部を形成し、前記Ｎ型層内に、その側方がエッチングされた第１領域と、当該第１領域以外の領域である第２領域とを設ける第１のエッチング工程と、前記窒化物半導体層の上に保護層を堆積する第２の堆積工程と、前記第１領域の一部が露出するように前記保護層にコンタクトホールを形成するコンタクトホール形成工程と、前記コンタクトホールを覆うようにＰ側電極層を形成するＰ側電極形成工程と、前記保護層と前記第２領域とをエッチングすることによって、前記成長基板の一部を露出させる第２の溝部を形成する第２のエッチング工程と、を含む。【００２１】
当該製造方法において、前記第１のエッチング工程は、前記窒化物半導体のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度が、当該発光層に沿う方向へ伝搬する光を前記光出射面へ向かう方向へ反射する、所定の第１の角度となるように、前記第１の溝部を形成し、前記第２のエッチング工程は、前記窒化物半導体のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度が、前記第１の角度より大きい所定の第２の角度となるように、前記第２の溝部を形成する、ことを特徴とする。
【発明の効果】
【００２２】
本発明の一態様によれば、そのサイズを微細化した場合であっても、従来のマイクロＬＥＤ素子と比較して、発光効率の低下を抑制可能なマイクロＬＥＤ素子、そのようなマイクロＬＥＤ素子を複数備えた画像表示素子、及び、そのようなマイクロＬＥＤ素子の製造方法を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】（ａ）は、本発明の第１の実施形態に係るマイクロＬＥＤ素子を複数備えた画像表示素子の断面図である。（ｂ）は、（ａ）に示したマイクロＬＥＤ素子をＰ側電極層の側から見た場合の平面図である。
【図２】図１に示したマイクロＬＥＤ素子の製造方法のフローチャートである。
【図３】（ａ）〜（ｅ）は、図２に示した製造方法の各ステップにおけるマイクロＬＥＤ素子の断面図である。
【図４】図１に示した画像表示素子の製造方法のフローチャートである。
【図５】（ａ）〜（ｃ）は、図４に示した製造方法の各ステップにおける画像表示素子の断面図である。
【図６】（ａ）〜（ｅ）は、本発明の第１の実施形態に係るマイクロＬＥＤ素子の第１の変形例を製造する製造方法の各ステップにおけるマイクロＬＥＤ素子の断面図である。
【図７】（ａ）〜（ｅ）は、本発明の第１の実施形態に係るマイクロＬＥＤ素子の第２の変形例を製造する製造方法の各ステップにおけるマイクロＬＥＤ素子の断面図である。
【図８】（ａ）〜（ｄ）は、本発明の第１の実施形態に係るマイクロＬＥＤ素子の第３の変形例を製造する製造方法の各ステップにおけるマイクロＬＥＤ素子の断面図である。
【図９】（ａ）は、本発明の第２の実施形態に係るマイクロＬＥＤ素子を複数備えた画像表示素子の断面図である。（ｂ）は、（ａ）に示したマイクロＬＥＤ素子をＰ側電極層の側から見た場合の平面図である。
【図１０】図９に示したマイクロＬＥＤ素子の製造方法のフローチャートである。
【図１１】（ａ）〜（ｅ）は、図１０に示した製造方法の各ステップにおけるマイクロＬＥＤ素子の断面図である。
【図１２】図９に示した画像表示素子の製造方法のフローチャートである。
【図１３】（ａ）〜（ｃ）は、図１２に示した製造方法の各ステップにおける画像表示素子の断面図である。
【図１４】本発明の第３の実施形態に係るマイクロＬＥＤ素子の製造方法のフローチャートである。
【図１５】（ａ）〜（ｆ）は、図１４に示した製造方法の各ステップにおけるマイクロＬＥＤ素子の断面図である。
【発明を実施するための形態】
【００２４】
＜第１の実施形態＞
（マイクロＬＥＤ素子１００i,jの構成）
以下に、本発明の第１の実施形態に係るマイクロＬＥＤ素子１００i,jを光源として搭載する画像表示素子２００について、図１〜図５を参照して説明する。図１の（ａ）は、マイクロＬＥＤ素子１００i,jを複数備えた画像表示素子２００の断面図である。図１の（ｂ）は、マイクロＬＥＤ素子１００i,jをＰ側電極層３０の側から見た場合の平面図である。図２は、マイクロＬＥＤ素子１００i,jの製造方法Ｓ１のフローチャートである。図３の（ａ）〜（ｅ）は、製造方法Ｓ１の各ステップにおけるマイクロＬＥＤ素子１００i,jの断面図である。図４は、画像表示素子２００の製造方法Ｓ２のフローチャートである。図５の（ａ）〜（ｃ）は、製造方法Ｓ２の各ステップにおける画像表示素子２００の断面図である。
【００２５】
なお、図１において、駆動回路基板９０の表面に対する法線方向をｚ軸方向に定める。また、駆動回路基板９０の表面に対して平行な平面のうち、マイクロＬＥＤ素子１００i,jの長辺に沿う方向をｘ軸方向に定め、マイクロＬＥＤ素子１００i,jの短辺に沿う方向をｙ軸方向に定める。さらに、ｚ軸方向のうち駆動回路基板９０から共通Ｎ側電極層４０へ向かう方向をｚ軸正方向に定め、ｚ軸正方向と共に右手系の直交座標系を形成するようにｘ軸正方向及びｙ軸正方向を定めている。なお、以下において、ｚ軸正方向のことを上方向と称し、ｚ軸負方向のことを下方向と称する。
【００２６】
図１に示すように、マイクロＬＥＤ素子１００i,jは、窒化物半導体層１３と、埋込層２０と、Ｐ側電極層３０と、共通Ｎ側電極層４０とを備えている。窒化物半導体層１３は、Ｎ型層１０と、発光層１１と、Ｐ型層１２とによって構成される。窒化物半導体層１３を光出射面の側から見た場合、Ｎ型層１０、発光層１１、及びＰ型層１２の順番で積層されている。Ｐ側電極層３０は、窒化物半導体層１３のＰ型層１２の側（下側）に形成されており、Ｐ型層１２と接触している。共通Ｎ側電極層４０は、窒化物半導体層１３のＮ型層１０の側に形成されており、Ｎ型層１０と接触している。このように、マイクロＬＥＤ素子１００i,jは、所謂、上下電極タイプのマイクロＬＥＤ素子である。
【００２７】
このように構成されたマイクロＬＥＤ素子１００i,jにおいて、発光層１１において生成された光は、共通Ｎ側電極層４０が形成されている側（ｚ軸正方向側）から光を出射する。したがって、マイクロＬＥＤ素子１００i,jにおいては、共通Ｎ側電極層４０のＮ型層１０と逆側の表面が光出射面となる。また、窒化物半導体層１３においては、Ｎ型層１０と共通Ｎ側電極層４０との界面が光出射面となる。
【００２８】
マイクロＬＥＤ素子１００i,jにおいて、Ｎ型層１０は、ｚ軸負方向側の領域である第１領域１０１と、ｚ軸正方向側の領域である第２領域１０２とを含む。第１領域１０１は、発光層１１に接している。第２領域は、発光層１１から離間しており、Ｎ型層１０における光出射面を含んでいる。
【００２９】
窒化物半導体層１３のうち第１領域１０１、発光層１１、及びＰ型層１２の側方を取り囲む界面１７と発光層１１の表面とのなす角度θ1は、発光層１１の表面に沿う方向（例えばｘ軸方向又はｙ軸方向）へ伝搬する光を光出射面へ向かう方向（ｚ軸正方向）へ反射する角度に設定されている。界面１７及び角度θ1は、それぞれ、特許請求の範囲に記載の第１界面及び所定の第１の角度に対応する。本実施形態において、角度θ1は、４５度である。
【００３０】
窒化物半導体層１３のうち第２領域１０２の側方を取り囲む界面１９と発光層１１の表面とのなす角度θ2は、第１の角度（θ1＝４５度）より大きくなるように設定されている。界面１９及び角度θ2は、それぞれ、特許請求の範囲に記載の第２界面及び所定の第２の角度に対応する。本実施形態において、角度θ2は、８０度である。
【００３１】
なお、マイクロＬＥＤ素子１００i,jにおいては、界面１７と界面１９との間には、発光層１１の表面とのなす角度が０度である界面１８が更に設けられている。この界面１８は、角度θ1及びマイクロＬＥＤ素子１００i,jのサイズに応じて、省略することもできる。
【００３２】
また、画像表示素子２００は、駆動回路基板９０と、駆動回路基板９０の表面上に二次元アレイ状に積層された複数のマイクロＬＥＤ素子１００i,jとを備えている。なお、本実施形態において、複数のマイクロＬＥＤ素子１００i,jは、ｎ行ｍ列（ｎ，ｍは、任意の正の整数）の二次元アレイ状に配列されたマイクロＬＥＤ素子のうち、任意の位置であるｉ行ｊ列に配置されたマイクロＬＥＤ素子のことを意味する。すなわち、ｉは、１≦ｉ≦ｎの任意の整数であり、ｊは、１≦ｊ≦ｍの任意の整数である。また、二次元アレイ状に配列された複数のマイクロＬＥＤ素子１００i,jのことをマイクロＬＥＤ素子アレイ１００と呼ぶ。
【００３３】
駆動回路基板９０には、複数のマイクロＬＥＤ素子１００i,jの各々に駆動電流を供給する駆動回路が形成されている。図１には、駆動回路に接続された一方の電極である駆動回路側Ｐ電極８０のみを図示し、駆動回路側Ｎ電極を図示していない。
【００３４】
複数のマイクロＬＥＤ素子１００i,jの各々は、Ｐ側電極層３０が接続層７０を用いて駆動回路側Ｐ電極８０に接続されており、且つ、共通Ｎ側電極層４０が図示しない駆動回路側Ｎ電極に接続されている。駆動回路基板９０の駆動回路から複数のマイクロＬＥＤ素子１００i,jの各々に駆動電流を供給することによって、複数のマイクロＬＥＤ素子１００i,jの各々は、発光する。マイクロＬＥＤ素子１００i,jが発する光の強度は、駆動電流の大小に応じて決まる。なお、マイクロＬＥＤ素子１００i,jは、光の出射側（共通Ｎ側電極層４０よりもｚ軸正方向側）に配置された波長変換層や、光拡散層、カラーフィルター等を更に有していても良いが、マイクロＬＥＤ素子１００i,jとは直接関係しない為、図中には記載しない。
【００３５】
上述したように、窒化物半導体層１３のうち第１領域１０１、発光層１１、及びＰ型層１２の側方は、界面１７によって、その全周が覆われている。本実施形態において、マイクロＬＥＤ素子１００i,jは、平面視した場合に、その輪郭が長方形となるように構成されている。この場合、界面１７は、４枚の平面により構成されている。これら４枚の平面は、底面が長方形である四角錐台の側面を構成するように配置される。
【００３６】
なお、マイクロＬＥＤ素子１００i,jの平面視した場合の輪郭は、長方形（正方形を含む）の代わりに他の多角形（例えば正六角形）でも良いし、円形でも良いし、楕円形でも良い。例えば、平面視した場合の輪郭がＮ角形（Ｎは３以上の整数）である場合、界面１７は、Ｎ枚の平面により構成される。これらＮ枚の平面は、底面がＮ角形であるＮ角錐台の側面を構成するように配置される。また、例えば、平面視した場合の輪郭が円形である場合、界面１７は、１つの曲面により構成される。この１つの曲面は、円錐台の側面を構成するように配置される。
【００３７】
上述したように、角度θ1は、４５度に設定されている。ただし、後述するように界面１７は、窒化物半導体層１３の一部をエッチング（図２に示す第１のエッチング工程Ｓ１２参照）することにより形成される。実際に製造されたマイクロＬＥＤ素子１００i,jにおける角度θ1は、このエッチングの精度に依存し、ある程度の範囲内で揺らぐ。第１のエッチング工程Ｓ１２のエッチング手法としてドライエッチングを採用した場合、エッチングの精度に起因する角度θ1の揺らぎは、±１０度程度であると見積もられる。したがって、実際に製造されたマイクロＬＥＤ素子１００i,jにおける角度θ1は、所定の角度である角度θ1に限定されず、角度θ1を中心とする所定の角度、すなわち、角度θ1±１０度の範囲に含まれていれば良い。なお、上述した角度θ1の揺らぎは、後述する第１のエッチング工程Ｓ１２において採用するエッチング手法に依存して変化し得る。
【００３８】
また、角度θ1は、発光層１１の表面に沿う方向へ伝搬する光を発光層１１の法線方向に沿う方向へ反射するために、４５度であることが好ましい。しかし、角度θ1は、３５度以上５５度以下の範囲に含まれる角度に定められていても良い。
【００３９】
本実施形態において、界面１７は、Ｎ型層１０の第１領域１０１の側方と、発光層１１の側方と、Ｐ型層１２の側方とを取り囲むように形成されている。したがって、界面１７が形成されている領域の厚さｔIF（ｚ軸方向に沿った長さ）は、第１領域１０１の厚さｔn1と、発光層１１の厚さｔmqwと、Ｐ型層１２の厚さｔpとの和で与えられる（ｔIF＝ｔn1＋ｔmqw＋ｔp）。
【００４０】
また、上述したように、角度θ2は、８０度に設定されている。角度θ2は、角度θ1を上回る範囲内で任意に定めることができるものの、９０度に近い角度であることが好ましい。なお、実際に製造されたマイクロＬＥＤ素子１００i,jにおける角度θ2は、実際に製造されたマイクロＬＥＤ素子１００i,jにおける角度θ1の場合と同様に、所定の角度である角度θ2に限定されず、角度θ2±１０度の範囲に含まれていれば良い。
【００４１】
図１の（ａ）に示すように、界面１７の外側は、埋込層２０によって覆われている。埋込層２０の下端面２０１は、ｘｙ平面に沿い、平坦になるように研磨されている（図２に記載の研磨工程Ｓ１４参照）。すなわち、下端面２０１は、高い表面平坦性を有する。
【００４２】
Ｐ型層１２のうち埋込層２０から露出した領域（Ｐ側電極層３０の接触領域３０１と接触する領域）は、下端面２０１よりわずかにｚ軸正方向側に位置する。しかし、この露出した領域と下端面２０１との間に生じる段差は、１００ｎｍ以下であり、厚さｔIFに比べれば、遥かに小さい。
【００４３】
埋込層２０は、可視光に対して透明であり、且つ、屈折率が窒化物半導体層１３を構成する物質の屈折率よりも小さな物質により構成されていることが好ましい。埋込層２０を構成する好ましい物質の例としては、ＳｉＯ2が挙げられる。
【００４４】
Ｐ側電極層３０は、下端面２０１のほぼ全体を覆っており、埋込層２０の下端面２０１の高い表面平坦性を受け継いでいる。したがって、Ｐ側電極層３０の下端面は、下端面２０１と同様に高い表面平坦性を有している。
【００４５】
界面１７は、発光層１１から発光層１１の表面に沿う方向に向かって出射された光を、光出射面に向かう方向（すなわち上方向）に反射することができる。そのため、マイクロＬＥＤ素子１００i,jは、発光層１１から上方向（ｚ軸正方向）に向かって出射された光に加えて、発光層１１から発光層１１の表面に沿う方向に向かって出射された光を効率よく光出射面から出射することができる。したがって、マイクロＬＥＤ素子１００i,jは、界面１７を設けられていない従来のマイクロＬＥＤ素子と比較して、発光効率を大幅に向上させることができる。換言すれば、マイクロＬＥＤ素子１００i,jは、そのサイズを微細化した場合であっても、従来のマイクロＬＥＤ素子と比較して、発光効率の低下を抑制することができる。
【００４６】
〔第１の実施例〕
本発明の第１の実施例であるマイクロＬＥＤ素子１００i,jについて、以下に説明する。本実施例のマイクロＬＥＤ素子１００i,jは、図１に示したマイクロＬＥＤ素子１００i,jにおいて、以下の構成を採用したものである。
・平面視した場合の輪郭：一片の長さが７μｍのほぼ正方形
・Ｔp＝１００ｎｍ
・Ｔmqw＝７０ｎｍ
・Ｔn1＝１５００ｎｍ
・θ1＝４５度
また、本実施例のマイクロＬＥＤ素子１００i,jの構成から界面１７と埋込層２０とを省略したマイクロＬＥＤ素子を、第１の比較例として用いた。
【００４７】
それぞれに同一の駆動電流を供給した状態において、本実施例のマイクロＬＥＤ素子１００i,j及び第１の比較例のマイクロＬＥＤ素子の光出力を測定した。その結果、本実施例のマイクロＬＥＤ素子１００i,jの光出力は、第１の比較例のマイクロＬＥＤ素子の光出力に対して２１０％であった。
【００４８】
この光出力の顕著な増加の要因としては、以下の点が寄与していると、本願の発明者は推測している。まず第１に、大きな界面１７（厚さｔIFが厚さｔpよりも厚い界面１７）を設け、その界面１７の外側を厚い透明な低屈折率材料からなる埋込層２０で取り囲む。これにより、発光層１１から水平方向（発光層１１の表面に沿う方向）とその周辺に出射された光が、上方へ（ｚ軸正方向へ）全反射される。第２に、この反射光は、Ｎ型層１０の光出射面に対してほぼ垂直に入射し、外部に射出される。
【００４９】
この様な光は、界面１７が無ければ、発光層１１から水平方向に射出されて、周辺の金属層等によって吸収されてしまうか、或いは、窒化物半導体層１３の中において反射を繰り返し過程において減衰する。すなわち、この様な光は、外部には射出されない。
【００５０】
これに対して本実施例のマイクロＬＥＤ素子１００i,jでは、界面１７における全反射により、発光層１１から水平方向に出射された光が上方に反射される為、光のロスが殆ど無い。また、界面１７において反射された反射光は、Ｎ型層１０の光出射面に対してほぼ垂直に入射する為、Ｎ型層１０を透過する場合の光路長を短くすることができる。したがって、反射光は、Ｎ型層１０において吸収されにくい。これらの結果として、本実施例のマイクロＬＥＤ素子１００i,jは、非常に高い光の取出し効率を有する。
【００５１】
マイクロＬＥＤ素子１００i,jにおいては、界面１７が発光層１１の表面に対して傾斜している。そのため、発光層１１の面積は、マイクロＬＥＤ素子１００i,jの面積と比較して、大幅に縮小されている。本実施例では、マイクロＬＥＤ素子１００i,jの面積に対する発光層１１の面積の割合は、
｛７０００−（７０＋１５００）＊２｝＾２／７０００＾２＝０．３０４
となり、僅か３０％程度となる。
【００５２】
更に、窒化物半導体層１３をドライエッチングによって、発光層１１の周辺部がダメージを受ける為、実効的に発光に寄与する発光層１１の面積は、更に小さいと考えられる。また、これらのダメージ部分が非発光で電流を消費する為、発光効率の低下が生じると推測される。この様な効果は、マイクロＬＥＤ素子１００i,jの内部量子効率の低下として現れる。
【００５３】
外部量子効率の電流依存性のデータを用いて、内部量子効率と光取出し効率とを分離し、内部量子効率を評価した。その結果、本実施例のマイクロＬＥＤ素子１００i,jの内部量子効率、及び、第１の比較例のマイクロＬＥＤ素子の内部量子効率は、それぞれ、６９％と７０％であり、両者に大きな違いはなかった。従って、本実施例のマイクロＬＥＤ素子１００i,jにおける発光効率の２倍以上の向上は、主に光取出し効率の向上によっている事が分かった。
【００５４】
一方で、発光層１１の面積は、第１の比較例のマイクロＬＥＤ素子が備えている発光層の面積に対して１／３程度である。通常、発光層１１の面積が縮小された場合、内部量子効率は、大幅に小さくなる筈である。しかし、本実施例のマイクロＬＥＤ素子１００i,jの内部量子効率が第１の比較例のマイクロＬＥＤ素子の内部量子効率と比較して大きく劣化しなかったのは、発光層１１に対するダメージを大幅に低減できた為と推測する。
【００５５】
本構造では、Ｐ型層１２の面積が、マイクロＬＥＤ素子１００i,jの面積に対して、大幅に小さい。それにも関わらず、Ｐ側電極層３０の面積は、マイクロＬＥＤ素子１００i,jの面積とほぼ等しく、且つ、その表面は、平坦である。Ｐ型層１２の面積が小さいにも関わらず、面積が広く且つ表面が平坦なＰ側電極層３０を形成できる為、マイクロＬＥＤ素子１００i,jは、接続層７０を用いて駆動回路側Ｐ電極８０と安定して強固に接続されている。従って、後述する成長基板剥離工程Ｓ２２（図４参照）において成長基板１をＮ型層１０から剥離する際に、マイクロＬＥＤ素子１００i,jが成長基板１に引っ張られて、欠落したり、機械的衝撃によって、傾いたりすると言った不良を低減できる。
【００５６】
（マイクロＬＥＤ素子１００i,jの製造方法Ｓ１）
次に、マイクロＬＥＤ素子１００i,jの製造方法の一例である製造方法Ｓ１について、図２及び図３を参照して説明する。
【００５７】
図２に示すように、製造方法Ｓ１は、第１の堆積工程Ｓ１１と、第１のエッチング工程Ｓ１２と、第２の堆積工程Ｓ１３と、研磨工程Ｓ１４と、保護マスク除去工程Ｓ１５と、Ｐ側電極形成工程Ｓ１６と、第２のエッチング工程Ｓ１７とを含んでいる。
【００５８】
第１の堆積工程Ｓ１１は、図３の（ａ）に示す様に、成長基板１上にＮ型層１０、発光層１１、及びＰ型層１２をこの順番で堆積することによって窒化物半導体層１３を得る工程である。成長基板１を構成する物質としては、例えばサファイア（Ａｌ2Ｏ3）やＳｉＣ等を用いることができる。また、窒化物半導体層１３を構成する物質としては、例えばＧａＮ系の半導体等を用いることができる。また、窒化物半導体層１３を成長基板１上に成長させる装置としては、例えばＭＯＣＶＤ装置を用いることができる。なお、成長基板１は、表面に凹凸構造を有していても良い。
【００５９】
発光層１１は、ＩｎＧａＮ層やＧａＮ層からなる多重量子井戸層を含む。Ｎ型層１０及びＰ型層１２は、それぞれ複雑な多層構造により構成される。本実施形態において、Ｎ型層１０、発光層１１、及びＰ型層１２の具体的な構成は、特に限定されるものではなく、例えば、従来のマイクロＬＥＤ素子が採用しているＮ型層、発光層、及びＰ型層の構成を適宜採用することができる。したがって、本実施形態では、Ｎ型層１０、発光層１１、及びＰ型層１２の具体的な構成に関する説明を省略する。
【００６０】
なお、Ｎ型層１０の厚さｔn（第１領域１０１の厚さｔn1と第２領域１０２の厚さｔn2との和）は、一般的に１０μｍ以下であり、５μｍ±２μｍ程度である場合が多い。発光層１１の厚さｔmqwは、一般的に１０ｎｍ以上２００ｎｍ以下で有り、５０ｎｍ以上１００ｎｍ以下程度である場合が多い。Ｐ型層１２の厚さｔpは、一般的に５０ｎｍ以上１０００ｎｍ以下であり、１００ｎｍ以上３００ｎｍ以下程度である場合が多い。
【００６１】
製造方法Ｓ１においては、窒化物半導体層１３の成長が終わった後、表面保護膜１４を形成する。このように、第１の堆積工程Ｓ１１は、表面保護膜１４の形成を含んでもよい。
【００６２】
第１のエッチング工程Ｓ１２は、図３の（ｂ）に示すように、窒化物半導体層１３の一部をエッチングすることにより溝部１６を形成し、Ｎ型層１０内に、その側方がエッチングされた第１領域１０１と、第１領域１０１以外の領域である第２領域１０２とを設ける工程である。第１のエッチング工程Ｓ１２は、窒化物半導体層１３のうち少なくとも界面１７と発光層１１の表面とのなす角度θ1が、所定の第１の角度である４５度となるように、すなわち、溝部１６の側壁の表面と発光層１１の表面とのなす角度θ1が４５度となるように、溝部１６を形成する。なお、溝部１６は、特許請求の範囲に記載の第１の溝部である。
【００６３】
なお、本実施形態においては、溝部１６の底面と発光層１１の表面とが平行になるように溝部１６が形成されている。この底面は、界面１８を形成する。
【００６４】
溝部１６を形成するために、まず、通常のフォトリソグラフィ工程を用いて、溝部１６に開口部を有するレジストパターンを形成する。その後、ドライエッチング装置を用いて、表面保護膜１４と、Ｐ型層１２と、発光層１１と、Ｎ型層１０の一部とをエッチングする。以上の工程により、溝部１６は、形成される。第１のエッチング工程Ｓ１２を実施することにより、Ｐ型層１２の表面上には表面保護膜１４の残存部である保護マスク１５が残り、その周囲は界面１７によって囲まれる。このようにして、第１領域１０１の側方を取り囲む界面１７が形成される。溝部１６の深さは、上述した界面１７の厚さｔIFと等しい。
【００６５】
第２の堆積工程Ｓ１３は、溝部１６に埋込層２０を堆積する工程である。埋込層２０は、例えば、ＳｉＯ2（２酸化ケイ素）をＣＶＤ法により形成する。
【００６６】
研磨工程Ｓ１４は、保護マスク１５及び埋込層２０の表面を研磨することによって、保護マスク１５の表面に堆積したＳｉＯ2を除去する工程である。保護マスク１５及び埋込層２０の表面を研磨する手法としては、例えばＣＭＰ（化学機械的研磨）法を採用することができる。
【００６７】
これらの第２の堆積工程Ｓ１３及び研磨工程Ｓ１４を実施することによって、図３の（ｃ）に示すように、保護マスク１５及び埋込層２０の表面が平坦に研磨された構造が得られる。保護マスク１５、すなわち表面保護膜１４は、研磨工程Ｓ１４におけるストッパとして機能する材料により構成されている事が好ましい。ストッパとして機能する材料、換言すればエッチングされ難い材料としては、例えばＳｉＮ（窒化ケイ素）等が挙げられる。保護マスク１５は、研磨工程Ｓ１４の実施後に僅かに残っている程度で良い。なお、研磨工程Ｓ１４の実施前における表面保護膜１４の厚さは、３０ｎｍから１００ｎｍ程度である。
【００６８】
なお、保護マスク１５は、ＣＭＰのストッパとしての機能に加えて、研磨工程Ｓ１４の実施中にＰ型層１２の表面を研磨液や研磨パッドに曝す事を防ぐ事ができる。保護マスク１５が形成されていることによって、Ｐ型層１２の膜減りによるコンタクト不良の発生を抑制する、及び、窒化物半導体層１３の金属汚染による発光効率の低下を防止する、という効果が得られる。
【００６９】
保護マスク除去工程Ｓ１５は、保護マスク１５を除去する工程である。
【００７０】
Ｐ側電極形成工程Ｓ１６は、図３の（ｄ）に示すように、研磨工程Ｓ１４により研磨された埋込層２０の表面にＰ側電極層３０を形成する工程である。保護マスク除去工程Ｓ１５によって保護マスク１５が除去されているため、埋込層２０の表面に形成されたＰ側電極層３０は、Ｐ型層１２と接触する。Ｐ側電極形成工程Ｓ１６は、Ｐ側電極層３０を形成するまえに実施する活性化アニール工程を含んでいても良い。活性化アニール工程を実施することにより、Ｐ型層１２は、活性化される。
【００７１】
Ｐ側電極層３０は、図１の（ｂ）に示すように、マイクロＬＥＤ素子１００i,jをｚ軸負方向側から平面視したときに、発光層１１を完全に覆う領域に形成されていることが好ましく、マイクロＬＥＤ素子１００i,jのｚ軸負方向側の表面の出来る限り広い面積を覆っている事がさらに好ましい。なお、保護マスク１５を除去したことに伴い生じる数十ｎｍ程度の僅かな段差を除いて、Ｐ側電極層３０の表面は平坦である。
【００７２】
Ｐ側電極層３０としては、例えば、パラジュウム、アルミニュウム、ニッケル、白金、及び金により構成された多層膜を採用することができる。このような多層膜は、例えば、電子ビーム蒸着法を用いて形成することができる。電子ビーム蒸着法を用いてＰ側電極層３０を形成する場合、Ｐ側電極層３０を形成する領域に開口部を有するレジストパターンを形成し、多層膜を蒸着した後に、レジストパターンを超音波振動や薬液によって除去するリフトオフ方式を用いることによって、Ｐ側電極層３０は得られる。また、パラジュウム、アルミニュウム、ニッケル、チタン、窒化チタン、アルミニュウム銅合金等からなる多層膜を堆積し、Ｐ側電極層３０を形成する領域を覆うレジストパターンを設け、ドライエッチングによって不要な領域に形成された多層膜を除去する方法を用いても、Ｐ側電極層３０を得ることができる。
【００７３】
第２のエッチング工程Ｓ１７は、図３の（ｅ）に示すように、埋込層２０及び第２領域１０２の一部をドライエッチングすることによって、成長基板１の一部を露出させる工程である。第２のエッチング工程Ｓ１７を実施することにより、溝部５０が形成される。
【００７４】
ここで、第２のエッチング工程Ｓ１７は、所定の第２の角度である角度θ2が、所定の第１の角度である角度θ1より大きくなるように溝部５０を形成する。なお、溝部５０は、特許請求の範囲に記載の第２の溝部である。第２のエッチング工程Ｓ１７を実施することによって、１枚の成長基板１上に形成された窒化物半導体層１３及び埋込層２０は、二次元アレイ状に配列された複数のマイクロＬＥＤ素子１００i,jに分割される。すなわち、マイクロＬＥＤ素子アレイ１００が得られる。
【００７５】
マイクロＬＥＤ素子１００i,jの外周部に開口部を有するレジストパターンを設け、まず埋込層２０をドライエッチングし、次いで、窒化物半導体層１３の第２領域１０２をエッチングする事で、溝部５０が形成される。
【００７６】
角度θ2が角度θ1より大きいことによって、マイクロＬＥＤ素子１００i,jの出射面の面積をできるだけ大きくすることができる。
【００７７】
第２のエッチング工程Ｓ１７において用いるドライエッチングは、厚さが厚い窒化物半導体層１３に対して角度θ2が垂直に近い溝部５０を形成することが求められる。そのため、ドライエッチングに用いるプラズマ中のイオンのエネルギーが高くなる傾向が有り、既にエッチングされた溝部５０の側壁にも、エッチング中にエネルギーの高いイオンが入射する。これらのイオンが発光層１１に当たると、結晶欠陥を生じ、発光効率の低下を招く。しかし、マイクロＬＥＤ素子１００i,jにおいて、発光層１１は、溝部５０から離間しており、その側方を埋込層２０が覆っている為、エネルギーの高いイオンが発光層１１に当たる可能性を大幅に低減できる。したがって、製造方法Ｓ１は、第２のエッチング工程Ｓ１７において生じ得る発光層１１のダメージを大幅に低減することができる。すなわち、マイクロＬＥＤ素子１００i,jを微細化した場合であっても、その内部量子効率が低下することを抑制することができる。
【００７８】
なお、第２のエッチング工程Ｓ１７は、製造方法Ｓ１のうちイオンのエネルギーが最も大きいプラズマを用いる工程であり、発光層１１に対して大きなダメージを与え得る工程である。しかし、上述したように製造方法Ｓ１は、発光層１１のダメージを大幅に低減することができる。
【００７９】
第１のエッチング工程Ｓ１２において用いるドライエッチングにおいて、発光層１１が剥き出しになる期間は、主にＰ型層１２をエッチングしている期間である。また、発光層１１の端部がプラズマに曝される時間は、短い。また、溝部１６における角度θ1が溝部５０における角度θ2より小さいため、入射するイオンのエネルギーを第２のエッチング工程Ｓ１７において用いるドライエッチングの場合ほど高める必要もない。これらの理由から、第１のエッチング工程Ｓ１２において生じ得る発光層１１のダメージは、第２のエッチング工程Ｓ１７において生じ得る発光層１１のダメージよりも少ない。
【００８０】
なお、製造方法Ｓ１は、第１のエッチング工程Ｓ１２の後に、窒化物半導体層１３をアニールする（例えば水素雰囲気中でアニールする）工程、或いは、極薄い高抵抗ＧａＮ層を溝部１６の表面（すなわち界面１７及び界面１８）の上に形成する工程等を加えても良い。
【００８１】
製造方法Ｓ１では、溝部１６のエッチングを溝部５０のエッチングと分離する事で、エッチングにより発光層１１に生じ得るダメージを低減すると共に、少ないながら生じる欠陥を回復し、内部量子効率を向上する効果が期待できる。又、水素雰囲気のアニールによって、発光層１１の多重量子井戸層（ＩｎＧａＮ層）の端部からＩｎを蒸発させることができる。したがって、水素雰囲気のアニールによって、多重量子井戸層の端部に低インジュウム領域を形成し、多重量子井戸層に注入された電子や正孔が端部の界面に近づく事を防ぎ、非発光再結合を低減する効果も期待できる。
【００８２】
上述した第１の比較例のマイクロＬＥＤ素子のように界面１７が形成されていない場合には、溝部５０を形成するためのドライエッチングによって、発光層１１を同時に加工することになる。この場合には、発光層１１をエッチングした段階では、Ｐ側電極層３０が形成されている為、アニール温度を十分に上昇させる事が難しく、十分なアニール効果を期待できない。
【００８３】
なお、図３の（ｅ）では、溝部５０が成長基板１の表面に達しているが、全ての溝部５０が成長基板１の表面に達する必要は無い。例えば、マイクロＬＥＤ素子アレイ１００を構成する複数個のマイクロＬＥＤ素子１００i,jのうち、一部の隣接するマイクロＬＥＤ素子１００i,j同士は、Ｎ型層１０の第２領域１０２によって、部分的に繋がっていても良い。
【００８４】
（画像表示素子２００の製造方法Ｓ２）
次に、複数のマイクロＬＥＤ素子１００i,jを備えたマイクロＬＥＤ素子アレイ１００を用いた画像表示素子２００の製造方法の一例である製造方法Ｓ２について、図４及び図５を参照して説明する。
【００８５】
製造方法Ｓ２に先駆けて、マイクロＬＥＤ素子１００i,jの各々を駆動する駆動回路が作り込まれた駆動回路基板９０を準備する。駆動回路基板９０の表面には、マイクロＬＥＤ素子１００i,jに電流を流す為の駆動回路側Ｐ電極８０と駆動回路側Ｎ電極８１（図示せず）が設けられている。駆動回路基板９０の内部には各マイクロＬＥＤ素子１００i,jを選択し、所定の電流を流す為の各種回路が作り込まれているが、本発明とは直接関係無い。その為、ここではそれらの説明を省略する。また、マイクロＬＥＤ素子１００i,jのＮ側電極に接続する駆動回路側電極も省略している。駆動回路基板９０はシリコンＬＳＩその物であっても良いし、ガラスやフィルム上に形成されたＴＦＴを含んでも良い。
【００８６】
製造方法Ｓ２は、図４に示すように、実装工程Ｓ２１と、成長基板剥離工程Ｓ２２と、充填工程Ｓ２３と、共通Ｎ側電極形成工程Ｓ２４とを含んでいる。
【００８７】
実装工程Ｓ２１は、図５の（ａ）に示すように、マイクロＬＥＤ素子アレイ１００を駆動回路基板９０に実装する工程である。実装工程Ｓ２１において、駆動回路側Ｐ電極８０の上に、接続層７０が形成される。その上にマイクロＬＥＤ素子アレイ１００を貼り付けることによって、Ｐ側電極層３０は、接続層７０を介して駆動回路側Ｐ電極８０と導通する。この際、駆動回路側Ｐ電極８０の上に、対応するＰ側電極層３０が重なる様に、十分なアライメント精度を有するチップボンダーを使用することが好ましい。
【００８８】
接続層７０は、駆動回路側Ｐ電極８０上に印刷された導電ペーストであっても良いし、金バンプの様に直接合金を形成する材料でも良い。また、図５の（ａ）では、駆動回路側Ｐ電極８０の各々の上に、それぞれに対応する接続層７０を個別に配置した。しかし、駆動回路基板９０の表面上の全体に、異方性導電膜を配置しても良い。或いは、ブロックコポリマー（ｐｏｌｙｓｔｙｒｅｎｅ−ｂｌｏｃｋ−ｐｏｌｙ（２−ｖｉｎｙｌｐｙｒｉｄｉｎｅ））を駆動回路基板９０上にスピンコートし、Ｎａ２ＰｄＣｌ４水溶液に浸漬し、ブロックコポリマー内の２-ｖｉｎｙｌｐｙｒｉｄｉｎｅコアにＰｄイオンを選択的に析出させ、プラズマ処理によってポリマーを除去する。これにより、数十ｎｍサイズのＰｄナノパーティクルを、１００ｎｍから３００ｎｍ程度の間隔で析出させる事で、接続層７０とする事も出来る。この方法は、高価な装置が不要であり、且つ、Ｐ側電極層３０と駆動回路側Ｐ電極８０とを室温で接続できると言う利点があり、大変、好ましい。
【００８９】
成長基板剥離工程Ｓ２２は、レーザー剥離法によって、成長基板１をマイクロＬＥＤ素子アレイ１００より剥離する工程である。図５の（ｂ）に示すように、成長基板１を剥離することによって、Ｎ型層１０の光出射面が露出する。
【００９０】
充填工程Ｓ２３は、溝部５０に充填剤６０を充填する工程である。充填剤６０を構成する材料の例としては、樹脂に白色顔料を混ぜることによって得られる反射性の高い材料や、樹脂に黒色顔料やカーボンブラックを混ぜることによって得られる吸光性の高い材料等が挙げられる。反射性の高い材料及び吸光性の高い材料の何れを用いるかは、画像表示素子２００の用途によって適宜使い分ける事が出来る。
【００９１】
共通Ｎ側電極形成工程Ｓ２４は、図５の（ｃ）に示すように、露出したＮ型層１０の光出射面の上に、共通Ｎ側電極層４０を形成する工程である。共通Ｎ側電極層４０は、複数のマイクロＬＥＤ素子１００i,jの光出射面を短絡することによって、各マイクロＬＥＤ素子１００i,jの光出射面を等電位にする。その後、共通Ｎ側電極層４０は、図５に図示しない駆動回路側Ｎ電極に接続される。したがって、複数のマイクロＬＥＤ素子１００i,jのＮ型層１０は、共通Ｎ側電極層４０及び駆動回路側Ｎ電極を介して駆動回路に接続されている。
【００９２】
なお、共通Ｎ側電極層４０としては、ＩＴＯ等の透明導電膜を採用してもよいし、光出射面１０３の大部分に開口部を有し、溝部５０上に金属薄膜パターンを配置した金属製のメッシュ状電極を採用してもよいし、両者を組み合わせてもよい。本実施形態では、ＩＴＯ等の透明導電膜を採用している。
【００９３】
〔第１の変形例〕
本発明の第１の変形例であるマイクロＬＥＤ素子１００ａi,jの構成及び製造方法Ｓ１について、図６を参照して説明する。図６の（ａ）〜（ｅ）は、本変形例の製造方法Ｓ１の各ステップにおけるマイクロＬＥＤ素子１００ａi,jの断面図である。
【００９４】
マイクロＬＥＤ素子１００ａi,jは、図２に示した製造方法Ｓ１において用いた表面保護膜１４（すなわち保護マスク１５）を省略することによって得られる。なお、本変形例においては、マイクロＬＥＤ素子１００ａi,jの構成及び製造方法のうち、マイクロＬＥＤ素子１００i,jの構成及び製造方法と異なる点についてのみ説明する。また、説明の便宜上、マイクロＬＥＤ素子１００ａi,jを構成する部材のうちマイクロＬＥＤ素子１００i,jと同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。これらの点については、後述する第２の変形例及び第３の変形例についても同様である。
【００９５】
本変形例の製造方法Ｓ１に含まれる第１の堆積工程Ｓ１１は、図２に示した第１の堆積工程Ｓ１１と同様である。しかし、本変形例の第１の堆積工程Ｓ１１では、表面保護膜１４を形成する工程を省略する。
【００９６】
本変形例の製造方法Ｓ１に含まれる第１のエッチング工程Ｓ１２は、図６の（ｂ）に示すように、窒化物半導体層１３の一部をエッチングすることにより溝部１６を形成する工程である。
【００９７】
本変形例の製造方法Ｓ１に含まれる第２の堆積工程Ｓ１３は、図２に記載の第２の堆積工程Ｓ１３と同じである。
【００９８】
本変形例の製造方法Ｓ１に含まれる研磨工程Ｓ１４は、Ｐ型層１２及び埋込層２０の表面を研磨することによって、この表面を平坦にする工程である。本変形例の研磨工程Ｓ１４においても、表面を研磨するための手法として例えばＣＭＰを採用することができる。ただし、本変形例の製造方法Ｓ１においては、保護マスク１５を省略している為に、図２に示した製造方法Ｓ１が含む保護マスク除去工程Ｓ１５が省略される。したがって、（１）Ｐ型層１２が膜減りする点と、（２）Ｐ型層１２の表面が研磨液や研磨パッドに曝されることに起因して窒化物半導体層１３における金属汚染を生じる恐れがある点と、に注意する必要がある。Ｐ型層１２の膜減りは、第１の堆積工程Ｓ１１において予めＰ型層１２を厚く形成しておく事で対応できる。金属汚染に関しては、ＣＭＰ後の洗浄を強化する事で、最小限に抑制できる。
【００９９】
本変形例の製造方法Ｓ１に含まれるＰ側電極形成工程Ｓ１６（図６の（ｄ）参照）及び第２のエッチング工程Ｓ１７（図６の（ｅ）参照）については、それぞれ、図２に記載のＰ側電極形成工程Ｓ１６及び第２のエッチング工程Ｓ１７と同じである。
【０１００】
また、複数のマイクロＬＥＤ素子１００ａi,jによって構成されたマイクロＬＥＤ素子アレイ１００ａを用いて画像表示素子を製造する製造方法としては、図４に記載の製造方法Ｓ２を適用することができる。
【０１０１】
〔第２の変形例〕
本発明の第２の変形例であるマイクロＬＥＤ素子１００ｂi,jの構成及び製造方法Ｓ１について、図７を参照して説明する。図７の（ａ）〜（ｅ）は、本変形例の製造方法Ｓ１の各ステップにおけるマイクロＬＥＤ素子１００ｂi,jの断面図である。
【０１０２】
マイクロＬＥＤ素子１００ｂi,jは、図２に示した製造方法Ｓ１において用いた表面保護膜１４（すなわち保護マスク１５）の代わりに、透明導電層１４ｂ（すなわち透明Ｐ側電極層１５ｂ）を用いることによって得られる。
【０１０３】
本変形例の製造方法Ｓ１に含まれる第１の堆積工程Ｓ１１は、図２に示した第１の堆積工程Ｓ１１と同様である。しかし、本変形例の第１の堆積工程Ｓ１１では、表面保護膜１４を形成する代わりに透明導電層１４ｂを形成する（図７の（ａ）参照）。なお、本変形例においては、透明導電層１４ｂを形成する前にＰ型層１２の活性化アニールを行う。透明導電層１４ｂを構成する材料としては、例えばＩＴＯ（Indium-Tin-Oxide）や酸化錫（ＳｎＯx）等が挙げられる。透明導電層１４ｂの厚さは、４０ｎｍ以上５００ｎｍ以下の範囲に含まれることが好ましい。
【０１０４】
本変形例の製造方法Ｓ１に含まれる第１のエッチング工程Ｓ１２は、図２に示した第１のエッチング工程Ｓ１２と同様である（図７の（ｂ）参照）。第１のエッチング工程Ｓ１２を実施することにより、Ｐ型層１２の表面上には透明導電層１４ｂの残存部である透明Ｐ側電極層１５ｂが残る。第１のエッチング工程Ｓ１２により、図７の（ｂ）に示すように溝部１６が形成される。
【０１０５】
本変形例の製造方法Ｓ１に含まれる第２の堆積工程Ｓ１３及び研磨工程Ｓ１４は、図２に記載の第２の堆積工程Ｓ１３及び研磨工程Ｓ１４と同じ工程である（図７の（ｃ）参照）。
【０１０６】
図２に記載の製造方法Ｓ１では、研磨工程Ｓ１４の後に保護マスク除去工程Ｓ１５を実施する。しかし、本変形例では、透明Ｐ側電極層１５ｂを除去することなく、そのままＰ側電極形成工程Ｓ１６を実施する。
【０１０７】
本変形例の製造方法Ｓ１に含まれるＰ側電極形成工程Ｓ１６（図７の（ｄ）参照）及び第２のエッチング工程Ｓ１７（図７の（ｅ）参照）については、それぞれ、図２に記載のＰ側電極形成工程Ｓ１６及び第２のエッチング工程Ｓ１７と同じである。
【０１０８】
また、複数のマイクロＬＥＤ素子１００ｂi,jによって構成されたマイクロＬＥＤ素子アレイ１００ｂを用いて画像表示素子を製造する製造方法としては、図４に記載の製造方法Ｓ２を適用することができる。
【０１０９】
〔第２の実施例〕
本発明の第２の実施例であるマイクロＬＥＤ素子１００ｂi,jについて、以下に説明する。本実施例のマイクロＬＥＤ素子１００ｂi,jは、本発明の第１の実施例であるマイクロＬＥＤ素子１００i,jと同様に構成されており、保護マスク１５の代わりに透明Ｐ側電極層１５ｂを備えている点のみが異なる。
【０１１０】
本実施例のマイクロＬＥＤ素子１００ｂi,jの光出力は、第１の実施例であるマイクロＬＥＤ素子１００i,jの光出力に対して、３％程度向上した。本実施例のマイクロＬＥＤ素子１００ｂi,jの内部量子効率は、第１の実施例であるマイクロＬＥＤ素子１００i,jの内部量子効率とバラツキの範囲内で一致していた事から、光取出し効率が向上した事が光出力向上の理由であると、発明者は推測している。
【０１１１】
また、マイクロＬＥＤ素子１００ｂi,jにおいては、Ｐ側電極層３０とＰ型層１２との間に透明Ｐ側電極層１５ｂが介在する。その結果、Ｐ側電極層３０とＰ型層１２との界面（すなわちＰ側電極層３０の接触領域３０１ｂ）での反射率が向上し、Ｐ側電極層３０に吸収される光が減少した為ではないかと考える。このことが光取り出し効率向上の理由であると、発明者は推測している。
【０１１２】
以上の様に、マイクロＬＥＤ素子１００ｂi,jは、マイクロＬＥＤ素子１００i,jと比較して、光出力を更に向上させることができる。
【０１１３】
〔第３の変形例〕
本発明の第３の変形例であるマイクロＬＥＤ素子１００ｃi,jの構成及び製造方法Ｓ１について、図８を参照して説明する。図８の（ａ）〜（ｅ）は、本変形例の製造方法Ｓ１の各ステップにおけるマイクロＬＥＤ素子１００ｃi,jの断面図である。
【０１１４】
マイクロＬＥＤ素子１００ｃi,jは、溝部１６ｃ及び埋込層２０ｃの形状を除いて、図７に示したマイクロＬＥＤ素子１００ｂi,jと同様に構成されている。本変形例では、この点について説明する。
【０１１５】
マイクロＬＥＤ素子１００ｂi,jに設けられている界面１７は、Ｐ型層１２、発光層１１、及びＮ型層１０の第１領域１０１の側方を取り囲むように形成されていた。それに対して、マイクロＬＥＤ素子１００ｃi,jに設けられている界面１７ｃは、第１領域１０１ｃの側方のみを取り囲むように形成されている。
【０１１６】
本変形例の製造方法Ｓ１に含まれる第１の堆積工程Ｓ１１は、第２の変形例の製造方法Ｓ１に含まれる第１の堆積工程Ｓ１１と同一である。したがって、図７の（ａ）に示すように、成長基板１の上に窒化物半導体層１３と透明導電層１４ｂとがこの順番で堆積される。ただし、マイクロＬＥＤ素子１００ｂi,jが備えているＮ型層１０、発光層１１、Ｐ型層１２、窒化物半導体層１３、及び透明導電層１４ｂに対応する各部材を、本変形例では、それぞれ、Ｎ型層１０ｃ、発光層１１ｃ、Ｐ型層１２ｃ、窒化物半導体層１３ｃ、及び透明導電層１４ｃと称する。また、マイクロＬＥＤ素子１００ｂi,jが備えている透明Ｐ側電極層１５ｂ、界面１７、及び埋込層２０に対応する各部材を、本変形例では、それぞれ、透明Ｐ側電極層１５ｃ、界面１７ｃ、及び埋込層２０ｃと称する。
【０１１７】
本変形例の製造方法Ｓ１に含まれる第１のエッチング工程Ｓ１２は、図７に示した第１のエッチング工程Ｓ１２と同じ手法を用いて実施する。しかし、図８の（ａ）に示すように、第１のエッチング工程Ｓ１２において形成する溝部１６ｃの形状は、図７の（ｂ）に示した溝部１６の形状と異なる。具体的には、溝部１６は、その側壁の全ての部分（第１領域１０１に対応する部分、発光層１１に対応する部分、及びＰ型層１２に対応する部分）と、発光層１１の表面とのなす角度が４５度となるように、形成されている。それに対して、溝部１６ｃは、その側壁のうち第１領域１０１ｃに対応する部分と、発光層１１ｃの表面とのなす角度が４５度となるように、且つ、その側壁のうち、発光層１１ｃに対応する部分及びＰ型層１２ｃに対応する部分と、発光層１１ｃの表面とのなす角度が約９０度となるように、形成されている。したがって、角度θ1が４５度である界面１７ｃは、第１領域１０１ｃのみを取り囲む。
【０１１８】
溝部１６ｃをこのように構成することによって、マイクロＬＥＤ素子１００ｂi,jと比較して、マイクロＬＥＤ素子１００ｃi,jは、発光層１１ｃの面積及びＰ型層１２ｃの面積を大きくすることができる。
【０１１９】
本変形例の製造方法Ｓ１に含まれる第２の堆積工程Ｓ１３及び研磨工程Ｓ１４は、図７に記載の第２の堆積工程Ｓ１３及び研磨工程Ｓ１４と同じ工程である（図８の（ｂ）参照）。
【０１２０】
本変形例の製造方法Ｓ１においても、透明Ｐ側電極層１５ｂは、除去しない。
【０１２１】
本変形例の製造方法Ｓ１に含まれるＰ側電極形成工程Ｓ１６は、図７に記載のＰ側電極形成工程Ｓ１６と同じ工程である（図８の（ｃ）参照）。
【０１２２】
本変形例の製造方法Ｓ１に含まれる第２のエッチング工程Ｓ１７は、図７に記載の第２のエッチング工程Ｓ１７と同じ工程である（図８の（ｄ）参照）。
【０１２３】
また、複数のマイクロＬＥＤ素子１００ｃi,jによって構成されたマイクロＬＥＤ素子アレイ１００ｃを用いて画像表示素子を製造する製造方法としては、図４に記載の製造方法Ｓ２を適用することができる。
【０１２４】
〔第３の実施例〕
本発明の第３の実施例であるマイクロＬＥＤ素子１００ｃi,jについて、以下に説明する。本実施例のマイクロＬＥＤ素子１００ｃi,jは、本発明の第１の実施例であるマイクロＬＥＤ素子１００i,jの構成をベースとし、保護マスク１５の代わりに透明Ｐ側電極層１５ｃを備えている点と、界面１７ｃが第１領域１０１ｃの側方のみを取り囲んでいる点とが異なる。
【０１２５】
本実施例のマイクロＬＥＤ素子１００ｃi,jの光出力は、界面１７を省略したマイクロＬＥＤ素子１００の光出力と比較して、５０％程度向上した。本実施例のマイクロＬＥＤ素子１００ｃi,jの内部量子効率は、界面１７ｃを省略したマイクロＬＥＤ素子１００の内部量子効率（７０％）を上回り７３％であった。本実施例のマイクロＬＥＤ素子１００ｃi,jの光取り出し効率は、２５％であり、界面１７ｃを省略したマイクロＬＥＤ素子１００の光取り出し効率（１５％）より大幅に向上した。
【０１２６】
この様に、界面１７ｃは、少なくとも第１領域１０１ｃの側方のみを取り囲む領域に形成されていれば光取出し効率を向上させる効果を奏する。したがって、マイクロＬＥＤ素子１００i,j、マイクロＬＥＤ素子１００ａi,j、及びマイクロＬＥＤ素子１００ｂi,jのように界面１７は、第１領域１０１、発光層１１、及びＰ型層１２の側方を取り囲む領域に形成されていても良いし、マイクロＬＥＤ素子１００ｃi,jのように界面１７ｃは、第１領域１０１ｃのみを取り囲む領域のみに形成されていても良い。
【０１２７】
＜第２の実施形態＞
（マイクロＬＥＤ素子１００ｄi,jの構成）
以下に、本発明の第２の実施形態に係るマイクロＬＥＤ素子１００ｄi,jを光源として搭載する画像表示素子２００ｄについて、図９〜図１３を参照して説明する。
【０１２８】
図９の（ａ）は、マイクロＬＥＤ素子１００ｄi,jを複数備えた画像表示素子２００ｄの断面図である。図９の（ｂ）は、マイクロＬＥＤ素子１００ｄi,jをＰ側電極層３０ｄ及びＮ側電極層４０ｄの側から見た場合の平面図である。図１０は、マイクロＬＥＤ素子１００ｄi,jの製造方法Ｓ１０１のフローチャートである。図１１の（ａ）〜（ｅ）は、製造方法Ｓ１０１の各ステップにおけるマイクロＬＥＤ素子１００ｄi,jの断面図である。図１２は、画像表示素子２００ｄの製造方法Ｓ１０２のフローチャートである。図１３の（ａ）〜（ｃ）は、製造方法Ｓ１０２の各ステップにおける画像表示素子２００ｄの断面図である。なお、図９に図示した座標系は、図１に図示した座標系と同様に定められている。
【０１２９】
また、マイクロＬＥＤ素子１００ｄi,jを構成する各部材には、第１の実施形態に係るマイクロＬＥＤ素子１００i,jを構成する各部材の部材番号の末尾にアルファベットの「ｄ」を付した部材番号を付している。例えば、マイクロＬＥＤ素子１００ｄi,jが備えているＮ型層１０ｄ、発光層１１ｄ、Ｐ型層１２ｄ、及び窒化物半導体層１３ｄは、それぞれ、マイクロＬＥＤ素子１００i,jが備えているＮ型層１０、発光層１１、Ｐ型層１２、及び窒化物半導体層１３に対応する。これら以外の部材についても同様である。なお、本実施形態においては、第１の実施形態にて説明した部材と同じ機能を有する部材については、その説明を省略する。
【０１３０】
図９に示すように、マイクロＬＥＤ素子１００ｄi,jは、窒化物半導体層１３ｄと、埋込層２０ｄと、Ｐ側電極層３０ｄと、Ｎ側電極層４０ｄとを備えている。窒化物半導体層１３ｄは、Ｎ型層１０ｄと、発光層１１ｄと、Ｐ型層１２ｄとによって構成される。窒化物半導体層１３ｄを光出射面の側から見た場合、Ｎ型層１０ｄ、発光層１１ｄ、及びＰ型層１２ｄの順番で積層されている。
【０１３１】
Ｎ型層１０ｄは、第１領域１０１ｄと第２領域１０２とを含む。第１領域１０１ｄ、発光層１１ｄ、及びＰ型層１２ｄの側方は、界面１７ｄによって取り囲まれている。界面１７ｄと、発光層１１ｄの表面とのなす角度θ1は、本実施形態において４５度（特許請求の範囲に記載の所定の第１の角度）である。第２領域１０２ｄの側方は、界面１９ｄによって取り囲まれている。界面１９ｄと発光層１１ｄの表面とのなす角度θ2は、本実施形態において４５度よりも大きい８０度である（特許請求の範囲に記載の所定の第２の角度）。界面１７ｄ及び界面１９ｄは、それぞれ、特許請求の範囲に記載の第１界面及び第２界面である。
【０１３２】
Ｐ側電極層３０ｄは、窒化物半導体層１３ｄのＰ型層１２ｄの側（下側）に形成されており、Ｐ型層１２ｄと接触している。
【０１３３】
窒化物半導体層１３ｄは、界面１７ｄと界面１９ｄとをつなぐ界面１８ｄを更に有している。界面１８ｄは、特許請求の範囲に記載の第３界面である。界面１８ｄは、マイクロＬＥＤ素子１００ｄi,jを下方から平面視した場合に、Ｐ側電極層３０ｄが形成されている領域以外の領域に形成されている。界面１８ｄと、発光層１１ｄの表面とは、本実施形態において平行であるが、必ずしも平行である事に限らない。
【０１３４】
第１領域１０１ｄを取り囲む界面１７ｄの外側に堆積された埋込層２０ｄのうち、Ｐ側電極層３０ｄが形成されている領域以外の領域には、Ｎ側電極層４０ｄが形成されている。Ｎ側電極層４０ｄは、界面１８ｄの一部において接触領域４０１ｄが埋込層２０ｄから露出し、接触領域４０１ｄが第２領域１０２ｄに接触している。
【０１３５】
また、図１に示した画像表示素子２００の場合と同様に、画像表示素子２００ｄは、駆動回路基板９０ｄと、駆動回路基板９０ｄの表面上に二次元アレイ状に積層された複数のマイクロＬＥＤ素子１００ｄi,jとを備えている。この二次元アレイ状に配列された複数のマイクロＬＥＤ素子１００ｄi,jのことをマイクロＬＥＤ素子アレイ１００ｄと呼ぶ。
【０１３６】
複数のマイクロＬＥＤ素子１００ｄi,jの各々は、Ｐ側電極層３０ｄが接続層７０ｄを用いて駆動回路側Ｐ電極８０ｄに接続されており、且つ、Ｎ側電極層４０ｄが接続層７１ｄを用いて駆動回路側Ｎ電極８１ｄに接続されている。駆動回路基板９０ｄの駆動回路から複数のマイクロＬＥＤ素子１００ｄi,jの各々に駆動電流を供給することによって、複数のマイクロＬＥＤ素子１００ｄi,jの各々は、発光する。マイクロＬＥＤ素子１００i,jが発する光の強度は、駆動電流の大小に応じて決まる。なお、マイクロＬＥＤ素子１００ｄi,jは、光の出射側（第２領域１０２の光出射面よりもｚ軸正方向側）に配置された波長変換層や、光拡散層、カラーフィルター等を更に有していても良いが、マイクロＬＥＤ素子１００ｄi,jとは直接関係しない為、図中には記載しない。
【０１３７】
上述したように、窒化物半導体層１３ｄのうち第１領域１０１ｄ、発光層１１ｄ、及びＰ型層１２ｄの側方は、界面１７ｄによって、全周が覆われている。マイクロＬＥＤ素子１００ｄi,jは、平面視した場合に、その輪郭が長方形となるように構成されている。この場合、界面１７ｄは、４枚の平面により構成されている。これら４枚の平面は、底面が長方形である四角錐台の側面を構成するように配置される。
【０１３８】
なお、マイクロＬＥＤ素子１００ｄi,jの平面視した場合の輪郭は、長方形（正方形を含む）の代わりに他の多角形（例えば正六角形）でも良いし、円形でも良いし、楕円形でも良い。この点は、マイクロＬＥＤ素子１００i,jと同じである。また、角度θ1及び角度θ2が、それぞれ、角度θ1±１０度の範囲及び角度θ2±１０度の範囲に含まれていれば良い点もマイクロＬＥＤ素子１００i,jと同じである。また、角度θ2が垂直に近いことが好ましい点もマイクロＬＥＤ素子１００i,jと同じである。
【０１３９】
図９の（ａ）に示すように、界面１７ｄの外側と、Ｐ型層１２の下方の一部とは、埋込層２０ｄによって覆われている。埋込層２０ｄの下端面２０１ｄは、ｘｙ平面に沿い、平坦になるように研磨されている（図１０に記載の研磨工程Ｓ１１４参照）。すなわち、下端面２０１ｄは、高い表面平坦性を有する。
【０１４０】
また、埋込層２０ｄは、可視光に対して透明であり、且つ、屈折率が窒化物半導体層１３を構成する物質の屈折率よりも小さな物質により構成されていることが好ましい。埋込層２０ｄを構成する好ましい物質の例としては、ＳｉＯ2が挙げられる。
【０１４１】
埋込層２０ｄがマイクロＬＥＤ素子１００ｄi,jの下部を平坦化している事で、Ｐ側電極層３０ｄとＮ側電極層４０ｄをマイクロＬＥＤ素子１００ｄの下面のほぼ全体に配置でき、最大限に電極面積を拡大できる。また、埋込層２０ｄの表面平坦性を受け継ぎ、Ｐ側電極層３０ｄとＮ側電極層４０ｄは平坦な表面を有している。広く平坦な電極表面を実現する事で、駆動回路基板９０ｄとの接続を容易にする事が出来る。
【０１４２】
〔第４の実施例〕
本発明の第４の実施例であるマイクロＬＥＤ素子１００ｄi,jについて、以下に説明する。本実施例のマイクロＬＥＤ素子１００ｄi,jは、図９に示したマイクロＬＥＤ素子１００ｄi,jにおいて、以下の構成を採用したものである。
・平面視した場合の輪郭：短辺の長さが７μｍ、長辺の長さが１４μｍの長方形
・Ｔp＝１００ｎｍ
・Ｔmqw＝７０ｎｍ
・Ｔn1＝１５００ｎｍ
・θ1＝４５度
また、本実施例のマイクロＬＥＤ素子１００ｄi,jの構成から界面１７ｄを省略したマイクロＬＥＤ素子を、第２の比較例として用いた。
【０１４３】
それぞれに同一の駆動電流を供給した状態において、本実施例のマイクロＬＥＤ素子１００ｄi,j及び第２の比較例のマイクロＬＥＤ素子の光出力を測定した。その結果、本実施例のマイクロＬＥＤ素子１００ｄi,jの光出力は、第２の比較例のマイクロＬＥＤ素子の光出力に対して２２０％であった。
【０１４４】
第２の比較例のマイクロＬＥＤ素子と比較して、マイクロＬＥＤ素子１００ｄi,jの光出力が顕著に増加した理由は、マイクロＬＥＤ素子１００i,jにおいて光出力が増加した理由と同様であると、本願の発明者は推測している。
【０１４５】
マイクロＬＥＤ素子１００i,jにおいては、発光層１１ｄの面積は、マイクロＬＥＤ素子１００ｄi,jの面積と比較して、大幅に縮小されている。本実施例では、マイクロＬＥＤ素子１００i,jの面積に対する発光層１１の面積の割合は、
｛７０００−（７０＋１５００）＊２｝＊｛７０００−（７０＋１５００）＊２−１０００｝／（７０００＊１３０００）＝０．４１８
となり、約４２％程度となる。なお、界面１７ｄの有無に関係無く、Ｎ側電極層４０ｄをＮ型層１０ｄに接触させるための領域は、必要である。上記の計算において、この領域は、除外している。
【０１４６】
更に、窒化物半導体層１３ｄをドライエッチングによって、発光層１１ｄの周辺部がダメージを受ける為、実効的に発光に寄与する発光層１１ｄの面積は更に小さいと考えられる。また、これらのダメージ部分が非発光で電流を消費する為、発光効率の低下が生じると推測される。この様な効果は、マイクロＬＥＤ素子１００ｄi,jの内部量子効率の低下として現れる。外部量子効率の電流依存性のデータより、内部量子効率と光取出し効率を分離し、内部量子効率を評価した。その結果、本実施例のマイクロＬＥＤ素子１００ｄi,jの内部量子効率、及び、第２の比較例のマイクロＬＥＤ素子の内部量子効率は、それぞれ、６９．５％と７１％であり、両者に大きな違いはなかった。従って、発光効率の２倍以上の向上は、主に光取出し効率の向上によっている事が分かった。
【０１４７】
一方で、発光層１１ｄの面積は、第２の比較例のマイクロＬＥＤ素子が備えている発光層の面積に対して１／２．４程度である。通常、発光層１１ｄの面積が縮小された場合、内部量子効率は、大幅に小さくなる筈である。しかし、本実施例のマイクロＬＥＤ素子１００ｄi,jの内部量子効率が第２の比較例のマイクロＬＥＤ素子の内部量子効率と比較して大きく劣化しなかったのは、発光層１１ｄに対するダメージを大幅に低減できた為と推測する。
【０１４８】
本構造では、Ｐ型層１２ｄの面積が、マイクロＬＥＤ素子１００ｄi,jの面積に対して、大幅に小さい。それにも関わらず、Ｐ側電極層３０ｄの面積とＮ側電極層４０ｄの面積との和は、マイクロＬＥＤ素子１００ｄi,jの面積とほぼ等しく、且つ、その表面は、平坦である。Ｐ型層１２ｄの面積が小さいにも関わらず、面積が広く且つ表面が平坦なＰ側電極層３０ｄ電極及びＮ側電極層４０ｄを形成できる。この為、マイクロＬＥＤ素子１００ｄi,jのＰ側電極層３０ｄ電極及びＮ側電極層４０ｄの各々は、接続層７０ｄ及び接続層７１ｄの各々を用いて、駆動回路側Ｐ電極８０ｄ及び駆動回路側Ｎ電極８１ｄの各々に対して安定して強度に接続されている。従って、後述する成長基板剥離工程Ｓ１２２（図１２参照）において成長基板１ｄをＮ型層１０ｄから剥離する際に、マイクロＬＥＤ素子１００ｄi,jが成長基板１ｄに引っ張られて、欠落したり、機械的衝撃によって、傾いたりすると言った不良を低減できる。
【０１４９】
（マイクロＬＥＤ素子１００ｄi,jの製造方法Ｓ１）
次に、マイクロＬＥＤ素子１００ｄi,jの製造方法の一例である製造方法Ｓ１０１について、図１０及び図１１を参照して説明する。
【０１５０】
図１０に示すように、製造方法Ｓ１０１は、第１の堆積工程Ｓ１１１と、第１のエッチング工程Ｓ１１２と、第２の堆積工程Ｓ１１３と、研磨工程Ｓ１１４と、コンタクトホール形成工程Ｓ１１５と、電極層形成工程Ｓ１１６と、第２のエッチング工程Ｓ１１７とを含んでいる。
【０１５１】
第１の堆積工程Ｓ１１１は、図２に示した第１の堆積工程Ｓ１１と同様に、成長基板１ｄ上にＮ型層１０ｄ、発光層１１ｄ、及びＰ型層１２ｄをこの順番で堆積することによって窒化物半導体層１３ｄを得る工程である。成長基板１ｄは、製造方法Ｓ１において用いた成長基板１と同様に構成されている。また、Ｎ型層１０ｄ、発光層１１ｄ、及びＰ型層１２ｄからなる窒化物半導体層１３ｄは、製造方法Ｓ１において用いたＮ型層１０、発光層１１、及びＰ型層１２からなる窒化物半導体層１３と同様に構成されている。
【０１５２】
第１のエッチング工程Ｓ１１２は、図１１の（ａ）に示すように、窒化物半導体層１３ｄの一部をエッチングすることにより溝部１６ｄを形成し、Ｎ型層１０ｄ内に、その側方がエッチングされた第１領域１０１ｄと、第１領域１０１ｄ以外の領域である第２領域１０２ｄとを設ける工程である。第１のエッチング工程Ｓ１１２は、製造方法Ｓ１に含まれる第１のエッチング工程Ｓ１２と同様に実施される。
【０１５３】
第２の堆積工程Ｓ１１３は、溝部１６ｄに埋込層２０ｄを堆積する工程であり、製造方法Ｓ１に含まれる第２の堆積工程Ｓ１３と同様に実施される。
【０１５４】
研磨工程Ｓ１１４は、埋込層２０ｄの表面を研磨することによって、埋込層２０ｄの表面を平坦に研磨する工程である。埋込層２０ｄの表面を研磨する手法としては、例えばＣＭＰ（化学機械的研磨）法を採用することができる。ここで、埋込層２０ｄの一部がＰ型層１２ｄ上に一定膜厚残る様に、ＣＭＰの研磨量を調節する。Ｐ型層１２ｄ上に残る埋込層２０ｄの膜厚は、５０ｎｍ程度から１０００ｎｍ程度である。
【０１５５】
これらの第２の堆積工程Ｓ１１３及び研磨工程Ｓ１１４を実施することによって、図１１の（ｂ）に示すように、埋込層２０ｄの表面が平坦に研磨された構造が得られる。
【０１５６】
コンタクトホール形成工程Ｓ１１５は、図１１の（ｃ）に示すように、Ｐ型層１２上に堆積している埋込層２０ｄにコンタクトホール２０ｄ１を形成し、且つ、溝部１６ｄの上に堆積している埋込層２０ｄにコンタクトホール２０ｄ２を形成する工程である。
【０１５７】
電極層形成工程Ｓ１１６は、図１１の（ｄ）に示すように、コンタクトホール２０ｄ１の内部及び埋込層２０ｄの表面上にＰ側電極層３０ｄを形成し、且つ、コンタクトホール２０ｄ２の内部及び埋込層２０ｄの表面上にＮ側電極層４０ｄを形成する工程である。コンタクトホール２０ｄ２のアスペクト比が高い場合には、コンタクトホール２０ｄ２の内部にタングステンプラグを埋め込んでも良い。アスペクト比が１以上である場合には、タングステンプラグを埋め込むことが好ましい。アスペクト比が１未満である場合には、通常の薄膜堆積法を用いることによって、Ｎ側電極層４０ｄを形成することができる。
【０１５８】
第２のエッチング工程Ｓ１１７は、図１１の（ｅ）に示すように、埋込層２０ｄ及び第２領域１０２ｄの一部をドライエッチングすることによって、成長基板１ｄの一部を露出させる工程である。第２のエッチング工程Ｓ１１７を実施することにより、溝部５０ｄが形成される。第２のエッチング工程Ｓ１１７は、製造方法Ｓ１に含まれる第２のエッチング工程Ｓ１７と同様に実施される。
【０１５９】
以上の工程により、１枚の成長基板１ｄ上に形成された窒化物半導体層１３ｄ及び埋込層２０ｄは、二次元アレイ状に配列された複数のマイクロＬＥＤ素子１００ｄi,jに分割される。すなわち、マイクロＬＥＤ素子アレイ１００ｄが得られる。
【０１６０】
（画像表示素子２００ｄの製造方法Ｓ２）
次に、複数のマイクロＬＥＤ素子１００ｄi,jを備えたマイクロＬＥＤ素子アレイ１００ｄを用いた画像表示素子２００ｄの製造方法の一例である製造方法Ｓ１０２について、図１２及び図１３を参照して説明する。
【０１６１】
製造方法Ｓ１０２に先駆けて、マイクロＬＥＤ素子１００ｄi,jを駆動する駆動回路が作り込まれた駆動回路基板９０ｄを準備する。駆動回路基板９０ｄの表面には、マイクロＬＥＤ素子１００ｄi,jに電流を流す為の駆動回路側Ｐ電極８０ｄと駆動回路側Ｎ電極８１ｄが設けられている。駆動回路基板９０ｄの内部には各マイクロＬＥＤ素子１００ｄi,jを選択し、所定の電流を流す為の各種回路が作り込まれているが、本発明とは直接関係無い。その為、ここではそれらの説明を省略する。駆動回路基板９０ｄはシリコンＬＳＩその物であっても良いし、ガラスやフィルム上に形成されたＴＦＴを含んでも良い。
【０１６２】
製造方法Ｓ１０２は、図１２に示すように、実装工程Ｓ１２１と、成長基板剥離工程Ｓ１２２と、充填工程Ｓ１２３とを含んでいる。
【０１６３】
実装工程Ｓ１２１は、図１３の（ａ）に示すように、マイクロＬＥＤ素子アレイ１００ｄを駆動回路基板９０ｄに実装する工程である。実装工程Ｓ２１において、駆動回路側Ｐ電極８０ｄの上に、接続層７０ｄが形成され、且つ、駆動回路側Ｎ電極８１ｄの上に、接続層７１ｄが形成される。その上にマイクロＬＥＤ素子アレイ１００ｄを貼り付けることによって、Ｐ側電極層３０ｄは、接続層７０ｄを介して駆動回路側Ｐ電極８０ｄと導通し、且つ、Ｎ側電極層４０ｄは、接続層７１ｄを介して駆動回路側Ｎ電極８１ｄと導通する。
【０１６４】
なお、マイクロＬＥＤ素子１００ｄi,jにおいては、Ｐ側電極層３０ｄ及びＮ側電極層４０ｄの各々は、離間している。同様に、駆動回路側Ｐ電極８０ｄ及び駆動回路側Ｎ電極８１ｄの各々も離間しており、接続層７０ｄ及び接続層７１ｄの各々も離間している。その結果、Ｐ側電極層３０ｄ、接続層７０ｄ、及び駆動回路側Ｐ電極８０ｄと、Ｎ側電極層４０ｄ、接続層７１ｄ、及び駆動回路側Ｎ電極８１ｄとの間には、空隙５１ｄが形成される。
【０１６５】
成長基板剥離工程Ｓ１２２は、図１３の（ｂ）に示すように、レーザー剥離法によって、成長基板１をマイクロＬＥＤ素子アレイ１００ｄより剥離する工程であり、製造方法Ｓ２に含まれる成長基板剥離工程Ｓ２２と同様に実施される。
【０１６６】
充填工程Ｓ１２３は、図１３の（ｃ）に示すように、溝部５０ｄに充填剤６０ｄを充填し、空隙５１ｄに充填剤６１ｄを充填する工程であり、製造方法Ｓ２に含まれる充填工程Ｓ２３と同様に実施される。
【０１６７】
＜第３の実施形態＞
以下に、本発明の第３の実施形態に係るマイクロＬＥＤ素子１００ｅi,jについて、図１４〜図１５を参照して説明する。
【０１６８】
図１４は、マイクロＬＥＤ素子１００ｅi,jの製造方法Ｓ２０１のフローチャートである。図１５の（ａ）〜（ｆ）は、製造方法Ｓ２０１の各ステップにおけるマイクロＬＥＤ素子１００ｅi,jの断面図である。
【０１６９】
なお、説明の便宜上、本発明の第２の変形例にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【０１７０】
例えば、マイクロＬＥＤ素子１００ｅi,jが備えているＮ型層１０、発光層１１、Ｐ型層１２、窒化物半導体層１３、及び透明Ｐ側電極層１５ｂは、それぞれ、マイクロＬＥＤ素子１００ｂi,jにおけるＮ型層１０、発光層１１、Ｐ型層１２、窒化物半導体層１３、及び透明Ｐ側電極層１５ｂと同一である。また、マイクロＬＥＤ素子１００ｅi,jが備えている保護層２０ｅ及びＰ側電極層３０ｅは、それぞれ、マイクロＬＥＤ素子１００ｂi,jにおける埋込層２０及びＰ側電極層３０ｂに対応する。
【０１７１】
本発明の第２の変形例であるマイクロＬＥＤ素子１００ｂi,jでは、埋込層２０の表面を平坦化する事で、少なくともＰ側電極層３０ｂの表面を平坦化することによって、駆動回路基板９０との強固な接続を実現していた。マイクロＬＥＤ素子１００ｅi,jでは、埋込層２０の代わりに膜厚が略一定な保護層２０ｅを用い、その上で、Ｐ側電極層３０ｅの表面を平坦化することによって、マイクロＬＥＤ素子１００i,jと同様の効果を得ている。本実施形態では、保護層２０ｅ及びＰ側電極層３０ｅについて主に説明する。
【０１７２】
図１４に示すように、製造方法Ｓ２０１は、第１の堆積工程Ｓ２１１と、第１のエッチング工程Ｓ２１２と、第２の堆積工程Ｓ２１３と、コンタクトホール形成工程Ｓ２１４と、Ｐ側電極形成工程Ｓ２１５と、研磨工程Ｓ２１６と、Ｐ側電極層パターニング工程Ｓ２１７と、第２のエッチング工程Ｓ２１８とを含んでいる。
【０１７３】
第１の堆積工程Ｓ２１１及び第１のエッチング工程Ｓ２１２は、それぞれ、本発明の第２の変形例において実施する第１の堆積工程Ｓ１１及び第１のエッチング工程Ｓ１２と同じである。したがって、図１５の（ａ）に示した構造は、図７の（ｂ）に示した構造と同一である。
【０１７４】
第２の堆積工程Ｓ２１３は、図１５の（ｂ）に示すように、窒化物半導体層１３の上に膜厚が略一定な保護層２０ｅを堆積する工程である。保護層２０ｅの膜厚は、１００ｎｍから１５００ｎｍ程度である。保護層２０ｅを形成した段階では、保護層２０ｅの表面に、溝部１６の形状を反映した凹凸が有る。
【０１７５】
コンタクトホール形成工程Ｓ２１４は、図１５の（ｃ）に示すように、保護層２０ｅのうち透明Ｐ側電極層１５ｂ上の領域にコンタクトホール２１ｅを形成する工程である。
【０１７６】
Ｐ側電極形成工程Ｓ２１５は、保護層２０ｅの表面上及び保護層２０ｅから露出した透明Ｐ側電極層１５ｂの表面上に導電体を堆積することによってＰ側電極層３０ｅを形成する工程である。ここで用いる導電体としては、ニッケルや、アルミニュウム、チタン、窒化チタン、アルミニュウム銅合金等を採用することができる。Ｐ側電極層３０ｅは、これらの導電体からいくつかの導電体を順次堆積することによって得られる多層膜であることが好ましい。
【０１７７】
研磨工程Ｓ２１６は、Ｐ側電極層３０ｅの表面を研磨することによって、この表面を平坦にする工程である。Ｐ側電極形成工程Ｓ２１５及び研磨工程Ｓ２１６を実施することにより、図１５の（ｄ）に示した構造が得られる。研磨工程Ｓ２１６は、図２に示した研磨工程Ｓ１４と同様に実施することができる。
【０１７８】
また、本実施形態においては、Ｐ側電極形成工程Ｓ２１５においてリフロー成膜法を採用し、Ｐ側電極層３０ｅの成膜中にその表面を平坦化してもよい。この場合には、Ｐ側電極層３０ｅの表面を平坦化する工程がＰ側電極形成工程Ｓ２１５に含まれることになる。
【０１７９】
Ｐ側電極層パターニング工程Ｓ２１７は、図１５の（ｅ）に示すように、Ｐ側電極層３０ｅの一部をエッチングすることによって、Ｐ側電極層３０ｅを所望の形状にパターニングする工程である。Ｐ側電極層パターニング工程Ｓ２１７を実施することによって、溝部５０ｅが形成され、隣接するＰ側電極層３０ｅ同士が離間される。
【０１８０】
第２のエッチング工程Ｓ２１８は、図１５の（ｆ）に示すように、保護層２０ｅと第２領域１０２の一部とをエッチングすることによって溝部５０ｅをより深くし、成長基板１の一部を露出させる工程である。第２のエッチング工程Ｓ２１８は、図７に記載の第２のエッチング工程Ｓ１７と同様に実施することができる。
【０１８１】
以上の工程により、１枚の成長基板１上に形成された窒化物半導体層１３及び保護層２０ｅは、二次元アレイ状に配列された複数のマイクロＬＥＤ素子１００ｅi,jに分割される。すなわち、マイクロＬＥＤ素子アレイ１００ｅが得られる。
【０１８２】
マイクロＬＥＤ素子１００ｅi,jの光出力は、本発明の第２の変形例であるマイクロＬＥＤ素子１００ｂi,jと同程度の光出力であった。すなわち、マイクロＬＥＤ素子１００ｅi,jは、マイクロＬＥＤ素子１００ｂi,jと同様に、光取りだし効率を向上させる効果を奏する。
【０１８３】
なお、本実施形態では、画像表示素子の製造方法に関する詳しい説明を省略する。しかし、マイクロＬＥＤ素子アレイ１００ｅと駆動回路基板９０とを用いて、図４に示した製造方法Ｓ２を実施することにより、共通Ｎ側電極層４０が光出射面１０３の上に積層された画像表示素子を製造することができる。
【０１８４】
〔付記事項〕
以上、本発明の実施形態について説明した。なお、上述の実施形態は例示であり、その各構成要素及び各処理の組み合わせに色々な変形が可能であり、本発明の範囲にあることは当業者に理解されるところである。
【０１８５】
また、本発明の各実施形態に係るマイクロＬＥＤ素子、マイクロＬＥＤ素子アレイ、及び画像表示素子は、たとえば、プロジェクタや、ヘッドアップディスプレイ、ヘッドマウントディスプレイ、ウエアブル端末等に好適に利用できる。
【０１８６】
〔まとめ〕
本発明の態様１に係るマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jは、光出射面１０３，１０３ｃ，１０３ｄの側から見てＮ型層１０，１０ｃ，１０ｄ、発光層１１，１１ｃ，１１ｄ、及びＰ型層１２，１２ｃ，１２ｄがこの順番で積層された窒化物半導体層１３，１３ｃ,１３ｄと、Ｐ型層１２，１２ｃ，１２ｄ側に形成されたＰ側電極層３０，３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅとを備えている。
【０１８７】
Ｎ型層１０，１０ｃ，１０ｄは、発光層１１，１１ｃ，１１ｄに接する第１領域１０１，１０１ｃ，１０１ｄと、光出射面１０３，１０３ｃ，１０３ｄを含む第２領域１０２，１０２ｃ，１０２ｄとを含み、窒化物半導体層１３，１３ｃ，１３ｄのうち少なくとも第１領域１０１，１０１ｃ，１０１ｄの側方を取り囲む第１界面（界面１７，１７ｃ，１７ｄ）と発光層１１，１１ｃ，１１ｄとのなす角度θ1は、発光層１１，１１ｃ，１１ｄに沿う方向（例えばｘ軸方向又はｙ軸方向）へ伝搬する光を光出射面１０３，１０３ｃ，１０３ｄへ向かう方向（ｚ軸正方向）へ反射する、所定の第１の角度（例えばθ1＝４５度）であり、窒化物半導体層１３，１３ｃ，１３ｄのうち第２領域１０２，１０２ｃ，１０２ｄの側方を取り囲む第２界面（界面１９，１９ｄ）と発光層１１，１１ｃ，１１ｄとのなす角度θ2は、第１の角度（例えば４５度）より大きい所定の第２の角度である、ことを特徴とする。
【０１８８】
上記の構成によれば、第１界面（界面１７，１７ｃ，１７ｄ）は、発光層１１，１１ｃ，１１ｄに沿う方向へ伝搬する光を光出射面１０３，１０３ｃ，１０３ｄへ向かう方向へ反射する。したがって、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jは、第１界面（界面１７，１７ｃ，１７ｄ）が設けられていないマイクロＬＥＤ素子と比較して、光取りだし効率を向上させる効果を奏する。換言すれば、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jは、そのサイズを微細化した場合であっても、従来のマイクロＬＥＤ素子と比較して、発光効率の低下を抑制することができる。
【０１８９】
本発明の態様２に係るマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jは、上記態様１において、第１の角度は、４５度を中心とする所定の範囲に含まれる角度（例えばθ1は、４５±１０度の範囲に含まれる）であることが好ましい。
【０１９０】
上記の構成によれば、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jは、そのサイズを微細化した場合であっても、従来のマイクロＬＥＤ素子と比較して、発光効率の低下を確実に抑制することができる。なお、第１界面（界面１７，１７ｃ，１７ｄ）を形成するためのエッチングを実施した場合、エッチングの精度に起因する角度θ1の揺らぎは、±１０度程度であると見積もられる。したがって、実際に製造されたマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jにおける角度θ1は、所定の角度である角度θ1に限定されず、角度θ1±１０度の範囲に含まれていれば良い。なお、上述した角度θ1の揺らぎは、第１のエッチング工程において採用するエッチング手法に依存して変化し得る。
【０１９１】
本発明の態様３に係るマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jは、上記態様１において、第１の角度は、３５度以上５５度以下の範囲に含まれる角度であることが好ましい。
【０１９２】
上記の構成によれば、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jは、そのサイズを微細化した場合であっても、従来のマイクロＬＥＤ素子と比較して、発光効率の低下を確実に抑制することができる。
【０１９３】
本発明の態様４に係るマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jは、上記態様１〜３の何れか一態様において、第１領域１０１，１０１ｃ，１０１ｄの厚さｔn1は、Ｐ型層１２，１２ｃ，１２ｄの厚さｔpよりも厚いことが好ましい。
【０１９４】
上記の構成によれば、第１界面（界面１７，１７ｃ，１７ｄ）は、発光層から光出射面１０３，１０３ｃ，１０３ｄへ向かう方向（ｚ軸方向）に沿って十分に広い領域に形成されている。そのため、第１界面（界面１７，１７ｃ，１７ｄ）は、発光層１１，１１ｃ，１１ｄに沿う方向へ伝搬する光に加えて、発光層１１，１１ｃ、１１ｄに対してｚ軸正方向側への仰角を有する方向へ伝搬する光も光出射面１０３，１０３ｃ，１０３ｄへ向かう方向へ反射することができる。したがって、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jは、そのサイズを微細化した場合であっても、従来のマイクロＬＥＤ素子と比較して、発光効率の低下をより確実に抑制することができる。
【０１９５】
本発明の態様５に係るマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｄi,j，１００ｅi,jは、上記態様１〜４の何れか一態様において、第１界面（界面１７，１７ｄ）は、第１領域１０１，１０１ｄの側方に加えて、発光層１１，１１ｄの側方及びＰ型層１２，１２ｄの側方を取り囲む、ように構成されていることが好ましい。
【０１９６】
上記の構成によれば、第１界面（界面１７，１７ｄ）は、第１領域１０１，１０１ｄの側方のみならず発光層１１，１１ｄの側方及びＰ型層１２，１２ｄの側方を取り囲んでいる。したがって、第１界面（界面１７，１７ｄ）は、発光層１１に沿う方向へ伝搬する光と、発光層１１，１１ｄに対してｚ軸正方向側への仰角を有する方向へ伝搬する光とに加えて、発光層１１，１１ｄに対してｚ軸負方向側への仰角を有する方向へ伝搬する光も光出射面１０３，１０３ｄへ向かう方向へ反射することができる。したがって、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｄi,j，１００ｅi,jは、そのサイズを微細化した場合であっても、従来のマイクロＬＥＤ素子と比較して、発光効率の低下をより確実に抑制することができる。
【０１９７】
本発明の態様６に係るマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jは、上記態様１〜５の何れか一態様において、Ｐ側電極層３０，３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅの側から平面視した場合に、Ｐ側電極層３０，３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅは、発光層１１，１１ｃ，１１ｄの全体を覆う領域に形成されている、ことが好ましい。
【０１９８】
上記の構成によれば、Ｐ型層１２，１２ｃ、１２ｄの面積が小さいにも関わらず、面積が広いＰ側電極層３０，３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅを形成できる為、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jは、接続層７０，７０ｄを用いて駆動回路側Ｐ電極８０，８０ｄと安定して強固に接続されている。したがって、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jの製造工程において生じ得る不良の発生頻度を抑制することができる。更に、製造工程（特に第２のエッチング工程Ｓ１７、Ｓ１１７、Ｓ２１８）において生じ得る発光層１１，１１ｃ，１１ｄへのダメージを低減し、内部量子効率を向上し、発光効率を向上する事が出来る。
【０１９９】
本発明の態様７に係るマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jは、上記態様６において、Ｐ側電極層３０，３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅの前記Ｐ型層と逆側の表面は、平坦である、ことが好ましい。
【０２００】
上記の構成によれば、Ｐ型層１２，１２ｃ、１２ｄの面積が小さいにも関わらず、面積が広く且つ表面が平坦なＰ側電極層３０，３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅを形成できる為、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jは、接続層７０，７０ｄを用いて駆動回路側Ｐ電極８０，８０ｄとより安定してより強固に接続されている。したがって、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jの製造工程において生じ得る不良の発生頻度を更に抑制することができる。
【０２０１】
本発明の態様８に係るマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,jは、上記態様７において、第１領域１０１，１０１ｃ，１０１ｄの外側と、Ｐ側電極層３０，３０ａ，３０ｂ，３０ｃ，３０ｄとの間には、第１界面（界面１７，１７ｃ，１７ｄ）を取り囲む埋込層２０，２０ｃ，２０ｄが形成されており、Ｐ側電極層３０，３０ａ，３０ｂ，３０ｃ，３０ｄと埋込層２０，２０ｃ，２０ｄとの界面（下端面２０１，２０１ｃ，２０１ｄ）は、発光層１１，１１ｃ，１１ｄと平行である、事が好ましい。
【０２０２】
Ｐ側電極層３０，３０ａ，３０ｂ，３０ｃ，３０ｄと埋込層２０，２０ｃ，２０ｄとの界面（下端面２０１，２０１ｃ，２０１ｄ）が発光層１１，１１ｃ，１１ｄと平行であるため、Ｐ側電極層３０，３０ａ，３０ｂ，３０ｃ，３０ｄの表面を平坦化する必要が無い。従って、比較的薄い電極層であっても発光層１１，１１ｃ，１１ｄと平行になる。その結果として、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,jを駆動回路基板９０，９０ｄに実装した場合に、駆動回路基板９０，９０ｄの表面と、発光層１１，１１ｃ，１１ｄとは自動的に平行となる。したがって、上記の構成によれば、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,jを駆動回路基板９０，９０ｄに実装する場合に、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,jの傾きに留意する必要がないので、実装作業が容易になる。
【０２０３】
本発明の態様９に係るマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｅi,jは、上記態様１〜８の何れか一態様において、Ｎ側電極層（共通Ｎ側電極層４０）が光出射面１０３，１０３ｃ，１０３ｄの側に積層されている、構成を採用していてもよい。
【０２０４】
上記の構成によれば、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｅi,jは、後述する本発明の態様１０に係るマイクロＬＥＤ素子１００ｄi,jと比較して、Ｐ側電極層及び発光層の面積を大きくできる為、より小さなマイクロＬＥＤ素子を容易に製造することができる。
【０２０５】
また、本発明の態様１０に係るマイクロＬＥＤ素子１００ｄi,jは、上記態様１〜８の何れか一態様において、窒化物半導体層１３ｄが第１界面（界面１７ｄ）と第２界面（界面１９ｄ）とをつなぐ第３界面（界面１８ｄ）を更に有し、Ｎ側電極層４０ｄが第３界面（界面１８ｄ）においてＮ型層１０ｄの第２領域１０２ｄに接触する、ように構成されていてもよい。
【０２０６】
上記の構成によれば、前述した本発明の態様９に係るマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｅi,jのように、光出射面１０３，１０３ｃ，１０３ｄの上にＮ側電極層を積層する必要がない。したがって、マイクロＬＥＤ素子１００ｄi,jは、マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｅi,jと比較して、画像表示素子２００ｄの製造工程に於いて、共通Ｎ側電極形成工程を省略する事ができる。その結果、製造工程を単純化し、設備投資を低減し、製造コストを低減する事が出来る。
【０２０７】
本発明の態様１１に係る画像表示素子２００は、上記態様１〜１０の何れか一態様に係る、複数のマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jと、複数のマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jの各々に駆動電流を供給する駆動回路が形成された駆動回路基板９０，９０ｄと、備え、複数のマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jは、駆動回路基板９０，９０ｄ上に二次元アレイ状に積層されている、ことが好ましい。
【０２０８】
本発明の態様１２に係る製造方法Ｓ１，Ｓ１０１は、成長基板１，１ｄ上にＮ型層１０，１０ｃ，１０ｄ、発光層１１，１１ｃ，１１ｄ、及びＰ型層１２，１２ｃ，１２ｄをこの順番で堆積することによって窒化物半導体層１３，１３ｃ，１３ｄを得る第１の堆積工程Ｓ１１，Ｓ１１１と、窒化物半導体層１３，１３ｃ，１３ｄの一部をエッチングすることにより第１の溝部（溝部１６，１６ｃ，１６ｄ）を形成し、Ｎ型層１０，１０ｃ，１０ｄ内に、その側方がエッチングされた第１領域１０１，１０１ｃ，１０１ｄと、第１領域１０１，１０１ｃ，１０１ｄ以外の領域である第２領域１０２，１０２ｃ，１０２ｄと、を設ける第１のエッチング工程Ｓ１２，Ｓ１１２と、第１の溝部（溝部１６，１６ｃ，１６ｄ）に埋込層２０，２０ｃ，２０ｄを堆積する第２の堆積工程Ｓ１３，Ｓ１１３と、埋込層２０，２０ｃ，２０ｄの表面を研磨する研磨工程Ｓ１４，Ｓ１１４と、研磨工程Ｓ１４，Ｓ１１４において研磨された表面にＰ側電極層を形成するＰ側電極形成工程Ｓ１５（電極層形成工程Ｓ１１６）と、埋込層２０，２０ｃ，２０ｄと第２領域１０２，１０２ｃ，１０２ｄとをエッチングすることによって、成長基板１，１ｄの一部を露出させる第２の溝部（溝部５０，５０ｄ）を形成する第２のエッチング工程Ｓ１６，Ｓ１１７と、を含む。
【０２０９】
第１のエッチング工程Ｓ１２，Ｓ１１２は、窒化物半導体層１３，１３ｃ，１３ｄのうち少なくとも第１領域１０１，１０１ｃ，１０１ｄの側方を取り囲む第１界面（界面１７，１７ｃ，１７ｄ）と発光層１１，１１ｃ，１１ｄとのなす角度θ1が、発光層１１，１１ｃ，１１ｄに沿う方向へ伝搬する光を光出射面１０３，１０３ｃ，１０３ｄへ向かう方向へ反射する、所定の第１の角度（例えば４５度）となるように、第１の溝部（溝部１６，１６ｃ，１６ｄ）を形成し、第２のエッチング工程Ｓ１６，Ｓ１１７は、窒化物半導体層１３，１３ｃ，１３ｄのうち第２領域１０２，１０２ｃ，１０２ｄの側方を取り囲む第２界面（界面１９，１９ｃ，１９ｄ）と発光層１１，１１ｃ，１１ｄとのなす角度θ2が、第１の角度（例えば４５度）より大きい所定の第２の角度となるように、第２の溝部（溝部５０，５０ｄ）を形成する、ことを特徴とする。
【０２１０】
本発明の態様１３に係る製造方法Ｓ２０１は、成長基板１上にＮ型層１０、発光層１１、及びＰ型層１２をこの順番で堆積することによって窒化物半導体層１３を得る第１の堆積工程Ｓ２１１と、窒化物半導体層１３の一部をエッチングすることにより第１の溝部（溝部１６）を形成し、Ｎ型層１０内に、その側方がエッチングされた第１領域１０１と、第１領域１０１以外の領域である第２領域１０２とを設ける第１のエッチング工程Ｓ２１２と、窒化物半導体層１３の上に保護層２０ｅを堆積する第２の堆積工程Ｓ２１３と、第１領域１０１の一部が露出するように保護層２０ｅにコンタクトホール２１ｅを形成するコンタクトホール形成工程Ｓ２１４と、コンタクトホール２１ｅを覆うようにＰ側電極層３０ｅを形成するＰ側電極形成工程Ｓ２１５と、保護層２０ｅと第２領域１０２とをエッチングすることによって、成長基板１の一部を露出させる第２の溝部（溝部５０ｅ）を形成する第２のエッチング工程Ｓ２１８と、を含む。
【０２１１】
第１のエッチング工程Ｓ２１２は、窒化物半導体層１３のうち少なくとも第１領域１０１の側方を取り囲む第１界面（界面１７）と発光層１１とのなす角度θ1が、発光層１１に沿う方向へ伝搬する光を光出射面１０３へ向かう方向へ反射する、所定の第１の角度（例えば４5度）となるように、第１の溝部（溝部１６）を形成し、第２のエッチング工程Ｓ２１８は、窒化物半導体層１３のうち第２領域１０２の側方を取り囲む第２界面（界面１９）と発光層１１とのなす角度θ2が、第１の角度（例えば４５度）より大きい所定の第２の角度となるように、第２の溝部（溝部５０ｅ）を形成する、ことを特徴とする。
【０２１２】
上記の構成によれば、画像表示素子２００、製造方法Ｓ１、製造方法Ｓ１０１、及び製造方法Ｓ２０１は、何れも、本発明の態様１に係るマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jと同様の効果を奏する。すなわち、各マイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jのサイズを微細化した場合であっても、画像表示素子２００は、発光効率の低下を抑制することができる。また、製造方法Ｓ１、製造方法Ｓ１０１、及び製造方法Ｓ２０１は、そのサイズを微細化した場合であっても発光効率の低下を抑制可能なマイクロＬＥＤ素子１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,jを製造することができる。
【０２１３】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【０２１４】
１，１ｄ  成長基板
１０，１０ｃ，１０ｄ  Ｎ型層
１０１，１０１ｃ，１０１ｄ  第１領域
１０２，１０２ｃ，１０２ｄ  第２領域
１０３，１０３ｃ，１０３ｄ  光出射面
１１，１１ｃ，１１ｄ  発光層
１２，１２ｃ，１２ｄ  Ｐ型層
１３，１３ｃ，１３ｄ  窒化物半導体層
１６，１６ｃ，１６ｄ  溝部（第１の溝部）
１７，１７ｃ，１７ｄ  界面（第１界面）
１８  界面
１８ｄ  界面（第３界面）
１９，１９ｃ，１９ｄ  界面（第２界面）
２０，２０ｃ，２０ｄ  埋込層
２０ｅ  保護層
３０，３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅ  Ｐ側電極層
４０  共通Ｎ側電極層
４０ｄ  Ｎ側電極層
１００i,j，１００ａi,j，１００ｂi,j，１００ｃi,j，１００ｄi,j，１００ｅi,j  マイクロＬＥＤ素子
１００，１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ  マイクロＬＥＤ素子アレイ
２００  画像表示素子
【図１】
2019038961.tif 000003
【図２】
2019038961.tif 000004
【図３】
2019038961.tif 000005
【図４】
2019038961.tif 000006
【図５】
2019038961.tif 000007
【図６】
2019038961.tif 000008
【図７】
2019038961.tif 000009
【図８】
2019038961.tif 000010
【図９】
2019038961.tif 000011
【図１０】
2019038961.tif 000012
【図１１】
2019038961.tif 000013
【図１２】
2019038961.tif 000014
【図１３】
2019038961.tif 000015
【図１４】
2019038961.tif 000016
【図１５】
2019038961.tif 000017
【手続補正書】
【提出日】平成30年7月19日(2018.7.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光出射面の側から見てＮ型層、発光層、及びＰ型層がこの順番で積層された窒化物半導体層と、前記Ｐ型層側に形成されたＰ側電極層と、を備えたマイクロＬＥＤ素子であって、
前記Ｎ型層は、前記発光層に接する第１領域と、前記光出射面を含む第２領域とを含み、
前記窒化物半導体層のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度は、当該発光層に沿う方向へ伝搬する光を前記光出射面へ向かう方向へ反射する、所定の第１の角度であり、
前記窒化物半導体層のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度は、前記第１の角度より大きい所定の第２の角度であり、
前記第１界面は透明な埋込層によって取り囲まれており、前記第２界面は前記埋込層によって覆われておらず、前記埋込層の他の側面は、前記光出射面の側から見た場合の全周において前記第２界面と連続して繋がった平面をなすことを特徴とするマイクロＬＥＤ素子。
【請求項２】
（削除）
【請求項３】
（削除）
【請求項４】
（削除）
【請求項５】
（削除）
【請求項６】
光出射面の側から見てＮ型層、発光層、及びＰ型層がこの順番で積層された窒化物半導体層と、前記Ｐ型層側に形成されたＰ側電極層と、を備えたマイクロＬＥＤ素子であって、
前記Ｎ型層は、前記発光層に接する第１領域と、前記光出射面を含む第２領域とを含み、
前記窒化物半導体層のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度は、当該発光層に沿う方向へ伝搬する光を前記光出射面へ向かう方向へ反射する、所定の第１の角度であり、
前記窒化物半導体層のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度は、前記第１の角度より大きい所定の第２の角度であり、
前記Ｐ側電極層の側から平面視した場合に、当該Ｐ側電極層は、前記発光層の全体を覆う領域に形成されている、
ことを特徴とするマイクロＬＥＤ素子。
【請求項７】
前記Ｐ側電極層の前記Ｐ型層と逆側の表面は、平坦である、
ことを特徴とする請求項６に記載のマイクロＬＥＤ素子。
【請求項８】
前記第１領域の外側と、前記Ｐ側電極層との間には、前記第１界面を取り囲む埋込層が形成されており、
前記Ｐ側電極層と前記埋込層との界面は、前記発光層と平行である、
ことを特徴とする請求項７に記載のマイクロＬＥＤ素子。
【請求項９】
（削除）
【請求項１０】
前記窒化物半導体層は、前記第１界面と前記第２界面とをつなぐ第３界面を更に有し、
Ｎ側電極層は、前記第３界面において前記Ｎ型層の前記第２領域に接触する、
ことを特徴とする請求項１に記載のマイクロＬＥＤ素子。
【請求項１１】
（削除）
【請求項１２】
成長基板上にＮ型層、発光層、及びＰ型層をこの順番で堆積することによって窒化物半導体層を得る第１の堆積工程と、
前記窒化物半導体層の一部をエッチングすることにより第１の溝部を形成し、前記Ｎ型層内に、その側方がエッチングされた第１領域と、当該第１領域以外の領域である第２領域とを設ける第１のエッチング工程と、
前記第１の溝部に埋込層を堆積する第２の堆積工程と、
前記埋込層の表面を研磨する研磨工程と、
前記研磨工程において研磨された表面にＰ側電極層を形成するＰ側電極形成工程と、
前記埋込層と前記第２領域とをエッチングすることによって、前記成長基板の一部を露出させる第２の溝部を形成する第２のエッチング工程と、を含み、
前記第１のエッチング工程は、前記窒化物半導体層のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度が、当該発光層に沿う方向へ伝搬する光を光出射面へ向かう方向へ反射する、所定の第１の角度となるように、前記第１の溝部を形成し、
前記第２のエッチング工程は、前記窒化物半導体層のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度が、前記第１の角度より大きい所定の第２の角度となるように、前記第２の溝部を形成し、前記第１のエッチング工程よりも後に実施される、
ことを特徴とする製造方法。
【請求項１３】
成長基板上にＮ型層、発光層、及びＰ型層をこの順番で堆積することによって窒化物半導体層を得る第１の堆積工程と、
前記窒化物半導体層の一部をエッチングすることにより第１の溝部を形成し、前記Ｎ型層内に、その側方がエッチングされた第１領域と、当該第１領域以外の領域である第２領域とを設ける第１のエッチング工程と、
前記窒化物半導体層の上に保護層を堆積する第２の堆積工程と、
前記第１領域の一部が露出するように前記保護層にコンタクトホールを形成するコンタクトホール形成工程と、
前記成長基板とは反対側から平面視した場合に、前記発光層の全体を覆い、且つ、前記コンタクトホールを覆うようにＰ側電極層を形成するＰ側電極形成工程と、
前記保護層と前記第２領域とをエッチングすることによって、前記成長基板の一部を露出させる第２の溝部を形成する第２のエッチング工程と、を含み、
前記第１のエッチング工程は、前記窒化物半導体層のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度が、当該発光層に沿う方向へ伝搬する光を光出射面へ向かう方向へ反射する、所定の第１の角度となるように、前記第１の溝部を形成し、
前記第２のエッチング工程は、前記窒化物半導体層のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度が、前記第１の角度より大きい所定の第２の角度となるように、前記第２の溝部を形成し、前記第１のエッチング工程よりも後に実施される、
ことを特徴とする製造方法。
【請求項１４】
前記第１の角度は、４５度を中心とする所定の範囲に含まれる角度である、
ことを特徴とする請求項１、６〜８、１０の何れか１項に記載のマイクロＬＥＤ素子。
【請求項１５】
前記第１の角度は、３５度以上５５度以下の範囲に含まれる角度である、
ことを特徴とする請求項１、６〜８、１０の何れか１項に記載のマイクロＬＥＤ素子。
【請求項１６】
前記第１領域の厚さは、前記Ｐ型層の厚さよりも厚い、
ことを特徴とする請求項１、６〜８、１０、１４、１５の何れか１項に記載のマイクロＬＥＤ素子。
【請求項１７】
前記第１界面は、前記第１領域の側方に加えて、前記発光層の側方及び前記Ｐ型層の側方を取り囲む、
ことを特徴とする請求項１、６〜８、１０、１４〜１６の何れか１項に記載のマイクロＬＥＤ素子。
【請求項１８】
Ｎ側電極層は、前記光出射面の上に積層されている、
ことを特徴とする請求項１、６〜８、１４〜１７の何れか１項に記載のマイクロＬＥＤ素子。
【請求項１９】
請求項１、６〜８、１０、１４〜１８の何れか１項に記載の複数のマイクロＬＥＤ素子と、
前記複数のマイクロＬＥＤ素子の各々に駆動電流を供給する駆動回路が形成された駆動回路基板と、備え、
前記複数のマイクロＬＥＤ素子は、前記駆動回路基板上に二次元アレイ状に積層されている、
ことを特徴とする画像表示素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
外周部以外の部分における発光効率より低い。したがって、マイクロＬＥＤ素子の微細化を進めれば進めるほど、マイクロＬＥＤ素子における発光効率が低い部分の割合が高くなり、結果としてマイクロＬＥＤ素子全体としての発光効率が低下する。これは、マイクロＬＥＤ素子の微細化によってマイクロＬＥＤディスプレイの高精細化、或いは、コスト低減を進めて行く上で、大きな障害となる。
［００１５］
本発明は、上記の課題に鑑みてなされたものであり、その目的は、そのサイズを微細化した場合であっても、従来のマイクロＬＥＤ素子と比較して、発光効率の低下を抑制可能なマイクロＬＥＤ素子、及び、そのようなマイクロＬＥＤ素子の製造方法を提供することである。また、その目的は、このようなマイクロＬＥＤ素子を複数備えた画像表示素子を提供することである。
課題を解決するための手段
［００１６］
上記の課題を解決するために、本発明の一態様に係るマイクロＬＥＤ素子は、光出射面の側から見てＮ型層、発光層、及びＰ型層がこの順番で積層された窒化物半導体層と、前記Ｐ型層側に形成されたＰ側電極層と、を備えたマイクロＬＥＤ素子であって、前記Ｎ型層は、前記発光層に接する第１領域と、前記光出射面を含む第２領域とを含む。
［００１７］
当該マイクロＬＥＤ素子において、前記窒化物半導体層のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度は、当該発光層に沿う方向へ伝搬する光を前記光出射面へ向かう方向へ反射する、所定の第１の角度であり、前記窒化物半導体層のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度は、前記第１の角度より大きい所定の第２の角度であり、前記第１界面は透明な埋込層によって取り囲まれており、前記第２界面は前記埋込層によって覆われておらず、前記埋込層の他の側面は、前記光出射面の側から見た場合の全周において前記第２界面と連続して繋がった平面をなすことを特徴とする。また、前記マイクロＬＥＤ素子において、前記Ｐ側電極層の側から平面視した場合に、当該Ｐ側電極層は、前記発光層の全体を覆う領域に形成されている、ことを特徴とする。
［００１８］
上記の課題を解決するために、本発明の一態様に係る製造方法は、成長基板上にＮ型層、発光層、及びＰ型層をこの順番で堆積することによって窒化物半導体層を得る第１の堆積工程と、前記窒化物半導体層の一部をエッチングすることにより第１の溝部を形成し、前記Ｎ型層内に、その側方がエッチングされた第１領域と、当該第１領域以外の領域である第２領域とを設ける
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
第１のエッチング工程と、前記第１の溝部に埋込層を堆積する第２の堆積工程と、前記埋込層の表面を研磨する研磨工程と、前記研磨工程において研磨された表面にＰ側電極層を形成するＰ側電極形成工程と、前記埋込層と前記第２領域とをエッチングすることによって、前記成長基板の一部を露出させる第２の溝部を形成する第２のエッチング工程と、を含む。
［００１９］
当該製造方法において、前記第１のエッチング工程は、前記窒化物半導体層のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度が、当該発光層に沿う方向へ伝搬する光を前記光出射面へ向かう方向へ反射する、所定の第１の角度となるように、前記第１の溝部を形成し、前記第２のエッチング工程は、前記窒化物半導体層のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度が、前記第１の角度より大きい所定の第２の角度となるように、前記第２の溝部を形成し、前記第１のエッチング工程よりも後に実施される、ことを特徴とする。
［００２０］
上記の課題を解決するために、本発明の一態様に係る製造方法は、成長基板上にＮ型層、発光層、及びＰ型層をこの順番で堆積することによって窒化物半導体層を得る第１の堆積工程と、前記窒化物半導体層の一部をエッチングすることにより第１の溝部を形成し、前記Ｎ型層内に、その側方がエッチングされた第１領域と、当該第１領域以外の領域である第２領域とを設ける第１のエッチング工程と、前記窒化物半導体層の上に保護層を堆積する第２の堆積工程と、前記第１領域の一部が露出するように前記保護層にコンタクトホールを形成するコンタクトホール形成工程と、前記成長基板とは反対側から平面視した場合に、前記発光層の全体を覆い、且つ、前記コンタクトホールを覆うようにＰ側電極層を形成するＰ側電極形成工程と、前記保護層と前記第２領域とをエッチングすることによって、前記成長基板の一部を露出させる第２の溝部を形成する第２のエッチング工程と、を含む。
［００２１］
当該製造方法において、前記第１のエッチング工程は、前記窒化物半導体層のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度が、当該発光層に沿う方向へ伝搬する光を前記光出射面へ向かう方向へ反射する、所定の第１の角度となるように、前記第１の溝部を形成し、
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
前記第２のエッチング工程は、前記窒化物半導体層のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度が、前記第１の角度より大きい所定の第２の角度となるように、前記第２の溝部を形成し、前記第１のエッチング工程よりも後に実施される、ことを特徴とする。
発明の効果
［００２２］
本発明の一態様によれば、そのサイズを微細化した場合であっても、従来のマイクロＬＥＤ素子と比較して、発光効率の低下を抑制可能なマイクロＬＥＤ素子、そのようなマイクロＬＥＤ素子を複数備えた画像表示素子、及び、そのようなマイクロＬＥＤ素子の製造方法を提供することができる。
図面の簡単な説明
［００２３］
［図１］（ａ）は、本発明の第１の実施形態に係るマイクロＬＥＤ素子を複数備えた画像表示素子の断面図である。（ｂ）は、（ａ）に示したマイクロＬＥＤ素子をＰ側電極層の側から見た場合の平面図である。
［図２］図１に示したマイクロＬＥＤ素子の製造方法のフローチャートである。
［図３］（ａ）〜（ｅ）は、図２に示した製造方法の各ステップにおけるマイクロＬＥＤ素子の断面図である。
［図４］図１に示した画像表示素子の製造方法のフローチャートである。
［図５］（ａ）〜（ｃ）は、図４に示した製造方法の各ステップにおける画像表示素子の断面図である。
［図６］（ａ）〜（ｅ）は、本発明の第１の実施形態に係るマイクロＬＥＤ素子の第１の変形例を製造する製造方法の各ステップにおけるマイクロＬＥＤ素子の断面図である。
［図７］（ａ）〜（ｅ）は、本発明の第１の実施形態に係るマイクロＬＥＤ素子の第２の変形例を製造する製造方法の各ステップにおけるマイクロＬＥＤ素子の断面図である。
［図８］（ａ）〜（ｄ）は、本発明の第１の実施形態に係るマイクロＬＥＤ素子の第３の変形例を製造する製造方法の各ステップにおけるマイクロＬＥＤ素子の断面図である。
【手続補正書】
【提出日】令和2年1月27日(2020.1.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光出射面の側から見てＮ型層、発光層、及びＰ型層がこの順番で積層された窒化物半導体層と、前記Ｐ型層側に形成されたＰ側電極層と、を備えたマイクロＬＥＤ素子であって、
前記Ｎ型層は、前記発光層に接する第１領域と、前記光出射面を含む第２領域とを含み、
前記窒化物半導体層のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度は、当該発光層に沿う方向へ伝搬する光を前記光出射面へ向かう方向へ反射する、所定の第１の角度であり、
前記窒化物半導体層のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度は、前記第１の角度より大きい所定の第２の角度であり、
前記第１界面は透明な埋込層によって取り囲まれており、前記第２界面は前記埋込層によって覆われておらず、前記埋込層の他の側面は、前記光出射面の側から見た場合の全周において前記第２界面と連続して繋がった平面をなすことを特徴とするマイクロＬＥＤ素子。
【請求項２】
光出射面の側から見てＮ型層、発光層、及びＰ型層がこの順番で積層された窒化物半導体層と、前記Ｐ型層側に形成されたＰ側電極層と、を備えたマイクロＬＥＤ素子であって、
前記Ｎ型層は、前記発光層に接する第１領域と、前記光出射面を含む第２領域とを含み、
前記窒化物半導体層のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度は、当該発光層に沿う方向へ伝搬する光を前記光出射面へ向かう方向へ反射する、所定の第１の角度であり、
前記窒化物半導体層のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度は、前記第１の角度より大きい所定の第２の角度であり、
前記Ｐ側電極層の側から平面視した場合に、当該Ｐ側電極層は、前記発光層の全体を覆う領域に形成されている、
ことを特徴とするマイクロＬＥＤ素子。
【請求項３】
前記Ｐ側電極層の前記Ｐ型層と逆側の表面は、平坦である、
ことを特徴とする請求項２に記載のマイクロＬＥＤ素子。
【請求項４】
前記第１領域の外側と、前記Ｐ側電極層との間には、前記第１界面を取り囲む埋込層が形成されており、
前記Ｐ側電極層と前記埋込層との界面は、前記発光層と平行である、
ことを特徴とする請求項３に記載のマイクロＬＥＤ素子。
【請求項５】
前記窒化物半導体層は、前記第１界面と前記第２界面とをつなぐ第３界面を更に有し、
Ｎ側電極層は、前記第３界面において前記Ｎ型層の前記第２領域に接触する、
ことを特徴とする請求項１に記載のマイクロＬＥＤ素子。
【請求項６】
成長基板上にＮ型層、発光層、及びＰ型層をこの順番で堆積することによって窒化物半導体層を得る第１の堆積工程と、
前記窒化物半導体層の一部をエッチングすることにより第１の溝部を形成し、前記Ｎ型層内に、その側方がエッチングされた第１領域と、当該第１領域以外の領域である第２領域とを設ける第１のエッチング工程と、
前記第１の溝部に埋込層を堆積する第２の堆積工程と、
前記埋込層の表面を研磨する研磨工程と、
前記研磨工程において研磨された表面にＰ側電極層を形成するＰ側電極形成工程と、
前記埋込層と前記第２領域とをエッチングすることによって、前記成長基板の一部を露出させる第２の溝部を形成する第２のエッチング工程と、を含み、
前記第１のエッチング工程は、前記窒化物半導体層のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度が、当該発光層に沿う方向へ伝搬する光を光出射面へ向かう方向へ反射する、所定の第１の角度となるように、前記第１の溝部を形成し、
前記第２のエッチング工程は、前記窒化物半導体層のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度が、前記第１の角度より大きい所定の第２の角度となるように、前記第２の溝部を形成し、前記第１のエッチング工程よりも後に実施される、
ことを特徴とする製造方法。
【請求項７】
成長基板上にＮ型層、発光層、及びＰ型層をこの順番で堆積することによって窒化物半導体層を得る第１の堆積工程と、
前記窒化物半導体層の一部をエッチングすることにより第１の溝部を形成し、前記Ｎ型層内に、その側方がエッチングされた第１領域と、当該第１領域以外の領域である第２領域とを設ける第１のエッチング工程と、
前記窒化物半導体層の上に保護層を堆積する第２の堆積工程と、
前記第１領域の一部が露出するように前記保護層にコンタクトホールを形成するコンタクトホール形成工程と、
前記成長基板とは反対側から平面視した場合に、前記発光層の全体を覆い、且つ、前記コンタクトホールを覆うようにＰ側電極層を形成するＰ側電極形成工程と、
前記保護層と前記第２領域とをエッチングすることによって、前記成長基板の一部を露出させる第２の溝部を形成する第２のエッチング工程と、を含み、
前記第１のエッチング工程は、前記窒化物半導体層のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度が、当該発光層に沿う方向へ伝搬する光を光出射面へ向かう方向へ反射する、所定の第１の角度となるように、前記第１の溝部を形成し、
前記第２のエッチング工程は、前記窒化物半導体層のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度が、前記第１の角度より大きい所定の第２の角度となるように、前記第２の溝部を形成し、前記第１のエッチング工程よりも後に実施される、
ことを特徴とする製造方法。
【請求項８】
前記第１の角度は、４５度を中心とする所定の範囲に含まれる角度である、
ことを特徴とする請求項２に記載のマイクロＬＥＤ素子。
【請求項９】
前記第１の角度は、３５度以上５５度以下の範囲に含まれる角度である、
ことを特徴とする請求項２に記載のマイクロＬＥＤ素子。
【請求項１０】
前記第１領域の厚さは、前記Ｐ型層の厚さよりも厚い、
ことを特徴とする請求項２に記載のマイクロＬＥＤ素子。
【請求項１１】
前記第１界面は、前記第１領域の側方に加えて、前記発光層の側方及び前記Ｐ型層の側方を取り囲む、
ことを特徴とする請求項２に記載のマイクロＬＥＤ素子。
【請求項１２】
Ｎ側電極層は、前記光出射面の上に積層されている、
ことを特徴とする請求項２に記載のマイクロＬＥＤ素子。
【請求項１３】
複数のマイクロＬＥＤ素子と、
前記複数のマイクロＬＥＤ素子の各々に駆動電流を供給する駆動回路が形成された駆動回路基板と、備え、
前記複数のマイクロＬＥＤ素子は、前記駆動回路基板上に二次元アレイ状に積層されている画像表示素子であって、
前記マイクロＬＥＤ素子は、光出射面の側から見てＮ型層、発光層、及びＰ型層がこの順番で積層された窒化物半導体層と、前記Ｐ型層側に形成されたＰ側電極層と、を備え、
前記Ｎ型層は、前記発光層に接する第１領域と、前記光出射面を含む第２領域とを含み、
前記窒化物半導体層のうち少なくとも前記第１領域の側方を取り囲む第１界面と前記発光層とのなす角度は、当該発光層に沿う方向へ伝搬する光を前記光出射面へ向かう方向へ反射する、所定の第１の角度であり、
前記窒化物半導体層のうち前記第２領域の側方を取り囲む第２界面と前記発光層とのなす角度は、前記第１の角度より大きい所定の第２の角度であり、
Ｎ側電極層は、前記光出射面の上に積層されている、ことを特徴とする画像表示素子。
【請求項１４】
前記複数のマイクロＬＥＤ素子の間は、反射性の高い材料か、又は、吸光性の高い材料によって、充填されている、ことを特徴とする請求項１３に記載の画像表示素子。
【請求項１５】
前記Ｐ側電極層の側から平面視した場合に、当該Ｐ側電極層は、前記発光層の全体を覆う領域に形成されている、ことを特徴とする請求項１３に記載の画像表示素子。
【請求項１６】
前記第１界面の全周は、可視光に対して透明であり、且つ、屈折率が前記窒化物半導体層の屈折率より小さい保護膜に覆われている、ことを特徴とする請求項１３に記載の画像表示素子。
【請求項１７】
前記保護膜の外側は全周にわたって、前記Ｐ側電極層によって覆われていることを特徴とする請求項１６に記載の画像表示素子。
【請求項１８】
前記第１界面の全周は、可視光に対して透明であり、且つ、屈折率が前記窒化物半導体層の屈折率よりも小さな保護膜にて覆われており、更にその外側は全周にわたって、前記Ｐ側電極層によって覆われていることを特徴とする請求項２に記載のマイクロＬＥＤ素子。
【請求項１９】
前記第１の角度は、３５度以上５５度以下の範囲に含まれる角度である、
ことを特徴とする請求項１に記載のマイクロＬＥＤ素子。
【請求項２０】
前記第１領域の厚さは、前記Ｐ型層の厚さよりも厚い、
ことを特徴とする請求項１に記載のマイクロＬＥＤ素子。
【請求項２１】
前記第１界面は、前記第１領域の側方に加えて、前記発光層の側方及び前記Ｐ型層の側方を取り囲む、
ことを特徴とする請求項１に記載のマイクロＬＥＤ素子。
【請求項２２】
Ｎ側電極層は、前記光出射面の上に積層されている、
ことを特徴とする請求項１に記載のマイクロＬＥＤ素子。
【国際調査報告】
2019038961.tif 000018
2019038961.tif 000019
2019038961.tif 000020
2019038961.tif 000021