(57)【要約】  本開示の半導体回路は、第１のノードにおける電圧の反転電圧を第２のノードに印加可能な第１の回路と、第２のノードにおける電圧の反転電圧を第１のノードに印加可能な第２の回路と、第１のノードを第３のノードに接続可能な第１のトランジスタと、第３のノードに接続された第１の端子と、制御電圧が印加される第２の端子とを有する第１の記憶素子と、第１の電圧が印加されるソースと、第３のノードに接続されたドレインと、第１のノードおよび第２のノードのうちの一方である第１の所定ノードに接続されたゲートとを有する第２のトランジスタと、第２の電圧が印加されるソースと、第３のノードに接続されたドレインと、第１のノードおよび第２のノードのうちの他方である第２の所定ノードに接続されたゲートとを有する第３のトランジスタと、駆動部とを備える。
2019116915.tif 000002
【特許請求の範囲】
【請求項１】
第１のノードにおける電圧の反転電圧を生成しその反転電圧を第２のノードに印加することが可能な第１の回路と、
前記第２のノードにおける電圧の反転電圧を生成しその反転電圧を前記第１のノードに印加することが可能な第２の回路と、
オン状態になることにより前記第１のノードを第３のノードに接続可能な第１のトランジスタと、
前記第３のノードに接続された第１の端子と、制御電圧が印加される第２の端子とを有し、第１の抵抗状態または第２の抵抗状態をとりうる第１の記憶素子と、
第１の電圧が印加されるソースと、前記第３のノードに接続されたドレインと、前記第１のノードおよび前記第２のノードのうちの一方である第１の所定ノードに接続されたゲートとを有する第２のトランジスタと、
第２の電圧が印加されるソースと、前記第３のノードに接続されたドレインと、前記第１のノードおよび前記第２のノードのうちの他方である第２の所定ノードに接続されたゲートとを有する第３のトランジスタと、
前記第１のトランジスタの動作を制御し前記制御電圧を設定することが可能な駆動部と
を備えた半導体回路。
【請求項２】
前記第１の電圧が印加されるソースと、前記第２のトランジスタのソースに接続されたドレインとを有する第４のトランジスタと、
前記第２の電圧が印加されるソースと、前記第３のトランジスタのソースに接続されたドレインとを有する第５のトランジスタと
をさらに備え、
前記駆動部は、さらに、前記第４のトランジスタおよび前記第５のトランジスタの動作を制御可能である
請求項１に記載の半導体回路。
【請求項３】
前記駆動部は、第１の期間において、前記第１のトランジスタおよび前記第５のトランジスタをオフ状態にし、前記第４のトランジスタをオン状態にし、前記制御電圧を第３の電圧に設定することが可能な
請求項２に記載の半導体回路。
【請求項４】
前記駆動部は、前記第１の期間の後の第２の期間において、前記第１のトランジスタをオン状態にし、前記第４のトランジスタおよび前記第５のトランジスタをオフ状態にすることが可能な
請求項３に記載の半導体回路。
【請求項５】
前記駆動部は、前記第２の期間の後の、前記第１のノードにおける電圧が変化する前の第３の期間において、前記第１のトランジスタおよび前記第４のトランジスタをオフ状態にし、前記第５のトランジスタをオン状態にし、前記制御電圧を第４の電圧に設定することが可能な
請求項４に記載の半導体回路。
【請求項６】
前記第１の回路および前記第２の回路への電源供給を制御可能であり、前記第１の期間および前記第２の期間の間の第４の期間において、前記第１の回路および前記第２の回路への電源供給を停止することが可能な制御部をさらに備えた
請求項４に記載の半導体回路。
【請求項７】
オン状態になることにより前記第２のノードを第４のノードに接続可能な第６のトランジスタをさらに備えた
請求項１に記載の半導体回路。
【請求項８】
前記第１のトランジスタと前記第６のトランジスタとの間で、ゲート長、ゲート幅、およびしきい値電圧のうちの少なくとも１つが異なる
請求項７に記載の半導体回路。
【請求項９】
前記第４のノードには前記制御電圧が印加される
請求項７に記載の半導体回路。
【請求項１０】
前記第４のノードは接地される
請求項７に記載の半導体回路。
【請求項１１】
前記第１のトランジスタは、前記第１のトランジスタをオン状態にする第５の電圧を含む第１の制御信号が印加されるゲートを有し、
前記第６のトランジスタは、前記第６のトランジスタをオン状態にする第６の電圧を含む第２の制御信号が印加されるゲートを有する
請求項７に記載の半導体回路。
【請求項１２】
前記駆動部は、第２の期間において、前記第１のトランジスタおよび前記第６のトランジスタをオン状態にすることが可能であり、
前記第２の期間において、電源投入後に前記第１の回路から前記第２のノードを介して前記第６のトランジスタに流れる電流は、前記第１の記憶素子の抵抗状態が前記第１の抵抗状態であるときに前記第２の回路から前記第１のノードを介して前記第１のトランジスタに流れる電流の第１の電流値と、前記第１の記憶素子の抵抗状態が前記第２の抵抗状態であるときに前記第２の回路から第１のノードを介して前記第１のトランジスタに流れる電流の第２の電流値との間である
請求項７に記載の半導体回路。
【請求項１３】
前記第１の回路および前記第２の回路は、電源投入後に前記第１のノードにおける電圧が所定の電圧になりやすいように構成された
請求項１に記載の半導体回路。
【請求項１４】
前記第１の回路は、オン状態になることにより前記所定の電圧に対応する第１の電源と前記第２のノードとを接続可能な第７のトランジスタを有し、
前記第２の回路は、オン状態になることにより前記第１の電源と前記第１のノードとを接続可能な第８のトランジスタを有し、
前記第７のトランジスタと前記第８のトランジスタとの間で、ゲート長、ゲート幅、およびしきい値電圧のうちの少なくとも１つが異なる
請求項１３に記載の半導体回路。
【請求項１５】
前記第２の回路は、オン状態になることにより前記所定の電圧と異なる電圧に対応する第２の電源と前記第１のノードとを接続可能な第９のトランジスタを有し、
前記第１の回路は、オン状態になることにより前記第２の電源と前記第２のノードとを接続可能な第１０のトランジスタを有し、
前記第９のトランジスタと前記第１０のトランジスタとの間で、ゲート長、ゲート幅、およびしきい値電圧のうちの少なくとも１つが異なる
請求項１３に記載の半導体回路。
【請求項１６】
前記第２の回路は、オン状態になることにより前記所定の電圧に対応する第１の電源と前記第１のノードとを接続可能な第８のトランジスタを有し、
前記駆動部は、第２の期間において、前記第１のトランジスタをオン状態にすることが可能であり、
前記第２の期間において、電源投入後に前記第１の電源から前記第８のトランジスタを介して前記第１のノードに流れる電流の電流値は、前記第１の記憶素子の抵抗状態が前記第１の抵抗状態であるときに前記第１のノードから前記第１のトランジスタを介して前記第１の記憶素子に流れる電流の第１の電流値と、前記第１の記憶素子の抵抗状態が前記第２の抵抗状態であるときに前記第１のノードから前記第１のトランジスタを介して前記第１の記憶素子に流れる電流の第２の電流値との間である
請求項１３に記載の半導体回路。
【請求項１７】
前記第２のトランジスタのソースに接続された第１の制御線と、
前記第３のトランジスタのソースに接続された第２の制御線と
をさらに備え、
前記駆動部は、さらに、前記第１の制御線および前記第２の制御線を駆動可能な
請求項１に記載の半導体回路。
【請求項１８】
第５のノードにおける電圧の反転電圧を生成しその反転電圧を第６のノードに印加することが可能な第３の回路と、
前記第６のノードにおける電圧の反転電圧を生成しその反転電圧を前記第５のノードに印加することが可能な第４の回路と、
オン状態になることにより前記第５のノードを第７のノードに接続可能な第１１のトランジスタと、
前記第７のノードに接続された第１の端子と、前記制御電圧が印加される第２の端子とを有し、前記第１の抵抗状態または前記第２の抵抗状態をとりうる第２の記憶素子と、
前記第１の制御線に接続されたソースと、前記第７のノードに接続されたドレインと、前記第５のノードおよび前記第６のノードのうちの一方である第３の所定ノードに接続されたゲートとを有する第１２のトランジスタと、
前記第２の制御線に接続されたソースと、前記第７のノードに接続されたドレインと、前記第５のノードおよび前記第６のノードのうちの他方である第４の所定ノードに接続されたゲートとを有する第１３のトランジスタと
をさらに備えた
請求項１７に記載の半導体回路。
【請求項１９】
前記駆動部は、前記制御電圧を生成可能である
請求項１に記載の半導体回路。
【請求項２０】
前記第１の電圧が印加されるソースと、前記第１の記憶素子の前記第２の端子に接続されたドレインとを有する第１４のトランジスタと、
前記第２の電圧が印加されるソースと、前記第１の記憶素子の前記第２の端子に接続されたドレインとを有する第１５のトランジスタと
をさらに備え、
前記駆動部は、前記第１４のトランジスタおよび前記第１５のトランジスタの動作を制御することにより、前記制御電圧を設定可能な
請求項１に記載の半導体回路。
【請求項２１】
オン状態になることにより、前記第１の回路および前記第２の回路に対して電源供給を行うことが可能な電源トランジスタをさらに備えた
請求項１に記載の半導体回路。
【請求項２２】
前記第１の記憶素子は、前記第１の端子および前記第２の端子の間に流れる電流の向きに応じて可逆的に抵抗状態が変化することを利用して情報を記憶可能な
請求項１に記載の半導体回路。
【請求項２３】
前記第１の記憶素子は、ユニポーラ型またはバイポーラ型の素子である
請求項１に記載の半導体回路。
【請求項２４】
前記第１の記憶素子は、磁気トンネル接合記憶素子、抵抗変化型記憶素子、相変化型記憶素子、強誘電体記憶素子、ナノチューブ記憶素子のうちのいずれかである
請求項１に記載の半導体回路。
【請求項２５】
前記第１の記憶素子は、前記第１の端子および前記第２の端子の間に印加された電圧の極性に応じて可逆的に抵抗状態が変化することを利用して情報を記憶することが可能な
請求項１に記載の半導体回路。
【請求項２６】
前記第１の回路および前記第２の回路は、ＳＲＡＭ回路を構成する
請求項１に記載の半導体回路。
【請求項２７】
前記第１の回路および前記第２の回路は、ラッチ回路を構成する
請求項１に記載の半導体回路。
【請求項２８】
記憶部と、
前記記憶部への電源供給を制御する制御部と
を備え、
前記記憶部は、
第１のノードにおける電圧の反転電圧を生成しその反転電圧を第２のノードに印加することが可能な第１の回路と、
前記第２のノードにおける電圧の反転電圧を生成しその反転電圧を前記第１のノードに印加することが可能な第２の回路と、
オン状態になることにより前記第１のノードを第３のノードに接続可能な第１のトランジスタと、
前記第３のノードに接続された第１の端子と、制御電圧が印加される第２の端子とを有し、第１の抵抗状態または第２の抵抗状態をとりうる第１の記憶素子と、
第１の電圧が印加されるソースと、前記第３のノードに接続されたドレインと、前記第１のノードおよび前記第２のノードのうちの一方である第１の所定ノードに接続されたゲートとを有する第２のトランジスタと、
第２の電圧が印加されるソースと、前記第３のノードに接続されたドレインと、前記第１のノードおよび前記第２のノードのうちの他方である第２の所定ノードに接続されたゲートとを有する第３のトランジスタと、
前記第１のトランジスタの動作を制御し前記制御電圧を設定することが可能な駆動部と
を有する
半導体回路システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体回路および半導体回路システムに関する。
【背景技術】
【０００２】
電子機器は、エコロジーの観点から消費電力が低いことが望まれている。半導体回路では、例えば、一部の回路への電源供給を選択的に停止することにより消費電力の低減を図る、いわゆるパワーゲーティングという技術がしばしば用いられる。このように電源供給が停止された回路では、電源供給が再開された後に、すぐに、電源供給が停止される前の動作状態に復帰することが望まれる。そのような短時間での復帰動作を実現する方法の一つに、回路に不揮発性の記憶素子を内蔵させる方法がある。例えば、特許文献１には、揮発性メモリであるＳＲＡＭ（Static Random Access Memory）とスピン注入磁化反転型の記憶素子とを組み合わせた回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００９／０２８２９８号
【特許文献２】特開２０１３−３０２４９号公報
【発明の概要】
【０００４】
ところで、このような記憶素子を含む回路では、ディスターブが生じにくいことが望まれており、さらなる改善が期待されている。
【０００５】
ディスターブを抑えることができる半導体回路および半導体回路システムを提供することが望ましい。
【０００６】
本開示の一実施の形態における半導体回路は、第１の回路と、第２の回路と、第１のトランジスタと、第１の記憶素子と、第２のトランジスタと、第３のトランジスタと、駆動部とを備える。第１の回路は、第１のノードにおける電圧の反転電圧を生成しその反転電圧を第２のノードに印加することが可能なものである。第２の回路は、第２のノードにおける電圧の反転電圧を生成しその反転電圧を第１のノードに印加することが可能なものである。第１のトランジスタは、オン状態になることにより第１のノードを第３のノードに接続可能なものである。第１の記憶素子は、第３のノードに接続された第１の端子と、制御電圧が印加される第２の端子とを有し、第１の抵抗状態または第２の抵抗状態をとりうるものである。第２のトランジスタは、第１の電圧が印加されるソースと、第３のノードに接続されたドレインと、第１のノードおよび第２のノードのうちの一方である第１の所定ノードに接続されたゲートとを有するものである。第３のトランジスタは、第２の電圧が印加されるソースと、第３のノードに接続されたドレインと、第１のノードおよび第２のノードのうちの他方である第２の所定ノードに接続されたゲートとを有するものである。駆動部は、第１のトランジスタの動作を制御し制御電圧を設定することが可能なものである。
【０００７】
本開示の一実施の形態における半導体回路システムは、記憶部と、記憶部への電源供給を制御する制御部とを備えている。記憶部は、上記半導体回路を有するものである。
【０００８】
本開示の一実施の形態における半導体回路および半導体回路システムでは、第１の回路および第２の回路により、第１のノードおよび第２のノードに、互いに反転した電圧が現れる。第１のノードは、第１のトランジスタをオン状態にすることにより第３のノードに接続される。第３のノードは、第１の記憶素子の一端に接続されている。第１の記憶素子の他端には、制御電圧が印加される。第３のノードには、第２のトランジスタのドレインおよび第３のトランジスタのドレインが接続される。第２のトランジスタのソースには第１の電圧が印加され、ゲートは第１のノードおよび第２のノードのうちの一方である第１の所定ノードに接続されている。第３のトランジスタのソースには第２の電圧が印加され、ゲートは第１のノードおよび第２のノードのうちの他方である第２の所定ノードに接続されている。
【０００９】
本開示の一実施の形態における半導体回路および半導体回路システムによれば、第２のトランジスタのゲートを第１の所定ノードに接続し、第３のトランジスタのゲートを第２の所定ノードに接続し、第２のトランジスタおよび第３のトランジスタのドレインを第３のノードに接続するようにしたので、ディスターブが生じにくくすることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
【図面の簡単な説明】
【００１０】
【図１】本開示の一実施の形態に係る半導体回路の一構成例を表すブロック図である。
【図２】図１に示したメモリセルの一構成例を表す回路図である。
【図３】図２に示したメモリセルを有するメモリセルアレイの一構成例を表す回路図である。
【図４】図２に示したメモリセルの一動作例を表す表である。
【図５】図２に示したメモリセルの一動作例を表す回路図である。
【図６Ａ】図２に示したメモリセルの一動作例を表す他の回路図である。
【図６Ｂ】図２に示したメモリセルの一動作例を表す他の回路図である。
【図６Ｃ】図２に示したメモリセルの一動作例を表す他の回路図である。
【図６Ｄ】図２に示したメモリセルの一動作例を表す他の回路図である。
【図７Ａ】図２に示したメモリセルの一動作例を表す他の回路図である。
【図７Ｂ】図２に示したメモリセルの一動作例を表す他の回路図である。
【図７Ｃ】図２に示したメモリセルの一動作例を表す他の回路図である。
【図７Ｄ】図２に示したメモリセルの一動作例を表す他の回路図である。
【図８】図２に示したメモリセルの一動作例を表す他の表である。
【図９】比較例に係るメモリセルの一構成例を表す回路図である。
【図１０】図９に示したメモリセルの一動作例を表す説明図である。
【図１１Ａ】図９に示したメモリセルの一動作例を表す回路図である。
【図１１Ｂ】図９に示したメモリセルの一動作例を表す他の回路図である。
【図１２】図２に示したメモリセルの一構成例を表すレイアウト図である。
【図１３】変形例に係るメモリセルの一構成例を表す回路図である。
【図１４】他の変形例に係るメモリセルの一構成例を表す回路図である。
【図１５】図１４に示したメモリセルを有するメモリセルアレイの一構成例を表す回路図である。
【図１６】他の変形例に係るメモリセルの一構成例を表す回路図である。
【図１７】他の変形例に係るメモリセルの一構成例を表す回路図である。
【図１８】図１７に示したメモリセルを有するメモリセルアレイの一構成例を表す回路図である。
【図１９】他の変形例に係るメモリセルの一構成例を表す回路図である。
【図２０】図１９に示したメモリセルを有するメモリセルアレイの一構成例を表す回路図である。
【図２１】他の変形例に係るメモリセルの一構成例を表す回路図である。
【図２２】図２１に示したメモリセルを有するメモリセルアレイの一構成例を表す回路図である。
【図２３】他の変形例に係るメモリセルの一構成例を表す回路図である。
【図２４】図２３に示したメモリセルを有するメモリセルアレイの一構成例を表す回路図である。
【図２５】図２３に示したメモリセルの一構成例を表すレイアウト図である。
【図２６】図２３に示したメモリセルを有するメモリセルアレイの他の構成例を表す回路図である。
【図２７】他の変形例に係るメモリセルの一構成例を表す回路図である。
【図２８】図２７に示したメモリセルを有するメモリセルアレイの一構成例を表す回路図である。
【図２９】他の変形例に係るメモリセルの一構成例を表す回路図である。
【図３０】図２９に示したメモリセルを有するメモリセルアレイの一構成例を表す回路図である。
【図３１】他の変形例に係るメモリセルの一構成例を表す回路図である。
【図３２】図３１に示したメモリセルの一動作例を表す表である。
【図３３】図３１に示したメモリセルの一動作例を表す回路図である。
【図３４Ａ】図３１に示したメモリセルの一動作例を表す他の回路図である。
【図３４Ｂ】図３１に示したメモリセルの一動作例を表す他の回路図である。
【図３５Ａ】図３１に示したメモリセルの一動作例を表す他の回路図である。
【図３５Ｂ】図３１に示したメモリセルの一動作例を表す他の回路図である。
【図３６】他の変形例に係るメモリセルの一構成例を表す回路図である。
【図３７】図３６に示したメモリセルの一動作例を表す回路図である。
【図３８Ａ】図３６に示したメモリセルの一動作例を表す他の回路図である。
【図３８Ｂ】図３６に示したメモリセルの一動作例を表す他の回路図である。
【図３９Ａ】図３６に示したメモリセルの一動作例を表す他の回路図である。
【図３９Ｂ】図３６に示したメモリセルの一動作例を表す他の回路図である。
【図４０】他の変形例に係るメモリセルの一構成例を表す回路図である。
【図４１】図４０に示したメモリセルの一動作例を表す回路図である。
【図４２Ａ】図４０に示したメモリセルの一動作例を表す他の回路図である。
【図４２Ｂ】図４０に示したメモリセルの一動作例を表す他の回路図である。
【図４３Ａ】図４０に示したメモリセルの一動作例を表す他の回路図である。
【図４３Ｂ】図４０に示したメモリセルの一動作例を表す他の回路図である。
【図４４】他の変形例に係るメモリセルの一構成例を表す回路図である。
【図４５】他の変形例に係る半導体回路の一構成例を表すブロック図である。
【図４６】実施の形態の技術を適用したフリップフロップ回路の一構成例を表す回路図である。
【図４７】実施の形態の技術を適用したフリップフロップ回路の他の構成例を表す回路図である。
【図４８】実施の形態の技術を適用したフリップフロップ回路の他の構成例を表す回路図である。
【図４９】実施の形態の技術を適用したフリップフロップ回路の他の構成例を表す回路図である。
【図５０】実施の形態の技術を適用したフリップフロップ回路の他の構成例を表す回路図である。
【図５１】実施の形態の技術を適用したフリップフロップ回路の他の構成例を表す回路図である。
【図５２】実施の形態の技術を適用したフリップフロップ回路の他の構成例を表す回路図である。
【図５３】実施の形態の技術を適用したフリップフロップ回路の他の構成例を表す回路図である。
【図５４】実施の形態の技術を応用した情報処理装置の一構成例を表すブロック図である。
【図５５】実施の形態の技術を応用した情報処理装置の他の構成例を表すブロック図である。
【発明を実施するための形態】
【００１１】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．応用例
【００１２】
＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係る半導体回路（半導体回路１）の一構成例を表すものである。半導体回路１は、情報を記憶する回路である。半導体回路１は、制御部１１と、電源トランジスタ１２と、メモリ回路２０とを備えている。
【００１３】
制御部１１は、メモリ回路２０の動作を制御するものである。具体的には、制御部１１は、外部から供給された書込コマンドおよび書込データに基づいて、メモリ回路２０に情報を書き込み、また、外部から供給された読出コマンドに基づいて、メモリ回路２０から情報を読み出すようになっている。また、制御部１１は、電源トランジスタ１２に電源制御信号ＳＰＧを供給して電源トランジスタ１２をオンオフすることにより、メモリ回路２０に対する電源供給を制御する機能をも有している。
【００１４】
電源トランジスタ１２は、この例では、Ｐ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタであり、ゲートには電源制御信号ＳＰＧが供給され、ソースには電源電圧ＶＤＤ１が供給され、ドレインはメモリ回路２０に接続されている。
【００１５】
この構成により、半導体回路１では、メモリ回路２０を使用する場合には、電源トランジスタ１２をオン状態にして、電源電圧ＶＤＤ１をメモリ回路２０に電源電圧ＶＤＤとして供給する。また、半導体回路１では、メモリ回路２０を使用しない場合には、電源トランジスタ１２をオフ状態にする。半導体回路１では、このようないわゆるパワーゲーティングにより、消費電力を低減することができるようになっている。
【００１６】
メモリ回路２０は、データを記憶するものである。メモリ回路２０は、メモリセルアレイ２１と、駆動部２２，２３とを有している。
【００１７】
メモリセルアレイ２１は、メモリセル３０がマトリクス状に配置されたものである。
【００１８】
図２は、メモリセル３０の一構成例を表すものである。図３は、メモリセルアレイ２１の一構成例を表すものである。この図３には、メモリセルアレイ２１に加えて、駆動部２２，２３をも描いている。メモリセルアレイ２１は、複数のワード線ＷＬと、複数のビット線ＢＬと、複数のビット線ＢＬＢと、複数の制御線ＣＴＲＬと、複数のリストア制御線ＲＳＴＲＬと、複数のストア制御線ＳＴＲＢＬと、複数のリセット制御線ＲＳＬとを有している。ワード線ＷＬは、図２，３における横方向に延伸するものであり、ワード線ＷＬの一端は駆動部２２に接続され、このワード線ＷＬには駆動部２２により信号ＳＷＬが印加される。ビット線ＢＬは、図２，３における縦方向に延伸するものであり、ビット線ＢＬの一端は駆動部２３に接続される。ビット線ＢＬＢは、図２，３における縦方向に延伸するものであり、ビット線ＢＬＢの一端は駆動部２３に接続される。制御線ＣＴＲＬは、図２，３における横方向に延伸するものであり、制御線ＣＴＲＬの一端は駆動部２２に接続され、この制御線ＣＴＲＬには駆動部２２により信号ＳＣＴＲＬが印加される。リストア制御線ＲＳＴＲＬは、図２，３における横方向に延伸するものであり、リストア制御線ＲＳＴＲＬの一端は駆動部２２に接続され、このリストア制御線ＲＳＴＲＬには駆動部２２により信号ＳＲＳＴＲＬが印加されるようになっている。ストア制御線ＳＴＲＢＬは、図２，３における横方向に延伸するものであり、ストア制御線ＳＴＲＢＬの一端は駆動部２２に接続され、このストア制御線ＳＴＲＢＬには駆動部２２により信号ＳＳＴＲＢＬが印加される。リセット制御線ＲＳＬは、図２，３における横方向に延伸するものであり、リセット制御線ＲＳＬの一端は駆動部２２に接続され、このリセット制御線ＲＳＬには駆動部２２により信号ＳＲＳＬが印加されるようになっている。
【００１９】
メモリセル３０は、ＳＲＡＭ（Static Random Access Memory）回路４０と、トランジスタ３１，３２，５１〜５４と、記憶素子３３とを有している。
【００２０】
ＳＲＡＭ回路４０は、正帰還により１ビット分の情報を記憶するものである。ＳＲＡＭ回路４０は、トランジスタ４１〜４６を有している。トランジスタ４１，４３は、Ｐ型のＭＯＳトランジスタであり、トランジスタ４２，４４，４５，４６は、Ｎ型のＭＯＳトランジスタである。
【００２１】
トランジスタ４１のゲートはノードＮ１に接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはノードＮ２に接続されている。トランジスタ４２のゲートはノードＮ１に接続され、ソースは接地され、ドレインはノードＮ２に接続されている。トランジスタ４１，４２は、インバータＩＶ１を構成している。インバータＩＶ１は、ノードＮ１における電圧ＶＮ１を反転して、その反転結果をノードＮ２に出力するものである。トランジスタ４３のゲートはノードＮ２に接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはノードＮ１に接続されている。トランジスタ４４のゲートはノードＮ２に接続され、ソースは接地され、ドレインはノードＮ１に接続されている。トランジスタ４３，４４は、インバータＩＶ２を構成している。インバータＩＶ２は、ノードＮ２における電圧ＶＮ２を反転して、その反転結果をノードＮ１に出力するものである。トランジスタ４５のゲートはワード線ＷＬに接続され、ソースはビット線ＢＬに接続され、ドレインはノードＮ１に接続されている。トランジスタ４６のゲートはワード線ＷＬに接続され、ソースはビット線ＢＬＢに接続され、ドレインはノードＮ２に接続されている。
【００２２】
この構成により、インバータＩＶ１の入力端子とインバータＩＶ２の出力端子はノードＮ１を介して互いに接続され、インバータＩＶ２の入力端子とインバータＩＶ１の出力端子はノードＮ２を介して互いに接続される。これにより、ＳＲＡＭ回路４０は、正帰還により１ビット分の情報を記憶する。そして、トランジスタ４５，４６がオン状態になることにより、ビット線ＢＬ，ＢＬＢを介してＳＲＡＭ回路４０に情報が書き込まれ、またはＳＲＡＭ回路４０から情報が読み出されるようになっている。
【００２３】
トランジスタ３１，３２は、Ｎ型のＭＯＳトランジスタである。トランジスタ３１のゲートはリストア制御線ＲＳＴＲＬに接続され、ドレインはノードＮ１に接続され、ソースはトランジスタ５２，５３のドレインおよび記憶素子３３の一端に接続されている。トランジスタ３２のゲートはリストア制御線ＲＳＴＲＬに接続され、ドレインはノードＮ２に接続され、ソースは制御線ＣＴＲＬに接続されている。トランジスタ３２のオン抵抗は、トランジスタ３１のオン抵抗よりも大きくなるように設定されている。具体的には、例えば、トランジスタ３２のゲート長Ｌ３２をトランジスタ３１のゲート長Ｌ３１よりも長くしてもよいし、トランジスタ３２のゲート幅Ｗ３２をトランジスタ３１のゲート幅Ｗ３１よりも狭くしてもよいし、トランジスタ３２のしきい値電圧Ｖｔｈ３２をトランジスタ３１のしきい値電圧Ｖｔｈ３１よりも高くしてもよい。
【００２４】
なお、この例では、トランジスタ３１，３２は、Ｎ型のＭＯＳトランジスタを用いたが、これに限定されるものではなく、これに代えて、例えばＰ型のＭＯＳトランジスタを用いてもよい。この場合には、例えば、信号ＳＲＳＴＲＬの極性などを変更することが望ましい。
【００２５】
トランジスタ５１，５２は、Ｐ型のＭＯＳトランジスタであり、トランジスタ５３，５４は、Ｎ型のＭＯＳトランジスタである。トランジスタ５１のゲートはストア制御線ＳＴＲＢＬに接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタ５２のソースに接続されている。トランジスタ５２のゲートはノードＮ２に接続され、ソースはトランジスタ５１のドレインに接続され、ドレインは、トランジスタ５３のドレイン、トランジスタ３１のソース、および記憶素子３３の一端に接続されている。トランジスタ５３のゲートはノードＮ１に接続され、ドレインは、トランジスタ５２のドレイン、トランジスタ３１のソース、および記憶素子３３の一端に接続され、ソースはトランジスタ５４のドレインに接続されている。トランジスタ５４のゲートはリセット制御線ＲＳＬに接続され、ドレインはトランジスタ５３のソースに接続され、ソースは接地されている。
【００２６】
記憶素子３３は、不揮発性の記憶素子であり、この例では、スピン注入により、フリー層Ｆ（後述）の磁化の向きを変えることにより情報の記憶を行う、スピン注入磁化反転型（ＳＴＴ；Spin Transfer Torque）の磁気トンネル接合（ＭＴＪ；Magnetic Tunnel Junction）素子である。記憶素子３３の一端はトランジスタ３１のソースおよびトランジスタ５２，５３のドレインに接続され、他端は制御線ＣＴＲＬに接続されている。
【００２７】
記憶素子３３は、ピンド層Ｐと、トンネルバリア層Ｉと、フリー層Ｆとを有している。この例では、ピンド層Ｐはトランジスタ３１のソースおよびトランジスタ５２，５３のドレインに接続されており、フリー層Ｆは制御線ＣＴＲＬに接続されている。この例では、記憶素子３３は、ピンド層Ｐ、トンネルバリア層Ｉ、およびフリー層Ｆが、半導体回路１の下層側からこの順に積層された、いわゆるボトムピン構造を有するものである。
【００２８】
ピンド層Ｐは、磁化の方向が、例えば膜面垂直方向に固定された強磁性体により構成されるものである。フリー層Ｆは、磁化の方向が、流入するスピン偏極電流に応じて、例えば膜面垂直方向において変化する強磁性体により構成されるものである。トンネルバリア層Ｉは、ピンド層Ｐとフリー層Ｆとの間の磁気的結合を切るとともに、トンネル電流を流すように機能するものである。
【００２９】
この構成により、記憶素子３３では、例えば電流をフリー層Ｆからピンド層Ｐに流すと、ピンド層Ｐの磁化と同じ方向のモーメント（スピン）を有する偏極電子がピンド層Ｐからフリー層Ｆへ注入され、フリー層Ｆの磁化の方向がピンド層Ｐの磁化の方向と同じ方向（平行状態）になる。記憶素子３３は、このような平行状態になった場合には、両端間の抵抗値が低くなる（低抵抗状態ＲＬ）。
【００３０】
また、例えば電流をピンド層Ｐからフリー層Ｆに流すと、電子がフリー層Ｆからピンド層Ｐへ注入される。その際、注入された電子のうち、ピンド層Ｐの磁化と同じ方向のモーメントを有する偏極電子はピンド層Ｐを透過し、ピンド層Ｐの磁化と反対の方向のモーメントを有する偏極電子は、ピンド層Ｐで反射され、フリー層Ｆへ注入される。これにより、フリー層Ｆの磁化の方向は、ピンド層Ｐの磁化の方向と反対の方向（反平行状態）になる。記憶素子３３は、このような反平行状態になった場合には、両端間の抵抗値が高くなる（高抵抗状態ＲＨ）。
【００３１】
このように、記憶素子３３では、電流を流す方向に応じて、フリー層Ｆの磁化の方向が変化することにより、抵抗状態が高抵抗状態ＲＨと低抵抗状態ＲＬとの間で変化する。記憶素子３３は、このようにして抵抗状態を設定することにより、情報を記憶することができるようになっている。
【００３２】
このように、メモリセル３０では、ＳＲＡＭ回路４０に加え、トランジスタ３１，３２，５１〜５４および記憶素子３３を設けるようにした。これにより、例えば電源トランジスタ１２をオフ状態にすることによりスタンバイ動作を行う場合において、スタンバイ動作の直前にストア動作を行うことにより、揮発性メモリであるＳＲＡＭ回路４０に記憶された情報を、不揮発性メモリである記憶素子３３に記憶させることができる。そして、半導体回路１は、スタンバイ動作の直後にリストア動作を行うことにより、記憶素子３３に記憶された情報を、ＳＲＡＭ回路４０に記憶させることができる。これにより、半導体回路１では、電源供給を再開した後に、短い時間で、各メモリセル３０の状態を、電源供給を停止する前の状態に戻すことができるようになっている。
【００３３】
駆動部２２は、制御部１１から供給される制御信号に基づいて、ワード線ＷＬに信号ＳＷＬを印加し、制御線ＣＴＲＬに信号ＳＣＴＲＬを印加し、リストア制御線ＲＳＴＲＬに信号ＳＲＳＴＲＬを印加し、ストア制御線ＳＴＲＢＬに信号ＳＳＴＲＢＬを印加し、リセット制御線ＲＳＬに信号ＳＲＳＬを印加するものである。
【００３４】
図３に示したように、駆動部２２は、トランジスタ２４，２５を有している。トランジスタ２４はＰ型のＭＯＳトランジスタであり、ゲートには信号ＳＣＴＲＢＬが供給され、ソースには電源電圧ＶＤＤが供給され、ドレインは制御線ＣＴＲＬに接続されている。トランジスタ２５はＮ型のＭＯＳトランジスタであり、ゲートには信号ＳＣＴＲＢＬが供給され、ドレインは制御線ＣＴＲＬに接続され、ソースは接地されている。このトランジスタ２４，２５はインバータを構成しており、駆動部２２は、このインバータを用いて、制御線ＣＴＲＬを駆動するようになっている。
【００３５】
駆動部２３は、ビット線ＢＬ，ＢＬＢを介して、メモリセルアレイ２１に情報を書き込み、あるいはメモリセルアレイ２１から情報を読み出すものである。具体的には、駆動部２３は、制御部１１から供給される制御信号およびデータに基づいて、ビット線ＢＬ，ＢＬＢを介して、メモリセルアレイ２１に情報を書き込む。また、駆動部２３は、制御部１１から供給される制御信号に基づいて、ビット線ＢＬ，ＢＬＢを介して、メモリセルアレイ２１から情報を読み出し、読み出した情報を制御部１１に供給するようになっている。
【００３６】
ここで、インバータＩＶ１は、本開示における「第１の回路」の一具体例に対応する。インバータＩＶ２は、本開示における「第２の回路」の一具体例に対応する。トランジスタ３１は、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタ５２は、本開示における「第２のトランジスタ」の一具体例に対応する。トランジスタ５３は、本開示における「第３のトランジスタ」の一具体例に対応する。トランジスタ５１は、本開示における「第４のトランジスタ」の一具体例に対応する。トランジスタ５４は、本開示における「第５のトランジスタ」の一具体例に対応する。トランジスタ３２は、本開示における「第６のトランジスタ」の一具体例に対応する。記憶素子３３は、本開示における「第１の記憶素子」の一具体例に対応する。駆動部２２，２３は、本開示における「駆動部」の一具体例に対応する。メモリ回路２０は、本開示における「記憶部」の一具体例に対応する。
【００３７】
［動作および作用］
続いて、本実施の形態の半導体回路１の動作および作用について説明する。
【００３８】
（全体動作概要）
まず、図１〜３を参照して、半導体回路１の全体動作概要を説明する。制御部１１は、メモリ回路２０の動作を制御する。具体的には、制御部１１は、外部から供給された書込コマンドおよび書込データに基づいて、メモリ回路２０に情報を書き込み、また、外部から供給された読出コマンドに基づいて、メモリ回路２０から情報を読み出す。また、制御部１１は、電源トランジスタ１２に電源制御信号ＳＰＧを供給して電源トランジスタ１２をオンオフすることにより、メモリ回路２０に対する電源供給を制御する。電源トランジスタ１２は、制御部１１から供給された制御信号に基づいて、オンオフ動作を行う。そして、電源トランジスタ１２がオン状態になることにより、メモリ回路２０に、電源電圧ＶＤＤ１が、電源電圧ＶＤＤとして供給される。メモリ回路２０の駆動部２２は、制御部１１から供給される制御信号に基づいて、ワード線ＷＬに信号ＳＷＬを印加し、制御線ＣＴＲＬに信号ＳＣＴＲＬを印加し、リストア制御線ＲＳＴＲＬに信号ＳＲＳＴＲＬを印加し、ストア制御線ＳＴＲＢＬに信号ＳＳＴＲＢＬを印加し、リセット制御線ＲＳＬに信号ＳＲＳＬを印加する。駆動部２３は、制御部１１から供給される制御信号およびデータに基づいて、ビット線ＢＬ，ＢＬＢを介して、メモリセルアレイ２１に情報を書き込む。また、駆動部２３は、制御部１１から供給される制御信号に基づいて、ビット線ＢＬ，ＢＬＢを介して、メモリセルアレイ２１から情報を読み出し、読み出した情報を制御部１１に供給する。
【００３９】
（詳細動作）
半導体回路１は、通常動作ＯＰ１において、揮発性メモリであるＳＲＡＭ回路４０に情報を記憶させる。例えば電源トランジスタ１２をオフ状態にすることによりスタンバイ動作ＯＰ３を行う場合には、半導体回路１は、スタンバイ動作ＯＰ３の直前にストア動作ＯＰ２を行うことにより、揮発性メモリであるＳＲＡＭ回路４０に記憶された情報を、不揮発性メモリである記憶素子３３に記憶させる。そして、半導体回路１は、スタンバイ動作ＯＰ３の直後にリストア動作ＯＰ４を行うことにより、記憶素子３３に記憶された情報を、ＳＲＡＭ回路４０に記憶させる。そして、半導体回路１は、このリストア動作ＯＰ４の直後にリセット動作ＯＰ５を行うことにより、記憶素子３３の抵抗状態を所定の抵抗状態（この例では低抵抗状態ＲＬ）にリセットする。以下に、この動作について、詳細に説明する。
【００４０】
図４は、半導体回路１における、ある着目したメモリセル３０の一動作例を表すものである。図５、図６Ａ〜６Ｄ、および図７Ａ〜７Ｄは、メモリセル３０の動作状態を表すものである。図５は通常動作ＯＰ１における状態を示す。図６Ａ〜６ＤはノードＮ１における電圧ＶＮ１が高レベル電圧ＶＨ（ＶＮ１＝ＶＨ）である場合における状態を示し、図６Ａはストア動作ＯＰ２における状態を示し、図６Ｂはスタンバイ動作ＯＰ３における状態を示し、図６Ｃはリストア動作ＯＰ４における状態を示し、図６Ｄはリセット動作ＯＰ５における状態を示す。図７Ａ〜７ＤはノードＮ１における電圧ＶＮ１が低レベル電圧ＶＬ（ＶＮ１＝ＶＬ）である場合における状態を示し、図７Ａはストア動作ＯＰ２における状態を示し、図７Ｂはスタンバイ動作ＯＰ３における状態を示し、図７Ｃはリストア動作ＯＰ４における状態を示し、図７Ｄはリセット動作ＯＰ５における状態を示す。
【００４１】
（通常動作ＯＰ１）
半導体回路１は、通常動作ＯＰ１を行うことにより、揮発性メモリであるＳＲＡＭ回路４０に対して情報を書き込み、またはＳＲＡＭ回路４０から情報を読み出す。
【００４２】
通常動作ＯＰ１では、制御部１１は、図４に示したように、電源制御信号ＳＰＧの電圧を低レベルにする。これにより、電源トランジスタ１２（図１）はオン状態になり、メモリ回路２０に電源電圧ＶＤＤが供給される。そして、駆動部２２は、図４に示したように、信号ＳＲＳＴＲＬの電圧を低レベルにする。これにより、トランジスタ３１，３２は、図５に示したように、それぞれオフ状態になる。すなわち、ＳＲＡＭ回路４０は、記憶素子３３と電気的に切り離される。また、駆動部２２は、図４に示したように、信号ＳＳＴＲＢＬの電圧を高レベルにするとともに、信号ＳＲＳＬの電圧を低レベルにする。これにより、トランジスタ５１，５４は、図５に示したように、それぞれオフ状態になる。また、駆動部２２は、図４に示したように、信号ＳＣＴＲＬの電圧を低レベル電圧ＶＬ（接地レベル）にする。具体的には、駆動部２２は、信号ＳＣＴＲＢＬ（図３）の電圧を高レベルにすることにより、図５に示したように、トランジスタ２４をオフ状態にするとともにトランジスタ２５をオン状態にする。その結果、信号ＳＣＴＲＬの電圧は低レベル電圧ＶＬになる。
【００４３】
この通常動作ＯＰ１では、半導体回路１は、メモリセル３０のＳＲＡＭ回路４０に対して情報を書き込み、またはＳＲＡＭ回路４０から情報を読み出す。具体的には、ＳＲＡＭ回路４０に情報を書き込む場合には、まず、駆動部２３が、ビット線ＢＬ，ＢＬＢに、書き込む情報に応じた、互いに反転した電圧レベルを有する信号を印加する。そして、駆動部２２が、信号ＳＷＬの電圧を高レベルにすることにより、ＳＲＡＭ回路４０のトランジスタ４５，４６をオン状態にする。これにより、ＳＲＡＭ回路４０には、ビット線ＢＬ，ＢＬＢの電圧に応じた情報が書き込まれる。また、ＳＲＡＭ回路４０から情報を読み出す場合には、駆動部２３は、ビット線ＢＬ，ＢＬＢを、例えば高レベルの電圧にそれぞれプリチャージし、その後に、駆動部２２は、信号ＳＷＬの電圧を高レベルにすることにより、トランジスタ４５，４６をオン状態にする。これにより、ビット線ＢＬ，ＢＬＢのうちの一方の電圧が、ＳＲＡＭ回路４０に記憶された情報に応じて変化する。そして、駆動部２３は、ビット線ＢＬ，ＢＬＢにおける電圧の差を検出することにより、ＳＲＡＭ回路４０に記憶された情報を読み出す。
【００４４】
このとき、図５に示したように、トランジスタ３１，３２，５１，５４はオフ状態である。よって、記憶素子３３に電流が流れないため、記憶素子３３の抵抗状態は、所定の抵抗状態（この例では低抵抗状態ＲＬ）に維持される。
【００４５】
（ストア動作ＯＰ２）
次に、ストア動作ＯＰ２について説明する。半導体回路１は、スタンバイ動作ＯＰ３を行う前にストア動作ＯＰ２を行うことにより、ＳＲＡＭ回路４０に記憶された情報を記憶素子３３に記憶させる。
【００４６】
ストア動作ＯＰ２では、駆動部２２は、図４に示したように、信号ＳＷＬの電圧を低レベルにする。これにより、トランジスタ４５，４６はオフ状態になる。また、駆動部２２は、図４に示したように、信号ＳＳＴＲＢＬの電圧を低レベルにする。これにより、トランジスタ５１は、図６Ａ，７Ａに示したようにオン状態になる。そして、駆動部２２は、信号ＳＣＴＲＢＬ（図３）の電圧を高レベルにすることにより、図６Ａ，７Ａに示したように、トランジスタ２４をオフ状態にするとともにトランジスタ２５をオン状態にする。その結果、信号ＳＣＴＲＬの電圧は低レベル電圧ＶＬになる。これにより、ＳＲＡＭ回路４０に記憶された情報に応じて、記憶素子３３の抵抗状態が設定される。
【００４７】
具体的には、例えば、図６Ａに示したように、ノードＮ１における電圧ＶＮ１が高レベル電圧ＶＨ（ＶＮ１＝ＶＨ）である場合には、ノードＮ２における電圧ＶＮ２は低レベル電圧ＶＬ（ＶＮ２＝ＶＬ）であるので、トランジスタ５２，５３はオン状態である。よって、メモリセル３０では、図６Ａに示したように、トランジスタ５１、トランジスタ５２、記憶素子３３、トランジスタ２５の順に、ストア電流Ｉstrが流れる。このとき、記憶素子３３では、ストア電流Ｉstrがピンド層Ｐからフリー層Ｆに流れるので、フリー層Ｆの磁化の方向がピンド層Ｐの磁化の方向と反対の方向（反平行状態）になり、その結果、記憶素子３３の抵抗状態は、高抵抗状態ＲＨになる。
【００４８】
また、例えば、図７Ａに示したように、ノードＮ１における電圧ＶＮ１が低レベル電圧ＶＬ（ＶＮ１＝ＶＬ）である場合には、ノードＮ２における電圧ＶＮ２は高レベル電圧ＶＨ（ＶＮ２＝ＶＨ）であるので、トランジスタ５２，５３はオフ状態である。よって、メモリセル３０では、図７Ａに示したように、ストア電流が流れない。これにより、記憶素子３３の抵抗状態は、低抵抗状態ＲＬに維持される。
【００４９】
このようにして、メモリセル３０では、ＳＲＡＭ回路４０に記憶された情報に応じて、記憶素子３３の抵抗状態が設定される。
【００５０】
ストア動作ＯＰ２は、例えば行単位で行われる。ストア動作ＯＰ２を行う行と、ストア動作ＯＰ２を行わない行は、例えば信号ＳＳＴＲＢＬを用いて設定することができる。具体的には、駆動部２２は、ストア動作ＯＰ２を行う行に対しては、図４に示したように、信号ＳＳＴＲＢＬの電圧を低レベルにし、ストア動作ＯＰ２を行わない行に対しては、駆動部２２は、図８に示したように、信号ＳＳＴＲＢＬの電圧を高レベルにする。
【００５１】
（スタンバイ動作ＯＰ３）
そして、半導体回路１は、ストア動作ＯＰ２の後に、電源トランジスタ１２をオフ状態にすることによりスタンバイ動作ＯＰ３を行う。
【００５２】
スタンバイ動作ＯＰ３では、図４に示したように、制御部１１は、電源制御信号ＳＰＧの電圧を高レベルにする。これにより、電源トランジスタ１２（図１）はオフ状態になり、メモリ回路２０への電源供給が停止する。このとき、図６Ｂ，７Ｂに示したように、記憶素子３３の抵抗状態は維持される。
【００５３】
（リストア動作ＯＰ４）
次に、リストア動作ＯＰ４について説明する。スタンバイ動作ＯＰ３の後に通常動作ＯＰ１を行う場合には、半導体回路１は、リストア動作ＯＰ４を行うことにより、記憶素子３３に記憶された情報を、ＳＲＡＭ回路４０に記憶させる。
【００５４】
リストア動作ＯＰ４では、図４に示したように、制御部１１は、電源制御信号ＳＰＧの電圧を低レベルにする。これにより、電源トランジスタ１２（図１）はオン状態になり、メモリ回路２０に電源電圧ＶＤＤが供給される。そして、駆動部２２は、信号ＳＲＳＴＲＬの電圧を、電源トランジスタ１２がオン状態になった直後の所定の長さの期間だけ高レベルにする。これにより、図６Ｃ，７Ｃに示したように、この期間において、トランジスタ３１，３２はそれぞれオン状態になる。すなわち、ＳＲＡＭ回路４０は、この期間において記憶素子３３と電気的に接続される。また、駆動部２２は、図４に示したように、信号ＳＳＴＲＢＬの電圧を高レベルにするとともに、信号ＳＲＳＬの電圧を低レベルにする。これにより、トランジスタ５１，５４は、図６Ｃ，７Ｃに示したように、それぞれオフ状態になる。また、駆動部２２は、図４に示したように、信号ＳＣＴＲＬの電圧を低レベル電圧ＶＬ（接地レベル）にする。これにより、ノードＮ１は、トランジスタ３１および記憶素子３３を介して接地され、ノードＮ２は、トランジスタ３２を介して接地される。このとき、記憶素子３３の抵抗状態に応じて、ノードＮ１と接地との間の抵抗値、およびノードＮ２と接地との間の抵抗値の大小関係が異なるので、ＳＲＡＭ回路４０における電圧状態が定まる。
【００５５】
具体的には、例えば、図６Ｃに示したように、記憶素子３３の抵抗状態が高抵抗状態ＲＨである場合には、ノードＮ１と接地との間の抵抗値は、ノードＮ２と接地との間の抵抗値よりも大きくなる。これにより、電源トランジスタ１２がオン状態になった直後において、ノードＮ１からトランジスタ３１および記憶素子３３を介して制御線ＣＴＲＬに流れる電流Ｉ３１の電流値は、ノードＮ２からトランジスタ３２を介して制御線ＣＴＲＬに流れる電流Ｉ３２の電流値よりも小さくなる。よって、ノードＮ１の電圧は、高レベル電圧ＶＨに設定される。
【００５６】
また、例えば、図７Ｃに示したように、記憶素子３３の抵抗状態が低抵抗状態ＲＬである場合には、ノードＮ１と接地との間の抵抗値は、ノードＮ２と接地との間の抵抗値よりも小さくなる。これにより、電源トランジスタ１２がオン状態になった直後において、ノードＮ１からトランジスタ３１および記憶素子３３を介して制御線ＣＴＲＬに流れる電流Ｉ３１の電流値は、ノードＮ２からトランジスタ３２を介して制御線ＣＴＲＬに流れる電流Ｉ３２の電流値よりも大きくなる。よって、ノードＮ１の電圧は、低レベル電圧ＶＬに設定される。
【００５７】
このようにして、メモリセル３０では、記憶素子３３に記憶された情報に応じて、ＳＲＡＭ回路４０が情報を記憶する。
【００５８】
なお、この例では、電源トランジスタ１２がオン状態になった直後の所定の長さの期間だけ、信号ＳＲＳＴＲＬの電圧を高レベルにしたが、これに限定されるものではない。これに代えて、例えば、電源トランジスタ１２がオン状態になる前から、あらかじめ信号ＳＲＳＴＲＬの電圧を高レベルにしてもよい。
【００５９】
リストア動作ＯＰ４は、例えば、メモリセルアレイ２１内の全てのメモリセル３０が同時に行う。なお、これに限定されるものではなく、メモリセルアレイ２１内の一部のメモリセル３０がリストア動作ＯＰ４を行い、他のメモリセル３０はリストア動作ＯＰ４を行わないようにしてもよい。例えば、リストア動作ＯＰ４を行単位で行う場合には、駆動部２２は、リストア動作ＯＰ４を行う行に対しては、図４に示したように、信号ＳＲＳＴＲＬを所定の期間だけ高レベルにし、リストア動作ＯＰ４を行わない行に対しては、信号ＳＲＳＴＲＬを低レベルに維持してもよい。
【００６０】
（リセット動作ＯＰ５）
そして、半導体回路１は、リストア動作ＯＰ４の直後にリセット動作ＯＰ５を行うことにより、記憶素子３３の抵抗状態を所定の抵抗状態（この例では低抵抗状態ＲＬ）にリセットする。
【００６１】
リセット動作ＯＰ５では、駆動部２２は、図４に示したように、信号ＳＲＳＬの電圧を高レベルにする。これにより、トランジスタ５４は、図６Ｄ，７Ｄに示したようにオン状態になる。また、駆動部２２は、図４に示したように、信号ＳＣＴＲＬの電圧を高レベル電圧ＶＨ（電源電圧レベル）にする。これにより、記憶素子３３の抵抗状態が所定の抵抗状態（この例では低抵抗状態ＲＬ）に設定（リセット）される。
【００６２】
具体的には、例えば、図６Ｄに示したように、リストア動作ＯＰ４の直後に、ノードＮ１の電圧ＶＮ１が高レベル電圧ＶＨであり、ノードＮ２の電圧ＶＮ２が低レベル電圧ＶＬである場合には、トランジスタ５２，５３はオン状態である。よって、メモリセル３０では、図６Ｄに示したように、トランジスタ２４、記憶素子３３、トランジスタ５３、トランジスタ５４の順に、リセット電流Ｉrsが流れる。このとき、記憶素子３３では、リセット電流Ｉrsがフリー層Ｆからピンド層Ｐに流れるので、フリー層Ｆの磁化の方向がピンド層Ｐの磁化の方向と同じ方向（平行状態）になり、その結果、記憶素子３３の抵抗状態は、低抵抗状態ＲＬになる。
【００６３】
また、例えば、図７Ｄに示したように、リストア動作ＯＰ４の直後に、ノードＮ１の電圧ＶＮ１が低レベル電圧ＶＬであり、ノードＮ２の電圧ＶＮ２が高レベル電圧ＶＨである場合には、トランジスタ５２，５３はオフ状態である。よって、メモリセル３０では、図７Ｄに示したように、リセット電流が流れない。これにより、記憶素子３３の抵抗状態は、低抵抗状態ＲＬに維持される。
【００６４】
すなわち、半導体回路１では、リストア動作ＯＰ４の直後に、ＳＲＡＭ回路４０の情報が書き換えられる前にリセット動作ＯＰ５を行うようにした。これにより、リストア動作ＯＰ４の直後では、例えば図６Ｄの例では、ノードＮ１の電圧ＶＮ１は高レベル電圧ＶＨであり、ノードＮ２の電圧ＶＮ２は低レベル電圧ＶＬである。よって、リストア動作ＯＰ４を行った後であって、ノードＮ１，Ｎ２の電圧が変化する前に、リセット動作ＯＰ５を行うことにより、記憶素子３３の抵抗状態を低抵抗状態ＲＬにリセットすることができる。
【００６５】
このようにして、リセット動作ＯＰ５により、記憶素子３３の抵抗状態が低抵抗状態ＲＬに設定される。
【００６６】
リセット動作ＯＰ５は、例えば行単位で行われる。リセット動作ＯＰ５を行う行と、リセット動作ＯＰ５を行わない行は、例えば信号ＳＲＳＬを用いて設定することができる。具体的には、駆動部２２は、リセット動作ＯＰ５を行う行に対しては、図４に示したように、信号ＳＲＳＬの電圧を高レベルにし、リセット動作ＯＰ５を行わない行に対しては、駆動部２２は、図８に示したように、信号ＳＲＳＬの電圧を低レベルにする。また、この例では、リセット動作ＯＰ５を行う行およびリセット動作ＯＰ５を行わない行の両方に対して、駆動部２２は、図４，８に示したように、信号ＳＣＴＲＬを高レベル電圧ＶＨにしたが、これに限定されるものではなく、リセット動作ＯＰ５を行わない行に対しては、信号ＳＣＴＲＬを低レベル電圧ＶＬに維持してもよい。
【００６７】
この後、半導体回路１は、通常動作ＯＰ１（図５）を行う。そして、これ以降は、半導体回路１は、ストア動作ＯＰ２、スタンバイ動作ＯＰ３、リストア動作ＯＰ４、リセット動作ＯＰ５、および通常動作ＯＰ１をこの順に繰り返す。
【００６８】
このように、半導体回路１は、スタンバイ動作ＯＰ３の直前にストア動作ＯＰ２を行うことにより、揮発性メモリであるＳＲＡＭ回路４０に記憶された情報を、不揮発性メモリである記憶素子３３に記憶させる。そして、半導体回路１は、スタンバイ動作ＯＰ３の直後にリストア動作ＯＰ４を行うことにより、記憶素子３３に記憶された情報を、ＳＲＡＭ回路４０に記憶させる。これにより、半導体回路１では、電源供給を再開した後に、短い時間で、各メモリセル３０の状態を、電源供給を停止する前の状態に戻すことができる。
【００６９】
そして、半導体回路１では、リストア動作ＯＰ４の直後に、ＳＲＡＭ回路４０の情報が書き換えられる前にリセット動作ＯＰ５を行うようにした。これにより、半導体回路１では、記憶素子３３の抵抗状態を低抵抗状態ＲＬにリセットすることができ、次のストア動作ＯＰ２に備えることができる。
【００７０】
また、半導体回路１では、トランジスタ５１，５２を設け、ストア動作ＯＰ２を行うときに、例えば図６Ａに示したように、ストア電流Ｉstrがこれらのトランジスタ５１，５２を介して記憶素子３３に流れるようにした。言い換えれば、半導体回路１では、ＳＲＡＭ回路４０にストア電流が流れないようにした。これにより、半導体回路１では、以下に説明する比較例の場合に比べて、いわゆるディスターブが生じるおそれを低減することができる。
【００７１】
（比較例）
次に、比較例に係る半導体回路１Ｒと対比して、本実施の形態の作用を説明する。半導体回路１Ｒは、本実施の形態に係る半導体回路１（図１）と同様に、メモリ回路２０Ｒを備えている。メモリ回路２０Ｒは、メモリセルアレイ２１Ｒと、駆動部２２Ｒと、駆動部２３Ｒとを有している。
【００７２】
図９は、メモリセルアレイ２１Ｒにおけるメモリセル３０Ｒの一構成例を表すものである。メモリセル３０Ｒは、ＳＲＡＭ回路４０と、トランジスタ７１，７２と、記憶素子３３，３４とを有している。トランジスタ７１，７２は、Ｎ型のＭＯＳトランジスタであり、本実施の形態に係るトランジスタ３１，３２にそれぞれ対応している。トランジスタ７１のサイズおよび構成は、トランジスタ７２のサイズおよび構成とほぼ同じである。言い換えれば、トランジスタ７１の電気特性は、トランジスタ７２の電気特性とほぼ同じである。記憶素子３４は、記憶素子３３と同様に、スピン注入磁化反転型の磁気トンネル接合素子である。記憶素子３４の一端はトランジスタ３２のソースに接続され、他端は制御線ＣＴＲＬに接続されている。
【００７３】
半導体回路１Ｒは、通常動作ＯＰ１において、揮発性メモリであるＳＲＡＭ回路４０に情報を記憶させる。そして、半導体回路１Ｒは、スタンバイ動作ＯＰ３の直前に、ストア動作ＯＰ２を行うことにより、揮発性メモリであるＳＲＡＭ回路４０に記憶された情報を、不揮発性メモリである記憶素子３３に記憶させる。そして、半導体回路１Ｒは、スタンバイ動作ＯＰ３の直後にリストア動作ＯＰ４を行うことにより、記憶素子３３に記憶された情報を、ＳＲＡＭ回路４０に記憶させる。
【００７４】
図１０は、半導体回路１Ｒにおける、ある着目したメモリセル３０Ｒの一動作例を表すものである。図１１Ａ，１１Ｂは、ストア動作ＯＰ２におけるメモリセル３０Ｒの動作状態を表すものである。ストア動作ＯＰ２では、駆動部２２Ｒは、図１０に示したように、信号ＳＲＳＴＲＬの電圧を高レベルにする。これにより、トランジスタ７１，７２は、図１１Ａ，１１Ｂに示したようにオン状態になる。
【００７５】
比較例に係る半導体回路１Ｒでは、各メモリセル３０Ｒは、２つのステップを用いてＳＲＡＭ回路４０に記憶された情報を記憶素子３３，３４に記憶させる。まず、第１ステップにおいて、駆動部２２Ｒは、図１０に示したように、信号ＳＣＴＲＬの電圧を低レベル電圧ＶＬ（接地レベル）にする。この例では、ノードＮ１の電圧ＶＮ１が高レベル電圧ＶＨであるので、図１１Ａに示したように、インバータＩＶ２のトランジスタ４３、トランジスタ７１、記憶素子３３、トランジスタ２５の順に、ストア電流Ｉstr1が流れる。このとき、記憶素子３３では、ストア電流Ｉstr1がピンド層Ｐからフリー層Ｆに流れるので、記憶素子３３の抵抗状態は、高抵抗状態ＲＨになる。次に、第２ステップにおいて、駆動部２２Ｒは、図１０に示したように、信号ＳＣＴＲＬの電圧を高レベル電圧ＶＨ（電源電圧レベル）にする。この例では、ノードＮ２の電圧ＶＮ２が低レベル電圧ＶＬであるので、図１１Ｂに示したように、トランジスタ２４、記憶素子３４、トランジスタ７２、インバータＩＶ１のトランジスタ４２の順に、ストア電流Ｉstr2が流れる。このとき、記憶素子３４では、ストア電流Ｉstr2がフリー層Ｆからピンド層Ｐに流れるので、記憶素子３４の抵抗状態は、低抵抗状態ＲＬになる。
【００７６】
比較例に係る半導体回路１Ｒでは、このように、第１ステップにおいて、インバータＩＶ２のトランジスタ４３からストア電流Ｉstr1が流れ、第２ステップにおいて、インバータＩＶ１のトランジスタ４２へストア電流Ｉstr2が流れる。よって、ストア電流Ｉstr1,Ｉstr2の電流値が大きい場合には、ＳＲＡＭ回路４０に記憶された情報が失われてしまい、いわゆるディスターブが生じるおそれがある。また、これを回避するためにＳＲＡＭ回路４０の各トランジスタのサイズを大きくした場合には、半導体回路１Ｒの面積が大きくなってしまう。
【００７７】
一方、本実施の形態に係る半導体回路１では、トランジスタ５１，５２を設け、ストア動作ＯＰ２を行うときに、例えば図６Ａに示したように、ストア電流Ｉstrがこれらのトランジスタ５１，５２を介して記憶素子３３に流れるようにした。これにより、半導体回路１では、ＳＲＡＭ回路４０にストア電流が流れないので、ディスターブが生じるおそれを低減することができる。
【００７８】
また、半導体回路１では、ＳＲＡＭ回路４０にストア電流Ｉstrやリセット電流Ｉrsが流れないようにしたので、ＳＲＡＭ回路４０のトランジスタ４１〜４６のそれぞれのサイズを、記憶素子３３を接続しない一般的なＳＲＡＭ回路のトランジスタのサイズと同等のサイズにすることができる。その結果、半導体回路１の面積を小さくすることができる。
【００７９】
また、半導体回路１では、トランジスタ５２のドレインを記憶素子３３の一端に接続するようにした。これにより、半導体回路１では、例えば図６Ａに示したように、ストア動作ＯＰ２を行う際、ストア電流Ｉstrの電流値を確保しやすくすることができる。すなわち、例えば、比較例に係る半導体回路１Ｒでは、記憶素子の抵抗状態を高抵抗状態ＲＨに変化させる場合において、ストア電流の電流値を十分に確保することができないおそれがある。具体的には、図１１Ａにおいて、ストア電流Ｉstr1は、インバータＩＶ２のトランジスタ４３、トランジスタ７１、記憶素子３３、トランジスタ２５の順に流れる。このとき、記憶素子３３の一端の電圧は、トランジスタ７１がいわゆるソースフォロワとして動作することにより、いわゆる負帰還の効果が生じ、ストア電流Ｉstr1の電流値を確保しにくくなる。ストア電流Ｉstr1の電流値を確保しにくくなる。一方、半導体回路１では、トランジスタ５２のドレインを記憶素子３３の一端に接続したので、いわゆる負帰還の効果が生じないので、ストア電流Ｉstrの電流値を確保しやすくすることができる。
【００８０】
同様に、半導体回路１では、トランジスタ５３のドレインを記憶素子３３の一端に接続するようにしたので、リセット動作ＯＰ５を行う際、リセット電流Ｉrsの電流値を確保しやすくすることができる。
【００８１】
また、半導体回路１では、上述したように、ストア電流Ｉstrの電流値を確保しやすくすることができるため、例えば、トランジスタ５１，５２のサイズを小さくすることができる。同様に、リセット電流Ｉrsの電流値を確保しやすくすることができるため、例えば、トランジスタ５３，５４のサイズを小さくすることができる。このように、半導体回路１では、トランジスタ５１〜５４のサイズを小さくすることができるので、メモリセル３０の面積を小さくすることができ、半導体回路１の面積を小さくすることができる。
【００８２】
また、半導体回路１では、記憶素子３３にストア電流Ｉstrを流すパス（トランジスタ５１，５２）と、記憶素子３３にリセット電流Ｉrsを流すパス（トランジスタ５３，５４）とを別々に設けたので、いわゆるバックホッピングが生じるおそれを低減することができるとともに、回路の信頼性や耐久性を高めることができる。すなわち、例えば、比較例に係る半導体回路１Ｒでは、例えば記憶素子３３の抵抗状態を高抵抗状態ＲＨに変化させる場合には、図１１Ａに示したように、ストア電流は、インバータＩＶ２のトランジスタ４３、トランジスタ７１、記憶素子３３、トランジスタ２５の順に流れるので、上述したようにトランジスタ７１がいわゆるソースフォロワとして動作するため、電流値を確保しにくい。一方、記憶素子３３の抵抗状態を低抵抗状態ＲＬに変化させる場合には、図１１Ｂの場合と同様に、ストア電流は、トランジスタ２４、記憶素子３３、トランジスタ７１、インバータＩＶ２のトランジスタ４４の順に流れるので、トランジスタ７１は、いわゆるソースフォロワとして動作するのではないため、電流値を確保しやすい。よって、半導体回路１Ｒでは、記憶素子３３の抵抗状態を高抵抗状態ＲＨに変化させる場合に電流値を確保できるように、トランジスタ７１のサイズを大きいサイズにすることが望ましい。しかしながら、この場合には、記憶素子３３の抵抗状態を低抵抗状態ＲＬに変化させる場合に、電流が流れすぎてしまう。このように電流が流れすぎる場合には、例えばストア動作ＯＰ２やリセット動作ＯＰ５において、記憶素子３３の抵抗状態が所望の抵抗状態とは異なる抵抗状態になってしまう、いわゆるバックホッピングが生じるおそれがある。また、電流が流れすぎることにより、回路の信頼性や耐久性が低下するおそれもある。一方、半導体回路１では、記憶素子３３にストア電流Ｉstrを流すパス（トランジスタ５１，５２）と、記憶素子３３にリセット電流Ｉrsを流すパス（トランジスタ５３，５４）とを別々に設けた。これにより、ストア電流Ｉstrの電流量を考慮してトランジスタ５１，５２のサイズを決定するとともに、リセット電流Ｉrsの電流量を考慮してトランジスタ５３，５４のサイズを決定することができる。このように、半導体回路１では、ストア電流Ｉstrの電流値およびリセット電流Ｉrsの電流値を、それぞれ独立して設定することができるので、回路設計時の制約を緩和することができる。その結果、半導体回路１では、電流が流れすぎるおそれを低減することができるため、バックホッピングが生じるおそれを低減することができるとともに、回路の信頼性や耐久性を高めることができる。
【００８３】
また、半導体回路１では、比較例に係る半導体回路１Ｒとは異なり、各メモリセル３０において、１つの記憶素子３３を設けるようにした。これにより、半導体回路１では、素子数を減らすことができるため、メモリセル３０の面積を小さくすることができる。その結果、半導体回路１の全体の面積を小さくすることができる。
【００８４】
また、半導体回路１では、トランジスタ３２のオン抵抗を、トランジスタ３１のオン抵抗よりも大きくした。具体的には、トランジスタ３１とトランジスタ３２との間で、ゲート長、ゲート幅、およびしきい値電圧のうちの少なくとも１つが異なるようにした。そして、リストア動作ＯＰ４において、ノードＮ２からトランジスタ３２を介して制御線ＣＴＲＬに流れる電流Ｉ３２を、記憶素子３３の抵抗状態が高抵抗状態ＲＨである場合にノードＮ１からトランジスタ３１および記憶素子３３を介して制御線ＣＴＲＬに流れる電流Ｉ３１よりも大きくするとともに、記憶素子３３の抵抗状態が低抵抗状態ＲＬである場合にノードＮ１からトランジスタ３１および記憶素子３３を介して制御線ＣＴＲＬに流れる電流Ｉ３１よりも小さくした。これにより、半導体回路１では、１つの記憶素子３３で、リストア動作ＯＰ４を実現することができる。
【００８５】
（レイアウト例）
図１２は、本実施の形態に係るメモリセル３０のレイアウトの一例を表すものである。この例では、トランジスタ４１〜４６，３１，３２を、通常のしきい値電圧（Standard Vth）を有するトランジスタで構成し、トランジスタ５１〜５４を、低いしきい値電圧（Low VthまたはUltra-low Vth）を有するトランジスタで構成している。なお、この例では、Ultra-low Vthを有するトランジスタを用いている。このように、トランジスタ５１〜５４を、低いしきい値電圧を有するトランジスタで構成することにより、小さい面積で十分なストア電流Ｉstrおよびリセット電流Ｉrsを実現することができる。なお、これに限定されるものではなく、メモリセル３０内の全てのトランジスタを、通常のしきい値電圧を有するトランジスタで構成してもよいし、低いしきい値電圧を有するトランジスタで構成してもよい。メモリセル３０は、例えば、通常のＳＲＡＭで用いられるトランジスタと同じ特性（例えばしきい値電圧など）を有するトランジスタを用いて構成することができる。また、メモリセル３０のレイアウトにおいては、通常のＳＲＡＭをレイアウトする際に用いられるレイアウトルールを適用することができる。これにより、例えば、集積度を高めることができ、あるいは、動作速度を高めることができる。
【００８６】
［効果］
以上のように本実施の形態では、トランジスタ５１，５２を設け、ストア動作を行うときに、ストア電流がこれらのトランジスタを介して記憶素子に流れるようにしたので、ＳＲＡＭ回路にストア電流が流れないので、ディスターブが生じるおそれを低減することができる。また、このようにＳＲＡＭ回路にストア電流が流れないので、ＳＲＡＭ回路のトランジスタのサイズを小さくすることができるので、半導体回路の面積を小さくすることができる。
【００８７】
本実施の形態では、トランジスタ５２のドレインを記憶素子の一端に接続するようにしたので、ストア動作を行う際、ストア電流の電流値を確保しやすくすることができる。同様に、本実施の形態では、トランジスタ５３のドレインを記憶素子の一端に接続するようにしたので、リセット動作を行う際、リセット電流の電流値を確保しやすくすることができる。
【００８８】
本実施の形態では、ストア電流の電流値およびリセット電流の電流値を確保しやすくすることができるため、トランジスタ５１〜５４のサイズを小さくすることができるので、半導体回路の面積を小さくすることができる。
【００８９】
本実施の形態では、記憶素子にストア電流を流すパスと、記憶素子にリセット電流を流すパスとを別々に設けたので、バックホッピングが生じるおそれを低減することができるとともに、回路の信頼性や耐久性を高めることができる。
【００９０】
本実施の形態では、各メモリセルにおいて、１つの記憶素子を設けるようにしたので、半導体回路の面積を小さくすることができる。
【００９１】
本実施の形態では、トランジスタ３２のオン抵抗を、トランジスタ３１のオン抵抗よりも大きくしたので、１つの記憶素子で、リストア動作を実現することができる。
【００９２】
［変形例１］
上記実施の形態では、トランジスタ３２のオン抵抗を、トランジスタ３１のオン抵抗よりも大きくするとともに、トランジスタ３２のソースを制御線ＣＴＲＬに接続したが、これに限定されるものではない。例えば、図１３に示すメモリセル３０Ａのように、トランジスタ３２のソースを接地してもよい。
【００９３】
また、例えば、図１４，１５に示す半導体回路１Ｂのように、トランジスタ３１のゲートとトランジスタ３２のゲートとを、２つのリストア制御線ＲＳＴＲＬ１，ＲＳＴＲＬ２にそれぞれ接続してもよい。この半導体回路１Ｂは、メモリ回路２０Ｂを備えている。メモリ回路２０Ｂは、メモリセルアレイ２１Ｂと、駆動部２２Ｂ，２３とを有している。メモリセルアレイ２１Ｂは、複数のリストア制御線ＲＳＴＲＬ１、および複数のリストア制御線ＲＳＴＲＬ２を有している。リストア制御線ＲＳＴＲＬ１は、図１４，１５における横方向に延伸するものであり、リストア制御線ＲＳＴＲＬ１の一端は駆動部２２Ｂに接続され、このリストア制御線ＲＳＴＲＬ１には駆動部２２Ｂにより信号ＳＲＳＴＲＬ１が印加される。リストア制御線ＲＳＴＲＬ２は、図１４，１５における横方向に延伸するものであり、リストア制御線ＲＳＴＲＬ２の一端は駆動部２２Ｂに接続され、このリストア制御線ＲＳＴＲＬ２には駆動部２２Ｂにより信号ＳＲＳＴＲＬ２が印加される。メモリセルアレイ２１Ｂのメモリセル３０Ｂにおいて、トランジスタ３１のゲートはリストア制御線ＲＳＴＲＬ１に接続され、トランジスタ３２のゲートはリストア制御線ＲＳＴＲＬ２に接続される。駆動部２２Ｂは、制御部１１から供給される制御信号に基づいて、リストア制御線ＲＳＴＲＬ１に信号ＳＲＳＴＲＬ１を印加し、リストア制御線ＲＳＴＲＬ２に信号ＳＲＳＴＲＬ２を印加するものである。信号ＳＲＳＴＲＬ１における高レベルの電圧および信号ＳＲＳＴＲＬ２における電圧は、調整することができるようになっている。例えば、信号ＳＲＳＴＲＬ２における高レベルの電圧は、および信号ＳＲＳＴＲＬ１における電圧と、異なる電圧に設定される。なお、この例では、オン抵抗が互いに異なるトランジスタ３１，３２を設けたが、これに限定されるものではなく、オン抵抗が互いにほぼ等しいトランジスタ７１，７２を設けてもよい。この場合には、信号ＳＲＳＴＲＬ２における高レベルの電圧は、および信号ＳＲＳＴＲＬ１における電圧よりも低いことが望ましい。
【００９４】
また、例えば、図１６に示すメモリセル３０Ｃのように、オン抵抗が互いにほぼ等しいトランジスタ７１，７２および抵抗素子７３を設け、トランジスタ７２のソースを、抵抗素子７３を介して制御線ＣＴＲＬに接続してもよい。
【００９５】
また、例えば、図１７に示すメモリセル３０Ｄのように、トランジスタ３２を省いてもよい。このメモリセル３０Ｄは、ＳＲＡＭ回路８０と、トランジスタ３１と、トランジスタ５１〜５４と、記憶素子３３とを有している。ＳＲＡＭ回路８０は、トランジスタ８１〜８４，４５，４６を有している。トランジスタ８１〜８４は、上記実施の形態におけるトランジスタ４１〜４４にそれぞれ対応している。トランジスタ８１，８２は、インバータＩＶ３を構成しており、トランジスタ８３，８４は、インバータＩＶ４を構成している。ＳＲＡＭ回路８０は、電源投入直後において、ノードＮ１における電圧ＶＮ１が電源投入直後に高レベル電圧ＶＨになりやすいように構成されている。具体的には、例えば、トランジスタ８３のゲート幅Ｗ８３をトランジスタ８１のゲート幅Ｗ８１より広く（Ｗ８３＞Ｗ８１）してもよいし、トランジスタ８２のゲート幅Ｗ８２をトランジスタ８４のゲート幅Ｗ８４より広く（Ｗ８２＞Ｗ８４）してもよい。また、インバータＩＶ４におけるトランジスタ８３のゲート長Ｌ８３をインバータＩＶ３におけるトランジスタ８１のゲート長Ｌ８１より短く（Ｌ８３＜Ｌ８１）してもよいし、インバータＩＶ３におけるトランジスタ８２のゲート長Ｌ８２をインバータＩＶ４におけるトランジスタ８４のゲート長Ｌ８４より短く（Ｌ８２＜Ｌ８４）してもよい。これにより、その結果、電源投入直後において、インバータＩＶ４は高レベルを出力しやすくなり、インバータＩＶ３は低レベルを出力しやすくなる。その結果、メモリセル３０Ｄでは、リストア動作ＯＰ４において、インバータＩＶ４のトランジスタ８３からノードＮ１に向かって流れる電流が、記憶素子３３の抵抗状態が高抵抗状態ＲＨである場合にノードＮ１から制御線ＣＴＲＬに流れる電流よりも大きくなるとともに、記憶素子３３の抵抗状態が低抵抗状態ＲＬである場合にノードＮ１から制御線ＣＴＲＬに流れる電流よりも小さくなるようにすることができる。これにより、メモリセル３０Ｄでは、リストア動作ＯＰ４において、記憶素子３３の抵抗状態が高抵抗状態ＲＨである場合に、ノードＮ１における電圧ＶＮ１を高レベル電圧ＶＨにし、記憶素子３３の抵抗状態が低抵抗状態ＲＬである場合に、ノードＮ１における電圧ＶＮ１を低レベル電圧ＶＬにすることができる。ここで、インバータＩＶ３は、本開示における「第１の回路」の一具体例に対応する。インバータＩＶ４は、本開示における「第２の回路」の一具体例に対応する。トランジスタ８１は、本開示における「第７のトランジスタ」の一具体例に対応する。トランジスタ８３は、本開示における「第８のトランジスタ」の一具体例に対応する。トランジスタ８４は、本開示における「第９のトランジスタ」の一具体例に対応する。トランジスタ８２は、本開示における「第１０のトランジスタ」の一具体例に対応する。
【００９６】
［変形例２］
上記実施の形態では、図３に示したように、駆動部２２は、行単位でストア制御線ＳＴＲＢＬを駆動するとともに、行単位でリセット制御線ＲＳＬを駆動したが、これに限定されるものではない。これに代えて、例えば、図１８に示す半導体回路１Ｅのように、複数行単位でストア制御線ＳＴＲＢＬを駆動するとともに、複数行単位でリセット制御線ＲＳＬを駆動してもよい。この半導体回路１Ｅは、メモリ回路２０Ｅを備えている。メモリ回路２０Ｅは、メモリセルアレイ２１と、駆動部２２Ｅ，２３とを有している。この例では、２本のストア制御線ＳＴＲＢＬは互いに接続されており、２本のリセット制御線ＲＳＬは互いに接続されている。これにより、駆動部２２Ｅは、２本のストア制御線ＳＴＲＢＬを単位として、ストア制御線ＳＴＲＢＬを駆動するとともに、２本のリセット制御線ＲＳＬ単位として、リセット制御線ＲＳＬを駆動する。
【００９７】
［変形例３］
上記実施の形態では、図３に示したように、駆動部２２に、信号ＳＣＴＲＬを生成するインバータ（トランジスタ２４，２５）を設けたが、これに限定されるものではない。これに代えて、例えば、各メモリセルに、信号ＳＣＴＲＬを生成するインバータを設けてもよい。以下に、本変形例に係る半導体回路１Ｆについて詳細に説明する。半導体回路１Ｆは、メモリ回路２０Ｆを備えている。メモリ回路２０Ｆは、メモリセルアレイ２１Ｆと、駆動部２２Ｆ，２３とを有している。
【００９８】
図１９は、メモリセルアレイ２１Ｆのメモリセル３０Ｂの一構成例を表すものである。図２０は、メモリセルアレイ２１Ｆの一構成例を表すものである。メモリセルアレイ２１Ｆは、複数の制御線ＣＴＲＢＬを有している。すなわち、上記実施の形態に係るメモリセルアレイ２１では、複数の制御線ＣＴＲＬを設けたが、本変形例に係るメモリセルアレイ２１Ｆでは、複数の制御線ＣＴＲＬの代わりに複数の制御線ＣＴＲＢＬを設けている。制御線ＣＴＲＢＬは、図１９，２０における横方向に延伸するものであり、制御線ＣＴＲＢＬの一端は駆動部２２Ｆに接続され、この制御線ＣＴＲＢＬには駆動部２２Ｆにより信号ＳＣＴＲＢＬが印加されるようになっている。この信号ＳＣＴＲＢＬは、上記実施の形態に係る信号ＳＣＴＲＬの反転信号である。
【００９９】
メモリセル３０Ｆは、トランジスタ３７，３８を有している。トランジスタ３７は、Ｐ型のＭＯＳトランジスタであり、ゲートは制御線ＣＴＲＢＬに接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタ３８のドレイン、記憶素子３３の他端、およびトランジスタ３２のソースに接続されている。トランジスタ３８は、Ｎ型のＭＯＳトランジスタであり、ゲートは制御線ＣＴＲＢＬに接続され、ドレインはトランジスタ３７のドレイン、記憶素子３３の他端、およびトランジスタ３２のソースに接続され、ソースは接地されている。このトランジスタ３７，３８はインバータを構成している。そして、このインバータは、信号ＳＣＴＲＢＬに基づいて信号ＳＣＴＲＬを生成し、この信号ＳＣＴＲＬを記憶素子３３の他端およびトランジスタ３２のソースに供給するようになっている。ここで、トランジスタ３７は、本開示における「第１４のトランジスタ」の一具体例に対応する。トランジスタ３８は、本開示における「第１５のトランジスタ」の一具体例に対応する。
【０１００】
駆動部２２Ｆは、制御部１１から供給される制御信号に基づいて、制御線ＣＴＲＢＬに信号ＳＣＴＲＢＬを印加するものである。
【０１０１】
［変形例４］
上記実施の形態では、制御線ＣＴＲＬ、リストア制御線ＲＳＴＲＬ、ストア制御線ＳＴＲＢＬ、およびリセット制御線ＲＳＬを、図２，３における横方向に延伸するように構成したが、これに限定されるものではない。以下に、本変形例に係る半導体回路１Ｇについて詳細に説明する。半導体回路１Ｇは、メモリ回路２０Ｇを備えている。メモリ回路２０Ｇは、メモリセルアレイ２１Ｇと、駆動部２２Ｇ，２３Ｇとを有している。
【０１０２】
図２１は、メモリセルアレイ２１Ｇのメモリセル３０Ｇの一構成例を表すものである。図２２は、メモリセルアレイ２１Ｇの一構成例を表すものである。メモリセルアレイ２１Ｇは、複数のストア制御線ＳＴＲＢＬ１と、複数のリセット制御線ＲＳＬ１とを有している。すなわち、上記実施の形態に係るメモリセルアレイ２１では、複数のストア制御線ＳＴＲＢＬおよびリセット制御線ＲＳＬを設けたが、本変形例に係るメモリセルアレイ２１Ｃでは、複数のストア制御線ＳＴＲＢＬの代わりに複数のストア制御線ＳＴＲＢＬ１を設け、複数のリセット制御線ＲＳＬの代わりに複数のリセット制御線ＲＳＬ１を設けている。ストア制御線ＳＴＲＢＬ１は、図２１，２２における縦方向に延伸するものであり、ストア制御線ＳＴＲＢＬ１の一端は駆動部２３Ｇに接続され、このストア制御線ＳＴＲＢＬ１には駆動部２３Ｇにより信号ＳＳＴＲＢＬが印加されるようになっている。リセット制御線ＲＳＬ１は、図２１，２２における縦方向に延伸するものであり、リセット制御線ＲＳＬ１の一端は駆動部２３Ｇに接続され、このリセット制御線ＲＳＬ１には、駆動部２３Ｇにより信号ＳＲＳＬが印加される。
【０１０３】
メモリセル３０Ｇにおいて、トランジスタ５１のゲートはストア制御線ＳＴＲＢＬ１に接続され、トランジスタ５４のゲートはリセット制御線ＲＳＬ１に接続される。
【０１０４】
駆動部２２Ｇは、制御部１１から供給される制御信号に基づいて、制御線ＣＴＲＬに信号ＳＣＴＲＬを印加し、リストア制御線ＲＳＴＲＬに信号ＳＲＳＴＲＬを印加するものである。駆動部２３Ｇは、制御部１１から供給される制御信号に基づいて、ストア制御線ＳＴＲＢＬ１に信号ＳＳＴＲＢＬを印加するとともに、リセット制御線ＲＳＬ１に信号ＳＲＳＬを印加するものである。
【０１０５】
なお、半導体回路１Ｇでは、駆動部２３Ｇは、列単位でストア制御線ＳＴＲＢＬ１を駆動するとともに、列単位でリセット制御線ＲＳＬ１を駆動したが、これに限定されるものではなく、例えば、複数列単位でストア制御線ＳＴＲＢＬ１を駆動するとともに、複数列単位でリセット制御線ＲＳＬ１を駆動してもよい。
【０１０６】
［変形例５］
上記実施の形態では、図２に示したように、メモリセル３０にトランジスタ５１，５４を設けたが、これに限定されるものではない。これに代えて、例えば、駆動部２２に、これらのトランジスタに相当するトランジスタを設けてもよい。以下に、本変形例に係る半導体回路１Ｈについて詳細に説明する。半導体回路１Ｈは、メモリ回路２０Ｈを備えている。メモリ回路２０Ｈは、メモリセルアレイ２１Ｈと、駆動部２２Ｈ，２３とを有している。
【０１０７】
図２３は、メモリセルアレイ２１Ｈのメモリセル３０Ｈの一構成例を表すものである。図２４は、メモリセルアレイ２１Ｈの一構成例を表すものである。メモリセルアレイ２１Ｈは、複数のストア制御線ＳＴＲＢＬ４と、複数のリセット制御線ＲＳＬ４とを有している。ストア制御線ＳＴＲＢＬ４は、図２３，２４における横方向に延伸するものであり、ストア制御線ＳＴＲＢＬ４の一端は駆動部２２Ｈに接続され、このストア制御線ＳＴＲＢＬ４には駆動部２２Ｈにより信号ＳＳＴＲＢＬ４が印加される。リセット制御線ＲＳＬ４は、図２３，２４における横方向に延伸するものであり、リセット制御線ＲＳＬ４の一端は駆動部２２Ｈに接続され、このリセット制御線ＲＳＬ４には駆動部２２Ｈにより信号ＳＲＳＬ４が印加されるようになっている。ここで、ストア制御線ＳＴＲＢＬ４は、本開示における「第１の制御線」の一具体例に対応する。リセット制御線ＲＳＬ４は、本開示における「第２の制御線」の一具体例に対応する。
【０１０８】
メモリセル３０Ｈは、トランジスタ５２，５３を有している。トランジスタ５２のソースはストア制御線ＳＴＲＢＬ４に接続されており、トランジスタ５３のソースはリセット制御線ＲＳＬ４に接続されている。
【０１０９】
駆動部２２Ｈは、制御部１１から供給される制御信号に基づいて、制御線ＣＴＲＬに信号ＳＣＴＲＬを印加し、リストア制御線ＲＳＴＲＬに信号ＳＲＳＴＲＬを印加し、ストア制御線ＳＴＲＢＬ４に信号ＳＳＴＲＢＬ４を印加し、リセット制御線ＲＳＬ４に信号ＳＲＳＬ４を印加するものである。図２４に示したように、駆動部２２Ｈは、トランジスタ２６，２７を有している。トランジスタ２６はＰ型のＭＯＳトランジスタであり、ゲートには信号ＳＳＴＲＢＬが供給され、ソースには電源電圧ＶＤＤが供給され、ドレインはストア制御線ＳＴＲＢＬ４に接続されている。トランジスタ２６は、上記実施の形態に係るメモリセル３０（図２）のトランジスタ５１に対応するものである。トランジスタ２７はＮ型のＭＯＳトランジスタであり、ゲートには信号ＳＲＳＬが供給され、ドレインはリセット制御線ＲＳＬ４に接続され、ソースは接地されている。トランジスタ２７は、上記実施の形態に係るメモリセル３０（図２）のトランジスタ５４に対応するものである。
【０１１０】
図２５は、本実施の形態に係るメモリセル３０Ｈのレイアウトの一例を表すものである。このように、メモリセル３０Ｈでは、上記実施の形態に係るメモリセル３０（図２，１２）に比べて、トランジスタの数を減らすことができるため、メモリセル３０Ｈの面積を小さくすることができる。
【０１１１】
この半導体回路１Ｈでは、図２４に示したように、駆動部２２Ｈのトランジスタ２６のそれぞれが、１本のストア制御線ＳＴＲＢＬ４を駆動するとともに、駆動部２２Ｈのトランジスタ２７のそれぞれが、１本のリセット制御線ＲＳＬ４を駆動したが、これに限定されるものではない。これに代えて、例えば、図２６に示す半導体回路１Ｊのように、駆動部２２Ｊのトランジスタ２６のそれぞれが、複数（この例では２本）のストア制御線ＳＴＲＢＬ４を駆動するとともに、駆動部２２Ｊのトランジスタ２７のそれぞれが、複数（この例では２本）のリセット制御線ＲＳＬ４を駆動してもよい。
【０１１２】
本変形例に係る半導体回路１Ｈでは、制御線ＣＴＲＬ、リストア制御線ＲＳＴＲＬ、ストア制御線ＳＴＲＢＬ４、およびリセット制御線ＲＳＬ４を、図２３，２４における横方向に延伸するように構成したが、これに限定されるものではない。これに代えて、例えば、ストア制御線およびリセット制御線を縦方向に延伸するように構成してもよい。以下に、本変形例に係る半導体回路１Ｋについて詳細に説明する。半導体回路１Ｋは、メモリ回路２０Ｋを備えている。メモリ回路２０Ｋは、メモリセルアレイ２１Ｋと、駆動部２２Ｋ，２３Ｋとを有している。
【０１１３】
図２７は、メモリセルアレイ２１Ｋのメモリセル３０Ｈの一構成例を表すものである。図２８は、メモリセルアレイ２１Ｋの一構成例を表すものである。メモリセルアレイ２１Ｋは、複数のストア制御線ＳＴＲＢＬ５と、複数のリセット制御線ＲＳＬ５とを有している。すなわち、上記実施の形態に係るメモリセルアレイ２１では、複数のストア制御線ＳＴＲＢＬおよびリセット制御線ＲＳＬを設けたが、本変形例に係るメモリセルアレイ２１Ｈでは、複数のストア制御線ＳＴＲＢＬの代わりに複数のストア制御線ＳＴＲＢＬ５を設け、複数のリセット制御線ＲＳＬの代わりに複数のリセット制御線ＲＳＬ５を設けている。ストア制御線ＳＴＲＢＬ５は、図２７，２８における縦方向に延伸するものであり、ストア制御線ＳＴＲＢＬ５の一端は駆動部２３Ｋに接続され、このストア制御線ＳＴＲＢＬ５には、駆動部２３Ｋにより信号ＳＳＴＲＢＬ５が印加される。リセット制御線ＲＳＬ５は、図２７，２８における縦方向に延伸するものであり、リセット制御線ＲＳＬ５の一端は駆動部２３Ｋに接続され、このリセット制御線ＲＳＬ５には、駆動部２３Ｋにより信号ＳＲＳＬ５が印加される。
【０１１４】
メモリセル３０Ｋにおいて、トランジスタ５２のソースはストア制御線ＳＴＲＢＬ５に接続され、トランジスタ５３のソースはリセット制御線ＲＳＬ５に接続される。
【０１１５】
駆動部２２Ｋは、制御部１１から供給される制御信号に基づいて、制御線ＣＴＲＬに信号ＳＣＴＲＬを印加し、リストア制御線ＲＳＴＲＬに信号ＳＲＳＴＲＬを印加するものである。
【０１１６】
駆動部２３Ｋは、制御部１１から供給される制御信号に基づいて、ストア制御線ＳＴＲＢＬ５に信号ＳＳＴＲＢＬ５を印加するとともに、リセット制御線ＲＳＬ５に信号ＳＲＳＬ５を印加するものである。図２８に示したように、駆動部２３Ｋは、トランジスタ２８，２９を有している。トランジスタ２８はＰ型のＭＯＳトランジスタであり、ゲートには信号ＳＳＴＲＢＬが供給され、ソースには電源電圧ＶＤＤが供給され、ドレインはストア制御線ＳＴＲＢＬ５に接続されている。トランジスタ２９はＮ型のＭＯＳトランジスタであり、ゲートには信号ＳＲＳＬが供給され、ドレインはリセット制御線ＲＳＬ５に接続され、ソースは接地されている。
【０１１７】
また、例えば、ストア制御線およびリセット制御線のうちの一方を横方向に延伸するように構成し、他方を縦方向に延伸するように構成してもよい。以下に、本変形例に係る半導体回路１Ｌについて詳細に説明する。半導体回路１Ｌは、メモリ回路２０Ｌを備えている。メモリ回路２０Ｌは、メモリセルアレイ２１Ｌと、駆動部２２Ｌ，２３Ｌとを有している。
【０１１８】
図２９は、メモリセルアレイ２１Ｌのメモリセル３０Ｌの一構成例を表すものである。図３０は、メモリセルアレイ２１Ｌの一構成例を表すものである。メモリセルアレイ２１Ｌは、複数のストア制御線ＳＴＲＢＬ５と、複数のリセット制御線ＲＳＬ４とを有している。ストア制御線ＳＴＲＢＬ５は、図２９，３０における縦方向に延伸するものであり、ストア制御線ＳＴＲＢＬ５の一端は駆動部２３Ｌに接続され、このストア制御線ＳＴＲＢＬ５には、駆動部２３Ｌにより信号ＳＳＴＲＢＬ５が印加される。リセット制御線ＲＳＬ４は、図２９，３０における横方向に延伸するものであり、リセット制御線ＲＳＬ４の一端は駆動部２２Ｌに接続され、このリセット制御線ＲＳＬ４には、駆動部２２Ｌにより信号ＳＲＳＬ４が印加される。
【０１１９】
メモリセル３０Ｌにおいて、トランジスタ５２のソースはストア制御線ＳＴＲＢＬ５に接続され、トランジスタ５３のソースはリセット制御線ＲＳＬ４に接続される。
【０１２０】
駆動部２２Ｌは、制御部１１から供給される制御信号に基づいて、制御線ＣＴＲＬに信号ＳＣＴＲＬを印加し、リストア制御線ＲＳＴＲＬに信号ＳＲＳＴＲＬを印加し、リセット制御線ＲＳＬ４に信号ＳＲＳＬ４を印加するものである。図３０に示したように、駆動部２２Ｌは、トランジスタ２７を有している。トランジスタ２７はＮ型のＭＯＳトランジスタであり、ゲートには信号ＳＲＳＬが供給され、ドレインはリセット制御線ＲＳＬ４に接続され、ソースは接地されている。
【０１２１】
駆動部２３Ｌは、制御部１１から供給される制御信号に基づいて、ストア制御線ＳＴＲＢＬ５に信号ＳＳＴＲＢＬ５を印加するものである。図３０に示したように、駆動部２３Ｌは、トランジスタ２８を有している。トランジスタ２８はＰ型のＭＯＳトランジスタであり、ゲートには信号ＳＳＴＲＢＬが供給され、ソースには電源電圧ＶＤＤが供給され、ドレインはストア制御線ＳＴＲＢＬ５に接続されている。
【０１２２】
［変形例６］
上記実施の形態では、リセット動作ＯＰ５により、記憶素子３３の抵抗状態を低抵抗状態ＲＬにしたが、これに限定されるものではなく、これに代えて、記憶素子３３の抵抗状態を高抵抗状態ＲＨにしてもよい。以下に、本変形例に係る半導体回路１Ｍについて詳細に説明する。半導体回路１Ｍは、メモリ回路２０Ｍを備えている。メモリ回路２０Ｍは、メモリセルアレイ２１Ｍと、駆動部２２Ｍ，２３とを有している。
【０１２３】
図３１は、メモリセルアレイ２１Ｍのメモリセル３０Ｍの一構成例を表すものである。メモリセルアレイ２１Ｍは、複数のストア制御線ＳＴＲＬと、複数のリセット制御線ＲＳＢＬとを有している。ストア制御線ＳＴＲＬは、図３１における横方向に延伸するものであり、ストア制御線ＳＴＲＬの一端は駆動部２２Ｍに接続され、このストア制御線ＳＴＲＬには、駆動部２２Ｍにより信号ＳＳＴＲＬが印加される。リセット制御線ＲＳＢＬは、図３１における横方向に延伸するものであり、リセット制御線ＲＳＢＬの一端は駆動部２２Ｍに接続され、このリセット制御線ＲＳＢＬには、駆動部２２Ｍにより信号ＳＲＳＢＬが印加される。
【０１２４】
メモリセル３０Ｍは、トランジスタ６１〜６４を有している。トランジスタ６１〜６４は、トランジスタ５４〜５１にそれぞれ対応するものである。トランジスタ６１，６２は、Ｎ型のＭＯＳトランジスタであり、トランジスタ６３，６４は、Ｐ型のＭＯＳトランジスタである。トランジスタ６１のゲートはストア制御線ＳＴＲＬに接続され、ソースは接地され、ドレインはトランジスタ６２のソースに接続されている。トランジスタ６２のゲートはノードＮ２に接続され、ソースはトランジスタ６１のドレインに接続され、ドレインは、トランジスタ６３のドレイン、トランジスタ３１のソース、および記憶素子３３の一端に接続されている。トランジスタ６３のゲートはノードＮ１に接続され、ドレインは、トランジスタ６２のドレイン、トランジスタ３１のソース、および記憶素子３３の一端に接続され、ソースはトランジスタ６４のドレインに接続されている。トランジスタ６４のゲートはリセット制御線ＲＳＢＬに接続され、ドレインはトランジスタ６３のソースに接続され、ソースには電源電圧ＶＤＤが供給されている。
【０１２５】
駆動部２２Ｍは、制御部１１から供給される制御信号に基づいて、ストア制御線ＳＴＲＬに信号ＳＳＴＲＬを印加するとともに、リセット制御線ＲＳＢＬに信号ＳＲＳＢＬを印加するものである。
【０１２６】
図３２は、半導体回路１Ｍにおける、ある着目したメモリセル３０Ｍの一動作例を表すものである。図３３，３４Ａ，３４Ｂ，３５Ａ，３５Ｂは、メモリセル３０Ｍの動作状態を表すものである。図３３は通常動作ＯＰ１における状態を示す。図３４Ａ，３４ＢはノードＮ１における電圧ＶＮ１が高レベル電圧ＶＨ（ＶＮ１＝ＶＨ）である場合における状態を示し、図３４Ａはストア動作ＯＰ２における状態を示し、図３４Ｂはリセット動作ＯＰ５における状態を示す。図３５Ａ，３５ＢはノードＮ１における電圧ＶＮ１が低レベル電圧ＶＬ（ＶＮ１＝ＶＬ）である場合における状態を示し、図３５Ａはストア動作ＯＰ２における状態を示し、図３５Ｂはリセット動作ＯＰ５における状態を示す。
【０１２７】
通常動作ＯＰ１では、制御部１１は、図３２に示したように、電源制御信号ＳＰＧの電圧を低レベルにする。これにより、電源トランジスタ１２（図１）はオン状態になり、メモリ回路２０Ｍに電源電圧ＶＤＤが供給される。そして、駆動部２２Ｍは、図３２に示したように、信号ＳＲＳＴＲＬの電圧を低レベルにする。これにより、トランジスタ３１，３２は、図３３に示したように、それぞれオフ状態になる。また、駆動部２２Ｍは、図３２に示したように、信号ＳＳＴＲＬの電圧を低レベルにするとともに、信号ＳＲＳＢＬの電圧を高レベルにする。これにより、トランジスタ６１，６４は、図３３に示したように、それぞれオフ状態になる。また、駆動部２２Ｍは、図３２に示したように、信号ＳＣＴＲＬの電圧を低レベル電圧ＶＬ（接地レベル）にする。
【０１２８】
この通常動作ＯＰ１では、半導体回路１Ｍは、メモリセル３０ＭのＳＲＡＭ回路４０に対して情報を書き込み、またはＳＲＡＭ回路４０から情報を読み出す。記憶素子３３の抵抗状態は、所定の抵抗状態（この例では高抵抗状態ＲＨ）に維持される。
【０１２９】
ストア動作ＯＰ２では、駆動部２２Ｍは、図３２に示したように、信号ＳＳＴＲＬの電圧を高レベルにする。これにより、トランジスタ６１は、図３４Ａ，３５Ａに示したようにオン状態になる。そして、駆動部２２Ｍは、図３２に示したように、信号ＳＣＴＲＬの電圧を高レベル電圧ＶＨ（電源電圧レベル）にする。これにより、ＳＲＡＭ回路４０に記憶された情報に応じて、記憶素子３３の抵抗状態が設定される。
【０１３０】
具体的には、例えば、図３４Ａに示したように、ノードＮ１における電圧ＶＮ１が高レベル電圧ＶＨ（ＶＮ１＝ＶＨ）である場合には、ノードＮ２における電圧ＶＮ２は低レベル電圧ＶＬ（ＶＮ２＝ＶＬ）であるので、トランジスタ６２，６３はオフ状態である。よって、メモリセル３０Ｍでは、図３４Ａに示したように、ストア電流が流れない。これにより、記憶素子３３の抵抗状態は、高抵抗状態ＲＨに維持される。
【０１３１】
また、例えば、図３５Ａに示したように、ノードＮ１における電圧ＶＮ１が低レベル電圧ＶＬ（ＶＮ１＝ＶＬ）である場合には、ノードＮ２における電圧ＶＮ２は高レベル電圧ＶＨ（ＶＮ２＝ＶＨ）であるので、トランジスタ６２，６３がオン状態である。よって、メモリセル３０では、図３５Ａに示したように、トランジスタ２４、記憶素子３３、トランジスタ６２、トランジスタ６１の順に、ストア電流Ｉstrが流れる。このとき、記憶素子３３では、ストア電流Ｉstrがフリー層Ｆからピンド層Ｐに流れるので、記憶素子３３の抵抗状態は、低抵抗状態ＲＬになる。
【０１３２】
スタンバイ動作ＯＰ３およびリストア動作ＯＰ４については、上記実施の形態の場合（図６Ｂ，６Ｃ，７Ｂ，７Ｃ）と同様である。
【０１３３】
リセット動作ＯＰ５では、駆動部２２Ｍは、図３２に示したように、信号ＳＲＳＢＬの電圧を低レベルにする。これにより、トランジスタ６４は、図３４Ｂ，３５Ｂに示したようにオン状態になる。また、駆動部２２Ｍは、図３２に示したように、信号ＳＣＴＲＬの電圧を低レベル電圧ＶＬ（接地レベル）にする。これにより、記憶素子３３の抵抗状態が所定の抵抗状態（この例では高抵抗状態ＲＨ）に設定（リセット）される。
【０１３４】
具体的には、例えば、図３４Ｂに示したように、リストア動作ＯＰ４の直後に、ノードＮ１の電圧ＶＮ１が高レベル電圧ＶＨであり、ノードＮ２の電圧ＶＮ２が低レベル電圧ＶＬである場合には、トランジスタ６２，６３はオフ状態である。よって、メモリセル３０Ｍでは、図３４Ｂに示したように、リセット電流が流れない。これにより、記憶素子３３の抵抗状態は、高抵抗状態ＲＨに維持される。
【０１３５】
また、例えば、図３５Ｂに示したように、リストア動作ＯＰ４の直後に、ノードＮ１の電圧ＶＮ１が低レベル電圧ＶＬであり、ノードＮ２の電圧ＶＮ２が高レベル電圧ＶＨである場合には、トランジスタ６２，６３はオン状態である。よって、メモリセル３０Ｍでは、図３５Ｂに示したように、トランジスタ６４、トランジスタ６３、記憶素子３３、トランジスタ２５の順に、リセット電流Ｉrsが流れる。このとき、記憶素子３３では、リセット電流Ｉrsがピンド層Ｐからフリー層Ｆに流れるので、記憶素子３３の抵抗状態は、高抵抗状態ＲＨになる。
【０１３６】
このようにして、リセット動作ＯＰ５により、記憶素子３３の抵抗状態が高抵抗状態ＲＨに設定される。この後、半導体回路１Ｍは、通常動作ＯＰ１（図３３）を行う。
【０１３７】
［変形例７］
上記実施の形態では、図２に示したように、記憶素子３３のピンド層Ｐをトランジスタ３１のソースおよびトランジスタ５２，５３のドレインに接続するとともにフリー層Ｆを制御線ＣＴＲＬに接続したが、これに限定されるものではない。以下に、本変形例に係る半導体回路１Ｎについて詳細に説明する。半導体回路１Ｎは、メモリ回路２０Ｎを備えている。メモリ回路２０Ｎは、メモリセルアレイ２１Ｎと、駆動部２２，２３とを有している。
【０１３８】
図３６は、メモリセルアレイ２１Ｎのメモリセル３０Ｎの一構成例を表すものである。メモリセル３０Ｎは、記憶素子３３Ｎを有している。記憶素子３３Ｎのフリー層Ｆはトランジスタ３１のソースおよびトランジスタ５２，５３のドレインに接続され、ピンド層Ｐは制御線ＣＴＲＬに接続されている。トランジスタ５２のゲートはノードＮ１に接続され、トランジスタ５３のゲートはノードＮ２に接続されている。すなわち、本変形例に係るメモリセル３０Ｎでは、上記実施の形態に係るメモリセル３０（図２）において、記憶素子３３の向きを入れ替えるとともに、トランジスタ５２，５３のゲートの接続を変更したものである。
【０１３９】
図３７，３８Ａ，３８Ｂ，３９Ａ，３９Ｂは、メモリセル３０Ｎの動作状態を表すものである。図３７は通常動作ＯＰ１における状態を示す。図３８Ａ，３８ＢはノードＮ１における電圧ＶＮ１が高レベル電圧ＶＨ（ＶＮ１＝ＶＨ）である場合における状態を示し、図３８Ａはストア動作ＯＰ２における状態を示し、図３８Ｂはリセット動作ＯＰ５における状態を示す。図３９Ａ，３９ＢはノードＮ１における電圧ＶＮ１が低レベル電圧ＶＬ（ＶＮ１＝ＶＬ）である場合における状態を示し、図３９Ａはストア動作ＯＰ２における状態を示し、図３９Ｂはリセット動作ＯＰ５における状態を示す。
【０１４０】
通常動作ＯＰ１では、制御部１１は、図４に示したように、電源制御信号ＳＰＧの電圧を低レベルにする。これにより、電源トランジスタ１２（図１）はオン状態になり、メモリ回路２０Ｎに電源電圧ＶＤＤが供給される。そして、駆動部２２は、図４に示したように、信号ＳＲＳＴＲＬの電圧を低レベルにする。これにより、トランジスタ３１，３２は、図３７に示したように、それぞれオフ状態になる。また、駆動部２２は、図４に示したように、信号ＳＳＴＲＢＬの電圧を高レベルにするとともに、信号ＳＲＳＬの電圧を低レベルにする。これにより、トランジスタ５１，５４は、図３７に示したように、それぞれオフ状態になる。また、駆動部２２は、図４に示したように、信号ＳＣＴＲＬの電圧を低レベル電圧ＶＬ（接地レベル）にする。
【０１４１】
この通常動作ＯＰ１では、半導体回路１Ｎは、メモリセル３０ＮのＳＲＡＭ回路４０に対して情報を書き込み、またはＳＲＡＭ回路４０から情報を読み出す。記憶素子３３Ｎの抵抗状態は、所定の抵抗状態（この例では高抵抗状態ＲＨ）に維持される。
【０１４２】
ストア動作ＯＰ２では、駆動部２２は、図４に示したように、信号ＳＳＴＲＢＬの電圧を低レベルにする。これにより、トランジスタ５１は、図３７Ａ，３８Ａに示したようにオン状態になる。そして、駆動部２２は、図４に示したように、信号ＳＣＴＲＬの電圧を低レベル電圧ＶＬ（接地レベル）にする。これにより、ＳＲＡＭ回路４０に記憶された情報に応じて、記憶素子３３Ｎの抵抗状態が設定される。
【０１４３】
具体的には、例えば、図３８Ａに示したように、ノードＮ１における電圧ＶＮ１が高レベル電圧ＶＨ（ＶＮ１＝ＶＨ）である場合には、ノードＮ２における電圧ＶＮ２は低レベル電圧ＶＬ（ＶＮ２＝ＶＬ）であるので、トランジスタ５２，５３はオフ状態である。よって、メモリセル３０Ｎでは、図３８Ａに示したように、ストア電流が流れない。これにより、記憶素子３３Ｎの抵抗状態は、高抵抗状態ＲＨに維持される。
【０１４４】
また、例えば、図３９Ａに示したように、ノードＮ１における電圧ＶＮ１が低レベル電圧ＶＬ（ＶＮ１＝ＶＬ）である場合には、ノードＮ２における電圧ＶＮ２は高レベル電圧ＶＨ（ＶＮ２＝ＶＨ）であるので、トランジスタ５２，５３はオン状態である。よって、メモリセル３０Ｎでは、図３９Ａに示したように、トランジスタ５１、トランジスタ５２、記憶素子３３Ｎ、トランジスタ２５の順に、ストア電流Ｉstrが流れる。このとき、記憶素子３３Ｎでは、ストア電流Ｉstrがフリー層Ｆからピンド層Ｐに流れるので、記憶素子３３Ｎの抵抗状態は、低抵抗状態ＲＬになる。
【０１４５】
スタンバイ動作ＯＰ３およびリストア動作ＯＰ４については、上記実施の形態の場合（図６Ｂ，６Ｃ，７Ｂ，７Ｃ）と同様である。
【０１４６】
リセット動作ＯＰ５では、駆動部２２は、図４に示したように、信号ＳＲＳＬの電圧を高レベルにする。これにより、トランジスタ５４は、図３８Ｂ，３９Ｂに示したようにオン状態になる。また、駆動部２２は、図４に示したように、信号ＳＣＴＲＬの電圧を高レベル電圧ＶＨ（電源電圧レベル）にする。これにより、記憶素子３３Ｎの抵抗状態が所定の抵抗状態（この例では高抵抗状態ＲＨ）に設定（リセット）される。
【０１４７】
具体的には、例えば、図３８Ｂに示したように、リストア動作ＯＰ４の直後に、ノードＮ１の電圧ＶＮ１が高レベル電圧ＶＨであり、ノードＮ２の電圧ＶＮ２が低レベル電圧ＶＬである場合には、トランジスタ５２，５３はオフ状態である。よって、メモリセル３０Ｎでは、図３８Ｂに示したように、リセット電流が流れない。これにより、記憶素子３３Ｎの抵抗状態は、高抵抗状態ＲＨに維持される。
【０１４８】
また、例えば、図３９Ｂに示したように、リストア動作ＯＰ４の直後に、ノードＮ１の電圧ＶＮ１が低レベル電圧ＶＬであり、ノードＮ２の電圧ＶＮ２が高レベル電圧ＶＨである場合には、トランジスタ５２，５３はオン状態である。よって、メモリセル３０Ｎでは、図３９Ｂに示したように、トランジスタ２４、記憶素子３３Ｎ、トランジスタ５３、トランジスタ５４の順に、リセット電流Ｉrsが流れる。このとき、記憶素子３３Ｎでは、リセット電流Ｉrsがピンド層Ｐからフリー層Ｆに流れるので、記憶素子３３Ｎの抵抗状態は、高抵抗状態ＲＨになる。
【０１４９】
このようにして、リセット動作ＯＰ５により、記憶素子３３Ｎの抵抗状態が高抵抗状態ＲＨに設定される。この後、半導体回路１Ｎは、通常動作ＯＰ１（図３７）を行う。
【０１５０】
この半導体回路１Ｎでは、リセット動作ＯＰ５により、記憶素子３３Ｎの抵抗状態を高抵抗状態ＲＨにしたが、これに限定されるものではなく、これに代えて、記憶素子３３Ｎの抵抗状態を低抵抗状態ＲＬにしてもよい。以下に、本変形例に係る半導体回路１Ｐについて詳細に説明する。半導体回路１Ｐは、メモリ回路２０Ｐを備えている。メモリ回路２０Ｐは、メモリセルアレイ２１Ｐと、駆動部２２Ｍ，２３とを有している。
【０１５１】
図４０は、メモリセルアレイ２１Ｐのメモリセル３０Ｐの一構成例を表すものである。メモリセルアレイ２１Ｐは、複数のストア制御線ＳＴＲＬと、複数のリセット制御線ＲＳＢＬと、トランジスタ６１〜６４と、記憶素子３３Ｎとを有している。トランジスタ６２のゲートはノードＮ１に接続され、トランジスタ６３のゲートはノードＮ２に接続されている。
【０１５２】
図４１，４２Ａ，４２Ｂ，４３Ａ，４３Ｂは、メモリセル３０Ｐの動作状態を表すものである。図４１は通常動作ＯＰ１における状態を示す。図４２Ａ，４２ＢはノードＮ１における電圧ＶＮ１が高レベル電圧ＶＨ（ＶＮ１＝ＶＨ）である場合における状態を示し、図４２Ａはストア動作ＯＰ２における状態を示し、図４２Ｂはリセット動作ＯＰ５における状態を示す。図４３Ａ，４３ＢはノードＮ１における電圧ＶＮ１が低レベル電圧ＶＬ（ＶＮ１＝ＶＬ）である場合における状態を示し、図４３Ａはストア動作ＯＰ２における状態を示し、図４３Ｂはリセット動作ＯＰ５における状態を示す。
【０１５３】
通常動作ＯＰ１では、制御部１１は、図３２に示したように、電源制御信号ＳＰＧの電圧を低レベルにする。これにより、電源トランジスタ１２（図１）はオン状態になり、メモリ回路２０Ｐに電源電圧ＶＤＤが供給される。そして、駆動部２２Ｍは、図３２に示したように、信号ＳＲＳＴＲＬの電圧を低レベルにする。これにより、トランジスタ３１，３２は、図４１に示したように、それぞれオフ状態になる。また、駆動部２２Ｍは、図３２に示したように、信号ＳＳＴＲＬの電圧を低レベルにするとともに、信号ＳＲＳＢＬの電圧を高レベルにする。これにより、トランジスタ６１，６４は、図４１に示したように、それぞれオフ状態になる。また、駆動部２２Ｍは、図３２に示したように、信号ＳＣＴＲＬの電圧を低レベル電圧ＶＬ（接地レベル）にする。
【０１５４】
この通常動作ＯＰ１では、半導体回路１Ｐは、メモリセル３０ＰのＳＲＡＭ回路４０に対して情報を書き込み、またはＳＲＡＭ回路４０から情報を読み出す。記憶素子３３Ｎの抵抗状態は、所定の抵抗状態（この例では低抵抗状態ＲＬ）に維持される。
【０１５５】
ストア動作ＯＰ２では、駆動部２２Ｍは、図３２に示したように、信号ＳＳＴＲＬの電圧を高レベルにする。これにより、トランジスタ６１は、図４２Ａ，４３Ａに示したようにオン状態になる。そして、駆動部２２Ｍは、図３２に示したように、信号ＳＣＴＲＬの電圧を高レベル電圧ＶＨ（電源電圧レベル）にする。これにより、ＳＲＡＭ回路４０に記憶された情報に応じて、記憶素子３３Ｎの抵抗状態が設定される。
【０１５６】
具体的には、例えば、図４２Ａに示したように、ノードＮ１における電圧ＶＮ１が高レベル電圧ＶＨ（ＶＮ１＝ＶＨ）である場合には、ノードＮ２における電圧ＶＮ２は低レベル電圧ＶＬ（ＶＮ２＝ＶＬ）であるので、トランジスタ６２，６３はオン状態である。よって、メモリセル３０Ｐでは、図４２Ａに示したように、トランジスタ２４、記憶素子３３Ｎ、トランジスタ６２、トランジスタ６１の順に、ストア電流Ｉstrが流れる。このとき、記憶素子３３Ｎでは、ストア電流Ｉstrがピンド層Ｐからフリー層Ｆに流れるので、記憶素子３３Ｎの抵抗状態は、高抵抗状態ＲＨになる。
【０１５７】
また、例えば、図４３Ａに示したように、ノードＮ１における電圧ＶＮ１が低レベル電圧ＶＬ（ＶＮ１＝ＶＬ）である場合には、ノードＮ２における電圧ＶＮ２は高レベル電圧ＶＨ（ＶＮ２＝ＶＨ）であるので、トランジスタ６２，６３はオフ状態である。よって、メモリセル３０Ｐでは、図４３Ａに示したように、ストア電流が流れない。これにより、記憶素子３３Ｎの抵抗状態は、低抵抗状態ＲＬに維持される。
【０１５８】
スタンバイ動作ＯＰ３およびリストア動作ＯＰ４については、上記実施の形態の場合（図６Ｂ，６Ｃ，７Ｂ，７Ｃ）と同様である。
【０１５９】
リセット動作ＯＰ５では、駆動部２２Ｍは、図３２に示したように、信号ＳＲＳＢＬの電圧を低レベルにする。これにより、トランジスタ６４は、図４２Ｂ，４３Ｂに示したようにオン状態になる。また、駆動部２２Ｍは、図３２に示したように、信号ＳＣＴＲＬの電圧を低レベル電圧ＶＬ（接地レベル）にする。これにより、記憶素子３３Ｎの抵抗状態が所定の抵抗状態（この例では低抵抗状態ＲＬ）に設定（リセット）される。
【０１６０】
具体的には、例えば、図４２Ｂに示したように、リストア動作ＯＰ４の直後に、ノードＮ１の電圧ＶＮ１が高レベル電圧ＶＨであり、ノードＮ２の電圧ＶＮ２が低レベル電圧ＶＬである場合には、トランジスタ６２，６３はオン状態である。よって、メモリセル３０Ｐでは、図４２Ｂに示したように、トランジスタ６４、トランジスタ６３、記憶素子３３Ｎ、トランジスタ２５の順に、リセット電流Ｉrsが流れる。このとき、記憶素子３３Ｎでは、リセット電流Ｉrsがフリー層Ｆからピンド層Ｐに流れるので、記憶素子３３Ｎの抵抗状態は、低抵抗状態ＲＬになる。
【０１６１】
また、例えば、図４３Ｂに示したように、リストア動作ＯＰ４の直後に、ノードＮ１の電圧ＶＮ１が低レベル電圧ＶＬであり、ノードＮ２の電圧ＶＮ２が高レベル電圧ＶＨである場合には、トランジスタ６２，６３はオフ状態である。よって、メモリセル３０Ｐでは、図４３Ｂに示したように、リセット電流が流れない。これにより、記憶素子３３Ｎの抵抗状態は、低抵抗状態ＲＬに維持される。
【０１６２】
このようにして、リセット動作ＯＰ５により、記憶素子３３Ｎの抵抗状態が高抵抗状態ＲＨに設定される。この後、半導体回路１Ｐは、通常動作ＯＰ１（図４１）を行う。
【０１６３】
［変形例８］
上記実施の形態では、磁気トンネル接合素子を用いて記憶素子３３を構成したが、これに限定されるものではなく、図４４に示すメモリセル３０Ｑのように、抵抗状態が可逆的に変化する様々な記憶素子３３Ｑを用いることができる。記憶素子３３Ｑは、例えば、２つの端子間に流れる電流の向きに応じて抵抗状態が変化するものであってもよいし、２つの端子に印加された電圧の極性に応じて抵抗状態が変化するものであってもよい。記憶素子３３Ｑは、ユニポーラ型の素子であってもよいし、バイポーラ型の素子であってもよい。具体的には、記憶素子３３Ｑは、例えば、抵抗変化型記憶素子、相変化型記憶素子、強誘電体記憶素子、およびカーボンナノチューブ記憶素子などを使用することができる。
【０１６４】
［変形例９］
上記実施の形態では、Ｐ型のＭＯＳトランジスタを用いて電源トランジスタ１２を構成したが、これに限定されるものではなく、これに代えて、例えば、図４５に示す半導体回路１Ｓのように、Ｎ型のＭＯＳトランジスタを用いて電源トランジスタを構成してもよい。半導体回路１Ｓは、制御部１１Ｓと、電源トランジスタ１２Ｓと、メモリ回路２０Ｓとを備えている。電源トランジスタ１２Ｓは、この例では、Ｎ型のＭＯＳトランジスタであり、ゲートには電源制御信号が供給され、ドレインはメモリ回路２０Ｓに接続され、ソースには接地電圧ＶＳＳ１が供給されている。この構成により、半導体回路１Ｓでは、メモリ回路２０Ｓを使用する場合には、電源トランジスタ１２Ｓをオン状態にして、接地電圧ＶＳＳ１を、メモリ回路２０Ｓに、接地電圧ＶＳＳとして供給する。また、半導体回路１Ｓでは、メモリ回路２０Ｓを使用しない場合には、電源トランジスタ１２Ｓをオフ状態にする。
【０１６５】
［変形例１０］
上記実施の形態では、本技術をＳＲＡＭ回路に適用したが、これに限定されるものではない。例えば、本技術を、例えば、フリップフロップ回路に適用してもよい。以下に、いくつかの例を挙げて、本変形例について詳細に説明する。
【０１６６】
図４６は、本応用例に係るフリップフロップ回路１０１の一構成例である。フリップフロップ回路１０１は、マスタラッチ回路１０１Ｍと、スレーブラッチ回路１０１Ｓとを有している。このスレーブラッチ回路１０１Ｓには、上記実施の形態に係るメモリセル３０（図２）と同様の技術が適用されている。スレーブラッチ回路１０１Ｓは、インバータＩＶ１３，ＩＶ１４と、トランスミッションゲートＴＧ２と、トランジスタＴＲ２と、トランジスタ３１，３２，５１〜５４と、記憶素子３３とを有している。インバータＩＶ１３は、上記実施の形態におけるインバータＩＶ１に対応するものであり、入力端子はノードＮ１４に接続され、出力端子はノードＮ１５に接続されている。インバータＩＶ１４は、上記実施の形態におけるインバータＩＶ２に対応するものであり、入力端子はノードＮ１５に接続され、出力端子はノードＮ１６に接続されている。トランスミッションゲートＴＧ２の一端はノードＮ１６に接続され、他端はノードＮ１４に接続されている。トランジスタＴＲ２は、この例ではＮ型のＭＯＳトランジスタであり、ゲートには信号ＳＲＳＴＲＬが供給され、ソースはノードＮ１６に接続され、ドレインはノードＮ１４に接続されている。ノードＮ１６は、上記実施の形態におけるノードＮ１に対応し、ノードＮ１５は、上記実施の形態におけるノードＮ２に対応する。トランジスタ３１のドレインはノードＮ１６に接続され、トランジスタ３２のドレインはノードＮ１５に接続される。
【０１６７】
なお、このフリップフロップ回路１０１では、トランジスタ３１のドレインおよびトランジスタ５３のゲートをノードＮ１６に接続したが、これに限定されるものではなく、これに代えて、例えば、図４７に示すフリップフロップ回路１０２のスレーブラッチ回路１０２Ｓのように、トランジスタ３１のドレインおよびトランジスタ５３のゲートをノードＮ１４に接続してもよい。
【０１６８】
図４８は、本応用例に係るフリップフロップ回路１０３の一構成例である。フリップフロップ回路１０３は、マスタラッチ回路１０１Ｍと、スレーブラッチ回路１０３Ｓとを有している。このスレーブラッチ回路１０３Ｓには、上記実施の形態に係るメモリセル３０（図２）と同様の技術が適用されている。インバータＩＶ１４は、上記実施の形態におけるインバータＩＶ１に対応するものであり、入力端子はノードＮ１５に接続され、出力端子はノードＮ１６に接続されている。インバータＩＶ１３は、上記実施の形態におけるインバータＩＶ２に対応するものであり、入力端子はノードＮ１４に接続され、出力端子はノードＮ１５に接続されている。ノードＮ１５は、上記実施の形態におけるノードＮ１に対応し、ノードＮ１６は、上記実施の形態におけるノードＮ２に対応する。トランジスタ３１のドレインはノードＮ１５に接続され、トランジスタ３２のドレインはノードＮ１６に接続される。
【０１６９】
なお、このフリップフロップ回路１０３では、トランジスタ３２のドレインおよびトランジスタ５２のゲートをノードＮ１６に接続したが、これに限定されるものではなく、これに代えて、例えば、図４９に示すフリップフロップ回路１０４のスレーブラッチ回路１０４Ｓのように、トランジスタ３２のドレインおよびトランジスタ５２のゲートをノードＮ１４に接続してもよい。
【０１７０】
図５０は、本応用例に係るフリップフロップ回路１０５の一構成例である。フリップフロップ回路１０５は、マスタラッチ回路１０５Ｍと、スレーブラッチ回路１０５Ｓとを有している。このマスタラッチ回路１０５Ｍには、上記実施の形態に係るメモリセル３０（図２）と同様の技術が適用されている。マスタラッチ回路１０５Ｍは、インバータＩＶ１１，ＩＶ１２と、トランスミッションゲートＴＧ１と、トランジスタＴＲ１と、トランジスタ３１，３２，５１〜５４と、記憶素子３３とを有している。インバータＩＶ１１は、上記実施の形態におけるインバータＩＶ１に対応するものであり、入力端子はノードＮ１１に接続され、出力端子はノードＮ１２に接続されている。インバータＩＶ１２は、上記実施の形態におけるインバータＩＶ２に対応するものであり、入力端子はノードＮ１２に接続され、出力端子はノードＮ１３に接続されている。トランスミッションゲートＴＧ１の一端はノードＮ１３に接続され、他端はノードＮ１１に接続されている。トランジスタＴＲ１は、この例ではＮ型のＭＯＳトランジスタであり、ゲートには信号ＳＲＳＴＲＬが供給され、ソースはノードＮ１３に接続され、ドレインはノードＮ１１に接続されている。ノードＮ１３は、上記実施の形態におけるノードＮ１に対応し、ノードＮ１２は、上記実施の形態におけるノードＮ２に対応する。トランジスタ３１のドレインはノードＮ１３に接続され、トランジスタ３２のドレインはノードＮ１２に接続される。
【０１７１】
なお、このフリップフロップ回路１０５では、トランジスタ３１のドレインおよびトランジスタ５３のゲートをノードＮ１３に接続したが、これに限定されるものではなく、これに代えて、例えば、図５１に示すフリップフロップ回路１０６のマスタラッチ回路１０６Ｍのように、トランジスタ３１のドレインおよびトランジスタ５３のゲートをノードＮ１１に接続してもよい。
【０１７２】
図５２は、本応用例に係るフリップフロップ回路１０７の一構成例である。フリップフロップ回路１０７は、マスタラッチ回路１０７Ｍと、スレーブラッチ回路１０５Ｓとを有している。このマスタラッチ回路１０７Ｍには、上記実施の形態に係るメモリセル３０（図２）と同様の技術が適用されている。インバータＩＶ１２は、上記実施の形態におけるインバータＩＶ１に対応するものであり、入力端子はノードＮ１２に接続され、出力端子はノードＮ１３に接続されている。インバータＩＶ１１は、上記実施の形態におけるインバータＩＶ２に対応するものであり、入力端子はノードＮ１１に接続され、出力端子はノードＮ１２に接続されている。ノードＮ１２は、上記実施の形態におけるノードＮ１に対応し、ノードＮ１３は、上記実施の形態におけるノードＮ２に対応する。トランジスタ３１のドレインはノードＮ１２に接続され、トランジスタ３２のドレインはノードＮ１３に接続される。
【０１７３】
なお、このフリップフロップ回路１０７では、トランジスタ３２のドレインおよびトランジスタ５２のゲートをノードＮ１３に接続したが、これに限定されるものではなく、これに代えて、例えば、図５３に示すフリップフロップ回路１０８のマスタラッチ回路１０８Ｍのように、トランジスタ３２のドレインおよびトランジスタ５２のゲートをノードＮ１１に接続してもよい。
【０１７４】
なお、これらのフリップフロップ回路１０１〜１０８には、上記実施の形態に係るメモリセル３０（図２）と同様の技術を適用したが、これに限定されるものではなく、上記変形例に係る様々なメモリセルと同様の技術を適用することができる。
【０１７５】
［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。
【０１７６】
＜２．応用例＞
次に、上記実施の形態および変形例で説明した技術の応用例について説明する。
【０１７７】
図５４は、本応用例に係る情報処理装置３００の一例を表すものである。この情報処理装置３００は、いわゆるマルチコアプロセッサであり、この例では、２つのプロセッサコア部３１０，３２０と、２次キャッシュメモリ部３３０と、電源制御部３０１とを備えている。なお、この例では、２つのプロセッサコア部３１０，３２０を設けたが、これに限定されるものではなく、３つ以上のプロセッサコア部を設けてもよい。情報処理装置３００は、１つの半導体チップで実現してもよいし、複数の半導体チップを用いて実現してもよい。
【０１７８】
プロセッサコア部３１０は、電源トランジスタ３１１と、プロセッサコア３１２とを有している。電源トランジスタ３１１は、この例では、Ｐ型のＭＯＳトランジスタであり、ゲートには電源制御信号が供給され、ソースには電源電圧ＶＤＤ１が供給され、ドレインはプロセッサコア３１２に接続されている。プロセッサコア３１２は、フリップフロップ回路３１３と、１次キャッシュメモリ３１４とを有している。フリップフロップ回路３１３は、例えば、フリップフロップ回路１０１〜１０４（図３７〜４０）を用いることができる。１次キャッシュメモリ３１４は、上記実施の形態で説明した様々なメモリセルを用いることができる。プロセッサコア３１２は、電源制御部３０１から供給された制御信号に基づいて、通常動作ＯＰ１、ストア動作ＯＰ２、スタンバイ動作ＯＰ３、リストア動作ＯＰ４、およびリセット動作ＯＰ５を行うことができるようになっている。
【０１７９】
プロセッサコア部３２０は、プロセッサコア部３１０と同様の構成を有するものである。プロセッサコア部３２０の電源トランジスタ３２１、プロセッサコア３２２、フリップフロップ回路３２３、および１次キャッシュメモリ３２４は、プロセッサコア部３１０の電源トランジスタ３１１、プロセッサコア３１２、フリップフロップ回路３１３、および１次キャッシュメモリ３１４にそれぞれ対応している。
【０１８０】
２次キャッシュメモリ部３３０は、電源トランジスタ３３１と、２次キャッシュメモリ３３２とを有している。電源トランジスタ３３１は、この例では、Ｐ型のＭＯＳトランジスタであり、ゲートには電源制御信号が供給され、ソースには電源電圧ＶＤＤ１が供給され、ドレインは２次キャッシュメモリ３３２に接続されている。２次キャッシュメモリ３３２は、上記実施の形態で説明した様々なメモリセルを用いることができる。２次キャッシュメモリ３３２は、電源制御部３０１から供給された制御信号に基づいて、通常動作ＯＰ１、ストア動作ＯＰ２、スタンバイ動作ＯＰ３、リストア動作ＯＰ４、およびリセット動作ＯＰ５を行うことができるようになっている。
【０１８１】
電源制御部３０１は、情報処理装置３００で行うべき処理の負荷や、情報処理装置３００への電源供給方法（例えばバッテリから供給されているかどうか）などに基づいて、プロセッサコア部３１０，３２０のうち、動作させるプロセッサコア部を決定し、その決定結果に基づいて、プロセッサコア部３１０，３２０および２次キャッシュメモリ部３３０の動作を制御する。
【０１８２】
具体的には、電源制御部３０１は、例えば、プロセッサコア部３１０を動作させるとともに、プロセッサコア部３２０を動作させない場合には、プロセッサコア部３１０の電源トランジスタ３１１、および２次キャッシュメモリ部３３０の電源トランジスタ３３１をオン状態にするとともに、プロセッサコア部３２０の電源トランジスタ３２１をオフ状態にする。また、電源制御部３０１は、例えば、プロセッサコア部３１０，３２０を動作させる場合には、プロセッサコア部３１０の電源トランジスタ３１１、プロセッサコア部３２０の電源トランジスタ３２１、および２次キャッシュメモリ部３３０の電源トランジスタ３３１をオン状態にする。また、電源制御部３０１は、例えば、プロセッサコア部３１０，３２０を動作させない場合には、プロセッサコア部３１０の電源トランジスタ３１１、プロセッサコア部３２０の電源トランジスタ３２１、および２次キャッシュメモリ部３３０の電源トランジスタ３３１をオフ状態にする。
【０１８３】
また、電源制御部３０１は、プロセッサコア部３１０の動作を停止させたい場合には、例えば、プロセッサコア部３１０の電源トランジスタ３１１をオフ状態にする直前に、プロセッサコア部３１０に対してストア動作ＯＰ２を行うように指示する。また、電源制御部３０１は、プロセッサコア部３１０の動作を開始させたい場合には、例えば、プロセッサコア部３１０の電源トランジスタ３１１をオン状態にした直後に、プロセッサコア部３１０に対してリストア動作ＯＰ４を行うように指示する。プロセッサコア部３２０および２次キャッシュメモリ部３３０についても同様である。
【０１８４】
この情報処理装置３００では、プロセッサコア部３１０，３２０および２次キャッシュメモリ部３３０に電源トランジスタをそれぞれ設けたが、これに限定されるものではない。これに代えて、例えば、図５５に示す情報処理装置３００Ａのように、電源制御部に電源トランジスタを設けてもよい。この情報処理装置３００Ａは、プロセッサコア３１２，３２２と、２次キャッシュメモリ３３２と、電源制御部３４０とを備えている。電源制御部３４０は、電源トランジスタ３４１〜３４３を有している。電源トランジスタ３４１〜３４３は、この例では、Ｐ型のＭＯＳトランジスタである。電源トランジスタ３４１のソースには電源電圧ＶＤＤ１が供給され、ドレインはプロセッサコア３１２に接続されている。電源トランジスタ３４２のソースには電源電圧ＶＤＤ１が供給され、ドレインはプロセッサコア３２２に接続されている。電源トランジスタ３４３のソースには電源電圧ＶＤＤ１が供給され、ドレインは２次キャッシュメモリ３３２に接続されている。
【０１８５】
以上、実施の形態およびいくつかの変形例、ならびにそれらの応用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【０１８６】
例えば、上記実施の形態等では、本技術をＳＲＡＭ回路およびＤ型フリップフロップ回路に適用したが、これに限定されるものではない。具体的には、例えば、他のフリップフロップ回路に適用してもよいし、ラッチ回路に適用してもよい。
【０１８７】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【０１８８】
なお、本技術は以下のような構成とすることができる。
【０１８９】
（１）第１のノードにおける電圧の反転電圧を生成しその反転電圧を第２のノードに印加することが可能な第１の回路と、
前記第２のノードにおける電圧の反転電圧を生成しその反転電圧を前記第１のノードに印加することが可能な第２の回路と、
オン状態になることにより前記第１のノードを第３のノードに接続可能な第１のトランジスタと、
前記第３のノードに接続された第１の端子と、制御電圧が印加される第２の端子とを有し、第１の抵抗状態または第２の抵抗状態をとりうる第１の記憶素子と、
第１の電圧が印加されるソースと、前記第３のノードに接続されたドレインと、前記第１のノードおよび前記第２のノードのうちの一方である第１の所定ノードに接続されたゲートとを有する第２のトランジスタと、
第２の電圧が印加されるソースと、前記第３のノードに接続されたドレインと、前記第１のノードおよび前記第２のノードのうちの他方である第２の所定ノードに接続されたゲートとを有する第３のトランジスタと、
前記第１のトランジスタの動作を制御し前記制御電圧を設定することが可能な駆動部と
を備えた半導体回路。
（２）前記第１の電圧が印加されるソースと、前記第２のトランジスタのソースに接続されたドレインとを有する第４のトランジスタと、
前記第２の電圧が印加されるソースと、前記第３のトランジスタのソースに接続されたドレインとを有する第５のトランジスタと
をさらに備え、
前記駆動部は、さらに、前記第４のトランジスタおよび前記第５のトランジスタの動作を制御可能である
前記（１）に記載の半導体回路。
（３）前記駆動部は、第１の期間において、前記第１のトランジスタおよび前記第５のトランジスタをオフ状態にし、前記第４のトランジスタをオン状態にし、前記制御電圧を第３の電圧に設定することが可能な
前記（２）に記載の半導体回路。
（４）前記駆動部は、前記第１の期間の後の第２の期間において、前記第１のトランジスタをオン状態にし、前記第４のトランジスタおよび前記第５のトランジスタをオフ状態にすることが可能な
前記（３）に記載の半導体回路。
（５）前記駆動部は、前記第２の期間の後の、前記第１のノードにおける電圧が変化する前の第３の期間において、前記第１のトランジスタおよび前記第４のトランジスタをオフ状態にし、前記第５のトランジスタをオン状態にし、前記制御電圧を第４の電圧に設定することが可能な
前記（４）に記載の半導体回路。
（６）前記第１の回路および前記第２の回路への電源供給を制御可能であり、前記第１の期間および前記第２の期間の間の第４の期間において、前記第１の回路および前記第２の回路への電源供給を停止することが可能な制御部をさらに備えた
前記（４）または（５）に記載の半導体回路。
（７）オン状態になることにより前記第２のノードを第４のノードに接続可能な第６のトランジスタをさらに備えた
前記（１）から（６）のいずれかに記載の半導体回路。
（８）前記第１のトランジスタと前記第６のトランジスタとの間で、ゲート長、ゲート幅、およびしきい値電圧のうちの少なくとも１つが異なる
前記（７）に記載の半導体回路。
（９）前記第４のノードには前記制御電圧が印加される
前記（７）または（８）に記載の半導体回路。
（１０）前記第４のノードは接地される
前記（７）または（８）に記載の半導体回路。
（１１）前記第１のトランジスタは、前記第１のトランジスタをオン状態にする第５の電圧を含む第１の制御信号が印加されるゲートを有し、
前記第６のトランジスタは、前記第６のトランジスタをオン状態にする第６の電圧を含む第２の制御信号が印加されるゲートを有する
前記（７）から（１０）のいずれかに記載の半導体回路。
（１２）前記駆動部は、第２の期間において、前記第１のトランジスタおよび前記第６のトランジスタをオン状態にすることが可能であり、
前記第２の期間において、電源投入後に前記第１の回路から前記第２のノードを介して前記第６のトランジスタに流れる電流は、前記第１の記憶素子の抵抗状態が前記第１の抵抗状態であるときに前記第２の回路から前記第１のノードを介して前記第１のトランジスタに流れる電流の第１の電流値と、前記第１の記憶素子の抵抗状態が前記第２の抵抗状態であるときに前記第２の回路から第１のノードを介して前記第１のトランジスタに流れる電流の第２の電流値との間である
前記（７）から（１１）のいずれかに記載の半導体回路。
（１３）前記第１の回路および前記第２の回路は、電源投入後に前記第１のノードにおける電圧が所定の電圧になりやすいように構成された
前記（１）から（６）のいずれかに記載の半導体回路。
（１４）前記第１の回路は、オン状態になることにより前記所定の電圧に対応する第１の電源と前記第２のノードとを接続可能な第７のトランジスタを有し、
前記第２の回路は、オン状態になることにより前記第１の電源と前記第１のノードとを接続可能な第８のトランジスタを有し、
前記第７のトランジスタと前記第８のトランジスタとの間で、ゲート長、ゲート幅、およびしきい値電圧のうちの少なくとも１つが異なる
前記（１３）に記載の半導体回路。
（１５）前記第２の回路は、オン状態になることにより前記所定の電圧と異なる電圧に対応する第２の電源と前記第１のノードとを接続可能な第９のトランジスタを有し、
前記第１の回路は、オン状態になることにより前記第２の電源と前記第２のノードとを接続可能な第１０のトランジスタを有し、
前記第９のトランジスタと前記第１０のトランジスタとの間で、ゲート長、ゲート幅、およびしきい値電圧のうちの少なくとも１つが異なる
前記（１３）または（１４）に記載の半導体回路。
（１６）前記第２の回路は、オン状態になることにより前記所定の電圧に対応する第１の電源と前記第１のノードとを接続可能な第８のトランジスタを有し、
前記駆動部は、第２の期間において、前記第１のトランジスタをオン状態にすることが可能であり、
前記第２の期間において、電源投入後に前記第１の電源から前記第８のトランジスタを介して前記第１のノードに流れる電流の電流値は、前記第１の記憶素子の抵抗状態が前記第１の抵抗状態であるときに前記第１のノードから前記第１のトランジスタを介して前記第１の記憶素子に流れる電流の第１の電流値と、前記第１の記憶素子の抵抗状態が前記第２の抵抗状態であるときに前記第１のノードから前記第１のトランジスタを介して前記第１の記憶素子に流れる電流の第２の電流値との間である
前記（１３）から（１５）のいずれかに記載の半導体回路。
（１７）前記第２のトランジスタのソースに接続された第１の制御線と、
前記第３のトランジスタのソースに接続された第２の制御線と
をさらに備え、
前記駆動部は、さらに、前記第１の制御線および前記第２の制御線を駆動可能な
前記（１）に記載の半導体回路。
（１８）第５のノードにおける電圧の反転電圧を生成しその反転電圧を第６のノードに印加することが可能な第３の回路と、
前記第６のノードにおける電圧の反転電圧を生成しその反転電圧を前記第５のノードに印加することが可能な第４の回路と、
オン状態になることにより前記第５のノードを第７のノードに接続可能な第１１のトランジスタと、
前記第７のノードに接続された第１の端子と、前記制御電圧が印加される第２の端子とを有し、前記第１の抵抗状態または前記第２の抵抗状態をとりうる第２の記憶素子と、
前記第１の制御線に接続されたソースと、前記第７のノードに接続されたドレインと、前記第５のノードおよび前記第６のノードのうちの一方である第３の所定ノードに接続されたゲートとを有する第１２のトランジスタと、
前記第２の制御線に接続されたソースと、前記第７のノードに接続されたドレインと、前記第５のノードおよび前記第６のノードのうちの他方である第４の所定ノードに接続されたゲートとを有する第１３のトランジスタと
をさらに備えた
前記（１７）に記載の半導体回路。
（１９）前記駆動部は、前記制御電圧を生成可能である
前記（１）から（１８）のいずれかに記載の半導体回路。
（２０）前記第１の電圧が印加されるソースと、前記第１の記憶素子の前記第２の端子に接続されたドレインとを有する第１４のトランジスタと、
前記第２の電圧が印加されるソースと、前記第１の記憶素子の前記第２の端子に接続されたドレインとを有する第１５のトランジスタと
をさらに備え、
前記駆動部は、前記第１４のトランジスタおよび前記第１５のトランジスタの動作を制御することにより、前記制御電圧を設定可能な
前記（１）から（１８）のいずれかに記載の半導体回路。
（２１）オン状態になることにより、前記第１の回路および前記第２の回路に対して電源供給を行うことが可能な電源トランジスタをさらに備えた
前記（１）から（２０）のいずれかに記載の半導体回路。
（２２）前記第１の記憶素子は、前記第１の端子および前記第２の端子の間に流れる電流の向きに応じて可逆的に抵抗状態が変化することを利用して情報を記憶可能な
前記（１）から（２１）のいずれかに記載の半導体回路。
（２３）前記第１の記憶素子は、ユニポーラ型またはバイポーラ型の素子である
前記（１）から（２２）のいずれかに記載の半導体回路。
（２４）前記第１の記憶素子は、磁気トンネル接合記憶素子、抵抗変化型記憶素子、相変化型記憶素子、強誘電体記憶素子、ナノチューブ記憶素子のうちのいずれかである
前記（１）から（２３）のいずれかに記載の半導体回路。
（２５）前記第１の記憶素子は、前記第１の端子および前記第２の端子の間に印加された電圧の極性に応じて可逆的に抵抗状態が変化することを利用して情報を記憶することが可能な
前記（１）から（２１）のいずれかに記載の半導体回路。
（２６）前記第１の回路および前記第２の回路は、ＳＲＡＭ回路を構成する
前記（１）から（２５）のいずれかに記載の半導体回路。
（２７）前記第１の回路および前記第２の回路は、ラッチ回路を構成する
前記（１）から（２５）のいずれかに記載の半導体回路。
（２８）記憶部と、
前記記憶部への電源供給を制御する制御部と
を備え、
前記記憶部は、
第１のノードにおける電圧の反転電圧を生成しその反転電圧を第２のノードに印加することが可能な第１の回路と、
前記第２のノードにおける電圧の反転電圧を生成しその反転電圧を前記第１のノードに印加することが可能な第２の回路と、
オン状態になることにより前記第１のノードを第３のノードに接続可能な第１のトランジスタと、
前記第３のノードに接続された第１の端子と、制御電圧が印加される第２の端子とを有し、第１の抵抗状態または第２の抵抗状態をとりうる第１の記憶素子と、
第１の電圧が印加されるソースと、前記第３のノードに接続されたドレインと、前記第１のノードおよび前記第２のノードのうちの一方である第１の所定ノードに接続されたゲートとを有する第２のトランジスタと、
第２の電圧が印加されるソースと、前記第３のノードに接続されたドレインと、前記第１のノードおよび前記第２のノードのうちの他方である第２の所定ノードに接続されたゲートとを有する第３のトランジスタと、
前記第１のトランジスタの動作を制御し前記制御電圧を設定することが可能な駆動部と
を有する
半導体回路システム。
【０１９０】
本出願は、日本国特許庁において２０１７年１２月１２日に出願された日本特許出願番号２０１７−２３７９８０号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
【０１９１】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図１】
2019116915.tif 000003
【図２】
2019116915.tif 000004
【図３】
2019116915.tif 000005
【図４】
2019116915.tif 000006
【図５】
2019116915.tif 000007
【図６Ａ】
2019116915.tif 000008
【図６Ｂ】
2019116915.tif 000009
【図６Ｃ】
2019116915.tif 000010
【図６Ｄ】
2019116915.tif 000011
【図７Ａ】
2019116915.tif 000012
【図７Ｂ】
2019116915.tif 000013
【図７Ｃ】
2019116915.tif 000014
【図７Ｄ】
2019116915.tif 000015
【図８】
2019116915.tif 000016
【図９】
2019116915.tif 000017
【図１０】
2019116915.tif 000018
【図１１Ａ】
2019116915.tif 000019
【図１１Ｂ】
2019116915.tif 000020
【図１２】
2019116915.tif 000021
【図１３】
2019116915.tif 000022
【図１４】
2019116915.tif 000023
【図１５】
2019116915.tif 000024
【図１６】
2019116915.tif 000025
【図１７】
2019116915.tif 000026
【図１８】
2019116915.tif 000027
【図１９】
2019116915.tif 000028
【図２０】
2019116915.tif 000029
【図２１】
2019116915.tif 000030
【図２２】
2019116915.tif 000031
【図２３】
2019116915.tif 000032
【図２４】
2019116915.tif 000033
【図２５】
2019116915.tif 000034
【図２６】
2019116915.tif 000035
【図２７】
2019116915.tif 000036
【図２８】
2019116915.tif 000037
【図２９】
2019116915.tif 000038
【図３０】
2019116915.tif 000039
【図３１】
2019116915.tif 000040
【図３２】
2019116915.tif 000041
【図３３】
2019116915.tif 000042
【図３４Ａ】
2019116915.tif 000043
【図３４Ｂ】
2019116915.tif 000044
【図３５Ａ】
2019116915.tif 000045
【図３５Ｂ】
2019116915.tif 000046
【図３６】
2019116915.tif 000047
【図３７】
2019116915.tif 000048
【図３８Ａ】
2019116915.tif 000049
【図３８Ｂ】
2019116915.tif 000050
【図３９Ａ】
2019116915.tif 000051
【図３９Ｂ】
2019116915.tif 000052
【図４０】
2019116915.tif 000053
【図４１】
2019116915.tif 000054
【図４２Ａ】
2019116915.tif 000055
【図４２Ｂ】
2019116915.tif 000056
【図４３Ａ】
2019116915.tif 000057
【図４３Ｂ】
2019116915.tif 000058
【図４４】
2019116915.tif 000059
【図４５】
2019116915.tif 000060
【図４６】
2019116915.tif 000061
【図４７】
2019116915.tif 000062
【図４８】
2019116915.tif 000063
【図４９】
2019116915.tif 000064
【図５０】
2019116915.tif 000065
【図５１】
2019116915.tif 000066
【図５２】
2019116915.tif 000067
【図５３】
2019116915.tif 000068
【図５４】
2019116915.tif 000069
【図５５】
2019116915.tif 000070
【国際調査報告】
2019116915.tif 000071
2019116915.tif 000072