(57)【要約】  本発明は、半導体素子を配線基板内に内蔵した半導体装置において、応力を緩和し、かつ、反りの少ない半導体装置及びその製造方法を提供する。半導体素子と、半導体素子の表裏両面を覆う第１絶縁層と、第１絶縁層の表裏両面を覆う第２絶縁層と、第２絶縁層の表裏両面の表面に設けられた複数の電極と、表裏の第１絶縁層と第２絶縁層との間に設けられた複数の配線層と、を含み、第１絶縁層の室温における弾性率が第２絶縁層の弾性率より小さい。第１絶縁層によって半導体素子との応力を緩和し、第２絶縁層によって変形を防止する（図１）。
2010101167.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子の表裏両面を覆う第１絶縁層と、
前記第１絶縁層の表裏両面を覆う第２絶縁層と、
前記第２絶縁層の表裏両面の表面に設けられた複数の電極と、
前記表裏の第１絶縁層と第２絶縁層との間に設けられた複数の配線層と、
を含み、
前記第１絶縁層の室温における弾性率が前記第２絶縁層の弾性率より小さいことを特徴とする半導体装置。
【請求項２】
前記半導体素子は表面に接続部を備え、
前記第１絶縁層、第２絶縁層にはそれぞれビアが設けられ、
前記複数の電極は、それぞれ前記ビア及び／又は前記配線層を介して前記半導体素子の接続部及び／又は他の前記電極に接続されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１絶縁層の中に補強材が設けられ前記補強材の表裏が前記第１絶縁層で覆われていることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記補強材の室温における弾性率が前記第２絶縁層の弾性率以上であることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記裏面の第１絶縁層と第２絶縁層との間に設けられた配線層が前記裏面の第１絶縁層に埋設されていることを特徴とする請求項１乃至４いずれか１項記載の半導体装置。
【請求項６】
前記半導体素子の接続部に、ハンダ材料及び樹脂成分が含まれていないことを特徴とする請求項２記載の半導体装置。
【請求項７】
前記第１絶縁層の室温における引っ張り弾性率が１．０ＭＰａ以上１．０ＧＰａ未満であり、破断伸び率が３０％以上であることを特徴とする請求項１乃至６いずれか１項記載の半導体装置。
【請求項８】
前記第１絶縁層が前記半導体装置の側面の少なくとも一部で露出していることを特徴とする請求項１乃至７いずれか１項記載の半導体装置。
【請求項９】
前記補強材又は前記第１絶縁層が前記半導体装置の側面の少なくとも一部で露出していることを特徴とする請求項３記載の半導体装置。
【請求項１０】
前記接続部の径が前記ビアの径より小さいことを特徴とする請求項２記載の半導体装置。
【請求項１１】
前記第２絶縁層の表裏両面の表面に設けられた複数の電極の表面が露出するように前記第２絶縁層の表面に設けられたソルダーレジスタを有することを特徴とする請求項１乃至１０いずれか１項記載の半導体装置。
【請求項１２】
前記半導体素子に加えて電子部品がさらに搭載されていることを特徴とする請求項１乃至１１いずれか１項記載の半導体装置。
【請求項１３】
請求項１乃至１２いずれか１項記載の半導体装置が積層されたことを特徴とする半導体装置。
【請求項１４】
支持体上に配線層を形成する工程と、
前記配線層を覆い前記配線層が中に埋設されるように第１絶縁層を形成する工程と、
前記第１絶縁層上に半導体素子を載置する工程と、
前記半導体素子と前記支持体を覆う様に再度第１絶縁層を形成する工程と、
前記第１絶縁層上に配線層を形成する工程と、
前記支持体を除去し、前記第１絶縁層の表裏両面に第２絶縁層を設ける工程と、
表裏両面の第２絶縁層の表面に配線層と電極とを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１５】
支持体の上に第２絶縁層を形成する工程と、
前記第２絶縁層の上に配線層を形成する工程と、
前記配線層を覆い前記配線層が中に埋設されるように第１絶縁層を形成する工程と、
前記第１絶縁層上に半導体素子を載置する工程と、
前記半導体素子と前記支持体を覆う様に再度第１絶縁層を形成する工程と、
前記第１絶縁層上に配線層を形成する工程と、
前記支持体を除去し、前記第１絶縁層の少なくとも表面に第２絶縁層を形成する工程と、
表裏両面の第２絶縁層の表面に配線層と電極とを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１６】
前記支持体の上に第２絶縁層を形成する工程が、配線層を形成する工程と、前記配線層を覆う第２絶縁層を形成する工程と、を含むことを特徴とする請求項１５記載の半導体装置の製造方法。
【請求項１７】
前記第１絶縁層の少なくとも表面に第２絶縁層を形成する工程が、前記支持体を除去した後、前記支持体が除去された後の裏面にも第２絶縁層を形成する工程を含むことを特徴とする請求項１５又は１６記載の半導体装置の製造方法。
【請求項１８】
前記半導体素子は表面に接続部を備え、
前記第１絶縁層上に配線層を形成する工程が、前記半導体素子の接続部を形成する配線層に接続する工程と、前記第１絶縁層に埋設された配線層と接続するビアを形成する工程と、を含むことを特徴とする請求項１４乃至１７いずれか１項記載の半導体装置の製造方法。
【請求項１９】
前記第１絶縁層上に半導体素子を載置する工程が、前記第１絶縁層上の前記半導体素子周辺に補強材を載置する工程を含むことを特徴とする請求項１４乃至１８いずれか１項記載の半導体装置の製造方法。
【請求項２０】
前記表裏両面の第２絶縁層の表面に配線層と電極とを設ける工程において、前記電極の表面が露出するように前記第２絶縁層の表面にソルダーレジスタを形成する工程を含むことを特徴とする請求項１４乃至１９いずれか１項記載の半導体装置の製造方法。
【請求項２１】
前記請求項１４乃至２０いずれか１項によって製造した半導体装置を複数積層する工程をさらに含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願についての記載）
本発明は、日本国特許出願：特願２００９−０５２７１６号（２００９年３月５日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、半導体装置及びその製造方法に関する。特に、配線基板の内部に半導体素子を内蔵した半導体装置及びその製造方法関する。
【背景技術】
【０００２】
近年、電子機器の急激な小型化、薄型化、高密度化の要求と、半導体素子の高速化、高機能化に伴う端子数増加とにより、半導体装置において、特に薄型化と高密度化が必要となってきている。特に薄型化、小型化に対しては、従来配線基板表面に実装されてきた部品を、配線基板の内部に埋設することが注目され、検討が進められている。【０００３】
特許文献１では、電気絶縁材からなるコア層と、前記コア層の少なくとも片面に電気絶縁層と複数の配線パターンとを備えた部品内蔵モジュールが開示されている。部品内蔵モジュールは、前記コア層の電気絶縁材が少なくとも無機質フィラーと熱硬化性樹脂を含む混合物から形成され、前記コア層の内部に少なくとも１つ以上の能動部品及び／又は受動部品を内蔵し、前記コア層が複数の配線パターンと導電性樹脂からなる複数のインナービアを有し、且つ前記コア層の少なくとも無機質フィラーと熱硬化性樹脂を含む混合物からなる電気絶縁材の室温に於ける弾性率が０．６〜１０ＧＰａの範囲にあることが記載されている。【０００４】
特許文献２では、半導体素子が実装された複数の基板が、熱硬化性樹脂を少なくとも含む熱硬化性樹脂組成物で接着されており、熱硬化性樹脂組成物の内部に設けたインナービアを介して前記基板間が電気的に接続されており、半導体素子の基板との実装面を除く周囲部分が熱硬化性樹脂組成物よりも低い弾性率である低弾性率材料で封止されており、複数の基板で挟まれた内部に半導体素子が内蔵されている技術が開示されている。【０００５】
特許文献３では、半導体素子や受動部品などの電子部品が支持基板の一部を成すコンポジット材料層中に埋込まれて成る半導体装置用の多層基板において、電子部品をコア基板に装着するにあたって、ダイボンド材を低弾性率の材料とする技術が開示されている。ダイボンド材である低弾性率材料層の緩衝効果によって、支持基板のプレス成型時に前記コンポジット材料層から受けるストレスを緩和して不具合の発生を未然に防止することができるとしている。【０００６】
特許文献４には、半導体チップが埋設される絶縁層に絶縁層を補強する補強構造体を埋設することにより半導体チップが内蔵された配線基板において、反りを抑制すると共に薄型化が可能であると、記載されている。【０００７】
さらに、特許文献５〜７には、それぞれ、サブトラクティブ法、セミアディティブ法、フルアディティブ法によるプリント配線基板の製造方法が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−２６１４４９号公報
【特許文献２】特開２００６−１２０９３５号公報
【特許文献３】特開２００６−３３２３２７号公報
【特許文献４】特開２００６−２６１２４６号公報
【特許文献５】特開平１０−５１１０５号公報
【特許文献６】特開平９−６４４９３号公報
【特許文献７】特開平６−３３４３３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
なお、上記の特許文献の開示を、本書に引用をもって繰り込むものとする。
以下の分析は本発明において与えられる。上述の従来の技術には、以下に示すような問題点がある。【００１０】
特許文献１においては、０．６〜１０ＧＰａの材料物性が指定され、０．６〜１．０ＧＰａが低弾性率材料と考えられる。この低弾性率材料の状況下においては、接続部分への応力集中が発生しやすくなるが、特許文献１では接続部分に導電性接着剤を用いる方法とハンダ材料を用いる方法とが記載されており、いずれの材料においても基板として別部品や別基板への接続を行った際に生じる応力に対して接続部分が破断しやすい構造となっている。さらに、コア層の両側の配線がコア層内部へ埋設されており、絶縁材料と配線材料との熱膨張係数差による面における伸縮の方向性が発生することと、半導体素子を内蔵して且つ片面が接続されていることから、応力バランスが実現出来ず、全体反りが大きく発生する構造となっている。特に２層配線で半導体装置全体の厚さが２００μｍを下回る配線基板とする場合には、反りが顕著に大きくなる。【００１１】
特許文献２においては、半導体装置周囲を低弾性率材料で覆うことによる応力緩和を期待しているが、半導体素子の接続面には高弾性率な材料が用いられているため全面における応力緩和構造が取られていないため、狙いとする応力緩和は得られない。さらに、低弾性率材料の周囲を高弾性率の基板材料が覆っているため、応力緩和に必要となる変形が低弾性率材料に発生出来ず、応力緩和効果は期待出来ない。【００１２】
特許文献３においては、内蔵される半導体素子の片面のみを低弾性率材料としても、応力緩和に必要とされる変形が確保出来ない。特に、特許文献２と同様に周囲を高弾性率材料で覆ってしまっていることから、応力緩和効果が期待出来ない。【００１３】
また、特許文献４のように、補強材を用いただけでは、十分な応力緩和ができない。【００１４】
本発明はかかる問題点に鑑みてなされたものであって、半導体素子を配線基板内に内蔵した半導体装置における全体反りを制御し、薄型で且つ低反りな構造を実現した半導体装置を提供することを目的とする。特に、２層配線で全体の厚さが２００μｍを下回る半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の１つの側面による半導体装置は、半導体素子と、前記半導体素子の表裏両面を覆う第１絶縁層と、前記第１絶縁層の表裏両面を覆う第２絶縁層と、前記第２絶縁層の表裏両面の表面に設けられた複数の電極と、前記表裏の第１絶縁層と第２絶縁層との間に設けられた複数の配線層と、を含み、前記第１絶縁層の室温における弾性率が前記第２絶縁層の弾性率より小さい。【００１６】
また、本発明の他の側面による半導体装置の製造方法は、支持体上に配線層を形成する工程と、前記配線層を覆い前記配線層が中に埋設されるように第１絶縁層を形成する工程と、前記第１絶縁層上に半導体素子を載置する工程と、前記半導体素子と前記支持体を覆う様に再度第１絶縁層を形成する工程と、前記第１絶縁層上に配線層を形成する工程と、前記支持体を除去し、前記第１絶縁層の表裏両面に第２絶縁層を設ける工程と、表裏両面の第２絶縁層の表面に配線層と電極とを形成する工程と、を含む。【００１７】
本発明のさらに他の側面による半導体装置の製造方法は、支持体の上に第２絶縁層を形成する工程と、前記第２絶縁層の上に配線層を形成する工程と、前記配線層を覆い前記配線層が中に埋設されるように第１絶縁層を形成する工程と、前記第１絶縁層上に半導体素子を載置する工程と、前記半導体素子と前記支持体を覆う様に再度第１絶縁層を形成する工程と、前記第１絶縁層上に配線層を形成する工程と、前記支持体を除去し、前記第１絶縁層の少なくとも表面に第２絶縁層を形成する工程と、表裏両面の第２絶縁層の表面に配線層と電極とを形成する工程と、を含む。
【発明の効果】
【００１８】
本発明によれば、第１絶縁層が第２絶縁層より低弾性率となることで低熱膨張率である半導体素子との物性差を吸収でき、薄型の半導体装置においても効果的な応力緩和と低反りを実現出来る。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施例１による半導体装置の部分断面図である。
【図２】本発明の実施例２による半導体装置の部分断面図である。
【図３】本発明の実施例３による半導体装置の部分断面図である。
【図４】本発明の実施例４による半導体装置の部分断面図である。
【図５】本発明の実施例５による半導体装置の部分断面図である。
【図６】本発明の実施例６による半導体装置の部分断面図である。
【図７】本発明の実施例７による半導体装置の製造工程図である。
【図８】本発明の実施例７による半導体装置の製造工程図の続きである。
【図９】本発明の実施例８による半導体装置の製造工程図である。
【図１０】本発明の実施例９による半導体装置の製造工程図である。
【図１１】本発明の実施例９による半導体装置の製造工程図の続きである。
【図１２】本発明の実施例１０による半導体装置の製造工程図である。
【図１３】本発明の実施例１０による半導体装置の製造工程図の続きである。
【図１４】本発明の実施例１１による半導体装置の製造工程図である。
【図１５】本発明の実施例１２による半導体装置の製造工程図である。
【図１６】本発明の実施例１２による半導体装置の製造工程図の続きである。
【発明を実施するための形態】
【００２０】
本発明の実施形態について、必要に応じて図面を参照して説明する。なお、実施形態の説明において引用する図面及び図面の符号は実施形態の一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。
【００２１】
本発明の一実施形態による半導体装置１０ａ〜１０ｆは、例えば図１〜図６に示すように、半導体素子１１と、半導体素子１１の表裏両面を覆う第１絶縁層１３と、第１絶縁層１３の表裏両面を覆う第２絶縁層１９と、第２絶縁層１９の表裏両面の表面に設けられた複数の電極（２０、２１）と、表裏の第１絶縁層１３と第２絶縁層１９との間に設けられた複数の配線層（１５、１６）と、を含み、第１絶縁層１３の室温における弾性率が第２絶縁層１９の弾性率より小さい。上記構成により、第１絶縁層が第２絶縁層より低弾性率となることで低熱膨張率である半導体素子との物性差を吸収でき、薄型の半導体装置においても効果的な応力緩和と低反りを実現出来る。
【００２２】
また、本発明の一実施形態による半導体装置１０ａ〜１０ｆは、例えば図１〜図６に示すように、半導体素子１１は表面に接続部１２を備え、第１絶縁層１３、第２絶縁層１９にはそれぞれビア（１７、１８）が設けられ、複数の電極（２０、２１）は、それぞれビア（１７、１８）及び／又は配線層（１５、１６）を介して半導体素子の接続部１２及び／又は他の電極（２０、２１）に接続されている。すなわち、半導体装置の両面に設けられた電極は、ビア（内蔵層ビアを含む）、配線層の一つ以上を経由して半導体素子の接続部、反対面の電極、同一面の他の電極のうち、少なくとも一つに接続されている。
【００２３】
また、本発明の一実施形態による半導体装置１０ａ、１０ｃ〜１０ｆは、例えば図１、図３〜図６に示すように、第１絶縁層１３の中に補強材１４が設けられ補強材１４の表裏が第１絶縁層１３で覆われている。第１絶縁層の弾性率を第２絶縁層の弾性率より小さくすることに加えて、補強材１４を設けることにより、半導体装置全体の剛性を確保することができ、より低反りで信頼性の高い半導体装置を実現出来る。
【００２４】
また、本発明の一実施形態による半導体装置１０ａ、１０ｃ〜１０ｆは、例えば図１、図３〜図６に示すように、補強材１４の室温における弾性率が第２絶縁層の弾性率以上である。すなわち、第１絶縁層の弾性率より第２絶縁層の弾性率を大きく、さらに、補強材１４の弾性率を第２絶縁層の弾性率以上とすることにより、半導体装置全体の剛性を確保することができ、より低反りで信頼性の高い半導体装置を実現出来る。
【００２５】
また、本発明の一実施形態による半導体装置１０ａ〜１０ｆは、例えば図１〜図６に示すように、裏面の第１絶縁層１３と第２絶縁層１９との間に設けられた配線層１６（第２配線）が裏面の第１絶縁層１３に埋設されている。半導体素子の裏面（接続部の反対面）に設けた配線層１６が第１絶縁層に埋設されていない場合は、第１絶縁層は、内蔵層の反対面の収縮量が大きくなり、反りが発生してしまう。半導体素子裏面の配線層を第１絶縁層に埋設させることにより収縮量を低減させ、全体として反りをより精度良く制御することが実現出来る。
【００２６】
また、本発明の一実施形態による半導体装置１０ａ〜１０ｆは、半導体素子の接続部に、ハンダ材料及び樹脂成分が含まれていないこととすることができる。たとえば、蒸着法、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、無電解めっき法、電解めっき法などで接続部を形成すれば、ハンダ材料、樹脂成分を含まない接続部とすることができる。半導体素子の接続部にハンダ材料や樹脂材料を含んでいなければ、接続部の信頼性を高めることができ、高信頼性を実現出来る。
【００２７】
また、本発明の一実施形態による半導体装置１０ａ〜１０ｆは、第１絶縁層の室温における引っ張り弾性率が１．０ＭＰａ以上１．０ＧＰａ未満であり、破断伸び率が３０％以上である。上記により高い応力緩和が達成される。
【００２８】
また、本発明の一実施形態による半導体装置１０ａ〜１０ｆは、第１絶縁層１３が半導体装置１０ａ〜１０ｆの側面の少なくとも一部で露出している。これにより、更なる変形が容易となり、より一層の応力緩和と低反りが実現出来る。
【００２９】
また、本発明の一実施形態による半導体装置１０ａ〜１０ｆは、補強材１４又は第１絶縁層１３が半導体装置１０ａ〜１０ｆの側面の少なくとも一部で露出している。第１絶縁層が露出している場合に限られず、補強材が露出していても、更なる変形が容易となり、より一層の応力緩和と低反りが実現出来る。
【００３０】
また、本発明の一実施形態による半導体装置１０ａ〜１０ｆは、例えば図１〜図６に示すように、接続部１２の径がビア（１７、１８）の径より小さい。ビア１７や内蔵層ビア１８は第１配線１５や第２配線１６からの電力供給を安定化させるためにある程度径が大きいことが好ましく、接続部１２は半導体素子１１の接続ピン数を多くとる必要がある場合があるからである。
【００３１】
また、本発明の一実施形態による半導体装置１０ａ〜１０ｆは、例えば図１〜図６に示すように、第２絶縁層１９の表裏両面の表面に設けられた複数の電極（２０、２１）の表面が露出するように第２絶縁層１９の表面に設けられたソルダーレジスト２２を有する。
【００３２】
また、本発明の一実施形態による半導体装置１０ｅは、例えば図５に示すように、半導体素子１１に加えて電子部品２３がさらに搭載されている。コンデンサ、抵抗、インダクタ、半導体素子、ＭＥＭＳ、光学部品、センサなどをさらに搭載することにより、機能拡張やより安定動作となる半導体装置を実現することができる。
【００３３】
また、本発明の一実施形態による半導体装置１０ｆは、例えば図６に示すように、上記半導体装置１０ａ〜１０ｆが２以上積層された半導体装置１０ｆとすることができる。より設計自由度を高めた形で機能拡張や安定動作となる半導体装置を実現することができる。
【００３４】
本発明の一実施形態による半導体装置の製造方法は、たとえば図７〜９に示すように、支持体上に配線層１６を形成する工程（図７（ａ））と、配線層１６を覆い配線層１６が中に埋設されるように第１絶縁層１３を形成する工程（図７（ｂ））と、第１絶縁層１３上に半導体素子１１を載置する工程（図７（ｃ））と、半導体素子１１と支持体２６を覆う様に再度第１絶縁層１３を形成する工程と（図７（ｄ））と、第１絶縁層１３上に配線層１５を形成する工程（図７（ｅ））と、支持体２６を除去し第１絶縁層１３の表裏両面に第２絶縁層１９を設ける工程（図８（ｇ）、図９（ｄ））と、表裏両面の第２絶縁層の表面に配線層（１５、１６）と電極（２０、２１）とを形成する工程（図８（ｉ））と、を含む。上記工程により、第１絶縁層に半導体素子と配線層１６が埋め込まれ、第１絶縁層の表裏を第２絶縁層で覆い、表裏の第２絶縁層に配線層と電極を形成した半導体装置を製造することができる。なお、支持体２６を除去し第１絶縁層１３の表裏両面に第２絶縁層１９を設ける工程は、図８（ｆ）、（ｇ）のように、支持体２６を除去してから、表裏両面に第２絶縁層１９を形成してもよいし、図９（ｂ）、（ｃ）、（ｄ）のように、表面に第２絶縁層を形成してから、支持体２６を除去し、それから裏面に第２絶縁層を形成してもよい。
【００３５】
本発明の一実施形態による半導体装置の製造方法は、たとえば図１０〜１６に示すように、支持体２６の上に第２絶縁層１９を形成する工程（図１０（ａ）、図１２（ｂ）、図１５（ｂ））と、第２絶縁層１９の上に配線層１６を形成する工程（図１０（ａ）、図１２（ｃ）、図１５（ｃ））と、配線層１６を覆い配線層１６が中に埋設されるように第１絶縁層１３を形成する工程（図１０（ｂ）、図１２（ｄ）、図１５（ｄ））と、第１絶縁層１３上に半導体素子１１を載置する工程（図１０（ｃ）、図１２（ｄ）、図１５（ｄ））と、半導体素子１１と支持体２６を覆う様に再度第１絶縁層１３を形成する工程（図１０（ｄ）、図１２（ｄ）、図１５（ｄ））と、第１絶縁層１３上に配線層１５を形成する工程（図１１（ｅ）、図１２（ｄ）、図１５（ｄ））と、支持体２６を除去し、第１絶縁層１３の少なくとも表面に第２絶縁層１９を形成する工程（図１１（ｇ）、図１３（ｆ）、図１６（ｇ））と、表裏両面の第２絶縁層１９の表面に配線層（１５、１６）と電極（２０、２１）とを形成する工程（図８（ｉ）、図１３（ｉ））と、を含む。上述したように、支持体の上に直接配線層１５を形成する代わりに、支持体の上に第２絶縁層１９を形成してから配線層１５を形成してもよい。どちらも基本的な工程は同一である。
【００３６】
本発明の一実施形態による半導体装置の製造方法は、たとえば図１２〜１６に示すように、支持体の上に第２絶縁層１９を形成する工程が、配線層１６を形成する工程（図１２（ａ）、図１５（ａ））と、配線層１６を覆う第２絶縁層１９を形成する工程（図１２（ｂ）、図１５（ｂ））と、を含む。
【００３７】
本発明の一実施形態による半導体装置の製造方法は、たとえば図１２〜１４に示すように、第１絶縁層１３の少なくとも表面に第２絶縁層１９を形成する工程が、支持体２６を除去した後、支持体２６が除去された後の裏面にも第２絶縁層１９を形成する工程（図１３（ｇ）、図１４（ｄ））を含む。
【００３８】
本発明の一実施形態による半導体装置の製造方法は、たとえば図７（ｅ）、図１１（ｅ）、図１２（ｄ）、図１５（ｄ）に示すように、半導体素子は表面に接続部１２を備え、第１絶縁層１３上に配線層１５を形成する工程が、半導体素子の接続部１２を形成する配線層１５に接続する工程と、第１絶縁層に埋設された配線層１６と接続するビア１８を形成する工程と、を含む。
【００３９】
本発明の一実施形態による半導体装置の製造方法は、たとえば図７（ｄ）、図１０（ｄ）、図１２（ｄ）、図１５（ｄ）に示すように、第１絶縁層１３上に半導体素子１１を載置する工程が、第１絶縁層１３上の半導体素子周辺に補強材を載置する工程を含む。
【００４０】
本発明の一実施形態による半導体装置の製造方法は、たとえば図８（ｉ）、図１３（ｉ）に示すように、表裏両面の第２絶縁層１９の表面に配線層（１５、１６）と電極（２０、２１）とを設ける工程において、電極の表面が露出するように第２絶縁層の表面にソルダーレジスト２２を形成する工程を含む。
【００４１】
本発明の一実施形態による半導体装置の製造方法は、上記製造方法により製造した半導体装置を複数積層する工程をさらに含む。最終工程で、複数積層することができる。図６の接続部２５のように、ハンダ材料、導電性ペースト、異方性導電材料、スタッドバンプ、インジウムなどを用いて接続することができる。以下、実施例について、図面を参照して詳しく説明する。
【実施例１】
【００４２】
図１は実施例１による半導体装置を示す部分断面図である。図１に示す様に、実施例１による半導体装置１０ａにおいては、半導体素子１１、第１絶縁層１３、補強材１４からなる内蔵層が設けられ、この内蔵層の両面にビア１７と内蔵層ビア１８により電気的に接続される第１配線１５及び第２配線１６と、第２絶縁層１９、さらには第１電極２０と第２電極２１が両面に設けた配線構造部分を有し、半導体素子１１の回路面には接続部１２が設けられ第１配線１５と接続した構造となる。図１では半導体素子１１を一つ内蔵した例を示しているが、これに限定されることなく複数の半導体素子や他の電子部品が内蔵層に内蔵されていても構わず、内蔵層を複数作製することで半導体素子や他の電子部品の内蔵が異なる内蔵層に存在する構成としても良い。さらに、４層の配線として示しているが、これに限らず、それ以上の配線の層数を構成しても構わない。【００４３】
半導体素子１１は、接続部１２を介して第１配線１５に接続されている。接続部１２にはハンダ材料や樹脂成分、つまり、ペースト材料や異方性導電材料による接続は実施されておらず、安定して剛性のある接続部分が設けられる。具体的には、蒸着法、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、無電解めっき法、電解めっき法などで接続部１２が設けられる。製造方法の例としては、蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法、無電解めっき法などで給電層を設けた後に電解めっき法や無電解めっき法により所望の膜厚とすることができる。ただし、ナノ粒子によるペースト材料において、樹脂成分が無くなる場合や、温度をかけて焼結体に近づける際に樹脂成分が昇華する材料であれば使用可能である。接続部１２は、ビア１７や内蔵層ビア１８よりも小さな径にて構成されることが好ましい。これは、接続部１２においては半導体素子１１の接続ピン数が多くなった場合に対応できることと、ビア１７や内蔵層ビア１８においては第１配線１５や第２配線１６からの電力供給を安定化させるためにある程度の径が必要だからである。【００４４】
また、半導体素子１１は、半導体装置１０ａの薄型化のために薄く仕上がっていることが望ましい。具体的には、３００μｍ以下の厚み、好ましくは１５０μｍ以下の厚み、より好ましくは１００μｍ以下の厚みである。なお、薄型化のためには、薄ければ薄いほどよいが、半導体素子として、機能維持の観点から少なくとも１μｍ以上の厚みは必要である。１μｍ未満の厚さではトランジスタの拡散層への不純物、特に重金属の進入が防げなくなり、動作しなくなる。【００４５】
第１絶縁層１３、第２絶縁層１９は、例えば有機材料で形成されており、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）及びポリノルボルネン樹脂等で形成されている。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。有機材料は、感光性、非感光性のいずれを用いても構わない。感光性の有機材料を用いた場合、フォトリソグラフィー法などによりビア１７や内蔵層ビア１８に用いられる開口部を形成する。非感光性や感光性でパターン解像度が低い有機材料を用いた場合、開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。第１絶縁層１３及び第２絶縁層１９に有機材料を用いることで、半導体装置に別部品の搭載や別基板への接続の際に第１電極２０や第２電極２１から半導体装置にかかる応力を、緩和することができる。第１絶縁層１３の材料の室温（２５℃）における引っ張り弾性率は、例えば１．０ＧＰａ未満であり、好ましくは０．５ＧＰａ未満であり、より好ましくは０．３ＧＰａ未満である。また、引っ張り弾性率の下限値は、１ＭＰａ以上あれば十分である。さらに、破断伸び率は、例えば３０％以上であることが望ましく、好ましくは５０％以上であり、より好ましくは１００％以上となる。これら弾性率と伸び率を保有する材料とすることで、効果的に応力を材料自体の変形で吸収することができ、半導体装置単体の信頼性と他の部品や基板に接続した状態での信頼性を高めるばかりか低反りを実現出来る。【００４６】
また、第１絶縁層１３は、半導体装置１０ａの端部の少なくとも一部、もしくは全てにおいて露出させる。一つの層として端部まで形成することにより、第１絶縁層の伸び率や弾性率をより効果的に変形に使用することができ、薄型化と同時に応力緩和、さらには反り制御を実現することができる。一方、第２絶縁層１９は、半導体装置としての最外層を受け持つため、形状維持や衝撃に対しての耐性を有している必要があり、第１絶縁層１３より高弾性率な材料である。２５℃における弾性率は、例えば１．０乃至１５ＧＰａである。弾性率が１．０ＧＰａ未満の場合には、第２絶縁層１９が面で応力を受けることができず、第１配線１５や第２配線１６に応力の殆どが印加されることとなり、第１配線１５及び第２配線１６の断線及び第１配線１５／ビア１７や第２配線１６／ビア１７、さらには接続部１２や内蔵層ビア１８の界面等での破壊が発生し易いという欠点が発生する。弾性率が１５ＧＰａを超える場合、第２絶縁層１９の変形量が乏しくなり第１配線１５や第２配線１６における応力緩和が不十分となり、半導体装置１０ａ全体において層間剥離及び絶縁膜破壊等が生じやすいという欠点が発生する。従って、第２絶縁層１９の弾性率は１．０乃至１０ＧＰａが好ましい。【００４７】
半導体素子１１は、第１絶縁層１３に埋設される構造となる。安定した埋設を実現するために、半導体素子１１を一層目の第１絶縁層１３上に接着させ、さらにもう一層の第１絶縁層１３にて埋設を実施することが好ましい。半導体素子１１の接着では、第１絶縁層１３を硬化させる前などで第１絶縁層１３に所望の接着機能が存在していれば、そのまま接着を実施すれば良い。第１絶縁層１３に接着機能が特にない場合や接着機能が不安定である場合は、液状やシート状の接着剤を用いても良い。接着剤は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂などで形成されている。【００４８】
補強材１４は、半導体装置１０ａの全体剛性を高めるために使用し、薄型でも安定した形状維持が実現出来る。材料としては、金属材料、セラミック、ガラス、シリコン、プリント基板、ガラスクロス等による織布や不織布を用いることができる。金属材料としては、銅、ニッケル、コバルト、鉄、ステンレス、アルミニウム、モリブデン、マンガンを主とする材料や合金を用いることができる。補強材が導電性を有する場合は、第１配線や第２配線と接続して、電源やグランド回路としても良い。また、補強材自体に配線が設けられていても構わない。【００４９】
また、第１絶縁層１３、補強材１４、第２絶縁層１９の弾性率は、（第１絶縁層１３の弾性率）＜（第２絶縁層１９の弾性率）≦（補強材１４の弾性率）の関係にあることが望ましい。つまり、第１絶縁層１３が低弾性率であることで内部応力を効果的に解放し、第２絶縁層１９が第１絶縁層より高弾性率とすることで外部応力を面として支えるだけでなく、衝撃から半導体装置１０ａを保護出来る。そして、補強材１４は、少なくとも第１絶縁層１３より高弾性率とすることで、半導体装置１０ａの強度を高め、ハンドリング性や生産性を向上させることができる。【００５０】
第１配線１５と第２配線１６は、例えば銅により構成されており、その厚さは１０μｍである。第１配線１５と第２配線１６は、例えばサブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成する。サブトラクティブ法は、例えば特許文献５に開示されているように、基板又は樹脂上に設けられた銅箔を所望のパターンで形成したレジストをエッチングマスクとし、エッチングを行った後にレジストを除去して所望の配線パターンを得る方法である。セミアディティブ法は、例えば特許文献６に開示されているように、無電解めっき、スパッタ法、ＣＶＤ法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっきを析出させ、レジストを除去後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、例えば特許文献７に開示されているように、基板又は樹脂の表面に無電解めっき触媒を吸着させた後にレジストでパターンを形成し、このレジストを絶縁層として残したまま触媒を活性化して無電解めっき法により絶縁層の開口部に金属を析出させることで所望の配線パターンを得る方法である。【００５１】
また、第１配線１５、第１電極２０、第２配線１６、第２電極２１は、第１絶縁層１３や第２絶縁層１９に対して密着層を有しても構わない。密着層は、第１絶縁層１３もしくは第２絶縁層１９の材料に対して密着力を有する材料、例としてチタン、タングステン、ニッケル、タンタル、バナジウム、クロム、モリブデン、銅、アルミニウムやこれらの合金等でも良く、中でもチタン、タングステン、タンタル、クロム、モリブデンやこれらの合金が好適であり、さらにはチタン、タングステンやこれらの合金が最も好適である。さらに、第１絶縁層１３もしくは第２絶縁層１９の表面が細かな凹凸を有する粗化面であっても良く、この場合は、銅やアルミニウムでも良好な密着力が得られやすくなる。さらに、より密着力を高める手段として、スパッタ法にて形成されることが好適である。【００５２】
第１配線１５の厚さは、例えば３乃至２５μｍであり、中でも５乃至２０μｍが適している。厚さが３μｍ未満の場合、配線抵抗が高くなり半導体装置の電源回路における電気特性が悪化してしまうという欠点がある。厚さが２５μｍを超える配線層は、配線層を覆う絶縁層の表面に配線層の凹凸を反映した大きなうねりを発生させ積層数に制限が発生すること、半導体装置１０ａ自体の厚みが増加し半導体装置全体の反りが大きくなること、プロセス上の制約から形成することが困難であるという欠点がある。【００５３】
複数の第１配線１５間及び、又は第１電極２０との接続には、ビア１７を介する。また、複数の第２配線１６間及び、又は第２電極２１との接続も同様にビア１７を介する。さらに、第１配線１５と第２配線１６間は、内蔵層ビア１８により接続される。ビア１７と内蔵層ビア１８は、先に記載した通りビア開口部を設けた後、配線形成と同時に形成しても良く、ビア開口部を電解めっき法、無電解めっき法、印刷法等により導電材料で埋めてから配線形成しても良い。さらに、ビア１７と内蔵層ビア１８となる部分に金属ポストを形成しておき、第１絶縁層１３や第２絶縁層１９を形成した後に研磨により金属ポストを露出させてビア１７と内蔵層ビア１８としても構わない。【００５４】
また、第１配線１５、及び第２配線１６の配線は、例えば銅、アルミニウム、ニッケル、金及び銀からなる群から選択された少なくとも一種の金属から構成される。特に、電気抵抗値及びコストの観点から銅が好適である。また、ニッケルは、絶縁材料等の他の材料との界面反応を防止でき、磁性体としての特性を活用したインダクタ又は抵抗配線として使用できる。【００５５】
第１絶縁層１３と補強材１４からなる内蔵層に対して、第１配線１５は内蔵層の上部に設置され、第２配線１６は第１絶縁層１３に埋設される構造とする。これは、半導体素子１１が接続部１２で接続された第１配線１５が設けられる内蔵層の面よりも、埋設させる様に第２配線１６を設けない状態では内蔵層の反対面の収縮量が大きくなり、反りが発生してしまう。このため、第２配線１６を第１絶縁層１３に埋設させることで収縮量を低減させ、配線２層の状態で反りをより精度良く制御することが実現出来る。【００５６】
また、第１外部端子２０、２１は、図１に示した構造としても良く、ソルダーレジスト２２の開口が第１電極２０や第２電極２１電極より大きくなる逃げと呼ばれる構造としても良く、さらには、ソルダーレジスト上に電極を改めて作製する構造としても良い。図１に示す構造では、ハンダ材料を用いて接続する場合に、第１電極２０や第２電極２１のみにハンダが供給される様にソルダーレジスト２２にて開口を制限している。このソルダーレジスト２２による制限により、ハンダの流れ量が制限されるため、半導体装置を実装基板や別部品と接続する際の取り付け高さを安定化させることが実現出来る。また、ソルダーレジスト２２の開口を第１電極２０や第２電極２１より大きくした場合は、第１電極２０や第２電極２１の側壁部分にもハンダ材料が流れ接続面とすることができ、接続信頼性を高めることができる。また、改めて電極を設ける構造では、ソルダーレジスト２２も応力緩和に用いることができるため、更なる信頼性の向上が実現出来る。【００５７】
第１電極２０や第２電極２１は、例えば複数の層が積層されたものであり、例えば、第１電極２０や第２電極２１の表面に形成されるハンダボールの濡れ性やボンディングワイヤーとの接続性を考慮して、第１電極２０や第２電極２１の表面は、銅、アルミニウム、金、銀及びハンダ材料からなる群から選択された少なくとも一種の金属及び合金が設けられる。第１電極２０や第２電極２１は、例えば銅層上にニッケル層と金層が順に積層され、金層を表面としたものであり、ニッケル層の厚さは３μｍ、金層の厚さは１μｍである。第１電極２０や第２電極２１は、接続に対して効果のある構造を適宜選択すれば良く、必ずしも同じ構造とする必要はない。また、第１電極２０や第２電極２１は、両面の外部端子を有効活用するために、外部端子数や配置が異なっていても良い。これにより、外形サイズの異なる電子部品や半導体装置を搭載する場合や、実装基板と他の半導体装置などに挟まれた構造となる場合において、接続自由度を高めることができ、安定した接続信頼性を確保することができる。【００５８】
ソルダーレジスト２２は、例えば有機材料で形成されており、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）及びポリノルボルネン樹脂等で形成されている。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。有機材料は、感光性、非感光性のいずれを用いても構わない。感光性の有機材料を用いた場合、フォトリソグラフィー法などにより開口部を形成する。非感光性や感光性でパターン解像度が低い有機材料を用いた場合、開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。【００５９】
次に、上述の如く構成された実施例１による半導体装置によれば、以下の効果が得られる。半導体素子１１を埋設する第１絶縁層１３とさらに外側に第２絶縁層１９の構成とし、第１絶縁層１３が第２絶縁層１９より低弾性率とすることで他の構成部材より低熱膨張率である半導体素子１１との物性差を吸収でき、薄型の半導体装置１０ａにおいても効果的な応力緩和と低反りを実現し、高い単体信頼性と他の部品や基板と接続した後の信頼性を実現出来る。また、補強材１４を用いることで半導体装置全体の剛性を確保することができ、より低反りで信頼性の高い半導体装置を実現出来る。さらに、第１絶縁層１３の室温の弾性率が１．０ＧＰａ未満で、且つ、破断伸び率が３０％以上とすること、さらにまた、内蔵層が半導体装置の端部に露出する構造とすることで更なる変形が容易とできるため、より一層の応力緩和と低反りが実現出来る。さらにまた、内蔵層の片面の配線１６を内蔵層内に埋設することにより内蔵層の両面における伸縮量を制御できるため、最も低反りとして対策が必要な内蔵層での反り制御を実現することができる。さらにまた、半導体素子１１と第１配線１５との接続にハンダ材料や樹脂成分を含めない、たとえば、めっき法による接続とすることで接続部の信頼性を高めることができ、高信頼性を実現出来る。さらにまた、内蔵層ビア１８を介することで両面の電極が有効に活用することができる。【００６０】
従って、薄型で反り量が少なく、高密度で接続信頼性の高い半導体装置を提供することが可能となる。
【実施例２】
【００６１】
次に、実施例２について説明する。図２は実施例２による半導体装置１０ｂを示す部分断面図である。実施例１による半導体装置１０ａとは、補強材を設けていない点が異なっている。以下に、実施例１による半導体装置と異なる部分について説明を行う。特に記載のない部分については、実施例１による半導体装置と同じである。また、図２の第１電極２０や第２電極２１は、図１と同じ構造としたが、実施例１と同様に、変形が可能である。【００６２】
図２の構造は、半導体素子１１を５０μｍより薄くして更なる薄型化を実施する場合に、より効果的な構造となる。つまり、補強材１４の剛性が確保出来る厚みにおいては、補強材１４を用いる実施例１による半導体装置が効果的であるが、実質的な剛性が確保出来ない厚み、具体的には４０μｍ未満、さらには２５μｍ未満において、補強材１４を用いる必要性が無くなる。補強材１４を無くすことにより、低コスト化も実現出来る。また、あわせて第１絶縁層１３にて構成される内蔵層も薄くできることから、内蔵層ビア１８の小径化や狭ピッチ化を実現することができる。【００６３】
次に、上述の如く構成された実施例２による半導体装置によれば、以下の効果が得られる。実施例２による半導体装置の補強材１４に関わる部分を除いた効果に加えて、より薄型で且つ低コストな半導体装置を実現することができる。また、半導体装置として実施例１による半導体装置より内蔵層ビア１８のアスペクト比から小径化や狭ピッチ化に対応した高密度化を実現することができる。
【実施例３】
【００６４】
次に、本発明の実施例３について説明する。図３は実施例３による半導体装置を示す部分断面図である。実施例１による半導体装置とは、内層側となる第２絶縁層１９においても第２配線１６を第１絶縁層と接している面の反対面で埋設している構造が異なっている。以下に、実施例１による半導体装置と異なる部分について説明を行う。特に記載のない部分については、実施例１による半導体装置と同じである。また、図３の第１電極２０や第２電極２１は、図１と同じ構造としたが、実施例１で説明したように変形することが可能である。さらに、実施例２による半導体装置と同じ内蔵層構造としても良い。図３では、６層の配線として記載しているが、これに限定されることなく４層、５層でも良く、７層以上の配線を持つ構造としても構わない。【００６５】
第２絶縁層１９に対しても第２配線１６を埋設する構造とすることで、さらに反り制御能力を高めることができる。特に、第１絶縁層１３が非常に低弾性率な材料であった場合、第１絶縁層１３に埋設された第２配線１６の効果が少なくなることが発生するため、その外側に配置される第２絶縁層１９に対して埋設された第２配線１６を設けて反り制御を行う必要がある。【００６６】
図３では、第２絶縁層１９に埋設される第２配線１６を１層として示しているが、これに限定されることはなく、反り制御に必要な層数分形成しても構わない。【００６７】
上述の如く構成された実施例３による半導体装置によれば、実施例１による半導体装置と実施例２による半導体装置の効果に加えて、より反り制御能力を高めた半導体装置を実現することができる。
【実施例４】
【００６８】
次に、実施例４について説明する。図４は実施例４による半導体装置を示す部分断面図である。実施例１による半導体装置及び実施例３による半導体装置とは、第１絶縁層１３が複数層となり、且つ、半導体素子１１の裏面側の第１絶縁層１３全ての層に第２配線１６が埋設されている点が異なっている。以下に、実施例３による半導体装置と異なる部分について説明を行う。特に記載のない部分については、実施例１による半導体装置もしくは実施例３による半導体装置と同じである。また、図４の第１電極２０や第２電極２１は、図１と同じ構造としたが、実施例１と同様に変形してもよい。さらに、実施例２による半導体装置と同じ内蔵層構造としても良い。図４では、６層の配線として記載しているが、これに限定されることなく４層、５層でも良く、７層以上の配線を持つ構造としても構わない。【００６９】
第１絶縁層１３を複数層とすることで、より大きな応力緩和効果を得ることができる。ただし、内側の第１絶縁層１３に埋設された第２配線１６に対しては、全面が第１絶縁層１３に囲まれてしまうため、反り制御の機能が弱まってしまう。このため、存在する複数の第１絶縁層１３に対して第２配線１６を埋設することで反り制御能力を確保させることが必要となる。【００７０】
図４では、第１絶縁層１３に埋設される第２配線１６を２層として示しているが、これに限定されることはなく、反り制御に必要な層数分形成しても構わない。【００７１】
次に、上述の如く構成された実施例４による半導体装置によれば、実施例１による半導体装置、実施例２による半導体装置、さらに実施例３による半導体装置の効果に加えて、より高い応力緩和機能と反り制御能力を高めた半導体装置を実現することができる。
【実施例５】
【００７２】
次に、実施例５について説明する。図５は実施例５による半導体装置を示す部分断面図である。実施例１による半導体装置とは、半導体装置１０ａに電子部品２３が搭載されている点が異なっている。以下に、実施例１による半導体装置と異なる部分について説明を行う。特に記載のない部分については、実施例１による半導体装置と同じである。また、図５の第１電極２０や第２電極２１は、図１と同じ構造としたが、実施例１と同様に変形することができる。さらに、半導体装置として実施例１による半導体装置１０ａを例として記載しているが、実施例２による半導体装置１０ｂ、実施例３による半導体装置１０ｃ、実施例４による半導体装置１０ｄを用いても構わなく、それぞれの配線層数や絶縁層の組み合わせもそれぞれの実施例に記載された内容に対応する構造を用いても良い。【００７３】
電子部品２３は、ハンダ材料、導電性ペースト、異方性導電材料、ワイヤボンディング、リボンボンディング、テープボンディングなどの接続部２４にて第１電極２０に接続されている。図５では、第１電極２０に電子部品を接続しているが、第２電極２１に電子部品を接続してもよく、第１電極２０、第２電極２１の両方に電子部品が接続されていても構わない。電子部品２３は、コンデンサや抵抗、インダクタ、半導体素子、ＭＥＭＳ、光学部品、センサなどである。【００７４】
上述の如く構成された実施例５による半導体装置によれば、実施例１による半導体装置、実施例２による半導体装置、実施例３による半導体装置、さらに実施例４による半導体装置の効果に加えて、機能拡張やより安定動作となる半導体装置を実現することができる。
【実施例６】
【００７５】
次に、実施例６について説明する。図６は実施例６による半導体装置を示す部分断面図である。実施例１による半導体装置とは、実施例１による半導体装置１０ａと実施例３による半導体装置１０ｃを積層し、接続させた点が異なっている。以下に、実施例１による半導体装置と異なる部分について説明を行う。特に記載のない部分については、実施例１による半導体装置と同じである。また、図６の第１電極２０や第２電極２１は、図１と同じ構造としたが、実施例１と同様に変形しても良い。さらに、半導体装置として実施例１による半導体装置１０ａと実施例３による半導体装置１０ｃを例として記載しているが、実施例１による半導体装置１０ａ、実施例２による半導体装置１０ｂ、実施例３による半導体装置１０ｃ、実施例４による半導体装置１０ｄを必要にあわせて用いてもよい。それぞれの配線層数や絶縁層の組み合わせもそれぞれの実施例に記載された内容に対応する構造を用いても良い。さらに、図６では二つの半導体装置の積層の例を示しているが、これに限定されることはなく所望の個数分積層して良い。【００７６】
図６では、二つの半導体装置１０ａと１０ｃを対抗する第１電極２０と第２電極２１間に接続部２５を形成して積層している。接続部２５は、ハンダ材料、導電性ペースト、異方性導電材料、スタッドバンプ、インジウムなどを用いて接続されている。また、接続される電極は、第１電極２０と第２電極２１に限定されることはなく、必要に応じて第１電極２０と第１電極２０や第２電極２１と第２電極２１での接続を使い分けて構わない。さらに、実施例５による半導体装置の様に、電子部品２３を接続しても構わない。【００７７】
上述の如く構成された実施例６による半導体装置によれば、実施例１による半導体装置、実施例２による半導体装置、実施例３による半導体装置、実施例４による半導体装置、さらに実施例５による半導体装置の効果に加えて、より設計自由度を高めた形で機能拡張やより安定動作となる半導体装置を実現することができる。【００７８】
なお、前述の各実施例において、半導体素子１１、補強材１４、第１配線１５、第２配線１６、第１電極２０、第２電極２１で構成される積層回路の所望の位置に、回路のノイズフィルターやデカップリングの役割を果たすコンデンサが設けられていてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。【００７９】
更に、第１絶縁層１３や第２絶縁層１９の一層もしくは複数層において、誘電率が９以上となる材料により構成され、その上下の配線層の所望の位置に対向電極を形成することで回路のノイズフィルターやデカップリングの役割を果たすコンデンサを設けても良い。コンデンサを構成する誘電体材料としては、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。
【実施例７】
【００８０】
以下、本発明による半導体装置の製造方法の実施例について図面を参照して具体的に説明する。先ず、実施例７による半導体装置の製造方法について説明する。図７、図８は実施例７による半導体装置の製造方法を示す製造工程図である。なお、各工程においては適宜洗浄や熱処理を行っても構わない。【００８１】
まず、図７（ａ）に示したとおり、支持体２６上に第２配線１６を形成する。支持体２６については、必要であれば表面のウェット洗浄、ドライ洗浄、平坦化、粗化など処理を施す。支持体２６は、導電性の材料、もしくは、表面に導電性の膜が形成された材料で、適度な剛性を有していることが望ましい。具体的な支持体の材料としては、シリコン、サファイア、ＧａＡｓ等の半導体ウエハ材料、金属、石英、ガラス、セラミック、プリント板を用いることができる。導電性の材料は、金属、半導体材料、および所望の電気伝導度を有する有機材料のいずれかもしくは複数により形成される。ここでは、０．２５ｍｍ厚みの銅板を支持基板に用いた。第２配線１６は、例えば銅により構成されており、その厚さは１０μｍである。第２配線１６は、例えばサブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成する。微細な配線を形成する場合は、セミアディティブ法を選択し、給電層をスパッタ法、無電解めっき法、ＣＶＤ法、エアロゾル法等により形成する。ここでは、銅板を給電層としてドライフィルムレジストを用いて、電解めっきによりＮｉ，Ｃｕの順に積層した。Ｎｉは３μｍ厚み、Ｃｕは１０μｍ厚みとした。【００８２】
次に、図７（ｂ）に示したとおり、第２配線１６を覆う様に第１絶縁層１３を形成する。第１絶縁層１３は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）及びポリノルボルネン樹脂等で形成されている。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。第１絶縁層１３の形成は、液状の有機材料であれば、スピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成される。また、フィルム状の有機材料の場合は、ラミネート法、プレス法やそれぞれに真空状態を付加した製法等により形成される。ここでは、２０μｍ厚みの低弾性率のシート状エポキシ樹脂を用いて、真空ラミネータにより積層を行った。【００８３】
次に、図７（ｃ）に示したとおり、半導体素子１１を第１絶縁層１３上に設置する。半導体素子１１の接着では、第１絶縁層１３を硬化させる前などで所望の接着機能が存在していれば、そのまま接着を実施すれば良く、特にない場合や不安定である場合は、液状やシート状の接着剤を用いても良い。接着剤は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂などで形成されている。また、半導体素子１１には接続部１２が設けられていても良い。【００８４】
接続部１２にはハンダ材料や樹脂成分、つまり、ペースト材料や異方性導電材料による接続は実施されておらず、安定して剛性のある接続部分が設けられる。具体的には、蒸着法、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、無電解めっき法、電解めっき法などで設けられる。製造方法の例としては、蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法、無電解めっき法などで給電層を設けた後に電解めっき法や無電解めっき法により所望の膜厚とするセミアディティブ法により形成することができる。ただし、ナノ粒子によるペースト材料において、樹脂成分が無くなる場合や、温度をかけて焼結体に近づける際に樹脂成分が昇華する材料であれば使用可能である。【００８５】
また、半導体素子１１は、半導体装置１０ａの薄型化のために薄く仕上がっていることが望ましい。具体的には、３００μｍ以下の厚み、好ましくは１５０μｍ以下の厚み、より好ましくは１００μｍ以下の厚みである。ここでは、接続部１２として２０μｍ高さの銅ポストを電解めきにより設けた５０μｍ厚みの半導体素子１１を、第１絶縁層１３上に設置し、第１絶縁層１３のキュア処理にて接着を行った。【００８６】
次に、図７（ｄ）に示したとおり、補強材１４を積層し、さらにその上に第１絶縁層１３を積層する。補強材１４の材料としては、金属材料、セラミック、ガラス、シリコン、プリント基板、ガラスクロス等による織布や不織布を用いることができる。金属材料としては、銅、ニッケル、コバルト、鉄、ステンレス、アルミニウム、モリブデン、マンガンを主とする材料や合金を用いることができる。補強材が導電性を有する場合は、第１配線や第２配線と接続して、電源やグランド回路としても良い。また、補強材自体に配線が設けられていても構わない。補強材１４の接着は、半導体素子１１と同様に、第１絶縁層１３を硬化させる前などで所望の接着機能が存在していれば、そのまま接着を実施すれば良い。接着機能が特にない場合や不安定である場合は、液状やシート状の接着剤を用いて接着しても良い。また、補強材１４の材料自体に接着性がある場合は、そのまま使用しても構わない。第１絶縁層１３の積層は、図７（ｂ）で記載した方法を繰り返す。この実施例では、補強材１４としてガラスクロスにエポキシ樹脂を含浸した５０μｍ厚みのプリプレグ材を用い、真空ラミネータにより積層を行った。また、第１絶縁層１３は、２０μｍ厚みの低弾性率のシート状エポキシ樹脂を用いて、真空ラミネータにより積層を実施し、先のプリプレグ材と第１絶縁層１３をあわせてキュア工程の熱処理を実施した。【００８７】
次に、図７（ｅ）に示したとおり、内蔵層ビア１８と第１配線１５を形成する。内蔵層ビア１８は、開口部をレーザ、ドライエッチング法、ブラストなどにより形成し、第１配線１５の工程で形成するか、ビア開口部を電解めっき法、無電解めっき法、印刷法等により導電材料で埋めてから配線形成しても良い。さらに、内蔵層ビア１８となる部分に金属ポストをめっき法や印刷法により形成しておき、第１絶縁層１３や補強材１４を形成した後にバフ研磨、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより金属ポスト表面の第１絶縁層１３を除去し、金属ポストを露出させて内蔵層ビア１８としても構わない。また、図７は、内蔵層ビア１８の開口部を垂直な壁で示しているが、テーパ角を付けても構わない。【００８８】
また、第１配線１５と接続部１２は接続する。接続部１２は、図７（ｃ）で記載したとおり接続部分が形成されており、第１絶縁層１３の仕上がり膜厚より厚い接続部１２の場合は、バフ研磨、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより接続部１２を第１配線１５形成前に露出させる。接続部１２が第１絶縁層１３より薄い場合は、開口部をレーザ、ドライエッチング法、ブラストなどにより形成し、第１配線１５の工程で接続する。【００８９】
第１配線１５は、図７（ａ）に記載したとおりの配線技術により形成する。ここでは、内蔵層ビア１８はレーザにより開口を形成し、支持体の銅板から給電を行うことで開口内部を銅メッキで充填した。また、接続部１２は、先に記載した通り、３０μｍ高さの銅ポストを形成しており、第１絶縁層表面をバフ研磨により研磨することで接続点を露出させた。さらに、第１配線１５は、スパッタ膜を給電層としたセミアディティブ法を用い、膜厚１０μｍとして形成した。【００９０】
次に、図８（ｆ）に示したとおり、支持体２６を除去する。支持体２６の除去方法は、ウェットエッチング法、ドライエッチング法、及び研磨法などのいずれかもしくはこれらの組み合わせにより行う。また、支持体２６に低密着の剥離が容易な部分を設けていれば、剥離により行っても構わなく、剥離後にウェットエッチング法、ドライエッチング法、及び研磨法などのいずれかもしくはこれらの組み合わせによる処理を行っても良い。ここでは、ウェットエッチングにより銅板を除去した。その際、Ｎｉは銅板エッチング時のエッチングバリアとして使用する。最終的にはＮｉをウェットエッチングにて除去した。【００９１】
次に、図８（ｇ）に示すとおり、第２絶縁層１９を形成する。形成方法は、図７（ｂ）に記載した方法を用い、積層後に熱処理を行って絶縁層とする。両面同時に積層しても良く、片面ずつ交互に積層しても構わない。ここでは、シート状の５０μｍ厚みのエポキシ樹脂を真空ラミネータにより両面同時に積層した。【００９２】
次に、図８（ｈ）に示すとおり、ビア１７と第１配線１５と第２配線１６を形成する。ビア１７は、感光性の有機材料を第２絶縁層１９に用いた場合は、スピンコート法、ラミネート法、プレス法、及び印刷法により形成した後、ビア１７となる。【００９３】
開口部はフォトリソグラフィー法などにより形成される。非感光性や感光性でパターン解像度が低い有機材料を用いた場合は、ビア１７となる開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。さらに、ビア１７となる部分に金属ポストをめっき法や印刷法により形成しておき、第２絶縁層１９を形成した後に、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより除去し、金属ポストを露出させることでビア１７とする方法を用いても構わない。また、図８は、ビア１７の開口部を垂直な壁で示しているが、テーパ角を付けても構わない。【００９４】
次に、図８（ｉ）に示すとおり、最表面にソルダーレジスト２２を形成する。ソルダーレジスト２２は、第１電極２０と第２電極２１となる部分を開口して形成する。ソルダーレジスト２２の開口を第１電極２０や第２電極２１より大きくした場合は、第１電極２０や第２電極２１の側壁部分のハンダ材料も接続面とすることができ、接続信頼性を高めることができる。また、改めて電極を設ける構造では、ソルダーレジスト２２も応力緩和に用いることができるため、更なる信頼性の向上が実現出来る。第１電極２０や第２電極２１は、例えば複数の層が積層されたものであり、例えば、第１電極２０や第２電極２１の表面に形成されるハンダボールの濡れ性やボンディングワイヤーとの接続性を考慮して、第１電極２０や第２電極２１の表面は、銅、アルミニウム、金、銀及びハンダ材料からなる群から選択された少なくとも一種の金属及び合金が設けられる。第１電極２０や第２電極２１は、接続に対して効果のある構造を適宜選択すれば良く、必ずしも同じ構造とする必要はない。【００９５】
ソルダーレジスト２２は、例えば有機材料で形成されており、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）及びポリノルボルネン樹脂等で形成されている。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。有機材料は、感光性、非感光性のいずれを用いても構わない。感光性の有機材料を用いた場合、フォトリソグラフィー法などにより開口部を形成する。非感光性や感光性でパターン解像度が低い有機材料を用いた場合、開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。【００９６】
電極の構造は、図８に示した構造としても良く、ソルダーレジスト２２の開口が第１電極２０や第２電極２１電極より大きくなる逃げと呼ばれる構造としても良く、さらには、ソルダーレジスト上に電極を改めて作製する構造としても良い。図８に示す構造では、ハンダ材料を用いて接続する場合に、第１電極２０や第２電極２１のみにハンダが供給される様にソルダーレジスト２２にて開口を制限している。このソルダーレジスト２２による制限により、ハンダの流れ量が制限されるため、半導体装置を実装基板や別部品と接続する際の取り付け高さを安定化させることが実現出来る。ここでは、感光性のソルダーレジスト２２を用いて開口部を形成した後に、第１電極２０や第２電極２１として無電解めっきにて、Ａｕ層が表面となる様にＣｕ層上にＮｉ層と金層を順に積層させた。Ｎｉ層の厚さは３μｍ、Ａｕ層の厚さは１μｍである。【００９７】
上記実施例７による半導体装置の製造方法によれば、実施例１による半導体装置を効率よく製造することができる。補強材１４を取り付けなければ実施例２による半導体装置を効率よく製造することができる。また、電子部品を搭載することや半導体装置の積層を行うことで、実施例５による半導体装置や実施例６による半導体装置を効率よく製造することができる。さらに、図７、８は個片の部分断面図として示しているが、複数の半導体装置が一度に作製され、ダイシングや裁断により個片化される工程を行っても良い。さらにまた、図７（ａ）から（ｅ）までは、支持体の両面に半導体装置を形成して生産性を高めることを行っても良い。
【実施例８】
【００９８】
次に、実施例７の変形例である実施例８による半導体装置の製造方法について説明する。図８は実施例８による半導体装置の製造方法を示す製造工程図である。なお、各工程においては適宜洗浄や熱処理を行っても構わない。実施例７による製造方法とは、第２絶縁層１９を支持体２６除去前に形成する点が異なっている。【００９９】
以下に、実施例７の製造方法と異なる工程分について説明を行う。特に記載のない部分については、実施例７の製造工程と同じである。まず、図９（ａ）は、図７（ｅ）と同じ状態であり、図７（ｅ）までは実施例７と同一の方法で形成する。次いで、図９（ｂ）に示すとおり、第２絶縁層１９を積層する。次いで、図９（ｃ）に示すとおり、支持体２６を除去する。次いで、図９（ｄ）に示すとおり、第１絶縁層１３が露出している面に第２絶縁層１９を積層する。この後は、実施例７の図８（ｈ）以降の工程を進めることとなる。【０１００】
実施例８の製造方法によれば、実施例７と同じ効果に加えて、先に第２絶縁層１９を形成することにより、第１配線１５が支持体２６の除去工程でダメージを受けることが無くなり、不良発生率を少なくすることができる。また、支持体２６を除去した後の剛性が実施例７より高くなるため、ハンドリング性を改善することができる。
【実施例９】
【０１０１】
次に、実施例７の第２の変形例である実施例９による半導体装置の製造方法について説明する。図１０、１１は実施例９による半導体装置の製造方法を示す製造工程図である。なお、各工程においては適宜洗浄や熱処理を行っても構わない。実施例７とは、支持体２６上に第２絶縁層１９を形成する点と、第１配線１５を覆う様に第２絶縁層１９を形成してから支持体２６除去する点が異なっている。以下に、実施例７と異なる部分について説明を行う。特に記載のない部分については、実施例７の製造工程と同じである。【０１０２】
まず、図１０（ａ）に示すとおり、支持体２６上に第２絶縁層１９を形成する。また、第２絶縁層１９上に第１配線１５を形成する。次いで、図１０（ｂ）に示すとおり、第２配線１６を覆う様に第１絶縁層１３を形成する。次いで、図１０（ｃ）に示すとおり、半導体素子１１を第１絶縁層１３上に接着させる。次いで、図１０（ｄ）に示すとおり、補強材１４を形成し、第１絶縁層１３を覆う様に形成する。次いで、図１１（ｅ）に示すとおり、内蔵層ビア１８と第１配線１５を形成する。第１配線１５と接続部１２は接続されている。次いで、図１１（ｆ）に示すとおり、第１配線１５を覆う様に第２絶縁層１９を形成する。次いで、図１１（ｇ）に示すとおり、支持体２６を除去する。この後は、実施例７の図８（ｈ）以降の工程を進めることとなる。【０１０３】
上記実施例９の半導体装置の製造方法によれば、実施例７と同じ効果に加えて、支持体除去より先に両側の第２絶縁層１９を形成することにより、第１配線１５と第２配線１６が支持体２６の除去工程でダメージを受けることが無くなり、不良発生率を実施例８より少なくすることができる。また、支持体２６を除去した後の剛性が実施例７、８より高くなるため、実施例７、８よりハンドリング性を改善することができる。
【実施例１０】
【０１０４】
次いで、実施例１０による半導体装置の製造方法について説明する。図１２、１３は実施例１０による半導体装置の製造方法を示す製造工程図である。なお、各工程においては適宜洗浄や熱処理を行っても構わない。【０１０５】
まず、図１２（ａ）に示したとおり、支持体２６上に第２配線１６を形成する。支持体２６については、必要であれば表面のウェット洗浄、ドライ洗浄、平坦化、粗化など処理を施す。支持体２６は、導電性の材料、もしくは、表面に導電性の膜が形成された材料で、適度な剛性を有していることが望ましいため、シリコン、サファイア、ＧａＡｓ等の半導体ウエハ材料、金属、石英、ガラス、セラミック、プリント板を用いることができる。導電性の材料は、金属、半導体材料、および所望の電気伝導度を有する有機材料のいずれかもしくは複数により形成される。ここでは、０．２５ｍｍ厚みの銅板を支持基板に用いた。第２配線１６は、例えば銅により構成されており、その厚さは１０μｍである。第２配線１６は、例えばサブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成する。微細な配線を形成する場合は、セミアディティブ法を選択し、給電層をパッタ法、無電解めっき法、ＣＶＤ法、エアロゾル法等により形成する。ここでは、銅板を給電層としてドライフィルムレジストを用いて、電解めっきによりＮｉ，Ｃｕの順に積層した。Ｎｉは３μｍ厚み、Ｃｕは１０μｍ厚みとした。【０１０６】
次に、図１２（ｂ）に示したとおり、第２配線１６を覆う様に第２絶縁層１９を形成する。第２絶縁層１９は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）及びポリノルボルネン樹脂等で形成されている。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。第２絶縁層１９の形成は、液状の有機材料であれば、スピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成される。また、フィルム状の有機材料の場合は、ラミネート法、プレス法やそれぞれに真空状態を付加した製法等により形成される。ここでは、２０μｍ厚みのシート状エポキシ樹脂を用いて、真空ラミネータにより積層を行った。【０１０７】
次に、図１２（ｃ）に示したとおり、ビア１７と第２配線１６を形成する。ビア１７は、感光性の有機材料を第２絶縁層１９に用いた場合は、スピンコート法、ラミネート法、プレス法、及び印刷法により形成した後、ビア１７となる開口部はフォトリソグラフィー法などにより形成される。非感光性や感光性でパターン解像度が低い有機材料を用いた場合は、ビア１７となる開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。さらに、ビア１７となる部分に金属ポストをめっき法や印刷法により形成しておき、第２絶縁層１９を形成した後に、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより第２絶縁層の一部を除去し、金属ポストを露出させることでビア１７とする方法を用いても構わない。また、図１２は、ビア１７の開口部を垂直な壁で示しているが、テーパ角を付けても構わない。第２配線１６は、例えば銅により構成されており、その厚さは１０μｍである。第２配線１６は、例えばサブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成する。微細な配線を形成する場合は、セミアディティブ法を選択し、給電層をスパッタ法、無電解めっき法、ＣＶＤ法、エアロゾル法等により形成する。本発明では、ビア１７はレーザによる開口を行い、スパッタ膜を給電層としてドライフィルムレジストを用いて、電解めっきにより１０μｍ厚みの銅配線を形成した。【０１０８】
次に、図１２（ｄ）に示したとおり、半導体素子１１を第１絶縁層１３上に設置し、補強材１４と第１絶縁層１３の積層と、内蔵層ビア１８及び第１配線１５の形成を行う。半導体素子１１の接着では、第１絶縁層１３を硬化させる前などで所望の接着機能が存在していれば、そのまま接着を実施すれば良く、特にない場合や不安定である場合は、液状やシート状の接着剤を用いても良い。接着剤は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂などで形成されている。【０１０９】
また、半導体素子１１には接続部１２が設けられていても良い。接続部１２にはハンダ材料や樹脂成分、つまり、ペースト材料や異方性導電材料による接続は実施されておらず、安定して剛性のある接続部分が設けられる。具体的には、蒸着法、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、無電解めっき法、電解めっき法などで設けられる。製造方法の例としては、蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法、無電解めっき法などで給電層を設けた後に電解めっき法や無電解めっき法により所望の膜厚とするセミアディティブ法により形成することができる。ただし、ナノ粒子によるペースト材料において、樹脂成分が無くなる場合や、温度をかけて焼結体に近づける際に樹脂成分が昇華する材料であれば使用可能である。【０１１０】
また、半導体素子１１は、半導体装置１０ａの薄型化のために薄く仕上がっていることが望ましい。具体的には、３００μｍ以下の厚み、好ましくは１５０μｍ以下の厚み、より好ましくは１００μｍ以下の厚みである。ここでは、接続部１２として２０μｍ高さの銅ポストを電解めっきにより設けた５０μｍ厚みの半導体素子１１を、第１絶縁層１３上に設置し、第１絶縁層１３のキュア処理にて接着を行った。【０１１１】
次いで、補強材１４を積層し、さらにその上に第１絶縁層１３を積層する。補強材１４の材料としては、金属材料、セラミック、ガラス、シリコン、プリント基板、ガラスクロス等による織布や不織布を用いることができる。金属材料としては、銅、ニッケル、コバルト、鉄、ステンレス、アルミニウム、モリブデン、マンガンを主とする材料や合金を用いることができる。補強材が導電性を有する場合は、第１配線や第２配線と接続して、電源やグランド回路としても良い。また、補強材自体に配線が設けられていても構わない。補強材１４の接着は、半導体素子１１と同様に、第１絶縁層１３を硬化させる前などで所望の接着機能が存在していれば、そのまま接着を実施すれば良く、特にない場合や不安定である場合は、液状やシート状の接着剤を用いても良い。また、補強材１４の材料自体に接着性がある場合は、そのまま使用しても構わない。【０１１２】
第１絶縁層１３の積層は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）及びポリノルボルネン樹脂等で形成されている。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。第１絶縁層１３の形成は、液状の有機材料であれば、スピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成される。また、フィルム状の有機材料の場合は、ラミネート法、プレス法やそれぞれに真空状態を付加した製法等により形成される。【０１１３】
ここでは、補強材１４としてガラスクロスにエポキシ樹脂を含浸した５０μｍ厚みのプリプレグ材を用い、真空ラミネータにより積層を行った。また、第１絶縁層１３は、２０μｍ厚みの低弾性率のシート状エポキシ樹脂を用いて、真空ラミネータにより積層を実施し、先のプリプレグ材と第１絶縁層１３をあわせてキュア工程の熱処理を実施した。【０１１４】
次いで、内蔵層ビア１８と第１配線１５を形成する。内蔵層ビア１８は、開口部をレーザ、ドライエッチング法、ブラストなどにより形成し、第１配線１５の工程で形成するか、ビア開口部を電解めっき法、無電解めっき法、印刷法等により導電材料で埋めてから配線形成しても良い。さらに、内蔵層ビア１８となる部分に金属ポストをめっき法や印刷法により形成しておき、第１絶縁層１３や補強材１４を形成した後にバフ研磨、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより表面を除去し、金属ポストを露出させて内蔵層ビア１８としても構わない。また、図１２は、内蔵層ビア１８の開口部を垂直な壁で示しているが、テーパ角を付けても構わない。また、第１配線１５と接続部１２は接続する。接続部１２は、先に記載したとおり接続部分が形成されており、第１絶縁層１３の仕上がり膜厚より厚い接続部１２の場合は、バフ研磨、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより接続部１２を第１配線１５形成前に露出させる。接続部１２が第１絶縁層１３より薄い場合は、開口部をレーザ、ドライエッチング法、ブラストなどにより形成し、第１配線１５の工程で接続する。第１配線１５は、図１０（ａ）に記載したとおりの配線技術により形成する。【０１１５】
ここでは、内蔵層ビア１８はレーザにより開口を形成し、支持体の銅板から給電を行うことで開口内部を銅メッキで充填した。また、接続部１２は、先に記載した通り、３０μｍ高さの銅ポストを形成しており、第１絶縁層表面をバフ研磨により研磨することで接続点を露出させた。さらに、第１配線１５は、スパッタ膜を給電層としたセミアディティブ法を用い、膜厚１０μｍとして形成した。【０１１６】
次に、図１２（ｅ）に示したとおり、第２絶縁層１９と第１配線１５を形成する。第２絶縁層１９は、図１２（ｂ）に記載の方法を、ビア１７と第１配線１５の形成は、図１２（ｃ）に記載した方法を用いて行う。【０１１７】
次に、図１３（ｆ）に示したとおり、支持体２６を除去する。支持体２６の除去方法は、ウェットエッチング法、ドライエッチング法、及び研磨法などのいずれかもしくはこれらの組み合わせにより行う。また、支持体２６内に低密着の剥離が容易な部分を設けていれば、剥離により行っても構わなく、剥離後にウェットエッチング法、ドライエッチング法、及び研磨法などのいずれかもしくはこれらの組み合わせによる処理を行っても良い。ここでは、ウェットエッチングにより銅板を除去した。その際、Ｎｉは銅板エッチング時のエッチングバリアとして使用する。最終的にはＮｉをウェットエッチングにて除去した。【０１１８】
次に、図１３（ｇ）に示すとおり、第２絶縁層１９を形成する。形成方法は、図１３（ｂ）に記載した方法を用い、積層後に熱処理を行って絶縁層とする。両面同時に積層しても良く、片面ずつ交互に積層しても構わない。本発明では、シート状の５０μｍ厚みのエポキシ樹脂を真空ラミネータにより両面同時に積層した。【０１１９】
次に、図１３（ｈ）に示すとおり、ビア１７と第１配線１５と第２配線１６を形成する。ビア１７は、感光性の有機材料を第２絶縁層１９に用いた場合は、スピンコート法、ラミネート法、プレス法、及び印刷法により形成した後、ビア１７となる開口部はフォトリソグラフィー法などにより形成される。非感光性や感光性でパターン解像度が低い有機材料を用いた場合は、ビア１７となる開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。さらに、ビア１７となる部分に金属ポストをめっき法や印刷法により形成しておき、第２絶縁層１９を形成した後に、ドライエッチング法、ＣＭＰ法、研削法、ラップ法などにより第２絶縁層１９の表面を除去し、金属ポストを露出させることでビア１７とする方法を用いても構わない。また、図１３は、ビア１７の開口部を垂直な壁で示しているが、テーパ角を付けても構わない。【０１２０】
次に、図１３（ｉ）に示すとおり、最表面にソルダーレジスト２２を形成する。ソルダーレジスト２２は、第１電極２０と第２電極２１となる部分を開口して形成する。ソルダーレジスト２２の開口を第１電極２０や第２電極２１より大きくした場合は、第１電極２０や第２電極２１の側壁部分のハンダ材料も接続面とすることができ、接続信頼性を高めることができる。また、改めて電極を設ける構造では、ソルダーレジスト２２も応力緩和に用いることができるため、更なる信頼性の向上が実現出来る。【０１２１】
第１電極２０や第２電極２１は、例えば複数の層が積層されたものであり、例えば、第１電極２０や第２電極２１の表面に形成されるハンダボールの濡れ性やボンディングワイヤーとの接続性を考慮して、第１電極２０や第２電極２１の表面は、銅、アルミニウム、金、銀及びハンダ材料からなる群から選択された少なくとも一種の金属及び合金が設けられる。第１電極２０や第２電極２１は、接続に対して効果のある構造を適宜選択すれば良く、必ずしも同じ構造とする必要はない。【０１２２】
ソルダーレジスト２２は、例えば有機材料で形成されており、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）及びポリノルボルネン樹脂等で形成されている。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。有機材料は、感光性、非感光性のいずれを用いても構わない。感光性の有機材料を用いた場合、フォトリソグラフィー法などにより開口部を形成する。非感光性や感光性でパターン解像度が低い有機材料を用いた場合、開口部はレーザ、ドライエッチング法、ブラストなどにより形成される。【０１２３】
第１電極２０や第２電極２１は、図１３に示した構造としても良く、ソルダーレジスト２２の開口が第１電極２０や第２電極２１電極より大きくなる逃げと呼ばれる構造としても良く、さらには、ソルダーレジスト上に電極を改めて作製する構造としても良い。図１３に示す構造では、ハンダ材料を用いて接続する場合に、第１電極２０や第２電極２１のみにハンダが供給される様にソルダーレジスト２２にて開口を制限している。このソルダーレジスト２２による制限により、ハンダの流れ量が制限されるため、半導体装置を実装基板や別部品と接続する際の取り付け高さを安定化させることが実現出来る。ここでは、感光性のソルダーレジスト２２を用いて開口部を形成した後に、第１電極２０や第２電極２１として無電解めっきにて、Ａｕ層が表面となる様にＣｕ層上にＮｉ層と金層を順に積層させた。Ｎｉ層の厚さは３μｍ、Ａｕ層の厚さは１μｍである。【０１２４】
実施例１０による半導体装置の製造方法によれば、実施例３による半導体装置と第１絶縁層１３と第２絶縁層１９の割合を変化させることで実施例４による半導体装置を効率よく形成することができる。補強材１４を取り付けなければ実施例２による半導体装置の効果を追加することができる。また、電子部品を搭載することや半導体装置の積層を行うことで、実施例５による半導体装置や実施例６による半導体装置を効率よく形成することができる。さらに、図１２、１３は個片の部分断面図として示しているが、複数の半導体装置が一度に作製され、ダイシングや裁断により個片化される工程を行っても良い。さらにまた、図１２（ａ）から（ｅ）までは、支持体の両面に半導体装置を形成して生産性を高めることを行っても良い。
【実施例１１】
【０１２５】
次に、実施例１０の変形例である実施例１１による半導体装置の製造方法について説明する。図１４は実施例１１による半導体装置の製造方法を示す製造工程図である。なお、各工程においては適宜洗浄や熱処理を行っても構わない。実施例１１は実施例１０とは、第２絶縁層１９を支持体２６除去前に形成する点が異なっている。以下に、実施例１０と異なる部分について説明を行う。特に記載のない部分については、実施例１０と同じである。【０１２６】
まず、図１４（ａ）は、図１２（ｅ）と同じ状態であり、図１２（ｅ）までは実施例１０と同じ内容にて形成する。次いで、図１４（ｂ）に示すとおり、第２絶縁層１９を積層する。次いで、図１４（ｃ）に示すとおり、支持体２６を除去する。次いで、図１４（ｄ）に示すとおり、第２絶縁層１９に第２配線１６が埋設されている面に第２絶縁層１９を積層する。この後は、図１３（ｈ）以降の工程を進めることとなる。【０１２７】
実施例１１による半導体装置の製造方法によれば、実施例１０と同じ効果に加えて、先に第２絶縁層１９を形成することにより、第１配線１５が支持体２６の除去工程でダメージを受けることが無くなり、不良発生率を少なくすることができる。また、支持体２６を除去した後の剛性が実施例１０より高くなるため、ハンドリング性を改善することができる。
【実施例１２】
【０１２８】
次に、実施例１０の第２の変形例である実施例１２による半導体装置の製造方法について説明する。図１５、１６は実施例１２による半導体装置の製造方法を示す製造工程図である。なお、各工程においては適宜洗浄や熱処理を行っても構わない。実施例１０とは、支持体２６上に第２絶縁層１９を形成する点と、第１配線１５を覆う様に第２絶縁層１９を形成してから支持体２６除去する点が異なっている。以下に、実施例１０と異なる部分について説明を行う。特に記載のない部分については、実施例１０の製造方法と同じである。【０１２９】
まず、図１５（ａ）に示すとおり、支持体２６上に第２絶縁層１９を形成する。また、第２絶縁層１９上に第１配線１５を形成する。次いで、図１５（ｂ）に示すとおり、第２配線１６を覆う様に第２絶縁層１９を形成する。次いで、図１５（ｃ）に示すとおり、第２絶縁層１９にビア１７と第２配線１６を形成する。次いで、図１５（ｄ）に示すとおり、第２配線１６を覆う様に第１絶縁層１３を形成し、半導体素子１１を設置する。さらに、補強材１４を形成し、第１絶縁層１３を覆う様に形成した後、内蔵層ビア１８と第１配線１５を形成する。第１配線１５と接続部１２は接続されている。【０１３０】
次いで、図１６（ｅ）に示すとおり、第２絶縁層１９を第１配線１５を覆う様に形成した後に、ビア１７と第１配線１５を形成する。次いで、図１６（ｆ）に示すとおり、第１配線１５を覆う様に第２絶縁層１９を形成する。次いで、図１６（ｇ）に示すとおり、支持体２６を除去する。この後は、実施例１０と同様に図１３（ｈ）以降の工程を進めることとなる。【０１３１】
上記実施例１２による半導体装置の製造方法によれば、実施例１０と同じ効果に加えて、支持体除去より先に両側の第２絶縁層１９を形成することにより、第１配線１５と第２配線１６が支持体２６の除去工程でダメージを受けることが無くなり、不良発生率を実施例１１より少なくすることができる。また、支持体２６を除去した後の剛性が実施例７〜１１より高くなるため、実施例７〜１１よりハンドリング性を改善することができる。【０１３２】
以上、実施例について説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【０１３３】
１０ａ〜１０ｆ：半導体装置
１１：半導体素子
１２、２４、２５：接続部
１３：第１絶縁層
１４：補強材
１５：第１配線
１６：第２配線
１７：ビア
１８：内蔵層ビア
１９：第２絶縁層
２０：第１電極
２１：第２電極
２２：ソルダーレジスト
２３：電子部品
２６：支持体
【図１】
2010101167.tif 000003
【図２】
2010101167.tif 000004
【図３】
2010101167.tif 000005
【図４】
2010101167.tif 000006
【図５】
2010101167.tif 000007
【図６】
2010101167.tif 000008
【図７】
2010101167.tif 000009
【図８】
2010101167.tif 000010
【図９】
2010101167.tif 000011
【図１０】
2010101167.tif 000012
【図１１】
2010101167.tif 000013
【図１２】
2010101167.tif 000014
【図１３】
2010101167.tif 000015
【図１４】
2010101167.tif 000016
【図１５】
2010101167.tif 000017
【図１６】
2010101167.tif 000018
【国際調査報告】
2010101167.tif 000019
2010101167.tif 000020
2010101167.tif 000021
2010101167.tif 000022
2010101167.tif 000023
2010101167.tif 000024