(57)【要約】  オーバーサンプリングＡ／Ｄ変換器は、第１の抵抗素子（１０１）、第１の容量素子（１０２）、第２の抵抗素子（１０３）、演算増幅器（１０４）、及び第２の容量素子（１０５）を有する第１のフィルタ（１０）と、第１のフィルタ（１０）の出力を受ける第２のフィルタ（２０）と、第３の抵抗素子（３０１）、第３の容量素子（３０２）、及び第４の抵抗素子（３０３）を有する第３のフィルタ（３０）と、第３のフィルタ（３０）の出力を受けてデジタル信号を生成する量子化器（４０）と、当該デジタル信号をアナログ電流信号に変換するＤ／Ａ変換器（５０）を備えている。Ｄ／Ａ変換器（５０）は、生成したアナログ電流信号を演算増幅器（１０４）の反転入力端に入力する。
2010021069.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、一端が前記第１の容量素子の一端に接続された第２の抵抗素子、反転入力端が前記第２の抵抗素子の他端に接続され、非反転入力端が接地された演算増幅器、及び前記演算増幅器の出力端と反転入力端との間に接続された第２の容量素子を有し、前記演算増幅器の出力端から信号を出力する第１のフィルタと、
前記第１のフィルタの出力を受ける第２のフィルタと、
一端に前記入力信号を受ける第３の抵抗素子、一端が前記第３の抵抗素子の他端に接続され、他端が接地された第３の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第３の容量素子の一端に接続された第４の抵抗素子を有し、前記第３の容量素子の一端から信号を出力する第３のフィルタと、
前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記演算増幅器の反転入力端に入力するＤ／Ａ変換器とを備えている
ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
【請求項２】
入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、一端が前記第１の容量素子の一端に接続された第２の抵抗素子、反転入力端が前記第２の抵抗素子の他端に接続され、非反転入力端が接地された演算増幅器、及び前記演算増幅器の出力端と反転入力端との間に接続された第２の容量素子を有し、前記演算増幅器の出力端から信号を出力する第１のフィルタと、
前記第１のフィルタの出力を受ける第２のフィルタと、
一端に前記入力信号を受ける第３の抵抗素子、一端が前記第３の抵抗素子の他端に接続され、他端が接地された第３の容量素子、及び入力端が前記第２のフィルタの出力端に接続され、出力端が前記第３の容量素子の一端に接続された電圧電流変換素子を有し、前記第３の容量素子の一端から信号を出力する第３のフィルタと、
前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記演算増幅器の反転入力端に入力するＤ／Ａ変換器とを備えている
ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
【請求項３】
請求項２のオーバーサンプリングＡ／Ｄ変換器において、
前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器を備えている
ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
【請求項４】
請求項１から３のいずれか一つのオーバーサンプリングＡ／Ｄ変換器において、
前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第３の容量素子の一端に入力するＤ／Ａ変換器を備えている
ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
【請求項５】
入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、一端が前記第１の容量素子の一端に接続された第２の抵抗素子、反転入力端が前記第２の抵抗素子の他端に接続され、非反転入力端が接地された演算増幅器、及び前記演算増幅器の出力端と反転入力端との間に接続された第２の容量素子を有し、前記演算増幅器の出力端から信号を出力する第１のフィルタと、
前記第１のフィルタの出力を受ける第２のフィルタと、
一端に前記入力信号を受ける第３の抵抗素子、一端が前記第３の抵抗素子の他端に接続され、他端が接地された第３の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第３の容量素子の一端に接続された第４の抵抗素子を有し、前記第３の容量素子の一端から信号を出力する第３のフィルタと、
前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器とを備えている
ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
【請求項６】
入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、及び入力端が前記第１の容量素子の一端に接続された電圧電流変換素子を有し、前記電圧電流変換素子の出力端から信号を出力する第１のフィルタと、
前記第１のフィルタの出力を受ける第２のフィルタと、
一端に前記入力信号を受ける第２の抵抗素子、一端が前記第２の抵抗素子の他端に接続され、他端が接地された第２の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第２の容量素子の一端に接続された第３の抵抗素子を有し、前記第２の容量素子の一端から信号を出力する第３のフィルタと、
前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
前記デジタル信号を受ける反転増幅器と、
前記反転増幅器の出力端と前記第１の容量素子の一端との間に接続された第４の抵抗素子とを備えている
ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
【請求項７】
入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、及び入力端が前記第１の容量素子の一端に接続された電圧電流変換素子を有し、前記電圧電流変換素子の出力端から信号を出力する第１のフィルタと、
前記第１のフィルタの出力を受ける第２のフィルタと、
一端に前記入力信号を受ける第２の抵抗素子、一端が前記第２の抵抗素子の他端に接続され、他端が接地された第２の容量素子、及び入力端が前記第２のフィルタの出力端に接続され、出力端が前記第２の容量素子の一端に接続された電圧電流変換素子を有し、前記第２の容量素子の一端から信号を出力する第３のフィルタと、
前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器とを備えている
ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーバーサンプリングＡ／Ｄ変換器に関し、特に、連続時間型ΔΣＡ／Ｄ変換器に関する。
【背景技術】
【０００２】
オーバーサンプリングＡ／Ｄ変換器は通信機器のフロントエンドや音声信号の変換などに広く用いられており、現在の通信、映像、音声信号処理回路に必須の回路技術である。オーバーサンプリングＡ／Ｄ変換器の一つに、積分器などの連続時間型フィルタを備えた連続時間型ΔΣＡ／Ｄ変換器（CTDS-ADC:Continuous Time Delta-Sigma A/D comverter）がある（例えば、非特許文献１，２参照）。【０００３】
一般的なＣＴＤＳ−ＡＤＣでは、入力信号は縦続接続されたｎ個の積分器を通って量子化器によって量子化される。量子化器の出力はｎ個のＤ／Ａ変換器によって電流信号に変換されてからｎ個の積分器のそれぞれにフィードバックされる。ＣＴＤＳ−ＡＤＣはアナログ回路部分にスイッチを含まないため低電圧化が可能である。また、サンプリングフィルタを用いた場合に通常必要となる前置フィルタがＣＴＤＳ−ＡＤＣでは不要である。これらの点から、ＣＴＤＳ−ＡＤＣは通信システムへの応用に適しており、近年、応用開発研究が盛んとなっている。【０００４】
一般的なＣＴＤＳ−ＡＤＣのＡ／Ｄ変換精度は、入力信号が通過する連続時間型フィルタの線形特性やダイナミックレンジなどに大きく影響される。そこで、入力信号を量子化器の入力にフィードフォワードするとともに量子化器の出力を連続時間型フィルタの入力にフィードバックすることで、連続時間型フィルタの前段で入力信号を除去して量子化ノイズだけが連続時間型フィルタを通過するように改良したものがある（例えば、非特許文献３参照）。これによると、連続時間型フィルタに要求される線形特性やダイナミックレンジが大幅に緩和されるため、回路構成が簡素化できるとともに消費電力を低減することができる。また、量子化器の出力を量子化器の入力にフィードバックすることで、ＣＴＤＳ−ＡＤＣの動作安定性を向上させる技術が公知である（例えば、非特許文献４参照）。
【非特許文献１】Richard Schreier and Bo Bang, "Delta-Sigma Modulators Employing Continuous-Time Circuitry", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS--I: FUNDAMENTAL THEORY AND APPLICATIONS, VOL. 43, NO. 4, APRIL 1996
【非特許文献２】Xuefeng Chen et al., "A 18mW CT ΔΣ Modulator with 25MHz Bandwidth for Next Generation Wireless Applications", IEEE 2007 Custom Intergrated Circuits Conference, 2007
【非特許文献３】Paulo G.R. Silva, Lucien J. Breems, Kofi A.A. Makinwa, Raf Roovers, Johan H. Huijsing, "An 118dB DR CT IF-to-Baseband ΣΔ Modulator for AM/FM/IBOC Radio Receivers", ISSCC 2006 / SESSION 3 / OVERSAMPLING ADCs / 3.3, February 6, 2006
【非特許文献４】G. Mitteregger, C. Ebner, S. Mechnig, T. Blon, C. Holuigue, E. Romani, A. Melodia, V. Melini, "A 14b 20mW 640MHz CMOS CT ΔΣ ADC with 20MHz Signal Bandwidth and 12b ENOB", ISSCC 2006 / SESSION 3 / OVERSAMPLING ADCs / 3.1, February 6, 2006
【発明の開示】
【発明が解決しようとする課題】
【０００５】
改良型のＣＴＤＳ−ＡＤＣでは、フィードフォワードした入力信号と連続時間型フィルタの出力との加算部分にトランジスタなどの能動素子が用いられている。したがって、入力信号が当該加算部分を通過する際にそれを構成する能動素子の非線形性などによってやはり信号歪みが生じてしまう。【０００６】
また、改良型のＣＴＤＳ−ＡＤＣでは、フィードフォワードした入力信号のアンチエイリアス処理のためのフィルタを量子化器の前段に挿入する場合、同じ回路構成のフィルタを連続時間型フィルタの前段にも挿入しなければならない。ここで、当該フィルタが能動素子を含む場合、アンチエイリアスフィルタもまた能動素子を用いて構成されることとなり、信号歪みの原因となる。さらに、改良型のＣＴＤＳ−ＡＤＣの動作安定性を向上させるために量子化器の出力を量子化器の入力にフィードバックすると、単に量子化器の前段及び連続時間型フィルタの前段のそれぞれに同じ回路構成のフィルタを挿入するだけでは、連続時間型フィルタの前段で入力信号を除去できないという問題がある。【０００７】
上記問題に鑑み、本発明は、入力信号をフィードフォワードするタイプのＣＴＤＳ−ＡＤＣについて、信号歪みを低減するとともにアンチエイリアス処理を可能にし、さらには動作安定性を向上させることを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明では次の手段を講じた。すなわち、入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、一端が前記第１の容量素子の一端に接続された第２の抵抗素子、反転入力端が前記第２の抵抗素子の他端に接続され、非反転入力端が接地された演算増幅器、及び前記演算増幅器の出力端と反転入力端との間に接続された第２の容量素子を有し、前記演算増幅器の出力端から信号を出力する第１のフィルタと、前記第１のフィルタの出力を受ける第２のフィルタと、一端に前記入力信号を受ける第３の抵抗素子、一端が前記第３の抵抗素子の他端に接続され、他端が接地された第３の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第３の容量素子の一端に接続された第４の抵抗素子を有し、前記第３の容量素子の一端から信号を出力する第３のフィルタと、前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記演算増幅器の反転入力端に入力するＤ／Ａ変換器とを備えているものとする。【０００９】
これによると、第１から第４の抵抗素子の各抵抗値、及び第１及び第３の容量素子の各容量値をそれぞれ所定の比率に設定することによって、第２のフィルタの前段で入力信号を除去することができ、また、フィードフォワードした入力信号は能動素子を経由することなく量子化器に入力されるため、信号歪みを低減することができる。さらに、第３のフィルタがアンチエイリアスフィルタとして機能する。【００１０】
前記第４の抵抗素子を、入力端が前記第２のフィルタの出力端に接続され、出力端が前記第３の容量素子の一端に接続された電圧電流変換素子に置き換えてもよい。これによると、第３のフィルタのゲインを大きく保つことができる。【００１１】
さらに、当該オーバーサンプリングＡ／Ｄ変換器は、前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器を備えていてもよい。これによると、第１から第４の抵抗素子の各抵抗値、及び第１及び第３の容量素子の各容量値をそれぞれ同じ値に設定することで、第２のフィルタの前段で入力信号を除去することができる。【００１２】
好ましくは、上記の各オーバーサンプリングＡ／Ｄ変換器は、前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第３の容量素子の一端に入力するＤ／Ａ変換器を備えているものとする。これによると、当該オーバーサンプリングＡ／Ｄ変換器の動作安定性を向上することができる。【００１３】
前記第４の抵抗素子を備えたオーバーサンプリングＡ／Ｄ変換器については、前記Ｄ／Ａ変換器の出力端を、前記演算増幅器の反転入力端ではなく、前記第１の容量素子の一端に接続してもよい。これによると、第１から第４の抵抗素子の各抵抗値、及び第１及び第３の容量素子の各容量値をそれぞれ同じ値に設定することで、第２のフィルタの前段で入力信号を除去することができる。【００１４】
また、入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、及び入力端が前記第１の容量素子の一端に接続された電圧電流変換素子を有し、前記電圧電流変換素子の出力端から信号を出力する第１のフィルタと、前記第１のフィルタの出力を受ける第２のフィルタと、一端に前記入力信号を受ける第２の抵抗素子、一端が前記第２の抵抗素子の他端に接続され、他端が接地された第２の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第２の容量素子の一端に接続された第３の抵抗素子を有し、前記第２の容量素子の一端から信号を出力する第３のフィルタと、前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、前記デジタル信号を受ける反転増幅器と、前記反転増幅器の出力端と前記第１の容量素子の一端との間に接続された第４の抵抗素子とを備えているものとする。【００１５】
これによると、第１から第４の抵抗素子の各抵抗値、及び第１及び第３の容量素子の各容量値をそれぞれ同じ値に設定することによって、第２のフィルタの前段で入力信号を除去することができ、また、フィードフォワードした入力信号は能動素子を経由することなく量子化器に入力されるため、信号歪みを低減することができる。さらに、第３のフィルタがアンチエイリアスフィルタとして機能する。【００１６】
前記第３の抵抗素子を、入力端が前記第２のフィルタの出力端に接続され、出力端が前記第２の容量素子の一端に接続された電圧電流変換素子に置き換えるとともに、前記反転増幅器及び前記第４の抵抗素子を、前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器に置き換えてもよい。これによると、第３のフィルタのゲインを大きく保つことができる。
【発明の効果】
【００１７】
本発明によると、入力信号をフィードフォワードするタイプのＣＴＤＳ−ＡＤＣについて、信号歪みが低減するとともにアンチエイリアス処理が可能となり、Ａ／Ｄ変換精度が向上する。さらに、同タイプのＣＴＤＳ−ＡＤＣの動作安定性が向上する。
【図面の簡単な説明】
【００１８】
【図１】図１は、第１の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。
【図２】図２は、第２の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。
【図３】図３は、第３の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。
【図４】図４は、第４の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。
【図５】図５は、第５の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。
【図６】図６は、第６の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。
【符号の説明】
【００１９】
１０    フィルタ（第１のフィルタ）
１０’    フィルタ（第１のフィルタ）
１０１  抵抗素子（第１の抵抗素子）
１０２  容量素子（第１の容量素子）
１０３  抵抗素子（第２の抵抗素子）
１０４  演算増幅器
１０５  容量素子（第２の容量素子）
１０６  電圧電流変換素子
２０    フィルタ（第２のフィルタ）
３０    フィルタ（第３のフィルタ）
３０’  フィルタ（第３のフィルタ）
３０１  抵抗素子（第３の抵抗素子、第２の抵抗素子）
３０２  容量素子（第３の容量素子、第２の容量素子）
３０３  抵抗素子（第４の抵抗素子、第３の抵抗素子）
３０３’電圧電流変換素子
４０    量子化器
５０    Ｄ／Ａ変換器
６０    Ｄ／Ａ変換器
７０    Ｄ／Ａ変換器
８０    反転増幅器
９０    抵抗素子（第４の抵抗素子）
【発明を実施するための最良の形態】
【００２０】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。【００２１】
《第１の実施形態》
図１は、第１の実施形態に係るＣＴＤＳ−ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ−ＡＤＣにおいて、フィルタ１０は、一端に入力信号Ｖｉｎを受ける抵抗素子１０１、一端が抵抗素子１０１の他端に接続され、他端が接地された容量素子１０２、一端が容量素子１０２の一端に接続された抵抗素子１０３、反転入力端が抵抗素子１０３の他端に接続され、非反転入力端が接地された演算増幅器１０４、及び演算増幅器１０４の反転入力端と出力端との間に接続された容量素子１０５を備え、演算増幅器１０４の出力端から信号を出力する。フィルタ２０は、フィルタ１０の出力を受ける連続時間型フィルタである。フィルタ３０は、一端に入力信号Ｖｉｎを受ける抵抗素子３０１、一端が抵抗素子３０１の他端に接続され、他端が接地された容量素子３０２、及び一端がフィルタ２０の出力端に接続され、他端が容量素子３０２の一端に接続された抵抗素子３０３を備え、容量素子３０２の一端から信号を出力する。すなわち、フィルタ３０は、入力信号Ｖｉｎとフィルタ２０の出力を加算する働きをする。量子化器４０は、フィルタ３０の出力を受けてデジタル信号Ｖｏｕｔを生成する。Ｄ／Ａ変換器５０は、デジタル信号Ｖｏｕｔをアナログ電流信号に変換し、当該電流信号を演算増幅器１０４の反転入力端に入力する。Ｄ／Ａ変換器６０は、デジタル信号Ｖｏｕｔをアナログ電流信号に変換し、当該電流信号を容量素子３０２の一端に入力する。【００２２】
本実施形態に係るＣＴＤＳ−ＡＤＣにおいて、抵抗素子３０１及び抵抗素子３０２の抵抗値をＲ、容量素子３０２の容量値をＣ、Ｄ／Ａ変換器５０のゲイン（ｇｍ値）を−１／Ｒ、Ｄ／Ａ変換器６０のゲインを−α／Ｒとしたとき、抵抗素子１０１の抵抗値は（ｎ＋α−β）Ｒ、抵抗素子１０３の抵抗値はβＲ、容量素子１０２の容量値はＣ／（（ｎ＋α）β−β２）にそれぞれ設定するものとする。ただし、ｎは容量素子３０２に接続された抵抗素子の個数（ここではｎ＝２）、βは抵抗素子１０１、抵抗素子１０３及び容量素子１０２の各素子値が負とならない範囲で任意に設定可能な定数である。なお、β＝（ｎ＋α）／２のとき、容量素子１０２の容量値は最小となる。【００２３】
ここで、容量素子１０５の容量値をＣ１、フィルタ２０の伝達関数を−Ｌ（ｓ）、容量素子１０２の一端の電圧をＶ１、フィルタ１０の出力電圧をＶ２、フィルタ２０の出力電圧をＶ３、フィルタ３０の出力電圧をＶ４とすると、次の節点方程式が成り立つ。ただし、ｓはラプラス演算子、Ｑは量子化ノイズである。【００２４】
【数１】
2010021069.tif 000003
【００２５】
上記節点方程式にｎ＝２を代入して電圧Ｖ２に現れる入力信号Ｖｉｎの成分を計算するとゼロとなる。すなわち、フィルタ２０の前段で入力信号Ｖｉｎが除去され、フィルタ２０には量子化ノイズしか入力されない。さらに、フィードフォワードした入力信号Ｖｉｎは能動素子を通らずに量子化器４０に入力されるため、信号歪みを低減することができる。一方、Ｄ／Ａ変換器５０及びＤ／Ａ変換器６０において信号歪みが生じる可能性がある。しかし、Ｄ／Ａ変換器における歪み誤差はダイナミックエレメントマッチング手法によって高周波領域に拡散することができるため、Ｄ／Ａ変換器５０及びＤ／Ａ変換器６０における信号歪みは特に考慮しなくてもよい。【００２６】
また、デジタル信号Ｖｏｕｔに現れる入力信号Ｖｉｎの成分を計算すると
Ｖｏｕｔ＝Ｖｉｎ／（ｓ・Ｃ・Ｒ＋２＋α）
となる。すなわち、フィルタ３０は、フィードフォワードした入力信号Ｖｉｎのアンチエイリアスフィルタとして機能する。さらに、本実施形態に係るＣＴＤＳ−ＡＤＣは、デジタル信号Ｖｏｕｔを量子化器４０の入力にフィードバックしているため、動作安定性に優れている。なお、Ｄ／Ａ変換器６０は省略可能である（すなわち、α＝０）。【００２７】
《第２の実施形態》
図２は、第２の実施形態に係るＣＴＤＳ−ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ−ＡＤＣは、図１のＣＴＤＳ−ＡＤＣのフィルタ３０をフィルタ３０’に置き換えたものである。以下、第１の実施形態と異なる点についてのみ説明する。【００２８】
フィルタ３０’は、フィルタ３０における抵抗素子３０３を電圧電流変換素子３０３’に置き換えたものである。電圧電流変換素子３０３’の入力端はフィルタ２０の出力端に接続され、出力端は容量素子３０２の一端に接続されている。【００２９】
ここで、電圧電流変換素子３０３’のｇｍ値を１／Ｒとすると、次の節点方程式が成り立つ。【００３０】
【数２】
2010021069.tif 000004
【００３１】
上記節点方程式にｎ＝２を代入して電圧Ｖ２に現れる入力信号Ｖｉｎの成分を計算するとゼロとなる。すなわち、フィルタ２０の前段で入力信号Ｖｉｎが除去される。また、デジタル信号Ｖｏｕｔに現れる入力信号Ｖｉｎの成分を計算すると
Ｖｏｕｔ＝Ｖｉｎ／（ｓ・Ｃ・Ｒ＋１＋α）
となる。すなわち、第１の実施形態に係るＣＴＤＳ−ＡＤＣよりもゲインを大きくすることができる。【００３２】
《第３の実施形態》
図３は、第３の実施形態に係るＣＴＤＳ−ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ−ＡＤＣは、図１のＣＴＤＳ−ＡＤＣにおけるＤ／Ａ変換器５０の出力端を演算増幅器１０４の反転入力端ではなく容量素子１０２の一端に接続したものである。【００３３】
本実施形態では、抵抗素子１０１、抵抗素子１０３、抵抗素子３０１及び抵抗素子３０３の抵抗値をＲ、容量素子１０２及び容量素子３０２の容量値をＣに設定することで、フィルタ２０の前段で入力信号Ｖｉｎを除去することができる。【００３４】
《第４の実施形態》
図４は、第４の実施形態に係るＣＴＤＳ−ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ−ＡＤＣは、図２のＣＴＤＳ−ＡＤＣを差動系にし、さらに、デジタル信号Ｖｏｕｔをアナログ電流信号に変換し、当該電流信号を容量素子１０２の一端に入力するＤ／Ａ変換器７０を追加したものである。【００３５】
本実施形態では、Ｄ／Ａ変換器７０のゲインを−（α−１）／Ｒ、フィルタ２０の伝達関数をＬ（ｓ）、抵抗素子１０１、抵抗素子１０３及び抵抗素子３０１の抵抗値をＲ、容量素子１０２及び容量素子３０２の容量値をＣに設定することで、フィルタ２０の前段で入力信号Ｖｉｎを除去することができる。【００３６】
《第５の実施形態》
図５は、第５の実施形態に係るＣＴＤＳ−ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ−ＡＤＣにおいて、フィルタ１０’は、一端に入力信号Ｖｉｎを受ける抵抗素子１０１、一端が抵抗素子１０１の他端に接続され、他端が接地された容量素子１０２、及び入力端が容量素子１０２の一端に接続された電圧電流変換素子１０６を備え、電圧電流変換素子１０６の出力端から信号を出力する。フィルタ２０、フィルタ３０、及び量子化器４０は、第１の実施形態で説明したとおりである。反転増幅器８０は、デジタル信号Ｖｏｕｔを反転増幅する。抵抗素子９０は、反転増幅器８０の出力端と容量素子１０２の一端との間に接続されている。【００３７】
本実施形態では、抵抗素子１０１、抵抗素子３０１、抵抗素子３０２及び抵抗素子９０の抵抗値をＲ、容量素子１０２及び容量素子３０２の容量値をＣ、反転増幅器８０のゲインを−１に設定することで、フィルタ２０の前段で入力信号Ｖｉｎを除去することができる。【００３８】
《第６の実施形態》
図６は、第６の実施形態に係るＣＴＤＳ−ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ−ＡＤＣにおいて、フィルタ１０’は、第５の実施形態で説明したとおりである。フィルタ２０、量子化器４０及びＤ／Ａ変換器５０は、第１の実施形態で説明したとおりである。フィルタ３０’は、第２の実施形態で説明したとおりである。【００３９】
本実施形態では、抵抗素子１０１及び抵抗素子３０１の抵抗値をＲ、容量素子１０２及び容量素子３０２の容量値をＣ、電圧電流変換素子３０３’のゲインを１／Ｒ、Ｄ／Ａ変換器５０のゲインを−１／Ｒに設定することで、フィルタ２０の前段で入力信号Ｖｉｎを除去することができる。【００４０】
以上のように、第３から第６の実施形態では、各抵抗素子及び各容量素子をそれぞれ同じ素子値に揃えればよいため、素子値誤差に対するロバスト性が高まり、結果としてＡ／Ｄ変換精度を向上させることができる。
【産業上の利用可能性】
【００４１】
本発明に係るオーバーサンプリングＡ／Ｄ変換器は、Ａ／Ｄ変換精度及び動作安定性に優れているため、携帯通信機器などに有用である。
【図１】
2010021069.tif 000005
【図２】
2010021069.tif 000006
【図３】
2010021069.tif 000007
【図４】
2010021069.tif 000008
【図５】
2010021069.tif 000009
【図６】
2010021069.tif 000010
【手続補正書】
【提出日】平成23年1月25日(2011.1.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーバーサンプリングＡ／Ｄ変換器に関し、特に、連続時間型ΔΣＡ／Ｄ変換器に関する。
【背景技術】
【０００２】
オーバーサンプリングＡ／Ｄ変換器は通信機器のフロントエンドや音声信号の変換などに広く用いられており、現在の通信、映像、音声信号処理回路に必須の回路技術である。オーバーサンプリングＡ／Ｄ変換器の一つに、積分器などの連続時間型フィルタを備えた連続時間型ΔΣＡ／Ｄ変換器（CTDS-ADC:Continuous Time Delta-Sigma A/D comverter）がある（例えば、非特許文献１，２参照）。
【０００３】
一般的なＣＴＤＳ−ＡＤＣでは、入力信号は縦続接続されたｎ個の積分器を通って量子化器によって量子化される。量子化器の出力はｎ個のＤ／Ａ変換器によって電流信号に変換されてからｎ個の積分器のそれぞれにフィードバックされる。ＣＴＤＳ−ＡＤＣはアナログ回路部分にスイッチを含まないため低電圧化が可能である。また、サンプリングフィルタを用いた場合に通常必要となる前置フィルタがＣＴＤＳ−ＡＤＣでは不要である。これらの点から、ＣＴＤＳ−ＡＤＣは通信システムへの応用に適しており、近年、応用開発研究が盛んとなっている。
【０００４】
一般的なＣＴＤＳ−ＡＤＣのＡ／Ｄ変換精度は、入力信号が通過する連続時間型フィルタの線形特性やダイナミックレンジなどに大きく影響される。そこで、入力信号を量子化器の入力にフィードフォワードするとともに量子化器の出力を連続時間型フィルタの入力にフィードバックすることで、連続時間型フィルタの前段で入力信号を除去して量子化ノイズだけが連続時間型フィルタを通過するように改良したものがある（例えば、非特許文献３参照）。これによると、連続時間型フィルタに要求される線形特性やダイナミックレンジが大幅に緩和されるため、回路構成が簡素化できるとともに消費電力を低減することができる。また、量子化器の出力を量子化器の入力にフィードバックすることで、ＣＴＤＳ−ＡＤＣの動作安定性を向上させる技術が公知である（例えば、非特許文献４参照）。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Richard Schreier and Bo Bang, "Delta-Sigma Modulators Employing Continuous-Time Circuitry", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS--I: FUNDAMENTAL THEORY AND APPLICATIONS, VOL. 43, NO. 4, APRIL 1996
【非特許文献２】Xuefeng Chen et al., "A 18mW CT ΔΣ Modulator with 25MHz Bandwidth for Next Generation Wireless Applications", IEEE 2007 Custom Intergrated Circuits Conference, 2007
【非特許文献３】Paulo G.R. Silva, Lucien J. Breems, Kofi A.A. Makinwa, Raf Roovers, Johan H. Huijsing, "An 118dB DR CT IF-to-Baseband ΣΔ Modulator for AM/FM/IBOC Radio Receivers", ISSCC 2006 / SESSION 3 / OVERSAMPLING ADCs / 3.3, February 6, 2006
【非特許文献４】G. Mitteregger, C. Ebner, S. Mechnig, T. Blon, C. Holuigue, E. Romani, A. Melodia, V. Melini, "A 14b 20mW 640MHz CMOS CT ΔΣ ADC with 20MHz Signal Bandwidth and 12b ENOB", ISSCC 2006 / SESSION 3 / OVERSAMPLING ADCs / 3.1, February 6, 2006
【発明の概要】
【発明が解決しようとする課題】
【０００６】
改良型のＣＴＤＳ−ＡＤＣでは、フィードフォワードした入力信号と連続時間型フィルタの出力との加算部分にトランジスタなどの能動素子が用いられている。したがって、入力信号が当該加算部分を通過する際にそれを構成する能動素子の非線形性などによってやはり信号歪みが生じてしまう。
【０００７】
また、改良型のＣＴＤＳ−ＡＤＣでは、フィードフォワードした入力信号のアンチエイリアス処理のためのフィルタを量子化器の前段に挿入する場合、同じ回路構成のフィルタを連続時間型フィルタの前段にも挿入しなければならない。ここで、当該フィルタが能動素子を含む場合、アンチエイリアスフィルタもまた能動素子を用いて構成されることとなり、信号歪みの原因となる。さらに、改良型のＣＴＤＳ−ＡＤＣの動作安定性を向上させるために量子化器の出力を量子化器の入力にフィードバックすると、単に量子化器の前段及び連続時間型フィルタの前段のそれぞれに同じ回路構成のフィルタを挿入するだけでは、連続時間型フィルタの前段で入力信号を除去できないという問題がある。
【０００８】
上記問題に鑑み、本発明は、入力信号をフィードフォワードするタイプのＣＴＤＳ−ＡＤＣについて、信号歪みを低減するとともにアンチエイリアス処理を可能にし、さらには動作安定性を向上させることを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明では次の手段を講じた。すなわち、入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、一端が前記第１の容量素子の一端に接続された第２の抵抗素子、反転入力端が前記第２の抵抗素子の他端に接続され、非反転入力端が接地された演算増幅器、及び前記演算増幅器の出力端と反転入力端との間に接続された第２の容量素子を有し、前記演算増幅器の出力端から信号を出力する第１のフィルタと、前記第１のフィルタの出力を受ける第２のフィルタと、一端に前記入力信号を受ける第３の抵抗素子、一端が前記第３の抵抗素子の他端に接続され、他端が接地された第３の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第３の容量素子の一端に接続された第４の抵抗素子を有し、前記第３の容量素子の一端から信号を出力する第３のフィルタと、前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記演算増幅器の反転入力端に入力するＤ／Ａ変換器とを備えているものとする。
【００１０】
これによると、第１から第４の抵抗素子の各抵抗値、及び第１及び第３の容量素子の各容量値をそれぞれ所定の比率に設定することによって、第２のフィルタの前段で入力信号を除去することができ、また、フィードフォワードした入力信号は能動素子を経由することなく量子化器に入力されるため、信号歪みを低減することができる。さらに、第３のフィルタがアンチエイリアスフィルタとして機能する。
【００１１】
前記第４の抵抗素子を、入力端が前記第２のフィルタの出力端に接続され、出力端が前記第３の容量素子の一端に接続された電圧電流変換素子に置き換えてもよい。これによると、第３のフィルタのゲインを大きく保つことができる。
【００１２】
さらに、当該オーバーサンプリングＡ／Ｄ変換器は、前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器を備えていてもよい。これによると、第１から第４の抵抗素子の各抵抗値、及び第１及び第３の容量素子の各容量値をそれぞれ同じ値に設定することで、第２のフィルタの前段で入力信号を除去することができる。
【００１３】
好ましくは、上記の各オーバーサンプリングＡ／Ｄ変換器は、前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第３の容量素子の一端に入力するＤ／Ａ変換器を備えているものとする。これによると、当該オーバーサンプリングＡ／Ｄ変換器の動作安定性を向上することができる。
【００１４】
前記第４の抵抗素子を備えたオーバーサンプリングＡ／Ｄ変換器については、前記Ｄ／Ａ変換器の出力端を、前記演算増幅器の反転入力端ではなく、前記第１の容量素子の一端に接続してもよい。これによると、第１から第４の抵抗素子の各抵抗値、及び第１及び第３の容量素子の各容量値をそれぞれ同じ値に設定することで、第２のフィルタの前段で入力信号を除去することができる。
【００１５】
また、入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、及び入力端が前記第１の容量素子の一端に接続された電圧電流変換素子を有し、前記電圧電流変換素子の出力端から信号を出力する第１のフィルタと、前記第１のフィルタの出力を受ける第２のフィルタと、一端に前記入力信号を受ける第２の抵抗素子、一端が前記第２の抵抗素子の他端に接続され、他端が接地された第２の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第２の容量素子の一端に接続された第３の抵抗素子を有し、前記第２の容量素子の一端から信号を出力する第３のフィルタと、前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、前記デジタル信号を受ける反転増幅器と、前記反転増幅器の出力端と前記第１の容量素子の一端との間に接続された第４の抵抗素子とを備えているものとする。
【００１６】
これによると、第１から第４の抵抗素子の各抵抗値、及び第１及び第３の容量素子の各容量値をそれぞれ同じ値に設定することによって、第２のフィルタの前段で入力信号を除去することができ、また、フィードフォワードした入力信号は能動素子を経由することなく量子化器に入力されるため、信号歪みを低減することができる。さらに、第３のフィルタがアンチエイリアスフィルタとして機能する。
【００１７】
前記第３の抵抗素子を、入力端が前記第２のフィルタの出力端に接続され、出力端が前記第２の容量素子の一端に接続された電圧電流変換素子に置き換えるとともに、前記反転増幅器及び前記第４の抵抗素子を、前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器に置き換えてもよい。これによると、第３のフィルタのゲインを大きく保つことができる。
【発明の効果】
【００１８】
本発明によると、入力信号をフィードフォワードするタイプのＣＴＤＳ−ＡＤＣについて、信号歪みが低減するとともにアンチエイリアス処理が可能となり、Ａ／Ｄ変換精度が向上する。さらに、同タイプのＣＴＤＳ−ＡＤＣの動作安定性が向上する。
【図面の簡単な説明】
【００１９】
【図１】図１は、第１の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。
【図２】図２は、第２の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。
【図３】図３は、第３の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。
【図４】図４は、第４の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。
【図５】図５は、第５の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。
【図６】図６は、第６の実施形態に係るオーバーサンプリングＡ／Ｄ変換器の構成図である。
【発明を実施するための形態】
【００２０】
以下、本発明を実施するための形態について、図面を参照しながら説明する。
【００２１】
《第１の実施形態》
図１は、第１の実施形態に係るＣＴＤＳ−ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ−ＡＤＣにおいて、フィルタ１０は、一端に入力信号Ｖｉｎを受ける抵抗素子１０１、一端が抵抗素子１０１の他端に接続され、他端が接地された容量素子１０２、一端が容量素子１０２の一端に接続された抵抗素子１０３、反転入力端が抵抗素子１０３の他端に接続され、非反転入力端が接地された演算増幅器１０４、及び演算増幅器１０４の反転入力端と出力端との間に接続された容量素子１０５を備え、演算増幅器１０４の出力端から信号を出力する。フィルタ２０は、フィルタ１０の出力を受ける連続時間型フィルタである。フィルタ３０は、一端に入力信号Ｖｉｎを受ける抵抗素子３０１、一端が抵抗素子３０１の他端に接続され、他端が接地された容量素子３０２、及び一端がフィルタ２０の出力端に接続され、他端が容量素子３０２の一端に接続された抵抗素子３０３を備え、容量素子３０２の一端から信号を出力する。すなわち、フィルタ３０は、入力信号Ｖｉｎとフィルタ２０の出力を加算する働きをする。量子化器４０は、フィルタ３０の出力を受けてデジタル信号Ｖｏｕｔを生成する。Ｄ／Ａ変換器５０は、デジタル信号Ｖｏｕｔをアナログ電流信号に変換し、当該電流信号を演算増幅器１０４の反転入力端に入力する。Ｄ／Ａ変換器６０は、デジタル信号Ｖｏｕｔをアナログ電流信号に変換し、当該電流信号を容量素子３０２の一端に入力する。
【００２２】
本実施形態に係るＣＴＤＳ−ＡＤＣにおいて、抵抗素子３０１及び抵抗素子３０３の抵抗値をＲ、容量素子３０２の容量値をＣ、Ｄ／Ａ変換器５０のゲイン（ｇｍ値）を−１／Ｒ、Ｄ／Ａ変換器６０のゲインを−α／Ｒとしたとき、抵抗素子１０１の抵抗値は（ｎ＋α−β）Ｒ、抵抗素子１０３の抵抗値はβＲ、容量素子１０２の容量値はＣ／（（ｎ＋α）β−β２）にそれぞれ設定するものとする。ただし、ｎは容量素子３０２に接続された抵抗素子の個数（ここではｎ＝２）、βは抵抗素子１０１、抵抗素子１０３及び容量素子１０２の各素子値が負とならない範囲で任意に設定可能な定数である。なお、β＝（ｎ＋α）／２のとき、容量素子１０２の容量値は最小となる。
【００２３】
ここで、容量素子１０５の容量値をＣ１、フィルタ２０の伝達関数を−Ｌ（ｓ）、容量素子１０２の一端の電圧をＶ１、フィルタ１０の出力電圧をＶ２、フィルタ２０の出力電圧をＶ３、フィルタ３０の出力電圧をＶ４とすると、次の節点方程式が成り立つ。ただし、ｓはラプラス演算子、Ｑは量子化ノイズである。
【００２４】
【数１】
2010021069.tif 000011
【００２５】
上記節点方程式にｎ＝２を代入して電圧Ｖ２に現れる入力信号Ｖｉｎの成分を計算するとゼロとなる。すなわち、フィルタ２０の前段で入力信号Ｖｉｎが除去され、フィルタ２０には量子化ノイズしか入力されない。さらに、フィードフォワードした入力信号Ｖｉｎは能動素子を通らずに量子化器４０に入力されるため、信号歪みを低減することができる。一方、Ｄ／Ａ変換器５０及びＤ／Ａ変換器６０において信号歪みが生じる可能性がある。しかし、Ｄ／Ａ変換器における歪み誤差はダイナミックエレメントマッチング手法によって高周波領域に拡散することができるため、Ｄ／Ａ変換器５０及びＤ／Ａ変換器６０における信号歪みは特に考慮しなくてもよい。
【００２６】
また、デジタル信号Ｖｏｕｔに現れる入力信号Ｖｉｎの成分を計算すると
Ｖｏｕｔ＝Ｖｉｎ／（ｓ・Ｃ・Ｒ＋２＋α）
となる。すなわち、フィルタ３０は、フィードフォワードした入力信号Ｖｉｎのアンチエイリアスフィルタとして機能する。さらに、本実施形態に係るＣＴＤＳ−ＡＤＣは、デジタル信号Ｖｏｕｔを量子化器４０の入力にフィードバックしているため、動作安定性に優れている。なお、Ｄ／Ａ変換器６０は省略可能である（すなわち、α＝０）。
【００２７】
《第２の実施形態》
図２は、第２の実施形態に係るＣＴＤＳ−ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ−ＡＤＣは、図１のＣＴＤＳ−ＡＤＣのフィルタ３０をフィルタ３０’に置き換えたものである。以下、第１の実施形態と異なる点についてのみ説明する。
【００２８】
フィルタ３０’は、フィルタ３０における抵抗素子３０３を電圧電流変換素子３０３’に置き換えたものである。電圧電流変換素子３０３’の入力端はフィルタ２０の出力端に接続され、出力端は容量素子３０２の一端に接続されている。
【００２９】
ここで、電圧電流変換素子３０３’のｇｍ値を１／Ｒとすると、次の節点方程式が成り立つ。
【００３０】
【数２】
2010021069.tif 000012
【００３１】
上記節点方程式にｎ＝２を代入して電圧Ｖ２に現れる入力信号Ｖｉｎの成分を計算するとゼロとなる。すなわち、フィルタ２０の前段で入力信号Ｖｉｎが除去される。また、デジタル信号Ｖｏｕｔに現れる入力信号Ｖｉｎの成分を計算すると
Ｖｏｕｔ＝Ｖｉｎ／（ｓ・Ｃ・Ｒ＋１＋α）
となる。すなわち、第１の実施形態に係るＣＴＤＳ−ＡＤＣよりもゲインを大きくすることができる。
【００３２】
《第３の実施形態》
図３は、第３の実施形態に係るＣＴＤＳ−ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ−ＡＤＣは、図１のＣＴＤＳ−ＡＤＣにおけるＤ／Ａ変換器５０の出力端を演算増幅器１０４の反転入力端ではなく容量素子１０２の一端に接続したものである。
【００３３】
本実施形態では、抵抗素子１０１、抵抗素子１０３、抵抗素子３０１及び抵抗素子３０３の抵抗値をＲ、容量素子１０２及び容量素子３０２の容量値をＣに設定することで、フィルタ２０の前段で入力信号Ｖｉｎを除去することができる。
【００３４】
《第４の実施形態》
図４は、第４の実施形態に係るＣＴＤＳ−ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ−ＡＤＣは、図２のＣＴＤＳ−ＡＤＣを差動系にし、さらに、デジタル信号Ｖｏｕｔをアナログ電流信号に変換し、当該電流信号を容量素子１０２の一端に入力するＤ／Ａ変換器７０を追加したものである。
【００３５】
本実施形態では、Ｄ／Ａ変換器７０のゲインを−（α−１）／Ｒ、フィルタ２０の伝達関数をＬ（ｓ）、抵抗素子１０１、抵抗素子１０３及び抵抗素子３０１の抵抗値をＲ、容量素子１０２及び容量素子３０２の容量値をＣに設定することで、フィルタ２０の前段で入力信号Ｖｉｎを除去することができる。
【００３６】
《第５の実施形態》
図５は、第５の実施形態に係るＣＴＤＳ−ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ−ＡＤＣにおいて、フィルタ１０’は、一端に入力信号Ｖｉｎを受ける抵抗素子１０１、一端が抵抗素子１０１の他端に接続され、他端が接地された容量素子１０２、及び入力端が容量素子１０２の一端に接続された電圧電流変換素子１０６を備え、電圧電流変換素子１０６の出力端から信号を出力する。フィルタ２０、フィルタ３０、及び量子化器４０は、第１の実施形態で説明したとおりである。反転増幅器８０は、デジタル信号Ｖｏｕｔを反転増幅する。抵抗素子９０は、反転増幅器８０の出力端と容量素子１０２の一端との間に接続されている。
【００３７】
本実施形態では、抵抗素子１０１、抵抗素子３０１、抵抗素子３０３及び抵抗素子９０の抵抗値をＲ、容量素子１０２及び容量素子３０２の容量値をＣ、反転増幅器８０のゲインを−１に設定することで、フィルタ２０の前段で入力信号Ｖｉｎを除去することができる。
【００３８】
《第６の実施形態》
図６は、第６の実施形態に係るＣＴＤＳ−ＡＤＣの構成を示す。本実施形態に係るＣＴＤＳ−ＡＤＣにおいて、フィルタ１０’は、第５の実施形態で説明したとおりである。フィルタ２０、量子化器４０及びＤ／Ａ変換器５０は、第１の実施形態で説明したとおりである。フィルタ３０’は、第２の実施形態で説明したとおりである。
【００３９】
本実施形態では、抵抗素子１０１及び抵抗素子３０１の抵抗値をＲ、容量素子１０２及び容量素子３０２の容量値をＣ、電圧電流変換素子３０３’のゲインを１／Ｒ、Ｄ／Ａ変換器５０のゲインを−１／Ｒに設定することで、フィルタ２０の前段で入力信号Ｖｉｎを除去することができる。
【００４０】
以上のように、第３から第６の実施形態では、各抵抗素子及び各容量素子をそれぞれ同じ素子値に揃えればよいため、素子値誤差に対するロバスト性が高まり、結果としてＡ／Ｄ変換精度を向上させることができる。
【産業上の利用可能性】
【００４１】
本発明に係るオーバーサンプリングＡ／Ｄ変換器は、Ａ／Ｄ変換精度及び動作安定性に優れているため、携帯通信機器などに有用である。
【符号の説明】
【００４２】
１０    フィルタ（第１のフィルタ）
１０’    フィルタ（第１のフィルタ）
１０１  抵抗素子（第１の抵抗素子）
１０２  容量素子（第１の容量素子）
１０３  抵抗素子（第２の抵抗素子）
１０４  演算増幅器
１０５  容量素子（第２の容量素子）
１０６  電圧電流変換素子
２０    フィルタ（第２のフィルタ）
３０    フィルタ（第３のフィルタ）
３０’  フィルタ（第３のフィルタ）
３０１  抵抗素子（第３の抵抗素子、第２の抵抗素子）
３０２  容量素子（第３の容量素子、第２の容量素子）
３０３  抵抗素子（第４の抵抗素子、第３の抵抗素子）
３０３’電圧電流変換素子
４０    量子化器
５０    Ｄ／Ａ変換器
６０    Ｄ／Ａ変換器
７０    Ｄ／Ａ変換器
８０    反転増幅器
９０    抵抗素子（第４の抵抗素子）
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、一端が前記第１の容量素子の一端に接続された第２の抵抗素子、反転入力端が前記第２の抵抗素子の他端に接続され、非反転入力端が接地された演算増幅器、及び前記演算増幅器の出力端と反転入力端との間に接続された第２の容量素子を有し、前記演算増幅器の出力端から信号を出力する第１のフィルタと、
前記第１のフィルタの出力を受ける第２のフィルタと、
一端に前記入力信号を受ける第３の抵抗素子、一端が前記第３の抵抗素子の他端に接続され、他端が接地された第３の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第３の容量素子の一端に接続された第４の抵抗素子を有し、前記第３の容量素子の一端から信号を出力する第３のフィルタと、
前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記演算増幅器の反転入力端に入力するＤ／Ａ変換器とを備えている
ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
【請求項２】
入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、一端が前記第１の容量素子の一端に接続された第２の抵抗素子、反転入力端が前記第２の抵抗素子の他端に接続され、非反転入力端が接地された演算増幅器、及び前記演算増幅器の出力端と反転入力端との間に接続された第２の容量素子を有し、前記演算増幅器の出力端から信号を出力する第１のフィルタと、
前記第１のフィルタの出力を受ける第２のフィルタと、
一端に前記入力信号を受ける第３の抵抗素子、一端が前記第３の抵抗素子の他端に接続され、他端が接地された第３の容量素子、及び入力端が前記第２のフィルタの出力端に接続され、出力端が前記第３の容量素子の一端に接続された電圧電流変換素子を有し、前記第３の容量素子の一端から信号を出力する第３のフィルタと、
前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記演算増幅器の反転入力端に入力するＤ／Ａ変換器とを備えている
ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
【請求項３】
請求項２のオーバーサンプリングＡ／Ｄ変換器において、
前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器を備えている
ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
【請求項４】
請求項１から３のいずれか一つのオーバーサンプリングＡ／Ｄ変換器において、
前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第３の容量素子の一端に入力するＤ／Ａ変換器を備えている
ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
【請求項５】
入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、一端が前記第１の容量素子の一端に接続された第２の抵抗素子、反転入力端が前記第２の抵抗素子の他端に接続され、非反転入力端が接地された演算増幅器、及び前記演算増幅器の出力端と反転入力端との間に接続された第２の容量素子を有し、前記演算増幅器の出力端から信号を出力する第１のフィルタと、
前記第１のフィルタの出力を受ける第２のフィルタと、
一端に前記入力信号を受ける第３の抵抗素子、一端が前記第３の抵抗素子の他端に接続され、他端が接地された第３の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第３の容量素子の一端に接続された第４の抵抗素子を有し、前記第３の容量素子の一端から信号を出力する第３のフィルタと、
前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器とを備えている
ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
【請求項６】
入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、及び入力端が前記第１の容量素子の一端に接続された電圧電流変換素子を有し、前記電圧電流変換素子の出力端から信号を出力する第１のフィルタと、
前記第１のフィルタの出力を受ける第２のフィルタと、
一端に前記入力信号を受ける第２の抵抗素子、一端が前記第２の抵抗素子の他端に接続され、他端が接地された第２の容量素子、及び一端が前記第２のフィルタの出力端に接続され、他端が前記第２の容量素子の一端に接続された第３の抵抗素子を有し、前記第２の容量素子の一端から信号を出力する第３のフィルタと、
前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
前記デジタル信号を受ける反転増幅器と、
前記反転増幅器の出力端と前記第１の容量素子の一端との間に接続された第４の抵抗素子とを備えている
ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
【請求項７】
入力信号をデジタル変換するオーバーサンプリングＡ／Ｄ変換器であって、
一端に前記入力信号を受ける第１の抵抗素子、一端が前記第１の抵抗素子の他端に接続され、他端が接地された第１の容量素子、及び入力端が前記第１の容量素子の一端に接続された電圧電流変換素子を有し、前記電圧電流変換素子の出力端から信号を出力する第１のフィルタと、
前記第１のフィルタの出力を受ける第２のフィルタと、
一端に前記入力信号を受ける第２の抵抗素子、一端が前記第２の抵抗素子の他端に接続され、他端が接地された第２の容量素子、及び入力端が前記第２のフィルタの出力端に接続され、出力端が前記第２の容量素子の一端に接続された電圧電流変換素子を有し、前記第２の容量素子の一端から信号を出力する第３のフィルタと、
前記第３のフィルタの出力を受けてデジタル信号を生成する量子化器と、
前記デジタル信号をアナログ電流信号に変換し、当該電流信号を前記第１の容量素子の一端に入力するＤ／Ａ変換器とを備えている
ことを特徴とするオーバーサンプリングＡ／Ｄ変換器。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2010021069.tif 000013
【図２】
2010021069.tif 000014
【図３】
2010021069.tif 000015
【図４】
2010021069.tif 000016
【図５】
2010021069.tif 000017
【図６】
2010021069.tif 000018
【国際調査報告】
2010021069.tif 000019
2010021069.tif 000020
2010021069.tif 000021
2010021069.tif 000022