(57)【要約】  ｐ型の上部領域を有する空乏層拡大部（１０ａ，１１）と、空乏層拡大部（１０ａ，１１）に接したｐ型の光電変換層（１２）と、光電変換層（１２）の上部に埋め込まれ光電変換層（１２）とフォトダイオードをなすｎ型の表面埋込領域（１５）を有する。第１ｐウェル（１４ａ）が第１ｎタブ（１３ｂ）で囲まれ、第１ｎタブ（１３ｂ）が第２ｐウェル（１４ｂ）で囲まれ、第２ｐウェル（１４ｂ）が第２ｎタブ（１３ｄ）で囲まれ、第２ｎタブ（１３ｄ）が第３ｐウェル（１４ｃ）で囲まれている。信号電荷とは反対導電型のキャリアの第２ｐウェル（１４ｂ）から光電変換層（１２）への注入が注入阻止部（１３ｂ，１３ｄ）で防がれ、空乏層拡大部（１０ａ，１１）に印加される電圧によって光電変換層（１２）中が空乏化される。
2019112046.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の上部領域を有する空乏層拡大部と、
前記空乏層拡大部の上面に接して設けられ、前記上部領域よりも低不純物密度で第１導電型の光電変換層と、
前記光電変換層の上部の一部に埋め込まれ、前記光電変換層とフォトダイオードをなす第２導電型の表面埋込領域と、
前記光電変換層の上部の他の一部に埋め込まれ、前記光電変換層よりも高不純物密度で第１導電型のウェル領域と、
前記ウェル領域の上部の一部に埋め込まれ、前記表面埋込領域から転送された前記フォトダイオードが生成した信号電荷を一時蓄積する第２導電型の電荷蓄積領域と、
前記ウェル領域の一部に集積化され、前記電荷蓄積領域から前記信号電荷を読み出す回路を構成する画素内回路素子と、
前記ウェル領域の少なくとも一部において、前記ウェル領域を少なくとも２分割する第２導電型のタブ領域を有し、前記信号電荷とは反対導電型のキャリアからなる非信号電荷の、前記ウェル領域から前記光電変換層への注入を防ぐ注入阻止部
とを備え、前記上部領域に印加される電圧によって、前記光電変換層中に信号電荷生成領域として予定しているすべての範囲が空乏化されることを特徴とする光電変換素子。
【請求項２】
前記注入阻止部は、前記ウェル領域の少なくとも一部において、前記ウェル領域を３分割する第２導電型の２枚のタブ領域であり、２枚のタブ領域の下端部からそれぞれ延びる電気力線によるポテンシャルによって、前記２枚のタブ領域の間の前記ウェル領域の下に、前記非信号電荷に対し、前記注入を防ぐ電位障壁を生成することを特徴とする請求項１に記載の光電変換素子。
【請求項３】
第１導電型の上部領域を有する空乏層拡大部と、前記空乏層拡大部の上面に接して設けられ、前記上部領域よりも低不純物密度で第１導電型の光電変換層と、前記光電変換層の上部の一部に埋め込まれ、前記光電変換層とフォトダイオードをなす第２導電型の表面埋込領域と、前記光電変換層の上部の他の一部に埋め込まれ、前記光電変換層よりも高不純物密度で第１導電型のウェル領域と、前記ウェル領域の上部の一部に埋め込まれ、前記表面埋込領域から転送された前記フォトダイオードが生成した信号電荷を一時蓄積する第２導電型の電荷蓄積領域と、前記ウェル領域の一部に集積化され、前記電荷蓄積領域から前記信号電荷を読み出す回路を構成する画素内回路素子と、前記ウェル領域の少なくとも一部において前記ウェル領域を少なくとも２分割する第２導電型のタブ領域を有し前記信号電荷とは反対導電型のキャリアからなる非信号電荷の前記ウェル領域から前記光電変換層への注入を防ぐ注入阻止部を有する画素を複数配列した画素アレイ部と、
前記画素を駆動し、前記画素からの信号を処理する周辺回路部
とを同一半導体チップ上に集積化し、前記上部領域に印加される電圧によって、前記光電変換層中に信号電荷生成領域として予定しているすべての範囲が空乏化されることを特徴とする固体撮像装置。
【請求項４】
前記空乏層拡大部に裏面電圧を供給する裏面電圧供給部を、前記半導体チップの周辺部に更に備え、
該裏面電圧供給部が前記裏面電圧供給部に電源電圧を供給することを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記裏面電圧供給部は、
前記半導体チップの周辺部に配置された第１導電型のタブ領域と、
前記タブ領域の上部に埋め込まれ、前記タブ領域よりも高不純物密度で第１導電型のタブコンタクト領域
とを有することを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記注入阻止部は、前記ウェル領域の少なくとも一部において、前記ウェル領域を３分割する第２導電型の２枚のタブ領域であり、前記２枚のタブ領域の下端部からそれぞれ延びる電気力線によるポテンシャルによって、前記２枚のタブ領域の間の前記ウェル領域の下に、前記非信号電荷に対し前記注入を防ぐ電位障壁を生成することを特徴とする請求項３〜５のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子及びこの光電変換素子を撮像用の画素として複数個配列した固体撮像装置に係り、特に高速動作が可能な固体撮像装置に関する。
【背景技術】
【０００２】
本発明者は、既に光パルスに同期して光電荷検出を行うロックインピクセルの機能をもった測長素子を提案した（特許文献１参照。）。特許文献１に記載されたような光飛行時間（ＴＯＦ）型の動作をする距離センサ等において、サブナノ秒レベルの超高速動作を目指す場合、中性領域(エピ層)において拡散速度で移動する遅い電荷による成分が存在するので、この遅い成分が影響して、目的とする超高速動作ができないという不都合がある。【０００３】
この中性領域を拡散速度で移動する遅い電荷は、基板にバイアスを印加すれば発生した電界で高速に移動できるようになる。しかし、基板にバイアスを印加したままでは、ピクセルのフォトダイオード以外の部分のｐ領域や周辺回路のｐウェル領域等からの非信号電荷であるホールの注入により消費電力が増大するという問題があった。【０００４】
画素内に配置されたｐウェルとｐ＋基板との間の寄生電流を阻止するために、画素のｐウェルの下方にｐウェルを広くカバーするｎ型の埋め込み層を画素の一部に設けてｐウェルとｐ＋基板間の寄生電流を阻止する構造が提案されている（特許文献２参照。）。しかしながら、特許文献２に記載の発明では、信号電荷を高速に輸送するためのポテンシャル分布が画素内に実現できないという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２０１６／１５７９１号パンフレット
【特許文献２】特開２０１５−１７７１９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記問題を鑑み、本発明は、低消費電力で高速動作可能な光電変換素子、及びこの光電変換素子を撮像用の画素として複数個配列した固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の第１の態様は、(a)第１導電型の上部領域を有する空乏層拡大部と、(b)空乏層拡大部の上面に接して設けられ、上面に露出する上部領域よりも低不純物密度で第１導電型の光電変換層と、(c)光電変換層の上部の一部に埋め込まれ、光電変換層とフォトダイオードをなす第２導電型の表面埋込領域と、(d)光電変換層の上部の他の一部に埋め込まれ、光電変換層よりも高不純物密度で第１導電型のウェル領域と、(e)ウェル領域の上部の一部に埋め込まれ、表面埋込領域から転送されたフォトダイオードが生成した信号電荷を一時蓄積する第２導電型の電荷蓄積領域と、(f)ウェル領域の一部に集積化され、電荷蓄積領域から信号電荷を読み出す回路を構成する画素内回路素子と、(g)ウェル領域の少なくとも一部において、ウェル領域を少なくとも２分割する第２導電型のタブ領域を有し、信号電荷とは反対導電型のキャリアからなる非信号電荷の、ウェル領域から光電変換層への注入を防ぐ注入阻止部を備える光電変換素子であることを要旨とする。本発明の第１の態様に係る光電変換素子では上部領域に印加される電圧によって、光電変換層中に信号電荷生成領域として予定しているすべての範囲が空乏化される。ここで、第１導電型と第２導電型とは互いに反対導電型である。即ち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。又、信号電荷が電子であれば、非信号電荷は正孔（ホール）であり、信号電荷が正孔であれば、非信号電荷は電子である。【０００８】
本発明の第２の態様は、(a)第１導電型の上部領域を有する空乏層拡大部と、空乏層拡大部の上面に接して設けられ、上面に露出する上部領域よりも低不純物密度で第１導電型の光電変換層と、光電変換層の上部の一部に埋め込まれ、光電変換層とフォトダイオードをなす第２導電型の表面埋込領域と、光電変換層の上部の他の一部に埋め込まれ、光電変換層よりも高不純物密度で第１導電型のウェル領域と、ウェル領域の上部の一部に埋め込まれ、表面埋込領域から転送されたフォトダイオードが生成した信号電荷を一時蓄積する第２導電型の電荷蓄積領域と、ウェル領域の一部に集積化され、電荷蓄積領域から信号電荷を読み出す回路を構成する画素内回路素子と、ウェル領域の少なくとも一部においてウェル領域を少なくとも２分割する第２導電型のタブ領域を有し信号電荷とは反対導電型のキャリアからなる非信号電荷のウェル領域から光電変換層への注入を防ぐ注入阻止部を有する画素を複数配列した画素アレイ部と、(b)画素を駆動し、画素からの信号を処理する周辺回路部とを同一半導体チップ上に集積化した固体撮像装置であることを要旨とする。本発明の第２の態様に係る固体撮像装置において、各画素の上部領域に印加される電圧によって、光電変換層中に信号電荷生成領域として予定しているすべての範囲が空乏化される。
【発明の効果】
【０００９】
本発明によれば、低消費電力で高速動作可能な光電変換素子、及びこの光電変換素子を撮像用の画素として複数個配列した固体撮像装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る固体撮像装置（２次元イメージセンサ）の半導体チップ上のレイアウトをブロック図を含めて説明する模式的な回路図である。
【図２】実施形態に係る固体撮像装置の画素となる光電変換素子の平面構造の一例を、層間絶縁膜を省略して（透視して）上方から見た場合の概略を示す模式的な平面図である。
【図３】図２に示した画素の平面図のIII−III方向から見た、実施形態に係る固体撮像装置の画素の断面図である。
【図４】実施形態に係る固体撮像装置の半導体チップの周辺部に着目した鳥瞰断面図である。
【図５】実施形態に係る固体撮像装置の画素の主要部の構造を模式的に説明する断面図である。
【図６】図５に示した模式的な構造において、裏側バイアス層に印加する裏面バイアス電圧ＶBを変化させた場合の深さ方向のポテンシャルの変化を示す図である。
【図７】図５の模式的な構造において、裏面バイアス電圧ＶBを変化させた場合の光電流の過渡応答を示す図である。
【図８】実線は図３のIIIA−IIIA方向に沿った位置でのポテンシャル分布を示し、破線は、図３のIIIB−IIIB方向に沿った位置でのポテンシャル分布を示す。
【図９】破線は図３のＡ−Ａ方向に沿った位置でのポテンシャル分布で、実線は、図３のＢ−Ｂ方向に沿った位置でのポテンシャル分布である。
【図１０】破線は図３のＣ−Ｃ方向に沿った位置でのポテンシャル分布で、実線は、図３のＤ−Ｄ方向に沿った位置でのポテンシャル分布である。
【図１１】ストライプ幅３μｍのｎ領域と、ストライプ幅ＷPW（μｍ）のｐ領域が交互周期配列された構造においてｐ領域（第２ｐウェル）の下のｐ型の光電変換層に発生するポテンシャルをＷPWの値を変えてシミュレーションするための平面パターンである。
【図１２】ｐ領域のストライプ幅ＷPW＝３μｍであれば、第２ｐウェルの下のｐ型の光電変換層に１Ｖ程度の電位障壁が発生することを示す図である。
【図１３】図３と等価な断面における、実施形態に係る固体撮像装置の画素の第１及び第２ｎタブの近傍を拡大して示したポテンシャルの２次元表示である。
【図１４】実施形態に係る固体撮像装置の製造方法を、画素部分の構造に着目して説明する模式的な工程断面図である。
【図１５】図１４に示した一連の製造工程の流れに続く、固体撮像装置の製造方法に係る一連の工程を説明する模式的な工程断面図である。
【図１６】実施形態の第１変形例に係る固体撮像装置の画素の平面構造の一例を、層間絶縁膜を省略して（透視して）上方から見た場合の概略を示す模式的な平面図である。
【図１７】実施形態の第２変形例に係る固体撮像装置の画素の平面構造の一例を、層間絶縁膜を省略して（透視して）上方から見た場合の概略を示す模式的な平面図である。
【図１８】図１７に示した画素jをマトリクス状に配列した構造の一部となる２×３のマトリクスの部分を示す平面図である。
【図１９】実施形態の第３変形例に係るＴＯＦ型固体撮像装置の画素の平面構造の一例を、層間絶縁膜を省略して（透視して）上方から見た場合の概略を示す模式的な平面図である。
【図２０】図１９に示した画素の平面図のXVII−XVII方向から見た、実施形態の第３変形例に係るＴＯＦ型固体撮像装置の画素の断面図である。
【図２１】その他の実施形態に係る固体撮像装置の画素の概略の断面構造の一例を示す模式的な断面図である（その１）。
【図２２】その他の実施形態に係る固体撮像装置の画素の概略の断面構造の一例を示す模式的な断面図である（その２）。
【図２３】その他の実施形態に係る固体撮像装置の画素の概略の断面構造の他の例を示す模式的な断面図である（その３）。
【図２４】その他の実施形態に係る固体撮像装置の画素の概略の断面構造の更に他の例を示す模式的な断面図である（その４）。
【図２５】その他の実施形態に係る固体撮像装置の画素の概略の断面構造の一例を示す模式的な断面図である（その５）。
【図２６】その他の実施形態に係る固体撮像装置の画素の概略の断面構造の一例を示す模式的な断面図である（その６）。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１２】
また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。また以下の説明では、第１導電型がｐ型、第２導電型がｎ型の場合について例示的に説明するが、導電型を逆の関係に選択して、第１導電型をｎ型、第２導電型をｐ型としても構わない。またｎやｐに付す＋や−の上付き文字の表記は、＋及び−が付記されていない半導体領域に比して、それぞれ相対的に不純物密度が高い又は低い半導体領域であることを意味する。本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
【００１３】
（固体撮像装置のブロック図表現）
本発明の実施形態に係る固体撮像装置（２次元イメージセンサ）は、図１に示すように、画素アレイ部（Ｘ11〜Ｘ1m；Ｘ21〜Ｘ2m；……；Ｘn1〜Ｘnm）と周辺回路部（１０４，１０５，１０６，ＣＤＳ1〜ＣＤＳm；ＡＤＣ1〜ＡＤＣm）とを同一の半導体チップ上に集積化している。半導体チップの中央部に位置する画素アレイ部には、２次元マトリクス状に多数の画素Ｘij（ｉ＝１〜ｍ；ｊ＝１〜ｎ：ｍ，ｎはそれぞれ２以上の正の整数である。）が配列されており、各画素Ｘijはそれぞれ方形状の撮像領域を構成している。そして、この画素アレイ部の下辺部には、画素行Ｘ11〜Ｘ1m；Ｘ21〜Ｘ2m；……；Ｘn1〜Ｘnm方向に沿って水平シフトレジスタ１０６が設けられ、画素アレイ部の左辺部には画素列Ｘ11〜Ｘn1；Ｘ12〜Ｘn2；……；Ｘ1j〜Ｘnj；……；Ｘ1m〜Ｘnm方向に沿って垂直シフトレジスタ（垂直ドライバ回路）１０５が設けられている。垂直シフトレジスタ１０５及び水平シフトレジスタ１０６には、タイミング発生回路１０４が接続されている。
【００１４】
タイミング発生回路１０４、水平シフトレジスタ１０６及び垂直シフトレジスタ１０５によって画素アレイ部内の画素Ｘijが順次走査され、画素信号の読み出しや電子シャッタ動作が実行される。即ち、本発明の実施形態に係る固体撮像装置では、画素アレイ部を各画素行Ｘ11〜Ｘ1m；Ｘ21〜Ｘ2m；……；Ｘn1〜Ｘnm単位で垂直方向に走査することにより、各画素行Ｘ11〜Ｘ1m；Ｘ21〜Ｘ2m；……；Ｘn1〜Ｘnmの画素信号を各画素列Ｘ11〜Ｘn1；Ｘ12〜Ｘn2；……；Ｘ1j〜Ｘnj；……；Ｘ1m〜Ｘnm毎に設けられた垂直信号線Ｂ1，Ｂ2，Ｂ3，…，Ｂj，…，Ｂmによって画素信号を読み出す構成となっている。
【００１５】
各垂直信号線Ｂ1，Ｂ2，Ｂ3，…，Ｂj，…，Ｂmには、それぞれ相関二重サンプリング回路ＣＤＳ1，ＣＤＳ2，ＣＤＳ3，…，ＣＤＳj，…，ＣＤＳmが接続されている。即ち、１水平ライン毎に、対応するカラムの相関二重サンプリング回路ＣＤＳ1〜ＣＤＳmに電荷蓄積領域の蓄積した信号電荷に依存したレベルを読み出し、それぞれの相関二重サンプリング回路ＣＤＳ1〜ＣＤＳmにおいて、各垂直信号線Ｂ1，Ｂ2，Ｂ3，…，Ｂj，…，Ｂmの信号からアンプ雑音とリセット雑音を除く。相関二重サンプリング回路ＣＤＳ1，ＣＤＳ2，ＣＤＳ3，…，ＣＤＳj，…，ＣＤＳmの出力側には、それぞれカラム並列Ａ／Ｄ変換器ＡＤＣ1，ＡＤＣ2，ＡＤＣ3，…，ＡＤＣj，…，ＡＤＣmがカラム毎に接続され、各垂直信号線Ｂ1，Ｂ2，Ｂ3，…，Ｂj，…，Ｂmの信号がディジタル信号に変換される。
【００１６】
（画素等のチップ構造）
以下において、本発明の実施形態に係る固体撮像装置のそれぞれの画素Ｘ11〜Ｘ1m；Ｘ21〜Ｘ2m；……；Ｘn1〜Ｘnmを、包括的に画素Ｘijとして表示して説明する。この画素Ｘijを構成する光電変換素子の平面構造の一例を図２に示し、対応する断面図を図３に示す。図２に示した光電変換素子の平面パターンの中央乃至その左側には、受光カソード領域（電荷生成領域）として機能する表面埋込領域１５が矩形の領域として示されている。図３は図２に示した画素Ｘijとしての光電変換素子のIII−III方向から見た断面構造であるが、図３に示されている層間絶縁膜２２は、平面パターンを見やすくするために図２においては省略している。
【００１７】
表面埋込領域１５は、第１導電型（ｐ型）のウェル領域（第１ｐウェル）１４ａに囲まれた第２導電型（ｎ型）の半導体領域である。図２の平面パターンのレイアウトにおいて、内側に配置された第１ｐウェル１４ａの領域は、第１のｎ型のタブ領域（第１ｎタブ）１３ｂに周りを壁状に囲まれている。第１ｎタブ１３ｂはさらにその外側に配置された中間のｐ型ウェル領域（第２ｐウェル）１４ｂに囲まれている。第２ｐウェル１４ｂの領域が第２のｎ型のタブ領域（第２ｎタブ）１３ｄに周りを壁状に囲まれ、第２ｎタブ１３ｄの領域はさらにその外側に配置された外側のｐ型ウェル領域（第３ｐウェル）１４ｃに囲まれて注入阻止部（１３ｂ，１３ｄ）を構成している。図示を省略しているが、表面埋込領域１５の矩形領域内に遮光開口部が設定されるように遮光膜が表面埋込領域１５の上方に配置されていても構わない。即ち、遮光膜に設けられた遮光開口部を介して、画素Ｘijに光が入射する。
【００１８】
図３の断面図は例示に過ぎないが、この図３が呈する光電変換素子の構造は、大きなｐ型のウェル領域が、そのウェル領域の少なくとも一部において、第１ｐウェル１４ａ、第２ｐウェル１４ｂ及び第３ｐウェル１４ｃに３分割されたトポロジとして表現できる。即ち、図３の断面図に示された局所的範囲では、２枚のｎ型のタブ領域である第１ｎタブ１３ｂ及び第２ｎタブ１３ｄによって、第１ｐウェル１４ａ、第２ｐウェル１４ｂ及び第３ｐウェル１４ｃの３つのｐ型のウェル領域が構成された構造になる。図3に示すように、第１ｎタブ１３ｂ及び第２ｎタブ１３ｄのパターン幅に対する深さのアスペクト比が大きな壁状のパターンである。よって、画素内に占める第１ｎタブ１３ｂ及び第２ｎタブ１３ｄの面積が小さい。このため、実施形態に係る固体撮像装置の画素Ｘijの面積効率が高く、画素Ｘijが微細化できる。また、ｐウェル、ｎウェルの横方向の微細構造により、言い換えると、空間電荷の空間微分により、電荷を横方向に高速に輸送できるポテンシャルが生じる。図１７を用いて後述するように、局所的に２枚のタブ領域と見なせるｎ型のタブ領域が構成するトポロジは、図２に示すような２重矩形リング相当の態様に限定されるものではなく、種々のトポロジが実現可能である。例えば、局所的な断面構造としては、４分割以上のトポロジと見なせる部分構造が含まれていても構わない。例えば、局所的な断面構造としては、４分割以上のｎ分割するトポロジと見なせる部分構造が含まれていても構わない。更に分割する対象は隣の画素との共通となる領域でも構わない。即ち連接する２つの画素に共通の大きなｐウェルをｎ分割するトポロジに対応する分割の仕方でも構わない（ｎは２以上の正の整数。）。
【００１９】
図２の平面パターンでは一対の電界制御電極２３ｒ1、２３ｒ2がガイド領域１６の両側に設けられ、電界制御電極２３ｒ1、２３ｒ2が呈する横方向電界による静電誘導効果で、ガイド領域１６の内部を輸送されてきた信号電荷が電荷蓄積領域１８ｐに転送されるように制御される。電界制御電極２３ｒ1、２３ｒ2の右側に位置するｎ+型の電荷蓄積領域１８ｐは、浮遊ドレイン領域として第１ｐウェル１４ａ中に配置されている。電界制御電極２３ｒ1、２３ｒ2に印加する電圧により、上側の電界制御電極２３ｒ1と下側の電界制御電極２３ｒ2の間のガイド領域１６の静電ポテンシャルを横方向の電界で制御して、ガイド領域１６の内部を輸送されてきた信号電荷を電荷蓄積領域１８ｐに転送する。図２の第１ｐウェル１４ａの左上の位置にはｐ+型のｐウェルコンタクト領域４６ａが配置され、ｐウェルコンタクト領域４６ａには表面配線６９ａを介して低電位側電源電圧ＶSS3が供給されている。
【００２０】
図２の右下のパターンは、リセットトランジスタ、信号読み出しトランジスタ、スイッチングトランジスタ等の「画素内回路素子」を構成するＭＯＳトランジスタ群の一部の平面レイアウトを模式的に示している。画素内回路素子の具体的な回路接続の図示を省略しているが、電荷蓄積領域１８ｐから信号電荷を読み出す信号読み出しトランジスタ（増幅トランジスタ）のドレイン電極は電源ＶＤＤに接続され、ソース電極は画素選択用のスイッチングトランジスタのドレイン電極に接続されている。電荷蓄積領域１８ｐから信号電荷を読み出す回路素子の他の一つである画素選択用のスイッチングトランジスタのソース電極は、垂直信号線Ｂjに接続され、ゲート電極には水平ラインの選択用制御信号Ｓが垂直シフトレジスタ１０５（図１参照。）から与えられる。選択用制御信号Ｓをハイ（Ｈ）レベルにすることにより、スイッチングトランジスタが導通し、信号読み出しトランジスタ（増幅トランジスタ）で増幅された電荷蓄積領域１８ｐの電位に対応する電流が垂直信号線Ｂjに流れる。
【００２１】
即ち、画素内回路素子を構成しているＭＯＳトランジスタ群の一部を模式的に説明するために、図２では、ゲート電極７１ｑ，７２ｑが第２ｐウェル１４ｂに配置されている態様を例示している。さらに、これらのゲート電極７１ｑ，７２ｑをそれぞれ挟む態様でＭＯＳトランジスタ群のソース・ドレイン電極９１ｑ，９２ｑ，９３ｑが配置されている。さらに図２に示すように、第２ｐウェル１４ｂの右上の位置にはｐ+型のｐウェルコンタクト領域４６ｂが配置され、ｐウェルコンタクト領域４６ｂには表面配線６９ｂを介して低電位側電源電圧ＶSS3が供給されている。
【００２２】
図３に示すように、実施形態に係る固体撮像装置の画素Ｘijは、ｐ型の半導体基板１０ａと、半導体基板１０ａの上に配置された、半導体基板１０ａよりも高不純物密度のｐ+型の裏側バイアス層１１を備える構造で本発明の「空乏層拡大部（１０ａ，１１）」を構成している。そして、空乏層拡大部（１０ａ，１１）の上部領域をなす裏側バイアス層１１の上に、半導体基板１０ａより低不純物密度のｐ-型の光電変換層１２が配置され、この光電変換層１２の上にｎ型の表面埋込領域１５が配置されている。図３に示すように、壁状の第１ｎタブ１３ｂ及び第２ｎタブ１３ｄは、シャロウ・トレンチ・アイソレーション（ＳＴＩ）構造をなす素子分離絶縁膜２１の下に局所的に埋め込まれて注入阻止部（１３ｂ，１３ｄ）を構成している。
【００２３】
さらに、図３から分かるように、素子分離絶縁膜２１は、電荷生成領域の上に配置されたピニング層１７の矩形パターンをも囲んでいる。ＳＴＩの技術で素子分離用の浅いトレンチ（溝）にフィールド絶縁膜を埋め込んで素子分離絶縁膜２１を形成しても、シリコン局部的酸化（ＬＯＣＯＳ）法によって選択酸化でフィールド絶縁膜を形成して素子分離絶縁膜２１としても構わない。また、画素Ｘijの周辺に位置する第３ｐウェル１４ｃが、素子分離絶縁膜２１の下に局所的に埋め込まれていることにより、固体撮像装置の画素分離領域として機能している。
【００２４】
図３に示すように表面埋込領域１５の右側の上部には、表面埋込領域１５の不純物密度ｎ1よりも高不純物密度ｎ2（ｎ2＞ｎ1）でｎ型のガイド領域１６が電荷蓄積領域１８ｐに到達するように設けられている。図２から分かるように、ガイド領域１６は表面埋込領域１５の右側の中央部にステップ状に拡がるパターンで設けられ、ガイド領域１６が形成するポテンシャルの勾配によって信号電荷を加速する通路を構成している。表面埋込領域１５の上には、第１ｐウェル１４ａよりも高不純物密度のｐ+型のピニング層１７が配置され、ガイド領域１６はピニング層１７と表面埋込領域１５の間に挟まれている。
【００２５】
受光カソード領域として機能する表面埋込領域１５と、表面埋込領域１５の直下の受光アノード領域として機能する光電変換層１２とでフォトダイオードを構成している。光電変換層１２で生成された信号電荷（電子）は、光電変換層１２の直上の表面埋込領域１５の一部に注入され、ガイド領域１６に導かれる。図３の紙面の裏側と手前側にそれぞれ位置するので図示が省略されている電界制御電極２３ｒ1、２３ｒ2等を覆うように、ピニング層１７の上面を含む全面に層間絶縁膜２２が被覆している。
【００２６】
実施形態に係る固体撮像装置においては、図４に示すように、半導体チップの周辺部に沿ってｐ型のタブ領域４５が配置され、タブ領域４５には、ｐ+型のタブコンタクト領域６１が埋め込まれる。タブコンタクト領域６１に負電位の電源電圧ＶSS2（＝ＶB）を供給することにより、図４に示すように空乏層１２depが光電変換層１２中に拡がる。
【００２７】
既に図１に示したように、画素アレイ部（Ｘ11〜Ｘ1m；Ｘ21〜Ｘ2m；……；Ｘn1〜Ｘnm）の周辺には、垂直シフトレジスタ１０５、水平シフトレジスタ１０６、タイミング発生回路１０４等の周辺回路部（１０４，１０５，１０６，ＣＤＳ1〜ＣＤＳm；ＡＤＣ1〜ＡＤＣm）が集積化されている。図４では周辺回路部（１０４，１０５，１０６，ＣＤＳ1〜ＣＤＳm；ＡＤＣ1〜ＡＤＣm）の一部の構成をｐウェル４３及びｐウェル４３の内側（図４の断面では右側）に隣接したｎウェル４４で構成されるＣＭＯＳ回路で模式的に示している。図４の断面部分の右端に示される画素Ｘijの構造は、図３に示した断面構造と等価であり、重複した説明を省略する。
【００２８】
図４に示すように、ｐウェル４３及びｎウェル４４は、図４の断面構造部分の右側にその一部を示した画素アレイ部（Ｘ11〜Ｘ1m；Ｘ21〜Ｘ2m；……；Ｘn1〜Ｘnm）の周辺を囲う位置に沿って、半導体チップの周辺部側に配置されている。ｐウェル４３にはｎ+型のソース領域６４、ｎ+型のドレイン領域６５及びｐ+型のｐウェルコンタクト領域６３が配置されている。ソース領域６４とドレイン領域６５の間にはゲート電極７１が配置されているので、ソース領域６４、ドレイン領域６５及びゲート電極７１とで、ｎＭＯＳトランジスタが構成されることを模式的に例示している。
【００２９】
一方、ｐウェル４３より内側に位置するｎウェル４４にはｐ+型のソース領域６６、ｐ+型のドレイン領域６７及びｎ+型のｎウェルコンタクト領域６８が配置されている。ソース領域６６とドレイン領域６７の間にはゲート電極７２が配置され、ソース領域６６、ドレイン領域６７及びゲート電極７２でｐＭＯＳトランジスタを構成する場合を模式的に例示している。周辺回路部（１０４，１０５，１０６，ＣＤＳ1〜ＣＤＳm；ＡＤＣ1〜ＡＤＣm）の一部を構成しているｐウェル４３の外側（図４の断面では左側）には、ｎ型のシンカー領域４２が隣接して配置され、シンカー領域４２にはｎ+型のシンカーコンタクト領域６２が配置されている。シンカー領域４２の下面に接続されたｎ型のシールド領域４１は、周辺回路部（１０４，１０５，１０６，ＮＣ1〜ＮＣm）の一部をなすｐウェル４３及びｎウェル４４の下面をほぼ被覆している。画素Ｘij側の注入阻止部を構成しているシールド領域１３ａとは異なり、シールド領域４１には中性領域が残っていてもよいので、シールド領域４１の不純物密度はシールド領域１３ａより高い値に設定することが可能である。ｐウェルコンタクト領域６３には電源電圧ＶSSが供給され、ｎウェルコンタクト領域６８には電源電圧ＶDDが供給され、シンカーコンタクト領域６２には電源電圧ＶDDが供給されている。
【００３０】
なお、図４ではシンカー領域４２が最も外側で、シンカー領域４２の内側にｐウェル４３、そのｐウェル４３のさらに内側にｎウェル４４が配置された構造を示しているが例示に過ぎない。シンカー領域４２、ｐウェル４３、ｎウェル４４の配置・配列の順列組み合わせは任意に選択可能であり、例えばｐウェル４３が最も外側でも構わない。また、シンカー領域４２を省略して、ｎウェル４４にシンカー領域４２と等価な機能を付与してもよい。
【００３１】
実施形態に係る固体撮像装置においては、図４に示すように、固体撮像装置を構成している半導体チップの周辺部に沿ってｐ型のタブ領域４５がリング状に配置されて「裏面電圧供給部」を構成している。タブ領域４５の上部には、ｐ+型のタブコンタクト領域６１が上面を露出するように埋め込まれ、タブコンタクト領域６１には電源電圧ＶSS2が供給される。
【００３２】
タブ領域４５は空乏層拡大部（１０ａ，１１）の「上部領域」である裏側バイアス層１１に裏面バイアス電圧ＶBを供給するための部材（裏面電圧供給部）であるので、実質的に裏側バイアス層１１に到達可能な距離となるように、なるべく深く形成することが好ましい。図４ではｐ型の拡散領域として裏面電圧供給部を構成した例を示しているが、裏側バイアス層１１に到達する深いトレンチ（貫通孔）をイオンミリングや反応性イオンエッチング（ＲＩＥ）法で掘って、その貫通孔の側壁にｐ型の不純物を拡散してもよい。更に、貫通孔にＤＯＰＯＳやタングステン（Ｗ）、チタン（Ｔｉ）等の高融点金属を埋め込んでシリコン貫通電極（ＴＳＶ）を構成して裏面電圧供給部としても良い。
【００３３】
実施形態に係る固体撮像装置を構成しているそれぞれの画素Ｘijに拡がる空乏層１２depは、図４に示すように半導体チップの周辺のタブ領域４５との境界にまで到達するように設計され、ｐ-型の光電変換層１２のほぼ全体を空乏化させていることが分かる。シリコン中の電子の拡散長Ｌα＝１８μｍとして、波長８７０ｎｍの光に対する光電変換層１２中における光の指数関数的減衰を考慮した場合の、光電変換層１２中で発生する電子の数は表１のように計算できる。
【００３４】
【表１】
2019112046.tif 000003
【００３５】
表１から、光電変換層１２中に中性領域が存在する場合、光電変換層１２の表面から６μｍまでの速い電子（信号電荷）の成分が２８％であり、光電変換層１２の深部となる６−１０μｍに中性領域を拡散速度で移動する遅い信号電荷の成分が１４％存在することが分かる。実施形態に係る固体撮像装置を構成しているそれぞれの画素Ｘijを高速に動作させるためには、各画素Ｘijの光電変換層１２の表面から１０μｍまでの電子（信号電荷）を高速に転送する必要があるので、光電変換層１２の表面から１０μｍまでを空乏化する必要がある。光電変換層１２のほぼ全体を空乏化することにより、光電変換層１２で発生した信号電荷はドリフト電界で高速に移動することが可能になる。
【００３６】
図３及び図４に示した断面構造において、半導体基板１０ａの不純物密度や導電型は、特に限定されるものではなく、例示したようなｐ型であればｐ-型であっても、ｐ+型であっても構わない。実施形態に係る固体撮像装置においては空乏層拡大部（１０ａ，１１）の「上部領域」をなす裏側バイアス層１１の不純物密度が重要であり、半導体基板１０ａの上に設けられる裏側バイアス層１１の不純物密度は、３×１０18〜２×１０19ｃｍ-3程度のｐ+型半導体層に設定される。このため、例えば、半導体基板１０ａのｐ型の不純物密度を４×１０16〜１×１０18ｃｍ-3程度とすれば、電荷生成領域となる光電変換層１２の不純物密度は、半導体基板１０ａの不純物密度よりも低い６×１０11〜２×１０１５ｃｍ-3程度のｐ-型の半導体層に設定されることになる。
【００３７】
例えば、光電変換層１２の不純物密度を６×１０13〜１．５×１０１５ｃｍ-3程度とした場合、光電変換層１２の厚さは４〜２０μｍ程度、好ましくは６〜１５μｍ程度に設計することが可能である。表面埋込領域１５は、不純物密度５×１０14〜５×１０１6ｃｍ-3程度、代表的には、例えば１×１０１5ｃｍ-3程度の不純物密度の値が採用可能であり、その深さは０．１〜３μｍ程度、好ましくは０．５〜１．５μｍ程度とすることが可能である。
【００３８】
図５に示した模式的な構造において、空乏層拡大部（１０ａ，１１）の上部領域をなす裏側バイアス層１１ｂに印加する裏面バイアス電圧ＶBを０Ｖ，−１Ｖ，−２Ｖ，−３Ｖと変化させた場合の深さ方向のポテンシャルの変化を図６に示す。図６の２点鎖線で示した裏面バイアス電圧ＶB＝０Ｖの場合、空乏層幅はシリコンエピタキシャル成長層（１２，１３ａ、１４）の表面から約６μｍまで拡がっていると推定できる。一方、図６の１点鎖線で示した裏面バイアス電圧ＶB＝−１Ｖの場合、空乏層幅はシリコンエピタキシャル成長層（１２，１３ａ、１４）の表面から約８μｍまで拡がっていると推定できる。
【００３９】
また、図６において破線で示した裏面バイアス電圧ＶB＝−２Ｖの場合、空乏層幅はシリコンエピタキシャル成長層（１２，１３ａ、１４）の表面から約９μｍまで、実線で示した裏面バイアス電圧ＶB＝−３Ｖの場合、表面から約１１μｍまで拡がっていると推定できる。即ち、裏側バイアス層１１ｂにＶB＝−２Ｖ程度の電圧を印加すれば、表面から深さ方向に約９μｍまで空乏層が拡がり、信号電荷生成領域として予定している光電変換層１２の深い位置で発生した信号電荷を高速に輸送することが可能と分かる。
【００４０】
図５に代表例として模式的に示した構造において、裏側バイアス層１１ｂに印加する裏面バイアス電圧ＶBを０Ｖ，−１Ｖ，−２Ｖ，−３Ｖと変化させた場合における光電流応答の変化を図７に示す。図７のデータは波長８７０ｎｍ、パルス幅１０ｎｓの平行光をシリコンエピタキシャル成長層（１２，１３ａ、１４）の表面に照射した場合の光電流の過渡応答を示す。図７で白抜きの菱形（◇）のプロット点を２点鎖線で繋いで示した応答曲線は、裏面バイアス電圧ＶB＝０Ｖを印加した状態での光電流の過渡応答である。裏面バイアス電圧ＶB＝０Ｖを印加した場合、立ち下がり時間は表２にも示すように約３．６ｎｓ程度で遅いこと分かる。
【００４１】
一方、図７で黒塗りの菱形（◆）のプロット点を１点鎖線で繋いで示した応答曲線は、裏面バイアス電圧ＶB＝−１Ｖを印加した状態での光電流の過渡応答である。裏面バイアス電圧ＶB＝−１Ｖを印加した場合、立ち下がり時間は表２にも示すように約１．７ｎｓ程度と判断できる。また、図７において白抜きの四角形（□）のプロット点を破線で繋いで示した裏面バイアス電圧ＶB＝−２Ｖを印加した状態での応答曲線の場合、立ち下がり時間は約０．７ｎｓ程度、白抜きの三角形（△）のプロット点を実線で繋いで示した裏面バイアス電圧ＶB＝−３Ｖを印加した状態での応答曲線の場合、立ち下がり時間は約０．５ｎｓ程度まで高速化できることが分かる。
【００４２】
【表２】
2019112046.tif 000004
【００４３】
表１では光電変換層１２の表面から１０μｍまでを信号電荷生成領域として予定し、信号電荷生成領域のすべてを空乏化する必要があると述べたが、信号電荷生成領域の深さは例示に過ぎない。例えば、光電変換層１２の厚さを２０μｍ程度と厚くし、その光電変換層１２の信号電荷生成領域として予定している範囲の全体が空乏化するように、表２に示した値よりも大きな裏面バイアス電圧ＶBを印加するようにしてもよい。
【００４４】
（ポテンシャル分布）
図３の上側に平面方向（Ｘ方向）の位置座標ｘ１，ｘ2，ｘ3、……，ｘ13を示しているが、図８の実線で示す曲線は図３に示した画素ＸijのIIIA−IIIA方向に沿った位置でのポテンシャル分布を示す。また、図８の破線の曲線は、図３に示した画素ＸijのIIIB−IIIB方向に沿った位置でのポテンシャル分布を示す。層間絶縁膜２２の位置に近い画素の上面側のIIIA−IIIA方向に沿って、階段状に水平方向に切るポテンシャル分布は、実線で示したとおり、第１ｐウェル１４ａに囲まれたピニング層１７の領域に含まれる範囲（座標ｘ4−ｘ7間）でほぼ一定の電位を示し、電荷蓄積領域１８ｐの位置（座標ｘ8−ｘ9間）で電位の井戸を示している。さらに、IIIA−IIIA方向に沿った浅い位置での水平方向のポテンシャル分布は、第１ｎタブ１３ｂの位置（座標ｘ2−ｘ3；ｘ10−ｘ11間）及び第２ｎタブ１３ｄの位置（座標ｘ12−ｘ13間）で、それぞれ電位の谷を示している。そして、第２ｐウェル１４ｂの位置（座標ｘ11−ｘ１２間）で、２つの電位の谷に挟まれた電位の丘を示している。
【００４５】
一方、層間絶縁膜２２から離れたIIIB−IIIB方向に沿った深い位置を階段状に水平方向に切るポテンシャル分布は、破線の曲線で示したとおり、第１ｎタブ１３ｂの位置（座標ｘ2−ｘ3；ｘ10−ｘ11間）及び第２ｎタブ１３ｄの位置（座標ｘ12−ｘ13間）でそれぞれ浅い電位の谷を示している。そして、第２ｐウェル１４ｂの位置（座標ｘ11−ｘ１２間）で、浅い２つの電位の谷に挟まれて緩やかに変化する比較的低い電位の丘を示している。特に、IIIB−IIIB方向に沿った深い位置での水平方向のポテンシャル分布は、破線で示したとおり、第１ｐウェル１４ａに囲まれたピニング層１７の範囲（座標ｘ4−ｘ7間）で、電荷蓄積領域１８ｐの位置（座標ｘ8−ｘ9間）に向かって下り勾配の傾斜を示し、電荷蓄積領域１８ｐの直前の位置（座標ｘ7−ｘ8間）に電位障壁を形成している。さらに、IIIB−IIIB方向に沿った深い位置での水平方向のポテンシャル分布は、図８の左側の第１ｐウェル１４ａの位置（座標ｘ3−ｘ4間）でもポテンシャルの山を構成している。図８のIIIB−IIIB方向に沿った破線の曲線が示すとおり、座標ｘ4−ｘ7間で、下り勾配の傾斜のポテンシャル分布となることにより、信号電荷を高速に輸送することが可能となる。
【００４６】
図３の左側に深さ方向（Ｚ方向）の位置座標ｚ１，ｚ2，ｚ3、……，ｚ5を示しているが、図９の破線で示す曲線は図３に示した画素ＸijのＡ−Ａ方向に沿った位置でのポテンシャル分布を示す。また、図９の実線の曲線は、図３に示した画素ＸijのＢ−Ｂ方向に沿った位置でのポテンシャル分布を示す。Ａ−Ａ方向に沿って、層間絶縁膜２２、ピニング層１７、ガイド領域１６、表面埋込領域１５、光電変換層１２、裏側バイアス層１１及び半導体基板１０ａを深さ方向に切るポテンシャルは、破線で示すとおり、層間絶縁膜２２の下面の深さのレベル（座標ｚ１）から電荷蓄積領域１８ｐの下面の深さのレベル（座標ｚ2）まで負の電位であり、電荷蓄積領域１８ｐの下面の深さのレベル近傍で正電位に変わる。図９の破線で示す曲線は電荷蓄積領域１８ｐの下面の深さのレベル近傍から第１ｐウェル１４ａの下面の深さのレベル（座標ｚ3）まで正の電位であり、光電変換層１２の第１ｐウェル１４ａの下面に近い領域のレベルで負の電位に戻る。そして、光電変換層１２を深さ方向に進むに従い負の電位が大きくなり、裏側バイアス層１１の位置（座標ｚ４−ｚ５間）で極大値を取るように右に凸となり、半導体基板１０ａ中は一定電位である。
【００４７】
一方、Ｂ−Ｂ方向に沿って、電荷蓄積領域１８ｐ、第１ｐウェル１４ａ、光電変換層１２、裏側バイアス層１１及び半導体基板１０ａを深さ方向に切るポテンシャルは、実線で示すとおり、層間絶縁膜２２の下面の深さのレベル（座標ｚ１）から電荷蓄積領域１８ｐの下面の深さのレベル（座標ｚ2）まで正の電位であり、電荷蓄積領域１８ｐの下面の深さのレベル近傍で負電位に変わる。図９の実線で示す曲線は電荷蓄積領域１８ｐの下面の深さのレベル近傍から第１ｐウェル１４ａの下面の深さのレベル（座標ｚ3）まで負の電位である。しかし、Ｂ−Ｂ方向に沿ったポテンシャルは、光電変換層１２の第１ｐウェル１４ａの下面に近い領域のレベルで一旦正の電位になり、第１ｐウェル１４ａの下面の近傍に、非信号電荷である正孔（ホール）に対する電位障壁を形成していることが分かる。Ｂ−Ｂ方向に沿ったポテンシャルは、光電変換層１２を第１ｐウェル１４ａの下面から離れるように深くなるにつれ、負の電位に戻る。そして、光電変換層１２を深さ方向に進むに従い負の電位が大きくなり、裏側バイアス層１１の位置（座標ｚ４−ｚ５間）で極大値を取るように右に凸となり、半導体基板１０ａ中は一定電位である。
【００４８】
図１０の破線で示す曲線は図３に示した画素ＸijのＣ−Ｃ方向に沿った位置でのポテンシャル分布を、実線の曲線は、図３に示した画素ＸijのＤ−Ｄ方向に沿った位置でのポテンシャル分布を示す。Ｃ−Ｃ方向に沿って、層間絶縁膜２２、素子分離絶縁膜２１、第１ｎタブ１３ｂ、光電変換層１２、裏側バイアス層１１及び半導体基板１０ａを深さ方向に切るポテンシャルは、破線で示すとおり、層間絶縁膜２２の下面の深さのレベル（座標ｚ１）から第１ｎタブ１３ｂの下面の深さのレベル（座標ｚ3）まで正のほぼ一定電位であり、第１ｎタブ１３ｂの下面の深さのレベルより深くなるに従いゼロ電位に近くなるように減少する。図１０の破線で示す曲線は光電変換層１２の第１ｎタブ１３ｂの下面に近い領域のレベルで負の電位になる。そして、光電変換層１２を深さ方向に進むに従い負の電位が大きくなり、裏側バイアス層１１の位置（座標ｚ４−ｚ５間）で極大値を取るように右に凸となり、半導体基板１０ａ中は一定電位である。
【００４９】
図３のＤ−Ｄ方向に沿って、層間絶縁膜２２、第２ｐウェル１４ｂ、光電変換層１２、裏側バイアス層１１及び半導体基板１０ａを深さ方向に切るポテンシャルは、図１０の実線で示すとおり、層間絶縁膜２２の下面の深さのレベル（座標ｚ１）から第２ｐウェル１４ｂの下面の深さのレベル（座標ｚ3）までゼロ電位で一定電位である。しかし、Ｄ−Ｄ方向に沿ったポテンシャルは、第２ｐウェル１４ｂの下面の深さのレベルより深くなるに従い一旦正電位になる領域が発生し、第２ｐウェル１４ｂの下面の近傍に、非信号電荷である正孔（ホール）に対する電位障壁を形成していることが分かる。その後、Ｄ−Ｄ方向に沿ったポテンシャルは、さらに深さ方向に進み、光電変換層１２の第２ｐウェル１４ｂの下面に近い領域のレベルで負の電位になる。そして、光電変換層１２を深さ方向に進むに従い負の電位が大きくなり、裏側バイアス層１１の位置（座標ｚ４−ｚ５間）で極大値を取るように右に凸となり、半導体基板１０ａ中は一定電位である。
【００５０】
図１１はストライプ幅３μｍのｎ領域と、ストライプ幅ＷPW（μｍ）のｐ領域が交互周期配列された構造において図３のｐ領域（第２ｐウェル）１４ｂの下のｐ型の光電変換層１２に相当する領域に発生するポテンシャルをＷPWの値を変えてシミュレーションするための平面パターンである。図１２に示すとおり、ｐ領域のストライプ幅ＷPW＝３μｍであれば、第２ｐウェル１４ｂの下のｐ型の光電変換層１２に相当する領域に１Ｖ程度の電位障壁が生成できることが分かる。
【００５１】
図１３は、図３と等価な図１１の断面における、実施形態に係る固体撮像装置の画素Ｘijの第１ｎタブ１３ｂ及び第２ｎタブ１３ｄの近傍に相当する領域を拡大して示したポテンシャルの２次元表示である。図１３から分かるように、第２ｐウェル１４ｂを接地電位（＝０Ｖ）、第１ｎタブ１３ｂ及び第２ｎタブ１３ｄにそれぞれ＋３．６Ｖを印加し、図１３の下側から裏面バイアス電圧ＶB＝−３Ｖを印加した状態に相当するポテンシャルの等電位線を０．２Ｖ置きに示している。図示を省略しているが、ガウスの法則に従い、図１３の等電位線に直交するように、第１ｎタブ１３ｂと第２ｎタブ１３ｄの下端部から電気力線が下側（裏面）に向かって延びる。図１３の等電位線の分布から分かるように、第１ｎタブ１３ｂと第２ｎタブ１３ｄの２枚のタブ領域の下端部からそれぞれ延びる電気力線によるポテンシャルによって、約１Ｖの電位障壁が第１ｎタブ１３ｂと第２ｎタブ１３ｄの間に挟まれた第２ｐウェル１４ｂに相当する領域の直下に生成される。即ち、第１ｎタブ１３ｂと第２ｎタブ１３ｄの間に挟まれた第２ｐウェル１４ｂに相当する領域の直下にも、ポテンシャルが０．２〜０．８Ｖの正の領域が存在しており、第２ｐウェル１４ｂの下面の近傍に非信号電荷である正孔（ホール）に対する約１Ｖの電位障壁が形成されて注入阻止部（１３ｂ，１３ｄ）が構成されていることが分かる。図１２に示す電位分布は、図１３に等電位線で示した第２ｐウェル１４ｂの下面の近傍に相当する領域のポテンシャルの２次元分布とも符合する。
【００５２】
以上のとおり、実施形態に係る固体撮像装置の画素Ｘijの構造によれば、信号電荷を高速に移動させるとともに、非信号電荷である正孔に対する電位障壁を形成して正孔の注入による消費電力の増大を避けることができる。特に、電界制御電極２３ｒ1、２３ｒ2が呈する横方向電界によって信号電荷を高速に転送させる特徴が、光電変換層１２の全体を空乏化することによって、より有効かつ効果的に発揮できる。特に、第１ｐウェル１４ａが第１ｎタブ１３ｂで壁状に囲まれ、第１ｎタブ１３ｂが第２ｐウェル１４ｂに囲まれ、第２ｐウェル１４ｂが第２ｎタブ１３ｄに壁状に囲まれ、第２ｎタブ１３ｄが第３ｐウェル１４ｃに囲まれ、第１ｐウェル１４ａ及び第２ｐウェル１４ｂの直下に正孔（ホール）の注入を阻止するポテンシャル障壁を生成して注入阻止部（１３ｂ，１３ｄ）を構成しているので、消費電力が増大することもない。この注入阻止部（１３ｂ，１３ｄ）の構造が実現するポテンシャル分布は、ガイド領域１６に形成されるポテンシャルの勾配を妨げることもないので、より高速に信号電荷を加速した電荷輸送が可能になる。
【００５３】
（固体撮像装置の製造方法）
図１４〜図１５に示した画素Ｘij部分の構造に着目した工程断面図を用いて、本発明の実施形態に係る固体撮像装置の製造方法の概略を説明する。なお、以下に述べる固体撮像装置の製造方法は、一例であり、特許請求の範囲に記載した固体撮像装置の構造を実現する趣旨の範囲内であれば、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。また以下の説明における「第１〜第７注入用マスク」等の名称は製造方法の一連の工程を説明する都合上、一連の工程中の順番の異なる他のフォトマスクと区別するために設定した便宜上の呼称に過ぎず、現実のフォトマスクの名称や順番を規定するものではない。
【００５４】
（イ）先ず、０．１〜３Ωｃｍ程度の（１００）面を主表面とするｐ型シリコン基板からなる半導体基板１０ａ上に、水素（Ｈ2）をキャリアガス、ジボラン（Ｂ2Ｈ６）をドーピングガス、モノシラン（ＳｉＨ4）をソースガスとする気相成長法で、不純物密度が３×１０18〜２×１０19ｃｍ-3のｐ+型裏側バイアス層１１ａを３〜５μｍの厚さにエピタキシャル成長する。同一反応管中でＢ2Ｈ６の流量を下げて、続けてＳｉＨ4を用いた気相成長法で、図１４（ａ）に示すように、不純物密度が５×１０12〜１×１０14ｃｍ-3のｐ-型下層光電変換層１２ａを、８〜２５μｍの厚さに連続エピタキシャル成長する。ｐ+−ｐ-の連続エピタキシャル成長の初期のタイミングで、Ｂ2Ｈ６の導入を止め、アルシン（ＡｓＨ4）若しくはフォスフィン（ＰＨ3）を微量に添加してｐ+−ｐ-の界面のプロファイルを急峻にしてもよい。
【００５５】
（ロ）次に、図１４（ｃ）に示す構造体をエピタキシャル成長用の反応管から取り出し、酸化炉に投入する。そして、光電変換層１２の表面に０．６〜１μｍのＳｉＯ2膜を熱酸化法等によって形成する。このＳｉＯ2膜の上面にフォトレジスト膜を塗布し、フォトリソグラフィ技術によりフォトレジスト膜を露光現像することで第１ｎタブ１３ｂ及び第２ｎタブ１３ｄを形成するための第１注入用マスクをパターニングする。この第１注入用マスクの開口部からリンイオン（31Ｐ+）等のｎ型を呈する不純物イオンを光電変換層１２の上部に、加速電圧を変えながら多段で注入する。第１注入用マスクの除去後、ＳｉＯ2膜の上面に新たなフォトレジスト膜を塗布し、フォトリソグラフィ技術によりフォトレジスト膜を露光現像することで、第１ｐウェル１４ａ、第２ｐウェル１４ｂ、第３ｐウェル１４ｃを形成するための第２注入用マスクをパターニングする。この第２注入用マスクの開口部から硼素イオン（11Ｂ+）のｎ型を呈する不純物イオンを光電変換層１２の上部に、加速電圧を変えながら多段で注入する。
【００５６】
（ハ）第２注入用マスクの除去後、熱処理することにより、図１４（ｃ）に示すように、光電変換層１２の上部に、第１ｎタブ１３ｂ、第２ｎタブ１３ｄ、第１ｐウェル１４ａ、第２ｐウェル１４ｂ及び第３ｐウェル１４ｃを選択的に形成する。加速電圧を変えて多段でイオン注入することにより、横方向拡散を抑制されるので、第１ｎタブ１３ｂ、第２ｎタブ１３ｄ、第１ｐウェル１４ａ、第２ｐウェル１４ｂ及び第３ｐウェル１４ｃのパターン幅に対する深さのアスペクト比の大きなパターンが形成できる。この結果、図２に示したような第１ｐウェル１４ａが第１ｎタブ１３ｂに周りを壁状に囲まれ、第１ｎタブ１３ｂが第２ｐウェル１４ｂに囲まれ、第２ｐウェル１４ｂが第２ｎタブ１３ｄに周りを壁状に囲まれ、第２ｎタブ１３ｄが第３ｐウェル１４ｃに囲まれた注入阻止部（１３ｂ，１３ｄ）の構造が形成される。図１４（ｃ）では図示を省略しているが、このとき、図４に示したように、ｎ型のシンカー領域４２、ｐウェル４３、ｎウェル４４等も形成される。更に図４に示したように、半導体チップの周辺部に沿ってｐ型のタブ領域４５もリング状に形成される。
【００５７】
（ニ）次に、光電変換層１２及び第１ｎタブ１３ｂ、第２ｎタブ１３ｄ、第１ｐウェル１４ａ、第２ｐウェル１４ｂ及び第３ｐウェル１４ｃの表面に０．６〜１μｍのＳｉＯ2膜を熱酸化法等によって形成する。このＳｉＯ2膜をフォトリソグラフィ法を用いてパターニングし、素子分離溝形成用のエッチングマスクを形成する。具体的には、フォトレジスト膜をマスクにしてＳｉＯ2膜を反応性イオンエッチング（ＲＩＥ）法でエッチングする。エッチング後にフォトレジスト膜を除去し、ＳｉＯ2膜をマスクにして、図１４（ｃ）の右側では第１ｎタブ１３ｂ、第２ｎタブ１３ｄの上部を、図１４（ｃ）の左側では第１ｎタブ１３ｂ、第２ｎタブ１３ｄ、第１ｐウェル１４ａ、第２ｐウェル１４ｂ及び第３ｐウェル１４ｃの上部を等、所定のマスクパターンに従って、ＲＩＥ法で選択的にエッチングすることにより、０．５〜１．５μｍの深さに素子分離溝を形成する。次いで、シリコン酸化膜等の素子分離絶縁膜２１を素子分離溝の深さよりも厚い膜厚で形成することによって素子分離溝を図１４（ｃ）の右側では第１ｎタブ１３ｂ、第２ｎタブ１３ｄの上部を、図１４（ｃ）の左側では第１ｎタブ１３ｂ、第２ｎタブ１３ｄ、第１ｐウェル１４ａ、第２ｐウェル１４ｂ及び第３ｐウェル１４ｃの上部に埋め込む。次いで、化学的機械的研磨（ＣＭＰ）法等により平坦化を行い、図１４（ｃ）の構造断面図を得る。
【００５８】
（ホ）さらに、図１４（ｃ）に示した構造体の上面に新たなフォトレジスト膜を塗布し、フォトリソグラフィ技術により新たなフォトレジスト膜を露光現像することで、表面埋込領域１５を形成するための第３注入用マスクをパターニングする。この第３注入用マスクの開口部からリンイオン（31Ｐ+）を光電変換層１２の上部に注入する。第３注入用マスクを除去後、ガイド領域１６を形成するための第４注入用マスクをパターニングする。この第４注入用マスクの開口部からヒ素イオン（75Ａｓ+）を表面埋込領域１５の上部に注入する。第４注入用マスクの除去後、熱処理することで、図１５（ｄ）に示すように、表面埋込領域１５及び表面埋込領域１５の上部のガイド領域１６を形成する。
【００５９】
（ヘ）さらに、図１５（ｄ）に示した構造体の上面に新たなフォトレジスト膜を塗布し、フォトリソグラフィ技術により新たなフォトレジスト膜を露光現像することでピニング層１７を形成するための第５注入用マスクをパターニングする。この第５注入用マスクの開口部から硼素イオン（11Ｂ+）を表面埋込領域１５及びガイド領域１６の上部に注入する。さらに、第５注入用マスクの除去後、熱処理することにより、図１５（ｅ）に示すように、表面埋込領域１５及びガイド領域１６の上部に不純物密度８×１０17〜１．５×１０１9ｃｍ-3程度のピニング層１７を選択的に形成する。硼素イオン注入後の熱処理の温度と時間は、ピニング層１７の深さが０．１〜０．７μｍ程度、好ましくは０．２〜０．５μｍ程度となるように調整する。
【００６０】
（ト）次に、図１５（ｅ）に示す構造体を熱処理炉から取り出し、酸化炉に投入する。そして、酸化炉中で、ドライ熱酸化法によるＳｉＯ2膜をゲート絶縁膜２８として、ピニング層１７、第１ｐウェル１４ａ、第２ｐウェル１４ｂ等の上面を含む全面に３０ｎｍ〜８０ｎｍの厚さに形成する。さらにゲート絶縁膜２８が上面に形成された構造体を酸化炉から取り出し、化学気相成長（ＣＶＤ）炉に投入する。そして、ゲート絶縁膜２８の上にＣＶＤ法によってリン（Ｐ）ドープの多結晶シリコン（ＤＯＰＯＳ）層２９を図１５（ｆ）に示すように１５０ｎｍ〜３５０ｎｍの厚さに堆積する。
【００６１】
（チ）次に、図１５（ｆ）に示す構造体の上面に新たなフォトレジスト膜を塗布し、フォトリソグラフィ技術により新たなフォトレジスト膜を露光現像することで電界制御電極２３ｒ1、２３ｒ2を切り出すためのゲート電極切出用マスクをパターニングする。具体的には、フォトレジスト膜をマスクにしてＤＯＰＯＳ層２９をＲＩＥ法で切り出してパターニングし、電界制御電極２３ｒ1、２３ｒ2を形成する。このとき図２の右下に例示したリセットトランジスタ、信号読み出しトランジスタ及びスイッチングトランジスタ等のゲート電極７１ｑ，７２ｑ等も同様な手順で同時に形成される。エッチング後にゲート電極切出用マスクを除去し、新たなフォトレジスト膜を塗布し、フォトリソグラフィ技術により新たなフォトレジスト膜を露光現像することでリセットトランジスタ、信号読み出しトランジスタ及びスイッチングトランジスタ等のソース・ドレイン電極を形成するために、ゲート電極７１ｑ，７２ｑの周辺を開口する窓部を有した第６注入用マスクをパターニングする。
【００６２】
（リ）この第６注入用マスクの窓部を利用し、ゲート電極７１ｑ，７２ｑを自己整合用マスクとして、砒素イオン（75Ａｓ+）等のｎ型を呈する不純物イオンを第１ｐウェル１４、第２ｐウェル１４ｂの上部に注入する。図１４（ｂ）では図示を省略しているが、このとき、図４に示したｎ型のシンカー領域４２、ｐウェル４３、ｎウェル４４等にもｎ型の不純物イオンが、一部は自己整合を利用して注入される。
【００６３】
（ヌ）さらに、第６注入用マスクとしてのフォトレジスト膜を除去した後、別のフォトレジスト膜を塗布し、フォトリソグラフィ技術によりその別のフォトレジスト膜中に第２ｐウェル１４ｂ、ｐウェル４３、ｎウェル４４、ｐ型のタブ領域４５等の上部の一部を開口する窓部を有した第７注入用マスクを形成する。この第７注入用マスクを利用し硼素イオン（11Ｂ+）等のｐ型を呈する不純物イオンを第２ｐウェル１４ｂ、ｐウェル４３、ｎウェル４４、ｐ型のタブ領域４５等の上部の一部に、一部は自己整合を利用して注入する。
【００６４】
（ル）そして第７注入用マスクを除去した後、熱処理することにより第１ｐウェル１４ｂの上部に不純物密度５×１０19〜１×１０21ｃｍ-3程度の電荷蓄積領域１８が、第２ｐウェル１４ｂの上部等に不純物密度５×１０19〜１×１０21ｃｍ-3程度の画素内回路素子のソース／ドレイン領域９１ｑ，９２ｑ，９３ｑが形成される。更に、図４に示したｐウェル４３中のソース領域６４、ドレイン領域６５、ｐウェルコンタクト領域６３及びｎウェル４４中のソース領域６６、ドレイン領域６７、ｎウェルコンタクト領域６８、さらにシンカー領域４２中のシンカーコンタクト領域６２等もイオン注入後の熱処理によって同時に形成される。
【００６５】
（ヲ）そして、電界制御電極２３ｒ1、２３ｒ2及び画素内回路のゲート電極７１ｑ，７２ｑ等を含む全面を覆うように層間絶縁膜２２を図３に示したように堆積する。層間絶縁膜２２としては、「ＮＳＧ」と称されるリン（Ｐ）や硼素（Ｂ）等の不純物元素を含まないノンドープのＳｉＯ２膜が採用可能である。なお、層間絶縁膜２２としてはリンを添加したシリコン酸化膜（ＰＳＧ）、硼素を添加したシリコン酸化膜（ＢＳＧ）、硼素及びリンを添加したシリコン酸化膜（ＢＰＳＧ）、シリコン窒化物（Ｓｉ３Ｎ４）膜等でもよい。必要に応じてＣＭＰ法等により層間絶縁膜２２の上面の平坦化を行ってもよい。その後は通常のメタライゼーション技術によって、層間絶縁膜２２中に開口されたコンタクトビア７１ｑｃ，７２ｑｃを介し必要な表面配線が接続される。なお、信号読み出しトランジスタ及びスイッチングトランジスタ等の画素内回路素子以外の周辺回路等のソース／ドレイン領域等に対しても同様な手順で表面配線が形成されるので、実際の表面配線のパターンは多層配線構造であるので、層間絶縁膜の堆積工程とメタライゼーション工程が複数回繰り返された後、実施形態に係る固体撮像装置が完成する。
【００６６】
以上のとおり、本発明の実施形態に係る固体撮像装置の製造方法によれば、図２に示したような第１ｐウェル１４ａが第１ｎタブ１３ｂで壁状に囲まれ、第１ｎタブ１３ｂが第２ｐウェル１４ｂで囲まれ、第２ｐウェル１４ｂが第２ｎタブ１３ｄで壁状に囲まれ、第２ｎタブ１３ｄが第３ｐウェル１４ｃで囲まれた注入阻止部（１３ｂ，１３ｄ）を含む画素内構造が従来のＣＭＯＳの標準的な製造プロセスで容易かつ高い製造歩留まりで実現できる。このため実施形態に係る固体撮像装置の製造方法によれば、信号電荷を高速に移動させることが可能であるとともに、非信号電荷である正孔の注入を阻止する注入阻止部（１３ｂ，１３ｄ）を構成して消費電力の増大を抑制した画素Ｘijの構造が容易かつ高い製造歩留まりで実現できる。
【００６７】
＝実施形態の第１変形例＝
本発明の実施形態の第１変形例に係る固体撮像装置の画素Ｘijの平面構造の一例を図１６に示す。図１６の平面パターンの中央乃至その左側には、受光カソード領域（電荷生成領域）として機能する表面埋込領域１５が矩形の領域として示されている。図２の平面図の場合と同様に、図３に示した層間絶縁膜２２は図１６においては省略して、平面パターンを見やすくしている。図２に示した平面構造と同様に、表面埋込領域１５は、第１ｐウェル１４ａに囲まれ、第１ｐウェル１４ａの領域が壁状の第１ｎタブ１３ｂに囲まれ、第１ｎタブ１３ｂは第２ｐウェル１４ｂに囲まれ、第２ｐウェル１４ｂが壁状の第２ｎタブ１３ｄに囲まれ、第２ｎタブ１３ｄが第３ｐウェル１４ｃに囲まれて注入阻止部（１３ｂ，１３ｄ）を構成している。図２に例示した構造と同様に、図１６の平面パターンでも電界制御電極２３ｒ1、２３ｒ2が呈する横方向電界による静電誘導効果で、ガイド領域１６の内部を輸送されてきた信号電荷が電荷蓄積領域１８ｐに転送されるように制御される。
【００６８】
第１ｐウェル１４ａに設けられたｐウェルコンタクト領域４６ａには表面配線６９ａを介して低電位側電源電圧ＶSS3が供給され、第２ｐウェル１４ｂのｐウェルコンタクト領域４６ｂに表面配線６９ｂを介して低電位側電源電圧ＶSS3が供給される構造については、図２に例示した構造と同様である。しかし、図１６に示すように、第１ｎタブ１３ｂにｎタブコンタクト領域８４ａが配置され、ｎタブコンタクト領域８４ａに表面配線８５ａを介して高電位側電源電圧ＶDD2が供給され、第２ｎタブ１３ｄにｎタブコンタクト領域８４ｂが配置され、ｎタブコンタクト領域８４ｂに表面配線８５ｂを介して高電位側電源電圧ＶDD2が供給される構造は、図２に例示した構造とは異なる。
【００６９】
断面図の図示を省略しているが、図３に示した構造と同様に、実施形態の第１変形例に係る固体撮像装置の画素Ｘijにおいても、ｐ型の半導体基板１０ａと、半導体基板１０ａの上に配置されたｐ+型の裏側バイアス層１１によって空乏層拡大部（１０ａ，１１）を構成しており、これらの特徴やそれによる作用・ 効果等は既に実施形態に係る固体撮像装置で説明したとおりであり重複した記載を省略するが、実施形態の第１変形例の固体撮像装置の画素Ｘijの画素内構造によれば、第１ｎタブ１３ｂ及び第２ｎタブ１３ｄを含む注入阻止部（１３ｂ，１３ｄ）が奏するポテンシャル分布が、ガイド領域１６に形成されるポテンシャルの勾配を妨げることがないので、より高速に信号電荷を移動させるとともに、非信号電荷（正孔）の注入による消費電力の増大を避けることができる。
【００７０】
＝実施形態の第２変形例＝
本発明の実施形態の第２変形例に係る固体撮像装置の画素Ｘijの平面構造の一例を図１７に示す。図１７の平面パターンの中央乃至その左側には、受光カソード領域（電荷生成領域）として機能する表面埋込領域１５が八角形の領域として示されている。図２に示した平面構造とは異なり、図２の壁状の第１ｎタブ１３ｂと第２ｎタブ１３ｄの一部が重複して、２つの八角形の窓部を有する形状に合体された共通のｎ型のタブ領域（共通ｎタブ）１３を構成し、非信号電荷（正孔）の注入を阻止する注入阻止部を構成している。
【００７１】
図１７において、壁状の共通ｎタブ１３の左側の窓部には第１ｐウェル１４ａが収納され、共通ｎタブ１３の右側の窓部には第２ｐウェル１４ｂが収納されている。そして、表面埋込領域１５が第１ｐウェル１４ａに囲まれるように、共通ｎタブ１３の左側の窓部に収納されている。なお、共通ｎタブ１３の外側は第３ｐウェル１４ｃに囲まれている。図１７に対応する断面図の図示を省略しているが、図３の断面図の右側に対応する断面で考えれば、例えば図３に示したような大きなウェル領域１４が、そのウェル領域１４の少なくとも一部において、第１ｐウェル１４ａ、第２ｐウェル１４ｂ及び第３ｐウェル１４ｃに３分割されたトポロジになる。
【００７２】
即ち、図１７の平面パターンも、図３の断面図の右側の領域に相当する局所的範囲で観察する限り、２枚のタブ領域として左側に表現される共通ｎタブ１３と右側に表現される共通ｎタブ１３とによって、３つの第１ｐウェル１４ａ、第２ｐウェル１４ｂ及び第３ｐウェル１４ｃが構成されたことになる。図１７の平面パターンが示す共通ｎタブ１３の構造に関しては、図３の断面図の左側の領域に相当する局所的範囲では、図３とは異なる構造になることは勿論である。
【００７３】
図２及び図１６に例示した構造と同様に、図１７の平面パターンでも電界制御電極２３ｒ1、２３ｒ2が呈する横方向電界による静電誘導効果で、ガイド領域１６の内部を輸送されてきた信号電荷が電荷蓄積領域１８ｐに高速で転送されるように制御される。なお、図２の平面図の場合と同様に、図３の断面構造で図示された層間絶縁膜２２は図１７においては省略して、平面パターンを見やすくしている。
【００７４】
第１ｐウェル１４ａに設けられたｐウェルコンタクト領域４６ａには表面配線６９ａを介して低電位側電源電圧ＶSS3が供給され、第２ｐウェル１４ｂのｐウェルコンタクト領域４６ｂに表面配線６９ｂを介して低電位側電源電圧ＶSS3が供給される構造については、図２に例示した構造と同様である。しかし、図１７に示すように、壁状の共通ｎタブ１３にｎタブコンタクト領域８４が配置され、ｎタブコンタクト領域８４に表面配線８５を介して高電位側電源電圧ＶDD2が供給される構造は、図１６に例示した構造とは異なる。
【００７５】
断面図の図示を省略しているが、図３に示した構造と同様に、実施形態の第２変形例に係る固体撮像装置の画素Ｘijにおいても、ｐ型の半導体基板１０ａと、半導体基板１０ａの上に配置された、半導体基板１０ａよりも高不純物密度のｐ+型の裏側バイアス層１１によって空乏層拡大部（１０ａ，１１）を構成している特徴やそれによる作用・ 効果等は既に実施形態に係る固体撮像装置で説明したとおりであるので、重複した記載を省略する。
【００７６】
図１７に示した画素Ｘi,jをマトリクス状に配列した構造の一部となる２×３のマトリクスの部分（Ｘi,j-2，Ｘi,j-1，Ｘi,j；Ｘi+1,j-2，Ｘi+1,j-1，Ｘi+1,j）を図１８に示す。第３ｐウェル１４ｃの部分が画素分離領域として２×３のマトリクスが構成されていることが分かる。実施形態の第２変形例に係る固体撮像装置によれば、壁状の共通ｎタブ１３を含む注入阻止部（１３）が奏するポテンシャル分布が、ガイド領域１６に形成されるポテンシャルの勾配を妨げることがない。このため、本発明の実施形態の第２変形例に係る固体撮像装置の画素Ｘijによれば、より高速に信号電荷を高速に移動させることと、注入阻止部によって非信号電荷（正孔）に対する電位障壁を形成し、正孔の注入による消費電力の増大を避けることが両立してできる。
【００７７】
＝実施形態の第３変形例＝
図２に示した実施形態では、一対の電界制御電極２３ｒ1、２３ｒ2がガイド領域１６の両側に設けられ、電界制御電極２３ｒ1、２３ｒ2が呈する横方向電界による静電誘導効果で、ガイド領域１６のポテンシャルが制御され、信号電荷が電荷蓄積領域１８ｐに転送される場合を説明した。しかし、電界制御電極が片側のみに存在しても、電界制御電極が呈する一方向の横方向電界でポテンシャル分布を制御し、電界制御電極の横を走行するチャネル領域における信号電荷の転送を制御できる。
【００７８】
本発明の実施形態の第３変形例に係るＴＯＦ型固体撮像装置の画素Ｘijの平面構造の一部を拡大したレイアウトの一例を図１９に、対応する断面図を図２０に示す。図１９の平面パターンは、画素Ｘijの占める領域の中央から右側を部分的に示す図であり、受光カソード領域（電荷生成領域）として機能する不純物密度ｎ1のｎ型の表面埋込領域１５の中央より右側の領域が示されている。図１９では、第１ｐウェル１４ａの右側に第１ｎタブ１３ｂの領域が示され、第１ｎタブ１３ｂの右側には、第２ｐウェル１４ｂの領域が示されている。実施形態の第３変形例に係るＴＯＦ型固体撮像装置の画素Ｘijの平面構造も、第１ｐウェル１４ａが第１ｎタブ１３ｂで壁状に囲まれ、第１ｎタブ１３ｂが第２ｐウェル１４ｂに囲まれ、第２ｐウェル１４ｂが第２ｎタブに壁状に囲まれ、第２ｎタブが第３ｐウェルに囲まれている。
【００７９】
第１ｐウェル１４ａ及び第２ｐウェル１４ｂの直下にポテンシャル障壁を生成し、非信号電荷である正孔の注入を阻止する注入阻止部を構成している点では実施形態と同様である。図２０は図１９に示した画素ＸijのXVII−XVII方向から見た断面構造であるが、図２０に示されている層間絶縁膜２２は、平面パターンを見やすくするために図１９の表現においては省略した透視図になっている。表面埋込領域１５は、第１ｐウェル１４ａに囲まれたｎ型の表面埋込領域１５である点も図２及び図３に示した構造と同様である。
【００８０】
図１９に示したＴＯＦ型の画素Ｘijは、遮光膜の遮光開口部を介して入射した光信号を受光する。即ち、第１ｐウェル１４ａに囲まれ、受光カソード領域として機能する表面埋込領域１５と、表面埋込領域１５の直下の受光アノード領域として機能する光電変換層１２とでフォトダイオードを構成している。表面埋込領域１５の中央右側に配置されたガイド領域１６の右側には、末広がりのパターンとして瓢箪型の段差構造をなす不純物密度ｎ2のｎ型のガイド領域１６が設けられている（ｎ1＜ｎ2）。光電変換層１２で生成された信号電荷（電子）は、光電変換層１２の直上の表面埋込領域１５の一部に注入され、末広がりのパターンをなすガイド領域１６に導かれる。
【００８１】
ガイド領域１６の右側には扇型に４つの電界制御電極２３ｐ，２３ｑ，２３ｒ，２３ｓが配置されている。平面パターンとして見た場合の電界制御電極２３ｐ，２３ｑ，２３ｒ，２３ｓのそれぞれの真横には、ガイド領域１６よりも低不純物密度と不純物密度ｎ3のｎ型のチャネル領域8ｐ，8ｑ，8ｒ，8ｓが配置されている（ｎ3＞ｎ2）。画素Ｘijが生成した信号電荷は、ガイド領域１６の４つの方向に導かれた後、電界制御電極２３ｐ，２３ｑ，２３ｒ，２３ｓの横方向電界制御による静電誘導効果でチャネル領域8ｐ，8ｑ，8ｒ，8ｓのポテンシャルが順次制御され、チャネル領域8ｐ，8ｑ，8ｒ，8ｓ中を信号電荷が順次転送される。
【００８２】
具体的には、電界制御電極２３ｐ，２３ｑ，２３ｒ，２３ｓに順次印加する電圧により電界制御電極２３ｐ，２３ｑ，２３ｒ，２３ｓの真横のチャネル領域8ｐ，8ｑ，8ｒ，8ｓの表面に電荷転送チャネルを誘起して、ガイド領域１６の内部を輸送されてきた信号電荷を順次転送する。さらに、図１９に示すように、電界制御電極２３ｐ，２３ｑ，２３ｒ，２３ｓにより転送された信号電荷を、順次蓄積する４つのｎ+型の電荷蓄積領域１８ｐ，１８ｑ，１８ｒ，１８ｓがチャネル領域8ｐ，8ｑ，8ｒ，8ｓ内部の右側に浮遊ドレイン領域としてそれぞれ配置されている。
【００８３】
扇型の配列の平面パターンにおいて、図１９の上方に配置された２つの電界制御電極２３ｐ，２３ｑと下方に配置された２つの電界制御電極２３ｒ，２３ｓの間には排出ゲート電極２3ｃが配置され、排出ゲート電極２3ｃの右側にはｎ+型の排出ドレイン領域１８ｃが配置されている。図１９に示した画素ＸijのXVII−XVII方向の断面となる図２０での表現では電荷蓄積領域１８ｑが露出している。電荷蓄積領域１８ｑには表面配線３３ｑが接続されている。図１９に示す排出ゲート電極２３ｃは、電界制御電極２３ｐ，２３ｑ，２３ｒ，２３ｓとの所定のタイミングで暗電流や背景光等による電荷を排出ドレイン領域１８ｃに排出する。
【００８４】
電荷蓄積領域１８ｐ，１８ｑ，１８ｒ，１８ｓ及び排出ゲート電極２3ｃのさらに右側には、図２に示した画素内回路素子等を構成するＭＯＳトランジスタ群のゲート電極が配置されているが、図１９は拡大図であるのでこれらの図示は紙面の外となり、省略されている。さらに、これらのゲート電極をそれぞれ挟む態様でＭＯＳトランジスタ群のソース／ドレイン電極等も配置されているが図示が省略されている。
【００８５】
図２０に示すように、実施形態の第３変形例に係る固体撮像装置のそれぞれの画素Ｘijは、ｐ型の半導体基板１０ａと、半導体基板１０ａの上に配置された、半導体基板１０ａよりも高不純物密度のｐ+型の裏側バイアス層１１を備える構造で空乏層拡大部（１０ａ，１１）を構成している点では図３に示した構造と同様である。そして、空乏層拡大部（１０ａ，１１）の上部領域をなす裏側バイアス層１１の上に、半導体基板１０ａより低不純物密度のｐ-型の光電変換層１２が配置され、この光電変換層１２の上にｎ型の表面埋込領域１５が配置されている。
【００８６】
図１９から分かるように、ガイド領域１６は表面埋込領域１５の右側の中央部に末広がりのパターンで設けられ、ガイド領域１６が形成する末広がりのポテンシャルの勾配によって信号電荷を加速する通路を構成している。表面埋込領域１５の上には、第１ｐウェル１４ａ及び第２ｐウェル１４ｂよりも高不純物密度のｐ+型のピニング層１７が配置され、ガイド領域１６はピニング層１７と表面埋込領域１５の間に挟まれている。
【００８７】
実施形態の第３変形例に係る固体撮像装置においても、図４に示した構造と同様に、半導体チップの周辺部に沿ってｐ型のタブ領域４５が配置され、タブ領域４５には、ｐ+型のタブコンタクト領域６１が埋め込まれる。タブコンタクト領域６１に負電位の電源電圧ＶSS2を供給することにより、図４に示したのと同様に空乏層１２depが光電変換層１２中に拡がる。
【００８８】
実施形態の第３変形例に係る固体撮像装置の画素Ｘijの構造によれば、空乏層１２depを光電変換層１２の全体に拡がらせることによって、信号電荷を高速に移動させ、ナノ秒を切る高速動作のＴＯＦ型のセンサを実現することが可能である。更に、実施形態の第３変形例に係る固体撮像装置の画素Ｘijの構造では第１ｐウェル１４ａが第１ｎタブ１３ｂで囲まれ、第１ｎタブ１３ｂが第２ｐウェル１４ｂで囲まれ、第２ｐウェル１４ｂが第２ｎタブで囲まれ、第２ｎタブが第３ｐウェルに囲まれた構造によって、非信号電荷である正孔の注入を阻止する注入阻止部を構成しているので、第１ｐウェル１ａ及び第２ｐウェル１４ｂからの正孔の注入によるＴＯＦ型のセンサの消費電力の増大を避けることができる。
【００８９】
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【００９０】
例えば、図２１に示す構造は、第１ｐウェル１４ａが第１ｎタブ１３ｂで囲まれ、第１ｎタブ１３ｂが第２ｐウェル１４ｂに囲まれ、第２ｐウェル１４ｂが第２ｎタブ１３ｄに囲まれ、第２ｎタブ１３ｄが第３ｐウェル１４ｃに囲まれた構造である点では、図３と同様である。しかし、図２１に示す本発明のその他の実施形態に係る固体撮像装置の画素Ｘijの構造では、第１ｎタブ１３ｂの下面がｎ型の第１シールド領域１３ａによって被覆され、第２ｎタブ１３ｄの下面は、ｎ型の第２シールド領域１３ｃによって被覆されている特徴が、図３に示した構造とは異なる。第１シールド領域１３ａは第１ｐウェル１４ａの下面の一部から、第２ｐウェル１４ｂの下面の一部までを含んで、第１ｎタブ１３ｂの下面を被覆している。又、第２シールド領域１３ｃは第２ｐウェル１４ｂの下面の一部から、第３ｐウェル１４ｃの下面の一部までを含んで、第２ｎタブ１３ｄの下面を被覆している。
【００９１】
図２１に示すように、第１シールド領域１３ａ及び第２シールド領域１３ｃを備えることにより、第１ｐウェル１４ａ及び第２ｐウェル１４ｂの直下に正孔の注入を阻止するポテンシャル障壁がより高く形成でき、正孔の注入による消費電力の増大を抑制できる。第１シールド領域１３ａ及び第２シールド領域１３ｃを備える注入阻止部（１３ａ，１３ｂ，１３ｃ，１３ｄ）が実現するポテンシャル分布も、ガイド領域１６に形成されるポテンシャルの勾配を妨げることもないので、図２１に示すその他の実施形態に係る固体撮像装置の画素Ｘijの構造によっても、信号電荷を加速した高速な電荷輸送が可能になる。
【００９２】
図３を用いて説明した実施形態の説明では、ｐ型の半導体基板１０ａと、半導体基板１０ａの上に配置されたｐ+型の裏側バイアス層１１を用いて空乏層拡大部（１０ａ、１１）を構成する場合を例示的に説明したが、ｐ型の半導体基板１０ａに限定されないことは、既に実施形態の説明で述べたとおりである。よって、実施形態に係る固体撮像装置やその変形例においても、ｐ型の半導体基板１０ａを用いる代わりに、図２２に示すｎ型の半導体基板１０ｂを用いて空乏層拡大部（１０ｂ、１１）を構成してもよく、図２３に示す絶縁体基板１０ｃを用いて空乏層拡大部（１０ｃ、１１）を構成もよい。
【００９３】
さらに、図２４に示すように、ｐ+型の半導体基板１１ｄそのものを単体で空乏層拡大部（１１ｄ）として採用してもよい。この場合は、空乏層拡大部（１１ｄ）の「上部領域」はｐ+型の半導体基板１１ｄの上部領域が該当するが、半導体基板１１ｄの上部領域とその下の半導体基板１１ｄは同一の領域ということになる。図２４に示す構造においては、光の減衰距離を考慮すると、ｐ+型の半導体基板１１ｄの厚さを５〜１０μｍ以下となるように研削やＣＭＰ等により薄くなるように調整して裏面照射型の固体撮像装置とすることが好ましい。このため、図２４に示すように、表面の層間絶縁膜２２を介してＳｉ基板等の支持基板９を貼り合わせ法等により、上面に結合して機械強度を担保することが好ましい。図示を省略しているが、チップの周辺において光電変換層１２を貫通する深いトレンチ（貫通孔）をイオンミリングやＲＩＥ法で掘って、その貫通孔の側壁にｐ型の不純物を拡散してもよい。更に、貫通孔にＤＯＰＯＳやＷ、Ｔｉ等の高融点金属を埋め込んでＴＳＶを構成して裏面電圧供給部を構成しても良いことは図４の説明でしたのと同様である。
【００９４】
さらに、図２５に示すように、表面埋込領域１５の直下のｐ+型の半導体基板１１ｃの領域のみを選択的に５〜１０μｍ以下となるような凹部を構成して、半導体基板１１ｃの単体で空乏層拡大部（１１ｃ）として採用してもよい。図２５に示す構造においては半導体基板１１ｃの裏面に設ける裏面電極８８を多結晶シリコン、酸化スズ(ＳｎＯ2)、インジウム(Ｉｎ)を添加した酸化スズ（ＩＴＯ）、亜鉛(Ｚｎ)を添加した酸化スズ（ＺＴＯ）、ガリウム(Ｃａ)を添加した酸化スズ（ＧＴＯ）、アルミニウム(Ａｌ)を添加した酸化スズ（ＡＴＯ）等の透明電極で構成すれば裏面照射型の固体撮像装置となる。裏面照射型の固体撮像装置とするためには、実効的なフォトダイードとして機能する部分のみの半導体基板１１ｃの厚さが５〜１０μｍ以下となっているので、その周りの額縁状の厚い半導体基板１１ｃが機械的強度を担保するので、図２４に示すような支持基板９を貼り合わせる必要もない。
【００９５】
更に、例えば図２６に示すように、遮蔽板１の上側に、対象物からの光を収束して受光領域ＰＤに入射させるマイクロレンズ２を設けてもよい。マイクロレンズ２を介して光を入射させることにより、開口率を向上させることができるので、固体撮像装置の高感度化を図ることができる。図２６に示したその他の実施形態に係る光電変換素子によっても、図２〜図４，図１６〜図２４等に示した光電変換素子と同様に、信号電荷を高速に輸送するためのポテンシャル分布を画素内に実現して、低消費電力で高速転送が両立できるという効果を奏することができる。尚、マイクロレンズは、図２６に例示したような単層構造に限定されることなく、２段以上の複合構造で光電変換素子に組み合わせて、更に微細化を図ることもできる。
【００９６】
既に述べた実施形態の説明では、第１導電型をｐ型、第２導電型をｎ型として説明したが、第１導電型がｎ型、第２導電型をｐ型としても、電気的な極性を反対にすれば同様な効果が得られることは容易に理解できるであろう。このとき、例えば、図３に示した表面埋込領域１５は「受光アノード領域」になるように、対応して適宜極性を反転させればよい。又、実施形態の説明では信号電荷を電子、信号電荷とは反対導電型の非信号電荷を正孔（ホール）として説明したが、極性を反転した場合、信号電荷が正孔、非信号電荷が電子になることは勿論である。
【００９７】
実施形態の説明においては、２次元固体撮像装置（エリアセンサ）を例示的に説明したが、本発明の画素Ｘijは２次元固体撮像装置の画素Ｘijのみに用いられるように限定して解釈するべきではない。例えば、図１に示した２次元マトリクスにおいて、ｊ＝ｍ＝１とした１次元固体撮像装置（ラインセンサ）の画素Ｘijとして複数の画素Ｘijを１次元に配列してもよいことは、上記開示の内容から、容易に理解できるはずである。
【００９８】
以上の説明では、第２導電型（ｎ型）のタブ領域が分割する対象は単一の画素のウェル領域であるとして説明したが例示に過ぎない。例えば、鏡像関係に結合した2つの画素の境界でタブ領域が分割する構造が含まれていてもよい。即ち、図１に示した画素アレイのマトリクスの内から2つずつのペアを選んで実効的な分割の対象とする画素単位としてもよく、その画素単位に共通に存在するウェル領域をタブ領域が分割する構造が含まれていてもよい。したがって、4つの画素からなる集合を画素単位として、画素単位に共通に存在するウェル領域をタブ領域が実効的に分割する構造が含まれていてもよい。したがって、本発明のタブ領域は隣接配置された複数の画素に共通の大きなウェル領域を実効的にｎ分割するタブ領域の構造が含まれていても構わない（ｎは２以上の正の整数。）。この場合、タブ領域により分割されたウェル領域は隣接配置された複数の画素にそれぞれ配置される。
【００９９】
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【０１００】
１…遮蔽板
２…マイクロレンズ
１０ａ,１０ｂ…半導体基板
１０ｃ…絶縁体基板
１１,１１ｂ…裏側バイアス層
１２dep…空乏層
１２…光電変換層
１３ｂ…第１ｎタブ
１３ｄ…第２ｎタブ
４３…ｐウェル
１４ａ…第１ｐウェル
１４ｂ…第２ｐウェル
１４ｃ…第３ｐウェル
１５…表面埋込領域
１６…ガイド領域
１７…ピニング層
１８ｐ，１８ｑ，１８ｒ，１８ｓ…電荷蓄積領域
２８…ゲート絶縁膜
２１…素子分離絶縁膜
２２…層間絶縁膜
２３ｃ，２８ｃ…排出ゲート電極
２３ｒ1，２３ｒ2，２３ｐ，２３ｑ，２３ｒ，２３ｓ…電界制御電極
２６，２６ｑ…リセットゲート電極
２９…ＤＯＰＯＳ層
３２，３３，６９，６９ａ，６９ｂ，８５，８５ａ，８５ｂ…表面配線
４１…シールド領域
４２…シンカー領域
４４…ｎウェル
４５…タブ領域
４６，４６ａ，４６ｂ…ｐウェルコンタクト領域
５１，５２…フォトレジスト膜
６１…タブコンタクト領域
６２…シンカーコンタクト領域
６３…ｐウェルコンタクト領域
６４、６６…ソース領域
６５，６７…ドレイン領域
６８…ｎウェルコンタクト領域
７１，７２，７１ｑ，７２ｑ…ゲート電極
８４，８４ａ，８４ｂ…ｎタブコンタクト領域
８８…裏面電極
９１，９２，９３，９１ｑ，９２ｑ，９３ｑ…ドレイン電極
１０４…タイミング発生回路
１０５…垂直シフトレジスタ
１０６…水平シフトレジスタ
【図１】
2019112046.tif 000005
【図２】
2019112046.tif 000006
【図３】
2019112046.tif 000007
【図４】
2019112046.tif 000008
【図５】
2019112046.tif 000009
【図６】
2019112046.tif 000010
【図７】
2019112046.tif 000011
【図８】
2019112046.tif 000012
【図９】
2019112046.tif 000013
【図１０】
2019112046.tif 000014
【図１１】
2019112046.tif 000015
【図１２】
2019112046.tif 000016
【図１３】
2019112046.tif 000017
【図１４】
2019112046.tif 000018
【図１５】
2019112046.tif 000019
【図１６】
2019112046.tif 000020
【図１７】
2019112046.tif 000021
【図１８】
2019112046.tif 000022
【図１９】
2019112046.tif 000023
【図２０】
2019112046.tif 000024
【図２１】
2019112046.tif 000025
【図２２】
2019112046.tif 000026
【図２３】
2019112046.tif 000027
【図２４】
2019112046.tif 000028
【図２５】
2019112046.tif 000029
【図２６】
2019112046.tif 000030
【国際調査報告】
2019112046.tif 000031
2019112046.tif 000032
2019112046.tif 000033
2019112046.tif 000034