(57)【要約】  実装時のはんだ付け工程で、フラックスがセラミック素体の細孔に吸い込まれてしまうことによる、セルフアライメント性や製品特性の劣化を防止することが可能なセラミック電子部品の製造方法および該方法により製造することが可能な信頼性の高いセラミック電子部品を提供する。  ポリフルオロポリエーテル化合物を主成分として含み、ハイドロフルオロエーテルを溶媒として含む撥油剤を用いて、セラミック素体５を撥油処理することにより、フラックスがセラミック素体５に吸収されないようにする。  セラミック素体に撥油処理を施す工程の直後に、過剰な撥油処理剤を取り去る撥油処理剤除去工程を設ける。  撥油処理剤除去工程の後に、セラミック素体を、ハイドロフルオロエーテルで洗浄する洗浄工程を設ける。  撥油処理剤除去工程と洗浄工程との間に、セラミック素体を加熱処理する工程を設ける。
2010073493.tif 000002
【特許請求の範囲】
【請求項１】
セラミック素体と、前記セラミック素体の表面に配設された外部電極とを備えるセラミック電子部品の製造方法であって、
前記セラミック素体の表面に前記外部電極を形成した後に、撥油処理剤を用いて前記セラミック素体に撥油処理を施し、前記セラミック素体の表面にフラックス浸入防止膜を形成する撥油処理工程を備え、かつ、
前記撥油処理剤は、少なくとも１つの
−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＲ）3  
（ただし、ＯＲは、メトキシ基、もしくは、エトキシ基）
を含有するポリフルオロポリエーテル化合物を主成分とし、ハイドロフルオロエーテルを溶媒として含むものであること
を特徴とするセラミック電子部品の製造方法。
【請求項２】
セラミック素体と、前記セラミック素体の表面に配設され、表面にめっき膜を有する外部電極とを備えるセラミック電子部品の製造方法であって、
前記外部電極の表面に前記めっき膜を形成した後に、撥油処理剤を用いて前記セラミック素体に撥油処理を施し、前記セラミック素体の表面にフラックス浸入防止膜を形成する撥油処理工程を備え、かつ、
前記撥油処理剤は、少なくとも１つの
−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＲ）3  
（ただし、ＯＲは、メトキシ基、もしくは、エトキシ基）
を含有するポリフルオロポリエーテル化合物を主成分とし、ハイドロフルオロエーテルを溶媒として含むものであること
を特徴とするセラミック電子部品の製造方法。
【請求項３】
セラミック素体と、前記セラミック素体の表面に配設され、表面にめっき膜を有する外部電極とを備えるセラミック電子部品の製造方法であって、
前記外部電極を形成した後、前記めっき膜を形成する前に、撥油処理剤を用いて前記セラミック素体に撥油処理を施し、前記セラミック素体の表面にフラックス浸入防止膜を形成する撥油処理工程を備え、かつ、
前記撥油処理剤は、少なくとも１つの
−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＲ）3  
（ただし、ＯＲは、メトキシ基、もしくは、エトキシ基）
を含有するポリフルオロポリエーテル化合物を主成分とし、ハイドロフルオロエーテルを溶媒として含むものであること
を特徴とするセラミック電子部品の製造方法。
【請求項４】
前記撥油処理剤のポリフルオロポリエーテル化合物が、下記の(Ｉ)，(II)，(III)，(IV)，(Ｖ)，(VI)からなる群より選ばれる少なくとも１種であることを特徴とする請求項１〜３のいずれかに記載のセラミック電子部品の製造方法：
(Ｉ)  Ｃ3Ｆ7Ｏ（ＣＦ（ＣＦ3）ＣＦ2Ｏ）ｙＣＦ（ＣＦ3）−Ａ
(II)  ＣＦ3Ｏ（Ｃ2Ｆ4Ｏ）ｙＣＦ2−Ａ
(III)  Ａ−ＣＦ2Ｏ（ＣＦ2Ｏ）ｘ（Ｃ2Ｆ4Ｏ）ｙＣＦ2−Ａ
(IV)  Ａ−ＣＦ2Ｏ（Ｃ2Ｆ4Ｏ）ｘＣＦ2−Ａ
(Ｖ)  Ａ−ＣＦ（ＣＦ3）Ｏ（ＣＦ（ＣＦ3）ＣＦ2Ｏ）ｙＣＦ（ＣＦ3）−Ａ
(VI)  Ａ−（ＣＦ2）3Ｏ（Ｃ4Ｆ8Ｏ）ｙ（ＣＦ2Ｏ）3−Ａ
ただし、前記Ａは、
(イ)−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＲ）3 
（ただし、ＯＲは、メトキシ基、もしくは、エトキシ基），
(ロ)（ＣnＦ2n+1）
(ハ)（ＣnＦ2n+1Ｏ）
(ニ)（ＨＣnＦ2nＯ）
(ホ)（ＨＣnＦ2n+1Ｏ）
からなる群より選ばれる少なくとも１種であり、（Ｉ）〜（VI）の構造式において、少なくとも一つの前記Ａは、前記(イ)の−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＲ）3であり、かつ、
前記ｘは１〜５０、ｙは４〜４０、ｎは１〜４。
【請求項５】
前記撥油処理剤として、ポリフルオロポリエーテル化合物の濃度が０．０４〜０．５重量％のものを用いて撥油処理することを特徴とする請求項１〜４のいずれかに記載のセラミック電子部品の製造方法。
【請求項６】
前記撥油処理工程の直後に、過剰な前記撥油処理剤を取り去る撥油処理剤除去工程を備えていることを特徴とする請求項１〜５のいずれかに記載のセラミック電子部品の製造方法。
【請求項７】
前記撥油処理剤除去工程の後に、前記セラミック素体を、ハイドロフルオロエーテルで洗浄する洗浄工程を備えていることを特徴とする請求項６記載のセラミック電子部品の製造方法。
【請求項８】
前記撥油処理剤除去工程と前記洗浄工程との間に、前記セラミック素体を加熱処理する工程を備えていることを特徴とする請求項７記載のセラミック電子部品の製造方法。
【請求項９】
前記セラミック素体を構成するセラミックがＮｉＣｕＺｎフェライトであることを特徴とする請求項１〜８のいずれかに記載のセラミック電子部品の製造方法。
【請求項１０】
セラミック素体と、前記セラミック素体の表面に配設された外部電極を備えるセラミック電子部品であって、
前記セラミック素体を構成するセラミック表面から、少なくともＦ、Ｓｉ、およびＮが検出され、かつ、
前記各元素の前記セラミック表面に対する原子濃度比が、
２≦（Ｆ／セラミック素体）≦１２、
０．１≦（Ｓｉ／セラミック素体）≦１．０、
０．１≦（Ｎ／セラミック素体）≦１．３、
の要件を満たすこと
を特徴とするセラミック電子部品。
【請求項１１】
セラミック素体と、前記セラミック素体の表面に配設された外部電極を備えるセラミック電子部品であって、
前記セラミック素体を構成するセラミック表面、および、外部電極表面から、少なくともＦ、Ｓｉ、およびＮが検出され、
前記セラミック表面では、Ｆ、Ｓｉ、およびＮの各元素の前記セラミック表面に対する原子濃度比が、
２≦（Ｆ／セラミック素体）≦１２、
０．１≦（Ｓｉ／セラミック素体）≦１．０、
０．１≦（Ｎ／セラミック素体）≦１．３、
の要件を満し、
前記外部電極表面では、Ｆ、Ｓｉ、およびＮの各元素の前記外部電極表面に対する原子濃度比が、
０．４≦（Ｆ／外部電極）≦１０、
０．０６≦（Ｓｉ／外部電極）≦０．８、
０．０７≦（Ｎ／外部電極）≦１．０、
の要件を満たすこと
を特徴とするセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はセラミック電子部品およびその製造方法に関し、詳しくは、セラミック電子部品を構成するセラミック素体の表面に外部電極が配設されたセラミック電子部品およびその製造方法に関する。
【背景技術】
【０００２】
近年、配線基板などへの実装時に、リフローはんだ付けなどの方法で、セラミック素体の表面に形成された外部電極を、配線基板上に配設されたランドにはんだ付けすることにより実装される表面実装型のセラミック電子部品(例えば、磁性体セラミックを用いたセラミックインダクタや、誘電体セラミックを用いたセラミックコンデンサ、圧電体セラミックを用いたセラミック圧電部品など）が広く用いられている。【０００３】
しかしながら、焼結体であるセラミック素体の表面には細孔が存在しており、はんだ付け時にはんだに含まれるフラックスがセラミック素体の細孔に吸い込まれてしまうことになる。そして、その結果、個々の粒状のはんだが微細な粒状のまま溶融し、流動性のある連続的な液体にならないため、セルフアライメント性（溶融したはんだが外部電極とランドの隙間などに回り込み、セラミック電子部品が実装基板のランド上などの所定の位置に確実に実装されるという特性）が低下するという問題が生じるとともに、外部電極とランドとの間の接続信頼性が低下するという問題が生じる。【０００４】
また、外部電極のはんだ付け性を向上させる見地から、例えば、外部電極本体（下地層）であるＡｇ電極上にＮｉめっき膜、Ｓｎめっき膜などのめっき膜を形成することが広く行われているが、めっき工程でめっき液や洗浄水などが，セラミック素体の内部に浸入し、電気特性が劣化するという問題点がある。そこで、この問題点を解消するために、セラミック素体表面及び、表面に開放された細孔部、外部電極に、有機ケイ素化合物を脱水縮合して形成するようにした電子部品の製造方法が提案されている（特許文献１参照）。
そして、この方法によれば、めっき液、水などがセラミック素体内部に浸入することを防いで、電気特性の劣化を抑制することができるとされている。【０００５】
しかしながら、この方法の場合でも、はんだ付け時にフラックスがセラミック素体の細孔に吸われることを防止できず、セルフアライメント性が低下するという問題点は解決されないのが実情である。【０００６】
また、セラミック電子部品の実装に用いられるはんだ付けの技術に関し、はんだフラックスの這い上がりを防止するための組成物として、ポリフルオロアルキル基を含む不飽和エステルの重合単位を含有する重合体、フッ素系界面活性剤、水系媒体を含む組成物が提案されている（特許文献２参照）。
そして、この組成物を用いた場合、はんだ付け時にフラックスがセラミック素体の細孔に吸い込まれてしまうことを防止できるとされている。【０００７】
しかしながら、めっき膜形成後にコーティングを行うと、膜厚が厚いため、導通不良が発生するばかりでなく、はんだに対する外部電極の濡れ性が悪くなり、実装時に濡れ性不良が発生するという問題点がある。さらに、めっき膜形成前にコーティングを行うと、めっき付き性が悪く例えば、ニッケルめっきを行う場合には、Ｎｉめっきの連続性が悪くなるという問題点がある。
【特許文献１】特開平１０−２１４７４１号公報
【特許文献２】特開平１１−１５４７８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記課題を解決するものであり、実装時のはんだ付け工程においてフラックスがセラミック素体の細孔に吸い込まれてしまうことに起因するセルフアライメント性の低下を防止することが可能なセラミック電子部品の製造方法および該方法により製造することが可能な実装信頼性の高いセラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のセラミック電子部品の製造方法は、
セラミック素体と、前記セラミック素体の表面に配設された外部電極とを備えるセラミック電子部品の製造方法であって、
前記セラミック素体の表面に前記外部電極を形成した後に、撥油処理剤を用いて前記セラミック素体に撥油処理を施し、前記セラミック素体の表面にフラックス浸入防止膜を形成する撥油処理工程を備え、かつ、
前記撥油処理剤は、少なくとも１つの
−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＲ）3  
（ただし、ＯＲは、メトキシ基、もしくは、エトキシ基）
を含有するポリフルオロポリエーテル化合物を主成分とし、ハイドロフルオロエーテルを溶媒として含むものであること
を特徴としている。【００１０】
また、本発明のセラミック電子部品の製造方法は、
セラミック素体と、前記セラミック素体の表面に配設され、表面にめっき膜を有する外部電極とを備えるセラミック電子部品の製造方法であって、
前記外部電極の表面に前記めっき膜を形成した後に、撥油処理剤を用いて前記セラミック素体に撥油処理を施し、前記セラミック素体の表面にフラックス浸入防止膜を形成する撥油処理工程を備え、かつ、
前記撥油処理剤は、少なくとも１つの
−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＲ）3  
（ただし、ＯＲは、メトキシ基、もしくは、エトキシ基）
を含有するポリフルオロポリエーテル化合物を主成分とし、ハイドロフルオロエーテルを溶媒として含むものであること
を特徴としている。【００１１】
また、本発明のセラミック電子部品の製造方法は、
セラミック素体と、前記セラミック素体の表面に配設され、表面にめっき膜を有する外部電極とを備えるセラミック電子部品の製造方法であって、
前記外部電極を形成した後、前記めっき膜を形成する前に、撥油処理剤を用いて前記セラミック素体に撥油処理を施し、前記セラミック素体の表面にフラックス浸入防止膜を形成する撥油処理工程を備え、かつ、
前記撥油処理剤は、少なくとも１つの
−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＲ）3  
（ただし、ＯＲは、メトキシ基、もしくは、エトキシ基）
を含有するポリフルオロポリエーテル化合物を主成分とし、ハイドロフルオロエーテルを溶媒として含むものであること
を特徴としている。【００１２】
また、前記撥油処理剤のポリフルオロポリエーテル化合物が、下記の(Ｉ)，(II)，(III)，(IV)，(Ｖ)，(VI)からなる群より選ばれる少なくとも１種であることを特徴としている。
(Ｉ)  Ｃ3Ｆ7Ｏ（ＣＦ（ＣＦ3）ＣＦ2Ｏ）ｙＣＦ（ＣＦ3）−Ａ
(II)  ＣＦ3Ｏ（Ｃ2Ｆ4Ｏ）ｙＣＦ2−Ａ
(III)  Ａ−ＣＦ2Ｏ（ＣＦ2Ｏ）ｘ（Ｃ2Ｆ4Ｏ）ｙＣＦ2−Ａ
(IV)  Ａ−ＣＦ2Ｏ（Ｃ2Ｆ4Ｏ）ｘＣＦ2−Ａ
(Ｖ)  Ａ−ＣＦ（ＣＦ3）Ｏ（ＣＦ（ＣＦ3）ＣＦ2Ｏ）ｙＣＦ（ＣＦ3）−Ａ
(VI)  Ａ−（ＣＦ2）3Ｏ（Ｃ4Ｆ8Ｏ）ｙ（ＣＦ2Ｏ）3−Ａ
ただし、前記Ａは、
(イ)−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＲ）3 
（ただし、ＯＲは、メトキシ基、もしくは、エトキシ基），
(ロ)（ＣnＦ2n+1）
(ハ)（ＣnＦ2n+1Ｏ）
(ニ)（ＨＣnＦ2nＯ）
(ホ)（ＨＣnＦ2n+1Ｏ）
からなる群より選ばれる少なくとも１種であり、（Ｉ）〜（VI）の構造式において、少なくとも一つの前記Ａは、前記(イ)の−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＲ）3であり、かつ、
前記ｘは１〜５０、ｙは４〜４０、ｎは１〜４。
すなわち、本発明で用いられる撥油処理剤のポリフルオロポリエーテル化合物において、上記（Ｉ），（II）の構造式（分子）におけるＡは、必ず上記(イ)であり、また、（III）〜（VI）の構造式（分子）における一方のＡは、必ず上記(イ)であり、他方のＡは、上記(イ)〜(ホ)のいずれでもよい。【００１３】
また、撥油処理は、前記撥油処理剤として、ポリフルオロポリエーテル化合物の濃度が０．０４〜０．５重量％のものを用いて行うことが好ましい。【００１４】
また、前記撥油処理工程の直後に、過剰な前記撥油処理剤を取り去る撥油処理剤除去工程を備えていることが好ましい。【００１５】
また、前記撥油処理剤除去工程の後に、前記セラミック素体を、ハイドロフルオロエーテルで洗浄する洗浄工程を備えていることが好ましい。【００１６】
また、前記撥油処理剤除去工程と前記洗浄工程との間に、前記セラミック素体を加熱処理する工程を備えていることが好ましい。【００１７】
また、前記セラミック素体を構成するセラミックがＮｉＣｕＺｎフェライトであることが好ましい。【００１８】
また、本発明のセラミック電子部品は、
セラミック素体と、前記セラミック素体の表面に配設された外部電極を備えるセラミック電子部品であって、
前記セラミック素体を構成するセラミック表面から、少なくともＦ、Ｓｉ、およびＮが検出され、かつ、
前記各元素の前記セラミック表面に対する原子濃度比が、
２≦（Ｆ／セラミック素体）≦１２、
０．１≦（Ｓｉ／セラミック素体）≦１．０、
０．１≦（Ｎ／セラミック素体）≦１．３、
の要件を満たすことを特徴としている。
なお、上記の各式における「セラミック素体」とは、セラミック素体から検出される元素の合計の原子濃度をいう。【００１９】
また、本発明のセラミック電子部品は、
セラミック素体と、前記セラミック素体の表面に配設された外部電極を備えるセラミック電子部品であって、
前記セラミック素体を構成するセラミック表面、および、外部電極表面から、少なくともＦ、Ｓｉ、およびＮが検出され、
前記セラミック表面では、Ｆ、Ｓｉ、およびＮの各元素の前記セラミック表面に対する原子濃度比が、
２≦（Ｆ／セラミック素体）≦１２、
０．１≦（Ｓｉ／セラミック素体）≦１．０、
０．１≦（Ｎ／セラミック素体）≦１．３、
の要件を満し、
前記外部電極表面では、Ｆ、Ｓｉ、およびＮの各元素の前記外部電極表面に対する原子濃度比が、
０．４≦（Ｆ／外部電極）≦１０、
０．０６≦（Ｓｉ／外部電極）≦０．８、
０．０７≦（Ｎ／外部電極）≦１．０、
の要件を満たすことを特徴としている。
なお、上記の各式における「セラミック素体」とは、セラミック素体から検出される元素のうち、撥油処理剤成分元素と酸素元素とを除いた元素の合計の原子濃度をいう。
また、上記の各式における「外部電極」とは、外部電極から検出される元素のうち、撥油処理剤成分元素と酸素元素とを除いた元素の合計の原子濃度をいう。
【発明の効果】
【００２０】
本発明においては、セラミック素体と、セラミック素体の表面に配設された外部電極とを備えるセラミック電子部品を製造するにあたって、セラミック素体の表面に外部電極を形成した後に、少なくとも１つの−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＲ）3（ただし、ＯＲは、メトキシ基、もしくは、エトキシ基）を含有するポリフルオロポリエーテル化合物を主成分と、ハイドロフルオロエーテルを溶媒として含む撥油処理剤を用いてセラミック素体に撥油処理を施し、セラミック素体の表面にフラックス浸入防止膜を形成するようにしているので、フラックスがセラミック素体に吸われてしまうことを防止して、良好な実装性（セルフアライメント性）を実現することが可能になる。また、フラックス浸入防止膜は薄いため、外部電極と実装対象である回路基板のランド電極などとの導通性、外部電極のはんだ付け性も確保される。【００２１】
すなわち、本発明によれば、厚みの薄いフラックス浸入防止膜（数１０ｎｍ以下）を確実に形成することが可能で、導通性、はんだ付け性などを犠牲にすることなく、良好な実装性（セルフアライメント性）を実現することができる。
また、本発明では、撥油処理剤の溶媒として、ハイドロフルオロエーテルを使用しており、この撥油処理剤の溶媒であるハイドロフルオロエーテルは、水分溶解性が非常に低いため、撥油処理剤の主成分の官能基である−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＲ）3の加水分解による縮合を抑制し、ゲル化を防止することができる。【００２２】
また、セラミック素体と、表面にめっき膜を有する外部電極を備えるセラミック電子部品を製造するにあたって、外部電極の表面にめっき膜を形成した後に、少なくとも１つの−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＲ）3（ただし、ＯＲは、メトキシ基、もしくは、エトキシ基）を含有するポリフルオロポリエーテル化合物を主成分とし、ハイドロフルオロエーテルを溶媒として含む撥油処理剤を用いてセラミック素体に撥油処理を施し、セラミック素体の表面にフラックス浸入防止膜を形成するようにした場合にも、フラックスがセラミック素体に吸われてしまうことを防止して、めっき膜を有する外部電極を備えたセラミック素体の表面に、厚みの薄いフラックス浸入防止膜を確実に形成して、導通性、はんだ付け性などを犠牲にすることなく、良好な実装性（セルフアライメント性）を実現することができる。
また、フラックス浸入防止膜による外部電極のめっき膜の酸化防止の効果も期待できる。【００２３】
また、セラミック素体と、表面にめっき膜を有する外部電極を備えるセラミック電子部品を製造するにあたって、外部電極を形成した後、めっき膜を形成する前に、少なくとも１つの−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＲ）3（ただし、ＯＲは、メトキシ基、もしくは、エトキシ基）を含有するポリフルオロポリエーテル化合物を主成分とし、ハイドロフルオロエーテルを溶媒として含む撥油処理剤を用いてセラミック素体に撥油処理を施し、セラミック素体の表面にフラックス浸入防止膜を形成するようにした場合にも、フラックスがセラミック素体に吸われてしまうことを防止して、良好な実装性（セルフアライメント性）を実現することが可能になる。また、フラックス浸入防止膜は薄いため、フラックス浸入防止膜を形成した後の、メッキ工程におけるめっき付き性、製品を実装する際のはんだ付け性や導通信頼性も確保される。【００２４】
また、撥油処理剤の主成分であるポリフルオロポリエーテル化合物として、請求項４に規定されている化合物を用いることにより、セラミック素体の表面に所望のフラックス浸入防止膜を確実に形成することが可能になり、本発明をより実効あらしめることができる。【００２５】
また、撥油処理剤として、ポリフルオロポリエーテル化合物の濃度が０．０４〜０．５重量％のものを用いて撥油処理することにより、作業性よく，フラックスの浸入を防止することが可能な厚みを有し、かつ、膜厚が大きすぎないフラックス浸入防止膜をセラミック素体の表面に確実に形成することが可能になり、本発明をより実効あらしめることができる。【００２６】
また、撥油処理工程の直後に、過剰な撥油処理剤を取り去る撥油処理剤除去工程を実施することにより、塗りむらのない，厚みの均一なフラックス浸入防止膜を確実に形成することが可能になる。
なお、過剰な撥油処理剤の液切りは、例えば、吸引や気体吹き付けなどによる気流との接触、遠心分離などの方法で行うことができる。ただし、過剰な撥油処理剤の液切りの方法は,これに限られるものではない。【００２７】
また、撥油処理剤除去工程の後に、セラミック素体を、ハイドロフルオロエーテルで洗浄する洗浄工程を実施することにより、不要な撥油処理剤をより確実に除去することが可能になる。また、撥油処理剤の塗布状態に塗りむらがあるような場合にも、過剰な撥油処理剤を除去して厚みの均一なフラックス浸入防止膜を確実に形成することが可能になり、有意義である。【００２８】
また、撥油処理剤除去工程と洗浄工程との間に、セラミック素体を加熱処理する工程を実施することにより、フラックス浸入防止膜をセラミック素体の表面により確実に定着させることが可能になり、本発明をより実効あらしめることができる。なお、熱処理は、通常、６０〜１２０℃で、３０ｍｉｎ程度実施することが望ましい。【００２９】
また、セラミック素体を構成するセラミックとして、ＮｉＣｕＺｎフェライトを用いることにより、実装性に優れ、信頼性の高いインダクタを得ることが可能になる。【００３０】
また、請求項１０のセラミック電子部品は、セラミック素体を構成するセラミック表面から、Ｆ、Ｓｉ、およびＮが，請求項１０に規定されているような割合（原子濃度比）で検出されるセラミック電子部品であり、上述の本発明のセラミック電子部品の製造方法により効率よく製造することができる。
そして、このセラミック電子部品は、はんだ付け工程でフラックスがセラミック素体に吸収されないため、良好なセルフアライメント性が得られる。【００３１】
また、請求項１１のセラミック電子部品は、セラミック素体を構成するセラミック表面および外部電極表面から、Ｆ、Ｓｉ、およびＮが，請求項１１に規定されているような割合（原子濃度比）で検出されるセラミック電子部品であり、上述の本発明のセラミック電子部品の製造方法により効率よく製造することができる。
そして、このセラミック電子部品は、はんだ付け工程でフラックスがセラミック素体に吸収されないため、良好なセルフアライメント性が得られる。
なお、このセラミック電子部品の場合、外部電極のコーティング膜（フラックス浸入防止膜）の厚みが薄いため（通常、数１０ｎｍ以下），十分な導通信頼性を確保することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施例にかかるセラミック電子部品（積層セラミックインダクタ）の構成を示す正面断面図である。
【図２】本発明の実施例にかかる積層セラミックインダクタの要部構成を模式的に示す分解斜視図である。
【図３】(ａ)は本発明の実施例にかかる積層セラミックインダクタの実装状態を示す図であり、(ｂ)は比較例の積層セラミックインダクタの実装状態を示す図である。
【図４】(ａ)は本発明の実施例にかかる積層セラミックインダクタのはんだ付け状態を示す図であり、(ｂ)は比較例の積層セラミックインダクタのはんだ付け状態を示す図である。
【図５】(ａ)は本発明の実施例にかかる積層セラミックインダクタを実装した場合の、蛍光Ｘ線分析（ＷＤＸ）によるＣの元素マッピング図であり、(ｂ)は、比較例の積層セラミックインダクタを実装した場合の、蛍光Ｘ線分析（ＷＤＸ）によるＣの元素マッピング図である。
【発明を実施するための形態】
【００３３】
以下に本発明の実施の形態を示して、本発明の特徴とするところをさらに詳しく説明する。
【実施例１】
【００３４】
図１は本発明の一実施例（実施例１）にかかる積層コイル部品（この実施例１では積層セラミックインダクタ）の構成を示す断面図、図２はその要部構成を模式的に示す分解斜視図である。
図１，図２に示すように、この実施例１の積層セラミックインダクタは、各フェライト層１に配設された各コイル用導体（コイルパターン）２がビアホール３（図２）により接続されてなるコイル４を有するセラミック素体（フェライト素体）５を備えている。そして、セラミック素体（フェライト素体）５の端面５ａ，５ｂには、コイル４の両端部の引き出し電極４ａ，４ｂと導通するように、外部電極６ａ，６ｂが配設されている。
以下に、その製造方法について説明する。【００３５】
(１)酸化第二鉄（Ｆｅ2Ｏ3）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）、酸化銅（ＣｕＯ）を所定の比率で秤量した材料を原材料としてボールミルに仕込み、所定の時間、湿式調合を行った。
湿式調合した混合物を乾燥、粉砕することにより得られる粉末を７００℃で１時間仮焼した。得られた仮焼粉末をボールミルにて所定の時間湿式粉砕した後、乾燥、解砕し、フェライト粉末を得た。【００３６】
(２)このフェライト粉末に対してバインダー樹脂と可塑剤、湿潤剤、分散剤を加え、ボールミルで所定の時間混合を行い、その後、減圧下で脱泡を行った。
得られたスラリーをリップコータ、またはマルチコータを用いて、剥離性のフィルム上に塗布し、乾燥させることにより、所望の膜厚を有する長尺フェライトグリーンシートを得た。【００３７】
(３)得られた長尺フェライトグリーンシートを所定の寸法に裁断し、レーザー加工などの方法でビアホールを形成することにより、所定の位置にビアホールを備えたフェライトシートを得た。
このフェライトシート上に、スクリーン印刷などの方法により、銀または、銀合金を主成分とする導体ペーストを所定のパターンとなるように塗布し、加熱乾燥して、コイル用導体を備えた電極形成フェライトシートを得た。【００３８】
(４)得られた電極形成フェライトシートを、コイル用導体が層間接続されてコイルが形成されるように重ね、重ねた積層体の上下に導体ペーストを塗布していないフェライトグリーンシートを重ねて未焼成積層体を得た。
なお、コイル用導体を備えた電極形成フェライトシートが積層されると、コイル用導体が、上述のビアホールを介して層間接続され、未焼成積層体の内部にコイルが形成される。【００３９】
(５)それから、得られた未焼成積層体を４５℃、１．０ｔ／ｃｍ2の圧力で圧着した。そして、この積層圧着体を、ダイサーによるダイシングや，押し切り刃によるカットなどの方法で、所定の寸法に裁断した。【００４０】
(６)次に、未焼成の積層セラミックインダクタを所定の条件で脱バインダーした後、焼成を行った。脱バインダーは、低酸素雰囲気中で５００℃、２時間加熱の条件で実施する。また、焼成は、Ａｉｒ雰囲気中で８７０℃、１５０分焼成の条件で実施した。  これにより、図１，図２に示すように、各フェライト層１に配設された各コイル用導体（コイルパターン）２がビアホール３により接続されてなるコイル４を備えた，未焼成のセラミック素体（フェライト素体）５が形成される。
なお、図１は、セラミック素体（フェライト素体）５の端面５ａ，５ｂに外部電極６ａ，６ｂを形成した積層セラミックインダクタを示している。【００４１】
(７)それから、得られた焼成体（セラミック素体５）の，コイル４の両端部の引き出し電極４ａ，４ｂが露出する端面５ａ，５ｂに、浸漬法により外部電極形成用の電極材料ペーストを塗布し、１２０℃で１０分乾燥した後、８００℃にて１５分間電極材料ペーストを焼き付けることにより、外部電極本体（下地層）を形成した。【００４２】
次に、以下に説明する方法で撥油処理を行った。
まず、Ａ−ＣＦ2Ｏ（ＣＦ2Ｏ）ｘ（Ｃ2Ｆ4Ｏ）ｙＣＦ2−Ａ
ただし、Ａ：−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣＨ3）3
ｘ、ｙ：８〜１２
の化合物と、溶媒であるハイドロフルオロエーテルを含む撥油処理剤を準備した。【００４３】
それから、撥油処理剤を容器に入れ、その中に上述のようにして，電極材料ペーストを焼き付けて外部電極本体（下地層）を形成したセラミック素体を約５分間浸漬した。
その後、セラミック素体を撥油処理剤から取り出し、吸引により、気流と接触させる方法で液切りした後、８０℃で約３０分間熱処理を行った。
これにより、セラミック素体の表面および外部電極本体（下地層）の表面にフラックス浸入防止膜が形成される。【００４４】
それから、外部電極本体（下地層）に、下層がＮｉめっき膜、上層がＳｎめっき膜（またははんだめっき膜）からなる２層構造のめっき膜を形成した。
これにより、セラミック素体の表面および外部電極本体（下地層）の表面にフラックス浸入防止膜が形成された積層セラミックインダクタ（図１参照）を得た。なお、図１においては，フラックス浸入防止膜、および、ＮｉおよびＳｎめっき膜の図示を省略している。【００４５】
[特性の評価]
上述のように、撥油処理の工程を経て作製したこの実施例１の積層セラミックインダクタと、比較のため撥油処理を施さずに作製した積層セラミックインダクタ（比較例１）について、実装性を調べる試験（セルフアライメント試験）を行い、実装性（セルフアライメント性）を調べた。【００４６】
なお、セルフアライメント試験では、故意にマウントずれが発生するように、搭載座標を中心から、積層セラミックインダクタの幅方向（Ｗ方向）に１５０μｍ位置をずらして、実装基板（セラミック回路基板）のランド上に積層セラミックインダクタを載置し、リフローはんだ付けの方法により、積層セラミックインダクタの外部電極をランド上にはんだ付けして実装を行い、ずれていた積層セラミックインダクタが、リフロー後に、本来実装されるべき位置に戻るか否かを調べることによりセルフアライメント性を評価した。【００４７】
図３(ａ)に、撥油処理を行った本発明の実施例１にかかる積層セラミックインダクタの実装状態を示し、図３(ｂ)に、撥油処理を行っていない比較例１の積層セラミックインダクタの実装状態を示す。【００４８】
また、図４(ａ)に、撥油処理を行った本発明の実施例１にかかる積層セラミックインダクタのはんだ付け状態を示し、図４(ｂ)に、撥油処理を行っていない比較例１の積層セラミックインダクタのはんだ付け状態を示す。【００４９】
撥油処理を行った本発明の実施例１にかかる積層セラミックインダクタの場合、図３(ａ)に示すように、リフロー後に所定の位置に戻っており、セルフアライメント性が良好であることが確認された。
また、撥油処理を行った本発明の実施例１にかかる積層セラミックインダクタのはんだ付け状態を確認したところ、図４(ａ)に示すように、はんだが濡れ上がっていることが確認された。【００５０】
一方、撥油処理していない比較例１の積層セラミックインダクタの場合、図３(ｂ)に示すように、リフロー後の戻りが悪く、セルフアライメント性が良好でないことが確認された。
また、撥油処理を行っていない比較例１の積層セラミックインダクタのはんだ付け状態を確認したところ、図４(ｂ)に示すように、はんだが，粒状のまま凝固しており、いわゆる「いもはんだ状態」になっていることが確認された。【００５１】
また、フラックスの、セラミック素体への吸収の状態を検討するため、上記セルフアライメント試験後の積層セラミックインダクタを実装基板から取り外して、波長分散型の蛍光Ｘ線分析（ＷＤＸ）により、フラックスに含まれているＣ元素について、元素マッピングを調べたところ、本発明の実施例１の積層セラミックインダクタの場合、図５(ａ)に示すように、実装基板側からセラミック素体（フェライト素体）に向かっての、Ｃ元素の偏析は認められなかったが、比較例１の積層セラミックインダクタの場合には、図５(ｂ)に示すように、実装基板側からセラミック素体に向かって、Ｃ元素の偏析が認められた。【００５２】
この実施例１から、撥油処理をしていない比較例１の積層セラミックインダクタの場合、リフロー時に、はんだペースト中のフラックスがセラミック素体に吸い込まれてしまい、溶融したはんだボールの酸化膜が除去されることがなく、はんだがいわゆる「いもはんだ状」になり、積層セラミックインダクタを引き戻す力が発生しなかったため、セルフアライメント性が悪くなったものと考えられる。【００５３】
一方、撥油処理を行った本発明の実施例１の積層セラミックインダクタの場合、セラミック素体の表面にフラックス浸入防止膜が形成されているため、フラックスがセラミック素体に吸い込まれることが防止され、良好なセルフアライメント性を得ることができた。【００５４】
また、他の比較例として、
(１)外部電極本体形成後、めっき膜形成前に、撥水性のあるＣＨ3（ＣＨ2）9Ｓｉ（ＯＣＨ3）3を用いて撥水処理を施した（上記実施例の撥油処理は施していない）こと以外は上記実施例１の積層セラミックインダクタと同様の方法で比較例２の積層セラミックインダクタを作製するとともに、
(２)外部電極本体形成後、めっき皮膜形成前に、撥水性のあるＣＦ3ＣＨ2ＣＨ2Ｓｉ（ＯＣＨ3）3を用いて撥水処理を施した（上記実施例の撥油処理は施していない）こと以外は上記実施例１の積層セラミックインダクタと同様の方法で比較例３の積層セラミックインダクタ作製し、
これらの比較例２，３の積層セラミックインダクタについてもセルフアライメント性を評価した。【００５５】
その結果、比較例２，３の積層セラミックインダクタも、上記比較例１のものと同様に、セルフアライメント性が悪いことが確認された。この比較例２および３の場合も、リフロー時に、はんだペースト中のフラックスがセラミック素体に吸い込まれてしまい、溶融したはんだボールの酸化膜が除去されることがなく、はんだがいわゆる「いもはんだ状」になり、積層セラミックインダクタを引き戻す力が発生しなかったため、セルフアライメント性が悪くなったものである。【００５６】
表１に実施例１の積層セラミックインダクタと、比較例１〜３の積層セラミックインダクタのセルフアライメント性の評価結果をまとめて示す。【００５７】
【表１】
2010073493.tif 000003
【００５８】
表１において、◎はセルフアライメント性が良好であることを示し、×はセルフアライメント性が不良であることを示している。なお、実施例１の積層セラミックインダクタは優れたセルフアライメント性を備えているが，比較例１〜３の積層セラミックインダクタはセルフアライメント性が良好でないことは、上述の通りである。
なお、本発明の実施例にかかる積層セラミックインダクタのフラックス浸入防止膜は、非常に薄いため、外部電極本体（下地層）を形成した後、めっき膜を形成する前に、撥油処理を施してフラックス浸入防止膜を形成しても、その後のめっき工程で形成されるＮｉめっきの連続性は損なわれないことが確認されている。
【実施例２】
【００５９】
上記実施例１の(６)の工程で作製したセラミック素体（焼成体）と同じ焼成体の、引き出し電極が露出する端面に浸漬法により外部電極形成用の電極材料ペーストを塗布し、１２０℃で１０分乾燥した。
それから、８００℃にて１５分間電極材料ペーストを焼き付けることにより、外部電極本体（下地層）を形成した。
それから、外部電極本体（下地層）に、下層がＮｉめっき膜、上層がＳｎめっき膜（またははんだめっき膜）からなる２層構造のめっき膜を形成することにより、積層セラミックインダクタ（図１参照）を得た。【００６０】
次に、以下に説明する方法で撥油処理を行った。
まず、Ａ−ＣＦ2Ｏ（ＣＦ2Ｏ）ｘ（Ｃ2Ｆ4Ｏ）ｙＣＦ2−Ａ
ただし、Ａ：−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣＨ3）3
ｘ、ｙ：８〜１２
の化合物と、溶媒であるハイドロフルオロエーテルを含む撥油処理剤を準備した。【００６１】
それから、撥油処理剤を容器に入れ、その中に上述のようにして，電極材料ペーストを焼き付けて外部電極を形成し、さらにめっき膜を形成したセラミック素体（積層セラミックインダクタ）を約５分間浸漬した。
その後、セラミック素体を撥油処理剤から取り出し、吸引により気流と接触させる方法で液切りした後、８０℃で約３０分間熱処理を行った。【００６２】
これにより、セラミック素体の表面および外部電極の表面にフラックス浸入防止膜が形成された積層セラミックインダクタ（図１参照）を得た。ただし、図１において，フラックス浸入防止膜、および、ＮｉおよびＳｎめっき膜の図示を省略していることは上述の通りである。【００６３】
それから、この実施例２の積層セラミックインダクタについて、実施例１で作製した比較例１〜３の積層セラミックインダクタとの対比において、セルフアライメント性を評価した。【００６４】
その結果、実施例２の積層セラミックインダクタは、実施例１の場合と同様に、比較例１〜３の積層セラミックインダクタに比べてセルフアライメント性に優れていることが確認された。
また、本実施例２の積層セラミックインダクタのフラックス浸入防止膜は、非常に薄いため、めっき膜を形成した後に、撥油処理を行って、セラミック素体の表面および外部電極の表面にフラックス浸入防止膜を形成した場合にも、はんだ付け性、導通性は問題がないことが確認された。
また、めっき膜上にフラックス浸入防止膜が形成されているため、外部電極本体（下地層）上に形成されためっき膜の酸化が抑制、防止され、信頼性が向上することが確認されている。
【実施例３】
【００６５】
上記実施例１の(６)の工程で作製したセラミック素体（焼成体）と同じ焼成体の、引き出し電極が露出する端面に浸漬法により外部電極形成用の電極材料ペーストを塗布し、１２０℃で１０分乾燥した。その後、８００℃にて１５分間電極材料ペーストを焼き付けることにより、外部電極本体（下地層）を形成した。
その後、外部電極本体（下地層）上に、下層がＮｉめっき膜、上層がＳｎめっき膜（またははんだめっき膜）からなる２層構造のめっき膜を形成した。【００６６】
それから、以下に説明する方法で撥油処理を行った。
まず、ハイドロフルオロエーテルを用いて、撥油処理剤であるポリフルオロポリエーテル化合物の濃度が０．５重量％、０．２重量％、０．１重量％、０．０５重量％、０．０４重量％の処理液を用意した。
そして、上述のようにして濃度調整を行った各処理液を用いて、外部電極本体（下地層）上にめっき膜を形成してなる外部電極を備えた上記セラミック素体（積層セラミックインダクタ）に撥油処理を行った。【００６７】
これにより、セラミック素体の表面および外部電極の表面にフラックス浸入防止膜が形成された積層セラミックインダクタ（図１参照）を得た。ただし、図１において，フラックス浸入防止膜、および、ＮｉおよびＳｎめっき膜の図示を省略していることは上述の通りである。【００６８】
それから、この実施例３で得られた積層セラミックインダクタについて、セルフアライメント性、はんだ付け性、外部電極の導通性を評価した。
その結果を表２に示す。【００６９】
【表２】
2010073493.tif 000004
【００７０】
なお、表２においては、各特性が良好なものを◎で示している。
撥油処理剤であるポリフルオロポリエーテル化合物の濃度を０．５重量％、０．２重量％、０．１重量％、０．０５重量％、０．０４重量％に調整した処理液を用いて撥油処理を施した各積層セラミックインダクタは、セルフアライメント性、はんだ付け性、および外部電極の導通性のいずれについても良好な特性を備えていることが確認された。【００７１】
なお、特に表２には示していないが、撥油処理剤であるポリフルオロポリエーテル化合物の濃度が０．５重量％以上になると、フラックス浸入防止膜の厚みが厚くなりすぎて、はんだ付け性や導通性が低下する傾向があり、また、０．０４重量％未満になると、フラックス浸入防止膜が薄くなりすぎて、フラックスの吸収を防止する効果が低下する傾向があることが確認されている。【００７２】
また、この実施例３で作製した積層セラミックインダクタにおいても、外部電極本体（下地層）上に形成されためっき膜上にフラックス浸入防止膜が形成されているため、めっき膜の酸化が抑制、防止され、信頼性が向上することが確認されている。
【実施例４】
【００７３】
上記実施例１の(６)の工程で作製したセラミック素体（焼成体）と同じ焼成体の、引き出し電極が露出する端面に浸漬法により外部電極形成用の電極材料ペーストを塗布し、１２０℃で１０分乾燥した。その後、８００℃にて１５分間電極材料ペーストを焼き付けることにより、外部電極本体（下地層）を形成した。
その後、外部電極本体（下地層）上に、下層がＮｉめっき膜、上層がＳｎめっき膜（またははんだめっき膜）からなる２層構造のめっき膜を形成した。【００７４】
それから、以下に説明する方法で撥油処理を行った。
まず、Ａ−ＣＦ2Ｏ（ＣＦ2Ｏ）ｘ（Ｃ2Ｆ4Ｏ）ｙＣＦ2−Ａ
ただし、Ａ：−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣＨ3）3
ｘ、ｙ：８〜１２
の化合物と、溶媒であるハイドロフルオロエーテルを含む撥油処理剤を準備した。
それから、撥油処理剤を容器に入れ、その中に上述のようにして，電極材料ペーストを焼き付けて外部電極本体を形成し、さらにめっき膜を形成したセラミック素体（積層セラミックインダクタ）を約５分間浸漬した。【００７５】
浸漬終了後、直ちに液切りしてセラミック素体上の過剰な撥油処理液を取り去った。
この実施例４では液切りを、多数個のセラミック素体を直径が約１２cm弱の網かご状容器に収容し、この網かご状容器を直径１２ｃｍの筒状の液切り治具に収容し、下方から吸引して、液切り治具内に上から下に向かって気体（空気）を流通させる方法により実施した。ただし、液切りの時間は１５０秒とした。なお、この実施例４では、吸引の度合いを、大気圧との差圧で３．０ｋＰａとし、空気の流量が５ｍ3／minとなるようにして液切りを行った。
そして、液切りの終了後に、セラミック素体を８０℃で約３０分間熱処理した。【００７６】
これにより、セラミック素体の表面および外部電極の表面にフラックス浸入防止膜が形成された積層セラミックインダクタ（図１参照）を得た。ただし、図１において，フラックス浸入防止膜、および、ＮｉおよびＳｎめっき膜の図示を省略していることは上述の通りである。【００７７】
得られた積層セラミックインダクタについて、セルフアライメント性を調べた結果、液切りを行わない場合よりも良好なセルフアライメント性が得られることが確認された。なお、通常は、吸引液切りをしなくても、実用上特に問題のないセルフアライメント性を得ることができるが、液切りを行って、過剰な撥油処理液を除去する工程を設ける方が、より確実に良好なセルフアライメント性を得ることができる。【００７８】
すなわち、大量のセラミック素体を撥油処理後、あみ籠やふるいにセラミック素体を収容して液切りする場合、セラミック素体が重なる部分に、処理液が溜まり、撥油処理剤が過剰に付着する箇所が発生する場合があるが、吸引液切りなどの方法で強制的に液切りを行うことにより、過剰な撥油処理液を効率よく取り去り、撥油処理剤の過剰付着を防止することができる。したがって、製造コストなどとの兼ね合いで状況が許すのであれば、液切りを行うことが望ましい。【００７９】
なお、液切りの方法は、上述のような吸引液切りの方法に限らず、空気を吹き付ける（押し込む）ことにより、気流とセラミック素体を接触させる方法や、遠心力を利用した方法などを適用することも可能である。
【実施例５】
【００８０】
上記実施例１の(６)の工程で作製したセラミック素体（焼成体）と同じ焼成体の、引き出し電極が露出する端面に浸漬法により外部電極形成用の電極材料ペーストを塗布し、１２０℃で１０分乾燥した。その後、８００℃にて１５分間電極材料ペーストを焼き付けることにより、外部電極本体（下地層）を形成した。
その後、外部電極本体（下地層）上に、下層がＮｉめっき膜、上層がＳｎめっき膜（またははんだめっき膜）からなる２層構造のめっき膜を形成した。【００８１】
それから、以下に説明する方法で撥油処理を行った。
まず、Ａ−ＣＦ2Ｏ（ＣＦ2Ｏ）ｘ（Ｃ2Ｆ4Ｏ）ｙＣＦ2−Ａ
ただし、Ａ：−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣＨ3）3
ｘ、ｙ：８〜１２
の化合物と、溶媒であるハイドロフルオロエーテルを含む撥油処理剤を準備した。【００８２】
それから、撥油処理剤を容器に入れ、その中に上述のようにして，電極材料ペーストを焼き付けて外部電極本体を形成し、さらにめっき膜を形成したセラミック素体（積層セラミックインダクタ）を約５分間浸漬した。
浸漬終了後、直ちに、上記実施例４の方法と同じ方法および同じ条件で吸引液切りを行い、セラミック素体上の過剰な撥油処理液を除去した。
そして、過剰な撥油処理液を除去したセラミック素体を８０℃で約３０分間熱処理した。【００８３】
次に、撥油処理剤の溶媒として用いたものと同じハイドロフルオロエーテルで、セラミック素体を５分間超音波洗浄した。
これにより、セラミック素体の表面および外部電極の表面にフラックス浸入防止膜が形成された積層セラミックインダクタ（図１参照）を得た。ただし、図１において，フラックス浸入防止膜、および、ＮｉおよびＳｎめっき膜の図示を省略していることは上述の通りである。【００８４】
得られた積層セラミックインダクタについて、セルフアライメント性を調べるとともに、比較のため、上記の洗浄を行わずに作製した積層セラミックインダクタについても、セルフアライメント性を調べた。【００８５】
その結果、洗浄を行わない場合よりもさらに良好なセルフアライメント性が得られることが確認された。
また、洗浄液として、ハイドロフルオロエーテルの代わりに、イソプロピルアルコール、水を洗浄液として用いた場合、いずれの場合も、ハイドロフルオロエーテルを洗浄液として用いた場合ほどの、セルフアライメント性の改善は認められなかった。【００８６】
また、上記液切りの工程を省略して、意図的に過剰の撥油処理剤を残留させた積層セラミックインダクタ（フラックス浸入防止膜にむらのある試料）を作製し、この試料を、ハイドロフルオロエーテル、イソプロピルアルコール、水を洗浄液として用いて洗浄し、各試料についてセルフアライメント性を調べた結果、ハイドロフルオロエーテルを洗浄液として用いた場合には、良好なセルフアライメント性が得られることが確認されたが、イソプロピルアルコール、水を洗浄液として用いた場合には、良好なセルフアライメント性が得られないことが確認された。【００８７】
この結果から、撥油処理剤と同じ溶媒であるハイドロフルオロエーテルを使用することにより、積層セラミックインダクタから過剰な撥油処理剤を効率よく除去して、良好なセルフアライメント性を確保できることが確認された。【００８８】
なお、撥油処理剤の液切りと、ハイドロフルオロエーテルによる洗浄のいずれか一方によっても良好なセルフアライメント性を実現することはできるが、両者を組み合わせることにより、より均一なフラックス浸入防止膜を形成して、安定で良好なセルフアライメント性をさらに確実に得ることができる。
【実施例６】
【００８９】
上記実施例１の(６)の工程で作製したセラミック素体（焼成体）と同じ焼成体の、引き出し電極が露出する端面に浸漬法により外部電極形成用の電極材料ペーストを塗布し、１２０℃で１０分乾燥した。その後、８００℃にて１５分間電極材料ペーストを焼き付けることにより、外部電極本体（下地層）を形成した。【００９０】
それから、以下に説明する方法で撥油処理を行った。
まず、Ａ−ＣＦ2Ｏ（ＣＦ2Ｏ）ｘ（Ｃ2Ｆ4Ｏ）ｙＣＦ2−Ａ
ただし、Ａ：−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣＨ3）3
ｘ、ｙ：８〜１２
の化合物と、溶媒であるハイドロフルオロエーテルを含む撥油処理剤を準備した。【００９１】
それから、撥油処理剤を容器に入れ、その中に上述のようにして，電極材料ペーストを焼き付けて外部電極本体を形成し、さらにめっき膜を形成したセラミック素体（積層セラミックインダクタ）を約５分間浸漬した。
浸漬終了後、直ちに、上記実施例４の方法と同じ方法および同じ条件で吸引液切りを行い、セラミック素体上の過剰な撥油処理液を除去した。
そして、過剰な撥油処理液を除去したセラミック素体を８０℃で約３０分間熱処理した。【００９２】
次に、撥油処理剤の溶媒として用いたものと同じハイドロフルオロエーテルで、セラミック素体を５分間超音波洗浄した。
そして、超音波洗浄の終了後に、上記実施例４の方法と同じ方法および同じ条件で吸引液切りを行い、洗浄液であるハイドロフルオロエーテルを除去した。
それから、外部電極本体（下地層）に、下層がＮｉめっき膜、上層がＳｎめっき膜（またははんだめっき膜）からなる２層構造のめっき膜を形成することにより、積層セラミックインダクタ（図１参照）を得た。【００９３】
この実施例６では、撥油処理剤の濃度、液切り条件、超音波洗浄条件などを調整することにより、積層セラミックインダクタ（セラミック素体）の表面の撥油状態を調整して、表３に示すような割合で、セラミック素体（フェライト素体）の表面に、Ｆ、Ｓｉ、およびＮを含む、試料番号１，２，および３の積層セラミックインダクタを作製した。【００９４】
そして、得られた積層セラミックインダクタの表面を、ＰＨＹＳＩＣＡＬ  ＥＬＥＣＴＲＯＮＩＣＳ社製  Ｑｕａｎｔｕｍ２０００を用いて、ＸＰＳ（Ｘ線光電子分光法）により、定性・定量分析を行った。測定領域は１００μｍφとした。
表３に、この実施例６の積層セラミックインダクタについて調べた、表面の撥油状態、セルフアライメント性およびＮｉめっき膜の連続性の評価結果を示す。【００９５】
【表３】
2010073493.tif 000005
【００９６】
表３に示すように、
(イ)試料番号１の試料では、Ｆ、Ｓｉ、およびＮの、Ｘ線光電子分光法（ＸＰＳ）による、セラミック素体（フェライト素体）表面に対する原子濃度比が、
（Ｆ／セラミック素体）＝１２
（Ｓｉ／セラミック素体）＝１．０
（Ｎ／セラミック素体）＝１．３
であった。
(ロ)試料番号２の試料では、Ｆ、Ｓｉ、およびＮの、Ｘ線光電子分光法（ＸＰＳ）による、セラミック素体（フェライト素体）表面に対する原子濃度比が、
（Ｆ／セラミック素体）＝８
（Ｓｉ／セラミック素体）＝０．６
（Ｎ／セラミック素体）＝０．８
であった。
(ハ)試料番号３の試料では、Ｆ、Ｓｉ、およびＮの、Ｘ線光電子分光法（ＸＰＳ）による、セラミック素体（フェライト素体）表面に対する原子濃度比が、
（Ｆ／セラミック素体）＝２
（Ｓｉ／セラミック素体）＝０．１
（Ｎ／セラミック素体）＝０．１
であった。
なお、上記の各式における「セラミック素体」とは、セラミック素体から検出される元素（Ｎｉ，Ｃｕ，Ｚｎ，Ｆｅなど）のうち、撥油処理剤成分元素と酸素元素とを除いた元素の合計の原子濃度：単位atom％をいう。
すなわち、上記のＦ、Ｓｉ、およびＮの、セラミック素体表面に対する原子濃度比とは、Ｆ、Ｓｉ、およびＮの、セラミック素体の表面から検出されるＮｉ，Ｃｕ，Ｚｎ，Ｆｅなどのそれぞれの原子濃度に対する比ではなく、セラミック素体の表面から検出される元素のうち、撥油処理剤成分元素と酸素元素とを除いた元素の合計の原子濃度に対する比である。【００９７】
そして、上記の試料番号１〜３においては、良好なセルフアライメント性およびＮｉめっき連続性が得られた。【００９８】
すなわち、Ｆ、Ｓｉ、Ｎの各元素の、セラミック素体（フェライト素体）表面（Ｆｅ、Ｚｎ、Ｎｉ、Ｃｕ）に対する原子濃度比が、
２≦Ｆ／セラミック素体≦１２、
０．１≦Ｓｉ／セラミック素体≦１．０
０．１≦Ｎ／セラミック素体≦１．３
の要件を満たすとき、良好なセルフアライメント性およびＮｉめっき連続性が得られることが確認された。
【実施例７】
【００９９】
上記実施例１の(６)の工程で作製したセラミック素体（焼成体）と同じ焼成体の、引き出し電極が露出する端面に浸漬法により外部電極形成用の電極材料ペーストを塗布し、１２０℃で１０分乾燥した。その後、８００℃にて１５分間電極材料ペーストを焼き付けることにより、外部電極本体（下地層）を形成した。
それから、外部電極本体（下地層）に、下層がＮｉめっき膜、上層がＳｎめっき膜（またははんだめっき膜）からなる２層構造のめっき膜を形成した。【０１００】
次に、以下に説明する方法で撥油処理を行った。
まず、Ａ−ＣＦ2Ｏ（ＣＦ2Ｏ）ｘ（Ｃ2Ｆ4Ｏ）ｙＣＦ2−Ａ
ただし、Ａ：−ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣＨ3）3
ｘ、ｙ：８〜１２
の化合物と、溶媒であるハイドロフルオロエーテルを含む撥油処理剤を準備した。【０１０１】
それから、撥油処理剤を容器に入れ、その中に上述のようにして，電極材料ペーストを焼き付けて外部電極本体を形成し、さらにめっき膜を形成したセラミック素体（積層セラミックインダクタ）を約５分間浸漬した。
浸漬終了後、直ちに、上記実施例４の方法と同じ方法および同じ条件で吸引液切りを行い、セラミック素体上の過剰な撥油処理液を除去した。
そして、過剰な撥油処理液を除去したセラミック素体を８０℃で約３０分間熱処理した。【０１０２】
次に、撥油処理剤の溶媒として用いたものと同じハイドロフルオロエーテルで、セラミック素体を５分間超音波洗浄した。
そして、超音波洗浄の終了後に、上記実施例４の方法と同じ方法および同じ条件で吸引液切りを行い、洗浄液であるハイドロフルオロエーテルを除去し、積層セラミックインダクタ（図１参照）を得た。【０１０３】
なお、この実施例７でも、撥油処理剤の濃度、液切り条件、超音波洗浄条件などを調整することにより、積層セラミックインダクタの表面の撥油状態を調整して、表４に示すような割合で、セラミック素体の表面および外部電極の表面に、Ｆ、Ｓｉ、およびＮを含む、試料番号４，５，および６の積層セラミックインダクタを作製した。【０１０４】
そして、得られた積層セラミックインダクタの表面を、ＰＨＹＳＩＣＡＬ  ＥＬＥＣＴＲＯＮＩＣＳ社製  Ｑｕａｎｔｕｍ２０００を用いて、ＸＰＳ（Ｘ線光電子分光法）により、定性・定量分析を行った。測定領域は１００μｍφとした。
表４に、この実施例７の積層セラミックインダクタについて調べた、表面の撥油状態、セルフアライメント性およびＮｉめっき膜の連続性の評価結果を示す。【０１０５】
【表４】
2010073493.tif 000006
【０１０６】
表４に示すように、
(イ)試料番号４の試料の場合、Ｆ、Ｓｉ、およびＮの、Ｘ線光電子分光法（ＸＰＳ）による、セラミック素体（フェライト素体）表面に対する原子濃度比が、
（Ｆ／セラミック素体）＝１２
（Ｓｉ／セラミック素体）＝１．０
（Ｎ／セラミック素体）＝１．３
であった。
(ロ)試料番号５の試料の場合、Ｆ、Ｓｉ、およびＮの、Ｘ線光電子分光法（ＸＰＳ）による、セラミック素体（フェライト素体）表面に対する原子濃度比が、
（Ｆ／セラミック素体）＝８
（Ｓｉ／セラミック素体）＝０．６
（Ｎ／セラミック素体）＝０．８
であった。
(ハ)試料番号６の試料の場合、Ｆ、Ｓｉ、およびＮの、Ｘ線光電子分光法（ＸＰＳ）による、セラミック素体（フェライト素体）表面に対する原子濃度比が、
（Ｆ／セラミック素体）＝２
（Ｓｉ／セラミック素体）＝０．１
（Ｎ／セラミック素体）＝０．１
であった。【０１０７】
また、表４に示すように、
(ニ)試料番号４の試料の場合、Ｆ、Ｓｉ、およびＮの、Ｘ線光電子分光法（ＸＰＳ）による、外部電極（最上層めっき膜）表面に対する原子濃度比が、
（Ｆ／外部電極）＝１０
（Ｓｉ／外部電極）＝０．８
（Ｎ／外部電極）＝１．０
であった。
(ホ)試料番号５の試料の場合、Ｆ、Ｓｉ、およびＮの、Ｘ線光電子分光法（ＸＰＳ）による、外部電極（最上層めっき膜）表面に対する原子濃度比が、
（Ｆ／外部電極）＝  ４．０
（Ｓｉ／外部電極）＝０．４
（Ｎ／外部電極）＝０．６
であった。
(ヘ)試料番号５の試料の場合、Ｆ、Ｓｉ、およびＮの、Ｘ線光電子分光法（ＸＰＳ）による、外部電極（最上層めっき膜）表面に対する原子濃度比が、
（Ｆ／外部電極）＝  ０．４
（Ｓｉ／外部電極）＝０．０６
（Ｎ／外部電極）＝０．０７
であった。
なお、上記の各式における「セラミック素体」とは、セラミック素体から検出される元素（Ｎｉ，Ｃｕ，Ｚｎ，Ｆｅなど）のうち、撥油処理剤成分元素と酸素元素とを除いた元素の合計の原子濃度：単位atom％をいう。
すなわち、上記のＦ、Ｓｉ、およびＮの、セラミック素体表面に対する原子濃度比とは、Ｆ、Ｓｉ、およびＮの、セラミック素体の表面から検出されるＮｉ，Ｃｕ，Ｚｎ，Ｆｅなどのそれぞれの原子濃度に対する比ではなく、セラミック素体の表面から検出される元素のうち、撥油処理剤成分元素と酸素元素とを除いた元素の合計の原子濃度に対する比である。
また、上記の各式における「外部電極」とは、外部電極から検出される元素（Ｎｉ，Ａｇ，Ｚｎなど）のうち、撥油処理剤成分元素と酸素元素とを除いた元素の合計の原子濃度：単位atom％をいう。
すなわち、上記のＦ、Ｓｉ、およびＮの、外部電極表面に対する原子濃度比とは、Ｆ、Ｓｉ、およびＮの、外部電極の表面から検出されるＮｉ，Ａｇ，Ｚｎなどのそれぞれの原子濃度に対する比ではなく、外部電極の表面から検出される元素のうち、撥油処理剤成分元素と酸素元素とを除いた元素の合計の原子濃度に対する比である。【０１０８】
そして、上記の試料番号４〜６においては、良好なセルフアライメント性およびＮｉめっき連続性が得られることが確認された。【０１０９】
すなわち、Ｆ、Ｓｉ、Ｎの各元素の、セラミック素体（フェライト素体）表面（Ｆｅ、Ｚｎ、Ｎｉ、Ｃｕ）に対する原子濃度比が、
２≦Ｆ／セラミック素体≦１２
０．１≦Ｓｉ／セラミック素体≦１．０
０．１≦Ｎ／セラミック素体≦１．３
の要件を満たし、かつ、
Ｆ、Ｓｉ、Ｎの各元素の、外部電極表面（最外層めっき膜）に対する原子濃度比が、
０．４≦Ｆ／外部電極≦１０
０．０６≦Ｓｉ／外部電極≦０．８
０．０７≦Ｎ／外部電極≦１０
の要件を満たすとき、良好なセルフアライメント性およびＮｉめっき連続性が得られることが確認された。【０１１０】
なお、上記の各実施例では、セラミック電子部品として積層セラミックインダクタを例にとって説明したが、本発明は、積層セラミックインダクタに限らず、セラミック素体の表面に外部電極が配設された構造を有する、積層セラミックコンデンサ、セラミック圧電部品などの種々のセラミック電子部品に広く適用することが可能である。
本発明は、さらにその他の点においても、上記実施例に限定されるものではなく、撥油処理剤の主成分であるポリフルオロポリエーテル化合物の種類、溶媒との配合割合などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【符号の説明】
【０１１１】
１            フェライト層
２            コイル用導体（コイルパターン）
３            ビアホール
４            コイル
４ａ，４ｂ    引き出し電極
５            セラミック素体
５ａ，５ｂ    セラミック素体の端面
６ａ，６ｂ    外部電極
【図１】
2010073493.tif 000007
【図２】
2010073493.tif 000008
【図３】
2010073493.tif 000009
【図４】
2010073493.tif 000010
【図５】
2010073493.tif 000011
【手続補正書】
【提出日】平成23年6月10日(2011.6.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
(６)次に、未焼成の積層セラミックインダクタを所定の条件で脱バインダーした後、焼成を行った。脱バインダーは、低酸素雰囲気中で５００℃、２時間加熱の条件で実施する。また、焼成は、Ａｉｒ雰囲気中で８７０℃、１５０分焼成の条件で実施した。これにより、図１，図２に示すように、各フェライト層１に配設された各コイル用導体（コイルパターン）２がビアホール３により接続されてなるコイル４を備えたセラミック素体（フェライト素体）５が形成される。
なお、図１は、セラミック素体（フェライト素体）５の端面５ａ，５ｂに外部電極６ａ，６ｂを形成した積層セラミックインダクタを示している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
なお、特に表２には示していないが、撥油処理剤であるポリフルオロポリエーテル化合物の濃度が０．５重量％を超えると、フラックス浸入防止膜の厚みが厚くなりすぎて、はんだ付け性や導通性が低下する傾向があり、また、０．０４重量％未満になると、フラックス浸入防止膜が薄くなりすぎて、フラックスの吸収を防止する効果が低下する傾向があることが確認されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１０７
【補正方法】変更
【補正の内容】
【０１０７】
また、表４に示すように、
(ニ)試料番号４の試料の場合、Ｆ、Ｓｉ、およびＮの、Ｘ線光電子分光法（ＸＰＳ）による、外部電極（最上層めっき膜）表面に対する原子濃度比が、
（Ｆ／外部電極）＝１０
（Ｓｉ／外部電極）＝０．８
（Ｎ／外部電極）＝１．０
であった。
(ホ)試料番号５の試料の場合、Ｆ、Ｓｉ、およびＮの、Ｘ線光電子分光法（ＸＰＳ）による、外部電極（最上層めっき膜）表面に対する原子濃度比が、
（Ｆ／外部電極）＝  ４．０
（Ｓｉ／外部電極）＝０．４
（Ｎ／外部電極）＝０．６
であった。
(ヘ)試料番号６の試料の場合、Ｆ、Ｓｉ、およびＮの、Ｘ線光電子分光法（ＸＰＳ）による、外部電極（最上層めっき膜）表面に対する原子濃度比が、
（Ｆ／外部電極）＝  ０．４
（Ｓｉ／外部電極）＝０．０６
（Ｎ／外部電極）＝０．０７
であった。
なお、上記の各式における「セラミック素体」とは、セラミック素体から検出される元素（Ｎｉ，Ｃｕ，Ｚｎ，Ｆｅなど）のうち、撥油処理剤成分元素と酸素元素とを除いた元素の合計の原子濃度：単位atom％をいう。
すなわち、上記のＦ、Ｓｉ、およびＮの、セラミック素体表面に対する原子濃度比とは、Ｆ、Ｓｉ、およびＮの、セラミック素体の表面から検出されるＮｉ，Ｃｕ，Ｚｎ，Ｆｅなどのそれぞれの原子濃度に対する比ではなく、セラミック素体の表面から検出される元素のうち、撥油処理剤成分元素と酸素元素とを除いた元素の合計の原子濃度に対する比である。
また、上記の各式における「外部電極」とは、外部電極から検出される元素（Ｎｉ，Ａｇ，Ｚｎなど）のうち、撥油処理剤成分元素と酸素元素とを除いた元素の合計の原子濃度：単位atom％をいう。
すなわち、上記のＦ、Ｓｉ、およびＮの、外部電極表面に対する原子濃度比とは、Ｆ、Ｓｉ、およびＮの、外部電極の表面から検出されるＮｉ，Ａｇ，Ｚｎなどのそれぞれの原子濃度に対する比ではなく、外部電極の表面から検出される元素のうち、撥油処理剤成分元素と酸素元素とを除いた元素の合計の原子濃度に対する比である。
【国際調査報告】
2010073493.tif 000012
2010073493.tif 000013
2010073493.tif 000014