(57)【要約】  半導体基板（３０１）と、下部電極（３０９ａ）と上部電極（３０９ｃ）と両電極間に与えられる極性の異なる電圧信号に基づいて可逆的に抵抗値が変化する抵抗変化層（３０９ｂ）とからなる抵抗変化素子（３０９）と、半導体基板（３０１）の主面に構成されたＮ型ＭＯＳトランジスタ（３１７）とを備え、抵抗変化層（３０９ｂ）は、下部電極（３０９ａ）と接してＭＯxなる組成の酸素不足型の遷移金属の酸化物層（３０９ｂ−１）と、上部電極（３０９ｃ）と接してＭＯy（但し、ｘ＜ｙ）なる組成の酸素不足型の遷移金属の酸化物層（３０９ｂ−２）とを有し、抵抗変化層（３０９ｂ）を高抵抗化させる極性の電圧信号がトランジスタ（３１７）と抵抗変化素子（３０９）に印加されたとき、トランジスタ（３１７）に基板バイアス効果が発生しないように、ドレインとなるＮ型拡散層領域（３０２ｂ）と下部電極（３０９ａ）とを接続してメモリセル（３００）が構成される。
2010021134.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在させ、前記第１電極および前記第２電極に接するように設けられており、前記第１電極と前記第２電極との間に与えられる極性の異なる電圧信号に基づいて可逆的に抵抗値が変化する抵抗変化層からなる抵抗変化素子と、
前記半導体基板の主面に構成されたＭＯＳトランジスタと
を備え、
前記抵抗変化層は、ＭＯxで表される組成を有する第１の酸素不足型の遷移金属酸化物を含み、前記第１電極と接している第１の領域と、ＭＯy（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型の遷移金属酸化物を含み、前記第２電極と接している第２の領域とを有し、
前記抵抗変化層を高抵抗化させる極性の電圧信号が前記ＭＯＳトランジスタと前記抵抗変化素子に印加されたとき、前記ＭＯＳトランジスタに基板バイアス効果が発生しないように、前記ＭＯＳトランジスタのドレインと前記抵抗変化素子の前記第１電極あるいは前記第２電極の一方とを接続してメモリセルを構成する
ことを特徴とする抵抗変化型不揮発性記憶装置。
【請求項２】
前記第２電極は、前記遷移金属と比べて標準電極電位が高い材料からなり、
前記第１電極は、前記第２電極と比べて標準電極電位が低い材料からなる
ことを特徴とする請求項１に記載の抵抗変化型不揮発性記憶装置。
【請求項３】
前記ＭＯＳトランジスタは、前記半導体基板の主面に構成された、第１のＮ型拡散層領域と、ゲートと、前記ゲートを挟んで前記第１のＮ型拡散層領域と反対側に構成される第２のＮ型拡散層領域よりなるＮ型ＭＯＳトランジスタであり、
前記第１電極と、前記Ｎ型ＭＯＳトランジスタの前記第１のＮ型拡散層領域とを接続して前記メモリセルを構成する
ことを特徴とする請求項１または請求項２に記載の抵抗変化型不揮発性記憶装置。
【請求項４】
前記ＭＯＳトランジスタは、前記半導体基板の主面に構成されたＮウェルと、
前記Ｎウェルの領域内に構成される、第１のＰ型拡散層領域と、ゲートと、前記ゲートを挟んで前記第１のＰ型拡散層領域と反対側に構成される第２のＰ型拡散層領域よりなるＰ型ＭＯＳトランジスタであり、
前記第２電極と、前記Ｐ型ＭＯＳトランジスタの前記第１のＰ型拡散層領域とを接続して前記メモリセルを構成する
ことを特徴とする請求項１または請求項２に記載の抵抗変化型不揮発性記憶装置。
【請求項５】
前記抵抗変化層は、前記第１の領域としてのＴａＯx（但し、０．８≦ｘ≦１．９）で表される組成を有する第１の酸素不足型のタンタル酸化物層と、前記第２の領域としてのＴａＯy（但し、２．１≦ｙ＜２．５）で表される組成を有する第２の酸素不足型のタンタル酸化物層との少なくとも２層が積層された積層構造を有している、
請求項１または請求項２に記載の抵抗変化型不揮発性記憶装置。
【請求項６】
前記第２の酸素不足型のタンタル酸化物層の厚みが１ｎｍ以上８ｎｍ以下である、
請求項５に記載の抵抗変化型不揮発性記憶装置。
【請求項７】
前記抵抗変化層は、前記第１の領域としてのＨｆＯx（但し、０．９≦ｘ≦１．６）で表される組成を有する第１の酸素不足型のハフニウム酸化物層と、前記第２の領域としてのＨｆＯy（但し、１．８＜ｙ＜２）で表される組成を有する第２の酸素不足型のハフニウム酸化物層との少なくとも２層が積層された積層構造を有している、
請求項１または請求項２に記載の抵抗変化型不揮発性記憶装置。
【請求項８】
前記第２の酸素不足型のハフニウム酸化物層の厚みが１ｎｍ以上５ｎｍ以下である、
請求項７に記載の抵抗変化型不揮発性記憶装置。
【請求項９】
前記第２の酸素不足型のハフニウム酸化物層の厚みが３ｎｍ以上４ｎｍ以下である、
請求項７に記載の抵抗変化型不揮発性記憶装置。
【請求項１０】
前記抵抗変化層は、前記第１の領域としてのＺｒＯx（但し、０．９≦ｘ≦１．４）で表される組成を有する第１の酸素不足型のジルコニウム酸化物層と、前記第２の領域としてのＺｒＯy（但し、１．９＜ｙ＜２）で表される組成を有する第２の酸素不足型のジルコニウム酸化物層との少なくとも２層が積層された積層構造を有している、
請求項１または請求項２に記載の抵抗変化型不揮発性記憶装置。
【請求項１１】
前記第２の酸素不足型のジルコニウム酸化物層の膜厚が１ｎｍ以上５ｎｍ以下である、
請求項１０に記載の抵抗変化型不揮発性記憶装置。
【請求項１２】
前記第２の酸素不足型のジルコニウム酸化物層の膜厚が４ｎｍ以上５ｎｍ以下である、
請求項１０に記載の抵抗変化型不揮発性記憶装置。
【請求項１３】
前記第１電極、前記第２電極、および前記抵抗変化層は、前記半導体基板の主面に積層され、
前記第１電極が前記半導体基板の主面により近い下部電極として配置され、
前記第２電極が前記半導体基板の主面からより遠い上部電極として配置される
ことを特徴とする請求項３に記載の抵抗変化型不揮発性記憶装置。
【請求項１４】
前記抵抗変化素子の抵抗値の変化は、前記第２電極と接する前記抵抗変化層の前記第２の領域で発現し、
前記抵抗変化層の前記第１の領域と接する前記第１電極と、前記Ｎ型ＭＯＳトランジスタの前記第１のＮ型拡散層領域とを接続する
ことを特徴とする請求項３に記載の抵抗変化型不揮発性記憶装置。
【請求項１５】
前記第２の領域の高抵抗状態への変化は、前記第２電極から前記第１電極へ向かう電界により、前記抵抗変化層に含まれる酸素イオンが前記第２電極方向に移動し、前記第２の領域における酸素不足型のタンタルまたはハフニウムの酸化物と結合することで発現し、
前記第２の領域の低抵抗状態への変化は、前記第１電極から前記第２電極へ向かう電界により、前記結合した酸素イオンが前記第１電極方向に移動し、前記第２の領域から離脱することで発現する
ことを特徴とする請求項１４に記載の抵抗変化型不揮発性記憶装置。
【請求項１６】
前記第１電極の電圧を基準として正の電圧ＶHRを超える電圧を前記第２電極に印加したとき、前記抵抗変化素子の抵抗値がＲHに変化し、
前記第２電極の電圧を基準として正の電圧ＶLRを超える電圧を前記第１電極に印加したとき、前記抵抗変化素子の抵抗値がＲHよりも小さいＲLに変化する
ことを特徴とする請求項１４に記載の抵抗変化型不揮発性記憶装置。
【請求項１７】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第２電極は、前記複数のビット線の中の対応する１つに接続され、
各メモリセルのＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記複数のソース線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するビット線の電圧を、対応するソース線の電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するソース線の電圧を、対応するビット線の電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項１６に記載の抵抗変化型不揮発性記憶装置。
【請求項１８】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第２電極は、前記複数のソース線の中の対応する１つに接続され、
各メモリセルのＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記複数のビット線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するソース線の電圧を、対応するビット線の電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するビット線の電圧を、対応するソース線の電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項１６に記載の抵抗変化型不揮発性記憶装置。
【請求項１９】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第２電極は、前記複数のソース線の中の対応する１つを介して、固定された基準電圧を供給する基準電源に接続され、
各メモリセルのＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記複数のビット線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するビット線の電圧を、前記基準電圧よりも低く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するビット線の電圧を、前記基準電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項１６に記載の抵抗変化型不揮発性記憶装置。
【請求項２０】
前記第１電極、前記第２電極、および前記抵抗変化層は、半導体基板の主面に積層され、
前記第１電極が前記半導体基板の主面からより遠い上部電極として配置され、
前記第２電極が前記半導体基板の主面により近い下部電極として配置される
ことを特徴とする請求項４に記載の抵抗変化型不揮発性記憶装置。
【請求項２１】
前記抵抗変化素子の抵抗値の変化は、前記第２電極と接する前記抵抗変化層の前記第２の領域で発現し、
前記抵抗変化層の前記第２の領域と接する前記第２電極と、前記Ｐ型ＭＯＳトランジスタの前記第１のＰ型拡散層領域とを接続する
ことを特徴とする請求項４に記載の抵抗変化型不揮発性記憶装置。
【請求項２２】
前記第２の領域の高抵抗状態への変化は、前記第２電極から前記第１電極へ向かう電界により、前記抵抗変化層に含まれる酸素イオンが前記第２電極方向に移動し、前記第２の領域における酸素不足型のタンタルまたはハフニウムの酸化物と結合することで発現し、
前記第２の領域の低抵抗状態への変化は、前記第１電極から前記第２電極へ向かう電界により、前記結合した酸素イオンが前記第１電極方向に移動し、前記第２の領域から離脱することで発現する
ことを特徴とする請求項２１に記載の抵抗変化型不揮発性記憶装置。
【請求項２３】
前記第２電極の電圧を基準として正の電圧ＶHRを超える電圧を前記第１電極に印加したとき、前記抵抗変化素子の抵抗値がＲHに変化し、
前記第１電極の電圧を基準として正の電圧ＶLRを超える電圧を前記第２電極に印加したとき、前記抵抗変化素子の抵抗値がＲHよりも小さいＲLに変化する
ことを特徴とする請求項２１に記載の抵抗変化型不揮発性記憶装置。
【請求項２４】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第１電極は、前記複数のビット線の中の対応する１つに接続され、
各メモリセルのＰ型ＭＯＳトランジスタの第２のＰ型拡散層領域は、前記複数のソース線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するソース線の電圧を、対応するビット線の電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するビット線の電圧を、対応するソース線の電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項２３に記載の抵抗変化型不揮発性記憶装置。
【請求項２５】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第１電極は、前記複数のソース線の中の対応する１つに接続され、
各メモリセルのＰ型ＭＯＳトランジスタの第２のＰ型拡散層領域は、前記複数のビット線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するビット線の電圧を、対応するソース線の電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するソース線の電圧を、対応するビット線の電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項２３に記載の抵抗変化型不揮発性記憶装置。
【請求項２６】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第１電極は、前記複数のソース線の中の対応する１つを介して、固定された基準電圧を供給する基準電源に接続され、
各メモリセルのＰ型ＭＯＳトランジスタの第２のＰ型拡散層領域は、前記複数のビット線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するビット線の電圧を、前記基準電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するビット線の電圧を、前記基準電圧よりも低く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項２３に記載の抵抗変化型不揮発性記憶装置。
【請求項２７】
抵抗変化素子とＭＯＳトランジスタとを直列に接続してメモリセルを形成するための方法であって、
前記抵抗変化素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在させ、前記第１電極および前記第２電極に接するように設けられており、前記第１電極と前記第２電極との間に与えられる極性の異なる電圧信号に基づいて可逆的に抵抗値が変化する抵抗変化層からなり、
前記抵抗変化層は、ＭＯxで表される組成を有する第１の酸素不足型の遷移金属酸化物を含み前記第１電極と接している第１の領域と、ＭＯy（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型の遷移金属酸化物を含み前記第２電極と接している第２の領域とを有し、
前記抵抗変化層を高抵抗化させる極性の電圧信号が前記ＭＯＳトランジスタと前記抵抗変化素子に印加されたとき、前記ＭＯＳトランジスタに基板バイアス効果が発生しないように、前記ＭＯＳトランジスタのドレインと前記抵抗変化素子の前記第１電極あるいは前記第２電極の一方とを接続する
ことを特徴とするメモリセルの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化素子とトランジスタとで構成されたメモリセルを有する抵抗変化型不揮発性記憶装置、およびそのようなメモリセルの形成方法に関する。
【背景技術】
【０００２】
近年、抵抗変化素子を用いて構成されたメモリセルを有する不揮発性記憶装置の研究開発が進んでいる。抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応したデータを、不揮発的に記憶することが可能な素子をいう。【０００３】
抵抗変化素子を用いた不揮発性記憶装置として、直交するように配置されたビット線とワード線、ソース線との交点の位置に、ＭＯＳトランジスタと抵抗変化素子を直列に接続した、いわゆる１Ｔ１Ｒ型と呼ばれるメモリセルをマトリックス状にアレイ配置した不揮発性記憶装置が一般的に知られている。【０００４】
特許文献１では、ペロブスカイト型結晶構造の酸化物を抵抗変化素子として用いた１Ｔ１Ｒ型メモリセルで構成された不揮発性記憶装置が示されている。【０００５】
図３５は、その中で示されているメモリセルの断面の模式図である。【０００６】
メモリセル１０１１は、トランジスタ１００６と抵抗変化素子１０１０とを電気的に直列に接続して形成されている。【０００７】
トランジスタ１００６は、半導体基板１００１上に作製した第１の拡散層領域であるソース領域１００２、第２の拡散層領域であるドレイン領域１００３、およびゲート酸化膜１００４上に形成されたゲート電極１００５からなる。【０００８】
抵抗変化素子１０１０は、電圧印加によって抵抗値が変化する可変抵抗層１００８を、下部電極１００７と上部電極１００９との間に挟持してなる。【０００９】
ドレイン領域１００３と下部電極１００７とは電気的に接続されている。【００１０】
上部電極１００９は、ビット線１０１２となる金属配線に接続され、ゲート電極１００５はワード線に接続され、ソース領域１００２はソース線１０１３となる金属配線に接続される。【００１１】
ここでは、可変抵抗層１００８に用いる材料としては、Ｐｒ1-xＣａxＭｎＯ3、Ｌａ1-xＣａxＭｎＯ3（ＰＣＭＯ）などが開示されているが、電極材料に関しては特に言及されていない。【００１２】
また、メモリセル１０１１への書き込み方法については、上部電極１００９にＶｐｐ、ソース領域１００２にＶｓｓ、ゲート電極に所定の電圧振幅Ｖｗｐのパルス電圧を印加すると、低抵抗状態から高抵抗状態に変化し、逆に、上部電極１００９にＶｓｓ、ソース領域１００２にＶｐｐ、ゲート電極に所定のＶｗｅのパルス電圧を印加すると、高抵抗状態から低抵抗状態に変化できることが開示されている。【００１３】
特許文献２では、前述の電気的信号により抵抗変化が生じる抵抗変化素子とは抵抗変化の原理が異なる抵抗変化素子を用いた、１Ｔ１Ｒ型メモリセルで構成された不揮発性記憶装置が示されている。この記憶装置は、相変化メモリと呼ばれている。【００１４】
相変化メモリでは、カルコゲナイド材料と呼ばれる相変化材料が、結晶状態とアモルファス状態で抵抗が異なることを利用して、データが記憶される。書き換えは相変化材料に電流を流して融点近傍で発熱させることにより、状態を変化させて行う。リセット動作と呼ばれる高抵抗化（アモルファス化）は、比較的高温に保つ制御により行い、セット動作と呼ばれる低抵抗化（結晶化）は、比較的低温に十分な期間保つ制御により行われる。【００１５】
また、相変化メモリではデータの書換えに必要な電流はリセット動作とセット動作で異なり、リセット動作の方が比較的大きな電流が必要とされることが開示されている。【００１６】
図３６は、特許文献２に開示される、相変化メモリの断面図である。【００１７】
メモリセル１０２１は、記憶部１０２２とＮＭＯＳトランジスタ１０２７とを用いて、１Ｔ１Ｒ型で構成されている。ＮＭＯＳトランジスタ１０２７は、ソースおよびドレインに対応するＮ型拡散層領域１０２９およびＮ型拡散層領域１０３０、ならびにそれらに挟まれたゲート電極１０３１からなる。【００１８】
記憶部１０２２は、相変化素子１０２４を挟んで、上部側を第２メタル配線層１０２３、下部側をコンタクトビア１０２５、第１メタル配線層１０２６で形成され、ＮＭＯＳトランジスタ１０２７のＮ型拡散層領域１０２９に繋がる。【００１９】
ＮＭＯＳトランジスタ１０２７の反対側のＮ型拡散層領域１０３０は、各配線層を介して第３メタル配線層１０２８に接続される。【００２０】
ここでは第２メタル配線層１０２３がソース線、第３メタル配線層１０２８がビット線、ＮＭＯＳトランジスタ１０２７のゲート電極１０３１がワード線に対応している。【００２１】
特許文献２では、相変化メモリ装置においてソース線を制御する機構を取り入れ、セット動作時とリセット動作時で、電流を流す向きを切り替えることが開示されている。【００２２】
比較的大きい電流を流す必要があるリセット動作時には、ソース線を所定のハイレベル、ビット線をロウレベルに設定し、比較的小さい電流で足りるセット動作時には、ビット線を所定のハイレベル、ソース線をロウレベルに設定している。【００２３】
この設定に従って、リセット動作時の電流の向きは、メモリセルのＮＭＯＳトランジスタ１０２７のソース電位（この場合、Ｎ型拡散層領域１０３０の電位に対応）が、半導体基板の電位とほぼ同じロウレベルに維持される方向となる。そのため、いわゆるＭＯＳトランジスタの基板バイアス効果の影響が小さくなるので、トランジスタの駆動能力が高い（大きな電流が得られる）状態で、リセット動作が行われる。【００２４】
他方、セット動作時の電流の向きは、メモリセルのＮＭＯＳトランジスタ１０２７のソース電位（この場合、Ｎ型拡散層領域１０２９の電位に対応）が、ＮＭＯＳトランジスタ１０２７のオン抵抗値と相変化素子１０２４の抵抗値との分圧関係で決まる電圧値に上昇する方向となる。そのため、いわゆるＭＯＳトランジスタの基板バイアス効果の影響が大きくなり、トランジスタを流れる電流が比較的小さく抑えられる状態で、セット動作が行われる。【００２５】
この構成により、セット動作およびリセット動作のそれぞれに適した大きさの電流を区別して与えることが容易になり、それぞれの動作結果が安定的に得られるようになる。【００２６】
ところで、一般に、高密度なメモリセルアレイを構成するためには、メモリセルをできるだけ小面積で形成する必要があり、そのためにはメモリセルの構成要素である抵抗変化素子とともに、トランジスタをできるだけ小面積に形成することが重要である。【００２７】
トランジスタを小面積に形成するためには、トランジスタのゲート長Ｌをできるだけ短く構成すること、およびトランジスタのゲート幅Ｗをできるだけ無駄なく最小の幅で構成することが有効である。【００２８】
このことを、特許文献１に開示される不揮発性記憶装置に当てはめて考えてみる。【００２９】
特許文献１によれば、図３５に示される不揮発性記憶装置において、メモリセル１０１１の低抵抗状態から高抵抗状態への変化（高抵抗化）は、下部電極１００７に対し上部電極１００９に正電圧を印加すること、つまり、ビット線１０１２をＶｐｐ、ソース線１０１３を０Ｖに設定することで行われる。【００３０】
このとき、トランジスタ１００６の第１の拡散層領域であるソース領域１００２（この場合、ソース領域１００２がトランジスタ１００６のソースとして機能する）の電位は、半導体基板１００１の電位とほぼ同じ０Ｖとなり、トランジスタ１００６に生じる基板バイアス効果は小さく抑えられる。【００３１】
他方、メモリセル１０１１の高抵抗状態から低抵抗状態への変化（低抵抗化）は、ビット線１０１２を０Ｖ、ソース線をＶｐｐに設定することで行われる。【００３２】
このとき、第２の拡散層領域であるドレイン領域１００３（この場合、ドレイン領域１００３がトランジスタ１００６のソースとして機能する）の電位は、抵抗変化素子１０１０の抵抗値とトランジスタ１００６のオン抵抗との分圧で決まる電圧に上昇し、トランジスタ１００６に生じる基板バイアス効果は、高抵抗化の場合と比べて大きくなる。【００３３】
このように、低抵抗化と比べてより大きな電流を必要とする高抵抗化を、トランジスタに生じる基板バイアス効果がより小さくなる方向の電流によって行うことは、トランジスタの駆動能力に無駄な余裕を持たせる必要がなくなり、メモリセルのトランジスタを最適な寸法で構成する上で合理的である。【００３４】
なお、特許文献２に開示される半導体装置においても、より大きな電流を必要とするリセット動作を、トランジスタに生じる基板バイアス効果がより小さくなる方向の電流によって行う点で、同様の考え方が取り入れられている。
【先行技術文献】
【特許文献】
【００３５】
【特許文献１】特開２００５−２５９１４号公報（図２）
【特許文献２】特開２００５−２６７８３７号公報（図７、図８）
【発明の概要】
【発明が解決しようとする課題】
【００３６】
本願発明者らは、抵抗変化型不揮発性記憶装置の１つとして、遷移金属の酸素不足型の酸化物を抵抗変化層とする１Ｔ１Ｒ型メモリセルで構成された抵抗変化型不揮発性記憶装置を検討している。【００３７】
ここで、酸素不足型の酸化物とは、酸素が化学量論的組成から不足した酸化物をいう。遷移金属の１つであるタンタルの例で言えば、化学量論的な組成を有する酸化物としてＴａ2Ｏ5がある。このＴａ2Ｏ5では、酸素がタンタルの２．５倍含まれており、酸素含有率で表現すると、７１．４％である。この酸素含有率７１．４％よりも酸素含有率が低くなった状態の酸化物、すなわちＴａＯxと表現したとき、０＜ｘ＜２．５を満足する非化学量論的な組成を有するタンタル酸化物を、酸素不足型のタンタル酸化物と呼ぶ。【００３８】
課題を説明するための準備として、酸素不足型のタンタル酸化物を抵抗変化層とする抵抗変化素子について、測定で得られたいくつかの特性を説明する。【００３９】
図１は、測定に用いた抵抗変化素子の基本構造を示す模式図である。抵抗変化層３３０２に酸素不足型のタンタル酸化物を用い、これをＰｔからなる下部電極３３０１と、同じくＰｔからなる上部電極３３０３でサンドイッチしたような上下対称な構造とした。【００４０】
図２は、この素子の抵抗変化の様子の一例を示す電流−電圧のヒステリシス特性を示すグラフであり、下部電極３３０１を基準にしたときの上部電極３３０３の電圧を横軸に表し、この素子に流れる電流値を縦軸に表している。【００４１】
図２において、下部電極３３０１を基準に上部電極３３０３に正電圧を印加していくと、電流はほぼ電圧に比例して増加し、Ａ点で示す正電圧を超えると急激に電流は減少する。すなわち低抵抗状態から高抵抗状態へ変化（高抵抗化）している様子を示している。【００４２】
一方、高抵抗状態において、下部電極３３０１を基準に上部電極３３０３に負電圧（上部電極３３０３を基準に下部電極３３０１に正電圧を印加することと等価）を印加していくと、Ｂ点で示す負電圧を超えると急激に電流は増加する。すなわち高抵抗状態から低抵抗状態へ変化（低抵抗化）している様子を示している。【００４３】
図２の特性を示す抵抗変化素子と、特許文献１に開示される抵抗変化素子とは、抵抗変化層の材料は異なるものの、いずれも、双方向的な印加電圧によって高抵抗状態と低抵抗状態が切り換わる、いわゆるバイポーラ動作をし、かつ、下部電極に対し上部電極へ、正電圧の印加で高抵抗化し、負電圧の印加で低抵抗化するという点で共通している。【００４４】
また、図２の特性は、高抵抗化はＡ点を通過して初めて起こり、低抵抗化はＢ点を通過して起こることを示している。この特性から、本発明に係る抵抗変化素子の高抵抗化には、低抵抗化に比べて、より大きな電流が必要とされることが分かる。【００４５】
前述したように、より多くの電流が必要な高抵抗化を、メモリセルを構成するトランジスタに生じる基板バイアス効果が小さくなる極性の電圧印加にて行い、より小さい電流で足りる低抵抗化を、その逆極性の電圧印加にて行うことが、メモリセルのトランジスタを最適な寸法で構成する上で合理的である。【００４６】
しかしながら、本願発明者らは、検討を進める中で、１つの方向の抵抗変化（低抵抗化または高抵抗化）を安定的に生ぜしめる電圧印加方向（駆動極性）は必ずしも一様ではなく、上下電極にＰｔを用い、抵抗変化層に酸素不足型のタンタル酸化物を用いて同一材料で作製した抵抗変化素子の中でも、駆動極性が異なるものがあることを見出した。【００４７】
例えば、ある抵抗変化素子は、下部電極３３０１よりも上部電極３３０３が高い電圧を正として、上下の電極間に＋２．０Ｖ、１００ｎｓのパルス電圧を印加することで低抵抗化し、−２．６Ｖ、１００ｎｓのパルス電圧を印加することで高抵抗化することが確認された。【００４８】
また、他の抵抗変化素子は、下部電極３３０１よりも上部電極３３０３が高い電圧を正として、上下の電極間に−２．０Ｖ、１００ｎｓのパルス電圧を印加することで低抵抗化し、＋２．７Ｖ、１００ｎｓのパルス電圧を印加することで高抵抗化することが確認された。【００４９】
図３（ａ）、図３（ｂ）は、これらの抵抗変化素子について、低抵抗化を引き起こすパルス電圧と高抵抗化を引き起こすパルス電圧とを交互に印加し続けたときの、その都度の抵抗値を表したグラフである。横軸は加えた電気的なパルスの数を表し、縦軸は抵抗値を表している。【００５０】
図３（ａ）に示されるように、ある抵抗変化素子は、最初、約３３ｋΩの高抵抗状態にあり、＋２．０Ｖのパルス電圧の印加で約５００Ωの低抵抗状態に変化し、次に−２．６Ｖのパルス電圧の印加で約４０ｋΩの高抵抗状態に変化した後、下部電極３３０１に対し上部電極３３０３に正のパルス電圧の印加による低抵抗化と、下部電極３３０１に対し上部電極３３０３に負のパルス電圧の印加による高抵抗化とを繰り返す。【００５１】
この抵抗変化の方向と印加電圧の極性との関係を、便宜的にＡモードと呼ぶ。【００５２】
図３（ｂ）に示されるように、他の抵抗変化素子は、最初、約４２ｋΩの高抵抗状態にあり、−２．０Ｖのパルス電圧の印加で約６００Ωの低抵抗状態に変化し、次に＋２．７Ｖのパルス電圧の印加で約４０ｋΩの高抵抗状態に変化した後、下部電極３３０１に対し上部電極３３０３に負のパルス電圧の印加による低抵抗化と、下部電極３３０１に対し上部電極３３０３に正のパルス電圧の印加による高抵抗化とを繰り返す。【００５３】
この抵抗変化の方向と印加電圧の極性との関係を、便宜的にＢモードと呼ぶ。図２に示した電圧−電流ヒステリシス特性は、このＢモードに対応している。【００５４】
なお、上述のパルス電圧値は、パルス発生器の設定出力電圧値を指しており、抵抗変化素子の両端間に印加されている実効的な電圧値は、測定系を通じた電圧降下のためこれより小さな電圧値と考えられる。【００５５】
このような結果が得られた素子において、上部電極３３０３と下部電極３３０１はいずれもＰｔからなり、それらに挟まれた酸素不足型のタンタル酸化物からなる抵抗変化層３３０２は、電極に対して電気的には上下対称な関係である。【００５６】
このため、抵抗変化特性としてＡモードおよびＢモードのいずれが出現するかは必ずしも自明ではなく、経験則や実証的な測定結果に基づいていた。そしてこれらの現象は、抵抗変化のメカニズムにおいて解明されていない何らかの異方性要因により定まっていると予想される。【００５７】
ＡモードおよびＢモードが不定に出現する場合、１Ｔ１Ｒ型のメモリ装置を構成する上で、次の課題が考えられる。【００５８】
第１の課題は、トランジスタのサイズを最適化できないことである。【００５９】
抵抗変化特性をＡモードおよびＢモードのいずれか一方に限定できるのであれば、従来より知られている考え方に従い、基板バイアス効果の小さい条件でトランジスタが動作するとして、高抵抗化に必要な電流を駆動できる最小限のサイズでトランジスタを構成することができる。【００６０】
しかし、モードが不定であれば、基板バイアス効果の大きい条件でトランジスタが動作することも考慮して、高抵抗化に必要な電流を駆動できる余裕のあるサイズでトランジスタを構成しておく必要がある。そのため、モードを限定できる場合に比べ、トランジスタのゲート幅Ｗをより広く構成しておく必要があり、メモリセルサイズの縮小化の大きな弊害となり、好ましくない。【００６１】
第２の課題は、抵抗変化特性のモードを識別する情報を管理する必要が生じることである。【００６２】
モードが不定であれば、抵抗状態を変化させるために印加する電圧の極性と、電圧印加後に読み出される抵抗状態（高抵抗状態および低抵抗状態のいずれか）との対応が不定であるから、抵抗変化素子を実際的に記憶素子として使用するためには、モードを識別する情報が必須となる。【００６３】
例えば、ロットやスライスの単位で同じモードが出現する場合は、チップ内に管理用の記憶素子を設け、製造段階で、その管理用の記憶素子に、抵抗変化素子がＡモードおよびＢモードのいずれで抵抗変化するかを示す識別情報を記録しておき、利用段階で、その識別情報に応じて、書き込み動作において印加電圧の極性を反転するか、または読み出し動作において出力データの極性を反転する。【００６４】
そうすれば、抵抗変化素子を実際的に記憶素子として使用することができると考えられるが、回路構成や制御方法が複雑になり、好ましくない。さらには、もう少し細かな単位、例えばメモリセルの単位で異なるモードが出現する場合は、メモリセルごとに管理用の記憶素子を設けてモードの識別情報を記録することは、実際的には不可能である。【００６５】
本発明は、このような事情に鑑みてなされたものであり、抵抗変化素子を用いた１Ｔ１Ｒ型の不揮発性記憶装置について、抵抗変化素子の抵抗変化特性のＡモードおよびＢモードの出現を制御可能とし、最適なトランジスタ寸法でメモリセルの設計を可能とする技術を提供することを目的とする。
【課題を解決するための手段】
【００６６】
上記の課題を解決するために、本発明の不揮発性記憶装置は、半導体基板と、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在させ、前記第１電極および前記第２電極に接するように設けられており、前記第１電極と前記第２電極との間に与えられる極性の異なる電圧信号に基づいて可逆的に抵抗値が変化する抵抗変化層からなる抵抗変化素子と、前記半導体基板の主面に構成されたＭＯＳトランジスタとを備え、前記抵抗変化層は、ＭＯxで表される組成を有する第１の酸素不足型の遷移金属酸化物を含み、前記第１電極と接している第１の領域と、ＭＯy（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型の遷移金属酸化物を含み、前記第２電極と接している第２の領域とを有し、前記抵抗変化層を高抵抗化させる極性の電圧信号が前記ＭＯＳトランジスタと前記抵抗変化素子に印加されたとき、前記ＭＯＳトランジスタに基板バイアス効果が発生しないように、前記ＭＯＳトランジスタのドレインと前記抵抗変化素子の前記第１電極あるいは前記第２電極の一方とを接続してメモリセルを構成する。【００６７】
また、前記第２電極は、前記遷移金属と比べて標準電極電位が高い材料からなり、前記第１電極は、前記第２電極と比べて標準電極電位が低い材料からなるとしてもよい。【００６８】
また、前記ＭＯＳトランジスタは、前記半導体基板の主面に構成された、第１のＮ型拡散層領域と、ゲートと、前記ゲートを挟んで前記第１のＮ型拡散層領域と反対側に構成される第２のＮ型拡散層領域よりなるＮ型ＭＯＳトランジスタであり、前記第１電極と、前記Ｎ型ＭＯＳトランジスタの前記第１のＮ型拡散層領域とを接続して前記メモリセルを構成してもよい。【００６９】
また、前記ＭＯＳトランジスタは、前記半導体基板の主面に構成されたＮウェルと、前記Ｎウェルの領域内に構成される、第１のＰ型拡散層領域と、ゲートと、前記ゲートを挟んで前記第１のＰ型拡散層領域と反対側に構成される第２のＰ型拡散層領域よりなるＰ型ＭＯＳトランジスタであり、前記第２電極と、前記Ｐ型ＭＯＳトランジスタの前記第１のＰ型拡散層領域とを接続して前記メモリセルを構成してもよい。
【発明の効果】
【００７０】
本発明の不揮発性記憶装置によると、酸素含有率が低いために抵抗変化が起こりにくい酸素不足型の遷移金属酸化物を含む第１の領域を第１電極と接して配置し、酸素含有率が高いために抵抗変化が起こりやすい酸素不足型の遷移金属酸化物を含む第２の領域を第２電極と接して配置してなる抵抗変化型の不揮発性記憶素子を用いるので、各メモリセルにおいて、第１電極を基準にして第２電極に正の電圧を印加することで高抵抗化し、第２電極を基準にして第１電極に正の電圧を印加することで低抵抗化するように、抵抗変化のための電圧印加方向（駆動極性）を一義的に決定できる。【００７１】
一般的に、抵抗変化素子を高抵抗化させる場合、低抵抗化させる場合と比べて、低い抵抗値の状態にある抵抗変化素子に抵抗変化を起こすだけの電圧を発生させるために、より多くの駆動電流が必要となる。【００７２】
そこで、前記抵抗変化素子とＮ型ＭＯＳトランジスタとでメモリセルを構成する場合、前記抵抗変化素子の第１電極とＮ型ＭＯＳトランジスタの第１のＮ型拡散層領域とを接続する。この接続により、前記抵抗変化素子を高抵抗化する場合、Ｎ型ＭＯＳトランジスタの第２のＮ型拡散層領域を接地し、Ｎ型ＭＯＳトランジスタに基板バイアス効果が生じにくい接地バイアスにて、前記抵抗変化素子に駆動電流を供給することができる。【００７３】
また、前記抵抗変化素子とＰ型ＭＯＳトランジスタとでメモリセルを構成する場合、前記抵抗変化素子の第２電極とＰ型ＭＯＳトランジスタの第１のＰ型拡散層領域とを接続する。この接続により、前記抵抗変化素子を高抵抗化する場合、Ｐ型ＭＯＳトランジスタの第２のＮ型拡散層領域を電源に接続し、Ｐ型ＭＯＳトランジスタに基板バイアス効果が生じにくい電源バイアスにて、前記抵抗変化素子に駆動電流を供給することができる。【００７４】
その結果、基板バイアス効果の大きい条件でトランジスタが動作することも考慮して、高抵抗化に必要な電流を駆動できる余裕のあるサイズでトランジスタを構成しておく必要がなくなり、最適なトランジスタ寸法でメモリセルの設計が可能となる。【００７５】
すなわち、１Ｔ１Ｒ型メモリセルを用いた抵抗変化型の不揮発性記憶装置を、小さなレイアウト面積で実現し、集積度の向上ならびにコストの低減を図ることができる。
【図面の簡単な説明】
【００７６】
【図１】図１は、本発明の基礎データとしての不揮発性記憶素子の基本構造を示す模式図である。
【図２】図２は、本発明の基礎データとしての不揮発性記憶素子の抵抗変化における電流−電圧のヒステリシス特性の一例を示す図である。
【図３】図３（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係の一例を示す図である。
【図４】図４は、本発明の基礎データとしての不揮発性記憶素子の構成を示す断面図である。
【図５】図５（ａ）〜（ｃ）は、本発明の基礎データとしての不揮発性記憶素子の製造工程を説明する図である。
【図６】図６（ａ）〜（ｃ）は、本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。
【図７】図７は、本発明の基礎データとしての不揮発性記憶素子のＸ線回折スペクトルを示す図である。
【図８】図８（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子のＸ線反射率の測定結果を示す図である。
【図９】図９（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。
【図１０】図１０は、本発明の基礎データとしての不揮発性記憶素子の抵抗変化における電流−電圧のヒステリシス特性の一例を示す図である。
【図１１】図１１（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子の断面観察結果を示す図である。
【図１２】図１２は、本発明の基礎データとしての不揮発性記憶素子のタンタル酸化物層の組成の解析結果を示す図である。
【図１３】図１３（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。
【図１４】図１４は、本発明の基礎データとしての不揮発性記憶素子の構成を示す断面図である。
【図１５】図１５（ａ）〜（ｃ）は、本発明の基礎データとしての不揮発性記憶素子の製造工程を説明する図である。
【図１６】図１６は、本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。
【図１７】図１７は、本発明の基礎データとしての不揮発性記憶素子の抵抗変化における電流−電圧のヒステリシス特性の一例を示す図である。
【図１８】図１８は、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置の構成図である。
【図１９】図１９は、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置のメモリセル部の構成の一例を示す断面図である。
【図２０】図２０（ａ）〜（ｃ）は、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置の動作タイミング説明図である。
【図２１】図２１は、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置のメモリセル特性のシミュレーション図である。
【図２２】図２２（ａ）〜（ｆ）は、本発明の実施の形態に係るメモリセルの回路構成を示す回路図である。
【図２３】図２３（ａ）〜（ｆ）は、本発明の実施の形態に係るメモリセルを実現するための抵抗変化素子とトランジスタとの接続関係を示す図である。
【図２４】図２４は、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置のメモリセル部の構成の一例を示す断面図である。
【図２５】図２５は、本発明の基礎データとしての不揮発性記憶素子の構成を示す断面図である。
【図２６】図２６は、本発明の基礎データとしての不揮発性記憶素子のハフニウム酸化物層の組成の解析結果を示す図である。
【図２７】図２７（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。
【図２８】図２８（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子のＸ線反射率の測定結果を示す図である。
【図２９】図２９（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子の構成を示す断面図である。
【図３０】図３０（ａ）〜（ｃ）は、本発明の基礎データとしての不揮発性記憶素子の構成、および製造工程を説明する図である。
【図３１】図３１（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子のＸ線反射率の測定結果を示す図である。
【図３２】図３２は、本発明の基礎データとしての不揮発性記憶素子のＸ線反射率の測定結果を示す図である。
【図３３】図３３（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。
【図３４】図３４は、本発明の基礎データとしての不揮発性記憶素子の構成を示す断面図である。
【図３５】図３５は、従来の抵抗変化型不揮発性記憶装置のメモリセルの断面模式図である。
【図３６】図３６は、従来の相変化メモリを用いた半導体装置の断面図である。
【発明を実施するための形態】
【００７７】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
【００７８】
本発明の実施の形態における抵抗変化型不揮発性記憶装置は、抵抗変化素子とＭＯＳトランジスタとを直列に接続してなる１Ｔ１Ｒ型の不揮発性記憶装置であって、抵抗変化素子の抵抗変化特性のモードを固定するとともに、固定されるモードに応じてＭＯＳトランジスタの構成を最適化するものである。
【００７９】
［本発明の基礎データ］
準備として、本発明の抵抗変化型不揮発性記憶装置に用いられる３種類の抵抗変化素子に関する基礎的なデータを説明する。
【００８０】
これらの抵抗変化素子は、酸素不足型のタンタル酸化物、酸素不足型のハフニウム酸化物、および酸素不足型のジルコニウム酸化物の１つからなる抵抗変化層を、２つの電極で挟んで構成される。
【００８１】
これらの抵抗変化素子は、可逆的に安定した書き換え特性を有する、抵抗変化現象を利用した不揮発性記憶素子を得ることを目的として本願発明者らにより発明されたものであり、それぞれ関連特許出願である特願２００７−１４９０３２号（特許文献）、特願２００８−１８０９４６号（特許文献）、および特願２００８−１８０９４４号（特許文献）で詳細に説明されている。
【００８２】
これらの抵抗変化素子が有している、抵抗変化特性を前述のＡモードおよびＢモードのいずれか意図した一方に固定できるという特徴を、本発明の抵抗変化型不揮発性記憶装置に利用する。以下では説明のために、前記関連特許出願の内容の一部を引用する。
【００８３】
なお、本明細書において、抵抗変化素子と抵抗変化型の不揮発性記憶素子（または、短く不揮発性記憶素子）とを同義で用いる。
【００８４】
［抵抗変化層に酸素不足型のタンタル酸化物を用いた抵抗変化素子］
まず、酸素不足型のタンタル酸化物を抵抗変化層に用いたバイポーラ動作する抵抗変化型の不揮発性記憶素子に関する第１の実験について説明する。
【００８５】
［抵抗変化素子の構成］
図４は、第１の実験に係る抵抗変化素子の一構成例を示した断面図である。
【００８６】
図４に示すように、本実験で用いた抵抗変化素子１００は、基板１０１と、その基板１０１上に形成された酸化物層１０２と、その酸化物層１０２上に形成された下部電極１０３と、上部電極１０５と、下部電極１０３および上部電極１０５に挟まれた抵抗変化層１０４とを備えている。
【００８７】
ここで、抵抗変化層１０４は、酸素含有率が低い第１のタンタル含有層（以下、「第１のタンタル酸化物層」という）１０４ａと、その第１のタンタル酸化物層１０４ａ上に形成された酸素含有率が高い第２のタンタル含有層（以下、「第２のタンタル酸化物層」という）１０４ｂとで構成されている。
【００８８】
この抵抗変化素子１００を駆動する場合、外部の電源によって所定の条件を満たす電圧を下部電極１０３と上部電極１０５との間に印加する。電圧印加の方向に従い、抵抗変化素子１００の抵抗変化層１０４の抵抗値が、可逆的に増加または減少する。例えば、所定の閾値電圧よりも大きなパルス電圧が印加された場合、抵抗変化層１０４の抵抗値が増加または減少する一方で、その閾値電圧よりも小さなパルス電圧が印加された場合、抵抗変化層１０４の抵抗値は変化しない。
【００８９】
下部電極１０３および上部電極１０５の材料としては、例えば、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ｃｕ（銅）などがある。
【００９０】
なお、基板１０１としては、シリコン単結晶基板または半導体基板を用いることができるが、これらに限定されるわけではない。抵抗変化層１０４は比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に抵抗変化層１０４を形成することができる。
【００９１】
［抵抗変化素子の製造方法］
次に、図５（ａ）〜図５（ｃ）を参照しながら、本実験で用いた抵抗変化素子１００の製造方法について説明する。
【００９２】
まず、図５（ａ）に示したように、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成する。そして、下部電極１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１０２上に形成する。その後、下部電極１０３上に、第１のタンタル酸化物層１０４ａを、タンタルターゲットを用いた反応性スパッタリング法で形成する。
【００９３】
次に、図５（ｂ）のように、第１のタンタル酸化物層１０４ａの最表面を酸化してその表面を改質する。これにより、第１のタンタル酸化物層１０４ａの表面に、当該第１のタンタル酸化物層１０４ａよりも酸素含有率の高い第２のタンタル酸化物層１０４ｂが形成される。これら第１のタンタル酸化物層１０４ａと第２のタンタル酸化物層１０４ｂとが積層された積層構造により抵抗変化層１０４が構成される。
【００９４】
その後、第２のタンタル酸化物層１０４ｂ上に、上部電極１０５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。
【００９５】
最後に、フォトレジスト工程によって、フォトレジストによるパターン１０６を形成し、図５（ｃ）のように、ドライエッチングによって、素子領域１０７を形成する。
【００９６】
上述した製造方法にしたがって、素子Ａ〜素子Ｃを作製した。以下、詳細について説明する。
【００９７】
まず、上述したようにして、基板１０１、酸化物層１０２及び、Ｐｔからなる下部電極１０３の積層構造を形成した。その後、下部電極１０３上に、第１のタンタル酸化物層１０４ａを、タンタルターゲットをアルゴンガスと酸素ガス中でスパッタリングするいわゆる反応性スパッタリングで形成した。
【００９８】
このときの成膜条件は、スパッタリングを開始する前のスパッタリング装置内の真空度（背圧）が７×１０-4Ｐａ程度であり、スパッタ時のパワーは２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力は３．３Ｐａ、酸素ガスの流量比は３．４％、基板の設定温度は３０℃、成膜時間は７分とした。これにより、酸素含有率が約５８ａｔ％、すなわち、ＴａＯ1.4と表すことができる第１のタンタル酸化物層１０４ａが３０ｎｍ堆積された。
【００９９】
素子Ａ〜素子Ｃの製造時には、第１のタンタル酸化物層１０４ａ及び第２のタンタル酸化物層１０４ｂの形成と、上部電極１０５の形成とは、スパッタリング装置内で連続的に行った。すなわち、第１のタンタル酸化物層１０４ａを堆積した後、ガス圧力の条件およびパワー等のスパッタリングの条件はそのままにして、タンタルターゲットとそれに対向して設置されている基板１０１との間にシャッターを挿入し、その状態を所定時間保持した。
【０１００】
これにより、第１のタンタル酸化物層１０４ａの最表面が酸素プラズマによって酸化された。その結果、第１のタンタル酸化物層１０４ａの表面に、当該第１のタンタル酸化物層１０４ａよりも酸素含有率の高い第２のタンタル酸化物層１０４ｂが形成された。
【０１０１】
その後、上述したようにして、第２のタンタル酸化物層１０４ｂ上に、Ｐｔから成る上部電極１０５を形成した。
【０１０２】
その後、フォトレジスト工程によって、素子領域１０７を形成した。なお、素子Ａ〜素子Ｃの素子領域１０７は、直径が３μｍの円形パターンとした。
【０１０３】
本実施例においては、上記の酸素プラズマによる酸化処理時間（酸素プラズマ暴露時間）を変化させることにより、素子Ａ〜素子Ｃを作成している。作成した各素子の初期抵抗値と、Ｘ線反射率測定（後述する）から求めた第１のタンタル酸化物層（ＴａＯx層）の膜厚および酸素含有率ｘおよび第２のタンタル酸化物層（ＴａＯy層）の膜厚および酸素含有率ｙを表１にまとめる。
【０１０４】
なお、実施例１の酸素プラズマ暴露時間が０分となっているのは、第１のタンタル酸化物層１０４ａの堆積後、酸素プラズマに暴露せず、直ちに上部電極１０５としてＰｔを堆積したことを意味している。
【０１０５】
【表１】
2010021134.tif 000003
【０１０６】
以下では、このようにして作製された抵抗変化素子の特性等について説明する。
【０１０７】
［抵抗変化層の初期抵抗］
まず、素子Ａ〜素子Ｃの抵抗変化層１０４の初期抵抗を測定し、その結果について検討する。ここでは、各素子における下部電極１０３と上部電極１０５との間に、閾値電圧（例えば、１Ｖ程度）よりも低い５０ｍＶの微弱な電圧を印加し、流れる電流を測定して各実施例の抵抗変化層１０４の初期の抵抗率を求めた。
【０１０８】
表１を参照すると、素子Ａ（酸素プラズマ暴露時間０分）では１．７Ω、素子Ｂ（同０．５分）では６５０Ω、素子Ｃでは１８９０Ωとなっており、酸化プラズマ暴露時間が長くなるにしたがって抵抗変化層１０４の抵抗値が上昇しているのが分かる。
【０１０９】
これは、おそらく、酸素プラズマ暴露時間が０分の素子Ａで観測された１．７２Ωは接触抵抗に相当し、素子Ｂ及び素子Ｃで観測された数百Ω以上の大きな抵抗値の大部分は酸素プラズマ処理によって形成された第２のタンタル酸化物層１０４ｂに起因すると考えられる。
【０１１０】
［抵抗変化特性］
次に、素子Ａ〜素子Ｃに対して電気的パルスを印加して、抵抗変化を起こさせたときの特性について説明する。
【０１１１】
図６（ａ）〜図６（ｃ）は、第１の実験に係る不揮発性記憶素子が備える抵抗変化層の抵抗値と印加した電気的パルスとの関係を示す図であり、それぞれ素子Ａ〜素子Ｃにおける結果を示している。ここでは、下部電極１０３と上部電極１０５との間に、パルス幅が１００ｎｓｅｃで、下部電極１０３に対して上部電極１０５に負電圧−２．０Ｖ、正電圧３．０Ｖの２種類の電気的パルスを交互に繰り返し印加した場合の抵抗変化層１０４の抵抗値を測定した。
【０１１２】
まず、酸素プラズマを０．５分照射して得られた素子Ｂの抵抗変化特性を示す図６（ｂ）を見ると、測定直後の初期状態の試料に負電圧−２．０Ｖの電気的パルスを加えると、抵抗値が６５０Ωから約５０Ωに低下しているのが分かる。その後、正電圧３．０Ｖの電気的パルスで抵抗値が５０００Ωに増加しており、その後、５０Ωと５０００Ωの間で、非常に安定した、図３（ｂ）に示した特性と同様のＢモードの可逆的抵抗変化が起こっていることを確認することができる。
【０１１３】
また、図６（ｃ）から分かるように、酸素プラズマを１分間照射して得られた素子Ｃでも測定した範囲内で安定的に可逆的抵抗変化が起こっており、初期抵抗が１８９０Ωであった素子に、−２Ｖの電気的パルスを加えると抵抗値が約２００Ωに減少し、次に＋３Ｖの電気的パルスを加えると抵抗値が２０００Ωに増加している。この場合も安定なＢモードの抵抗変化が起こっている。
【０１１４】
さらに、素子Ｂおよび素子Ｃでは図３（ａ）に示した特性と同様のＡモードの可逆的抵抗変化は観測されず、Ｂモードのみの抵抗変化を示すことが確認された。
【０１１５】
しかしながら、素子Ａの抵抗変化特性を示す図６（ａ）を見ると、−２．０Ｖ及び３．０Ｖの２種類の電気的パルスを加えても、抵抗変化が起こっていないことが分かる。素子Ａは、酸素プラズマ暴露時間が０分、すなわち、第１のタンタル酸化物層１０４ａを堆積直後に上部電極１０５を堆積して作製しており、第２のタンタル酸化物層１０４ｂが存在しないか、したとしても非常に薄い状態であると考えられる。
【０１１６】
これらの結果から、抵抗変化を生じさせるには、第２のタンタル酸化物層１０４ｂの存在が必要であると考えられる。このように、第２のタンタル酸化物層１０４ｂが存在している素子Ｂおよび素子Ｃにおいては、Ｂモードの可逆的な抵抗変化を確認することができる。
【０１１７】
以下では、これらの実験における抵抗変化層１０４をより詳しく調べた結果について述べる。
【０１１８】
［抵抗変化層の解析］
本実験における抵抗変化層１０４の構造を解析するため、単結晶シリコン基板上に厚さ２００ｎｍの酸化物層が形成された基板上に、素子Ａ〜素子Ｃと全く同じ条件で、タンタル酸化物を堆積して、酸素プラズマの照射処理まで行ったサンプルをそれぞれ用意した。
【０１１９】
これらのサンプルを、それぞれサンプルＡ、サンプルＢ、サンプルＣと表記する。それぞれのサンプルの酸素プラズマ暴露時間と、後述の分析結果をまとめた結果を表１に示す。なお、サンプルＡ〜サンプルＣの上には、上部電極１０５に相当するＰｔは堆積されていないため、抵抗変化層が露出された状態となっている。
【０１２０】
図７は、サンプルＢのＸ線回折スペクトルを示すグラフである。ここでは薄膜のＸ線回折スペクトル測定であるので、Ｘ線のサンプル表面との角度を１°に固定し、入射したＸ線の延長線からディテクタまでの角度（２θ）を変化させ、回折スペクトル強度を測定した。サンプルに対するＸ線の入射角θを変化させ、その回折スペクトルを測定した。この図７を参照すると、２θが３６ｄｅｇ．付近においてピークが観測されていることから、サンプルＢにおいてタンタル酸化物が形成されていることが分かる。また、このピークは３０〜４０ｄｅｇ．に及ぶような幅広いピークであることから、結晶の状態としては、アモルファスであると考えられる。なお、２θが５６ｄｅｇ．におけるピークは、シリコン基板に起因するものである。
【０１２１】
なお、サンプルＡ及びＣについてもサンプルＢの場合と同様のスペクトルが得られたため、いずれのサンプルでも、アモルファスのタンタル酸化物を主成分とする抵抗変化層が形成されていることが分かった。但し、Ｘ線回折測定では、いずれも非常に類似したスペクトルが得られ、酸素プラズマ暴露時間の依存性は観測されなかった。
【０１２２】
上述のように、本実験で用いたサンプルに対してはＸ線回折測定の測定感度はそれほど高くない。つまり、サンプルＡ〜サンプルＣにおける抵抗変化層は、非常に薄く（膜厚３０ｎｍ）、上述のようにアモルファス構造をとっているため、通常のＸ線回折スペクトルではこれらのタンタル酸化物の詳しい解析は困難である。
【０１２３】
そこで、Ｘ線反射率法と呼ばれる方法でさらに詳しい解析を行った。これは、Ｘ線をサンプルの表面に対して浅い角度で入射させ、反射されたＸ線の強度を測定する方法である。
【０１２４】
そして、このスペクトルに対して適切な構造モデルを仮定してフィッティングを行い、サンプルＡ〜サンプルＣにおける抵抗変化層の膜厚および屈折率を評価する。このとき、フィッティングのパラメータとしては、抵抗変化層の積層構造、各層の膜厚及びδ（＝１−屈折率）である。
【０１２５】
図８（ａ）および図８（ｂ）には、まず、一例として、サンプルＢのＸ線反射率測定パターンを示している。ここではＸ線のサンプル表面との角度θとディテクタ角度（サンプル面に対し角度θ）を連動して変化させ、サンプル表面でのＸ線の反射率の推移を測定した。入射したＸ線の延長線からディテクタまでの角度が２θとなる。なお、図８（ａ）および図８（ｂ）における横軸はＸ線の入射角度を、縦軸はＸ線の反射率をそれぞれ示している。
【０１２６】
また、図８（ａ）は、実際にサンプルＢのＸ線反射率を測定した際に得られたパターン（破線）と、基板上に単層のタンタル酸化物層が存在していることを仮定してフィッティングを行った結果（実線）とを示しており、図８（ｂ）は、同じく測定した際に得られた反射率パターン（破線）と、基板上に２層のタンタル酸化物層が存在していることを仮定してフィッティングした結果（実線）とを示している。
【０１２７】
図８（ａ）を見ると、測定値とフィッティング結果とは概ね一致しているものの、細かな点で相違が見受けられる。他方、図８（ｂ）を見ると、実測の反射率パターンとフィッティングによって得られた反射率パターンとは、両者の識別が不可能な程、良好に一致している。以上の結果から、サンプルＡは、第１及び第２のタンタル酸化物層の２層の異なるタンタル酸化物層から構成されていると考えられる。
【０１２８】
この２層の積層構造を仮定してフィッティングしたときのサンプルＢの解析結果では、表１に示すように、第１のタンタル酸化物層の膜厚は２８．６ｎｍで、δは２９．３×１０-6であり、第２のタンタル酸化物層の膜厚は約１．４３ｎｍで、δは２２．３×１０-6であるという値が得られた。一般に、金属タンタルのδは３９×１０-6、Ｔａ2Ｏ5のδは２２×１０-6とされている。これらの値と今回得られた値とを比較すると、第１のタンタル酸化物層は、タンタルの化学量論的組成からは明らかにずれた、ＴａＯ1.43程度の酸素が不足した酸化物であると考えられる。
【０１２９】
また、第２のタンタル酸化物層はδの値から組成比を求めると、ＴａＯ2.45であり、Ｔａ2Ｏ5（ＴａＯ2.5）に近い酸化物である。しかしながら、化学量論的組成からは若干ずれた、酸素不足型の酸化物であると考えられる。
【０１３０】
表１を参照すると、サンプルＣの場合もほぼ同等の結果が得られている。すなわち、第１のタンタル酸化物層をＴａＯxと表現した時、２９ｎｍ程度の膜厚で、ｘはほぼ１．４程度であり、第２のタンタル酸化物層をＴａＯyと表現した時、膜厚は１．２ｎｍ程度であって、ｙは約２．３となっている。
【０１３１】
また、表１からは、酸素プラズマ暴露時間が０分のサンプルＡでも、約１ｎｍ程度の第２のタンタル酸化物層が形成されていることが分かる。タンタル酸化物を堆積した、スパッタリング装置内は、背圧が７×１０-4Ｐａの高真空の状態に保たれており、装置内でこの酸化層が形成されたとは考えにくい。
【０１３２】
従って、この層の大部分は、スパッタリング終了後にスパッタリング装置から取り出して、Ｘ線反射率測定までの間に形成されたのではないかと考えられる（実際にはスパッタ装置から取り出して数日後に測定を実施した）。つまり、スパッタリング装置から取り出さずに、第２電極を形成した場合は、第２のタンタル酸化物層は存在しないか、存在しても、１ｎｍ以下のわずかであろうと考えられる。
【０１３３】
同様の推論から、サンプルＢ及びサンプルＣでも、タンタル酸化物を堆積したスパッタリング装置から取り出した後（Ｘ線反射率測定を行うまでの間に）外気に晒され、第２のタンタル酸化物層の膜厚が若干量増加した可能性がある。しかしながら、一般に、酸化の進行は、最初は早く徐々に遅くなる傾向がある事が知られている。
【０１３４】
従って、スパッタリング装置内で酸素プラズマに暴露して酸素の含有率の高い第２のタンタル酸化物を形成した場合は、スパッタリング装置外で増加した第２のタンタル酸化物層の割合は小さいと推察される。
【０１３５】
この第２のタンタル酸化物層が存在していることは、表１を参照して上述したように、素子Ｂ及び素子Ｃの抵抗変化層１０４の初期抵抗が、第１のタンタル酸化物層が単層で設けられた場合と比べて非常に高いことと整合する。
【０１３６】
すなわち、第２のタンタル酸化物層が存在していないと考えられる素子Ａの抵抗値に比べて、素子Ｂ及び素子Ｃの抵抗値は２桁から３桁も高くなっている。これは、素子Ｂ及び素子Ｃにおいて、酸素含有率が高く抵抗が非常に高い第２のタンタル酸化物層１０４ｂが、第１のタンタル酸化物層１０４ａと上部電極１０５との間に存在しているためであると考えられる。
【０１３７】
一般に、化学量論的組成を有するＴａ2Ｏ5は絶縁体と考えられているが、上述したように、第２のタンタル酸化物層はＴａ2Ｏ5から酸素が欠損しており、絶縁体ではない。なお、本発明における絶縁体の定義は、一般的な定義に従う。すなわち、抵抗率が１０8Ωｃｍ以上の材料を絶縁体と定義し（非特許文献：「集積回路のための半導体工学」工業調査会（１９９２年）宇佐美晶、兼房慎二、前川隆雄、友景肇、井上森男）、１０8Ωｃｍ未満の抵抗値を有する材料を導電体と定義する。
【０１３８】
もし、本実施の形態の第２のタンタル酸化物層が絶縁体であって抵抗率が１０8Ωｃｍである場合、直径３μｍ（本実施の形態での素子領域１０７の直径）の円形で１ｎｍの膜厚（第２のタンタル酸化物層のおよその膜厚）を有しているとすれば、抵抗値は１．４×１０8Ω程度となるはずである（「抵抗値＝抵抗率×膜厚／面積」で計算）。さらに、第２のタンタル酸化物層の膜厚が０．１ｎｍとしても、抵抗値は１．４×１０7Ωとなる。一方で、実施例２及び３では抵抗値は、表１を参照して、高々１０3〜１０4Ω程度であり、絶縁体を仮定した場合に比べて、少なくとも３〜４桁程度は低くなっている。
【０１３９】
この計算の結果からも本実施の形態で形成した第２のタンタル酸化物層は、絶縁体ではなく、導電性の酸化物層であることが分かる。
【０１４０】
なお、本実施例では、第２のタンタル酸化物層の分析にＸ線反射率測定法を用いたが、オージェ電子分光分析法（ＡＥＳ）、蛍光Ｘ線分析法（ＸＰＳ）及び電子線マイクロアナリシス法（ＥＰＭＡ：検出の方式によってはＷＤＳ、ＥＤＳ、ＥＤＸとも呼ばれる）等の機器分析手法も利用可能である。
【０１４１】
［第２のタンタル酸化層の膜厚と抵抗変化現象との関係］
素子ＢとサンプルＢ、および素子ＣとサンプルＣとでは、それぞれ全く同一の条件でスパッタリングし、酸素プラズマ照射処理を行っているので、素子Ｂ及び素子Ｃにおいても、サンプルＢ及びサンプルＣと同様に、第１のタンタル酸化物層１０４ａと上部電極１０５との間には第２のタンタル酸化物層１０４ｂが存在していると考えられる。
【０１４２】
したがって、素子Ｂでは、サンプルＢと同様の膜厚が１．１ｎｍの第２のタンタル酸化物層１０４ｂが形成されており、素子Ｃでは、サンプルＣと同様の膜厚が１．２ｎｍの第２のタンタル酸化物層１０４ｂが形成されているといえる。
【０１４３】
上述したように、素子Ｂ及び素子Ｃでは、安定したＢモードの抵抗変化現象が認められる。しかしながら、酸素含有率が高い第２のタンタル酸化物層が存在しない素子Ａでは抵抗変化現象が観測されない。すなわち、抵抗変化を発現させるには、第２のタンタル酸化物の存在が不可欠であると考えられる。そして、この第２のタンタル酸化物は、本実施例の範囲では、ＴａＯyと表現した時に、ｙが２．１程度であれば良く、膜厚も１．１ｎｍ程度であれば良い。
【０１４４】
［第１のタンタル酸化物層の膜厚と抵抗変化現象との関係］
次に、第１のタンタル酸化物層１０４ａの膜厚が抵抗変化現象に与える影響を調べるため、上記の実施例１及び２とは異なる膜厚の第１のタンタル酸化物層を有する抵抗変化素子（素子Ｂ’と表記する）を作製し、この抵抗変化特性を調べた。
【０１４５】
素子Ｂ’は、素子Ｂと比べると、第１のタンタル酸化物層１０４ａの膜厚だけが異なっており、素子Ｂにおける第１のタンタル酸化物層１０４ａの膜厚が３０ｎｍであったのに対して、素子Ｂ’におけるその膜厚は９０ｎｍとした。素子Ｂ’を作製する際の酸素プラズマ暴露時間は、素子Ｂの場合と同様に０．５分とした。したがって、素子Ｂ’においても、第２のタンタル酸化物層１０４ｂの膜厚は１から２ｎｍ程度であると考えられる。
【０１４６】
この素子Ｂ’の上部電極１０５および下部電極１０３間に、負電圧−２．０Ｖ及び正電圧３．０Ｖの１００ｎｓｅｃの電気的パルスを交互に繰り返し印加したときの抵抗変化特性は、−２．０Ｖを印加する事で抵抗値が約５００Ωから２０Ωに変化し、それ以後、２０Ω程度と２００Ω程度との間での可逆的なＢモードの抵抗変化を安定に示した。
【０１４７】
以上の結果から、本実施の形態に係る不揮発性記憶素子における抵抗変化現象に対して、第１のタンタル酸化物層の膜厚はそれほど大きな影響を与えていないといえる。
【０１４８】
以上説明したように、第１の実験では、第１のタンタル酸化物層をスパッタリング装置内で堆積したあと、連続して酸素プラズマによる酸化処理を行い、第２のタンタル酸化物層を形成した。しかし、この方法では使用した装置の都合上、厚い第２のタンタル酸化物層を形成することはできなかった。そこで、第２の実験として、膜厚の厚い第２のタンタル酸化物層を形成した場合の抵抗変化素子の動作について述べる。
【０１４９】
［抵抗変化素子の製造方法］
第２の実験で用いた抵抗変化素子の構成および製造方法は、基本的に第１の実験と同一である。但し、酸化工程の都合上、タンタル酸化物の堆積条件や、形成した不揮発性記憶素子のサイズは第１の実験とは異なっている。以下、図５（ａ）〜図５（ｃ）を参照しながら不揮発性素子の製造工程について説明する。
【０１５０】
まず、図５（ａ）に示したように、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成する。そして、下部電極１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１０２上に形成する。その後、下部電極１０３上に、第１のタンタル酸化物層１０４ａを、タンタルターゲットを用いた反応性スパッタリング法で形成する。
【０１５１】
ここで、第１のタンタル酸化物層１０４ａは、以下に述べる条件で堆積を行った。すなわち、スパッタリング装置内に基板を設置した後、スパッタリング装置内を８×１０-6Ｐａ程度まで真空引きする。そして、タンタルをターゲットとして、パワーを１．６ｋＷ、アルゴンガスを３４ｓｃｃｍ、酸素ガスを２１ｓｃｃｍ流して、スパッタリング装置内の圧力を０．１７Ｐａに保ち、２０秒間スパッタリングを行う。これにより、抵抗率が６ｍΩｃｍで酸素含有率が約６１ａｔ％（ＴａＯ1.6）の第１のタンタル酸化物層が３０ｎｍ堆積できる。
【０１５２】
次に、図５（ｂ）のように、その第１のタンタル酸化物層１０４ａの最表面を酸化してその表面を改質する。ここで、表２に示すように、酸化処理の方法を変化させる事により、素子Ｄ、素子Ｅを作製した。すなわち、素子Ｄはスパッタリング終了後、装置から基板を取り出し、酸素プラズマ発生装置へと導入し、基板を２５０℃に昇温した状態で酸素プラズマに晒して酸化処理を行った。素子Ｅはランプアニール装置へと基板を導入し、基板を３００℃に昇温した状態で酸素ガスを流して酸化を行った。これらの酸化処理により、第１のタンタル酸化物層１０４ａよりも酸素含有率の高い第２のタンタル酸化物層１０４ｂが形成される（第２のタンタル酸化物層の膜厚組成についての分析結果は後述する）。
【０１５３】
その後、第２のタンタル酸化物層１０４ｂ上に、上部電極１０５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。なお、第２のタンタル酸化物層１０４ｂが大気中で酸化されるのをさけるため、上部電極１０５は、第２のタンタル酸化物層１０４ｂを堆積後速やかに行った。最後に、フォトレジスト工程によって、フォトレジストによるパターン１０６を形成し、ドライエッチングによって、素子領域１０７を形成する。ここで素子領域の１０７は、一辺が０．５μｍの四角の形状とした。
【０１５４】
【表２】
2010021134.tif 000004
【０１５５】
［素子Ｄ、素子Ｅの抵抗変化特性］
次に、本実施例において実際に作製した素子Ｄ、素子Ｅに対して電気的パルスを印加して、抵抗変化を起こさせた時の特性について説明する。
【０１５６】
図９（ａ）および図９（ｂ）は、実施例２の抵抗変化素子が備える抵抗変化層の抵抗値と印加した電気的パルスとの関係を示す図であり、それぞれ素子Ｄおよび素子Ｅの測定結果を示している。
【０１５７】
まず、酸素プラズマによって酸化処理を行って第２のタンタル酸化物層を形成した素子Ｄの結果について述べる。図９（ａ）の結果を見れば分かるように、製造直後の抵抗変化素子の上部電極に負電圧−１．３Ｖを加えると、初期が約４００Ωであった抵抗値が約２００Ωに低下し、正電圧１．５Ｖを加えると抵抗値は２０００Ω程度に増加している。その後、正電圧１．５Ｖと負電圧−１．３Ｖの電気的パルスを交互に加えることで抵抗値は約２００Ωと約３０００Ωの間を往復する安定したＢモードの抵抗変化が起こっている。
【０１５８】
次に、ランプアニールによって酸化を行った素子Ｅの結果である図９（ｂ）を見ると、これも安定したＢモードの抵抗変化が起こっていることが分かる。すなわち、初期に約６００Ωであった抵抗が負電圧−１．３Ｖを加える事で、３００Ω程度に低下し、正電圧１．５Ｖを加える事で５０００Ω程度に増加している。そしてその後は、正電圧１．５Ｖと負電圧−１．３Ｖの電気的パルスを交互に加える事で抵抗値は約２００Ωと約５０００Ωの間を往復する安定したＢモードの抵抗変化が起こっている。
【０１５９】
図１０は、素子Ｄの抵抗変化の様子を示す電流−電圧のヒステリシス特性で、下部電極１０３を基準にしたときの上部電極１０５の電圧を横軸に、そのとき素子Ｄに流れる電流値を縦軸に示している。
【０１６０】
図１０において、下部電極１０３を基準に上部電極１０５側に正電圧を印加していくと、電流はほぼ電圧に比例して増加し、Ａ点で示す正電圧を超えると急激に電流は減少する。これは低抵抗状態から高抵抗状態に抵抗変化している様子を示している。
【０１６１】
一方、高抵抗状態において、下部電極１０３を基準に上部電極１０５側に負電圧（上部電極１０５を基準に下部電極１０３側に正電圧印加と等価）を印加していくと、Ｂ点で示す負電圧を超えると急激に電流は増加する。これは高抵抗状態から低抵抗状態に抵抗変化している様子を示している。
【０１６２】
また、図１０において、低抵抗状態から高抵抗状態への変化はＡ点を通過して初めて起こり、高抵抗状態から低抵抗状態への変化はＢ点を通過して起こる。
【０１６３】
従って、素子ＤはＢモードでの抵抗変化を起こしていること、および低抵抗状態から高抵抗状態への抵抗変化電流が、高抵抗状態から低抵抗状態への抵抗変化電流より、より大きな電流駆動が必要とされることがわかる。
【０１６４】
［抵抗変化層の解析］
本実験に用いた抵抗変化層１０４の構造を解析するため、単結晶シリコン基板上に厚さ２００ｎｍの酸化物層が形成された基板上に、素子Ｄおよび素子Ｅと全く同じ条件で、タンタル酸化物を堆積して、酸化処理まで行ったサンプルを用意した。これらのサンプルを、それぞれサンプルＤ、サンプルＥと表記する。それぞれのサンプルのＸ線反射率測定の結果を表２に示す。なお、サンプルＤ及びＥは、サンプルＡ〜サンプルＣと同様に、第２のタンタル酸化物層が露出された状態とした。
【０１６５】
表２を参照すると、酸素プラズマで酸化を行ったサンプルＤは、第２のタンタル酸化物層ＴａＯyの膜厚が８．１ｎｍと当初の狙いどおり、サンプルＡないしサンプルＣに比べて厚くなっている。また、ｙは２．４７となっており、化学量論的組成を有するＴａ2Ｏ5よりも酸素が欠損した状態になっているのが分かる。また、ランプアニール装置で酸化処理を行ったサンプルＥでは、第２のタンタル酸化物層ＴａＯyの膜厚が７．３ｎｍで、ｙが２．３８であった。
【０１６６】
［不揮発性記憶素子の断面観察］
上述のように、本実験で抵抗変化素子に形成した第２のタンタル酸化物層の膜厚は７〜８ｎｍ程度の値である。この程度の膜厚があれば、透過型電子顕微鏡による不揮発性素子の断面観察によって、第２のタンタル酸化物層の存在が容易に観察できる。そこで、素子Ｄの酸素プラズマ酸化により第２のタンタル酸化物層を形成した抵抗変化素子の断面観察を実際に行った。
【０１６７】
図１１（ａ）、図１１（ｂ）にその結果を示す。この図を見ると明らかなように、Ｐｔから成る第１電極、第１のタンタル酸化物層、第２のタンタル酸化物層、Ｐｔから成る第２電極が明確に確認できる。さらに第１のタンタル酸化物層の膜厚は若干のばらつきはあるが約２８ｎｍ、第２のタンタル酸化物層の膜厚は約８ｎｍ程度となっていることも分かる。
【０１６８】
これらの値は、同一の酸化条件で作製したサンプルＤのＸ線反射率測定の結果とほぼ一致している（表２より、第１のタンタル酸化物層の膜厚２６．６ｎｍ、第２のタンタル酸化物層の膜厚８．１ｎｍ）。
【０１６９】
以上のことから、第２の実験で用いた不揮発性記憶素子には、実際に第２のタンタル酸化物層が存在していることが明らかとなった。また、Ｘ線反射率測定による分析結果の妥当性の証明ともなっている。
【０１７０】
さらに、第３の実験について、説明を続ける。
【０１７１】
上述した第１の実験で用いた素子Ａ〜素子Ｃの場合、第１のタンタル酸化物層１０４ａの酸素含有率は５８ａｔ％（ＴａＯ1.4）であった。また第２の実験で用いた素子Ｄおよび素子Ｅの第１のタンタル酸化物層１０４ａの酸素含有率もこれに近く、６１ａｔ％（ＴａＯ1.6）であった。
【０１７２】
これに対し、第３の実験で用いた抵抗変化素子は、もう少し大きく酸素含有率を変化させた第１のタンタル酸化物層を備えている。第３の実験で用いた抵抗変化素子の構成については、第１の実験、および第２の実験の場合と同様であるので、図示は省略する。
【０１７３】
以下、図５を参照しながら、第１のタンタル酸化物層の酸素含有率を変化させて作製した第３の実験にかかる抵抗変化素子の製造方法及びその抵抗変化特性等について説明する。
【０１７４】
［スパッタリング時の酸素流量比と組成との関係］
まず、第３の実験におけるタンタル酸化物層の作製条件及び酸素含有率の解析結果について述べる。タンタルの酸化物は、第１の実験として説明した方法と同様の方法で作製した。但し、タンタル酸化物の酸素含有率は、スパッタリング時の酸素流量比を調整することで制御する。
【０１７５】
具体的なスパッタリング時の工程に従って説明すると、まず、スパッタリング装置内に基板を設置し、スパッタリング装置内を７×１０-4Ｐａ程度まで真空引きする。そして、タンタルをターゲットとして、パワーを２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力を３．３Ｐａ、基板の設定温度を３０℃にし、スパッタリングを行う。ここでは、酸素ガスの流量比を０．８％から６．７％まで変化させている。
【０１７６】
まずは、組成を調べる事が目的であるため、基板としては、Ｓｉ（シリコン）上にＳｉＯ2を２００ｎｍ堆積したものを用い、タンタル酸化物層の膜厚は約１００ｎｍになるようにスパッタリング時間を調整した。また、第１の実験で行ったような、酸素プラズマへの暴露は行っていない。
【０１７７】
図１２に、このようにして作製したタンタル酸化物層の組成をラザフォード後方散乱法（ＲＢＳ法）、及びオージェ電子分光法（ＡＥＳ法）によって解析した結果を示す。図１２から、酸素分圧比を０．８％から６．７％に変化させた場合、タンタル酸化物層中の酸素含有率は約４０ａｔ％（ＴａＯ0.66）から約７０ａｔ％（ＴａＯ2.3）へと変化していることが分かる。すなわち、タンタル酸化物層中の酸素含有率を酸素流量比によって制御可能であることが分かる。
【０１７８】
なお、組成測定用に用意した試料は、基板上に堆積後、測定までの間に大気中の酸素によって酸化され、表面に高酸素含有率層が形成されていると考えられる。しかしながら、ＲＢＳ及びＡＥＳの測定を行う前に、表面をエッチングして測定を行ったので、この表面の高酸素含有率層が、酸素含有率の測定に与える影響は無視しうる。
【０１７９】
なお、本実施の形態では、タンタル酸化物層の解析にラザフォード後方散乱法（ＲＢＳ）及びオージェ電子分光法（ＡＥＳ）を利用したが、蛍光Ｘ線分析法（ＸＰＳ）や電子線マイクロアナリシス法（ＥＰＭＡ）等の機器分析手法も利用可能である。
【０１８０】
［第１のタンタル酸化物層の組成と抵抗変化特性］
次に、酸素含有率を変化させたタンタル酸化物層を、第１のタンタル酸化物層１０４ａとして用いて抵抗変化層１０４を形成し、抵抗変化素子１００を構成した場合の抵抗変化特性について説明する。
【０１８１】
抵抗変化素子１００の作製は、第１の実験で説明した方法と同様の方法を用いた。すなわち、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成し、下部電極１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１０２上に形成する。その後、下部電極１０３上に、タンタルをターゲットとして、パワーを２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力を３．３Ｐａ、基板の設定温度を３０℃としてスパッタリングを行い、第１のタンタル酸化物層１０４ａを形成する。
【０１８２】
本実験で検討した範囲では、酸素ガスの流量比を、０．８％から６．７％まで変化させて各実施例を作製した。
【０１８３】
第１のタンタル酸化物層１０４ａの膜厚は３０ｎｍになるようにスパッタリング時間を調節した。その後、第１のタンタル酸化物層１０４ａの最表面に対して酸素プラズマを３０秒間照射し、第２のタンタル酸化物層１０４ｂを形成した。最後に、第２のタンタル酸化物層１０４ｂ上に、上部電極１０５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタ法により形成して、抵抗変化素子１００を作製した。
【０１８４】
以上のように作製した抵抗変化素子の抵抗変化現象を測定した。その結果、図１２のα点（酸素流量比約１．７％、酸素含有率約４５ａｔ％）からβ点（酸素流量比約５％、酸素含有率約６５ａｔ％）のタンタル酸化膜を使った不揮発性記憶素子では、高抵抗値が低抵抗値の５倍以上と良好であった。
【０１８５】
図１３（ａ）および図１３（ｂ）は、それぞれ、α点およびβ点の酸素含有率を有する試料についてのパルス印加回数に対する抵抗変化特性を測定した結果である。図１３（ａ）および図１３（ｂ）によれば、α点およびβ点の酸素含有率においては、共に、高抵抗値が低抵抗値の５倍以上と良好であることがわかる。したがって、酸素含有率が４５〜６５ａｔ％の組成範囲、すなわち抵抗変化層をＴａＯxと表記した場合におけるｘの範囲が０．８≦ｘ≦１．９の範囲がより適切な抵抗変化層の範囲である（酸素含有率＝４５ａｔ％がｘ＝０．８に、酸素含有率＝６５ａｔ％がｘ＝１．９にそれぞれ対応）。
【０１８６】
以上、第１の実験〜第３の実験で述べてきたように、図４で示す抵抗変化素子において、下部電極に接して配置されたＴａＯx（０．８≦ｘ≦１．９）の組成式で表される第１の酸素不足型のタンタル酸化物層と、上部電極に接して配置されたＴａＯy（２．１≦ｙ＜２．５）の組成式で表される第２の酸素不足型のタンタル酸化物の積層構造からなる抵抗変化層１０４は、下部電極側に対し上部電極側に負の電圧パルス印加で低抵抗状態へ変化し、下部電極に対し上部電極側に正の電圧パルス印加で高抵抗状態への変化を繰り返すＢモードの安定した抵抗変化を示すことがわかった。
【０１８７】
また、このように構成された抵抗変化素子は、逆極性の抵抗変化であるＡモードの抵抗変化を示すことはなかった。またこの構成において第２の酸素不足型のタンタル酸化物層の膜厚は１ｎｍ以上８ｎｍ以下がＢモードの安定した抵抗変化を示すのに好適であった。
【０１８８】
次に、ここまでの説明とは逆のＡモードの抵抗変化を安定して生じる抵抗変化素子に関する第４の実験について説明する。
【０１８９】
［抵抗変化素子の構成］
図１４は、第４の実験にかかる抵抗変化素子の一構成例を示した断面図である。図１４に示すように、第４の実験で用いた抵抗変化素子１００は、基板１０１と、その基板１０１上に形成された酸化物層１０２と、その酸化物層１０２上に形成された下部電極１０３と、上部電極１０５と、下部電極１０３および上部電極１０５に挟まれた抵抗変化層１０４とを備えている。
【０１９０】
ここで、抵抗変化層１０４は、酸素含有率が低い第１のタンタル含有層（以下、「第１のタンタル酸化物層」という）１０４ａと、その第１のタンタル酸化物層１０４ａ上に形成された酸素含有率が高い第２のタンタル含有層（以下、「第２のタンタル酸化物層」という）１０４ｂとで構成されている。
【０１９１】
第４の実験で用いた抵抗変化素子について、第１の実験〜第３の実験の場合と異なる点は、第２のタンタル酸化物層１０４ｂが下部電極１０３と接するように配置され、第１のタンタル酸化物層１０４ａが上部電極１０５と接するように配置されているところである。
【０１９２】
［抵抗変化素子の製造方法］
次に、図１５（ａ）〜図１５（ｃ）を参照しながら、本実施の形態の抵抗変化素子１００の製造方法について説明する。
【０１９３】
まず、図１５（ａ）に示したように、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成する。そして、下部電極１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１０２上に形成する。その後、下部電極１０３上に、第２のタンタル酸化物層１０４ｂを、Ｔａ2Ｏ5ターゲットを用いたスパッタリング法で約３ｎｍ形成する。
【０１９４】
次に、図１５（ｂ）のように、第２のタンタル酸化物層１０４ｂ上に第１のタンタル酸化物層１０４ａをタンタルターゲットを用いた反応性スパッタリング法で形成する。第１のタンタル酸化物層１０４ａはタンタルをターゲットとして、パワーを１．６ｋＷ、アルゴンガスを３４ｓｃｃｍ、酸素ガスを２１ｓｃｃｍ流して、スパッタリング装置内の圧力を０．１７Ｐａに保ち、１８秒間スパッタリングを行う。これにより、抵抗率が６ｍΩｃｍで酸素含有率が約６１ａｔ％（ＴａＯ1.6）の第１のタンタル酸化物層が２７ｎｍ堆積した。
【０１９５】
これにより、第２のタンタル酸化物層１０４ｂの表面に、当該第２のタンタル酸化物層１０４ｂよりも酸素含有率の低い第１のタンタル酸化物層１０４ａが形成される。このようにして第２のタンタル酸化物層１０４ｂと第１のタンタル酸化物層１０４ａとが積層された積層構造により抵抗変化層１０４が構成される。
【０１９６】
その後、第１のタンタル酸化物層１０４ａ上に、上部電極１０５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。最後に、フォトレジスト工程によって、フォトレジストによるパターン１０６を形成し、図１５（ｃ）のように、ドライエッチングによって、素子領域１０７を形成する。
【０１９７】
上述した製造方法にしたがって、素子Ｆを作製した。ここで素子領域の１０７は、一辺が０．５μｍの四角の形状とした。
【０１９８】
［素子Ｆの抵抗変化特性］
次に、第４の実験において実際に作製した素子Ｆに対して電気的パルスを印加して、抵抗変化を起こさせた時の特性について説明する。
【０１９９】
図１６は、素子Ｆに対し、下部電極を基準にして上部電極に正電圧１．５Ｖおよび負電圧−１．８Ｖのパルスを交互に印加し続けた場合の、その都度の抵抗変化層の抵抗値を表したグラフである。パルス幅は１００ｎｓｅｃとした。
【０２００】
最初に上部電極に正電圧１．５Ｖを加えると、抵抗値が約２００Ωに低下し、負電圧−１．８Ｖを加えると抵抗値は２００００Ω程度に増加している。その後、正電圧１．５Ｖと負電圧−１．８Ｖの電気的パルスを交互に加えることで抵抗値は約１００Ωと約８０００Ωの間を往復する安定したＡモードの抵抗変化が起こっている。
【０２０１】
図１７は、素子Ｆの抵抗変化の様子を示す電流−電圧のヒステリシス特性で、下部電極１０３を基準にしたときの上部電極１０５の電圧を横軸に、そのとき素子Ｆに流れる電流値を縦軸に示している。
【０２０２】
図１７において、下部電極１０３を基準に上部電極１０５側に負電圧を印加していくと、電流はほぼ電圧に比例して増加し、Ａ点で示す負電圧を超えると急激に電流は減少する。つまり低抵抗状態から高抵抗状態に抵抗変化している様子を示している。
【０２０３】
一方、高抵抗状態において、下部電極１０３を基準に上部電極１０５側に正電圧（上部電極１０５を基準に下部電極１０３側に負電圧印加と等価）を印加していくと、Ｂ点で示す負電圧を超えると急激に電流は増加する。つまり高抵抗状態から低抵抗状態に抵抗変化している様子を示している。
【０２０４】
また、図１７において、低抵抗状態から高抵抗状態への変化はＡ点を通過して初めて起こり、高抵抗状態から低抵抗状態への変化はＢ点を通過して起こる。
【０２０５】
従って、素子ＦはＡモードでの抵抗変化を起こしていること、および低抵抗状態から高抵抗状態への抵抗変化電流が、高抵抗状態から低抵抗状態への抵抗変化電流より、より大きな電流駆動が必要とされることがわかる。
【０２０６】
［抵抗変化層の推定］
第４の実験で用いた抵抗変化素子における抵抗変化層１０４の構造、特に本実験で作成したＴａ2Ｏ5のターゲットを用いてスパッタ形成した第２のタンタル酸化物層の組成について検討する。
【０２０７】
この第２のタンタル酸化物層の組成はスパッタ時のプラズマの影響で、Ｔａ2Ｏ5そのものではなく、若干酸素の欠損した組成になると考えられる。したがってターゲット組成より若干酸素が少ないタンタル酸化物ＴａＯy（ｙ＝２．３〜２．４）が形成されていると推察される。
【０２０８】
したがって、本実験での抵抗変化層１０４の構造は、図１７に示す抵抗変化素子において、第２のタンタル酸化物層１０４ｂはＴａＯy（ｙ＝２．３〜２．４）の組成で膜厚＝３ｎｍであり、第１のタンタル酸化物層１０４ａはＴａＯx（ｘ＝１．６）の組成で膜厚＝２７ｎｍであると同定できる。
【０２０９】
以上、第４の実験について述べたように、図１４で示す抵抗変化素子において、下部電極に接して配置されたＴａＯy（ｙ＝２．３〜２．４）の組成式で表される第２の酸素不足型のタンタル酸化物層と、上部電極に接して配置されたＴａＯx（ｘ＝１．６）の組成式で表される第１の酸素不足型のタンタル酸化物の積層構造からなる抵抗変化層１０４は、下部電極に対し上部電極に正の電圧パルス印加で低抵抗状態へ変化し、下部電極に対し上部電極に負の電圧パルス印加で高抵抗状態への変化を繰り返すＡモードの安定した抵抗変化を示すことがわかった。
【０２１０】
また、このように構成された抵抗変化素子は、逆極性の抵抗変化であるＢモードの抵抗変化を示すことはなかった。またこの構成において第２の酸素不足型のタンタル酸化物層の膜厚は３ｎｍであった。
【０２１１】
この第４の実験における抵抗変化素子の構成と第１の実験〜第３の実験における抵抗変化素子の組成とを組み合わせることにより、図１４で示す構成の抵抗変化素子において、ＴａＯx（０．８≦ｘ≦１．９）の組成式で表される第１の酸素不足型のタンタル酸化物層１０４ａと、ＴａＯy（２．１≦ｙ＜２．５）の組成式で表される第２の酸素不足型のタンタル酸化物層１０４ｂの積層構造からなる抵抗変化層１０４を用いた抵抗変化素子は、下部電極側に対し上部電極側に正の電圧パルス印加で低抵抗状態へ変化し、下部電極に対し上部電極側に負の電圧パルス印加で高抵抗状態への変化を繰り返すＡモードの安定した抵抗変化を示すことが十分に推測できる。
【０２１２】
また、この構成においては逆極性の抵抗変化であるＢモードの抵抗変化を示すことがないことも推測できる。またこの構成においても第２の酸素不足型のタンタル酸化物層の膜厚は１ｎｍ以上８ｎｍ以下であることがＡモードの安定した抵抗変化を示すのに好適であることが推測できる。
【０２１３】
［本発明の実施の形態における抵抗変化型不揮発性記憶装置］
次に、本発明の実施の形態として、上記で説明した抵抗変化素子を用いた１Ｔ１Ｒ型の不揮発性記憶装置について説明する。
【０２１４】
［ＮＭＯＳ構成の１Ｔ１Ｒ不揮発性記憶装置］
図１８は、本発明の実施の形態に係る不揮発性記憶装置の構成を示すブロック図である。
【０２１５】
図１８に示すように、本実施の形態に係る不揮発性記憶装置２００は、半導体基板上に、メモリ本体部２０１を備えており、メモリ本体部２０１は、メモリアレイ２０２と、行選択回路２０８、ワード線ドライバＷＬＤ、ソース線ドライバＳＬＤからなる行ドライバ２０７と、列選択回路２０３と、データの書き込みを行うための書き込み回路２０６と、選択ビット線に流れる電流量を検出し、記憶されているデータが「１」か「０」かを判定するセンスアンプ２０４と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０５とを備える。
【０２１６】
さらには、書き込み用電源２１１として低抵抗（ＬＲ）化用電源２１２と高抵抗（ＨＲ）化用電源２１３を備え、低抵抗（ＬＲ）化用電源２１２の出力Ｖ２は、行ドライバ２０７に供給され、高抵抗（ＨＲ）化用電源２１３の出力Ｖ１は、書き込み回路２０６に供給されている。
【０２１７】
さらに、外部から入力されるアドレス信号を受け取るアドレス入力回路２０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２１０とを備えている。
【０２１８】
メモリアレイ２０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、・・・および複数のビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・と、これらのワード線ＷＬ０、ＷＬ１、ＷＬ２、・・・、およびビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・の交点に対応してそれぞれ設けられた複数のＮＭＯＳトランジスタＮ１１、Ｎ１２、Ｎ１３、Ｎ２１、Ｎ２２、Ｎ２３、Ｎ３１、Ｎ３２、Ｎ３３、・・・（以下、「トランジスタＮ１１、Ｎ１２、・・・」と表す）と、トランジスタＮ１１、Ｎ１２、・・・と１対１に直列接続された複数の抵抗変化素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ３１、Ｒ３２、Ｒ３３、・・・（以下、「抵抗変化素子Ｒ１１、Ｒ１２、・・・」と表す）とを備え、個々がメモリセルＭ１１、Ｍ１２、Ｍ１３、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ３１、Ｍ３２、Ｍ３３、・・・（以下、「メモリセルＭ１１、Ｍ１２、・・・」と表す）を構成している。ここで、抵抗変化素子Ｒ１１、Ｒ１２、・・・が、本発明の基礎データとして上記で説明した抵抗変化素子である。
【０２１９】
図１８に示すように、トランジスタＮ１１、Ｎ２１、Ｎ３１、・・・のゲートはワード線ＷＬ０に接続され、トランジスタＮ１２、Ｎ２２、Ｎ３２、・・・のゲートはワード線ＷＬ１に接続され、トランジスタＮ１３、Ｎ２３、Ｎ３３、・・・のゲートはワード線ＷＬ２に接続され、トランジスタＮ１４、Ｎ２４、Ｎ３４、・・・のゲートはワード線ＷＬ３に接続されている。
【０２２０】
また、トランジスタＮ１１、Ｎ２１、Ｎ３１、・・・およびトランジスタＮ１２、Ｎ２２、Ｎ３２、・・・はソース線ＳＬ０に共通に接続され、トランジスタＮ１３、Ｎ２３、Ｎ３３、・・・およびトランジスタＮ１４、Ｎ２４、Ｎ３４、・・・はソース線ＳＬ２に共通に接続されている。
【０２２１】
また、抵抗変化素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４・・・はビット線ＢＬ０に接続され、抵抗変化素子Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４・・・はビット線ＢＬ１に接続され、抵抗変化素子Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４・・・はビット線ＢＬ２に接続されている。
【０２２２】
アドレス入力回路２０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路２０８へ出力するとともに、列アドレス信号を列選択回路２０３へ出力する。ここで、アドレス信号は、複数のメモリセルＭ１１、Ｍ１２、・・・のうちの選択される特定のメモリセルのアドレスを示す信号である。
【０２２３】
制御回路２１０は、データの書き込みサイクルにおいては、データ入出力回路２０５に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路２０６へ出力する。他方、データの読み出しサイクルにおいて、制御回路２１０は、読み出し動作を指示する読み出し信号をセンスアンプ２０４へ出力する。
【０２２４】
行選択回路２０８は、アドレス入力回路２０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、行ドライバ２０７より、複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、・・・のうちの何れかに対応するワード線ドライバ回路ＷＬＤより、その選択されたワード線に対して、所定の電圧を印加する。
【０２２５】
また同様に、行選択回路２０８は、アドレス入力回路２０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、行ドライバ２０７より、複数のソース線ＳＬ０、ＳＬ２、・・・のうちの何れかに対応するソース線ドライバ回路ＳＬＤより、その選択されたソース線に対して、所定の電圧を印加する。
【０２２６】
また、列選択回路２０３は、アドレス入力回路２０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
【０２２７】
書き込み回路２０６は、制御回路２１０から出力された書き込み信号を受け取った場合、列選択回路２０３に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
【０２２８】
また、センスアンプ２０４は、データの読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、記憶されているデータが「１」か「０」かを判定する。その結果得られた出力データＤＯは、データ入出力回路２０５を介して、外部回路へ出力される。
【０２２９】
書き込み用電源２１１は、低抵抗化用のＬＲ化用電源２１２と高抵抗化用のＨＲ化用電源２１３より構成され、その出力は各々、行ドライバ２０７および書き込み回路２０６に入力されている。
【０２３０】
抵抗変化素子Ｒ１１、Ｒ１２、・・・として、例えば本発明の基礎データとして説明した素子Ｄを用いる場合、図１０のＡ点の電圧を高抵抗化電圧ＶHR、Ｂ点の電圧を低抵抗化電圧ＶLRと表記するとき、ＨＲ化用電源２１３は、抵抗変化素子Ｒ１１、Ｒ１２、・・・に対して、高抵抗化電圧ＶHRを超える正の電圧の印加が可能な電源回路であり、ＬＲ化用電源２１２は、抵抗変化素子Ｒ１１、Ｒ１２、・・・に対して、低抵抗化電圧ＶLRの絶対値を超える負の電圧の印加が可能な電源回路である。
【０２３１】
図１９は、図１８におけるＣ部に対応するメモリセル３００の構成（２ビット分の構成）を示す断面図、および抵抗変化素子３０９の拡大図である。
【０２３２】
トランジスタ３１７、抵抗変化素子３０９は、各々図１８におけるトランジスタＮ１１、Ｎ１２と抵抗変化素子Ｒ１１、Ｒ１２に対応している。
【０２３３】
メモリセル３００は、半導体基板３０１上に、第２のＮ型拡散層領域３０２ａ、第１のＮ型拡散層領域３０２ｂ、ゲート絶縁膜３０３ａ、ゲート電極３０３ｂ、第１ビア３０４、第１配線層３０５、第２ビア３０６、第２配線層３０７、第３ビア３０８、抵抗変化素子３０９、第４ビア３１０、第３配線層３１１を順に形成して構成される。
【０２３４】
第４ビア３１０と接続される第３配線層３１１がビット線ＢＬ０に対応し、トランジスタ３１７の第２のＮ型拡散層領域３０２ａに接続された、第１配線層３０５および第２配線層３０７が、この図面に垂直に走るソース線ＳＬ０に対応している。
【０２３５】
半導体基板３０１の電圧は０Ｖで、０Ｖ電源線（図示なし）より、一般的に知られている構成で供給されている。
【０２３６】
図１９の拡大部分に示されるように、抵抗変化素子３０９は、第３ビア３０８上に下部電極３０９ａ、抵抗変化層３０９ｂ、上部電極３０９ｃがサンドイッチ状に形成され、さらには第３配線と接続される第４ビア３１０につながっている。
【０２３７】
ここで、抵抗変化層３０９ｂの材料は酸素不足型の遷移金属酸化物であり、本実施例ではＴａＯx（但し、ｘ＝１．５４）で表される組成を有する導電性の第１の酸素不足型のタンタル酸化物層３０９ｂ−１と、ＴａＯy（但し、ｙ＝２．４７）で表される組成を有する導電性の第２の酸素不足型のタンタル酸化物層３０９ｂ−２とが積層された積層構造からなり、ＴａＯx（但し、ｘ＝１．５４）の膜厚＝２６．６ｎｍ、ＴａＯy（但し、ｙ＝２．４７）の膜厚＝２．４７ｎｍである。さらに、下部電極３０９ａと上部電極３０９ｃは同一の材料、本実施例ではＰｔ（白金）で構成され、下部電極３０９ａはビアを介してトランジスタの第２のＮ型拡散層領域３０２ｂに接続され、上部電極３０９ｃはビアを介して第３配線層３１１で形成のビット線ＢＬ０に接続される構造となっている。
【０２３８】
［抵抗変化型不揮発性記憶装置の動作］
以上の様に構成された抵抗変化型不揮発性記憶装置について、データを書き込む場合の書き込みサイクル、およびデータを読み出す場合の読み出しサイクルにおける動作例について、図２０（ａ）〜図２０（ｃ）に示すタイミングチャートを参照しながら説明する。
【０２３９】
図２０（ａ）〜図２０（ｃ）は、本発明の実施の形態に係る不揮発性記憶装置の動作例を示すタイミングチャートである。なお、ここでは、抵抗変化層が高抵抗状態の場合をデータ「１」に、低抵抗状態の場合をデータ「０」にそれぞれ割り当てると定義して、その動作例を示す。また、説明は、メモリセルＭ１１についてデータの書き込みおよび読み出しをする場合のみについて示す。
【０２４０】
また、図２０（ａ）において、ＬＲ化用電源２１２で発生する電圧Ｖ２は、抵抗変化素子Ｒ１１、Ｒ１２・・・に対し、低抵抗化電圧ＶLRを超える電圧が印加される電圧値に決定される。
【０２４１】
図２０（ｂ）において、ＨＲ化用電源２１３で発生する電圧Ｖ１は、抵抗変化素子Ｒ１１、Ｒ１２・・・に対し、高抵抗化電圧ＶHRを超える電圧が印加される電圧値に決定される。
【０２４２】
Ｖ１およびＶ２の決定方法については、後述する。
【０２４３】
図２０（ｃ）において、Ｖｒｅａｄは、センスアンプ２０４で発生されている読み出し用電圧で、高抵抗化電圧ＶHR以下の電圧が、抵抗変化素子Ｒ１１、Ｒ１２・・・に印加される電圧値である。
【０２４４】
また、図２０（ａ）〜図２０（ｃ）において、ＶＤＤは不揮発性記憶装置２００に供給される電源電圧に対応している。
【０２４５】
図２０（ａ）に示すメモリセルＭ１１に対するデータ「０」書き込みサイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０を電圧Ｖ２に設定する。次に、選択するワード線ＷＬ０を電圧ＶＤＤに設定し、選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。この段階ではトランジスタ３１７の第２のＮ型拡散層領域３０２ａと、第１のＮ型拡散層領域３０２ｂはともに電圧Ｖ２が印加されているので、電流は流れない。
【０２４６】
次に、選択ビット線ＢＬ０を所定期間、電圧０Ｖに設定し、所定期間後、再度電圧Ｖ２となるパルス波形を印加する。この段階で、抵抗変化素子３０９には下部電極３０９ａを基準にして上部電極３０９ｃに、低抵抗化電圧ＶLRを超える絶対値を持つ負の電圧が印加され、高抵抗値から低抵抗値に書き込みが行われる。その後、ワード線ＷＬ０を電圧０Ｖに設定し、トランジスタ３１７をオフして、データ「０」の書き込みが完了する。
【０２４７】
図２０（ｂ）に示すメモリセルＭ１１に対するデータ「１」書き込みサイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０を電圧０Ｖに設定する。次に、選択するワード線ＷＬ０を電圧ＶＤＤに設定し、選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。
【０２４８】
次に、選択ビット線ＢＬ０を所定期間、電圧Ｖ１に設定し、所定期間後、再度電圧０Ｖとなるパルス波形を印加する。この段階で、抵抗変化素子３０９には下部電極３０９ａを基準にして上部電極３０９ｃに、高抵抗化電圧ＶHRを超える正の電圧が印加され、低抵抗値から高抵抗値に書き込みが行われる。その後、ワード線ＷＬ０を電圧０Ｖに設定し、データ「１」の書き込みが完了する。
【０２４９】
図２０（ｃ）に示すメモリセルＭ１１に対するデータの読み出しサイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０を電圧０Ｖに設定する。次に、選択するワード線ＷＬ０を電圧ＶＤＤに設定し、選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。
【０２５０】
次に、選択ビット線ＢＬ０を所定期間、読み出し電圧Ｖｒｅａｄに設定し、センスアンプ２０４により、選択メモリセルＭ１１に流れる電流値を検出することで、記憶されているデータがデータ「０」かデータ「１」かを判定する。その後、ワード線ＷＬ０を電圧０Ｖに設定し、データの読み出し動作を完了する。
【０２５１】
［１Ｔ１Ｒ型メモリセルの特性］
実施の形態における１Ｔ１Ｒ型メモリセルＭ１１、Ｍ１２、・・・について、特にＮＭＯＳトランジスタＮ１１、Ｎ１２・・・の構成について説明する。
【０２５２】
本実施の形態に従うと、図１９の拡大部分に示すように、抵抗変化素子３０９は、上部電極３０９ｃ側に酸素含有率が高いＴａＯy（但し、ｙ＝２．４７）で表される組成を有する導電性の第２の酸素不足型のタンタル酸化物層３０９ｂ−２が配置される構造となっており、下部電極３０９ａに対し上部電極３０９ｃに正電圧を印加で、この界面近傍で酸化現象が進行し高抵抗状態に変化し、逆方向の電圧で還元現象が進行し低抵抗状態に変化すると考えられ、電圧印加方向に対する抵抗変化の状態が一通りに限定できる。
【０２５３】
図２１は、メモリセルの両端に２．２Ｖを印加したとき、抵抗変化素子に印加される電圧を抵抗変化素子の抵抗値との関係で示している。
【０２５４】
印加方向１は図１８において、ビット線ＢＬ０、ＢＬ１、・・・に所定の正電圧を、ソース線ＳＬ０、ＳＬ１・・・に０Ｖを印加したとき、すなわち、下部電極３０９ａに対し上部電極３０９ｃに正の電圧を印加したときの特性である。
【０２５５】
また、印加方向２は図１８において、ビット線ＢＬ０、ＢＬ１、・・・に０Ｖを、ソース線ＳＬ０、ＳＬ１・・・に所定の正電圧を、すなわち、下部電極３０９ａに対し上部電極３０９ｃに負の電圧を印加したとき印加したときの特性を示している。
【０２５６】
例えば、素子抵抗値が１０００Ωの時、印加方向１の場合は、抵抗変化素子には約２．１Ｖが印加できることを示しており、電流値としては、２．１Ｖ÷１０００Ω＝２．１ｍＡが駆動できることを示している。また印加方向２の場合は、抵抗変化素子には約１．２５Ｖが印加できることを示しており、電流値としては、１．２５Ｖ÷１０００Ω＝１．２５ｍＡが駆動できることを示している。
【０２５７】
このことから、ＮＭＯＳトランジスタの基板バイアス効果の影響が少ない印加方向１が、印加方向２の場合に比べ、この場合であれば約１．７倍大きな電流が駆動できることがわかる。
【０２５８】
また、図２０（ａ）で説明のＬＲ化用電源２１２で発生されている電圧Ｖ２は、印加方向２の特性を用いて決めることができる。
【０２５９】
例えば、抵抗変化素子３０９の高抵抗状態における抵抗値が１０ｋΩとすると、メモリセルの両端に２．２Ｖの印加で、抵抗変化素子３０９には約１．５Ｖまで印加できることが分かる（図２１のＣ点）。このときの電流値は１．５Ｖ÷１０ｋΩ＝０．１５ｍＡである。
【０２６０】
抵抗変化素子３０９を低抵抗化させるための低抵抗化電圧ＶLRが例えば−１．１Ｖ（図１０のＢ点）とすると、ＬＲ化用電源２１２にて、電圧Ｖ２を２．２Ｖとし、かつ０．１５ｍＡ以上の電流駆動能力があれば、抵抗変化素子３０９に対し低抵抗化電圧ＶLRを超える電圧が印加できる。
【０２６１】
同様に、図２０（ｂ）で説明のＨＲ化用電源２１３で発生されている電圧Ｖ１の値は、印加方向１の特性を用いて決めることができる。
【０２６２】
例えば、抵抗変化素子３０９の低抵抗状態における抵抗値が１０００Ωとすると、メモリセルの両端に２．２Ｖの印加で、抵抗変化素子３０９には約２．１Ｖまで印加できることが分かる（図２１のＤ点）。このときの電流値は２．１Ｖ÷１０００Ω＝２．１ｍＡである。
【０２６３】
抵抗変化素子３０９を高抵抗化させるための高抵抗化電圧ＶHRが例えば１．２Ｖ（図１０のＡ点）とすると、ＨＲ化用電源２１３にて、電圧Ｖ１を２．２Ｖとし、かつ２．１ｍＡ以上の電流駆動能力があれば、抵抗変化素子３０９に対し高抵抗化電圧ＶHRを超える電圧が印加できる。より好適には、電圧Ｖ１をより低い電圧（例えば１．８Ｖ等）で、一定以上の余裕度をもった電圧値に決定してもよい。
【０２６４】
また、設計段階では上述の様な手法で大体の電圧を設定しておき、製品検査の段階で、電圧Ｖ１や電圧Ｖ２を抵抗変化が安定にできる電圧に動作確認しながら最適電圧に微調整して決定する従来一般的に知られている手法を併用してもよい。
【０２６５】
以上説明したように、本実施の形態の抵抗変化型不揮発性記憶装置では、酸素含有率が高い第２の酸素不足型のタンタル酸化物層を上部電極側に配置し、酸素含有率が低い第１の酸素不足型のタンタル酸化物層を下部電極側に配置してなる抵抗変化素子を用いるので、各メモリセルにおいて、１つの方向の抵抗変化（低抵抗化または高抵抗化）を安定的に生ぜしめる電圧印加方向（駆動極性）が一義的に決まる。
【０２６６】
そして、この下部電極とＮＭＯＳトランジスタのＮ型拡散層領域の１つとを接続してメモリセルを構成するので、より大きな電流が必要な低抵抗から高抵抗への抵抗変化のための電圧印加を、印加方向１に確実に一致させて行うことができ、印加方向２になる場合を想定する必要がなく、最適なトランジスタ寸法でメモリセルを設計することができる。
【０２６７】
このことは、電流駆動能力に余裕があれば、特にＨＲ化電源電圧Ｖ１を、より低電圧化できることでもあり、低電圧化や低消費電力化にも有効である。
【０２６８】
さらには、駆動極性が一義的に決まることで、抵抗変化特性のモードを識別する情報を管理する必要がなく、単純で安価な回路構成にできる。
【０２６９】
［その他の１Ｔ１Ｒ型メモリセルの構成例］
図２２（ａ）〜図２２（ｆ）は、実施の形態で説明した１Ｔ１Ｒ型メモリセルを含め、一般的に知られている抵抗変化素子に用いられている、１Ｔ１Ｒ型メモリセルの回路構成を示す回路図である。
【０２７０】
図２２（ａ）は、実施の形態で説明したＮＭＯＳトランジスタを使用した構成を示す。
【０２７１】
図２２（ｂ）は、図２２（ａ）の構成に対し、ビット線とソース線の接続関係を入れ替えた構成を示す。
【０２７２】
図２２（ｃ）は、図２２（ｂ）の構成に対し、ソース線を、固定された基準電圧を供給する基準電源に接続した構成を示す。この場合、基準電圧に対してビット線電圧を高くするか、低くするかで書き込み状態を制御する。
【０２７３】
図２２（ｄ）は、ＮＭＯＳトランジスタを使用した図２２（ａ）の構成に対し、ＰＭＯＳトランジスタを使用した構成を示す。この場合、ＰＭＯＳトランジスタの基板電圧は、電源電圧ＶＤＤなどの高電位が供給される。また、メモリセルはワード線をロウレベルにすることで選択される点が異なるが、その他の制御方法は図２２（ａ）のＮＭＯＳトランジスタで構成した場合と同じである。
【０２７４】
図２２（ｅ）は、図２２（ｄ）の構成に対し、ビット線とソース線の接続関係を入れ替えた構成を示す。
【０２７５】
図２２（ｆ）は、図２２（ｅ）の構成に対し、ソース線を、固定された基準電圧を供給する基準電源に接続した構成を示す。この場合、基準電圧に対してビット線電圧を高くするか、低くするかで書き込み状態を制御する。
【０２７６】
図２３（ａ）〜図２３（ｆ）は、図２２（ａ）〜図２２（ｆ）の回路を実現するための、抵抗変化素子とトランジスタの本発明に係る接続関係を示す図である。
【０２７７】
ここで、抵抗変化層３０９ｅは抵抗変化層３０９ｂと同じく酸素不足型のタンタル酸化物よりなり、酸素含有率が高い第２の酸素不足型のタンタル酸化物層３０９ｅ−２を下部電極に接して配置し、酸素含有率が低い第１の酸素不足型のタンタル酸化物層３０９ｅ−１を上部電極に接して配置して構成される。
【０２７８】
図２３（ａ）は、図１９に示される構成と同一であるので、説明は省略する。
【０２７９】
図２３（ｂ）は、図２３（ａ）の構成に対し、ビット線とソース線の接続関係を入れ替えて構成され、酸素含有率が高い第２の酸素不足型のタンタル酸化物層３０９ｂ−２を上部電極に接して配置し、酸素含有率が低い第１の酸素不足型のタンタル酸化物層３０９ｂ−１を下部電極に接して配置した構成であり、抵抗変化を起こしやすい界面（つまり、第２の酸素不足型のタンタル酸化物層３０９ｂ−２）に接する上部電極３０９ｃがソース線に接続され、抵抗変化を起こしにくい界面（つまり、第１の酸素不足型のタンタル酸化物層３０９ｂ−１）に接する下部電極３０９ａが、ＮＭＯＳトランジスタを介してビット線に接続される。
【０２８０】
この場合も図２３（ａ）の場合と同様、ソース線とワード線は同方向に配線され、ビット線はこれらに垂直方向に配線される。
【０２８１】
図２３（ｃ）の構成では、抵抗変化を起こしやすい界面に接する上部電極３０９ｃが基準電源に接続され、抵抗変化を起こしにくい界面に接する下部電極３０９ａが、ＮＭＯＳトランジスタを介してビット線に接続される。
【０２８２】
図２３（ｄ）は、図２３（ａ）の場合とは反対に、酸素含有率が高い第２の酸素不足型のタンタル酸化物層３０９ｅ−２を下部電極側に配置し、酸素含有率が低い第１の酸素不足型のタンタル酸化物層３０９ｅ−１を上部電極側に配置した構成であり、抵抗変化を起こしにくい界面（つまり、第１の酸素不足型のタンタル酸化物層３０９ｅ−１）に接する上部電極３０９ｆがビット線に接続され、抵抗変化を起こしやすい界面（つまり、第２の酸素不足型のタンタル酸化物層３０９ｅ−２）に接する下部電極３０９ｄが、ＰＭＯＳトランジスタを介してビット線に接続される。この場合も図２３（ａ）の場合と同様、ソース線とワード線は同方向に配線され、ビット線はこれらに垂直方向に配線される。
【０２８３】
図２３（ｅ）は、図２３（ｄ）の構成に対し、ビット線とソース線の接続関係を入れ替えて構成され、抵抗変化を起こしにくい界面に接する上部電極３０９ｆがソース線に接続され、抵抗変化を起こしやすい界面に接する下部電極３０９ｄが、ＰＭＯＳトランジスタを介してソース線に接続される。
【０２８４】
この場合も図２３（ｄ）の場合と同様、ソース線とワード線は同方向に配線され、ビット線はこれらに垂直方向に配線される。
【０２８５】
図２３（ｆ）は、抵抗変化を起こしにくい界面に接する上部電極３０９ｆが基準電源に接続され、抵抗変化を起こしやすい界面に接する下部電極３０９ｄが、ＰＭＯＳトランジスタを介してビット線に接続される。
【０２８６】
図２４は、ＰＭＯＳトランジスタで構成される図２３（ｄ）の１Ｔ１Ｒ型のメモリセル４００を、不揮発性記憶装置に適用した場合に、図１８におけるＣ部（２ビット分）に対応する断面図、および抵抗変化素子４０９の拡大図である。なお、図１９に示されるメモリセル３００と共通する部分は同じ符号を付し、重複する説明は省略する。
【０２８７】
メモリセル４００は、半導体基板３０１上に、Ｎウェル４１８、第２のＰ型拡散層領域４０２ａ、第１のＰ型拡散層領域４０２ｂ、ゲート絶縁膜３０３ａ、ゲート電極３０３ｂ、第１ビア３０４、第１配線層３０５、第２ビア３０６、第２配線層３０７、第３ビア３０８、抵抗変化素子４０９、第４ビア３１０、第３配線層３１１を順に形成して構成される。
【０２８８】
第４ビア３１０と接続される第３配線層３１１がビット線ＢＬ０に対応し、トランジスタ４１７の第２のＰ型拡散層領域４０２ａに接続された、第１配線層３０５および第２配線層３１１が、この図面に垂直に走るソース線ＳＬ０に対応している。Ｎウェルには、この不揮発性記憶装置２００の電源電圧ＶＤＤが、ＶＤＤ電源線（図示なし）より、一般的に知られている構成で供給されている。
【０２８９】
図２４の拡大部分に示されるように、抵抗変化素子４０９は、第３ビア３０８上に下部電極３０９ｄ、抵抗変化層３０９ｅ、上部電極３０９ｆがサンドイッチ状に形成され、さらには第３配線と接続される第４ビア３１０につながっている。
【０２９０】
ここで、ＰＭＯＳトランジスタで構成した１Ｔ１Ｒ型メモリセル（図２３（ｄ）〜図２３（ｆ））の場合、ＮＭＯＳトランジスタで構成した１Ｔ１Ｒ型メモリセル（図２３（ａ）〜図２３（ｃ））の場合とは逆に、トランジスタ４１７の第１のＰ型拡散層領域４０２ｂと接続される下部電極３０９ｄ側に、抵抗変化を起こしやすい酸素含有率が高い第２の酸素不足型のタンタル酸化物層３０９ｅ−２を配置し、上部電極３０９ｆ側に、抵抗変化を起こしにくい酸素含有率が低い第１の酸素不足型のタンタル酸化物層３０９ｅ−１を配置して構成している。
【０２９１】
これは、基板バイアス効果の影響が少なく、電流駆動能力が大きく取れるトランジスタ４１７の駆動方向は、第２のＰ型拡散層領域４０２ａをソースとし、このＰＭＯＳトランジスタの基板電圧となるＮウェル４１８の電圧（ＶＤＤ）に近くなる、すなわち、下部電極３０９ｄをハイレベルとし、上部電極３０９ｆをロウレベルにする方向である。
【０２９２】
この電圧印加方向に、より大きな電流が必要な低抵抗状態から高抵抗状態の抵抗変化方向を一致させるには、下部電極３０９ｄ側に、酸素含有率が高い第２の酸素不足型のタンタル酸化物層３０９ｅ−２を配置し、反対に上部電極３０９ｆ側に酸素含有率が低い第１の酸素不足型のタンタル酸化物層３０９ｅ−１を配置して構成することであり、上部電極３０９ｆに対し下部電極３０９ｄに正の電圧が印加され、このとき、下部電極３０９ｄの界面近傍で酸化現象が進行し高抵抗状態に変化できる。
【０２９３】
なお、一般的には１Ｔ１Ｒ型メモリセルには、ＮＭＯＳトランジスタが使用される場合が多いが、ＰＭＯＳトランジスタでメモリセルを形成する場合として、次のような場合が考えられる。
【０２９４】
例えば、選択するメモリセルにおいて、より大きなトランジスタの駆動電流を得る目的で、メモリセルのトランジスタの閾値電圧だけを低く設定することがある。この場合、選択メモリセルが属するビット線に接続される、選択メモリセル以外の非選択メモリセルへのリーク電流も増大する。その結果、読み出し特性が低下することが考えられる。
【０２９５】
選択メモリセルの駆動電流を維持したままリーク電流増大を回避する一つの方法として、半導体基板３０１の領域をいくつかのブロックに電気的に分離した構造とし、選択メモリセルが属するブロック以外のトランジスタについてその閾値電圧が高くなるように、そのブロックの基板電圧を変えてそのリーク電流を低減する方法が考えられる。
【０２９６】
一般的に、多くのＣＭＯＳ型半導体装置において、半導体基板３０１にはＰ型シリコン半導体が用いられている。従って、このような構成を実施しようとすると、メモリセルのトランジスタをＮＭＯＳトランジスタで構成する場合、例えばトリプルウェル構造として知られているウェル構造を採用して、基板領域をいくつかのブロックに電気的に分離する必要がある。その場合、新たな製造工程の追加が必要になり、コスト増大につながる。
【０２９７】
これに対し、メモリセルのトランジスタをＰＭＯＳトランジスタで構成する場合、Ｎウェル４１８を所望の単位でレイアウト設計してブロック化すればよいだけなので、製造工程の追加を伴わずブロックごとの分離が実施できる優位点が考えられる。
【０２９８】
また、図１９および図２４の断面図は、それぞれ図２３（ａ）、図２３（ｄ）に対応して示している。
【０２９９】
ＮＭＯＳトランジスタで構成される図２３（ｂ）、図２３（ｃ）に対応する断面図は、図１９の断面図に対して、ソース線、ビット線、基準電源が接続される配線層が変わるだけなので、説明を省略する。
【０３００】
また、ＰＭＯＳトランジスタで構成される図２３（ｅ）、図２３（ｆ）に対応する断面図は、図２４の断面図に対して、ソース線、ビット線、基準電圧が接続される配線層が変わるだけなので、説明を省略する。
【０３０１】
表３は、図２３（ａ）〜図２３（ｆ）に対応するメモリセル構造に関して、その各々について、抵抗素子に低抵抗化書き込みを行う場合と、高抵抗化書き込みを行う場合の、ビット線とソース線の制御方法を示すものである。
【０３０２】
【表３】
2010021134.tif 000005
【０３０３】
各メモリセルにおいて、１つの方向の抵抗変化（低抵抗化または高抵抗化）を安定的に生ぜしめる電圧印加方向（駆動極性）は、表３に従って一義的に決まるので、抵抗変化特性のモードを識別する情報を管理する必要がなく、回路構成が単純化できる。
【０３０４】
なお、本実施の形態において、電極材料としてＰｔを適用したが、他にＩｒ、Ｐｄ、Ａｇ、Ｃｕを適用しても良い。
【０３０５】
なお、本実施の形態では抵抗変化層にタンタル酸化物を用いた抵抗変化素子の例を示したが、抵抗変化層の材料はタンタル酸化物だけに限られない。本実施の形態と同様構造の素子を作製した場合に、ＡモードあるいはＢモードの抵抗変化特性を安定に示す材料であれば、同様に使用可能である。
【０３０６】
例えば、抵抗変化層にハフニウム酸化物を用いた抵抗変化素子、および抵抗変化層にジルコニウム酸化物を用いた抵抗変化素子において、ＡモードあるいはＢモードの抵抗変化特性が安定に発現すると推認できる基礎的なデータが、本願発明者らによって行われた実験から得られている。
【０３０７】
以下では、その実験について説明する。
【０３０８】
［抵抗変化層に酸素不足型のハフニウム酸化物を用いた抵抗変化素子］
抵抗変化層に酸素不足型のハフニウム酸化物を用いた抵抗変化型の不揮発性記憶素子に関する第５の実験について説明する。
【０３０９】
［抵抗変化素子の構成］
図２５は、本実験で用いた抵抗変化素子の一構成例を示した断面図である。
【０３１０】
図２５に示すように、本実験で用いた抵抗変化素子１１００は、基板１１０１と、その基板１１０１上に形成された酸化物層１１０２と、その酸化物層１１０２上に形成された下部電極１１０３と、上部電極１１０８と、下部電極１１０３および上部電極１１０８に挟まれた抵抗変化層１１０７とを備えている。
【０３１１】
ここで、抵抗変化層１１０７は、酸素含有率が低い第２のハフニウム含有層（以下、「第２のハフニウム酸化物層」という）１１０５と、その第２のハフニウム酸化物層１１０５の上下に形成された第２のハフニウム酸化物よりも酸素含有率が高い第１のハフニウム含有層（以下、「第１のハフニウム酸化物層」という）１１０４と第３のハフニウム含有層（以下、「第３のハフニウム酸化物層」という）１１０６とで構成されている。
【０３１２】
下部電極１１０３および上部電極１１０８の材料としては、例えば、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ｎｉ（ニッケル）、Ｗ（タングステン）、Ｃｕ（銅）、Ａｌ（アルミニウム）、Ｔａ（タンタル）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、ＴａＮ（窒化タンタル）およびＴｉＡｌＮ（窒化チタンアルミニウム）などがある。
【０３１３】
なお、基板１１０１としては、シリコン単結晶基板または半導体基板を用いることができるが、これらに限定されるわけではない。抵抗変化層１１０７は比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に抵抗変化層１１０７を形成することができる。
【０３１４】
［抵抗変化素子の製造方法］
次に、図２５を参照しながら、本実験で用いた抵抗変化素子１１００の製造方法について説明する。
【０３１５】
まず、図２５に示したように、単結晶シリコンである基板１１０１上に、厚さ２００ｎｍの酸化物層１１０２を熱酸化法により形成する。そして、下部電極１１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１１０２上に形成する。その後、下部電極１１０３上に、第２のハフニウム酸化物層１１０５を、ハフニウムターゲットを用いたＡｒとＯ2ガス雰囲気中での反応性スパッタリング法で形成する。
【０３１６】
第２のハフニウム酸化物層よりも酸素含有率が高い第１のハフニウム酸化物層１１０４は、第２のハフニウム酸化物層を形成する際に、大気に暴露された下部電極１１０３の表面の影響で形成される。また、第２のハフニウム酸化物層１１０５よりも酸素含有率が高い第３のハフニウム酸化物層１１０６は、第２のハフニウム酸化物層１１０５を形成後、スパッタリング時のＡｒガスとＯ2ガスのプラズマに暴露されることによって形成される。
【０３１７】
これら第１のハフニウム酸化物層１１０４と第２のハフニウム酸化物層１１０５と第３のハフニウム酸化物層１１０６が積層された積層構造により抵抗変化層１１０７が構成される。
【０３１８】
その後、第３のハフニウム酸化物層１１０６上に、上部電極１１０８としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。
【０３１９】
最後に、フォトレジスト工程とドライエッチングによって、素子領域１１０９を形成する。素子領域１１０９は、直径が３μｍの円形である。
【０３２０】
上述した製造方法にしたがって、異なる作製条件で複数の抵抗変化素子を作製した。以下、その詳細について説明する。
【０３２１】
［ハフニウム酸化物層の組成］
まず、本実験における酸素不足型のハフニウム酸化物層の作製条件及び酸素含有率の解析結果について述べる。酸素不足型のハフニウム酸化物層は、ハフニウムターゲットをＡｒ（アルゴン）とＯ2ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで作製した。
【０３２２】
まずスパッタリング装置内に基板を設置し、スパッタリング装置内を３×１０-5Ｐａ程度まで真空引きする。ハフニウムをターゲットとして、パワーを３００Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力を０．９Ｐａ、基板の設定温度を３０℃にし、スパッタリングを行った。ここでは、Ａｒガスに対するＯ2ガスの流量比を２％から４％まで変化させ、５種類のハフニウム酸化物層を形成した。
【０３２３】
まず、組成を調べる事を目的として、基板としてＳｉ上にＳｉＯ2を２００ｎｍ堆積したものを用い、５種類のハフニウム酸化物層を、膜厚が約５０ｎｍになるようにスパッタリング時間を調整して作製した。
【０３２４】
このようにして作製したハフニウム酸化物層の組成をラザフォード後方散乱法（ＲＢＳ法）によって解析した結果を図２６に示す。図２６において、点Ｇ、点Ｈ、点Ｉ、点Ｊ、点Ｋは、異なる５種類のＯ2ガス流量比の下で作製されたハフニウム酸化物のサンプルＧ、サンプルＨ、サンプルＩ、サンプルＪ、サンプルＫの組成を示す。図２６から、酸素流量比を２％から４％に変化させた場合、ハフニウム酸化物層中の酸素含有率は約３７．７ａｔ％（ＨｆＯ0.6）から約６９．４ａｔ％（ＨｆＯ2.3）へと変化していることが分かる。
【０３２５】
なお、本実験では、ハフニウム酸化物層の解析にラザフォード後方散乱法（ＲＢＳ）を利用したが、オージェ電子分光法（ＡＥＳ）、蛍光Ｘ線分析法（ＸＰＳ）、電子線マイクロアナリシス法（ＥＰＭＡ）等の機器分析手法も利用可能である。
【０３２６】
以上の結果より、ハフニウム酸化物層中の酸素含有率を酸素流量比によって制御可能である事と、ハフニウムの化学量論的な酸化物であるＨｆＯ2の酸素含有率６６．７ａｔ％よりも酸素が不足している、酸素不足型のハフニウム酸化物（サンプルＧ〜サンプルＪ）から、酸素が過剰に含有されていると思われるハフニウム酸化物（サンプルＫ）までが形成されている事が明らかとなった。
【０３２７】
［ハフニウム酸化物層の酸素含有率と抵抗変化特性］
サンプルＧ〜サンプルＫと全く同じ条件でハフニウム酸化物を堆積して抵抗変化層１１０７とした上に上部電極１１０８を形成して５種類の抵抗変化素子を作製した。抵抗変化層１１０７の膜厚はすべて３０ｎｍとした。これらの素子を、それぞれ素子Ｇ、Ｈ、Ｉ、Ｊ、Ｋと表記する。
【０３２８】
以上のように作製した不揮発性記憶素子の抵抗変化特性を測定した。
【０３２９】
まず、素子Ｉ（酸素流量比約３．０％、ハフニウム酸化物の酸素含有率約５６．８ａｔ％）に電気的パルスを加えた時の抵抗変化特性を詳細に検討した。
【０３３０】
図２７（ａ）、図２７（ｂ）に電気パルスを繰返し印加したときの素子Ｉの抵抗変化の様子を示す。ここで、図２７（ａ）、図２７（ｂ）の横軸は下部電極１１０３と上部電極１１０８の間に加えた電気的なパルスの数であり、縦軸は抵抗値である。
【０３３１】
まず、図２７（ａ）は、下部電極１１０３と上部電極１１０８の間には、パルス幅が１００ｎｓｅｃで、下部電極１１０３を基準として上部電極１１０８に＋１．５Ｖと−１．２Ｖの電圧を有する電気的パルスを交互に印加した時の抵抗の測定結果である。この場合、＋１．５Ｖの電圧の電気パルスを印加する事で抵抗値は５００〜７００Ω程度となり、−１．２Ｖの電圧の電気パルスを印加した場合は、１４０Ω程度と変化していた。すなわち、上部電極１１０８に下部電極１１０３よりも高い電圧の電気パルスを加えた時に高抵抗化する、Ｂモードの抵抗変化を示した。
【０３３２】
また、詳細は省略するが、追加的な実験から、Ｂモードの抵抗変化は上部電極１１０８の近傍で生じていることを推認する結果が得られている。
【０３３３】
次に、印加する電圧のバランスを変化させ、負の電圧を大きくした場合の結果が図２７（ｂ）である。この場合、下部電極１１０３を基準として上部電極１１０８に−１．５Ｖと＋１．２Ｖの電圧の電気的パルスを印加した。すると、−１．５Ｖの電気パルスを印加した時に、高抵抗化し、抵抗値は９００〜１２００Ω程度となり、＋１．２Ｖの電気パルスを印加した時に低抵抗化して、抵抗値は１５０Ω程度となっている。すなわち、上部電極１１０８に下部電極１１０３よりも高い電圧の電気パルスを加えた時に低抵抗化する、Ａモードの抵抗変化を示した。
【０３３４】
また、詳細は省略するが、追加的な実験から、Ａモードの抵抗変化は下部電極１１０３の近傍で生じていることを推認する結果が得られている。
【０３３５】
さらに、どの程度の酸素含有率を有する酸素不足型のハフニウム酸化物を抵抗変化層に持つ素子が抵抗変化を示すのかを確かめるために、他の素子についても素子Ｉと同様の実験を行った。
【０３３６】
その結果、素子Ｉの他に、素子Ｈ（酸素流量比約２．７％、ハフニウム酸化物の酸素含有率約４６．６ａｔ％）、素子Ｊ（酸素流量比約３．３％、ハフニウム酸化物の酸素含有率約６２ａｔ％）で、高抵抗値が低抵抗値の４倍以上となる良好な抵抗変化が見られた。
【０３３７】
以上のことから、バイポーラ型で高速な抵抗変化を示すのは、酸素流量比が２．６％から３．３％で作製した酸素含有率が４６．６〜６２ａｔ％の組成範囲、即ち抵抗変化層をＨｆＯxと表記した場合におけるｘの範囲が０．９≦ｘ≦１．６の範囲がより適切な抵抗変化層の範囲であると言える（酸素含有率＝４６．６ａｔ％がｘ＝０．９に、酸素含有率＝６２ａｔ％がｘ＝１．６にそれぞれ対応）。
【０３３８】
なお、素子Ｇの酸素流量比が２．０％のハフニウム酸化物層中の酸素含有率が約３７．７ａｔ％（ＨｆＯ0.6）の抵抗変化素子は初期抵抗が小さく、フォーミングすることができず、抵抗変化を示さなかった。また、素子Ｋの酸素流量比が４．２％のハフニウム酸化物層中の酸素含有率が約６９．４ａｔ％（ＨｆＯ2.3）の不揮発性素子は初期抵抗が非常に高く、５Ｖの直流電圧を印加してもソフトブレークダウンさせることができず、抵抗変化を示さなかった。
【０３３９】
［抵抗変化層の解析］
ＡモードおよびＢモードの抵抗変化がそれぞれ上下いずれかの電極近傍で生じていると考えられることから、さらに酸素不足型のハフニウム酸化物層の上下の電極近傍の詳細な構造解析を行った。
【０３４０】
抵抗変化素子１１００における抵抗変化層１１０７の構造を解析するため、酸素含有率が５６．８％で膜厚が５０ｎｍのサンプルＩのハフニウム酸化物層を形成して分析を行った。なお、分析を行うには、ある程度大きな酸素不足型のハフニウム酸化物を堆積した領域が必要であるので、単結晶シリコン基板上に厚さ２００ｎｍの酸化物層が形成された素子パターンのない基板上に酸素不足型のハフニウム酸化物を堆積したような分析用の試料を別途用意した。
【０３４１】
本実験でも、前述したＸ線反射率法を用いて、Ｘ線を試料の表面に対して浅い角度で入射させ、反射されたＸ線の強度を測定した。そして得られたスペクトルに対して適切な構造モデルを仮定してフィッティングを行い、分析用試料における抵抗変化層の膜厚および屈折率を評価する。このとき、フィッティングのパラメータとしては、酸素不足型のハフニウム酸化物の積層構造、各層の膜厚及びδ（＝１−屈折率）である。
【０３４２】
図２８（ａ）および図２８（ｂ）にその測定結果を示す。この図における横軸はＸ線の入射角度を、縦軸はＸ線の反射率をそれぞれ示している。ここではＸ線のサンプル表面との角度θとディテクタ角度（サンプル面に対し角度θ）を連動して変化させ、サンプル表面でのＸ線の反射率の推移を測定した。入射したＸ線の延長線からディテクタまでの角度が２θとなる。
【０３４３】
図２８（ａ）は、実際に分析用試料のＸ線反射率を測定した際に得られたパターン（破線）と、基板上に単層の酸素不足型のハフニウム酸化物層が存在していることを仮定してフィッティングを行った結果（実線）とを示しており、図２８（ｂ）は、同じく測定した際に得られた反射率パターン（破線）と、基板上に３層の酸素不足型のハフニウム酸化物層が存在していることを仮定してフィッティングした結果（実線）とを示している。
【０３４４】
図２８（ａ）を見ると、測定値とフィッティング結果とは概ね一致しているものの、細かな点で相違が見受けられる。他方、図２８（ｂ）を見ると、実測の反射率パターンとフィッティングによって得られた反射率パターンとは、両者の識別が不可能な程、良好に一致している。
【０３４５】
以上の結果から、酸素不足型のハフニウム酸化物層は、下部電極側に近い第１の酸素不足型のハフニウム酸化物層１１０４と、中央の第２の酸素不足型のハフニウム酸化物層１１０５と、上部電極側に近い第３の酸素不足型のハフニウム酸化物層１１０６の３層から構成されていると考えられる。
【０３４６】
この３層の積層構造を仮定してフィッティングしたときの解析結果では、第１の酸素不足型のハフニウム酸化物層の膜厚は３．９ｎｍで、δは２４．２×１０-6であり、第２の酸素不足型のハフニウム酸化物層の膜厚は４５．５ｎｍで、δは２６．０×１０-6であり、第３の酸素不足型のハフニウム酸化物層の膜厚は３．３ｎｍで、δは２４．２×１０-6であるという値が得られた。
【０３４７】
これらのδの値から正確な組成を導出するのは難しいが、金属ハフニウムのδは３１．２×１０-6、化学量論的な組成のＨｆＯ2のδは２４．２×１０-6である事等から、およその推測はできる。すなわち、第２の酸素不足型のハフニウム酸化物層のδは金属ハフニウムとＨｆＯ2のδの中間的な値になっている事から当初の設定通り、非化学量論的な組成を有するハフニウム酸化物になっていると考えられる。
【０３４８】
また、第１および第３の酸素不足型のハフニウム酸化物層はδの値からＨｆＯ1.94程度と予想され、化学量論的組成を有するＨｆＯ2（酸素含有率６６．７％）に極めて近いハフニウム酸化物であると推測される。
【０３４９】
以下、Ｘ線反射率法の解析手順について説明する。
【０３５０】
まず、後の計算の容易のため、抵抗変化層を２層構造であると仮定し、フィッティングを行う。すなわち、上部電極近傍に高酸素含有層が存在し、それ以外の層を低酸素含有層として仮定した上で、高酸素含有層、低酸素含有層のδと膜厚をフィッティングにより求める（計算過程１）。なお、フィッティングは最小二乗法により行う。
【０３５１】
この計算過程１により、電極近傍に存在する高酸素含有層の膜厚、δの大まかな値を得る。
【０３５２】
以降の計算では、抵抗変化層を３層構造であるとして仮定した上で計算する。
【０３５３】
計算過程１で求めた、高酸素含有層のδ、膜厚の値を第１層目の抵抗変化膜のδ、膜厚の初期値とし、第１層目の抵抗変化膜のδと第３層目の抵抗変化膜のδの値が等しいという条件の下で、改めて第１層目、第２層目、第３層目の抵抗変化膜のδや膜厚をフィッティングにより求める（計算過程２）。この過程により、第１、第２、第３層目の抵抗変化膜におけるδや膜厚をフィッティングにより求めた。
【０３５４】
一般に、Ｘ線反射率法を用いた場合、３層構造における表面から一番奥深くにある層を測定することは容易ではない。今回抵抗変化膜の層構造を計算するにあたり、精度の高い第３層目の抵抗変化層のデータを第１層のデータとして用いて計算した理由は、素子ＩにおいてＢモード、Ａモード共に抵抗変化現象が発現したため、第１電極近傍にも第３層と同様の高酸素含有層ができていると推測したためである。
【０３５５】
同様にしてＸ反射率法により測定した、サンプルＧ〜サンプルＫまでの結果は表４のようになった。
【０３５６】
【表４】
2010021134.tif 000006
【０３５７】
良好に動作した素子Ｈ、素子Ｉ、素子Ｊとそれぞれ同じ条件で作製されたサンプルＨ、サンプルＩ、サンプルＪの測定結果から、第１層又は第３層の好適な膜厚は３ｎｍ以上４ｎｍ以下であると言える。第１層又は第３層の好適なｙの値は１．８＜ｙ＜２であると言える。
【０３５８】
なお、第１のハフニウム酸化物層、第３のハフニウム酸化物層の形成方法としては、スパッタリングまたは化学気相堆積法を使って堆積して形成することも可能である。例えばスパッタリング法の場合、まず、堆積時の酸素ガス流量比が高い条件でスパッタリングを行って高酸素含有率で高抵抗なハフニウム酸化物を形成可能である。例えば、上述の抵抗変化素子１１００の製造方法で説明したスパッタリングの条件の場合、酸素ガス流量比を４％程度以上にすることで形成可能である。
【０３５９】
［抵抗変化現象のメカニズム］
以下では、第５の実験で観察された抵抗変化現象のメカニズムについて考察し、さらに、考察するメカニズムに基づいて、ＡモードおよびＢモードのいずれか一方による抵抗変化現象を一義的に発現できる抵抗変化素子の構成を検討する。
【０３６０】
まず、第１のハフニウム酸化物層１１０４および第３のハフニウム酸化物層１１０６の果たしている役割についてであるが、抵抗変化現象のメカニズム自体が明らかになっていない現状では、明確には分からない。
【０３６１】
但し、本実験において、抵抗変化型の不揮発性素子の抵抗変化が、電極とハフニウム酸化物層の界面の酸素原子の移動によって起こっていると考えれば、第１のハフニウム酸化物層１１０４および第３のハフニウム酸化物層１１０６は界面近傍に電圧を有効に印加する役割を果している可能性が考えられる。つまり、抵抗変化現象は、下部電極１１０３と第１のハフニウム酸化物層１１０４と界面付近、および上部電極１１０８と第３のハフニウム酸化物層１１０６と界面付近に、電界によって酸素原子が集まったり拡散したりして、発現していると考えられる。
【０３６２】
具体的に、上部電極１１０８に正の電圧を印加すれば負に帯電している酸素原子が上部電極１１０８側に集まり、高抵抗層を形成して、素子は高抵抗化する。逆に負の電圧を印加すれば、酸素原子がハフニウム酸化物層内に拡散して素子の抵抗が下がる。
【０３６３】
このとき、上部電極１１０８と接して高抵抗層である第３のハフニウム酸化物層１１０６が存在するために、この部分に大きな電圧がかかって、酸素がハフニウム酸化物層１１０６に注入され、ますます酸素含有率が高くなって、絶縁物として知られている化学量論的組成を有するＨｆＯ2に近づく。つまり、第３のハフニウム酸化物層１１０６が抵抗変化に関与する。
【０３６４】
酸素原子の集散は、下部電極１１０３側で生じることも可能である。その場合、下部電極１１０３と接して設けられる高抵抗層である第１のハフニウム酸化物層１１０４が、抵抗変化に関与する。
【０３６５】
上記のようなメカニズムにおいて、第３のハフニウム酸化物層１１０６の関与が優勢となる場合に、第３のハフニウム酸化物層１１０６に接している上部電極１１０８に、下部電極１１０３よりも高い電圧を有する電気的パルスを印加した時に高抵抗化し、逆に負の電圧を印加した時に低抵抗化する、Ｂモードでの抵抗変化が起こると考えられる。
【０３６６】
この逆に、第１のハフニウム酸化物層１１０４の関与が優勢となる場合に、第１のハフニウム酸化物層１１０４に接している下部電極１１０３に、上部電極１１０８よりも高い電圧を有する電気的パルスを印加した時に高抵抗化し、逆に負の電圧を印加した時に低抵抗化する、Ａモードでの抵抗変化が起こると考えられる。
【０３６７】
なお、第１のハフニウム酸化物層１１０４、および第３のハフニウム酸化物層１１０６の酸素含有率が低い素子Ｇが抵抗変化を示さなかったという実験の結果から、高抵抗層である第１のハフニウム酸化物層１１０４、および第３のハフニウム酸化物層１１０６が存在しなければ、電圧は、ハフニウム酸化物層１１０５に均等にかかり、電極近傍に絶縁物に近い高抵抗層は形成されにくい。その結果、抵抗変化現象は起こりにくくなると考えられる。
【０３６８】
また、電極近傍のハフニウム酸化物層は抵抗変化層の中で電極近傍に局所的に大きな電圧をかける役割を担っていることを考慮すると、酸素の供給層である第２のハフニウム酸化物層よりも抵抗が大きいことが不可欠であると考えられる。したがって、第１または第３のハフニウム酸化物層はＨｆＯyと表現した時に、ｘ＜ｙ＜２の範囲にあればよいものと考えられる。また第１または第３のハフニウム酸化物層の膜厚に関しても同様に局所的に大きな電圧をかける役割を果たすのに適した範囲であればよいと考えられる。
【０３６９】
なお、製造の容易性の観点から考えると、第１または第３のハフニウム酸化物層は１ｎｍ以上の範囲が実施するのに適している。また、今後の微細化による素子抵抗増加の観点から考えると５ｎｍ以下の範囲が実施するのに適していると考えられる。
【０３７０】
［抵抗変化層にハフニウム酸化物を用いた抵抗変化素子の好適な構成］
上記のようなメカニズムによれば、抵抗変化層の第１のハフニウム酸化物層１１０４および第３のハフニウム酸化物層１１０６を、いずれか一方のみ設けることで、ＡモードまたはＢモードの抵抗変化を一義的に発現する抵抗変化素子が得られると考えられる。
【０３７１】
この考え方は、タンタル酸化物を含む抵抗変化層を使用した抵抗変化素子に関する第１の実験〜第４の実験において、酸素含有率が高いタンタル酸化物層を上下電極のいずれか一方のみに接して設けた抵抗変化素子がＡモードまたはＢモードの抵抗変化を一義的に発現したことからも支持される。
【０３７２】
図２９（ａ）および図２９（ｂ）は、そのような抵抗変化素子の構成を示す断面図である。なお、図２９（ａ）および図２９（ｂ）においては、基板および酸化物層を便宜上省略している。
【０３７３】
図２９（ａ）に示す抵抗変化素子１１００Ａでは、酸素含有率が高いハフニウム酸化物層１１０４は、下部電極１１０３の上のみに堆積される。抵抗変化層１１０７Ａは、ハフニウム酸化物層１１０４とハフニウム酸化物層１１０５とがこの順に積層されて構成される。
【０３７４】
このように構成された抵抗変化素子１１００Ａでは、下部電極１１０３に接するハフニウム酸化物層１１０４が抵抗変化に関与し、Ａモードの抵抗変化を起こすと考えられる。
【０３７５】
また、図２９（ｂ）に示す抵抗変化素子１１００Ｂでは、ハフニウム酸化物層１１０５、酸素含有率が高いハフニウム酸化物層１１０６、上部電極１１０８が、この順に設けられる。抵抗変化層１１０７Ｂは、ハフニウム酸化物層１１０５とハフニウム酸化物層１１０６とがこの順に積層されて構成される。
【０３７６】
このように構成された抵抗変化素子１１００Ｂでは、上部電極１１０８に接するハフニウム酸化物層１１０６が抵抗変化に関与し、Ｂモードの抵抗変化を起こすと考えられる。
【０３７７】
これらの抵抗変化素子１１００Ａおよび抵抗変化素子１１００Ｂを用いて構成した抵抗変化型不揮発性記憶装置も本発明に含まれる。このような抵抗変化型不揮発性記憶装置によっても、実施の形態で説明した抵抗変化型不揮発性記憶装置と同様の効果を得ることができる。
【０３７８】
［抵抗変化層に酸素不足型のジルコニウム酸化物を用いた抵抗変化素子］
次に、抵抗変化層に酸素不足型のジルコニウム酸化物を用いた抵抗変化型の不揮発性記憶素子に関する第６の実験について説明する。
【０３７９】
［抵抗変化素子の構成］
図３０（ｃ）は、本実験で用いた抵抗変化素子の一構成例を示した断面図である。
【０３８０】
図３０（ｃ）に示すように、本実験で用いた抵抗変化素子２１００は、基板２１０１と、その基板２１０１上に形成された酸化物層２１０２と、その酸化物層２１０２上に形成された下部電極２１０３と、上部電極２１０７と、下部電極２１０３および上部電極２１０７に挟まれた抵抗変化層２１０６とを備えている。ここで、抵抗変化層２１０６は、酸素含有率が低い第１のジルコニウム酸化物層（以下、「第１のジルコニウム酸化物層」という）２１０４と、その第１のジルコニウム酸化物層２１０４上に形成された酸素含有率が高い第２のジルコニウム酸化物層（以下、「第２のジルコニウム酸化物層」という）２１０５とで構成されている。
【０３８１】
下部電極２１０３および上部電極２１０７の材料としては、例えば、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ｎｉ（ニッケル）、Ｗ（タングステン）、Ｃｕ（銅）、Ａｌ（アルミニウム）、Ｔａ（タンタル）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、ＴａＮ（窒化タンタル）およびＴｉＡｌＮ（窒化チタンアルミニウム）などがある。
【０３８２】
なお、基板２１０１としては、シリコン単結晶基板または半導体基板を用いることができるが、これらに限定されるわけではない。抵抗変化層２１０６は比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に抵抗変化層２１０６を形成することができる。
【０３８３】
［抵抗変化素子の製造方法］
次に、図３０（ａ）〜図３０（ｃ）を参照しながら、本実験で用いた抵抗変化素子２１００の製造方法について説明する。
【０３８４】
まず、図３０（ａ）に示したように、単結晶シリコンである基板２１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成する。そして、下部電極２１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層２１０２上に形成する。その後、下部電極２１０３上に、第１のジルコニウム酸化物層２１０４を、ジルコニウムターゲットを用いた反応性スパッタリング法で形成する。
【０３８５】
次に、図３０（ｂ）のように、第１のジルコニウム酸化物層２１０４の最表面を酸化してその表面を改質する。これにより、第１のジルコニウム酸化物層２１０４の表面に、当該第１のジルコニウム酸化物層２１０４よりも酸素含有率の高い第２のジルコニウム酸化物層２１０５が形成される。これら第１のジルコニウム酸化物層２１０４と第２のジルコニウム酸化物層２１０５とが積層された積層構造により抵抗変化層２１０６が構成される。
【０３８６】
その後、第２のジルコニウム酸化物層２１０５上に、上部電極２１０７としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。最後に、フォトレジスト工程によって、フォトレジストによるパターン２１０８を形成し、ドライエッチングによって、素子領域２１０９を形成する。
【０３８７】
上述した製造方法にしたがって、異なる作製条件で３種類の抵抗変化素子を作製した。以下、その詳細について説明する。
【０３８８】
まず、上述したようにして、基板２１０１、酸化物層２１０２及び、Ｐｔからなる下部電極２１０３の積層構造を形成した。その後、下部電極２１０３上に、第１のジルコニウム酸化物層２１０４を、ジルコニウムターゲットをアルゴンガスと酸素ガス中でスパッタリングするいわゆる反応性スパッタリングで形成した（図３０（ａ））。
【０３８９】
このときの成膜条件は、スパッタリングを開始する前のスパッタリング装置内の真空度（背圧）が２×１０-5Ｐａ程度であり、スパッタ時のパワーは３００Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力は０．９３Ｐａ、酸素ガスの流量比は２．０％、２．７％、３．３％、基板の設定温度は２５℃、成膜時間は約４分とした。
【０３９０】
これにより、各酸素ガスの流量比に対応して、それぞれ酸素含有率が約４８％、約５９％、約６７％、すなわち、ＺｒＯxにおいてｘ＝０．９、１．４、２．０と表すことができる第１のジルコニウム酸化物層２１０４が約３０ｎｍから４０ｎｍ堆積された。
【０３９１】
抵抗変化素子の製造時には、さらに、第１のジルコニウム酸化物層２１０４及び第２のジルコニウム酸化物層２１０５の形成と、上部電極２１０７の形成とは、スパッタリング装置内で連続的に行った。すなわち、第１のジルコニウム酸化物層２１０４を堆積した後、ガス圧力の条件およびパワー等のスパッタリングの条件はそのままにして、ジルコニウムターゲットとそれに対向して設置されている基板２１０１との間にシャッターを挿入し、その状態を１０〜３０秒程度保持した。
【０３９２】
これにより、第１のジルコニウム酸化物層２１０４の最表面が酸素プラズマによって酸化された。その結果、第１のジルコニウム酸化物層２１０４の表面に、当該第１のジルコニウム酸化物層２１０４よりも酸素含有率の高い第２のジルコニウム酸化物層２１０５が形成された。
【０３９３】
その後、上述したようにして、第２のジルコニウム酸化物層２１０５上に、Ｐｔから成る上部電極２１０７を形成した（図３０（ｂ））。
【０３９４】
その後、フォトレジスト工程によって、素子領域２１０９を形成した（図３０（ｃ））。
【０３９５】
これにより、作製条件が異なる３種類の抵抗変化素子を作製した。これらの抵抗変化素子を、素子Ｌ、素子Ｍ、素子Ｎと表記する。なお、素子Ｌ、素子Ｍ、素子Ｎにおいて、素子領域２１０９は、直径が３μｍの円形パターンとした。
【０３９６】
［抵抗変化層の解析］
本実験における抵抗変化層２１０６の構造を解析するため、単結晶シリコン基板上に厚さ２００ｎｍの酸化物層が形成された基板上に、素子Ｌ、素子Ｍ、素子Ｎと全く同じ条件で、ジルコニウム酸化物を堆積して、酸素プラズマの照射処理まで行ったサンプルをそれぞれ用意した。これらのサンプルを、それぞれサンプルＬ、サンプルＭ、サンプルＮと表記する。
【０３９７】
それぞれのサンプルの酸素ガス流量比と、後述の分析結果をまとめた結果を表５に示す。なお、サンプルＬ〜サンプルＮの上には、上部電極２１０７に相当するＰｔは堆積されていないため、抵抗変化層２１０６が露出された状態となっている。
【０３９８】
【表５】
2010021134.tif 000007
【０３９９】
本実験においても、前述したＸ線反射率法を用いて、Ｘ線を各サンプルの表面に対して浅い角度で入射させ、反射されたＸ線の強度を測定した。そして得られたスペクトルに対して適切な構造モデルを仮定してフィッティングを行い、サンプルＬ〜サンプルＮにおける抵抗変化層の膜厚および屈折率を評価する。このとき、フィッティングのパラメータとしては、抵抗変化層の積層構造、各層の膜厚及びδ（＝１−屈折率）である。
【０４００】
図３１（ａ）、図３１（ｂ）及び、図３２には、一例として、サンプルＭおよびサンプルＮのＸ線反射率測定パターンを示している。ここではＸ線のサンプル表面との角度θとディテクタ角度（サンプル面に対し角度θ）を連動して変化させ、サンプル表面でのＸ線の反射率の推移を測定した。入射したＸ線の延長線からディテクタまでの角度が２θとなる。なお、図３１（ａ）、図３１（ｂ）及び、図３２における横軸はＸ線の入射角度θを、縦軸はＸ線の反射率をそれぞれ示している。
【０４０１】
また、図３１（ａ）は、実際にサンプルＭのＸ線反射率を測定した際に得られたパターン（破線）と、基板上に単層のジルコニウム酸化物層が存在していることを仮定してフィッティングを行った結果（実線）、図３１（ｂ）は、同じく測定した際に得られた反射率パターン（破線）と、基板上に２層のジルコニウム酸化物層が存在していることを仮定してフィッティングした結果（実線）とを示しており、図３２は実際にサンプルＮのＸ線反射率を測定した際に得られたパターン（破線）と、基板上に単層のジルコニウム酸化物層が存在していることを仮定してフィッティングを行った結果（実線）を示している。
【０４０２】
図３１（ａ）を見ると、測定値とフィッティング結果とは概ね一致しているものの、細かな点で相違が見受けられる。他方、図３１（ｂ）を見ると、実測の反射率パターンとフィッティングによって得られた反射率パターンとは、両者の識別が不可能な程、良好に一致している。以上の結果から、サンプルＭは、第１及び第２のジルコニウム酸化物層の２層の異なるジルコニウム酸化物層から構成されていると考えられる。
【０４０３】
この２層の積層構造を仮定してフィッティングしたときのサンプルＭの解析結果では、表５に示すように、第１のジルコニウム酸化物層の膜厚は３８．５ｎｍで、δは１７．２×１０-6であり、第２のジルコニウム酸化物層の膜厚は約３．９ｎｍで、δは１６．５×１０-6であるという値が得られた。
【０４０４】
一般にδの値は、膜の密度から理論的に計算することができ、密度６．７９８ｇ／ｃｍ3の金属ジルコニウムのδは１９．０×１０-6、密度５．８１７ｇ／ｃｍ3のＺｒＯ2のδは１６．９×１０-6となる。これらの値と今回得られた値とを比較すると、第１のジルコニウム酸化物層は、ＺｒＯ1.42程度のジルコニウム酸化物となり、化学量論的組成からは明らかにずれた、酸素が不足した酸化物であると考えられる。また、第２のジルコニウム酸化物層はδの値から組成比を求めると、ＺｒＯ1.97であり、ＺｒＯ2に近い酸化物である。しかしながら、化学量論的組成からはずれた酸素不足型の酸化物であると考えられる。
【０４０５】
表５に示すように、サンプルＬの場合もほぼ同等の結果が得られている。すなわち、第１のジルコニウム酸化物層をＺｒＯxと表現した時、約３３．５ｎｍの膜厚で、ｘはほぼ０．９３程度であり、第２のジルコニウム酸化物層をＺｒＯyと表現した時、膜厚は５．０ｎｍ程度であって、ｙは約１．７９となっている。
【０４０６】
一方、図３２に示しているサンプルＮの解析結果を見ると、基板上に単層のジルコニウム酸化物層が存在していることを仮定してフィッティングを行った結果において、実測の反射率パターンと良好に一致している。すなわち、比較例１においては、２層の積層構造にはなっておらず第２のジルコニウム酸化物層は存在していないと考えられる。
【０４０７】
このとき表５に示すように、単層のジルコニウム酸化物層をＺｒＯxと表現した時、約４１．９ｎｍの膜厚で、ｘは約２．０という化学量論的組成比が得られた。
【０４０８】
素子ＬとサンプルＬ、および素子ＭとサンプルＭとでは、それぞれ全く同一の条件でスパッタリングし、酸素プラズマ照射処理を行っているので、素子Ｌおよび素子Ｍにおいても、サンプルＬ及びサンプルＭと同様に、第１のジルコニウム酸化物層２１０４と上部電極２１０７との間には第２のジルコニウム酸化物層２１０５が存在していると考えられる。
【０４０９】
したがって、素子Ｍでは、サンプルＭと同様の膜厚３．９ｎｍ、組成比ｙ＝１．９７の第２のジルコニウム酸化物層２１０５が形成されているといえる。
【０４１０】
なお、本実験では、第２のジルコニウム酸化物層の分析にＸ線反射率測定法を用いたが、オージェ電子分光分析法（ＡＥＳ）、蛍光Ｘ線分析法（ＸＰＳ）及び電子線マイクロアナリシス法（ＥＰＭＡ：検出の方式によってはＷＤＳ、ＥＤＳ、ＥＤＸとも呼ばれる）等の機器分析手法も利用可能である。
【０４１１】
［抵抗変化特性］
次に、本実験において実際に作製した第１のジルコニウム酸化物層２１０４及び第２のジルコニウム酸化物層２１０５の２層の積層構造を有する代表例としての素子Ｍに対して電気的パルスを印加して抵抗変化を起こさせたときの特性、および第２のジルコニウム酸化物層２１０５の存在が認められない素子Ｎに対して電気的パルスを印加したときの特性について説明する。
【０４１２】
図３３（ａ）、図３３（ｂ）は、本実験における抵抗変化素子が備える抵抗変化層の抵抗値と印加した電気的パルスとの関係を示す図であり、それぞれ素子Ｍおよび素子Ｎに関する結果を示している。ここでは、下部電極２１０３と上部電極２１０７との間に、パルス幅が１００ｎｓｅｃで、正負２種類の電気的パルスを交互に繰り返し印加した場合の抵抗変化層２１０６の抵抗値を測定した。
【０４１３】
まず、酸素ガス流量比２．７％のとき得られた素子Ｍの抵抗変化特性を示す図３３（ａ）を見ると、初期抵抗測定直後の試料に正電圧＋２．３Ｖの電気的パルスを加えると、抵抗値が約５００ｋΩから約３ｋΩに低下しているのが分かる。これはフォーミング工程と呼ばれるものであり、初期抵抗が約５００ｋΩと非常に高いため、抵抗変化範囲である１１０Ωから３ｋΩに近い値になるよう抵抗値を調節する必要がある。また、フォーミング工程が正電圧＋２．３Ｖのパルスを１回だけ加えるだけという、従来と比べて低電圧かつ簡略に行うことができる。
【０４１４】
その後、負電圧−１．０Ｖの電気的パルスで抵抗値が約１１０Ωに減少し、正電圧＋１．７Ｖの電気的パルスで抵抗値が約３ｋΩに増加するという、前述のＢモードによる抵抗変化を示しており、その後、１１０Ωと３ｋΩの間で、非常に安定した可逆的抵抗変化が起こっていることを確認することができる。
【０４１５】
一方、酸素ガス流量比３．３％のとき得られた素子Ｎの抵抗変化特性を示す図３３（ｂ）を見ると、初期抵抗が６．８ＭΩと非常に高く、パルス幅１００ｎｓｅｃで正電圧を＋０．１Ｖから＋１０．０Ｖまで、あるいは負電圧を−０．１Ｖから−１０．０Ｖまで徐々に変化させて電気パルスを印加しても抵抗変化を示すことはなかった。さらに正電圧＋１０．０Ｖ、負電圧−１０．０Ｖを交互に数回繰り返し印加した場合には、抵抗値は約３０Ωまで減少するがその後抵抗変化は全く見られない。
【０４１６】
これらの結果から、第２のジルコニウム酸化物層２１０５が存在している場合においてのみ、可逆的な抵抗変化を確認することができることがわかった。しかしながら、酸素含有率が高い第２のジルコニウム酸化物層２１０５が存在しない場合では、例えば１００ｎｓのパルスでは抵抗変化現象が観測されない。すなわち、高速な抵抗変化を発現させるには、第２のジルコニウム酸化物の存在が不可欠であると考えられる。そして、この第２のジルコニウム酸化物は、ＺｒＯyと表現した時に、ｘ＜ｙ＜２の範囲であれば良い。さらに好適なｙの値は１．９＜ｙ＜２であると言える。
【０４１７】
なお、製造の容易性の観点から考えると、第２のジルコニウム酸化物層は１ｎｍ以上の範囲が実施するのに適している。また、今後の微細化による素子抵抗増加の観点から考えると５ｎｍ以下の範囲が実施するのに適していると考えられる。
【０４１８】
［抵抗変化層にハフニウム酸化物を用いた抵抗変化素子の好適な構成］
これらの結果は、ハフニウム酸化物からなる抵抗変化層を用いた抵抗変化素子に関する第５の実験の結果と全く同様の傾向を示しており、ジルコニウム酸化物からなる抵抗変化層を用いた抵抗変化素子においても、第５の実験で考察したメカニズムと同様のメカニズムによる抵抗変化が生じていると考えられる。
【０４１９】
この考え方は、素子Ｍが、僅かなフォーミング工程の後にＢモードの抵抗変化を安定して発現したことからも支持される。つまり、素子Ｍでは、上部電極２１０７に接して設けられた酸素含有率が高いジルコニウム酸化物層２１０５が抵抗変化に関与することで、Ｂモードの抵抗変化が起きたと考えられる。
【０４２０】
このことから、酸素含有率が高いジルコニウム酸化物層２１０５を下部電極２１０３に接して設けることで、Ａモードの抵抗変化を発現する抵抗変化素子が得られると考えられる。
【０４２１】
図３４は、そのような抵抗変化素子の変形例の構成を示す断面図である。なお、図３４においては、基板および酸化物層を便宜上省略している。
【０４２２】
図３４に示す抵抗変化素子２１００Ａでは、下部電極２１０３の上に、酸素含有率が高いジルコニウム酸化物層２１０５、ジルコニウム酸化物層２１０４、上部電極２１０７が、この順に設けられる。抵抗変化層２１０６Ａは、ジルコニウム酸化物層２１０５、ジルコニウム酸化物層２１０４がこの順に積層されて構成される。
【０４２３】
このように構成された抵抗変化素子２１００Ａでは、下部電極２１０３に接するジルコニウム酸化物層２１０４が抵抗変化に関与し、Ａモードの抵抗変化を起こすと考えられる。
【０４２４】
上記説明した抵抗変化素子２１００および抵抗変化素子２１００Ａを用いて構成した抵抗変化型不揮発性記憶装置も本発明に含まれる。このような抵抗変化型不揮発性記憶装置によっても、実施の形態で説明した抵抗変化型不揮発性記憶装置と同様の効果を得ることができる。
【０４２５】
以上、本発明の抵抗変化型不揮発性記憶装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものも本発明の範囲内に含まれる。
【０４２６】
［不揮発性記憶装置に用いる抵抗変化素子の変形例］
例えば、実施の形態では、一例として、上部電極および下部電極をＰｔで作製した抵抗変化素子を用いた不揮発性記憶装置について説明したが、上部電極および下部電極を異種材料で作製した抵抗変化素子を用いてもよい。
【０４２７】
本願発明者らが行った他の実験から、均一な酸素含有率を持つ遷移金属酸化物からなる抵抗変化層を、前記遷移金属と比べて標準電極電位が高い材料からなる第２電極、および前記第２電極と比べて標準電極電位が低い材料からなる第１電極で挟んで構成した抵抗変化素子もまた、抵抗変化特性のモードを一義的に発現することが分かっている。
【０４２８】
詳細は省略するが、一例として、上部電極を前記第２電極の一例であるＰｔ、下部電極を前記第１電極の一例であるＷ（タングステン）で作製した抵抗変化素子において、前述したＢモードの抵抗変化が発現するという実験結果が得られている。ここで、ＰｔはＷと比べると標準電極電位が高く、酸化されにくい材料である。
【０４２９】
この場合、上下電極間へ極性が異なる電圧を交互に印加した時に、酸化されにくいＰｔからなる上部電極には酸素原子は吸収されず、酸化されやすいＷからなる下部電極には酸素原子は吸収されることによって、酸素原子の集散は抵抗変化層の上部電極との界面近傍で優勢に生じることとなり、Ｂモードの抵抗変化が発現したと考えられる。
【０４３０】
そこで、酸素含有率が高い遷移金属酸化物層に接する電極を標準電極電位が高い（酸化されにくい）Ｐｔなどで作製し、酸素含有率が低い遷移金属酸化物層に接する電極を標準電極電位が低い（酸化されやすい）Ｗなどで作製してもよい。
【０４３１】
そうすれば、酸素原子は、酸素含有率が高い遷移金属酸化物層からＰｔ電極へは吸収されず、逆に酸素含有率が低い遷移金属酸化物層からＷ電極には吸収されることによって、酸素含有率が高い遷移金属酸化物層に酸素原子が集散する傾向がますます強化され、抵抗変化特性のモードが強く固定される。
【０４３２】
このことは、抵抗変化素子とトランジスタとを、抵抗変化素子のモードに応じてトランジスタに基板バイアス効果が生じにくい方向に接続してメモリセルを構成するという本発明の特徴構成を実現する上で、より好適である。
【０４３３】
また、抵抗変化素子の抵抗変化層に含まれる第１の遷移金属酸化物層と第２の遷移金属酸化物層とを、それぞれ異種の遷移金属の酸化物層で構成することも考えられる。この場合、用いる遷移金属の材料種に応じて、第１の遷移金属酸化物層の抵抗値よりも、第２の遷移金属酸化物層の抵抗値が大きくなるように、それぞれの酸化物層の酸素含有率を決定する。
【０４３４】
前述したように、抵抗変化層の中で、第１の遷移金属酸化物層と比べて抵抗値が高い第２の遷移金属酸化物層は、局所的に大きな電圧をかける役割を担っている。前述したように、この電圧によって第２の遷移金属酸化物層において抵抗変化に関与する酸素原子の集散が優勢に起こり、その結果、抵抗変化特性のモードが固定されると考えられる。
【０４３５】
この考え方に立つと、異種の遷移金属を用いた場合でも、第１の遷移金属酸化物層の抵抗値よりも、第２の遷移金属酸化物層の抵抗値を大きくすることで、実施の形態と同様に、抵抗変化特性のモードを固定可能な抵抗変化素子が得られると考えられる。
【０４３６】
すなわち、抵抗変化素子の抵抗変化層に含まれる第１の遷移金属酸化物層と第２の遷移金属酸化物層とを、それぞれ異種の遷移金属の酸化物層で構成した場合も、本発明に含まれる。
【０４３７】
［抵抗変化層における不純物］
また、上記では説明しなかったが、抵抗変化素子の抵抗変化層に、例えば抵抗値を調整するための添加物など所定の不純物を混入する技術は周知である。本発明の抵抗変化型不揮発性記憶装置に用いる抵抗変化素子にこの技術を適用してもよい。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。
【０４３８】
つまり、酸素不足型の遷移金属酸化物を抵抗変化層に用いた抵抗変化素子について、抵抗変化層は、ＭＯxで表される組成を有する第１の酸素不足型の遷移金属酸化物を含む第１の領域と、ＭＯy（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型の遷移金属酸化物を含む第２の領域とを有するという請求項の限定は、前記第１の領域および前記第２の領域が、対応する組成の遷移金属酸化物のほかに、所定の不純物（例えば、抵抗値の調整のための添加物）を含むことを妨げない。
【産業上の利用可能性】
【０４３９】
以上説明したように、本発明では、抵抗変化素子を用いた１Ｔ１Ｒ型メモリセルで構成された抵抗変化型不揮発性記憶装置を、小さなレイアウト面積で実現することができるので、例えば、高集積かつ小面積のメモリを実現するのに有用である。
【符号の説明】
【０４４０】
１００    抵抗変化素子
１０１    基板
１０２    酸化物層
１０３    下部電極
１０４    抵抗変化層
１０４ａ、１０４ｂ  タンタル酸化物層
１０５    上部電極
１０６    パターン
１０７    素子領域
２００    不揮発性記憶装置
２０１    メモリ本体部
２０２    メモリアレイ
２０３    列選択回路
２０４    センスアンプ
２０５    データ入出力回路
２０６    書き込み回路
２０７    行ドライバ
２０８    行選択回路
２０９    アドレス入力回路
２１０    制御回路
２１１    書き込み用電源
２１２    低抵抗（ＬＲ）化用電源
２１３    高抵抗（ＨＲ）化用電源
３００    メモリセル
３０１    半導体基板
３０２ａ、３０２ｂ  Ｎ型拡散層領域
３０３ａ  ゲート絶縁膜
３０３ｂ  ゲート電極
３０４、３０６、３０８、３１０  ビア
３０５、３０７、３１１  配線層
３０９    抵抗変化素子
３０９ａ、３０９ｄ  下部電極
３０９ｂ、３０９ｅ  抵抗変化層
３０９ｂ−１、３０９ｅ−１  酸素含有率が低いタンタル酸化物層
３０９ｂ−２、３０９ｅ−２  酸素含有率が高いタンタル酸化物層
３０９ｃ、３０９ｆ  上部電極
３１７    トランジスタ
４００    メモリセル
４０２ａ、４０２ｂ  Ｐ型拡散層領域
４０９    抵抗変化素子
４１７    トランジスタ
４１８    Ｎウェル
１００１    半導体基板
１００２    ソース領域
１００３    ドレイン領域
１００４    ゲート酸化膜
１００５、１０３１    ゲート電極
１００６    トランジスタ
１００７    下部電極
１００８    可変抵抗層
１００９    上部電極
１０１０    抵抗変化素子
１０１１、１０２１    メモリセル
１０１３    ソース線
１０２９、１０３０  Ｎ型拡散層領域
１１００、１１００Ａ、１１００Ｂ    抵抗変化素子
１１０１    基板
１１０２    酸化物層
１１０３    下部電極
１１０４、１１０５、１１０６  ハフニウム酸化物層
１１０７、１１０７Ａ、１１０７Ｂ    抵抗変化層
１１０８    上部電極
１１０９    素子領域
２１００、２１００Ａ    抵抗変化素子
２１０１    基板
２１０２    酸化物層
２１０３    下部電極
２１０４、２１０５  ジルコニウム酸化物層
２１０６、２１０６Ａ    抵抗変化層
２１０７    上部電極
２１０８    パターン
２１０９    素子領域
３３０１    下部電極
３３０２    抵抗変化層
３３０３    上部電極
【図１】
2010021134.tif 000008
【図２】
2010021134.tif 000009
【図３】
2010021134.tif 000010
【図４】
2010021134.tif 000011
【図５】
2010021134.tif 000012
【図６】
2010021134.tif 000013
【図７】
2010021134.tif 000014
【図８】
2010021134.tif 000015
【図９】
2010021134.tif 000016
【図１０】
2010021134.tif 000017
【図１１】
2010021134.tif 000018
【図１２】
2010021134.tif 000019
【図１３】
2010021134.tif 000020
【図１４】
2010021134.tif 000021
【図１５】
2010021134.tif 000022
【図１６】
2010021134.tif 000023
【図１７】
2010021134.tif 000024
【図１８】
2010021134.tif 000025
【図１９】
2010021134.tif 000026
【図２０】
2010021134.tif 000027
【図２１】
2010021134.tif 000028
【図２２】
2010021134.tif 000029
【図２３】
2010021134.tif 000030
【図２４】
2010021134.tif 000031
【図２５】
2010021134.tif 000032
【図２６】
2010021134.tif 000033
【図２７】
2010021134.tif 000034
【図２８】
2010021134.tif 000035
【図２９】
2010021134.tif 000036
【図３０】
2010021134.tif 000037
【図３１】
2010021134.tif 000038
【図３２】
2010021134.tif 000039
【図３３】
2010021134.tif 000040
【図３４】
2010021134.tif 000041
【図３５】
2010021134.tif 000042
【図３６】
2010021134.tif 000043
【手続補正書】
【提出日】平成21年12月28日(2009.12.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化素子とトランジスタとで構成されたメモリセルを有する抵抗変化型不揮発性記憶装置、およびそのようなメモリセルの形成方法に関する。
【背景技術】
【０００２】
近年、抵抗変化素子を用いて構成されたメモリセルを有する不揮発性記憶装置の研究開発が進んでいる。抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応したデータを、不揮発的に記憶することが可能な素子をいう。
【０００３】
抵抗変化素子を用いた不揮発性記憶装置として、直交するように配置されたビット線とワード線、ソース線との交点の位置に、ＭＯＳトランジスタと抵抗変化素子を直列に接続した、いわゆる１Ｔ１Ｒ型と呼ばれるメモリセルをマトリックス状にアレイ配置した不揮発性記憶装置が一般的に知られている。
【０００４】
特許文献１では、ペロブスカイト型結晶構造の酸化物を抵抗変化素子として用いた１Ｔ１Ｒ型メモリセルで構成された不揮発性記憶装置が示されている。
【０００５】
図３５は、その中で示されているメモリセルの断面の模式図である。
【０００６】
メモリセル１０１１は、トランジスタ１００６と抵抗変化素子１０１０とを電気的に直列に接続して形成されている。
【０００７】
トランジスタ１００６は、半導体基板１００１上に作製した第１の拡散層領域であるソース領域１００２、第２の拡散層領域であるドレイン領域１００３、およびゲート酸化膜１００４上に形成されたゲート電極１００５からなる。
【０００８】
抵抗変化素子１０１０は、電圧印加によって抵抗値が変化する可変抵抗層１００８を、下部電極１００７と上部電極１００９との間に挟持してなる。
【０００９】
ドレイン領域１００３と下部電極１００７とは電気的に接続されている。
【００１０】
上部電極１００９は、ビット線１０１２となる金属配線に接続され、ゲート電極１００５はワード線に接続され、ソース領域１００２はソース線１０１３となる金属配線に接続される。
【００１１】
ここでは、可変抵抗層１００８に用いる材料としては、Ｐｒ1-xＣａxＭｎＯ3（ＰＣＭＯ）、Ｌａ1-xＣａxＭｎＯ3などが開示されているが、電極材料に関しては特に言及されていない。
【００１２】
また、メモリセル１０１１への書き込み方法については、上部電極１００９にＶｐｐ、ソース領域１００２にＶｓｓ、ゲート電極に所定の電圧振幅Ｖｗｐのパルス電圧を印加すると、低抵抗状態から高抵抗状態に変化し、逆に、上部電極１００９にＶｓｓ、ソース領域１００２にＶｐｐ、ゲート電極に所定のＶｗｅのパルス電圧を印加すると、高抵抗状態から低抵抗状態に変化できることが開示されている。
【００１３】
特許文献２では、前述の電気的信号により抵抗変化が生じる抵抗変化素子とは抵抗変化の原理が異なる抵抗変化素子を用いた、１Ｔ１Ｒ型メモリセルで構成された不揮発性記憶装置が示されている。この記憶装置は、相変化メモリと呼ばれている。
【００１４】
相変化メモリでは、カルコゲナイド材料と呼ばれる相変化材料が、結晶状態とアモルファス状態で抵抗が異なることを利用して、データが記憶される。書き換えは相変化材料に電流を流して融点近傍で発熱させることにより、状態を変化させて行う。リセット動作と呼ばれる高抵抗化（アモルファス化）は、比較的高温に保つ制御により行い、セット動作と呼ばれる低抵抗化（結晶化）は、比較的低温に十分な期間を保つ制御により行われる。
【００１５】
また、相変化メモリではデータの書換えに必要な電流はリセット動作とセット動作で異なり、リセット動作の方が比較的大きな電流が必要とされることが開示されている。
【００１６】
図３６は、特許文献２に開示される、相変化メモリの断面図である。
【００１７】
メモリセル１０２１は、記憶部１０２２とＮＭＯＳトランジスタ１０２７とを用いて、１Ｔ１Ｒ型で構成されている。ＮＭＯＳトランジスタ１０２７は、ソースおよびドレインに対応するＮ型拡散層領域１０２９およびＮ型拡散層領域１０３０、ならびにそれらに挟まれたゲート電極１０３１からなる。
【００１８】
記憶部１０２２は、相変化素子１０２４を挟んで、上部側を第２メタル配線層１０２３、下部側をコンタクトビア１０２５、第１メタル配線層１０２６で形成され、ＮＭＯＳトランジスタ１０２７のＮ型拡散層領域１０２９に繋がる。
【００１９】
ＮＭＯＳトランジスタ１０２７の反対側のＮ型拡散層領域１０３０は、各配線層を介して第３メタル配線層１０２８に接続される。
【００２０】
ここでは第２メタル配線層１０２３がソース線、第３メタル配線層１０２８がビット線、ＮＭＯＳトランジスタ１０２７のゲート電極１０３１がワード線に対応している。
【００２１】
特許文献２では、相変化メモリ装置においてソース線を制御する機構を取り入れ、セット動作時とリセット動作時で、電流を流す向きを切り替えることが開示されている。
【００２２】
比較的大きい電流を流す必要があるリセット動作時には、ソース線を所定のハイレベル、ビット線をロウレベルに設定し、比較的小さい電流で足りるセット動作時には、ビット線を所定のハイレベル、ソース線をロウレベルに設定している。
【００２３】
この設定に従って、リセット動作時の電流の向きは、メモリセルのＮＭＯＳトランジスタ１０２７のソース電位（この場合、Ｎ型拡散層領域１０３０の電位に対応）が、半導体基板の電位とほぼ同じロウレベルに維持される方向となる。そのため、いわゆるＭＯＳトランジスタの基板バイアス効果の影響が小さくなるので、トランジスタの駆動能力が高い（大きな電流が得られる）状態で、リセット動作が行われる。
【００２４】
他方、セット動作時の電流の向きは、メモリセルのＮＭＯＳトランジスタ１０２７のソース電位（この場合、Ｎ型拡散層領域１０２９の電位に対応）が、ＮＭＯＳトランジスタ１０２７のオン抵抗値と相変化素子１０２４の抵抗値との分圧関係で決まる電圧値に上昇する方向となる。そのため、いわゆるＭＯＳトランジスタの基板バイアス効果の影響が大きくなり、トランジスタを流れる電流が比較的小さく抑えられる状態で、セット動作が行われる。
【００２５】
この構成により、セット動作およびリセット動作のそれぞれに適した大きさの電流を区別して与えることが容易になり、それぞれの動作結果が安定的に得られるようになる。
【００２６】
ところで、一般に、高密度なメモリセルアレイを構成するためには、メモリセルをできるだけ小面積で形成する必要があり、そのためにはメモリセルの構成要素である抵抗変化素子とともに、トランジスタをできるだけ小面積に形成することが重要である。
【００２７】
トランジスタを小面積に形成するためには、トランジスタのゲート長Ｌをできるだけ短く構成すること、およびトランジスタのゲート幅Ｗをできるだけ無駄なく最小の幅で構成することが有効である。
【００２８】
このことを、特許文献１に開示される不揮発性記憶装置に当てはめて考えてみる。
【００２９】
特許文献１によれば、図３５に示される不揮発性記憶装置において、メモリセル１０１１の低抵抗状態から高抵抗状態への変化（高抵抗化）は、下部電極１００７に対し上部電極１００９に正電圧を印加すること、つまり、ビット線１０１２をＶｐｐ、ソース線１０１３を０Ｖに設定することで行われる。
【００３０】
このとき、トランジスタ１００６の第１の拡散層領域であるソース領域１００２（この場合、ソース領域１００２がトランジスタ１００６のソースとして機能する）の電位は、半導体基板１００１の電位とほぼ同じ０Ｖとなり、トランジスタ１００６に生じる基板バイアス効果は小さく抑えられる。
【００３１】
他方、メモリセル１０１１の高抵抗状態から低抵抗状態への変化（低抵抗化）は、ビット線１０１２を０Ｖ、ソース線をＶｐｐに設定することで行われる。
【００３２】
このとき、第２の拡散層領域であるドレイン領域１００３（この場合、ドレイン領域１００３がトランジスタ１００６のソースとして機能する）の電位は、抵抗変化素子１０１０の抵抗値とトランジスタ１００６のオン抵抗との分圧で決まる電圧に上昇し、トランジスタ１００６に生じる基板バイアス効果は、高抵抗化の場合と比べて大きくなる。
【００３３】
このように、低抵抗化と比べてより大きな電流を必要とする高抵抗化を、トランジスタに生じる基板バイアス効果がより小さくなる方向の電流によって行うことは、トランジスタの駆動能力に無駄な余裕を持たせる必要がなくなり、メモリセルのトランジスタを最適な寸法で構成する上で合理的である。
【００３４】
なお、特許文献２に開示される半導体装置においても、より大きな電流を必要とするリセット動作を、トランジスタに生じる基板バイアス効果がより小さくなる方向の電流によって行う点で、同様の考え方が取り入れられている。
【先行技術文献】
【特許文献】
【００３５】
【特許文献１】特開２００５−２５９１４号公報（図２）
【特許文献２】特開２００５−２６７８３７号公報（図７、図８）
【発明の概要】
【発明が解決しようとする課題】
【００３６】
本願発明者らは、抵抗変化型不揮発性記憶装置の１つとして、遷移金属の酸素不足型の酸化物を抵抗変化層とする１Ｔ１Ｒ型メモリセルで構成された抵抗変化型不揮発性記憶装置を検討している。
【００３７】
ここで、酸素不足型の酸化物とは、酸素が化学量論的組成から不足した酸化物をいう。遷移金属の１つであるタンタルの例で言えば、化学量論的な組成を有する酸化物としてＴａ2Ｏ5がある。このＴａ2Ｏ5では、酸素がタンタルの２．５倍含まれており、酸素含有率で表現すると、７１．４％である。この酸素含有率７１．４％よりも酸素含有率が低くなった状態の酸化物、すなわちＴａＯxと表現したとき、０＜ｘ＜２．５を満足する非化学量論的な組成を有するタンタル酸化物を、酸素不足型のタンタル酸化物と呼ぶ。
【００３８】
課題を説明するための準備として、酸素不足型のタンタル酸化物を抵抗変化層とする抵抗変化素子について、測定で得られたいくつかの特性を説明する。
【００３９】
図１は、測定に用いた抵抗変化素子の基本構造を示す模式図である。抵抗変化層３３０２に酸素不足型のタンタル酸化物を用い、これをＰｔからなる下部電極３３０１と、同じくＰｔからなる上部電極３３０３でサンドイッチしたような上下対称な構造とした。
【００４０】
図２は、この素子の抵抗変化の様子の一例を示す電流−電圧のヒステリシス特性を示すグラフであり、下部電極３３０１を基準にしたときの上部電極３３０３の電圧を横軸に表し、この素子に流れる電流値を縦軸に表している。
【００４１】
図２において、下部電極３３０１を基準に上部電極３３０３に正電圧を印加していくと、電流はほぼ電圧に比例して増加し、Ａ点で示す正電圧を超えると急激に電流は減少する。すなわち低抵抗状態から高抵抗状態へ変化（高抵抗化）している様子を示している。
【００４２】
一方、高抵抗状態において、下部電極３３０１を基準に上部電極３３０３に負電圧（上部電極３３０３を基準に下部電極３３０１に正電圧を印加することと等価）を印加していくと、Ｂ点で示す負電圧を超えると急激に電流は増加する。すなわち高抵抗状態から低抵抗状態へ変化（低抵抗化）している様子を示している。
【００４３】
図２の特性を示す抵抗変化素子と、特許文献１に開示される抵抗変化素子とは、抵抗変化層の材料は異なるものの、いずれも、双方向的な印加電圧によって高抵抗状態と低抵抗状態が切り換わる、いわゆるバイポーラ動作をし、かつ、下部電極に対し上部電極へ、正電圧の印加で高抵抗化し、負電圧の印加で低抵抗化するという点で共通している。
【００４４】
また、図２の特性は、高抵抗化はＡ点を通過して初めて起こり、低抵抗化はＢ点を通過して起こることを示している。この特性から、本発明に係る抵抗変化素子の高抵抗化には、低抵抗化に比べて、より大きな電流が必要とされることが分かる。
【００４５】
前述したように、より多くの電流が必要な高抵抗化を、メモリセルを構成するトランジスタに生じる基板バイアス効果が小さくなる極性の電圧印加にて行い、より小さい電流で足りる低抵抗化を、その逆極性の電圧印加にて行うことが、メモリセルのトランジスタを最適な寸法で構成する上で合理的である。
【００４６】
しかしながら、本願発明者らは、検討を進める中で、１つの方向の抵抗変化（低抵抗化または高抵抗化）を安定的に生ぜしめる電圧印加方向（駆動極性）は必ずしも一様ではなく、上下電極にＰｔを用い、抵抗変化層に酸素不足型のタンタル酸化物を用いて同一材料で作製した抵抗変化素子の中でも、駆動極性が異なるものがあることを見出した。
【００４７】
例えば、ある抵抗変化素子は、下部電極３３０１よりも上部電極３３０３が高い電圧を正として、上下の電極間に＋２．０Ｖ、１００ｎｓのパルス電圧を印加することで低抵抗化し、−２．６Ｖ、１００ｎｓのパルス電圧を印加することで高抵抗化することが確認された。
【００４８】
また、他の抵抗変化素子は、下部電極３３０１よりも上部電極３３０３が高い電圧を正として、上下の電極間に−２．０Ｖ、１００ｎｓのパルス電圧を印加することで低抵抗化し、＋２．７Ｖ、１００ｎｓのパルス電圧を印加することで高抵抗化することが確認された。
【００４９】
図３（ａ）、図３（ｂ）は、これらの抵抗変化素子について、低抵抗化を引き起こすパルス電圧と高抵抗化を引き起こすパルス電圧とを交互に印加し続けたときの、その都度の抵抗値を表したグラフである。横軸は加えた電気的なパルスの数を表し、縦軸は抵抗値を表している。
【００５０】
図３（ａ）に示されるように、ある抵抗変化素子は、最初、約３３ｋΩの高抵抗状態にあり、＋２．０Ｖのパルス電圧の印加で約５００Ωの低抵抗状態に変化し、次に−２．６Ｖのパルス電圧の印加で約４０ｋΩの高抵抗状態に変化した後、下部電極３３０１に対し上部電極３３０３に正のパルス電圧の印加による低抵抗化と、下部電極３３０１に対し上部電極３３０３に負のパルス電圧の印加による高抵抗化とを繰り返す。
【００５１】
この抵抗変化の方向と印加電圧の極性との関係を、便宜的にＡモードと呼ぶ。
【００５２】
図３（ｂ）に示されるように、他の抵抗変化素子は、最初、約４２ｋΩの高抵抗状態にあり、−２．０Ｖのパルス電圧の印加で約６００Ωの低抵抗状態に変化し、次に＋２．７Ｖのパルス電圧の印加で約４０ｋΩの高抵抗状態に変化した後、下部電極３３０１に対し上部電極３３０３に負のパルス電圧の印加による低抵抗化と、下部電極３３０１に対し上部電極３３０３に正のパルス電圧の印加による高抵抗化とを繰り返す。
【００５３】
この抵抗変化の方向と印加電圧の極性との関係を、便宜的にＢモードと呼ぶ。図２に示した電圧−電流ヒステリシス特性は、このＢモードに対応している。
【００５４】
なお、上述のパルス電圧値は、パルス発生器の設定出力電圧値を指しており、抵抗変化素子の両端間に印加されている実効的な電圧値は、測定系を通じた電圧降下のためこれより小さな電圧値と考えられる。
【００５５】
このような結果が得られた素子において、上部電極３３０３と下部電極３３０１はいずれもＰｔからなり、それらに挟まれた酸素不足型のタンタル酸化物からなる抵抗変化層３３０２は、電極に対して電気的には上下対称な関係である。
【００５６】
このため、抵抗変化特性としてＡモードおよびＢモードのいずれが出現するかは必ずしも自明ではなく、経験則や実証的な測定結果に基づいていた。そしてこれらの現象は、抵抗変化のメカニズムにおいて解明されていない何らかの異方性要因により定まっていると予想される。
【００５７】
ＡモードおよびＢモードが不定に出現する場合、１Ｔ１Ｒ型のメモリ装置を構成する上で、次の課題が考えられる。
【００５８】
第１の課題は、トランジスタのサイズを最適化できないことである。
【００５９】
抵抗変化特性をＡモードおよびＢモードのいずれか一方に限定できるのであれば、従来より知られている考え方に従い、基板バイアス効果の小さい条件でトランジスタが動作するとして、高抵抗化に必要な電流を駆動できる最小限のサイズでトランジスタを構成することができる。
【００６０】
しかし、モードが不定であれば、基板バイアス効果の大きい条件でトランジスタが動作することも考慮して、高抵抗化に必要な電流を駆動できる余裕のあるサイズでトランジスタを構成しておく必要がある。そのため、モードを限定できる場合に比べ、トランジスタのゲート幅Ｗをより広く構成しておく必要があり、メモリセルサイズの縮小化の大きな弊害となり、好ましくない。
【００６１】
第２の課題は、抵抗変化特性のモードを識別する情報を管理する必要が生じることである。
【００６２】
モードが不定であれば、抵抗状態を変化させるために印加する電圧の極性と、電圧印加後に読み出される抵抗状態（高抵抗状態および低抵抗状態のいずれか）との対応が不定であるから、抵抗変化素子を実際的に記憶素子として使用するためには、モードを識別する情報が必須となる。
【００６３】
例えば、ロットやスライスの単位で同じモードが出現する場合は、チップ内に管理用の記憶素子を設け、製造段階で、その管理用の記憶素子に、抵抗変化素子がＡモードおよびＢモードのいずれで抵抗変化するかを示す識別情報を記録しておき、利用段階で、その識別情報に応じて、書き込み動作において印加電圧の極性を反転するか、または読み出し動作において出力データの極性を反転する。
【００６４】
そうすれば、抵抗変化素子を実際的に記憶素子として使用することができると考えられるが、回路構成や制御方法が複雑になり、好ましくない。さらには、もう少し細かな単位、例えばメモリセルの単位で異なるモードが出現する場合は、メモリセルごとに管理用の記憶素子を設けてモードの識別情報を記録することは、実際的には不可能である。
【００６５】
本発明は、このような事情に鑑みてなされたものであり、抵抗変化素子を用いた１Ｔ１Ｒ型の不揮発性記憶装置について、抵抗変化素子の抵抗変化特性のＡモードおよびＢモードの出現を制御可能とし、最適なトランジスタ寸法でメモリセルの設計を可能とする技術を提供することを目的とする。
【課題を解決するための手段】
【００６６】
上記の課題を解決するために、本発明の不揮発性記憶装置は、半導体基板と、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在させ、前記第１電極および前記第２電極に接するように設けられており、前記第１電極と前記第２電極との間に与えられる極性の異なる電圧信号に基づいて可逆的に抵抗値が変化する抵抗変化層からなる抵抗変化素子と、前記半導体基板の主面に構成されたＭＯＳトランジスタとを備え、前記抵抗変化層は、ＭＯxで表される組成を有する第１の酸素不足型の遷移金属酸化物を含み、前記第１電極と接している第１の領域と、ＭＯy（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型の遷移金属酸化物を含み、前記第２電極と接している第２の領域とを有し、前記抵抗変化層を高抵抗化させる極性の電圧信号が前記ＭＯＳトランジスタと前記抵抗変化素子に印加されたとき、前記ＭＯＳトランジスタに基板バイアス効果が発生しないように、前記ＭＯＳトランジスタのドレインと前記抵抗変化素子の前記第１電極あるいは前記第２電極の一方とを接続してメモリセルを構成する。
【００６７】
また、前記第２電極は、前記遷移金属と比べて標準電極電位が高い材料からなり、前記第１電極は、前記第２電極と比べて標準電極電位が低い材料からなるとしてもよい。
【００６８】
また、前記ＭＯＳトランジスタは、前記半導体基板の主面に構成された、第１のＮ型拡散層領域と、ゲートと、前記ゲートを挟んで前記第１のＮ型拡散層領域と反対側に構成される第２のＮ型拡散層領域よりなるＮ型ＭＯＳトランジスタであり、前記第１電極と、前記Ｎ型ＭＯＳトランジスタの前記第１のＮ型拡散層領域とを接続して前記メモリセルを構成してもよい。
【００６９】
また、前記ＭＯＳトランジスタは、前記半導体基板の主面に構成されたＮウェルと、前記Ｎウェルの領域内に構成される、第１のＰ型拡散層領域と、ゲートと、前記ゲートを挟んで前記第１のＰ型拡散層領域と反対側に構成される第２のＰ型拡散層領域よりなるＰ型ＭＯＳトランジスタであり、前記第２電極と、前記Ｐ型ＭＯＳトランジスタの前記第１のＰ型拡散層領域とを接続して前記メモリセルを構成してもよい。
【発明の効果】
【００７０】
本発明の不揮発性記憶装置によると、酸素含有率が低いために抵抗変化が起こりにくい酸素不足型の遷移金属酸化物を含む第１の領域を第１電極と接して配置し、酸素含有率が高いために抵抗変化が起こりやすい酸素不足型の遷移金属酸化物を含む第２の領域を第２電極と接して配置してなる抵抗変化型の不揮発性記憶素子を用いるので、各メモリセルにおいて、第１電極を基準にして第２電極に正の電圧を印加することで高抵抗化し、第２電極を基準にして第１電極に正の電圧を印加することで低抵抗化するように、抵抗変化のための電圧印加方向（駆動極性）を一義的に決定できる。
【００７１】
一般的に、抵抗変化素子を高抵抗化させる場合、低抵抗化させる場合と比べて、低い抵抗値の状態にある抵抗変化素子に抵抗変化を起こすだけの電圧を発生させるために、より多くの駆動電流が必要となる。
【００７２】
そこで、前記抵抗変化素子とＮ型ＭＯＳトランジスタとでメモリセルを構成する場合、前記抵抗変化素子の第１電極とＮ型ＭＯＳトランジスタの第１のＮ型拡散層領域とを接続する。この接続により、前記抵抗変化素子を高抵抗化する場合、Ｎ型ＭＯＳトランジスタの第２のＮ型拡散層領域を接地し、Ｎ型ＭＯＳトランジスタに基板バイアス効果が生じにくい接地バイアスにて、前記抵抗変化素子に駆動電流を供給することができる。
【００７３】
また、前記抵抗変化素子とＰ型ＭＯＳトランジスタとでメモリセルを構成する場合、前記抵抗変化素子の第２電極とＰ型ＭＯＳトランジスタの第１のＰ型拡散層領域とを接続する。この接続により、前記抵抗変化素子を高抵抗化する場合、Ｐ型ＭＯＳトランジスタの第２のＮ型拡散層領域を電源に接続し、Ｐ型ＭＯＳトランジスタに基板バイアス効果が生じにくい電源バイアスにて、前記抵抗変化素子に駆動電流を供給することができる。
【００７４】
その結果、基板バイアス効果の大きい条件でトランジスタが動作することも考慮して、高抵抗化に必要な電流を駆動できる余裕のあるサイズでトランジスタを構成しておく必要がなくなり、最適なトランジスタ寸法でメモリセルの設計が可能となる。
【００７５】
すなわち、１Ｔ１Ｒ型メモリセルを用いた抵抗変化型の不揮発性記憶装置を、小さなレイアウト面積で実現し、集積度の向上ならびにコストの低減を図ることができる。
【図面の簡単な説明】
【００７６】
【図１】図１は、本発明の基礎データとしての不揮発性記憶素子の基本構造を示す模式図である。
【図２】図２は、本発明の基礎データとしての不揮発性記憶素子の抵抗変化における電流−電圧のヒステリシス特性の一例を示す図である。
【図３】図３（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係の一例を示す図である。
【図４】図４は、本発明の基礎データとしての不揮発性記憶素子の構成を示す断面図である。
【図５】図５（ａ）〜（ｃ）は、本発明の基礎データとしての不揮発性記憶素子の製造工程を説明する図である。
【図６】図６（ａ）〜（ｃ）は、本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。
【図７】図７は、本発明の基礎データとしての不揮発性記憶素子のＸ線回折スペクトルを示す図である。
【図８】図８（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子のＸ線反射率の測定結果を示す図である。
【図９】図９（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。
【図１０】図１０は、本発明の基礎データとしての不揮発性記憶素子の抵抗変化における電流−電圧のヒステリシス特性の一例を示す図である。
【図１１】図１１（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子の断面観察結果を示す図である。
【図１２】図１２は、本発明の基礎データとしての不揮発性記憶素子のタンタル酸化物層の組成の解析結果を示す図である。
【図１３】図１３（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。
【図１４】図１４は、本発明の基礎データとしての不揮発性記憶素子の構成を示す断面図である。
【図１５】図１５（ａ）〜（ｃ）は、本発明の基礎データとしての不揮発性記憶素子の製造工程を説明する図である。
【図１６】図１６は、本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。
【図１７】図１７は、本発明の基礎データとしての不揮発性記憶素子の抵抗変化における電流−電圧のヒステリシス特性の一例を示す図である。
【図１８】図１８は、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置の構成図である。
【図１９】図１９は、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置のメモリセル部の構成の一例を示す断面図である。
【図２０】図２０（ａ）〜（ｃ）は、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置の動作タイミング説明図である。
【図２１】図２１は、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置のメモリセル特性のシミュレーション図である。
【図２２】図２２（ａ）〜（ｆ）は、本発明の実施の形態に係るメモリセルの回路構成を示す回路図である。
【図２３】図２３（ａ）〜（ｆ）は、本発明の実施の形態に係るメモリセルを実現するための抵抗変化素子とトランジスタとの接続関係を示す図である。
【図２４】図２４は、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置のメモリセル部の構成の一例を示す断面図である。
【図２５】図２５は、本発明の基礎データとしての不揮発性記憶素子の構成を示す断面図である。
【図２６】図２６は、本発明の基礎データとしての不揮発性記憶素子のハフニウム酸化物層の組成の解析結果を示す図である。
【図２７】図２７（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。
【図２８】図２８（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子のＸ線反射率の測定結果を示す図である。
【図２９】図２９（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子の構成を示す断面図である。
【図３０】図３０（ａ）〜（ｃ）は、本発明の基礎データとしての不揮発性記憶素子の構成、および製造工程を説明する図である。
【図３１】図３１（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子のＸ線反射率の測定結果を示す図である。
【図３２】図３２は、本発明の基礎データとしての不揮発性記憶素子のＸ線反射率の測定結果を示す図である。
【図３３】図３３（ａ）、（ｂ）は、本発明の基礎データとしての不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。
【図３４】図３４は、本発明の基礎データとしての不揮発性記憶素子の構成を示す断面図である。
【図３５】図３５は、従来の抵抗変化型不揮発性記憶装置のメモリセルの断面模式図である。
【図３６】図３６は、従来の相変化メモリを用いた半導体装置の断面図である。
【発明を実施するための形態】
【００７７】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
【００７８】
本発明の実施の形態における抵抗変化型不揮発性記憶装置は、抵抗変化素子とＭＯＳトランジスタとを直列に接続してなる１Ｔ１Ｒ型の不揮発性記憶装置であって、抵抗変化素子の抵抗変化特性のモードを固定するとともに、固定されるモードに応じてＭＯＳトランジスタの構成を最適化するものである。
【００７９】
［本発明の基礎データ］
準備として、本発明の抵抗変化型不揮発性記憶装置に用いられる３種類の抵抗変化素子に関する基礎的なデータを説明する。
【００８０】
これらの抵抗変化素子は、酸素不足型のタンタル酸化物、酸素不足型のハフニウム酸化物、および酸素不足型のジルコニウム酸化物の１つからなる抵抗変化層を、２つの電極で挟んで構成される。
【００８１】
これらの抵抗変化素子は、可逆的に安定した書き換え特性を有する、抵抗変化現象を利用した不揮発性記憶素子を得ることを目的として本願発明者らにより発明されたものであり、それぞれ関連特許出願である特願２００７−１４９０３２号（特許文献）、特願２００８−１８０９４６号（特許文献）、および特願２００８−１８０９４４号（特許文献）で詳細に説明されている。
【００８２】
これらの抵抗変化素子が有している、抵抗変化特性を前述のＡモードおよびＢモードのいずれか意図した一方に固定できるという特徴を、本発明の抵抗変化型不揮発性記憶装置に利用する。以下では説明のために、前記関連特許出願の内容の一部を引用する。
【００８３】
なお、本明細書において、抵抗変化素子と抵抗変化型の不揮発性記憶素子（または、短く不揮発性記憶素子）とを同義で用いる。
【００８４】
［抵抗変化層に酸素不足型のタンタル酸化物を用いた抵抗変化素子］
まず、酸素不足型のタンタル酸化物を抵抗変化層に用いたバイポーラ動作する抵抗変化型の不揮発性記憶素子に関する第１の実験について説明する。
【００８５】
［抵抗変化素子の構成］
図４は、第１の実験に係る抵抗変化素子の一構成例を示した断面図である。
【００８６】
図４に示すように、本実験で用いた抵抗変化素子１００は、基板１０１と、その基板１０１上に形成された酸化物層１０２と、その酸化物層１０２上に形成された下部電極１０３と、上部電極１０５と、下部電極１０３および上部電極１０５に挟まれた抵抗変化層１０４とを備えている。
【００８７】
ここで、抵抗変化層１０４は、酸素含有率が低い第１のタンタル含有層（以下、「第１のタンタル酸化物層」という）１０４ａと、その第１のタンタル酸化物層１０４ａ上に形成された酸素含有率が高い第２のタンタル含有層（以下、「第２のタンタル酸化物層」という）１０４ｂとで構成されている。
【００８８】
この抵抗変化素子１００を駆動する場合、外部の電源によって所定の条件を満たす電圧を下部電極１０３と上部電極１０５との間に印加する。電圧印加の方向に従い、抵抗変化素子１００の抵抗変化層１０４の抵抗値が、可逆的に増加または減少する。例えば、所定の閾値電圧よりも大きなパルス電圧が印加された場合、抵抗変化層１０４の抵抗値が増加または減少する一方で、その閾値電圧よりも小さなパルス電圧が印加された場合、抵抗変化層１０４の抵抗値は変化しない。
【００８９】
下部電極１０３および上部電極１０５の材料としては、例えば、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ｃｕ（銅）などがある。
【００９０】
なお、基板１０１としては、シリコン単結晶基板または半導体基板を用いることができるが、これらに限定されるわけではない。抵抗変化層１０４は比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に抵抗変化層１０４を形成することができる。
【００９１】
［抵抗変化素子の製造方法］
次に、図５（ａ）〜図５（ｃ）を参照しながら、本実験で用いた抵抗変化素子１００の製造方法について説明する。
【００９２】
まず、図５（ａ）に示したように、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成する。そして、下部電極１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１０２上に形成する。その後、下部電極１０３上に、第１のタンタル酸化物層１０４ａを、タンタルターゲットを用いた反応性スパッタリング法で形成する。
【００９３】
次に、図５（ｂ）のように、第１のタンタル酸化物層１０４ａの最表面を酸化してその表面を改質する。これにより、第１のタンタル酸化物層１０４ａの表面に、当該第１のタンタル酸化物層１０４ａよりも酸素含有率の高い第２のタンタル酸化物層１０４ｂが形成される。これら第１のタンタル酸化物層１０４ａと第２のタンタル酸化物層１０４ｂとが積層された積層構造により抵抗変化層１０４が構成される。
【００９４】
その後、第２のタンタル酸化物層１０４ｂ上に、上部電極１０５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。
【００９５】
最後に、フォトレジスト工程によって、フォトレジストによるパターン１０６を形成し、図５（ｃ）のように、ドライエッチングによって、素子領域１０７を形成する。
【００９６】
上述した製造方法にしたがって、素子Ａ〜素子Ｃを作製した。以下、詳細について説明する。
【００９７】
まず、上述したようにして、基板１０１、酸化物層１０２及び、Ｐｔからなる下部電極１０３の積層構造を形成した。その後、下部電極１０３上に、第１のタンタル酸化物層１０４ａを、タンタルターゲットをアルゴンガスと酸素ガス中でスパッタリングするいわゆる反応性スパッタリングで形成した。
【００９８】
このときの成膜条件は、スパッタリングを開始する前のスパッタリング装置内の真空度（背圧）が７×１０-4Ｐａ程度であり、スパッタ時のパワーは２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力は３．３Ｐａ、酸素ガスの流量比は３．４％、基板の設定温度は３０℃、成膜時間は７分とした。これにより、酸素含有率が約５８ａｔ％、すなわち、ＴａＯ1.4と表すことができる第１のタンタル酸化物層１０４ａが３０ｎｍ堆積された。
【００９９】
素子Ａ〜素子Ｃの製造時には、第１のタンタル酸化物層１０４ａ及び第２のタンタル酸化物層１０４ｂの形成と、上部電極１０５の形成とは、スパッタリング装置内で連続的に行った。すなわち、第１のタンタル酸化物層１０４ａを堆積した後、ガス圧力の条件およびパワー等のスパッタリングの条件はそのままにして、タンタルターゲットとそれに対向して設置されている基板１０１との間にシャッターを挿入し、その状態を所定時間保持した。
【０１００】
これにより、第１のタンタル酸化物層１０４ａの最表面が酸素プラズマによって酸化された。その結果、第１のタンタル酸化物層１０４ａの表面に、当該第１のタンタル酸化物層１０４ａよりも酸素含有率の高い第２のタンタル酸化物層１０４ｂが形成された。
【０１０１】
その後、上述したようにして、第２のタンタル酸化物層１０４ｂ上に、Ｐｔから成る上部電極１０５を形成した。
【０１０２】
その後、フォトレジスト工程によって、素子領域１０７を形成した。なお、素子Ａ〜素子Ｃの素子領域１０７は、直径が３μｍの円形パターンとした。
【０１０３】
本実施例においては、上記の酸素プラズマによる酸化処理時間（酸素プラズマ暴露時間）を変化させることにより、素子Ａ〜素子Ｃを作製している。作製した各素子の初期抵抗値と、Ｘ線反射率測定（後述する）から求めた第１のタンタル酸化物層（ＴａＯx層）の膜厚および酸素含有率ｘおよび第２のタンタル酸化物層（ＴａＯy層）の膜厚および酸素含有率ｙを表１にまとめる。
【０１０４】
なお、実施例１の酸素プラズマ暴露時間が０分となっているのは、第１のタンタル酸化物層１０４ａの堆積後、酸素プラズマに暴露せず、直ちに上部電極１０５としてＰｔを堆積したことを意味している。
【０１０５】
【表１】
2010021134.tif 000044
【０１０６】
以下では、このようにして作製された抵抗変化素子の特性等について説明する。
【０１０７】
［抵抗変化層の初期抵抗］
まず、素子Ａ〜素子Ｃの抵抗変化層１０４の初期抵抗を測定し、その結果について検討する。ここでは、各素子における下部電極１０３と上部電極１０５との間に、閾値電圧（例えば、１Ｖ程度）よりも低い５０ｍＶの微弱な電圧を印加し、流れる電流を測定して各実施例の抵抗変化層１０４の初期の抵抗率を求めた。
【０１０８】
表１を参照すると、素子Ａ（酸素プラズマ暴露時間０分）では１．７Ω、素子Ｂ（同０．５分）では６５０Ω、素子Ｃでは１８９０Ωとなっており、酸化プラズマ暴露時間が長くなるにしたがって抵抗変化層１０４の抵抗値が上昇しているのが分かる。
【０１０９】
これは、おそらく、酸素プラズマ暴露時間が０分の素子Ａで観測された１．７２Ωは接触抵抗に相当し、素子Ｂ及び素子Ｃで観測された数百Ω以上の大きな抵抗値の大部分は酸素プラズマ処理によって形成された第２のタンタル酸化物層１０４ｂに起因すると考えられる。
【０１１０】
［抵抗変化特性］
次に、素子Ａ〜素子Ｃに対して電気的パルスを印加して、抵抗変化を起こさせたときの特性について説明する。
【０１１１】
図６（ａ）〜図６（ｃ）は、第１の実験に係る不揮発性記憶素子が備える抵抗変化層の抵抗値と印加した電気的パルスとの関係を示す図であり、それぞれ素子Ａ〜素子Ｃにおける結果を示している。ここでは、下部電極１０３と上部電極１０５との間に、パルス幅が１００ｎｓｅｃで、下部電極１０３に対して上部電極１０５に負電圧−２．０Ｖ、正電圧３．０Ｖの２種類の電気的パルスを交互に繰り返し印加した場合の抵抗変化層１０４の抵抗値を測定した。
【０１１２】
まず、酸素プラズマを０．５分照射して得られた素子Ｂの抵抗変化特性を示す図６（ｂ）を見ると、測定直後の初期状態の試料に負電圧−２．０Ｖの電気的パルスを加えると、抵抗値が６５０Ωから約５０Ωに低下しているのが分かる。その後、正電圧３．０Ｖの電気的パルスで抵抗値が５０００Ωに増加しており、その後、５０Ωと５０００Ωの間で、非常に安定した、図３（ｂ）に示した特性と同様のＢモードの可逆的抵抗変化が起こっていることを確認することができる。
【０１１３】
また、図６（ｃ）から分かるように、酸素プラズマを１分間照射して得られた素子Ｃでも測定した範囲内で安定的に可逆的抵抗変化が起こっており、初期抵抗が１８９０Ωであった素子に、−２Ｖの電気的パルスを加えると抵抗値が約２００Ωに減少し、次に＋３Ｖの電気的パルスを加えると抵抗値が２０００Ωに増加している。この場合も安定なＢモードの抵抗変化が起こっている。
【０１１４】
さらに、素子Ｂおよび素子Ｃでは図３（ａ）に示した特性と同様のＡモードの可逆的抵抗変化は観測されず、Ｂモードのみの抵抗変化を示すことが確認された。
【０１１５】
しかしながら、素子Ａの抵抗変化特性を示す図６（ａ）を見ると、−２．０Ｖ及び３．０Ｖの２種類の電気的パルスを加えても、抵抗変化が起こっていないことが分かる。素子Ａは、酸素プラズマ暴露時間が０分、すなわち、第１のタンタル酸化物層１０４ａを堆積直後に上部電極１０５を堆積して作製しており、第２のタンタル酸化物層１０４ｂが存在しないか、したとしても非常に薄い状態であると考えられる。
【０１１６】
これらの結果から、抵抗変化を生じさせるには、第２のタンタル酸化物層１０４ｂの存在が必要であると考えられる。このように、第２のタンタル酸化物層１０４ｂが存在している素子Ｂおよび素子Ｃにおいては、Ｂモードの可逆的な抵抗変化を確認することができる。
【０１１７】
以下では、これらの実験における抵抗変化層１０４をより詳しく調べた結果について述べる。
【０１１８】
［抵抗変化層の解析］
本実験における抵抗変化層１０４の構造を解析するため、単結晶シリコン基板上に厚さ２００ｎｍの酸化物層が形成された基板上に、素子Ａ〜素子Ｃと全く同じ条件で、タンタル酸化物を堆積して、酸素プラズマの照射処理まで行ったサンプルをそれぞれ用意した。
【０１１９】
これらのサンプルを、それぞれサンプルＡ、サンプルＢ、サンプルＣと表記する。それぞれのサンプルの酸素プラズマ暴露時間と、後述の分析結果をまとめた結果を表１に示す。なお、サンプルＡ〜サンプルＣの上には、上部電極１０５に相当するＰｔは堆積されていないため、抵抗変化層が露出された状態となっている。
【０１２０】
図７は、サンプルＢのＸ線回折スペクトルを示すグラフである。ここでは薄膜のＸ線回折スペクトル測定であるので、Ｘ線のサンプル表面との角度を１°に固定し、入射したＸ線の延長線からディテクタまでの角度（２θ）を変化させ、回折スペクトル強度を測定した。サンプルに対するＸ線の入射角θを変化させ、その回折スペクトルを測定した。この図７を参照すると、２θが３６ｄｅｇ．付近においてピークが観測されていることから、サンプルＢにおいてタンタル酸化物が形成されていることが分かる。また、このピークは３０〜４０ｄｅｇ．に及ぶような幅広いピークであることから、結晶の状態としては、アモルファスであると考えられる。なお、２θが５６ｄｅｇ．におけるピークは、シリコン基板に起因するものである。
【０１２１】
なお、サンプルＡ及びＣについてもサンプルＢの場合と同様のスペクトルが得られたため、いずれのサンプルでも、アモルファスのタンタル酸化物を主成分とする抵抗変化層が形成されていることが分かった。但し、Ｘ線回折測定では、いずれも非常に類似したスペクトルが得られ、酸素プラズマ暴露時間の依存性は観測されなかった。
【０１２２】
上述のように、本実験で用いたサンプルに対してはＸ線回折測定の測定感度はそれほど高くない。つまり、サンプルＡ〜サンプルＣにおける抵抗変化層は、非常に薄く（膜厚３０ｎｍ）、上述のようにアモルファス構造をとっているため、通常のＸ線回折スペクトルではこれらのタンタル酸化物の詳しい解析は困難である。
【０１２３】
そこで、Ｘ線反射率法と呼ばれる方法でさらに詳しい解析を行った。これは、Ｘ線をサンプルの表面に対して浅い角度で入射させ、反射されたＸ線の強度を測定する方法である。
【０１２４】
そして、このスペクトルに対して適切な構造モデルを仮定してフィッティングを行い、サンプルＡ〜サンプルＣにおける抵抗変化層の膜厚および屈折率を評価する。このとき、フィッティングのパラメータとしては、抵抗変化層の積層構造、各層の膜厚及びδ（＝１−屈折率）である。
【０１２５】
図８（ａ）および図８（ｂ）には、まず、一例として、サンプルＢのＸ線反射率測定パターンを示している。ここではＸ線のサンプル表面との角度θとディテクタ角度（サンプル面に対し角度θ）を連動して変化させ、サンプル表面でのＸ線の反射率の推移を測定した。入射したＸ線の延長線からディテクタまでの角度が２θとなる。なお、図８（ａ）および図８（ｂ）における横軸はＸ線の入射角度を、縦軸はＸ線の反射率をそれぞれ示している。
【０１２６】
また、図８（ａ）は、実際にサンプルＢのＸ線反射率を測定した際に得られたパターン（破線）と、基板上に単層のタンタル酸化物層が存在していることを仮定してフィッティングを行った結果（実線）とを示しており、図８（ｂ）は、同じく測定した際に得られた反射率パターン（破線）と、基板上に２層のタンタル酸化物層が存在していることを仮定してフィッティングした結果（実線）とを示している。
【０１２７】
図８（ａ）を見ると、測定値とフィッティング結果とは概ね一致しているものの、細かな点で相違が見受けられる。他方、図８（ｂ）を見ると、実測の反射率パターンとフィッティングによって得られた反射率パターンとは、両者の識別が不可能な程、良好に一致している。以上の結果から、サンプルＡは、第１及び第２のタンタル酸化物層の２層の異なるタンタル酸化物層から構成されていると考えられる。
【０１２８】
この２層の積層構造を仮定してフィッティングしたときのサンプルＢの解析結果では、表１に示すように、第１のタンタル酸化物層の膜厚は２８．６ｎｍで、δは２９．３×１０-6であり、第２のタンタル酸化物層の膜厚は約１．４３ｎｍで、δは２２．３×１０-6であるという値が得られた。一般に、金属タンタルのδは３９×１０-6、Ｔａ2Ｏ5のδは２２×１０-6とされている。これらの値と今回得られた値とを比較すると、第１のタンタル酸化物層は、タンタルの化学量論的組成からは明らかにずれた、ＴａＯ1.43程度の酸素が不足した酸化物であると考えられる。
【０１２９】
また、第２のタンタル酸化物層はδの値から組成比を求めると、ＴａＯ2.45であり、Ｔａ2Ｏ5（ＴａＯ2.5）に近い酸化物である。しかしながら、化学量論的組成からは若干ずれた、酸素不足型の酸化物であると考えられる。
【０１３０】
表１を参照すると、サンプルＣの場合もほぼ同等の結果が得られている。すなわち、第１のタンタル酸化物層をＴａＯxと表現した時、２９ｎｍ程度の膜厚で、ｘはほぼ１．４程度であり、第２のタンタル酸化物層をＴａＯyと表現した時、膜厚は１．２ｎｍ程度であって、ｙは約２．３となっている。
【０１３１】
また、表１からは、酸素プラズマ暴露時間が０分のサンプルＡでも、約１ｎｍ程度の第２のタンタル酸化物層が形成されていることが分かる。タンタル酸化物を堆積した、スパッタリング装置内は、背圧が７×１０-4Ｐａの高真空の状態に保たれており、装置内でこの酸化層が形成されたとは考えにくい。
【０１３２】
従って、この層の大部分は、スパッタリング終了後にスパッタリング装置から取り出して、Ｘ線反射率測定までの間に形成されたのではないかと考えられる（実際にはスパッタ装置から取り出して数日後に測定を実施した）。つまり、スパッタリング装置から取り出さずに、第２電極を形成した場合は、第２のタンタル酸化物層は存在しないか、存在しても、１ｎｍ以下のわずかであろうと考えられる。
【０１３３】
同様の推論から、サンプルＢ及びサンプルＣでも、タンタル酸化物を堆積したスパッタリング装置から取り出した後（Ｘ線反射率測定を行うまでの間に）外気に晒され、第２のタンタル酸化物層の膜厚が若干量増加した可能性がある。しかしながら、一般に、酸化の進行は、最初は早く徐々に遅くなる傾向がある事が知られている。
【０１３４】
従って、スパッタリング装置内で酸素プラズマに暴露して酸素の含有率の高い第２のタンタル酸化物を形成した場合は、スパッタリング装置外で増加した第２のタンタル酸化物層の割合は小さいと推察される。
【０１３５】
この第２のタンタル酸化物層が存在していることは、表１を参照して上述したように、素子Ｂ及び素子Ｃの抵抗変化層１０４の初期抵抗が、第１のタンタル酸化物層が単層で設けられた場合と比べて非常に高いことと整合する。
【０１３６】
すなわち、第２のタンタル酸化物層が存在していないと考えられる素子Ａの抵抗値に比べて、素子Ｂ及び素子Ｃの抵抗値は２桁から３桁も高くなっている。これは、素子Ｂ及び素子Ｃにおいて、酸素含有率が高く抵抗が非常に高い第２のタンタル酸化物層１０４ｂが、第１のタンタル酸化物層１０４ａと上部電極１０５との間に存在しているためであると考えられる。
【０１３７】
一般に、化学量論的組成を有するＴａ2Ｏ5は絶縁体と考えられているが、上述したように、第２のタンタル酸化物層はＴａ2Ｏ5から酸素が欠損しており、絶縁体ではない。なお、本発明における絶縁体の定義は、一般的な定義に従う。すなわち、抵抗率が１０8Ωｃｍ以上の材料を絶縁体と定義し（非特許文献：「集積回路のための半導体工学」工業調査会（１９９２年）宇佐美晶、兼房慎二、前川隆雄、友景肇、井上森男）、１０8Ωｃｍ未満の抵抗値を有する材料を導電体と定義する。
【０１３８】
もし、本実施の形態の第２のタンタル酸化物層が絶縁体であって抵抗率が１０8Ωｃｍである場合、直径３μｍ（本実施の形態での素子領域１０７の直径）の円形で１ｎｍの膜厚（第２のタンタル酸化物層のおよその膜厚）を有しているとすれば、抵抗値は１．４×１０8Ω程度となるはずである（「抵抗値＝抵抗率×膜厚／面積」で計算）。さらに、第２のタンタル酸化物層の膜厚が０．１ｎｍとしても、抵抗値は１．４×１０7Ωとなる。一方で、実施例２及び３では抵抗値は、表１を参照して、高々１０3〜１０4Ω程度であり、絶縁体を仮定した場合に比べて、少なくとも３〜４桁程度は低くなっている。
【０１３９】
この計算の結果からも本実施の形態で形成した第２のタンタル酸化物層は、絶縁体ではなく、導電性の酸化物層であることが分かる。
【０１４０】
なお、本実施例では、第２のタンタル酸化物層の分析にＸ線反射率測定法を用いたが、オージェ電子分光分析法（ＡＥＳ）、蛍光Ｘ線分析法（ＸＰＳ）及び電子線マイクロアナリシス法（ＥＰＭＡ：検出の方式によってはＷＤＳ、ＥＤＳ、ＥＤＸとも呼ばれる）等の機器分析手法も利用可能である。
【０１４１】
［第２のタンタル酸化層の膜厚と抵抗変化現象との関係］
素子ＢとサンプルＢ、および素子ＣとサンプルＣとでは、それぞれ全く同一の条件でスパッタリングし、酸素プラズマ照射処理を行っているので、素子Ｂ及び素子Ｃにおいても、サンプルＢ及びサンプルＣと同様に、第１のタンタル酸化物層１０４ａと上部電極１０５との間には第２のタンタル酸化物層１０４ｂが存在していると考えられる。
【０１４２】
したがって、素子Ｂでは、サンプルＢと同様の膜厚が１．１ｎｍの第２のタンタル酸化物層１０４ｂが形成されており、素子Ｃでは、サンプルＣと同様の膜厚が１．２ｎｍの第２のタンタル酸化物層１０４ｂが形成されているといえる。
【０１４３】
上述したように、素子Ｂ及び素子Ｃでは、安定したＢモードの抵抗変化現象が認められる。しかしながら、酸素含有率が高い第２のタンタル酸化物層が存在しない素子Ａでは抵抗変化現象が観測されない。すなわち、抵抗変化を発現させるには、第２のタンタル酸化物の存在が不可欠であると考えられる。そして、この第２のタンタル酸化物は、本実施例の範囲では、ＴａＯyと表現した時に、ｙが２．１程度であれば良く、膜厚も１．１ｎｍ程度であれば良い。
【０１４４】
［第１のタンタル酸化物層の膜厚と抵抗変化現象との関係］
次に、第１のタンタル酸化物層１０４ａの膜厚が抵抗変化現象に与える影響を調べるため、上記の実施例１及び２とは異なる膜厚の第１のタンタル酸化物層を有する抵抗変化素子（素子Ｂ’と表記する）を作製し、この抵抗変化特性を調べた。
【０１４５】
素子Ｂ’は、素子Ｂと比べると、第１のタンタル酸化物層１０４ａの膜厚だけが異なっており、素子Ｂにおける第１のタンタル酸化物層１０４ａの膜厚が３０ｎｍであったのに対して、素子Ｂ’におけるその膜厚は９０ｎｍとした。素子Ｂ’を作製する際の酸素プラズマ暴露時間は、素子Ｂの場合と同様に０．５分とした。したがって、素子Ｂ’においても、第２のタンタル酸化物層１０４ｂの膜厚は１から２ｎｍ程度であると考えられる。
【０１４６】
この素子Ｂ’の上部電極１０５および下部電極１０３間に、負電圧−２．０Ｖ及び正電圧３．０Ｖの１００ｎｓｅｃの電気的パルスを交互に繰り返し印加したときの抵抗変化特性は、−２．０Ｖを印加する事で抵抗値が約５００Ωから２０Ωに変化し、それ以後、２０Ω程度と２００Ω程度との間での可逆的なＢモードの抵抗変化を安定に示した。
【０１４７】
以上の結果から、本実施の形態に係る不揮発性記憶素子における抵抗変化現象に対して、第１のタンタル酸化物層の膜厚はそれほど大きな影響を与えていないといえる。
【０１４８】
以上説明したように、第１の実験では、第１のタンタル酸化物層をスパッタリング装置内で堆積したあと、連続して酸素プラズマによる酸化処理を行い、第２のタンタル酸化物層を形成した。しかし、この方法では使用した装置の都合上、厚い第２のタンタル酸化物層を形成することはできなかった。そこで、第２の実験として、膜厚の厚い第２のタンタル酸化物層を形成した場合の抵抗変化素子の動作について述べる。
【０１４９】
［抵抗変化素子の製造方法］
第２の実験で用いた抵抗変化素子の構成および製造方法は、基本的に第１の実験と同一である。但し、酸化工程の都合上、タンタル酸化物の堆積条件や、形成した不揮発性記憶素子のサイズは第１の実験とは異なっている。以下、図５（ａ）〜図５（ｃ）を参照しながら不揮発性素子の製造工程について説明する。
【０１５０】
まず、図５（ａ）に示したように、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成する。そして、下部電極１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１０２上に形成する。その後、下部電極１０３上に、第１のタンタル酸化物層１０４ａを、タンタルターゲットを用いた反応性スパッタリング法で形成する。
【０１５１】
ここで、第１のタンタル酸化物層１０４ａは、以下に述べる条件で堆積を行った。すなわち、スパッタリング装置内に基板を設置した後、スパッタリング装置内を８×１０-6Ｐａ程度まで真空引きする。そして、タンタルをターゲットとして、パワーを１．６ｋＷ、アルゴンガスを３４ｓｃｃｍ、酸素ガスを２１ｓｃｃｍ流して、スパッタリング装置内の圧力を０．１７Ｐａに保ち、２０秒間スパッタリングを行う。これにより、抵抗率が６ｍΩｃｍで酸素含有率が約６１ａｔ％（ＴａＯ1.6）の第１のタンタル酸化物層が３０ｎｍ堆積できる。
【０１５２】
次に、図５（ｂ）のように、その第１のタンタル酸化物層１０４ａの最表面を酸化してその表面を改質する。ここで、表２に示すように、酸化処理の方法を変化させる事により、素子Ｄ、素子Ｅを作製した。すなわち、素子Ｄはスパッタリング終了後、装置から基板を取り出し、酸素プラズマ発生装置へと導入し、基板を２５０℃に昇温した状態で酸素プラズマに晒して酸化処理を行った。素子Ｅはランプアニール装置へと基板を導入し、基板を３００℃に昇温した状態で酸素ガスを流して酸化を行った。これらの酸化処理により、第１のタンタル酸化物層１０４ａよりも酸素含有率の高い第２のタンタル酸化物層１０４ｂが形成される（第２のタンタル酸化物層の膜厚組成についての分析結果は後述する）。
【０１５３】
その後、第２のタンタル酸化物層１０４ｂ上に、上部電極１０５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。なお、第２のタンタル酸化物層１０４ｂが大気中で酸化されるのをさけるため、上部電極１０５は、第２のタンタル酸化物層１０４ｂを堆積後速やかに行った。最後に、フォトレジスト工程によって、フォトレジストによるパターン１０６を形成し、ドライエッチングによって、素子領域１０７を形成する。ここで素子領域の１０７は、一辺が０．５μｍの四角の形状とした。
【０１５４】
【表２】
2010021134.tif 000045
【０１５５】
［素子Ｄ、素子Ｅの抵抗変化特性］
次に、本実施例において実際に作製した素子Ｄ、素子Ｅに対して電気的パルスを印加して、抵抗変化を起こさせた時の特性について説明する。
【０１５６】
図９（ａ）および図９（ｂ）は、実施例２の抵抗変化素子が備える抵抗変化層の抵抗値と印加した電気的パルスとの関係を示す図であり、それぞれ素子Ｄおよび素子Ｅの測定結果を示している。
【０１５７】
まず、酸素プラズマによって酸化処理を行って第２のタンタル酸化物層を形成した素子Ｄの結果について述べる。図９（ａ）の結果を見れば分かるように、製造直後の抵抗変化素子の上部電極に負電圧−１．３Ｖを加えると、初期が約４００Ωであった抵抗値が約２００Ωに低下し、正電圧１．５Ｖを加えると抵抗値は２０００Ω程度に増加している。その後、正電圧１．５Ｖと負電圧−１．３Ｖの電気的パルスを交互に加えることで抵抗値は約２００Ωと約３０００Ωの間を往復する安定したＢモードの抵抗変化が起こっている。
【０１５８】
次に、ランプアニールによって酸化を行った素子Ｅの結果である図９（ｂ）を見ると、これも安定したＢモードの抵抗変化が起こっていることが分かる。すなわち、初期に約６００Ωであった抵抗が負電圧−１．３Ｖを加える事で、３００Ω程度に低下し、正電圧１．５Ｖを加える事で５０００Ω程度に増加している。そしてその後は、正電圧１．５Ｖと負電圧−１．３Ｖの電気的パルスを交互に加える事で抵抗値は約２００Ωと約５０００Ωの間を往復する安定したＢモードの抵抗変化が起こっている。
【０１５９】
図１０は、素子Ｄの抵抗変化の様子を示す電流−電圧のヒステリシス特性で、下部電極１０３を基準にしたときの上部電極１０５の電圧を横軸に、そのとき素子Ｄに流れる電流値を縦軸に示している。
【０１６０】
図１０において、下部電極１０３を基準に上部電極１０５側に正電圧を印加していくと、電流はほぼ電圧に比例して増加し、Ａ点で示す正電圧を超えると急激に電流は減少する。これは低抵抗状態から高抵抗状態に抵抗変化している様子を示している。
【０１６１】
一方、高抵抗状態において、下部電極１０３を基準に上部電極１０５側に負電圧（上部電極１０５を基準に下部電極１０３側に正電圧印加と等価）を印加していくと、Ｂ点で示す負電圧を超えると急激に電流は増加する。これは高抵抗状態から低抵抗状態に抵抗変化している様子を示している。
【０１６２】
また、図１０において、低抵抗状態から高抵抗状態への変化はＡ点を通過して初めて起こり、高抵抗状態から低抵抗状態への変化はＢ点を通過して起こる。
【０１６３】
従って、素子ＤはＢモードでの抵抗変化を起こしていること、および低抵抗状態から高抵抗状態への抵抗変化電流が、高抵抗状態から低抵抗状態への抵抗変化電流より、より大きな電流駆動が必要とされることがわかる。
【０１６４】
［抵抗変化層の解析］
本実験に用いた抵抗変化層１０４の構造を解析するため、単結晶シリコン基板上に厚さ２００ｎｍの酸化物層が形成された基板上に、素子Ｄおよび素子Ｅと全く同じ条件で、タンタル酸化物を堆積して、酸化処理まで行ったサンプルを用意した。これらのサンプルを、それぞれサンプルＤ、サンプルＥと表記する。それぞれのサンプルのＸ線反射率測定の結果を表２に示す。なお、サンプルＤ及びＥは、サンプルＡ〜サンプルＣと同様に、第２のタンタル酸化物層が露出された状態とした。
【０１６５】
表２を参照すると、酸素プラズマで酸化を行ったサンプルＤは、第２のタンタル酸化物層ＴａＯyの膜厚が８．１ｎｍと当初の狙いどおり、サンプルＡないしサンプルＣに比べて厚くなっている。また、ｙは２．４７となっており、化学量論的組成を有するＴａ2Ｏ5よりも酸素が欠損した状態になっているのが分かる。また、ランプアニール装置で酸化処理を行ったサンプルＥでは、第２のタンタル酸化物層ＴａＯyの膜厚が７．３ｎｍで、ｙが２．３８であった。
【０１６６】
［不揮発性記憶素子の断面観察］
上述のように、本実験で抵抗変化素子に形成した第２のタンタル酸化物層の膜厚は７〜８ｎｍ程度の値である。この程度の膜厚があれば、透過型電子顕微鏡による不揮発性素子の断面観察によって、第２のタンタル酸化物層の存在が容易に観察できる。そこで、素子Ｄの酸素プラズマ酸化により第２のタンタル酸化物層を形成した抵抗変化素子の断面観察を実際に行った。
【０１６７】
図１１（ａ）、図１１（ｂ）にその結果を示す。この図を見ると明らかなように、Ｐｔから成る第１電極、第１のタンタル酸化物層、第２のタンタル酸化物層、Ｐｔから成る第２電極が明確に確認できる。さらに第１のタンタル酸化物層の膜厚は若干のばらつきはあるが約２８ｎｍ、第２のタンタル酸化物層の膜厚は約８ｎｍ程度となっていることも分かる。
【０１６８】
これらの値は、同一の酸化条件で作製したサンプルＤのＸ線反射率測定の結果とほぼ一致している（表２より、第１のタンタル酸化物層の膜厚２６．６ｎｍ、第２のタンタル酸化物層の膜厚８．１ｎｍ）。
【０１６９】
以上のことから、第２の実験で用いた不揮発性記憶素子には、実際に第２のタンタル酸化物層が存在していることが明らかとなった。また、Ｘ線反射率測定による分析結果の妥当性の証明ともなっている。
【０１７０】
さらに、第３の実験について、説明を続ける。
【０１７１】
上述した第１の実験で用いた素子Ａ〜素子Ｃの場合、第１のタンタル酸化物層１０４ａの酸素含有率は５８ａｔ％（ＴａＯ1.4）であった。また第２の実験で用いた素子Ｄおよび素子Ｅの第１のタンタル酸化物層１０４ａの酸素含有率もこれに近く、６１ａｔ％（ＴａＯ1.6）であった。
【０１７２】
これに対し、第３の実験で用いた抵抗変化素子は、もう少し大きく酸素含有率を変化させた第１のタンタル酸化物層を備えている。第３の実験で用いた抵抗変化素子の構成については、第１の実験、および第２の実験の場合と同様であるので、図示は省略する。
【０１７３】
以下、図５を参照しながら、第１のタンタル酸化物層の酸素含有率を変化させて作製した第３の実験にかかる抵抗変化素子の製造方法及びその抵抗変化特性等について説明する。
【０１７４】
［スパッタリング時の酸素流量比と組成との関係］
まず、第３の実験におけるタンタル酸化物層の作製条件及び酸素含有率の解析結果について述べる。タンタルの酸化物は、第１の実験として説明した方法と同様の方法で作製した。但し、タンタル酸化物の酸素含有率は、スパッタリング時の酸素流量比を調整することで制御する。
【０１７５】
具体的なスパッタリング時の工程に従って説明すると、まず、スパッタリング装置内に基板を設置し、スパッタリング装置内を７×１０-4Ｐａ程度まで真空引きする。そして、タンタルをターゲットとして、パワーを２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力を３．３Ｐａ、基板の設定温度を３０℃にし、スパッタリングを行う。ここでは、酸素ガスの流量比を０．８％から６．７％まで変化させている。
【０１７６】
まずは、組成を調べる事が目的であるため、基板としては、Ｓｉ（シリコン）上にＳｉＯ2を２００ｎｍ堆積したものを用い、タンタル酸化物層の膜厚は約１００ｎｍになるようにスパッタリング時間を調整した。また、第１の実験で行ったような、酸素プラズマへの暴露は行っていない。
【０１７７】
図１２に、このようにして作製したタンタル酸化物層の組成をラザフォード後方散乱法（ＲＢＳ法）、及びオージェ電子分光法（ＡＥＳ法）によって解析した結果を示す。図１２から、酸素分圧比を０．８％から６．７％に変化させた場合、タンタル酸化物層中の酸素含有率は約４０ａｔ％（ＴａＯ0.66）から約７０ａｔ％（ＴａＯ2.3）へと変化していることが分かる。すなわち、タンタル酸化物層中の酸素含有率を酸素流量比によって制御可能であることが分かる。
【０１７８】
なお、組成測定用に用意した試料は、基板上に堆積後、測定までの間に大気中の酸素によって酸化され、表面に高酸素含有率層が形成されていると考えられる。しかしながら、ＲＢＳ及びＡＥＳの測定を行う前に、表面をエッチングして測定を行ったので、この表面の高酸素含有率層が、酸素含有率の測定に与える影響は無視しうる。
【０１７９】
なお、本実施の形態では、タンタル酸化物層の解析にラザフォード後方散乱法（ＲＢＳ）及びオージェ電子分光法（ＡＥＳ）を利用したが、蛍光Ｘ線分析法（ＸＰＳ）や電子線マイクロアナリシス法（ＥＰＭＡ）等の機器分析手法も利用可能である。
【０１８０】
［第１のタンタル酸化物層の組成と抵抗変化特性］
次に、酸素含有率を変化させたタンタル酸化物層を、第１のタンタル酸化物層１０４ａとして用いて抵抗変化層１０４を形成し、抵抗変化素子１００を構成した場合の抵抗変化特性について説明する。
【０１８１】
抵抗変化素子１００の作製は、第１の実験で説明した方法と同様の方法を用いた。すなわち、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成し、下部電極１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１０２上に形成する。その後、下部電極１０３上に、タンタルをターゲットとして、パワーを２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力を３．３Ｐａ、基板の設定温度を３０℃としてスパッタリングを行い、第１のタンタル酸化物層１０４ａを形成する。
【０１８２】
本実験で検討した範囲では、酸素ガスの流量比を、０．８％から６．７％まで変化させて各実施例を作製した。
【０１８３】
第１のタンタル酸化物層１０４ａの膜厚は３０ｎｍになるようにスパッタリング時間を調節した。その後、第１のタンタル酸化物層１０４ａの最表面に対して酸素プラズマを３０秒間照射し、第２のタンタル酸化物層１０４ｂを形成した。最後に、第２のタンタル酸化物層１０４ｂ上に、上部電極１０５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタ法により形成して、抵抗変化素子１００を作製した。
【０１８４】
以上のように作製した抵抗変化素子の抵抗変化現象を測定した。その結果、図１２のα点（酸素流量比約１．７％、酸素含有率約４５ａｔ％）からβ点（酸素流量比約５％、酸素含有率約６５ａｔ％）のタンタル酸化膜を使った不揮発性記憶素子では、高抵抗値が低抵抗値の５倍以上と良好であった。
【０１８５】
図１３（ａ）および図１３（ｂ）は、それぞれ、α点およびβ点の酸素含有率を有する試料についてのパルス印加回数に対する抵抗変化特性を測定した結果である。図１３（ａ）および図１３（ｂ）によれば、α点およびβ点の酸素含有率においては、共に、高抵抗値が低抵抗値の５倍以上と良好であることがわかる。したがって、酸素含有率が４５〜６５ａｔ％の組成範囲、すなわち抵抗変化層をＴａＯxと表記した場合におけるｘの範囲が０．８≦ｘ≦１．９の範囲がより適切な抵抗変化層の範囲である（酸素含有率＝４５ａｔ％がｘ＝０．８に、酸素含有率＝６５ａｔ％がｘ＝１．９にそれぞれ対応）。
【０１８６】
以上、第１の実験〜第３の実験で述べてきたように、図４で示す抵抗変化素子において、下部電極に接して配置されたＴａＯx（０．８≦ｘ≦１．９）の組成式で表される第１の酸素不足型のタンタル酸化物層と、上部電極に接して配置されたＴａＯy（２．１≦ｙ＜２．５）の組成式で表される第２の酸素不足型のタンタル酸化物の積層構造からなる抵抗変化層１０４は、下部電極側に対し上部電極側に負の電圧パルス印加で低抵抗状態へ変化し、下部電極に対し上部電極側に正の電圧パルス印加で高抵抗状態への変化を繰り返すＢモードの安定した抵抗変化を示すことがわかった。
【０１８７】
また、このように構成された抵抗変化素子は、逆極性の抵抗変化であるＡモードの抵抗変化を示すことはなかった。またこの構成において第２の酸素不足型のタンタル酸化物層の膜厚は１ｎｍ以上８ｎｍ以下がＢモードの安定した抵抗変化を示すのに好適であった。
【０１８８】
次に、ここまでの説明とは逆のＡモードの抵抗変化を安定して生じる抵抗変化素子に関する第４の実験について説明する。
【０１８９】
［抵抗変化素子の構成］
図１４は、第４の実験にかかる抵抗変化素子の一構成例を示した断面図である。図１４に示すように、第４の実験で用いた抵抗変化素子１００は、基板１０１と、その基板１０１上に形成された酸化物層１０２と、その酸化物層１０２上に形成された下部電極１０３と、上部電極１０５と、下部電極１０３および上部電極１０５に挟まれた抵抗変化層１０４とを備えている。
【０１９０】
ここで、抵抗変化層１０４は、酸素含有率が低い第１のタンタル含有層（以下、「第１のタンタル酸化物層」という）１０４ａと、その第１のタンタル酸化物層１０４ａ上に形成された酸素含有率が高い第２のタンタル含有層（以下、「第２のタンタル酸化物層」という）１０４ｂとで構成されている。
【０１９１】
第４の実験で用いた抵抗変化素子について、第１の実験〜第３の実験の場合と異なる点は、第２のタンタル酸化物層１０４ｂが下部電極１０３と接するように配置され、第１のタンタル酸化物層１０４ａが上部電極１０５と接するように配置されているところである。
【０１９２】
［抵抗変化素子の製造方法］
次に、図１５（ａ）〜図１５（ｃ）を参照しながら、本実施の形態の抵抗変化素子１００の製造方法について説明する。
【０１９３】
まず、図１５（ａ）に示したように、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成する。そして、下部電極１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１０２上に形成する。その後、下部電極１０３上に、第２のタンタル酸化物層１０４ｂを、Ｔａ2Ｏ5ターゲットを用いたスパッタリング法で約３ｎｍ形成する。
【０１９４】
次に、図１５（ｂ）のように、第２のタンタル酸化物層１０４ｂ上に第１のタンタル酸化物層１０４ａをタンタルターゲットを用いた反応性スパッタリング法で形成する。第１のタンタル酸化物層１０４ａはタンタルをターゲットとして、パワーを１．６ｋＷ、アルゴンガスを３４ｓｃｃｍ、酸素ガスを２１ｓｃｃｍ流して、スパッタリング装置内の圧力を０．１７Ｐａに保ち、１８秒間スパッタリングを行う。これにより、抵抗率が６ｍΩｃｍで酸素含有率が約６１ａｔ％（ＴａＯ1.6）の第１のタンタル酸化物層が２７ｎｍ堆積した。
【０１９５】
これにより、第２のタンタル酸化物層１０４ｂの表面に、当該第２のタンタル酸化物層１０４ｂよりも酸素含有率の低い第１のタンタル酸化物層１０４ａが形成される。このようにして第２のタンタル酸化物層１０４ｂと第１のタンタル酸化物層１０４ａとが積層された積層構造により抵抗変化層１０４が構成される。
【０１９６】
その後、第１のタンタル酸化物層１０４ａ上に、上部電極１０５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。最後に、フォトレジスト工程によって、フォトレジストによるパターン１０６を形成し、図１５（ｃ）のように、ドライエッチングによって、素子領域１０７を形成する。
【０１９７】
上述した製造方法にしたがって、素子Ｆを作製した。ここで素子領域の１０７は、一辺が０．５μｍの四角の形状とした。
【０１９８】
［素子Ｆの抵抗変化特性］
次に、第４の実験において実際に作製した素子Ｆに対して電気的パルスを印加して、抵抗変化を起こさせた時の特性について説明する。
【０１９９】
図１６は、素子Ｆに対し、下部電極を基準にして上部電極に正電圧１．５Ｖおよび負電圧−１．８Ｖのパルスを交互に印加し続けた場合の、その都度の抵抗変化層の抵抗値を表したグラフである。パルス幅は１００ｎｓｅｃとした。
【０２００】
最初に上部電極に正電圧１．５Ｖを加えると、抵抗値が約２００Ωに低下し、負電圧−１．８Ｖを加えると抵抗値は２００００Ω程度に増加している。その後、正電圧１．５Ｖと負電圧−１．８Ｖの電気的パルスを交互に加えることで抵抗値は約１００Ωと約８０００Ωの間を往復する安定したＡモードの抵抗変化が起こっている。
【０２０１】
図１７は、素子Ｆの抵抗変化の様子を示す電流−電圧のヒステリシス特性で、下部電極１０３を基準にしたときの上部電極１０５の電圧を横軸に、そのとき素子Ｆに流れる電流値を縦軸に示している。
【０２０２】
図１７において、下部電極１０３を基準に上部電極１０５側に負電圧を印加していくと、電流はほぼ電圧に比例して増加し、Ａ点で示す負電圧を超えると急激に電流は減少する。つまり低抵抗状態から高抵抗状態に抵抗変化している様子を示している。
【０２０３】
一方、高抵抗状態において、下部電極１０３を基準に上部電極１０５側に正電圧（上部電極１０５を基準に下部電極１０３側に負電圧印加と等価）を印加していくと、Ｂ点で示す負電圧を超えると急激に電流は増加する。つまり高抵抗状態から低抵抗状態に抵抗変化している様子を示している。
【０２０４】
また、図１７において、低抵抗状態から高抵抗状態への変化はＡ点を通過して初めて起こり、高抵抗状態から低抵抗状態への変化はＢ点を通過して起こる。
【０２０５】
従って、素子ＦはＡモードでの抵抗変化を起こしていること、および低抵抗状態から高抵抗状態への抵抗変化電流が、高抵抗状態から低抵抗状態への抵抗変化電流より、より大きな電流駆動が必要とされることがわかる。
【０２０６】
［抵抗変化層の推定］
第４の実験で用いた抵抗変化素子における抵抗変化層１０４の構造、特に本実験で作製したＴａ2Ｏ5のターゲットを用いてスパッタ形成した第２のタンタル酸化物層の組成について検討する。
【０２０７】
この第２のタンタル酸化物層の組成はスパッタ時のプラズマの影響で、Ｔａ2Ｏ5そのものではなく、若干酸素の欠損した組成になると考えられる。したがってターゲット組成より若干酸素が少ないタンタル酸化物層ＴａＯy（ｙ＝２．３〜２．４）が形成されていると推察される。
【０２０８】
したがって、本実験での抵抗変化層１０４の構造は、図１７に示す抵抗変化素子において、第２のタンタル酸化物層１０４ｂはＴａＯy（ｙ＝２．３〜２．４）の組成で膜厚＝３ｎｍであり、第１のタンタル酸化物層１０４ａはＴａＯx（ｘ＝１．６）の組成で膜厚＝２７ｎｍであると同定できる。
【０２０９】
以上、第４の実験について述べたように、図１４で示す抵抗変化素子において、下部電極に接して配置されたＴａＯy（ｙ＝２．３〜２．４）の組成式で表される第２の酸素不足型のタンタル酸化物層と、上部電極に接して配置されたＴａＯx（ｘ＝１．６）の組成式で表される第１の酸素不足型のタンタル酸化物の積層構造からなる抵抗変化層１０４は、下部電極に対し上部電極に正の電圧パルス印加で低抵抗状態へ変化し、下部電極に対し上部電極に負の電圧パルス印加で高抵抗状態への変化を繰り返すＡモードの安定した抵抗変化を示すことがわかった。
【０２１０】
また、このように構成された抵抗変化素子は、逆極性の抵抗変化であるＢモードの抵抗変化を示すことはなかった。またこの構成において第２の酸素不足型のタンタル酸化物層の膜厚は３ｎｍであった。
【０２１１】
この第４の実験における抵抗変化素子の構成と第１の実験〜第３の実験における抵抗変化素子の組成とを組み合わせることにより、図１４で示す構成の抵抗変化素子において、ＴａＯx（０．８≦ｘ≦１．９）の組成式で表される第１の酸素不足型のタンタル酸化物層１０４ａと、ＴａＯy（２．１≦ｙ＜２．５）の組成式で表される第２の酸素不足型のタンタル酸化物層１０４ｂの積層構造からなる抵抗変化層１０４を用いた抵抗変化素子は、下部電極側に対し上部電極側に正の電圧パルス印加で低抵抗状態へ変化し、下部電極に対し上部電極側に負の電圧パルス印加で高抵抗状態への変化を繰り返すＡモードの安定した抵抗変化を示すことが十分に推測できる。
【０２１２】
また、この構成においては逆極性の抵抗変化であるＢモードの抵抗変化を示すことがないことも推測できる。またこの構成においても第２の酸素不足型のタンタル酸化物層の膜厚は１ｎｍ以上８ｎｍ以下であることがＡモードの安定した抵抗変化を示すのに好適であることが推測できる。
【０２１３】
［本発明の実施の形態における抵抗変化型不揮発性記憶装置］
次に、本発明の実施の形態として、上記で説明した抵抗変化素子を用いた１Ｔ１Ｒ型の不揮発性記憶装置について説明する。
【０２１４】
［ＮＭＯＳ構成の１Ｔ１Ｒ不揮発性記憶装置］
図１８は、本発明の実施の形態に係る不揮発性記憶装置の構成を示すブロック図である。
【０２１５】
図１８に示すように、本実施の形態に係る不揮発性記憶装置２００は、半導体基板上に、メモリ本体部２０１を備えており、メモリ本体部２０１は、メモリアレイ２０２と、行選択回路２０８、ワード線ドライバＷＬＤ、ソース線ドライバＳＬＤからなる行ドライバ２０７と、列選択回路２０３と、データの書き込みを行うための書き込み回路２０６と、選択ビット線に流れる電流量を検出し、記憶されているデータが「１」か「０」かを判定するセンスアンプ２０４と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０５とを備える。
【０２１６】
さらには、書き込み用電源２１１として低抵抗（ＬＲ）化用電源２１２と高抵抗（ＨＲ）化用電源２１３を備え、低抵抗（ＬＲ）化用電源２１２の出力Ｖ２は、行ドライバ２０７に供給され、高抵抗（ＨＲ）化用電源２１３の出力Ｖ１は、書き込み回路２０６に供給されている。
【０２１７】
さらに、外部から入力されるアドレス信号を受け取るアドレス入力回路２０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２１０とを備えている。
【０２１８】
メモリアレイ２０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、・・・および複数のビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・と、これらのワード線ＷＬ０、ＷＬ１、ＷＬ２、・・・、およびビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・の交点に対応してそれぞれ設けられた複数のＮＭＯＳトランジスタＮ１１、Ｎ１２、Ｎ１３、Ｎ２１、Ｎ２２、Ｎ２３、Ｎ３１、Ｎ３２、Ｎ３３、・・・（以下、「トランジスタＮ１１、Ｎ１２、・・・」と表す）と、トランジスタＮ１１、Ｎ１２、・・・と１対１に直列接続された複数の抵抗変化素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ３１、Ｒ３２、Ｒ３３、・・・（以下、「抵抗変化素子Ｒ１１、Ｒ１２、・・・」と表す）とを備え、個々がメモリセルＭ１１、Ｍ１２、Ｍ１３、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ３１、Ｍ３２、Ｍ３３、・・・（以下、「メモリセルＭ１１、Ｍ１２、・・・」と表す）を構成している。ここで、抵抗変化素子Ｒ１１、Ｒ１２、・・・が、本発明の基礎データとして上記で説明した抵抗変化素子である。
【０２１９】
図１８に示すように、トランジスタＮ１１、Ｎ２１、Ｎ３１、・・・のゲートはワード線ＷＬ０に接続され、トランジスタＮ１２、Ｎ２２、Ｎ３２、・・・のゲートはワード線ＷＬ１に接続され、トランジスタＮ１３、Ｎ２３、Ｎ３３、・・・のゲートはワード線ＷＬ２に接続され、トランジスタＮ１４、Ｎ２４、Ｎ３４、・・・のゲートはワード線ＷＬ３に接続されている。
【０２２０】
また、トランジスタＮ１１、Ｎ２１、Ｎ３１、・・・およびトランジスタＮ１２、Ｎ２２、Ｎ３２、・・・はソース線ＳＬ０に共通に接続され、トランジスタＮ１３、Ｎ２３、Ｎ３３、・・・およびトランジスタＮ１４、Ｎ２４、Ｎ３４、・・・はソース線ＳＬ２に共通に接続されている。
【０２２１】
また、抵抗変化素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４・・・はビット線ＢＬ０に接続され、抵抗変化素子Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４・・・はビット線ＢＬ１に接続され、抵抗変化素子Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４・・・はビット線ＢＬ２に接続されている。
【０２２２】
アドレス入力回路２０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路２０８へ出力するとともに、列アドレス信号を列選択回路２０３へ出力する。ここで、アドレス信号は、複数のメモリセルＭ１１、Ｍ１２、・・・のうちの選択される特定のメモリセルのアドレスを示す信号である。
【０２２３】
制御回路２１０は、データの書き込みサイクルにおいては、データ入出力回路２０５に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路２０６へ出力する。他方、データの読み出しサイクルにおいて、制御回路２１０は、読み出し動作を指示する読み出し信号をセンスアンプ２０４へ出力する。
【０２２４】
行選択回路２０８は、アドレス入力回路２０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、行ドライバ２０７より、複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、・・・のうちの何れかに対応するワード線ドライバ回路ＷＬＤより、その選択されたワード線に対して、所定の電圧を印加する。
【０２２５】
また同様に、行選択回路２０８は、アドレス入力回路２０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、行ドライバ２０７より、複数のソース線ＳＬ０、ＳＬ２、・・・のうちの何れかに対応するソース線ドライバ回路ＳＬＤより、その選択されたソース線に対して、所定の電圧を印加する。
【０２２６】
また、列選択回路２０３は、アドレス入力回路２０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０、ＢＬ１、ＢＬ２、・・・のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
【０２２７】
書き込み回路２０６は、制御回路２１０から出力された書き込み信号を受け取った場合、列選択回路２０３に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
【０２２８】
また、センスアンプ２０４は、データの読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、記憶されているデータが「１」か「０」かを判定する。その結果得られた出力データＤＯは、データ入出力回路２０５を介して、外部回路へ出力される。
【０２２９】
書き込み用電源２１１は、低抵抗化用のＬＲ化用電源２１２と高抵抗化用のＨＲ化用電源２１３より構成され、その出力は各々、行ドライバ２０７および書き込み回路２０６に入力されている。
【０２３０】
抵抗変化素子Ｒ１１、Ｒ１２、・・・として、例えば本発明の基礎データとして説明した素子Ｄを用いる場合、図１０のＡ点の電圧を高抵抗化電圧ＶHR、Ｂ点の電圧を低抵抗化電圧ＶLRと表記するとき、ＨＲ化用電源２１３は、抵抗変化素子Ｒ１１、Ｒ１２、・・・に対して、高抵抗化電圧ＶHRを超える正の電圧の印加が可能な電源回路であり、ＬＲ化用電源２１２は、抵抗変化素子Ｒ１１、Ｒ１２、・・・に対して、低抵抗化電圧ＶLRの絶対値を超える負の電圧の印加が可能な電源回路である。
【０２３１】
図１９は、図１８におけるＣ部に対応するメモリセル３００の構成（２ビット分の構成）を示す断面図、および抵抗変化素子３０９の拡大図である。
【０２３２】
トランジスタ３１７、抵抗変化素子３０９は、各々図１８におけるトランジスタＮ１１、Ｎ１２と抵抗変化素子Ｒ１１、Ｒ１２に対応している。
【０２３３】
メモリセル３００は、半導体基板３０１上に、第２のＮ型拡散層領域３０２ａ、第１のＮ型拡散層領域３０２ｂ、ゲート絶縁膜３０３ａ、ゲート電極３０３ｂ、第１ビア３０４、第１配線層３０５、第２ビア３０６、第２配線層３０７、第３ビア３０８、抵抗変化素子３０９、第４ビア３１０、第３配線層３１１を順に形成して構成される。
【０２３４】
第４ビア３１０と接続される第３配線層３１１がビット線ＢＬ０に対応し、トランジスタ３１７の第２のＮ型拡散層領域３０２ａに接続された、第１配線層３０５および第２配線層３０７が、この図面に垂直に走るソース線ＳＬ０に対応している。
【０２３５】
半導体基板３０１の電圧は０Ｖで、０Ｖ電源線（図示なし）より、一般的に知られている構成で供給されている。
【０２３６】
図１９の拡大部分に示されるように、抵抗変化素子３０９は、第３ビア３０８上に下部電極３０９ａ、抵抗変化層３０９ｂ、上部電極３０９ｃがサンドイッチ状に形成され、さらには第３配線と接続される第４ビア３１０につながっている。
【０２３７】
ここで、抵抗変化層３０９ｂの材料は酸素不足型の遷移金属酸化物であり、本実施例ではＴａＯx（但し、ｘ＝１．５４）で表される組成を有する導電性の第１の酸素不足型のタンタル酸化物層３０９ｂ−１と、ＴａＯy（但し、ｙ＝２．４７）で表される組成を有する導電性の第２の酸素不足型のタンタル酸化物層３０９ｂ−２とが積層された積層構造からなり、ＴａＯx（但し、ｘ＝１．５４）の膜厚＝２６．６ｎｍ、ＴａＯy（但し、ｙ＝２．４７）の膜厚＝２．４７ｎｍである。さらに、下部電極３０９ａと上部電極３０９ｃは同一の材料、本実施例ではＰｔ（白金）で構成され、下部電極３０９ａはビアを介してトランジスタの第２のＮ型拡散層領域３０２ｂに接続され、上部電極３０９ｃはビアを介して第３配線層３１１で形成のビット線ＢＬ０に接続される構造となっている。
【０２３８】
［抵抗変化型不揮発性記憶装置の動作］
以上の様に構成された抵抗変化型不揮発性記憶装置について、データを書き込む場合の書き込みサイクル、およびデータを読み出す場合の読み出しサイクルにおける動作例について、図２０（ａ）〜図２０（ｃ）に示すタイミングチャートを参照しながら説明する。
【０２３９】
図２０（ａ）〜図２０（ｃ）は、本発明の実施の形態に係る不揮発性記憶装置の動作例を示すタイミングチャートである。なお、ここでは、抵抗変化層が高抵抗状態の場合をデータ「１」に、低抵抗状態の場合をデータ「０」にそれぞれ割り当てると定義して、その動作例を示す。また、説明は、メモリセルＭ１１についてデータの書き込みおよび読み出しをする場合のみについて示す。
【０２４０】
また、図２０（ａ）において、ＬＲ化用電源２１２で発生する電圧Ｖ２は、抵抗変化素子Ｒ１１、Ｒ１２・・・に対し、低抵抗化電圧ＶLRを超える電圧が印加される電圧値に決定される。
【０２４１】
図２０（ｂ）において、ＨＲ化用電源２１３で発生する電圧Ｖ１は、抵抗変化素子Ｒ１１、Ｒ１２・・・に対し、高抵抗化電圧ＶHRを超える電圧が印加される電圧値に決定される。
【０２４２】
Ｖ１およびＶ２の決定方法については、後述する。
【０２４３】
図２０（ｃ）において、Ｖｒｅａｄは、センスアンプ２０４で発生されている読み出し用電圧で、高抵抗化電圧ＶHR以下の電圧が、抵抗変化素子Ｒ１１、Ｒ１２・・・に印加される電圧値である。
【０２４４】
また、図２０（ａ）〜図２０（ｃ）において、ＶＤＤは不揮発性記憶装置２００に供給される電源電圧に対応している。
【０２４５】
図２０（ａ）に示すメモリセルＭ１１に対するデータ「０」書き込みサイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０を電圧Ｖ２に設定する。次に、選択するワード線ＷＬ０を電圧ＶＤＤに設定し、選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。この段階ではトランジスタ３１７の第２のＮ型拡散層領域３０２ａと、第１のＮ型拡散層領域３０２ｂはともに電圧Ｖ２が印加されているので、電流は流れない。
【０２４６】
次に、選択ビット線ＢＬ０を所定期間、電圧０Ｖに設定し、所定期間後、再度電圧Ｖ２となるパルス波形を印加する。この段階で、抵抗変化素子３０９には下部電極３０９ａを基準にして上部電極３０９ｃに、低抵抗化電圧ＶLRを超える絶対値を持つ負の電圧が印加され、高抵抗値から低抵抗値に書き込みが行われる。その後、ワード線ＷＬ０を電圧０Ｖに設定し、トランジスタ３１７をオフして、データ「０」の書き込みが完了する。
【０２４７】
図２０（ｂ）に示すメモリセルＭ１１に対するデータ「１」書き込みサイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０を電圧０Ｖに設定する。次に、選択するワード線ＷＬ０を電圧ＶＤＤに設定し、選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。
【０２４８】
次に、選択ビット線ＢＬ０を所定期間、電圧Ｖ１に設定し、所定期間後、再度電圧０Ｖとなるパルス波形を印加する。この段階で、抵抗変化素子３０９には下部電極３０９ａを基準にして上部電極３０９ｃに、高抵抗化電圧ＶHRを超える正の電圧が印加され、低抵抗値から高抵抗値に書き込みが行われる。その後、ワード線ＷＬ０を電圧０Ｖに設定し、データ「１」の書き込みが完了する。
【０２４９】
図２０（ｃ）に示すメモリセルＭ１１に対するデータの読み出しサイクルにおいては、最初に選択ビット線ＢＬ０、ソース線ＳＬ０を電圧０Ｖに設定する。次に、選択するワード線ＷＬ０を電圧ＶＤＤに設定し、選択メモリセルＭ１１のＮＭＯＳトランジスタＮ１１をオンする。
【０２５０】
次に、選択ビット線ＢＬ０を所定期間、読み出し電圧Ｖｒｅａｄに設定し、センスアンプ２０４により、選択メモリセルＭ１１に流れる電流値を検出することで、記憶されているデータがデータ「０」かデータ「１」かを判定する。その後、ワード線ＷＬ０を電圧０Ｖに設定し、データの読み出し動作を完了する。
【０２５１】
［１Ｔ１Ｒ型メモリセルの特性］
実施の形態における１Ｔ１Ｒ型メモリセルＭ１１、Ｍ１２、・・・について、特にＮＭＯＳトランジスタＮ１１、Ｎ１２・・・の構成について説明する。
【０２５２】
本実施の形態に従うと、図１９の拡大部分に示すように、抵抗変化素子３０９は、上部電極３０９ｃ側に酸素含有率が高いＴａＯy（但し、ｙ＝２．４７）で表される組成を有する導電性の第２の酸素不足型のタンタル酸化物層３０９ｂ−２が配置される構造となっており、下部電極３０９ａに対し上部電極３０９ｃに正電圧を印加で、この界面近傍で酸化現象が進行し高抵抗状態に変化し、逆方向の電圧で還元現象が進行し低抵抗状態に変化すると考えられ、電圧印加方向に対する抵抗変化の状態が一通りに限定できる。
【０２５３】
図２１は、メモリセルの両端に２．２Ｖを印加したとき、抵抗変化素子に印加される電圧を抵抗変化素子の抵抗値との関係で示している。
【０２５４】
印加方向１は図１８において、ビット線ＢＬ０、ＢＬ１、・・・に所定の正電圧を、ソース線ＳＬ０、ＳＬ１・・・に０Ｖを印加したとき、すなわち、下部電極３０９ａに対し上部電極３０９ｃに正の電圧を印加したときの特性である。
【０２５５】
また、印加方向２は図１８において、ビット線ＢＬ０、ＢＬ１、・・・に０Ｖを、ソース線ＳＬ０、ＳＬ１・・・に所定の正電圧を、すなわち、下部電極３０９ａに対し上部電極３０９ｃに負の電圧を印加したとき印加したときの特性を示している。
【０２５６】
例えば、素子抵抗値が１０００Ωの時、印加方向１の場合は、抵抗変化素子には約２．１Ｖが印加できることを示しており、電流値としては、２．１Ｖ÷１０００Ω＝２．１ｍＡが駆動できることを示している。また印加方向２の場合は、抵抗変化素子には約１．２５Ｖが印加できることを示しており、電流値としては、１．２５Ｖ÷１０００Ω＝１．２５ｍＡが駆動できることを示している。
【０２５７】
このことから、ＮＭＯＳトランジスタの基板バイアス効果の影響が少ない印加方向１が、印加方向２の場合に比べ、この場合であれば約１．７倍大きな電流が駆動できることがわかる。
【０２５８】
また、図２０（ａ）で説明のＬＲ化用電源２１２で発生されている電圧Ｖ２は、印加方向２の特性を用いて決めることができる。
【０２５９】
例えば、抵抗変化素子３０９の高抵抗状態における抵抗値が１０ｋΩとすると、メモリセルの両端に２．２Ｖの印加で、抵抗変化素子３０９には約１．５Ｖまで印加できることが分かる（図２１のＣ点）。このときの電流値は１．５Ｖ÷１０ｋΩ＝０．１５ｍＡである。
【０２６０】
抵抗変化素子３０９を低抵抗化させるための低抵抗化電圧ＶLRが例えば−１．１Ｖ（図１０のＢ点）とすると、ＬＲ化用電源２１２にて、電圧Ｖ２を２．２Ｖとし、かつ０．１５ｍＡ以上の電流駆動能力があれば、抵抗変化素子３０９に対し低抵抗化電圧ＶLRを超える電圧が印加できる。
【０２６１】
同様に、図２０（ｂ）で説明のＨＲ化用電源２１３で発生されている電圧Ｖ１の値は、印加方向１の特性を用いて決めることができる。
【０２６２】
例えば、抵抗変化素子３０９の低抵抗状態における抵抗値が１０００Ωとすると、メモリセルの両端に２．２Ｖの印加で、抵抗変化素子３０９には約２．１Ｖまで印加できることが分かる（図２１のＤ点）。このときの電流値は２．１Ｖ÷１０００Ω＝２．１ｍＡである。
【０２６３】
抵抗変化素子３０９を高抵抗化させるための高抵抗化電圧ＶHRが例えば１．２Ｖ（図１０のＡ点）とすると、ＨＲ化用電源２１３にて、電圧Ｖ１を２．２Ｖとし、かつ２．１ｍＡ以上の電流駆動能力があれば、抵抗変化素子３０９に対し高抵抗化電圧ＶHRを超える電圧が印加できる。より好適には、電圧Ｖ１をより低い電圧（例えば１．８Ｖ等）で、一定以上の余裕度をもった電圧値に決定してもよい。
【０２６４】
また、設計段階では上述の様な手法で大体の電圧を設定しておき、製品検査の段階で、電圧Ｖ１や電圧Ｖ２を抵抗変化が安定にできる電圧に動作確認しながら最適電圧に微調整して決定する従来一般的に知られている手法を併用してもよい。
【０２６５】
以上説明したように、本実施の形態の抵抗変化型不揮発性記憶装置では、酸素含有率が高い第２の酸素不足型のタンタル酸化物層を上部電極側に配置し、酸素含有率が低い第１の酸素不足型のタンタル酸化物層を下部電極側に配置してなる抵抗変化素子を用いるので、各メモリセルにおいて、１つの方向の抵抗変化（低抵抗化または高抵抗化）を安定的に生ぜしめる電圧印加方向（駆動極性）が一義的に決まる。
【０２６６】
そして、この下部電極とＮＭＯＳトランジスタのＮ型拡散層領域の１つとを接続してメモリセルを構成するので、より大きな電流が必要な低抵抗から高抵抗への抵抗変化のための電圧印加を、印加方向１に確実に一致させて行うことができ、印加方向２になる場合を想定する必要がなく、最適なトランジスタ寸法でメモリセルを設計することができる。
【０２６７】
このことは、電流駆動能力に余裕があれば、特にＨＲ化電源電圧Ｖ１を、より低電圧化できることでもあり、低電圧化や低消費電力化にも有効である。
【０２６８】
さらには、駆動極性が一義的に決まることで、抵抗変化特性のモードを識別する情報を管理する必要がなく、単純で安価な回路構成にできる。
【０２６９】
［その他の１Ｔ１Ｒ型メモリセルの構成例］
図２２（ａ）〜図２２（ｆ）は、実施の形態で説明した１Ｔ１Ｒ型メモリセルを含め、一般的に知られている抵抗変化素子に用いられている、１Ｔ１Ｒ型メモリセルの回路構成を示す回路図である。
【０２７０】
図２２（ａ）は、実施の形態で説明したＮＭＯＳトランジスタを使用した構成を示す。
【０２７１】
図２２（ｂ）は、図２２（ａ）の構成に対し、ビット線とソース線の接続関係を入れ替えた構成を示す。
【０２７２】
図２２（ｃ）は、図２２（ｂ）の構成に対し、ソース線を、固定された基準電圧を供給する基準電源に接続した構成を示す。この場合、基準電圧に対してビット線電圧を高くするか、低くするかで書き込み状態を制御する。
【０２７３】
図２２（ｄ）は、ＮＭＯＳトランジスタを使用した図２２（ａ）の構成に対し、ＰＭＯＳトランジスタを使用した構成を示す。この場合、ＰＭＯＳトランジスタの基板電圧は、電源電圧ＶＤＤなどの高電位が供給される。また、メモリセルはワード線をロウレベルにすることで選択される点が異なるが、その他の制御方法は図２２（ａ）のＮＭＯＳトランジスタで構成した場合と同じである。
【０２７４】
図２２（ｅ）は、図２２（ｄ）の構成に対し、ビット線とソース線の接続関係を入れ替えた構成を示す。
【０２７５】
図２２（ｆ）は、図２２（ｅ）の構成に対し、ソース線を、固定された基準電圧を供給する基準電源に接続した構成を示す。この場合、基準電圧に対してビット線電圧を高くするか、低くするかで書き込み状態を制御する。
【０２７６】
図２３（ａ）〜図２３（ｆ）は、図２２（ａ）〜図２２（ｆ）の回路を実現するための、抵抗変化素子とトランジスタの本発明に係る接続関係を示す図である。
【０２７７】
ここで、抵抗変化層３０９ｅは抵抗変化層３０９ｂと同じく酸素不足型のタンタル酸化物よりなり、酸素含有率が高い第２の酸素不足型のタンタル酸化物層３０９ｅ−２を下部電極に接して配置し、酸素含有率が低い第１の酸素不足型のタンタル酸化物層３０９ｅ−１を上部電極に接して配置して構成される。
【０２７８】
図２３（ａ）は、図１９に示される構成と同一であるので、説明は省略する。
【０２７９】
図２３（ｂ）は、図２３（ａ）の構成に対し、ビット線とソース線の接続関係を入れ替えて構成され、酸素含有率が高い第２の酸素不足型のタンタル酸化物層３０９ｂ−２を上部電極に接して配置し、酸素含有率が低い第１の酸素不足型のタンタル酸化物層３０９ｂ−１を下部電極に接して配置した構成であり、抵抗変化を起こしやすい界面（つまり、第２の酸素不足型のタンタル酸化物層３０９ｂ−２）に接する上部電極３０９ｃがソース線に接続され、抵抗変化を起こしにくい界面（つまり、第１の酸素不足型のタンタル酸化物層３０９ｂ−１）に接する下部電極３０９ａが、ＮＭＯＳトランジスタを介してビット線に接続される。
【０２８０】
この場合も図２３（ａ）の場合と同様、ソース線とワード線は同方向に配線され、ビット線はこれらに垂直方向に配線される。
【０２８１】
図２３（ｃ）の構成では、抵抗変化を起こしやすい界面に接する上部電極３０９ｃが基準電源に接続され、抵抗変化を起こしにくい界面に接する下部電極３０９ａが、ＮＭＯＳトランジスタを介してビット線に接続される。
【０２８２】
図２３（ｄ）は、図２３（ａ）の場合とは反対に、酸素含有率が高い第２の酸素不足型のタンタル酸化物層３０９ｅ−２を下部電極側に配置し、酸素含有率が低い第１の酸素不足型のタンタル酸化物層３０９ｅ−１を上部電極側に配置した構成であり、抵抗変化を起こしにくい界面（つまり、第１の酸素不足型のタンタル酸化物層３０９ｅ−１）に接する上部電極３０９ｆがビット線に接続され、抵抗変化を起こしやすい界面（つまり、第２の酸素不足型のタンタル酸化物層３０９ｅ−２）に接する下部電極３０９ｄが、ＰＭＯＳトランジスタを介してビット線に接続される。この場合も図２３（ａ）の場合と同様、ソース線とワード線は同方向に配線され、ビット線はこれらに垂直方向に配線される。
【０２８３】
図２３（ｅ）は、図２３（ｄ）の構成に対し、ビット線とソース線の接続関係を入れ替えて構成され、抵抗変化を起こしにくい界面に接する上部電極３０９ｆがソース線に接続され、抵抗変化を起こしやすい界面に接する下部電極３０９ｄが、ＰＭＯＳトランジスタを介してソース線に接続される。
【０２８４】
この場合も図２３（ｄ）の場合と同様、ソース線とワード線は同方向に配線され、ビット線はこれらに垂直方向に配線される。
【０２８５】
図２３（ｆ）は、抵抗変化を起こしにくい界面に接する上部電極３０９ｆが基準電源に接続され、抵抗変化を起こしやすい界面に接する下部電極３０９ｄが、ＰＭＯＳトランジスタを介してビット線に接続される。
【０２８６】
図２４は、ＰＭＯＳトランジスタで構成される図２３（ｄ）の１Ｔ１Ｒ型のメモリセル４００を、不揮発性記憶装置に適用した場合に、図１８におけるＣ部（２ビット分）に対応する断面図、および抵抗変化素子４０９の拡大図である。なお、図１９に示されるメモリセル３００と共通する部分は同じ符号を付し、重複する説明は省略する。
【０２８７】
メモリセル４００は、半導体基板３０１上に、Ｎウェル４１８、第２のＰ型拡散層領域４０２ａ、第１のＰ型拡散層領域４０２ｂ、ゲート絶縁膜３０３ａ、ゲート電極３０３ｂ、第１ビア３０４、第１配線層３０５、第２ビア３０６、第２配線層３０７、第３ビア３０８、抵抗変化素子４０９、第４ビア３１０、第３配線層３１１を順に形成して構成される。
【０２８８】
第４ビア３１０と接続される第３配線層３１１がビット線ＢＬ０に対応し、トランジスタ４１７の第２のＰ型拡散層領域４０２ａに接続された、第１配線層３０５および第２配線層３１１が、この図面に垂直に走るソース線ＳＬ０に対応している。Ｎウェルには、この不揮発性記憶装置２００の電源電圧ＶＤＤが、ＶＤＤ電源線（図示なし）より、一般的に知られている構成で供給されている。
【０２８９】
図２４の拡大部分に示されるように、抵抗変化素子４０９は、第３ビア３０８上に下部電極３０９ｄ、抵抗変化層３０９ｅ、上部電極３０９ｆがサンドイッチ状に形成され、さらには第３配線と接続される第４ビア３１０につながっている。
【０２９０】
ここで、ＰＭＯＳトランジスタで構成した１Ｔ１Ｒ型メモリセル（図２３（ｄ）〜図２３（ｆ））の場合、ＮＭＯＳトランジスタで構成した１Ｔ１Ｒ型メモリセル（図２３（ａ）〜図２３（ｃ））の場合とは逆に、トランジスタ４１７の第１のＰ型拡散層領域４０２ｂと接続される下部電極３０９ｄ側に、抵抗変化を起こしやすい酸素含有率が高い第２の酸素不足型のタンタル酸化物層３０９ｅ−２を配置し、上部電極３０９ｆ側に、抵抗変化を起こしにくい酸素含有率が低い第１の酸素不足型のタンタル酸化物層３０９ｅ−１を配置して構成している。
【０２９１】
これは、基板バイアス効果の影響が少なく、電流駆動能力が大きく取れるトランジスタ４１７の駆動方向は、第２のＰ型拡散層領域４０２ａをソースとし、このＰＭＯＳトランジスタの基板電圧となるＮウェル４１８の電圧（ＶＤＤ）に近くなる、すなわち、下部電極３０９ｄをハイレベルとし、上部電極３０９ｆをロウレベルにする方向である。
【０２９２】
この電圧印加方向に、より大きな電流が必要な低抵抗状態から高抵抗状態の抵抗変化方向を一致させるには、下部電極３０９ｄ側に、酸素含有率が高い第２の酸素不足型のタンタル酸化物層３０９ｅ−２を配置し、反対に上部電極３０９ｆ側に酸素含有率が低い第１の酸素不足型のタンタル酸化物層３０９ｅ−１を配置して構成することであり、上部電極３０９ｆに対し下部電極３０９ｄに正の電圧が印加され、このとき、下部電極３０９ｄの界面近傍で酸化現象が進行し高抵抗状態に変化できる。
【０２９３】
なお、一般的には１Ｔ１Ｒ型メモリセルには、ＮＭＯＳトランジスタが使用される場合が多いが、ＰＭＯＳトランジスタでメモリセルを形成する場合として、次のような場合が考えられる。
【０２９４】
例えば、選択するメモリセルにおいて、より大きなトランジスタの駆動電流を得る目的で、メモリセルのトランジスタの閾値電圧だけを低く設定することがある。この場合、選択メモリセルが属するビット線に接続される、選択メモリセル以外の非選択メモリセルへのリーク電流も増大する。その結果、読み出し特性が低下することが考えられる。
【０２９５】
選択メモリセルの駆動電流を維持したままリーク電流増大を回避する一つの方法として、半導体基板３０１の領域をいくつかのブロックに電気的に分離した構造とし、選択メモリセルが属するブロック以外のトランジスタについてその閾値電圧が高くなるように、そのブロックの基板電圧を変えてそのリーク電流を低減する方法が考えられる。
【０２９６】
一般的に、多くのＣＭＯＳ型半導体装置において、半導体基板３０１にはＰ型シリコン半導体が用いられている。従って、このような構成を実施しようとすると、メモリセルのトランジスタをＮＭＯＳトランジスタで構成する場合、例えばトリプルウェル構造として知られているウェル構造を採用して、基板領域をいくつかのブロックに電気的に分離する必要がある。その場合、新たな製造工程の追加が必要になり、コスト増大につながる。
【０２９７】
これに対し、メモリセルのトランジスタをＰＭＯＳトランジスタで構成する場合、Ｎウェル４１８を所望の単位でレイアウト設計してブロック化すればよいだけなので、製造工程の追加を伴わずブロックごとの分離が実施できる優位点が考えられる。
【０２９８】
また、図１９および図２４の断面図は、それぞれ図２３（ａ）、図２３（ｄ）に対応して示している。
【０２９９】
ＮＭＯＳトランジスタで構成される図２３（ｂ）、図２３（ｃ）に対応する断面図は、図１９の断面図に対して、ソース線、ビット線、基準電源が接続される配線層が変わるだけなので、説明を省略する。
【０３００】
また、ＰＭＯＳトランジスタで構成される図２３（ｅ）、図２３（ｆ）に対応する断面図は、図２４の断面図に対して、ソース線、ビット線、基準電圧が接続される配線層が変わるだけなので、説明を省略する。
【０３０１】
表３は、図２３（ａ）〜図２３（ｆ）に対応するメモリセル構造に関して、その各々について、抵抗素子に低抵抗化書き込みを行う場合と、高抵抗化書き込みを行う場合の、ビット線とソース線の制御方法を示すものである。
【０３０２】
【表３】
2010021134.tif 000046
【０３０３】
各メモリセルにおいて、１つの方向の抵抗変化（低抵抗化または高抵抗化）を安定的に生ぜしめる電圧印加方向（駆動極性）は、表３に従って一義的に決まるので、抵抗変化特性のモードを識別する情報を管理する必要がなく、回路構成が単純化できる。
【０３０４】
なお、本実施の形態において、電極材料としてＰｔを適用したが、他にＩｒ、Ｐｄ、Ａｇ、Ｃｕを適用しても良い。
【０３０５】
なお、本実施の形態では抵抗変化層にタンタル酸化物を用いた抵抗変化素子の例を示したが、抵抗変化層の材料はタンタル酸化物だけに限られない。本実施の形態と同様構造の素子を作製した場合に、ＡモードあるいはＢモードの抵抗変化特性を安定に示す材料であれば、同様に使用可能である。
【０３０６】
例えば、抵抗変化層にハフニウム酸化物を用いた抵抗変化素子、および抵抗変化層にジルコニウム酸化物を用いた抵抗変化素子において、ＡモードあるいはＢモードの抵抗変化特性が安定に発現すると推認できる基礎的なデータが、本願発明者らによって行われた実験から得られている。
【０３０７】
以下では、その実験について説明する。
【０３０８】
［抵抗変化層に酸素不足型のハフニウム酸化物を用いた抵抗変化素子］
抵抗変化層に酸素不足型のハフニウム酸化物を用いた抵抗変化型の不揮発性記憶素子に関する第５の実験について説明する。
【０３０９】
［抵抗変化素子の構成］
図２５は、本実験で用いた抵抗変化素子の一構成例を示した断面図である。
【０３１０】
図２５に示すように、本実験で用いた抵抗変化素子１１００は、基板１１０１と、その基板１１０１上に形成された酸化物層１１０２と、その酸化物層１１０２上に形成された下部電極１１０３と、上部電極１１０８と、下部電極１１０３および上部電極１１０８に挟まれた抵抗変化層１１０７とを備えている。
【０３１１】
ここで、抵抗変化層１１０７は、酸素含有率が低い第２のハフニウム含有層（以下、「第２のハフニウム酸化物層」という）１１０５と、その第２のハフニウム酸化物層１１０５の上下に形成された第２のハフニウム酸化物よりも酸素含有率が高い第１のハフニウム含有層（以下、「第１のハフニウム酸化物層」という）１１０４と第３のハフニウム含有層（以下、「第３のハフニウム酸化物層」という）１１０６とで構成されている。
【０３１２】
下部電極１１０３および上部電極１１０８の材料としては、例えば、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ｎｉ（ニッケル）、Ｗ（タングステン）、Ｃｕ（銅）、Ａｌ（アルミニウム）、Ｔａ（タンタル）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、ＴａＮ（窒化タンタル）およびＴｉＡｌＮ（窒化チタンアルミニウム）などがある。
【０３１３】
なお、基板１１０１としては、シリコン単結晶基板または半導体基板を用いることができるが、これらに限定されるわけではない。抵抗変化層１１０７は比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に抵抗変化層１１０７を形成することができる。
【０３１４】
［抵抗変化素子の製造方法］
次に、図２５を参照しながら、本実験で用いた抵抗変化素子１１００の製造方法について説明する。
【０３１５】
まず、図２５に示したように、単結晶シリコンである基板１１０１上に、厚さ２００ｎｍの酸化物層１１０２を熱酸化法により形成する。そして、下部電極１１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１１０２上に形成する。その後、下部電極１１０３上に、第２のハフニウム酸化物層１１０５を、ハフニウムターゲットを用いたＡｒとＯ2ガス雰囲気中での反応性スパッタリング法で形成する。
【０３１６】
第２のハフニウム酸化物層よりも酸素含有率が高い第１のハフニウム酸化物層１１０４は、第２のハフニウム酸化物層を形成する際に、大気に暴露された下部電極１１０３の表面の影響で形成される。また、第２のハフニウム酸化物層１１０５よりも酸素含有率が高い第３のハフニウム酸化物層１１０６は、第２のハフニウム酸化物層１１０５を形成後、スパッタリング時のＡｒガスとＯ2ガスのプラズマに暴露されることによって形成される。
【０３１７】
これら第１のハフニウム酸化物層１１０４と第２のハフニウム酸化物層１１０５と第３のハフニウム酸化物層１１０６が積層された積層構造により抵抗変化層１１０７が構成される。
【０３１８】
その後、第３のハフニウム酸化物層１１０６上に、上部電極１１０８としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。
【０３１９】
最後に、フォトレジスト工程とドライエッチングによって、素子領域１１０９を形成する。素子領域１１０９は、直径が３μｍの円形である。
【０３２０】
上述した製造方法にしたがって、異なる作製条件で複数の抵抗変化素子を作製した。以下、その詳細について説明する。
【０３２１】
［ハフニウム酸化物層の組成］
まず、本実験における酸素不足型のハフニウム酸化物層の作製条件及び酸素含有率の解析結果について述べる。酸素不足型のハフニウム酸化物層は、ハフニウムターゲットをＡｒ（アルゴン）とＯ2ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで作製した。
【０３２２】
まずスパッタリング装置内に基板を設置し、スパッタリング装置内を３×１０-5Ｐａ程度まで真空引きする。ハフニウムをターゲットとして、パワーを３００Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力を０．９Ｐａ、基板の設定温度を３０℃にし、スパッタリングを行った。ここでは、Ａｒガスに対するＯ2ガスの流量比を２％から４％まで変化させ、５種類のハフニウム酸化物層を形成した。
【０３２３】
まず、組成を調べる事を目的として、基板としてＳｉ上にＳｉＯ2を２００ｎｍ堆積したものを用い、５種類のハフニウム酸化物層を、膜厚が約５０ｎｍになるようにスパッタリング時間を調整して作製した。
【０３２４】
このようにして作製したハフニウム酸化物層の組成をラザフォード後方散乱法（ＲＢＳ法）によって解析した結果を図２６に示す。図２６において、点Ｇ、点Ｈ、点Ｉ、点Ｊ、点Ｋは、異なる５種類のＯ2ガス流量比の下で作製されたハフニウム酸化物のサンプルＧ、サンプルＨ、サンプルＩ、サンプルＪ、サンプルＫの組成を示す。図２６から、酸素流量比を２％から４％に変化させた場合、ハフニウム酸化物層中の酸素含有率は約３７．７ａｔ％（ＨｆＯ0.6）から約６９．４ａｔ％（ＨｆＯ2.3）へと変化していることが分かる。
【０３２５】
なお、本実験では、ハフニウム酸化物層の解析にラザフォード後方散乱法（ＲＢＳ）を利用したが、オージェ電子分光法（ＡＥＳ）、蛍光Ｘ線分析法（ＸＰＳ）、電子線マイクロアナリシス法（ＥＰＭＡ）等の機器分析手法も利用可能である。
【０３２６】
以上の結果より、ハフニウム酸化物層中の酸素含有率を酸素流量比によって制御可能である事と、ハフニウムの化学量論的な酸化物であるＨｆＯ2の酸素含有率６６．７ａｔ％よりも酸素が不足している、酸素不足型のハフニウム酸化物（サンプルＧ〜サンプルＪ）から、酸素が過剰に含有されていると思われるハフニウム酸化物（サンプルＫ）までが形成されている事が明らかとなった。
【０３２７】
［ハフニウム酸化物層の酸素含有率と抵抗変化特性］
サンプルＧ〜サンプルＫと全く同じ条件でハフニウム酸化物を堆積して抵抗変化層１１０７とした上に上部電極１１０８を形成して５種類の抵抗変化素子を作製した。抵抗変化層１１０７の膜厚はすべて３０ｎｍとした。これらの素子を、それぞれ素子Ｇ、Ｈ、Ｉ、Ｊ、Ｋと表記する。
【０３２８】
以上のように作製した不揮発性記憶素子の抵抗変化特性を測定した。
【０３２９】
まず、素子Ｉ（酸素流量比約３．０％、ハフニウム酸化物の酸素含有率約５６．８ａｔ％）に電気的パルスを加えた時の抵抗変化特性を詳細に検討した。
【０３３０】
図２７（ａ）、図２７（ｂ）に電気パルスを繰返し印加したときの素子Ｉの抵抗変化の様子を示す。ここで、図２７（ａ）、図２７（ｂ）の横軸は下部電極１１０３と上部電極１１０８の間に加えた電気的なパルスの数であり、縦軸は抵抗値である。
【０３３１】
まず、図２７（ａ）は、下部電極１１０３と上部電極１１０８の間には、パルス幅が１００ｎｓｅｃで、下部電極１１０３を基準として上部電極１１０８に＋１．５Ｖと−１．２Ｖの電圧を有する電気的パルスを交互に印加した時の抵抗の測定結果である。この場合、＋１．５Ｖの電圧の電気パルスを印加する事で抵抗値は５００〜７００Ω程度となり、−１．２Ｖの電圧の電気パルスを印加した場合は、１４０Ω程度と変化していた。すなわち、上部電極１１０８に下部電極１１０３よりも高い電圧の電気パルスを加えた時に高抵抗化する、Ｂモードの抵抗変化を示した。
【０３３２】
また、詳細は省略するが、追加的な実験から、Ｂモードの抵抗変化は上部電極１１０８の近傍で生じていることを推認する結果が得られている。
【０３３３】
次に、印加する電圧のバランスを変化させ、負の電圧を大きくした場合の結果が図２７（ｂ）である。この場合、下部電極１１０３を基準として上部電極１１０８に−１．５Ｖと＋１．２Ｖの電圧の電気的パルスを印加した。すると、−１．５Ｖの電気パルスを印加した時に、高抵抗化し、抵抗値は９００〜１２００Ω程度となり、＋１．２Ｖの電気パルスを印加した時に低抵抗化して、抵抗値は１５０Ω程度となっている。すなわち、上部電極１１０８に下部電極１１０３よりも高い電圧の電気パルスを加えた時に低抵抗化する、Ａモードの抵抗変化を示した。
【０３３４】
また、詳細は省略するが、追加的な実験から、Ａモードの抵抗変化は下部電極１１０３の近傍で生じていることを推認する結果が得られている。
【０３３５】
さらに、どの程度の酸素含有率を有する酸素不足型のハフニウム酸化物を抵抗変化層に持つ素子が抵抗変化を示すのかを確かめるために、他の素子についても素子Ｉと同様の実験を行った。
【０３３６】
その結果、素子Ｉの他に、素子Ｈ（酸素流量比約２．７％、ハフニウム酸化物の酸素含有率約４６．６ａｔ％）、素子Ｊ（酸素流量比約３．３％、ハフニウム酸化物の酸素含有率約６２ａｔ％）で、高抵抗値が低抵抗値の４倍以上となる良好な抵抗変化が見られた。
【０３３７】
以上のことから、バイポーラ型で高速な抵抗変化を示すのは、酸素流量比が２．６％から３．３％で作製した酸素含有率が４６．６〜６２ａｔ％の組成範囲、即ち抵抗変化層をＨｆＯxと表記した場合におけるｘの範囲が０．９≦ｘ≦１．６の範囲がより適切な抵抗変化層の範囲であると言える（酸素含有率＝４６．６ａｔ％がｘ＝０．９に、酸素含有率＝６２ａｔ％がｘ＝１．６にそれぞれ対応）。
【０３３８】
なお、素子Ｇの酸素流量比が２．０％のハフニウム酸化物層中の酸素含有率が約３７．７ａｔ％（ＨｆＯ0.6）の抵抗変化素子は初期抵抗が小さく、フォーミングすることができず、抵抗変化を示さなかった。また、素子Ｋの酸素流量比が４．２％のハフニウム酸化物層中の酸素含有率が約６９．４ａｔ％（ＨｆＯ2.3）の不揮発性素子は初期抵抗が非常に高く、５Ｖの直流電圧を印加してもソフトブレークダウンさせることができず、抵抗変化を示さなかった。
【０３３９】
［抵抗変化層の解析］
ＡモードおよびＢモードの抵抗変化がそれぞれ上下いずれかの電極近傍で生じていると考えられることから、さらに酸素不足型のハフニウム酸化物層の上下の電極近傍の詳細な構造解析を行った。
【０３４０】
抵抗変化素子１１００における抵抗変化層１１０７の構造を解析するため、酸素含有率が５６．８％で膜厚が５０ｎｍのサンプルＩのハフニウム酸化物層を形成して分析を行った。なお、分析を行うには、ある程度大きな酸素不足型のハフニウム酸化物を堆積した領域が必要であるので、単結晶シリコン基板上に厚さ２００ｎｍの酸化物層が形成された素子パターンのない基板上に酸素不足型のハフニウム酸化物を堆積したような分析用の試料を別途用意した。
【０３４１】
本実験でも、前述したＸ線反射率法を用いて、Ｘ線を試料の表面に対して浅い角度で入射させ、反射されたＸ線の強度を測定した。そして得られたスペクトルに対して適切な構造モデルを仮定してフィッティングを行い、分析用試料における抵抗変化層の膜厚および屈折率を評価する。このとき、フィッティングのパラメータとしては、酸素不足型のハフニウム酸化物の積層構造、各層の膜厚及びδ（＝１−屈折率）である。
【０３４２】
図２８（ａ）および図２８（ｂ）にその測定結果を示す。この図における横軸はＸ線の入射角度を、縦軸はＸ線の反射率をそれぞれ示している。ここではＸ線のサンプル表面との角度θとディテクタ角度（サンプル面に対し角度θ）を連動して変化させ、サンプル表面でのＸ線の反射率の推移を測定した。入射したＸ線の延長線からディテクタまでの角度が２θとなる。
【０３４３】
図２８（ａ）は、実際に分析用試料のＸ線反射率を測定した際に得られたパターン（破線）と、基板上に単層の酸素不足型のハフニウム酸化物層が存在していることを仮定してフィッティングを行った結果（実線）とを示しており、図２８（ｂ）は、同じく測定した際に得られた反射率パターン（破線）と、基板上に３層の酸素不足型のハフニウム酸化物層が存在していることを仮定してフィッティングした結果（実線）とを示している。
【０３４４】
図２８（ａ）を見ると、測定値とフィッティング結果とは概ね一致しているものの、細かな点で相違が見受けられる。他方、図２８（ｂ）を見ると、実測の反射率パターンとフィッティングによって得られた反射率パターンとは、両者の識別が不可能な程、良好に一致している。
【０３４５】
以上の結果から、酸素不足型のハフニウム酸化物層は、下部電極側に近い第１の酸素不足型のハフニウム酸化物層１１０４と、中央の第２の酸素不足型のハフニウム酸化物層１１０５と、上部電極側に近い第３の酸素不足型のハフニウム酸化物層１１０６の３層から構成されていると考えられる。
【０３４６】
この３層の積層構造を仮定してフィッティングしたときの解析結果では、第１の酸素不足型のハフニウム酸化物層の膜厚は３．９ｎｍで、δは２４．２×１０-6であり、第２の酸素不足型のハフニウム酸化物層の膜厚は４５．５ｎｍで、δは２６．０×１０-6であり、第３の酸素不足型のハフニウム酸化物層の膜厚は３．３ｎｍで、δは２４．２×１０-6であるという値が得られた。
【０３４７】
これらのδの値から正確な組成を導出するのは難しいが、金属ハフニウムのδは３１．２×１０-6、化学量論的な組成のＨｆＯ2のδは２４．２×１０-6である事等から、およその推測はできる。すなわち、第２の酸素不足型のハフニウム酸化物層のδは金属ハフニウムとＨｆＯ2のδの中間的な値になっている事から当初の設定通り、非化学量論的な組成を有するハフニウム酸化物になっていると考えられる。
【０３４８】
また、第１および第３の酸素不足型のハフニウム酸化物層はδの値からＨｆＯ1.94程度と予想され、化学量論的組成を有するＨｆＯ2（酸素含有率６６．７％）に極めて近いハフニウム酸化物であると推測される。
【０３４９】
以下、Ｘ線反射率法の解析手順について説明する。
【０３５０】
まず、後の計算の容易のため、抵抗変化層を２層構造であると仮定し、フィッティングを行う。すなわち、上部電極近傍に高酸素含有率層が存在し、それ以外の層を低酸素含有層として仮定した上で、高酸素含有率層、低酸素含有層のδと膜厚をフィッティングにより求める（計算過程１）。なお、フィッティングは最小二乗法により行う。
【０３５１】
この計算過程１により、電極近傍に存在する高酸素含有率層の膜厚、δの大まかな値を得る。
【０３５２】
以降の計算では、抵抗変化層を３層構造であるとして仮定した上で計算する。
【０３５３】
計算過程１で求めた、高酸素含有率層のδ、膜厚の値を第１層目の抵抗変化膜のδ、膜厚の初期値とし、第１層目の抵抗変化膜のδと第３層目の抵抗変化膜のδの値が等しいという条件の下で、改めて第１層目、第２層目、第３層目の抵抗変化膜のδや膜厚をフィッティングにより求める（計算過程２）。この過程により、第１、第２、第３層目の抵抗変化膜におけるδや膜厚をフィッティングにより求めた。
【０３５４】
一般に、Ｘ線反射率法を用いた場合、３層構造における表面から一番奥深くにある層を測定することは容易ではない。今回抵抗変化膜の層構造を計算するにあたり、精度の高い第３層目の抵抗変化層のデータを第１層のデータとして用いて計算した理由は、素子ＩにおいてＢモード、Ａモード共に抵抗変化現象が発現したため、第１電極近傍にも第３層と同様の高酸素含有率層ができていると推測したためである。
【０３５５】
同様にしてＸ反射率法により測定した、サンプルＧ〜サンプルＫまでの結果は表４のようになった。
【０３５６】
【表４】
2010021134.tif 000047
【０３５７】
良好に動作した素子Ｈ、素子Ｉ、素子Ｊとそれぞれ同じ条件で作製されたサンプルＨ、サンプルＩ、サンプルＪの測定結果から、第１層又は第３層の好適な膜厚は３ｎｍ以上４ｎｍ以下であると言える。第１層又は第３層の好適なｙの値は１．８＜ｙ＜２であると言える。
【０３５８】
なお、第１のハフニウム酸化物層、第３のハフニウム酸化物層の形成方法としては、スパッタリングまたは化学気相堆積法を使って堆積して形成することも可能である。例えばスパッタリング法の場合、まず、堆積時の酸素ガス流量比が高い条件でスパッタリングを行って高酸素含有率で高抵抗なハフニウム酸化物を形成可能である。例えば、上述の抵抗変化素子１１００の製造方法で説明したスパッタリングの条件の場合、酸素ガス流量比を４％程度以上にすることで形成可能である。
【０３５９】
［抵抗変化現象のメカニズム］
以下では、第５の実験で観察された抵抗変化現象のメカニズムについて考察し、さらに、考察するメカニズムに基づいて、ＡモードおよびＢモードのいずれか一方による抵抗変化現象を一義的に発現できる抵抗変化素子の構成を検討する。
【０３６０】
まず、第１のハフニウム酸化物層１１０４および第３のハフニウム酸化物層１１０６の果たしている役割についてであるが、抵抗変化現象のメカニズム自体が明らかになっていない現状では、明確には分からない。
【０３６１】
但し、本実験において、抵抗変化型の不揮発性素子の抵抗変化が、電極とハフニウム酸化物層の界面の酸素原子の移動によって起こっていると考えれば、第１のハフニウム酸化物層１１０４および第３のハフニウム酸化物層１１０６は界面近傍に電圧を有効に印加する役割を果している可能性が考えられる。つまり、抵抗変化現象は、下部電極１１０３と第１のハフニウム酸化物層１１０４と界面付近、および上部電極１１０８と第３のハフニウム酸化物層１１０６と界面付近に、電界によって酸素原子が集まったり拡散したりして、発現していると考えられる。
【０３６２】
具体的に、上部電極１１０８に正の電圧を印加すれば負に帯電している酸素原子が上部電極１１０８側に集まり、高抵抗層を形成して、素子は高抵抗化する。逆に負の電圧を印加すれば、酸素原子がハフニウム酸化物層内に拡散して素子の抵抗が下がる。
【０３６３】
このとき、上部電極１１０８と接して高抵抗層である第３のハフニウム酸化物層１１０６が存在するために、この部分に大きな電圧がかかって、酸素がハフニウム酸化物層１１０６に注入され、ますます酸素含有率が高くなって、絶縁物として知られている化学量論的組成を有するＨｆＯ2に近づく。つまり、第３のハフニウム酸化物層１１０６が抵抗変化に関与する。
【０３６４】
酸素原子の集散は、下部電極１１０３側で生じることも可能である。その場合、下部電極１１０３と接して設けられる高抵抗層である第１のハフニウム酸化物層１１０４が、抵抗変化に関与する。
【０３６５】
上記のようなメカニズムにおいて、第３のハフニウム酸化物層１１０６の関与が優勢となる場合に、第３のハフニウム酸化物層１１０６に接している上部電極１１０８に、下部電極１１０３よりも高い電圧を有する電気的パルスを印加した時に高抵抗化し、逆に負の電圧を印加した時に低抵抗化する、Ｂモードでの抵抗変化が起こると考えられる。
【０３６６】
この逆に、第１のハフニウム酸化物層１１０４の関与が優勢となる場合に、第１のハフニウム酸化物層１１０４に接している下部電極１１０３に、上部電極１１０８よりも高い電圧を有する電気的パルスを印加した時に高抵抗化し、逆に負の電圧を印加した時に低抵抗化する、Ａモードでの抵抗変化が起こると考えられる。
【０３６７】
なお、第１のハフニウム酸化物層１１０４、および第３のハフニウム酸化物層１１０６の酸素含有率が低い素子Ｇが抵抗変化を示さなかったという実験の結果から、高抵抗層である第１のハフニウム酸化物層１１０４、および第３のハフニウム酸化物層１１０６が存在しなければ、電圧は、ハフニウム酸化物層１１０５に均等にかかり、電極近傍に絶縁物に近い高抵抗層は形成されにくい。その結果、抵抗変化現象は起こりにくくなると考えられる。
【０３６８】
また、電極近傍のハフニウム酸化物層は抵抗変化層の中で電極近傍に局所的に大きな電圧をかける役割を担っていることを考慮すると、酸素の供給層である第２のハフニウム酸化物層よりも抵抗が大きいことが不可欠であると考えられる。したがって、第１または第３のハフニウム酸化物層はＨｆＯyと表現した時に、ｘ＜ｙ＜２の範囲にあればよいものと考えられる。また第１または第３のハフニウム酸化物層の膜厚に関しても同様に局所的に大きな電圧をかける役割を果たすのに適した範囲であればよいと考えられる。
【０３６９】
なお、製造の容易性の観点から考えると、第１または第３のハフニウム酸化物層は１ｎｍ以上の範囲が実施するのに適している。また、今後の微細化による素子抵抗増加の観点から考えると５ｎｍ以下の範囲が実施するのに適していると考えられる。
【０３７０】
［抵抗変化層にハフニウム酸化物を用いた抵抗変化素子の好適な構成］
上記のようなメカニズムによれば、抵抗変化層の第１のハフニウム酸化物層１１０４および第３のハフニウム酸化物層１１０６を、いずれか一方のみ設けることで、ＡモードまたはＢモードの抵抗変化を一義的に発現する抵抗変化素子が得られると考えられる。
【０３７１】
この考え方は、タンタル酸化物を含む抵抗変化層を使用した抵抗変化素子に関する第１の実験〜第４の実験において、酸素含有率が高いタンタル酸化物層を上下電極のいずれか一方のみに接して設けた抵抗変化素子がＡモードまたはＢモードの抵抗変化を一義的に発現したことからも支持される。
【０３７２】
図２９（ａ）および図２９（ｂ）は、そのような抵抗変化素子の構成を示す断面図である。なお、図２９（ａ）および図２９（ｂ）においては、基板および酸化物層を便宜上省略している。
【０３７３】
図２９（ａ）に示す抵抗変化素子１１００Ａでは、酸素含有率が高いハフニウム酸化物層１１０４は、下部電極１１０３の上のみに堆積される。抵抗変化層１１０７Ａは、ハフニウム酸化物層１１０４とハフニウム酸化物層１１０５とがこの順に積層されて構成される。
【０３７４】
このように構成された抵抗変化素子１１００Ａでは、下部電極１１０３に接するハフニウム酸化物層１１０４が抵抗変化に関与し、Ａモードの抵抗変化を起こすと考えられる。
【０３７５】
また、図２９（ｂ）に示す抵抗変化素子１１００Ｂでは、ハフニウム酸化物層１１０５、酸素含有率が高いハフニウム酸化物層１１０６、上部電極１１０８が、この順に設けられる。抵抗変化層１１０７Ｂは、ハフニウム酸化物層１１０５とハフニウム酸化物層１１０６とがこの順に積層されて構成される。
【０３７６】
このように構成された抵抗変化素子１１００Ｂでは、上部電極１１０８に接するハフニウム酸化物層１１０６が抵抗変化に関与し、Ｂモードの抵抗変化を起こすと考えられる。
【０３７７】
これらの抵抗変化素子１１００Ａおよび抵抗変化素子１１００Ｂを用いて構成した抵抗変化型不揮発性記憶装置も本発明に含まれる。このような抵抗変化型不揮発性記憶装置によっても、実施の形態で説明した抵抗変化型不揮発性記憶装置と同様の効果を得ることができる。
【０３７８】
［抵抗変化層に酸素不足型のジルコニウム酸化物を用いた抵抗変化素子］
次に、抵抗変化層に酸素不足型のジルコニウム酸化物を用いた抵抗変化型の不揮発性記憶素子に関する第６の実験について説明する。
【０３７９】
［抵抗変化素子の構成］
図３０（ｃ）は、本実験で用いた抵抗変化素子の一構成例を示した断面図である。
【０３８０】
図３０（ｃ）に示すように、本実験で用いた抵抗変化素子２１００は、基板２１０１と、その基板２１０１上に形成された酸化物層２１０２と、その酸化物層２１０２上に形成された下部電極２１０３と、上部電極２１０７と、下部電極２１０３および上部電極２１０７に挟まれた抵抗変化層２１０６とを備えている。ここで、抵抗変化層２１０６は、酸素含有率が低い第１のジルコニウム酸化物層（以下、「第１のジルコニウム酸化物層」という）２１０４と、その第１のジルコニウム酸化物層２１０４上に形成された酸素含有率が高い第２のジルコニウム酸化物層（以下、「第２のジルコニウム酸化物層」という）２１０５とで構成されている。
【０３８１】
下部電極２１０３および上部電極２１０７の材料としては、例えば、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ｎｉ（ニッケル）、Ｗ（タングステン）、Ｃｕ（銅）、Ａｌ（アルミニウム）、Ｔａ（タンタル）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、ＴａＮ（窒化タンタル）およびＴｉＡｌＮ（窒化チタンアルミニウム）などがある。
【０３８２】
なお、基板２１０１としては、シリコン単結晶基板または半導体基板を用いることができるが、これらに限定されるわけではない。抵抗変化層２１０６は比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に抵抗変化層２１０６を形成することができる。
【０３８３】
［抵抗変化素子の製造方法］
次に、図３０（ａ）〜図３０（ｃ）を参照しながら、本実験で用いた抵抗変化素子２１００の製造方法について説明する。
【０３８４】
まず、図３０（ａ）に示したように、単結晶シリコンである基板２１０１上に、厚さ２００ｎｍの酸化物層２１０２を熱酸化法により形成する。そして、下部電極２１０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層２１０２上に形成する。その後、下部電極２１０３上に、第１のジルコニウム酸化物層２１０４を、ジルコニウムターゲットを用いた反応性スパッタリング法で形成する。
【０３８５】
次に、図３０（ｂ）のように、第１のジルコニウム酸化物層２１０４の最表面を酸化してその表面を改質する。これにより、第１のジルコニウム酸化物層２１０４の表面に、当該第１のジルコニウム酸化物層２１０４よりも酸素含有率の高い第２のジルコニウム酸化物層２１０５が形成される。これら第１のジルコニウム酸化物層２１０４と第２のジルコニウム酸化物層２１０５とが積層された積層構造により抵抗変化層２１０６が構成される。
【０３８６】
その後、第２のジルコニウム酸化物層２１０５上に、上部電極２１０７としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。最後に、フォトレジスト工程によって、フォトレジストによるパターン２１０８を形成し、ドライエッチングによって、素子領域２１０９を形成する。
【０３８７】
上述した製造方法にしたがって、異なる作製条件で３種類の抵抗変化素子を作製した。以下、その詳細について説明する。
【０３８８】
まず、上述したようにして、基板２１０１、酸化物層２１０２及び、Ｐｔからなる下部電極２１０３の積層構造を形成した。その後、下部電極２１０３上に、第１のジルコニウム酸化物層２１０４を、ジルコニウムターゲットをアルゴンガスと酸素ガス中でスパッタリングするいわゆる反応性スパッタリングで形成した（図３０（ａ））。
【０３８９】
このときの成膜条件は、スパッタリングを開始する前のスパッタリング装置内の真空度（背圧）が２×１０-5Ｐａ程度であり、スパッタ時のパワーは３００Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力は０．９３Ｐａ、酸素ガスの流量比は２．０％、２．７％、３．３％、基板の設定温度は２５℃、成膜時間は約４分とした。
【０３９０】
これにより、各酸素ガスの流量比に対応して、それぞれ酸素含有率が約４８％、約５９％、約６７％、すなわち、ＺｒＯxにおいてｘ＝０．９、１．４、２．０と表すことができる第１のジルコニウム酸化物層２１０４が約３０ｎｍから４０ｎｍ堆積された。
【０３９１】
抵抗変化素子の製造時には、さらに、第１のジルコニウム酸化物層２１０４及び第２のジルコニウム酸化物層２１０５の形成と、上部電極２１０７の形成とは、スパッタリング装置内で連続的に行った。すなわち、第１のジルコニウム酸化物層２１０４を堆積した後、ガス圧力の条件およびパワー等のスパッタリングの条件はそのままにして、ジルコニウムターゲットとそれに対向して設置されている基板２１０１との間にシャッターを挿入し、その状態を１０〜３０秒程度保持した。
【０３９２】
これにより、第１のジルコニウム酸化物層２１０４の最表面が酸素プラズマによって酸化された。その結果、第１のジルコニウム酸化物層２１０４の表面に、当該第１のジルコニウム酸化物層２１０４よりも酸素含有率の高い第２のジルコニウム酸化物層２１０５が形成された。
【０３９３】
その後、上述したようにして、第２のジルコニウム酸化物層２１０５上に、Ｐｔから成る上部電極２１０７を形成した（図３０（ｂ））。
【０３９４】
その後、フォトレジスト工程によって、素子領域２１０９を形成した（図３０（ｃ））。
【０３９５】
これにより、作製条件が異なる３種類の抵抗変化素子を作製した。これらの抵抗変化素子を、素子Ｌ、素子Ｍ、素子Ｎと表記する。なお、素子Ｌ、素子Ｍ、素子Ｎにおいて、素子領域２１０９は、直径が３μｍの円形パターンとした。
【０３９６】
［抵抗変化層の解析］
本実験における抵抗変化層２１０６の構造を解析するため、単結晶シリコン基板上に厚さ２００ｎｍの酸化物層が形成された基板上に、素子Ｌ、素子Ｍ、素子Ｎと全く同じ条件で、ジルコニウム酸化物を堆積して、酸素プラズマの照射処理まで行ったサンプルをそれぞれ用意した。これらのサンプルを、それぞれサンプルＬ、サンプルＭ、サンプルＮと表記する。
【０３９７】
それぞれのサンプルの酸素ガス流量比と、後述の分析結果をまとめた結果を表５に示す。なお、サンプルＬ〜サンプルＮの上には、上部電極２１０７に相当するＰｔは堆積されていないため、抵抗変化層２１０６が露出された状態となっている。
【０３９８】
【表５】
2010021134.tif 000048
【０３９９】
本実験においても、前述したＸ線反射率法を用いて、Ｘ線を各サンプルの表面に対して浅い角度で入射させ、反射されたＸ線の強度を測定した。そして得られたスペクトルに対して適切な構造モデルを仮定してフィッティングを行い、サンプルＬ〜サンプルＮにおける抵抗変化層の膜厚および屈折率を評価する。このとき、フィッティングのパラメータとしては、抵抗変化層の積層構造、各層の膜厚及びδ（＝１−屈折率）である。
【０４００】
図３１（ａ）、図３１（ｂ）及び、図３２には、一例として、サンプルＭおよびサンプルＮのＸ線反射率測定パターンを示している。ここではＸ線のサンプル表面との角度θとディテクタ角度（サンプル面に対し角度θ）を連動して変化させ、サンプル表面でのＸ線の反射率の推移を測定した。入射したＸ線の延長線からディテクタまでの角度が２θとなる。なお、図３１（ａ）、図３１（ｂ）及び、図３２における横軸はＸ線の入射角度θを、縦軸はＸ線の反射率をそれぞれ示している。
【０４０１】
また、図３１（ａ）は、実際にサンプルＭのＸ線反射率を測定した際に得られたパターン（破線）と、基板上に単層のジルコニウム酸化物層が存在していることを仮定してフィッティングを行った結果（実線）、図３１（ｂ）は、同じく測定した際に得られた反射率パターン（破線）と、基板上に２層のジルコニウム酸化物層が存在していることを仮定してフィッティングした結果（実線）とを示しており、図３２は実際にサンプルＮのＸ線反射率を測定した際に得られたパターン（破線）と、基板上に単層のジルコニウム酸化物層が存在していることを仮定してフィッティングを行った結果（実線）を示している。
【０４０２】
図３１（ａ）を見ると、測定値とフィッティング結果とは概ね一致しているものの、細かな点で相違が見受けられる。他方、図３１（ｂ）を見ると、実測の反射率パターンとフィッティングによって得られた反射率パターンとは、両者の識別が不可能な程、良好に一致している。以上の結果から、サンプルＭは、第１及び第２のジルコニウム酸化物層の２層の異なるジルコニウム酸化物層から構成されていると考えられる。
【０４０３】
この２層の積層構造を仮定してフィッティングしたときのサンプルＭの解析結果では、表５に示すように、第１のジルコニウム酸化物層の膜厚は３８．５ｎｍで、δは１７．２×１０-6であり、第２のジルコニウム酸化物層の膜厚は約３．９ｎｍで、δは１６．５×１０-6であるという値が得られた。
【０４０４】
一般にδの値は、膜の密度から理論的に計算することができ、密度６．７９８ｇ／ｃｍ3の金属ジルコニウムのδは１９．０×１０-6、密度５．８１７ｇ／ｃｍ3のＺｒＯ2のδは１６．９×１０-6となる。これらの値と今回得られた値とを比較すると、第１のジルコニウム酸化物層は、ＺｒＯ1.42程度のジルコニウム酸化物となり、化学量論的組成からは明らかにずれた、酸素が不足した酸化物であると考えられる。また、第２のジルコニウム酸化物層はδの値から組成比を求めると、ＺｒＯ1.97であり、ＺｒＯ2に近い酸化物である。しかしながら、化学量論的組成からはずれた酸素不足型の酸化物であると考えられる。
【０４０５】
表５に示すように、サンプルＬの場合もほぼ同等の結果が得られている。すなわち、第１のジルコニウム酸化物層をＺｒＯxと表現した時、約３３．５ｎｍの膜厚で、ｘはほぼ０．９３程度であり、第２のジルコニウム酸化物層をＺｒＯyと表現した時、膜厚は５．０ｎｍ程度であって、ｙは約１．７９となっている。
【０４０６】
一方、図３２に示しているサンプルＮの解析結果を見ると、基板上に単層のジルコニウム酸化物層が存在していることを仮定してフィッティングを行った結果において、実測の反射率パターンと良好に一致している。すなわち、比較例１においては、２層の積層構造にはなっておらず第２のジルコニウム酸化物層は存在していないと考えられる。
【０４０７】
このとき表５に示すように、単層のジルコニウム酸化物層をＺｒＯxと表現した時、約４１．９ｎｍの膜厚で、ｘは約２．０という化学量論的組成比が得られた。
【０４０８】
素子ＬとサンプルＬ、および素子ＭとサンプルＭとでは、それぞれ全く同一の条件でスパッタリングし、酸素プラズマ照射処理を行っているので、素子Ｌおよび素子Ｍにおいても、サンプルＬ及びサンプルＭと同様に、第１のジルコニウム酸化物層２１０４と上部電極２１０７との間には第２のジルコニウム酸化物層２１０５が存在していると考えられる。
【０４０９】
したがって、素子Ｍでは、サンプルＭと同様の膜厚３．９ｎｍ、組成比ｙ＝１．９７の第２のジルコニウム酸化物層２１０５が形成されているといえる。
【０４１０】
なお、本実験では、第２のジルコニウム酸化物層の分析にＸ線反射率測定法を用いたが、オージェ電子分光分析法（ＡＥＳ）、蛍光Ｘ線分析法（ＸＰＳ）及び電子線マイクロアナリシス法（ＥＰＭＡ：検出の方式によってはＷＤＳ、ＥＤＳ、ＥＤＸとも呼ばれる）等の機器分析手法も利用可能である。
【０４１１】
［抵抗変化特性］
次に、本実験において実際に作製した第１のジルコニウム酸化物層２１０４及び第２のジルコニウム酸化物層２１０５の２層の積層構造を有する代表例としての素子Ｍに対して電気的パルスを印加して抵抗変化を起こさせたときの特性、および第２のジルコニウム酸化物層２１０５の存在が認められない素子Ｎに対して電気的パルスを印加したときの特性について説明する。
【０４１２】
図３３（ａ）、図３３（ｂ）は、本実験における抵抗変化素子が備える抵抗変化層の抵抗値と印加した電気的パルスとの関係を示す図であり、それぞれ素子Ｍおよび素子Ｎに関する結果を示している。ここでは、下部電極２１０３と上部電極２１０７との間に、パルス幅が１００ｎｓｅｃで、正負２種類の電気的パルスを交互に繰り返し印加した場合の抵抗変化層２１０６の抵抗値を測定した。
【０４１３】
まず、酸素ガス流量比２．７％のとき得られた素子Ｍの抵抗変化特性を示す図３３（ａ）を見ると、初期抵抗測定直後の試料に正電圧＋２．３Ｖの電気的パルスを加えると、抵抗値が約５００ｋΩから約３ｋΩに低下しているのが分かる。これはフォーミング工程と呼ばれるものであり、初期抵抗が約５００ｋΩと非常に高いため、抵抗変化範囲である１１０Ωから３ｋΩに近い値になるよう抵抗値を調節する必要がある。また、フォーミング工程が正電圧＋２．３Ｖのパルスを１回だけ加えるだけという、従来と比べて低電圧かつ簡略に行うことができる。
【０４１４】
その後、負電圧−１．０Ｖの電気的パルスで抵抗値が約１１０Ωに減少し、正電圧＋１．７Ｖの電気的パルスで抵抗値が約３ｋΩに増加するという、前述のＢモードによる抵抗変化を示しており、その後、１１０Ωと３ｋΩの間で、非常に安定した可逆的抵抗変化が起こっていることを確認することができる。
【０４１５】
一方、酸素ガス流量比３．３％のとき得られた素子Ｎの抵抗変化特性を示す図３３（ｂ）を見ると、初期抵抗が６．８ＭΩと非常に高く、パルス幅１００ｎｓｅｃで正電圧を＋０．１Ｖから＋１０．０Ｖまで、あるいは負電圧を−０．１Ｖから−１０．０Ｖまで徐々に変化させて電気パルスを印加しても抵抗変化を示すことはなかった。さらに正電圧＋１０．０Ｖ、負電圧−１０．０Ｖを交互に数回繰り返し印加した場合には、抵抗値は約３０Ωまで減少するがその後抵抗変化は全く見られない。
【０４１６】
これらの結果から、第２のジルコニウム酸化物層２１０５が存在している場合においてのみ、可逆的な抵抗変化を確認することができることがわかった。しかしながら、酸素含有率が高い第２のジルコニウム酸化物層２１０５が存在しない場合では、例えば１００ｎｓのパルスでは抵抗変化現象が観測されない。すなわち、高速な抵抗変化を発現させるには、第２のジルコニウム酸化物の存在が不可欠であると考えられる。そして、この第２のジルコニウム酸化物は、ＺｒＯyと表現した時に、ｘ＜ｙ＜２の範囲であれば良い。さらに好適なｙの値は１．９＜ｙ＜２であると言える。
【０４１７】
なお、製造の容易性の観点から考えると、第２のジルコニウム酸化物層は１ｎｍ以上の範囲が実施するのに適している。また、今後の微細化による素子抵抗増加の観点から考えると５ｎｍ以下の範囲が実施するのに適していると考えられる。
【０４１８】
［抵抗変化層にハフニウム酸化物を用いた抵抗変化素子の好適な構成］
これらの結果は、ハフニウム酸化物からなる抵抗変化層を用いた抵抗変化素子に関する第５の実験の結果と全く同様の傾向を示しており、ジルコニウム酸化物からなる抵抗変化層を用いた抵抗変化素子においても、第５の実験で考察したメカニズムと同様のメカニズムによる抵抗変化が生じていると考えられる。
【０４１９】
この考え方は、素子Ｍが、僅かなフォーミング工程の後にＢモードの抵抗変化を安定して発現したことからも支持される。つまり、素子Ｍでは、上部電極２１０７に接して設けられた酸素含有率が高いジルコニウム酸化物層２１０５が抵抗変化に関与することで、Ｂモードの抵抗変化が起きたと考えられる。
【０４２０】
このことから、酸素含有率が高いジルコニウム酸化物層２１０５を下部電極２１０３に接して設けることで、Ａモードの抵抗変化を発現する抵抗変化素子が得られると考えられる。
【０４２１】
図３４は、そのような抵抗変化素子の変形例の構成を示す断面図である。なお、図３４においては、基板および酸化物層を便宜上省略している。
【０４２２】
図３４に示す抵抗変化素子２１００Ａでは、下部電極２１０３の上に、酸素含有率が高いジルコニウム酸化物層２１０５、ジルコニウム酸化物層２１０４、上部電極２１０７が、この順に設けられる。抵抗変化層２１０６Ａは、ジルコニウム酸化物層２１０５、ジルコニウム酸化物層２１０４がこの順に積層されて構成される。
【０４２３】
このように構成された抵抗変化素子２１００Ａでは、下部電極２１０３に接するジルコニウム酸化物層２１０４が抵抗変化に関与し、Ａモードの抵抗変化を起こすと考えられる。
【０４２４】
上記説明した抵抗変化素子２１００および抵抗変化素子２１００Ａを用いて構成した抵抗変化型不揮発性記憶装置も本発明に含まれる。このような抵抗変化型不揮発性記憶装置によっても、実施の形態で説明した抵抗変化型不揮発性記憶装置と同様の効果を得ることができる。
【０４２５】
以上、本発明の抵抗変化型不揮発性記憶装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものも本発明の範囲内に含まれる。
【０４２６】
［不揮発性記憶装置に用いる抵抗変化素子の変形例］
例えば、実施の形態では、一例として、上部電極および下部電極をＰｔで作製した抵抗変化素子を用いた不揮発性記憶装置について説明したが、上部電極および下部電極を異種材料で作製した抵抗変化素子を用いてもよい。
【０４２７】
本願発明者らが行った他の実験から、均一な酸素含有率を持つ遷移金属酸化物からなる抵抗変化層を、前記遷移金属と比べて標準電極電位が高い材料からなる第２電極、および前記第２電極と比べて標準電極電位が低い材料からなる第１電極で挟んで構成した抵抗変化素子もまた、抵抗変化特性のモードを一義的に発現することが分かっている。
【０４２８】
詳細は省略するが、一例として、上部電極を前記第２電極の一例であるＰｔ、下部電極を前記第１電極の一例であるＷ（タングステン）で作製した抵抗変化素子において、前述したＢモードの抵抗変化が発現するという実験結果が得られている。ここで、ＰｔはＷと比べると標準電極電位が高く、酸化されにくい材料である。
【０４２９】
この場合、上下電極間へ極性が異なる電圧を交互に印加した時に、酸化されにくいＰｔからなる上部電極には酸素原子は吸収されず、酸化されやすいＷからなる下部電極には酸素原子は吸収されることによって、酸素原子の集散は抵抗変化層の上部電極との界面近傍で優勢に生じることとなり、Ｂモードの抵抗変化が発現したと考えられる。
【０４３０】
そこで、酸素含有率が高い遷移金属酸化物層に接する電極を標準電極電位が高い（酸化されにくい）Ｐｔなどで作製し、酸素含有率が低い遷移金属酸化物層に接する電極を標準電極電位が低い（酸化されやすい）Ｗなどで作製してもよい。
【０４３１】
そうすれば、酸素原子は、酸素含有率が高い遷移金属酸化物層からＰｔ電極へは吸収されず、逆に酸素含有率が低い遷移金属酸化物層からＷ電極には吸収されることによって、酸素含有率が高い遷移金属酸化物層に酸素原子が集散する傾向がますます強化され、抵抗変化特性のモードが強く固定される。
【０４３２】
このことは、抵抗変化素子とトランジスタとを、抵抗変化素子のモードに応じてトランジスタに基板バイアス効果が生じにくい方向に接続してメモリセルを構成するという本発明の特徴構成を実現する上で、より好適である。
【０４３３】
また、抵抗変化素子の抵抗変化層に含まれる第１の遷移金属酸化物層と第２の遷移金属酸化物層とを、それぞれ異種の遷移金属の酸化物層で構成することも考えられる。この場合、用いる遷移金属の材料種に応じて、第１の遷移金属酸化物層の抵抗値よりも、第２の遷移金属酸化物層の抵抗値が大きくなるように、それぞれの酸化物層の酸素含有率を決定する。
【０４３４】
前述したように、抵抗変化層の中で、第１の遷移金属酸化物層と比べて抵抗値が高い第２の遷移金属酸化物層は、局所的に大きな電圧をかける役割を担っている。前述したように、この電圧によって第２の遷移金属酸化物層において抵抗変化に関与する酸素原子の集散が優勢に起こり、その結果、抵抗変化特性のモードが固定されると考えられる。
【０４３５】
この考え方に立つと、異種の遷移金属を用いた場合でも、第１の遷移金属酸化物層の抵抗値よりも、第２の遷移金属酸化物層の抵抗値を大きくすることで、実施の形態と同様に、抵抗変化特性のモードを固定可能な抵抗変化素子が得られると考えられる。
【０４３６】
すなわち、抵抗変化素子の抵抗変化層に含まれる第１の遷移金属酸化物層と第２の遷移金属酸化物層とを、それぞれ異種の遷移金属の酸化物層で構成した場合も、本発明に含まれる。
【０４３７】
［抵抗変化層における不純物］
また、上記では説明しなかったが、抵抗変化素子の抵抗変化層に、例えば抵抗値を調整するための添加物など所定の不純物を混入する技術は周知である。本発明の抵抗変化型不揮発性記憶装置に用いる抵抗変化素子にこの技術を適用してもよい。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。
【０４３８】
つまり、酸素不足型の遷移金属酸化物を抵抗変化層に用いた抵抗変化素子について、抵抗変化層は、ＭＯxで表される組成を有する第１の酸素不足型の遷移金属酸化物を含む第１の領域と、ＭＯy（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型の遷移金属酸化物を含む第２の領域とを有するという請求項の限定は、前記第１の領域および前記第２の領域が、対応する組成の遷移金属酸化物のほかに、所定の不純物（例えば、抵抗値の調整のための添加物）を含むことを妨げない。
【産業上の利用可能性】
【０４３９】
以上説明したように、本発明では、抵抗変化素子を用いた１Ｔ１Ｒ型メモリセルで構成された抵抗変化型不揮発性記憶装置を、小さなレイアウト面積で実現することができるので、例えば、高集積かつ小面積のメモリを実現するのに有用である。
【符号の説明】
【０４４０】
１００    抵抗変化素子
１０１    基板
１０２    酸化物層
１０３    下部電極
１０４    抵抗変化層
１０４ａ、１０４ｂ  タンタル酸化物層
１０５    上部電極
１０６    パターン
１０７    素子領域
２００    不揮発性記憶装置
２０１    メモリ本体部
２０２    メモリアレイ
２０３    列選択回路
２０４    センスアンプ
２０５    データ入出力回路
２０６    書き込み回路
２０７    行ドライバ
２０８    行選択回路
２０９    アドレス入力回路
２１０    制御回路
２１１    書き込み用電源
２１２    低抵抗（ＬＲ）化用電源
２１３    高抵抗（ＨＲ）化用電源
３００    メモリセル
３０１    半導体基板
３０２ａ、３０２ｂ  Ｎ型拡散層領域
３０３ａ  ゲート絶縁膜
３０３ｂ  ゲート電極
３０４、３０６、３０８、３１０  ビア
３０５、３０７、３１１  配線層
３０９    抵抗変化素子
３０９ａ、３０９ｄ  下部電極
３０９ｂ、３０９ｅ  抵抗変化層
３０９ｂ−１、３０９ｅ−１  酸素含有率が低いタンタル酸化物層
３０９ｂ−２、３０９ｅ−２  酸素含有率が高いタンタル酸化物層
３０９ｃ、３０９ｆ  上部電極
３１７    トランジスタ
４００    メモリセル
４０２ａ、４０２ｂ  Ｐ型拡散層領域
４０９    抵抗変化素子
４１７    トランジスタ
４１８    Ｎウェル
１００１    半導体基板
１００２    ソース領域
１００３    ドレイン領域
１００４    ゲート酸化膜
１００５、１０３１    ゲート電極
１００６    トランジスタ
１００７    下部電極
１００８    可変抵抗層
１００９    上部電極
１０１０    抵抗変化素子
１０１１、１０２１    メモリセル
１０１２    ビット線
１０１３    ソース線
１０２９、１０３０  Ｎ型拡散層領域
１１００、１１００Ａ、１１００Ｂ    抵抗変化素子
１１０１    基板
１１０２    酸化物層
１１０３    下部電極
１１０４、１１０５、１１０６  ハフニウム酸化物層
１１０７、１１０７Ａ、１１０７Ｂ    抵抗変化層
１１０８    上部電極
１１０９    素子領域
２１００、２１００Ａ    抵抗変化素子
２１０１    基板
２１０２    酸化物層
２１０３    下部電極
２１０４、２１０５  ジルコニウム酸化物層
２１０６、２１０６Ａ    抵抗変化層
２１０７    上部電極
２１０８    パターン
２１０９    素子領域
３３０１    下部電極
３３０２    抵抗変化層
３３０３    上部電極
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在させ、前記第１電極および前記第２電極に接するように設けられており、前記第１電極と前記第２電極との間に与えられる極性の異なる電圧信号に基づいて可逆的に抵抗値が変化する抵抗変化層からなる抵抗変化素子と、
前記半導体基板の主面に構成されたＭＯＳトランジスタと
を備え、
前記抵抗変化層は、ＭＯxで表される組成を有する第１の酸素不足型の遷移金属酸化物を含み、前記第１電極と接している第１の領域と、ＭＯy（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型の遷移金属酸化物を含み、前記第２電極と接している第２の領域とを有し、
前記抵抗変化層を高抵抗化させる極性の電圧信号が前記ＭＯＳトランジスタと前記抵抗変化素子に印加されたとき、前記ＭＯＳトランジスタに基板バイアス効果が発生しないように、前記ＭＯＳトランジスタのドレインと前記抵抗変化素子の前記第１電極あるいは前記第２電極の一方とを接続してメモリセルを構成する
ことを特徴とする抵抗変化型不揮発性記憶装置。
【請求項２】
前記第２電極は、前記遷移金属と比べて標準電極電位が高い材料からなり、
前記第１電極は、前記第２電極と比べて標準電極電位が低い材料からなる
ことを特徴とする請求項１に記載の抵抗変化型不揮発性記憶装置。
【請求項３】
前記ＭＯＳトランジスタは、前記半導体基板の主面に構成された、第１のＮ型拡散層領域と、ゲートと、前記ゲートを挟んで前記第１のＮ型拡散層領域と反対側に構成される第２のＮ型拡散層領域よりなるＮ型ＭＯＳトランジスタであり、
前記第１電極と、前記Ｎ型ＭＯＳトランジスタの前記第１のＮ型拡散層領域とを接続して前記メモリセルを構成する
ことを特徴とする請求項１または請求項２に記載の抵抗変化型不揮発性記憶装置。
【請求項４】
前記ＭＯＳトランジスタは、前記半導体基板の主面に構成されたＮウェルと、
前記Ｎウェルの領域内に構成される、第１のＰ型拡散層領域と、ゲートと、前記ゲートを挟んで前記第１のＰ型拡散層領域と反対側に構成される第２のＰ型拡散層領域よりなるＰ型ＭＯＳトランジスタであり、
前記第２電極と、前記Ｐ型ＭＯＳトランジスタの前記第１のＰ型拡散層領域とを接続して前記メモリセルを構成する
ことを特徴とする請求項１または請求項２に記載の抵抗変化型不揮発性記憶装置。
【請求項５】
前記抵抗変化層は、前記第１の領域としてのＴａＯx（但し、０．８≦ｘ≦１．９）で表される組成を有する第１の酸素不足型のタンタル酸化物層と、前記第２の領域としてのＴａＯy（但し、２．１≦ｙ＜２．５）で表される組成を有する第２の酸素不足型のタンタル酸化物層との少なくとも２層が積層された積層構造を有している、
請求項１または請求項２に記載の抵抗変化型不揮発性記憶装置。
【請求項６】
前記第２の酸素不足型のタンタル酸化物層の厚みが１ｎｍ以上８ｎｍ以下である、
請求項５に記載の抵抗変化型不揮発性記憶装置。
【請求項７】
前記抵抗変化層は、前記第１の領域としてのＨｆＯx（但し、０．９≦ｘ≦１．６）で表される組成を有する第１の酸素不足型のハフニウム酸化物層と、前記第２の領域としてのＨｆＯy（但し、１．８＜ｙ＜２）で表される組成を有する第２の酸素不足型のハフニウム酸化物層との少なくとも２層が積層された積層構造を有している、
請求項１または請求項２に記載の抵抗変化型不揮発性記憶装置。
【請求項８】
前記第２の酸素不足型のハフニウム酸化物層の厚みが１ｎｍ以上５ｎｍ以下である、
請求項７に記載の抵抗変化型不揮発性記憶装置。
【請求項９】
前記第２の酸素不足型のハフニウム酸化物層の厚みが３ｎｍ以上４ｎｍ以下である、
請求項７に記載の抵抗変化型不揮発性記憶装置。
【請求項１０】
前記抵抗変化層は、前記第１の領域としてのＺｒＯx（但し、０．９≦ｘ≦１．４）で表される組成を有する第１の酸素不足型のジルコニウム酸化物層と、前記第２の領域としてのＺｒＯy（但し、１．９＜ｙ＜２）で表される組成を有する第２の酸素不足型のジルコニウム酸化物層との少なくとも２層が積層された積層構造を有している、
請求項１または請求項２に記載の抵抗変化型不揮発性記憶装置。
【請求項１１】
前記第２の酸素不足型のジルコニウム酸化物層の膜厚が１ｎｍ以上５ｎｍ以下である、
請求項１０に記載の抵抗変化型不揮発性記憶装置。
【請求項１２】
前記第２の酸素不足型のジルコニウム酸化物層の膜厚が４ｎｍ以上５ｎｍ以下である、
請求項１０に記載の抵抗変化型不揮発性記憶装置。
【請求項１３】
前記第１電極、前記第２電極、および前記抵抗変化層は、前記半導体基板の主面に積層され、
前記第１電極が前記半導体基板の主面により近い下部電極として配置され、
前記第２電極が前記半導体基板の主面からより遠い上部電極として配置される
ことを特徴とする請求項３に記載の抵抗変化型不揮発性記憶装置。
【請求項１４】
前記抵抗変化素子の抵抗値の変化は、前記第２電極と接する前記抵抗変化層の前記第２の領域で発現し、
前記抵抗変化層の前記第１の領域と接する前記第１電極と、前記Ｎ型ＭＯＳトランジスタの前記第１のＮ型拡散層領域とを接続する
ことを特徴とする請求項３に記載の抵抗変化型不揮発性記憶装置。
【請求項１５】
前記第２の領域の高抵抗状態への変化は、前記第２電極から前記第１電極へ向かう電界により、前記抵抗変化層に含まれる酸素イオンが前記第２電極方向に移動し、前記第２の領域における酸素不足型のタンタルまたはハフニウムの酸化物と結合することで発現し、
前記第２の領域の低抵抗状態への変化は、前記第１電極から前記第２電極へ向かう電界により、前記結合した酸素イオンが前記第１電極方向に移動し、前記第２の領域から離脱することで発現する
ことを特徴とする請求項１４に記載の抵抗変化型不揮発性記憶装置。
【請求項１６】
前記第１電極の電圧を基準として正の電圧ＶHRを超える電圧を前記第２電極に印加したとき、前記抵抗変化素子の抵抗値がＲHに変化し、
前記第２電極の電圧を基準として正の電圧ＶLRを超える電圧を前記第１電極に印加したとき、前記抵抗変化素子の抵抗値がＲHよりも小さいＲLに変化する
ことを特徴とする請求項１４に記載の抵抗変化型不揮発性記憶装置。
【請求項１７】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第２電極は、前記複数のビット線の中の対応する１つに接続され、
各メモリセルのＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記複数のソース線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するビット線の電圧を、対応するソース線の電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するソース線の電圧を、対応するビット線の電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項１６に記載の抵抗変化型不揮発性記憶装置。
【請求項１８】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第２電極は、前記複数のソース線の中の対応する１つに接続され、
各メモリセルのＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記複数のビット線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するソース線の電圧を、対応するビット線の電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するビット線の電圧を、対応するソース線の電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項１６に記載の抵抗変化型不揮発性記憶装置。
【請求項１９】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第２電極は、前記複数のソース線の中の対応する１つを介して、固定された基準電圧を供給する基準電源に接続され、
各メモリセルのＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記複数のビット線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するビット線の電圧を、前記基準電圧よりも低く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するビット線の電圧を、前記基準電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項１６に記載の抵抗変化型不揮発性記憶装置。
【請求項２０】
前記第１電極、前記第２電極、および前記抵抗変化層は、半導体基板の主面に積層され、
前記第１電極が前記半導体基板の主面からより遠い上部電極として配置され、
前記第２電極が前記半導体基板の主面により近い下部電極として配置される
ことを特徴とする請求項４に記載の抵抗変化型不揮発性記憶装置。
【請求項２１】
前記抵抗変化素子の抵抗値の変化は、前記第２電極と接する前記抵抗変化層の前記第２の領域で発現し、
前記抵抗変化層の前記第２の領域と接する前記第２電極と、前記Ｐ型ＭＯＳトランジスタの前記第１のＰ型拡散層領域とを接続する
ことを特徴とする請求項４に記載の抵抗変化型不揮発性記憶装置。
【請求項２２】
前記第２の領域の高抵抗状態への変化は、前記第２電極から前記第１電極へ向かう電界により、前記抵抗変化層に含まれる酸素イオンが前記第２電極方向に移動し、前記第２の領域における酸素不足型のタンタルまたはハフニウムの酸化物と結合することで発現し、
前記第２の領域の低抵抗状態への変化は、前記第１電極から前記第２電極へ向かう電界により、前記結合した酸素イオンが前記第１電極方向に移動し、前記第２の領域から離脱することで発現する
ことを特徴とする請求項２１に記載の抵抗変化型不揮発性記憶装置。
【請求項２３】
前記第２電極の電圧を基準として正の電圧ＶHRを超える電圧を前記第１電極に印加したとき、前記抵抗変化素子の抵抗値がＲHに変化し、
前記第１電極の電圧を基準として正の電圧ＶLRを超える電圧を前記第２電極に印加したとき、前記抵抗変化素子の抵抗値がＲHよりも小さいＲLに変化する
ことを特徴とする請求項２１に記載の抵抗変化型不揮発性記憶装置。
【請求項２４】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第１電極は、前記複数のビット線の中の対応する１つに接続され、
各メモリセルのＰ型ＭＯＳトランジスタの第２のＰ型拡散層領域は、前記複数のソース線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するソース線の電圧を、対応するビット線の電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するビット線の電圧を、対応するソース線の電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項２３に記載の抵抗変化型不揮発性記憶装置。
【請求項２５】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第１電極は、前記複数のソース線の中の対応する１つに接続され、
各メモリセルのＰ型ＭＯＳトランジスタの第２のＰ型拡散層領域は、前記複数のビット線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するビット線の電圧を、対応するソース線の電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するソース線の電圧を、対応するビット線の電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項２３に記載の抵抗変化型不揮発性記憶装置。
【請求項２６】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第１電極は、前記複数のソース線の中の対応する１つを介して、固定された基準電圧を供給する基準電源に接続され、
各メモリセルのＰ型ＭＯＳトランジスタの第２のＰ型拡散層領域は、前記複数のビット線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するビット線の電圧を、前記基準電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するビット線の電圧を、前記基準電圧よりも低く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項２３に記載の抵抗変化型不揮発性記憶装置。
【請求項２７】
抵抗変化素子とＭＯＳトランジスタとを直列に接続してメモリセルを形成するための方法であって、
前記抵抗変化素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在させ、前記第１電極および前記第２電極に接するように設けられており、前記第１電極と前記第２電極との間に与えられる極性の異なる電圧信号に基づいて可逆的に抵抗値が変化する抵抗変化層からなり、
前記抵抗変化層は、ＭＯxで表される組成を有する第１の酸素不足型の遷移金属酸化物を含み前記第１電極と接している第１の領域と、ＭＯy（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型の遷移金属酸化物を含み前記第２電極と接している第２の領域とを有し、
前記抵抗変化層を高抵抗化させる極性の電圧信号が前記ＭＯＳトランジスタと前記抵抗変化素子に印加されたとき、前記ＭＯＳトランジスタに基板バイアス効果が発生しないように、前記ＭＯＳトランジスタのドレインと前記抵抗変化素子の前記第１電極あるいは前記第２電極の一方とを接続する
ことを特徴とするメモリセルの形成方法。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2010021134.tif 000049
【図２】
2010021134.tif 000050
【図３】
2010021134.tif 000051
【図４】
2010021134.tif 000052
【図５】
2010021134.tif 000053
【図６】
2010021134.tif 000054
【図７】
2010021134.tif 000055
【図８】
2010021134.tif 000056
【図９】
2010021134.tif 000057
【図１０】
2010021134.tif 000058
【図１１】
2010021134.tif 000059
【図１２】
2010021134.tif 000060
【図１３】
2010021134.tif 000061
【図１４】
2010021134.tif 000062
【図１５】
2010021134.tif 000063
【図１６】
2010021134.tif 000064
【図１７】
2010021134.tif 000065
【図１８】
2010021134.tif 000066
【図１９】
2010021134.tif 000067
【図２０】
2010021134.tif 000068
【図２１】
2010021134.tif 000069
【図２２】
2010021134.tif 000070
【図２３】
2010021134.tif 000071
【図２４】
2010021134.tif 000072
【図２５】
2010021134.tif 000073
【図２６】
2010021134.tif 000074
【図２７】
2010021134.tif 000075
【図２８】
2010021134.tif 000076
【図２９】
2010021134.tif 000077
【図３０】
2010021134.tif 000078
【図３１】
2010021134.tif 000079
【図３２】
2010021134.tif 000080
【図３３】
2010021134.tif 000081
【図３４】
2010021134.tif 000082
【図３５】
2010021134.tif 000083
【図３６】
2010021134.tif 000084
【手続補正書】
【提出日】平成22年5月20日(2010.5.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在させ、前記第１電極および前記第２電極に接するように設けられており、前記第１電極と前記第２電極との間に与えられる極性の異なる電圧信号に基づいて可逆的に抵抗値が変化する抵抗変化層からなる抵抗変化素子と、
前記半導体基板の主面に構成されたＭＯＳトランジスタと
を備え、
前記抵抗変化層は、ＭＯxで表される組成を有する第１の酸素不足型の遷移金属酸化物を含み、前記第１電極と接している第１の領域と、ＭＯy（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型の遷移金属酸化物を含み、前記第２電極と接している第２の領域とを有し、
前記ＭＯＳトランジスタは、前記半導体基板の主面に構成された、第１のＮ型拡散層領域と、ゲートと、前記ゲートを挟んで前記第１のＮ型拡散層領域と反対側に構成される第２のＮ型拡散層領域よりなるＮ型ＭＯＳトランジスタであり、
前記第１電極と、前記Ｎ型ＭＯＳトランジスタの前記第１のＮ型拡散層領域とを接続して前記メモリセルを構成する
ことを特徴とする抵抗変化型不揮発性記憶装置。
【請求項２】
前記第２電極は、前記遷移金属と比べて標準電極電位が高い材料からなり、
前記第１電極は、前記第２電極と比べて標準電極電位が低い材料からなる
ことを特徴とする請求項１に記載の抵抗変化型不揮発性記憶装置。
【請求項３】
半導体基板と、
第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在させ、前記第１電極および前記第２電極に接するように設けられており、前記第１電極と前記第２電極との間に与えられる極性の異なる電圧信号に基づいて可逆的に抵抗値が変化する抵抗変化層からなる抵抗変化素子と、
前記半導体基板の主面に構成されたＭＯＳトランジスタと
を備え、
前記抵抗変化層は、ＭＯxで表される組成を有する第１の酸素不足型の遷移金属酸化物を含み、前記第１電極と接している第１の領域と、ＭＯy（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型の遷移金属酸化物を含み、前記第２電極と接している第２の領域とを有し、
前記ＭＯＳトランジスタは、前記半導体基板の主面に構成されたＮウェルと、
前記Ｎウェルの領域内に構成される、第１のＰ型拡散層領域と、ゲートと、前記ゲートを挟んで前記第１のＰ型拡散層領域と反対側に構成される第２のＰ型拡散層領域よりなるＰ型ＭＯＳトランジスタであり、
前記第２電極と、前記Ｐ型ＭＯＳトランジスタの前記第１のＰ型拡散層領域とを接続して前記メモリセルを構成する
ことを特徴とする抵抗変化型不揮発性記憶装置。
【請求項４】
前記第２電極は、前記遷移金属と比べて標準電極電位が高い材料からなり、
前記第１電極は、前記第２電極と比べて標準電極電位が低い材料からなる
ことを特徴とする請求項３に記載の抵抗変化型不揮発性記憶装置。
【請求項５】
前記抵抗変化層は、前記第１の領域としてのＴａＯx（但し、０．８≦ｘ≦１．９）で表される組成を有する第１の酸素不足型のタンタル酸化物層と、前記第２の領域としてのＴａＯy（但し、２．１≦ｙ＜２．５）で表される組成を有する第２の酸素不足型のタンタル酸化物層との少なくとも２層が積層された積層構造を有している、
請求項１〜請求項４のいずれか１項に記載の抵抗変化型不揮発性記憶装置。
【請求項６】
前記第２の酸素不足型のタンタル酸化物層の厚みが１ｎｍ以上８ｎｍ以下である、
請求項５に記載の抵抗変化型不揮発性記憶装置。
【請求項７】
前記抵抗変化層は、前記第１の領域としてのＨｆＯx（但し、０．９≦ｘ≦１．６）で表される組成を有する第１の酸素不足型のハフニウム酸化物層と、前記第２の領域としてのＨｆＯy（但し、１．８＜ｙ＜２）で表される組成を有する第２の酸素不足型のハフニウム酸化物層との少なくとも２層が積層された積層構造を有している、
請求項１〜請求項４のいずれか１項に記載の抵抗変化型不揮発性記憶装置。
【請求項８】
前記第２の酸素不足型のハフニウム酸化物層の厚みが１ｎｍ以上５ｎｍ以下である、
請求項７に記載の抵抗変化型不揮発性記憶装置。
【請求項９】
前記第２の酸素不足型のハフニウム酸化物層の厚みが３ｎｍ以上４ｎｍ以下である、
請求項７に記載の抵抗変化型不揮発性記憶装置。
【請求項１０】
前記抵抗変化層は、前記第１の領域としてのＺｒＯx（但し、０．９≦ｘ≦１．４）で表される組成を有する第１の酸素不足型のジルコニウム酸化物層と、前記第２の領域としてのＺｒＯy（但し、１．９＜ｙ＜２）で表される組成を有する第２の酸素不足型のジルコニウム酸化物層との少なくとも２層が積層された積層構造を有している、
請求項１〜請求項４のいずれか１項に記載の抵抗変化型不揮発性記憶装置。
【請求項１１】
前記第２の酸素不足型のジルコニウム酸化物層の膜厚が１ｎｍ以上５ｎｍ以下である、
請求項１０に記載の抵抗変化型不揮発性記憶装置。
【請求項１２】
前記第２の酸素不足型のジルコニウム酸化物層の膜厚が４ｎｍ以上５ｎｍ以下である、
請求項１０に記載の抵抗変化型不揮発性記憶装置。
【請求項１３】
前記第１電極、前記第２電極、および前記抵抗変化層は、前記半導体基板の主面に積層され、
前記第１電極が前記半導体基板の主面により近い下部電極として配置され、
前記第２電極が前記半導体基板の主面からより遠い上部電極として配置される
ことを特徴とする請求項１または請求項２に記載の抵抗変化型不揮発性記憶装置。
【請求項１４】
前記抵抗変化素子の抵抗値の変化は、前記第２電極と接する前記抵抗変化層の前記第２の領域で発現し、
前記抵抗変化層の前記第１の領域と接する前記第１電極と、前記Ｎ型ＭＯＳトランジスタの前記第１のＮ型拡散層領域とを接続する
ことを特徴とする請求項１または請求項２に記載の抵抗変化型不揮発性記憶装置。
【請求項１５】
前記第２の領域の高抵抗状態への変化は、前記第２電極から前記第１電極へ向かう電界により、前記抵抗変化層に含まれる酸素イオンが前記第２電極方向に移動し、前記第２の領域における酸素不足型のタンタルまたはハフニウムの酸化物と結合することで発現し、
前記第２の領域の低抵抗状態への変化は、前記第１電極から前記第２電極へ向かう電界により、前記結合した酸素イオンが前記第１電極方向に移動し、前記第２の領域から離脱することで発現する
ことを特徴とする請求項１４に記載の抵抗変化型不揮発性記憶装置。
【請求項１６】
前記第１電極の電圧を基準として正の電圧ＶHRを超える電圧を前記第２電極に印加したとき、前記抵抗変化素子の抵抗値がＲHに変化し、
前記第２電極の電圧を基準として正の電圧ＶLRを超える電圧を前記第１電極に印加したとき、前記抵抗変化素子の抵抗値がＲHよりも小さいＲLに変化する
ことを特徴とする請求項１４に記載の抵抗変化型不揮発性記憶装置。
【請求項１７】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第２電極は、前記複数のビット線の中の対応する１つに接続され、
各メモリセルのＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記複数のソース線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するビット線の電圧を、対応するソース線の電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するソース線の電圧を、対応するビット線の電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項１６に記載の抵抗変化型不揮発性記憶装置。
【請求項１８】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第２電極は、前記複数のソース線の中の対応する１つに接続され、
各メモリセルのＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記複数のビット線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するソース線の電圧を、対応するビット線の電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するビット線の電圧を、対応するソース線の電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項１６に記載の抵抗変化型不揮発性記憶装置。
【請求項１９】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第２電極は、前記複数のソース線の中の対応する１つを介して、固定された基準電圧を供給する基準電源に接続され、
各メモリセルのＮ型ＭＯＳトランジスタの第２のＮ型拡散層領域は、前記複数のビット線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するビット線の電圧を、前記基準電圧よりも低く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するビット線の電圧を、前記基準電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項１６に記載の抵抗変化型不揮発性記憶装置。
【請求項２０】
前記第１電極、前記第２電極、および前記抵抗変化層は、半導体基板の主面に積層され、
前記第１電極が前記半導体基板の主面からより遠い上部電極として配置され、
前記第２電極が前記半導体基板の主面により近い下部電極として配置される
ことを特徴とする請求項３または請求項４に記載の抵抗変化型不揮発性記憶装置。
【請求項２１】
前記抵抗変化素子の抵抗値の変化は、前記第２電極と接する前記抵抗変化層の前記第２の領域で発現し、
前記抵抗変化層の前記第２の領域と接する前記第２電極と、前記Ｐ型ＭＯＳトランジスタの前記第１のＰ型拡散層領域とを接続する
ことを特徴とする請求項３または請求項４に記載の抵抗変化型不揮発性記憶装置。
【請求項２２】
前記第２の領域の高抵抗状態への変化は、前記第２電極から前記第１電極へ向かう電界により、前記抵抗変化層に含まれる酸素イオンが前記第２電極方向に移動し、前記第２の領域における酸素不足型のタンタルまたはハフニウムの酸化物と結合することで発現し、
前記第２の領域の低抵抗状態への変化は、前記第１電極から前記第２電極へ向かう電界により、前記結合した酸素イオンが前記第１電極方向に移動し、前記第２の領域から離脱することで発現する
ことを特徴とする請求項２１に記載の抵抗変化型不揮発性記憶装置。
【請求項２３】
前記第２電極の電圧を基準として正の電圧ＶHRを超える電圧を前記第１電極に印加したとき、前記抵抗変化素子の抵抗値がＲHに変化し、
前記第１電極の電圧を基準として正の電圧ＶLRを超える電圧を前記第２電極に印加したとき、前記抵抗変化素子の抵抗値がＲHよりも小さいＲLに変化する
ことを特徴とする請求項２１に記載の抵抗変化型不揮発性記憶装置。
【請求項２４】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第１電極は、前記複数のビット線の中の対応する１つに接続され、
各メモリセルのＰ型ＭＯＳトランジスタの第２のＰ型拡散層領域は、前記複数のソース線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するソース線の電圧を、対応するビット線の電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するビット線の電圧を、対応するソース線の電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項２３に記載の抵抗変化型不揮発性記憶装置。
【請求項２５】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第１電極は、前記複数のソース線の中の対応する１つに接続され、
各メモリセルのＰ型ＭＯＳトランジスタの第２のＰ型拡散層領域は、前記複数のビット線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するビット線の電圧を、対応するソース線の電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するソース線の電圧を、対応するビット線の電圧よりも高く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項２３に記載の抵抗変化型不揮発性記憶装置。
【請求項２６】
さらに、複数のビット線と、複数のソース線と、前記ビット線と前記ソース線とを駆動する駆動回路とを備え、
前記ビット線と前記ソース線の組み合わせごとに前記メモリセルが設けられ、
各メモリセルの抵抗変化素子の第１電極は、前記複数のソース線の中の対応する１つを介して、固定された基準電圧を供給する基準電源に接続され、
各メモリセルのＰ型ＭＯＳトランジスタの第２のＰ型拡散層領域は、前記複数のビット線の中の対応する１つに接続され、
前記駆動回路は、
前記抵抗変化素子を高抵抗状態に変化させる場合、対応するビット線の電圧を、前記基準電圧よりも高く、かつ、前記第１電極の電圧を基準として前記第２電極の電圧が前記正の電圧ＶHRを超えるような電圧にし、
前記抵抗変化素子を低抵抗状態に変化させる場合、対応するビット線の電圧を、前記基準電圧よりも低く、かつ、前記第２電極の電圧を基準として前記第１電極の電圧が前記正の電圧ＶLRを超えるような電圧にする
ことを特徴とする請求項２３に記載の抵抗変化型不揮発性記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化素子とトランジスタとで構成されたメモリセルを有する抵抗変化型不揮発性記憶装置に関する。
【国際調査報告】
2010021134.tif 000085
2010021134.tif 000086
2010021134.tif 000087
2010021134.tif 000088