(57)【要約】広ダイナミックレンジでの撮像が可能な撮像装置を提供する。画素にＭＩＳ構造の容量素子を有する撮像装置であって、当該容量素子の半導体層としては、金属酸化物が用いられる。当該容量素子では、印加される電圧によって容量値を２値またはそれ以上に変化させることができる。そのため、低照度の光を検出した画素は高感度となり、高照度の光を検出した画素は低感度となる。したがって、外部から特別な制御をすることなく、広ダイナミックレンジの撮像が行えるようになる。
2018185587.tif 000002
【特許請求の範囲】
【請求項１】
画素に容量素子及び光電変換素子を有し、
前記容量素子は、金属層、絶縁層、半導体層が積層されたＭＩＳ構造を有し、
前記半導体層は金属酸化物を有する撮像装置。
【請求項２】
光電変換素子と、第１乃至第４のトランジスタと、容量素子と、を有し、
前記光電変換素子の一方の電極は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記容量素子の一方の電極と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソースまたはドレインの一方は前記第４のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記容量素子は、金属層、絶縁層、半導体層が積層されたＭＩＳ構造を有し、
前記半導体層は金属酸化物を有する撮像装置。
【請求項３】
請求項２において、
前記光電変換素子は、光電変換層にセレンまたはセレンを含む化合物を有する撮像装置。
【請求項４】
請求項１乃至３のいずれか一項において、
前記金属層は一方の電極として作用し、前記半導体層は他方の電極として作用する撮像装置。
【請求項５】
請求項４において、前記容量素子はゲート電極に前記金属層を有し、前記半導体層にソース領域およびドレイン領域を有するトランジスタ構造である撮像装置。
【請求項６】
請求項１乃至３のいずれか一項において、
前記半導体層は、第１の金属酸化物層と、第２の金属酸化物層と、を有し、
前記第１の金属酸化物層と、前記第２の金属酸化物層と、前記絶縁層は重なる領域を有し、
前記第１の金属酸化物層は前記絶縁層と接する領域を有し、
前記第１の金属酸化物層のバンドギャップは、前記第２の金属酸化物層よりも大きい撮像装置。
【請求項７】
請求項１乃至３のいずれか一項において、
前記容量素子は複数である撮像装置。
【請求項８】
請求項１乃至３のいずれか一項において、
前記金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有する撮像装置。
【請求項９】
請求項１乃至３のいずれか一項に記載の撮像装置と、表示装置と、を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】本発明の一態様は、撮像装置に関する。【０００２】なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。【０００３】なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路に用いる構成の撮像装置が特許文献１に開示されている。【０００５】また、撮像装置は様々な電子機器に組み込まれており、より高い解像度で撮像できることが求められている。これまで撮像装置には、シリコンを光電変換層とする光電変換素子が用いられてきたが、より光吸収係数の高い材料である結晶セレンを光電変換素子に用いた撮像装置が提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−１１９７１１号公報
【特許文献２】特開２０１４−１７４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】ＣＭＯＳイメージセンサは様々な機器への搭載が進められており、撮像性能の向上が期待されている。現状のＣＭＯＳイメージセンサのダイナミックレンジは、３桁乃至４桁（６０ｄＢ乃至８０ｄＢ）程度であり、銀塩フィルムや肉眼相当の５桁乃至６桁（１００ｄＢ乃至１２０ｄＢ）に向上させることが望まれている。【０００８】ダイナミックレンジを向上させるには、画素内部の電荷蓄積部を切り替えて撮像する方法やアナログデータ処理を行う方法などが提案されている。しかしながら、これらは複雑なソフトウェア制御により、処理に遅延が起こる場合がある。また、画素内のトランジスタ数の増加に伴うノイズなどにより、画像品質が低下する場合がある。【０００９】また、イメージセンサを高解像度化するには、一画素あたりの面積を縮小する必要がある。画素面積の縮小は光電変換素子の受光部面積の縮小を伴うため、光感度が低下してしまう。当該課題に対しては、アバランシェ増倍効果を利用した光感度の高い光電変換素子を用いることが解決策の一つとなる。【００１０】したがって、本発明の一態様では、簡易な構成でダイナミックレンジを広げることができる撮像装置を提供することを目的の一つとする。または、低消費電力の撮像装置を提供することを目的の一つとする。または、ノイズの少ない画像を撮像することができる撮像装置を提供することを目的の一つとする。または、解像度の高い撮像装置を提供することを目的の一つとする。または、光感度の高い光電変換素子を提供することを目的の一つとする。または、信頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮像装置などを提供することを目的の一つとする。または、上記撮像装置の駆動方法を提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。【００１１】なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１２】本発明の一態様は、個々の画素の感度を自動的に変更して撮像することができる撮像装置に関する。【００１３】本発明の一態様は、画素に容量素子を有する撮像装置であって、容量素子は、金属層、絶縁層、半導体層が積層されたＭＩＳ構造を有し、半導体層は金属酸化物を有する。【００１４】また、本発明の他の一態様は、光電変換素子と、第１乃至第４のトランジスタと、容量素子と、を有し、光電変換素子の一方の電極は、第１のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの一方は、第２のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、容量素子の一方の電極と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、第３のトランジスタのゲートと電気的に接続され、第３のトランジスタのソースまたはドレインの一方は第４のトランジスタのソースまたはドレインの一方と電気的に接続され、容量素子は、金属層、絶縁層、半導体層が積層されたＭＩＳ構造を有し、半導体層は金属酸化物を有する撮像装置である。【００１５】光電変換素子は、光電変換層にセレンまたはセレンを含む化合物を有することが好ましい。【００１６】金属層は、一方の電極として作用し、半導体層は他方の電極として作用することができる。また、容量素子はゲート電極に金属層を有し、半導体層にソース領域およびドレイン領域を有するトランジスタ構造とすることができる。【００１７】半導体層は、第１の金属酸化物層と、第２の金属酸化物層と、を有し、第１の金属酸化物層と、第２の金属酸化物層と、絶縁層は重なる領域を有し、第１の金属酸化物層は絶縁層と接する領域を有し、第１の金属酸化物層のバンドギャップは、第２の金属酸化物層よりも大きい構成とすることができる。【００１８】容量素子は複数であってもよい。【００１９】金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有することが好ましい。
【発明の効果】
【００２０】本発明の一態様を用いることで、簡易な構成でダイナミックレンジを広げることができる撮像装置を提供することができる。または、低消費電力の撮像装置を提供することができる。または、ノイズの少ない画像を撮像することができる撮像装置を提供することができる。または、解像度の高い撮像装置を提供することができる。または、光感度の高い光電変換素子を提供することができる。または、信頼性の高い撮像装置を提供することができる。または、新規な撮像装置などを提供することができる。または、上記撮像装置の駆動方法を提供することができる。または、新規な半導体装置などを提供することができる。
【図面の簡単な説明】
【００２１】
【図１】画素回路を説明する図。
【図２】広ダイナミックレンジの画像を説明する図。
【図３】画素回路の動作を説明するタイミングチャート。
【図４】容量素子の構成を説明する図、およびＣ−Ｖ特性を示す図。
【図５】容量素子の構成を説明する図、およびＣ−Ｖ特性を示す図。
【図６】照度と電荷蓄積部の電位の関係を説明する図。
【図７】画素回路を説明する図。
【図８】画素回路を説明する図。
【図９】画素回路を説明する図。
【図１０】撮像装置の画素の構成を示す図、および撮像装置のブロック図。
【図１１】撮像装置の構成を示す断面図。
【図１２】撮像装置の構成を示す断面図。
【図１３】撮像装置の断面ＳＴＥＭ写真。
【図１４】撮像装置の構成を示す断面図。
【図１５】撮像装置を収めたパッケージの斜視図。
【図１６】電子機器の構成例を示す図。
【発明を実施するための形態】
【００２２】実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
【００２３】（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。
【００２４】本発明の一態様は、画素に容量素子を有する撮像装置であって、当該容量素子は、金属層と、絶縁層と、金属酸化物を有する半導体層が積層されたＭＩＳ構造を有する。当該容量素子では、印加される電圧によって容量値を２値またはそれ以上に変化させることができる。
【００２５】そのため、低照度の光を検出した画素は高感度となり、高照度の光を検出した画素は低感度となる。したがって、外部から特別な制御をすることなく、広ダイナミックレンジの撮像が行えるようになる。
【００２６】広ダイナミックレンジの撮像の一例を図２（Ａ）乃至（Ｃ）を用いて説明する。図２（Ａ）乃至（Ｃ）は、屋内の内装および人物、ならびに窓を通じた屋外の景色を日中に撮像した画像の例である。この例では、屋内は室内灯を点灯したときの照度であり、屋外は晴天下の照度であるなど、屋内と屋外の照度差は十分に大きいこととする。
【００２７】図２（Ａ）は、屋内の照度に合わせて撮像を行った例である。例えば、照度が低い屋内に合わせて露光時間を設定した場合、屋内は鮮明に撮像することができる。一方で、照度が高い屋外は露光オーバーとなり、白くコントラストの低い画像となる。
【００２８】図２（Ｂ）は、屋外の照度に合わせて撮像を行った例である。図２（Ａ）とは逆に照度が高い屋外に合わせて露光時間を設定した場合、屋外は鮮明に撮像することができる。一方で、照度が低い屋内は露光アンダーとなり、黒くコントラストの低い画像となる。
【００２９】図２（Ｃ）は、理想的な画像の例であり、屋内、屋外ともに鮮明な画像となっている。当該画像のように、暗部から明部までの広い範囲の情報を得ることが広ダイナミックレンジでの撮像に相当し、本発明の一態様では、画素にＭＩＳ型容量素子を用いることで実現する。
【００３０】図１は、本発明の一態様の撮像装置の画素回路を説明する図である。当該画素回路は、光電変換素子１０と、トランジスタ５１と、トランジスタ５２と、トランジスタ５３と、トランジスタ５４と、容量素子５７と、を有する。
【００３１】光電変換素子１０の一方の電極（アノード）は、トランジスタ５１のソースまたはドレインの一方と電気的に接続される。光電変換素子１０の一方の電極は、トランジスタ５２のソースまたはドレインの一方と電気的に接続される。トランジスタ５１のソースまたはドレインの他方は、トランジスタ５３のゲートと電気的に接続される。トランジスタ５３のゲートは、容量素子５７の一方の電極と電気的に接続される。トランジスタ５３のソースまたはドレインの一方は、トランジスタ５４のソースまたはドレインの一方と電気的に接続される。
【００３２】光電変換素子１０の他方の電極（カソード）は、配線７２と電気的に接続される。トランジスタ５１のゲートは、配線７５と電気的に接続される。トランジスタ５３のソースまたはドレインの他方は、配線７９と電気的に接続される。トランジスタ５２のゲートは、配線７６と電気的に接続される。トランジスタ５２のソースまたはドレインの他方は、配線７３と電気的に接続される。トランジスタ５４のソースまたはドレインの他方は、配線７１と電気的に接続される。トランジスタ５４のゲートは、配線７８と電気的に接続される。
【００３３】ここで、配線７１は、画素から信号を出力する出力線としての機能を有することができる。配線７３、配線７７、配線７９は、電源線としての機能を有することができる。例えば、配線７３および配線７７は低電位電源線、配線７９は高電位電源線として機能させることができる。配線７５、配線７６、配線７８は、各トランジスタのオンオフを制御する信号線として機能させることができる。
【００３４】光電変換素子１０には、低照度時の光検出感度を高めるためアバランシェ増倍効果を生じる光電変換素子を用いることが好ましい。アバランシェ増倍効果を生じさせるためには、比較的高い電位ＨＶＤＤ（例えば１０Ｖ以上）が必要となる。したがって、配線７２は、電位ＨＶＤＤを供給することのできる電源と電気的に接続されることが好ましい。なお、光電変換素子１０は、アバランシェ増倍効果が生じない電位を印加して使用することもできる。
【００３５】トランジスタ５１は、光電変換素子１０の出力に応じて変化する電荷蓄積部（ＮＲ）の電位を電荷検出部（ＮＤ）に転送する機能を有することができる。トランジスタ５２は、電荷蓄積部（ＮＲ）および電荷検出部（ＮＤ）の電位を初期化する機能を有することができる。トランジスタ５３は、電荷検出部（ＮＤ）の電位に応じた信号を出力する機能を有することができる。トランジスタ５４は、信号を読み出す画素を選択する機能を有することができる。
【００３６】光電変換素子１０に高電圧を印加する場合、光電変換素子１０と接続されるトランジスタには高電圧に耐えられる高耐圧のトランジスタを用いる必要がある。当該高耐圧のトランジスタには、例えば、チャネル形成領域に金属酸化物を用いたトランジスタ（以下、ＯＳトランジスタ）などを用いることができる。具体的には、トランジスタ５１およびトランジスタ５２にＯＳトランジスタを適用することが好ましい。
【００３７】トランジスタ５１およびトランジスタ５２はスイッチング特性が優れていることが望まれるが、トランジスタ５３およびトランジスタ５４は増幅特性が優れていることが望まれるため、オン電流が高いトランジスタであることが好ましい。したがって、トランジスタ５３およびトランジスタ５４には、シリコンを活性層または活性領域に用いたトランジスタ（以下、Ｓｉトランジスタ）を適用することが好ましい。
【００３８】トランジスタ５１乃至トランジスタ５４を上述した構成とすることで、低照度における光の検出感度が高く、ノイズの少ない信号を出力することのできる撮像装置を作製することができる。また、光の検出感度が高いため、光の取り込み時間を短くすることができ、撮像を高速に行うことができる。
【００３９】なお、上記構成に限らず、トランジスタ５３およびトランジスタ５４にＯＳトランジスタを適用してもよい。または、トランジスタ５１およびトランジスタ５２にＳｉトランジスタを適用してもよい。いずれの場合においても当該画素回路の撮像動作は可能である。
【００４０】ここで、図３のタイミングチャートを用いて、画素の動作を説明する。なお、以下では、トランジスタ５２のゲートに接続された配線７６には、”Ｈ”としてＶＤＤ、”Ｌ”としてＧＮＤ、トランジスタ５１のゲートに接続された配線７５およびトランジスタ５４のゲートに接続された配線７８には、”Ｈ”としてＶＤＤ、”Ｌ”としてＧＮＤ、トランジスタ５３のソースに接続された配線７９には、ＶＤＤの電位が供給される例を説明する。なお、各配線に上記以外の電位を供給する形態とすることもできる。
【００４１】時刻Ｔ１に配線７６を”Ｈ”、配線７５を”Ｈ”とし、電荷蓄積部（ＮＲ）および電荷検出部（ＮＤ）の電位をリセット電位（ＧＮＤ）に設定する（リセット動作）。なお、リセット動作時に配線７６に”Ｈ”として電位ＨＶＤＤを供給してもよい。
【００４２】時刻Ｔ２に配線７６を”Ｌ”、配線７５を”Ｌ”とすることで、電荷蓄積部（ＮＲ）の電位が変化する（蓄積動作）。電荷蓄積部（ＮＲ）の電位は、光電変換素子１０に入射した光の強度に応じてＧＮＤから最大でＶＤＤまで変化する。
【００４３】時刻Ｔ３に配線７５を”Ｈ”とし、電荷蓄積部（ＮＲ）の電荷を電荷検出部（ＮＤ）に転送する（転送動作）。
【００４４】時刻Ｔ４に配線７６を”Ｌ”、配線７５を”Ｌ”とし、転送動作を終了させる。この時点で電荷検出部（ＮＤ）の電位が確定される。
【００４５】時刻Ｔ５乃至Ｔ６期間に配線７６を”Ｌ”、配線７５を”Ｌ”、配線７８を”Ｈ”とし、電荷検出部（ＮＤ）の電位に応じた信号を配線７１に出力する。すなわち、蓄積動作において光電変換素子１０に入射した光の強度に応じた出力信号を得ることができる。
【００４６】容量素子５７は、電荷検出部（ＮＤ）の要素であり、電荷検出部（ＮＤ）の電位を保持する機能を有する。ここで、低電位に初期化された電荷検出部（ＮＤ）に一定量の正電荷が転送された場合を想定すると、電荷検出部（ＮＤ）の電位は容量素子５７の容量値が小さいときは上昇しやすくなり、容量素子５７の容量値が大きいときは上昇しにくくなる。
【００４７】つまり、本発明の一態様では、低照度における撮像では容量素子５７の容量値を小さくすることで露光アンダーを補い、高照度における撮像では容量素子５７の容量値を大きくすることで露光オーバーを防止する。
【００４８】容量素子５７はＭＩＳ構造を有し、例えば、図４（Ａ）に示すようなトランジスタ構造とすることができる。トランジスタ構造の容量素子５７は、電極４１と、電極４２と、半導体層４３と、絶縁層４４と、導電層４５を有する。電極４１は、半導体層４３におけるソース領域およびドレイン領域と電気的に接続される。
【００４９】電極４１は、容量素子５７の一方の電極として作用する。電極４２は、容量素子５７の他方の電極として作用する。半導体層４３は、容量素子５７の一方の電極または誘電体として作用する。絶縁層４４はトランジスタのゲート絶縁膜であり、容量素子５７の誘電体として作用する。導電層４５はトランジスタのバックゲートであり、定電位を印加することで、しきい値電圧を制御することができる。なお、導電層４５を設けない構成としてもよい。
【００５０】また、容量素子５７は、図４（Ｂ）に示すように、電極４１と電極４２との間に半導体層４３および絶縁層４４を有する積層構造であってもよい。ここで、本発明の一態様では半導体層４３に金属酸化物を用いることを特徴とする。
【００５１】図４（Ｃ）は、容量素子５７の電極間に電圧（Ｖｇ）を印加したときの容量値（Ｃ）の変化を示すＣ−Ｖ特性（低周波）の一例である。実線は半導体層４３に金属酸化物（ＯＳ）を用いた場合の特性であり、破線は半導体層４３にシリコン（Ｓｉ）を用いた場合の特性である。なお、しきい値電圧（Ｖｔｈ）以上では、両者の特性が重なるように示してあるが異なる場合もある。
【００５２】半導体層４３に金属酸化物を用いた容量素子５７は、電子をキャリアとする蓄積型デバイスとして動作するため、負電圧を印加しても半導体層４３にキャリア（ホール）はほとんど蓄積されない。そのため、しきい値電圧（Ｖｔｈ）以下において、半導体層４３は誘電体として作用し、容量値は最小値（Ｃｍｉｎ）を維持する。また、しきい値電圧（Ｖｔｈ）を超えると半導体層４３にキャリア（電子）が蓄積されるため、容量値は絶縁層４４のみが誘電体として作用するときの値（Ｃｏｘ）に上昇する。
【００５３】したがって、しきい値電圧（Ｖｔｈ）前後において、容量素子５７の容量値を２値に変化させることができる。なお、過渡状態において２値の間の値も取りうるが、これにより出力が滑らかに変化する利点もある。
【００５４】一方で、半導体層４３にシリコンを用いた場合では、印加される電圧によって蓄積状態、空乏状態、または反転状態に変化するため、しきい値電圧（Ｖｔｈ）前後において安定した容量値の変化は望めない。
【００５５】例えば、半導体層４３に金属酸化物を用いた容量素子５７のしきい値電圧（Ｖｔｈ）は１乃至２Ｖ程度である。したがって、図１に示す画素回路において、検出する照度に依存して電荷検出部（ＮＤ）が取りうる電位が０乃至３Ｖ程度の範囲であった場合、照度によって容量素子５７の容量値を変化させることができる。
【００５６】電荷検出部（ＮＤ）と照度との関係を図６（Ａ）に示す。実線は、半導体層４３に金属酸化物を用いたＭＩＳ型の容量素子Ａを画素回路に適用した場合の例であり、二つの破線は、一般的なＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）型の容量素子Ｂまたは容量素子Ｃを画素回路に適用した場合の例である。
【００５７】容量素子Ａを用いた場合は、電荷検出部（ＮＤ）の電位によって容量素子Ａの容量値が変化する。そのため、照度の上昇に伴い、ある照度で電荷検出部（ＮＤ）の電位の傾きが小さくなるように変化する。したがって、比較的低い照度を検出する画素は高感度で動作し、比較的高い照度を検出する画素は低感度で動作するようになり、低照度から高照度まで広ダイナミックレンジでの撮像が可能となる。
【００５８】一方で、ＭＩＭ型の容量素子Ｂ、Ｃを画素回路に用いた場合は、電荷検出部（ＮＤ）の電位がリニアに変化する。例えば、容量値の比較的小さい容量素子Ｂを用い、低照度での感度を優先した場合は、ある照度以上では電荷検出部（ＮＤ）の電位は一定となってしまう。また、容量値の比較的大きい容量素子Ｃを用い、高照度での感度を優先した場合は、低照度での感度が大きく低下してしまう。したがって、容量素子Ｂ、Ｃを用いた場合では、ダイナミックレンジを広げることが困難となる。
【００５９】また、図５（Ａ）、（Ｂ）に示すように、容量素子５７の半導体層を半導体層４３ａおよび半導体層４３ｂの積層としてもよい。このとき、半導体層４３ａおよび半導体層４３ｂは金属酸化物とし、半導体層４３ａのバンドギャップを半導体層４３ｂのバンドギャップよりも小さくすることが好ましい。
【００６０】この場合、図５（Ｃ）に示すように、第１のしきい値電圧（Ｖｔｈ１）を超えると、まず半導体層４３ａにキャリアが蓄積され始めるため、容量値は半導体層４３ａ、半導体層４３ｂおよび絶縁層４４を誘電体としたときの値（ＣＳ１ＯＸ）から半導体層４３ｂおよび絶縁層４４を誘電体としたときの値（ＣＳ２ＯＸ）に上昇する。続いて、第２のしきい値電圧（Ｖｔｈ２）を超えると、半導体層４３ｂにもキャリアが蓄積され始めるため、容量値は絶縁層４４のみを誘電体としたときの値（ＣＯＸ）に上昇する。
【００６１】したがって、容量素子５７の容量値を３値に変化させることができる。このときの電荷検出部（ＮＤ）と照度との関係を図６（Ｂ）に示す。この場合は、照度の上昇にともなって２段階に電荷検出部（ＮＤ）の電位の傾きが小さくなるように変化する。したがって、容量値が２値に変化する場合よりも、さらに低照度での感度を高く、高照度での感度を低くすることができるため、より広ダイナミックレンジでの撮像が可能となる。また、低照度と高照度との中間近傍の照度では感度が急激に変化せず、広い照度の範囲で適切な感度での撮像が可能となる。
【００６２】ただし、容量素子５７には高い電圧を印加する必要があるため、アバランシェ増倍効果を用いた光電変換素子との組み合わせとすることが好ましい。
【００６３】なお、画素回路は図１の構成に限られない。例えば、図７（Ａ）に示すように、トランジスタ５２のソースまたはドレインの一方をトランジスタ５１のソースまたはドレインの他方と電気的に接続してもよい。
【００６４】または、図７（Ｂ）に示すように、容量素子５７の一方の電極をトランジスタ５１のソースまたはドレインの一方と電気的に接続してもよい。
【００６５】または、図７（Ｃ）に示すように、ノードＮＤをリセットする機能を有するトランジスタ５８を設ける構成としてもよい。トランジスタ５８のソースまたはドレインの一方は配線７３と電気的に接続され、ソースまたはドレインの他方はトランジスタ５１のソースまたはドレインの他方と電気的に接続され、ゲートは信号線を供給する機能を有する配線７４と電気的に接続される。
【００６６】または、図８（Ａ）に示すように、トランジスタ５４のソースまたはドレインの他方をトランジスタ５３のソースまたはドレインの他方と電気的に接続してもよい。
【００６７】または、図８（Ｂ）に示すように、光電変換素子１０の他方の電極（カソード）とトランジスタ５１のソースまたはドレインの一方が電気的に接続され、トランジスタ５１のソースまたはドレインの他方と容量素子５７の他方の電極が電気的に接続される構成であってもよい。
【００６８】光電変換素子１０の一方の電極（アノード）とトランジスタ５１のソースまたはドレインの一方が電気的に接続される構成では、電荷蓄積部（ＮＲ）および電荷検出部（ＮＤ）は低電位にリセットされるが、図８（Ｂ）に示す構成では高電位にリセットされる。したがって、光電変換素子１０の一方の電極（アノード）には低電位を供給する配線７３が電気的に接続され、トランジスタ５２のソースまたはドレインの他方には高電位を供給する配線７２が電気的に接続され、容量素子５７の一方の電極には高電位を供給する配線８４が電気的に接続される。
【００６９】または、図８（Ｃ）に示すように、各トランジスタ（容量素子５７を含む）にバックゲートを設けてもよい。バックゲートに定電圧を印加することで、各トランジスタのしきい値電圧を制御することができる。なお、図８（Ｃ）では、全てのトランジスタにバックゲートを設ける構成を示しているが、バックゲートを設けないトランジスタを有する構成であってもよい。
【００７０】または、図９（Ａ）に示すように、バックゲートを設けた容量素子を複数設けた構成であってもよい。図９（Ａ）では、容量素子５７、５９を設けた構成を示しているが、さらに多くてもよい。前述したようにバックゲートに定電圧を印加することでしきい値電圧を制御することができる。したがって、容量素子５７、５９のバックゲートのそれぞれに異なる定電圧を印加することで、図５（Ｃ）に示したＣ−Ｖ特性と同様の特性を得ることができる。すなわち、容量値を３値に変化させることができ、広ダイナミックレンジの撮像を行うことができる。
【００７１】また、本発明の一態様は、複数の画素で一部のトランジスタを共有する形態に用いてもよい。図９（Ｂ）は、トランジスタ５３、５４、５６を複数の画素で共有する例を示している。トランジスタ５６は、配線８１から供給される信号によって、電荷検出部（ＮＤ２）を配線８２の電位（例えば、ＧＮＤ）にリセットする機能を有する。なお、以下に構成および動作を簡単に説明するが、図１に示す画素回路と共通する部分の説明は省略する。
【００７２】画素８５ａおよび画素８５ｂは、それぞれ電荷蓄積部（ＮＲ１）および電荷蓄積部（ＮＲ２）を有する。容量素子５７は、電荷蓄積部（ＮＲ２）の要素として機能する。
【００７３】画素８５ａおよび画素８５ｂは、同時に露光動作が行われ、それぞれ電荷蓄積部（ＮＲ１）の信号電位が確定する。そして、配線７５（ＧＴＸ）から供給される信号によってトランジスタ５１を導通させ、それぞれの信号電位を電荷蓄積部（ＮＲ２）に転送する。
【００７４】次に、画素８５ａにおいて、配線８０（ＴＸ１）から供給される信号によってトランジスタ５５を導通させ、電荷蓄積部（ＮＲ２）の信号電位を電荷検出部（ＮＤ２）に転送し、画像データとして読み出しを行う。
【００７５】次に、画素８５ｂにおいて、配線８０（ＴＸ２）から供給される信号によってトランジスタ５５を導通させ、電荷蓄積部（ＮＲ２）の信号電位を電荷検出部（ＮＤ２）に転送し、画像データとして読み出しを行う。さらにトランジスタ５３、５４、５６を共有する画素がある場合は、上記同様の動作で画像データの読み出しを行えばよい。
【００７６】前述したように、画素回路に設けるトランジスタにはＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは極めて低いオフ電流特性を示し、チャネル幅で規格化したＯＳトランジスタのリーク電流は、ソースドレイン間電圧が１０Ｖ、室温（２５℃程度）の状態で１０×１０−２１Ａ／μｍ（１０ゼプトＡ／μｍ）以下とすることが可能である。
【００７７】したがって、トランジスタ５１およびトランジスタ５２にＯＳトランジスタを用いれば、その低いオフ電流特性によって、電荷検出部（ＮＤ）および電荷蓄積部（ＮＲ）で電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。
【００７８】ＯＳトランジスタ（容量素子５７、５９を含む）に用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＣ−ＯＳなどを用いることができる。
【００７９】半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。
【００８０】半導体層を構成する酸化物半導体がＩｎ−Ｍ−Ｚｎ系酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【００８１】半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する酸化物半導体であるといえる。
【００８２】なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【００８３】半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【００８４】また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【００８５】また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【００８６】また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または、Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ａｎｄ  Ａ−Ｂ−ｐｌａｎｅ  Ａｎｃｈｏｒｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【００８７】非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物半導体膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
【００８８】なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
【００８９】以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【００９０】ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【００９１】なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【００９２】例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【００９３】つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【００９４】なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【００９５】上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【００９６】一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【００９７】なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【００９８】なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【００９９】なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０１００】ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【０１０１】ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【０１０２】また、ＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０１０３】また、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０１０４】ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０１０５】ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０１０６】一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０１０７】したがって、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【０１０８】また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ−ＯＳは、様々な半導体装置の構成材料として適している。
【０１０９】以上のように、画素回路に半導体層に金属酸化物を用いたＭＩＳ型の容量素子を設けることによって、広ダイナミックレンジの撮像が行える撮像装置を形成することができる。
【０１１０】本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１１１】（実施の形態２）
本実施の形態では、本発明の一態様を適用することのできる撮像装置の一例について、図面を参照して説明する。
【０１１２】図１０（Ａ）に、実施の形態１で説明した画素回路を有する撮像装置の画素の構成の一例を示す。当該撮像装置は、層６１、層６２および層６３を有し、それぞれが互いに重なる領域を有する構成とすることができる。
【０１１３】層６１は、光電変換素子１０の構成を有する。光電変換素子１０は、画素電極に相当する電極６５と、光電変換部６６と、共通電極に相当する電極６７を有する。
【０１１４】電極６５には、低抵抗の金属層などを用いることが好ましい。例えば、アルミニウム、チタン、タングステン、タンタル、銀またはそれらの積層を用いることができる。
【０１１５】電極６７には、可視光に対して高い透光性を有する導電層を用いることが好ましい。例えば、インジウム酸化物、錫酸化物、亜鉛酸化物、インジウム−錫酸化物、ガリウム−亜鉛酸化物、インジウム−ガリウム−亜鉛酸化物、またはグラフェンなどを用いることができる。なお、電極６７を省く構成とすることもできる。
【０１１６】光電変換部６６には、例えばセレン系材料を光電変換層としたｐｎ接合型フォトダイオードなどを用いることができる。層６６ａとしてはｐ型半導体であるセレン系材料を用い、層６６ｂとしてはｎ型半導体であるガリウム酸化物などを用いることが好ましい。
【０１１７】セレン系材料を用いた光電変換素子は、可視光に対する外部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ増倍効果を利用することにより、入射される光量に対する電子の増幅が大きい高感度のセンサとすることができる。また、セレン系材料は光吸収係数が高いため、光電変換層を薄膜で作製できるなどの生産上の利点を有する。セレン系材料の薄膜は、真空蒸着法またはスパッタリング法などを用いて形成することができる。
【０１１８】セレン系材料としては、単結晶セレンや多結晶セレンなどの結晶性セレン、非晶質セレン、銅、インジウム、セレンの化合物（ＣＩＳ）、または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）などを用いることができる。
【０１１９】ｎ型半導体は、バンドギャップが広く、可視光に対して透光性を有する材料で形成することが好ましい。例えば、亜鉛酸化物、ガリウム酸化物、インジウム酸化物、錫酸化物、またはそれらが混在した酸化物などを用いることができる。また、これらの材料は正孔注入阻止層としての機能も有し、暗電流を小さくすることもできる。
【０１２０】なお、層６１は上記構成に限らず、層６６ａにｐ型シリコン半導体またはｎ型シリコン半導体の一方を用い、層６６ｂにｐ型シリコン半導体またはｎ型シリコン半導体の他方を用いたｐｎ接合型フォトダイオードであってもよい。または、層６６ａと層６６ｂとの間にｉ型シリコン半導体層を設けたｐｉｎ接合型フォトダイオードであってもよい。
【０１２１】上記ｐｎ接合型フォトダイオードまたはｐｉｎ接合型フォトダイオードは、単結晶シリコンを用いて形成することができる。このとき、層６１と層６２とは、貼り合わせ工程を用いて電気的な接合を得ることが好ましい。また、ｐｉｎ接合型フォトダイオードは、非晶質シリコン、微結晶シリコン、多結晶シリコンなどの薄膜を用いて形成することもできる。
【０１２２】層６２は、例えば、ＯＳトランジスタ（トランジスタ５１、トランジスタ５２）を有する層とすることができる。図１に示す画素回路では、光電変換素子１０に入射される光の強度が小さいときに電荷検出部（ＮＤ）の電位が小さくなる。ＯＳトランジスタは極めてオフ電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力することができる。したがって、検出することのできる照度のレンジ、すなわちダイナミックレンジを広げることができる。
【０１２３】また、トランジスタ５１およびトランジスタ５２の低いオフ電流特性によって、電荷検出部（ＮＤ）および電荷蓄積部（ＮＲ）で電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。
【０１２４】層６３は、支持基板またはＳｉトランジスタ（トランジスタ５３、トランジスタ５４）を有する層とすることができる。当該Ｓｉトランジスタは、単結晶シリコン基板に活性領域を有する構成のほか、絶縁表面上に結晶系のシリコン活性層を有する構成とすることができる。なお、層６３に単結晶シリコン基板を用いる場合は、当該単結晶シリコン基板にｐｎ接合型フォトダイオードまたはｐｉｎ接合型フォトダイオードを形成してもよい。この場合、層６１を省くことができる。
【０１２５】図１０（Ｂ）は、本発明の一態様の撮像装置の回路構成を説明するブロック図である。当該撮像装置は、マトリクス状に配列された画素２０を有する画素アレイ２１と、画素アレイ２１の行を選択する機能を有する回路２２（ロードライバ）と、画素２０の出力信号に対して相関二重サンプリング処理を行うための回路２３（ＣＤＳ回路）と、回路２３から出力されたアナログデータをデジタルデータに変換する機能を有する回路２４（Ａ／Ｄ変換回路等）と、回路２４で変換されたデータを選択して読み出す機能を有する回路２５（カラムドライバ）と、を有する。なお、回路２３を設けない構成とすることもできる。
【０１２６】例えば、光電変換素子を除く画素アレイ２１の要素は、図１０（Ａ）に示す層６２に設けることができる。回路２２乃至回路２５の要素は、層６３に設けることができる。これらの回路はＳｉトランジスタを用いたＣＭＯＳ回路で構成することができる。
【０１２７】当該構成とすることで、それぞれの回路に適したトランジスタを用いることができ、かつ撮像装置の面積を小さくすることができる。
【０１２８】図１１（Ａ）、（Ｂ）、（Ｃ）は、図１０（Ａ）に示す撮像装置の具体的な構成を説明する図である。図１１（Ａ）は、トランジスタ５１、５２、５３、５４のチャネル長方向を示す断面図である。図１１（Ｂ）は一点鎖線Ａ１−Ａ２の断面図であり、トランジスタ５２のチャネル幅方向の断面を示している。図１１（Ｃ）は一点鎖線Ｂ１−Ｂ２の断面図であり、トランジスタ５３のチャネル幅方向の断面を示している。
【０１２９】撮像装置は、層６１乃至６３の積層とすることができる。層６１は、セレン層を有する光電変換素子１０の他、隔壁９２を有する構成とすることができる。隔壁９２は、電極６５の段差を覆うように設けられる。光電変換素子１０に用いるセレン層は高抵抗であり、画素間で分離しない構成とすることができる。
【０１３０】層６２にはＯＳトランジスタであるトランジスタ５１、５２および容量素子５７が設けられる。トランジスタ５１、５２および容量素子５７はともにバックゲート９１を有する構成を示しているが、いずれかがバックゲートを有する形態であってもよい。バックゲート９１は、図１１（Ｂ）に示すように対向して設けられるトランジスタのフロントゲートと電気的に接続する場合がある。または、バックゲート９１にフロントゲートとは異なる固定電位を供給することができる構成であってもよい。
【０１３１】また、図１１（Ａ）では、ＯＳトランジスタとしてセルフアライン型のトップゲート型トランジスタを例示しているが、図１２（Ａ）に示すように、ノンセルフアライン型のトップゲート型トランジスタであってもよい。図１３は、ノンセルフアライン型のトップゲート型トランジスタを用いた画素の一部の断面ＳＴＥＭ写真である。なお、図１３は任意の位置における断面であり、図１１（Ａ）および図１２（Ａ）には対応しない。また、図１３には、図１１（Ａ）および図１２（Ａ）に図示しない配線およびコンタクト部なども示されている。
【０１３２】層６３には、Ｓｉトランジスタであるトランジスタ５３およびトランジスタ５４が設けられる。図１１（Ａ）において、Ｓｉトランジスタはシリコン基板２００に設けられたフィン型の半導体層を有する構成を例示しているが、図１２（Ｂ）に示すように、シリコン基板２０１に活性領域を有するプレーナー型であってもよい。または、図１２（Ｃ）に示すように、シリコン薄膜の半導体層２１０を有するトランジスタであってもよい。半導体層２１０は、例えば、シリコン基板２０２上の絶縁層２２０上に形成された単結晶シリコン（ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ））とすることができる。または、ガラス基板などの絶縁表面上に形成された多結晶シリコンであってもよい。この他、層６３には、画素を駆動するための回路を設けることができる。
【０１３３】ＯＳトランジスタが形成される領域とＳｉトランジスタが形成される領域との間には、水素の拡散を防止する機能を有する絶縁層９３が設けられる。トランジスタ５３、５４の活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端する。一方、トランジスタ５１、５２の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキャリアを生成する要因の一つとなる。
【０１３４】絶縁層９３により、一方の層に水素を閉じ込めることでトランジスタ５３、５４の信頼性を向上させることができる。また、一方の層から他方の層への水素の拡散が抑制されることでトランジスタ５１、５２の信頼性も向上させることができる。
【０１３５】絶縁層９３としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
【０１３６】図１４（Ａ）は、本発明の一態様の撮像装置にカラーフィルタ等を付加した例を示す断面図である。当該断面図では、３画素分の画素回路を有する領域の一部を示している。光電変換素子１０が形成される層６１上には、絶縁層３００が形成される。絶縁層３００は可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション膜として窒化シリコン膜を積層してもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層してもよい。
【０１３７】絶縁層３００上には、遮光層３１０が形成されてもよい。遮光層３１０は、上部のカラーフィルタを通る光の混色を防止する機能を有する。遮光層３１０には、アルミニウム、タングステンなどの金属層を用いることができる。また、当該金属層と反射防止膜としての機能を有する誘電体膜を積層してもよい。
【０１３８】絶縁層３００および遮光層３１０上には、平坦化膜として有機樹脂層３２０を設けることができる。また、画素別にカラーフィルタ３３０（カラーフィルタ３３０ａ、カラーフィルタ３３０ｂ、カラーフィルタ３３０ｃ）が形成される。例えば、カラーフィルタ３３０ａ、カラーフィルタ３３０ｂおよびカラーフィルタ３３０ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を割り当てることにより、カラー画像を得ることができる。
【０１３９】カラーフィルタ３３０上には、可視光に対して透光性を有する絶縁層３６０などを設けることができる。
【０１４０】また、図１４（Ｂ）に示すように、カラーフィルタ３３０の代わりに光学変換層３５０を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像装置とすることができる。
【０１４１】例えば、光学変換層３５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮像装置とすることができる。また、光学変換層３５０に近赤外線の波長以下の光を遮るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層３５０に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。
【０１４２】また、光学変換層３５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子１０で検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。
【０１４３】シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどを樹脂やセラミクスに分散させたものを用いることができる。
【０１４４】なお、セレン系材料を用いた光電変換素子１０においては、Ｘ線等の放射線を電荷に直接変換することができるため、シンチレータを不要とする構成とすることもできる。
【０１４５】また、図１４（Ｃ）に示すように、カラーフィルタ３３０ａ、カラーフィルタ３３０ｂおよびカラーフィルタ３３０ｃ上にマイクロレンズアレイ３４０を設けてもよい。マイクロレンズアレイ３４０が有する個々のレンズを通る光が直下のカラーフィルタを通り、光電変換素子１０に照射されるようになる。また、図１４（Ｂ）に示す光学変換層３５０上にマイクロレンズアレイ３４０を設けてもよい。
【０１４６】以下では、イメージセンサチップを収めたパッケージおよびカメラモジュールの一例について説明する。当該イメージセンサチップには、上記撮像装置の構成を用いることができる。
【０１４７】図１５（Ａ１）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ４５０を固定するパッケージ基板４１０、カバーガラス４２０および両者を接着する接着剤４３０等を有する。
【０１４８】図１５（Ａ２）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ４４０としたＢＧＡ（Ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）の構成を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ  ｇｒｉｄ  ａｒｒａｙ）やＰＧＡ（Ｐｉｎ  ｇｒｉｄ  ａｒｒａｙ）などであってもよい。
【０１４９】図１５（Ａ３）は、カバーガラス４２０および接着剤４３０の一部を省いて図示したパッケージの斜視図である。パッケージ基板４１０上には電極パッド４６０が形成され、電極パッド４６０およびバンプ４４０はスルーホールを介して電気的に接続されている。電極パッド４６０は、イメージセンサチップ４５０とワイヤ４７０によって電気的に接続されている。
【０１５０】また、図１５（Ｂ１）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ４５１を固定するパッケージ基板４１１、レンズカバー４２１、およびレンズ４３５等を有する。また、パッケージ基板４１１およびイメージセンサチップ４５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ４９０も設けられており、ＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  ｐａｃｋａｇｅ）としての構成を有している。
【０１５１】図１５（Ｂ２）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板４１１の下面および側面には、実装用のランド４４１が設けられるＱＦＮ（Ｑｕａｄ  ｆｌａｔ  ｎｏ−ｌｅａｄ  ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄ  ｆｌａｔ  ｐａｃｋａｇｅ）や前述したＢＧＡ等であってもよい。
【０１５２】図１５（Ｂ３）は、レンズカバー４２１およびレンズ４３５の一部を省いて図示したモジュールの斜視図である。ランド４４１は電極パッド４６１と電気的に接続され、電極パッド４６１はイメージセンサチップ４５１またはＩＣチップ４９０とワイヤ４７１によって電気的に接続されている。
【０１５３】イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込むことができる。
【０１５４】（実施の形態３）
本発明の一態様に係る撮像装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１６に示す。
【０１５５】図１６（Ａ）は監視カメラであり、筐体９５１、レンズ９５２、支持部９５３等を有する。当該監視カメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。
【０１５６】図１６（Ｂ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
【０１５７】図１６（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
【０１５８】図１６（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９３３、操作用のボタン９３５、竜頭９３６、カメラ９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。当該情報端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
【０１５９】図１６（Ｅ）は携帯電話機の一例であり、筐体９８１、表示部９８２、操作ボタン９８３、外部接続ポート９８４、スピーカ９８５、マイク９８６、カメラ９８７等を有する。当該携帯電話機は、表示部９８２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部９８２に触れることで行うことができる。当該携帯電話機における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
【０１６０】図１６（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。当該携帯データ端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
【０１６１】本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【符号の説明】
【０１６２】１０    光電変換素子
２０    画素
２１    画素アレイ
２２    回路
２３    回路
２４    回路
２５    回路
４１    電極
４２    電極
４３    半導体層
４３ａ    半導体層
４３ｂ    半導体層
４４    絶縁層
４５    導電層
５１    トランジスタ
５２    トランジスタ
５３    トランジスタ
５４    トランジスタ
５５    トランジスタ
５６    トランジスタ
５７    容量素子
５８    トランジスタ
５９    容量素子
６１    層
６２    層
６３    層
６５    電極
６６    光電変換部
６６ａ    層
６６ｂ    層
６７    電極
７１    配線
７２    配線
７３    配線
７４    配線
７５    配線
７６    配線
７７    配線
７８    配線
７９    配線
８０    配線
８１    配線
８２    配線
８４    配線
８５ａ    画素
８５ｂ    画素
９１    バックゲート
９２    隔壁
９３    絶縁層
２００    シリコン基板
２０１    シリコン基板
２０２    シリコン基板
２１０    半導体層
２２０    絶縁層
３００    絶縁層
３１０    遮光層
３２０    有機樹脂層
３３０    カラーフィルタ
３３０ａ    カラーフィルタ
３３０ｂ    カラーフィルタ
３３０ｃ    カラーフィルタ
３４０    マイクロレンズアレイ
３５０    光学変換層
３６０    絶縁層
４１０    パッケージ基板
４１１    パッケージ基板
４２０    カバーガラス
４２１    レンズカバー
４３０    接着剤
４３５    レンズ
４４０    バンプ
４４１    ランド
４５０    イメージセンサチップ
４５１    イメージセンサチップ
４６０    電極パッド
４６１    電極パッド
４７０    ワイヤ
４７１    ワイヤ
４９０    ＩＣチップ
９１１    筐体
９１２    表示部
９１９    カメラ
９３１    筐体
９３２    表示部
９３３    リストバンド
９３５    ボタン
９３６    竜頭
９３９    カメラ
９５１    筐体
９５２    レンズ
９５３    支持部
９６１    筐体
９６２    シャッターボタン
９６３    マイク
９６５    レンズ
９６７    発光部
９７１    筐体
９７２    筐体
９７３    表示部
９７４    操作キー
９７５    レンズ
９７６    接続部
９８１    筐体
９８２    表示部
９８３    操作ボタン
９８４    外部接続ポート
９８５    スピーカ
９８６    マイク
９８７    カメラ
【図１】
2018185587.tif 000003
【図２】
2018185587.tif 000004
【図３】
2018185587.tif 000005
【図４】
2018185587.tif 000006
【図５】
2018185587.tif 000007
【図６】
2018185587.tif 000008
【図７】
2018185587.tif 000009
【図８】
2018185587.tif 000010
【図９】
2018185587.tif 000011
【図１０】
2018185587.tif 000012
【図１１】
2018185587.tif 000013
【図１２】
2018185587.tif 000014
【図１３】
2018185587.tif 000015
【図１４】
2018185587.tif 000016
【図１５】
2018185587.tif 000017
【図１６】
2018185587.tif 000018
【国際調査報告】
2018185587.tif 000019
2018185587.tif 000020
2018185587.tif 000021
2018185587.tif 000022