(57)【要約】  素子分離領域に用いられる塗布絶縁膜の絶縁耐圧を向上させる。  素子分離領域に用いられる絶縁性塗布膜として一般式（（ＣＨ３）ｎＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１〜３、０≦ｘ≦１．０）で示される化合物に、酸化物を形成できる異種元素ＭをＳｉのモル数に対し、０．５〜１１．１ｍｏｌ％を含む化合物一種又は二種以上添加した組成物で構成される塗布膜を用いる。
2010073947.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に素子分離領域が設けられ、該素子分離領域によって分離された複数の半導体素子を有する半導体装置において、前記素子分離領域にＳｉ（１−ｍ）ＭｍＯｙ（ただし、ＭはＳｉを除く一種若しくは二種以上の金属元素を示す。ｍは、０．００５≦ｍ≦０．１の範囲であり、Ｍが二種以上の場合はその合計値を示す。ｙは［（Ｓｉの価数）×（１−ｍ）＋（Ｍの価数）×ｍ］／２を示す）の組成式で現すことができる絶縁物の薄膜が設けられていることを特徴とする半導体装置。
【請求項２】
前記絶縁物の絶縁破壊電圧が、８．５ＭＶ／ｃｍ以上であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁物は、主骨格としてＳｉ−Ｏ−Ｓｉ結合を有するとともに、Ｓｉ−Ｏ−Ｍ結合をも有することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記絶縁物は、一般式（（ＣＨ３）ｎＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１〜３、０≦ｘ≦１．０）で示される化合物に、酸化物を形成できる異種元素Ｍを前記化合物のＳｉのモル数に対し、０．５〜１１．１ｍｏｌ％を含む化合物一種又は二種以上添加した組成物を含有する塗布膜の熱処理によって形成されたものであることを特徴とする請求項１〜３のいずれかに記載された半導体装置。
【請求項５】
前記Ｍは、Ｚｒ、Ａｌ、Ｔａ、Ｈｆ、ＮｂおよびＴｉの少なくとも一つであることを特徴とする請求項１〜４のいずれかに記載された半導体装置。
【請求項６】
前記素子分離領域は、０．２６μｍ以下の深さと０．０７μｍ以下の幅を備えていることを特徴とする請求項１〜５のいずれかに記載された半導体装置。
【請求項７】
半導体基板に素子分離領域を形成する工程と、前記素子分離領域に絶縁膜を形成する工程とを有する半導体装置の製造方法において、
前記絶縁膜を形成する工程は、一般式（（ＣＨ３）ｎＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１〜３、０≦ｘ≦１．０）で示される化合物に、酸化物を形成できる異種元素Ｍを前記化合物のＳｉのモル数に対し、０．５〜１１．１ｍｏｌ％を含む化合物一種又は二種以上添加した組成物を含有する塗布液を前記素子分離領域膜に塗布して塗布膜を設ける工程と、前記塗布膜を熱処理する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記塗布膜を熱処理する工程は、７００〜９００℃の温度範囲で行うことを特徴とする請求項７に記載された半導体装置の製造方法。
【請求項９】
前記Ｍは、Ｚｒ、Ａｌ、Ｔａ、Ｈｆ、ＮｂおよびＴｉの少なくとも一つであることを特徴とする請求項７または８に記載された半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、シャロートレンチアイソレーション（以下、ＳＴＩと略称する）等の素子分離構造を備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＳＴＩ等の素子分離構造を備えた半導体装置は現在広く使用されているが、これら半導体装置の製造過程においては、素子分離絶縁膜を全面に堆積した後、当該素子分離絶縁膜をＣＭＰ（chemical mechanical polishing）によりエッチバックし、これによって、素子分離絶縁膜の表面を平坦化している。しかしながら、ＣＭＰプロセスを用いた場合、製造コストの上昇が避けられないこと、素子にストレスが加わり素子の劣化をまねくこと、等の問題点がある。【０００３】
そこでＣＭＰを不要とするべく、特許文献１では、素子分離領域の溝内を絶縁性塗布液で埋め込み、その後、熱処理により塗布液を素子分離用ＳｉＯ２膜に変えるプロセスを提案している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特願２００７−２１２５０５
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１において素子分離領域に使用される絶縁性塗布液による絶縁膜では、絶縁破壊電圧が７．０〜８．０ＭＶ／ｃｍ程度であり、より耐電圧（絶縁破壊電圧）性の必要な用途においては、信頼性が乏しいという問題点があることが分かった。【０００６】
本発明は、上記従来技術の問題点に鑑みて成されたものであり、その目的は、絶縁破壊電圧の高い素子分離絶縁膜を形成することのできる半導体装置およびその製造方法を提供することにある。【０００７】
本発明の他の目的は、ＣＭＰ工程を省略して製造コストを低減することのできる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明によれば、半導体基板に素子分離領域が設けられ、該素子分離領域によって分離された複数の半導体素子を有する半導体装置において、前記素子分離領域にＳｉ（１−ｍ）ＭｍＯｙ（ただし、ＭはＳｉを除く一種若しくは二種以上の金属元素を示す。ｍは、０．００５≦ｍ≦０．１の範囲であり、Ｍが二種以上の場合はその合計値を示す。ｙは［（Ｓｉの価数）×（１−ｍ）＋（Ｍの価数）×ｍ］／２を示す）の組成式で現すことができる絶縁物の薄膜が設けられていることを特徴とする半導体装置が得られる。【０００９】
また本発明によれば、前記絶縁物の絶縁破壊電圧が、８．５ＭＶ／ｃｍ以上であることを特徴とする請求項１に記載の半導体装置が得られる。【００１０】
また本発明によれば、前記絶縁物は、主骨格としてＳｉ−Ｏ−Ｓｉ結合を有するとともに、Ｓｉ−Ｏ−Ｍ結合をも有することを特徴とする半導体装置得られる。【００１１】
また本発明によれば、前記絶縁物は、一般式（（ＣＨ３）ｎＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１〜３、０≦ｘ≦１．０）で示される化合物に、酸化物を形成できる異種元素Ｍを前記化合物のＳｉのモル数に対し、０．５〜１１．１ｍｏｌ％を含む化合物一種又は二種以上添加した組成物を含有する塗布膜の熱処理によって形成されたものであることを特徴とする半導体装置が得られる。【００１２】
また本発明によれば、前記Ｍは、Ｓｉ−Ｏ−Ｍ結合を形成できる元素であれば特に制限はないが、形成の容易さなどの観点から、好ましくはＺｒ、Ａｌ、Ｔａ、Ｈｆ、ＮｂおよびＴｉの少なくとも一つであることを特徴とする半導体装置が得られる。【００１３】
また本発明によれば、前記素子分離領域は、０．２６μｍ以下の深さと０．０７μｍ以下の幅を備えていることを特徴とする記載された半導体装置が得られる。【００１４】
また本発明によれば、半導体基板に素子分離領域を形成する工程と、前記素子分離領域に絶縁膜を形成する工程とを有する半導体装置の製造方法において、
前記絶縁膜を形成する工程は、一般式（（ＣＨ３）ｎＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１〜３、０≦ｘ≦１．０）で示される化合物に、酸化物を形成できる異種元素Ｍを前記化合物のＳｉのモル数に対し、０．５〜１１．１ｍｏｌ％を含む化合物一種又は二種以上添加した組成物を含有する塗布液を前記素子分離領域膜に塗布して塗布膜を設ける工程と、前記塗布膜を熱処理する工程とを含むことを特徴とする半導体装置の製造方法が得られる。【００１５】
また本発明によれば、前記塗布膜を熱処理する工程は、７００〜９００℃の温度範囲で行うことを特徴とする半導体装置の製造方法が得られる。【００１６】
また本発明によれば、前記Ｍは、Ｚｒ、Ａｌ、Ｔａ、Ｈｆ、ＮｂおよびＴｉの少なくとも一つであることを特徴とする半導体装置の製造方法が得られる。【００１７】
本発明の特徴は、上記のように、素子分離領域を備えた半導体装置において、素子分離領域に形成する絶縁膜が、Ｓｉ（１−ｍ）ＭｍＯｙ（ただし、ＭはＳｉを除く一種若しくは二種以上の金属元素を示す。ｍは、０．００５≦ｍ≦０．１の範囲であり、Ｍが二種以上の場合はその合計値を示す。ｙは［（Ｓｉの価数）×（１−ｍ）＋（Ｍの価数）×ｍ］／２を示す）の組成式で現すことができる薄膜を形成することにある。絶縁膜が主骨格であるＳｉ−Ｏ−Ｓｉ結合の他にＳｉ−Ｏ−Ｍ結合を形成、含有させることにより絶縁破壊電圧を向上することが出来る。【００１８】
そして、絶縁膜の形成方法が、一般式（（ＣＨ３）ｎＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ（但し、ｎ＝１〜３、０≦ｘ≦１．０）で示される化合物に、酸化物を形成できる異種元素Ｍを前記化合物のＳｉのモル数に対し、０．５〜１１．１ｍｏｌ％を含む化合物一種又は二種以上添加した組成物を含有する塗布膜を熱処理によって改質させたＳｉ（１−ｍ）ＭｍＯｙ（ただし、ＭはＳｉを除く一種若しくは二種以上の金属元素を示す。ｍは、０．００５≦ｍ≦０．１の範囲であり、Ｍが二種以上の場合はその合計値を示す。ｙは［（Ｓｉの価数）×（１−ｍ）＋（Ｍの価数）×ｍ］／２を示す）からなる絶縁膜を含むことを特徴とする半導体装置が得られる。前記熱処理は７００〜９００℃で行われ、熱処理することにより概ねＳｉＯ２に改質されるが、添加した異種元素Ｍにより、一部Ｓｉ−Ｏ−Ｓｉ結合の形成が阻害され、Ｓｉ−Ｏ−Ｍ結合が形成されており、本結合が膜中に存在することにより、従来のＳｉＯ２成分のみの膜材料に比較して、絶縁破壊電圧が改善される。ここで、異種元素Ｍの添加量が０．５ｍｏｌ％以下では効果が充分に得られず、また、１１．１ｍｏｌ％以上では、Ｓｉ−Ｏ−Ｍ結合の他に、Ｍ−Ｏ−Ｍ結合が多く形成され、誘電率の上昇などが起こる。【００１９】
異種元素Ｍとしては、Ｓｉ−Ｏ−Ｍ結合を形成できる元素であれば特に制限はないが、本手法による検討においては、Ｚｒ、Ａｌ、Ｔａ、Ｈｆ、Ｎｂ、Ｔｉなどの元素を用いたときに、Ｓｉ−Ｏ−Ｍ結合が少なからず形成出来ることを確認しており、絶縁破壊電圧の向上に有効に作用している。【００２０】
異種元素Ｍは一種若しくは二種以上添加することが可能であり、例えば二種添加した場合、Ｓｉ−Ｏ−Ｍ１−Ｏ−Ｍ２、Ｓｉ−Ｏ−Ｍ２−Ｏ−Ｍ１、Ｓｉ−Ｏ−Ｍ１、Ｓｉ−Ｏ−Ｍ２などの結合が形成され、これらの結合種が絶縁破壊電圧の向上に作用するものと考えられる。【００２１】
絶縁膜の形成方法が塗布による場合、従来のＣＶＤによる形成方法に対し、ＳＴＩ溝部分に平坦に形成することが出来、ＣＭＰ工程を行わない製造方法が可能となる。【００２２】
なお、本発明の絶縁物は素子分離領域の少なくとも一部に用いればよい。すなわち他の絶縁物と複合して用いてもよい。
【発明の効果】
【００２３】
本発明によれば、高い絶縁破壊電圧特性を有する素子分離絶縁領域を絶縁性塗布液から得ることができる。【００２４】
また本発明によれば、ＣＭＰを使用することなく素子分離絶縁領域を形成でき、これにより製造コストを低減することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る絶縁性塗布膜をスピンコートする工程を説明する断面図である。
【図２】図１に示された絶縁性塗布膜を用いたＳＴＩ素子分離領域を説明する断面図である。
【図３ａ】ｍ＝０．０４である場合の本発明に係る絶縁性塗布膜の絶縁特性を示す図である。
【図３ｂ】ｍ＝０．０８である場合の本発明に係る絶縁性塗布膜の絶縁特性を示す図である。
【図３ｃ】ｍ＝０である場合の本発明に係る絶縁性塗布膜の絶縁特性を示す図である。
【図３ｄ】ｍ＝０．１２である場合の本発明に係る絶縁性塗布膜の絶縁特性を示す図である。
【図３ｅ】Ｍ＝Ｚｒ、ｍ＝０．０４である場合の本発明に係る絶縁性塗布膜の絶縁特性を示す図である。
【図３ｆ】Ｍ＝Ｔａ、ｍ＝０．０４である場合の本発明に係る絶縁性塗布膜の絶縁特性を示す図である。
【図３ｇ】Ｍ＝Ｈｆ、ｍ＝０．０４である場合の本発明に係る絶縁性塗布膜の絶縁特性を示す図である。
【図３ｈ】Ｍ＝Ｔｉ／Ｚｒ、ｍ＝０．０８である場合の本発明に係る絶縁性塗布膜の絶縁特性を示す図である。
【図４ａ】絶縁性塗布膜がＳｉ（１−ｍ）ＴｉｍＯ２である場合の本発明に係る絶縁性塗布膜の構成を示す図である。
【図４ｂ】絶縁性塗布膜がＳｉ（１−ｍ）ＭｍＯｙであり、ｍ＝０．０４、ｙ＝任意である場合の本発明に係る絶縁性塗布膜の構成を示す図である。
【図４ｃ】Ｍ＝Ｈｆ、ｍ＝０．０４である場合の本発明に係る絶縁性塗布膜の構成を示す図である。
【図４ｄ】Ｍ＝Ｔｉ／Ｚｒ、ｍ＝０．０８である場合の本発明に係る絶縁性塗布膜の構成を示す図である。
【発明を実施するための形態】
【００２６】
図１は、本発明に係る絶縁性塗布膜（表面平坦化膜）を用いた半導体装置の製造工程の一部を示す断面図である。
【００２７】
図１を参照して、具体的に説明すると、シリコン基板１００中に、リン（Ｐ）を打ち込むことによって形成されたｎウェル５１と、ボロン（Ｂ）を打ち込むことによって形成されたｐウェル５２が設けられている。
【００２８】
更に、ｎウェル５１とｐウェル５２との境界部及びｎウェル及びｐウェル内には、素子分離のためのシャロートレンチ（ＳＴ）５７が形成されている。図示されたシャロートレンチ５７は０．２２μｍの幅、０．２５μｍの深さを有している。ここで、シャロートレンチ５７は、０．２６μｍ以下の深さと０．０７μｍ以下の幅を備えていることが好ましい。
【００２９】
ｎウェル５１、ｐウェル５２の表面には、ＳｉＯ２膜１１が形成されている。また、シャロートレンチ５７の底面及び側面にもＳｉＯ２膜５８が形成されている。
【００３０】
図示されたＳｉＯ２膜１１及び５８上に、本発明に係る絶縁性塗布膜１１０が塗布されて堆積されている。素子分離領域に使用される絶縁性塗布膜１１０は、（ＣＨ３ＳｉＯ３／２）ｘ（ＳｉＯ２）１−ｘ（但し、０≦ｘ≦１．０）を主成分となる組成物に０．５〜１１．１ｍｏｌ％のＴｉ元素を含む化合物を添加した塗料材料を塗布することによって形成される。例えば、Ｔｉ元素を８．６ｍｏｌ％含む塗料材料は、メチルトリメトキシシラン７．４５ｇ、テトラエトキシシラン２９．７０ｇ、テトライソプロポキシチタン４．８４ｇ、エチレングリコールモノターシャリーブチルエーテル２１．３９ｇからなる混合液に濃硝酸１０．１３ｇ、Ｈ２Ｏ３．１７ｇ、エチレングリコールモノターシャリーブチルエーテル８．３２ｇを加えて３０℃で４時間撹拌を行って作製することができる。絶縁性塗布膜１１０はメチル基（ＣＨ３）を含んでおり、７００℃以上で加熱すると当該メチル基は遊離して、絶縁性塗布膜１１０はＳｉ（１−ｍ）ＴｉｍＯ２（但し、０．００５≦ｍ≦０．１）に改質される。このとき、さらに積極的にメチル基の遊離を行うためには、酸化雰囲気にすることが有効である。ｍ＝０．０４では比誘電率ｋは３．９であり、このときの絶縁特性は１（ＭＶ／ｃｍ）で１×１０−９（Ａ／ｃｍ２）、８（ＭＶ／ｃｍ）でも６×１０−８（Ａ／ｃｍ２）、絶縁破壊電圧は１１（ＭＶ／ｃｍ）以上という優れた値を示す。また、ｍ＝０．０８では比誘電率ｋは４．２であり、このときの絶縁特性は１（ＭＶ／ｃｍ）で３×１０−９（Ａ／ｃｍ２）、８（ＭＶ／ｃｍ）でも２×１０−６（Ａ／ｃｍ２）、絶縁破壊電圧は１２（ＭＶ／ｃｍ）以上という優れた値を示す。一方で、ｍ＝０、即ち、ＳｉＯ２では比誘電率ｋは３．７であり、このときの絶縁特性は１（ＭＶ／ｃｍ）で５×１０−１０（Ａ／ｃｍ２）、絶縁破壊電圧は７（ＭＶ／ｃｍ）である。ｍ＝０．１２では、絶縁特性は１（ＭＶ／ｃｍ）で２×１０−９（Ａ／ｃｍ２）、８（ＭＶ／ｃｍ）で４×１０−８（Ａ／ｃｍ２）、絶縁破壊電圧は１１（ＭＶ／ｃｍ）以上であったが、比誘電率ｋは４．６と高かった。また、金属元素ＭがＺｒ、ｍ＝０．０４の場合、比誘電率は３．９であり、このときの絶縁特性は１（ＭＶ／ｃｍ）で６×１０−１０（Ａ／ｃｍ２）、８（ＭＶ／ｃｍ）で９×１０−８（Ａ／ｃｍ２）、絶縁破壊電圧は１０（ＭＶ／ｃｍ）という優れた値を示す。
【００３１】
金属元素ＭがＴａ、ｍ＝０．０４の場合、比誘電率は３．９であり、このときの絶縁特性は１（ＭＶ／ｃｍ）で５×１０−１０（Ａ／ｃｍ２）、８（ＭＶ／ｃｍ）で２×１０−７（Ａ／ｃｍ２）、絶縁破壊電圧は１０（ＭＶ／ｃｍ）という優れた値を示す。
【００３２】
金属元素ＭがＨｆ、ｍ＝０．０４の場合、比誘電率は４．０であり、このときの絶縁特性は１（ＭＶ／ｃｍ）で１×１０−９（Ａ／ｃｍ２）、８（ＭＶ／ｃｍ）で１×１０−７（Ａ／ｃｍ２）、絶縁破壊電圧は１０（ＭＶ／ｃｍ）という優れた値を示す。
【００３３】
金属元素ＭがＴｉとＺｒの２種類であってｍ＝０．０８の場合、比誘電率は４．０であり、このときの絶縁特性は１（ＭＶ／ｃｍ）で３×１０−１０（Ａ／ｃｍ２）、８（ＭＶ／ｃｍ）で１×１０−８（Ａ／ｃｍ２）、絶縁破壊電圧は１０（ＭＶ／ｃｍ）以上という優れた値を示す。
【００３４】
なお、本発明の用途においては、その誘電率は、一般的には４．５以下であることが好ましい。
【００３５】
なお、本発明における絶縁破壊電圧（耐圧性）は、ＭＩＭ構造キャパシタにて印加電圧を変化させ、瞬間に多量のリーク電流が生じたときの値を読み取る方法で測定する。測定には、アジレント・テクノロジー社製Ａｇｉｌｅｎｔ４１５６Ｃプレシジョン半導体パラメータ・アナライザ、アジレント・テクノロジー社製Ａｇｉｌｅｎｔ４１５０１Ｂ ＳＭＵ/パルス・ジェネレータ・エクスパンダ）、カスケードマイクロテック社製ＭＩＣＲＯＣＨＡＭＢＥＲ付きマニュアルプローバを用いた。ＳＴＡＲＴ：０Ｖ、ＳＴＯＰ：−２００Ｖ，ＳＴＥＰ：−１Ｖの測定条件で実施した。
【００３６】
絶縁性塗布膜１１０を形成する組成材料は常温で液状であるから、絶縁性塗布膜１１０は半導体基板１００上にスピンコートすることができ、塗布された状態では流動性を有しているため、高い平坦性を有している。
【００３７】
ここで、絶縁性塗布膜１１０を９００℃で焼成、アニールするとガス発生がなく、熱収縮もしない耐熱性の優れたＳｉ（１−ｍ）ＴｉｍＯ２に改質される。図１に示された絶縁性塗布膜１１０は、上記の通り塗布の際、流動性を持っているため、シャロートレンチ５７、ＳｉＯ２膜５８等によるシリコン基板１００上の凹凸には影響を受けることなく、図１に示すように、平坦な表面を維持することができる。
【００３８】
また、絶縁性塗布膜１１０を焼成することによって得られた表面平坦化膜をエッチングした場合、ＳｉＯ２膜１１、シリコン基板１００等と明確に識別することができるから、ＳｉＯ２膜１１、シリコン基板１００をストッパーとして表面平坦化膜をエッチングできる。したがって、絶縁性塗布膜を塗布、焼成することによって形成された表面平坦化膜はＣＭＰを用いることなく、エッチングだけで均一に除去することができる。
【００３９】
なお、本発明の半導体装置の製造方法においては、前記塗布膜中の有機物を分解させる工程を含んでもよい。通常７００℃以上の熱処理により有機物の遊離が起こるが、前記工程によって、より積極的に有機物の遊離を促進することができる。前記工程としては、例えば、加熱処理時に酸素や水分などを導入して酸化雰囲気にする手法、プラズマ処理、オゾン処理などがあげられる。
【００４０】
図２には、当該表面平坦化膜をシャロートレンチ５７の内側を残してエッチングすることにより、シリコン基板１００のｎウェル５１、ｐウェル５２上の表面平坦化膜がＳｉＯ２膜５８と共にエッチングされた状態が示されている。
【００４１】
この場合、シャロートレンチ５７内には、Ｓｉ（１−ｍ）ＴｉｍＯ２からなるＳＴＩ素子分離領域２ａが残されている。
【００４２】
図２に示すように、シャロートレンチ５７内のＳＴＩ分離領域２ａの表面は、シリコン基板１００の表面と同一平面を形成している。これは、シリコン基板１００をエッチングストッパーとして、表面平坦化膜をエッチングできるからである。したがって、本発明に係るＳｉ（１−ｍ）ＴｉｍＯ２膜は単に平坦な表面を備えた表面平坦化膜として利用できるだけでなく、ＳＴＩ素子分離領域を形成するのに極めて有効である。
【００４３】
以降は、通常の半導体装置製造方法によって、ｎウェル５１、ｐウェル５２の表面にそれぞれ半導体素子を形成する。
【００４４】
図３（ａ）に示す通り、本発明に係る表面平坦化膜Ｓｉ（１−ｍ）ＴｉｍＯ２は、ｍ＝０．０４のとき、絶縁特性は１（ＭＶ／ｃｍ）で１×１０−９（Ａ／ｃｍ２）、８（ＭＶ／ｃｍ）でも６×１０−８（Ａ／ｃｍ２）、絶縁破壊電圧は１１（ＭＶ／ｃｍ）以上という優れた値を示す。また、図３（ｂ）に示す通り、ｍ＝０．０８では絶縁特性は１（ＭＶ／ｃｍ）で３×１０−９（Ａ／ｃｍ２）、８（ＭＶ／ｃｍ）でも２×１０−６（Ａ／ｃｍ２）、絶縁破壊電圧は１２（ＭＶ／ｃｍ）以上という優れた値を示す。一方で、図３（ｃ）に示す通り、ｍ＝０、即ち、ＳｉＯ２では絶縁特性は１（ＭＶ／ｃｍ）で５×１０−１０（Ａ／ｃｍ２）、絶縁破壊電圧は７（ＭＶ／ｃｍ）である。ｍ＝０．１２では、図３（ｄ）に示す通り、絶縁特性は１（ＭＶ／ｃｍ）で２×１０−９（Ａ／ｃｍ２）、８（ＭＶ／ｃｍ）で４×１０−８（Ａ／ｃｍ２）、絶縁破壊電圧は１１（ＭＶ／ｃｍ）以上であったが、比誘電率ｋは４．６と高かった。
【００４５】
金属元素ＭがＺｒ、ｍ＝０．０４の場合、図３（ｅ）に示す通り、比誘電率は３．９であり、このときの絶縁特性は１（ＭＶ／ｃｍ）で６×１０−１０（Ａ／ｃｍ２）、８（ＭＶ／ｃｍ）で９×１０−８（Ａ／ｃｍ２）、絶縁破壊電圧は１０（ＭＶ／ｃｍ）という優れた値を示す。
【００４６】
金属元素ＭがＴａ、ｍ＝０．０４の場合、図３（ｆ）に示す通り、比誘電率は３．９であり、このときの絶縁特性は１（ＭＶ／ｃｍ）で５×１０−１０（Ａ／ｃｍ２）、８（ＭＶ／ｃｍ）で２×１０−７（Ａ／ｃｍ２）、絶縁破壊電圧は１０（ＭＶ／ｃｍ）という優れた値を示す。
【００４７】
金属元素ＭがＨｆ、ｍ＝０．０４の場合、図３（ｇ）に示す通り、比誘電率は４．０であり、このときの絶縁特性は１（ＭＶ／ｃｍ）で１×１０−９（Ａ／ｃｍ２）、８（ＭＶ／ｃｍ）で１×１０−７（Ａ／ｃｍ２）、絶縁破壊電圧は１０（ＭＶ／ｃｍ）という優れた値を示す。
【００４８】
金属元素ＭがＴｉとＺｒの２種類であってｍ＝０．０８の場合、図３（ｈ）に示す通り、比誘電率は４．０であり、このときの絶縁特性は１（ＭＶ／ｃｍ）で３×１０−１０（Ａ／ｃｍ２）、８（ＭＶ／ｃｍ）で１×１０−８（Ａ／ｃｍ２）、絶縁破壊電圧は１０（ＭＶ／ｃｍ）以上という優れた値を示す。
【００４９】
図４（ａ）を参照すると、改質された上記絶縁性塗布膜、即ち、Ｓｉ（１−ｍ）ＴｉｍＯ２（但し、０．００５≦ｍ≦０．１）のＦＴ−ＩＲスペクトルでは、９５０ｃｍ−１付近にＳｉ−Ｏ−Ｔｉ結合に帰属するピークが見られ、このＳｉ−Ｏ−Ｔｉ結合の形成が優れた絶縁破壊電圧に寄与しているものと考えられる。９５０ｃｍ−１付近のピーク強度はｘの値が増加するに伴い強くなるが、ｍ＝０．１０で飽和する。これは、ｍ＞０．１０では、それ以上、Ｓｉ−Ｏ−Ｔｉ結合が形成されないことを意味する。ｍ＞０．１０ではある一定量以上のＳｉ−Ｏ−Ｔｉ結合が形成されないが、Ｔｉ−Ｏ−Ｔｉ結合の割合は増えるため比誘電率は増加し、目的とする用途には適さない。したがって、ＴｉＯ２の割合は０．００５≦ｍ≦０．１となる。また、図４（ｂ）〜図４（ｄ）に示すように、ＴｉＯ２以外にも、ＺｒＯ２やＴａ２Ｏ５、ＨｆＯ２などでＳｉ−Ｏ−Ｚｒ、Ｓｉ−Ｏ−Ｔａ、Ｓｉ−Ｏ−Ｈｆ結合が形成され、優れた絶縁破壊電圧を示す。
【００５０】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【００５１】
本発明は、ＣＭＰプロセスによって平坦化する工程を備えた各種の半導体装置の製造方法、特に、ＳＴＩ構造を備えたＣＭＯＳ等を含むＬＳＩの製造方法に適用できる。
【符号の説明】
【００５２】
５１  ｎウェル
５２  ｐウェル
５７  シャロートレンチ（ＳＴ）
５８  ＳｉＯ２膜
２ａ  ＳＴＩ素子分離領域
１００  シリコン基板
１１０  絶縁性塗布膜（ＳｉＣＯ膜）
【図１】
2010073947.tif 000003
【図２】
2010073947.tif 000004
【図３ａ】
2010073947.tif 000005
【図３ｂ】
2010073947.tif 000006
【図３ｃ】
2010073947.tif 000007
【図３ｄ】
2010073947.tif 000008
【図３ｅ】
2010073947.tif 000009
【図３ｆ】
2010073947.tif 000010
【図３ｇ】
2010073947.tif 000011
【図３ｈ】
2010073947.tif 000012
【図４ａ】
2010073947.tif 000013
【図４ｂ】
2010073947.tif 000014
【図４ｃ】
2010073947.tif 000015
【図４ｄ】
2010073947.tif 000016
【国際調査報告】
2010073947.tif 000017
2010073947.tif 000018
2010073947.tif 000019
2010073947.tif 000020