(57)【要約】  不揮発性メモリ装置１は、半導体基板３と、半導体基板３上の高さｈ１の面に沿って直線状の複数のワード線１１、半導体基板３上の高さｈ２の面に沿ってワード線１１に交差する方向に形成された直線状の複数のビット線１５、及び複数のワード線１１のそれぞれにおける複数のビット線１５との交差部１７と、複数のビット線１５のそれぞれとの間に設けられた複数のメモリセル１３を有するメモリアレイ領域５と、半導体基板３上の高さｈ１の面に沿って形成された直線状の複数の線状電極１９、半導体基板３上の高さｈ２の面に沿って線状電極１９に交差する方向に形成された直線状の複数の線状電極２１、及び線状電極１９と線状電極２１との間に少なくとも配置された絶縁体２３を有する周辺回路領域７とを備える。
2019044705.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上の第１の高さの第１の面に沿って互いに平行になるように形成された直線状の複数の第１の配線部、
前記半導体基板上の第２の高さの第２の面に沿って前記複数の第１の配線部に交差する方向に形成された直線状の複数の第２の配線部、及び
前記複数の第１の配線部のそれぞれにおける前記第１の面に垂直な方向から見た前記複数の第２の配線部との交差部と、前記複数の第２の配線部のそれぞれとの間において、前記第１の配線部及び前記第２の配線部と接続して設けられた複数の記憶素子を有する第１の領域と、
前記半導体基板上の前記第１の面に沿って互いに平行になるように形成された直線状の複数の第３の配線部、
前記半導体基板上の前記第２の面に沿って前記複数の第３の配線部に交差する方向に形成された直線状の複数の第４の配線部、及び
前記第３の配線部と前記第４の配線部との間に少なくとも配置された絶縁体を有する第２の領域と、
を備える半導体装置。
【請求項２】
前記複数の第３の配線部は、前記複数の第１の配線部と同一の方向に形成され、
前記複数の第４の配線部は、前記複数の第２の配線部と同一の方向に形成されている、
請求項１記載の半導体装置。
【請求項３】
前記複数の第３の配線部は第１の外部端子に共通に電気的に接続され、
前記複数の第４の配線部は第２の外部端子に共通に電気的に接続されている、
請求項１又は２記載の半導体装置。
【請求項４】
前記複数の第３の配線部は第１の外部端子と第２の外部端子と交互に電気的に接続され、
前記複数の第４の配線部は第１の外部端子と第２の外部端子とに交互に電気的に接続されている、
請求項１又は２記載の半導体装置。
【請求項５】
前記複数の第３の配線部の前記第１の面に沿った線幅或いは間隔は、前記複数の第１の配線部の前記線幅或いは前記間隔よりも大きい、
請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記複数の第４の配線部の前記第２の面に沿った線幅或いは間隔は、前記複数の第２の配線部の前記線幅或いは前記間隔よりも大きい、
請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
半導体基板上の第１の高さの第１の面に沿った第１の領域において、直線状の複数の第１の配線部を互いに平行になるように形成するとともに、前記半導体基板上の前記第１の面に沿った第２の領域において、直線状の複数の第３の配線部を互いに平行になるように形成する第１層形成ステップと、
前記複数の第１の配線部上のそれぞれにおいて、互いに分離して複数の記憶素子を前記第１の配線部に接続して形成すると共に、前記複数の第３の配線部上のそれぞれにおいて絶縁体を形成する第２層形成ステップと、
前記半導体基板上の第２の高さの第２の面に沿った前記第１の領域に対応する領域において、直線状の複数の第２の配線部を、前記複数の記憶素子のそれぞれに接続された状態で前記複数の第１の配線部に交差する方向に形成するとともに、前記半導体基板上の前記第２の面に沿った前記第２の領域に対応する領域において、直線状の複数の第４の配線部を、前記複数の第３の配線部との間に前記絶縁体を挟んだ状態で前記複数の第３の配線部に交差する方向に形成する第３層形成ステップと、
を備える半導体装置の製造方法。
【請求項８】
前記第２層形成ステップでは、前記第１の面に沿って記憶素子用材料を形成し、前記第１の領域の前記記憶素子用材料をエッチングすることにより前記複数の記憶素子を形成すると共に、前記第２の領域の前記記憶素子用材料を取り除いた後に前記第２の領域に前記絶縁体を形成する、
請求項７記載の半導体装置の製造方法。
【請求項９】
前記第２層形成ステップでは、前記第１の面に沿って穴部が設けられた被覆材を形成し、前記第１の領域の前記被覆材の前記穴部に記憶素子用材料を埋め込むことにより前記複数の記憶素子を形成すると共に、前記第２の領域の前記被覆材を取り除いた後に前記第２の領域に前記絶縁体を形成する、
請求項７記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一側面は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、限られた回路面積で記憶容量を効率的に増やせる記憶素子としてクロスポイント型不揮発性メモリが用いられるようになってきている。下記特許文献１に記載のクロスポイントメモリセルは、第一の方向に伸長するワード線と、第二の方向に伸長するビット線と、ビット線とワード線とが交差する位置に配置された静電容量状態を保持するキャパシタを含むメモリセルとを含む。また、下記非特許文献には、3D  NAND  フラッシュメモリアレイを回路領域に積層する「CMOS  under  array」技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１３−５２００１３号公報
【非特許文献】
【０００４】
【非特許文献１】T. Tanaka et al., "A 768Gb 3b/cell 3D-floating-gate NAND flash memory", ISSCC digest of technical papers, pp. 142-144, Dec. 2016
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したようなクロスポイント型不揮発性メモリには、メモリセルに印加される電圧を昇圧する昇圧回路用あるいは電源電圧の安定化用にキャパシタを含む回路をメモリセルの周辺に付加的に設ける必要がある。そのため、従来のクロスポイント型不揮発性メモリにおいて記憶容量の増大に伴って回路面積も増大する傾向にあった。【０００６】
従来はメモリアレイと周辺回路の領域が独立になっていたため、チップサイズはこれらのサイズの総和であったのに対して、「CMOS  under  array」技術ではキャパシタを含む周辺回路をメモリアレイの下に配置できるためチップサイズはメモリアレイだけで決まり、結果としてチップサイズを小さくしている。しかしながら、「CMOS  under  array」技術では電源回路で用いられるキャパシタは従来のトランジスタのゲート酸化膜を絶縁膜とするキャパシタ構造となってしまうため、必要な容量が大きくなるとチップサイズはメモリアレイではなく周辺回路で決まってしまう傾向があった。つまり、メモリ容量を大きくするため積層数を大きくすると、それに比例するように周辺回路の面積も大きくなってしまい、メモリアレイの面積以上になることもあった。そのため、メモリアレイの下層面積内で周辺回路を納めようとすると、限界となる積層数があってそれ以上は積層できないという問題があった。【０００７】
本発明の一側面は、上記課題に鑑みて為されたものであり、回路面積の増大を抑制することが可能な半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明の一形態にかかる半導体装置は、半導体基板と、半導体基板上の第１の高さの第１の面に沿って互いに平行になるように形成された直線状の複数の第１の配線部、半導体基板上の第２の高さの第２の面に沿って複数の第１の配線部に交差する方向に形成された直線状の複数の第２の配線部、及び複数の第１の配線部のそれぞれにおける第１の面に垂直な方向から見た複数の第２の配線部との交差部と、複数の第２の配線部のそれぞれとの間において、第１の配線部及び第２の配線部と接続して設けられた複数の記憶素子を有する第１の領域と、半導体基板上の第１の面に沿って互いに平行になるように形成された直線状の複数の第３の配線部、半導体基板上の第２の面に沿って複数の第３の配線部に交差する方向に形成された直線状の複数の第４の配線部、及び第３の配線部と第４の配線部との間に少なくとも配置された絶縁体を有する第２の領域と、を備える。【０００９】
或いは、本発明の他の形態にかかる半導体装置の製造方法は、半導体基板上の第１の高さの第１の面に沿った第１の領域において、直線状の複数の第１の配線部を互いに平行になるように形成するとともに、半導体基板上の第１の面に沿った第２の領域において、直線状の複数の第３の配線部を互いに平行になるように形成する第１層形成ステップと、複数の第１の配線部上のそれぞれにおいて、互いに分離して複数の記憶素子を第１の配線部に接続して形成すると共に、複数の第３の配線部上のそれぞれにおいて絶縁体を形成する第２層形成ステップと、半導体基板上の第２の高さの第２の面に沿った第１の領域に対応する領域において、直線状の複数の第２の配線部を、複数の記憶素子のそれぞれに接続された状態で複数の第１の配線部に交差する方向に形成するとともに、半導体基板上の第２の面に沿った第２の領域に対応する領域において、直線状の複数の第４の配線部を、複数の第３の配線部との間に絶縁体を挟んだ状態で複数の第３の配線部に交差する方向に形成する第３層形成ステップと、を備える。【００１０】
上記形態の半導体装置或いはその製造方法によれば、半導体装置が、直線状の複数の第１の配線部、それらの複数の第１の配線部に交差する方向に伸びる直線状の複数の第２の配線部、及び複数の第１の配線部と複数の第２の配線部との間に接続された複数の記憶素子を有する第１の領域と、第１の配線部と同一の面に沿った直線状の複数の第３の配線部、第２の配線部と同一の面に沿って複数の第３の配線部に交差する方向に延びる直線状の複数の第４の配線部、及び複数の第３の配線部と複数の第４の配線部との間に挟まれた絶縁体を有する第２の領域とによって構成されることになる。これによって、記憶容量を増大させるために記憶素子アレイを構成する第１の領域の積層数が多くなっても、それに応じて第２の領域に含まれるキャパシタの容量を増やすことができるため、第２の領域の回路面積の増大を抑制することができる。その結果、回路全体の小型化および低コスト化が容易に実現できる。
【発明の効果】
【００１１】
本発明の一側面によれば、回路面積の増大を抑制することが可能な半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の好適な一実施形態にかかる不揮発性メモリ装置の概略構成を示す図である。
【図２】不揮発性メモリ装置１の詳細構造を示す断面図及び平面図である。
【図３】不揮発性メモリ装置１の製造の過程を示すための半導体基板３の主面に垂直な平面に沿った断面図である。
【図４】不揮発性メモリ装置１の製造の過程を示すための半導体基板３の主面に垂直な平面に沿った断面図である。
【図５】不揮発性メモリ装置１の製造の過程を示すための半導体基板３の主面に垂直な平面に沿った断面図である。
【図６】不揮発性メモリ装置１の製造の過程を示すための半導体基板３の主面に垂直な平面に沿った断面図である。
【図７】２層形成ステップの過程を示すための半導体基板３の主面に垂直な平面に沿った断面図である。
【図８】２層形成ステップの過程を示すための半導体基板３の主面に垂直な平面に沿った断面図である。
【図９】周辺回路領域７によって形成されるキャパシタの接続形態を示す斜視図である。
【図１０】周辺回路領域７において実現される回路構成の例を示す回路図である。
【図１１】不揮発性メモリ装置１によって生成されるキャパシタの単位面積当たりの容量と層数との関係を示すグラフである。
【図１２】本発明の変形例において、周辺回路領域７によって形成されるキャパシタの接続形態を示す斜視図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しつつ本発明に係る半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一又は相当部分には同一符号を付し、重複する説明を省略する。
【００１４】
図１に示されるように、本発明の好適な一実施形態である半導体装置である不揮発性メモリ装置１は、シリコン基板等の半導体基板３と、半導体基板３上に形成されたメモリアレイ領域（第１の領域）５及び周辺回路領域（第２の領域）７とを含んで構成されている。メモリアレイ領域５は、周辺回路領域７を経由して外部のバスＢＵＳにデータ通信が可能となるように接続され、外部のバスＢＵＳを経由して受信した信号に応じてデータを保持する機能を有する。周辺回路領域７は、各種演算を行う演算処理部、各種データを記憶するメモリ部、メモリアレイ領域５におけるデータの書き込み及び読み出しを制御する制御回路、及びバスＢＵＳを介して外部と通信する通信回路等を含む。周辺回路領域７に含まれる制御回路は、バスＢＵＳから受信した信号を基に、データをメモリアレイ領域５内の指定されたアドレスのメモリセル（詳細は後述する。）に書き込むように制御する。また、周辺回路領域７に含まれる制御回路は、バスＢＵＳから受信した信号を基に、メモリアレイ領域５内の指定されたアドレスのメモリセルからデータを読み出すように制御する。さらに、この制御回路は、データの書き込みあるいは読み出しを行うために、外部から入力された電源電圧を昇圧してメモリセルに印加する機能も有する。
【００１５】
次に、不揮発性メモリ装置１のメモリアレイ領域５及び周辺回路領域７の詳細構成について説明する。図２において、（ａ）部は、不揮発性メモリ装置１の半導体基板３の主面に垂直な平面に沿った断面図であり、（ｂ）部は、不揮発性メモリ装置１を半導体基板３の主面に垂直な方向から見た平面図である。
【００１６】
メモリアレイ領域５は、複数のワード線（第１の配線部）１１、複数のビット線（第２の配線部）１５、及び、ワード線１１とビット線１５に挟まれた複数のメモリセル（記憶素子）１３を含む構造が四層積層されて構成されている。詳細には、複数のワード線１１は、半導体基板３の主面３ａ上の高さｈ１の面に沿って所定のピッチで互いに平行になるように直線状に形成されたタングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）、あるいはこれらの合金等の金属膜である。複数のビット線１５は、半導体基板３の主面３ａ上の高さｈ２（＞ｈ１）の面に沿って、所定のピッチで互いに平行になり、かつワード線１１の形成方向に垂直な方向に延びるように直線状に形成されたタングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）、あるいはこれらの合金等の金属膜である。メモリセル１３は、複数のワード線１１のそれぞれにおける主面３ａの垂直な方向から見た複数のビット線１５との交差部１７と、複数のビット線１５のそれぞれとの間に形成され記憶素子である。このメモリセル１３は、抵抗変化型メモリ（Ｒｅｓｉｓｔｉｖｅ  ＲＡＭ）、相変化メモリ（Ｐｈａｓｅ  ｃｈａｎｇｅ  ｍｅｍｏｒｙ）、磁気メモリ（Ｍａｇｎｅｔｉｃ  ＲＡＭ）、あるいはスピンメモリ（Ｓｐｉｎ  ｍｅｍｏｒｙ）等を採用できる。メモリセル１３は、主面３ａに垂直な方向の両端部において対応するワード線１１及びビット線１５と接続されている。このようなメモリセル１３のそれぞれのアドレスは、接続されるワード線１１及びビット線１５によって決定される。
【００１７】
また、メモリアレイ領域５には、上記のようなワード線１１の層、メモリセル１３の層、及びビット線１５の層からなる積層構造上に、さらに、メモリセル１３の層、及びワード線１１の層が積層されている。これにより、複数のワード線１１の層及び複数のビット線１５の層によって挟まれた複数のメモリセル１３の層がさらに積層される。同様にして、複数のメモリセル１３の層がさらに二層積層されることにより、ワード線１１及びビット線１５に接続されたメモリセル１３の層が合計で四層形成されている。本実施形態では、メモリセル１３の層が四層積層された構造を有しているが、この層数は特定数には限定されない。
【００１８】
周辺回路領域７は、複数の線状電極（第３の配線部）１９、複数の線状電極（第４の配線部）２１、及び、線状電極１９と線状電極２１に挟まれた絶縁体２３を含む構造が四層積層されて構成されている。詳細には、複数の線状電極１９は、半導体基板３の主面３ａ上の高さｈ１の面に沿って、所定のピッチで互いに平行になり、かつ、ワード線１１の形成方向と同一の方向に延びるように直線状に形成されたタングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）、あるいはこれらの合金等の金属膜である。複数の線状電極２１は、半導体基板３の主面３ａ上の高さｈ２（＞ｈ１）の面に沿って、所定のピッチで互いに平行になり、線状電極１９の形成方向に垂直な方向に延び、かつ、ビット線１５の形成方向と同一の方向に延びるように直線状に形成されたタングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）、あるいはこれらの合金等の金属膜である。絶縁体２３は、少なくとも、複数の線状電極１９のそれぞれにおける主面３ａに垂直な方向から見た複数の線状電極２１との交差部２５と、複数の線状電極２１のそれぞれとの間に形成された二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）等からなる絶縁体である。本実施形態では、絶縁体２３は、メモリアレイ領域５及び周辺回路領域７に亘って、ワード線１１、ビット線１５、メモリセル１３、及び線状電極１９，２１を除く領域全体に形成されている。ここで、メモリアレイ領域５と周辺回路領域７とで絶縁体２３が分離して形成されていてもよく、その場合はメモリアレイ領域５と周辺回路領域７とにおいて異なる材料の絶縁体が形成されていてもよい。また、周辺回路領域７における線状電極１９と線状電極２１との間においては、交差部２５の部分のみに絶縁体２３が形成されてもよい。
【００１９】
ここで、複数の線状電極１９は、必ずしもワード線１１の形成方向と同一の方向に形成されるものには限定されない。例えば、複数の線状電極１９の一部がワード線１１の形成方向と同一の方向に形成され、複数の線状電極１９の他部がワード線１１の形成方向と異なる方向（例えば垂直な方向）に形成されてもよい。同様に、複数の線状電極２１は、必ずしもビット線１５の形成方向と同一の方向に形成されるものには限定されない。例えば、複数の線状電極２１の一部がビット線１５の形成方向と同一の方向に形成され、複数の線状電極２１の他部がビット線１５の形成方向と異なる方向（例えば垂直な方向）に形成されてもよい。
【００２０】
さらに、複数の線状電極１９の長さはワード線１１の長さよりも短いことが好適である。一般に、ワード線１１の配線長をできるだけ延ばすことでメモリアレイの面積を大きくする必要がある一方で、線状電極１９の配線長を長くするに従って寄生抵抗と容量の積で決まるＲＣ時定数が大きくなり、動作周波数が低くなった際に線状電極１９によって形成されるキャパシタの出力電流が減少してしまう。そのため、複数の線状電極１９の長さをワード線１１の長さに比較して短くすることによってＲＣ時定数を下げる必要がある。同様の理由により、複数の線状電極２１の長さはビット線１５の長さよりも短いことが好適である。
【００２１】
また、周辺回路領域７には、上記のような線状電極１９の層、絶縁体２３の層、及び線状電極２１の層からなる積層構造上に、さらに、絶縁体２３の層、及び線状電極１９の層が積層されている。これにより、複数の線状電極１９の層及び複数の線状電極２１の層によって挟まれた絶縁体２３の層がさらに積層される。同様にして、絶縁体２３の層がさらに二層積層されることにより、線状電極１９及び線状電極２１によって挟まれた絶縁体２３の層が合計で四層形成されている。本実施形態では、絶縁体２３の層が四層積層された構造を有しているが、この層数は特定数には限定されない。
【００２２】
上記構成の周辺回路領域７において、三層の複数の線状電極１９は、外部端子Ｔ１に共通に電気的に接続され、２層の複数の線状電極２１は、外部端子Ｔ２に共通に電気的に接続される。これによって、複数の交差部２５において線状電極１９，２１と絶縁体２３とによって形成される複数のキャパシタを外部端子Ｔ１，Ｔ２間で並列接続することができ、周辺回路領域７で実現するキャパシタの容量を効率的に大きくすることができる。
【００２３】
なお、メモリアレイ領域５のワード線１１及びビット線１５の材料と、周辺回路領域７の線状電極１９，２１の材料とは同一材料であることが好適である。こうすれば、ワード線１１と線状電極１９の形成工程、及びビット線１５と線状電極２１の形成工程を簡略化することができる。また、主面３ａに沿った線状電極１９の線幅及び配列ピッチは、主面３ａに沿ったワード線１１の線幅及び配列ピッチよりも大きい、ことが好適である。また、主面３ａに沿った線状電極２１の線幅及び配列ピッチは、主面３ａに沿ったビット線１５の線幅及び配列ピッチよりも大きい、ことが好適である。
【００２４】
次に、不揮発性メモリ装置１の製造方法について説明する。図３〜図６は、不揮発性メモリ装置１の製造の過程を示すための半導体基板３の主面に垂直な平面に沿った断面図である。
【００２５】
まず、半導体基板３の主面３ａの近傍におけるメモリアレイ領域５内に、メモリセルの書き込みあるいは読み出しのためのトランジスタ２７を形成するとともに、主面３ａの近傍における周辺回路領域７内に、メモリセルの書き込みあるいは読み出しのための制御回路用のトランジスタ２９を形成する（図３（ａ））。その後、半導体基板３上の主面３ａから高さｈ１の面まで絶縁体２３の層を形成した後、絶縁体２３の層の面上に沿ってメモリアレイ領域５内に複数のワード線１１を互いに平行になるように形成するとともに、絶縁体２３の層の面上に沿って周辺回路領域７内に複数の線状電極１９を互いに平行になるようにワード線１１の形成方向と同一の方向に形成する（図３（ｂ）、第１層形成ステップ）。
【００２６】
次に、メモリアレイ領域５の複数のワード線１１上のそれぞれにおいて、互いに分離した複数のメモリセル１３を、それぞれのワード線１１に接続して形成した後に、メモリアレイ領域５及び周辺回路領域７に亘ってメモリセル１３を覆うように、半導体基板３上の主面３ａから高さｈ２の面まで絶縁体２３の層を形成する（図３（ｃ）、第２層形成ステップ）。これにより、周辺回路領域７の複数の線状電極１９上のそれぞれに絶縁体２３が形成される。
【００２７】
その後、高さｈ２の絶縁体２３の層の面上に沿って、メモリアレイ領域５内に複数のビット線１５を複数のワード線１１の形成方向に垂直になるように形成する。このとき、複数のビット線１５が複数のワード線１１との交差部１７（図２（ｂ））においてそれぞれのメモリセル１３の上面に接続された状態で形成される。それととともに、高さｈ２の絶縁体２３の層の面上に沿って、周辺回路領域７内に、複数の線状電極２１を、互いに平行になるようにビット線１５の形成方向と同一の方向に形成する（図４（ａ）、第３層形成ステップ）。これにより、複数の線状電極２１が、複数の線状電極１９との交差部２５（図２（ｂ））において、線状電極１９との間に絶縁体２３をはさんだ状態で形成される。
【００２８】
さらに、同様に手順によって、メモリアレイ領域５及び周辺回路領域７に、メモリセル１３の層及び絶縁体２３の層を形成した後（図４（ｂ））、メモリアレイ領域５及び周辺回路領域７に、ワード線１１の層及び線状電極１９の層を積層する（図５（ａ））。
【００２９】
その後、同様な手順を繰り返すことにより、メモリアレイ領域５において、メモリセル１３の層、ビット線１５の層、メモリセル１３の層、及びワード線１１の層をこの順で積層して形成し、周辺回路領域７において、絶縁体２３の層、線状電極２１の層、絶縁体２３の層、及び線状電極１９の層をこの順で積層して形成する（図５（ｂ））。以上までの工程により、半導体基板３上のメモリアレイ領域５に、ワード線１１及びビット線１５に接続されたメモリセル１３の層が合計で四層形成され、半導体基板３上の周辺回路領域７に、線状電極１９及び線状電極２１に挟まれた絶縁体２３の層が合計で四層形成される。
【００３０】
最後に、メモリアレイ領域５において、各ワード線１１及び各ビット線１５をトランジスタ２７の端子に電気的に接続するための配線部３１が形成されると共に、周辺回路領域７において、各線状電極１９及び各線状電極２１をトランジスタ２９の端子に接続するための配線部３３が形成される（図６）。なお、図６においては、一部のワード線１１及び線状電極１９用の配線部３１，３３のみを図示しており、他の配線部３１，３３の図示は省略している。
【００３１】
ここで、図３（ｃ）に示した第２層形成ステップの詳細について、図７及び図８を参照しながら説明する。図７及び図８は、第２層形成ステップの過程を示すための半導体基板３の主面に垂直な平面に沿った断面図である。第２層形成ステップでは、図７あるいは図８に示すいずれかの手順が採用される。
【００３２】
図７に示す手順では、まず、半導体基板３の主面３ａに沿って、メモリアレイ領域５及び周辺回路領域７を覆うように、ワード線１１及び線状電極１９の表面に、記憶素子用材料３５の層が形成される（図７（ａ））。次に、エッチング処理によって、メモリアレイ領域５のメモリセル１３の部分を除いた部分の記憶素子用材料３５が取り除かれると共に、周辺回路領域７全体の記憶素子用材料３５が取り除かれる（図７（ｂ））。その後、メモリアレイ領域５及び周辺回路領域７を覆うように絶縁体２３の層が形成される。
【００３３】
一方、図８に示す手順では、まず、半導体基板３の主面３ａに沿って、メモリアレイ領域５及び周辺回路領域７を覆うように、ワード線１１及び線状電極１９の表面に、シリコン酸化膜、シリコン窒化膜、あるいはカーボンなどのハードマスク等の被覆材３７の層が形成される（図８（ａ））。この被覆材３７の層には、メモリアレイ領域５のメモリセル１３に該当する部分に穴部３９が形成される。次に、メモリアレイ領域５の穴部３９に記憶素子用材料が埋め込まれることにより複数のメモリセル１３が形成された後、メモリアレイ領域５および周辺回路領域７の被覆材３７の層が取り除かれる（図８（ｂ））。その後、メモリアレイ領域５及び周辺回路領域７を覆うように絶縁体２３の層が形成される。
【００３４】
上述した不揮発性メモリ装置１における周辺回路領域７によって形成されるキャパシタの接続形態について説明する。図９は、周辺回路領域７によって形成されるキャパシタの接続形態を示す斜視図である。上述したように、周辺回路領域７において、複数の線状電極１９は外部端子Ｔ１に共通に電気的に接続され、複数の線状電極２１は外部端子Ｔ２に共通に電気的に接続されている。線状電極１９，２１に挟まれた絶縁体のそれぞれの領域はキャパシタを形成するので、このような接続形態によれば、２つの外部端子Ｔ１，Ｔ２間に複数のキャパシタが並列接続されることになり、限られた周辺回路領域の中で容量の大きな合成キャパシタを形成することができる。
【００３５】
不揮発性メモリ装置１の周辺回路領域７においては、このような合成キャパシタを複数形成することにより、様々な用途の回路を構成することができる。図１０は、周辺回路領域７において実現される回路構成の例を示している。図１０（ａ）には、キャパシタ及びトランジスタを含み、入力電圧ＶＩＮを出力電圧ＶＯＵＴに昇圧する昇圧回路の例を示している。また、図１０（ｂ）には、キャパシタ及びスイッチ素子を含み、入力電圧ＶＩＮを出力電圧ＶＯＵＴに降圧する降圧回路の例を示している。また、図１０（ｃ）には、キャパシタ、インダクタ、抵抗素子、及びトランジスタ等を含む発振回路の例を示している。また、不揮発性メモリ装置１の周辺回路領域７において形成されるキャパシタは、電源の安定化のためのキャパシタ（デカップリングコンデンサ）として用いられてもよい。
【００３６】
以上説明した不揮発性メモリ装置１は、直線状の複数のワード線１１、それらの複数のワード線１１に交差する方向に伸びる直線状の複数のビット線１５、及び複数のワード線１１と複数のビット線１５との間に接続された複数のメモリセル１３を有するメモリアレイ領域５と、ワード線１１と同一の面に沿った直線状の複数の線状電極１９、ビット線１５と同一の面に沿って複数の線状電極１９に交差する方向に延びる直線状の線状電極２１、及び複数の線状電極１９と複数の線状電極２１との間に挟まれた絶縁体２３を有する周辺回路領域７とによって構成されることになる。これによって、単位面積当たりの記憶容量（ビット数）を増大させるためにメモリセル１３を構成するメモリアレイ領域５の積層数が多くなっても、それに応じて周辺回路領域７に含まれるキャパシタの容量を増やすことができる。そのため、周辺回路領域７の回路面積の増大を抑制することができる。例えば、キャパシタの容量が増加することで、メモリセル１３に印加する電圧を昇圧するための昇圧回路の電圧供給能力を増強することができる。その結果、回路全体の小型化および低コスト化が容易に実現できる。
【００３７】
図１１には、不揮発性メモリ装置１によって生成されるキャパシタの単位面積当たりの容量と層数との関係を計算した結果を示している。ここでは、複数の線状電極１９，２１の主面３ａに沿った線幅が20nm、複数の線状電極１９，２１の主面３ａに沿った配列ピッチが40nm、複数の線状電極１９，２１の主面３ａに垂直な方向の厚さが40nm、線状電極１９，２１に挟まれた各絶縁体２３の主面３ａに垂直な方向の厚さが40nmの場合を想定し、線状電極１９の層及び線状電極２１の層の合計の層数を変化させた場合の単位面積当たりの容量値［ｎＦ／ｍｍ２］の理論値を示している。この計算結果に示すように、図２に示す構造に対応する層数５の場合、単位面積当たりの容量値が約１２〜１３ｎＦ／ｍｍ２となっている。このことから、厚さ４ｎｍのゲート酸化膜を有するトランジスタの容量値８ｎＦ／ｍｍ２と比較しても大きな容量値が得られることがわかる。層数を増やしていけばそれに比例して大きな容量値が得られることもわかる。
【００３８】
ここで、複数の線状電極１９は、複数のワード線１１と同一の方向に形成され、複数の線状電極２１は、複数のビット線１５と同一の方向に形成されている。この場合、周辺回路領域７の形成が効率的となり、回路全体の低コスト化を図ることができる。
【００３９】
また、複数の線状電極１９は、外部端子Ｔ１に共通に電気的に接続され、複数の線状電極２１は、外部端子Ｔ２に共通に電気的に接続されている。このような接続形態により、周辺回路領域７によって形成されたキャパシタの容量を並列接続して大容量のキャパシタを構成することができる。
【００４０】
また、複数の線状電極１９の半導体基板３の主面３ａに沿った線幅或いは間隔は、複数のワード線１１の線幅或いは間隔よりも大きくされている。また、複数の線状電極２１の半導体基板３の主面３ａに沿った線幅或いは間隔は、複数のビット線１５の線幅或いは間隔よりも大きくされている。このような構成によれば、周辺回路領域７において形成されるキャパシタの配線間の間隔を大きくすることで隣り合うキャパシタの配線間でのショートの確率を低下させ、あるいはキャパシタの不良の確率を低下させることができる。加えて、メモリアレイ領域５と異なるデザインとすることでキャパシタの大きな容量を実現することができる。ただし、複数の線状電極１９の半導体基板３の主面３ａに沿った線幅或いは間隔が複数のワード線１１の線幅或いは間隔と同一とされてもよいし、複数の線状電極２１の半導体基板３の主面３ａに沿った線幅或いは間隔が、複数のビット線１５の線幅或いは間隔と同一とされてもよい。この場合は、不揮発性メモリ装置１の加工が容易となるとともに歩留まりも高めることができる。
【００４１】
また、不揮発性メモリ装置１の製造工程である第２層形成ステップでは、半導体基板３の主面３ａに沿って記憶素子用材料３５を形成し、メモリアレイ領域５の記憶素子用材料３５をエッチングすることにより複数のメモリセル１３を形成すると共に、周辺回路領域７の記憶素子用材料３５を取り除いた後に周辺回路領域７に絶縁体２３を形成する。このようにすることで、メモリアレイ領域５における複数のメモリセル１３の形成と、周辺回路領域７におけるキャパシタを構成する絶縁体２３の形成とを効率よく行うことができる。
【００４２】
或いは、不揮発性メモリ装置１の製造工程である第２層形成ステップでは、半導体基板３の主面３ａに沿って穴部３９が設けられた被覆材３７を形成し、メモリアレイ領域５の被覆材３７の穴部３９に記憶素子用材料を埋め込むことにより複数のメモリセル１３を形成すると共に、周辺回路領域７の被覆材３７を取り除いた後に周辺回路領域７に絶縁体２３を形成する。このようにすることで、メモリアレイ領域５における複数のメモリセル１３の形成と、周辺回路領域７におけるキャパシタを構成する絶縁体２３の形成とを効率よく行うことができる。
【００４３】
本発明は、上述した実施形態に限定されるものではない。上記実施形態の構成は様々変更されうる。
【００４４】
上述した実施形態では、図１２に示す形態のように、同一の層の複数の線状電極１９が外部端子Ｔ１と外部端子Ｔ２と交互に電気的に接続され、同一の層の複数の線状電極２１が外部端子Ｔ１と外部端子Ｔ２とに交互に電気的に接続されていてもよい。このような構成によっても、周辺回路領域７によって形成されたキャパシタの容量を並列接続して大容量のキャパシタを構成することができる。なお、この場合は、主面３ａに沿った方向に隣接する２つの線状電極１９間、及び主面３ａに沿った方向に隣接する２つの線状電極２１間に挟まれた絶縁体２３によって形成されるキャパシタも、外部端子Ｔ１，Ｔ２間に接続される。
【００４５】
ここで、上記実施形態では、複数の第３の配線部は、複数の第１の配線部と同一の方向に形成され、複数の第４の配線部は、複数の第２の配線部と同一の方向に形成されていてもよい。この場合、第２の領域の形成が容易になり、回路全体の低コスト化を図ることができる。
【００４６】
また、複数の第３の配線部は第１の外部端子に共通に電気的に接続され、複数の第４の配線部は第２の外部端子に共通に電気的に接続されていてもよい。この場合、第２の領域によって形成されたキャパシタの容量を並列接続して大容量のキャパシタを構成することができる。
【００４７】
また、複数の第３の配線部は第１の外部端子と第２の外部端子と交互に電気的に接続され、複数の第４の配線部は第１の外部端子と第２の外部端子とに交互に電気的に接続されていてもよい。こうすれば、第２の領域によって形成されたキャパシタの容量を並列接続して大容量のキャパシタを構成することができる。
【００４８】
また、複数の第３の配線部の第１の面に沿った線幅或いは間隔は、複数の第１の配線部の線幅或いは間隔よりも大きくされてもよい。この場合には、第２の領域において形成されるキャパシタの配線間の間隔を大きくすることで隣り合うキャパシタの配線間でのショートの確率を低下させ、あるいはキャパシタの不良の確率を低下させることができる。加えて、第１の領域と異なるデザインとすることでキャパシタの大きな容量を実現することができる。
【００４９】
また、複数の第４の配線部の第２の面に沿った線幅或いは間隔は、複数の第２の配線部の線幅或いは間隔よりも大きくされてもよい。この場合にも、第２の領域において形成されるキャパシタの配線間の間隔を大きくすることで隣り合うキャパシタの配線間でのショートの確率を低下させ、あるいはキャパシタの不良の確率を低下させることができる。加えて、第１の領域と異なるデザインとすることでキャパシタの大きな容量を実現することができる。
【００５０】
さらに、第２層形成ステップでは、第１の面に沿って記憶素子用材料を形成し、第１の領域の記憶素子用材料をエッチングすることにより複数の記憶素子を形成すると共に、第２の領域の記憶素子用材料を取り除いた後に第２の領域に絶縁体を形成する、こととしてもよい。この場合には、第１の領域における複数の記憶素子の形成と、第２の領域におけるキャパシタを構成する絶縁体の形成とを効率よく行うことができる。
【００５１】
またさらに、第２層形成ステップでは、第１の面に沿って穴部が設けられた被覆材を形成し、第１の領域の被覆材の穴部に記憶素子用材料を埋め込むことにより複数の記憶素子を形成すると共に、第２の領域の被覆材を取り除いた後に第２の領域に絶縁体を形成する、こととしてもよい。かかる構成を採れば、第１の領域における複数の記憶素子の形成と、第２の領域におけるキャパシタを構成する絶縁体の形成とを効率よく行うことができる。
【産業上の利用可能性】
【００５２】
本発明の一側面は、半導体装置及びその製造方法を使用用途とし、回路面積の増大を抑制することができるものである。
【符号の説明】
【００５３】
１…不揮発性メモリ装置（半導体装置）、３…半導体基板、３ａ…主面、５…メモリアレイ領域（第１の領域）、７…周辺回路領域（第２の領域）、１１…ワード線（第１の配線部）、１３…メモリセル（記憶素子）、１５…ビット線（第２の配線部）、１７…交差部、１９…線状電極（第３の配線部）、２１…線状電極（第４の配線部）、２３…絶縁体、２５…交差部、３５…記憶素子用材料、３７…被覆材、３９…穴部、Ｔ１，Ｔ２…外部端子。
【図１】
2019044705.tif 000003
【図２】
2019044705.tif 000004
【図３】
2019044705.tif 000005
【図４】
2019044705.tif 000006
【図５】
2019044705.tif 000007
【図６】
2019044705.tif 000008
【図７】
2019044705.tif 000009
【図８】
2019044705.tif 000010
【図９】
2019044705.tif 000011
【図１０】
2019044705.tif 000012
【図１１】
2019044705.tif 000013
【図１２】
2019044705.tif 000014
【国際調査報告】
2019044705.tif 000015
2019044705.tif 000016