(57)【要約】  小さい消費電力で、異常検出信号をローサイドの制御部に通知する。半導体装置の駆動回路であって、入力信号に応じた制御信号を生成する制御部と、制御部からの信号をレベルアップする第１レベルシフト部と、第１レベルシフト部によりレベルアップされた制御信号に基づいて半導体装置を制御するハイサイド駆動部と、ハイサイド駆動部からの信号をレベルダウンして制御部に入力する第２レベルシフト部とを備え、ハイサイド駆動部は、半導体装置が異常状態の場合に異常検出信号を出力し、解除信号が入力されるまで異常検出信号の出力を維持する異常検出部を有し、制御部は、第２レベルシフト部を介して異常検出信号が入力された場合に、解除信号を第１レベルシフト部を介してハイサイド駆動部に出力させる異常処理部を有し、異常検出部は、解除信号が入力された場合に、異常検出信号の出力を停止する駆動回路を提供する。
2019193876.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の駆動回路であって、
入力信号に応じた制御信号を生成する制御部と、
前記制御部からの信号をレベルアップする第１レベルシフト部と、
前記第１レベルシフト部によりレベルアップされた前記制御信号に基づいて前記半導体装置を制御するハイサイド駆動部と、
前記ハイサイド駆動部からの信号をレベルダウンして前記制御部に入力する第２レベルシフト部と
を備え、
前記ハイサイド駆動部は、前記半導体装置が異常状態の場合に異常検出信号を出力し、解除信号が入力されるまで前記異常検出信号の出力を維持する異常検出部を有し、
前記制御部は、前記第２レベルシフト部を介して前記異常検出信号が入力された場合に、前記解除信号を前記第１レベルシフト部を介して前記ハイサイド駆動部に出力させる異常処理部を有し、
前記異常検出部は、前記解除信号が入力された場合に、前記異常検出信号の出力を停止する駆動回路。
【請求項２】
前記ハイサイド駆動部は、レベルアップされた前記制御信号に基づいて前記半導体装置を駆動する駆動制御部を更に有し、
前記駆動制御部は、前記異常検出部が前記異常検出信号を出力した場合に、前記半導体装置をオフ状態に制御する
請求項１に記載の駆動回路。
【請求項３】
前記制御部は、前記入力信号に応じて、前記半導体装置をオン状態またはオフ状態に遷移させる前記制御信号を生成する制御信号生成部を有し、
前記異常処理部は、前記異常検出信号が入力された場合に、前記解除信号として、前記制御信号生成部が生成する前記制御信号の状態を、前記半導体装置をオフ状態に遷移させる状態にし、
前記異常検出部は、前記制御信号が、前記半導体装置をオフ状態に遷移させる状態となった場合に、前記異常検出信号の出力を停止する
請求項１または２に記載の駆動回路。
【請求項４】
前記制御信号生成部は、前記半導体装置をオン状態に遷移させるタイミングを示すパルスを有するセットパルス信号と、前記半導体装置をオフ状態に遷移させるタイミングを示すパルスを有するリセットパルス信号とを含む前記制御信号を生成し、
前記ハイサイド駆動部は、前記第１レベルシフト部によりレベルアップされた前記セットパルス信号および前記リセットパルス信号が入力され、前記セットパルス信号および前記リセットパルス信号のパルスタイミングに応じて論理値が遷移する前記制御信号を生成する第１ラッチ部を有し、
前記異常検出部は、前記第１ラッチ部が出力する前記制御信号が入力される
請求項３に記載の駆動回路。
【請求項５】
前記ハイサイド駆動部は、前記異常検出部が出力する前記異常検出信号を、周期的なパルスを有する異常検出パルス信号に変換して、前記第２レベルシフト部に入力する周期パルス生成部を有し、
前記制御部は、前記異常検出パルス信号をラッチして、前記異常処理部に入力する第２ラッチ部を有する
請求項４に記載の駆動回路。
【請求項６】
前記第１レベルシフト部は、
前記制御信号をレベルアップする制御信号シフト回路と、
前記解除信号をレベルアップする解除信号シフト回路と
を有する請求項１または２に記載の駆動回路。
【請求項７】
半導体装置と、
前記半導体装置を制御する、請求項１から６のいずれか一項に記載の駆動回路と
を備える半導体システム。
【請求項８】
入力信号に応じた制御信号を生成する制御部と、前記制御部からの信号をレベルアップする第１レベルシフト部と、前記第１レベルシフト部によりレベルアップされた前記制御信号に基づいて半導体装置を制御するハイサイド駆動部と、前記ハイサイド駆動部からの信号をレベルダウンして前記制御部に入力する第２レベルシフト部とを備える駆動回路を用いて半導体装置を駆動する駆動方法であって、
前記ハイサイド駆動部において、前記半導体装置が異常状態の場合に異常検出信号を出力し、解除信号が入力されるまで前記異常検出信号の出力を維持する異常検出段階と、
前記制御部において、前記第２レベルシフト部を介して前記異常検出信号が入力された場合に、前記解除信号を前記第１レベルシフト部を介して前記ハイサイド駆動部に出力させる異常処理段階と、
前記解除信号が前記ハイサイド駆動部の異常検出部に入力された場合に、前記異常検出信号の出力を停止する異常出力停止段階と
を備える駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路、駆動方法および半導体システムに関する。
【背景技術】
【０００２】
従来、パワー半導体等の半導体装置の駆動回路として、過電流等の異常を検出する回路を備えた回路が知られている（例えば、特許文献１−３参照）。
特許文献１  特開平８−３３０９２９号公報
特許文献２  特開２０１０−６２８６０号公報
特許文献３  特開２０１５−１５９４７１号公報
【解決しようとする課題】
【０００３】
駆動回路は、比較的に低電圧で動作するローサイド制御部と、比較的に高電圧で動作するハイサイド駆動部とを有する。ハイサイド駆動部で生成された異常検出信号は、レベルシフト回路を介してローサイド制御部に伝送される。ローサイド制御部に確実に異常検出信号を入力するべく、ある程度の期間、ハイサイド駆動部は異常検出信号を出力し続けることが好ましい。しかし、異常検出信号を出力し続けると、レベルシフト回路における電力消費が増大する。
【一般的開示】
【０００４】
上記課題を解決するために、本発明の第１の態様においては、半導体装置の駆動回路を提供する。駆動回路は、入力信号に応じた制御信号を生成する制御部を備えてよい。駆動回路は、制御部からの信号をレベルアップする第１レベルシフト部を備えてよい。駆動回路は、第１レベルシフト部によりレベルアップされた制御信号に基づいて半導体装置を制御するハイサイド駆動部を備えてよい。駆動回路は、ハイサイド駆動部からの信号をレベルダウンして制御部に入力する第２レベルシフト部を備えてよい。ハイサイド駆動部は、半導体装置が異常状態の場合に異常検出信号を出力し、解除信号が入力されるまで異常検出信号の出力を維持する異常検出部を有してよい。制御部は、第２レベルシフト部を介して異常検出信号が入力された場合に、解除信号を第１レベルシフト部を介してハイサイド駆動部に出力させる異常処理部を有してよい。異常検出部は、解除信号が入力された場合に、異常検出信号の出力を停止してよい。
【０００５】
ハイサイド駆動部は、レベルアップされた制御信号に基づいて半導体装置を駆動する駆動制御部を有してよい。駆動制御部は、異常検出部が異常検出信号を出力した場合に、半導体装置をオフ状態に制御してよい。
【０００６】
制御部は、入力信号に応じて、半導体装置をオン状態またはオフ状態に遷移させる制御信号を生成する制御信号生成部を有してよい。異常処理部は、異常検出信号が入力された場合に、解除信号として、制御信号生成部が生成する制御信号の状態を、半導体装置をオフ状態に遷移させる状態にしてよい。異常検出部は、制御信号が、半導体装置をオフ状態に遷移させる状態となった場合に、異常検出信号の出力を停止してよい。
【０００７】
制御信号生成部は、半導体装置をオン状態に遷移させるタイミングを示すパルスを有するセットパルス信号と、半導体装置をオフ状態に遷移させるタイミングを示すパルスを有するリセットパルス信号とを含む制御信号を生成してよい。ハイサイド駆動部は、第１レベルシフト部によりレベルアップされたセットパルス信号およびリセットパルス信号が入力され、セットパルス信号およびリセットパルス信号のパルスタイミングに応じて論理値が遷移する制御信号を生成する第１ラッチ部を有してよい。異常検出部は、第１ラッチ部が出力する制御信号が入力されてよい。
【０００８】
ハイサイド駆動部は、異常検出部が出力する異常検出信号を、周期的なパルスを有する異常検出パルス信号に変換して、第２レベルシフト部に入力する周期パルス生成部を有してよい。制御部は、異常検出パルス信号をラッチして、異常処理部に入力する第２ラッチ部を有してよい。
【０００９】
第１レベルシフト部は、制御信号をレベルアップする制御信号シフト回路を有してよい。第１レベルシフト部は、解除信号をレベルアップする解除信号シフト回路を有してよい。
【００１０】
本発明の第２の態様においては、半導体装置と、半導体装置を制御する第１の態様に係る駆動回路とを備える半導体システムを提供する。
【００１１】
本発明の第３の態様においては、入力信号に応じた制御信号を生成する制御部と、制御部からの信号をレベルアップする第１レベルシフト部と、第１レベルシフト部によりレベルアップされた制御信号に基づいて半導体装置を制御するハイサイド駆動部と、ハイサイド駆動部からの信号をレベルダウンして制御部に入力する第２レベルシフト部とを備える駆動回路を用いて半導体装置を駆動する駆動方法を提供する。駆動方法は、ハイサイド駆動部において、半導体装置が異常状態の場合に異常検出信号を出力し、解除信号が入力されるまで異常検出信号の出力を維持する異常検出段階を有してよい。駆動方法は、制御部において、第２レベルシフト部を介して異常検出信号が入力された場合に、解除信号を第１レベルシフト部を介してハイサイド駆動部に出力させる異常処理段階を有してよい。駆動方法は、異常検出部において、解除信号が入力された場合に、異常検出信号の出力を停止する異常出力停止段階を有してよい。
【００１２】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一つの実施形態に係る、半導体システム２００の一例を示す図である。
【図２】制御部１１０およびハイサイド駆動部１６０の一例を示す図である。
【図３】制御部１１０およびハイサイド駆動部１６０の動作例を示すタイミングチャートである。
【図４】制御部１１０およびハイサイド駆動部１６０の動作例を示すタイミングチャートである。
【図５】制御部１１０およびハイサイド駆動部１６０の動作例を示すフローチャートである。
【図６】第１レベルシフト部１４０、制御部１１０およびハイサイド駆動部１６０の他の構成例を示す図である。
【図７】図６に示した制御部１１０およびハイサイド駆動部１６０の動作例を示すフローチャートである。
【図８】制御部１１０およびハイサイド駆動部１６０の他の構成例を示す図である。
【図９】第１レベルシフト部１４０および第１ラッチ部１６２の構成例を示す図である。
【発明を実施するための形態】
【００１４】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１５】
図１は、本発明の一つの実施形態に係る、半導体システム２００の一例を示す図である。半導体システム２００は、１つ以上の半導体装置２１０と、駆動回路１００とを備える。半導体装置２１０は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のパワー半導体素子を有してよい。一例として半導体装置２１０は、シリコン等の半導体基板を有するチップである。本例において、それぞれの半導体装置２１０は、トランジスタ２１２、還流ダイオード２１４および温度検出部２１６が一つの半導体基板に設けられている。温度検出部２１６は、一例としてダイオードである。温度検出部２１６の特性を測定することで、半導体装置２１０の温度を検出できる。また、本例のトランジスタ２１２は、トランジスタ２１２に流れる電流の一部を、主電流とは別に出力する。当該電流により、トランジスタ２１２に過電流が流れているか否かを判定できる。
【００１６】
本例の半導体システム２００は、直列に接続された２つの半導体装置２１０−Ｈ、２１０−Ｌを備える。２つの半導体装置２１０−Ｈ／Ｌは、所定の高電位Ｅｉｎと、基準電位ＧＮＤとの間に接続されており、一方がオン状態のときに他方がオフ状態となるように相補的に動作する。より具体的な例として、半導体装置２１０−Ｈ／Ｌは、モーター等の動力源を駆動する３相インバータに設けられる３つのアームのうちの１つのアームである。この場合、半導体装置２１０−Ｈは上アームとして動作し、半導体装置２１０−Ｌは下アームとして動作する。半導体装置２１０−Ｈと半導体装置２１０−Ｌとの接続点における電圧ＶＳが、Ｕ相、Ｖ相、Ｗ相のいずれかの相の出力となる。
【００１７】
駆動回路１００は、それぞれの半導体装置２１０を制御する。本例の駆動回路１００は、それぞれの半導体装置２１０のトランジスタ２１２のゲート端子に入力するゲート信号を生成する。
【００１８】
駆動回路１００は、制御部１１０、ハイサイド駆動部１６０、第１レベルシフト部１４０および第２レベルシフト部１４２を備える。本例の駆動回路１００は、ローサイド駆動部１３０を更に備えている。
【００１９】
ハイサイド駆動部１６０は、高圧側の半導体装置２１０−Ｈを制御する。ハイサイド駆動部１６０は、半導体装置２１０−Ｈを制御できるゲート信号を生成するべく、半導体装置２１０−Ｈの動作電圧と同程度の高電圧のゲート信号を生成する。一例としてハイサイド駆動部１６０は、半導体装置２１０−Ｈの出力電圧ＶＳを基準電圧として動作する。
【００２０】
ローサイド駆動部１３０は、低圧側の半導体装置２１０−Ｌを制御する。制御部１１０は、入力信号に応じた制御信号を生成する。入力信号は、それぞれの半導体装置２１０をオンおよびオフするタイミングを示す２値の信号であってよい。制御部１１０は、入力信号に応じた制御信号を生成して、ローサイド駆動部１３０およびハイサイド駆動部１６０に入力する。制御部１１０およびローサイド駆動部１３０は、ハイサイド駆動部１６０よりも低い電圧で動作する回路である。一例として制御部１１０およびローサイド駆動部１３０は、接地電位ＧＮＤを基準電圧として動作する。
【００２１】
第１レベルシフト部１４０は、制御部１１０からの信号をレベルアップして、ハイサイド駆動部１６０に入力する。第１レベルシフト部１４０には、制御部１１０の第１基準電圧（本例ではＧＮＤ）と、ハイサイド駆動部１６０の第２基準電圧（本例ではＶＳ）が入力されてよい。第１レベルシフト部１４０は、第１基準電圧に応じた制御信号を、第２基準電圧に応じた制御信号にレベルアップする。
【００２２】
ハイサイド駆動部１６０は、レベルアップされた制御信号に基づいて、半導体装置２１０−Ｈを制御する。本例のハイサイド駆動部１６０は、半導体装置２１０−Ｈにゲート信号を出力する出力端子ＨＯ、半導体装置２１０−Ｈに流れる電流を検出する電流検出端子ＯＣ、および、半導体装置２１０−Ｈの温度を検出する温度検出端子ＯＨを有する。
【００２３】
ハイサイド駆動部１６０は、半導体装置２１０−Ｈの状態が、予め定められた状態となった場合に、異常状態と判定する。本例のハイサイド駆動部１６０は、半導体装置２１０−Ｈに流れる電流が基準値以上である過電流状態、または、半導体装置２１０−Ｈの温度が基準値以上である過熱状態のいずれかを検出した場合に、半導体装置２１０−Ｈの状態を異常状態と判定する。
【００２４】
ハイサイド駆動部１６０は、異常状態を検出した場合に、異常検出信号を出力する。第２レベルシフト部１４２は、ハイサイド駆動部１６０からの信号をレベルダウンして制御部１１０に入力する。本例の第２レベルシフト部１４２は、異常検出信号の信号レベルを、制御部１１０が処理できるレベルまでレベルダウンさせる。本例の第２レベルシフト部１４２は、第２基準電圧ＶＳを基準とする異常検出信号を、第１基準電圧ＧＮＤを基準とする異常検出信号にレベルダウンして、制御部１１０に入力する。
【００２５】
制御部１１０は、異常検出信号が入力された場合に、所定の処理を行う。例えば制御部１１０は、異常検出信号が示す異常状態の種類を判別して、異常状態の種類に応じた警告を外部に通知する。
【００２６】
ハイサイド駆動部１６０は、所定の解除信号が入力されるまで、異常検出信号の出力を維持する。駆動回路１００は、ハイサイド駆動部１６０に適切なタイミングで解除信号を入力することで、制御部１１０への異常検出信号の通知を担保しつつ、第２レベルシフト部１４２が異常検出信号をレベルダウンさせる期間を短くする。これにより、第２レベルシフト部１４２における電力消費を抑制する。
【００２７】
図２は、制御部１１０およびハイサイド駆動部１６０の一例を示す図である。上述したように、制御部１１０およびハイサイド駆動部１６０の間には、第１レベルシフト部１４０および第２レベルシフト部１４２が設けられている。
【００２８】
ハイサイド駆動部１６０は、半導体装置２１０−Ｈが異常状態の場合に異常検出信号ＯＣＥ／ＯＨＥを出力する異常検出部１６８を有する。本例において異常検出信号ＯＣＥは過電流状態を示す信号であり、異常検出信号ＯＨＥは過熱状態を示す信号である。本例の異常検出部１６８には、半導体装置２１０−Ｈが異常状態のときにＨ論理を示し、通常状態のときにＬ論理を示す状態信号ＯＣ（電流状態）および状態信号ＯＨ（温度状態）が入力される。異常検出部１６８は、いずれかの状態信号ＯＣ／ＯＨがＨ論理を示した場合に、対応する異常検出信号ＯＣＥ／ＯＨＥの論理値をＨ論理にして出力する。本明細書において、異常検出信号を出力するとは、異常検出信号ＯＣＥおよび異常検出信号ＯＨＥの少なくとも一方をＨ論理にして出力することを指す。なお、各実施例における信号の論理値は、適宜逆の論理値を用いることができる。
【００２９】
また、異常検出部１６８は、Ｈ論理を示す異常検出信号ＯＣＥ／ＯＨＥを出力した後は、所定の解除信号が入力されるまで、異常検出信号ＯＣＥ／ＯＨＥの出力を維持する。異常検出部１６８は、解除信号が入力されるまで継続してＨ論理を示す異常検出信号ＯＣＥ／ＯＨＥを出力してよく、解除信号が入力されるまで一定周期でＨ論理を示す異常検出信号ＯＣＥ／ＯＨＥを出力してもよい。
【００３０】
第２レベルシフト部１４２は、異常検出部１６８が出力した異常検出信号ＯＣＥ／ＯＨＥをレベルダウンして、制御部１１０に入力する。第２レベルシフト部１４２は、異常検出信号ＯＣＥ／ＯＨＥに基づいてハイサイド駆動部１６０が生成した信号をレベルダウンして、制御部１１０に入力してもよい。
【００３１】
制御部１１０は、第２レベルシフト部１４２を介してＨ論理の異常検出信号ＯＣＥ／ＯＨＥが入力された場合に、解除信号をハイサイド駆動部１６０に入力させる異常処理部１１８を有する。異常処理部１１８が解除信号を生成してよく、異常処理部１１８は解除信号を生成するための信号を生成してもよい。
【００３２】
一例として異常処理部１１８は、解除信号を生成するための信号ＡＬＲを生成して、第１レベルシフト部１４０を介して解除信号をハイサイド駆動部１６０に出力する。異常検出部１６８は、第１レベルシフト部１４０を介して解除信号が入力された場合に、異常検出信号ＯＣＥ／ＯＨＥの出力を停止する。本例の異常検出部１６８は、解除信号が入力された場合に、異常検出信号ＯＣＥ／ＯＨＥの両方をＬ論理にする。
【００３３】
駆動回路１００によれば、異常処理部１１８が異常検出信号ＯＣＥ／ＯＨＥを受け取るまで、解除信号を生成するための信号ＡＬＲが生成されない。このため、少なくとも、異常処理部１１８が異常検出信号ＯＣＥ／ＯＨＥを受け取るまでは、異常検出部１６８は、異常検出信号ＯＣＥ／ＯＨＥを出力し続ける。このため、異常状態を検出した場合に、異常処理部１１８に確実に異常検出信号ＯＣＥ／ＯＨＥを伝送できる。また、異常処理部１１８が解除信号を生成するための信号ＡＬＲを生成するので、異常検出部１６８は、異常処理部１１８が異常検出信号ＯＣＥ／ＯＨＥを受け取った後に、速やかに異常検出信号ＯＣＥ／ＯＨＥの出力を停止できる。このため、第２レベルシフト部１４２における消費電力を低減できる。
【００３４】
また、異常処理部１１８は、異常検出信号ＯＣＥ／ＯＨＥを受け取った場合に、外部に警告信号ＡＬＭを出力する。異常処理部１１８は、異常検出信号ＯＣＥ／ＯＨＥに基づいて異常の種類（例えば、過電流状態および過熱状態）を判別して、異常の種類に応じた警告信号ＡＬＭを出力してよい。異常処理部１１８は、警告信号ＡＬＭを出力したことを条件として、解除信号を生成するための信号ＡＬＲを出力してもよい。
【００３５】
本例のハイサイド駆動部１６０は、駆動制御部１６４および出力制御部１６６を有する。出力制御部１６６は、入力される駆動制御信号ＤＲＶに応じたゲート信号を出力するドライバ回路である。駆動制御部１６４は、制御部１１０が生成し、第１レベルシフト部１４０によりレベルアップされた制御信号に基づいて、駆動制御信号ＤＲＶを生成する。これにより駆動制御部１６４は、半導体装置２１０−Ｈを駆動する。
【００３６】
駆動制御部１６４は、異常検出部１６８がＨ論理の異常検出信号ＯＣＥ／ＯＨＥを出力した場合に、半導体装置２１０−Ｈをオフ状態に制御する。駆動制御部１６４は、解除信号が制御部１１０からハイサイド駆動部１６０に通知されたか否かによらず、半導体装置２１０−Ｈをオフ状態に制御する。これにより、半導体装置２１０−Ｈの異常が検出された場合に、速やかに半導体装置２１０−Ｈをオフ状態に制御して、半導体装置２１０−Ｈおよび周辺回路を保護できる。
【００３７】
駆動制御部１６４は、半導体装置２１０−Ｈの異常が検出された場合に、ゲート信号の電圧を中間電圧に遷移させた後に半導体装置２１０−Ｈをオフ状態にしてよく、ゲート信号の電圧を中間電圧に遷移させずに半導体装置２１０−Ｈをオフ状態にしてもよい。駆動制御部１６４は、検出された異常の種類に応じて、ゲート信号を制御してよい。本例の駆動制御部１６４は、検出された異常の種類に応じて、ゲート信号の電圧を制御するゲート制御信号ＮＬＵおよびＳＳを出力する。
【００３８】
本例の制御部１１０は、入力バッファ部１１２および制御信号生成部１１４を有する。入力バッファ部１１２は、入力信号ＩＮをバッファして順次出力する。入力バッファ部１１２が出力する信号を入力信号ＩＮＤとする。
【００３９】
制御信号生成部１１４は、入力信号ＩＮＤに応じて、それぞれの半導体装置２１０をオン状態またはオフ状態に遷移させる制御信号を生成する。本例の制御信号生成部１１４は、半導体装置２１０をオン状態に遷移させるタイミングを示すパルスを有するセットパルス信号ＳＥＴと、半導体装置２１０をオフ状態に遷移させるタイミングを示すパルスを有するリセットパルス信号ＲＳＴとを含む制御信号を生成する。図２においては、半導体装置２１０−Ｈを制御するパルス信号ＳＥＴ／ＲＳＴを示している。
【００４０】
第１レベルシフト部１４０は、パルス信号ＳＥＴ／ＲＳＴをレベルアップしてハイサイド駆動部１６０に入力する。駆動制御部１６４は、パルス信号ＳＥＴ／ＲＳＴに応じた論理パターンの駆動制御信号ＤＲＶを生成する。これにより、入力信号ＩＮに応じて半導体装置２１０−Ｈを制御する。
【００４１】
異常処理部１１８は、Ｈ論理の異常検出信号ＯＣＥ／ＯＨＥが入力された場合に、制御信号生成部１１４に解除信号を生成させる。制御信号生成部１１４は、解除信号として、制御信号生成部１１４が生成する制御信号（パルス信号ＳＥＴ／ＲＳＴ）の状態を、半導体装置２１０−Ｈをオフ状態に遷移させる状態にする。本例の制御信号生成部１１４は、異常処理部１１８から解除信号を生成するための信号ＡＬＲを受け取った場合に、リセットパルス信号ＲＳＴのパルスを生成する。つまり本例の異常処理部１１８は、半導体装置２１０−Ｈを制御するためのリセットパルス信号ＲＳＴを、解除信号として用いる。
【００４２】
異常検出部１６８は、制御信号（本例では、リセットパルス信号ＲＳＴ）が、半導体装置２１０−Ｈをオフ状態に遷移させる状態（本例では、リセットパルス信号ＲＳＴにパルスが現れた状態）となった場合に、異常検出信号ＯＣＥ／ＯＨＥの出力を停止する。本例によれば、半導体装置２１０−Ｈを制御するためのリセットパルス信号ＲＳＴを、解除信号として用いるので、解除信号を伝送するためのレベルシフト回路等を別途設けなくともよい。このため、回路規模を抑制できる。
【００４３】
本例では、入力信号ＩＮに応じて生成された、通常のリセットパルス信号ＲＳＴによっても、異常検出部１６８における異常検出信号ＯＣＥ／ＯＨＥの出力は停止する。ただし、リセットパルス信号ＲＳＴは半導体装置２１０−Ｈをオフ状態に遷移させる信号なので、仮に警告信号ＡＬＭが出力される前に異常検出信号ＯＣＥ／ＯＨＥの出力が停止しても、大きな問題は生じない。また、半導体装置２１０−Ｈが再度オン状態となったときに異常状態が検出されれば、異常検出信号ＯＣＥ／ＯＨＥが再度出力されるので、このときに警告信号ＡＬＭが出力されればよい。
【００４４】
また、本例のハイサイド駆動部１６０は、第１レベルシフト部１４０によりレベルアップされたセットパルス信号ＳＤＲおよびリセットパルス信号ＲＤＲが入力され、セットパルス信号ＳＤＲおよびリセットパルス信号ＲＤＲのパルスタイミングに応じて論理値が遷移する制御信号ＬＴＯを生成する第１ラッチ部１６２を有する。本例の第１ラッチ部１６２は、セットパルス信号ＳＤＲのパルスタイミングでＨ論理に遷移し、セットパルス信号ＲＤＲのパルスタイミングでＬ論理に遷移する制御信号ＬＴＯを生成する。
【００４５】
制御信号ＬＴＯは、入力信号ＩＮおよびＩＮＤと同様の論理パターンを有する信号である。制御信号生成部１１４が入力信号ＩＮＤをパルス信号に変換して、第１レベルシフト部１４０でレベルアップすることで、入力信号ＩＮＤをそのまま第１レベルシフト部１４０でレベルアップする場合に比べて、第１レベルシフト部１４０に電流が流れる期間を短くできる。このため、第１レベルシフト部１４０における消費電力を低減できる。
【００４６】
本例の異常検出部１６８には、第１ラッチ部１６２が出力する制御信号ＬＴＯが解除信号として入力される。異常検出部１６８は、制御信号ＬＴＯがＬ論理を示す場合に、異常検出信号ＯＣＥ／ＯＨＥの出力を停止させる。制御信号ＬＴＯを解除信号として用いることで、パルス信号を解除信号として用いる場合に比べて、異常検出部１６８が解除信号を検出できる期間（本例では、制御信号ＬＴＯがＬ論理を示す期間）が長くなるので、解除信号の検出漏れを抑制できる。他の例では、異常検出部１６８は、レベルアップされたリセットパルス信号ＲＤＲのパルスに応じて、異常検出信号ＯＣＥ／ＯＨＥの出力を停止させてもよい。この場合、異常検出部１６８には、リセットパルス信号ＲＤＲが第１ラッチ部１６２を介さずに入力される。
【００４７】
本例のハイサイド駆動部１６０は、異常検出部１６８が出力する異常検出信号ＯＣＥ／ＯＨＥを、周期的なパルスを有する異常検出パルス信号ＯＣＡ／ＯＨＡに変換して、第２レベルシフト部１４２に入力する周期パルス生成部１７０を有する。本例の周期パルス生成部１７０は、異常検出信号ＯＣＥ／ＯＨＥがＨ論理を示す間、対応する異常検出パルス信号ＯＣＡ／ＯＨＡとしてパルスを生成し続ける。周期パルス生成部１７０がパルスを出力する周期は、異常検出部１６８が異常を検出する周期と同一であってよく、短くてもよい。
【００４８】
周期パルス生成部１７０が異常検出パルス信号ＯＣＡ／ＯＨＡを生成することにより、第２レベルシフト部１４２における消費電力を抑制できる。また、周期パルス生成部１７０がパルスを周期的に出力することで、単一のパルスを生成する場合に比べて、制御部１１０において異常検出パルス信号を確実に受け取ることができる。例えば、第２レベルシフト部１４２に入力される基準電圧ＶＳが変動することで、第２レベルシフト部１４２に入力されたパルスが制御部１１０において検出できない場合であっても、パルスを周期的に第２レベルシフト部１４２に入力することで、基準電圧ＶＳの変動が収束した後に制御部１１０がパルスを検出できる。
【００４９】
第２レベルシフト部１４２は、異常検出パルス信号ＯＣＡ／ＯＨＡをレベルダウンした異常検出パルス信号ＯＣＤ／ＯＨＤを出力する。制御部１１０は、異常検出パルス信号ＯＣＤ／ＯＨＤをラッチした異常検出ラッチ信号ＯＣＱ／ＯＨＱを出力する第２ラッチ部１１６を有してよい。
【００５０】
第２ラッチ部１１６は、異常検出パルス信号ＯＣＤ／ＯＨＤがパルスを示すタイミングでＨ論理に遷移し、リセット信号が入力されるまでＨ論理を維持する異常検出ラッチ信号ＯＣＱ／ＯＨＱを出力する。異常処理部１１８は、解除信号を生成するための信号ＡＬＲを、リセット信号として第２ラッチ部１１６にも入力してよい。
【００５１】
図３は、制御部１１０およびハイサイド駆動部１６０の動作例を示すタイミングチャートである。本例の制御部１１０およびハイサイド駆動部１６０は、タイミングｔ０からｔ１６までは入力信号に応じた通常の処理を行い、タイミングｔ１７からは異常検出に応じた処理を行う。
【００５２】
上述したように、通常の処理においては、制御信号生成部１１４は、入力信号ＩＮのエッジに対応するタイミングでパルスを有するセットパルス信号ＳＥＴおよびリセットパルス信号ＲＳＴを生成する。第１レベルシフト部１４０は、パルス信号ＳＥＴ／ＲＳＴをレベルアップしたセットパルス信号ＳＤＲおよびリセットパルス信号ＲＤＲを生成する。本例のパルス信号ＳＤＲ／ＲＤＲは、パルス信号ＳＥＴ／ＲＳＴの論理パターンを反転した論理パターンを有する。
【００５３】
第１ラッチ部１６２は、パルス信号ＳＤＲ／ＲＤＲのパルスタイミングに応じて論理値が遷移する制御信号ＬＴＯを生成する。駆動制御部１６４は、制御信号ＬＴＯに応じた駆動制御信号ＤＲＶを生成する。出力制御部１６６は、駆動制御信号ＤＲＶに応じたゲート信号ＨＯを出力する。これにより、入力信号ＩＮに応じて半導体装置２１０−Ｈを制御できる。
【００５４】
本例では、タイミングｔ１７で、電流状態信号ＯＣが異常状態を示している（Ｓ３００）。異常検出部１６８は、異常検出信号ＯＣＥの論理値をＨ論理に遷移させる（Ｓ３０２）。周期パルス生成部１７０は、異常検出パルス信号ＯＣＡとしてパルスを周期的に出力する（Ｓ３０６）。なお図３の例では、周期パルス生成部１７０が次のパルスを出力する前にＨＯ出力電圧が低下して、異常検出信号ＯＣＥの出力が正常を示す状態に変化（Ｌ論理に遷移）しているので、異常検出パルス信号ＯＣＡとして一つのパルスだけが出力されている。他の例では、周期パルス生成部１７０は、異常検出パルス信号ＯＣＡとして複数のパルスを出力してよい。
【００５５】
第２レベルシフト部１４２は、異常検出パルス信号ＯＣＡをレベルダウンした異常検出パルス信号ＯＣＤを出力する（Ｓ３０８）。第２ラッチ部１１６は、異常検出パルス信号ＯＣＤをラッチした異常検出ラッチ信号ＯＣＱを出力する（Ｓ３１０）。
【００５６】
異常処理部１１８は、異常検出ラッチ信号ＯＣＱに応じて、解除信号を生成するための信号ＡＬＲを生成する（Ｓ３１２）。また、異常処理部１１８は、異常検出ラッチ信号ＯＣＱに応じて、警告信号ＡＬＭを出力する（Ｓ３１４）。異常処理部１１８は、警告信号ＡＬＭを出力し終えた場合に、第２ラッチ部１１６に図示しないリセット信号を入力してよい。
【００５７】
制御信号生成部１１４は、解除信号を生成するための信号ＡＬＲに応じて、リセットパルス信号ＲＳＴとしてパルスを出力する（Ｓ３１６）。当該パルスは、入力信号ＩＮのパターンとは無関係に生成される。本例では、当該パルスが解除信号として用いられる。
【００５８】
第１レベルシフト部１４０は、当該パルスをレベルアップして出力する（Ｓ３１８）。第１ラッチ部１６２は、当該パルスに応じて、制御信号ＬＴＯをＬ論理にする（Ｓ３２０）。異常検出部１６８は、制御信号ＬＴＯがＬ論理に遷移したことに応じて、異常検出信号ＯＣＥの出力を停止する（Ｓ３２２）。本例では、解除信号を生成するための信号ＡＬＲに応じて生成された解除信号として、リセットパルス信号ＲＳＴ、リセットパルス信号ＳＤＲおよび制御信号ＬＴＯの一部を順次変換して用いている。
【００５９】
また、駆動制御部１６４は、Ｓ３０２において出力された異常検出信号ＯＣＥに応じて、ゲート信号ＨＯを制御する。本例の駆動制御部１６４は、異常検出信号ＯＣＥに応じてゲート制御信号ＮＬＵをＨ論理に遷移させる（Ｓ３０４）。出力制御部１６６は、ゲート制御信号ＮＬＵに応じて、ゲート信号ＨＯの電圧を、ＨレベルとＬレベルの間の電圧に遷移させる。駆動制御部１６４は、所定の期間経過後、ゲート制御信号ＮＬＵをＬ論理に遷移させるとともに、ゲート制御信号ＳＳをＨ論理に遷移させる（Ｓ３２４）。出力制御部１６６は、ゲート制御信号ＳＳに応じて、ゲート信号ＨＯの電圧を徐々に低下させるソフトシャットダウン処理を行う（Ｓ３２６）。
【００６０】
このような処理により、異常検出時において、異常検出信号を制御部１１０に確実に通知しつつ、異常検出信号が出力される期間を最短化できる。また、半導体装置２１０−Ｈを速やかにオフ状態に制御できる。
【００６１】
図４は、制御部１１０およびハイサイド駆動部１６０の動作例を示すタイミングチャートである。本例では、タイミングｔ６において、温度状態信号ＯＨが異常状態を示している（Ｓ４００）。異常検出部１６８は、異常検出信号ＯＨＥの論理値をＨ論理に遷移させる（Ｓ４０２）。周期パルス生成部１７０は、異常検出パルス信号ＯＨＡとしてパルスを周期的に出力する（Ｓ４０６）。
【００６２】
第２レベルシフト部１４２は、異常検出パルス信号ＯＨＡをレベルダウンした異常検出パルス信号ＯＨＤを出力する（Ｓ４０８）。第２ラッチ部１１６は、異常検出パルス信号ＯＨＤをラッチした異常検出ラッチ信号ＯＨＱを出力する（Ｓ４１０）。
【００６３】
異常処理部１１８は、異常検出ラッチ信号ＯＨＱに応じて、解除信号を生成するための信号ＡＬＲを生成する（Ｓ４１２）。また、異常処理部１１８は、異常検出ラッチ信号ＯＨＱに応じて、警告信号ＡＬＭを出力する（Ｓ４１４）。
【００６４】
制御信号生成部１１４は、解除信号を生成するための信号ＡＬＲに応じて、リセットパルス信号ＲＳＴとしてパルスを出力する（Ｓ４１６）。第１レベルシフト部１４０は、当該パルスをレベルアップして出力する（Ｓ４１８）。第１ラッチ部１６２は、当該パルスに応じて、制御信号ＬＴＯをＬ論理にする（Ｓ４２０）。異常検出部１６８は、制御信号ＬＴＯがＬ論理に遷移したことに応じて、異常検出信号ＯＨＥの出力を停止する（Ｓ４２２）。
【００６５】
また、駆動制御部１６４は、Ｓ４０２において出力された異常検出信号ＯＨＥに応じて、ゲート信号ＨＯを制御する。本例の駆動制御部１６４は、異常検出信号ＯＨＥに応じてゲート制御信号ＳＳをＨ論理に遷移させる（Ｓ４２４）。出力制御部１６６は、ゲート制御信号ＳＳに応じて、ゲート信号ＨＯの電圧を徐々に低下させるソフトシャットダウン処理を行う（Ｓ４２６）。本例では、ゲート制御信号ＮＬＵをＨ論理に遷移させることなく、ゲート制御信号ＳＳをＨ論理に遷移させている。このように、異常状態の種類に応じてゲート信号の制御を異ならせてよい。
【００６６】
また、図３の例においては、ゲート信号ＨＯを中間電圧に低下させることで、速やかに過電流状態が解消するので、電流状態信号ＯＣは速やかにＬ論理に遷移している。これに対して図４の例においては、ゲート信号ＨＯを制御しても、すぐには半導体装置２１０−Ｈの温度は低下しない。このため、温度状態信号ＯＨは、比較的に長い期間Ｈ論理を示し続ける場合がある。
【００６７】
本例の異常検出部１６８は、温度状態信号ＯＨ（または電流状態信号ＯＣ）がＨ論理を示していても、制御信号ＬＴＯがＬ論理を示している間は、異常検出信号を出力しない。つまり、異常検出部１６８は、状態信号が異常値を示し、且つ、制御信号ＬＴＯがＨ論理を示していることを条件として、異常検出信号を出力してよい。
【００６８】
図５は、制御部１１０およびハイサイド駆動部１６０の動作例を示すフローチャートである。本例における制御部１１０およびハイサイド駆動部１６０の動作は、図４および図５に示した例と同様である。図５において、図３および図４で説明した処理と対応する処理は、図３および図４と同一の符号を付している。
【００６９】
図５においては、主に駆動制御部１６４を制御するための動作を示す駆動制御フローと、主に異常検出部１６８および異常処理部１１８を制御するための動作を示すアラーム制御フローとを示している。
【００７０】
駆動制御フローにおいては、まず入力信号ＩＮが制御部１１０に入力される（Ｓ５００）。制御信号生成部１１４は、入力信号ＩＮの値に応じて、セットパルス信号ＳＥＴまたはリセットパルス信号ＲＳＴを出力する（Ｓ５０２）。
【００７１】
第１レベルシフト部１４０は、入力されたセットパルス信号ＳＥＴまたはリセットパルス信号ＲＳＴをレベルアップして出力する（Ｓ５０４、Ｓ５０５）。第１ラッチ部１６２は、第１レベルシフト部１４０がレベルアップして出力したセットパルス信号ＳＤＲおよびリセットパルス信号ＲＤＲに応じて、制御信号ＬＴＯの論理値を制御する（Ｓ５０６、Ｓ５０７）。
【００７２】
制御信号ＬＴＯがＨ論理の場合（Ｓ５０６）、駆動制御部１６４は、駆動制御信号ＤＲＶをＨ論理にする（Ｓ５０８）。駆動制御部１６４は、異常検出部１６８が異常検出信号ＯＣＥ／ＯＨＥを出力しているか否かを判定する（Ｓ５１０）。異常検出信号が出力されていない場合、駆動制御部１６４は、Ｓ５０８で生成した駆動制御信号ＤＲＶに応じて半導体装置２１０−Ｈを制御する。
【００７３】
異常検出信号が出力されている場合、駆動制御部１６４は、異常状態の種類を判別する（Ｓ５１２）。異常状態が、過電流状態である場合、ゲート制御信号ＮＬＵをＨ論理に遷移させ（Ｓ３０４）、所定の時間が経過した後に、ゲート制御信号ＳＳをＨ論理に遷移させる（Ｓ３２４）。また、異常状態が過熱状態である場合、ゲート制御信号ＮＬＵをＨ論理に遷移させずに、ゲート制御信号ＳＳをＨ論理に遷移させる（Ｓ４２４）。これにより半導体装置２１０−Ｈをソフトシャットダウンさせる。
【００７４】
次に、制御信号ＬＴＯがＬ論理の場合（Ｓ５０７）を説明する。異常検出部１６８が異常検出信号ＯＣＥ／ＯＨＥを出力していない場合（Ｓ５１４における分岐Ｎ）、駆動制御部１６４は、駆動制御信号ＤＲＶをＬ論理にする（Ｓ５１６）。駆動制御部１６４は、駆動制御信号ＤＲＶに応じて半導体装置２１０−Ｈを制御する。
【００７５】
異常検出部１６８が異常検出信号ＯＣＥ／ＯＨＥを出力している場合（Ｓ５１４において分岐Ｙ）、異常検出部１６８は、制御信号ＬＴＯがＬ論理に遷移したタイミングで、異常検出信号ＯＣＥ／ＯＨＥをＬ論理に遷移させる（Ｓ３２２／Ｓ４２２）。当該処理は、異常状態の種類によらず、同一であってよい。また、駆動制御部１６４は、駆動制御信号ＤＲＶをＬ論理にする（Ｓ５１６）。
【００７６】
次に、アラーム制御フローを説明する。異常検出部１６８は、状態信号ＯＣ／ＯＨを受け取る（Ｓ５１８）。異常検出部１６８は、いずれかの状態信号が異常状態（Ｈ論理）を示しているか否かを判定する（Ｓ３００、Ｓ４００）。いずれの状態信号も異常状態を示さない場合、異常検出部１６８は処理を終了する。
【００７７】
状態信号ＯＣ／ＯＨが異常状態を示している場合、異常検出部１６８は、異常検出信号ＯＣＥ／ＯＨＥを出力する（Ｓ３０２／Ｓ４０２）。周期パルス生成部１７０は、異常検出信号ＯＣＥ／ＯＨＥに応じて異常検出パルス信号ＯＣＡ／ＯＨＡを出力する（Ｓ３０６／Ｓ４０６）。
【００７８】
第２ラッチ部１１６は、第２レベルシフト部１４２がレベルダウンした異常検出パルス信号ＯＣＡ／ＯＨＡに応じて異常検出ラッチ信号ＯＣＱ／ＯＨＱを出力する（Ｓ３１０／Ｓ４１０）。異常処理部１１８は、異常検出ラッチ信号ＯＣＱ／ＯＨＱにより、異常状態の種類を判定する（Ｓ５２０）。
【００７９】
異常処理部１１８は、警告信号ＡＬＭおよび解除信号を生成するための信号ＡＬＲを生成する（Ｓ３１２、Ｓ３１４、Ｓ４１２、Ｓ４１４）。異常処理部１１８は、第２ラッチ部１１６にリセット信号を入力して、異常検出ラッチ信号ＯＣＱ／ＯＨＱをＬ論理に遷移させる（Ｓ５２４）。
【００８０】
また、異常処理部１１８が信号ＡＬＲを出力した場合、駆動制御フローにおけるＳ５０５からの処理を行う。信号ＡＬＲの出力に応じたＳ５０５における処理が、図３および図４において説明したＳ３１６およびＳ４１６の処理に対応する。Ｓ５０５以降の処理は上述した通りである。
【００８１】
図６は、第１レベルシフト部１４０、制御部１１０およびハイサイド駆動部１６０の他の構成例を示す図である。本例において第１レベルシフト部１４０は、制御信号シフト回路１４１と、解除信号シフト回路１４３とを有する。制御信号シフト回路１４１は、制御信号（本例ではセットパルス信号ＳＥＴおよびリセットパルス信号ＲＳＴ）をレベルアップする。解除信号シフト回路１４３は、解除信号ＡＬＲをレベルアップする。本例では、異常処理部１１８が解除信号ＡＬＲを生成する。解除信号ＡＬＲは、例えばパルス信号である。
【００８２】
本例の駆動回路１００は、制御信号と解除信号とを別のシフト回路でレベルアップして、ハイサイド駆動部１６０に入力する。第１ラッチ部１６２は、解除信号シフト回路１４３が解除信号を出力した場合（本例では、レベルアップ解除信号ＡＤＲがＬ論理を示す場合）、パルス信号ＳＤＲ／ＲＤＲの値によらず、制御信号ＬＴＯをＬ論理に遷移させる。
【００８３】
このような構成によっても、図１から図５において説明した例と同様に、異常検出時において、異常検出信号を制御部１１０に確実に通知しつつ、異常検出信号が出力される期間を最短化できる。また、半導体装置２１０−Ｈを速やかにオフ状態に制御できる。
【００８４】
図７は、図６に示した制御部１１０およびハイサイド駆動部１６０の動作例を示すフローチャートである。図５に示した動作フローに比べて、本例の動作フローは、アラーム制御フローのＳ３１２、Ｓ４１２の処理において信号ＡＬＲを出力した後の、駆動制御フローが異なる。他の処理は、図５において説明した例と同一である。
【００８５】
本例の異常処理部１１８は、解除信号シフト回路１４３に解除信号ＡＬＲを出力する（Ｓ３１２、Ｓ４１２）。解除信号シフト回路１４３は、解除信号ＡＬＲをレベルアップして出力する（Ｓ７０２）。第１ラッチ部１６２は、レベルアップ解除信号ＡＤＲのパルスが入力された場合に、制御信号ＬＴＯをＬ論理に遷移させる（Ｓ７０４）。また、駆動制御部１６４は、制御信号ＬＴＯに応じて、駆動制御信号ＤＲＶをＬ論理に遷移させる（Ｓ７０８）。
【００８６】
図８は、制御部１１０およびハイサイド駆動部１６０の他の構成例を示す図である。本例の制御部１１０は、第１選択部１２０を有する。本例の異常処理部１１８は、解除信号ＡＬＲを生成する。解除信号ＡＬＲはパルス信号であってよい。
【００８７】
第１選択部１２０は、制御信号生成部１１４が生成したパルス信号ＳＥＴ／ＲＳＴか、異常処理部１１８が生成した解除信号ＡＬＲかのいずれかを選択して、第１レベルシフト部１４０に入力する。第１選択部１２０は、解除信号ＡＬＲが入力された場合、解除信号ＡＬＲを優先して第１レベルシフト部１４０に入力してよい。第１選択部１２０は、解除信号ＡＬＲが入力された場合、リセットパルス信号ＲＳＴに代えて、解除信号ＡＬＲを第１レベルシフト部１４０に入力してよい。この場合、第１選択部１２０は、セットパルス信号ＳＥＴを第１レベルシフト部１４０に入力しなくてもよい。
【００８８】
第１ラッチ部１６２は、第１レベルシフト部１４０が出力する信号に基づいて、制御信号ＬＴＯを生成する。第１ラッチ部１６２は、レベルアップされたリセットパルス信号ＲＳＴ、または、レベルアップされた解除信号ＡＬＲが入力された場合に、制御信号ＬＴＯをＬ論理に遷移させてよい。
【００８９】
このような構成によっても、図１から図５において説明した例と同様に、異常検出時において、異常検出信号を制御部１１０に確実に通知しつつ、異常検出信号が出力される期間を最短化できる。また、半導体装置２１０−Ｈを速やかにオフ状態に制御できる。
【００９０】
図９は、第１レベルシフト部１４０および第１ラッチ部１６２の構成例を示す図である。第１レベルシフト部１４０は、抵抗Ｒ１とＮチャネルＭＯＳトランジスタ１４４−１の直列回路と、抵抗Ｒ２とＮチャネルＭＯＳトランジスタ１４４−２の直列回路とを有する。ＮチャネルＭＯＳトランジスタ１４４には、それぞれセットパルス信号ＳＥＴ、リセットパルス信号ＲＳＴが入力される。ＮチャネルＭＯＳトランジスタ１４４がパルス信号に応じて動作することで、パルス信号ＳＥＴ／ＲＳＴをレベルアップしたパルス信号ＳＤＲ／ＲＤＲを生成できる。
【００９１】
第１ラッチ部１６２は、伝達回路１８０を有する。伝達回路１８０は、電源１５３の高圧側端子と、電位ＶＳとの間に直列に設けられたＰチャネルＭＯＳトランジスタ１４７，１４８およびＮチャネルＭＯＳトランジスタ１４９，１５０を有する。伝達回路１８０は、インバータ１４６を有する。インバータ１４６の入力端子は、抵抗Ｒ２とＮチャネルＭＯＳトランジスタ１４４−２との接続点に接続されており、出力端子は、ＰチャネルＭＯＳトランジスタ１４８と、ＮチャネルＭＯＳトランジスタ１５０のゲート端子に接続されている。つまり、ＰチャネルＭＯＳトランジスタ１４８と、ＮチャネルＭＯＳトランジスタ１５０のゲート端子には、リセットパルス信号ＲＤＲを反転した信号が入力される。
【００９２】
また、抵抗Ｒ１とＮチャネルＭＯＳトランジスタ１４４−１の接続点は、ＰチャネルＭＯＳトランジスタ１４７と、ＮチャネルＭＯＳトランジスタ１４９のゲート端子に接続されている。つまり、ＰチャネルＭＯＳトランジスタ１４７と、ＮチャネルＭＯＳトランジスタ１４９のゲート端子には、セットパルス信号ＳＤＲが入力される。
【００９３】
第１ラッチ部１６２は、ダイオード１４５−１、１４５−２を有する。ダイオード１４５−１の出力端子は抵抗Ｒ１とＮチャネルＭＯＳトランジスタ１４４−１の接続点に接続されている。ダイオード１４５−１の入力端子は、第二基準電圧ＶＳに接続されている。ダイオード１４５−２の出力端子は、抵抗Ｒ２とＮチャネルＭＯＳトランジスタ１４４−２の接続点に接続されている。ダイオード１４５−２の入力端子は、第二基準電圧ＶＳに接続されている。
【００９４】
第１ラッチ部１６２は、ラッチ回路１８２を有する。ラッチ回路１８２は、インバータ１７４、インバータ１７６、抵抗Ｒ３を有する。インバータ１７４は、伝達回路１８０の出力端子である、ＰチャネルＭＯＳトランジスタ１４８とＮチャネルＭＯＳトランジスタ１４９の接続点に入力端子が接続される。インバータ１７６の入力端子は、インバータ１７４の出力端子に接続される。抵抗Ｒ３は、インバータ１７６の出力端子を、インバータ１７４の入力端子に接続する。つまり、ラッチ回路１８２は、伝達回路１８０の出力をラッチして出力する。ラッチ回路１８２の出力端子は、駆動制御部１６４に接続されている。図９の例では、駆動制御部１６４および出力制御部１６６をまとめて、ドライバ回路として示している。
【００９５】
また、第１ラッチ部１６２は、インバータ１５２、インバータ１５１、抵抗Ｒ４、抵抗Ｒ５を有する。インバータ１５２の入力端子は、ラッチ回路１８２の出力端子に接続されている。インバータ１５１の入力端子は、インバータ１５２の出力端子に接続されている。抵抗Ｒ５は、インバータ１５１の出力端子と、抵抗Ｒ２およびＮチャネルＭＯＳトランジスタ１４４−２の接続点とを接続している。抵抗Ｒ４は、インバータ１５２の出力端子と、抵抗Ｒ１およびＮチャネルＭＯＳトランジスタ１４４−１の接続点とを接続している。
【００９６】
第１レベルシフト部１４０においては、半導体装置２１０のスイッチング等によるノイズにより、抵抗Ｒ１とＮチャネルＭＯＳトランジスタ１４４−１との接続点における電圧と、抵抗Ｒ２とＮチャネルＭＯＳトランジスタ１４４−２との接続点における電圧とが、ともにＬレベルになる場合がある。この場合、第１ラッチ部１６２の出力が定まらずに、半導体装置２１０の動作が不安定になる。
【００９７】
伝達回路１８０は、これらの接続点における電圧がともにＬレベルになった場合に、ＰチャネルＭＯＳトランジスタ１４８とＮチャネルＭＯＳトランジスタ１４９とをオフ状態にして、伝達回路１８０の出力端子を高インピーダンス状態にする。これにより、ノイズが生じてもラッチ回路１８２は同一の出力状態を維持できる。
【００９８】
図１から図８において説明した第１レベルシフト部１４０および第１ラッチ部１６２は、図９において説明した構成を有してよい。図９に示した第１レベルシフト部１４０および第１ラッチ部１６２を用いることで、ノイズによる影響を抑制して、解除信号を制御部１１０からハイサイド駆動部１６０に通知できる。
【００９９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【０１００】
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【０１０１】
１００・・・駆動回路、１１０・・・制御部、１１２・・・入力バッファ部、１１４・・・制御信号生成部、１１６・・・第２ラッチ部、１１８・・・異常処理部、１２０・・・第１選択部、１３０・・・ローサイド駆動部、１４０・・・第１レベルシフト部、１４１・・・制御信号シフト回路、１４２・・・第２レベルシフト部、１４３・・・解除信号シフト回路、１４４・・・ＮチャネルＭＯＳトランジスタ、１４５・・・ダイオード、１４６・・・インバータ、１４７・・・ＰチャネルＭＯＳトランジスタ、１４８・・・ＰチャネルＭＯＳトランジスタ、１４９・・・ＮチャネルＭＯＳトランジスタ、１５０・・・ＮチャネルＭＯＳトランジスタ、１５１・・・インバータ、１５２・・・インバータ、１５３・・・電源、１６０・・・ハイサイド駆動部、１６２・・・第１ラッチ部、１６４・・・駆動制御部、１６６・・・出力制御部、１６８・・・異常検出部、１７０・・・周期パルス生成部、１７４・・・インバータ、１７６・・・インバータ、１８０・・・伝達回路、１８２・・・ラッチ回路、２００・・・半導体システム、２１０・・・半導体装置、２１２・・・トランジスタ、２１４・・・還流ダイオード、２１６・・・温度検出部
【図１】
2019193876.tif 000003
【図２】
2019193876.tif 000004
【図３】
2019193876.tif 000005
【図４】
2019193876.tif 000006
【図５】
2019193876.tif 000007
【図６】
2019193876.tif 000008
【図７】
2019193876.tif 000009
【図８】
2019193876.tif 000010
【図９】
2019193876.tif 000011
【手続補正書】
【提出日】令和2年3月31日(2020.3.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
また、本例のハイサイド駆動部１６０は、第１レベルシフト部１４０によりレベルアップされたセットパルス信号ＳＤＲおよびリセットパルス信号ＲＤＲが入力され、セットパルス信号ＳＤＲおよびリセットパルス信号ＲＤＲのパルスタイミングに応じて論理値が遷移する制御信号ＬＴＯを生成する第１ラッチ部１６２を有する。本例の第１ラッチ部１６２は、セットパルス信号ＳＤＲのパルスタイミングでＨ論理に遷移し、リセットパルス信号ＲＤＲのパルスタイミングでＬ論理に遷移する制御信号ＬＴＯを生成する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
第１レベルシフト部１４０は、当該パルスをレベルアップして出力する（Ｓ３１８）。第１ラッチ部１６２は、当該パルスに応じて、制御信号ＬＴＯをＬ論理にする（Ｓ３２０）。異常検出部１６８は、制御信号ＬＴＯがＬ論理に遷移したことに応じて、異常検出信号ＯＣＥの出力を停止する（Ｓ３２２）。本例では、解除信号を生成するための信号ＡＬＲに応じて生成された解除信号として、リセットパルス信号ＲＳＴ、リセットパルス信号ＲＤＲおよび制御信号ＬＴＯの一部を順次変換して用いている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
図５は、制御部１１０およびハイサイド駆動部１６０の動作例を示すフローチャートである。本例における制御部１１０およびハイサイド駆動部１６０の動作は、図３および図４に示した例と同様である。図５において、図３および図４で説明した処理と対応する処理は、図３および図４と同一の符号を付している。
【国際調査報告】
2019193876.tif 000012
2019193876.tif 000013
2019193876.tif 000014