(57)【要約】  第１の遅延線路（９）、第２の遅延線路（１０）、第３の遅延線路（１１）、第４の遅延線路（１２）、第５の遅延線路（１３）及び第６の遅延線路（１４）のそれぞれが、高周波信号の遅延時間の調整を受け付ける回路であるように、サーキュレータ（２００）を構成した。
2020012536.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を遅延させる第１から第６の遅延線路と、
送信端子から入力された高周波信号を前記第１の遅延線路又は前記第２の遅延線路に出力する第１の切換スイッチと、
前記第３の遅延線路から出力された高周波信号又は前記第４の遅延線路から出力された高周波信号を受信端子に出力する第２の切換スイッチと、
前記第１の遅延線路から出力された高周波信号を前記第５の遅延線路に出力又は前記第５の遅延線路から出力された高周波信号を前記第３の遅延線路に出力する第３の切換スイッチと、
前記第２の遅延線路から出力された高周波信号を前記第６の遅延線路に出力又は前記第６の遅延線路から出力された高周波信号を前記第４の遅延線路に出力する第４の切換スイッチと、
前記第５の遅延線路から出力された高周波信号又は前記第６の遅延線路から出力された高周波信号をアンテナ端子に出力し、前記アンテナ端子から入力された高周波信号を前記第５の遅延線路又は前記第６の遅延線路に出力する第５の切換スイッチとを備え、
前記第１から第６の遅延線路は、高周波信号の遅延時間の調整を受け付ける回路であることを特徴とするサーキュレータ。
【請求項２】
前記第１から第５の切換スイッチの切り換えを制御する制御回路を備えていることを特徴とする請求項１記載のサーキュレータ。
【請求項３】
前記第１から第６の遅延線路のそれぞれは、
高周波信号を伝搬させる伝送線路と、
一端が前記伝送線路と接続され、他端が接地されている可変容量部材とを備えていることを特徴とする請求項１記載のサーキュレータ。
【請求項４】
前記送信端子から入力されたのち、前記第１の切換スイッチを通過してきた高周波信号の位相を検波する第１の検波回路と、
前記受信端子から入力されたのち、前記第２の切換スイッチを通過してきた高周波信号の位相を検波する第２の検波回路と、
前記送信端子から入力されたのち、前記第１の切換スイッチ、前記第１の遅延線路及び前記第３の切換スイッチを通過してきた高周波信号の位相を検波し、検波した位相と前記第１の検波回路により検波された位相との差分に応じて、前記第１の遅延線路における高周波信号の遅延時間を調整する第３の検波回路と、
前記受信端子から入力されたのち、前記第２の切換スイッチ、前記第４の遅延線路及び前記第４の切換スイッチを通過してきた高周波信号の位相を検波し、検波した位相と前記第２の検波回路により検波された位相との差分に応じて、前記第４の遅延線路における高周波信号の遅延時間を調整する第４の検波回路とを備えていることを特徴とする請求項１記載のサーキュレータ。
【請求項５】
前記送信端子から入力されたのち、前記第１の切換スイッチを通過してきた高周波信号の位相を検波する第１の検波回路と、
前記受信端子から入力されたのち、前記第２の切換スイッチを通過してきた高周波信号の位相を検波する第２の検波回路と、
前記受信端子から入力されたのち、前記第２の切換スイッチ、前記第３の遅延線路及び前記第３の切換スイッチを通過してきた高周波信号の位相を検波し、検波した位相と前記第２の検波回路により検波された位相との差分に応じて、前記第３の遅延線路における高周波信号の遅延時間を調整する第３の検波回路と、
前記送信端子から入力されたのち、前記第１の切換スイッチ、前記第２の遅延線路及び前記第４の切換スイッチを通過してきた高周波信号の位相を検波し、検波した位相と前記第１の検波回路により検波された位相との差分に応じて、前記第２の遅延線路における高周波信号の遅延時間を調整する第４の検波回路とを備えていることを特徴とする請求項１記載のサーキュレータ。
【請求項６】
前記送信端子から入力されたのち、前記第１の切換スイッチを通過してきた高周波信号の位相を検波する第１の検波回路と、
前記送信端子から入力されたのち、前記第１の切換スイッチ、前記第１の遅延線路、前記第３の切換スイッチ、前記第５の遅延線路及び前記第５の切換スイッチを通過してきた高周波信号の位相を検波し、検波した位相と前記第１の検波回路により検波された位相との差分に応じて、前記第５の遅延線路における高周波信号の遅延時間を調整する第５の検波回路とを備えていることを特徴とする請求項１記載のサーキュレータ。
【請求項７】
前記受信端子から入力されたのち、前記第２の切換スイッチを通過してきた高周波信号の位相を検波する第２の検波回路と、
前記受信端子から入力されたのち、前記第２の切換スイッチ、前記第４の遅延線路、前記第４の切換スイッチ、前記第６の遅延線路及び前記第５の切換スイッチを通過してきた高周波信号の位相を検波し、検波した位相と前記第２の検波回路により検波された位相との差分に応じて、前記第６の遅延線路における高周波信号の遅延時間を調整する第５の検波回路とを備えていることを特徴とする請求項１記載のサーキュレータ。
【請求項８】
前記第１から第６の遅延線路と、前記第１から第５の切換スイッチとが集積回路に実装されていることを特徴とする請求項１記載のサーキュレータ。
【請求項９】
送信信号である高周波信号を送信端子に出力し、受信端子から受信信号である高周波信号を入力する通信機と、
前記送信端子から入力された高周波信号をアンテナ端子に出力し、前記アンテナ端子から入力された高周波信号を前記受信端子に出力するサーキュレータとを備え、
前記サーキュレータは、
高周波信号を遅延させる第１から第６の遅延線路と、
送信端子から入力された高周波信号を前記第１の遅延線路又は前記第２の遅延線路に出力する第１の切換スイッチと、
前記第３の遅延線路から出力された高周波信号又は前記第４の遅延線路から出力された高周波信号を受信端子に出力する第２の切換スイッチと、
前記第１の遅延線路から出力された高周波信号を前記第５の遅延線路に出力又は前記第５の遅延線路から出力された高周波信号を前記第３の遅延線路に出力する第３の切換スイッチと、
前記第２の遅延線路から出力された高周波信号を前記第６の遅延線路に出力又は前記第６の遅延線路から出力された高周波信号を前記第４の遅延線路に出力する第４の切換スイッチと、
前記第５の遅延線路から出力された高周波信号又は前記第６の遅延線路から出力された高周波信号をアンテナ端子に出力し、前記アンテナ端子から入力された高周波信号を前記第５の遅延線路又は前記第６の遅延線路に出力する第５の切換スイッチとを備え、
前記第１から第６の遅延線路は、高周波信号の遅延時間の調整を受け付ける回路であることを特徴とする
通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波信号を入出力するサーキュレータと、サーキュレータを備える通信システムとに関するものである。
【背景技術】
【０００２】
通信システムなどでは、送信端子から入力された送信信号をアンテナ端子に出力し、アンテナ端子から入力された受信信号を受信端子に出力するサーキュレータとして、フェライトなどの磁性体を用いたサーキュレータが用いられることがある。
磁性体を用いたサーキュレータは、磁性体の特性に起因して、高入力電力時に磁気歪みが発生するため、線形性が損なわれてしまうことがある。
また、磁性体を用いたサーキュレータは、磁性体の高さ寸法が大きいため、集積回路に実装した場合、集積回路の厚み方向が大きくなってしまうことがある。【０００３】
以下の特許文献１には、磁性体を用いていないサーキュレータが開示されており、磁性体を用いていないサーキュレータは、線形性が損なわれてしまう問題及び集積回路の厚み方向が大きくなる問題を解消することができる。
特許文献１に開示されているサーキュレータは、送信端子から入力された送信信号をディレイ線路Ｔ１又はディレイ線路Ｔ２に出力する第１のデマルチプレクサを備えている。
また、サーキュレータは、ディレイ線路Ｒ１を通過してきた受信信号又はディレイ線路Ｒ２を通過してきた受信信号を受信端子に出力するマルチプレクサを備えている。
また、サーキュレータは、ディレイ線路Ｔ１又はディレイ線路Ｒ１をディレイ線路Ａ１と接続する第１の切換スイッチと、ディレイ線路Ｔ２又はディレイ線路Ｒ２をディレイ線路Ａ２と接続する第２の切換スイッチとを備えている。
さらに、サーキュレータは、ディレイ線路Ａ１又はディレイ線路Ａ２をアンテナ端子と接続する第２のデマルチプレクサを備えている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１７／１９６８７３  Ａ１
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のサーキュレータは、複数のディレイ線路におけるそれぞれの遅延時間が、製造ばらつき又は寄生容量などの要因で、適正な遅延時間からずれてしまうことがある。
従来のサーキュレータは、第１から第６のディレイ線路におけるそれぞれの遅延時間が、適正な遅延時間からずれてしまうと、送信信号及び受信信号におけるそれぞれの通過特性が劣化してしまうという課題があった。【０００６】
この発明は上記のような課題を解決するためになされたもので、高周波信号の通過特性の劣化を解消することができるサーキュレータ及び通信システムを得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るサーキュレータは、高周波信号を遅延させる第１から第６の遅延線路と、送信端子から入力された高周波信号を第１の遅延線路又は第２の遅延線路に出力する第１の切換スイッチと、第３の遅延線路から出力された高周波信号又は第４の遅延線路から出力された高周波信号を受信端子に出力する第２の切換スイッチと、第１の遅延線路から出力された高周波信号を第５の遅延線路に出力又は第５の遅延線路から出力された高周波信号を第３の遅延線路に出力する第３の切換スイッチと、第２の遅延線路から出力された高周波信号を第６の遅延線路に出力又は第６の遅延線路から出力された高周波信号を第４の遅延線路に出力する第４の切換スイッチと、第５の遅延線路から出力された高周波信号又は第６の遅延線路から出力された高周波信号をアンテナ端子に出力し、アンテナ端子から入力された高周波信号を第５の遅延線路又は第６の遅延線路に出力する第５の切換スイッチとを備え、第１から第６の遅延線路が、高周波信号の遅延時間の調整を受け付ける回路であるようにしたものである。
【発明の効果】
【０００８】
この発明によれば、第１から第６の遅延線路が、高周波信号の遅延時間の調整を受け付ける回路であるように、サーキュレータを構成した。したがって、この発明に係るサーキュレータは、高周波信号の通過特性の劣化を解消することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１によるサーキュレータ２００を備える通信システムを示す構成図である。
【図２】実施の形態１によるサーキュレータ２００を示す構成図である。
【図３】制御回路２０における第１の切換スイッチ４、第２の切換スイッチ５、第３の切換スイッチ６、第４の切換スイッチ７及び第５の切換スイッチ８の切り換えタイミングを示す説明図である。
【図４】１Ｔの時間において、第３の切換スイッチ６及び第４の切換スイッチ７のそれぞれが、ＯＦＦからＯＮに切り換わった状態を示す説明図である。
【図５】２Ｔの時間において、第１の切換スイッチ４及び第２の切換スイッチ５のそれぞれが、ＯＮからＯＦＦに切り換わり、第５の切換スイッチ８が、ＯＦＦからＯＮに切り換わった状態を示す説明図である。
【図６】３Ｔの時間において、第３の切換スイッチ６及び第４の切換スイッチ７のそれぞれが、ＯＮからＯＦＦに切り換わった状態を示す説明図である。
【図７】４Ｔの時間において、第１の切換スイッチ４及び第２の切換スイッチ５のそれぞれが、ＯＦＦからＯＮに切り換わり、第５の切換スイッチ８が、ＯＮからＯＦＦに切り換わった状態を示す説明図である。
【図８】５Ｔの時間において、第３の切換スイッチ６及び第４の切換スイッチ７のそれぞれが、ＯＦＦからＯＮに切り換わった状態を示す説明図である。
【図９】６Ｔの時間において、第１の切換スイッチ４及び第２の切換スイッチ５のそれぞれが、ＯＮからＯＦＦに切り換わり、第５の切換スイッチ８が、ＯＦＦからＯＮに切り換わった状態を示す説明図である。
【図１０】サーキュレータ２００におけるＡＮＴ端子３からＲｘ端子２への受信信号Ｓｉｇｒの通過損失のシミュレーション結果及びＡＮＴ端子３とＴｘ端子１間のアイソレーションのシミュレーション結果を示す説明図である。
【図１１】第１の検波回路１５における高周波信号の位相θｒｅｆ１の検波及び第２の検波回路１６における高周波信号の位相θｒｅｆ２の検波を示す説明図である。
【図１２】第３の検波回路１７における高周波信号の位相θ１の検波及び第４の検波回路１８における高周波信号の位相θ４の検波を示す説明図である。
【図１３】第３の検波回路１７における高周波信号の位相θ３の検波及び第４の検波回路１８における高周波信号の位相θ２の検波を示す説明図である。
【図１４】第５の検波回路１９における高周波信号の位相θ５の検波を示す説明図である。
【図１５】第５の検波回路１９における高周波信号の位相θ６の検波を示す説明図である。
【発明を実施するための形態】
【００１０】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
【００１１】
実施の形態１．
図１は、実施の形態１によるサーキュレータ２００を備える通信システムを示す構成図である。
図２は、実施の形態１によるサーキュレータ２００を示す構成図である。
図１及び図２において、通信機１００は、高周波信号である送信信号ＳｉｇｔをＴｘ端子１に出力し、Ｒｘ端子２から高周波信号である受信信号Ｓｉｇｒを入力する通信装置である。
サーキュレータ２００は、Ｔｘ端子１から送信信号Ｓｉｇｔを入力して、送信信号ＳｉｇｔをＡＮＴ端子３に出力する。
また、サーキュレータ２００は、ＡＮＴ端子３から受信信号Ｓｉｇｒを入力して、受信信号ＳｉｇｒをＲｘ端子２に出力する。
【００１２】
Ｔｘ端子１は、通信機１００とサーキュレータ２００が送信信号Ｓｉｇｔを入出力するための送信端子である。
Ｒｘ端子２は、通信機１００とサーキュレータ２００が受信信号Ｓｉｇｒを入出力するための受信端子である。
ＡＮＴ端子３は、送受信アンテナと接続されているアンテナ端子である。
【００１３】
図１では、通信機１００とサーキュレータ２００とを備える通信システムを示している。
しかし、通信機１００とサーキュレータ２００とを備えるシステムであれば、通信システムに限るものではなく、レーダシステム、レーダセンサシステム、電力送受信システム又は加熱システムなどであってもよい。
【００１４】
第１の切換スイッチ４は、第１の端子４ａがＴｘ端子１と接続され、第２の端子４ｂが第１の遅延線路９の一端と接続され、第３の端子４ｃが第２の遅延線路１０の一端と接続され、第４の端子４ｄが第１の検波回路１５と接続される１Ｐ３Ｔスイッチである。
第１の切換スイッチ４の第１の端子４ａは、第２の端子４ｂ、第３の端子４ｃ及び第４の端子４ｄのうちのいずれか１つの端子と接続される。
第１の切換スイッチ４は、例えば、Ｔｘ端子１から入力された送信信号Ｓｉｇｔを第１の遅延線路９又は第２の遅延線路１０に出力する。
【００１５】
第２の切換スイッチ５は、第１の端子５ａがＲｘ端子２と接続され、第２の端子５ｂが
第３の遅延線路１１の一端と接続され、第３の端子５ｃが第４の遅延線路１２の一端と接続され、第４の端子５ｄが第２の検波回路１６と接続される１Ｐ３Ｔスイッチである。
第２の切換スイッチ５の第１の端子５ａは、第２の端子５ｂ、第３の端子５ｃ及び第４の端子５ｄのうちのいずれか１つの端子と接続される。
第２の切換スイッチ５は、例えば、第３の遅延線路１１から出力された受信信号Ｓｉｇｒ又は第４の遅延線路１２から出力された受信信号ＳｉｇｒをＲｘ端子２に出力する。
【００１６】
第３の切換スイッチ６は、第１の端子６ａが第１の遅延線路９の他端と接続され、第２の端子６ｂが第３の遅延線路１１の他端と接続され、第３の端子６ｃが第５の遅延線路１３の一端と接続され、第４の端子６ｄが第３の検波回路１７と接続される２Ｐ２Ｔスイッチである。
第１の端子６ａ又は第２の端子６ｂのうちのいずれか１つの端子は、第３の端子６ｃ又は第４の端子６ｄと接続される。
第３の切換スイッチ６は、例えば、第１の遅延線路９から出力された送信信号Ｓｉｇｔを第５の遅延線路１３に出力又は第５の遅延線路１３から出力された受信信号Ｓｉｇｒを第３の遅延線路１１に出力する。
【００１７】
第４の切換スイッチ７は、第１の端子７ａが第４の遅延線路１２の他端と接続され、第２の端子７ｂが第２の遅延線路１０の他端と接続され、第３の端子７ｃが第６の遅延線路１４の一端と接続され、第４の端子７ｄが第４の検波回路１８と接続される２Ｐ２Ｔスイッチである。
第１の端子７ａ又は第２の端子７ｂのうちのいずれか１つの端子は、第３の端子７ｃ又は第４の端子７ｄと接続される。
第４の切換スイッチ７は、例えば、第２の遅延線路１０から出力された送信信号Ｓｉｇｔを第６の遅延線路１４に出力又は第６の遅延線路１４から出力された受信信号Ｓｉｇｒを第４の遅延線路１２に出力する。
【００１８】
第５の切換スイッチ８は、第１の端子８ａが第５の遅延線路１３の他端と接続され、第２の端子８ｂが第６の遅延線路１４の他端と接続され、第３の端子８ｃがＡＮＴ端子３と接続され、第４の端子８ｄが第５の検波回路１９と接続される２Ｐ２Ｔスイッチである。
第１の端子８ａ又は第２の端子８ｂのうちのいずれか１つの端子は、第３の端子８ｃ又は第４の端子８ｄと接続される。
第５の切換スイッチ８は、例えば、第５の遅延線路１３から出力された送信信号Ｓｉｇｔ又は第６の遅延線路１４から出力された送信信号ＳｉｇｔをＡＮＴ端子３に出力する。
また、第５の切換スイッチ８は、例えば、ＡＮＴ端子３から入力された受信信号Ｓｉｇｒを第５の遅延線路１３又は第６の遅延線路１４に出力する。
【００１９】
第１の遅延線路９は、伝送線路９ａ及び可変容量部材９ｂ，９ｃを備えており、高周波信号の遅延時間ｄ１の調整を受け付ける回路である。
第１の遅延線路９は、一端が第１の切換スイッチ４の第２の端子４ｂと接続され、他端が第３の切換スイッチ６の第１の端子６ａと接続されている。
伝送線路９ａは、一端が第１の切換スイッチ４の第２の端子４ｂと接続され、他端が第３の切換スイッチ６の第１の端子６ａと接続されており、送信信号Ｓｉｇｔを伝搬するスパイラルインダクタである。
可変容量部材９ｂは、一端が伝送線路９ａの一端と接続され、他端が接地されている。
可変容量部材９ｃは、一端が伝送線路９ａの他端と接続され、他端が接地されている。
【００２０】
第２の遅延線路１０は、伝送線路１０ａ及び可変容量部材１０ｂ，１０ｃを備えており、高周波信号の遅延時間ｄ２の調整を受け付ける回路である。
第２の遅延線路１０は、一端が第１の切換スイッチ４の第３の端子４ｃと接続され、他端が第４の切換スイッチ７の第２の端子７ｂと接続されている。
伝送線路１０ａは、一端が第１の切換スイッチ４の第３の端子４ｃと接続され、他端が第４の切換スイッチ７の第２の端子７ｂと接続されており、送信信号Ｓｉｇｔを伝搬するスパイラルインダクタである。
可変容量部材１０ｂは、一端が伝送線路１０ａの一端と接続され、他端が接地されている。
可変容量部材１０ｃは、一端が伝送線路１０ａの他端と接続され、他端が接地されている。
【００２１】
第３の遅延線路１１は、伝送線路１１ａ及び可変容量部材１１ｂ，１１ｃを備えており、高周波信号の遅延時間ｄ３の調整を受け付ける回路である。
第３の遅延線路１１は、一端が第２の切換スイッチ５の第２の端子５ｂと接続され、他端が第３の切換スイッチ６の第２の端子６ｂと接続されている。
伝送線路１１ａは、一端が第２の切換スイッチ５の第２の端子５ｂと接続され、他端が第３の切換スイッチ６の第２の端子６ｂと接続されており、受信信号Ｓｉｇｒを伝搬するスパイラルインダクタである。
可変容量部材１１ｂは、一端が伝送線路１１ａの一端と接続され、他端が接地されている。
可変容量部材１１ｃは、一端が伝送線路１１ａの他端と接続され、他端が接地されている。
【００２２】
第４の遅延線路１２は、伝送線路１２ａ及び可変容量部材１２ｂ，１２ｃを備えており、高周波信号の遅延時間ｄ４の調整を受け付ける回路である。
第４の遅延線路１２は、一端が第２の切換スイッチ５の第３の端子５ｃと接続され、他端が第４の切換スイッチ７の第１の端子７ａと接続されている。
伝送線路１２ａは、一端が第２の切換スイッチ５の第３の端子５ｃと接続され、他端が第４の切換スイッチ７の第１の端子７ａと接続されており、受信信号Ｓｉｇｒを伝搬するスパイラルインダクタである。
可変容量部材１２ｂは、一端が伝送線路１２ａの一端と接続され、他端が接地されている。
可変容量部材１２ｃは、一端が伝送線路１２ａの他端と接続され、他端が接地されている。
【００２３】
第５の遅延線路１３は、伝送線路１３ａ及び可変容量部材１３ｂ，１３ｃを備えており、高周波信号の遅延時間ｄ５の調整を受け付ける回路である。
第５の遅延線路１３は、一端が第３の切換スイッチ６の第３の端子６ｃと接続され、他端が第５の切換スイッチ８の第１の端子８ａと接続されている。
伝送線路１３ａは、一端が第３の切換スイッチ６の第３の端子６ｃと接続され、他端が第５の切換スイッチ８の第１の端子８ａと接続されており、送信信号Ｓｉｇｔ又は受信信号Ｓｉｇｒを伝搬するスパイラルインダクタである。
可変容量部材１３ｂは、一端が伝送線路１３ａの一端と接続され、他端が接地されている。
可変容量部材１３ｃは、一端が伝送線路１３ａの他端と接続され、他端が接地されている。
【００２４】
第６の遅延線路１４は、伝送線路１４ａ及び可変容量部材１４ｂ，１４ｃを備えており、高周波信号の遅延時間ｄ６の調整を受け付ける回路である。
第６の遅延線路１４は、一端が第４の切換スイッチ７の第３の端子７ｃと接続され、他端が第５の切換スイッチ８の第２の端子８ｂと接続されている。
伝送線路１４ａは、一端が第４の切換スイッチ７の第３の端子７ｃと接続され、他端が第５の切換スイッチ８の第２の端子８ｂと接続されており、送信信号Ｓｉｇｔ又は受信信号Ｓｉｇｒを伝搬するスパイラルインダクタである。
可変容量部材１４ｂは、一端が伝送線路１４ａの一端と接続され、他端が接地されている。
可変容量部材１４ｃは、一端が伝送線路１４ａの他端と接続され、他端が接地されている。
【００２５】
可変容量部材９ｂ，９ｃ，１０ｂ，１０ｃ，１１ｂ，１１ｃ，１２ｂ，１２ｃ，１３ｂ，１３ｃ，１４ｂ，１４ｃとしては、トリマコンデンサなどの可変コンデンサでもよいし、バラクタダイオードでもよい。
また、可変容量部材９ｂ等の一部として、チップコンデンサ又はＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）コンデンサなどの固定容量部材を用いてもよい。
図２に示すサーキュレータ２００では、第１から第６の遅延線路（第１の遅延線路９、第２の遅延線路１０、第３の遅延線路１１、第４の遅延線路１２、第５の遅延線路１３及び第６の遅延線路１４）のそれぞれが、伝送線路及び可変容量部材を備えている。伝送線路及び可変容量部材は、フェライトなどの磁性体と異なり、半導体集積回路に対して、配線によって構成することができるため、半導体集積回路の厚み方向の大きさを抑えることができる。
図２に示すサーキュレータ２００では、第１から第６の遅延線路のそれぞれが、２つの可変容量部材を備えている。しかし、これは一例に過ぎず、第１から第６の遅延線路のそれぞれが、１つの可変容量部材を備えるものであってもよいし、３つ以上の可変容量部材を備えるものであってもよい。
図２に示すサーキュレータ２００では、第１から第６の遅延線路のそれぞれが備える伝送線路が、スパイラルインダクタである。しかし、これは一例に過ぎず、第１から第６の遅延線路のそれぞれが備える伝送線路は、例えば、マイクロストリップ線路であってもよい。
【００２６】
第１の検波回路１５は、Ｔｘ端子１から入力されたのち、第１の切換スイッチ４を通過してきた高周波信号の位相θｒｅｆ１を検波する回路である。
第２の検波回路１６は、Ｒｘ端子２から入力されたのち、第２の切換スイッチ５を通過してきた高周波信号の位相θｒｅｆ２を検波する回路である。
第３の検波回路１７は、Ｔｘ端子１から入力されたのち、第１の切換スイッチ４、第１の遅延線路９及び第３の切換スイッチ６を通過してきた高周波信号の位相θ１を検波する。
第３の検波回路１７は、位相θ１と第１の検波回路１５により検波された位相θｒｅｆ１との差分に応じて、可変容量部材９ｂ，９ｃの可変容量を制御することで、第１の遅延線路９における高周波信号の遅延時間ｄ１を調整する。
また、第３の検波回路１７は、Ｒｘ端子２から入力されたのち、第２の切換スイッチ５、第３の遅延線路１１及び第３の切換スイッチ６を通過してきた高周波信号の位相θ３を検波する。
第３の検波回路１７は、位相θ３と第２の検波回路１６により検波された位相θｒｅｆ２との差分に応じて、可変容量部材１１ｂ，１１ｃの可変容量を制御することで、第３の遅延線路１１における高周波信号の遅延時間ｄ３を調整する。
【００２７】
第４の検波回路１８は、Ｒｘ端子２から入力されたのち、第２の切換スイッチ５、第４の遅延線路１２及び第４の切換スイッチ７を通過してきた高周波信号の位相θ４を検波する。
第４の検波回路１８は、位相θ４と第２の検波回路１６により検波された位相θｒｅｆ２との差分に応じて、可変容量部材１２ｂ，１２ｃの可変容量を制御することで、第４の遅延線路１２における高周波信号の遅延時間ｄ４を調整する。
また、第４の検波回路１８は、Ｔｘ端子１から入力されたのち、第１の切換スイッチ４、第２の遅延線路１０及び第４の切換スイッチ７を通過してきた高周波信号の位相θ２を検波する。
第４の検波回路１８は、位相θ２と第１の検波回路１５により検波された位相θｒｅｆ１との差分に応じて、可変容量部材１０ｂ，１０ｃの可変容量を制御することで、第２の遅延線路１０における高周波信号の遅延時間ｄ２を調整する。
【００２８】
第５の検波回路１９は、Ｔｘ端子１から入力されたのち、第１の切換スイッチ４、第１の遅延線路９、第３の切換スイッチ６、第５の遅延線路１３及び第５の切換スイッチ８を通過してきた高周波信号の位相θ５を検波する。
第５の検波回路１９は、位相θ５と第１の検波回路１５により検波された位相θｒｅｆ１との差分に応じて、可変容量部材１３ｂ，１３ｃの可変容量を制御することで、第５の遅延線路１３における高周波信号の遅延時間ｄ５を調整する。
また、第５の検波回路１９は、Ｒｘ端子２から入力されたのち、第２の切換スイッチ５、第４の遅延線路１２、第４の切換スイッチ７、第６の遅延線路１４及び第５の切換スイッチ８を通過してきた高周波信号の位相θ６を検波する。
第５の検波回路１９は、位相θ６と第２の検波回路１６により検波された位相θｒｅｆ２との差分に応じて、可変容量部材１４ｂ，１４ｃの可変容量を制御することで、第６の遅延線路１４における高周波信号の遅延時間ｄ６を調整する。
【００２９】
制御回路２０は、第１の切換スイッチ４、第２の切換スイッチ５、第３の切換スイッチ６、第４の切換スイッチ７及び第５の切換スイッチ８におけるそれぞれの切り換えを制御する回路である。
【００３０】
次に、図２に示すサーキュレータ２００の動作について説明する。
図３は、制御回路２０における第１の切換スイッチ４、第２の切換スイッチ５、第３の切換スイッチ６、第４の切換スイッチ７及び第５の切換スイッチ８の切り換えタイミングを示す説明図である。
図３において、横軸は時間、縦軸は、第１の切換スイッチ４、第２の切換スイッチ５、第３の切換スイッチ６、第４の切換スイッチ７及び第５の切換スイッチ８におけるＯＮ又はＯＦＦの動作モードを示している。
第１から第５の切換スイッチ（第１の切換スイッチ４、第２の切換スイッチ５、第３の切換スイッチ６、第４の切換スイッチ７及び第５の切換スイッチ８）は、規定時間Ｔ［秒］を１単位とするタイミングで、制御回路２０によって制御される。
【００３１】
第１の切換スイッチ４におけるＯＮは、第１の端子４ａが第２の端子４ｂと接続されている動作モードであり、ＯＦＦは、第１の端子４ａが第３の端子４ｃと接続されている動作モードである。
第２の切換スイッチ５におけるＯＮは、第１の端子５ａが第２の端子５ｂと接続されている動作モードであり、ＯＦＦは、第１の端子５ａが第３の端子５ｃと接続されている動作モードである。
第３の切換スイッチ６におけるＯＮは、第１の端子６ａが第３の端子６ｃと接続されている動作モードであり、ＯＦＦは、第２の端子６ｂが第３の端子６ｃと接続されている動作モードである。
第４の切換スイッチ７におけるＯＮは、第１の端子７ａが第３の端子７ｃと接続されている動作モードであり、ＯＦＦは、第２の端子７ｂが第３の端子７ｃと接続されている動作モードである。
第５の切換スイッチ８におけるＯＮは、第１の端子８ａが第３の端子８ｃと接続されている動作モードであり、ＯＦＦは、第２の端子８ｂが第３の端子８ｃと接続されている動作モードである。
【００３２】
制御回路２０は、第１の切換スイッチ４におけるＯＮ／ＯＦＦと、第２の切換スイッチ５におけるＯＮ／ＯＦＦとが同期するように、第１の切換スイッチ４及び第２の切換スイッチ５のそれぞれを制御する。
即ち、制御回路２０は、０〜２Ｔの時間中、第１の切換スイッチ４及び第２の切換スイッチ５のそれぞれがＯＮになり、２Ｔ〜４Ｔの時間中、第１の切換スイッチ４及び第２の切換スイッチ５のそれぞれがＯＦＦになるように制御する。
そして、制御回路２０は、４Ｔ〜６Ｔの時間中、第１の切換スイッチ４及び第２の切換スイッチ５のそれぞれがＯＮになるように制御する。
第１の切換スイッチ４及び第２の切換スイッチ５におけるそれぞれのＯＮ／ＯＦＦの周期は、４Ｔの時間である。
【００３３】
また、制御回路２０は、第３の切換スイッチ６におけるＯＮ／ＯＦＦと、第４の切換スイッチ７におけるＯＮ／ＯＦＦとが同期するように、第３の切換スイッチ６及び第４の切換スイッチ７のそれぞれを制御する。
第３の切換スイッチ６及び第４の切換スイッチ７におけるＯＮ／ＯＦＦは、第１の切換スイッチ４及び第２の切換スイッチ５におけるＯＮ／ＯＦＦよりも、１Ｔ秒の時間遅れている。
即ち、制御回路２０は、０〜１Ｔの時間中、第３の切換スイッチ６及び第４の切換スイッチ７のそれぞれがＯＦＦになり、１Ｔ〜３Ｔの時間中、第３の切換スイッチ６及び第４の切換スイッチ７のそれぞれがＯＮになるように制御する。
そして、制御回路２０は、３〜５Ｔの時間中、第３の切換スイッチ６及び第４の切換スイッチ７のそれぞれがＯＦＦになり、５Ｔ〜６Ｔの時間中、第３の切換スイッチ６及び第４の切換スイッチ７のそれぞれがＯＮになるように制御する。
第３の切換スイッチ６及び第４の切換スイッチ７におけるそれぞれのＯＮ／ＯＦＦの周期は、４Ｔの時間である。
【００３４】
制御回路２０は、第１の切換スイッチ４及び第２の切換スイッチ５におけるＯＮ／ＯＦＦよりも、２Ｔ秒の時間遅れるように、第５の切換スイッチ８におけるＯＮ／ＯＦＦを制御する。
即ち、制御回路２０は、０〜２Ｔの時間中、第５の切換スイッチ８がＯＦＦになり、２Ｔ〜４Ｔの時間中、第５の切換スイッチ８がＯＮになり、４Ｔ〜６Ｔの時間中、第５の切換スイッチ８がＯＦＦになるように制御する。
第５の切換スイッチ８のＯＮ／ＯＦＦの周期は、４Ｔの時間である。
【００３５】
図３に示す切り換えタイミングで、制御回路２０が、第１から第５の切換スイッチの切り換えを制御することで、送信信号Ｓｉｇｔ及び受信信号Ｓｉｇｒの伝搬経路は、以下のように切り換えられる。
ここでは、Ｔｘ端子１から、時間Ｔ毎に、送信信号Ｓｉｇｔとして、Ｓｉｇｔ（１）、Ｓｉｇｔ（２）、Ｓｉｇｔ（３）及びＳｉｇｔ（４）が、サーキュレータ２００に入力されるものとする。
また、ＡＮＴ端子３から、時間Ｔ毎に、受信信号Ｓｉｇｒとして、Ｓｉｇｒ（１）、Ｓｉｇｒ（２）、Ｓｉｇｒ（３）及びＳｉｇｒ（４）が、サーキュレータ２００に入力されるものとする。
また、第１から第６の遅延線路におけるそれぞれの遅延時間ｄ１〜ｄ６は、時間Ｔであるものとする。
【００３６】
図４は、１Ｔの時間において、第３の切換スイッチ６及び第４の切換スイッチ７のそれぞれが、ＯＦＦからＯＮに切り換わった状態を示す説明図である。
図４では、第１から第５の切換スイッチの内部構成及び第１から第６の遅延線路の内部構成を簡略化して表記している。以下、図５から図９においても、図４と同様に、簡略化して表記している。
図４に示す状態では、送信信号Ｓｉｇｔ（１）が第１の遅延線路９を伝搬され、受信信号Ｓｉｇｒ（１）が第６の遅延線路１４を伝搬されている。
【００３７】
図５は、２Ｔの時間において、第１の切換スイッチ４及び第２の切換スイッチ５のそれぞれが、ＯＮからＯＦＦに切り換わり、第５の切換スイッチ８が、ＯＦＦからＯＮに切り換わった状態を示す説明図である。
図５に示す状態では、送信信号Ｓｉｇｔ（１）が第５の遅延線路１３を伝搬され、送信信号Ｓｉｇｔ（２）が第１の遅延線路９を伝搬されている。
また、図５に示す状態では、受信信号Ｓｉｇｒ（１）が第４の遅延線路１２を伝搬され、受信信号Ｓｉｇｒ（２）が第６の遅延線路１４を伝搬されている。
【００３８】
図６は、３Ｔの時間において、第３の切換スイッチ６及び第４の切換スイッチ７のそれぞれが、ＯＮからＯＦＦに切り換わった状態を示す説明図である。
図６に示す状態では、送信信号Ｓｉｇｔ（１）は、ＡＮＴ端子３に到達している。また、送信信号Ｓｉｇｔ（２）が第５の遅延線路１３を伝搬され、送信信号Ｓｉｇｔ（３）が第２の遅延線路１０を伝搬されている。
また、図６に示す状態では、受信信号Ｓｉｇｒ（１）は、Ｒｘ端子２に到達している。また、受信信号Ｓｉｇｒ（２）が第３の遅延線路１１を伝搬され、受信信号Ｓｉｇｒ（３）が第５の遅延線路１３を伝搬されている。
【００３９】
図７は、４Ｔの時間において、第１の切換スイッチ４及び第２の切換スイッチ５のそれぞれが、ＯＦＦからＯＮに切り換わり、第５の切換スイッチ８が、ＯＮからＯＦＦに切り換わった状態を示す説明図である。
図７に示す状態では、送信信号Ｓｉｇｔ（１）及び送信信号Ｓｉｇｔ（２）は、ＡＮＴ端子３に到達している。また、送信信号Ｓｉｇｔ（３）が第６の遅延線路１４を伝搬され、送信信号Ｓｉｇｔ（４）が第２の遅延線路１０を伝搬されている。
また、図７に示す状態では、受信信号Ｓｉｇｒ（１）及び受信信号Ｓｉｇｒ（２）は、Ｒｘ端子２に到達している。また、受信信号Ｓｉｇｒ（３）が第３の遅延線路１１を伝搬され、受信信号Ｓｉｇｒ（４）が第５の遅延線路１３を伝搬されている。
【００４０】
図８は、５Ｔの時間において、第３の切換スイッチ６及び第４の切換スイッチ７のそれぞれが、ＯＦＦからＯＮに切り換わった状態を示す説明図である。
図８に示す状態では、送信信号Ｓｉｇｔ（１）、送信信号Ｓｉｇｔ（２）及び送信信号Ｓｉｇｔ（３）は、ＡＮＴ端子３に到達している。また、送信信号Ｓｉｇｔ（４）が第６の遅延線路１４を伝搬されている。
また、図８に示す状態では、受信信号Ｓｉｇｒ（１）、受信信号Ｓｉｇｒ（２）及び受信信号Ｓｉｇｒ（３）は、Ｒｘ端子２に到達している。また、受信信号Ｓｉｇｒ（４）が第３の遅延線路１１を伝搬されている。
【００４１】
図９は、６Ｔの時間において、第１の切換スイッチ４及び第２の切換スイッチ５のそれぞれが、ＯＮからＯＦＦに切り換わり、第５の切換スイッチ８が、ＯＦＦからＯＮに切り換わった状態を示す説明図である。
図９に示す状態では、送信信号Ｓｉｇｔ（１）、送信信号Ｓｉｇｔ（２）、送信信号Ｓｉｇｔ（３）及び送信信号Ｓｉｇｔ（４）は、ＡＮＴ端子３に到達している。
また、図９に示す状態では、受信信号Ｓｉｇｒ（１）、受信信号Ｓｉｇｒ（２）、受信信号Ｓｉｇｒ（３）及び受信信号Ｓｉｇｒ（４）は、Ｒｘ端子２に到達している。
【００４２】
図２に示すサーキュレータ２００では、第１から第６の遅延線路におけるそれぞれの遅延時間ｄ１〜ｄ６の全てが同じ時間Ｔであるとしている。時間Ｔは、第１から第５の切換スイッチにおける切り換えタイミングの基準単位時間である。
しかし、第１から第６の遅延線路に製造ばらつきなどがあると、第１から第６の遅延線路におけるそれぞれの遅延時間ｄ１〜ｄ６が、時間Ｔからずれてしまうことがある。
サーキュレータ２００における高周波信号の通過特性は、遅延時間ｄ１〜ｄ６が時間Ｔからずれると、大きく劣化する。
【００４３】
図１０は、サーキュレータ２００におけるＡＮＴ端子３からＲｘ端子２への受信信号Ｓｉｇｒの通過損失のシミュレーション結果及びＡＮＴ端子３とＴｘ端子１間のアイソレーションのシミュレーション結果を示す説明図である。
図１０において、横軸は、第１から第６の遅延線路の電気長である。
左側の縦軸は、ＡＮＴ端子３とＴｘ端子１間のアイソレーション、右側の縦軸は、ＡＮＴ端子３からＲｘ端子２への受信信号Ｓｉｇｒの通過損失である。
第１から第６の遅延線路の電気長が９０度であるときは、遅延時間ｄ１〜ｄ６のそれぞれが時間Ｔと一致している。第１から第６の遅延線路の電気長が９０度からずれているときは、遅延時間ｄ１〜ｄ６のそれぞれが時間Ｔからずれている。
【００４４】
図１０に示すシミュレーション結果は、第１から第６の遅延線路の電気長が９０度であるとき、アイソレーション及び通過損失の双方が良好であることを示している。
また、図１０に示すシミュレーション結果は、第１から第６の遅延線路の電気長が９０度からずれるほど、アイソレーション及び通過損失の双方が劣化することを示している。
第１から第６の遅延線路におけるそれぞれの電気長が、切り換えタイミングの基準単位時間である時間Ｔからずれることで、通信機１００が、間欠している受信信号Ｓｉｇｒを取得できないことがある。通信機１００により取得されなかった受信信号Ｓｉｇｒが、Ｒｘ端子２に反射されて、Ｔｘ端子１等に漏れ込むために、アイソレーション及び通過損失の双方が劣化する。
したがって、第１から第６の遅延線路におけるそれぞれの電気長は、アイソレーション及び通過損失の双方に大きな影響を与える。
【００４５】
図２に示すサーキュレータ２００は、集積回路に実装されることがある。
図２に示すサーキュレータ２００が集積回路に実装される場合、第１から第５の切換スイッチとして、例えば、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が用いられる。
半導体プロセスでは、量産時においてばらつきを生じるため、一般的に、ＦＥＴは、製造ばらつきを有している。また、ＦＥＴは、寄生容量を有している。
ＦＥＴにおける製造ばらつき及び寄生容量は、第１から第６の遅延線路におけるそれぞれの電気長を変化させる要因となり、アイソレーション及び通過損失の双方が劣化することがある。
また、第１から第６の遅延線路におけるそれぞれの製造ばらつきが要因で、アイソレーション及び通過損失の双方が劣化することもある。
【００４６】
図２に示すサーキュレータ２００では、第３の検波回路１７、第４の検波回路１８及び第５の検波回路１９が、可変容量部材９ｂ等の可変容量を調整することで、製造ばらつき及び寄生容量の影響を補償することができる。
以下、第３の検波回路１７、第４の検波回路１８及び第５の検波回路１９による可変容量の調整処理を具体的に説明する。
【００４７】
まず、制御回路２０は、図１１に示すように、第１の切換スイッチ４の第１の端子４ａの接続先を第４の端子４ｄに切り換える。
また、制御回路２０は、図１１に示すように、第２の切換スイッチ５の第１の端子５ａの接続先を第４の端子５ｄに切り換える。
図１１は、第１の検波回路１５における高周波信号の位相θｒｅｆ１の検波及び第２の検波回路１６における高周波信号の位相θｒｅｆ２の検波を示す説明図である。
通信機１００は、高周波信号をキャリブレーション信号として、Ｔｘ端子１及びＲｘ端子２のそれぞれに出力する。
【００４８】
第１の検波回路１５は、通信機１００から出力されて、Ｔｘ端子１及び第１の切換スイッチ４を通過してきた高周波信号の位相θｒｅｆ１を検波し、位相θｒｅｆ１を示す情報を第３の検波回路１７、第４の検波回路１８及び第５の検波回路１９のそれぞれに出力する。
第２の検波回路１６は、通信機１００から出力されて、Ｒｘ端子２及び第２の切換スイッチ５を通過してきた高周波信号の位相θｒｅｆ２を検波し、位相θｒｅｆ２を示す情報を第３の検波回路１７、第４の検波回路１８及び第５の検波回路１９のそれぞれに出力する。
【００４９】
次に、制御回路２０は、図１２に示すように、第１の切換スイッチ４の第１の端子４ａの接続先を第２の端子４ｂに切り換えて、第３の切換スイッチ６の第１の端子６ａと第４の端子６ｄとを接続させる。
また、制御回路２０は、図１２に示すように、第２の切換スイッチ５の第１の端子５ａの接続先を第３の端子５ｃに切り換えて、第４の切換スイッチ７の第１の端子７ａと第４の端子７ｄとを接続させる。
図１２は、第３の検波回路１７における高周波信号の位相θ１の検波及び第４の検波回路１８における高周波信号の位相θ４の検波を示す説明図である。
【００５０】
第３の検波回路１７は、通信機１００から出力されて、Ｔｘ端子１、第１の切換スイッチ４、第１の遅延線路９及び第３の切換スイッチ６を通過してきた高周波信号の位相θ１を検波する。
第３の検波回路１７は、高周波信号の位相θ１と第１の検波回路１５から出力された位相θｒｅｆ１との差分Δθｒｅｆ１−１を算出する。
第３の検波回路１７は、差分Δθｒｅｆ１−１に応じて、可変容量部材９ｂ，９ｃの可変容量を制御する。
即ち、第３の検波回路１７は、差分Δθｒｅｆ１−１が９０度になるように、可変容量部材９ｂ，９ｃの可変容量を制御することで、第１の遅延線路９における高周波信号の遅延時間ｄ１を調整する。
【００５１】
第４の検波回路１８は、通信機１００から出力されて、Ｒｘ端子２、第２の切換スイッチ５、第４の遅延線路１２及び第４の切換スイッチ７を通過してきた高周波信号の位相θ４を検波する。
第４の検波回路１８は、高周波信号の位相θ４と第２の検波回路１６から出力された位相θｒｅｆ２との差分Δθｒｅｆ２−４を算出する。
第４の検波回路１８は、差分Δθｒｅｆ２−４に応じて、可変容量部材１２ｂ，１２ｃの可変容量を制御する。
即ち、第４の検波回路１８は、差分Δθｒｅｆ２−４が９０度になるように、可変容量部材１２ｂ，１２ｃの可変容量を制御することで、第４の遅延線路１２における高周波信号の遅延時間ｄ４を調整する。
【００５２】
次に、制御回路２０は、図１３に示すように、第２の切換スイッチ５の第１の端子５ａの接続先を第２の端子５ｂに切り換えて、第３の切換スイッチ６の第２の端子６ｂと第４の端子６ｄとを接続させる。
また、制御回路２０は、図１３に示すように、第１の切換スイッチ４の第１の端子４ａの接続先を第３の端子４ｃに切り換えて、第４の切換スイッチ７の第２の端子７ｂと第４の端子７ｄとを接続させる。
図１３は、第３の検波回路１７における高周波信号の位相θ３の検波及び第４の検波回路１８における高周波信号の位相θ２の検波を示す説明図である。
【００５３】
第３の検波回路１７は、通信機１００から出力されて、Ｒｘ端子２、第２の切換スイッチ５、第３の遅延線路１１及び第３の切換スイッチ６を通過してきた高周波信号の位相θ３を検波する。
第３の検波回路１７は、高周波信号の位相θ３と第２の検波回路１６から出力された位相θｒｅｆ２との差分Δθｒｅｆ２−３を算出する。
第３の検波回路１７は、差分Δθｒｅｆ２−３に応じて、可変容量部材１１ｂ，１１ｃの可変容量を制御する。
即ち、第３の検波回路１７は、差分Δθｒｅｆ２−３が９０度になるように、可変容量部材１１ｂ，１１ｃの可変容量を制御することで、第３の遅延線路１１における高周波信号の遅延時間ｄ３を調整する。
【００５４】
第４の検波回路１８は、通信機１００から出力されて、Ｔｘ端子１、第１の切換スイッチ４、第２の遅延線路１０及び第４の切換スイッチ７を通過してきた高周波信号の位相θ２を検波する。
第４の検波回路１８は、高周波信号の位相θ２と第１の検波回路１５から出力された位相θｒｅｆ１との差分Δθｒｅｆ１−２を算出する。
第４の検波回路１８は、差分Δθｒｅｆ１−２に応じて、可変容量部材１０ｂ，１０ｃの可変容量を制御する。
即ち、第４の検波回路１８は、差分Δθｒｅｆ１−２が９０度になるように、可変容量部材１０ｂ，１０ｃの可変容量を制御することで、第２の遅延線路１０における高周波信号の遅延時間ｄ２を調整する。
【００５５】
次に、制御回路２０は、図１４に示すように、第１の切換スイッチ４の第１の端子４ａの接続先を第２の端子４ｂに切り換えて、第３の切換スイッチ６の第１の端子６ａと第３の端子６ｃとを接続させる。
また、制御回路２０は、第５の切換スイッチ８の第１の端子８ａと第４の端子８ｄとを接続させる。
図１４は、第５の検波回路１９における高周波信号の位相θ５の検波を示す説明図である。
【００５６】
第５の検波回路１９は、通信機１００から出力されて、Ｔｘ端子１、第１の切換スイッチ４、第１の遅延線路９、第３の切換スイッチ６、第５の遅延線路１３及び第５の切換スイッチ８を通過してきた高周波信号の位相θ５を検波する。
第５の検波回路１９は、高周波信号の位相θ５と第１の検波回路１５から出力された位相θｒｅｆ１との差分Δθｒｅｆ１−５を算出する。
第５の検波回路１９は、差分Δθｒｅｆ１−５に応じて、可変容量部材１３ｂ，１３ｃの可変容量を制御する。
即ち、第５の検波回路１９は、差分Δθｒｅｆ１−５が１８０度になるように、可変容量部材１３ｂ，１３ｃの可変容量を制御することで、第５の遅延線路１３における高周波信号の遅延時間ｄ５を調整する。
【００５７】
次に、制御回路２０は、図１５に示すように、第２の切換スイッチ５の第１の端子５ａの接続先を第３の端子５ｃに切り換えて、第４の切換スイッチ７の第１の端子７ａと第３の端子７ｃとを接続させる。
また、制御回路２０は、第５の切換スイッチ８の第２の端子８ｂと第４の端子８ｄとを接続させる。
図１５は、第５の検波回路１９における高周波信号の位相θ６の検波を示す説明図である。
【００５８】
第５の検波回路１９は、通信機１００から出力されて、Ｒｘ端子２、第２の切換スイッチ５、第４の遅延線路１２、第４の切換スイッチ７、第６の遅延線路１４及び第５の切換スイッチ８を通過してきた高周波信号の位相θ６を検波する。
第５の検波回路１９は、高周波信号の位相θ６と第２の検波回路１６から出力された位相θｒｅｆ２との差分Δθｒｅｆ２−６を算出する。
第５の検波回路１９は、差分Δθｒｅｆ２−６に応じて、可変容量部材１４ｂ，１４ｃの可変容量を制御する。
即ち、第５の検波回路１９は、差分Δθｒｅｆ２−６が１８０度になるように、可変容量部材１４ｂ，１４ｃの可変容量を制御することで、第６の遅延線路１４における高周波信号の遅延時間ｄ６を調整する。
【００５９】
以上の実施の形態１は、第１の遅延線路９、第２の遅延線路１０、第３の遅延線路１１、第４の遅延線路１２、第５の遅延線路１３及び第６の遅延線路１４のそれぞれが、高周波信号の遅延時間の調整を受け付ける回路であるように、サーキュレータ２００を構成した。したがって、サーキュレータ２００は、高周波信号の通過特性の劣化を解消することができる。
【００６０】
なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００６１】
この発明は、高周波信号を入出力するサーキュレータに適している。
また、この発明は、サーキュレータを備える通信システムに適している。
【符号の説明】
【００６２】
１  Ｔｘ端子（送信端子）、２  Ｒｘ端子（受信端子）、３  ＡＮＴ端子（アンテナ端子）、４  第１の切換スイッチ、４ａ  第１の端子、４ｂ  第２の端子、４ｃ  第３の端子、４ｄ  第４の端子、５  第２の切換スイッチ、５ａ  第１の端子、５ｂ  第２の端子、５ｃ  第３の端子、５ｄ  第４の端子、６  第３の切換スイッチ、６ａ  第１の端子、６ｂ  第２の端子、６ｃ  第３の端子、６ｄ  第４の端子、７  第４の切換スイッチ、７ａ  第１の端子、７ｂ  第２の端子、７ｃ  第３の端子、７ｄ  第４の端子、８  第５の切換スイッチ、８ａ  第１の端子、８ｂ  第２の端子、８ｃ  第３の端子、８ｄ  第４の端子、９  第１の遅延線路、９ａ  伝送線路、９ｂ，９ｃ  可変容量部材、１０  第２の遅延線路、１０ａ  伝送線路、１０ｂ，１０ｃ  可変容量部材、１１  第３の遅延線路、１１ａ  伝送線路、１１ｂ，１１ｃ  可変容量部材、１２  第４の遅延線路、１２ａ  伝送線路、１２ｂ，１２ｃ  可変容量部材、１３  第５の遅延線路、１３ａ  伝送線路、１３ｂ，１３ｃ  可変容量部材、１４  第６の遅延線路、１４ａ  伝送線路、１４ｂ，１４ｃ  可変容量部材、１５  第１の検波回路、１６  第２の検波回路、１７  第３の検波回路、１８  第４の検波回路、１９  第５の検波回路、２０  制御回路、１００  通信機、２００  サーキュレータ。
【図１】
2020012536.tif 000003
【図２】
2020012536.tif 000004
【図３】
2020012536.tif 000005
【図４】
2020012536.tif 000006
【図５】
2020012536.tif 000007
【図６】
2020012536.tif 000008
【図７】
2020012536.tif 000009
【図８】
2020012536.tif 000010
【図９】
2020012536.tif 000011
【図１０】
2020012536.tif 000012
【図１１】
2020012536.tif 000013
【図１２】
2020012536.tif 000014
【図１３】
2020012536.tif 000015
【図１４】
2020012536.tif 000016
【図１５】
2020012536.tif 000017
【国際調査報告】
2020012536.tif 000018
2020012536.tif 000019
2020012536.tif 000020
2020012536.tif 000021