(57)【要約】  データ信号およびデータ信号を取得すべきタイミングを示すクロック信号を入力する電子デバイスを試験する試験装置であって、電子デバイスは、データ信号を入力するデータ入力端子と、クロック信号を入力するクロック入力端子と、クロック信号に応じたタイミングでデータ信号を取得する取得回路と、電子デバイスを試験する場合に、データ信号に代えてクロック信号を取得回路に取得させるか否かを切り替えるテスト用回路と、を備え、当該試験装置は、データ信号に代えてクロック信号を取得回路に取得させるようにテスト用回路を制御して、電子デバイスにクロック信号を供給する制御を実行する試験部と、データ信号に代えてクロック信号を取得回路に取得させた結果に基づいて、当該電子デバイスを良否判定する判定部を備える試験装置を提供する。
2010087009.tif 000002
【特許請求の範囲】
【請求項１】
データ信号および前記データ信号を取得すべきタイミングを示すクロック信号を入力する電子デバイスであって、
前記データ信号を入力するデータ入力端子と、
前記クロック信号を入力するクロック入力端子と、
前記クロック信号に応じたタイミングで前記データ信号を取得する取得回路と、
当該電子デバイスを試験する場合に、前記データ信号に代えて前記クロック信号を前記取得回路に取得させるか否かを切り替えるテスト用回路と、
を備える電子デバイス。
【請求項２】
前記テスト用回路は、外部の装置からの指示に応じて、前記データ信号および前記クロック信号のいずれを前記取得回路に供給して取得させるかを選択する選択部を有する請求項１に記載の電子デバイス。
【請求項３】
前記テスト用回路は、前記データ入力端子から入力した前記データ信号および前記クロック入力端子から入力したクロック信号の一方を他方に対して遅延させて前記取得回路に供給する、遅延量が可変の可変遅延部を更に有する請求項２に記載の電子デバイス。
【請求項４】
前記テスト用回路は、前記データ入力端子または前記クロック入力端子の一方が外部から入力した信号を、前記可変遅延部により遅延して他方から外部へと出力させるか否かを切り替えるループバック切替部を更に有する請求項３に記載の電子デバイス。
【請求項５】
前記テスト用回路は、前記取得回路により取得された信号を期待値と比較した結果に基づき良否判定するデバイス内判定部を更に有する請求項１から４のいずれかに記載の電子デバイス。
【請求項６】
データ信号および前記データ信号を取得すべきタイミングを示すクロック信号を入力する電子デバイスを試験する試験装置であって、
前記電子デバイスは、
前記データ信号を入力するデータ入力端子と、
前記クロック信号を入力するクロック入力端子と、
前記クロック信号に応じたタイミングで前記データ信号を取得する取得回路と、
前記電子デバイスを試験する場合に、前記データ信号に代えて前記クロック信号を前記取得回路に取得させるか否かを切り替えるテスト用回路と、
を備え、
当該試験装置は、
前記データ信号に代えて前記クロック信号を前記取得回路に取得させるように前記テスト用回路を制御して、前記電子デバイスに前記クロック信号を供給する制御を実行する試験部と、
前記データ信号に代えて前記クロック信号を前記取得回路に取得させた結果に基づいて、当該電子デバイスを良否判定する判定部を備える
試験装置。
【請求項７】
前記テスト用回路は、
当該試験装置からの指示に応じて、前記データ信号および前記クロック信号のいずれを前記取得回路に供給して取得させるかを選択する選択部と、
前記データ入力端子から入力した前記データ信号および前記クロック入力端子から入力したクロック信号の一方を他方に対して遅延させて前記取得回路に供給する、遅延量が可変の可変遅延部と、
を有し、
前記試験部は、前記データ信号および前記クロック信号を、前記電子デバイスの通常動作において用いる基準遅延量に対して予め指定されたオフセット遅延量分ずらす遅延量設定値を、前記可変遅延部に設定し、
前記判定部は、前記可変遅延部に前記遅延量設定値を設定した状態において、前記取得回路が前記クロック信号を取得した結果に基づいて、前記電子デバイスを良否判定する
請求項６に記載の試験装置。
【請求項８】
前記テスト用回路は、前記データ入力端子または前記クロック入力端子の一方が外部から入力した信号を、前記可変遅延部により遅延して他方から外部へと出力させるか否かを切り替えるループバック切替部を更に有し、
当該試験装置は、前記データ入力端子または前記クロック入力端子の一方に信号を与えて、前記可変遅延部を介して他方から出力された信号に基づいて、前記可変遅延部の遅延量を、前記基準遅延量に対して前記オフセット遅延量分ずらす前記遅延量設定値を検出するキャリブレーション部を更に備える
請求項７に記載の試験装置。
【請求項９】
前記テスト用回路は、前記取得回路により取得された信号を期待値と比較した結果に基づき良否判定するデバイス内判定部を更に有し、
前記判定部は、前記デバイス内判定部から判定結果を取得して、当該判定結果に基づいて前記電子デバイスを良否判定する
請求項６から８のいずれかに記載の試験装置。
【請求項１０】
データ信号および前記データ信号を取得すべきタイミングを示すクロック信号を入力する電子デバイスを試験する試験方法であって、
前記電子デバイスは、
前記データ信号を入力するデータ入力端子と、
前記クロック信号を入力するクロック入力端子と、
前記クロック信号に応じたタイミングで前記データ信号を取得する取得回路と、
前記電子デバイスを試験する場合に、前記データ信号に代えて前記クロック信号を前記取得回路に取得させるか否かを切り替えるテスト用回路と、
を備え、
前記データ信号に代えて前記クロック信号を前記取得回路に取得させるように前記テスト用回路を制御して、前記電子デバイスに前記クロック信号を供給し、
前記データ信号に代えて前記クロック信号を前記取得回路に取得させた結果に基づいて、当該電子デバイスを良否判定する
試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ信号およびこのデータ信号を取得すべきタイミングを示すクロック信号を入力する電子デバイス、このような電子デバイスを試験する試験装置および試験方法に関する。
【背景技術】
【０００２】
ソースシンクロナスインターフェースを採用した電子デバイスが知られている。この電子デバイスは、データ信号と並行して、データ信号を取得すべきタイミングを示すクロック信号を入出力する。また、電子デバイスを試験する試験装置が知られている。試験装置は、発生タイミングが固定されたストローブ信号またはタイミング信号を用いて、電子デバイスから出力される信号の取得および電子デバイスに対して与える信号を発生する。【０００３】
【非特許文献１】Ｓｔｅｆａｎ  Ｗａｌｔｈｅｒ、Ｇｕｉｄｏ  Ｓｃｈｕｌｚｅ、"マルチストローブによるソース同期Ｉ／Ｆの試験"、［ｏｎｌｉｎｅ］、［２００８年４月］、ＥＤＮｊａｐａｎホームページ、インターネット<URL: http://www.ednjapan.com/issue/2008/04/u3eqp3000001tyuo.html>
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ソースシンクロナスインターフェースを採用した電子デバイスは、出力および入力するデータ信号およびクロック信号に、位相ジッタ、位相ドリフトおよびスキューを含む。このような位相ジッタ等は、デバイス間での通常の通信には影響を与えないが、固定のストローブ信号およびタイミング信号を用いる試験装置との通信には影響を与える。従って、試験装置は、このような電子デバイスを試験する場合、データ信号およびクロック信号に含まれる位相ジッタ、位相ドリフトおよびスキューが試験結果に影響しないように、信号の発生および取込においてタイミングマージンを設けていた。【０００５】
しかし、近年、ソースシンクロナスインターフェースを採用した電子デバイスのデータ転送速度は、より高速となっている。従って、試験装置は、位相ジッタ、位相ドリフトおよびスキューの影響を考慮したタイミングマージンが減少して、このような電子デバイスを精度良く試験することができなくなってきた。さらに、試験装置は、このような電子デバイスを試験する前に精度の良いキャリブレーションをしなければならなく、試験コストが高くなっていた。【０００６】
そこで本発明の１つの側面においては、上記の課題を解決することのできる電子デバイス、試験装置および試験方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様においては、データ信号および前記データ信号を取得すべきタイミングを示すクロック信号を入力する電子デバイスであって、前記データ信号を入力するデータ入力端子と、前記クロック信号を入力するクロック入力端子と、前記クロック信号に応じたタイミングで前記データ信号を取得する取得回路と、当該電子デバイスを試験する場合に、前記データ信号に代えて前記クロック信号を前記取得回路に取得させるか否かを切り替えるテスト用回路と、を備える電子デバイスを提供する。【０００８】
本発明の第２の態様においては、データ信号および前記データ信号を取得すべきタイミングを示すクロック信号を入力する電子デバイスを試験する試験装置であって、前記電子デバイスは、前記データ信号を入力するデータ入力端子と、前記クロック信号を入力するクロック入力端子と、前記クロック信号に応じたタイミングで前記データ信号を取得する取得回路と、前記電子デバイスを試験する場合に、前記データ信号に代えて前記クロック信号を前記取得回路に取得させるか否かを切り替えるテスト用回路と、を備え、当該試験装置は、前記データ信号に代えて前記クロック信号を前記取得回路に取得させるように前記テスト用回路を制御して、前記電子デバイスに前記クロック信号を供給する制御を実行する試験部と、前記データ信号に代えて前記クロック信号を前記取得回路に取得させた結果に基づいて、当該電子デバイスを良否判定する判定部を備える試験装置を提供する。【０００９】
本発明の第３の態様においては、データ信号および前記データ信号を取得すべきタイミングを示すクロック信号を入力する電子デバイスを試験する試験方法であって、前記電子デバイスは、前記データ信号を入力するデータ入力端子と、前記クロック信号を入力するクロック入力端子と、前記クロック信号に応じたタイミングで前記データ信号を取得する取得回路と、前記電子デバイスを試験する場合に、前記データ信号に代えて前記クロック信号を前記取得回路に取得させるか否かを切り替えるテスト用回路と、を備え、前記データ信号に代えて前記クロック信号を前記取得回路に取得させるように前記テスト用回路を制御して、前記電子デバイスに前記クロック信号を供給し、前記データ信号に代えて前記クロック信号を前記取得回路に取得させた結果に基づいて、当該電子デバイスを良否判定する試験方法を提供する。【００１０】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本実施形態に係る電子デバイス１０および試験装置２０を示す。
【図２】図２は、本実施形態に係る電子デバイス１０および試験装置２０の構成を示す。
【図３】図３は、データ信号およびクロック信号のタイミングの一例を示す。
【図４】図４は、電子デバイス１０が通常動作する場合の、データ信号およびクロック信号の流れを示す。
【図５】図５は、電子デバイス１０を試験する場合の、試験装置２０の動作フローの一例を示す。
【図６】図６は、ステップＳ１１の遅延量設定値を検出する場合における信号の流れを示す。
【図７】図７は、ステップＳ１２およびステップＳ１３の電子デバイス１０を試験する場合における信号の流れを示す。
【図８】図８は、本実施形態の変形例に係る電子デバイス１０および試験装置２０の構成を示す。
【発明を実施するための最良の形態】
【００１２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００１３】
図１は、本実施形態に係る電子デバイス１０および試験装置２０を示す。電子デバイス１０は、ソースシンクロナスインターフェースを採用し、データ信号およびデータ信号を取得すべきタイミングを示すクロック信号を入力する。電子デバイス１０は、クロック信号の周期に対して、例えば、２倍、４倍、…の周期のデータ信号を入力する。本実施形態において、電子デバイス１０が入力するデータ信号は、転送レートがクロック信号の２倍であり、エッジ位相がクロック信号の立上エッジおよび立下りエッジのタイミングと一致する。【００１４】
試験装置２０は、電子デバイス１０を試験する。試験装置２０は、一例として、電子デバイス１０に対して試験信号を与え、試験信号を与えたことに応じて出力される応答信号を受け取る。そして、試験装置２０は、期待された応答信号を受け取れたか否かを判断して電子デバイス１０の良否を判定する。【００１５】
図２は、本実施形態に係る電子デバイス１０および試験装置２０の構成を示す。本実施形態に係る電子デバイス１０は、データ入力端子３２と、クロック入力端子３４と、取得回路３６と、内部回路３８と、テスト用回路４０とを備える。【００１６】
データ入力端子３２は、外部から供給されたデータ信号を入力する。クロック入力端子３４は、外部から供給されたクロック信号を入力する。【００１７】
取得回路３６は、クロック入力端子３４が入力したクロック信号に応じたタイミングで、データ入力端子３２が入力したデータ信号を取得する。本実施形態においては、取得回路３６は、９０度位相遅延器４２と、第１ラッチ４４と、第２ラッチ４６と、転送部４８とを有する。９０度位相遅延器４２は、クロック入力端子３４が入力したクロック信号を、９０度の位相分遅延する。【００１８】
第１ラッチ４４は、９０度位相遅延器４２により遅延されたクロック信号の立上りエッジのタイミングにおいて、データ入力端子３２が入力したデータ信号の値を取得する。第２ラッチ４６は、９０度位相遅延器４２により遅延されたクロック信号の立下りエッジのタイミングにおいて、データ入力端子３２が入力したデータ信号の値を取得する。転送部４８は、第１ラッチ４４が取得した値のデータ列および第２ラッチ４６が取得した値のデータ列をバッファリングして、後段の内部回路３８に転送する。【００１９】
このような取得回路３６は、クロック信号の９０度および２７０度の位相タイミングで、データ信号の値を取得することができる。すなわち、このような取得回路３６は、クロック信号の２倍の転送レートのデータ信号の値を、当該データ信号の中心位相タイミング（位相が１８０度のタイミング）において取得することができる。【００２０】
なお、データ信号の転送レートがクロック信号の転送レートの２倍より高い場合には、取得回路３６は、レートの倍数に対応する個数の複数のラッチを有する。そして、取得回路３６は、このような複数のラッチを用いて、クロック信号に応じた複数種類のタイミングのそれぞれでデータ信号をそれぞれ取得する。【００２１】
内部回路３８は、取得回路３６により取得されたデータ列に応じて動作する。内部回路３８は、一例として、メモリから読み出したデータ列を処理する回路であってよい。【００２２】
テスト用回路４０は、試験装置２０が当該電子デバイス１０を試験する場合に、データ信号に代えてクロック信号を取得回路３６に取得させるか否かを切り替える。また、テスト用回路４０は、試験装置２０が当該電子デバイス１０を試験する場合に、取得回路３６が取得したデータ信号の値を期待値と比較した結果に基づき、当該電子デバイス１０の良否を判定する。そして、テスト用回路４０は、判定結果を応答信号として試験装置２０に送信する。【００２３】
本実施形態においては、テスト用回路４０は、選択部５２と、可変遅延部５４と、固定遅延部５６と、ループバック切替部５８とを有する。選択部５２は、外部の試験装置２０からの指示に応じて、データ信号およびクロック信号のいずれを取得回路３６に供給して取得させるかを選択する。なお、当該電子デバイス１０が通常動作する状態においては、選択部５２は、データ信号を取得回路３６に取得させる。【００２４】
可変遅延部５４は、外部の試験装置２０からの指示に応じて、遅延量が可変される。可変遅延部５４は、データ入力端子３２から入力したデータ信号およびクロック入力端子３４から入力したクロック信号の一方を他方に対して遅延させて取得回路３６に供給する。【００２５】
本実施形態においては、可変遅延部５４は、クロック入力端子３４から入力したクロック信号を遅延して取得回路３６に供給する。これに代えて、可変遅延部５４は、データ入力端子３２から入力したデータ信号を遅延して、選択部５２を介して取得回路３６に供給する構成であってもよい。なお、当該電子デバイス１０が通常動作する状態においては、可変遅延部５４は、与えられた信号を基準遅延量分、遅延する。【００２６】
固定遅延部５６は、データ入力端子３２から入力したデータ信号またはクロック入力端子３４から入力したクロック信号のうちの、可変遅延部５４が遅延する一方の信号に対して、可変遅延部５４が遅延していない他方の信号を遅延させて取得回路３６に供給する。固定遅延部５６は、当該電子デバイス１０が通常動作する状態における可変遅延部５４の遅延量（基準遅延量）分、与えられた信号を遅延する。【００２７】
本実施形態においては、固定遅延部５６は、データ入力端子３２から入力したデータ信号を遅延して取得回路３６に供給する。なお、可変遅延部５４がデータ入力端子３２から入力したデータ信号を遅延する場合には、固定遅延部５６は、クロック入力端子３４から入力したクロック信号を遅延して取得回路３６に供給する。【００２８】
ループバック切替部５８は、外部の試験装置２０からの指示に応じて、データ入力端子３２またはクロック入力端子３４の一方が外部から入力した信号を、可変遅延部５４により遅延して他方から外部へと出力させるか否かを切り替える。本実施形態においては、ループバック切替部５８は、可変遅延部５４におけるクロック入力端子３４が接続されていない端子と、データ入力端子３２との間を、接続するか否かを切り替える。【００２９】
可変遅延部５４がデータ入力端子３２から入力したデータ信号を遅延する場合には、可変遅延部５４におけるデータ入力端子３２が接続されていない端と、クロック入力端子３４との間を、接続するか否かを切り替える。なお、当該電子デバイス１０が通常動作する状態においては、ループバック切替部５８は、データ入力端子３２とクロック入力端子３４との間を開放する。【００３０】
デバイス内判定部６０は、試験装置２０が当該電子デバイス１０を試験する場合に、取得回路３６により取得された信号を期待値と比較した結果に基づき良否判定する。そして、デバイス内判定部６０は、判定結果を応答信号として試験装置２０に送信する。【００３１】
本実施形態に係る試験装置２０は、位相差検出部１０１と、信号発生部１０２と、制御部１０３と、記憶部１０４と、試験部１０５と、キャリブレーション部１０６とを備える。位相差検出部１０１は、電子デバイス１０から受け取った信号の位相または遅延量を測定する。【００３２】
信号発生部１０２は、電子デバイス１０に対して信号を供給する。制御部１０３は、電子デバイス１０に対する設定等を行う。より具体的には、制御部１０３は、可変遅延部５４に対して設定値を与えて遅延量を変更する。また、制御部１０３は、電子デバイス１０の選択部５２およびループバック切替部５８の切り替えを制御する。記憶部１０４は、キャリブレーション部１０６により検出された遅延量設定値を記憶する。【００３３】
試験部１０５は、一例として、ＣＰＵ等の演算処理装置が試験プログラムを実行することにより実現される。試験部１０５は、電子デバイス１０を試験する場合に、データ信号に代えてクロック信号を取得回路３６に取得させるようにテスト用回路４０の選択部５２を制御して、電子デバイス１０にクロック信号を供給する制御を実行する。【００３４】
さらに、試験部１０５は、データ信号およびクロック信号を、電子デバイスの通常動作において用いる基準遅延量分ずらす設定値を、可変遅延部５４に設定する制御を実行する。また、他の試験においては、試験部１０５は、データ信号およびクロック信号を、電子デバイス１０の通常動作において用いる基準遅延量に対して予め指定されたオフセット遅延量分ずらす遅延量設定値を、可変遅延部５４に設定する制御を実行する。【００３５】
キャリブレーション部１０６は、一例として、ＣＰＵ等の演算処理装置がキャリブレーションプログラムを実行することにより実現される。キャリブレーション部１０６は、データ入力端子３２またはクロック入力端子３４の一方に信号を与えて、可変遅延部５４を介して他方から出力された信号に基づいて、可変遅延部５４の遅延量を、基準遅延量に対してオフセット遅延量分ずらす遅延量設定値を検出する。本実施形態においては、キャリブレーション部１０６は、データ信号の位相をクロック信号の位相よりオフセット遅延量分遅らせる負側の遅延量設定値と、データ信号の位相をクロック信号の位相よりオフセット遅延量分進ませる正側の遅延量設定値とを検出する。【００３６】
図３は、データ信号およびクロック信号のタイミングの一例を示す。ソースシンクロナスインターフェースを採用したデバイスの試験では、被試験デバイスに与えるデータ信号とクロック信号との位相差を、標準の状態（図３の（Ａ）の状態）として試験をする。【００３７】
さらに、被試験デバイスに与えるデータ信号とクロック信号との位相差を、標準状態から所定位相ずらした状態（図３の（Ｂ），（Ｃ）の状態）として試験をする場合もある。図３の（Ｂ）および（Ｃ）の状態とした試験によれば、与えられるデータ信号とクロック信号との位相差を仕様により定められた上限または下限までずらした条件であっても、被試験デバイスが正しいデータを取得できるか否かを判定することができる。【００３８】
ここで、遅延量設定値は、一例として、取得回路３６に取得されるデータ信号とクロック信号との間に、仕様により定められた上限または下限の位相差を与える可変遅延部５４の設定値を表す。従って、本実施形態において、キャリブレーション部１０６は、試験に先立って、このような位相差をデータ信号およびクロック信号の間に生じさせる遅延量設定値を検出する。【００３９】
図４は、電子デバイス１０が通常動作する場合の、データ信号およびクロック信号の流れを示す。当該電子デバイス１０が通常動作する場合、選択部５２は、データ入力端子３２が入力したデータ信号を取得回路３６に供給する。また、可変遅延部５４は、クロック入力端子３４から入力したクロック信号を、基準遅延量分遅延する。また、ループバック切替部５８は、データ入力端子３２とクロック入力端子３４との間を開放する。【００４０】
当該電子デバイス１０が通常動作する場合、テスト用回路４０は、データ入力端子３２から入力したデータ信号を固定遅延部５６が基準遅延量分遅延して取得回路３６に供給し、クロック入力端子３４から入力したクロック信号を可変遅延部５４が基準遅延量分遅延して取得回路３６に供給する。これにより、テスト用回路４０は、データ入力端子３２から入力したデータ信号およびクロック入力端子３４から入力したクロック信号の位相関係をずらすことなく、取得回路３６へ供給することができる。【００４１】
図５は、電子デバイス１０を試験する場合の、試験装置２０の動作フローの一例を示す。試験装置２０は、電子デバイス１０の出荷前等の試験において、以下のステップＳ１１からＳ１３の処理を実行する。【００４２】
まず、ステップＳ１１において、試験装置２０は、電子デバイス１０の通常動作時において用いる基準遅延量から予め指定されたオフセット遅延量分ずらした遅延量に、可変遅延部５４を設定するための遅延量設定値を検出する。続いて、ステップＳ１２において、試験装置２０は、可変遅延部５４を、電子デバイス１０の通常動作時において用いる遅延量（基準遅延量）として、電子デバイス１０を試験する。【００４３】
続いて、ステップＳ１３において、試験装置２０は、可変遅延部５４に遅延量設定値を設定した状態で、電子デバイス１０を試験する。即ち、試験装置２０は、可変遅延部５４を、電子デバイス１０の通常動作時において用いる基準遅延量から予め指定されたオフセット遅延量分ずらした遅延量として、電子デバイス１０を試験する。【００４４】
図６は、ステップＳ１１の遅延量設定値を検出する場合における信号の流れを示す。ステップＳ１１の遅延量設定値を検出する場合において、まず、キャリブレーション部１０６は、制御部１０３に対して、データ入力端子３２またはクロック入力端子３４の一方が外部から入力した信号を、可変遅延部５４により遅延して他方から外部へと出力させるように指示する。この指示に応じて、制御部１０３は、データ入力端子３２またはクロック入力端子３４の一方が外部から入力した信号を、可変遅延部５４により遅延して他方から外部へと出力させるように、ループバック切替部５８を切り替える。本実施形態においては、キャリブレーション部１０６は、クロック入力端子３４とデータ入力端子３２との間を可変遅延部５４を介して接続させるように、制御部１０３に指示を与える。【００４５】
このように設定した状態において、キャリブレーション部１０６は、信号発生部１０２に対して、データ入力端子３２またはクロック入力端子３４の一方へ信号を供給する指示を与える。さらに、キャリブレーション部１０６は、位相差検出部１０１に対して、一方の端子へ出力された信号と、他方の端子から出力された信号との位相差を検出する指示を与える。【００４６】
この指示に応じて、信号発生部１０２は、データ入力端子３２またはクロック入力端子３４の一方へ信号を供給する。また、位相差検出部１０１は、可変遅延部５４およびループバック切替部５８を介して他方の端子から出力された信号を取得して、一方の端子へ入力した信号と他方の端子から出力した信号との位相差を検出する。【００４７】
そして、キャリブレーション部１０６は、位相差検出部１０１により検出された位相差を受け取る。このようにして、キャリブレーション部１０６は、データ入力端子３２またはクロック入力端子３４の一方へ信号を与えて、可変遅延部５４およびループバック切替部５８を介して他方から出力された信号を取得することにより、一方の端子へ信号を与えたタイミングから他方の端子から信号が出力されたタイミングまでの時間差を測定する。【００４８】
さらに、キャリブレーション部１０６は、このような時間差の測定を複数回実行する。キャリブレーション部１０６は、制御部１０３に対して、それぞれの実行において、可変遅延部５４に与える設定値を順次に変化させる指示を与える。この指示に応じて、制御部１０３は、可変遅延部５４に与える設定値を順次に変化させる。【００４９】
キャリブレーション部１０６は、それぞれの設定値における時間差の測定結果から、可変遅延部５４の遅延量を、基準遅延量に対してオフセット遅延量分ずらす遅延量設定値を検出する。なお、本実施形態においては、キャリブレーション部１０６は、可変遅延部５４の遅延量を、基準遅延量に対して負側にオフセット遅延量分ずらす負側の遅延量設定値、および、基準遅延量に対して正側にオフセット遅延量分ずらす正側の遅延量設定値を検出する。そして、キャリブレーション部１０６は、このように検出した遅延量設定値を記憶部１０４に記憶させる。【００５０】
図７は、ステップＳ１２およびステップＳ１３の電子デバイス１０を試験する場合における信号の流れを示す。ステップＳ１２およびステップＳ１３の試験をする場合において、まず、試験部１０５は、制御部１０３に対して、データ入力端子３２が入力したデータ信号に代えて、クロック入力端子３４が入力したクロック信号を取得回路３６に取得させるように指示する。この指示に応じて、制御部１０３は、クロック入力端子３４が入力したクロック信号を取得回路３６に取得させるように、選択部５２を切り替える。【００５１】
さらに、試験部１０５は、ステップＳ１２の試験をする場合には、制御部１０３に対して、可変遅延部５４の遅延量を、基準遅延量とするように指示する。この指示に応じて、制御部１０３は、可変遅延部５４に対して、電子デバイス１０が通常動作する場合における設定値を与える。【００５２】
また、試験部１０５は、ステップＳ１３の試験をする場合には、制御部１０３に対して、可変遅延部５４の遅延量を、基準遅延量からオフセット遅延量分ずれた遅延量とするように指示する。この指示に応じて、制御部１０３は、記憶部１０４から遅延量設定値を読み出し、可変遅延部５４に対して、読み出した遅延量設定値を設定する。なお、本実施形態においては、ステップＳ１３において、可変遅延部５４に負側の遅延量設定値を設定した状態および可変遅延部５４に正側の遅延量設定値を設定した状態のそれぞれで、電子デバイス１０を試験する。【００５３】
このように設定した状態において、試験部１０５は、データ信号に代えてクロック信号を取得回路３６に取得させた結果に基づいて、当該電子デバイス１０を良否判定する。本実施形態においては、試験部１０５は、信号発生部１０２に対して、クロック信号を発生させる指示を与える。さらに、試験部１０５は、電子デバイス１０に対して、与えられた信号を取得して判定する指示を与える。【００５４】
この指示に応じて、信号発生部１０２は、クロック信号をクロック入力端子３４に与える。クロック入力端子３４にクロック信号が与えられると、取得回路３６は、可変遅延部５４により遅延されたクロック信号のタイミングに基づいて、データ信号に代えて与えられたクロック信号の値を取得する。【００５５】
さらに、デバイス内判定部６０は、取得回路３６により取得された値を期待値と比較し、比較結果を試験部１０５に送信する。そして、試験部１０５は、取得された値が期待値と一致する場合には当該電子デバイス１０が良品と判断し、取得された値が期待値と一致しない場合には当該電子デバイス１０が不良品と判断する。【００５６】
以上のように本実施形態に係る電子デバイス１０は、試験時において、内部のテスト用回路４０がデータ信号に代えてクロック信号を取得回路３６に取得させる。従って、試験装置２０は、試験時において、電子デバイス１０へクロック信号のみを供給すればよい。これにより、電子デバイス１０および試験装置２０によれば、データ信号とクロック信号との間に含まれる位相ジッタ、位相ドリフトおよびスキューを非常に小さくして、精度良く当該電子デバイス１０を試験することができる。【００５７】
また、電子デバイス１０は、試験時において、可変遅延部５４を介してデータ入力端子３２とクロック入力端子３４との間を接続するループバック切替部５８を備える。従って、電子デバイス１０および試験装置２０によれば、データ信号とクロック信号との位相を所定のオフセット遅延量ずらした状態において試験する場合において、遅延量を、精度良く、低いコストでキャリブレーションすることができる。【００５８】
図８は、本実施形態の変形例に係る電子デバイス１０および試験装置２０の構成を示す。本変形例に係る電子デバイス１０および試験装置２０は、図２に示した同一符号の部材と略同一の構成および機能を採るので、以下相違点を除き説明を省略する。【００５９】
本変形例に係るテスト用回路４０は、デバイス内判定部６０を有さずに、取得回路３６により取得された信号を、応答信号として試験装置２０へ転送する。本変形例に係る試験装置２０は、判定部１０７を更に備える。判定部１０７は、テスト用回路４０から応答信号を受け取り、データ信号に代えてクロック信号を取得回路３６に取得させた結果に基づいて、電子デバイス１０を良否判定する。このような変形例に係る電子デバイス１０および試験装置２０は、電子デバイス１０のテスト用回路４０の構成を小さくすることができる。【００６０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。【００６１】
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【図１】
2010087009.tif 000003
【図２】
2010087009.tif 000004
【図３】
2010087009.tif 000005
【図４】
2010087009.tif 000006
【図５】
2010087009.tif 000007
【図６】
2010087009.tif 000008
【図７】
2010087009.tif 000009
【図８】
2010087009.tif 000010
【国際調査報告】
2010087009.tif 000011
2010087009.tif 000012
2010087009.tif 000013
2010087009.tif 000014