(57)【要約】  本発明のインバータ制御装置は、片側のスイッチング回路を固定導通幅で駆動し、他方のスイッチング回路を出力状態に応じてパルス幅変調方式、または位相制御方式、または位相制御方式による駆動信号幅制御方式に切り換えることにより、スイッチング素子の発熱を抑制しつつ、小出力時の高精度な制御を実現している。
2010137278.tif 000002
【特許請求の範囲】
【請求項１】
交流入力を整流する第１整流部と、
前記第１整流部の出力間に挿入され、第１のスイッチング回路を構成する直列接続された第１のスイッチング素子および第２のスイッチング素子と、
前記第１整流部の出力間に挿入され、第２のスイッチング回路を構成する直列接続された第３のスイッチング素子および第４のスイッチング素子と、
一次巻線の一方が前記第１のスイッチング素子および前記第２のスイッチング素子の接続部に接続されており、前記一次巻線の他方が前記第３のスイッチング素子および前記第４のスイッチング素子の接続部に接続される電力変換用トランスと、
前記電力変換用トランスの出力を整流する第２整流部と、
前記第２整流部からの出力電流または出力電圧を検出する出力検出部と、
予め出力電流または出力電圧を設定するための出力設定部と、
前記出力検出部からの信号と前記出力設定部からの信号との誤差を求めて出力する誤差増幅部と、
前記誤差増幅部からの信号に基づいて、前記第１のスイッチング回路および前記第２のスイッチング回路の動作を制御する信号を出力するインバータ制御部と、
を備え、
前記インバータ制御部は、
前記第１のスイッチング回路を構成する前記第１のスイッチング素子および前記第２のスイッチング素子を交互に導通させるための駆動信号を出力する第１のスイッチング回路制御部と、
前記第２のスイッチング回路を構成する前記第３のスイッチング素子および前記第４のスイッチング素子を交互に導通させるための駆動信号を出力する第２のスイッチング回路制御部と、を有し、
前記第２のスイッチング回路制御部は、
前記誤差増幅部からの信号に基づいて、前記第３のスイッチング素子および前記第４のスイッチング素子を導通させる時間である導通幅を生成して出力するパルス幅変調部と、
前記誤差増幅部からの信号に基づいて、前記第１のスイッチング素子および前記第２のスイッチング素子の導通時間に対する位相差である前記第３のスイッチング素子および前記第４のスイッチング素子を導通させる導通時間を生成して出力する位相制御部と、
前記パルス幅変調部からの信号と前記位相制御部からの信号とを入力して、前記誤差増幅部からの信号に基づいて、前記パルス幅変調部からの信号または前記位相制御部からの信号を出力する信号切換部と、を含むインバータ制御装置。
【請求項２】
前記信号切換部は、誤差増幅信号の大きさが予め定めた第１の範囲内の大きさである場合には、前記パルス幅変調部からの信号を出力し、
前記誤差増幅信号の大きさが前記第１の範囲よりも小さい、予め定めた第２の範囲内の大きさである場合には、前記位相制御部からの信号を出力する請求項１に記載のインバータ制御装置。
【請求項３】
交流入力を整流する第１整流部と、
前記第１整流部の出力間に挿入され、第１のスイッチング回路を構成する直列接続された第１のスイッチング素子および第２のスイッチング素子と、
前記第１整流部の出力間に挿入され、第２のスイッチング回路を構成する直列接続された第３のスイッチング素子および第４のスイッチング素子と、
一次巻線の一方が前記第１のスイッチング素子および前記第２のスイッチング素子の接続部に接続されており、前記一次巻線の他方が前記第３のスイッチング素子および前記第４のスイッチング素子の接続部に接続される電力変換用トランスと、
前記電力変換用トランスの出力を整流する第２整流部と、
前記第２整流部からの出力電流または出力電圧を検出する出力検出部と、
予め出力電流または出力電圧を設定するための出力設定部と、
前記出力検出部からの信号と前記出力設定部からの信号との誤差を求めて出力する誤差増幅部と、
前記誤差増幅部からの信号に基づいて、前記第１のスイッチング回路および前記第２のスイッチング回路の動作を制御する信号を出力するインバータ制御部と、
を備え、
前記インバータ制御部は、
前記第１のスイッチング回路を構成する前記第１のスイッチング素子および前記第２のスイッチング素子を交互に導通させるための駆動信号を出力する第１のスイッチング回路制御部と、
前記第２のスイッチング回路を構成する前記第３のスイッチング素子および前記第４のスイッチング素子を交互に導通させるための駆動信号を出力する第２のスイッチング回路制御部と、を有し、
前記第２のスイッチング回路制御部は、
前記誤差増幅部からの信号に基づいて、前記第３のスイッチング素子および前記第４のスイッチング素子を導通させる時間である導通幅を生成して出力するパルス幅変調部と、
前記第１のスイッチング回路制御部からの駆動信号に対して前記誤差増幅信号に基づいて、位相差の駆動信号を生成する位相制御部と、
前記誤差増幅信号に基づいて、前記位相制御部からの駆動パルス幅を変更する駆動パルス幅変更部と、
前記パルス幅変調部からの信号、前記位相制御部からの信号および前記駆動パルス幅変更部からの信号を入力して前記誤差増幅部からの信号に基づいて、前記パルス幅変調部からの信号、前記位相制御部からの信号および前記駆動パルス幅変更部からの信号のうちのいずれかを出力する信号切換部と、を含むインバータ制御装置。
【請求項４】
前記信号切換部は、誤差増幅信号の大きさが予め定めた第１の範囲内の大きさである場合には、前記パルス幅変調部からの信号を出力し、
前記誤差増幅信号の大きさが前記第１の範囲よりも小さい、予め定めた第２の範囲内の大きさである場合には、位相制御部からの信号を出力し、
前記誤差増幅信号の大きさが前記第２の範囲よりも小さい、予め定めた第３の範囲内の大きさである場合には、前記駆動パルス幅変更部からの信号を出力する請求項３に記載のインバータ制御装置。
【請求項５】
交流入力を整流する第１整流部と、
前記第１整流部の出力間に挿入され、第１のスイッチング回路を構成する直列接続された第１のスイッチング素子および第２のスイッチング素子と、
前記第１整流部の出力間に挿入され、第２のスイッチング回路を構成する直列接続された第３のスイッチング素子および第４のスイッチング素子と、
一次巻線の一方が前記第１のスイッチング素子および前記第２のスイッチング素子の接続部に接続されており、前記一次巻線の他方が前記第３のスイッチング素子および前記第４のスイッチング素子の接続部に接続される電力変換用トランスと、
前記電力変換用トランスの出力を整流する第２整流部と、
前記第２整流部からの出力電流または出力電圧を検出する出力検出部と、
予め出力電流または出力電圧を設定するための出力設定部と、
前記出力検出部からの信号と前記出力設定部からの信号との誤差を求めて出力する誤差増幅部と、
前記誤差増幅部からの信号に基づいて、前記第１のスイッチング回路および前記第２のスイッチング回路の動作を制御する信号を出力するインバータ制御部と、
を備え、
前記インバータ制御部は、
前記第１のスイッチング回路を構成する前記第１のスイッチング素子および前記第２のスイッチング素子を交互に導通させるための駆動信号を出力する第１のスイッチング回路制御部と、
前記第２のスイッチング回路を構成する前記第３のスイッチング素子および前記第４のスイッチング素子を交互に導通させるための駆動信号を出力する第２のスイッチング回路制御部と、を有し、
前記第２のスイッチング回路制御部は、
前記誤差増幅部からの信号に基づいて、前記第３のスイッチング素子および前記第４のスイッチング素子を導通させる時間である導通幅を生成して出力するパルス幅変調部と、
前記パルス幅変調部が出力した駆動信号の前部に付加する駆動信号を出力する追加駆動パルス生成部と、
前記パルス幅変調部の出力および前記追加駆動パルス生成部の出力を合成する合成部と、を含むインバータ制御装置。
【請求項６】
前記電力変換用トランスの一次巻線に直列に挿入されるコンデンサを備えた請求項１に記載のインバータ制御装置。
【請求項７】
インバータ制御部が、プログラム可能な論理集積素子を用いて構成された請求項１に記載のインバータ制御装置。
【請求項８】
交流入力を整流する第１整流部と、
前記第１整流部の出力間に挿入され、第１のスイッチング回路を構成する直列接続された第１のスイッチング素子および第２のスイッチング素子と、
前記第１整流部の出力間に挿入され、第２のスイッチング回路を構成する直列接続された第３のスイッチング素子および第４のスイッチング素子と、
一次巻線の一方が前記第１のスイッチング素子および前記第２のスイッチング素子の接続部に接続されており、前記一次巻線の他方が前記第３のスイッチング素子および前記第４のスイッチング素子の接続部に接続される電力変換用トランスと、
前記電力変換用トランスの出力を整流する第２整流部と、
前記第２整流部からの出力電流または出力電圧を検出する出力検出部と、
予め出力電流または出力電圧を設定するための出力設定部と、
前記出力検出部からの信号と前記出力設定部からの信号との誤差を求めて出力する誤差増幅部と、
前記誤差増幅部からの信号に基づいて、前記第１のスイッチング回路および前記第２のスイッチング回路の動作を制御する信号を出力するインバータ制御部と、
を備えたインバータ制御装置のインバータ制御方法であって、
前記インバータ制御部を用いた方法として、
前記誤差増幅部からの信号に基づいて、前記第３のスイッチング素子および前記第４のスイッチング素子を導通させる時間を変更するパルス幅変更制御ステップと、
前記誤差増幅部からの信号に基づいて、前記第１のスイッチング素子および前記第２のスイッチング素子の導通時間に対して、位相差を有するように前記第３のスイッチング素子および前記第４のスイッチング素子の導通時間を変更する位相制御ステップと、を有し、
前記誤差増幅信号の大きさが、予め定めた第１の範囲内の大きさである場合にはパルス幅制御ステップを行い、
前記誤差増幅信号の大きさが、前記第１の範囲よりも小さい、予め定めた第２の範囲内の大きさである場合には、少なくとも位相制御ステップを行うインバータ制御方法。
【請求項９】
前記誤差増幅信号の大きさが前記第２の範囲よりも小さい、予め定めた第３の範囲の大きさである場合には、インバータ制御部は、パルス幅制御ステップおよび位相制御ステップの両方を行う請求項８に記載のインバータ制御方法。
【請求項１０】
前記第１の範囲と前記第２の範囲とは連続しており、
前記誤差増幅信号の大きさが第２の範囲内の大きさである場合に行われる位相制御ステップは、前記誤差増幅信号が前記第１の範囲の最小の大きさであるときのパルス幅に固定して行われる請求項８または９のいずれか１項に記載のインバータ制御方法。
【請求項１１】
前記誤差増幅信号の大きさが、前記第１の範囲よりも小さい予め定めた前記第２の範囲内の大きさである場合には、前記パルス幅制御ステップと前記位相制御ステップの両方の制御ステップを行う請求項８に記載のインバータ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ制御を行う装置、特に、アークを発生させて加工対象物を加工する溶接機において使用する溶接出力制御用のインバータ回路の制御装置および制御方法に関する。
【背景技術】
【０００２】
一般に、溶接機等の電極と加工対象物（以下、「母材」とする）との間にアークを発生させて、母材を溶融して加工する装置には、電極と母材との間に流れる出力電流や電極と母材との間に印加される出力電圧を制御するための電力制御回路が備えられている。【０００３】
近年、機器の高性能化や小型化に対応するため、この電力制御回路は、高速スイッチング素子と電力変換用トランスとを用いたインバータ回路で構成されるのが一般的となっており、インバータ制御溶接機として普及している。【０００４】
このインバータ制御溶接機は、フルブリッジ構成のインバータ回路を備えている場合が一般的である。そして、インバータ制御溶接機は、通常、数ｋＨｚ以上、１００ｋＨｚ程度以下のインバータ周波数にてブリッジ回路を構成するスイッチング素子であるＩＧＢＴやＭＯＳＦＥＴ等のパワー半導体素子を駆動する。それと共に、インバータ制御溶接機は、出力電流と出力電流設定値とを比較、あるいは、出力電圧と出力電圧設定値とを比較し、電力変換用トランスの通電時間を制御することにより、溶接出力として好ましい電流特性や電圧特性を有する出力を得ている。【０００５】
また、従来のインバータ制御溶接機は、フルブリッジ構成のインバータ制御方法として、スイッチング素子の導通時間を制御するパルス幅変調方式（以下、「ＰＷＭ方式」とする）を用いるものや、スイッチング素子の導通タイミングを制御する位相制御方式（フェイズシフト方式）を用いるものがある（例えば、特許文献１参照）。【０００６】
また、ＰＷＭ方式と位相制御方式の特徴を融合させ、片側のブリッジ回路を固定導通幅で制御し、他方のブリッジ回路をパルス幅変調する方式（以下、「片側ブリッジ固定導通幅ＰＷＭ制御方式」とする）の制御も考えられる。【０００７】
以下に、ＰＷＭ方式と、位相制御方式と、片側ブリッジ固定導通幅ＰＷＭ制御方式の３つの方式の溶接機について説明する。【０００８】
先ず、図１１を用いて、上述したＰＷＭ方式の溶接機について説明する。【０００９】
図１１は、従来のＰＷＭ方式によるインバータ制御回路を備えたアーク溶接機の要部の概略構成を示している。【００１０】
図１１において、第１整流部５は、三相または単相交流入力を整流し、第１のスイッチング素子１および第２のスイッチング素子４は、第１整流部５の出力を交流に変換する。第２整流部７は、電力変換用のトランス６の出力を整流し、出力電流検出器８は、出力電流を検出する。電流検出部９は、出力電流検出器８の信号をフィードバック信号に変換し、出力設定部１２は、溶接機の出力としての溶接電流や溶接電圧の所定期間の平均値や実効値を予め設定するために配置されている。誤差増幅部１１は、電流検出部９の出力信号と出力設定部１２の設定信号の誤差を求めて増幅し、インバータ駆動基本パルス生成部１３は、インバータ制御の基本となる駆動波形を生成する。パルス幅変調部（以下、「ＰＷＭ」部とする）１４は、誤差増幅部１１の誤差増幅信号に応じて、スイッチング素子１およびスイッチング素子４の導通幅を制御する制御信号を出力する。駆動回路２１、２２、２３、２４は、パルス幅変調部１４からの出力信号に基づいてスイッチング素子１および４を駆動するための駆動信号に変換して出力する。ここで、一点鎖線で囲まれたインバータ制御部２９は、インバータ駆動基本パルス生成部１３とパルス幅変調部１４とを備えている。【００１１】
一般的に、ＴＩＧ溶接機等の非消耗電極式アーク溶接機の出力制御には、出力電流を電流設定値に一致させる電流制御が行われる。また、ＭＡＧ溶接機等の消耗電極式アーク溶接機の出力制御には、出力電圧を電圧設定値に一致させる電圧制御が行われる。しかし、上述のアーク溶接機の出力制御に用いられるインバータの動作原理は同様であるため、以下では、インバータの動作の例として、一定の電流値に制御する電流制御の動作について説明する。【００１２】
第１整流部５で整流された三相または単相交流入力は、スイッチング素子１、２、３、４で構成されるフルブリッジインバータ回路で周波数の高い交流に変換され、トランス６の１次側に入力される。ここで、スイッチング素子１およびスイッチング素子２により第１のスイッチング回路２５を構成し、スイッチング素子３およびスイッチング素子４により第２のスイッチング回路２６を構成している。トランス６の２次側出力は、第２整流部７にて整流され、出力端子３８と出力端子３９とを通してアーク負荷部である図示しない電極と母材へ供給される。【００１３】
溶接機の出力電流は、出力電流検出器８で検出され、出力電流検出器８から電流検出部９を介して出力電流に比例した検出信号が誤差増幅部１１に入力される。誤差増幅部１１では、出力設定部１２からの出力設定値と電流検出部９からの電流信号とが比較され、両者の誤差増幅信号を出力する。この誤差増幅信号は、パルス幅変調部１４において、インバータ駆動基本パルス生成部１３で生成されたインバータ駆動用の基本パルス波形を基準とし、誤差増幅信号の大きさに応じた幅の駆動パルスに変換される。【００１４】
この駆動パルスは１パルスおきに２系統に分離され、インバータ駆動用の２系統の駆動信号となり、1系統はスイッチング素子１とスイッチング素子４を同時に駆動する信号として駆動回路２１と駆動回路２４に入力される。他の１系統はスイッチング素子２とスイッチング素子３を同時に駆動する駆動信号として駆動回路２２と駆動回路２３に入力される。【００１５】
これらの駆動信号は、駆動回路２１から駆動回路２４までのそれぞれの回路において、スイッチング素子１からスイッチング素子４までの素子を駆動するのに適した信号に変換され、スイッチング素子１からスイッチング素子４に入力される。【００１６】
スイッチング素子１とスイッチング素子４およびスイッチング素子２とスイッチング素子３が交互に同時導通することで、第１整流部５の出力は交流電流に変換される。この交流電流は、トランス６の１次巻線に入力され、溶接に適した出力に変換され、トランス６の２次巻線より出力される。トランス６の２次巻線の出力は、第２整流部７で直流に変換され、溶接出力として溶接機から出力される。【００１７】
なお、誤差増幅部１１は、例えば１００倍〜１０００倍と高い増幅率を有している。これにより、出力電流は、出力の負荷状態が変化して出力電圧が変化しても出力電流設定値に応じた定電流特性を維持する。【００１８】
なお、ＰＷＭ方式の溶接機の動作例については、図１４を用いて後述する。【００１９】
次に、図１２を用いて、上述した位相制御方式の溶接機について説明する。【００２０】
図１２は、従来の位相制御方式によるインバータ制御回路を備えたアーク溶接機の要部の概略構成を示している。なお、以下の図面においては、同じ構成要素については同じ符号を付しているので説明を省略する場合がある。【００２１】
図１２において、位相制御部１５は、誤差増幅部１１の誤差増幅信号に応じてスイッチング素子１からスイッチング素子４までの素子の導通を制御する制御信号を出力する。【００２２】
第１整流部５で整流された三相または単相交流入力は、スイッチング素子１からスイッチング素子４までの素子で構成されるフルブリッジインバータ回路で周波数の高い交流に変換され、トランス６の１次側にコンデンサ１０を介して入力される。トランス６の２次側出力は、第２整流部７にて整流され、出力端子３８と出力端子３９を通してアーク負荷部である図示しない電極と母材へ供給される。【００２３】
溶接機の出力電流は、出力電流検出器８で検出され、出力電流検出器８から電流検出部９を介して出力電流に比例した検出信号が誤差増幅部１１に入力される。誤差増幅部１１では、出力設定部１２からの出力設定値と電流検出部９からの信号とが比較され、両者の誤差増幅信号を出力する。この誤差増幅信号は、位相制御部１５において、インバータ駆動基本パルス生成部１３で生成されたインバータ駆動用の基本パルス波形に対して、誤差増幅信号のレベル（信号の大きさ）に応じた位相差を有する駆動パルスに変換され、出力される。【００２４】
なお、インバータ駆動基本パルス生成部１３では、第１のスイッチング回路２５を構成する第１のスイッチング素子１および第２のスイッチング素子２を交互に固定導通幅で駆動するためのインバータ駆動基本パルスが出力される。ここで、第１のスイッチング回路制御部２７は、インバータ駆動基本パルス生成部１３を有し、第１の駆動回路２１および第２の駆動回路２２を制御する。また、第２のスイッチング回路制御部２８は、位相制御部１５を有し、第３の駆動回路２３および第４の駆動回路２４を制御する。このインバータ駆動基本パルスは、駆動回路２１と駆動回路２２でスイッチング素子１とスイッチング素子２を駆動するのに適した信号に変換され、スイッチング素子１とスイッチング素子２に入力される。【００２５】
また、位相制御部１５で生成された位相制御信号は、第２のスイッチング回路２６を構成する第３のスイッチング素子３と第４のスイッチング素子４を、第１のスイッチング回路２５の動作に対して、誤差増幅信号に応じた位相差で交互に駆動する駆動パルスを出力する。これらの駆動信号（駆動パルス）は、駆動回路２３と駆動回路２４でスイッチング素子３とスイッチング素子４を駆動するのに適した信号に変換され、スイッチング素子３とスイッチング素子４に入力される。【００２６】
そして、スイッチング素子１の導通期間とスイッチング素子４の導通期間が重なる期間に、トランス６に第１のスイッチング素子１から第４のスイッチング素子４の方向へ１次電流が流れる。また、第２のスイッチング素子２の導通期間と第３のスイッチング素子３の導通期間が重なる期間に、トランス６に第３のスイッチング素子３から第２のスイッチング素子２の方向へ１次電流が流れる。このようにして、第１整流部５の出力は交流電流に変換されて、トランス６の２次巻線から溶接に適した出力に変換されて出力される。トランス６の２次巻線の出力は、第２整流部７で直流に変換され、溶接出力として溶接機より出力される。【００２７】
なお、誤差増幅部１１は、１００倍〜１０００倍と高い増幅率を有しているため、出力電流は、出力の負荷状態が変化して出力電圧が変化しても出力電流設定値に応じた定電流特性を維持する。【００２８】
なお、位相制御方式の溶接機の動作例については、図１５を用いて後述する。【００２９】
次に、図１３を用いて、上述した片側ブリッジ固定導通幅ＰＷＭ制御方式の溶接機について説明する。【００３０】
図１３は上記従来の片側ブリッジ固定導通幅ＰＷＭ制御方式によるインバータ制御回路を備えたアーク溶接機の要部の概略構成を示している。【００３１】
図１３は、図１２において位相制御部１５をＰＷＭ部１４に置き換えた構成を示しており、以下にその動作を説明する。【００３２】
インバータ駆動基本パルス生成部１３では、第１のスイッチング回路２５を構成する第１のスイッチング素子１と第２のスイッチング素子２を交互に固定導通幅で駆動するためのインバータ駆動基本パルスが出力される。このインバータ駆動基本パルスは、駆動回路２１と駆動回路２２で第１のスイッチング素子１と第２のスイッチング素子２を駆動するのに適した信号に変換され、第１のスイッチング素子１と第２のスイッチング素子２に入力される。【００３３】
誤差増幅部１１から入力された誤差増幅信号は、ＰＷＭ部１４にてインバータ駆動基本パルス生成部１３で生成されたインバータ駆動用の基本パルス波形を基準に、誤差増幅信号のレベル（大きさ）に応じた幅の駆動パルスに変換される。この駆動パルスは、１パルスおきに交互に第３のスイッチング素子３と第４のスイッチング素子４を駆動する信号として、駆動回路２３と駆動回路２４に入力される。【００３４】
そして、第１のスイッチング素子１の導通期間と第４のスイッチング素子４の導通期間が重なる期間に、トランス６に第１のスイッチング素子１から第４のスイッチング素子４の方向に１次電流が流れる。また、第２のスイッチング素子２の導通期間と第３のスイッチング素子３の導通期間が重なる期間に、トランス６に第３のスイッチング素子３から第２のスイッチング素子２方向へ１次電流が流れる。このようにして、第１整流部５の出力は交流電流に変換され、トランス６の２次巻線から溶接に適した出力に変換されて出力される。トランス６の２次巻線の出力は、第２整流部７で直流に変換され、溶接出力として溶接機より出力される。【００３５】
なお、片側ブリッジ固定導通幅ＰＷＭ制御方式の溶接機の動作例については、図１６Ａ〜Ｃを用いて後述する。【００３６】
次に、図１４Ａ〜Ｃから図１６Ａ〜Ｃを用いて、上述した３種類の方式の制御を行う溶接機の動作について説明する。【００３７】
図１４Ａ〜Ｃから図１６Ａ〜Ｃは、従来のインバータ制御回路を備えたアーク溶接機におけるインバータの動作を示す模式図である。図１４Ａ〜ＣはＰＷＭ方式、図１５Ａ〜Ｃは位相制御方式、図１６Ａ〜Ｃは片側ブリッジ固定導通幅ＰＷＭ制御方式の場合の動作をそれぞれ示している。【００３８】
図１４Ａ、図１５Ａおよび図１６Ａは、それぞれ小出力時すなわちインバータ導通期間が短い場合の動作状態を表している。図１４Ｂ、図１５Ｂおよび図１６Ｂは、それぞれ中出力時すなわちインバータ導通期間が中領域での動作状態を表している。図１４Ｃ、図１５Ｃおよび図１６Ｃは、それぞれ大出力時すなわちインバータ導通期間が大きい場合の動作状態を表している。図１４Ａから図１６Ｃまでの各図において、それぞれ第１のスイッチング素子１から第４のスイッチング素子４までの導通状態と、インバータ回路の導通期間と、トランス６の１次電流波形を模式的に表している。【００３９】
また、図１４Ａ〜Ｃから図１６Ａ〜Ｃにおいて、第１のスイッチング素子１から第４のスイッチング素子４までの動作波形に矢印を付加した部分は、出力制御時の波形変化の様子を表している。波形のエッジ部（立ち下り部）に付加した矢印は、エッジ部が前後に動作して波形が伸縮して導通期間が変化することを示している。波形の上部に付加した矢印は、波形は伸縮せずに導通期間が変化せず、波形全体が、時間軸上で前後に動作する。これにより、波形の位相が変化して、インバータ導通期間で示されるように出力が制御されることを示している。また、トランス１次電流波形で横縞線の部分は回生電流を表している。【００４０】
先ず、図１４Ａ〜Ｃを用いて、ＰＷＭ方式の溶接機の動作例について説明する。図１４Ａは小出力時の動作を表しており、最小出力時には駆動回路の後述する遅延動作等により、スイッチング素子は導通せず、トランス電流が流れていないことを示している。また、図１４Ｂは中出力時の動作の例を示しており、図１４Ｃは大出力時の動作の例を表している。第１のスイッチング回路２５、第２のスイッチング回路２６ともにＰＷＭ方式で動作している。【００４１】
ここで、図１０Ａ、Ｂを用いて、最小出力時には駆動回路の遅延動作等によりスイッチング素子は導通せず、トランス電流が流れず、最小導通幅付近ではトランス電流が不安定となってしまうことについて説明する。【００４２】
図１０Ａ、Ｂは、スイッチング素子と駆動回路の各部の波形を表した模式図であり、図１１で示した４つのスイッチング素子および４つの駆動回路のうち、スイッチング素子３と駆動回路２３との組み合わせでの場合を示している。図１０Ａは、パルストランス３１を用いた駆動回路２３の概略構成を表しており、図１０Ｂは、図１０Ａに示す点Ａから点Ｃまでの各部における電流波形を表している。【００４３】
図１０Ａに示す駆動回路２３は、第３のスイッチング素子３、インバータ制御部２９、パルストランス動作用トランジスタ３０、パルストランス３１、ゲート抵抗３２、第３のスイッチング素子３のゲート内部の容量３３、パルストランス動作用トランジスタ３０およびゲート抵抗３２を含む駆動回路である。【００４４】
図１０Ａによると、インバータ制御部２９から出力された駆動信号は、上記駆動回路２３を構成するトランジスタ３０やパルストランス３１で遅延してしまう。それとともに、ゲート抵抗３２と第３のスイッチング素子３のゲート内部の容量３３によって変形してしまう。すなわち、図１０Ｂに示すように、Ａ点における波形は、第３のスイッチング素子３の動作を表すＣ点において導通時間が遅延し、かつ、短縮した状態となる。このため、導通時間が最小導通幅付近になると、導通、すなわち、トランス電流の流れが不安定となり、トランス電流が流れない場合も生じる。【００４５】
次に、図１５Ａ〜Ｃを用いて、位相制御方式の溶接機の動作例について説明する。図１５Ａ〜Ｃは、従来の位相制御方式によるインバータ制御回路を備えたアーク溶接機の動作例を示したものである。図１５Ａ、図１５Ｂ、図１５Ｃの全領域で、図１２に示す第１のスイッチング回路２５が所定の導通幅で動作し、第２のスイッチング回路２６が第１のスイッチング回路２５に対して位相制御されて動作している。このとき、第２のスイッチング回路２６が非導通となった時にトランス電流が流れなくなる、すなわち、第２のスイッチング回路２６がトランス電流の遮断を行い、第１のスイッチング回路２５は電流を遮断しないため、スイッチングによる発熱が抑制される。【００４６】
ただし、トランス電流波形に横縞線で表した波形の面積が大きいために回生電流が大きくなり、スイッチング素子の回生用ダイオードの発熱が増加する。【００４７】
ここで、図８Ａ、Ｂを用いて、位相制御方式における回生電流について説明する。【００４８】
図８Ａ、Ｂは従来の位相制御方式による溶接機のインバータ動作状態の変化を表した図である。図８Ａは１周期の波形全体を表し、図８Ｂは図８ＡにおけるＴ１からＴ５で表す部分のスイッチング素子導通状態と回路電流とを表したものである。【００４９】
図８Ａにおいて、実線の楕円で囲んだ部分Ｌ１はスイッチング損失が発生することを示しており、破線の楕円で囲んだ部分Ｌ２はスイッチング損失が発生しないことを示している。図８Ａより、Ｑ１で示される第１のスイッチング素子１は、トランス電流を遮断することは無いため、従来のＯＦＦ損失は発生しない。しかしながら、図８ＢのＴ３で示すようにＱ１で示される第１のスイッチング素子１とＱ３で示される第３のスイッチング素子３とが長時間導通状態である。これにより、回生電流が長時間流れ、この回生電流を遮断するため、回生ＯＦＦ損失が発生する。【００５０】
次に、図１６Ａ〜Ｃを用いて、片側ブリッジ固定導通幅ＰＷＭ制御方式の溶接機の動作例について説明する。【００５１】
図１６Ａ〜Ｃは、従来の片側ブリッジ固定導通幅のパルス幅変調方式によるインバータ制御部２９を備えたアーク溶接機の動作例を示したものである。図１６Ａは小出力時の動作を表しており、最小出力時には駆動回路の遅延動作により、第３のスイッチング素子および第４のスイッチング素子は導通せず、トランス電流が流れていないことを示している。図１６Ｂは中出力時の動作を表しており、図１６Ｃは大出力時の動作を表している。図１３に示す第２のスイッチング回路２６は第１のスイッチング回路２５に対してＰＷＭ方式で動作している。このとき、第２のスイッチング回路２６がトランス電流の遮断を行い、第１のスイッチング回路２５は電流を遮断しないため、スイッチングによる発熱が抑制されることがわかる。【００５２】
ここで、片側固定導通幅ＰＷＭ方式におけるスナバー回路のコンデンサの充電電流の経路について説明する。【００５３】
図９Ａ、Ｂは、トランス電流が最小電流付近である場合のスイッチング素子用スナバーコンデンサ充電電流経路を模式的に表したものである。図９Ａは、位相制御方式の動作を表している。図９Ｂは、片側固定導通幅ＰＷＭ方式の動作を表している。【００５４】
図９Ａにおいて、位相制御方式による最小電流付近での動作は、第１のスイッチング素子１と第３のスイッチング素子３とが導通状態である。このため、第２のスナバーコンデンサ３６への充電電流は、第１整流部５から第１のスイッチング素子１を通して第２のスナバーコンデンサ３６へ流れる。また、第４のスナバーコンデンサ３７への充電電流は、第１整流部５から第３のスイッチング素子３を通して第４のスナバーコンデンサ３７へ流れる。このため、トランス６の両端の電圧はほぼ同等となり、トランス６に充電電流が流れることはない。なお、トランス６を挟んで並列に第２のスナバー抵抗３４および第４のスナバー抵抗３５が接続されている。【００５５】
一方、図９Ｂにおいて、片側固定導通幅ＰＷＭ方式による最小電流付近での動作は、第１のスイッチング素子１のみが導通状態となる。このため、第２のスナバーコンデンサ３６への充電電流と、第４のスナバーコンデンサ３７への充電電流は、ともに第１のスイッチング素子１を通して流れる。このため、トランス６に充電電流が流れることとなり、このようにトランス６に電流が流れると、トランス６の２次側には意図しない出力が発生してしまう。【００５６】
しかし、従来のＰＷＭ方式のインバータ制御溶接機や、片側ブリッジ固定導通幅パルス幅変調方式によるインバータ制御溶接機では、上述のようなパルス幅変調を行う。しかしながら、インバータ導通幅を１μｓ程度の微小パルス幅で制御しようとする場合に、インバータ制御部２９とスイッチング素子間の駆動経路上の遅延時間、特に、駆動回路における遅延時間やスイッチング素子の動作遅れ時間が生じる。これにより、実際にはスイッチング素子を駆動できず、小出力時に高精度な制御を行うことができないという課題を有していた。【００５７】
ここで、図１０Ａ、Ｂにおいて、インバータ制御部２９から出力された駆動波形信号は、図１０Ａに示すＡ点、Ｂ点を介してスイッチング素子３を動作させる。しかし、その際、駆動回路２３の回路部品の遅延動作や第３のスイッチング素子３のゲート入力容量３３により、各部における波形は図１０Ｂに示すように変形する。図１０Ｂに示すように、Ａ点の波形に対して、Ｃ点における第３のスイッチング素子３の導通波形は、遅延するだけでなく、導通幅も短縮する。そして、図１０Ｃに示すようにインバータ制御部２９からの駆動信号幅が狭くなると、スイッチング素子３は導通しない。【００５８】
これは、ＰＷＭ制御を行う溶接機の動作例を示す図１４Ａにおいて、最小出力時にスイッチング素子が導通していない状態である。このことは、特にＴＩＧ溶接機のような出力電流を数アンペアで安定制御する必要がある場合に、課題とされてきた。【００５９】
この現象は、最小の駆動幅付近において、スイッチング素子のゲート駆動電力が不足して、スイッチング素子が充分に駆動されず、素子の発熱や、トランス電流の不安定によるトランス飽和を引き起こすという課題も有していた。【００６０】
また、図９Ｂに示すように、片側ブリッジ固定導通幅パルス幅変調方式による最小電流付近での動作は、スナバーコンデンサへの充電電流により、トランス６に1次電流が流れ、トランスの２次側には意図しない出力が発生する。このため、スナバーコンデンサの容量が大きい場合、低出力時の制御が困難となり、溶接機の出力電流または出力電圧が最低出力まで下がらないという課題を有していた。【００６１】
また、従来の位相制御方式のインバータ制御溶接機では、スイッチング素子の駆動パルス幅を伸縮する必要がないため、駆動経路上の遅延時間の影響を受けず、小出力時も高精度に制御できるという特性を有している。【００６２】
しかし、第１のスイッチング回路２５を構成するスイッチング素子と第２のスイッチング回路２６を構成するスイッチング素子とが同時に導通する時間が比較的長い。そのため回生電流が大きくなり、スイッチング素子に内蔵される回生用ダイオードの発熱とトランジスタ部のスイッチング損失が大きくなるという課題を有していた。【００６３】
以上のように、位相制御方式では、回生電流が大きくなり、機器の発熱を抑制することが困難であり、一方、ＰＷＭ制御方式では、微小電流の制御を精度良く行うことが困難であるという課題があった。
【先行技術文献】
【特許文献】
【００６４】
【特許文献１】特開２００４−３２２１８９号公報
【発明の概要】
【００６５】
本発明は、上記課題を解決するもので、インバータ制御装置の誤差増幅信号などの信号が、どのような大きさであっても、回生電流の発生を抑えて発熱を抑制し、出力電流を精度良く制御できるインバータ制御装置を提供する。
【００６６】
本発明のインバータ制御装置は、交流入力を整流する第１整流部と、上記第１整流部の出力間に挿入され、第１のスイッチング回路を構成する直列接続された第１のスイッチング素子および第２のスイッチング素子と、上記第１整流部の出力間に挿入され、第２のスイッチング回路を構成する直列接続された第３のスイッチング素子および第４のスイッチング素子と、一次巻線の一方が上記第１のスイッチング素子および上記第２のスイッチング素子の接続部に接続されており、上記一次巻線の他方が上記第３のスイッチング素子および上記第４のスイッチング素子の接続部に接続される電力変換用トランスと、上記電力変換用トランスの出力を整流する第２整流部と、上記第２整流部からの出力電流または出力電圧を検出する出力検出部と、予め出力電流または出力電圧を設定するための出力設定部と、上記出力検出部からの信号と上記出力設定部からの信号との誤差を求めて出力する誤差増幅部と、上記誤差増幅部からの信号に基づいて、上記第１のスイッチング回路および上記第２のスイッチング回路の動作を制御する信号を出力するインバータ制御部と、を備え、上記インバータ制御部は、上記第１のスイッチング回路を構成する上記第１のスイッチング素子および上記第２のスイッチング素子を交互に導通させるための駆動信号を出力する第１のスイッチング回路制御部と、上記第２のスイッチング回路を構成する上記第３のスイッチング素子および上記第４のスイッチング素子を交互に導通させるための駆動信号を出力する第２のスイッチング回路制御部と、を有し、上記第２のスイッチング回路制御部は、上記誤差増幅部からの信号に基づいて、上記第３のスイッチング素子および上記第４のスイッチング素子を導通させる時間である導通幅を生成して出力するパルス幅変調部と、上記誤差増幅部からの信号に基づいて、上記第１のスイッチング素子および上記第２のスイッチング素子の導通時間に対する位相差である上記第３のスイッチング素子および上記第４のスイッチング素子を導通させる導通時間を生成して出力する位相制御部と、上記パルス幅変調部からの信号と上記位相制御部からの信号とを入力して、上記誤差増幅部からの信号に基づいて、上記パルス幅変調部からの信号または上記位相制御部からの信号を出力する信号切換部と、を含む構成からなる。
【００６７】
この構成により、インバータ制御装置において、ＰＷＭ制御方式と位相制御方式の２つの制御ができる。したがって、誤差増幅信号が予め決めた閾値より大きい場合には、ＰＷＭ制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができる。また、誤差増幅信号が予め決めた閾値以下の場合には、位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。
【００６８】
また、本発明のインバータ制御装置は、交流入力を整流する第１整流部と、第１整流部の出力間に挿入され、第１のスイッチング回路を構成する直列接続された第１のスイッチング素子および第２のスイッチング素子と、第１整流部の出力間に挿入され、第２のスイッチング回路を構成する直列接続された第３のスイッチング素子および第４のスイッチング素子と、一次巻線の一方が前記第１のスイッチング素子および前記第２のスイッチング素子の接続部に接続されており、一次巻線の他方が第３のスイッチング素子および第４のスイッチング素子の接続部に接続される電力変換用トランスと、電力変換用トランスの出力を整流する第２整流部と、第２整流部からの出力電流または出力電圧を検出する出力検出部と、予め出力電流または出力電圧を設定するための出力設定部と、出力検出部からの信号と前記出力設定部からの信号との誤差を求めて出力する誤差増幅部と、誤差増幅部からの信号に基づいて、第１のスイッチング回路および第２のスイッチング回路の動作を制御する信号を出力するインバータ制御部と、を備え、インバータ制御部は、第１のスイッチング回路を構成する第１のスイッチング素子および第２のスイッチング素子を交互に導通させるための駆動信号を出力する第１のスイッチング回路制御部と、第２のスイッチング回路を構成する第３のスイッチング素子および第４のスイッチング素子を交互に導通させるための駆動信号を出力する第２のスイッチング回路制御部と、を有し、第２のスイッチング回路制御部は、誤差増幅部からの信号に基づいて、第３のスイッチング素子および第４のスイッチング素子を導通させる時間である導通幅を生成して出力するパルス幅変調部と、第１のスイッチング回路制御部からの駆動信号に対して誤差増幅信号に基づいて、位相差の駆動信号を生成する位相制御部と、誤差増幅信号に基づいて、位相制御部からの駆動パルス幅を変更する駆動パルス幅変更部と、パルス幅変調部からの信号、位相制御部からの信号および駆動パルス幅変更部からの信号を入力して誤差増幅部からの信号に基づいて、パルス幅変調部からの信号、位相制御部からの信号および駆動パルス幅変更部からの信号のうちのいずれかを出力する信号切換部と、を含む構成からなる。
【００６９】
この構成により、インバータ制御装置において、ＰＷＭ制御方式と位相制御方式の２つの制御ができる。したがって、誤差増幅信号が予め決めた閾値より大きい場合には、ＰＷＭ制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができる。また、誤差増幅信号が予め決めた閾値以下の場合には、位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。
【００７０】
また、本発明のインバータ制御装置は、交流入力を整流する第１整流部と、第１整流部の出力間に挿入され、第１のスイッチング回路を構成する直列接続された第１のスイッチング素子および第２のスイッチング素子と、第１整流部の出力間に挿入され、第２のスイッチング回路を構成する直列接続された第３のスイッチング素子および第４のスイッチング素子と、一次巻線の一方が第１のスイッチング素子および第２のスイッチング素子の接続部に接続されており、一次巻線の他方が第３のスイッチング素子および第４のスイッチング素子の接続部に接続される電力変換用トランスと、電力変換用トランスの出力を整流する第２整流部と、第２整流部からの出力電流または出力電圧を検出する出力検出部と、予め出力電流または出力電圧を設定するための出力設定部と、出力検出部からの信号と出力設定部からの信号との誤差を求めて出力する誤差増幅部と、誤差増幅部からの信号に基づいて、第１のスイッチング回路および第２のスイッチング回路の動作を制御する信号を出力するインバータ制御部と、を備え、インバータ制御部は、第１のスイッチング回路を構成する第１のスイッチング素子および第２のスイッチング素子を交互に導通させるための駆動信号を出力する第１のスイッチング回路制御部と、第２のスイッチング回路を構成する第３のスイッチング素子および第４のスイッチング素子を交互に導通させるための駆動信号を出力する第２のスイッチング回路制御部と、を有し、第２のスイッチング回路制御部は、誤差増幅部からの信号に基づいて、第３のスイッチング素子および第４のスイッチング素子を導通させる時間である導通幅を生成して出力するパルス幅変調部と、パルス幅変調部が出力した駆動信号の前部に付加する駆動信号を出力する追加駆動パルス生成部と、パルス幅変調部の出力および追加駆動パルス生成部の出力を合成する合成部と、を含む構成からなる。
【００７１】
この構成により、インバータ制御装置において、ＰＷＭ制御方式と位相制御方式の２つの制御ができる。したがって、誤差増幅信号が予め決めた閾値より大きい場合には、ＰＷＭ制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができる。また、誤差増幅信号が予め決めた閾値以下の場合には、位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。
【００７２】
また、本発明のインバータ制御方法は、交流入力を整流する第１整流部と、第１整流部の出力間に挿入され、第１のスイッチング回路を構成する直列接続された第１のスイッチング素子および第２のスイッチング素子と、第１整流部の出力間に挿入され、第２のスイッチング回路を構成する直列接続された第３のスイッチング素子および第４のスイッチング素子と、一次巻線の一方が第１のスイッチング素子および第２のスイッチング素子の接続部に接続されており、一次巻線の他方が第３のスイッチング素子および第４のスイッチング素子の接続部に接続される電力変換用トランスと、電力変換用トランスの出力を整流する第２整流部と、第２整流部からの出力電流または出力電圧を検出する出力検出部と、予め出力電流または出力電圧を設定するための出力設定部と、出力検出部からの信号と出力設定部からの信号との誤差を求めて出力する誤差増幅部と、誤差増幅部からの信号に基づいて、第１のスイッチング回路および第２のスイッチング回路の動作を制御する信号を出力するインバータ制御部と、を備えたインバータ制御装置のインバータ制御方法であって、インバータ制御部を用いた方法として、誤差増幅部からの信号に基づいて、第３のスイッチング素子および第４のスイッチング素子を導通させる時間を変更するパルス幅変更制御ステップと、誤差増幅部からの信号に基づいて、第１のスイッチング素子および第２のスイッチング素子の導通時間に対して、位相差を有するように第３のスイッチング素子および第４のスイッチング素子の導通時間を変更する位相制御ステップと、を有し、誤差増幅信号の大きさが、予め定めた第１の範囲内の大きさである場合にはパルス幅制御ステップを行い、誤差増幅信号の大きさが、第１の範囲よりも小さい、予め定めた第２の範囲内の大きさである場合には、少なくとも位相制御ステップを行う方法からなる。
【００７３】
この方法により、インバータ制御方法において、ＰＷＭ制御方式と位相制御方式の２つの制御ができる。したがって、誤差増幅信号が予め決めた閾値より大きい場合には、ＰＷＭ制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができる。また、誤差増幅信号が予め決めた閾値以下の場合には、位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。
【００７４】
以上のように、本願発明によれば、ＰＷＭ制御方式と位相制御方式の２つの制御が可能であり、誤差増幅信号が予め決めた閾値より大きい場合にはＰＷＭ制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができ、誤差増幅信号が予め決めた閾値以下の場合には位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。
【図面の簡単な説明】
【００７５】
【図１】図１は、本発明の実施の形態１におけるアーク溶接機のインバータ制御装置の要部の概略構成を示す図である。
【図２Ａ】図２Ａは、本発明の実施の形態１におけるアーク溶接機のインバータ制御装置の構成部材の動作を示す模式図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態１におけるアーク溶接機のインバータ制御装置の構成部材の動作を示す模式図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態１におけるアーク溶接機のインバータ制御装置の構成部材の動作を示す模式図である。
【図３】図３は、本発明の実施の形態２におけるアーク溶接機のインバータ制御装置の要部の概略構成を示す図である。
【図４Ａ】図４Ａは、本発明の実施の形態２におけるアーク溶接機のインバータ制御装置の動作を示す模式図である。
【図４Ｂ】図４Ｂは、本発明の実施の形態２におけるアーク溶接機のインバータ制御装置の構成部材の動作を示す模式図である。
【図４Ｃ】図４Ｃは、本発明の実施の形態２におけるアーク溶接機のインバータ制御装置の構成部材の動作を示す模式図である。
【図５】図５は、本発明の実施の形態３におけるアーク溶接機のインバータ制御装置の要部の概略構成を示す図である。
【図６Ａ】図６Ａは、本発明の実施の形態３におけるアーク溶接機のインバータ制御装置の構成部材の動作を示す模式図である。
【図６Ｂ】図６Ｂは、本発明の実施の形態３におけるアーク溶接機のインバータ制御装置の構成部材の動作を示す模式図である。
【図６Ｃ】図６Ｃは、本発明の実施の形態３におけるアーク溶接機のインバータ制御装置の構成部材の動作を示す模式図である。
【図７Ａ】図７Ａは、本発明の実施の形態３におけるインバータ制御装置のインバータ動作の説明図である。
【図７Ｂ】図７Ｂは、本発明の実施の形態３におけるインバータ制御装置のインバータ動作の説明図である。
【図８Ａ】図８Ａは、位相制御方式のインバータ動作の説明図である。
【図８Ｂ】図８Ｂは、位相制御方式のインバータ動作の説明図である。
【図９Ａ】図９Ａは、スナバー充電経路を示す図である。
【図９Ｂ】図９Ｂは、スナバー充電経路を示す図である。
【図１０Ａ】図１０Ａは、駆動回路の概略構成を示す図である。
【図１０Ｂ】図１０Ｂは、駆動回路の各部における波形を示す図である。
【図１１】図１１は、従来のパルス幅変調方式の溶接機の要部の概略構成を示す図である。
【図１２】図１２は、従来の位相制御方式の溶接機の要部の概略構成を示す図である。
【図１３】図１３は、従来の片側ブリッジ固定導通幅ＰＷＭ制御方式の溶接機の要部の概略構成を示す図である。
【図１４Ａ】図１４Ａは、従来のパルス幅変調方式の溶接機のインバータの動作を示す模式図である。
【図１４Ｂ】図１４Ｂは、従来のパルス幅変調方式の溶接機のインバータの動作を示す模式図である。
【図１４Ｃ】図１４Ｃは、従来のパルス幅変調方式の溶接機のインバータの動作を示す模式図である。
【図１５Ａ】図１５Ａは、従来の位相制御方式の溶接機のインバータの動作を示す模式図である。
【図１５Ｂ】図１５Ｂは、従来の位相制御方式の溶接機のインバータの動作を示す模式図である。
【図１５Ｃ】図１５Ｃは、従来の位相制御方式の溶接機のインバータの動作を示す模式図である。
【図１６Ａ】図１６Ａは、片側ブリッジ固定導通幅ＰＷＭ制御方式の溶接機のインバータの動作を示す模式図である。
【図１６Ｂ】図１６Ｂは、片側ブリッジ固定導通幅ＰＷＭ制御方式の溶接機のインバータの動作を示す模式図である。
【図１６Ｃ】図１６Ｃは、片側ブリッジ固定導通幅ＰＷＭ制御方式の溶接機のインバータの動作を示す模式図である。
【発明を実施するための形態】
【００７６】
以下、本発明の一実施の形態について図面を参照しながら説明する。以下の図面においては、同じ構成要素については同じ符号を付しているので説明を省略する場合がある。なお、この実施の形態によって本発明が限定されるものではない。
【００７７】
（実施の形態１）
本実施の形態１のインバータ制御装置を用いたアーク溶接機について、図１および図２Ａ〜Ｃを用いて説明する。図１は、本実施の形態１におけるアーク溶接機の要部の概略構成を示す図である。図２Ａ〜Ｃは、本実施の形態１のアーク溶接機の構成部材の動作を示す模式図である。図２Ａ〜Ｃは、アーク溶接機の動作を説明するための図であり、溶接出力が小出力の場合（図２Ａ）、中出力の場合（図２Ｂ）および大出力の場合（図２Ｃ）における、スイッチング素子の動作、インバータ導通期間およびトランス１次電流波形をそれぞれ示している。
【００７８】
なお、溶接出力における小出力、中出力および大出力の区別は、例えば、後述する誤差増幅部１１からの誤差増幅信号の大きさに基づいて行っている。すなわち、誤差増幅信号が予め定めた第１の閾値以下である場合を小出力とし、誤差増幅信号が予め定めた第１の閾値より大きく予め定めた第２の閾値以下である場合を中出力とし、誤差増幅信号が予め定めた第２の閾値より大きい場合を大出力としている。
【００７９】
そして、第１の閾値や第２の閾値は、例えば、実際に溶接を行った結果などから定めることができる。
【００８０】
図１に示すように、アーク溶接機のインバータ制御装置は、第１整流部５と、第１のスイッチング素子１および第２のスイッチング素子２と、第３のスイッチング素子３および第４のスイッチング素子４と、電力変換用のトランス６と、第２整流部７と、電圧検出部２０などの出力検出部と、出力設定部１２と、誤差増幅部１１と、インバータ制御部２９と、を備えている。ここで、第１整流部５は、交流入力を整流する。第１のスイッチング素子１および第２のスイッチング素子２は、第１整流部５の出力間に挿入され、第１のスイッチング回路２５を構成して直列接続されている。第３のスイッチング素子３および第４のスイッチング素子４は、第１整流部５の出力間に挿入され、第２のスイッチング回路２６を構成して直列接続されている。電力変換用のトランス６は、一次巻線の一方が、第１のスイッチング素子１と第２のスイッチング素子２の接続部に接続され、一次巻線の他方が、第３のスイッチング素子３と第４のスイッチング素子４の接続部に接続されている。トランス６の一次巻線には、コンデンサ１０が直列に挿入されている。第２整流部７は、トランス６の出力を整流する。出力検出部は、電圧検出部２０や電流検出部９を含んでいる。電圧検出部２０は、第２整流部７からの出力電圧を検出する。電流検出器８は、第２整流部７からの出力電流を検出する。電流検出部９は、電流検出器８の信号をフィードバック信号に変換する。誤差増幅部１１は、溶接出力電流を設定するための出力設定部１２と電流検出部９からの出力電流検出信号と出力電流設定部１２からの出力設定信号との誤差を求めて増幅する。インバータ制御部２９は、誤差増幅部１１からの誤差増幅信号に応じて第１のスイッチング回路２５と第２のスイッチング回路２６の動作を制御する。
【００８１】
そして、インバータ制御部２９は、第１のスイッチング回路制御部２７と第２のスイッチング回路制御部２８とを有している。ここで、第１のスイッチング回路制御部２７は、第１のスイッチング素子１と第２のスイッチング素子２を交互に導通させるための駆動信号を発生する。第２のスイッチング回路制御部２８は、第３のスイッチング素子３と第４のスイッチング素子４を交互に導通させるための駆動信号を発生する。
【００８２】
第１のスイッチング回路制御部２７は、第１のスイッチング素子１と第２のスイッチング素子２を一定導通幅で駆動するインバータ駆動基本パルス生成部１３を備えている。インバータ駆動基本パルス生成部１３は、予め決められた導通時間を指示するものであり、例えば、半周期全ての時間からスイッチング素子のデッドタイムを除いた時間を導通時間として指示するものである。
【００８３】
第２のスイッチング回路制御部２８は、パルス幅変調部１４と、位相制御部１５と、信号切換部１９と、を含んでいる。ここで、パルス幅変調部１４は、第１のスイッチング回路制御部２７のインバータ駆動基本パルス生成部１３から入力した駆動信号と誤差増幅部１１から入力した誤差増幅信号に応じた導通幅を生成して出力する。位相制御部１５は、第１のスイッチング回路制御部２７のインバータ駆動基本パルス生成部１３から入力した駆動信号と誤差増幅部１１から入力した誤差増幅信号に応じた位相差の駆動信号を生成する。信号切換部１９は、パルス幅変調部１４の出力信号と位相制御部１５の出力信号を切り換えて第３の駆動回路２３と第４の駆動回路２４に出力する。
【００８４】
そして、第１の駆動回路２１は、第１のスイッチング素子１の駆動を制御するものであり、第２の駆動回路２２は、第２のスイッチング素子２の駆動を制御するものである。第３の駆動回路２３は、第３のスイッチング素子３の駆動を制御するものであり、第４の駆動回路２４は第４のスイッチング素子４の駆動を制御するものである。
【００８５】
この構成により、後述するように、インバータ制御装置において、ＰＷＭ制御方式と位相制御方式の２つの制御ができる。したがって、誤差増幅信号が予め決めた閾値より大きい場合には、ＰＷＭ制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができる。また、誤差増幅信号が予め決めた閾値以下の場合には、位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。
【００８６】
また、図２Ａ〜Ｃは、本実施の形態におけるインバータの動作状態を表したものである。図２Ａ〜Ｃにおいて、図２Ａは小出力時すなわちインバータ導通期間が短い場合の動作状態を表している。図２Ｂは中出力時すなわちインバータ導通期間が中領域での動作状態を表しており、図２Ｃは大出力時すなわちインバータ導通期間が大きい場合の動作状態を表している。そして、図２Ａ、図２Ｂ、図２Ｃは、それぞれの出力時に、第１のスイッチング素子１から第４のスイッチング素子４までの導通状態と、インバータ回路の導通期間と、トランス６の１次電流波形を模式的に表している。
【００８７】
また、図２Ａから図２Ｃにおいて、第１のスイッチング素子１から第４のスイッチング素子４の動作波形に矢印を付加した部分は、出力制御時の波形変化の様子を表している。なお、波形のエッジ部（立ち下がり部であり、黒丸を付した部分）に付加した矢印は、エッジ部が前後に移動して動作し、動作波形が伸縮してインバータ導通期間で示されるように出力を制御することを示している。また、波形の上部に付加した矢印は、動作波形の伸縮はせず動作波形全体が前後に移動して動作する。これにより、動作波形の位相が変化して、インバータ導通期間で示されるように出力を導通期間で制御することを示している。また、トランス１次電流波形において、横縞線の部分は、背景技術で説明したように回生電流を表している。
【００８８】
以上のように構成されたアーク溶接機について、その動作を説明する。図１において、第１整流部５で整流された三相または単相交流入力は、第１のスイッチング素子１から第４のスイッチング素子４で構成されるフルブリッジインバータ回路で周波数の高い交流に変換され、トランス６の１次側に入力される。トランス６の２次側出力は、第２整流部７にて整流され、アーク溶接機の出力端子３８と出力端子３９を通してアーク負荷部である図示しない電極と母材に供給される。
【００８９】
アーク溶接機の出力電流は、電流検出器８で検出され、電流検出器８から電流検出部９を介して出力電流に比例した帰還信号が誤差増幅部１１に入力される。誤差増幅部１１では、出力設定部１２からの出力電流設定値と電流検出部９からの帰還信号とが比較され、両者の誤差増幅信号を出力する。なお、この誤差増幅信号は、パルス幅変調部１４と、位相制御部１５と、信号切換部１９に入力される。
【００９０】
インバータ駆動基本パルス生成部１３では、第１のスイッチング回路２５を構成する第１のスイッチング素子１と第２のスイッチング素子２を交互に固定導通幅で駆動するためのインバータ駆動基本パルスが出力される。なお、このインバータ駆動基本パルスは、例えば、第１のスイッチング素子１と第２のスイッチング素子２が最大の導通幅となるようなパルス信号である。
【００９１】
このインバータ駆動基本パルスは、第１の駆動回路２１と第２の駆動回路２２において、第１のスイッチング素子１と第２のスイッチング素子２を駆動するのに適した信号に変換され、第１のスイッチング素子１と第２のスイッチング素子２に入力される。
【００９２】
パルス幅変調部１４では、インバータ駆動基本パルス生成部１３で生成されたインバータ駆動用の基本パルス波形を入力する。この基本パルス波形を基準に、誤差増幅部１１からの誤差増幅信号レベルに応じた幅の駆動パルスが生成される。この駆動パルスは、１パルスおきに第３の駆動回路２３用と第４の駆動回路２４用との２系統に分離され、インバータ駆動用の２系統の駆動信号として、信号切換部１９に入力される。
【００９３】
また、位相制御部１５では、インバータ駆動基本パルス生成部１３で生成されたインバータ駆動用の基本パルス波形を入力する。この基本パルス波形に対して、誤差増幅信号レベルに応じた位相差を有する駆動パルスが生成される。この駆動パルスは、１パルスおきに第３の駆動回路２３用と第４の駆動回路２４用の２系統に分離され、インバータ駆動用の２系統の駆動信号として、信号切換部１９に入力される。
【００９４】
信号切換部１９は、誤差増幅部１１からの誤差増幅信号レベルに応じて、パルス幅変調部１４から入力した駆動信号と位相制御部１５から入力した駆動信号を切り換え、すなわち選択して、第３の駆動回路２３と第４の駆動回路２４に出力する。この信号切換部１９から出力された駆動信号は、第３の駆動回路２３と第４の駆動回路２４において第３のスイッチング素子３と第４のスイッチング素子４を駆動するのに適した信号に変換され、第３のスイッチング素子３と第４のスイッチング素子４に入力される。
【００９５】
第１のスイッチング素子１の導通期間と第４スイッチング素子４の導通期間が重なる期間に、トランス６に第１のスイッチング素子１から第４のスイッチング素子４の方向へ１次電流が流れる。第２のスイッチング素子２の導通期間と第３のスイッチング素子３の導通期間が重なる期間に、トランス６に第３のスイッチング素子３から第２のスイッチング素子２の方向へ１次電流が流れる。このようにして、第１整流部５の出力は交流電流に変換され、トランス６の２次巻線より溶接に適した出力に変換されて出力される。そして、トランス６の２次巻線の出力は、第２整流部７で直流に変換され、溶接出力として溶接機より出力される。
【００９６】
信号切換部１９において、誤差増幅信号の大きさが予め決定されている閾値より大きい場合、すなわち、トランス電流導通幅が大なる場合に、パルス幅変調部１４からの駆動信号を出力し、誤差増幅信号レベルが予め決定されている閾値より以下の場合、すなわち、トランス電流導通幅が小なる場合、位相制御部１５からの駆動信号を出力するように設定する。
【００９７】
このようにすれば、第２のスイッチング回路２６を構成する第３のスイッチング素子３と第４のスイッチング素子４は、大出力時にはパルス幅変調方式で駆動され、小出力時には位相制御方式にて駆動される。従って、大出力時には位相制御方式と比べて回生電流を抑制することができ、小出力時にはＰＷＭ方式の場合と比べて小さい電流の制御を精度良く行うことができる。
【００９８】
なお、位相制御方式を行う際のパルス幅は、例えば、パルス幅変調方式から位相制御方式に切り換わる際のパルス幅変調方式を行っているときのパルス幅とする。
【００９９】
なお、第１のスイッチング回路２５を構成する第１のスイッチング素子１と第２のスイッチング素子２は、出力に関係なく、インバータ駆動基本パルス生成部１３からの信号に基づいて、第１の駆動回路２１と第２の駆動回路２２により固定導通幅で交互に動作する。
【０１００】
次に、図２Ａ〜Ｃを用いて、本実施の形態１のアーク溶接機のインバータ制御装置の動作について説明する。
【０１０１】
図２Ａ〜Ｃは、アーク溶接機の構成部材の動作の例、すなわちインバータ制御装置の回路動作の例を示したものである。最小導通幅付近を含む小出力時の制御動作を示す図２Ａと中出力時の制御動作を示す図２Ｂでは、第１のスイッチング回路２５に対して第２のスイッチング回路２６が位相制御方式で制御されて動作している例を示している。図２Ｃは、パルス幅変調方式で制御されて動作している例を示している。
【０１０２】
なお、図２Ａと図２Ｂの位相制御された駆動信号の駆動パルス幅を、図２Ｃのパルス幅変調動作から図２Ｂの位相制御動作へ切り換わる時点の駆動信号幅に設定する。これにより、パルス幅変調動作から位相制御動作へ連続的に制御が移行するように設定されている。
【０１０３】
また、パルス幅変調動作から位相制御動作へ切り換わる時点の駆動信号幅とは、例えば、最大導通幅を１００％とした場合、５０％より小さい駆動信号幅とする。
【０１０４】
また、図１に示すように、トランス６の一次巻線に直列にコンデンサ１０が設けられている。これにより、図２Ａ、図２Ｂ、図２Ｃのトランス１次電流波形の横縞線に示すように、コンデンサ１０により回生電流を低減することができる。したがって、位相制御方式で制御を行う場合であっても、従来の位相制御方式のように回生電流によりスイッチング素子が発熱してしまうことを抑制することができる。なお、コンデンサ１０の容量は、３５０Ａ出力クラスのアーク溶接機で数μＦに設定することが、回生電流の抑制に対して最も効果的である。このことは、実験的に確かめられている。
【０１０５】
また、第１のスイッチング回路２５の動作を最大導通幅付近に設定することで、トランス１次電流の遮断は、第３のスイッチング素子３と第４のスイッチング素子４が行うことになる。これにより、第１のスイッチング素子１と第２のスイッチング素子２は電流を遮断しないため、第１のスイッチング素子１と第２のスイッチング素子２のスイッチング損失を大幅に低減し、発熱を抑制することができる。
【０１０６】
以上のように、本実施の形態１のインバータ制御装置を用いたアーク溶接機によれば、片側のスイッチング回路である第１のスイッチング回路２５を固定導通幅で駆動し、他方のスイッチング回路である第２のスイッチング回路２６を大出力時にはパルス幅変調方式で駆動し、小出力時には位相制御方式で駆動する。さらに、トランス６の１次側に直列に接続したコンデンサ１０により回生電流を抑制する。これらのことにより、パルス幅変調方式と位相制御方式の長所を融合したインバータ制御装置を実現でき、スイッチング素子の発熱を大幅に抑制しつつ、小出力時の高精度な制御を可能とするインバータ制御装置を用いたアーク溶接機を実現することができる。
【０１０７】
なお、パルス幅変調方式と位相制御方式との切り換えについては、誤差増幅部１１からの信号が予め決められた閾値より大きい場合にはパルス幅変調方式とし、小さい場合には位相制御方式とする。
【０１０８】
また、本実施の形態１において、出力電流検出器８と出力電流検出部９を用いた電流制御について述べたが、出力電流検出器を出力電圧検出部２０に置き変えて、電圧制御を行う場合も同様の動作を行うことは言うまでもない。消耗電極式の溶接においては電圧制御が適しており、非消耗電極式の溶接においては電流制御が適している。
【０１０９】
また、実施の形態において、インバータ制御部２９として、ＣＰＵやＤＳＰやＦＰＧＡ等のプログラム可能な論理集積素子を用いるようにしてもよい。
【０１１０】
（実施の形態２）
本実施の形態２のインバータ制御装置を用いたアーク溶接機について、図３と図４Ａ〜Ｃを用いて説明する。図３は、本実施の形態２におけるアーク溶接機のインバータ制御装置の要部の概略構成を示す図である。図４Ａ〜Ｃは、本実施の形態２のアーク溶接機のインバータ制御装置の動作を説明するための図である。溶接出力が小出力の場合（図４Ａ）、中出力の場合（図４Ｂ）および大出力の場合（図４Ｃ）のインバータ制御装置における、スイッチング素子の動作と、インバータ導通期間と、トランス１次電流波形を示している。
【０１１１】
なお、本実施の形態において、実施の形態１と同様の構成や同様の箇所については同一の符号を付して詳細な説明を省略する。
【０１１２】
実施の形態１と異なる主な点は、インバータ制御部２９の構成であり、後述するように、駆動パルス幅変更部１７を備えた点である。また、信号切換部１９が、パルス幅変調部１４の出力信号と、位相制御部１５の出力信号と、駆動パルス幅変更部１７からの出力信号と、を切り換えて第３の駆動回路２３と第４の駆動回路２４に出力するようにした点である。
【０１１３】
図３のアーク溶接機のインバータ制御装置において、インバータ制御部２９を構成する第２のスイッチング回路制御部２８は、位相制御部１５からの駆動パルス幅を変更する駆動パルス幅変更部１７を備えている。このように、駆動パルス幅変更部１７は、位相制御部１５からの駆動パルス幅を変更するので、駆動パルス幅変更部１７の出力は結局、位相とパルス幅の両方を変更した信号となる。
【０１１４】
また、図４Ａ〜Ｃは、本実施の形態２におけるインバータ制御装置の動作状態を表したものである。図４Ａは、小出力時すなわちインバータ導通期間が短い場合の動作状態を表している。図４Ｂは、中出力時すなわちインバータ導通期間が中領域での動作状態を表している。図４Ｃは、大出力時すなわちインバータ導通期間が大きい場合の動作状態を表している。そして、それぞれ第１のスイッチング素子１から第４のスイッチング素子４までの導通状態と、インバータ回路の導通期間と、トランス１次電流波形をそれぞれ模擬的に表している。
【０１１５】
また、図４Ａ、図４Ｂ、図４Ｃにおいて、第１のスイッチング素子１から第４のスイッチング素子４までの動作波形に矢印を付加した部分は、出力制御時の波形変化の様子を表している。動作波形のエッジ部に付加した矢印は、エッジ部（波形の立ち下り部）が前後に動作して動作波形が伸縮することを示している。動作波形の上部に付加した矢印は、動作波形全体が前後に移動して動作し、動作波形の位相が変化して、インバータ導通期間で示されるように出力を導通期間で制御することを示している。また、トランス１次電流波形で横縞線の部分は、回生電流を表している。
【０１１６】
以上のように構成されたアーク溶接機のインバータ制御装置について、その動作を説明する。
【０１１７】
図３において、図１と同一の符号で表された箇所は実施の形態１と同じ動作であるため、詳細な説明を省略する。
【０１１８】
誤差増幅部１１から第２のスイッチング回路制御部２８に入力された誤差増幅信号は、パルス幅変調部１４と位相制御部１５に入力される。
【０１１９】
パルス幅変調部１４では、インバータ駆動基本パルス生成部１３で生成されたインバータ駆動用の基本パルス波形を基準に、誤差増幅信号レベル（大きさ）に基づいた幅の駆動パルスが生成される。この駆動パルスは１パルスおきに２系統に分離され、インバータ駆動用の２系統の駆動信号として出力される。
【０１２０】
位相制御部１５では、インバータ駆動基本パルス生成部１３で生成されたインバータ駆動用の基本パルス波形に対して、誤差増幅信号レベルに基づいた位相差を有する駆動パルスが生成される。この駆動パルスは１パルスおきに２系統に分離され、インバータ駆動用の２系統の駆動信号として、信号切換部１９に入力されるとともに、駆動パルス幅変更部１７にも入力される。
【０１２１】
駆動パルス幅変更部１７では、誤差増幅信号のレベルに基づいて位相制御部１５から入力した駆動信号の幅が変更され、信号切換部１９に入力される。なお、駆動パルス幅変更部１７において、誤差増幅信号レベルの大きさに反比例するように駆動信号幅を変更するように設定する。これにより、誤差増幅信号レベルが小さい場合には、すなわちインバータ出力が減少するとともに、駆動信号幅が拡大し、通常の位相制御動作に近づく。例えば、図４Ａに示すように、第１のスイッチング回路２５を構成するスイッチング素子の立ち上がり時よりも時間的に前の部分の幅が拡大する。
【０１２２】
信号切換部１９では、誤差増幅信号レベルに基づいて、パルス幅変調部１４からの駆動信号と、位相制御部１５からの駆動信号と、駆動パルス幅変更部１７からの駆動信号を切り換えて出力する。
【０１２３】
このようにすれば、第２のスイッチング回路２６を構成する第３のスイッチング素子３と第４のスイッチング素子４は、大出力時にはパルス幅変調方式で駆動され、中出力時には比較的短い駆動パルス幅の位相制御方式で駆動される。さらに、小出力時には位相制御方式で動作しつつ駆動パルス幅が出力の減少に応じて拡大し、最小出力時には通常の位相制御方式と同状態となるように動作させることができる。
【０１２４】
なお、誤差増幅信号が、予め定めた第１の閾値以下である場合には駆動パルス幅変更部１７からの駆動信号を出力する。また、誤差増幅信号が、予め定めた第１の閾値より大きく、予め定めた第２の閾値以下である場合には位相制御部１５からの駆動信号を出力する。また、誤差増幅信号が、予め定めた第２の閾値より大きい場合にはパルス幅変調部１４からの駆動信号を出力する。そして、第１の閾値や第２の閾値は、例えば、実際に溶接を行った結果などから、その溶接に適した所定の値に定めることができる。
【０１２５】
すなわち、本発明の実施の形態１におけるインバータ制御方法は、上述の本実施の形態１および２のインバータ制御装置のインバータ制御方法であって、インバータ制御部２９を用いた方法として、パルス幅変更制御ステップと、制御ステップと、を有した方法からなる。ここで、パルス幅変更制御ステップは、誤差増幅部１１からの信号に基づいて、第３のスイッチング素子３および第４のスイッチング素子４を導通させる時間を変更するステップである。また、位相制御ステップは、誤差増幅部１１からの信号に基づいて、第１のスイッチング素子１および第２のスイッチング素子２の導通時間に対して、位相差を有するように第３のスイッチング素子３および第４のスイッチング素子４の導通時間を変更するステップである。
【０１２６】
そして、本実施の形態１および２のインバータ制御方法は、誤差増幅信号の大きさが、予め定めた第１の範囲内の大きさである場合にはパルス幅制御ステップを行い、誤差増幅信号の大きさが、前記第１の範囲よりも小さい、予め定めた第２の範囲内の大きさである場合には、少なくとも位相制御ステップを行う方法からなる。
【０１２７】
この方法により、インバータ制御方法において、ＰＷＭ制御方式と位相制御方式の２つの制御ができる。したがって、誤差増幅信号が予め決めた閾値より大きい場合には、ＰＷＭ制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができる。また、誤差増幅信号が予め決めた閾値以下の場合には、位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。
【０１２８】
また、誤差増幅信号の大きさが第２の範囲よりも小さい、予め定めた第３の範囲の大きさである場合には、インバータ制御部は、パルス幅制御ステップおよび位相制御ステップの両方を行う方法としてもよい。
【０１２９】
この方法により、誤差増幅信号が予め決めた閾値より大きい場合には、ＰＷＭ制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができる。また、誤差増幅信号が予め決めた閾値以下の場合には、位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。
【０１３０】
また、第１の範囲と第２の範囲とは連続しており、誤差増幅信号の大きさが第２の範囲内の大きさである場合に行われる位相制御ステップは、誤差増幅信号が前記第１の範囲の最小の大きさであるときのパルス幅に固定して行われる方法としてもよい。
【０１３１】
この方法により、誤差増幅信号が予め決めた閾値より大きい場合には、ＰＷＭ制御方式で制御を行うことにより回生電流を抑制してスイッチング素子の発熱を抑制することができる。また、誤差増幅信号が予め決めた閾値以下の場合には、位相制御方式で制御を行うことにより出力電流を精度良く制御することができる。
【０１３２】
信号切換部１９から出力された駆動信号は、第３の駆動回路２３と第４の駆動回路２４で第３のスイッチング素子３と第４のスイッチング素子４を駆動するのに適した信号に変換され、第３のスイッチング素子３と第４のスイッチング素子４に入力される。なお、信号切換部１９から出力される信号の切り換えは、誤差増幅部１１が出力する信号に基づいて行われる。
【０１３３】
第１のスイッチング素子１の導通期間と第４のスイッチング素子４の導通期間が重なる期間に、トランス６に第１のスイッチング素子１から第４のスイッチング素子４の方向へ１次電流が流れる。そして、第２のスイッチング素子２の導通期間と第３のスイッチング素子３の導通期間が重なる期間に、トランス６に第３のスイッチング素子３から第２のスイッチング素子２の方向へ１次電流が流れる。このようにして、第１整流部５の出力は交流電流に変換されて、トランス６の２次巻線から溶接に適した出力に変換されて出力される。トランス６の２次巻線の出力は、第２整流部７で直流に変換され、溶接出力として溶接機から出力される。
【０１３４】
図４Ａ〜Ｃは、本実施の形態２のアーク溶接機のインバータ制御装置の動作例を示したものである。図４Ａは小出力時の制御動作を表しておいる。図４Ａに示すように、小出力状態から最小出力状態に移行するにしたがって、第２のスイッチング回路２６は、第１のスイッチング回路２５に対して位相がずれながら駆動パルス幅が拡大する。そして、第２のスイッチング回路２６は、最終的にゼロ出力時には従来の位相制御方式と同状態となっていることを示している。
【０１３５】
図４Ｂは中出力時の制御動作を表しており、第２のスイッチング回路２６は第１のスイッチング回路２５に対して、一定の導通幅を維持しながら位相制御動作していることを示している。
【０１３６】
図４Ｃは大出力時の制御動作を表しており、第２のスイッチング回路２６は第１のスイッチング回路２５に対してパルス幅変調方式で動作していることを示している。
【０１３７】
また、本実施の形態２のインバータ制御装置によれば、図３に示すようにトランス６の一次巻線に直列にコンデンサ１０を設けているので、図４Ａ〜Ｃのトランス１次電流波形の横縞線に示すようにコンデンサ１０を設けていない場合に比べて回生電流を低減することができる。図４Ａから図４Ｃまでのいずれの状態でも、回生電流を低減することができる。このことは、従来の位相制御方式において回生電流により発生していたスイッチング素子の発熱を、大幅に抑制することができることを示している。
【０１３８】
また、第１のスイッチング回路２５の動作を最大導通幅付近に設定する。これにより、トランス１次電流の遮断は第３のスイッチング素子３と第４のスイッチング素子４が行うことになる。したがって、第１のスイッチング素子１と第２のスイッチング素子２は電流を遮断しないため、第１のスイッチング素子１と第２のスイッチング素子２のスイッチング損失を大幅に低減して発熱を抑制することが可能となる。
【０１３９】
また、最小出力時に従来の位相制御動作と同様の動作を行うことで、第２のスナバーコンデンサ３６への充電電流によるトランス電流通電を防止することができる。
【０１４０】
以上のように、本実施の形態２のインバータ制御装置によれば、片側のスイッチング回路である第１のスイッチング回路２５を固定導通幅で駆動する。そして、他方のスイッチング回路である第２のスッチング回路２６を大出力時にはパルス幅変調方式で駆動し、中出力時には位相制御方式で駆動し、トランス１次側に直列に接続したコンデンサ１０で回生電流を抑制する。これにより、パルス幅変調方式と位相制御方式の長所を融合した、すなわち、スイッチング素子の発熱を大幅に抑制しつつ、小出力時の高精度な制御を可能とするインバータ溶接機を実現できる。
【０１４１】
また、小出力時には、位相制御方式とパルス幅変調方式の両方を行い、その結果、パルス幅変調方式で出力する駆動信号の時間的に前の部分に駆動信号を付加したものと同様の駆動信号となる。これにより、微小導通幅時にもスイッチング素子の導通を安定化することができる。
【０１４２】
また、本実施の形態２のインバータ制御装置において、出力電流検出器８と出力電流検出部９を用いた電流制御について述べた。この電流制御において、出力電流検出器を出力電圧検出部２０に置き変えて、電圧制御を行う場合も同様の動作を行うことは言うまでもない。
【０１４３】
また、実施の形態において、インバータ制御部２９として、ＣＰＵやＤＳＰやＦＰＧＡ等のプログラム可能な論理集積素子を用いてもよい。
【０１４４】
（実施の形態３）
本実施の形態３のアーク溶接機のインバータ制御装置について、図５から図７を用いて説明する。図５は、本実施の形態３におけるアーク溶接機のインバータ制御装置の要部の概略構成を示す図である。図６Ａ〜Ｃは、本実施の形態のアーク溶接機のインバータ制御装置の動作を説明するための模式図である。溶接出力が小出力の場合（図６Ａ）、中出力の場合（図６Ｂ）および大出力の場合（図６Ｃ）における、スイッチング素子の動作と、インバータ導通期間と、トランス１次電流波形をそれぞれ示している。図７Ａ、Ｂは、インバータ動作の説明図で動作状態の変化を表している。図７Ａは１周期分の波形全体を表し、図７Ｂは図７ＡにおけるＴ１からＴ５で表す時間領域のそれぞれの部分でのスイッチング素子導通状態と回路電流の動作状態を表したものである。
【０１４５】
図７Ａにおいて、実線の楕円で囲んだ部分Ｌ１はスイッチング損失が発生し、破線の楕円で囲んだ部分Ｌ２はスイッチング損失が発生しないことを示している。
【０１４６】
本実施の形態３において、実施の形態１や実施の形態２と同様の構成および箇所については同一の符号を付して詳細な説明を省略する。
【０１４７】
本実施の形態３のアーク溶接機のインバータ制御装置は、図５に示すように、インバータ制御部２９は、パルス幅変調部１４と、追加駆動パルス生成部１６と、パルス幅変調部１４の出力と追加駆動パルス生成部１６の出力を合成する第１の合成部４０と第２の合成部４１とを備えている。
【０１４８】
また、図６Ａ〜Ｃは、本実施の形態３におけるインバータ制御装置の動作状態を表したものである。図６Ａは、小出力時すなわちインバータ導通期間が短い場合の動作状態を表している。図６Ｂは中出力時すなわちインバータ導通期間が中領域での動作状態を表している。図６Ｃは大出力時すなわちインバータ導通期間が大きい場合の動作状態を表している。そして、図６Ａから図６Ｃにおいて、第１のスイッチング素子１から第４のスイッチング素子４までの導通状態と、インバータ回路の導通期間と、トランス１次電流波形と、をそれぞれ模式的に表している。
【０１４９】
また、図６Ａから図６Ｃにおいて、第１のスイッチング素子１から第４のスイッチング素子４までの動作波形に矢印を付加した部分は、出力制御時の波形変化の様子を表している。動作波形のエッジ部（黒丸を付した立ち下り部）に付加した矢印は、エッジ部が前後に移動して動作し、動作波形が伸縮することを示している。また、トランス１次電流波形で横縞線の部分は回生電流を表している。
【０１５０】
以上のように構成されたアーク溶接機のインバータ制御装置について、その動作を説明する。
【０１５１】
誤差増幅部１１から第２のスイッチング回路制御部２８に入力された誤差増幅信号は、パルス幅変調部１４に入力される。パルス幅変調部１４では、インバータ駆動基本パルス生成部１３で生成されたインバータ駆動用の基本パルス波形を基準に、誤差増幅信号レベルに応じた幅の駆動パルスが生成される。この駆動パルスは１パルスおきに２系統に分離され、インバータ駆動用の２系統の駆動信号として出力される。
【０１５２】
追加駆動パルス生成部１６では、パルス幅変調部１４から出力された駆動パルスの直前に一定時間の駆動パルスを付加するための信号を出力する。
【０１５３】
追加駆動パルス生成部１６の出力とパルス幅変調部１４の出力は、第１の合成部４０と第２の合成部４１で合成され、パルス幅変調部１４からの駆動パルスを拡張した駆動信号として出力される。
【０１５４】
この駆動信号は、第３の駆動回路２３と第４の駆動回路２４で第３のスイッチング素子３と第４のスイッチング素子４を駆動するのに適した信号に変換され、第３のスイッチング素子３と第４のスイッチング素子４に入力される。
【０１５５】
第１のスイッチング素子１から第４のスイッチング素子４までの構成回路で交流に変換された電流は、トランス６の１次巻線に入力され、溶接に適した出力に変換されてトランス６の２次巻線より出力される。トランス６の２次巻線の出力は、第２整流部７で直流に変換され、溶接出力として溶接機より出力される。
【０１５６】
図６Ａは小出力時の制御動作を表しておいる。追加駆動パルス生成部１６によってパルス幅変調部１４から出力された駆動パルスの直前に一定時間の駆動パルスが付加される。これにより、最小出力およびゼロ出力時にも第２のスイッチング回路２６への駆動パルスがゼロではなく、ある時間確保されている。そのため、第１のスイッチング回路２５の駆動と第２のスイッチング回路２６の駆動から決まる導通幅は、連続的にゼロまで変化する。すなわち、パルス幅変調方式のみでは困難な微小電流まで制御することができる。
【０１５７】
図６Ｂと図６Ｃは、中出力および大出力時の制御動作を表している。第２のスイッチング回路２６は第１のスイッチング回路２５に対してパルス幅変調方式で動作していることを示している。
【０１５８】
また、本実施の形態３のインバータ制御装置によれば、図６のトランス１次電流波形の横縞線に示すように、コンデンサ１０で回生電流が低減する。このため、図６Ａから図６Ｃのいずれの状態でも、回生電流が急峻に低減する。このことは、回生電流によるスイッチング素子の発熱を大幅に抑制できることを示している。
【０１５９】
また、第１のスイッチング回路２５の動作を最大導通幅付近に設定することで、トランス１次電流の遮断は第３のスイッチング素子３と第４のスイッチング素子４が行うことになる。したがって、第１のスイッチング素子１と第２のスイッチング素子２は電流を遮断しないため、第１のスイッチング素子１と第２のスイッチング素子２のスイッチング損失を大幅に低減して発熱を抑制することが可能となる。
【０１６０】
図７Ａ、Ｂは、本実施の形態３におけるアーク溶接機のインバータ制御装置の動作状態の変化を表した図である。図７Ａは１周期の波形全体を表し、図７Ｂは図７Ａにおいて、Ｔ１からＴ５で表す時間領域のそれぞれの部分のスイッチング素子導通状態と回路電流を表したものである。
【０１６１】
図７Ａにおいて、実線で囲んだ部分Ｌ１はスイッチング損失が発生し、破線で囲んだ部分Ｌ２はスイッチング損失が発生しないことを示している。図７Ａにおいて、Ｑ１で示される第１のスイッチング素子１は、トランス電流を遮断することは無く、また、回生電流が急峻に低減するため、オフ損失は発生しない。
【０１６２】
また、図７ＢのＴ３とＴ４に示すように回生電流は発生しない。そして、図７ＡのＱ４で表される第４のスイッチング素子４の波形に示すように、駆動信号のＡ点直前に付加した駆動信号により、Ｑ４で表される第４のスイッチング素子４がＱ１で表される第１のスイッチング素子１に対して、早く導通する。このため、Ｑ４で表される第４のスイッチング素子４のオン時の損失も低減できる。
【０１６３】
以上のように、本実施の形態３のインバータ制御装置によれば、片側のスイッチング回路である第１のスイッチング回路２５を固定導通幅で駆動し、他方のスイッチング回路である第２のスイッチング回路２６をパルス幅変調方式で駆動する。これとともに、駆動信号の直前に短い期間の駆動信号を付加することで、微小導通幅時にもスイッチング素子の導通を安定化することができる。
【０１６４】
すなわち、本実施の形態３のインバータ制御装置によれば、ＰＷＭ方式で制御を行うものであるが、パルス幅変調部１４が出力する駆動信号に追加駆動パルス生成部１６が出力する駆動信号を追加するものである。なお、溶接出力が最小出力付近である場合、パルス幅変調部１４が出力する駆動信号は非常に短いものである。これだけでは課題でも述べたように出力が不安定となり、駆動回路の特性による遅れなどにより出力がゼロになってしまうなど、微小電流を精度良く制御することができない。
【０１６５】
しかし、本実施の形態３のインバータ制御装置では、パルス幅変調部１４が出力する駆動追加駆動パルス生成部１６が出力する駆動信号を追加して合成する。これにより、溶接出力が最小出力付近でパルス幅変調部１４の駆動信号が短い場合でも、追加駆動パルス生成部１６の駆動信号を合成したものはある程度の長さをもつことになる。これにより、最小出力付近でも出力電流がゼロになることはなく、微小電流の制御も可能となる。
【０１６６】
また、本実施の形態３のインバータ制御装置において、出力電流検出器８と出力電流検出部９を用いた電流制御について述べたが、出力電流検出器を出力電圧検出部２０に置き変えて、電圧制御を行う場合も同様の動作を行う。
【０１６７】
また、本実施の形態３において、インバータ制御部２９を、ＣＰＵやＤＳＰやＦＰＧＡ等のプログラム可能な論理集積素子を用いてもよい。
【０１６８】
なお、上述した実施の形態１から３において、トランス６の１次巻線とコンデンサ１０に直列にリアクトルを接続し、スイッチング素子１からスイッチング素子４の各々に並列にコンデンサを接続する。これにより、共振現象を応用したソフトスイッチング回路と組み合わせて、本実施の形態１から３を使用することも可能である。
【０１６９】
また、上述した実施の形態１から３では、第１のスイッチング回路２５を駆動するためにインバータ駆動基本パルス生成部１３から出力される駆動信号を固定導通幅とした。しかしながら、インバータ駆動基本パルス生成部１３から出力される駆動信号は、第２のスイッチング回路２６用の駆動信号のオフのタイミングに対して遅れてオフする信号であれば、本実施の形態１から３の効果と同様の効果を得ることができる。従って、インバータ駆動基本パルス生成部１３から出力される駆動信号は、第２のスイッチング回路２６用の駆動信号のオフのタイミングから第１のスイッチング回路２５の最大導通幅までの間で導通幅が変化する駆動信号でもよい。
【０１７０】
また、上述した実施の形態１から３において、第２整流部７に極性反転機能を付加することで、本実施の形態１から３を交流出力のアーク溶接機に適用することも可能である。
【産業上の利用可能性】
【０１７１】
本発明のアーク溶接機は、片側のスイッチング回路を固定導通幅で駆動し、他方のスイッチング回路を出力状態に応じてパルス幅変調方式、または位相制御方式、または位相制御方式による駆動信号幅制御方式を切り換える。このことにより、スイッチング素子の発熱を抑制しつつ、小出力時の高精度な制御を実現できるので、発熱が少なく、電力を利用する効率の良いインバータ制御を行う溶接機等に用いることができ、環境にも優しく、産業上有用である。
【符号の説明】
【０１７２】
１    第１のスイッチング素子
２    第２のスイッチング素子
３    第３のスイッチング素子
４    第４のスイッチング素子
５    第１整流部
６    トランス
７    第２整流部
８    電流検出器
９    電流検出部
１０    コンデンサ
１１    誤差増幅部
１２    出力設定部
１３    インバータ駆動基本パルス生成部
１４    パルス幅変調部
１５    位相制御部
１６    追加駆動パルス生成部
１７    駆動パルス幅変更部
１９    信号切換部
２０    電圧検出部
２１    第１の駆動回路
２２    第２の駆動回路
２３    第３の駆動回路
２４    第４の駆動回路
２５    第１のスイッチング回路
２６    第２のスイッチング回路
２７    第１のスイッチング回路制御部
２８    第２のスイッチング回路制御部
２９    インバータ制御部
３０    トランジスタ
３１    パルストランス
３２    ゲート抵抗
３３    ゲート内部容量
３４    第２のスナバー抵抗
３５    第４のスナバー抵抗
３６    第１のスナバーコンデンサ
３７    第２のスナバーコンデンサ
３８    出力端子
３９    出力端子
４０    第１の合成部
４１    第２の合成部
【図１】
2010137278.tif 000003
【図２Ａ】
2010137278.tif 000004
【図２Ｂ】
2010137278.tif 000005
【図２Ｃ】
2010137278.tif 000006
【図３】
2010137278.tif 000007
【図４Ａ】
2010137278.tif 000008
【図４Ｂ】
2010137278.tif 000009
【図４Ｃ】
2010137278.tif 000010
【図５】
2010137278.tif 000011
【図６Ａ】
2010137278.tif 000012
【図６Ｂ】
2010137278.tif 000013
【図６Ｃ】
2010137278.tif 000014
【図７Ａ】
2010137278.tif 000015
【図７Ｂ】
2010137278.tif 000016
【図８Ａ】
2010137278.tif 000017
【図８Ｂ】
2010137278.tif 000018
【図９Ａ】
2010137278.tif 000019
【図９Ｂ】
2010137278.tif 000020
【図１０Ａ】
2010137278.tif 000021
【図１０Ｂ】
2010137278.tif 000022
【図１１】
2010137278.tif 000023
【図１２】
2010137278.tif 000024
【図１３】
2010137278.tif 000025
【図１４Ａ】
2010137278.tif 000026
【図１４Ｂ】
2010137278.tif 000027
【図１４Ｃ】
2010137278.tif 000028
【図１５Ａ】
2010137278.tif 000029
【図１５Ｂ】
2010137278.tif 000030
【図１５Ｃ】
2010137278.tif 000031
【図１６Ａ】
2010137278.tif 000032
【図１６Ｂ】
2010137278.tif 000033
【図１６Ｃ】
2010137278.tif 000034
【手続補正書】
【提出日】平成23年5月9日(2011.5.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
交流入力を整流する第１整流部と、
前記第１整流部の出力間に挿入され、第１のスイッチング回路を構成する直列接続された第１のスイッチング素子および第２のスイッチング素子と、
前記第１整流部の出力間に挿入され、第２のスイッチング回路を構成する直列接続された第３のスイッチング素子および第４のスイッチング素子と、
一次巻線の一方が前記第１のスイッチング素子および前記第２のスイッチング素子の接続部に接続されており、前記一次巻線の他方が前記第３のスイッチング素子および前記第４のスイッチング素子の接続部に接続される電力変換用トランスと、
前記電力変換用トランスの出力を整流する第２整流部と、
前記第２整流部からの出力電流または出力電圧を検出する出力検出部と、
予め出力電流または出力電圧を設定するための出力設定部と、
前記出力検出部からの信号と前記出力設定部からの信号との誤差を求めて出力する誤差増幅部と、
前記誤差増幅部からの信号に基づいて、前記第１のスイッチング回路および前記第２のスイッチング回路の動作を制御する信号を出力するインバータ制御部と、
を備え、
前記インバータ制御部は、
前記第１のスイッチング回路を構成する前記第１のスイッチング素子および前記第２のスイッチング素子を交互に導通させるための駆動信号を出力する第１のスイッチング回路制御部と、
前記第２のスイッチング回路を構成する前記第３のスイッチング素子および前記第４のスイッチング素子を交互に導通させるための駆動信号を出力する第２のスイッチング回路制御部と、を有し、
前記第２のスイッチング回路制御部は、
前記誤差増幅部からの信号に基づいて、前記第３のスイッチング素子および前記第４のスイッチング素子を導通させる時間である導通幅を生成して出力するパルス幅変調部と、
前記誤差増幅部からの信号に基づいて、前記第１のスイッチング素子および前記第２のスイッチング素子の導通時間に対する位相差である前記第３のスイッチング素子および前記第４のスイッチング素子を導通させる導通時間を生成して出力する位相制御部と、
前記パルス幅変調部からの信号と前記位相制御部からの信号とを入力して、前記誤差増幅部からの信号に基づいて、前記パルス幅変調部からの信号または前記位相制御部からの信号を出力する信号切換部と、を含むインバータ制御装置。
【請求項２】
前記信号切換部は、誤差増幅信号の大きさが予め定めた第１の範囲内の大きさである場合には、前記パルス幅変調部からの信号を出力し、前記誤差増幅信号の大きさが前記第１の範囲よりも小さい、予め定めた第２の範囲内の大きさである場合には、前記位相制御部からの信号を出力する請求項１に記載のインバータ制御装置。
【請求項３】
交流入力を整流する第１整流部と、
前記第１整流部の出力間に挿入され、第１のスイッチング回路を構成する直列接続された第１のスイッチング素子および第２のスイッチング素子と、
前記第１整流部の出力間に挿入され、第２のスイッチング回路を構成する直列接続された第３のスイッチング素子および第４のスイッチング素子と、
一次巻線の一方が前記第１のスイッチング素子および前記第２のスイッチング素子の接続部に接続されており、前記一次巻線の他方が前記第３のスイッチング素子および前記第４のスイッチング素子の接続部に接続される電力変換用トランスと、
前記電力変換用トランスの出力を整流する第２整流部と、
前記第２整流部からの出力電流または出力電圧を検出する出力検出部と、
予め出力電流または出力電圧を設定するための出力設定部と、
前記出力検出部からの信号と前記出力設定部からの信号との誤差を求めて出力する誤差増幅部と、
前記誤差増幅部からの信号に基づいて、前記第１のスイッチング回路および前記第２のスイッチング回路の動作を制御する信号を出力するインバータ制御部と、
を備え、
前記インバータ制御部は、
前記第１のスイッチング回路を構成する前記第１のスイッチング素子および前記第２のスイッチング素子を交互に導通させるための駆動信号を出力する第１のスイッチング回路制御部と、
前記第２のスイッチング回路を構成する前記第３のスイッチング素子および前記第４のスイッチング素子を交互に導通させるための駆動信号を出力する第２のスイッチング回路制御部と、を有し、
前記第２のスイッチング回路制御部は、
前記誤差増幅部からの信号に基づいて、前記第３のスイッチング素子および前記第４のスイッチング素子を導通させる時間である導通幅を生成して出力するパルス幅変調部と、
前記第１のスイッチング回路制御部からの駆動信号に対して前記誤差増幅信号に基づいて、位相差の駆動信号を生成する位相制御部と、
前記誤差増幅信号に基づいて、前記位相制御部からの駆動パルス幅を変更する駆動パルス幅変更部と、
前記パルス幅変調部からの信号、前記位相制御部からの信号および前記駆動パルス幅変更部からの信号を入力して前記誤差増幅部からの信号に基づいて、前記パルス幅変調部からの信号、前記位相制御部からの信号および前記駆動パルス幅変更部からの信号のうちのいずれかを出力する信号切換部と、を含むインバータ制御装置。
【請求項４】
前記信号切換部は、誤差増幅信号の大きさが予め定めた第１の範囲内の大きさである場合には、前記パルス幅変調部からの信号を出力し、前記誤差増幅信号の大きさが前記第１の範囲よりも小さい、予め定めた第２の範囲内の大きさである場合には、位相制御部からの信号を出力し、
前記誤差増幅信号の大きさが前記第２の範囲よりも小さい、予め定めた第３の範囲内の大きさである場合には、前記駆動パルス幅変更部からの信号を出力する請求項３に記載のインバータ制御装置。
【請求項５】
前記電力変換用トランスの一次巻線に直列に挿入されるコンデンサを備えた請求項１に記載のインバータ制御装置。
【請求項６】
インバータ制御部が、プログラム可能な論理集積素子を用いて構成された請求項１に記載のインバータ制御装置。
【請求項７】
交流入力を整流する第１整流部と、
前記第１整流部の出力間に挿入され、第１のスイッチング回路を構成する直列接続された第１のスイッチング素子および第２のスイッチング素子と、
前記第１整流部の出力間に挿入され、第２のスイッチング回路を構成する直列接続された第３のスイッチング素子および第４のスイッチング素子と、
一次巻線の一方が前記第１のスイッチング素子および前記第２のスイッチング素子の接続部に接続されており、前記一次巻線の他方が前記第３のスイッチング素子および前記第４のスイッチング素子の接続部に接続される電力変換用トランスと、
前記電力変換用トランスの出力を整流する第２整流部と、
前記第２整流部からの出力電流または出力電圧を検出する出力検出部と、
予め出力電流または出力電圧を設定するための出力設定部と、
前記出力検出部からの信号と前記出力設定部からの信号との誤差を求めて出力する誤差増幅部と、
前記誤差増幅部からの信号に基づいて、前記第１のスイッチング回路および前記第２のスイッチング回路の動作を制御する信号を出力するインバータ制御部と、
を備えたインバータ制御装置のインバータ制御方法であって、
前記インバータ制御部を用いた方法として、
前記誤差増幅部からの信号に基づいて、前記第３のスイッチング素子および前記第４のスイッチング素子を導通させる時間を変更するパルス幅変更制御ステップと、
前記誤差増幅部からの信号に基づいて、前記第１のスイッチング素子および前記第２のスイッチング素子の導通時間に対して、位相差を有するように前記第３のスイッチング素子および前記第４のスイッチング素子の導通時間を変更する位相制御ステップと、を有し、
前記誤差増幅信号の大きさが、予め定めた第１の範囲内の大きさである場合にはパルス幅制御ステップを行い、
前記誤差増幅信号の大きさが、前記第１の範囲よりも小さい、予め定めた第２の範囲内の大きさである場合には、少なくとも位相制御ステップを行うインバータ制御方法。
【請求項８】
前記誤差増幅信号の大きさが前記第２の範囲よりも小さい、予め定めた第３の範囲の大きさである場合には、インバータ制御部は、パルス幅制御ステップおよび位相制御ステップの両方を行う請求項７に記載のインバータ制御方法。
【請求項９】
前記第１の範囲と前記第２の範囲とは連続しており、
前記誤差増幅信号の大きさが第２の範囲内の大きさである場合に行われる位相制御ステップは、前記誤差増幅信号が前記第１の範囲の最小の大きさであるときのパルス幅に固定して行われる請求項７または８のいずれか１項に記載のインバータ制御方法。
【請求項１０】
前記誤差増幅信号の大きさが、前記第１の範囲よりも小さい予め定めた前記第２の範囲内の大きさである場合には、前記パルス幅制御ステップと前記位相制御ステップの両方の制御ステップを行う請求項７に記載のインバータ制御方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】削除
【補正の内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】削除
【補正の内容】
【国際調査報告】
2010137278.tif 000035
2010137278.tif 000036
2010137278.tif 000037
2010137278.tif 000038
2010137278.tif 000039