(57)【要約】【解決手段】パワー半導体スイッチング素子のダメージ判定装置であって、前記パワー半導体スイッチング素子のゲートに接続される抵抗と、前記パワー半導体スイッチング素子のゲートに所定電圧が印加されると、前記抵抗の両端に生じる電圧に応じた検出電圧と基準電圧とを比較する比較部と、前記検出電圧が前記基準電圧を超えると、前記パワー半導体スイッチング素子のゲート絶縁層に所定のダメージが蓄積されたものと予測する予測部と、を備える。【選択図】  図４
2018168328.tif 000002
【特許請求の範囲】
【請求項１】
パワー半導体スイッチング素子のゲートに接続される抵抗と、
前記パワー半導体スイッチング素子のゲートに所定電圧が印加されると、前記抵抗の両端に生じる電圧に応じた検出電圧と基準電圧とを比較する比較部と、
前記検出電圧が前記基準電圧を超えると、前記パワー半導体スイッチング素子のゲート絶縁層に所定のダメージが蓄積されたものと予測する予測部と、
を備えたことを特徴とする前記パワー半導体スイッチング素子のダメージ予測装置。
【請求項２】
前記予測部の予測結果に基づいて、前記パワー半導体スイッチング素子のゲート絶縁層に所定のダメージが蓄積されたことを示す信号を出力する出力部
を更に備えたことを特徴とする請求項１に記載の前記パワー半導体スイッチング素子のダメージ予測装置。
【請求項３】
前記抵抗の両端にそれぞれ生じる第１電位及び第２電位が入力され、かつ、前記第１電位及び第２電位に基づいて前記検出電圧を出力する電位差検出部
を更に備えたことを特徴とする請求項１又は請求項２に記載の前記パワー半導体スイッチング素子のダメージ予測装置。
【請求項４】
前記電位差検出部は、
前記第１電位が第１入力端子に入力されるとともに前記第２電位が第２入力端子に入力され、出力端子から前記検出電圧を所定の電圧に増幅して出力する差動増幅回路を含む
ことを特徴とする請求項３に記載の前記パワー半導体スイッチング素子のダメージ予測装置。
【請求項５】
前記電位差検出部は、マイコンに内蔵されることを特徴とする請求項４に記載の前記パワー半導体スイッチング素子のダメージ予測装置。
【請求項６】
前記比較部は、マイコンに内蔵され、前記検出電圧と前記基準電圧とをＡＤ変換した出力を比較する
ことを特徴とする請求項１〜請求項５の何れか一項に記載の前記パワー半導体スイッチング素子のダメージ予測装置。
【請求項７】
前記抵抗は、前記パワー半導体スイッチング素子のゲート側に接続される当該抵抗の一端とは反対側の当該抵抗の他端に対して、スイッチング信号が入力される抵抗であり、
前記スイッチング信号は、前記パワー半導体スイッチング素子をオンするときに第１電圧になるとともに前記パワー半導体スイッチング素子をオフするときに前記第１電圧よりも低い第２電圧になり、
前記所定電圧は、前記スイッチング信号が前記第１電圧のときに前記パワー半導体スイッチング素子のゲートに印加される電圧である
ことを特徴とする請求項１〜請求項６の何れか一項に記載の前記パワー半導体スイッチング素子のダメージ予測装置。
【請求項８】
前記抵抗は、前記パワー半導体スイッチング素子が動作していないスタンバイ時に前記パワー半導体スイッチング素子のゲート側の一端がスイッチを介して前記パワー半導体スイッチング素子のゲートに接続され、前記パワー半導体スイッチング素子のゲート側の一端とは反対側の他端に直流電源が接続される抵抗であり、
前記所定電圧は、前記スイッチが閉じたときに前記パワー半導体スイッチング素子のゲートに印加される電圧であることを特徴とする請求項１〜請求項６の何れか一項に記載の前記パワー半導体スイッチング素子のダメージ予測装置。
【請求項９】
前記パワー半導体スイッチング素子は、ＧａＮ（窒化ガリウム）からなるＦＥＴ、ＳｉＣ（炭化ケイ素）からなるＦＥＴ、ＩＧＢＴの何れか１つである
ことを特徴とする請求項１〜請求項８の何れか一項に記載の前記パワー半導体スイッチング素子のダメージ予測装置。
【請求項１０】
パワー半導体スイッチング素子のゲートに所定電圧が印加されると、前記パワー半導体スイッチング素子のゲートに接続された抵抗の両端に生じる電圧に応じた検出電圧と基準電圧とを比較し、
前記検出電圧が前記基準電圧を超えると、前記パワー半導体スイッチング素子のゲート絶縁層に所定のダメージが蓄積されたものと予測する  ことを特徴とする前記パワー半導体スイッチング素子のダメージ予測方法。
【請求項１１】
交流電源に接続される全波整流回路と、
一端が前記全波整流回路の出力端に接続されるチョークコイルと、
前記チョークコイルの他端と接地との間に接続されるパワー半導体スイッチング素子と、
前記チョークコイルの他端と接地との間に直列接続されるダイオード及び平滑コンデンサと、
前記平滑コンデンサの両端に生じる電圧に応じて、前記パワー半導体スイッチング素子をオン／オフ制御する制御部と、
前記パワー半導体スイッチング素子のゲートに接続される抵抗と、
前記パワー半導体スイッチング素子のゲートに所定電圧が印加されると、前記抵抗の両端に生じる電圧に応じた検出電圧と基準電圧とを比較する比較部と、
前記検出電圧が前記基準電圧を超えると、前記パワー半導体スイッチング素子のゲート絶縁層に所定のダメージが蓄積されたものと予測する予測部と、
を備えたことを特徴とするＡＣ−ＤＣコンバータ。
【請求項１２】
一端が直流電源に接続されるチョークコイルと、
前記チョークコイルの他端と接地との間に接続されるパワー半導体スイッチング素子と、
前記チョークコイルの他端と接地との間に直列接続されるダイオード及び平滑コンデンサと、
前記平滑コンデンサの両端に生じる電圧に応じて、前記パワー半導体スイッチング素子をオン／オフ制御する制御部と、
前記パワー半導体スイッチング素子のゲートに接続される抵抗と、
前記パワー半導体スイッチング素子のゲートに所定電圧が印加されると、前記抵抗の両端に生じる電圧に応じた検出電圧と基準電圧とを比較する比較部と、
前記検出電圧が前記基準電圧を超えると、前記パワー半導体スイッチング素子のゲート絶縁層に所定のダメージが蓄積されたものと予測する予測部と、
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体スイッチング素子のダメージ予測装置及びダメージ予測方法、ＡＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
交流電圧を直流電圧に変換する際にパワー半導体スイッチング素子を周期的にオン／オフすることによって所定値の直流電圧を出力するＡＣ−ＤＣコンバータや、直流電圧を当該直流電圧とは異なる値の直流電圧に変換する際にパワー半導体スイッチング素子を周期的にオン／オフすることによって所定値の直流電圧を出力するＤＣ−ＤＣコンバータ等の電力変換装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５１８６０９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の電力変換装置に対して、例えば、ＧａＮ（窒化ガリウム：Gallium Nitride）からなるＦＥＴ（電界効果トランジスタ：Field Effect Transistor）（以下、ＧａＮ−ＦＥＴと称する）、ＳｉＣ（炭化ケイ素：Silicon Carbide）からなるＦＥＴ（以下、ＳｉＣ−ＦＥＴと称する）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ：Insulated Gate Bipolar Transistor）等のパワー半導体スイッチング素子を用いる場合がある。【０００５】
しかし、上記の電力変換装置に対してこれらのパワー半導体スイッチング素子を用いた場合、パワー半導体スイッチング素子の電流駆動能力（di／dt）が大きいことに起因して、以下の問題を生じる虞がある。例えば、パワー半導体スイッチング素子を周期的にオン／オフする際にパワー半導体スイッチング素子のゲートに印加されるゲート電圧がハイレベルとローレベルのうち何れか一方のレベルから他方のレベルへ変化すると、ＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータの回路配線に寄生するインダクタンス成分及びキャパシタンス成分等の共振に伴って、ゲート電圧に対して当該ゲート電圧の周波数よりも高い周波数を有するリンギングが重畳することとなる。つまり、ゲート電圧に対してオーバーシュートとアンダーシュートが現れることとなる。このようにして、ゲート電圧が定格電圧を超えてしまうと、パワー半導体スイッチング素子のゲート絶縁層にダメージが徐々に蓄積され、やがてパワー半導体スイッチング素子の破壊に至る虞がある。【０００６】
例えば、特許文献１の場合、パワー半導体スイッチング素子のゲート電圧値を検出しているが、これは、パワー半導体スイッチング素子におけるスイッチング損失及びノイズの低減を図るためであって、パワー半導体スイッチング素子のゲート絶縁層に蓄積されたダメージの程度を予測するためではない。【０００７】
そこで、本発明は、パワー半導体スイッチング素子のゲート絶縁層に蓄積されたダメージの程度の予測を可能にするダメージ予測装置、ダメージ予測方法、ＡＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
前述した課題を解決する主たる本発明は、パワー半導体スイッチング素子のダメージ予測装置であって、前記パワー半導体スイッチング素子のゲートに接続される抵抗と、前記パワー半導体スイッチング素子のゲートに所定電圧が印加されると、前記抵抗の両端に生じる電圧に応じた検出電圧と基準電圧とを比較する比較部と、前記検出電圧が前記基準電圧を超えると、前記パワー半導体スイッチング素子のゲート絶縁層に所定のダメージが蓄積されたものと予測する予測部と、を備えてなる。【０００９】
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
【発明の効果】
【００１０】
本発明によれば、パワー半導体スイッチング素子のゲート絶縁層に蓄積されたダメージの程度を予測し、パワー半導体スイッチング素子の破壊に伴うトラブルを未然に防止することが可能になる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係るダメージ予測装置を備えた昇圧型のＡＣ−ＤＣコンバータの一例を示す回路ブロック図である。
【図２】第１実施形態に係るダメージ予測装置に用いられる電位差検出部の一例を示す回路図である。
【図３】第１実施形態に係るダメージ予測装置に用いられるマイコンのハードウエアの一例を示すブロック図である。
【図４】第１実施形態に係るダメージ予測装置に用いられるマイコンによって実現される機能の一例を示すブロック図である。
【図５】第１実施形態に係るダメージ予測装置の動作を説明するための波形図である。
【図６】第１実施形態に係るダメージ予測装置の動作を説明するためのフローチャートである。
【図７】第２実施形態に係るダメージ予測装置を備えた昇圧型のＤＣ−ＤＣコンバータの一例を示す回路ブロック図である。
【図８】第２実施形態に係るダメージ予測装置に用いられるマイコンの機能の一例を示すブロック図である。
【図９】第３実施形態に係るダメージ予測装置を備えた昇圧型のＡＣ−ＤＣコンバータの一例を示す回路ブロック図である。
【図１０】第３実施形態に係るダメージ予測装置に用いられるマイコンによって実現される機能の一例を示すブロック図である。
【図１１】第４実施形態に係るダメージ予測装置を備えた昇圧型のＡＣ−ＤＣコンバータの一例を示す回路ブロック図である。
【図１２】第４実施形態に係るダメージ予測装置に用いられるマイコンによって実現される機能の一例を示すブロック図である。
【図１３】第５実施形態に係るダメージ予測装置を備えた昇圧型のＡＣ−ＤＣコンバータの一例を示す回路ブロック図である。
【図１４】第５実施形態に係るダメージ予測装置に用いられるマイコンの機能の一例を示すブロック図である。
【図１５】第６実施形態に係るダメージ予測装置を備えた昇圧型のＡＣ−ＤＣコンバータの一例を示す回路ブロック図である。
【図１６】第６実施形態に係るダメージ予測装置に用いられるマイコンの機能の一例を示すブロック図である。
【図１７】第７実施形態に係るダメージ予測装置を備えた昇圧型のＡＣ−ＤＣコンバータの一例を示す回路ブロック図である。
【図１８】第７実施形態に係るダメージ予測装置に用いられるマイコンの機能の一例を示すブロック図である。
【発明を実施するための形態】
【００１２】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
＝＝＝第１実施形態＝＝＝
【００１３】
＜＜ＡＣ−ＤＣコンバータの構成＞＞
図１は、本実施形態に係るダメージ予測装置を備えた昇圧型のＡＣ−ＤＣコンバータの一例を示す回路ブロック図である。図２は、本実施形態に係るダメージ予測装置に用いられる電位差検出部の一例を示す回路図である。図３は、本実施形態に係るダメージ予測装置に用いられるマイコンのハードウエアの一例を示すブロック図である。図４は、本実施形態に係るダメージ予測装置に用いられるマイコンによって実現される機能の一例を示すブロック図である。
【００１４】
以下、図１〜図４を参照しつつ、本実施形態に係るダメージ予測装置を備えたＡＣ−ＤＣコンバータの構成について説明する。
【００１５】
ＡＣ−ＤＣコンバータ１００は、交流電圧を直流電圧に変換する際に、後述するパワー半導体スイッチング素子を交流電圧の周波数よりも高い周波数でオン／オフすることによって、所定値の直流電圧を出力する電力変換装置である。尚、ＡＣ−ＤＣコンバータ１００は、力率改善回路を備えている。
【００１６】
力率改善回路を備えたＡＣ−ＤＣコンバータ１００は、交流電源１０１（例えば５０Ｈｚ又は６０Ｈｚの交流電圧を発生する商用電源）、全波整流回路１０２、チョークコイル１０３、ダイオード１０４、平滑コンデンサ１０５、電圧検出抵抗１０６Ａ，１０６Ｂ、電流検出抵抗１０７、パワー半導体スイッチング素子１０８、ゲート抵抗１０９（抵抗）、ゲートドライバ１１０、電位差検出回路１１１（電位差検出部）、マイコン１１２を含んで構成されている。尚、ダメージ予測装置は、ゲート抵抗１０９、ゲートドライバ１１０、電位差検出回路１１１、マイコン１１２を含んで構成されている。
【００１７】
全波整流回路１０２は、４個のダイオード１０２Ａ〜１０２Ｄからなるブリッジ回路であって、交流電源１０１から発生する交流電圧を全波整流した直流電圧を出力する。
【００１８】
チョークコイル１０３は、全波整流後の直流電圧よりも大きい直流電圧を平滑コンデンサ１０５に充電するために設けられている。チョークコイル１０３の一端は全波整流回路１０２の一方の出力端に接続され、チョークコイル１０３には全波整流回路１０２から出力された直流電流が供給される。尚、チョークコイル１０３は、平滑コンデンサ１０５に対するリップル電流の影響を防止する役割も果たし、更には、交流電源１０１から入力される交流電流を正弦波とする役割も果たしている。
【００１９】
ダイオード１０４及び平滑コンデンサ１０５は、チョークコイル１０３の他端と接地ＧＮＤとの間に直列接続されている。
【００２０】
電圧検出抵抗１０６Ａ，１０６Ｂは、ＡＣ−ＤＣコンバータ１００の出力電圧を検出するために設けられている。電圧検出抵抗１０６Ａ，１０６Ｂは、ダイオード１０４のアノードと接地ＧＮＤとの間に直列接続されている。つまり、電圧検出抵抗１０６Ａ，１０６Ｂの直列体は、平滑コンデンサ１０５の両端と負荷Ｌとに並列接続されている。
【００２１】
電流検出抵抗１０７は、パワー半導体スイッチング素子１０８に流れる電流を電圧として検出するために設けられている。電流検出抵抗１０７は、全波整流回路１０２の他方の出力端と平滑コンデンサ１０５の接地点との間に接続されている。尚、電流検出抵抗１０７の両端に発生する電圧は微小である。
【００２２】
電流検出回路１２２は、電流検出抵抗１０７の両端に発生する微小な電圧を所定の電圧増幅度で増幅する回路である。電流検出回路１２２は、例えば、周知の反転増幅回路や差動増幅回路を用いることによって実現することが可能である。これによって、後述するＡＤＣ１において、電流検出抵抗１０７の両端に発生する微小な電圧に相当するデジタルデータＤＢを確実に得ることが可能になる。
【００２３】
パワー半導体スイッチング素子１０８は、チョークコイル１０３と協働して、全波整流後の直流電圧よりも大きい直流電圧を平滑コンデンサ１０５に充電するために設けられている。本実施形態の場合、パワー半導体スイッチング素子１０８は、高耐圧、低損失、高効率、高周波等の特性を備えている。例えば、パワー半導体スイッチング素子１０８は、ＧａＮ（窒化ガリウム：Gallium Nitride）−ＦＥＴ（電界効果トランジスタ：Field Effect Transistor）の一種であるＧａＮ−ＨＥＭＴ（High Electron Mobility Transistor）であることとする。ＧａＮ−ＨＥＭＴは、ＧａＮとＡｌＧａＮ（窒化アルミニウムガリウム：Gallium Aluminum Nitride） とからなる２層のヘテロ構造の界面に存在する２次元電子ガスを電子の移動度を高めるために電流の経路として用いる素子である。以下、説明の便宜上、パワー半導体スイッチング素子１０８をＧａＮ−ＨＥＭＴ１０８と称する場合がある。
【００２４】
ＧａＮ−ＨＥＭＴは、原理的にはノーマリオンで動作する素子である。しかし、本実施形態に用いられるＧａＮ−ＨＥＭＴは、ノーマリオフで動作するように改良された素子であることとする。ＧａＮ−ＨＥＭＴをノーマリオフで動作するように改良する技術として、ＧａＮ−ＨＥＭＴのゲート構造をエンハンス特性となるように変更したり、ＧａＮ−ＨＥＭＴのソースに対して低耐圧のＭＯＳＦＥＴをカスケード接続したりする周知の技術が知られている。本実施形態に用いられるＧａＮ−ＨＥＭＴは、何れの技術によって実現されたものでもよい。尚、説明の便宜上、図面におけるＧａＮ−ＨＥＭＴ１０８を１個のＦＥＴのシンボルで表すこととする。
【００２５】
ＧａＮ−ＨＥＭＴ１０８のドレインはチョークコイル１０３の他端に接続され、ＧａＮ−ＨＥＭＴ１０８のソースは接地ＧＮＤに接続されている。又、ＧａＮ−ＨＥＭＴ１０８のゲートはゲート抵抗１０９を介してゲートドライバ１１０に接続されている。
【００２６】
ゲートドライバ１１０は、マイコン１１２からの指示に従って、ＧａＮ−ＨＥＭＴ１０８をオンするときにハイレベル（例えば５ボルト）、ＧａＮ−ＨＥＭＴ１０８をオフするときにローレベル（例えば０ボルト）となる２値のスイッチング信号を出力する。つまり、ＧａＮ−ＨＥＭＴ１０８は、スイッチング信号のレベルの変化に応じてオン／オフする。
【００２７】
ここで、ＡＣ−ＤＣコンバータ１００にＧａＮ−ＨＥＭＴ１０８を設けた場合、ＧａＮ−ＨＥＭＴ１０８の電流駆動能力（di／dt）が大きいことに起因して、以下の問題を生じる虞がある。例えば、ゲートドライバ１１０から出力されるスイッチング信号がハイレベル又はローレベルに変化すると共振が生じる。この共振は、ＡＣ−ＤＣコンバータ１００の回路配線やチョークコイル１０３におけるインダクタンス成分と、ＡＣ−ＤＣコンバータ１００の回路配線や平滑コンデンサ１０５におけるキャパシタンス成分と、によって生じる。この共振が生じると、ＧａＮ−ＨＥＭＴ１０８のゲートに印加されるゲート電圧に対して、ゲート電圧の周波数（スイッチング信号の周波数）よりも高い周波数を有するリンギングが重畳する。つまり、スイッチング信号がハイレベルに変化すると、ゲート電圧にオーバーシュートが現れ、一方、スイッチング信号がローレベルに変化すると、ゲート電圧にアンダーシュートが現れる。そして、ゲート電圧がＧａＮ−ＨＥＭＴ１０８のゲートの定格電圧を超える度に、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層にダメージが徐々に蓄積され、やがてＧａＮ−ＨＥＭＴ１０８の破壊に至る虞がある。そのため、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層に蓄積されたダメージの程度を予測し、ＧａＮ−ＨＥＭＴ１０８の破壊に伴うＡＣ−ＤＣコンバータ１００のトラブルを未然に防止する必要がある。
【００２８】
ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層にダメージが蓄積されると、ＧａＮ−ＨＥＭＴ１０８のゲート・ソース間の抵抗値は減少する。ここで、ＧａＮ−ＨＥＭＴ１０８をオンする際のゲート電圧（ハイレベル）は一定値であるため、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層にダメージが蓄積されると、ＧａＮ−ＨＥＭＴ１０８をオンした際にＧａＮ−ＨＥＭＴ１０８のゲート・ソース間を流れる電流が増加してしまう。そのため、ＧａＮ−ＨＥＭＴ１０８のゲート・ソース間を流れる電流の増加分がリーク電流としてゲート抵抗１０９に流れることとなる。そこで、本実施形態では、ＧａＮ−ＨＥＭＴ１０８をオンした際にゲート抵抗１０９に流れるリーク電流に着目し、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層のダメージの程度を予測するダメージ予測装置を提供することとする。
【００２９】
図２に示す電位差検出回路１１１は、ゲート抵抗１０９におけるＧａＮ−ＨＥＭＴ１０８側の一端に生じる電位Ｖ２（第２電位）と、ゲート抵抗１０９におけるゲートドライバ１１０側の他端に生じる電位Ｖ１（第１電位）との電位差Ｖ１−Ｖ２を取り込むことによって、ゲート抵抗１０９に流れるリーク電流に応じた検出電圧ＶＤＥＴ、即ち、ゲート抵抗１０９の両端に生じる電圧に応じた検出電圧ＶＤＥＴを出力する回路である。電位差検出回路１１１は、電位Ｖ１が入力される第１入力端子ＩＮ＋と、電位Ｖ２が入力される第２入力端子ＩＮ−と、検出電圧ＶＤＥＴが出力される出力端子ＯＵＴを有している。そして、電位差検出回路１１１は、微小な値のリーク電流に応じた検出電圧ＶＤＥＴを出力できるように、例えば、所定の電圧増幅度を有する差動増幅回路１１１Ａを第１入力端子ＩＮ＋，第２入力端子ＩＮ−、出力端子ＯＵＴと接続することによって構成されている。
【００３０】
差動増幅回路１１１Ａは、演算増幅器ＯＰ、分圧抵抗Ｒ１〜Ｒ４、入力抵抗Ｒ５，Ｒ７、接地抵抗Ｒ６、帰還抵抗Ｒ８を含んで構成されている。
【００３１】
分圧抵抗Ｒ１，Ｒ２は、第１入力端子ＩＮ＋と接地ＧＮＤとの間に直列接続され、分圧抵抗Ｒ１，Ｒ２の接続点は、入力抵抗Ｒ５を介して演算増幅器ＯＰの第１入力端子（＋）に接続されている。分圧抵抗Ｒ３，Ｒ４は、第２入力端子ＩＮ−と接地ＧＮＤとの間に直列接続され、分圧抵抗Ｒ３，Ｒ４の接続点は、入力抵抗Ｒ７を介して演算増幅器ＯＰの第２入力端子（−）に接続されている。帰還抵抗Ｒ８は、演算増幅器ＯＰの第２入力端子（−）と出力端子との間に接続されている。接地抵抗Ｒ６は、演算増幅器ＯＰの第１入力端子（＋）と接地ＧＮＤとの間に接続されている。差動増幅回路１１１Ａが上記のように接続されることによって、演算増幅器ＯＰの出力端子から出力される電圧Ｖｏは、以下の式（３）〜（５）で表される。
【００３２】
分圧抵抗Ｒ１，Ｒ２の接続点の電圧をＶｉ＋、分圧抵抗Ｒ３，Ｒ４の接続点の電圧をＶｉ−、演算増幅器ＯＰの第１入力端子（＋）にかかる電圧（入力抵抗Ｒ５と接地抵抗Ｒ６との接続点の電圧）をＶ＋、演算増幅器ＯＰの第２入力端子（−）に係る電圧（入力抵抗Ｒ７と帰還抵抗Ｒ８との接続点の電圧）をＶ−とすると、電圧Ｖ＋は式（１）のように表され、電圧Ｖ−は式（２）のように表される。
【００３３】
【数１】
2018168328.tif 000003
【００３４】
【数２】
2018168328.tif 000004
【００３５】
ここで、Ｖ＋＝Ｖ−とすると、電圧Ｖｏは式（３）のように表される。
【００３６】
【数３】
2018168328.tif 000005
【００３７】
更に、Ｒ５＝Ｒ７、Ｒ６＝Ｒ８とすると、電圧Ｖｏは式（４）のように表される。
【００３８】
【数４】
2018168328.tif 000006
【００３９】
更に、Ｖｉ＋，Ｖｉ−は式（５）、式（６）のように表される。
【００４０】
【数５】
2018168328.tif 000007
【００４１】
【数６】
2018168328.tif 000008
【００４２】
そして、Ｒ１＝Ｒ３、Ｒ２＝Ｒ４とすると、電圧Ｖｏは式（７）のように表される。
【００４３】
【数７】
2018168328.tif 000009
【００４４】
式（７）から明らかなように、差動増幅回路１１１Ａの電圧増幅度は（Ｒ８／Ｒ７）・（Ｒ２／（Ｒ１＋Ｒ２））で定まることとなる。従って、演算増幅器ＯＰの第１入力端子（＋）及び第２入力端子（−）に電位Ｖ１，Ｖ２に応じた電圧が印加されると、演算増幅器ＯＰの出力端子から上記の電圧増幅度で増幅された電圧が出力され、出力端子ＯＵＴから検出電圧ＶＤＥＴとして出力されることとなる。
【００４５】
図３に示すマイコン１１２は、電圧検出抵抗１０６Ａ，１０６Ｂの接続点に生じる検出電圧ＶＡが一定値となるように、ゲートドライバ１１０に対してスイッチング信号のハイレベル期間とローレベル期間を調整するための制御を行う。マイコン１１２は、ゲートドライバ１１０がスイッチング信号を出力する際の契機となるＰＭＷ信号を出力する。ＰＷＭ信号の各周期はオン期間とオフ期間とで形成されるが、ＰＷＭ信号のオン期間はスイッチング信号のハイレベル期間に相当し、ＰＷＭ信号のオフ期間はスイッチング信号のローレベル期間に相当する。例えば、検出電圧ＶＡが一定値よりも上昇すると、マイコン１１２は、検出電圧ＶＡが一定値となるように、ＰＷＭ信号のオン期間を短く調整するとともにＰＷＭ信号のオフ期間を長く調整する。一方、検出電圧ＶＡが一定値よりも下降すると、マイコン１１２は、検出電圧ＶＡが一定値となるように、ＰＷＭ信号のオン期間を長く調整するとともにＰＷＭ信号のオフ期間を短く調整する。尚、マイコン１１２から出力される最初のＰＷＭ信号のオン期間とオフ期間は、例えばオン期間がオフ期間よりも短いデューティ５０％未満の関係であってもよい。また、オン期間がオフ期間よりも長いデューティ５０％以上の関係であってもよい。
【００４６】
マイコン１１２は、交流電源１０１の交流電流が正弦波となるように、かつ、電流検出回路１２２から出力される検出電圧ＶＢが正弦波の全波整流波形となるように、力率改善動作のための制御を行う。
【００４７】
更に、マイコン１１２は、検出電圧ＶＤＥＴと基準電圧ＶＲＥＦとを比較し、検出電圧ＶＤＥＴが基準電圧ＶＲＥＦを超えたとき、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層に所定のダメージが蓄積されたものと予測するための制御を行う。
【００４８】
マイコン１１２は、ＲＯＭ１５１、ＣＰＵ１５２、ＲＡＭ１５３、Ｉ／Ｏポート群１５４、ＡＤコンバータ群１５５、バス１５６を含んで構成されている。ＲＯＭ１５１は、マスクＲＯＭやフラッシュＲＯＭ等の不揮発性メモリで構成されている。ＲＯＭ１５１には、上記の制御を行うためのプログラムが予め格納されている。ＲＡＭ１５３は、ＲＡＭ１５３のための電源が供給されている期間においてデータの書き込みと読み出しが可能な揮発性メモリで構成されている。ＲＡＭ１５３には、ＣＰＵ１５２がプログラムを実行して得られたデータが書き込まれる。一方、ＲＡＭ１５３からは、ＣＰＵ１５２がプログラムを実行するために必要なデータが読み出される。Ｉ／Ｏポート群１５４は、ＣＰＵ１５２がプログラムを実行する際に必要なデータの入力又は出力が行われる。Ａ／Ｄコンバータ群１５５は、ＣＰＵ１５２がプログラムを実行する際に必要なアナログデータを外部から取り込んでデジタルデータに変換する。ＣＰＵ１５２は、ＲＯＭ１５１から読み出されたプログラムの内容に従って、ＲＡＭ１５３から読み出されたデータ、Ｉ／Ｏポート群１５４に入力されたデータ、Ａ／Ｄコンバータ群１５５から出力されたデータ等に対して必要な演算処理を行う。尚、ＲＯＭ１５１、ＣＰＵ１５２、ＲＡＭ１５３、Ｉ／Ｏポート群１５４、Ａ／Ｄコンバータ群１５５は、バス１５６を介して接続されている。
【００４９】
図４に示すマイコン１１２は、ＡＤコンバータ群１５５としてのＡＤＣ０〜ＡＤＣ２、制御部１６１、比較部１６２、予測部１６３、出力部１６４を含んで構成されている。尚、制御部１６１、比較部１６２、予測部１６３、出力部１６４は、ＣＰＵ１５２がＲＯＭ１５１からプログラムを読み出して実行することによって実現される機能である。
【００５０】
ＡＤＣ０は、電圧検出抵抗１０６Ａ，１０６Ｂの接続点に生じる検出電圧ＶＡを取り込んでデジタルデータＤＡに変換する。同時に、ＡＤＣ１は、電流検出回路１２２から出力される検出電圧ＶＢを取り込んでデジタルデータＤＢに変換する。ＡＤＣ２は、ゲート抵抗１０９に流れるリーク電流に応じた検出電圧ＶＤＥＴを取り込んでデジタルデータＤＣに変換する。
【００５１】
制御部１６１には、検出電圧ＶＡが一定値のときのＡＤＣ０の変換結果と同一の基準デジタルデータＤＡＲが予め格納されている。そして、制御部１６１は、デジタルデータＤＡと基準デジタルデータＤＡＲとを比較する。例えば、デジタルデータＤＡが基準デジタルデータＤＡＲよりも大きい場合、制御部１６１は、デジタルデータＤＡが基準デジタルデータＤＡＲに近づくように、ＰＷＭ信号のオン期間を短く調整するとともにＰＷＭ信号のオフ期間を長く調整し、調整後のＰＷＭ信号を出力する。一方、デジタルデータＤＡが基準デジタルデータＤＡＲよりも小さい場合、制御部１６１は、デジタルデータＤＡが基準デジタルデータＤＡＲに近づくように、ＰＷＭ信号のオン期間を長く調整するとともにＰＷＭ信号のオフ期間を短く調整し、調整後のＰＷＭ信号を出力する。
【００５２】
一方、制御部１６１には、ＡＣ−ＤＣコンバータ１００の力率改善動作のための制御を行うことができるように、所定の振幅及び周波数を有する正弦波の全波整流波形を示す基準デジタルデータＤＢＲがルックアップテーブルに保持されている。そして、制御部１６１は、デジタルデータＤＢを取り込むとともに基準デジタルデータＤＢＲを読み出し、交流電源１０１の交流電流が正弦波となるように、かつ、電流検出回路１２２から出力される検出電圧ＶＢが正弦波の全波整流波形となるように、力率改善動作のための制御を行う。
【００５３】
比較部１６２は、ゲート抵抗１０９に流れるリーク電流に応じた検出電圧ＶＤＥＴと基準電圧ＶＲＥＦとを比較する。比較部１６２は、マイコン１１２のソフトウエア処理によって実現される機能であるため、検出電圧ＶＤＥＴを示すデジタルデータＤＣと、基準電圧ＶＲＥＦを示す基準デジタルデータＤＣＲとを比較する。尚、比較部１６２には、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層に所定のダメージが蓄積されたことを示す値として、デジタルデータＤＣＲが予め格納されている。そして、比較部１６２は、デジタルデータＤＣが基準デジタルデータＤＣＲを超えないと、一方のレベル（例えばローレベル）の比較信号を出力し、デジタルデータＤＣが基準デジタルデータＤＣＲを超えると、他方のレベル（例えばハイレベル）の比較信号を出力する。
【００５４】
予測部１６３は、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層に所定のダメージが蓄積されたか否かを予測するために、比較部１６２から出力される比較信号のレベルを監視する。そして、予測部１６３は、比較信号が一方のレベルから他方のレベルへ変化すると、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層に所定のダメージが蓄積されたものと予測する。
【００５５】
出力部１６４は、ＧａＮ−ＨＥＭＴ１０８の破壊に伴うＡＣ−ＤＣコンバータ１００のトラブルを未然に防止するために、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層に所定のダメージが蓄積されたことを示す予測結果に従って、一方のレベル（例えばハイレベル）の出力信号を出力する。
【００５６】
本実施形態において、制御部１６１は、出力信号が一方のレベルになると、ＰＷＭ信号の出力を停止することとする。これによって、ＧａＮ−ＨＥＭＴ１０８のスイッチング動作（周期的なオン／オフ動作）が停止し、ＧａＮ−ＨＥＭＴ１０８の破壊に伴うＡＣ−ＤＣコンバータ１００のトラブルを未然に防止することが可能になる。更に、制御部１６１は、出力信号が一方のレベルになると、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層に所定のダメージが蓄積されたことを示す予測結果を、監視モニタ（不図示）やスピーカ（不図示）を通してＡＣ−ＤＣコンバータ１００の管理者に警告するように、ＲＯＭ１５１のプログラムを改変してもよい。
【００５７】
＜＜ＡＣ−ＤＣコンバータの動作＞＞
先ず、交流電源１０１から交流電圧が発生すると、全波整流回路１０２から交流電圧を全波整流した直流電圧が出力される。一方、マイコン１１２からＰＷＭ信号が出力されると、ゲートドライバ１１０からスイッチング信号が出力され、ＧａＮ−ＨＥＭＴ１０８はオン／オフ動作する。例えば、ＧａＮ−ＨＥＭＴ１０８がオンすると、チョークコイル１０３に供給された直流電流がＧａＮ−ＨＥＭＴ１０８を介して接地ＧＮＤに流れるため、チョークコイル１０３は励磁され、チョークコイル１０３には励磁エネルギーが蓄積される。又、ＧａＮ−ＨＥＭＴ１０８がオフすると、チョークコイル１０３の励磁エネルギーはダイオード１０４を介して平滑コンデンサ１０５に放出される。尚、ＧａＮ−ＨＥＭＴ１０８がオン／オフ動作する際に、ＰＷＭ信号のオン期間とオフ期間は、検出電圧ＶＡが一定値に近づくように調整される。このようにして、ＧａＮ−ＨＥＭＴ１０８のオン／オフ動作を繰り返すと、平滑コンデンサ１０５には、全波整流後の直流電圧よりも大きい直流電圧（全波整流後の直流電圧を昇圧した直流電圧）が充電されることとなる。
【００５８】
＜＜ダメージ予測装置の動作＞＞
図５は、本実施形態に係るダメージ予測装置の動作を説明するための波形図である。尚、図５は、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層にダメージが蓄積される過程において、検出電圧ＶＤＥＴが基準電圧ＶＲＥＦを超えるまでの波形の様子を模式的に示している。図６は、本実施形態に係るダメージ予測装置の動作を説明するためのフローチャートである。尚、図６の動作を実行する主体は、マイコン１１２である。
【００５９】
以下、図５及び図６を参照しつつ、ダメージ予測装置の動作について説明する。
ゲートドライバ１１０から出力されるスイッチング信号がＧａＮ−ＨＥＭＴ１０８のゲートに印加されると、ＧａＮ−ＨＥＭＴ１０８のゲートには、スイッチング信号に同期するとともに当該スイッチング信号に対して同相で変化するゲート電圧が生じる。尚、ＧａＮ−ＨＥＭＴ１０８の電流駆動能力が大きいことから、スイッチング信号がハイレベルに変化したときに、ゲート電圧にリンギングが重畳してオーバーシュートが現れ、スイッチング信号がローレベルに変化したときに、ゲート電圧にリンギングが重畳してアンダーシュートが現れる。そして、これらのオーバーシュートやアンダーシュートが原因となって、ゲート電圧がＧａＮ−ＨＥＭＴ１０８のゲートの定格電圧を超える度に、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層にダメージが徐々に蓄積され、ＧａＮ−ＨＥＭＴ１０８のゲート・ソース間の抵抗値が徐々に減少してしまう。この結果、ＧａＮ−ＨＥＭＴ１０８をオンすると、ゲート抵抗１０９にリーク電流が流れるようになる。尚、リーク電流にもリンギングが重畳する。
【００６０】
ゲート抵抗１０９にリーク電流が流れると、ゲート抵抗１０９の一端に電位Ｖ２が生じ、ゲート抵抗１０９の他端に電位Ｖ１が生じる。電位Ｖ１，Ｖ２は、電位差検出回路１１１の第１入力端子ＩＮ＋及び第２入力端子ＩＮ−にそれぞれ入力される。すると、上記の電圧増幅度で増幅された検出電圧ＶＤＥＴが電位差検出回路１１１の出力端子ＯＵＴから出力される。
【００６１】
以後、マイコン１１２によるプログラムの実行結果に従って、ダメージ予測動作が行われる。
【００６２】
先ず、ＡＤＣ２は、ゲート電圧にリンギングが重畳していない期間に対応する検出電圧ＶＲＥＦを取り込むために、例えば、スイッチング信号におけるハイレベル期間の中間となるタイミングで検出電圧ＶＤＥＴをサンプリングし、サンプリングされた検出電圧ＶＤＥＴを取り込んでデジタルデータＤＣに変換する。尚、ＡＤＣ２におけるサンプリングのタイミングをスイッチング信号におけるハイレベル期間の中間となるタイミングに設定する場合、例えば、スイッチング信号に同期するＰＷＭ信号のハイレベル期間を１周期とするデューティ５０％の信号を生成し、当該信号の変化タイミングを用いればよい（Ｓ１０１）。
【００６３】
次に、比較部１６２は、検出電圧ＶＤＥＴを示すデジタルデータＤＣと、基準電圧ＶＲＥＦを示す基準デジタルデータＤＣＲとを比較する（Ｓ１０２）。デジタルデータＤＣの値が基準デジタルデータＤＣＲの値よりも小さい場合（Ｓ１０２：ＮＯ）、比較部１６２は、例えばローレベルの比較信号を出力する。そして、上記のＳ１０１が再度実行され、ＡＤＣ２は、次のデジタルデータＤＣを出力する。一方、デジタルデータＤＣの値が基準デジタルデータＤＣＲの値を超えた場合（Ｓ１０２：ＹＥＳ）、比較部１６２は、例えばハイレベルの比較信号を出力する。
【００６４】
次に、予測部１６３は、ハイレベルの比較信号が入力されると、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層に所定のダメージが蓄積されたものと予測する。出力部１６４は、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層に所定のダメージが蓄積されたものと予測した結果（例えばフラグの値）が入力されると、例えばハイレベルの出力信号を出力する。そして、制御部１６１は、ハイレベルの出力信号が入力されると、ＧａＮ−ＨＥＭＴ１０８のスイッチング動作を停止させるために、ＰＷＭ信号の出力を停止する（Ｓ１０３）。
【００６５】
上記のＳ１０１〜Ｓ１０３を実行することによって、ＧａＮ−ＨＥＭＴ１０８の破壊に伴うＡＣ−ＤＣコンバータ１００のトラブルを未然に防止することが可能になる。
＝＝＝第２実施形態＝＝＝
【００６６】
図７は、本実施形態に係るダメージ予測装置を備えた昇圧型のＤＣ−ＤＣコンバータの一例を示す回路ブロック図である。図８は、本実施形態に係るダメージ予測装置に用いられるマイコンの機能の一例を示すブロック図である。
【００６７】
以下、図７及び図８を参照しつつ、本実施形態に係るダメージ予測装置を備えたＤＣ−ＤＣコンバータの構成について説明する。尚、ＡＣ−ＤＣコンバータ１００と同一の構成については、同一の番号を付してその説明を省略する。
【００６８】
図７に示すＤＣ−ＤＣコンバータ７００は、直流電圧を当該直流電圧よりも大きい直流電圧に変換する際に、ＧａＮ−ＨＥＭＴ１０８をＡＣ−ＤＣコンバータ１００と同様の周波数でオン／オフすることによって、所定値の直流電圧を出力する電力変換装置である。
【００６９】
ＤＣ−ＤＣコンバータ７００は、交流電源１０１及び全波整流回路１０２の代わりに直流電源１２３を備えるとともに電流検出抵抗１０７及び電流検出回路１２２を備えていない点において、ＡＣ−ＤＣコンバータ１００とは異なっている。尚、ダメージ予測装置は、ゲート抵抗１０９、ゲートドライバ１１０、電位差検出回路１１１、マイコン１２４を含んで構成されている。
【００７０】
図８に示すマイコン１２４は、ＡＤＣ１を備えていない点において、マイコン１１２とは異なっている。更に、制御部１６６は、基準デジタルデータＤＢＲを格納していない点において、制御部１６１とは異なっている。つまり、制御部１６６は、ＡＤＣ０から出力されるデジタルデータＤＡと基準デジタルデータＤＡＲとを比較し、電圧検出抵抗１０６Ａ，１０６Ｂの接続点に生じる検出電圧ＶＡが一定値に近づくように、オン期間とオフ期間とが調整されたＰＷＭ信号を出力するのみとなる。
【００７１】
直流電源１２３から発生する直流電流がチョークコイル１０３に供給されてからマイコン１２４がＰＷＭ信号を出力するまでの動作は、制御部１６６が基準デジタルデータＤＢＲを考慮しない点を除き、ＡＣ−ＤＣコンバータ１００と同様である。
＝＝＝第３実施形態＝＝＝
【００７２】
図９は、本実施形態に係るダメージ予測装置を備えた昇圧型のＡＣ−ＤＣコンバータの一例を示す回路ブロック図である。図１０は、本実施形態に係るダメージ予測装置に用いられるマイコンによって実現される機能の一例を示すブロック図である。
【００７３】
以下、図９及び図１０を参照しつつ、本実施形態に係るダメージ予測装置を備えたＡＣ−ＤＣコンバータの構成について説明する。尚、ＡＣ−ＤＣコンバータ１００と同一の構成については、同一の番号を付してその説明を省略する。
【００７４】
図９に示すＡＣ−ＤＣコンバータ２００は、電位差検出回路１１１を備えずに、マイコン１１３のソフトウエア処理によってゲート抵抗１０９の両端に生じる電位Ｖ１，Ｖ２から検出電圧ＶＲＥＦに相当するデジタルデータＤＣを生成する点において、ＡＣ−ＤＣコンバータ１００とは異なっている。尚、ダメージ予測装置は、ゲート抵抗１０９、ゲートドライバ１１０、マイコン１１３を含んで構成されている。尚、ＡＣ−ＤＣコンバータ２００をＤＣ−ＤＣコンバータとして用いる場合、交流電源１０１及び全波整流回路１０２の代わりに直流電源１２３を備えればよい。
【００７５】
図１０に示すマイコン１１３は、ＡＤコンバータ群１５５としてのＡＤＣ３と、検出電圧生成部１６５とを新たに備えた点において、マイコン１１２とは異なっている。尚、検出電圧生成部１６５は、ＣＰＵ１５２がＲＯＭ１５１からプログラムを読み出して実行することによって実現される機能である。尚、ＡＣ−ＤＣコンバータ２００をＤＣ−ＤＣコンバータとして用いる場合、検出電圧ＶＢが入力されるＡＤＣ１と、制御部１６６に格納されている基準デジタルデータＤＢＲとが不要になる。
【００７６】
ＡＤＣ２は、ゲート抵抗１０９の他端に生じる電位Ｖ１を取り込んでデジタルデータＤ１に変換する。ＡＤＣ２は、リンギングの影響を排除するために、例えば、スイッチング信号におけるハイレベル期間の中間となるタイミングで電位Ｖ１をサンプリングし、サンプリングされた電位Ｖ１を取り込んでデジタルデータＤ１に変換する。一方、ＡＤＣ３は、ゲート抵抗１０９の一端に生じる電位Ｖ２を取り込んでデジタルデータＤ２に変換する。ＡＤＣ３は、リンギングの影響を排除するために、ＡＤＣ２におけるサンプリングのタイミングと同一のタイミングで電位Ｖ２をサンプリングし、サンプリングされた電位Ｖ２を取り込んでデジタルデータＤ２に変換する。
【００７７】
検出電圧生成部１６５は、デジタルデータＤ１，Ｄ２の減算処理を実行することによって、検出電圧ＶＲＥＦに相当するデジタルデータＤＣを生成し、比較部１６２に出力する。尚、比較部１６２の比較結果に応じてＰＷＭ信号の出力を停止するまでの処理は、マイコン１１２と同様である。
【００７８】
本実施形態の場合、ＡＤＣ２及びＡＤＣ３に対して電位差検出回路１１１の電圧増幅度に相当するビット分解能が要求されることとなるが、電位差検出回路１１１が不要になるため、ダメージ予測装置の回路規模を小さくすることが可能になる。
＝＝＝第４実施形態＝＝＝
【００７９】
図１１は、本実施形態に係るダメージ予測装置を備えた昇圧型のＡＣ−ＤＣコンバータの一例を示す回路ブロック図である。図１２は、本実施形態に係るダメージ予測装置に用いられるマイコンによって実現される機能の一例を示すブロック図である。
【００８０】
以下、図１１及び図１２を参照しつつ、本実施形態に係るダメージ予測装置を備えたＡＣ−ＤＣコンバータの構成について説明する。尚、ＡＣ−ＤＣコンバータ１００と同一の構成については、同一の番号を付してその説明を省略する。
【００８１】
図１１に示すＡＣ−ＤＣコンバータ３００は、電位差検出回路１１１の出力端子ＯＵＴと、マイコン１１４のＩ／Ｏポート群１５４のうち汎用Ｉ／Ｏポートとして機能するＧＰＩＯ（General Purpose Input/Output）との間に、比較器１１５を備えた点において、ＡＣ−ＤＣコンバータ１００とは異なっている。尚、ダメージ予測装置は、ゲート抵抗１０９、ゲートドライバ１１０、電位差検出回路１１１、マイコン１１４、比較器１１５を含んで構成されている。尚、ＡＣ−ＤＣコンバータ３００をＤＣ−ＤＣコンバータとして用いる場合、交流電源１０１及び全波整流回路１０２の代わりに直流電源１２３を備えればよい。
【００８２】
図１２に示すマイコン１１４は、ＡＤＣ２と比較部１６２とを備えていない点において、マイコン１１２とは異なっている。尚、ＡＣ−ＤＣコンバータ３００をＤＣ−ＤＣコンバータとして用いる場合、検出電圧ＶＢが入力されるＡＤＣ１と、制御部１６６に格納されている基準デジタルデータＤＢＲとが不要になる。
【００８３】
比較器１１５の第１入力端子（＋）には、電位差検出回路１１１の出力端子ＯＵＴから出力される検出電圧ＶＤＥＴが印加される。一方、比較器１１５の第２入力端子（−）には、直流電源１１６から発生する基準電圧ＶＲＥＦが印加される。尚、基準電圧ＶＲＥＦは、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層に所定のダメージが蓄積されたときの検出電圧ＶＤＥＴと同一の電圧である。そして、比較器１１５は、検出電圧ＶＤＥＴが基準電圧ＶＲＥＦを超えると、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層に所定のダメージが蓄積されたことを示すハイレベルの比較信号を出力する。当該比較信号は、ＧＰＩＯを通って予測部１６３に入力される。尚、予測部１６３の予測結果に応じてＰＷＭ信号の出力を停止するまでの処理は、マイコン１１２と同様である。
【００８４】
本実施形態の場合、検出電圧ＶＤＥＴと基準電圧ＶＲＥＦとを比較する処理においてＡＤ変換処理を行わないため、ＡＤコンバータ群１５５のチャネル数を節約することが可能になる。
＝＝＝第５実施形態＝＝＝
【００８５】
図１３は、本実施形態に係るダメージ予測装置を備えた昇圧型のＡＣ−ＤＣコンバータの一例を示す回路ブロック図である。図１４は、本実施形態に係るダメージ予測装置に用いられるマイコンの機能の一例を示すブロック図である。
【００８６】
以下、図１３及び図１４を参照しつつ、本実施形態に係るダメージ予測装置を備えたＡＣ−ＤＣコンバータの構成について説明する。尚、ＡＣ−ＤＣコンバータ３００と同一の構成については、同一の番号を付してその説明を省略する。
【００８７】
図１３に示すＡＣ−ＤＣコンバータ４００は、電位差検出回路１１１を構成する演算増幅器ＯＰと比較器１１５とをマイコン１１６に内蔵している点において、ＡＣ−ＤＣコンバータ３００とは異なっている。尚、ダメージ予測装置は、ゲート抵抗１０９、ゲートドライバ１１０、分圧抵抗Ｒ１〜Ｒ４、入力抵抗Ｒ５，Ｒ７、帰還抵抗Ｒ８、接地抵抗Ｒ６、マイコン１１６を含んで構成されている。尚、ＡＣ−ＤＣコンバータ４００をＤＣ−ＤＣコンバータとして用いる場合、交流電源１０１及び全波整流回路１０２の代わりに直流電源１２３を備えればよく、図１４に示すマイコン１１６において、検出電圧ＶＢが入力されるＡＤＣ１と、制御部１６６に格納されている基準デジタルデータＤＢＲとが不要になる。
【００８８】
分圧抵抗Ｒ１，Ｒ２は、ゲート抵抗１０９の一端と接地ＧＮＤとの間に直列接続され、分圧抵抗Ｒ１，Ｒ２の接続点は、入力抵抗Ｒ５を介して演算増幅器ＯＰの第１入力端子（＋）に接続されている。分圧抵抗Ｒ３，Ｒ４は、ゲート抵抗１０９の他端と接地ＧＮＤとの間に直列接続され、分圧抵抗Ｒ３，Ｒ４の接続点は、入力抵抗Ｒ７を介して演算増幅器ＯＰの第２入力端子（−）に接続されている。帰還抵抗Ｒ８は、演算増幅器ＯＰの第２入力端子（−）と出力端子との間に接続されている。接地抵抗Ｒ６は、演算増幅器ＯＰの第１入力端子（＋）と接地ＧＮＤとの間に接続されている。
【００８９】
本実施形態の場合、電位差検出回路１１１を構成する演算増幅器ＯＰと比較器１１５とをマイコン１１６に内蔵された演算増幅器及び比較器で実現することで、外付けＩＣ部品の点数を減らすことが可能になる。
＝＝＝第６実施形態＝＝＝
【００９０】
図１５は、本実施形態に係るダメージ予測装置を備えた昇圧型のＡＣ−ＤＣコンバータの一例を示す回路ブロック図である。図１６は、本実施形態に係るダメージ予測装置に用いられるマイコンの機能の一例を示すブロック図である。
【００９１】
以下、図１５及び図１６を参照しつつ、本実施形態に係るダメージ予測装置を備えたＡＣ−ＤＣコンバータの構成について説明する。尚、ＡＣ−ＤＣコンバータ１００と同一の構成については、同一の番号を付してその説明を省略する。
【００９２】
図１５に示すＡＣ−ＤＣコンバータ５００は、検出電圧ＶＤＥＴを得るための専用のゲート抵抗１１７（抵抗）、スイッチ１１８、直流電源１１９を備えた点において、ＡＣ−ＤＣコンバータ１００とは異なっている。尚、ダメージ予測装置は、ゲート抵抗１１７、スイッチ１１８、直流電源１１９、電位差検出回路１１１、マイコン１２０を含んで構成されている。尚、ＡＣ−ＤＣコンバータ５００をＤＣ−ＤＣコンバータとして用いる場合、交流電源１０１及び全波整流回路１０２の代わりに直流電源１２３を備えればよい。
【００９３】
図１６に示すマイコン１２０は、制御部１６１からスイッチ１１８を一定期間オンするためのオン信号を出力する点において、マイコン１１２とは異なっている。尚、ＡＣ−ＤＣコンバータ５００をＤＣ−ＤＣコンバータとして用いる場合、検出電圧ＶＢが入力されるＡＤＣ１と、制御部１６６に格納されている基準デジタルデータＤＢＲとが不要になる。
【００９４】
スイッチ１１８は、ＧａＮ−ＨＥＭＴ１０８のゲートとゲート抵抗１１７の一端との間に接続されている。直流電源１１９は、ゲート抵抗１１７の他端と接地ＧＮＤとの間に接続されている。スイッチ１１８は、ＡＣ−ＤＣコンバータ５００が交流電圧を直流電圧に変換する動作を開始する前のスタンバイ時において、マイコン１２０の制御部１６１から出力されるオン信号によって一定期間オンする。
【００９５】
先ず、ＡＣ−ＤＣコンバータ５００のスタンバイ時において、制御部１６１からオン信号が一定期間出力されると、スイッチ１１８はオン信号に従って一定期間オンする。ここで、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層にダメージが蓄積されていると、ＧａＮ−ＨＥＭＴ１０８のゲート・ソース間の抵抗値が減少しているため、ゲート抵抗１１７にリーク電流が流れる。そして、ゲート抵抗１１７の両端に生じる電位Ｖ１及び電位Ｖ２が電位差検出回路１１１の第１入力端子ＩＮ＋及び第２入力端子ＩＮ−にそれぞれ入力される。尚、電位差検出回路１１１から出力される検出電圧ＶＤＥＴに応じてＰＷＭ信号の出力を停止するまでの処理は、マイコン１１２と同様である。
【００９６】
ゲート抵抗１０９は、ゲート電圧に重畳するリンギングノイズを抑制する役割を有している。そのため、第１〜第５実施形態に示されるように、検出電圧ＶＤＥＴを得るための抵抗としてゲート抵抗１０９を兼用する場合、ゲート抵抗１０９の抵抗値の設定に際して制約を受けることとなる。
【００９７】
これに対して、ゲート抵抗１１７は、検出電圧ＶＤＥＴを得るための抵抗である。ゲート抵抗１１７の抵抗値は、マイコン１２０の処理能力を考慮する必要はあるが、最適な検出電圧ＶＤＥＴが得られる値に設定することが可能になる。このとき、ゲート抵抗１０９の代わりにノイズを抑制する専用の部品であるフェライトビーズを用いることも可能になる。
【００９８】
スイッチ１１８は、ＭＯＳ−ＦＥＴ等のトランジスタ素子であることとする。直流電源１１９から発生する直流電圧は、ゲートドライバ１１０から出力されるスイッチング信号のハイレベルと同一であることとする。
＝＝＝第７実施形態＝＝＝
【００９９】
図１７は、本実施形態に係るダメージ予測装置を備えた昇圧型のＡＣ−ＤＣコンバータの一例を示す回路ブロック図である。図１８は、本実施形態に係るダメージ予測装置に用いられるマイコンの機能の一例を示すブロック図である。
【０１００】
以下、図１７及び図１８を参照しつつ、本実施形態に係るダメージ予測装置を備えたＡＣ−ＤＣコンバータの構成について説明する。尚、ＡＣ−ＤＣコンバータ２００，５００と同一の構成については、同一の番号を付してその説明を省略する。
【０１０１】
図１７に示すＡＣ−ＤＣコンバータ６００は、電位差検出回路１１１を備えずに、マイコン１２１のソフトウエア処理によってゲート抵抗１１７の両端に生じる電位Ｖ１，Ｖ２から検出電圧ＶＲＥＦに相当するデジタルデータＤＣを生成する点において、ＡＣ−ＤＣコンバータ５００とは異なっている。尚、ダメージ予測装置は、ゲート抵抗１１７、スイッチ１１８、直流電源１１９、マイコン１２１を含んで構成されている。尚、ＡＣ−ＤＣコンバータ６００をＤＣ−ＤＣコンバータとして用いる場合、交流電源１０１及び全波整流回路１０２の代わりに直流電源１２３を備えればよい。
【０１０２】
図１８に示すマイコン１２１は、制御部１６１からスイッチ１１８を一定期間オンするためのオン信号を出力する点において、マイコン１１３とは異なっている。尚、ＡＣ−ＤＣコンバータ６００をＤＣ−ＤＣコンバータとして用いる場合、検出電圧ＶＢが入力されるＡＤＣ１と、制御部１６６に格納されている基準デジタルデータＤＢＲとが不要になる。
【０１０３】
スイッチ１１８は、ＡＣ−ＤＣコンバータ６００が交流電圧を直流電圧に変換する動作を開始する前のスタンバイ時において、マイコン１２１の制御部１６１から出力されるオン信号によって一定期間オンする。
【０１０４】
先ず、ＡＣ−ＤＣコンバータ６００のスタンバイ時において、制御部１６１からオン信号が一定期間出力されると、スイッチ１１８はオン信号に従って一定期間オンする。ここで、ＧａＮ−ＨＥＭＴ１０８のゲート絶縁層にダメージが蓄積されていると、ＧａＮ−ＨＥＭＴ１０８のゲート・ソース間の抵抗値が減少しているため、ゲート抵抗１１７にリーク電流が流れる。そして、ゲート抵抗１１７の両端に生じる電位Ｖ１及び電位Ｖ２がＡＤＣ２及びＡＤＣ３にそれぞれ入力される。尚、ＡＤＣ２及びＡＤＣ３からそれぞれ出力されるデジタルデータＤ１，Ｄ２に応じてＰＷＭ信号の出力を停止するまでの処理は、マイコン１１３と同様である。
【０１０５】
本実施形態の場合、ＡＤＣ２及びＡＤＣ３に対して電位差検出回路１１１の電圧増幅度に相当するビット分解能が要求されることとなるが、電位差検出回路１１１が不要になるため、ダメージ予測装置の回路規模を小さくすることが可能になる。
＝＝＝まとめ＝＝＝
【０１０６】
以上説明したように、ダメージ予測装置によれば、ＧａＮ−ＨＥＭＴ１０８の破壊を予測し、ＡＣ−ＤＣコンバータ１００〜６００やＤＣ−ＤＣコンバータ７００〜１２００のトラブルを未然に防止することが可能になる。
【０１０７】
又、ダメージ予測装置において、パワー半導体スイッチング素子として、ＧａＮ−ＨＥＭＴ１０８の代わりに、ＳｉＣ（炭化ケイ素）からなるＦＥＴ、ＭＯＳＦＥＴ、ＩＧＢＴを用いることも可能である。
【０１０８】
尚、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。例えば、第１〜第７実施形態に記載されたダメージ予測装置は、昇圧型のＡＣ−ＤＣコンバータ、およびＤＣ−ＤＣコンバータに限らず、降圧型のＡＣ−ＤＣコンバータ、およびＤＣ−ＤＣコンバータ、更にはインバータにおけるパワー半導体スイッチング素子のゲート絶縁層のダメージを予測するために用いることも可能である。
【符号の説明】
【０１０９】
１００，２００，３００，４００，５００，６００…ＡＣ−ＤＣコンバータ、１０１…交流電源、１０２…全波整流回路、１０３…チョークコイル、１０４…ダイオード、１０５…平滑コンデンサ、１０６Ａ，１０６Ｂ…電圧検出抵抗、１０７…電流検出抵抗、１０８…ＧａＮ−ＨＥＭＴ、１０９，１１７…ゲート抵抗、１１０…ゲートドライバ、１１１…電位差検出回路、１１１Ａ…差動増幅回路、１１２〜１１４，１１６，１２０，１２１…マイコン、１１５…比較器、１１８…スイッチ、１１９，１２３…直流電源、１２２…電流検出回路、１６１，１６６…制御部、１６２…比較部、１６３…予測部、１６４…出力部、１６５…検出電圧生成部
【図１】
2018168328.tif 000010
【図２】
2018168328.tif 000011
【図３】
2018168328.tif 000012
【図４】
2018168328.tif 000013
【図５】
2018168328.tif 000014
【図６】
2018168328.tif 000015
【図７】
2018168328.tif 000016
【図８】
2018168328.tif 000017
【図９】
2018168328.tif 000018
【図１０】
2018168328.tif 000019
【図１１】
2018168328.tif 000020
【図１２】
2018168328.tif 000021
【図１３】
2018168328.tif 000022
【図１４】
2018168328.tif 000023
【図１５】
2018168328.tif 000024
【図１６】
2018168328.tif 000025
【図１７】
2018168328.tif 000026
【図１８】
2018168328.tif 000027
【国際調査報告】
2018168328.tif 000028
2018168328.tif 000029
2018168328.tif 000030
2018168328.tif 000031