(57)【要約】  本発明の光導波路デバイスは、光素子搭載部（１７）が、第１の光素子（１８ａ）を支持するための第１の台座ブロック（１９ａ）と、第1の光素子（１８ａ）よりも活性層深さが小さい第２の光素子（１８ｂ）を支持するための第２の台座ブロック（１９ｂ）とを有し、第２の台座ブロック（１９ｂ）が第１の台座ブロック（１９ａ）より多い積層数の上部クラッド層によって形成され、第１及び第２の台座ブロックの高さの差（ｈ１）が第１及び第２の光素子における活性層深さの差（ｄ１−ｄ２）に等しい。
2010106995.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された下部クラッド層、コア層、及び上部クラッド層を有する光導波路形成層から構成される光導波路部と、前記光導波路形成層の一部が除去された部位に複数の光素子が搭載された光素子搭載部とを有し、該複数の光素子のうち、少なくとも１つの光素子が前記光導波路形成層の一部の除去によって露出した前記光導波路部の端面に光学的に結合する光導波路デバイスであって、
前記光素子搭載部は、
前記複数の光素子のうちの１つの光素子である第１の光素子を支持するための第１の台座ブロックと、
前記複数の光素子のうちの１つの光素子であって、前記第1の光素子よりも活性層深さが小さい第２の光素子を支持するための第２の台座ブロックとを有し、
前記第２の台座ブロックは、前記第１の台座ブロックよりも多い積層数の上部クラッド層によって形成され、
前記第１及び第２の台座ブロックの高さの差が、前記第１及び第２の光素子における活性層深さの差に等しい、光導波路デバイス。
【請求項２】
前記第２の台座ブロックに支持された前記第２の光素子における光軸の高さと前記第１の台座ブロックに支持された前記第１の光素子における光軸の高さのそれぞれが、前記光導波路形成層における前記基板からコア層までの光軸高さと一致する、請求項１に記載の光導波路デバイス。
【請求項３】
前記第１の台座ブロックは、前記複数の光素子のうち、活性層深さが最も大きい光素子を支持し、かつ１層の上部クラッド層によって形成されている、請求項１に記載の光導波路デバイス。
【請求項４】
基板上に形成された下部クラッド層、コア層、及び上部クラッド層を有する光導波路形成層から構成される光導波路部と、前記光導波路形成層の一部が除去された部位に複数の光素子が搭載された光素子搭載部とを有し、該複数の光素子のうち、少なくとも１つの光素子が前記光導波路形成層の一部の除去によって露出した前記光導波路部の端面に光学的に結合する光導波路デバイスの製造方法であって、
前記基板上に前記下部クラッド層及び前記コア層を形成し、
前記コア層をパターニングすることで、導波路を形成し、
前記パターニングの後、前記光導波路部となる部分と、前記光素子搭載部となる部分の少なくとも一部とに、複数の積層数の上部クラッド層を形成し、
前記複数の積層数の上部クラッド層をエッチングすることにより、前記複数の光素子のうちの１つの光素子である第１の光素子を支持するための第１の台座ブロックと、前記複数の光素子のうちの１つの光素子であって、前記第１の光素子よりも活性層深さが小さい第２の光素子を支持する第２の台座ブロックとを形成することで、
前記第２の台座ブロックが、前記第１の台座ブロックよりも多い積層数の上部クラッド層で形成され、
前記第１及び第２の台座ブロックは、該第１及び第２の台座ブロックの高さの差が前記第１及び第２の光素子の活性層深さの差に等しくなるように形成される、光導波路デバイスの製造方法。
【請求項５】
前記第１及び第２の台座ブロックは、前記第２の台座ブロックに支持された第２の光素子における光軸の高さと、前記第１の台座ブロックに支持された第１の光素子における光軸の高さのそれぞれが、前記光導波路形成層における前記基板からコア層までの光軸高さと一致するように形成される、請求項４に記載の光導波路デバイスの製造方法。
【請求項６】
前記第１の台座ブロックは、前記複数の光素子のうち、活性層深さが最も大きい光素子を支持し、かつ１層の上部クラッド層によって形成される、請求項４に記載の光導波路デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に光導波路部と光素子搭載部とを有する光導波路デバイス及びその製造方法に関する。
【背景技術】
【０００２】
光アクセス市場で使用される光トランシーバは、レーザダイオード（ＬＤ）やフォトダオード（ＰＤ）等の光素子、薄膜フィルタ、及びレンズ等の光学部品から構成されるマイクロオプティクス型モジュールと、シリコン基板上に石英導波路を作製し、光素子を表面実装して構成されるＰＬＣ（Planer  Light-wave  Circuit）モジュールとに大別される。このうち、ＰＬＣモジュールにおける光素子等の光部品の実装方法には、光軸調整を必要としない実装方法としてパッシブアライメント法がある。【０００３】
パッシブアライメント実装において、光素子の光導波路チップに対する平面方向位置は、両者に設けられたアライメントマーカを赤外透過光で画像検出認識することによって決定される。また、その垂直方向位置は、光素子を支持する台座ブロックの高さによって決定される。台座ブロックの高さは製造プロセスにおいて高精度に調整されるため、台座に光部品を搭載するだけで、光導波路との光軸高さを高精度に合わせることができる。【０００４】
特許第２８２３０４４号公報（以下では、特許文献１と称する）には、関連する光導波路デバイスが開示されている。図１Ａ及び図１Ｂは、特許文献１に記載の光導波路デバイス１００を示す斜視図である。光導波路デバイス１００は、光導波路部１１６と光素子搭載部１１７とを備え、光導波路部１１６は、シリコン基板１１１上に形成された下部クラッド層１１２、コア層１１３及び上部クラッド層１１４ａ，１１４ｂを有する光導波路形成層１１５を有し、光素子搭載部１１７は、光導波路形成層１１５の一部が除去されてなる。光導波路形成層１１５の一部を除去することによって露出した光導波路部１１６の端面に、光素子搭載部１１７に搭載された発光素子１１８が光学的に結合される。【０００５】
光素子搭載部１１７は、台座ブロック１１９及びアライメントマーカ１２０を有し、これらの上に発光素子１１８が搭載される。発光素子１１８と光導波路部１１７の端面とを光学的に結合させるためには、光導波路デバイス１００に搭載された発光素子１１８の活性層１２１の高さと、コア層１１３の高さとが一致する必要がある。【０００６】
図２は、発光素子１１８及び台座ブロック１１９を拡大した断面図である。図２に示すように、発光素子１１８の活性層深さがｄ１である場合、台座ブロック１１９の高さｈ１は、シリコン基板１１１からコア層１１３までの高さ（光軸高さ）と、発光素子１１８の活性層深さｄ１との差に等しくなるように調整されている。【０００７】
また、特開２００２−１１１１１３号公報（以下では、特許文献２と称する）には、仮接続用バンプ９の高さによって、パッシブアライメント実装される光素子の高さを決定する光モジュールが開示されている。特許文献２に開示された技術によれば、光素子を精度よく実装することができる。
【発明の概要】
【０００８】
ここで、光素子を複数実装する場合、各光素子の活性層深さｄ１は必ずしも同一ではない。図３は、図１Ａ及び図１Ｂに示す光導波路デバイス１００に、活性層深さが異なる光素子を実装した場合の部分断面図である。
【０００９】
たとえば、活性層深さｄ１の光素子１１８ａに合わせて台座ブロック１１９の高さｈ１を調整した場合、光素子１１８ａよりも活性層深さが小さい光素子１１８ｂを実装すると、光素子１１８ｂの活性層１２１の位置が光素子１１８ａの活性層１２１の位置よりも低くなり、互いに光軸を一致させることができなくなってしまう。
【００１０】
また、特許文献１に記載の光導波路デバイス、及び特許文献２に記載の光モジュールのいずれも、形成される台座ブロック又は仮接続用バンプの高さが均一であるため、活性層深さｄ１が異なる光素子をコアと光学的に結合する高さに実装することができない。
【００１１】
本発明の目的の一つは、活性層深さの異なる複数の光素子が、それぞれの光軸が一致するように実装された光導波路デバイス及びその製造方法を提供することである。
【００１２】
本発明の一側面の光導波路デバイスは、基板上に形成された下部クラッド層、コア層、及び上部クラッド層を有する光導波路形成層から構成される光導波路部と、光導波路形成層の一部が除去された部位に複数の光素子が搭載された光素子搭載部とを有し、複数の光素子のうち、少なくとも１つの光素子が光導波路形成層の一部の除去によって露出した光導波路部の端面に光学的に結合する光導波路デバイスであって、光素子搭載部は、複数の光素子のうちの１つの光素子である第１の光素子を支持するための第１の台座ブロックと、複数の光素子のうちの１つの光素子であって、第1の光素子よりも活性層深さが小さい第２の光素子を支持するための第２の台座ブロックとを有し、第２の台座ブロックは、第１の台座ブロックよりも多い積層数の上部クラッド層によって形成され、第１及び第２の台座ブロックの高さの差が、第１及び第２の光素子における活性層深さの差に等しい構成である。
【００１３】
また、本発明の一側面の光導波路デバイスの製造方法は、基板上に形成された下部クラッド層、コア層、及び上部クラッド層を有する光導波路形成層から構成される光導波路部と、光導波路形成層の一部が除去された部位に複数の光素子が搭載された光素子搭載部とを有し、複数の光素子のうち、少なくとも１つの光素子が光導波路形成層の一部の除去によって露出した光導波路部の端面に光学的に結合する光導波路デバイスの製造方法であって、基板上に下部クラッド層及びコア層を形成し、コア層をパターニングすることで導波路を形成し、パターニングの後、光導波路部となる部分と、光素子搭載部となる部分の少なくとも一部とに、複数の積層数の上部クラッド層を形成し、複数の積層数の上部クラッド層をエッチングすることにより、複数の光素子のうちの１つの光素子である第１の光素子を支持するための第１の台座ブロックと、複数の光素子のうちの１つの光素子であって、第１の光素子よりも活性層深さが小さい第２の光素子を支持する第２の台座ブロックとを形成することで、第２の台座ブロックが第１の台座ブロックよりも多い積層数の上部クラッド層で形成され、第１及び第２の台座ブロックは、第１及び第２の台座ブロックの高さの差が第１及び第２の光素子の活性層深さの差に等しくなるように形成されるものである。
【図面の簡単な説明】
【００１４】
【図１Ａ】図１Ａは特許文献１に開示された光導波路デバイスを示す斜視図である。
【図１Ｂ】図１Ｂは特許文献１に開示された光導波路デバイスを示す斜視図である。
【図２】図２は図１Ａ及び図１Ｂに示す光導波路デバイスのうち、光素子及び台座ブロックを拡大した断面図である。
【図３】図３は図１Ａ及び図１Ｂに示す光導波路デバイスに、活性層深さが異なる光素子を実装した場合の部分断面図である。
【図４】図４は本発明の第１の実施形態に係る光導波路デバイスを示す斜視図である。
【図５】図５は図４に示す光導波路デバイスのうち、光素子及び台座ブロックを拡大した断面図である。
【図６Ａ】図６Ａは図４に示す光導波路デバイスの製造例を示す断面図である。
【図６Ｂ】図６Ｂは図４に示す光導波路デバイスの製造例を示す断面図である。
【図６Ｃ】図６Ｃは図４に示す光導波路デバイスの製造例を示す断面図である。
【図６Ｄ】図６Ｄは図４に示す光導波路デバイスの製造例を示す断面図である。
【図６Ｅ】図６Ｅは図４に示す光導波路デバイスの製造例を示す断面図である。
【図６Ｆ】図６Ｆは図４に示す光導波路デバイスの製造例を示す断面図である。
【図６Ｇ】図６Ｇは図４に示す光導波路デバイスの製造例を示す断面図である。
【図６Ｈ】図６Ｈは図４に示す光導波路デバイスの製造例を示す断面図である。
【図６Ｉ】図６Ｉは図４に示す光導波路デバイスの製造例を示す断面図である。
【図７】図７は本発明の第２の実施形態に係る光導波路デバイスを示す斜視図である。
【図８Ａ】図８Ａは図７に示す光導波路デバイスの製造方法を示す断面図である。
【図８Ｂ】図８Ｂは図７に示す光導波路デバイスの製造方法を示す断面図である。
【発明を実施するための形態】
【００１５】
（第１の実施形態）
図４は、本発明の第１の実施形態に係る光導波路デバイス１０を示す斜視図である。光導波路デバイス１０は、光導波路部１６と、光素子搭載部１７とを備える。光導波路部１６は、シリコン基板１１上に形成された下部クラッド層１２、コア層１３及び上部クラッド層１４１，１４２を有する光導波路形成層１５から成る。光素子搭載部１７は、光導波路形成層１５の一部が除去されて成り、複数の光素子１８を搭載するための台座ブロック１９を有する。図４は、２つの光素子１８ａ，１８ｂを搭載する例を示している。以下、複数の光素子１８ａ，１８ｂを特に区別する必要がない場合、光素子１８と総称する。また、光導波路デバイス１０は、光素子１８を実装する際の位置合わせに用いるアライメントマーカ２０を有していてもよい。
【００１６】
光導波路部１６は、光導波路形成層１５の一部の除去によって端面が露出しており、光導波路部１６の端面（光導波路）と光素子搭載部１７に搭載された光素子１８とは、光学的に結合している。光素子１８は、たとえばレーザダイオード（ＬＤ）やフォトダオード（ＰＤ）である。
【００１７】
複数の光素子１８ａ，１８ｂはそれぞれ活性層２１の深さ（以下、活性層深さと呼ぶ）が異なる。ここで活性層深さとは、光素子の活性層から底面までの深さ（図５に示すｄ１，ｄ２）をいう。
【００１８】
図５は、図４に示す光導波路デバイスのうち、光素子１８及び台座ブロック１９を拡大した断面図である。図５に示す例において、台座ブロック１９ａは活性層深さが大きい光素子１８ａを支持し、台座ブロック１９ｂは活性層深さが小さい光素子１８ｂを支持する。光素子１８ａの活性層深さｄ１は光素子１８ｂの活性層深さｄ２よりも大きいため、光素子１８ａを支持する台座ブロック１９ａの高さｈ２は、光素子１８ｂを支持する台座ブロック１９ｂの高さ（ｈ１+ｈ２）よりも小さく設定される。以下、光素子１８と同様に、台座ブロック１９ａ，１９ｂを特に区別する必要がない場合、台座ブロック１９と総称する。
【００１９】
台座ブロック１９ａの高さｈ２と、台座ブロック１９ｂの高さ（ｈ１+ｈ２）とは、活性層深さｄ１及び高さｈ２の合計（ｄ１＋ｈ２）と、活性層深さｄ２及び高さ（ｈ１＋ｈ２）の合計（ｄ２＋（ｈ１＋ｈ２））とが等しくなるように決定される。また、光導波路形成層１５の端面と光軸を一致させるためには、シリコン基板１１からコア層までの高さ（以下、光軸高さと呼ぶ）をＨと仮定すると、台座ブロック１９ａの高さｈ２は光軸高さHと活性層深さｄ１の差（Ｈ−ｄ１）に等しく、台座ブロック１９ｂの高さ（ｈ１+ｈ２）は光軸高さＨと活性層深さｄ２の差（Ｈ−ｄ２）に等しくなるように設定する必要がある。これにより、活性層深さが異なる光素子１８ａ及び１８ｂを搭載しても、光素子１８ａ，１８ｂ、及び光導波路部１６の端面の光軸を一致させ、光学的に結合させることができる。なお、本明細書において「光軸の一致」とは光軸の完全一致のみならず、光軸調整の際、光強度を調整する等の目的により故意にずれを生じさせる場合も含む。
【００２０】
台座ブロック１９は、上部クラッド層１４と共通の膜により形成される。台座ブロック１９の高さは、上部クラッド層１４の厚みや積層数を変えることによって調整することができる。図５を例に説明すると、台座ブロック１９ｂは、高さｈ１に等しい厚みの上部クラッド層１４１（以下では、第１の上部クラッド層１４１と称する）の形成後、高さｈ２に等しい厚みの上部クラッド層１４２（以下では、第２の上部クラッド層１４２と称する）を積層することによって形成され、台座ブロック１９ａは、高さｈ２に等しい厚みの第２の上部クラッド層１４２によって形成される。
【００２１】
なお、第２の上部クラッド層１４２の厚みｈ２は、光軸高さＨから活性層深さｄ１を引くことによって（Ｈ−ｄ１）と求められ、第１の上部クラッド層１４１の厚みｈ１は、光軸高さＨから活性層深さｄ２及び第２の上部クラッド層１４２の厚みｈ２を引くことによって（Ｈ−ｄ２−ｈ２）と求められる。このように、積層する上部クラッド層１４の厚みを調整することによって、台座ブロック１９ｂに支持された光素子１８ｂにおける光軸の高さ（ｈ１＋ｈ２＋ｄ２）と、台座ブロック１９ａに支持された光素子１８ａにおける光軸の高さ（ｈ２＋ｄ１）とを、コア層の光軸高さ（Ｈ）と一致させることができる。
【００２２】
上部クラッド層１４は、Ｐ，Ｇｅ，Ｂ，Ｔｉ等をドープし屈折率を変化させることが可能なシリコン酸化膜や、シリコン窒化膜を用いることができる。これらの膜は、たとえば常圧ＣＶＤ（Chemical  Vapor  Deposition）法、減圧ＣＶＤ法、プラズマＣＶＤ法、火炎堆積法により形成することができる。上部クラッド層１４のうち、少なくとも一層はボロン（Ｂ）やリン（Ｐ）等をドープした低融点のシリコン酸化膜（Boro-  Phospho  Silicate  Glass  Film：ＢＰＳＧ膜）であることが好ましい。ＢＰＳＧ膜は低融点であるため、リフローした際にコアを埋め込み、平坦化することが容易になる。
【００２３】
台座ブロック１９は、上部クラッド層１４を形成後、光素子搭載部１７上の不要な箇所をエッチングすることにより形成することができる。エッチングには、ドライエッチングやウェットエッチングがあるが、端面の平坦性及び垂直性を確保するため、反応性イオンエッチング（ＲＩＥ）やイオンビームエッチング（ＩＢＥ）、反応性イオンビームエッチング（ＲＩＢＥ）等の異方性のドライエッチングを用いることが好ましい。
【００２４】
下部クラッド層１２及びコア層１３は、上部クラッド層１４と同様の材料・製法により形成することができるが、コア層１３は下部クラッド層１２及び上部クラッド層１４よりも屈折率が高い膜によって形成される。
【００２５】
図６Ａ乃至図６Ｉは、図４に示す光導波路デバイス１０の製造方法を示す断面図である。以下、光導波路デバイスの製造方法について説明する。まず、シリコン基板１１上に下部クラッド層１２を形成し、必要に応じてアニール処理を施す（図６Ａ）。
【００２６】
次に、下部クラッド層１２の上にコア層１３を成膜した後、フォトリソグラフィ及びドライエッチングによってコア層１３をパターニングし、導波路を形成する（図６Ｂ）。必要に応じ、コア層１３のパターニング前後のいずれかにアニール処理を施す。
【００２７】
続いて、光素子１８を実装する部分、すなわち光素子搭載部１７上にある下部クラッド層１２を除去する（図６Ｃ）。
【００２８】
このとき、ＲＩＥによって下部クラッド層１２の途中まで掘り下げ、残りの下部クラッド層１２をウェットエッチングすることによって、シリコン基板１１のエッチングを防止することができる。それは、ＲＩＥによって下部クラッド層１２を全て除去しようとする場合、シリコン基板をも少なからずエッチングしてしまうが、フッ化水素系のエッチング液を用いるウェットエッチングではシリコン基板はエッチングされないからである。
【００２９】
続いて、下部クラッド層１２及びコア層１３上に第１の上部クラッド層１４１を形成し、必要に応じてアニール処理を施す（図６Ｄ）。第１の上部クラッド層１４１の厚みは、活性層深さが小さい光素子１８ｂを支持する台座ブロック１９ｂ（図５を参照）の高さ（ｈ１＋ｈ２）と、活性層深さが大きい光素子１８ａを支持する台座ブロック１９ａ（図５を参照）の高さｈ２との差、すなわちｈ１に等しい。
【００３０】
このとき、上部クラッド層を軟化点の低いＢＰＳＧ膜とし、成膜後、８００℃以上の高温でリフローさせてもよい。これにより、コア層１３のパターニングによって生じたコア同士の狭い間隙を埋めることができる。さらに図６Ｃで形成した光素子搭載部１７と光導波路部１６との段差を均し、第１の上部クラッド層１４１の表面平坦性を高めることができるため、後工程のパターニングプロセスを比較的容易にすることができる。その後、光導波路部１６と、光素子搭載部１７のうち、活性層深さが大きい光素子１８ａを支持する台座ブロック１９ａが形成される箇所とを除いて第１の上部クラッド層１４１を除去し、シリコン基板を露出させる（図６Ｅ）。
【００３１】
続いて、第２の上部クラッド層１４２を形成し、必要に応じてアニール処理を施す（図６Ｆ）。第２の上部クラッド層１４２の厚みは、活性層深さが大きい光素子１８ａを支持する台座ブロック１９ａの高さｈ２に等しい。一方、活性層深さが小さい光素子１８ｂを支持する台座ブロック１９ｂの高さは、台座ブロック１９ｂの位置に形成された第１の上部クラッド層１４１の上に第２の上部クラッド層１４２が形成されることにより、合計（ｈ１＋ｈ２）となる。
【００３２】
続いて、遮光膜及びフォトレジスト膜を積層し、フォトリソグラフィにより台座ブロック１９形成用のマスク２２を遮光膜にパターニングする（図６Ｇ）。遮光膜は、ＲＩＥによってエッチングされにくいクロム膜が好ましい。ここで、台座ブロック１９形成用のマスクと共に、アライメントマーカ２０形成用のマスクをパターニングしてもよい。
【００３３】
続いて、パターニングされた遮光膜をマスク２２にして、ドライエッチングによって光導波路部１６の端面を露出させるのと同時に、台座ブロック１９を形成する（図６Ｈ）。なお、アライメントマーカ２０形成用のマスクを台座ブロック１９形成用のマスクと共に形成していた場合、ドライエッチングによって台座ブロック１９、及びアライメントマーカ２０の双方を一工程で形成することができる。
【００３４】
この後、必要に応じて遮光膜を除去したり、絶縁膜や電極メタルなどを成膜及びパターニングしたりする（図示せず）。図６Ｉは、必要な処理を施した後、活性層深さが異なる光素子１８ａ及び１８ｂを光導波路デバイス１０に搭載した例を示す。図６Ｉに示すように、本発明によれば、活性層深さが異なる複数の光素子１８ａ，１８ｂを光導波路部１６の端面と光学的に精度よく結合させることができる。
【００３５】
なお、上記では遮光膜をマスクとして用いる場合を例に説明したが、光導波路形成層を形成する膜とのエッチング選択性が十分であれば、遮光膜の代わりにフォトレジスト膜のみを積層し、これをマスクとして用いてもよい。また、遮光膜及びフォトレジスト膜の双方を積層する場合であっても、フォトレジスト膜を剥離せずに残しておき、マスクとして用いることも可能である。
【００３６】
光素子をパッシブアライメント実装する過程において、赤外光によるアライメントマーカの画像検出認識をより高いコントラストで行うためには、アライメントマーカ上の遮光膜は除去しないことが好ましい。しかし、遮光膜の厚さが無視できない場合、遮光膜をマスクとして使用しないか、台座ブロック上の遮光膜を最終的に除去する、あるいは台座ブロック上の遮光膜の厚さを考慮して上部クラッド層厚を決定する必要がある。
【００３７】
以上のように、本実施形態によれば、活性層深さが異なる複数の光素子を光導波路部の端面と光学的に精度よく結合させることができる。また、台座ブロックを上部クラッド層と共通の膜で形成することによって、製造工程を増加させることなく、効率よく台座ブロックを形成することができる。
【００３８】
なお、本実施形態では、活性層深さが異なる光素子を２つ搭載する場合を例に説明したが、活性層深さが異なる光素子を３つ以上実装することも可能である。その場合、光素子の数に応じて上部クラッド層の積層数を増加させるとよい。基本的には、ｎ個（ｎは２以上の自然数）の光素子を搭載する場合、ｎ層以上の上部クラッド層を形成する必要があるが、エッチングと組み合わせることで上部クラッド層の積層数を調整することもできる。
【００３９】
また、本実施形態では、活性層深さが大きい光素子を支持する台座ブロックは一層の上部クラッド層により形成され、活性層深さが小さい光素子を支持する台座ブロックは二層の上部クラッド層により形成される場合を例に説明した。ここで、台座ブロックを構成する上部クラッド層の積層数はこの例に限られないが、基本的には、活性層深さが小さい光素子を支持する台座ブロックは、活性層深さが大きい光素子を支持する台座ブロックより多い積層数の上部クラッド層によって形成される。また、製造工程の増加を抑制するため、複数の光素子のうち、最も活性層深さが大きい光素子を支持する台座ブロックは、単層の上部クラッド層によって形成されることが好ましい。
【００４０】
（第２の実施形態）
図７は、第２の実施形態に係る光導波路デバイス１０ａを示す斜視図である。光導波路デバイス１０ａは、図４に示す光導波路デバイス１０の構成と比較すると、上部クラッド層１４が３層で構成され、２層目に形成される第２の上部クラッド層１４２と、３層目に形成される第３の上部クラッド層１４３とを台座ブロック１９の形成に用いる点が相違する。それ以外の構成は第１の実施形態と同様であるため、同一の構成には同一の符号を付し、その説明を省略する。
【００４１】
第１の上部クラッド層１４１は、主にコア層１３のパターニングによって生じるコア同士の狭い間隙を埋め込み、表面を平坦化するために用いられる。第１の上部クラッド層１４１は、ＢＰＳＧ膜であることが好ましい。ＢＰＳＧ膜は低融点であるため、リフローした際にコアを埋め込み、表面を平坦化することが容易になる。
【００４２】
図８Ａ及び図８Ｂは、図７に示す光導波路デバイス１０ａの製造方法を示す断面図である。まず、シリコン基板１１上に下部クラッド層１２、及びコア層１３を形成し、パターニングによって導波路を形成する工程は第１の実施形態と同様である（図６Ａ及び図６Ｂを参照）。続いて、下部クラッド層１２及びコア層１３上に第１の上部クラッド層１４１を形成する（図８Ａ）。その後、光素子搭載部１７上にある下部クラッド層１２及び第１の上部クラッド層１４１を除去する（図８Ｂ）。
【００４３】
その後、第１の上部クラッド層１４１上に第２の上部クラッド層１４２を形成する。第２の上部クラッド層１４２を形成する以降の工程は、第１の上部クラッド層１４１が存在し、かつ第２、第３の上部クラッド層１４２，１４３と共通の膜を台座ブロックの形成に用いること以外は第１の実施形態と同様であるため、図６Ｄ〜図６Ｉを援用し、説明を省略する。
【００４４】
以上のように、上部クラッド層を３層以上積層することにより、コア層のパターニングにより生じた段差を生め、より高い平坦性を得ることができる。
【００４５】
また、第２の上部クラッド層１４２及び第３の上部クラッド層１４３の合計膜厚が上部クラッド層全体として光学的機能を果たすために必要な膜厚を下回る場合であっても、第１の上部クラッド層１４１を設けることによって、不足分の膜厚を補うことができる。不足分の膜厚がコアを埋め込むための膜として厚すぎる場合、第１の上部クラッド層を分割して成膜することが好ましい。すなわち、コアを埋め込むために最適な膜厚で一層目の上部クラッド層を成膜及びリフローした後、二層目の上部クラッド層として不足分の膜厚で成膜すればよい。
【００４６】
なお、第１の上部クラッド層１４１を台座ブロック１９の形成に用いてもよい。
【００４７】
本発明の効果の一例として、活性層深さが異なる複数の光素子を、光軸を一致させて実装できる。
【産業上の利用可能性】
【００４８】
本発明は、リング共振器等を用いた可変波長光源や、ＤＰＳＫ用１ｂｉｔ遅延デバイス等、ＰＬＣに光素子を集積・ハイブリッド実装することが要求されるデバイスへの応用が可能である。【００４９】
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。【００５０】
なお、この出願は、２００９年３月１７日に出願された日本出願の特願２００９−０６３７３６の内容が全て取り込まれており、この日本出願を基礎として優先権を主張するものである。
【符号の説明】
【００５１】
１０、１０ａ、１００    光導波路デバイス
１１、１１１    シリコン基板
１２、１１２    下部クラッド層
１３、１１３    コア層
１４、１１４    上部クラッド層
１４１    第１の上部クラッド層
１４２    第２の上部クラッド層
１４３    第３の上部クラッド層
１５、１１５    光導波路形成層
１６、１１６    光導波路部
１７、１１７    光素子搭載部
１８、１１８    光素子
１９、１１９    台座ブロック
２０、１２０    アライメントマーカ
２１、１２１    活性層
２２    マスク
【図１Ａ】
2010106995.tif 000003
【図１Ｂ】
2010106995.tif 000004
【図２】
2010106995.tif 000005
【図３】
2010106995.tif 000006
【図４】
2010106995.tif 000007
【図５】
2010106995.tif 000008
【図６Ａ】
2010106995.tif 000009
【図６Ｂ】
2010106995.tif 000010
【図６Ｃ】
2010106995.tif 000011
【図６Ｄ】
2010106995.tif 000012
【図６Ｅ】
2010106995.tif 000013
【図６Ｆ】
2010106995.tif 000014
【図６Ｇ】
2010106995.tif 000015
【図６Ｈ】
2010106995.tif 000016
【図６Ｉ】
2010106995.tif 000017
【図７】
2010106995.tif 000018
【図８Ａ】
2010106995.tif 000019
【図８Ｂ】
2010106995.tif 000020
【国際調査報告】
2010106995.tif 000021
2010106995.tif 000022
2010106995.tif 000023