(57)【要約】半導体装置の動作速度を向上させる。第１の記憶領域と第２の記憶領域を有する半導体装置において、第１の記憶領域の第１のメモリセルは、第２の記憶領域おける第２のメモリセルより、保持容量が大きい、もしくは、トランジスタのチャネル長・チャネル幅比（Ｌ／Ｗ）が大きい、データ保持特性が優れた半導体装置とする。当該半導体装置をプロセッサのキャッシュメモリもしくは主記憶装置として利用する場合は、第１の記憶領域には、主にスタートアップルーチンを格納し、演算実行時のワーク領域としては利用せず、第２の記憶領域は、演算実行時のワーク領域として利用する。また、プロセッサの起動時には、第１の記憶領域をアクセス可能領域とし、プロセッサの通常動作時には、第１の記憶領域をアクセス不可能領域とする。
2018229605.tif 000002
【特許請求の範囲】
【請求項１】
第１の記憶領域と、第２の記憶領域と、を有する半導体装置であって、
第１の記憶領域が有する第１のメモリセルは、第１のトランジスタおよび第１の容量素子を有し、
前記第２の記憶領域が有する第２のメモリセルは、第２のトランジスタおよび第２の容量素子を有し、
前記第１のメモリセルは、前記第１のトランジスタをオフ状態として前記第１の容量素子に第１のデータに応じた電荷を保持する機能を有し、
前記第２のメモリセルは、前記第２のトランジスタをオフ状態として前記第２の容量素子に第２のデータに応じた電荷を保持する機能を有し、
前記第１のトランジスタおよび前記第２のトランジスタは、それぞれチャネル形成領域に酸化物半導体を有し、
前記第１のデータは、スタートアップルーチンを実行するためのプログラムデータであり、
前記第１の記憶領域は、前記スタートアップルーチンを実行するプロセッサの起動時においてアクセス可能領域とし、前記プロセッサの通常動作時においてアクセス不可能領域とする機能を有することを特徴とする半導体装置。
【請求項２】
第１の記憶領域と、第２の記憶領域と、を有する半導体装置であって、
第１の記憶領域が有する第１のメモリセルは、第１のトランジスタおよび第１の容量素子を有し、
前記第２の記憶領域が有する第２のメモリセルは、第２のトランジスタおよび第２の容量素子を有し、
前記第１のメモリセルは、前記第１のトランジスタをオフ状態として前記第１の容量素子に第１のデータに応じた電荷を保持する機能を有し、
前記第２のメモリセルは、前記第２のトランジスタをオフ状態として前記第２の容量素子に第２のデータに応じた電荷を保持する機能を有し、
前記第１のトランジスタおよび前記第２のトランジスタは、それぞれチャネル形成領域に酸化物半導体を有し、
前記第１のデータは、スタートアップルーチンを実行するためのプログラムデータであり、
前記第１の記憶領域は、前記スタートアップルーチンを実行するプロセッサの起動時においてアクセス可能領域とし、前記プロセッサの通常動作時においてアクセス不可能領域とする機能を有し、
前記第１の容量素子は、前記第２の容量素子より保持容量が大きいことを特徴とする半導体装置。
【請求項３】
第１の記憶領域と、第２の記憶領域と、を有する半導体装置であって、
第１の記憶領域が有する第１のメモリセルは、第１のトランジスタおよび第１の容量素子を有し、
前記第２の記憶領域が有する第２のメモリセルは、第２のトランジスタおよび第２の容量素子を有し、
前記第１のメモリセルは、前記第１のトランジスタをオフ状態として前記第１の容量素子に第１のデータに応じた電荷を保持する機能を有し、
前記第２のメモリセルは、前記第２のトランジスタをオフ状態として前記第２の容量素子に第２のデータに応じた電荷を保持する機能を有し、
前記第１のトランジスタおよび前記第２のトランジスタは、それぞれチャネル形成領域に酸化物半導体を有し、
前記第１のデータは、スタートアップルーチンを実行するためのプログラムデータであり、
前記第１の記憶領域は、前記スタートアップルーチンを実行するプロセッサの起動時においてアクセス可能領域とし、前記プロセッサの通常動作時においてアクセス不可能領域とする機能を有し、
前記第１のトランジスタのＬ（Ｌはチャネル長）／Ｗ（Ｗはチャネル幅）は、前記第２のトランジスタのＬ／Ｗより大きいことを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一に記載の前記半導体装置と、
前記半導体装置に電気的に接続されたリードと、
を有することを特徴とする電子部品。
【請求項５】
請求項４に記載の前記電子部品と、
前記電子部品が設けられたプリント基板と、
前記プリント基板が格納された筐体と、
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明の一態様は、記憶回路を有する半導体装置に関する。
【背景技術】
【０００２】  プロセッサでは、起動時に、スタートアップルーチンと呼ばれるプログラムが実行される。プロセッサにおいてプログラムを実行させる環境にもよるが、スタートアップルーチンの処理内容には、各種レジスタの設定、プロセッサの外部の記憶装置からキャッシュメモリへの必要最低限のプログラムのコピー、キャッシュメモリの使用可能状態への設定など、メインルーチンを実行する前に必要な処理が含まれる。具体的に、各種レジスタの設定としては、主記憶装置であるＤＲＡＭ（Ｄｙｎａｍｉｃ  ＲＡＭ）のレイテンシの設定などの、プロセッサの外部に接続された周辺機器に合わせた設定が挙げられる。【０００３】  スタートアップルーチンは、プロセッサの外部の不揮発性記憶装置（以下、不揮発性メモリともいう）に格納される場合が多い。通常は、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、フラッシュメモリなどが、スタートアップルーチンを格納するための不揮発性記憶装置として用いられている。下記の特許文献１には、システムの電源オンか間欠動作時の電源オンかを判断する電源種別判断手段を設けることで、間欠動作の電源オンのときは初期値のテーブルデータの、ブートＲＯＭからの読み込み動作を不要とするプロセッサについて、開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１９６０９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】  プロセッサの起動時間は、スタートアップルーチンを格納するメモリからの、データの読み出し速度に依存する。不揮発性メモリは、ＳＲＡＭ（Ｓｔａｔｉｃ  ＲＡＭ）などと比べると読み出し速度が低速である。したがって、パワーゲーティングによる消費電力の削減を実施する場合、プロセッサの起動に非常に時間がかかる。そのため、消費電力の削減の効果が極めて少なくなることになる。【０００６】  上述したような技術的背景のもと、本発明の一態様は、スタートアップルーチンプログラムの実行時におけるプロセッサの起動を短時間に行うことができる、半導体装置を提供することを課題の一とする。また本発明の一態様は、頻繁なパワーゲーティング時にプロセッサの再起動を短時間に行うことができる、半導体装置を提供することを課題の一とする。又本発明の一態様は、低消費電力化を図ることができる、半導体装置を提供することを課題の一とする。
【課題を解決するための手段】
【０００７】  本発明の一態様は、第１の記憶領域と、第２の記憶領域と、を有する半導体装置であって、第１の記憶領域が有する第１のメモリセルは、第１のトランジスタおよび第１の容量素子を有し、第２の記憶領域が有する第２のメモリセルは、第２のトランジスタおよび第２の容量素子を有し、第１のメモリセルは、第１のトランジスタをオフ状態として第１の容量素子に第１のデータに応じた電荷を保持する機能を有し、第２のメモリセルは、第２のトランジスタをオフ状態として第２の容量素子に第２のデータに応じた電荷を保持する機能を有し、第１のトランジスタおよび第２のトランジスタは、それぞれチャネル形成領域に酸化物半導体を有し、第１の容量素子は、第２の容量素子より保持容量が大きい半導体装置である。【０００８】  本発明の一態様は、第１の記憶領域と、第２の記憶領域と、を有する半導体装置であって、第１の記憶領域が有する第１のメモリセルは、第１のトランジスタおよび第１の容量素子を有し、第２の記憶領域が有する第２のメモリセルは、第２のトランジスタおよび第２の容量素子を有し、第１のメモリセルは、第１のトランジスタをオフ状態として第１の容量素子に第１のデータに応じた電荷を保持する機能を有し、第２のメモリセルは、第２のトランジスタをオフ状態として第２の容量素子に第２のデータに応じた電荷を保持する機能を有し、第１のトランジスタおよび第２のトランジスタは、それぞれチャネル形成領域に酸化物半導体を有し、第１のトランジスタのＬ（Ｌはチャネル長）／Ｗ（Ｗはチャネル幅）は、第２のトランジスタのＬ／Ｗより大きい半導体装置である。【０００９】  本発明の一態様において、第１のデータは、スタートアップルーチンを実行するためのプログラムデータである半導体装置が好ましい。【００１０】  本発明の一態様において、第１の記憶領域は、スタートアップルーチンを実行するプロセッサの起動時においてアクセス可能領域とし、プロセッサの通常動作時においてアクセス不可能領域とする機能を有する半導体装置が好ましい。【００１１】  本発明の一態様において、第１の記憶領域は、スタートアップルーチンを実行するプロセッサの起動時においてアクセス可能領域とし、プロセッサの通常動作時においてアクセス可能領域とする機能と、スタートアップルーチンを実行した後、主記憶装置またはキャッシュメモリとして動作させることができる機能と、半導体装置の電源を遮断する前に外部から第１の記憶領域にスタートアップルーチンをロードする機能と、を有する半導体装置が好ましい。【００１２】  なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に記載されている。
【発明の効果】
【００１３】  本発明の一態様により、スタートアップルーチンプログラムの実行時におけるプロセッサの起動を短時間に行うことができる、半導体装置を提供することができる。また本発明の一態様は、頻繁なパワーゲーティング時にプロセッサの再起動を短時間に行うことができる、半導体装置を提供することができる。又本発明の一態様は、低消費電力化を図ることができる、半導体装置を提供することができる。【００１４】  なお、本発明の一態様により、新規な半導体装置などを提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１５】
【図１】半導体装置の構成を示す図。
【図２】記憶回路の構成を説明する図。
【図３】記憶回路の構成を説明する図。
【図４】記憶回路の構成を説明する図。
【図５】記憶回路の構成を説明する図。
【図６】半導体装置の動作を示す図。
【図７】半導体装置の動作を示す図。
【図８】半導体装置の動作を示す図。
【図９】半導体装置の動作を示す図。
【図１０】記憶回路の構成を説明する図。
【図１１】記憶回路の構成を説明する図。
【図１２】半導体装置の構成例を示す断面図。
【図１３】半導体装置の構成例を示す断面図。
【図１４】半導体装置の構成例を示す断面図。
【図１５】半導体装置の構成例を示す上面図および断面図。
【図１６】半導体装置の構成例を示す断面図。
【図１７】半導体装置の構成例を示す断面図。
【図１８】半導体装置の構成例を示す断面図。
【図１９】半導体装置の構成例を示す上面図および断面図。
【図２０】半導体装置の構成例を示す断面図。
【図２１】半導体装置の構成例を示す断面図。
【図２２】半導体装置の構成例を示す上面図。
【図２３】半導体装置の構成例を示す上面図。
【図２４】半導体装置の構成例を示す上面図および断面図。
【図２５】半導体装置の構成例を示す上面図および断面図。
【図２６】半導体装置の構成例を示す上面図および断面図。
【図２７】本発明の一態様に係る半導体ウエハの上面図。
【図２８】電子部品の作製工程例を説明するフローチャートおよび斜視模式図。
【図２９】本発明の一態様に係る電子部品を示す図。
【図３０】本発明の一態様に係る電子機器を示す図。
【発明を実施するための形態】
【００１６】  以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００１７】  なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。
【００１８】  なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００１９】（実施の形態１）
＜半導体装置の構成例＞
まず、本発明の一態様に係る半導体装置の構成例について説明する。図１に、本発明の一態様に係る半導体装置１０の構成を例示する。
【００２０】  図１に示す半導体装置１０は、プロセッサ１１と、記憶回路１２と、パワーマネージメントユニット（ＰＭＵ）１３と、レジスタ１４と、比較回路１５と、電源１６とを有する。
【００２１】  プロセッサ１１は、記憶回路１２、ＰＭＵ１３、レジスタ１４などの動作を統括的に制御することで、各種のプログラムを実行する機能を有する。記憶回路１２は、各種データを格納する機能を有する。そして、記憶回路１２は、格納されたデータを、記憶回路１２への電力の供給が遮断されている期間においても、保持することができる。記憶回路１２の具体的な構成とその動作については、後述する。本発明の一態様では、記憶回路１２が記憶領域ＭＣＡ１、ＭＣＡ２を有する。記憶領域ＭＣＡ１は、プロセッサ１１の起動時に実行されるスタートアップルーチンをデータとして格納させる記憶領域である。記憶領域ＭＣＡ２は、プロセッサ１１の通常動作時におけるワーク領域として用いる記憶領域である。
【００２２】  本発明の一態様では、記憶回路１２を、プロセッサ１１の起動時において、プロセッサ１１のスタートアップルーチンを実行するためのプログラムデータを記憶する不揮発性メモリとしての機能と、プロセッサ１１の起動後において、プロセッサ１１の主記憶装置（メインメモリ）の一部もしくは緩衝記憶装置（キャッシュメモリ）としての機能と、を有する。記憶回路１２は、電荷の保持特性が各々異なるメモリセルで構成された複数の領域を有し、当該複数の領域として、不揮発性メモリとして機能させる領域と、主記憶装置（メインメモリ）の一部もしくは緩衝記憶装置（キャッシュメモリ）として機能させる領域と、を分けて設けることができる。
【００２３】  なお、プロセッサ１１は、例えば、他の機能を有する場合や、一部の機能を有していない場合がある。そのため、プロセッサ１１を、単に、回路と呼ぶ場合や、第１の回路、第２の回路などと呼ぶ場合がある。
【００２４】  なお、記憶回路１２は、例えば、他の機能を有する場合や、一部の機能を有していない場合がある。そのため、記憶回路１２を、単に、回路と呼ぶ場合や、第１の回路、第２の回路などと呼ぶ場合がある。
【００２５】  比較回路１５は、記憶回路１２がキャッシュメモリとして機能する場合に、プロセッサ１１から要求されたデータが記憶回路１２に格納されているか否かを判断する機能を有する。格納されていないと判断した場合は、プロセッサ１１の外部に別に設けた記憶回路にアクセスする。
【００２６】  なお、比較回路１５は、例えば、他の機能を有する場合や、一部の機能を有していない場合がある。そのため、比較回路１５を、単に、回路と呼ぶ場合や、第１の回路、第２の回路などと呼ぶ場合がある。
【００２７】  ＰＭＵ１３は、半導体装置１０への外部からの電力の供給が開始されると、当該電力のプロセッサ１１及び記憶回路１２への供給が開始されるように制御する機能を有する。さらに、ＰＭＵ１３は、半導体装置１０への電力の供給が開始されると、プロセッサ１１または記憶回路１２の動作に必要なクロック信号などの各種駆動信号の、プロセッサ１１または記憶回路１２への供給が開始されるように制御する機能を有していても良い。
【００２８】  そして、ＰＭＵ１３はカウンタ１７を有する。カウンタ１７は、外部から半導体装置１０への電力の供給が遮断された場合に、その期間を計測する機能を有する。レジスタ１４は、計測された期間のデータを格納する機能を有する。なお、図１では、カウンタ１７がＰＭＵ１３の構成要素の一つである場合の半導体装置１０の構成を例示しているが、カウンタ１７は、ＰＭＵ１３から独立して半導体装置１０に設けられていても良い。また、図１では、レジスタ１４がＰＭＵ１３から独立して半導体装置１０に設けられている場合を例示しているが、レジスタ１４はＰＭＵ１３の構成要素の一つであって良い。
【００２９】  なお、ＰＭＵ１３は、例えば、他の機能を有する場合や、一部の機能を有していない場合がある。そのため、ＰＭＵ１３を、単に、回路と呼ぶ場合や、第１の回路、第２の回路などと呼ぶ場合がある。
【００３０】  なお、カウンタ１７は、例えば、他の機能を有する場合や、一部の機能を有していない場合がある。そのため、カウンタ１７を、単に、回路と呼ぶ場合や、第１の回路、第２の回路などと呼ぶ場合がある。
【００３１】  また、レジスタ１４には、上記期間のデータの他に、外部から半導体装置１０への電力の供給が再開されたときに、スタートアップルーチンを半導体装置１０の外部から記憶回路１２にロードするか否かを決めるためのデータが、格納されていても良い。
【００３２】  なお、レジスタ１４は、例えば、他の機能を有する場合や、一部の機能を有していない場合がある。そのため、レジスタ１４を、単に、回路と呼ぶ場合や、第１の回路、第２の回路などと呼ぶ場合がある。
【００３３】  電源１６は、外部から半導体装置１０への電力の供給が遮断されている期間において、ＰＭＵ１３、レジスタ１４に電力の供給を行う機能を有する。カウンタ１７がＰＭＵ１３から独立して半導体装置１０に設けられている場合、電源１６は、外部から半導体装置１０への電力の供給が遮断されている期間において、ＰＭＵ１３及びレジスタ１４に加えて、カウンタ１７にも電力の供給を行う機能を有する。
【００３４】  電源１６として、具体的には、キャパシタまたは二次電池などの蓄電装置、一次電池などを用いることができる。二次電池として、例えば、鉛蓄電池、ニッケルカドミウム電池、ニッケル水素電池、リチウムイオン電池等を用いることができる。キャパシタとして、例えば、電気二重層キャパシタや、一対の電極のいずれか一方が電気二重層を構成し、他方が酸化還元反応を使用したハイブリッドキャパシタを用いることができる。ハイブリッドキャパシタには、例えば、正極が電気二重層を構成し、負極がリチウムイオン二次電池を構成している、リチウムイオンキャパシタが含まれる。キャパシタまたは二次電池などの蓄電装置を電源１６として用いる場合、蓄電装置の過充電または過放電を防ぐための充電制御回路を、半導体装置１０に設けても良い。
【００３５】  また、電源１６は、ＤＣ−ＤＣコンバータ、昇圧回路、降圧回路などの回路を有していてもよい。つまり、電源１６は、複数の電位を生成する機能を有していてもよい。よって、電源１６は、電源回路としての機能を有することもできる。
【００３６】  また、電源１６は、無線によって、電力を受け取ることができる機能を有していてもよい。つまり、磁界、電界、電磁界などを利用して、外部から電力が供給され、電源１６が充電されるような構成となっていてもよい。したがって、電源１６は、整流回路や平滑回路などを有していてもよい。または、電源１６は、ＡＣ−ＤＣコンバータなどを有していてもよい。
【００３７】  なお、電源１６は、必ずしも、半導体装置１０に設けられていなくてもよい。半導体装置１０の外部に電源１６が設けられていたり、半導体装置１０に電力を供給する電源と共有されていてもよい。つまり、ＰＭＵ１３、レジスタ１４に電力を供給する電源と、それら以外に電力を供給する電源とが、別々に設けられていてもよい。または、ＰＭＵ１３、レジスタ１４に電力を供給する電源と、それら以外に電力を供給する電源とが、同一の電源となっていて、どれに電力を供給するかを個別に制御できるようになっていてもよい。例えば、ＰＭＵ１３、レジスタ１４などにのみ電力を供給し、別のものには電力を供給しないように制御できるようになっていてもよい。
【００３８】  なお、電源１６は、例えば、他の機能を有する場合や、一部の機能を有していない場合がある。そのため、電源１６を、単に、回路と呼ぶ場合や、第１の回路、第２の回路などと呼ぶ場合がある。
【００３９】＜記憶回路の構成例＞
以下、本発明の一態様の半導体装置１０が有する記憶回路１２の構成例について説明する。
【００４０】  図２（Ａ）に記憶回路１２（メモリ）の構成を示す。記憶回路１２は、メモリセルアレイＭＣＡ、駆動回路ＷＤ、駆動回路ＢＤを有する。メモリセルアレイＭＣＡは、記憶領域ともいう。メモリセルアレイＭＣＡは、メモリセルアレイＭＣＡ１、メモリセルアレイＭＣＡ２を有する。
【００４１】  メモリセルアレイＭＣＡ１は、マトリクス状に配置された複数のメモリセルＭＣ１によって構成されている。メモリセルアレイＭＣＡ２は、マトリクス状に配置された複数のメモリセルＭＣ２によって構成されている。
【００４２】  メモリセルＭＣ１、ＭＣ２は、データを記憶する機能を有する。メモリセルＭＣは、２値（ハイレベル及びローレベル）のデータを記憶する機能を有していてもよいし、４値以上の多値データを記憶する機能を有していてもよい。また、メモリセルＭＣはアナログデータを記憶する機能を有していてもよい。
【００４３】  メモリセルＭＣ１、ＭＣ２は、配線ＷＬ（ワード線ともいう）及び配線ＢＬ（ビット線ともいう）と接続されている。なお、図２（Ａ）には、同じ行に属し、隣接する２つのメモリセルＭＣ１、ＭＣ２によって、一の配線ＢＬが共有されている構成例を示している。
【００４４】  駆動回路ＷＤは、メモリセルＭＣ１、ＭＣ２を選択する機能を有する。具体的には、駆動回路ＷＤは、データの書き込み又は読み出しを行うメモリセルＭＣ１、ＭＣ２を選択するための信号（以下、選択信号ともいう）を、配線ＷＬに供給する機能を有する。駆動回路ＷＤは、デコーダ等で構成することができる。
【００４５】  駆動回路ＷＤは、メモリセルアレイＭＣＡ１およびメモリセルアレイＭＣＡ２を独立に選択できる構成とする。すなわち、当該記憶回路１２をプロセッサ１１のキャッシュメモリもしくは主記憶装置として利用する場合は、プロセッサ１１の起動時には、メモリセルアレイＭＣＡ１をアクセス可能領域とし、メモリセルアレイＭＣＡ２をアクセス不可能領域とする。また、プロセッサの通常動作時には、メモリセルアレイＭＣＡ１をアクセス不可能領域とし、メモリセルアレイＭＣＡ２をアクセス可能領域とする。
【００４６】  具体的には、プロセッサ１１の起動時もしくは通常動作時を示すフラグ信号を入力し、当該フラグ信号にしたがって、プロセッサ１１の起動時には、メモリセルアレイＭＣＡ１におけるメモリセルＭＣ１を選択する信号を生成し、メモリセルアレイＭＣＡ２におけるメモリセルＭＣ２を選択する信号は生成しない。また、プロセッサ１１の通常動作時には、メモリセルアレイＭＣＡ１におけるメモリセルＭＣ１を選択する信号は生成せずに、メモリセルアレイＭＣＡ２におけるメモリセルＭＣ２を選択する信号を生成する。
【００４７】  駆動回路ＢＤは、メモリセルＭＣ１、ＭＣ２にデータを書き込む機能と、メモリセルＭＣ１、ＭＣ２に記憶されたデータを読み出す機能と、を有する。具体的には、駆動回路ＢＤは、データの書き込みを行うメモリセルＭＣ１、ＭＣ２と接続された配線ＢＬに、メモリセルＭＣに記憶されるデータに対応する電位（以下、書き込み電位ともいう）を供給する機能を有する。また、駆動回路ＢＤは、メモリセルＭＣに記憶されたデータに対応する電位（以下、読み出し電位ともいう）を読み出し、外部に出力する機能を有する。駆動回路ＢＤは、データを読み出すための回路として列デコーダ、プリチャージ回路、センスアンプ、ラッチ、シフトレジスタ等、データを書き込むための回路として列デコーダ、バッファ、シフトレジスタ等、で構成することができる。
【００４８】  駆動回路ＷＤ及び駆動回路ＢＤも、メモリセルアレイＭＣＡと同様に、ＯＳトランジスタを用いた単極性回路によって構成することができる。これにより、メモリセルアレイＭＣＡ、駆動回路ＷＤ、及び駆動回路ＢＤが有するトランジスタの極性を同一にすることができ、ＯＳトランジスタを用いた単極性回路によって記憶回路１２を構成することができる。この場合、メモリセルアレイＭＣＡ、駆動回路ＷＤ、及び駆動回路ＢＤが有するトランジスタを、同一工程によって同時に製造することが可能となる。
【００４９】  なお、ＯＳトランジスタを用いた単極性回路は、半導体基板上に積層することもできる。そのため、半導体基板上に形成された回路の上方に、単極性回路によって構成された記憶回路１２を積層することが可能となり、半導体装置の面積を縮小することが可能となる。
【００５０】  メモリセルＭＣ１、ＭＣ２、駆動回路ＷＤ、及び駆動回路ＢＤは、チャネル形成領域に酸化物半導体を含むトランジスタ（ＯＳトランジスタ）によって構成することができる。酸化物半導体のバンドギャップは３．０ｅＶ以上であるため、ＯＳトランジスタは熱励起によるリーク電流が小さく、またオフ電流が極めて小さい。なお、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に流れる電流をいう。トランジスタのチャネル形成領域に用いられる酸化物半導体は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）が代表的である。電子供与体（ドナー）となる水分、水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性）、又は実質的にｉ型にすることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。なお、ＯＳトランジスタの詳細については、実施の形態２で説明する。
【００５１】  ＯＳトランジスタはオフ電流が極めて小さいため、特にメモリセルＭＣに用いるトランジスタとして好適である。ＯＳトランジスタは例えば、チャネル幅１μｍあたりのオフ電流を、１００ｚＡ／μｍ以下、又は１０ｚＡ／μｍ以下、又は１ｚＡ／μｍ以下、又は１０ｙＡ／μｍ以下とすることができる。ＯＳトランジスタをメモリセルＭＣに用いることにより、メモリセルＭＣに記憶されたデータを極めて長期間に渡って保持することができる。
【００５２】  図２（Ｂ−１）にメモリセルＭＣ１の回路構成を示す。図２（Ｂ−１）では、隣接する２つのメモリセルを示しており、一方のメモリセルをメモリセルＭＣ１ａ、他方のメモリセルをメモリセルＭＣ１ｂとして図示している。メモリセルＭＣ１ａとメモリセルＭＣ１ｂによって、一の配線ＢＬが共有されている。
【００５３】  また図２（Ｂ−２）にメモリセルＭＣ２の回路構成を示す。図２（Ｂ−２）では、隣接する２つのメモリセルを示しており、一方のメモリセルをメモリセルＭＣ２ａ、他方のメモリセルをメモリセルＭＣ２ｂとして図示している。メモリセルＭＣ２ａとメモリセルＭＣ２ｂによって、一の配線ＢＬが共有されている。
【００５４】  メモリセルＭＣ１、ＭＣ２はそれぞれ、トランジスタＴ及び容量素子Ｃを有する。メモリセルＭＣ１ａが有するトランジスタＴ、容量素子ＣをそれぞれトランジスタＴａ１、容量素子Ｃａ１とも呼び、メモリセルＭＣ１ｂが有するトランジスタＴ、容量素子ＣをそれぞれトランジスタＴｂ１、容量素子Ｃｂ１とも呼ぶ。メモリセルＭＣ２ａが有するトランジスタＴ、容量素子ＣをそれぞれトランジスタＴａ２、容量素子Ｃａ２とも呼び、メモリセルＭＣ２ｂが有するトランジスタＴ、容量素子ＣをそれぞれトランジスタＴｂ２、容量素子Ｃｂ２とも呼ぶ。また、メモリセルＭＣ１ａ、ＭＣ１ｂおよびＭＣ２ａ、ＭＣ２ｂと接続された配線ＷＬを、それぞれ配線ＷＬａ、ＷＬｂとも呼ぶ。なお、トランジスタＴはｎチャネル型のＯＳトランジスタである。
【００５５】  トランジスタＴのゲートは配線ＷＬと接続され、ソース又はドレインの一方は容量素子Ｃの一方の電極と接続され、ソース又はドレインの他方は配線ＢＬと接続されている。容量素子Ｃの他方の電極は、定電位（例えば、接地電位など）が供給される配線ＶＬと接続されている。なお、トランジスタＴのソース又はドレインの一方、及び容量素子Ｃの一方の電極と接続されたノードを、ノードＮとする。
【００５６】  また、トランジスタＴは、一対のゲートを有していてもよい。なお、トランジスタが一対のゲートを有する場合、一方のゲートを第１のゲート、フロントゲート、又は単にゲートと呼ぶことがあり、他方のゲートを第２のゲート、又はバックゲートと呼ぶことがある。
【００５７】  図２（Ｂ−１）、（Ｂ−２）では、トランジスタＴがそれぞれバックゲートを有する構成例を示している。トランジスタＴａ１、Ｔａ２、Ｔｂ１およびＴｂ２のバックゲートは、配線ＢＧＬと接続されている。配線ＢＧＬからトランジスタＴａ１、Ｔａ２、Ｔｂ１およびＴｂ２のバックゲートに所定の電位を供給することにより、トランジスタＴａ１、Ｔａ２、Ｔｂ１およびＴｂ２の閾値電圧を制御することができる。例えば、トランジスタＴａ１、Ｔａ２、Ｔｂ１およびＴｂ２の閾値電圧を０Ｖより大きくすることができる。これにより、オフ電流を低減することができる。なお、トランジスタＴａ１、Ｔａ２、Ｔｂ１およびＴｂ２のバックゲートは、同一の導電層によって構成されていてもよい。
【００５８】  メモリセルＭＣにデータを書き込む際は、配線ＢＬに書き込み電位を供給する。そして、配線ＷＬに選択信号（ハイレベルの電位）を供給することにより、トランジスタＴをオン状態にする。これにより、書き込み電位がノードＮに供給される。その後、配線ＷＬにローレベルの電位を供給することにより、トランジスタＴをオフ状態にする。これにより、ノードＮがフローティング状態となり、書き込み電位が保持される。
【００５９】  メモリセルＭＣに記憶されたデータを読み出す際は、配線ＢＬの電位が読み出し電位となる。配線ＷＬに選択信号（ハイレベルの電位）を供給することにより、トランジスタＴをオン状態にする。これにより、配線ＢＬの電位がノードＮの電位に応じて決定され、メモリセルＭＣに記憶されたデータが読み出される。
【００６０】  トランジスタＴにはＯＳトランジスタが用いられているため、トランジスタＴがオフ状態である期間において、ノードＮの電位が極めて長期間に渡って保持される。これにより、データのリフレッシュの頻度を極めて少なくすることが可能となり、消費電力を低減することができる。
【００６１】  また、メモリセルＭＣは、容量素子Ｃの充放電によってデータの書き換えを行うため、メモリセルＭＣには原理的に書き換え回数に制約がなく、また、低エネルギーでデータの書き込みおよび読み出しが可能である。また、メモリセルＭＣの回路構成は単純であるため、記憶回路１２の大容量化が容易である。
【００６２】  本実施の形態の構成において、メモリセルＭＣ１はメモリセルＭＣ２よりもデータ保持特性が優れたメモリセルとすることで不揮発性メモリとして用いる。
【００６３】  例えば容量素子Ｃａ１、Ｃｂ１の保持容量は容量素子Ｃａ２、Ｃｂ２の保持容量より大きくする。具体的には図３（Ａ−１）、（Ａ−２）に模式的に図示するように容量素子Ｃａ１、Ｃｂ１を容量素子Ｃａ２、Ｃｂ２よりも保持容量が大きくなるよう設計する。
【００６４】  またはトランジスタＴａ１、Ｔｂ１のチャネル長・チャネル幅比（Ｌ１／Ｗ１）はトランジスタＴａ２、Ｔｂ２のチャネル長・チャネル幅比（Ｌ２／Ｗ２）より大きくする。具体的には図３（Ｂ−１）、（Ｂ−２）に模式的に図示するようにトランジスタＴａ１、Ｔｂ１をトランジスタＴａ２、Ｔｂ２よりもチャネル長が大きく、および／またはチャネル幅が小さくなるよう設計する。
【００６５】  このような構成とすることで、メモリセルＭＣ１を有するメモリセルアレイＭＣＡ１はメモリセルＭＣ２を有するメモリセルアレイＭＣＡ２よりデータ保持特性が優れたメモリセルアレイとして用いることができる。メモリセルアレイＭＣＡ１は、スタートアップルーチンプログラムを格納する不揮発性メモリとして利用することができる。なお、メモリセルＭＣ１とメモリセルＭＣ２とでデータ保持特性が異なる構成とする場合でも、ＢＬのピッチは同一となる構成が好ましい。より具体的には、配線ＢＬのピッチを同一とし、配線ＷＬのピッチをメモリセルアレイＭＣＡ１とメモリセルアレイＭＣＡ２とで異なる構成とする。このような構成とすることで、配線ＢＤを共通化でき、集積度を高めやすくなる。
【００６６】  ここで、スタートアップルーチンプログラムとは、プロセッサの各種レジスタの設定、キャッシュメモリの使用可能状態への設定、などが含まれる。各種レジスタの設定としては、プロセッサ外部に接続する周辺機器に合わせた設定、例えば、主記憶装置であるＤＲＡＭ（Ｄｙｎａｍｉｃ  ＲＡＭ）のレイテンシの設定などが挙げられる。プロセッサの起動時、もしくは、パワーゲーティングから復帰する際に、当該スタートアップルーチンプログラムを実行する。なお、記憶回路１２を主記憶装置として用いる場合、当該スタートアップルーチンプログラムはキャッシュメモリにコピーされた後に実行される。
【００６７】  通常の構成では、当該スタートアップルーチンプログラムは補助記憶装置であるフラッシュメモリもしくはＨＤＤ（ハードディスクドライブ）に格納されている。したがって、データアクセスに時間が掛かるため、当該プログラムの実行にも時間がかかる。本実施の形態の半導体装置１０のように、記憶回路１２の一部をキャッシュメモリもしくは主記憶装置に用いることで、速やかに当該プログラムを実行することが可能となる。
【００６８】  なお、プロセッサが不揮発性レジスタを有する場合、パワーゲーティングから復帰する場合には当該各種レジスタの設定は不要になる。したがって、起動か、もしくは、パワーゲーティングから復帰か、を識別するフラグレジスタを用意しておく構成が有効である。すなわち、パワーゲーティングから復帰する場合は、当該プログラムのうち、当該各種レジスタの設定に対応する部分を省略することが可能となる。
【００６９】  また、当該記憶回路１２をキャッシュメモリもしくは主記憶装置の一部として用いる場合、対応するキャッシュメモリもしくは主記憶装置は設定が済んでいるため、その他のキャッシュメモリもしくは主記憶装置の設定のみを実行する構成が可能である。すなわち、当該プログラムのうち、当該記憶回路１２に対応するキャッシュメモリもしくは主記憶装置の一部の設定に対応する部分を省略することが可能となる。
【００７０】  なお、メモリセルＭＣ１のデータ保持特性が十分な特性であれば、メモリセルＭＣ１とメモリセルＭＣ２の構成を同一とすることも可能である。このような構成とすることで、メモリセルのレイアウトの最適化が容易となり、集積度を高めやすくなる。
【００７１】  図４（Ａ）、（Ｂ）は、記憶回路１２をキャッシュメモリもしくは主記憶装置として利用する場合のアクセス可能（Ａｃｃｅｓｓｉｂｌｅ）領域及びアクセス不可能（Ｉｎａｃｃｅｓｓｉｂｌｅ）領域を示している。図４（Ａ）は、プロセッサの起動時に対応しており、メモリセルアレイＭＣＡ１はアクセス可能領域であり、メモリセルアレイＭＣＡ２はアクセス不可能領域である。一方、図４（Ｂ）は、プロセッサの通常動作時に対応しており、メモリセルアレイＭＣＡ１はアクセス不可能領域であり、メモリセルアレイＭＣＡ２はアクセス可能領域である。
【００７２】  半導体装置１０における記憶回路１２を上述した構成とすることで、プロセッサ１１のキャッシュメモリもしくは主記憶装置として用いた際、プロセッサ１１のパワーゲーティングからの起動を短時間とすることが可能となり、したがって、頻繁なパワーゲーティングが容易となり、低消費電力化が可能となる半導体装置を提供することができる。
【００７３】  図５（Ａ）に、半導体装置１０の構成例を示す。半導体装置１０は、ＯＳトランジスタを用いて構成された単極性回路を備えた層２０を有する。層２０には、図２（Ａ）に示す記憶回路１２を設けることができる。
【００７４】  駆動回路ＢＤには、メモリセルアレイＭＣＡ１、ＭＣＡ２に書き込まれるデータが外部から入力される。また、メモリセルアレイＭＣＡ１、ＭＣＡ２から読み出されたデータは、駆動回路ＢＤから外部に出力される。
【００７５】  記憶回路１２が有するメモリセルアレイＭＣＡ１、ＭＣＡ２、駆動回路ＷＤ、駆動回路ＢＤはそれぞれ、ＯＳトランジスタを用いた単極性回路によって構成されている。これにより、記憶回路１２を同一の層２０に形成することができる。
【００７６】  ここで、例えば記憶回路１２が、層２０に形成されたｎチャネル型のＯＳトランジスタと、他の層に形成されたトランジスタ（半導体基板に形成されたトランジスタなど）を用いて構成されている場合、これらのトランジスタを接続するための接続部（コンタクトホール及び配線）が多数必要になる。特に、複数のメモリセルＭＣ１、ＭＣ２がＯＳトランジスタと他の層に形成されたトランジスタを用いて構成されている場合、各メモリセルＭＣ１、ＭＣ２において２つの層の間の接続が必要となり、接続部の数の増大はより顕著になる。この接続部の増加は、回路レイアウトの自由度低下の原因になる。
【００７７】  また、ＯＳトランジスタに含まれる酸化物半導体への不純物（水素など）の混入は、ＯＳトランジスタの劣化の原因になる。ここで、接続部が不純物の経路となり、接続部を介して層２０に不純物が侵入し得る。そのため、２つの層の間の接続部が増加すると、酸化物半導体に混入する不純物が増加し、層２０に形成されたＯＳトランジスタの劣化を招く。
【００７８】  本発明の一態様においては、記憶回路１２がＯＳトランジスタを用いた単極性回路によって構成されている。そのため、記憶回路１２の内部における異なる層との接続が不要となる。これにより、接続部の数を削減することができ、回路レイアウトの自由度の向上、及びＯＳトランジスタの信頼性の向上を図ることができる。
【００７９】  特に、メモリセルＭＣ１、ＭＣ２は多数設けられるため、メモリセルＭＣ１、ＭＣ２を単極性回路によって構成することにより、接続部の数を大幅に削減することができる。また、駆動回路ＷＤ及び駆動回路ＢＤをメモリセルアレイＭＣＡ１、ＭＣＡ２と同じ層に設けることにより、駆動回路ＷＤとメモリセルアレイＭＣＡ、ＭＣＡ２、及び、駆動回路ＢＤとメモリセルアレイＭＣＡを接続する多数の配線ＷＬ及び配線ＢＬが層間に設けられることを回避することができ、接続部の数をさらに削減することができる。
【００８０】  なお、記憶回路１２は例えば、コンピュータにおけるキャッシュメモリ、主記憶装置、又は補助記憶装置などとして用いることができる。
【００８１】  また、層２０は制御回路ＣＣを有していてもよい。制御回路ＣＣは、駆動回路ＷＤ及び駆動回路ＢＤの動作を制御する機能を有する。具体的には、制御回路ＣＣは、外部から入力された制御信号（アドレス信号、クロック信号、又はチップイネーブル信号など）に基づいて、駆動回路ＷＤ及び駆動回路ＢＤの動作を制御するための各種信号を生成する機能を有する。
【００８２】  駆動回路ＷＤは、制御回路ＣＣから供給された信号（アドレス信号、又は制御信号など）に基づいて選択信号を生成し、メモリセルアレイＭＣＡ１、ＭＣＡ２に供給する。駆動回路ＢＤは、制御回路ＣＣから供給された信号（アドレス信号、又は制御信号など）に基づいて、外部から入力されたデータに対応する書き込み電位を生成し、メモリセルアレイＭＣＡ１、ＭＣＡ２に出力する。また、駆動回路ＢＤは、制御回路ＣＣから供給された信号（アドレス信号、又は制御信号など）に基づいて、メモリセルアレイＭＣＡ１、ＭＣＡ２から読み出されたデータを外部に出力する。
【００８３】  制御回路ＣＣは、ＯＳトランジスタを用いた単極性回路によって構成されている。そのため、制御回路ＣＣを層２０に設けることができ、記憶回路１２の動作を、同じ層に設けられた制御回路ＣＣによって制御することができる。これにより、制御回路ＣＣと、駆動回路ＷＤ及び駆動回路ＢＤとの間の接続部を省略することができる。
【００８４】  また、層２０には他の回路を設けることもできる。例えば層２０は、プロセッサ及び周辺回路を有していてもよい。この場合、プロセッサ１１及び周辺回路はＯＳトランジスタを用いた単極性回路によって構成される。周辺回路としては、パワーマネージメントユニット（ＰＭＵ）１３と、レジスタ１４と、比較回路１５と、電源１６などがある。
【００８５】  また、制御回路ＣＣは、バスを介してプロセッサ及び周辺回路と接続されていてもよい。これにより、制御回路ＣＣ、プロセッサ及び周辺回路間でデータ又は信号の送受信を、バスを介して行うことができる。例えば、メモリセルアレイＭＣＡ１、ＭＣＡ２から制御回路ＣＣに出力されたデータを、プロセッサ又は周辺回路による処理に用いる、などの処理を行うことができる。
【００８６】  なお、層２０を半導体基板上に積層し、層２０に入力される信号を半導体基板に形成された回路から供給することもできる。図５（Ｂ）に、層２０Ａ、２０Ｂが層３０上に積層された構成例を示す。層２０Ａは、メモリセルアレイＭＣＡ１が設けられた層であり、層２０Ｂは、メモリセルアレイＭＣＡＢが設けられた層である。層３０は、半導体基板に形成されたトランジスタによって構成された回路を有する。そして、当該回路は、制御回路ＣＣに制御信号を出力する機能、又は、駆動回路ＢＤにデータを出力する機能を有していてもよい。また、駆動回路ＢＤから出力されたデータが、層３０が有する回路に入力されてもよい。
【００８７】  層２０Ａ、２０Ｂと層３０の間でデータ又は信号の送受信が行われる場合、層２０Ａ、２０Ｂと層３０は層間に設けられた配線によって接続される。
【００８８】  以上のように、本発明の一態様においては、ＯＳトランジスタを用いた単極性回路によって記憶回路１２を構成することにより、層２０と層３０の間の接続部の数を削減することができる。
【００８９】  また、上記では制御回路ＣＣが層２０に設けられた構成について説明したが、制御回路ＣＣは図５（Ａ）、（Ｂ）に示す層３０に設けられていてもよい。この場合、制御回路ＣＣは半導体基板に形成されたトランジスタによって構成される。また、制御回路ＣＣは、駆動回路ＷＤ及び駆動回路ＢＤと、層２０と層３０間に形成された接続部を介して接続される。
【００９０】＜半導体装置の動作例＞
次いで、図１に示した半導体装置１０の動作の一例について、図６に示すフローチャートを用いて説明する。
【００９１】  まず、図６に示すように、半導体装置１０への電力の供給が開始される（Ａ０１：電源投入）。半導体装置１０への電力の供給が開始されると、ＰＭＵ１３は、プロセッサ１１及び記憶回路１２への電力の供給が開始されるように制御する。また、ＰＭＵ１３は、プロセッサ１１及び記憶回路１２への駆動信号の供給が開始されるように制御しても良い。
【００９２】  記憶回路１２が有するメモリセルアレイＭＣＡ１には、半導体装置１０への電力の供給が遮断されている間、スタートアップルーチンが記憶回路１２に格納されている。よって、ＰＭＵ１３は、記憶回路１２に格納されたスタートアップルーチンをプロセッサ１１が実行するよう制御する（Ａ０２：スタートアップルーチンの実行）。スタートアップルーチンが実行されることで、プロセッサ１１が起動された状態、すなわちプロセッサ１１による各種のプログラムの実行が可能な状態となる。
【００９３】  次いで、半導体装置１０が通常の動作を開始する（Ａ０３：通常動作の開始）。記憶回路１２が有するメモリセルアレイＭＣＡ２には、半導体装置１０への電力の供給が行われている間、メインメモリの一部あるいはキャッシュメモリとして、プロセッサ１１のワーク領域として機能させる。一方、記憶回路１２が有するメモリセルアレイＭＣＡ１は、半導体装置１０への電力の供給が行われている間も不揮発性メモリとして機能し、スタートアップルーチンプログラムを記憶し続ける。
【００９４】  なお通常動作の開始前までは、図４（Ａ）で図示するように、メモリセルアレイＭＣＡ１はアクセス可能領域であり、メモリセルアレイＭＣＡ２はアクセス不可能領域である（Ａ０４−１：ＭＣＡ１へのアクセス）。通常動作の開始後は、図４（Ａ）で図示するように、メモリセルアレイＭＣＡ１はアクセス不可能領域であり、メモリセルアレイＭＣＡ２はアクセス可能領域である（Ａ０４−２：ＭＣＡ２へのアクセス）。
【００９５】  そして、半導体装置１０に供給される電力の遮断が開始される（Ａ０５：電源遮断の開始）と、記憶回路１２の機能は、スタートアップルーチンを格納するという元の機能に切り替わる。
【００９６】  なお当該制御時においては、図４（Ｂ）で図示するように、メモリセルアレイＭＣＡ１はアクセス不可能領域であり、メモリセルアレイＭＣＡ２はアクセス可能領域である。
【００９７】  そして、半導体装置１０への電力の供給が遮断される（Ａ０６：電源遮断）。
【００９８】  なお本発明の一態様では、半導体装置１０が通常の動作を開始してから、記憶回路１２のメモリセルアレイＭＣＡ１の機能を切り替えることができる。具体的には、半導体装置１０が通常の動作を開始した後、記憶回路１２のメモリセルアレイＭＣＡ１の機能をスタートアップルーチンプログラムを記憶するための不揮発性メモリの機能から、プロセッサ１１のキャッシュメモリの機能へと切り替えることができる。なお記憶回路１２のメモリセルアレイＭＣＡ１の機能をキャッシュメモリに切り替える場合は、電力の供給が遮断される前に、スタートアップルーチンプログラムを記憶回路１２に格納しておく。このようにすることで、再度半導体装置１０への電力の供給が開始され（Ａ０１：電源投入）た場合に、外部からスタートアップルーチンを記憶回路１２にロードする必要がなくなる。その結果、プロセッサ１１の起動に要する時間を短く抑えることができる。
【００９９】  図８に、記憶回路１２のメモリセルアレイＭＣＡ２をプロセッサ１１のキャッシュメモリとして機能させる場合の、半導体装置１０の動作を模式的に示す。図８に示すように、半導体装置１０では、プロセッサ１１と、記憶回路１２と、比較回路１５と、ＰＭＵ１３とが動作状態、すなわち、電力と駆動信号の供給が行われている状態、にある。カウンタ１７が、ＰＭＵ１３から独立して半導体装置１０に設けられている場合、カウンタ１７は必ずしも動作状態になくとも良い。そして、記憶回路１２をプロセッサ１１の緩衝記憶装置として機能させる場合、半導体装置１０には外部から電力の供給が行われているため、電源１６からＰＭＵ１３、レジスタ１４への電力の供給は行われていなくともよい。
【０１００】  例えば、プロセッサ１１から記憶回路１２にデータのアクセス要求があると、当該データのアドレスの下位ビットが記憶回路１２に、上位ビットが比較回路１５に、それぞれに送られる。記憶回路１２では、アクセス要求のあったアドレスの下位ビットに対応するラインに記憶されている、アドレスの上位ビット（タグデータとも呼ぶ）を、比較回路１５に送る。比較回路１５では、プロセッサ１１からアクセス要求のあったアドレスの上位ビットと、記憶回路１２から送られてきたアドレスの上位ビットとが、比較される。比較の結果、アドレスの上位ビットが一致したら、プロセッサ１１からアクセス要求のあったアドレスの下位ビットに対応するラインに、該当するデータが記憶されていることとなる。また、比較の結果、アドレスの上位ビットが一致しなかったら、アクセス要求があったデータが記憶回路１２に記憶されていないこととなる。該当するデータが記憶回路１２に記憶されている場合、上記データはプロセッサ１１に送られる。
【０１０１】  図９に、記憶回路１２のメモリセルアレイＭＣＡ１をプロセッサ１１の不揮発性メモリとして機能させる場合の、半導体装置１０の動作を模式的に示す。図９に示すように、半導体装置１０では、プロセッサ１１と、記憶回路１２と、ＰＭＵ１３と、レジスタ１４とが動作状態にある。カウンタ１７が、ＰＭＵ１３から独立して半導体装置１０に設けられている場合、カウンタ１７も動作状態にある。そして、記憶回路１２がスタートアップルーチンを格納する機能を有する場合は、半導体装置１０には外部から電力の供給が行われているときと、行われていないときとがある。半導体装置１０への電力の供給が行われているとき、電源１６からＰＭＵ１３、レジスタ１４への電力の供給は行われていなくともよい。半導体装置１０への電力の供給が行われていないとき、電源１６からＰＭＵ１３、レジスタ１４への電力の供給が行われる。
【０１０２】  なお記憶回路１２の初回動作時においては、記憶回路１２が有するメモリセルアレイＭＣＡ１に、スタートアップルーチンプログラムが記憶回路１２に格納されていない。そのため、図７に図示するように初回動作時においては、スタートアップルーチンプログラムを外部の記憶回路からロードし、記憶回路１２が有するメモリセルアレイＭＣＡ１に格納するステップを要することになる（Ａ０７：外部からのＭＣＡ１へのスタートアップルーチンのロード）。なおスタートアップルーチンプログラムがメモリセルアレイＭＣＡ１に格納されているような再動作の場合には、Ａ０７のステップは不要である。
【０１０３】＜記憶回路のブロック図＞
次いで、メモリセルＭＣを有する記憶回路１２の、具体的な構成の一例について説明する。
【０１０４】  図１０に、記憶回路１２の具体例な構成例を示す。図１０に示す記憶回路１２は、複数のメモリセルＭＣ１を有するメモリセルアレイＭＣＡ１および複数のメモリセルＭＣ２を有するメモリセルアレイＭＣＡ２を有するメモリセルアレイＭＣＡと、メモリセルアレイＭＣＡと同数の増幅回路ＡＣａを有する。また、記憶回路１２は、複数のセンスアンプＳＡを備えた増幅回路ＡＣｂ、駆動回路ＳＡＤ、及び入出力回路ＩＯを有する。図２（Ａ）における駆動回路ＢＤには、増幅回路ＡＣａ、増幅回路ＡＣｂ、駆動回路ＳＡＤ、入出力回路ＩＯが含まれる。
【０１０５】  増幅回路ＡＣａは、配線ＢＬの電位を増幅する機能を有する。具体的には、メモリセルアレイＭＣＡから配線ＢＬに供給される電位（読み出し電位）が、増幅回路ＡＣａによって増幅され、配線ＧＢＬに出力される。なお、増幅回路ＡＣａは、配線ＢＬの電位を配線ＧＢＬに出力するか否かを選択する機能を有していてもよい。そして、配線ＧＢＬに出力された電位は、増幅回路ＡＣｂに入力される。
【０１０６】  増幅回路ＡＣｂは、配線ＧＢＬの電位を増幅する機能を有する。具体的には、増幅回路ＡＣｂは、メモリセルアレイＭＣＡから増幅回路ＡＣａを介して出力された読み出し電位を増幅して、入出力回路ＩＯに出力する機能を有する。また、増幅回路ＡＣｂは、入出力回路ＩＯから入力された書き込み電位を増幅して、配線ＧＢＬに出力する機能を有する。増幅回路ＡＣｂによる電位の増幅には、複数のセンスアンプＳＡが用いられる。
【０１０７】  センスアンプＳＡは、２本の配線ＧＢＬ間の電位差を増幅する機能を有する。具体的には、センスアンプＳＡは２本の配線ＧＢＬと接続され、一方の配線ＧＢＬの電位を基準電位とし、当該基準電位と、他方の配線ＧＢＬの電位との差を増幅する機能を有する。また、センスアンプＳＡは、２本の配線ＧＢＬの電位差を保持する機能を有する。
【０１０８】  なお、センスアンプＳＡの動作は、駆動回路ＳＡＤによって制御することができる。駆動回路ＳＡＤは、センスアンプＳＡの動作を制御するための制御信号や、アドレス信号などを受け取り、センスアンプＳＡの制御などを行う機能を有する。駆動回路ＳＡＤによって、入出力回路ＩＯに信号を出力するセンスアンプＳＡの選択や、入出力回路ＩＯから出力された信号を受け取るセンスアンプＳＡの選択などが行われる。
【０１０９】  入出力回路ＩＯは、メモリセルアレイＭＣＡからセンスアンプＳＡを介して読み出されたデータを、外部に出力する機能を有する。また、入出力回路ＩＯは、外部から入力されたデータを、センスアンプＳＡを介してメモリセルアレイＭＣＡに出力する機能を有する。
【０１１０】  なお、増幅回路ＡＣｂと入出力回路ＩＯとの間には、さらに増幅回路が設けられていてもよい。当該増幅回路は、増幅回路ＡＣｂの出力を増幅して入出力回路ＩＯに供給する機能と、入出力回路ＩＯの出力を増幅して増幅回路ＡＣｂに供給する機能を有する。
【０１１１】  増幅回路ＡＣａ、増幅回路ＡＣｂ、駆動回路ＳＡＤ、及び入出力回路ＩＯは、ＯＳトランジスタを用いた単極性回路によって構成することができる。これにより、駆動回路ＢＤを単極性回路によって構成することができ、駆動回路ＢＤを図５（Ａ）、（Ｂ）に示す層２０に設けることができる。
【０１１２】  なお、記憶回路１２に含まれる各回路は、図１１に示すように配置することもできる。図１１においては、複数のメモリセルＭＣ１を有するメモリセルアレイＭＣＡ１および複数のメモリセルＭＣ２を有するメモリセルアレイＭＣＡ２を有するメモリセルアレイＭＣＡと、及び増幅回路ＡＣａとが、増幅回路ＡＣｂを挟んで紙面上下方向に対向するように配置されている。また、センスアンプＳＡは、上側のセルアレイＣＡと接続された配線ＧＢＬと、下側のセルアレイＣＡと接続された配線ＧＢＬと接続されており、これらの配線ＧＢＬの電位差を増幅する。
【０１１３】  なお、図１０、図１１に示す記憶回路１２のレイアウトを、それぞれ折り返し型、開放型と呼ぶことができる。
【０１１４】  本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１１５】（実施の形態２）
本実施の形態では、上記実施の形態で説明した記憶回路１２のトランジスタに用いることができるＯＳトランジスタの構成例について、図１２乃至図２６を用いて説明する。
【０１１６】  図１２乃至図１７は、本発明の一態様に係る、トランジスタ７００、メモリセル６００ａ、およびメモリセル６００ｂを有する半導体装置の上面図および断面図である。なお、以下において、メモリセル６００ａとメモリセル６００ｂをまとめてメモリセル６００という場合がある。
【０１１７】  図１２（Ａ）は、本発明の一態様に係る半導体装置の断面図である。図１２（Ｂ）は、図１２（Ａ）に図示するメモリセルの各構成に対応する回路図である。図１３は、図１２（Ａ）とは異なる、本発明の一態様に係る半導体装置の断面図である。図１４は、図１２（Ａ）でチャネル長方向が示されているトランジスタ７００のチャネル幅方向の断面図である。図１５（Ａ）は、メモリセル６００ａおよびメモリセル６００ｂの上面図である。また、図１５（Ｂ）、図１６（Ａ）、図１６（Ｂ）、および図１７はメモリセル６００ａおよびメモリセル６００ｂの断面図である。ここで、図１５（Ｂ）は、図１５（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００ａおよびトランジスタ２００ｂのチャネル長方向の断面図でもある。また、図１６（Ａ）は、図１５（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００ａのチャネル幅方向の断面図でもある。なお、トランジスタ２００ｂのチャネル幅方向の断面図は、図１６（Ａ）に示すトランジスタ２００ａのチャネル幅方向の断面図と同様である。また、図１６（Ｂ）は、図１５（Ａ）にＡ５−Ａ６の一点鎖線で示す部位の断面図である。また、図１７は、図１５（Ａ）にＡ７−Ａ８の一点鎖線で示す部位の断面図である。なお、図１５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１１８】  ここで、トランジスタ７００は、駆動回路ＷＤまたは駆動回路ＢＤに設けられたトランジスタ、つまりメモリセルアレイＭＣＡを駆動するための駆動回路におけるトランジスタに対応する。メモリセル６００ａ、６００ｂは図２で説明したメモリセルＭＣ１またはＭＣ２と対応し、トランジスタ２００ａ、２００ｂは図２（Ｂ−１）、（Ｂ−２）で説明したトランジスタＴａ１、Ｔａ２、Ｔｂ１、Ｔｂ２と対応し、容量素子１００ａ、１００ｂは図２で説明した容量素子Ｃａ１、Ｃａ２、Ｃｂ１、Ｃｂ２と対応する。なお、以下において、トランジスタ２００ａとトランジスタ２００ｂをまとめてトランジスタ２００という場合がある。また、以下において、容量素子１００ａと容量素子１００ｂをまとめて容量素子１００という場合がある。
【０１１９】  本実施の形態に示す半導体装置の層構造は、図１２（Ａ）に示すように、トランジスタ２００ａと、トランジスタ２００ｂと、容量素子１００ａと、容量素子１００ｂと、トランジスタ７００と、層間膜として機能する絶縁体２１０、絶縁体２１２、絶縁体２７３、絶縁体２７４、絶縁体２８０、絶縁体２８２、絶縁体２８４を有する。また、図１５に示すように、トランジスタ２００ａと電気的に接続して配線として機能する導電体２０３ａ、トランジスタ２００ｂと電気的に接続して配線として機能する導電体２０３ｂ、およびプラグとして機能する導電体２４０ａ、導電体２４０ｂ、および導電体２４０ｃとを有する。また、トランジスタ７００と電気的に接続して配線として機能する導電体７０３、およびプラグとして機能する導電体７４０ａおよび導電体７４０ｂとを有する。また、絶縁体２８４上に、導電体２４０または導電体７４０と接続して配線層として機能する導電体１１２、および絶縁体１５０を設けてもよい。
【０１２０】  なお、以下において導電体２０３ａおよび導電体２０３ｂをまとめて導電体２０３という場合がある。また、以下において導電体２４０ａ、導電体２４０ｂおよび導電体２４０ｃをまとめて導電体２４０という場合がある。また、以下において導電体７４０ａおよび導電体７４０ｂをまとめて導電体７４０という場合がある。ここで、導電体７０３は導電体２０３と、導電体７４０は導電体２４０と、同じ層に形成され、同様の構成を有する。よって、導電体７０３は導電体２０３の、導電体７４０は導電体２４０の、記載を参酌することができる。
【０１２１】  なお、導電体２０３は、絶縁体２１２の開口の内壁に接して導電体２０３の第１の導電体が形成され、さらに内側に導電体２０３の第２の導電体が形成されている。ここで、導電体２０３の上面の高さと、絶縁体２１２の上面の高さは同程度にできる。なお、本実施の形態では、導電体２０３の第１の導電体および導電体２０３の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０３を単層、または３層以上の積層構造として設ける構成にしてもよい。また、構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。なお、導電体７０３も導電体２０３と同様の構成を有する。
【０１２２】  絶縁体２７３は、トランジスタ２００ａ、トランジスタ２００ｂ、トランジスタ７００、および容量素子１００の上に配置される。絶縁体２７４は絶縁体２７３上に配置される。絶縁体２８０は絶縁体２７４上に配置される。絶縁体２８２は絶縁体２８０上に配置される。絶縁体２８４は絶縁体２８２上に配置される。
【０１２３】  また、導電体２４０は、絶縁体２７３、絶縁体２７４、絶縁体２８０、絶縁体２８２、および絶縁体２８４の開口の内壁に接して形成されている。ここで、導電体２４０の上面の高さと、絶縁体２８４の上面の高さは同程度にできる。なお、本実施の形態では、導電体２４０が２層の積層構造である構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０は、単層、又は３層以上の積層構造でもよい。なお、導電体７４０も導電体２４０と同様の構成を有する。
【０１２４】  図１５、図１６（Ａ）に示すように、トランジスタ２００ａおよびトランジスタ２００ｂは、基板（図示せず。）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体２０５ａおよび導電体２０５ｂと、絶縁体２１６、導電体２０５ａおよび導電体２０５ｂの上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置された酸化物２３０ｃａおよび酸化物２３０ｃｂと、酸化物２３０ｃａの上に配置された絶縁体２５０ａと、酸化物２３０ｃｂの上に配置された絶縁体２５０ｂと、絶縁体２５０ａの上に配置された金属酸化物２５２ａと、絶縁体２５０ｂの上に配置された金属酸化物２５２ｂと、金属酸化物２５２ａの上に配置された導電体２６０ａ（導電体２６０ａａ、および導電体２６０ａｂ）と、金属酸化物２５２ｂの上に配置された導電体２６０ｂ（導電体２６０ｂａ、および導電体２６０ｂｂ）と、導電体２６０ａの上に配置された絶縁体２７０ａと、導電体２６０ｂの上に配置された絶縁体２７０ｂと、絶縁体２７０ａ上に配置された絶縁体２７１ａと、絶縁体２７０ｂ上に配置された絶縁体２７１ｂと、少なくとも酸化物２３０ｃａ、絶縁体２５０ａ、金属酸化物２５２ａ、および導電体２６０ａの側面と接して配置された絶縁体２７５ａと、少なくとも酸化物２３０ｃｂ、絶縁体２５０ｂ、金属酸化物２５２ｂ、および導電体２６０ｂの側面と接して配置された絶縁体２７５ｂと、酸化物２３０ａおよび酸化物２３０ｂ上に形成された層２４２と、を有する。層２４２において、導電体２６０ａと導電体２６０ｂの間に位置する部分を層２４２ｂといい、導電体２６０ａを挟んで層２４２ｂの反対側に位置する部分を層２４２ａといい、導電体２６０ｂを挟んで層２４２ｂの反対側に位置する部分を層２４２ｃという場合がある。層２４２ｂに接して導電体２４０ｂが配置される。
【０１２５】  トランジスタ２００ａにおいて、層２４２ａがソース及びドレインの一方として機能し、層２４２ｂがソース及びドレインの他方として機能し、導電体２６０ａがフロントゲートとして機能し、絶縁体２５０ａがフロントゲートに対するゲート絶縁層として機能し、導電体２０５ａがバックゲートとして機能し、絶縁体２２０、絶縁体２２２、および絶縁体２２４がバックゲートに対するゲート絶縁層として機能する。また、トランジスタ２００ｂにおいて、層２４２ｂがソース及びドレインの一方として機能し、層２４２ｃがソース及びドレインの他方として機能し、導電体２６０ｂがフロントゲートとして機能し、絶縁体２５０ｂがフロントゲートに対するゲート絶縁層として機能し、導電体２０５ｂがバックゲートとして機能し、絶縁体２２０、絶縁体２２２、および絶縁体２２４がバックゲートに対するゲート絶縁層として機能する。また、導電体２４０ｂは、ビット線ＢＬに相当する導電体に電気的に接続される。また、導電体２６０ａは、ワード線ＷＬとして機能する、または配線ＷＬに相当する導電体に電気的に接続される。また、導電体２６０ｂは、導電体２０６ａとは異なる配線ＷＬとして機能する、または導電体２０６ａとは異なる配線ＷＬ相当する導電体に電気的に接続される。また、導電体２０３ａおよび導電体２０３ｂは、配線ＢＧＬとして機能する。
【０１２６】  なお、以下において、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃａ、および酸化物２３０ｃｂをまとめて酸化物２３０という場合がある。また、以下において、酸化物２３０ｃａおよび酸化物２３０ｃｂをまとめて酸化物２３０ｃという場合がある。また、以下において導電体２０５ａおよび導電体２０５ｂをまとめて導電体２０５という場合がある。また、以下において絶縁体２５０ａおよび絶縁体２５０ｂをまとめて絶縁体２５０という場合がある。また、以下において金属酸化物２５２ａおよび金属酸化物２５２ｂをまとめて金属酸化物２５２という場合がある。また、以下において絶縁体２５０ａおよび絶縁体２５０ｂをまとめて絶縁体２５０という場合がある。また、以下において導電体２６０ａおよび導電体２６０ｂをまとめて導電体２６０という場合がある。また、導電体２６０ａａおよび導電体２６０ａｂをまとめて導電体２６０ａという場合がある。また、導電体２６０ｂａおよび導電体２６０ｂｂをまとめて導電体２６０ｂという場合がある。また、以下において絶縁体２７０ａおよび絶縁体２７０ｂをまとめて絶縁体２７０という場合がある。また、以下において絶縁体２７１ａおよび絶縁体２７１ｂをまとめて絶縁体２７１という場合がある。また、以下において絶縁体２７５ａおよび絶縁体２７５ｂをまとめて絶縁体２７５という場合がある。また、トランジスタ２００ｂは、トランジスタ２００ａと同じ層に形成され、同様の構成を有する。よって、以下において、特段の記載がない限り、トランジスタ２００ｂの構成は、トランジスタ２００ａの構成の記載を参酌することができる。
【０１２７】  また、図１２（Ａ）、図１４に示すように、トランジスタ７００は、基板（図示せず。）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体７０５と、絶縁体２１６と導電体７０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体７２４と、絶縁体７２４の上に配置された酸化物７３０（酸化物７３０ａ、酸化物７３０ｂ、および酸化物７３０ｃ）と、酸化物７３０の上に配置された絶縁体７５０と、絶縁体７５０上に配置された金属酸化物７５２と、金属酸化物７５２の上に配置された導電体７６０（導電体７６０ａ、および導電体７６０ｂ）と、導電体７６０の上に配置された絶縁体７７０と、絶縁体７７０上に配置された絶縁体７７１と、少なくとも酸化物７３０ｃ、絶縁体７５０、金属酸化物７５２、および導電体７６０の側面と接して配置された絶縁体７７５と、酸化物７３０上に形成された層７４２と、を有する。また、層７４２の一方に接して導電体７４０ａが配置され、層７４２の他方に接して導電体７４０ｂが配置される。
【０１２８】  トランジスタ７００において、層７４２の一方がソース及びドレインの一方として機能し、層７４２の他方がソース及びドレインの他方として機能し、導電体７６０がフロントゲートとして機能し、導電体７０５がバックゲートとして機能する。
【０１２９】  ここで、トランジスタ７００は、トランジスタ２００と同じ層に形成され、同様の構成を有する。よって、酸化物７３０は、酸化物２３０と同様の構成を有し、酸化物２３０の記載を参酌することができる。導電体７０５は、導電体２０５と同様の構成を有し、導電体２０５の記載を参酌することができる。絶縁体７２４は、絶縁体２２４と同様の構成を有し、絶縁体２２４の記載を参酌することができる。絶縁体７５０は、絶縁体２５０と同様の構成を有し、絶縁体２５０の記載を参酌することができる。金属酸化物７５２は、金属酸化物２５２と同様の構成を有し、金属酸化物２５２の記載を参酌することができる。導電体７６０は、導電体２６０と同様の構成を有し、導電体２６０の記載を参酌することができる。絶縁体７７０は、絶縁体２７０と同様の構成を有し、絶縁体２７０の記載を参酌することができる。絶縁体７７１は、絶縁体２７１と同様の構成を有し、絶縁体２７１の記載を参酌することができる。絶縁体７７５は、絶縁体２７５と同様の構成を有し、絶縁体２７５の記載を参酌することができる。以下において、特段の記載がない限り、上記のようにトランジスタ７００の構成は、トランジスタ２００の構成の記載を参酌することができる。
【０１３０】  なお、トランジスタ２００では、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ｂと酸化物２３０ａの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ７００の酸化物７３０についても同様である。また、トランジスタ２００では、導電体２６０ａおよび導電体２６０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。また、トランジスタ７００の導電体７６０についても同様である。
【０１３１】  容量素子１００ａは層２４２ａ（酸化物２３０でトランジスタ２００ａのソースおよびドレインの一方として機能する領域）と、層２４２ａ上の絶縁体１３０ａと、絶縁体１３０ａ上の導電体１２０ａと、を有する。導電体１２０ａは、絶縁体１３０ａを介して、少なくとも一部が層２４２ａと重なるように、配置されることが好ましい。また、導電体１２０ａの上に接して導電体２４０ａが配置される。また、容量素子１００ｂは層２４２ｃ（酸化物２３０でトランジスタ２００ｂのソースおよびドレインの一方として機能する領域）と、層２４２ｃ上の絶縁体１３０ｂと、絶縁体１３０ｂ上の導電体１２０ｂと、を有する。導電体１２０ｂは、絶縁体１３０ｂを介して、少なくとも一部が層２４２ｂと重なるように、配置されることが好ましい。また、導電体１２０ｂの上に接して導電体２４０ｃが配置される。なお、以下において、絶縁体１３０ａおよび絶縁体１３０ｂをまとめて絶縁体１３０という場合がある。また、以下において、導電体１２０ａおよび導電体１２０ｂをまとめて導電体１２０という場合がある。
【０１３２】  容量素子１００ａにおいて、層２４２ａは電極の一方として機能し、導電体１２０ａは電極の他方として機能する。また、絶縁体１３０ａは容量素子１００ａの誘電体として機能する。ここで、層２４２ａは、トランジスタ２００ａのソースおよびドレインの一方、および容量素子１００ａの電極の一方としての機能を有しており、ノードＦＮとして機能する。また、導電体２４０ａは、固定電位を与える導電体に電気的に接続される。
【０１３３】  容量素子１００ｂにおいて、層２４２ｃは電極の一方として機能し、導電体１２０ｂは電極の他方として機能する。また、絶縁体１３０ｂは容量素子１００ｂの誘電体として機能する。ここで、層２４２ｃは、トランジスタ２００ｂのソースおよびドレインの一方、および容量素子１００ｂの電極の一方としての機能を有しており、ノードＦＮとして機能する。また、導電体２４０ｃは、固定電位を与える導電体に電気的に接続される。
【０１３４】  なお図１２（Ａ）および図１８では、絶縁体１３０ａおよび１３０ｂは、多層構造を有するものとして図示しているが、図１３に図示するように単層構造とすることもできる。また、図１２（Ａ）の構成において導電体７４０ａと７４０ｂとは近接して設ける構成と図示したが、図１３に図示するように離間して設ける構成とするもできる。また絶縁体２８０などに埋め込まれた配線ＶＬとして機能するプラグは、容量素子１００ａおよび１００ｂの一方の電極がその機能を兼ねることで図１３に図示するように省略することが可能である。また図１３において、配線ＢＬは配線ＷＬａ、ＷＬｂと直交するよう配置する構成を図示している。
【０１３５】  なお、図１６（Ａ）などでは、導電体２４０ａ、導電体２４０ｂ、および導電体２４０ｃが直線上に配置されているが、本実施の形態に示す半導体装置はこれに限られるものではなく、メモリセルアレイの回路配置や駆動方法に合わせて適宜配置すればよい。また、導電体２４０ａおよび導電体２４０ｃは必ずしも設けなくてもよい。例えば、図１９に示すように、導電体１２０ｂおよび導電体１２０ｃを延伸させて配線としても機能させる場合は、導電体２４０ａおよび導電体２４０ｃを設けなくてもよい。また、導電体１２０ａおよび導電体１２０ｂと同様に、導電体２６０ａ、導電体２６０ｂ、導電体２０３ａ、および導電体２０３ｂも配線として機能させてよく、その場合、トランジスタ２００ａまたはトランジスタ２００ｂのチャネル幅方向に延伸して設けてもよい。なお、図１９では、配線として機能する導電体１２０ａ、導電体１２０ｂ、導電体２０３ａ、および導電体２０３ｂを導電体２６０ａおよび導電体２６０ｂと同じ方向に延伸させているが、本実施の形態に示す半導体装置はこれに限られるものではなく、メモリセルアレイの回路配置や駆動方法に合わせて適宜配置すればよい。
【０１３６】  図１９に示すメモリセル６００ａおよびメモリセル６００ｂは、図２０に図示するように、配線ＷＬａおよび配線ＷＬｂと、配線ビット線ＢＬとが直交（図中ｘ方向とｙ方向）するように設ける構成とすることができる。また、配線ＶＬは、配線ＷＬａおよび配線ＷＬｂが延伸する方向（図中ｘ方向）に設ける構成とすることができる。
【０１３７】  図１９に示すメモリセル６００ａおよびメモリセル６００ｂを、３行３列のマトリクス状に配置すると、図２２に示す上面図のようになる。導電体２６０を延伸させた配線は配線ＷＬ＿１から配線ＷＬ＿６となり、導電体１２０を延伸させた配線は配線ＶＬとなる。また、導電体２４０ｂの上面に接して、配線ＢＬ＿１から配線ＢＬ＿３が設けられる。配線ＷＬ＿１から配線ＷＬ＿６の延伸方向と、配線ＢＬ＿１から配線ＢＬ＿３の延伸方向は、概略直交する。図２２に示すように、メモリセル６００ａおよびメモリセル６００ｂを、マトリクス状に配置することで、図２等に示すセルアレイを構成することができる。なお、図２２では、メモリセル６００ａおよびメモリセル６００ｂを３×３個配置する例を示しているが、本実施の形態はこれに限られることなく、セルアレイに含まれるメモリセルまたは配線等の、個数及び配置は、適宜設定すればよい。また、図２２の上面図では、図の明瞭化のために、図１９に示す一部の要素を省いて図示している。
【０１３８】  なお図２１では、図２２に示すＸ１−Ｘ２の一点鎖線で示す部位の断面図である。図２１に図示するように、配線ＢＬ＿１と配線ＷＬ＿１乃至ＷＬ＿４とは直交し、配線ＶＬは、隣接するメモリセル間で共有するように設けられている。
【０１３９】  また、図２２では、酸化物２３０の長辺が配線ＷＬの延伸方向と概略直交するように、酸化物２３０および配線ＷＬを設けたが、これに限られるものではない。例えば、図２３に示すように、酸化物２３０の長辺が配線ＷＬの延伸方向と直交せず、酸化物２３０の長辺が配線ＷＬの延伸方向に対して傾けて配置されるレイアウトにしてもよい。例えば、酸化物２３０の長辺と配線ＷＬの延伸方向のなす角が、２０°以上７０°以下、好ましくは３０°以上６０°以下になるように、酸化物２３０と配線ＷＬを設ければよい。
【０１４０】  このように、配線ＷＬの延伸方向に対して酸化物２３０を傾けて配置することにより、メモリセルを密に配置することができる場合もある。よって、メモリセルアレイの占有面積を低減し、半導体装置の高集積化を図ることができる場合もある。
【０１４１】  図１５（Ａ）に示すように、容量素子１００ａの一部がトランジスタ２００ａと、容量素子１００ｂの一部がトランジスタ２００ｂと、重畳するように形成される。これにより、トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、および容量素子１００ｂの投影面積の合計を小さくし、メモリセル６００ａおよびメモリセル６００ｂの占有面積を低減することができる。よって、上記半導体装置の微細化および高集積化が容易になる。また、トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、および容量素子１００ｂを同じ工程で形成することができるので、工程を短縮し、生産性を向上させることができる。
【０１４２】  トランジスタ２００ａのソースおよびドレインの一方と、トランジスタ２００ｂのソースおよびドレインの一方は、層２４２ｂを介して導電体２４０ｂと電気的に接続している。これにより、トランジスタ２００ａおよびトランジスタ２００ｂの配線ＢＬとのコンタクト部が共有され、トランジスタ２００ａおよびトランジスタ２００ｂを配線ＢＬと接続させるためのプラグとコンタクトホールの数を低減することができる。このように、ソースおよびドレインの一方と電気的に接続する配線を共有することで、メモリセルアレイの占有面積をさらに縮小することができる。
【０１４３】  なお、メモリセル６００ａおよびメモリセル６００ｂにおいて、トランジスタ２００ａのチャネル長方向とトランジスタ２００ｂのチャネル長方向が平行になるように、トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、および容量素子１００ｂを設けているが、本実施の形態に示す半導体装置はこれに限られるものではない。回路構成や駆動方法に応じて、適切な構造のトランジスタを、適宜配置すればよい。
【０１４４】  次に、トランジスタ２００ａおよびトランジスタ２００ｂの半導体層として機能する酸化物２３０に係る詳細の説明を行う。以下において、特段の記載を行わない場合、トランジスタ７００の酸化物７３０についても酸化物２３０の記載を参酌するものとする。トランジスタ２００ａおよびトランジスタ２００ｂは、チャネルが形成される領域（以下、チャネル形成領域ともいう。）を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃａ、および酸化物２３０ｃｂ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
【０１４５】  チャネル形成領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００に用いることができる。
【０１４６】  例えば、酸化物２３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【０１４７】  ここで、酸化物半導体は、酸化物半導体を構成する元素の他に、アルミニウム、ルテニウム、チタン、タンタル、クロム、タングステン、などの金属元素が添加されることで、金属化合物を形成し、低抵抗化する。なお、好ましくは、アルミニウム、チタン、タンタル、タングステンなどを用いることが好ましい。
【０１４８】  酸化物半導体に、金属元素を添加するには、例えば、酸化物半導体上に、当該金属元素を含む金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けるとよい。また、当該膜を設けることで、当該膜と酸化物半導体との界面、または当該界面近傍に位置する酸化物半導体中の一部の酸素が該膜などに吸収され、酸素欠損を形成し、当該界面近傍が低抵抗化する場合がある。
【０１４９】  また、酸化物半導体上に、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けた後、窒素を含む雰囲気下で、熱処理を行うとよい。窒素を含む雰囲気下での熱処理により、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜から、当該膜の成分である金属元素が酸化物半導体へ、または酸化物半導体の成分である金属元素が当該膜へと、拡散し、酸化物半導体と、当該膜とが金属化合物を形成し、低抵抗化することができる。酸化物半導体に添加された金属元素は、酸化物半導体と金属元素と、金属化合物を形成することで、比較的安定な状態となるため、信頼性の高い半導体装置を提供することができる。
【０１５０】  また、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜と、酸化物半導体との界面に、化合物層（以下、異層ともいう。）が形成されていてもよい。なお、化合物層（異層）とは、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜の成分と、酸化物半導体の成分とを含む金属化合物を有する層とする。例えば、化合物層として、酸化物半導体の金属元素と、添加された金属元素とが、合金化した層が形成されていてもよい。当該合金化した層は、比較的安定な状態であり、信頼性の高い半導体装置を提供することができる。
【０１５１】  また、酸化物半導体に存在する水素は、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、酸化物半導体に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入り、比較的安定な状態となることがわかっている。従って、熱処理によって、酸化物半導体の低抵抗化した領域、または金属化合物が形成された領域は、より低抵抗化し、低抵抗化していない酸化物半導体は、高純度化（水、水素などの不純物の低減）し、より高抵抗化する傾向がある。
【０１５２】  また、酸化物半導体は、水素、または窒素などの不純物元素が存在すると、キャリア密度が増加する。酸化物半導体中の水素は、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ると、キャリア密度は増加する。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、窒素、または水素を有する酸化物半導体は、低抵抗化される。
【０１５３】  従って、酸化物半導体に、金属元素、並びに、水素、および窒素などの不純物元素を、選択的に添加することで、酸化物半導体に高抵抗領域、および低抵抗領域を設けることができる。つまり、酸化物２３０を選択的に低抵抗化することで、島状に加工した酸化物２３０に、キャリア密度が低い半導体として機能する領域と、ソース領域、またはドレイン領域として機能する低抵抗化した領域を設けることができる。
【０１５４】  ここで、図１５（Ｂ）において破線で囲む、選択的に低抵抗化した酸化物２３０ｂを含む領域２３９の拡大図を図１８に示す。
【０１５５】  図１８に示すように、酸化物２３０は、領域２３４ａ、領域２３４ｂ、領域２３１ａ、領域２３１ｂ、領域２３１ｃ、領域２３２ａ、領域２３２ｂ、領域２３２ｃ、および領域２３２ｄを有する。ここで、領域２３４ａはトランジスタ２００ａのチャネル形成領域として機能し、領域２３４ｂはトランジスタ２００ｂのチャネル形成領域として機能する。また、領域２３１ａはトランジスタ２００ａのソース領域およびドレイン領域の一方として機能し、領域２３１ｂはトランジスタ２００ａのソース領域およびドレイン領域の他方、およびトランジスタ２００ｂのソース領域およびドレイン領域の一方として機能し、領域２３１ｃはトランジスタ２００ｂのソース領域およびドレイン領域の他方として機能する。また、領域２３２ａは領域２３４ａと領域２３１ａとの間に位置し、領域２３２ｂは領域２３４ａと領域２３１ｂとの間に位置し、領域２３２ｃは領域２３４ｂと領域２３１ｂとの間に位置し、領域２３２ｄは領域２３４ｂと領域２３１ｃとの間に位置する。なお、以下において、領域２３４ａおよび領域２３４ｂをまとめて領域２３４という場合がある。また、以下において、領域２３１ａ、領域２３１ｂ、および領域２３１ｃをまとめて領域２３１という場合がある。領域２３２ａ、領域２３２ｂ、領域２３２ｃ、および領域２３２ｄをまとめて領域２３２という場合がある。
【０１５６】  なお、領域２３１ａの上に絶縁体１３０ａと導電体１２０ａが設けられており、領域２３１ａは容量素子１００ａの電極の一方として機能する。また、領域２３１ｃの上に絶縁体１３０ｂと導電体１２０ｃが設けられており、領域２３１ｃは容量素子１００ｂの電極の一方として機能する。酸化物２３０の領域２３１は低抵抗化されており、導電性酸化物である。従って、容量素子１００の電極の一方として機能することができる。
【０１５７】  ソース領域またはドレイン領域として機能する領域２３１は、酸素濃度が低く、低抵抗化した領域である。また、チャネル形成領域として機能する領域２３４は、ソース領域またはドレイン領域として機能する領域２３１よりも、酸素濃度が高く、キャリア密度が低い高抵抗領域である。また、領域２３２は、ソース領域またはドレイン領域として機能する領域２３１よりも、酸素濃度が高く、キャリア密度が低い、かつ、チャネル形成領域として機能する領域２３４よりも、酸素濃度が低く、キャリア密度が高い領域である。
【０１５８】  なお、領域２３１は、金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３２、および領域２３４よりも高いことが好ましい。
【０１５９】  例えば、領域２３１は、酸化物２３０の他に、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を有することが好ましい。
【０１６０】  領域２３１を形成するために、例えば、酸化物２３０の領域２３１に接して、金属元素を有する膜を設ければよい。当該金属元素を有する膜は、領域２３１の形成後に、エッチング処理などで除去すればよい。なお、当該金属元素を有する膜として、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜を用いることができる。その際、当該金属元素を有する膜と、酸化物２３０との間に、層２４２が形成されることが好ましい。例えば層２４２は、酸化物２３０の上面および側面に形成される場合がある。なお、層２４２は、当該金属元素を有する膜の成分と、酸化物２３０の成分とを含む金属化合物を有する層とし、化合物層と呼ぶこともできる。例えば、層２４２として、酸化物２３０中の金属元素と、添加された金属元素とが、合金化した層が形成されていてもよい。
【０１６１】  酸化物２３０に、金属元素が添加されることで、酸化物２３０中に、金属化合物が形成され、領域２３１を低抵抗化することができる。なお、当該金属化合物は、必ずしも、酸化物２３０中に形成されていなくともよい。例えば、酸化物２３０の表面に層２４２が形成されてもよいし、酸化物２３０と絶縁体１３０の間に層２４２が形成されてもよい。
【０１６２】  従って、領域２３１は、層２４２の低抵抗化領域も含む場合がある。よって、層２４２の少なくとも一部がトランジスタ２００ａまたはトランジスタ２００ｂのソース領域またはドレイン領域として機能し得る。ここで、層２４２は、領域２３１ａ、領域２３１ｂ、および領域２３１ｃに形成され、それぞれ、層２４２ａ、層２４２ｂ、および層２４２ｃとなる。
【０１６３】  領域２３２は、絶縁体２７５と重畳する領域を有する。領域２３２は、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３４よりも高いことが好ましい。例えば、酸化物２３０の領域２３１に接して、上記金属元素を有する膜を設けることで、上記金属元素を有する膜中の成分と、酸化物半導体の成分とが、金属化合物を形成する場合がある。当該金属化合物は、酸化物２３０に含まれる水素を引き寄せる場合がある。従って、領域２３１の近傍である領域２３２の水素の濃度が高くなる場合がある。
【０１６４】  なお、領域２３２ａ、および領域２３２ｂのいずれか一方または双方は、導電体２６０ａと重畳する領域を有する構成としてもよい。当該構成とすることで、導電体２６０ａと、領域２３２ａおよび領域２３２ｂとを、オーバーラップさせることが可能となる。また、同様に、領域２３２ｃ、および領域２３２ｄのいずれか一方または双方は、導電体２６０ｂと重畳する領域を有する構成としてもよい。当該構成とすることで、導電体２６０ｂと、領域２３２ｃおよび領域２３２ｄとを、オーバーラップさせることが可能となる。
【０１６５】  また、図１８では、領域２３４、領域２３１、および領域２３２が、酸化物２３０ｂに形成されているが、これに限られない。例えば、これらの領域は層２４２、層２４２と酸化物２３０との間に形成された化合物層、酸化物２３０ａ、および酸化物２３０ｃにも、形成されていてもよい。また、図１８では、各領域の境界を、酸化物２３０の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域２３２が酸化物２３０ｂの表面近傍では導電体２６０側に張り出し、酸化物２３０ｂ下面近傍では、導電体２４０ａ側または導電体２４０ｂ側に後退する形状になる場合がある。
【０１６６】  また、酸化物２３０において、各領域の境界は明確に検出することが困難な場合がある。各領域内で検出される金属元素、並びに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう。）していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、並びに水素、および窒素などの不純物元素の濃度が減少していればよい。
【０１６７】  酸化物２３０を、選択的に低抵抗化するには、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの導電性を高める金属元素、および不純物の少なくとも一を、所望の領域に添加すればよい。なお、不純物としては、酸素欠損を形成する元素、または酸素欠損に捕獲される元素などを用いればよい。例えば、当該元素として、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。
【０１６８】  領域２３１は、上述の導電性を高める金属元素、酸素欠損を形成する元素、または酸素欠損に捕獲される元素の含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。
【０１６９】  領域２３１を低抵抗化するために、例えば、酸化物２３０の領域２３１に接して、上記金属元素を有する膜を成膜するとよい。当該金属元素を有する膜としては、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜などを用いることができる。当該金属元素を有する膜は、少なくとも、絶縁体２５０、金属酸化物２５２、導電体２６０、絶縁体２７０、絶縁体２７１、および絶縁体２７５を介して、酸化物２３０上に設けることが好ましい。
【０１７０】  酸化物２３０と上記金属元素を有する膜とが接することにより、当該金属元素を有する膜の成分と、酸化物２３０の成分とが、金属化合物を形成し、領域２３１となり、低抵抗化する。また、酸化物２３０と当該金属元素を有する膜との界面、または当該界面近傍に位置する酸化物２３０中の酸素の一部が層２４２に吸収され、酸化物２３０に酸素欠損を形成し、低抵抗化し、領域２３１を形成する場合がある。
【０１７１】  また、酸化物２３０と、上記金属元素を有する膜とが、接した状態で、窒素を含む雰囲気下において熱処理を行うとよい。当該熱処理により、当該金属元素を有する膜から、当該金属元素を有する膜の成分である金属元素が酸化物２３０へ、または酸化物２３０の成分である金属元素が当該金属元素を有する膜へと、拡散し、酸化物２３０と、当該金属元素を有する膜とが金属化合物を形成し、低抵抗化する。このようにして、酸化物２３０と当該金属元素を有する膜との間に層２４２が形成される。ここで、当該金属元素を有する膜は、絶縁体２５０、金属酸化物２５２、導電体２６０、絶縁体２７０、絶縁体２７１、および絶縁体２７５を介して、酸化物２３０上に設けられているので、層２４２は、酸化物２３０の導電体２６０ａ、導電体２６０ｂ、絶縁体２７５ａ、および絶縁体２７５ｂと重ならない領域に形成される。なお、その際、酸化物２３０の金属元素と、当該金属元素を有する膜の金属元素とが、合金化してもよい。従って、層２４２は合金を含む場合がある。当該合金は、比較的安定な状態であり、信頼性の高い半導体装置を提供することができる。
【０１７２】  上記熱処理は、例えば、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、熱処理は、窒素または不活性ガス雰囲気で行う。また、熱処理は減圧状態で行ってもよい。また、窒素または不活性ガス雰囲気で加熱処理した後に、酸化性ガスを含む雰囲気で加熱処理を行ってもよい。
【０１７３】  また、酸化物２３０中の水素は、領域２３１に拡散し、領域２３１に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、領域２３４に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、領域２３１に拡散し、領域２３１に存在する酸素欠損の中に入り、比較的安定な状態となる。従って、熱処理によって、領域２３１は、より低抵抗化し、領域２３４は、高純度化（水、水素などの不純物の低減）し、より高抵抗化する。
【０１７４】  一方、酸化物２３０の導電体２６０、および絶縁体２７５と重畳する領域（領域２３４、および領域２３２）は、導電体２６０、および絶縁体２７５を介しているため、金属元素の添加が抑制される。また、酸化物２３０の領域２３４、および領域２３２において、酸化物２３０中の酸素原子が、上述した上記金属元素を有する膜へ吸収されることが抑制される。
【０１７５】  また、上記金属元素を有する膜に、酸化物２３０の領域２３１、および領域２３１に近接する領域２３２の酸素が吸収されることで、領域２３１、および領域２３２に酸素欠損が生じる場合がある。酸化物２３０中の水素が、当該酸素欠損に入ることで、領域２３１、および領域２３２のキャリア密度は増加する。従って、酸化物２３０の領域２３１、および領域２３２は、低抵抗化される。
【０１７６】  ここで、上記金属元素を有する膜が、水素を吸収する特性を有する場合、酸化物２３０中の水素は、当該膜へと吸収される。従って、酸化物２３０中の不純物である水素を低減することができる。上記金属元素を有する膜は、後の工程で、酸化物２３０から吸収した水素とともに除去してもよい。
【０１７７】  なお、上記金属元素を有する膜は、必ずしも除去しなくともよい。例えば、上記金属元素を有する膜を絶縁化し、高抵抗化している場合は、残存させてもよい。例えば、上記金属元素を有する膜は、酸化物２３０から吸収した酸素により、酸化し、絶縁体となり、高抵抗化する場合がある。その場合、上記金属元素を有する膜は、層間膜として機能する場合がある。
【０１７８】  また、例えば、上記金属元素を有する膜に、導電性を有する領域が残存している場合、熱処理を行うことにより、酸化させることで、絶縁体となり、高抵抗化する。当該熱処理は、例えば、酸化性雰囲気下で行うことが好ましい。また、上記金属元素を有する膜の近傍に酸素を有する構造体がある場合、熱処理を行うことで、上記金属元素を有する膜は、当該構造体が有する酸素と反応し、酸化する場合がある。
【０１７９】  上記金属元素を有する膜を、絶縁体として残存させることで、層間膜および容量素子１００の誘電体として機能させることができる。当該構造とする場合、上記金属元素を有する膜は、後工程で、絶縁化させることができる程度の膜厚で設ける。例えば、上記金属元素を有する膜は、０．５ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上２ｎｍ以下の膜厚で設けるとよい。なお、上記酸化性雰囲気下で熱処理を行う場合には、酸化物２３０と、上記金属元素を有する膜とが、接した状態で、窒素を含む雰囲気下において一度熱処理を行ったあとに行うと好適である。窒素を含む雰囲気下において、一度熱処理を行うことで、酸化物２３０中の酸素が上記金属元素を有する膜に拡散しやすくなる。
【０１８０】  また、層２４２を形成した後で、上記金属元素を有する膜が十分な導電性を有している場合、上記金属元素を有する膜の一部を除去して、トランジスタ２００のソース電極またはドレイン電極として機能する導電体を形成してもよい。当該金属元素を有する膜の膜厚を十分厚く、例えば１０ｎｍ以上２００ｎｍ以下程度にしておくことで、ソース電極またはドレイン電極として機能する導電体に十分な導電性を与えることができる。ソース電極またはドレイン電極として機能する導電体は、金属元素を有する酸化膜、または金属元素を有する窒化膜としてもよい。
【０１８１】  ここで、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物及び酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。従って、チャネルが形成される領域２３４中の酸素欠損はできる限り低減されていることが好ましい。
【０１８２】  そこで、図１８に示すように、絶縁体２５０、酸化物２３０ｂの領域２３２、および酸化物２３０ｃに接して、化学量論的組成を満たす酸素よりも多くの酸素（過剰酸素ともいう。）を含む絶縁体２７５を設けることが好ましい。つまり、絶縁体２７５が有する過剰酸素が、酸化物２３０の領域２３４へと拡散することで、酸化物２３０の領域２３４における酸素欠損を低減することができる。
【０１８３】  また、絶縁体２７５に過剰酸素領域を設けるには、絶縁体２７５に接する絶縁体２７３として、酸化物を、スパッタリング法により成膜するとよい。酸化物の成膜にスパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。スパッタリング法を用いる場合は、例えば、対向ターゲット型のスパッタリング装置を用いて成膜することが好ましい。対向ターゲット型のスパッタリング装置は、対向するターゲット間の高電界領域に被成膜面が晒されることなく成膜できるので、被成膜面がプラズマによる損傷を受けにくく成膜することができるので、絶縁体２７３となる絶縁体の成膜時に酸化物２３０への成膜ダメージを小さくすることができるので好ましい。対向ターゲット型のスパッタリング装置を用いた成膜法を、ＶＤＳＰ（Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  ＳＰ）（登録商標）と呼ぶことができる。
【０１８４】  スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
【０１８５】  プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を通過し、被成膜面と接する絶縁体２７５に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２−Ｅ１によって加速され、成膜表面を衝撃する。この際、一部のイオンは、絶縁体２７５内部まで到達する。イオンが絶縁体２７５に取り込まれることにより、イオンが取り込まれた領域が絶縁体２７５に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２７５に過剰酸素領域が形成される。
【０１８６】  絶縁体２７５に過剰な酸素を導入することで、絶縁体２７５中に過剰酸素領域を形成することができる。絶縁体２７５の過剰な酸素は、酸化物２３０の領域２３４に供給され、酸化物２３０の酸素欠損を補償することができる。
【０１８７】  なお、絶縁体２７５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを用いることが好ましい。酸化窒化シリコンなどの材料は、過剰酸素領域を形成されやすい傾向がある。一方、上述の酸化窒化シリコンなどの材料と比較して、酸化物２３０は、スパッタリング法を用いた酸化膜を、酸化物２３０上に形成したとしても、過剰酸素領域が形成しにくい傾向がある。従って、過剰酸素領域を有する絶縁体２７５を、酸化物２３０の領域２３４の周辺に設けることで、酸化物２３０の領域２３４へ、絶縁体２７５の過剰酸素を効果的に供給することができる。
【０１８８】  また、絶縁体２７３は、酸化アルミニウムを用いることが好ましい。酸化アルミニウムは、酸化物２３０と近接した状態で、熱処理を行うことで、酸化物２３０中の水素を引き抜く場合がある。なお、酸化物２３０と、酸化アルミニウムとの間に層２４２が設けられている場合、層２４２中の水素を酸化アルミニウムが吸収し、水素が低減された層２４２は、酸化物２３０中の水素を吸収する場合がある。図１８に示す構成では、導電体２４０ｂを形成する前に、酸化アルミニウムが層２４２ｂから水素を吸収することができる。従って、酸化物２３０中の水素濃度を低減することができる。また、絶縁体２７３と、酸化物２３０とを近接した状態で熱処理を行うことで、絶縁体２７３から酸化物２３０、絶縁体２２４、または絶縁体２２２に酸素を供給できる場合がある。
【０１８９】  上記構成、または上記工程を組み合わせることで、酸化物２３０の選択的な低抵抗化を行うことができる。
【０１９０】  つまり、酸化物２３０に低抵抗領域を形成する際に、ゲート電極として機能する導電体２６０、および絶縁体２７５をマスクとすることで、自己整合的に酸化物２３０は低抵抗化する。そのため、複数のトランジスタ２００を同時に形成する場合、トランジスタ間の電気特性バラつきを小さくすることができる。また、トランジスタ２００のチャネル長は、導電体２６０の幅、または絶縁体２７５の膜厚により決定され、導電体２６０の幅を最小加工寸法とすることにより、トランジスタ２００の微細化が可能となる。
【０１９１】  以上より、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
【０１９２】  また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。また、チャネル形成領域に酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置を提供できる。また、トランジスタ２００は、オフ電流が小さいため、これを半導体装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、半導体装置の消費電力を十分に低減することができる。
【０１９３】  以上より、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
【０１９４】  以下では、本実施の形態に示す半導体装置の層構造の詳細な構成について説明する。以下において、特段の記載を行わない場合、トランジスタ７００の詳細な構成についてもトランジスタ２００の詳細な構成の記載を参酌するものとする。
【０１９５】  導電体２０３は、図１５（Ａ）、および図１６（Ａ）に示すように、チャネル幅方向に延伸されており、導電体２０５に電位を印加する配線として機能する。なお、導電体２０３は、絶縁体２１２に埋め込まれて設けることが好ましい。
【０１９６】  導電体２０５ａは、酸化物２３０および導電体２６０ａと、導電体２０５ｂは、酸化物２３０および導電体２６０ｂと、重なるように配置する。また、導電体２０５ａは導電体２０３ａの上に、導電体２０５ｂは導電体２０３ｂの上に、接して設けるとよい。また、導電体２０５は、絶縁体２１４および絶縁体２１６に埋め込まれて設けることが好ましい。
【０１９７】  ここで、導電体２６０は、第１のゲート（フロントゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（バックゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００の閾値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００の閾値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【０１９８】  また、導電体２０３上に導電体２０５を設けることで、第１のゲート電極、および配線としての機能を有する導電体２６０と、導電体２０３との距離を適宜設計することが可能となる。つまり、導電体２０３と導電体２６０の間に絶縁体２１４および絶縁体２１６などが設けられることで、導電体２０３と導電体２６０の間の寄生容量を低減し、導電体２０３と導電体２６０の間の絶縁耐圧を高めることができる。
【０１９９】  また、導電体２０３と導電体２６０の間の寄生容量を低減することで、トランジスタ２００のスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体２０３と導電体２６０の間の絶縁耐圧を高めることで、トランジスタ２００の信頼性を向上させることができる。よって、絶縁体２１４および絶縁体２１６の膜厚を厚くすることが好ましい。なお、導電体２０３の延伸方向はこれに限られず、例えば、トランジスタ２００のチャネル長方向に延伸されてもよい。
【０２００】  なお、導電体２０５は、図１５（Ａ）に示すように、酸化物２３０、および導電体２６０と重なるように配置する。また、導電体２０５は、酸化物２３０における領域２３４よりも、大きく設けるとよい（図１８参照）。特に、図１６（Ａ）に示すように、導電体２０５ａは、酸化物２３０の領域２３４ａのチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面において、導電体２０５ａと、導電体２６０ａとは、絶縁体を介して重畳していることが好ましい。なお、図１６（Ａ）はトランジスタ２００ａを示しているが、トランジスタ２００ｂについても同様である。
【０２０１】  上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
【０２０２】  つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【０２０３】  また、導電体２０５は、絶縁体２１４および絶縁体２１６の開口の内壁に接して第１の導電体が形成され、さらに内側に第２の導電体が形成されている。ここで、第１の導電体および第２の導電体の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２０５の第１の導電体および導電体２０５の第２の導電体を積層する構成について示しているが、本発明の一態様はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
【０２０４】  ここで、導電体２０５、または導電体２０３の第１の導電体は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
【０２０５】  導電体２０５、または導電体２０３の第１の導電体が酸素の拡散を抑制する機能を持つことにより、導電体２０５、または導電体２０３の第２の導電体が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５、または導電体２０３の第１の導電体としては、上記導電性材料を単層または積層とすればよい。これにより、水素、水などの不純物が、導電体２０３、および導電体２０５を通じて、トランジスタ２００側に拡散するのを抑制することができる。
【０２０６】  また、導電体２０５の第２の導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５の第２の導電体を単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０２０７】  また、導電体２０３の第２の導電体は、配線として機能するため、導電体２０５の第２の導電体より導電性が高い導電体を用いることが好ましい。例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２０３の第２の導電体は積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０２０８】  特に、導電体２０３に、銅を用いることが好ましい。銅は抵抗が小さいため、配線等に用いることが好ましい。一方、銅は拡散しやすいため、酸化物２３０に拡散することで、トランジスタ２００の電気特性を低下させる場合がある。そこで、例えば、絶縁体２１４には、銅の透過性が低い酸化アルミニウム、または酸化ハフニウムなどの材料を用いることで、銅の拡散を抑えることができる。
【０２０９】  また、図１５等では、トランジスタ２００ａとトランジスタ２００ｂにそれぞれ、バックゲートとして機能する導電体２０５ａ、導電体２０５ｂを設けたが、本実施の形態に係る半導体装置はこれに限られるものではない。トランジスタ２００ａとトランジスタ２００ｂでバックゲートをそれぞれ独立して制御する必要がない場合、同一の導電層でトランジスタ２００ａのバックゲートとトランジスタ２００ｂのバックゲートを兼ねることができる。例えば、図２４に示すように、導電体２０５ａおよび導電体２０５ｂの代わりに導電体２０５ｃを設ける構成にすればよい。導電体２０５ｃは、トランジスタ２００ａのバックゲートおよびトランジスタ２００５ｂのバックゲートとして機能する。トランジスタ２００ａおよびトランジスタ２００ｂのバックゲートを個別で設ける場合、当該バックゲートをパターニングするために、バックゲート間に間隔を設ける必要があるが、トランジスタ２００ａおよびトランジスタ２００ｂのバックゲートを同一の導電層で設けることにより、当該間隔を設ける必要がない。よって、メモリセル６００ａ及びメモリセル６００ｂの占有面積を低減し、本実施の形態に係る半導体装置をさらに高集積化することができる。また、導電体２０５ｃの下に配線ＢＧＬとして機能する導電体２０３ｃを設けてもよい。なお、導電体２０５ｃは、導電体２０５と同様の構成を有し、導電体２０５の記載を参酌することができる。また、導電体２０３ｃは、導電体２０３と同様の構成を有し、導電体２０３の記載を参酌することができる。
【０２１０】  また、図２４に示す半導体装置では、導電体２０５ｃの側面の一が絶縁体２７５ａの側面の一と概略重なり、導電体２０５ｃの側面の一が絶縁体２７５ｂの側面の一と概略重なるように、配置しているが、本実施の形態に係る半導体装置はこれに限られるものではない。例えば、図２５に示すように、導電体２０５ｃの側面の一が導電体２６０ａの側面の一と概略重なり、導電体２０５ｃの側面の一が導電体２６０ｂの側面の一と概略重なるように、配置してもよい。言い換えると、図２５では、導電体２０５ｃのトランジスタ２００のチャネル長方向の長さが、図２４に示す導電体２０５ｃよりも短くなっている。図２５に示すように、導電体２０５ｃを設けることにより、図２４に示すトランジスタ２００ａおよびトランジスタ２００ｂより、導電体２０５ｃの側面の一と領域２３１ａの距離、および導電体２０５ｃの側面の一と領域２３１ｃの距離を、大きくし、これらの間に発生する寄生容量やリーク電流を低減することができる（図１５（Ａ）および図１８を併せて参照）。
【０２１１】  なお、導電体２０５、絶縁体２１４、および絶縁体２１６は必ずしも設けなくともよい。その場合、導電体２０３の一部が第２のゲート電極として機能することができる。
【０２１２】  絶縁体２１０、絶縁体２１４、および絶縁体２８２は、水または水素などの不純物が、基板側または絶縁体２８４側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１０、絶縁体２１４、および絶縁体２８２は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
【０２１３】  例えば、絶縁体２１０、および絶縁体２８２として酸化アルミニウムなどを用い、絶縁体２１４として窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体２１０および絶縁体２１４よりも基板側からトランジスタ２００側に拡散することを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１０および絶縁体２１４よりも基板側に、拡散することを抑制することができる。または、水素、水などの不純物が、絶縁体２８２よりも絶縁体２８４側からトランジスタ２００側に拡散することを抑制することができる。
【０２１４】  また、導電体２０３の上に導電体２０５を積層して設ける構成にすることにより、導電体２０３と導電体２０５の間に絶縁体２１４を設けることができる。ここで、導電体２０３の第２の導電体に銅など拡散しやすい金属を用いても、絶縁体２１４として窒化シリコンなどを設けることにより、当該金属が絶縁体２１４より上の層に拡散するのを抑制することができる。
【０２１５】  また、層間膜として機能する絶縁体２１２、絶縁体２１６、絶縁体２８０、および絶縁体２８４は、絶縁体２１０、または絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０２１６】  例えば、絶縁体２１２、絶縁体２１６、絶縁体２８０、および絶縁体２８４として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０２１７】  絶縁体２２０、絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。また、トランジスタ７００に設けられる絶縁体７２４も、絶縁体２２４と同様にゲート絶縁体としての機能を有する。なお、本実施の形態では、絶縁体２２４と絶縁体７２４は分離されているが、絶縁体２２４と絶縁体７２４がつながっていてもよい。
【０２１８】  ここで、酸化物２３０と接する絶縁体２２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
【０２１９】  過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
【０２２０】  また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。
【０２２１】  絶縁体２２２が、酸素の拡散を抑制する機能を有することで、絶縁体２２４が有する過剰酸素領域の酸素は、絶縁体２２０側へ拡散することなく、効率よく酸化物２３０へ供給することができる。また、導電体２０５が、絶縁体２２４が有する過剰酸素領域の酸素と反応することを抑制することができる。
【０２２２】  絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【０２２３】  特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
【０２２４】  または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０２２５】  また、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ−ｋ材料の絶縁体と絶縁体２２０とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０２２６】  なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０２２７】  酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
【０２２８】  なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
【０２２９】  また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
【０２３０】  ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【０２３１】  具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０２３２】  このとき、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流を得られる。
【０２３３】  また、酸化物２３０は、領域２３１、領域２３２、および領域２３４を有する。なお、領域２３１の少なくとも一部は、絶縁体２７３と近接する領域を有する。また、領域２３２は、少なくとも、絶縁体２７５と重畳する領域を有する。
【０２３４】  なお、トランジスタ２００をオンさせると、領域２３１ａ、または領域２３１ｂは、ソース領域、またはドレイン領域として機能する。一方、領域２３４の少なくとも一部は、チャネルが形成される領域として機能する。領域２３１と、領域２３４の間に領域２３２を有することで、トランジスタ２００において、オン電流を大きくし、かつ、非導通時のリーク電流（オフ電流）を小さくすることができる。
【０２３５】  トランジスタ２００において、領域２３２を設けることで、ソース領域およびドレイン領域として機能する領域２３１と、チャネルが形成される領域２３４との間に高抵抗領域が形成されないため、トランジスタのオン電流、および移動度を大きくすることができる。また、領域２３２を有することで、チャネル長方向において、ソース領域およびドレイン領域と、第１のゲート電極（導電体２６０）とが重ならないため、両者の間で不要な容量が形成されることを抑制できる。また、領域２３２を有することで、非導通時のリーク電流を小さくすることができる。
【０２３６】  つまり、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。例えば、トランジスタ２００をオフ電流が小さくなる構成とし、トランジスタ７００をオン電流が大きくなる構成にすることができる。
【０２３７】  酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、領域２３４となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０２３８】  酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
【０２３９】  絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０ａは酸化物２３０ｃａの上面に接して、絶縁体２５０ｂは酸化物２３０ｃｂの上面に接して、配置することが好ましい。絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３、または３．０×１０２０ａｔｏｍｓ／ｃｍ３である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
【０２４０】  具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
【０２４１】  加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの上面に接して設けることにより、絶縁体２５０から、酸化物２３０ｂの領域２３４に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
【０２４２】  また、絶縁体２５０が有する過剰酸素を、効率的に酸化物２３０へ供給するために、金属酸化物２５２を設けてもよい。従って、金属酸化物２５２は、絶縁体２５０からの酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物２５２を設けることで、絶縁体２５０から導電体２６０への過剰酸素の拡散が抑制される。つまり、酸化物２３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体２６０の酸化を抑制することができる。
【０２４３】  なお、金属酸化物２５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物２３０として用いることができる酸化物半導体を、金属酸化物２５２として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、金属酸化物２５２の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【０２４４】  また、金属酸化物２５２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物２５２は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【０２４５】  トランジスタ２００において、金属酸化物２５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁体の一部として機能する金属酸化物とを積層して設けてもよい。
【０２４６】  金属酸化物２５２を有することで、ゲート電極として機能する場合は、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００のオン電流の向上を図ることができる。または、ゲート絶縁体として機能する場合は、絶縁体２５０と、金属酸化物２５２との物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保つことで、導電体２６０と酸化物２３０との間のリーク電流を抑制することができる。従って、絶縁体２５０、および金属酸化物２５２との積層構造を設けることで、導電体２６０と酸化物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度を、容易に適宜調整することができる。
【０２４７】  具体的には、金属酸化物２５２として、酸化物２３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物２５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０２４８】  特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、金属酸化物２５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【０２４９】  第１のゲート電極として機能する導電体２６０ａは、導電体２６０ａａ、および導電体２６０ａａ上の導電体２６０ａｂを有する。また、第１のゲート電極として機能する導電体２６０ｂは、導電体２６０ｂａ、および導電体２６０ｂａ上の導電体２６０ｂｂを有する。導電体２６０ａは、導電体２０５の第１の導電体と同様に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【０２５０】  導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０、および金属酸化物２５２が有する過剰酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。
【０２５１】  また、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０２５２】  また、図１６（Ａ）に示すように、導電体２０５が、酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域において、延伸している場合、導電体２６０は、当該領域において、絶縁体２５０を介して、重畳していることが好ましい。つまり、酸化物２３０の側面の外側において、導電体２０５と、絶縁体２５０と、導電体２６０とは、積層構造を形成することが好ましい。
【０２５３】  上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
【０２５４】  つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。
【０２５５】  また、導電体２６０ａｂの上にバリア膜として機能する絶縁体２７０ａを、導電体２６０ｂｂの上にバリア膜として機能する絶縁体２７０ｂを、配置してもよい。絶縁体２７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体２７０よりも上方からの酸素で導電体２６０が酸化するのを抑制することができる。また、絶縁体２７０よりも上方からの水または水素などの不純物が、導電体２６０および絶縁体２５０を介して、酸化物２３０に混入することを抑制することができる。
【０２５６】  また、絶縁体２７０ａの上にハードマスクとして機能する絶縁体２７１ａを、絶縁体２７０ｂの上にハードマスクとして機能する絶縁体２７１ｂを、配置することが好ましい。絶縁体２７１を設けることで、導電体２６０の加工の際、導電体２６０の側面が概略垂直、具体的には、導電体２６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。導電体２６０をこのような形状に加工することで、次に形成する絶縁体２７５を所望の形状に形成することができる。
【０２５７】  なお、絶縁体２７１に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア膜としての機能を兼ねさせてもよい。その場合、絶縁体２７０は設けなくともよい。
【０２５８】  バッファ層として機能する絶縁体２７５ａは、酸化物２３０ｃａの側面、絶縁体２５０ａの側面、金属酸化物２５２ａの側面、導電体２６０ａの側面、および絶縁体２７０ａの側面に接して設ける。また、バッファ層として機能する絶縁体２７５ｂは、酸化物２３０ｃｂの側面、絶縁体２５０ｂの側面、金属酸化物２５２ｂの側面、導電体２６０ｂの側面、および絶縁体２７０ｂの側面に接して設ける。
【０２５９】  絶縁体２７５ａは、酸化物２３０ｃａ、絶縁体２５０ａ、金属酸化物２５２ａ、導電体２６０ａ、絶縁体２７０ａ、および絶縁体２７１ａを覆って、絶縁膜を成膜し、当該絶縁膜を異方性エッチング（例えば、ドライエッチング処理など）することで形成することができる。絶縁体２７５ｂも絶縁体２７５と同時に形成することができる。
【０２６０】  例えば、絶縁体２７５として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
【０２６１】  また、絶縁体２７５は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体２７５として、酸化物２３０ｃ、および絶縁体２５０と接して設けることで、絶縁体２５０から、酸化物２３０ｂの領域２３４に効果的に酸素を供給することができる。また、絶縁体２７５中の水または水素などの不純物濃度が低減されていることが好ましい。
【０２６２】  絶縁体１３０は、比誘電率の大きい絶縁体を用いることが好ましく、絶縁体２２２などに用いることができる絶縁体を用いればよい。例えば、アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体を用いることができる。アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。また、絶縁体１３０は、積層構造であってもよい、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などから、２層以上を選び積層構造としても良い。例えば、ＡＬＤ法によって、酸化ハフニウム、酸化アルミニウムおよび酸化ハフニウムを順に成膜し、積層構造とすることが好ましい。酸化ハフニウムおよび酸化アルミニウムの膜厚は、それぞれ、０．５ｎｍ以上５ｎｍ以下とする。このような積層構造とすることで、容量値が大きく、かつ、リーク電流の小さな容量素子１００とすることができる。
【０２６３】  図１５（Ａ）に示すように、上面視において、絶縁体１３０の側面は、導電体１２０の側面と一致しているが、これに限られるものではない。例えば、絶縁体１３０をパターン形成せずに、絶縁体１３０がトランジスタ２００ａ、トランジスタ２００ｂおよびトランジスタ７００を覆う構成にしてもよい。
【０２６４】  導電体１２０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体１２０は積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０２６５】  また、図１７に示すように、絶縁体１３０ａおよび導電体１２０ａは、酸化物２３０の側面まで覆って設けられることが好ましい。このような構成にすることで、酸化物２３０の側面方向でも容量素子１００ａを形成することができるので、容量素子１００ａの単位面積当たりの電気容量を大きくすることができる。なお、図示していないが、容量素子１００ｂの絶縁体１３０ｂおよび導電体１２０ｂも、容量素子１００ａの絶縁体１３０ａおよび導電体１２０ａと同様に設けられることが好ましい。
【０２６６】  また、図１５（Ｂ）に示すように、絶縁体１３０および導電体１２０の一部が、絶縁体２７１と重なるように、絶縁体１３０および導電体１２０設けられることが好ましい。これにより、図１８に示すように、領域２３１ａ（領域２３１ｃ）の絶縁体２７５側の端部まで容量素子の電極として機能させることができる。ここで、絶縁体２７５が形成されているので、導電体１２０と導電体２６０の寄生容量を低減することができる。
【０２６７】  絶縁体２７３は、絶縁体２７５ａ、絶縁体２７５ｂ、絶縁体２７１ａ、絶縁体２７１ｂ、層７４２、絶縁体７７５、絶縁体７７１、導電体１２０ａ、および導電体１２０ｂ上に設けられることが好ましい。絶縁体２７３をスパッタリング法で成膜することで、絶縁体２７５、および絶縁体７７５へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物２３０、および酸化物７３０中に酸素を供給することができる。また、絶縁体２７３を、酸化物２３０の層２４２ｃ、および酸化物７３０の層７４２上に設けることで、酸化物２３０、および酸化物７３０中の水素を、絶縁体２７３へと引き抜くことができる。
【０２６８】  例えば、絶縁体２７３として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０２６９】  特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。
【０２７０】  また、絶縁体２７３の上に、絶縁体２７４を設ける。絶縁体２７４は、バリア性を有し、水素濃度が低減された膜を用いることが好ましい。例えば、絶縁体２７４としては、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコンなどを用いるとよい。バリア性を有する絶縁体２７３と、バリア性を有する絶縁体２７４を設けることで、層間膜など、他の構造体から不純物がトランジスタ２００へ拡散することを抑制することができる。
【０２７１】  また、絶縁体２７４の上に、層間膜として機能する絶縁体２８０を設けることが好ましい。絶縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。なお、絶縁体２８０の上に絶縁体２１０と同様の絶縁体２８２を設けてもよい。絶縁体２８２をスパッタリング法で成膜することで、絶縁体２８０の不純物を低減することができる。また、絶縁体２８２を設ける場合、絶縁体２７３および絶縁体２７４のいずれか一方または両方を設けない構成にしてもよい。また、絶縁体２８２上に絶縁体２８０と同様の絶縁体２８４を設けてもよい。
【０２７２】  また、絶縁体２８４、絶縁体２８２、絶縁体２８０、絶縁体２７４、および絶縁体２７３に形成された開口に、導電体２４０ａ、導電体２４０ｂ、導電体２４０ｃ、導電体７４０ａ、および導電体７４０ｂを配置する。導電体２４０ａおよび導電体２４０ｂは、導電体２６０ａを挟んで対向して設け、導電体２４０ｂおよび導電体２４０ｃは、導電体２６０ｂを挟んで対向して設ける。導電体７４０ａおよび導電体７４０ｂは、導電体７６０を挟んで対向して設ける。なお、導電体２４０ａ、導電体２４０ｂ、導電体２４０ｃ、導電体７４０ａ、および導電体７４０ｂの上面の高さは、絶縁体２８４の上面と、同一平面上としてもよい。
【０２７３】  なお、絶縁体２８４、絶縁体２８２、絶縁体２８０、絶縁体２７４、絶縁体２７３、および絶縁体２７５の開口の内壁に接して導電体２４０ｂが形成されている。当該開口の底部の少なくとも一部には酸化物２３０の領域２３１ｂが位置しており、導電体２４０ｂが領域２３１ｂと接する。導電体７４０ａ、および導電体７４０ｂについても同様である。また、導電体２４０ａは導電体１２０ａと接し、導電体２４０ｃは導電体１２０ｂと接する。
【０２７４】  図１５（Ｂ）、図１８に示すように、導電体２４０ｂは、導電体２６０ａと導電体２６０ｂの間に配置される。ここで、導電体２４０ｂは、絶縁体２７５ａおよび絶縁体２７５ｂの側面のいずれか一方または両方と接する領域を有することが好ましい。このとき、導電体２４０ｂを埋め込む開口において、絶縁体２７３が、絶縁体２７５ａおよび絶縁体２７５ｂの側面のいずれか一方または両方と接する領域を有することが好ましい。
【０２７５】  導電体２４０ｂを埋め込む開口を形成するには、絶縁体２８０、絶縁体２７４、絶縁体２７３の開口時に、絶縁体２７５のエッチング速度が、絶縁体２７３のエッチング速度に比べて著しく小さい開口条件とすることが好ましい。絶縁体２７５のエッチング速度を１とすると、絶縁体２７３のエッチング速度は５以上が好ましく、より好ましくは１０以上である。ここで、絶縁体２７５として用いる絶縁性材料は、上記のエッチング速度を満たすように、エッチング条件および絶縁体２７３として用いる絶縁性材料に合わせて適宜選択することが好ましい。例えば、絶縁体２７５として用いる絶縁性材料として、上記の絶縁性材料だけでなく、絶縁体２７０に用いることができる絶縁性材料を用いてもよい。
【０２７６】  また、絶縁体２７３および絶縁体２７４を設けない構成とする場合には、当該開口の形成時に、絶縁体２７５のエッチング速度が、絶縁体２８０のエッチング速度に比べて著しく小さい開口条件とすることが好ましく、絶縁体２７５のエッチング速度を１とすると、絶縁体２８０のエッチング速度は５以上が好ましく、より好ましくは１０以上である。
【０２７７】  このように導電体２４０ｂを埋め込む開口を形成することで、当該開口の形成時に絶縁体２７５ａおよび絶縁体２７５ｂがエッチングストッパーとして機能するので、当該開口が導電体２６０ａ及び導電体２６０ｂに達することを防ぐことができる。よって、導電体２４０ｂ、およびそれを埋め込む開口を、自己整合的に形成することができる。例えば、図２６に示すように、導電体２４０ａ、導電体２４０ｂ、および導電体２４０ｃを形成する開口がトランジスタ２００ｂ側にずれて形成されても、導電体２４０ｂと導電体２６０ｂは接触しない。また、導電体２４０ｂを形成する開口のトランジスタ２００のチャネル長方向の幅を、絶縁体２７５ａと絶縁体２７５ｂの距離より大きくすることで、図２６に示すように、当該開口の位置がずれて形成されても導電体２４０ｂは層２４２ｂと十分なコンタクトを取ることができる。なお、ここで、絶縁体２７１ａおよび絶縁体２７１ｂにも、絶縁体２７５と同じ絶縁性材料を用いて、絶縁体２７１ａおよび絶縁体２７１ｂもエッチングストッパーとして機能させてもよい。
【０２７８】  よって、トランジスタ２００ａおよびトランジスタ２００ｂのコンタクト部と、トランジスタ２００ａのゲートと、トランジスタ２００ａのゲートと、の位置合わせのマージンを広くすることができ、これらの構成の間隔を小さく設計することができる。以上のようにして、上記半導体装置の微細化および高集積化を図ることができる。
【０２７９】  また、図１６（Ｂ）に示すように、導電体２４０ｂは、層２４２ｂを介して、酸化物２３０の側面と重畳することが好ましい。特に、導電体２４０ｂは、酸化物２３０のチャネル幅方向と交わる側面において、Ａ５側の側面、およびＡ６側の側面の双方または一方と重畳することが好ましい。このように、導電体２４０ｂが、ソース領域またはドレイン領域となる領域２３１ｂにおいて、酸化物２３０の側面と重畳する構成とすることで、導電体２４０ｂとトランジスタ２００のコンタクト部の投影面積を増やすことなく、コンタクト部の接触面積を増加させ、導電体２４０ｂとトランジスタ２００の接触抵抗を低減することができる。これにより、トランジスタのソース電極およびドレイン電極の微細化を図りつつ、オン電流を大きくすることができる。なお、図１６（Ｂ）では、導電体２４０ｂのチャネル幅方向の長さは、酸化物２３０のチャネル幅方向の長さより大きいが、本実施の形態に示す半導体装置はこれに限られるものではなく、例えば、導電体２４０ｂのチャネル幅方向の長さが、酸化物２３０のチャネル幅方向の長さと同程度になる構成にしてもよい。
【０２８０】  また、図１２（Ａ）、図１３に示す導電体７４０ａ、および導電体７４０ｂも上記の導電体２４０ｂと同様の構成にすることができる。
【０２８１】  導電体２４０、および導電体７４０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０、および導電体７４０は積層構造としてもよい。
【０２８２】  ここで、例えば、絶縁体２８４、絶縁体２８２、絶縁体２８０、絶縁体２７４、および絶縁体２７３に開口を形成する際に、酸化物２３０において、領域２３１の低抵抗化した領域が除去され、低抵抗化していない酸化物２３０が露出する場合がある。その場合、導電体２４０の酸化物２３０と接する導電体（以下、導電体２４０の第１の導電体ともいう。）に用いる導電体として、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を用いるとよい。つまり、低抵抗化していない酸化物２３０と導電体２４０の第１の導電体とが接することで、金属化合物、または酸化物２３０に酸素欠損が形成され、酸化物２３０の領域２３１が、低抵抗化する。従って、導電体２４０の第１の導電体と接する酸化物２３０を低抵抗化することで、酸化物２３０と導電体２４０とのコンタクト抵抗を低減することができる。従って、導電体２４０の第１の導電体は、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、などの金属元素を含むことが好ましい。導電体７４０も同様の構造にすればよい。
【０２８３】  また、導電体２４０、および導電体７４０を積層構造とする場合、絶縁体２８４、絶縁体２８２、絶縁体２８０、絶縁体２７４、および絶縁体２７３と接する導電体には、導電体２０５の第１の導電体などと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８４より上層から水素、水などの不純物が、導電体２４０、および導電体７４０を通じて酸化物２３０および酸化物７３０に混入するのを抑制することができる。
【０２８４】  また、図示しないが、導電体２４０、および導電体７４０の上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、導電体２０３などと同様に、絶縁体に設けられた開口に埋め込むように形成してもよい。
【０２８５】  また、図１２（Ａ）に示すように、絶縁体２８４上に、絶縁体１５０を設けてもよい。絶縁体１５０は、絶縁体２８０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０２８６】  また、絶縁体１５０に形成された開口に導電体１１２を設けることが好ましい。導電体１１２はトランジスタ２００、トランジスタ７００、容量素子１００などの配線として機能する。
【０２８７】  導電体１１２には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【０２８８】  図１２（Ａ）では、導電体１１２は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【０２８９】  以上のような構成で、上記実施の形態に示す半導体装置を形成することで、１４ｎｍ世代以降のプロセスルールにも対応して、半導体装置の、微細化、高集積化を図ることができる。
【０２９０】＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。以下において、特段の記載を行わない場合、トランジスタ２００に用いることができる構成材料は、トランジスタ７００に用いることができるものとする。
【０２９１】  以下に示す構成材料の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
【０２９２】  なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【０２９３】  プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを抑制することが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０２９４】  また、ＡＬＤ法も、被処理物へのプラズマダメージを抑制することが可能な成膜方法である。よって、欠陥の少ない膜が得られる。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
【０２９５】  ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【０２９６】  ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
【０２９７】  また、当該構成材料の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウエットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
【０２９８】  リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、レジスト上に直接描画を行うため、上述のレジスト露光用のマスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行う、などで、除去することができる。
【０２９９】  また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、当該構成材料上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。当該構成材料のエッチングは、レジストマスクを除去してから行ってもよいし、レジストマスクを残したまま行ってもよい。後者の場合、エッチング中にレジストマスクが消失することがある。当該構成材料のエッチング後にハードマスクをエッチングにより除去してもよい。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
【０３００】  ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置などを用いることができる。
【０３０１】＜＜基板＞＞
トランジスタ２００およびトランジスタ７００を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０３０２】  また、基板として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板である基板に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。すなわち、丈夫な半導体装置を提供することができる。
【０３０３】  可撓性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。また、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。可撓性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板として好適である。
【０３０４】＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【０３０５】  例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
【０３０６】  また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
【０３０７】  また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
【０３０８】  また、特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定である。そのため、例えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０３０９】  また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。
【０３１０】  水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【０３１１】  例えば、絶縁体２７３として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０３１２】  特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。また、酸化ハフニウムは、酸化アルミニウムよりもバリア性が低いが、膜厚を厚くすることによりバリア性を高めることができる。したがって、酸化ハフニウムの膜厚を調整することで、水素、および窒素の適切な添加量を調整することができる。
【０３１３】  例えば、ゲート絶縁体の一部として機能する絶縁体２２４および絶縁体２５０は、過剰酸素領域を有する絶縁体であることが好ましい。例えば、過剰酸素領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
【０３１４】  また、例えば、ゲート絶縁体の一部として機能する絶縁体２２２において、アルミニウム、ハフニウム、およびガリウムの一種または複数種の酸化物を含む絶縁体を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
【０３１５】  例えば、絶縁体２２０には、熱に対して安定である酸化シリコンまたは酸化窒化シリコンを用いることが好ましい。ゲート絶縁体として、熱に対して安定な膜と、比誘電率が高い膜との積層構造とすることで、膜厚を保持したまま、ゲート絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【０３１６】  上記積層構造とすることで、ゲート電極からの電界の影響を弱めることなく、オン電流の向上を図ることができる。また、ゲート絶縁体の物理的な厚みにより、ゲート電極と、チャネルが形成される領域との間の距離を保つことで、ゲート電極とチャネル形成領域との間のリーク電流を抑制することができる。
【０３１７】  絶縁体２１２、絶縁体２１６、絶縁体２７１、絶縁体２７５、絶縁体２８０、および絶縁体２８４は、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【０３１８】  絶縁体２１０、絶縁体２１４、絶縁体２７０、絶縁体２７３、および絶縁体２８２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体２７０および絶縁体２７３としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
【０３１９】＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０３２０】  また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０３２１】  なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
【０３２２】  特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
【０３２３】  導電体２６０、導電体２０３、導電体２０５、および導電体２４０としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０３２４】＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
【０３２５】  金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０３２６】  ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０３２７】  なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０３２８】［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ  Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０３２９】  なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【０３３０】  ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能を有し、材料の一部では絶縁性の機能を有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（または正孔）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０３３１】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０３３２】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０３３３】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
【０３３４】  すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０３３５】［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０３３６】  ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０３３７】  ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
【０３３８】  また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０３３９】  ＣＡＡＣ−ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損（ＶＯ：ｏｘｙｇｅｎ  ｖａｃａｎｃｙともいう）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
【０３４０】  ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０３４１】  ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。すなわち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０３４２】  酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０３４３】［金属酸化物を有するトランジスタ］
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
【０３４４】  なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０３４５】  ここで、金属酸化物の電気伝導の仮説の一例について説明する。
【０３４６】  固体中の電気伝導は、散乱中心と呼ばれる散乱源によって阻害される。例えば、単結晶シリコンの場合、格子散乱とイオン化不純物散乱が、主な散乱中心であることが知られている。換言すると、格子欠陥や不純物の少ない本質的な状態のとき、固体中の電気伝導の阻害要因がなく、キャリアの移動度は高い。
【０３４７】  上記のことは、金属酸化物に対しても、あてはまると推測される。例えば、化学量論的組成を満たす酸素よりも少ない酸素を含む金属酸化物では、酸素欠損ＶＯが多く存在すると考えられる。この酸素欠損周りに存在する原子は、本質的な状態よりも、歪んだ場所に位置する。この酸素欠損による歪みが散乱中心となっている可能性がある。
【０３４８】  また、例えば、化学量論的組成を満たす酸素よりも多くの酸素を含む金属化合物では、過剰酸素が存在する。金属化合物中で遊離した状態で存在する過剰酸素は、電子を受け取ることで、Ｏ−やＯ２−になる。Ｏ−やＯ２−となった過剰酸素が散乱中心になる可能性がある。
【０３４９】  以上のことから、金属酸化物が、化学量論的組成を満たす酸素を含む本質的な状態を有する場合、キャリアの移動度は高いと考えられる。
【０３５０】  インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物（以下、ＩＧＺＯ）は、とくに、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。これは、大きな結晶を形成するよりも、小さな結晶同士が連結する方が、歪みエネルギーが緩和されるためと考えられる。
【０３５１】  なお、小さな結晶同士が連結する領域においては、該領域の歪みエネルギーを緩和するために、欠陥が形成される場合がある。したがって、該領域に欠陥を形成することなく、歪みエネルギーを緩和させることで、キャリアの移動度を高くすることができる。
【０３５２】  また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０３５３】  また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０３５４】  また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
【０３５５】  したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０３５６】［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
【０３５７】  金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０３５８】  また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０３５９】  また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例えば、金属酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０３６０】  また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０３６１】  不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０３６２】  なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３６３】（実施の形態３）
本実施の形態では、半導体装置の一形態を、図２７−図２９を用いて説明する。
【０３６４】＜半導体ウエハ、チップ＞
図２７（Ａ）は、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置などを設けることができる。
【０３６５】  複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう。）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図２７（Ｂ）にチップ７１５の拡大図を示す。
【０３６６】  また、分離領域７１３に導電層、半導体層などを設けてもよい。分離領域７１３に導電層、半導体層などを設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１３に導電層、半導体層などを設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０３６７】＜電子部品＞
チップ７１５を用いた電子部品の一例について、図２８（Ａ）および図２８（Ｂ）、図２９（Ａ）−（Ｅ）を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向、端子の形状などに応じて、複数の規格、名称などが存在する。
【０３６８】  電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【０３６９】  図２８（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において基板７１１に本発明の一態様に係る半導体装置などを形成した後、基板７１１の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により基板７１１を薄くすることで、電子部品の小型化を図ることができる。
【０３７０】  次に、基板７１１を複数のチップ７１５に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップ７１５を個々のリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップ７１５とリードフレームとの接合は、樹脂による接合、またはテープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップ７１５を接合してもよい。
【０３７１】  次いで、リードフレームのリードとチップ７１５上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線、金線などを用いることができる。また、ワイヤーボンディングは、例えば、ボールボンディング、またはウェッジボンディングを用いることができる。
【０３７２】  ワイヤーボンディングされたチップ７１５は、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップ７１５とリードを接続するワイヤーを機械的な外力から保護することができ、また水分、埃などによる特性の劣化（信頼性の低下）を低減することができる。
【０３７３】  次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
【０３７４】  次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否、動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
【０３７５】  また、完成した電子部品の斜視模式図を図２８（Ｂ）に示す。図２８（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図２８（Ｂ）に示す電子部品７５１は、リード７５５およびチップ７１５を有する。電子部品７５１は、チップ７１５を複数有していてもよい。
【０３７６】  図２８（Ｂ）に示す電子部品７５１は、例えばプリント基板７５３に実装される。このような電子部品７５１が複数組み合わされて、それぞれがプリント基板７５３上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
【０３７７】  図２８（Ｂ）に示す電子部品７５１の適用例について説明する。電子部品７５１は、リムーバブル記憶装置に適用することができる。図２９（Ａ）−（Ｂ）を用いて、リムーバブル記憶装置の幾つかの構成例について説明する。
【０３７８】  図２９（Ａ）はリムーバブル記憶装置の外観の模式図である。リムーバブル記憶装置５１１０は、基板５１１１、コネクタ５１１２およびメモリチップ５１１４を有する。コネクタ５１１２が外部装置と接続するためのインターフェースとして機能する。基板５１１１には、電子部品であるメモリチップ等が設けられている。例えば、基板５１１１には、メモリチップ５１１４、コントローラチップ５１１５が取り付けられている。メモリチップ５１１４には、先の実施の形態で説明した半導体装置１０などが組み込まれている。
【０３７９】  図２９（Ｂ）は図２９（Ａ）とは異なる構成を有する、リムーバブル記憶装置の外観の模式図である。リムーバブル記憶装置５１５０は、基板５１５３、コネクタ５１５２およびメモリチップ５１５４を有する。コネクタ５１５２が外部装置と接続するためのインターフェースとして機能する。基板５１５３には、電子部品であるメモリチップ等が設けられている。例えば、基板５１１１には、複数のメモリチップ５１５４、コントローラチップ５１５５が取り付けられている。メモリチップ５１５４には、先の実施の形態で説明した半導体装置１０などが組み込まれている。
【０３８０】  なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３８１】（実施の形態４）
＜電子機器＞
本発明の一態様に係る半導体装置を有する電子部品は、様々な電子機器に用いることができる。図３０に、本発明の一態様に係る電子部品を用いた電子機器の具体例を示す。
【０３８２】  図３０（Ａ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
【０３８３】  図３０（Ｂ）に示す情報端末２９１０は、筐体２９１１、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
【０３８４】  図３０（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
【０３８５】  例えば、本発明の一態様の半導体装置を有する電子部品は、利便性に優れている。本発明の一態様に係る半導体装置を用いることで、利便性の高い電子機器を実現することができる。
【０３８６】  本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０３８７】（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
【０３８８】  各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
【０３８９】  なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
【０３９０】  なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０３９１】  なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
【０３９２】  また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０３９３】  また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０３９４】  本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０３９５】  また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０３９６】  また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０３９７】  なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【０３９８】  本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０３９９】  一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０４００】  電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０４０１】  なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０４０２】  機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０４０３】  本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
【０４０４】  本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
【０４０５】  本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
【符号の説明】
【０４０６】  ＢＬ＿１：配線、ＢＬ＿３：配線、Ｃａ１：容量素子、Ｃａ２：容量素子、Ｃｂ１：容量素子、Ｃｂ２：容量素子、Ｅ０：電位、Ｅ１：電位、Ｅ２：電位、Ｅ２−Ｅ０：電位差、Ｅ２−Ｅ１：電位差、ＭＣ１：メモリセル、ＭＣ１ａ：メモリセル、ＭＣ１ｂ：メモリセル、ＭＣ２：メモリセル、ＭＣ２ａ：メモリセル、ＭＣ２ｂ：メモリセル、ＭＣＡ１：メモリセルアレイ、ＭＣＡ２：メモリセルアレイ、Ｔａ１：トランジスタ、Ｔａ２：トランジスタ、Ｔｂ１：トランジスタ、Ｔｂ２：トランジスタ、ＷＬ＿１：配線、ＷＬ＿４：配線、ＷＬ＿６：配線、１０：半導体装置、１１：プロセッサ、１２：記憶回路、１３：ＰＭＵ、１４：レジスタ、１５：比較回路、１６：電源、１７：カウンタ、２０：層、２０Ａ：層、２０Ｂ：層、３０：層、１００：容量素子、１００ａ：容量素子、１００ｂ：容量素子、１１２：導電体、１２０：導電体、１２０ａ：導電体、１２０ｂ：導電体、１２０ｃ：導電体、１３０：絶縁体、１３０ａ：絶縁体、１３０ｂ：絶縁体、１５０：絶縁体、２００：トランジスタ、２００ａ：トランジスタ、２００ｂ：トランジスタ、２０３：導電体、２０３ａ：導電体、２０３ｂ：導電体、２０３ｃ：導電体、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２０５ｃ：導電体、２０６ａ：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２２０：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０ｂ：酸化物、２３０ｃ：酸化物、２３０ｃａ：酸化物、２３０ｃｂ：酸化物、２３１：領域、２３１ａ：領域、２３１ｂ：領域、２３１ｃ：領域、２３２：領域、２３２ａ：領域、２３２ｂ：領域、２３２ｃ：領域、２３２ｄ：領域、２３４：領域、２３４ａ：領域、２３４ｂ：領域、２３９：領域、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４０ｃ：導電体、２４２：層、２４２ａ：層、２４２ｂ：層、２４２ｃ：層、２５０：絶縁体、２５０ａ：絶縁体、２５０ｂ：絶縁体、２５２：金属酸化物、２５２ａ：金属酸化物、２５２ｂ：金属酸化物、２６０：導電体、２６０ａ：導電体、２６０ａａ：導電体、２６０ａｂ：導電体、２６０ｂ：導電体、２６０ｂａ：導電体、２６０ｂｂ：導電体、２７０：絶縁体、２７０ａ：絶縁体、２７０ｂ：絶縁体、２７１：絶縁体、２７１ａ：絶縁体、２７１ｂ：絶縁体、２７３：絶縁体、２７４：絶縁体、２７５：絶縁体、２７５ａ：絶縁体、２７５ｂ：絶縁体、２８０：絶縁体、２８２：絶縁体、２８４：絶縁体、６００：メモリセル、６００ａ：メモリセル、６００ｂ：メモリセル、７００：トランジスタ、７０３：導電体、７０５：導電体、７１１：基板、７１２：回路領域、７１３：分離領域、７１４：分離線、７１５：チップ、７２４：絶縁体、７３０：酸化物、７３０ａ：酸化物、７３０ｂ：酸化物、７３０ｃ：酸化物、７４０：導電体、７４０ａ：導電体、７４０ｂ：導電体、７４２：層、７５０：絶縁体、７５１：電子部品、７５３：プリント基板、７５２：金属酸化物、７５４：実装基板、７５５：リード、７６０：導電体、７６０ａ：導電体、７６０ｂ：導電体、７７０：絶縁体、７７１：絶縁体、７７５：絶縁体、２００５ｂ：トラ���ジスタ、２９１０：情報端末、２９１１：筐体、２９１２：表示部、２９１３：カメラ、２９１４：スピーカ部、２９１５：操作スイッチ、２９１６：外部接続部、２９１７：マイク、２９２０：ノート型パーソナルコンピュータ、２９２１：筐体、２９２２：表示部、２９２３：キーボード、２９２４：ポインティングデバイス、２９８０：自動車、２９８１：車体、２９８２：車輪、２９８３：ダッシュボード、２９８４：ライト、５１１０：リムーバブル記憶装置、５１１１：基板、５１１２：コネクタ、５１１４：メモリチップ、５１１５：コントローラチップ、５１５２：コネクタ、５１５３：基板、５１５４：メモリチップ、５１５５：コントローラチップ
【図１】
2018229605.tif 000003
【図２】
2018229605.tif 000004
【図３】
2018229605.tif 000005
【図４】
2018229605.tif 000006
【図５】
2018229605.tif 000007
【図６】
2018229605.tif 000008
【図７】
2018229605.tif 000009
【図８】
2018229605.tif 000010
【図９】
2018229605.tif 000011
【図１０】
2018229605.tif 000012
【図１１】
2018229605.tif 000013
【図１２】
2018229605.tif 000014
【図１３】
2018229605.tif 000015
【図１４】
2018229605.tif 000016
【図１５】
2018229605.tif 000017
【図１６】
2018229605.tif 000018
【図１７】
2018229605.tif 000019
【図１８】
2018229605.tif 000020
【図１９】
2018229605.tif 000021
【図２０】
2018229605.tif 000022
【図２１】
2018229605.tif 000023
【図２２】
2018229605.tif 000024
【図２３】
2018229605.tif 000025
【図２４】
2018229605.tif 000026
【図２５】
2018229605.tif 000027
【図２６】
2018229605.tif 000028
【図２７】
2018229605.tif 000029
【図２８】
2018229605.tif 000030
【図２９】
2018229605.tif 000031
【図３０】
2018229605.tif 000032
【国際調査報告】
2018229605.tif 000033
2018229605.tif 000034
2018229605.tif 000035
2018229605.tif 000036