(57)【要約】  オンオフ判定部２３Ｈ，２３Ｌは、スイッチング素子Ｍ１，Ｍ２のオンオフ状態を表すオンオフ判定信号ＳｏｎＨ，ＳｏｎＬを出力する。異常検出部２４Ｈ，２４Ｌは、スイッチング素子Ｍ１，Ｍ２の異常の有無を表す異常検出信号ＳｆａＨ，ＳｆａＬを出力する。状態信号生成部２１Ｈ，２１Ｌは、オンオフ判定信号ＳｏｎＨ，ＳｏｎＬおよび異常検出信号ＳｆａＨ，ＳｆａＬに基づいて状態信号ＳｓｔＨ，ＳｓｔＬを出力する。絶縁通信部２０Ｈ，２０Ｌは、状態信号生成部２１Ｈ，２１Ｌと制御部１０との間の絶縁を確保しつつ状態信号生成部２１Ｈ，２１Ｌから出力される状態信号を伝送する。制御部１０は、スイッチング素子Ｍ１，Ｍ２をそれぞれ駆動するためのオンオフ指令信号ＳｃｔｌＨ，ＳｃｔｌＬを生成する。
2019193834.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された複数の半導体スイッチング素子をそれぞれ駆動するための複数のオンオフ指令信号を生成する制御部と、
前記複数の半導体スイッチング素子のうち一の半導体スイッチング素子のオンオフ状態を検出するとともに検出されたオンオフ状態を表すオンオフ判定信号を出力するオンオフ判定部と、
前記一の半導体スイッチング素子の異常の有無を検出するとともに検出された異常の有無を表す異常検出信号を出力する異常検出部と、
前記オンオフ判定部から出力された前記オンオフ判定信号および前記異常検出部から出力された前記異常検出信号に基づいて状態信号を出力する状態信号生成部と、
前記制御部と前記一のスイッチング素子との間の絶縁を確保しつつ前記制御部により生成された前記一の半導体スイッチング素子を駆動するための一のオンオフ指令信号を伝送するとともに前記状態信号生成部と前記制御部との間の絶縁を確保しつつ前記状態信号生成部から出力される状態信号を伝送する絶縁通信部と、を備え、
前記制御部は、前記絶縁通信部により伝送される状態信号に基づいて、前記複数の半導体スイッチング素子のうち他の半導体スイッチング素子を駆動するための他のオンオフ指令信号を生成する、半導体駆動装置。
【請求項２】
前記制御部は、前記状態信号に基づいて、前記一の半導体スイッチング素子がオンしている場合に前記他の半導体スイッチング素子がオンしないように前記他のオンオフ指令信号を生成する、請求項１に記載の半導体駆動装置。
【請求項３】
前記異常検出部から前記一の半導体スイッチング素子に異常がないことを表す異常検出信号が出力されている期間には、前記状態信号は、前記一の半導体スイッチング素子のオンオフ状態を表し、前記異常検出部から前記一の半導体スイッチング素子に異常があることを表す異常検出信号が出力されている期間には、前記状態信号は、前記一の半導体スイッチング素子に異常があることを表す、請求項１または２に記載の半導体駆動装置。
【請求項４】
前記状態信号は、前記一の半導体スイッチング素子のオンオフを信号レベルで表し、前記一の半導体スイッチング素子に異常があることを連続パルスで表す、請求項３に記載の半導体駆動装置。
【請求項５】
前記制御部は、パルス幅変調によって前記複数のオンオフ指令信号を生成し、
前記状態信号の前記連続パルスの周期は、前記パルス幅変調のキャリア周期よりも短い、請求項４に記載の半導体駆動装置。
【請求項６】
前記制御部は、予め定められた周期毎に前記状態信号のパルス数をカウントし、カウントされたパルス数がしきい値に達した場合、前記複数の半導体スイッチング素子がオフされるように前記複数のオンオフ指令信号を生成する、請求項４または５に記載の半導体駆動装置。
【請求項７】
前記異常検出部は、前記一の半導体スイッチング素子の異常が検出された場合、異常を表す異常検出信号を時間軸方向に伸長して出力する、請求項１〜６のいずれか１項に記載の半導体駆動装置。
【請求項８】
前記オンオフ判定部は、複数のオンオフ判定部のうちの一のオンオフ判定部であり、
前記異常検出部は、複数の異常検出部のうちの一の異常検出部であり、
前記状態信号生成部は、複数の状態信号生成部のうちの一の状態信号生成部であり、
前記絶縁通信部は、複数の絶縁通信部のうちの一の絶縁通信部であり、
前記複数のオンオフ判定部のうちの他のオンオフ判定部は、前記他の半導体スイッチング素子のオンオフ状態を検出するとともに検出されたオンオフ状態を表すオンオフ判定信号を出力し、
前記複数の異常検出部のうちの他の異常検出部は、前記他の半導体スイッチング素子の異常の有無を検出するとともに検出された異常の有無を表す異常検出信号を出力し、
前記複数の状態信号生成部のうちの他の状態信号生成部は、前記他のオンオフ判定部から出力された前記オンオフ判定信号および前記他の異常検出部から出力された前記異常検出信号に基づいて状態信号を出力し、
前記複数の絶縁通信部のうちの他の絶縁通信部は、前記制御部および前記他のスイッチング素子の間の絶縁を確保しつつ前記制御部により生成された前記他のオンオフ指令信号を伝送するとともに前記他の状態信号生成部および前記制御部の間の絶縁を確保しつつ前記他の状態信号生成部から出力される状態信号を伝送し、
前記制御部は、前記他の絶縁通信部により伝送される状態信号に基づいて、前記一のオンオフ指令信号を生成する、請求項１〜７のいずれか１項に記載の半導体駆動装置。
【請求項９】
前記制御部により生成された前記他のオンオフ指令信号および前記他の異常検出部から出力された前記異常検出信号に基づいて前記他の半導体スイッチング素子を駆動する駆動部をさらに備え、
前記制御部は、前記一および他の状態信号生成部から出力される状態信号に基づいて、前記他の半導体スイッチング素子がオンしている状態で前記一の半導体スイッチング素子がオンした場合に前記他の半導体スイッチング素子をオフさせるための前記他のオンオフ指令信号を生成し、
前記駆動部は、前記他の異常検出部から前記他の半導体スイッチング素子に異常があることを表す異常検出信号が出力された場合に、前記他の半導体スイッチング素子を第１の速度でオフさせ、前記他の半導体スイッチング素子をオフさせるための前記他のオンオフ指令信号に基づいて、前記第１の速度よりも高い第２の速度で前記他の半導体スイッチング素子をオフさせ、
前記他のオンオフ判定部は、前記他の半導体スイッチング素子がオフされてから第１の時間が経過した後に前記他の半導体スイッチング素子がオフされたことを表すオンオフ判定信号を出力し、前記他の半導体スイッチング素子がオンされてから前記第１の時間よりも長い第２の時間が経過した後に前記他の半導体スイッチング素子がオンされたことを表すオンオフ判定信号を出力する、請求項８に記載の半導体駆動装置。
【請求項１０】
前記制御部は、パルス幅変調に基づいて前記オンオフ指令信号を生成し、
前記状態信号の前記連続パルスに含まれる各パルスの時間幅は、前記パルス幅変調のキャリア周期よりも長い、請求項４に記載の半導体駆動装置。
【請求項１１】
前記制御部は、前記キャリア周期よりも長い時定数を有するローパスフィルタを通過した前記状態信号に基づいて前記異常の有無を判定する、請求項１０に記載の半導体駆動装置。
【請求項１２】
前記状態信号生成部は、前記異常検出部から前記一の半導体スイッチング素子に異常がないことを表す異常検出信号が出力されている期間には、前記オンオフ判定信号を前記状態信号として出力し、前記異常検出部から前記一の半導体スイッチング素子に異常があることを表す異常検出信号が出力されている期間には、前記絶縁通信部により伝送された前記一のオンオフ指令信号の反転信号を前記状態信号として出力する、請求項１または２に記載の半導体駆動装置。
【請求項１３】
前記制御部は、指令信号に基づいて前記複数のオンオフ指令信号を生成し、
前記制御部は、前記状態信号および前記指令信号の差異に基づいて、前記異常の有無を判定する、請求項１２に記載の半導体駆動装置。
【請求項１４】
複数の半導体スイッチング素子を含み、直流と交流との間で電力変換を行う電力変換部と、
前記複数の半導体スイッチング素子を駆動する請求項１〜１３のいずれか１項に記載の半導体駆動装置とを備える、電力変換装置。
【請求項１５】
複数の半導体スイッチング素子を含み、直流電圧の昇圧および降圧の少なくとも一方を行う電圧変換部と、
前記複数の半導体スイッチング素子を駆動する請求項１〜１３のいずれか１項に記載の半導体駆動装置とを備える、電力変換装置。
【請求項１６】
複数の第１の半導体スイッチング素子を有し、直流電圧の昇圧および降圧の少なくとも一方を行う電圧変換部と、
複数の第２の半導体スイッチング素子を有し、前記電圧変換部により出力される電力を交流電力に変換する電力変換部と、
前記複数の第１および第２の半導体スイッチング素子を駆動する請求項１〜１３のいずれか１項に記載の半導体駆動装置とを備える、電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直列に接続された複数の半導体スイッチング素子を駆動する半導体駆動装置およびそれを用いた電力変換装置に関する。
【背景技術】
【０００２】
インバータ装置をはじめとする電力変換装置は、半導体スイッチング素子のオンオフ動作によって電力変換を実現している。半導体スイッチング素子としては、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field-Effect  Transistor）およびＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）に代表される電圧駆動型のスイッチング素子がある。以下、半導体スイッチング素子を単にスイッチング素子と呼ぶ。【０００３】
近年、電力変換装置の高パワー密度化を目的として、コンデンサおよびインダクタ等が小型化されるとともにスイッチング素子のオンオフのスイッチングが高周波化される傾向がある。電力変換装置では、直列に接続された複数のスイッチング素子が同時にオンすることによってアーム短絡が生じる。このようなアーム短絡の発生を防止するため、複数のスイッチング素子が同時にオフされる期間（デッドタイム）が設けられる。通常、デッドタイムは一定の時間に設定される。そのため、オンオフのスイッチングの高周波化に伴い、キャリア周期におけるデッドタイムの時間的割合が相対的に大きくなる。スイッチング素子としてＭＯＳＦＥＴが用いられる場合には、デッドタイム中に内蔵ダイオードの導通損失が発生する。デッドタイムの時間的割合が増加すると、このような導通損失が発生しやすくなる。その結果、電力変換効率が低下する。また、電力変換装置が例えば昇圧コンバータである場合、デッドタイムの時間的割合が増加することによって実効的なオンデューティが低下する。そのため、昇圧可能な範囲が縮小する。さらには、ワイドバンドギャップ半導体を含むＳｉＣ（Silicon Carbide）−ＭＯＳＦＥＴがスイッチング素子として用いられ、かつＭＯＳＦＥＴの内蔵ダイオードが利用される場合には、ＳｉＣの結晶欠陥に起因する通電劣化が生じる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１５４５２４号公報
【特許文献２】特開２００７−１８５０２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の問題に対して、例えば特許文献１には、センストランジスタを活用してデッドタイムを短縮する方式が示されている。具体的には、同期整流が開始されると、センストランジスタの寄生ダイオードが通電することによって、検出電圧が基準電圧を下回る。これに応答して、メイントランジスタがオンされる。この場合、メイントランジスタへの指令信号がローレベルであっても、メイントランジスタがオンされるので、同期整流開始時のデッドタイムが短縮される。しかしながら、この方式では、同期整流開始時におけるデッドタイムを短縮することが可能であっても、同期整流終了時におけるデッドタイムを短縮することはできない。そのため、仮に同期整流開始時のデッドタイムが９０％削減されたとしても、全体としての削減率は５０％×９０％＝４５％であり、十分な削減効果が得られない。【０００６】
同期整流終了時のデッドタイムを短縮するためには、一対のスイッチング素子のうち一方のスイッチング素子がオフしたタイミングに合わせて他方のスイッチング素子をオンする必要がある。例えば、特許文献２では、一対のスイッチング素子をそれぞれ駆動する一対の駆動装置の間でオンオフ情報が伝送され、そのオンオフ信号に基づいて一対のスイッチング素子の同時オンが防止される。しかしながら、この方式では、オンオフ情報を伝送するための絶縁回路が新たに必要になる。そのため、駆動装置が大型化し、かつコストが増大する。【０００７】
この発明は、上述のような課題を解決するためになされたもので、大型化および高コスト化を抑制しつつデッドタイムを短縮することが可能な半導体駆動装置および電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体駆動装置は、直列に接続された複数の半導体スイッチング素子をそれぞれ駆動するための複数のオンオフ指令信号を生成する制御部と、複数の半導体スイッチング素子のうち一の半導体スイッチング素子のオンオフ状態を検出するとともに検出されたオンオフ状態を表すオンオフ判定信号を出力するオンオフ判定部と、一の半導体スイッチング素子の異常の有無を検出するとともに検出された異常の有無を表す異常検出信号を出力する異常検出部と、オンオフ判定部から出力されたオンオフ判定信号および異常検出部から出力された異常検出信号に基づいて状態信号を出力する状態信号生成部と、制御部と一のスイッチング素子との間の絶縁を確保しつつ制御部により生成された一の半導体スイッチング素子を駆動するための一のオンオフ指令信号を伝送するとともに状態信号生成部と制御部との間の絶縁を確保しつつ状態信号生成部から出力される状態信号を伝送する絶縁通信部と、を備え、制御部は、絶縁通信部により伝送される状態信号に基づいて、複数の半導体スイッチング素子のうち他の半導体スイッチング素子を駆動するための他のオンオフ指令信号を生成する。
【発明の効果】
【０００９】
本発明によれば、大型化および高コスト化を抑制しつつデッドタイムを短縮することが可能である。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１および実施の形態２に係る半導体駆動装置の基本構成を示すブロック図である。
【図２】本発明の実施の形態１に係る半導体駆動装置の状態信号生成部、ゲート駆動部、オンオフ判定部および異常検出部の具体的な構成例を示す回路図である。
【図３】本発明の実施の形態１に係る半導体駆動装置の制御部の具体的な構成例を示す回路図である。
【図４】本発明の実施の形態１における各種信号の変化およびスイッチング素子のゲート・ソース間電圧の変化の一例を示すタイミングチャートである。
【図５】本発明の実施の形態１における状態信号、クリア信号、異常信号および異常保持信号の変化の一例を示すタイミングチャートである。
【図６】本発明の実施の形態１においてスイッチング素子がハード遮断される場合の各種信号の変化について説明するためのタイミングチャートである。
【図７】本発明の実施の形態１においてオン判定時間が比較的長く設定された場合の種々の信号の変化について説明するためのタイミングチャートである。
【図８】本発明の実施の形態２に係る半導体駆動装置の状態信号生成部、ゲート駆動部、オンオフ判定部および異常検出部の具体的な構成例を示す回路図である。
【図９】本発明の実施の形態２における半導体駆動装置の制御部の具体的な構成例を示す回路図である。
【図１０】本発明の実施の形態２における各種信号の変化およびスイッチング素子のゲート・ソース間電圧の変化の一例を示すタイムチャートである。
【図１１】本発明の実施の形態２における指令信号、オンオフ指令信号、状態信号、差異判定信号および異常信号の変化の一例を示すタイミングチャートである。
【図１２】本発明の実施の形態３に係る半導体駆動装置の基本構成を示すブロック図である。
【図１３】本発明の実施の形態３に係る半導体駆動装置の状態信号生成部、ゲート駆動部、オンオフ判定部および異常検出部の具体的な構成例を示す回路図である。
【図１４】本発明の実施の形態４に係る半導体駆動装置の基本構成を示すブロック図である。
【図１５】本発明の実施の形態４に係る半導体駆動装置の状態信号生成部、ゲート駆動部、オンオフ判定部および異常検出部の具体的な構成例を示す回路図である。
【図１６】本発明の実施の形態５に係る電力変換装置の基本構成を示す回路図である。
【図１７】本発明の実施の形態６に係る電力変換装置の基本構成を示す回路図である。
【図１８】本発明の実施の形態６に係る電力変換装置に用いる半導体駆動装置の制御部の具体的な構成例を示す回路図である。
【図１９】本発明の実施の形態６における異常信号と他の種々の信号との関係について説明するためのタイムチャートである。
【図２０】本発明の実施の形態７に係る電力変換装置の基本構成を示す回路図である。
【図２１】制御部の各機能がソフトウェアで実現される例を示す図である。
【発明を実施するための形態】
【００１１】
［実施の形態１］
図１は、本発明の実施の形態１に係る半導体駆動装置の基本構成を示すブロック図である。実施の形態１に係る半導体駆動装置１は、直流電源の正極端子ＴＰと負極端子ＴＮとの間に直列に接続された一対の半導体スイッチング素子（以下、スイッチング素子と略記する。）Ｍ１，Ｍ２をパルス幅変調によりそれぞれ駆動する。本例において、スイッチング素子Ｍ１，Ｍ２はそれぞれパワーＭＯＳＦＥＴである。スイッチング素子Ｍ１，Ｍ２の各々には寄生ダイオードが設けられる。半導体駆動装置１は、スイッチング素子Ｍ１のドレイン端子ＤｒａｉｎＨとソース端子ＳｏｕｒｃｅＨとの間の電圧およびスイッチング素子Ｍ２のドレイン端子ＤｒａｉｎＬとソース端子ＳｏｕｒｃｅＬとの間の電圧に基づいて、アーム短絡を検出する機能を備える。アーム短絡は、スイッチング素子Ｍ１およびＭ２が同時にオンすることによって正極端子ＴＰと負極端子ＴＮとの間で生じる短絡である。
【００１２】
半導体駆動装置１は、制御部１０、ゲート駆動部２２Ｈおよび２２Ｌ、オンオフ判定部２３Ｈおよび２３Ｌ、ならびに異常検出部２４Ｈおよび２４Ｌを備える。制御部１０は、スイッチング素子Ｍ１を駆動するためのオンオフ指令信号ＳｃｔｌＨおよびスイッチング素子Ｍ２を駆動するためのオンオフ指令信号ＳｃｔｌＬを生成する。オンオフ指令信号ＳｃｔｌＨ，ＳｃｔｌＬは、スイッチング素子Ｍ１，Ｍ２をオンすべき場合にハイレベルとなり、スイッチング素子Ｍ１，Ｍ２をオフすべき場合にローレベルとなる。オンオフ指令信号ＳｃｔｌＨは、後述の絶縁通信部２０Ｈを介してオンオフ指令信号ＳｇｄＨとしてゲート駆動部２２Ｈおよびオンオフ判定部２３Ｈに与えられる。オンオフ指令信号ＳｃｔｌＬは、後述の絶縁通信部２０Ｌを介してオンオフ指令信号ＳｇｄＬとしてゲート駆動部２２Ｌおよびオンオフ判定部２３Ｌに与えられる。
【００１３】
ゲート駆動部２２Ｈには、絶縁通信部２０Ｈによって伝送されるオンオフ指令信号ＳｇｄＨが入力される。ゲート駆動部２２Ｈは、入力されたオンオフ指令信号ＳｇｄＨに基づいて、スイッチング素子Ｍ１を駆動する。ゲート駆動部２２Ｌには、絶縁通信部２０Ｌによって伝送されるオンオフ指令信号ＳｇｄＬが入力される。ゲート駆動部２２Ｌは、入力されたオンオフ指令信号ＳｇｄＬに基づいて、スイッチング素子Ｍ２を駆動する。本例において、ゲート駆動部２２Ｈ，２２Ｌは、スイッチング素子Ｍ１，Ｍ２のゲート端子ＧａｔｅＨ，ＧａｔｅＬに電圧を付与することにより、スイッチング素子Ｍ１，Ｍ２を駆動する。ゲート駆動部２２Ｈ，２２Ｌは、スイッチング素子Ｍ１，Ｍ２のゲート端子ＧａｔｅＨ，ＧａｔｅＬに電流を付与することによってスイッチング素子Ｍ１，Ｍ２を駆動してもよい。例えば、スイッチング素子Ｍ１，Ｍ２としてバイポーラトランジスタ等の電流駆動型の半導体が用いられる場合、電流によってスイッチング素子Ｍ１，Ｍ２が駆動される。
【００１４】
オンオフ判定部２３Ｈには、絶縁通信部２０Ｈにより伝送されるオンオフ指令信号ＳｇｄＨが入力されるとともに、スイッチング素子Ｍ１のゲート端子ＧａｔｅＨの電圧が与えられる。オンオフ判定部２３Ｈは、スイッチング素子Ｍ１のゲート端子ＧａｔｅＨの電圧に基づいてスイッチング素子Ｍ１のオンオフ状態を判定し、判定されたオンオフ状態を表すオンオフ判定信号ＳｏｎＨを出力する。オンオフ判定部２３Ｌには、絶縁通信部２０Ｌにより伝送されるオンオフ指令信号ＳｇｄＬが入力されるとともに、スイッチング素子Ｍ２のゲート端子ＧａｔｅＬの電圧が与えられる。オンオフ判定部２３Ｌは、スイッチング素子Ｍ２のゲート端子ＧａｔｅＬの電圧に基づいてスイッチング素子Ｍ２のオンオフ状態を判定し、判定されたオンオフ状態を表すオンオフ判定信号ＳｏｎＬを出力する。スイッチング素子Ｍ１，Ｍ２がオンしている場合、オンオフ判定部２３Ｈ，２３Ｌはハイレベルのオンオフ判定信号ＳｏｎＨ，ＳｏｎＬを出力し、スイッチング素子Ｍ１，Ｍ２がオフしている場合、オンオフ判定部２３Ｈ，２３Ｌはローレベルのオンオフ判定信号ＳｏｎＨ，ＳｏｎＬを出力する。なお、オンオフ判定部２３Ｈ，２３Ｌは、スイッチング素子Ｍ１，Ｍ２のゲート端子ＧａｔｅＨ，ＧａｔｅＬに与えられる電流に基づいて、スイッチング素子Ｍ１，Ｍ２のオンオフ状態を判定してもよい。
【００１５】
異常検出部２４Ｈには、オンオフ判定部２３Ｈから出力されるオンオフ判定信号ＳｏｎＨが入力されるとともに、スイッチング素子Ｍ１のドレイン端子ＤｒａｉｎＨの電圧が与えられる。異常検出部２４Ｈは、スイッチング素子Ｍ１の異常の有無を検出し、検出された異常の有無を表す異常検出信号ＳｆａＨを出力する。異常検出部２４Ｌには、オンオフ判定部２３Ｌから出力されるオンオフ判定信号ＳｏｎＬが入力されるとともに、スイッチング素子Ｍ２のドレイン端子ＤｒａｉｎＬの電圧が与えられる。異常検出部２４Ｌは、スイッチング素子Ｍ２の異常の有無を検出し、検出された異常の有無を表す異常検出信号ＳｆａＬを出力する。ハイレベルの異常検出信号ＳｆａＨ，ＳｆａＬは、スイッチング素子Ｍ１，Ｍ２に異常があることを表し、ローレベルの異常検出信号ＳｆａＨ，ＳｆａＬは、スイッチング素子Ｍ１，Ｍ２に異常がないことを表す。本例において、異常検出部２４Ｈ，２４Ｌは、スイッチング素子Ｍ１，Ｍ２の異常としてアーム短絡をそれぞれ検出する。
【００１６】
半導体駆動装置１は、状態信号生成部２１Ｈおよび２１Ｌならびに絶縁通信部２０Ｈおよび２０Ｌをさらに備える。状態信号生成部２１Ｈには、オンオフ判定部２３Ｈから出力されるオンオフ判定信号ＳｏｎＨが入力されるとともに、異常検出部２４Ｈから出力される異常検出信号ＳｆａＨが入力される。状態信号生成部２１Ｈは、オンオフ判定信号ＳｏｎＨおよび異常検出信号ＳｆａＨに基づいて状態信号ＳｓｔＨを生成し、生成された状態信号ＳｓｔＨを出力する。状態信号生成部２１Ｈには、オンオフ判定部２３Ｌから出力されるオンオフ判定信号ＳｏｎＬが入力されるとともに、異常検出部２４Ｌから出力される異常検出信号ＳｆａＬが入力される。状態信号生成部２１Ｌは、オンオフ判定信号ＳｏｎＬおよび異常検出信号ＳｆａＬに基づいて状態信号ＳｓｔＬを生成し、生成された状態信号ＳｓｔＬを出力する。
【００１７】
絶縁通信部２０Ｈは、チャンネルＣｈ１およびＣｈ２を含み、絶縁通信部２０Ｌは、チャンネルＣｈ３およびＣｈ４を含む。チャンネルＣｈ１〜Ｃｈ４には、例えばフォトカプラまたはパルストランス等の絶縁素子が用いられる。絶縁性材料（例えば樹脂）によって形成された光ファイバがチャンネルＣｈ１〜Ｃｈ４に用いられてもよい。また、チャンネルＣｈ１〜Ｃｈ４は、集積回路（ＩＣ）内に形成されたパルストランス等の絶縁であってもよい。
【００１８】
絶縁通信部２０Ｈは、制御部１０とゲート駆動部２２Ｈとの間の絶縁を確保しつつ制御部１０からゲート駆動部２２Ｈにオンオフ指令信号を伝送し、状態信号生成部２１Ｈと制御部１０との間の絶縁を確保しつつ状態信号生成部２１Ｈから制御部１０に状態信号を伝送する。具体的には、制御部１０から出力されたオンオフ指令信号ＳｃｔｌＨがチャンネルＣｈ１に入力され、チャンネルＣｈ１から出力されたオンオフ指令信号ＳｇｄＨがゲート駆動部２２Ｈに与えられる。また、状態信号生成部２１Ｈから出力された状態信号ＳｓｔＨがチャンネルＣｈ２に入力され、チャンネルＣｈ２から出力された状態信号ＳｆｂＨが制御部１０に与えられる。
【００１９】
絶縁通信部２０Ｌは、制御部１０とゲート駆動部２２Ｌとの間の絶縁を確保しつつ制御部１０からゲート駆動部２２Ｌにオンオフ指令信号を伝送し、状態信号生成部２１Ｌと制御部１０との間の絶縁を確保しつつ状態信号生成部２１Ｌから制御部１０に状態信号を伝送する。具体的には、制御部１０から出力されたオンオフ指令信号ＳｃｔｌＬがチャンネルＣｈ３に入力され、チャンネルＣｈ３から出力されたオンオフ指令信号ＳｇｄＬがゲート駆動部２２Ｌに与えられる。また、状態信号生成部２１Ｌから出力された状態信号ＳｓｔＬがチャンネルＣｈ４に入力され、チャンネルＣｈ４から出力された状態信号ＳｆｂＬが制御部１０に与えられる。
【００２０】
絶縁通信部２０Ｈ，２０Ｌへの信号の入力時点と絶縁通信部２０Ｈ，２０Ｌからの信号の出力時点との間に僅かな遅延が生じる。そのため、オンオフ指令信号ＳｇｄＨは、オンオフ指令信号ＳｃｔｌＨより僅かに遅延して変化し、状態信号ＳｆｂＨは、状態信号ＳｓｔＨより僅かに遅延して変化する。同様に、オンオフ指令信号ＳｇｄＬは、オンオフ指令信号ＳｃｔｌＬより僅かに遅延して変化し、状態信号ＳｆｂＬは、状態信号ＳｓｔＬより僅かに遅延して変化する。
【００２１】
ゲート駆動部２２Ｈ、オンオフ判定部２３Ｈ、異常検出部２４Ｈおよび状態信号生成部２１Ｈの各々に対して入出力される信号は、スイッチング素子Ｍ１のソース端子ＳｏｕｒｃｅＨの電位を基準とする。また、ゲート駆動部２２Ｌ、オンオフ判定部２３Ｌ、異常検出部２４Ｌおよび状態信号生成部２１Ｌの各々に対して入出力される信号は、スイッチング素子Ｍ２のソース端子ＳｏｕｒｃｅＨの電位を基準とする。ソース端子ＳｏｕｒｃｅＨ，ＳｏｕｒｃｅＬの電位は、スイッチング素子Ｍ１，Ｍ２のスイッチング動作によってそれぞれ変動する。一方、制御部１０に対して入出力される信号は、一定の電位を基準とすることが好ましい。そのため、制御部１０とゲート駆動部２２Ｈ，２２Ｈとの間および制御部１０と状態信号生成部２１Ｈ，２１Ｌとの間では、絶縁を介した信号の伝送が必要となる。本実施の形態では、絶縁通信部２０Ｈ，２０Ｌが設けられることにより、制御部１０とゲート駆動部２２Ｈ，２２Ｈとの間および制御部１０と状態信号生成部２１Ｈ，２１Ｌとの間で絶縁を介した信号の伝送が可能となる。
【００２２】
制御部１０は、オン指令生成部１１ならびにデッドタイム生成部１２Ｈおよび１２Ｌを有する。オン指令生成部１１には、絶縁通信部２０Ｈにより伝送される状態信号ＳｆｂＨおよび絶縁通信部２０Ｌにより伝送される状態信号ＳｆｂＬが入力される。オン指令生成部１１は、状態信号ＳｆｂＨ，ＳｆｂＬに基づいて、オン信号ＳｉｎＨおよびＳｉｎＬを生成する。デッドタイム生成部１２Ｈには、絶縁通信部２０Ｌにより伝送される状態信号ＳｆｂＬおよびオン指令生成部１１から出力されるオン信号ＳｉｎＨが入力される。デッドタイム生成部１２Ｈは、状態信号ＳｆｂＬおよびオン信号ＳｉｎＨに基づいて、デッドタイムが好適に確保されるようにオンオフ指令信号ＳｃｔｌＨを生成する。デッドタイム生成部１２Ｌには、絶縁通信部２０Ｈにより伝送される状態信号ＳｆｂＨおよびオン指令生成部１１から出力されるオン信号ＳｉｎＬが入力される。デッドタイム生成部１２Ｌは、状態信号ＳｆｂＬおよびオン信号ＳｉｎＬに基づいて、デッドタイムが好適に確保されるようにオンオフ指令信号ＳｃｔｌＬを生成する。
【００２３】
本実施の形態では、オンオフ判定信号ＳｏｎＨが絶縁通信部２０Ｈの専用のチャンネルを介して伝送されるのではなく、オンオフ判定信号ＳｏｎＨおよび異常検出信号ＳｆａＨから状態信号ＳｓｔＨが生成され、その状態信号ＳｓｔＨが絶縁通信部２０Ｈの１つのチャンネルＣｈ２を介して伝送される。また、オンオフ判定信号ＳｏｎＬが絶縁通信部２０Ｌの専用のチャンネルを介して伝送されるのではなく、オンオフ判定信号ＳｏｎＬおよび異常検出信号ＳｆａＬから状態信号ＳｓｔＬが生成され、その状態信号ＳｓｔＬが絶縁通信部２０Ｈの１つのチャンネルＣｈ４を介して伝送される。これにより、オンオフ判定信号ＳｏｎＨ，ＳｏｎＬを伝送するために絶縁通信部２０Ｈ，２０Ｌに新たなチャンネルを設けることなく、スイッチング素子Ｍ１，Ｍ２のオンオフ状態を制御部１０に伝達することができる。
【００２４】
図２は、図１の状態信号生成部２１Ｈ、ゲート駆動部２２Ｈ、オンオフ判定部２３Ｈおよび異常検出部２４Ｈの具体的な構成例を示す概略的な回路図である。なお、図１の状態信号生成部２１Ｌ、ゲート駆動部２２Ｌ、オンオフ判定部２３Ｌおよび異常検出部２４Ｌは、状態信号生成部２１Ｈ、ゲート駆動部２２Ｈ、オンオフ判定部２３Ｈおよび異常検出部２４Ｈと同様の構成および機能を有する。
【００２５】
ゲート駆動部２２Ｈは、バッファ回路ＢＦ１、抵抗Ｒ１〜Ｒ１０、スピードアップコンデンサＣ１，Ｃ２、およびトランジスタＴｒ１〜Ｔｒ３を備える。絶縁通信部２０Ｈから出力されるオンオフ指令信号ＳｇｄＨはバッファ回路ＢＦ１で増幅され、オン制御用のゲート抵抗Ｒ６、Ｒ８およびスピードアップコンデンサＣ２、またはオフ制御用のゲート抵抗Ｒ７、Ｒ８およびスピードアップコンデンサＣ１を介してスイッチング素子Ｍ１のゲート端子ＧａｔｅＨに与えられる。バッファ回路ＢＦ１の正の端子には電圧ＶｃｃＨが与えられ、負の端子には電圧ＶｅｅＨが与えられる。電圧ＶｃｃＨ，ＶｅｅＨは、ソース端子ＳｏｕｒｃｅＨの電位ＦｇＨを基準に設定される。バッファ回路ＢＦ１の負の端子の電位がＦｇＨとなるように、電圧ＶｅｅＨが０に設定されてもよい。また、誤点弧を防止するため、バッファ回路ＢＦ１の負の端子の電位がＦｇＨよりも低くなるように、電圧ＶｅｅＨが負電圧に設定されてもよい。また、図２の例では、デッドタイムの短縮を行うためにスピードアップコンデンサＣ１，Ｃ２が設けられるが、スピードアップコンデンサＣ１，Ｃ２以外の構成が用いられてもよい。さらには、図２の例では、ゲート駆動方式が定電圧駆動であるが、ゲート駆動方式は、定電流駆動、あるいはアクティブゲート駆動であってもよい。アクティブゲート駆動は、ゲート駆動回路のインピーダンスを動的に変化させる駆動方式である。
【００２６】
アーム短絡が発生した場合に、スイッチング素子Ｍ１が遮断（いわゆるハード遮断）されると、大電流の遮断によって過大なサージ電圧が発生することがある。本例では、バッファ回路ＢＦ１およびトランジスタＴｒ３により、そのような過大なサージ電圧の発生が防止される。具体的には、アーム短絡が検出されることによって異常検出部２４Ｈから出力される異常検出信号ＳｆａＨがハイレベルになると、バッファ回路ＢＦ１がハイインピーダンス状態に保持されることによってバッファ回路ＢＦ１の出力が停止される。その状態でトランジスタＴｒ３がオンされると、ゲート抵抗Ｒ１０によってスイッチング素子Ｍ１が低速で遮断される（いわゆるソフト遮断）。ゲート抵抗Ｒ１０の値は、ゲート抵抗Ｒ７の値とゲート抵抗Ｒ８の値との和よりも大きく、例えば、ゲート抵抗Ｒ７の値とゲート抵抗Ｒ８の値との和の１０倍程度である。
【００２７】
オンオフ判定部２３Ｈは、コンパレータＣＰ１、抵抗Ｒ１１〜Ｒ１５、ダイオードＤ１およびコンデンサＣ３を備える。スイッチング素子Ｍ１のゲート・ソース間電圧（ゲート端子ＧａｔｅＨとソース端子ＳｏｕｒｃｅＨとの間の電圧）が抵抗Ｒ１１を介してコンパレータＣＰ１のプラス側入力端子に与えられる。コンパレータＣＰ１によってスイッチング素子Ｍ１のゲート・ソース間電圧が比較基準電圧と比較される。比較基準電圧は抵抗Ｒ１３〜Ｒ１５の値に依存する。本例では、オンオフ指令信号ＳｇｄＨが抵抗Ｒ１５を介してコンパレータＣＰ１のマイナス側入力端子に与えられる。そのため、オンオフ指令信号ＳｇｄＨがハイレベルである場合とオンオフ指令信号ＳｇｄＨがローレベルである場合との間で比較基準電圧が変更される。また、抵抗Ｒ１１，Ｒ１２およびコンデンサＣ３によりローパスフィルタが構成される。後述のように、スイッチング素子Ｍ１がオンしてからオンオフ判定信号ＳｏｎＨがハイレベルになるまでの時間（以下、オン判定時間と呼ぶ。）が、スイッチング素子Ｍ１がオフしてからオンオフ判定信号ＳｏｎＨがローレベルになるまでの時間（以下、オフ判定時間と呼ぶ。）よりも長くなるように、ローパスフィルタが設定されてもよい。オン判定時間は、第２の時間の例であり、オフ判定時間は第１の時間の例である。なお、オン判定時間とオフ判定時間との間に差異を設ける必要がない場合には、抵抗Ｒ１２およびダイオードＤ１は設けられなくてもよい。
【００２８】
異常検出部２４Ｈは、コンパレータＣＰ２、抵抗Ｒ１６〜Ｒ２０、ダイオードＤ２，Ｄ３、コンデンサＣ４、トランジスタＴｒ５、定電流源Ｉｄｃ１および信号幅伸長回路ＭＭ１を備える。アーム短絡によってドレイン端子ＤｒａｉｎＨの電圧が上昇すると、定電流源Ｉｄｃ１からの電流がドレイン端子ＤｒａｉｎＨに流れない。それにより、コンパレータＣＰ２のプラス側入力端子の電圧が上昇し、コンパレータＣＰ２の出力信号がハイレベルになる。これにより、アーム短絡の発生が検出される。また、オンオフ判定部２３Ｈから出力されるオンオフ判定信号ＳｏｎＨが、トランジスタＴｒ５のベースに与えられる。トランジスタＴｒ５はｐｎｐ型である。オンオフ判定信号ＳｏｎＨがローレベルである場合（スイッチング素子Ｍ１がオフしている場合）、トランジスタＴｒ５がオンに維持されるため、定電流源Ｉｄｃ１からの電流がトランジスタＴｒ５を介して負極端子に流れる。これにより、スイッチング素子Ｍ１が正常にオフしている場合、ドレイン端子ＤｒａｉｎＨの電圧が上昇してもコンパレータＣＰ２のプラス側入力端子の電圧が上昇しない。その結果、アーム短絡の誤検出が防止される。コンパレータＣＰ２の出力信号は信号幅伸長回路ＭＭ１により時間軸方向に伸長され、異常検出信号ＳｆａＨとして出力される。
【００２９】
状態信号生成部２１Ｈは、パルス信号発生源ＣＬＫ１、インバータ回路ＩＮＶ１、ＯＲ回路Ｂ１，Ｂ２およびＡＮＤ回路Ａ１を備える。パルス信号発生源ＣＬＫ１は、連続パルスからなる異常パルス信号Ｓｆｐを生成し、その異常パルス信号ＳｆｐをＯＲ回路Ｂ１の一方の入力端子に与える。本例において、異常パルス信号ＳｆＰにおけるパルス周期Ｔｆ（後述の図５）は、パルス幅変調のキャリア周期よりも短い。ＯＲ回路Ｂ１の他方の入力端子には、異常検出部２４Ｈからの異常検出信号ＳｆａＨがインバータ回路ＩＮＶ１を介して与えられる。ＯＲ回路Ｂ２の一方の入力端子には、異常検出部２４Ｈからの異常検出信号ＳｆａＨが与えられる。ＯＲ回路Ｂ２の他方の入力端子には、オンオフ判定部２３Ｈからのオンオフ判定信号ＳｏｎＨが与えられる。ＡＮＤ回路Ａ１の一方の入力端子には、ＯＲ回路Ｂ１の出力信号が与えられ、ＡＮＤ回路Ａ１の他方の入力端子には、ＯＲ回路Ｂ２の出力信号が与えられる。ＡＮＤ回路Ａ１は、状態信号ＳｓｔＨを出力する。
【００３０】
異常検出信号ＳｆａＨがローレベルである場合、オンオフ判定信号ＳｏｎＨが状態信号ＳｓｔＨとして出力され、異常検出信号ＳｆａＨがハイレベルである場合、パルス信号発生源ＣＬＫ１により生成された異常パルス信号Ｓｆｐが状態信号ＳｓｔＨとして出力される。すなわち、異常が検出されていない場合には、状態信号ＳｓｔＨがスイッチング素子Ｍ１のオンオフ状態を信号レベルによって表し、異常が検出されると、状態信号ＳｓｔＨがスイッチング素子Ｍ１に異常があることを連続パルスによって表す。これにより、状態信号ＳｓｔＨからスイッチング素子Ｍ１のオンオフ状態および異常の有無を判定することが可能となる。
【００３１】
上記のように、異常検出信号ＳｆａＨがハイレベルになると、ゲート駆動部２２Ｈがスイッチング素子Ｍ１をオフする。これにより、アーム短絡が解消される。ただし、スイッチング素子Ｍ２の故障によってアーム短絡が生じた場合には、スイッチング素子Ｍ１のオフによって一時的にアーム短絡が解消されても、その後にスイッチング素子Ｍ１がオンされると、アーム短絡が繰り返される。そこで、信号幅伸長回路ＭＭ１によってアーム短絡が解消された後にも異常検出信号ＳｆａＨがハイレベルに保持される。これにより、一定時間以上スイッチング素子Ｍ１がオフに維持され、アーム短絡の繰り返しが防止される。
【００３２】
図３は、図１の制御部１０の具体的な構成例を示す概略的な回路図である。図３に示すように、オン指令生成部１１は、カウンタ回路ＣＮ１およびＣＮ２、ＯＲ回路Ｂ３、信号保持回路ＦＦ１、信号生成部ＰＧ１、ＡＮＤ回路Ａ１１およびＡ１２ならびにインバータ回路ＩＮＶ２およびＩＮＶ１１を備える。図１の絶縁通信部２０Ｌからカウンタ回路ＣＮ１に状態信号ＳｆｂＨが与えられ、図１の絶縁通信部２０Ｈからカウンタ回路ＣＮ２に状態信号ＳｆｂＨが与えられる。カウンタ回路ＣＮ１は、状態信号ＳｆｂＬのパルス数をカウントする。カウンタ回路ＣＮ２は、状態信号ＳｆｂＨのパルス数をカウントする。カウンタ回路ＣＮ１，ＣＮ２の各々には、予め定められたカウントリセット周期Ｔｒ（後述の図５）でクリア信号ＣＬＲが与えられる。クリア信号ＣＬＲが与えられると、カウンタ回路ＣＮ１，ＣＮ２はカウント値をリセットする。カウンタ回路ＣＮ１，ＣＮ２の少なくとも一方によりカウントリセット周期Ｔｒ内で所定のパルス数がカウントされると、異常が発生したと判定される。
【００３３】
カウントリセット周期Ｔｒは上記の異常パルス信号Ｓｆｐのパルス周期Ｔｆよりも大きく設定される。これにより、異常発生時にはカウンタ回路ＣＮ１，ＣＮ２の各々が異常パルス信号Ｓｆｐの少なくとも１つのパルスをカウントする。また、異常パルス信号Ｓｆｐのパルス周期Ｔｆはパルス幅変調のキャリア周期Ｔｃ（後述の図５）よりも小さく設定される。これにより、正常時の状態信号ＳｆｂＨ，ＳｆｂＬに含まれるオンオフ判定信号ＳｏｎＨ，ＳｏｎＬのパルスと、異常発生時の状態信号ＳｆｂＨ，ＳｆｂＬに含まれる異常パルス信号Ｓｆｐのパルスとを正確に区別することができる。状態信号ＳｆｂＨ，ＳｆｂＬの詳細については後述する。信号保持回路ＦＦ１は、異常信号ＳｃｎＨまたは異常信号ＳｃｎＬを保持することにより異常保持信号ＳｆｂＦＦを生成する。信号保持回路ＦＦ１から出力される異常保持信号ＳｆｂＦＦは、インバータ回路ＩＮＶ１１によって反転されてＡＮＤ回路Ａ１１の一方の入力端子およびＡＮＤ回路Ａ１２の一方の入力端子に与えられる。
【００３４】
信号生成部ＰＧ１には、図示しない演算処理装置（例えば、マイクロコンピュータ）からパルス幅変調によるスイッチング動作を実現するための制御信号Ｓｄｒｖが与えられる。信号生成部ＰＧ１は、制御信号Ｓｄｒｖに基づいて指令信号Ｓｃｏｍを出力する。指令信号Ｓｃｏｍは、スイッチング素子Ｍ１がオンされるべき期間にハイレベルとなり、スイッチング素子Ｍ２がオンされるべき期間にローレベルとなる。指令信号Ｓｃｏｍは、ＡＮＤ回路Ａ１２の他方の入力端子に与えられるとともに、インバータ回路ＩＮＶ２によって反転されて指令信号Ｓｃｏｍ’としてＡＮＤ回路Ａ１１の他方の入力端子に与えられる。ＡＮＤ回路Ａ１１はオン信号ＳｉｎＨを出力する。ＡＮＤ回路Ａ１２はオン信号ＳｉｎＬを出力する。
【００３５】
正常時には、信号保持回路ＦＦ１から出力される異常保持信号ＳｆｂＦＦがローレベルである。そのため、インバータ回路ＩＮＶ１１によって反転されたハイレベルの信号がＡＮＤ回路Ａ１１，Ａ１２に与えられる。この場合、ＡＮＤ回路Ａ１２は、信号生成部ＰＧ１から出力される指令信号Ｓｃｏｍをオン信号ＳｉｎＬとして出力し、ＡＮＤ回路Ａ１１は、指令信号Ｓｃｏｍの反転信号である指令信号Ｓｃｏｍ’をオン信号ＳｉｎＨとして出力する。異常が発生した場合には、信号保持回路ＦＦ１から出力される異常保持信号ＳｆｂＦＦがハイレベルになる。そのため、インバータ回路ＩＮＶ２によって反転されたローレベルの信号がＡＮＤ回路Ａ１１，Ａ１２に与えられる。それにより、ＡＮＤ回路Ａ１１，Ａ１２は、ローレベルのオン信号ＳｉｎＨ，ＳｉｎＬをそれぞれ出力する。
【００３６】
デッドタイム生成部１２Ｈは、インバータ回路ＩＮＶ３およびＡＮＤ回路Ａ２を備える。オン指令生成部１１のＡＮＤ回路Ａ１１から出力されるオン信号ＳｉｎＨが、ＡＮＤ回路Ａ２の一方の入力端子に与えられる。また、図１の絶縁通信部２０Ｌから出力される状態信号ＳｆｂＬが、インバータ回路ＩＮＶ３によって反転されてＡＮＤ回路Ａ２の他方の入力端子に与えられる。ＡＮＤ回路Ａ２は、オンオフ指令信号ＳｃｔｌＨを出力する。デッドタイム生成部１２Ｌは、インバータ回路ＩＮＶ４およびＡＮＤ回路Ａ３を備える。オン指令生成部１１のＡＮＤ回路Ａ１２から出力されるオン信号ＳｉｎＬが、ＡＮＤ回路Ａ３の一方の入力端子に与えられる。また、図１の絶縁通信部２０Ｈから出力される状態信号ＳｆｂＨが、インバータ回路ＩＮＶ４によって反転されてＡＮＤ回路Ａ３の他方の入力端子に与えられる。ＡＮＤ回路Ａ３は、オンオフ指令信号ＳｃｔｌＬを出力する。
【００３７】
正常時には、一方のスイッチング素子がオンしている場合に他方のスイッチング素子がオンされないように各オンオフ指令信号が生成される。具体的には、スイッチング素子Ｍ２がオンしていると、状態信号ＳｆｂＬはハイレベルである。そのため、ＡＮＤ回路Ａ２には、インバータ回路ＩＮＶ３によって反転されたローレベルの信号が与えられる。それにより、オン信号ＳｉｎＨがハイレベルおよびローレベルのいずれであっても、ＡＮＤ回路Ａ２は、ローレベルのオンオフ指令信号ＳｃｔｌＨを出力する。一方、スイッチング素子Ｍ２がオフされると、図１の絶縁通信部２０Ｌから出力される状態信号ＳｆｂＬがローレベルになる。そのため、ＡＮＤ回路Ａ２には、インバータ回路ＩＮＶ３によって反転されたハイレベルの信号が与えられる。これにより、オン信号ＳｉｎＨがハイレベルであるときには、ＡＮＤ回路Ａ２はハイレベルのオンオフ指令信号ＳｃｔｌＨを出力する。このように、スイッチング素子Ｍ２がオンしているときには、ＡＮＤ回路Ａ２からハイレベルのオンオフ指令信号ＳｃｔｌＬが出力されることはなく、スイッチング素子Ｍ２がオフしていることを条件としてハイレベルのオンオフ指令信号ＳｃｔｌＨの出力が許可される。これにより、スイッチング素子Ｍ１，Ｍ２が同時にオンすることを防止しつつスイッチング素子Ｍ２がオフした後に迅速にスイッチング素子Ｍ１をオンすることができる。同様に、スイッチング素子Ｍ１がオンしているときには、ＡＮＤ回路Ａ３からハイレベルのオンオフ指令信号ＳｃｔｌＬが出力されることはなく、スイッチング素子Ｍ１がオフしていることを条件としてハイレベルのオンオフ指令信号ＳｃｔｌＬの出力が許可される。これにより、スイッチング素子Ｍ１，Ｍ２が同時にオンすることを防止しつつスイッチング素子Ｍ１がオフした後に迅速にスイッチング素子Ｍ２をオンすることができる。このようにして、スイッチング素子Ｍ１，Ｍ２のオフ動作時のデッドタイムが短縮される。
【００３８】
信号保持回路ＦＦ１から出力される異常保持信号ＳｆｂＦＦがハイレベルになると、オン信号ＳｉｎＨ，ＳｉｎＬがともにローレベルに維持される。これにより、故障によってスイッチング素子Ｍ１，Ｍ２の駆動が不可能である場合を除いて、スイッチング素子Ｍ１，Ｍ２がともにオフされる。
【００３９】
上記のように、異常の発生時には、異常検出信号ＳｆａＨまたはＳｆａＬがハイレベルになることに応答してゲート駆動部２２Ｈまたは２２Ｌがスイッチング素子Ｍ１またはＭ２をオフする。これにより、スイッチング素子Ｍ１，Ｍ２を含むシステム（例えば後述の電力変換装置）が一次的に保護される。それに加えて、異常保持信号ＳｆｂＦＦがハイレベルになると、制御部１０が全てのスイッチング素子をオフする。これにより、システムが二次的に保護され、異常による誤動作等が防止される。信号保持回路ＦＦ１には、必要に応じてリセット信号ＲＳＴが与えられる。例えばノイズ等によって異常が誤検出された場合には、リセット信号ＲＳＴによって信号保持回路ＦＦ１を正常状態に復帰させることができる。
【００４０】
図４は、実施の形態１における各種信号の変化およびスイッチング素子Ｍ１，Ｍ２のゲート・ソース間電圧の変化の一例を示すタイムチャートである。ここでは、スイッチング素子Ｍ２の故障によってアーム短絡が生じる場合の例を説明する。
【００４１】
時点ｔ０においては、オン信号ＳｉｎＨ、オンオフ指令信号ＳｃｔｌＨおよびオンオフ指令信号ＳｇｄｌＨがそれぞれハイレベルであり、オン信号ＳｉｎＬ、オンオフ指令信号ＳｃｔｌＬおよびオンオフ指令信号ＳｇｄｌＬがそれぞれローレベルである。スイッチング素子Ｍ１のゲート・ソース間電圧ＶｇｓＨはＶｃｃＨであり、スイッチング素子Ｍ２のゲート・ソース間電圧ＶｇｓＬはＶｅｅＬである。オンオフ判定信号ＳｏｎＨはハイレベルであり、オンオフ判定信号ＳｏｎＬはローレベルである。異常検出信号ＳｆａＨ，ＳｆａＬはともにローレベルである。すなわち、時点ｔ０で異常は生じていない。そのため、状態信号ＳｓｔＨおよび状態信号ＳｆｂＨは、オンオフ判定信号ＳｏｎＨと同じくハイレベルであり、状態信号ＳｓｔＬおよび状態信号ＳｆｂＬは、オンオフ判定信号ＳｏｎＬと同じくローレベルである。
【００４２】
時点ｔ１において、オン信号ＳｉｎＨがローレベルになるとともにオン信号ＳｉｎＬがハイレベルになる。オン信号ＳｉｎＨの変化に応答して、オンオフ指令信号ＳｃｔｌＨがローレベルになる。一方、オンオフ指令信号ＳｃｔｌＬはローレベルに維持される。上記のように、図３のデッドタイム生成部１２Ｌにより、状態信号ＳｆｂＨがハイレベルである場合には、オン信号ＳｉｎＬがハイレベルであってもオンオフ指令信号ＳｃｔｌＬはローレベルに維持される。時点ｔ２において、オンオフ指令信号ＳｃｔｌＨより僅かに遅延してオンオフ指令信号ＳｇｄＨがローレベルになる。これにより、スイッチング素子Ｍ１のゲート・ソース間電圧ＶｇｓＨが下降し始める。
【００４３】
時点ｔ３において、ゲート・ソース間電圧ＶｇｓＨが予め定められたオフしきい値Ｖｔｈｏｆｆより低くなる。これにより、スイッチング素子Ｍ１がオフしたと判定され、オンオフ判定信号ＳｏｎＨがローレベルになるとともに状態信号ＳｓｔＨがローレベルになる。時点ｔ４において、状態信号ＳｓｔＨより僅かに遅延して状態信号ＳｆｂＨがローレベルになる。状態信号ＳｆｂＨがローレベルになると、それに応答してオンオフ指令信号ＳｃｔｌＬがオン信号ＳｉｎＬと同じハイレベルになる。時点ｔ５において、オンオフ指令信号ＳｃｔｌＬより僅かに遅延してオンオフ指令信号ＳｇｄＬがハイレベルになる。これにより、スイッチング素子Ｍ２のゲート・ソース間電圧ＶｇｓＬが上昇し始める。
【００４４】
時点ｔ６において、ゲート・ソース間電圧ＶｇｓＬが予め定められたオンしきい値Ｖｔｈｏｎより高くなる。これにより、スイッチング素子Ｍ２がオンしたと判定され、オンオフ判定信号ＳｏｎＬがハイレベルになるとともに状態信号ＳｓｔＬがハイレベルになる。時点ｔ７において、状態信号ＳｓｔＬより僅かに遅延して状態信号ＳｆｂＬがハイレベルになる。その後、ゲート・ソース間電圧ＶｇｓＨがＶｅｅＨに維持され、ゲート・ソース間電圧ＶｇｓＬがＶｃｃＬに維持される。
【００４５】
時点ｔ８において、オン信号ＳｉｎＨがハイレベルになるとともにオン信号ＳｉｎＬがローレベルになる。オン信号ＳｉｎＬの変化に応答して、オンオフ指令信号ＳｃｔｌＬがローレベルになる。一方、オンオフ指令信号ＳｃｔｌＨはローレベルに維持される。上記のように、図３のデッドタイム生成部１２Ｈにより、状態信号ＳｆｂＬがハイレベルである場合には、オン信号ＳｉｎＨがハイレベルであってもオンオフ指令信号ＳｃｔｌＨはローレベルに維持される。時点ｔ９において、オンオフ指令信号ＳｃｔｌＬより僅かに遅延してオンオフ指令信号ＳｇｄＬがローレベルになる。これにより、スイッチング素子Ｍ２のゲート・ソース間電圧ＶｇｓＬが下降し始める。
【００４６】
時点ｔ１０において、ゲート・ソース間電圧ＶｇｓＬがオフしきい値Ｖｔｈｏｆｆより低くなる。これにより、スイッチング素子Ｍ２がオフしたと判定され、オンオフ判定信号ＳｏｎＬがローレベルになるとともに状態信号ＳｓｔＬがローレベルになる。時点ｔ１１において、状態信号ＳｓｔＬより僅かに遅延して状態信号ＳｆｂＬがローレベルになる。状態信号ＳｆｂＬがローレベルになると、それに応答してオンオフ指令信号ＳｃｔｌＨがオン信号ＳｉｎＨと同じハイレベルになる。時点ｔ１２において、オンオフ指令信号ＳｃｔｌＨより僅かに遅延してオンオフ指令信号ＳｇｄＨがハイレベルになる。これにより、スイッチング素子Ｍ１のゲート・ソース間電圧ＶｇｓＨが上昇し始める。
【００４７】
時点ｔ１３において、ゲート・ソース間電圧ＶｇｓＨがオンしきい値Ｖｔｈｏｎより高くなる。これにより、スイッチング素子Ｍ１がオンしたと判定され、オンオフ判定信号ＳｏｎＨがハイレベルになるとともに状態信号ＳｓｔＨがハイレベルになる。時点ｔ１４において、状態信号ＳｓｔＨより僅かに遅延して状態信号ＳｆｂＨがハイレベルになる。
【００４８】
その状態で、スイッチング素子Ｍ２に故障が生じる。それにより、オンオフ指令信号ＳｇｄＬがローレベルであるにも関わらずスイッチング素子Ｍ２がオンし、時点ｔ１５において、スイッチング素子Ｍ２のゲート・ソース間電圧ＶｇｓＬがオンしきい値Ｖｔｈｏｎより高くなる。これにより、オンオフ判定信号ＳｏｎＬがハイレベルになるとともに状態信号ＳｓｔＬがハイレベルになる。時点ｔ１７において、状態信号ＳｓｔＬより僅かに遅延して状態信号ＳｆｂＬがハイレベルになる。状態信号ＳｆｂＬがハイレベルになると、図３のデッドタイム生成部１２Ｈにより、オン信号ＳｉｎＨがハイレベルであってもオンオフ指令信号ＳｃｔｌＨがローレベルになる。
【００４９】
一方、時点ｔ１６において、図２の異常検出部２４Ｈがアーム短絡を検出することにより、異常検出信号ＳｆａＨがハイレベルになる。それにより、状態信号ＳｓｔＨに異常パルス信号Ｓｆｐが挿入され、僅かに遅延して状態信号ＳｆｂＨに異常パルス信号Ｓｆｐが挿入される。また、異常検出信号ＳｆａＨがハイレベルになると、図２のゲート駆動部２２Ｈがスイッチング素子Ｍ１のソフト遮断を開始する。これにより、スイッチング素子Ｍ１のゲート・ソース間電圧ＶｇｓＨが緩やかに下降する。
【００５０】
時点ｔ１８において、オンオフ指令信号ＳｃｔｌＨより僅かに遅延してオンオフ指令信号ＳｇｄＨがローレベルになる。この場合、異常検出信号ＳｆａＨに応答してゲート駆動部２２Ｈがスイッチング素子Ｍ１のソフト遮断を開始しているので、オンオフ指令信号ＳｇｄＨがローレベルになっても、スイッチング素子Ｍ１のソフト遮断が継続される。
【００５１】
図５は、状態信号ＳｆｂＨ，ＳｆｂＬ、クリア信号ＣＬＲ、異常信号ＳｃｎＨ，ＳｃｎＬおよび異常保持信号ＳｆｂＦＦの変化の一例を示すタイムチャートである。ここでは、状態信号ＳｆｂＨ、カウンタ回路ＣＮ２、異常信号ＳｃｎＨおよび異常保持信号ＳｆｂＦＦの関係を主に説明する。状態信号ＳｆｂＬ、カウンタ回路ＣＮ１、異常信号ＳｃｎＬおよび異常保持信号ＳｆｂＦＦの関係も図５の例と同様である。図５の上部には、図３のカウンタ回路ＣＮ２によるパルス数のカウント値が示される。カウンタ回路ＣＮ２は、状態信号ＳｆｂＨがローレベルからハイレベルになると、カウント値をインクリメントし、一定のカウントリセット周期Ｔｒでクリア信号ＣＬＲにパルスが立ち上がるとカウント値をリセットする。
【００５２】
正常時には、オンオフ判定信号ＳｏｎＨがハイレベルになると、状態信号ＳｆｂＨがハイレベルになる。一方、異常発生時には、状態信号ＳｆｂＨに異常パルス信号Ｓｆｐが挿入されるので、状態信号ＳｆｂＨに複数のパルスが連続的に立ち上がる。上記のように、カウントリセット周期Ｔｒは異常パルス信号Ｓｆｐのパルス周期Ｔｆよりも大きく設定される。これにより、異常の発生時に、カウンタ回路ＣＮ２が異常パルス信号Ｓｆｐの少なくとも１つのパルスをカウントする。また、パルス周期Ｔｆはパルス幅変調のキャリア周期Ｔｃよりも小さく設定される。この場合、時間の経過に伴って異常の発生時にカウントされる異常パルス信号Ｓｆｐのパルス数が、正常時にカウントされるオンオフ判定信号ＳｏｎＨのパルス数よりも大きくなる。本実施の形態では、正常時におけるカウント値と異常発生時におけるカウント値との差異を利用して、異常の有無が判定される。
【００５３】
図５の例では、正常時にカウントリセット周期Ｔｒ内で状態信号ＳｆｂＨにパルスが立ち上がる回数が多くとも１回となるように、カウントリセット周期Ｔｒが設定される。したがって、正常時におけるカウント値の上限は１である。一方、異常発生時には、異常パルス信号Ｓｆｐの挿入によって状態信号ＳｆｂＬに複数のパルスが連続的に立ち上がるため、カウント値は時間の経過に伴って２以上となる。すなわち、カウント値が２以上となった場合には、異常が発生したことを識別できる。そこで、カウンタ回路ＣＮ２は、カウント値が２以上の所定値に達すると、異常信号ＳｃｎＨにパルスＰＡを立ち上げる。図５の例では、カウンタ回路ＣＮ２は３ビットカウンタであり、カウント値が３に達すると、異常信号ＳｃｎＨにパルスＰＡを立ち上げる。パルスＰＡが立ち上がると、異常保持信号ＳｆｂＦＦがハイレベルになる。その後、異常保持信号ＳｆｂＦＦはハイレベルに維持される。このようにして、正常時の状態信号ＳｆｂＨ，ＳｆｂＬと、異常発生時の状態信号ＳｆｂＨ，ＳｆｂＬとを正確に区別することができる。したがって、正常時の状態信号ＳｆｂＨ，ＳｆｂＬ（オンオフ判定信号ＳｏｎＨ，ＳｏｎＬ）に基づいて、デッドタイムを適切に短縮することができ、かつ異常発生時の状態信号ＳｆｂＨ，ＳｆｂＬ（異常パルス信号Ｓｆｐ）に基づいて、システム全体の二次保護を適切に行うことができる。
【００５４】
図４の例のように、アーム短絡として、スイッチング素子Ｍ２のゲートの故障によってゲート・ソース間電圧ＶｇｓＬが反転した場合を考える。この場合、故障したスイッチング素子Ｍ２をオフすることはできない。本例では、先にゲートがオンしているスイッチング素子側の異常検出部、すなわち故障が生じていないスイッチング素子Ｍ１側の異常検出部２４Ｈによって異常が検出される。そのため、異常検出部２４Ｈからの異常検出信号ＳｆａＨに応答して、故障が生じていないスイッチング素子Ｍ１がオフされる。これにより、短絡の検出に応答してスイッチング素子Ｍ１を安全にソフト遮断することができる。
【００５５】
ただし、アーム短絡の発生時にゲート駆動部２２Ｈがスイッチング素子Ｍ１をオフする場合として、異常検出信号ＳｆａＨに応答してゲート駆動部２２Ｈがスイッチング素子Ｍ１をオフする場合と、オンオフ指令信号ＳｇｄＨに応答してゲート駆動部２２Ｈがスイッチング素子Ｍ１をオフする場合とがある。具体的には、異常検出部２４Ｈが異常を検出すると、異常検出部２４Ｈからの異常検出信号ＳｆａＨがハイレベルになる。それに応答して、ゲート駆動部２２Ｈがスイッチング素子Ｍ１をオフする。以下、異常検出信号に応答してスイッチング素子をオフすることを検出オフ動作と呼ぶ。一方、スイッチング素子Ｍ１がオンしているときにスイッチング素子Ｍ２がオンした場合、デッドタイム生成部１２Ｈから出力されるオンオフ指令信号ＳｃｔｌＨがローレベルになる。それにより、絶縁通信部２０Ｈからゲート駆動部２２Ｈに与えられるオンオフ指令信号ＳｇｄＨがローレベルになり、それに応答してゲート駆動部２２Ｈがスイッチング素子Ｍ１をオフする。以下、オンオフ指令信号に応答してスイッチング素子をオフすることを指令オフ動作と呼ぶ。
【００５６】
ローレベルのオンオフ指令信号ＳｇｄＨがゲート駆動部２２Ｈのバッファ回路ＢＦ１（図２）に到達するよりも前に、ハイレベルの異常検出信号ＳｆａＨがゲート駆動部２２Ｈのバッファ回路ＢＦ１に到達すると、ゲート駆動部２２Ｈによる検出オフ動作が行われる。逆に、ハイレベルの異常検出信号ＳｆａＨがゲート駆動部２２Ｈのバッファ回路ＢＦ１に到達するよりも前に、ローレベルのオンオフ指令信号ＳｇｄＨがゲート駆動部２２Ｈのバッファ回路ＢＦ１に到達すると、ゲート駆動部２２Ｈによる指令オフ動作が行われる。ゲート駆動部２２Ｈが検出オフ動作を行うと、スイッチング素子Ｍ１がソフト遮断される。一方、ゲート駆動部２２Ｈが指令オフ動作を行うと、スイッチング素子Ｍ１がハード遮断される可能性がある。
【００５７】
図６は、スイッチング素子Ｍ１がハード遮断される場合の各種信号の変化について説明するためのタイムチャートである。図６の例は、以下の点で図４の例と異なる。図６の例では、時点ｔ１５でオンオフ判定信号ＳｏｎＬがハイレベルになった後、時点ｔ２１でオンオフ指令信号ＳｃｔｌＨがローレベルになる。そのため、異常検出部２４Ｈによってアーム短絡が検出される前に、ゲート駆動部２２Ｈの指令オフ動作によってスイッチング素子Ｍ１がオフされる。したがって、スイッチング素子Ｍ１は、ハード遮断される。また、時点ｔ２３でゲート・ソース間電圧ＶｇｓＨがオフしきい値Ｖｔｈｏｆｆよりも小さくなる。それにより、異常検出部２４Ｈによってアーム短絡が検出される前に短絡が解消される。したがって、異常検出信号ＳｆａＨはローレベルに維持され、状態信号ＳｓｔＨに異常パルス信号Ｓｆｐは挿入されない。
【００５８】
図４および図６の例のような短絡は、ＴｙｐｅＩＩ短絡（ＭＯＳのチャネルが導通している場合）またはＴｙｐｅＩＩＩ短絡（ダイオードが導通している場合）と呼ばれる。これらの短絡は大電流が発生し得るので、一般的には短絡が検出されてから対象のスイッチング素子がソフト遮断されるまでの時間が十分短く設定される（例えば、特開２０１５−１３９２７１号公報参照）。
【００５９】
しかしながら、図６の例のように、検出オフ動作の前に指令オフ動作が行われ、スイッチング素子Ｍ１がハード遮断される場合がある。スイッチング素子Ｍ１がハード遮断される場合であっても、アーム短絡が発生してからハード遮断が行われるまでの時間が短いと、スイッチング素子Ｍ１に流れる電流は抑制される。そのため、スイッチング素子Ｍ１が破壊される可能性は低い。しかしながら、より信頼性を高めるためには、ハード遮断でなくソフト遮断が行われることが好ましい。
【００６０】
このような課題は、デッドタイムを短縮するために一方のスイッチング素子のオンオフ状態に基づいて他方のスイッチング素子を駆動する場合に発生する新たな課題である。このような課題について、公知文献には全く記載されていない。
【００６１】
このような課題を解決するため、スイッチング素子Ｍ１，Ｍ２のオン判定時間（スイッチング素子Ｍ１，Ｍ２がオンしてからオンオフ判定信号ＳｏｎＨ，ＳｏｎＬがハイレベルになるまでの時間）がオフ判定時間（スイッチング素子Ｍ１，Ｍ２がオフしてからオンオフ判定信号ＳｏｎＨ，ＳｏｎＬがローレベルになるまでの時間）よりも長く設定されてもよい。具体的には、オンオフ判定部２３Ｈ，２３Ｌの各々において、図２に示される抵抗Ｒ１１の値が抵抗Ｒ１１と抵抗Ｒ１２の並列値より十分に大きくなるように設定される。コンパレータＣＰ１のプラス側入力端子の電圧が上昇する速度は、抵抗Ｒ１１の値に依存する。一方、コンパレータＣＰ１のプラス側入力端子の電圧が下降する速度は、抵抗Ｒ１１と抵抗Ｒ１２の並列値に依存する。従って、抵抗Ｒ１１の値が大きいほど、オン判定時間が長くなり、抵抗Ｒ１２の値が小さいほど、オフ判定時間が短くなる。
【００６２】
図７は、オン判定時間が比較的長く設定された場合の種々の信号の変化について説明するためのタイムチャートである。図７の例は、以下の点で図４の例と異なる。図７の例では、オン判定時間が比較的長く設定されているので、時点ｔ１５でスイッチング素子Ｍ２のゲート・ソース間電圧ＶｇｓＬがオンしきい値Ｖｔｈｏｎより大きくなってから一定時間が経過した後の時点ｔ１５ａで、オンオフ判定信号ＳｏｎＬがハイレベルになる。時点ｔ１５から時点ｔ１５ａまでの時間がオン判定時間に相当する。この場合、指令オフ動作が行われるよりも前の時点ｔ１６で、異常検出部２４Ｈがアーム短絡を検出し、異常検出信号ＳｆａＨがハイレベルになる。それに応答して、ゲート駆動部２２Ｈによるスイッチング素子Ｍ１のソフト遮断が開始される。これにより、スイッチング素子Ｍ１がハード遮断でなくソフト遮断によりオフされるので、さらなる信頼性の向上が実現される。
【００６３】
オン判定時間は、例えば、異常検出部２４Ｈ，２４Ｌがアーム短絡の検出に要する時間よりも長く設定される。ただし、オンオフ判定信号ＳｏｎＨ，ＳｏｎＬが出力されてからオンオフ指令信号ＳｇｄＨ，ＳｇｄＬによってスイッチング素子Ｍ１，Ｍ２がオフされるまでの間には、絶縁通信部２０Ｈ，２０Ｌ等で信号の遅延が生じる。そのため、オン判定時間と、絶縁通信部２０Ｈ、２０Ｌ等で発生する遅延時間との総和が、アーム短絡の検出に要する時間よりも大きければよい。一方、デッドタイムの短縮のため、オフ判定時間は、オン判定時間に比べて十分に短く設定されることが好ましい。
【００６４】
スイッチング素子Ｍ１，Ｍ２の異常として、アーム短絡に代えて、温度異常、過電圧異常、過電流、故障または特性劣化等が検出されてもよい。スイッチング素子Ｍ１，Ｍ２の温度異常、過電圧異常、過電流、故障および特性劣化は、公知の検出方法によって検出することができる。
【００６５】
温度上昇または特性劣化が進行する時定数は例えば数ｍｓ以上であり、デッドタイムの時定数は例えば数百ｎｓ〜数μｓであるので、温度上昇または特性劣化が進行する時定数は、デッドタイムの時定数に比べて十分に大きい。そのため、制御部１０に要求される温度異常または特性劣化の検出のための時定数は、デッドタイムの時定数よりも十分に大きい。したがって、制御部１０は、デッドタイムを適切に確保しつつ時間的余裕をもって温度上昇または特性劣化からシステムを保護することができる。一方、短絡、過電圧、過電流または故障といった異常に対しては、上記のように、ゲート駆動部２２Ｈ，２２Ｌによって一次保護を行うことにより、制御部１０は、デッドタイムを適切に確保しつつ時間的余裕をもってシステム全体の二次保護を行うことができる。
【００６６】
以上説明したように、実施の形態１に係る半導体駆動装置１においては、オンオフ判定信号ＳｏｎＨ，ＳｏｎＬがそれぞれ絶縁通信部２０Ｈ，２０Ｌの専用のチャンネルを介して伝送されるのではなく、オンオフ判定信号ＳｏｎＨ，ＳｏｎＬおよび異常検出信号ＳｆａＨ，ＳｆａＬに基づいて状態信号ＳｓｔＨ，ＳｓｔＬが生成され、その状態信号ＳｓｔＨ，ＳｓｔＬがそれぞれ絶縁通信部２０Ｈ，２０Ｌの１つのチャンネルを介して伝送される。これにより、絶縁通信部２０Ｈ，２０Ｌに新たなチャンネルを設けることなく、制御部１０にスイッチング素子Ｍ１，Ｍ２のオンオフ状態を伝達することができる。したがって、半導体駆動装置１の大型化および高コスト化を抑制しつつデッドタイムを適切に短縮することができる。
【００６７】
［実施の形態２］
本発明の実施の形態２について、実施の形態１と異なる点を説明する。図８は、実施の形態２に係る半導体駆動装置１の状態信号生成部２１Ｈ、ゲート駆動部２２Ｈ、オンオフ判定部２３Ｈおよび異常検出部２４Ｈの具体的な構成例を示す概略的な回路図である。図８のゲート駆動部２２Ｈ、オンオフ判定部２３Ｈおよび異常検出部２４Ｈは、図２のゲート駆動部２２Ｈ、オンオフ判定部２３Ｈ、および異常検出部２４Ｈと同じ構成を有する。
【００６８】
図８の状態信号生成部２１Ｈは、ＡＮＤ回路Ａ４，Ａ５、インバータ回路ＩＮＶ５，ＩＮＶ６およびＯＲ回路Ｂ４を備える。異常検出部２４Ｈからの異常検出信号ＳｆａＨが、ＡＮＤ回路Ａ４の一方の入力端子に与えられるとともに、インバータ回路ＩＮＶ６を介してＡＮＤ回路Ａ５の一方の入力端子に与えられる。ＡＮＤ回路Ａ４の他方の入力端子には、オンオフ指令信号ＳｇｄＨがインバータ回路ＩＮＶ６を介して与えられる。ＡＮＤ回路Ａ４の出力信号およびＡＮＤ回路Ａ５の出力信号が、ＯＲ回路Ｂ４の一方および他方の入力端子に与えられる。この状態信号生成部２１Ｈにおいては、異常検出信号ＳｆａＨがローレベルである場合、オンオフ判定信号ＳｏｎＨが状態信号ＳｓｔＨとして出力され、異常検出信号ＳｆａＨがハイレベルである場合、オンオフ指令信号ＳｇｄＨの反転信号が状態信号ＳｓｔＨとして出力される。なお、状態信号生成部２１Ｌは、図８の状態信号生成部２１Ｈと同様の構成および機能を有する。
【００６９】
実施の形態２に係る半導体駆動装置１の制御部１０は、絶縁通信部２０Ｈ，２０Ｌによって伝送される状態信号ＳｆｂＨ，ＳｆｂＬと指令信号Ｓｃｏｍ，Ｓｃｏｍ’との差異に基づいて、異常の有無を判定する。図９は、実施の形態２に係る半導体駆動装置１の制御部１０の具体的な構成例を示す概略的な回路図である。図９のデッドタイム生成部１２Ｈ，１２Ｌは、図３のデッドタイム生成部１２Ｈ，１２Ｌと同じ構成を有する。図９のオン指令生成部１１は、カウンタ回路ＣＮ１，ＣＮ２およびＯＲ回路Ｂ３の代わりに、ＥＸＯＲ回路Ｂｘ１，Ｂｘ２、ローパスフィルタＬＰＦ１，ＬＰＦ２およびＯＲ回路Ｂ５を備える。ＥＸＯＲ回路Ｂｘ１の一方の入力端子には、状態信号ＳｆｂＬが与えられる。ＥＸＯＲ回路Ｂｘ１の他方の入力端子には、指令信号Ｓｃｏｍが与えられる。ＥＸＯＲ回路Ｂｘ２の一方の入力端子には、状態信号ＳｆｂＨが与えられる。ＥＸＯＲ回路Ｂｘ２の他方の入力端子には、指令信号Ｓｃｏｍ’が入力される。
【００７０】
ＥＸＯＲ回路Ｂｘ１は、差異判定信号ＳｘｏＬを出力する。状態信号ＳｆｂＬと指令信号Ｓｃｏｍとの間で論理（信号レベル）が異なると、差異判定信号ＳｘｏＬがハイレベルとなる。ＥＸＯＲ回路Ｂｘ２は、差異判定信号ＳｘｏＨを出力する。状態信号ＳｆｂＨと指令信号Ｓｃｏｍ’との間で論理（信号レベル）が異なると、差異判定信号ＳｘｏＨがハイレベルとなる。信号保持回路ＦＦ１から出力される異常保持信号ＳｆｂＦＦがローレベルである場合、指令信号Ｓｃｏｍはオン信号ＳｉｎＬと等しく、指令信号Ｓｃｏｍ’はオン信号ＳｉｎＨと等しい。異常が発生していない場合、大部分の期間において、状態信号ＳｆｂＬと指令信号Ｓｃｏｍとの間の間で論理は等しく、状態信号ＳｆｂＨと指令信号Ｓｃｏｍ’との間で論理は等しい。ただし、信号の伝送およびスイッチング素子Ｍ１，Ｍ２のオンオフ動作による遅延に起因して、状態信号ＳｆｂＬと指令信号Ｓｃｏｍとの間あるいは状態信号ＳｆｂＨと指令信号Ｓｃｏｍ’との間で一時的に論理が異なることがある。その場合、差異判定信号ＳｘｏＬ，ＳｘｏＨが一時的にハイレベルになる。以下、信号の伝送およびスイッチング素子Ｍ１，Ｍ２のオンオフ動作による遅延時間を総称して動作遅延時間と呼ぶ。また、デッドタイムにおいては、状態信号ＳｆｂＬと指令信号Ｓｃｏｍとの間あるいは状態信号ＳｆｂＨと指令信号Ｓｃｏｍ’との間で論理が異なるため、差異判定信号ＳｘｏＬまたは差異判定信号ＳｘｏＨが一時的にハイレベルになる。
【００７１】
ＥＸＯＲ回路Ｂｘ１から出力される差異判定信号ＳｘｏＬは、ローパスフィルタＬＰＦ１に与えられ、ＥＸＯＲ回路Ｂｘ２から出力される差異判定信号ＳｘｏＨは、ローパスフィルタＬＰＦ２に与えられる。ローパスフィルタＬＰＦ１は、差異判定信号ＳｘｏＬから高周波数成分を除去することにより異常信号ＳｃｎＬを生成する。ローパスフィルタＬＰＦ２は、差異判定信号ＳｘｏＨから高周波数成分を除去することにより異常信号ＳｃｎＨを生成する。この場合、差異判定信号ＳｘｏＬがローパスフィルタＬＰＦ１の時定数よりも長くハイレベルに保持された場合に、異常信号ＳｃｎＬがハイレベルになる。また、差異判定信号ＳｘｏＨがローパスフィルタＬＰＦ２の時定数よりも長くハイレベルに保持された場合に、異常信号ＳｃｎＨがハイレベルになる。ローパスフィルタＬＰＦ１，ＬＰＦ２の時定数は、例えば、一回のオン動作または一回のオフ動作に必要な動作遅延時間と一回のデッドタイムとの合計時間より長く設定される。また、ローパスフィルタＬＰＦ１，ＬＰＦ２の時定数が、キャリア周期Ｔｃよりも長く設定されてもよい。
【００７２】
異常信号ＳｃｎＬは、ＯＲ回路Ｂ５の一方の入力端子に与えられ、異常信号ＳｃｎＨは、ＯＲ回路Ｂ５の他方の入力端子に与えられる。ＯＲ回路Ｂ５の出力信号は信号保持回路ＦＦ１に与えられる。異常信号ＳｃｎＨ，ＳｃｎＬのいずれか一方がハイレベルになると、信号保持回路ＦＦ１から出力される異常保持信号ＳｆｂＦＦがハイレベルになる。
【００７３】
図１０は、実施の形態２における各種信号の変化およびスイッチング素子Ｍ１，Ｍ２のゲート・ソース間電圧の変化の一例を示すタイムチャートである。図１０の例について、図４の例と異なる点を説明する。図１０の例では、時点ｔ３１で異常が発生し、異常検出信号ＳｆａＨがハイレベルになる。これにより、状態信号ＳｓｔＨがオンオフ指令信号ＳｇｄＨの反転信号となる。このとき、オンオフ指令信号ＳｇｄＨはハイレベルであるので、状態信号ＳｓｔＨはローレベルになる。時点ｔ３２において、状態信号ＳｓｔＨより僅かに遅延して状態信号ＳｆｂＨがローレベルになる。
【００７４】
図１１は、指令信号Ｓｃｏｍ’，Ｓｃｏｍ、オンオフ指令信号ＳｃｔｌＨ，ＳｃｔｌＬ、状態信号ＳｆｂＨ，ＳｆｂＬ、差異判定信号ＳｘｏＨ，ＳｘｏＬおよび異常信号ＳｃｎＨ，ＳｃｎＬの変化の一例を示すタイムチャートである。時点ｔ１から時点ｔ４までの期間には、指令信号Ｓｃｏｍ’がローレベルであるのに対し、状態信号ＳｆｂＨがハイレベルである。そのため、差異判定信号ＳｘｏＨがハイレベルになる。また、時点ｔ１から時点ｔ７までの期間には、指令信号Ｓｃｏｍがハイレベルであるのに対し、状態信号ＳｆｂＬがローレベルである。そのため、差異判定信号ＳｘｏＬがハイレベルになる。同様に、時点ｔ８から時点ｔ１１までの期間には、指令信号Ｓｃｏｍがローレベルであるのに対し、状態信号ＳｆｂＬがハイレベルである。そのため、差異判定信号ＳｘｏＬがハイレベルになる。また、時点ｔ８から時点ｔ１３まで期間には、指令信号Ｓｃｏｍ’がハイレベルであるのに対し、状態信号ＳｆｂＨがローレベルである。そのため、差異判定信号ＳｘｏＨがハイレベルになる。
【００７５】
上記のように、異常の発生によって時点ｔ３２で状態信号ＳｆｂＨがローレベルになる。これにより、指令信号Ｓｃｏｍ’と状態信号ＳｆｂＨとの間で論理が不一致となり、差異判定信号ＳｘｏＨがハイレベルになる。時点ｔ３２からローパスフィルタＬＰＦ１の時定数Ｔｌｐが経過した時点ｔ３３において、異常信号ＳｃｎＨがハイレベルになる。これにより、図９の信号保持回路ＦＦ１から出力される異常保持信号ＳｆｂＦＦがハイレベルになり、オン信号ＳｉｎＨ，ＳｉｎＬがローレベルになる。このようにして、正常時の状態信号ＳｆｂＨ，ＳｆｂＬと異常発生時の状態信号ＳｆｂＨ，ＳｆｂＬとを正確に区別することができる。したがって、正常時の状態信号ＳｆｂＨ，ＳｆｂＬ（オンオフ判定信号ＳｏｎＨ，ＳｏｎＬ）に基づいて、デッドタイムを適切に短縮することができ、かつ異常発生時の状態信号ＳｆｂＨ，ＳｆｂＬに基づいて、システム全体の二次保護を適切に行うことができる。
【００７６】
［実施の形態３］
本発明の実施の形態３について、実施の形態１と異なる点を説明する。図１２は、実施の形態３に係る半導体駆動装置１の基本構成を示すブロック図である。図１２の例では、スイッチング素子Ｍ１，Ｍ２に加えて、スイッチング素子Ｍ１ｓ，Ｍ２ｓが設けられる。本例において、スイッチング素子Ｍ１ｓ，Ｍ２ｓは、それぞれＭＯＳＦＥＴである。スイッチング素子Ｍ１ｓは、スイッチング素子Ｍ１とドレイン端子およびゲート端子を共有し、スイッチング素子Ｍ２ｓは、スイッチング素子Ｍ２とドレイン端子およびゲート端子を供給する。本例では、スイッチング素子Ｍ１ｓ，Ｍ２ｓによってスイッチング素子Ｍ１、Ｍ２の異常として過電流が検出される。
【００７７】
図１３は、実施の形態３における状態信号生成部２１Ｈ、ゲート駆動部２２Ｈ、オンオフ判定部２３Ｈ、および異常検出部２４Ｈの具体的な構成例を示す概略的な回路図である。図１３の状態信号生成部２１Ｈ、ゲート駆動部２２Ｈおよびオンオフ判定部２３Ｈは、図２の状態信号生成部２１Ｈ、ゲート駆動部２２Ｈおよびオンオフ判定部２３Ｈと同じ構成を有する。異常検出部２４Ｌは、図１３の異常検出部２４Ｈと同じ構成を有する。図１３の異常検出部２４Ｈは、図２の抵抗Ｒ１６〜Ｒ１８、ダイオードＤ２，Ｄ３、トランジスタＴｒ５および定電流源Ｉｄｃ１の代わりに、抵抗Ｒ２１，Ｒ２２を備える。コンパレータＣＰ２のプラス側入力端子は、抵抗Ｒ２２を介してスイッチング素子Ｍ２ｓのソース端子ＳｏｕｒｅＨｓに接続される。この異常検出部２４Ｈにおいては、スイッチング素子Ｍ１ｓの電流が抵抗Ｒ２１により電圧に変換され、コンパレータＣＰ２の出力信号がハイレベルになることにより、過電流が検出される。
【００７８】
実施の形態３に係る半導体駆動装置１においても、上記実施の形態１と同様に、絶縁通信部２０Ｈ，２０Ｌに新たなチャンネルを設けることなく、制御部１０にスイッチング素子Ｍ１，Ｍ２のオンオフ状態を伝達することができる。したがって、半導体駆動装置１の大型化および高コスト化を抑制しつつデッドタイムを適切に短縮することができる。
【００７９】
［実施の形態４］
本発明の実施の形態４について、実施の形態１と異なる点を説明する。図１４は、実施の形態４に係る半導体駆動装置１の基本構成を示すブロック図である。図１４の例では、スイッチング素子Ｍ１、Ｍ２の寄生インダクタンスに基づいてスイッチング素子Ｍ１，Ｍ２の異常として過電流が検出される。図１４においては、スイッチング素子Ｍ１の寄生インダクタンスを有するインダクタＬ１およびスイッチング素子Ｍ２の寄生インダクタンスを有するインダクタＬ２が模式的に示される。
【００８０】
図１５は、実施の形態４における状態信号生成部２１Ｈ、ゲート駆動部２２Ｈ、オンオフ判定部２３Ｈ、および異常検出部２４Ｈの具体的な構成例を示す概略的な回路図である。図１５の状態信号生成部２１Ｈ、ゲート駆動部２２Ｈおよびオンオフ判定部２３Ｈは、図２の状態信号生成部２１Ｈ、ゲート駆動部２２Ｈおよびオンオフ判定部２３Ｈと同じ構成を有する。異常検出部２４Ｌは、図１５の異常検出部２４Ｈと同じ構成を有する。
【００８１】
図１５の異常検出部２４Ｈは、図２の抵抗Ｒ１６〜Ｒ１８、ダイオードＤ２，Ｄ３、トランジスタＴｒ５および定電流源Ｉｄｃ１の代わりに、オペアンプＯＰ１、コンデンサＣ６および抵抗Ｒ２５，Ｒ２６，Ｒ２７を備える。オペアンプＯＰ１のマイナス側入力端子は、抵抗Ｒ２５を介してソース端子ＳｏｕｒｃｅＨｔに接続される。オペアンプＯＰ１の出力端子は、コンパレータＣＰ２のプラス側入力端子に接続される。この場合、図１４のインダクタＬ１に発生する電圧がオペアンプＯＰ１で積分され、コンパレータＣＰ２の出力信号がハイレベルになることによって過電流が検出される。
【００８２】
実施の形態４に係る半導体駆動装置１においても、上記実施の形態１と同様に、絶縁通信部２０Ｈ，２０Ｌに新たなチャンネルを設けることなく、制御部１０にスイッチング素子Ｍ１，Ｍ２のオンオフ状態を伝達することができる。したがって、半導体駆動装置１の大型化および高コスト化を抑制しつつデッドタイムを適切に短縮することができる。
【００８３】
［実施の形態５］
本発明の実施の形態５に係る電力変換装置について説明する。図１６は、実施の形態５に係る電力変換装置の構成を示す回路図である。図１６の電力変換装置１００は、インバータ装置７３および上記実施の形態１〜４のいずれかに係る半導体駆動装置１を備える。インバータ装置７３は、電力変換部の例であり、スイッチング素子Ｍ３〜Ｍ８および出力コンデンサ８２を有する。インバータ装置７３は、いわゆる３相インバータである。インバータ装置７３は、電力変換部の例であり、直流電源７０の直流電力を３相交流電力に変換し、変換された交流電力を交流負荷であるモータ７４に供給する。本例において、スイッチング素子Ｍ３〜Ｍ８は、パワーＭＯＳＦＥＴ である。半導体駆動装置１は、スイッチング素子Ｍ３〜Ｍ８を駆動する。
【００８４】
この場合、実施の形態１〜４のいずれかに係る半導体駆動装置１が用いられるので、半導体駆動装置１の大型化および高コスト化を抑制しつつデッドタイムを適切に短縮することができる。また、デッドタイムの短縮によってインバータ装置７３の電力変換効率を向上することができる。さらに、スイッチング素子Ｍ３〜Ｍ８としてワイドバンドギャップ半導体を用いたＳｉＣ−ＭＯＳＦＥＴが適用される場合には、ＳｉＣの結晶欠陥に起因する寄生ダイオードの通電劣化を抑制することができ、インバータ装置７３の信頼性の向上および製品寿命の増加を実現することができる。
【００８５】
なお、本実施の形態では、電力変換部として３相インバータが用いられるが、本発明はこれに限られるものではなく、任意の相数のインバータが用いられてもよい。また、電力変換部としてインバータ装置７３の代わりに交流電力を直流電力に変換するＡＣ−ＤＣコンバータを含む電力変換装置に実施の形態１〜４のいずれかに係る半導体駆動装置１が適用されてもよい。
【００８６】
［実施の形態６］
本発明の実施の形態６に係る電力変換装置について説明する。図１７は、実施の形態６に係る電力変換装置の構成を示す回路図である。図１７の電力変換装置１５０は、昇圧コンバータ７１および上記実施の形態１〜４のいずれかに係る半導体駆動装置１を備える。昇圧コンバータ７１は、電圧変換部の例であり、スイッチング素子Ｍ１１，Ｍ１２、入力コンデンサ８０、出力コンデンサ８２および昇圧リアクトル８１を備える。本例において、スイッチング素子Ｍ１１，Ｍ１２は、パワーＭＯＳＦＥＴ である。
【００８７】
昇圧コンバータ７１は、直流電源７０の電圧を昇圧して直流負荷７２に電力を供給する。半導体駆動装置１は、スイッチング素子Ｍ１１，Ｍ１２を駆動する。
【００８８】
本実施の形態では、昇圧リアクトル８１を小型化するために、スイッチング素子Ｍ１１，Ｍ１２としてワイドバンドギャップ半導体を用いた高速スイッチング素子が適用される。これにより、キャリア周期の短縮が可能となる。例えば、キャリア周期Ｔｃが１０μｓとなり、オンデューティが５０％となるようにスイッチング素子Ｍ１１，Ｍ１２が駆動される。その場合、スイッチング素子Ｍ１１，Ｍ１２を駆動するためのオンオフ指令信号の理想的なパルス幅は５μｓとなる。しかしながら、実際にはデッドタイムを設ける必要があるので、例えば、スイッチング素子Ｍ１１，Ｍ１２のターンオン時およびターンオフ時のデッドタイムが０．５μｓである場合、オンオフ指令信号の実効的なパルス幅は４μｓに減少する。この場合、導通特性が悪い寄生ダイオードに電流が流れる時間の割合が多くなり、電力変換効率が低下する。さらに、デッドタイムの追加によって実効的な最大オンデューティが減少するため、昇圧可能な範囲が縮小する。
【００８９】
これに対し、本実施形態に係る昇圧コンバータ７１では、半導体駆動装置１が上記のようにしてデッドタイムを短縮することが可能であるため、電力変換効率の低下が防止され、昇圧可能な範囲が広がる。
【００９０】
本実施の形態のようにキャリア周期が短縮化された場合に適した状態信号の生成方法について説明する。実施の形態１の状態信号生成部２１Ｈ，２１Ｌ（図２）においては、異常発生時に、キャリア周期Ｔｃよりも短いパルス周期を有する異常パルス信号Ｓｆｐが状態信号に挿入される。その場合、絶縁通信部２０Ｈ，２０Ｌに要求される信号帯域に制約が生じたり、あるいは制御部１０に設けられるマイクロコンピュータ等の演算速度に制約が生じたりする。そこで、本実施の形態では、例えば、パルス信号発生源ＣＬＫ１により出力される異常パルス信号Ｓｆｐのパルス周期がキャリア周期Ｔｃよりも大きく設定される。
【００９１】
図１８は、図１７の半導体駆動装置１が備える制御部１０の具体的な構成例を示す概略的な回路図である。図１８のデッドタイム生成部１２Ｈ，１２Ｌは、図３のデッドタイム生成部１２Ｈ，１２Ｌと同じ構成を有する。図１８のオン指令生成部１１は、カウンタ回路ＣＮ１，ＣＮ２およびＯＲ回路Ｂ３のかわりに、ローパスフィルタＬＰＦ３，ＬＰＦ４およびＯＲ回路Ｂ６を備える。ローパスフィルタＬＰＦ３には、状態信号ＳｆｂＬが与えられ、ローパスフィルタＬＰＦ４には、状態信号ＳｆｂＨが与えられる。ローパスフィルタＬＰＦ３は、状態信号ＳｆｂＬから高周波数成分を除去することによって異常信号ＳｌｐＬを生成する。ローパスフィルタＬＰＦ４は、状態信号ＳｆｂＨから高周波数成分を除去することによって異常信号ＳｌｐＨを生成する。ローパスフィルタＬＰＦ３，ＬＰＦ４の各々の時定数は、昇圧コンバータ７１のキャリア周期Ｔｃよりも大きくかつパルス信号発生源ＣＬＫ１により出力される異常パルス信号Ｓｆｐのパルス幅よりも小さく設定される。
【００９２】
図１９は、異常信号ＳｌｐＨ，ＳｌｐＬと他の種々の信号との関係について説明するためのタイムチャートである。図１９の例では、時点ｔ４１でスイッチング素子Ｍ１１の異常が検出される。時点ｔ４１より前の期間には、状態信号ＳｆｂＨ，ＳｆｂＬがスイッチング素子Ｍ１，Ｍ２のオンオフ状態を表しており、状態信号ＳｆｂＨ，ＳｆｂＬのパルス周期がキャリア周期Ｔｃより小さい。そのため、ローパスフィルタＬＰＦ３，ＬＰＦ４から出力される異常信号ＳｌｐＨ、ＳｌｐＬは、ローレベルに維持される。一方、時点ｔ４１で異常が検出されると、キャリア周期Ｔｃよりも大きいパルス周期Ｔｆを有する異常パルス信号Ｓｆｐが状態信号ＳｆｂＨに挿入される。時点ｔ４２で状態信号ＳｆｂＨのパルス幅がローパスフィルタＬＰＦ４の時定数を超える。これにより、ローパスフィルタＬＰＦ４から出力される異常信号ＳｌｐＨがハイレベルになる。その結果、信号保持回路ＦＦ１から出力される異常保持信号ＳｆｂＦＦがハイレベルになり、オン信号ＳｉｎＨ，ＳｉｎＬがローレベルになる。このようにして、正常時の状態信号ＳｆｂＨ，ＳｆｂＬと異常発生時の状態信号ＳｆｂＨ，ＳｆｂＬとを正確に区別することができる。したがって、正常時の状態信号ＳｆｂＨ，ＳｆｂＬ（オンオフ判定信号ＳｏｎＨ，ＳｏｎＬ）に基づいて、デッドタイムを適切に短縮することができ、かつ異常発生時の状態信号ＳｆｂＨ，ＳｆｂＬ（異常パルス信号Ｓｆｐ）に基づいて、電力変換装置１５０全体の二次保護を適切に行うことができる。さらに、絶縁通信部２０Ｈ，２０Ｌに要求される信号帯域の制約ならびに制御部１０の演算速度の制約が緩和される。
【００９３】
実施の形態６に係る電力変換装置１５０においては、実施の形態１〜４のいずれかに係る半導体駆動装置１が用いられるので、半導体駆動装置１の大型化および高コスト化を抑制しつつデッドタイムを適切に短縮することができる。また、絶縁通信部の伝送性能やマイクロコンピュータの演算性能に依存することなく、デッドタイムの短縮と異常発生時の保護機能との両立が実現される。
【００９４】
図１７の例は、電圧変換部として昇圧コンバータ７１を含む電力変換装置１５０に半導体駆動装置１が適用された例であるが、電圧変換部として昇圧コンバータ７１の代わりに降圧コンバータまたは昇降圧コンバータを含む電力変換装置に実施の形態１〜４のいずれかに係る半導体駆動装置１が適用されてもよい。
【００９５】
［実施の形態７］
本発明の実施の形態７に係る電力変換装置について説明する。図２０は、実施の形態７に係る電力変換装置の構成を示す回路図である。図２０の電力変換装置２００は、昇圧型インバータシステムであり、図１６のインバータ装置７３および図１７の昇圧コンバータ７１を備える。直流電源７０の直流電圧が昇圧コンバータ７１により昇圧され、昇圧された直流電圧がインバータ装置７３により交流に変換され、変換された交流電力がモータ７４に供給されることによってモータ７４が駆動される。本実施の形態に係る電力変換装置２００は、例えば電動自動車に適用される。
【００９６】
実施の形態７に係る電力変換装置２００においては、実施の形態１〜４のいずれかに係る半導体駆動装置１が用いられるので、半導体駆動装置１の大型化および高コスト化を抑制しつつデッドタイムを適切に短縮することができる。また、実施の形態６と同様に、絶縁通信部の伝送性能やマイクロコンピュータの演算性能に依存することなく、デッドタイムの短縮と異常発生時の保護機能との両立が実現される。さらに、実施の形態５と同様に、デッドタイムの短縮によってインバータ装置７３の電力変換効率を向上することができる。また、スイッチング素子Ｍ３〜Ｍ８としてＳｉＣ−ＭＯＳＦＥＴが適用される場合には、ＳｉＣの結晶欠陥に起因する寄生ダイオードの通電劣化を抑制することができ、インバータ装置７３の信頼性の向上および製品寿命の増加を実現することができる。
【００９７】
図２０の例は、電圧変換部として昇圧コンバータ７１を含みかつ電力変換部としてインバータ装置７３を含む電力変換装置２００に実施の形態１〜４のいずれかの半導体駆動装置１が適用された例であるが、電圧変換部として昇圧コンバータ７１の代わりに降圧コンバータまたは昇降圧コンバータを含む電力変換装置に実施の形態１〜４のいずれかに係る半導体駆動装置１が適用されてもよく、あるいは電力変換部としてインバータ装置７３の代わりに交流電力を直流電力に変換するＡＣ−ＤＣコンバータを含む電力変換装置に実施の形態１〜４のいずれかに係る半導体駆動装置１が適用されてもよい。
【００９８】
［他の実施の形態］
上記実施の形態では、半導体スイッチング素子としてＭＯＳＦＥＴが用いられるが、半導体スイッチング素子はこれに限定されない。例えば、ＭＯＳＦＥＴに代えて、ＩＧＢサイリスタまたはＧＴＯ（Gate Turn-off thyristor）が半導体スイッチング素子として用いられてもよい。
【００９９】
上記実施の形態では、直列に接続された一対のスイッチング素子のうち一方のスイッチング素子のオンオフ状態に基づいて他方のスイッチング素子の駆動タイミングが制御されるが、本発明はこれに限らない。３つ以上の複数のスイッチング素子が直列に接続され、その複数のスイッチング素子のうち一のスイッチング素子のオンオフ状態に基づいて他のスイッチング素子の駆動タイミングが制御されてもよい。
【０１００】
上記実施の形態では、制御部１０のオン指令生成部１１およびデッドタイム生成部１２Ｈ，１２Ｌがハードウェアで実現されるが、制御部１０の各機能がソフトウェアで実現されてもよい。図２１は、制御部１０の各機能がソフトウェアで実現される例を示す図である。図２１の例では、制御部１０が、処理装置（プロセッサ）５１および記憶装置（メモリ）５２を備える。処理装置５１は、例えばＣＰＵ（中央演算処理装置）であり、記憶装置５２に記憶されたプログラムを読み出して実行することにより、上記実施の形態における制御部１０の各機能を実現することができる。
【０１０１】
上記実施の形態では、絶縁通信部２０Ｈ，２０Ｌにより伝送されたオンオフ指令信号ＳｇｄＨ，ＳｇｄＬに基づいてゲート駆動部がスイッチング素子Ｍ１，Ｍ２を駆動するが、本発明はこれに限らない。絶縁通信部２０Ｈ，２０Ｌにより伝送されたオンオフ指令信号ＳｇｄＨ，ＳｇｄＬがスイッチング素子Ｍ１，Ｍ２を直接的に駆動してもよい。
【符号の説明】
【０１０２】
１              半導体駆動装置
１０            制御部
１１            オン指令生成部
１２Ｈ、１２Ｌ  デッドタイム生成部
２０Ｈ、２０Ｌ  絶縁通信部
２１Ｈ、２１Ｌ  状態信号生成部
２２Ｈ、２２Ｌ  ゲート駆動部
２３Ｈ、２３Ｌ  オンオフ判定部
２４Ｈ、２４Ｌ  異常検出部
Ｍ１〜Ｍ８      スイッチング素子
ＣＬＫ１        パルス信号発生源
ＭＭ１  信号幅伸長回路
ＦＦ１          信号保持回路
ＬＰ１〜ＬＰ４  ローパスフィルタ
ＣＮ１，ＣＮ２  カウンタ回路
【図１】
2019193834.tif 000003
【図２】
2019193834.tif 000004
【図３】
2019193834.tif 000005
【図４】
2019193834.tif 000006
【図５】
2019193834.tif 000007
【図６】
2019193834.tif 000008
【図７】
2019193834.tif 000009
【図８】
2019193834.tif 000010
【図９】
2019193834.tif 000011
【図１０】
2019193834.tif 000012
【図１１】
2019193834.tif 000013
【図１２】
2019193834.tif 000014
【図１３】
2019193834.tif 000015
【図１４】
2019193834.tif 000016
【図１５】
2019193834.tif 000017
【図１６】
2019193834.tif 000018
【図１７】
2019193834.tif 000019
【図１８】
2019193834.tif 000020
【図１９】
2019193834.tif 000021
【図２０】
2019193834.tif 000022
【図２１】
2019193834.tif 000023
【国際調査報告】
2019193834.tif 000024
2019193834.tif 000025