(57)【要約】  直列多重インバータ（１）は、電力変換部（１０）と、駆動信号生成部（４１）と、駆動信号出力部（４２）とを備える。駆動信号生成部（４１）は、ｎを３以上の整数として、位相が順次ずれたｎ個の矩形波電圧の各々をｎ台の単相インバータ（１５１〜１５ｎ）のうち互いに異なる単相インバータから出力させるｎ個の駆動信号（Ｓｐ１〜Ｓｐｎ）を生成する。駆動信号出力部（４２）は、ｍを自然数としｎと互いに素である自然数または１をｐとして、電力変換部（１０）の出力電圧周期の半分のｍ倍の時間毎に、ｎ台の単相インバータ（１５１〜１５ｎ）のうち各々異なる単相インバータへのｎ個の駆動信号（Ｓｐ１〜Ｓｐｎ）の組み合わせにおいてｎ個の駆動信号（Ｓｐ１〜Ｓｐｎ）に各々対応する単相インバータをｐ台ずつずらすローテーションを行ってｎ個の駆動信号（Ｓｐ１〜Ｓｐｎ）をｎ台の単相インバータ（１５１〜１５ｎ）へ出力する。
2019146124.tif 000002
【特許請求の範囲】
【請求項１】
ｎを３以上の整数として、ｎ台の単相インバータを有し、前記ｎ台の単相インバータの出力端子が直列に接続された電力変換部と、
位相が順次ずれたｎ個の矩形波電圧の各々を前記ｎ台の単相インバータのうち互いに異なる単相インバータから出力させるｎ個の駆動信号を生成する駆動信号生成部と、
ｍを自然数とし前記ｎと互いに素である自然数または１をｐとして、前記電力変換部の出力電圧周期の半分のｍ倍の時間毎に、前記ｎ台の単相インバータのうち各々異なる単相インバータへの前記ｎ個の駆動信号の組み合わせにおいて前記ｎ個の駆動信号に各々対応する単相インバータをｐ台ずつずらすローテーションを行って前記ｎ個の駆動信号を前記ｎ台の単相インバータへ出力する駆動信号出力部とを備える
ことを特徴とする直列多重インバータ。
【請求項２】
前記ｐの設定操作を受け付ける操作受付部を備え、
前記駆動信号出力部は、
前記操作受付部によって受け付けた前記ｐに基づいて、前記ｎ個の駆動信号を前記ｎ台の単相インバータへ出力する
ことを特徴とする請求項１に記載の直列多重インバータ。
【請求項３】
前記ｐは、互いに異なる第１の数と第２の数とを含み、
前記電力変換部の出力電圧を検出する電圧検出部と、
前記電力変換部の出力電流を検出する電流検出部と、
前記電圧検出部によって検出された前記出力電圧と前記電流検出部によって検出された前記出力電流とに基づいて、前記出力電流の位相が前記出力電圧の位相から進んでいるか遅れているかを判定する判定部と、を備え、
前記駆動信号出力部は、
前記判定部によって前記出力電流の位相が前記出力電圧の位相から遅れていると判定された場合に、前記組み合わせにおいて前記ｎ個の駆動信号に各々対応する単相インバータを前記第１の数ずつずらすローテーションを行って前記ｎ個の駆動信号を前記ｎ台の単相インバータへ出力し、前記判定部によって前記出力電流の位相が前記出力電圧の位相から進んでいると判定された場合に、前記組み合わせにおいて前記ｎ個の駆動信号に各々対応する単相インバータを前記第２の数ずつずらすローテーションを行って前記ｎ個の駆動信号を前記ｎ台の単相インバータへ出力する
ことを特徴とする請求項１に記載の直列多重インバータ。
【請求項４】
ｋを自然数として、前記ｎは、２×ｋ＋１であり、
前記ｐは、ｎ／２＋１／２およびｎ／２−１／２のうち少なくとも１つである
ことを特徴とする請求項２または３に記載の直列多重インバータ。
【請求項５】
ｋを自然数として、前記ｎは、４×ｋであり、
前記ｐは、ｎ／２＋１およびｎ／２−１のうち少なくとも１つである
ことを特徴とする請求項２または３に記載の直列多重インバータ。
【請求項６】
ｋを自然数として、前記ｎは、４×ｋ＋２であり、
前記ｐは、ｎ／２＋２およびｎ／２−２のうち少なくとも１つである
ことを特徴とする請求項２または３に記載の直列多重インバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の単相インバータの出力端子が直列に接続された直列多重インバータに関する。
【背景技術】
【０００２】
従来、複数の単相インバータの各々から出力された互いに位相が異なる矩形波電圧を合成し、合成した電圧を出力する直列多重インバータが知られている。この種の直列多重インバータに関し、特許文献１には、複数の単相インバータに各々対応する複数のパルス幅変調（Pulse  Width  Modulation，ＰＷＭ）信号が変化するタイミングを単相インバータ間で入れ替えることによって各単相インバータからの矩形波電圧の出力時間の長さを均等化する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３２０１０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来の直列多重インバータでは、単相インバータ間で矩形波電圧の出力時間の長さを均等化することができる。しかしながら、各単相インバータの出力電力は、各単相インバータの瞬時出力電圧と瞬時出力電流との積で決定されることから、上記従来の直列多重インバータでは、単相インバータ間で出力電力のばらつきが大きいという課題がある。【０００５】
本発明は、上記に鑑みてなされたものであって、単相インバータ間で出力電力の均等化を図ることができる直列多重インバータを得ることを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明の直列多重インバータは、電力変換部と、駆動信号生成部と、駆動信号出力部とを備える。電力変換部は、ｎを３以上の整数として、ｎ台の単相インバータを有し、ｎ台の単相インバータの出力端子が直列に接続される。駆動信号生成部は、位相が順次ずれたｎ個の矩形波電圧の各々をｎ台の単相インバータのうち互いに異なる単相インバータから出力させるｎ個の駆動信号を生成する。駆動信号出力部は、ｍを自然数としｎと互いに素である自然数または１をｐとして、電力変換部の出力電圧周期の半分のｍ倍の時間毎に、ｎ台の単相インバータのうち各々異なる単相インバータへのｎ個の駆動信号の組み合わせにおいてｎ個の駆動信号に各々対応する単相インバータをｐ台ずつずらすローテーションを行ってｎ個の駆動信号をｎ台の単相インバータへ出力する。
【発明の効果】
【０００７】
本発明によれば、単相インバータ間で出力電力の均等化を図ることができる、という効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１にかかる直列多重インバータの構成例を示す図
【図２】実施の形態１にかかる単相インバータの構成例を示す図
【図３】実施の形態１にかかるゲートドライバから出力されるゲート信号と単相インバータの出力電圧の波形との関係を示す図
【図４】実施の形態１にかかる駆動信号生成部の構成例を示す図
【図５】実施の形態１にかかる複数の単相インバータの出力電圧の例を示す図
【図６】実施の形態１にかかる複数の単相インバータの出力電圧の例を示す図
【図７】実施の形態１にかかる複数の単相インバータの出力電圧の例を示す図
【図８】実施の形態１にかかる直列多重インバータの出力電圧の波形および出力電流の波形の一例を示す図
【図９】実施の形態１にかかる直列多重インバータの出力電圧の波形および出力電流の波形の一例を示す図
【図１０】図９に示す状態の各単相インバータの出力電圧の波形および出力電力の波形の一例を示す図
【図１１】実施の形態１にかかる直列多重インバータの電流遅れ位相の場合における出力電圧の波形および出力電流の波形の一例を示す図
【図１２】実施の形態１にかかる直列多重インバータの電流遅れ位相の場合における出力電圧の波形および出力電流の波形の一例を示す図
【図１３】図１２に示す状態の各単相インバータの出力電圧の波形および出力電力の波形の一例を示す図
【図１４】実施の形態１にかかる直列多重インバータの電流遅れ位相の場合における出力電圧、出力電流、および出力タイミングの関係の一例を示す図
【図１５】実施の形態１にかかる直列多重インバータの電流遅れ位相の場合における出力電力、出力電流、および出力タイミングの関係の一例を示す図
【図１６】更新周期毎の各単相インバータからの矩形波電圧の出力タイミングの一例を示す図
【図１７】実施の形態１にかかる直列多重インバータの進み位相の場合における出力電圧、出力電流、および出力タイミングの関係の一例を示す図
【図１８】実施の形態１にかかる直列多重インバータの進み位相の場合における出力電力、出力電流、および出力タイミングの関係の一例を示す図
【図１９】更新周期毎の各単相インバータからの矩形波電圧の出力タイミングの他の例を示す図
【図２０】実施の形態１にかかる制御部の処理の一例を示すフローチャート
【図２１】実施の形態１にかかる直列多重インバータの制御部のハードウェア構成例を示す図
【図２２】実施の形態２にかかる直列多重インバータの構成例を示す図
【図２３】実施の形態２にかかる制御部の決定処理の一例を示すフローチャート
【発明を実施するための形態】
【０００９】
以下に、本発明の実施の形態にかかる直列多重インバータを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１０】
実施の形態１．
図１は、本発明の実施の形態１にかかる直列多重インバータの構成例を示す図である。図１に示すように、実施の形態１にかかる直列多重インバータ１は、電力変換部１０と、電圧検出部２０と、電流検出部３０と、電力変換部１０を制御して電力変換部１０から出力電圧Ｖｏを出力させる制御部４０と、操作部５０とを備える。
【００１１】
電力変換部１０は、単相交流電源２から出力される交流電力を任意の周波数および振幅の交流電力に変換することができる。例えば、電力変換部１０は、単相交流電源２から出力される交流電力を１ｋＨｚ以上の高周波の交流電力へ変換することができる。なお、電力変換部１０は、単相交流電源２から出力される交流電力を１ｋＨｚ未満の周波数の交流電力へ変換することもできる。
【００１２】
電力変換部１０は、ｎ個の電力変換ブロック１１１〜１１ｎを備える。「ｎ」は、３以上の整数である。電力変換ブロック１１１は、トランス１２１、整流回路１３１、コンデンサ１４１、および単相インバータ１５１を備える。電力変換ブロック１１２は、トランス１２２、整流回路１３２、コンデンサ１４２、および単相インバータ１５２を備える。
【００１３】
電力変換ブロック１１３〜１１ｎの各々も、電力変換ブロック１１１，１１２と同様に、トランス１２３〜１２ｎの一つと、整流回路１３３〜１３ｎの一つと、コンデンサ１４３〜１４ｎの一つと、単相インバータ１５３〜１５ｎの一つとを備える。このように、電力変換ブロック１１１〜１１ｎは、互いに同様の構成を有しているため、以下においては、電力変換ブロック１１１の構成について詳細に説明する。
【００１４】
トランス１２１の一次巻線は、単相交流電源２に接続されており、単相交流電源２から出力される交流電圧Ｖａｃをトランス１２１の巻線比で決まる振幅の交流電圧へ変換して出力する。
【００１５】
整流回路１３１は、トランス１２１の二次巻線に接続されており、トランス１２１から出力される交流電圧を整流する。整流回路１３１は、例えば、全波整流回路、半波整流回路、またはフルブリッジ回路である。なお、整流回路１３１は、トランス１２１から出力される交流電圧を整流することができればよく、全波整流回路、半波整流回路、およびフルブリッジ回路に限定されない。
【００１６】
コンデンサ１４１は、整流回路１３１の出力電圧を平滑する。整流回路１３１およびコンデンサ１４１によって、トランス１２１から出力される交流電圧が直流電圧Ｖｄｃに変換される。
【００１７】
単相インバータ１５１は、制御部４０により制御され、整流回路１３１およびコンデンサ１４１によって生成される直流電圧Ｖｄｃを矩形波電圧へ変換して出力することができる。
【００１８】
電力変換ブロック１１２〜１１ｎは、電力変換ブロック１１１と同様に、矩形波電圧を生成して出力する。以下、説明を分かりやすくするために、単相インバータ１５１〜１５ｎが各々出力する電圧を出力電圧ＶＩＮＶ１〜ＶＩＮＶｎと表す。なお、出力電圧ＶＩＮＶ１〜ＶＩＮＶｎの各々を区別せずに示すときには、出力電圧ＶＩＮＶと呼ぶ。
【００１９】
単相インバータ１５１〜１５ｎの出力端子１６１，１７１，１６２，１７２，・・・，１６ｎ−１，１７ｎ−１，１６ｎ，１７ｎは互いに直列に接続される。これにより、単相インバータ１５１〜１５ｎの出力電圧ＶＩＮＶ１〜ＶＩＮＶｎが合成され、合成結果が電力変換部１０の出力電圧Ｖｏとして出力される。
【００２０】
電力変換部１０の出力電圧Ｖｏは、負荷３に供給される。図１に示す直列多重インバータ１では、電力変換部１０の出力電圧Ｖｏを負荷３に直接供給しているが、直列多重インバータ１は、電力変換部１０と負荷３との間に不図示の高調波フィルタまたは高調波トランスを設けた構成であってもよい。高調波フィルタは、例えば、ＬＣフィルタである。
【００２１】
なお、以下、トランス１２１〜１２ｎの各々を区別せずに示すときには、トランス１２と呼び、整流回路１３１〜１３ｎの各々を区別せずに示すときには、整流回路１３と呼ぶ。また、コンデンサ１４１〜１４ｎの各々を区別せずに示すときには、コンデンサ１４と呼び、単相インバータ１５１〜１５ｎの各々を区別せずに示すときには、単相インバータ１５と呼ぶ。
【００２２】
図１に示す例では、各電力変換ブロック１１１〜１１ｎは、トランス１２、整流回路１３、およびコンデンサ１４を有する構成であるが、トランス１２、整流回路１３、およびコンデンサ１４に代えて直流電圧Ｖｄｃを出力する直流電源を設けた構成であってもよい。
【００２３】
図２は、実施の形態１にかかる単相インバータの構成例を示す図である。図２に示すように、単相インバータ１５１は、フルブリッジ接続された４つのスイッチング素子Ｑ１〜Ｑ４と、スイッチング素子Ｑ１〜Ｑ４の各々に逆並列に接続されたダイオードＤ１〜Ｄ４と、ゲートドライバ１８とを備える。
【００２４】
ゲートドライバ１８は、制御部４０から出力される後述する駆動信号に基づいて、ゲート信号Ｓｇ１〜Ｓｇ４を生成し、生成したゲート信号Ｓｇ１〜Ｓｇ４を各々スイッチング素子Ｑ１〜Ｑ４のゲートへ出力する。これにより、スイッチング素子Ｑ１〜Ｑ４がオンオフ制御されて単相インバータ１５１から出力電圧ＶＩＮＶ１が生成され出力される。スイッチング素子Ｑ１〜Ｑ４は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field-Effect  Transistor）およびＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）に代表される半導体スイッチング素子である。
【００２５】
図３は、実施の形態１にかかるゲートドライバから出力されるゲート信号と単相インバータの出力電圧の波形との関係を示す図である。図３に示すように、ゲート信号Ｓｇ１〜Ｓｇ４によって矩形波電圧を含む出力電圧ＶＩＮＶ１が生成される。なお、図３において、「Ｔｏ」は、直列多重インバータ１の出力電圧Ｖｏの基本波周期を示す出力電圧周期である。また、「＋Ｖａ」は、単相インバータ１５１が出力する正の矩形波電圧の電圧値であり、「−Ｖａ」は、単相インバータ１５１が出力する負の矩形波電圧の電圧値である。
【００２６】
制御部４０から各単相インバータ１５へ出力される駆動信号は、ゲート信号Ｓｇ１〜Ｓｇ４の各々と同一波形の４つのＰＷＭ（Pulse  Width  Modulation）信号から構成され、ゲートドライバ１８に増幅されてスイッチング素子Ｑ１〜Ｑ４へ出力される。なお、制御部４０からの駆動信号に基づいてゲートドライバ１８がゲート信号Ｓｇ１〜Ｓｇ４を生成することができればよく、駆動信号は上述した例に限定されない。例えば、制御部４０から各単相インバータ１５へ出力される駆動信号は、１つまたは２つのＰＷＭ信号から構成されていてもよい。すなわち、ゲートドライバ１８は、１つまたは２つのＰＷＭ信号から構成される駆動信号から、ゲート信号Ｓｇ１〜Ｓｇ４を生成して出力する構成であってもよい。
【００２７】
単相インバータ１５２〜１５ｎも、単相インバータ１５１と同様の構成である。なお、単相インバータ１５１〜１５ｎは、図２に示す構成に限定されない。すなわち、単相インバータ１５１〜１５ｎは、後述する出力電圧ＶＩＮＶ１〜ＶＩＮＶｎを出力することができる構成であればよく、図２に示す構成でなくてもよい。
【００２８】
図１に戻って、直列多重インバータ１の説明を続ける。直列多重インバータ１の電圧検出部２０は、電力変換部１０の出力電圧Ｖｏの瞬時値を繰り返し検出し、検出した出力電圧Ｖｏの瞬時値である検出電圧値Ｖｄｅｔを出力する。直列多重インバータ１の電流検出部３０は、電力変換部１０の出力電流Ｉｏの瞬時値を繰り返し検出し、検出した出力電流Ｉｏの瞬時値である検出電流値Ｉｄｅｔを出力する。
【００２９】
直列多重インバータ１の制御部４０は、ｎ個の駆動信号Ｓｐ１〜Ｓｐｎを生成する駆動信号生成部４１と、ｎ個の駆動信号Ｓｐ１〜Ｓｐｎをｎ個の単相インバータ１５１〜１５ｎに出力する駆動信号出力部４２と、操作受付部４３とを備える。なお、以下、駆動信号Ｓｐ１〜Ｓｐｎの各々を区別せずに示すときには、駆動信号Ｓｐと呼ぶ。
【００３０】
駆動信号生成部４１は、検出電流値Ｉｄｅｔに基づいて、出力電流一定制御によって、ｎ個の駆動信号Ｓｐを生成する。各駆動信号Ｓｐは、例えば、上述したように複数のＰＷＭ信号から構成される。なお、駆動信号生成部４１は、出力電圧一定制御または出力電力一定制御によって、ｎ個の駆動信号Ｓｐを生成することもできる。例えば、駆動信号生成部４１は、検出電圧値Ｖｄｅｔに基づいて、出力電圧一定制御によって、ｎ個の駆動信号Ｓｐを生成することができる。
【００３１】
また、駆動信号生成部４１は、検出電圧値Ｖｄｅｔと検出電流値Ｉｄｅｔとに基づいて、出力電力一定制御によって、ｎ個の駆動信号Ｓｐを生成することができる。なお、駆動信号生成部４１が出力電流一定制御のみを行う場合、電圧検出部２０を設けない構成であってもよい。
【００３２】
駆動信号Ｓｐ１〜Ｓｐｎは、後述する第１の位相差φ１ずつ位相が順次ずれたｎ個の矩形波電圧の各々をｎ台の単相インバータ１５のうち互いに異なる単相インバータ１５から出力させる信号である。以下、駆動信号生成部４１の構成例について説明する。
【００３３】
図４は、実施の形態１にかかる駆動信号生成部の構成例を示す図である。図４に示すように、駆動信号生成部４１は、実効値演算部６０と、電流指令出力部６１と、減算器６２と、電流制御部６３と、キャリア波出力部６４と、比較器６５と、信号生成部６６とを備える。
【００３４】
実効値演算部６０は、電流検出部３０から出力される検出電流値Ｉｄｅｔに基づき、出力電流Ｉｏの実効値である出力電流実効値Ｉｏｍを演算する。実効値演算部６０は、例えば、出力電圧周期Ｔｏの半分の時間毎に、出力電流実効値Ｉｏｍを演算する。出力電圧周期Ｔｏは、上述したように出力電圧Ｖｏの基本波周期であり、Ｔｏ＝１／ｆｏである。なお、「ｆｏ」は、出力電圧Ｖｏの周波数であり、以下、出力電圧周波数ｆｏと呼ぶ。
【００３５】
電流指令出力部６１は、電流指令Ｉｒｅｆを出力する。電流指令Ｉｒｅｆの値は、例えば、外部から電流指令出力部６１へ供給される情報に基づいて電流指令出力部６１によって生成される。
【００３６】
減算器６２は、電流指令Ｉｒｅｆから出力電流実効値Ｉｏｍを減算し、減算した結果である電流差分値ΔＩを出力する。電流制御部６３は、減算器６２から出力される電流差分値ΔＩに基づいて、電圧指令Ｖｒｅｆを生成する。電流制御部６３は、例えば、比例積分制御、または比例積分微分制御によって、電圧指令Ｖｒｅｆを生成することができる。
【００３７】
キャリア波出力部６４は、キャリア波Ｖｃｓを生成し、生成したキャリア波Ｖｃｓを出力する。キャリア波Ｖｃｓは、例えば、三角波状の波形の電圧またはノコギリ波状の波形の電圧である。出力電圧周期Ｔｏは、キャリア波Ｖｃｓの周期と同一であり、キャリア波Ｖｃｓの周期が変わると、出力電圧周期Ｔｏが変わる。
【００３８】
比較器６５は、電圧指令Ｖｒｅｆとキャリア波Ｖｃｓとを比較し、比較した結果を出力する。具体的には、比較器６５は、電圧指令Ｖｒｅｆがキャリア波Ｖｃｓよりも大きい場合、第１の電圧Ｖ１を出力し、電圧指令Ｖｒｅｆがキャリア波Ｖｃｓよりも小さい場合、第１の電圧Ｖ１とは異なる第２の電圧Ｖ２を出力する。
【００３９】
信号生成部６６は、比較器６５から出力される電圧に基づいて、ｎ個の駆動信号Ｓｐ１〜Ｓｐｎを生成する。信号生成部６６は、第１の位相差φ１を示す情報を有している。また、信号生成部６６は、比較器６５から出力される電圧のデューティ比に基づいて、第２の位相差φ２を決定する。例えば、信号生成部６６は、キャリア波Ｖｃｓの半周期において、比較器６５から第２の電圧Ｖ２が出力される時間が短いほど第２の位相差φ２が小さくなるように、第２の位相差φ２を決定する。
【００４０】
信号生成部６６は、第１の位相差φ１および第２の位相差φ２に基づいて、ｎ個の駆動信号Ｓｐ１〜Ｓｐｎを生成する。信号生成部６６は、生成したｎ個の駆動信号Ｓｐ１〜Ｓｐｎを図１に示す駆動信号出力部４２へ出力する。
【００４１】
駆動信号出力部４２は、駆動信号Ｓｐ１〜Ｓｐｎの単相インバータ１５１〜１５ｎへの組み合わせパターンを予め設定された更新周期Ｔｓで決定する。駆動信号出力部４２は、決定した組み合わせパターンに従って駆動信号Ｓｐ１〜Ｓｐｎを単相インバータ１５１〜１５ｎへ出力する。なお、Ｔｓ＝Ｔｏ／２×ｍであり、ｍは自然数である。
【００４２】
単相インバータ１５１〜１５ｎは、駆動信号出力部４２から出力される駆動信号Ｓｐ１〜Ｓｐｎに基づいて、出力端子１６１，１７１，１６２，１７２，・・・，１６ｎ−１，１７ｎ−１，１６ｎ，１７ｎから出力電圧ＶＩＮＶ１〜ＶＩＮＶｎを出力する。単相インバータ１５１〜１５ｎの出力電圧ＶＩＮＶ１〜ＶＩＮＶｎは合成され、合成結果が電力変換部１０の出力電圧Ｖｏとして出力される。
【００４３】
ここで、単相インバータ１５１〜１５ｎの出力電圧ＶＩＮＶ１〜ＶＩＮＶｎについて、図５〜図７を参照して具体的に説明する。図５〜図７は、実施の形態１にかかる複数の単相インバータの出力電圧の例を示す図である。なお、図５〜図７では、ｎ＝８、すなわち単相インバータ１５の数を８台とし、また、駆動信号Ｓｐ１〜Ｓｐ８の順で単相インバータ１５１〜１５８まで一対一の組み合わせで、駆動信号Ｓｐ１〜Ｓｐ８が単相インバータ１５１〜１５８へ入力される例を示す。
【００４４】
具体的には、単相インバータ１５１に駆動信号Ｓｐ１、単相インバータ１５２に駆動信号Ｓｐ２、単相インバータ１５３に駆動信号Ｓｐ３、単相インバータ１５４に駆動信号Ｓｐ４が各々入力される。また、単相インバータ１５５に駆動信号Ｓｐ５、単相インバータ１５６に駆動信号Ｓｐ６、単相インバータ１５７に駆動信号Ｓｐ７、単相インバータ１５８に駆動信号Ｓｐ８が各々入力される。
【００４５】
また、図５〜図７において、「１」は、単相インバータ１５が出力する正の矩形波電圧の電圧値である上述した「＋Ｖａ」を意味し、「−１」は、単相インバータ１５が出力する負の矩形波電圧の電圧値である上述した「−Ｖａ」を意味する。また、「２」〜「７」は、「＋Ｖａ」の倍数を意味し、「−２」〜「−７」は、「−Ｖａ」の倍数を意味する。また、図５〜図７において、縦軸は出力電圧Ｖｏの瞬時値を示し、横軸は出力電圧Ｖｏの位相を示す。縦の破線間の間隔は、１８°である。なお、以下、出力電圧Ｖｏの位相を出力電圧位相θｏと記載する。
【００４６】
図５に示すように、出力電圧ＶＩＮＶ１〜ＶＩＮＶ８は、位相が第１の位相差φ１ずつ順次ずれている。具体的には、出力電圧ＶＩＮＶ１〜ＶＩＮＶｎ８は、正の矩形波電圧になるタイミングが第１の位相差φ１ずつ順次ずれており、負の矩形波電圧になるタイミングが第１の位相差φ１ずつ順次ずれている。図５に示す例では、φ１＝１８°である。
【００４７】
例えば、出力電圧ＶＩＮＶ２における正の矩形波電圧は、出力電圧ＶＩＮＶ１における正の矩形波電圧と第１の位相差φ１分だけ位相がずれている。また、出力電圧ＶＩＮＶ３における正の矩形波電圧は、出力電圧ＶＩＮＶ２における正の矩形波電圧と第１の位相差φ１分だけ位相がずれている。同様に、出力電圧ＶＩＮＶ２における負の矩形波電圧は、出力電圧ＶＩＮＶ１における負の矩形波電圧と第１の位相差φ１分だけ位相がずれている。また、出力電圧ＶＩＮＶ３における負の矩形波電圧は、出力電圧ＶＩＮＶ２における負の矩形波電圧と第１の位相差φ１分だけ位相がずれている。
【００４８】
また、単相インバータ１５は、駆動信号Ｓｐに基づいて、正の矩形波電圧の出力が終了したときから、第２の位相差φ２分だけ位相がずれた負の矩形波電圧を出力する。図５に示す例では、φ２＝５４°である。また、単相インバータ１５１から出力電圧ＶＩＮＶ１において、０°≦θｏ＜１２６°の期間が正の矩形波電圧が出力される期間であり、１８０°≦θｏ＜３０６°の期間が負の矩形波電圧が出力される期間である。したがって、出力電圧ＶＩＮＶ１において、正の矩形波電圧の期間が終了したときから、第２の位相差φ２分である５４°だけ位相がずれたタイミングで、負の矩形波電圧の期間が開始している。
【００４９】
同様に、単相インバータ１５２〜１５８の出力電圧ＶＩＮＶ２〜ＶＩＮＶ８も、正の矩形波電圧の期間が終了したときから、第２の位相差φ２分だけ位相がずれたタイミングで、負の矩形波電圧の期間が開始する。このように、駆動信号Ｓｐは、単相インバータ１５からの出力電圧ＶＩＮＶに第２の位相差φ２が生じるように生成される。
【００５０】
上述したように単相インバータ１５１〜１５８の出力端子１６１，１７１，１６２，１７２，・・・，１６ｎ−１，１７ｎ−１，１６ｎ，１７ｎは互いに直列接続されているため、単相インバータ１５１〜１５８の出力電圧ＶＩＮＶ１〜ＶＩＮＶ８は合成される。そのため、図５に示すように、電力変換部１０の出力電圧Ｖｏの波形は、出力電圧ＶＩＮＶ１〜ＶＩＮＶ８の合成波形になる。
【００５１】
例えば、０°≦θｏ＜１８°である場合、出力電圧ＶＩＮＶ１が＋Ｖａの電圧、出力電圧ＶＩＮＶ２〜ＶＩＮＶ４の電圧が０Ｖ、および出力電圧ＶＩＮＶ５〜ＶＩＮＶ８の電圧が−Ｖａであるため、出力電圧Ｖｏは、−３×Ｖａである。また、１８°≦θｏ＜３６°である場合、出力電圧ＶＩＮＶ１，ＶＩＮＶ２が＋Ｖａの電圧、出力電圧ＶＩＮＶ３〜ＶＩＮＶ５の電圧が０Ｖ、および出力電圧ＶＩＮＶ６〜ＶＩＮＶ８の電圧が−Ｖａであるため、出力電圧Ｖｏは、−Ｖａである。また、３６°≦θｏ＜５４°である場合、出力電圧ＶＩＮＶ１〜ＶＩＮＶ３が＋Ｖａの電圧、出力電圧ＶＩＮＶ４〜ＶＩＮＶ６の電圧が０Ｖ、および出力電圧ＶＩＮＶ７，ＶＩＮＶ８の電圧が−Ｖａであるため、出力電圧Ｖｏは、＋Ｖａである。
【００５２】
このように、電力変換部１０の出力電圧Ｖｏでは、単相インバータ１５１〜１５８の出力電圧ＶＩＮＶ１〜ＶＩＮＶ８は合成されて出力される。図５に示す例では、出力電圧Ｖｏは、７×Ｖａから−７×Ｖａまでの範囲で段階的に電圧が変化する。出力電圧Ｖｏの波形制御は、第２の位相差φ２の大きさの変更により単相インバータ１５が矩形波電圧を出力する時間を増減することによって行われる。
【００５３】
図６に示す第２の位相差φ２は、図５に示す第２の位相差φ２よりも大きく設定されている。具体的には、図６に示す第２の位相差φ２は、図５に示す第２の位相差φ２よりも３６°分の時間だけ大きい。そのため、図６に示す例では、出力電圧Ｖｏは、６×Ｖａから−６×Ｖａまでの範囲で段階的に電圧が変化し、図５に示す出力電圧Ｖｏよりも振幅が小さい。
【００５４】
また、図７に示す第２の位相差φ２は、図６に示す第２の位相差φ２よりも大きく設定されている。具体的には、図７に示す第２の位相差φ２は、図６に示す第２の位相差φ２よりも３６°分の時間だけ大きい。そのため、図７に示す例では、出力電圧Ｖｏは、３×Ｖａから−３×Ｖａまでの範囲で段階的に電圧が変化し、図６に示す出力電圧Ｖｏよりも振幅が小さい。
【００５５】
図５〜図７に示すように、出力電圧ＶＩＮＶ１〜ＶＩＮＶ８は、位相が順次ずれているが互いに同一波形であることから、単相インバータ１５１〜１５８が矩形波電圧を出力する時間の長さは均等である。
【００５６】
さらに、制御部４０の駆動信号出力部４２は、上述したように、駆動信号Ｓｐ１〜Ｓｐｎの単相インバータ１５１〜１５ｎへの組み合わせパターンを更新周期Ｔｓで決定することから、単相インバータ１５間で出力電力の均等化を図ることができる。以下、単相インバータ１５間で出力電力の均等化を図ることができる理由について説明する。
【００５７】
駆動信号Ｓｐ１〜Ｓｐｎの単相インバータ１５１〜１５ｎへの一対一の組み合わせが固定されている場合、以下のように２つの現象が生じる。以下、図１に示すように、直列多重インバータ１に、等価的にＬ，Ｃ，Ｒから構成される共振回路で表すことができる負荷３が接続されていると仮定する。また、制御部４０は、出力電流一定制御によって電力変換部１０を制御すると仮定する。
【００５８】
まず、駆動信号Ｓｐ１〜Ｓｐｎの単相インバータ１５１〜１５ｎへの組み合わせが固定されている場合の第１の現象を図８〜図１０を参照して説明する。
【００５９】
図８および図９は、実施の形態１にかかる直列多重インバータの出力電圧の波形および出力電流の波形の一例を各々示す図である。なお、説明を分かり易くするために、図８および図９では、直列多重インバータ１の出力電圧周波数ｆｏと負荷３の共振周波数とが一致している場合の出力電圧Ｖｏの波形および出力電流Ｉｏの波形の一例を示している。
【００６０】
図８では、負荷３が多く電力を消費している場合における直列多重インバータ１の出力電圧Ｖｏの波形および出力電流Ｉｏの波形が示されている。図８に示す状態では、各単相インバータ１５から矩形波電圧が出力されている時間が長いため、各単相インバータ１５から出力される矩形波電圧が重なっている。そのため、図８に示すように、出力電圧Ｖｏの波形は、擬似正弦波状の波形となる。
【００６１】
図９では、負荷３がほとんど電力を消費していない場合における直列多重インバータ１の出力電圧Ｖｏの波形および出力電流Ｉｏの波形が示されている。図９に示す状態では、各単相インバータ１５から矩形波電圧が出力されている時間が短いため、各単相インバータ１５から出力される矩形波電圧同士は重ならず、各々独立した状態である。
【００６２】
図１０は、図９に示す状態の各単相インバータの出力電圧の波形および出力電力の波形の一例を示す図である。図１０では、ｎ＝８であり、単相インバータ１５１〜１５８の出力電圧ＶＩＮＶ１〜ＶＩＮＶ８の波形と出力電力ＰＩＮＶ１〜ＰＩＮＶ８の波形を示している。なお、以下、出力電力ＰＩＮＶ１〜ＰＩＮＶ８の各々を区別せずに示すときには、出力電力ＰＩＮＶと呼ぶ。
【００６３】
単相インバータ１５１〜１５８の出力端子１６，１７は直列接続されていることから、直列多重インバータ１の出力電流Ｉｏと単相インバータ１５１〜１５８の出力電流とは共通である。また、上述したように、単相インバータ１５１〜１５８が矩形波電圧を出力する時間の長さも同じである。
【００６４】
ところが、単相インバータ１５１〜１５８が矩形波電圧を出力するタイミングが互いにずれており、各単相インバータ１５の出力電力ＰＩＮＶは、各単相インバータ１５の瞬時出力電圧と瞬時出力電流との積で決定される。各単相インバータ１５が矩形波電圧を出力する時間の長さは同じであるが矩形波電圧を出力するタイミングが互いに異なり且つ単相インバータ１５毎に矩形波電圧を出力するタイミングが一定である。そのため、単相インバータ１５１〜１５ｎの出力電力ＰＩＮＶ１〜ＰＩＮＶ８は、互いに異なる。
【００６５】
例えば、出力電流Ｉｏの瞬時値が大きいタイミングで矩形波電圧を出力する単相インバータ１５の出力電力ＰＩＮＶは大きい。逆に、出力電流Ｉｏの瞬時値が小さいタイミングで矩形波電圧を出力する単相インバータ１５の出力電力ＰＩＮＶは小さい。
【００６６】
このように、各単相インバータ１５の出力電力ＰＩＮＶは異なることから、各単相インバータ１５における損失も異なる。単相インバータ１５１〜１５ｎで冷却設計を共通化する場合、最も損失が大きい単相インバータ１５に合わせて残りのすべての単相インバータ１５の冷却設計を行う必要があり、直列多重インバータの大型化および高コスト化に繋がってしまう。
【００６７】
次に、駆動信号Ｓｐ１〜Ｓｐｎの単相インバータ１５１〜１５ｎへの組み合わせが固定されている場合の第２の現象を図１１〜図１３を参照して説明する。
【００６８】
直列多重インバータ１に接続された負荷３は、温度、湿度、および経年劣化などにより特性が変化し、直列多重インバータ１の出力電圧周波数ｆｏと負荷３の共振周波数にずれが生じることがある。この場合、直列多重インバータ１の出力電圧Ｖｏと出力電流Ｉｏとの間で位相のずれが生じる。なお、以下において、出力電圧Ｖｏの位相から遅れている出力電流Ｉｏの位相を、電流遅れ位相と呼び、出力電圧Ｖｏの位相から進んでいる出力電流Ｉｏの位相を、電流進み位相と呼ぶ場合がある。
【００６９】
図１１および図１２は、実施の形態１にかかる直列多重インバータの電流遅れ位相の場合における出力電圧の波形および出力電流の波形の一例を各々示す図である。図１１には、図８と同様に、負荷３が多く電力を消費している場合における直列多重インバータ１の出力電圧Ｖｏの波形および出力電流Ｉｏの波形が示されている。また、図１２には、図９と同様に、負荷３がほとんど電力を消費していない場合における直列多重インバータ１の出力電圧Ｖｏの波形および出力電流Ｉｏの波形が示されている。
【００７０】
図１３は、図１２に示す状態の各単相インバータの出力電圧の波形および出力電力の波形の一例を示す図である。図１３に示すように、直列多重インバータ１の出力電圧Ｖｏの位相に対して出力電流Ｉｏの位相が遅れている場合、一部の単相インバータ１５の出力電圧ＶＩＮＶの極性と出力電流ＩＩＮＶの極性とが逆となっている。
【００７１】
出力電圧ＶＩＮＶの極性と出力電流ＩＩＮＶの極性とが逆になっている単相インバータ１５では、回生動作が行われるため、単相インバータ１５に接続されたコンデンサ１４が単相インバータ１５から充電され、出力電力ＰＩＮＶが負になる。図１３に示す例では、一部の単相インバータ１５１，１５２が回生動作をしており単相インバータ１５１，１５２に接続されたコンデンサ１４１，１４２への充電が行われる。
【００７２】
そして、単相インバータ１５１，１５２において回生動作によるコンデンサ１４１，１４２への充電は出力電圧周期Ｔｏの半分の時間毎に繰り返し行われる。そのため、コンデンサ１４１，１４２の放電を行う放電手段が設けられていない場合、回生動作が繰り返されることでコンデンサ１４１，１４２の電圧が上昇し続ける。コンデンサ１４１，１４２の電圧が単相インバータ１５１，１５２を構成する半導体素子の耐圧またはコンデンサ１４１，１４２の耐圧が超えると、単相インバータ１５１，１５２を構成する半導体素子またはコンデンサ１４１，１４２が過電圧によって故障してしまう。
【００７３】
また、回生動作によって充電されるコンデンサ１４１，１４２の放電を行う放電手段を設けた場合、放電手段による損失が発生するため、単相インバータ１５１，１５２での損失が大きくなる。そのため、直列多重インバータの大型化および高コスト化に繋がってしまう。
【００７４】
このように、直列多重インバータ１の出力電圧周波数ｆｏと負荷３の共振周波数とのずれにより、直列多重インバータ１の出力電圧Ｖｏと出力電流Ｉｏとの間で位相のずれが生じた場合、一部の単相インバータ１５が回生動作をしてコンデンサ１４を充電する。
【００７５】
なお、図１１に示す場合も、回生動作をする単相インバータ１５は存在するが、単相インバータ１５が矩形波電圧を出力する時間が長いため、出力電流Ｉｏの極性が反転し、出力電力ＰＩＮＶが正に変わる。したがって、回生動作が生じる単相インバータ１５において、コンデンサ１４への充電時間がコンデンサ１４の放電時間よりも短ければ、コンデンサ１４の電圧が上昇し続けることはない。
【００７６】
以上のように、各単相インバータ１５の出力電力ＰＩＮＶが異なるという第１の現象と、一部の単相インバータ１５でコンデンサ１４の電圧が上昇するという第２の現象が生じる。
【００７７】
そこで、駆動信号出力部４２は、駆動信号Ｓｐ１〜Ｓｐｎの単相インバータ１５１〜１５ｎへの組み合わせパターンを予め設定された更新周期Ｔｓで変更する。具体的には、駆動信号出力部４２は、更新周期Ｔｓ毎に、駆動信号Ｓｐ１〜Ｓｐｎの単相インバータ１５１〜１５ｎへの組み合わせにおいて駆動信号Ｓｐ１〜Ｓｐｎに各々対応する単相インバータ１５をｐ台ずつずらすローテーションを行って駆動信号Ｓｐ１〜Ｓｐｎを単相インバータ１５１〜１５ｎへ出力する。ｐは、ｎと互いに素である自然数または１である。例えば、ｎ＝３の場合、ｐ＝１，２である。また、ｎ＝８の場合、ｐ＝１，３，５，７である。なお、ｐは、１を含まない自然数、すなわち、ｎと互いに素である自然数に限定されてもよい。
【００７８】
ここで、駆動信号Ｓｐ１〜Ｓｐｎによって単相インバータ１５から矩形波電圧が出力されるタイミングを出力タイミングＴ１〜Ｔｎとする。例えば、駆動信号Ｓｐ１による単相インバータ１５からの矩形波電圧の出力タイミングを「Ｔ１」とし、駆動信号Ｓｐ２による単相インバータ１５からの矩形波電圧の出力タイミングを「Ｔ２」とする。同様に、駆動信号Ｓｐ３〜Ｓｐｎによる単相インバータ１５からの矩形波電圧の出力タイミングを「Ｔ３」〜「Ｔｎ」とする。
【００７９】
まず、直列多重インバータ１の出力電流Ｉｏの位相が出力電圧Ｖｏの位相に対して遅れている場合について説明する。図１４は、実施の形態１にかかる直列多重インバータの電流遅れ位相の場合における出力電圧、出力電流、および出力タイミングの関係の一例を示す図である。また、図１５は、実施の形態１にかかる直列多重インバータの電流遅れ位相の場合における出力電力、出力電流、および出力タイミングの関係の一例を示す図である。図１４において、横軸は時間を示し、縦軸は電流値および電圧値を示す。図１５において、横軸は時間を示し、縦軸は電流値および電力値を示す。
【００８０】
なお、図１４および図１５では、ｎ＝８である場合の例を示し、図９と同様に、負荷３がほとんど電力を消費していない場合における直列多重インバータ１の出力電圧Ｖｏ、出力電力Ｐｏの波形、および出力電流Ｉｏの波形が示されている。また、図１４では、出力電圧Ｖｏと出力タイミングＴ１〜Ｔ８との関係を示し、図１５では、出力電力Ｐｏと出力タイミングＴ１〜Ｔ８との関係を示している。
【００８１】
駆動信号Ｓｐ１〜Ｓｐ８と単相インバータ１５１〜１５８の組み合わせを固定した場合、出力電圧周期Ｔｏの半分の時間毎に、各単相インバータ１５からは同じタイミングで矩形波電圧が出力される。この場合、上述したように、単相インバータ１５１，１５２は、回生動作を繰り返し行い、コンデンサ１４１，１４２を充電し続けてしまう。また、単相インバータ１５６は、他の単相インバータ１５よりも大きな出力電力ＰＩＮＶ６を出力し続けることから、他の単相インバータ１５よりも大きな電力損失を出し続けてしまう。
【００８２】
そこで、駆動信号出力部４２は、更新周期Ｔｓ毎に、駆動信号Ｓｐ１〜Ｓｐｎの各々異なる単相インバータ１５１〜１５ｎへの組み合わせにおいて駆動信号Ｓｐ１〜Ｓｐｎに各々対応する単相インバータ１５をｐ台ずつずらすローテーションを行って駆動信号Ｓｐ１〜Ｓｐｎを単相インバータ１５１〜１５ｎへ出力する。駆動信号Ｓｐ１〜Ｓｐｎの各々異なる単相インバータ１５１〜１５ｎへの組み合わせにおいて駆動信号Ｓｐ１〜Ｓｐｎに各々対応する単相インバータ１５をｐ台ずつずらすローテーションを行うことで、各単相インバータ１５から矩形波電圧が出力されるタイミングを出力タイミングＴ１〜Ｔｎまでローテーションで切り替えることができる。そのため、回生動作を繰り返し続けることおよび大きな出力電力ＰＩＮＶを出力し続けることを防止することができる。
【００８３】
特に、ｎと互いに素である自然数または１をｐとし、駆動信号Ｓｐ１〜Ｓｐｎに各々対応する単相インバータ１５をｐ台ずつずらすローテーションを行うことで、各単相インバータ１５から矩形波電圧が出力されるタイミングを、ｎ周期で出力タイミングＴ１〜Ｔｎまでローテーションで切り替えることができる。したがって、各単相インバータ１５の出力電力ＰＩＮＶの均等化、および回生動作によるコンデンサ１４の過充電の抑制を適切に行うことができる。
【００８４】
ここで、駆動信号Ｓｐ１〜Ｓｐｎの各々異なる単相インバータ１５１〜１５ｎへの組み合わせにおいて駆動信号Ｓｐ１〜Ｓｐｎに各々対応する単相インバータ１５をずらすローテーションについて説明する。
【００８５】
ここで、単相インバータ１５１〜１５ｎを便宜上第１段目〜第ｎ段目の単相インバータ１５と呼ぶ。この場合、駆動信号Ｓｐに対する単相インバータ１５のローテーションは、第１段目から第ｎ段目へ向かう方向の方向へずらし第ｎ段目から１台ずらすと第１段目に戻るローテーションである。
【００８６】
例えば、駆動信号Ｓｐ１と組み合わせられる対象とされる単相インバータ１５を第１段目の単相インバータ１５１、第２の第２段目の単相インバータ１５２、・・、第ｎ段目の単相インバータ１５ｎの順に遷移させ、第ｎ段目の単相インバータ１５ｎから１台ずらすと第１段目の単相インバータ１５１に戻るローテーション順が定められている。そして、駆動信号出力部４２は、更新周期Ｔｓごとに各駆動信号Ｓｐに対応する単相インバータ１５をローテーション順に１台ずらす遷移とするのではなく、更新周期Ｔｓごとに各駆動信号Ｓｐに対応する単相インバータ１５をローテーション順にｐ台ずらす単相インバータ１５へずらす遷移とする。
【００８７】
図１６は、更新周期毎の各単相インバータからの矩形波電圧の出力タイミングの一例を示す図である。図１６では、ｎ＝８およびｐ＝５の場合を示している。図１６に示すように、単相インバータ１５１は、１周期目において出力タイミングＴ１で、２周期目において出力タイミングＴ６で、３周期目において出力タイミングＴ３で、４周期目において出力タイミングＴ８で、矩形波電圧を各々出力する。
【００８８】
また、単相インバータ１５１は、５周期目において出力タイミングＴ５で、６周期目において出力タイミングＴ２で、７周期目において出力タイミングＴ７で、８周期目において出力タイミングＴ４で、矩形波電圧を各々出力する。そして、単相インバータ１５１は、９周期目において１周期目と同様の出力タイミングＴ１で矩形波電圧を各々出力する。
【００８９】
このように、単相インバータ１５１は、出力タイミングＴ１，Ｔ６，Ｔ３，Ｔ８，Ｔ５，Ｔ２，Ｔ７，Ｔ４の順で矩形波電圧を出力する処理を８周期毎に繰り返す。単相インバータ１５２〜１５８も、単相インバータ１５１と同様に、矩形波電圧の出力を出力タイミングＴ１〜Ｔ８まで５ずつずらしたローテーションで切り替える。したがって、出力電圧周期Ｔｏの８周期分の時間で、各単相インバータ１５が発生する電力量を均等化することができ、各単相インバータ１５の電力損失の均等化を適切に図ることができる。
【００９０】
また、単相インバータ１５１は、出力電力ＰＩＮＶが小さい出力タイミングＴ１で矩形波電圧を出力した周期の次の周期には、出力電力ＰＩＮＶが大きくなるタイミングである出力タイミングＴ６で矩形波電圧を出力することができる。そのため、回生動作で充電されたコンデンサ１４を速やかに放電でき、コンデンサ１４の電圧変動を最小限に留めることができる。単相インバータ１５２〜１５８も、単相インバータ１５１と同様に、コンデンサ１４の電圧変動を抑えることができる。
【００９１】
また、上述した例では、ｎ＝８およびｐ＝５の場合の例を説明したが、ｎ＝８およびｐ＝５以外の場合であっても、上述した効果と同様の効果を得ることができる。具体的には、ｎ＝４×ｋである場合、ｐ＝ｎ／２＋１とすることで、上述した効果と同様の効果を得ることができる。ｋは自然数である。例えば、ｎ＝４の場合、ｐ＝３であり、ｎ＝１２の場合、ｐ＝７である。
【００９２】
また、ｎ＝２×ｋ＋１である場合、ｐ＝（ｎ＋１）／２とすることで、上述した効果と同様の効果を得ることができる。例えば、ｎ＝５の場合、ｐ＝３であり、ｎ＝７の場合、ｐ＝４であり、ｎ＝９の場合、ｐ＝５である。
【００９３】
また、ｎ＝４×ｋ＋２である場合、ｐ＝ｎ／２＋２とすることで、上述した効果と同様の効果を得ることができる。例えば、ｎ＝６の場合、ｐ＝５であり、ｎ＝１０の場合、ｐ＝７であり、ｎ＝１４の場合、ｐ＝９である。
【００９４】
なお、ｎと互いに素である自然数または１をｐとし、ｐずつずらすローテーションを行うことで、各単相インバータ１５から矩形波電圧が出力されるタイミングをｎ周期で出力タイミングＴ１〜Ｔｎまでローテーションで切り替えることができる。したがって、ｎ＝４×ｋである場合にｐはｎ／２＋１以外の自然数であってもよく、ｎ＝２×ｋ＋１である場合にｐは（ｎ＋１）／２以外の自然数であってもよく、ｎ＝４×ｋ＋２である場合にｐはｎ／２＋２以外の自然数であってもよい。
【００９５】
次に、直列多重インバータ１の出力電流Ｉｏが出力電圧Ｖｏに対して進んでいる場合について説明する。図１７は、実施の形態１にかかる直列多重インバータの進み位相の場合における出力電圧、出力電流、および出力タイミングの関係の一例を示す図である。また、図１８は、実施の形態１にかかる直列多重インバータの進み位相の場合における出力電力、出力電流、および出力タイミングの関係の一例を示す図である。図１７において、横軸は時間を示し、縦軸は電流値および電圧値を示す。図１８において、横軸は時間を示し、縦軸は電流値および電力値を示す。
【００９６】
なお、図１７および図１８では、図１４および図１５と同様に、ｎ＝８であり、且つ負荷３がほとんど電力を消費していない場合における直列多重インバータ１の出力電圧Ｖｏまたは出力電力Ｐｏの波形および出力電流Ｉｏの波形が示されている。
【００９７】
図１９は、更新周期毎の各単相インバータからの矩形波電圧の出力タイミングの他の例を示す図である。図１９では、ｎ＝８およびｐ＝３の場合を示している。図１９に示すように、単相インバータ１５１は、出力タイミングＴ１，Ｔ４，Ｔ７，Ｔ２，Ｔ５，Ｔ８，Ｔ３，Ｔ６の順で矩形波電圧を出力する処理を８周期毎に繰り返す。単相インバータ１５２〜１５８も、単相インバータ１５１と同様に、矩形波電圧の出力を出力タイミングＴ１〜Ｔ８まで３ずつずらしたローテーションで切り替える。
【００９８】
単相インバータ１５１は、出力電力ＰＩＮＶが小さい出力タイミングＴ８で矩形波電圧を出力した周期の次の周期には、出力電力ＰＩＮＶが大きくなるタイミングである出力タイミングＴ３で矩形波電圧を出力することができる。そのため、回生動作で充電されたコンデンサ１４を速やかに放電でき、コンデンサ１４の電圧変動を最小限に留めることができる。単相インバータ１５２〜１５８も、単相インバータ１５１と同様に、コンデンサ１４の電圧変動を抑えることができる。
【００９９】
したがって、更新周期Ｔｓの８周期分の時間で、各単相インバータ１５が発生する電力量を均等化することができ、各単相インバータ１５の電力損失の均等化を適切に図ることができる。
【０１００】
また、上述した例では、ｎ＝８およびｐ＝３の場合の例を説明したが、ｎ＝８およびｐ＝３以外の場合であっても、上述した効果と同様の効果を得ることができる。具体的には、ｎ＝４×ｋである場合、ｐ＝ｎ／２−１とすることで、上述した効果と同様の効果を得ることができる。例えば、ｎ＝４の場合、ｐ＝１であり、ｎ＝１２の場合、ｐ＝５である。
【０１０１】
また、ｎ＝２×ｋ＋１である場合、ｐ＝（ｎ−１）／２とすることで、上述した効果と同様の効果を得ることができる。例えば、ｎ＝３の場合、ｐ＝１であり、ｎ＝５の場合、ｐ＝２であり、ｎ＝７の場合、ｐ＝３である。
【０１０２】
また、ｎ＝４×ｋ＋２である場合、ｐ＝ｎ／２−２とすることで、上述した効果と同様の効果を得ることができる。例えば、ｎ＝６の場合、ｐ＝１であり、ｎ＝１０の場合、ｐ＝３であり、ｎ＝１４の場合、ｐ＝５である。
【０１０３】
なお、電流進み位相の場合にも、ｎと互いに素である自然数または１をｐとし、ｐずつずらすローテーションを行うことで、各単相インバータ１５から矩形波電圧が出力されるタイミングをｎ周期で出力タイミングＴ１〜Ｔｎまでローテーションで切り替えることができる。したがって、ｎ＝４×ｋである場合にｐはｎ／２−１以外の自然数であってもよく、ｎ＝２×ｋ＋１である場合にｐは（ｎ−１）／２以外の自然数であってもよく、ｎ＝４×ｋ−２である場合にｐはｎ／２−２以外の自然数であってもよい。
【０１０４】
また、上述した例では、電流遅れ位相の場合と電流進み位相の場合とについて主に説明したが、出力電流Ｉｏの位相と出力電圧Ｖｏの位相とが実質的に同一の場合でも、各単相インバータ１５の電力損失の均等化を図ることができる。
【０１０５】
図１に戻って、直列多重インバータ１の制御部４０の説明を続ける。制御部４０の操作受付部４３は、操作部５０への操作による上述のｐの情報の入力を受け付け、操作受付部４３によって受け付けたｐの情報を駆動信号出力部４２に入力する。駆動信号出力部４２は、操作受付部４３から入力されたｐに基づいて、ｎ個の駆動信号Ｓｐ１〜Ｓｐｎの単相インバータ１５１〜１５ｎへの組み合わせパターンを予め設定された更新周期Ｔｓで変更する。なお、操作部５０は、例えば、ディップスイッチであるが、着脱可能な操作機器であってもよい。
【０１０６】
操作部５０は、ｐの数そのものを入力操作することができる構成である。この場合、操作部５０は、例えば、自然数を選択することができるディップスイッチとすることができる。また、操作部５０は、ｐの数そのものではなく、ｐを設定するための間接的な情報を入力操作することができる。例えば、操作部５０は、出力電流Ｉｏの位相が出力電圧Ｖｏの位相から遅れることを示す第１の情報と、出力電流Ｉｏの位相が出力電圧Ｖｏの位相から進むことを示す第２の情報とを選択的に設定することができる。操作部５０が１つのスイッチを含むディップスイッチの場合、第１の情報の設定はディップスイッチをオンにすることで、第２の情報の設定はディップスイッチをオフにすることで行われる。
【０１０７】
操作受付部４３は、ディップスイッチの状態からｐを決定する。例えば、ｎ＝８である場合、ディップスイッチがオンであればｐ＝ｎ／２＋１＝５とし、ディップスイッチがオフであればｐ＝ｎ／２−１＝３とする。また、ｎ＝９である場合、ディップスイッチがオンであればｐ＝（ｎ＋１）／２＝５とし、ディップスイッチがオフであればｐ＝（ｎ−１）／２＝４とする。
【０１０８】
このように、直列多重インバータ１は操作部５０および操作受付部４３を備える。そのため、季節などによって負荷３が特性変化して出力電流Ｉｏに対する出力電圧Ｖｏの位相ずれが遅れと進みとで切り替わる場合であっても、各単相インバータ１５の電力損失の均等化を適切に図ることができる。
【０１０９】
なお、電流遅れ位相である期間と電流進み位相である期間とが予め決まっているような場合には、期間毎にｐが切り替わるように設定することもできる。例えば、操作部５０により期間とｐとの組み合わせを期間毎に設定することができる。操作受付部４３は、操作部５０に設定された期間とｐとの組み合わせのうち現時点が含まれる期間に組み合わせられたｐの情報を駆動信号出力部４２に入力することができる。
【０１１０】
また、操作部５０は、期間とｐとの組み合わせを期間毎に設定することに代えて、温度範囲とｐとの組み合わせを温度範囲毎に設定することもできる。この場合、操作受付部４３は、操作部５０に設定された温度範囲とｐとの組み合わせのうち現在の温度が含まれる温度範囲に組み合わせられたｐの情報を駆動信号出力部４２に入力することができる。
【０１１１】
つづいて、制御部４０の動作を、フローチャートを用いて説明する。図２０は、実施の形態１にかかる制御部の処理の一例を示すフローチャートである。図２０に示すように、制御部４０は、位相が第１の位相差φ１ずつ順次ずれたｎ個の駆動信号Ｓｐを生成する（ステップＳ１１）。
【０１１２】
次に、制御部４０は、更新タイミングになったか否かを判定する（ステップＳ１２）。更新タイミングは、例えば、更新周期Ｔｓ毎に発生する。制御部４０は、更新タイミングになったと判定した場合（ステップＳ１２：Ｙｅｓ）、ｎ個の単相インバータ１５への組み合わせをｐだけずらしたｎ個の駆動信号Ｓｐをｎ個の単相インバータ１５へ出力する（ステップＳ１３）。
【０１１３】
また、制御部４０は、更新タイミングになっていないと判定した場合（ステップＳ１２：Ｎｏ）、前回と同じｎ個の単相インバータ１５への組み合わせでｎ個の駆動信号Ｓｐをｎ個の単相インバータ１５へ出力する（ステップＳ１４）。制御部４０は、図２０に示す処理を出力電圧周期Ｔｏの半分の時間毎に繰り返し行う。
【０１１４】
ここで、実施の形態１にかかる直列多重インバータ１の制御部４０のハードウェア構成について説明する。図２１は、実施の形態１にかかる直列多重インバータの制御部のハードウェア構成例を示す図である。図２１に示すように、直列多重インバータ１の制御部４０は、プロセッサ１０１と、メモリ１０２と、入出力回路１０３とを備える。プロセッサ１０１、メモリ１０２、および入出力回路１０３は、バス１０４によって互いにデータの送受信が可能である。メモリ１０２は、コンピュータが読み取り可能なプログラムが記録された記録媒体を含む。
【０１１５】
プロセッサ１０１は、メモリ１０２に記憶されたプログラムを読み出して実行することによって、上述した駆動信号生成部４１、駆動信号出力部４２、および操作受付部４３の機能を実行する。プロセッサ１０１は、処理回路の一例であり、例えば、ＣＰＵ（Central  Processing  Unit）、ＤＳＰ（Digital  Signal  Processer）、およびシステムＬＳＩ（Large  Scale  Integration）のうち一つ以上を含む。メモリ１０２は、例えば、ＲＡＭ（Random  Access  Memory）、ＲＯＭ（Read  Only  Memory）、フラッシュメモリ、ＥＰＲＯＭ（Erasable  Programmable  Read  Only  Memory）、ＥＥＰＲＯＭ（登録商標）（Electrically  Erasable  Programmable  Read-Only  Memory）などの、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスクまたはＤＶＤ（Digital  Versatile  Disc）などである。
【０１１６】
なお、上述した制御部４０を図２１に示したプロセッサ１０１およびメモリ１０２と同様の機能を実現する専用のハードウェアで実現してもよい。専用のハードウェアは、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Application  Specific  Integrated  Circuit）、ＦＰＧＡ（Field  Programmable  Gate  Array）、またはこれらを組み合わせた処理回路である。制御部４０の一部を専用のハードウェアで実現し、制御部４０の残りを図２１に示したプロセッサ１０１およびメモリ１０２で実現するようにしてもよい。
【０１１７】
以上のように、実施の形態１にかかる直列多重インバータ１は、電力変換部１０と、駆動信号生成部４１と、駆動信号出力部４２とを備える。電力変換部１０は、ｎを３以上の整数として、ｎ台の単相インバータ１５を有し、ｎ台の単相インバータ１５の出力端子１６，１７が直列に接続される。駆動信号生成部４１は、予め設定された第１の位相差φ１ずつ位相が順次ずれたｎ個の矩形波電圧の各々をｎ台の単相インバータ１５のうち互いに異なる単相インバータ１５から出力させるｎ個の駆動信号Ｓｐを生成する。駆動信号出力部４２は、ｍを自然数としｎと互いに素である自然数または１をｐとして、電力変換部１０の出力電圧周期Ｔｏの半分のｍ倍の時間を１周期とする更新周期Ｔｓ毎に、ｎ台の単相インバータ１５へのｎ個の駆動信号Ｓｐの組み合わせにおいてｎ個の駆動信号Ｓｐに各々対応する単相インバータ１５をｐ台ずつずらすローテーションを行ってｎ個の駆動信号Ｓｐをｎ台の単相インバータ１５へ出力する。これにより、更新周期Ｔｓのｎ周期分の時間で、各単相インバータ１５から矩形波電圧が出力されるタイミングを出力タイミングＴ１〜Ｔｎまでローテーションで切り替えることができる。そのため、更新周期Ｔｓのｎ周期分の時間で、各単相インバータ１５が発生する電力量を均等化することができ、各単相インバータ１５の電力損失の均等化を適切に図ることができる。
【０１１８】
また、直列多重インバータ１は、ｐの設定操作を受け付ける操作受付部４３を備える。駆動信号出力部４２は、操作受付部４３によって受け付けたｐに基づいて、ｎ個の駆動信号Ｓｐをｎ台の単相インバータ１５へ出力する。これにより、特性が異なる負荷３が接続された場合であっても、操作受付部４３への操作によって、各単相インバータ１５の電力損失の均等化を適切に図ることができる。
【０１１９】
また、ｎが２×ｋ＋１である場合、ｐは、（ｎ＋１）／２および（ｎ−１）／２のうち少なくとも１つである。これにより、ｎ＝２×ｋ＋１である場合において、出力電流Ｉｏに対する出力電圧Ｖｏの位相ずれがある場合であっても、各単相インバータ１５の電力損失の均等化を適切に図ることができる。
【０１２０】
また、ｎが４×ｋである場合、ｐは、ｎ／２＋１およびｎ／２−１のうち少なくとも１つである。これにより、４×ｋである場合において、出力電流Ｉｏに対する出力電圧Ｖｏの位相ずれがある場合であっても、各単相インバータ１５の電力損失の均等化を適切に図ることができる。
【０１２１】
また、ｎが４×ｋ＋２である場合、ｐは、ｎ／２＋２およびｎ／２−２のうち少なくとも１つである。これにより、４×ｋ＋２である場合において、出力電流Ｉｏに対する出力電圧Ｖｏの位相ずれがある場合であっても、各単相インバータ１５の電力損失の均等化を適切に図ることができる。
【０１２２】
実施の形態２．
実施の形態２では、出力電流Ｉｏに対する出力電圧Ｖｏの位相ずれを検出し、自動的にｐを切り替えることができる点で、実施の形態１と異なる。以下においては、実施の形態１と同様の機能を有する構成要素については同一符号を付して説明を省略し、実施の形態１の直列多重インバータ１と異なる点を中心に説明する。
【０１２３】
図２２は、実施の形態２にかかる直列多重インバータの構成例を示す図である。図２２に示すように、実施の形態２にかかる直列多重インバータ１Ａは、電力変換部１０と、電圧検出部２０と、電流検出部３０と、制御部４０Ａとを備える。
【０１２４】
制御部４０Ａは、駆動信号生成部４１と、駆動信号出力部４２Ａと、判定部４４とを備える。判定部４４は、電圧検出部２０によって検出された出力電圧Ｖｏと電流検出部３０によって検出された出力電流Ｉｏとに基づいて、出力電流Ｉｏの位相が出力電圧Ｖｏの位相から進んでいるか遅れているかを判定する。
【０１２５】
判定部４４は、電圧検出部２０から繰り返し出力される検出電圧値Ｖｄｅｔと電流検出部３０から繰り返し出力される検出電流値Ｉｄｅｔとを取得する。判定部４４は、検出電圧値Ｖｄｅｔと検出電流値Ｉｄｅｔとを出力電圧周波数ｆｏの整数倍のサンプリング周期を用いて離散フーリエ変換を行う。判定部４４は、かかる離散フーリエ変換によって、出力電流Ｉｏの１次成分Ｉｏ１および出力電圧Ｖｏの１次成分Ｖｏ１を抽出する。なお、判定部４４は、離散フーリエ変換に代えて、複数の高次周波数成分を有する信号から１次成分だけを抽出する手法およびアルゴリズムにより出力電流Ｉｏの１次成分Ｉｏ１および出力電圧Ｖｏの１次成分Ｖｏ１を抽出することもできる。
【０１２６】
判定部４４によってフーリエ変換が行われた場合、出力電圧Ｖｏの１次成分Ｖｏ１および出力電流Ｉｏの１次成分Ｉｏ１は、下記式（１），（２）に示すように複素表示される。なお、下記式（１），（２）において、「Ｖｏ１Ｒｅ」はＶｏ１の実部、「Ｉｏ１Ｒｅ」はＩｏ１の実部、「Ｖｏ１Ｉｍ」はＶｏ１の虚部、「Ｉｏ１Ｉｍ」はＩｏ１の虚部、および「ｊ」は虚数単位を各々示す。
Ｖｏ１＝Ｖｏ１Ｒｅ＋ｊ×Ｖｏ１Ｉｍ  ・・・（１）
Ｉｏ１＝Ｉｏ１Ｒｅ＋ｊ×Ｉｏ１Ｉｍ  ・・・（２）
【０１２７】
判定部４４は、下記式（３），（４）の演算によって位相θを求めることで、出力電流Ｉｏの位相が出力電圧Ｖｏの位相から進んでいるか遅れているかを判定することができる。位相θは、出力電圧Ｖｏに対する出力電流Ｉｏの位相のずれを示す。
Ｚ＝Ｖｏ／Ｉｏ  ・・・（３）
θ＝ａｒｃｔａｎ（Ｉｍ（Ｚ）／Ｒｅ（Ｚ））  ・・・（４）
【０１２８】
なお、判定部４４は、検出電流値Ｉｄｅｔから出力電流Ｉｏの波形と、検出電圧値Ｖｄｅｔから出力電圧Ｖｏの波形とを求め、出力電流Ｉｏの波形と出力電圧Ｖｏの波形とを比較することができる。判定部４４は、出力電流Ｉｏの波形と出力電圧Ｖｏの波形との比較結果から、出力電流Ｉｏの位相が出力電圧Ｖｏの位相から進んでいるか遅れているかを判定することができる。
【０１２９】
駆動信号出力部４２Ａは、更新周期Ｔｓ毎に、判定部４４による位相ずれの判定結果から決定されるｐに基づいて、駆動信号Ｓｐ１〜Ｓｐｎを単相インバータ１５１〜１５ｎへ出力する。
【０１３０】
例えば、駆動信号出力部４２Ａは、ｎ＝４×ｋである場合、判定部４４による判定結果に基づいて、ｎ／２＋１およびｎ／２−１のいずれかをｐとして決定する。具体的には、駆動信号出力部４２Ａは、判定部４４によって出力電流Ｉｏの位相が出力電圧Ｖｏの位相から遅れていると判定された場合、ｎ／２＋１をｐとして決定する。また、駆動信号出力部４２Ａは、判定部４４によって出力電流Ｉｏの位相が出力電圧Ｖｏの位相から進んでいると判定された場合、ｎ／２−１をｐとして決定する。
【０１３１】
また、駆動信号出力部４２Ａは、ｎ＝２×ｋ＋１である場合、判定部４４による判定結果に基づいて、（ｎ＋１）／２および（ｎ−１）／２のいずれかをｐとして決定する。具体的には、駆動信号出力部４２Ａは、判定部４４によって出力電流Ｉｏの位相が出力電圧Ｖｏの位相から遅れていると判定された場合、（ｎ＋１）／２をｐとして決定する。また、駆動信号出力部４２Ａは、判定部４４によって出力電流Ｉｏの位相が出力電圧Ｖｏの位相から進んでいると判定された場合、（ｎ−１）／２をｐとして決定する。
【０１３２】
また、駆動信号出力部４２Ａは、ｎ＝４×ｋ＋２である場合、判定部４４による判定結果に基づいて、ｐ＝ｎ／２＋２およびｐ＝ｎ／２−２のいずれかを演算して、ｐを決定する。具体的には、駆動信号出力部４２Ａは、判定部４４によって出力電流Ｉｏの位相が出力電圧Ｖｏの位相から遅れていると判定された場合、ｐ＝ｎ／２＋２を演算して、ｐを決定する。また、駆動信号出力部４２Ａは、判定部４４によって出力電流Ｉｏの位相が出力電圧Ｖｏの位相から進んでいると判定された場合、ｐ＝ｎ／２−２を演算して、ｐを決定する。
【０１３３】
駆動信号出力部４２Ａは、更新周期Ｔｓ毎に、駆動信号Ｓｐ１〜Ｓｐｎに各々対応する単相インバータ１５を、上述のように決定したｐ台ずつずらすローテーションを行って切り替える。これにより、負荷３の特性変化などによって電流遅れ位相と電流進み位相との間で状態が切り替わる場合であっても、各単相インバータ１５の出力電力ＰＩＮＶの均等化、および回生動作によるコンデンサ１４の過充電の抑制を適切に行うことができる。
【０１３４】
なお、上述した例では、出力電圧Ｖｏに対する出力電流Ｉｏの位相ずれを判定する判定部４４を制御部４０Ａに設ける構成であるが、判定部４４の機能を外部装置に持たせてもよい。この場合、外部装置は、制御部４０Ａへ位相ずれの判定結果を有線または無線で通知することができる。制御部４０Ａの駆動信号出力部４２Ａは、外部装置から通知される位相ずれの判定結果から決定されるｐに基づいて、駆動信号Ｓｐ１〜Ｓｐｎを単相インバータ１５１〜１５ｎへ出力することができる。
【０１３５】
つづいて、制御部４０Ａによるｐの決定処理を、フローチャートを用いて説明する。図２３は、実施の形態２にかかる制御部の決定処理の一例を示すフローチャートである。図２３に示すように、制御部４０Ａは、電流位相ずれの判定処理を行う（ステップＳ２１）。位相ずれの判定処理は、電流遅れ位相および電流進み位相のいずれが生じているかを判定する処理である。電流遅れ位相は、上述したように、出力電流Ｉｏの位相が出力電圧Ｖｏの位相から遅れていることを示し、電流進み位相は、上述したように出力電流Ｉｏの位相が出力電圧Ｖｏの位相から進んでいることを示す。
【０１３６】
次に、制御部４０Ａは、電流位相ずれの判定処理の結果が電流遅れ位相を示すか否かを判定する（ステップＳ２２）。制御部４０Ａは、電流位相ずれの判定処理の結果が電流遅れ位相を示す場合（ステップＳ２２：Ｙｅｓ）、ｐ１をｐに決定し（ステップＳ２３）、電流位相ずれの判定処理の結果が電流遅れ位相を示さない場合（ステップＳ２２：Ｎｏ）、ｐ２をｐに決定する（ステップＳ２４）。制御部４０Ａは、図２２に示す処理を予め設定された周期毎に行うことができる。
【０１３７】
ここで、ステップＳ２３に示す「ｐ１」は、ｎ＝４×ｋである場合、ｐ＝ｎ／２＋１であり、ｎ＝２×ｋ＋１である場合、ｐ＝（ｎ＋１）／２であり、ｎ＝４×ｋ＋２である場合、ｐ＝ｎ／２＋２である。また、ステップＳ２３に示す「ｐ２」は、ｎ＝４×ｋである場合、ｐ＝ｎ／２−１であり、ｎ＝２×ｋ＋１である場合、ｐ＝（ｎ−１）／２であり、ｎ＝４×ｋ＋２である場合、ｐ＝ｎ／２−２である。
【０１３８】
また、実施の形態２にかかる直列多重インバータ１Ａの制御部４０Ａについてのハードウェア構成例は、図２１に示すハードウェア構成例と同じである。プロセッサ１０１は、メモリ１０２に記憶されたプログラムを読み出して実行することによって、駆動信号生成部４１、駆動信号出力部４２Ａ、および判定部４４の機能を実行することができる。
【０１３９】
以上のように、実施の形態２にかかる直列多重インバータ１Ａは、電力変換部１０の出力電圧Ｖｏを検出する電圧検出部２０と、電力変換部１０の出力電流Ｉｏを検出する電流検出部３０と、判定部４４とを含む。判定部４４は、電圧検出部２０によって検出された出力電圧Ｖｏと電流検出部３０によって検出された出力電流Ｉｏとに基づいて、出力電流Ｉｏの位相が出力電圧Ｖｏの位相から進んでいるか遅れているかを判定する。駆動信号出力部４２Ａは、判定部４４によって出力電流Ｉｏの位相が出力電圧Ｖｏの位相から遅れていると判定された場合に、ｎ台の単相インバータ１５のうち各々異なる単相インバータへのｎ個の駆動信号Ｓｐの組み合わせにおいてｎ個の駆動信号Ｓｐに各々対応する単相インバータ１５を第１の数である上述したｐ１ずつずらすローテーションを行ってｎ個の駆動信号Ｓｐをｎ台の単相インバータ１５へ出力する。また、駆動信号出力部４２Ａは、判定部４４によって出力電流Ｉｏの位相が出力電圧Ｖｏの位相から進んでいると判定された場合に、ｎ台の単相インバータ１５のうち各々異なる単相インバータへのｎ個の駆動信号Ｓｐの組み合わせにおいてｎ個の駆動信号Ｓｐに各々対応する単相インバータ１５を第２の数である上述したｐ２ずつずらすローテーションを行ってｎ個の駆動信号Ｓｐをｎ台の単相インバータ１５へ出力する。これにより、負荷３の特性変化などによって電流遅れ位相と電流進み位相との間で状態が切り替わる場合であっても、各単相インバータ１５の出力電力ＰＩＮＶの均等化、および回生動作によるコンデンサ１４の過充電の抑制を適切に行うことができる。なお、ｐ１，ｐ２は、１を含まない自然数、すなわち、ｎと互いに素である自然数に限定されてもよい。
【０１４０】
なお、上述した直列多重インバータ１，１Ａは、ｎ個のトランス１２を有する構成であるが、ｎ個のトランス１２に代えて、１台の多出力トランスを有する構成であってもよい。この場合、単相交流電源２に１次側が接続された多出力トランスのｎ個の二次側からｎ個の整流回路１３へ交流電圧が出力される。
【０１４１】
また、上述した例では、単相交流電源２から単相の交流電圧Ｖａｃを直流電圧Ｖｄｃへ変換する構成であるが、電源は、単相交流電源２に限定されない。例えば、直列多重インバータ１，１Ａは、単相交流電源２に代えて三相交流電源から三相の交流電圧を直流電圧Ｖｄｃへ変換する構成を有してもよい。この場合、トランス１２を三相トランスとし、整流回路１３を三相整流回路にすることで、三相の交流電圧を直流電圧Ｖｄｃへ変換することができる。
【０１４２】
また、上述した例では、単相インバータ１５毎に、トランス１２、整流回路１３、およびコンデンサ１４を各々含む独立した直流電源から直流電圧Ｖｄｃを入力する構成であるが、一つの直流電源からｎ個の単相インバータ１５へ直流電圧Ｖｄｃを入力する構成であってもよい。この場合、各単相インバータ１５の出力電圧ＶＩＮＶは、単相インバータ１５毎に設けられたｎ個のトランスの１次側へ入力される。ｎ個のトランスの２次側は直列に接続されており、これにより、各単相インバータ１５の出力電圧ＶＩＮＶが合成されて負荷３へ出力される。
【０１４３】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【０１４４】
１，１Ａ  直列多重インバータ、２  単相交流電源、３  負荷、１０  電力変換部、１１１〜１１ｎ  電力変換ブロック、１２，１２１〜１２ｎ  トランス、１３，１３１〜１３ｎ  整流回路、１４，１４１〜１４ｎ  コンデンサ、１５，１５１〜１５ｎ  単相インバータ、１６，１６１〜１６ｎ，１７，１７１〜１７ｎ  出力端子、１８  ゲートドライバ、２０  電圧検出部、３０  電流検出部、４０，４０Ａ  制御部、４１  駆動信号生成部、４２，４２Ａ  駆動信号出力部、４３  操作受付部、４４  判定部、５０  操作部、６０  実効値演算部、６１  電流指令出力部、６２  減算器、６３  電流制御部、６４  キャリア波出力部、６５  比較器、６６  信号生成部。
【図１】
2019146124.tif 000003
【図２】
2019146124.tif 000004
【図３】
2019146124.tif 000005
【図４】
2019146124.tif 000006
【図５】
2019146124.tif 000007
【図６】
2019146124.tif 000008
【図７】
2019146124.tif 000009
【図８】
2019146124.tif 000010
【図９】
2019146124.tif 000011
【図１０】
2019146124.tif 000012
【図１１】
2019146124.tif 000013
【図１２】
2019146124.tif 000014
【図１３】
2019146124.tif 000015
【図１４】
2019146124.tif 000016
【図１５】
2019146124.tif 000017
【図１６】
2019146124.tif 000018
【図１７】
2019146124.tif 000019
【図１８】
2019146124.tif 000020
【図１９】
2019146124.tif 000021
【図２０】
2019146124.tif 000022
【図２１】
2019146124.tif 000023
【図２２】
2019146124.tif 000024
【図２３】
2019146124.tif 000025
【手続補正書】
【提出日】平成30年4月25日(2018.4.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｎを３以上の整数として、ｎ台の単相インバータを有し、前記ｎ台の単相インバータの出力端子が直列に接続された電力変換部と、
出力期間の長さが互いに同じで且つ位相が順次ずれたｎ個の矩形波電圧の各々を前記ｎ台の単相インバータのうち互いに異なる単相インバータから出力させるｎ個の駆動信号を生成する駆動信号生成部と、
ｍを自然数とし前記ｎと互いに素である自然数または１をｐとして、前記電力変換部の出力電圧周期の半分のｍ倍の時間毎に、前記ｎ台の単相インバータのうち各々異なる単相インバータへの前記ｎ個の駆動信号の組み合わせにおいて前記ｎ個の駆動信号に各々対応する単相インバータをｐ台ずつずらすローテーションを行って前記ｎ個の駆動信号を前記ｎ台の単相インバータへ出力する駆動信号出力部とを備える
ことを特徴とする直列多重インバータ。 
【請求項２】
前記ｐの設定操作を受け付ける操作受付部を備え、
前記駆動信号出力部は、
前記操作受付部によって受け付けた前記ｐに基づいて、前記ｎ個の駆動信号を前記ｎ台の単相インバータへ出力する
ことを特徴とする請求項１に記載の直列多重インバータ。 
【請求項３】
前記ｐは、互いに異なる第１の数と第２の数とを含み、
前記電力変換部の出力電圧を検出する電圧検出部と、
前記電力変換部の出力電流を検出する電流検出部と、
前記電圧検出部によって検出された前記出力電圧と前記電流検出部によって検出された前記出力電流とに基づいて、前記出力電流の位相が前記出力電圧の位相から進んでいるか遅れているかを判定する判定部と、を備え、
前記駆動信号出力部は、
前記判定部によって前記出力電流の位相が前記出力電圧の位相から遅れていると判定された場合に、前記組み合わせにおいて前記ｎ個の駆動信号に各々対応する単相インバータを前記第１の数ずつずらすローテーションを行って前記ｎ個の駆動信号を前記ｎ台の単相インバータへ出力し、前記判定部によって前記出力電流の位相が前記出力電圧の位相から進んでいると判定された場合に、前記組み合わせにおいて前記ｎ個の駆動信号に各々対応する単相インバータを前記第２の数ずつずらすローテーションを行って前記ｎ個の駆動信号を前記ｎ台の単相インバータへ出力する
ことを特徴とする請求項１に記載の直列多重インバータ。 
【請求項４】
ｋを自然数として、前記ｎは、２×ｋ＋１であり、
前記ｐは、ｎ／２＋１／２およびｎ／２−１／２のうち少なくとも１つである
ことを特徴とする請求項２または３に記載の直列多重インバータ。 
【請求項５】
ｋを自然数として、前記ｎは、４×ｋであり、
前記ｐは、ｎ／２＋１およびｎ／２−１のうち少なくとも１つである
ことを特徴とする請求項２または３に記載の直列多重インバータ。 
【請求項６】
ｋを自然数として、前記ｎは、４×ｋ＋２であり、
前記ｐは、ｎ／２＋２およびｎ／２−２のうち少なくとも１つである
ことを特徴とする請求項２または３に記載の直列多重インバータ。
【国際調査報告】
2019146124.tif 000026
2019146124.tif 000027