(57)【要約】  モータ制御装置は、インバータ回路と、第１の検出回路と、第２の検出回路と、平滑回路Ｘと、第３の検出回路と、検出結果信号が示す基準タイミングに基づいて、３相モータの位相を推定し、この推定した位相に基づいた制御信号により、３相モータを駆動するようにインバータ回路を制御する制御部と、制御部が出力する制御信号に基づいて、第３の検出回路が基準タイミングを検出する検出モードと、第３の検出回路が基準タイミングを検出しないマスクモードとを切り替える検出モード切換回路と、を備える。
2019058481.tif 000002
【特許請求の範囲】
【請求項１】
３相モータの動作を制御するモータ制御装置であって、
直流電源が出力する直流電圧を電力変換した３相の交流電圧を第１の出力端子、第２の出力端子、及び第３の出力端子から前記３相モータに供給して、前記３相モータを駆動するための３相のインバータ回路と、
前記直流電圧を第１の分圧比に分圧した基準電圧と、前記インバータ回路の第１の相の前記第１の出力端子の第１端子電圧に基づいた比較電圧と、を比較することにより、前記第１端子電圧が前記直流電圧の１／２となる中点電圧を検出し、この検出結果に基づいて第１の信号ノードに信号を出力する第１の検出回路と、
前記直流電圧を前記第１の分圧比よりも高い第２の分圧比で分圧したスパイク検出用電圧と、前記比較電圧ＶＲと、を比較することにより、前記第１端子電圧に含まれる前記スパイク検出用電圧以上の転流スパイク電圧を検出し、この検出結果に基づいて前記第１の信号ノードに信号を出力する第２の検出回路と、
前記第１の信号ノードの電圧を平滑化した電圧を第２の信号ノードに出力するようになっており、前記第１の検出回路が前記中点電圧を検出し且つ前記第２の検出回路が前記転流スパイク電圧を検出していない第１の状態では、前記第１の信号ノードの電圧を第１の電圧に制御し、一方、前記第２の検出回路が前記転流スパイク電圧を検出し又は前記第１の検出回路が前記中点電圧を検出していない第２の状態では、前記第１の信号ノードの電圧を第２の電圧に制御する平滑回路Ｘと、
前記第２の信号ノードの電圧に基づいて、前記転流スパイク電圧が含まれていない前記第１端子電圧の振幅が前記中点電圧になる基準タイミングを検出し、この検出結果に基づいた検出結果信号を出力する第３の検出回路と、
前記検出結果信号が示す前記基準タイミングに基づいて、前記３相モータの位相を推定し、この推定した位相に基づいた制御信号により、前記３相モータを駆動するように前記インバータ回路を制御する制御部と、
前記制御部が出力する前記制御信号に基づいて、前記第３の検出回路が前記基準タイミングを検出する検出モードと、前記第３の検出回路が前記基準タイミングを検出しないマスクモードとを切り替える検出モード切換回路と、を備える
ことを特徴とするモータ制御装置。
【請求項２】
前記第３の検出回路は、
前記第２の信号ノードの電圧が、前記第１の電圧に基づいた検出電圧である場合には、前記基準タイミングを検出したことを示す検出結果信号を出力し、
一方、前記第２の信号ノードの電圧が、前記第２の電圧に応じた非検出電圧である場合には、前記基準タイミングを検出していないことを示す検出結果信号を出力する
ことを特徴とする請求項１に記載のモータ制御装置。
【請求項３】
前記インバータ回路は、  
コレクタが前記直流電源の正極に接続され、エミッタが前記第１の出力端子に接続され、ベースに前記制御信号のうちの第１のハイサイド制御信号が入力される、前記第１の相の第１のハイサイドトランジスタと、
カソードが前記第１のハイサイドトランジスタのコレクタに接続され、アノードが前記第１のハイサイドトランジスタのエミッタに接続された第１のハイサイドダイオードと、
コレクタが前記第１の出力端子に接続され、エミッタが前記直流電源の負極に接続され、ベースに前記制御信号のうちの第１のローサイド制御信号が入力される、前記第１の相の第１のローサイドトランジスタと、
カソードが前記第１のローサイドトランジスタのコレクタに接続され、アノードが前記第１のローサイドトランジスタのエミッタに接続された第１のローサイドダイオードと、
コレクタが前記直流電源の正極に接続され、エミッタが前記第２の出力端子に接続され、ベースに前記制御信号のうちの第２のハイサイド制御信号が入力される、第２の相の第２のハイサイドトランジスタと、
カソードが前記第２のハイサイドトランジスタのコレクタに接続され、アノードが前記第２のハイサイドトランジスタのエミッタに接続された第２のハイサイドダイオードと、
コレクタが前記第２の出力端子に接続され、エミッタが前記直流電源の負極に接続され、ベースに前記制御信号のうちの第２のローサイド制御信号が入力される、前記第２の相の第２のローサイドトランジスタと、
カソードが前記第２のローサイドトランジスタのコレクタに接続され、アノードが前記第２のローサイドトランジスタのエミッタに接続された第２のローサイドダイオードと、
コレクタが前記直流電源の正極に接続され、エミッタが前記第３の出力端子に接続され、ベースに前記制御信号のうちの第３のハイサイド制御信号が入力される、第３の相の第３のハイサイドトランジスタと、
カソードが前記第３のハイサイドトランジスタのコレクタに接続され、アノードが前記第３のハイサイドトランジスタのエミッタに接続された第３のハイサイドダイオードと、
コレクタが前記第３の出力端子に接続され、エミッタが前記直流電源の負極に接続され、ベースに前記制御信号のうちの第３のローサイド制御信号が入力される、前記第３の相の第３のローサイドトランジスタと、
カソードが前記第３のローサイドトランジスタのコレクタに接続され、アノードが前記第３のローサイドトランジスタのエミッタに接続された第３のローサイドダイオードと、を備える
ことを特徴とする請求項２に記載のモータ制御装置。
【請求項４】
前記検出モード切換回路Ｙは、
前記インバータ回路の第２相の前記第２のローサイドトランジスタをオンすることを前記第２のローサイド制御信号が示す場合には、前記第３の検出回路を前記検出モードに切換え、
一方、前記インバータ回路の前記第１の相の第１のローサイドトランジスタをオンすることを前記第１のローサイド制御信号が示す場合、又は、前記第３の相の第３のローサイドトランジスタをオンすることを前記第３のローサイド制御信号が示す場合には、前記第３の検出回路を前記マスクモードに切換える
ことを特徴とする請求項３に記載のモータ制御装置。
【請求項５】
前記第１の検出回路は、
非反転入力端子に前記比較電圧が入力され、反転入力端子に前記基準電圧が入力され、出力が前記第１の信号ノードに接続された第１のオープンコレクタ型コンパレータである
ことを特徴とする請求項４に記載のモータ制御装置。
【請求項６】
前記第２の検出回路は、
非反転入力端子に前記スパイク検出用電圧が入力され、反転入力端子に前記比較電圧ＶＲが入力され、出力が前記第１の信号ノードに接続された第２のオープンコレクタ型コンパレータである
ことを特徴とする請求項５に記載のモータ制御装置。
【請求項７】
前記平滑回路Ｘは、
一端が固定電位に接続された平滑用抵抗と、
アノードが前記平滑用抵抗の他端に接続され、カソードが前記第１の信号ノードに接続された第１の平滑用ダイオードと、
アノードが前記平滑用抵抗の他端に接続され、カソードが前記第２の信号ノードに接続された第２の平滑用ダイオードと、を備える
ことを特徴とする請求項６に記載のモータ制御装置。
【請求項８】
前記平滑回路Ｘは、                            
前記第２の信号ノードの電圧をフィルタリングするフィルタ回路をさらに備えることを特徴とする請求項７に記載のモータ制御装置。
【請求項９】
前記フィルタ回路は、
一端が前記第２の信号ノードに接続され、他端が接地電位に接続されたフィルタ用コンデンサと、
一端が前記第２の信号ノードに接続され、他端が前記接地電位に接続されたフィルタ用抵抗と、を備える
ことを特徴とする請求項８に記載のモータ制御装置。
【請求項１０】
前記第３の検出回路は、
一端が前記固定電位に接続された第１の検出用抵抗と、
一端が前記第１の検出用抵抗の他端に接続され、他端が前記接地電位に接続された第２の検出用抵抗と、
一端が前記第２の信号ノードに接続され、他端が第３の信号ノードに接続された第３の検出用抵抗と、
反転入力端子が前記第３の信号ノードに接続され、非反転入力端子が前記第２の検出用抵抗の一端に接続され、前記検出結果信号を出力する第３のオープンコレクタ型コンパレータと、
一端が前記第３のオープンコレクタ型コンパレータＰ３の非反転入力端子に接続された第４の検出用抵抗と、
アノードが前記第４の検出用抵抗の他端に接続され、カソードが前記第３のオープンコレクタ型コンパレータの出力に接続された検出用ダイオードと、
一端が前記固定電位に接続され、他端が前記第３のオープンコレクタ型コンパレータの出力に接続された第５の検出用抵抗と、を備え、
前記第３のオープンコレクタ型コンパレータは、
前記第３の信号ノードの電圧が、前記第２の検出用抵抗の一端の電圧以上である場合には、前記基準タイミングを検出したことを示す検出結果信号を出力し、
一方、前記第３の信号ノードの電圧が、前記第２の検出用抵抗の一端の電圧未満には、前記基準タイミングを検出していないことを示す検出結果信号を出力し、
前記検出モード切換回路は、
前記第３の検出回路を前記検出モードにする場合には、前記第３の信号ノードの電位を制御せず、
一方、前記第３の検出回路を前記マスクモードにする場合には、前記第３の信号ノードの電位を強制的に前記第２の検出用抵抗の一端の電圧未満に制御する
ことを特徴とする請求項９に記載のモータ制御装置。
【請求項１１】
一端が前記インバータ回路の第１の相の前記第１の出力端子に接続され、他端が前記第１のオープンコレクタ型コンパレータの非反転入力端子及び第２のオープンコレクタ型コンパレータの反転入力端子に接続された第１の出力分圧抵抗と、一端が前記第１の出力分圧抵抗の他端に接続され、他端が前記接地電位に接続された第２の出力分圧抵抗と、を有する出力分圧回路をさらに備え、
前記出力分圧回路は、
前記インバータ回路の第１の相の第１の出力端子の第１端子電圧を、前記第１の出力分圧抵抗と前記第２の出力分圧抵抗により分圧した電圧を、前記比較電圧ＶＲとして出力する
ことを特徴とする請求項１０に記載のモータ制御装置。
【請求項１２】
前記検出モード切換回路は、
アノードが前記第１のローサイドトランジスタのベースに接続された第１の制御用ダイオードと、
アノードが前記第３のローサイドトランジスタＷ−のベースに接続され、カソードが前記第１の制御用ダイオードのカソードに接続された第２の制御用ダイオードと、
一端が前記第３の信号ノードに接続され、他端が前記接地電位に接続され、制御端子が前記第１の制御用ダイオード及び前記第２の制御用ダイオードのカソードに接続されたスイッチ回路と、を備え、
前記スイッチ回路は、
前記第１のローサイド制御信号が前記第１のローサイドトランジスタをオフすることを示し且つ前記第３のローサイド制御信号が前記第３のローサイドトランジスタをオフすることを示す場合には、オフして、前記第３の信号ノードとの前記接地電位との間を遮断し、
一方、前記第１のローサイド制御信号が第１のローサイドトランジスタをオンすることを示す場合、又は、前記第３のローサイド制御信号が前記第３のローサイドトランジスタをオンすることを示す場合には、オンして、前記第３の信号ノードとの前記接地電位との間を導通する
ことを特徴とする請求項１１に記載のモータ制御装置。
【請求項１３】
前記スイッチ回路は、
一端が前記第１の制御用ダイオード及び前記第２の制御用ダイオードのカソードに接続された  第１のスイッチ用抵抗と、
一端が前記第１のスイッチ用抵抗の他端に接続され、他端が前記接地電位に接続された第２のスイッチ用抵抗と、
コレクタが前記第３の信号ノードに接続され、エミッタが前記接地電位に接続され、ベースが前記第１のスイッチ用抵抗の他端に接続されたスイッチ用トランジスタＢと、を備え、
前記スイッチ用トランジスタは、
前記第１のローサイド制御信号が前記第１のローサイドトランジスタをオフすることを示し且つ前記第３のローサイド制御信号が前記第３のローサイドトランジスタをオフすることを示す場合には、オフし、
一方、前記第１のローサイド制御信号が第１のローサイドトランジスタをオンすることを示す場合、又は、前記第３のローサイド制御信号が前記第３のローサイドトランジスタをオンすることを示す場合には、オンする
ことを特徴とする請求項１２に記載のモータ制御装置。
【請求項１４】
前記直流電源が出力する前記直流電圧を前記第１の分圧比に分圧した前記基準電圧を基準電圧端子から出力するとともに、前記直流電圧を前記第１の分圧比よりも高い前記第２の分圧比で分圧したスパイク検出用電圧をスパイク検出用電圧端子から出力する入力分圧回路をさらに備え、
前記入力分圧回路は、
一端が前記直流電源の正極に接続され、他端が前記基準電圧端子に接続された第１の入力分圧抵抗と、
一端が前記基準電圧端子に接続され、他端が前記スパイク検出用電圧端子に接続された第２の入力分圧抵抗と、
一端が前記スパイク検出用電圧端子に接続され、他端が前記直流電源の負極に接続された第３の入力分圧抵抗と、を有し、
前記第１の分圧比は、２分の１である
ことを特徴とする請求項１に記載のモータ制御装置。
【請求項１５】
３相モータの動作を制御するモータ制御装置であって、直流電源が出力する直流電圧を電力変換した３相の交流電圧を第１の出力端子、第２の出力端子、及び第３の出力端子から前記３相モータに供給して、前記３相モータを駆動するための３相のインバータ回路と、前記直流電圧を第１の分圧比に分圧した基準電圧と、前記インバータ回路の第１の相の前記第１の出力端子の第１端子電圧に基づいた比較電圧と、を比較することにより、前記第１端子電圧が前記直流電圧の１／２となる中点電圧を検出し、この検出結果に基づいて第１の信号ノードに信号を出力する第１の検出回路と、前記直流電圧を前記第１の分圧比よりも高い第２の分圧比で分圧したスパイク検出用電圧と、前記比較電圧ＶＲと、を比較することにより、前記第１端子電圧に含まれる前記スパイク検出用電圧以上の転流スパイク電圧を検出し、この検出結果に基づいて前記第１の信号ノードに信号を出力する第２の検出回路と、前記第１の信号ノードの電圧を平滑化した電圧を第２の信号ノードに出力するようになっており、前記第１の検出回路が前記中点電圧を検出し且つ前記第２の検出回路が前記転流スパイク電圧を検出していない第１の状態では、前記第１の信号ノードの電圧を第１の電圧に制御し、一方、前記第２の検出回路が前記転流スパイク電圧を検出し又は前記第１の検出回路が前記中点電圧を検出していない第２の状態では、前記第１の信号ノードの電圧を第２の電圧に制御する平滑回路Ｘと、前記第２の信号ノードの電圧に基づいて、前記転流スパイク電圧が含まれていない前記第１端子電圧の振幅が前記中点電圧になる基準タイミングを検出し、この検出結果に基づいた検出結果信号を出力する第３の検出回路と、前記検出結果信号が示す前記基準タイミングに基づいて、前記３相モータの位相を推定し、この推定した位相に基づいた制御信号により、前記３相モータを駆動するように前記インバータ回路を制御する制御部と、前記制御部が出力する前記制御信号に基づいて、前記第３の検出回路が前記基準タイミングを検出する検出モードと、前記第３の検出回路が前記基準タイミングを検出しないマスクモードとを切り替える検出モード切換回路と、を備えたモータ制御装置の制御方法であって、
前記第３の検出回路により、前記第２の信号ノードの電圧が、前記第１の電圧に基づいた検出電圧である場合には、前記基準タイミングを検出したことを示す検出結果信号を出力し、
一方、前記第３の検出回路により、前記第２の信号ノードの電圧が、前記第２の電圧に応じた非検出電圧である場合には、前記基準タイミングを検出していないことを示す検出結果信号を出力する
ことを特徴とするモータ制御装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ制御装置、及び、モータ制御装置の制御方法に関する発明である。
【背景技術】
【０００２】
従来、直流電源が出力する直流電圧を電力変換した３相の交流電圧を３相モータに供給して、当該３相モータを駆動するインバータ回路を備えたモータ制御装置がある（例えば、特許文献１、２参照）。【０００３】
このような従来のモータ制御装置において、センサレスで３相モータを制御するためには、３相モータの位相を推定する必要がある。【０００４】
そして、この３相モータの位置の推定において、例えば、１２０度通電法の基準電圧比較方式を採用して制御部（ＣＰＵ）の制御量を低減した場合、３相モータに電圧を供給するインバータ回路の出力端子の端子電圧に転流スパイク電圧が含まれることとなる。【０００５】
この転流スパイク電圧は、３相モータの位置の推定をする上でノイズとなる。【０００６】
このように、従来のモータ制御装置では、３相モータの位相を推定するためのインバータ回路の出力端子の端子電圧の検出に対して、転流スパイク電圧の影響が発生する問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−５９１９４
【特許文献２】特開２０１２−１７０２５１
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、本発明では、制御部ＣＰＵの制御量の増加を抑制しつつ、３相モータの位相を推定するための、インバータ回路の出力端子の端子電圧の検出に対する転流スパイク電圧の影響を低減することが可能なモータ制御装置を提供することを目的とする。  
【課題を解決するための手段】
【０００９】
本発明の一態様に係る実施形態に従ったモータ制御装置は、     
３相モータの動作を制御するモータ制御装置であって、
直流電源が出力する直流電圧を電力変換した３相の交流電圧を第１の出力端子、第２の出力端子、及び第３の出力端子から前記３相モータに供給して、前記３相モータを駆動するための３相のインバータ回路と、
前記直流電圧を第１の分圧比に分圧した基準電圧と、前記インバータ回路の第１の相の前記第１の出力端子の第１端子電圧に基づいた比較電圧と、を比較することにより、前記第１端子電圧が前記直流電圧の１／２となる中点電圧を検出し、この検出結果に基づいて第１の信号ノードに信号を出力する第１の検出回路と、
前記直流電圧を前記第１の分圧比よりも高い第２の分圧比で分圧したスパイク検出用電圧と、前記比較電圧ＶＲと、を比較することにより、前記第１端子電圧に含まれる前記スパイク検出用電圧以上の転流スパイク電圧を検出し、この検出結果に基づいて前記第１の信号ノードに信号を出力する第２の検出回路と、
前記第１の信号ノードの電圧を平滑化した電圧を第２の信号ノードに出力するようになっており、前記第１の検出回路が前記中点電圧を検出し且つ前記第２の検出回路が前記転流スパイク電圧を検出していない第１の状態では、前記第１の信号ノードの電圧を第１の電圧に制御し、一方、前記第２の検出回路が前記転流スパイク電圧を検出し又は前記第１の検出回路が前記中点電圧を検出していない第２の状態では、前記第１の信号ノードの電圧を第２の電圧に制御する平滑回路Ｘと、
前記第２の信号ノードの電圧に基づいて、前記転流スパイク電圧が含まれていない前記第１端子電圧の振幅が前記中点電圧になる基準タイミングを検出し、この検出結果に基づいた検出結果信号を出力する第３の検出回路と、
前記検出結果信号が示す前記基準タイミングに基づいて、前記３相モータの位相を推定し、この推定した位相に基づいた制御信号により、前記３相モータを駆動するように前記インバータ回路を制御する制御部と、
前記制御部が出力する前記制御信号に基づいて、前記第３の検出回路が前記基準タイミングを検出する検出モードと、前記第３の検出回路が前記基準タイミングを検出しないマスクモードとを切り替える検出モード切換回路と、を備える
ことを特徴とする。【００１０】
前記モータ制御装置において、
前記第３の検出回路は、
前記第２の信号ノードの電圧が、前記第１の電圧に基づいた検出電圧である場合には、前記基準タイミングを検出したことを示す検出結果信号を出力し、
一方、前記第２の信号ノードの電圧が、前記第２の電圧に応じた非検出電圧である場合には、前記基準タイミングを検出していないことを示す検出結果信号を出力する
ことを特徴とする。【００１１】
前記モータ制御装置において、
前記インバータ回路は、  
コレクタが前記直流電源の正極に接続され、エミッタが前記第１の出力端子に接続され、ベースに前記制御信号のうちの第１のハイサイド制御信号が入力される、前記第１の相の第１のハイサイドトランジスタと、
カソードが前記第１のハイサイドトランジスタのコレクタに接続され、アノードが前記第１のハイサイドトランジスタのエミッタに接続された第１のハイサイドダイオードと、
コレクタが前記第１の出力端子に接続され、エミッタが前記直流電源の負極に接続され、ベースに前記制御信号のうちの第１のローサイド制御信号が入力される、前記第１の相の第１のローサイドトランジスタと、
カソードが前記第１のローサイドトランジスタのコレクタに接続され、アノードが前記第１のローサイドトランジスタのエミッタに接続された第１のローサイドダイオードと、
コレクタが前記直流電源の正極に接続され、エミッタが前記第２の出力端子に接続され、ベースに前記制御信号のうちの第２のハイサイド制御信号が入力される、第２の相の第２のハイサイドトランジスタと、
カソードが前記第２のハイサイドトランジスタのコレクタに接続され、アノードが前記第２のハイサイドトランジスタのエミッタに接続された第２のハイサイドダイオードと、
コレクタが前記第２の出力端子に接続され、エミッタが前記直流電源の負極に接続され、ベースに前記制御信号のうちの第２のローサイド制御信号が入力される、前記第２の相の第２のローサイドトランジスタと、
カソードが前記第２のローサイドトランジスタのコレクタに接続され、アノードが前記第２のローサイドトランジスタのエミッタに接続された第２のローサイドダイオードと、
コレクタが前記直流電源の正極に接続され、エミッタが前記第３の出力端子に接続され、ベースに前記制御信号のうちの第３のハイサイド制御信号が入力される、第３の相の第３のハイサイドトランジスタと、
カソードが前記第３のハイサイドトランジスタのコレクタに接続され、アノードが前記第３のハイサイドトランジスタのエミッタに接続された第３のハイサイドダイオードと、
コレクタが前記第３の出力端子に接続され、エミッタが前記直流電源の負極に接続され、ベースに前記制御信号のうちの第３のローサイド制御信号が入力される、前記第３の相の第３のローサイドトランジスタと、
カソードが前記第３のローサイドトランジスタのコレクタに接続され、アノードが前記第３のローサイドトランジスタのエミッタに接続された第３のローサイドダイオードと、を備える
ことを特徴とする。【００１２】
前記モータ制御装置において、
前記検出モード切換回路Ｙは、
前記インバータ回路の第２相の前記第２のローサイドトランジスタをオンすることを前記第２のローサイド制御信号が示す場合には、前記第３の検出回路を前記検出モードに切換え、
一方、前記インバータ回路の前記第１の相の第１のローサイドトランジスタをオンすることを前記第１のローサイド制御信号が示す場合、又は、前記第３の相の第３のローサイドトランジスタをオンすることを前記第３のローサイド制御信号が示す場合には、前記第３の検出回路を前記マスクモードに切換える
ことを特徴とする。【００１３】
前記モータ制御装置において、
前記第１の検出回路は、
非反転入力端子に前記比較電圧が入力され、反転入力端子に前記基準電圧が入力され、出力が前記第１の信号ノードに接続された第１のオープンコレクタ型コンパレータである
ことを特徴とする。【００１４】
前記モータ制御装置において、
前記第２の検出回路は、
非反転入力端子に前記スパイク検出用電圧が入力され、反転入力端子に前記比較電圧ＶＲが入力され、出力が前記第１の信号ノードに接続された第２のオープンコレクタ型コンパレータである
ことを特徴とする。【００１５】
前記モータ制御装置において、
前記平滑回路Ｘは、
一端が固定電位に接続された平滑用抵抗と、
アノードが前記平滑用抵抗の他端に接続され、カソードが前記第１の信号ノードに接続された第１の平滑用ダイオードと、
アノードが前記平滑用抵抗の他端に接続され、カソードが前記第２の信号ノードに接続された第２の平滑用ダイオードと、を備える
ことを特徴とする。【００１６】
前記モータ制御装置において、
前記平滑回路Ｘは、
前記第２の信号ノードの電圧をフィルタリングするフィルタ回路をさらに備えることを特徴とする。【００１７】
前記モータ制御装置において、
前記フィルタ回路は、
一端が前記第２の信号ノードに接続され、他端が接地電位に接続されたフィルタ用コンデンサと、
一端が前記第２の信号ノードに接続され、他端が前記接地電位に接続されたフィルタ用抵抗と、を備える
ことを特徴とする。【００１８】
前記モータ制御装置において、
前記第３の検出回路は、
一端が前記固定電位に接続された第１の検出用抵抗と、
一端が前記第１の検出用抵抗の他端に接続され、他端が前記接地電位に接続された第２の検出用抵抗と、
一端が前記第２の信号ノードに接続され、他端が第３の信号ノードに接続された第３の検出用抵抗と、
反転入力端子が前記第３の信号ノードに接続され、非反転入力端子が前記第２の検出用抵抗の一端に接続され、前記検出結果信号を出力する第３のオープンコレクタ型コンパレータと、
一端が前記第３のオープンコレクタ型コンパレータＰ３の非反転入力端子に接続された第４の検出用抵抗と、
アノードが前記第４の検出用抵抗の他端に接続され、カソードが前記第３のオープンコレクタ型コンパレータの出力に接続された検出用ダイオードと、
一端が前記固定電位に接続され、他端が前記第３のオープンコレクタ型コンパレータの出力に接続された第５の検出用抵抗と、を備え、
前記第３のオープンコレクタ型コンパレータは、
前記第３の信号ノードの電圧が、前記第２の検出用抵抗の一端の電圧以上である場合には、前記基準タイミングを検出したことを示す検出結果信号を出力し、
一方、前記第３の信号ノードの電圧が、前記第２の検出用抵抗の一端の電圧未満には、前記基準タイミングを検出していないことを示す検出結果信号を出力し、
前記検出モード切換回路は、
前記第３の検出回路を前記検出モードにする場合には、前記第３の信号ノードの電位を制御せず、
一方、前記第３の検出回路を前記マスクモードにする場合には、前記第３の信号ノードの電位を強制的に前記第２の検出用抵抗の一端の電圧未満に制御する
ことを特徴とする。【００１９】
前記モータ制御装置において、
一端が前記インバータ回路の第１の相の前記第１の出力端子に接続され、他端が前記第１のオープンコレクタ型コンパレータの非反転入力端子及び第２のオープンコレクタ型コンパレータの反転入力端子に接続された第１の出力分圧抵抗と、一端が前記第１の出力分圧抵抗の他端に接続され、他端が前記接地電位に接続された第２の出力分圧抵抗と、を有する出力分圧回路をさらに備え、
前記出力分圧回路は、
前記インバータ回路の第１の相の第１の出力端子の第１端子電圧を、前記第１の出力分圧抵抗と前記第２の出力分圧抵抗により分圧した電圧を、前記比較電圧ＶＲとして出力する
ことを特徴とする。【００２０】
前記モータ制御装置において、
前記検出モード切換回路は、
アノードが前記第１のローサイドトランジスタのベースに接続された第１の制御用ダイオードと、
アノードが前記第３のローサイドトランジスタＷ−のベースに接続され、カソードが前記第１の制御用ダイオードのカソードに接続された第２の制御用ダイオードと、
一端が前記第３の信号ノードに接続され、他端が前記接地電位に接続され、制御端子が前記第１の制御用ダイオード及び前記第２の制御用ダイオードのカソードに接続されたスイッチ回路と、を備え、
前記スイッチ回路は、
前記第１のローサイド制御信号が前記第１のローサイドトランジスタをオフすることを示し且つ前記第３のローサイド制御信号が前記第３のローサイドトランジスタをオフすることを示す場合には、オフして、前記第３の信号ノードとの前記接地電位との間を遮断し、
一方、前記第１のローサイド制御信号が第１のローサイドトランジスタをオンすることを示す場合、又は、前記第３のローサイド制御信号が前記第３のローサイドトランジスタをオンすることを示す場合には、オンして、前記第３の信号ノードとの前記接地電位との間を導通する
ことを特徴とする。【００２１】
前記モータ制御装置において、
前記スイッチ回路は、
一端が前記第１の制御用ダイオード及び前記第２の制御用ダイオードのカソードに接続された  第１のスイッチ用抵抗と、
一端が前記第１のスイッチ用抵抗の他端に接続され、他端が前記接地電位に接続された第２のスイッチ用抵抗と、
コレクタが前記第３の信号ノードに接続され、エミッタが前記接地電位に接続され、ベースが前記第１のスイッチ用抵抗の他端に接続されたスイッチ用トランジスタＢと、を備え、
前記スイッチ用トランジスタは、
前記第１のローサイド制御信号が前記第１のローサイドトランジスタをオフすることを示し且つ前記第３のローサイド制御信号が前記第３のローサイドトランジスタをオフすることを示す場合には、オフし、
一方、前記第１のローサイド制御信号が第１のローサイドトランジスタをオンすることを示す場合、又は、前記第３のローサイド制御信号が前記第３のローサイドトランジスタをオンすることを示す場合には、オンする
ことを特徴とする。【００２２】
前記モータ制御装置において、
前記直流電源が出力する前記直流電圧を前記第１の分圧比に分圧した前記基準電圧を基準電圧端子から出力するとともに、前記直流電圧を前記第１の分圧比よりも高い前記第２の分圧比で分圧したスパイク検出用電圧をスパイク検出用電圧端子から出力する入力分圧回路をさらに備え、
前記入力分圧回路は、
一端が前記直流電源の正極に接続され、他端が前記基準電圧端子に接続された第１の入力分圧抵抗と、
一端が前記基準電圧端子に接続され、他端が前記スパイク検出用電圧端子に接続された第２の入力分圧抵抗と、
一端が前記スパイク検出用電圧端子に接続され、他端が前記直流電源の負極に接続された第３の入力分圧抵抗と、を有し、
前記第１の分圧比は、２分の１である
ことを特徴とする。【００２３】
本発明の一態様に係る実施形態に従ったモータ制御装置の制御方法は、
３相モータの動作を制御するモータ制御装置であって、直流電源が出力する直流電圧を電力変換した３相の交流電圧を第１の出力端子、第２の出力端子、及び第３の出力端子から前記３相モータに供給して、前記３相モータを駆動するための３相のインバータ回路と、前記直流電圧を第１の分圧比に分圧した基準電圧と、前記インバータ回路の第１の相の前記第１の出力端子の第１端子電圧に基づいた比較電圧と、を比較することにより、前記第１端子電圧が前記直流電圧の１／２となる中点電圧を検出し、この検出結果に基づいて第１の信号ノードに信号を出力する第１の検出回路と、前記直流電圧を前記第１の分圧比よりも高い第２の分圧比で分圧したスパイク検出用電圧と、前記比較電圧ＶＲと、を比較することにより、前記第１端子電圧に含まれる前記スパイク検出用電圧以上の転流スパイク電圧を検出し、この検出結果に基づいて前記第１の信号ノードに信号を出力する第２の検出回路と、前記第１の信号ノードの電圧を平滑化した電圧を第２の信号ノードに出力するようになっており、前記第１の検出回路が前記中点電圧を検出し且つ前記第２の検出回路が前記転流スパイク電圧を検出していない第１の状態では、前記第１の信号ノードの電圧を第１の電圧に制御し、一方、前記第２の検出回路が前記転流スパイク電圧を検出し又は前記第１の検出回路が前記中点電圧を検出していない第２の状態では、前記第１の信号ノードの電圧を第２の電圧に制御する平滑回路Ｘと、前記第２の信号ノードの電圧に基づいて、前記転流スパイク電圧が含まれていない前記第１端子電圧の振幅が前記中点電圧になる基準タイミングを検出し、この検出結果に基づいた検出結果信号を出力する第３の検出回路と、前記検出結果信号が示す前記基準タイミングに基づいて、前記３相モータの位相を推定し、この推定した位相に基づいた制御信号により、前記３相モータを駆動するように前記インバータ回路を制御する制御部と、前記制御部が出力する前記制御信号に基づいて、前記第３の検出回路が前記基準タイミングを検出する検出モードと、前記第３の検出回路が前記基準タイミングを検出しないマスクモードとを切り替える検出モード切換回路と、を備えたモータ制御装置の制御方法であって、
前記第３の検出回路により、前記第２の信号ノードの電圧が、前記第１の電圧に基づいた検出電圧である場合には、前記基準タイミングを検出したことを示す検出結果信号を出力し、
一方、前記第３の検出回路により、前記第２の信号ノードの電圧が、前記第２の電圧に応じた非検出電圧である場合には、前記基準タイミングを検出していないことを示す検出結果信号を出力する
ことを特徴とする。
【発明の効果】
【００２４】
本発明の一態様に係るモータ制御装置は、直流電源が出力する直流電圧を電力変換した３相の交流電圧を第１ないし第３の出力端子から３相モータに供給して、３相モータを駆動するための３相のインバータ回路と、直流電圧を第１の分圧比に分圧した基準電圧と、インバータ回路の第１の相の第１の出力端子の第１端子電圧に基づいた比較電圧と、を比較することにより、第１端子電圧が直流電圧の１／２となる中点電圧を検出し、この検出結果に基づいて第１の信号ノードに信号を出力する第１の検出回路と、直流電圧を第１の分圧比よりも高い第２の分圧比で分圧したスパイク検出用電圧と、比較電圧と、を比較することにより、第１端子電圧に含まれるスパイク検出用電圧以上の転流スパイク電圧を検出し、この検出結果に基づいて第１の信号ノードに信号を出力する第２の検出回路と、第１の信号ノードの電圧を平滑化した電圧を第２の信号ノードに出力するようになっており、第１の検出回路が中点電圧を検出し且つ第２の検出回路が転流スパイク電圧を検出していない第１の状態では、第１の信号ノードの電圧を第１の電圧に制御し、一方、第２の検出回路が転流スパイク電圧を検出し又は第１の検出回路が中点電圧を検出していない第２の状態では、第１の信号ノードの電圧を第２の電圧に制御する平滑回路と、第２の信号ノードの電圧に基づいて、転流スパイク電圧が含まれていない第１端子電圧の振幅が中点電圧になる基準タイミングを検出し、この検出結果に基づいた検出結果信号を出力する第３の検出回路と、検出結果信号が示す基準タイミングに基づいて、３相モータの位相を推定し、この推定した位相に基づいた制御信号により、３相モータを駆動するようにインバータ回路を制御する制御部と、制御部が出力する制御信号に基づいて、第３の検出回路が基準タイミングを検出する検出モードと、第３の検出回路が基準タイミングを検出しないマスクモードとを切り替える検出モード切換回路と、を備える。【００２５】
このように、本発明のモータ制御装置では、制御部がインバータ回路を制御する制御信号を用いて設定した検出期間に、第１〜第３の検出回路及び平滑回路を用いて、転流スパイク電圧が含まれていないインバータ回路の出力端子の端子電圧の中点電圧を検出する。【００２６】
すなわち、本発明のモータ制御装置によれば、制御部ＣＰＵの制御量の増加を抑制しつつ、３相モータの位相を推定するための、インバータ回路の出力端子の端子電圧の検出に対する転流スパイク電圧の影響を低減することができる。
【図面の簡単な説明】
【００２７】
【図１】図１は、第１の実施形態に係るモータ制御装置１００の構成の一例を示す図である。
【図２】図２は、第１、第２、第３のハイサイドトランジスタＵ＋、Ｖ＋、Ｗ＋、及び、第１、第２、第３のローサイドトランジスタＵ−、Ｖ-、Ｗ-がそれぞれオンに制御されるタイミングと、第１の出力端子ＴＵの第１端子電圧ＶＵと、第１、第２、第３の検出回路ＣＯＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３の出力の状態と、第１の信号ノードＮ１の信号と、の関係の一例を示す図である。
【図３】図３は、３相モータＭのＵ相（第１の相）、Ｖ相（第２の相）、Ｗ相（第２の相）の誘起電圧と、第１、第２、第３端子電圧ＶＵ、ＶＶ、ＶＷと、各相の検出結果信号との関係の一例を示す波形図である。
【発明を実施するための最良の形態】
【００２８】
以下、本発明に係る実施形態について図面に基づいて説明する。なお、以下の実施形態では、一例として、１２０度通電法を適用したモータ制御装置について説明する。しかし、本発明は、その他の通電方法を適用したモータ制御装置についても、同様に説明される。
【第１の実施形態】
【００２９】
図１は、第１の実施形態に係るモータ制御装置１００の構成の一例を示す図である。
【００３０】
第１の実施形態に係るモータ制御装置１００は、例えば、図１に示すように、３相モータＭの動作を制御するようになっている。なお、３相モータＭは、一端が第１の出力端子ＴＵに接続され、且つ、他端が中点ＭＸに接続されたＵ相コイルＬＵと、一端が第２の出力端子ＴＶに接続され、且つ、他端が中点ＭＸに接続されたＶ相コイルＶＬと、一端が第３の出力端子ＴＷに接続され、且つ、他端が中点ＭＸに接続されたＷ相コイルＷＬと、を有する。  
このモータ制御装置１００は、例えば、図１に示すように、３相のインバータ回路（ドライバ）Ｈと、第１の相（Ｕ相）の検出部１０Ｕと、第２の相（Ｖ相）の検出部１０Ｖと、第３の相（Ｗ相）の検出部１０Ｗと、制御部ＣＰＵと、入力分圧回路ＤＩＮと、出力分圧回路ＤＯＵＴと、を備える。
【００３１】
そして、第１の相の検出部１０Ｕは、例えば、図１に示すように、第１の検出回路ＣＯＭＰ１と、第２の検出回路ＣＯＭＰ２と、平滑回路Ｘと、第３の検出回路ＣＯＭＰ３と、検出モード切換回路Ｙと、を備える。
【００３２】
なお、第２の相の検出部１０Ｖ、第３の相の検出部１０Ｗも、第１の相の検出部１０Ｕと同様の構成及び機能を有する。そして、必要に応じて、モータ制御装置１００から第２の相の検出部１０Ｖ、第３の相の検出部１０Ｗを省略するようにしてもよい。
【００３３】
ここで、図１に示すように、入力分圧回路ＤＩＮは、直流電源Ｓが出力する直流電圧を第１の分圧比に分圧した基準電圧-ＩＮを基準電圧端子ＴＢから出力するとともに、該直流電圧を第１の分圧比よりも高い第２の分圧比で分圧したスパイク検出用電圧＋ＩＮをスパイク検出用電圧端子ＴＳから出力するようになっている。
【００３４】
ここで、第１の分圧比は、例えば、２分の１である。この場合、第２の分圧比は、２分の１よりも高い値となる。
【００３５】
この入力分圧回路ＤＩＮは、例えば、図１に示すように、第１の入力分圧抵抗Ｄ１と、第２の入力分圧抵抗Ｄ２と、第３の入力分圧抵抗Ｄ３と、を有する。
【００３６】
そして、第１の入力分圧抵抗Ｄ１は、一端が直流電源Ｓの正極に接続され、他端が基準電圧端子ＴＢに接続されている。
【００３７】
また、第２の入力分圧抵抗Ｄ２は、一端が基準電圧端子ＴＢに接続され、他端がスパイク検出用電圧端子ＴＳに接続されている。
【００３８】
また、第３の入力分圧抵抗Ｄ３は、一端がスパイク検出用電圧端子ＴＳに接続され、他端が直流電源Ｓの負極に接続されている。
【００３９】
また、図１に示すように、インバータ回路Ｈは、直流電源Ｓが出力する該直流電圧を電力変換した３相の交流電圧を第１ないし第３の出力端子ＴＵ、ＴＶ、ＴＷから３相モータＭに供給して、３相モータＭを駆動するようになっている。
【００４０】
このインバータ回路Ｈは、例えば、図１に示すように、第１の相（Ｕ相）の第１のハイサイドトランジスタＵ＋と、第１のハイサイドダイオードＤＵ＋と、第１の相（Ｕ相）の第１のローサイドトランジスタＵ−と、第１のローサイドダイオードＤＵ−と、第２の相（Ｖ相）の第２のハイサイドトランジスタＶ＋と、第２のハイサイドダイオードＤＶ＋と、第２の相（Ｖ相）の第２のローサイドトランジスタＶ−と、第２のローサイドダイオードＤＶ−と、第３の相（Ｗ相）の第３のハイサイドトランジスタＷ＋と、第３のハイサイドダイオードＤＷ＋と、第３の相（Ｗ相）の第３のローサイドトランジスタＷ−と、第３のローサイドダイオードＤＷ−と、を備える。
【００４１】
そして、第１のハイサイドトランジスタＵ＋は、コレクタが直流電源Ｓの正極に接続され、エミッタが第１の出力端子ＴＵに接続され、ベースに制御信号のうちの第１のハイサイド制御信号が入力されるようになっている。
【００４２】
そして、第１のハイサイドダイオードＤＵ＋は、カソードが第１のハイサイドトランジスタＵ＋のコレクタに接続され、アノードが第１のハイサイドトランジスタＵ＋のエミッタに接続されている。
【００４３】
また、第１のローサイドトランジスタＵ−は、コレクタが第１の出力端子ＴＵに接続され、エミッタが直流電源Ｓの負極に接続され、ベースに制御信号のうちの第１のローサイド制御信号が入力されるようになっている。
【００４４】
そして、第１のローサイドダイオードＤＵ−は、カソードが第１のローサイドトランジスタＵ−のコレクタに接続され、アノードが第１のローサイドトランジスタＵ−のエミッタに接続されている。
【００４５】
また、第２のハイサイドトランジスタＶ＋は、コレクタが直流電源Ｓの正極に接続され、エミッタが第２の出力端子ＴＶに接続され、ベースに制御信号のうちの第２のハイサイド制御信号が入力されるようになっている。
【００４６】
そして、第２のハイサイドダイオードＤＶ＋は、カソードが第２のハイサイドトランジスタＶ＋のコレクタに接続され、アノードが第２のハイサイドトランジスタＶ＋のエミッタに接続されている。
【００４７】
また、第２のローサイドトランジスタＶ−は、コレクタが第２の出力端子ＴＶに接続され、エミッタが直流電源Ｓの負極に接続され、ベースに制御信号のうちの第２のローサイド制御信号が入力されるようになっている。
【００４８】
そして、第２のローサイドダイオードＤＶ−は、カソードが第２のローサイドトランジスタＶ−のコレクタに接続され、アノードが第２のローサイドトランジスタＶ−のエミッタに接続されている。
【００４９】
また、第３のハイサイドトランジスタＷ＋は、コレクタが直流電源Ｓの正極に接続され、エミッタが第３の出力端子ＴＷに接続され、ベースに制御信号のうちの第３のハイサイド制御信号が入力されるようになっている。
【００５０】
そして、第３のハイサイドダイオードＤＷ＋は、カソードが第３のハイサイドトランジスタＷ＋のコレクタに接続され、アノードが第３のハイサイドトランジスタＷ＋のエミッタに接続されている。
【００５１】
また、第３のローサイドトランジスタＷ−は、コレクタが第３の出力端子ＴＷに接続され、エミッタが直流電源Ｓの負極に接続され、ベースに制御信号のうちの第３のローサイド制御信号が入力されるようになっている。
【００５２】
そして、第３のローサイドダイオードＤＷ−は、カソードが第３のローサイドトランジスタＷ−のコレクタに接続され、アノードが第３のローサイドトランジスタＷ−のエミッタに接続されている。
【００５３】
このような構成を有するインバータ回路Ｈは、制御部ＣＰＵが出力する制御信号（第１ないし第３のハイサイド制御信号、第１ないし第３のローサイド制御信号）に応じて、第１ないし第３のハイサイドトランジスタＵ＋、Ｖ＋、Ｗ＋、及び、第１ないし第３のローサイドトランジスタＵ−、Ｖ-、Ｗ-が動作して、３相モータＭを駆動するための正弦波駆動信号を、第１ないし第３の出力端子ＴＵ、ＴＶ、ＴＷを出力するようになっている。
【００５４】
また、出力分圧回路ＤＯＵＴは、例えば、図１に示すように、第１の出力分圧抵抗Ｒ１と、第２の出力分圧抵抗Ｒ２と、を有する。
【００５５】
そして、第１の出力分圧抵抗Ｒ１は、一端がインバータ回路Ｈの第１の相（Ｕ相）の第１の出力端子ＴＵに接続され、他端が第１のオープンコレクタ型コンパレータＰ１の非反転入力端子及び第２のオープンコレクタ型コンパレータＰ２の反転入力端子に接続されている。
【００５６】
また、第２の出力分圧抵抗Ｒ２は、一端が第１の出力分圧抵抗Ｒ１の他端に接続され、他端が接地電位に接続されている。
【００５７】
そして、出力分圧回路ＤＯＵＴは、インバータ回路Ｈの第１の相（Ｕ相）の第１の出力端子ＴＵの第１端子電圧（モータＭの相電圧）ＶＵを、第１の出力分圧抵抗Ｒ１と第２の出力分圧抵抗Ｒ２により分圧した電圧を、比較電圧ＶＲとして出力するようになっている。
【００５８】
また、図１に示すように、第１の検出回路ＣＯＭＰ１は、直流電源Ｓが出力する直流電圧を第１の分圧比に分圧した基準電圧-ＩＮと、インバータ回路Ｈの第１の相（Ｕ相）の第１の出力端子の第１端子電圧（３相モータＭの相電圧）ＶＵに基づいた比較電圧ＶＲと、を比較するようになっている。この比較により、第１の検出回路ＣＯＭＰ１は、第１端子電圧ＶＵが該直流電圧の１／２となる中点電圧を検出し、この検出結果に基づいて第１の信号ノードＮ１に信号を出力するようになっている。
【００５９】
この第１の検出回路ＣＯＭＰ１は、例えば、図１に示すように、非反転入力端子に比較電圧ＶＲが入力され、反転入力端子に基準電圧-ＩＮが入力され、出力が第１の信号ノードＮ１に接続された第１のオープンコレクタ型コンパレータＰ１である。
【００６０】
例えば、この第１のオープンコレクタ型コンパレータＰ１は、比較電圧ＶＲが基準電圧-ＩＮ未満である場合、出力と接地電位との間がショート（グランドショート）状態になり、第１の信号ノードＮ１の電位を接地電位にする（換言すれば“Ｌｏｗ”レベルの信号を出力する）。
【００６１】
一方、この第１のオープンコレクタ型コンパレータＰ１は、比較電圧ＶＲが基準電圧-ＩＮ以上である場合、出力と接地電位との間がオープン（ハイインピーダンス）状態になり、第１の信号ノードＮ１の電位を制御しない。
【００６２】
また、第２の検出回路ＣＯＭＰ２は、該直流電圧を第１の分圧比よりも高い第２の分圧比で分圧したスパイク検出用電圧＋ＩＮと、比較電圧ＶＲと、を比較するようになっている。この比較により、第２の検出回路ＣＯＭＰ２は、第１端子電圧ＶＵに含まれるスパイク検出用電圧＋IＮ以上の転流スパイク電圧を検出し、この検出結果に基づいて第１の信号ノードＮ１に信号を出力するようになっている。
【００６３】
この第２の検出回路ＣＯＭＰ２は、例えば、図１に示すように、非反転入力端子にスパイク検出用電圧＋ＩＮが入力され、反転入力端子に比較電圧ＶＲが入力され、出力が第１の信号ノードＮ１に接続された第２のオープンコレクタ型コンパレータＰ２である。
【００６４】
例えば、この第２のオープンコレクタ型コンパレータＰ２は、比較電圧ＶＲがスパイク検出用電圧＋ＩＮ以上である場合、出力と接地電位との間がショート状態になり、第１の信号ノードＮ１の電位を接地電位にする（換言すれば“Ｌｏｗ”レベルの信号を出力する）。
【００６５】
一方、この第２のオープンコレクタ型コンパレータＰ２は、比較電圧ＶＲがスパイク検出用電圧＋ＩＮ未満である場合、出力と接地電位との間がオープン状態になり、第１の信号ノードＮ１の電位を制御しない。
【００６６】
ここで、第１及び第２のオープンコレクタ型コンパレータＰ１、Ｐ２の何れかがショート状態である場合には、第２のフィルタ用ダイオードＺ２ａに電流が流れて、第１の信号ノードＮ１の電位は、平滑用抵抗ＲＸの電圧降下に基づいた電位、すなわち”Ｈｉｇｈ”レベルになる。
【００６７】
一方、第１及び第２のオープンコレクタ型コンパレータＰ１、Ｐ２の両方がオープン状態である場合には、第１のフィルタ用ダイオードＺ１ａに電流が流れて、第１の信号ノードＮ１の電位は、接地電位、すなわち“Ｌｏｗ”レベルになる。
【００６８】
また、図１に示すように、平滑回路Ｘは、第１の信号ノードＮ１の電圧を平滑化した電圧を第２の信号ノードＮ２に出力するようになっている。
【００６９】
この平滑回路Ｘは、第１の検出回路ＣＯＭＰ１が中点電圧を検出し且つ第２の検出回路ＣＯＭＰ２が該転流スパイク電圧を検出していない第１の状態では、第１の信号ノードＮ１の電圧を第１の電圧（固定電位（５Ｖ））に制御するようになっている。
【００７０】
一方、平滑回路Ｘは、第２の検出回路ＣＯＭＰ２が該転流スパイク電圧を検出し又は第１の検出回路ＣＯＭＰ１が中点電圧を検出していない第２の状態では、第１の信号ノードＮ１の電圧を第２の電圧（接地電位）に制御するようになっている。
【００７１】
この平滑回路Ｘは、例えば、図１に示すように、平滑用抵抗ＲＸと、第１の平滑用ダイオードＺ１ａと、第２の平滑用ダイオードＺ１ｂと、フィルタ回路Ｆと、を備える。
【００７２】
平滑用抵抗ＲＸは、一端が固定電位ＳＶ（５V）に接続されている。
【００７３】
また、第１の平滑用ダイオードＺ１ａは、アノードが平滑用抵抗ＲＸの他端に接続され、カソードが第１の信号ノードＮ１に接続されている。
【００７４】
また、第２の平滑用ダイオードＺ１ｂは、アノードが平滑用抵抗ＲＸの他端に接続され、カソードが第２の信号ノードＮ２に接続されている。
【００７５】
また、フィルタ回路Ｆは、第２の信号ノードの電圧をフィルタリングするようになっている。
【００７６】
このフィルタ回路Ｆは、例えば、図１に示すように、フィルタ用コンデンサＦＣと、フィルタ用抵抗ＦＲと、を備える。
【００７７】
フィルタ用コンデンサＦＣは、一端が第２の信号ノードＮ２に接続され、他端が接地電位に接続されている。
【００７８】
フィルタ用抵抗ＦＲは、一端が第２の信号ノードＮ２に接続され、他端が接地電位に接続されている。
【００７９】
また、図１に示すように、第３の検出回路ＣＯＭＰ３は、第２の信号ノードＮ２の電圧に基づいて、該転流スパイク電圧が含まれていない第１端子電圧ＶＵの振幅が中点電圧になる基準タイミングを検出し、この検出結果に基づいた検出結果信号を出力するようになっている。
【００８０】
例えば、この第３の検出回路ＣＯＭＰ３は、第２の信号ノードＮ２の電圧が、第１の電圧（固定電位（５Ｖ））に基づいた検出電圧（“Ｌｏｗ”レベル、ショート）である場合には、基準タイミングを検出したことを示す検出結果信号（“Ｌｏｗ”レベル、ショート）を出力するようになっている。
【００８１】
一方、第３の検出回路ＣＯＭＰ３は、第２の信号ノードＮ２の電圧が、第２の電圧（接地電位）に基づいた非検出電圧（”Ｈｉｇｈ”レベル、オープン）である場合には、基準タイミングを検出していないことを示す検出結果信号（”Ｈｉｇｈ”レベル、オープン）を出力するようになっている。
【００８２】
この第３の検出回路ＣＯＭＰ３は、例えば、図１に示すように、第１の検出用抵抗Ｒａと、第２の検出用抵抗Ｒｂと、第３の検出用抵抗Ｒｃと、第３のオープンコレクタ型コンパレータＰ３と、第４の検出用抵抗Ｒｄと、検出用ダイオードＤと、第５の検出用抵抗Ｒｅと、を備える。
【００８３】
そして、第１の検出用抵抗Ｒａは、一端が固定電位ＳＶに接続されている。
【００８４】
また、第２の検出用抵抗Ｒｂは、一端が第１の検出用抵抗Ｒａの他端に接続され、他端が接地電位に接続されている。
【００８５】
また、第３の検出用抵抗Ｒｃは、一端が第２の信号ノードＮ２に接続され、他端が第３の信号ノードＮ３に接続されている。
【００８６】
また、第４の検出用抵抗Ｒｄは、一端が第３のオープンコレクタ型コンパレータＰ３の非反転入力端子に接続されている。
【００８７】
また、検出用ダイオードＤは、アノードが第４の検出用抵抗Ｒｄの他端に接続され、カソードが第３のオープンコレクタ型コンパレータＰ３の出力に接続されている。
【００８８】
また、第５の検出用抵抗Ｒｅは、一端が固定電位ＳＶに接続され、他端が第３のオープンコレクタ型コンパレータＰ３の出力に接続されている。
【００８９】
また、第３のオープンコレクタ型コンパレータＰ３は、反転入力端子が第３の信号ノードＮ３に接続され、非反転入力端子が第２の検出用抵抗Ｒｂの一端（第１の検出用抵抗Ｒａの他端）に接続され、該検出結果信号を出力するようになっている。
【００９０】
例えば、この第３のオープンコレクタ型コンパレータＰ３は、第３の信号ノードＮ３の電圧が、第２の検出用抵抗Ｒｂの一端の電圧（閾値電圧）以上である場合には、該基準タイミングを検出したことを示す検出結果信号（“Ｌｏｗ”レベル、ショート）を出力するようになっている。
【００９１】
一方、この第３のオープンコレクタ型コンパレータＰ３は、第３の信号ノードＮ３の電圧が、第２の検出用抵抗Ｒｂの一端の電圧（閾値電圧）未満には、該基準タイミングを検出していないことを示す検出結果信号（”Ｈｉｇｈ”レベル、オープン）を出力するようになっている。
【００９２】
また、制御部ＣＰＵは、上記第３の検出回路ＣＯＭＰ３（すなわち、第１の相の検出部１０Ｕ）が出力する該検出結果信号が示す基準タイミングに基づいて、３相モータＭの位相を推定するようになっている。
【００９３】
そして、制御部ＣＰＵは、この推定した位相に基づいた制御信号（第１ないし第３のハイサイド制御信号、第１ないし第３のローサイド制御信号）により、３相モータＭを駆動するようにインバータ回路Ｈ（第１ないし第３のハイサイドトランジスタＵ＋、Ｖ＋、Ｗ＋、及び、第１ないし第３のローサイドトランジスタＵ−、Ｖ-、Ｗ-）を制御するようになっている。
【００９４】
また、図１に示すように、検出モード切換回路Ｙは、制御部ＣＰＵが出力する該制御信号に基づいて、第３の検出回路ＣＯＭＰ３が基準タイミングを検出する（検出動作を実行する）検出モード（検出期間）と、第３の検出回路ＣＯＭＰ３が基準タイミングを検出しない（検出動作を実行しない）マスクモード（マスク期間）とを切り替えるようになっている。
【００９５】
例えば、この検出モード切換回路Ｙは、インバータ回路Ｈの第１及び第３のローサイドトランジスタＵ−、Ｗ−の両方がオフすることを該第１、第３のローサイド制御信号が示す場合には、第３の検出回路ＣＯＭＰ３を検出モード（検出期間）に切換えるようになっている。
【００９６】
一方、検出モード切換回路Ｙは、インバータ回路Ｈの第１の相（Ｕ相）の第１のローサイドトランジスタＵ−をオンすることを第１のローサイド制御信号が示す場合、又は、第３の相（Ｗ相）の第３のローサイドトランジスタＷ−をオンすることを第３のローサイド制御信号が示す場合には、第３の検出回路ＣＯＭＰ３をマスクモード（マスク期間）に切換えるようになっている。
【００９７】
この検出モード切換回路Ｙは、例えば、図１に示すように、第１の制御用ダイオードＺ２ａと、第２の制御用ダイオードＺ２ｂと、スイッチ回路ＳＷと、を備える。
【００９８】
そして、第１の制御用ダイオードＺ２ａは、アノードが第１のローサイドトランジスタＵ−のベースに接続されている。
【００９９】
また、第２の制御用ダイオードＺ２ｂは、アノードが第３のローサイドトランジスタＷ−のベースに接続され、カソードが第１の制御用ダイオードＺ２ａのカソードに接続されている。
【０１００】
また、スイッチ回路ＳＷは、一端が第３の信号ノードＮ３に接続され、他端が接地電位に接続され、制御端子ＴＣが第１の制御用ダイオードＺ２ａ及び第２の制御用ダイオードＺ２ｂのカソードに接続されている。
【０１０１】
例えば、このスイッチ回路ＳＷは、第１のローサイド制御信号が第１のローサイドトランジスタＵ−をオフすること（“Ｌｏｗ”レベル）を示し且つ第３のローサイド制御信号が第３のローサイドトランジスタＷ−をオフすること（“Ｌｏｗ”レベル）を示す場合には、オフして、第３の信号ノードＮ３との接地電位との間を遮断する（すなわち、第３の検出回路ＣＯＭＰ３を検出モード（検出期間）に切換える）ようになっている。
【０１０２】
すなわち、検出モード切換回路Ｙは、第３の検出回路ＣＯＭＰ３を検出モード（検出期間）にする場合には、第３の信号ノードＮ３の電位を制御しないようになっている。
【０１０３】
これにより、第３の信号ノードＮ３の電位が第２の信号ノードＮ２の電位に基づいたものとなる。すなわち、第３のオープンコレクタ型コンパレータＰ３が、第３の信号ノードＮ３の電圧に応じて、該基準タイミングを検出したことを示す検出結果信号（“Ｌｏｗ”レベル、ショート）を出力することとなる。
【０１０４】
一方、スイッチ回路ＳＷは、第１のローサイド制御信号が第１のローサイドトランジスタＵ−をオン（”Ｈｉｇｈ”レベル）することを示す場合、又は、第３のローサイド制御信号が第３のローサイドトランジスタＷ−をオンする（”Ｈｉｇｈ”レベル）ことを示す場合には、オンして、第３の信号ノードＮ３との接地電位との間を導通する（すなわち、第３の検出回路ＣＯＭＰ３をマスクモード（マスク期間）に切換える）ようになっている。
【０１０５】
すなわち、検出モード切換回路Ｙは、第３の検出回路ＣＯＭＰ３をマスクモード（マスク期間）にする場合には、第３の信号ノードＮ３の電位を強制的に第２の検出用抵抗Ｒｂの一端の電圧（閾値電圧）未満である接地電位に制御するようになっている。
【０１０６】
これにより、第３の信号ノードＮ３の電位が接地電位に固定される。すなわち、第３のオープンコレクタ型コンパレータＰ３が、常に、第３の検出回路ＣＯＭＰ３が該基準タイミングを検出していないことを示す検出結果信号（”Ｈｉｇｈ”レベル、オープン）を出力することとなる。
【０１０７】
ここで、既述のスイッチ回路ＳＷは、例えば、図１に示すように、第１のスイッチ用抵抗ＳＷＲａと、第２のスイッチ用抵抗ＳＷＲｂと、スイッチ用トランジスタ（ＮＰＮ型バイポーラトランジスタ）Ｂと、を備える。
【０１０８】
そして、第１のスイッチ用抵抗ＳＷＲａは、一端が第１の制御用ダイオードＺ２ａ及び第２の制御用ダイオードＺ２ｂのカソードに接続されている。
【０１０９】
また、第２のスイッチ用抵抗ＳＷＲｂは、一端が第１のスイッチ用抵抗ＳＷＲａの他端に接続され、他端が接地電位に接続されている。
【０１１０】
また、スイッチ用トランジスタＢは、コレクタが第３の信号ノードＮ３に接続され、エミッタが接地電位に接続され、ベースが第１のスイッチ用抵抗ＳＷＲａの他端に接続されている。
【０１１１】
例えば、このスイッチ用トランジスタＢは、第１のローサイド制御信号が第１のローサイドトランジスタＵ−をオフすること（“Ｌｏｗ”レベル）を示し且つ第３のローサイド制御信号が第３のローサイドトランジスタＷ−をオフすること（“Ｌｏｗ”レベル）を示す場合には、オフするようになっている。
【０１１２】
このように、このスイッチ用トランジスタＢは、第３の検出回路ＣＯＭＰ３を検出モード（検出期間）にする場合には、第３の信号ノードＮ３の電位を制御しないようになっている。
【０１１３】
一方、スイッチ用トランジスタＢは、第１のローサイド制御信号が第１のローサイドトランジスタＵ−をオン（”Ｈｉｇｈ”レベル）することを示す場合、又は、第３のローサイド制御信号が第３のローサイドトランジスタＷ−をオンする（”Ｈｉｇｈ”レベル）ことを示す場合には、オンするようになっている。
【０１１４】
このように、このスイッチ用トランジスタＢは、第３の検出回路ＣＯＭＰ３をマスクモード（マスク期間）にする場合には、第３の信号ノードＮ３の電位を強制的に第２の検出用抵抗Ｒｂの一端の電圧（閾値電圧）未満である接地電位に制御するようになっている。
【０１１５】
なお、既述のように、第２の相の検出部１０Ｖ及び第３の相の検出部１０Ｗは、第１の相の検出部１０Ｕと、同様の構成及び機能を有する。
【０１１６】
次に、以上のような構成を有するモータ制御装置１００の制御方法の一例について説明する。なお、本実施形態では、第１の相の検出部１０Ｕの動作に関して説明するが、第２の相の検出部１０Ｖ及び第３の相の検出部１０Ｗの動作に関しても、第１の相の検出部１０Ｕの動作と同様である。
【０１１７】
ここで、図２は、第１、第２、第３のハイサイドトランジスタＵ＋、Ｖ＋、Ｗ＋、及び、第１、第２、第３のローサイドトランジスタＵ−、Ｖ-、Ｗ-がそれぞれオンに制御されるタイミングと、第１の出力端子ＴＵの第１端子電圧ＶＵと、第１、第２、第３の検出回路ＣＯＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３の出力の状態と、第１の信号ノードＮ１の信号と、の関係の一例を示す図である。また、図３は、３相モータＭのＵ相（第１の相）、Ｖ相（第２の相）、Ｗ相（第２の相）の誘起電圧と、第１、第２、第３端子電圧ＶＵ、ＶＶ、ＶＷと、各相の検出結果信号との関係の一例を示す波形図である。  
既述のように、第１の検出回路ＣＯＭＰ１は、直流電源Ｓが出力する直流電圧を第１の分圧比に分圧した基準電圧-ＩＮと、インバータ回路Ｈの第１の相（Ｕ相）の第１の出力端子の第１端子電圧（３相モータＭの相電圧）ＶＵに基づいた比較電圧ＶＲと、を比較する。
【０１１８】
そして、この比較により、第１の検出回路ＣＯＭＰ１は、第１端子電圧ＶＵが該直流電圧の１／２となる中点電圧を検出し、この検出結果に基づいて第１の信号ノードＮ１に信号を出力する。
【０１１９】
例えば、この第１の検出回路ＣＯＭＰ１の第１のオープンコレクタ型コンパレータＰ１は、比較電圧ＶＲが基準電圧-ＩＮ未満である場合、出力と接地電位との間がショート（グランドショート）状態になり、第１の信号ノードＮ１の電位を接地電位にする（換言すれば“Ｌｏｗ”レベルの信号を出力する）。
【０１２０】
一方、この第１のオープンコレクタ型コンパレータＰ１は、比較電圧ＶＲが基準電圧-ＩＮ以上である場合、出力と接地電位との間がオープン（ハイインピーダンス）状態になり、第１の信号ノードＮ１の電位を制御しない。
【０１２１】
また、既述のように、第２の検出回路ＣＯＭＰ２は、該直流電圧を第１の分圧比よりも高い第２の分圧比で分圧したスパイク検出用電圧＋ＩＮと、比較電圧ＶＲと、を比較する。
【０１２２】
そして、この比較により、第２の検出回路ＣＯＭＰ２は、第１端子電圧ＶＵに含まれるスパイク検出用電圧＋IＮ以上の転流スパイク電圧を検出し、この検出結果に基づいて第１の信号ノードＮ１に信号を出力する。
【０１２３】
例えば、図２に示すように、この第２の検出回路ＣＯＭＰ２の第２のオープンコレクタ型コンパレータＰ２は、比較電圧ＶＲがスパイク検出用電圧＋ＩＮ以上である場合、出力と接地電位との間がショート状態になり、第１の信号ノードＮ１の電位を接地電位にする（換言すれば“Ｌｏｗ”レベルの信号を出力する）。
【０１２４】
一方、この第２のオープンコレクタ型コンパレータＰ２は、比較電圧ＶＲがスパイク検出用電圧＋ＩＮ未満である場合、出力と接地電位との間がオープン状態になり、第１の信号ノードＮ１の電位を制御しない。
【０１２５】
ここで、図２に示すように、第１及び第２のオープンコレクタ型コンパレータＰ１、Ｐ２の何れかがショート状態である場合には、第２のフィルタ用ダイオードＺ２ａに電流が流れて、第１の信号ノードＮ１の電位は、平滑用抵抗ＲＸの電圧降下に基づいた電位、すなわち”Ｈｉｇｈ”レベルになる。
【０１２６】
一方、第１及び第２のオープンコレクタ型コンパレータＰ１、Ｐ２の両方がオープン状態である場合には、第１のフィルタ用ダイオードＺ１ａに電流が流れて、第１の信号ノードＮ１の電位は、接地電位、すなわち“Ｌｏｗ”レベルになる。
【０１２７】
また、既述のように、第３の検出回路ＣＯＭＰ３は、第２の信号ノードＮ２の電圧に基づいて、該転流スパイク電圧が含まれていない第１端子電圧ＶＵの振幅が中点電圧になる基準タイミングを検出し、この検出結果に基づいた検出結果信号を出力する。
【０１２８】
例えば、図３に示すように、この第３の検出回路ＣＯＭＰ３は、第２の信号ノードＮ２の電圧が、第１の電圧（固定電位（５Ｖ））に基づいた検出電圧（“Ｌｏｗ”レベル、ショート）である場合には、基準タイミングを検出したことを示す検出結果信号（“Ｌｏｗ”レベル、ショート）を出力する。
【０１２９】
一方、第３の検出回路ＣＯＭＰ３は、第２の信号ノードＮ２の電圧が、第２の電圧（接地電位）に基づいた非検出電圧（”Ｈｉｇｈ”レベル、オープン）である場合には、基準タイミングを検出していないことを示す検出結果信号（”Ｈｉｇｈ”レベル、オープン）を出力する。
【０１３０】
ここで、検出モード切換回路Ｙは、インバータ回路Ｈの第１及び第３のローサイドトランジスタＵ−、Ｗ−の両方がオフする（図２の第２のローサイドトランジスタＶ−がオンする）場合には、第３の検出回路ＣＯＭＰ３を検出モード（検出期間）に切換える。
【０１３１】
一方、検出モード切換回路Ｙは、インバータ回路Ｈの第１の相（Ｕ相）の第１のローサイドトランジスタＵ−がオンする場合、又は、第３の相（Ｗ相）の第３のローサイドトランジスタＷ−をオンする場合には、第３の検出回路ＣＯＭＰ３をマスクモード（マスク期間）に切換える。
【０１３２】
このようにして、モータ制御装置１００では、制御部がインバータ回路Ｈを制御する制御信号を用いて設定した検出期間に、第１〜第３の検出回路ＣＯＭＰ１〜ＣＯＭＰ３及び平滑回路Ｘを用いて、転流スパイク電圧が含まれていないインバータ回路Ｈの出力端子の端子電圧（３相モータＭの相電圧）の中点電圧を検出する。
【０１３３】
すなわち、モータ制御装置１００によれば、制御部ＣＰＵの制御量の増加を抑制しつつ、３相モータＭの位相を推定するための、インバータ回路Ｈの出力端子の端子電圧の検出に対する転流スパイク電圧の影響を低減することができる。
【０１３４】
なお、既述のように、本実施形態では、第１の相の検出部１０Ｕの動作（第１端子電圧ＶＵに基づいたＵ相の検出結果信号の出力）に関して説明したが、第２の相の検出部１０Ｖの動作（第２端子電圧ＶＶに基づいたＶ相の検出結果信号の出力）及び第３の相の検出部１０Ｗの動作（第３端子電圧ＶＷに基づいたＷ相にお検出結果信号の出力）に関しても、第１の相の検出部１０Ｕの動作と同様である（図３）。
【０１３５】
以上のように、本発明の一態様に係るモータ制御装置は、直流電源Ｓが出力する直流電圧を電力変換した３相の交流電圧を第１ないし第３の出力端子ＴＵ、ＴＶ、ＴＷから３相モータＭに供給して、３相モータＭを駆動するための３相のインバータ回路（ドライバ）Ｈと、直流電圧を第１の分圧比に分圧した基準電圧-ＩＮと、インバータ回路の第１の相（Ｕ相）の第１の出力端子ＴＵの第１端子電圧（３相モータＭの相電圧）ＶＵに基づいた比較電圧ＶＲと、を比較することにより、第１端子電圧ＶＵが直流電圧の１／２となる中点電圧を検出し、この検出結果に基づいて第１の信号ノードＮ１に信号を出力する第１の検出回路ＣＯＭＰ１と、直流電圧を第１の分圧比よりも高い第２の分圧比で分圧したスパイク検出用電圧＋ＩＮと、比較電圧ＶＲと、を比較することにより、第１端子電圧に含まれるスパイク検出用電圧＋IＮ以上の転流スパイク電圧を検出し、この検出結果に基づいて第１の信号ノードＮ１に信号を出力する第２の検出回路ＣＯＭＰ２と、第１の信号ノードＮ１の電圧を平滑化した電圧を第２の信号ノードＮ２に出力するようになっており、第１の検出回路ＣＯＭＰ１が中点電圧を検出し且つ第２の検出回路ＣＯＭＰ２が転流スパイク電圧を検出していない第１の状態では、第１の信号ノードＮ１の電圧を第１の電圧（固定電位（５Ｖ））に制御し、一方、第２の検出回路ＣＯＭＰ２が転流スパイク電圧を検出し又は第１の検出回路ＣＯＭＰ１が中点電圧を検出していない第２の状態では、第１の信号ノードＮ１の電圧を第２の電圧（接に基づいた地電位）に制御する平滑回路Ｘと、第２の信号ノードＮ２の電圧に基づいて、転流スパイク電圧が含まれていない第１端子電圧の振幅が中点電圧になる基準タイミングを検出し、この検出結果に基づいた検出結果信号を出力する第３の検出回路ＣＯＭＰ３と、検出結果信号が示す基準タイミングに基づいて、３相モータＭの位相を推定し、この推定した位相に基づいた制御信号により、３相モータＭを駆動するようにインバータ回路Ｈを制御する制御部ＣＰＵと、制御部が出力する制御信号に基づいて、第３の検出回路が基準タイミングを検出する検出モード（検出期間）と、第３の検出回路が基準タイミングを検出しないマスクモード（マスク期間）と、を切り替える検出モード切換回路Ｙと、を備える。
【０１３６】
このように、本発明のモータＭ制御装置では、制御部がインバータ回路Ｈを制御する制御信号を用いて設定した検出期間に、第１〜第３の検出回路ＣＯＭＰ１〜ＣＯＭＰ３及び平滑回路Ｘを用いて、転流スパイク電圧が含まれていないインバータ回路Ｈの出力端子の端子電圧（３相モータＭの相電圧）の中点電圧を検出する。
【０１３７】
すなわち、本発明のモータ制御装置によれば、制御部ＣＰＵの制御量の増加を抑制しつつ、３相モータの位相を推定するための、インバータ回路Ｈの出力端子の端子電圧の検出に対する転流スパイク電圧の影響を低減することができる。
【０１３８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【０１３９】
１００  モータ制御装置
Ｓ  直流電源
Ｍ  ３相モータ
Ｈ  ３相のインバータ回路（ドライバ）
１０Ｕ  第１の相（Ｕ相）の検出部
１０Ｖ  第２の相（Ｖ相）の検出部
１０Ｗ  第３の相（Ｗ相）の検出部
ＣＰＵ  制御部
ＤＩＮ  入力分圧回路
ＤＯＵＴ  出力分圧回路
ＣＯＭＰ１  第１の検出回路
ＣＯＭＰ２  第２の検出回路
Ｘ  平滑回路
ＣＯＭＰ３  第３の検出回路
Ｙ  検出モード切換回路
Ｕ＋  第１のハイサイドトランジスタ
ＤＵ＋  第１のハイサイドダイオード
Ｕ−  第１のローサイドトランジスタ
ＤＵ−  第１のローサイドダイオード
Ｖ＋  第２のハイサイドトランジスタ
ＤＶ＋  第２のハイサイドダイオード
Ｖ−  第２のローサイドトランジスタ
ＤＶ−  第２のローサイドダイオード
Ｗ＋  第３のハイサイドトランジスタ
ＤＷ＋  第３のハイサイドダイオード
Ｗ−  第３のローサイドトランジスタ
ＤＷ−  第３のローサイドダイオード
【図１】
2019058481.tif 000003
【図２】
2019058481.tif 000004
【図３】
2019058481.tif 000005
【国際調査報告】
2019058481.tif 000006
2019058481.tif 000007
2019058481.tif 000008