(57)【要約】良好な電気特性を有し、高集積化が可能な半導体装置を提供する。第１の絶縁体と、第１の絶縁体上の酸化物と、酸化物上の第２の絶縁体と、第２の絶縁体上の第１の導電体と、第１の絶縁体の上面、酸化物の側面、酸化物の上面、第２の絶縁体の側面および第１の導電体の側面に接する、第３の絶縁体と、第３の絶縁体上の第４の絶縁体と、を有し、第３の絶縁体は、第１の絶縁体を露出する開口を有し、第４の絶縁体は、開口を介して第１の絶縁体と接する半導体装置。
2019048983.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁体と、
前記第１の絶縁体上の酸化物と、
前記酸化物上の第２の絶縁体と、
前記第２の絶縁体上の第１の導電体と、
前記第１の絶縁体の上面、前記酸化物の側面、前記酸化物の上面、前記第２の絶縁体の側面および前記第１の導電体の側面に接する、第３の絶縁体と、
前記第３の絶縁体上の第４の絶縁体と、を有し、
前記第３の絶縁体は、前記第１の絶縁体を露出する開口を有し、
前記第４の絶縁体は、前記開口を介して前記第１の絶縁体と接する、
ことを特徴とする半導体装置。
【請求項２】
第１の絶縁体と、
前記第１の絶縁体上の開口を有する第１の酸化物と、
前記第１の酸化物上の第２の酸化物と、
前記第２の酸化物上の第２の絶縁体と、
前記第２の絶縁体上の第１の導電体と、
前記第１の絶縁体の上面、前記第１の酸化物の側面、前記第２の酸化物の側面、前記第２の酸化物の上面、前記第２の絶縁体の側面および前記第１の導電体の側面に接する、第３の絶縁体と、
前記第３の絶縁体上の第４の絶縁体と、を有し、
前記第３の絶縁体は、前記第１の絶縁体を露出する開口を有し、
前記第４の絶縁体は、前記第３の絶縁体の開口を介して前記第１の絶縁体と接する、
ことを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記第１の絶縁体および前記第４の絶縁体は、前記第３の絶縁体よりも酸素を透過し易い、ことを特徴とする半導体装置。
【請求項４】
請求項１において、
前記酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する、  ことを特徴とする半導体装置。
【請求項５】
請求項２において、
前記第１の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有し、
前記第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する、
ことを特徴とする半導体装置。
【請求項６】
請求項２において、
前記第２の酸化物は、前記第１の酸化物よりも酸素を透過し易い、  ことを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記第３の絶縁体は、アルミニウム、およびハフニウムの一方または両方を含む酸化物であることを特徴とする半導体装置。
【請求項８】
基板上に第１の絶縁体を形成し、
前記第１の絶縁体の上に、酸化物層を形成し、
前記酸化物層の上に、第１の絶縁膜およびダミーゲート膜を順に成膜し、
前記第１の絶縁膜および前記ダミーゲート膜を加工して、第２の絶縁体、およびダミーゲート層を形成し、
前記第１の絶縁体、前記酸化物層、および前記ダミーゲート層に接する、金属を含む第１の膜を形成し、
窒素を含む雰囲気で第１の加熱処理を行い、
前記第１の膜を除去し、
前記第１の絶縁体、前記酸化物層および前記ダミーゲート層を覆って、第２の絶縁膜を成膜し、
前記第２の絶縁膜を加工することで、開口を有する第３の絶縁体を形成し、
前記第３の絶縁体上に、第３の絶縁膜を成膜し、
第１のＣＭＰ処理を行うことによって、前記ダミーゲート層、前記第３の絶縁体および前記第３の絶縁膜の一部を、前記ダミーゲート層の一部が露出するまで除去し、
前記ダミーゲート層をエッチングすることによって、前記第２の絶縁体を露出させ、
導電体膜を成膜し、
第２のＣＭＰ処理を行うことによって、前記導電体膜の一部を、前記第３の絶縁膜が露出するまで除去して、第１の導電体層および第４の絶縁体を形成し、
前記第４の絶縁体に酸素を注入し、
前記第１の導電体層上および前記第４の絶縁体上に第５の絶縁体を形成し、
酸素を含む雰囲気で第２の加熱処理を行う、
ことを特徴とする半導体装置の作製方法。
【請求項９】
請求項８において、
前記第１の膜は、
アルゴン、窒素、及び酸素の中から選ばれるいずれか一または複数のガスを用いて、スパッタリング法により形成される、  ことを特徴とする半導体装置の作製方法。
【請求項１０】
請求項８または請求項９において、
前記第２の加熱処理を行うことで、前記酸素は、前記開口および前記第１の絶縁体を介して、前記酸化物層に注入される、  ことを特徴とする半導体装置の作製方法。
【請求項１１】
請求項８乃至請求項１０のいずれか一において、
酸素の注入は、イオン注入法、イオンドーピング法、プラズマ処理法、およびプラズマイマージョンイオンインプランテーション法から選ばれた一を用いて行う、  ことを特徴とする半導体装置の作製方法。
【請求項１２】
請求項８乃至請求項１１のいずれか一において、
前記酸素の注入は、イオン注入法を用いて行う、  ことを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明の一態様は、半導体装置、ならびに半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュールおよび電子機器に関する。【０００２】  なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。【０００３】  なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【背景技術】
【０００４】  近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタおよびメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。【０００５】  ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。【０００６】  また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。【０００７】  また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を利用した低消費電力のＣＰＵなどが開示されている（特許文献１参照）。【０００８】  また、酸化物半導体を用いたトランジスタとして、セルフアライン構造のトランジスタが提案されている。当該セルフアライン構造のトランジスタとして、ソース領域及びドレイン領域上に金属膜を形成し、当該金属膜に対して熱処理を行うことで、金属膜を高抵抗化させるとともに、ソース領域およびドレイン領域を低抵抗化させる方法が開示されている（特許文献２参照）。【０００９】  また、酸化物半導体を用いたトランジスタの作製方法として、ソース領域及びドレイン領域上に金属膜を形成したのち熱処理を行い、その後、当該金属膜を通過してドーパントを導入することで、ソース領域およびドレイン領域を低抵抗化させる方法が開示されている（特許文献３参照）。【００１０】  また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。【００１１】  トランジスタに適用可能な半導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。酸化物半導体としては、例えば、酸化インジウム、酸化亜鉛などの一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ−Ｇａ−Ｚｎ酸化物（以下、ＩＧＺＯとも呼ぶ）に関する研究が盛んに行われている。【００１２】  ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３参照）。非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術も開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献４および非特許文献５に開示され��いる。【００１３】  さらに、ＩＧＺＯを活性層として用いたトランジスタは極めて低いオフ電流を持ち（非特許文献６参照）、その特性を利用したＬＳＩおよびディスプレイが報告されている（非特許文献７および非特許文献８参照）。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２０１２−２５７１８７号公報
【特許文献２】特開２０１１−２２８６２２号公報
【特許文献３】特開２０１３−０１６７８２号公報
【非特許文献】
【００１５】
【非特許文献１】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，“ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１２，ｖｏｌｕｍｅ  ４３，ｉｓｓｕｅ  １，ｐｐ．１８３−１８６
【非特許文献２】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，“Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”，２０１４，ｖｏｌｕｍｅ  ５３，Ｎｕｍｂｅｒ  ４Ｓ，ｐｐ．０４ＥＤ１８−１−０４ＥＤ１８−１０
【非特許文献３】Ｓ．Ｉｔｏ  ｅｔ  ａｌ．，“Ｔｈｅ  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＡＭ−ＦＰＤ’１３  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１３，ｐｐ．１５１−１５４
【非特許文献４】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，“ＥＣＳ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ”，２０１４，ｖｏｌｕｍｅ  ３，ｉｓｓｕｅ  ９，ｐｐ．Ｑ３０１２−Ｑ３０２２
【非特許文献５】Ｓ．Ｙａｍａｚａｋｉ，“ＥＣＳ  Ｔｒａｎｓａｃｔｉｏｎｓ”，２０１４，ｖｏｌｕｍｅ  ６４，ｉｓｓｕｅ  １０，ｐｐ．１５５−１６４
【非特許文献６】Ｋ．Ｋａｔｏ  ｅｔ  ａｌ．，“Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”，２０１２，ｖｏｌｕｍｅ  ５１，ｐｐ．０２１２０１−１−０２１２０１−７
【非特許文献７】Ｓ．Ｍａｔｓｕｄａ  ｅｔ  ａｌ．，“２０１５  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１５，ｐｐ．Ｔ２１６−Ｔ２１７
【非特許文献８】Ｓ．Ａｍａｎｏ  ｅｔ  ａｌ．，“ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１０，ｖｏｌｕｍｅ  ４１，ｉｓｓｕｅ  １，ｐｐ．６２６−６２９
【発明の概要】
【発明が解決しようとする課題】
【００１６】  特許文献２においては、ソース領域およびドレイン領域を低抵抗化させる際に、ソース領域およびドレイン領域上に金属膜を形成し、当該金属膜に対して酸素雰囲気下で熱処理を行っている。熱処理を行うことで、酸化物半導体膜のソース領域およびドレイン領域中には金属膜の構成元素がドーパントとして入り込んで、ソース領域およびドレイン領域を低抵抗化させている。また、酸素雰囲気下で熱処理を行うことで、導電膜を酸化させ、当該導電膜を高抵抗化させている。ただし、酸素雰囲気下で熱処理を行っているため、酸素が酸化物半導体膜中から金属膜へ引き抜かれにくい。【００１７】  また、特許文献２においては、チャネル形成領域の酸素濃度については記載されているが、水、水素などの不純物の濃度については、言及されていない。すなわち、チャネル形成領域の高純度化（水、水素などの不純物の低減化、代表的には脱水または脱水素化）が行われていないため、ノーマリーオンのトランジスタ特性となりやすいといった問題があった。なお、ノーマリーオンとは、ゲートに電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことである。一方でノーマリーオフとは、ゲートに電圧を印加しない状態では、トランジスタに電流が流れない状態である。【００１８】  上述の問題に鑑み、本発明の一態様は、トランジスタのソース領域およびドレイン領域を安定して低抵抗化させるとともに、チャネル形成領域を高純度化させることで良好な電気特性を有する半導体装置を提供することを課題の一つとする。【００１９】  または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。【００２０】  または、本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、低消費電力の半導体装置を提供することを課題の一つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。【００２１】  なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００２２】  本発明の一態様は、第１の絶縁体と、第１の絶縁体上の酸化物と、酸化物上の第２の絶縁体と、第２の絶縁体上の第１の導電体と、第１の絶縁体の上面、酸化物の側面、酸化物の上面、第２の絶縁体の側面および第１の導電体の側面に接する、第３の絶縁体と、第３の絶縁体上の第４の絶縁体と、を有し、第３の絶縁体は、第１の絶縁体を露出する開口を有し、第４の絶縁体は、開口を介して第１の絶縁体と接する半導体装置である。【００２３】  また、本発明の一態様は、第１の絶縁体と、第１の絶縁体上の開口を有する第１の酸化物と、第１の酸化物上の第２の酸化物と、第２の酸化物上の第２の絶縁体と、第２の絶縁体上の第１の導電体と、第１の絶縁体の上面、第１の酸化物の側面、第２の酸化物の側面、第２の酸化物の上面、第２の絶縁体の側面および第１の導電体の側面に接する、第３の絶縁体と、第３の絶縁体上の第４の絶縁体と、を有し、第３の絶縁体は、第１の絶縁体を露出する開口を有し、第４の絶縁体は、第３の絶縁体の開口を介して第１の絶縁体と接する半導体装置である。【００２４】  また、上記において、第１の絶縁体および第４の絶縁体は、第３の絶縁体よりも酸素を透過し易いことが好ましい。【００２５】  また、酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有することが好ましい。【００２６】  また、第１の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有し、第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有することが好ましい。【００２７】  また、第２の酸化物は、第１の酸化物よりも酸素を透過し易いことが好ましい。【００２８】  また、第３の絶縁体は、アルミニウム、およびハフニウムの一方または両方を含む酸化物であることが、好ましい。【００２９】  また、本発明の一態様は、基板上に第１の絶縁体を形成し、第１の絶縁体の上に、酸化物層を形成し、酸化物層の上に、第１の絶縁膜およびダミーゲート膜を順に成膜し、第１の絶縁膜およびダミーゲート膜を加工して、第２の絶縁体、およびダミーゲート層を形成し、第１の絶縁体、酸化物層、およびダミーゲート層に接する、金属を含む第１の膜を形成し、窒素を含む雰囲気で第１の加熱処理を行い、第１の膜を除去し、第１の絶縁体、酸化物層およびダミーゲート層を覆って、第２の絶縁膜を成膜し、第２の絶縁膜を加工することで、開口を有する第３の絶縁体を形成し、第３の絶縁体上に、第３の絶縁膜を成膜し、第１のＣＭＰ処理を行うことによって、ダミーゲート層、第３の絶縁体および第３の絶縁膜の一部を、ダミーゲート層の一部が露出するまで除去し、ダミーゲート層をエッチングすることによって、第２の絶縁体を露出させ、導電体膜を成膜し、第２のＣＭＰ処理を行うことによって、導電体膜の一部を、第３の絶縁膜が露出するまで除去して、第１の導電体層および第４の絶縁体を形成し、第４の絶縁体に酸素を注入し、第１の導電体層上および第４の絶縁体上に第５の絶縁体を形成し、酸素を含む雰囲気で第２の加熱処理を行う、半導体装置の作製方法である。【００３０】  また、上記において、第１の膜は、アルゴン、窒素、及び酸素の中から選ばれるいずれか一または複数のガスを用いて、スパッタリング法により形成されることが好ましい。【００３１】  また、上記において、第２の加熱処理を行うことで、酸素は、開口および第１の絶縁体を介して、酸化物層に注入されることが好ましい。【００３２】  また、酸素の注入は、イオン注入法、イオンドーピング法、プラズマ処理法、およびプラズマイマージョンイオンインプランテーション法から選ばれた一を用いてもよい。【００３３】  また、酸素の注入は、イオン注入法を用いて行ってもよい。
【発明の効果】
【００３４】  本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。【００３５】  または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、低消費電力の半導体装置を提供することができる。または、新規な半導体装置を提供することができる。【００３６】  なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００３７】
【図１】本発明の一態様に係る半導体装置の上面図および断面図。
【図２】本発明の一態様に係る半導体装置の断面図。
【図３】本発明の一態様に係る半導体装置の断面図。
【図４】本発明の一態様に係る半導体装置の上面図および断面図。
【図５】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図６】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図７】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図８】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図９】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１０】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１１】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１２】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１３】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１４】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１５】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１６】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１７】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１８】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図１９】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図２０】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図２１】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図２２】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図２３】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図２４】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図２５】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図２６】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図２７】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図２８】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図２９】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図３０】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図３１】本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。
【図３２】酸化物半導体のエネルギーバンド構造を説明する図。
【図３３】本発明の一態様に係る半導体装置の上面図および断面図。
【図３４】本発明の一態様に係る半導体装置の回路図。
【図３５】本発明の一態様に係る半導体装置の断面図。
【図３６】本発明の一態様に係る半導体装置の平面図。
【図３７】本発明の一態様に係る半導体装置の平面図。
【図３８】本発明の一態様に係る記憶装置の構成例を示す断面図。
【図３９】本発明の一態様に係る記憶装置の構成例を示す断面図。
【図４０】本発明の一態様に係る記憶装置の構成例を示す断面図。
【図４１】本発明の一態様に係る記憶装置の構成例を示すブロック図。
【図４２】本発明の一態様に係る記憶装置の構成例を示す回路図。
【図４３】本発明の一態様に係る記憶装置の構成例を示す回路図。
【図４４】本発明の一態様に係る記憶装置の構成例を示すブロック図。
【図４５】本発明の一態様に係る記憶装置の構成例を示すブロック図、および回路図。
【図４６】本発明の一態様に係るＡＩシステムの構成例を示すブロック図。
【図４７】本発明の一態様に係るＡＩシステムの応用例を説明するブロック図。
【図４８】本発明の一態様に係るＡＩシステムを組み込んだＩＣの構成例を示す斜視模式図。
【図４９】本発明の一態様に係る電子機器を示す図。
【図５０】本発明の一態様に係る電子機器を示す図。
【図５１】本発明の一態様に係る電子機器を示す図。
【発明を実施するための形態】
【００３８】  以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００３９】  また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００４０】  また、特に上面図（「平面図」ともいう）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
【００４１】  また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００４２】  また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００４３】  例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００４４】  ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００４５】  ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００４６】  ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００４７】  ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００４８】  また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネルが形成される領域を有しており、チャネルが形成される領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネルが形成される領域とは、電流が主として流れる領域をいう。
【００４９】  また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
【００５０】  なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルが形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００５１】  チャネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、チャネル長方向を基準として垂直方向のチャネルが形成される領域の長さを言う。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルが形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００５２】  なお、トランジスタの構造によっては、実際にチャネルが形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
【００５３】  このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００５４】  そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
【００５５】  なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００５６】  なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものである。例えば、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものである。例えば、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
【００５７】  また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００５８】  また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
【００５９】  また、本明細書等に示すトランジスタは、明示されている場合を除き、電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう）は、明示されている場合を除き、０Ｖよりも大きいものとする。
【００６０】  また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００６１】  なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
【００６２】  本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ  ＦＥＴと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
【００６３】  また、本明細書等において、ノーマリーオフとは、ゲートに電圧を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりの電流が、室温において１×１０−２０Ａ以下、８５℃において１×１０−１８Ａ以下、または１２５℃において１×１０−１６Ａ以下であることをいう。
【００６４】（実施の形態１）
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
【００６５】＜半導体装置の構成例１＞
図１は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。
【００６６】  図１（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図１（Ｂ）、および図１（Ｃ）は当該半導体装置の断面図である。ここで、図１（Ｂ）は、図１（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１（Ｃ）は、図１（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
【００６７】  本発明の一態様の半導体装置は、トランジスタ２００と、層間膜として機能する絶縁体２１０、絶縁体２１２、絶縁体２８０、絶縁体２８２および絶縁体２８３を有する。また、トランジスタ２００と電気的に接続し、配線として機能する導電体２０３、およびプラグとして機能する導電体２４０（導電体２４０ａおよび導電体２４０ｂ）とを有する。
【００６８】  なお、導電体２０３は、絶縁体２１２に埋め込まれるように形成される。ここで、導電体２０３の上面の高さと、絶縁体２１２の上面の高さは同程度にできる。なお導電体２０３は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０３を２層以上の積層構造としてもよい。また、構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
【００６９】  また、導電体２４０は、絶縁体２７３、絶縁体２８０、絶縁体２８２および絶縁体２８３の開口の内壁に接して形成されている。ここで、導電体２４０の上面の高さと、絶縁体２８３の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２４０が単層である構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０は、２層以上の積層構造でもよい。
【００７０】［トランジスタ２００］
図１（Ｂ）に示すように、トランジスタ２００は、基板（図示せず）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体２０５（導電体２０５ａおよび導電体２０５ｂ）と、絶縁体２１６および導電体２０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、酸化物２３０の上に配置された絶縁体２５０と、絶縁体２５０上に配置された導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、絶縁体２２４の上面、酸化物２３０ａの側面、酸化物２３０ｂの側面、酸化物２３０ｂの上面、酸化物２３０ｃの側面、絶縁体２５０の側面、および導電体２６０の側面に接して配置された絶縁体２７３と、を有する。また、絶縁体２７３は、絶縁体２２４を露出する開口を有し、絶縁体２８０は、該開口を介して絶縁体２２４と接する。導電体２６０は、導電体２６０ａおよび導電体２６０ｂを有し、導電体２６０ｂの底面および側面を包むように導電体２６０ａが配置される。ここで、図１（Ｂ）に示すように、導電体２６０の上面は、絶縁体２８０の上面と略一致する。
【００７１】  なお、トランジスタ２００では、酸化物２３０ａ、および酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ｂと酸化物２３０ａの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ２００では、導電体２６０ａおよび導電体２６０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。
【００７２】  また、トランジスタ２００は、チャネルが形成される領域（以下、チャネル形成領域ともいう）を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。
【００７３】  チャネル形成領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００に用いることができる。
【００７４】  例えば、酸化物２３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫であると好適である。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物またはＩｎ−Ｚｎ酸化物を用いてもよい。
【００７５】  ここで、酸化物半導体を構成する元素の他に、アルミニウム、ルテニウム、チタン、タンタル、クロム、タングステン、などの金属元素を酸化物半導体に添加することで、酸化物半導体の一部に金属化合物が形成され、低抵抗化する場合がある。なお、アルミニウム、チタン、タンタル、タングステンなどを用いることが好ましい。酸化物半導体に、金属元素を添加するには、例えば、酸化物半導体上に、当該金属元素を含む金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けるとよい。また、当該膜を設けることで、当該膜と酸化物半導体との界面、または当該界面近傍に位置する酸化物半導体中の一部の酸素が当該膜などに吸収され、酸素欠損を形成し、酸化物半導体の当該界面近傍が低抵抗化する場合がある。
【００７６】  また、酸化物半導体上に、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けた後、窒素を含む雰囲気下で、熱処理を行うとよい。窒素を含む雰囲気下での熱処理により、金属膜から金属元素が酸化物半導体へ拡散し、酸化物半導体に金属元素を添加することができる。
【００７７】  また、酸化物半導体に存在する水素は、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、酸化物半導体に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入り、比較的安定な状態となることがわかっている。従って、熱処理によって、酸化物半導体の低抵抗化した領域は、より低抵抗化し、低抵抗化していない酸化物半導体は、高純度化（水、水素などの不純物の低減）し、より高抵抗化する傾向がある。
【００７８】  また、酸化物半導体は、水素、または窒素などの不純物元素が存在すると、キャリア密度が増加する。酸化物半導体中の水素は、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリア密度が増加する。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、窒素、または水素を有する酸化物半導体は、低抵抗化される。
【００７９】  従って、酸化物半導体に選択的に金属元素、並びに、水素、および窒素などの不純物元素を添加することで、酸化物半導体に高抵抗領域、および低抵抗領域を設けることができる。つまり、酸化物２３０を選択的に低抵抗化することで、島状に加工した酸化物２３０に、キャリア密度が低い半導体として機能する領域と、ソース領域、またはドレイン領域として機能する低抵抗化した領域を設けることができる。
【００８０】  ここで、図１（Ｂ）において一点鎖線で囲む、選択的に低抵抗化した酸化物２３０を含む領域２３９の拡大図を図２に示す。
【００８１】  図２に示すように、酸化物２３０は、トランジスタ２００のチャネル形成領域として機能する領域２３４と、トランジスタ２００のソース領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ）と、を有する。
【００８２】  ソース領域またはドレイン領域として機能する領域２３１は、酸素濃度が低く、キャリア濃度が高い、低抵抗化した領域である。また、チャネル形成領域として機能する領域２３４は、ソース領域またはドレイン領域として機能する領域２３１よりも、酸素濃度が高く、キャリア密度が低い高抵抗領域である。
【００８３】  なお、領域２３１は、金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３４よりも高いことが好ましい。
【００８４】  例えば、領域２３１は、酸化物２３０が有する金属元素の他に、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を有することが好ましい。
【００８５】  酸化物２３０を選択的に低抵抗化するには、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロム、インジウムなどの導電性を高める金属元素、および不純物の少なくとも一を、所望の領域に添加すればよい。なお、不純物としては、酸素欠損を形成する元素、または酸素欠損に捕獲される元素などを用いればよい。例えば、当該元素として、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。
【００８６】  領域２３１を形成するために、例えば、酸化物２３０に接して、金属元素を有する膜を設ければよい。なお、金属元素を有する膜として、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜を用いることができる。その際、金属元素を有する膜と、酸化物２３０との界面に、化合物層である層２４２が形成されていてもよい。なお、層２４２は、金属元素を有する膜の成分と、酸化物２３０の成分とを含む金属化合物を有する層とする。例えば、層２４２として、酸化物２３０中の金属元素と、添加された金属元素とが、合金化した層であってもよい。
【００８７】  このように酸化物２３０に、金属元素が添加されることで、酸化物２３０中に、層２４２が形成され、領域２３１を低抵抗化することができる。なお、層２４２は、必ずしも、酸化物２３０中に形成されていなくともよい。例えば、層２４２は、酸化物２３０の表面、または金属元素を有する膜と、酸化物２３０と、の界面に形成されてもよい。
【００８８】  従って、領域２３１は、層２４２を含む場合がある。つまり、本明細書では、ソース領域またはドレイン領域として機能する領域が、領域２３１とする。
【００８９】  また、図１、および図２では、領域２３４および領域２３１が、酸化物２３０ｂに形成されているが、これに限られない。例えば、これらの領域は酸化物２３０ａ、および酸化物２３０ｃにも、形成されていてもよい。また、図１、および図２では、各領域の境界を、酸化物２３０の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域２３１ａと領域２３４の境界が、酸化物２３０ｂの下面近傍では、図１（Ｂ）におけるＡ１側に後退する形状になる場合があり、領域２３１ｂと領域２３４の境界が酸化物２３０ｂの下面近傍では、図１（Ｂ）におけるＡ２側に後退する形状になる場合がある。
【００９０】  また、酸化物２３０において、各領域の境界は明確に検出することが困難な場合がある。各領域内で検出される金属元素、並びに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう）していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、並びに水素、および窒素などの不純物元素の濃度が減少していればよい。
【００９１】  なお、図２において、酸化物２３０の低抵抗化した領域を、層２４２として示す。なお、本明細書等において、層２４２の範囲については、図２の範囲に限定されない。例えば、酸化物２３０と導電体２４０との界面近傍の領域、または領域２３１における、酸化物２３０の上面から酸化物２３０の下面までの領域に、上記低抵抗化した層２４２が形成される場合がある。なお、他の図面においても同様である。
【００９２】  また、領域２３１と、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜とが、接した状態で、窒素を含む雰囲気下において熱処理を行うとよい。当該熱処理により、金属膜から、酸化物２３０の領域２３１へ、金属元素が拡散し、領域２３１に金属元素を添加することができる。なお、その際、酸化物２３０の領域２３１と、金属元素とが、合金化してもよい。酸化物２３０の領域２３１と金属元素が、合金化することで、酸化物半導体に添加された金属元素は、比較的安定な状態となるため、信頼性の高い半導体装置を提供することができる。
【００９３】  また、酸化物２３０中の水素は、領域２３１に拡散し、領域２３１に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、領域２３４に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、領域２３１に拡散し、領域２３１に存在する酸素欠損の中に入り、比較的安定な状態となる。従って、熱処理によって、領域２３１は、より低抵抗化し、領域２３４は、高純度化（水、水素などの不純物の低減）し、より高抵抗化する。
【００９４】  ここで、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜が、水素を吸収する特性を有する場合、酸化物２３０中の水素は、当該膜へと吸収される。従って、酸化物２３０中の不純物である水素を低減することができる。また、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜は、後の工程で、酸化物２３０から吸収した水素とともに除去してもよい。
【００９５】  なお、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜は、必ずしも除去しなくともよい。例えば、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜が、酸化物２３０から吸収した酸素により、酸化し、絶縁体となり、高抵抗化している場合は、当該膜を残存させてもよい。その場合、当該膜は層間膜として機能する場合がある。
【００９６】  また、例えば、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜に、導電性を有する領域が残存している場合、熱処理を行うことにより、導電性を有する領域を酸化させることで、当該膜は絶縁体となり、高抵抗化する。当該熱処理は、例えば、酸化性雰囲気下で行うことが好ましい。また、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜の近傍に酸素を有する構造体がある場合、熱処理を行うことで、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜は、当該構造体が有する酸素と反応し、酸化する場合がある。
【００９７】  金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜を、絶縁体として残存させることで、層間膜として機能させることができる。
【００９８】  例えば、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜は、０．５ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上２ｎｍ以下の膜厚で設けることが好ましい。例えば、０．５ｎｍ以上５ｎｍ以下のアルミニウムを、加熱処理により酸化させると０．７ｎｍ以上８ｎｍ以下の酸化アルミニウムとなる場合がある。なお、上記酸化性雰囲気下で熱処理を行う場合には、酸化物２３０と、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜とが、接した状態で、窒素を含む雰囲気下において一度熱処理を行ったあとに行うと好適である。窒素を含む雰囲気下において、一度熱処理を行うことで、酸化物２３０中の酸素が金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜に拡散しやすくなる。
【００９９】  ここで、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物及び酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。従って、チャネルが形成される領域２３４中の酸素欠損はできる限り低減されていることが好ましい。
【０１００】  絶縁体２７３としては、水または水素などの不純物、および酸素の透過を抑制する機能を有する酸化物を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。絶縁体２７３は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁体２７３としては、例えば、ＡＬＤ法を用いて、酸化物を成膜するとよい。酸化物をＡＬＤ法を用いて成膜することにより、段差形状上に成膜する場合でも、欠陥の少ない被覆性の優れた緻密な薄膜を成膜することができる。また、絶縁体２２４および絶縁体２８０は、絶縁体２７３よりも酸素を透過しやすい。
【０１０１】  図１に示すように、絶縁体２７３は、絶縁体２２４上にあって、酸化物２３０の側面、酸化物２３０の上面、絶縁体２５０の側面、導電体２６０の側面を覆うように配置されている。また、絶縁体２７３は、絶縁体２２４を露出する開口を有し、絶縁体２８０は、該開口を介して絶縁体２２４と接する。導電体２６０の上面は絶縁体２８２で覆われている。絶縁体２８２としては、絶縁体２７３と同様に水または水素などの不純物、および酸素の透過を抑制する機能を有する酸化物を用いるとよい。
【０１０２】  つまり、トランジスタ２００は、酸素の透過を抑制する機能を有する酸化物である絶縁体２７３および絶縁体２８２で覆われている。ここで、化学量論的組成を満たす酸素よりも多くの酸素を含む（過剰酸素ともいう）絶縁体２８０をトランジスタ２００上に、絶縁体２７３を介して配置することで、絶縁体２８０に含まれる過剰酸素は、絶縁体２７３が有する開口を介して絶縁体２２４に拡散し、さらに絶縁体２２４を介して、チャネル形成領域である、領域２３４に注入することができる。また、絶縁体２８２によって、過剰酸素の上方への拡散を抑制することができる。また、絶縁体２７３によって、絶縁体２８０に含まれる過剰酸素の導電体２６０への拡散を抑制することができるので、導電体２６０の酸化を抑制することができる。その他の経路についても、絶縁体２７３によって、過剰酸素の透過は抑制される。
【０１０３】  図１に示すような構成とすることで、絶縁体２８０が有する過剰酸素を効率よく領域２３４に注入することができるので、酸化物２３０の領域２３４における酸素欠損を低減することができる。
【０１０４】  過剰酸素を含む絶縁体２８０は、絶縁体２８０の形成後に、絶縁体２８０に酸素を注入する処理を行うことで形成することができる。酸素を注入する処理としては、例えば、酸素を含むガスを用いて、スパッタリング法によって、酸化アルミニウム、酸化ハフニウム、酸化シリコン膜などを成膜すればよい。
【０１０５】  本実施の形態では、絶縁体２８０の形成後に、絶縁体２８２として、酸素を含むガスを用いて、スパッタリング法によって、酸化アルミニウムを成膜する。該酸化アルミニウムを、絶縁体２８０上に成膜することで酸素を絶縁体２８０中に注入することができる。
【０１０６】  その他の処理としては、酸素を含むガスを用いたプラズマ処理、イオン注入装置を用いて酸素イオンを注入する処理などがある。例えば、高密度プラズマ源を有する装置を用いて、酸素を含むガスによるプラズマを照射することによって、酸素を絶縁体２８０へ注入することができる。または、イオン注入装置を用いて酸素イオンを絶縁体２８０へ注入することができる。
【０１０７】  特に、イオン注入装置を用いたイオン注入は、イオン注入量、イオン注入の深さをそれぞれ独立に制御することができるので好ましい。つまり、最適な注入量および最適な注入深さで絶縁体２８０に酸素を注入する事ができるので、性能のバラツキの小さい高性能なトランジスタを有する半導体装置の生産が可能となる。注入量および注入深さは、絶縁体２８０の膜厚、トランジスタの大きさ、トランジスタの配置密度、トランジスタの配置によって、適宜、最適化することができる。
【０１０８】  上記構成、または上記工程を組み合わせることで、酸化物２３０を選択的に低抵抗化することができる。
【０１０９】  酸化物２３０に低抵抗領域を形成する際に、ゲート電極として機能する導電体２６０をマスクとすることで、自己整合的に酸化物２３０は低抵抗化する。そのため、複数のトランジスタ２００を同時に形成する場合、トランジスタ間の電気特性バラつきを小さくすることができる。また、トランジスタ２００のチャネル長は、導電体２６０の幅により決定され、導電体２６０の幅を最小加工寸法とすることにより、トランジスタ２００の微細化が可能となる。
【０１１０】  以上より、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
【０１１１】  また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。また、チャネル形成領域に酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置を提供できる。
【０１１２】  以上より、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
【０１１３】  以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
【０１１４】  導電体２０３は、図１（Ａ）、および図１（Ｃ）に示すように、チャネル幅方向に延伸されており、導電体２０５に電位を印加する配線として機能する。なお、導電体２０３は、絶縁体２１２に埋め込まれて設けることが好ましい。
【０１１５】  導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。また、導電体２０５は、導電体２０３の上面に接して設けるとよい。また、導電体２０５は、絶縁体２１４および絶縁体２１６に埋め込まれて設けることが好ましい。
【０１１６】  ここで、導電体２６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００の閾値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００の閾値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【０１１７】  また、導電体２０３上に導電体２０５を設けることで、第１のゲート電極、および配線としての機能を有する導電体２６０と、導電体２０３との距離を適宜設計することが可能となる。つまり、導電体２０３と導電体２６０の間に絶縁体２１４および絶縁体２１６などが設けられることで、導電体２０３と導電体２６０の間の寄生容量を低減し、導電体２０３と導電体２６０の間の絶縁耐圧を高めることができる。
【０１１８】  また、導電体２０３と導電体２６０の間の寄生容量を低減することで、トランジスタ２００のスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体２０３と導電体２６０の間の絶縁耐圧を高めることで、トランジスタ２００の信頼性を向上させることができる。よって、絶縁体２１４および絶縁体２１６の膜厚を厚くすることが好ましい。なお、導電体２０３の延伸方向はこれに限られず、例えば、トランジスタ２００のチャネル長方向に延伸されてもよい。
【０１１９】  なお、導電体２０５は、図１（Ａ）に示すように、酸化物２３０、および導電体２６０と重なるように配置する。また、導電体２０５は、酸化物２３０における領域２３４よりも、大きく設けるとよい。特に、図１（Ｃ）に示すように、導電体２０５は、酸化物２３０の領域２３４のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。
【０１２０】  上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界とがつながり、酸化物２３０に形成されるチャネル形成領域を電気的に取り囲むことができる。
【０１２１】  つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【０１２２】  また、導電体２０５では、絶縁体２１４および絶縁体２１６の開口の内壁に接して第１の導電体が形成され、さらに内側に第２の導電体が形成されている。ここで、第１の導電体および第２の導電体の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、第１の導電体および第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造としてもよい。
【０１２３】  ここで、導電体２０５、または導電体２０３の第１の導電体は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
【０１２４】  導電体２０５、または導電体２０３の第１の導電体が酸素の拡散を抑制する機能を持つことにより、導電体２０５、または導電体２０３の第２の導電体が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５、または導電体２０３の第１の導電体としては、上記導電性材料を単層または積層で用いればよい。これにより、水素、水などの不純物が、導電体２０３、および導電体２０５を通じて、トランジスタ２００側に拡散するのを抑制することができる。
【０１２５】  また、導電体２０５の第２の導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５の第２の導電体を単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１２６】  また、導電体２０３の第２の導電体は、配線として機能するため、導電体２０５の第２の導電体より導電性が高い導電体を用いることが好ましい。例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２０３の第２の導電体は積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１２７】  特に、導電体２０３の第２の導電体に、銅を用いることが好ましい。銅は抵抗が小さいため、配線等に用いることが好ましい。一方、銅は拡散しやすいため、酸化物２３０に拡散することで、トランジスタ２００の電気特性を低下させる場合がある。そこで、例えば、絶縁体２１４には、銅の透過性が低い酸化アルミニウム、または酸化ハフニウムなどの材料を用いることで、銅の拡散を抑えることができる。
【０１２８】  なお、導電体２０５、絶縁体２１４、および絶縁体２１６は必ずしも設けなくともよい。その場合、導電体２０３の一部が第２のゲート電極として機能することができる。
【０１２９】  絶縁体２１０および絶縁体２１４は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１０および絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
【０１３０】  例えば、絶縁体２１０として酸化アルミニウムなどを用い、絶縁体２１４として窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体２１０および絶縁体２１４を介して基板側からトランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１０および絶縁体２１４を介して基板側に、拡散するのを抑制することができる。
【０１３１】  また、導電体２０３の上に導電体２０５を積層して設ける構成にすることにより、導電体２０３と導電体２０５の間に絶縁体２１４を設けることができる。ここで、導電体２０３の第２の導電体に銅など拡散しやすい金属を用いても、絶縁体２１４として窒化シリコンなどを設けることにより、当該金属が絶縁体２１４より上の層に拡散するのを抑制することができる。
【０１３２】  また、層間膜として機能する絶縁体２１２、絶縁体２１６、および絶縁体２８０は、絶縁体２１０、または絶縁体２１４よりも比誘電率が低いことが好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１３３】  例えば、絶縁体２１２、絶縁体２１６、および絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０１３４】  絶縁体２２０、絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。
【０１３５】  ここで、酸化物２３０と接する絶縁体２２４には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。つまり、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
【０１３６】  過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、昇温脱離ガス分析（ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析）にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
【０１３７】  また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
【０１３８】  絶縁体２２２が、酸素の拡散を抑制する機能を有することで、絶縁体２２４が有する過剰酸素領域の酸素は、絶縁体２２０側へ拡散することなく、効率よく酸化物２３０へ供給することができる。また、導電体２０５が、絶縁体２２４が有する過剰酸素領域の酸素と反応することを抑制することができる。
【０１３９】  絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【０１４０】  特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
【０１４１】  または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０１４２】  また、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコンまたは酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体２２０を得ることができる。
【０１４３】  なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０１４４】  酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
【０１４５】  なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物による、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
【０１４６】  また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
【０１４７】  ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【０１４８】  具体的には、酸化物２３０ａと酸化物２３０ｂまたは酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０１４９】  このとき、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流を得られる。
【０１５０】  電子親和力または伝導帯下端のエネルギー準位Ｅｃは、図３２に示すように、真空準位Ｅｖａｃと価電子帯上端のエネルギーＥｖとの差であるイオン化ポテンシャルＩｐと、バンドギャップＥｇから求めることができる。イオン化ポテンシャルＩｐは、例えば、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置を用いて測定することができる。エネルギーギャップＥｇは、例えば、分光エリプソメータを用いて測定することができる。
【０１５１】  また、酸化物２３０は、領域２３１および領域２３４を有する。なお、トランジスタ２００をオンさせると、領域２３１ａ、または領域２３１ｂは、ソース領域、またはドレイン領域として機能する。一方、領域２３４の少なくとも一部は、チャネルが形成される領域として機能する。
【０１５２】  トランジスタ２００において、ソース領域およびドレイン領域として機能する領域２３１と、チャネルが形成される領域２３４との間に領域２３１よりも高抵抗な領域が形成されないため、トランジスタのオン電流、および移動度を大きくすることができる。ソース領域およびドレイン領域と、第１のゲート電極（導電体２６０）とが重ならないため、両者の間で不要な容量が形成されることを抑制できる。
【０１５３】  酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。例えば、領域２３４となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０１５４】  酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
【０１５５】  絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。絶縁体２５０は、例えば、ＴＤＳ分析にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
【０１５６】  具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
【０１５７】  加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの上面に接して設けることにより、絶縁体２５０から、酸化物２３０ｂの領域２３４に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
【０１５８】  また、絶縁体２５０が有する過剰酸素を、効率的に酸化物２３０へ供給するために、金属酸化物を絶縁体２５０上に設けてもよい。その場合、金属酸化物は、絶縁体２５０からの酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への過剰酸素の拡散が抑制される。つまり、酸化物２３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体２６０の酸化を抑制することができる。
【０１５９】  なお、金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【０１６０】  また、金属酸化物は、第１のゲート電極の一部としての機能を有してもよい。例えば、酸化物２３０として用いることができる酸化物半導体を、金属酸化物として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、該金属酸化物の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。該金属酸化物を有することで、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００のオン電流の向上を図ることができる。
【０１６１】  また、絶縁体２５０と、金属酸化物との物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保つことで、導電体２６０と酸化物２３０との間のリーク電流を抑制することができる。また、絶縁体２５０、および金属酸化物との積層構造を設けることで、導電体２６０と酸化物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度を、容易に適宜調整することができる。
【０１６２】  具体的には、金属酸化物として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。また、酸化物２３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物として用いることができる。
【０１６３】  特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。
【０１６４】  第１のゲート電極として機能する導電体２６０は、導電体２６０ａ、および導電体２６０ａ上の導電体２６０ｂを有する。導電体２６０ａは、導電体２０５の第１の導電体と同様に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【０１６５】  導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０、および金属酸化物が有する過剰酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。
【０１６６】  また、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１６７】  また、図１（Ｃ）に示すように、導電体２０５が、酸化物２３０の領域２３４のチャネル幅方向と交わる端部よりも外側の領域において、延伸している場合、導電体２６０は、当該領域において、絶縁体２５０を介して、導電体２０５と重畳していることが好ましい。つまり、酸化物２３０の側面の外側において、導電体２０５と、絶縁体２５０と、導電体２６０とは、積層構造を形成することが好ましい。
【０１６８】  上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を電気的に取り囲むことができる。
【０１６９】  つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。
【０１７０】  また、酸化物２３０、絶縁体２７３を覆って、層間膜として機能する絶縁体２８０を設けることが好ましい。絶縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。また、上述のように絶縁体２８０は過剰酸素を有することが好ましい。なお、絶縁体２８０の上に絶縁体２１０と同様の絶縁体２８２を設けても良い。絶縁体２８２をスパッタリング法で成膜することで、絶縁体２８０の不純物を低減することができる。また、絶縁体２８２上に絶縁体２８０と同様の絶縁体２８３を設けてもよい。
【０１７１】  また、絶縁体２８３、絶縁体２８２、絶縁体２８０および絶縁体２７３に形成された開口に、導電体２４０ａおよび導電体２４０ｂを配置する。導電体２４０ａおよび導電体２４０ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４０ａおよび導電体２４０ｂの上面の高さは、絶縁体２８３の上面と、同一平面上としてもよい。
【０１７２】  導電体２４０ａは、トランジスタ２００のソース領域およびドレイン領域の一方として機能する領域２３１ａと接しており、導電体２４０ｂはトランジスタ２００のソース領域およびドレイン領域の他方として機能する領域２３１ｂと接している。よって、導電体２４０ａはソース電極およびドレイン電極の一方として機能でき、導電体２４０ｂはソース電極およびドレイン電極の他方として機能できる。
【０１７３】  なお、絶縁体２８３、絶縁体２８２、絶縁体２８０および絶縁体２７３の開口の内壁に接して導電体２４０ａが形成されている。当該開口の底部の少なくとも一部には酸化物２３０の領域２３１ａが位置しており、導電体２４０ａが領域２３１ａと接する。同様に、絶縁体２８０および絶縁体２７３の開口の内壁に接して導電体２４０ｂが形成されている。当該開口の底部の少なくとも一部には酸化物２３０の領域２３１ｂが位置しており、導電体２４０ｂが領域２３１ｂと接する。
【０１７４】  また、図３は、図１（Ａ）にＡ５−Ａ６の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の導電体２４０ａと、酸化物２３０と、が接する領域の断面図である。なお、導電体２４０ｂと酸化物２３０と、が接する領域についても同様の構成である。
【０１７５】  図３（Ａ）に示すように、導電体２４０ａは、少なくとも酸化物２３０の上面と接し、さらに酸化物２３０の側面と接することが好ましい。特に、導電体２４０ａは、酸化物２３０のチャネル幅方向と交わる側面において、Ａ５側の側面、およびＡ６側の側面の双方または一方と接することが好ましい。つまり、導電体２４０ａと、酸化物２３０とが接する領域が鞍のような断面形状を有する（鞍面コンタクトと呼ぶことができる）。また、導電体２４０ａが、酸化物２３０のチャネル長方向と交わる側面において、Ａ１側の側面と接する構成にしてもよい。なお、導電体２４０ａと、酸化物２３０と、が接する領域は、図３（Ａ）の一例に限らず、例えば、図３（Ｂ）に示すように、導電体２４０ａが酸化物２３０の上面および酸化物２３０のＡ５側の側面と接する領域を有していてもよい。また、導電体２４０ａが、酸化物２３０のチャネル長方向と交わる側面において、Ａ１側の側面と接する構成にしてもよい。また、図３（Ｃ）に示すように、導電体２４０ａが、酸化物２３０のＡ６側の側面と接する領域を有してもよい。このような構成とすることで、導電体２４０ａと、酸化物２３０と、が接する領域の面積を大きくすることができるので、導電体２４０ａと、酸化物２３０と、のコンタクト抵抗を低くすることができて好ましい。これにより、トランジスタのソース電極およびドレイン電極の微細化を図りつつ、オン電流を大きくすることができる。導電体２４０ａは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａは積層構造としてもよい。
【０１７６】  ここで、例えば、絶縁体２８３、絶縁体２８２、絶縁体２８０および絶縁体２７３に開口を形成する際に、酸化物２３０において、領域２３１の低抵抗化した領域である層２４２が除去されてもよい。その場合、導電体２４０に用いる導電体として、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を用いるとよい。つまり、酸化物２３０と導電体２４０とが接することで、酸化物２３０中に、新たな低抵抗化した領域が形成される。当該低抵抗化した領域が形成されることで、酸化物２３０と導電体２４０とのコンタクト抵抗を低減することができる。導電体２４０は、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、などの金属元素を含むことが好ましい。
【０１７７】  また、導電体２４０を積層構造とする場合、絶縁体２８３、絶縁体２８２、絶縁体２８０および絶縁体２７３と接する導電体には、導電体２０５の第１の導電体などと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８３より上層から水素、水などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。
【０１７８】  また、図示しないが、導電体２４０ａの上面、および導電体２４０ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、導電体２０３などと同様に、絶縁体に設けられた開口に埋め込むように形成してもよい。
【０１７９】＜半導体装置の構成例２＞
図４は、本発明の一態様に係るトランジスタ２００ａ、およびトランジスタ２００ａ周辺の上面図および断面図である。
【０１８０】  図４（Ａ）は、トランジスタ２００ａを有する半導体装置の上面図である。また、図４（Ｂ）、および図４（Ｃ）は当該半導体装置の断面図である。ここで、図４（Ｂ）は、図４（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００ａのチャネル長方向の断面図でもある。また、図４（Ｃ）は、図４（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００ａのチャネル幅方向の断面図でもある。なお、図４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
【０１８１】  本発明の一態様の半導体装置は、トランジスタ２００ａと、層間膜として機能する絶縁体２１０、絶縁体２１２、絶縁体２８０、絶縁体２８２および絶縁体２８３を有する。また、トランジスタ２００ａと電気的に接続し、配線として機能する導電体２０３、およびプラグとして機能する導電体２４０とを有する。
【０１８２】  なお、導電体２０３は、絶縁体２１２に埋め込まれるように形成される。ここで、導電体２０３の上面の高さと、絶縁体２１２の上面の高さは同程度にできる。なお導電体２０３は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０３を２層以上の積層構造としてもよい。また、構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
【０１８３】  また、導電体２４０は、絶縁体２７３、絶縁体２８０絶縁体２８２および絶縁体２８３の開口の内壁に接して形成されている。ここで、導電体２４０の上面の高さと、絶縁体２８３の上面の高さは同程度にできる。なお、トランジスタ２００ａでは、導電体２４０が単層である構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０は、２層以上の積層構造でもよい。また、導電体２６０の上面の高さと、絶縁体２８０の上面の高さは、略一致する。
【０１８４】［トランジスタ２００ａ］
図４に示すように、トランジスタ２００ａは、基板（図示せず）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、酸化物２３０の上に配置された絶縁体２５０と、絶縁体２５０上に配置された導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、導電体２６０上の絶縁体２７０と、絶縁体２２４の上面、酸化物２３０ａの側面、酸化物２３０ｂの側面、酸化物２３０ｂの上面、酸化物２３０ｃの側面、絶縁体２５０の側面、導電体２６０の側面および絶縁体２７０の側面に接して配置された絶縁体２７３と、絶縁体２７３を介して、導電体２６０の側面に配置された絶縁体２７５と、を有する。また、絶縁体２７３は、絶縁体２２４を露出する開口を有し、絶縁体２８０は、該開口を介して絶縁体２２４と接する。導電体２６０は、導電体２６０ａおよび導電体２６０ｂを有し、導電体２６０ｂの底面および側面を包むように導電体２６０ａが配置される。ここで、図４（Ｂ）に示すように、絶縁体２７０の上面は、絶縁体２７３の上面および絶縁体２７５の上面と略一致する。
【０１８５】  トランジスタ２００ａは、絶縁体２７０および絶縁体２７５を有するところが、前述のトランジスタ２００と異なる。
【０１８６】  絶縁体２７０および絶縁体２７５としては、例えば、酸化アルミニウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンおよび窒化シリコンを用いることができる。
【０１８７】  また、絶縁体２８３、絶縁体２８２、絶縁体２８０および絶縁体２７３の開口は、絶縁体２７５の側面が露出するように形成する。このように形成するには、絶縁体２８２および絶縁体２８０の開口形成時に絶縁体２７５のエッチング速度が、絶縁体２８０のエッチング速度に比べて著しく小さい開口条件とすることが好ましい。絶縁体２７５のエッチング速度を１とすると、絶縁体２８０のエッチング速度は好ましくは５以上であり、より好ましくは１０以上である。このようにすることで、自己整合的に開口を形成することができ、開口とゲート電極との位置合わせのマージンが広くなり、開口とゲート電極との間隔を小さく設計することができるので、半導体装置の高集積化が可能となる。また、本発明の一態様であるトランジスタ２００ａの構成では、例えば、開口形成時に、開口が絶縁体２７０の上面と重なる位置にずれた場合でも、導電体２６０と、導電体２４０ａまたは導電体２４０ｂとが、電気的に短絡することを防ぐことができる。即ち、開口形成時に絶縁体２７５と同様に、絶縁体２７０のエッチング速度が、絶縁体２８０のエッチング速度に比べて著しく小さい開口条件とすればよい。従って、絶縁体２７０としては、絶縁体２７５と同様の材料を用いることができる。
【０１８８】  ここで、絶縁体２８３、絶縁体２８２、絶縁体２８０および絶縁体２７３に形成された開口に、導電体２４０ａおよび導電体２４０ｂを配置する。導電体２４０ａおよび導電体２４０ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４０ａおよび導電体２４０ｂの上面の高さは、絶縁体２８３の上面と、同一平面上としてもよい。
【０１８９】  導電体２４０ａは、トランジスタ２００ａのソース領域およびドレイン領域の一方として機能する領域２３１ａと接しており、導電体２４０ｂはトランジスタ２００ａのソース領域およびドレイン領域の他方として機能する領域２３１ｂと接している。よって、導電体２４０ａはソース電極およびドレイン電極の一方として機能でき、導電体２４０ｂはソース電極およびドレイン電極の他方として機能できる。
【０１９０】  なお、絶縁体２８３、絶縁体２８２、絶縁体２８０および絶縁体２７３の開口の内壁に接して導電体２４０ａが形成されている。当該開口の底部の少なくとも一部には酸化物２３０の領域２３１ａが位置しており、導電体２４０ａが領域２３１ａと接する。同様に、絶縁体２８３、絶縁体２８２、絶縁体２８０および絶縁体２７３の開口の内壁に接して導電体２４０ｂが形成されている。当該開口の底部の少なくとも一部には酸化物２３０の領域２３１ｂが位置しており、導電体２４０ｂが領域２３１ｂと接する。
【０１９１】  また、図４（Ｂ）に示すように、トランジスタ２００ａは、導電体２６０と、導電体２４０ａと、の間に寄生容量が形成される。同様に、導電体２６０と、導電体２４０ｂと、の間に寄生容量が形成される。当該寄生容量は、導電体２６０と、導電体２４０ａ（導電体２４０ｂ）と、の間に配置される絶縁体のチャネル長方向の膜厚を大きくすることで低減される。
【０１９２】  従って、トランジスタ２００ａに絶縁体２７３に加えて絶縁体２７５を設けることで、寄生容量を低減することができる。絶縁体２７５のチャネル長方向の膜厚と絶縁体２７３のチャネル長方向の膜厚との合計値が、酸化シリコン膜に換算した膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ）として、１０ｎｍ以上５０ｎｍ以下、好ましくは１５ｎｍ以上３０ｎｍとする。また、絶縁体２７５としては、例えば、酸化アルミニウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンおよび窒化シリコンを用いることができる。寄生容量を低減することで、トランジスタ２００ａを高速に動作することができる。その他の構成、効果などについては、トランジスタ２００の説明を参酌することができる。
【０１９３】＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。
【０１９４】＜基板＞
トランジスタ２００およびトランジスタ２００ａを形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０１９５】  また、基板として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板である基板に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、基板は、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。すなわち、丈夫な半導体装置を提供することができる。
【０１９６】  可撓性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。また、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。可撓性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板として好適である。
【０１９７】＜絶縁体＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【０１９８】  例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
【０１９９】  また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
【０２００】  また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
【０２０１】  また、特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定である。そのため、例えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０２０２】  また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。
【０２０３】  水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【０２０４】  特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。また、酸化ハフニウムは、酸化アルミニウムよりもバリア性が低いが、膜厚を厚くすることによりバリア性を高めることができる。したがって、酸化ハフニウムの膜厚を調整することで、水素、および窒素の適切な添加量を調整することができる。
【０２０５】  例えば、ゲート絶縁体の一部として機能する絶縁体２２４および絶縁体２５０は、過剰酸素領域を有する絶縁体であることが好ましい。例えば、過剰酸素領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
【０２０６】  また、例えば、ゲート絶縁体の一部として機能する絶縁体２２２において、アルミニウム、ハフニウム、およびガリウムの一種または複数種の酸化物を含む絶縁体を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
【０２０７】  例えば、絶縁体２２０には、熱に対して安定である酸化シリコンまたは酸化窒化シリコンを用いることが好ましい。ゲート絶縁体を、熱に対して安定な膜と、比誘電率が高い膜との積層構造とすることで、物理膜厚を保持したまま、ゲート絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【０２０８】  上記積層構造とすることで、ゲート電極からの電界の影響を弱めることなく、オン電流の向上を図ることができる。また、ゲート絶縁体の物理的な厚みにより、ゲート電極と、チャネルが形成される領域との間の距離を保つことで、ゲート電極とチャネル形成領域との間のリーク電流を抑制することができる。
【０２０９】  絶縁体２１２、絶縁体２１６、絶縁体２７０、絶縁体２７５、絶縁体２８０および絶縁体２８３は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体２１２、絶縁体２１６、絶縁体２７０、絶縁体２７５、絶縁体２８０および絶縁体２８３は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体２１２、絶縁体２１６、絶縁体２７０、絶縁体２７５、絶縁体２８０および絶縁体２８３は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【０２１０】  絶縁体２１０、絶縁体２１４、絶縁体２２２、絶縁体２７３および絶縁体２８２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体２１０、絶縁体２１４、絶縁体２２２、絶縁体２７３および絶縁体２８２としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
【０２１１】＜導電体＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０２１２】  また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０２１３】  なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
【０２１４】  特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
【０２１５】  導電体２６０、導電体２０３、導電体２０５、および導電体２４０としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０２１６】＜金属酸化物＞
酸化物２３０として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
【０２１７】  金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０２１８】  ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたは錫などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０２１９】  なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０２２０】［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０２２１】  なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【０２２２】  ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（または正孔）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０２２３】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０２２４】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０２２５】  また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
【０２２６】  すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０２２７】［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０２２８】  ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０２２９】  ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
【０２３０】  また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０２３１】  ＣＡＡＣ−ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損（Ｖｏ：ｏｘｙｇｅｎ  ｖａｃａｎｃｙともいう）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
【０２３２】  ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０２３３】  なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。とくに、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍ、または数ｃｍ）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
【０２３４】  ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。すなわち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０２３５】  酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０２３６】［金属酸化物を有するトランジスタ］
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
【０２３７】  なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０２３８】  また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０２３９】  また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０２４０】  また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
【０２４１】  したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０２４２】  また、トランジスタの半導体に用いる金属酸化物として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜が挙げられる。しかしながら、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
【０２４３】  ２００９年に、ＣＡＡＣ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ＣＡＡＣ−ＩＧＺＯと呼ぶ）が発見されたことが、非特許文献１および非特許文献２で報告されている。ここでは、ＣＡＡＣ−ＩＧＺＯは、ｃ軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、ＣＡＡＣ−ＩＧＺＯを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
【０２４４】  また、２０１３年には、ｎｃ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ｎｃ−ＩＧＺＯと呼ぶ）が発見された（非特許文献３参照）。ここでは、ｎｃ−ＩＧＺＯは、微小な領域（例えば、１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
【０２４５】  非特許文献４および非特許文献５では、上記のＣＡＡＣ−ＩＧＺＯ、ｎｃ−ＩＧＺＯ、および結晶性の低いＩＧＺＯのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いＩＧＺＯの薄膜において、電子線が照射される前でさえ、１ｎｍ程度の結晶性ＩＧＺＯが観察されている。よって、ここでは、ＩＧＺＯにおいて、完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ  ｓｔｒｕｃｔｕｒｅ）の存在を確認できなかった、と報告されている。さらに、結晶性の低いＩＧＺＯの薄膜と比べて、ＣＡＡＣ−ＩＧＺＯの薄膜およびｎｃ−ＩＧＺＯの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、ＣＡＡＣ−ＩＧＺＯの薄膜またはｎｃ−ＩＧＺＯの薄膜を用いることが好ましい。
【０２４６】  金属酸化物を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅１μｍあたりのオフ電流がｙＡ／μｍ（１０−２４Ａ／μｍ）オーダである、ことが非特許文献６に示されている。例えば、金属酸化物を用いたトランジスタのリーク電流が低いという特性を利用した低消費電力のＣＰＵなどが開示されている（非特許文献７参照）。
【０２４７】  また、金属酸化物を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている（非特許文献８参照）。表示装置では、表示される画像が１秒間に数十回切り換っている。１秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ（ＩＤＳ）駆動と呼ぶ。
【０２４８】  ＣＡＡＣ構造およびｎｃ構造の発見は、ＣＡＡＣ構造またはｎｃ構造を有する金属酸化物を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置およびＬＳＩへの応用研究が進められている。
【０２４９】［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
【０２５０】  金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２５１】  また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０２５２】  また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例えば、金属酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２５３】  また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。
【０２５４】  また、金属酸化物に含まれる水素は、金属酸化物中に浅い欠陥準位（ｓＤＯＳ：ｓｈａｌｌｏｗ  ｌｅｖｅｌ  Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）を形成する場合がある。浅い欠陥準位とは、伝導帯下端の近くに位置する界面準位をさす。浅い欠陥準位は、金属酸化物中の高密度領域と低密度領域の境界近傍に存在することが推定される。ここでは、金属酸化物中の高密度領域と低密度領域は、領域に含まれる水素の量で区別する。すなわち、低密度領域と比較して、高密度領域は、水素をより多く含む領域とする。金属酸化物中の高密度領域と低密度領域の境界近傍は、両領域間の応力歪によって、微小なクラックが生じやすく、該クラック近傍に酸素欠損およびインジウムのダングリングボンドが発生し、ここに、水素または水などの不純物が局在することで、浅い欠陥準位が形成されるものと推定される。
【０２５５】  また、上記金属酸化物中の高密度領域は、低密度領域よりも結晶性が高くなる場合がある。また、上記金属酸化物中の高密度領域は、低密度領域よりも膜密度が高くなる場合がある。また、上記金属酸化物が、インジウムと、ガリウムと、亜鉛と、有する組成の場合、高密度領域は、インジウムと、ガリウムと、亜鉛と、を有し、低密度領域は、インジウムと、亜鉛と、を有する場合がある。別言すると、低密度領域は、高密度領域よりもガリウムの割合が少ない場合がある。
【０２５６】  なお、上記浅い欠陥準位は、酸素欠損に起因すると推定される。金属酸化物中の酸素欠損が増えると、浅い欠陥準位密度とともに深い欠陥準位密度（ｄＤＯＳ：ｄｅｅｐ  ｌｅｖｅｌ  Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）も増えると推定される。これは、深い欠陥準位も酸素欠損によるものだと考えられるためである。なお、深い欠陥準位とは、バンドギャップの中央付近に位置する欠陥準位をさす。
【０２５７】  したがって、金属酸化物中の酸素欠損を抑制することで、浅い欠陥準位及び深い欠陥準位の双方の準位密度を低減させることが可能となる。また、浅い欠陥準位については、金属酸化物の成膜時の温度を調整することで、ある程度制御できる可能性がある。具体的には、金属酸化物の成膜時の温度を、１７０℃またはその近傍、好ましくは１３０℃またはその近傍、さらに好ましくは室温とすることで、浅い欠陥準位密度を低減することができる。
【０２５８】  また、金属酸化物の浅い欠陥準位は、金属酸化物を半導体として用いたトランジスタの電気特性に影響を与える。即ち、浅い欠陥準位によって、トランジスタのドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性において、ゲート電圧Ｖｇに対するドレイン電流Ｉｄの変化が緩やかとなり、トランジスタのオフ状態からオン状態への立ち上がり特性の良し悪しの目安の１つである、Ｓ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ  Ｓｗｉｎｇ、ＳＳとも言う）が悪化する。これは浅い欠陥準位に電子がトラップされたためと考えられる。
【０２５９】  このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０２６０】［真空ベークの効果］
ここでは、金属酸化物に含まれる、弱いＺｎ−Ｏ結合について説明し、該結合を構成する酸素原子および亜鉛原子を低減する方法の一例について示す。
【０２６１】  金属酸化物を用いたトランジスタにおいて、トランジスタの電気特性の不良に繋がる欠陥の一例として酸素欠損がある。例えば、膜中に酸素欠損が含まれている金属酸化物を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、金属酸化物に含まれる酸素欠損に起因したドナーが生成され、キャリア濃度が増加するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。
【０２６２】  また、モジュールを作製するための接続配線を形成する工程における熱履歴（サーマルバジェット）により、しきい値電圧の変動、寄生抵抗の増大、などのトランジスタの電気特性の劣化、該電気特性の劣化に伴う電気特性のばらつきの増大、などの問題がある。これらの問題は、製造歩留りの低下に直結するため、対策の検討は重要である。また、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができるストレス試験でも電気特性の劣化が生じる。該電気特性の劣化は、製造の過程で行われる高温処理、またはストレス試験時に与えられる電気的なストレスによって金属酸化物中の酸素が欠損することに起因すると推測される。
【０２６３】  金属酸化物中には、金属原子との結合が弱く、酸素欠損となりやすい酸素原子が存在する。特に、金属酸化物がＩｎ−Ｇａ−Ｚｎ酸化物である場合は、亜鉛原子と酸素原子とが弱い結合（弱いＺｎ−Ｏ結合、ともいう）を形成しやすい。ここで、弱いＺｎ−Ｏ結合とは、製造の過程で行われる高温処理、またはストレス試験時に与えられる電気的なストレスによって切断される程度の強さで結合した、亜鉛原子と酸素原子の間に生じる結合である。弱いＺｎ−Ｏ結合が金属酸化物中に存在すると、熱履歴または電流ストレスによって、該結合が切断され、酸素欠損が形成される。酸素欠損が形成されることにより、熱履歴に対する耐性、電気的ストレスに対する耐性などといった、トランジスタの安定性が低下する。
【０２６４】  亜鉛原子と多く結合している酸素原子と、該亜鉛原子との間に生じる結合は、弱いＺｎ−Ｏ結合である場合がある。ガリウム原子と比べて、亜鉛原子は、酸素原子との結合が弱い。したがって、亜鉛原子と多く結合している酸素原子は欠損しやすい。すなわち、亜鉛原子と酸素原子との間に生じる結合は、その他の金属との結合よりも弱いと推測される。
【０２６５】  また、金属酸化物中に不純物が存在する場合、弱いＺｎ−Ｏ結合が形成されやすいと推測される。金属酸化物中の不純物としては、例えば、水分子や水素がある。金属酸化物中に水分子や水素が存在することで、水素原子が、金属酸化物を構成する酸素原子と結合する（ＯＨ結合ともいう）場合がある。金属酸化物を構成する酸素原子は、Ｉｎ−Ｇａ−Ｚｎ酸化物が単結晶である場合、金属酸化物を構成する金属原子４つと結合している。しかしながら、水素原子と結合した酸素原子は、２つまたは３つの金属原子と結合している場合がある。酸素原子に結合している金属原子の数が減少することで、該酸素原子は欠損しやすくなる。なお、ＯＨ結合を形成している酸素原子に亜鉛原子が結合している場合、該酸素原子と該亜鉛原子との結合は弱いと推測される。
【０２６６】  また、弱いＺｎ−Ｏ結合は、複数のナノ結晶が連結する領域に存在する歪みに形成される場合がある。ナノ結晶は六角形を基本とするが、該歪みにおいて、五角形、および七角形などの格子配列を有する。該歪みでは、原子間の結合距離が一様でないため、弱いＺｎ−Ｏ結合が形成されていると推測される。
【０２６７】  また、弱いＺｎ−Ｏ結合は、金属酸化物の結晶性が低い場合に形成されやすいと推測される。金属酸化物の結晶性が高い場合、金属酸化物を構成する亜鉛原子は、酸素原子４つまたは５つと結合している。しかし、金属酸化物の結晶性が低くなると、亜鉛原子と結合する酸素原子の数が減少する傾向がある。亜鉛原子に結合する酸素原子の数が減少すると、該亜鉛原子は欠損しやすくなる。すなわち、亜鉛原子と酸素原子との間に生じる結合は、単結晶で生じる結合よりも弱いと推測される。
【０２６８】  上記の弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減することで、熱履歴または電気的ストレスによる酸素欠損の形成を抑制し、トランジスタの安定性を向上させることができる。なお、弱いＺｎ−Ｏ結合を構成する酸素原子のみを低減し、弱いＺｎ−Ｏ結合を構成する亜鉛原子が減少しない場合、該亜鉛原子近傍に酸素原子を供給すると、弱いＺｎ−Ｏ結合が再形成される場合がある。したがって、弱いＺｎ−Ｏ結合を構成する亜鉛原子および酸素原子を低減することが好ましい。
【０２６９】  弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減する方法の一つとして、金属酸化物を成膜した後、真空ベークを実施する方法が挙げられる。真空ベークとは、真空雰囲気下で行う加熱処理のことである。真空雰囲気は、ターボ分子ポンプ等で排気を行うことで維持される。なお、処理室の圧力は、１×１０−２Ｐａ以下、好ましくは１×１０−３Ｐａ以下とすればよい。また、加熱処理時の基板の温度は、３００℃以上、好ましくは４００℃以上とすればよい。
【０２７０】  真空ベークを実施することで、弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減することができる。また、真空ベークによって金属酸化物に熱が与えられるため、弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減した後、金属酸化物を構成する原子が再配列することで、４つの金属原子と結合している酸素原子が増える。したがって、弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減するとともに、弱いＺｎ−Ｏ結合が再形成されるのを抑制することができる。
【０２７１】  また、金属酸化物中に不純物が存在する場合、真空ベークを実施することで、金属酸化物中の水分子または水素を放出し、ＯＨ結合を低減することができる。金属酸化物中のＯＨ結合が減少することで、４つの金属原子と結合している酸素原子の割合が増える。また、水分子または水素が放出される際、金属酸化物を構成する原子が再配列することで、４つの金属原子と結合している酸素原子が増える。したがって、弱いＺｎ−Ｏ結合が再形成されるのを抑制することができる。
【０２７２】  以上のように、金属酸化物を成膜した後、真空ベークを実施することで、弱いＺｎ−Ｏ結合を構成する酸素原子および亜鉛原子を低減することができる。したがって、該工程により、トランジスタの安定性を向上することができる。また、トランジスタの安定性が向上することで、材料や形成方法の選択の自由度が高くなる。
【０２７３】＜半導体装置の作製方法１＞
次に、図１に示す、本発明に係るトランジスタ２００を有する半導体装置について、作製方法を図６乃至図２０を用いて説明する。また、図６乃至図２０において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、（Ａ）に示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図の（Ｃ）は、（Ａ）にＡ３−Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
【０２７４】  まず、基板（図示しない）を準備し、当該基板上に絶縁体２１０を成膜する。絶縁体２１０の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
【０２７５】  なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【０２７６】  プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０２７７】  また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法は、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
【０２７８】  ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【０２７９】  ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
【０２８０】  本実施の形態では、絶縁体２１０として、スパッタリング法によって酸化アルミニウムを成膜する。また、絶縁体２１０は、多層構造としてもよい。例えば、スパッタリング法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、ＡＬＤ法によって酸化アルミニウムを成膜する構造としてもよい。または、ＡＬＤ法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
【０２８１】  次に絶縁体２１０上に、導電体２０３となる導電膜を成膜する。導電体２０３となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。また、導電体２０３となる導電膜は、多層膜とすることができる。本実施の形態では、導電体２０３となる導電膜としてタングステンを成膜する。
【０２８２】  次に、リソグラフィー法を用いて、導電体２０３となる導電膜を加工し、導電体２０３を形成する。
【０２８３】  なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。
【０２８４】  また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電体２０３となる導電膜上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電体２０３となる導電膜のエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。導電体２０３となる導電膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
【０２８５】  ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置などを用いることができる。
【０２８６】  次に、絶縁体２１０上、導電体２０３上に絶縁体２１２となる絶縁膜を成膜する。絶縁体２１２となる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１２となる絶縁膜として、ＣＶＤ法によって酸化シリコンを成膜する。
【０２８７】  ここで、絶縁体２１２となる絶縁膜の膜厚は、導電体２０３の膜厚以上とすることが好ましい。例えば、導電体２０３の膜厚を１とすると、絶縁体２１２となる絶縁膜の膜厚は、１以上３以下とする。本実施の形態では、導電体２０３の膜厚の膜厚を１５０ｎｍとし、絶縁体２１２となる絶縁膜の膜厚を３５０ｎｍとする。
【０２８８】  次に、絶縁体２１２となる絶縁膜にＣＭＰ（ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁体２１２となる絶縁膜の一部を除去し、導電体２０３の表面を露出させる。これにより、上面が平坦な、導電体２０３と、絶縁体２１２を形成することができる（図６参照）。
【０２８９】  ここでは、上記と異なる導電体２０３の形成方法について以下に説明する。
【０２９０】  絶縁体２１０上に絶縁体２１２を成膜する。絶縁体２１２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２９１】  次に、絶縁体２１２に絶縁体２１０に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１０は、絶縁体２１２をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１２に酸化シリコン膜を用いた場合は、絶縁体２１０は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
【０２９２】  開口の形成後に、導電体２０３となる導電膜を成膜する。該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０３となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２９３】  本実施の形態では、導電体２０３となる導電膜を、多層構造とする。まず、スパッタリング法によって窒化タンタルを成膜する。または、該窒化タンタルの上に窒化チタンを積層した膜を成膜する。このような金属窒化物を導電体２０３となる導電膜の下層に用いることにより、後述する導電体２０３となる導電膜の上層の導電膜として銅などの拡散しやすい金属を用いても、当該金属が導電体２０３から外に拡散するのを防ぐことができる。
【０２９４】  次に、導電体２０３となる導電膜の上層の導電膜を成膜する。該導電膜の成膜は、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２０３となる導電膜の上層の導電膜として、銅などの低抵抗導電性材料を成膜する。
【０２９５】  次に、ＣＭＰ処理を行うことで、導電体２０３となる導電膜の上層、ならびに導電体２０３となる導電膜の下層の一部を除去し、絶縁体２１２を露出する。その結果、開口部のみに、導電体２０３となる導電膜が残存する。これにより、上面が平坦な、導電体２０３を形成することができる。なお、当該ＣＭＰ処理により、絶縁体２１２の一部が除去される場合がある。以上が、導電体２０３の異なる形成方法である。
【０２９６】  次に、絶縁体２１２、および導電体２０３上に絶縁体２１４を成膜する。絶縁体２１４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１４として、ＣＶＤ法によって窒化シリコンを成膜する。このように、絶縁体２１４として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、導電体２０３の第２の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体２１４より上の層に拡散するのを抑制することができる。
【０２９７】  次に、絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１６として、ＣＶＤ法によって酸化シリコンを成膜する。
【０２９８】  次に、絶縁体２１４および絶縁体２１６に、導電体２０３に達する開口を形成する。開口の形成にはウェットエッチング法を用いてもよいが、ドライエッチング法を用いるほうが微細加工には好ましい。
【０２９９】  開口の形成後に、導電体２０５ａとなる導電膜を成膜する。導電体２０５ａとなる導電膜は、酸素の透過を抑制する機能を有する導電性材料を含むことが好ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０５ａとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
【０３００】  本実施の形態では、導電体２０５ａとなる導電膜として、スパッタリング法によって窒化タンタルを成膜する。
【０３０１】  次に、導電体２０５ａとなる導電膜上に、導電体２０５ｂとなる導電膜を成膜する。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
【０３０２】  本実施の形態では、導電体２０５ｂとなる導電膜として、ＣＶＤ法によって窒化チタンを成膜し、当該窒化チタン上にＣＶＤ法によってタングステンを成膜する。
【０３０３】  次に、ＣＭＰ処理を行うことで、導電体２０５ａとなる導電膜、ならびに導電体２０５ｂとなる導電膜の一部を除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電体２０５ａとなる導電膜および導電体２０５ｂとなる導電膜が残存する。これにより、上面が平坦な、導電体２０５ａおよび導電体２０５ｂを含む導電体２０５を形成することができる（図６参照）。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
【０３０４】  次に、絶縁体２１６、および導電体２０５上に絶縁体２２０を成膜する。絶縁体２２０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２２０として、ＣＶＤ法によって酸化シリコンを成膜する。
【０３０５】  次に、絶縁体２２０上に絶縁体２２２を成膜する。絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。
【０３０６】  絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
【０３０７】  次に、絶縁体２２２上に絶縁膜２２４Ａを成膜する。絶縁膜２２４Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる（図６参照）。本実施の形態では、絶縁膜２２４Ａとして、ＣＶＤ法によって酸化シリコンを成膜する。
【０３０８】  続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
【０３０９】  本実施の形態では、絶縁膜２２４Ａの成膜後に窒素雰囲気にて４００℃の温度で１時間の加熱処理を行う。当該加熱処理によって、絶縁膜２２４Ａに含まれる水素や水などの不純物を除去することなどができる。
【０３１０】  また、加熱処理は、絶縁体２２０成膜後、および絶縁体２２２の成膜後のそれぞれのタイミングで行うこともできる。当該加熱処理は、上述した加熱処理条件を用いることができるが、絶縁体２２０成膜後の加熱処理は、窒素を含む雰囲気中で行うことが好ましい。
【０３１１】  ここで、絶縁膜２２４Ａに過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることにより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁膜２２４Ａ内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁膜２２４Ａに含まれる水素や水などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
【０３１２】  次に、絶縁膜２２４Ａ上に、酸化膜２３０Ａと、酸化膜２３０Ｂを順に成膜する（図６参照）。なお、上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａ、および酸化膜２３０Ｂ上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍を清浄に保つことができる。
【０３１３】  酸化膜２３０Ａ、および酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
【０３１４】  例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。
【０３１５】  特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁膜２２４Ａに供給される場合がある。したがって、酸化膜２３０Ａのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
【０３１６】  また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。
【０３１７】  本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］（２：２：１［原子数比］）のターゲットを用いて成膜する。また、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：２［原子数比］、４：２：１［原子数比］、あるいは４：２：０［原子数比］（Ｉｎ：Ｇａ＝４：２［原子数比］）、のターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
【０３１８】  次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
【０３１９】  次に、酸化膜２３０Ａ、および酸化膜２３０Ｂを島状に加工して、酸化物２３０ａ、および酸化物２３０ｂを形成する。なお、当該工程において、絶縁膜２２４Ａの酸化物２３０ａと重ならない領域の膜厚が、絶縁膜２２４Ａの酸化物２３０ａと重なる領域よりも薄くなるように絶縁体２２４を形成してもよい（図７参照）。
【０３２０】  ここで、酸化物２３０ａ、および酸化物２３０ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０ａ、および酸化物２３０ｂの側面は、絶縁体２２２の上面に対し、概略垂直であることが好ましい。酸化物２３０ａ、および酸化物２３０ｂの側面が、絶縁体２２２の上面に対し、概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。または、酸化物２３０ａ、および酸化物２３０ｂの側面と絶縁体２２２の上面のなす角が鋭角になる構成にしてもよい。その場合、酸化物２３０ａ、および酸化物２３０ｂの側面と絶縁体２２２の上面のなす角は６０°以上７０°未満が好ましい。この様な形状とすることで、これより後の工程において、絶縁体２７３などの被覆性が向上し、鬆などの欠陥を低減することができる。
【０３２１】  また、酸化物２３０ａ、および酸化物２３０ｂの側面と、酸化物２３０ｂの上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、酸化物２３０ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
【０３２２】  なお、当該酸化膜の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
【０３２３】  また、ドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物２３０ａ、および酸化物２３０ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
【０３２４】  上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、または熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
【０３２５】  ウェット洗浄としては、シュウ酸、リン酸、またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、純水または炭酸水を用いた超音波洗浄を行う。
【０３２６】  続いて、加熱処理を行ってもよい。加熱処理には、前述の加熱処理の条件を用いることができる。
【０３２７】  次に、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂの上に、酸化膜２３０Ｃとなる酸化膜を成膜する。
【０３２８】  酸化膜２３０Ｃとなる酸化膜の成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。酸化物２３０ｃに求める特性に合わせて、酸化膜２３０Ａ、または酸化膜２３０Ｂと同様の成膜方法を用いて、酸化膜２３０Ｃとなる酸化膜を成膜すればよい。本実施の形態では、酸化膜２３０Ｃとなる酸化膜として、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜する。
【０３２９】  次に、リソグラフィー法によって、酸化膜２３０Ｃとなる酸化膜を加工し、酸化膜２３０Ｃを形成する（図８参照）。
【０３３０】  続いて、酸化膜２３０Ｃ上に、絶縁膜２５０Ａおよびダミーゲート膜２６２Ａを順に成膜する（図８参照）。
【０３３１】  まず、絶縁膜２５０Ａを成膜する。絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。絶縁膜２５０Ａとして、ＣＶＤ法により、酸化窒化シリコンを成膜することが好ましい。なお、絶縁膜２５０Ａを成膜する際の成膜温度は、３５０℃以上４５０℃未満、特に４００℃前後とすることが好ましい。絶縁膜２５０Ａを、４００℃で成膜することで、不純物が少ない絶縁膜を成膜することができる。
【０３３２】  なお、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させ、当該酸素プラズマに絶縁膜２５０Ａを曝すことで、絶縁膜２５０Ａへ酸素を導入することができる。
【０３３３】  また、加熱処理を行ってもよい。加熱処理には、前述の加熱処理条件を用いることができる。当該加熱処理によって、絶縁膜２５０Ａの水分濃度および水素濃度を低減させることができる。
【０３３４】  ダミーゲート膜２６２Ａは、加工してダミーゲートとして使用する。ダミーゲートとは、仮のゲート電極のことである。つまり、ダミーゲート膜２６２Ａを加工することで、仮のゲート電極を形成し、後の工程において該ダミーゲートを除去し、代わりに導電膜等によるゲート電極を形成する。従って、ダミーゲート膜２６２Ａは微細加工が容易であり、かつ、除去も容易な膜を用いることが好ましい。
【０３３５】  ダミーゲート膜２６２Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、絶縁体、半導体、または導電体を用いることができる。具体的には、ポリシリコン、微結晶シリコン、アモルファスシリコンなどのシリコン、アルミニウム、チタン、タングステンなどの金属膜などを用いればよい。または、塗布法を用いて、樹脂膜を形成しても良い。樹脂としては、例えば、フォトレジスト、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。樹脂膜を塗布法によって形成することで、ダミーゲート膜２６２Ａの表面を平坦にすることができる。このように、ダミーゲート膜２６２Ａの表面を平坦にすることで、微細加工が容易となり、さらに、除去も容易となる。
【０３３６】  また、ダミーゲート膜２６２Ａは、異なる膜種を用いて多層膜とすることもできる。例えば、ダミーゲート膜２６２Ａを導電膜と該導電膜上に樹脂膜を形成する２層構造とすることができる。ダミーゲート膜をこのような構造とすることで、例えば、後のＣＭＰ工程において、該導電膜がＣＭＰ処理のストッパ膜として機能する場合がある。または、ＣＭＰ処理の終点検出が可能となる場合があり、加工ばらつきの低減が可能となる場合がある。
【０３３７】  次に、リソグラフィー法によって、酸化膜２３０Ｃ、絶縁膜２５０Ａおよびダミーゲート膜２６２Ａをエッチングし、酸化物２３０ｃ、絶縁体２５０およびダミーゲート層２６２Ｂを形成する（図９参照）。酸化物２３０ｃ、絶縁体２５０およびダミーゲート層２６２Ｂは、少なくとも一部が、導電体２０５および酸化物２３０と重なるように形成する。
【０３３８】  また、酸化物２３０ｃの側面、絶縁体２５０の側面およびダミーゲート層２６２Ｂの側面は、同一面内であることが好ましい。
【０３３９】  また、酸化物２３０ｃの側面、絶縁体２５０の側面およびダミーゲート層２６２Ｂの側面が共有する同一面は、基板の上面に対し、概略垂直であることが好ましい。つまり、断面形状において、酸化物２３０ｃ、絶縁体２５０、ダミーゲート層２６２Ｂは、基板の上面に対する角度が、９０°近傍であることが好ましい。
【０３４０】  次に、絶縁体２２４、酸化物２３０、絶縁体２５０およびダミーゲート層２６２Ｂを覆って、膜２４２Ａを成膜する（図１０参照）。なお、膜２４２Ａは、０．５ｎｍ以上５ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下の膜厚にするとよい。膜２４２Ａには、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を用いる。膜２４２Ａは、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素を含む膜とする。なお、膜２４２Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
【０３４１】  続いて、加熱処理を行う。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。例えば、膜２４２Ａの成膜後に窒素雰囲気にて４００℃の温度で１時間の加熱処理を行う。
【０３４２】  窒素を含む雰囲気下での熱処理により、膜２４２Ａから、上述した金属元素が酸化物２３０へ拡散し、酸化物２３０に金属元素を添加することができる。また、酸化物２３０の膜２４２Ａとの界面近傍における酸素が膜２４２Ａに吸収される場合がある。その結果、酸化物２３０の膜２４２Ａとの界面近傍が金属化合物となり、低抵抗化する。なお、その際、酸化物２３０の一部と、上述した金属元素とが、合金化してもよい。酸化物２３０の一部と金属元素が、合金化することで、酸化物２３０に添加された金属元素は、比較的安定な状態となるため、信頼性の高い半導体装置を提供することができる。
【０３４３】  また、酸化物２３０中の水素は、領域２３１に拡散し、領域２３１に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、領域２３４に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、領域２３１に拡散し、領域２３１に存在する酸素欠損の中に入り、比較的安定な状態となる。従って、熱処理によって、領域２３１は、より低抵抗化し、領域２３４は、高純度化（水、水素などの不純物の低減）し、より高抵抗化する。
【０３４４】  また、窒素または不活性ガス雰囲気で加熱処理した後に、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。
【０３４５】  また、膜２４２Ａに導電性を有する領域が残存している場合、酸化性雰囲気下で熱処理を行うことにより、導電性を有する領域を酸化させることで、膜２４２Ａは絶縁体となり、高抵抗化する。膜２４２Ａを、絶縁体として残存させることで、層間膜として機能させることができる。
【０３４６】  上記膜２４２Ａの成膜工程、または加熱処理において、膜２４２Ａに、酸化物２３０中の酸素が吸収されることで、領域２３１に酸素欠損が生じる場合がある。酸化物２３０中の水素が、当該酸素欠損に入ることで、領域２３１のキャリア密度は、増加する。従って、酸化物２３０の領域２３１は、ｎ型となり、低抵抗化される。
【０３４７】  続いて、膜２４２Ａを除去する。なお、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜は、必ずしも除去しなくともよい。例えば、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜が、酸化物２３０から吸収した酸素により、酸化し、絶縁体となり、高抵抗化している場合は、当該膜を残存させてもよい。その場合、当該膜は層間膜として機能する場合がある。本工程では、ドライエッチング法やウェットエッチング法を用いることができる。膜２４２Ａを除去することで、膜２４２Ａに吸収された酸化物２３０中の水素を同時に除去することができる。従って、トランジスタ２００中の不純物である水素を低減することができる。なお、酸化物２３０の低抵抗化した領域近傍を層２４２として斜線を付して示す（図１１参照）。
【０３４８】  次に、絶縁膜２７３Ａを成膜する（図１２参照）。絶縁膜２７３Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
【０３４９】  絶縁膜２７３Ａは、被覆性に優れたＡＬＤ法により成膜することが好ましい。ＡＬＤ法を用いることで、ダミーゲート層２６２Ｂなどにより形成された段差部においても、酸化物２３０ｃ、絶縁体２５０およびダミーゲート層２６２Ｂの側面に対して、均一な厚さを有する絶縁膜２７３Ａを形成することができる。また、ＡＬＤ法を用いることで、緻密な薄膜を成膜することができる。
【０３５０】  絶縁膜２７３Ａとして、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。
【０３５１】  一方、絶縁膜２７３Ａとして、バリア性を有する酸化アルミニウムなどを設けてもよい。例えば、導電体２６０が酸化しやすい金属膜である場合、バリア性を有する絶縁体を用いることで、導電体２６０が絶縁体２７３の外方からの酸素で酸化することを抑制することができる。これにより、導電体２６０の抵抗値が上がることを抑制することができる。
【０３５２】  絶縁膜２７３Ａとして、ＡＬＤ法を用いて酸化アルミニウムを設ける場合、絶縁膜２７３Ａの膜厚は、０．５ｎｍ以上２０ｎｍ以下、好ましくは、１ｎｍ以上１０ｎｍ以下とする。
【０３５３】  次に、リソグラフィー法によって、絶縁膜２７３Ａを加工し、開口を有する絶縁体２７３Ｂを形成する。（図１３参照）。
【０３５４】  次に、絶縁体２７３Ｂ上に、絶縁体２８０となる絶縁膜を成膜する。絶縁体２８０となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０３５５】  次に、絶縁体２８０となる絶縁膜、ダミーゲート層２６２Ｂ、および絶縁体２７３Ｂの一部をダミーゲート層２６２Ｂの一部が露出するまで除去し、絶縁体２８０、ダミーゲート２６２および絶縁体２７３を形成する（図１４参照）。絶縁体２８０、ダミーゲート２６２および絶縁体２７３の形成にはＣＭＰ処理を用いることが好ましい。
【０３５６】  また、上述のようにダミーゲート膜２６２Ａを、例えば、導電膜と該導電膜上に樹脂膜を形成する２層構造の膜とすることで、ＣＭＰ工程において、該導電膜がＣＭＰ処理のストッパ膜として機能する場合がある。または、該導電膜によりＣＭＰ処理の終点検出が可能となる場合があり、ダミーゲート２６２の高さのばらつきの低減が可能となる場合がある。図１４に示すように、ダミーゲート２６２の上面と、絶縁体２７３および絶縁体２８０の上面が略一致する。
【０３５７】  次に、ダミーゲート２６２を除去する。ダミーゲート２６２の除去は、ウェットエッチング、ドライエッチング、またはアッシングなどを用いて行うことができる。または、適宜、上記の処理を複数組み合わせて行ってもよい。例えば、アッシング処理の後に、ウェットエッチング処理を行ってもよい。ダミーゲート２６２を除去することにより、絶縁体２５０の表面が露出する（図１５参照）。
【０３５８】  次に、導電膜２６０Ａａおよび導電膜２６０Ａｂを成膜する。導電膜２６０Ａａおよび導電膜２６０Ａｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、ＣＶＤ法を用いることが好ましい。本実施の形態では、ＡＬＤ法を用いて、導電膜２６０Ａａを成膜し、ＣＶＤ法を用いて導電膜２６０Ａｂを成膜する（図１６参照）。
【０３５９】  次に、ＣＭＰ処理によって、導電膜２６０Ａａおよび導電膜２６０Ａｂを絶縁体２８０が露出するまで研磨することによって、導電体２６０ａおよび導電体２６０ｂを有する導電体２６０を形成する（図１７参照）。
【０３６０】  次に、酸素を絶縁体２８０へ注入する処理を行ってもよい。酸素を注入する処理としては、酸素を含むガスを用いたプラズマ処理、イオン注入装置を用いて酸素イオンを注入する処理などがある。例えば高密度プラズマ源を有する装置を用いて、酸素を含むガスによるプラズマを照射することによって、酸素を絶縁体２８０へ注入することができる。本実施の形態では、イオン注入装置を用いて、酸素イオンを注入する（図１７参照）。
【０３６１】  イオン注入装置を用いたイオン注入は、イオン注入量、イオン注入の深さをそれぞれ独立に制御することができるので好ましい。つまり、最適な注入量および最適な注入深さで絶縁体２８０に酸素を注入する事ができるので、性能のバラツキの小さい高性能なトランジスタを有する半導体装置の生産が可能となる。注入量および注入深さは、絶縁体２８０の膜厚、トランジスタの大きさ、トランジスタの配置密度、トランジスタの配置によって、適宜、最適化すればよい。
【０３６２】  また、絶縁体２８０上に、絶縁体２８２となる絶縁膜を形成することによって、酸素を絶縁体２８０へ注入してもよい。絶縁体２８２となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２８２となる絶縁膜としては、例えば、スパッタリング法によって、酸化アルミニウム膜を成膜することが好ましい。スパッタリング法によって、酸素を含むガスを用いて酸化アルミニウム膜を成膜することによって、絶縁体２８０中へ酸素を注入することができる。つまり、絶縁体２８０は過剰酸素を有する。また、絶縁体２８０が有する水素が酸化物２３０へ拡散することを抑制することができる場合がある（図１８参照）。
【０３６３】  これ以降の工程で加熱処理を行ってもよい。加熱処理を行うことにより、絶縁体２８０に含まれる過剰酸素を絶縁体２７３の開口を通り、絶縁体２２４を介して酸化物２３０へ注入することができる。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、酸素ガスを含む雰囲気で行うことが好ましい。また、加熱処理は減圧状態で行ってもよい。例えば、酸素を含む雰囲気にて４００℃の温度で１時間の加熱処理を行う。
【０３６４】  次に絶縁体２８２上に、絶縁体２８３となる絶縁体を成膜してもよい。絶縁体２８３となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる（図１９参照）。
【０３６５】  次に、絶縁体２７３、絶縁体２８０、絶縁体２８２および絶縁体２８３に、酸化物２３０の領域２３１に達する開口を形成する（図２０参照）。当該開口の形成は、リソグラフィー法を用いて行えばよい。
【０３６６】  次に、導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜する。導電体２４０ａおよび導電体２４０ｂとなる導電膜は、水または水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。導電体２４０となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０３６７】  ここで、例えば、絶縁体２７３、絶縁体２８０、絶縁体２８２および絶縁体２８３に開口を形成する際に、酸化物２３０における領域２３１の低抵抗化した領域を除去してもよい。当該開口に導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜すると、酸化物２３０と、導電体２４０ａおよび導電体２４０ｂとなる導電膜とが接する領域を有するため、当該領域に金属化合物、または酸素欠損が形成され、酸化物２３０と、導電体２４０ａおよび導電体２４０ｂとなる導電膜と、の接触領域を低抵抗化することができる。当該接触領域を低抵抗化することで、酸化物２３０と、導電体２４０ａおよび導電体２４０ｂと、の十分なオーミック接触を確保することができる。従って、導電体２４０ａおよび導電体２４０ｂとなる導電膜は、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素を含むことが好ましい。
【０３６８】  次に、ＣＭＰ処理を行うことで、導電体２４０ａおよび導電体２４０ｂとなる導電膜の一部を除去し、絶縁体２８３を露出する。その結果、上記開口のみに、当該導電膜が残存することで上面が平坦な導電体２４０ａおよび導電体２４０ｂを形成することができる（図１参照）。
【０３６９】  また、開口の側壁部に酸化アルミニウムを形成した後に、導電体２４０ａおよび導電体２４０ｂを形成してもよい。開口の側壁部に酸化アルミニウムを形成することで、外方からの酸素の透過を抑制し、導電体２４０ａおよび導電体２４０ｂの酸化を防止することができる。また、導電体２４０ａおよび導電体２４０ｂから、水、水素などの不純物が外部に拡散することを防ぐことができる。該酸化アルミニウムは、開口にＡＬＤ法などを用いて酸化アルミニウムを成膜し、異方性エッチングを行うことで形成することができる。
【０３７０】  以上により、図６乃至図２０に示す半導体装置の作製方法を用いることで、図１に示すトランジスタ２００を有する半導体装置を作製することができる。
【０３７１】＜半導体装置の作製方法２＞
次に、図４に示す、本発明に係るトランジスタ２００ａを有する半導体装置について、作製方法を図２１乃至図３１を用いて説明する。また、図２１乃至図３１において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、（Ａ）に示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図である。また、各図の（Ｃ）は、（Ａ）にＡ３−Ａ４の一点鎖線で示す部位に対応する断面図である。なお、各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
【０３７２】  図１２に示す、絶縁膜２７３Ａの成膜までは、＜半導体装置の作製方法１＞に示すトランジスタ２００を有する半導体装置の作製方法を参酌する。
【０３７３】  次に、絶縁膜２７３Ａ上に、絶縁膜２７５Ａを成膜する。絶縁膜２７５Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる（図２１参照）。
【０３７４】  次に、絶縁膜２７５Ａに異方性のエッチング処理を行い、絶縁体２７５Ｂを形成する（図２２参照）。
【０３７５】  上記異方性のエッチング処理としては、ドライエッチング処理を行うことが好ましい。これにより、基板面に略平行な面に成膜された当該絶縁膜を除去して、絶縁体２７５Ｂを自己整合的に形成することができる。
【０３７６】  次に、リソグラフィー法によって、絶縁膜２７３Ａを加工し、開口を有する絶縁体２７３Ｂを形成する。（図２３参照）。
【０３７７】  次に、絶縁体２７３Ｂ、酸化物２３０、絶縁体２７５Ｂ、およびダミーゲート層２６２Ｂを覆って、絶縁体２８０となる絶縁膜を成膜する。絶縁体２８０となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０３７８】  次に、絶縁体２８０となる絶縁膜、ダミーゲート層２６２Ｂ、絶縁体２７３Ｂおよび絶縁体２７５Ｂの一部をダミーゲート層２６２Ｂの一部が露出するまで除去し、絶縁体２８０、ダミーゲート２６２、絶縁体２７３、および絶縁体２７５を形成する（図２４参照）。絶縁体２８０、ダミーゲート２６２、絶縁体２７３、および絶縁体２７５の形成にはＣＭＰ処理を用いることが好ましい。
【０３７９】  また、上述のようにダミーゲート膜２６２Ａを、例えば、導電膜と該導電膜上に樹脂膜を形成する２層構造の膜とすることで、ＣＭＰ工程において、該導電膜がＣＭＰ処理のストッパ膜として機能する場合がある。または、該導電膜によりＣＭＰ処理の終点検出が可能となる場合があり、ダミーゲート２６２の高さのばらつきの低減が可能となる場合がある。図に示すように、ダミーゲート２６２の上面と、絶縁体２７３および絶縁体２８０の上面が略一致する。
【０３８０】  次に、ダミーゲート２６２を除去する。ダミーゲート２６２の除去は、ウェットエッチング、ドライエッチング、またはアッシングなどを用いて行うことができる。または、適宜、上記の処理を複数組み合わせて行ってもよい。例えば、アッシング処理の後に、ウェットエッチング処理を行ってもよい。ダミーゲート２６２を除去することにより、絶縁体２５０の表面が露出する（図２５参照）。
【０３８１】  次に、導電膜２６０Ａａおよび導電膜２６０Ａｂを成膜する。導電膜２６０Ａａおよび導電膜２６０Ａｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、ＣＶＤ法を用いることが好ましい。本実施の形態では、ＡＬＤ法を用いて、導電膜２６０Ａａを成膜し、ＣＶＤ法を用いて導電膜２６０Ａｂを成膜する（図２６参照）。
【０３８２】  次に、ＣＭＰ処理によって、導電膜２６０Ａａおよび導電膜２６０Ａｂを絶縁体２８０が露出するまで研磨することによって、導電体２６０Ｂａおよび導電体２６０Ｂｂを有する導電体２６０Ｂを形成する（図２７参照）。
【０３８３】  次に、導電体２６０Ｂａおよび導電体２６０Ｂｂの一部を除去し、導電体２６０Ｂを薄膜化し、導電体２６０ａおよび導電体２６０ｂを形成する。薄膜化は、ウェットエッチングまたはドライエッチングを用いることができる。また、薄膜化する厚さは導電体２６０Ｂの厚さの１／４程度とすることが好ましい（図２８参照）。
【０３８４】  次に、絶縁体２７０となる絶縁膜を成膜する。絶縁体２７０となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、絶縁体２７０となる絶縁膜として、絶縁体２７５と同様の材料を用いることが好ましい。
【０３８５】  次に、ＣＭＰ処理によって、絶縁体２７０となる絶縁膜を絶縁体２８０が露出するまで研磨することによって、絶縁体２７０を形成することができる（図２８参照）。
【０３８６】  次に、酸素を絶縁体２８０へ注入する処理を行ってもよい。酸素を注入する処理としては、酸素を含むガスを用いたプラズマ処理、イオン注入装置を用いて酸素イオンを注入する処理などがある。例えば高密度プラズマ源を有する装置を用いて、酸素を含むガスによるプラズマを照射することによって、酸素を絶縁体２８０へ注入することができる。本実施の形態では、イオン注入装置を用いて、酸素イオンを注入する（図２８参照）。
【０３８７】  イオン注入装置を用いたイオン注入は、イオン注入量、イオン注入の深さをそれぞれ独立に制御することができるので好ましい。つまり、最適な注入量および最適な注入深さで絶縁体２８０に酸素を注入する事ができるので、性能のバラツキの小さい高性能なトランジスタを有する半導体装置の生産が可能となる。注入量および注入深さは、絶縁体２８０の膜厚、トランジスタの大きさ、トランジスタの配置密度、トランジスタの配置によって、適宜、最適化すればよい。
【０３８８】  また、絶縁体２８０上に、絶縁体２８２となる絶縁膜を形成することによって、酸素を絶縁体２８０へ注入してもよい。絶縁体２８２となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２８２となる絶縁膜としては、例えば、スパッタリング法によって、酸化アルミニウム膜を成膜することが好ましい。スパッタリング法によって、酸素を含むガスを用いて酸化アルミニウム膜を成膜することによって、絶縁体２８０中へ酸素を注入することができる。つまり、絶縁体２８０は過剰酸素を有する。また、絶縁体２８０が有する水素が酸化物２３０へ拡散することを抑制することができる場合がある（図２９参照）。
【０３８９】  これ以降の工程で加熱処理を行ってもよい。加熱処理を行うことにより、絶縁体２８０に含まれる過剰酸素を絶縁体２７３の開口を通り、絶縁体２２４を介して酸化物２３０へ注入することができる。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、酸素ガスを含む雰囲気で行うことが好ましい。また、加熱処理は減圧状態で行ってもよい。例えば、酸素を含む雰囲気にて４００℃の温度で１時間の加熱処理を行う。
【０３９０】  次に絶縁体２８２上に、絶縁体２８３となる絶縁体を成膜してもよい。絶縁体２８３となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる（図３０参照）。
【０３９１】  次に、絶縁体２７３、絶縁体２８０、絶縁体２８２および絶縁体２８３に、酸化物２３０の領域２３１に達する開口を形成する（図３１参照）。当該開口の形成は、リソグラフィー法を用いて行えばよい。ここで、導電体２４０が、絶縁体２７５の側面に接して設けられるように、当該開口を形成する。当該開口は、絶縁体２７５をほとんどエッチングしない条件で形成されることが好ましく、即ち絶縁体２７５のエッチング速度に比べて絶縁体２８０のエッチング速度が大きいことが好ましい。絶縁体２７５のエッチング速度を１とすると、絶縁体２８０のエッチング速度は好ましくは５以上であり、より好ましくは１０以上である。この様な開口条件とすることで、開口部を領域２３１へ自己整合的に配置することができるので微細なトランジスタの作製ができる。また、例えば、開口が絶縁体２７０の上面と重なる位置にずれた場合でも、絶縁体２７０のエッチング速度が、絶縁体２７５と同様に、絶縁体２８０のエッチング速度に比べて著しく小さい開口条件とすれば開口が導電体２６０に達することがない。即ち、導電体２６０と、導電体２４０ａまたは導電体２４０ｂと、が、電気的に短絡することを防ぐことができる。従って、リソグラフィー工程において、導電体２６０と、開口と、の位置ずれに対する許容範囲が大きくなるので歩留まりの向上が期待できる。
【０３９２】  次に、導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜する。導電体２４０ａおよび導電体２４０ｂとなる導電膜は、水または水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。導電体２４０となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０３９３】  ここで、例えば、絶縁体２７３、絶縁体２８０、絶縁体２８２および絶縁体２８３に開口を形成する際に、酸化物２３０における領域２３１の低抵抗化した領域を除去してもよい。当該開口に導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜すると、酸化物２３０と、導電体２４０ａおよび導電体２４０ｂとなる導電膜とが接する領域を有するため、当該領域に金属化合物、または酸素欠損が形成され、酸化物２３０と、導電体２４０ａおよび導電体２４０ｂとなる導電膜と、の接触領域を低抵抗化することができる。当該接触領域を低抵抗化することで、酸化物２３０と、導電体２４０ａおよび導電体２４０ｂと、の十分なオーミック接触を確保することができる。従って、導電体２４０ａおよび導電体２４０ｂとなる導電膜は、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素を含むことが好ましい。
【０３９４】  次に、ＣＭＰ処理を行うことで、導電体２４０ａおよび導電体２４０ｂとなる導電膜の一部を除去し、絶縁体２８３を露出する。その結果、上記開口のみに、当該導電膜が残存することで上面が平坦な導電体２４０ａおよび導電体２４０ｂを形成することができる（図４参照）。
【０３９５】  また、開口の側壁部に酸化アルミニウムを形成した後に、導電体２４０ａおよび導電体２４０ｂを形成してもよい。開口の側壁部に酸化アルミニウムを形成することで、外方からの酸素の透過を抑制し、導電体２４０ａおよび導電体２４０ｂの酸化を防止することができる。また、導電体２４０ａおよび導電体２４０ｂから、水、水素などの不純物が外部に拡散することを防ぐことができる。該酸化アルミニウムは、開口にＡＬＤ法などを用いて酸化アルミニウムを成膜し、異方性エッチングを行うことで形成することができる。
【０３９６】  以上により、図２１乃至図３１に示す半導体装置の作製方法を用いることで、図４に示すトランジスタ２００ａを有する半導体装置を作製することができる。
【０３９７】  本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きい半導体装置を提供することができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、低消費電力の半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
【０３９８】  本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０３９９】＜半導体装置の変形例＞
以下では、図５を用いて、先の＜半導体装置の構成例１＞および＜半導体装置の構成例２＞で示したものとは異なる、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
【０４００】  図５（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図５（Ｂ）、および図５（Ｃ）は、当該半導体装置の断面図である。ここで、図５（Ｂ）は、図５（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図５（Ｃ）は、図５（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
【０４０１】  なお、図５に示す半導体装置において、＜半導体装置の構成例１＞および＜半導体装置の構成例２＞に示した半導体装置（図１および図４参照）を構成する構成要素と同機能を有する構成要素には、同符号を付記する。
【０４０２】  以下、トランジスタ２００の構成について、それぞれ図５を用いて説明する。なお、本項目においても、トランジスタ２００の構成材料については＜半導体装置の構成例１＞および＜半導体装置の構成例２＞で詳細に説明した材料を用いることができる。
【０４０３】  図５に示す半導体装置は、＜半導体装置の構成例１＞および＜半導体装置の構成例２＞に示した半導体装置（図１および図４参照）とは、絶縁体２２４と、酸化物２３０ａとの間に、開口を有する酸化物２３０ｄが設けられている点が異なる。酸化物２３０ａは、酸化物２３０ｄに設けられた開口を介して絶縁体２２４と接する。
【０４０４】  酸化物２３０ｄに用いる材料は、酸化物２３０ａ、および酸化物２３０ｂと比較して、Ｇａ、およびＺｎの比率が大きいものが好ましい。具体的には、酸化物２３０ｄに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ａに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より小さく、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｄに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ａに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比、および酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。例えば、酸化物２３０ｄとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて形成された酸化膜を用いることができる。
【０４０５】  酸化物２３０ｄとして、酸素を透過しにくい材料を用いることが好ましい。一方、酸化物２３０ｄは、領域２３４と重畳する位置に開口を有している。そのため、絶縁体２２４に含まれる酸素は、該開口を通って、酸化物２３０ａ、および酸化物２３０ｂに拡散する。図５（Ｂ）に示す矢印は、絶縁体２８０、および絶縁体２２４に含まれる酸素が、拡散する様子を可視化したものである。絶縁体２８０に含まれる酸素は、絶縁体２７３に設けられた開口を通って絶縁体２２４に拡散する。また、絶縁体２２４の酸素は、酸化物２３０ｄに設けられた開口を通って、酸化物２３０ａ、および酸化物２３０ｂの領域２３４に拡散する。なお、酸化物２３０ａ、および酸化物２３０ｂに供給される酸素は、領域２３１まで拡散してもよい。トランジスタ２００に酸化物２３０ｄを設けることにより、効率よく領域２３４に酸素を供給することができる。
【０４０６】  酸化物２３０ｄを有するトランジスタ２００を作製する場合、絶縁体２２４上に酸化物２３０ｄとなる酸化膜（以降、酸化膜２３０Ｄと称する）を形成する。次に、酸化膜２３０Ｄに開口部を形成する。該開口部は、導電体２０５や、導電体２０３と重なるように形成する。また、該開口は、後工程にて形成される、酸化物２３０の領域２３４と重なるように形成されることが好ましい。
【０４０７】  次に、酸化膜２３０Ｄ上に、上記＜半導体装置の作製方法１＞と同様に、酸化膜２３０Ａ、酸化膜２３０Ｂを形成する。該膜の形成前後に、適宜熱処理を行ってもよい。
【０４０８】  次に、リソグラフィー法を用いて酸化膜２３０Ｂ、酸化膜２３０Ａ、および酸化膜２３０Ｄを島状に加工し、酸化物２３０ｂ、酸化物２３０ａ、および酸化物２３０ｄを形成する。当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
【０４０９】  以降、上記＜半導体装置の作製方法１＞と同様の工程を行うことにより、酸化物２３０ｄを有するトランジスタ２００を作製することができる。
【０４１０】  本実施の形態に示す構成、構造、方法などは、他の実施の形態に示す構成、構造、方法などと適宜組み合わせて用いることができる。
【０４１１】（実施の形態２）
本実施の形態では、上記実施の形態とは異なる、記憶装置として機能する半導体装置の一形態を、図３３乃至図３６を用いて説明する。
【０４１２】＜記憶装置１＞
図３３（Ａ）（Ｂ）に記憶装置を構成するセル６００を示す。セル６００は、トランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、および容量素子１００ｂを有している。図３３（Ａ）は、セル６００の上面図である。また、図３３（Ｂ）は、図３３（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。なお、図３３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
【０４１３】  セル６００は、トランジスタ２００ａおよびトランジスタ２００ｂを有し、トランジスタ２００ａの上に重畳して容量素子１００ａを有し、トランジスタ２００ｂの上に重畳して容量素子１００ｂを有する。セル６００では、トランジスタ２００ａとトランジスタ２００ｂ、および容量素子１００ａと容量素子１００ｂは、対称に配置される場合がある。よって、トランジスタ２００ａとトランジスタ２００ｂは同様の構成を有することが好ましく、容量素子１００ａと容量素子１００ｂは同様の構成を有することが好ましい。
【０４１４】  セル６００は、トランジスタ２００ａおよびトランジスタ２００ｂ上の絶縁体２８３の上に絶縁体１３０を有し、絶縁体１３０の上に絶縁体１５０を有する。ここで、絶縁体１５０は、絶縁体２８３に用いることができる絶縁体を用いればよい。
【０４１５】  さらに、絶縁体１５０の上に導電体１６０を有する。また、絶縁体２７３、絶縁体２８０、絶縁体２８２、絶縁体２８３、絶縁体１３０、および絶縁体１５０に形成された開口に埋め込まれるように導電体２４０が設けられる。導電体２４０の下面は領域２３１と接し、導電体２４０の上面は導電体１６０と接している。
【０４１６】  トランジスタ２００ａおよびトランジスタ２００ｂは、上記実施の形態に示すトランジスタ２００を用いることができる。よって、トランジスタ２００ａおよびトランジスタ２００ｂの構成については、上記トランジスタ２００の記載を参酌することができる。また、図３３（Ａ）（Ｂ）において、トランジスタ２００ａ、トランジスタ２００ｂの要素の符号は省略している。なお、図３３（Ａ）（Ｂ）に示すトランジスタ２００ａおよびトランジスタ２００ｂは一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０４１７】  トランジスタ２００ａとトランジスタ２００ｂは、両方とも酸化物２３０を共有しており、ドランジスタ２００ａのソースおよびドレインの一方と、トランジスタ２００ｂのソースおよびドレインの一方は、共有されている。よって、トランジスタ２００ａのソースおよびドレインの一方と、トランジスタ２００ｂのソースおよびドレインの一方は、導電体２４０と電気的に接続している。これにより、トランジスタ２００ａおよびトランジスタ２００ｂのコンタクト部が共有され、プラグとコンタクトホールの数を低減することができる。このように、ソースおよびドレインの一方と電気的に接続する配線を共有することで、メモリセルアレイの占有面積を縮小することができる。
【０４１８】［容量素子１００ａおよび容量素子１００ｂ］
図３３（Ａ）（Ｂ）に示すように、容量素子１００ａは、トランジスタ２００ａと重畳する領域に設ける。同様に、容量素子１００ｂは、トランジスタ２００ｂと重畳する領域に設ける。なお、容量素子１００ｂは、容量素子１００ａが有する構造と、それぞれ対応する構造を有する。以下において、容量素子１００ａの詳細な構造について説明するが、特にことわりが無い限り容量素子１００ｂについては、容量素子１００ａの説明を参酌することができる。
【０４１９】  容量素子１００ａは、導電体１１０、絶縁体１３０、絶縁体１３０上の導電体１２０を有する。ここで、導電体１１０および導電体１２０は、導電体２０３、導電体２０５、または導電体２６０などに用いることができる導電体を用いればよい。
【０４２０】  容量素子１００ａは、絶縁体２７３、絶縁体２８０、絶縁体２８２、および絶縁体２８３が有する開口に形成されている。当該開口の、底面、および側面において、下部電極として機能する導電体１１０と、上部電極として機能する導電体１２０が、誘電体として機能する絶縁体１３０を挟んで対向する。ここで、容量素子１００ａの導電体１１０は、トランジスタ２００ａのソースまたはドレインの他方に接して形成されている。
【０４２１】  特に、絶縁体２８０、および絶縁体２８３が有する開口の深さを深くすることで、投影面積は変わらず、容量素子１００ａの静電容量を大きくすることができる。従って、容量素子１００ａは、シリンダー型（底面積よりも、側面積の方が大きい）とすることが好ましい。
【０４２２】  上記構成とすることで、容量素子１００ａの単位面積当たりの静電容量を大きくでき、半導体装置の微細化または高集積化を推し進めることができる。また、絶縁体２８０、および絶縁体２８３の膜厚により、容量素子１００ａの静電容量の値を、適宜設定することができる。従って、設計自由度が高い半導体装置を提供することができる。
【０４２３】  また、絶縁体１３０は、比誘電率の大きい絶縁体を用いることが好ましい。例えば、アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体を用いることができる。アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
【０４２４】  また、絶縁体１３０は、積層構造であってもよい、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などから、２層以上を選び積層構造としても良い。例えば、ＡＬＤ法によって、酸化ハフニウム、酸化アルミニウムおよび酸化ハフニウムを順に成膜し、積層構造とすることが好ましい。酸化ハフニウムおよび酸化アルミニウムの膜厚は、それぞれ、０．５ｎｍ以上５ｎｍ以下とする。このような積層構造とすることで、静電容量値が大きく、かつ、リーク電流の小さな容量素子１００ａとすることができる。
【０４２５】  なお、導電体１１０、または導電体１２０は、積層構造であってもよい。例えば、導電体１１０、または導電体１２０は、チタン、窒化チタン、タンタル、または窒化タンタルを主成分とする導電性材料と、タングステン、銅、またはアルミニウムを主成分とする導電性材料と、の積層構造としてもよい。また、導電体１１０、または導電体１２０は、単層構造としてもよいし、３層以上の積層構造としてもよい。
【０４２６】［セルアレイの構造］
次に、上記のセルを行列またはマトリクス状に配置した、セルアレイの一例について、図３４乃至図３７を用いて説明する。
【０４２７】  図３４は、図３３に示すセル６００を、マトリクス状に配置した一形態を示す回路図である。図３５は、図３４に示す回路図のセル６００と、セル６００に隣接するセル６０１の近傍の断面構造を示す模式図である。図３６は、図３４に示す回路図の配線ＷＬ、配線ＢＬ、および酸化物２３０のレイアウトを示した模式図である。図３４乃至図３７では、配線ＢＬの延伸方向をｘ方向とし、配線ＷＬの延伸方向をｙ方向とし、ｘｙ平面に垂直な方向をｚ方向とする。なお、図３４、図３６および図３７では、セルを３×３個配置する例を示しているが、本実施の形態はこれに限られることなく、セルアレイに含まれるメモリセルまたは配線等の、個数及び配置は、適宜設定すればよい。また、図３６および図３７の上面図では、図の明瞭化のために、図３４に示す一部の要素を省いている。
【０４２８】  図３４に示すように、セルを構成するトランジスタ２００ａとトランジスタ２００ｂのソースおよびドレインの一方が共通の配線ＢＬ（ＢＬ０１、ＢＬ０２、ＢＬ０３）と電気的に接続する。また、当該配線ＢＬは、ｘ方向に配列されたセルが有するトランジスタ２００ａとトランジスタ２００ｂのソースおよびドレインの一方とも電気的に接続する。一方、セルを構成する、トランジスタ２００ａの第１のゲートと、トランジスタ２００ｂの第１のゲートは、それぞれ異なる配線ＷＬ（ＷＬ０１乃至ＷＬ０６）と電気的に接続する。また、これらの配線ＷＬは、ｙ方向に配列されたセルが有する、トランジスタ２００ａの第１のゲートと、トランジスタ２００ｂの第１のゲートと、それぞれ電気的に接続する。
【０４２９】  また、セルが有する、容量素子１００ａの一方の電極、および容量素子１００ｂの一方の電極は、配線ＰＬと電気的に接続する。例えば、配線ＰＬはｙ方向に延伸して形成すればよい。
【０４３０】  また、各セルが有するトランジスタ２００ａおよびトランジスタ２００ｂには第２のゲートＢＧが設けられていてもよい。第２のゲートＢＧに印加される電位により、トランジスタのしきい値を制御することができる。当該第２のゲートＢＧはトランジスタ４００と接続されており、第２のゲートＢＧに印加される電位は、トランジスタ４００によって制御することができる。
【０４３１】  例えば、図３５に示すように、導電体１６０をｘ方向に延伸させて配線ＢＬとして機能させ、導電体２６０をｙ方向に延伸させて配線ＷＬとして機能させ、導電体１２０をｙ方向に延伸させて配線ＰＬとして機能させることができる。また、導電体２０３をｙ方向に延伸させて第２のゲートＢＧに接続する配線として機能させることもできる。
【０４３２】  また、図３５に示すように、セル６００が有する容量素子１００ｂの一方の電極として機能する導電体１２０が、セル６０１が有する容量素子１００ａの一方の電極をも兼ねる構成とすることが好ましい。また、図示しないが、セル６００が有する容量素子１００ａの一方の電極として機能する導電体１２０が、セル６００の左側に隣接するセルの容量素子の一方の電極を兼ねている。セル６０１の右側のセルについても同様の構成となっている。従って、セルアレイを構成することができる。当該セルアレイの構成とすることで、隣り合うセルの間隔を小さくすることができるので、セルアレイの投影面積を小さくすることができ、高集積化が可能となる。
【０４３３】  また、図３６に示すように、酸化物２３０および配線ＷＬをマトリクス状に配置することで、図３４に示す回路図の半導体装置を形成することができる。ここで、配線ＢＬは、配線ＷＬおよび酸化物２３０とは異なる層に設けることが好ましい。特に、配線ＢＬよりも、下層に容量素子１００ａ、および容量素子１００ｂを設けることで、酸化物２３０の長辺方向と、配線ＢＬが、概略平行になるレイアウトを実現することができる。従って、セルのレイアウトを単純化することができ、設計の自由度が向上し、工程コストを低減することができる。
【０４３４】  また、図３６では、酸化物２３０の長辺が配線ＷＬの延伸方向と概略直交するように、酸化物２３０および配線ＷＬを設けたが、これに限られるものではない。例えば、図３７に示すように酸化物２３０の長辺が配線ＷＬの延伸方向と直交せず、酸化物２３０の長辺が配線ＷＬの延伸方向に対して傾けて配置されるレイアウトにしてもよい。このように傾けて配置することにより、例えば、容量素子１００ａおよび容量素子１００ｂと、配線ＢＬとが、交錯することなく配置することができるので、容量素子１００ａおよび容量素子１００ｂが、ｚ方向に伸長することができ、容量素子１００ａおよび容量素子１００ｂの容量を大きくすることができる。好ましくは、酸化物２３０の長辺と配線ＷＬのなす角が、２０°以上７０°以下、好ましくは３０°以上６０°以下になるように、酸化物２３０と配線ＷＬを設ければよい。
【０４３５】  また、当該セルアレイを平面のみでなく積層する構成としてもよい。複数のセルアレイを積層することにより、セルアレイの占有面積を増やすことなく、セルを集積して配置することができる。つまり、３Ｄセルアレイを構成することができる。
【０４３６】  以上のように、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きいトランジスタを提供することができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、低消費電力の半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
【０４３７】  本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０４３８】（実施の形態３）
本実施の形態では、半導体装置の一形態を、図３８乃至図４０を用いて説明する。
【０４３９】＜記憶装置１＞
図３８および図４０に示す記憶装置は、トランジスタ３００と、トランジスタ２００、および容量素子１００を有している。図３８および図４０は、トランジスタ２００およびトランジスタ３００のチャネル長方向の断面図である。図３９には、トランジスタ３００とその近傍のチャネル幅方向の断面図を示す。
【０４４０】  トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
【０４４１】  図３８、および図４０に示す記憶装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００のトップゲートと電気的に接続され、配線１００６はトランジスタ２００のボトムゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。
【０４４２】  図３８、および図４０に示す記憶装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【０４４３】  情報の書き込みおよび保持について説明する。まず、配線１００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、配線１００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＳＮに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のどちらかが与えられるものとする。その後、配線１００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＳＮに電荷が保持される（保持）。
【０４４４】  トランジスタ２００のオフ電流が小さい場合、ノードＳＮの電荷は長期間にわたって保持される。
【０４４５】  次に情報の読み出しについて説明する。配線１００１に所定の電位（定電位）を与えた状態で、配線１００５に適切な電位（読み出し電位）を与えると、配線１００２は、ノードＳＮに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な配線１００５の電位をいうものとする。したがって、配線１００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＳＮに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＳＮにＨｉｇｈレベル電荷が与えられていた場合には、配線１００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＳＮにＬｏｗレベル電荷が与えられていた場合には、配線１００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、配線１００２の電位を判別することで、ノードＳＮに保持されている情報を読み出すことができる。
【０４４６】＜記憶装置１の構造＞
本発明の一態様の記憶装置は、図３８に示すようにトランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
【０４４７】  トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
【０４４８】  トランジスタ３００は、図３９に示すように、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効的なチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
【０４４９】  トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０４５０】  半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
【０４５１】  低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【０４５２】  ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０４５３】  なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０４５４】  なお、図３８に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０４５５】  トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
【０４５６】  絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【０４５７】  絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【０４５８】  また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【０４５９】  水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０４６０】  水素の脱離量は、例えば、ＴＤＳなどを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【０４６１】  なお、絶縁体３２６は、絶縁体３２４よりも比誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０４６２】  また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。また、プラグまたは配線として機能する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【０４６３】  各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層で用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０４６４】  絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図３８において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて形成することができる。
【０４６５】  なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０４６６】  なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
【０４６７】  絶縁体３５０、および導電体３５６上に、配線層を設けてもよい。例えば、図３８において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ、または配線として機能する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて形成することができる。
【０４６８】  なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０４６９】  絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図３８において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ、または配線として機能する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて形成することができる。
【０４７０】  なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０４７１】  絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図３８において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ、または配線として機能する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて形成することができる。
【０４７２】  なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０４７３】  上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、および導電体３８６を含む配線層、について説明したが、本実施の形態に係る記憶装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、５層以上にしてもよい。
【０４７４】  絶縁体３８４上には絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が、順に積層して設けられている。絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【０４７５】  例えば、絶縁体２１０、および絶縁体２１４には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
【０４７６】  水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０４７７】  また、水素に対するバリア性を有する膜として、例えば、絶縁体２１０、および絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０４７８】  特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
【０４７９】  また、例えば、絶縁体２１２、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１２、および絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０４８０】  また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて形成することができる。
【０４８１】  特に、絶縁体２１０、および絶縁体２１４と接する領域の導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０４８２】  絶縁体２１６の上方には、トランジスタ２００が設けられている。なお、トランジスタ２００の構造には、先の実施の形態で説明した半導体装置が有するトランジスタの構造を用いればよい。また、図３８に示すトランジスタ２００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０４８３】  トランジスタ２００の上方には、絶縁体２８０を設ける。
【０４８４】  絶縁体２８０上には、絶縁体２８２が設けられている。絶縁体２８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。例えば、絶縁体２８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０４８５】  特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
【０４８６】  また、絶縁体２８２上には、絶縁体２８３が設けられている。絶縁体２８３は、絶縁体３２０と同様の材料を用いることができる。また、比較的比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２８３として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０４８７】  また、絶縁体２２０、絶縁体２２２、絶縁体２８０、絶縁体２８２、および絶縁体２８３には、導電体２４６、および導電体２４８等が埋め込まれている。
【０４８８】  導電体２４６、および導電体２４８は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能する。導電体２４６、および導電体２４８は、導電体３２８、および導電体３３０と同様の材料を用いて形成することができる。
【０４８９】  続いて、トランジスタ２００の上方には、容量素子１００が設けられている。容量素子１００は、導電体１１０と、導電体１２０、および絶縁体１３０とを有する。
【０４９０】  また、導電体２４６、および導電体２４８上に、導電体１１２を設けてもよい。導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能する。導電体１１０は、容量素子１００の電極として機能する。なお、導電体１１２、および導電体１１０は、同時に形成することができる。
【０４９１】  導電体１１２、および導電体１１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることもできる。
【０４９２】  図３８では、導電体１１２、および導電体１１０を単層構造で示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【０４９３】  また、導電体１１２、および導電体１１０上に、容量素子１００の誘電体として、絶縁体１３０を設ける。絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
【０４９４】  例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。当該構成により、容量素子１００は、絶縁体１３０を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
【０４９５】  絶縁体１３０上に、導電体１１０と重畳するように、導電体１２０を設ける。なお、導電体１２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０４９６】  導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０４９７】  本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、低消費電力の半導体装置を提供することができる。
【０４９８】＜記憶装置１の変形例＞
以下では、図４０を用いて、本発明の一態様に係る記憶装置の一例について説明する。
【０４９９】  図４０は、容量素子１００、トランジスタ２００、およびトランジスタ３００を有する記憶装置の断面図である。なお、図４０に示す記憶装置において、先の実施の形態、および＜記憶装置１の構造＞に示した半導体装置、および記憶装置を構成する構成要素と同機能を有する構成要素には、同符号を付記する。
【０５００】  図４０に示す記憶装置は、＜記憶装置１の構造＞に示した記憶装置と、先の実施の形態で説明したセル６００を設けた点において異なる。
【０５０１】  具体的には、図４０に示す記憶装置は、一部の構成が容量素子１００とトランジスタ２００とで共有されているセル６００を有する
【０５０２】  上記構造により、セル６００と、トランジスタ３００との一部、または全体が、重畳することで、記憶装置の投影面積を小さくすることができる。従って、セル６００の微細化、または高集積化が容易となる。また、工程短縮が可能となる。
【０５０３】（実施の形態４）
本実施の形態では、図４１乃至図４３を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ）、および容量素子が適用されている記憶装置の一例として、ＮＯＳＲＡＭ（登録商標）について説明する。ＮＯＳＲＡＭとは「Ｎｏｎｖｏｌａｔｉｌｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＲＡＭ」の略称であり、ゲインセル型（２Ｔ型、３Ｔ型）のメモリセルを有するＲＡＭを指す。なお、以下において、ＮＯＳＲＡＭのようにＯＳトランジスタを用いたメモリ装置を、ＯＳメモリと呼ぶ場合がある。
【０５０４】  ＮＯＳＲＡＭでは、メモリセルにＯＳトランジスタが用いられるメモリ装置（以下、「ＯＳメモリ」と呼ぶ）が適用されている。ＯＳメモリは、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有するメモリである。ＯＳトランジスタが極小オフ電流のトランジスタであるので、ＯＳメモリは優れた保持特性をもち、不揮発性メモリとして機能させることができる。
【０５０５】＜ＮＯＳＲＡＭ＞
図４１にＮＯＳＲＡＭ１６００の構成例を示す。図４１に示すＮＯＳＲＡＭ１６００は、メモリセルアレイ１６１０、コントローラ１６４０、行ドライバ１６５０、列ドライバ１６６０、出力ドライバ１６７０を有する。なお、ＮＯＳＲＡＭ１６００は、１のメモリセルで多値データを記憶する多値ＮＯＳＲＡＭである。
【０５０６】  メモリセルアレイ１６１０は複数のメモリセル１６１１、複数のワード線ＷＷＬ、ＲＷＬ、ビット線ＢＬ、ソース線ＳＬを有する。ワード線ＷＷＬは書き込みワード線であり、ワード線ＲＷＬは読み出しワード線である。ＮＯＳＲＡＭ１６００では、１のメモリセル１６１１で３ビット（８値）のデータを記憶する。
【０５０７】  コントローラ１６４０は、ＮＯＳＲＡＭ１６００全体を統括的に制御し、データＷＤＡ［３１：０］の書き込み、データＲＤＡ［３１：０］の読み出しを行う。コントローラ１６４０は、外部からのコマンド信号（例えば、チップイネーブル信号、書き込みイネーブル信号など）を処理して、行ドライバ１６５０、列ドライバ１６６０および出力ドライバ１６７０の制御信号を生成する。
【０５０８】  行ドライバ１６５０は、アクセスする行を選択する機能を有する。行ドライバ１６５０は、行デコーダ１６５１、およびワード線ドライバ１６５２を有する。
【０５０９】  列ドライバ１６６０は、ソース線ＳＬおよびビット線ＢＬを駆動する。列ドライバ１６６０は、列デコーダ１６６１、書き込みドライバ１６６２、ＤＡＣ（デジタル−アナログ変換回路）１６６３を有する。
【０５１０】  ＤＡＣ１６６３は３ビットのデジタルデータをアナログ電圧に変換する。ＤＡＣ１６６３は３２ビットのデータＷＤＡ［３１：０］を３ビットごとに、アナログ電圧に変換する。
【０５１１】  書き込みドライバ１６６２は、ソース線ＳＬをプリチャージする機能、ソース線ＳＬを電気的に浮遊状態にする機能、ソース線ＳＬを選択する機能、選択されたソース線ＳＬにＤＡＣ１６６３で生成した書き込み電圧を入力する機能、ビット線ＢＬをプリチャージする機能、ビット線ＢＬを電気的に浮遊状態にする機能等を有する。
【０５１２】  出力ドライバ１６７０は、セレクタ１６７１、ＡＤＣ（アナログ−デジタル変換回路）１６７２、出力バッファ１６７３を有する。セレクタ１６７１は、アクセスするソース線ＳＬを選択し、選択されたソース線ＳＬの電圧をＡＤＣ１６７２に送信する。ＡＤＣ１６７２は、アナログ電圧を３ビットのデジタルデータに変換する機能を持つ。ソース線ＳＬの電圧はＡＤＣ１６７２において、３ビットのデータに変換され、出力バッファ１６７３はＡＤＣ１６７２から出力されるデータを保持する。
【０５１３】  なお、本実施の形態に示す、行ドライバ１６５０、列ドライバ１６６０、および出力ドライバ１６７０の構成は、上記に限定されるものではない。メモリセルアレイ１６１０の構成または駆動方法などに応じて、これらのドライバおよび当該ドライバに接続される配線の配置を変更してもよいし、これらのドライバおよび当該ドライバに接続される配線の有する機能を変更または追加してもよい。例えば、上記のソース線ＳＬが有する機能の一部を、ビット線ＢＬに有せしめる構成にしてもよい。
【０５１４】  なお、上記においては、各メモリセル１６１１に保持させる情報量を３ビットとしたが、本実施の形態に示す記憶装置の構成はこれに限られない。各メモリセル１６１１に保持させる情報量を２ビット以下にしてもよいし、４ビット以上にしてもよい。例えば、各メモリセル１６１１に保持させる情報量を１ビットにする場合、ＤＡＣ１６６３およびＡＤＣ１６７２を設けない構成にしてもよい。
【０５１５】＜メモリセル＞
図４２（Ａ）はメモリセル１６１１の構成例を示す回路図である。メモリセル１６１１は２Ｔ型のゲインセルであり、メモリセル１６１１はワード線ＷＷＬ、ＲＷＬ、ビット線ＢＬ、ソース線ＳＬ、配線ＢＧＬに電気的に接続されている。メモリセル１６１１は、ノードＳＮ、ＯＳトランジスタＭＯ６１、トランジスタＭＰ６１、容量素子Ｃ６１を有する。ＯＳトランジスタＭＯ６１は書き込みトランジスタである。トランジスタＭＰ６１は読み出しトランジスタであり、例えばｐチャネル型Ｓｉトランジスタで構成される。容量素子Ｃ６１はノードＳＮの電圧を保持するための保持容量である。ノードＳＮはデータの保持ノードであり、ここではトランジスタＭＰ６１のゲートに相当する。
【０５１６】  メモリセル１６１１の書き込みトランジスタがＯＳトランジスタＭＯ６１で構成されているため、ＮＯＳＲＡＭ１６００は長時間データを保持することが可能である。
【０５１７】  図４２（Ａ）の例では、書き込みと読み出しで共通のビット線が設けられているが、図４２（Ｂ）に示すように、書き込みビット線として機能する、ビット線ＷＢＬと、読み出しビット線として機能する、ビット線ＲＢＬとを設けてもよい。
【０５１８】  図４２（Ｃ）−図４２（Ｅ）にメモリセルの他の構成例を示す。図４２（Ｃ）−図４２（Ｅ）には、書き込み用のビット線ＷＢＬと読み出し用のビット線ＲＢＬを設けた例を示しているが、図４２（Ａ）のように書き込みと読み出しで共有されるビット線を設けてもよい。
【０５１９】  図４２（Ｃ）に示すメモリセル１６１２は、メモリセル１６１１の変形例であり、読み出しトランジスタをｎチャネル型トランジスタ（ＭＮ６１）に変更したものである。トランジスタＭＮ６１はＯＳトランジスタであってもよいし、Ｓｉトランジスタであってもよい。
【０５２０】  メモリセル１６１１、１６１２において、ＯＳトランジスタＭＯ６１はバックゲートの無いＯＳトランジスタであってもよい。
【０５２１】  図４２（Ｄ）に示すメモリセル１６１３は、３Ｔ型ゲインセルであり、ワード線ＷＷＬ、ＲＷＬ、ビット線ＷＢＬ、ＲＢＬ、ソース線ＳＬ、配線ＢＧＬ、ＰＣＬに電気的に接続されている。メモリセル１６１３は、ノードＳＮ、ＯＳトランジスタＭＯ６２、トランジスタＭＰ６２、トランジスタＭＰ６３、容量素子Ｃ６２を有する。ＯＳトランジスタＭＯ６２は書き込みトランジスタである。トランジスタＭＰ６２は読み出しトランジスタであり、トランジスタＭＰ６３は選択トランジスタである。
【０５２２】  図４２（Ｅ）に示すメモリセル１６１４は、メモリセル１６１３の変形例であり、読み出しトランジスタおよび選択トランジスタをｎチャネル型トランジスタ（ＭＮ６２、ＭＮ６３）に変更したものである。トランジスタＭＮ６２、ＭＮ６３はＯＳトランジスタであってもよいし、Ｓｉトランジスタであってもよい。
【０５２３】  メモリセル１６１１−１６１４に設けられるＯＳトランジスタは、バックゲートの無いトランジスタでもよいし、バックゲートが有るトランジスタであってもよい。
【０５２４】  上記においては、メモリセル１６１１などが並列に接続された、いわゆるＮＯＲ型の記憶装置について説明したが、本実施の形態に示す記憶装置はこれに限られるものではない。例えば、以下に示すようなメモリセル１６１５が直列に接続された、いわゆるＮＡＮＤ型の記憶装置にしてもよい。
【０５２５】  図４３はＮＡＮＤ型のメモリセルアレイ１６１０の構成例を示す回路図である。図４３に示すメモリセルアレイ１６１０は、ソース線ＳＬ、ビット線ＲＢＬ、ビット線ＷＢＬ、ワード線ＷＷＬ、ワード線ＲＷＬ、配線ＢＧＬ、およびメモリセル１６１５を有する。メモリセル１６１５は、ノードＳＮ、ＯＳトランジスタＭＯ６３、トランジスタＭＮ６４、容量素子Ｃ６３を有する。ここで、トランジスタＭＮ６４は、例えばｎチャネル型Ｓｉトランジスタで構成される。これに限られず、トランジスタＭＮ６４は、ｐチャネル型Ｓｉトランジスタ、であってもよいし、ＯＳトランジスタであってもよい。
【０５２６】  以下では、図４３に示すメモリセル１６１５ａおよびメモリセル１６１５ｂを例として説明する。ここで、メモリセル１６１５ａまたはメモリセル１６１５ｂのいずれかに接続する配線、または回路素子の符号については、ａまたはｂの符号を付して表す。
【０５２７】  メモリセル１６１５ａにおいて、トランジスタＭＮ６４ａのゲートと、ＯＳトランジスタＭＯ６３ａのソースおよびドレインの一方と、容量素子Ｃ６３ａの電極の一方とは、電気的に接続されている。また、ビット線ＷＢＬとＯＳトランジスタＭＯ６３ａのソースおよびドレインの他方とは、電気的に接続されている。また、ワード線ＷＷＬａと、ＯＳトランジスタＭＯ６３ａのゲートとは、電気的に接続されている。また、配線ＢＧＬａと、ＯＳトランジスタＭＯ６３ａのバックゲートとは、電気的に接続されている。そして、ワード線ＲＷＬａと、容量素子Ｃ６３ａの電極の他方は電気的に接続されている。
【０５２８】  メモリセル１６１５ｂは、ビット線ＷＢＬとのコンタクト部を対称の軸として、メモリセル１６１５ａと対称的に設けることができる。よって、メモリセル１６１５ｂに含まれる回路素子も、上記メモリセル１６１５ａと同じように配線と接続される。
【０５２９】  さらに、メモリセル１６１５ａが有するトランジスタＭＮ６４ａのソースは、メモリセル１６１５ｂのトランジスタＭＮ６４ｂのドレインと電気的に接続される。メモリセル１６１５ａが有するトランジスタＭＮ６４ａのドレインは、ビット線ＲＢＬと電気的に接続される。メモリセル１６１５ｂが有するトランジスタＭＮ６４ｂのソースは、複数のメモリセル１６１５が有するトランジスタＭＮ６４を介してソース線ＳＬと電気的に接続される。このように、ＮＡＮＤ型のメモリセルアレイ１６１０では、ビット線ＲＢＬとソース線ＳＬの間に、複数のトランジスタＭＮ６４が直列に接続される。
【０５３０】  図４３に示すメモリセルアレイ１６１０を有する記憶装置では、同じワード線ＷＷＬ（またはワード線ＲＷＬ）に接続された複数のメモリセル（以下、メモリセル列と呼ぶ）ごとに、書き込み動作および読み出し動作を行う。例えば、書き込み動作は次のように行うことができる。書き込みを行うメモリセル列に接続されたワード線ＷＷＬにＯＳトランジスタＭＯ６３がオン状態となる電位を与え、書き込みを行うメモリセル列のＯＳトランジスタＭＯ６３をオン状態にする。これにより、指定したメモリセル列のトランジスタＭＮ６４のゲートおよび容量素子Ｃ６３の電極の一方にビット線ＷＢＬの電位が与えられ、該ゲートに所定の電荷が与えられる。それから当該メモリセル列のＯＳトランジスタＭＯ６３をオフ状態にすると、該ゲートに与えられた所定の電荷を保持することができる。このようにして、指定したメモリセル列のメモリセル１６１５にデータを書き込むことができる。
【０５３１】  また、例えば、読み出し動作は次のように行うことができる。まず、読み出しを行うメモリセル列に接続されていないワード線ＲＷＬに、トランジスタＭＮ６４のゲートに与えられた電荷によらず、トランジスタＭＮ６４がオン状態となるような電位を与え、読み出しを行うメモリセル列以外のトランジスタＭＮ６４をオン状態とする。それから、読み出しを行うメモリセル列に接続されたワード線ＲＷＬに、トランジスタＭＮ６４のゲートが有する電荷によって、トランジスタＭＮ６４のオン状態またはオフ状態が選択されるような電位（読み出し電位）を与える。そして、ソース線ＳＬに定電位を与え、ビット線ＲＢＬに接続されている読み出し回路を動作状態とする。ここで、ソース線ＳＬ−ビット線ＲＢＬ間の複数のトランジスタＭＮ６４は、読み出しを行うメモリセル列を除いてオン状態となっているため、ソース線ＳＬ−ビット線ＲＢＬ間のコンダクタンスは、読み出しを行うメモリセル列のトランジスタＭＮ６４の状態（オン状態またはオフ状態）によって決定される。読み出しを行うメモリセル列のトランジスタＭＮ６４のゲートが有する電荷によって、トランジスタのコンダクタンスは異なるから、それに応じて、ビット線ＲＢＬの電位は異なる値をとることになる。ビット線ＲＢＬの電位を読み出し回路によって読み出すことで、指定したメモリセル列のメモリセル１６１５から情報を読み出すことができる。
【０５３２】  容量素子Ｃ６１、容量素子Ｃ６２、または容量素子Ｃ６３の充放電によってデータを書き換えるため、ＮＯＳＲＡＭ１６００は原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、長時間データを保持することが可能であるので、リフレッシュ頻度を低減できる。
【０５３３】  上記実施の形態に示す半導体装置をメモリセル１６１１、１６１２、１６１３、１６１４、１６１５に用いる場合、ＯＳトランジスタＭＯ６１、ＭＯ６２、ＭＯ６３としてトランジスタ２００を用い、容量素子Ｃ６１、Ｃ６２、Ｃ６３として容量素子１００を用い、トランジスタＭＰ６１、ＭＰ６２、ＭＰ６３、ＭＮ６１、ＭＮ６２、ＭＮ６３、ＭＮ６４としてトランジスタ３００を用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る記憶装置をさらに高集積化させることができる。よって、本実施の形態に係る記憶装置の単位面積当たりの記憶容量を増加させることができる。
【０５３４】  本実施の形態に示す構成は、他の実施の形態などに示す構成と適宜組み合わせて用いることができる。
【０５３５】（実施の形態５）
本実施の形態では、図４４および図４５を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ）、および容量素子が適用されている記憶装置の一例として、ＤＯＳＲＡＭ（登録商標）について説明する。ＤＯＳＲＡＭとは、「Ｄｙｎａｍｉｃ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＲＡＭ」の略称であり、１Ｔ（トランジスタ）１Ｃ（容量）型のメモリセルを有するＲＡＭを指す。
【０５３６】  ＤＯＳＲＡＭでは、メモリセルにＯＳトランジスタが用いられるメモリ装置（以下、「ＯＳメモリ」と呼ぶ）が適用されている。ＯＳメモリは、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有するメモリである。ＯＳトランジスタが極小オフ電流のトランジスタであるので、ＯＳメモリは優れた保持特性をもち、不揮発性メモリとして機能させることができる。
【０５３７】＜ＤＯＳＲＡＭ１４００＞
図４４にＤＯＳＲＡＭの構成例を示す。図４４に示すように、ＤＯＳＲＡＭ１４００は、コントローラ１４０５、行回路１４１０、列回路１４１５、メモリセルおよびセンスアンプアレイ１４２０（以下、「ＭＣ−ＳＡアレイ１４２０」と呼ぶ）を有する。
【０５３８】  行回路１４１０はデコーダ１４１１、ワード線ドライバ回路１４１２、列セレクタ１４１３、センスアンプドライバ回路１４１４を有する。列回路１４１５はグローバルセンスアンプアレイ１４１６、入出力回路１４１７を有する。グローバルセンスアンプアレイ１４１６は複数のグローバルセンスアンプ１４４７を有する。ＭＣ−ＳＡアレイ１４２０はメモリセルアレイ１４２２、センスアンプアレイ１４２３、グローバルビット線ＧＢＬＬ、ＧＢＬＲを有する。
【０５３９】（ＭＣ−ＳＡアレイ１４２０）
ＭＣ−ＳＡアレイ１４２０は、メモリセルアレイ１４２２をセンスアンプアレイ１４２３上に積層した積層構造をもつ。グローバルビット線ＧＢＬＬ、ＧＢＬＲはメモリセルアレイ１４２２上に積層されている。ＤＯＳＲＡＭ１４００では、ビット線の構造に、ローカルビット線とグローバルビット線とで階層化された階層ビット線構造が採用されている。
【０５４０】  メモリセルアレイ１４２２は、Ｎ個（Ｎは２以上の整数）のローカルメモリセルアレイ１４２５＜０＞−１４２５＜Ｎ−１＞を有する。図４５（Ａ）にローカルメモリセルアレイ１４２５の構成例を示す。ローカルメモリセルアレイ１４２５は、複数のメモリセル１４４５、複数のワード線ＷＬ、複数のビット線ＢＬＬ、ＢＬＲを有する。図４５（Ａ）の例では、ローカルメモリセルアレイ１４２５の構造はオープンビット線型であるが、フォールデッドビット線型であってもよい。
【０５４１】  図４５（Ｂ）に共通のビット線ＢＬＬ（ＢＬＲ）に接続される、一組のメモリセル１４４５ａおよびメモリセル１４４５ｂの回路構成例を示す。メモリセル１４４５ａはトランジスタＭＷ１ａ、容量素子ＣＳ１ａ、端子Ｂ１ａ、Ｂ２ａを有し、ワード線ＷＬａ、ビット線ＢＬＬ（ＢＬＲ）に接続される。また、メモリセル１４４５ｂはトランジスタＭＷ１ｂ、容量素子ＣＳ１ｂ、端子Ｂ１ｂ、Ｂ２ｂを有し、ワード線ＷＬｂ、ビット線ＢＬＬ（ＢＬＲ）に接続される。なお、以下において、メモリセル１４４５ａおよびメモリセル１４４５ｂのいずれかを特に限定しない場合は、メモリセル１４４５およびそれに付属する構成にａまたはｂの符号を付さない場合がある。
【０５４２】  トランジスタＭＷ１ａは容量素子ＣＳ１ａの充放電を制御する機能をもち、トランジスタＭＷ１ｂは容量素子ＣＳ１ｂの充放電を制御する機能をもつ。トランジスタＭＷ１ａのゲートはワード線ＷＬａに電気的に接続され、第１端子はビット線ＢＬＬ（ＢＬＲ）に電気的に接続され、第２端子は容量素子ＣＳ１ａの第１端子に電気的に接続されている。また、トランジスタＭＷ１ｂのゲートはワード線ＷＬｂに電気的に接続され、第１端子はビット線ＢＬＬ（ＢＬＲ）に電気的に接続され、第２端子は容量素子ＣＳ１ｂの第１端子に電気的に接続されている。
【０５４３】  容量素子ＣＳ１の第２端子は端子Ｂ２に電気的に接続されている。端子Ｂ２には、定電圧（例えば、低電源電圧）が入力される。
【０５４４】  上記実施の形態に示す半導体装置をメモリセル１４４５ａ、１４４５ｂに用いる場合、トランジスタＭＷ１ａとしてトランジスタ２００ａ、トランジスタＭＷ１ｂとしてトランジスタ２００ｂを用い、容量素子ＣＳ１ａとして容量素子１００ａ、容量素子ＣＳ１ｂとして容量素子１００ｂを用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る記憶装置を高集積化させることができる。よって、本実施の形態に係る記憶装置の単位面積当たりの記憶容量を増加させることができる。
【０５４５】  トランジスタＭＷ１はバックゲートを備えており、バックゲートは端子Ｂ１に電気的に接続されている。そのため、端子Ｂ１の電圧によって、トランジスタＭＷ１の閾値電圧を変更することができる。例えば、端子Ｂ１の電圧は固定電圧（例えば、負の定電圧）であってもよいし、ＤＯＳＲＡＭ１４００の動作に応じて、端子Ｂ１の電圧を変化させてもよい。
【０５４６】  トランジスタＭＷ１のバックゲートをトランジスタＭＷ１のゲート、第１端子、または第２端子に電気的に接続してもよい。あるいは、トランジスタＭＷ１にバックゲートを設けなくてもよい。
【０５４７】  センスアンプアレイ１４２３は、Ｎ個のローカルセンスアンプアレイ１４２６＜０＞−１４２６＜Ｎ−１＞を有する。ローカルセンスアンプアレイ１４２６は、１のスイッチアレイ１４４４、複数のセンスアンプ１４４６を有する。センスアンプ１４４６には、ビット線対が電気的に接続されている。センスアンプ１４４６は、ビット線対をプリチャージする機能、ビット線対の電圧差を増幅する機能、この電圧差を保持する機能を有する。スイッチアレイ１４４４は、ビット線対を選択し、選択したビット線対とグローバルビット線対との間を導通状態にする機能を有する。
【０５４８】  ここで、ビット線対とは、センスアンプによって、同時に比較される２本のビット線のことをいう。グローバルビット線対とは、グローバルセンスアンプによって、同時に比較される２本のグローバルビット線のことをいう。ビット線対を一対のビット線と呼ぶことができ、グローバルビット線対を一対のグローバルビット線と呼ぶことができる。ここでは、ビット線ＢＬＬとビット線ＢＬＲが１組のビット線対を成す。グローバルビット線ＧＢＬＬとグローバルビット線ＧＢＬＲとが１組のグローバルビット線対をなす。以下、ビット線対（ＢＬＬ，ＢＬＲ）、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）とも表す。
【０５４９】（コントローラ１４０５）
コントローラ１４０５は、ＤＯＳＲＡＭ１４００の動作全般を制御する機能を有する。コントローラ１４０５は、外部からの入力されるコマンド信号を論理演算して、動作モードを決定する機能、決定した動作モードが実行されるように、行回路１４１０、列回路１４１５の制御信号を生成する機能、外部から入力されるアドレス信号を保持する機能、内部アドレス信号を生成する機能を有する。
【０５５０】（行回路１４１０）
行回路１４１０は、ＭＣ−ＳＡアレイ１４２０を駆動する機能を有する。デコーダ１４１１はアドレス信号をデコードする機能を有する。ワード線ドライバ回路１４１２は、アクセス対象行のワード線ＷＬを選択する選択信号を生成する。
【０５５１】  列セレクタ１４１３、センスアンプドライバ回路１４１４はセンスアンプアレイ１４２３を駆動するための回路である。列セレクタ１４１３は、アクセス対象列のビット線を選択するための選択信号を生成する機能をもつ。列セレクタ１４１３の選択信号によって、各ローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４が制御される。センスアンプドライバ回路１４１４の制御信号によって、複数のローカルセンスアンプアレイ１４２６は独立して駆動される。
【０５５２】（列回路１４１５）
列回路１４１５は、データ信号ＷＤＡ［３１：０］の入力を制御する機能、データ信号ＲＤＡ［３１：０］の出力を制御する機能を有する。データ信号ＷＤＡ［３１：０］は書き込みデータ信号であり、データ信号ＲＤＡ［３１：０］は読み出しデータ信号である。
【０５５３】  グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に電気的に接続されている。グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）間の電圧差を増幅する機能、この電圧差を保持する機能を有する。グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）へのデータの書き込み、および読み出しは、入出力回路１４１７によって行われる。
【０５５４】  ＤＯＳＲＡＭ１４００の書き込み動作の概要を説明する。入出力回路１４１７によって、データがグローバルビット線対に書き込まれる。グローバルビット線対のデータは、グローバルセンスアンプアレイ１４１６によって保持される。アドレス信号が指定するローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４によって、グローバルビット線対のデータが、対象列のビット線対に書き込まれる。ローカルセンスアンプアレイ１４２６は、書き込まれたデータを増幅し、保持する。指定されたローカルメモリセルアレイ１４２５において、行回路１４１０によって、対象行のワード線ＷＬが選択され、選択行のメモリセル１４４５にローカルセンスアンプアレイ１４２６の保持データが書き込まれる。
【０５５５】  ＤＯＳＲＡＭ１４００の読み出し動作の概要を説明する。アドレス信号によって、ローカルメモリセルアレイ１４２５の１行が指定される。指定されたローカルメモリセルアレイ１４２５において、対象行のワード線ＷＬが選択状態となり、メモリセル１４４５のデータがビット線に書き込まれる。ローカルセンスアンプアレイ１４２６によって、各列のビット線対の電圧差がデータとして検出され、かつ保持される。スイッチアレイ１４４４によって、ローカルセンスアンプアレイ１４２６の保持データの内、アドレス信号が指定する列のデータが、グローバルビット線対に書き込まれる。グローバルセンスアンプアレイ１４１６は、グローバルビット線対のデータを検出し、保持する。グローバルセンスアンプアレイ１４１６の保持データは入出力回路１４１７に出力される。以上で、読み出し動作が完了する。
【０５５６】  容量素子ＣＳ１の充放電によってデータを書き換えるため、ＤＯＳＲＡＭ１４００には原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、メモリセル１４４５の回路構成が単純であるため、大容量化が容易である。
【０５５７】  トランジスタＭＷ１はＯＳトランジスタである。ＯＳトランジスタはオフ電流が極めて小さいため、容量素子ＣＳ１から電荷がリークすることを抑えることができる。したがって、ＤＯＳＲＡＭ１４００の保持時間はＤＲＡＭに比べて非常に長い。したがってリフレッシュの頻度を低減できるため、リフレッシュ動作に要する電力を削減できる。よって、ＤＯＳＲＡＭ１４００は大容量のデータを高頻度で書き換えるメモリ装置、例えば、画像処理に利用されるフレームメモリに好適である。
【０５５８】  ＭＣ−ＳＡアレイ１４２０が積層構造であることよって、ローカルセンスアンプアレイ１４２６の長さと同程度の長さにビット線を短くすることができる。ビット線を短くすることで、ビット線容量が小さくなり、メモリセル１４４５の保持容量を低減することができる。また、ローカルセンスアンプアレイ１４２６にスイッチアレイ１４４４を設けることで、長いビット線の本数を減らすことができる。以上の理由から、ＤＯＳＲＡＭ１４００のアクセス時に駆動する負荷が低減され、消費電力を低減することができる。
【０５５９】  本実施の形態に示す構成は、他の実施の形態などに示す構成と適宜組み合わせて用いることができる。
【０５６０】（実施の形態６）
本実施の形態では、図４６を用いて、上記実施の形態に示す半導体装置を適用した、ＡＩシステムについて説明を行う。
【０５６１】  図４６はＡＩシステム４０４１の構成例を示すブロック図である。ＡＩシステム４０４１は、演算部４０１０と、制御部４０２０と、入出力部４０３０を有する。
【０５６２】  演算部４０１０は、アナログ演算回路４０１１と、ＤＯＳＲＡＭ４０１２と、ＮＯＳＲＡＭ４０１３と、ＦＰＧＡ４０１４と、を有する。ＤＯＳＲＡＭ４０１２およびＮＯＳＲＡＭ４０１３として、上記実施の形態に示す、ＤＯＳＲＡＭ１４００およびＮＯＳＲＡＭ１６００を用いることができる。
【０５６３】  制御部４０２０は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）４０２１と、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）４０２２と、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）４０２３と、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）４０２４と、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）４０２５と、メモリコントローラ４０２６と、電源回路４０２７と、ＰＭＵ（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｕｎｉｔ）４０２８と、を有する。
【０５６４】  入出力部４０３０は、外部記憶制御回路４０３１と、音声コーデック４０３２と、映像コーデック４０３３と、汎用入出力モジュール４０３４と、通信モジュール４０３５と、を有する。
【０５６５】  演算部４０１０は、ニューラルネットワークによる学習または推論を実行することができる。
【０５６６】  アナログ演算回路４０１１はＡ／Ｄ（アナログ／デジタル）変換回路、Ｄ／Ａ（デジタル／アナログ）変換回路、および積和演算回路を有する。
【０５６７】  アナログ演算回路４０１１はＯＳトランジスタを用いて形成することが好ましい。ＯＳトランジスタを用いたアナログ演算回路４０１１は、アナログメモリを有し、学習または推論に必要な積和演算を、低消費電力で実行することが可能になる。
【０５６８】  ＤＯＳＲＡＭ４０１２は、ＯＳトランジスタを用いて形成されたＤＲＡＭであり、ＤＯＳＲＡＭ４０１２は、ＣＰＵ４０２１から送られてくるデジタルデータを一時的に格納するメモリである。ＤＯＳＲＡＭ４０１２は、ＯＳトランジスタを含むメモリセルと、Ｓｉトランジスタを含む読み出し回路部を有する。上記メモリセルと読み出し回路部は、積層された異なる層に設けることができるため、ＤＯＳＲＡＭ４０１２は、全体の回路面積を小さくすることができる。
【０５６９】  ニューラルネットワークを用いた計算は、入力データが１０００を超えることがある。上記入力データをＳＲＡＭ４０２４に格納する場合、ＳＲＡＭ４０２４は回路面積に制限があり、記憶容量が小さいため、上記入力データを小分けにして格納せざるを得ない。ＤＯＳＲＡＭ４０１２は、限られた回路面積でも、メモリセルを高集積に配置することが可能であり、ＳＲＡＭ４０２４に比べて記憶容量が大きい。そのため、ＤＯＳＲＡＭ４０１２は、上記入力データを効率よく格納することができる。
【０５７０】  ＮＯＳＲＡＭ４０１３はＯＳトランジスタを用いた不揮発性メモリである。ＮＯＳＲＡＭ４０１３は、フラッシュメモリや、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの他の不揮発性メモリと比べて、データを書き込む際の消費電力が小さい。また、フラッシュメモリやＲｅＲＡＭのように、データを書き込む際に素子が劣化することもなく、データの書き込み可能回数に制限が無い。
【０５７１】  また、ＮＯＳＲＡＭ４０１３は、１ビットの２値データの他に、２ビット以上の多値データを記憶することができる。ＮＯＳＲＡＭ４０１３は多値データを記憶することで、１ビット当たりのメモリセル面積を小さくすることができる。
【０５７２】  また、ＮＯＳＲＡＭ４０１３は、デジタルデータの他にアナログデータを記憶することができる。そのため、アナログ演算回路４０１１は、ＮＯＳＲＡＭ４０１３をアナログメモリとして用いることもできる。ＮＯＳＲＡＭ４０１３は、アナログデータのまま記憶することができるため、Ｄ／Ａ変換回路やＡ／Ｄ変換回路が不要である。そのため、ＮＯＳＲＡＭ４０１３は周辺回路の面積を小さくすることができる。なお、本明細書においてアナログデータとは、３ビット（８値）以上分解能を有するデータのことを指す。上述した多値データがアナログデータに含まれる場合もある。
【０５７３】  ニューラルネットワークの計算に用いられるデータやパラメータは、一旦、ＮＯＳＲＡＭ４０１３に格納することができる。上記データやパラメータは、ＣＰＵ４０２１を介して、ＡＩシステム４０４１の外部に設けられたメモリに格納してもよいが、内部に設けられたＮＯＳＲＡＭ４０１３の方が、より高速且つ低消費電力に上記データやパラメータを格納することができる。また、ＮＯＳＲＡＭ４０１３は、ＤＯＳＲＡＭ４０１２よりもビット線を長くすることができるので、記憶容量を大きくすることができる。
【０５７４】  ＦＰＧＡ４０１４は、ＯＳトランジスタを用いたＦＰＧＡである。本実施の形態のＦＰＧＡは、コンフィギュレーションメモリ、およびレジスタにＯＳメモリを適用することができる。ここでは、このようなＦＰＧＡを「ＯＳ−ＦＰＧＡ」と呼ぶ。ＡＩシステム４０４１は、ＦＰＧＡ４０１４を用いることによって、後述する、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの、ニューラルネットワークの接続をハードウェアで構成することができる。上記のニューラルネットワークの接続をハードウェアで構成することで、より高速に実行することができる。
【０５７５】  ＦＰＧＡ４０１４はＯＳ−ＦＰＧＡである。ＯＳ−ＦＰＧＡは、ＳＲＡＭで構成されるＦＰＧＡよりもメモリの面積を小さくすることができる。そのため、コンテキスト切り替え機能を追加しても面積増加が少ない。また、ＯＳ−ＦＰＧＡはブースティングによりデータやパラメータを高速に伝えることができる。
【０５７６】  ＡＩシステム４０４１は、アナログ演算回路４０１１、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４を１つのダイ（チップ）の上に設けることができる。そのため、ＡＩシステム４０４１は、高速且つ低消費電力に、ニューラルネットワークの計算を実行することができる。また、アナログ演算回路４０１１、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４は、同じ製造プロセスで作製することができる。そのため、ＡＩシステム４０４１は、低コストで作製することができる。
【０５７７】  なお、演算部４０１０は、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４を、全て有する必要はない。ＡＩシステム４０４１が解決したい課題に応じて、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４の一または複数を、選択して設ければよい。
【０５７８】  ＡＩシステム４０４１は、解決したい課題に応じて、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができる。ＰＲＯＭ４０２５は、これらの手法の少なくとも１つを実行するためのプログラムを保存することができる。また、当該プログラムの一部または全てを、ＮＯＳＲＡＭ４０１３に保存してもよい。
【０５７９】  ライブラリとして存在する既存のプログラムは、ＧＰＵの処理を前提としているものが多い。そのため、ＡＩシステム４０４１はＧＰＵ４０２２を有することが好ましい。ＡＩシステム４０４１は、学習と推論で用いられる積和演算のうち、律速となる積和演算を演算部４０１０で実行し、それ以外の積和演算をＧＰＵ４０２２で実行することができる。そうすることで、学習と推論を高速に実行することができる。
【０５８０】  電源回路４０２７は、論理回路用の低電源電位を生成するだけではなく、アナログ演算のための電位生成も行う。電源回路４０２７はＯＳメモリを用いてもよい。電源回路４０２７は、基準電位をＯＳメモリに保存することで、消費電力を下げることができる。
【０５８１】  ＰＭＵ４０２８は、ＡＩシステム４０４１の電力供給を一時的にオフにする機能を有する。
【０５８２】  ＣＰＵ４０２１およびＧＰＵ４０２２は、レジスタとしてＯＳメモリを有することが好ましい。ＣＰＵ４０２１およびＧＰＵ４０２２はＯＳメモリを有することで、電力供給がオフになっても、ＯＳメモリ中にデータ（論理値）を保持し続けることができる。その結果、ＡＩシステム４０４１は、電力を節約することができる。
【０５８３】  ＰＬＬ４０２３は、クロックを生成する機能を有する。ＡＩシステム４０４１は、ＰＬＬ４０２３が生成したクロックを基準に動作を行う。ＰＬＬ４０２３はＯＳメモリを有することが好ましい。ＰＬＬ４０２３はＯＳメモリを有することで、クロックの発振周期を制御するアナログ電位を保持することができる。
【０５８４】  ＡＩシステム４０４１は、ＤＲＡＭなどの外部メモリにデータを保存してもよい。そのため、ＡＩシステム４０４１は、外部のＤＲＡＭとのインターフェースとして機能するメモリコントローラ４０２６を有することが好ましい。また、メモリコントローラ４０２６は、ＣＰＵ４０２１またはＧＰＵ４０２２の近くに配置することが好ましい。そうすることで、データのやり取りを高速に行うことができる。
【０５８５】  制御部４０２０に示す回路の一部または全ては、演算部４０１０と同じダイの上に形成することができる。そうすることで、ＡＩシステム４０４１は、高速且つ低消費電力に、ニューラルネットワークの計算を実行することができる。
【０５８６】  ニューラルネットワークの計算に用いられるデータは外部記憶装置（ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）など）に保存される場合が多い。そのため、ＡＩシステム４０４１は、外部記憶装置とのインターフェースとして機能する外部記憶制御回路４０３１を有することが好ましい。
【０５８７】  ニューラルネットワークを用いた学習と推論は、音声や映像を扱うことが多いので、ＡＩシステム４０４１は音声コーデック４０３２および映像コーデック４０３３を有する。音声コーデック４０３２は、音声データのエンコード（符号化）およびデコード（復号）を行い、映像コーデック４０３３は、映像データのエンコードおよびデコードを行う。
【０５８８】  ＡＩシステム４０４１は、外部センサから得られたデータを用いて学習または推論を行うことができる。そのため、ＡＩシステム４０４１は汎用入出力モジュール４０３４を有する。汎用入出力モジュール４０３４は、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）やＩ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などを含む。
【０５８９】  ＡＩシステム４０４１は、インターネットを経由して得られたデータを用いて学習または推論を行うことができる。そのため、ＡＩシステム４０４１は、通信モジュール４０３５を有することが好ましい。
【０５９０】  アナログ演算回路４０１１は、多値のフラッシュメモリをアナログメモリとして用いてもよい。しかし、フラッシュメモリは書き換え可能回数に制限がある。また、多値のフラッシュメモリは、エンベディッドで形成する（演算回路とメモリを同じダイの上に形成する）ことが非常に難しい。
【０５９１】  また、アナログ演算回路４０１１は、ＲｅＲＡＭをアナログメモリとして用いてもよい。しかし、ＲｅＲＡＭは書き換え可能回数に制限があり、記憶精度の点でも問題がある。さらに、２端子でなる素子であるため、データの書き込みと読み出しを分ける回路設計が複雑になる。
【０５９２】  また、アナログ演算回路４０１１は、ＭＲＡＭをアナログメモリとして用いてもよい。しかし、ＭＲＡＭは抵抗変化率が低く、記憶精度の点で問題がある。
【０５９３】  以上を鑑み、アナログ演算回路４０１１は、ＯＳメモリをアナログメモリとして用いることが好ましい。
【０５９４】  本実施の形態に示す構成は、他の実施の形態などに示す構成と適宜組み合わせて用いることができる。
【０５９５】（実施の形態７）
＜ＡＩシステムの応用例＞
本実施の形態では、上記実施の形態に示すＡＩシステムの応用例について図４７を用いて説明を行う。
【０５９６】  図４７（Ａ）は、図４６で説明したＡＩシステム４０４１を並列に配置し、バス線を介してシステム間での信号の送受信を可能にした、ＡＩシステム４０４１Ａである。
【０５９７】  図４７（Ａ）に図示するＡＩシステム４０４１Ａは、複数のＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎ（ｎは自然数）を有する。ＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎは、バス線４０９８を介して互いに接続されている。
【０５９８】  また図４７（Ｂ）は、図４６で説明したＡＩシステム４０４１を図４７（Ａ）と同様に並列に配置し、ネットワークを介してシステム間での信号の送受信を可能にした、ＡＩシステム４０４１Ｂである。
【０５９９】  図４７（Ｂ）に図示するＡＩシステム４０４１Ｂは、複数のＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎを有する。ＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎは、ネットワーク４０９９を介して互いに接続されている。
【０６００】  ネットワーク４０９９は、ＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎのそれぞれに通信モジュールを設け、無線または有線による通信を行う構成とすればよい。通信モジュールは、アンテナを介して通信を行うことができる。例えばＷｏｒｌｄ  Ｗｉｄｅ  Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラネット、エクストラネット、ＰＡＮ（Ｐｅｒｓｏｎａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＭＡＮ（Ｍｅｔｒｏｐｏｌｉｔａｎ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）等のコンピュータネットワークに各電子装置を接続させ、通信を行うことができる。無線通信を行う場合、通信プロトコル又は通信技術として、ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）、ＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ：登録商標）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ  Ｄａｔａ  Ｒａｔｅｓ  ｆｏｒ  ＧＳＭ  Ｅｖｏｌｕｔｉｏｎ）、ＣＤＭＡ２０００（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ  ２０００）、Ｗ−ＣＤＭＡ（登録商標）などの通信規格、またはＷｉ−Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等のＩＥＥＥにより通信規格化された仕様を用いることができる。
【０６０１】  図４７（Ａ）、（Ｂ）の構成とすることで、外部のセンサ等で得られたアナログ信号を別々のＡＩシステムで処理することができる。例えば、生体情報のように、脳波、脈拍、血圧、体温等といった情報を脳波センサ、脈波センサ、血圧センサ、温度センサといった各種センサで取得し、別々のＡＩシステムでアナログ信号を処理することができる。別々のＡＩシステムのそれぞれで信号の処理、または学習を行うことで一つのＡＩシステムあたりの情報処理量を少なくできる。そのため、より少ない演算量で信号の処理、または学習を行うことができる。その結果、認識精度を高めることができる。それぞれのＡＩシステムで得られた情報から、複雑に変化する生体情報を瞬時に統合的に把握することができるといったことが期待できる。
【０６０２】  本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０６０３】（実施の形態８）  本実施の形態は、上記実施の形態に示すＡＩシステムが組み込まれたＩＣの一例を示す。
【０６０４】  上記実施の形態に示すＡＩシステムは、ＣＰＵ等のＳｉトランジスタでなるデジタル処理回路と、ＯＳトランジスタを用いたアナログ演算回路、ＯＳ−ＦＰＧＡおよびＤＯＳＲＡＭ、ＮＯＳＲＡＭ等のＯＳメモリを、１のダイに集積することができる。
【０６０５】  図４８に、ＡＩシステムを組み込んだＩＣの一例を示す。図４８に示すＡＩシステムＩＣ７０００は、リード７００１及び回路部７００３を有する。ＡＩシステムＩＣ７０００は、例えばプリント基板７００２に実装される。このようなＩＣチップが複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されることで電子部品が実装された基板（実装基板７００４）が完成する。回路部７００３には、上記実施の形態で示した各種の回路が１のダイに設けられている。回路部７００３は、先の実施の形態に示すように、積層構造をもち、Ｓｉトランジスタ層７０３１、配線層７０３２、ＯＳトランジスタ層７０３３に大別される。ＯＳトランジスタ層７０３３をＳｉトランジスタ層７０３１に積層して設けることができるため、ＡＩシステムＩＣ７０００の小型化が容易である。
【０６０６】  図４８では、ＡＩシステムＩＣ７０００のパッケージにＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）を適用しているが、パッケージの態様はこれに限定されない。
【０６０７】  ＣＰＵ等のデジタル処理回路と、ＯＳトランジスタを用いたアナログ演算回路、ＯＳ−ＦＰＧＡおよびＤＯＳＲＡＭ、ＮＯＳＲＡＭ等のＯＳメモリは、全て、Ｓｉトランジスタ層７０３１、配線層７０３２およびＯＳトランジスタ層７０３３に形成することができる。すなわち、上記ＡＩシステムを構成する素子は、同一の製造プロセスで形成することが可能である。そのため、本実施の形態に示すＩＣは、構成する素子が増えても製造プロセスを増やす必要がなく、上記ＡＩシステムを低コストで組み込むことができる。
【０６０８】  本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０６０９】（実施の形態９）
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図４９および図５０に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
【０６１０】  図４９（Ａ）に示すロボット２０００は、演算装置２００１、センサ２００２、ライト２００３、リフト２００４、駆動部２００５、移動機構２０１１を備えており、移動しながら静止画や動画を撮影することができる。このようなロボットは、警備システムや、監視システムとして用いることができる。
【０６１１】  ロボット２０００は、さらに、通信手段２００６、スピーカ２００７、マイクロフォン２００８、表示部２００９、発光部２０１０などを備えていてもよい。
【０６１２】  演算装置２００１には、本発明の一態様に係る半導体装置を用いることができる。また、演算装置２００１には、本発明の一態様に係るＡＩシステムが組み込まれたＩＣを用いることができる。センサ２００２は、ロボット２０００の周囲を撮影する、カメラとしての機能を有する。ライト２００３は、センサ２００２でロボット２０００の周囲を撮影する際のライトとして用いることができる。なお、センサ２００２で、静止画を撮影する際には、ライト２００３は、フラッシュライトとして機能することが好ましい。センサ２００２は、リフト２００４を介して、ロボット本体と接続されている。センサ２００２の高さは、リフト２００４により調整することができる。リフト２００４は、伸縮式であることが好ましい。また、リフト２００４は、複数のブームにより構成された折り畳み式のものでもよい。また、ロボット２０００には、駆動部２００５と、駆動部２００５に接続された移動機構２０１１が設けられているため、センサ２００２による撮像範囲、すなわち監視範囲が広がり、好ましい。
【０６１３】  通信手段２００６は、センサ２００２により撮像された情報を管理者や、管理者が所有するサーバへ送信することができる。また、センサ２００２により撮像された情報を演算装置２００１にて解析し、犯罪、事故、火災などの非常事態と判断された場合は、警備会社、警察、消防署、医療機関、土地や建物のオーナーへ連絡することができる。スピーカ２００７は、犯罪者への警告、怪我人や急病人への問いかけ、避難の誘導など、ロボット周囲に情報の発信を行うことができる。マイクロフォン２００８は、ロボット２０００の周囲の音声の取得に用いることができる。また、通信手段２００６、およびスピーカ２００７と合わせて用いることで、ロボット２０００は電話としての機能を有することができる。ロボット２０００の周囲にいる人は、管理者や任意の人と会話することができる。表示部２００９は、任意の情報を表示することができる。非常時の場合は、災害情報や避難経路を表示することができる。また、通信手段２００６、スピーカ２００７、およびマイクロフォン２００８と合わせて用いることで、ロボット２０００はテレビ電話としての機能を有することができる。ロボット２０００の周囲にいる人は、管理者や任意の人と表示部２００９を見ながら会話することができる。
【０６１４】  発光部２０１０は、ロボット２０００の進行方向や停止状態を文字や光で示すことができる。また、非常事態を示してもよい。
【０６１５】  図４９（Ｂ）は、ロボット２０００の構成を示すブロック図である。演算装置２００１は、センサ２００２により得られた映像などの情報から、ライト２００３の点灯や消灯、明るさの調整を行う。また、リフト２００４の高さの調整、あるいは、駆動部２００５の制御を行い、ロボット２０００や、センサ２００２の位置合わせを行う。また、駆動部２００５の動作状況を、発光部２０１０を用いて示すことができる。また、通信手段２００６を用いて、センサ２００２やマイクロフォン２００８から得られたロボット２０００の周囲の情報を管理者、または管理者が所有するサーバに送信することができる。また、演算装置２００１や、管理者の判断により、スピーカ２００７や表示部２００９を用いて、ロボット２０００の周囲に情報を発信することができる。
【０６１６】  センサ２００２に用いるセンサとして、周囲が暗くても撮像が可能なセンサを用いる場合は、ライト２００３は設けなくてもよい。このようなセンサとして、受光部にセレン（Ｓｅ）を用いたイメージセンサを用いることができる。
【０６１７】  このようなロボット２０００は、商業施設や、オフィスの警備に用いることができる。センサ２００２やマイクロフォン２００８から得られた情報は、演算装置２００１やサーバに保存される。保存された情報は、ＡＩシステムにより解析され、物品の紛失や破損、不審者の侵入、火災などの災害などの異常の有無を判断する。情報の解析には、ディープラーニングを用いてもよい。異常が発生したと判断した場合、ロボット２０００は、管理者への連絡および周囲への情報発信を行い、周囲の状況を記録する。
【０６１８】  また、ロボット２０００は、農作物の生育状況の監視に用いてもよい。田んぼや畑に設置されたロボット２０００は、センサ２００２により、農作物の葉、あるいは実の形、大きさ、色を監視し、病気になっていないか、害虫の付着が無いかを判断する。ロボット２０００には、移動機構２０１１が設けられているため、広範囲の農作物の生育状況を監視することができる。また、ロボット２０００には、リフト２００４が設けられているため、農作物の種類や、生育状況によらず、任意の高さの葉や実を監視することができる。監視結果は、通信手段２００６を用いて生産者に送られ、生産者は、農作物に必要な肥料や農薬の種類、量、散布時期を判断することができる。また、演算装置２００１を用いて、監視結果を、ＡＩシステムにより解析し、農作物に必要な、肥料や農薬の種類、量、散布時期を判断して、生産者に通知してもよい。監視結果の解析には、ディープラーニングを用いてもよい。
【０６１９】  図５０（Ａ）は、ロボット６００１を用いた、仕分けシステム６０００を示す。ロボット６００１は、演算装置６００２、ブーム６００３、およびアーム６００４を備えている。また、ロボット６００１は有線、または無線の通信手段６０１１を備えていてもよい。また、仕分けシステム６０００は、センサ６００９を有する筐体６００８を備えている。筐体６００８は、通信手段６０１０を有している。筐体６００８は、仕分けシステム６０００、または仕分け作業エリアの天井、壁、梁（いずれも図示せず）に設けられる。また、筐体６００８は、ロボット６００１に設けられていてもよい。例えば、ブーム６００３、またはアーム６００４に設けられていてもよい。筐体６００８がロボット６００１に設けられている場合は、センサ６００９により得られた情報は、通信手段６０１０、および通信手段６０１１を介さず、演算装置６００２に送られ、処理されてもよい。
【０６２０】  ブーム６００３は、可動式となっており、アーム６００４を所望の位置に配置することができる。また、アーム６００４は伸縮式としてもよい。所望の物品６００７上に配置されたアームを伸ばし、所望の物品６００７を掴み、アーム６００４を縮めた後、ブーム６００３によりアーム６００４を移動してもよい。
【０６２１】  仕分けシステム６０００は、容器６００５内の物品６００７を容器６００６に移動させることができる。容器６００５と容器６００６は、同一形状でも良いし、異なる形状でもよい。また、一つの容器６００５に入れられた複数の物品６００７を複数の容器６００６に移動して振り分けてもよい。
【０６２２】  容器６００５、および容器６００６として、コンテナ、段ボール箱、商品を梱包する箱、ケース、フィルム、または袋、食品保管用のバット、弁当箱などが用いられる。また、容器６００５、および容器６００６の少なくとも一方は、鍋やフライパンなどの調理器具でもよい。
【０６２３】  演算装置６００２には、本発明の一態様に係る半導体装置を用いることができる。また、演算装置６００２には、本発明の一態様に係るＡＩシステムが組み込まれたＩＣを用いることができる。
【０６２４】  センサ６００９は、容器６００５の位置、容器６００６の位置、容器６００５内、および容器６００５内の物品６００７の状態を読み取り、通信手段６０１０を用いて演算装置６００２に情報を送信する。情報の送信は無線または、有線で行う。また、通信手段６０１０を用いずに、有線にて情報を送信してもよい。演算装置６００２は、送信された情報の解析を行う。ここで、物品６００７の状態とは、形、数、物品６００７同士の重なりなどのことを指す。演算装置６００２は、センサ６００９からの情報をもとに解析を行い、物品６００７の詳細情報を導出する。演算装置６００２、またはロボット６００１と通信可能なサーバに保存されたデータと比較し、物品６００７の三次元形状や、堅さ（柔らかさ）を導出する。また、物品６００７の三次元形状や堅さ（柔らかさ）から、アーム６００４の形状を変えることができる。
【０６２５】  物品６００７の詳細情報を導出するには、ＡＩシステムを用いた解析を利用することができる。情報の解析には、ディープラーニングを用いてもよい。
【０６２６】  図５０（Ｂ）は、一対の板６０２１が水平方向に移動し、物品６００７を挟むことができるアームである。一対の板６０２１が中心に向かって水平方向に移動することで、物品６００７を挟むことができる。このようなアームは、物品６００７を面で捉えることができ、立方体や直方体など、柱状の形を有する物品６００７を掴むのに適している。図５０（Ｃ）は、複数のバー６０２２が水平方向に移動し、物品６００７を挟むことができるアームである。複数のバー６０２２が中心に向かって水平方向に移動することで、物品６００７を挟むことができる。このようなアームは、物品６００７を点で捉えることができ、球状の形を有する物品６００７、または物品６００７の形が一定でない場合、すなわち不定型な物品６００７を掴むに適している。なお、図５０（Ｃ）では、バー６０２２の数を４本としたが、本実施の形態はこれに限らない。バー６０２２は３本でもよいし、５本以上でも良い。図５０（Ｄ）は、一対の板６０２３が、共通の軸を中心に、お互いが近づくように回転することで物品６００７を挟むことができるアームである。このようなアームは、物品６００７を面で捉えることができ、紙やフィルムなど、薄膜状の形を有する物品６００７を掴むのに適している。図５０（Ｅ）は、一対のかぎ状の板６０２４が、共通の軸を中心に、お互いの先端が近づくように回転することで物品６００７を挟むことができるアームである。このようなアームは、物品６００７を点、または線で捉えることができ、紙やフィルムなど、薄膜状の形を有する物品６００７や、より小さい粒状の形を有する物品６００７を掴むのに適している。また、図５０（Ｆ）に示すように、アームの先端にヘラ６０２５を取り付け、より小さい粒状の形を有する物品６００７をすくってもよい。
【０６２７】  図５０（Ａ）乃至図５０（Ｆ）に示すアームは、一例であり、本発明の一態様はこれらの形状に限らない。また、各アームの用途の説明も一例であり、本発明の一態様はこれらの記載に限らない。
【０６２８】  ロボット６００１は、演算装置６００２からの信号に基づき、ブーム６００３を動かし、アーム６００４を、容器６００５内の所望の物品６００７上に移動する。伸縮式のアーム６００４の場合、アーム６００４を伸ばし、アーム６００４の先端を物品６００７の高さまで降ろす。アームの先端を動かし、所望の物品６００７を掴む。物品６００７を掴んだまま、アームを縮める。再びブーム６００３を動かし、アーム６００４を、容器６００６の所望の位置に移動する。このとき、容器６００６に対する物品６００７の角度を調整する為、アーム６００４を回転してもよい。アーム６００４を伸ばし、物品６００７を容器６００６に配置し、アーム６００４は、物品６００７を放す。以上の操作を繰り返し行い、ロボット６００１は、物品６００７を容器６００５から容器６００６に移動させることができる。
【０６２９】  容器６００５、および容器６００６の位置情報、および物品６００７の状態をＡＩシステムを用いて解析しているため、物品６００７の形状や堅さによらず、確実に物品６００７を移動することができる。物品６００７の例としては、立方体、または直方体の箱、または任意の形状の箱やケースに詰められた物品だけでなく、卵、ハンバーグやコロッケなど、成形された加工食品、ジャガイモやトマトなど、不定形な野菜などの食品、ネジやナットなどの機械部品、紙やフィルムなどの薄膜などが挙げられる。本実施の形態に示した仕分けシステム６０００は、物品６００７の形状や堅さを考慮してアームの形状を変えることができるため、上記に例示した物品６００７を、形状や堅さによらず、容器６００５から容器６００６に移動させることができる。
【０６３０】  例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。
【０６３１】  また、例えば、上述した電子機器の演算装置などに、上記ＡＩシステムが組み込まれたＩＣを用いることができる。これにより、本実施の形態に示す電子機器は、ＡＩシステムによって、状況に応じた的確な動作を、低消費電力で行うことができる。
【０６３２】  本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０６３３】（実施の形態１０）
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図５１に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
【０６３４】  図５１（Ａ）に、モニタ８３０を示す。モニタ８３０は、表示部８３１、筐体８３２、スピーカ８３３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。またモニタ８３０は、リモコン操作機８３４により、操作することができる。
【０６３５】  またモニタ８３０は、放送電波を受信して、テレビジョン装置として機能することができる。
【０６３６】  モニタ８３０が受信できる放送電波としては、地上波、または衛星から送信される電波などが挙げられる。また放送電波として、アナログ放送、デジタル放送などがあり、また映像及び音声、または音声のみの放送などがある。例えばＵＨＦ帯（３００ＭＨｚ以上３ＧＨｚ以下）またはＶＨＦ帯（３０ＭＨｚ以上３００ＭＨｚ以下）のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表示部８３１に表示させることができる。例えば、４Ｋ−２Ｋ、８Ｋ−４Ｋ、１６Ｋ−８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
【０６３７】  また、インターネットやＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、Ｗｉ−Ｆｉ（登録商標）などのコンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、表示部８３１に表示する画像を生成する構成としてもよい。このとき、モニタ８３０にチューナを有さなくてもよい。
【０６３８】  また、モニタ８３０は、コンピュータと接続し、コンピュータ用モニタとして用いることができる。また、コンピュータと接続したモニタ８３０は、複数の人が同時に閲覧可能となり、会議システムに用いることができる。また、ネットワークを介したコンピュータの情報の表示や、モニタ８３０自体のネットワークへの接続により、モニタ８３０をテレビ会議システムに用いることができる。
【０６３９】  また、モニタ８３０はデジタルサイネージとして用いることもできる。
【０６４０】  例えば、本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることができる。本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることで、高速な動作や信号処理を低消費電力にて実現できる。
【０６４１】  また、本発明の一態様の半導体装置を用いたＡＩシステムをモニタ８３０の画像処理部に用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの画像処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することができる。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする場合の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
【０６４２】  図５１（Ｂ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
【０６４３】  例えば、本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることができる。本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることで、高速な動作や信号処理を低消費電力にて実現できる。
【０６４４】  また、本発明の一態様の半導体装置を用いたＡＩシステムをビデオカメラ２９４０の画像処理部に用いることで、ビデオカメラ２９４０周囲の環境に応じた撮影が実現できる。具体的には、周囲の明るさに応じて最適な露出で撮影を行うことができる。また、逆光における撮影や屋内と屋外など、明るさの異なる状況を同時に撮影する場合では、ハイダイナミックレンジ（ＨＤＲ）撮影を行うことができる。
【０６４５】  また、ＡＩシステムは、撮影者の癖を学習し、撮影のアシストを行うことができる。具体的には、撮影者の手振れの癖を学習し、撮影中の手振れを補正することで、撮影した画像には手振れによる画像の乱れが極力含まれないようにすることができる。また、撮影中にズーム機能を用いる際には、被写体が常に画像の中心で撮影されるようにレンズの向きなどを制御することができる。
【０６４６】  図５１（Ｃ）に示す情報端末２９１０は、筐体２９１１、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
【０６４７】  例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した情報端末２９１０の制御情報や、制御プログラムなどを長期間保持することができる。
【０６４８】  また、本発明の一態様の半導体装置を用いたＡＩシステムを情報端末２９１０の画像処理部に用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの画像処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することができる。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする場合の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
【０６４９】  また、ＡＩシステムは、ユーザーの癖を学習し、情報端末２９１０の操作のアシストを行うことができる。ＡＩシステムを搭載した情報端末２９１０は、ユーザーの指の動きや、目線などからタッチ入力を予測することができる。
【０６５０】  図５１（Ｄ）に示すラップトップ型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ラップトップ型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
【０６５１】  例えば、本発明の一態様の半導体装置を用いた記憶装置は、ラップトップ型パーソナルコンピュータ２９２０の制御情報や、制御プログラムなどを長期間保持することができる。
【０６５２】  また、本発明の一態様の半導体装置を用いたＡＩシステムをラップトップ型パーソナルコンピュータ２９２０の画像処理部に用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの画像処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することができる。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする場合の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
【０６５３】  また、ＡＩシステムは、ユーザーの癖を学習し、ラップトップ型パーソナルコンピュータ２９２０の操作のアシストを行うことができる。ＡＩシステムを搭載したラップトップ型パーソナルコンピュータ２９２０は、ユーザーの指の動きや、目線などから表示部２９２２へのタッチ入力を予測することができる。また、テキストの入力においては、過去のテキスト入力情報や、前後のテキストや写真などの図から入力予測を行い、変換のアシストを行う。これにより、入力ミスや変換ミスを極力低減することができる。
【０６５４】  図５１（Ｅ）は、自動車の一例を示す外観図、図５１（Ｆ）は、ナビゲーション装置８６０を示している。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。ナビゲーション装置８６０は、表示部８６１、操作ボタン８６２、及び外部入力端子８６３を具備する。自動車２９８０とナビゲーション装置８６０は、それぞれ独立していても良いが、ナビゲーション装置８６０が自動車２９８０に組み込まれ、連動して機能する構成とするのが好ましい。
【０６５５】  例えば、本発明の一態様の半導体装置を用いた記憶装置は、自動車２９８０やナビゲーション装置８６０の制御情報や、制御プログラムなどを長期間保持することができる。また、本発明の一態様の半導体装置を用いたＡＩシステムを自動車２９８０の制御装置などに用いることで、ＡＩシステムは、ドライバーの運転技術や癖を学習し、安全運転のアシストや、ガソリンやバッテリなどの燃料を効率的に利用する運転のアシストを行うことができる。安全運転のアシストとしては、ドライバーの運転技術や癖を学習するだけでなく、自動車２９８０の速度や移動方法といった自動車の挙動、ナビゲーション装置８６０に保存された道路情報などを複合的に学習し、走行中のレーンから外れることの防止や、他の自動車、歩行者、構造体などとの衝突回避が実現できる。具体的には、進行方向に急カーブが存在する場合、ナビゲーション装置８６０はその道路情報を自動車２９８０に送信し、自動車２９８０の速度の制御や、ハンドル操作のアシストを行うことができる。
【０６５６】  本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【０６５７】１００：容量素子、１００ａ：容量素子、１００ｂ：容量素子、１１０：導電体、１１２：導電体、１２０：導電体、１３０：絶縁体、１５０：絶縁体、１６０：導電体、２００：トランジスタ、２００ａ：トランジスタ、２００ｂ：トランジスタ、２０３：導電体、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２１８：導電体、２２０：絶縁体、２２２：絶縁体、２２４：絶縁体、２２４Ａ：絶縁膜、２３０：酸化物、２３０ａ：酸化物、２３０Ａ：酸化膜、２３０ｂ：酸化物、２３０Ｂ：酸化膜、２３０ｃ：酸化物、２３０Ｃ：酸化膜、２３０ｄ：酸化物、２３０Ｄ：酸化膜、２３１：領域、２３１ａ：領域、２３１ｂ：領域、２３２ａ：領域、２３２ｂ：領域、２３４：領域、２３９：領域、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４２：層、２４２Ａ：膜、２４６：導電体、２４８：導電体、２５０：絶縁体、２５０Ａ：絶縁膜、２６０：導電体、２６０ａ：導電体、２６０Ａａ：導電膜、２６０Ａｂ：導電膜、２６０ｂ：導電体、２６０Ｂ：導電体、２６０Ｂａ：導電体、２６０Ｂｂ：導電体、２６２：ダミーゲート、２６２Ａ：ダミーゲート膜、２６２Ｂ：ダミーゲート層、２７０：絶縁体、２７３：絶縁体、２７３Ａ：絶縁膜、２７３Ｂ：絶縁体、２７５：絶縁体、２７５Ａ：絶縁膜、２７５Ｂ：絶縁体、２８０：絶縁体、２８２：絶縁体、２８３：絶縁体、２８６：絶縁体、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、４００：トランジスタ、６００：セル、６０１：セル、８３０：モニタ、８３１：表示部、８３２：筐体、８３３：スピーカ、８３４：リモコン操作機、８６０：ナビゲーション装置、８６１：表示部、８６２：操作ボタン、８６３：外部入力端子、１００１：配線、１００２：配線、１００３：配線、１００４：配線、１００５：配線、１００６：配線、１４００：ＤＯＳＲＡＭ、１４０５：コントローラ、１４１０：行回路、１４１１：デコーダ、１４１２：ワード線ドライバ回路、１４１３：列セレクタ、１４１４：センスアンプドライバ回路、１４１５：列回路、１４１６：グローバルセンスアンプアレイ、１４１７：入出力回路、１４２０：ＭＣ−ＳＡアレイ、１４２２：メモリセルアレイ、１４２３：センスアンプアレイ、１４２５：ローカルメモリセルアレイ、１４２６：ローカルセンスアンプアレイ、１４４４：スイッチアレイ、１４４５：メモリセル、１４４５ａ：メモリセル、１４４５ｂ：メモリセル、１４４６：センスアンプ、１４４７：グローバルセンスアンプ、１６００：ＮＯＳＲＡＭ、１６１０：メモリセルアレイ、１６１１：メモリセル、１６１２：メモリセル、１６１３：メモリセル、１６１４：メモリセル、１６１５：メモリセル、１６１５ａ：メモリセル、１６１５ｂ：メモリセル、１６４０：コントローラ、１６５０：行ドライバ、１６５１：行デコーダ、１６５２：ワード線ドライバ、１６６０：列ドライバ、１６６１：列デコーダ、１６６２：書き込みドライバ、１６６３：ＤＡＣ、１６７０：出力ドライバ、１６７１：セレクタ、１６７２：ＡＤＣ、１６７３：出力バッファ、２０００：ロボット、２００１：演算装置、２００２：センサ、２００３：ライト、２００４：リフト、２００５：駆動部、２００６：通信手段、２００７：スピーカ、２００８：マイクロフォン、２００９：表示部、２０１０：発光部、２０１１：移動機構、２９１０：情報端末、２９１１：筐体、２９１２：表示部、２９１３：カメラ、２９１４：スピーカ部、２９１５：操作スイッチ、２９１６：外部接続部、２９１７：マイク、２９２０：ラップトップ型パーソナルコンピュータ、２９２１：筐体、２９２２：表示部、２９２３：キーボード、２９２４：ポインティングデバイス、２９４０：ビデオカメラ、２９４１：筐体、２９４２：筐体、２９４３：表示部、２９４４：操作スイッチ、２９４５：レンズ、２９４６：接続部、２９８０：自動車、２９８１：車体、２９８２：車輪、２９８３：ダッシュボード、２９８４：ライト、、４０１０：演算部、４０１１：アナログ演算回路、４０１２：ＤＯＳＲＡＭ、４０１３：ＮＯＳＲＡＭ、４０１４：ＦＰＧＡ、４０２０：制御部、４０２１：ＣＰＵ、４０２２：ＧＰＵ、４０２３：ＰＬＬ、４０２４：ＳＲＡＭ、４０２５：ＰＲＯＭ、４０２６：メモリコントローラ、４０２７：電源回路、４０２８：ＰＭＵ、４０３０：入出力部、４０３１：外部記憶制御回路、４０３２：音声コーデック、４０３３：映像コーデック、４０３４：汎用入出力モジュール、４０３５：通信モジュール、４０４１：ＡＩシステム、４０４１＿ｎ：ＡＩシステム、４０４１＿１：ＡＩシステム、４０４１Ａ：ＡＩシステム、４０４１Ｂ：ＡＩシステム、４０９８：バス線、４０９９：ネットワーク、６０００：システム、６００１：ロボット、６００２：演算装置、６００３：ブーム、６００４：アーム、６００５：容器、６００６：容器、６００７：物品、６００８：筐体、６００９：センサ、６０１０：通信手段、６０１１：通信手段、６０２１：板、６０２２：バー、６０２３：板、６０２４：板、６０２５：ヘラ、７０００：ＡＩシステムＩＣ、７００１：リード、７００２：プリント基板、７００３：回路部、７００４：実装基板、７０３１：Ｓｉトランジスタ層、７０３２：配線層、７０３３：ＯＳトランジスタ層
【図１】
2019048983.tif 000003
【図２】
2019048983.tif 000004
【図３】
2019048983.tif 000005
【図４】
2019048983.tif 000006
【図５】
2019048983.tif 000007
【図６】
2019048983.tif 000008
【図７】
2019048983.tif 000009
【図８】
2019048983.tif 000010
【図９】
2019048983.tif 000011
【図１０】
2019048983.tif 000012
【図１１】
2019048983.tif 000013
【図１２】
2019048983.tif 000014
【図１３】
2019048983.tif 000015
【図１４】
2019048983.tif 000016
【図１５】
2019048983.tif 000017
【図１６】
2019048983.tif 000018
【図１７】
2019048983.tif 000019
【図１８】
2019048983.tif 000020
【図１９】
2019048983.tif 000021
【図２０】
2019048983.tif 000022
【図２１】
2019048983.tif 000023
【図２２】
2019048983.tif 000024
【図２３】
2019048983.tif 000025
【図２４】
2019048983.tif 000026
【図２５】
2019048983.tif 000027
【図２６】
2019048983.tif 000028
【図２７】
2019048983.tif 000029
【図２８】
2019048983.tif 000030
【図２９】
2019048983.tif 000031
【図３０】
2019048983.tif 000032
【図３１】
2019048983.tif 000033
【図３２】
2019048983.tif 000034
【図３３】
2019048983.tif 000035
【図３４】
2019048983.tif 000036
【図３５】
2019048983.tif 000037
【図３６】
2019048983.tif 000038
【図３７】
2019048983.tif 000039
【図３８】
2019048983.tif 000040
【図３９】
2019048983.tif 000041
【図４０】
2019048983.tif 000042
【図４１】
2019048983.tif 000043
【図４２】
2019048983.tif 000044
【図４３】
2019048983.tif 000045
【図４４】
2019048983.tif 000046
【図４５】
2019048983.tif 000047
【図４６】
2019048983.tif 000048
【図４７】
2019048983.tif 000049
【図４８】
2019048983.tif 000050
【図４９】
2019048983.tif 000051
【図５０】
2019048983.tif 000052
【図５１】
2019048983.tif 000053
【国際調査報告】
2019048983.tif 000054
2019048983.tif 000055
2019048983.tif 000056
2019048983.tif 000057