(57)【要約】  受信データバッファのアクセス処理の簡略化等を達成する。  この通信システム（データ伝送システム）１は、データ伝送単位毎のデータを受信データバッファ（受信側記憶手段）１１５に記憶させるための書き込みアドレスが付加されたデータをデータ伝送単位で順次伝送するデータ送信装置１０と、順次受信したデータを、当該データに付加された書き込みアドレスで指定される受信データバッファ１１５の記憶位置に記憶するデータ受信装置１１０とからなっている。
2010027064.tif 000002
【特許請求の範囲】
【請求項１】
データ送信側にて、データ伝送単位毎のデータを受信側記憶手段に記憶させるための書き込みアドレスをデータに付加し、前記書き込みアドレスが付加された前記データを前記データ伝送単位で順次伝送し、
データ受信側にて、順次受信した前記データを、当該データに付加された前記書き込みアドレスで指定される前記受信側記憶手段の記憶位置に記憶することを特徴とするデータ伝送方法。
【請求項２】
データ送信側にて、
データ伝送単位でデータを順次入力し、
前記データ伝送単位毎の前記データを受信側記憶手段に記憶させるための書き込みアドレスを生成し、
生成された前記書き込みアドレスを前記データ伝送単位毎の前記データに付加し、
前記書き込みアドレスが付加された前記データを前記データ伝送単位で順次伝送し、
データ受信側にて、
前記データ送信装置から伝送される前記データを順次受信し、受信した当該データに付加された前記書き込みアドレスで指定される前記受信側記憶手段の記憶位置に記憶することを特徴とするデータ伝送方法。
【請求項３】
データ送信側にて、
データ送信装置に可変長のデータ伝送単位でデータを順次入力し、
入力される前記データ伝送単位毎の前記データのデータ長を計測して保持し、
前記データ伝送単位毎の前記データを受信側記憶手段に記憶させるための書き込みアドレスの先頭値を、直前データに与えられた前記書き込みアドレスの先頭値と前記データ長とに基づいて算出生成し、
算出された前記書き込みアドレスの先頭値を前記データ伝送単位毎の前記データに付加し、
前記書き込みアドレスの先頭値が付加された前記データを前記データ伝送単位で順次伝送し、
データ受信側にて、
前記データ送信側から伝送される前記データを順次受信し、受信した当該データに付加された前記書き込みアドレスの先頭値で指定される前記受信側記憶手段の記憶位置に記憶することを特徴とするデータ伝送方法。
【請求項４】
前記データ受信側では、前記データ伝送単位毎のデータが正常に受信されたか否かを判別し、当該判別の結果、正常受信を示していないとき、前記データ受信側からの通知を受けて、前記データ送信側では、正常受信とならなかった前記データ伝送単位のデータを再送することを特徴とする請求項２又は３記載のデータ伝送方法。
【請求項５】
前記データ送信側では、前記データ伝送単位毎のデータを所定数のデータブロックに分割し、前記データ伝送単位毎のデータに前記書き込みアドレスの先頭値を付加し、かつ、前記データブロック毎にデータブロック番号及び前記書き込みアドレスの先頭値からのオフセット値を付加し、当該書き込みアドレスの先頭値、前記データブロック番号及び前記オフセット値が付加された前記データを前記データ伝送単位で順次伝送し、
前記データ受信側では、前記データブロックを前記書き込みアドレスの先頭値及び前記オフセット値に基づいて前記受信側記憶手段の記憶位置に記憶することを特徴とする請求項３記載のデータ伝送方法。
【請求項６】
前記データブロックは、固定長のデータブロックであることを特徴とする請求項５記載のデータ伝送方法。
【請求項７】
前記データ受信側では、前記データブロック毎にデータが正常に受信されたか否かを判別し、該判別の結果、正常受信を示していないとき、前記データ受信側からの通知を受けて、前記データ送信側は、正常受信とならなかった前記データブロックを再送することを特徴とする請求項５記載のデータ伝送方法。
【請求項８】
データ伝送単位毎のデータを受信側記憶手段に記憶させるための書き込みアドレスが付加された前記データを前記データ伝送単位で順次伝送するデータ送信装置と、
順次受信した前記データを、当該データに付加された前記書き込みアドレスで指定される前記受信側記憶手段の記憶位置に記憶するデータ受信装置とからなることを特徴とするデータ伝送システム。
【請求項９】
データ伝送単位でデータを順次入力する入力手段と、
前記データ伝送単位毎の前記データを受信側記憶手段に記憶させるための書き込みアドレスを生成するアドレス生成手段と、
生成された前記書き込みアドレスを前記データ伝送単位毎の前記データに付加する付加手段と、
該付加手段によって前記書き込みアドレスが付加された前記データを前記データ伝送単位で順次伝送する送信手段とを備えてなるデータ送信装置と、
該データ送信装置の前記送信手段から伝送される前記データを前記データ伝送単位で受信する受信手段と、
前記受信側記憶手段と、
前記受信手段によって順次受信した前記データを、当該データに付加された前記書き込みアドレスで指定される前記受信側記憶手段の記憶位置に記憶させる記憶制御手段とを備えてなるデータ受信装置とからなることを特徴とするデータ伝送システム。
【請求項１０】
可変長のデータ伝送単位でデータを順次入力する入力手段と、
入力される前記データ伝送単位毎の前記データのデータ長を計測する計測手段と、
前記データ伝送単位毎の前記データを受信側記憶手段に記憶させるための書き込みアドレスの先頭値を、直前データに与えられた前記書き込みアドレスの先頭値と前記データ長とに基づいて算出生成するアドレス生成手段と、
該アドレス生成手段によって算出生成された前記書き込みアドレスの先頭値を前記データ伝送単位毎の前記データに付加する付加手段と、
該付加手段によって前記書き込みアドレスの先頭値が付加された前記データを前記データ伝送単位で順次伝送する送信手段とを備えてなるデータ送信装置と、
該データ送信装置の前記送信手段から伝送される前記データを前記データ伝送単位で受信する受信手段と、
前記受信側記憶手段と、
前記受信手段によって順次受信した前記データを、当該データに付加された前記書き込みアドレスの先頭値で指定される前記受信側記憶手段の記憶位置に記憶させる記憶制御手段とを備えてなるデータ受信装置とからなる
ことを特徴とするデータ伝送システム。
【請求項１１】
前記データ受信装置は、前記データ伝送単位毎のデータが正常に受信されたか否かを判別する判別手段を有し、前記判別手段が所定時間内に正常受信を示していないとき、前記データ受信装置からの通知を受けて、前記データ送信装置は、正常受信とならなかった前記データ伝送単位のデータを再送することを特徴とする請求項９又は１０記載のデータ伝送システム。
【請求項１２】
前記データ送信装置は、前記データ伝送単位毎のデータを所定数のデータブロックに分割する分割手段を有すると共に、前記付加手段は、前記データ伝送単位毎のデータに前記書き込みアドレスの先頭値を付加し、かつ、前記データブロック毎にデータブロック番号及び前記書き込みアドレスの先頭値からのオフセット値を付加し、
前記送信手段は、前記付加手段によって前記書き込みアドレスの先頭値、前記データブロック番号及び前記オフセット値が付加された前記データを前記データ伝送単位で順次伝送し、
前記データ受信装置は、前記データブロックを前記書き込みアドレスの先頭値及び前記オフセット値に基づいて前記受信側記憶手段の記憶位置に記憶することを特徴とする請求項１０記載のデータ伝送システム。
【請求項１３】
前記データブロックは、固定長のデータブロックであることを特徴とする請求項１２記載のデータ伝送システム。
【請求項１４】
前記データ受信装置は、前記データブロック毎にデータが正常に受信されたか否かを判別する判別手段を有し、前記判別手段が所定時間内に正常受信を示していないとき、前記データ受信装置からの通知を受けて、前記データ送信装置は、正常受信とならなかった前記データブロックを再送することを特徴とする請求項は１２記載のデータ伝送システム。
【請求項１５】
請求項８乃至１４記載のデータ伝送システムで用いられるデータ送信装置。
【請求項１６】
請求項８乃至１４記載のデータ伝送システムで用いられるデータ受信装置。
【請求項１７】
コンピュータに請求項１乃至７のいずれか一に記載のデータ伝送方法を実行させることを特徴とする制御プログラム。
【請求項１８】
コンピュータを請求項７乃至１４のいずれか一に記載のデータ伝送システムの構成手段として機能させることを特徴とする制御プログラム。
【請求項１９】
コンピュータを請求項１５記載のデータ送信装置の構成手段として機能させることを特徴とする制御プログラム。
【請求項２０】
コンピュータに請求項１６記載のデータ受信装置の構成手段として機能させることを特徴とする制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、データ伝送方法、データ伝送システム、データ送信装置、データ受信装置、及び制御プログラムに係り、詳しくは、データの受信の際のアドレス制御処理の複雑化の回避に有用なデータ伝送方法、データ伝送システム、データ送信装置、データ受信装置、及び制御プログラムに関する。
【背景技術】
【０００２】
データ通信を首尾良く行うための手段として、フレーム再送制御方式が、従来から知られている。このフレーム再送制御方式は、データ送信装置とデータ受信装置との間でフレーム通信を行う際にデータ受信装置で受信するフレームにエラーが生じたとしても、フレームを正しく受信するための誤り制御方式である。
この再送制御方式の１つにSelective Repeat ＡＲＱ(Automatic Repeat request)方式がある。【０００３】
このSelective Repeat ＡＲＱを用いた、関連技術としての通信システムの構成例を図９に示す。
この通信システムでの送受信の大要を説明すると、次のようになる。データ送信装置９０が順次に発出するフレームに、連続するシーケンス番号（ＳＱＮ）を付加し、そのフレームをデータ受信装置９１０で正しく受信できた場合には、該シーケンス番号のＡＣＫ（Acknowledgement）フレームを返送するが、フレームの欠落やビットエラーにより受信できなかった場合にはＡＣＫフレームを返送しない。
データ送信装置９０において、一定時間内にＡＣＫフレームが返送される場合には該シーケンス番号のフレームはデータ受信装置９１０に正しく伝送できたものと見做す一方、一定時間内にＡＣＫフレームが返送されない場合には該シーケンス番号のフレームはデータ受信装置９１０に正しく届かなかったものとして該シーケンス番号のフレームのみを再送する。【０００４】
例えば、図１０に示すように、フレーム１からフレーム３までは、データ受信装置で正常に受信されてデータ送信装置へＡＣＫフレームが返送されたが、フレーム４が伝送路上で欠落し、データ受信装置からデータ送信装置へＡＣＫフレームが返送されず、タイムアウトが生じ、データ送信装置からフレーム４が再送される。
このように、正しく受信できなかったフレームのみを再送することにより、効率的な伝送路の利用を行うことができる。
なお、フレームの受信が正しく行われなかったとき、データ送信装置に対してＮＡＣＫ（Negative Acknowledgment）フレームを返送する方式もある。【０００５】
上述のフレーム再送についての具体例を図９を参照して説明する。
データ送信装置９０にフレーム用データが入力されると、先ず、ＳＱＮ付加回路９１でフレーム毎に連続する送信ＳＱＮ値（送信シーケンス番号）を付加してフレーム用データと送信ＳＱＮ値を送信データバッファ９２に格納する。
次に、送信データバッファ制御回路９３からの読み出し指示により、フレーム用データと送信ＳＱＮ値を読み出す。これを受け取るフレーム生成回路９４でヘッダとトレイラを付加して送信フレームを生成して下り伝送路１００へ送出する。トレイラの例としては、フレーム誤り検出用のＣＲＣ（Cyclic Redundancy Check）値である。
送信フレームの伝送と同時に、送信ＳＱＮ値を再送タイマ９８に入力し、当該送信ＳＱＮ値対応の再送タイマのカウントを開始する。【０００６】
一方、データ受信装置９１０では、送信フレームが入力されると、フレーム検査回路９１１でヘッダとトレイラの検査を行う。検査結果が送信フレームに異常があることを示している場合には、そのフレームをフレーム検査回路９１１で破棄する。
検査結果が、送信フレームの正常受信を示しているならば、そのフレームはＳＱＮ検出回路９１２に転送する。ＳＱＮ検出回路９１２は、受信ＳＱＮ値を取り出してＡＣＫ生成回路９１５へ転送する一方、受信データバッファ制御回路９１３に転送して受信ペイロードデータを受信データバッファ９１４に格納する。
受信ＳＱＮ値を受け取ったＡＣＫ生成回路９１６は、そのＳＱＮ値からＡＣＫフレーム用ペイロードデータを生成し、フレーム生成回路９１６からＡＣＫフレームを上り伝送路１１０を介してデータ送信装置９０へ返送する。【０００７】
データ送信装置９０のフレーム検査回路９５は、上り伝送路１１０からフレームを受信すると、ＣＲＣ検査を行い、フレームに誤りが無いことを確認する。
そして、ＡＣＫ受信回路９６でＡＣＫフレームに格納されている受信ＳＱＮ値を取り出し、送信データバッファ制御回路９３と再送タイマ９８に転送する。
送信フレームの送信と同時にカウントを開始した再送タイマ９８の送信ＳＱＮ値対応のタイマが一定時間以内にＡＣＫフレームが返送されるか否か、すなわち、タイムアウトしていないか否かを監視しており、タイムアウトしたときにはタイムアウトしたＳＱＮ値を送信データバッファ制御回路９３に通知して再送を指示する。【０００８】
送信データバッファ制御回路９３は、再度送信データバッファ９２からタイムアウトしたＳＱＮ値とこれに該当するペイロードデータを読み出し、フレーム生成回路９４経由で、伝送路１００に再送する。
なお、送信データバッファ制御回路９３は、ＡＣＫ受信回路９６から受信ＳＱＮ値が入力されると、該ＳＱＮ値に該当する送信データバッファ９２のペイロードデータが格納されている領域を開放し、他のフレームを書き込み可能にする。
上記の再送フレームが、データ受信装置９１０で受信されると、その再送フレームが正常受信したならば、その受信ペイロードデータを受信データバッファ９１４に格納する。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述した関連技術としての通信システムでも、受信したフレームにエラー等の障害が発生すると、そのフレームをＳelective Repeat ＡＲＱ方式で再送することにより、フレームの正常な伝送を行うことはできる。
しかしながら、例えば、図１０に示すように、フレーム送信中にそのフレーム４が１回目の転送で破棄され、順次のフレーム転送が図１０及び図１１のように行われてフレーム４の再送がフレーム７の次に行われると、再送されたフレーム４の受信データバッファ９１４への格納順序は、図１２に示すように、フレームの到着順となる。【００１０】
このような受信データバッファ９１４への格納は、フレーム４の破棄により、そのフレーム長情報を入手できず、受信処理においてフレーム３とフレーム５との間に確保すべき格納領域が不明のために、シーケンス番号を付与されているフレームのペイロードデータが、受信データバッファの連続したメモリ領域に格納することができなくなる。このような格納状態になると、通信におけるフレーム順序の確保をしなければならないことから、受信データバッファよりＳＱＮ値順に読み出すリード処理が必要である。
そのため、非連続なアドレスに格納されたフレーム列をＳＱＮの若番より順序良く処理するために、フレームのＳＱＮ値と、該フレームが格納されたアドレスとを対応付けて管理する必要があり、受信データバッファのフレームのライト処理も、また、リード処理も複雑になり、その制御回路の回路規模の増大が避けられない。
このような非連続なアドレスへのライト、そしてリードを行なわなくてはならないから、それらの処理速度の制約となり、結果として広帯域化が難しくなる。【００１１】
この発明は、上述の事情に鑑みてなされたもので、データのアクセス処理の簡略化等を達成し得るデータ伝送方法、データ伝送システム、データ送信装置、データ受信装置、及び制御プログラムを提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、この発明の第１の構成は、データ伝送方法に係り、データ送信側にて、データ伝送単位毎のデータを受信側記憶手段に記憶させるための書き込みアドレスをデータに付加し、前記書き込みアドレスが付加された前記データを前記データ伝送単位で順次伝送し、データ受信側にて、順次受信した前記データを、当該データに付加された前記書き込みアドレスで指定される前記受信側記憶手段の記憶位置に記憶することを特徴としている。【００１３】
この発明の第２の構成は、データ伝送システムに係り、データ伝送単位毎のデータを受信側記憶手段に記憶させるための書き込みアドレスが付加された前記データを前記データ伝送単位で順次伝送するデータ送信装置と、順次受信した前記データを、当該データに付加された前記書き込みアドレスで指定される前記受信側記憶手段の記憶位置に記憶するデータ受信装置とからなることを特徴としている。
【発明の効果】
【００１４】
この発明の構成によれば、データ受信側の書き込みアドレス乃至書き込みアドレス先頭値をデータ送信側で生成してデータ受信側へ伝送するようにしているので、データ受信側のアクセス制御処理の簡略化等が得られる。
【図面の簡単な説明】
【００１５】
【図１】この発明の実施形態１であるライトアドレス通知型再送制御機能を有する通信システムの電気的構成を示すブロック図である。
【図２】同ライトアドレス通知型再送制御機能を有する通信システムの送信データバッファの格納領域の構成例を示す図である。
【図３】同ライトアドレス通知型再送制御機能を有する通信システムの受信データバッファの構成例を示す図である。
【図４】同ライトアドレス通知型再送制御機能を有する通信システムで送受信されるフレームフォーマットの構成例を示す図である。
【図５】この発明の実施形態２であるライトアドレス通知型再送制御機能を有する通信システムの電気的構成を示すブロック図である。
【図６】同ライトアドレス通知型再送制御機能を有する通信システムで送受されるフレームフォーマットを示す図である。
【図７】同ライトアドレス通知型再送制御機能を有する通信システムの送信データバッファ内の格納態様を示す図である。
【図８】同ライトアドレス通知型再送制御機能を有する通信システムの受信データバッファ内の格納態様を示す図である。
【図９】関連技術としての再送制御システムの電気的構成のブロック図である。
【図１０】関連技術としての再送制御システムでフレームが欠落する例の説明図である。
【図１１】関連技術としての再送制御システムで欠落するフレームの具体例を示す図である。
【図１２】図１１の例における受信データバッファの格納状態を示す図である。
【符号の説明】
【００１６】
１、１Ａ      通信システム（データ伝送システム）
１１      ＳＱＮ付加回路（入力手段）
１２      フレーム長計数カウンタ（アドレス生成手段、計測手段）
１３      ライトアドレス算出回路（アドレス生成手段）
１４、５５      送信データバッファ（アドレス生成手段）
１５、５６      ライトアドレス付加回路（付加手段）
１６、５７      送信データバッファ制御回路（送信手段）
１８      フレーム生成回路
１９、６０      フレーム検出回路
２０      ＡＣＫ受信回路
２１、６２      再送タイマ（判別手段）
５４      データブロック分割回路（アドレス生成手段、分割手段）
６１      ＡＣＫ／ＮＡＣＫ受信回路
１１１      フレーム検査回路（受信手段）
１１２      ＳＱＮ検出回路（判別手段）
１１３、５１３      ライトアドレス検出回路（記憶制御手段）
１１４、５１４      受信データバッファ制御回路
１１５      受信データバッファ（記憶手段）
１１６      ＡＣＫ生成回路
１１８、５１８      フレーム生成回路
５１２      データブロック検査回路
５１６      ＡＣＫ／ＮＡＣＫ受信回路
【発明を実施するための形態】
【００１７】
この発明の最良の形態は、データ受信側で必要な書き込みアドレスをデータ送信側で生成すること及びその書き込みアドレスの受信側への伝送を含んで実現される。
具体的には、データ送信装置は、データ伝送単位でデータを順次入力する入力手段と、前記データ伝送単位毎の前記データを受信側記憶手段に記憶させるための書き込みアドレスを生成するアドレス生成手段と、生成された前記書き込みアドレスを前記データ伝送単位毎の前記データに付加する付加手段と、該付加手段によって前記書き込みアドレスが付加された前記データを前記データ伝送単位で順次伝送する送信手段とを備えてなる。また、データ受信装置は、前記送信手段から伝送される前記データを前記データ伝送単位で受信する受信手段と、前記受信側記憶手段と、前記受信手段によって順次受信した前記データを、当該データに付加された前記書き込みアドレスで指定される前記受信側記憶手段の記憶位置に記憶させる記憶制御手段とを備えてなる。
【００１８】
また、別の形態のデータ送信装置は、可変長のデータ伝送単位でデータを順次入力する入力手段と、入力される前記データ伝送単位毎の前記データのデータ長を計測する計測手段と、前記データ伝送単位毎の前記データを受信側記憶手段に記憶させるための書き込みアドレスの先頭値を、直前データに与えられた前記書き込みアドレスの先頭値と前記データ長とに基づいて算出生成するアドレス生成手段と、該アドレス生成手段によって算出生成された前記書き込みアドレスの先頭値を前記データ伝送単位毎の前記データに付加する付加手段と、該付加手段によって前記書き込みアドレスの先頭値が付加された前記データを前記データ伝送単位で順次伝送する送信手段とを備えてなる。また、別の形態のデータ受信装置は、前記送信手段から伝送される前記データを前記データ伝送単位で受信する受信手段と、前記受信側記憶手段と、前記受信手段によって順次受信した前記データを、当該データに付加された前記書き込みアドレスの先頭値で指定される前記受信側記憶手段の記憶位置に記憶させる記憶制御手段とを備えてなる。
【実施形態１】
【００１９】
図１は、この発明の実施形態１であるライトアドレス通知型再送制御機能を有する通信システムの電気的構成を示すブロック図、図２は、同ライトアドレス通知型再送制御機能を有する通信システムの送信データバッファの格納領域の構成例を示す図、図３は、同ライトアドレス通知型再送制御機能を有する通信システムの受信データバッファの構成例を示す図、また、図４は、同ライトアドレス通知型再送制御機能を有する通信システムで送受信されるフレームフォーマットの構成例を示す図である。
この実施形態のライトアドレス通知型再送制御機能を有する通信システム１は、受信データのエラー時に行われるデータの再送の前後における受信データバッファのライト・リード処理の複雑化を除き得るシステムに係り、図１に示すように、そのデータ送信装置１０とデータ受信装置１１０とは、データ送信装置１０からデータ受信装置１１０への伝送路３０と、データ受信装置１１０からデータ送信装置１０への伝送路１３０とで接続されている。
【００２０】
そして、データ送信装置１０は、ＳＱＮ付加回路１１と、フレーム長計数カウンタ１２と、ライトアドレス（ＷＡＤＲ）算出回路１３と、送信データバッファ１４と、ライトアドレス（ＷＡＤＲ）付加回路１５と、送信データバッファ制御回路１６と、フレーム生成回路１８と、フレーム検査回路１９と、ＡＣＫ受信回路２０と、再送タイマ２１とを有して構成される一方、データ受信装置１１０は、フレーム検査回路１１１と、ＳＱＮ検出回路１１２と、ライトアドレス（ＷＡＤＲ）検出回路１１３と、受信データバッファ制御回路１１４と、受信データバッファ１１５と、ＡＣＫ生成回路１１６と、受信データバッファサイズ通知手段１１７と、フレーム生成回路１１８とを有して構成されている。
【００２１】
先ず、上述したデータ送信装置１０の各構成要素の各各について説明する。
ＳＱＮ付加回路１１は、入力されるＫ番目の可変長であるフレームＫ用データ（Ｋは１以上の正の整数）（データ伝送単位毎のデータ）に応答してフレーム（データ伝送単位）毎に１ずつインクリメントした送信シーケンス番号（ＳＱＮ（Ｋ）：Ｋは１以上の正の整数）をフレームＫ用データに付加して送信データバッファ１４へ供給する回路である。
【００２２】
フレーム長計数カウンタ１２は、入力されるフレームＫ用データに応答してそのフレームＫのペイロードデータサイズＬ（Ｋ）（データ長）を計数してライトアドレス算出回路１３に供給する回路であり、ライトアドレス算出回路１３は、受信データバッファ１１５への該フレームＫの書き込みアドレスの先頭値（以下、ライトアドレス先頭値という）ＷＡＤＲ（Ｋ）を次式
ＷＡＤＲ（Ｋ）＝ＷＡＤＲ（Ｋ−１）＋Ｌ（Ｋ−１）    ……（１）
但し、ＷＡＤＲ（Ｋ−１）は直前のフレームＫ−１のライトアドレス先頭値、Ｌ（Ｋ−１）はフレームＫ−１のペイロードデータサイズである。
により算出してそのライトアドレス先頭値を送信データバッファ１４へ供給する回路である。また、ライトアドレス算出回路１３は、ＷＡＤＲ（Ｋ）が受信データバッファサイズＢmaxを超過しないようにする制御も行う。
【００２３】
送信データバッファ１４は、フレーム毎に、フレームＫ用データとＳＱＮ番号とライトアドレス先頭値とを格納する一方、送信データバッファ制御回路１６から読み出し制御線１７を介して与えられる読み出し指示により、フレームＫ用データ、ＳＱＮ番号及びライトアドレス先頭値を読み出してライトアドレス（ＷＡＤＲ）付加回路１５に供給する記憶手段である。
送信データバッファ１４へのフレームの格納態様は、図２に示すように、送信ＳＱＮ番号の若番より順番に、各フレームのＳＱＮ番号、ライトアドレス先頭値ＷＡＤＲ（Ｋ）、そしてペイロードデータを格納して行く如きものである。図２では、アドレス先頭にＳＱＮ（１）を記してあるが、送信データバッファ１４をリングメモリ構成としている場合には、必ずしもアドレス先頭にＳＱＮ（１）が格納されているとは限らない。
【００２４】
ライトアドレス（ＷＡＤＲ）付加回路１５は、各フレームの送信ＳＱＮ領域とＷＡＤＲ領域に送信データバッファ１４から受け取る送信ＳＱＮ（Ｋ）とＷＡＤＲ（Ｋ）を設定して送信データバッファ制御回路１６へ転送する回路である。
送信データバッファ制御回路１６は、ライトアドレス付加回路１５から受け取るフレームをフレーム生成回路１８へ転送する一方、再送タイマ２１の受信ＳＱＮ番号対応のタイマがタイムアウトしていないとき、ＡＣＫ受信回路２０から受け取るＳＱＮ番号に対応するペイロードデータ格納領域の開放を行って他のフレームの書き込みを可能にするほか、再送タイマ２１から再送指示を受け取るときには読み出し制御線１７を介して送信データバッファ１４に読み出し指示を送出してＡＣＫ受信回路２０から受け取るＳＱＮ番号に該当するフレーム（ＳＱＮ（Ｋ）、ＷＡＤＲ（Ｋ）及びペイロードデータ）を送信データバッファ１４から再度読み出してフレーム生成回路１８へ渡す制御手段である。
【００２５】
フレーム生成回路１８は、送信データバッファ制御回路１６からのフレームにさらにヘッダとトレイラとを付加して下り伝送路３０へ送信すると共に、送信ＳＱＮ番号を再送タイマ２１へ転送する回路である。
下り転送路３０を経て転送される可変長フレームのフォーマットを図４に示す。フレームＫは、ヘッダ領域、送信ＳＱＮ値（Ｋ）、ライトアドレス先頭値ＷＡＤＲ（Ｋ）、ペイロードデータ、トレイラで構成される。このうち、ヘッダ部には、ペイロードのLength情報を含んでいても良く、また、ＩＥＥＥ802.3委員会が規定するイーサネット（登録商標）のように、フレームヘッダ中にペイロードのLength情報を含くまないフレームであっても良い。また、フレーム生成回路１８で付加されるトレイラの例としては、フレーム誤り用のＣＲＣ値である。
【００２６】
再送タイマ２１は、フレーム生成回路１８から受け取る送信ＳＱＮ番号対応のタイマの計時を開始すると共に後述するＡＣＫ受信回路２０から受け取る受信ＳＱＮ番号対応のタイマがタイムアウトしていないか否かを監視しており、ＡＣＫ受信回路２０から受信ＳＱＮ値の入力がなく所定時間経過してタイムアウトする時に当該ＳＱＮ番号及び再送指示を送信データバッファ制御回路１６へ送出する制御回路手段である。
【００２７】
フレーム検査回路１９は、上り伝送路１３０を介して受信するＡＣＫフレームのＣＲＣ検査を行ってフレーム誤りの存否を確認してＡＣＫフレームをＡＣＫ受信回路２０へ転送すると共に、上り伝送路１３０から受信されるＢmax通知フレームをライトアドレス算出回路１３へ転送する回路である。
ＡＣＫ受信回路２０は、フレーム検査回路１９から受け取るＡＣＫフレームに設定されている受信ＳＱＮ番号を取り出して送信データバッファ制御回路１６及び再送タイマ２１へ転送する回路である。
【００２８】
次に、上述したデータ受信装置１１０の各構成要素の各各について説明する。
フレーム検査回路１１１は、下り転送路３０を介して受信されるフレームのヘッダとトレイラ（ＣＲＣ値）の検査を行って、正常受信ならばそのフレームをＳＱＮ検出回路１１２へ転送するが、受信フレームに異常があるならばそのフレームを破棄する回路である。
ＳＱＮ検出回路１１２は、受け取るフレームに設定されているＳＱＮ番号を取り出してＡＣＫ生成回路１１６へ転送すると共に、そのフレームをライトアドレス（ＷＡＤＲ）検出回路１１３へ転送する回路である。ライトアドレス検出回路１１３は、受け取るフレームのライトアドレス先頭値（受信ＷＡＤＲ（Ｋ）値）を取り出してそのライトアドレス先頭値とフレームとを受信データバッファ制御回路１１４へ転送する回路である。
【００２９】
受信データバッファ制御回路１１４は、受け取ったライトアドレス先頭値に基づく受け取ったフレームの受信データバッファ１１５への書き込み制御を行う回路である。受信データバッファ１１４は、受け取ったライトアドレス先頭値に基づいて受け取ったフレームのペイロードデータを格納するほか、受信データバッファサイズＢmaxを受信データバッファサイズ通知手段１１７へ送出する回路手段である。
受信データバッファ１１５へのフレームの格納態様は、図３に示すように、受信ＳＱＮ番号の若番より順番に、各フレームのペイロードデータを格納し得る如きものである。図３では、アクセス先頭にＳＱＮ＝１を記してあるが、受信データバッファ１１５をリングメモリ構成としている場合には、必ずしもアドレス先頭にＳＱＮ（１）が格納されているとは限らない。
【００３０】
ＡＣＫ生成回路１１６は、ＳＱＮ検出回路１１２から受け取る受信ＳＱＮ値からＡＣＫフレーム用ペイロードデータを生成し、これをフレーム生成回路１１８へ転送する回路である。受信データバッファサイズ通知手段１１７は、受信データバッファ１１５から受け取った受信データバッファサイズＢmaxの通知フレームを生成してフレーム生成回路１１８へ転送する通知手段である。
フレーム生成回路１１８は、ＡＣＫ生成回路１１６から受け取るＡＣＫフレーム用ペイロードデータをＡＣＫフレーム（正常受信通知ともいう）として上り転送路１３０へ送出するほか、受信データバッファサイズ通知手段１１７からの受信データバッファサイズＢmax通知フレームを上り転送路１３０へ送出する回路である。
【００３１】
次に、図１乃至図４を参照して、この実施形態の動作を説明する。
この実施形態のライトアドレス通知型再送制御機能を有する通信システム１において、フレームの送受信を行うのに先立って、データ受信装置１１０からデータ送信装置１０へ、受信データバッファ１１５のバッファサイズＢmaxを通知する。この通知は、ペイロードにＢmax値を格納したＢmax通知フレームをフレーム生成回路１１８、上り伝送路１３０、フレーム検査回路１９経由でライトアドレス算出回路１３に送り込んで行う。この通知は、受信データバッファ１１５のバッファサイズに変更がなければ、一度のみでよい。
【００３２】
まず、上記バッファサイズＢmaxが通知された後のデータ送信装置１０の動作から説明する。
フレームＫ用データ（Ｋは１以上の正の整数）がＳＱＮ付加回路１１に入力されると、ＳＱＮ付加回路１１は、フレーム毎に１ずつインクリメントした送信シーケンス番号（ＳＱＮ（Ｋ）：Ｋは１以上の正の整数）をフレームＫ用データに付加して送信データバッファ１４へ転送する。
また、各フレーム用データは、フレーム長計数カウンタ１２に入力される。フレーム長計数カウンタ１２は、入力されたフレーム用データに応答してそのフレームＫのペイロードデータサイズＬ（Ｋ）を計数してライトアドレス算出回路１３に供給する。
【００３３】
ライトアドレス算出回路１３は、受信データバッファ１１５へのライトアドレス先頭値ＷＡＤＲ（Ｋ）を式（１）により直前のフレームＫ−１のＷＡＤＲ（Ｋ−１）及びＬ（Ｋ−１）から算出してそのライトアドレス先頭値を送信データバッファ１４へ転送する。また、ライトアドレス算出回路１３は、算出されるライトアドレス先頭値ＷＡＤＲ（Ｋ）が受信データバッファサイズＢmaxを超過しないようにする制御も行う。
【００３４】
送信データバッファ１４は、フレーム毎に、フレームＫ用データと、ＳＱＮ番号と、ライトアドレス先頭値とを格納する一方、読み出し制御線１７を介しての送信データバッファ制御カウンタ１２からの読み出し指示により、ライトアドレス先頭値と、送信ＳＱＮ番号と、フレームＫ用データとを読み出してライトアドレス（ＷＡＤＲ）付加回路１５に供給する。
送信データバッファ１１へのフレームの格納態様の例は、上述したように、送信ＳＱＮ番号の若番より順番に、ＳＱＮ番号、ライトアドレス先頭値ＷＡＤＲ（Ｋ）、そしてペイロードデータを格納する如きものであるが（図２）、これに限らない。例えば、図２では、アクセス先頭にＳＱＮ（１）を記してあるが、送信データバッファ１１をリングメモリ構成としている場合には、必ずしもアドレス先頭にＳＱＮ（１）が格納されるとは限らない。
【００３５】
ライトアドレス付加回路１５は、各フレームの送信ＳＱＮ領域とＷＡＤＲ領域に送信データバッファ１４から受け取る送信ＳＱＮ（Ｋ）とＷＡＤＲ（Ｋ）を設定して送信データバッファ制御回路１６へ転送する。
送信データバッファ制御回路１６は、ライトアドレス付加回路１５から受け取るフレームをフレーム生成回路１８へ転送する。
フレーム生成回路１８は、送信データバッファ制御回路１６からのフレームにさらにヘッダとトレイラとを付加して下り伝送路３０へ送信する。フレーム生成回路１８で付加されるトレイラの例は、フレーム誤り用のＣＲＣ値である。
フレーム生成回路１８は、また、送信ＳＱＮ番号を再送タイマ２１へ転送する。再送タイマ２１は、そのＳＱＮ番号対応のタイマの計時を開始する。
【００３６】
上述のようにして、下り伝送路３０に送信されたフレームは、データ受信装置１１０で受信される。
そのフレームをフレーム検査回路１１１が受信すると、フレーム検査回路１１１は、フレームのヘッダとトレイラ（ＣＲＣ値）の検査を行って、正常受信ならばそのフレームをＳＱＮ検出回路１１２へ転送するが、受信フレームに異常があるならばそのフレームを破棄する。
【００３７】
ＳＱＮ検出回路１１２は、受け取るフレームに設定されているＳＱＮ番号（ＳＱＮ（Ｋ））を取り出してＡＣＫ生成回路１１６へ転送すると共に、そのフレームをライトアドレス検出回路１１３へ転送する。
ライトアドレス検出回路１１３は、受け取るフレームのライトアドレス先頭値（受信ＷＡＤＲ（Ｋ）を取り出してそのライトアドレス先頭値とフレームとを受信データバッファ制御回路１１４へ転送する。
受信データバッファ制御回路１１４は、受け取ったライトアドレス先頭値に基づいて受け取ったフレームを受信データバッファ１１５に書き込む。
【００３８】
上述のように、データ受信装置１１０でフレームを正常に受信すると、受信ＳＱＮ番号（ＳＱＮ（Ｋ））が、ＳＱＮ検出回路１１２からＡＣＫ生成回路１１６へ転送され、ＡＣＫ生成回路１１６で生成されたＡＣＫ信号（ＡＣＫフレーム用ペイロードデータ）がＡＣＫフレームを生成するフレーム生成回路１１８へ転送される。
フレーム生成回路１１８は、生成したＡＣＫフレームを上り転送路１３０を介してデータ送信装置１０へ返送する。
【００３９】
そのＡＣＫフレームを受け取るデータ送信装置１０では、そのフレーム検査回路１９は、ＡＣＫフレームをＡＣＫ受信回路２０へ転送する。ＡＣＫ受信回路２０は、ＡＣＫフレームから受信ＳＱＮ値を得て、これを送信データバッファ制御回路１６及び再送タイマ２１へ送る。
再送タイマ２１は、受信ＳＱＮ値対応のタイマがタイムアウトしていないことを判定（判別）し、その場合には、再送指示を送信データバッファ制御回路１６に送出しない。
これに応答して、送信データバッファ制御回路１６は、ＡＣＫ受信回路２０から受け取る受信ＳＱＮ値に対応するペイロードデータ格納領域の開放を行って他のフレームの書き込みを可能にする。
【００４０】
また、上述のように、データ受信装置１１０で受信するフレームが異常であることが検出されてそのフレームが破棄され、ＳＱＮ検出回路１１２から受信ＳＱＮ値がＡＣＫ生成回路１１６へ送られず、この場合にはデータ受信装置１１０からデータ送信装置１０へＡＣＫフレームが返されない。
一方、データ送信装置１０の再送タイマ１９では、送信フレームのＳＱＮ値対応のタイマが、タイムアウトしているか否かを監視しており、その送信フレームがデータ受信装置１１０で破棄されて上記送信フレームのＳＱＮ値対応のタイマが、タイムアウトするときには、再送タイマ１９からタイムアウトしたＳＱＮ値対応の再送指示が送信データバッファ制御回路１６へ送られる。
【００４１】
この再送指示を受けた送信データバッファ制御回路１６は、読み出し制御線１７を介して送信データバッファ１４に読み出し指示を送出して再送タイマ１９から受け取ったＳＱＮ番号に対応するＳＱＮ（Ｋ）、ＷＡＤＲ（Ｋ）及びペイロードデータを送信データバッファ１４から再度読み出してフレーム生成回路１８へ渡す。
このとき送信データバッファ１４から読み出されるフレームＫ用データと、ＳＱＮ番号と、ライトアドレス先頭値は、破棄された送信フレームの送信時に読み出されたフレームＫ用データと、ＳＱＮ番号と、ライトアドレス先頭値と同一である。
したがって、その再送されたフレームが、データ受信装置１１０で、正常に、受信され、受信データバッファ１１５に書き込まれる記憶場所は、再送なしに受信データバッファ１１５に書き込まれたなら、書き込まれるであろう記憶場所と同一となる。つまり、アドレスの連続性が担保される。このことは、受信データバッファ１１５からのリードでも同じである。
【００４２】
このように、この実施形態によれば、ライトアドレス通知型再送制御機能を有する通信システムの受信データバッファへのライトでも、また、そこからのリードでも、再送の有無によって記憶場所の変更を要することなく、受信データバッファへのアクセスを可能にしたから、受信データバッファでのライト又はリード処理を簡略化することが可能になり、伝送の広帯域化や、特に受信側の回路規模の削減を達成し得る。
【実施形態２】
【００４３】
図５は、この発明の実施形態２であるライトアドレス通知型再送制御機能を有する通信システムの電気的構成を示すブロック図、図６は、同ライトアドレス通知型再送制御機能を有する通信システムで送受されるフレームフォーマットを示す図、図７は、同ライトアドレス通知型再送制御機能を有する通信システムの送信データバッファ内の格納態様を示す図、また、図８は、同ライトアドレス通知型再送制御機能を有する通信システムの受信データバッファ内の格納態様を示す図である。
【００４４】
この実施形態の構成が、実施形態１のそれと大きく異なる点は、フレームのペイロードを複数のデータブロックに分け、データブロック毎の再送制御を行うようにした点である。
すなわち、この実施形態のライトアドレス通知型再送制御機能を有する通信システム１Ａは、図５に示すように、データ送信装置５０のＳＱＮ付加回路１１と送信データバッファ５５との間にデータブロック分割回路５４を設け、フレーム検査回路６０と送信データバッファ制御回路５７との間にＡＣＫ／ＮＡＣＫ受信回路６１を設ける一方、データ受信装置５１０のＳＱＮ検出回路１１２とライトアドレス検出回路（ＷＡＤＲ検出回路）５１３との間にデータブロック検査回路５１２を設け、ＳＱＮ検出回路１１２及びデータブロック検査回路５１２とフレーム生成回路５１８との間にＡＣＫ／ＮＡＣＫ生成回路５１６を設けて、その主要部が構成されている。
【００４５】
データブロック分割回路５４は、入力されるフレームＫ用データ（Ｋは１以上の正の整数）を、図６に示すように、Ｎ個の固定長データブロック（固定長ペイロードデータともいう）ＤＡＴＡ（Ｋ，ｎＫ）（ｎ＝１，２，…，Ｎのうちの１つ）に分割し、分割された固定長ペイロードデータ毎に、データブロック番号（ＢＮＵＭ値ともいう）（ＢＮＵＭ（ｎＫ））、及びアドレスオフセット値Ｏ（ｎＫ）を生成して送信データバッファ５５に転送する回路である。
【００４６】
ＡＣＫ／ＮＡＣＫ受信回路６１は、フレーム検査回路６０から受け取るフレームがＡＣＫフレームであるときは、ＡＣＫフレームから取り出されるＡＣＫ種別及び受信ＳＱＮ番号（受信ＳＱＮ値ともいう）を送信データバッファ制御回路５７及び再送タイマ６２へ、また、受け取るフレームがＮＡＣＫフレームであるときは、ＮＡＣＫフレームから取り出されるＮＡＣＫ種別、並びに受信ＳＱＮ値及びエラーデータブロック番号ＢＮＵＭ（ｎＫ）（ＢＮＵＭ値ともいう）を送信データバッファ制御回路５７及び再送タイマ６２へ転送する回路である。
【００４７】
データブロック検査回路５１２は、固定長ペイロード毎にＣＲＣ検査を行い、そのデータブロックがエラーデータブロックＤＡＴＡ（Ｋ，ｎＫ）であるとき、そのエラーデータブロック番号ＢＮＵＭ（ｎＫ）（エラーＢＮＭ値ともいう）をＡＣＫ／ＮＡＣＫ生成回路５１６へ転送する一方、データブロックが正常であるとき固定長データブロックＤＡＴＡ（Ｋ，ｎＫ）を、ライトアドレス先頭値（受信ＷＡＤＲ（Ｋ）値）及び当該データブロック対応（ＢＮＵＭ（Ｋ）対応）のアドレスオフセットＯ（ｎＫ）と共にライトアドレス検出回路５１３に転送する回路である。
【００４８】
ＡＣＫ／ＮＡＣＫ生成回路５１６は、ＳＱＮ検出回路１１１からの受信ＳＱＮ番号及びデータブロック検査回路５１２からのエラーＢＮＵＭ値から受信フレームに対するＡＣＫ／ＮＡＣＫフレーム用ペイロードデータを生成する回路である。
ＡＣＫ／ＮＡＣＫ生成回路５１６の動作を具体的に言えば、上記受信ＳＱＮ番号のフレームにエラーデータブロックが無かった場合にはＡＣＫ信号を生成し、フレーム生成回路５１８からＡＣＫフレームとして上り転送路１３０へ送出する一方、エラーデータブロックＤＡＴＡ（Ｋ，ｎＫ）があった場合にはＮＡＣＫ信号を生成し、フレーム生成回路５１８からエラーデータブロックのＮＡＣＫフレーム（異常受信通知）として上り伝送路１３０へ送出する。
【００４９】
また、この実施形態のデータ送信装置５０の構成要素のうちの次の構成要素に実施形態１と若干異なる点を有する。
送信データバッファ５５は、データブロック分割回路５４からの固定長ペイロードデータ、固定長ペイロードデータ番号（ＢＮＵＭ（ｎＫ））及びアドレスオフセット値Ｏ（ｎＫ）と、ライトアドレス算出回路５３からのライトアドレス先頭値（ＷＡＤＲ（Ｋ））とをこれらの情報の単位で読み出し可能に格納する。
ライトアドレス付加回路５６は、送信データバッファ制御回路５７から読み出し線５８を介して与えられる読み出し指示に応答して送信データバッファ５５から読み出される固定長ペイロードデータ、固定長ペイロードデータ番号（ＢＮＵＭ（ｎＫ））、アドレスオフセット値Ｏ（ｎＫ）及びライトアドレス先頭値（ＷＡＤＲ（Ｋ））を送信しようとするフレームの対応する格納領域に格納して送信データバッファ制御回路５７へ転送する。
【００５０】
送信データバッファ制御回路５７は、ライトアドレス付加回路５６からのフレームをフレーム生成回路１８へ渡すこと及びＡＣＫ／ＮＡＣＫ受信回路６１からのＡＣＫ種別及び受信ＳＱＮ値に応答しての開放処理動作は同じであるが、再送タイマ６２からの再送指示とＡＣＫ／ＮＡＣＫ受信回路６１からのＮＡＣＫ種別、受信ＳＱＮ値及びＢＮＵＭ値とを受けてのデータブロック再送処理動作は異なる。すなわち、データブロック再送処理動作は、受信ＳＱＮ値で指定されるフレームのうちのＢＮＵＭ値対応の固定長ペイロードデータ、ライトアドレス先頭値及びアドレスオフセット値が再送されるべき対象とされる。
【００５１】
フレーム検査回路６０は、上り伝送路１３０を経て受信されるＡＣＫフレーム  又はＮＡＣＫフレームをＡＣＫ／ＮＡＣＫ受信回路４５へ転送することに差異がある。
再送タイマ６２は、一定時間内にＡＣＫフレームを受信しないときの再送指示を送信データバッファ制御回路５７へ転送することは同じであるが、一定時間内にＮＡＣＫフレームを受信する又は一定時間内にＮＡＣＫフレームを受信しないときは、送信データバッファ制御回路５７へ再送指示を転送する。
【００５２】
また、この実施形態のデータ受信装置５１０の構成要素のうちの次の構成要素に実施形態１と若干異なる点を有する。
ライトアドレス検出回路５１３は、データブロック検査回路５１２から入力される受信ＷＡＤＲ（Ｋ）値とアドレスオフセット値Ｏ（ｎＫ）とからライトアドレス［ＷＡＤＲ（Ｋ）＋Ｏ（ｎＫ）］を生成して対応する固定長データブロックＤＡＴＡ（Ｋ，ｎＫ）と共に受信データバッファ制御回路５１４に転送する回路である。
受信データバッファ制御回路５１４は、ライトアドレス検出回路５１３から入力される固定長データブロックＤＡＴＡ（Ｋ，ｎＫ）を受信データバッファ１１５のライトアドレス［ＷＡＤＲ（Ｋ）＋Ｏ（ｎＫ）］に格納させる回路である。
フレーム生成回路５１８は、ＡＣＫ／ＮＡＣＫ生成回路５１６からのＡＣＫフレーム又はＮＡＣＫフレーム及び受信データバッファサイズ通知手段１１７からのＢmax通知フレームを上り伝送路１３０へ送出する回路である。
この構成要素以外の、この実施形態の構成要素は、実施形態１と同じであるので、同一構成部分には同一の参照番号を付して、その逐一の説明は省略する。
【００５３】
次に、図４乃至図７を参照して、この実施形態の動作について説明する。
この実施形態の受信システム１Ａにおいて、フレームの送受信を行うのに先立って、データ受信装置５１０からデータ送信装置５０へ、受信データバッファ１１５のバッファサイズＢmaxを通知する。この通知は、実施形態１と同様、ペイロードにバッファサイズのＢmax値を格納したＢmax通知フレームをフレーム生成回路５１８、上り伝送路１３０、フレーム検査回路６０経由でライトアドレス算出回路１３に送り込んで行う。この通知は、受信データバッファ１１５のサイズに変更がなければ、一度行うだけでよい。
【００５４】
上記バッファサイズのＢmax値が通知された状態において、先ず、通信システム１Ａの送信側の動作について説明する。
フレームＫ用データ（Ｋは１以上の正の整数）がＳＱＮ付加回路１１に入力されると、ＳＱＮ付加回路１１は、フレーム毎に１ずつインクリメントした送信シーケンス番号（ＳＱＮ（Ｋ）：Ｋは１以上の正の整数）をフレームＫ用データに付加してデータブロック分割回路５４へ供給する。
また、各フレーム用データは、フレーム長計数カウンタ１２に入力される。フレーム長計数カウンタ１２は、入力されたフレーム用データに応答してそのフレームＫのペイロードデータサイズＬ（Ｋ）を計数してライトアドレス算出回路１３に供給する。
【００５５】
ライトアドレス算出回路１３は、受信データバッファ１１５へのライトアドレス先頭値ＷＡＤＲ（Ｋ）を式（１）により直前のフレームＫ−１のＷＡＤＲ（Ｋ−１）及びＬ（Ｋ−１）から算出してそのライトアドレス先頭値を送信データバッファ５５へ転送する。ライトアドレス算出回路１３は、算出されるライトアドレス先頭値ＷＡＤＲ（Ｋ）が、フレーム検査回路６０から供給されるＢmax通知フレームで通知される受信データバッファサイズのＢmax値を超過しないようにする制御も行う。
【００５６】
データブロック分割回路５４は、入力されるフレームＫ用データを、図６に示すように、Ｎ個の固定長データブロック（固定長ペイロードデータ）（データブロックともいう）ＤＡＴＡ（Ｋ，ｎＫ）に分割し、分割された固定長データブロックＤＡＴＡ（Ｋ，ｎＫ）毎の、データブロック番号ＢＮＵＭ（ｎＫ）及びアドレスオフセット値Ｏ（ｎＫ）を生成し、分割された固定長データブロックＤＡＴＡ（Ｋ，ｎＫ）、データブロック番号ＢＮＵＭ（ｎＫ）及びアドレスオフセット値Ｏ（ｎＫ）を送信データバッファ５５に転送する。
【００５７】
送信データバッファ５５は、フレーム毎に、ＳＱＮ（Ｋ）、ＷＡＤＲ（Ｋ）、データブロック、データブロック毎のＢＮＵＭ（ｎＫ）及びＯ（ｎＫ）をこれらの情報の単位で読み出し可能に格納する（図６参照）一方、送信データバッファ制御回路５７から読み出し制御線５８を介して与えられる読み出し指示の内容、すなわち、フレーム送信のときはフレーム全体を、又はデータブロックの再送のときは当該データブロックＤＡＴＡ（Ｋ，ｎＫ）、ＷＡＤＲ（Ｋ）及びＯ（ｎＫ）を読み出してライトアドレス（ＷＡＤＲ）付加回路５６に供給する。
送信データバッファ５５へのフレームの格納態様の例は、図７に示すように、送信ＳＱＮ番号の若番より順番に、ＳＱＮ値（ＳＱＮ（Ｋ））、ライトアドレス先頭値ＷＡＤＲ（Ｋ）、データブロック番号ＢＮＵＭ（ｎＫ）、アドレスオフセット値Ｏ（ｎＫ）、そして固定長ペイロードデータＤＡＴＡ（Ｋ，ｎＫ）を格納する如きものである。
【００５８】
ライトアドレス（ＷＡＤＲ）付加回路５６は、各フレームの送信ＳＱＮ領域、ＷＡＤＲ領域、ＢＮＵＭ領域及びアドレスオフセット領域のそれぞれに送信データバッファ１１から受け取る送信ＳＱＮ値、ＷＡＤＲ（Ｋ）、ＢＮＵＭ（ｎＫ）及びＯ（ｎＫ）を設定して送信データバッファ制御回路５７へ転送する。
送信データバッファ制御回路５７は、ライトアドレス付加回路５６から受け取るフレームをフレーム生成回路１８へ転送する。
【００５９】
フレーム生成回路１８は、送信データバッファ制御回路５７からのフレームにさらにヘッダとトレイラとを付加して伝送路３０へ送信すると共に、送信ＳＱＮ値を再送タイマ６２へ転送する。フレーム生成回路１８で付加されるトレイラの例は、フレーム誤り用のＣＲＣ値である。
再送タイマ６２は、フレーム生成回路１８から受け取る送信ＳＱＮ値の再送タイマのカウントを開始すると共に、ＡＣＫ／ＮＡＣＫ生成回路６１から受け取る受信ＳＱＮ値対応のタイマがタイムアウトしていないか否かの監視に入る。
【００６０】
次に、通信システム１Ａの受信側の動作について説明する。
下り伝送路３０を介してＳＱＮ検出回路１１２がフレームを受け取ると、そのフレームに設定されているＳＱＮ値を取り出してＡＣＫ／ＮＡＣＫ生成回路５１６へ転送すると共に、そのフレームをデータブロック検査回路５１２へ転送する。
【００６１】
データブロック検査回路５１２は、フレームのデータブロック毎にＣＲＣ検査を行う。データブロックについての検査結果が正常データブロックであることを示す場合には、ライトアドレス検出回路５１３が、そのデータブロックについてのライトアドレスとして、ライトアドレス先頭値（受信ＷＡＤＲ（Ｋ））とアドレスオフセット値Ｏ（ｎＫ）とから、そのデータブロックのライトアドレスとしてＷＡＤＲ（Ｋ）＋Ｏ（ｎＫ）を生成し、当該データブロックとそのライトアドレスとを受信データバッファ制御回路５１４へ渡して当該データブロックを受信データバッファ１１５の上記ライトアドレスに格納する。
また、ＡＣＫ／ＮＡＣＫ制御回路５１６は、ＳＱＮ検出回路１１２からの受信ＳＱＮ値からＡＣＫ信号を生成し、これをフレーム生成回路５１８へ入力してＡＣＫフレームとして上り伝送路１３０を介してデータ送信装置５０へ送信する。
【００６２】
そのデータ送信装置５０のフレーム検査回路６０がＡＣＫフレームをＡＣＫ／ＮＡＣＫ受信回路６１へ転送し、ＡＣＫ種別と受信ＳＱＮ値を送信データバッファ制御回路５７及び再送タイマ６２へ転送する。再送タイマ６２は、ＡＣＫ種別と受信ＳＱＮ値が一定時間内に受信するので、再送指示を出力しない。
ＡＣＫ種別と受信ＳＱＮ値を受け取った送信データバッファ制御回路５７は、受信ＳＱＮ値対応のペイロードの格納領域の開放を行って他のフレームの書き込みに備える。
【００６３】
データブロックについての検査結果が、エラーデータブロックＤＡＴＡ（Ｋ，ｎＫ）であることを示す場合には、データブロック検査回路５１２は、そのデータブロックを破棄し、ＢＮＵＭ（ｎＫ）をＡＣＫ／ＮＡＣＫ生成回路５１６へ転送する。ＡＣＫ／ＮＡＣＫ検査回路５１６は、ＳＱＮ検出回路１１２から入力される受信ＳＱＮ値とデータブロック検査回路５１２から入力されるＢＮＵＭ値からＮＡＣＫ信号を生成し、フレーム生成回路５１８からＮＡＣＫフレームを上り伝送路１３０に送信する。
【００６４】
データ送信装置５０のフレーム検査回路６０でＮＡＣＫフレームを受信すると、ＣＲＣ検査を行い、フレーム誤りが無いことを確認し、そのフレームをＡＣＫ／ＮＡＣＫ受信回路６１へ転送する。ＡＣＫ／ＮＡＣＫ受信回路６１は、そのフレームからＮＡＣＫ種別、受信ＳＱＮ値及びＢＮＵＭ値を取り出し、送信データバッファ制御回路５７及び再送タイマ６２へ転送する。
再送タイマ６２は、ＮＡＣＫ種別、受信ＳＱＮ値及びＢＮＵＭ値を一定時間内に受信することに応答して再送指示を送信データバッファ制御回路５７へ送出する。また、再送タイマ６２は、一定時間内にＮＡＣＫ種別、受信ＳＱＮ値及びＢＮＵＭ値を受信しないことに応答して再送指示を送信データバッファ制御回路５７へ送出する。
【００６５】
送信データバッファ制御回路５７は、ＡＣＫ／ＮＡＣＫ受信回路６１からのＮＡＣＫ種別、受信ＳＱＮ値及び受信ＢＮＵＭ値と再送タイマ６２からの再送指示とに基づいて、受信ＳＱＮ値で決まるフレームについてのライトアドレス先頭値（ＷＡＤＲ（Ｋ））と、受信ＢＮＵＭ値対応のデータブロックデータ及びアドレスオフセット値の読み出し指示を読み出し線５８を介して送信データバッファ５５へ送る。送信データバッファ５５から読み出された各情報はフレーム生成回路１８でフレーム化されて下り伝送路３０へ送信される。
また、送信データバッファ制御回路５７は、一定時間内にＮＡＣＫ種別、受信ＳＱＮ値及びＢＮＵＭ値を受信せず、再送タイマ６２から再送指示が送出されるときは、タイムアウト対応のＳＱＮ値で決まるフレームの再送制御を行う。
【００６６】
下り伝送路３０を経て伝送されて来たフレームをデータ受信装置５１０のＳＱＮ検出回路１１２を経て受信したデータブロック検査回路５１２は、フレームの再送データブロックにエラーがないとき、そのフレームをライトアドレス検出回路５１３に転送する。
ライトアドレス検出回路５１３は、データブロックの正常受信の場合について上述したと同様にして、そのデータブロックについてのライトアドレスとして、ライトアドレス先頭値（受信ＷＡＤＲ（Ｋ））とアドレスオフセット値Ｏ（ｎＫ）とから、そのデータブロックのライトアドレスとしてＷＡＤＲ（Ｋ）＋Ｏ（ｎＫ）を生成し、当該データブロックとそのライトアドレスとを受信データバッファ制御回路５１４へ渡して当該データブロックを受信データバッファ１１５の上記ライトアドレスに格納する。
また、ＡＣＫ／ＮＡＣＫ制御回路５１６からは、エラーデータブロックであったデータブロックデータＤＡＴＡ（Ｋ，ｎＫ）に対するＡＣＫフレームをフレーム生成回路５１８を介してデータ受信装置５０へ返送する。
【００６７】
データ送信装置５０のＡＣＫ／ＮＡＣＫ受信回路６１が、そのＡＣＫフレームを受信すると、当該ＡＣＫフレームで通知されたデータブロック領域の開放を行い、他のフレームの対応データブロックの書き込みを可能にする。
なお、エラーデータブロックであったデータブロックデータＤＡＴＡ（Ｋ，ｎＫ）に対するＡＣＫフレーム以外にエラーデータブロックがない場合には、当該フレームのＳＱＮ値に対応するフレーム領域の開放を行い、他のフレームのペイロードデータの書き込みを可能にする。
【００６８】
上述のように、データブロック別に当該データブロックのライトアドレスが定まるから、たとえデータブロックがエラーで受信されて当該データブロックが破棄されたとしても、エラーデータブロックで受信されたデータブロックが正常に受信される場合のライトアドレスは、受信データバッファ１１５のアドレス空間（図８）では、シーケンス番号順に連続したアドレスとなる。
したがって、受信データバッファ１１５の読み出し側の処理が容易になり、小型化、広帯域化を享受し得る。
なお、図８では、各フレーム内のライトアドレス先頭値ＷＡＤＲ（Ｋ）＋Ｏ（ｎＫ）がそのまま受信データバッファ１１５のライトアドレスであるが、各フレームの相対関係が変わらなければ、ＷＡＤＲ（Ｋ）に一律にオフセット値を加算したアドレスとしてもよい。
【００６９】
このように、この実施形態によれば、ライトアドレス通知型再送制御機能を有する通信システムの受信側へのフレームのペイロードの分割においても、実施形態１と同効を得ることができる。その効果は、データブロック単位で得られる。
【００７０】
以上、この発明の実施形態を、図面を参照して詳述してきたが、この発明の具体的な構成は、これらの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもそれらはこの発明に含まれる。
例えば、実施形態は、フレームの送信又は受信の制御をハードウェア構成で行う例について説明したが、それらの制御をソフトウェア制御で代替して構成することもできる。
また、フレームの正常受信のときに、受信データバッファへの書き込みを行うようにしているが、受信の正常又は異常を問わず、書き込みを行い、再送されて正常に受信されるフレームを上書きするようにしてもよい。
また、アドレスオフセット値を各データブロックに付加する例について説明したが、データブロック長が共通である場合には、必ずしもデータブロック毎に付加しなくてもよい。
また、書き込みアドレスは、フレームのペイロードデータサイズの計測以外の手段、例えば、固定長ペイロードデータであるときはそのサイズを保持する手段を設けて生成するように構成してもよい。また、書き込みアドレスの生成態様は、書き込みアドレス先頭値を基準にしなくてもよい。
【産業上の利用可能性】
【００７１】
この発明は、データ伝送単位でデータを送受信する各種の通信システムに適用できる。
【図１】
2010027064.tif 000003
【図２】
2010027064.tif 000004
【図３】
2010027064.tif 000005
【図４】
2010027064.tif 000006
【図５】
2010027064.tif 000007
【図６】
2010027064.tif 000008
【図７】
2010027064.tif 000009
【図８】
2010027064.tif 000010
【図９】
2010027064.tif 000011
【図１０】
2010027064.tif 000012
【図１１】
2010027064.tif 000013
【図１２】
2010027064.tif 000014
【国際調査報告】
2010027064.tif 000015
2010027064.tif 000016