(57)【要約】  半導体記憶装置を具備する半導体集積回路装置及び電子機器であって、半導体記憶装置のメモリセルアレイを構成するメモリセルに対し、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対しても半導体記憶装置の正常特性や動作を維持することが可能な電圧を供給することができる半導体集積回路装置及び電子機器を提供する。  半導体集積回路装置(100)は、複数のメモリセル(MC)を有するメモリセルアレイ(10)を備えた半導体記憶装置(1)と、メモリセル(MC)の特性をモニタするモニタ回路(2)と、半導体記憶装置(1)に接続され、半導体記憶装置(1)への電源供給を行う電圧出力回路(4b)とを具備し、電圧出力回路(4b)は、モニタ回路(2)の出力に応じて出力電圧を変化させるように構成されている。
2010146640.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリセルを有するメモリセルアレイを備えた半導体記憶装置と、
前記メモリセルの特性をモニタするモニタ回路と、
前記半導体記憶装置に接続され、前記半導体記憶装置への電源供給を行う電圧出力回路とを具備し、
前記電圧出力回路は、前記モニタ回路の出力に応じて出力電圧を変化させるように構成されている半導体集積回路装置。
【請求項２】
前記電圧出力回路は、第１及び第２電圧出力回路を含み、前記第１及び第２電圧出力回路は、前記半導体記憶装置に選択的に接続されるように構成されており、前記第２電圧出力回路は、前記モニタ回路の出力に応じて出力電圧を変化させるように構成されている請求項１に記載の半導体集積回路装置。
【請求項３】
前記第２電圧出力回路は、前記モニタ回路の出力に応じて印加される電圧を分圧する可変抵抗を有し、前記可変抵抗の分圧比率に応じて出力電圧を変化させるように構成されている請求項２に記載の半導体集積回路装置。
【請求項４】
前記第１及び第２電圧出力回路のうち、前記半導体記憶装置に接続される電圧出力回路を切り替える電源供給切替手段を具備し、
前記電源供給切替手段は、前記第１電圧出力回路と前記半導体記憶装置とを接続する第１モードにおいて、前記第１電圧出力回路への電源供給を許容し且つ前記第２電圧出力回路への電源供給を阻止し、前記第２電圧出力回路と前記半導体記憶装置とを接続する第２モードにおいて、前記第２電圧出力回路への電源供給を許容し且つ前記第１電圧出力回路への電源供給を阻止するように構成されている請求項２に記載の半導体集積回路装置。
【請求項５】
前記第２電圧出力回路の出力電圧は、前記第１電圧出力回路よりも低いように構成されている請求項２に記載の半導体集積回路装置。
【請求項６】
前記モニタ回路は、前記半導体記憶装置の前記メモリセルアレイに含まれるメモリセルと同一の構成のメモリセルを少なくとも１つ以上有するメモリセルアレイ部と、一端部が外部電源に接続され且つ他端部が前記メモリセルアレイ部の電源線に接続されている抵抗部とを有し、前記抵抗部の他端側における電圧値を前記メモリセルの特性として出力するように構成されている請求項１に記載の半導体集積回路装置。
【請求項７】
前記モニタ回路の出力をデジタル化する検知回路を具備し、
前記検知回路は、前記モニタ回路の出力電圧と１以上の基準電圧との比較を行う１以上の比較器を有している請求項６に記載の半導体集積回路装置。
【請求項８】
前記検知回路は、前記１以上の比較器の出力データを保持する１以上の保持回路を有し、
前記比較器は、所定の第１信号によって出力を開始するように構成され、
前記保持回路は、前記第１信号より所定時間経過後に送られる第２信号によってそのときの前記比較器からの出力データを取り込み、保持するように構成されている請求項７に記載の半導体集積回路装置。
【請求項９】
前記第２信号は、前記第１信号から生成された信号であり、前記検知回路は、前記第１信号が前記比較器に到達してから所定時間遅れて前記第２信号が前記保持回路に到達するように構成されている請求項８に記載の半導体集積回路装置。
【請求項１０】
前記第１の信号は、前記半導体記憶装置に入力される請求項８に記載の半導体集積回路装置。
【請求項１１】
前記モニタ回路の前記メモリセルアレイ部を構成するメモリセルの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるモニタ回路制御部を有している請求項６に記載の半導体集積回路装置。
【請求項１２】
前記モニタ回路制御部は、前記半導体記憶装置と共通の入力信号に基づいて前記モニタ回路の前記メモリセルアレイ部を構成するメモリセルの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるように構成されている請求項１１に記載の半導体集積回路装置。
【請求項１３】
前記半導体記憶装置と共通の入力信号は、前記半導体記憶装置を制御するクロック周波数を規定するクロック信号と、前記半導体記憶装置の前記メモリセルの動作モードを切り替えるチップイネーブル信号とを含み、
前記モニタ回路制御部は、前記クロック信号に同期して前記チップイネーブル信号に応じて前記メモリセルアレイ部のメモリセルの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるように構成されている請求項１２に記載の半導体集積回路装置。
【請求項１４】
前記電圧出力回路は、第１及び第２電圧出力回路を含み、前記第１及び第２電圧出力回路は、前記半導体記憶装置に選択的に接続されるように構成され、前記第２電圧出力回路は、前記モニタ回路の出力に応じて出力電圧を変化させるように構成されており、
前記モニタ回路は、前記抵抗部に並列接続されたスイッチ素子を有し、
前記スイッチ素子は、前記半導体記憶装置と前記第１電圧出力回路とが接続された場合にオンし、前記半導体記憶装置と前記第２電圧出力回路とが接続された場合にオフするように構成されている請求項６に記載の半導体集積回路装置。
【請求項１５】
前記半導体記憶装置の書き込み動作時において前記半導体記憶装置の前記メモリセルアレイの電源電圧を前記モニタ回路の出力に応じて変化させ、前記半導体記憶装置の読み出し動作時において前記半導体記憶装置の前記メモリセルアレイのワード線電圧を前記モニタ回路の出力に応じて変化させるように構成されている請求項１から１４の何れかに記載の半導体集積回路装置。
【請求項１６】
前記半導体記憶装置の書き込み時において、前記モニタ回路の出力に応じて、前記半導体記憶装置の前記メモリセルアレイの電源電圧を変化させる書込み支援回路と、
前記半導体記憶装置の読み出し時において、前記モニタ回路の出力に応じて、前記半導体記憶装置の前記メモリセルアレイのワード線電圧を駆動するワード線ドライバの電源電圧を変化させる読出し支援回路を備える請求項１５に記載の半導体集積回路装置。
【請求項１７】
請求項１から１６の何れかに記載の半導体集積回路装置と、
前記半導体集積回路装置を制御するクロック周波数を規定するクロック信号を生成するクロック生成回路と、
前記モニタ回路の出力に応じて前記クロック生成回路で生成されるクロック信号のクロック周波数を変化させるコントローラとを具備する電子機器。
【請求項１８】
複数のメモリセルを有するメモリセルアレイを備えた半導体記憶装置及び前記メモリセルの特性をモニタするモニタ回路を備えた半導体集積回路装置と、
前記半導体記憶装置に接続され、前記半導体記憶装置への電源供給を行う電圧出力回路と、
前記モニタ回路の出力に応じて前記電圧出力回路の出力電圧を変化させるコントローラとを具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置を具備する半導体集積回路装置及び電子機器に関する。
【背景技術】
【０００２】
半導体集積回路装置においては、製造プロセスの微細化により、半導体集積回路装置の主要な構成要素であるトランジスタのしきい値電圧の製造ばらつきが大きくなってきている。トランジスタのしきい値電圧がばらつくと半導体集積回路装置の正常な特性や動作が確保できない問題が生じ得るため、これを是正する方法が検討されている。【０００３】
また近年、半導体集積回路装置においては、プロセスの微細化に伴い、トランジスタのリーク電流の増加が問題となっている。加えてシステムの高機能化に伴い、搭載される半導体記憶装置の容量も増加傾向にあるため、半導体集積回路装置においては、搭載される半導体記憶装置のメモリセルアレイの消費電力が、システム全体の消費電力のうちで大きな割合を占めるに至っている。したがって、半導体集積回路装置の低消費電力化を実現するには、半導体記憶装置におけるメモリセルアレイの消費電力を低減することが必須となっている。【０００４】
トランジスタのしきい値電圧の製造ばらつき増大とリーク電流低減化の問題に関し、例えば、特許文献１には、トランジスタのしきい値電圧に対するスタンバイ電流の依存性に着目して、トランジスタのしきい値電圧の製造ばらつきに応じて、スタンバイ電流の低減に効果のある基板バイアスを制御する構成が開示されている。具体的には、ＭＯＳ回路を構成するトランジスタのしきい値電圧の製造仕上がりをモニタして、モニタ結果に応じて、ＭＯＳ回路におけるリーク電流が最も小さくなるような基板バイアス電圧を設定している。【０００５】
一方、メモリセルのトランジスタのバイアス状態が弱くなるとメモリセルのデータ保持能力が失われてしまい、記憶していたデータが消去されてしまうため、半導体記憶装置に供給する電源電圧は、半導体記憶装置のメモリセルアレイを構成する全てのメモリセルがデータを保持することができる電圧以上の範囲で設定する必要がある。【０００６】
また、メモリセルを構成するトランジスタのしきい値電圧の製造ばらつきが増大すると、半導体記憶装置の通常動作時において、メモリセルの書き込み動作や読み出し動作についての動作マージンが縮小する。このようなしきい値電圧のばらつきの増大に対して、アシスト回路が搭載される。アシスト回路は、通常動作時にメモリセルに供給される電源電圧を調整することでメモリセルの動作マージンを拡大するものである。従来より、半導体集積回路装置外部の試験装置により、メモリセルを構成するトランジスタのしきい値電圧の仕上がりをモニタし、当該モニタ結果に応じて、アシスト量を設定する手法は公知である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２００３／０９４２３５号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の半導体集積回路装置には、以下のような課題があった。トランジスタのしきい値電圧の製造ばらつきの増大に伴い、チップ毎にリーク電流が最小となる最適な基板バイアスが異なる。そのため、製造直後の検査工程において、半導体集積回路装置外部の試験装置により、メモリセルのトランジスタのしきい値電圧の仕上がりを検出して、当該検出結果に応じて、同じく半導体集積回路装置外部の試験装置により、最適な基板バイアスの設定をプログラムしていた。このような検査工程を別途設けることは検査コストの増大を招く。また、経年変化によりメモリセルアレイのトランジスタの特性が変化することもあるため、製造直後の検査工程において得られたトランジスタの特性に基づいて電圧を設定するだけでは、メモリセルの特性に応じた電源電圧を長期的に得ることは困難である。【０００９】
本発明は、以上のような課題を解決すべくなされたものであり、半導体記憶装置を具備する半導体集積回路装置及び電子機器であって、半導体記憶装置のメモリセルアレイを構成するメモリセルに対し、検査コストを増大させることなく、長期の使用に対しても半導体記憶装置の正常な特性や動作を維持することが可能な電圧を供給することができる半導体集積回路装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体集積回路装置は、複数のメモリセルを有するメモリセルアレイを備えた半導体記憶装置と、前記メモリセルの特性をモニタするモニタ回路と、前記半導体記憶装置に接続され、前記半導体記憶装置への電源供給を行う電圧出力回路とを具備し、前記電圧出力回路は、前記モニタ回路の出力に応じて出力電圧を変化させるように構成されている。【００１１】
上記構成を備えた半導体集積回路装置によれば、モニタ回路によりモニタされたメモリセルの特性に応じて、電圧出力回路が半導体記憶装置へ供給する電圧を変化させるため、半導体記憶装置のメモリセルアレイを構成するメモリセルに対し、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対しても半導体記憶装置の正常特性や動作を維持することが可能な電圧を供給することができる。即ち、半導体記憶装置のスタンバイ時において、モニタ回路によりモニタされたメモリセルの特性に応じてメモリセルアレイに電源供給を行う電圧出力回路の出力を変化させることで、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対してもメモリセルのリーク電流特性及びデータ保持特性を十分に満足し得る電源電圧を供給することができる。また、半導体記憶装置の通常動作時において、モニタ回路によりモニタされたメモリセルの特性に応じて電圧出力回路の出力を変化させることで、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対しても適切な動作マージンが得られる電圧をメモリセルに供給することができる。【００１２】
前記電圧出力回路は、第１及び第２電圧出力回路を含み、前記第１及び第２電圧出力回路は、前記半導体記憶装置に選択的に接続されるように構成されており、前記第２電圧出力回路は、前記モニタ回路の出力に応じて出力電圧を変化させるように構成されてもよい。この構成によれば、半導体記憶装置に電源供給する第１及び第２電圧出力回路が選択的に切り替えられるため、第１電圧出力回路の接続時と第２電圧出力回路の接続時とで、半導体記憶装置に供給する電源電圧を切り替えることができる。そして、２つの電圧出力回路のうち第２電圧出力回路を半導体記憶装置のスタンバイモードの電源供給に充てて、この第２電圧出力回路が供給する電源電圧をメモリセルの特性に応じて変化させることができるため、メモリセルへの書き込み及び読み出し動作に影響を与えることなくリーク電流特性及びデータ保持特性を十分に満足する電源電圧を供給することができる。【００１３】
前記第２電圧出力回路は、前記モニタ回路の出力に応じて印加される電圧を分圧する可変抵抗を有し、前記可変抵抗の分圧比率に応じて出力電圧を変化させるように構成されてもよい。これにより、可変抵抗の分圧比率に応じて出力電圧が変化するため、半導体記憶装置に供給する電源電圧をモニタ回路の出力に応じて高精度に変化させることができる。【００１４】
前記半導体集積回路装置は、前記第１及び第２電圧出力回路のうち、前記半導体記憶装置に接続される電圧出力回路を切り替える電源供給切替手段を具備し、前記電源供給切替手段は、前記第１電圧出力回路と前記半導体記憶装置とを接続する第１モードにおいて、前記第１電圧出力回路への電源供給を許容し且つ前記第２電圧出力回路への電源供給を阻止し、前記第２電圧出力回路と前記半導体記憶装置とを接続する第２モードにおいて、前記第２電圧出力回路への電源供給を許容し且つ前記第１電圧出力回路への電源供給を阻止するように構成されてもよい。これにより、前記第１及び第２電圧出力回路のうち、半導体記憶装置に接続されていない電圧出力回路への電源供給が阻止されるため、電力消費をより低く抑えることができる。【００１５】
前記第２電圧出力回路の出力電圧は、前記第１電圧出力回路よりも低いように構成されてもよい。この構成によれば、出力電圧を変化させ得る第２電圧出力回路の出力電圧が第１電圧出力回路の出力電圧より低いため、第２電圧出力回路を半導体記憶装置のスタンバイモード時に当該半導体記憶装置と接続することにより、低消費電力を実現しつつ、リーク電流特性及びデータ保持特性を満足するような電源電圧を半導体記憶装置に供給することができる。【００１６】
前記モニタ回路は、前記半導体記憶装置の前記メモリセルアレイに含まれるメモリセルと同一の構成のメモリセルを少なくとも１つ以上有するメモリセルアレイ部と、一端部が外部電源に接続され且つ他端部が前記メモリセルアレイ部の電源線に接続されている抵抗部とを有し、前記抵抗部の他端側における電圧値を前記メモリセルの特性として出力するように構成されてもよい。この構成によれば、抵抗部を外部電源とメモリセルアレイ部の電源線との間に設けることで、抵抗部の電源線側の電圧値がモニタ回路のメモリセルアレイ部におけるリーク電流による電圧値を示すこととなる。従って、半導体記憶装置のメモリセルアレイと同一の構成を有するメモリセルアレイ部のリーク電流による電圧値が半導体記憶装置のメモリセルの特性として出力されるため、半導体記憶装置におけるメモリセルのリーク電流特性をより高精度にモニタすることができる。【００１７】
前記半導体集積回路は、前記モニタ回路の出力をデジタル化する検知回路を具備し、前記検知回路は、前記モニタ回路の出力電圧と１以上の基準電圧との比較を行う１以上の比較器を有していてもよい。これにより、モニタ回路から出力された電圧値が１以上の比較器によってデジタル化されるため、電圧出力回路の出力電圧の調整を容易且つ多段的に行うことができる。【００１８】
前記検知回路は、前記１以上の比較器の出力データを保持する１以上の保持回路を有し、前記比較器は、所定の第１信号によって出力を開始するように構成され、前記保持回路は、前記第１信号より所定時間経過後に送られる第２信号によってそのときの前記比較器からの出力データを取り込み、保持するように構成されてもよい。この構成によれば、モニタ回路から出力された電圧値のうち、第１信号が送られてから所定時間経過後に第２信号が送られたときの電圧値に基づいて半導体記憶装置に供給される電源電圧を変化させるため、電源投入直後等においてモニタ回路の出力特性が安定しない場合のモニタ回路出力を半導体記憶装置へ供給する電源電圧を変化させる基準として用いないようにすることができ、半導体記憶装置に対して安定した電源供給を行うことができる。【００１９】
前記第２信号は、前記第１信号から生成された信号であり、前記検知回路は、前記第１信号が前記比較器に到達してから所定時間遅れて前記第２信号が前記保持回路に到達するように構成されてもよい。このように、第２信号を第１信号から生成された信号とすることにより、回路構成を簡単にすることができる。【００２０】
また、前記第１信号は、前記半導体記憶装置に入力されてもよい。【００２１】
前記半導体集積回路装置は、前記モニタ回路の前記メモリセルアレイ部を構成するメモリセルの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるモニタ回路制御部をさらに具備していてもよい。これにより、半導体記憶装置のメモリセルの状態に応じてモニタ回路のメモリセルアレイ部におけるメモリセルの状態がＬｏｗ又はＨｉｇｈレベルに切り替えられるため、モニタ回路のメモリセルの長期使用による特性変化を半導体記憶装置のメモリセルの特性変化に近づけることができ、長期使用においても供給する電源電圧を高精度に調整することができる。【００２２】
前記モニタ回路制御部は、前記半導体記憶装置と共通の入力信号に基づいて前記モニタ回路の前記メモリセルアレイ部を構成するメモリセルの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるように構成されてもよい。これにより、メモリセルアレイ部のメモリセルの状態が半導体記憶装置のメモリセルの状態を切り替える入力信号に基づいて切り替えられるため、メモリセルアレイ部のメモリセルの特性変化を半導体記憶装置のメモリセルの特性変化により近づけることができる。【００２３】
前記半導体記憶装置と共通の入力信号は、前記半導体記憶装置を制御するクロック周波数を規定するクロック信号と、前記半導体記憶装置の前記メモリセルの動作モードを切り替えるチップイネーブル信号とを含み、前記モニタ回路制御部は、前記クロック信号に同期して前記チップイネーブル信号に応じて前記メモリセルアレイ部のメモリセルの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるように構成されてもよい。これにより、メモリセルアレイ部のメモリセルの特性変化を半導体記憶装置のメモリセルの特性変化により近づけることができる。【００２４】
前記電圧出力回路は、第１及び第２電圧出力回路を含み、前記第１及び第２電圧出力回路は、前記半導体記憶装置に選択的に接続されるように構成され、前記第２電圧出力回路は、前記モニタ回路の出力に応じて出力電圧を変化させるように構成されており、前記モニタ回路は、前記抵抗部に並列接続されたスイッチ素子を有し、前記スイッチ素子は、前記半導体記憶装置と前記第１電圧出力回路とが接続された場合にオンし、前記半導体記憶装置と前記第２電圧出力回路とが接続された場合にオフするように構成されてもよい。この構成によれば、半導体記憶装置に電源供給する第１及び第２電圧出力回路が選択的に切り替えられるため、第１電圧出力回路の接続時と第２電圧出力回路の接続時とで、半導体記憶装置に供給する電源電圧を切り替えることができる。そして、２つの電圧出力回路のうち第２電圧出力回路を半導体記憶装置のスタンバイモードの電源供給用に設定することにより、スタンバイモードにおいて第２電圧出力回路が供給する電源電圧をメモリ回路から出力された電圧値に応じて変化させることができるため、メモリセルへの書き込み動作及び読み出し動作に影響を与えることなくリーク電流特性及びデータ保持特性を十分に満足する電源電圧を供給することができる。しかも、電源電圧を変化させることのない第１電圧出力回路の接続時においては、外部電源とメモリセルアレイ部とが短絡されるため、メモリセルアレイ部のメモリセルに供給される電圧を半導体記憶装置のメモリセルに供給される電圧に近づけることができ、メモリセルアレイ部のメモリセルの特性変化を半導体記憶装置のメモリセルの特性変化により近づけることができる。【００２５】
前記半導体集積回路装置は、前記半導体記憶装置の書き込み動作時において前記半導体記憶装置の前記メモリセルアレイの電源電圧を前記モニタ回路の出力に応じて変化させ、前記半導体記憶装置の読み出し動作時において前記半導体記憶装置の前記メモリセルアレイのワード線電圧を前記モニタ回路の出力に応じて変化させるように構成されてもよい。この構成によれば、半導体記憶装置の書き込み動作時及び読み出し動作時において半導体記憶装置に供給される電源電圧及びワード線電圧をモニタ回路の出力に応じて変化させるため、半導体記憶装置の書き込み動作及び読み出し動作に必要な電圧を十分に確保することができる。【００２６】
前記半導体集積回路装置は、前記半導体記憶装置の書き込み時において、前記モニタ回路の出力に応じて、前記半導体記憶装置の前記メモリセルアレイの電源電圧を変化させる書込み支援回路と、前記半導体記憶装置の読み出し時において、前記モニタ回路の出力に応じて、前記半導体記憶装置の前記メモリセルアレイのワード線電圧を駆動するワード線ドライバの電源電圧を変化させる読出し支援回路とを備えてもよい。この構成によれば、書き込み支援回路により、モニタ回路の出力に応じて調整された電圧が補助電圧としてメモリセルアレイに入力され、読出し支援回路により、モニタ回路の出力に応じて調整された電圧が補助電圧としてメモリセルアレイに入力される。これにより、製造ばらつきに応じた半導体記憶装置の書き込み及び読み出しの容易化が図れる。【００２７】
また、本発明に係る電子機器の一の態様は、上記構成を備えた半導体集積回路装置と、前記半導体集積回路装置を制御するクロック周波数を規定するクロック信号を生成するクロック生成回路と、前記モニタ回路の出力に応じて前記クロック生成回路で生成されるクロック信号のクロック周波数を変化させるコントローラとを具備するものである。上記構成を備えた電子機器によれば、モニタ回路によりモニタされたメモリセルの特性に応じて、電圧出力回路が半導体記憶装置へ供給する電圧を変化させるため、半導体記憶装置のメモリセルアレイを構成するメモリセルに対し、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対しても半導体記憶装置の正常特性や動作を維持することが可能な電圧を供給することができる。しかも、メモリセルの特性変化に応じてメモリセルの動作速度は変化するため、コントローラがこれに対応するようにクロック信号のクロック周波数を変化させることにより、半導体記憶装置のメモリセルを最適なクロック周波数で動作するように調整することができる。これにより電子機器の動作をより高速化することができる。【００２８】
また、本発明に係る電子機器の他の態様は、複数のメモリセルを有するメモリセルアレイを備えた半導体記憶装置及び前記メモリセルの特性をモニタするモニタ回路を備えた半導体集積回路装置と、前記半導体記憶装置に接続され、前記半導体記憶装置への電源供給を行う電圧出力回路と、前記モニタ回路の出力に応じて前記電圧出力回路の出力電圧を変化させるコントローラとを具備するものである。上記構成を備えた電子機器によれば、モニタ回路によりモニタされたメモリセルの特性に応じて、コントローラが電圧出力回路から半導体記憶装置へ供給する電圧を変化させるため、半導体記憶装置のメモリセルアレイを構成するメモリセルに対し、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対しても半導体記憶装置の正常特性や動作を維持することが可能な電圧を供給することができる。【００２９】
以下、特許請求の範囲及び明細書の記載に用いられる用語の定義について説明する。【００３０】
特許請求の範囲及び明細書にいう「メモリセルの特性」とは、メモリセルのトランジスタのしきい値電圧そのもの又はメモリセルのトランジスタのしきい値電圧に換算可能なパラメータを意味する。具体的には、例えば、メモリセルアレイのリーク電流又はその電圧換算値等である。【００３１】
特許請求の範囲及び明細書にいう「メモリセルの状態」とは、対応するメモリセルが書き込み状態（Ｈｉｇｈレベル）又は読み込み状態（Ｌｏｗレベル）の何れかの状態を意味する。【００３２】
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
【発明の効果】
【００３３】
本発明は以上に説明したように構成され、半導体記憶装置のメモリセルアレイを構成するメモリセルに対し、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対しても半導体記憶装置の正常特性や動作を維持することが可能な電圧を供給することができるという効果を奏する。即ち、その結果、本発明は、例えば、半導体記憶装置のスタンバイ時において、モニタ回路によりモニタされたメモリセルの特性に応じてメモリセルアレイに電源供給を行う電圧出力回路の出力を変化させることで、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対してもメモリセルのリーク電流特性及びデータ保持特性を十分に満足し得る電源電圧を供給することができるという効果を奏する。また、本発明は、例えば、半導体記憶装置の通常動作時において、モニタ回路によりモニタされたメモリセルの特性に応じて電圧出力回路の出力を変化させることで、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対しても適切な動作マージンが得られる電圧をメモリセルに供給することができるという効果を奏する。
【図面の簡単な説明】
【００３４】
【図１】図１は本発明の第１実施形態に係る半導体集積回路装置の概略構成を示すブロック図である。
【図２】図２は図１に示す半導体集積回路装置における半導体記憶装置のメモリセルアレイを構成するメモリセルを示す回路図である。
【図３】図３は図１に示す半導体集積回路装置におけるモニタ回路を示す概略回路図である。
【図４】図４は図１に示す半導体集積回路装置における検知回路を示す概略回路図である。
【図５】図５は図１に示す半導体集積回路装置における第２電圧出力回路４ｂを示す概略回路図である。
【図６】図６は本発明の第２実施形態に係る半導体集積回路装置における検知回路を示す概略回路図である。
【図７】図７は本発明の第３実施形態に係る半導体集積回路装置における電源供給切替手段を示す概略回路図である。
【図８】図８は本発明の第４実施形態に係る半導体集積回路装置を示す概略回路図である。
【図９】図９は図８に示す半導体集積回路装置における同期信号生成回路を示す概略回路図である。
【図１０】図１０は図８に示す半導体集積回路装置のタイミングチャートである。
【図１１】図１１は本発明の第６実施形態に係る半導体集積回路装置におけるモニタ回路を示す概略回路図である。
【図１２】図１２は本発明の第６実施形態に係る半導体集積回路を示す概略回路図である。
【図１３】図１３は本発明の第７実施形態に係る電子機器の概略構成を示すブロック図である。
【図１４】図１４は本発明の第８実施形態に係る電子機器の概略構成を示すブロック図である。
【図１５】図１５は半導体記憶装置のメモリセルにおけるしきい値電圧依存性を示したグラフである。
【発明を実施するための形態】
【００３５】
＜発明の概念＞
まず、本発明の概念について説明する。
【００３６】
半導体記憶装置を具備する半導体集積回路装置においては、半導体記憶装置のメモリセルアレイを構成するメモリセルにトランジスタが用いられている。また近年、半導体集積回路装置においては、プロセスの微細化に伴い、トランジスタのリーク電流の増加が問題となっている。さらにシステムの高機能化に伴い、搭載される半導体記憶装置の容量も増加傾向にあるため、半導体集積回路装置においては、搭載される半導体記憶装置のメモリセルアレイの消費電力が、システム全体の消費電力のうちで大きな割合を占めるに至っている。したがって、半導体記憶装置におけるメモリセルアレイの消費電力を低減することが求められている。
【００３７】
メモリセルアレイの消費電力を低減するためには、メモリセルの電源電圧を低電圧化することが有効である。特に、書き込み動作や読み出し動作を行わないスタンバイモードにおける消費電力低減のためには、メモリセルの電源電圧を低電圧化してリーク電流を低減させることが有効である。
【００３８】
しかし、メモリセルの電源電圧が所定の電圧以下になると、メモリセルのデータ保持能力が失われてしまい、記憶していたデータが消去されてしまうため、半導体記憶装置のメモリセルアレイを構成する全てのメモリセルがデータを保持することができる電圧以上の範囲で設定する必要がある。
【００３９】
また、前述したように、メモリセルアレイの微細化に伴い、製造されるトランジスタごとの特性、特に、しきい値電圧の製造ばらつきが顕在化している。トランジスタ毎のしきい値電圧の製造ばらつきが増大すると、メモリセルのリーク電流特性及びデータ保持特性を両立することが困難となってくる。このことを図１５を用いて説明する。図１５は半導体記憶装置のメモリセル電圧のしきい値電圧依存性を示したグラフである。図１５に示す特性ａ（ａ０，ａ１）は、リーク電流に関して製品規格を満足するためのメモリセルのリーク特性のしきい値電圧依存性であり、特性ｂは、メモリセルのデータ保持特性のしきい値電圧依存性である。即ち、半導体記憶装置のリーク電流に関する製品規格を満足するためには、メモリセルの電源電圧をこの特性ａよりも低電位にする必要があり、さらに低電圧でデータ保持を行うためには、メモリセルの電源電圧をこの特性ｂよりも高電位にする必要がある。また、しきい値電圧Ｖｔｈ１及びＶｔｈ２は、トランジスタのしきい値電圧の製造ばらつき量を規定したコーナー条件を示すものである。即ち、メモリセルのトランジスタは、製造のばらつきによってしきい値電圧がＶｔｈ１からＶｔｈ２の間で異なる値となり得る。
【００４０】
以上より、しきい値電圧がＶｔｈ１からＶｔｈ２の間でメモリセルのリーク電流特性及びデータ保持特性を両立させるためには、図１５（ａ）に示すように、メモリセルの電源電圧をメモリセルのトランジスタのしきい値電圧によらない固定電圧Ｖ０に設定することができれば簡単である。
【００４１】
ところが、図１５（ｂ）に示すように、メモリセルアレイの微細化に伴うトランジスタのリーク電流の増加と製品の更なる低消費電力要望によりリーク電流特性ａがａ０からａ１へ低電圧側にシフトすると、メモリセルの電源電圧をメモリセルのトランジスタのしきい値電圧によらない固定電圧に設定することが困難となる。図１５（ｂ）の例においては、メモリセルの電源電圧を固定電圧Ｖ１にすることは可能であるものの、トランジスタのしきい値電圧の製造ばらつきによって問題が生じ得る。即ち、しきい値電圧がＶｔｈ１付近に製造されたトランジスタにおいては、データ保持特性ｂについてはデータ保持電圧の下限値に対してマージンを得られるが、リーク電流特性ａ１についてはマージンがなく、製造ばらつきや経年劣化により、トランジスタのしきい値電圧がＶｔｈ１よりも低くなった場合にリーク電流特性を満足しないおそれがある。また、しきい値電圧がＶｔｈ２付近に製造されたトランジスタにおいては、リーク電流特性ａ１についてはリーク電流電圧の上限値に対してマージンを得られるが、データ保持特性ｂについてはマージンがなく、製造ばらつきや経年劣化により、しきい値電圧がＶｔｈ２よりも高くなった場合にデータ保持特性を満足しないおそれがある。
【００４２】
このような問題に対して、例えば、トランジスタのしきい値電圧に拘わらずリーク電流特性及びデータ保持特性の双方に対して十分なマージンを得るためには、図１５（ｃ）に示す電圧特性Ｖ２のように、トランジスタのしきい値電圧が高くなるほど供給する電源電圧をより高くすることが有効であり、トランジスタのしきい値電圧が低くなるほど供給する電源電圧をより低くすることが有効となる。
【００４３】
以上の原理を踏まえて、本発明に係る半導体集積回路装置及び電子機器は、半導体集積回路装置及び電子機器の内部でメモリセルのトランジスタのしきい値電圧の仕上がりをモニタして、モニタ結果に応じたメモリセルアレイの電源電圧を自動的に設定させることで、製造ばらつきによる特性ばらつきや長期使用による特性変動に対しても、検査コストを増大させることなく、リーク電流特性及びデータ保持特性を十分に満足し得る電源電圧を供給することができる。
【００４４】
続いて、以下に、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【００４５】
＜第１実施形態＞
まず、本発明の第１実施形態に係る半導体集積回路装置について説明する。図１は、本発明の第１実施形態に係る半導体集積回路装置の概略構成を示すブロック図である。
【００４６】
本実施の形態において、半導体集積回路装置１００は、図１に示すように、複数のメモリセルを有するメモリセルアレイ１０を備えた半導体記憶装置１を具備している。さらに、半導体集積回路装置１００は、半導体記憶装置１のメモリセルアレイ１０に電源電圧を出力する電圧出力回路を具備している。本実施形態においては、電圧出力回路として互いに出力電圧が異なる第１及び第２の電圧出力回路４ａ，４ｂを具備している。第１及び第２電圧出力回路４ａ，４ｂは、半導体記憶装置１と切替回路５を介して選択的に接続され、接続された第１又は第２電圧出力回路４ａ，４ｂは、半導体記憶装置１のメモリセルアレイ１０に電源電圧を供給する。
【００４７】
切替回路５は、外部からのモード選択信号ＭＳＥＬに応じて第１又は第２電圧出力回路４ａ，４ｂの何れか一方を半導体記憶装置１のメモリセルアレイ１０に接続する。具体的には、切替回路５は、半導体記憶装置１が通常動作モードのときに、半導体記憶装置１のメモリセルアレイ１０と第１電圧出力回路４ａとを接続し（第１モードと称する）、半導体記憶装置１がスタンバイモードのときに、半導体記憶装置１のメモリセルアレイ１０と第２電圧出力回路４ｂとを接続する（第２モードと称する）。
【００４８】
本実施形態においては、スタンバイモードにおけるリーク電流を低減させるために、第２電圧出力回路４ｂの出力電圧は、第１電圧出力回路４ａの出力電圧よりも低いように構成している。なお、本実施形態においては、互いに出力電圧が異なる２つの電圧出力回路４ａ，４ｂを備えた構成を例示しているが、本発明は半導体記憶装置１に供給される電源電圧を変化させることが可能な電圧出力回路を有する限りこれに限られず、１つの電圧出力回路において、適宜半導体記憶装置１に供給する電源電圧を変化させることとしてもよい。
【００４９】
半導体集積回路装置１００は、半導体記憶装置１のメモリセルアレイ１０の特性をモニタするモニタ回路２を具備している。モニタ回路２の出力は、検知回路３により検知され、デジタル化される。デジタル化されたモニタ回路２の出力は、第２電圧出力回路４ｂに入力される。そして、第２電圧出力回路４ｂの出力電圧は、デジタル化されたモニタ回路２の出力（即ち、検知回路３の出力）に応じて設定されるように構成されている。
【００５０】
上記構成によれば、メモリセルを構成するトランジスタのしきい値電圧の仕上がりに応じてモニタ回路２の出力が変化するため、当該出力の変化に応じて第２電圧出力回路４ｂの出力電圧が変化する。このように、半導体記憶装置１がスタンバイモードであるときのメモリセルアレイ１０の電源電圧をメモリセルのトランジスタのしきい値電圧の製造ばらつきに応じて、半導体集積回路内部にて設定されるように構成することにより、メモリセルのトランジスタのしきい値電圧の製造ばらつきや継続使用に伴う経年劣化に対しても、検査コストを増大させることなくメモリセルのトランジスタのしきい値電圧に応じた電源電圧制御を高精度に行うことができる。従って、メモリセルのトランジスタのしきい値電圧の製造ばらつきや経年劣化に対してもリーク電流特性及びデータ保持特性を十分に満足する電源電圧を供給することができる。
【００５１】
なお、メモリセルの特性は、メモリセルのトランジスタのしきい値電圧そのもの又はメモリセルのトランジスタのしきい値電圧に換算可能なパラメータであればよく、検出される値は、電流値であっても電圧値であっても構わない。
【００５２】
以下、各構成について詳しく説明する。図２は、図１に示す半導体集積回路装置における半導体記憶装置のメモリセルアレイを構成するメモリセルを示す回路図である。本実施形態におけるメモリセルＭＣは、２つのＰ型ＭＯＳトランジスタＱＰ１，ＱＰ２及び２つのＮ型ＭＯＳトランジスタＱＮ３，ＱＮ４を有するＣＭＯＳ回路を２つのＮ型ＭＯＳトランジスタＱＮ１，ＱＮ２で動作させる保持回路（ＣＭＯＳ型のＳＲＡＭメモリセル）として構成されている。なお、メモリセルＭＣを構成するトランジスタとしてＭＯＳトランジスタを用いているが、本発明はリーク電流が問題となる電界効果トランジスタであればこれに限られず、例えば、接合型の電界効果トランジスタを用いてもよい。また、メモリセルＭＣを相補型のＣＭＯＳ回路により構成しているが、Ｐ型又はＮ型の何れかのトランジスタのみで回路を構成してもよい。
【００５３】
Ｐ型ＭＯＳトランジスタＱＰ１，ＱＰ２のソース端子は、何れも電源線ＶＤＤＭに接続されている。Ｐ型ＭＯＳトランジスタＱＰ１，ＱＰ２のドレイン端子は、それぞれＮ型ＭＯＳトランジスタＱＮ３，ＱＮ４のドレイン端子に接続されている。Ｎ型ＭＯＳトランジスタＱＮ３，ＱＮ４のソース端子は何れも接地されている。Ｎ型ＭＯＳトランジスタＱＮ１，ＱＮ２のドレイン端子は、それぞれメモリセルＭＣに保持されるデータの読み出し又は書き込みを行う相補ビット線対ＢＬ，／ＢＬに接続されている。Ｎ型ＭＯＳトランジスタＱＮ１のソース端子は、Ｐ型ＭＯＳトランジスタＱＰ１及びＮ型ＭＯＳトランジスタＱＮ３のドレイン端子に接続され、Ｎ型ＭＯＳトランジスタＱＮ２のソース端子は、Ｐ型ＭＯＳトランジスタＱＰ２及びＮ型ＭＯＳトランジスタＱＮ４のドレイン端子に接続されている。Ｎ型ＭＯＳトランジスタＱＮ１，ＱＮ２のゲート端子は、何れも複数のメモリセルＭＣ列のうちから何れか一列を選択するワード線ＷＬに接続されている。
【００５４】
Ｐ型ＭＯＳトランジスタＱＰ１及びＮ型ＭＯＳトランジスタＱＮ３のドレイン端子並びにＮ型ＭＯＳトランジスタＱＮ３のソース端子の接続ノードは、メモリセルＭＣの記憶ノードＮ１となっており、Ｐ型ＭＯＳトランジスタＱＰ２及びＮ型ＭＯＳトランジスタＱＮ４のドレイン端子並びにＮ型ＭＯＳトランジスタＱＮ２のソース端子の接続ノードは、メモリセルＭＣの記憶ノードＮ２となっている。さらに、記憶ノードＮ１は、Ｐ型ＭＯＳトランジスタＱＰ２及びＮ型ＭＯＳトランジスタＱＮ４のゲート端子に接続され、記憶ノードＮ２は、Ｐ型ＭＯＳトランジスタＱＰ１及びＮ型ＭＯＳトランジスタＱＮ３のゲート端子に接続されている。
【００５５】
通常動作モードにおいて、ワード線ＷＬがＨｉｇｈレベルとなると、該当するメモリセルＭＣのＮ型ＭＯＳトランジスタＱＮ１，ＱＮ２がオンし、相補ビット線対ＢＬ，／ＢＬを介して記憶ノードＮ１，Ｎ２に対してデータの読み出し又は書き込みが行われる。一方、スタンバイモードにおいては、ワード線ＷＬがＬｏｗレベルとなり、メモリセルＭＣのＮ型ＭＯＳトランジスタＱＮ１，ＱＮ２がオフするため、記憶ノードＮ１，Ｎ２のデータがそのまま保持される。
【００５６】
半導体記憶装置１のメモリセルアレイ１０は、上記メモリセルＭＣが複数配列されて構成されている。また、本実施形態において、モニタ回路２のメモリセルアレイ部６は、半導体記憶装置１のメモリセルアレイ１０に含まれるメモリセルと同一の構成のメモリセルを少なくとも一つ以上有している。そして、モニタ回路２のメモリセルアレイ部６におけるメモリセルの特性（本実施形態においては後述するリーク電流）を検出することにより、半導体記憶装置１のメモリセルアレイ１０のメモリセルの特性を間接的に検出する。
【００５７】
図３は、図１に示す半導体集積回路装置におけるモニタ回路を示す概略回路図である。図３においては、モニタ回路２のメモリセルアレイ部６を構成するメモリセルを便宜上ＭＭＣとして表記しているが、当該メモリセルＭＭＣは図２に示す半導体記憶装置１のメモリセルＭＣと同一の構成を有している。モニタ回路２には、メモリセルアレイ部６の行方向に沿って配置された１本のモニタ回路用ワード線ＭＷＬ及び１本のモニタ回路用電源線ＭＶＬと、メモリセルアレイ部６の列方向に沿って配置されたｎ組のモニタ回路用相補ビット線対ＭＢＬｎ，／ＭＢＬｎ（ｎ＝０，１，…，ｎ−１）とが設けられている。そして、ｎ個のメモリセルＭＭＣがモニタ回路用ワード線ＭＷＬ及びモニタ回路用相補ビット線対ＭＢＬｎ，／ＭＢＬｎに接続されている。即ち、図２に示すメモリセルＭＣにおけるＰ型ＭＯＳトランジスタＱＰ１，ＱＰ２のソース端子が何れもモニタ回路用電源線ＭＶＬに接続され、Ｎ型ＭＯＳトランジスタＱＮ１，ＱＮ２のゲート端子が何れもモニタ回路用ワード線ＭＷＬに接続されている。さらに、Ｎ型ＭＯＳトランジスタＱＮ１，ＱＮ２のドレイン端子は、それぞれ対応するモニタ回路用相補ビット線対ＭＢＬｎ，／ＭＢＬｎに接続されている。なお、本発明は、複数のメモリセルＭＭＣごとの特性から統計的に半導体記憶装置１のメモリセルＭＣの特性をモニタするものであるため、メモリセルアレイ部６におけるメモリセルＭＭＣの数は、半導体記憶装置１のメモリセルＭＣの数と同じであってもよいし、異なっていてもよいが、メモリセルＭＭＣをなるべく多く接続する方がメモリセルＭＣの特性を高精度に検知するためには好ましい。
【００５８】
モニタ回路２は、本実施形態においては、半導体記憶装置１がスタンバイモードにあるときのメモリセルアレイ１０の電源電圧を調整するために設けられているため、メモリセルアレイ部６の各メモリセルＭＭＣは、データ保持状態を維持するようにバイアスされている。即ち、ワード線ＭＷＬはＬｏｗレベルに固定され且つ全ての相補ビット線対ＭＢＬｎ，／ＭＢＬｎは、Ｈｉｇｈレベルに固定されている。
【００５９】
さらにモニタ回路２は、一端部が外部電源ＶＤＤに接続され且つ他端部がメモリセルアレイ部６の電源線ＭＶＬに接続されている抵抗部である抵抗素子Ｒ１を有している。即ち、メモリセルアレイ部６のモニタ回路用電源線ＭＶＬには、外部電源ＶＤＤから供給される電源が抵抗素子Ｒ１を介して供給されている。モニタ回路２は、メモリセルアレイ部６のトランジスタのしきい値電圧をモニタするために設けられているが、本実施形態では抵抗素子Ｒ１の他端側のノードから検知回路３へ電圧値Ｖｍを出力するように構成されている。これにより、モニタ回路２は、外部電源ＶＤＤの電源電圧に対する抵抗素子Ｒ１の電圧降下を出力電圧Ｖｍとして出力する。この出力電圧Ｖｍは、外部電源電圧ＶＤＤ及びリーク電流Ｉｍを用いてＶｍ＝ＶＤＤ−Ｉｍ×Ｒ１と表せる。即ち、モニタ回路２の出力電圧Ｖｍからメモリセルアレイ部６のリーク電流Ｉｍを換算することが可能であり、このリーク電流Ｉｍから間接的にしきい値電圧の仕上がりをモニタしていることになる。
【００６０】
図４は、図１に示す半導体集積回路装置における検知回路を示す概略回路図である。検知回路３は、モニタ回路２から出力されたリーク電流による出力電圧Ｖｍを検知し、デジタル化して第２電圧出力回路４ｂへ出力する回路であり、モニタ回路２の出力電圧と１以上の基準電圧Ｖｒｅｆ（ｎ）（ｎ＝０，１，…，ｎ−１）との比較を行う１以上の比較器ＣＡｎ（ｎ＝０，１，…，ｎ−１）を有している。接続する比較器ＣＡｎの数ｎが出力されるデジタル値のビット数ｎとなる。
【００６１】
検知回路３は、比較器ＣＡｎの入力端子のそれぞれに、モニタ回路２の出力Ｖｍ及び基準電圧Ｖｒｅｆ（ｎ）が入力されるように構成されている。基準電圧Ｖｒｅｆ（ｎ）は、所定の固定電圧である。複数の基準電圧Ｖｒｅｆ（ｎ）においては、全て異なる電圧を有している。即ち、例えば、Ｖｒｅｆ（０）＞Ｖｒｅｆ（１）＞…＞Ｖｒｅｆ（ｎ−１）となっている。基準電圧Ｖｒｅｆ（ｎ）の値及び個数は、想定されるメモリセルＭＣの特性に応じて任意に設定される。
【００６２】
検知回路３において、比較器ＣＡｎのそれぞれは、入力されたモニタ回路２の出力電圧Ｖｍと基準電圧Ｖｒｅｆ（ｎ）とを比較し、その結果を比較器ＣＡｎの出力端子Ｑｎに出力する。例えば、比較器ＣＡｎの出力端子Ｑｎは、基準電圧Ｖｒｅｆ（ｎ）に対してモニタ回路２の出力Ｖｍが高い場合にＨｉｇｈレベルを出力する。つまり、出力端子Ｑｎの出力がモニタ回路２のアナログ出力Ｖｍをデジタル化したｎビット出力となる。例えば、Ｖｒｅｆ（０）＞Ｖｒｅｆ（１）＞…＞Ｖｒｅｆ（３）＞Ｖｍ＞Ｖｒｅｆ（４）＞…＞Ｖｒｅｆ（ｎ−１）であるとき、比較器ＣＡ０からＣＡ３は、出力電圧Ｖｍが基準電圧Ｖｒｅｆより低いため、Ｌｏｗレベルを出力し、比較器ＣＡ４からＣＡｎ−１は、出力電圧Ｖｍが基準電圧Ｖｒｅｆより高いため、Ｈｉｇｈレベルを出力する。従って、検知回路３の出力Ｑｎは、（Ｑ１，…，Ｑ３，Ｑ４，…，Ｑｎ−１）＝（Ｌ，…，Ｌ，Ｈ，…，Ｈ）となる。このように、モニタ回路２から出力された電圧値Ｖｍが１以上の比較器ＣＡｎによってデジタル化されるため、第２電圧出力回路４ｂの調整を容易且つ多段的に行うことができる。
【００６３】
図５は、図１に示す半導体集積回路装置における第２電圧出力回路４ｂを示す概略回路図である。第２電圧出力回路４ｂは、前述したように、モニタ回路２の出力に応じて出力電圧を変化させるように構成されている。具体的には、第２電圧出力回路４ｂは、モニタ回路２の出力に応じて印加される電圧を分圧する可変抵抗Ｒ２を有し、可変抵抗Ｒ２の分圧比率に応じて出力電圧を変化させるように構成されている。
【００６４】
可変抵抗Ｒ２には、モニタ回路２の出力Ｖｍをデジタル化した検知回路３の出力Ｑｎが入力され、当該出力Ｑｎに基づいて可変抵抗Ｒ２が出力Ｖｍを分圧比率ｒ２／ｒ１に分圧する。
【００６５】
第２電圧出力回路４ｂは、さらに基準電圧を発生させる基準電圧発生回路７と、基準電圧発生回路７で発生した基準電圧に基づいて可変抵抗Ｒ２によって分圧された電圧Ｖｄを比較して増幅する差動増幅器８と、差動増幅器８の出力に基づいて動作する出力トランジスタ９とを有している。出力トランジスタ９は、電源と可変抵抗Ｒ２との間に介挿されている。図５に示す出力トランジスタ９は、Ｎ型ＭＯＳトランジスタが用いられているが、本発明はこれに限られず、例えば、Ｐ型ＭＯＳトランジスタでもよいし、接合型のトランジスタでもよい。出力トランジスタ９及び可変抵抗Ｒ２の間のノードには、出力端子ＶＯが接続されており、当該出力端子ＶＯから出力される電圧が半導体記憶装置１に供給される電源電圧となる。
【００６６】
従って、モニタ回路２の出力電圧Ｖｍが変化するのに応じて、可変抵抗Ｒ２が出力電圧Ｖｍを分圧する分圧比率ｒ２／ｒ１が変化し、これによって電圧Ｖｄも変化する。この電圧Ｖｄに応じて差動増幅器８が出力トランジスタ９の動作を制御する。例えば、モニタ回路２のメモリセルアレイ部６においてリーク電流が増大すると、検知回路３に入力される電圧Ｖｍが低くなるため、分圧比率ｒ２／ｒ１は増大する。これにより、分圧された電圧Ｖｄが高くなり、差動増幅器８の出力電圧（出力トランジスタ９のゲート電圧）が低くなる。即ち、出力トランジスタ９にバイアスされる電圧が高くなるため、出力端子ＶＯにおける電圧が低くなり、半導体記憶装置１に供給する電源電圧が低くなる。そして、出力端子ＶＯにおける電圧は、可変抵抗Ｒ２にバイアスされる電圧となるため、第２電圧出力回路４ｂ内で出力端子ＶＯの出力電圧が保持される。このように、可変抵抗Ｒ２を用いることで、半導体記憶装置１に供給する電源電圧をモニタ回路２の出力に応じて高精度に変化させることができる。なお、可変抵抗Ｒ２の分圧比率ｒ２／ｒ１は、メモリセルＭＣにおいてデータを保持し得る下限電圧以上の電圧が出力端子ＶＯから出力されるように予め設定されている。このような電圧出力回路には、例えば可変出力のレギュレータが用いられる。なお、本実施形態においては、図示しないＤ／Ａ変換回路により検知回路３の出力Ｑｎをアナログ化した上で、可変抵抗Ｒ２に入力しているが、本発明はこれに限られない。また、本実施形態においては、検知回路３のｎビットの出力に対して１つの入力を有する可変抵抗Ｒ２（１つの可変抵抗部）を用いているが、分圧された電圧Ｖｄが得られる限りこれに限られず、例えば、検知回路３の出力が１ビットずつそれぞれ入力される複数の抵抗部を有していてもよい。
【００６７】
第１電圧出力回路４ａも第２電圧出力回路４ｂと略同一の構成を有している。ただし、第２電圧出力回路４ａは、一定の電源電圧を半導体記憶装置１に供給するため、可変抵抗Ｒ２を有していない（又は、可変抵抗Ｒ２において分圧比率が固定されている）。また、第１電圧出力回路４ａが出力する電源電圧は、第２電圧出力回路４ｂが出力する電源電圧より大きいため、出力トランジスタ９のサイズが第２電圧出力回路４ｂに適用されるものよりも大きいことが好ましい。
【００６８】
切替回路５は、半導体記憶装置１の動作モードに応じて変化するモード選択信号ＭＳＥＬによって半導体記憶装置１に接続する電圧出力回路４ａ，４ｂを切り替える電源供給切替手段として構成されている。即ち、例えば、半導体記憶装置１が通常動作モードとなった場合、モード選択信号ＭＳＥＬがＨｉｇｈレベルとなり、切替回路５が半導体記憶装置１と第１電圧出力回路４ａとを接続するように切り替える。また、半導体記憶装置１がスタンバイモードとなった場合、モード選択信号ＭＳＥＬがＬｏｗレベルとなり、切替回路５が半導体記憶装置１と第２電圧出力回路４ｂとを接続するように切り替える。
【００６９】
以上のように、本実施形態の半導体集積回路装置によれば、半導体記憶装置１のメモリセルアレイ１０を構成するメモリセルＭＣに対し、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや経年劣化に対してもリーク電流特性及びデータ保持特性を十分に満足し得る電源電圧を供給することができる。
【００７０】
＜第２実施形態＞
次に、本発明の第２実施形態に係る半導体集積回路装置について説明する。本実施形態が第１実施形態と異なる点は、検知回路が、１以上の比較器ＣＡｎの出力データを保持する１以上の保持回路を有していることである。図６は、本発明の第２実施形態に係る半導体集積回路装置における検知回路を示す概略回路図である。検知回路以外の構成については、第１実施形態と同様であるので説明を省略する。
【００７１】
本実施形態における検知回路１０３は、モニタ回路２の出力電圧と１以上の基準電圧Ｖｒｅｆ（ｎ）（ｎ＝０，１，…，ｎ−１）との比較を行う１以上の比較器ＣＢｎ（ｎ＝０，１，…，ｎ−１）を有している。検知回路１０３においても、第１実施形態における半導体集積回路装置１００の検知回路３と同様に、比較器ＣＢｎの入力端子のそれぞれに、モニタ回路２の出力Ｖｍ及び基準電圧Ｖｒｅｆ（ｎ）が入力されるように構成されている。さらに検知回路１０３は、比較器ＣＢｎのそれぞれの出力を保持する保持回路ＬＡｎ（ｎ＝０，１，…，ｎ−１）を有している。保持回路ＬＡｎは、論理回路の組合せにより構成された論理回路部Ｌ１により構成されている。なお、保持回路ＬＡｎは、入力されたデータを所定時まで保持し得る構成を有する限り特に限定されない。
【００７２】
比較器ＣＢｎは、所定の第１信号によって出力を確定するように構成されており、保持回路１０３は、第１信号より所定時間経過後に送られる第２信号によってそのときの比較器ＣＢｎからの出力データを取り込み、保持するように構成されている。具体的には、第２信号は、第１信号から生成された信号（本実施形態においては第１信号と共通の信号）であり、第１信号が比較器ＣＢｎに到達してから所定時間遅れて第２信号が保持回路ＬＡｎに到達するように構成されている。より詳しくは、第１信号は、電源投入時に半導体記憶装置に入力されるリセット信号ＲＳＴであり、検知回路１０３は、リセット信号ＲＳＴが入力される入力端子と比較器ＣＢｎのそれぞれとが接続され且つ当該入力端子と論理回路部Ｌ１とが遅延バッファ１１を介して接続されるように構成されている。
【００７３】
上記構成によれば、電源投入時等に生成されるリセット信号ＲＳＴが検知回路１０３に入力される。検知回路１０３に入力されたリセット信号ＲＳＴは、第１信号として比較器ＣＢｎのそれぞれに入力される。第１信号を受けたタイミングで比較器ＣＢｎは、モニタ回路２の出力電圧Ｖｍと各基準電圧Ｖｒｅｆ（ｎ）とを比較し、出力を確定する。また、リセット信号ＲＳＴは、遅延バッファ１１にも入力され、遅延バッファ１１の遅延時間で決まる所定の時間（リセット時間）経過後、第２信号として論理回路部Ｌ１に入力される。第２信号を受けたタイミングで保持回路ＬＡｎは、それぞれ対応する比較器ＣＢｎの出力データを取り込み、これを保持する。即ち、保持回路ＬＡｎは、リセット信号ＲＳＴを比較器ＣＢｎが受けてからリセット時間経過後におけるモニタ回路２の出力Ｖｍをデジタル化して保持する。従って、検知回路１０３の出力Ｑｎは、次回リセット信号ＲＳＴを受けるまで同じ値が出力され続ける。
【００７４】
電源投入直後等の所定期間においては、モニタ回路２における出力状態が不安定な場合がある。このようなタイミングでモニタ回路２の出力Ｖｍを取得してこれに基づいて、第２電圧出力回路４ｂが半導体記憶装置１に供給する電源電圧を変化させると、供給する電源電圧が安定せず、メモリセルＭＣのリーク電流特性及びデータ保持特性を満足しない電圧が供給されるおそれが生じ得る。
【００７５】
これに対し、本実施形態においては、モニタ回路２から出力された電圧値のうち、第１信号が送られてから所定時間経過後に第２信号が送られたときの電圧値に基づいて半導体記憶装置１に供給される電源電圧を変化させるため、電源投入直後等においてモニタ回路２の出力特性が安定しない場合のモニタ回路２の出力を半導体記憶装置１へ供給する電源電圧を変化させる基準として用いないようにすることができ、半導体記憶装置に対して安定した電源供給を行うことができる。また、第１信号及び第２信号を共通の半導体記憶装置のリセット信号ＲＳＴとすることにより、信号配線の有効活用ができるとともに回路構成を簡単にすることができる。
【００７６】
＜第３実施形態＞
続いて、本発明の第３実施形態に係る半導体集積回路装置について説明する。本実施形態が第１実施形態と異なる点は、電源供給切替手段が、第１電圧出力回路４ａと半導体記憶装置１とを接続する第１モードにおいて、第１電圧出力回路４ａへの電源供給を許容し且つ第２電圧出力回路４ｂへの電源供給を阻止し、第２電圧出力回路４ｂと半導体記憶装置１とを接続する第２モードにおいて、第２電圧出力回路４ｂへの電源供給を許容し且つ第１電圧出力回路４ａへの電源供給を阻止するように構成されていることである。図７は、本発明の第３実施形態に係る半導体集積回路装置における電源供給切替手段を示す概略回路図である。電源供給切替手段以外の構成については、第１実施形態と同様であるので説明を省略する。
【００７７】
本実施形態における電源供給切替手段１０５は、第１実施形態と同様の切替回路５と、第１及び第２電圧出力回路４ａ，４ｂのそれぞれに電源を供給する外部電源と当該第１及び第２電圧出力回路４ａ，４ｂとの間に介挿されたスイッチ素子ＳＷａ，ＳＷｂとを備えている。スイッチ素子ＳＷａ，ＳＷｂは、モード選択信号ＭＳＥＬに応じて選択的にオンされるように構成されている。本実施形態においては、スイッチ素子ＳＷａ，ＳＷｂとしてそれぞれＮ型ＭＯＳトランジスタが適用されているが、例えば、Ｐ型ＭＯＳトランジスタや接合型の電界効果トランジスタ等、電源供給を断続できる素子であればどのようなものでも構わない。スイッチ素子ＳＷａ，ＳＷｂのソース端子には外部電源が接続され、ドレイン端子には第１及び第２電圧出力回路４ａ，４ｂが接続されている。また、スイッチ素子ＳＷａ，ＳＷｂのゲート端子の何れか一方（ここではスイッチ素子ＳＷａ）には、モード選択信号ＭＳＥＬが入力され、何れか他方（ここではスイッチ素子ＳＷｂ）には、モード選択信号ＭＳＥＬの反転入力が入力される。反転入力の生成のため、スイッチ素子ＳＷａ，ＳＷｂの何れか他方のゲート端子には、インバータＩＮＶ１が接続されている。
【００７８】
上記構成において、例えば、第１実施形態と同様に、半導体記憶装置１が通常動作モードとなった場合、モード選択信号ＭＳＥＬがＨｉｇｈレベルとなり、切替回路５が半導体記憶装置１と第１電圧出力回路４ａとを接続する第１モードに切り替える。このとき、第１電圧出力回路４ａへの電源供給を切り替えるスイッチ素子ＳＷａのゲート端子がＨｉｇｈレベルとなることでスイッチ素子ＳＷａがオンし且つ第２電圧出力回路４ｂへの電源供給を切り替えるスイッチ素子ＳＷｂのゲート端子がインバータＩＮＶ１によってＬｏｗレベルとなることでスイッチ素子ＳＷｂがオフする。これにより、半導体記憶装置１に電源を供給する第１電圧出力回路４ａへのみ電源が供給され、第２電圧出力回路４ｂへの電源供給は阻止される。
【００７９】
また、半導体記憶装置１がスタンバイモードとなった場合、モード選択信号ＭＳＥＬがＬｏｗレベルとなり、切替回路５が半導体記憶装置１と第２電圧出力回路４ｂとを接続する第２モードに切り替える。このとき、スイッチ素子ＳＷａのゲート端子がＬｏｗレベルとなることでスイッチ素子ＳＷａがオフし且つスイッチ素子ＳＷｂのゲート端子がインバータＩＮＶ１によってＨｉｇｈレベルとなることでスイッチ素子ＳＷｂがオンする。これにより、半導体記憶装置１に電源を供給する第２電圧出力回路４ｂへのみ電源が供給され、第１電圧出力回路４ａへの電源供給は阻止される。
【００８０】
このように、本実施形態によれば、第１及び第２電圧出力回路４ａ，４ｂのうち、半導体記憶装置１に接続されていない電圧出力回路への電源供給が阻止されるため、電力消費をより低く抑えることができる。
【００８１】
＜第４実施形態＞
次に、本発明の第４実施形態に係る半導体集積回路装置について説明する。図８は、本発明の第４実施形態に係る半導体集積回路装置を示す概略回路図である。本実施形態が第１実施形態と異なる点は、モニタ回路２のメモリセルアレイ部６を構成するメモリセルＭＭＣの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるモニタ回路制御部１０２を具備していることである。本実施形態におけるモニタ回路制御部１０２は、半導体記憶装置１の制御信号に基づいてメモリセルアレイ部６のメモリセルＭＭＣの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるように構成されている。
【００８２】
半導体記憶装置１の制御信号は、半導体記憶装置を制御するクロック周波数を規定するクロック信号ＣＬＫと、半導体記憶装置１の動作モードを切り替えるチップイネーブル(chip enable)信号ＣＥと、半導体記憶装置が書き込み動作又は読み出し動作の何れを行うかを切り替える書き込みイネーブル(write enable)信号ＷＥとを含んでいる。即ち、半導体記憶装置１は、クロック信号ＣＬＫに同期して動作する同期型の半導体記憶装置である。これらの各制御信号ＣＬＫ，ＣＥ，ＷＥは、例えば、本実施形態における半導体集積回路装置２００が実装される電子機器（図示せず）の主制御装置から送られてくる制御信号である。ここで本実施形態における半導体記憶装置１は、チップイネーブル信号ＣＥがＨｉｇｈレベルのときに通常動作モードとなり、Ｌｏｗレベルのときにスタンバイモードとなるように構成されているものとする。さらに、半導体記憶装置１は、通常動作モードにおいて、書き込みイネーブル信号ＷＥがＬｏｗレベルのときに読み出し動作を行い、書き込みイネーブル信号ＷＥがＨｉｇｈレベルのときに書き込み動作を行うように、構成されているものとする。
【００８３】
そして、モニタ回路制御部１０２は、クロック信号ＣＬＫに同期してチップイネーブル信号ＣＥに応じてメモリセルアレイ部６のメモリセルＭＭＣの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるように構成されている。
【００８４】
上記構成を実現するために、本実施形態におけるモニタ回路制御部１０２は、クロック信号ＣＬＫ及びチップイネーブル信号ＣＥを検知して当該検知結果をメモリセルアレイ部６のモニタ回路用ワード線ＭＷＬ及びモニタ回路用相補ビット線対ＭＢＬｎ，／ＭＢＬｎ（ｎ＝０，１，…，ｎ−１）に伝達するように構成されている。より具体的には、モニタ回路制御部１０２は、クロック信号ＣＬＫ及びチップイネーブル信号ＣＥがともにＨｉｇｈレベルとなった場合にモニタ回路用ワード線ＭＷＬがＨｉｇｈレベルとなるような論理回路部Ｌ２と、メモリセルアレイ部６のモニタ回路用相補ビット線対ＭＢＬｎ，／ＭＢＬｎをモニタ回路用ワード線ＭＷＬに同期させる同期信号を生成する同期信号生成回路１２とを備えている。
【００８５】
論理回路部Ｌ２は、クロック信号ＣＬＫ及びチップイネーブル信号ＣＥが入力されるＮＡＮＤ回路ＮＡ１及びＮＡＮＤ回路ＮＡ１の出力を反転して出力するインバータＩＮＶ２とを備えている。なお、論理回路部Ｌ２は、ＮＡＮＤ回路ＮＡ１及びインバータＩＮＶ２によりＡＮＤ回路を構成しているが、既存のＡＮＤ回路を適用することとしてもよい。
【００８６】
同期信号生成回路１２は、入力側が論理回路部Ｌ２の出力側にある分岐ノードＮ３に接続され、出力側がモニタ回路用ビット線ＭＢＬｎのそれぞれに接続されている。また、同期信号生成回路１２の出力側は、インバータＩＮＶ３を介してモニタ回路用の反転ビット線／ＭＢＬｎのそれぞれにも接続されている。これにより、半導体記憶装置へのアクセスが行われて、モニタ回路用ワード線ＭＷＬがＨｉｇｈレベルとなるたびに、同期信号生成回路１２の出力、即ちメモリセルアレイ部６のモニタ回路用相補ビット線対ＭＢＬｎ，／ＭＢＬｎが反転するため、メモリセルＭＭＣの記憶状態を反転させることができる。こうして、メモリセルアレイ部６のメモリセルＭＭＣにおいては、同期信号生成回路１２の出力に応じて半導体記憶装置１のメモリセルＭＣと同様の書き込み動作が行われる。
【００８７】
次に、同期信号生成回路１２についてより詳しく説明する。図９は図８に示す半導体集積回路装置における同期信号生成回路を示す概略回路図である。同期信号生成回路１２は、複数のインバータを備えたループ回路部Ｐ１と、ループ回路部に介挿された第１及び第２保持回路部ＬＢ１，ＬＢ２と、ループ回路部に介挿され、モニタ回路用ワード線ＭＷＬの状態に応じて第１及び第２保持回路のそれぞれへデータ入力制御を行う第１及び第２スイッチ部Ｇ１，Ｇ２とを備えている。
【００８８】
ループ回路部Ｐ１は、電源電圧及び第２保持回路からの帰還路を通じて帰還出力が入力されるＮＡＮＤ回路ＮＡ２と、ＮＡＮＤ回路ＮＡ２の出力からＮＡＮＤ回路ＮＡ２の入力までのループ状回路に直列接続された偶数個のインバータＩＮＶ４〜１１とを有している。ここで、ＮＡＮＤ回路ＮＡ２においては、一方の入力が電源電圧であるため、常に一方の入力がＨｉｇｈレベルとなるため、帰還出力を反転させるインバータとして動作する。即ち、ループ回路部Ｐ１は、奇数個のインバータから構成されるリングオシレータ（ring oscillator）として動作する。
【００８９】
第１及び第２保持回路部ＬＢ１，ＬＢ２は、リングオシレータの構成要素であるインバータＩＮＶ５及びＩＮＶ７と、当該インバータＩＮＶ５及びＩＮＶ７にそれぞれ並列接続されたインバータＩＮＶ１２及びＩＮＶ１３とを有している。インバータＩＮＶ５及びＩＮＶ７の出力は、インバータＩＮＶ１２及びＩＮＶ１３に入力され、インバータＩＮＶ１２及びＩＮＶ１３の出力は、インバータＩＮＶ５及びＩＮＶ７に入力されるように構成されている。これにより、第１及び第２保持回路部ＬＢ１，ＬＢ２は、入力信号を反転して出力し且つその状態を保持する。
【００９０】
第１及び第２スイッチ部Ｇ１，Ｇ２は、それぞれトランスファゲート（transfer gate）により構成され、トランスファゲートの出力側に第１及び第２保持回路部ＬＢ１，ＬＢ２がそれぞれ接続されている。第１及び第２スイッチ部Ｇ１，Ｇ２のゲート端子には、２つのインバータＩＮＶ１４，１５によって分岐ノードＮ３からの相補的な入力が入力される。より詳しくは、第１スイッチ部Ｇ１がオン状態のときに、第２スイッチ部Ｇ２がオフ状態となり、第１スイッチ部Ｇ１がオフ状態のときに、第２スイッチ部Ｇ２がオン状態となる。
【００９１】
第１保持回路部ＬＢ１と第２スイッチ部Ｇ２との間には、リングオシレータの構成要素であるインバータＩＮＶ６が介挿されている。そして、第２保持回路部ＬＢ２の出力側は、リングオシレータの構成要素である４つのインバータＩＮＶ８〜１１が直列接続された帰還路と、第２保持回路部ＬＢ２の出力を反転して出力するインバータＩＮＶ１６が接続された出力路とに分岐している。帰還路におけるインバータＩＮＶ１１の出力が帰還出力としてＮＡＮＤ回路ＮＡ２に入力される。出力路から出力された出力信号ＭＤは、メモリセルアレイ部６のメモリセルＭＭＣへの書き込みデータとなる。
【００９２】
上記構成を有する同期信号生成回路１２の動作について説明する。まず、モニタ回路用ワード線ＭＷＬの信号レベルがＬｏｗレベルのとき、分岐ノードＮ３から同期信号生成回路１２には、Ｌｏｗレベルが入力される。このとき、第１スイッチ部Ｇ１は、オン状態となり、第２スイッチ部Ｇ２はオフ状態となる。ここで、前回の出力信号ＭＤの信号レベルがＬｏｗであったとすると、ＮＡＮＤ回路ＮＡ２には、Ｈｉｇｈレベルが入力されてＬｏｗレベルが出力されるため、インバータＩＮＶ４を介して第１保持回路部ＬＢ１にはＨｉｇｈレベルが入力される。第１保持回路部ＬＢ１は、入力信号を反転した状態で保持するため、Ｌｏｗレベルを保持する。このように、第１保持回路ＬＢ１においては前回の出力信号ＭＤの信号レベルが保持されることとなる。
【００９３】
この後、モニタ回路用ワード線ＭＷＬの信号レベルがＨｉｇｈレベルとなると、第１スイッチ部Ｇ１は、オフ状態となり、第２スイッチ部Ｇ２は、オン状態となる。これにより、第１保持回路部ＬＢ１に保持されている情報がインバータＩＮＶ６で反転された上で第２保持回路ＬＢ２に入力される。前述の例のように、第１保持回路ＬＢ１がＬｏｗレベルを保持していた場合、第２保持回路ＬＢ２には、Ｈｉｇｈレベルが入力され、第２保持回路ＬＢ２は、その反転状態であるＬｏｗレベルを保持する。このときの出力信号ＭＤは、インバータＩＮＶ１６で反転されたＨｉｇｈレベルとなる。
【００９４】
続いて、モニタ回路用ワード線ＭＷＬの信号レベルがＬｏｗレベルとなると、第１スイッチ部Ｇ１は、オン状態となり、第２スイッチ部Ｇ２はオフ状態となる。これにより、出力信号ＭＤの信号レベルが第１保持回路部ＬＢ１にて保持される。このとき、第２保持回路ＬＢ２は、ワード線ＭＷＬの信号レベルがＬｏｗレベルとなる前の状態が保持される。即ち、前述の例のように、モニタ回路用ワード線ＭＷＬの信号レベルがＬｏｗレベルとなる前の状態において出力信号ＭＤの信号レベルがＨｉｇｈレベルである場合、第１保持回路部ＬＢ１はＨｉｇｈレベルを保持し且つ第２保持回路部ＬＢ２はＬｏｗレベルを保持する。従って、出力信号ＭＤは、Ｈｉｇｈレベルが保持される。
【００９５】
再び、ワード線ＭＷＬの信号レベルがＨｉｇｈレベルとなると、上述したように、第１保持回路部ＬＢ１に保持されている情報がインバータＩＮＶ６で反転された上で第２保持回路ＬＢ２に入力される。従って、出力信号ＭＤの信号レベルは、反転された状態で保持される。
【００９６】
このように、上記構成を有する同期信号生成回路１２によれば、モニタ回路用ワード線ＭＷＬの信号レベルがＬｏｗレベルからＨｉｇｈレベルに遷移するときのみ出力信号ＭＤの信号レベルが反転し、モニタ回路用ワード線ＭＷＬの信号レベルがＨｉｇｈレベルからＬｏｗレベルに遷移するときは出力信号ＭＤの信号レベルは反転せず、次にモニタ回路用ワード線ＭＷＬの信号レベルがＨｉｇｈレベルに遷移するまでの間は保持される。
【００９７】
ここで、このような同期信号生成回路１２を備えた半導体集積回路装置２００の動作について説明する。図１０は、図８に示す半導体集積回路装置のタイミングチャートである。
【００９８】
図１０のタイミングチャートの初期状態において、例えばクロック信号ＣＬＫ、チップイネーブル信号ＣＥ、書き込みイネーブル信号ＷＥはＬｏｗレベルであるとする。このときメモリセルアレイ部６のモニタ回路用ワード線信号ＭＷＬはＬｏｗレベルである。また同期信号生成回路１２の出力信号ＭＤは、任意のレベルを取りうるが、ここでは例えばＬｏｗレベルであるとすると、メモリセルアレイ部６のモニタ回路用ビット線信号ＭＢＬｎは、Ｌｏｗレベルとなっており、メモリセルアレイ部６のモニタ回路用反転ビット線／ＭＢＬｎは、Ｈｉｇｈレベルとなっている。クロック信号ＣＬＫは、時刻ｔ１，ｔ２，ｔ３から所定期間、Ｈｉｇｈレベルとなる。
【００９９】
時刻ｔ１においてはチップイネーブル信号がＬｏｗレベルであるため、半導体記憶装置１は、メモリセルＭＣにおいて読み出し動作又は書き込み動作を行わないスタンバイモードとなっている。このとき、論理回路部Ｌ２の出力である分岐ノードＮ３の信号レベルはＬｏｗレベルとなり、従って、モニタ回路用ワード線ＭＷＬの信号レベルはＬｏｗレベルとなる。このときのメモリセルアレイ部６は、モニタ回路用ワード線ＭＷＬの信号レベルがＬｏｗレベルで固定された第１実施形態におけるメモリアレイ部６の状態と略等しい状態となっている。なお、スタンバイモードにおいては、同期信号生成回路１２の出力信号ＭＤの信号レベルは初期状態であるＬｏｗレベルとなっている。
【０１００】
次に、時刻ｔ２においてクロック信号ＣＬＫとともにチップイネーブル信号ＣＥがＨｉｇｈレベルとなると、半導体記憶装置１は、通常動作モードとなる。時刻ｔ２においては書き込みイネーブル信号ＷＥもＨｉｇｈレベルとなっているため、書き込み動作モードとなる。このとき、論理回路部Ｌ２の出力である分岐ノードＮ３の信号レベルはＨｉｇｈレベルとなり、従って、モニタ回路用ワード線ＭＷＬがＨｉｇｈレベルとなる。この結果、同期信号生成回路１２の出力信号ＭＤの信号レベルは反転し初期状態のＬｏｗレベルからＨｉｇｈレベルとなる。これにより、メモリセルアレイ部６の相補ビット線対ＭＢＬｎ，／ＭＢＬｎはそれぞれ反転し、モニタ回路２を構成するメモリセルＭＭＣに保持されているデータが書き換えられる。その後、クロック信号ＣＬＫ、チップイネーブル信号ＣＥ及び書き込みイネーブル信号ＷＥがＬｏｗレベルに遷移することでワード線ＭＷＬの信号レベルがＬｏｗレベルに遷移するが、同期信号生成回路１２の出力信号ＭＤの信号レベルはＨｉｇｈレベルが維持される。
【０１０１】
続いて、時刻ｔ３においてクロック信号ＣＬＫとともにチップイネーブル信号ＣＥがＨｉｇｈレベルとなり、書き込みイネーブル信号ＷＥがＬｏｗレベルを維持されると、半導体記憶装置１は、読み出し動作モードとなる。このとき、論理回路部Ｌ２の出力である分岐ノードＮ３の信号レベルはＨｉｇｈレベルとなり、従って、ワード線ＭＷＬの信号レベルがＨｉｇｈレベルとなる。この結果、同期信号生成回路１２の出力信号ＭＤの信号レベルは反転し、ＨｉｇｈレベルからＬｏｗレベルに遷移する。これにより、メモリセルアレイ部６のモニタ回路用相補ビット線対ＭＢＬｎ，／ＭＢＬｎはそれぞれ反転し、モニタ回路２を構成するメモリセルＭＭＣに保持されているデータが書き換えられる。その後、クロック信号ＣＬＫ、チップイネーブル信号ＣＥ及び書き込みイネーブル信号ＷＥがＬｏｗレベルに遷移することでワード線ＭＷＬがＬｏｗレベルに遷移するが、同期信号生成回路１２の出力信号ＭＤの信号レベルはＬｏｗレベルが維持される。
【０１０２】
半導体記憶装置のメモリセルアレイ１０は、スタンバイモードにおいてはワード線及び相補ビット線対の電圧レベルが一定のデータ保持状態となるが、動作モードにおいてはワード線及び相補ビット線対の電圧レベルは、メモリセルにアクセスするたびに繰り返し変化することとなる。そのような電圧レベルの変化が長期の使用により継続的に行われたメモリセルの特性は、一定の電圧レベルを保持しているメモリセルの特性とは異なってしまうおそれがある。
【０１０３】
そこで、本実施形態の半導体集積回路装置によれば、上述したように、半導体記憶装置へのアクセスが行われて、モニタ回路用ワード線ＭＷＬがＨｉｇｈレベルとなるたびに、モニタ回路２のメモリセルアレイ部６におけるメモリセルＭＭＣの状態がＬｏｗ又はＨｉｇｈレベルに書き替えられる。このため、モニタ回路２のメモリセルＭＭＣの長期使用による特性変化を半導体記憶装置１のメモリセルＭＣの特性変化に近づけることができ、モニタ回路２は長期使用においてもメモリセルＭＣの特性を高精度にモニタすることができる。
【０１０４】
＜第５実施形態＞
次に、本発明の第５実施形態に係る半導体集積回路装置について説明する。本実施形態が第１実施形態と異なる点は、モニタ回路が、抵抗部に並列接続されたスイッチ素子を有し、スイッチ素子が、半導体記憶装置と第１電力出力回路とが接続された場合にオンし、半導体記憶装置と第２電圧出力回路とが接続された場合にオフするように構成されていることである。図１１は、本発明の第６実施形態に係る半導体集積回路装置におけるモニタ回路を示す概略回路図である。モニタ回路以外の構成については、第１実施形態と同様であるので説明を省略する。
【０１０５】
本実施形態におけるモニタ回路３０２は、一端部が外部電源ＶＤＤに接続され且つ他端部がメモリセルアレイ部６の電源線ＭＶＬに接続されている抵抗部である抵抗素子Ｒ１と、抵抗素子Ｒ１に並列接続されたスイッチ素子ＳＷｃとを備えている。図１１に示すスイッチ素子ＳＷｃは、Ｎ型ＭＯＳトランジスタにより構成されている。抵抗素子Ｒ１の両端部にソース端子及びドレイン端子が接続されている。スイッチ素子ＳＷｃのゲート端子には、モード選択信号ＭＳＥＬが入力されるように構成されている。なお、本実施形態におけるスイッチ素子ＳＷｃは、Ｎ型ＭＯＳトランジスタにより構成されているが、本発明はモード選択信号に応じてオン／オフ切替ができる限りこれに限られない。例えば、Ｐ型のＭＯＳトランジスタ等の他のトランジスタ素子であってもよいし、その他のスイッチ素子であってもよい。
【０１０６】
第１実施形態で説明したように、半導体記憶装置１がスタンバイモードとなった場合、モード選択信号ＭＳＥＬはＬｏｗレベルとなり、半導体記憶装置１が通常動作モードとなった場合、モード選択信号ＭＳＥＬはＨｉｇｈレベルとなる。従って、スイッチ素子ＳＷｃは、半導体記憶装置１がスタンバイモードとなっている際にはオフし、半導体記憶装置１が通常動作モードとなっている際にはオンする。
【０１０７】
半導体記憶装置１がスタンバイモードの際、スイッチ素子ＳＷｃがオフすることにより、メモリセルアレイ部６の電源には、外部電源ＶＤＤから抵抗素子Ｒ１により電圧降下された電源電圧が供給される。即ち、第１実施形態と同様の状態となり、モニタ回路２は、リーク電流の電圧換算値を出力Ｖｍとして出力する。一方、半導体記憶装置１が通常動作モードとなり、スイッチ素子ＳＷｃがオフすると、抵抗素子Ｒ１の両端部が短絡され、メモリセルアレイ部６の電源には、外部電源ＶＤＤによる電源電圧が直接供給される。
【０１０８】
リーク電流を検出するための抵抗素子Ｒ１を外部電源ＶＤＤとメモリセルアレイ部６との間に介挿すると、半導体記憶装置１のメモリセルアレイ１０に供給される電源より低い電圧がメモリ回路２のメモリセルアレイ部６の電源に常時供給される。このように外部電源の電圧より低い電源電圧が供給されるメモリセルの特性は、長期の使用により外部電源の電源電圧が直接供給されるメモリアレイ１０のメモリセルＭＣの特性とは異なってしまい、正確なモニタを行うことができなくなる可能性がある。
【０１０９】
そこで、本実施形態の半導体集積回路装置によれば、定常電圧を共有する第１電圧出力回路４ａが半導体記憶装置のメモリアレイの電源線に接続される通常動作モードにおいては、外部電源ＶＤＤとメモリセルアレイ部６とが短絡されるため、メモリセルアレイ部６のメモリセルＭＭＣに供給される電圧を半導体記憶装置１のメモリセルＭＣに供給される電圧に等しくすることができ、その結果、長期使用による特性劣化に対しても、半導体記憶装置１のメモリセルＭＣの電源電圧を、制度良く制御することができる。
【０１１０】
＜第６実施形態＞
続いて、本発明の第６実施形態に係る半導体集積回路装置について説明する。
【０１１１】
製造プロセスの微細化に伴うプロセスばらつきの増大により、半導体記憶装置においては、メモリセルを構成するトランジスタ特性のばらつきが増大し、回路動作マージンが低下し、設計が困難になるという課題が顕在化している。
そこで、回路動作マージンを拡大して安定した動作を実現するために、メモリセルを構成するトランジスタのしきい値の仕上がりに応じて、書き込み特性を改善するライトアシスト回路や読み出し特性を改善するリードアシスト回路などのアシスト回路が搭載される。詳細な原理はここでは述べないが、これらアシスト回路は、メモリセルアレイ電源に、半導体集積回路装置の動作電圧とは異なる補助電圧を供給することで半導体記憶装置の動作マージンを拡大するものであり、トランジスタのしきい値電圧のばらつき増大に対して、半導体記憶装置の動作マージンを確保するためには、アシスト回路の搭載は不可欠である。製造プロセスの微細化に伴うプロセスばらつきの増大に対して、半導体集積回路装置外部の試験装置により、メモリセルを構成するトランジスタのしきい値電圧の仕上がりをモニタして、当該モニタ結果に応じて、同じく半導体集積回路装置外部の試験装置により、アシスト条件の設定をプログラムする手法は公知となっている。
【０１１２】
本実施形態が第１実施形態と異なる点は、半導体記憶装置の書き込み動作時において半導体記憶装置のメモリセルアレイ１０の電源電圧をモニタ回路の出力に応じて変化させ、半導体記憶装置の読み出し動作時において半導体記憶装置のメモリセルアレイ１０のワード線電圧をモニタ回路の出力に応じて変化させるように構成されていることである。図１２は、本発明の第６実施形態に係る半導体集積回路を示す概略回路図である。
【０１１３】
本実施形態における電圧出力回路も、第１実施形態と同様に、第１及び第２電圧出力回路４ａ，４ｂを含み、切替回路５によって半導体記憶装置１に選択的に接続されるように構成されている。第２電圧出力回路４ｂは、第１実施形態と同様に、モニタ回路２の出力に応じて出力電圧を変化させるように構成されている。一方、本実施形態の第１電圧出力回路４ａは、通常電圧を出力するが、当該出力電圧は以下で説明する書込み支援回路を介して、半導体記憶装置１のメモリセルアレイ１０の電源に供給される。また、第２電圧出力回路４ｂの出力および書込み支援回路を介した第１電圧出力回路４ａの出力は、切替回路５によって選択的に切り替えてメモリセルアレイ１０に供給される。
【０１１４】
本実施形態における半導体集積回路装置３００は、半導体記憶装置１のメモリセルアレイ１０が書き込み動作モードの際、検知回路３の出力に応じて第１電圧出力回路４ａから供給される電源電圧を調整する書込み支援回路ＷＡと、半導体記憶装置１のメモリセルアレイ１０が読み出し動作モードの際、検知回路３の出力に応じて半導体記憶装置１のワード線電圧を調整する読出し支援回路ＲＡとを有するアシスト回路部１０４ａを備えている。
【０１１５】
アシスト回路部１０４ａの書込み支援回路ＷＡは、入力端子が第１電圧出力回路４ａの出力端子に接続され、出力端子が切替回路５の入力端子に接続され、切替回路５を介して、メモリセルアレイ１０の電源線ＶＤＤＭに接続される。書込み支援回路ＷＡは、出力電圧調整用端子ＴＷを備えており、当該出力電圧調整用端子ＴＷに検知回路３の出力が入力される。さらに、書込み支援回路ＷＡは、半導体記憶装置１の入力信号に基づいて生成される、書込み支援回路ＷＡから調整した電圧を出力するための書込み支援回路活性化信号ＷＡＳが入力されるように構成されている。即ち、書込み支援回路ＷＡには、半導体記憶装置１のチップイネーブル信号ＣＥと、書き込みイネーブル信号ＷＥと、図示しない電子機器の主制御装置等から送られる列アドレスの指定情報に基づいた列アドレス信号ＣＡＤとが入力される３入力ＡＮＤ回路ＡＮＤ１の出力が書込み支援回路活性化信号ＷＡＳとして入力される。
【０１１６】
書込み支援回路ＷＡは、書込み支援回路活性化信号ＷＡＳがＬｏｗレベルの場合には、第１電圧出力回路４ａから供給される電源電圧をそのまま出力し、書込み支援回路活性化信号ＷＡＳがＨｉｇｈレベルの場合には、第１電圧出力回路４ａから供給される電源電圧よりも低い補助電圧を出力する。この補助電圧は、検知回路３の出力に応じて、制御される。
【０１１７】
また、アシスト回路部１０４ａの読出し支援回路ＲＡは、出力端子が半導体記憶装置１のワード線ＷＬを駆動するワード線ドライバＷＤの電源端子に接続されている。読出し支援回路ＲＡは、出力電圧調整用端子ＴＲを備えており、当該出力電圧調整用端子ＴＲに検知回路３の出力が入力される。さらに、読出し支援回路ＲＡは、半導体記憶装置１の入力信号に基づいて生成される、読出し支援回路ＲＡから調整した電圧を出力するための読出し支援回路活性化信号ＲＡＳが入力されるように構成されている。即ち、読出し支援回路ＲＡには、半導体記憶装置１のチップイネーブル信号ＣＥと、書き込みイネーブル信号ＷＥの反転出力と、図示しない電子機器の主制御装置等から送られる行アドレスの指定情報に基づいた行アドレス信号ＲＡＤとが入力される３入力ＡＮＤ回路ＡＮＤ２の出力が入力される。ＡＮＤ回路ＡＮＤ２の入力の１つには、書き込みイネーブル信号ＷＥの反転出力を生成するインバータＩＮＶ１７が接続されている。
【０１１８】
ワード線ドライバＷＤは、相補的に配置されたＰ型ＭＯＳトランジスタＱＰ３及びＮ型ＭＯＳトランジスタＱＮ５を有しており、ＣＭＯＳ回路を形成している。Ｐ型ＭＯＳトランジスタＱＰ３及びＮ型ＭＯＳトランジスタＱＮ５のドレイン端子同士は互いに接続されている。Ｐ型ＭＯＳトランジスタＱＰ３のソース端子には読出し支援回路ＲＡの出力端子が接続され、Ｎ型ＭＯＳトランジスタＱＮ５のソース端子は接地されている。Ｐ型ＭＯＳトランジスタＱＰ３及びＮ型ＭＯＳトランジスタＱＮ５のゲート端子には、行アドレス信号ＲＡＤが入力される。
【０１１９】
読出し支援回路ＲＡは、読出し支援回路活性化信号ＲＡＳがＬｏｗレベルの場合には、読出し支援回路ＲＡの内部又は外部に設けられた電源電圧（図示せず）をそのまま出力し、読出し支援回路活性化信号ＲＡＳがＨｉｇｈレベルの場合には、読出し支援回路ＲＡの電源電圧よりも低い補助電圧を出力する。この補助電圧は、検知回路３の出力に応じて、制御される。なお、読出し支援回路ＲＡの電源は、第１電圧出力回路４ａから供給される電源であってもよいし、それとは別の電源であってもよい。
【０１２０】
ここで、本実施形態の半導体集積回路装置３００において半導体記憶装置１が通常動作モードであるときの動作についてより詳しく説明する。半導体記憶装置１が通常動作モードである場合、半導体記憶装置１のメモリセルアレイ１０の電源ＶＤＤＭには、書込み支援回路ＷＡを介して第１電圧出力回路４ａが接続されて電源供給が行われる。
【０１２１】
書き込み動作時においては、第４実施形態で説明したように、チップイネーブル信号ＣＥ及び書き込みイネーブル信号ＷＥがＨｉｇｈレベルとなる。さらに、データを書き込むべき列アドレスのメモリセルＭＣが選択されると対応する列アドレス信号ＣＡＤがＨｉｇｈレベルとなり、３入力ＡＮＤ回路ＡＮＤ１の出力である書込み支援回路活性化信号ＷＡＳもＨｉｇｈレベル（書き込み可能状態）となる。これにより、書込み支援回路ＷＡは、第１電圧出力回路４ａの出力電圧より低い補助電圧を出力し、メモリセルＭＣに電源電圧を供給する。このとき、書込み支援回路ＷＡの出力電圧調整用端子ＴＷには、検知回路３の出力が入力されており、書込み支援回路ＷＡは、この検知回路３の出力に応じて調整された電圧を補助電圧として出力している。これにより、製造ばらつきに応じた半導体記憶装置の書き込み容易化が図れる。なお、補助電圧の電圧降下量や調整範囲は、想定されるメモリセルＭＣのトランジスタのしきい値電圧のばらつきに伴って生じるメモリセルＭＣの書き込み動作マージンの低下に対して、確実に書き込み動作可能な補助電圧となるように予め設定され得る。
【０１２２】
また、書き込み動作時においては、書き込みイネーブル信号ＷＥの反転信号がＬｏｗレベルとなるため、３入力ＡＮＤ回路ＡＮＤ２の出力である読出し支援回路活性化信号ＲＡＳはＬｏｗレベルとなる。これにより、読出し支援回路ＲＡは、読出し支援回路ＲＡの内部又は外部に設けられた電源電圧をワード線ドライバＷＤの電源端子にそのまま出力する。従って、半導体記憶装置１のワード線ＷＬは、読出し支援回路ＲＡの電源電圧にて駆動される。
【０１２３】
一方、読み出し動作時においては、チップイネーブル信号ＣＥ及び書き込みイネーブル信号ＷＥの反転信号がＨｉｇｈレベルとなる。さらに、データを読み出すべき行アドレスのメモリセルＭＣが選択されると対応する行アドレス信号ＲＡＤがＨｉｇｈレベルとなり、３入力ＡＮＤ回路ＡＮＤ２の出力である読出し支援回路活性化信号ＲＡＳもＨｉｇｈレベル（読み出し可能状態）となる。これにより、読出し支援回路ＲＡは、電源電圧より低い補助電圧を出力し、ワード線ドライバＷＤの電源端子に電圧供給する。このとき、読出し支援回路ＲＡの出力電圧調整用端子ＴＲには、検知回路３の出力が入力されており、読出し支援回路ＲＡは、この検知回路３の出力に応じて調整された電圧を補助電圧として出力している。これにより、製造ばらつきに応じた半導体記憶装置の読み出し容易化が図れる。なお、補助電圧の電圧降下量や調整範囲は、想定されるメモリセルＭＣのトランジスタのしきい値電圧のばらつきに伴って生じるメモリセルＭＣの読み出し動作マージンの低下に対して、確実に書き込み動作可能な補助電圧となるように予め設定され得る。
【０１２４】
また、読み出し動作時においては、書き込みイネーブル信号ＷＥがＬｏｗレベルとなるため、３入力ＡＮＤ回路ＡＮＤ１の出力である書込み支援回路活性化信号ＷＡＳはＬｏｗレベルとなる。これにより、書込み支援回路ＷＡは、第１電圧出力回路４ａから供給される電源電圧をそのまま出力する。従って、半導体記憶装置１のメモリセルアレイ１０の電源線ＶＤＤＭには、第１電圧出力回路４ａの出力電圧が供給される。
【０１２５】
前述したように、メモリセルＭＣを構成するトランジスタのしきい値電圧のばらつきが増大すると、半導体記憶装置の通常動作モード時において、メモリセルＭＣの書き込み動作や読み出し動作についての動作マージンが確保できなくなる。従来においても製造時において、半導体集積回路装置外部の試験装置により、メモリセルアレイ１０のトランジスタのしきい値電圧の仕上がりを検出する検査工程を設け、検出されたトランジスタのしきい値電圧に応じて、同じく半導体集積回路装置外部の試験装置により、アシスト回路が出力する電圧を設定していたが、このような検査工程を別途設けることは検査コストの増大を招く。また、経年変化によりメモリセルアレイ１０のトランジスタの特性が変化することもあるため、製造直後の検査工程において得られたトランジスタの特性に基づいて電圧を設定するだけでは、通常動作モードにおける適切な動作マージンが得られる電圧をメモリセルに供給することは困難である。
【０１２６】
これに対し、本実施形態の半導体集積回路装置３００においては、半導体記憶装置１の書き込み動作時及び読み出し動作時において半導体記憶装置１のメモリセルアレイ１０に供給される電源電圧及びワード線電圧を、半導体集積回路内部で検知されるモニタ回路２の出力に応じて変化させることにより、メモリセルアレイ１０のトランジスタのしきい値電圧のばらつきに応じて、検査コストを増大させることなく、長期の使用に対しても通常動作モードにおける適切な動作マージンが得られる電圧をメモリセルに供給することができる。
【０１２７】
なお、本実施形態においては、半導体記憶装置１がスタンバイモードである場合に、第１実施形態と同様に、半導体記憶装置１のメモリセルアレイ１０の電源線ＶＤＤＭに接続される電圧出力回路が第２電圧出力回路４ｂに切り替えられ、検知回路３の出力に応じて第２電圧出力回路４ｂから半導体記憶装置１へ供給されるメモリセルアレイ１０の電源電圧ＶＤＤＭを変化させている。この場合、スタンバイモードにおいて第２電圧出力回路４ｂが供給するメモリセルアレイ１０の電源電圧ＶＤＤＭをメモリセルＭＣのトランジスタのしきい値電圧の仕上がりに応じて変化させることができるため、リーク電流特性及びデータ保持特性を十分に満足する電源電圧を供給することができる。
【０１２８】
したがって、通常動作モードにおけるメモリセル１０の動作マージンを確保するとともに、スタンバイモードにおけるリーク電流特性及びデータ保持特性を十分に満足する電源電圧を供給することができることから、動作安定性と低消費電力性とを両立することができる。しかも、書き込み動作時及び読み込み動作時における電圧供給を変化させる基準とスタンバイモードにおける電圧供給を変化させる基準とが共通のモニタ回路の出力となるため、動作安定性と低消費電力性とを両立しつつ、モニタ回路の付加による大型化を抑制することもできる。ただし、本発明はこれに限られず、半導体記憶装置１が通常動作モードである場合のみ検知回路３の出力に応じて半導体記憶装置１へ供給される電圧を変化させることとしてもよい。この際、電圧出力回路は１つであってもよい。
【０１２９】
また、本実施形態においては、アシスト回路部１０４ａを半導体記憶装置１及び第１電圧出力回路４ａの外部に配置した構成について説明したが、例えば、アシスト回路部１０４ａを半導体記憶装置１又は第１電圧出力回路４ａの内部回路として構成してもよい。
【０１３０】
＜第７実施形態＞
次に、本発明の第７実施形態に係る電子機器について説明する。図１３は本発明の第７実施形態に係る電子機器の概略構成を示すブロック図である。本実施形態の電子機器４５０は、第１実施形態と同様の構成を有する半導体集積回路装置４００が実装されており、半導体集積回路装置４００を制御するクロック周波数を規定するクロック信号ＣＬＫを生成するクロック生成回路ＣＧと、モニタ回路２の出力に応じてクロック生成回路ＣＧで生成されるクロック信号ＣＬＫのクロック周波数を変化させるコントローラＣＴＬ１とを具備している。本実施形態の電子機器４５０は、例えばマイクロコンピュータを備えており、コントローラＣＴＬ１には、当該マイクロコンピュータのＣＰＵが用いられてもよい。このようなコントローラＣＴＬ１は、電子機器４５０の動作制御を行う主制御装置であってもよいし、別途専用に設けられた制御装置であってもよい。
【０１３１】
前述したように、半導体集積回路装置においてはメモリセルアレイ１０の微細化に伴い、製造されるトランジスタごとにしきい値電圧のばらつきが生じる。製造されたトランジスタのしきい値電圧が設計値より低い値となると、動作速度が速くなり、設計値より高い値となると、動作速度が遅くなる。このため、半導体集積回路を動作させるクロック周波数は、トランジスタにおけるしきい値電圧のばらつきに応じて最適化することが好ましい。
【０１３２】
本実施形態の電子機器４５０によれば、モニタ回路２によりモニタされたメモリセルＭＣのトランジスタのしきい値電圧の仕上がりに応じて、コントローラＣＴＬ１がクロック発生回路ＣＧを制御し、クロック信号ＣＬＫのクロック周波数を変化させることにより、別途調整機器を用いることなく電子機器内部で、半導体記憶装置１のメモリセルＭＣを最適なクロック周波数ＣＬＫで動作するように調整することができる。
【０１３３】
したがって、本実施形態の半導体集積回路装置によれば、半導体記憶装置１のメモリセルアレイ１０のメモリセルＭＣに対して、トランジスタのしきい値電圧の製造ばらつきや長期の使用による経年劣化に対しても、検査コストを増大させることなく、半導体記憶装置１を最適なクロック周波数ＣＬＫで動作させることが可能となり、ばらつきを考慮したタイミングマージンを削減することができるため、電子機器の動作をより高速化することができる。
【０１３４】
＜第８実施形態＞
続いて、本発明の第８実施形態に係る電子回路について説明する。図１４は本発明の第８実施形態に係る電子機器の概略構成を示すブロック図である。本実施形態の電子機器５５０は、第１実施形態と同様の構成を有する半導体記憶装置１、モニタ回路２及び検知回路３を備えた半導体集積回路装置５００と、半導体記憶装置１に接続され、半導体記憶装置１への電源供給を行う電圧出力回路と、モニタ回路２の出力に応じて電圧出力回路の出力電圧を変化させるコントローラＣＴＬ２とを具備している。本実施形態の電圧出力回路においては、第１実施形態の半導体集積回路装置１００に内装されているのと同様の第１及び第２電圧出力回路４ａ，４ｂが半導体記憶装置４００の外部に設けられている。切替回路５についても同様に半導体記憶装置４００の外部に設けられている。
【０１３５】
上記構成を備えた電子機器５５０によれば、例えば、電子機器５５０の電源立ち上げ時等において、検知回路３により検知されたモニタ回路２の出力（リーク電流による電圧値）がコントローラＣＴＬ２へ入力される。コントローラＣＴＬ２は、モニタ回路２の出力に応じて、半導体記憶装置１のスタンバイモード時に第２電圧出力回路４ｂから出力される電圧を変化させる制御信号を生成する。半導体記憶装置１がスタンバイモードに移行すると、モード選択信号ＭＳＥＬが反転するため、切替回路５は、第２電圧出力回路４ｂと半導体記憶装置１とを接続する。このとき、第２電圧出力回路４ｂは、コントローラＣＴＬ２から出力される制御信号に応じて出力電圧を変化させ、半導体記憶装置１に出力する。
【０１３６】
このように、モニタ回路２によりモニタされたメモリセルＭＣのトランジスタのしきい値電圧の仕上がりに応じて、コントローラＣＴＬ２が電圧出力回路４ｂから半導体記憶装置１へ供給する電圧を変化させるため、半導体記憶装置１のメモリセルアレイ１０のメモリセルＭＣに対して、トランジスタのしきい値電圧の製造ばらつきや長期の使用による経年劣化に対しても、検査コストを増大させることなく、リーク電流特性及びデータ保持特性を満足し得る電源電圧をメモリセルアレイ１０に供給することができる。
【０１３７】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
例えば、上記複数の実施形態のうち、２以上の実施形態を組み合わせた構成としてもよい。また、複数の上記実施形態における各構成要素を任意に組み合わせることとしてもよい。
【産業上の利用可能性】
【０１３８】
本発明の半導体集積回路装置及び電子機器は、ＳＲＡＭ等の半導体記憶装置を備えた半導体集積回路装置及び電子機器に有用であり、特に、製造プロセスの微細化により、半導体記憶装置のメモリセルを構成するトランジスタのしきい値電圧のばらつきが大きくなっている半導体集積回路装置及び電子機器に有用である。
【符号の説明】
【０１３９】
１    半導体記憶装置
２，３０２    モニタ回路
３，１０３    検知回路
４ａ    第１電圧出力回路
４ｂ    第２電圧出力回路
５    切替回路
６    メモリセルアレイ部
７    基準電圧発生回路
８    差動増幅器
９    出力トランジスタ
１０    メモリセルアレイ
１１    遅延バッファ
１２    同期信号生成回路
１００，２００，３００，４００，５００    半導体集積回路装置
１０２    モニタ回路制御部
１０４ａ    アシスト回路部
１０５    電源供給切替手段
４５０，５５０    電子機器
ＡＮＤ１，ＡＮＤ２    ＡＮＤ回路
ＢＬ，／ＢＬ    相補ビット線対
ＣＡｎ，ＣＢｎ    比較器
ＣＧ    クロック生成回路
ＣＴＬ１，ＣＴＬ２  コントローラ
Ｇ１    第１スイッチ部
Ｇ２    第２スイッチ部
ＩＮＶ１〜ＩＮＶ１７    インバータ
Ｌ１，Ｌ２    論理回路部
ＬＡｎ    保持回路
ＬＢ１    第１保持回路部
ＬＢ２    第２保持回路部
ＭＢＬｎ，／ＭＢＬｎ    モニタ回路用相補ビット線対
ＭＣ    メモリセル
ＭＭＣ    モニタ回路用メモリセル
ＭＳＥＬ    モード選択信号
ＭＶＬ    モニタ回路用電源線
ＭＷＬ    モニタ回路用ワード線
Ｎ１，Ｎ２    記憶ノード
Ｎ３    分岐ノード
ＮＡ１，ＮＡ２    ＮＡＮＤ回路
Ｐ１  ループ回路部
ＱＰ１〜ＱＰ３    Ｐ型ＭＯＳトランジスタ
ＱＮ１〜ＱＮ５    Ｎ型ＭＯＳトランジスタ
ＳＷａ，ＳＷｂ，ＳＷｃ    スイッチ素子
ＴＲ，ＴＷ    出力電圧調整用端子
Ｒ１    抵抗素子（抵抗部）
Ｒ２    可変抵抗
ＲＡ    読出し支援回路
ＶＤＤ    外部電源
ＶＤＤＭ    電源線
ＶＯ    第２電力出力回路の出力端子
ＷＡ    書込み支援回路
ＷＬ    ワード線
【図１】
2010146640.tif 000003
【図２】
2010146640.tif 000004
【図３】
2010146640.tif 000005
【図４】
2010146640.tif 000006
【図５】
2010146640.tif 000007
【図６】
2010146640.tif 000008
【図７】
2010146640.tif 000009
【図８】
2010146640.tif 000010
【図９】
2010146640.tif 000011
【図１０】
2010146640.tif 000012
【図１１】
2010146640.tif 000013
【図１２】
2010146640.tif 000014
【図１３】
2010146640.tif 000015
【図１４】
2010146640.tif 000016
【図１５】
2010146640.tif 000017
【手続補正書】
【提出日】平成22年7月30日(2010.7.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置を具備する半導体集積回路装置及び電子機器に関する。
【背景技術】
【０００２】
半導体集積回路装置においては、製造プロセスの微細化により、半導体集積回路装置の主要な構成要素であるトランジスタのしきい値電圧の製造ばらつきが大きくなってきている。トランジスタのしきい値電圧がばらつくと半導体集積回路装置の正常な特性や動作が確保できない問題が生じ得るため、これを是正する方法が検討されている。
【０００３】
また近年、半導体集積回路装置においては、プロセスの微細化に伴い、トランジスタのリーク電流の増加が問題となっている。加えてシステムの高機能化に伴い、搭載される半導体記憶装置の容量も増加傾向にあるため、半導体集積回路装置においては、搭載される半導体記憶装置のメモリセルアレイの消費電力が、システム全体の消費電力のうちで大きな割合を占めるに至っている。したがって、半導体集積回路装置の低消費電力化を実現するには、半導体記憶装置におけるメモリセルアレイの消費電力を低減することが必須となっている。
【０００４】
トランジスタのしきい値電圧の製造ばらつき増大とリーク電流低減化の問題に関し、例えば、特許文献１には、トランジスタのしきい値電圧に対するスタンバイ電流の依存性に着目して、トランジスタのしきい値電圧の製造ばらつきに応じて、スタンバイ電流の低減に効果のある基板バイアスを制御する構成が開示されている。具体的には、ＭＯＳ回路を構成するトランジスタのしきい値電圧の製造仕上がりをモニタして、モニタ結果に応じて、ＭＯＳ回路におけるリーク電流が最も小さくなるような基板バイアス電圧を設定している。
【０００５】
一方、メモリセルのトランジスタのバイアス状態が弱くなるとメモリセルのデータ保持能力が失われてしまい、記憶していたデータが消去されてしまうため、半導体記憶装置に供給する電源電圧は、半導体記憶装置のメモリセルアレイを構成する全てのメモリセルがデータを保持することができる電圧以上の範囲で設定する必要がある。
【０００６】
また、メモリセルを構成するトランジスタのしきい値電圧の製造ばらつきが増大すると、半導体記憶装置の通常動作時において、メモリセルの書き込み動作や読み出し動作についての動作マージンが縮小する。このようなしきい値電圧のばらつきの増大に対して、アシスト回路が搭載される。アシスト回路は、通常動作時にメモリセルに供給される電源電圧を調整することでメモリセルの動作マージンを拡大するものである。従来より、半導体集積回路装置外部の試験装置により、メモリセルを構成するトランジスタのしきい値電圧の仕上がりをモニタし、当該モニタ結果に応じて、アシスト量を設定する手法は公知である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２００３／０９４２３５号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の半導体集積回路装置には、以下のような課題があった。トランジスタのしきい値電圧の製造ばらつきの増大に伴い、チップ毎にリーク電流が最小となる最適な基板バイアスが異なる。そのため、製造直後の検査工程において、半導体集積回路装置外部の試験装置により、メモリセルのトランジスタのしきい値電圧の仕上がりを検出して、当該検出結果に応じて、同じく半導体集積回路装置外部の試験装置により、最適な基板バイアスの設定をプログラムしていた。このような検査工程を別途設けることは検査コストの増大を招く。また、経年変化によりメモリセルアレイのトランジスタの特性が変化することもあるため、製造直後の検査工程において得られたトランジスタの特性に基づいて電圧を設定するだけでは、メモリセルの特性に応じた電源電圧を長期的に得ることは困難である。
【０００９】
本発明は、以上のような課題を解決すべくなされたものであり、半導体記憶装置を具備する半導体集積回路装置及び電子機器であって、半導体記憶装置のメモリセルアレイを構成するメモリセルに対し、検査コストを増大させることなく、長期の使用に対しても半導体記憶装置の正常な特性や動作を維持することが可能な電圧を供給することができる半導体集積回路装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体集積回路装置は、複数のメモリセルを有するメモリセルアレイを備えた半導体記憶装置と、前記メモリセルの特性をモニタするモニタ回路と、前記半導体記憶装置に接続され、前記半導体記憶装置への電源供給を行う電圧出力回路とを具備し、前記電圧出力回路は、前記モニタ回路の出力に応じて出力電圧を変化させるように構成されている。
【００１１】
上記構成を備えた半導体集積回路装置によれば、モニタ回路によりモニタされたメモリセルの特性に応じて、電圧出力回路が半導体記憶装置へ供給する電圧を変化させるため、半導体記憶装置のメモリセルアレイを構成するメモリセルに対し、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対しても半導体記憶装置の正常特性や動作を維持することが可能な電圧を供給することができる。即ち、半導体記憶装置のスタンバイ時において、モニタ回路によりモニタされたメモリセルの特性に応じてメモリセルアレイに電源供給を行う電圧出力回路の出力を変化させることで、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対してもメモリセルのリーク電流特性及びデータ保持特性を十分に満足し得る電源電圧を供給することができる。また、半導体記憶装置の通常動作時において、モニタ回路によりモニタされたメモリセルの特性に応じて電圧出力回路の出力を変化させることで、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対しても適切な動作マージンが得られる電圧をメモリセルに供給することができる。
【００１２】
前記電圧出力回路は、第１及び第２電圧出力回路を含み、前記第１及び第２電圧出力回路は、前記半導体記憶装置に選択的に接続されるように構成されており、前記第２電圧出力回路は、前記モニタ回路の出力に応じて出力電圧を変化させるように構成されてもよい。この構成によれば、半導体記憶装置に電源供給する第１及び第２電圧出力回路が選択的に切り替えられるため、第１電圧出力回路の接続時と第２電圧出力回路の接続時とで、半導体記憶装置に供給する電源電圧を切り替えることができる。そして、２つの電圧出力回路のうち第２電圧出力回路を半導体記憶装置のスタンバイモードの電源供給に充てて、この第２電圧出力回路が供給する電源電圧をメモリセルの特性に応じて変化させることができるため、メモリセルへの書き込み及び読み出し動作に影響を与えることなくリーク電流特性及びデータ保持特性を十分に満足する電源電圧を供給することができる。
【００１３】
前記第２電圧出力回路は、前記モニタ回路の出力に応じて印加される電圧を分圧する可変抵抗を有し、前記可変抵抗の分圧比率に応じて出力電圧を変化させるように構成されてもよい。これにより、可変抵抗の分圧比率に応じて出力電圧が変化するため、半導体記憶装置に供給する電源電圧をモニタ回路の出力に応じて高精度に変化させることができる。
【００１４】
前記半導体集積回路装置は、前記第１及び第２電圧出力回路のうち、前記半導体記憶装置に接続される電圧出力回路を切り替える電源供給切替手段を具備し、前記電源供給切替手段は、前記第１電圧出力回路と前記半導体記憶装置とを接続する第１モードにおいて、前記第１電圧出力回路への電源供給を許容し且つ前記第２電圧出力回路への電源供給を阻止し、前記第２電圧出力回路と前記半導体記憶装置とを接続する第２モードにおいて、前記第２電圧出力回路への電源供給を許容し且つ前記第１電圧出力回路への電源供給を阻止するように構成されてもよい。これにより、前記第１及び第２電圧出力回路のうち、半導体記憶装置に接続されていない電圧出力回路への電源供給が阻止されるため、電力消費をより低く抑えることができる。
【００１５】
前記第２電圧出力回路の出力電圧は、前記第１電圧出力回路よりも低いように構成されてもよい。この構成によれば、出力電圧を変化させ得る第２電圧出力回路の出力電圧が第１電圧出力回路の出力電圧より低いため、第２電圧出力回路を半導体記憶装置のスタンバイモード時に当該半導体記憶装置と接続することにより、低消費電力を実現しつつ、リーク電流特性及びデータ保持特性を満足するような電源電圧を半導体記憶装置に供給することができる。
【００１６】
前記モニタ回路は、前記半導体記憶装置の前記メモリセルアレイに含まれるメモリセルと同一の構成のメモリセルを少なくとも１つ以上有するメモリセルアレイ部と、一端部が外部電源に接続され且つ他端部が前記メモリセルアレイ部の電源線に接続されている抵抗部とを有し、前記抵抗部の他端側における電圧値を前記メモリセルの特性として出力するように構成されてもよい。この構成によれば、抵抗部を外部電源とメモリセルアレイ部の電源線との間に設けることで、抵抗部の電源線側の電圧値がモニタ回路のメモリセルアレイ部におけるリーク電流による電圧値を示すこととなる。従って、半導体記憶装置のメモリセルアレイと同一の構成を有するメモリセルアレイ部のリーク電流による電圧値が半導体記憶装置のメモリセルの特性として出力されるため、半導体記憶装置におけるメモリセルのリーク電流特性をより高精度にモニタすることができる。
【００１７】
前記半導体集積回路は、前記モニタ回路の出力をデジタル化する検知回路を具備し、前記検知回路は、前記モニタ回路の出力電圧と１以上の基準電圧との比較を行う１以上の比較器を有していてもよい。これにより、モニタ回路から出力された電圧値が１以上の比較器によってデジタル化されるため、電圧出力回路の出力電圧の調整を容易且つ多段的に行うことができる。
【００１８】
前記検知回路は、前記１以上の比較器の出力データを保持する１以上の保持回路を有し、前記比較器は、所定の第１信号によって出力を開始するように構成され、前記保持回路は、前記第１信号より所定時間経過後に送られる第２信号によってそのときの前記比較器からの出力データを取り込み、保持するように構成されてもよい。この構成によれば、モニタ回路から出力された電圧値のうち、第１信号が送られてから所定時間経過後に第２信号が送られたときの電圧値に基づいて半導体記憶装置に供給される電源電圧を変化させるため、電源投入直後等においてモニタ回路の出力特性が安定しない場合のモニタ回路出力を半導体記憶装置へ供給する電源電圧を変化させる基準として用いないようにすることができ、半導体記憶装置に対して安定した電源供給を行うことができる。
【００１９】
前記第２信号は、前記第１信号から生成された信号であり、前記検知回路は、前記第１信号が前記比較器に到達してから所定時間遅れて前記第２信号が前記保持回路に到達するように構成されてもよい。このように、第２信号を第１信号から生成された信号とすることにより、回路構成を簡単にすることができる。
【００２０】
また、前記第１信号は、前記半導体記憶装置に入力されてもよい。
【００２１】
前記半導体集積回路装置は、前記モニタ回路の前記メモリセルアレイ部を構成するメモリセルの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるモニタ回路制御部をさらに具備していてもよい。これにより、半導体記憶装置のメモリセルの状態に応じてモニタ回路のメモリセルアレイ部におけるメモリセルの状態がＬｏｗ又はＨｉｇｈレベルに切り替えられるため、モニタ回路のメモリセルの長期使用による特性変化を半導体記憶装置のメモリセルの特性変化に近づけることができ、長期使用においても供給する電源電圧を高精度に調整することができる。
【００２２】
前記モニタ回路制御部は、前記半導体記憶装置と共通の入力信号に基づいて前記モニタ回路の前記メモリセルアレイ部を構成するメモリセルの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるように構成されてもよい。これにより、メモリセルアレイ部のメモリセルの状態が半導体記憶装置のメモリセルの状態を切り替える入力信号に基づいて切り替えられるため、メモリセルアレイ部のメモリセルの特性変化を半導体記憶装置のメモリセルの特性変化により近づけることができる。
【００２３】
前記半導体記憶装置と共通の入力信号は、前記半導体記憶装置を制御するクロック周波数を規定するクロック信号と、前記半導体記憶装置の前記メモリセルの動作モードを切り替えるチップイネーブル信号とを含み、前記モニタ回路制御部は、前記クロック信号に同期して前記チップイネーブル信号に応じて前記メモリセルアレイ部のメモリセルの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるように構成されてもよい。これにより、メモリセルアレイ部のメモリセルの特性変化を半導体記憶装置のメモリセルの特性変化により近づけることができる。
【００２４】
前記電圧出力回路は、第１及び第２電圧出力回路を含み、前記第１及び第２電圧出力回路は、前記半導体記憶装置に選択的に接続されるように構成され、前記第２電圧出力回路は、前記モニタ回路の出力に応じて出力電圧を変化させるように構成されており、前記モニタ回路は、前記抵抗部に並列接続されたスイッチ素子を有し、前記スイッチ素子は、前記半導体記憶装置と前記第１電圧出力回路とが接続された場合にオンし、前記半導体記憶装置と前記第２電圧出力回路とが接続された場合にオフするように構成されてもよい。この構成によれば、半導体記憶装置に電源供給する第１及び第２電圧出力回路が選択的に切り替えられるため、第１電圧出力回路の接続時と第２電圧出力回路の接続時とで、半導体記憶装置に供給する電源電圧を切り替えることができる。そして、２つの電圧出力回路のうち第２電圧出力回路を半導体記憶装置のスタンバイモードの電源供給用に設定することにより、スタンバイモードにおいて第２電圧出力回路が供給する電源電圧をメモリ回路から出力された電圧値に応じて変化させることができるため、メモリセルへの書き込み動作及び読み出し動作に影響を与えることなくリーク電流特性及びデータ保持特性を十分に満足する電源電圧を供給することができる。しかも、電源電圧を変化させることのない第１電圧出力回路の接続時においては、外部電源とメモリセルアレイ部とが短絡されるため、メモリセルアレイ部のメモリセルに供給される電圧を半導体記憶装置のメモリセルに供給される電圧に近づけることができ、メモリセルアレイ部のメモリセルの特性変化を半導体記憶装置のメモリセルの特性変化により近づけることができる。
【００２５】
前記半導体集積回路装置は、前記半導体記憶装置の書き込み動作時において前記半導体記憶装置の前記メモリセルアレイの電源電圧を前記モニタ回路の出力に応じて変化させ、前記半導体記憶装置の読み出し動作時において前記半導体記憶装置の前記メモリセルアレイのワード線電圧を前記モニタ回路の出力に応じて変化させるように構成されてもよい。この構成によれば、半導体記憶装置の書き込み動作時及び読み出し動作時において半導体記憶装置に供給される電源電圧及びワード線電圧をモニタ回路の出力に応じて変化させるため、半導体記憶装置の書き込み動作及び読み出し動作に必要な電圧を十分に確保することができる。
【００２６】
前記半導体集積回路装置は、前記半導体記憶装置の書き込み時において、前記モニタ回路の出力に応じて、前記半導体記憶装置の前記メモリセルアレイの電源電圧を変化させる書込み支援回路と、前記半導体記憶装置の読み出し時において、前記モニタ回路の出力に応じて、前記半導体記憶装置の前記メモリセルアレイのワード線電圧を駆動するワード線ドライバの電源電圧を変化させる読出し支援回路とを備えてもよい。この構成によれば、書き込み支援回路により、モニタ回路の出力に応じて調整された電圧が補助電圧としてメモリセルアレイに入力され、読出し支援回路により、モニタ回路の出力に応じて調整された電圧が補助電圧としてメモリセルアレイに入力される。これにより、製造ばらつきに応じた半導体記憶装置の書き込み及び読み出しの容易化が図れる。
【００２７】
また、本発明に係る電子機器の一の態様は、上記構成を備えた半導体集積回路装置と、前記半導体集積回路装置を制御するクロック周波数を規定するクロック信号を生成するクロック生成回路と、前記モニタ回路の出力に応じて前記クロック生成回路で生成されるクロック信号のクロック周波数を変化させるコントローラとを具備するものである。上記構成を備えた電子機器によれば、モニタ回路によりモニタされたメモリセルの特性に応じて、電圧出力回路が半導体記憶装置へ供給する電圧を変化させるため、半導体記憶装置のメモリセルアレイを構成するメモリセルに対し、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対しても半導体記憶装置の正常特性や動作を維持することが可能な電圧を供給することができる。しかも、メモリセルの特性変化に応じてメモリセルの動作速度は変化するため、コントローラがこれに対応するようにクロック信号のクロック周波数を変化させることにより、半導体記憶装置のメモリセルを最適なクロック周波数で動作するように調整することができる。これにより電子機器の動作をより高速化することができる。
【００２８】
また、本発明に係る電子機器の他の態様は、複数のメモリセルを有するメモリセルアレイを備えた半導体記憶装置及び前記メモリセルの特性をモニタするモニタ回路を備えた半導体集積回路装置と、前記半導体記憶装置に接続され、前記半導体記憶装置への電源供給を行う電圧出力回路と、前記モニタ回路の出力に応じて前記電圧出力回路の出力電圧を変化させるコントローラとを具備するものである。上記構成を備えた電子機器によれば、モニタ回路によりモニタされたメモリセルの特性に応じて、コントローラが電圧出力回路から半導体記憶装置へ供給する電圧を変化させるため、半導体記憶装置のメモリセルアレイを構成するメモリセルに対し、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対しても半導体記憶装置の正常特性や動作を維持することが可能な電圧を供給することができる。
【００２９】
以下、特許請求の範囲及び明細書の記載に用いられる用語の定義について説明する。
【００３０】
特許請求の範囲及び明細書にいう「メモリセルの特性」とは、メモリセルのトランジスタのしきい値電圧そのもの又はメモリセルのトランジスタのしきい値電圧に換算可能なパラメータを意味する。具体的には、例えば、メモリセルアレイのリーク電流又はその電圧換算値等である。
【００３１】
特許請求の範囲及び明細書にいう「メモリセルの状態」とは、対応するメモリセルが書き込み状態（Ｈｉｇｈレベル）又は読み込み状態（Ｌｏｗレベル）の何れかの状態を意味する。
【００３２】
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
【発明の効果】
【００３３】
本発明は以上に説明したように構成され、半導体記憶装置のメモリセルアレイを構成するメモリセルに対し、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対しても半導体記憶装置の正常特性や動作を維持することが可能な電圧を供給することができるという効果を奏する。即ち、その結果、本発明は、例えば、半導体記憶装置のスタンバイ時において、モニタ回路によりモニタされたメモリセルの特性に応じてメモリセルアレイに電源供給を行う電圧出力回路の出力を変化させることで、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対してもメモリセルのリーク電流特性及びデータ保持特性を十分に満足し得る電源電圧を供給することができるという効果を奏する。また、本発明は、例えば、半導体記憶装置の通常動作時において、モニタ回路によりモニタされたメモリセルの特性に応じて電圧出力回路の出力を変化させることで、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや長期の使用に伴う経年劣化に対しても適切な動作マージンが得られる電圧をメモリセルに供給することができるという効果を奏する。
【図面の簡単な説明】
【００３４】
【図１】図１は本発明の第１実施形態に係る半導体集積回路装置の概略構成を示すブロック図である。
【図２】図２は図１に示す半導体集積回路装置における半導体記憶装置のメモリセルアレイを構成するメモリセルを示す回路図である。
【図３】図３は図１に示す半導体集積回路装置におけるモニタ回路を示す概略回路図である。
【図４】図４は図１に示す半導体集積回路装置における検知回路を示す概略回路図である。
【図５】図５は図１に示す半導体集積回路装置における第２電圧出力回路４ｂを示す概略回路図である。
【図６】図６は本発明の第２実施形態に係る半導体集積回路装置における検知回路を示す概略回路図である。
【図７】図７は本発明の第３実施形態に係る半導体集積回路装置における電源供給切替手段を示す概略回路図である。
【図８】図８は本発明の第４実施形態に係る半導体集積回路装置を示す概略回路図である。
【図９】図９は図８に示す半導体集積回路装置における同期信号生成回路を示す概略回路図である。
【図１０】図１０は図８に示す半導体集積回路装置のタイミングチャートである。
【図１１】図１１は本発明の第６実施形態に係る半導体集積回路装置におけるモニタ回路を示す概略回路図である。
【図１２】図１２は本発明の第６実施形態に係る半導体集積回路を示す概略回路図である。
【図１３】図１３は本発明の第７実施形態に係る電子機器の概略構成を示すブロック図である。
【図１４】図１４は本発明の第８実施形態に係る電子機器の概略構成を示すブロック図である。
【図１５】図１５は半導体記憶装置のメモリセルにおけるしきい値電圧依存性を示したグラフである。
【発明を実施するための形態】
【００３５】
＜発明の概念＞
まず、本発明の概念について説明する。
【００３６】
半導体記憶装置を具備する半導体集積回路装置においては、半導体記憶装置のメモリセルアレイを構成するメモリセルにトランジスタが用いられている。また近年、半導体集積回路装置においては、プロセスの微細化に伴い、トランジスタのリーク電流の増加が問題となっている。さらにシステムの高機能化に伴い、搭載される半導体記憶装置の容量も増加傾向にあるため、半導体集積回路装置においては、搭載される半導体記憶装置のメモリセルアレイの消費電力が、システム全体の消費電力のうちで大きな割合を占めるに至っている。したがって、半導体記憶装置におけるメモリセルアレイの消費電力を低減することが求められている。
【００３７】
メモリセルアレイの消費電力を低減するためには、メモリセルの電源電圧を低電圧化することが有効である。特に、書き込み動作や読み出し動作を行わないスタンバイモードにおける消費電力低減のためには、メモリセルの電源電圧を低電圧化してリーク電流を低減させることが有効である。
【００３８】
しかし、メモリセルの電源電圧が所定の電圧以下になると、メモリセルのデータ保持能力が失われてしまい、記憶していたデータが消去されてしまうため、半導体記憶装置のメモリセルアレイを構成する全てのメモリセルがデータを保持することができる電圧以上の範囲で設定する必要がある。
【００３９】
また、前述したように、メモリセルアレイの微細化に伴い、製造されるトランジスタごとの特性、特に、しきい値電圧の製造ばらつきが顕在化している。トランジスタ毎のしきい値電圧の製造ばらつきが増大すると、メモリセルのリーク電流特性及びデータ保持特性を両立することが困難となってくる。このことを図１５を用いて説明する。図１５は半導体記憶装置のメモリセル電圧のしきい値電圧依存性を示したグラフである。図１５に示す特性ａ（ａ０，ａ１）は、リーク電流に関して製品規格を満足するためのメモリセルのリーク特性のしきい値電圧依存性であり、特性ｂは、メモリセルのデータ保持特性のしきい値電圧依存性である。即ち、半導体記憶装置のリーク電流に関する製品規格を満足するためには、メモリセルの電源電圧をこの特性ａよりも低電位にする必要があり、さらに低電圧でデータ保持を行うためには、メモリセルの電源電圧をこの特性ｂよりも高電位にする必要がある。また、しきい値電圧Ｖｔｈ１及びＶｔｈ２は、トランジスタのしきい値電圧の製造ばらつき量を規定したコーナー条件を示すものである。即ち、メモリセルのトランジスタは、製造のばらつきによってしきい値電圧がＶｔｈ１からＶｔｈ２の間で異なる値となり得る。
【００４０】
以上より、しきい値電圧がＶｔｈ１からＶｔｈ２の間でメモリセルのリーク電流特性及びデータ保持特性を両立させるためには、図１５（ａ）に示すように、メモリセルの電源電圧をメモリセルのトランジスタのしきい値電圧によらない固定電圧Ｖ０に設定することができれば簡単である。
【００４１】
ところが、図１５（ｂ）に示すように、メモリセルアレイの微細化に伴うトランジスタのリーク電流の増加と製品の更なる低消費電力要望によりリーク電流特性ａがａ０からａ１へ低電圧側にシフトすると、メモリセルの電源電圧をメモリセルのトランジスタのしきい値電圧によらない固定電圧に設定することが困難となる。図１５（ｂ）の例においては、メモリセルの電源電圧を固定電圧Ｖ１にすることは可能であるものの、トランジスタのしきい値電圧の製造ばらつきによって問題が生じ得る。即ち、しきい値電圧がＶｔｈ１付近に製造されたトランジスタにおいては、データ保持特性ｂについてはデータ保持電圧の下限値に対してマージンを得られるが、リーク電流特性ａ１についてはマージンがなく、製造ばらつきや経年劣化により、トランジスタのしきい値電圧がＶｔｈ１よりも低くなった場合にリーク電流特性を満足しないおそれがある。また、しきい値電圧がＶｔｈ２付近に製造されたトランジスタにおいては、リーク電流特性ａ１についてはリーク電流電圧の上限値に対してマージンを得られるが、データ保持特性ｂについてはマージンがなく、製造ばらつきや経年劣化により、しきい値電圧がＶｔｈ２よりも高くなった場合にデータ保持特性を満足しないおそれがある。
【００４２】
このような問題に対して、例えば、トランジスタのしきい値電圧に拘わらずリーク電流特性及びデータ保持特性の双方に対して十分なマージンを得るためには、図１５（ｃ）に示す電圧特性Ｖ２のように、トランジスタのしきい値電圧が高くなるほど供給する電源電圧をより高くすることが有効であり、トランジスタのしきい値電圧が低くなるほど供給する電源電圧をより低くすることが有効となる。
【００４３】
以上の原理を踏まえて、本発明に係る半導体集積回路装置及び電子機器は、半導体集積回路装置及び電子機器の内部でメモリセルのトランジスタのしきい値電圧の仕上がりをモニタして、モニタ結果に応じたメモリセルアレイの電源電圧を自動的に設定させることで、製造ばらつきによる特性ばらつきや長期使用による特性変動に対しても、検査コストを増大させることなく、リーク電流特性及びデータ保持特性を十分に満足し得る電源電圧を供給することができる。
【００４４】
続いて、以下に、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【００４５】
＜第１実施形態＞
まず、本発明の第１実施形態に係る半導体集積回路装置について説明する。図１は、本発明の第１実施形態に係る半導体集積回路装置の概略構成を示すブロック図である。
【００４６】
本実施の形態において、半導体集積回路装置１００は、図１に示すように、複数のメモリセルを有するメモリセルアレイ１０を備えた半導体記憶装置１を具備している。さらに、半導体集積回路装置１００は、半導体記憶装置１のメモリセルアレイ１０に電源電圧を出力する電圧出力回路を具備している。本実施形態においては、電圧出力回路として互いに出力電圧が異なる第１及び第２の電圧出力回路４ａ，４ｂを具備している。第１及び第２電圧出力回路４ａ，４ｂは、半導体記憶装置１と切替回路５を介して選択的に接続され、接続された第１又は第２電圧出力回路４ａ，４ｂは、半導体記憶装置１のメモリセルアレイ１０に電源電圧を供給する。
【００４７】
切替回路５は、外部からのモード選択信号ＭＳＥＬに応じて第１又は第２電圧出力回路４ａ，４ｂの何れか一方を半導体記憶装置１のメモリセルアレイ１０に接続する。具体的には、切替回路５は、半導体記憶装置１が通常動作モードのときに、半導体記憶装置１のメモリセルアレイ１０と第１電圧出力回路４ａとを接続し（第１モードと称する）、半導体記憶装置１がスタンバイモードのときに、半導体記憶装置１のメモリセルアレイ１０と第２電圧出力回路４ｂとを接続する（第２モードと称する）。
【００４８】
本実施形態においては、スタンバイモードにおけるリーク電流を低減させるために、第２電圧出力回路４ｂの出力電圧は、第１電圧出力回路４ａの出力電圧よりも低いように構成している。なお、本実施形態においては、互いに出力電圧が異なる２つの電圧出力回路４ａ，４ｂを備えた構成を例示しているが、本発明は半導体記憶装置１に供給される電源電圧を変化させることが可能な電圧出力回路を有する限りこれに限られず、１つの電圧出力回路において、適宜半導体記憶装置１に供給する電源電圧を変化させることとしてもよい。
【００４９】
半導体集積回路装置１００は、半導体記憶装置１のメモリセルアレイ１０の特性をモニタするモニタ回路２を具備している。モニタ回路２の出力は、検知回路３により検知され、デジタル化される。デジタル化されたモニタ回路２の出力は、第２電圧出力回路４ｂに入力される。そして、第２電圧出力回路４ｂの出力電圧は、デジタル化されたモニタ回路２の出力（即ち、検知回路３の出力）に応じて設定されるように構成されている。
【００５０】
上記構成によれば、メモリセルを構成するトランジスタのしきい値電圧の仕上がりに応じてモニタ回路２の出力が変化するため、当該出力の変化に応じて第２電圧出力回路４ｂの出力電圧が変化する。このように、半導体記憶装置１がスタンバイモードであるときのメモリセルアレイ１０の電源電圧をメモリセルのトランジスタのしきい値電圧の製造ばらつきに応じて、半導体集積回路内部にて設定されるように構成することにより、メモリセルのトランジスタのしきい値電圧の製造ばらつきや継続使用に伴う経年劣化に対しても、検査コストを増大させることなくメモリセルのトランジスタのしきい値電圧に応じた電源電圧制御を高精度に行うことができる。従って、メモリセルのトランジスタのしきい値電圧の製造ばらつきや経年劣化に対してもリーク電流特性及びデータ保持特性を十分に満足する電源電圧を供給することができる。
【００５１】
なお、メモリセルの特性は、メモリセルのトランジスタのしきい値電圧そのもの又はメモリセルのトランジスタのしきい値電圧に換算可能なパラメータであればよく、検出される値は、電流値であっても電圧値であっても構わない。
【００５２】
以下、各構成について詳しく説明する。図２は、図１に示す半導体集積回路装置における半導体記憶装置のメモリセルアレイを構成するメモリセルを示す回路図である。本実施形態におけるメモリセルＭＣは、２つのＰ型ＭＯＳトランジスタＱＰ１，ＱＰ２及び２つのＮ型ＭＯＳトランジスタＱＮ３，ＱＮ４を有するＣＭＯＳ回路を２つのＮ型ＭＯＳトランジスタＱＮ１，ＱＮ２で動作させる保持回路（ＣＭＯＳ型のＳＲＡＭメモリセル）として構成されている。なお、メモリセルＭＣを構成するトランジスタとしてＭＯＳトランジスタを用いているが、本発明はリーク電流が問題となる電界効果トランジスタであればこれに限られず、例えば、接合型の電界効果トランジスタを用いてもよい。また、メモリセルＭＣを相補型のＣＭＯＳ回路により構成しているが、Ｐ型又はＮ型の何れかのトランジスタのみで回路を構成してもよい。
【００５３】
Ｐ型ＭＯＳトランジスタＱＰ１，ＱＰ２のソース端子は、何れも電源線ＶＤＤＭに接続されている。Ｐ型ＭＯＳトランジスタＱＰ１，ＱＰ２のドレイン端子は、それぞれＮ型ＭＯＳトランジスタＱＮ３，ＱＮ４のドレイン端子に接続されている。Ｎ型ＭＯＳトランジスタＱＮ３，ＱＮ４のソース端子は何れも接地されている。Ｎ型ＭＯＳトランジスタＱＮ１，ＱＮ２のドレイン端子は、それぞれメモリセルＭＣに保持されるデータの読み出し又は書き込みを行う相補ビット線対ＢＬ，／ＢＬに接続されている。Ｎ型ＭＯＳトランジスタＱＮ１のソース端子は、Ｐ型ＭＯＳトランジスタＱＰ１及びＮ型ＭＯＳトランジスタＱＮ３のドレイン端子に接続され、Ｎ型ＭＯＳトランジスタＱＮ２のソース端子は、Ｐ型ＭＯＳトランジスタＱＰ２及びＮ型ＭＯＳトランジスタＱＮ４のドレイン端子に接続されている。Ｎ型ＭＯＳトランジスタＱＮ１，ＱＮ２のゲート端子は、何れも複数のメモリセルＭＣ列のうちから何れか一列を選択するワード線ＷＬに接続されている。
【００５４】
Ｐ型ＭＯＳトランジスタＱＰ１及びＮ型ＭＯＳトランジスタＱＮ３のドレイン端子並びにＮ型ＭＯＳトランジスタＱＮ３のソース端子の接続ノードは、メモリセルＭＣの記憶ノードＮ１となっており、Ｐ型ＭＯＳトランジスタＱＰ２及びＮ型ＭＯＳトランジスタＱＮ４のドレイン端子並びにＮ型ＭＯＳトランジスタＱＮ２のソース端子の接続ノードは、メモリセルＭＣの記憶ノードＮ２となっている。さらに、記憶ノードＮ１は、Ｐ型ＭＯＳトランジスタＱＰ２及びＮ型ＭＯＳトランジスタＱＮ４のゲート端子に接続され、記憶ノードＮ２は、Ｐ型ＭＯＳトランジスタＱＰ１及びＮ型ＭＯＳトランジスタＱＮ３のゲート端子に接続されている。
【００５５】
通常動作モードにおいて、ワード線ＷＬがＨｉｇｈレベルとなると、該当するメモリセルＭＣのＮ型ＭＯＳトランジスタＱＮ１，ＱＮ２がオンし、相補ビット線対ＢＬ，／ＢＬを介して記憶ノードＮ１，Ｎ２に対してデータの読み出し又は書き込みが行われる。一方、スタンバイモードにおいては、ワード線ＷＬがＬｏｗレベルとなり、メモリセルＭＣのＮ型ＭＯＳトランジスタＱＮ１，ＱＮ２がオフするため、記憶ノードＮ１，Ｎ２のデータがそのまま保持される。
【００５６】
半導体記憶装置１のメモリセルアレイ１０は、上記メモリセルＭＣが複数配列されて構成されている。また、本実施形態において、モニタ回路２のメモリセルアレイ部６は、半導体記憶装置１のメモリセルアレイ１０に含まれるメモリセルと同一の構成のメモリセルを少なくとも一つ以上有している。そして、モニタ回路２のメモリセルアレイ部６におけるメモリセルの特性（本実施形態においては後述するリーク電流）を検出することにより、半導体記憶装置１のメモリセルアレイ１０のメモリセルの特性を間接的に検出する。
【００５７】
図３は、図１に示す半導体集積回路装置におけるモニタ回路を示す概略回路図である。図３においては、モニタ回路２のメモリセルアレイ部６を構成するメモリセルを便宜上ＭＭＣとして表記しているが、当該メモリセルＭＭＣは図２に示す半導体記憶装置１のメモリセルＭＣと同一の構成を有している。モニタ回路２には、メモリセルアレイ部６の行方向に沿って配置された１本のモニタ回路用ワード線ＭＷＬ及び１本のモニタ回路用電源線ＭＶＬと、メモリセルアレイ部６の列方向に沿って配置されたｎ組のモニタ回路用相補ビット線対ＭＢＬｎ，／ＭＢＬｎ（ｎ＝０，１，…，ｎ−１）とが設けられている。そして、ｎ個のメモリセルＭＭＣがモニタ回路用ワード線ＭＷＬ及びモニタ回路用相補ビット線対ＭＢＬｎ，／ＭＢＬｎに接続されている。即ち、図２に示すメモリセルＭＣにおけるＰ型ＭＯＳトランジスタＱＰ１，ＱＰ２のソース端子が何れもモニタ回路用電源線ＭＶＬに接続され、Ｎ型ＭＯＳトランジスタＱＮ１，ＱＮ２のゲート端子が何れもモニタ回路用ワード線ＭＷＬに接続されている。さらに、Ｎ型ＭＯＳトランジスタＱＮ１，ＱＮ２のドレイン端子は、それぞれ対応するモニタ回路用相補ビット線対ＭＢＬｎ，／ＭＢＬｎに接続されている。なお、本発明は、複数のメモリセルＭＭＣごとの特性から統計的に半導体記憶装置１のメモリセルＭＣの特性をモニタするものであるため、メモリセルアレイ部６におけるメモリセルＭＭＣの数は、半導体記憶装置１のメモリセルＭＣの数と同じであってもよいし、異なっていてもよいが、メモリセルＭＭＣをなるべく多く接続する方がメモリセルＭＣの特性を高精度に検知するためには好ましい。
【００５８】
モニタ回路２は、本実施形態においては、半導体記憶装置１がスタンバイモードにあるときのメモリセルアレイ１０の電源電圧を調整するために設けられているため、メモリセルアレイ部６の各メモリセルＭＭＣは、データ保持状態を維持するようにバイアスされている。即ち、ワード線ＭＷＬはＬｏｗレベルに固定され且つ全ての相補ビット線対ＭＢＬｎ，／ＭＢＬｎは、Ｈｉｇｈレベルに固定されている。
【００５９】
さらにモニタ回路２は、一端部が外部電源ＶＤＤに接続され且つ他端部がメモリセルアレイ部６の電源線ＭＶＬに接続されている抵抗部である抵抗素子Ｒ１を有している。即ち、メモリセルアレイ部６のモニタ回路用電源線ＭＶＬには、外部電源ＶＤＤから供給される電源が抵抗素子Ｒ１を介して供給されている。モニタ回路２は、メモリセルアレイ部６のトランジスタのしきい値電圧をモニタするために設けられているが、本実施形態では抵抗素子Ｒ１の他端側のノードから検知回路３へ電圧値Ｖｍを出力するように構成されている。これにより、モニタ回路２は、外部電源ＶＤＤの電源電圧に対する抵抗素子Ｒ１の電圧降下を出力電圧Ｖｍとして出力する。この出力電圧Ｖｍは、外部電源電圧ＶＤＤ及びリーク電流Ｉｍを用いてＶｍ＝ＶＤＤ−Ｉｍ×Ｒ１と表せる。即ち、モニタ回路２の出力電圧Ｖｍからメモリセルアレイ部６のリーク電流Ｉｍを換算することが可能であり、このリーク電流Ｉｍから間接的にしきい値電圧の仕上がりをモニタしていることになる。
【００６０】
図４は、図１に示す半導体集積回路装置における検知回路を示す概略回路図である。検知回路３は、モニタ回路２から出力されたリーク電流による出力電圧Ｖｍを検知し、デジタル化して第２電圧出力回路４ｂへ出力する回路であり、モニタ回路２の出力電圧と１以上の基準電圧Ｖｒｅｆ（ｎ）（ｎ＝０，１，…，ｎ−１）との比較を行う１以上の比較器ＣＡｎ（ｎ＝０，１，…，ｎ−１）を有している。接続する比較器ＣＡｎの数ｎが出力されるデジタル値のビット数ｎとなる。
【００６１】
検知回路３は、比較器ＣＡｎの入力端子のそれぞれに、モニタ回路２の出力Ｖｍ及び基準電圧Ｖｒｅｆ（ｎ）が入力されるように構成されている。基準電圧Ｖｒｅｆ（ｎ）は、所定の固定電圧である。複数の基準電圧Ｖｒｅｆ（ｎ）においては、全て異なる電圧を有している。即ち、例えば、Ｖｒｅｆ（０）＞Ｖｒｅｆ（１）＞…＞Ｖｒｅｆ（ｎ−１）となっている。基準電圧Ｖｒｅｆ（ｎ）の値及び個数は、想定されるメモリセルＭＣの特性に応じて任意に設定される。
【００６２】
検知回路３において、比較器ＣＡｎのそれぞれは、入力されたモニタ回路２の出力電圧Ｖｍと基準電圧Ｖｒｅｆ（ｎ）とを比較し、その結果を比較器ＣＡｎの出力端子Ｑｎに出力する。例えば、比較器ＣＡｎの出力端子Ｑｎは、基準電圧Ｖｒｅｆ（ｎ）に対してモニタ回路２の出力Ｖｍが高い場合にＨｉｇｈレベルを出力する。つまり、出力端子Ｑｎの出力がモニタ回路２のアナログ出力Ｖｍをデジタル化したｎビット出力となる。例えば、Ｖｒｅｆ（０）＞Ｖｒｅｆ（１）＞…＞Ｖｒｅｆ（３）＞Ｖｍ＞Ｖｒｅｆ（４）＞…＞Ｖｒｅｆ（ｎ−１）であるとき、比較器ＣＡ０からＣＡ３は、出力電圧Ｖｍが基準電圧Ｖｒｅｆより低いため、Ｌｏｗレベルを出力し、比較器ＣＡ４からＣＡｎ−１は、出力電圧Ｖｍが基準電圧Ｖｒｅｆより高いため、Ｈｉｇｈレベルを出力する。従って、検知回路３の出力Ｑｎは、（Ｑ１，…，Ｑ３，Ｑ４，…，Ｑｎ−１）＝（Ｌ，…，Ｌ，Ｈ，…，Ｈ）となる。このように、モニタ回路２から出力された電圧値Ｖｍが１以上の比較器ＣＡｎによってデジタル化されるため、第２電圧出力回路４ｂの調整を容易且つ多段的に行うことができる。
【００６３】
図５は、図１に示す半導体集積回路装置における第２電圧出力回路４ｂを示す概略回路図である。第２電圧出力回路４ｂは、前述したように、モニタ回路２の出力に応じて出力電圧を変化させるように構成されている。具体的には、第２電圧出力回路４ｂは、モニタ回路２の出力に応じて印加される電圧を分圧する可変抵抗Ｒ２を有し、可変抵抗Ｒ２の分圧比率に応じて出力電圧を変化させるように構成されている。
【００６４】
可変抵抗Ｒ２には、モニタ回路２の出力Ｖｍをデジタル化した検知回路３の出力Ｑｎが入力され、当該出力Ｑｎに基づいて可変抵抗Ｒ２が出力Ｖｍを分圧比率ｒ２／ｒ１に分圧する。
【００６５】
第２電圧出力回路４ｂは、さらに基準電圧を発生させる基準電圧発生回路７と、基準電圧発生回路７で発生した基準電圧に基づいて可変抵抗Ｒ２によって分圧された電圧Ｖｄを比較して増幅する差動増幅器８と、差動増幅器８の出力に基づいて動作する出力トランジスタ９とを有している。出力トランジスタ９は、電源と可変抵抗Ｒ２との間に介挿されている。図５に示す出力トランジスタ９は、Ｎ型ＭＯＳトランジスタが用いられているが、本発明はこれに限られず、例えば、Ｐ型ＭＯＳトランジスタでもよいし、接合型のトランジスタでもよい。出力トランジスタ９及び可変抵抗Ｒ２の間のノードには、出力端子ＶＯが接続されており、当該出力端子ＶＯから出力される電圧が半導体記憶装置１に供給される電源電圧となる。
【００６６】
従って、モニタ回路２の出力電圧Ｖｍが変化するのに応じて、可変抵抗Ｒ２が出力電圧Ｖｍを分圧する分圧比率ｒ２／ｒ１が変化し、これによって電圧Ｖｄも変化する。この電圧Ｖｄに応じて差動増幅器８が出力トランジスタ９の動作を制御する。例えば、モニタ回路２のメモリセルアレイ部６においてリーク電流が増大すると、検知回路３に入力される電圧Ｖｍが低くなるため、分圧比率ｒ２／ｒ１は増大する。これにより、分圧された電圧Ｖｄが高くなり、差動増幅器８の出力電圧（出力トランジスタ９のゲート電圧）が低くなる。即ち、出力トランジスタ９にバイアスされる電圧が高くなるため、出力端子ＶＯにおける電圧が低くなり、半導体記憶装置１に供給する電源電圧が低くなる。そして、出力端子ＶＯにおける電圧は、可変抵抗Ｒ２にバイアスされる電圧となるため、第２電圧出力回路４ｂ内で出力端子ＶＯの出力電圧が保持される。このように、可変抵抗Ｒ２を用いることで、半導体記憶装置１に供給する電源電圧をモニタ回路２の出力に応じて高精度に変化させることができる。なお、可変抵抗Ｒ２の分圧比率ｒ２／ｒ１は、メモリセルＭＣにおいてデータを保持し得る下限電圧以上の電圧が出力端子ＶＯから出力されるように予め設定されている。このような電圧出力回路には、例えば可変出力のレギュレータが用いられる。なお、本実施形態においては、図示しないＤ／Ａ変換回路により検知回路３の出力Ｑｎをアナログ化した上で、可変抵抗Ｒ２に入力しているが、本発明はこれに限られない。また、本実施形態においては、検知回路３のｎビットの出力に対して１つの入力を有する可変抵抗Ｒ２（１つの可変抵抗部）を用いているが、分圧された電圧Ｖｄが得られる限りこれに限られず、例えば、検知回路３の出力が１ビットずつそれぞれ入力される複数の抵抗部を有していてもよい。
【００６７】
第１電圧出力回路４ａも第２電圧出力回路４ｂと略同一の構成を有している。ただし、第２電圧出力回路４ａは、一定の電源電圧を半導体記憶装置１に供給するため、可変抵抗Ｒ２を有していない（又は、可変抵抗Ｒ２において分圧比率が固定されている）。また、第１電圧出力回路４ａが出力する電源電圧は、第２電圧出力回路４ｂが出力する電源電圧より大きいため、出力トランジスタ９のサイズが第２電圧出力回路４ｂに適用されるものよりも大きいことが好ましい。
【００６８】
切替回路５は、半導体記憶装置１の動作モードに応じて変化するモード選択信号ＭＳＥＬによって半導体記憶装置１に接続する電圧出力回路４ａ，４ｂを切り替える電源供給切替手段として構成されている。即ち、例えば、半導体記憶装置１が通常動作モードとなった場合、モード選択信号ＭＳＥＬがＨｉｇｈレベルとなり、切替回路５が半導体記憶装置１と第１電圧出力回路４ａとを接続するように切り替える。また、半導体記憶装置１がスタンバイモードとなった場合、モード選択信号ＭＳＥＬがＬｏｗレベルとなり、切替回路５が半導体記憶装置１と第２電圧出力回路４ｂとを接続するように切り替える。
【００６９】
以上のように、本実施形態の半導体集積回路装置によれば、半導体記憶装置１のメモリセルアレイ１０を構成するメモリセルＭＣに対し、検査コストを増大させることなく、メモリセルのトランジスタのしきい値電圧の製造ばらつきや経年劣化に対してもリーク電流特性及びデータ保持特性を十分に満足し得る電源電圧を供給することができる。
【００７０】
＜第２実施形態＞
次に、本発明の第２実施形態に係る半導体集積回路装置について説明する。本実施形態が第１実施形態と異なる点は、検知回路が、１以上の比較器ＣＡｎの出力データを保持する１以上の保持回路を有していることである。図６は、本発明の第２実施形態に係る半導体集積回路装置における検知回路を示す概略回路図である。検知回路以外の構成については、第１実施形態と同様であるので説明を省略する。
【００７１】
本実施形態における検知回路１０３は、モニタ回路２の出力電圧と１以上の基準電圧Ｖｒｅｆ（ｎ）（ｎ＝０，１，…，ｎ−１）との比較を行う１以上の比較器ＣＢｎ（ｎ＝０，１，…，ｎ−１）を有している。検知回路１０３においても、第１実施形態における半導体集積回路装置１００の検知回路３と同様に、比較器ＣＢｎの入力端子のそれぞれに、モニタ回路２の出力Ｖｍ及び基準電圧Ｖｒｅｆ（ｎ）が入力されるように構成されている。さらに検知回路１０３は、比較器ＣＢｎのそれぞれの出力を保持する保持回路ＬＡｎ（ｎ＝０，１，…，ｎ−１）を有している。保持回路ＬＡｎは、論理回路の組合せにより構成された論理回路部Ｌ１により構成されている。なお、保持回路ＬＡｎは、入力されたデータを所定時まで保持し得る構成を有する限り特に限定されない。
【００７２】
比較器ＣＢｎは、所定の第１信号によって出力を確定するように構成されており、保持回路１０３は、第１信号より所定時間経過後に送られる第２信号によってそのときの比較器ＣＢｎからの出力データを取り込み、保持するように構成されている。具体的には、第２信号は、第１信号から生成された信号（本実施形態においては第１信号と共通の信号）であり、第１信号が比較器ＣＢｎに到達してから所定時間遅れて第２信号が保持回路ＬＡｎに到達するように構成されている。より詳しくは、第１信号は、電源投入時に半導体記憶装置に入力されるリセット信号ＲＳＴであり、検知回路１０３は、リセット信号ＲＳＴが入力される入力端子と比較器ＣＢｎのそれぞれとが接続され且つ当該入力端子と論理回路部Ｌ１とが遅延バッファ１１を介して接続されるように構成されている。
【００７３】
上記構成によれば、電源投入時等に生成されるリセット信号ＲＳＴが検知回路１０３に入力される。検知回路１０３に入力されたリセット信号ＲＳＴは、第１信号として比較器ＣＢｎのそれぞれに入力される。第１信号を受けたタイミングで比較器ＣＢｎは、モニタ回路２の出力電圧Ｖｍと各基準電圧Ｖｒｅｆ（ｎ）とを比較し、出力を確定する。また、リセット信号ＲＳＴは、遅延バッファ１１にも入力され、遅延バッファ１１の遅延時間で決まる所定の時間（リセット時間）経過後、第２信号として論理回路部Ｌ１に入力される。第２信号を受けたタイミングで保持回路ＬＡｎは、それぞれ対応する比較器ＣＢｎの出力データを取り込み、これを保持する。即ち、保持回路ＬＡｎは、リセット信号ＲＳＴを比較器ＣＢｎが受けてからリセット時間経過後におけるモニタ回路２の出力Ｖｍをデジタル化して保持する。従って、検知回路１０３の出力Ｑｎは、次回リセット信号ＲＳＴを受けるまで同じ値が出力され続ける。
【００７４】
電源投入直後等の所定期間においては、モニタ回路２における出力状態が不安定な場合がある。このようなタイミングでモニタ回路２の出力Ｖｍを取得してこれに基づいて、第２電圧出力回路４ｂが半導体記憶装置１に供給する電源電圧を変化させると、供給する電源電圧が安定せず、メモリセルＭＣのリーク電流特性及びデータ保持特性を満足しない電圧が供給されるおそれが生じ得る。
【００７５】
これに対し、本実施形態においては、モニタ回路２から出力された電圧値のうち、第１信号が送られてから所定時間経過後に第２信号が送られたときの電圧値に基づいて半導体記憶装置１に供給される電源電圧を変化させるため、電源投入直後等においてモニタ回路２の出力特性が安定しない場合のモニタ回路２の出力を半導体記憶装置１へ供給する電源電圧を変化させる基準として用いないようにすることができ、半導体記憶装置に対して安定した電源供給を行うことができる。また、第１信号及び第２信号を共通の半導体記憶装置のリセット信号ＲＳＴとすることにより、信号配線の有効活用ができるとともに回路構成を簡単にすることができる。
【００７６】
＜第３実施形態＞
続いて、本発明の第３実施形態に係る半導体集積回路装置について説明する。本実施形態が第１実施形態と異なる点は、電源供給切替手段が、第１電圧出力回路４ａと半導体記憶装置１とを接続する第１モードにおいて、第１電圧出力回路４ａへの電源供給を許容し且つ第２電圧出力回路４ｂへの電源供給を阻止し、第２電圧出力回路４ｂと半導体記憶装置１とを接続する第２モードにおいて、第２電圧出力回路４ｂへの電源供給を許容し且つ第１電圧出力回路４ａへの電源供給を阻止するように構成されていることである。図７は、本発明の第３実施形態に係る半導体集積回路装置における電源供給切替手段を示す概略回路図である。電源供給切替手段以外の構成については、第１実施形態と同様であるので説明を省略する。
【００７７】
本実施形態における電源供給切替手段１０５は、第１実施形態と同様の切替回路５と、第１及び第２電圧出力回路４ａ，４ｂのそれぞれに電源を供給する外部電源と当該第１及び第２電圧出力回路４ａ，４ｂとの間に介挿されたスイッチ素子ＳＷａ，ＳＷｂとを備えている。スイッチ素子ＳＷａ，ＳＷｂは、モード選択信号ＭＳＥＬに応じて選択的にオンされるように構成されている。本実施形態においては、スイッチ素子ＳＷａ，ＳＷｂとしてそれぞれＮ型ＭＯＳトランジスタが適用されているが、例えば、Ｐ型ＭＯＳトランジスタや接合型の電界効果トランジスタ等、電源供給を断続できる素子であればどのようなものでも構わない。スイッチ素子ＳＷａ，ＳＷｂのソース端子には外部電源が接続され、ドレイン端子には第１及び第２電圧出力回路４ａ，４ｂが接続されている。また、スイッチ素子ＳＷａ，ＳＷｂのゲート端子の何れか一方（ここではスイッチ素子ＳＷａ）には、モード選択信号ＭＳＥＬが入力され、何れか他方（ここではスイッチ素子ＳＷｂ）には、モード選択信号ＭＳＥＬの反転入力が入力される。反転入力の生成のため、スイッチ素子ＳＷａ，ＳＷｂの何れか他方のゲート端子には、インバータＩＮＶ１が接続されている。
【００７８】
上記構成において、例えば、第１実施形態と同様に、半導体記憶装置１が通常動作モードとなった場合、モード選択信号ＭＳＥＬがＨｉｇｈレベルとなり、切替回路５が半導体記憶装置１と第１電圧出力回路４ａとを接続する第１モードに切り替える。このとき、第１電圧出力回路４ａへの電源供給を切り替えるスイッチ素子ＳＷａのゲート端子がＨｉｇｈレベルとなることでスイッチ素子ＳＷａがオンし且つ第２電圧出力回路４ｂへの電源供給を切り替えるスイッチ素子ＳＷｂのゲート端子がインバータＩＮＶ１によってＬｏｗレベルとなることでスイッチ素子ＳＷｂがオフする。これにより、半導体記憶装置１に電源を供給する第１電圧出力回路４ａへのみ電源が供給され、第２電圧出力回路４ｂへの電源供給は阻止される。
【００７９】
また、半導体記憶装置１がスタンバイモードとなった場合、モード選択信号ＭＳＥＬがＬｏｗレベルとなり、切替回路５が半導体記憶装置１と第２電圧出力回路４ｂとを接続する第２モードに切り替える。このとき、スイッチ素子ＳＷａのゲート端子がＬｏｗレベルとなることでスイッチ素子ＳＷａがオフし且つスイッチ素子ＳＷｂのゲート端子がインバータＩＮＶ１によってＨｉｇｈレベルとなることでスイッチ素子ＳＷｂがオンする。これにより、半導体記憶装置１に電源を供給する第２電圧出力回路４ｂへのみ電源が供給され、第１電圧出力回路４ａへの電源供給は阻止される。
【００８０】
このように、本実施形態によれば、第１及び第２電圧出力回路４ａ，４ｂのうち、半導体記憶装置１に接続されていない電圧出力回路への電源供給が阻止されるため、電力消費をより低く抑えることができる。
【００８１】
＜第４実施形態＞
次に、本発明の第４実施形態に係る半導体集積回路装置について説明する。図８は、本発明の第４実施形態に係る半導体集積回路装置を示す概略回路図である。本実施形態が第１実施形態と異なる点は、モニタ回路２のメモリセルアレイ部６を構成するメモリセルＭＭＣの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるモニタ回路制御部１０２を具備していることである。本実施形態におけるモニタ回路制御部１０２は、半導体記憶装置１の制御信号に基づいてメモリセルアレイ部６のメモリセルＭＭＣの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるように構成されている。
【００８２】
半導体記憶装置１の制御信号は、半導体記憶装置を制御するクロック周波数を規定するクロック信号ＣＬＫと、半導体記憶装置１の動作モードを切り替えるチップイネーブル(chip enable)信号ＣＥと、半導体記憶装置が書き込み動作又は読み出し動作の何れを行うかを切り替える書き込みイネーブル(write enable)信号ＷＥとを含んでいる。即ち、半導体記憶装置１は、クロック信号ＣＬＫに同期して動作する同期型の半導体記憶装置である。これらの各制御信号ＣＬＫ，ＣＥ，ＷＥは、例えば、本実施形態における半導体集積回路装置２００が実装される電子機器（図示せず）の主制御装置から送られてくる制御信号である。ここで本実施形態における半導体記憶装置１は、チップイネーブル信号ＣＥがＨｉｇｈレベルのときに通常動作モードとなり、Ｌｏｗレベルのときにスタンバイモードとなるように構成されているものとする。さらに、半導体記憶装置１は、通常動作モードにおいて、書き込みイネーブル信号ＷＥがＬｏｗレベルのときに読み出し動作を行い、書き込みイネーブル信号ＷＥがＨｉｇｈレベルのときに書き込み動作を行うように、構成されているものとする。
【００８３】
そして、モニタ回路制御部１０２は、クロック信号ＣＬＫに同期してチップイネーブル信号ＣＥに応じてメモリセルアレイ部６のメモリセルＭＭＣの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるように構成されている。
【００８４】
上記構成を実現するために、本実施形態におけるモニタ回路制御部１０２は、クロック信号ＣＬＫ及びチップイネーブル信号ＣＥを検知して当該検知結果をメモリセルアレイ部６のモニタ回路用ワード線ＭＷＬ及びモニタ回路用相補ビット線対ＭＢＬｎ，／ＭＢＬｎ（ｎ＝０，１，…，ｎ−１）に伝達するように構成されている。より具体的には、モニタ回路制御部１０２は、クロック信号ＣＬＫ及びチップイネーブル信号ＣＥがともにＨｉｇｈレベルとなった場合にモニタ回路用ワード線ＭＷＬがＨｉｇｈレベルとなるような論理回路部Ｌ２と、メモリセルアレイ部６のモニタ回路用相補ビット線対ＭＢＬｎ，／ＭＢＬｎをモニタ回路用ワード線ＭＷＬに同期させる同期信号を生成する同期信号生成回路１２とを備えている。
【００８５】
論理回路部Ｌ２は、クロック信号ＣＬＫ及びチップイネーブル信号ＣＥが入力されるＮＡＮＤ回路ＮＡ１及びＮＡＮＤ回路ＮＡ１の出力を反転して出力するインバータＩＮＶ２とを備えている。なお、論理回路部Ｌ２は、ＮＡＮＤ回路ＮＡ１及びインバータＩＮＶ２によりＡＮＤ回路を構成しているが、既存のＡＮＤ回路を適用することとしてもよい。
【００８６】
同期信号生成回路１２は、入力側が論理回路部Ｌ２の出力側にある分岐ノードＮ３に接続され、出力側がモニタ回路用ビット線ＭＢＬｎのそれぞれに接続されている。また、同期信号生成回路１２の出力側は、インバータＩＮＶ３を介してモニタ回路用の反転ビット線／ＭＢＬｎのそれぞれにも接続されている。これにより、半導体記憶装置へのアクセスが行われて、モニタ回路用ワード線ＭＷＬがＨｉｇｈレベルとなるたびに、同期信号生成回路１２の出力、即ちメモリセルアレイ部６のモニタ回路用相補ビット線対ＭＢＬｎ，／ＭＢＬｎが反転するため、メモリセルＭＭＣの記憶状態を反転させることができる。こうして、メモリセルアレイ部６のメモリセルＭＭＣにおいては、同期信号生成回路１２の出力に応じて半導体記憶装置１のメモリセルＭＣと同様の書き込み動作が行われる。
【００８７】
次に、同期信号生成回路１２についてより詳しく説明する。図９は図８に示す半導体集積回路装置における同期信号生成回路を示す概略回路図である。同期信号生成回路１２は、複数のインバータを備えたループ回路部Ｐ１と、ループ回路部に介挿された第１及び第２保持回路部ＬＢ１，ＬＢ２と、ループ回路部に介挿され、モニタ回路用ワード線ＭＷＬの状態に応じて第１及び第２保持回路のそれぞれへデータ入力制御を行う第１及び第２スイッチ部Ｇ１，Ｇ２とを備えている。
【００８８】
ループ回路部Ｐ１は、電源電圧及び第２保持回路からの帰還路を通じて帰還出力が入力されるＮＡＮＤ回路ＮＡ２と、ＮＡＮＤ回路ＮＡ２の出力からＮＡＮＤ回路ＮＡ２の入力までのループ状回路に直列接続された偶数個のインバータＩＮＶ４〜１１とを有している。ここで、ＮＡＮＤ回路ＮＡ２においては、一方の入力が電源電圧であるため、常に一方の入力がＨｉｇｈレベルとなるため、帰還出力を反転させるインバータとして動作する。即ち、ループ回路部Ｐ１は、奇数個のインバータから構成されるリングオシレータ（ring oscillator）として動作する。
【００８９】
第１及び第２保持回路部ＬＢ１，ＬＢ２は、リングオシレータの構成要素であるインバータＩＮＶ５及びＩＮＶ７と、当該インバータＩＮＶ５及びＩＮＶ７にそれぞれ並列接続されたインバータＩＮＶ１２及びＩＮＶ１３とを有している。インバータＩＮＶ５及びＩＮＶ７の出力は、インバータＩＮＶ１２及びＩＮＶ１３に入力され、インバータＩＮＶ１２及びＩＮＶ１３の出力は、インバータＩＮＶ５及びＩＮＶ７に入力されるように構成されている。これにより、第１及び第２保持回路部ＬＢ１，ＬＢ２は、入力信号を反転して出力し且つその状態を保持する。
【００９０】
第１及び第２スイッチ部Ｇ１，Ｇ２は、それぞれトランスファゲート（transfer gate）により構成され、トランスファゲートの出力側に第１及び第２保持回路部ＬＢ１，ＬＢ２がそれぞれ接続されている。第１及び第２スイッチ部Ｇ１，Ｇ２のゲート端子には、２つのインバータＩＮＶ１４，１５によって分岐ノードＮ３からの相補的な入力が入力される。より詳しくは、第１スイッチ部Ｇ１がオン状態のときに、第２スイッチ部Ｇ２がオフ状態となり、第１スイッチ部Ｇ１がオフ状態のときに、第２スイッチ部Ｇ２がオン状態となる。
【００９１】
第１保持回路部ＬＢ１と第２スイッチ部Ｇ２との間には、リングオシレータの構成要素であるインバータＩＮＶ６が介挿されている。そして、第２保持回路部ＬＢ２の出力側は、リングオシレータの構成要素である４つのインバータＩＮＶ８〜１１が直列接続された帰還路と、第２保持回路部ＬＢ２の出力を反転して出力するインバータＩＮＶ１６が接続された出力路とに分岐している。帰還路におけるインバータＩＮＶ１１の出力が帰還出力としてＮＡＮＤ回路ＮＡ２に入力される。出力路から出力された出力信号ＭＤは、メモリセルアレイ部６のメモリセルＭＭＣへの書き込みデータとなる。
【００９２】
上記構成を有する同期信号生成回路１２の動作について説明する。まず、モニタ回路用ワード線ＭＷＬの信号レベルがＬｏｗレベルのとき、分岐ノードＮ３から同期信号生成回路１２には、Ｌｏｗレベルが入力される。このとき、第１スイッチ部Ｇ１は、オン状態となり、第２スイッチ部Ｇ２はオフ状態となる。ここで、前回の出力信号ＭＤの信号レベルがＬｏｗであったとすると、ＮＡＮＤ回路ＮＡ２には、Ｈｉｇｈレベルが入力されてＬｏｗレベルが出力されるため、インバータＩＮＶ４を介して第１保持回路部ＬＢ１にはＨｉｇｈレベルが入力される。第１保持回路部ＬＢ１は、入力信号を反転した状態で保持するため、Ｌｏｗレベルを保持する。このように、第１保持回路ＬＢ１においては前回の出力信号ＭＤの信号レベルが保持されることとなる。
【００９３】
この後、モニタ回路用ワード線ＭＷＬの信号レベルがＨｉｇｈレベルとなると、第１スイッチ部Ｇ１は、オフ状態となり、第２スイッチ部Ｇ２は、オン状態となる。これにより、第１保持回路部ＬＢ１に保持されている情報がインバータＩＮＶ６で反転された上で第２保持回路ＬＢ２に入力される。前述の例のように、第１保持回路ＬＢ１がＬｏｗレベルを保持していた場合、第２保持回路ＬＢ２には、Ｈｉｇｈレベルが入力され、第２保持回路ＬＢ２は、その反転状態であるＬｏｗレベルを保持する。このときの出力信号ＭＤは、インバータＩＮＶ１６で反転されたＨｉｇｈレベルとなる。
【００９４】
続いて、モニタ回路用ワード線ＭＷＬの信号レベルがＬｏｗレベルとなると、第１スイッチ部Ｇ１は、オン状態となり、第２スイッチ部Ｇ２はオフ状態となる。これにより、出力信号ＭＤの信号レベルが第１保持回路部ＬＢ１にて保持される。このとき、第２保持回路ＬＢ２は、ワード線ＭＷＬの信号レベルがＬｏｗレベルとなる前の状態が保持される。即ち、前述の例のように、モニタ回路用ワード線ＭＷＬの信号レベルがＬｏｗレベルとなる前の状態において出力信号ＭＤの信号レベルがＨｉｇｈレベルである場合、第１保持回路部ＬＢ１はＨｉｇｈレベルを保持し且つ第２保持回路部ＬＢ２はＬｏｗレベルを保持する。従って、出力信号ＭＤは、Ｈｉｇｈレベルが保持される。
【００９５】
再び、ワード線ＭＷＬの信号レベルがＨｉｇｈレベルとなると、上述したように、第１保持回路部ＬＢ１に保持されている情報がインバータＩＮＶ６で反転された上で第２保持回路ＬＢ２に入力される。従って、出力信号ＭＤの信号レベルは、反転された状態で保持される。
【００９６】
このように、上記構成を有する同期信号生成回路１２によれば、モニタ回路用ワード線ＭＷＬの信号レベルがＬｏｗレベルからＨｉｇｈレベルに遷移するときのみ出力信号ＭＤの信号レベルが反転し、モニタ回路用ワード線ＭＷＬの信号レベルがＨｉｇｈレベルからＬｏｗレベルに遷移するときは出力信号ＭＤの信号レベルは反転せず、次にモニタ回路用ワード線ＭＷＬの信号レベルがＨｉｇｈレベルに遷移するまでの間は保持される。
【００９７】
ここで、このような同期信号生成回路１２を備えた半導体集積回路装置２００の動作について説明する。図１０は、図８に示す半導体集積回路装置のタイミングチャートである。
【００９８】
図１０のタイミングチャートの初期状態において、例えばクロック信号ＣＬＫ、チップイネーブル信号ＣＥ、書き込みイネーブル信号ＷＥはＬｏｗレベルであるとする。このときメモリセルアレイ部６のモニタ回路用ワード線信号ＭＷＬはＬｏｗレベルである。また同期信号生成回路１２の出力信号ＭＤは、任意のレベルを取りうるが、ここでは例えばＬｏｗレベルであるとすると、メモリセルアレイ部６のモニタ回路用ビット線信号ＭＢＬｎは、Ｌｏｗレベルとなっており、メモリセルアレイ部６のモニタ回路用反転ビット線／ＭＢＬｎは、Ｈｉｇｈレベルとなっている。クロック信号ＣＬＫは、時刻ｔ１，ｔ２，ｔ３から所定期間、Ｈｉｇｈレベルとなる。
【００９９】
時刻ｔ１においてはチップイネーブル信号がＬｏｗレベルであるため、半導体記憶装置１は、メモリセルＭＣにおいて読み出し動作又は書き込み動作を行わないスタンバイモードとなっている。このとき、論理回路部Ｌ２の出力である分岐ノードＮ３の信号レベルはＬｏｗレベルとなり、従って、モニタ回路用ワード線ＭＷＬの信号レベルはＬｏｗレベルとなる。このときのメモリセルアレイ部６は、モニタ回路用ワード線ＭＷＬの信号レベルがＬｏｗレベルで固定された第１実施形態におけるメモリアレイ部６の状態と略等しい状態となっている。なお、スタンバイモードにおいては、同期信号生成回路１２の出力信号ＭＤの信号レベルは初期状態であるＬｏｗレベルとなっている。
【０１００】
次に、時刻ｔ２においてクロック信号ＣＬＫとともにチップイネーブル信号ＣＥがＨｉｇｈレベルとなると、半導体記憶装置１は、通常動作モードとなる。時刻ｔ２においては書き込みイネーブル信号ＷＥもＨｉｇｈレベルとなっているため、書き込み動作モードとなる。このとき、論理回路部Ｌ２の出力である分岐ノードＮ３の信号レベルはＨｉｇｈレベルとなり、従って、モニタ回路用ワード線ＭＷＬがＨｉｇｈレベルとなる。この結果、同期信号生成回路１２の出力信号ＭＤの信号レベルは反転し初期状態のＬｏｗレベルからＨｉｇｈレベルとなる。これにより、メモリセルアレイ部６の相補ビット線対ＭＢＬｎ，／ＭＢＬｎはそれぞれ反転し、モニタ回路２を構成するメモリセルＭＭＣに保持されているデータが書き換えられる。その後、クロック信号ＣＬＫ、チップイネーブル信号ＣＥ及び書き込みイネーブル信号ＷＥがＬｏｗレベルに遷移することでワード線ＭＷＬの信号レベルがＬｏｗレベルに遷移するが、同期信号生成回路１２の出力信号ＭＤの信号レベルはＨｉｇｈレベルが維持される。
【０１０１】
続いて、時刻ｔ３においてクロック信号ＣＬＫとともにチップイネーブル信号ＣＥがＨｉｇｈレベルとなり、書き込みイネーブル信号ＷＥがＬｏｗレベルを維持されると、半導体記憶装置１は、読み出し動作モードとなる。このとき、論理回路部Ｌ２の出力である分岐ノードＮ３の信号レベルはＨｉｇｈレベルとなり、従って、ワード線ＭＷＬの信号レベルがＨｉｇｈレベルとなる。この結果、同期信号生成回路１２の出力信号ＭＤの信号レベルは反転し、ＨｉｇｈレベルからＬｏｗレベルに遷移する。これにより、メモリセルアレイ部６のモニタ回路用相補ビット線対ＭＢＬｎ，／ＭＢＬｎはそれぞれ反転し、モニタ回路２を構成するメモリセルＭＭＣに保持されているデータが書き換えられる。その後、クロック信号ＣＬＫ、チップイネーブル信号ＣＥ及び書き込みイネーブル信号ＷＥがＬｏｗレベルに遷移することでワード線ＭＷＬがＬｏｗレベルに遷移するが、同期信号生成回路１２の出力信号ＭＤの信号レベルはＬｏｗレベルが維持される。
【０１０２】
半導体記憶装置のメモリセルアレイ１０は、スタンバイモードにおいてはワード線及び相補ビット線対の電圧レベルが一定のデータ保持状態となるが、動作モードにおいてはワード線及び相補ビット線対の電圧レベルは、メモリセルにアクセスするたびに繰り返し変化することとなる。そのような電圧レベルの変化が長期の使用により継続的に行われたメモリセルの特性は、一定の電圧レベルを保持しているメモリセルの特性とは異なってしまうおそれがある。
【０１０３】
そこで、本実施形態の半導体集積回路装置によれば、上述したように、半導体記憶装置へのアクセスが行われて、モニタ回路用ワード線ＭＷＬがＨｉｇｈレベルとなるたびに、モニタ回路２のメモリセルアレイ部６におけるメモリセルＭＭＣの状態がＬｏｗ又はＨｉｇｈレベルに書き替えられる。このため、モニタ回路２のメモリセルＭＭＣの長期使用による特性変化を半導体記憶装置１のメモリセルＭＣの特性変化に近づけることができ、モニタ回路２は長期使用においてもメモリセルＭＣの特性を高精度にモニタすることができる。
【０１０４】
＜第５実施形態＞
次に、本発明の第５実施形態に係る半導体集積回路装置について説明する。本実施形態が第１実施形態と異なる点は、モニタ回路が、抵抗部に並列接続されたスイッチ素子を有し、スイッチ素子が、半導体記憶装置と第１電力出力回路とが接続された場合にオンし、半導体記憶装置と第２電圧出力回路とが接続された場合にオフするように構成されていることである。図１１は、本発明の第６実施形態に係る半導体集積回路装置におけるモニタ回路を示す概略回路図である。モニタ回路以外の構成については、第１実施形態と同様であるので説明を省略する。
【０１０５】
本実施形態におけるモニタ回路３０２は、一端部が外部電源ＶＤＤに接続され且つ他端部がメモリセルアレイ部６の電源線ＭＶＬに接続されている抵抗部である抵抗素子Ｒ１と、抵抗素子Ｒ１に並列接続されたスイッチ素子ＳＷｃとを備えている。図１１に示すスイッチ素子ＳＷｃは、Ｎ型ＭＯＳトランジスタにより構成されている。抵抗素子Ｒ１の両端部にソース端子及びドレイン端子が接続されている。スイッチ素子ＳＷｃのゲート端子には、モード選択信号ＭＳＥＬが入力されるように構成されている。なお、本実施形態におけるスイッチ素子ＳＷｃは、Ｎ型ＭＯＳトランジスタにより構成されているが、本発明はモード選択信号に応じてオン／オフ切替ができる限りこれに限られない。例えば、Ｐ型のＭＯＳトランジスタ等の他のトランジスタ素子であってもよいし、その他のスイッチ素子であってもよい。
【０１０６】
第１実施形態で説明したように、半導体記憶装置１がスタンバイモードとなった場合、モード選択信号ＭＳＥＬはＬｏｗレベルとなり、半導体記憶装置１が通常動作モードとなった場合、モード選択信号ＭＳＥＬはＨｉｇｈレベルとなる。従って、スイッチ素子ＳＷｃは、半導体記憶装置１がスタンバイモードとなっている際にはオフし、半導体記憶装置１が通常動作モードとなっている際にはオンする。
【０１０７】
半導体記憶装置１がスタンバイモードの際、スイッチ素子ＳＷｃがオフすることにより、メモリセルアレイ部６の電源には、外部電源ＶＤＤから抵抗素子Ｒ１により電圧降下された電源電圧が供給される。即ち、第１実施形態と同様の状態となり、モニタ回路２は、リーク電流の電圧換算値を出力Ｖｍとして出力する。一方、半導体記憶装置１が通常動作モードとなり、スイッチ素子ＳＷｃがオフすると、抵抗素子Ｒ１の両端部が短絡され、メモリセルアレイ部６の電源には、外部電源ＶＤＤによる電源電圧が直接供給される。
【０１０８】
リーク電流を検出するための抵抗素子Ｒ１を外部電源ＶＤＤとメモリセルアレイ部６との間に介挿すると、半導体記憶装置１のメモリセルアレイ１０に供給される電源より低い電圧がメモリ回路２のメモリセルアレイ部６の電源に常時供給される。このように外部電源の電圧より低い電源電圧が供給されるメモリセルの特性は、長期の使用により外部電源の電源電圧が直接供給されるメモリアレイ１０のメモリセルＭＣの特性とは異なってしまい、正確なモニタを行うことができなくなる可能性がある。
【０１０９】
そこで、本実施形態の半導体集積回路装置によれば、定常電圧を共有する第１電圧出力回路４ａが半導体記憶装置のメモリアレイの電源線に接続される通常動作モードにおいては、外部電源ＶＤＤとメモリセルアレイ部６とが短絡されるため、メモリセルアレイ部６のメモリセルＭＭＣに供給される電圧を半導体記憶装置１のメモリセルＭＣに供給される電圧に等しくすることができ、その結果、長期使用による特性劣化に対しても、半導体記憶装置１のメモリセルＭＣの電源電圧を、制度良く制御することができる。
【０１１０】
＜第６実施形態＞
続いて、本発明の第６実施形態に係る半導体集積回路装置について説明する。
【０１１１】
製造プロセスの微細化に伴うプロセスばらつきの増大により、半導体記憶装置においては、メモリセルを構成するトランジスタ特性のばらつきが増大し、回路動作マージンが低下し、設計が困難になるという課題が顕在化している。
そこで、回路動作マージンを拡大して安定した動作を実現するために、メモリセルを構成するトランジスタのしきい値の仕上がりに応じて、書き込み特性を改善するライトアシスト回路や読み出し特性を改善するリードアシスト回路などのアシスト回路が搭載される。詳細な原理はここでは述べないが、これらアシスト回路は、メモリセルアレイ電源に、半導体集積回路装置の動作電圧とは異なる補助電圧を供給することで半導体記憶装置の動作マージンを拡大するものであり、トランジスタのしきい値電圧のばらつき増大に対して、半導体記憶装置の動作マージンを確保するためには、アシスト回路の搭載は不可欠である。製造プロセスの微細化に伴うプロセスばらつきの増大に対して、半導体集積回路装置外部の試験装置により、メモリセルを構成するトランジスタのしきい値電圧の仕上がりをモニタして、当該モニタ結果に応じて、同じく半導体集積回路装置外部の試験装置により、アシスト条件の設定をプログラムする手法は公知となっている。
【０１１２】
本実施形態が第１実施形態と異なる点は、半導体記憶装置の書き込み動作時において半導体記憶装置のメモリセルアレイ１０の電源電圧をモニタ回路の出力に応じて変化させ、半導体記憶装置の読み出し動作時において半導体記憶装置のメモリセルアレイ１０のワード線電圧をモニタ回路の出力に応じて変化させるように構成されていることである。図１２は、本発明の第６実施形態に係る半導体集積回路を示す概略回路図である。
【０１１３】
本実施形態における電圧出力回路も、第１実施形態と同様に、第１及び第２電圧出力回路４ａ，４ｂを含み、切替回路５によって半導体記憶装置１に選択的に接続されるように構成されている。第２電圧出力回路４ｂは、第１実施形態と同様に、モニタ回路２の出力に応じて出力電圧を変化させるように構成されている。一方、本実施形態の第１電圧出力回路４ａは、通常電圧を出力するが、当該出力電圧は以下で説明する書込み支援回路を介して、半導体記憶装置１のメモリセルアレイ１０の電源に供給される。また、第２電圧出力回路４ｂの出力および書込み支援回路を介した第１電圧出力回路４ａの出力は、切替回路５によって選択的に切り替えてメモリセルアレイ１０に供給される。
【０１１４】
本実施形態における半導体集積回路装置３００は、半導体記憶装置１のメモリセルアレイ１０が書き込み動作モードの際、検知回路３の出力に応じて第１電圧出力回路４ａから供給される電源電圧を調整する書込み支援回路ＷＡと、半導体記憶装置１のメモリセルアレイ１０が読み出し動作モードの際、検知回路３の出力に応じて半導体記憶装置１のワード線電圧を調整する読出し支援回路ＲＡとを有するアシスト回路部１０４ａを備えている。
【０１１５】
アシスト回路部１０４ａの書込み支援回路ＷＡは、入力端子が第１電圧出力回路４ａの出力端子に接続され、出力端子が切替回路５の入力端子に接続され、切替回路５を介して、メモリセルアレイ１０の電源線ＶＤＤＭに接続される。書込み支援回路ＷＡは、出力電圧調整用端子ＴＷを備えており、当該出力電圧調整用端子ＴＷに検知回路３の出力が入力される。さらに、書込み支援回路ＷＡは、半導体記憶装置１の入力信号に基づいて生成される、書込み支援回路ＷＡから調整した電圧を出力するための書込み支援回路活性化信号ＷＡＳが入力されるように構成されている。即ち、書込み支援回路ＷＡには、半導体記憶装置１のチップイネーブル信号ＣＥと、書き込みイネーブル信号ＷＥと、図示しない電子機器の主制御装置等から送られる列アドレスの指定情報に基づいた列アドレス信号ＣＡＤとが入力される３入力ＡＮＤ回路ＡＮＤ１の出力が書込み支援回路活性化信号ＷＡＳとして入力される。
【０１１６】
書込み支援回路ＷＡは、書込み支援回路活性化信号ＷＡＳがＬｏｗレベルの場合には、第１電圧出力回路４ａから供給される電源電圧をそのまま出力し、書込み支援回路活性化信号ＷＡＳがＨｉｇｈレベルの場合には、第１電圧出力回路４ａから供給される電源電圧よりも低い補助電圧を出力する。この補助電圧は、検知回路３の出力に応じて、制御される。
【０１１７】
また、アシスト回路部１０４ａの読出し支援回路ＲＡは、出力端子が半導体記憶装置１のワード線ＷＬを駆動するワード線ドライバＷＤの電源端子に接続されている。読出し支援回路ＲＡは、出力電圧調整用端子ＴＲを備えており、当該出力電圧調整用端子ＴＲに検知回路３の出力が入力される。さらに、読出し支援回路ＲＡは、半導体記憶装置１の入力信号に基づいて生成される、読出し支援回路ＲＡから調整した電圧を出力するための読出し支援回路活性化信号ＲＡＳが入力されるように構成されている。即ち、読出し支援回路ＲＡには、半導体記憶装置１のチップイネーブル信号ＣＥと、書き込みイネーブル信号ＷＥの反転出力と、図示しない電子機器の主制御装置等から送られる行アドレスの指定情報に基づいた行アドレス信号ＲＡＤとが入力される３入力ＡＮＤ回路ＡＮＤ２の出力が入力される。ＡＮＤ回路ＡＮＤ２の入力の１つには、書き込みイネーブル信号ＷＥの反転出力を生成するインバータＩＮＶ１７が接続されている。
【０１１８】
ワード線ドライバＷＤは、相補的に配置されたＰ型ＭＯＳトランジスタＱＰ３及びＮ型ＭＯＳトランジスタＱＮ５を有しており、ＣＭＯＳ回路を形成している。Ｐ型ＭＯＳトランジスタＱＰ３及びＮ型ＭＯＳトランジスタＱＮ５のドレイン端子同士は互いに接続されている。Ｐ型ＭＯＳトランジスタＱＰ３のソース端子には読出し支援回路ＲＡの出力端子が接続され、Ｎ型ＭＯＳトランジスタＱＮ５のソース端子は接地されている。Ｐ型ＭＯＳトランジスタＱＰ３及びＮ型ＭＯＳトランジスタＱＮ５のゲート端子には、行アドレス信号ＲＡＤが入力される。
【０１１９】
読出し支援回路ＲＡは、読出し支援回路活性化信号ＲＡＳがＬｏｗレベルの場合には、読出し支援回路ＲＡの内部又は外部に設けられた電源電圧（図示せず）をそのまま出力し、読出し支援回路活性化信号ＲＡＳがＨｉｇｈレベルの場合には、読出し支援回路ＲＡの電源電圧よりも低い補助電圧を出力する。この補助電圧は、検知回路３の出力に応じて、制御される。なお、読出し支援回路ＲＡの電源は、第１電圧出力回路４ａから供給される電源であってもよいし、それとは別の電源であってもよい。
【０１２０】
ここで、本実施形態の半導体集積回路装置３００において半導体記憶装置１が通常動作モードであるときの動作についてより詳しく説明する。半導体記憶装置１が通常動作モードである場合、半導体記憶装置１のメモリセルアレイ１０の電源ＶＤＤＭには、書込み支援回路ＷＡを介して第１電圧出力回路４ａが接続されて電源供給が行われる。
【０１２１】
書き込み動作時においては、第４実施形態で説明したように、チップイネーブル信号ＣＥ及び書き込みイネーブル信号ＷＥがＨｉｇｈレベルとなる。さらに、データを書き込むべき列アドレスのメモリセルＭＣが選択されると対応する列アドレス信号ＣＡＤがＨｉｇｈレベルとなり、３入力ＡＮＤ回路ＡＮＤ１の出力である書込み支援回路活性化信号ＷＡＳもＨｉｇｈレベル（書き込み可能状態）となる。これにより、書込み支援回路ＷＡは、第１電圧出力回路４ａの出力電圧より低い補助電圧を出力し、メモリセルＭＣに電源電圧を供給する。このとき、書込み支援回路ＷＡの出力電圧調整用端子ＴＷには、検知回路３の出力が入力されており、書込み支援回路ＷＡは、この検知回路３の出力に応じて調整された電圧を補助電圧として出力している。これにより、製造ばらつきに応じた半導体記憶装置の書き込み容易化が図れる。なお、補助電圧の電圧降下量や調整範囲は、想定されるメモリセルＭＣのトランジスタのしきい値電圧のばらつきに伴って生じるメモリセルＭＣの書き込み動作マージンの低下に対して、確実に書き込み動作可能な補助電圧となるように予め設定され得る。
【０１２２】
また、書き込み動作時においては、書き込みイネーブル信号ＷＥの反転信号がＬｏｗレベルとなるため、３入力ＡＮＤ回路ＡＮＤ２の出力である読出し支援回路活性化信号ＲＡＳはＬｏｗレベルとなる。これにより、読出し支援回路ＲＡは、読出し支援回路ＲＡの内部又は外部に設けられた電源電圧をワード線ドライバＷＤの電源端子にそのまま出力する。従って、半導体記憶装置１のワード線ＷＬは、読出し支援回路ＲＡの電源電圧にて駆動される。
【０１２３】
一方、読み出し動作時においては、チップイネーブル信号ＣＥ及び書き込みイネーブル信号ＷＥの反転信号がＨｉｇｈレベルとなる。さらに、データを読み出すべき行アドレスのメモリセルＭＣが選択されると対応する行アドレス信号ＲＡＤがＨｉｇｈレベルとなり、３入力ＡＮＤ回路ＡＮＤ２の出力である読出し支援回路活性化信号ＲＡＳもＨｉｇｈレベル（読み出し可能状態）となる。これにより、読出し支援回路ＲＡは、電源電圧より低い補助電圧を出力し、ワード線ドライバＷＤの電源端子に電圧供給する。このとき、読出し支援回路ＲＡの出力電圧調整用端子ＴＲには、検知回路３の出力が入力されており、読出し支援回路ＲＡは、この検知回路３の出力に応じて調整された電圧を補助電圧として出力している。これにより、製造ばらつきに応じた半導体記憶装置の読み出し容易化が図れる。なお、補助電圧の電圧降下量や調整範囲は、想定されるメモリセルＭＣのトランジスタのしきい値電圧のばらつきに伴って生じるメモリセルＭＣの読み出し動作マージンの低下に対して、確実に書き込み動作可能な補助電圧となるように予め設定され得る。
【０１２４】
また、読み出し動作時においては、書き込みイネーブル信号ＷＥがＬｏｗレベルとなるため、３入力ＡＮＤ回路ＡＮＤ１の出力である書込み支援回路活性化信号ＷＡＳはＬｏｗレベルとなる。これにより、書込み支援回路ＷＡは、第１電圧出力回路４ａから供給される電源電圧をそのまま出力する。従って、半導体記憶装置１のメモリセルアレイ１０の電源線ＶＤＤＭには、第１電圧出力回路４ａの出力電圧が供給される。
【０１２５】
前述したように、メモリセルＭＣを構成するトランジスタのしきい値電圧のばらつきが増大すると、半導体記憶装置の通常動作モード時において、メモリセルＭＣの書き込み動作や読み出し動作についての動作マージンが確保できなくなる。従来においても製造時において、半導体集積回路装置外部の試験装置により、メモリセルアレイ１０のトランジスタのしきい値電圧の仕上がりを検出する検査工程を設け、検出されたトランジスタのしきい値電圧に応じて、同じく半導体集積回路装置外部の試験装置により、アシスト回路が出力する電圧を設定していたが、このような検査工程を別途設けることは検査コストの増大を招く。また、経年変化によりメモリセルアレイ１０のトランジスタの特性が変化することもあるため、製造直後の検査工程において得られたトランジスタの特性に基づいて電圧を設定するだけでは、通常動作モードにおける適切な動作マージンが得られる電圧をメモリセルに供給することは困難である。
【０１２６】
これに対し、本実施形態の半導体集積回路装置３００においては、半導体記憶装置１の書き込み動作時及び読み出し動作時において半導体記憶装置１のメモリセルアレイ１０に供給される電源電圧及びワード線電圧を、半導体集積回路内部で検知されるモニタ回路２の出力に応じて変化させることにより、メモリセルアレイ１０のトランジスタのしきい値電圧のばらつきに応じて、検査コストを増大させることなく、長期の使用に対しても通常動作モードにおける適切な動作マージンが得られる電圧をメモリセルに供給することができる。
【０１２７】
なお、本実施形態においては、半導体記憶装置１がスタンバイモードである場合に、第１実施形態と同様に、半導体記憶装置１のメモリセルアレイ１０の電源線ＶＤＤＭに接続される電圧出力回路が第２電圧出力回路４ｂに切り替えられ、検知回路３の出力に応じて第２電圧出力回路４ｂから半導体記憶装置１へ供給されるメモリセルアレイ１０の電源電圧ＶＤＤＭを変化させている。この場合、スタンバイモードにおいて第２電圧出力回路４ｂが供給するメモリセルアレイ１０の電源電圧ＶＤＤＭをメモリセルＭＣのトランジスタのしきい値電圧の仕上がりに応じて変化させることができるため、リーク電流特性及びデータ保持特性を十分に満足する電源電圧を供給することができる。
【０１２８】
したがって、通常動作モードにおけるメモリセル１０の動作マージンを確保するとともに、スタンバイモードにおけるリーク電流特性及びデータ保持特性を十分に満足する電源電圧を供給することができることから、動作安定性と低消費電力性とを両立することができる。しかも、書き込み動作時及び読み込み動作時における電圧供給を変化させる基準とスタンバイモードにおける電圧供給を変化させる基準とが共通のモニタ回路の出力となるため、動作安定性と低消費電力性とを両立しつつ、モニタ回路の付加による大型化を抑制することもできる。ただし、本発明はこれに限られず、半導体記憶装置１が通常動作モードである場合のみ検知回路３の出力に応じて半導体記憶装置１へ供給される電圧を変化させることとしてもよい。この際、電圧出力回路は１つであってもよい。
【０１２９】
また、本実施形態においては、アシスト回路部１０４ａを半導体記憶装置１及び第１電圧出力回路４ａの外部に配置した構成について説明したが、例えば、アシスト回路部１０４ａを半導体記憶装置１又は第１電圧出力回路４ａの内部回路として構成してもよい。
【０１３０】
＜第７実施形態＞
次に、本発明の第７実施形態に係る電子機器について説明する。図１３は本発明の第７実施形態に係る電子機器の概略構成を示すブロック図である。本実施形態の電子機器４５０は、第１実施形態と同様の構成を有する半導体集積回路装置４００が実装されており、半導体集積回路装置４００を制御するクロック周波数を規定するクロック信号ＣＬＫを生成するクロック生成回路ＣＧと、モニタ回路２の出力に応じてクロック生成回路ＣＧで生成されるクロック信号ＣＬＫのクロック周波数を変化させるコントローラＣＴＬ１とを具備している。本実施形態の電子機器４５０は、例えばマイクロコンピュータを備えており、コントローラＣＴＬ１には、当該マイクロコンピュータのＣＰＵが用いられてもよい。このようなコントローラＣＴＬ１は、電子機器４５０の動作制御を行う主制御装置であってもよいし、別途専用に設けられた制御装置であってもよい。
【０１３１】
前述したように、半導体集積回路装置においてはメモリセルアレイ１０の微細化に伴い、製造されるトランジスタごとにしきい値電圧のばらつきが生じる。製造されたトランジスタのしきい値電圧が設計値より低い値となると、動作速度が速くなり、設計値より高い値となると、動作速度が遅くなる。このため、半導体集積回路を動作させるクロック周波数は、トランジスタにおけるしきい値電圧のばらつきに応じて最適化することが好ましい。
【０１３２】
本実施形態の電子機器４５０によれば、モニタ回路２によりモニタされたメモリセルＭＣのトランジスタのしきい値電圧の仕上がりに応じて、コントローラＣＴＬ１がクロック発生回路ＣＧを制御し、クロック信号ＣＬＫのクロック周波数を変化させることにより、別途調整機器を用いることなく電子機器内部で、半導体記憶装置１のメモリセルＭＣを最適なクロック周波数ＣＬＫで動作するように調整することができる。
【０１３３】
したがって、本実施形態の半導体集積回路装置によれば、半導体記憶装置１のメモリセルアレイ１０のメモリセルＭＣに対して、トランジスタのしきい値電圧の製造ばらつきや長期の使用による経年劣化に対しても、検査コストを増大させることなく、半導体記憶装置１を最適なクロック周波数ＣＬＫで動作させることが可能となり、ばらつきを考慮したタイミングマージンを削減することができるため、電子機器の動作をより高速化することができる。
【０１３４】
＜第８実施形態＞
続いて、本発明の第８実施形態に係る電子回路について説明する。図１４は本発明の第８実施形態に係る電子機器の概略構成を示すブロック図である。本実施形態の電子機器５５０は、第１実施形態と同様の構成を有する半導体記憶装置１、モニタ回路２及び検知回路３を備えた半導体集積回路装置５００と、半導体記憶装置１に接続され、半導体記憶装置１への電源供給を行う電圧出力回路と、モニタ回路２の出力に応じて電圧出力回路の出力電圧を変化させるコントローラＣＴＬ２とを具備している。本実施形態の電圧出力回路においては、第１実施形態の半導体集積回路装置１００に内装されているのと同様の第１及び第２電圧出力回路４ａ，４ｂが半導体記憶装置４００の外部に設けられている。切替回路５についても同様に半導体記憶装置４００の外部に設けられている。
【０１３５】
上記構成を備えた電子機器５５０によれば、例えば、電子機器５５０の電源立ち上げ時等において、検知回路３により検知されたモニタ回路２の出力（リーク電流による電圧値）がコントローラＣＴＬ２へ入力される。コントローラＣＴＬ２は、モニタ回路２の出力に応じて、半導体記憶装置１のスタンバイモード時に第２電圧出力回路４ｂから出力される電圧を変化させる制御信号を生成する。半導体記憶装置１がスタンバイモードに移行すると、モード選択信号ＭＳＥＬが反転するため、切替回路５は、第２電圧出力回路４ｂと半導体記憶装置１とを接続する。このとき、第２電圧出力回路４ｂは、コントローラＣＴＬ２から出力される制御信号に応じて出力電圧を変化させ、半導体記憶装置１に出力する。
【０１３６】
このように、モニタ回路２によりモニタされたメモリセルＭＣのトランジスタのしきい値電圧の仕上がりに応じて、コントローラＣＴＬ２が電圧出力回路４ｂから半導体記憶装置１へ供給する電圧を変化させるため、半導体記憶装置１のメモリセルアレイ１０のメモリセルＭＣに対して、トランジスタのしきい値電圧の製造ばらつきや長期の使用による経年劣化に対しても、検査コストを増大させることなく、リーク電流特性及びデータ保持特性を満足し得る電源電圧をメモリセルアレイ１０に供給することができる。
【０１３７】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
例えば、上記複数の実施形態のうち、２以上の実施形態を組み合わせた構成としてもよい。また、複数の上記実施形態における各構成要素を任意に組み合わせることとしてもよい。
【産業上の利用可能性】
【０１３８】
本発明の半導体集積回路装置及び電子機器は、ＳＲＡＭ等の半導体記憶装置を備えた半導体集積回路装置及び電子機器に有用であり、特に、製造プロセスの微細化により、半導体記憶装置のメモリセルを構成するトランジスタのしきい値電圧のばらつきが大きくなっている半導体集積回路装置及び電子機器に有用である。
【符号の説明】
【０１３９】
１    半導体記憶装置
２，３０２    モニタ回路
３，１０３    検知回路
４ａ    第１電圧出力回路
４ｂ    第２電圧出力回路
５    切替回路
６    メモリセルアレイ部
７    基準電圧発生回路
８    差動増幅器
９    出力トランジスタ
１０    メモリセルアレイ
１１    遅延バッファ
１２    同期信号生成回路
１００，２００，３００，４００，５００    半導体集積回路装置
１０２    モニタ回路制御部
１０４ａ    アシスト回路部
１０５    電源供給切替手段
４５０，５５０    電子機器
ＡＮＤ１，ＡＮＤ２    ＡＮＤ回路
ＢＬ，／ＢＬ    相補ビット線対
ＣＡｎ，ＣＢｎ    比較器
ＣＧ    クロック生成回路
ＣＴＬ１，ＣＴＬ２  コントローラ
Ｇ１    第１スイッチ部
Ｇ２    第２スイッチ部
ＩＮＶ１〜ＩＮＶ１７    インバータ
Ｌ１，Ｌ２    論理回路部
ＬＡｎ    保持回路
ＬＢ１    第１保持回路部
ＬＢ２    第２保持回路部
ＭＢＬｎ，／ＭＢＬｎ    モニタ回路用相補ビット線対
ＭＣ    メモリセル
ＭＭＣ    モニタ回路用メモリセル
ＭＳＥＬ    モード選択信号
ＭＶＬ    モニタ回路用電源線
ＭＷＬ    モニタ回路用ワード線
Ｎ１，Ｎ２    記憶ノード
Ｎ３    分岐ノード
ＮＡ１，ＮＡ２    ＮＡＮＤ回路
Ｐ１  ループ回路部
ＱＰ１〜ＱＰ３    Ｐ型ＭＯＳトランジスタ
ＱＮ１〜ＱＮ５    Ｎ型ＭＯＳトランジスタ
ＳＷａ，ＳＷｂ，ＳＷｃ    スイッチ素子
ＴＲ，ＴＷ    出力電圧調整用端子
Ｒ１    抵抗素子（抵抗部）
Ｒ２    可変抵抗
ＲＡ    読出し支援回路
ＶＤＤ    外部電源
ＶＤＤＭ    電源線
ＶＯ    第２電力出力回路の出力端子
ＷＡ    書込み支援回路
ＷＬ    ワード線
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のメモリセルを有するメモリセルアレイを備えた半導体記憶装置と、
前記メモリセルの特性をモニタするモニタ回路と、
前記半導体記憶装置に接続され、前記半導体記憶装置への電源供給を行う電圧出力回路とを具備し、
前記電圧出力回路は、前記モニタ回路の出力に応じて出力電圧を変化させるように構成されている半導体集積回路装置。
【請求項２】
前記電圧出力回路は、第１及び第２電圧出力回路を含み、前記第１及び第２電圧出力回路は、前記半導体記憶装置に選択的に接続されるように構成されており、前記第２電圧出力回路は、前記モニタ回路の出力に応じて出力電圧を変化させるように構成されている請求項１に記載の半導体集積回路装置。
【請求項３】
前記第２電圧出力回路は、前記モニタ回路の出力に応じて印加される電圧を分圧する可変抵抗を有し、前記可変抵抗の分圧比率に応じて出力電圧を変化させるように構成されている請求項２に記載の半導体集積回路装置。
【請求項４】
前記第１及び第２電圧出力回路のうち、前記半導体記憶装置に接続される電圧出力回路を切り替える電源供給切替手段を具備し、
前記電源供給切替手段は、前記第１電圧出力回路と前記半導体記憶装置とを接続する第１モードにおいて、前記第１電圧出力回路への電源供給を許容し且つ前記第２電圧出力回路への電源供給を阻止し、前記第２電圧出力回路と前記半導体記憶装置とを接続する第２モードにおいて、前記第２電圧出力回路への電源供給を許容し且つ前記第１電圧出力回路への電源供給を阻止するように構成されている請求項２に記載の半導体集積回路装置。
【請求項５】
前記第２電圧出力回路の出力電圧は、前記第１電圧出力回路よりも低いように構成されている請求項２に記載の半導体集積回路装置。
【請求項６】
前記モニタ回路は、前記半導体記憶装置の前記メモリセルアレイに含まれるメモリセルと同一の構成のメモリセルを少なくとも１つ以上有するメモリセルアレイ部と、一端部が外部電源に接続され且つ他端部が前記メモリセルアレイ部の電源線に接続されている抵抗部とを有し、前記抵抗部の他端側における電圧値を前記メモリセルの特性として出力するように構成されている請求項１に記載の半導体集積回路装置。
【請求項７】
前記モニタ回路の出力をデジタル化する検知回路を具備し、
前記検知回路は、前記モニタ回路の出力電圧と１以上の基準電圧との比較を行う１以上の比較器を有している請求項６に記載の半導体集積回路装置。
【請求項８】
前記検知回路は、前記１以上の比較器の出力データを保持する１以上の保持回路を有し、
前記比較器は、所定の第１信号によって出力を開始するように構成され、
前記保持回路は、前記第１信号より所定時間経過後に送られる第２信号によってそのときの前記比較器からの出力データを取り込み、保持するように構成されている請求項７に記載の半導体集積回路装置。
【請求項９】
前記第２信号は、前記第１信号から生成された信号であり、前記検知回路は、前記第１信号が前記比較器に到達してから所定時間遅れて前記第２信号が前記保持回路に到達するように構成されている請求項８に記載の半導体集積回路装置。
【請求項１０】
前記第１の信号は、前記半導体記憶装置に入力される請求項８に記載の半導体集積回路装置。
【請求項１１】
前記モニタ回路の前記メモリセルアレイ部を構成するメモリセルの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるモニタ回路制御部を有している請求項６に記載の半導体集積回路装置。
【請求項１２】
前記モニタ回路制御部は、前記半導体記憶装置と共通の入力信号に基づいて前記モニタ回路の前記メモリセルアレイ部を構成するメモリセルの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるように構成されている請求項１１に記載の半導体集積回路装置。
【請求項１３】
前記半導体記憶装置と共通の入力信号は、前記半導体記憶装置を制御するクロック周波数を規定するクロック信号と、前記半導体記憶装置の前記メモリセルの動作モードを切り替えるチップイネーブル信号とを含み、
前記モニタ回路制御部は、前記クロック信号に同期して前記チップイネーブル信号に応じて前記メモリセルアレイ部のメモリセルの状態をＬｏｗ又はＨｉｇｈレベルに切り替えるように構成されている請求項１２に記載の半導体集積回路装置。
【請求項１４】
前記電圧出力回路は、第１及び第２電圧出力回路を含み、前記第１及び第２電圧出力回路は、前記半導体記憶装置に選択的に接続されるように構成され、前記第２電圧出力回路は、前記モニタ回路の出力に応じて出力電圧を変化させるように構成されており、
前記モニタ回路は、前記抵抗部に並列接続されたスイッチ素子を有し、
前記スイッチ素子は、前記半導体記憶装置と前記第１電圧出力回路とが接続された場合にオンし、前記半導体記憶装置と前記第２電圧出力回路とが接続された場合にオフするように構成されている請求項６に記載の半導体集積回路装置。
【請求項１５】
前記半導体記憶装置の書き込み動作時において前記半導体記憶装置の前記メモリセルアレイの電源電圧を前記モニタ回路の出力に応じて変化させ、前記半導体記憶装置の読み出し動作時において前記半導体記憶装置の前記メモリセルアレイのワード線電圧を前記モニタ回路の出力に応じて変化させるように構成されている請求項１から１４の何れかに記載の半導体集積回路装置。
【請求項１６】
前記半導体記憶装置の書き込み時において、前記モニタ回路の出力に応じて、前記半導体記憶装置の前記メモリセルアレイの電源電圧を変化させる書込み支援回路と、
前記半導体記憶装置の読み出し時において、前記モニタ回路の出力に応じて、前記半導体記憶装置の前記メモリセルアレイのワード線電圧を駆動するワード線ドライバの電源電圧を変化させる読出し支援回路を備える請求項１５に記載の半導体集積回路装置。
【請求項１７】
請求項１から１６の何れかに記載の半導体集積回路装置と、
前記半導体集積回路装置を制御するクロック周波数を規定するクロック信号を生成するクロック生成回路と、
前記モニタ回路の出力に応じて前記クロック生成回路で生成されるクロック信号のクロック周波数を変化させるコントローラとを具備する電子機器。
【請求項１８】
複数のメモリセルを有するメモリセルアレイを備えた半導体記憶装置及び前記メモリセルの特性をモニタするモニタ回路を備えた半導体集積回路装置と、
前記半導体記憶装置に接続され、前記半導体記憶装置への電源供給を行う電圧出力回路と、
前記モニタ回路の出力に応じて前記電圧出力回路の出力電圧を変化させるコントローラとを具備する電子機器。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2010146640.tif 000018
【図２】
2010146640.tif 000019
【図３】
2010146640.tif 000020
【図４】
2010146640.tif 000021
【図５】
2010146640.tif 000022
【図６】
2010146640.tif 000023
【図７】
2010146640.tif 000024
【図８】
2010146640.tif 000025
【図９】
2010146640.tif 000026
【図１０】
2010146640.tif 000027
【図１１】
2010146640.tif 000028
【図１２】
2010146640.tif 000029
【図１３】
2010146640.tif 000030
【図１４】
2010146640.tif 000031
【図１５】
2010146640.tif 000032
【国際調査報告】
2010146640.tif 000033
2010146640.tif 000034
2010146640.tif 000035
2010146640.tif 000036