(57)【要約】  本発明は、信頼性を向上できるようにしたアナログ制御装置およびアナログ制御システムを提供する。一つの観点では、データ間の厳密な一致を要求するのではなく、通信フレーム同士の適合を要求することにより、信頼性と使い勝手を両立できるようにしたアナログ制御装置およびアナログ制御システムを提供する。アナログ信号に基づいて制御するアナログ制御装置は、多重化された処理回路であって、アナログ信号を処理することにより通信フレームを生成する処理回路と、各処理回路で生成された通信フレームを比較し、各通信フレームが適合する場合に各通信フレームのうち所定の通信フレームの出力を許可するフレーム照合部と、を備える。
2019043745.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号に基づいて制御するアナログ制御装置であって、
多重化された処理回路であって、アナログ信号を処理することにより通信フレームを生成する処理回路と、
前記各処理回路で生成された通信フレームを比較し、各通信フレームが適合する場合に前記各通信フレームのうち所定の通信フレームの出力を許可するフレーム照合部と、
を備える
アナログ制御装置。
【請求項２】
前記フレーム照合部は、
前記各通信フレームのうちデータ部分と前記データ部分以外の所定の部分とをそれぞれ比較し、
前記各通信フレームの各データ部分が一致しており、かつ前記各通信フレームの前記各所定の部分も一致する場合に、前記各通信フレームが適合すると判定する、
請求項１に記載のアナログ制御装置。
【請求項３】
前記フレーム照合部は、前記各通信フレームの前記各データ部分が所定の許容誤差内で一致する場合に、前記各データ部分が一致すると判定する、
請求項２に記載のアナログ制御装置。
【請求項４】
前記所定の通信フレームは、前記各処理回路のうちプライマリの処理回路で生成される通信フレームである、
請求項１〜３のいずれか一項に記載のアナログ制御装置。
【請求項５】
前記各処理回路の入力側には、アナログ信号を出力する信号源からアナログ信号が入力され、
前記各処理回路のうちプライマリの処理回路の出力側は、通信フレームを送出する通信経路と前記フレーム照合部とに接続されており、
前記各処理回路のうちセカンダリの処理回路の出力側は、前記フレーム制御部に接続されている、
請求項４に記載のアナログ制御装置。
【請求項６】
前記フレーム照合部からの指示により、前記プライマリの処理回路から前記所定の通信フレームが送信されるのを制御する送信制御部をさらに備える、
請求項４に記載のアナログ制御装置。
【請求項７】
前記プライマリの処理回路の出力側と前記通信経路とを結ぶ信号線上には、前記フレーム照合部からの指示により前記所定の通信フレームの送信可否を制御する制御スイッチが設けられている、
請求項５に記載のアナログ制御装置。
【請求項８】
前記フレーム照合部は、前記処理回路ごとに対応して設けられており、
前記送信制御部は、前記各フレーム照合部からの指示により、前記プライマリの処理回路からの前記所定の通信フレームの送信可否を制御する、
請求項６に記載のアナログ制御装置。
【請求項９】
アナログ信号に基づいて制御するアナログ制御システムであって、
アナログ入力装置と演算装置とアナログ出力装置とが通信経路を介して通信可能に接続されており、
前記アナログ入力装置は、
多重化された入力処理回路であって、信号源からのアナログ信号を処理することにより入力用通信フレームを生成する入力処理回路と、
前記各入力処理回路で生成された入力用通信フレームを比較し、前記各入力用通信フレームが適合する場合に、前記各入力用通信フレームのうち所定の入力用通信フレームが前記通信経路を介して前記演算装置へ送信されるのを許可する入力側フレーム照合部と、を備えており、
前記演算装置は、
多重化された演算回路であって、前記アナログ入力装置から受信する前記入力側通信フレームに含まれるデータ部分を処理することにより、出力用通信フレームを生成する演算回路と、
前記各演算回路で生成された出力用通信フレームを比較し、前記各出力用通信フレームが適合する場合に、前記各出力用通信フレームのうち所定の出力用通信フレームが前記通信経路を介して前記アナログ出力装置へ送信されるのを許可する演算側フレーム照合部と、を備えており、
前記アナログ出力装置は、
多重化された出力処理回路であって、前記所定の出力用通信フレームのデータ部分を処理することにより制御信号を生成して制御対象に出力すると共に、前記制御信号の出力結果についての応答を前記演算装置に返す出力応答用通信フレームを生成する出力処理回路と、
前記各出力処理回路で生成された出力応答用通信フレームを比較し、前記各出力応答用通信フレームが適合する場合に、前記各出力応答用通信フレームのうち所定の出力応答用通信フレームが前記通信経路を介して前記演算装置へ送信されるのを許可する出力側フレーム照合部と、
前記各出力処理回路で生成された制御信号を比較し、前記各制御信号が適合する場合に、前記各制御信号のうち所定の制御信号が前記制御対象へ出力されるのを許可する出力照合部と、を備える、
アナログ制御システム。
【請求項１０】
前記入力側フレーム照合部は、前記各入力用通信フレームのうちデータ部分と前記データ部分以外の所定の部分とをそれぞれ比較し、前記各入力用通信フレームの各データ部分が一致しており、かつ前記各入力用通信フレームの前記各所定の部分も一致する場合に、前記各入力用通信フレームが適合すると判定し、
前記演算側フレーム照合部は、前記各出力用通信フレームのうちデータ部分以外の所定の部分が一致する場合に、前記各出力用通信フレームが適合すると判定し、
前記出力側フレーム照合部は、前記各出力応答用通信フレームのうちデータ部分以外の所定の部分が一致する場合に、前記出力応答用通信フレームが適合すると判定する、
請求項９に記載のアナログ制御システム。
【請求項１１】
前記入力側フレーム照合部は、前記各入力用通信フレームの前記各データ部分が所定の許容誤差内で一致し、かつ、前記各所定の部分が一致する場合に、前記入力用通信フレームが適合すると判定する、
請求項１０に記載のアナログ制御システム。
【請求項１２】
前記入力側フレーム照合部からの指示により、前記所定の入力用通信フレームが前記通信経路へ送信されるのを制御する入力側制御スイッチと、
前記演算側フレーム照合部からの指示により、前記所定の出力用通信フレームが前記通信経路へ送信されるのを制御する演算側制御スイッチと、
前記出力側フレーム照合部からの指示により、前記所定の出力応答用通信フレームが前記通信経路へ送信されるのを制御する出力側制御スイッチとを、さらに備える、
請求項１０に記載のアナログ制御システム。
【請求項１３】
前記入力側フレーム照合部と前記演算側フレーム照合部と前記出力側フレーム照合部と前記出力照合部とは、それぞれ多重化されており、
前記各入力側フレーム照合部の判定結果が一致した場合に、前記所定の入力用通信フレームの送信が許可され、
前記各演算側フレーム照合部の判定結果が一致した場合に、前記所定の出力用通信フレームの送信が許可され、
前記各出力側フレーム照合部の判定結果が一致した場合に、前記所定の出力応答用通信フレームの送信が許可され、
前記各出力照合部の判定結果が一致した場合に、前記所定の制御信号の送信が許可される、
請求項９〜１２のいずれか一項に記載のアナログ制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ制御装置およびアナログ制御システムに関する。
【背景技術】
【０００２】
化学プラントや原子力発電所といった、安全確保が最優先される現場に用いられる制御システムには、特に高い信頼性が求められる。これらの制御システムでは、演算装置、入力装置、出力装置の単体で、内部で二重化する（特許文献１）。そして、従来技術では、二重化した各系の出力を照合することにより、装置の異常を検出可能とし、信頼性を高めている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２２３３７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術では、多重化した系の出力を照合して異常を検出できるようにしているが、装置が正常に動作しているにもかかわらず、異常発生と判定される場合がある。例えば、Ａ系とＢ系とに二重化され、信号源からのアナログ信号をＡ系とＢ系とに並列に入力する制御システムを例に挙げて検討する。このシステムでは、量子化誤差や取り込みタイミングの若干のずれにより、Ａ系とＢ系との間で、取り込んだアナログ信号の値が異なる可能性がある。そのため、Ａ系とＢ系の照合を行うと、Ａ系とＢ系がともに正常動作しているにも係わらず、照合結果の不一致が発生するという課題がある。【０００５】
本発明は、上記課題に鑑みてなされたもので、その目的は、信頼性を向上できるようにしたアナログ制御装置およびアナログ制御システムを提供することにある。本発明の他の目的は、データ間の厳密な一致を要求するのではなく、通信フレーム同士の適合を要求することにより、信頼性と使い勝手を両立できるようにしたアナログ制御装置およびアナログ制御システムを提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決すべく、本発明の一つの観点に従うアナログ制御装置は、アナログ信号に基づいて制御するアナログ制御装置であって、多重化された処理回路であって、アナログ信号を処理することにより通信フレームを生成する処理回路と、各処理回路で生成された通信フレームを比較し、各通信フレームが適合する場合に各通信フレームのうち所定の通信フレームの出力を許可するフレーム照合部と、を備える。
【発明の効果】
【０００７】
本発明によれば、多重化された各処理回路で生成された通信フレーム同士が適合する場合に、所定の通信フレームの出力を許可することができるため、信頼性が向上する。
【図面の簡単な説明】
【０００８】
【図１】アナログ制御システムの全体構成図。
【図２】演算装置のブロック図。
【図３】アナログ入力装置のブロック図。
【図４】アナログ出力装置のブロック図。
【図５】入力要求を示す通信フレームのフォーマット。
【図６】入力応答を示す通信フレームのフォーマット。
【図７】複数チャネルの場合の入力応答を示す通信フレームのフォーマット。
【図８】出力要求を示す通信フレームのフォーマット。
【図９】複数チャネルの場合の出力要求を示す通信フレームのフォーマット。
【図１０】出力応答を示す通信フレームのフォーマット。
【図１１】フレーム照合部の詳細を示すブロック図。
【図１２】複数チャネルに対応するフレーム照合部の詳細を示すブロック図。
【図１３】第２実施例に係るアナログ制御システムの全体構成図。
【図１４】演算装置のブロック図。
【図１５】アナログ入力装置のブロック図。
【図１６】アナログ出力装置のブロック図。
【発明を実施するための形態】
【０００９】
以下、図面に基づいて、本発明の実施の形態を説明する。本実施形態に係るアナログ制御システムは、後述の通り、演算装置１０とアナログ入力装置２０およびアナログ出力装置３０とで構成されており、各装置１０，２０，３０は通信回線ＣＮによって接続され、各装置１０，２０，３０間の通信はフレームによって行われる。
【００１０】
以下では、Ａ系とＢ系との２つの系で多重化する場合を例に挙げて説明する。Ａ系がプライマリ、Ｂ系がセカンダリとする。Ａ系とＢ系とを特に区別しない場合、符号から「Ａ」および「Ｂ」の文字を外して表示する。例えば、Ａ系入力処理部２１ＡとＢ系入力処理部２１Ｂとを区別しない場合、入力処理部２１と呼ぶ。通信フレームを「フレーム」と略記する場合がある。
【００１１】
アナログ入力装置１０は、図３で後述のように、二重化されたアナログ入力回路２１４、Ａ／Ｄ変換器（Analog-to-digital converter）２１３、入力制御部２１２、通信制御部２１１と、通信回線ＣＮへ出力されるフレームを照合するフレーム照合部２２とを含んで構成されている。信号源４１からのアナログ信号は、二重化されたアナログ入力回路２１４へ並列に入力される。
【００１２】
量子化誤差や取り込みタイミングの誤差により、二重化された入力制御部２１２Ａ，２１２Ｂの間でアナログ信号の入力値が異なることがある。本実施形態では、アナログ信号入力値の不一致によって生じる照合異常を抑制する。
【００１３】
そこで、本実施形態に係るアナログ入力装置２０のフレーム照合部２２は、二重化された通信制御部２１１Ａ，２１１Ｂのそれぞれが生成したフレームに対して、データの照合とデータ以外の照合を行う。
【００１４】
データの照合では、Ａ系およびＢ系間でのデータの差分を求め、この差分が予め設定された所定の誤差許容値以内であれば「エラーなし（正常）」と判定し、誤差許容値よりも大きければ「エラー」と判定する。
【００１５】
データ以外の照合では、例えば、フレームの種類を示すモード、送信先アドレス、送信元アドレスを比較する。それぞれの値が一致する場合は、「エラーなし」と判定する。それぞれの値が一部でも不一致な場合は、「エラー」と判定する。データの照合とデータ以外の照合とのいずれか一方でエラーと判定された場合、アナログ入力回路２１４、Ａ／Ｄ変換器２１３、入力制御部２１２、通信制御部２１１のいずれかが異常であると判定することができる。
【００１６】
本実施形態では、内部機能が二重化されたアナログ入力装置２０において、各系のアナログ入力データの差分が誤差許容値以内であれば異常なしと判定する。したがって、正常動作時に異常であると誤検出することを防止することができ、異常動作を正しく検出することができる。したがって、本実施形態に係るアナログ制御システムやアナログ制御装置の信頼性が向上する。
【実施例１】
【００１７】
図１〜図１２を用いて第１実施例を説明する。図１は、アナログ制御システム１の全体構成図である。【００１８】
図１におけるアナログ制御システムは、例えば少なくとも一つずつの、演算装置１０と、アナログ入力装置２０と、アナログ出力装置３０とを有しており、各装置１０，２０，３０は通信回線ＣＮにより接続される。演算装置１０の詳細は、図２で後述する。アナログ入力装置２０の詳細は、図３で後述する。アナログ出力装置３０の詳細は、図４で後述する。【００１９】
通信回線ＣＮには、図１に示すアナログ入力装置２０およびアナログ出力装置３０以外にも、複数の入力装置および出力装置を接続することができる。通信回線ＣＮは、「通信経路」の例である。各装置１０，２０，３０は、例えば、通信回線ＣＮを用いて、ＲＳ−４８５（ＥＩＡ−４８５）やＲＳ−４２２Ａ（ＥＩＡ−４２２Ａ）のようなシリアル通信を行う。【００２０】
アナログ制御システム１では、系統あるいはプラントから入力されるアナログ信号の信号源４１がアナログ入力装置２０に接続される。アナログ制御システム１の制御対象４２は、アナログ出力装置３０に接続される。【００２１】
アナログ制御システム１の制御は、演算装置１０がマスタとなって実施される。まず最初に、演算装置１０は、制御演算に必要となる入力データを取得するため、通信回線ＣＮを介し、アナログ入力装置２０に対して、データの入力を要求する。【００２２】
演算装置１０からのデータ入力要求を受けたアナログ入力装置２０では、各入力処理部２１Ａ，２１Ｂが信号源４１から入力データを取り込んで、通信フレーム（入力用通信フレーム）を生成する。入力処理部２１Ａ，２１Ｂは、「処理回路」または「入力処理回路」に該当する。【００２３】
フレーム照合部２２は、各入力処理部２１Ａ，２１Ｂで生成された通信フレームを比較し、それら通信フレーム同士が適合する場合に、入力処理部２１Ａで生成された通信フレームを演算装置１０へ送信する。もしも、入力処理部２１Ａで生成された通信フレームと入力処理部２１Ｂで生成された通信フレームとが適合しない場合、フレーム照合部２２は、スイッチ２３を操作して、所定の通信フレームが送信されるのを禁止する。【００２４】
フレーム照合部２２は、「フレーム照合部」または「入力側フレーム照合部」に該当する。スイッチ２３は、「送信制御部」、「制御スイッチ」または「入力側制御スイッチ」に該当する。通信フレームの適合判定については、後述する。【００２５】
演算装置１０の各演算処理部１１Ａ，１１Ｂは、アナログ入力装置１０から取得した通信フレーム内のデータ（入力データ）を元に、所定の制御演算を実施する。演算処理部１１Ａ，１１Ｂは、「演算回路」に該当する。【００２６】
演算装置１０は、演算部１１Ａでの演算結果を制御対象４２に出力するため、通信回線ＣＮを介してアナログ出力装置３０に通信フレームを送ることにより、データ出力を要求する。この通信フレームは、「演算側通信フレーム」に該当する。【００２７】
「演算側フレーム照合部」としてのフレーム照合部１２は、Ａ系の演算部１１Ａで生成された通信フレームとＢ系の演算部１１Ｂで生成された通信フレームとを比較し、両方の通信フレームが適合するか判定する。【００２８】
フレーム照合部１２は、各通信フレームが適合する場合、Ａ系の演算部１１Ａで生成された所定の通信フレームをアナログ出力装置３０へ送信させる。もしも、演算部１１Ａで生成された通信フレームと演算部１１Ｂで生成された通信フレームとが適合しない場合、フレーム照合部１１は、スイッチ１３を操作して、所定の通信フレームが送信されるのを禁止する。スイッチ１３は、「演算側制御スイッチ」に該当する。なお、スイッチ１３を「演算側送信制御部」と呼ぶこともできる。【００２９】
演算装置１０からのデータ出力要求を受けたアナログ出力装置３０では、各出力処理部３１Ａ，３１Ｂは、演算装置１０から受信した通信フレーム内の演算結果に応じた制御信号を生成し、制御対象４２へ出力する。【００３０】
アナログ出力装置３０は、制御信号の出力（データ出力）が完了したことを通知すべく、各出力処理部３１Ａ，３１Ｂで通信フレームを生成する。そして、出力処理部３１Ａで生成された通信フレームは、「所定の出力応答用通信フレーム」として、演算装置１０に送信される。【００３１】
ここで、「出力側フレーム照合部」としてのフレーム照合部３２は、各出力処理部３１Ａ，３１Ｂで生成された出力応答用通信フレームが適合するか判定し、適合する場合は、出力処理部３１Ａから演算装置１０への通信フレームの送信を許可する。これに対し、フレーム照合部３２は、各出力処理部３１Ａ，３１Ｂで生成された通信フレームが適合しない場合、スイッチ３３を操作して、所定の通信フレーム（所定の出力応答用通信フレーム）が演算装置１０へ送信されるのを禁止する。【００３２】
制御信号の出力についてさらに説明すると、出力照合部３４は、各出力処理部３１Ａ，３１Ｂで生成された制御信号を比較し、両方の制御信号が一致する場合に、出力処理部３１Ａで生成された制御信号を「所定の制御信号」として、制御対象４２へ出力する。もしも、各出力処理部３１Ａ，３１Ｂで生成された制御信号が不一致の場合、出力照合部３４は、スイッチ３５を操作し、出力処理部３１Ａから所定の制御信号が制御対象４２へ出力されるのを阻止する。【００３３】
アナログ制御システム１の詳細な動作を説明する。図２は、演算装置１０のブロック図である。演算装置１０は、入力データを元に演算を行う演算部１１１Ａ，１１１Ｂと、装置間の通信を制御する通信制御部１１２Ａ，１１２Ｂと、フレーム照合部１２と、スイッチ１３とを有する。【００３４】
演算部１１１Ａ，１１１Ｂと通信制御部１１２Ａ，１１２Ｂとは、Ａ系演算処理部１１ＡとＢ系演算処理部１１Ｂとの二重化構成である。Ａ系演算処理部１１ＡとＢ系演算処理部１１Ｂとがそれぞれ出力するフレームをフレーム照合部１２で照合することにより、信頼性を向上する。また、通信回線ＣＮから入力されるフレームは、Ａ系演算処理部１１ＡとＢ系演算処理部１１Ｂとに並列に入力される。【００３５】
演算装置１０から通信回線ＣＮへフレームを送信する経路は、Ａ系演算処理部１１Ａにのみ設けられており、その経路の途中にスイッチ１３が設けられている。フレーム照合部１２は、スイッチ１３を開閉させることで、Ａ系演算処理部１１Ａからのフレームが通信回線ＣＮへ送出されるのを制御する。【００３６】
動作を説明する。まず、通信制御部１１２Ａ，１１２Ｂは、入力データを取得するため、アナログ入力装置２０に対して入力要求のフレームを送出する。【００３７】
図５に、入力要求に用いる通信フレームＤ１のフォーマットを示す。入力要求の通信フレームＤ１のフォーマットは、例えば、開始フラグＤ１１、モードエリアＤ１２、アドレスエリアＤ１３、データサイズエリアＤ１４、ＣＲＣエリアＤ１５、終了フラグエリアＤ１６を備える。なお、後述する他のフレームについても同様であるが、Ａ系、Ｂ系を区別する場合は、フレームの符号に「Ａ」または「Ｂ」の文字を添える。【００３８】
開始フラグＤ１１は、フレームＤ１の先頭を示す。モードエリアＤ１２は、入力／出力、要求／応答といったモードを表す。アドレスエリアＤ１３は、送信先アドレスＤ１３１と送信元アドレスＤ１３２を含む。データサイズエリアＤ１４は、入力するデータの大きさを指定する。ＣＲＣ（Cyclic Redundancy Check）エリアＤ１５は、フレームの健全性を保障する。終了フラグＤ１６は、フレームＤ１の終わりを示す。【００３９】
モードエリアＤ１２には、入力要求を表すビットＤ１２１が入る。Ａ系演算処理部１１Ａの通信制御部１１２ＡとＢ系演算処理部１１Ｂの通信制御部１１２Ｂが送出したフレームは、フレーム照合部１２で照合される。各フレームの照合結果が一致した場合、Ａ系演算処理部１１Ａ、Ｂ系演算処理部１１Ｂともに正常動作していると判断され、Ａ系演算処理部１１Ａで生成したフレームを通信回線ＣＮへ送出する。照合結果が不一致の場合、Ａ系演算処理部１１ＡまたはＢ系演算処理部１１Ｂの少なくともいずれかの系に異常があると判断される。フレーム照合部１２は、スイッチ１３を遮断して、異常なフレームＤ１がアナログ出力装置３０へ送出されるのを未然に防止する。【００４０】
図３は、アナログ入力装置１０の詳細なブロック図である。アナログ入力装置２０は、通信制御部２１１Ａ，２１１Ｂと、入力制御部２１２Ａ，２１２Ｂと、Ａ／Ｄ変換器２１３Ａ，２１３Ｂと、アナログ入力回路２１４Ａ，２１４Ｂと、フレーム照合部２２と、スイッチ２３とを備える。【００４１】
通信制御部２１１Ａ，２１１Ｂは、装置間の通信を制御する。入力制御部２１２Ａ，２１２Ｂは、信号源４１からのアナログ信号の取り込みを制御する。信号源４１からのアナログ信号は、アナログ入力回路２１４Ａ，２１４Ｂに入力され、Ａ／Ｄ変換器２１３Ａ，２１３Ｂによりデジタル信号に変換される。【００４２】
通信制御部２１１Ａ，２１１Ｂと入力制御部２１２Ａ，２１２Ｂとは、Ａ系入力処理部２１ＡとＢ系入力処理部２１Ｂの二重化構成である。Ａ系入力処理部２１ＡとＢ系入力処理部２１Ｂとがそれぞれ出力するフレームをフレーム照合部２２で照合することにより、信頼性を向上する。【００４３】
通信回線ＣＮから受信するフレームと、信号源４１から取得するアナログ信号とは、Ａ系入力処理部２１ＡとＢ系入力処理部２１Ｂとに並列に入力される。アナログ信号は、フィルタやアンプなどを含むアナログ入力回路２１４Ａ，２１４Ｂを通じてＡ／Ｄ変換器２１３Ａ，２１３Ｂへ入力される。Ａ／Ｄ変換器２１３Ａ，２１３Ｂは、入力されたアナログ信号をデジタルデータに変換し、入力制御部２１２Ａ，２１２Ｂへに出力する。【００４４】
アナログ入力装置２０の通信制御部２１１Ａ，２１１Ｂは、通信回線ＣＮを介して演算装置１０から、自装置宛の入力要求フレームを受けると、自系の入力制御部２１２Ａ，２１２Ｂにデータ取り込みを指示する。データ取り込み指示を受けた入力制御部２１２Ａ，２１２Ｂは、自系のＡ／Ｄ変換器２１３Ａ，２１３Ｂに変換指示を出力する。【００４５】
すなわち、Ａ系の通信制御部２１１Ａは、入力要求フレームを受信すると、Ａ系の入力制御部２１２Ａに対して、データ取込みを指示する。同様に、Ｂ系の通信制御部２１１Ｂは、入力要求フレームを受信すると、Ｂ系の入力制御部２１２Ｂに対して、データ取込みを指示する。【００４６】
変換指示を受けたＡ／Ｄ変換器２１３Ａ，２１３Ｂは、アナログ信号をデジタルデータに変換し、自系の入力制御部２１２Ａ，２１２Ｂへ出力する。デジタルデータを受けた入力制御部２１２Ａ，２１２Ｂは、アナログ入力回路２１４Ａ，２１４ＢやＡ／Ｄ変換器２１３Ａ，２１３Ｂの部品ばらつきによる誤差を補正するために、受け取ったデジタルデータに対し、オフセット・ゲイン調整２１２２Ａ，２１２２Ｂを実施する。【００４７】
調整されたデータは、入力データ２１２１Ａ，２１２１Ｂとして、入力制御部２１２Ａ，２１２Ｂに格納される。このとき、信号源４１からＡ系入力処理部２１ＡとＢ系入力処理部２１Ｂとに取り込まれるデータが不一致となる可能性がある。その原因としては、Ａ系入力処理部２１ＡとＢ系入力処理部２１Ｂのそれぞれへのアナログ信号の伝達時間誤差や、Ａ系入力処理部２１ＡとＢ系入力処理部２１Ｂとが非同期で動作している場合の非同期誤差がある。【００４８】
さらに、アナログ入力回路２１４Ａ，２１４ＢやＡ／Ｄ変換器２１３Ａ，２１３Ｂがそれぞれ別々の部品で構成されているため、上述した伝達時間誤差や非同期誤差が存在しないとしても、部品のばらつきにより、Ａ系入力処理部２１ＡとＢ系入力処理部２１Ｂとの間で、取り込んだデータが不一致となる可能性がある。【００４９】
データ取り込みが完了すると、通信制御部２１１Ａ，２１１Ｂは、入力データ２１２１Ａ，２１２１Ｂを用いて、フレーム生成２１１１Ａ，２１１１Ｂを行う。【００５０】
図６に、アナログ入力装置２０の通信制御部２１１が生成するフレームを示す。図６は、入力チャネル数が「１」の場合を示す。入力応答を示すフレームＤ２は、例えば、フレームの先頭を示す開始フラグＤ２１、入力／出力や要求／応答といったモードを表すモードエリアＤ２２、送信先アドレスＤ２３１と送信元アドレスＤ２３２を含むアドレスエリアＤ２３、入力データを載せるデータエリアＤ２４、フレームの健全性を保障するＣＲＣエリアＤ２５、フレームの終わりを示す終了フラグＤ２６を備える。【００５１】
モードエリアＤ２２には、入力応答を表すビットＤ２２１が格納される。データエリアＤ２４には、チャンネルＣｈ０の入力データＤ２４１が格納される。【００５２】
図７は、入力チャネル数が複数（例えば「２」）の場合のフレームＤ２を示す。チャネル数が「２」の場合、データエリアＤ２４には、チャンネルＣｈ０の入力データＤ２４１（１）と、チャンネルＣｈ１の入力データＤ２４１（２）とが格納される。なお、チャネル数が「２」より大きい場合も同様の構成となる。【００５３】
アナログ入力装置２０のフレーム照合部２２は、Ａ系入力処理部２１Ａの通信制御部２１１Ａが生成したフレームと、Ｂ系入力処理部２１Ｂの通信制御部２１１Ｂが生成したフレームとを照合する。アナログ入力装置２０のフレーム照合部２２について、図１１を用いて説明する。【００５４】
図１１は、入力チャンネル数が「１」の場合のフレーム照合部２２を示す。フレーム照合部２２は、Ａ系の通信制御部２１１Ａが生成した通信フレームＤ２Ａと、Ｂ系の通信制御部２１１Ｂが生成した通信フレームＤ２Ｂとに対して、データ照合２２１とデータ以外の照合２２２との２つの照合を行う。【００５５】
データ照合２２１では、Ａ系通信フレームＤ２Ａ内のデータＤ２４１と、Ｂ系通信フレームＤ２Ｂ内のデータＤ２４１との差分を、減算器２２１１によって演算する。データ照合２２１は、減算器２２１で算出した差分と予め設定した誤差許容値２２１３とを比較する（２２１２)。【００５６】
データ照合２２１は、Ａ系のデータとＢ系のデータとの差分が誤差許容値２２１３よりも大きい場合、エラーを出力する。本実施例では、Ａ系のデータとＢ系のデータとの差分を算出し、その差分と誤差許容値とを比較する。これにより、本実施例では、Ａ系とＢ系との間に生じる伝達時間誤差や非同期誤差、部品ばらつきによる誤差を許容して、正常動作時における異常の誤検出を防止できる。【００５７】
一方、Ａ系のデータとＢ系のデータとの差分が誤差許容値２２１３を超えていた場合、通信制御部２１１Ａ，２１１Ｂ、入力制御部２１２Ａ，２１２Ｂ、Ａ／Ｄ変換器２１３Ａ，２１３Ｂ、アナログ入力回路２１４Ａ，２１４Ｂの少なくともいずれか一方に異常があると判断することができる。【００５８】
データ以外の照合２２２では、Ａ系通信フレームＤ２Ａ内のデータエリアＤ２４以外の部分（例えばモードＤ２２、アドレスＤ２３）と、Ｂ系通信フレームＤ２Ｂ内のデータエリアＤ２４以外の部分（例えばモードＤ２２、アドレスＤ２３）の照合２２２１を行い、両者が一致しない場合は、エラーを出力する。【００５９】
なお、データエリアＤ２４以外の部分としては、開始フラグＤ２１、ＣＲＣエリアＤ２５、終了フラグＤ２６がある。ＣＲＣエリアＤ２５は、装置間の通信におけるデータ健全性を保障するためにフレームに付加されるデータであり、装置内での通信異常を検出するためのデータではないため、照合２２２１の対象としない。また、ＣＲＣエリアＤ２５は、Ａ系とＢ系とで値が異なる可能性もある。開始フラグＤ２１および終了フラグＤ２６についても、それらは受信側がフレームを認識するためのフラグであるため、照合２２２１の対象としない。【００６０】
アナログ入力装置２０のフレーム照合部２２は、２つの照合２２１，２２２により得られた結果から、アナログ入力装置２０の動作が正常であるか異常であるかを判定する照合結果判定２２３を行う。【００６１】
照合結果判定２２３では、データ照合２２１の結果とデータ以外の照合２２２の結果とのうち、少なくとも一つがエラーであった場合、アナログ入力装置２０の動作は異常であると判定する（２２３)。異常であると判定された場合、フレーム照合部２２は、スイッチ２３を開いて通信回線ＣＮに繋がる通信経路を遮断し、異常なフレームＤ２Ａが演算装置１０へ送出されるのを未然に防止する。【００６２】
図１２を用いて、入力チャンネル数が「２」の場合のフレーム照合部２２＿１について、説明する。入力チャンネル数が「２」の場合も同様に、フレーム照合部２２＿１は、Ａ系の通信制御部２１１Ａが生成した通信フレームＤ２Ａと、Ｂ系の通信制御部２１１Ｂが生成した通信フレームＤ２Ｂとに対して、データ照合２２１とデータ以外の照合２２２との２つの照合を行う。【００６３】
データ照合２２１は、Ａ系通信フレームＤ２Ａ内のチャンネルＣｈ０のデータＤ２４１（１）と、Ｂ系通信フレームＤ２Ｂ内のチャンネルＣｈ０のデータＤ２４１（１）との差分を減算器２２１１によって演算し、その差分と予め設定した誤差許容値２２１３とを比較する（２２１２)。Ａ系のチャンネルＣｈ０データＤ２４１（１）とＢ系のチャンネルＣｈ０のデータＤ２４１（１）との差分が誤差許容値２２１３よりも大きい場合、エラーを出力する。【００６４】
同様に、フレーム照合部２２＿１は、Ａ系通信フレームＤ２Ａ内のチャンネルＣｈ１のデータＤ２４１（２）と、Ｂ系通信フレームＤ２Ｂ内のチャンネルＣｈ１のデータＤ２４１（２）との差分を減算器２２１１によって演算し、その差分と予め設定した誤差許容値２２１３とを比較する（２２１２)。Ａ系のチャンネルＣｈ１のデータＤ２４１（２）とＢ系のチャンネルＣｈ１のデータＤ２４１（２）との差分が誤差許容値２２１３よりも大きい場合、エラーを出力する。【００６５】
データ以外の照合２２２は、Ａ系通信フレームＤ２Ａ内のデータエリアＤ２４以外の部分（モードＤ２２、アドレスＤ２３）と、Ｂ系通信フレームＤ２Ｂ内のデータエリアＤ２４以外の部分（モードＤ２２、アドレスＤ２３）の照合（２２２１)を行い、両者のデータが不一致の場合に、エラーを出力する。【００６６】
なお、前記と同様の理由により、ＣＲＣエリアＤ２５と、開始フラグＤ２１および終了フラグＤ２６は、照合２２２１の対象としない。【００６７】
照合結果判定２２３では、データ照合２２１によるチャンネルＣｈ０のデータＤ２４１（１）の比較結果と、データ照合２２１によるチャンネルＣｈ１のデータＤ２４１（１）の比較結果と、データ以外の照合２２２の結果とのうち、少なくともいずれか一つがエラーであった場合、アナログ入力装置２０の動作は異常であると判定する（２２３１)。【００６８】
異常であると判定された場合、フレーム照合部２２＿１は、スイッチ２３を開いて通信回線ＣＮに繋がる通信経路を遮断し、異常なフレームＤ２Ａが演算装置１０へ送出されるのを未然に防止する。入力チャンネル数が「２」より大きい場合も、図１２と同様の構成でフレーム照合を行う。【００６９】
演算装置１０の通信制御部１１２Ａ，１１２Ｂは、通信回線ＣＮを介してアナログ入力装置２０から自装置宛の入力応答フレームＤ２を受信すると、フレームＤ２からデータＤ２４１を取り出し、演算処理部１１Ａ，１１Ｂに対して演算指示を出す。【００７０】
演算処理部１１Ａ，１１Ｂは、演算が完了すると、その演算結果を通信制御部１１２Ａ，１１２Ｂに通知する。演算結果を受けた通信制御部１１２Ａ，１１２Ｂは、制御対象４２に対して演算結果を出力するために、アナログ出力装置３０に対して出力要求のフレームＤ３を送出する。【００７１】
図８に、出力要求に用いる通信フレームＤ３のフォーマットを示す。図８は、出力チャネル数が「１」の場合を示す。【００７２】
出力要求の通信フレームＤ３は、フレームの先頭を示す開始フラグＤ３１、入力／出力や要求／応答といったモードを表すモードエリアＤ３２、送信先アドレスＤ３３１と送信元アドレスＤ３３２を含むアドレスエリアＤ３３、出力するデータの大きさを指定するデータサイズエリアＤ３４、出力データを格納するデータエリアＤ３５、フレームの健全性を保障するＣＲＣエリアＤ３６、フレームの終わりを示す終了フラグＤ３７とを含んで構成される。モードエリアＤ３２には、出力要求を表すビットＤ３２１が格納される。データエリアＤ３５には、チャンネルＣｈ０の出力データＤ３５１が格納される。【００７３】
図９は、出力チャネル数が「２」の場合の通信フレームＤ３を示す。チャネル数が「２」の場合、データエリアＤ３５には、チャンネルＣｈ０の出力データＤ３５１（１）と、チャンネルＣｈ１の出力データＤ３５１（２）とが格納される。チャネル数が「２」より大きい場合も同様の構成となる。Ａ系のフレームＤ３をフレームＤ３Ａと、Ｂ系のフレームＤ３をフレームＤ３Ｂと呼ぶことがある。【００７４】
Ａ系演算処理部１１Ａの通信制御部１１２Ａの送出するフレームＤ３Ａと、Ｂ系演算処理部１１Ｂの通信制御部１１２Ｂの送出するフレームＤ３Ｂとは、フレーム照合部１２により照合される。【００７５】
フレームＤ３ＡとフレームＤ３Ｂの照合結果が一致した場合、Ａ系演算処理部１１ＡおよびＢ系演算処理部１１Ｂのいずれも正常動作していると判断され、Ａ系演算処理部１１ＡのフレームＤ３Ａを通信回線ＣＮへ送出する。このフレームＤ３Ａは、アナログ出力装置３０に送られる。【００７６】
フレームＤ３ＡとフレームＤ３Ｂの照合結果が不一致であった場合、Ａ系演算処理部１１ＡまたはＢ系演算処理部１１Ｂの少なくともいずれかに異常があると判断される。フレーム照合部１２は、スイッチ１３を開いて通信回線ＣＮに繋がる通信経路を遮断し、異常なフレームＤ３Ａがアナログ出力装置３０へ送出されるのを未然に防止する。【００７７】
図４を用いて、アナログ出力装置３０の構成例を説明する。アナログ出力装置３０は、装置間の通信を制御する通信制御部３１１Ａ，３１１Ｂと、制御対象４２へデータを出力する出力制御部３１２Ａ，３１２Ｂと、フレーム照合部３２と、出力照合部３４と、スイッチ３３，３５とを有する。【００７８】
通信制御部３１１Ａ，３１１Ｂと出力制御部３１２Ａ，３１２Ｂとは、Ａ系出力処理部３１ＡとＢ系出力処理部３１Ｂの二重化構成である。すなわち、Ａ系出力処理部３１Ａは、通信制御部３１１Ａおよび出力制御部３１２Ａを備えており、Ｂ系出力処理部３１Ｂは、通信制御部３１１Ｂおよび出力制御部３１２Ｂを備えており、Ａ系出力処理部３１ＡとＢ系出力処理部３１Ｂとで多重化されている。【００７９】
Ａ系の通信制御部３１１Ａが出力するフレームとＢ系の通信制御部３１１Ｂが出力するフレームとは、フレーム照合部３２で照合される。一方、Ａ系の出力制御部３１２Ａの出力するデータ（制御信号）とＢ系の出力制御部３１２Ｂの出力するデータ（制御信号）とは、出力照合部３４で照合される。これらの照合３２，３４により、アナログ出力装置３０の信頼性を向上している。【００８０】
演算装置１０から通信回線ＣＮを介して受信するフレームＤ３は、Ａ系出力処理部３１ＡおよびＢ系出力処理部３１Ｂに並列に入力される。【００８１】
アナログ出力装置３０の通信制御部３１１Ａ，３１１Ｂは、通信回線ＣＮを介して演算装置１０から自装置宛の出力要求フレームＤ３を受信すると、自系の出力制御部３１２Ａ，３１２Ｂにデータ出力指示を出す。【００８２】
データ出力指示を受けた出力制御部３１２Ａ，３１２Ｂは、制御対象４２に対して制御信号としてのデータを出力する。出力制御部３１２Ａが出力したデータとＢ系出力処理部３１Ｂの出力したデータとは、出力照合部３４で照合される。【００８３】
出力データの照合結果が一致した場合、Ａ系出力処理部３１ＡおよびＢ系出力処理部３１Ｂはともに正常に動作していると判断され、Ａ系出力処理部３１Ａのデータ（制御信号）がスイッチ３５を経由して制御対象４２へ出力される。【００８４】
出力データの照合結果が不一致の場合、Ａ系出力処理部３１ＡまたはＢ系出力処理部３１Ｂの少なくともいずれかに異常があると判断される。出力照合部３４は、制御対象４２に繋がる通信線の途中に設けられたスイッチ３５を開くことにより、Ａ系出力処理部３１Ａからの異常な出力データが制御対象４２へ送られるのを未然に阻止する。【００８５】
出力照合部３４は、前回の出力データ（制御信号の値）をメモリ３６に保持しておくこともできる。出力照合部３４は、メモリ３６に記憶してある前回の出力データをスイッチ３５を介して、制御対象４２へ出力させる。これにより、異常な出力データが制御対象４２へ送信されるのを未然に阻止することができると共に、前回の出力データを用いて制御対象４２の制御を継続することができる。【００８６】
制御対象４２への制御信号の出力が完了すると、通信制御部３１１Ａ，３１１Ｂは、演算装置１０に対して、出力応答フレームＤ４を送出する。【００８７】
図１０に、出力応答に用いる通信フレームＤ４のフォーマットを示す。出力応答の通信フレームＤ４は、フレームの先頭を示す開始フラグＤ４１、入力／出力や要求／応答といったモードを表すモードエリアＤ４２、送信先アドレスＤ４３１と送信元アドレスＤ４３２を含むアドレスエリアＤ４３、フレームの健全性を保障するＣＲＣエリアＤ４４、フレームの終わりを示す終了フラグＤ４５を含む。モードエリアＤ４２には、出力応答を表すビットＤ４２１が格納される。【００８８】
Ａ系出力処理部３１Ａの通信制御部３１１Ａが送出したフレームＤ４ＡとＢ系出力処理部３１Ｂの通信制御部３１１Ｂが送出したフレームＤ４Ｂとは、フレーム照合部３２で照合される。フレームＤ４Ａ，Ｄ４Ｂの照合結果が一致した場合、Ａ系出力処理部３１ＡおよびＢ系出力処理部３１Ｂはいずれも正常に動作していると判断され、Ａ系出力処理部３１ＡのフレームＤ４Ａを通信回線ＣＮへ送出する。【００８９】
フレームＤ４Ａ，Ｄ４Ｂの照合結果が不一致であった場合、Ａ系出力処理部３１ＡまたはＢ系出力処理部３１Ｂの少なくともいずれかに異常があると判断される。フレーム照合部３２は、スイッチ３３を開いて通信回線ＣＮに繋がる通信経路を遮断し、異常なフレームＤ４が演算装置１０へ送出されるのを未然に防止する。【００９０】
演算装置１０の通信制御部１１２Ａ，１１２Ｂは、通信回線ＣＮを介してアナログ出力装置３０から自装置宛の出力応答フレームＤ４を受信すると、制御対象４２への制御信号の出力が完了したと判断する。【００９１】
このように構成される本実施例によれば、アナログ入力装置１０では、多重化された入力処理部２１Ａ，２１Ｂで生成する通信フレームＤ２について、データ部分とデータ以外の部分とに分けてそれぞれ照合する。そして、データ部分については所定の誤差許容値内の差分であれば一致すると判定するため、量子化誤差や取り込みタイミングの誤差等の影響を排除することができる。これにより、本実施例によれば、正常動作時に異常を誤検知する可能性を抑制でき、信頼性が向上する。【００９２】
さらに、本実施例では、データ以外の部分（例えば、モードやアドレス）については、完全な一致を要求するため、宛先の間違っているフレーム等を事前に検出することができ、誤送信を防止できる。【００９３】
本実施例では、アナログ信号を取り込んだ時点ではなく、そのアナログ信号をデジタル化したデータを含むフレームを作成した後で、データ部分を照合する。したがって、量子化誤差や取込みタイミングの誤差等の影響を考慮して、正常に動作しているか否かを判定することができる。これに対し、アナログ信号の時点で照合する場合は、量子化誤差の影響を考慮して判定することができない。【００９４】
さらに、本実施例では、データ以外の部分としてモードおよびアドレスのみを照合し、ＣＲＣや開始フラグおよび終了フラグについては照合しないため、効率的にフレームが正常であるかを検査することができる。【００９５】
さらに、本実施例では、演算装置１０、アナログ入力装置２０、アナログ出力装置３０から通信回線ＣＮへフレームを送信するための通信経路をプライマリのＡ系にのみ接続し、その経路の途中にスイッチ１３，２３，３３を設ける。これにより、フレーム照合部１２，２２，３２で異常ありと判定されたフレームが通信回線ＣＮに送出されるのを未然に防止することができる。
【実施例２】
【００９６】
図１３〜図１６を用いて、第２実施例を説明する。本実施例は、第１実施例の変形例に該当するため、第１実施例との差異を中心に説明する。本実施例では、各装置１０（２），２０（２），３０（２）単体での信頼性をより高めるために、フレーム照合部１２，２２，３２および出力照合部３４を、Ａ系とＢ系の二重化構成とする。【００９７】
図１３に、フレーム照合部および出力照合部を二重化構成とした場合のアナログ制御システム１（２）の全体構成を示す。図１４は、演算装置１０（２）の詳細を示すブロック図である。図１５は、アナログ入力装置２０（２）の詳細を示すブロック図である。図１６は、アナログ出力装置３０（２）の詳細を示すブロック図である。【００９８】
本実施例に係る演算装置１０（２）では、フレーム照合部はＡ系フレーム照合部１２ＡとＢ系フレーム照合部１２Ｂとで二重化されている。各々のフレーム照合部１２Ａ，１２Ｂは、Ａ系の通信フレームとＢ系の通信フレームを照合する。【００９９】
Ａ系のフレーム照合部１２Ａでの照合結果が不一致であった場合、フレーム照合部１２Ａは、スイッチ１３Ａを遮断して、異常なフレームがアナログ出力装置３０（２）へ送出されるのを防止する。同様に、Ｂ系のフレーム照合部１２Ｂでの照合結果が不一致であった場合、フレーム照合部１２Ｂは、スイッチ１３Ｂを遮断して、異常なフレームがアナログ出力装置３０（２）へ送出されることを防ぐ。【０１００】
Ａ系のフレーム照合部１２ＡとＢ系のフレーム照合部１２Ｂとがともに照合一致と判定した場合、演算処理部１１Ａ，１１Ｂはいずれも正常動作していると判断され、Ａ系の演算処理部１１Ａで生成されたフレームが通信回線ＣＮへ送出される。【０１０１】
本実施例に係るアナログ入力装置２０（２）について説明する。アナログ入力装置２０（２）のフレーム照合部は、Ａ系フレーム照合部２２ＡとＢ系フレーム照合部２２Ｂとで二重化されている。各々のフレーム照合部２２Ａ，２２Ｂは、Ａ系の通信フレームとＢ系の通信フレームとを照合する。【０１０２】
Ａ系のフレーム照合部２２Ａでの照合結果が不一致の場合、フレーム照合部２２Ａは、スイッチ２３Ａを遮断して異常なフレームが演算装置１０（２）へ送出されることを防止する。Ｂ系のフレーム照合部２２Ｂでの照合結果が不一致の場合、フレーム照合部２２Ｂは、スイッチ２３Ｂを遮断して異常なフレームが演算装置１０（２）へ送出されることを防止する。【０１０３】
Ａ系のフレーム照合部２２ＡとＢ系のフレーム照合部２２Ｂとがともに照合一致と判定した場合、入力処理部２１Ａ，２１Ｂはいずれも正常動作していると判断され、Ａ系の入力処理部２１Ａで生成されたフレームが通信回線ＣＮへ送出される。【０１０４】
本実施例に係るアナログ出力装置３０（２）について説明する。アナログ出力装置３０（２）のフレーム照合部は、Ａ系フレーム照合部３２ＡとＢ系フレーム照合部３２Ｂで二重化されている。各々のフレーム照合部３２Ａ，３２Ｂは、Ａ系の通信フレームとＢ系の通信フレームを照合する。【０１０５】
Ａ系のフレーム照合部３２Ａでの照合結果が不一致の場合、フレーム照合部３２Ａは、スイッチ３３Ａを遮断して異常なフレームが演算装置１０（２）へ送出されることを防止する。Ｂ系のフレーム照合部３２Ｂでの照合結果が不一致の場合、フレーム照合部３２Ｂは、スイッチ３３Ｂを遮断して異常なフレームが演算装置１０（２）へ送出されるのを防止する。【０１０６】
Ａ系のフレーム照合部３２ＡとＢ系のフレーム照合部３２Ｂとがともに照合一致と判定した場合は、出力処理部３１Ａ，３１Ｂはいずれも正常動作していると判断され、Ａ系の出力処理部３１Ａで生成されたフレームが通信回線ＣＮへ送出される。【０１０７】
アナログ出力装置３０（２）の出力照合部も、Ａ系出力照合部３４ＡとＢ系出力照合部３４Ｂとで二重化されている。各々の出力照合部３４Ａ，３４Ｂは、Ａ系の出力データとＢ系の出力データを照合する。【０１０８】
Ａ系の出力照合部３４Ａでの照合結果が不一致の場合、出力照合部３４Ａは、スイッチ３５Ａを遮断するか、またはメモリ３６Ａに記憶されている前回の出力値を出力することにより、異常なデータが制御対象４２に出力されるのを防止する。【０１０９】
Ｂ系の出力照合部３４Ｂでの照合結果が不一致の場合も同様に、出力照合部３４Ｂは、スイッチ３５Ｂを遮断するか、またはメモリ３６Ｂに記憶されている前回の出力値を出力することにより、異常なデータが制御対象４２に出力されるのを防止する。【０１１０】
Ａ系の出力照合部３４ＡとＢ系の出力照合部３４Ｂとがともに照合一致と判定した場合には、出力処理部３１Ａ，３１Ｂのいずれも正常動作していると判断し、Ａ系の出力処理部３１Ａで生成されたデータを制御対象４２へ出力する。【０１１１】
このように構成される本実施例も第１実施例と同様の作用効果を奏する。さらに、本実施例では、フレーム照合部１２，２２，３２および出力照合部３４を、Ａ系とＢ系の二重化構成とするため、第１実施例に比べて、各装置１０（２），２０（２），３０（２）の信頼性を向上することができる。【０１１２】
以上で本発明の説明を終えるが、本発明は上述した各実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上述の各実施例は、本発明のより良い理解のために詳細に説明したものであり、必ずしも上述の説明の全ての構成を備えるものに限定されものではない。【０１１３】
ある実施例の構成の一部を他の実施例の構成に置き換えることも可能である。ある実施例の構成に他の実施例の構成を加えることも可能である。各実施例の構成の一部について、削除したり、他の構成を追加したり、他の構成に置換したりすることもできる。【０１１４】
上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によってハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによってソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、不揮発性半導体メモリ、ハードディスクドライブ、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）等の記憶デバイス、または、ＩＣカード、ＳＤカード、ＤＶＤ等の計算機読み取り可能な非一時的データ記憶媒体に格納することができる。【０１１５】
また、制御線及び情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線及び情報線を示しているとは限らない。実際にはほとんど全ての構成が相互に接続されていると考えてもよい。
【符号の説明】
【０１１６】
１：アナログ制御システム、１０：演算装置、２０：アナログ入力装置、３０：アナログ出力装置、１１：演算処理部、１２：フレーム照合部、１３：スイッチ、２１：入力処理部、２２：フレーム照合部、２３：スイッチ、３１：出力処理部、３２：フレーム照合部、３３：スイッチ、３４：出力照合部、３５：スイッチ、３６：前回値保持メモリ、４１：信号源、４２：制御対象、２２１：データ照合機能、２２２：データ以外の照合機能、２２３：照合結果判定機能
【図１】
2019043745.tif 000003
【図２】
2019043745.tif 000004
【図３】
2019043745.tif 000005
【図４】
2019043745.tif 000006
【図５】
2019043745.tif 000007
【図６】
2019043745.tif 000008
【図７】
2019043745.tif 000009
【図８】
2019043745.tif 000010
【図９】
2019043745.tif 000011
【図１０】
2019043745.tif 000012
【図１１】
2019043745.tif 000013
【図１２】
2019043745.tif 000014
【図１３】
2019043745.tif 000015
【図１４】
2019043745.tif 000016
【図１５】
2019043745.tif 000017
【図１６】
2019043745.tif 000018
【国際調査報告】
2019043745.tif 000019
2019043745.tif 000020