(57)【要約】  ディスターブ特性の良い不揮発性半導体記憶装置及びその製造方法を提供する。  第１の絶縁膜とこの第１の絶縁膜に接して形成され電荷を捕獲することのできる電荷捕獲層を含む第２の絶縁膜とを含むトランジスタを有する不揮発性半導体記憶装置において、電荷捕獲層はシリコン窒化膜よりも比誘電率が小さいことを特徴とする不揮発性半導体記憶装置を提供する。電荷捕獲層はシリコン炭化窒化膜又はシリコン炭化膜のいずれかであることが望ましい。
2010061754.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁膜と前記第１の絶縁膜に接して形成され電荷を捕獲することのできる電荷捕獲層を含む第２の絶縁膜とを含むトランジスタを有する不揮発性半導体記憶装置において、前記電荷捕獲層はシリコン窒化膜よりも比誘電率が小さいことを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記電荷捕獲層はシリコン炭化窒化膜又はシリコン炭化膜のいずれかからなることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
前記電荷捕獲層はシリコン炭化窒化膜からなり、炭素（Ｃ）と窒素（Ｎ）の原子数比率（Ｃ／Ｎ）が０．７以上であることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項４】
前記第２の絶縁膜は、上部に水素を注入した領域を有することを特徴とする請求項３に記載の不揮発性半導体記憶装置。
【請求項５】
前記第１の絶縁膜は、半導体基板の表面内部に間隔を空けて形成されたドレイン及びソースの間のチャネル領域上に形成され、
前記第２の絶縁膜は、前記第１の絶縁膜上に形成され、
前記第２の絶縁膜の上に形成されたゲート電極を含むことを特徴とする請求項３に記載の不揮発性半導体記憶装置。
【請求項６】
前記第１の絶縁膜は、半導体基板の表面内部に間隔を空けて形成されたドレイン及びソースの間のチャネル領域上に形成され、
前記第２の絶縁膜は、前記第１の絶縁膜上に形成され、
前記第２の絶縁膜の上に形成された第３の絶縁膜と、
前記第３の絶縁膜の上に形成されたゲート電極を含むことを特徴とする請求項３に記載の不揮発性半導体記憶装置。
【請求項７】
半導体基板と、
前記半導体基板の表面内部に間隔を空けて形成されたドレイン及びソースと、
前記半導体基板の表面の前記ドレイン及びソースの間のチャネル領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の側壁に形成された第１の絶縁膜と、前記第１の絶縁膜上に接して形成されて電荷捕獲層を含む第２の絶縁膜と、
を有することを特徴とする不揮発性半導体記憶装置において、
前記電荷捕獲層はシリコン窒化膜よりも比誘電率が小さいことを特徴とする不揮発性半導体記憶装置。
【請求項８】
前記電荷捕獲層はシリコン炭化窒化膜又はシリコン炭化膜のいずれかからなることを特徴とする請求項７に記載の不揮発性半導体記憶装置。
【請求項９】
前記電荷捕獲層はシリコン炭化窒化膜からなり、炭素（Ｃ）と窒素（Ｎ）の原子数比率（Ｃ／Ｎ）が０．７以上であることを特徴とする請求項７に記載の不揮発性半導体記憶装置。
【請求項１０】
前記第２の絶縁膜は、上部に水素を注入した領域を有することを特徴とする請求項９に記載の不揮発性半導体記憶装置。
【請求項１１】
前記第１の絶縁膜は、前記ドレイン又は前記ソース上に延在して形成されることを特徴とする請求項９に記載の不揮発性半導体記憶装置。
【請求項１２】
前記第２の絶縁膜上に形成された第３の絶縁膜を含むことを特徴とする請求項９に記載の不揮発性半導体記憶装置。
【請求項１３】
第１の絶縁膜と前記第１の絶縁膜に接して形成されたシリコン炭化窒化膜層を含む第２の絶縁膜とを含むトランジスタを有する不揮発性半導体記憶装置の製造方法において、
前記シリコン炭化窒化膜層は、炭素（Ｃ）と窒素（Ｎ）の原子数比率（Ｃ／Ｎ）を０．７以上に形成することを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項１４】
半導体基板の表面内部に間隔を空けて形成されたドレイン及びソースの間のチャネル領域上に前記第１の絶縁膜を形成し、
前記第１の絶縁膜上に、前記第２の絶縁膜を形成し、
前記第２の絶縁膜上に、第３の絶縁膜を形成し、
前記第３の絶縁膜上にゲート電極を形成することを特徴とする請求項１３に記載の不揮発性半導体記憶装置の製造方法。
【請求項１５】
前記シリコン炭化窒化膜層は、（１）メチル基（ＣＨ３）を含むシラン系ガス、又は（２）シラン若しくはクロロシランと炭化水素を用いたプラズマ化学気相成長法（ＰＥＣＶＤ）によって形成することを特徴とする請求項１４に記載の不揮発性半導体記憶装置の製造方法。
【請求項１６】
前記第２の絶縁膜は、上部に水素を注入した領域を有することを特徴とする請求項１５に記載の不揮発性半導体記憶装置の製造方法。
【請求項１７】
半導体基板の表面内部に間隔を空けて形成されたドレイン及びソースの間のチャネル領域上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記ゲート電極の側壁に、前記第１の絶縁膜と、前記第１の絶縁膜上に接して前記第２の絶縁膜とを形成することを特徴とする請求項１３に記載の不揮発性半導体記憶装置の製造方法。
【請求項１８】
前記シリコン炭化窒化膜層は、（１）メチル基（ＣＨ３）を含むシラン系ガス、又は（２）シラン若しくはクロロシランと炭化水素を用いたプラズマ化学気相成長法（ＰＥＣＶＤ）によって形成することを特徴とする請求項１７に記載の不揮発性半導体記憶装置の製造方法。
【請求項１９】
前記第２の絶縁膜は、上部に水素を注入した領域を有することを特徴とする請求項１８に記載の不揮発性半導体記憶装置の製造方法。
【請求項２０】
前記第１の絶縁膜は、前記ドレイン又は前記ソース上に延在して形成されることを特徴とする請求項１８に記載の不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
不揮発性半導体メモリ（不揮発性半導体記憶装置）は、電荷蓄積層を有するＭＯＳ電界効果トランジスタをメモリセルとして用いる。そして、電荷蓄積層としてポリシリコン等からなる浮遊ゲートに代わって、電荷蓄積層として電荷トラップ層（電荷捕獲層）であるシリコン窒化膜（ＳｉＮ膜）を用いるメモリセルが提案され、実用化されてきた（特許文献１、特許文献３参照）。【０００３】
これとは別に、シリコン酸化膜に対するエッチング選択比の向上のため、ＭＯＳ型トランジスタの側壁に炭化窒化膜を用いる例（特許文献２）等が提案され、また、銅配線の拡散防止膜として炭化窒化膜を用いる例（非特許文献１）が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１９０５３５号公報
【特許文献２】特開２００２−２７０６０６号公報
【特許文献３】米国特許第５７６８１９２号明細書
【非特許文献】
【０００５】
【非特許文献１】Ｋ．Ｋｏｂａｙａｓｈｉ，  ｅｔ．  ａｌ．，  “Ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ  ａｎｄ  ｐａｒａｍａｇｎｅｔｉｃ  ｄｅｆｅｃｔｓ  ｉｎ  ＳｉＣＮ  ｄｉｅｌｅｃｔｒｉｃｓ  ｆｏｒ  ｃｏｐｐｅｒ  ｄｉｆｆｕｓｉｏｎ  ｂａｒｒｉｅｒｓ”，  Ａｐｐｌｉｅｄ  Ｓｕｒｆａｃｅ  Ｓｃｉｅｎｃｅ  ２４５  （２００８）  ｐｐ  ６２２２−６２２５
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のシリコン窒化膜を電荷トラップ層に用いた不揮発性半導体メモリでは、他のメモリセルに書き込み等がなされる際に、シリコン窒化膜にトラップされた電子の量が変動するという、各種のディスターブ問題（ドレインディスターブ、ゲートディスターブ）があった。【０００７】
そこで、本発明の課題は、上記問題を解決する不揮発性半導体記憶装置を提供することを課題とする。本発明の他の課題については、以下の記述において適宜指摘される。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の一実施形態においては、以下の手段が提供される。すなわち、第１の絶縁膜とこの第１の絶縁膜に接して形成され電荷を捕獲することのできる電荷捕獲層を含む第２の絶縁膜とを含むトランジスタを有する不揮発性半導体記憶装置において、電荷捕獲層はシリコン窒化膜よりも比誘電率が小さいことを特徴とする不揮発性半導体記憶装置が提供される。【０００９】
電荷捕獲層はシリコン炭化窒化膜又はシリコン炭化膜のいずれかであることが望ましい。また、電荷捕獲層はシリコン炭化窒化膜からなり、炭素（Ｃ）と窒素（Ｎ）の原子数比率（Ｃ／Ｎ）が０．７以上であることが望ましい。【００１０】
また、上記目的を達成するため、本発明の一実施形態においては、以下の手段が提供される。すなわち、半導体基板と、半導体基板の表面内部に間隔を空けて形成されたドレイン及びソースと、半導体基板の表面のドレイン及びソースの間のチャネル領域上に形成された第１の絶縁膜と、この第１の絶縁膜上に形成され、シリコン炭化窒化膜からなり、かつ、炭素（Ｃ）と窒素（Ｎ）の原子数比率（Ｃ／Ｎ）が０．７以上である電荷捕獲層を含む第２の絶縁膜と、第２の絶縁膜の上に形成したゲート電極とを有することを特徴とする不揮発性半導体記憶装置が提供される。【００１１】
また、上記目的を達成するため、本発明の一実施形態においては、以下の手段が提供される。すなわち、半導体基板と、半導体基板の表面内部に間隔を空けて形成されたドレイン及びソースと、半導体基板の表面のドレイン及びソースの間のチャネル領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極の側壁に形成された、第１の絶縁膜と、この第１の絶縁膜上に接して形成され、シリコン炭化窒化膜からなり、かつ、炭素（Ｃ）と窒素（Ｎ）の原子数比率（Ｃ／Ｎ）が０．７以上である電荷捕獲層を含む第２の絶縁膜と、を有することを特徴とする不揮発性半導体記憶装置が提供される。【００１２】
さらに、上記目的を達成するため、本発明の一実施形態においては、以下の手段が提供される。すなわち、第１の絶縁膜とこの第１の絶縁膜に接して形成されたシリコン炭化窒化膜層を含む第２の絶縁膜とを含むトランジスタを有する不揮発性半導体記憶装置の製造方法において、シリコン炭化窒化膜層はメチル基（ＣＨ３）を含むシラン系ガスを用いたプラズマ化学気相成長法（ＰＥＣＶＤ）によって形成することを特徴とする不揮発性半導体記憶装置の製造方法が提供される。【００１３】
また、上記目的を達成するため、本発明の一実施形態においては、以下の手段が提供される。すなわち、半導体基板の表面内部に間隔を空けてドレイン及びソースを形成し、半導体基板の表面のドレイン及びソースの間のチャネル領域上に第１の絶縁膜を形成し、この第１の絶縁膜上に、（１）メチル基（ＣＨ３）を含むシラン系ガス、又は（２）シラン若しくはクロロシランと炭化水素を用いたプラズマ化学気相成長法（ＰＥＣＶＤ）によってシリコン炭化窒化膜を形成し、シリコン炭化窒化膜上に第３の絶縁膜を形成し、第３の絶縁膜上にゲート電極を形成することを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、ディスターブ特性の良い不揮発性半導体記憶装置が提供される。本発明のその他の効果については、以下の記述において適宜指摘される。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１に係る半導体装置の断面図である。
【図２】（ａ）図１の半導体記憶装置のビットＡの書込み動作を説明する図であり、（ｂ）図１の半導体記憶装置のビットＢの書込み動作を説明する図である。
【図３】本発明の実施の形態１に係る半導体装置の製造方法において、シリコン基板上にゲート絶縁膜、シリコン窒化膜をこの順に積層した断面図である。
【図４】本発明の実施の形態１に係る半導体装置の製造方法において、エッチングを行って半導体基板を露出させた断面図である。
【図５】本発明の実施の形態１に係る半導体装置の製造方法において、イオン注入を行ってドープ領域を形成した後、熱酸化法で分離酸化膜を形成した断面図である。
【図６】本発明の実施の形態２に係る半導体装置の断面図である。
【図７】本発明の実施の形態３に係る半導体装置の断面図である。
【図８】本発明の実施の形態に係る不揮発性半導体記憶装置の構成を示すブロック図である。
【図９】シリコン炭化窒化膜（ＳｉＣＮ）のＣ／Ｎ比と比誘電率の関係を表すグラフである。
【図１０】本発明の各実施の形態に係るメモリセルの実験に用いたＭＮＯＳ型メモリセルの断面図である。
【図１１】図１０に示したＭＮＯＳ型メモリセルによるフラットバンド（Ｆｌａｔ−ｂａｎｄ）電圧とゲート電圧印加時間との関係を表すグラフである。
【符号の説明】
【００１６】
１  シリコン基板
２  シリコン酸化膜
３  シリコン炭化窒化膜
４  シリコン酸化膜
５  絶縁膜
６  分離酸化膜
７  ドレイン
８  ソース
９  シリコン窒化膜
１０  ゲート電極
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図に基づいて説明する。図１は、本発明の実施の形態１に係る半導体装置の断面図である。【００１８】
図１に示すように、本発明の実施の形態１に係る半導体装置は、シリコン基板１のＰ型の表面内部にｎ＋拡散層からなるドレイン７及びｎ＋拡散層からなるソース８が形成され、ドレイン７とソース８の間の領域であるチャネル領域上にゲート絶縁膜５が積層される。このゲート絶縁膜５の上にポリシリコンからなるゲート電極１０が設けられてメモリトランジスタが構成されている。さらに、ドレイン７とソース８の直上には分離酸化膜（ＬＯＣＯＳ）６が形成されており、この各メモリトランジスタを構成するゲート絶縁膜５は分離酸化膜（ＬＯＣＯＳ）６の上で分離されている。【００１９】
ドレイン７、ソース８及び分離酸化膜は、紙面と垂直の方向に、複数並行して列方向にストライプ状に延在している。ゲート電極１０は紙面に沿って、行方向にストライプ状に延在している。【００２０】
絶縁膜５は、シリコン酸化膜２、シリコン炭化窒化膜３及びシリコン酸化膜４からなる積層膜（Ｏ／ＣＮ／Ｏ）で構成されている。それぞれの膜厚は、例えば、シリコン酸化膜２が６ｎｍ、シリコン炭化窒化膜３が８ｎｍ、シリコン酸化膜４が６ｎｍである。これら膜厚は、何れも３ｎｍ以上１０ｎｍ以下であることが望ましい。【００２１】
シリコン炭化窒化膜３は炭素（Ｃ）と窒素（Ｎ）を含んでおり、その原子数の比率（Ｃ／Ｎ比率）は約１．０である。その結果、シリコン炭化窒化膜３の比誘電率は５．２程度となり、シリコン窒化膜の典型値である７．４（６．８〜７．６）よりも約３０％程度低くなる。なお、後述するように、Ｃ／Ｎ比率は０．７以上であればよい。【００２２】
この不揮発性半導体記憶装置への書き込み動作は以下の通りである。この不揮発性半導体記憶装置のメモリトランジスタでは、ドレイン７の直上のシリコン炭化窒化膜３に電荷が捕獲されて情報が記憶される場合（ビットＡでの記憶）と、ソース８の直上のシリコン炭化窒化膜３に電荷が捕獲されて情報が記憶される場合（ビットＢでの記憶）とがある。【００２３】
このうち、まずビットＡへの書込み動作を述べる。図２の（ａ）に示すように、シリコン基板のＰ型領域１は接地され、ドレイン７に７Ｖ、ソース８に０Ｖ、ゲート電極１０に１０Ｖを加え、ドレイン７近傍でチャネルホットエレクトロン注入を行ってドレイン７直上のシリコン炭化窒化膜３に電子を注入する。注入された電子はシリコン炭化窒化膜３の、シリコン酸化膜２との界面ないし近傍のトラップ準位に捕獲される。この電子のトラップ準位への捕獲をビットＡへの書込み動作と定義する。【００２４】
一方、ビットＢへの書込みの場合には、図２の（ｂ）に示すように、シリコン基板のＰ型領域１を接地し、ドレイン７に０Ｖ、ソース８に７Ｖ、ゲート電極１０に１０Ｖを加え、ソース８近傍でチャネルホットエレクトロン注入を行いソース８直上のシリコン炭化窒化膜３に電子を注入する。この電子は、シリコン炭化窒化膜３の、シリコン酸化膜２との界面ないし近傍のトラップ準位に捕獲される。この電子のトラップ準位への捕獲をビットＢへの書込み動作と定義する。【００２５】
上記実施形態においては、シリコン炭化窒化膜３の誘電率が、従来電荷トラップ層として用いられていたシリコン窒化膜の誘電率よりも約３０％程度低いので、シリコン炭化窒化膜３の上下表面間に印加される電圧が相対的に高くなり、その結果、シリコン酸化膜２に印加される電圧が相対的に低くなる。そして、電子のトラップはシリコン酸化膜２との界面ないし近傍のトラップ準位に捕獲されるので、シリコン酸化膜２に印加される電圧が相対的に低くなれば、このシリコン酸化膜２を介して、Ｐ型領域１、ドレイン７又はソース８へと流入・流出するリーク電流も小さくなる。【００２６】
より詳細には、他の行のメモリセルに対して書き込みが行われるときには、ドレインには７Ｖ、ゲートには０Ｖ（書き込みが行われるところの当該他の行のメモリセルのゲートには１０Ｖが印加されている。）がそれぞれ印加されるところ、この状態では、シリコン炭化窒化膜３の、シリコン酸化膜２との界面ないし近傍のトラップ準位に捕獲された電子がドレイン７にトンネル効果によって放出されるという可能性がある。これがドレインディスターブという問題である。しかしながら、上記実施形態においては、シリコン酸化膜２に印加される電圧が相対的に低いので、この電子の放出が起こりにくい。特に、トンネル効果は電位差の指数関数に比例するので、２５％程度（上記実施形態では３０％程度）の比誘電率の低下で、十分なディスターブ特性の向上が見られる。【００２７】
また、他の列のメモリセルに対して書き込みが行われるときには、ドレインには０Ｖ、ゲートには１０Ｖ（書き込みが行われるところの当該他の行のメモリセルのドレインには７Ｖが印加されている。）がそれぞれ印加されるところ、この状態では、ドレイン７から、シリコン炭化窒化膜３の、シリコン酸化膜２との界面ないし近傍のトラップ準位へと、電子がトンネル効果によって注入されるという可能性がある。これがゲートディスターブという問題である。しかしながら、上記実施形態においては、シリコン酸化膜２に印加される電圧が相対的に低いので、この電子の注入が起こりにくい。【００２８】
以上より、本発明では、比誘電率がシリコン窒化膜よりも低いシリコン炭化窒化膜３を用いることにより、書き込み時に問題となるところの各種ディスターブ特性が改善されるという効果が生じる。【００２９】
さらに、本発明では、電荷捕獲層に蓄積される電荷密度を一定とした場合、トランジスタのしきい値電圧の変動を大きくすることができる。つまり、一定の捕獲電荷量で大きなしきい値電圧の変動量を得ることが出来る。一般に、トランジスタを微細化すると、しきい値電圧のロールオフとよばれる現象が起こり、大きなしきい値電圧の変動を得ることが難しくなる。本発明では、大きなしきい値電圧の変動量を得ることが出来るため、微細化も容易となり、半導体装置のコストの低減も可能となる。また、一定のしきい値の変動量を得る場合には、少ない捕獲電荷量でよい。この結果、書き込みにかかる時間が短縮される、リテンション特性が向上する等の効果も生じる。加えて、膜厚を薄くすることができ、資源消費量が減り、環境負荷を低減できるという効果も存在する。【００３０】
図９に、シリコン炭化窒化膜のＣ／Ｎ比率（原子数の比率）と比誘電率の関係を示す。この図によれば、Ｃ／Ｎ比率が大きくなればなるほど比誘電率が小さくなること、そのグラフは下に凸であること、Ｃ／Ｎ比率が約０．７以上であれば、比誘電率は約５．５以下となり、シリコン窒化膜の比誘電率と比較して２５％程度小さくなることが理解される。したがって、本発明の効果をより享受するためには、Ｃ／Ｎ比率が約０．７以上であることが望ましい。また、シリコン炭化膜（ＳｉＣ膜）も電子のトラップが可能なので、電子のトラップが可能な限り、シリコン炭化窒化膜３の代わりにシリコン炭化膜（Ｃ／Ｎ比率は無限大、３．５程度）を用いてもよい。但し、Ｃ／Ｎ比率が高くなり、シリコン炭化窒化膜がＳｉＣ膜に近くなると、電子の横方向の移動が生じる可能性が高くなり、ドレイン近傍とソース近傍にそれぞれ電子をトラップすることによって一つのセルに２ビットを書き込むことが困難となる。したがって、一つのセルに２ビットのデータを書き込む場合には、Ｃ／Ｎ比率は４以下であることが望ましい。【００３１】
なお、本発明のゲート絶縁膜５は、シリコン酸化膜２、シリコン炭化窒化膜３、シリコン酸化膜４の積層膜で構成されているところ、さらに、このシリコン炭化窒化膜３の、ドレイン７とソース８の中間部のチャネル中央の上部において水素を注入した領域を有してもよい。この場合は、トラップされた電子の移動が妨げられるという効果が生じる。【００３２】
また、分離酸化膜６は、ここでは加熱酸化により形成されたＬＯＣＯＳ膜を用いたが、これに限られず、トレンチであってもよいし、その他の種類の分離酸化膜であってもよい。【００３３】
また、シリコン酸化膜２は、シリコン窒化酸化膜（ＳｉＯＮ膜）やアルミナ（ＡｌＯ膜）であってもよく、電荷蓄積層の絶縁膜よりも大きなエネルギーバンドギャップを有する絶縁膜であればよい。シリコン酸化膜４はシリコン窒化酸化膜、アルミナ、酸化ハフニウム（ＨｆＯ膜）であってもよく、電荷蓄積層の絶縁膜よりも大きなエネルギーバンドギャップを有する絶縁膜であればよい。また、ゲート電極１０は、ポリシリコンの代わりに、導電性及び耐酸性に優れる窒化タンタル（ＴａＮ）または窒化ハフニウム（ＨｆＮ）であってもよい。【００３４】
次に、上記実施形態におけるメモリセルの製造方法について図３〜図５を参照して説明する。【００３５】
図３に示すように、Ｐ型のシリコン基板１上に加熱酸化法、例えば、８５０℃の水蒸気酸化によって６ｎｍの厚さのシリコン酸化膜２を成長させる。シリコン酸化膜２の代わりに、シリコン窒化酸化膜やアルミナを用いても良い。このシリコン酸化膜２の上に、成膜ガスとして、テトラメチルシラン（Ｓｉ（ＣＨ３）４）とアンモニア（ＮＨ３）とを用いて、プラズマ化学気相成長法（ＰＥＣＶＤ）によってシリコン炭化窒化膜（ＳｉＣＮ）を堆積させ、例えば８ｎｍの厚さのシリコン炭化窒化膜３を堆積させる。なお、成膜ガスには、テトラメチルシラン（Ｓｉ（ＣＨ３）４）の代わりに、トリメチルシラン（ＳｉＨ（ＣＨ３）３）、ジメチルシラン（ＳｉＨ２（ＣＨ３）２）、モノメチルシラン（ＳｉＨ３ＣＨ３）を用いてもよい。このように、メチル基（ＣＨ３）を含むシラン系ガスを用いたプラズマ化学気相成長法（ＰＥＣＶＤ）によってシリコン炭化窒化膜３を形成する。なお、このメチル基（ＣＨ３）を含むシラン系ガスは、シラン又はクロロシラン（ジクロロシラン、トリクロロシランを含む。）と炭化水素（炭素及び水素からなるアルカン、アルキン、アルケンなどを含む。）の混合ガスに置き換えてもよい。【００３６】
次いで、このシリコン窒化膜３の上に、ＳｉＨ２Ｃｌ２ガスとＮ２Ｏガスを用い、減圧ＣＶＤ法によって６ｎｍの厚さのシリコン酸化膜４を堆積させる。なお、このシリコン酸化膜に代わって、アルミナ、酸化ハフニウムを用いても良いことは前述したとおりである。【００３７】
絶縁膜５は、シリコン酸化膜２、シリコン炭化窒化膜３、それにシリコン酸化膜４の積層膜によって構成する。さらに、このシリコン酸化膜４の上に、ＳｉＨ２Ｃｌ２ガスとＮＨ３ガスとを用い、減圧ＣＶＤ法によって３００ｎｍの厚さのシリコン窒化膜９を堆積させる。【００３８】
図４に示すように、フォトリソグラフィとエッチングによって、シリコン窒化膜９、それに絶縁膜５を構成するシリコン酸化膜４、シリコン炭化窒化膜３、シリコン酸化膜２をストライプ状に除去して開口部を形成する。【００３９】
図５に示すように、この開口部からイオン注入法で砒素（Ａｓ）イオン２×１０１５ｃｍ−２をシリコン基板１に注入してドープ領域を形成する。さらに、この開口部からシリコン基板を加熱酸化して分離酸化膜（ＬＯＣＯＳ）６を形成する。この加熱酸化の際に、砒素イオンのドープ領域で砒素が活性化されて、分離酸化膜６の下からシリコン基板の表面にかけて、ｎ＋拡散層からなるドレイン７、ソース８が形成される。【００４０】
次いで、熱リン酸を用いてシリコン窒化膜９を除去した後、減圧ＣＶＤ法により４００ｎｍの厚さのリン（Ｐ）ドープトポリシリコンを堆積させ、これをフォトリソグラフィとドライエッチングによって、ゲート電極１０を形成する。なお、ポリシリコンの代わりに、導電性及び耐酸性に優れる窒化タンタル（ＴａＮ）または窒化ハフニウム（ＨｆＮ）等を積層させ、ゲート電極１０を形成してもよい。【００４１】
以上述べた製造方法によれば、シリコン炭化窒化膜３の成膜ガスに、テトラメチルシラン（Ｓｉ（ＣＨ３）４）、トリメチルシラン（ＳｉＨ（ＣＨ３）３）、ジメチルシラン（ＳｉＨ２（ＣＨ３）２）、モノメチルシラン（ＳｉＨ３ＣＨ３）を用いている。そして、このメチル基（ＣＨ３）から炭素Ｃが供給され、シリコン酸化膜２上に良質なシリコン炭化窒化膜３が形成されるという効果が生じる。そして、このような方法で形成されたシリコン炭化窒化膜は、誘電率が低く、かつ、電子をトラップすることができる。【００４２】
図６に本発明の第２の実施形態にかかるメモリセルの断面図を示す。【００４３】
本発明の実施の形態２に係る半導体装置は、シリコン基板１１のＰ型の表面内部にｎ＋拡散層からなるドレイン１７及びｎ＋拡散層からなるソース１８が形成され、ドレイン１７とソース１８の間の領域であるチャネル領域上にゲート絶縁膜１５が積層される。このゲート絶縁膜１５の上にポリシリコンからなるゲート電極１１０が設けられてメモリトランジスタが構成されている。このメモリセルトランジスタにおいては、ゲート電極１１０とゲート絶縁膜１５は同時にパターニングされており、ドレイン１７とソース１８は、自己整合（セルフアライン）的に形成される。【００４４】
第２の実施形態に係るメモリセルにおいても、絶縁膜１５は、シリコン酸化膜１２、シリコン炭化窒化膜１３及びシリコン酸化膜１４からなる積層膜（Ｏ／ＣＮ／Ｏ）で構成されている。そして、このシリコン炭化窒化膜１３は炭素（Ｃ）と窒素（Ｎ）を含んでおり、その原子数の比率（Ｃ／Ｎ比率）は約１．０である。その結果、シリコン炭化窒化膜１３の比誘電率は５．２程度となり、シリコン窒化膜の典型値である７．４（６．８〜７．６）よりも約３０％程度低くなる。【００４５】
このメモリセルへの書き込み動作は第１の実施形態と同様なので詳細は省略する。【００４６】
以下、図６に基づき、本発明の実施の形態に係る不揮発性半導体記憶装置のメモリ特性について、実施例および比較例を挙げて説明する。電荷トラップ膜にシリコン炭化窒化膜（ＳｉＣＮ膜）を用いた場合を実施例とし、電荷トラップ膜にシリコン窒化膜（Ｓｉ３Ｎ４膜）を用いた場合を比較例とし、メモリウィンドウの違いについて説明する。【００４７】
実施例は、図６に示した絶縁膜１５のうち、トンネル酸化膜であるシリコン酸化膜１２の膜厚ｄ１を４ｎｍ、電荷トラップ膜であるシリコン炭化窒化膜１３の膜厚ｄ２を８ｎｍ、ブロッキング酸化膜としての役割をするシリコン酸化膜１４の膜厚ｄ３を４ｎｍとする。【００４８】
比較例は、実施例と同じ構造の図６に示したメモリセルを用いるが、シリコン炭化窒化膜１３として示された電荷トラップ膜について、シリコン窒化膜を用いる。比較例についても、実施例の各絶縁膜の膜厚と同じ厚さとし、シリコン酸化膜１２の膜厚ｄ１を４ｎｍ、シリコン炭化窒化膜１３の代わりにシリコン窒化膜を用いた電荷トラップ膜の膜厚ｄ２を８ｎｍ、シリコン酸化膜１４の膜厚ｄ３を４ｎｍとする。【００４９】
なお、メモリウィンドウを検討する上で、以下の式においては、各絶縁膜にかかる電界及び電圧をＥ及びＶを用いて表す。また、前提条件として（１）トンネル酸化膜と電荷トラップ膜との界面に電荷（−σ  Ｃ／ｍ２）が捕獲されること、（２）捕獲電荷密度はそれぞれ等しいものとすること、（３）仕事関数差などの効果を除くこと、の３つの条件を用いることとする。【００５０】
まず、比較例において、シリコン窒化膜とシリコン酸化膜との界面に捕獲される電荷（−σ）によって発生する電界Ｅ２と電界Ｅ３とを、それぞれ次の式１及び式２により求める。ここで、シリコン酸化膜の比誘電率εOX＝３．８５、シリコン窒化膜の比誘電率εN＝７．４、シリコン炭化窒化膜の比誘電率εCN＝４．８である。なお、ε０は、真空の誘電率を示し、ε０=８．８５４×１０−12Ｆ／ｍとする。
【数１】
2010061754.tif 000003
【数２】
2010061754.tif 000004
【００５１】
次に、上述の式１及び式２に基づき、電界Ｅ２及び電界Ｅ３により生じる電位差Ｖ２及びＶ３を、それぞれ次の式３及び式４により求める。
【数３】
2010061754.tif 000005
【数４】
2010061754.tif 000006
【００５２】
よって、比較例における閾値電圧ΔＶＴＮの変動は、上述の式３及び式４を用いて、次の式５により求めることができる。
【数５】
2010061754.tif 000007
【００５３】
また、実施例について、比較例と同様に、シリコン炭化窒化膜とシリコン酸化膜との界面に捕獲される電荷（−σ）によって発生する電界Ｅ２´と電界Ｅ３とを、それぞれ次の式６及び上述の式２により求める。
【数６】
2010061754.tif 000008
【００５４】
次に、上述の式６及び式２に基づき、電界Ｅ２´及び電界Ｅ３により生じる電位差Ｖ２´及びＶ３を、それぞれ次の式７及び上述の式４により求める。
【数７】
2010061754.tif 000009
【００５５】
よって、実施例における閾値電圧ΔＶＴＣＮの変動は、上述の式７及び式４を用いて、次の式８により求めることができる。
【数８】
2010061754.tif 000010
【００５６】
以上より、式５と式８とを比較すると、シリコン炭化窒化膜を用いた実施例における閾値電圧ΔＶＴＣＮは、シリコン窒化膜を用いた比較例における閾値電圧ΔＶＴＮよりも、約１．３倍、大きく変動させることが可能であることがわかる。つまり、実施例によれば、不揮発性メモリの電荷トラップ膜として、シリコン炭化窒化膜のような低誘電率膜を用いることにより、広いメモリウィンドウを得ることが可能である。【００５７】
図７に本発明の第３の実施形態にかかるメモリセルの断面図を示す。【００５８】
本発明の実施の形態３に係る半導体装置は、シリコン基板２１のＰ型の表面内部にｎ＋拡散層からなるドレイン２７及びｎ＋拡散層からなるソース２８が形成され、ドレイン２７とソース２８の間の領域であるチャネル領域上にシリコン酸化膜からなるゲート絶縁膜２１１とポリシリコンからなるゲート電極２１０とが積層される。さらに、このポリシリコンからなるゲート電極２１０の側壁には絶縁膜２５が形成されている。この絶縁膜２５は、ゲート電極２１０の側壁及びドレイン２７またはソース２８上に延在してＬ字状に形成されたシリコン酸化膜２２及びシリコン炭化窒化膜２３と、シリコン炭化窒化膜２３上に形成されたシリコン酸化膜２４とから構成される。そして、このシリコン炭化窒化膜２３は炭素（Ｃ）と窒素（Ｎ）を含んでおり、その原子数の比率（Ｃ／Ｎ比率）は約１．０である。その結果、シリコン炭化窒化膜２３の比誘電率は５．２程度となり、シリコン窒化膜の典型値である７．４（６．８〜７．６）よりも約３０％程度低くなる。【００５９】
このメモリセルへの書き込み動作は第１の実施形態と同様ではあるが、電子がトラップされる部分が、それぞれ側壁に形成されたシリコン炭化窒化膜２３である。【００６０】
以下、本発明の各実施形態に係る電荷トラップ膜にシリコン炭化窒化膜を用いたメモリセルのメモリウィンドウを測定した実験例について述べる。【００６１】
図１０に、本発明の各実施形態に係るメモリセルの実験に用いたＭＮＯＳ型メモリセルの断面図を示し、図１１に、図１０に示したＭＮＯＳ型メモリセルによる実験結果としてフラットバンド（Ｆｌａｔ−ｂａｎｄ）電圧とゲート電圧印加時間との関係を示す。【００６２】
本発明の各実施形態に係るメモリセルの実験に用いたＭＮＯＳ型メモリセルは、図１０に示すように、Ｐ型（１００）シリコン基板３１３上に熱酸化法により成膜された５ｎｍのシリコン酸化膜３１２、シリコン酸化膜３１２上にＰＥＣＶＤ法で堆積された３０ｎｍのシリコン炭化窒化膜３１１、及びシリコン炭化窒化膜３１１上に形成された水銀（Ｈｇ）電極３１０から構成される。【００６３】
なお、本発明の各実施形態に係るメモリセルの実験に用いたＭＮＯＳ型メモリセルは、絶縁膜がシリコン炭化窒化膜３１１とシリコン酸化膜３１２の２層からなるが、書き込み動作は各実施形態と同様であり、シリコン炭化窒化膜３１１に電荷がトラップされる。【００６４】
実験結果について、図１１を参照すると、電荷トラップ膜にシリコン炭化窒化膜３１１を用いたＭＮＯＳ型メモリセルによれば、−２０Ｖの書込みの飽和状態から１０Ｖの消去の飽和状態までのフラットバンド電圧の変化量より、１０．３Ｖのメモリウィンドウが存在することがわかる。従って、本発明の各実施形態に係るメモリセルについても、電荷トラップ膜にシリコン炭化窒化膜のような低誘電率膜を用いることにより、広いメモリウィンドウを得ることができる。【００６５】
本発明の各実施形態を実現するための回路構成を図８に示す。【００６６】
図８に示した通り、本発明の実施の形態に係る不揮発性半導体記憶装置は、メモリセルアレイ１００と、Ｘアドレスデコーダ２００と、Ｙゲート３００と、Ｙアドレスデコーダ４００とアドレスバッファ５００と、書込回路６００と、センスアンプ７００と、入出力バッファ８００と、コントロールロジック９００とを含む。【００６７】
メモリセルアレイ１００は、行列上に配置された複数個のメモリトランジスタ（図１、図６及び図７に示したメモリセル）をその内部に有する。メモリセルアレイ１００の行および列を選択するために、それぞれ、Ｘアドレスデコーダ２００とＹゲート３００とが、メモリセルアレイ１００に接続されている。【００６８】
Ｙゲート３００には、列の選択情報を与えるＹアドレスデコーダ４００が接続されている。Ｘアドレスデコーダ２００およびＹアドレスデコーダ４００には、それぞれ、アドレス情報が一時格納されるアドレスバッファ５００が接続されている。【００６９】
Ｙゲート３００には、データ入出力時に書込動作を行なうための書込回路６００が接続されている。また、Ｙゲート３００には、データ出力時に流れる電流値から“０”と“１”とを判定するセンスアンプ７００が接続されている。書込回路６００とセンスアンプ７００には、それぞれ、入出力データを一時格納する入出力バッファ８００が接続されている。【００７０】
アドレスバッファ５００と入出力バッファ８００には、フラッシュメモリの動作制御を行なうためのコントロールロジック９００が接続されている。このコントロールロジック９００は、チップイネーブル信号、アウトプットイネーブル信号およびプログラム信号に基づいた制御を行なう。【００７１】
以上のように回路を構成することによって、本発明の各実施形態にかかるメモリセルを用いた不揮発性半導体記憶装置を実現することができる。なお、上記回路構成を他のロジック回路（ＣＰＵ等）と混載することによって、本発明の各実施形態にかかるメモリセルを用いた混載デバイスを実現することもできる。
【産業上の利用可能性】
【００７２】
本発明は、各種情報端末に用いる不揮発性半導体記憶装置に適用することができる。
【図１】
2010061754.tif 000011
【図２】
2010061754.tif 000012
【図３】
2010061754.tif 000013
【図４】
2010061754.tif 000014
【図５】
2010061754.tif 000015
【図６】
2010061754.tif 000016
【図７】
2010061754.tif 000017
【図８】
2010061754.tif 000018
【図９】
2010061754.tif 000019
【図１０】
2010061754.tif 000020
【図１１】
2010061754.tif 000021
【国際調査報告】
2010061754.tif 000022
2010061754.tif 000023
2010061754.tif 000024
2010061754.tif 000025