(57)【要約】  キャパシタ（１）は、絶縁体からなり、互いに対向する第１主面（１１１）と第２主面（１１２）とを有する基材（１１）と、基材（１１）の第１主面（１１１）に形成された有底の第１トレンチ部（１４ａ）と、第１トレンチ部（１４ａ）内に形成された第１導体部（１４）と、基材（１１）の第１主面（１１１）側に形成され、第１導体部（１４）に接続された第１外部電極部（１２）と、基材（１１）の第２主面（１１２）に形成された有底の第２トレンチ部（１５ａ）と、第２トレンチ部（１５ａ）内に形成された第２導体部（１５）と、基材（１１）の第２主面（１１２）側に形成され、第２導体部（１５）に接続された第２外部電極部（１３）と、を有し、第１トレンチ部（１４ａ）と第２トレンチ部（１５ａ）とが重なっている。
2019107130.tif 000002
【特許請求の範囲】
【請求項１】
絶縁体からなり、互いに対向する第１主面と第２主面とを有する基材と、
前記基材の前記第１主面に形成された有底の第１トレンチ部と、
前記第１トレンチ部内に形成された第１導体部と、
前記基材の前記第１主面側に形成され、前記第１導体部に接続された第１外部電極部と、
前記基材の前記第２主面に形成された有底の第２トレンチ部と、
前記第２トレンチ部内に形成された第２導体部と、
前記基材の前記第２主面側に形成され、前記第２導体部に接続された第２外部電極部と、を有し、
前記第１トレンチ部と前記第２トレンチ部とが重なっている、
キャパシタ。
【請求項２】
絶縁体からなり、互いに対向する第１主面と第２主面とを有する基材と、
前記基材の前記第１主面に形成された有底の第１トレンチ部と、
前記基材を貫通するように形成された第２トレンチ部と、
前記第１トレンチ部内に形成された第１導体部と、
前記基材の前記第１主面側に形成され、前記第１導体部に接続された第１外部電極部と、
前記第２トレンチ部内に形成された第２導体部と、
前記基材の前記第２主面側に形成され、前記第２導体部に接続された第２外部電極部と、を有し、
前記第１トレンチ部と前記第２トレンチ部とが重なっている、
キャパシタ。
【請求項３】
前記第２トレンチ部と前記第２外部電極部との間に抵抗成分を有する導体基材を、さらに有する、
請求項２に記載のキャパシタ。
【請求項４】
前記第１トレンチ部および第２トレンチ部が溝状であり、かつ溝の長手方向を含む面同士で互いに対向している、
請求項１から３のいずれか１項に記載のキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はキャパシタに関し、特には、表裏面電極型のトレンチキャパシタに関する。
【背景技術】
【０００２】
従来、半導体プロセスを用いて半導体基板に形成可能なキャパシタが周知である（例えば、特許文献１）。【０００３】
特許文献１のキャパシタは、例えば、シリコン基板に複数の凹部（いわゆるトレンチ）を形成し、シリコン基板の前記複数の凹部を規定する部分を酸化させて酸化シリコンとし、隣り合う凹部の一方および他方に陽極および陰極をそれぞれ形成してなるものである。このような構成のキャパシタを、本明細書ではトレンチキャパシタと称する。【０００４】
特許文献１のキャパシタは、半導体プロセスを用いて形成できるので、半導体集積回路内の１つの回路要素として形成するために適している。また、半導体プロセスの精度でトレンチの微細化および形状管理ができるため、キャパシタの容量密度（単位体積あたりの容量）および耐電圧を向上するために適している。【０００５】
特許文献１のキャパシタでは、陽極配線および陰極配線が、いずれもシリコン基板の同一主面から取り出される構成となっている。【０００６】
これに対し、特許文献２には、陽極配線および陰極配線が、基板の互いに対向する一方主面側および他方主面側からそれぞれ取り出される、いわゆる表裏面電極型のキャパシタが開示されている。表裏面電極型のキャパシタは、例えばキャパシタとレジスタとを直列に接続してなるＣＲスナバ素子などの複合素子を構成するために適している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−５９９９０号公報
【特許文献２】特許第５４１６８４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献２のキャパシタは、弁金属の基材に陽極酸化にて複数の貫通孔を設け、貫通孔内に柱状電極を形成してなるものである。そのため、当該キャパシタを、半導体プロセスで半導体集積回路内に形成することは、容易ではない。【０００９】
そこで、本発明は、半導体プロセスを用いて容易に形成可能な表裏面電極型のトレンチキャパシタを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の一態様に係るキャパシタは、絶縁体からなり、互いに対向する第１主面と第２主面とを有する基材と、前記基材の前記第１主面に形成された有底の第１トレンチ部と、前記第１トレンチ部内に形成された第１導体部と、前記基材の前記第１主面側に形成され、前記第１導体部に接続された第１外部電極部と、前記基材の前記第２主面に形成された有底の第２トレンチ部と、前記第２トレンチ部内に形成された第２導体部と、前記基材の前記第２主面側に形成され、前記第２導体部に接続された第２外部電極部と、を有し、前記第１トレンチ部と前記第２トレンチ部とが重なっている。【００１１】
また、本発明の一態様に係るキャパシタは、絶縁体からなり、互いに対向する第１主面と第２主面とを有する基材と、前記基材の前記第１主面に形成された有底の第１トレンチ部と、前記基材を貫通するように形成された第２トレンチ部と、第１トレンチ部内に形成された第１導体部と、前記基材の前記第１主面側に形成され、前記第１導体部に接続された第１外部電極部と、前記第２トレンチ部内に形成された第２導体部と、前記基材の前記第２主面側に形成され、前記第２導体部に接続された第２外部電極部と、を有し、前記第１トレンチ部と前記第２トレンチ部とが重なっている。
【発明の効果】
【００１２】
本発明に係るキャパシタによれば、半導体プロセスを用いて容易に形成可能な表裏面電極型のトレンチキャパシタが得られる。
【図面の簡単な説明】
【００１３】
【図１】図１は、実施の形態１に係るキャパシタの構造の一例を示す斜視図である。
【図２】図２は、実施の形態１に係るキャパシタの構造の一例を示す正面図である。
【図３】図３は、実施の形態１に係るキャパシタの構造の一例を示す側面図である。
【図４】図４は、実施の形態１に係るキャパシタの製造方法の一例を示す工程図である。
【図５】図５は、実施の形態２に係るキャパシタの構造の一例を示す斜視図である。
【図６】図６は、実施の形態２に係るキャパシタの構造の一例を示す正面図である。
【図７】図７は、実施の形態２に係るキャパシタの構造の一例を示す側面図である。
【図８】図８は、実施の形態２に係るキャパシタの製造方法の一例を示す工程図である。
【図９】図９は、実施の形態３に係るキャパシタの構造の一例を示す斜視図である。
【図１０】図１０は、実施の形態３に係るキャパシタの構造の一例を示す正面図である。
【図１１】図１１は、実施の形態３に係るキャパシタの製造方法の一例を示す工程図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップおよびステップの順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１５】
（実施の形態１）
実施の形態１に係るキャパシタは、半導体プロセスを用いて容易に形成可能な、表裏面電極型のトレンチキャパシタである。
【００１６】
（キャパシタの構造）
図１、図２、および図３は、それぞれ実施の形態１に係るキャパシタの構造の一例を示す斜視図、正面図、および側面図である。図２は、図１のＩＩ−ＩＩ切断線を含む切断面を矢印方向に見た断面に対応し、図３は、図１のＩＩＩ−ＩＩＩ切断線を含む切断面を矢印方向に見た断面に対応する。
【００１７】
図１、図２、および図３に示されるように、キャパシタ１は、基材１１と、第１外部電極部１２と、第２外部電極部１３と、第１トレンチ部１４ａと、第１導体部１４と、第２トレンチ部１５ａと、第２導体部１５と、を有している。
【００１８】
基材１１は、絶縁体からなり、互いに対向する第１主面１１１と第２主面１１２とを有している。基材１１は、限定されない一例として、厚さが５０μｍのシリコン酸化物で形成されていてもよい。
【００１９】
第１外部電極部１２は、基材１１の第１主面１１１側に形成されている。第２外部電極部１３は、基材１１の第２主面１１２側に形成されている。第１外部電極部１２および第２外部電極部１３は、限定されない一例として、アルミニウムで形成されていてもよい。
【００２０】
第１トレンチ部１４ａは、基材１１の第１主面１１１に形成された有底の（つまり、基材１１の厚さよりも浅い）凹部である。第２トレンチ部１５ａは、基材１１の第２主面１１２に形成された有底の（つまり、基材１１の厚さよりも浅い）凹部である。第１トレンチ部１４ａおよび第２トレンチ部１５ａは、限定されない一例として、上面視での形状がＹ方向に長い矩形の溝であり、深さは３０μｍとしてもよい。なお、図１〜図４での第１トレンチ部１４ａおよび第２トレンチ部１５ａの深さは誇張されている。
【００２１】
第１トレンチ部１４ａおよび第２トレンチ部１５ａは、長手方向（Ｙ方向）を含む面（例えばＹＺ面）同士で互いに対向している。つまり、互いに重なっている。
【００２２】
第１導体部１４は、第１トレンチ部１４ａ内に形成され、第１外部電極部１２に接続されている。第２導体部１５は、第２トレンチ部１５ａ内に形成され、第２外部電極部１３に接続されている。第１導体部１４および第２導体部１５は、一例として、ポリシリコンで形成されていてもよい。
【００２３】
第１導体部１４、第２導体部１５、および基材１１の第１導体部１４と第２導体部１５とで挟まれた部分によって、容量発現部１７が形成される。
【００２４】
（キャパシタの製造方法）
次に、キャパシタ１の製造方法の一例について説明する。
【００２５】
図４は、キャパシタ１の製造方法の一例を示す工程図である。
【００２６】
厚さ５０μｍのシリコン基板１１ａを用意する（工程ａ）。シリコン基板１１ａを、温度１０００℃、酸素雰囲気での熱酸化処理により酸化させ、シリコン酸化物からなる基材１１を得る（工程ｂ）。
【００２７】
リソグラフィおよびドライエッチングにより、基材１１の第１主面１１１に、深さ３０μｍの溝状の第１トレンチ部１４ａを形成する（工程ｃ）。
【００２８】
ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）処理により、第１トレンチ部１４ａ内にポリシリコンを充填することにより、第１導体部１４を形成する（工程ｄ）。
【００２９】
基材１１の第１主面１１１および第１導体部１４の上にアルミニウム電極を成膜し、第１外部電極部１２とする（工程ｅ）。
【００３０】
リソグラフィおよびドライエッチングにより、基材１１の第２主面１１２に、深さ３０μｍの溝状の第２トレンチ部１５ａを形成する（工程ｆ）。
【００３１】
ＣＶＤ処理により、第２トレンチ部１５ａ内にポリシリコンを充填し、ＣＭＰ処理により、第２導体部１５を形成する（工程ｇ）。
【００３２】
基材１１の第２主面１１２および第２導体部１５の上にアルミニウム電極を成膜し、第２外部電極部１３とする（工程ｈ）。
【００３３】
このように、キャパシタ１は、例えばシリコン基板１１ａを用いて、半導体プロセスにより表裏面電極型のトレンチキャパシタとして形成される。なお、キャパシタ１は、シリコン基板１１ａ上に複数個形成され、ダイシングカットによって個片化されてもよい。
【００３４】
キャパシタ１では、半導体プロセスの精度で第１トレンチ部１４ａおよび第２トレンチ部１５ａの微細化および形状管理ができるので、容量密度および耐電圧を向上することができる。また、キャパシタ１は、表裏面電極型のトレンチキャパシタとして構成されるので、トレンチキャパシタを含む表裏面電極型の複合素子を構成するために適している。複合素子の具体例については後述する。
【００３５】
また、キャパシタ１では、溝状の第１トレンチ部１４ａおよび第２トレンチ部１５ａを、溝の長手方向を含む面同士で互いに対向させている。そのため、例えば、トレンチ部を柱状に形成する場合と比べて、容量発現部を大面積に形成することができ、容量密度の大きなキャパシタが得られる。
【００３６】
（実施の形態２）
実施の形態２に係るキャパシタは、半導体プロセスを用いて容易に形成可能な、表裏面電極型のトレンチキャパシタである。
【００３７】
（キャパシタの構造）
図５、図６、および図７は、それぞれ実施の形態２に係るキャパシタの構造の一例を示す斜視図、正面図、および側面図である。図６は、図５のＶＩ−ＶＩ切断線を含む切断面を矢印方向に見た断面に対応し、図７は、図５のＶＩＩ−ＶＩＩ切断線を含む切断面を矢印方向に見た断面に対応する。
【００３８】
図５、図６、および図７に示されるように、キャパシタ２は、基材２１と、第１外部電極部２２と、第２外部電極部２３と、第１トレンチ部２４ａと、第１導体部２４と、第２トレンチ部２５ａと、第２導体部２５と、を有している。
【００３９】
基材２１は、絶縁体からなり、互いに対向する第１主面２１１と第２主面２１２とを有している。基材２１は、限定されない一例として、厚さが５０μｍのシリコン酸化物で形成されていてもよい。
【００４０】
第１外部電極部２２は、基材２１の第１主面２１１側に形成されている。第１外部電極部２２の上面視で第２導体部２５と重なる部分には、開口２６が形成されている。第２外部電極部２３は、基材２１の第２主面２１２側に形成されている。第１外部電極部２２および第２外部電極部２３は、限定されない一例として、アルミニウムで形成されていてもよい。
【００４１】
第１トレンチ部２４ａは、基材２１の第１主面２１１に形成された有底の（つまり、基材２１の厚さよりも浅い）凹部である。第２トレンチ部２５ａは、基材２１を貫通する貫通孔である。第１トレンチ部２４ａおよび第２トレンチ部２５ａは、限定されない一例として、上面視での形状がＹ方向に長い矩形の溝および貫通孔であり、第１トレンチ部２４ａの深さは３０μｍとしてもよい。なお、図５〜８での第１トレンチ部２４ａの深さは誇張されている。
【００４２】
第１トレンチ部２４ａおよび第２トレンチ部２５ａは、長手方向（Ｙ方向）を含む面（例えばＹＺ面）同士で互いに対向している。つまり、互いに重なっている。
【００４３】
第１導体部２４は、第１トレンチ部２４ａ内に形成され、第１外部電極部２２に接続されている。第２導体部２５は、第２トレンチ部２５ａ内に形成され、第２外部電極部２３に接続されている。第２導体部２５は、第１外部電極部２２に設けられた開口２６のため、第１外部電極部２２とは接続しない。第１導体部２４および第２導体部２５は、一例として、ポリシリコンで形成されていてもよい。
【００４４】
第１導体部２４、第２導体部２５、および基材２１の第１導体部２４と第２導体部２５とで挟まれた部分によって、容量発現部２７が形成される。
【００４５】
（キャパシタの製造方法）
次に、キャパシタ２の製造方法の一例について説明する。
【００４６】
図８は、キャパシタ２の製造方法の一例を示す工程図である。
【００４７】
厚さ５０μｍのシリコン基板２１ａを用意する。シリコン基板２１ａを、温度１０００℃、酸素雰囲気での熱酸化処理により酸化させ、シリコン酸化物からなる基材２１を得る（工程ａ）。
【００４８】
リソグラフィおよびドライエッチングにより、基材２１の第１主面２１１に、深さ３０μｍの溝状の第１トレンチ部２４ａ、および基材２１を貫通する貫通孔である第２トレンチ部２５ａを形成する（工程ｂ）。
【００４９】
ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）処理により、第１トレンチ部２４ａおよびトレンチ部２５ａ内にポリシリコンを充填することにより、第１導体部２４および第２導体部２５を形成する（工程ｃ）。
【００５０】
基材２１の第１主面２１１、第１導体部２４、および第２導体部２５の上にアルミニウム電極を成膜する。アルミニウム電極の上面視で第２導体部２５と重なる部分を、リソグラフィおよびエッチングにより除去して開口２６とし、第１外部電極部２２を形成する（工程ｄ）。
【００５１】
基材２１の第２主面２１２および第２導体部２５の上にアルミニウム電極を成膜し、第２外部電極部２３とする（工程ｅ）。
【００５２】
このように、キャパシタ２は、例えばシリコン基板２１ａを用いて、半導体プロセスにより表裏面電極型のトレンチキャパシタとして形成される。なお、キャパシタ２は、シリコン基板２１ａ上に複数個形成され、ダイシングカットによって個片化されてもよい。
【００５３】
キャパシタ２では、半導体プロセスの精度で第１トレンチ部２４ａおよび第２トレンチ部２５ａの微細化および形状管理ができるので、容量密度および耐電圧を向上することができる。また、キャパシタ２は、表裏面電極型のトレンチキャパシタとして構成されるので、トレンチキャパシタを含む表裏面電極型の複合素子を構成するために適している。複合素子の具体例については後述する。
【００５４】
また、キャパシタ２では、溝状の第１トレンチ部２４ａおよび第２トレンチ部２５ａを、溝の長手方向を含む面同士で互いに対向させている。そのため、例えば、トレンチ部を柱状に形成する場合と比べて、容量発現部を大面積に形成することができ、容量密度の大きなキャパシタが得られる。
【００５５】
（実施の形態３）
実施の形態３に係る複合素子は、半導体プロセスを用いて容易に形成可能な、トレンチキャパシタを含む表裏面電極型の複合素子である。実施の形態３では、そのような複合素子について、ＣＲスナバ素子の例を挙げて説明する。
【００５６】
（複合素子の構造）
図９および図１０は、それぞれ実施の形態３に係る複合素子の構造の一例を示す斜視図および正面図である。図１０は、図９のＸ−Ｘ切断線を含む切断面を矢印方向に見た断面に対応する。
【００５７】
図９および図１０に示されるように、複合素子３は、絶縁基材３１と、第１外部電極部３２と、第２外部電極部３３と、第１トレンチ部３４ａと、第１導体部３４と、第２トレンチ部３５ａと、第２導体部３５と、導体基材３８と、を有している。
【００５８】
絶縁基材３１は、絶縁体からなり、互いに対向する第１主面３１１と第２主面３１２とを有している。絶縁基材３１は、限定されない一例として、厚さが５０μｍのシリコン酸化物で形成されていてもよい。
【００５９】
導体基材３８は、第２トレンチ部３５ａと第２外部電極部３３との間に形成された、抵抗成分を有する導電部である。導体基材３８は、限定されない一例として、抵抗率が１．０×１０１Ωｃｍ程度の低抵抗シリコンで形成されていてもよい。導体基材３８は、互いに対向する第１主面３８１と第２主面３８２とを有し、第１主面３８１が絶縁基材３１の第２主面３１２と接するように形成されていてもよい。
【００６０】
第１外部電極部３２は、絶縁基材３１の第１主面３１１側に形成されている。第１外部電極部３２の上面視で第２導体部３５と重なる部分には、開口３６が形成されている。第２外部電極部３３は、絶縁基材３１の第２主面３１２側に導体基材３８を介在して形成されている。第１外部電極部３２および第２外部電極部３３は、限定されない一例として、アルミニウムで形成されていてもよい。
【００６１】
第１トレンチ部３４ａは、絶縁基材３１の第１主面３１１に形成された有底の（つまり、絶縁基材３１の厚さよりも浅い）凹部である。第２トレンチ部３５ａは、絶縁基材３１を貫通し、底部が導体基材３８に到達する凹部である。第１トレンチ部３４ａおよび第２トレンチ部３５ａは、限定されない一例として、上面視での形状がＹ方向に長い矩形の溝および貫通孔であり、第１トレンチ部３４ａの深さは３０μｍとしてもよい。第２トレンチ部３５ａの深さは、絶縁基材３１の厚さ以上で、かつ絶縁基材３１と導体基材３８とを合わせた厚さよりも浅い。なお、図９〜１１での第１トレンチ部３４ａの深さは誇張されている。
【００６２】
第１トレンチ部３４ａおよび第２トレンチ部３５ａは、長手方向（Ｙ方向）を含む面（例えばＹＺ面）同士で互いに対向している。つまり、互いに重なっている。
【００６３】
第１導体部３４は、第１トレンチ部３４ａ内に形成され、第１外部電極部３２に接続されている。第２導体部３５は、第２トレンチ部３５ａ内に形成され、導体基材３８を介在して第２外部電極部３３に接続されている。第２導体部３５は、第１外部電極部３２に設けられた開口３６のため、第１外部電極部３２とは接続しない。第１導体部３４および第２導体部３５は、一例として、ポリシリコンで形成されていてもよい。
【００６４】
第１導体部３４、第２導体部３５、および絶縁基材３１の第１導体部３４と第２導体部３５とで挟まれた部分によって、容量発現部３７が形成される。また、導体基材３８の第２導体部３５と第２外部電極部３３とで挟まれた部分によって、抵抗発現部３９が形成される。
【００６５】
（複合素子の製造方法）
次に、複合素子３の製造方法の一例について説明する。
【００６６】
図１１は、複合素子３の製造方法の一例を示す工程図である。
【００６７】
厚さ６２５μｍのシリコン基板３１ａを用意する（工程ａ）。シリコン基板３１ａは、例えば、抵抗率が１．０×１０１Ωｃｍ程度の低抵抗シリコンで形成されている。シリコン基板３１ａを、温度１０００℃、酸素雰囲気での熱酸化処理により、一方主面側から５０μｍの深さまで酸化させ、酸化された部分をシリコン酸化物からなる絶縁基材３１とする。シリコン基板３１ａの他方主面側の酸化されていない部分が、導体基材３８となる（工程ｂ）。
【００６８】
リソグラフィおよびドライエッチングにより、絶縁基材３１の第１主面３１１に、深さ３０μｍの溝状の第１トレンチ部３４ａ、および絶縁基材３１を貫通する（つまり、深さが絶縁基材３１の厚さ以上で、かつ絶縁基材３１と導体基材３８とを合わせた厚さよりも浅い）溝状の第２トレンチ部３５ａを形成する（工程ｃ）。第２トレンチ部３５ａの深さは、一例として５０μｍとしてもよい。
【００６９】
ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）処理により、第１トレンチ部３４ａおよびトレンチ部３５ａ内にポリシリコンを充填することにより、第１導体部３４および第２導体部３５を形成する（工程ｄ）。
【００７０】
絶縁基材３１の第１主面３１１、第１導体部３４、および第２導体部３５の上にアルミニウム電極を成膜する。アルミニウム電極の上面視で第２導体部３５と重なる部分を、リソグラフィおよびエッチングにより除去して開口３６とし、第１外部電極部３２を形成する（工程ｅ）。
【００７１】
導体基材３８の第２主面３８２の上にアルミニウム電極を成膜し、第２外部電極部３３とする（工程ｆ）。
【００７２】
このように、複合素子３は、シリコン基板３１ａを用いて、半導体プロセスにより、キャパシタと抵抗とが直列に接続された表裏面電極型の複合素子として形成される。なお、複合素子３は、シリコン基板３１ａ上に複数個形成され、ダイシングカットによって個片化されてもよい。
【００７３】
複合素子３では、半導体プロセスの精度で第１トレンチ部３４ａおよび第２トレンチ部３５ａの微細化および形状管理ができるので、キャパシタの容量密度および耐電圧を向上することができる。
【００７４】
また、複合素子３では、溝状の第１トレンチ部３４ａおよび第２トレンチ部３５ａを、溝の長手方向を含む面同士で互いに対向させている。そのため、例えば、トレンチ部を柱状に形成する場合と比べて、容量発現部を大面積に形成することができ、容量密度の大きなキャパシタが得られる。
【００７５】
また、複合素子３は、半導体プロセスを用いて容易に形成できるので、例えば、半導体集積回路において、ＣＲスナバ素子としてパワー半導体素子の直近に配置できる。これにより、配線のインダクタ成分の影響が軽減され、より優れたリンギングの低減効果が得られる。
【００７６】
（その他の実施の形態など）
以上、本発明の実施の形態に係るキャパシタおよび複合素子について説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
【００７７】
（まとめ）
上記目的を達成するために、本発明の一態様に係るキャパシタは、絶縁体からなり、互いに対向する第１主面と第２主面とを有する基材と、前記基材の前記第１主面に形成された有底の第１トレンチ部と、前記第１トレンチ部内に形成された第１導体部と、前記基材の前記第１主面側に形成され、前記第１導体部に接続された第１外部電極部と、前記基材の前記第２主面に形成された有底の第２トレンチ部と、前記第２トレンチ部内に形成された第２導体部と、前記基材の前記第２主面側に形成され、前記第２導体部に接続された第２外部電極部と、を有し、前記第１トレンチ部と前記第２トレンチ部とが重なっている。
【００７８】
このように構成されるキャパシタは、例えばシリコン酸化物を基材に用いて、半導体プロセスで形成できる。これにより、半導体プロセスの精度でトレンチの微細化および形状管理ができるので、当該キャパシタの容量密度および耐電圧を向上することができる。また、当該キャパシタは、表裏面電極型のトレンチキャパシタとして構成されるので、トレンチキャパシタを含む表裏面電極型の複合素子を構成するために適している。
【００７９】
また、本発明の一態様に係るキャパシタは、絶縁体からなり、互いに対向する第１主面と第２主面とを有する基材と、前記基材の前記第１主面に形成された有底の第１トレンチ部と、前記基材を貫通するように形成された第２トレンチ部と、第１トレンチ部内に形成された第１導体部と、前記基材の前記第１主面側に形成され、前記第１導体部に接続された第１外部電極部と、前記第２トレンチ部内に形成された第２導体部と、前記基材の前記第２主面側に形成され、前記第２導体部に接続された第２外部電極部と、を有し、前記第１トレンチ部と前記第２トレンチ部とが重なっている。
【００８０】
このように構成されるキャパシタは、例えばシリコン酸化物を基材に用いて、半導体プロセスで形成できる。これにより、半導体プロセスの精度でトレンチの微細化および形状管理ができるので、当該キャパシタの容量密度および耐電圧を向上することができる。また、当該キャパシタは、表裏面電極型のトレンチキャパシタとして構成されるので、トレンチキャパシタを含む表裏面電極型の複合素子を構成するために適している。
【００８１】
また、前記キャパシタは、前記第２トレンチ部と前記第２外部電極部との間に抵抗成分を有する導体基材を、さらに有してもよい。
【００８２】
この構成によれば、抵抗成分を有する導体基材によってＣＲスナバ素子として機能する表裏面電極型のトレンチキャパシタが得られる。
【００８３】
また、前記第１トレンチ部および第２トレンチ部が溝状であり、かつ溝の長手方向を含む面同士で互いに対向していてもよい。
【００８４】
この構成によれば、溝状の第１および第２トレンチを、溝の長手方向を含む面同士で互いに対向させるので、容量発現部を大面積に形成することができ、容量密度の大きなキャパシタが得られる。
【産業上の利用可能性】
【００８５】
本発明は、半導体プロセスを用いて容易に形成可能な表裏面電極型のトレンチキャパシタとして、各種の電子機器に広く利用できる。
【符号の説明】
【００８６】
１、２    キャパシタ
３    複合素子
１１、２１    基材
１１ａ、２１ａ、３１ａ    シリコン基板
１２、２２、３２    第１外部電極部
１３、２３、３３    第２外部電極部
１４、２４、３４    第１導体部
１４ａ、２４ａ、３４ａ    第１トレンチ部
１５、２５、３５    第２導体部
１５ａ、２５ａ、３５ａ    第２トレンチ部
１７、２７、３７    容量発現部
２６、３６    開口
３１    絶縁基材    
３８    導体基材
３９    抵抗発現部
１１１、２１１、３１１、３８１    第１主面
１１２、２１２、３１２、３８２    第２主面
【図１】
2019107130.tif 000003
【図２】
2019107130.tif 000004
【図３】
2019107130.tif 000005
【図４】
2019107130.tif 000006
【図５】
2019107130.tif 000007
【図６】
2019107130.tif 000008
【図７】
2019107130.tif 000009
【図８】
2019107130.tif 000010
【図９】
2019107130.tif 000011
【図１０】
2019107130.tif 000012
【図１１】
2019107130.tif 000013
【国際調査報告】
2019107130.tif 000014
2019107130.tif 000015
2019107130.tif 000016
2019107130.tif 000017