(57)【要約】  内部の異常過熱の発生を抑制できる。  導通領域（１３ａ１，１５ａ１）と導通領域（１３ａ１，１５ａ１）に連通部（１３ａ２，１５ａ２）を介して連通した配線領域（１３ａ３，１５ａ３）とを有する回路パターン（１３ａ，１５ａ）を有する。また、導通領域（１３ｂ１，１４ｂ１）と導通領域（１３ｂ１，１４ｂ１）に連通部（１３ｂ２，１４ｂ２）を介して連通し、配線領域（１３ａ３，１５ａ３）と所定の間隔離れて向かい合う配線領域（１３ｂ３，１４ｂ３）とを有する回路パターン（１３ｂ，１４ｂ）を有する。そして、配線領域（１３ａ３，１５ａ３）と配線領域（１３ｂ３，１４ｂ３）とを電気的に接続するワイヤを備えている。この際、連通部（１３ａ２，１５ａ２）と連通部（１３ｂ２，１４ｂ２）とがワイヤの配線方向（Ｗ１，Ｗ２）から見て離間している。
2019235097.tif 000002
【特許請求の範囲】
【請求項１】
第１導通領域と前記第１導通領域に第１連通部を介して連通した第１配線領域とを有する第１導電部と、
第２導通領域と前記第２導通領域に第２連通部を介して連通し、前記第１配線領域と所定の間隔離れて向かい合う第２配線領域とを有する第２導電部と、
前記第１配線領域と前記第２配線領域とを電気的に接続する配線部材とを備え、
前記第１連通部と前記第２連通部とが前記配線部材の配線方向から見て離間している、
半導体装置。
【請求項２】
前記第１導電部は、前記第１配線領域が前記第１導通領域より幅広く、
前記第２導電部は、前記第２配線領域が前記第２導通領域より幅広い、
請求項１に記載の半導体装置。
【請求項３】
前記第１導電部にて、前記第１配線領域は前記第１導通領域に対して直角に延伸し、
前記第２導電部にて、前記第２配線領域は前記第２導通領域に対して直角に延伸し、
前記第１導通領域と前記第２導通領域とは前記第１配線領域及び前記第２配線領域を挟んで反対側にそれぞれ延伸している、
請求項２に記載の半導体装置。
【請求項４】
前記第１導電部では、前記第１配線領域が前記第１導通領域より幅広く、
前記第２導電部では、前記第２連通部は、その側部の、少なくとも、前記配線部材の配線方向から見て前記第１連通部と前記第２導通領域とが重なる部分に切り欠き部が形成されている、
請求項１に記載の半導体装置。
【請求項５】
前記第１導電部では、前記第１配線領域は前記第１導通領域に対して直角に延伸し、
前記第２導電部では、前記切り欠き部が、前記第１配線領域の延伸する方向の反対側の側部から、前記配線部材の配線方向から見て前記第１連通部の幅以上となるように形成されている、
請求項４に記載の半導体装置。
【請求項６】
前記第１連通部と前記第２連通部との幅は等しい、
請求項１乃至５のいずれかに記載の半導体装置。
【請求項７】
前記配線部材は、複数のワイヤ、リードフレームまたはリボンである、
請求項１乃至６のいずれかに記載の半導体装置。
【請求項８】
前記第１導通領域及び前記第２導通領域の少なくとも一方に半導体素子が配置されている、
請求項１乃至７のいずれかに記載の半導体装置。
【請求項９】
前記第１導通領域及び前記第２導通領域の少なくとも一方に外部接続端子が電気的に接続されている、
請求項１乃至８のいずれかに記載の半導体装置。
【請求項１０】
前記第１導通領域及び前記第２導通領域の少なくとも一方の表面上の少なくとも２点間を電気的に接続する別の配線部材が形成されている、
請求項１乃至９のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子を含んでいる。このような半導体装置は、例えば、電力変換装置として利用されている。半導体装置は、ＩＧＢＴチップとＦＷＤ（Free Wheeling Diode）チップとを複数用いて、配線部材で任意に接続される。これにより半導体装置はインバータ等の所望の機能を実現することができる。このような、半導体装置においては、大容量化が求められている。例えば、大電流を処理することが可能な半導体モジュール構造が求められている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−７８６２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、大容量化として定格電流を増加させると、従来の定格電流では問題とならなかった、配線部材における異常過熱が発生してしまう場合がある。例えば、セラミック回路基板の回路パターン間を接続するワイヤに異常過熱が発生してしまう。半導体装置の内部に異常過熱が生じると、その過熱が半導体装置の故障の原因となるおそれがある。これが、半導体装置の信頼性の低下につながる。【０００５】
本発明は、このような点に鑑みてなされたものであり、内部の異常過熱の発生を抑制できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、第１導通領域と前記第１導通領域に第１連通部を介して連通した第１配線領域とを有する第１導電部と、第２導通領域と前記第２導通領域に第２連通部を介して連通し、前記第１配線領域と所定の間隔離れて向かい合う第２配線領域とを有する第２導電部と、前記第１配線領域と前記第２配線領域とを電気的に接続する配線部材とを備え、前記第１連通部と前記第２連通部とが前記配線部材の配線方向から見て離間している、半導体装置が提供される。
【発明の効果】
【０００７】
開示の技術によれば、内部の異常過熱の発生を抑制して、信頼性の低下を防止することができる。【０００８】
本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】
【０００９】
【図１】実施の形態の半導体装置の一例の平面図である。
【図２】実施の形態の半導体装置の一例の断面図である。
【図３】実施の形態のセラミック回路基板の一例の平面図である。
【図４】参考例のセラミック回路基板のサンプルの平面図である。
【図５】参考例のセラミック回路基板のサンプルの要部の表面の上昇温度分布を示す図である。
【図６】実施の形態のセラミック回路基板のサンプルの平面図である。
【図７】実施の形態のセラミック回路基板のサンプルの要部の表面の上昇温度分布を示す図である。
【図８】実施の形態のセラミック回路基板の別のサンプルの平面図である。
【図９】実施の形態のセラミック回路基板の回路パターンの変形例を示す図（その１）である。
【図１０】実施の形態のセラミック回路基板の回路パターンの変形例を示す図（その２）である。
【図１１】参考例のセラミック回路基板の回路パターンの変形例を示す図（その１）である。
【図１２】参考例のセラミック回路基板の回路パターンの変形例を示す図（その２）である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、実施の形態について説明する。実施の形態の半導体装置について、図１及び図２を用いて説明する。図１は、実施の形態の半導体装置の一例の平面図であり、図２は、実施の形態の半導体装置の一例の断面図である。なお、図２は、図１の一点鎖線Ｘ−Ｘにおける断面図である。半導体装置６０は、図１及び図２に示されるように、セラミック回路基板１０ａ，１０ｂとセラミック回路基板１０ａ，１０ｂのおもて面に設けられた半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄ及び半導体素子２２ａ，２２ｂ，２２ｃ，２２ｄとを有している。なお、セラミック回路基板１０ａ，１０ｂはワイヤ５１ａ，５１ｂにより電気的に接続されている。さらに、半導体装置６０は、このようなセラミック回路基板１０ａ，１０ｂがはんだ（図示を省略）を介して配置された放熱板３０と放熱板３０上に配置され、セラミック回路基板１０ａ，１０ｂを取り囲むケース４０とを有している。なお、ケース４０とセラミック回路基板１０ａ，１０ｂはワイヤ５２ａ，５２ｂ，５２ｃで電気的に接続されている。
【００１１】
半導体装置６０では、セラミック回路基板１０ａ，１０ｂ間の接続、セラミック回路基板１０ａ，１０ｂとケース４０との接続をそれぞれ複数のワイヤ５１ａ，５１ｂ，５２ａ，５２ｂ，５２ｃにより行っている場合を例示している。半導体装置６０では、複数のワイヤ５１ａ，５１ｂ，５２ａ，５２ｂ，５２ｃに限らず、導電性を有する配線部材であればよい。配線部材は、セラミック回路基板１０ａ，１０ｂ、または、ケース４０に直接、または、はんだ等の接合部材を介して接合される２つ以上の接合箇所を有し、その間が電気的に導通される。また、配線部材は、接合箇所と接合箇所の間に、セラミック回路基板１０ａ，１０ｂ、または、ケース４０と接触しない非接合箇所を有する。また、配線部材は、板状のリードフレームまたは薄帯状のリボンを用いてもよい。
【００１２】
半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄ，２２ａ，２２ｂ，２２ｃ，２２ｄは、シリコンまたは炭化シリコンから構成されるスイッチング素子である。スイッチング素子は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等である。このような半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄ，２２ａ，２２ｂ，２２ｃ，２２ｄは、例えば、裏面に主電極として入力電極（ドレイン電極またはコレクタ電極）を、おもて面に、主電極として制御電極（ゲート電極）及び出力電極（ソース電極またはエミッタ電極）をそれぞれ備えている。また、半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄ，２２ａ，２２ｂ，２２ｃ，２２ｄは、必要に応じて、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ等のダイオードを含んでいる。このような半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄ，２２ａ，２２ｂ，２２ｃ，２２ｄは、裏面に主電極として出力電極（カソード電極）を、おもて面に主電極として入力電極（アノード電極）をそれぞれ備えている。また、半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄ，２２ａ，２２ｂ，２２ｃ，２２ｄは、ＩＧＢＴとＦＷＤとを組み合わせた単一素子である、ＲＣ（Reverse Conducting）−ＩＧＢＴを含んでもよい。なお、本実施の形態では、半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄ，２２ａ，２２ｂ，２２ｃ，２２ｄのみを含む場合を例に挙げて説明している。この場合に限らず、必要に応じて、電子部品も設置してもよい。なお、電子部品は、例えば、抵抗、サーミスタ、コンデンサ、サージアブソーバ等である。
【００１３】
セラミック回路基板１０ａ，１０ｂは、絶縁板１１ａ，１１ｂと絶縁板１１ａ，１１ｂの裏面に形成された金属板１２ａ，１２ｂとを有している。さらに、セラミック回路基板１０ａ，１０ｂは、絶縁板１１ａのおもて面に形成された回路パターン１３ａ，１４ａ，１５ａ，１６ａと絶縁板１１ｂのおもて面に形成された回路パターン１３ｂ，１４ｂ，１５ｂとをそれぞれ有している。絶縁板１１ａ，１１ｂは、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されている。金属板１２ａ，１２ｂは、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。回路パターン１３ａ，１４ａ，１５ａ，１６ａ及び回路パターン１３ｂ，１４ｂ，１５ｂは、導電性に優れた銅あるいは銅合金等の金属により構成されている。また、回路パターン１４ａ，１３ｂ上に、半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄ及び半導体素子２２ａ，２２ｂ，２２ｃ，２２ｄがそれぞれ配置されている。回路パターン１６ａは，ワイヤ（符号省略）を介して半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄの制御電極に電気的に接続されている。回路パターン１５ｂは，ワイヤ（符号省略）を介して半導体素子２２ａ，２２ｂ，２２ｃ，２２ｄの制御電極に電気的にそれぞれ接続されている。また、回路パターン１３ａは、ワイヤ（符号省略）を介して半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄの出力電極に電気的にそれぞれ接続されている。回路パターン１４ｂは、ワイヤ（符号省略）を介して半導体素子２２ａ，２２ｂ，２２ｃ，２２ｄの出力電極に電気的にそれぞれ接続されている。なお、回路パターン１３ａ，１４ａ，１５ａ，１６ａ及び回路パターン１３ｂ，１４ｂ，１５ｂの数及び形状は一例であり、別の枚数及び形状であってもよい。このような回路パターン１３ａ，１４ａ，１５ａ，１６ａ及び回路パターン１３ｂ，１４ｂ，１５ｂの厚さは、０．１ｍｍ以上、１ｍｍ以下である。また、回路パターン１３ａ，１４ａ，１５ａ，１６ａ及び回路パターン１３ｂ，１４ｂ，１５ｂの詳細については後述する。このような構成を有するセラミック回路基板１０ａ，１０ｂとして、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。セラミック回路基板１０ａ，１０ｂは、半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄ及び半導体素子２２ａ，２２ｂ，２２ｃ，２２ｄで発生した熱を回路パターン１４ａ及び回路パターン１３ｂ、絶縁板１１ａ，１１ｂ及び金属板１２ａ，１２ｂを介して、放熱板３０側に伝導させることができる。
【００１４】
放熱板３０は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板３０の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。なお、この放熱板３０の裏面側に冷却器（図示を省略）をはんだまたは銀ろう等を介して取りつけて放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板３０は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板３０の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。
【００１５】
ケース４０は、四方を囲む箱状を成して、収納領域４４を構成する側壁部４１を有している。また、四方を取り囲む側壁部４１のうち、対向する側壁部４１の収納領域４４側に段差部４２ａ，４２ｂが形成されている。また、段差部４２ａ，４２ｂが形成された側壁部４１の開口側の端部に端子配置部４３ａ，４３ｂ，４３ｃ，４３ｄが形成されている。さらに、ケース４０は、段差部４２ａ上に配置された内部端子部４５ａと端子配置部４３ａ上に配置された外部端子部４６ａとを備えている。外部接続端子４６ａは、内部端子部４５ａと側壁部４１内で電気的に接続されている。ケース４０は、段差部４２ａ上に配置された内部端子部４５ｂと端子配置部４３ｂ上に配置された外部端子部４６ｂとを備えている。外部接続端子４６ｂは、内部端子部４５ｂと側壁部４１内で電気的に接続されている。さらに、ケース４０は、段差部４２ｂ上に配置された内部端子部４５ｃと端子配置部４３ｃ，４３ｄ上に配置された外部端子部４６ｃ，４６ｄとを備えている。外部接続端子４６ｃ，４６ｄは、内部端子部４５ｃと側壁部４１内で電気的に接続されている。また、内部端子部４５ａと回路パターン１４ａとはワイヤ５２ａにより電気的に接続されている。内部端子部４５ｂと回路パターン１５ａとはワイヤ５２ｃにより電気的に接続されている。内部端子部４５ｃと回路パターン１３ｂとはワイヤ５２ｂにより電気的に接続されている。したがって、外部端子部４６ａには正極が、外部端子部４６ｂには負極がそれぞれ接続されて、外部端子部４６ｃ，４６ｄから出力が得られる。なお、ケース４０の側壁部４１には、図示はしていないものの、制御信号が入力される制御端子を備える。当該制御端子から回路パターン１６ａ，１５ｂにそれぞれ電気的に接続されている。このようなケース４０は、例えば、熱可塑性樹脂を用いた射出成形により構成されている。このような樹脂として、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等がある。
【００１６】
なお、図示はしていないものの、上記ケース４０の収納領域４４に封止部材を充填して、収納領域４４内の半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄ及び半導体素子２２ａ，２２ｂ，２２ｃ，２２ｄとワイヤ５２ａ，５２ｂ，５２ｃとセラミック回路基板１０ａ，１０ｂといった構成が封止されている。封止部材は、例えば、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂で構成されている。また、封止部材は、シリコーンゲルにより構成されてもよい。また、上記半導体装置６０内で用いられているワイヤ５１ａ，５１ｂ，５２ａ，５２ｂ，５２ｃ（及び符号を省略しているワイヤ）は、導電性に優れたアルミニウム、銅または、少なくともこれらの一種を含む合金等により構成されている。また、これらの径は、１００μｍ以上、１ｍｍ以下であることが好ましい。
【００１７】
次に、セラミック回路基板１０ａに含まれる回路パターン１３ａ，１４ａ，１５ａ，１６ａ及びセラミック回路基板１０ｂに含まれる回路パターン１３ｂ，１４ｂ，１５ｂについて、図３を用いて説明する。図３は、実施の形態のセラミック回路基板の一例の平面図である。なお、図３に示すセラミック回路基板１０ａ，１０ｂは、図１及び図２に示した半導体装置６０に含まれており、これらの平面図を示している。
【００１８】
セラミック回路基板１０ａには、既述の通り、回路パターン１３ａ，１４ａ，１５ａ，１６ａが絶縁板１１ａ上に配置されている。特に、回路パターン１３ａは、導通領域１３ａ１と導通領域１３ａ１に（破線で示された）連通部１３ａ２を介して連通した配線領域１３ａ３とを有する。導通領域１３ａ１は、ワイヤ（符号省略）を介して半導体素子２１ａ，２１ｂと電気的に接続され、半導体素子２１ａ，２１ｂと電流を導通させる領域である。配線領域１３ａ３は、回路パターン１３ｂへ電流を導通させるワイヤ５１ａが接続される領域である。回路パターン１３ａは、配線領域１３ａ３が導通領域１３ａ１よりも幅広く、配線領域１３ａ３は、導通領域１３ａ１に対して直角に延伸している。また、回路パターン１５ａは、導通領域１５ａ１と導通領域１５ａ１に（破線で示された）連通部１５ａ２を介して連通した配線領域１５ａ３とを有する。回路パターン１５ａは、配線領域１５ａ３が導通領域１５ａ１よりも幅広く、配線領域１５ａ３は導通領域１５ａ１に対して直角に延伸している。なお、回路パターン１４ａは、半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄが配置される素子配置領域１４ａ１，１４ａ２が含まれている。
【００１９】
セラミック回路基板１０ｂには、既述の通り、回路パターン１３ｂ，１４ｂ，１５ｂが絶縁板１１ｂ上に配置されている。特に、回路パターン１３ｂは、導通領域１３ｂ１と導通領域１３ｂ１に（破線で示された）連通部１３ｂ２を介して連通した、配線領域１３ａ３と所定の間隔離れて向かい合う配線領域１３ｂ３とを有する。導通領域１３ｂ１は、半導体素子２２ａ，２２ｂが配置され、半導体素子２２ａ，２２ｂと電流を導通させる領域である。配線領域１３ｂ３は、他の回路パターン１３ａと電流を導通させるワイヤ５１ａが接続される領域である。回路パターン１３ｂは、配線領域１３ｂ３が導通領域１３ｂ１よりも幅広く、配線領域１３ｂ３は、導通領域１３ｂ１に対して直角に延伸している。すなわち、導通領域１３ａ１，１３ｂ１は、配線領域１３ａ３，１３ｂ３を挟んで反対側にそれぞれ延伸している。
【００２０】
また、連通部１３ｂ２は、その側部の、少なくとも、ワイヤ５１ａの配線方向Ｗ１から見て連通部１３ａ２と導通領域１３ｂ１とが重なる部分に切り欠き部１３ｂ４が形成されている。さらには、切り欠き部１３ｂ４は、配線領域１３ａ３の延伸する方向の反対側の側部から、ワイヤ５１ａの配線方向Ｗ１から見て連通部１３ａ２の幅以上となるように形成されている。ここでワイヤ５１ａの配線方向Ｗ１とは、セラミック回路基板１０ａにおけるワイヤ５１ａの接続点と、セラミック回路基板１０ｂにおけるワイヤ５１ａの接続点との２つの接続点からなる方向を指す。複数のワイヤ５１ａにおいて配線方向Ｗ１が異なる場合は、それらの平均的な方向を指す。同様に、セラミック回路基板１０ａ，１０ｂとケース４０とをワイヤ５２ａ，５２ｂで接続する場合も、２つの接続点からなる方向を指す。また、リードフレームやリボン等の配線部材においても、各２つの接続点の平均的な方向を指す。例えば、図３の場合には、連通部１３ａ２，１３ｂ２の幅が等しくなるように、切り欠き部１３ｂ４が形成されている。なお、導通領域１３ｂ１には、半導体素子２２ａ，２２ｂ，２２ｃ，２２ｄが配置される素子配置領域１３ｂ５，１３ｂ６を含んでいる。また、回路パターン１４ｂは、導通領域１４ｂ１と導通領域１４ｂ１に（破線で示された）連通部１４ｂ２を介して連通した、配線領域１５ａ３と所定の間隔離れて向かい合う配線領域１４ｂ３とを有する。回路パターン１４ｂは、配線領域１４ｂ３が導通領域１４ｂ１よりも幅広く、配線領域１４ｂ３は、導通領域１４ｂ１に対して直角に延伸している。すなわち、導通領域１５ａ１，１４ｂ１は、配線領域１５ａ３，１４ｂ３を挟んで反対側にそれぞれ延伸している。
【００２１】
なお、このようなセラミック回路基板１０ａの回路パターン１３ａ，１５ａの導通領域１３ａ１，１５ａ１には、必要に応じて外部接続端子を電気的に接続してもよい。同様に、セラミック回路基板１０ｂの回路パターン１３ｂ，１４ｂの導通領域１３ｂ１，１４ｂ１にも、必要に応じて外部接続端子を電気的に接続してもよい。
【００２２】
また、図１で示したように、セラミック回路基板１０ａ，１０ｂ間において、回路パターン１３ａの配線領域１３ａ３と回路パターン１３ｂの配線領域１３ｂ３とがワイヤ５１ａ（図３では図示を省略）で接続される。また、回路パターン１５ａの配線領域１５ａ３と回路パターン１４ｂの配線領域１４ｂ３とがワイヤ５１ｂ（図３では図示を省略）で接続される。この際、回路パターン１３ａの連通部１３ａ２と回路パターン１３ｂの連通部１３ｂ２とがワイヤ５１ａの配線方向Ｗ１から見て（距離Ｄ１）離間している。また、回路パターン１５ａの連通部１５ａ２と回路パターン１４ｂの連通部１４ｂ２とがワイヤ５１ｂの配線方向Ｗ２から見て（距離Ｄ２）離間している。ここでは、配線領域１３ａ３，１５ａ３，１３ｂ３，１４ｂ３は、セラミック配線基板１０ａ，１０ｂの回路パターン間１３ａ，１３ｂ，１４ｂ，１５ａを導通させるワイヤ５１ａ，５１ｂが接続される領域である場合の例を示した。配線領域は、これだけではなく、例えば、セラミック配線基板１０ａ，１０ｂの回路パターン１４ａ，１５ａ，１３ｂとケース４０の内部端子部４５ａとを配線するワイヤ５２ａ，５２ｂ，５２ｃが接続される領域でもよい。また、ワイヤ５１ａ，５１ｂ，５２ａ，５２ｂ，５２ｃは、配線部材であればよく、例えば、リードフレームやリボンであっても構わない。
【００２３】
このようにワイヤ５１ａ，５１ｂで電気的に接続されたセラミック回路基板１０ａ，１０ｂに導通させた際の表面温度分布の計測を行う。なお、この際の計測対象となるサンプルを複数用意する。まず、以下では、比較対象とする参考例のサンプルについて図４を用いて説明する。図４は、参考例のセラミック回路基板のサンプルの平面図である。なお、図４に示す参考例のサンプル７０は、半導体装置６０と同じ構成には同じ符号を付している。この参考例では、セラミック回路基板１１０ｂの回路パターン１１３ｂは、導通領域１３ｂ１と導通領域１３ｂ１に（破線で示された）連通部１１３ｂ２を介して連通した配線領域１３ｂ３とを有する。すなわち、連通部１１３ｂ２には、連通部１３ｂ２と異なり、切り欠き部１３ｂ４が形成されていない。
【００２４】
また、回路パターン１３ａの配線領域１３ａ３と回路パターン１１３ｂの配線領域１３ｂ３とがワイヤ５１ａで電気的に接続されている。回路パターン１５ａの配線領域１５ａ３と回路パターン１４ｂの配線領域１４ｂ３とがワイヤ５１ｂで電気的に接続されている。さらに、回路パターン１４ａの素子配置領域１４ａ１，１４ａ２と回路パターン１３ａの導通領域１３ａ１とがワイヤ（符号省略）により電気的に接続されている。また、回路パターン１１３ｂの素子配置領域１３ｂ５，１３ｂ６と回路パターン１４ｂの導通領域１４ｂ１とがワイヤ（符号省略）により電気的に接続されている。
【００２５】
このような構成を有するサンプル７０において、セラミック回路基板１０ａの回路パターン１４ａ，１５ａ（のワイヤ５２ａ，５２ｃが接続される領域（図１））から１０００Ａの電流を入力する。そして、セラミック回路基板１１０ｂの回路パターン１１３ｂ（図１の回路パターン１３ｂのワイヤ５２ｂが接続される領域に対応する箇所）から電流を出力させる。このようにして電流を循環させた際の回路パターン１３ａ，１１３ｂ及びワイヤ５１ａにおける表面温度分布を解析した。また、このサンプル７０では、回路パターン１４ａに入力された電流は回路パターン１３ａ中では導通経路Ｉａ１に沿って導通してワイヤ５１ａに流入する。そして、ワイヤ５１ａからの電流は回路パターン１１３ｂ中を導通経路Ｉｂ１に沿って導通する。また、回路パターン１４ｂに入力された電流は回路パターン１４ｂ中では導通経路Ｉｂ２に沿って導通してワイヤ５１ｂに流入する。そして、ワイヤ５１ｂからの電流は回路パターン１５ａ中を導通経路Ｉｂ２に沿って導通する。
【００２６】
次に、このようなサンプル７０に対して導通させた際の回路パターン１３ａ，１１３ｂ及びワイヤ５１ａにおける上昇温度の分布について図５を用いて説明する。なお、上昇温度とは、サンプル７０に対して電流を導通させた際の温度から、電流を導通させない時の温度を差し引いた温度である。図５は、参考例のセラミック回路基板のサンプルの要部の表面の上昇温度分布を示す図である。なお、図５では、計測対象の回路パターン１３ａ，１１３ｂ及びワイヤ５１ａの上昇温度の解析結果を表示している。また、図５中に記載の等値線は上昇温度の分布を表している。また、ワイヤ５１ａについては、上昇温度の分布を表現するための便宜上、矩形状で表している。
【００２７】
図５の表面温度分布によれば、ワイヤ５１ａの連通部１３ａ２に近い側（図５中下側）の等値線の領域Ｔａ１で最も高い上昇温度（１１０℃）が解析された。また、この領域Ｔａ１から遠ざかるに連れて上昇温度が低下していた。これは、図４で説明したように、電流は回路パターン１３ａ中を導通経路Ｉａ１に沿って導通する。すなわち、電流は導通領域１３ａ１から連通部１３ａ２を介して配線領域１３ａ３に流入する際に導通方向が９０度転回して、配線領域１３ａ３を（図５中上方に）導通する。このため、回路パターン１３ａにおいては、転回部分の内側の温度が高くなることが考えられる。そして、配線領域１３ａ３を導通する電流はワイヤ５１ａに流出する。そして、ワイヤ５１ａから流入された電流は回路パターン１１３ｂ中を導通経路Ｉｂ１に沿って導通する。導通領域１３ａ１からワイヤ５１ａを介して導通領域１３ｂ１までの導通経路は、図５中下側の方が上側より短い。そのため、ワイヤ５１ａは図５中下側の方が上側より電流の流量が多い。また、回路パターン１１３ｂの導通領域１３ｂ１も図５中下側の方が電流の流量が多く、温度が高いことが考えられる。
【００２８】
このように、電流が導通する回路パターン１３ａ，１１３ｂが非対称であるためにそこを導通する電流の導通経路Ｉａ１，Ｉｂ１も非対称となる。このため、ワイヤ５１ａにおいて発熱箇所が偏ってしまう。なお、回路パターン１５ａ，１４ｂ及びワイヤ５１ｂに関する表面温度分布等については後述する。また、このようなサンプル７０に対して、実際に、所定の電流を導通させてサーモビューアで観察した。その結果、ワイヤ５１ａは、最も高い所の温度が２７０℃程度になり、異常過熱が発生していることがわかった。つまり、ワイヤ５１ａは、図５中下側の方が上側より電流の流量が多い。また、ワイヤ５１ａは、配線領域１３ａ３，１３ｂ３との接合箇所以外、セラミック回路基板１０ａ，１０ｂから離れているため、冷却されにくい。そのため、ワイヤ５１ａの連通部１３ａ２に近い側の領域Ｔａ１において、異常過熱が発生したことが考えられる。以上のように、発明者らは、ワイヤ５１ａである配線部材の異常過熱が、回路パターン１３ａ，１１３ｂの形状に起因する電流経路長のばらつきにより促進されることを見い出した。特に、短い電流経路の部分へ電流が集中し、配線部材の抵抗による損失により、異常過熱が生じる。
【００２９】
次に、半導体装置６０のセラミック回路基板１０ａ，１０ｂに関するサンプルについて、図６を用いて説明する。図６は、実施の形態のセラミック回路基板のサンプルの平面図である。なお、図６に示す半導体装置６０のセラミック回路基板１０ａ，１０ｂのサンプル８０は、サンプル７０の回路パターン１１３ｂに代わり、回路パターン１３ｂが設けられている。セラミック回路基板１０ｂの回路パターン１３ｂは、導通領域１３ｂ１と導通領域１３ｂ１に切り欠き部１３ｂ４が形成されて構成された連通部１３ｂ２を介して連通した配線領域１３ｂ３とを有する。その他の構成、表面温度分布の解析はサンプル７０の場合と同様である。このようなサンプル８０でも、回路パターン１４ａに入力された電流は回路パターン１３ａ中では導通経路Ｉａ１に沿って導通してワイヤ５１ａに流入する。そして、ワイヤ５１ａからの電流は、回路パターン１３ｂには切り欠き部１３ｂ４が形成されているために、回路パターン１３ｂ中を配線領域１３ｂ３、連通部１３ｂ２、導通領域１３ｂ１の順に導通経路Ｉｂ３に沿って導通する。また、回路パターン１４ｂに入力された電流は回路パターン１４ｂ中では導通経路Ｉｂ２に沿って導通してワイヤ５１ｂに流入する。そして、ワイヤ５１ｂからの電流は回路パターン１５ａ中を導通経路Ｉａ２に沿って導通する。
【００３０】
次に、このようなサンプル８０に対して導通させた際の回路パターン１３ａ，１３ｂ及びワイヤ５１ａにおける上昇温度の分布について図７を用いて説明する。なお、上昇温度とは、サンプル７０に対して電流を導通させた際の温度から、電流を導通させない時の温度を差し引いた温度である。図７は、実施の形態のセラミック回路基板のサンプルの要部の表面の上昇温度分布を示す図である。なお、図７では、計測対象の回路パターン１３ａ，１３ｂ及びワイヤ５１ａの上昇温度の解析結果を表示している。また、図７中に記載の等値線は上昇温度の分布を表している。また、この場合もワイヤ５１ａについては、上昇温度の分布を表現するための便宜上、矩形状で表している。
【００３１】
図７によれば、ワイヤ５１ａの連通部１３ａ２に近い側（図７中下側）の等値線の領域Ｔａ１と、ワイヤ５１ａの連通部１３ｂ２に近い側（図７中上側）の領域Ｔｂ１とが同じ温度であり最も高い上昇温度（８０℃）であった。ワイヤ５１ａでは、領域Ｔａ１，Ｔｂ１から遠ざかるに連れて温度が低下していた。そして、表面の上昇温度のばらつきは、切り欠き部１３ｂ４が形成されていない場合（サンプル７０）に比べて、小さかった。
【００３２】
サンプル８０の回路パターン１３ｂでは、切り欠き部１３ｂ４が形成されて連通部１３ｂ２が構成されるために、連通部１３ａ２と連通部１３ｂ２とがワイヤ５１ａの配線方向から見て離間している。すなわち、回路パターン１３ａ中における導通経路Ｉａ１と、回路パターン１３ｂ中における導通経路Ｉｂ３とが（ワイヤ５１ａの中心に対して）点対称となる。このため、導通領域１３ａ１からワイヤ５１ａを介して導通領域１３ｂ１までの導通経路の長さのばらつきは、切り欠き部１３ｂ４が形成されていない場合（サンプル７０）に比べて、小さくなる。そのため、ワイヤ５１ａにおいて電流は均等に流れやすい。したがって、ワイヤ５１ａの温度の偏りが抑制したと考えられる。また、このようなサンプル８０に対して、実際に、所定の電流を導通させてサーモビューアで観察した。その結果、最も高い所の温度が２５０℃を下回り、異常過熱が発生していないことがわかった。つまり、発明者らは、連通部１３ａ２と連通部１３ｂ２とがワイヤ５１ａの配線方向から見て離間していることで、回路パターン１３ａ，１３ｂの形状に起因する電流経路長のばらつきを抑制し、ワイヤ５１ａである配線部材における電流が均等になり、その結果、異常過熱の発生を防げることを見い出した。
【００３３】
また、回路パターン１５ａ，１４ｂは、上記のような表面の上昇温度の解析を行っていないものの、ワイヤ５１ｂの領域の中心に対して点対称の形状であり、連通部１５ａ２と連通部１４ｂ２とがワイヤ５１ｂの配線方向から見て離間している。このため、回路パターン１３ａ，１３ｂと同様に、導通経路Ｉａ２，Ｉｂ２が対称となる。すなわち、この場合でも、導通領域１４ｂ１からワイヤ５１ｂを介して導通領域１５ａ１までの導通経路の長さのばらつきが小さくなることが考えられる。これにより、ワイヤ５１ｂの温度の偏りも抑制されていると考えられる。したがって、半導体装置６０のケース４０内の封止に、耐熱温度が２５０℃程度のシリコーンゲルが用いられた場合、セラミック回路基板１０ａ，１０ｂを電気的に接続するワイヤ５１ａ，５１ｂの温度が２５０℃よりも低く抑制される。このため、シリコーンゲルの劣化等が防止されて、半導体装置６０の信頼性の低下を抑制することができる。
【００３４】
次に、サンプル８０の回路パターン１５ａの導通領域１５ａ１にグランドワイヤ５３を形成したサンプルについて図８を用いて説明する。図８は、実施の形態のセラミック回路基板の別のサンプルの平面図である。なお、図８に示すサンプル８５は、サンプル８０の回路パターン１５ａの導通領域１５ａ１の表面の少なくとも２点間をグランドワイヤ５３で電気的に接続するように複数形成されているものである。その他の構成、表面温度分布の解析はサンプル８０の場合と同様である。なお、サンプル８５では、グランドワイヤ５３を回路パターン１５ａの導通領域１５ａ１に形成している場合を例に挙げて説明している。グランドワイヤ５３は、導電性に優れたアルミニウム、銅または、少なくともこれらの一種を含む合金等により構成されている。また、これらの径は、１００μｍ以上、１ｍｍ以下であることが好ましい。ワイヤーボンディング装置で形成することができる。このようなグランドワイヤ５３は、この場合に限らず、回路パターンの形状、大きさに応じて、回路パターン上に適宜形成してもよい。
【００３５】
このようなサンプル８５は、サンプル８０と同様の回路パターンであるために、表面の上昇温度分布は、図７に示したサンプル８０の上昇温度分布と同様である。また、サンプル８０，８５の内部抵抗を、テスターにより計測した。なお、それぞれの内部抵抗は、ケース４０の内部端子部４５ａから内部端子部４５ｂまでの半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄ及び半導体素子２２ａ，２２ｂ，２２ｃ，２２ｄを除く電気抵抗の合計である。この結果、サンプル８５の内部抵抗は、図６に示したサンプル８０の内部抵抗の８２％であった。これは、回路パターン１５ａの導通領域１５ａ１にグランドワイヤ５３が形成されることにより、導通領域１５ａ１及びグランドワイヤ５３の導通が可能となり、内部抵抗の低下が実現できたことが考えられる。このように内部抵抗を低減することができるために、サンプル８０の場合よりも、半導体装置６０内の導通による発熱を抑制することができるようになり、半導体装置６０の信頼性の低下をより抑制することができる。
【００３６】
次に、図６で示したように導通に伴う発熱の偏りを抑制できる回路パターンの変形例について図９及び図１０を用いて説明する。図９及び図１０は、実施の形態のセラミック回路基板の回路パターンの変形例を示す図である。なお、図９は、切り欠き部を形成することで一対の回路パターンにおける電流の導通経路を対称化した場合（回路パターン１３ａ，１３ｂに対応）を示している。図１０は、形状に基づき、一対の回路パターンの電流の導通経路を対称化した場合（回路パターン１５ａ，１４ｂに対応）を示している。また、図９及び図１０でも、半導体装置６０と同じ構成には同じ符号を付している。図９（Ａ）は、図６において、回路パターン１３ｂ側が図中上方に位置ずれした場合である。図９（Ｂ）は、図９（Ａ）においてさらに導通領域１３ｂ１及び連通部１３ｂ２がワイヤ５１ａの配線方向に平行となるような傾斜がつけられている場合である。図９（Ｃ）は、回路パターン２３ａ，２３ｂがワイヤ５１ａにより電気的に接続されている。回路パターン２３ａは、導通領域２３ａ１と導通領域２３ａ１に連通部２３ａ２を介して中央部に連通した配線領域２３ａ３とを有する。回路パターン２３ｂは、導通領域２３ｂ１と導通領域２３ｂ１に切り欠き部２３ｂ４が中央部に形成されて構成された一対の連通部２３ｂ２を介して連通した配線領域２３ｂ３とを有する。また、図１０（Ａ）は、図６において、回路パターン１４ｂ側が図中上方に位置ずれした場合である。図１０（Ｂ）は、図６において、回路パターン１４ｂの導通領域１４ｂ１のみが図中上方に位置ずれした場合である。そして、図１０（Ｃ）は、図１０（Ｂ）において回路パターン１４ｂ側が図中上方に位置ずれした場合である。
【００３７】
このように、図９（Ａ），（Ｂ）のいずれも、切り欠き部１３ｂ４が形成されることで、回路パターン１３ａの連通部１３ａ２と回路パターン１３ｂの連通部１３ｂ２とがワイヤ５１ａの配線方向から見て離間している。図９（Ｃ）でも、切り欠き部２３ｂ４が形成されることで、回路パターン２３ａの連通部２３ａ２と回路パターン２３ｂの連通部２３ｂ２とがワイヤ５１ａの配線方向から見て離間している。また、図１０のいずれも、回路パターン１５ａの連通部１５ａ２と回路パターン１４ｂの連通部１４ｂ２とがワイヤ５１ｂの配線方向から見て離間している。このため、回路パターン１３ａ，１５ａと回路パターン１３ｂ，１４ｂとにおける電流の導通経路がワイヤ５１ａ，５１ｂの中心に対して点対称となる。また、回路パターン２３ａと回路パターン２３ｂとにおける電流の導通経路がワイヤ５１ａの配線方向に対して線対称となる。これにより、回路パターン１３ａ，２３ａ，１５ａと回路パターン１３ｂ，２３ｂ，１４ｂとの発熱の偏りが防止されると共に内部抵抗が低減する。したがって、ワイヤ５１ａ，５１ｂの温度上昇が抑制される。
【００３８】
次に、参考例としてのセラミック回路基板の回路パターンの変形例について図１１及び図１２を用いて説明する。図１１及び図１２は、参考例のセラミック回路基板の回路パターンの変形例を示す図である。なお、図１１は、切り欠き部を形成することで一対の回路パターンにおける電流の導通経路を対称化した場合を示している。図１２は、形状に基づき、一対の回路パターンの電流の導通経路を対称化した場合を示している。また、図１１及び図１２ではセラミック回路基板の回路パターンのみを表している。
【００３９】
図１１では、回路パターン８０ａ，８０ｂがワイヤ５１ａにより電気的に接続されている。回路パターン８０ａは、導通領域８０ａ１と導通領域８０ａ１に連通部８０ａ２を介して連通した配線領域８０ａ３とを有する。回路パターン８０ｂは、導通領域８０ｂ１と導通領域８０ｂ１に切り欠き部８０ｂ４が形成されて構成された連通部８０ｂ２を介して連通した配線領域８０ｂ３とを有する。回路パターン８０ｂでは、切り欠き部８０ｂ４の切り込みが浅く、回路パターン８０ａの連通部８０ａ２と回路パターン８０ｂの連通部８０ｂ２とがワイヤ５１ａの配線方向から見て離間しておらず重なっている。回路パターン８０ａから回路パターン８０ｂに電流を導通させると、連通部８０ａ２と連通部８０ｂ２とがワイヤ５１ａの配線方向から見て重複部分があるために、回路パターン８０ａ，８０ｂの導通経路が対称とならない。このため、回路パターン８０ａ，８０ｂの発熱箇所に偏りが生じ、内部抵抗も低減せずに、ワイヤ５１ａの温度が上昇してしまうおそれがある。
【００４０】
また、図１２（Ａ）では、回路パターン８１ａ，８１ｂがワイヤ５１ｂにより電気的に接続されている。回路パターン８１ａは、導通領域８１ａ１と導通領域８１ａ１に連通部８１ａ２を介して連通した配線領域８１ａ３とを有する。回路パターン８１ｂは、導通領域８１ｂ１と導通領域８１ｂ１に連通部８１ｂ２を介して連通した配線領域８１ｂ３とを有する。この場合も、回路パターン８１ａの連通部８１ａ２と回路パターン８１ｂの連通部８１ｂ２とがワイヤ５１ｂの配線方向から見て離間しておらず重なっている。回路パターン８１ａから回路パターン８１ｂに電流を導通させると、連通部８１ａ２と連通部８１ｂ２とがワイヤ５１ｂの配線方向から見て重複部分があるために、回路パターン８１ａ，８１ｂの導通経路が対称とならない。このため、回路パターン８１ａ，８１ｂの発熱箇所に偏りが生じ、内部抵抗も低減せずに、ワイヤ５１ｂの温度が上昇してしまうおそれがある。
【００４１】
また、図１２（Ｂ）では、回路パターン８２ａ，８２ｂがワイヤ５１ｂにより電気的に接続されている。回路パターン８２ａは、導通領域８２ａ１と導通領域８２ａ１に連通部８２ａ２を介して連通した配線領域８２ａ３とを有する。回路パターン８２ｂは、導通領域８２ｂ１と導通領域８２ｂ１に連通部８２ｂ２を介して連通した配線領域８２ｂ３とを有する。この場合も、回路パターン８２ａの連通部８２ａ２と回路パターン８２ｂの連通部８２ｂ２とがワイヤ５１ｂの配線方向から見て対向配置している。例えば、回路パターン８２ａから回路パターン８２ｂに電流を導通させると、電流は導通領域８２ａ１から配線領域８２ａ３に導通して、ワイヤ５１ｂから配線領域８２ｂ３に流入する。この際、連通部８２ｂ２の図中上方の温度が上昇してしまうおそれがある。このように、回路パターン８２ａ，８２ｂの発熱箇所に偏りが生じ、内部抵抗も低減せずに、ワイヤ５１ｂの温度が上昇してしまうおそれがある。
【００４２】
図１２（Ｃ）でも、回路パターン８３ａ，８３ｂがワイヤ５１ｂにより電気的に接続されている。回路パターン８３ａは、導通領域８３ａ１と導通領域８３ａ１に連通部８３ａ２を介して連通した配線領域８３ａ３とを有する。回路パターン８３ｂは、導通領域８３ｂ１と導通領域８３ｂ１に連通部８３ｂ２を介して連通した配線領域８３ｂ３とを有する。この場合も、回路パターン８３ａの連通部８３ａ２と回路パターン８３ｂの連通部８３ｂ２とがワイヤ５１ｂの配線方向から見て対向配置している。例えば、回路パターン８３ａから回路パターン８３ｂに電流を導通させると、電流は導通領域８３ａ１から配線領域８３ａ３に（分岐するように）導通して、ワイヤ５１ｂから配線領域８３ｂ３に流入する。この際、連通部８３ｂ２の両端（図中上下方）の温度が上昇してしまうおそれがある。このように、回路パターン８３ａ，８３ｂの発熱箇所に偏りが生じ、内部抵抗も低減せずに、ワイヤ５１ｂの温度が上昇してしまうおそれがある。
【００４３】
上記半導体装置６０は、導通領域１３ａ１，１５ａ１と導通領域１３ａ１，１５ａ１に連通部１３ａ２，１５ａ２を介して連通した配線領域１３ａ３，１５ａ３とを有する回路パターン１３ａ，１５ａを有する。また、導通領域１３ｂ１，１４ｂ１と導通領域１３ｂ１，１４ｂ１に連通部１３ｂ２，１４ｂ２を介して連通し、配線領域１３ａ３，１５ａ３と所定の間隔離れて向かい合う配線領域１３ｂ３，１４ｂ３とを有する回路パターン１３ｂ，１４ｂを有する。そして、配線領域１３ａ３，１５ａ３と配線領域１３ｂ３，１４ｂ３とを電気的に接続するワイヤ５１ａ，５１ｂを備えている。この際、連通部１３ａ２，１５ａ２と連通部１３ｂ２，１４ｂ２とがワイヤ５１ａ，５１ｂの配線方向から見て離間している。これにより、回路パターン１３ａ，１５ａ中における導通経路と、回路パターン１３ｂ，１４ｂ中における導通経路とが（ワイヤ５１ａ，５１ｂの中心に対して）点対称となる。このため、ワイヤ５１ａ，５１ｂの電流の偏りが低減されるため、ワイヤ５１ａ，５１ｂの温度の上昇が抑制される。したがって、半導体装置６０は、発熱に起因する損傷等の発生を防止して、信頼性の低下を抑制することができる。なお、本実施の形態では、半導体装置６０内の回路パターン１３ａ，１３ｂ及び回路パターン１５ａ，１４ｂに対する導通経路を制御して、ワイヤ５１ａ，５１ｂの温度の上昇を抑制している。この回路パターン１３ａ，１３ｂ及び回路パターン１５ａ，１４ｂに限らない。例えば、一対のリードフレームのような導電部を配線部材で電気的に接続するような場合にも、当該一対の導通部に対して、本実施の形態の回路パターン１３ａ，１３ｂ及び回路パターン１５ａ，１４ｂのように導通経路を制御することが可能である。
【００４４】
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
【符号の説明】
【００４５】
１０ａ，１０ｂ  セラミック回路基板
１１ａ，１１ｂ  絶縁板
１２ａ，１２ｂ  金属板
１３ａ，１４ａ，１５ａ，１６ａ，１３ｂ，１４ｂ，１５ｂ  回路パターン
１３ａ１，１５ａ１，１３ｂ１，１４ｂ１  導通領域
１３ａ２，１５ａ２，１３ｂ２，１４ｂ２  連通部
１３ａ３，１５ａ３，１３ｂ３，１４ｂ３  配線領域
１３ｂ４  切り欠き部
１４ａ１，１４ａ２，１３ｂ５，１３ｂ６  素子配置領域
２１ａ，２２ａ，２１ｂ，２２ｂ，２１ｃ，２２ｃ，２１ｄ，２２ｄ  半導体素子
３０  放熱板
４０  ケース
４１  側壁部
４２ａ，４２ｂ  段差部
４３ａ，４３ｂ，４３ｃ，４３ｄ  端子配置部
４４  収納領域
４５ａ，４５ｂ，４５ｃ  内部端子部
４６ａ，４６ｂ，４６ｃ，４６ｄ  外部端子部
５１ａ，５２ａ，５１ｂ，５２ｂ，５２ｃ  ワイヤ
５３  グランドワイヤ
６０  半導体装置
８０，８５  サンプル
【図１】
2019235097.tif 000003
【図２】
2019235097.tif 000004
【図３】
2019235097.tif 000005
【図４】
2019235097.tif 000006
【図５】
2019235097.tif 000007
【図６】
2019235097.tif 000008
【図７】
2019235097.tif 000009
【図８】
2019235097.tif 000010
【図９】
2019235097.tif 000011
【図１０】
2019235097.tif 000012
【図１１】
2019235097.tif 000013
【図１２】
2019235097.tif 000014
【手続補正書】
【提出日】令和1年9月19日(2019.9.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導通領域と前記第１導通領域に第１連通部を介して連通した第１配線領域とを有する第１導電部と、
第２導通領域と前記第２導通領域に第２連通部を介して連通し、前記第１配線領域と所定の間隔離れて向かい合う第２配線領域とを有する第２導電部と、
前記第１配線領域と前記第２配線領域とを電気的に接続する配線部材とを備え、
前記第１連通部と前記第２連通部とが前記配線部材の配線方向から見て離間している、
半導体装置。
【請求項２】
前記第１導電部は、前記第１配線領域が前記第１導通領域より幅広く、
前記第２導電部は、前記第２配線領域が前記第２導通領域より幅広い、
請求項１に記載の半導体装置。
【請求項３】
前記第１導電部にて、前記第１配線領域は前記第１導通領域に対して直角に延伸し、
前記第２導電部にて、前記第２配線領域は前記第２導通領域に対して直角に延伸し、
前記第１導通領域と前記第２導通領域とは前記第１配線領域及び前記第２配線領域を挟んで反対側にそれぞれ延伸している、
請求項２に記載の半導体装置。
【請求項４】
前記第１導電部では、前記第１配線領域が前記第１導通領域より幅広く、
前記第２導電部では、前記第２連通部は、その側部の、少なくとも、前記配線部材の配線方向から見て前記第１連通部と前記第２導通領域とが重なる部分に切り欠き部が形成されている、
請求項１に記載の半導体装置。
【請求項５】
前記第１導電部では、前記第１配線領域は前記第１導通領域に対して直角に延伸し、
前記第２導電部では、前記切り欠き部が、前記第１配線領域の延伸する方向の反対側の側部から、前記配線部材の配線方向から見て前記第１連通部の幅以上となるように形成されている、
請求項４に記載の半導体装置。
【請求項６】
前記第１導電部は、前記第１連通部から任意の方向に前記第１配線領域が延伸し、
前記第２導電部は、前記第２連通部から前記任意の方向の反対方向に前記第２配線領域が延伸している、
請求項１に記載の半導体装置。
【請求項７】
前記第１連通部は前記第１配線領域の端部に位置し、
前記第２連通部は、前記第１連通部から離間して前記第１連通部の反対側の、前記第２配線領域の端部に位置する、
請求項６に記載の半導体装置。
【請求項８】
前記第１導電部は、前記第１配線領域に対して前記第１連通部を介して前記第１導通領域が連通してＬ字形状を成しており、
前記第２導電部は、前記第２導通領域の前記第２導電部の側部に前記第１導電部から前記配線方向に対向する切り欠き部が形成されている、
請求項６に記載の半導体装置。
【請求項９】
前記第１導電部及び前記第２導電部は、それぞれＬ字形状を成し、点対称となるように配置されている、
請求項６に記載の半導体装置。
【請求項１０】
前記第１導電部は、前記第１配線領域に対して前記第１連通部を介して前記第１導通領域が連通してＴ字形状を成し、
前記第２導電部は、帯状を成し前記第１連通部に対向し、前記第１連通部よりも幅が広い前記切り欠き部が形成され、前記切り欠き部の両側部に前記第２連通部を介して前記第２配線領域が連通している、
請求項５に記載の半導体装置。
【請求項１１】
前記第１連通部と前記第２連通部との幅は等しい、
請求項１乃至１０のいずれかに記載の半導体装置。
【請求項１２】
前記配線部材は、複数のワイヤ、リードフレームまたはリボンである、
請求項１乃至１１のいずれかに記載の半導体装置。
【請求項１３】
前記第１導通領域及び前記第２導通領域の少なくとも一方に半導体素子が配置されている、
請求項１乃至１２のいずれかに記載の半導体装置。
【請求項１４】
前記第１導通領域及び前記第２導通領域の少なくとも一方に外部接続端子が電気的に接続されている、
請求項１乃至１３のいずれかに記載の半導体装置。
【請求項１５】
前記第１導通領域及び前記第２導通領域の少なくとも一方の表面上の少なくとも２点間を電気的に接続する別の配線部材が形成されている、
請求項１乃至１４のいずれかに記載の半導体装置。
【手続補正書】
【提出日】令和2年6月18日(2020.6.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
ケース４０は、四方を囲む箱状を成して、収納領域４４を構成する側壁部４１を有している。また、四方を取り囲む側壁部４１のうち、対向する側壁部４１の収納領域４４側に段差部４２ａ，４２ｂが形成されている。また、段差部４２ａ，４２ｂが形成された側壁部４１の開口側の端部に端子配置部４３ａ，４３ｂ，４３ｃ，４３ｄが形成されている。さらに、ケース４０は、段差部４２ａ上に配置された内部端子部４５ａと端子配置部４３ａ上に配置された外部端子部４６ａとを備えている。外部端子部４６ａは、内部端子部４５ａと側壁部４１内で電気的に接続されている。ケース４０は、段差部４２ａ上に配置された内部端子部４５ｂと端子配置部４３ｂ上に配置された外部端子部４６ｂとを備えている。外部端子部４６ｂは、内部端子部４５ｂと側壁部４１内で電気的に接続されている。さらに、ケース４０は、段差部４２ｂ上に配置された内部端子部４５ｃと端子配置部４３ｃ，４３ｄ上に配置された外部端子部４６ｃ，４６ｄとを備えている。外部端子部４６ｃ，４６ｄは、内部端子部４５ｃと側壁部４１内で電気的に接続されている。また、内部端子部４５ａと回路パターン１４ａとはワイヤ５２ａにより電気的に接続されている。内部端子部４５ｂと回路パターン１５ａとはワイヤ５２ｃにより電気的に接続されている。内部端子部４５ｃと回路パターン１３ｂとはワイヤ５２ｂにより電気的に接続されている。したがって、外部端子部４６ａには正極が、外部端子部４６ｂには負極がそれぞれ接続されて、外部端子部４６ｃ，４６ｄから出力が得られる。なお、ケース４０の側壁部４１には、図示はしていないものの、制御信号が入力される制御端子を備える。当該制御端子から回路パターン１６ａ，１５ｂにそれぞれ電気的に接続されている。このようなケース４０は、例えば、熱可塑性樹脂を用いた射出成形により構成されている。このような樹脂として、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等がある。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
セラミック回路基板１０ａには、既述の通り、回路パターン１３ａ，１４ａ，１５ａ，１６ａが絶縁板１１ａ上に配置されている。特に、回路パターン１３ａは、導通領域１３ａ１と導通領域１３ａ１に（破線で示された）連通部１３ａ２を介して連通した配線領域１３ａ３とを有する。導通領域１３ａ１は、ワイヤ（符号省略）を介して半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄと電気的に接続され、半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄと電流を導通させる領域である。配線領域１３ａ３は、回路パターン１３ｂへ電流を導通させるワイヤ５１ａが接続される領域である。回路パターン１３ａは、配線領域１３ａ３が導通領域１３ａ１よりも幅広く、配線領域１３ａ３は、導通領域１３ａ１に対して直角に延伸している。また、回路パターン１５ａは、導通領域１５ａ１と導通領域１５ａ１に（破線で示された）連通部１５ａ２を介して連通した配線領域１５ａ３とを有する。回路パターン１５ａは、配線領域１５ａ３が導通領域１５ａ１よりも幅広く、配線領域１５ａ３は導通領域１５ａ１に対して直角に延伸している。なお、回路パターン１４ａは、半導体素子２１ａ，２１ｂ，２１ｃ，２１ｄが配置される素子配置領域１４ａ１，１４ａ２が含まれている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
セラミック回路基板１０ｂには、既述の通り、回路パターン１３ｂ，１４ｂ，１５ｂが絶縁板１１ｂ上に配置されている。特に、回路パターン１３ｂは、導通領域１３ｂ１と導通領域１３ｂ１に（破線で示された）連通部１３ｂ２を介して連通した、配線領域１３ａ３と所定の間隔離れて向かい合う配線領域１３ｂ３とを有する。導通領域１３ｂ１は、半導体素子２２ａ，２２ｂ，２２ｃ，２２ｄが配置され、半導体素子２２ａ，２２ｂ，２２ｃ，２２ｄと電流を導通させる領域である。配線領域１３ｂ３は、他の回路パターン１３ａと電流を導通させるワイヤ５１ａが接続される領域である。回路パターン１３ｂは、配線領域１３ｂ３が連通部１３ｂ２よりも幅広く、配線領域１３ｂ３は、連通部１３ｂ２に対して直角に延伸している。すなわち、導通領域１３ａ１，１３ｂ１は、配線領域１３ａ３，１３ｂ３を挟んで反対側にそれぞれ延伸している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
なお、このようなセラミック回路基板１０ａの回路パターン１３ａ，１５ａの導通領域１３ａ１，１５ａ１には、必要に応じて外部端子部を電気的に接続してもよい。同様に、セラミック回路基板１０ｂの回路パターン１３ｂ，１４ｂの導通領域１３ｂ１，１４ｂ１にも、必要に応じて外部端子部を電気的に接続してもよい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
また、図１で示したように、セラミック回路基板１０ａ，１０ｂ間において、回路パターン１３ａの配線領域１３ａ３と回路パターン１３ｂの配線領域１３ｂ３とがワイヤ５１ａ（図３では図示を省略）で接続される。また、回路パターン１５ａの配線領域１５ａ３と回路パターン１４ｂの配線領域１４ｂ３とがワイヤ５１ｂ（図３では図示を省略）で接続される。この際、回路パターン１３ａの連通部１３ａ２と回路パターン１３ｂの連通部１３ｂ２とがワイヤ５１ａの配線方向Ｗ１から見て（距離Ｄ１）離間している。また、回路パターン１５ａの連通部１５ａ２と回路パターン１４ｂの連通部１４ｂ２とがワイヤ５１ｂの配線方向Ｗ２から見て（距離Ｄ２）離間している。ここでは、配線領域１３ａ３，１５ａ３，１３ｂ３，１４ｂ３は、セラミック回路基板１０ａ，１０ｂの回路パターン１３ａ，１３ｂ，１４ｂ，１５ａ間を導通させるワイヤ５１ａ，５１ｂが接続される領域である場合の例を示した。配線領域は、これだけではなく、例えば、セラミック回路基板１０ａ，１０ｂの回路パターン１４ａ，１５ａ，１３ｂとケース４０の内部端子部４５ａ，４５ｂ，４５ｃとを配線するワイヤ５２ａ，５２ｂ，５２ｃが接続される領域でもよい。また、ワイヤ５１ａ，５１ｂ，５２ａ，５２ｂ，５２ｃは、配線部材であればよく、例えば、リードフレームやリボンであっても構わない。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
このような構成を有するサンプル７０において、セラミック回路基板１０ａの回路パターン１４ａ，１５ａ（のワイヤ５２ａ，５２ｃが接続される領域（図１））から１０００Ａの電流を入力する。そして、セラミック回路基板１１０ｂの回路パターン１１３ｂ（図１の回路パターン１３ｂのワイヤ５２ｂが接続される領域に対応する箇所）から電流を出力させる。このようにして電流を循環させた際の回路パターン１３ａ，１１３ｂ及びワイヤ５１ａにおける表面温度分布を解析した。また、このサンプル７０では、回路パターン１４ａに入力された電流は回路パターン１３ａ中では導通経路Ｉａ１に沿って導通してワイヤ５１ａに流入する。そして、ワイヤ５１ａからの電流は回路パターン１１３ｂ中を導通経路Ｉｂ１に沿って導通する。また、回路パターン１４ｂに入力された電流は回路パターン１４ｂ中では導通経路Ｉｂ２に沿って導通してワイヤ５１ｂに流入する。そして、ワイヤ５１ｂからの電流は回路パターン１５ａ中を導通経路Ｉａ２に沿って導通する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
次に、このようなサンプル８０に対して導通させた際の回路パターン１３ａ，１３ｂ及びワイヤ５１ａにおける上昇温度の分布について図７を用いて説明する。なお、上昇温度とは、サンプル８０に対して電流を導通させた際の温度から、電流を導通させない時の温度を差し引いた温度である。図７は、実施の形態のセラミック回路基板のサンプルの要部の表面の上昇温度分布を示す図である。なお、図７では、計測対象の回路パターン１３ａ，１３ｂ及びワイヤ５１ａの上昇温度の解析結果を表示している。また、図７中に記載の等値線は上昇温度の分布を表している。また、この場合もワイヤ５１ａについては、上昇温度の分布を表現するための便宜上、矩形状で表している。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
図７によれば、ワイヤ５１ａの連通部１３ａ２に近い側（図７中下側）の等値線の領域Ｔａ１と、ワイヤ５１ａの連通部１３ｂ２に近い側（図７中上側）の領域Ｔｂ１とが同じ温度であり最も高い上昇温度（８０℃）であった。ワイヤ５１ａでは、領域Ｔａ１，Ｔｂ１から遠ざかるに連れて上昇温度が低下していた。そして、表面の上昇温度のばらつきは、切り欠き部１３ｂ４が形成されていない場合（サンプル７０）に比べて、小さかった。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
次に、図６で示したように導通に伴う発熱の偏りを抑制できる回路パターンの変形例について図９及び図１０を用いて説明する。図９及び図１０は、実施の形態のセラミック回路基板の回路パターンの変形例を示す図である。なお、図９は、切り欠き部を形成することで一対の回路パターンにおける電流の導通経路を対称化した場合（回路パターン１３ａ，１３ｂに対応）を示している。図１０は、形状に基づき、一対の回路パターンの電流の導通経路を対称化した場合（回路パターン１５ａ，１４ｂに対応）を示している。また、図９及び図１０でも、半導体装置６０と同じ構成には同じ符号を付している。図９（Ａ）は、図６において、回路パターン１３ｂ側が図中上方に位置ずれした場合である。図９（Ｂ）は、図９（Ａ）においてさらに導通領域１３ｂ１、連通部１３ｂ２及び配線領域１３ｂ３がワイヤ５１ａの配線方向に平行となるような傾斜がつけられている場合である。図９（Ｃ）は、回路パターン２３ａ，２３ｂがワイヤ５１ａにより電気的に接続されている。回路パターン２３ａは、導通領域２３ａ１と導通領域２３ａ１に連通部２３ａ２を介して中央部に連通した配線領域２３ａ３とを有する。回路パターン２３ｂは、導通領域２３ｂ１と導通領域２３ｂ１に切り欠き部２３ｂ４が中央部に形成されて構成された一対の連通部２３ｂ２を介して連通した配線領域２３ｂ３とを有する。また、図１０（Ａ）は、図６において、回路パターン１４ｂ側が図中上方に位置ずれした場合である。図１０（Ｂ）は、図６において、回路パターン１４ｂの導通領域１４ｂ１のみが図中上方に位置ずれした場合である。そして、図１０（Ｃ）は、図１０（Ｂ）において回路パターン１４ｂ側が図中上方に位置ずれした場合である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
上記半導体装置６０は、導通領域１３ａ１，１５ａ１と導通領域１３ａ１，１５ａ１に連通部１３ａ２，１５ａ２を介して連通した配線領域１３ａ３，１５ａ３とを有する回路パターン１３ａ，１５ａを有する。また、導通領域１３ｂ１，１４ｂ１と導通領域１３ｂ１，１４ｂ１に連通部１３ｂ２，１４ｂ２を介して連通し、配線領域１３ａ３，１５ａ３と所定の間隔離れて向かい合う配線領域１３ｂ３，１４ｂ３とを有する回路パターン１３ｂ，１４ｂを有する。そして、配線領域１３ａ３，１５ａ３と配線領域１３ｂ３，１４ｂ３とを電気的に接続するワイヤ５１ａ，５１ｂを備えている。この際、連通部１３ａ２，１５ａ２と連通部１３ｂ２，１４ｂ２とがワイヤ５１ａ，５１ｂの配線方向から見て離間している。これにより、回路パターン１３ａ，１５ａ中における導通経路と、回路パターン１３ｂ，１４ｂ中における導通経路とが（ワイヤ５１ａ，５１ｂの中心に対して）点対称となる。このため、ワイヤ５１ａ，５１ｂの電流の偏りが低減されるため、ワイヤ５１ａ，５１ｂの温度の上昇が抑制される。したがって、半導体装置６０は、発熱に起因する損傷等の発生を防止して、信頼性の低下を抑制することができる。なお、本実施の形態では、半導体装置６０内の回路パターン１３ａ，１３ｂ及び回路パターン１５ａ，１４ｂに対する導通経路を制御して、ワイヤ５１ａ，５１ｂの温度の上昇を抑制している。この回路パターン１３ａ，１３ｂ及び回路パターン１５ａ，１４ｂに限らない。例えば、一対のリードフレームのような導電部を配線部材で電気的に接続するような場合にも、当該一対の導電部に対して、本実施の形態の回路パターン１３ａ，１３ｂ及び回路パターン１５ａ，１４ｂのように導通経路を制御することが可能である。
【手続補正１１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導通領域と前記第１導通領域に第１連通部を介して連通した第１配線領域とを有する第１導電部と、
第２導通領域と前記第２導通領域に第２連通部を介して連通し、前記第１配線領域と所定の間隔離れて向かい合う第２配線領域とを有する第２導電部と、
前記第１配線領域と前記第２配線領域とを電気的に接続する配線部材とを備え、
前記第１連通部と前記第２連通部とが前記配線部材の配線方向から見て離間している、
半導体装置。
【請求項２】
前記第１導電部は、前記第１配線領域が前記第１導通領域より幅広く、
前記第２導電部は、前記第２配線領域が前記第２導通領域より幅広い、
請求項１に記載の半導体装置。
【請求項３】
前記第１導電部にて、前記第１配線領域は前記第１導通領域に対して直角に延伸し、
前記第２導電部にて、前記第２配線領域は前記第２連通部に対して直角に延伸し、
前記第１導通領域と前記第２導通領域とは前記第１配線領域及び前記第２配線領域を挟んで反対側にそれぞれ延伸している、
請求項２に記載の半導体装置。
【請求項４】
前記第１導電部では、前記第１配線領域が前記第１導通領域より幅広く、
前記第２導電部では、前記第２連通部は、その側部の、少なくとも、前記配線部材の配線方向から見て前記第１連通部と前記第２導通領域とが重なる部分に切り欠き部が形成されている、
請求項１に記載の半導体装置。
【請求項５】
前記第１導電部では、前記第１配線領域は前記第１導通領域に対して直角に延伸し、
前記第２導電部では、前記切り欠き部が、前記第１配線領域の延伸する方向の反対側の側部から、前記配線部材の配線方向から見て前記第１連通部の幅以上となるように形成されている、
請求項４に記載の半導体装置。
【請求項６】
前記第１導電部は、前記第１連通部から任意の方向に前記第１配線領域が延伸し、
前記第２導電部は、前記第２連通部から前記任意の方向の反対方向に前記第２配線領域が延伸している、
請求項１に記載の半導体装置。
【請求項７】
前記第１連通部は前記第１配線領域の端部に位置し、
前記第２連通部は、前記第１連通部から離間して前記第１連通部の反対側の、前記第２配線領域の端部に位置する、
請求項６に記載の半導体装置。
【請求項８】
前記第１導電部は、前記第１配線領域に対して前記第１連通部を介して前記第１導通領域が連通してＬ字形状を成しており、
前記第２導電部は、前記第２導電部の前記第２導通領域の側部に前記第１導電部から前記配線方向に対向する切り欠き部が形成されている、
請求項６に記載の半導体装置。
【請求項９】
前記第１導電部及び前記第２導電部は、それぞれＬ字形状を成し、点対称となるように配置されている、
請求項６に記載の半導体装置。
【請求項１０】
前記第１導電部は、前記第１配線領域に対して前記第１連通部を介して前記第１導通領域が連通してＴ字形状を成し、
前記第２導電部は、帯状を成し前記第１連通部に対向し、前記第１連通部よりも幅が広い前記切り欠き部が形成され、前記切り欠き部の両側部に前記第２連通部を介して前記第２配線領域が連通している、
請求項５に記載の半導体装置。
【請求項１１】
前記第１連通部と前記第２連通部との幅は等しい、
請求項１乃至１０のいずれかに記載の半導体装置。
【請求項１２】
前記配線部材は、複数のワイヤ、リードフレームまたはリボンである、
請求項１乃至１１のいずれかに記載の半導体装置。
【請求項１３】
前記第１導通領域及び前記第２導通領域の少なくとも一方に半導体素子が配置されている、
請求項１乃至１２のいずれかに記載の半導体装置。
【請求項１４】
前記第１導通領域及び前記第２導通領域の少なくとも一方に外部端子部が電気的に接続されている、
請求項１乃至１３のいずれかに記載の半導体装置。
【請求項１５】
前記第１導通領域及び前記第２導通領域の少なくとも一方の表面上の少なくとも２点間を電気的に接続する別の配線部材が形成されている、
請求項１乃至１４のいずれかに記載の半導体装置。
【国際調査報告】
2019235097.tif 000015
2019235097.tif 000016
2019235097.tif 000017
2019235097.tif 000018