(57)【要約】  本発明に係る論理ゲート４０は、磁気抵抗素子１と、磁化状態制御部５０と、出力部６０とを備える。磁気抵抗素子１は、Ｎ層（Ｎは３以上の整数）の磁性体層１０とＮ−１層の非磁性体層とが交互に積層された積層構造を有する。磁気抵抗素子１の抵抗値Ｒは、Ｎ層の磁性体層１０の磁化状態に応じて変化する。磁化状態制御部５０は、Ｎ種類の入力データのそれぞれに応じて、Ｎ層の磁性体層１０のそれぞれの磁化状態を設定する。出力部６０は、磁気抵抗素子１の抵抗値Ｒに応じて変化する出力データを出力する。
2010024126.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ層（Ｎは３以上の整数）の磁性体層とＮ−１層の非磁性体層とが交互に積層された積層構造を有し、前記Ｎ層の磁性体層の磁化状態に応じて抵抗値が変化する磁気抵抗素子と、
Ｎ種類の入力データのそれぞれに応じて、前記Ｎ層の磁性体層のそれぞれの磁化状態を設定する磁化状態制御部と、
前記磁気抵抗素子の前記抵抗値に応じて変化する出力データを出力する出力部と
を備える
論理ゲート。
【請求項２】
請求の範囲１に記載の論理ゲートであって、
前記磁化状態制御部は、前記Ｎ種類の入力データのそれぞれに応じて方向が切り替わる電流を、前記Ｎ層の磁性体層のそれぞれに供給し、
前記Ｎ層の磁性体層のそれぞれの磁化状態は、前記供給される電流によって駆動される磁壁移動により変化する
論理ゲート。
【請求項３】
請求の範囲２に記載の論理ゲートであって、
前記Ｎ層の磁性体層の各々は、垂直磁気異方性を有する垂直磁化膜で形成される
論理ゲート。
【請求項４】
請求の範囲２又は３に記載の論理ゲートであって、
前記Ｎ層の磁性体層の各々は、
磁化方向が第１方向に固定された第１磁化固定領域と、
磁化方向が前記第１方向と反対の第２方向に固定された第２磁化固定領域と、
前記第１磁化固定領域と前記第２磁化固定領域との間の磁化反転領域と
を有し、
前記電流は、前記第１磁化固定領域と前記第２磁化固定領域との間を流れ、
前記磁化反転領域の磁化方向は、前記磁壁移動により、前記第１方向と前記第２方向との間で反転する
論理ゲート。
【請求項５】
請求の範囲４に記載の論理ゲートであって、
前記各々の磁性体層の前記第１磁化固定領域と前記第２磁化固定領域は、コンタクトを介して、第１電流供給端子と第２電流供給端子のそれぞれに接続されており、
前記磁化状態制御部は、前記第１電流供給端子と前記第２電流供給端子を通して、前記電流を前記各々の磁性体層に供給する
論理ゲート。
【請求項６】
請求の範囲５に記載の論理ゲートであって、
前記Ｎ層の磁性体層は、同一の平面方向に延在するように形成されており、
前記同一の平面方向における前記Ｎ層の磁性体層のそれぞれの長さは、上層から下層へ向かうにつれて長くなる
論理ゲート。
【請求項７】
請求の範囲５に記載の論理ゲートであって、
前記Ｎ層の磁性体層は、それぞれ異なる平面方向に延在するように形成されている
論理ゲート。
【請求項８】
請求の範囲１乃至７のいずれか一項に記載の論理ゲートであって、
前記出力部は、前記抵抗値が閾値よりも大きい場合に、データ０とデータ１の一方を前記出力データとして出力し、前記抵抗値が前記閾値よりも小さい場合に、データ０とデータ１の他方を前記出力データとして出力する
論理ゲート。
【請求項９】
請求の範囲１乃至８のいずれか一項に記載の論理ゲートであって、
前記Ｎ種類の入力データのうち少なくとも１つは固定されている
論理ゲート。
【請求項１０】
請求の範囲１乃至８のいずれか一項に記載の論理ゲートであって、
前記Ｎ種類の入力データのうち一部が前記磁化状態制御部に入力された後、前記Ｎ種類の入力データの残りが前記磁化状態制御部に入力される
論理ゲート。
【請求項１１】
請求の範囲１乃至１０のいずれか一項に記載の論理ゲートを備える半導体集積回路。
【請求項１２】
磁気抵抗素子を有する論理ゲートの動作方法であって、
前記磁気抵抗素子は、Ｎ層（Ｎは３以上の整数）の磁性体層とＮ−１層の非磁性体層とが交互に積層された積層構造を有し、
前記Ｎ層の磁性体層のそれぞれの磁化状態は、前記論理ゲートに入力されるＮ種類の入力データのそれぞれに依存しており、
前記磁気抵抗素子の抵抗値は、前記Ｎ層の磁性体層の磁化状態に応じて変化し、
前記論理ゲートの出力データは、前記磁気抵抗素子の前記抵抗値に応じて変化し、
前記動作方法は、
前記Ｎ種類の入力データのうち一部を入力し、前記Ｎ層の磁性体層のうち前記一部の入力データに対応する磁性体層の磁化状態を設定するステップと、
前記Ｎ種類の入力データの残りを入力し、前記出力データを出力するステップと
を含む
論理ゲートの動作方法。
【請求項１３】
Ｎ層（Ｎは３以上の整数）の磁性体層と、
Ｎ−１層の非磁性体層と
を備え、
前記Ｎ層の磁性体層と前記Ｎ−１層の非磁性体層は、交互に積層されており、
前記Ｎ層の磁性体層の各々は、
磁化方向が第１方向に固定された第１磁化固定領域と、
磁化方向が前記第１方向と反対の第２方向に固定された第２磁化固定領域と、
前記第１磁化固定領域と前記第２磁化固定領域との間の磁化反転領域と
を有し、
前記磁化反転領域の磁化方向は、前記第１磁化固定領域と前記第２磁化固定領域との間を流れる電流によって駆動される磁壁移動により、前記第１方向と前記第２方向との間で反転する
磁気抵抗素子。
【請求項１４】
請求の範囲１３に記載の磁気抵抗素子であって、
前記Ｎ層の磁性体層の各々は、垂直磁気異方性を有する垂直磁化膜で形成される
磁気抵抗素子。
【請求項１５】
請求の範囲１３または１４に記載の磁気抵抗素子であって、
前記各々の磁性体層の前記第１磁化固定領域と前記第２磁化固定領域は、コンタクトを介して、第１電流供給端子と第２電流供給端子のそれぞれに接続されており、
前記電流は、前記第１電流供給端子と前記第２電流供給端子を通して、前記各々の磁性体層に供給される
磁気抵抗素子。
【請求項１６】
請求の範囲１５に記載の磁気抵抗素子であって、
前記Ｎ層の磁性体層は、同一の平面方向に延在するように形成されており、
前記同一の平面方向における前記Ｎ層の磁性体層のそれぞれの長さは、上層から下層へ向かうにつれて長くなる
磁気抵抗素子。
【請求項１７】
請求の範囲１５に記載の磁気抵抗素子であって、
前記Ｎ層の磁性体層は、それぞれ異なる平面方向に延在するように形成されている
磁気抵抗素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗素子、その磁気抵抗素子を用いた論理ゲート、及びその論理ゲートを備えた半導体集積回路に関する。
【背景技術】
【０００２】
典型的な磁気抵抗素子は、磁化方向が固定された磁化固定層と、磁化方向が反転可能な磁化自由層と、それら磁化固定層と磁化自由層に挟まれた非磁性体層により構成される。非磁性体層が薄い絶縁体層である場合、その磁気抵抗素子は、ＴＭＲ（Tunnel  MagnetoResistance）素子、あるいは、ＭＴＪ（Magnetic  Tunnel  Junction）素子と呼ばれる。磁気抵抗素子の抵抗値は、磁化固定層と磁化自由層の磁化方向が平行か反平行かによって変化する。このような磁気抵抗素子の抵抗値の変化を利用してデータを不揮発的に記憶するメモリが、磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic  Random  Access  Memory）である。【０００３】
また、このような磁気抵抗素子を利用したロジックデバイスが提案されている（例えば、特開２００４−６７７５号公報、特開２００５−２３５３０７号公報、特開２００６−２４７１４号公報、特開２００８−９９２８４号公報、特表２００６−５２６９０７号公報を参照）。このうち、特開２００４−６７７５号公報には、磁気抵抗素子を利用して様々な論理機能を実現可能な論理ゲート（磁性体論理素子）が記載されている。【０００４】
図１は、特開２００４−６７７５号公報に記載されている磁性体論理素子１００の構成を概略的に示している。磁性体論理素子１００は、２つの磁気抵抗素子１１０、１２０を有し、それら２つの磁気抵抗素子１１０、１２０が中間部ＳＰを挟んで積層されている。第１の磁気抵抗素子１１０は、ハード磁性部ＨＭ１、スピントランスファ中間部ＮＭ１、及びソフト磁性部ＳＭ１が積層された積層構造を有している。一方、第２の磁気抵抗素子１２０は、ハード磁性部ＨＭ２、スピントランスファ中間部ＮＭ２、及びソフト磁性部ＳＭ２が積層された積層構造を有している。ハード磁性部ＨＭ１、ＨＭ２は、磁化方向が固定された磁化固定層に相当する。一方、ソフト磁性部ＳＭ１、ＳＭ２は、磁化方向が固定されていない磁化自由層に相当する。ソフト磁性部ＳＭ１、ＳＭ２は、中間部ＳＰを挟んで両側に設けられている。【０００５】
ソフト磁性部ＳＭ１、ＳＭ２の磁化方向は、スピン注入方式により制御される。スピン注入方式では、垂直方向の電流がスピントランスファ中間部を通してソフト磁性部とハード磁性部との間に流され、スピン偏極電子によるスピントランスファによってソフト磁性部の磁化方向が反転する。そのために、ハード磁性部ＨＭ１、ソフト磁性部ＳＭ１、ソフト磁性部ＳＭ２、及びハード磁性部ＨＭ２に、電極Ｅ１、Ｅ２、Ｅ３、及びＥ４がそれぞれ接続されている。電極Ｅ１、Ｅ２に入力信号を入力することにより、第１の磁気抵抗素子１１０のソフト磁性部ＳＭ１の磁化方向を制御することができる。同様に、電極Ｅ３、Ｅ４に入力信号を入力することにより、第２の磁気抵抗素子１２０のソフト磁性部ＳＭ２の磁化方向を制御することができる。そして、ソフト磁性部ＳＭ１とソフト磁性部ＳＭ２との間の磁化方向の関係（平行、反平行）に応じて、磁性体論理素子１００の論理値が決定される。【０００６】
このような磁性体論理素子１００において、２種類の入力信号（Ａ，Ｂ）が、適宜電極Ｅ１〜Ｅ４に入力される。それにより、磁性体論理素子１００は、ＥＸＯＲ、ＥＸＮＯＲ、ＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯＲといった論理機能を実現することができる。すなわち、論理機能を再構成することが可能である。このような素子は、「再構成可能な（reconfigurable）論理ゲート」と呼ばれる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−６７７５号公報
【特許文献２】特開２００５−２３５３０７号公報
【特許文献３】特開２００６−２４７１４号公報
【特許文献４】特開２００８−９９２８４号公報
【特許文献５】特表２００６−５２６９０７号公報
【発明の概要】
【０００８】
図１で示された構成では、２入力の再構成可能な論理ゲートを実現するために４層の磁性部（ＨＭ１、ＳＭ１、ＳＭ２、ＨＭ２）を用いる必要がある。これは、ハード磁性部（ＨＭ１、ＨＭ２）を層厚方向に独立して配設しているためである。本発明の目的は、再構成可能な論理ゲートをより低コストで実現可能な技術を提供することにある。
【０００９】
本発明の第１の観点において、論理ゲートが提供される。その論理ゲートは、磁気抵抗素子と、磁化状態制御部と、出力部とを備える。磁気抵抗素子は、Ｎ層（Ｎは３以上の整数）の磁性体層とＮ−１層の非磁性体層とが交互に積層された積層構造を有する。磁気抵抗素子の抵抗値は、Ｎ層の磁性体層の磁化状態に応じて変化する。磁化状態制御部は、Ｎ種類の入力データのそれぞれに応じて、Ｎ層の磁性体層のそれぞれの磁化状態を設定する。出力部は、磁気抵抗素子の抵抗値に応じて変化する出力データを出力する。
【００１０】
本発明の第２の観点において、上記論理ゲートを備える半導体集積回路が提供される。
【００１１】
本発明の第３の観点において、磁気抵抗素子を有する論理ゲートの動作方法が提供される。その磁気抵抗素子は、Ｎ層（Ｎは３以上の整数）の磁性体層とＮ−１層の非磁性体層とが交互に積層された積層構造を有する。Ｎ層の磁性体層のそれぞれの磁化状態は、論理ゲートに入力されるＮ種類の入力データのそれぞれに依存する。磁気抵抗素子の抵抗値は、Ｎ層の磁性体層の磁化状態に応じて変化する。論理ゲートの出力データは、磁気抵抗素子の抵抗値に応じて変化する。論理ゲートの動作方法は、（Ａ）Ｎ種類の入力データのうち一部を入力し、Ｎ層の磁性体層のうち一部の入力データに対応する磁性体層の磁化状態を設定するステップと、（Ｂ）Ｎ種類の入力データの残りを入力し、出力データを出力するステップと、を含む。
【００１２】
本発明の第４の観点において、磁気抵抗素子が提供される。その磁気抵抗素子は、Ｎ層（Ｎは３以上の整数）の磁性体層と、Ｎ−１層の非磁性体層とを備える。Ｎ層の磁性体層とＮ−１層の非磁性体層は、交互に積層されている。Ｎ層の磁性体層の各々は、磁化方向が第１方向に固定された第１磁化固定領域と、磁化方向が第１方向と反対の第２方向に固定された第２磁化固定領域と、第１磁化固定領域と第２磁化固定領域との間の磁化反転領域と、を有する。磁化反転領域の磁化方向は、第１磁化固定領域と第２磁化固定領域との間を流れる電流によって駆動される磁壁移動により、第１方向と第２方向との間で反転する。
【００１３】
本発明によれば、再構成可能な論理ゲートをより低コストで実現可能である。
【図面の簡単な説明】
【００１４】
上記及び他の目的、長所、特徴は、次の図面と共に説明される本発明の実施の形態により明らかになるであろう。
【図１】図１は、関連技術に係る磁性体論理素子の構成を示す模式図である。
【図２】図２は、本発明の実施の形態に係る磁気抵抗素子において用いられる磁性体層を示す模式図である。
【図３】図３は、本実施の形態に係る磁気抵抗素子の構成を示す模式図である。
【図４】図４は、本実施の形態に係る磁気抵抗素子のレイアウト構造の一例を示す断面図である。
【図５】図５は、本実施の形態に係る磁気抵抗素子のレイアウト構造の他の例を示す上面図である。
【図６】図６は、本実施の形態に係る論理ゲートの構成を示すブロック図である。
【図７】図７は、本実施の形態に係る論理ゲートの出力部の一例を示している。
【図８】図８は、本実施の形態に係る論理ゲートにより実現される論理機能の一例を示している。
【図９】図９は、図８の場合の入力データと出力データとの対応関係を示している。
【図１０】図１０は、本実施の形態に係る論理ゲートにより実現される論理機能の他の例を示している。
【図１１】図１１は、図１０の場合の入力データと出力データとの対応関係を示している。
【図１２】図１２は、本実施の形態に係る論理ゲートにより実現される論理機能の更に他の例を示している。
【図１３】図１３は、本実施の形態に係る論理ゲートによる論理演算を示す要約図である。
【図１４】図１４は、本実施の形態に係る論理ゲートにより実現される論理機能の更に他の例を示している。
【図１５】図１５は、本実施の形態に係る論理ゲートの使用方法を示すフローチャートである。
【図１６】図１６は、本実施の形態に係る磁気抵抗素子及び論理ゲートの変形例を示すブロック図である。
【図１７】図１７は、本実施の形態に係る論理ゲートが搭載された半導体集積回路の構成の一例を示すブロック図である。
【発明を実施するための形態】
【００１５】
添付図面を参照して、本発明の実施の形態を説明する。
【００１６】
１．磁気抵抗素子
図２は、本実施の形態に係る磁気抵抗素子において用いられる磁性体層１０を示している。本実施の形態において、磁性体層１０の磁化状態は固定されておらず、磁性体層１０の少なくとも一部の磁化方向は可変である。例えば、磁性体層１０は、典型的な磁壁移動型ＭＲＡＭで用いられる磁化記録層（磁壁移動層）と同様の構成を有する。そのような磁性体層１０は磁壁ＤＷを有しており、電流を磁性体層１０中で面内方向に流すことにより、磁壁ＤＷを移動させ、磁化状態を変化させることが可能である。
【００１７】
具体的には、図２に示されるように、磁性体層１０は、第１磁化固定領域１１、第２磁化固定領域１２、及び磁化反転領域１３を有している。磁化反転領域１３は、第１磁化固定領域１１と第２磁化固定領域１２との間に挟まれている。言い換えれば、第１磁化固定領域１１と第２磁化固定領域１２が、磁化反転領域１３の両側に設けられている。第１磁化固定領域１１の磁化方向は、実質的に第１方向に固定されている。第２磁化固定領域１２の磁化方向は、実質的に第２方向に固定されている。第１方向と第２方向は、互いに反対の方向である。磁化反転領域１３の磁化方向は固定されておらず、第１方向と第２方向との間で反転可能である。
【００１８】
磁性体層１０は、例えば、垂直磁気異方性を有する垂直磁化膜で形成される。その場合、磁性体層１０の各領域の磁化方向は、膜面に垂直な＋Ｚ方向あるいは−Ｚ方向となる。あるいは、磁性体層１０は、面内磁気異方性を有する面内磁化膜で形成されてもよい。その場合、磁性体層１０の各領域の磁化方向は、Ｚ方向と直交する面内方向となる。いずれの場合であっても、１つの磁性体層１０は、同じ磁性体材料で形成される。
【００１９】
図２で示される例では、磁性体層１０は、垂直磁気異方性を有している。図２において、第１磁化固定領域１１の磁化方向は−Ｚ方向に固定されており、第２磁化固定領域１２の磁化方向は逆の＋Ｚ方向に固定されている。磁化反転領域１３の磁化方向は、−Ｚ方向あるいは＋Ｚ方向となることが許される。磁化反転領域１３の磁化方向が＋Ｚ方向の場合、第１磁化固定領域１１と磁化反転領域１３との間の境界近傍に、磁壁ＤＷが形成される。この磁化状態は、以下、「第１磁化状態ＭＳ１」と参照される。一方、磁化反転領域１３の磁化方向が−Ｚ方向の場合、第２磁化固定領域１２と磁化反転領域１３との間の境界近傍に、磁壁ＤＷが形成される。この磁化状態は、以下、「第２磁化状態ＭＳ２」と参照される。
【００２０】
磁性体層１０の磁化状態、すなわち、磁化反転領域１３の磁化方向は、電流を面内方向に流すことにより変化させることができる。そのために、第１電流供給端子２１及び第２電流供給端子２２が設けられている。第１電流供給端子２１及び第２電流供給端子２２は、それぞれ、第１磁化固定領域１１及び第２磁化固定領域１２に接続されている。
【００２１】
図２に示されるように、磁化状態をＭＳ１からＭＳ２に変化させるために、第１書き込み電流ＩＷ１が、第２電流供給端子２２から第１電流供給端子２１に流される。この場合、−Ｚ方向のスピン偏極電子が、第１磁化固定領域１１から磁化反転領域１３に供給される。スピントラスファーにより、磁壁ＤＷが駆動され、第１磁化固定領域１１側から第２磁化固定領域１２側に移動する。その結果、磁化反転領域１３の磁化方向が−Ｚ方向に反転し、第２磁化状態ＭＳ２が得られる。
【００２２】
一方、磁化状態をＭＳ２からＭＳ１に変化させるために、第２書き込み電流ＩＷ２が、第１電流供給端子２１から第２電流供給端子２２に流される。この場合、＋Ｚ方向のスピン偏極電子が、第２磁化固定領域１２から磁化反転領域１３に供給される。スピントラスファーにより、磁壁ＤＷが駆動され、第２磁化固定領域１２側から第１磁化固定領域１１側に移動する。その結果、磁化反転領域１３の磁化方向が＋Ｚ方向に反転し、第１磁化状態ＭＳ１が得られる。
【００２３】
このように、本実施の形態によれば、第１電流供給端子２１と第２電流供給端子２２を通して、電流が磁性体層１０に供給される。そして、第１磁化固定領域１１と第２磁化固定領域１２との間を流れる電流により、磁壁ＤＷが移動する。この電流駆動磁壁移動（Current Driven Domain Wall Motion）により、磁化反転領域１３の磁化方向が反転する、すなわち、磁性体層１０の磁化状態が変化する。第１磁化状態ＭＳ１と第２磁化状態ＭＳ２のいずれが得られるかは、その電流の方向に依存する。言い換えれば、電流の方向を制御することにより、磁性体層１０の磁化状態を設定することができる。
【００２４】
なお、磁性体層１０は、本実施の形態のように垂直磁気異方性を有する垂直磁化膜であることが好ましい。垂直磁化膜の場合、磁性体層を小型化、薄層化するほど磁壁移動に要する電流を小さくすることができるため、素子を容易に小型化することができる。即ち、本実施の形態に係る磁気抵抗素子を用いる論理ゲート（後述）を小型化することが可能となる。
【００２５】
本実施の形態によれば、上記の磁性体層１０を用いることにより、磁気抵抗素子１が構成される。具体的には、磁気抵抗素子１は、Ｎ層の磁性体層１０とＮ−１層の非磁性体層が交互に積層された積層構造を有する。ここで、Ｎは、３以上の整数である。すなわち、本実施の形態では、３層以上の磁性体層１０が非磁性体層を介して積層され、それにより、磁気抵抗素子１が形成される。
【００２６】
図３は、本実施の形態に係る磁気抵抗素子１の一例を示している。図３の例では、３層の磁性体層１０−１、１０−２、１０−３と２層の非磁性体層３１、３２が交互に積層されている。具体的には、第１磁性体層１０−１と第２磁性体層１０−２が、第１非磁性体層３１を介して積層されている。第１非磁性体層３１は、少なくとも、第１磁性体層１０−１の磁化反転領域１３と第２磁性体層１０−２の磁化反転領域１３との間に挟まれている。また、第２磁性体層１０−２と第３磁性体層１０−３が、第２非磁性体層３２を介して積層されている。第２非磁性体層３２は、少なくとも、第２磁性体層１０−２の磁化反転領域１３と第３磁性体層１０−３の磁化反転領域１３との間に挟まれている。各非磁性体層は、例えば、Ａｌ２Ｏ３膜やＭｇＯ膜等の薄い絶縁膜（トンネルバリア層）である。
【００２７】
第１非磁性体層３１とその両側の磁性体層１０−１、１０−２により、１つのＭＴＪ（第１のＭＴＪ）が形成される。そのＭＴＪの抵抗値Ｒ１は、第１磁性体層１０−１と第２磁性体層１０−２の磁化状態に依存する。例えば、第１磁性体層１０−１と第２磁性体層１０−２が同じ磁化状態にある場合、すなわち、それぞれの磁化反転領域１３の磁化方向が互いに“平行”である場合、抵抗値Ｒ１は、比較的小さい値ＲＬをとる。一方、第１磁性体層１０−１と第２磁性体層１０−２が異なる磁化状態にある場合、すなわち、それぞれの磁化反転領域１３の磁化方向が互いに“反平行”である場合、抵抗値Ｒ１は、比較的大きい値ＲＨをとる。抵抗値ＲＨは、抵抗値ＲＬより大きい（ＲＨ＞ＲＬ）。同様に、第２非磁性体層３２とその両側の磁性体層１０−２、１０−３により、１つのＭＴＪ（第２のＭＴＪ）が形成される。そのＭＴＪの抵抗値Ｒ２は、第２磁性体層１０−２と第３磁性体層１０−３の磁化状態に依存し、比較的小さい値ＲＬあるいは比較的大きい値ＲＨのいずれかをとる。
【００２８】
尚、第１のＭＴＪが取り得る抵抗値ＲＨ、ＲＬは、第２のＭＴＪが取り得る抵抗値ＲＨ、ＲＬのそれぞれと同じであることが好適である。つまり、第１のＭＴＪと第２のＭＴＪの磁気特性が同じになるように、磁気抵抗素子１が設計されることが好適である。例えば、磁性体層１０−１、１０−２、及び１０−３は、同じ材料で、同じ膜厚を有するように形成される。また、非磁性体層３１、３２は、同じ材料で、同じ膜厚を有するように形成される。
【００２９】
磁気抵抗素子１全体としての抵抗値Ｒ、つまり、図３における積層方向の抵抗値Ｒは、上述の抵抗値Ｒ１と抵抗値Ｒ２の和である（Ｒ＝Ｒ１＋Ｒ２）。抵抗値Ｒ１と抵抗値Ｒ２の組み合わせに依存して、抵抗値Ｒは、２ＲＬ、ＲＬ＋ＲＨ、２ＲＨの３パターンを取り得る（２ＲＬ＜ＲＬ＋ＲＨ＜２ＲＨ）。この磁気抵抗素子１の抵抗値Ｒは、磁性体層１０−１〜１０−３の磁化状態に応じて変化する。
【００３０】
上述の通り、各磁性体層１０の磁化状態は、第１電流供給端子２１と第２電流供給端子２２を通して電流を供給することにより設定することができる。図３に示されるように、第１磁性体層１０−１には、電流供給端子２１−１、２２−１を通して電流が供給される。第２磁性体層１０−２には、電流供給端子２１−２、２２−２を通して電流が供給される。第３磁性体層１０−３には、電流供給端子２１−３、２２−３を通して電流が供給される。
【００３１】
図４は、本実施の形態に係る磁気抵抗素子１のレイアウト構造の一例を示す断面図である。電流供給端子２１、２２は、磁気抵抗素子１よりも上層の配線層に形成されている。第１磁性体層１０−１は、コンタクト２３−１、２４−１を介して、電流供給端子２１−１、２２−１のそれぞれに接続されている。第２磁性体層１０−２は、コンタクト２３−２、２４−２を介して、電流供給端子２１−２、２２−２のそれぞれに接続されている。第３磁性体層１０−３は、コンタクト２３−３、２４−３を介して、電流供給端子２１−３、２２−３のそれぞれに接続されている。
【００３２】
図４で示される例において、各磁性体層１０は、同一の平面方向（Ｘ方向）に延在するように形成されている。また、それぞれの磁性体層１０につながるコンタクト同士が重ならないように、そのＸ方向の長さは磁性体層１０間で異なっている。具体的には、Ｘ方向における磁性体層１０のそれぞれの長さは、上層から下層へ向かうにつれて長くなっている。つまり、第２磁性体層１０−２は、第１磁性体層１０−１よりも両側に長く形成されており、第３磁性体層１０−３は、第２磁性体層１０−２よりも両側に長く形成されている。
【００３３】
図５は、磁気抵抗素子１のレイアウト構造の他の例を示す上面図である。本例では、磁性体層１０−１〜１０−３は、それぞれ異なる平面方向に延在するように形成されている。これにより、それぞれの磁性体層１０につながるコンタクト同士が重なることが防止される。但し、磁性体層１０−１〜１０−３は、少なくとも非磁性体層３１、３２の位置で互いにオーバーラップしている。
【００３４】
尚、各磁性体層１０の平面形状は、長方形に限られない。例えば、各磁性体層１０の平面形状は、菱型やＵ字形であってもよい。磁壁移動が実現できる限り、磁性体層１０の平面形状は任意である。
【００３５】
２．論理ゲート
本実施の形態によれば、上述の磁気抵抗素子１を利用することにより、再構成可能な論理ゲート４０が実現される。図６は、本実施の形態に係る論理ゲート４０の構成を示すブロック図である。図６に示されるように、論理ゲート４０は、磁気抵抗素子１、磁化状態制御部５０、及び出力部６０を備えている。論理ゲート４０に入力されるのは、Ｎ種類の入力データである。Ｎ＝３の場合、３種類の入力データ（Ａ，Ｂ，Ｃ）が入力される。論理ゲート４０は、それら入力データに基づいて論理演算を行い、その結果を出力データＱとして出力する。
【００３６】
より詳細には、入力データＡ，Ｂ，Ｃは、磁化状態制御部５０に入力される。磁化状態制御部５０は、入力データＡ，Ｂ，Ｃのそれぞれに応じて、磁気抵抗素子１の磁性体層１０−１、１０−２、１０−３のそれぞれの磁化状態を設定する。つまり、磁化状態制御部５０は、第１磁性体層１０−１を入力データＡに応じた磁化状態に設定する。例えば、入力データＡが“１”の場合、磁化状態制御部５０は、第１磁性体層１０−１を第１磁化状態ＭＳ１（図２参照）に設定する。一方、入力データＡが“０”の場合、磁化状態制御部５０は、第１磁性体層１０−１を第２磁化状態ＭＳ２に設定する。入力データＢと第２磁性体層１０−２の磁化状態との関係、及び、入力データＣと第３磁性体層１０−３の磁化状態との関係も同様である。
【００３７】
各磁性体層１０の磁化状態を設定するために、磁化状態制御部５０は、電流供給回路５１、５２、及び５３を含んでいる。
【００３８】
電流供給回路５１は、第１磁性体層１０−１に関連する電流供給端子２１−１、２２−１に接続されている。この電流供給回路５１は、電流供給端子２１−１、２２−１を通して、書き込み電流（ＩＷ１あるいはＩＷ２）を第１磁性体層１０−１に供給する。その書き込み電流の方向は、入力データＡに応じて切り替わる。例えば、入力データＡが“１”の場合、電流供給回路５１は、第２書き込み電流ＩＷ２を第１磁性体層１０−１に供給する。その結果、第１磁性体層１０−１が第１磁化状態ＭＳ１（図２参照）に設定される。一方、入力データＡが“０”の場合、電流供給回路５１は、第１書き込み電流ＩＷ１を第１磁性体層１０−１に供給する。その結果、第１磁性体層１０−１が第２磁化状態ＭＳ２に設定される。このように、電流供給回路５１は、入力データＡに応じて方向が切り替わる書き込み電流を、第１磁性体層１０−１に供給する。
【００３９】
電流供給回路５２、５３も同様である。電流供給回路５２は、第２磁性体層１０−２に関連する電流供給端子２１−２、２２−２に接続されており、入力データＢに応じた書き込み電流（ＩＷ１あるいはＩＷ２）を第２磁性体層１０−２に供給する。電流供給回路５３は、第３磁性体層１０−３に関連する電流供給端子２１−３、２２−３に接続されており、入力データＣに応じた書き込み電流（ＩＷ１あるいはＩＷ２）を第３磁性体層１０−３に供給する。尚、書き込み電流の供給時間は、予め決められている。
【００４０】
以上に説明されたように、磁化状態制御部５０は、入力データＡ，Ｂ，Ｃに応じた電流を供給することにより、磁性体層１０−１、１０−２、１０−３のそれぞれの磁化状態を設定する。結果として、磁気抵抗素子１の磁性体層１０−１、１０−２、１０−３のそれぞれの磁化状態は、論理ゲート４０に入力される入力データＡ，Ｂ，Ｃに依存することになる。磁気抵抗素子１の抵抗値Ｒは、それら磁性体層１０−１、１０−２、１０−３の磁化状態に応じて変化する（図３参照）。従って、磁気抵抗素子１の抵抗値Ｒも、入力データＡ，Ｂ，Ｃに依存して変化すると言える。
【００４１】
出力部６０は、磁気抵抗素子１に接続されている。そして、出力部６０は、磁気抵抗素子１の抵抗値Ｒに応じた出力データＱを生成し、出力する。つまり、論理ゲート４０の出力データＱは、磁気抵抗素子１の抵抗値Ｒに依存して変化する。上述の通り、磁気抵抗素子１の抵抗値Ｒは、磁性体層１０−１〜１０−３のそれぞれの磁化状態の組み合わせにより、２ＲＬ、ＲＬ＋ＲＨ、２ＲＨの３パターンを取り得る（２ＲＬ＜ＲＬ＋ＲＨ＜２ＲＨ）。その抵抗値Ｒに基づいて、出力部６０は、データ“０”あるいはデータ“１”を出力データＱとして出力する。
【００４２】
具体的には、出力部６０は、抵抗値Ｒが所定の閾値Ｒｔｈよりも大きい場合に、データ“０”とデータ“１”の一方を出力し、抵抗値Ｒが当該閾値Ｒｔｈよりも小さい場合に、データ“０”とデータ“１”の他方を出力する。例えば、閾値Ｒｔｈは、「２ＲＬ」と「ＲＬ＋ＲＨ」との間の値に設定される。抵抗値Ｒがその閾値Ｒｔｈよりも小さい「２ＲＬ」の場合、例えば、データ“０”が出力データＱとして出力される。一方、抵抗値Ｒがその閾値Ｒｔｈよりも大きい「ＲＬ＋ＲＨ」あるいは「２ＲＨ」の場合、データ“１”が出力データＱとして出力される。
【００４３】
図７は、そのような出力部６０を実現するための回路構成の一例を示している。図７において、出力部６０は、インバータ６１と抵抗６２（抵抗値：Ｒｒｅｆ）を有している。抵抗６２は、ノード６３とグランド端子との間に接続されている。また、磁気抵抗素子１は、ノード６３と電源端子（電源電圧：Ｖｃｃ）との間に接続されている。すなわち、磁気抵抗素子１と抵抗６２は、電源端子とグランド端子との間に直列に接続されている。磁気抵抗素子１の抵抗値Ｒは、入力データＡ，Ｂ，Ｃに依存して変化する。一方、抵抗６２の抵抗値Ｒｒｅｆは、あらかじめ適切な値に設計される。このとき、ノード６３の電圧は、Ｖｃｃ×Ｒｒｅｆ／（Ｒ＋Ｒｒｅｆ）で与えられる。
【００４４】
インバータ６１の入力端子はノード６３に接続されており、インバータ６１の出力端子から出力データＱが出力される。インバータ６１を構成するＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのゲートには、上述のノード６３の電圧が印加される。抵抗６２の抵抗値Ｒｒｅｆは、インバータ６１が次のような動作を行うように設計される。すなわち、抵抗値Ｒが閾値Ｒｔｈよりも小さい「２ＲＬ」の場合、ＮＭＯＳトランジスタがＯＮし、インバータ６１はグランド電圧（Ｑ＝０）を出力する。一方、抵抗値Ｒが閾値Ｒｔｈよりも大きい「ＲＬ＋ＲＨ」あるいは「２ＲＨ」の場合、ＰＭＯＳトランジスタがＯＮし、インバータ６１は電源電圧（Ｑ＝１）を出力する。これにより、本実施の形態に係る出力部６０が実現される。
【００４５】
３．論理ゲートの使用方法
本実施の形態によれば、論理ゲート４０の論理機能を再構成可能である。
【００４６】
図８は、論理ゲート４０で実現される論理機能の一例を示している。本例では、入力データＣが“１”に固定され（Ｃ＝１）、第３磁性体層１０−３が第１磁化状態ＭＳ１に固定される。この場合、出力データＱは、入力データＡ，Ｂに依存して変化する。図９は、図８の場合の入力データＡ，Ｂと出力データＱとの対応関係を示している。入力データＡ，Ｂの組み合わせにより、４つのパターンＰ１〜Ｐ４が得られる。図９から明らかなように、本例の論理ゲート４０は、「２入力のＮＡＮＤゲート」として機能する。
【００４７】
図１０は、論理ゲート４０で実現される論理機能の他の例を示している。本例では、入力データＣが“０”に固定され（Ｃ＝０）、第３磁性体層１０−３が第２磁化状態ＭＳ２に固定される。この場合、出力データＱは、入力データＡ，Ｂに依存して変化する。図１１は、図１０の場合の入力データＡ，Ｂと出力データＱとの対応関係を示している。入力データＡ，Ｂの組み合わせにより、４つのパターンＰ５〜Ｐ８が得られる。図１１から明らかなように、本例の論理ゲート４０は、「２入力のＯＲゲート」として機能する。
【００４８】
図１２は、論理ゲート４０で実現される論理機能の更に他の例を示している。本例では、入力データＢ，Ｃが“１”に固定され（Ｂ＝１、Ｃ＝１）、第２磁性体層１０−２及び第３磁性体層１０−３が共に第１磁化状態ＭＳ１に固定される。この場合、出力データＱは、入力データＡに依存して変化する。この場合の入力データＡと出力データＱとの対応関係は、図９で示されたパターンＰ１及びＰ２と同じである。すなわち、本例の論理ゲート４０は、入力データＡの反転データを出力する「ＮＯＴゲート」として機能する。
【００４９】
図９で示されたパターンＰ１〜Ｐ４と図１１で示されたパターンＰ５〜Ｐ８が、３種類の入力データＡ，Ｂ，Ｃの組み合わせにより得られる８パターンの全てである。図１３は、その８パターンＰ１〜Ｐ８を要約的に示している。図１３から明らかなように、いずれの入力データも固定されないとき、論理ゲート４０は、「３入力のＥＸＯＲゲート」として機能する。図１４は、その場合の論理ゲート４０を示している。
【００５０】
このように、本実施の形態に係る論理ゲート４０は、４種類の論理機能を実現することができる。つまり、目的に応じて、論理ゲート４０の論理機能を再構成可能である。図１５は、論理ゲート４０の使用方法を示すフローチャートである。
【００５１】
ステップＳ１０：
第１モードにおいて、論理ゲート４０の論理機能が、上述の４種類のうち所望のものに設定される。このとき、入力データＡ，Ｂ，Ｃのうち少なくとも１つを論理ゲート４０に入力することにより、論理ゲート４０の論理機能を変更することができる。例えば、入力データＣ＝１を入力し、対応する第３磁性体層１０−３の磁化状態をあらかじめ設定することにより、論理ゲート４０を２入力のＮＡＮＤゲートに設定することができる。また、入力データＣ＝０を入力し、対応する第３磁性体層１０−３の磁化状態をあらかじめ設定することにより、論理ゲート４０を２入力のＯＲゲートに設定することができる。また、入力データＢ＝１、Ｃ＝１を入力し、対応する第２磁性体層１０−２及び第３磁性体層１０−３の磁化状態をあらかじめ設定することにより、論理ゲート４０をＮＯＴゲートに設定することができる。論理ゲート４０を３入力のＥＸＯＲゲートに設定する場合、特に入力データを入力する必要はない。このように、論理演算の実行前に、論理ゲート４０の論理機能を再構成することが可能である。
【００５２】
ステップＳ２０：
第２モードにおいて、論理ゲート４０は論理演算を実行し、出力データＱを出力する。このとき、第１モードにおいて論理機能の設定に用いられなかった残りの入力データが、論理ゲート４０に入力される。例えば、ＮＡＮＤゲートあるいはＯＲゲートの場合、入力データＡ，Ｂが入力される。ＮＯＴゲートの場合、入力データＡが入力される。ＥＸＯＲゲートの場合、入力データＡ，Ｂ，Ｃが入力される。これにより、第１モードで設定された論理機能に応じた出力データＱが出力される。
【００５３】
以上に説明されたように、本実施の形態によれば、論理ゲート４０の構造を変えることなく、４種類の論理機能を実現することが可能である。すなわち、目的に応じて、論理ゲート４０の論理機能を再構成可能である。
【００５４】
また、本実施の形態に係る論理ゲート４０は、３入力のＥＸＯＲゲートを実現することができる。すなわち、１つの論理ゲート４０で、高度な論理機能を実現することが可能である。従って、面積効率と集積度を向上させることが可能となる。また、その３入力のＥＸＯＲゲートは、３層の磁性体層１０−１〜１０−３で実現可能である。従って、製造コストが低減される。
【００５５】
更に、本実施の形態によれば、３層の磁性体層１０−１〜１０−３で、２入力の論理ゲートを実現することができる。一方、図１で示された構成の場合、２入力の論理ゲートを実現するために、最低４層の磁性体層が必要である。本実施の形態によれば、磁性体層の総数を減らすことができるため、製造コストを削減することが可能である。
【００５６】
４．変形例
本実施の形態に係る磁気抵抗素子１の構成は、上述のものに限られない。磁気抵抗素子１は、４層以上の磁性体層１０を備えていてもよい。
【００５７】
図１６は、４層の磁性体層１０−１〜１０−４を備える磁気抵抗素子１と、その磁気抵抗素子１を利用した論理ゲート４０を示している。磁気抵抗素子１は、図３で示された構成要素に加えて、第４磁性体層１０−４と第３非磁性体層３３を有している。第３磁性体層１０−３と第４磁性体層１０−４が、第３非磁性体層３３を介して積層されている。また、磁化状態制御部５０は、電流供給回路５１〜５３に加えて、電流供給回路５４を含んでいる。電流供給回路５４は、入力データＤに応じた書き込み電流（ＩＷ１あるいはＩＷ２）を第４磁性体層１０−４に供給し、それにより第４磁性体層１０−４の磁化状態を制御する。このような構成によっても、同様に４種類の論理機能を実現することができる。
【００５８】
本変形例の場合、４層の磁性体層１０−１〜１０−４で、４入力のＥＸＯＲゲートを実現することが可能である。従って、面積効率と集積度が更に向上する。このように、本実施の形態に係る磁気抵抗素子１は、磁性体層を層厚方向に積層するだけで多入力の論理機能を実現することができるため、面積効率と集積度の向上を容易に実現することができる。
【００５９】
５．半導体集積回路
本実施の形態に係る論理ゲート４０を用いて、機能を再構成可能な半導体集積回路を作成することができる。図１７は、本実施の形態に係る論理ゲート４０が搭載された半導体集積回路７０の一例を示している。半導体集積回路７０は、複数の論理ゲート４０を備えている。例えば、論理ゲート４０−１は、入力データＡ，Ｂ，Ｃの論理演算を行い、出力データＱを出力する。同様に、論理ゲート４０−２は、入力データＤ，Ｅ，Ｆの論理演算を行い、出力データＷを出力する。
【００６０】
各論理ゲート４０の論理機能を適宜設定することにより、半導体集積回路７０が提供する機能を所望のものに変更することができる。つまり、半導体集積回路７０を再構成することができる。そのための回路が、再構成制御回路８０である。再構成制御回路８０は、所望の機能を示す再構成信号ＲＥＣＯＮを受け取る。この再構成信号ＲＥＣＯＮは、例えばＣＰＵによって発行される。再構成制御回路８０は、再構成信号ＲＥＣＯＮに応答して、上述のステップＳ１０を実行する。すなわち、再構成制御回路８０は、再構成信号ＲＥＣＯＮで指定される機能が実現されるように、各論理ゲート４０の論理機能を変更する。
【００６１】
また、セレクタ９０が、各論理ゲート４０の前段に配置されている。セレクタ９０は、セレクト信号ＳＥＬに応じて、通常の入力データあるいは再構成制御回路８０から出力される再構成用の入力データのいずれかを、論理ゲート４０に出力する。第１モード（ステップＳ１０）において、セレクタ９０は、再構成制御回路８０から出力される再構成用の入力データを、論理ゲート４０に出力する。一方、第２モード（ステップＳ２０）において、セレクタ９０は、通常の入力データを論理ゲート４０に出力する。
【００６２】
本実施の形態に係る論理ゲート４０を利用することにより、再構成可能な半導体集積回路７０の集積度が向上する。また、再構成可能な半導体集積回路７０を低コストで実現することが可能となる。
【００６３】
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
【００６４】
本出願は、２００８年８月２５日に出願された日本国特許出願２００８−２１５１８４を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【図１】
2010024126.tif 000003
【図２】
2010024126.tif 000004
【図３】
2010024126.tif 000005
【図４】
2010024126.tif 000006
【図５】
2010024126.tif 000007
【図６】
2010024126.tif 000008
【図７】
2010024126.tif 000009
【図８】
2010024126.tif 000010
【図９】
2010024126.tif 000011
【図１０】
2010024126.tif 000012
【図１１】
2010024126.tif 000013
【図１２】
2010024126.tif 000014
【図１３】
2010024126.tif 000015
【図１４】
2010024126.tif 000016
【図１５】
2010024126.tif 000017
【図１６】
2010024126.tif 000018
【図１７】
2010024126.tif 000019
【国際調査報告】
2010024126.tif 000020
2010024126.tif 000021