【事件の表示】
　特許第２９８４４５２号「フライバック形ＤＣ−ＤＣコンバータ」の請求項１ないし５に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２９８４４５２号の請求項１ないし５に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第２９８４４５２号の請求項１ないし５に係る発明は、平成４年１月２２日に特許出願され、平成１１年９月２４日にその特許権の設定登録がなされ、その後、雨山範子により特許異議の申立てがなされ、取消しの理由が通知され、その指定期間内である平成１２年１１月２日に訂正請求がなされたものである。
２．訂正の適否についての判断
（１）訂正の内容
　１．訂正事項１
　　特許請求の範囲の請求項１の記載について、「第２のスイッチ素子（Ｓ２）は前記トランス（Ｔ）の巻線電圧が負極性の期間オンをする」とあるのを「第２のスイッチ素子（Ｓ２）は前記トランス（Ｔ）の巻線電圧が負極性の期間オンをすると共に該巻線電圧が零を越え正の電圧になるとオフする」と訂正し、全体を「１次巻線（ｎｐ）と１つ以上の２次巻線（ｎｓ）を有するトランス（Ｔ）と前記トランス（Ｔ）の１次巻線（ｎｐ）に入力電圧をオンオフして繰り返し印加する第１のスイッチ素子（Ｓ１）と、前記第１のスイッチ素子（Ｓ１）がオフの時前期トランス（Ｔ）に貯えられたエネルギーを前記２次巻線（ｎｓ）と整流ダイオード（Ｄ０）及び平滑用コンデンサ（Ｃ０）を介して直流出力に変換し、前記第１のスイッチ素子（Ｓ１）のオン期間又はオフ期間を変化させて前記直流出力電圧を制御するフライバック形ＤＣ−ＤＣコンバータに於いて、前記トランス（Ｔ）の１次巻線（ｎｐ）に、第２のスイッチ素子（Ｓ２）及び第２のスイッチ素子（Ｓ２）と逆並列のダイオード（Ｄ２）及び第２のコンデンサ（Ｃ３）の並列回路と第１のコンデンサ（Ｃ２）からなる直列回路を並列に接続し、前記第２のスイッチ素子（Ｓ２）は前記トランス（Ｔ）の巻線電圧が負極性の期間オンをすると共に該巻線電圧が零を越え正の電圧になるとオフすることを特徴とするフライバック形ＤＣ−ＤＣコンバータ。」と訂正する。
　　２．訂正事項２
　　特許請求の範囲の請求項２の記載について、「第２のスイッチ素子（Ｓ２）は前記トランス（Ｔ）の巻線電圧が負極性の期間オンをする」とあるのを「第２のスイッチ素子（Ｓ２）は前記トランス（Ｔ）の巻線電圧が負極性の期間オンをすると共に該巻線電圧が零を越え正の電圧になるとオフする」と訂正し、全体を「１次巻線（ｎｐ）と１つ以上の２次巻線（ｎｓ）を有するトランス（Ｔ）と前記トランス（Ｔ）の１次巻線（ｎｐ）に入力電圧をオンオフして繰り返し印加する第１のスイッチ素子（Ｓ１）と前記第１のスイッチ素子（Ｓ１）がオフの時前期トランス（Ｔ）に貯えられたエネルギーを前記２次巻線（ｎｓ）と整流ダイオード（Ｄ０）及び平滑用コンデンサ（Ｃ０）を介して直流出力に変換し、前記第１のスイッチ素子（Ｓ１）のオン期間又はオフ期間を変化させて前記直流出力電圧を制御するフライバック形ＤＣ−ＤＣコンバータに於いて、前記第１のスイッチ素子（Ｓ１）に、第２のコンデンサ（Ｃ３）と第２のスイッチ素子（Ｓ２）及び第２のスイッチ素子（Ｓ２）と逆並列のダイオード（Ｄ２）の並列回路と第１のコンデンサ（Ｃ２）からなる直列回路を並列に接続し、前記第２のスイッチ素子（Ｓ２）は前記トランス（Ｔ）の巻線電圧が負極性の期間オンすると共に該巻線電圧が零を越え正の電圧になるとオフすることを特徴とするフライバック形ＤＣ−ＤＣコンバータ。」と訂正する。
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正事項１は、発明を特定する事項である第２のスイッチ素子のオフ動作を規定し、該第２のスイッチ素子のオン、オフ動作を明りょうにするものであり、しかも、この動作については願書に添付された明細書の段落【００１３】に記載されているから、特許請求の範囲の減縮を目的とした明細書の訂正に該当する。また、上記訂正事項２についても同様に、発明を特定する事項である第２のスイッチ素子のオフ動作を規定し、該第２のスイッチ素子のオン、オフ動作を明りょうにするものであり、しかも、この動作については願書に添付された明細書の段落【００１３】に記載されているから、特許請求の範囲の減縮を目的とした明細書の訂正に該当する。
　上記訂正事項は、いずれも、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張または変更するものではない。
（３）むすび
　　したがって、上記訂正は、特許法の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、特許法第１２０条の４第３項で準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書き及び第２項の規定に適合するので、当該訂正を認める。
３．特許異議の申立てについての判断
（１）申立ての理由の概要
　　申立人雨山範子は、請求項１ないし５に係る発明は、本件特許出願の日前に頒布された甲第１号証（特開平３−２７７７３号公報），甲第２号証（特開平３−５６０６９号公報），甲第３号証（米国特許第４，８０９，１４８号明細書）及び甲第４号証（別冊トランジスタ技術SPECIAL　No.１　第１４０頁乃至第１４１頁）に基いて当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができず、取り消すべきであると主張している。
（２）本件の請求項１ないし５に係る発明
　上記２．で示したように上記訂正が認められるから、本件の請求項１ないし５に係る発明（以下、「本件発明１ないし５」という。）は、上記訂正請求に係る訂正明細書の特許請求の範囲１ないし５に記載された事項により特定される、以下のとおりのものである。
「【請求項１】　１次巻線（ｎｐ）と１つ以上の２次巻線（ｎｓ）を有するトランス（Ｔ）と前記トランス（Ｔ）の１次巻線（ｎｐ）に入力電圧をオンオフして繰り返し印加する第１のスイッチ素子（Ｓ１）と、前記第１のスイッチ素子（Ｓ１）がオフの時前記トランス（Ｔ）に貯えられたエネルギーを前記２次巻線（ｎｓ）と整流ダイオード（Ｄ０）及び平滑用コンデンサ（Ｃ０）を介して直流出力に変換し、前記第１のスイッチ素子（Ｓ１）のオン期間又はオフ期間を変化させて前記直流出力電圧を制御するフライバック形ＤＣ−ＤＣコンバータに於いて、前記トランス（Ｔ）の１次巻線（ｎｐ）に、第２のスイッチ素子（Ｓ２）及び第２のスイッチ素子（Ｓ２）と逆並列のダイオード（Ｄ２）及び第２のコンデンサ（Ｃ３）の並列回路と第１のコンデンサ（Ｃ２）からなる直列回路を並列に接続し、前記第２のスイッチ素子（Ｓ２）は前記トランス（Ｔ）の巻線電圧が負極性の期間オンをすると共に該巻線電圧が零を越え正の電圧になるとオフすることを特徴とするフライバック形ＤＣ−ＤＣコンバータ。
　【請求項２】　１次巻線（ｎｐ）と１つ以上の２次巻線（ｎｓ）を有するトランス（Ｔ）と前記トランス（Ｔ）の１次巻線（ｎｐ）に入力電圧をオンオフして繰り返し印加する第１のスイッチ素子（Ｓ１）と前記第１のスイッチ素子（Ｓ１）がオフの時前記トランス（Ｔ）に貯えられたエネルギーを前記２次巻線（ｎｓ）と整流ダイオード（Ｄ０）及び平滑用コンデンサ（Ｃ０）を介して直流出力に変換し、前記第１のスイッチ素子（Ｓ１）のオン期間又はオフ期間を変化させて前記直流出力電圧を制御するフライバック形ＤＣ−ＤＣコンバータに於いて、前記第１のスイッチ素子（Ｓ１）に、第２のコンデンサ（Ｃ３）と第２のスイッチ素子（Ｓ２）及び第２のスイッチ素子（Ｓ２）と逆並列のダイオード（Ｄ２）の並列回路と第１のコンデンサ（Ｃ２）からなる直列回路を並列に接続し、前記第２のスイッチ素子（Ｓ２）は前記トランス（Ｔ）の巻線電圧が負極性の期間オンすると共に該巻線電圧が零を越え正の電圧になるとオフすることを特徴とするフライバック形ＤＣ−ＤＣコンバータ。
　【請求項３】　第２のコンデンサ（Ｃ２）は第２のスイッチ素子（Ｓ２）及び第２のスイッチ素子（Ｓ２）の逆並列ダイオード（Ｄ２）の寄生容量であるところの特許請求の範囲第１項及び第２項記載のフライバック形ＤＣ−ＤＣコンバータ。
　【請求項４】　前記第１のスイッチ素子（Ｓ１）のターンオンのタイミングは前記第１のスイッチ素子（Ｓ１）の端子電圧が零ボルト又は零ボルトに最も近い時点でスイッチングすることを特徴とする特許請求の範囲第１項及び第２項記載のフライバック形ＤＣ−ＤＣコンバータ。
　【請求項５】　前記トランス（Ｔ）の電流は不連続であることを特徴とする特許請求の範囲第１項及び第２項記載のフライバック形ＤＣ−ＤＣコンバータ。」
（３）刊行物等
　　特許異議申立人が証拠として提出した刊行物には、それぞれ、以下のような発明が記載されている。
　刊行物１：特開平３−２７７７３号公報（甲第１号証）
　これには、「オン・オフを繰り返す第１のスイッチ手段と、少なくとも１次巻線と１つ以上の２次巻線を有するトランスと、前記第１のスイッチ手段がオンのとき入力電圧を前記トランスの１次巻線に印加して前記トランスにエネルギーを貯え、前記第１のスイッチ手段がオフのとき前記トランスの２次巻線から放出されるエネルギより出力を得る第１の整流平滑手段と、前記第１のスイッチ手段がオフのとき前記トランスの１次巻線から放出されるエネルギーより直流電圧を得る第２の整流手段と、前記第１のスイッチ手段と交互にオン・オフを繰り返す第２のスイッチ手段を介して前記直流電圧が前記トランスの１次巻線に印加され前記トランスにエネルギーを貯え、前記第２のスイッチ手段がオフのとき前記トランスに貯えられたエネルギーを前記トランスの１次巻線より前記入力電圧へ回生し、前記出力の電圧制御を前記第２のスイッチ手段のオン期間を変化させることで行うように構成したスイッチング電源装置。」が記載され、第２のスイッチ手段を第１のスイッチ手段がオフの時、つまり、トランスの巻線電圧が負極性の期間にオンにする発明が記載されている。
　刊行物２：特開平３−５６０６９号公報（甲第２号証）
　これには、「スイッチング手段の一端を出力トランスの１次巻線に他端を入力電源のマイナス側に接続し、前記スイッチング手段にダイオードおよびスナバ用のコンデンサを並列に接続した共振コンバータにおいて、前記コンデンサに、スナバ用の他のコンデンサとスイッチからなる直列回路を並列に接続したことを特徴とする共振コンバータ。」が記載されている。
　刊行物３：米国特許第４，８０９，１４８号明細書（甲第３号証）
　これには、スイッチング手段であるＦＥＴ１４に並列にＦＥＴとダイオード３３の並列回路３２とコンデンサ３０からなる直列回路を接続することが記載されている。
　刊行物４：別冊トランジスタ技術SPECIAL　No.1（甲第４号証）
　これには、「パワーＭＯＳ　ＦＥＴには、ゲートがシリコン酸化膜により完全に絶縁されているという構造により、ドレイン，ゲート，ソースの各端子間には図４（ａ）のように容量があります。」と記載されている。
（４）対比・判断
　本件発明１と上記各刊行物に記載の発明とを対比すると、各刊行物に記載の発明は、本件発明１を特定する事項である「第２のスイッチ素子（Ｓ２）は、前記トランス（Ｔ）の巻線電圧が、零を越え正の電圧になるとオフする」構成を備えておらず、当該事項により本件請求項１に係る発明は、（イ）第１のスイッチ素子（Ｓ１）はソフトスイッチングとなりスパイク電流を防止し、低スイッチング損失、低ノイズ化が達成できる。（ロ）また第２のスイッチ素子（Ｓ２）のターンオン、ターンオフ時に零電圧スイッチングとなりこれまた低ノイズ化が可能である。という効果を奏するものであり、本件発明１が上記各刊行物に記載のものから容易に発明をすることができたものとはいえない。
　また、本件発明２と上記各刊行物に記載の発明とを対比すると、各刊行物に記載の発明は、本件発明２を特定する事項である「第２のスイッチ素子（Ｓ２）は、前記トランス（Ｔ）の巻線電圧が、零を越え正の電圧になるとオフする」構成を備えておらず、当該事項により本件請求項２に係る発明は、請求項１に係る発明と同様の効果を奏するものであるから、本件発明２が上記各刊行物に記載のものから容易に発明をすることができたものとはいえない。
　また、本件発明３ないし５についてみると、本件請求項３ないし５に係る発明はいずれも請求項１又は２を引用し、これらの発明にさらに限定を加えたものであるから、本件発明１または２が上記各刊行物に記載のものから容易に発明をすることができたものとはいえない以上、本件発明３ないし５も同様に、上記各刊行物に記載のものから容易に発明をすることができたものとはいえない。
　（５）むすび
　以上のとおりであるから、特許異議の申立ての理由及び証拠によっては、本件請求項１ないし５に係る特許を取り消すことができない。
　また、他に本件請求項１ないし５に係る特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１３年１１月２７日（２００１．１１．２７）
【訂正の要旨】
訂正の要旨（特許第２９８４４５２号）
訂正事項１
　特許請求の範囲の請求項１の記載について、「第２のスイッチ素子（Ｓ２）は前記トランス（Ｔ）の巻線電圧が負極性の期間オンとする」とあるのを、特許請求の範囲の減縮を目的として、「第２のスイッチ素子（Ｓ２）は前記トランス（Ｔ）の巻線電圧が負極性の期間オンとすると共に該巻線電圧が零を越え正の電圧になるとオフする」と訂正する。
訂正事項２
　特許請求の範囲の請求項２の記載について、「第２のスイッチ素子（Ｓ２）は前記トランス（Ｔ）の巻線電圧が負極性の期間オンとする」とあるのを、特許請求の範囲の減縮を目的として、「第２のスイッチ素子（Ｓ２）は前記トランス（Ｔ）の巻線電圧が負極性の期間オンとすると共に該巻線電圧が零を越え正の電圧になるとオブする」と訂正する。
（５４）【発明の名称】
フライバック形ＤＣ−ＤＣコンバータ
（５７）【特許請求の範囲】
　【請求項１】　１次巻線（ｎｐ）と、１つ以上の２次巻線（ｎｓ）を有するトランス（Ｔ）と、前記トランス（Ｔ）の１次巻線（ｎｐ）に入力電圧をオンオフして繰り返し印加する第１のスイッチ素子（Ｓ１）と、前記第１のスイッチ素子（Ｓ１）がオフの時前期トランス（Ｔ）に貯えられたエネルギーを前記２次巻線（ｎｓ）と整流ダイオード（Ｄ０）及び平滑用コンデンサ（Ｃ０）を介して直流出力に変換し、前記第１のスイッチ素子（Ｓ１）のオン期間又はオフ期間を変化させて前記直流出力電圧を制御するフライバック形ＤＣ−ＤＣコンバータに於いて前記トランス（Ｔ）の１次巻線（ｎｐ）に、第２のスイッチ素子（Ｓ２）及び第２のスイッチ素子（Ｓ２）と逆並列のダイオード（Ｄ２）及び第２のコンデンサ（Ｃ３）の並列回路と第１のコンデンサ（Ｃ２）からなる直列回路を並列に接続し、前記第２のスイッチ素子（Ｓ２）は前記トランス（Ｔ）の巻線電圧が負極性の期間オンをする
と共に該巻線電圧が零を越え正の電圧になるとオフする
　【請求項２】　１次巻線（ｎｐ）と１つ以上の２次巻線（ｎｓ）を有するトランス（Ｔ）と前記トランス（Ｔ）の１次巻線（ｎｐ）に入力電圧をオンオフして繰り返し印加する第１のスイッチ素子（Ｓ１）と前記第１のスイッチ素子（Ｓ１）がオフの時前期トランス（Ｔ）に貯えられたエネルギーを前記２次巻線（ｎｓ）と整流ダイオード（Ｄ０）及び平滑用コンデンサ（Ｃ０）を介して直流出力に変換し、前記第１のスィッチ素子（Ｓ１）のオン期間又はオフ期間を変化させて前記直流出力電圧を制御するフライバック形ＤＣ−ＤＣコンバータに於いて、前記第１のスイッチ素子（Ｓ１）に、第２のコンデンサ（Ｃ３）と第２のスイッチ素子（Ｓ２）及び第２のスイッチ素子（Ｓ２）と逆並列のダイオード（Ｄ２）の並列回路と第１のコンデンサ（Ｃ２）からなる直列回路を並列に接続し、前記第２のスイッチ素子（Ｓ２）は前記トランス（Ｔ）の巻線電圧が負極性の期間オンする
と共に該巻線電圧が零を越え正の電圧になるとオフする
　【請求項３】　第２のコンデンサ（Ｃ２）は第２のスイッチ素子（Ｓ２）及び第２のスイッチ素子（Ｓ２）の逆並列ダイオード（Ｄ２）の寄生容量であるところの特許請求の範囲第１項及び第２項記載のフライバック形ＤＣ−ＤＣコンバータ。
　【請求項４】　前記第１のスイッチ素子（Ｓ１）のターンオンのタイミングは前記第１のスイッチ素子（Ｓ１）の端子電圧が零ボルト又は零ボルトに最も近い時点でスイッチングすることを特徴とする特許請求の範囲第１項及び第２項記載のフライバック形ＤＣ−ＤＣコンバータ。
　【請求項５】　前記トランス（Ｔ）の電流は不連続であることを特徴とする特許請求の範囲第１項及び第２項記載のフライバック形ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
　【０００１】
　【発明の属する分野】
　本発明はトランス電流不連続のフライバック形ＤＣ−ＤＣコンバータのスイッチング損失及びノイズの低減に関するものである。
　【０００２】
　【従来の技術】
　近年小型、高効率のスイッチング方式のＤＣ−ＤＣコンバータがコンピュータ用、通信機器用等に広く用いられている。特に図４に一例を示すトランス電流不連続のフライバック形ＤＣ−ＤＣコンバータは回路構成が簡単なことより、テレビ用電源等比較的低コストを要求される分野に使用されている。
　【０００３】
　図４及び図５によりこの回路の動作を説明する。図４に於いてＱは主スイッチ素子であり、該主スイッチ素子Ｑにより入力電圧Ｖｉを断続してトランスＴに印加する。主スイッチ素子ＱがＯＮの期間（Ｔ１）に於いてトランスＴの１次コイルｎｐには「・」印が（＋）極性となるように電圧が印加されるがトランスＴの２次コイルｎｓは出力整流ダイオードＤ０が逆バイアスとなる極性となっているためトランス１次コイルｎｐにはトランスコアの励磁電流ｉｐ（図５（ｂ））が流れる。主スイッチ素子Ｑがオフの期間トランスＴのフライバック電圧は整流ダイオードＤ０をオンさせ２次電流ｉｓ（図５（Ｃ））が出力に放出され出力コンデンサＣ０で平滑され負荷に直流電力が供給される。主スイッチ素子ＱがＯＮ−ＯＦＦを繰り返している定常状態に於いては出力電圧Ｖ０は次のように示される。
　【０００４】
　Ｖ０＝Ｖｉ・ｎｓ／ｎｐ・ＴＯＮ／ＴＯＦＦ　………………（１）
　但し
　ｎｓ：２次巻線の巻数
　ｎｐ：１次巻線の巻数
　ＴＯＮ：主スイッチ素子のオン期間
　ＴＯＦＦ：主スイッチ素子のオフ期間
　【０００５】
　２次電流ｉｓ（図５（ｃ））が再び零になると出力ダイオードＤ０はオフとなり、主スイッチ素子ＱもオフであるのでトランスＴの励磁インダクタンス、出力ダイオードＤ０の出力容量Ｃａｋ、トランスＴの寄生容量Ｃｐ、主スイッチ素子の出力容量Ｃｄｓとで寄生振動（リンギング）が始まる。自励振タイプのフライバック形ＤＣ−ＤＣコンバータに於いては、主スイッチ素子Ｑの電圧Ｖｄｓが入力電圧Ｖｉより低くなった時点、すなわち制御巻線電圧Ｖｆが正極性になった時点で主スイッチ素子Ｑをターンオンする。このために図５（ｂ）に示すようなスパイク電流ｉｐが（Ｃｄｓ、ＣＰ、Ｃａｋの充電電流）流れ、スイッチング損失を増大させ、スイッチングノイズの発生源となる。
　【０００６】
　この対策として図６の回路例に示すボトムターンオン制御回路（Ｖｄｓのリンギングの谷点で主スイッチング素子をターンオンさせる回路）を付加するものがある。この場合には図７（ａ）に示すように主スイッチ素子Ｑの電圧ｖｄｓは零ボルト、トランスの１次コイル電圧はＶｉ、Ｃａｋの電圧はＶｉｎｓ／ｎｐで主スイッチ素子Ｑがターンオンするためスパイク電流は流れずスイッチング損失、ノイズとも低減される。
　【０００７】
　しかしながらリンギングはＶｄｓで考えた場合、ｉｓが零となる時点のｖｄｓをｖｄｓ‘とするならばｖｄｓ’−ＶｉすなわちＶ０・ｎｐ／ｎｓ−Ｖｉを初期値としＶｉを中心とする共振波形の一部分でありリンギングの谷点はＶｉ−Ｖｄｓ‘すなわちＶｉ−Ｖ０・ｎｐ／ｎｓまでしか下がらない。
　Ｖ０・ｎｐ／ｎｓ＞Ｖｉの場合は図７（ｂ）のようになり主スイッチ素子Ｑのターンオン時のスパイク電流は流れないがＶ０・ｎｐ／ｎｓ＜Ｖｉの場合には図８（ｂ）に示すようにスパイク電流が流れ損失とノイズの低減は望めない。
　【０００８】
　したがってこの対策案ではトランス１次２次の巻数比の設計に制限が与えられると、Ｖ０・ｎｐ／ｎｓ＞Ｖｉとなる為図７（ａ）に示すように主スイッチ素子の印加電圧が高くなる等の欠点がある。
　【０００９】
　【発明の目的】
　本発明はトランスの１次コイル又は主スイッチ素子に、第２のスイッチ素子及び逆方向のダイオード及び第２のコンデンサの並列回路と第１のコンデンサからなる直列回路とを並列接続し、第２のスイッチ素子を前記トランスの巻線電圧が負極性の期間オンさせることにより
　Ｖ０・ｎｐ／ｎｓ＜Ｖｉの条件でもスパイク電流が発生しないようにし、低損失、低ノイズ化を計るものである。
　【００１０】
　【実施例】
　本発明の基本回路を図１（ａ）、（ｂ）にその動作説明図を図２に示す。
　図１に於いてＳ１は主スイッチ素子で、これにより入力電圧ＶｉをオンオフしてトランスＴ１の１次コイルｎｐに脈動電圧を印加する。トランスＴの２次コイルｎｓに接続されているＤ０は整流ダイオードでトランスに貯えられたエネルギーを平滑用コンデンサＣ０を介して負荷に直流出力を供給する。トランスの１次コイルｎｐには第２のコンデンサＣ３、第２のスイッチ素子Ｓ２、ダイオードＤ２の並列回路と第１のコンデンサＣ２からなる直列回路が並列に接続されている。第２のスイッチ素子Ｓ２はトランスＴの電圧が負の極性の期間（図２（ａ）のＶｓ１がＶｉより高い期間）オンするよう制御される。コンデンサＣ１、Ｃｐ、Ｃａｋはそれぞれ第１のスイッチ素子Ｓ１、トランスＴ、ダイオードＤ０の寄生容量である。
　【００１１】
　次に図１の動作を図２により説明する。
　図２に於いて、時間ｔ１で第１のスイッチ素子Ｓ１がオンするとトランスＴの１次コイルｎｐには「・」印が正極性となるように入力電圧Ｖｉが印加される。トランスＴの２次コイルの電圧は整流ダイオードＤ０が逆バイアス極性であるのでトランスＴの励磁電流ｉｐ（図２（ｂ））のみ流れる。
　時間ｔ２で第１のスイッチ素子Ｓ１がオフするとトランスＴの１次電流ｉｐはｎｐ→Ｃ２→Ｄ２→ｎｐのルートに流れ第１のコンデンサＣ２が充電され、トランスＴの一次コイルｎｐの電圧は零の方向に下がっていくと共に第１のスイッチ素子Ｓ１の電圧ｖｓ１は上昇する。
　【００１２】
　トランスＴの１次コイルｎｐの電圧が零を越え負極性になると整流ダイオードＤ０がオンしトランスＴに貯えられたエネルギーは出力に放出される。
　同時に第２のスイッチ素子Ｓ２がオンしｎｐ→Ｃ２→Ｓ２→ｎｐのルートで第１のコンデンサＣ２はＶ０・ｎｓ／ｎｐまで充電される。
　【００１３】
　出力へのエネルギーの放出が時間ｔ５で終わりダイオードＤ０がオフすると、トランスＴの励磁インダクタンスと第１のコンデンサＣ２及び各部の寄生容量Ｃ１、Ｃｐ、Ｃａｋ等の間でリンギングが発生し、トランスＴの１次コイルｎｐの電圧は零の方向に向かい、第１のスイッチ素子Ｓ１の電圧ｖｓ１も低下を始める。時間ｔ６でトランスＴの１次コイルｎｐの電圧が零を越え正の電圧になると、第２のスイッチ素子Ｓ２がオフとなり等価的に第１のコンデンサＣ２に第２のコンデンサＣ３が直列に接続される。この為リンギングに寄与するコンデンサのキャパシタンスが減少する為リンギングの電圧変化が大きくなるとともにトランスＴの電圧は正極性側にＶ０・ｎｐ／ｎｓより大きく振動しＶ０・ｎｐ／ｎｓ＜Ｖｉであっても第１のスイッチ素子Ｓ１の電圧ｖｓ１は時間ｔ７で零ボルトとなりその後破線で示すように振動することが可能となる。破線で示すＶｓ１の逆電圧はダイオードＤ１でクランプされる。
　【００１４】
　時間ｔ７〜ｔ８の期間で第１のスイッチ素子Ｓ１をターンオンさせる事でスパイク電流は流れなくなる。
　【００１５】
　以上のように第１のスイッチ素子Ｓ１はいわゆるソフトスイッチングとなる。又第２のスイッチ素子Ｓ２についてもターンオン時はダイオードＤ２が導通しており、ターンオフ時は端子間電圧が零ボルトであるため零電圧スイッチングとなる。
　【００１６】
　時間ｔ５〜ｔ８のリンギングについて図９〜１１を用いて詳しく説明する。図９は時間ｔ５に於ける図１の等価回路を示すものである。ここでＬｐはトランスＴの励磁インダクタンス、ｎｐ及びｎｓはトランスの１次及び２次の巻数である。
　各コンデンサの初期値を考慮しさらに直流電圧源を削除すると交流等価回路は図１０で示される。
　【００１７】
　図１１は図１０のスイッチＳＷを時間ｔ５でオンした時のコンデンサＣの電圧と電流を示すものである。ｔ６の前後でコンデンサＣのキャパシタンスはＣからＣ′へ変化するが回路全体のエネルギーは変化しないため電流ｉが零の点で次式が成り立つ。
　【００１８】
　１／２・ＣＶｃｏ２＝１／２Ｃ′Ｖｐ　……………………　（２）
　∴Ｖｐ＝√・（Ｃ／Ｃ′）・Ｖｃｏ　　……………………　（３）
　但し　Ｖｃｏ＝Ｖ０・ｎｐ／ｎｓ
　Ｖｐ：負荷のピーク電圧
　Ｃ＝Ｃ２＋Ｃｐ＋Ｃ１＋Ｃａｋ（ｎｓ／ｎｐ）２
　Ｃ′＝Ｃ２・Ｃ３／Ｃ２＋Ｃ３＋Ｃｐ＋Ｃ１＋Ｃａｋ（ｎｓ／ｎｐ）２
　Ｖｐ＞Ｖｉが図２に於けるＶｓ１がｔ７で零クロスとなる条件であるから（３）式より
　Ｃ／Ｃ′＞（Ｖｉ／Ｖｃｏ）２
　∴Ｃ／Ｃ′＞（Ｖｉ／（Ｖ０・ｎｐ／ｎｓ））２　………　（４）
　が必要条件となる。
　【００１９】
　図１（ｂ）は本発明の他の基本回路図を示す。動作原理は図１（ａ）と同様であり説明は省略する。
　【００２０】
　図３は本発明１の実施例で図１同一符号は同一機能を示す。
　第１のスイッチ素子Ｓ１にはＮチャンネルのＭＯＳＦＥＴ、第２のスイッチ素子Ｓ２にはＰチャンネルのＭＯＳＦＥＴを使用している。
　Ｒ１は起動抵抗である。第１のスイッチ素子Ｓ１がオンするとトランスＴの１次コイルｎｐに「・」印が正極性の電圧が印加され帰還巻線ｎｆ、帰還抵抗Ｒ２を介して第１のスイッチ素子Ｓ１はオンを持続する。
　【００２１】
　第１のスイッチ素子Ｓ１がオフするとトランスＴに貯えられたエネルギーが整流ダイオードＤ０、平滑用コンデンサＣ０を介して負荷に供給される。出力電圧は増幅器Ａにて基準電圧Ｖｒと比較され、その誤差がホトカプラＰＣに伝達され第１のスイッチ素子Ｓ１のゲート電圧をコントロールする。第１のスイッチ素子Ｓ１オン時の電流は図２に示すように三角波であるので第１のスイッチ素子Ｓ１のゲート電圧と第１のスイッチ素子Ｓ１の特性で決まる電流値まで第１のスイッチ素子Ｓ１の電流が増加すると、第１のスイッチ素子Ｓ１がオフとなるように正帰還がかかり第１のスイッチ素子Ｓ１はターンオフする。よって三角波のピーク電流が制御され、トランスＴに貯えられるエネルギーが制御されることにより出力電圧が一定値となる。第２のスイッチＳ２はトランスの巻線ｎｃによりトランス巻線の電圧が「・」印が負の時オンするようになっているので図１（ａ）の動作説明で示したようにリンギング時に第１のスイッチ素子Ｓ１の電圧は容易に零まで下がる。
　【００２２】
　コンデンサＣ４はターンオンのタイミングを遅らせるために接続されている。これにより第１のスイッチ素子Ｓ１の電圧がリンギングにより確実に零ボルトに下がった時点で第１のスイッチ素子Ｓ１はターンオンする。
　【００２３】
　【効果の説明】
　以上説明したように本発明によればＶ０・（ｎｐ／ｎｓ）＜Ｖｉなる条件でもスパイク電流を発生することなくまた全てのスイッチ素子のスイッチング時に於ける電圧をソフトに変化させることができ低スイッチング損失、低ノイズのフライバックコンバータが得られる。発熱が小さくまたノイズフィルタも小型に出来るのでテレビ用から通信機用にいたるまで安価で小型な電源装置を供給することができる。
【図面の簡単な説明】
　【図１】（ａ）
　本発明の基本回路図
　【図１】（ｂ）
　本発明の他の基本回路図
　【図２】
　本発明の基本回路の動作説明図
　【図３】
　本発明【図１】（ａ）の実施例
　【図４】
　従来のフライバック形ＤＣ−ＤＣコンバータ
　【図５】
　従来回路の動作説明図
　【図６】
　従来の他の回路図
　【図７】
　従来の他の回路の各部の波形例（その１）
　【図８】
　従来の他の回路の各部の波形例（その２）
　【図９】
　（図２）の動作波形の時間ｔ５に於ける、本発明の基本回路【図１】（ａ）の等価回路。
　【図１０】
　【図９】に於ける直流電圧源を削除した等価回路。
　【図１１】
　【図１０】の等価回路でスイッチＳＷを時間ｔ５でＯＮした時のコンデンサＣの電圧、電流波形。
　【符号の説明】
　Ｔ　トランス
　ｎｐ　１次巻線
　ｎｓ　２次巻線
　ｎｆ　帰還巻線
　Ｓ１　第１のスイッチ素子例えばＮチャンネルＭＯＳＦＥＴ
　Ｓ２　第２のスイッチ素子例えばＰチャンネルＭＯＳＦＥＴ
　Ｃ１　第１のスイッチ素子の寄生容量
　Ｃ２　第１のコンデンサ
　Ｃ３　第２のコンデンサ
　Ｃｐ　トランス巻線の寄生容量
　Ｃａｋ　ダイオードの寄生容量
　Ｃｄｓ　主スイッチ素子の寄生容量
　Ｃ０　平滑コンデンサ
　Ｄ０　整流ダイオード
　Ｄ１、Ｄ２　ダイオード
　Ｖｉ　入力電圧
　Ｖｏ　出力電圧
　Ｑ　主スイッチ素子
　Ｌｐ　トランスの励磁インダクタンス
　Ｒ１、Ｒ２、Ｒ３　抵抗
　ＰＣ　ホトカプラ
　Ａ　増幅器
　ｖａｓ、ｖｓ１　主スイッチ素子の電圧
　ｉｐ　トランスの励磁電流
　ｉｓ　２次電流