(57)【要約】  三相のメインコンバータ（３）の各相の交流入力線に単相のサブコンバータ（４）を直列接続して電力変換器を構成する。電力変換器を出力制御する制御装置（１２）では、サブコンバータ（４）の直流電圧が指令に追従するようにメインコンバータ（３）の直流電圧指令を調整し、メインコンバータ（３）の直流電圧が直流電圧指令に追従するように交流電流指令を生成する電流指令値演算部（２０）をＣＰＵで構成し、交流電流指令と交流電流瞬時値との偏差が小さくなるようにサブコンバータ（４）の交流側の出力電圧レベルを切り替えることで交流電流を制御する。
2010082265.tif 000002
【特許請求の範囲】
【請求項１】
交流と直流との間で電力変換を行い、直流側にそれぞれ有した各電力貯蔵器に出力するメインコンバータおよびサブコンバータを備え、上記メインコンバータの直流電圧は上記サブコンバータの直流電圧より大きく、上記メインコンバータと交流電源との間に上記サブコンバータを配置して直列接続した電力変換器と、
上記交流電源の位相に基づいて生成した第１の制御信号により上記メインコンバータを制御し、上記電力変換器に入力される交流電流の指令を演算して、該交流電流の瞬時値が上記交流電流指令に追従するように生成した第２の制御信号により上記サブコンバータを制御する制御装置とを備え、
上記制御装置は、
上記サブコンバータの直流電圧が所定の電圧指令に追従するように上記メインコンバータの直流電圧指令を調整し、該メインコンバータの直流電圧が上記直流電圧指令に追従するように上記交流電流指令を生成する電流指令演算部と、上記メインコンバータへの上記第１の制御信号を生成する第１の制御部と、上記交流電流指令と上記交流電流瞬時値との偏差が小さくなるように上記サブコンバータの交流側の出力電圧レベルを切り替える上記第２の制御信号を生成する第２の制御部とを備えたことを特徴とする電力変換装置。
【請求項２】
上記電力変換器は、交流電源からの交流電力を直流電力に変換するものであることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
上記第１の制御部は、上記交流電流指令と上記交流電流瞬時値との偏差が所定値を超えると、上記メインコンバータへの上記第１の制御信号をオフして上記交流電流瞬時値を抑制することを特徴とする請求項１に記載の電力変換装置。
【請求項４】
上記第２の制御部は、ヒステリシスコンパレータを備えて、上記交流電流瞬時値を上記交流電流指令に追従制御することを特徴とする請求項１に記載の電力変換装置。
【請求項５】
上記ヒステリシスコンパレータを、異なるヒステリシス幅を備えた２段構成としたことを特徴とする請求項４に記載の電力変換装置。
【請求項６】
上記電力変換器は、各相に上記サブコンバータを備えた三相電力変換器であり、
上記第２の制御部は、各相の上記サブコンバータの直流電圧がバランスするように、各相の上記サブコンバータの交流側出力電圧レベルを同一の増減方向にシフトさせるシフト補正信号を生成して、上記各サブコンバータへの上記第２の制御信号を補正することを特徴とする請求項１〜５のいずれかに記載の電力変換装置。
【請求項７】
上記第２の制御部は、上記シフト補正信号を所定の期間で制限して、上記第２の制御信号の補正を制限することを特徴とする請求項６に記載の電力変換装置。
【請求項８】
上記制御装置は、上記電流指令演算部のみＣＰＵで構成し、上記第１の制御部および上記第２の制御部をハードロジック回路で構成したことを特徴とする請求項１〜５のいずれかに記載の電力変換装置。
【請求項９】
メインインバータおよびサブインバータを備え、上記メインインバータの直流電圧は上記サブインバータの直流電圧より大きく、上記メインインバータと交流電源との間に上記サブインバータを直列接続して、直流電源からの直流電力を交流電力に変換し上記交流電源に連系する電力変換器と、
上記交流電源の位相に基づいて生成した第１の制御信号により上記メインインバータを制御し、上記電力変換器が出力する交流電流の指令を演算して、該交流電流の瞬時値が上記交流電流指令に追従するように生成した第２の制御信号により上記サブインバータを制御する制御装置とを備え、
上記制御装置は、
上記直流電源からの直流電力が最大となるように上記交流電流指令を生成する電流指令演算部と、上記メインインバータへの上記第１の制御信号を生成する第１の制御部と、上記交流電流指令と上記交流電流瞬時値との偏差が小さくなるように上記サブインバータの交流側の出力電圧レベルを切り替える上記第２の制御信号を生成する第２の制御部とを備えたことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、交流直流変換機能を持つ電力変換装置の制御に関するものである。
【背景技術】
【０００２】
従来の電力変換装置として回生制御可能なコンバータを以下に示す。
三相のメインコンバータの各相の交流入力線に、メインコンバータの直流電圧より小さい直流電圧を有する単相のサブコンバータの交流側を直列接続して電力変換器を構成する。そして、メインコンバータを半周期に１パルスのゲートパルスにて駆動し、サブコンバータの交流端子の発生電圧を、交流電源電圧とメインコンバータの交流端子の発生電圧との差分となるように制御する。これにより、リアクトルを大きくすることなく高調波を抑制でき、電力損失および電磁ノイズも低減できる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開ＷＯ２００７／１２９４５６
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の電力変換装置では、メインコンバータとサブコンバータとの各直流電圧を維持するように交流電流指令を生成し、交流電流が交流電流指令に追従するように電圧指令を生成してサブコンバータをＰＷＭ制御するものである。このような制御を実現する制御ハードウェアは、構成が複雑で高価なＣＰＵ（Central  Processing  Unit）と、ＣＰＵに取り込む情報の為の多数のＡ／Ｄ変換器等、複雑な周辺回路とが必要になるという問題があった。また、交流電流を電流指令に追従させる応答性はＣＰＵの能力に依存するため、高速な電流制御には、さらに高価なＣＰＵが必要であった。【０００５】
この発明は、上記のような問題点を解消するために成されたものであって、メインコンバータとサブコンバータとを直列接続した電力変換装置に対し、高価で複雑なＣＰＵを要することなく、高速な電流制御を実現することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る電力変換装置は、交流と直流との間で電力変換を行い、直流側にそれぞれ有した各電力貯蔵器に出力するメインコンバータおよびサブコンバータを備え、上記メインコンバータの直流電圧は上記サブコンバータの直流電圧より大きく、上記メインコンバータと交流電源との間に上記サブコンバータを配置して直列接続した電力変換器と、上記交流電源の位相に基づいて生成した第１の制御信号により上記メインコンバータを制御し、上記電力変換器に入力される交流電流の指令を演算して、該交流電流の瞬時値が上記交流電流指令に追従するように生成した第２の制御信号により上記サブコンバータを制御する制御装置とを備える。そして、上記制御装置は、上記サブコンバータの直流電圧が所定の電圧指令に追従するように上記メインコンバータの直流電圧指令を調整し、該メインコンバータの直流電圧が上記直流電圧指令に追従するように上記交流電流指令を生成する電流指令演算部と、上記メインコンバータへの上記第１の制御信号を生成する第１の制御部と、上記交流電流指令と上記交流電流瞬時値との偏差が小さくなるように上記サブコンバータの交流側の出力電圧レベルを切り替える上記第２の制御信号を生成する第２の制御部とを備えるものである。
【発明の効果】
【０００７】
この発明によると、第２の制御部にて、交流電流指令と上記交流電流瞬時値との偏差が小さくなるようにサブコンバータの交流側の出力電圧レベルを切り替える第２の制御信号を生成するため、電流制御に係る第２の制御部をＣＰＵ以外のハードロジック回路で構成できると共に、交流電流瞬時値を交流電流指令に追従させる高速制御が可能になる。このように、高価で複雑なＣＰＵを要することなく、高速な電流制御が実現できる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１による電力変換装置の主回路（電力変換器）の構成図である。
【図２】この発明の実施の形態１による電力変換器の動作を説明する各部の波形図である。
【図３】この発明の実施の形態１による制御装置のハードウェア構成を示す図である。
【図４】この発明の実施の形態１による制御装置の電流指令値演算回路（ＣＰＵ）の構成を示す図である。
【図５】この発明の実施の形態１による制御装置においてメインコンバータの出力制御を担う第１の制御部の構成を示す図である。
【図６】この発明の実施の形態１による制御装置においてサブコンバータの出力制御を担う第２の制御部の構成を示す図である。
【図７】この発明の実施の形態１による制御装置においてサブコンバータの出力制御を担う第２の制御部の構成の一部を示す図である。
【図８】この発明の実施の形態１による第１の制御部によるメインコンバータの制御を説明する図である。
【図９】この発明の実施の形態１による第２の制御部によるサブコンバータの制御を説明する図である。
【図１０】この発明の実施の形態１による第２の制御部によるサブコンバータの制御を説明する図である。
【図１１】この発明の実施の形態１によるサブコンバータのゲート駆動信号のパターンを示す図である。
【図１２】この発明の実施の形態１の比較例による制御装置（ＣＰＵ）の構成を示す図である。
【図１３】この発明の実施の形態１の比較例による制御装置（ＣＰＵ）の構成を示す図である。
【図１４】この発明の実施の形態２による電力変換装置の構成図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
以下、この発明の実施の形態１による電力変換装置について説明する。図１はこの発明の実施の形態１による電力変換装置の主回路である電力変換器、より具体的には、三相交流電源（系統電源）１からの電力を直流電力に変換して直流負荷２に供給する電力変換器の構成を示す図である。
図１に示すように、三相交流電力を直流電力に変換するメインコンバータ３の交流ライン側の各相に、単相フルブリッジ回路から成るサブコンバータ４および交流リアクトル５が、それぞれ接続されている。メインコンバータ３は、直流側に電力貯蔵器としてのメインコンデンサ７が接続された三相２レベルコンバータで、直流電力を交流側に回生することを想定して、ダイオードを逆並列に接続したＩＧＢＴ等の自己消弧型の半導体スイッチング素子６を用いている。
【００１０】
ここで用いる半導体スイッチング素子６はＩＧＢＴ以外にも、ＧＣＴ、ＧＴＯ、トランジスタ、ＭＯＳＦＥＴ等でも、また自己消弧機能がないサイリスタ等でも強制転流動作が可能であればよい。また、直流負荷２に図示しないインバータ回路を介してモータ等が接続されたときの回生電力の処理で、インバータ回路部にブレーキ抵抗などが付随しており、直流電力を交流系統に回生させる必要がない場合は自己消弧型半導体素子（半導体スイッチング素子６）をダイオードに置き換えてもよい。なお、メインコンバータ３の各相（Ｒ相、Ｓ相、Ｔ相）のアームを構成するＰ側、Ｎ側の各半導体スイッチング素子６を、ＲＰ、ＲＮ、ＳＰ、ＳＮ、ＴＰ、ＴＮと称す。
【００１１】
サブコンバータ４は、複数のＭＯＳＦＥＴ等の自己消弧型の半導体スイッチング素子８から成る単相フルブリッジ回路と、それぞれ独立した電力貯蔵器としてのサブコンデンサ９とを備える。この場合も、半導体スイッチング素子８はＭＯＳＦＥＴ以外にも、ダイオードを逆並列に接続したＩＧＢＴ、ＧＣＴ、ＧＴＯ、トランジスタ等でも、また自己消弧機能がないサイリスタ等でも強制転流動作が可能であればよい。また各相サブコンバータ４の交流電源側のアームをＸ側アーム、負荷側のアームをＹ側アームと称し、Ｐ側、Ｎ側の各半導体スイッチング素子８を、ＸＰ、ＸＮ、ＹＰ、ＹＮと称す。
そして、サブコンバータ４は、図示された極性に充電された直流電圧を交流端子間に任意の期間で出力（出力電圧：Vsub）することができる。具体的には直流電圧をＶとした場合、半導体スイッチング素子８のオン・オフの組合せによってVsub＝｛−Ｖ，０，＋Ｖ｝の３レベルの電圧値をサブコンバータ４の交流端子間に印加することができる。
【００１２】
また、メインコンバータ３のメインコンデンサ７の電圧Vdcを検出する電圧センサ７ａと、各相のサブコンバータ４のサブコンデンサ９の電圧Vbr、Vbs、Vbtを検出する電圧センサ９ａと、三相交流電源１から入力される各相の交流電流ｉ（ir、is、it）を検出する電流センサ１０と、三相交流電源１の位相を検出するＰＬＬ回路１１とを備える。なお、交流電流ｉは矢印の向きを正とする。
【００１３】
このように構成される電力変換器は、例えば、三相交流電源１が２００Ｖ系の交流系統で、直流出力電圧であるメインコンデンサ７の電圧Vdcが２５０Ｖ、各相のサブコンデンサ９の電圧を６０Ｖとした場合、メインコンバータ３を６００Ｖ耐圧の素子で、サブコンバータ４を１００Ｖ耐圧の素子で構成することができる。また、三相交流電源１が４００Ｖ系の交流系統で、直流出力電圧であるメインコンデンサ７の電圧Vdcが５００Ｖ、各相のサブコンデンサ９の電圧を６０Ｖとした場合、メインコンバータ３を１２００Ｖ耐圧の素子で、サブコンバータ４を１００Ｖ耐圧の素子で構成することができる。
また、交流直流変換が可能な電力変換器は、直流側が太陽光や燃料電池等のエネルギ源で交流系統へ連系し電力授受を行うものでも良い。
【００１４】
このように構成される電力変換器の動作について以下に説明する。図２は、メインコンバータ３の例えばＲ相の出力電圧Vmain、メインコンバータ３を構成する各半導体スイッチング素子６（ＲＰ、ＲＮ、ＳＰ、ＳＮ、ＴＰ、ＴＮ）のゲート駆動信号、およびＲ相サブコンバータ４の出力電圧Vsubの各波形を示す図である。ここでは、１相あたりの電圧を説明する。
図に示すように、メインコンバータ３の各半導体スイッチング素子６のゲート駆動信号は、電源相電圧の１周期に１パルスの信号（以下、１パルス信号と称す）である。Ｒ相の電源相電圧が正極性の時には、Ｐ側の半導体スイッチング素子ＲＰはオン状態、Ｎ側の半導体スイッチング素子ＲＰはオフ状態であり、Ｒ相の電源相電圧が負極性の時には、半導体スイッチング素子ＲＰはオフ状態、半導体スイッチング素子ＲＰはオン状態である。
【００１５】
電力変換器の動作の基本は、直流出力電圧であるメインコンバータ３のメインコンデンサ７の直流電圧Vdcが維持されるように、交流−直流間で電力変換を行い、そのため交流側に電源電圧と同じ電圧である正弦波電圧を発生させるように動作する。
交流電源１の仮想中性点から見たメインコンバータ３のＲ相の出力電圧Vmainは、図に示すような階段状の波形となる。Ｒ相のサブコンバータ４は、半導体スイッチング素子８を細かくオン・オフして、電源相電圧とメインコンバータ３のＲ相の出力電圧Vmainとの差電圧を出力（出力電圧：Vsub）する。なお、サブコンバータ４のスイッチング制御についての詳細は後述するが、交流電流ｉは力率１となるように制御される。
【００１６】
図３は、このような電力変換器を制御する制御装置１２のハードウェア構成を示す図である。制御装置１２は、メインコンバータ３および各相のサブコンバータ４の各半導体スイッチング素子６、８のゲート駆動信号を生成して、メインコンバータ３および各相のサブコンバータ４を制御する。なお、メインコンバータ３を制御するゲート駆動信号が第１の制御信号、各相のサブコンバータ４を制御するゲート駆動信号が第２の制御信号である。
図３に示すように、制御装置は、ＣＰＵから成り各相の交流電流指令を演算する電流指令演算部としての電流指令値演算回路２０と、コンパレータ回路３０およびロジック回路４０で構成されるハードロジック回路とで構成される。ロジック回路４０には、ＦＰＧＡ（Field  Programmable  Gate  Array）やＰＬＤ（Programmable  Logic  Device）等が用いられる。
【００１７】
コンパレータ回路３０は、電圧センサ９ａから得られる各相のサブコンデンサ９の電圧Vbr、Vbs、Vbtのアンバランスを検出するコンパレータ３１（以下、第１のコンパレータ３１と称す）と、電流センサ１０から得られる各相交流電流ir、is、itの極性を検出するコンパレータ３２（以下、第２のコンパレータ３２と称す）と、複数のヒステリシスコンパレータから成る電流瞬時値制御回路３３とを備える。電流瞬時値制御回路３３は、各相交流電流ir、is、itの瞬時値が電流指令値演算回路２０にて生成された各相の交流電流指令に追従するように、メインコンバータ３および各相のサブコンバータ４に対応する指令信号を出力する。
ロジック回路４０は、第１、第２のコンパレータ３１、３２の出力に基づいて、各相のサブコンデンサ９の電圧バランスを補正するバランス補正回路４１と、サブコンバータゲートパルス生成回路４２と、メインコンバータゲートパルス生成回路４３とを備える。
【００１８】
ＣＰＵから成る電流指令値演算回路２０の制御ハードウェアの詳細を図４に示す。この電流指令値演算回路２０は、マイコンやＤＳＰ（Digital  Signal  Processor）などを用いて構成することができる。
図に示すように、電流指令値演算回路２０は、電圧センサ９ａから得られる各相のサブコンデンサ９の電圧Vbr、Vbs、Vbt、および電圧センサ７ａから得られるメインコンデンサ７の電圧Vdcを、Ａ／Ｄコンバータを介して入力し、さらに三相交流電源１の線間電圧位相を、ＰＬＬ回路１１等、位相検出が可能なＩＣの出力信号からディジタル信号として入力する。各相のサブコンデンサ電圧Vbr、Vbs、Vbtを入力として、三相分の平均値であるサブコンデンサ平均電圧を回路２１にて計算する。そして、サブコンデンサ平均電圧がサブコンデンサ電圧指令に追従するように、即ち差分が０になるように回路２２にてＰＩ制御した出力をメインコンデンサ電圧指令に加算し、メインコンデンサ電圧指令を調整する。そして、メインコンデンサ電圧Vdcと調整後のメインコンデンサ電圧指令との差分を電流指令生成回路２４に入力する。
【００１９】
また、ＰＬＬ回路１１から入力された線間電圧位相に基づいて、各相の基準正弦波を回路２３にて演算し、該基準正弦波は電流指令生成回路２４に入力される。電流指令生成回路２４では、メインコンデンサ電圧Vdcと調整後のメインコンデンサ電圧指令との差分が回路２５に入力され、メインコンデンサ電圧Vdcが調整後のメインコンデンサ電圧指令に追従するように、即ち差分が０になるように回路２５にてＰＩ制御して交流電流指令の振幅を演算する。そして、交流電流指令の振幅に回路２３からの各相基準正弦波を乗じて各相の交流電流指令となる電流指令値を演算する。
演算された各相の交流電流指令は、Ｄ／Ａコンバータを介して電流指令値演算回路２０から出力される。
【００２０】
このように、電流指令値演算回路２０では、サブコンバータ４の直流電圧としてのサブコンデンサ平均電圧がサブコンデンサ電圧指令に追従するように、メインコンバータ３の直流電圧指令であるメインコンデンサ電圧指令を調整し、メインコンデンサ電圧Vdcがメインコンデンサ電圧指令に追従するように交流電流指令を生成する。言い換えれば、交流電流指令をコントロールすることによって、サブコンデンサ平均電圧およびメインコンデンサ電圧Vdcをそれぞれ所望の電圧に維持する。また、サブコンデンサ平均電圧を一定に制御するために、メインコンデンサ電圧指令を調整することで、サブコンバータ４は、直流部に電力供給要素を必要とせず、サブコンデンサ９のみで電圧安定化が実現できる。
また、各相の交流電流指令を基準正弦波に基づいて生成しているため、各相交流電流ir、is、itは力率１となるように制御される。
【００２１】
次に、メインコンバータ３の出力制御を担う第１の制御部と各相のサブコンバータ４の出力制御を担う第２の制御部について説明する。
第１の制御部および第２の制御部は、コンパレータ回路３０およびロジック回路４０を、メインコンバータ３の出力制御と各相のサブコンバータ４の出力制御とのそれぞれを担う機能で２つに分けた部分で、第１の制御部の詳細を図５に、第２の制御部の詳細を図６、図７に示す。
コンパレータ回路３０内の電流瞬時値制御回路３３は、第１〜第３のヒステリシスコンパレータ３３ａ〜３３ｃを備え、第１のヒステリシスコンパレータ３３ａは、第１の制御部の一部となり、第２、第３のヒステリシスコンパレータ３３ｂ、３３ｃは、第２の制御部の一部となる。なお、電流瞬時値制御回路３３では、電流指令値演算回路２０にて生成された交流電流指令と各相の交流電流とを比較して指令信号を出力するが、ここで扱う交流電流は交流電流瞬時値であり、以後、単に交流電流と記載する場合は、交流電流瞬時値を示すものとする。
【００２２】
メインコンバータ３の出力制御を担う第１の制御部は、第１のヒステリシスコンパレータ３３ａとメインコンバータゲートパルス生成回路４３とを備え、図５は、第１の制御部のＲ相部分を図示したものである。なお、Ｓ相、Ｔ相についても同様の構成である。
図５に示すように、Ｒ相のメインコンバータゲートパルス生成回路４３ｒは、１パルス信号生成回路４４と判定回路４５と電流抑制回路４６とを備えて、メインコンバータ３のＲ相の半導体スイッチング素子ＲＰ、ＲＮ用のゲート駆動信号（以下、ＲＰゲートパルス、ＲＮゲートパルスと称す）を生成する。
１パルス信号生成回路４４は、ＰＬＬ回路１１からの線間電圧位相に基づいて、電源相電圧の１周期に１パルスの信号（１パルス信号）から成るＲＰゲートパルス、ＲＮゲートパルスを生成する（図２参照）。
以下、Ｒ相の制御について説明するが、他の各相も同様である。
【００２３】
第１のヒステリシスコンパレータ３３ａは、交流電流irと電流指令値演算回路２０にて生成された交流電流指令との電流偏差が、所定のヒステリシス幅（±ｉａ）を超えると異常信号をメインコンバータゲートパルス生成回路４３ｒへ出力する。メインコンバータゲートパルス生成回路４３ｒでは、判定回路４５が第１のヒステリシスコンパレータ３３ａからの異常信号を入力として、電流極性が負の時、半導体スイッチング素子ＲＰをオフさせるＲＰ遮断信号を出力し、電流極性が正の時、半導体スイッチング素子ＲＮをオフさせるＲＮ遮断信号を出力する。電流抑制回路４６は、１パルス信号生成回路４４および判定回路４５の出力が入力され、ＲＰゲートパルス、ＲＮゲートパルスを通常時はそのまま出力し、判定回路４５からＲＰ遮断信号、ＲＮ遮断信号が入力されたときは、ＲＰゲートパルス、ＲＮゲートパルスを、その期間オフさせるよう補正して出力する。この電流抑制回路４６から出力されるＲＰゲートパルス、ＲＮゲートパルスが、メインコンバータゲートパルス生成回路４３ｒの出力となり、Ｒ相の半導体スイッチング素子ＲＰ、ＲＮを駆動制御する。
【００２４】
メインコンバータ３は、通常時は１パルス信号から成るゲート駆動信号にて制御され、交流電流irを交流電流指令に追従させる制御は、サブコンバータ４の出力制御により行っている。このサブコンバータ４の出力制御の詳細は後述するものであるが、電源電圧が瞬低や停電などで急峻に変化した場合等、サブコンバータ４の出力制御では電流制御できず、過電流に陥る場合がある。その場合、第１のヒステリシスコンパレータ３３ａにて交流電流irと交流電流指令との電流偏差がヒステリシス幅（±ｉａ）を超えたこと、即ち電流異常を検出し、上述したように、電流極性に応じて、メインコンバータ３のいずれかの半導体スイッチング素子ＲＰ、ＲＮの１パルス信号をオフにする。
【００２５】
例えば、図８に示すように、交流電流irが正の時、半導体スイッチング素子ＲＮがオンして、図示される電流経路にて電流が流れる。この時、第１のヒステリシスコンパレータ３３ａが、電流異常を検出すると、判定回路４５はＲＮ遮断信号を出力して、メインコンバータゲートパルス生成回路４３ｒが出力するＲＮゲートパルスはオフとなる。これにより、半導体スイッチング素子ＲＮがオフして交流電流irが抑制される。そして、交流電流irと交流電流指令との差分が、所定のヒステリシス幅（±ｉａ）内に抑制されると再び半導体スイッチング素子ＲＮを、元のＲＮゲートパルス（１パルス信号）通りにオンする。このように、電源電圧が急峻に変化した場合でも、過電流に至る前に電流抑制でき、運転継続することが可能になる。
【００２６】
次に、サブコンバータ４の出力制御を担う第２の制御部は、図６に示すように、第２、第３のヒステリシスコンパレータ３３ｂ、３３ｃと、サブコンバータゲートパルス生成回路４２ｒとを備える。また、図７に示すように、各相のサブコンデンサ９の電圧Vbr、Vbs、Vbtのアンバランスを検出する第１のコンパレータ３１と、各相交流電流ir、is、itの極性を検出する第２のコンパレータ３２と、第１、第２のコンパレータ３１、３２の出力に基づいて、各相のサブコンデンサ９の電圧バランスを補正するバランス補正回路４１とを備える。
なお、図７は三相全ての部分を示しているが、図６に示す構成は、便宜上、Ｒ相部分のみでり、Ｓ相、Ｔ相についても同様の構成である。以下、図６を用いる説明では、Ｒ相の制御について説明するが、他の各相も同様である。
【００２７】
図６に示すように、電流指令値演算回路２０にて生成された交流電流指令と交流電流irとの電流偏差は第２、第３のヒステリシスコンパレータ３３ｂ、３３ｃに入力される。
第３のヒステリシスコンパレータ３３ｃのヒステリシス幅（±ｉ２）は、第２のヒステリシスコンパレータ３３ｂのヒステリシス幅（±ｉ１）より広く、第１の制御部の第１のヒステリシスコンパレータ３３ａのヒステリシス幅（±ｉａ）より狭い。即ち、絶対値で比較するとｉ１＜ｉ２＜ｉａとなる。第２、第３のヒステリシスコンパレータ３３ｂ、３３ｃは、入力された電流偏差が、ヒステリシス幅を超えると異常信号を出力し、その出力はサブコンバータゲートパルス生成回路４２ｒに入力される。
【００２８】
サブコンバータ４の出力制御の基本構成を、以下に説明する。
サブコンバータ４は、フルブリッジ構成なので、直流電圧をＶとした場合、｛−Ｖ、０、＋Ｖ｝の３レベルを選択して交流側に出力する。図９（ａ）、図９（ｂ）は、交流電流指令と交流電流irとの電流偏差を横軸に、サブコンバータ４の出力電圧レベルを縦軸にして、出力電圧レベルの切替を説明する図である。この場合、第２のヒステリシスコンパレータ３３ｂを用いて、電流偏差がヒステリシス幅（±ｉ１）を超えると、交流電流irが抑制されるように出力電圧レベルを切り替える。
この出力電圧レベルの切替は、図９（ａ）のように｛−Ｖ｝、｛０｝間の切替と、図９（ｂ）のように｛０｝、｛＋Ｖ｝間の切替との２種のモードがある。このモードは、ＰＬＬ回路１１からサブコンバータゲートパルス生成回路４２ｒに入力される線間電圧位相に基づいて判定されるサブコンバータ４の出力極性に応じて決定される。そして、半導体スイッチング素子ＸＰ、ＸＮ、ＹＰ、ＹＮへのゲート駆動信号であるサブコンバータゲートパルス４８のスイッチングパターンの切替により、出力電圧レベルが切り替わる。
【００２９】
上記のように、交流電流irを交流電流指令に追従させるように出力電圧レベルを切り替えるが、電源電圧位相の変動や位相検出系の遅れ等があると、サブコンバータ４の出力極性が乱れ、交流電流irは所望の範囲を逸脱する可能性がある。電流偏差が第２のヒステリシスコンパレータ３３ｂのヒステリシス幅（±ｉ１）を超えて、出力電圧レベルを切り替えても戻らない場合の補正を図１０（ａ）、図１０（ｂ）に基づいて以下に示す。
図１０（ａ）、図１０（ｂ）は、交流電流指令と交流電流irとの電流偏差を横軸に、サブコンバータ４の出力電圧レベルを縦軸にして、出力電圧レベルの切替を説明する図である。この場合、第２のヒステリシスコンパレータ３３ｂを用いて、電流偏差がヒステリシス幅（±ｉ１）を超えると交流電流irが抑制されるように出力電圧レベルを切り替え、さらに、第３のヒステリシスコンパレータ３３ｃを用いて、電流偏差がヒステリシス幅（±ｉ２）を超えると交流電流irが抑制されるように出力電圧レベルをさらに切り替える。
【００３０】
図１０（ａ）に示すように、電流偏差がマイナス方向に増加しΔi1を超えたときに、出力電圧レベルを｛＋Ｖ｝から｛０｝に切り替えても、電流偏差（絶対値）が減少せず、増加し続けてΔi2を超えると、出力電圧レベルをさらに｛０｝から｛−Ｖ｝に切り替えて、強制的に電流極性を変化させて電流偏差（絶対値）を低減させる。また、図１０（ｂ）に示すように、電流偏差がプラス方向に増加しΔi1を超えたときに、出力電圧レベルを｛−Ｖ｝から｛０｝に切り替えても、電流偏差が減少せず、増加し続けてΔi2を超えると、出力電圧レベルをさらに｛０｝から｛＋Ｖ｝に切り替えて強制的に電流極性を変化させて電流偏差（絶対値）を低減させる。
このように、サブコンバータ４の出力制御は、交流電流指令と交流電流irとの電流偏差が小さくなるように、サブコンバータ４の交流側の出力電圧レベルを切り替える制御である。そして、このような出力電圧レベルの切り替えを行うサブコンバータゲートパルス４８がサブコンバータゲートパルス生成回路４２ｒにて生成される。
【００３１】
図６に示すように、サブコンバータゲートパルス生成回路４２ｒでは、第２、第３のヒステリシスコンパレータ３３ｂ、３３ｃの出力が、フリップフロップ回路FF1、FF2、FF3に入力され、パルス信号として出力される。フリップフロップFF1は、第２のヒステリシスコンパレータ３３ｂの出力に基づいて、出力電流制御の基本制御信号ＲＸ（以下、電流制御信号ＲＸと称す）を出力し、電流制御信号ＲＸは、サブコンバータ４のＸ側アームの駆動信号源となる。
また、ＰＬＬ回路１１からの線間電圧位相がサブコンバータゲートパルス生成回路４２ｒに入力され、回路４７にてサブコンバータ４の出力極性を判定して出力極性を切り替えるための極性制御信号ＲＹを生成する。サブコンバータ４の極性制御信号ＲＹは、サブコンバータ４のＹ側アームの駆動信号源に用いられる。なお、サブコンバータ４の出力極性は、図２で示したサブコンデンサの出力電圧Vsubを想定して位相から判定する。
【００３２】
上記電流制御信号ＲＸ、極性制御信号ＲＹから、半導体スイッチング素子ＸＰ、ＸＮ、ＹＰ、ＹＮへのゲート駆動信号であるサブコンバータゲートパルス４８は、図１１に示すようにＡ〜Ｄの４種のスイッチングパターンで決定できる。このサブコンバータゲートパルス４８の決定に先立ち、後述する各相サブコンデンサ電圧のバランス制御により得られたシフト補正信号としてのレベルシフト方向信号ＤＬＳと補正許可信号ＰＰとに基づいて、電流制御信号ＲＸ、極性制御信号ＲＹを所定のロジックで変更する。そして、フリップフロップ回路FF2、FF3から、第２、第３のヒステリシスコンパレータ３３ｂ、３３ｃの出力に基づいた電流制御信号が出力され、該出力に応じて、サブコンバータ４の出力電圧レベルをさらに切り替えて強制的に電流極性を変化させるように、サブコンバータゲートパルス４８は修正されて出力される。
【００３３】
以上のように、交流電流指令と交流電流irとの電流偏差が小さくなるように、サブコンバータ４の交流側の出力電圧レベルを切り替える制御を行う。この電流制御は各相毎に行われるのに対し、用いられる交流電流指令は、電流指令値演算回路２０において各相のサブコンデンサ電圧Vbr、Vbs、Vbtの平均値であるサブコンデンサ平均電圧を用いて演算したものである。このため制御の信頼性を高めるため、サブコンバータ４の出力制御を担う第２の制御部は、図７に示す回路構成を有して、各相のサブコンデンサ９の電圧バランスを補正する。そして、生成されたレベルシフト方向信号ＤＬＳと補正許可信号ＰＰは、各相のサブコンバータゲートパルス生成回路４２（４２ｒ）に入力され、サブコンバータゲートパルス４８は、各相のサブコンデンサ９の電圧がバランスするように出力される。
【００３４】
図７に示すように、第１のコンパレータ３１は、電圧センサ９ａから得られる各相のサブコンデンサ９の電圧Vbr、Vbs、Vbtのアンバランスを検出し、第２のコンパレータ３２は、電流センサ１０から得られる各相交流電流ir、is、itの極性を検出する。そして、第１、第２のコンパレータ３１、３２の出力と、各相のサブコンバータゲートパルス生成回路４２（４２ｒ）内で生成された各相の電流制御信号ＲＸ、ＳＸ、ＴＸ、極性制御信号ＲＹ、ＳＹ、ＴＹに基づいて、バランス補正回路４１により、レベルシフト方向信号ＤＬＳと補正許可信号ＰＰを生成する。バランス補正回路４１内では、まず、第１、第２のコンパレータ３１、３２の出力に基づいて、サブコンバータ４の全相の出力電圧レベルの正負いずれかの方向にシフトさせる要否を判定し、各相の電流制御信号ＲＸ、ＳＸ、ＴＸ、極性制御信号ＲＹ、ＳＹ、ＴＹに基づいて、実際の制御に合致したレベルシフト方向信号ＤＬＳと補正許可信号ＰＰを生成する。
【００３５】
具体的には、三相のうち、ある相のサブコンデンサ９の電圧が上限しきい値を超え、交流電流極性が負、もしくは、サブコンデンサ９の電圧が下限しきい値以下で、交流電流極性が正、即ち、交流電源１から負荷２の方向に電流が流れている条件となった時に、各相のサブコンバータ４の出力電圧レベルを各相同時にプラス方向へシフトさせる補正要と判定する。ただし、いずれかの相が｛＋Ｖ｝で出力していた場合はシフト動作しない様に修正してレベルシフト方向信号ＤＬＳを出力する。また、ある相のサブコンデンサ９の電圧が上限しきい値を超え、交流電流が正、もしくは、サブコンデンサ９の電圧が下限しきい値以下で、交流電流が負の条件となった時に、各相のサブコンバータ４の出力電圧レベルを各相同時にマイナス方向へシフトさせる補正要と判定する。ただし、いずれかの相が｛−Ｖ｝で出力していた場合はシフト動作しない様に修正してレベルシフト方向信号ＤＬＳを出力する。
【００３６】
そして、レベルシフト方向信号ＤＬＳにより、サブコンバータ４の直流電圧であるサブコンデンサ９の電圧バランスを保つ制御が為されるが、所定の時間間隔でレベルシフト動作を制限するための補正許可信号ＰＰを生成する。これは、サブコンデンサ９の電圧のバランス制御が、上述した交流電流を交流電流指令に追従させる電流制御より効果が大きく、電流制御が発散する恐れを回避するもので、バランス制御量を調節することで適切な制御が可能になる。ここで、レベルシフト動作を許可、禁止するタイミングとその時比率については、自由に設定することができる。
【００３７】
このように、サブコンデンサ９の電圧バランスが崩れた場合に、｛−Ｖ、０、＋Ｖ｝から成るサブコンバータ４の出力電圧レベルを三相同時にレベルシフトすることで、各相のエネルギ収支をコントロールして、サブコンデンサ９の電圧バランスを安定に保つことができる。そして、このようなサブコンデンサ９の電圧のバランス制御をしつつ、交流電流を交流電流指令に追従させる電流制御を行う。
【００３８】
この実施の形態では、電力変換装置は交流電力を一定の直流電力に変換するときに入力力率制御を行ういわゆる高力率コンバータ動作をするが、電源電圧の急峻な変化などの場合を除いて、サブコンバータ４の交流側の出力電圧レベルを切り替えるスイッチング制御のみで、交流電流を増加、減少させて交流電流の瞬時値を交流電流指令に追従させ、メインコンバータ３は交流電源１の位相に同期した１周期に１パルスのスイッチングのみでよい。このようにメインコンバータ３は低周波数でスイッチングし、電圧レベルの小さなサブコンバータ４を交流電流を抑制させるように高周波でスイッチングして、交流電流の瞬時値制御を行うため、ＣＰＵの能力に依らず高速な電流制御が実現できる。また、サブコンバータ４による交流電流の瞬時値制御は、２種のヒステリシス幅を用いた２段構成のヒステリシスコンパレータ３３ｂ、３３ｃを用いるため、電源電圧に擾乱が生じた場合でも、安定して電流制御を継続することができ、制御の信頼性が向上する。
【００３９】
そして、サブコンバータ４の出力制御では電流制御できず、さらに電流偏差が（±ｉａ）を超えて大きくなると、メインコンバータ３の１パルス信号をオフにして過電流を抑制するため、電源電圧が瞬低や停電などで急峻に変化した場合等でも制御不能に陥ることなく、電力変換装置の運転を継続することが出来る。
また、サブコンバータ４の交流側の出力電圧レベルを切り替えるスイッチング制御は、三相のサブコンデンサ９の電圧をバランスさせるように出力電圧レベルをシフトさせる補正を施して行うため、各相のサブコンデンサ電圧がバランスして所定電圧に維持される。
【００４０】
またこのような制御は、上述したように、交流電流指令を生成する電流指令値演算回路２０以外の部分である、第１、第２の制御部を、コンパレータ回路３０およびロジック回路４０で構成されるハードロジック回路に集約して構成できる。このため、電流指令値演算回路２０のみをＣＰＵで構成すればよく、高価で複雑なＣＰＵを要することがなく、さらに、ＣＰＵに取り込む情報の数が少ないためＡ／Ｄ変換器の数が低減でき、周辺回路の構成も簡便となる。従って、安価で簡便な制御装置１２で、高速で信頼性の高い電流制御が実現できる。
【００４１】
また、メインコンバータ３は低周波数でスイッチングし、電圧レベルの小さなサブコンバータ４を交流電流を抑制させるように高周波でスイッチングする構成であるため、交流リアクトル５も小型で良く、サブコンバータ４の半導体スイッチング素子の素子耐圧については、メインコンバータ３に使用する素子耐圧の５分の１程度の素子で良いので、オン抵抗の小さい低耐圧の素子で構成できる。
【００４２】
次に、仮に制御装置をＣＰＵのみで構成した場合の制御ハードウェアの比較例を図１２、図１３に示す。
図１２、図１３に示す制御装置５０は、各相のサブコンデンサ９の電圧Vbr、Vbs、Vbt、メインコンデンサ７の電圧Vdc、および各相交流電流ir、is、itをＡ／Ｄコンバータを介して入力し、さらに三相交流電源１の位相θを、ＰＬＬ回路１１の出力信号からディジタル信号として入力する。
メインコンバータ３用の制御では、１パルス信号生成回路６２が、ＰＬＬ回路１１からの位相θに基づいて、電源相電圧の１周期に１パルスの信号から成るゲート駆動信号を生成する。
【００４３】
サブコンバータ４側の制御では、各相のサブコンデンサ電圧Vbr、Vbs、Vbtを入力として、三相分の平均値であるサブコンデンサ平均電圧を回路５１にて計算する。そして、サブコンデンサ平均電圧がサブコンデンサ電圧指令に追従するように、即ち差分が０になるようにサブコンデンサ電圧制御回路５２にてＰＩ制御した出力をメインコンデンサ電圧指令に加算し、メインコンデンサ電圧指令を調整する。そして、メインコンデンサ電圧Vdcが調整後のメインコンデンサ電圧指令に追従するように、即ち差分が０になるようにメインコンデンサ電圧制御回路５３にてＰＩ制御して交流電流指令の振幅５４を演算する。また、ＰＬＬ回路１１から入力された位相θに基づいて、各相の基準正弦波を演算し、該各相基準正弦波を交流電流指令振幅５４に乗じて各相の交流電流指令５５を演算する。
【００４４】
次に、各相の交流電流指令５５と入力された各相交流電流ir、is、itを比較し、電流偏差が０となるように交流電流制御回路５６にてフィードバック制御を行う。また、サブコンバータ４の出力電圧指令５８は、フィードバック制御とは別に、電源位相θとメインコンデンサ電圧Vdcから演算によって推定し、フィードフォワード項として電流制御出力５７に加算する。さらに、各相のサブコンデンサ電圧Vbr、Vbs、Vbtと回路５１にて計算した平均値との差を演算して、その差が最小となるようにサブコンデンサ電圧バランス制御回路５９にて制御した出力に基づいて演算した零相電圧６０をサブコンバータ４の出力電圧指令５８に重畳する。
電流制御出力５７には、零相電圧６０が重畳された出力電圧指令５８が加算されて、これらの制御項を合わせて、サブコンバータ４のサブコンデンサ電圧Vbr、Vbs、Vbtで正規化し、ＰＷＭ回路６１にて三角波ＰＷＭ制御によるゲート駆動信号を生成する。
【００４５】
この比較例による制御装置５０では、メインコンバータ３は、常に１パルス信号で制御されるため、サブコンバータ４のみで電流制御し、電源電圧が瞬低等の異常時には、制御範囲を逸脱する恐れがある。またサブコンバータ４は、各相交流電流ir、is、itが交流電流指令５５に追従するように生成された出力電圧指令によりＰＷＭ制御される。このようにＣＰＵのみで制御装置５０を構成するため、ＣＰＵは複雑で高価なものとなる。また、交流電流を交流電流指令５５に追従させる応答性はＣＰＵの能力に依存するため、高速な電流制御には、さらに高価なＣＰＵが必要となる。また、各相交流電流ir、is、itもＣＰＵに取り込んでいるため、Ａ／Ｄ変換器の数も多くなる。
【００４６】
これに対し、上述したこの発明の実施の形態による制御装置１２では、安価なＣＰＵを用いた簡便な構成にでき高速制御が実現できるものである。
【００４７】
実施の形態２．
次に、この発明の実施の形態２による電力変換装置について説明する。
上記実施の形態１では、交流電力を直流電力に変換するコンバータを示したが、同様の構成を有する電力変換器を、直流電力を交流電力に変換するインバータとして用いることもできる。
図１４はこの発明の実施の形態２による電力変換装置の構成を示す図である。図に示すように、電力変換装置は、太陽電池や燃料電池などの直流電源２００からの直流電力を交流電力に変換して三相の電力系統である交流電源２１０に連系する。主回路は、上記実施の形態１と同様の回路構成を有する電力変換器１００と、電力変換器１００の前段に設けられた平滑コンデンサ１１０およびＤＣ／ＤＣコンバータ１１１とを有し、電力変換器１００を出力制御する制御装置２２０とＤＣ／ＤＣコンバータ１１１を制御する制御器１１２とを備える。
【００４８】
電力変換器１００は、平滑コンデンサ１０５の直流電力を交流電力に変換する三相２レベルインバータから成るメインインバータ１０１の交流ライン側の各相に、単相フルブリッジ回路から成るサブインバータ１０２およびリアクトル１０３が、それぞれ接続されて構成される。メインインバータ１０１は、例えば、ダイオードを逆並列に接続したＩＧＢＴ等の自己消弧型の半導体スイッチング素子１０４を用いる。また、サブインバータ１０２は、複数のＭＯＳＦＥＴ等の自己消弧型の半導体スイッチング素子１０６から成る単相フルブリッジ回路と、それぞれ独立した電力貯蔵器としてのサブコンデンサ１０７とを備える。なお、１０５ａはメインインバータ１０１の入力直流電圧となる平滑コンデンサ１０５の電圧Vdcを検出する電圧センサ、１０７ａは各相のサブコンデンサ１０７の電圧Vbr、Vbs、Vbt、１０８は各相の交流出力電流ir、is、itを検出する電流センサ、１０９は各相の交流出力電圧を検出する電圧センサ、１１０ａは、直流電源１００の出力直流電圧を平滑する平滑コンデンサ１１０の電圧を検出する電圧センサ、１１３は、直流電源１００の出力電流を検出する電流センサである。
【００４９】
制御器１１２は、電流センサ１１３および電圧センサ１１０ａから得られる、直流電源１００の出力電流および出力電圧に基づいて、直流電源１００が所定の電圧および電力を出力するようにＤＣ／ＤＣコンバータ１１１を制御する。この場合、直流電源１００を太陽電池で構成し、太陽電池から最大電力を出力させる最大電力点制御を行う。各相のサブインバータ１０２の出力電圧は、メインインバータ１０１の各相出力電圧に重畳され、リアクトル１０３を介して交流電圧が出力される。出力が交流電源２１０に連系されるので、出力電圧は交流電源２１０と同等の電圧および位相になるように制御される。また、交流電流は、ＤＣ／ＤＣコンバータ１１１により直流電源１００から最大電力が出力されるように演算された振幅に基づいて、電力系統である交流電源２１０の力率が１で連系するように制御される。
【００５０】
この場合も、制御装置２２０は、上記実施の形態１と同様に、交流電流指令を生成する電流指令演算部をＣＰＵで構成し、交流電源２１０の位相に基づいてメインインバータ１０１を制御する第１の制御信号を生成する第１の制御部と、交流電流指令と交流電流瞬時値との偏差が小さくなるようにサブインバータ１０２の交流側の出力電圧レベルを切り替える第２の制御信号を生成する第２の制御部とを備える。この場合、交流電流指令の生成方法が異なるが、その他の制御については、上記実施の形態１と同様であり、上記実施の形態１と同様の効果が得られる。
【図１】
2010082265.tif 000003
【図２】
2010082265.tif 000004
【図３】
2010082265.tif 000005
【図４】
2010082265.tif 000006
【図５】
2010082265.tif 000007
【図６】
2010082265.tif 000008
【図７】
2010082265.tif 000009
【図８】
2010082265.tif 000010
【図９】
2010082265.tif 000011
【図１０】
2010082265.tif 000012
【図１１】
2010082265.tif 000013
【図１２】
2010082265.tif 000014
【図１３】
2010082265.tif 000015
【図１４】
2010082265.tif 000016
【国際調査報告】
2010082265.tif 000017
2010082265.tif 000018
2010082265.tif 000019
2010082265.tif 000020