(57)【要約】  シグナルインテグリティーの向上，装置の小型化等を実現する。半導体集積回路部１１と光配線部２１とのそれぞれは、互いに対面する面の間に設けられた接続部３１によって、電気的に接続されている。光配線部２１には電気配線２３が設けられている。この光配線部２１の電気配線２３を、半導体集積回路部１１に設けられた複数の回路ブロックＣＢの間を電気的に接続するグローバル配線として機能させる。
2010038871.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路部と、
前記半導体集積回路部に対面して配置されており、光導波路、前記光導波路内または前記光導波路に隣接して設置された光能動素子および電気配線を有する光配線部と、
前記光配線部と前記半導体集積回路部とにおいて互いに対面する面の間に設けられており、前記光配線部と前記半導体集積回路部とを電気的に接続する接続部と
を含む半導体装置。
【請求項２】
前記半導体集積回路部は、複数の回路ブロックに分割されており、
前記光配線部の電気配線は、前記半導体集積回路部に設けられた前記複数の回路ブロックの間を電気的に接続するグローバル配線の少なくとも一部として設けられている、請求項１に記載の半導体装置。
【請求項３】
前記光配線部の電気配線は、前記半導体集積回路部に電気的に接続された電源配線とグランド配線との少なくとも一方を含む、請求項１に記載の半導体装置。
【請求項４】
前記光配線部の電気配線は、データ信号とクロック信号との少なくとも一方の電気信号を、前記半導体集積回路部に伝送するように構成されている、請求項１に記載の半導体装置。
【請求項５】
前記半導体集積回路部は、
前記半導体集積回路部と前記光配線部とが対面する方向に沿うように設けられたビア配線を含み、
前記半導体集積回路部に設けられた半導体素子と前記光配線部とを、前記ビア配線が電気的に接続している、請求項１に記載の半導体装置。
【請求項６】
前記光配線部は、
前記光配線部と前記半導体集積回路部とが対面する方向に沿うように設けられたビア配線を含み、
前記光能動素子と前記電気配線と前記半導体集積回路部とを、前記ビア配線が電気的に接続している、請求項１に記載の半導体装置。
【請求項７】
前記光能動素子は、前記光導波路にて伝送された光信号を電気信号に変換し、前記電気信号が、前記接続部を介して前記半導体集積回路部へ出力される、請求項１記載の半導体装置。
【請求項８】
前記光能動素子は、前記接続部を介して伝えられる、前記半導体集積回路部からの電気信号を光信号に変換し、前記光信号が前記光導波路において伝送される、請求項１２に記載の半導体装置。
【請求項９】
前記光能動素子が、前記接続部を介して伝えられる前記半導体集積回路部からの電気信号により、前記光導波路を通る光のオン／オフおよび光路の切替えを行う光スイッチ素子である、請求項１に記載の半導体装置。
【請求項１０】
前記光配線部においては、前記電気配線が、当該光導波路が延在する平面方向に沿うように、前記光導波路のコアの位置、または前記コアに対して前記半導体集積回路部に対面する側の位置に、または、前記半導体集積回路に対面する側の反対側の位置に形成されている、請求項１に記載の半導体装置。
【請求項１１】
前記光配線部は受動素子を更に含み、前記光配線部に設けられた電気配線が、前記受動素子に電気的に接続されている、請求項１に記載の半導体装置。
【請求項１２】
前記接続部は、前記半導体集積回路部に設けられた電気接続パッドと、前記光配線部に設けられた電気接続パッドとを用いて、前記半導体集積回路部と前記光配線部とを電気的に接続しており、
前記半導体集積回路部に設けられた電気接続パッドと、前記光配線部に設けられた電気接続パッドとのそれぞれは、当該電気接続パッドのまま、又は、少なくとも一方の電気接続パッド上にバンプが形成された状態において、直接接続、又ははんだ材、導電性接着材、および、異方性導電接着フィルムのいずれかを介して電気的に接続されている、請求項１に記載の半導体装置。
【請求項１３】
前記光配線部は、光が入出力される光入出力面が少なくとも１つ側面に設けられており、当該光配線部の光入出力面が、前記半導体集積回路部の側面より外側へはみ出るように配置されている、請求項１に記載の半導体装置。
【請求項１４】
前記光配線部は、前記光導波路の光路を前記半導体集積回路部に対面する方向と反対方向に切り替え、前記光配線部の前記半導体集積回路部に対面する方向と反対側の面から光の入出力を行う光路変換部を少なくとも１つ有する、請求項１に記載の半導体装置。
【請求項１５】
前記光配線部は、前記半導体集積回路部に対面している一方の面に対して反対側の他方の面に、導電性の外部端子が設けられている、請求項１に記載の半導体装置。
【請求項１６】
前記外部端子は、前記光能動素子または、前記電気配線または、前記光配線部を貫き前記接続部に直接つながる貫通ビアに電気的に接続している、請求項１５に記載の半導体装置。
【請求項１７】
前記外部端子が、インターポーザ基板またはマザーボードに電気的に接続されている、請求項１５に記載の半導体装置。
【請求項１８】
前記半導体集積回路部は１つ、前記光配線部は複数であり、
前記１つの半導体集積回路部に、当該複数の光配線部が電気的に接続されている、請求項１に記載の半導体装置。
【請求項１９】
前記半導体集積回路部は複数、前記光配線部は１つであり、
前記１つの光配線部に、当該複数の半導体集積回路部が電気的に接続されている、請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関する。特に、本発明は、半導体集積回路部に光配線部が接続部によって電気的に接続されており、光配線部が、光導波路と、その光導波路内または光導波路に隣接して設置された光能動素子とを有する半導体装置に関する。
【背景技術】
【０００２】
半導体集積回路においては、集積度が向上されており、配線幅の微細化や素子の小型化がなされている。そして、これに伴い、処理情報量が増加しており、信号伝送においては、配線本数の増加や、伝送速度が増加してきている。【０００３】
このため、電気信号の伝送においては、シグナルインテグリティー（信号品質）の劣化が生ずる場合がある。【０００４】
具体的には、信号遅延や、信号間のスキュー、ジッターの増加、また、配線間におけるクロストークなどの不具合が発生する場合がある。【０００５】
特に、伝送速度が速くなり、信号伝送に必要な周波数帯域が高くなっているので、電気信号においては、配線を集中定数回路から定数分布回路として扱う必要が生じている。このため、インピーダンスミスマッチによる信号の反射、材料起因による信号の減衰が生じる等の不具合が顕在化してきている。また、これらに起因して、電磁雑音の放出をもたらす場合があると共に、これとは逆に、電磁雑音の影響を受け易くなる場合がある。【０００６】
この他に、リーク電流や動作周波数の上昇に伴う消費電力が増加することに対応するために、チップの動作電圧を低電圧化することや、一つのチップに複数のコアを設けることがなされている。これにより、動作周波数を上昇させずに、処理能力を向上させることが実現されている。しかしながら、これに起因して、伝送信号の振幅幅が小さくなり、また、チップ内の信号伝送距離が長くなる傾向にある。【０００７】
その対策として、差動伝送を適用すること、配線ごとに波形信号の補正をすること、配線間での信号の位相調整をすること、グローバル配線にリピーター回路を挿入し信号遅延を防止すること等が、行われている。【０００８】
このような対策は、ある程度の信号振幅、配線長までは有効である。しかし、配線本数の増加をもたらし、電気配線の占有面積の増加や、付加回路による消費電力の増加、回路面積の増加を引き起こす場合がある。このため、チップ間信号伝送における配線本数の増加は、インターポーザ基板上やマザーボード上の電気配線の設計に、大きな影響を与えている。【０００９】
これらの不具合に対応するために、光信号による伝送を、ＬＳＩチップ内やチップ間での信号伝送に使用する提案がなされている（例えば、特許文献１，特許文献２参照）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】国際公開２００４／０１０１９２号公報
【特許文献２】特許３８７０９７６号
【発明の概要】
【００１１】
しかしながら、チップ内での光信号伝送方法においては、光導波路や光素子を、半導体チップの製造において同時に形成することが、設計ルールや使用材料の適合性を考慮すると、困難な場合が多い。このためチップの製造工程の増加や、製品歩留まりの低下が生じ、製造効率が低下および製造コストが増加する場合がある。また、光素子を設けるために、他の回路を設ける面積が減少し、チップの処理能力が低下する場合もある。
【００１２】
加えて、チップ間での光信号伝送においては、光電変換素子や光変調素子を別デバイスとしてチップの近傍に設けることが必要であるため、これらとチップとの間の信号伝送が、電気信号にて行われることになる。この電気信号の伝送は、少なくともＬＳＩチップサイズよりも長い距離になるので、上述したような不具合が生じ、光信号による伝送の効果が損なわれる場合がある。また、この間の電気信号の伝送に用いられる、インターポーザ基板やマザーボードの電気配線設計も必要になる。特に、電気伝送に対する光伝送の優位性は、伝送速度が高速である場合に発揮されるが、この場合には、上記の電気伝送線路の設計が困難になる。
【００１３】
上記のように、従来では、製造上および性能上の観点から光信号の伝送を用いることが困難な場合があり、信号遅延、信号間のスキュー、ジッターの増加、また、配線間におけるクロストークなどのシグナルインテグリティーの劣化を十分に抑制することが困難であった。
【００１４】
また、高性能ＬＳＩにおいては、グローバル配線の配線長が増加することに起因して、グローバル配線層の巨大化、ＲＣ遅延の増加、また、これに伴う消費電力の増加などの不具合が生ずる場合がある。そして、ＬＳＩチップの高性能化に伴ってＩ／Ｏ端子が増加しており、これに対応するために、装置が大型化する場合がある。
【００１５】
本発明はかかる問題点に鑑みてなされたものて、その目的は、製造効率の低下と製造コストの増加の防止、および、電気配線設計の容易化が可能であって、シグナルインテグリティーの向上，装置の小型化，消費電力の削減を容易に実現可能な半導体装置を提供することにある。
【００１６】
本発明の一実施の形態による半導体装置は、半導体集積回路部と、半導体集積回路部に対面して配置されており、光導波路、光導波路内または光導波路に隣接して設置されている光能動素子および電気配線を有する光配線部と、光配線部と半導体集積回路部とにおいて互いに対面する面の間に設けられており、光配線部と半導体集積回路部とを電気的に接続する接続部とを含む。
【００１７】
好適には、半導体集積回路部は、複数の回路ブロックに分割されており、光配線部の電気配線は、半導体集積回路部に設けられた複数の回路ブロックの間を電気的に接続するグローバル配線の少なくとも一部として、設けられている。
【００１８】
好適には、光配線部の電気配線は、半導体集積回路部に電気的に接続された電源配線とグランド配線との少なくとも一方を含む。
【００１９】
好適には、光配線部の電気配線は、データ信号とクロック信号との少なくとも一方の電気信号を、半導体集積回路部に伝送するように構成されている。
【００２０】
好適には、半導体集積回路部は、半導体集積回路部と光配線部とが対面する方向に沿うように設けられたビア配線を含み、半導体集積回路部に設けられている半導体素子と、光配線部とを、ビア配線が電気的に接続している。
【００２１】
好適には、光配線部は、光配線部と半導体集積回路部とが対面する方向に沿うように設けられたビア配線を含み、光能動素子と電気配線と半導体集積回路部とを、ビア配線が電気的に接続している。
【００２２】
好適には、光能動素子は、光導波路にて伝送された光信号を電気信号に変換し、当該変換された電気信号が、接続部を介して、半導体集積回路部へ出力される。
【００２３】
好適には、光能動素子は、接続部を介して伝えられる、半導体集積回路部からの電気信号を光信号に変換し、当該変換された光信号が光導波路において伝送される。
【００２４】
好適には、光能動素子が、接続部を介して伝えられる、半導体集積回路部からの電気信号により、光導波路を通る光のオン／オフや、光路の切替を行う光スイッチ素子である。
【００２５】
好適には、光配線部においては、電気配線が、当該光導波路が延在する平面方向に沿うように、光導波路のコアの位置、またはコアに対して半導体集積回路部に対面する側の位置に、または、半導体集積回路に対面する側の反対側の位置に形成されている。
【００２６】
好適には、光配線部は、受動素子を、さらに含み、当該光配線部に設けられた電気配線が、当該受動素子に電気的に接続されている。
【００２７】
好適には、接続部は、半導体集積回路部に設けられた電気接続パッドと、光配線部に設けられた電気接続パッドとを用いて、半導体集積回路部と光配線部とを電気的に接続しており、半導体集積回路部に設けられた電気接続パッドと、光配線部に設けられた電気接続パッドとのそれぞれは、当該電気接続パッドのまま、又は、少なくとも一方の電気接続パッド上にバンプが形成された状態において、直接接続、又は、はんだ材、導電性接着材、および、異方性導電接着フィルムのいずれかを介して電気的に接続されている。
【００２８】
好適には、光配線部は、光が入出力される光入出力面が少なくとも1 つ側面に設けられており、当該光配線部の光入出力面が、半導体集積回路部の側面より外側へ、はみ出るように配置されている。
【００２９】
好適には、光配線部は、光導波路の光路を半導体集積回路部に対面する方向と反対方向に切り替え、光配線部の半導体集積回路部に対面する方向と反対側の面から光の入出力を行う光路変換部を少なくとも１つ有する。
【００３０】
好適には、光配線部は、半導体集積回路部に対面している一方の面に対して反対側の他方の面に、導電性の外部端子が設けられている。
【００３１】
好適には、外部端子は、光能動素子または、電気配線または、光配線部を貫き接続部に直接つながる貫通ビアに電気的に接続している。
【００３２】
好適には、外部端子が、インターポーザ基板またはマザーボードに電気的に接続されている。
【００３３】
好適には、半導体集積回路部は、１つであり、光配線部は、複数であり、当該１つの半導体集積回路部に、当該複数の光配線部が電気的に接続されている。
【００３４】
好適には、半導体集積回路部は、複数であり、光配線部は、１つであり、当該１つの光配線部に、当該複数の半導体集積回路部が電気的に接続されている。
【００３５】
本発明の一実施の形態によれば、製造効率の低下と製造コストの増加の防止、および、電気配線設計の容易化が可能であって、シグナルインテグリティーの向上，装置の小型化，消費電力の削減等を容易に実現可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態１に係る半導体装置を表す断面図である。
【図２】図１の半導体装置の平面図である。
【図３】図１の半導体装置の要部を拡大して表した断面図である。
【図４】半導体集積回路部の回路構成を表すブロック図である。
【図５】光配線部の一例について、模式的に示した平面図である。
【図６】光ファイバーを半導体装置の光配線部に光学的に結合させる様子を表す図である。
【図７】光ファイバーを半導体装置の光配線部に光学的に結合させる様子を表す図である。
【図８】本発明の実施の形態２に係る半導体装置を表す断面図である。
【図９】図８の半導体装置の平面図である。
【図１０】本発明の実施の形態３に係る半導体装置を表す断面図である。
【図１１】本発明の実施の形態４に係る半導体装置を表す断面図である。
【図１２】本発明の実施の形態５に係る半導体装置を表す断面図である。
【図１３】図１２の半導体装置の平面図である。
【図１４】図１２の半導体装置の要部を拡大して表した断面図である。
【図１５】光ファイバーを半導体装置の光配線部に光学的に結合させる様子を表す図である。
【図１６】光ファイバーを半導体装置の光配線部に光学的に結合させる様子を表す図である。
【図１７】本発明の実施の形態６に係る半導体装置を表す断面図である。
【図１８】本発明の実施の形態７に係る半導体装置を表す断面図である。
【図１９】本発明の実施の形態８に係る半導体装置を表す断面図である。
【図２０】本発明の実施の形態９に係る半導体装置を表す断面図である。
【図２１】本発明の実施の形態１０に係る半導体装置の要部を拡大して表す断面図である。
【発明を実施するための形態】
【００３７】
以下、図面を参照をして本発明の実施の形態を説明する。
【００３８】
＜実施の形態１＞
［全体構成］
図１および図２は本発明の実施の形態１に係る半導体装置１の構成を表すものであり、図１はその断面構成、図２は平面構成を表すものである。
【００３９】
図３は半導体装置１の要部の断面構成を拡大したもので、ここではＸａ−Ｘｂ部分の断面と、Ｘａ−Ｘｂ部分とは異なるＸｃ−Ｘｄ部分の断面とを示している。図４は半導体装置１の回路構成を表すものである。
【００４０】
この半導体装置１は、半導体集積回路部１１と、光配線部２１と、接続部３１とを有している。
【００４１】
また、この半導体装置１は、図４に示したように複数の回路ブロックＣＢを含んでいる。この回路ブロックＣＢは、例えば、メモリ回路ＣＢｍ、第１の演算回路ＣＢ１および第２の演算回路ＣＢ２により構成されている。詳細については後述するが、メモリ回路ＣＢｍ、第１の演算回路ＣＢ１および第２の演算回路ＣＢ２のそれぞれは、半導体集積回路部１１の基板１１ｓの面に配置されている。半導体装置１には、図４に示したように入出力インターフェースＩＦが設けられている。この入出力インターフェースＩＦは、例えば、第１の演算回路ＣＢ１および第２の演算回路ＣＢ２のそれぞれに電気的に接続されており、信号の入出力を実施する。
【００４２】
メモリ回路ＣＢｍと第１の演算回路ＣＢ１との間、および、メモリ回路ＣＢｍと第２の演算回路ＣＢ２との間は、いわゆるグローバル配線ＧＨ１，ＧＨ２を用いて、信号の伝送がなされるように構成されている。
【００４３】
本実施の形態では、光配線部２１が、このグローバル配線ＧＨ１，ＧＨ２の機能を含むように構成されており、各回路ブロックＣＢ間での信号の伝送が、この光配線部２１を介してなされるように構成されている。
【００４４】
例えば、メモリ回路ＣＢｍと第１の演算回路ＣＢ１との間の信号の伝送が、光配線部２１の光導波路２５において光信号を伝送することによってなされるように、半導体装置１が構成されている。つまり光配線部２１の光導波路２５が、グローバル配線ＧＨ１として設けられている。
【００４５】
また、メモリ回路ＣＢｍと第２の演算回路ＣＢ２との間の信号の伝送は、光配線部２１の電気配線２３を用いてなされるように、半導体装置１が構成されている。つまり光配線部２１の電気配線２３の少なくとも一部が、グローバル配線ＧＨ２として設けられている。
【００４６】
［各部の構成］
次に、半導体集積回路部１１について説明する。
【００４７】
半導体集積回路部１１は、図１に示したように光配線部２１に対面して配置されている。この半導体集積回路部１１は、光配線部２１に対面する上面側に接続部３１が設けられており、この接続部３１を介して光配線部２１に電気的に接続している。
【００４８】
半導体集積回路部１１の光配線部２１に対面する上面とは反対側の下面にはインターポーザ基板５１が配置されており、半導体集積回路部１１とインターポーザ基板５１とはワイヤボンディングＷＢによって電気的に接続されている。半導体集積回路部１１は、例えばＤＡＦ（ダイ・アタッチメント・フィルム）を用いてインターポーザ基板５１上に搭載される。
【００４９】
半導体集積回路部１１の平面形状は図２に示したように矩形状であり、その周辺部分にはワイヤボンディング用の複数の電気接続パッド１１ｗが設けられている。電気接続パッド１１ｗは、図１に示したようにワイヤボンディングＷＢによってインターポーザ基板５１の電気接続パッド５１ｗに電気的に接続されている。
【００５０】
電気接続パッド１１ｗ，５１ｗは、例えば５〜９０μｍ□サイズのアルミ合金パッドであるが、その他、純アルミを用いて形成されていてもよい。
【００５１】
これら電気接続パッド１１ｗ，５１ｗは、例えば、Ｎｉ／Ｐｄ／ＡｕからなるＵＢＭ（アンダーバリアメタル）バンプ（図示せず）が形成されている。このＵＢＭバンプは、亜鉛置換、無電解Ｐｄめっき、および無電解Ａｕめっきによって、例えば、Ｎｉが約７μｍ厚、Ｐｄが約０．０５μｍ厚、Ａｕが約０．０５μｍ厚になるように形成されている。ここでは、Ｎｉが２μｍ厚以上、Ｐｄが約０．０５μｍ厚以上、Ａｕが約０．０５〜０．４μｍ厚になるように、ＵＢＭバンプを形成することが好適である。
【００５２】
なお、光配線部２１との接合において、Ｓｎが主体のはんだ材料を用いる場合には、このＳｎが、接合後に、ＵＢＭバンプのＡｕと合金を形成し、接合強度が低下する場合がある。このため、Ａｕの膜厚を厚くするのは好適ではない。しかし、ワイヤボンディングＷＢにおいては、逆にＡｕワイヤー接合が適切に形成されるため、Ａｕの膜厚がある程度厚い方が好ましい。よって、Ａｕの膜厚を、例えば０．１μｍ程度に形成することが好ましい。
【００５３】
上記のワイヤボンディングＷＢは、インターポーザ基板５１以外に、マザーボードに接合するように、用いてもよい。
【００５４】
図３に示したように、本実施の形態においては、半導体集積回路部１１は、半導体素子１２と電気配線１３とを有する。
【００５５】
半導体集積回路部１１の半導体素子１２は、図３に示したように、シリコンによって形成された半導体基板１１ｓの主面に、複数が設けられている。半導体素子１２は、上述した回路ブロックＣＢ（図４）を構成し、入力された電気信号について処理を行い、その処理した電気信号を出力する。
【００５６】
半導体集積回路部１１の電気配線１３は、図３に示したように、半導体基板１１ｓの主面に、複数が設けられている。電気配線１３は多層配線構造を有し、半導体素子１２に電気的に接続されている。つまり、半導体基板１１ｓの面においては、複数の層間絶縁膜Ｓｚが積層されており、その複数の層間絶縁膜Ｓｚのそれぞれに電気配線１３が設けられている。
【００５７】
電気配線１３は導電材料によって形成されており、この電気配線１３により半導体素子１２へ入力する電気信号を伝送する。電気配線１３はまた、半導体素子１２において処理されて出力される電気信号を伝送する。すなわち、半導体素子１２において処理された電気信号が、電気配線１３によって接続部３１を介して光配線部２１へ伝送される。
【００５８】
本実施の形態においては、電気配線１３は、図３に示したように、ビア配線１３ｂを含むように形成されている。
【００５９】
このビア配線１３ｂは、図３に示したように、各層間絶縁膜Ｓｚを貫通するように形成されており、半導体集積回路部１１と光配線部２１とが対面するｚ方向に沿うように設けられている。ここでは、複数のビア配線１３ｂが、ｚ方向において積層されている。そして、この複数のビア配線１３ｂは、半導体素子１２と光配線部２１とを電気的に接続する。つまり、複数のビア配線１３ｂは、半導体素子１２の直上において、半導体素子１２が光配線部２１に電気的に接続するように設けられている。なお、ここでは、応力が半導体素子１２に直接かかることを避けるために、ビア配線１３ｂの位置を、半導体素子１２の直上からわずかにずらしてもよい。
【００６０】
半導体集積回路部１１においては、図３に示したように、半導体集積回路部１１において光配線部２１に対面する上面に複数の電気接続パッド１４が設けられている。この電気接続パッド１４は導電材料によって形成されており、接続部３１を介して、光配線部２１に電気的に接続されている。
【００６１】
続いて、光配線部２１について説明する。
【００６２】
光配線部２１は、図１に示したように半導体集積回路部１１に対面して配置されている。この光配線部２１は、半導体集積回路部１１に対面する面の側に接続部３１が設けられており、この接続部３１を介して半導体集積回路部１１に電気的に接続している。この光配線部２１は、半導体集積回路部１１と同様にシリコンベースの基材によって形成されており、熱膨張係数が互いに同様である。このため、光配線部２１と半導体集積回路部１１との接合後においては、アンダーフィラーの充填は必要がない。
【００６３】
光配線部２１の側面には、図２に示したように、光信号などの光が入出力される光入出力面Ｓａが設けられている。光入出力面Ｓａは半導体集積回路部１１の側面Ｓｂよりも外側へはみ出るように配置されている。光配線部２１の平面形状は矩形状である。
【００６４】
光配線部２１は図３に示したように、光素子２２、電気配線２３および光導波路２５を有し、半導体集積回路部１１における信号の伝送の少なくとも一部を光導波路２５において光信号を伝送することによって実施する。
【００６５】
光配線部２１の光導波路２５は、図３に示したように、コア２５ａおよびクラッド２５ｂ，２５ｂ’を有している。
【００６６】
コア２５ａは、図３に示したように、ｘ方向において延在して形成されており、光信号の伝送が行われる。なお、図３では示していないが、コア２５ａの延在する方向は、ｘｙ平面内であれば、どの方向でもよい。
【００６７】
また、クラッド２５ｂ，２５ｂ’は、ｘ方向に延在するコア２５ａを周囲に設けられている。これらクラッド２５ｂ，２５ｂ’は、コア２５ａよりも低い屈折率の材料を用いて形成されている。このためクラッド２５ｂ，２５ｂ’においては、光をコア２５ａに閉じ込めて、コア２５ａの延在する方向へ伝送することができる。
【００６８】
本実施の形態においては、光導波路２５には光素子２２が内蔵されており、光信号はコア２５ａから光素子２２に入力される。また、光信号が光素子２２からコア２５ａに出力される。
【００６９】
光配線部２１の電気配線２３は、図３に示したように、光導波路２５をｚ方向において挟むように、複数が形成されている。ここでは、電気配線２３は、光導波路２５のｘｙ面上において、ｘ方向に延在する光導波路２５と同様に、そのｘ方向へ延在するように形成されている。電気配線２３の、光導波路２５の側とは反対側の面は、絶縁材料からなる保護層Ｈｓにより被覆されている。つまり、電気配線２３は、コア２５ａにおいて半導体集積回路部１１に対面する面側と、その半導体集積回路１１に対面する面に対して反対側の面に形成されている。なお、図３では示していないが、電気配線２３は、ｘｙ平面内であれば、どの方向に延在してもよい。また、電気配線２３は、光導波路２５のコア２５ａと交差していなければ、コア２５ａの高さの位置に設けてもよい。
【００７０】
この電気配線２３は導電材料によって形成されており、電気接続パッド２４に電気的に接続されている。ここでは、電気配線２３は、電気接続パッド２４を介して接続部３１に電気的に接続されており、光電気変換素子２２ａによって変換された電気信号を、接続部３１を介して半導体集積回路部１１へ伝送する。
【００７１】
複数の電気配線２３の間にはビア配線２３ｋが設けられている。このビア配線２３ｋは、光配線部２１と半導体集積回路部１１とが対面するｚ方向に沿うように、導電材料によって形成されており、その電気配線２３の両者に電気的に接続されている。また、このビア配線２３ｋは、光素子２２と電気配線２３と半導体集積回路部１１とを、電気的に接続している。このビア配線２３ｋは、図３に示したように、光導波路２５のコア２５ａ以外の部分であって、光配線部２１の両面の間においてを接続するように形成されている。ここでは、ビア配線２３ｋは、光導波路２５が延在するｘ方向に対して垂直なｚ方向において、光導波路２５を貫通している。
【００７２】
なお、詳細については後述するが、電気配線２３は、半導体集積回路部１１へ電源を供給する電源配線や、グランド（ＧＮＤ）配線として形成されている。また、この他に、電気配線２３は、データ信号、クロック信号などの電気信号を伝送するために、適宜、利用できる。また、ビア配線２３ｋは、接続部３１に直接的に接続されるように、構成されていてもよい。
【００７３】
光配線部２１の光素子２２は、図３に示したように、例えば、光電気変換素子２２ａ，電気光変換素子２２ｂ，光スイッチ素子２２ｃなどの光能動素子を含み、各部が光導波路２５に内蔵されている。各素子２２ａ，２２ｂ，２２ｃは、図３に示したように、光導波路２５の下部に位置する電気配線２３に電気的に接続されている。なお、図３が断面図であるので重なって見えるが、各素子２２ａ，２２ｂ，２２ｃの接続端子は、互いに電気的に分離されている（後述の図５参照）。
【００７４】
光電気変換素子２２ａは、例えば、プラズモンアンテナ型フォトダイオード，フォトダイオードであって、光導波路２５にて伝送された光信号を電気信号に変換する。この光電気変換素子２２ａによって変換された電気信号は、接続部３１を介して半導体集積回路部１１へ出力される。
【００７５】
電気光変換素子２２ｂは、例えば、レーザーダイオード，マッハツェンダー型の光変調素子，ＰＮダイオード型光変調器であって、電気信号を光信号に変換する。本実施の形態においては、電気光変換素子２２ｂは、例えば、半導体集積回路部１１から接続部３１を介して入力された電気信号を光信号に変換する。この電気光変換素子２２ｂによって変換された光信号が、光導波路２５において伝送される。
【００７６】
光スイッチ素子２２ｃは、接続部３１を介して伝えられる、半導体回路部１１からの電気信号により、光導波路２５を通る光のオン／オフや、光路の切替を行うように構成されている。この光スイッチ素子２２ｃは、光ゲートスイッチ素子、光路切替素子などであって、熱光学効果や電気光学効果、磁気光学効果を利用したものを用いることができる。
【００７７】
図３に示したように、光素子２２として、電気的な接続をもたない光受動素子２２ｄが設けられている。
【００７８】
また、上記の他に、光素子２２としては、下記に示すものを設けてもよい。
波長変換素子、光合分岐器、光合分波器、光減衰素子、波長選択素子、光散乱素子、グレーティングカップラ、リング共振器型フィルタ、マルチモード干渉型光結合器、光路変換素子、スポットサイズ変換素子
【００７９】
また、この他に、光配線部２１においては、図３に示したように、受動素子Ｊｓが設けられている。例えば、コンデンサ、インダクタ、抵抗素子などが、この受動素子Ｊｓとして設けられており、電気配線２３に電気的に接続されている。これにより、電気ノイズの除去、電圧および電流変動の防止、配線インピーダンスの調整、配線の終端、特定の周波数成分の通過またはバイパス、および、デカップリングが行われる。この受動素子Ｊｓは、チップ部品を埋め込むことによって設けてもよい。また、この他に、ＣｏＰ（Ｃｈｉｐ  ｏｎ  Ｐａｒｔｓ）の形態で搭載してもよい。
【００８０】
光配線部２１の、半導体集積回路部１１に対面する下面には、図３に示したように複数の電気接続パッド２４が設けられている。電気接続パッド２４は導電材料によって形成されている。これら複数の電気接続パッド２４は、接続部３１を介して半導体集積回路部１１の電気接続パッド１４に電気的に接続されている。
【００８１】
次に、光配線部２１の一例について詳細に説明する。
【００８２】
図５は光配線部２１の一例を模式的に表したものである。
【００８３】
この光配線部２１には、光導波路２５１，２５２が、上記において示した光導波路２５の一例として設けられている。
【００８４】
光配線部２１には、また、電気配線２３１，２３２，２３３，２３４，２３５が、電気配線２３の一例として設けられている。詳細については後述するが、電気配線２３１，２３２は出力信号を伝送し、電気配線２３３，２３４は入力信号を伝送する。電気配線２３５はＧＮＤ線として機能する。
【００８５】
光配線部２１には、ビア配線２６１ａ，２６１ｂ，２６２ａ，２６２ｂ，２６３ａ〜ｅがビア配線２３ｋの一例として設けられている。詳細については後述するが、ビア配線２６１ａ，２６１ｂは出力信号を伝送し、ビア配線２６２ａ，２６２ｂは入力信号を伝送する。ビア配線２６３ａ〜ｅはＧＮＤ線として機能する。
【００８６】
光配線部２１には、また、光電気変換素子２２１，２２２が光電気変換素子２２ａの一例として設けられている。光電気変換素子２２１，２２２のそれぞれは、例えば、フォトダイオードなどの受光器である。
【００８７】
光配線部２１には、電気光変換素子２２３，２２４が電気光変換素子２２ｂの一例として設けられている。電気光変換素子２２３は、例えば、ダイオードレーザなどの光源であり、電気光変換素子２２４は、例えば、マッハツェンダー型の光変調器である。
【００８８】
更に、光配線部２１には、光分岐素子２２５が光受動素子２２ｄの一例として設けられている。光分岐素子２２５は、例えば、リング共振器型フィルタなどの光合分岐器である。その他、光受動素子２２ｄとしては、マルチモード干渉型光結合器、光合分波器などを設けることができる。
【００８９】
次に、図５の上部について説明する。
【００９０】
図５の上部においては、光導波路２５１は、光配線部２１のｘｙ面において、光電気変換素子２２１と電気光変換素子２２３との間に介在するようにｘ方向に延在している。この光導波路２５１は、光電気変換素子２２１と電気光変換素子２２３とを光学的に接続している。電気変換素子２２１は、一方の端子が電気配線２３１を介してビア配線２６１ａに電気的に接続され、他方の端子が電気配線２３５を介してビア配線２６３ａ〜２６３ｅに電気的に接続されている。電気光変換素子２２３は、一方の端子が電気配線２３３を介してビア配線２６２ａに電気的に接続され、他方の端子が電気配線２３５を介してビア配線２６３ａ〜２６３ｅに電気的に接続されている。
【００９１】
この図５の動作は以下のとおりである。まず、電気信号がビア配線２６２ａから電気配線２３３を介して電気光変換素子２２３へ入力され、この電気光変換素子２２３によって光信号へ変換される。電気光変換素子２２３によって変換された光信号は、光導波路２５１により伝送されて光電気変換素子２２１へ入力され、この光電気変換素子２２１によって電気信号に変換される。この電気信号は電気配線２３１を介してビア配線２６１へ出力される。このように、図５の上部では、光配線部２１の内部において、光導波路２５１が光の伝送を行うように構成されている。
【００９２】
続いて、図５の下部について説明する。
【００９３】
図５の下部では、光導波路２５２は、光配線部２１の左端部と右端部との間にてｘ方向へ延在する部分を含み、左端部にて外部から入力された光が、右端部にて外部へ出力されるように構成されている。光導波路２５２にてｘ方向へ延在する部分には、電気光変換素子２２４と光分岐素子２２５とが設置されている。光導波路２５２は、光をｘ方向と異なる方向へ伝送する部分を含み、この部分の一端が光分岐素子２２５に光学的に接続され、他端が光電気変換素子２２２に光学的に接続されている。光電気変換素子２２２は、一方の端子が電気配線２３２を介してビア配線２６１ａに電気的に接続され、他方の端子が電気配線２３５を介してビア配線２６３ａ〜２６３ｅに電気的に接続されている。電気光変換素子２２４は、一方の端子が電気配線２３４を介してビア配線２６２ｂに電気的に接続され、他方の端子が電気配線２３５を介してビア配線２６３ａ〜２６３ｅに電気的に接続されている。
【００９４】
図５の下部の動作は以下のとおりである。まず、光導波路２５２の左端部において外部から光が入力され、その光が電気光変換素子２２４に入力する。電気光変換素子２２４では、ビア配線２６２から電気配線２３４を介して入力された電気信号に基づいて、その光が変調される。変調された光は、光導波路２５２により伝送されて光分岐素子２２５へ入力され、この光分岐素子２２５において分岐される。ここでは、光分岐素子２２５によって分岐された光の一部が光電気変換素子２２２へ伝送される。光分岐素子２２５によって分岐された光の残りの一部は、光導波路２５２の右端部において外部へ出力される。
【００９５】
次に、接続部３１について説明する。
【００９６】
この接続部３１は、図１に示したように、光配線部２１と半導体集積回路部１１とにおいて互いに対面する面の間に、設けられている。この接続部３１は導電材料によって形成されており、光配線部２１と半導体集積回路部１１とを電気的に接続している。例えば、接続部３１ははんだバンプであって、光配線部２１の上面に設けられた電気接続パッド２４と、半導体集積回路部１１の電気接続パッド１４との間に介在している。
【００９７】
本実施の形態においては、接続部３１は、例えば、光配線部２１の電気接続パッド２４に設けたはんだバンプを溶融し、半導体集積回路部１１の電気接続パッド１４に接合することによって形成される。これにより半導体集積回路部１１に光配線部２１を実装する１次実装がなされる。つまり、光配線部２１と、半導体集積回路部１１とのぞれぞれにを、別個に形成した後、その両者を接続部３１が電気的に接続するように実装することで、半導体装置１が形成される。
【００９８】
はんだバンプとしては、例えば、ＡｕＳｎバンプが用いられる。例えば、このＡｕＳｎバンプは、Ａｕ：Ｓｎ＝８０ｗｔ％：２０ｗｔ％になるように、メッキ条件が調整されて形成される。この他に、Ｓｎ−Ａｇ−Ｃｕ系などにように、Ｓｎを主体とした、はんだ材料を用いることもできる。ただし、この場合には、Ｓｎの酸化膜を除去するために、フラックスが必要になるので、接合後においては、このフラックスを除去するために洗浄する必要が生ずる。フリップチップボンダーを用いて、上記の１次実装をすることができる。
【００９９】
図６および図７は、光ファイバーＯＦを、半導体装置１の光配線部２１に光学的に結合させる様子を表したものである。
【０１００】
まず、図６に示したように、光ファイバーＯＦを光配線部２１に対して位置合わせする。
【０１０１】
ここでは、光配線部２１の、光信号などの光が入出力される光入出力面Ｓａに、光ファイバーＯＦの、光が入出力される光入出力面Ｓｃを対面させる。
【０１０２】
具体的には、コアＯＦａとクラッドＯＦｂと被覆ＯＦｃとを有する光ファイバーＯＦを準備する。ここでは、コアＯＦａの周囲にクラッドＯＦｂが設けられており、そのクラッドＯＦｂの周囲に被覆ＯＦｃが設けられた光ファイバーＯＦを準備する。
【０１０３】
その後、光入出力面Ｓａのコア２５ａが設けられた部分と、光入出力面ＳｃのコアＯＦａが設けられた部分とが対面するように、光ファイバーＯＦを光配線部２１に位置合わせする。
【０１０４】
次に、図７に示したように光ファイバーＯＦを光配線部２１に光学的に結合させる。
【０１０５】
ここでは、光入出力面Ｓｃが光入出力面Ｓａに接触するように、光ファイバーＯＦを光配線部２１に移動させる。
【０１０６】
次いで、光配線部２１の光入出力面Ｓａにおけるコア２５ａが設けられた部分と、光ファイバーＯＦの光入出力面ＳｃにおけるコアＯＦａが設けられた部分とを、光学的に結合させる。なお、光ファイバーのコア径は、シングルモードファイバであってもよく、波長１５５０ｎｍ用の場合には、約１０μｍである（波長７８０ｎｍ用は約５μｍ）。この光ファイバーのコア径よりも光導波路のコア径が小さい場合には、光結合効率の向上のために、光導波路の端部付近にスポットサイズ変換部を設けることが一般的に行われる。
【０１０７】
以上のように、本実施の形態においては、半導体集積回路部１１と光配線部２１とのそれぞれは、互いに対面する面の間に設けられた接続部３１によって、電気的に接続されている。光配線部２１には、更に、電気配線２３が設けられている。この光配線部２１の電気配線２３は、半導体集積回路部１１に設けられた複数の回路ブロックＣＢの間を電気的に接続するグローバル配線の少なくとも一部として機能するように設けられている。
このように、本実施の形態は、半導体集積回路部１１の側にグローバル配線として機能する電気配線を形成せずに、光配線部２１にグローバル配線として機能する電気配線２３を形成している。このため、本実施の形態は、グローバル配線層の巨大化、ＲＣ遅延の増加、また、これに伴う消費電力の増加などの不具合が生ずることを、防止することができる。特に、光伝送の場合、電気伝送では不可能な波長多重伝送が可能になり、これを用いた場合、配線層の削減、チップの小型化に大きく貢献できる。また、これにより、チップ製造における、使用部材の削減、およびプロセスの削減、歩留まりの向上につながる。更に、これと共に、本実施の形態は、高速伝送への対応および電源供給の安定化の対応が容易に可能になる。そして、半導体集積回路部１１においてはプロセスやデザインルールの制約によって作製が困難であった素子が、光配線部２１においては、容易に作製可能であるので、本実施の形態は、特性の向上を容易に実現できる。
【０１０８】
より具体的には、本実施の形態は、以下の効果を奏することができる。
（１）半導体集積回路部１１と光配線部２１とが別構成であるため、光配線部２１の形成が容易である。また、半導体集積回路部１１と光配線部２１が電気接続だけであるため、その接続が容易である。このため半導体集積回路部１１の光伝送を容易に実現できる。
（２）グローバル配線を光配線部２１に設けることで、半導体集積回路部１１の製造工程からグローバル配線工程を削減または削除可能である。よって、製作コストの削減と製作納期の短縮が可能となる。
（３）グローバル配線の設計ルールが、半導体集積回路部１１側の設計ルールに引きずられることが無いので、より最適な設計が可能となる。例えば、半導体集積回路部１１上に断面積の大きな配線を形成することは、応力ひずみなどが、直接微細な半導体素子に伝わるためできないが、光配線部２１にならば、その形成が可能となる。
（４）グローバル配線のレイアウトが、半導体集積回路部１１側の配置の制約を受けにくくなるので、より最適な設計が可能となる。
（５）グローバル配線と一緒に受動素子の作りこみが容易であり、伝送品質の向上が可能である。
【０１０９】
なお、光配線部２１の電気配線２３を、本実施の形態のようにグローバル配線として用いる際において、下記の場合には、上記の効果を、より好適に奏することができる。
（ａ）隣接する回路ブロックＣＢなど、比較的、近距離の伝送をする場合
（ｂ）設計上、光伝送部を形成する事が困難な場合
（ｃ）特定の電圧、電流、電力で伝送、またはそれらを供給する必要がある場合
（ｄ）伝送速度が低速の場合
【０１１０】
また、本実施の形態においては、光配線部２１は、光信号などの光が入出力される光入出力面Ｓａが側面に設けられており、この光配線部２１の光入出力面Ｓａが、半導体集積回路部１１の側面Ｓｂよりも外側へ、はみ出るように配置されている。このため、本実施の形態は、図６および図７に示したように、光ファイバーＯＦを光配線部２１に容易に位置合わせすることができるので、両者の光学的結合を的確に行うことができる。また、本実施の形態においては、実装時においてアンダーフィラー材等を用いる際に、光入出力面Ｓａにアンダーフィラー材等が濡れあがることがなく、また、アンダーフィラー材等によって形成されたフィレットと光ファイバーＯＦとが干渉することが無い。よって、安定した光結合を実現できる。
【０１１１】
また、本実施の形態においては、半導体集積回路部１１は、半導体基板１１ｓの面に半導体素子１２が形成されており、この半導体素子１２に電気的に接続されている電気配線１３が、半導体基板１１ｓの面に形成されている。この電気配線１３には、半導体集積回路部１１と光配線部２１とが対面するｚ方向に沿うようにビア配線１３ｂが設けられている。このビア配線１３ｂは、半導体素子と光配線部とを電気的に接続している。つまり、半導体素子１２の直上において光配線部２１に電気的に接続されている。このため、本実施の形態は、半導体素子１２から光配線部２１までの間の距離が短いので、高速伝送を好適に実現することができる。
【０１１２】
また、本実施の形態においては、光配線部２１は、光導波路２５にて伝送された光信号を電気信号に変換する光電気変換素子２２ａを含み、光電気変換素子２２ａによって変換された電気信号が、接続部３１を介して、半導体集積回路部１１へ出力される。また、光配線部２１は、電気信号を光信号に変換する第１の電気光変換素子２２ｂを含み、この電気光変換素子２２ｂによって変換された光信号が光導波路２５において伝送される。
本実施の形態では、電気光変換素子２２ｂが電気信号を光信号に変換し、光電気変換素子２２ａが、この電気光変換素子２２ｂによって変換され、光導波路２５において伝送された光信号を電気信号に変換する。ここでは、半導体集積回路部１１から接続部３１を介して入力された電気信号を電気光変換素子２２ｂが光信号に変換し、光導波路２５により伝送された光信号を、光電気変換素子２２ａが電気信号に変換する。その電気信号が接続部３１を介して半導体集積回路部１１に出力される。このため、本実施の形態は、電気信号を光信号に変換して、クロック分配、データ転送を行うことが可能であるので、半導体集積回路部１１内のクロック分配用の伝送線、回路ブロック間の高速データ伝送を実現することができる。
【０１１３】
また、本実施の形態においては、光配線部２１の電気配線２３は、光導波路２５上または光導波路２５内に形成されている。ここでは、光導波路２５は、電気絶縁材料を用いて形成されている。このように、本実施の形態では、光導波路２５を層間絶縁膜として利用して電気配線２３が形成されている。このため、本実施の形態は、製造工程を低減可能であるので、効率的な製造を実現することができる。また、本実施の形態は、グローバル配線を光配線部２１の作成と同時に行えるので、製造コストの削減と製造納期の短縮が可能である。
【０１１４】
なお、必要に応じて一部のグローバル配線を半導体集積回路部に形成することを、妨げるものではない。
【０１１５】
＜実施の形態２＞
図８および図９は、本発明の実施の形態２に係る半導体装置１の構成を表すものである。図８は半導体装置１の断面図、図９は半導体装置１の上面図である。図８は、図９の上段部分の断面を表している。
【０１１６】
本実施の形態においては、光配線部２１が複数設けられている点が、実施の形態１と異なる。この点を除き、本実施の形態は実施の形態１と同様であるので、重複する部分については、記載を省略する。
【０１１７】
本実施の形態においては、光配線部２１として、図８および図９に示したように、第１の光配線部２１ａ、第２の光配線部２１ｂおよび第３の光配線部２１ｃが設けられている。
【０１１８】
光配線部２１ａ，２１ｂ，２１ｃは半導体集積回路部１１の上面に配置されている。光配線部２１ａ，２１ｂ，２１ｃは、半導体集積回路部１１に対面する面の側に接続部３１が設けられており、この接続部３１を介して半導体集積回路部１１に電気的に接続している。
【０１１９】
以上のように、本実施の形態は、光配線部２１が複数であって、１つの半導体集積回路部に、この複数の光配線部２１が配置されている。この点を除き、実施の形態１と同様の構成である。このため、本実施の形態は、実施の形態１と同様な効果を奏することができる。
【０１２０】
＜実施の形態３＞
図１０は本発明の実施の形態３に係る半導体装置１の構成を表すものである。
【０１２１】
本実施の形態では半導体集積回路部１１が複数設けられている。また、インターポーザ基板５１に対する、半導体集積回路部１１と光配線部２１との位置関係が、実施の形態１と異なる。この光配線部２１とインターポーザ基板５１とがワイヤボンディングＷＢによって電気的に接続されている。これらの点を除き、本実施の形態は、実施の形態１と同様であり、重複する部分については記載を省略する。
【０１２２】
本実施の形態においては、半導体集積回路部１１として、第１の半導体集積回路部１１ａおよび第２の半導体集積回路部１１ｂが設けられている。
【０１２３】
半導体集積回路部１１ａ，１１ｂは光配線部２１に対面して配置され、この光配線部２１に対面する面の側に接続部３１が設けられており、この接続部３１を介して光配線部２１に電気的に接続している。
【０１２４】
光配線部２１は、インターポーザ基板５１とワイヤボンディングＷＢを介して電気的に接続するように構成されている。例えば、ワイヤボンディング用電気接続パッド（図示無し）が光配線部２１の上面の周辺に設けられており、この電気接続パッドを用いて上記の電気的な接続がなされている。
【０１２５】
以上のように、本実施の形態は、複数の半導体集積回路部１１を有し、これら複数の半導体集積回路部１１が１つの光配線部２１に電気的に接続されている。この点を除き、本実施の形態は、実施の形態１と同様な構成である。このため、本実施の形態では、半導体集積回路部１１ａ，１１ｂの複数のチップ間において、クロック分配、および、データ伝送を行うことが可能であり、実施の形態１と同様な効果を奏することができる。
【０１２６】
＜実施の形態４＞
図１１は本発明の実施の形態４に係る半導体装置１の構成を表すものである。
【０１２７】
本実施の形態においては、光配線部２１が複数設けられている点が、実施の形態１と異なる。この点を除き、本実施の形態は実施の形態１と同様であり、重複する部分については記載を省略する。
【０１２８】
本実施の形態においては、光配線部２１として第１の光配線部２１ａおよび第２の光配線部２１ｂが設けられている。
【０１２９】
光配線部２１ａ，２１ｂは半導体集積回路部１１の上面に配置されている。
【０１３０】
光配線部２１ａは、半導体集積回路部１１に対面する面の側に接続部３１が設けられており、この接続部３１を介して半導体集積回路部１１に電気的に接続している。具体的には、はんだバンプが接続部３１として設けられており、このはんだバンプを介して、光配線部２１ａと半導体集積回路部１１とが電気的に接続されている。
【０１３１】
光配線部２１ｂは光配線部２１ａの上面に設けられている。光配線部２１ｂは、光配線部２１ａに対面する面の側に接続部３１が設けられており、この接続部３１を介して光配線部２１ａに電気的に接続している。具体的には、はんだバンプが、接続部３１として設けられており、このはんだバンプを介して光配線部２１ａと光配線部２１ｂとが電気的に接続されている。
【０１３２】
以上のように、本実施の形態では、複数の光配線部２１が設けられ、これら複数の光配線部２１が互いに積み重なるように、１つの半導体集積回路部１１に配置されている。この点を除き、本実施の形態は実施の形態１と同様な構成を有し、実施の形態１と同様の効果を奏することができる。
【０１３３】
＜実施の形態５＞
図１２および図１３は、本発明の実施の形態５に係る半導体装置１の構成を表すものである。図１２は半導体装置１の断面図、図１３は半導体装置１の上面図である。
【０１３４】
図１４は半導体装置１の要部を拡大して表したものであり、Ｘ１−Ｘ２部分の断面と、Ｘ１−Ｘ２部分とは異なるＸ３−Ｘ４部分の断面とを示している。
【０１３５】
図１２から図１４に示したように、本実施の形態の半導体装置１は、実施の形態１と同様に、半導体集積回路部１１、光配線部２１および接続部３１を有しているが、インターポーザ基板５１に対する、半導体集積回路部１１と光配線部２１との位置関係が、実施の形態１とは異なる。また、本実施の形態では、実施の形態１と異なり外部端子４１が設けられる一方ワイヤボンディングＷＢが設けられていない。これらの点を除き、本実施の形態は、実施の形態１と同様であり、重複する部分については記載を省略する。
【０１３６】
まず、半導体集積回路部１１について説明する。
【０１３７】
半導体集積回路部１１は、図１２に示したように光配線部２１に対面して配置されている。半導体集積回路部１１は、光配線部２１に対面する下面の側に接続部３１が設けられており、この接続部３１を介して光配線部２１に電気的に接続されている。本実施の形態においては、実施の形態１の場合と異なり、半導体集積回路部１１は、光配線部２１を介在して、インターポーザ基板５１に対面するように配置されている。
【０１３８】
半導体集積回路部１１は、図１３に示したように平面形状が矩形であるが、実施の形態１と異なり、複数のワイヤボンディング用電気接続パッド１１ｗが形成されていない。
【０１３９】
半導体集積回路部１１には、図１４に示したように実施の形態１と同様の各部が設けられている。
【０１４０】
次に、光配線部２１について説明する。
【０１４１】
光配線部２１は、図１２に示したように、半導体集積回路部１１に対面して配置されている。この光配線部２１は、半導体集積回路部１１に対面する上面の側に接続部３１が設けられており、この接続部３１を介して半導体集積回路部１１に電気的に接続している。この光配線部２１は、実施の形態１と同様に、半導体集積回路部１１における信号の伝送の少なくとも一部を、光導波路において光信号を伝送することによって実施するように構成されている。
【０１４２】
この光配線部２１には、図１３に示したように、光信号などの光が入出力される光入出力面Ｓａが側面に設けられている。光配線部２１は、この光配線部２１の光入出力面Ｓａが、半導体集積回路部１１の側面Ｓｂよりも外側へはみ出るように配置されている。この光配線部２１の平面形状は矩形である。
【０１４３】
本実施の形態においては、光配線部２１は、図１４に示したように、実施の形態１と異なり外部端子４１が設けられていることを除き、各部材が実施の形態１と同様に設けられている。
【０１４４】
外部端子４１は、図１２に示したように、光配線部２１において半導体集積回路部１１に対面している一方の面に対して反対側の他方の面に設けられている。この外部端子４１は導電材料によって形成されており、光配線部２１とインターポーザ基板５１とを半導体集積回路部１１とを電気的に接続する。例えば、外部端子４１は、はんだバンプであって、光配線部２１において下面に設けられた電気接続パッド２４と、インターポーザ基板５１に設けられた電気接続パッド（図示なし）との間に介在して設けられており、互いを電気的に接続している。
【０１４５】
本実施の形態では、外部端子４１は、例えば光配線部２１の電気接続パッド２４に設置したはんだバンプを溶融し、インターポーザ基板５１に接合されることによって、形成される。これにより１次実装によって半導体集積回路部１１に光配線部２１が実装されたものを、インターポーザ基板５１に接合して２次実装がなされる。
【０１４６】
この２次実装においては、はんだバンプが、１次実装において用いたものよりも、溶融温度が低いものを用いることが好適である。
【０１４７】
例えば、Ｓｎ−Ａｇ−Ｃｕ系のはんだ材料を用いた場合には、２次実装は、２７０℃程度の温度にて実施されるため、１次実装においては、溶融温度が２８０℃程度であるＡｕＳｎバンプ（Ａｕ：Ｓｎ＝８０ｗｔ％：２０ｗｔ％）を用いることが好適である。このようにすることで、１次実装における固定状態を、好適に、維持させることができる。
【０１４８】
なお、外部端子４１は、インターポーザ基板５１以外に、マザーボードに接合するように用いてもよい。
【０１４９】
この外部端子４１では、例えば、電気信号が入力され、その電気信号が、電気接続パッド２４，電気配線２３，ビア配線２３ｋを、順次、伝送される。その電気信号は、上方の電気配線２３および電気接続パッド２４を介して、半導体集積回路部１１へ伝送される。ここでは、光素子２２および光導波路２５を介在させずに、この外部端子４１から入力された電気信号が、各部を介して、半導体集積回路部１１へ直接的に伝送される。なお、外部端子４１は、光配線部２１を貫いて形成された貫通ビア（図示なし）に電気的に接続するように構成し、接続部３１に直接的に接続してもよい。
【０１５０】
光配線部２１の光電気変換素子２２ａは、実施の形態１と同様に、例えば、プラズモンアンテナ型フォトダイオードであって、光導波路２５にて伝送された光信号を電気信号に変換する。本実施の形態においては、光電気変換素子２２ａは、例えば、外部端子４１から入力された電気信号が電気光変換素子２２ｂによって変換され、光導波路２５において伝送された光信号を受けて、電気信号に変換する。また、電気光変換素子２２ｂは、実施の形態１と同様に、例えば、レーザーダイオードであって、電気信号を光信号に変換する。本実施の形態においては、電気光変換素子２２ｂは、例えば、外部端子４１から入力された電気信号を光信号に変換する。また、電気光変換素子２２ｃは、実施の形態１と同様に、例えば、マッハツェンダー型の光変調素子であって、光導波路２５において伝送されて入力された光信号を変調し、光導波路２５へ出力する。光素子２２として光スイッチ素子が設けられ、外部端子４１に接続している場合には、その光スイッチ素子は、例えば、外部端子４１からの電気信号により、光導波路２５を通る光のオン／オフや、光路の切替えを行う。
【０１５１】
図１５および図１６は本実施の形態において、光ファイバーＯＦを、半導体装置１の光配線部２１に光学的に結合させる様子を表したものである。
【０１５２】
まず、図１５に示したように、光ファイバーＯＦを、光配線部２１に対して位置合わせする。
【０１５３】
ここでは、光配線部２１において光信号などの光が入出力される光入出力面Ｓａに、光ファイバーＯＦにおいて光が入出力される光入出力面Ｓｃを対面させることによって、この位置合わせを実施する。
【０１５４】
具体的には、コアＯＦａ，クラッドＯＦｂおよび被覆ＯＦｃを有する光ファイバーＯＦの準備をする。ここでは、コアＯＦａの周囲にクラッドＯＦｂが設けられており、そのクラッドＯＦｂの周囲に被覆ＯＦｃが設けられた光ファイバーＯＦを準備する。
【０１５５】
次に、光入出力面Ｓａのコア２５ａが設けられた部分と、光入出力面ＳｃのコアＯＦａが設けられた部分とが対面するように、光ファイバーＯＦを光配線部２１に位置合わせする。
【０１５６】
次いで、図１６に示したように、光ファイバーＯＦを光配線部２１に光学的に結合させる。
【０１５７】
ここでは、光ファイバーＯＦの光入出力面Ｓｃが光配線部２１の光入出力面Ｓａに接触するように、光ファイバーＯＦを、光配線部２１に移動させる。
【０１５８】
次に、光配線部２１における光入出力面Ｓａのコア２５ａが設けられた部分と、光ファイバーＯＦにおける光入出力面ＳｃのコアＯＦａが設けられた部分とを、光学的に結合させる。
【０１５９】
以上のように、本実施の形態では、光配線部２１において、半導体集積回路部１１に対面している一方の面に対して反対側の他方の面に、外部端子４１が設けられている。半導体集積回路部１１においては、高性能化に伴ってＩ／Ｏ端子が増加して装置が大型化する場合があるが、本実施の形態のように、光配線部２１の他方の面に外部端子４１を設けることで、装置の小型化を容易に実現することができる。つまり、フリップチップボンディング法や、Ｃ４（Ｃｏｎｔｒｏｌｌｅｄ  Ｃｏｌｌａｐｓｅ  Ｃｈｉｐ  Ｃｏｎｎｅｃｔｉｏｎ）ボンディング法を適用可能であるため、この効果を容易に奏することができる。これと共に、本実施の形態では、高速伝送への対応および電源供給の安定化の対応が容易に可能になる。また、半導体集積回路部１１においてはプロセスやデザインルールの制約によって作製が困難であった素子が、光配線部２１においては容易に作製可能であるので、本実施の形態は、特性の向上を容易に実現できる。更に、本実施の形態においては、インターポーザ基板やマザーボードを介した電気伝送線路を用いないため、高速電気伝送線路の設計や、高周波特性の優れた材料を用いる必要がなくなり、好適である。
【０１６０】
＜実施の形態６＞
図１７は本発明の実施の形態６に係る半導体装置１の構成を表すものである。
【０１６１】
本実施の形態においては、接続部３１が実施の形態５と異なる。この点を除き、本実施の形態は実施の形態５と同様であり、重複部分の記載を省略する。
【０１６２】
接続部３１は、光配線部２１と半導体集積回路部１１とにおいて互いに対面する面の間に設けられている。この接続部３１は導電性樹脂を用いて形成されており、光配線部２１と半導体集積回路部１１とを電気的に接続する。接続部３１は異方性導電接着シートを用いて形成されていてもよい。
【０１６３】
本実施の形態は、接続部３１が導電性樹脂を用いて形成されている点を除き、実施の形態５と同様な構成であり、実施の形態５と同様な効果を奏することができる。
【０１６４】
＜実施の形態７＞
図１８は本発明の実施の形態７に係る半導体装置１の構成を表すものである。
【０１６５】
本実施の形態においては、光配線部２１が複数設けられている点が、実施の形態５と異なる。この点を除き、本実施の形態は実施の形態５と同様であり、重複部分の記載は省略する。
【０１６６】
本実施の形態では、光配線部２１として第１の光配線部２１ａおよび第２の光配線部２１ｂが設けられている。
【０１６７】
光配線部２１ａ，２１ｂは半導体集積回路部１１に対面して配置されている。これら光配線部２１ａ，２１ｂは、半導体集積回路部１１に対面する面の側に接続部３１が設けられており、この接続部３１を介して半導体集積回路部１１に電気的に接続している。
【０１６８】
光配線部２１ａ，２１ｂの、半導体集積回路部１１に対面している面に対して反対側の面には、外部端子４１が設けられている。
【０１６９】
本実施の形態では、光配線部２１が複数設けられている点を除き、実施の形態５と同様な構成であり、実施の形態５と同様の効果を奏することができる。
【０１７０】
＜実施の形態８＞
図１９は本発明の実施の形態８に係る半導体装置１の構成を表すものである。
【０１７１】
本実施の形態においては、半導体集積回路部１１が複数設けられている点が、実施の形態５と異なる。この点を除き、本実施の形態は実施の形態５と同様であり、重複部分の記載は省略する。
【０１７２】
本実施の形態においては、半導体集積回路部１１として第１の半導体集積回路部１１ａおよび第２の半導体集積回路部１１ｂが設けられている。
【０１７３】
半導体集積回路部１１ａ，１１ｂは光配線部２１に対面して配置されている。半導体集積回路部１１ａ，１１ｂは、光配線部２１に対面する面の側に接続部３１が設けられており、この接続部３１を介して光配線部２１に電気的に接続している。このため半導体集積回路部１１ａ，１１ｂの複数のチップ間において、クロック分配、および、データ伝送を行うことができる。
【０１７４】
本実施の形態は、半導体集積回路部１１が複数設けられている点を除き、実施の形態５と同様な構成を有し、実施の形態５と同様な効果を奏することができる。
【０１７５】
＜実施の形態９＞
図２０は本発明の実施の形態９に係る半導体装置１の構成を表すものである。
【０１７６】
本実施の形態においては、半導体集積回路部１１が複数設けられている点、および、光配線部２１が複数設けられている点が、実施の形態５と異なる。この点を除き、本実施の形態は実施の形態５と同様であり、重複部分の記載は省略する。
【０１７７】
本実施の形態においては、半導体集積回路部１１として第１の半導体集積回路部１１ａおよび第２の半導体集積回路部１１ｂが設けられている。
【０１７８】
光配線部２１としては、第１の光配線部２１ａ、第２の光配線部２１ｂおよび第３の光配線部２１ｃが設けられている。
【０１７９】
第１の半導体集積回路部１１ａは、第１の光配線部２１ａに対面して配置されている。この半導体集積回路部１１ａは光配線部２１ａに対面する面の側に接続部３１が設けられており、この接続部３１を介して光配線部２１ａに電気的に接続している。
【０１８０】
第２の半導体集積回路部１１ｂは、第２の光配線部２１ｂに対面して配置されている。この半導体集積回路部１１ｂは光配線部２１ｂに対面する面の側に接続部３１が設けられており、この接続部３１を介して光配線部２１ｂに電気的に接続している。
【０１８１】
第１の光配線部２１ａには、第１の半導体集積回路部１１ａに対面する面とは反対側の面に第３の光配線部２１ｃが配置されている。この光配線部２１ａは、光配線部２１ｃに対面する面の側に接続部３１が設けられており、この接続部３１を介して光配線部２１ｃに電気的に接続している。
【０１８２】
第２の光配線部２１ｂには、第２の半導体集積回路部１１ｂに対面する面とは反対側の面に第３の光配線部２１ｃが配置されている。この光配線部２１ｂは、光配線部２１ｃに対面する面の側に接続部３１が設けられており、この接続部３１を介して光配線部２１ｃに電気的に接続している。
【０１８３】
第３の光配線部２１ｃは、第１および第２の半導体集積回路部１１ａ，１１ｂに対面する面とは反対側の面に、インターポーザ基板５１が配置されている。この光配線部２１ｃは、インターポーザ基板５１に対面する面の側に外部端子４１が設けられており、この外部端子４１を介してインターポーザ基板５１に電気的に接続している。
【０１８４】
本実施の形態は、半導体集積回路部１１が複数設けられている点、および、光配線部２１が複数設けられている点を除き、実施の形態５と同様な構成を有しており、実施の形態５と同様の効果を奏することができる。
【０１８５】
＜実施の形態１０＞
図２１は本発明の実施の形態１０に係る半導体装置１の要部を拡大して表したものである。
【０１８６】
本実施の形態においては、光配線部２１に光路変換部ＬＣが設けられている。この点を除き、本実施の形態は実施の形態１と同様であり、重複部分の記載は省略する。
【０１８７】
光路変換部ＬＣは、光導波路２５の光路を、半導体集積回路部１１に対面する方向と反対方向へ切り替えて、その光配線部２１が半導体集積回路部１１に対面する方向と反対側の面から、光の入出力を行うように構成されている。
【０１８８】
光路変換部ＬＣは、例えば、反射面で光を反射するミラーであって、光導波路２５のコア２５ａがｘｙ面において延在する方向に対して、その反射面が、傾斜するように設けられている。この光路変換部ＬＣは、例えば、電気光変換素子２２ｂから出射され、光導波路２５のコア２５ａにてｘｙ面に沿って伝送される光を、ｘｙ面に垂直な方向であって、光配線部２１が半導体集積回路部１１に対面する方向へ出射する。
【０１８９】
光路変換部ＬＣの上方部分については、光導波路２５を設けても良く、また、単に、穴を開けて、空間伝送するように構成してもよい。
【０１９０】
本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形例を採用することができる。
【０１９１】
例えば、上記の実施の形態においては、外部端子４１がはんだバンプを含む場合について説明したが、これに限定されない。例えば、はんだバンプを用いずに、電気接続パッドのみで、外部端子４１を構成してもよい。
【０１９２】
また、上記実施の形態においては、光電変換素子の他に、複数種類の光素子２２を光配線部２１に設ける場合について説明したが、これに限定されない。また、ビア配線２３ｋを光配線部２１に設ける場合について説明したが、これに限定されない。必要な場合に、適宜、設けることが可能である。
【０１９３】
なお、上記の実施の形態において、半導体装置１は本発明の半導体装置、半導体集積回路部１１は、本発明の半導体集積回路部、第１の半導体集積回路部１１ａは本発明の半導体集積回路部、第２の半導体集積回路部１１ｂは本発明の半導体集積回路部、半導体基板１１ｓは本発明の基板、光配線部２１は本発明の光配線部、第１の光配線部２１ａは本発明の光配線部、第２の光配線部２１ｂは本発明の光配線部、第３の光配線部２１ｃは本発明の光配線部、光電気変換素子２２ａおよび電気光変換素子２２ｂは本発明の光能動素子にそれぞれ相当する。また、上記の実施の形態において、ビア配線２３ｋは本発明のビア配線、光導波路２５は本発明の光導波路、接続部３１は本発明の接続部、外部端子４１は本発明の外部端子、インターポーザ基板５１は本発明のインターポーザ基板にそれぞれ相当する。
【図１】
2010038871.tif 000003
【図２】
2010038871.tif 000004
【図３】
2010038871.tif 000005
【図４】
2010038871.tif 000006
【図５】
2010038871.tif 000007
【図６】
2010038871.tif 000008
【図７】
2010038871.tif 000009
【図８】
2010038871.tif 000010
【図９】
2010038871.tif 000011
【図１０】
2010038871.tif 000012
【図１１】
2010038871.tif 000013
【図１２】
2010038871.tif 000014
【図１３】
2010038871.tif 000015
【図１４】
2010038871.tif 000016
【図１５】
2010038871.tif 000017
【図１６】
2010038871.tif 000018
【図１７】
2010038871.tif 000019
【図１８】
2010038871.tif 000020
【図１９】
2010038871.tif 000021
【図２０】
2010038871.tif 000022
【図２１】
2010038871.tif 000023
【国際調査報告】
2010038871.tif 000024
2010038871.tif 000025
2010038871.tif 000026
2010038871.tif 000027