(57)【要約】  簡単な構成で、多様なマルチヒステリシスＶＣＣＳ特性が使用でき、様々なマルチスクリューアトラクタを発生させることができるマルチスクリューカオス発振回路を提供する。  マルチスクリューカオス発振回路において、線形ＶＣＣＳ回路Ｇ1 およびＧ2 の組からなる線形２ポートＶＣＣＳ回路１と、マルチヒステリシスＶＣＣＳ特性を持つマルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の組からなるマルチヒステリシス２ポートＶＣＣＳ回路２と、前記線形２ポートＶＣＣＳ回路１と前記マルチヒステリシス２ポートＶＣＣＳ回路２とを並列接続させた回路の両端にそれぞれキャパシタＣ1 とＣ2 とを接続するようにした。
2010109793.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）線形ＶＣＣＳ回路Ｇ1 およびＧ2 の組からなる線形２ポートＶＣＣＳ回路と、
（ｂ）マルチヒステリシスＶＣＣＳ特性を持つマルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の組からなるマルチヒステリシス２ポートＶＣＣＳ回路と、
（ｃ）前記線形２ポートＶＣＣＳ回路と前記マルチヒステリシス２ポートＶＣＣＳ回路とを並列接続させた回路の両端にそれぞれキャパシタＣ1 とＣ2 とを接続するようにしたことを特徴とするマルチスクリューカオス発振回路。
【請求項２】
請求項１記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の特性として、様々なマルチヒステリシスＶＣＣＳ特性を用いることにより、多様なカオスアトラクタや分岐構造を実現することを特徴とするマルチスクリューカオス発振回路。
【請求項３】
請求項２記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の諸特性を変化させることにより、より多くのカオスアトラクタや分岐現象を呈することを特徴とするマルチスクリューカオス発振回路。
【請求項４】
請求項３記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の諸特性が、閾値や飽和電流であることを特徴とするマルチスクリューカオス発振回路。
【請求項５】
請求項４記載のマルチスクリューカオス発振回路において、前記閾値は複数の閾値からなり、該複数の閾値はそれぞれ異なった値を持つことを特徴とするマルチスクリューカオス発振回路。
【請求項６】
請求項５記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスＶＣＣＳ回路ＭＨ1 がｎ個、前記マルチヒステリシスＶＣＣＳ回路ＭＨ2 がｍ個の飽和電流値を持つことを特徴とするマルチスクリューカオス発振回路。
【請求項７】
請求項６記載のマルチスクリューカオス発振回路において、複数個の閾値が４個の場合、前記マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 それぞれに４種類の離散出力が存在し、該それぞれの４種類の離散出力の組み合わせである１６種類の離散出力にそれぞれ対応した半空間が解空間中に存在し、該解空間中の解軌道が前記半空間の内のどの空間を通過するかによりカオスアトラクタを分類することを特徴とするマルチスクリューカオス発振回路。
【請求項８】
請求項２記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスＶＣＣＳ特性の複数の制御パラメータを制御することにより、より多くのカオスアトラクタや分岐現象を呈することを特徴とするマルチスクリューカオス発振回路。
【請求項９】
請求項８記載のマルチスクリューカオス発振回路において、前記複数の制御パラメータが前記マルチヒステリシスＶＣＣＳ特性の形状や回路の固有値であることを特徴とするマルチスクリューカオス発振回路。
【請求項１０】
請求項１記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスＶＣＣＳ特性を持つマルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の組からなるマルチヒステリシス２ポートＶＣＣＳ回路で、正規化したパラメータの減衰パラメータδが０．０５、振動角周波数パラメータωが１．００、平衡点パラメータｐが０．２５、平衡点パラメータｑが０．２５の場合、前記マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の閾値を変化させることを特徴とするマルチスクリューカオス発振回路。
【請求項１１】
請求項１から１０の何れか一項記載のマルチスクリューカオス発振回路において、前記キャパシタＣ1 とＣ2 の容量は、４０ｐＦと１０ｐＦであることを特徴とするマルチスクリューカオス発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチスクリューカオス発振回路に係り、特に、高次元ハイブリッドダイナミカルシステムの高速物理シミュレーションや、高次元ハイブリッドダイナミクスによる情報処理装置などに好適なマルチスクリューカオス発振回路に関するものである。
【背景技術】
【０００２】
従来、区分線形２値ヒステリシス素子を用いたカオス発生回路が提案され（下記非特許文献１〜１３参照）、様々な興味深いカオスアトラクタが観測できることが報告されている。さらに、構成要素である２値ヒステリシス素子を多値の出力が得られるマルチヒステリシス素子に置き換えた方法も提案されている（下記非特許文献１４〜１６参照）。この方法では、グリッドスクロールアトラクタなど、それまでの２値ヒステリシス特性を用いたカオス回路では発生しなかったアトラクタが観測できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特願２００９−０２５７９０号
【非特許文献】
【０００４】
【非特許文献１】Ｒ．Ｗ．Ｎｅｗｃｏｍｂ，ａｎｄ  Ｓ．Ｓａｔｈｙａｎ，“Ａｎ  ＲＣ  ｏｐ  ａｍｐ  ｃｈａｏｓ  ｇｅｎｅｒａｔｏｒ”，ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，Ｐａｒｔ  Ｉ，Ｆｕｎｄａｍ．Ｔｈｅｏｒｙ  Ａｐｐｌ．，ｖｏｌ．３０，ｎｏ．1 ，ｐｐ．５４−５６，１９８３．
【非特許文献２】Ｒ．Ｗ．Ｎｅｗｃｏｍｂ，ａｎｄ  Ｎ．Ｅｌ−Ｌｅｉｔｈｙ，“Ａ  ｂｉｎａｒｙ  ｈｙｓｔｅｒｅｓｉｓ  ｃｈａｏｓ  ｇｅｎｅｒａｔｏｒ”，ｉｎ  Ｐｒｏｃ．ｏｆ  １９８４  ＩＥＥＥ  Ｉｎｔ’ｌ  Ｓｙｍｐ．ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，ｐｐ．８５６−８５９，１９８４．
【非特許文献３】Ｔｏｓｈｉｍｉｃｈｉ  Ｓａｉｔｏ，“Ｏｎ  ａ  ｈｙｓｔｅｒｅｓｉｓ  ｃｈａｏｓ  ｇｅｎｅｒａｔｏｒ”，ｉｎ  Ｐｒｏｃ．ｏｆ  １９８５  ＩＥＥＥ  Ｉｎｔ’ｌ  Ｓｙｍｐ．ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，ｐｐ．８４７−８４９，１９８５．
【非特許文献４】Ｔａｋａｓｈｉ  Ｓｕｚｕｋｉ，ａｎｄ  Ｔｏｓｈｉｍｉｃｈｉ  Ｓａｉｔｏ，“Ｏｎ  ｆｕｎｄａｍｅｎｔａｌ  ｂｉｆｕｒｃａｔｉｏｎｓ  ｆｒｏｍ  ａ  ｈｙｓｔｅｒｅｓｉｓ  ｈｙｐｅｒｃｈａｏｓ  ｇｅｎｅｒａｔｏｒ”，ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，Ｐａｒｔ  Ｉ，Ｆｕｎｄａｍ．Ｔｈｅｏｒｙ  Ａｐｐｌ．，  ｖｏｌ．４１，ｎｏ．１２，ｐｐ．８７６−８８４，１９９４．
【非特許文献５】Ｔｏｓｈｉｍｉｃｈｉ  Ｓａｉｔｏ，ａｎｄ  Ｓｈｉｎｊｉ  Ｎａｋａｇａｗａ，“Ｃｈａｏｓ  ｆｒｏｍ  ａ  ｈｙｓｔｅｒｅｓｉｓ  ａｎｄ  ｓｗｉｔｃｈｅｄ  ｃｉｒｃｕｉｔ”，Ｐｈｉｌ．Ｔｒａｎｓ．Ｒ．Ｓｏｃ．Ｌｏｎｄ．Ａ，ｖｏｌ．３５３，ｎｏ．１７０１，ｐｐ．４７−５７，１９９５．
【非特許文献６】Ｔｏｓｈｉｍｉｃｈｉ  Ｓａｉｔｏ，ａｎｄ  Ｋｕｎｉｈｉｋｏ  Ｍｉｔｓｕｂｏｒｉ，“Ｃｏｎｔｒｏｌ  ｏｆ  ｃｈａｏｓ  ｆｒｏｍ  ａ  ｐｉｅｃｅｗｉｓｅ  ｌｉｎｅａｒ  ｈｙｓｔｅｒｅｓｉｓ  ｃｉｒｃｕｉｔ”，ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，Ｐａｒｔ  Ｉ，Ｆｕｎｄａｍ．Ｔｈｅｏｒｙ  Ａｐｐｌ．，  ｖｏｌ．４２，ｎｏ．３，ｐｐ．１６８−１７２，１９９５．
【非特許文献７】Ｊ．Ｅ．Ｖａｒｒｉｅｎｔｏｓ，ａｎｄ  Ｅ．Ｓａｎｃｈｅｚ−Ｓｉｎｅｎｃｉｏ，“Ａ  ４−Ｄ  ｃｈａｏｔｉｃ  ｏｓｃｉｌｌａｔｏｒ  ｂａｓｅｄ  ｏｎ  ａ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｈｙｓｔｅｒｅｓｉｓ  ｃｏｍｐａｒａｔｏｒ”，ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，Ｐａｒｔ  Ｉ，Ｆｕｎｄａｍ．Ｔｈｅｏｒｙ  Ａｐｐｌ．，  ｖｏｌ．４５，ｎｏ．１，ｐｐ．３−１０，１９９８．
【非特許文献８】Ａ．Ｓ．Ｅｌｗａｋｉｌ，ａｎｄ  Ｍ．Ｐ．Ｋｅｎｎｅｄｙ，“Ｃｈａｏｔｉｃ  ｏｓｃｉｌｌａｔｏｒｓ  ｄｅｒｉｖｅｄ  ｆｒｏｍ  Ｓａｉｔｏ’ｓ  ｄｏｕｂｌｅ−ｓｃｒｅｗ  ｈｙｓｔｅｒｅｓｉｓ  ｏｓｃｉｌｌａｔｏｒ”，ＩＥＩＣＥ  Ｔｒａｎｓ．Ｆｕｎｄａｍｅｎｔａｌｓ，ｖｏｌ．Ｅ８２−Ａ，ｎｏ．９，ｐｐ．１７６９−１７７５，１９９９．
【非特許文献９】Ｆ．Ｂｉｚｚａｒｒｉ，Ｄ．Ｓｔｅｌｌａｒｄｏ，ａｎｄ  Ｍ．Ｓｔｏｒａｃｅ，“Ｂｉｆｕｒｃａｔｉｏｎ  ａｎａｌｙｓｉｓ  ａｎｄ  ｉｔｓ  ｅｘｐｅｒｉｍｅｎｔａｌ  ｖａｌｉｄａｔｉｏｎ  ｆｏｒ  ａ  ｈｙｓｔｅｒｅｓｉｓ  ｃｉｒｃｕｉｔ  ｏｓｃｉｌｌａｔｏｒ”，ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，Ｐａｒｔ  Ｉ，Ｒｅｇｕｌａｒ  Ｐａｐｅｒｓ，ｖｏｌ．５３，ｎｏ．５，ｐｐ．５１７−５２１，２００６．
【非特許文献１０】Ｍａｓａｋｉ  Ｋａｔａｏｋａ  ａｎｄ  Ｔｏｓｈｉｍｉｃｈｉ  Ｓａｉｔｏ，“Ａ  ４−Ｄ  ｃｈａｏｔｉｃ  ｏｓｃｉｌｌａｔｏｒ  ｗｉｔｈ  ａ  ｈｙｓｔｅｒｅｓｉｓ  ２−ｐｏｒｔ  ＶＣＣＳｓ：Ｔｈｅ  ｆｉｒｓｔ  ｅｘａｍｐｌｅ  ｏｆ  ｃｈａｏｔｉｃ  ｏｓｃｉｌｌａｔｏｒｓ  ｃｏｎｓｉｓｔｉｎｇ  ｏｆ  ２−ｐｏｒｔ  ＶＣＣＳｓ  ａｎｄ  ｃａｐａｃｉｔｏｒｓ”，ｉｎ  Ｐｒｏｃ．ＩＥＥＥ  Ｉｎｔｌ  Ｓｙｍｐ．ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔ．，ｖｏｌ．５，ｐｐ．４１８−４２１，１９９９．
【非特許文献１１】Ｍａｓａｋｉ  Ｋａｔａｏｋａ  ａｎｄ  Ｔｏｓｈｉｍｉｃｈｉ  Ｓａｉｔｏ，“Ａ  ２−ｐｏｒｔ  ＶＣＣＳ  ｃｈａｏｔｉｃ  ｏｓｃｉｌｌａｔｏｒ  ａｎｄ  ｑｕａｄ  ｓｃｒｅｗ  ａｔｔｒａｃｔｏｒ”，ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，Ｐａｒｔ  Ｉ，Ｆｕｎｄａｍ．Ｔｈｅｏｒｙ  Ａｐｐｌ．，  ｖｏｌ．４８，ｎｏ．２，ｐｐ．２２１−２２５，２００１．
【非特許文献１２】Ｍａｓａｋｉ  Ｋａｔａｏｋａ  ａｎｄ  Ｔｏｓｈｉｍｉｃｈｉ  Ｓａｉｔｏ，“Ａ  ｃｈａｏｔｉｃ  ｏｓｃｉｌｌａｔｏｒ  ｂａｓｅｄ  ｏｎ  ｔｗｏ−ｐｏｒｔ  ＶＣＣＳ”，ｉｎ  Ｃｈａｏｓ  ｉｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，Ｇ．Ｃｈｅｎ  ａｎｄ  Ｔ．Ｕｅｄａ  ｅｄｓ．，ｐｐ．１３１−１４３，Ｗｏｒｌｄ  Ｓｃｉｅｎｔｉｆｉｃ，Ｓｉｎｇａｐｏｒｅ，２００２．
【非特許文献１３】Ｋｉｙｏｍｉｔｓｕ  Ｏｇａｔａ  ａｎｄ  Ｔｏｓｈｉｍｉｃｈｉ  Ｓａｉｔｏ，“Ｃｈａｏｔｉｃ  ａｔｔｒａｃｔｏｒｓ  ｉｎ  ａ  ４−Ｄ  ｏｓｃｉｌｌａｔｏｒ  ｂａｓｅｄ  ｏｎ  ２−ｐｏｒｔ  ＶＣＣＳｓ”，ｉｎ  Ｐｒｏｃ．ＩＥＥＥ  Ｉｎｔｌ  Ｓｙｍｐ．ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔ．，ｖｏｌ．２，ｐｐ．５５６−５５９，２００２．
【非特許文献１４】Ｆｅｎｇｌｉｎｇ  Ｈａｎ，Ｘｉｎｇｈｕｏ  Ｙｕ，Ｙｕｙｅ  Ｗａｎｇ，Ｙｏｎｇ  Ｆｅｎｇ，ａｎｄ  Ｇｕａｎｒｏｎｇ  Ｃｈｅｎ，“ｎ−ｓｃｒｏｌｌ  ｃｈａｏｔｉｃ  ｏｓｃｉｌｌａｔｏｒｓ  ｂｙ  ｓｅｃｏｎｄ−ｏｒｄｅｒ  ｓｙｓｔｅｍｓ  ａｎｄ  ｄｏｕｂｌｅ−ｈｙｓｔｅｒｅｓｉｓ  ｂｌｏｃｋｓ”，Ｅｌｅｃｔｒｏｎｉｃｓ  Ｌｅｔｔｅｒｓ，ｖｏｌ．３９，ｎｏ．２３，ｐｐ．１６３６−１６３７，２００３．
【非特許文献１５】Ｆｅｎｇｌｉｎｇ  Ｈａｎ，Ｘｉｎｇｈｕｏ  Ｙｕ，ａｎｄ  Ｊｉａｎｋｕｎ  Ｈｕ，“Ａ  ｎｅｗ  ｗａｙ  ｏｆ  ｇｅｎｅｒａｔｉｎｇ  ｇｒｉｄ−ｓｃｒｏｌｌ  ｃｈａｏｓ  ａｎｄ  ｉｔｓ  ａｐｐｌｉｃａｔｉｏｎ  ｔｏ  ｂｉｏｍｅｔｒｉｃ  ａｕｔｈｅｎｔｉｃａｔｉｏｎ”，ｉｎ  Ｐｒｏｃ．ｏｆ  ＩＥＥＥ  ２００５  Ｉｎｄｕｓｔｒｉａｌ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｓｏｃｉｅｔｙ，３１ｓｔ  Ａｎｎｕａｌ  Ｃｏｎｆｅｒｅｎｃｅ，ｐｐ．６１−６６，２００５．
【非特許文献１６】Ｆｅｎｇｌｉｎｇ  Ｈａｎ，Ｘｉｎｇｈｕｏ  Ｙｕ，Ｙｏｎｇ  Ｆｅｎｇ，ａｎｄ  Ｊｉａｎｋｕｎ  Ｈｕ，“Ｏｎ  ｍｕｌｔｉｓｃｒｏｌｌ  ｃｈａｏｔｉｃ  ａｔｔｒａｃｔｏｒｓ  ｉｎ  ｈｙｓｔｅｒｅｓｉｓ−ｂａｓｅｄ  ｐｉｅｃｅｗｉｓｅ−ｌｉｎｅａｒ  ｓｙｓｔｅｍｓ”，ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，Ｐａｒｔ  II，Ｅｘｐｒｅｓｓ  Ｂｒｉｅｆｓ，ｖｏｌ．５４，ｎｏ．１１，ｐｐ．１００４−１００８，２００７．
【非特許文献１７】Ｔａｋｕｙａ  Ｈａｍａｄａ，Ｙｏｓｈｉｈｉｋｏ  Ｈｏｒｉｏ，ａｎｄ  Ｋａｚｕｙｕｋｉ  Ａｉｈａｒａ，“Ａｎ  ＩＣ  ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ｏｆ  ａ  ｈｙｓｔｅｒｅｓｉｓ  ｔｗｏ−ｐｏｒｔ  ＶＣＣＳ  ｃｈａｏｔｉｃ  ｏｓｃｉｌｌａｔｏｒ”，ｉｎ  Ｐｒｏｃ．ｏｆ  Ｅｕｒｏｐｅａｎ  Ｃｏｎｆ．ｏｎ  Ｃｉｒｃｕｉｔｓ  Ｔｈｅｏｒｙ  ａｎｄ  Ｄｅｓｉｇｎ，ｐｐ．９２６−９２９，２００７．
【非特許文献１８】Ｔａｋｕｙａ  Ｈａｍａｄａ，Ｙｏｓｈｉｈｉｋｏ  Ｈｏｒｉｏ，ａｎｄ  Ｋａｚｕｙｕｋｉ  Ａｉｈａｒａ，“Ｅｘｐｅｒｉｍｅｎｔａｌ  ｏｂｓｅｒｖａｔｉｏｎｓ  ｆｒｏｍ  ａｎ  ｉｎｔｅｇｒａｔｅｄ  ｈｙｓｔｅｒｅｓｉｓ  ｔｗｏ−ｐｏｒｔ  ＶＣＣＳ  ｃｈａｏｔｉｃ  ｏｓｃｉｌｌａｔｏｒ”，ｉｎ  Ｐｒｏｃ．ＩＥＥＥ  Ｉｎｔ’ｌ  Ｗｏｒｋ−ｓｈｏｐ  ｏｎ  Ｎｏｎｌｉｎｅａｒ  Ｄｙｎａｍｉｃｓ  ｏｆ  Ｅｌｅｃｔｒｉｎｉｃ  Ｓｙｓｔｅｍｓ，ｐｐ．２３７−２４０，２００７．
【非特許文献１９】濱田卓矢，堀尾喜彦，合原一幸，「完全差動ヒステリシス２ポートＶＣＣＳカオス発振器」，信学技報，ＮＬＰ２００７−１８０，ｐｐ．７９−８４，２００８．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記した非特許文献１４〜１６で提案されているマルチヒステリシス特性は、2 値ヒステリシス特性が直列に結合した形状のみしか有しておらず、そのため、それに起因したカオスアトラクタのみしか発生しない。また、ここで用いられているマルチヒステリシス特性は、複数個の２値ヒステリシス特性を有した電圧制御電圧源回路（ＶＣＶＳ回路）を接続することによって構成されており、ＶＣＶＳ回路の入力と出力が共に電圧であるため、複数個の接続には加算器が必要となり、回路規模が大きくなってしまうという欠点があった。【０００６】
本発明は、上記状況に鑑みて、簡単な構成で、様々なマルチヒステリシスＶＣＣＳ特性が使用でき、多様なマルチスクリューアトラクタを発生させることができるマルチスクリューカオス発振回路を提供することを目的とする。【０００７】
このマルチスクリューカオス発振回路は、２値ヒステリシス電圧制御電流源回路（ＶＣＣＳ回路）を用いたカオス発生回路（上記非特許文献１０〜１３）に注目し、この回路中の２値ヒステリシスＶＣＣＳ回路をマルチヒステリシスＶＣＣＳ回路に置き換えたマルチスクリューカオス発振回路を提供するものである。【０００８】
ここで用いるマルチヒステリシスＶＣＣＳ回路は、本発明者らが提案した、ＶＣＣＳ回路が電流出力であることを利用するマルチヒステリシス特性の実現方法（特許文献１）により容易に実現が可能である。さらに、このマルチヒステリシスＶＣＣＳ特性の実現法によれば、多様なマルチヒステリシス特性が容易に利用できるため、上記非特許文献１０〜１３では観測されなかった、新しい高次元のマルチスクリューアトラクタや分岐構造が実現できる。
【課題を解決するための手段】
【０００９】
本発明は、上記目的を達成するために、
〔１〕マルチスクリューカオス発振回路において、線形ＶＣＣＳ回路Ｇ1 およびＧ2 の組からなる線形２ポートＶＣＣＳ回路と、マルチヒステリシス特性を持つマルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の組からなるマルチヒステリシス２ポートＶＣＣＳ回路と、前記線形２ポートＶＣＣＳ回路と前記マルチヒステリシス２ポートＶＣＣＳ回路とを並列接続させた回路の両端にそれぞれキャパシタＣ1 とＣ2 とを接続するようにしたことを特徴とする。【００１０】
〔２〕上記〔１〕記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の特性として、様々なマルチヒステリシスＶＣＣＳ特性を用いることにより、多様なカオスアトラクタや分岐構造を実現することを特徴とする。【００１１】
〔３〕上記〔２〕記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の諸特性を変化させることにより、より多くのカオスアトラクタや分岐現象を呈することを特徴とする。【００１２】
〔４〕上記〔３〕記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の諸特性が、閾値や飽和電流であることを特徴とする。【００１３】
〔５〕上記〔４〕記載のマルチスクリューカオス発振回路において、前記閾値は複数の閾値からなり、この複数の閾値はそれぞれ異なった値を持つことを特徴とする。【００１４】
〔６〕上記〔５〕記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスＶＣＣＳ回路ＭＨ1 がｎ個、前記マルチヒステリシスＶＣＣＳ回路ＭＨ2 がｍ個の飽和電流値を持つことを特徴とする。【００１５】
〔７〕上記〔６〕記載のマルチスクリューカオス発振回路において、複数個の閾値が４個の場合、前記マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 それぞれに４種類の離散出力が存在し、このそれぞれの４種類の離散出力の組み合わせである１６種類の離散出力にそれぞれ対応した半空間が解空間中に存在し、この解空間中の解軌道が前記半空間の内のどの空間を通過するかによりカオスアトラクタを分類することを特徴とする。【００１６】
〔８〕上記〔２〕記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスＶＣＣＳ特性の複数の制御パラメータを制御することにより、より多くのカオスアトラクタや分岐現象を呈することを特徴とする。【００１７】
〔９〕上記〔８〕記載のマルチスクリューカオス発振回路において、前記複数の制御パラメータが前記マルチヒステリシスＶＣＣＳ特性の形状や回路の固有値であることを特徴とする。【００１８】
〔１０〕上記〔１〕記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスＶＣＣＳ特性を持つマルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の組からなるマルチヒステリシス２ポートＶＣＣＳ回路で、正規化したパラメータの減衰パラメータδが０．０５、振動角周波数パラメータωが１．００、平衡点パラメータｐが０．２５、平衡点パラメータｑが０．２５の場合、前記マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の閾値を変化させることを特徴とする。【００１９】
〔１１〕上記〔１〕から〔１０〕の何れか一項記載のマルチスクリューカオス発振回路において、前記キャパシタＣ1 とＣ2 の容量は、４０ｐＦと１０ｐＦであることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、以下のような効果を奏することができる。【００２１】
（１）連続時間カオス発振回路でありながらインダクタを含んでいないため、従来提案されているカオス回路と比較して簡単な構成の回路を提供することができる。【００２２】
（２）多様なマルチヒステリシスＶＣＣＳ特性が使用できるため、様々なマルチスクリューアトラクタを発生させることができる。【００２３】
（３）構成要素であるマルチヒステリシスＶＣＣＳ回路の諸特性を変化させることにより、より多くのカオスアトラクや分岐構造が実現できる。
【図面の簡単な説明】
【００２４】
【図１】本発明のマルチスクリューカオス発振回路図である。
【図２】本発明のマルチスクリューカオス発振回路における線形ＶＣＣＳ回路Ｇ1 およびＧ2 の特性を示す図である。
【図３】本発明のマルチスクリューカオス発振回路におけるマルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の回路記号を示す図である。
【図４】本発明のマルチスクリューカオス発振回路におけるマルチヒステリシスＶＣＣＳ回路のマルチヒステリシスＶＣＣＳ特性の例を示す図である。
【図５】本発明に係るマルチヒステリシスＶＣＣＳ特性の正規化の例を示す図である。
【図６】本発明のマルチスクリューカオス発振回路の構成例におけるマルチヒステリシス２ポートＶＣＣＳ特性を構成する２組のマルチヒステリシスＶＣＣＳ回路の正規化特性（ｉ＝１，２）を示す図（その１）である。
【図７】図６に示す正規化特性を持ったマルチヒステリシスＶＣＣＳ回路の閾値Ｔｈ1 （横軸）およびＴｈ2 （縦軸）を分岐パラメータとした時のマルチスクリューカオス発振回路の２パラメータ分岐図である。
【図８】図６に示すマルチヒステリシスＶＣＣＳ正規化特性を用いた場合に、閾値Ｔｈ1 およびＴｈ2 を変化させて得られるマルチスクリューカオス発振回路のカオスアトラクタの例を示す図である。
【図９】本発明のマルチスクリューカオス発振回路の構成例におけるマルチヒステリシス２ポートＶＣＣＳ特性を構成する２組のマルチヒステリシスＶＣＣＳ回路の正規化特性（ｉ＝１，２）を示す図（その２）である。
【図１０】図９に示す正規化特性を持ったマルチヒステリシスＶＣＣＳ回路の閾値Ｔｈ1 （横軸）およびＴｈ2 （縦軸）を分岐パラメータとした時のマルチスクリューカオス発振回路の２パラメータ分岐図である。
【図１１】図９に示すマルチヒステリシスＶＣＣＳ正規化特性を用いた場合に、閾値Ｔｈ1 および閾値Ｔｈ2 を変化させて得られるマルチスクリューカオス発振回路のカオスアトラクタの例を示す図である。
【図１２】本発明のマルチスクリューカオス発振回路の構成例における線形２ポートＶＣＣＳ回路を構成する線形ＶＣＣＳ回路Ｇ1 およびＧ2 として用いた完全差動線形ＶＣＣＳ回路を示す図である。
【図１３】本発明のマルチスクリューカオス発振回路の構成例におけるマルチヒステリシス２ポートＶＣＣＳ回路を構成するマルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 として用いた完全差動マルチヒステリシスＶＣＣＳ回路を示す図である。
【図１４】図１３中の三角形の記号で示された、２値ヒステリシスＶＣＣＳ特性を持つコア回路を示す図である。
【図１５】ＳＰＩＣＥシミュレーションで用いたマルチヒステリシスＶＣＣＳ回路ＭＨ2 の特性図である。
【図１６】ＳＰＩＣＥシミュレーションで用いたマルチヒステリシスＶＣＣＳ回路ＭＨ1 の特性図である。
【図１７】マルチヒステリシスＶＣＣＳ回路ＭＨ1 の特性として図１６（ａ）の特性を用いた場合に得られたカオスアトラクタを示す図である。
【図１８】マルチヒステリシスＶＣＣＳ回路ＭＨ1 の特性として図１６（ｂ）の特性を用いた場合に得られたカオスアトラクタを示す図である。
【図１９】マルチヒステリシスＶＣＣＳ回路ＭＨ1 の特性として図１６（ｃ）の特性を用いた場合に得られたカオスアトラクタを示す図である。
【発明を実施するための形態】
【００２５】
本発明のマルチスクリューカオス発振回路は、線形ＶＣＣＳ回路Ｇ1 およびＧ2 の組からなる線形２ポートＶＣＣＳ回路と、マルチヒステリシスＶＣＣＳ特性を持つマルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の組からなるマルチヒステリシス２ポートＶＣＣＳ回路と、前記線形２ポートＶＣＣＳ回路と前記マルチヒステリシス２ポートＶＣＣＳ回路とを並列接続させた回路の両端にそれぞれキャパシタＣ1 とＣ2 とを接続するようにした。
【実施例】
【００２６】
以下、本発明の実施の形態について詳細に説明する。【００２７】
図１は本発明のマルチスクリューカオス発振回路図、図２はそのマルチスクリューカオス発振回路における線形ＶＣＣＳ回路Ｇ1 およびＧ2 の特性を示す図であり、図２（ａ）は線形ＶＣＣＳ回路の回路記号を示す図、図２（ｂ）はその入出力特性を示している。また、図３は本発明のマルチスクリューカオス発振回路におけるマルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の回路記号を示す図、図４はそのマルチヒステリシスＶＣＣＳ特性の例を示す図である。【００２８】
これらの図に示すように、本発明のマルチスクリューカオス発振回路は、線形ＶＣＣＳ回路Ｇ1 およびＧ2 の組から成る線形２ポートＶＣＣＳ回路１と、マルチヒステリシス特性を持つマルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の組から成るマルチヒステリシス２ポートＶＣＣＳ回路２、さらには、２つのキャパシタＣ1 およびＣ2 により構成される。【００２９】
線形ＶＣＣＳ回路Ｇ1 およびＧ2 の特性は、図２に示すようであり、それらの入出力特性の中央の線形部分のトランスコンダクタンスを、それぞれｇm1およびｇm2とする。【００３０】
一方、マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 は、上記した特許文献１の方法などにより構成する。その回路記号を図３に、マルチヒステリシスＶＣＣＳ特性の例を図４にそれぞれ示す。【００３１】
図１中のキャパシタＣ1 ，Ｃ2の電圧を、それぞれｖ1 （ｔ）およびｖ2 （ｔ）とし、さらに、キャパシタＣ1 ，Ｃ2 から図１の線形２ポートＶＣＣＳ回路１に流れ込む電流をそれぞれｉ1（ｔ），ｉ2 （ｔ）とおくと、線形２ポートＶＣＣＳ回路１部分の回路方程式は下記（１）で与えられる。【００３２】
【数１】
2010109793.tif 000003
一方、図１のマルチヒステリシス２ポートＶＣＣＳ回路２部分の回路方程式は、キャパシタＣ1 ，Ｃ2 からマルチヒステリシス２ポートＶＣＣＳ回路２に流れ込む電流を、それぞれｉ′1（ｔ），ｉ′2 （ｔ）とおくと下記（２）となる。【００３３】
【数２】
2010109793.tif 000004
ここで、ＭＨi （・）（ｉ＝１，２）は、図４に例を示したようなマルチヒステリシスＶＣＣＳ特性を与える関数である。【００３４】
上記式（１）で表現される線形２ポートＶＣＣＳ回路１と、上記式（２）で表現されたマルチヒステリシス２ポートＶＣＣＳ回路２とを並列接続させた回路の両端にそれぞれキャパシタＣ1 ，Ｃ2 を接続したものが、図１で示した本発明のマルチスクリューカオス発振回路であり、この回路全体の回路方程式は、以下のように表すことができる。【００３５】
【数３】
2010109793.tif 000005
本発明のマルチスクリューカオス発振回路の動作を解析するため、上記の回路方程式に対して、以下の変数変換を用いた正規化を行う。【００３６】
Ｅx ｘ（ｔ）＝ｖ1 （ｔ）                                    …（４）
Ｅy ｙ（ｔ）＝ｖ1 （ｔ）−ｖ2 （ｔ）                         …（５）
Ｃ1 Ｅx τ＝ｇm2Ｅy ｔ                                        …（６）
２δ＝Ｅx ／Ｅy                                             …（７）
ν＝Ｃ1 ｇm1／Ｃ2 ｇm2                                        …（８）
ω＝δ√（４ν−１）                                       …（９）
ｐ・ｍｈ1 （ｘ（τ））＝−（１／ｇm1Ｅx ）ＭＨ1 （Ｅx ｘ（τ））
…（１０）
ｑ・ｍｈ2 （ｙ（τ））＝−（１／ｇm2Ｅy ）ＭＨ2 （Ｅy ｙ（τ））
…（１１）
ここで、τは正規化された時間、ｘ（τ）およびｙ（τ）は状態変数、δは減衰パラメータ、ωは振動角周波数パラメータ、ｐおよびｑは平衡点パラメータである。また、ｍｈi （・）（ｉ＝１，２）は、正規化されたマルチヒステリシスＶＣＣＳ特性である。【００３７】
図５は本発明に係るマルチヒステリシスＶＣＣＳ特性の正規化の例を示す図である。【００３８】
例えば、図５（ａ）と（ｂ）に示す２個の２値ヒステリシスＶＣＣＳ特性Ｈi （ｖd ），Ｈ2 （ｖd ）を合成して得られるマルチヒステリシスＶＣＣＳ特性を正規化すると図５（ｃ）のようなマルチヒステリシスＶＣＣＳ特性ｍｈ（ｘ（τ））となる。【００３９】
上記の変数変換およびパラメータを用いることにより、上記式（３）の回路方程式は以下の式（１２）のように正規化できる。【００４０】
【数４】
2010109793.tif 000006
式（１２）において、ｐ・ｍｈ1 （ｘ（τ））およびｑ・ｍｈ2 （ｙ（τ））は、マルチヒステリシスＶＣＣＳ特性ｍｈ1 （ｘ（τ））およびｍｈ2 （ｙ（τ））の出力が入力に応じて切り替わり、マルチヒステリシスＶＣＣＳ特性が持つ離散出力の各レベルに対応する定数となるので、その期間では上記式（１２）を線形微分方程式とみなすことができる。すなわち、本システムは、マルチヒステリシスＶＣＣＳ特性ｍｈi （・）の出力によって定義される半空間がつなぎ合わされた区分線形系であると見なせる。そこで、【００４１】
【数５】
2010109793.tif 000007
と変数変換すれば、上記式（１２）は次式のように表すことができる。【００４２】
【数６】
2010109793.tif 000008
上記式（１４）の特性方程式の固有値λは
λ＝δ±δ√（１−４ν）                                 …（１５）
で与えられる。【００４３】
パラメータνが
４ν−１＞０                                             …（１６）
を満足していれば、固有値λは複素数となり、このとき、上記式（１４）の解は【００４４】
【数７】
2010109793.tif 000009
2010109793.tif 000010
【００４５】
さらに、式（１７）は、【００４６】
【数８】
2010109793.tif 000011
2010109793.tif 000012
【００４７】
次に、分岐解析とアトラクタについて説明する。【００４８】
ここでは、本発明のマルチスクリューカオス発振回路が豊かな分岐現象と多様なカオスアトラクタを持ち得ることを、記号力学系を導入した分岐解析を通して示す。例として、簡単のため、図５（ｃ）に示すようなマルチヒステリシスＶＣＣＳ特性で、ＥL th1 ＝−ＥR Th1 ，ＩD 1 ＝−ＩU 1 ，ＥL th2 ＝−ＥR Th2 ，ＩD 2 ＝−ＩU 2 である対称な特性を持つマルチヒステリシスＶＣＣＳ回路によりＭＨ1 およびＭＨ2 をそれぞれ構成する場合を以下で取り上げる。さらに、これら２個のマルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 を一組として構成したマルチヒステリシス２ポートＶＣＣＳ回路において、正規化したパラメータがδ＝０．０５，ω＝１．００，ｐ＝０．２５，ｑ＝０．２５であるときを考える。このとき、マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 の閾値を変化させることによって、本発明のマルチスクリューカオス発振回路は様々なアトラクタを呈する。【００４９】
これらのアトラクタを特徴付けるため、ここではマルチヒステリシスＶＣＣＳ回路ＭＨ1 ，ＭＨ2 の出力電流が、各ヒステリシス特性での飽和電流に対応する離散値を取ることに注目する。すなわち、本発明のマルチスクリューカオス発振回路はハイブリッドシステムの一種であり、連続値の内部状態変数と、これに対応した離散値の出力変数とを有している。そこで、記号力学系として、各アトラクタの軌道におけるマルチヒステリシスＶＣＣＳ回路の出力電流の離散系列に着目する。ここで例として取り上げた回路では、２個の２値ヒステリシスＶＣＣＳ回路を組み合わせたマルチヒステリシスＶＣＣＳ回路を２個一組として用いてマルチヒステリシス２ポートＶＣＣＳ特性を構成しているため、ｍｈ1 （ｘ（τ）），ｍｈ2 （ｙ（τ））共に４種類の離散出力状態が存在する。このため、これらの離散出力状態の組み合わせは４×４の１６種類存在し、これらの組み合せにそれぞれ対応した１６個の半空間が解空間中に存在する。そこで、解軌道がこれらの半空間の内のどの半空間を通過するかによりアトラクタを分類する。このため、ｍｈ1 （ｘ（τ））の４つの離散出力状態をｌとし、これにｌ＝１，２，３，４と番号付けをする。同様に、ｍｈ2 （ｙ（τ））の離散出力状態をｍとし、これにもｍ＝１，２，３，４と番号付けをする。さらに、ｌ，ｍを用いて解空間Ｓを【００５０】
【数９】
2010109793.tif 000013
と表す。ここで、ｓlmは、離散出力値ｌとｍにより構成される半空間である。【００５１】
ここで、アトラクタの軌道が半空間ｓlmを通過する場合はｂlm＝“１”，通過しない場合をｂlm＝“０”というバイナリ変数で記述し、アトラクタを分類する。このように記述した軌道通過半空間行列をＢとする。例えば、【００５２】
【数１０】
2010109793.tif 000014
で表されるアトラクタは、その軌道が、半空間ｓ11，ｓ13，ｓ14，ｓ22，ｓ32，ｓ34，ｓ42，ｓ43，ｓ44を通過することを示す。【００５３】
まず、マルチヒステリシス２ポートＶＣＣＳ特性を構成する２つのマルチヒステリシスＶＣＣＳ回路が、共に図６に示すような正規化マルチヒステリシスＶＣＣＳ特性を持っているとし、それぞれの回路の閾値Ｔｈ1 およびＴｈ2 を、０．１から１．０まで変化させた際に得られるアトラクタについて、その解軌道が通過する半空間を調べた。これにより得られた２パラメータ分岐図を図７に示す。この図７で、各アトラクタの軌道が通過する半空間を表す軌道通過半空間行列は、それぞれ、【００５４】
【数１１】
2010109793.tif 000015
の１１種類である。さらに、この分岐図中の幾つかの特徴的なカオスアトラクタの例を図８に示す。この図において、図８（ａ）は図７中のＢ10（Ｔｈ1 ＝０．２０，Ｔｈ2 ＝０．６０）の領域でのカオスアトラクタの例、図８（ｂ）は図７中のＢ5 （Ｔｈ1 ＝０．６０，Ｔｈ2 ＝０．２０）の領域でのカオスアトラクタの例、図８（ｃ）は図７中のＢ11（Ｔｈ1 ＝０．２０，Ｔｈ2 ＝０．２０）の領域でのカオスアトラクタの例、図８（ｄ）は図７中のＢ7 （Ｔｈ1 ＝０．６０，Ｔｈ2 ＝０．６０）の領域でのカオスアトラクタの例を示している。【００５５】
次の例として、マルチヒステリシス２ポートＶＣＣＳ特性を構成する２個のマルチヒステリシスＶＣＣＳ回路が、共に図９に示すような正規化マルチヒステリシスＶＣＣＳ特性を持っているとし、それぞれの閾値Ｔｈ1 およびＴｈ2 を、０．１から０．５まで変化させた際に得られたアトラクタがどの半空間を通過したかを調べた。得られた２パラメータ分岐図を図１０に示す。この場合、用いた正規化マルチヒステリシスＶＣＣＳ特性（図９）は、中間部分の飽和電流が縮退しているため、取り得る離散出力飽和電流は３つである。したがって、半空間の種類は３×３の９種類となる。図１０で、各アトラクタの軌道が通過する半空間を表す３×３の軌道通過半空間行列は、それぞれ、【００５６】
【数１２】
2010109793.tif 000016
の９種類である。また、この分岐図中の特徴的なカオスアトラクタの例を図１１に示す。この図１１において、図１１（ａ）は図１０中のＢ1 （Ｔｈ1 ＝０．２０，Ｔｈ2 ＝０．２０）の領域でのカオスアトラクタの例、図１１（ｂ）は図１０中のＢ2 （Ｔｈ1 ＝０．２５，Ｔｈ2 ＝０．２５）の領域でのカオスアトラクタの例、図１１（ｃ）は図１０中のＢ3 （Ｔｈ1 ＝０．３０，Ｔｈ2 ＝０．３０）の領域でのカオスアトラクタの例、図１１（ｄ）は図１０中のＢ4 （Ｔｈ1 ＝０．２０，Ｔｈ2 ＝０．４０）の領域でのカオスアトラクタの例、図１１（ｅ）は図１０中のＢ5 （Ｔｈ1 ＝０．２０，Ｔｈ2 ＝０．３５）の領域でのカオスアトラクタの例、図１１（ｆ）は図１０中のＢ6 （Ｔｈ1 ＝０．３０，Ｔｈ2 ＝０．２０）の領域でのカオスアトラクタの例、図１１（ｇ）は図１０中のＢ7 （Ｔｈ1 ＝０．４０，Ｔｈ2 ＝０．２０）の領域でのカオスアトラクタの例、図１１（ｈ）は図１０中のＢ8 （Ｔｈ1 ＝０．３５，Ｔｈ2 ＝０．２０）の領域でのカオスアトラクタの例、図１１（ｉ）は図１０中のＢ9 （Ｔｈ1 ＝０．２０，Ｔｈ2 ＝０．３０）の領域でのカオスアトラクタの例を示している。これらのカオスアトラクタは、これまでに観測されたカオスアトラクタとは異なるカオスアトラクタである。【００５７】
以上の例で示した通り、本発明のマルチスクリューカオス発振回路によれば、マルチヒステリシス２ポートＶＣＣＳ特性を構成する、マルチヒステリシスＶＣＣＳ回路の閾値を制御するだけでも多様なカオスアトラクタを得ることができる。したがって、閾値以外の回路パラメータを変化させることにより、より豊かな分岐現象やカオスアトラクタが容易に得られると考えられる。さらに、上記において例示したように、従来とは異なったカオスアトラクタも本発明のマルチスクリューカオス発振回路から観測されている。また、これらのカオスアトラクタを生ずる分岐現象も非常に複雑であり、分岐現象自体も独特の分岐構造を持ち得る可能性が十分ある。【００５８】
次に、マルチスクリューカオス発振回路の実装例について説明する。【００５９】
本発明の有効性を示すため、上記非特許文献１７〜１９の完全差動ヒステリシス２ポートＶＣＣＳカオス発振回路を拡張した、完全差動マルチスクリューカオス発振回路を以下に述べる。この回路は、ＴＳＭＣ０．３５μｍＣＭＯＳ半導体プロセスを用いて設計した。【００６０】
図１に示した本発明のマルチスクリューカオス発振回路中の線形２ポートＶＣＣＳ回路を構成する、２つの線形ＶＣＣＳ回路Ｇ1 およびＧ2 には、上記非特許文献１９で提案されている完全差動線形ＶＣＣＳ回路を用いた。これを図１２に示す。この回路では、外部制御電圧Ｖg を変化させることにより、入出力特性の中央の線形部分のトランスコンダクタンスｇm の値を変化させることができる。完全差動線形ＶＣＣＳ回路中のシミュレーション実験で用いた各ＭＯＳＦＥＴのサイズを表１に示す。【００６１】
【表１】
2010109793.tif 000017
一方、図１のマルチスクリューカオス発振回路中のマルチヒステリシス２ポートＶＣＣＳ回路を構成する、マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 は、上記した特許文献１で提案する手法を基に実装した。具体的な回路を図１３に示す。この図１３中で三角形で示したｈ1 ，ｈ2 およびｈ3 は、２値ヒステリシスＶＣＣＳ特性を持つコア回路であり、これを図１４に示す。マルチヒステリシスＶＣＣＳ特性の閾値電圧は、このコア回路の外部制御電圧Ｖhek を調整することにより変化させることができる。また、図１３の完全差動マルチヒステリシスＶＣＣＳ回路でマルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 を実装するため、表２に示したサイズのＭＯＳＦＥＴを使用した。さらに、図１４に示すコア回路中のＭＯＳＦＥＴのサイズは，マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 を実装するために、それぞれ表３および表４に示す値を用いた。【００６２】
【表２】
2010109793.tif 000018
【００６３】
【表３】
2010109793.tif 000019
【００６４】
【表４】
2010109793.tif 000020
また、図１に示したマルチスクリューカオス発振回路中のキャパシタＣ1 ，Ｃ2 の容量は、それぞれ４０ｐＦと１０ｐＦである。【００６５】
以上の回路要素を図１に示すように接続して完全差動マルチスクリューカオス発振回路を構成し、ＳＰＩＣＥシミュレーションでカオスアトラクタを観測した。この際、マルチヒステリシスＶＣＣＳ回路ＭＨ2 の特性は図１５に示すマルチヒステリシスＶＣＣＳ特性に固定し、マルチヒステリシスＶＣＣＳ回路ＭＨ1 のヒステリシスＶＣＣＳ特性を図１６に示す（ａ），（ｂ），（ｃ）と変化させた。マルチヒステリシスＶＣＣＳ回路ＭＨ1 の特性として、図１６（ａ）の特性を用いた場合に得られたカオスアトラクタを図１７に、図１６（ｂ）の特性を用いた場合に得られたカオスアトラクタを図１８に、さらに、図１６（ｃ）の特性を用いた場合に得られたカオスアトラクタを図１９に、それぞれ示す。なお、図１７（ａ），図１８（ａ）および図１９（ａ）はそれぞれｖod1 −（ｖod1 −ｖod2 ）−ｉod位相空間でのアトラクタ、図１７（ｂ），図１８（ｂ）および図１９（ｂ）はそれぞれｖod1 −（ｖod1 −ｖod2 ）平面への射影を示している。これらの図で、ｖod1 およびｖod2 は、それぞれ、図１中のｖ1 （ｔ）とｖ2 （ｔ）に対応する差動電圧、ｉodは図１中のｉ1 （ｔ）＋ｉ′1 （ｔ）に対応する差動電流である。また、これらのアトラクタを観測した際の外部制御電圧の値を表５に示す。【００６６】
【表５】
2010109793.tif 000021
この表５に示すＶhe1 ，Ｖhe2，Ｖhe3 ，Ｖhiは、マルチヒステリシスＶＣＣＳ回路ＭＨ1 およびＭＨ2 のヒステリシスの幅，高さを制御するパラメータである。また、Ｖg は完全差動線形ＶＣＣＳ回路の入出力特性の中央の線形部分のトランスコンダクタンスｇm を制御するパラメータである。【００６７】
図１７，図１８，図１９に示した結果より、本発明の回路構成により、多様なマルチスクリューアトラクタが実現できることが確認された。【００６８】
本発明では、マルチヒステリシスＶＣＣＳ回路を用いたマルチスクリューカオス発振回路を提供した。このマルチスクリューカオス発振回路は、連続時間カオス発振回路でありながらインダクタを含んでいないため、従来提案されているカオス回路と比較して回路構成が簡単である。さらに、多様なマルチヒステリシスＶＣＣＳ特性が使用できるため、様々なマルチスクリューアトラクタを発生させることができる。また、構成要素であるマルチヒステリシスＶＣＣＳ回路の諸特性を変化させることにより、より多くのカオスアトラクや分岐構造が実現できる。すなわち、本発明のマルチスクリューカオス発振回路は、マルチヒステリシスＶＣＣＳ回路の閾値や飽和電流、マルチヒステリシスＶＣＣＳ特性の形状や、回路の固有値等、多くの制御パラメータを有し、これらを制御することにより、これまでに報告されているカオスアトラクタはもとより、これまでに公表されていない様々なカオスアトラクタを生成することが可能である。【００６９】
本発明のマルチスクリューカオス発振回路は、その多様で高次元のカオスアトラクタを利用することによって、カオスを用いた情報処理装置などに応用可能である。【００７０】
さらに、本発明のマルチスクリューカオス発振回路は、ハイブリッドダイナミカルシステムであるため、高次元ハイブリッドダイナミカルシステムの高速物理シミュレーションや、高次元ハイブリッドダイナミクスによる計算装置などに利用できる。【００７１】
また、本発明のマルチスクリューカオス発振回路は、マルチヒステリシスＶＣＣＳ特性の離散値出力状態を、記号力学あるいは多値論理値とすることにより、大容量でかつ動的なメモリや、多値論理回路の実現に有効である。【００７２】
さらに、本発明のマルチスクリューカオス発振回路による高次元で多様なカオスアトラクタは、複雑な時空間パターンの発生、画像処理、カオス通信、カオス暗号などに有用である。【００７３】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【産業上の利用可能性】
【００７４】
本発明のマルチスクリューカオス発振回路は、その多様で高次元のカオスアトラクタを利用することによって、カオスを用いた情報処理装置などに利用可能である。
【図１】
2010109793.tif 000022
【図２】
2010109793.tif 000023
【図３】
2010109793.tif 000024
【図４】
2010109793.tif 000025
【図５】
2010109793.tif 000026
【図６】
2010109793.tif 000027
【図９】
2010109793.tif 000028
【図１２】
2010109793.tif 000029
【図１３】
2010109793.tif 000030
【図１４】
2010109793.tif 000031
【図１５】
2010109793.tif 000032
【図１６】
2010109793.tif 000033
【図１７】
2010109793.tif 000034
【図１８】
2010109793.tif 000035
【図１９】
2010109793.tif 000036
【図７】
2010109793.tif 000037
【図８】
2010109793.tif 000038
【図１０】
2010109793.tif 000039
【図１１】
2010109793.tif 000040
【国際調査報告】
2010109793.tif 000041
2010109793.tif 000042