(57)【要約】  第１ソース電極（１０４）の端部（１０４ａ）と第１ドレイン電極（１０５）の端部（１０５ｂ）とは、チャネル形成領域を挟んでゲート絶縁膜（１０３）の上で対向している。第１ソース電極（１０４）および第１ドレイン電極（１０５）は、段差を乗り越えて、端部（１０４ａ）と端部（１０５ａ）とがゲート絶縁膜（１０３）の上で対向し、端部（１０４ａ）および端部（１０５ａ）の最も高い部分は、チャネル形成領域となるゲート絶縁膜（１０３）の上面より高く形成されている。また、チャネル層（１０６）に接して形成されて第１ソース電極（１０４）およびチャネル層（１０６）を接続する第２ソース電極（１０７）と、チャネル層（１０６）に接して形成されて第１ドレイン電極（１０５）およびチャネル層（１０６）を接続する第２ドレイン電極（１０８）とを備える。
2010010766.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極と、
このゲート電極の上面のチャネル形成領域を覆い、かつ前記ゲート電極の向かい合う第１の側部の一部および第２の側部の一部を覆って形成されたゲート絶縁膜と、
前記チャネル形成領域を挟んで各々の端部が前記ゲート絶縁膜の上で対向し、前記第１の側部の側および前記第２の側部の側に形成された第１の電極および第２の電極と、
前記ゲート絶縁膜上の前記チャネル形成領域に形成されたチャネル層と、
前記第１の側部の側で前記チャネル層に接して形成され、前記第１の電極および前記チャネル層を接続する第３の電極と、
前記第２の側部の側で前記チャネル層に接して形成され、前記第２の電極および前記チャネル層を接続する第４の電極と
を少なくとも備え、
前記第１の電極および前記第２の電極の対向している各々の端部の最も高い部分は、前記チャネル形成領域の前記ゲート絶縁膜の上面より高く形成されている
ことを特徴とする電界効果型トランジスタ。
【請求項２】
請求項１記載の電界効果型トランジスタにおいて、
前記第１の電極と前記チャネル層との間、および、第２の電極とチャネル層との間に形成されたギャップを備え、
前記第３の電極および前記第４の電極は、前記ギャップを埋めるように形成されていることを特徴とする電界効果型トランジスタ。
【請求項３】
請求項１記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極の間の前記チャネル層の上に形成された保護層を備えることを特徴とする電界効果型トランジスタ。
【請求項４】
請求項１記載の電界効果型トランジスタにおいて、
前記チャネル層は、カーボンナノチューブおよびリボン状のグラフェンを含むナノカーボン材料から構成されていることを特徴とする電界効果型トランジスタ。
【請求項５】
請求項１記載の電界効果型トランジスタにおいて、
前記チャネル層は、酸化亜鉛ナノワイヤを含むナノ構造を有する酸化物半導体から構成されていることを特徴とする電界効果型トランジスタ。
【請求項６】
請求項１記載の電界効果型トランジスタにおいて、
前記チャネル層は、シリコンナノワイヤを含むナノ構造を有する半導体から構成されていることを特徴とする電界効果型トランジスタ。
【請求項７】
請求項１記載の電界効果型トランジスタにおいて、
前記チャネル層は、高分子半導体から構成されていることを特徴とする電界効果型トランジスタ。
【請求項８】
請求項１記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、ＳＰ2混成軌道を有する炭素材料と金属との混合物から構成されるていることを特徴とする電界効果型トランジスタ。
【請求項９】
請求項１記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、金、白金、イリジウム、パラジウム、コバルト、およびニッケルの少なくとも１つを含んで構成されていることを特徴とする電界効果型トランジスタ。
【請求項１０】
請求項１記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、銀、アルミニウム、チタン、タンタル、ニオブ、亜鉛、ズズ、インジウム、ガリウム、およびマンガンの少なくとも１つを含んで構成されていることを特徴とする電界効果型トランジスタ。
【請求項１１】
請求項１記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、有機導電材料で構成されていることを特徴とする電界効果型トランジスタ。
【請求項１２】
請求項１記載の電界効果型トランジスタにおいて、
前記第１の電極および前記第２の電極は、銀および銅の少なくとも１つを含んで構成されていることを特徴とする電界効果型トランジスタ。
【請求項１３】
請求項１記載の電界効果型トランジスタにおいて、
前記第１の電極および前記第２の電極は、カーボンナノチューブを含む炭素材料から構成されていることを特徴とする電界効果型トランジスタ。
【請求項１４】
請求項１記載の電界効果型トランジスタにおいて、
前記チャネル層は、塗布または印刷工程と乾燥工程とを経て形成されるものであることを特徴とする電界効果型トランジスタ。
【請求項１５】
請求項１記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、塗布または印刷工程，乾燥工程、および焼結工程を経て形成されるものであることを特徴とする電界効果型トランジスタ。
【請求項１６】
請求項１記載の電界効果型トランジスタにおいて、
前記基板は、樹脂または多層に積層された樹脂フィルムから構成されたものであることを特徴とする電界効果型トランジスタ。
【請求項１７】
請求項１記載の電界効果型トランジスタを、基板上に複数配置して形成したことを特徴とする回路装置。
【請求項１８】
基板上に形成されたゲート電極と、
前記ゲート電極の上面および少なくとも２つの側面を覆って形成されたゲート絶縁膜と、
前記ゲート電極およびゲート絶縁膜の膜厚で生じた前記ゲート絶縁膜の上の段差を乗り越えて形成された第１の電極および第２の電極と、
前記ゲート絶縁膜上の前記第１の電極および前記第２の電極で挟まれた領域に形成されたチャネル層と、
前記第１の電極と前記チャネル層の双方に接して形成された第３の電極と、
前記第２の電極と前記チャネル層の双方に接して形成された第４の電極と
を少なくとも備えることを特徴とする電界効果型トランジスタ。
【請求項１９】
請求項１８記載の電界効果型トランジスタにおいて、
前記第１の電極と前記チャネル層との間、および、第２の電極とチャネル層との間に形成されたギャップを備え、
前記第３の電極および前記第４の電極は、前記ギャップを埋めるように形成されていることを特徴とする電界効果型トランジスタ。
【請求項２０】
請求項１８記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極の間の前記チャネル層の上に形成された保護層を備えることを特徴とする電界効果型トランジスタ。
【請求項２１】
請求項１８記載の電界効果型トランジスタにおいて、
前記チャネル層は、カーボンナノチューブおよびリボン状のグラフェンを含むナノカーボン材料から構成されていることを特徴とする電界効果型トランジスタ。
【請求項２２】
請求項１８記載の電界効果型トランジスタにおいて、
前記チャネル層は、酸化亜鉛ナノワイヤを含むナノ構造を有する酸化物半導体から構成されていることを特徴とする電界効果型トランジスタ。
【請求項２３】
請求項１８記載の電界効果型トランジスタにおいて、
前記チャネル層は、シリコンナノワイヤを含むナノ構造を有する半導体から構成されていることを特徴とする電界効果型トランジスタ。
【請求項２４】
請求項１８記載の電界効果型トランジスタにおいて、
前記チャネル層は、高分子半導体から構成されていることを特徴とする電界効果型トランジスタ。
【請求項２５】
請求項１８記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、ＳＰ2混成軌道を有する炭素材料と金属との混合物から構成されるていることを特徴とする電界効果型トランジスタ。
【請求項２６】
請求項１８記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、金、白金、イリジウム、パラジウム、コバルト、およびニッケルの少なくとも１つを含んで構成されていることを特徴とする電界効果型トランジスタ。
【請求項２７】
請求項１８記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、銀、アルミニウム、チタン、タンタル、ニオブ、亜鉛、ズズ、インジウム、ガリウム、およびマンガンの少なくとも１つを含んで構成されていることを特徴とする電界効果型トランジスタ。
【請求項２８】
請求項１８記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、有機導電材料で構成されていることを特徴とする電界効果型トランジスタ。
【請求項２９】
請求項１８記載の電界効果型トランジスタにおいて、
前記第１の電極および前記第２の電極は、銀および銅の少なくとも１つを含んで構成されていることを特徴とする電界効果型トランジスタ。
【請求項３０】
請求項１８記載の電界効果型トランジスタにおいて、
前記第１の電極および前記第２の電極は、カーボンナノチューブを含む炭素材料から構成されていることを特徴とする電界効果型トランジスタ。
【請求項３１】
請求項１８記載の電界効果型トランジスタにおいて、
前記チャネル層は、塗布または印刷工程と乾燥工程とを経て形成されるものであることを特徴とする電界効果型トランジスタ。
【請求項３２】
請求項１８記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、塗布または印刷工程，乾燥工程、および焼結工程を経て形成されるものであることを特徴とする電界効果型トランジスタ。
【請求項３３】
請求項１８記載の電界効果型トランジスタにおいて、
前記基板は、樹脂または多層に積層された樹脂フィルムから構成されたものであることを特徴とする電界効果型トランジスタ。
【請求項３４】
請求項１８記載の電界効果型トランジスタを、基板上に複数配置して形成したことを特徴とする回路装置。
【請求項３５】
基板上に形成されたゲート電極と、
前記ゲート電極の上面および少なくとも２つの側面を覆う様に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の厚さで生じた段差は乗り越え、かつ、ゲート電極の厚さを反映して生じたゲート絶縁膜の段差に対しては接して形成された第１の電極および第２の電極と、
前記第１の電極および第２の電極間の前記ゲート絶縁膜上の平坦な領域に形成されたチャネル層と、
前記第１の電極および前記第２の電極と前記チャネル層との間に形成されたギャップと、
前記第１の電極と前記チャネル層との双方に接して形成された第３の電極と、
前記第２の電極とチャネル層との双方に接して形成された第４の電極と
を少なくとも備えることを特徴とする電界効果型トランジスタ。
【請求項３６】
請求項３５記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極の間の前記チャネル層の上に形成された保護層を備えることを特徴とする電界効果型トランジスタ。
【請求項３７】
請求項３５記載の電界効果型トランジスタにおいて、
前記チャネル層は、カーボンナノチューブおよびリボン状のグラフェンを含むナノカーボン材料から構成されていることを特徴とする電界効果型トランジスタ。
【請求項３８】
請求項３５記載の電界効果型トランジスタにおいて、
前記チャネル層は、酸化亜鉛ナノワイヤを含むナノ構造を有する酸化物半導体から構成されていることを特徴とする電界効果型トランジスタ。
【請求項３９】
請求項３５記載の電界効果型トランジスタにおいて、
前記チャネル層は、シリコンナノワイヤを含むナノ構造を有する半導体から構成されていることを特徴とする電界効果型トランジスタ。
【請求項４０】
請求項３５記載の電界効果型トランジスタにおいて、
前記チャネル層は、高分子半導体から構成されていることを特徴とする電界効果型トランジスタ。
【請求項４１】
請求項３５記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、ＳＰ2混成軌道を有する炭素材料と金属との混合物から構成されるていることを特徴とする電界効果型トランジスタ。
【請求項４２】
請求項３５記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、金、白金、イリジウム、パラジウム、コバルト、およびニッケルの少なくとも１つを含んで構成されていることを特徴とする電界効果型トランジスタ。
【請求項４３】
請求項３５記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、銀、アルミニウム、チタン、タンタル、ニオブ、亜鉛、ズズ、インジウム、ガリウム、およびマンガンの少なくとも１つを含んで構成されていることを特徴とする電界効果型トランジスタ。
【請求項４４】
請求項３５記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、有機導電材料で構成されていることを特徴とする電界効果型トランジスタ。
【請求項４５】
請求項３５記載の電界効果型トランジスタにおいて、
前記第１の電極および前記第２の電極は、銀および銅の少なくとも１つを含んで構成されていることを特徴とする電界効果型トランジスタ。
【請求項４６】
請求項３５記載の電界効果型トランジスタにおいて、
前記第１の電極および前記第２の電極は、カーボンナノチューブを含む炭素材料から構成されていることを特徴とする電界効果型トランジスタ。
【請求項４７】
請求項３５記載の電界効果型トランジスタにおいて、
前記チャネル層は、塗布または印刷工程と乾燥工程とを経て形成されるものであることを特徴とする電界効果型トランジスタ。
【請求項４８】
請求項３５記載の電界効果型トランジスタにおいて、
前記第３の電極および前記第４の電極は、塗布または印刷工程，乾燥工程、および焼結工程を経て形成されるものであることを特徴とする電界効果型トランジスタ。
【請求項４９】
請求項３５記載の電界効果型トランジスタにおいて、
前記基板は、樹脂または多層に積層された樹脂フィルムから構成されたものであることを特徴とする電界効果型トランジスタ。
【請求項５０】
請求項３５記載の電界効果型トランジスタを、基板上に複数配置して形成したことを特徴とする回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタとして利用可能であり、印刷法などにより製造可能な電界効果型トランジスタおよびこの電界効果型トランジスタを用いた回路装置に関するものである。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）は、液晶ディスプレイやＥＬディスプレイなどの表示装置用の画素スイッチング素子として広く用いられている。また、近年では、画素アレイのドライバ回路も、同一基板上にＴＦＴで形成される例が増えている。こうしたＴＦＴは、一般に、アモルファスや多結晶のシリコンを用いてガラス基板上に作製されている。しかし、こうしたシリコンを用いたＴＦＴの作成に用いられるＣＶＤ装置は非常に高額であり、ＴＦＴを用いた表示装置などの大面積化は、製造コストの大幅な増加をともなうという問題点があった。【０００３】
また、アモルファスや多結晶のシリコンを成膜するプロセスは極めて高い温度で行われるため、基板として使用可能な材料が限られており、軽量な樹脂基板などが使用できないといった制限があった。これらの問題を解決するために、アモルファスや多結晶のシリコンに代えて有機物、あるいはカーボンナノチューブ、酸化物ナノワイヤなどのナノ構造体を用いたＴＦＴが提案されている。【０００４】
カーボンナノチューブ（ＣＮＴ）は、筒状の炭素分子であり、炭素原子の六員環で構成されるグラフェンシートを巻いた構造をとっている。１枚のグラフェンシートを丸めて筒状になったＣＮＴは、単層ナノチューブ（ＳＷＮＴ）と呼ばれる。また、直径の異なる円筒状のカーボンナノチューブが複数層積層されたＣＮＴは、多層ナノチューブ（ＭＷＮＴ）と呼ばれる。ＳＷＮＴの直径は約１ｎｍ、ＭＷＮＴは数１０ｎｍ程度である。【０００５】
ＣＮＴでは、直径の違い以外に、グラフェンシートを丸める向きの違い、すなわち、円周方向に対する炭素原子の六員環の配向の違いによって、らせん度（カイラリティ） の異なる種々のカーボンナノチューブがある。例えば、らせん型カーボンナノチューブ、ジグザグ型カーボンナノチューブ、アームチェア型カーボンナノチューブなどがある。ＳＷＮＴでは、らせん度（カイラリティ）の違いにより、金属性と半導体性の両方の性質が現れる。【０００６】
上述したような特徴を有するＳＷＮＴを、例えば化学的気相成長法（ＣＶＤ）によってランダムにソース／ ドレイン電極間に成長させることにより、チャネル層がＳＷＮＴからなる電界効果型トランジスタ（ＴＦＴ）を作製することができる。さらに、このＳＷＮＴからなるチャネル層は、ＣＮＴを液体中に分散し、この分散液を基板上に塗布・堆積、印刷することによっても形成することが可能である。文献１（E. S. Snow et al., Applied Physics Letters, vol. 82, p.2145, (2003)）では、このようにして形成されたＣＮＴのランダムネットワークでは、多くの接触が形成されてカーボンナノチューブ間の接続が発生し、薄膜トランジスタのチャネル層に利用することができると報告している。非特許文献１ によれば、チャネル層における単層カーボンナノチューブの密度が１本／μｍ2程度の時には、ｏｎ／ｏｆｆ比が５桁、移動度が７ｃｍ2／Ｖｓが得られ、良好な薄膜トランジスタ（ＴＦＴ）が実現できたとしている。【０００７】
ＣＮＴのランダムネットワークは、前述したように、ＣＮＴの分散液を塗布、あるいは、印刷することで形成できる。このプロセスは、大面積化が安価に実現可能であると共に、プロセス温度が低く、基板として用いる材料を選択する際の制限が少ない。このため、関連する技術で用いられている、ガラス基板上に形成されたシリコン系のＴＦＴに比べて、大幅に製造コストを抑えることが可能である。近年ＣＮＴのランダムネットワークを用いたＴＦＴ盛んに報告されるようになり、文献２（E. Artukovic, M. Kaempgen, D. S. Hecht, S. Roth, G. Gruner, Nano Letters vol. 5, p. 757, (2005)）、文献３（S.-H. Hur, O. O. Park, J. A. Rogers, Applied Physics Letters, vol. 86, p. 243502 (2005)）、文献４（T. Takenobu, T. Takahashi, T. Kanbara, K. Tsukagoshi, Y. Aoyagi, Y. Iwasa, Applied Physics Letters, vol. 88, p. 33511, (2006)）などの報告例がある。【０００８】
また、最近では結晶性に優れ、半導体性を有する酸化亜鉛のナノワイヤを複数本用いてチャネルを構成したＴＦＴについて、文献５（Duk-Il Suh, Seung-Yong Lee, Jung-Hwan Hyung, Tae-Hong Kim, Sang-Kwon Lee, J. Phys. Chem. C, vol. 112, p. 1276-1281, (2008)）などで報告がなされている。非特許文献２〜５であげた技術では、ナノ構造を有する材料で構成されるチャネル層に焦点が当てられ、溶液プロセスなどを活用したチャネル形成に関しては、一定の成果を得ている。しかしながら、これらのナノ構造体をチャネル層に電気コンタクトを設ける電極の形成には、よく知られた真空成膜やフォトリソグラフィーなどが使用されている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、大型の平面ディスプレイなど、大面積の半導体装置を安価に製造するためには、チャネルを形成する半導体材料のみならず、配線および電極、絶縁体など、半導体素子を構成する全ての要素を印刷法で形成することが望ましい。よく知られているように、印刷法による製造で、製造コストの低減が図れるようになる。印刷法を用い、必要最小限の材料で必要な箇所のみにパターンを形成することで、ＣＶＤ法で形成するシリコンを用いる半導体製造に比較して、製造時の投入資材とエネルギーを大幅に低減することができる。また、製造時に生じる廃棄物も大幅に低減することができ、環境負荷が小さくなる。しかしながら、印刷法で半導体素子を構成する全ての要素を形成するには幾つかの課題が生じる。【００１０】
一般的に、ＭＯＳ型の電界効果型トランジスタの電気特性を向上させるためには、チャネル層の電気特性向上、ゲート絶縁膜の特性向上、チャネル層とソースおよびドレイン電極の界面の接触抵抗の低減などが必要となる。特に、ＣＮＴなど複数のナノ材料で構成されるチャネル層をもつＴＦＴの特性向上では、チャネル層とソースおよびドレイン電極の界面の電気抵抗の低減が重要な課題となる。【００１１】
しかしながら、以下に示す要因により、ＣＮＴのランダムネットワークをチャネル層に用いたＴＦＴは、本来期待されるオン電流、ｏｎ／ｏｆｆ比が得られていない。
第１に、ＣＮＴなどのナノ材料は、その微小さ故に、電極金属との接触面積が小さい。
第２に、半導体層（チャネル層）と電極金属の電子状態のミスマッチにより、界面にショットキー障壁が生じてしまう。【００１２】
ここで、チャネル層の導電特性に合わせた仕事関数の大きさを備える材料を用いることで、上述したチャネル層と電極との接触抵抗の低減が図れる。しかしながら、このような材料は、一般には高価であり、大型の平面ディスプレイを形成する場合など多くのＴＦＴを用いる場合には、コストの上昇が問題となる。【００１３】
また、スクリーン印刷やインクジェット法などの印刷法による半導体素子の製造では、必要最小限のインク（材料）の量で各素子要素を描画することが望ましい。一般的なシリコン半導体の製造で用いられるような平坦化プロセスを多用する製造プロセスでは、材料の使用量を増大させ、さらに、スルーホールの形成工程等の製造工程を増大させることになり、コストの上昇に繋がる。【００１４】
しかしながら、平坦化工程を用いずにＴＦＴなどの積層構造を有する素子を製造する際には、素子の各構成要素によって生じる段差に対して十分に配慮する必要がある。特に、印刷法による半導体素子の製造においては、流動性の液体材料を使用するために、段差部で液体材料が流れ落ちることで、配線の断線、あるいは、印刷・描画パターン変形の危険性が高まる。このような状態では、上述したようなナノ材料によるチャネル層と電極との正確な配置関係（接触状態）が得られず、やはり、本来期待されるオン電流、ｏｎ／ｏｆｆ比が得られない原因となる。【００１５】
本発明は、上述したようにシリコンを基礎とした技術の問題点を解消するためになされたものであり、コストの上昇を抑制した状態で、本来期待されるオン電流、ｏｎ／ｏｆｆ比が得られるようにすることを目的とする。
【課題を解決するための手段】
【００１６】
本発明に係る電界効果型トランジスタは、基板上に形成されたゲート電極と、このゲート電極の上面のチャネル形成領域を覆い、かつゲート電極の向かい合う第１の側部の一部および第２の側部の一部を覆うように形成されたゲート絶縁膜と、チャネル形成領域を挟んで各々の端部がゲート絶縁膜の上で対向し、第１の側部の側および第２の側部の側に形成された第１の電極および第２の電極と、ゲート絶縁膜上のチャネル形成領域に形成されたチャネル層と、第１の側部の側でチャネル層に接して形成され、第１の電極およびチャネル層を接続する第３の電極と、第２の側部の側でチャネル層に接して形成され、第２の電極およびチャネル層を接続する第４の電極とを少なくとも備え、第１の電極および第２の電極の対向している各々の端部の最も高い部分は、チャネル形成領域のゲート絶縁膜の上面より高く形成されているようにしたものである。
【発明の効果】
【００１７】
以上説明したように、本発明によれば、第１の電極および第２の電極を、チャネル形成領域を挟んで各々の端部がゲート絶縁膜の上で対向して配置し、加えて、第１の電極および第２の電極の対向している各々の端部の最も高い部分は、チャネル形成領域のゲート絶縁膜の上面より高く形成し、第３の電極で第１の電極およびチャネル層を接続し、第４の電極で第２の電極およびチャネル層を接続したので、コストの上昇を抑制した状態で、本来期待されるオン電流、ｏｎ／ｏｆｆ比が得られるようになる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の実施の形態１における電界効果型トランジスタの構成例を模式的に示す断面図である。
【図２】図２は、本発明の実施の形態１における電界効果型トランジスタの構成例を模式的に示す平面図である。
【図３】図３は、本発明の実施の形態２における電界効果型トランジスタの構成例を模式的に示す断面図である。
【図４】図４は、本発明の実施の形態２における電界効果型トランジスタの構成例を模式的に示す平面図である。
【図５】図５は、本発明の実施の形態３における電界効果型トランジスタの構成例を模式的に示す断面図である。
【図６】図６は、本発明の実施の形態４における電界効果型トランジスタの構成例を模式的に示す断面図である。
【図７】図７は、本発明の実施の形態５における電界効果型トランジスタの構成例を模式的に示す断面図である。
【図８】図８は、本発明の実施の形態６における電界効果型トランジスタの構成例を模式的に示す断面図である。
【図９】図９は、本発明の実施の形態７における回路装置の一部構成例を示す構成図である。
【図１０】図１０は、本発明の実施の形態における回路装置の基本セルの構成例を示す回路図である。
【図１１】図１１は、基本セルの他の構成例を示す回路図である。
【図１２】図１２は、基本セルの他の構成例を示す回路図である。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について図を参照して説明する。【００２０】
［実施の形態１］
はじめに、本発明の実施の形態１について図１，図２を用いて説明する。図１は、本実施の形態における電界効果型トランジスタの構成例を模式的に示す断面図である。図２は、本実施の形態における電界効果型トランジスタの構成例を模式的に示す平面図である。このトランジスタは、基板１０１と、この上に形成されたゲート電極１０２と、ゲート電極１０２の上面のチャネル形成領域を覆い、かつゲート電極１０２の向かい合う第１の側部１０２ａの一部および第２の側部１０２ｂの一部を覆うように形成されたゲート絶縁膜１０３を備える。ゲート電極１０２は、基板１０１の上で絶縁分離されている。例えば、基板１０１を絶縁性材料から構成することで、ゲート電極１０２を絶縁分離した状態とすることができる。【００２１】
また、上述したチャネル形成領域を挟んで、第１の側部１０２ａの側に形成された第１ソース電極（第１電極）１０４と、第２の側部１０２ｂの側に形成された第１ドレイン電極（第２電極）１０５とを備える。第１ソース電極１０４の端部１０４ａと第１ドレイン電極１０５の端部１０５ｂとは、チャネル形成領域を挟んでゲート絶縁膜１０３の上で対向している。一般に、厚さを備えて形成されているゲート絶縁膜１０３は、この端部に段差を備えた状態となっている。第１ソース電極１０４および第１ドレイン電極１０５は、上述した段差を乗り越えて、端部１０４ａと端部１０５ａとがゲート絶縁膜１０３の上で対向している。このように、ゲート絶縁膜１０３の上の段差を乗り越えて形成されている第１ソース電極１０４の端部１０４ａおよび第１ドレイン電極１０５の端部１０５ａの最も高い部分は、チャネル形成領域となるゲート絶縁膜１０３の上面より高く形成されている。【００２２】
また、本実施の形態における電界効果型トランジスタは、ゲート絶縁膜１０３上のチャネル形成領域に形成されたチャネル層１０６と、第１の側部１０２ａの側でチャネル層１０６に接して形成され、第１ソース電極１０４およびチャネル層１０６を接続する第２ソース電極（第３電極）１０７と、第２の側部１０２ｂの側でチャネル層１０６に接して形成され、第１ドレイン電極１０５およびチャネル層１０６を接続する第２ドレイン電極（第４電極）１０８とを備える。第２ソース電極１０７および第２ドレイン電極１０８は、チャネル層１０６に対してオーミック接続している。【００２３】
次に、本実施の形態における電界効果型トランジスタの製造方法について説明する。まず、基板１０１の上に、導電性のペースト（インク）からなるパターンを形成し、これを焼成することでゲート電極１０２とする。パターンの形成には、例えば、よく知られたスクリーン印刷法およびインクジェット法などの印刷法を用いればよい。【００２４】
次に、例えば合成樹脂からなる絶縁性材料を塗布し、これを熱硬化することでゲート絶縁膜１０３を形成する。【００２５】
次に、導電性のペーストからなるパターンを形成し、これを焼成することで第１ソース電極１０４、第１ドレイン電極１０５を形成する。パターンの形成には、例えば、よく知られたスクリーン印刷法およびインクジェット法などを用いればよい。【００２６】
次に、ゲート絶縁膜１０３の上の第１ソース電極１０４および第１ドレイン電極１０５に挟まれた領域（チャネル形成領域）に、チャネル層１０６を形成する。例えば、Ｐ型の半導体特性を備えた複数のカーボンナノチューブから構成されたチャネル層１０６を形成する。これらは、カーボンナノチューブが分散しているインクを用いたインクジェット法などにより形成すればよい。【００２７】
次に、チャネル層１０６に接触する第２ソース電極１０７および第２ドレイン電極１０８を形成する。第２ソース電極１０７、第２ドレイン電極１０８には、チャネル層１０６を構成しているとなっているＣＮＴランダムネットワークに対してオーミック接続することが可能な、仕事関数の大きなパラジウムを主材料とするインクを用い、例えば、インクジェット法によりパターンを形成し、これを焼成することで形成すればよい。【００２８】
ところで、第２ソース電極１０７および第２ドレイン電極１０８は、チャネル層１０６と第１ソース電極１０４および第１ドレイン電極１０５とを接続するために形成している。ここで、本実施の形態によれば、第１ソース電極１０４の端部１０４ａと第１ドレイン電極１０５の端部１０５ｂとは、チャネル形成領域を挟んでゲート絶縁膜１０３の上で対向させているので、第１ソース電極１０４とチャネル層１０６との間、および第１ドレイン電極１０５とチャネル層１０６との間は、狭いものとなっている。例えば、図１に例示する本実施の形態では、これらは接した状態としている。従って、本実施の形態によれば、第２ソース電極１０７および第２ドレイン電極１０８は、例えば、ゲート長方向に数ｎｍ程度の寸法に形成されていれば十分であり、非常に小さなパターンとすることができる。【００２９】
上述したように、カーボンナノチューブよりなるチャネル層１０６を用いる場合、これに対してショットキー障壁などの障壁の形成を抑制してオーミック接続するソース・ドレイン電極を形成する場合、パラジウムなどの高価な材料を用いることになる。これに対し、本実施の形態によれば、上述したように第２ソース電極１０７および第２ドレイン電極１０８は、小さいパターンとしているため、用いる量は少なく、コストの上昇が抑制できる。【００３０】
ここで、チャネル層と電極との間におけるショットキー障壁について説明する。よく知られているように、ショットキー障壁は、金属と半導体の仕事関数あるいはイオン化エネルギーの差により、半導体中の界面付近のキャリヤが金属へ移動し、半導体の界面に空乏層が生じることに由来する。ショットキー障壁起因の半導体／金属界面の接触抵抗を下げるためには、接触させる２つの材料の仕事関数（イオン化ポテンシャル）をなるべく揃えて、生じるショットキー障壁のエネルギーバリアの高さを下げる必要がある。【００３１】
例えば、ｐ型の半導体との接触を取るためには、仕事関数の大きな、金、白金、イリジウム、パラジウム、コバルト、ニッケルなどが適している。反対に、ｎ型の半導体との接触を取るためには、仕事関数の小さな、銀、アルミニウム、チタン、タンタル、ニオブ、亜鉛、スズ、インジウム、ガリウム、マンガンなどが適している。これらの材料のうち、特に金、白金、イリジウム、パラジウム、インジウムなどは、比較的高価な材料であり、製造コストを下げるには、使用量を少なくする必要がある。【００３２】
印刷法による電界効果型トランジスタの製造では、流動性の液体材料を使用する。積層構造を有する素子を製造では、各素子要素によって生じる段差部において液体材料が流れ落ち、配線・電極の接触不良を起こす可能性が高くなる。これらの不良を防ぎ、電界効果型トランジスタの信頼性を確保するには、段差を被覆するのに十分な量の液体材料を使用する必要がある。【００３３】
一方、第１ソース電極１０４および第１ドレイン電極１０５は、第２ソース電極１０７および第２ドレイン電極１０８と電気的な接続が得られればよく、高価な金属材料などを用いる必要が無く、大きなパターンとしてもコストの上昇は招かない。【００３４】
また、上述したことからも明らかなように、本実施の形態による電界効果型トランジスタでは、第２ソース電極１０７および第２ドレイン電極１０８の間隔により、チャネル長が決定される。また、第２ソース電極１０７および第２ドレイン電極１０８の対向している部分の幅により、チャネル幅が決定される。よく知られているように、電界効果型トランジスタの特性がチャネル長およびチャネル幅に強く依存する。本実施の形態における電界効果型トランジスタでは、第２ソース電極１０７、第２ドレイン電極１０８は、例えば、前述したようにインクジェット法などにより形成可能であるが、小さなパターンとすればよく、極微量な材料インクを用いて形成すればよいため、パターン形成時の寸法精度に優れている。【００３５】
また、ゲート絶縁膜１０３の上の段差を乗り越えて形成されている第１ソース電極１０４の端部１０４ａおよび第１ドレイン電極１０５の端部１０５ａの最も高い部分は、ゲート絶縁膜１０３の上面より高く形成されているので、前述したように、ペースト（インク）状の材料よりなるパターンを形成する場合であっても、第２ソース電極１０７および第２ドレイン電極１０８となるペースト（インク）のパターンが、ゲート絶縁膜１０３の周辺部に展開していくことが抑制できるので、パターン形状の制御が容易となる。【００３６】
また、上述した作製工程では、プロセス温度も低く、基板１０１の材料として、多くのエンジニアリングプラスチック（樹脂）や、これら樹脂のフィルムを多層に積層したもの（樹脂積層フィルム）が使用可能である。従って、製造される半導体装置に、柔軟性および透明性などの、固体シリコンの半導体集積回路では不可能であった付加価値を与えることができる。また、高価な真空装置も使用せず、製造コストも低く抑えることができる。【００３７】
［実施の形態２］
次に、本発明の実施の形態２について図３，図４を用いて説明する。図３は、本実施の形態における電界効果型トランジスタの構成例を模式的に示す断面図である。図４は、本実施の形態における電界効果型トランジスタの構成例を模式的に示す平面図である。このトランジスタは、樹脂からなる基板３０１と、この上に形成されたゲート電極３０２と、ゲート電極３０２の上面のチャネル形成領域を覆い、かつゲート電極３０２の向かい合う第１の側部の一部および第２の側部の一部を覆うように形成されたゲート絶縁膜３０３を備える。ゲート絶縁膜３０３は、図４に示すように、ゲート電極３０２の上面、および、３つの側部を覆う様に形成されている。【００３８】
また、上述したチャネル形成領域を挟んで各々の端部がゲート絶縁膜３０３の上で対向して形成された第１ソース電極３０４および第１ドレイン電極３０５を備える。一般に、厚さを備えて形成されているゲート絶縁膜３０３は、この端部に段差を備えた状態となっている。第１ソース電極３０４および第１ドレイン電極３０５は、上述した段差を乗り越えて、各々端部がゲート絶縁膜３０３の上で対向している。また、ゲート絶縁膜３０３は、厚さのあるゲート電極３０２の上に形成されているため、ゲート電極３０２端部に対応する部部においても、ゲート絶縁膜３０３には段差が形成される。本実施の形態においては、第１ソース電極３０４および第１ドレイン電極３０５は、ゲート電極３０２による段差も乗り越えている。【００３９】
このように、ゲート絶縁膜３０３の上の段差を乗り越えて形成されている第１ソース電極３０４および第１ドレイン電極３０５の、対向している各々の端部の最も高い部分は、チャネル形成領域となるゲート絶縁膜３０３の上面より高く形成されている。【００４０】
また、ゲート絶縁膜３０３上のチャネル形成領域には、例えばカーボンナノチューブ（ＣＮＴ）のランダムネットワークから構成されたチャネル層３０６と、第１の側部の側でチャネル層３０６に接して形成され、第１ソース電極３０４およびチャネル層３０６を接続する第２ソース電極３０７と、第２の側部の側でチャネル層３０６に接して形成され、第１ドレイン電極３０５およびチャネル層３０６を接続する第２ドレイン電極３０８とを備える。第２ソース電極３０７および第２ドレイン電極３０８は、チャネル層３０６に対してオーミック接続している。【００４１】
次に、本実施の形態における電界効果型トランジスタの製造方法について説明する。まず、例えば、ポリイミドからなる板厚７５μｍの基板３０１を用意する。また、銀のナノ粒子を溶媒で分散させた分散液よりなるインクを用意する。このインクを、例えばインクジェットプリンタを用い、ゲート電極３０２となる部分に塗布して乾燥させ、基板３０１の上にゲート電極パターンを形成する。【００４２】
次に、２００℃で熱処理を行い、ゲート電極パターンを焼成して焼結させる。これにより、基板３０１の上にゲート電極３０２が形成される。【００４３】
次に、ポリイミドなどの有機高分子からなる絶縁材料からなる塗布液を、ゲート電極３０２の上面および３つの側面を覆うようにディスペンサで描画・塗布し、絶縁塗布パターンを形成する。次いで、この絶縁塗布パターンに対して１８０℃の加熱処理を加え、硬化させる。これにより、ゲート電極３０２の上にゲート絶縁膜３０３が形成される。ゲート絶縁膜３０３の膜厚は、特に制限されるものではないが、薄すぎるとゲート電極３０２と他の電極間のリーク電流を効果的に抑制することが困難となる。一方、厚すぎると、ゲートバイアス電圧によるチャネル層３０６のスイッチング現象を効果的に制御できなくなる。これらのことより、ゲート絶縁膜３０３の膜厚は、１０〜１０００ ｎｍの範囲が好ましい。【００４４】
次に、第１ソース電極３０４、第１ドレイン電極３０５を形成する。まず、表面が有機物で安定化された銀のナノ粒子とバインダ樹脂を混合した電極ペーストを調合する。例えば、アルキルアミンなど有機物の分子で表面が被覆された平均粒径２０ｎｍ程度の銀ナノ粒子が、加熱した際に表面を被覆している分子と反応する物質を含んだバインダ樹脂中に分散された電極ペーストを用意する。【００４５】
次いで、例えば、公知のスクリーン印刷法を用い、ゲート絶縁膜３０３および基板３０１の上の所定の位置に、電極ペーストからなる所望の電極形状のペーストパターンを形成し、乾燥させる。この後、形成したペーストパターンを１８０°の熱処理により焼成して銀のナノ粒子同士を焼結させる。これにより、ゲート絶縁膜３０３および基板３０１の上の所定の位置に、第１ソース電極３０４および第１ドレイン電極３０５が形成される。【００４６】
次に、ゲート絶縁膜３０３の上の第１ソース電極３０４および第１ドレイン電極３０５に挟まれた領域（チャネル形成領域）に、チャネル層３０６を形成する。まず、半導体特性を示す単層ナノチューブをジクロロエタン（分散溶媒）中に分散させたＣＮＴインクを用意する。次いで、ディスペンサを用いてＣＮＴインクを所定の場所に滴下し、チャネル層３０６となるインクパターンを形成する。これを乾燥させて分散溶媒を気化させる。これにより、ＣＮＴのランダムネットワークで構成されるチャネル層３０６が形成される。ＣＮＴランダムネットワークは、ｐ型の半導体である。【００４７】
次に、チャネル層３０６に接触する第２ソース電極３０７および第２ドレイン電極３０８を形成する。第２ソース電極３０７、第２ドレイン電極３０８には、チャネル層３０６を構成しているとなっているＣＮＴランダムネットワークに対してオーミック接続することが可能な、仕事関数の大きなパラジウムを主材料とするインクを用いる。次いで、例えばインクジェットプリンタを用い、上記インクからなり、第１ソース電極３０４およびチャネル層３０６の双方に接するパターン、および第１ドレイン電極およびチャネル層３０６の双方に接するパターンを形成する。このようにすることで形成した各インクのパターンを、１８０℃の加熱により焼成して焼結させることで、第２ソース電極３０７および第２ドレイン電極３０８が形成される。【００４８】
このような作製工程では、プロセス温度も低く、基板３０１の材料として、多くのエンジニアリングプラスチックが使用可能である。従って、製造される半導体装置に、柔軟性および透明性などの、固体シリコンの半導体集積回路では不可能であった付加価値を与えることができる。また、高価な真空装置も使用せず、製造コストも低く抑えることができる。【００４９】
なお、本実施の形態では、電極などの各パターンの形成を、インクジェットプリンタ、ディスペンサ、および、スクリーン印刷などにより行うようにしたが、これに限るものではなく、例えば、凸版印刷、凹版印刷、オフセット印刷などの手段も、同様に用いることが可能である。【００５０】
本実施の形態の電界効果型トランジスタでは、チャネル層３０６としてｐ型の半導体のＣＮＴランダムネットワークを用いる。このため、半導体／金属界面の接触抵抗を決定付けるショットキー障壁を小さくするために、仕事関数が大きなパラジウム（約５．１ｅＶ）を第２ソース電極３０７、第２ドレイン電極３０８の材料に用いる。これにより、電界効果型トランジスタのオン抵抗を下げることができ、大きな駆動電流を確保することが可能となる。パラジウムは高価な金属であるが、図１の素子構造からわかるように、使用する量は僅かである。従って、素子特性に向上にともなう製造コストの増加は僅かである。【００５１】
また、ゲート電極３０２およびゲート絶縁膜３０３の膜厚で生じている段差は、第１ソース電極３０４、第１ドレイン電極３０５で乗り越えている。第１ソース電極３０４、第１ドレイン電極３０５は、パラジウムより安価な銀を使用しており、段差に比べて十分に厚く形成してもコストの増加は小さい。厚い第１ソース電極３０４、第１ドレイン電極３０５を形成することで、段差部での信頼性を確保している。なお、銀の仕事関数は、約４．３ｅＶと小さく、ｐ型のＣＮＴランダムネットワークと直接コンタクトする材料には適していない。【００５２】
また、本実施の形態では、仕事関数の大きな材料として金属のパラジウムを使用しているが、有機導電材料を用いることも可能である。一般的に金属材料に比べて、有機材料は大きなイオン化ポテンシャルを持つことが多く、ホールの注入材料としての選択肢は多い。また、印刷手法にも適している。【００５３】
また、本発明の電界効果型トランジスタの平面図（図４）で明らかなように、このＴＦＴのチャネル長（Ｌ）およびチャネル幅（Ｗ）を規定しているのは、第２ソース電極３０７、第２ドレイン電極３０８である。電界効果型トランジスタの特性がチャネル長（Ｌ）およびチャネル幅（Ｗ）に強く依存するのは周知の事実である。本実施の形態における電界効果型トランジスタでは、第２ソース電極３０７、第２ドレイン電極３０８は、極微量な材料インクを用いて形成されているため、印刷形成時のパターン精度に優れている。【００５４】
また、特に、本実施の形態のようにチャネル層３０６が複数のＣＮＴなどのナノ材料からなるランダムネットワークの場合には、毛細管現象により、電極材料インクがチャネル層３０６へ浸透していくことがある。この効果は、ナノ材料と電極材料の接触性を向上させる一方で、電極パターンの「にじみ」が生じ、素子特性のバラツキの要因にもなる。本発明の電界効果型トランジスタでは、第２ソース電極３０７、第２ドレイン電極３０８を極微量な材料インクを用いて形成することにより、「にじみ」の程度を制御することが可能となり、電極パターンのバラツキを最小限に抑えることができる。この結果、高い均一性を有する複数の電界効果型トランジスタを製造することができる。従って、本素子を複数用いて動作させる集積回路の動作マージンが大きく、製造歩留まりが高くなる。【００５５】
［実施の形態３］
次に、本発明の実施の形態３について図５を用いて説明する。図５は、本実施の形態３における電界効果型トランジスタの構成例を模式的に示す断面図である。本実施の形態における電界効果型トランジスタでは、まず、樹脂基板５０１にゲート電極５０２が形成され、ゲート電極５０２の上面、および、５０つの側面を覆う様にゲート絶縁膜５０３が形成されている。さらにゲート絶縁膜５０３上には、チャネル層５０６が形成されている。【００５６】
また、第１ソース電極５０４および第１ドレイン電極５０５が、ゲート電極５０２およびゲート絶縁膜５０３の膜厚で生じた段差を乗り越えるように形成され、各々、チャネル層５０６と接している。さらに、第１ソース電極５０４とチャネル層５０６の双方に接するように第２ソース電極５０７が形成され、第１ドレイン電極５０５およびチャネル層５０６の双方に接するように、第２ドレイン電極５０８が形成されている。【００５７】
前述した実施の形態２における電界効果型トランジスタの作製では、第１ソース電極および第１ドレイン電極を形成した後に、チャネル層を形成している。この実施の形態３の電界効果型トランジスタでは、チャネル層５０６を形成した後に、第１ソース電極５０４および第１ドレイン電極５０５を形成する。この製造工程の順番の違いは、チャネル層５０６と第１ソース電極５０４、および第１ドレイン電極５０５との界面に表れている。実施の形態２（図３）では、第１ソース電極３０４および第１ドレイン電極３０５を形成した後に、液体材料を用いてチャネル層３０６を形成するので、この液体材料と第１ソース電極３０４および第１ドレイン電極３０５との濡れ性により、チャネル層３０６の両端には盛り上がりが生じている。【００５８】
より正確な形状の第２ソース電極５０７および第２ドレイン電極５０８を形成するためには、チャネル層５０６は平坦であることが望ましい。本実施の形態における電界効果型トランジスタは、ゲート絶縁膜５０３の平坦部の上にチャネル層５０６を形成するので、電極などの段差の影響が無く、平坦な状態にチャネル層５０６が形成できる。また、第１ソース電極５０４および第１ドレイン電極５０５の形成には、スクリーン印刷法、オフセット印刷法、ディスペンサなどの、粘度の高いペースト状のインクが使用できる手法が適している。粘度の高いインク材料を使用することで、複数の段差に対してインクが流れ出すこと無く、高い寸法精度の電極パターンを形成できる。また、毛細管現象によるチャネル層５０６への浸透も抑えることができる。【００５９】
また、第２ソース電極５０７、第２ドレイン電極５０８を形成する下地となるチャネル層５０６の表面は、第１の実施の形態のチャネル層５０６に比べて平坦であるので、より精度の高い電極パターンの印刷形成が可能である。この結果、高い均一性を有する複数の電界効果型トランジスタを製造することができる。従って、本実施の形態における電界効果型トランジスタによれば、これを複数用いた集積回路を動作させる場合、動作マージンを大きくすることが可能となり、製造歩留まりを高くすることができる。【００６０】
［実施の形態４］
次に、本発明の実施の形態４について図６を用いて説明する。図６は、実施の形態４における電界効果型トランジスタの構成例を模式的に示す断面図である。本実施の形態における電界効果型トランジスタでは、基板６０１の上にゲート電極６０２が形成され、ゲート電極６０２の上面および３つの側面を覆う様にゲート絶縁膜６０３が形成されている。【００６１】
また、前述した実施の形態と同様に、ゲート電極６０２および、ゲート絶縁膜６０３の膜厚で生じた段差を乗り越えるように第１ソース電極６０４および第１ドレイン電極６０５が形成され、ゲート絶縁膜６０３上の第１ソース電極６０４および第１ドレイン電極６０５で挟まれた領域にチャネル層６０６が形成されている。【００６２】
ここで、本実施の形態では、チャネル層６０６は、第１ソース電極６０４および第１ドレイン電極６０５に接しておらず、これらとチャネル層６０６との間に間隙（ギャップ）を備えている。本実施の形態では、このギャップを埋めるように、かつ、第１ソース電極６０４とチャネル層６０６の双方に接するように、第２ソース電極６０７が形成されている。同様に、上記ギャップを埋めるように、かつ、第１ドレイン電極６０５とチャネル層６０６の双方に接するように、第２ドレイン電極６０８が形成されている。【００６３】
以下、本実施の形態における電界効果型トランジスタの製造方法例について説明する。例えば、ポリエチレンテレフタレートからなる板厚１００μｍの基板６０１上に、銀のナノ粒子を溶媒で分散させたものをインクとし、例えばスクリーン印刷法を用いて所望のゲート電極６０２となる形状のインクパターンを描画（形成）し、このパターンを乾燥させる。次に、形成したパターンに対して１６０℃で熱処理を行い、焼成して焼結させることで、ゲート電極６０２を形成する。【００６４】
次に、ポリメタクリル酸メチル（ＰＭＭＡ）などの有機高分子からなる絶縁材料の溶液をゲート電極６０２の上面およびこの３つの側面を覆うように、ディスペンサで塗布・描画し、形成したパターンを１７０℃で焼き締める（熱硬化する）。これにより、ゲート絶縁膜６０３が形成される。このゲート絶縁膜６０３の膜厚は特に制限されるものではないが、薄すぎるとゲート電極と他の電極間のリーク電流を効果的に抑制することが困難となり、厚すぎるとゲートバイアス電圧による活性層のスイッチング現象を効果的に制御できなくなるため、１０〜１０００ｎｍの範囲が好ましい。【００６５】
次に、第１ソース電極６０４および第１ドレイン電極６０５を形成する。まず、表面が有機物で安定化された銀のナノ粒子と多層ナノチューブを混合したペーストを調合する。次に、このペーストを、例えばオフセット印刷法を用い、電極形状となる所望のパターンに形成し、形成したパターンを乾燥させる。次いで、形成したパターンに対して１５０℃の熱処理を加えて焼成し、焼結させることで、第１ソース電極６０４および第１ドレイン電極６０５を形成する。【００６６】
以上のようにして第１ソース電極６０４および第１ドレイン電極６０５を形成した後、半導体特性を示す酸化亜鉛のナノワイヤをイソプロピルアルコールに分散させたインクを、ディスペンサを用いて電極間の所定の場所（チャネル形成領域）に滴下し、乾燥させ、酸化亜鉛ナノワイヤのランダムネットワークで構成されるチャネル層６０６を形成する。なお、本実施の形態において、チャネル層６０６と、第１ソース電極６０４および第１ドレイン電極６０５は接しておらず、ギャップが形成されている。酸化亜鉛ナノワイヤは、ｎ型の半導体である。【００６７】
ここで、前述したように半導体であるＺｎＯナノワイヤから構成されているチャネル層６０６に対して電極（金属材料）を接触させると、ショットキー障壁が形成されるが、このショットキー障壁を下げて、良好な電気接触を得るには、仕事関数が小さな材料が適している。本実施の形態では、例えば、仕事関数が約４．１ｅＶと小さなインジウムを主原料とするインクを用い、第２ソース電極６０７および第２ドレイン電極６０８を形成する。第２ソース電極６０７は、第１ソース電極６０４とチャネル層６０６の双方に接するように、また、第２ドレイン電極６０８は、第１ドレイン電極６０５とチャネル層６０６の双方に接するように、それぞれインクジェットプリンタを用いて印刷形成し、１６０℃で焼結する。【００６８】
上述したように、樹脂ベースのペーストやインクを用いてパターンを形成して焼成することで電極や各層を形成するような作製工程では、プロセス温度も低く、基板６０１の材料として、多くのエンジニアリングプラスチックが使用可能である。従って、製造される半導体装置に、柔軟性、透明性などの、固体シリコンの半導体集積回路では不可能であった付加価値を与えることができる。また、高価な真空装置も使用せず、製造コストも低く抑えることができる。また、本例に限らず、様々な印刷手法が適用可能であることはいうまでも無い。【００６９】
本実施の形態の電界効果型トランジスタでは、ｎ型半導体のチャネル層６０６に対して、ショットキー障壁を小さくするために、仕事関数の小さなインジウム（約４．１ｅＶ）を第２ソース電極６０７および第２ドレイン電極６０８の材料に用いている。このことにより、電界効果型トランジスタのオン抵抗を下げることができ、大きな駆動電流を確保することができる。インジウムは高価な金属であるが、第２ソース電極６０７および第２ドレイン電極６０８は、小さなパターンとすればよく、言い換えると、大きなパターンに形成する必要が無く、使用する量は僅かである。従って、素子（トランジスタ）特性に向上にともなう製造コストの増加は僅かである。【００７０】
また、ゲート電極６０２およびゲート絶縁膜６０３の膜厚で生じている段差は、第１ソース電極６０４および第１ドレイン電極６０５で乗り越えている。第１ソース電極６０４および第１ドレイン電極６０５は、インジウムより安価な材料を使用しており、段差に比べて十分に厚く形成してもコストの増加は小さい。厚い第１ソース電極６０４および第１ドレイン電極６０５を形成することで、段差部での信頼性を確保している。【００７１】
また、本実施の形態では、第１ソース電極６０４および第１ドレイン電極６０５と、チャネル層６０６の間に、意図的にギャップを設けている。このギャップは、精細な第２ソース電極６０７および第２ドレイン電極６０８を印刷・描画するときのインク溜まりとしての機能を有し、第２ソース電極６０７および第２ドレイン電極６０８のパターン形成の安定性が増加する。【００７２】
さらに、第２ソース電極６０７および第２ドレイン電極６０８は、ゲート絶縁膜６０３上面の平坦な露出部に印刷・描画される。このため、ゲート絶縁膜６０３の上面をコロナ放電あるいは、紫外線照射などで表面改質を行うことが可能となり、付着性を向上させることが可能であり、より精度の高い第２ソース電極６０７および第２ドレイン電極６０８パターンを形成することが可能となる。【００７３】
これらの効果により、電極パターンのバラツキ・不良を最小限に抑えることができ、高い均一性を有する複数の電界効果型トランジスタを製造することができる。従って、本実施の形態における電界効果型トランジスタによれば、これを複数用いた集積回路を動作させる場合、動作マージンを大きくすることが可能となり、製造歩留まりを高くすることができる。【００７４】
［実施の形態５］
次に、本発明の実施の形態５について図７を用いて説明する。図７は、実施の形態５における電界効果型トランジスタの構成例を模式的に示す断面図である。本実施の形態における電界効果型トランジスタでは、例えば、有機樹脂から構成された基板７０１の上にゲート電極７０２が形成され、ゲート電極７０２の上面および３つの側面を覆う様にゲート絶縁膜７０３が形成されている。また、第１ソース電極７０４および第１ドレイン電極７０５が、ゲート絶縁膜７０３の膜厚で生じた段差を乗り越え、かつ、ゲート電極７０２の膜厚で生じた段差に接するように形成されている。【００７５】
さらに、ゲート絶縁膜７０３上の第１ソース電極７０４および第１ドレイン電極７０５で挟まれた領域に、チャネル層７０６が形成されている。なお、本実施の形態においても、前述した実施の形態４と同様に、チャネル層７０６は、第１ソース電極７０４および第１ドレイン電極７０５に接しておらず、これらとチャネル層７０６との間にはギャップを備えている。このギャップを埋めるように、かつ、第１ソース電極７０４とチャネル層７０６の双方に接するように第２ソース電極７０７が形成され、また、上記ギャップを埋めるように、かつ、第１ドレイン電極７０５とチャネル層７０６の双方に接するように、第２ドレイン電極７０８が形成されている。【００７６】
加えて、本実施の形態５における電界効果型トランジスタでは、第１ソース電極７０４および第１ドレイン電極７０５は、ゲート絶縁膜７０３の厚さで生じる段差を乗り越えているが、ゲート電極７０２の厚さの影響で生じる段差には接する箇所で止めてある。第１ソース電極７０４および第１ドレイン電極７０５は、ゲート電極７０２の厚さの影響で生じる段差により、セルフアライン的に対向している各々の端部の位置が決定されている。【００７７】
また、本実施の形態によれば、ゲート電極７０２と第１ソース電極７０４とのオーバラップ長さ、および、ゲート電極７０２と第１ドレイン電極７０５とのオーバーラップ長さを、前述した実施の形態４に比較して短くできる。第２ソース電極７０７および第２ドレイン電極７０８のチャネル長方向の幅は、パターンの形成技術から来る制限により、微細化に限界があるが、本実施の形態では、これらの幅をあまり小さくすることなく、第１ソース電極７０４と第１ドレイン電極７０５との間隔をより小さくすることが可能となる。これにより、同一のチャネル長および、チャネル幅を有する電界効果型トランジスタの専有面積を、実施の形態４の場合に比較して低減することが可能となり、素子密度を向上させることができる。【００７８】
第１ソース電極７０４および第１ドレイン電極７０５と、チャネル層７０６の間には、第３の実施の形態と同様に、ギャップを設けている。このギャップの効果は、前述した実施の形態４の場合と同様である。【００７９】
［実施の形態６］
次に、本発明の実施の形態６について図８を用いて説明する。図８は、実施の形態６における電界効果型トランジスタの構成例を模式的に示す断面図である。本実施の形態における電界効果型トランジスタでは、例えば、有機樹脂から構成された基板７０１の上にゲート電極７０２が形成され、ゲート電極７０２の上面および３つの側面を覆う様にゲート絶縁膜７０３が形成されている。また、第１ソース電極７０４および第１ドレイン電極７０５が、ゲート絶縁膜７０３の膜厚で生じた段差を乗り越え、かつ、ゲート電極７０２の膜厚で生じた段差に接するように形成されている。【００８０】
さらに、ゲート絶縁膜７０３上の第１ソース電極７０４および第１ドレイン電極７０５で挟まれた領域に、チャネル層７０６が形成されている。なお、本実施の形態においても、前述した実施の形態４と同様に、チャネル層７０６は、第１ソース電極７０４および第１ドレイン電極７０５に接しておらず、これらとチャネル層７０６との間にはギャップを備えている。このギャップを埋めるように、かつ、第１ソース電極７０４とチャネル層７０６の双方に接するように第２ソース電極７０７が形成され、また、上記ギャップを埋めるように、かつ、第１ドレイン電極７０５とチャネル層７０６の双方に接するように、第２ドレイン電極７０８が形成されている。【００８１】
また、本実施の形態６における電界効果型トランジスタでは、第１ソース電極７０４および第１ドレイン電極７０５は、ゲート絶縁膜７０３の厚さで生じる段差を乗り越えているが、ゲート電極７０２の厚さの影響で生じる段差には接する箇所で止めてある。【００８２】
以上の構成は、前述した実施の形態５と同様であり、本実施の形態６における電界効果型トランジスタでは、チャネル層７０６の上の第２ソース電極７０７および第２ドレイン電極７０８の間に配置された保護層８０９を備えるようにしている。【００８３】
次に、本実施の形態における電界効果型トランジスタの製造方法例について説明する。例えば、ポリイミドからなる板厚７５μｍの基板７０１の上に、銀のナノ粒子を溶媒で分散させたものをインクとし、例えばインクジェットプリンタを用いて所望のインクパターンを形成（描画）し、形成したパターンを乾燥させる。次に、このパターンに対して２００℃で熱処理を行い、焼成して焼結させることで、ゲート電極７０２を形成する。【００８４】
次に、ポリイミドなどの有機高分子からなる絶縁材料の溶液を、ゲート電極７０２の上面および３つの側面を覆うようにディスペンサで塗布・描画し、形成したパターン（塗布膜）を１８０℃で焼き締める（熱硬化する）。これにより、ゲート絶縁膜７０３が形成される。ゲート絶縁膜７０３の膜厚は特に制限されるものではないが、薄すぎるとゲート電極と他の電極間のリーク電流を効果的に抑制することが困難となり、厚すぎるとゲートバイアス電圧による活性層のスイッチング現象を効果的に制御できなくなるため、１０〜１０００ｎｍの範囲が好ましい。【００８５】
次に、第１ソース電極７０４および第１ドレイン電極７０５を形成する。まず、表面が有機物で安定化された銀のナノ粒子とバインダ樹脂を混合したペーストを調合する。次に、このペーストを、例えばスクリーン印刷法を用い、電極形状となる所望のパターンに形成し、形成したパターンを乾燥させる。これらの、第１ソース電極７０４および第１ドレイン電極７０５となるパターンは、ゲート絶縁膜７０３の膜厚で生じた段差を乗り越え、かつ、ゲート電極７０２の膜厚で生じた段差に接するように印刷（形成）されている。次いで、形成したパターンに対して１８０℃の熱処理を加えて焼成し、焼結させることで、第１ソース電極７０４および第１ドレイン電極７０５を形成する。【００８６】
以上のようにして、第１ソース電極７０４および第１ドレイン電極７０５を形成した後、半導体特性を示す単層ナノチューブをジクロロエタン中に分散させたＣＮＴインクを、ディスペンサを用いて所定の場所（チャネル形成領域）に滴下し、乾燥させ、ＣＮＴのランダムネットワークで構成されるチャネル層７０６を形成する。ランダムネットワークは、ｐ型の半導体である。チャネル層７０６と、第１ソース電極７０４および第１ドレイン電極７０５とは接しておらず、ギャップが生じている。【００８７】
次に、保護層８０９を形成する。例えば、ガス透過性の低い樹脂を用い、この樹脂の溶液をスクリーン印刷法などによりパターニングし、チャネル層７０６の中央部に樹脂パターンを形成する。ここで、パターン形成に用いる樹脂の溶液は、ある程度高い粘度とし、形成した樹脂パターンが、チャネル層７０６の上で展開して広がることが抑制されるようにする。このようにして樹脂パターンを形成した後、形成した樹脂パターンを加熱して硬化することで、保護層８０９を形成する。【００８８】
次に、チャネル層７０６との間にショットキー障壁などが形成されないように、仕事関数の大きなパラジウムを主材料とした第２ソース電極７０７および第２ドレイン電極７０８を形成する。例えば、パラジウムを主材料とするインクを用い、第１ソース電極７０４とチャネル層７０６との双方の接するインクパターンと、第１ドレイン電極７０５とチャネル層７０６との双方に接するインクパターンとを、よく知られたインクジェットプリンタを用いて形成する。次いで、形成した各インクパターンに対して１８０℃の熱処理を加え、これらを焼成して焼結させれば、第２ソース電極７０７および第２ドレイン電極７０８が形成される。【００８９】
本実施の形態によれば、第２ソース電極７０７および第２ドレイン電極７０８の間隔であるチャネル長は、保護層８０９で規定されるようになる。従って、保護層８０９が、高い寸法精度で形成できれば、チャネル長の製造誤差を小さくすることができる。また、前述したように、保護層８０９をガスなどが透過しにくい材料から構成することで、これに被覆されているチャネル層７０６を、外部環境の酸素や水などから保護することが可能となる。このため、本実施の形態によれば、素子特性の経年劣化が小さくなり、素子寿命を長くすることができる。【００９０】
［実施の形態７］
次に、本発明の実施の形態７について図９を用いて説明する。図９は、実施の形態７における回路装置の一部構成例を示す構成図である。この回路装置は、本発明における電界効果型トランジスタを用いて構成したものである。【００９１】
この回路装置は、複数のワード線９１１〜９１４および複数のプレート線９１６〜９１９、ならびに、ワード線９１１〜９１４と直交する複数のビット線９０１〜９０４を備えている。ワード線９１１〜９１４およびプレート線９１６〜９１９の一端は、Ｙ−周辺回路９２２に接続されており、ビット線９０１〜９０４の一端は、Ｘ−周辺回路９２１に接続されている。Ｘ−周辺回路９２１およびＹ−周辺回路９２２は、各々が、デコーダ回路，ドライバ回路，およびｏｎ／ｏｆｆスイッチなどを備えている。【００９２】
各々のワード線９１１〜９１４およびプレート線９１６〜９１９と、各々のビット線９０１〜９０４とが交差する領域には、各々、前述した各実施の形態１〜６で例示した電界効果型トランジスタを備える基本セル９２３が配置されている。図９は、４×４のアレイ状に基本セル９２３を配置（配列）した回路装置の例を示したものである。【００９３】
基本セル９２３は、３つの接続点を有し、各接続点は、ビット線、ワード線、プレート線に各々接続されている。例えば、図９中の破線で囲まれた基本セル９２３は、ワード線９１２、ビット線９０２、およびプレート線９１７に接続されている。【００９４】
基本セルは、例えば、図１０の回路図に例示（第１例）するように、選択トランジスタ１００４と、選択トランジスタ１００４のソース（ドレイン）電極に直列に接続された強誘電体コンデンサ１００５とを備える。強誘電体コンデンサ１００５の他方の端子はプレート線１００３に接続されている。選択トランジスタ１００４の他方のソース（ドレイン）電極（端子）はビット線１００１に、選択トランジスタ１００４のゲート電極はワード線１００２に接続されている。【００９５】
選択トランジスタ１００４は、例えば、前述した実施の形態４〜６における電界効果型トランジスタである。この選択トランジスタ１００４の作用により、２次元アレイ中で、所定の強誘電体コンデンサ１００５が選択される。選択された強誘電体コンデンサ１００５には、ビット線１００１とプレート線１００３の電位差で決められる規定の電圧が印加され、強誘電体ＲＡＭとして機能する。【００９６】
実施の形態４〜６で説明したように、本実施の形態における回路装置は、プラスチック基板上に印刷法で作製ことが可能であるので、大面積の強誘電体ＲＡＭを安価に製造することが可能である。また、本発明による電界効果型トランジスタは、電流経路における寄生抵抗を低くすることができるので、選択トランジスタ１００４で生じる電圧降下を小さくできる。このため、強誘電体ＲＡＭの動作マージンが広くなり、動作の安定性が向上する。【００９７】
次に、基本セルの他の例（第２例）について、図１１を用いて説明する。図１１は、基本セルの他の構成例を示す回路図である。この基本セルは、選択トランジスタ１００４と、選択トランジスタ１００４のソース（ドレイン）電極に直列に接続された、いわゆる電子インクと呼ばれる電気泳動型マイクロカプセル１１０５とを備える。電気泳動型マイクロカプセル１１０５の他方の端子は、プレート線１００３に接続されている。選択トランジスタ１００４の他方の端子はビット線１００１に、選択トランジスタ１００４のゲート電極は、ワード線１００２に接続されている。【００９８】
選択トランジスタ１００４は、前述した本発明の実施の形態４〜６における電界効果型トランジスタであればよい。選択トランジスタ１００４の作用により、２次元アレイ中で、所定の電気泳動型マイクロカプセル１１０５が選択される。選択された電気泳動型マイクロカプセル１１０５には、ビット線１００１とプレート線１００３の電位差で決められる規定の電圧が印加され、電気泳動型マイクロカプセル１１０５の表示状態を変更することができる。実施の形態４〜６に説明したように、この回路装置は、プラスチック基板上に印刷法で作製ことが可能であるので、大面積かつ、柔軟性のある表示装置を安価に製造することが可能である。また、本発明による電界効果型トランジスタは、電流経路における寄生抵抗を低くすることができるので、選択トランジスタ１００４で生じる電圧降下を小さくできる。このため、表示装置の動作マージンの向上、および表示切り替え時の消費電力を低減することができる。【００９９】
次に、基本セルの他の例（第３例）について、図１２を用いて説明する。図１２は、基本セルの他の構成例を示す回路図である。この基本セルは、選択トランジスタ１００４と、選択トランジスタ１００４のソース（ドレイン）電極に直列に接続された、可変抵抗１２０５とを備える。可変抵抗１２０５の他方の端子は、グランド接地されている。選択トランジスタ１００４の他方の端子は、ビット線１２０１に、選択トランジスタ１００４のゲート電極はワード線１２０２に接続されている。【０１００】
選択トランジスタ１００４は、本発明による実施の形態４〜６における薄膜トランジスタであればよい。選択トランジスタ１００４の作用により、２次元アレイ中で、所定の可変抵抗１２０５が選択される。選択された可変抵抗１２０５には、Ｘ−周辺回路９２１（図９）から、ビット線１２０１（ビット線９０１〜９０４）、選択トランジスタ１００４を介して、一定の電流もしくは一定の電圧が印加され、可変抵抗１２０５の抵抗値を検出することができる構成になっている。【０１０１】
可変抵抗１２０５としては、磁界あるいは圧力により抵抗値が変化するものを用いることができる。すなわち、この回路装置（第３例）は、磁場あるいは圧力の２次元的な分布を調べることができるセンサアレイである。上述した本実施の形態における回路装置は、プラスチック基板上に印刷法で作製ことが可能であるので、大面積かつ、柔軟性のあるセンサアレイを安価に製造することが可能である。また、本実施の形態によれば、電流経路における選択トランジスタ１００４で生じる抵抗を低くすることができるので、高精度なセンシングが可能になる。【０１０２】
以上に説明したように、本発明における電界効果型トランジスタは、電極を２つの領域に分けて形成しているところに１つの特徴がある。１つ目の領域（第１の電極，第２の電極）では、素子部の段差を被覆する。この領域に使用する材料は、導体であればよく、比較的安価な材料を使用することができる。安価な材料であるために、段差を被覆するのに十分な量の液体材料を使用する場合でも製造コストはあまり増加しない。電極の２つ目の領域（第３の電極，第４の電極）は、１つ目の領域とチャネル層の電気接触を取るための領域である。この領域に使用する材料は、接触する半導体材料に応じて決められる。【０１０３】
前述したように、電極／半導体界面でのショットキー障壁を下げるためには、ｐ型半導体に対しては、仕事関数の大きな、金、白金、イリジウム、パラジウム、コバルト、ニッケルなどが適している。ｎ型の半導体との接触を取るためには、仕事関数の小さな、銀、アルミニウム、チタン、タンタル、ニオブ、亜鉛、スズ、インジウム、ガリウム、マンガンなどが適している。電極の２つ目の領域は平坦であるために、少量の液体材料で十分な信頼性が確保できる。【０１０４】
また、第３，第４の電極の領域は、チャネル層との接触抵抗を決めると共に、電界効果型トランジスタ（ＴＦＴ）のチャネル長およびチャネル幅を規定している。すなわち、素子特性と特性バラツキを決定付ける重要な要素である。一般的に、印刷において、吐出するインク（液体材料）量が小さいほど印刷パターンの解像度、精度は向上する。従って本発明によれば、高性能でかつ、均一性、信頼性に優れた電界効果型トランジスタを低コストで供給することができる。また、本発明の電界効果型トランジスタは、軽量な樹脂基板上に印刷法で形成することが可能であるので、大面積な半導体装置に適用しやすく、大規模な表示装置、センサアレイなどを低コストで製造することが可能となる。【０１０５】
以上、本発明の実施の形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。例えば、チャネル層は、カーボンナノチューブに限らず、リボン状のグラフェンを含むナノカーボン材料から構成してもよく、ナノカーボン材料を用いることで、カーボンナノチューブの場合と同様の電界効果型トランジスタが得られる。また、酸化亜鉛ナノワイヤに限らず、ナノ構造を有する他の酸化物半導体からチャネル層を構成してもよい。また、シリコンナノワイヤなどのナノ構造を有する半導体からチャネル層を構成しても同様である。これらのナノ構造体を用いる場合、ナノ構造体を分散させたインク（ペースト）を用いたパターン形成技術により、前述同様にすることで、チャネル層を形成することができる。また、高分子半導体からチャネル層を構成することもできる。【０１０６】
また、上述した実施の形態では、第１ソース電極および第１ドレイン電極を、銀の微粒子のインクを用いて形成することで、銀を含んで構成されたものとしたが、これに限るものではなく、銅を同様に用いることで第１ソース電極および第１ドレイン電極としてもよい。また、カーボンナノチューブなどの炭素材料を、前述した銀と同様に用いることで、第１ソース電極および第１ドレイン電極としてもよい。
【産業上の利用可能性】
【０１０７】
以上に説明したように、本発明によれば、大型の平面ディスプレイに用いられる電界効果型トランジスタを、軽量な樹脂基板などに印刷法により製造することができる。特に、チャネル層として、カーボンナノチューブ、酸化亜鉛ナノワイヤなどの複数のナノ構造体を利用する場合に、効果的な構造を与える。本発明によれば、チャネル層と電極界面の接触抵抗を低減し、電気特性に優れた電界効果型トランジスタを得ることができる。また、本発明による電界効果型トランジスタは、印刷法などコスト、大面積化に適した製造方法が使用可能で、かつ、均一性、安定性に優れている。従って、本発明の電界効果型トランジスタを用いることで、大規模な表示装置、センサアレイなどの回路装置を低コストで提供することができる。
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２００８年７月２５日に出願された日本出願特願２００８−１９２６４２号を基礎とする優先権を主張し、その開示のすべてをここに取り込む。
【図１】
2010010766.tif 000003
【図２】
2010010766.tif 000004
【図３】
2010010766.tif 000005
【図４】
2010010766.tif 000006
【図５】
2010010766.tif 000007
【図６】
2010010766.tif 000008
【図７】
2010010766.tif 000009
【図８】
2010010766.tif 000010
【図９】
2010010766.tif 000011
【図１０】
2010010766.tif 000012
【図１１】
2010010766.tif 000013
【図１２】
2010010766.tif 000014
【国際調査報告】
2010010766.tif 000015
2010010766.tif 000016
2010010766.tif 000017
2010010766.tif 000018
2010010766.tif 000019