【事件の表示】
　特許第２９９４５８９号「サイクリック自動通信による電子配線システム」の請求項１ないし４に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２９９４５８９号の請求項１ないし３に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第２９９４５８９号の発明についての出願は、平成８年６月７日に特許出願され、平成１１年１０月２２日にその発明について特許権の設定登録がされ、その後、その特許について、異議申立人　工藤直一より特許異議の申立てがなされ、取消しの理由が通知され、その指定期間内である平成１２年１２月２０日に訂正請求（後日取下げ）がなされた後、訂正拒絶の理由が通知され、再度取消しの理由が通知され、その指定期間内である平成１４年４月３０日に訂正請求がなされたものである。
　
２．訂正の適否についての判断
（１）訂正の内容
　特許権者が求めている訂正の内容は以下のａ〜ｇのとおりである。
・特許請求の範囲を以下の通り訂正する。
訂正事項ａ
【請求項１】１台のＩＣ化された中央装置（１）と１台又は複数台のＩＣ化された端末装置（２）とがデジタル通信回線（３）を介して、相互接続されて構成され、上記中央装置（１）から上記端末装置（２）宛に、出力データの組み込まれたコマンドパケットを一斉にサイクリックに自動的に送信し、１台又は複数台の端末装置（２）の中から順次に択一的に選択される１台づつの上記端末装置（２）から上記中央装置（１）宛に、入力データの組み込まれたレスポンスパケットを逐次にサイクリックに自動的に送信するサイクリック自動通信方式の電子配線システムであって、
　上記中央装置（１）は、上記出力データと上記入力データとを読み取り可能に記憶するメモリ（４）と、上記コマンドパケットの送信と上記レスポンスパケットの受信とを、プログラムによる通信制御に基づかないで、回路の駆動で制御するステートマシーンとから成り、
　上記メモリ（４）は、ｉ番目のコマンドパケットに組み込まれるｉ番目の出力データをｉ番目対応の出力データ記憶領域に読み取り可能に記憶し、ｉ番目のレスポンスパケットに組み込まれていたｉ番目の入力データをｉ番目対応の入力データ記憶領域に読み取り可能に記憶するメモリであり、
　上記ステートマシーンは、ｉ−１番目の端末装置（２）宛のｉ−１番目のコマンドパケットの送信が完了した直後に、又は、ｉ−１番目のコマンドパケットの送信が完了してから、ｉ−１番目のレスポンスパケットの受領期間が経過した直後に、上記メモリ（４）のｉ番目対応の出力データ記憶領域から読み取られたｉ番目の出力データとｉ番目の端末装置アドレス符号とが組み込まれたｉ番目のコマンドパケットをデジタル通信回線（３）経由で送信し、該ｉ番目のコマンドパケットの送信が完了した後に、ｉ番目の入力データの組み込まれたｉ番目のレスポンスパケットをｉ番目の端末装置からデジタル通信回線（３）経由で受信し、該ｉ番目の入力データを上記メモリ（４）のｉ番目対応の入力データ記憶領域に書き込むことを特徴とし、
　上記端末装置（２）は、デジタル通信回線（３）経由で受信した上記ｉ番目のコマンドパケットに組み込まれているｉ番目の端末装置アドレス符号が自己の端末装置アドレス符号として設定されているｉ番目の端末装置アドレス符号と一致するときに、上記ｉ番目のコマンドパケットに組み込まれているｉ番目の出力データを出力ポート（２２）でのポート出力データとして出力するとともに、入力ポート（２１）からのポート入力データがｉ番目の入力データとして組み込まれた上記ｉ番目のレスポンスパケットをデジタル通信回線（３）経由で送信することを特徴とし、さらに、
　上記メモリ（４）のｉ番目対応の出力データ記憶領域に読み取り可能に記憶されている出力データのビット群の構成と上記出力ポート（２２）から出力されるポート出力データのビット群の構成とが同一形態であり、上記メモリ（４）のｉ番目対応の入力データ記憶領域に読み取り可能に記憶されている入力データのビット群の構成と上記入力ポート（２１）から入力されるポート入力データのビット群の構成とが同一形態であり、
　前記メモリ（４）内のデータビット群が、前記複数の端末装置毎にメモリ領域を分割して設定したことを特徴とするサイクリック自動通信方式の電子配線システム。
　
訂正事項ｂ
【請求項２】上記メモリ（４）のｉ番目対応の出力データ記憶領域からのｉ番目の出力データの読み取り動作と、該ｉ番目対応の出力データ記憶領域へのユーザインターフェースＰＣからのｉ番目の出力データの書き込み動作と、該メモリのｉ番目対応の入力データ記憶領域へのｉ番目の入力データの書き込み動作と、該ｉ番目対応の入力データ記憶領域からのユーザインターフェースＰＣへのｉ番目の入力データ読み取り動作とが、それぞれ、別個独立に実行可能である請求項１に記載のサイクリック自動通信方式の電子配線システム。
　
訂正事項ｃ
【請求項３】前記端末装置（２）毎に分割されたメモリ領域内のデータビット群は、送受信単位毎のフィールドに設定し、該設定されたフィールド単位で送受信するようにした請求項２に記載のサイクリック自動通信方式の電子配線システム。
　
訂正事項ｄ
【請求項４】を削除。
　
訂正事項ｅ
【請求項５】を削除。
　
訂正事項ｆ
【請求項６】を削除。
　
・明細書の「発明の詳細な説明」の欄
訂正事項ｇ
【００２４】第１３行
「調停回路」を「メモリ調停回路」に訂正する。
【００５０】第５行
「アービタ（調定回路）」を「アービタ（メモリ調停回路）」に訂正する。
【００６５】第３行
「アドレス」を「送信先アドレス（端末装置アドレス符号）」に訂正する。
【００７５】第３行
「ユーザが端末装置２の自己アドレスを設定」を「ユーザが自己の端末装置アドレス符号を設定」に訂正する。
【００７５】第４行
「自己アドレス」を「自己の端末装置アドレス符号」に訂正する。
【００７８】第２行
「送信先アドレス」を「送信先アドレス（端末装置アドレス符号）」に訂正する。
【００７９】第３行
「上記自己アドレス」を「上記自己の端末装置アドレス符号」に訂正する。
【００８１】第２行
「自己アドレス」を「自己の端末装置アドレス符号」に訂正する。
【００８１】第３行
「アドレス」を「端末装置アドレス符号（送信先アドレス）」に訂正する。
【００８１】第６行
「一致信号」を「アドレス一致信号」に訂正する。
【００８２】第３行
「一致信号」を「アドレス一致信号」に訂正する。
【００８３】第１行
「自己宛」を「自己の端末装置宛」に訂正する。
【００８４】第２行
「一致信号」を「アドレス一致信号」に訂正する。
【００８４】第３行
「自己宛」を「自己の端末装置宛」に訂正する。
【００８９】第３行
「送信先端末装置２のアドレスｉ」を「送信先の端末装置アドレス符号ｉ」に訂正する。
【００９１】第３行
「送信先アドレス」を「送信先の端末装置アドレス符号」に訂正する。
【００９３】第１行
「アドレスｉ」を「端末装置アドレス符号ｉ」に訂正する。
【００９３】第２行
「周期」を「送信期間」に訂正する。
【００９３】第２行〜同第３行
「アドレス（ｉ−１）」を「端末装置アトレス符号（ｉ−１）」に訂正する。
【００９３】第３行
「前の周期」を「直前の送信期間」に訂正する。
【００９３】第４行
「自己宛」を「自己の端末装置宛」に訂正する。
【００９３】第５行〜同第６行
「送信元アドレス（ｉ−１）」を「送信元の端末装置アドレス符（ｉ‐１）」に訂正する。
【００９４】第１行〜同第２行
「アドレス（ｉ−１）」を「端末装置アドレス符号（ｉ−１）」に訂正する。
【００９６】第３行
「メモリレジスタ」を「の入力データ記憶領域」に訂正する。
【００９７】第３行
「自己宛」を「自己の端末装置宛」に訂正する。
　
（２）訂正の目的の適否、新規事項の有無、及び特許請求の範囲の拡張・変更の存否
ア．　訂正事項ａに関して
　前記訂正事項ａは、特許登録時の請求項１を削除し、それにともなって特許登録時の請求項２の内容を請求項１と改めるとともに、さらに、中央装置と端末装置の構成及び通信の態様として、「（ａ−１）中央装置（１）から上記端末装置（２）宛に、出力データの組み込まれたコマンドパケットを一斉にサイクリックに自動的に送信し、１台又は複数台の端末装置（２）の中から順次に択一的に選択される１台づつの上記端末装置（２）から上記中央装置（１）宛に、入力データの組み込まれたレスポンスパケットを逐次にサイクリックに自動的に送信するサイクリック自動通信方式の電子配線システムであって、
　（ａ−２）上記中央装置（１）は、上記出力データと上記入力データとを読み取り可能に記憶するメモリ（４）と、上記コマンドパケットの送信と上記レスポンスパケットの受信とを、プログラムによる通信制御に基づかないで、回路の駆動で制御するステートマシーンとから成り、
　（ａ−３）上記メモリ（４）は、ｉ番目のコマンドパケットに組み込まれるｉ番目の出力データをｉ番目対応の出力データ記憶領域に読み取り可能に記憶し、ｉ番目のレスポンスパケットに組み込まれていたｉ番目の入力データをｉ番目対応の入力データ記憶領域に読み取り可能に記憶するメモリであり、
　（ａ−４）上記ステートマシーンは、ｉ−１番目の端末装置（２）宛のｉ−１番目のコマンドパケットの送信が完了した直後に、又は、ｉ−１番目のコマンドパケットの送信が完了してから、ｉ−１番目のレスポンスパケットの受領期間が経過した直後に、上記メモリ（４）のｉ番目対応の出力データ記憶領域から読み取られたｉ番目の出力データとｉ番目の端末装置アドレス符号とが組み込まれたｉ番目のコマンドパケットをデジタル通信回線（３）経由で送信し、該ｉ番目のコマンドパケットの送信が完了した後に、ｉ番目の入力データの組み込まれたｉ番目のレスポンスパケットをｉ番目の端末装置からデジタル通信回線（３）経由で受信し、該ｉ番目の入力データを上記メモリ（４）のｉ番目対応の入力データ記憶領域に書き込むことを特徴とし、
　（ａ−５）上記端末装置（２）は、デジタル通信回線（３）経由で受信した上記ｉ番目のコマンドパケットに組み込まれているｉ番目の端末装置アドレス符号が自己の端末装置アドレス符号として設定されているｉ番目の端末装置アドレス符号と一致するときに、上記ｉ番目のコマンドパケットに組み込まれているｉ番目の出力データを出力ポート（２２）でのポート出力データとして出力するとともに、入力ポート（２１）からのポート入力データがｉ番目の入力データとして組み込まれた上記ｉ番目のレスポンスパケットをデジタル通信回線（３）経由で送信することを特徴とし、さらに、
　（ａ−６）上記メモリ（４）のｉ番目対応の出力データ記憶領域に読み取り可能に記憶されている出力データのビット群の構成と上記出力ポート（２２）から出力されるポート出力データのビット群の構成とが同一形態であり、上記メモリ（４）のｉ番目対応の入力データ記憶領域に読み取り可能に記憶されている入力データのビット群の構成と上記入力ポート（２１）から入力されるポート入力データのビット群の構成とが同一形態であり、
　（ａ−７）前記メモリ（４）内のデータビット群が、前記複数の端末装置毎にメモリ領域を分割して設定したことを特徴とする」と限定するものである。なお、（ａ−１）〜（ａ−７）は各限定項目に便宜上付した番号である。
　これに対し、願書に添付した明細書の段落【００２３】〜【０１２２】には、中央装置と端末装置の構成及び通信の態様が記載されている。
　ここで、前記（ａ−１）〜（ａ−７）の各限定について検討する。
（ａ−１）の「中央装置（１）から上記端末装置（２）宛に、出力データの組み込まれたコマンドパケットを一斉にサイクリックに自動的に送信し、１台又は複数台の端末装置（２）の中から順次に択一的に選択される１台づつの上記端末装置（２）から上記中央装置（１）宛に、入力データの組み込まれたレスポンスパケットを逐次にサイクリックに自動的に送信するサイクリック自動通信方式の電子配線システムであって」に関しては、段落【００４４】〜【００４８】に記載されている。
　（ａ−２）の「上記中央装置（１）は、上記出力データと上記入力データとを読み取り可能に記憶するメモリ（４）と、上記コマンドパケットの送信と上記レスポンスパケットの受信とを、プログラムによる通信制御に基づかないで、回路の駆動で制御するステートマシーンとから成り」に関しては、段落【００３３】及び【００３４】及び【００９８】に記載されている。
　（ａ−３）の「上記メモリ（４）は、ｉ番目のコマンドパケットに組み込まれるｉ番目の出力データをｉ番目対応の出力データ記憶領域に読み取り可能に記憶し、ｉ番目のレスポンスパケットに組み込まれていたｉ番目の入力データをｉ番目対応の入力データ記憶領域に読み取り可能に記憶するメモリであり」に関しては、段落【００８９】〜【００９６】に記載されている。
　（ａ−４）の「上記ステートマシーンは、ｉ−１番目の端末装置（２）宛のｉ−１番目のコマンドパケットの送信が完了した直後に、又は、ｉ−１番目のコマンドパケットの送信が完了してから、ｉ−１番目のレスポンスパケットの受領期間が経過した直後に、上記メモリ（４）のｉ番目対応の出力データ記憶領域から読み取られたｉ番目の出力データとｉ番目の端末装置アドレス符号とが組み込まれたｉ番目のコマンドパケットをデジタル通信回線（３）経由で送信し、該ｉ番目のコマンドパケットの送信が完了した後に、ｉ番目の入力データの組み込まれたｉ番目のレスポンスパケットをｉ番目の端末装置からデジタル通信回線（３）経由で受信し、該ｉ番目の入力データを上記メモリ（４）のｉ番目対応の入力データ記憶領域に書き込むことを特徴とし」に関しては、段落【００５０】及び【００８９】〜【００９６】及び【０１１７】〜【０１１８】に記載されている。
　（ａ−５）の「上記端末装置（２）は、デジタル通信回線（３）経由で受信した上記ｉ番目のコマンドパケットに組み込まれているｉ番目の端末装置アドレス符号が自己の端末装置アドレス符号として設定されているｉ番目の端末装置アドレス符号と一致するときに、上記ｉ番目のコマンドパケットに組み込まれているｉ番目の出力データを出力ポート（２２）でのポート出力データとして出力するとともに、入力ポート（２１）からのポート入力データがｉ番目の入力データとして組み込まれた上記ｉ番目のレスポンスパケットをデジタル通信回線（３）経由で送信することを特徴とし」に関しては、段落【００７４】〜【００８６】及び【００８９】〜【００９６】に記載されている。
　（ａ−６）の「上記メモリ（４）のｉ番目対応の出力データ記憶領域に読み取り可能に記憶されている出力データのビット群の構成と上記出力ポート（２２）から出力されるポート出力データのビット群の構成とが同一形態であり、上記メモリ（４）のｉ番目対応の入力データ記憶領域に読み取り可能に記憶されている入力データのビット群の構成と上記入力ポート（２１）から入力されるポート入力データのビット群の構成とが同一形態であり」に関しては、段落【００３９】〜【００４１】に記載されている。
　（ａ−７）の「前記メモリ（４）内のデータビット群が、前記複数の端末装置毎にメモリ領域を分割して設定したことを特徴とする」に関しては、段落【００２４】に記載されている。
　したがって、前記訂正事項ａは特許請求の範囲の減縮、及び、明りょうでない記載の釈明を目的とした明細書の訂正に該当し、願書に添付した明細書または図面に記載した事項の範囲内で訂正したものであるから、新規事項の追加に該当せず、特許請求の範囲を実質的に拡張又は変更するものでもない。
　
イ．訂正事項ｂに関して
　前記訂正事項ｂは、特許登録時の請求項２を請求項１と改めることにともない、特許登録時の請求項３を請求項２と改めるとともに、さらに、メモリに対する書き込み動作及び読み取り動作について、「上記メモリ（４）のｉ番目対応の出力データ記憶領域からのｉ番目の出力データの読み取り動作と、該ｉ番目対応の出力データ記憶領域へのユーザインターフェースＰＣからのｉ番目の出力データの書き込み動作と、該メモリのｉ番目対応の入力データ記憶領域へのｉ番目の入力データの書き込み動作と、該ｉ番目対応の入力データ記憶領域からのユーザインターフェースＰＣへのｉ番目の入力データ読み取り動作とが、それぞれ、別個独立に実行可能である」と限定するものである。
　これに対し、願書に添付した明細書の段落【００２４】「・・・前記メモリは、送信用メモリと受信用メモリとで別個に独自に駆動できるようにしたこと・・・前記メモリは、デュアルポートＲＡＭ或はデュアルポートＲＡＭ同等の機能を果たすメモリであること・・・」、及び【００３８】「上記のように構成されたコンピュータ制御システムでは、ユーザーインターフェースＰＣと各制御対象Ｔ1 〜ＴN との間のデータの授受は中央装置１内のメモリ４を介して行われる。・・・」、及び段落【００５３】〜【００５５】には、メモリに対する書き込み動作及び読み取り動作が記載されている。
　これらの記載から、メモリに対する書き込み動作及び読み取り動作が、「上記メモリ（４）のｉ番目対応の出力データ記憶領域からのｉ番目の出力データの読み取り動作と、該ｉ番目対応の出力データ記憶領域へのユーザインターフェースＰＣからのｉ番目の出力データの書き込み動作と、該メモリのｉ番目対応の入力データ記憶領域へのｉ番目の入力データの書き込み動作と、該ｉ番目対応の入力データ記憶領域からのユーザインターフェースＰＣへのｉ番目の入力データ読み取り動作とが、それぞれ、別個独立に実行可能である」ことは明らかである。
　したがって、前記訂正事項ｂは特許請求の範囲の減縮、及び、明りょうでない記載の釈明を目的とした明細書の訂正に該当し、願書に添付した明細書または図面に記載した事項の範囲内で訂正したものであるから、新規事項の追加に該当せず、特許請求の範囲を実質的に拡張又は変更するものでもない。
　
ウ．訂正事項ｃに関して
　前記訂正事項ｃは、特許登録時の請求項３を請求項２と改めることにともない、特許登録時の請求項４を請求項３と改めたものである。
　したがって、前記訂正事項ｃは、特許請求の範囲の訂正と整合性を持たせるための訂正であり、明りょうでない記載の釈明を目的とした明細書の訂正に該当し、新規事項の追加に該当せず、特許請求の範囲を実質的に拡張又は変更するものでもない。
　
エ．訂正事項ｄ〜訂正事項ｆに関して
　前記訂正事項ｄ〜訂正事項ｆは、特許請求の範囲の減縮を目的とした明細書の訂正に該当し、新規事項の追加に該当せず、特許請求の範囲を実質的に拡張又は変更するものでもない。
　
オ．訂正事項ｇに関して
　訂正事項ｇは、発明の各構成の名称を統一的に記載し整合性を持たせたものである。
　したがって、前記訂正事項ｇは、明りょうでない記載の釈明を目的とした明細書の訂正に該当し、新規事項の追加に該当せず、特許請求の範囲を実質的に拡張又は変更するものでもない。
　
（３）むすび　
　以上のとおりであるから、前記訂正事項ａ〜ｇは、何れも特許法第１２０条の４第２項及び同条第３項において準用する特許法第１２６条第２項から第３項までの規定に適合するので、当該訂正を認める。
　
３．特許異議の申立てについて
（１）申立ての理由の概要
　異議申立人　工藤直一は、請求項１〜４に係る発明の特許に対して、証拠として、甲第１号証：「トランジスタ技術」ＣＱ出版社、１９９４年１１月号（第３１巻第３６２号、１９９４年１１月１日発行）、第４０３〜４０５頁「Ｉ／Ｏモジュール間通信用ＩＣ　ＭＫＹ３２」（以下、「刊行物１」という。）、甲第２号証：「インターフェース」ＣＱ出版、１９９５年１０月号（第２１巻第１０号、１９９５年１０月１日発行）、第８４〜９５頁「オートマチックＣＦＣによる制御システムの構築」（以下、「刊行物２」という。）、甲第３号証：特開平２−３０１３４０号公報（以下、「刊行物３」という。）、甲第４号証：特開平４−２１１８０５号公報（以下、「刊行物４」という。）、甲第５号証：特開平２−７２４１１号公報（以下、「刊行物５」という。）、甲第６号証：特公平６−１９７６１号公報（以下、「刊行物６」という。）、甲第７号証：「Ｂ・Ｌｏｏｐユーザーズマニュアル」第２版、株式会社ステップテクニカ、平成７年８月発行（以下、「刊行物７」という。）、甲第８号証：特公平７−４６８０７号公報（以下、「刊行物８」という。）を提出し、請求項１〜４に係る発明の特許は、特許法第２９条第２項の規定に違反してなされたものであり、さらに、請求項１〜４に係る発明は不明確であるから請求項１〜４に係る発明の特許は、第３６条第６項の規定に違反してなされたものであり、取り消すべき旨主張している。
　
　（２）本件発明
　特許第２９９４５８９号の請求項１〜３に係る発明（以下、「本件訂正後の発明１」〜「本件訂正後の発明３」という。）は、それぞれ前記訂正に係る訂正明細書の特許請求の範囲の請求項１〜請求項３に記載された事項により特定される次のとおりのものである。
　
「【請求項１】１台のＩＣ化された中央装置（１）と１台又は複数台のＩＣ化された端末装置（２）とがデジタル通信回線（３）を介して、相互接続されて構成され、上記中央装置（１）から上記端末装置（２）宛に、出力データの組み込まれたコマンドパケットを一斉にサイクリックに自動的に送信し、１台又は複数台の端末装置（２）の中から順次に択一的に選択される１台づつの上記端末装置（２）から上記中央装置（１）宛に、入力データの組み込まれたレスポンスパケットを逐次にサイクリックに自動的に送信するサイクリック自動通信方式の電子配線システムであって、
　上記中央装置（１）は、上記出力データと上記入力データとを読み取り可能に記憶するメモリ（４）と、上記コマンドパケットの送信と上記レスポンスパケットの受信とを、プログラムによる通信制御に基づかないで、回路の駆動で制御するステートマシーンとから成り、
　上記メモリ（４）は、ｉ番目のコマンドパケットに組み込まれるｉ番目の出力データをｉ番目対応の出力データ記憶領域に読み取り可能に記憶し、ｉ番目のレスポンスパケットに組み込まれていたｉ番目の入力データをｉ番目対応の入力データ記憶領域に読み取り可能に記憶するメモリであり、
　上記ステートマシーンは、ｉ−１番目の端末装置（２）宛のｉ−１番目のコマンドパケットの送信が完了した直後に、又は、ｉ−１番目のコマンドパケットの送信が完了してから、ｉ−１番目のレスポンスパケットの受領期間が経過した直後に、上記メモリ（４）のｉ番目対応の出力データ記憶領域から読み取られたｉ番目の出力データとｉ番目の端末装置アドレス符号とが組み込まれたｉ番目のコマンドパケットをデジタル通信回線（３）経由で送信し、該ｉ番目のコマンドパケットの送信が完了した後に、ｉ番目の入力データの組み込まれたｉ番目のレスポンスパケットをｉ番目の端末装置からデジタル通信回線（３）経由で受信し、該ｉ番目の入力データを上記メモリ（４）のｉ番目対応の入力データ記憶領域に書き込むことを特徴とし、
　上記端末装置（２）は、デジタル通信回線（３）経由で受信した上記ｉ番目のコマンドパケットに組み込まれているｉ番目の端末装置アドレス符号が自己の端末装置アドレス符号として設定されているｉ番目の端末装置アドレス符号と一致するときに、上記ｉ番目のコマンドパケットに組み込まれているｉ番目の出力データを出力ポート（２２）でのポート出力データとして出力するとともに、入力ポート（２１）からのポート入力データがｉ番目の入力データとして組み込まれた上記ｉ番目のレスポンスパケットをデジタル通信回線（３）経由で送信することを特徴とし、さらに、
　上記メモリ（４）のｉ番目対応の出力データ記憶領域に読み取り可能に記憶されている出力データのビット群の構成と上記出力ポート（２２）から出力されるポート出力データのビット群の構成とが同一形態であり、上記メモリ（４）のｉ番目対応の入力データ記憶領域に読み取り可能に記憶されている入力データのビット群の構成と上記入力ポート（２１）から入力されるポート入力データのビット群の構成とが同一形態であり、
　前記メモリ（４）内のデータビット群が、前記複数の端末装置毎にメモリ領域を分割して設定したことを特徴とするサイクリック自動通信方式の電子配線システム。
　
【請求項２】上記メモリ（４）のｉ番目対応の出力データ記憶領域からのｉ番目の出力データの読み取り動作と、該ｉ番目対応の出力データ記憶領域へのユーザインターフェースＰＣからのｉ番目の出力データの書き込み動作と、該メモリのｉ番目対応の入力データ記憶領域へのｉ番目の入力データの書き込み動作と、該ｉ番目対応の入力データ記憶領域からのユーザインターフェースＰＣへのｉ番目の入力データ読み取り動作とが、それぞれ、別個独立に実行可能である請求項１に記載のサイクリック自動通信方式の電子配線システム。
　
【請求項３】前記端末装置（２）毎に分割されたメモリ領域内のデータビット群は、送受信単位毎のフィールドに設定し、該設定されたフィールド単位で送受信するようにした請求項２に記載のサイクリック自動通信方式の電子配線システム。」
　
（３）引用刊行物
　引用刊行物１：「トランジスタ技術」ＣＱ出版社、１９９４年１１月号（第３１巻第３６２号、１９９４年１１月１日発行）、第４０３〜４０５頁「Ｉ／Ｏモジュール間通信用ＩＣ　ＭＫＹ３２」
　引用刊行物２：「インターフェース」ＣＱ出版、１９９５年１０月号（第２１巻第１０号、１９９５年１０月１日発行）、第８４〜９５頁「オートマチックＣＦＣによる制御システムの構築」
　引用刊行物３：特開平２−３０１３４０号公報
　引用刊行物４：特開平４−２１１８０５号公報
　引用刊行物５：特開平２−７２４１１号公報
　引用刊行物６：特公平６−１９７６１号公報
　引用刊行物７：「Ｂ・Ｌｏｏｐユーザーズマニュアル」第２版　株式会社ステップテクニカ、平成７年８月発行
　引用刊行物８：特公平７−４６８０７号公報
　　
（４）引用刊行物に記載された発明
　引用刊行物１には、「データの送受信を制御するＢＬＣ−ＰＡＣと、前記データを蓄積するメモリとを有するＩＣ化されたセンタ装置と、該センタ装置とデジタル通信回線を介して接続した複数のＩＣ化された端末装置とからなることを特徴とする自動通信システム。」の発明（以下、「引用刊行物１記載の発明」という。）が、
　引用刊行物２には、「１台のＩＣ化されたセンタＢＬＣ−ＰＡＣと１台又は複数台のＩＣ化されたＭＫＹ３２とがデジタル通信回線を介して、相互接続されて構成され、上記センタＢＬＣ−ＰＡＣから上記ＭＫＹ３２宛に、出力データの組み込まれたパケットをサイクリックに自動的に送信し、１台又は複数台のＭＫＹ３２の中から順次に選択される１台づつの上記ＭＫＹ３２から上記センタＢＬＣ−ＰＡＣ宛に、入力データの組み込まれたパケットを逐次にサイクリックに自動的に送信するサイクリック自動通信システムであって、
　上記センタＢＬＣ−ＰＡＣは、上記出力データと上記入力データとを読み取り可能に記憶するメモリとＣＰＵとから成り、
　上記メモリの出力データ記憶領域に読み取り可能に記憶されている出力データのビット群の構成と上記ＭＫＹ３２から出力される出力データのビット群の構成とが同一形態であり、上記メモリの入力データ記憶領域に読み取り可能に記憶されている入力データのビット群の構成と上記ＭＫＹ３２から入力される入力データのビット群の構成とが同一形態であることを特徴とするサイクリック自動通信方式の電子配線システム。」の発明（以下、「引用刊行物２記載の発明」という。）が、
　引用刊行物３には、「親局と複数の子局が一本の伝送路に接続され、１ビットの入出力情報を相互に伝達し合うバス型伝送システムにおいて、各子局にアドレスが設定されたバス型信号伝送装置。」の発明（以下、「引用刊行物３記載の発明」という。）が、
　引用刊行物４には、「複数の機器を制御するプログラマブルコントローラにおいて、そのＣＰＵユニットに入力用及び出力用のメモリを有したプログラマブルコントローラ。」の発明（以下、「引用刊行物４記載の発明」という。）が、
　引用刊行物５には、「複数の機器を制御するプログラマブルコントローラにおいて、そのＩ／Ｏデータメモリに入力用及び出力用のメモリ領域を有したプログラマブルコントローラシステム。」の発明（以下、「引用刊行物５記載の発明」という。）が、
　引用刊行物６には、「ステートマシンを含む一対の自動通信機能付メモリシステム。」の発明（以下、「引用刊行物６記載の発明」という。）が、
　引用刊行物７には、「データの送受信を制御するＣＰＵを有するＢＬＣ−ＰＡＣと、前記データを蓄積するメモリとを有するＩＣ化された中央装置と、該中央装置とデジタル通信回線を介して接続した複数のＩＣ化された端末装置とからなり、前記中央装置のメモリ内のデータビット群の構成と、前記端末装置のＩ／Ｏポートのデータビット群の構成とを同一形態にしたことを特徴とするサイクリック自動通信システム。」の発明（以下、「引用刊行物７記載の発明」という。）が、
　引用刊行物８には、「サイクリック通信を行う時分割多重伝送システム」の発明（以下、「引用刊行物８記載の発明」という。）が、
それぞれ記載されている。
　
（５）対比・判断
ア．本件訂正後の発明１と引用刊行物記載の発明に関して
　本件訂正後の発明１と異議申立人　工藤直一の提出した引用刊行物２記載の発明とを比較すると、引用刊行物２記載の発明における「センタＢＬＣ−ＰＡＣ」「ＭＫＹ３２」「出力データの組み込まれたパケット」「入力データの組み込まれたパケット」は、それぞれ本件訂正後の発明１の「中央装置」「端末装置」「出力データの組み込まれたコマンドパケット」「入力データの組み込まれたレスポンスパケット」に相当するものと認められる。
　したがって、本件訂正後の発明１と引用刊行物２記載の発明とを比較すると、両者は、「１台のＩＣ化された中央装置と１台又は複数台のＩＣ化された端末装置とがデジタル通信回線を介して、相互接続されて構成され、上記中央装置から上記端末装置宛に、出力データの組み込まれたコマンドパケットをサイクリックに自動的に送信し、１台又は複数台の端末装置の中から順次に選択される１台づつの上記端末装置から上記中央装置宛に、入力データの組み込まれたレスポンスパケットを逐次にサイクリックに自動的に送信するサイクリック自動通信システムであって、
　上記中央装置は、上記出力データと上記入力データとを読み取り可能に記憶するメモリを有し、
　上記メモリの出力データ記憶領域に読み取り可能に記憶されている出力データのビット群の構成と上記端末装置から出力される出力データのビット群の構成とが同一形態であり、上記メモリの入力データ記憶領域に読み取り可能に記憶されている入力データのビット群の構成と上記端末装置から入力される入力データのビット群の構成とが同一形態であることを特徴とするサイクリック自動通信システム。」である点において一致するが、
　引用刊行物２記載の発明には、本件訂正後の発明１が具備する「上記中央装置（１）は、上記コマンドパケットの送信と上記レスポンスパケットの受信とを、プログラムによる通信制御に基づかないで、回路の駆動で制御するステートマシーンとから成り、
　上記メモリ（４）は、ｉ番目のコマンドパケットに組み込まれるｉ番目の出力データをｉ番目対応の出力データ記憶領域に読み取り可能に記憶し、ｉ番目のレスポンスパケットに組み込まれていたｉ番目の入力データをｉ番目対応の入力データ記憶領域に読み取り可能に記憶するメモリであり、
　上記ステートマシーンは、ｉ−１番目の端末装置（２）宛のｉ−１番目のコマンドパケットの送信が完了した直後に、又は、ｉ−１番目のコマンドパケットの送信が完了してから、ｉ−１番目のレスポンスパケットの受領期間が経過した直後に、上記メモリ（４）のｉ番目対応の出力データ記憶領域から読み取られたｉ番目の出力データとｉ番目の端末装置アドレス符号とが組み込まれたｉ番目のコマンドパケットをデジタル通信回線（３）経由で送信し、該ｉ番目のコマンドパケットの送信が完了した後に、ｉ番目の入力データの組み込まれたｉ番目のレスポンスパケットをｉ番目の端末装置からデジタル通信回線（３）経由で受信し、該ｉ番目の入力データを上記メモリ（４）のｉ番目対応の入力データ記憶領域に書き込むことを特徴とし、
　上記端末装置（２）は、デジタル通信回線（３）経由で受信した上記ｉ番目のコマンドパケットに組み込まれているｉ番目の端末装置アドレス符号が自己の端末装置アドレス符号として設定されているｉ番目の端末装置アドレス符号と一致するときに、上記ｉ番目のコマンドパケットに組み込まれているｉ番目の出力データを出力ポート（２２）でのポート出力データとして出力するとともに、入力ポート（２１）からのポート入力データがｉ番目の入力データとして組み込まれた上記ｉ番目のレスポンスパケットをデジタル通信回線（３）経由で送信することを特徴とし、さらに、
　前記メモリ（４）内のデータビット群が、前記複数の端末装置毎にメモリ領域を分割して設定したことを特徴とするサイクリック自動通信方式の電子配線システム。」は記載されておらず、当該構成を示唆する記載もない点で相違する。
　そして、当該構成を有することにより、本件訂正後の発明１は、明細書記載の顕著な効果を奏するものである。
　同様に引用刊行物１、３〜８記載の発明にも、少なくとも本件訂正後の発明１が具備する「上記中央装置（１）は、上記コマンドパケットの送信と上記レスボンスパケットの受信とを、プログラムによる通信制御に基づかないで、回路の駆動で制御するステートマシーンとから成り、
　上記メモリ（４）は、ｉ番目のコマンドパケットに組み込まれるｉ番目の出力データをｉ番目対応の出力データ記憶領域に読み取り可能に記憶し、ｉ番目のレスポンスパケットに組み込まれていたｉ番目の入力データをｉ番目対応の入力データ記憶領域に読み取り可能に記憶するメモリであり、
　上記ステートマシーンは、ｉ−１番目の端末装置（２）宛のｉ−１番目のコマンドパケットの送信が完了した直後に、又は、ｉ−１番目のコマンドパケットの送信が完了してから、ｉ−１番目のレスポンスパケットの受領期間が経過した直後に、上記メモリ（４）のｉ番目対応の出力データ記憶領域から読み取られたｉ番目の出力データとｉ番目の端末装置アドレス符号とが組み込まれたｉ番目のコマンドパケットをデジタル通信回線（３）経由で送信し、該ｉ番目のコマンドパケットの送信が完了した後に、ｉ番目の入力データの組み込まれたｉ番目のレスポンスパケットをｉ番目の端末装置からデジタル通信回線（３）経由で受信し、該ｉ番目の入力データを上記メモリ（４）のｉ番目対応の入力データ記憶領域に書き込むことを特徴とし、
　上記端末装置（２）は、デジタル通信回線（３）経由で受信した上記ｉ番目のコマンドパケットに組み込まれているｉ番目の端末装置アドレス符号が自己の端末装置アドレス符号として設定されているｉ番目の端末装置アドレス符号と一致するときに、上記ｉ番目のコマンドパケットに組み込まれているｉ番目の出力データを出力ボート（２２）でのポート出力データとして出力するとともに、入力ボート（２１）からのボート入力データがｉ番目の入力データとして組み込まれた上記ｉ番目のレスポンスパケットをデジタル通信回線（３）経由で送信することを特徴とし、さらに、
　前記メモリ（４）内のデータビット群が、前記複数の端末装置毎にメモリ領域を分割して設定したことを特徴とするサイクリック自動通信方式の電子配線システム。」は記載されておらず、当該構成を示唆する記載もないので、本件訂正後の発明１は引用刊行物１〜８記載の発明に基づいて当業者が容易に発明できたものではない。
　
イ．本件訂正後の発明２に関して
　本件訂正後の発明２は、本件訂正後の発明１と比較して、そのメモリ（４）の動作に関して限定したものであり、本件訂正後の発明１に比較してさらに他の構成要件を付加したものに相当するから、前記アで説示した同様の理由により引用刊行物１〜８記載の発明に基づいて当業者が容易に発明することができたとは認められない。
　
ウ．本件訂正後の発明３に関して
　本件訂正後の発明３は、本件訂正後の発明１に比較して、そのメモリ領域内のデータビット群に関して限定したものであり、本件訂正後の発明１に比較してさらに他の構成要件を付加したものに相当するから、前記アで説示した同様の理由により引用刊行物１〜８記載の発明に基づいて当業者が容易に発明することができたとは認められない。
　
エ．したがって、本件訂正後の発明１〜３が、前記引用刊行物１〜８記載の発明に基づいて当業者が容易に発明をすることができたものとすることはできず、特許法第２９条第２項の規定より特許を受けることはできないとすることはできない。また、特許異議申立の対象であった特許登録時の請求項４は、前記訂正請求により削除された。
　
オ．また、本件訂正後の発明１〜３には、ステートマシーンに関する記載として「プログラムによる通信制御に基づかないで」と明記されており、この記載に関しては明細書の発明の詳細な説明にも開示されており、不明確であるとすることはできないので、本件訂正後の発明１〜３が特許法第３６条第６項の要件を満たしていないとすることはできない。
　
（６）むすび
　以上のとおりであるから、特許異議の申立ての理由によっては本件発明についての特許を取り消すことはできない。
　また、他に本件発明についての特許を取り消すべき理由を発見しない。
　よって、結論の通り決定する。
【異議決定日】
平成１４年５月２８日（２００２．５．２８）
【訂正の要旨】
訂正の要旨（２０００−７２５６８）
　特許第２９９４５８９号の明細書を特許請求の範囲の減縮、及び、不明りょうな記載の釈明を目的として以下のように訂正する。
・特許請求の範囲を以下の通り訂正する。
訂正事項ａ
　【請求項１】１台のＩＣ化された中央装置（１）と１台又は複数台のＩＣ化された端末装置（２）とがデジタル通信回線（３）を介して、相互接続されて構成され、上記中央装置（１）から上記端末装置（２）宛に、出力データの組み込まれたコマンドパケットを一斉にサイクリックに自動的に送信し、１台又は複数台の端末装置（２）の中から順次に択一的に選択される１台づつの上記端末装置（２）から上記中央装置（１）宛に、入力データの組み込まれたレスポンスパケットを逐次にサイクリックに自動的に送信するサイクリック自動通信方式の電子配線システムであって、
　上記中央装置（１）は、上記出力データと上記入力データとを読み取り可能に記憶するメモリ（４）と、上記コマンドパケットの送信と上記レスポンスパケットの受信とを、プログラムによる通信制御に基づかないで、回路の駆動で制御するステートマシーンとから成り、
　上記メモリ（４）は、ｉ番目のコマンドパケットに組み込まれるｉ番目の出力データをｉ番目対応の出力データ記憶領域に読み取り可能に記憶し、ｉ番目のレスポンスパケットに組み込まれていたｉ番目の入力データをｉ番目対応の入力データ記憶領域に読み取り可能に記憶するメモリであり、
　上記ステートマシーンは、ｉ−１番目の端末装置（２）宛のｉ−１番目のコマンドパケットの送信が完了した直後に、又は、ｉ−１番目のコマンドパケットの送信が完了してから、ｉ−１番目のレスポンスパケットの受領期間が経過した直後に、上記メモリ（４）のｉ番目対応の出力データ記憶領域から読み取られたｉ番目の出力データとｉ番目の端末装置アドレス符号とが組み込まれたｉ番目のコマンドパケットをデジタル通信回線（３）経由で送信し、該ｉ番目のコマンドパケットの送信が完了した後に、ｉ番目の入力データの組み込まれたｉ番目のレスポンスパケットをｉ番目の端末装置からデジタル通信回線（３）経由で受信し、該ｉ番目の入力データを上記メモリ（４）のｉ番目対応の入力データ記憶領域に書き込むことを特徴とし、
　上記端末装置（２）は、デジタル通信回線（３）経由で受信した上記ｉ番目のコマンドパケットに組み込まれているｉ番目の端末装置アドレス符号が自己の端末装置アドレス符号として設定されているｉ番目の端末装置アドレス符号と一致するときに、上記ｉ番目のコマンドパケットに組み込まれているｉ番目の出力データを出力ポート（２２）でのポート出力データとして出力するとともに、入力ポート（２１）からのポート入力データがｉ番目の入力データとして組み込まれた上記ｉ番目のレスポンスパケットをデジタル通信回線（３）経由で送信することを特徴とし、さらに、
　上記メモリ（４）のｉ番目対応の出力データ記憶領域に読み取り可能に記憶されている出力データのビット群の構成と上記出力ポート（２２）から出力されるポート出力データのビット群の構成とが同一形態であり、上記メモリ（４）のｉ番目対応の入力データ記憶領域に読み取り可能に記憶されている入力データのビット群の構成と上記入力ポート（２１）から入力されるポート入力データのビット群の構成とが同一形態であり、
　前記メモリ（４）内のデータビット群が、前記複数の端末装置毎にメモリ領域を分割して設定したことを特徴とするサイクリック自動通信方式の電子配線システム。
訂正事項ｂ
　【請求項２】上記メモリ（４）のｉ番目対応の出力データ記憶領域からのｉ番目の出力データの読み取り動作と、該ｉ番目対応の出力データ記憶領域へのユーザインターフェースＰＣからのｉ番目の出力データの書き込み動作と、該メモリのｉ番目対応の入力データ記憶領域へのｉ番目の入力データの書き込み動作と、該ｉ番目対応の入力データ記憶領域からのユーザインターフェースＰＣへのｉ番目の入力データ読み取り動作とが、それぞれ、別個独立に実行可能である請求項１に記載のサイクリック自動通信方式の電子配線システム。
訂正事項ｃ
　【請求項３】前記端末装置（２）毎に分割されたメモリ領域内のデータビット群は、送受信単位毎のフィールドに設定し、該設定されたフィールド単位で送受信するようにした請求項２に記載のサイクリック自動通信方式の電子配線システム。
訂正事項ｄ
　【請求項４】を削除する。
訂正事項ｅ
　【請求項５】を削除する。
訂正事項ｆ
　【請求項６】を削除する。
・明細書の「発明の詳細な説明」の欄
訂正事項ｇ
　【００２４】第１３行
「調停回路」を「メモリ調停回路」に訂正する。
　【００５０】第５行
「アービタ（調定回路）」を「アービタ（メモリ調停回路）」に訂正する。
　【００６５】第３行
「アドレス」を「送信先アドレス（端末装置アドレス符号）」に訂正する。
　【００７５】第３行
「ユーザが端末装置２の自己アドレスを設定」を「ユーザが自己の端末装置アドレス符号を設定」に訂正する。
　【００７５】第４行
「自己アドレス」を「自己の端末装置アドレス符号」に訂正する。
　【００７８】第２行
「送信先アドレス」を「送信先アドレス（端末装置アドレス符号）」に訂正する。
　【００７９】第３行
「上記自己アドレス」を「上記自己の端末装置アドレス符号」に訂正する。
　【００８１】第２行
「自己アドレス」を「自己の端末装置アドレス符号」に訂正する。
　【００８１】第３行
「アドレス」を「端末装置アドレス符号（送信先アドレス）」に訂正する。
　【００８１】第６行
「一致信号」を「アドレス一致信号」に訂正する。
　【００８２】第３行
「一致信号」を「アドレス一致信号」に訂正する。
　【００８３】第１行
「自己宛」を「自己の端末装置宛」に訂正する。
　【００８４】第２行
「一致信号」を「アドレス一致信号」に訂正する。
　【００８４】第３行
「自己宛」を「自己の端末装置宛」に訂正する。
　【００８９】第３行
「送信先端末装置２のアドレスｉ」を「送信先の端末装置アドレス符号ｉ」に訂正する。
　【００９１】第３行
「送信先アドレス」を「送信先の端末装置アドレス符号」に訂正する。
　【００９３】第１行
「アドレスｉ」を「端末装置アドレス符号ｉ」に訂正する。
　【００９３】第２行
「周期」を「送信期間」に訂正する。
　【００９３】第２行〜同第３行
「アドレス（ｉ−１）」を「端末装置アトレス符号（ｉ−１）」に訂正する。
　【００９３】第３行
「前の周期」を「直前の送信期間」に訂正する。
　【００９３】第４行
「自己宛」を「自己の端末装置宛」に訂正する。
（５４）【発明の名称】
サイクリック自動通信による電子配線システム
（５７）【特許請求の範囲】
　【請求項１】
　１台のＩＣ化された中央装置（１）と１台又は複数台のＩＣ化された端末装置（２）とがデジタル通信回線（３）を介して、相互接続されて構成され、上記中央装置（１）から上記端末装置（２）宛に、出力データの組み込まれたコマンドパケットを一斉にサイクリックに自動的に送信し、１台又は複数台の端末装置（２）の中から順次に択一的に選択される１台づつの上記端末装置（２）から上記中央装置（１）宛に、入力データの組み込まれたレスポンスパケットを逐次にサイクリックに自動的に送信するサイクリック自動通信方式の電子配線システムであって、
　上記中央装置（１）は、上記出力データと上記入力データとを読み取り可能に記憶するメモリ（４）と、上記コマンドパケットの送信と上記レスポンスパケットの受信とを、プログラムによる通信制御に基づかないで、回路の駆動で制御するステートマシーンとから成り、
　上記メモリ（４）は、ｉ番目のコマンドパケットに組み込まれるｉ番目の出力データをｉ番目対応の出力データ記憶領域に読み取り可能に記憶し、ｉ番目のレスポンスパケットに組み込まれていたｉ番目の入力データをｉ番目対応の入力データ記憶領域に読み取り可能に記憶するメモリであり、
　上記ステートマシーンは、ｉ−１番目の端末装置（２）宛のｉ−１番目のコマンドパケットの送信が完了した直後に、又は、ｉ−１番目のコマンドパケットの送信が完了してから、ｉ−１番目のレスポンスパケットの受領期間が経過した直後に、上記メモリ（４）のｉ番目対応の出力データ記憶領域から読み取られたｉ番目の出力データとｉ番目の端末装置アドレス符号とが組み込まれたｉ番目のコマンドパケットをデジタル通信回線（３）経由で送信し、該ｉ番目のコマンドパケットの送信が完了した後に、ｉ番目の入力データの組み込まれたｉ番目のレスポンスパケットをｉ番目の端末装置からデジタル通信回線（３）経由で受信し、該ｉ番目の入力データを上記メモリ（４）のｉ番目対応の入力データ記憶領域に書き込むことを特徴とし、
　上記端末装置（２）は、デジタル通信回線（３）経由で受信した上記ｉ番目のコマンドパケットに組み込まれているｉ番目の端末装置アドレス符号が自己の端末装置アドレス符号として設定されているｉ番目の端末装置アドレス符号と一致するときに、上記ｉ番目のコマンドパケットに組み込まれているｉ番目の出力データを出力ポート（２２）でのポート出力データとして出力するとともに、入力ポート（２１）からのポート入力データがｉ番目の入力データとして組み込まれた上記ｉ番目のレスポンスパケットをデジタル通信回線（３）経由で送信することを特徴とし、さらに、
　上記メモリ（４）のｉ番目対応の出力データ記憶領域に読み取り可能に記憶されている出力データのビット群の構成と上記出力ポート（２２）から出力されるポート出力データのビット群の構成とが同一形態であり、
　上記メモリ（４）のｉ番目対応の入力データ記憶領域に読み取り可能に記憶されている入力データのビット群の構成と上記入力ポート（２１）から入力されるポート入力データのビット群の構成とが同一形態であり、
　前記メモリ（４）内のデータビット群が、前記複数の端末装置毎にメモリ領域を分割して設定したことを特徴とするサイクリック自動通信方式の電子配線システム。
　【請求項２】
　上記メモリ（４）のｉ番目対応の出力データ記憶領域からのｉ番目の出力データの読み取り動作と、該ｉ番目対応の出力データ記憶領域へのユーザインターフェースＰＣからのｉ番目の出力データの書き込み動作と、該メモリのｉ番目対応の入力データ記憶領域へのｉ番目の入力データの書き込み動作と、該ｉ番目対応の入力データ記憶領域からのユーザインターフェースＰＣへのｉ番目の入力データ読み取り動作とが、それぞれ、別個独立に実行可能である請求項１に記載のサイクリック自動通信方式の電子配線システム。
　【請求項３】
　前記端末装置（２）毎に分割されたメモリ領域内のデータビット群は、送受信単位毎のフィールドに設定し、該設定されたフィールド単位で送受信するようにした請求項２に記載のサイクリック自動通信方式の電子配線システム。
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は、マイクロプロセッサを持つコントロールセンタ（又はコントローラ）と、このコントロールセンタによって制御されるマイクロプロセッサを持たない複数の制御対象機器とで構成される制御システムにおいて、マイクロプロセッサと各制御対象機器との間のデータの伝送を担う部分をマイクロプロセッサを使用しないステートマシーン（順序論理回路）によりメモリにサイクリックに読み書き動作を行なう電子配線化した「サイクリック自動通信による電子配線システム」に関する。
　尚、電子配線化とは、従来の分散化されたマイクロプロセッサ間の通信における「プログラムされたプロトコルによる通信」に相対する新しい概念であり、「メモリをあたかも電線材のように使用してプロトコル無しでデータを授受する通信システム」を構築することを意味する。
　【０００２】
　【従来の技術】
　従来、ビル管理、プラント制御、コンベア等を使用する工場における自動生産ラインや検査ライン、物流、病院内のナースコール等、ホームオートメーション、セキュリティ、一つの大型装置（例えば、印刷機器、工作機械、半導体製造装置、ロボット等）内の信号制御等の広範な分野において、コンピュータ制御システム又はオートメーションシステムが広く使用されている。
　【０００３】
　上記コンピュータ制御システムにおけるデータを授受する方法は２通りある。
　第１の方法は、コントロールセンタと分散配置された各制御対象機器との間のデータの授受を担う部分は、大別して、図１６に示すように、センタマイクロプロセッサのＩ／Ｏポート６０に各制御対象機器を電線６１で接続して直接データを入出力する方法である。
　【０００４】
　第２の方法は、図１７に示すように、センタのマイクロプロセッサのＩ／Ｏポート６０を使用せずに、各制御対象機器にそれぞれ補助のマイクロプロセッサ６２を設け、これらの補助のマイクロプロセッサ６２とセンタのマイクロプロセッサとの間を通信回線６３で接続し、データ通信を介してセンタのマイクロプロセッサと各制御対象との間のデータの授受を行う方法である。
　【０００５】
　この第２の方法は、所謂プロトコルによるデータ交換であるが、これについて、補助のマイクロプロセッサ６２から検出信号をセンタのマイクロプロセッサへ送り、これに応じてセンタのマイクロプロセッサから補助のマイクロプロセッサ６２に対して動作指令を送るという典型的なオートメーションの形態について、図１８のシーケンスダイヤグラムを用いて説明する。
　【０００６】
　時刻ｔ０で制御対象機器から補助のマイクロプロセッサに対して検出信号が送られたとする。センタのマイクロプロセッサ側の状況によるある時間の後、時刻ｔ１で、センタのマイクロプロセッサから補助のマイクロプロセッサに対して通信開始の呼び掛け（ＥＮＱ：Ｅｎｑｕｉｒｙ：要求）が行われる。補助のマイクロプロセッサは時刻ｔ２で”ＥＮＱ”を受領し、プロトコルの解析を行った後、時刻ｔ３で応答（ＡＣＫ：Ａｃｋｎｏｗｌｅｄｇｅ：了解）を返答する。
　【０００７】
　センタのマイクロプロセッサは、時刻ｔ４で”ＡＣＫ”を受取ると時刻ｔ５で、データ要求コマンドを発行する。補助のマイクロプロセッサは、時刻ｔ６でデータ要求コマンドを受けると、時刻ｔ７でデータ（ＤＡＴＡ）を送信する。
　【０００８】
　センタのマイクロプロセッサは、時刻ｔ８でデータを受取り、プロトコル解析を行うと共にデータを認識し、時刻ｔ９で受け取ったデータ１回分の受領通知（ＡＣＫ）を発行する。補助のマイクロプロセッサは、時刻ｔ１０で上記”ＡＣＫ”を受取ると転送が正常に行われたことを確認し、時刻ｔ１１で制御対象機器を動作させる。
　【０００９】
　制御対象機器が例えば回転物体の停止装置であるとすると、補助のマイクロプロセッサが制御対象機器から検出信号を受けてから、回転物体が停止するまでの上記停止装置の反応時間は時刻ｔ０〜ｔ１１である。この時間は、従来の通信装置ＲＳ−２３２を使用した転送レート１９２００ｂｐｓの通信形態の場合には、数十ｍｓｅｃ〜数百ｍｓｅｃとなり、時間の経過が一定でなく、停止位置を確保することが技術的にむずかしくなる。
　【００１０】
　また、従来、複数のマイクロプロセッサ同士のデータ交換の方法として共有メモリを使用する方法がある。これは、共有メモリの周辺回路として調停作用（アービトレーション）を行うアービタを設け、一つのマイクロプロセッサが上記共有メモリに書き込んだデータを他のマイクロプロセッサが読み出したり、それぞれのマイクロプロセッサが共有メモリの同一アドレスに交互にデータを書き込んだりすることができるようにしたものである。
　【００１１】
　このようなメモリの共有化によるデータ交換は、複数のマイクロプロセッサ同士が近接している場合には極めて有効な方法である。しかし、マイクロプロセッサ間の距離が大きな場合には、マイクロプロセッサ間を接続するバス配線を単純に延長するだけでは、環境ノイズに起因するバーストエラーにより各マイクロプロセッサ間の強調動作が損なわれるため、距離の制約があった。
　【００１２】
　本発明者は、特開平３−２６０８５７号公報「自動通信機能付メモリシステム」において、共有メモリを使用する分散配置された複数のマイクロプロセッサからなる従来のシステムにおける各マイクロプロセッサ間の距離の制約を突破するために、”複数のマイクロプロセッサが互いに遠隔配置されている場合であっても、各マイクロプロセッサ自身は通常のメモリアクセスをしているだけであるのに、あたもマイクロプロセッサ間が電線で接続されているかのような応答・動作をするシステム”を開示した。
　【００１３】
　【発明が解決しようとする課題】
　しかしながら、上記従来の第１の方法には下記の問題点があった。
（１）センタのマイクロプロセッサに、ノイズ対策、電気的信号変換、接続用のコネクタの装備等を全部担わせなければならないため、センタのマイクロプロセッサの小型化を図ることができない。
（２）センタのマイクロプロセッサと各制御対象機器とを接続する電線の量が膨大となるため材料費や工事費が高く全体的に高コストであると共に広いスペースを必要とする。
　【００１４】
（３）一つの信号故障によって全システムの運用を停止しなければならない。（４）センタのマイクロプロセッサの外形や形状並びに負担可能な電力量等により、センタのマイクロプロセッサが扱うことができる信号に制約がある。
　【００１５】
（５）シミュレーションによるシステムテストが行い難いため、システムの開発に時間がかかる。
（６）開発されたシステムのメンテナンスが難しいため、保守者もシステム全体について完全な知識技能を持つ開発技術者と同等レベルの能力が要求される。
　【００１６】
　また、上記第２の方法には下記の問題点があった。
（１）センタのマイクロプロセッサの他に補助のマイクロプロセッサ用のプログラムも開発しなければならず、時間と費用がかかる。
（２）各補助のマイクロプロセッサの動作状態を監視する必要があり、システム管理上の余計な重荷となる。
　【００１７】
（３）センタのマイクロプロセッサと各補助のマイクロプロセッサとの通信は上記のような複雑なプロトコルがあるため高速化できない。また、センタのマイクロプロセッサと各補助のマイクロプロセッサとの間の通信は同時に行うことはできないので、全体として時間がかかる。更に、転送レートは、各マイクロプロセッサのプロトコル処理能力以上に高速にすることはできない。
　【００１８】
（４）センタのマイクロプロセッサのシステム制御プログラムの中に、通信制御のためのプログラムを含むため、プログラムの作成量が膨大なものとなる。
（５）システムの異常が発生した時、その原因がセンタのマイクロプロセッサにあるのか補助のマイクロプロセッサ側にあるのかの判定が極めて複雑である。
　【００１９】
（６）システムの電源投入や初期立ち上がり時に、センタのマイクロプロセッサと各補助のマイクロプロセッサとの同期を取ることが重要であるから、停電時やシステム異常時に対する対応が極めて複雑である。
（７）各補助のマイクロプロセッサもコンピュータとしての配慮をして製造しなければならないから、製造には余分なコストと時間がかかる。
　【００２０】
（８）シムレーションによるシステムテストが行い難いため、システムの開発に時間がかかる。
（９）開発されたシステムのメンテナンスが難しいため、保守者もシステム全体について完全な知識技能を持つ開発技術者と同等レベルの能力が要求される。
　【００２１】
　しかも、最近における社会全体のオートメーション化に伴い、パーソナルコンピュータ等を主体とするマイクロプロセッサを持つコントローラと、マイクロプロセッサを持たないセンサ類、スイッチ類、ランプ、アクチュエータ等の各種制御対象機器とで構成されたコンピュータ制御システムが急激に増加する傾向にあり、このようなコンピュータ制御システムにおいて、開発、製作、保守が簡易かつ経済的であり、しかも、運用上の確実性、信頼性、高速性が高い配線方式又はデータ交換方式が求められていた。
　【００２２】
　従って、本発明は、上記従来の問題点及び要望に鑑み、上記特開平３−２６０８５７号公報の発明の延長としてなされたものであって、マイクロプロセッサを持つコントロールセンタと、マイクロプロセッサを持たない複数の制御対象機器との間のデータ通信を簡易、確実かつ高速に行うサイクリック自動通信による電子配線システムを、（１）システム構成上の経済性や製作の困難性を緩和し、（２）システムメンテナンスを容易にし、（３）マイクロプロセッサの周辺装置同士間の接続を標準化するようにすることを目的とし、このサイクリック自動通信による電子配線システムを簡易に構築するための部品素子又は新機能デバイスに課題を有する。
　【００２３】
　【課題を解決するための手段】
　上記課題を解決するために、本発明に係るサイクリック自動通信による電子配線システムは、データの送受信を、プログラムによる通信制御に基づかないで、回路の駆動で制御するステートマシーンと、前記データを蓄積するメモリとを有するＩＣ化された中央装置と、該中央装置とデジタル通信回線を介して接続した端末アドレス設定機能を有する複数のＩＣ化された端末装置とからなり、前記中央装置のメモリ内のデータビット群の構成と、前記端末装置のＩ／Ｏポートのデータビット群の構成とを同一形態にしたことである。
　【００２４】
　又、前記メモリ内のデータビット群は、前記複数の端末装置毎にメモリ領域を分割して設定したこと；前記メモリは、送信用メモリと受信用メモリとで個別に独自に駆動できるようにしたこと；前記端末装置毎に分割されたメモリ領域内のデータビット群は、送受信単位毎のフィールドに設定し、該設定されたフィールド単位で送受信するようにしたこと；前記メモリは、デュアルポートＲＡＭ或はデュアルポートＲＡＭ同等の機能を果たすメモリであること；前記ステートマシーンは、少なくとも前記デジタル通信を介してデータを送受信する送受信回路と、該送受信回路で送受信したデータを制御するシーケンサと、送受信したデータの前記メモリへの書き込み読み出しを制御するメモリ調停回路とから構成されているサイクリック自動通信による電子配線システムである。
　【００２５】
　上記構成により、中央装置のメモリを、分散配置された複数の端末装置のＩ／Ｏポートそのものとして見立て、このメモリにアクセスすることにより制御対象端末装置に関する全ての情報を把握することができると共に、このメモリに指令データを書き込むことだけで、各制御対象端末装置に対して高速かつ確実に制御指令を伝達することができる。
　【００２６】
　中央装置のメモリと各端末装置とのデータの授受は、例えばフルデュープレックス方式で、周期的かつ自動的に行われるから、プロトコルのプログラム処理時間が無くなり、中央装置のメモリと各端末装置との間のデータ授受に要する時間は殆どゼロに近いオーダーとなる。従って、例えば、コントロールセンタが制御対象端末装置の状態を把握し、その状態に対応する指令を発し、制御対象端末装置がこの指令に対応する動作を行う一連の制御ループに要する反応時間は著しく短縮される。
　【００２７】
　また、中央装置と各端末装置との間のデジタル通信回線の信号の遅延や、途中のノイズ等に対する配慮は最小限でよい。
　【００２８】
　又、中央装置と各端末装置とは、それぞれ、一本のデジタル通信回線に、例えばマルチドロップ方式で接続されているから、配線が簡素であり、従来のように配線の煩雑さに悩まされることがない。しかも、フルデュープレックス方式ではデジタル通信回線は４芯ケーブルでよいから省スペースかつ低コストで設置することができる。なお、ハーフデュープレックス方式にすれば、デジタル通信回線は２芯でよい。
　【００２９】
　更に、各端末装置はマイクロプロセッサを含まないから、従来の補助のマイクロプロセッサに伴うハードウェア及びソフトウェアに関する上記従来の問題点は一切解消する。
　【００３０】
　【発明の実施の形態】
　本発明に係るサイクリック自動通信による電子配線システムについての種々の実施形態について図を参照にして以下の順、
　［１］第１の実施形態のサイクリック自動通信による電子配線システム、
　１．中央装置１
　２．端末装置２
　３．デジタル通信回線３
　４．全体動作
　５．第１の実施例
　６．第２の実施例
　［２］第２の実施形態のサイクリック自動通信による電子配線システム、
　［３］第３の実施形態のサイクリック自動通信による電子配線システム、で説明する。
　【００３１】
［１］第１の実施形態のサイクリック自動通信による電子配線システム、
　第１の実施形態のサイクリック自動通信による電子配線システムは、図１に示すように、メモリとステートマシーンを備えた中央装置１に接続したユーザーインターフェースＰＣからなるコントロールセンタＣＣと、このコントロールセンタＣＣにより制御される分散配置されかつマイクロプロセッサを持たない複数の端末装置であるＮ個の制御対象機器Ｔ１〜ＴＮとからなるコンピュータ制御システムに適用された電子配線システムであり、コントロールセンタＣＣに設置されたＩＣ化された中央装置１と、制御対象機器Ｔ１〜ＴＮと１対１で接続されているＮ個のＩＣ化された端末装置２と、一本の共通なデジタル通信回線３とからなる。以下、制御対象機器の数Ｎを運転数という。
　【００３２】
　中央装置１と各端末装置２とは、デジタル通信回線３にマルチドロップ方式で接続されている。マルチドロップ方式の接続は周知のように、差動伝送ドライバ／レシーバと、パルストランスとにより行われる。
　【００３３】
　中央装置１は、共有メモリであるメモリ４を有し、アドレスバス５、データバス６、リードライトコントロールライン７を介してユーザーインターフェースＰＣ（パーソナルコンピュータ等）と接続されている。これにより、ユーザーインターフェースＰＣから中央装置１のメモリ４に自由にアクセスすることができるようになっている。
　【００３４】
　また、中央装置１内で、デジタル通信回線３から、後述するステートマシーンである自動通信回路を介してメモリ４にフルデュープレックス方式で、自動的、周期的にアクセスすることができるようになっている。
　【００３５】
　従って、中央装置１のメモリ４に対しては、ユーザーインターフェースＰＣ側からと、デジタル通信回線３を介してＮ個の端末装置２側からとの両方からアクセスすることができる。
　【００３６】
　Ｎ個の端末装置２は、全て同一の構成を持つが、それぞれ、アドレス１〜Ｎが付与されており、このアドレスにより識別される。端末装置２は、マイクロプロセッサを持たず、対応する制御対象機器Ｔ１〜ＴＮと接続されたｍビットの入力ポート２１及びｎビットの出力ポート２２とを有すると共に、送受信機能と、シーケンサ機能と、アドレス照合機能とを有している。
　【００３７】
　ｉ番目の制御対象機器Ｔｉに接続された端末装置２は、中央装置１から自己アドレスｉに対するデータビット群からなるコマンドパケットを受信すると、このコマンドに含まれているデータを出力ポート２２から制御対象機器Ｔｉへ出力し、また、制御対象機器Ｔｉから入力ポート２１に入力した入力データを、自己アドレスｉの送信順番の時、デジタル通信回線３を通じて中央装置１へ出力する。
　【００３８】
　上記のように構成されたコンピュータ制御システムでは、ユーザーインターフェースＰＣと各制御対象Ｔ１〜ＴＮとの間のデータの授受は中央装置１内のメモリ４を介して行われる。このようなデータの授受の模様を原理的に図２に示す。
　【００３９】
　メモリ４は、図２に示すように、データビット群からなる出力データ記憶領域（以下Ｄ０エリアという）と入力データ記憶領域（以下Ｄｉエリアという）と、図示していないエラー領域とを有している。
　【００４０】
　Ｄ０エリアはＮ個のｍビット（図２ではｍ＝１６）のメモリレジスタからなり、第ｉ番目のメモリレジスタの各ビットポジションは、制御対象機器Ｔｉに接続された端末装置２の出力ポート２２の各ビットポジションと１対１で対応している。
　【００４１】
　また、ＤｉエリアはＮ個のｎビット（図２ではｎ＝１６）のメモリレジスタからなり、第ｉ番目のメモリレジスタの各ビットポジションは、制御対象機器Ｔｉと接続された端末装置２の入力ポート２１の各ビットポジションと１対１で対応している。
　【００４２】
　又、メモリ４のエラー領域は、図示していないが、各端末装置２に対応するエラーメモリアドレスを有しており、各端末装置２からの受信情報にエラーが検出された時、それを知らせるために対応したエラーメモリアドレスに所定のコードが書き込まれるようになっている。
　【００４３】
　図２においては、原理的説明の便宜上、デジタル通信回線３の線数は往復各Ｎ本で示しているが、本実施形態ではフルデュープレックス方式を採用し、デジタル通信回線３は４本の電線からなる。その内の二本は中央装置１から端末装置２への送信に、もう二本は各端末装置２から中央装置１への送信に使用される。
　【００４４】
　図３は、Ｎ＝４の場合のフルデュープレックス方式の通信を示す。中央装置１からデジタル通信回線３に対して一定の周期で、自動的に、かつ、繰り返して図４に示すような、必要最小限のビット長に構成されたフォーマットの１フィールドからなるコマンドパケットが送出される。
　【００４５】
　各端末装置２は、自分宛のコマンドパケットを受信したらその直後に、図５に示すような、必要最小限のビット長に構成されたフォーマットの１フィールドからなるレスポンスパケットを送信する。
　【００４６】
　図４及び図５に示すように、コマンドパケット及びレスポンスパケットの１フィールドは、いずれも、スタートパターンと、送信先アドレスと、送信元アドレスと、転送データと、検定コード（ＣＲＣコード）とから構成されている。
　【００４７】
　送信先アドレスがｉであるデータビット群からなるコマンドパケット内のデータは、端末装置２ｉの出力ポート２２から制御対象機器Ｔｉへ出力すべきデータ（ポート出力という）である（図２参照）。また、送信元アドレスがｉであるレスポンスパケット内のデータは、制御対象機器Ｔｉから端末装置２ｉの入力ポート２１に入力されたデータ（ポート入力という）である（図２参照）。
　【００４８】
　上記のように構成された電子配線システムにおいては、メモリ４と各端末装置２の入力ポート２１及び出力ポート２２との各対応するビット同士は、周期的かつ自動的に、搬送速度で相互に一致する値となる。即ち、中央装置のメモリ内のデータビット群の構成と、端末装置のＩ／Ｏポートのデータビット群の構成とは同一形態となる。従って、ユーザーインターフェースＰＣと各制御対象Ｔｉとは、両者の間を、周期的かつ自動的に結合され、あたかも電線材で直接接続したかのような見掛け上の作用効果を生む。これ即ち「サイクリック自動通信による電子配線システム」と呼称する所以である。
　【００４９】
　以下、第１の実施形態のシステムについて、１．中央装置１、２．端末装置２、３．デジタル通信回線、４．全体動作、５．第１の実施例、６．第２の実施例の順序で図面を用いて説明し、その後に第２の実施形態、第３の実施形態の順で説明する。
　【００５０】
１．中央装置１
　中央装置１は、図６に示すように、メモリ４と、ステートマシーンとから構成されており、ステートマシーンはアドレスバス５と、データバス６と、リードライトコントロールライン７と、アービタ（メモリ調停回路）８と、運用数レジスタ９と、一致検出回路１０と、アドレスカウンタ１１と、送信シーケンサ回路１２と、送信回路１３と、受信回路１４と、受信シーケンサ回路１５と、システムクロック１６とを有している。
　【００５１】
　アドレスバス５とデータバス６とリードライトコントロールライン７との各一端（図２で左端）は、ユーザーインターフェースＰＣのマイクロプロセッサに接続されており、それらの各他端は、アービタ８及び運用数レジスタ９と接続されている。
　【００５２】
　アービタ８は、ユーザーインターフェースＰＣと上記アドレスバス５、データバス６、リードライトコントロールライン７により接続されている他に、メモリ４のアドレス線、データ線、ＷＲ線、ＲＤ線に接続されており、また、アドレスカウンタ１１、送信シーケンサ回路１２、送信回路１３、受信回路１４、受信シーケンサ回路１５、システムクロック１６と接続されており、下記の機能を有する。
　【００５３】
（１）ユーザーインターフェースＰＣからアドレスバス５を介して供給されたアドレス信号に対応するメモリ４内のアドレスに対して、リードライトコントロールライン７からの読出し信号又は書込み信号に応じてデータバス６を介してアクセスし、データを読出してユーザーインターフェースＰＣへ出力し、あるいは、ユーザーインターフェースＰＣから入力したデータをメモリ４に書き込む。
　【００５４】
（２）送信シーケンサ回路１２から供給されるメモリ読み取り信号に応じて、アドレスカウンタ１１から供給されるアドレス信号に対応するメモリ４内のアドレスからデータを読出し、これを送信回路１３へ出力する。
　【００５５】
（３）受信シーケンサ回路１５から供給されるメモリ書き込み信号「正常」に応じて、受信回路１４から供給されるアドレス信号に対応するメモリ４内のアドレスに、受信回路１４から受けたデータを書き込む。
　【００５６】
（４）受信シーケンサ回路１５からメモリ書き込み信号「異常」を受けた時、受信回路１４から供給されるアドレス信号に対応するメモリ４内のアドレスに、エラーコードを書き込む。
　【００５７】
　運用数レジスタ９は、ユーザーインターフェースＰＣにより運用数Ｎを設定され、この設定された数値Ｎを一致検出回路１０へ出力する。
　【００５８】
　一致検出回路１０は、アドレスカウンタ１１から出力されるアドレスと運用数レジスタ９から出力された運用数Ｎとを比較し、両者が一致した時アドレスカウンタ１１へカウンタクリア信号を出力する。即ち、運用数レジスタ９と一致検出回路１０とは、アドレスカウンタ１１のカウントを１〜Ｎで繰り返させる機能を有する。
　【００５９】
　アドレスカウンタ１１と、送信シーケンサ回路１２と、送信回路１３と、受信回路１４と、受信シーケンサ回路１５とは上記自動通信回路を形成するものである。
　【００６０】
　アドレスカウンタ１１は、所定の周期で１〜Ｎのカウントを繰り返し、このカウント値を上記アービタ８及び一致検出回路１０と、送信回路１３とへ出力する。
　【００６１】
　送信シーケンサ回路１２は、中央装置１から各端末装置２へのコマンドパケットの送信のタイミングを制御するため下記の機能を有する。
　【００６２】
（１）送信回路１３から１フィールドのコマンドパケットの送信が完了したことを示す送信完了信号を受信すると、アドレスカウンタ１１へカウンタ更新信号を出力し、カウンタを更新させる。これに応じて、アドレスカウンタ１１からアービタ８と一致検出回路１０と送信回路１３に対して新しいアドレスが提供されることになる。
　【００６３】
（２）送信回路１３に対して送信開始信号を出力することにより、デジタル通信回線３に対する１フィールドのコマンドパケットの送信を開始させる。
　【００６４】
（３）アドレスカウンタ１１に対して上記カウンタ更新信号を発行すると同時に、アービタ８に対してメモリ読み取り信号を出力する。これにより、アービタ８は、メモリ４の更新されたアドレスからデータを読み出し、送信回路１３へ出力することになる。
　【００６５】
　送信回路１３は、下記の機能を有する。
（１）送信シーケンサ回路１２から送信開始信号を入力すると、アドレスカウンタ１１から入力した送信先アドレス（端末装置アドレス符号）と、アービタ８から入力したデータと、ＣＲＣコード等とに基づき図４に示すフォーマットの１フィールドのコマンドパケットを作成し、これをデジタル通信回線３へ出力する。
　【００６６】
（２）デジタル通信回線３への１フィールドのコマンドパケットの送信を終了すると、送信シーケンサ回路１２に対して送信完了信号を出力すると同時に、受信シーケンサ回路１５及び受信回路１４に対して受信開始信号を送り、かつ、受信回路１４に対して送信先アドレスを提供する。
　【００６７】
　受信回路１４は下記の機能を有する。
（１）送信回路１３からの受信開始信号により内部リセットされ、送信回路１３から供給されるアドレスの１つ前のアドレスを持つ端末装置２から返送されてくる１フィールドのレスポンスパケットを受信する。
　【００６８】
（２）受信したレスポンスパケットについて、ＣＲＣコードによるビット誤りの有無の検定と、送信元アドレスの一致検定とを行い、正常であれば、受信アドレスと受信データとをアービタ８へ出力する用意をした後、受信シーケンサ回路１５に対して受信完了信号を送る。
　【００６９】
（３）予定するアドレスの端末装置２からのレスポンス信号パケットの受信がなかった場合や、上記ＣＲＣチェックにより異常が検出された場合には、受信シーケンサ回路１５に対する上記受信完了信号の出力は行わない。
　【００７０】
　受信シーケンサ回路１５は、下記の機能を有する。
（１）送信回路１３からの受信開始信号が入力すると、受信回路１４からの上記受信完了信号を待つ。受信回路１４から受信完了信号を受けると、アービタ８に対してメモリ書き込み信号「正常」を送る。これにより、受信回路１４からアービタ８へアドレスとデータとが出力され、アービタ８によりメモリ４のそのアドレスにそのデータが書き込まれることになる。
　【００７１】
（２）送信回路１３から受信開始信号を受けた後、次の受信開始信号までの間に受信回路１４からの受信完了信号を受けなかった場合は、アービタ８に対してメモリ書き込み信号「異常」を送出する。この信号に応じて、アービタ８は、メモリ４のエラーメモリアドレスに所定のコードを書き込む。
　【００７２】
（３）受信シーケンサ回路１５は、上記メモリ書き込み信号「正常」又は「異常」を発行した後、次の受信シーケンスの起動に備える。
　【００７３】
　システムクロック１６は、中央装置１の外部のクロック源からクロック信号を入力し、中央装置１の各部へタイミング信号を供給する。
　【００７４】
２．端末装置２
　端末装置２は、図７に示すように、入力ポート２１及び出力ポート２２と、受信回路２３と、送信回路２４と、アドレス照合回路２５と、シーケンサ回路２６と、システムクロック２７とを有している。
　【００７５】
　また、端末装置２の外部には端末アドレス設定装置が設けられており、これによりユーザが自己の端末装置アドレス符号を設定するようになっている。設定された自己の端末装置アドレス符号は、送信回路２４とアドレス照合回路２５とに供給される。
　【００７６】
　入力ポート２１は、制御対象機器Ｔからポート入力データを入力し、これを送信回路２４へ転送する。
　出力ポート２２は、受信回路２３から受信データを入力し、これをポート出力データとして制御対象機器Ｔへ出力する。
　【００７７】
　受信回路２３は、下記の機能を有する。
（１）シーケンサ回路２６から受信リスタート信号を受けると受信を開始し、中央装置１の送信回路１３からデジタル通信回線３を介して１フィールドのコマンドパケットを受信すると、ＣＲＣコードの検定を行い、エラーが無ければシーケンサ回路２６に対して受信成立信号を出力すると共に、出力ポート２２へポート出力データを出力する。
　【００７８】
（２）受信した１フィールドのコマンドパケットの中から送信先アドレス（端末装置アドレス符号）を抽出して、これをアドレス照合回路２５へ出力する。
　【００７９】
　送信回路２４は、下記の機能を有する。
（１）シーケンサ回路２６から入力取り込み／送信開始信号を受けると起動し、上記自己の端末装置アドレス符号と入力ポート２１から入力したポート入力データ等により１フィールドのレスポンスパケットを作成し、これをデジタル通信回線３へ送出する。
　【００８０】
（２）１フィールドのレスポンスの送信が完了すると、シーケンサ回路２６に対して送信完了信号を送る。
　【００８１】
　アドレス照合回路２５は、端末アドレス設定機器により設定された自己の端末装置アドレス符号と受信回路２３から入力した端末装置アドレス符号（送信先アドレス）とを比較することにより受信したコマンドパケットが自己宛であるか否かを調べ、両者アドレスが一致した時、自己宛のコマンドパケットであることを示すアドレス一致信号をシーケンサ回路２６へ出力する。
　【００８２】
　シーケンサ回路２６は、下記の機能を有する。
（１）アドレス照合回路２５からアドレス一致信号を受け、かつ、受信回路２３から受信成立信号を受けた時、即ち、受信コマンドが自己宛であった時、出力ポート２２へ出力更新信号を出力する。その結果、出力ポート２２から受信データがポート出力データとして制御対象機器へ出力されることになる。
　【００８３】
（２）受信コマンドが自己の端末装置宛である時、送信回路２４に対して、上記入力取り込み／送信開始信号を送る。その結果、送信回路２４は、上記のように、入力ポート２１からポート入力データを入力し、これによりレスポンスパケットを作成してデジタル通信回線３へ送出することになる。
　【００８４】
（３）受信回路２３から受信成立信号を受けた時点で、アドレス照合回路２５からアドレス一致信号を受けなかった時は、自己の端末装置宛の通信ではないと判断し、受信は全く無かったものとして扱い、受信回路２３に対して受信リスタート信号を出力して、次の受信に備える。
　【００８５】
（４）シーケンサ回路２６は、送信回路２４から送信完了信号を受けると、１回分の動作を終了し、上記（１）、（２）、（３）の動作を繰り返す。
　【００８６】
　システムクロック２７は、端末装置２内の全回路に対してクロック信号を提供する。
　【００８７】
３．デジタル通信回線３
　中央装置１及び各端末装置２をデジタル通信回線３にマルチドロップ方式で接続するには、図８に示すように、ドライバ３ａと、レシーバ３ｂと、パルストランス３ｃ、３ｄとからなる回路ＴＲＸによる。
　【００８８】
　パルストランス３ｃ、３ｄにより、各端末装置２間は電気的に絶縁されている。従って、各端末装置は単独で電源のオン／オフが可能である。
４．全体動作
　上記構成からなる「サイクリック自動通信による電子配線システム」は下記のように動作する。
　【００８９】
（１）中央装置１において、アドレスカウンタ１１は送信シーケンサ回路１２からのカウンタ更新信号によりカウントを更新し送信先の端末装置アドレス符号ｉ（ｉ＝１〜Ｎ）を出力する。この時、送信シーケンサ回路１２は、アービタ８へメモリ読み取り信号を、送信回路１３へ送信開始信号を出力する。
　【００９０】
（２）アービタ８は、上記メモリ読み取り信号により、メモリ４のＤ０エリアの第ｉメモリレジスタの内容を読出し、送信回路１３へ送る。
　【００９１】
（３）送信回路１３は、上記送信開始信号により送信動作を開始し、アドレスカウンタ１１からの送信先の端末装置アドレス符号ｉとアービタ８から供給された上記データとにより、１フィールドのコマンドパケットを作成し、デジタル通信回線３へ送出する。
　【００９２】
（４）送信回路１３は、１フィールドのコマンドパケットの送信を完了したら、送信シーケンサ回路１２に対して送信完了信号を送ると共に、受信回路１４と受信シーケンサ回路１５に対して受信開始信号を送る。
　【００９３】
（５）また、中央装置１が端末装置アドレス符号ｉのコマンドパケットを送信したと同じ送信期間において、端末装置アドレス符号（ｉ−１）の端末装置２では、直前の送信期間において中央装置１から送信された自己の端末装置宛のコマンドパケットを受領すると共に、ポート入力データと送信元の端末装置アドレス符号（ｉ−１）とにより、１フィールドのレスポンスパケットを作成し、デジタル通信回線３へ送出する。
　【００９４】
（６）中央装置１の受信回路１４は、装置端末アドレス符号（ｉ−１）の端末装置２からの上記レスポンスを受信し、チェックの結果正常ならば、受信シーケンサ回路１５へ受信完了信号を送り、異常ならば受信完了信号を送らない。
　【００９５】
（７）中央装置１の受信シーケンサ回路１５は、受信完了信号を受けるとアービタ８へメモリ書き込み「正常」信号を送り、受信完了信号を受け取らない時はアービタ８へメモリ書き込み「異常」信号を送る。
　【００９６】
（８）中央装置１のアービタ８は、メモリ書き込み「正常」信号を受けた時は、メモリ４のＤｉエリアの第（ｉ−１）の入力データ記憶領域に受信データを書き込む。また、メモリ書き込み「異常」信号を受けた時は、メモリ４のエラー領域の対応メモリ位置に所定のコードを書き込む。
　【００９７】
（９）以上の（１）〜（８）の動作が１周期の間に、中央装置１と端末装置２とで行われている。各端末装置２は自己の端末装置宛のコマンドパケットを受け取った時以外は動作しない。
　次の周期においては、中央装置１のアドレスカウンタ１１のカウントは１増加される。そして、上記（１）〜（９）がｉ＝Ｎになるまで繰り返される。ｉ＝Ｎになると、次の送信先アドレスは再び１となる。
　【００９８】
　本発明に係るサイクリック自動通信による電子配線システムを上記のようにフルデュープレックス方式で動作させた場合の全体動作に要する時間は下記のように極めて小さなものとなる。
　即ち、プログラムを駆動させるマイクロプロセッサを介さないで回路の駆動制御により通信制御をするため、マイクロプロセッサの処理能力に依存しないで処理スピードを上げ、伝送レートを上げることができる。
　【００９９】
　例えば、データ伝送レートが１２Ｍｂｐｓであるとすれば、例えば５１ビットからなる１フィールドのコマンドパケット及びレスポンスパケットの送信所要時間は、
　（１／１２Ｍｂｐｓ）×５１ビット＝４．２５μｓｅｃ．
となる。従って、例えば、４個の端末装置２の全体の動作所要時間は、
　４．２５μｓｅｃ．×４フィールド＝１７μｓｅｃ．
となる。
　【０１００】
　通常のコンピュータ制御における入出力の実用動作速度は１ｍｓｅｃ程度であることから、上記１７μｓｅｃ．の動作速度は、伝送時間が殆どゼロであるといっても過言ではないような極めて速いものである。
　【０１０１】
５．第１の実施例
　本発明に係る第１の実施例は、図９に示すように、上記説明した第１の実施形態のサイクリック自動通信による電子配線システムを産業用ロボットシステムに適用したものである。
　このロボットシステムは、駆動モータ３１により回転駆動される回転テーブ３２の上に載置された各種の形状の物体３３を、ロボット３４、３５により把持して他の場所へ移動するものである。
　【０１０２】
　コントローラＣＣには、中央装置１が搭載されている。また、４個の端末装置２がデジタル通信回線３を介して、中央装置１に接続されている。２個の端末装置２はそれぞれロボット３４、３５と接続されている。また、１個の端末装置２は回転テーブル３２の停止装置３６と接続されている。
　【０１０３】
　各端末装置２は、それぞれ、一定周期で自動的に時分割で中央装置１からデジタル通信回線３へ送出される自己宛のコマンドパケットを受信し、このコマンドパケットに含まれているデータを出力ポート２２からそれぞれに対応する制御対象機器３１、３４、３５へ出力し、また、制御対象機器３４、３５、３６の状態を示す検出データを入力ポートに入力し、このデータに基づき１フィールドのレスポンスパケットを作成してそれをデジタル通信回線３を介して中央装置１へ送信するという動作を繰り返している。
　【０１０４】
　停止装置３６は、回転テーブル３２の１ヶ所に設けられた貫通孔３７と、この貫通孔３７の上方及び下方にそれぞれ向き合って固定された光源３８及び光センサ３９と、光源３８に電源を供給すると共に光センサ３９の検出信号を増幅する光センサアンプ４０と、駆動モータ３１内のブレーキとからなる。
　【０１０５】
　以下、上記停止装置３６のみに着目すると、回転テーブル３２が回転中、貫通孔３７が光源３８の下に来た時、光センサ３９は光を検出し、光検出信号が増幅器４０を介して端末装置２の入力ポートに入力する。すると、端末装置２は上記動作を行い、その送信回路２４から光検出信号をデータとして含む１フィールドのレスポンスパケットをデジタル通信回線３を介して中央装置１へ送る。
　【０１０６】
　中央装置１においては、メモリ４のＤｉエリアの第４メモリレジスタにこの光検出データが書き込まれる。コントローラＣＣのユーザーインターフェースＰＣは制御プログラムにより常に上記メモリ４のＤｉエリアの第４メモリレジスタを監視しているから、上記光検出データが書き込まれたことを判定し、回転テーブル３２を停止することを指示するデータをメモリ４のＤ０エリアの第４メモリレジスタに書き込む。
　【０１０７】
　中央装置１は、上記メモリ４のＤ０エリアの第４メモリレジスタの内容に基づきコマンドパケットを作成し、これをデジタル通信回線３を介して端末装置２へ送る。端末装置２では、停止コマンドが出力ポートから駆動モータ３１のブレーキへ伝達され、その結果、駆動モータ３１は回転テーブル３２の回転を停止する。
　【０１０８】
　データ伝送レートが例えば１２Ｍｂｐｓの場合、４個の端末装置２のコマンドパケット及びレスポンスパケットがデジタル通信回線３を往来する時間１７μｓｅｃの間に、コントローラＣＣは各制御対象機器３４、３５、３６の状態を掌握することができるから、回転テーブル３２を停止させるために必要な２回の通信走査時間は３４μｓｅｃであり、極めて小さい反応時間で回転テーブルを停止することができる。
　【０１０９】
６．第２の実施例
　本発明に係る第２の実施例は、図１０に示すように、上記説明した第１の実施形態のサイクリック自動通信による電子配線システムを利用したものであり、配送センタ等においてベルトコンベアに載って流れる品物の数を数えるシステムである。
　【０１１０】
　図１０において、配送センタは、１本のメーンベルトコンベア４０と、トラックと人の影絵で示す複数箇所の荷物積み卸し場所４１と、これらの各荷物積み卸し場所４１からメーンベルトコンベア４０までの間に互いに平行に設けられた複数のブランチベルトコンベア４２とを有しており、品物４３がメーンベルトコンベア４０及び複数のブランチベルトコンベア４２に載せられて流れている。
　【０１１１】
　メーンベルトコンベア４０及び複数のブランチベルトコンベア４２の各々には、図１１に示すように、品物４３の通過を検出するための光源４４と光センサ４５が設置されており、品物４３の通過を検知するようになっている。光センサ４５の出力はデジタルカウンタ４６に接続されており、ここで通過した品物４３の数を数えるようになっている。
　【０１１２】
　各ベルトコンベアのデジタルカウンタ４６の出力端子は、それぞれ１対１で対応する複数の端末装置２の入力ポートと接続されている。各端末装置２は、デジタル通信回線３を介して中央装置１と接続されている。中央装置１はユーザーインターフェースＰＣと接続されている。このようなシステム構成により、ユーザーインターフェースＰＣによりリアルタイムに品物４３の配送状況を把握するようになっている。
　【０１１３】
　この実施例の動作は、上記第１の実施例と同様であり極めて高速に品物４３の計数管理を行うことができる。
　【０１１４】
［２］第２の実施形態のサイクリック自動通信による電子配線システム
　第２の実施形態のサイクリック自動通信による電子配線システムについて図１２及び図１３を参照にして説明する。
　【０１１５】
　第２の実施形態のサイクリック自動通信による電子配線システムは、図１２に示すように、メモリとしてＤＰ−ＲＡＭ（デュアルポートＲＡＭ）４ａを使用した電子配線システムの中央装置１ａを示す。なお、図１２において第１の実施形態の図６と同一の符号は同一のものを示す。
　【０１１６】
　図１２において、ユーザーインターフェースＰＣと中央装置１ａとを接続するアドレスバス５、データバス６、リードライトコントロールライン７は、メモリ４ａに直接接続されている。従って、ユーザーインターフェースＰＣからメモリ４ａに直接アクセスすることができるから、ステートマシーンであるアービタ８ａの負担を軽減することができる。
　【０１１７】
　この第２の実施形態のサイクリック自動通信による電子配線システムは、中央装置１とＮ個の端末装置２との間の通信をハーフデュープレックス方式としたものである。尚、上記説明した第１の実施形態と同様にフルデュープレックス方式でもよいことは勿論のことである。
　【０１１８】
　ハーフデュープレックス方式の通信における端末装置２の動作は、フルデュープレックス方式と同じであるが、中央装置１は、図１３に示すように、送信時間中は受信をしない。従って、ハーフデュープレックス方式での通信所要時間はフルデュープレックス方式の場合の２倍となるが、送信と受信とに共通の通信線を使用することができるので、デジタル通信回線３は２本の電線に省配線化される。
　【０１１９】
［３］第３の実施形態のサイクリック自動通信による電子配線システム
　第３の実施形態のサイクリック自動通信による電子配線システムについて図１４及び図１５を参照にして説明する。
　このシステムは、端末装置２が複数の入力ポート及び出力ポートを持っている場合である。
　【０１２０】
　図１４に示すように、端末装置２ａが複数の出力ポート及び複数の入力ポートを有する場合には、出力ポート選択回路５１と入力ポート選択回路５２とを設けると共に、コマンドパケット及びレスポンスパケットの各フォーマットのデータ欄に図１５に示すようなポート選択ビット５３を設ける。
　【０１２１】
　例えば、端末装置２が３個の出力ポート２２ａ、２２ｂ、２２ｃと３個の入力ポート２１ａ、２１ｂ、２１ｃを持っている場合は、コマンドのフォーマット及びレスポンスのフォーマットのそれぞれのデータ欄に、図１４に示すように、２ビットのポート選択ビット５３を設ける。
　【０１２２】
　この場合の中央装置のメモリの構成は、ポート選択ビット５３で指定される補助アドレスを設定し、これにより各出力ポート２２ａ、２２ｂ、２２ｃ又は各入力ポート２１ａ、２１ｂ、２１ｃに対応するアドレス指定を行うことができるように構成する。
　【０１２３】
　【発明の効果】
　以上説明したように本発明に係るサイクリック自動通信による電子配線システムは、中央装置のメモリ内のデータビット群の構成と、端末装置のＩ／Ｏポートのデータビット群の構成とを同一形態にしたことにより、端末装置のデータがメモリを介して直接に取り扱えることができるようになる。
　【０１２４】
　そのため、中央装置のメモリを、分散配置された複数の端末装置のＩ／○ポートそのものとして見立て、このメモリにアクセスすることにより制御対象端末装置に関する全ての情報を把握することができると共に、このメモリに指令データを書き込むことだけで、各制御対象端末装置に対して高速かつ確実に制御指令を伝達することができる。
【図面の簡単な説明】
　【図１】
　本発明に係るサイクリック自動通信による電子配線システムの一つの実施形態を適用したコンピュータ制御システムを示す説明図である。
　【図２】
　同コンピュータ制御システムにおける共有メモリの使用についての原理的説明図である。
　【図３】
　同コンピュータ制御システムにおけるフルデュープレックス方式通信の説明図である。
　【図４】
　同コンピュータ制御システムにおけるコマンドパケットのフォーマットを示す説明図である。
　【図５】
　同コンピュータ制御システムにおけるレスポンスパケットのフォーマットを示す説明図である。
　【図６】
　図１の中央装置１の詳細を示すブロック図である。
　【図７】
　図１の端末装置２の詳細を示すブロック図である。
　【図８】
　図１のデジタル通信回線３の詳細を示すブロック図である。
　【図９】
　同コンピュータ制御システムの一実施例を示す説明図である。
　【図１０】
　同コンピュータ制御システムの一実施例を示す説明図である。
　【図１１】
　図１０に示す実施例の詳細を示す説明図である。
　【図１２】
　本発明に係るサイクリック自動通信による電子配線システムのもう一つの実施形態を示すブロック図である。
　【図１３】
　本発明に係るサイクリック自動通信による電子配線システムのもう一つの実施形態を示す説明図である。
　【図１４】
　本発明に係るサイクリック自動通信による電子配線システムの更にもう一つの実施形態を示す説明図である。
　【図１５】
　本発明に係るサイクリック自動通信による電子配線システムの更にもう一つの実施形態を示す説明図である。
　【図１６】
　従来のコンピュータ制御システムの一例を示す説明図である。
　【図１７】
　従来のコンピュータ制御システムの他の例を示す説明図である。
　【図１８】
　図１７の従来例の動作を示す説明図である。
　【符号の説明】
１、１ａ　　中央装置
２、２ａ　　端末装置
３　　デジタル通信回線
３ａ　ドライバ
３ｂ　レシーバ
３ｃ　パルストランス
４、４ａ　メモリ
５　　アドレスバス
６　　データバス
７　　リードライトコントロールライン
８、８ａ　アービタ
９　　運用数レジスタ
１０　一致検出回路
１１　アドレスカウンタ
１２　送信シーケンサ回路
１３　送信回路
１４　受信回路
１５　受信シーケンサ回路
１６　システムクロック
２１、２１ａ、２１ｂ、２１ｃ　入力ポート
２２、２２ａ、２２ｂ、２２ｃ　出力ポート
２３　受信回路
２４　送信回路
２５　アドレス照合回路
２６　シーケンサ回路
２７　システムクロック
３１　駆動モータ
３２　回転テーブル
３３　物体
３４、３５　ロボット
３６　停止装置
３７　貫通孔
３８　光源
３９　光センサ
４０　メーンベルトコンベア
４１　荷物積み卸し場所
４２　ベルトコンベア
４３　品物
４４　光源
４５　光センサ
４６　デジタルカウンタ
５１　出力ポート選択回路
５２　入力ポート選択回路
５３　ポート選択ビット
６０　入出力ポート
６１　電線
６２　マイクロプロセッサ付端末装置
６３　通信回線
ＣＣ　コントロールセンタ
ＰＣ　ユーザーインターフェース