【事件の表示】
　特許第３０７２６３７号「アクティブマトリクス基板」の請求項１、２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３０７２６３７号の請求項１に係る特許を維持する。
【理　由】
１．手続きの経緯
　本件特許第３０７２６３７号の請求項１及び２に係る発明についての出願は、平成３年１２月２５日に特許出願され、平成１２年６月２日に設定登録され、その後、特許異議の申立てがなされ、取消理由が通知され、その指定期間内である平成１３年７月２日に訂正請求がなされ、その訂正請求に対して訂正拒絶理由が通知され、意見書が提出された後、再度取消理由が通知され、その指定期間内である平成１３年１０月３１日に、平成１３年７月２日付けの訂正請求を取り下げるとともに、新たに訂正請求がなされたものである。
２．訂正の適否について
ア．訂正の内容
ａ．請求項１を削除する。
ｂ．請求項２を請求項１に繰り上げるとともに、その冒頭に、
「基板上に、スイッチとしての薄膜トランジスタを含む画素部と、薄膜トランジスタを含んで構成された周辺回路部とが形成された周辺回路部とが形成されたアクティブマトリクス基板おいて、
　前記画素部の薄膜トランジスタはＬＤＤ構造とされ、前記周辺回路部の薄膜トランジスタはソースおよびドレイン領域の端部とゲート電極の端部とが整合または重なり合う構造とされており、」
を挿入し、
「酸化されている請求項１記載のアクティブマトリクス基板。」を「酸化され、該酸化による酸化膜の下にライトリドープド領域が形成されていることを特徴とするアクティブマトリクス基板。」と訂正する。
ｃ．段落【０００５】中の、
「構造とされている」を「構造とされており、前記周辺回路部と前記画素部の薄膜トランジスタの有するゲート電極が同一材料で構成され、前記画素部の薄膜トランジスタのゲート電極のみが酸化され、該酸化による酸化膜の下にライトリドープド領域が形成されている」と訂正する。
ｄ．段落【０００６】を削除する。
イ．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正事項ａは、特許請求の範囲の請求項１を削除するものであるから、特許請求の範囲の減縮を目的とするものであって、新規事項の追加に該当せず、また、実質的に特許請求の範囲を拡張又は変更するものではない。
　上記訂正事項ｂは、削除された請求項１に代えて、請求項２を繰り上げて、新たに請求項１とし、独立請求項の記載形式にし、また、明細書の段落【００１３】〜【００１６】及び図３〜５の記載に基づいて、記載内容を限定するものであるから、特許請求の範囲の減縮を目的とするものであって、新規事項の追加に該当せず、また、実質的に特許請求の範囲を拡張又は変更するものではない。
  上記訂正事項ｃは、訂正事項ａ及びｂとの整合を図るように明細書の段落【０００５】の記載内容を訂正するものであるから、明りょうでない記載の釈明を目的とするものであって、新規事項の追加に該当せず、また、実質的に特許請求の範囲を拡張又は変更するものではない。
　上記訂正事項ｄは、訂正事項ａ及びｂとの整合を図るように明細書の段落【０００６】を削除するものであるから、明りょうでない記載の釈明を目的とするものであって、新規事項の追加に該当せず、また、実質的に特許請求の範囲を拡張又は変更するものではない。
ウ．結論
　したがって、上記訂正は、特許法の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、特許法第１２０条の４第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書及び第２項の規定に適合するので、当該訂正を認める。
３．特許異議の申立てについて
ア．本件発明
　本件特許の請求項１に係る発明は、平成１３年１０月３１日付けで提出された訂正明細書の特許請求の範囲の請求項１に記載されたとおりの次のものである。
　「基板上に、スイッチとしての薄膜トランジスタを含む画素部と、薄膜トランジスタを含んで構成された周辺回路部とが形成された周辺回路部とが形成されたアクティブマトリクス基板おいて、
　前記画素部の薄膜トランジスタはＬＤＤ構造とされ、前記周辺回路部の薄膜トランジスタはソースおよびドレイン領域の端部とゲート電極の端部とが整合または重なり合う構造とされており、
　前記周辺回路部と前記画素部の薄膜トランジスタの有するゲート電極が同一材料で構成され、前記画素部の薄膜トランジスタのゲート電極のみが酸化され、該酸化による酸化膜の下にライトリドープド領域が形成されていることを特徴とするアクティブマトリクス基板。」
イ．申立ての理由の概要
　特許異議申立人鈴木玉緒は、証拠として刊行物１〜３を提出して、本件特許の請求項１に係る発明は、刊行物１に記載された発明であるから、特許法第２９条第１項第３号の規定に該当し、特許を受けることができず、また、刊行物１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない旨、さらに、本件特許の請求項２に係る発明は、刊行物１、刊行物２及び刊行物３に各々記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない旨、主張する。
ウ．各刊行物に記載の発明
　特許異議申立人が提出した、本件特許の請求項に係る発明についての出願前に頒布された刊行物である刊行物１〜３には、次のように記載されている。
　刊行物１（「ＥＵＲＯＤＩＳＰＬＡＹ’９０　　Ｔｈｅ　Ｔｅｎｔｈ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｄｉｓｐｌａｙ　Ｒｅｓｅａｒｃｈ　Ｃｏｎｆｅｒｅｎｃｅ」（１９９０年９月２５〜２７日、アムステルダム、第６０〜６３頁））：
　添付された英文抄訳を合わせてみると、次のように記載されている。
　「　　　　　　前書き
　ポリシリコンＴＦＴの高い電子移動度を利用してＴＦＴアクティブマトリクスＬＣＤが開発されている。駆動回路がＬＣＤに搭載可能であり、パネルと周辺回路の接続を容易にしている。・・・・
　　　　　　　　超薄膜トランジスタ
　超ＴＦＴ（ＳＦＴ）と呼ばれるポリシリコンＴＦＴが、非常に薄いポリシリコン薄膜を用いて開発されている。ＳＦＴは従来のポリシリコンＴＦＴに比べ、高い電界効果移動度と低い閾電圧（Ｖｔｈ）を有している。係るＳＦＴがＣＭＯＳ駆動回路に適用されている。ＬＤＤ（ライトリドープドドレイン）を備えたＳＦＴが開発されており、リーク電流が低い為画素トランジスタに適している。
　　　　・・・・
　図１はＮチャネルＳＦＴ、ＰチャネルＳＦＴ及びＬＤＤ構造のＮチャネルＳＴＦにつき、それぞれのＶＧ−ＩＤ特性を示している。
　・・・・ＮチャネルＳＦＴ及びＰチャネルＳＦＴの移動度はそれぞれ７０ｃｍ２／Ｖ・Ｓｅｃ及び４５ｃｍ２／Ｖ・Ｓｅｃであり、Ｎチャネル及びＰチャネルのＶｔｈはそれぞれ３Ｖ及び−３Ｖである。オフ状態（逆バイアス状態）における画素ＳＦＴのリーク電流はＬＤＤ構造により抑制されている。
　図２は、ＮチャネルＳＦＴ、ＰチャネルＳＦＴ及びＬＤＤＳＦＴを断面図で示している。
　　　　　　　　画素配列
　図３に示す様に、画素の配列はトライアングルとなっており、個々の画素は冗長性を持たせる為２個のＳＦＴからなる。・・・・
　　　　　　　　パネル構成
　シフトレジスタはＤフリップフロップからなり、周知のＣＭＯＳクロックトゲートインバータで作られている。
　図４に示す様に、ビデオ信号をスイッチングする為に使うＣＭＯＳトランスファーゲートは供給電圧を閾電圧降下から防いでいる。・・・・」
　また、図１には、ＮチャネルＳＦＴ、ＰチャネルＳＦＴ及びＬＤＤ構造のＮチャネルＳＦＴのＶＧ（ゲート電圧）−ＩＤ（ドレイン電流）特性が示されており、この図において、ＮチャネルＳＦＴ及びＰチャネルＳＦＴでは、オフ電流はそれほど小さくなくオン電流が大きくなり、ＬＤＤ構造のＮチャネルＳＦＴでは、オン電流はそれほど大きくなくオフ電流が小さいことが示されている。
　図２には、ＮチャネルＳＦＴ、ＰチャネルＳＦＴ及びＬＤＤ構造のＮチャネルＳＦＴの断面構造が示されており、ＮチャネルＳＦＴ及びＰチャネルＳＦＴでは、ソース及びドレイン領域の端部とゲート電極の端部とが整合し、ＬＤＤ構造のＮチャネルＳＦＴでは、ＬＤＤの端部とゲート電極の端部とが整合することが示されている。
　さらに、図３には、画素の配列状態が示され、図４には、ＣＭＯＳ駆動回路と画素トランジスタとを含む回路の構成が示されている。
　以上の記載からすれば、刊行物１には、「オフ電流はそれほど小さくなくオン電流が大きく、ソース及びドレイン領域の端部とゲート電極の端部とが整合する構造の、ＮチャネルＳＦＴ及びＰチャネルＳＦＴで構成されたＣＭＯＳ駆動回路と、オン電流はそれほど大きくなくオフ電流が小さく、ＬＤＤの端部とゲート電極の端部とが整合する構造のＬＤＤ構造のＮチャネルＳＦＴを用いた画素トランジスタとを有するＴＦＴアクティブマトリクスＬＣＤ」が記載されているものと認められる。
　刊行物２（特開平１−１０２５２５号公報）
　「ＴＦＴのゲートとソース・ドレーン間のショートを防止する目的でゲート金属がＴａ、ゲート絶縁膜にＴａ２０５（陽極酸化膜）／ＳｉＮｘ、半導体としてａＳｉをもちいた薄膜トランジスタは特開昭５８−１４７０９号に開示されている。・・・・」（第２頁右下欄第１３〜１７行）
　刊行物３（特開平３−２２７５２５号公報）：
　「半導体薄膜上にゲート絶縁膜を介してゲート電極を形成し、前記ゲート電極の側壁にスペーサを形成し、前記ゲート電極と前記スペーサとをマスクにして前記半導体薄膜内へ不純物を導入し、前記半導体薄膜を熱処理する薄膜トランジスタの製造方法。」（特許請求の範囲）
　「本発明による薄膜トランジスタの製造方法では、ゲート電極１５のみをマスクにした不純物１７の導入を行っていないが、半導体薄膜１３に対する熱処理によってスペーサ１６下へ不純物１７を拡散させて、ＬＤＤ構造を実現することができる。
　しかも、スペーサ１６の幅や熱処理条件を選定することによって、ゲート電極１５の直下への不純物１７の拡散を抑制することができる。」（第２頁右上欄第９〜１６行）
　「・・・・第１図及び第２図は、ｐチャネル薄膜トランジスタの製造に適用した第１実施例を示している。・・・・ゲート絶縁膜であるＳｉＯ２膜１４と、ゲート電極である多結晶Ｓｉ膜１５と、ゲート電極の側壁のスペーサであるＳｉＯ２膜１６とを、従来公知の方法によって第１Ａ図に示す形式に形成する。・・・・次に、第１Ｂ図に示す様に、多結晶Ｓｉ膜１５とＳｉＯ２膜１６とをマスクにして非晶質Ｓｉ薄膜１３内へ不純物１７をイオン注入することによって、不純物注入領域１３ａを形成する。・・・・次に、非晶質Ｓｉ薄膜１３で固相結晶成長を行わせるための６００°Ｃ程度のアニールを行って、第１Ｃ図に示す様に、非晶質Ｓｉ薄膜１３を多結晶Ｓｉ薄膜１８にする。そして更に、多結晶Ｓｉ薄膜１８の結晶性の向上とイオン注入した不純物１７の活性化とのための１０００°Ｃ、１０秒間の短時間アニールをＮａ２雰囲気中で行って、ソース・ドレイン領域１８ａを形成する。」（第２頁左下欄第２行〜右下欄第７行）
エ．判断
　特許異議申立人の主張のうち、訂正前の請求項１に係る発明に関するものは、訂正により請求項１が削除されたために、その対象が存在しなくなったので、訂正前の請求項２に係る発明に対する申立ての理由について検討する。
　本件特許の請求項１に係る発明（以下、本件発明という）と、刊行物１に記載のものとを対比すると、刊行物１に記載のものにおける「ＮチャネルＳＦＴ」及び「ＰチャネルＳＦＴ」は、ともに本件発明における「薄膜トランジスタ」に相当し、刊行物１に記載のものにおける「ＣＭＯＳ駆動回路」は、本件発明における「周辺回路部」に相当するものであり、また、刊行物１に記載のものにおける「ＬＤＤ構造のＮチャネルＳＦＴを用いた画素トランジスタ」が本件発明における「スイッチとしての薄膜トランジスタを含む画素部」を形成するために用いられるものであること、刊行物１に記載されるＴＦＴアクティブマトリクスＬＣＤにおいて画素トランジスタとＣＭＯＳ駆動回路とが基板上に形成されてアクティブマトリクス基板を構成することは、当然のことであるから、本件発明と刊行物１に記載のものとは、「基板上に、スイッチとしての薄膜トランジスタを含む画素部と、薄膜トランジスタを含んで構成された周辺回路部とが形成されたアクティブマトリクス基板において、前記画素部の薄膜トランジスタはＬＤＤ構造とされ、前記周辺回路部の薄膜トランジスタはソースおよびドレイン領域の端部とゲート電極の端部と整合する構造であるようにしたアクティブマトリクス基板」である点において共通するが、次の点において、相違する。
ａ．本件発明において、周辺回路部と画素部の薄膜トランジスタの有するゲート電極が同一材料で構成されているのに対し、刊行物1に記載のものにおいては、ＣＭＯＳ駆動回路のＮチャネルＳＦＴ及びＰチャネルＳＦＴと画素トランジスタとしてのＬＤＤ構造のＮチャネルＳＦＴの有するゲート電極が同一材料で構成されることについて明記されていない点。
ｂ．本件発明において、画素部の薄膜トランジスタのゲート電極のみが酸化され、該酸化による酸化膜の下にライトリドープド領域が形成されているのに対して、刊行物１においては、ＬＤＤ構造のＮチャネルＳＦＴのゲート電極のみが酸化され、その酸化による酸化膜の下にライトリドープド領域が形成されているということについては記載されていない点。
　そこで、上記相違点ｂについて検討する。
　刊行物２に記載のものにおいては、ＴＦＴのゲート絶縁膜としてゲート金属（Ｔａ）の酸化膜を用いているが、このＴＦＴはＬＤＤ構造のものではなく、ライトリドープド領域は形成されない。
　刊行物３に記載においては、ゲート電極の側壁のスペーサ（ＳｉＯ２）を用いてＬＤＤ構造とすることが記載されているが、このスペーサがゲート電極を酸化して形成されていることについては示されていない。
　それゆえ、薄膜トランジスタのゲート電極を酸化し、その酸化膜を用いてライトリドープド領域を形成し、ＬＤＤ構造とすることは、刊行物１〜３のいずれにも記載されていず、また、示唆するところもない。そして、本件発明において、画素部の薄膜トランジスタのゲート電極のみが酸化され、該酸化膜の下にライトリドープド領域が形成されているのは、該酸化膜を用いてライトリドープド領域を形成することによるのものであることは当然であり、本件発明は、このようにライトリドープド領域を形成したアクティブマトリクス基板とすることにより、明細書に記載のような格別な作用効果を奏するものである。
　したがって、相違点ａについて検討するまでもなく、本件発明は、刊行物１〜３に各々記載された発明に基づいて当業者が容易に発明をすることができたものであるとすることはできない。
４．むすび　　                                                        以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件発明の特許を取り消すことはできない。
　また、他に本件発明の特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１３年１１月５日（２００１．１１．５）
【訂正の要旨】
　訂正の要旨
ａ．請求項１を削除する。
ｂ．請求項２を請求項１に繰り上げるとともに、その冒頭に、
「基板上に、スイッチとしての薄膜トランジスタを含む画素部と、薄膜トランジスタを含んで構成された周辺回路部とが形成された周辺回路部とが形成されたアクティブマトリクス基板おいて、
　前記画素部の薄膜トランジスタはＬＤＤ構造とされ、前記周辺回路部の薄膜トランジスタはソースおよびドレイン領域の端部とゲート電極の端部とが整合または重なり合う構造とされており、」
を挿入し、
「酸化されている請求項１記載のアクティブマトリクス基板。」を「酸化され、該酸化による酸化膜の下にライトリドープド領域が形成されていることを特徴とするアクティブマトリクス基板。」と訂正する。
ｃ．段落【０００５】中の、
「構造とされている」を「構造とされており、前記周辺回路部と前記画素部の薄膜トランジスタの有するゲート電極が同一材料で構成され、前記画素部の薄膜トランジスタのゲート電極のみが酸化され、該酸化による酸化膜の下にライトリドープド領域が形成されている」と訂正する。
ｄ．段落【０００６】を削除する。
（５４）【発明の名称】
アクティブマトリクス基板
（５７）【特許請求の範囲】
　【請求項１】　基板上に、スイッチとしての薄膜トランジスタを含む画素部と、薄膜トランジスタを含んで構成された周辺回路部とが形成されたアクティブマトリクス基板において、
　前記画素部の薄膜トランジスタはＬＤＤ構造とされ、前記周辺回路部の薄膜トランジスタはソースおよびドレイン領域の端部とゲート電極の端部とが整合または重なり合う構造とされており、
　前記周辺回路部と前記画素部の薄膜トランジスタの有するゲート電極が同一材料で構成され、前記画素部の薄膜トランジスタのゲート電極のみが酸化され、該酸化による酸化膜の下にライトリドープド領域が形成されていることを特徴とするアクティブマトリクス基板。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明はアクティブマトリクス基板に関し、例えばアクティブマトリクス型液晶表示装置に用いられる。
　【０００２】
　【従来の技術】
　アクティブマトリクス型液晶表示装置として、基板上に周辺回路部を内蔵したものが知られている。ここで、周辺回路部にはアクティブマトリクス基板の走査線（ゲート線）に駆動信号を供給する駆動（ドライバ）回路と、データ線（ソース線）に表示信号を供給する表示データ出力回路とが含まれる。
　【０００３】
　ところで画素部にスイッチとして用いられる薄膜トランジスタには、オフ電流の小さいことが要求されるため、オフセット構造（ゲート電極とリース、ドレイン領域が非整合である構造）あるいはＬＤＤ構造の薄膜トランジスタをアクティブマトリクス型液晶表示装置に用いることが検討されている。
　【０００４】
　【発明が解決しようとする課題】
　しかし、オフセット構造あるいはＬＤＤ構造の薄膜トランジスタを画素部だけでなく周辺回路部にも用いると、オフ電流は低下するもののオン電流も低下してしまうため、内蔵のドライバ回路の性能を十分にすることができない。そこで本発明は、画素部と周辺回路部のそれぞれにおいて、薄膜トランジスタに要求される仕様を十分に満足させることのできるアクティブマトリクス基板を提供することを目的とする。
　【０００５】
　【課題を解決するための手段】
　本発明に係るアクティブマトリクス基板は、基板上に、スイッチとしての薄膜トランジスタを含む画素部と、薄膜トランジスタを含んで構成された周辺回路部とが形成された基板において、画素部の薄膜トランジスタはＬＤＤ構造とされ、周辺回路部の薄膜トランジスタはソースおよびドレイン領域の端部とゲート電極の端部とが整合または重なり合う構造とされており、前記周辺回路部と前記画素部の薄膜トランジスタの有するゲート電極が同一材料で構成され、前記画素部の薄膜トランジスタのゲート電極のみが酸化され、該酸化による酸化膜の下にライトリドープド領域が形成されていることを特徴とする。
　【０００６】
　【０００７】
　【作用】
　本発明の構成によれば、画素部の薄膜トランジスタはＬＤＤ構造とされるので、オフ電流の低減が可能であり、これに対して、周辺回路部の薄膜トランジスタは通常の構造（ゲート電極とソース、ドレイン領域が整合または重なり合う構造）とされるので、オン電流の低下を防止できる。
　【０００８】
　【実施例】
　以下、添付図面により本発明の実施例を説明する。
　【０００９】
　図１は実施例に係るアクティブマトリクス基板の平面図である。図示の通り、ガラスあるいはセラミックスなどの基板１上には、画素部２と周辺回路部３１，３２が形成されている。画素部２には複数本の走査線４が平行に配設され、スイッチ用の薄膜トランジスタのゲート電極（図示せず）に接続されると共に、ドライバとしての周辺回路部３１の出力に接続されている。また、走査線４の他端は共通接続され、陽極酸化電圧Ｖが印加される構造になっている。なお、表示データ出力回路としての周辺回路部３２の入力には、走査線４と直交するデータ線（図示せず）が接続されている。
　【００１０】
　上記の実施例において、周辺回路部３１，３２の薄膜トランジスタは図２（ａ）のように構成される。すなわち、基板１上にポリシリコンなどの半導体薄膜６が形成され、その上面にＳｉＯ２などのゲート絶縁膜７が形成され、チャネル領域６Ｃのゲート絶縁膜７上にはタンタル、アルミニウム、ニオブ、ポリシリコンなどのゲート電極８が形成されている。
　【００１１】
　ここで、特徴的なことは、半導体薄膜６におけるｎ＋型のソース領域６Ｓとドレイン領域６Ｄの端部が、絶縁膜７をはさんでゲート電極８と位置的に整合していることである。なお、端部で重なり合う構造となっていてもよい。このため、周辺回路部３１，３２における薄膜トランジスタは、オフ電流はそれほど小さくないものの、オン電流が大きくされている。
　【００１２】
　一方、上記実施例において、画素部２の薄膜トランジスタは図２（ｂ），（ｃ）のようになっている。すなわち、ｎ＋型のソース領域６Ｓおよびドレイン領域６Ｄの端部がゲート電極８から離れたオフセット構造となり、あるいはソース領域６Ｓおよびドレイン領域６Ｄとｉ型のチャネル領域６Ｃとの間に低ドープのｎ−型ライトリドープド領域６Ｌが介在されてＬＤＤ構造となっている。このため、オン電流はそれほど大きくないものの、オフ電流は低く抑えられている。
　【００１３】
　上記のようなオフセット構造あるいはＬＤＤ構造の薄膜トランジスタは、例えば図３〜図５のようにして形成される。図３（ａ）のように、タンタルなどのゲート電極８をマスクとしてイオン注入し、ｉ型の半導体薄膜６にｎ＋型のソース領域６Ｓおよびドレイン領域６Ｄを自己整合的に形成する。次に、ゲート電極８を陽極酸化すると、酸化タンタル（Ｔａ２Ｏ５）の絶縁膜８１が形成され、ゲート電極８が細らされてオフセット構造が実現される（図３（ｂ）図示）。
　【００１４】
　図４（ａ）のように、絶縁膜７上にゲート電極８を形成した後、同図（ｂ）のように陽極酸化で酸化タンタル（Ｔａ２Ｏ５）の絶縁膜８１を形成し、イオン注入しても、同様にオフセット構造が得られる。
　【００１５】
　図５（ａ）のように、絶縁膜７上のゲート電極８をマスクとして低濃度のイオン注入を行ない、ソース領域６Ｓとドレイン領域６Ｄをｎ−型とする。次に、同図（ｂ）のように、ゲート電極８を陽極酸化し、酸化タンタル（Ｔａ２Ｏ５）の絶縁膜８１をマスクとして高濃度のイオン注入をすると、ｎ＋型のソース領域６Ｓおよびドレイン領域６Ｄとｉ型のソース領域６Ｓの間に、ｎ−型のライトリドープド領域６Ｌが介在されたＬＤＤ構造が実現される。
　【００１６】
　なお、実施例では陽極酸化によるオフセット構造およびＬＤＤ構造の形成を示したが、他の手法を用いてもよい。例えば、画素部２の薄膜トランジスタについてのみ、ゲート電極８の側壁にＳｉＯ２を残してイオン注入し、あるいはゲートマスクを有するゲート電極をサイドエッチングでアンダーカットしてからイオン注入し、オフセット構造やＬＤＤ構造としてもよい。但し、陽極酸化の膜厚は印加電圧で自由にコントロールできるので、制御性に優れている。
　【００１７】
　【発明の効果】
　以上の通り、本発明のアクティブマトリクス基板では、画素部の薄膜トランジスタはＬＤＤ構造とされるので、オフ電流の低減が可能であり、これに対して、周辺回路部の薄膜トランジスタは通常の構造（ゲート電極とソース、ドレイン領域が整合または重なり合う構造）とされるので、オン電流の低下を防止できる。このため、画素部の薄膜トランジスタに要求される仕様と、周辺回路部の薄膜トランジスタに要求される仕様を同時に満足させることができる。
【図面の簡単な説明】
　【図１】
　実施例に係るアクティブマトリクス基板の平面図である。
　【図２】
　実施例に用いる薄膜トランジスタの断面図である。
　【図３】
　オフセット構造の薄膜トランジスタの製法の一例を示す図である。
　【図４】
　オフセット構造の薄膜トランジスタの製法の他の例を示す図である。
　【図５】
　ＬＤＤ構造の薄膜トランジスタの製法の一例を示す図である。
　【符号の説明】
　１…基板、２…画素部、３１，３２…周辺回路部、６…半導体薄膜、６Ｃ…チャネル領域、６Ｓ…ソース領域、６Ｄ…ドレイン領域、７…絶縁膜、８…ゲート電極、８１…酸化タンタル（Ｔａ２Ｏ５）の絶縁膜