(57)【要約】  アクティブマトリクス基板の画素領域の光センサは、リセット信号ＲＳが供給されてから読み出し信号ＲＷが供給されるまでの間をセンシング期間とし、センシング期間に光検出素子で受光された光量にしたがって変化した蓄積ノードの電位をセンサ回路出力として出力配線へ読み出す。センサ回路出力が必要でないセンサデータ不要期間の後で、かつ、前記センサ回路出力が必要とされるセンサデータ有効期間の前に、前記センシング期間の長さ以上のセンサ立ち上げ期間を有し、前記センサ立ち上げ期間中に前記リセット信号が印加された光センサからのセンサ回路出力を、前記センサデータ有効期間において読み出す。
2010026809.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、
前記光センサが、
入射光を受光する光検出素子と、
前記光検出素子に接続され、前記光検出素子からの出力電流によって電位が変化する蓄積ノードと、
当該光センサへリセット信号を供給するリセット信号配線と、
当該光センサへ読み出し信号を供給する読み出し信号配線と、
前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間をセンシング期間とし、センシング期間に前記光検出素子で受光された光量にしたがって変化した前記蓄積ノードの電位をセンサ回路出力として出力配線へ読み出すためのセンサスイッチング素子とを備え、
前記センサ回路出力が必要でないセンサデータ不要期間の後で、かつ、前記センサ回路出力が必要とされるセンサデータ有効期間の前に、前記センシング期間の長さ以上のセンサ立ち上げ期間を有し、前記センサ立ち上げ期間中に前記リセット信号が印加された光センサからのセンサ回路出力を、前記センサデータ有効期間において読み出すことを特徴とする表示装置。
【請求項２】
前記センサ立ち上げ期間には、前記センサ回路出力を前記出力配線へ出力しない、請求項１に記載の表示装置。
【請求項３】
前記センサ立ち上げ期間とその直後のセンサデータ有効期間とを１センシング単位期間とし、
前記センシング単位期間を、表示動作期間内に連続的にまたは間欠的に設ける、請求項１に記載の表示装置。
【請求項４】
前記アクティブマトリクス基板に対向する対向基板と、
前記アクティブマトリクス基板と対向基板との間に挟持された液晶とをさらに備えた、請求項１〜３のいずれか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオードまたはフォトトランジスタ等の光検出素子を有する光センサ付きの表示装置に関し、特に、画素領域内に光センサを備えた表示装置に関する。
【背景技術】
【０００２】
従来、例えばフォトダイオード等の光検出素子を画素内に備えたことにより、外光の明るさを検出したり、ディスプレイに近接した物体の画像を取り込んだりすることが可能な、光センサ付き表示装置が提案されている。このような光センサ付き表示装置は、双方向通信用表示装置や、タッチパネル機能付き表示装置としての利用が想定されている。【０００３】
従来の光センサ付き表示装置では、アクティブマトリクス基板において、信号線および走査線、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）、画素電極等の周知の構成要素を半導体プロセスによって形成する際に、同時に、アクティブマトリクス基板上にフォトダイオード等を作り込む（特許文献１参照）。【０００４】
アクティブマトリクス基板上に形成される従来の光センサ（特許文献２，３）の一例を、図１５に示す。図１５に示す従来の光センサは、フォトダイオードＤ１、コンデンサＣ２、トランジスタＭ２から構成される。フォトダイオードＤ１のアノードには、リセット信号ＲＳを供給するための配線が接続されている。フォトダイオードＤ１のカソードには、コンデンサＣ２の電極の一方と、トランジスタＭ２のゲートが接続されている。トランジスタＭ２のドレインは定電圧Ｖｓｕｐを供給する配線に接続されている。なお、トランジスタＭ２のソースから光センサのセンサ回路出力データＳＤａｔａが出力される。コンデンサＣ２の電極の他方は、読み出し信号ＲＷを供給するための配線に接続されている。【０００５】
この構成において、リセット信号ＲＳおよび読み出し信号ＲＷをそれぞれ所定のタイミングで供給することにより、フォトダイオードＤ１で受光した光の量に応じたセンサ回路出力データＳＤａｔａを得ることができる。ここで、図１６を参照し、図１５に示した従来の光センサの動作について説明する。なお、図１６において、リセット信号ＲＳのローレベル（例えば−４Ｖ）を−Ｖb、読み出し信号ＲＷのハイレベル（例えば８Ｖ）をＶrwと、それぞれ表す。なお、リセット信号ＲＳＴのハイレベルを０Ｖ、読み出し信号ＲＷのローレベルを０Ｖとする。【０００６】
以下、図１５に示した光センサのセンシングシーケンスを、（Ａ）読み出し期間、（Ｂ）リセット期間、（Ｃ）センシング期間、の３つに分けて説明する。【０００７】
（Ａ）読み出し期間
読み出し信号ＲＷがハイレベルである期間が、読み出し期間に相当する。読み出し信号ＲＷがハイレベルの間、コンデンサＣ２を介して蓄積ノードの電位ＶINTがプルアップされる。なお、蓄積ノードとは、コンデンサＣ２と、フォトダイオードＤ１のカソードと、トランジスタＭ２のゲートとの接続点である。このとき、蓄積ノードの電位ＶINTは、読み出し直前の蓄積ノード電位をＶ0、コンデンサＣ２の容量をＣst、回路内総容量をＣtotal、読み出し信号ＲＷの振幅をＶrwとすると、
ＶINT  ＝  Ｃst／Ｃtotal・Ｖrw＋Ｖ0
と表すことができる。【０００８】
そして、プルアップされた電位ＶINTがトランジスタＭ２の閾値を超えることにより、トランジスタＭ２がＯＮされ、センサデータＳＤａｔａが出力される。このとき、ＳＤａｔａの電位Ｖoutは、トランジスタＭ２の閾値をＶth、定電流源の電流値をＩ、トランジスタＭ２のコンダクタンスをβとすると、
Ｖout  ≒  ＶINT−Ｖth−（２Ｉ／β）1/2
と表すことができる。【０００９】
（Ｂ）リセット期間
リセット信号ＲＳがハイレベル（０Ｖ）となることにより、フォトダイオードＤ１に順方向電流が流れ、蓄積ノードの電位ＶINTが０Ｖにリセットされる。【００１０】
（Ｃ）センシング期間
リセット信号がハイレベルからローレベルへ戻った時点から、センシング期間が開始される。すなわち、上述のとおりリセット期間に蓄積ノードがリセットされた後に、リセット信号ＲＳがローレベル（−Ｖb）となることにより、フォトダイオードＤ１に逆バイアスが発生する。そして、フォトダイオードＤ１への入射光の光量に応じた光電流で、蓄積ノードが−Ｖb方向へ変化する。【００１１】
上記の（Ａ）読み出し期間、（Ｂ）リセット期間、および、（Ｃ）センシング期間、を１サイクルとして、このサイクルを繰り返し行うことにより、光センサからのセンサデータの読み出しが行われる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００６−３８５７号公報
【特許文献２】国際公開第２００７／１４５３４６号パンフレット
【特許文献３】国際公開第２００７／１４５３４７号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【００１３】
光センサを備えた表示装置は、その用途や動作モードによっては、光センサを常時駆動させる必要がない場合もある。そのような場合、例えば図１７に示すように、光センサが必要な期間（センサイネーブル信号がＯＮの期間）のみにおいて光センサを駆動させ、光センサが不要な期間（センサイネーブル信号がＯＦＦの期間）においては、光センサを休止状態とするか、または、通常動作に比べて動作周波数が低い状態（間欠動作状態）とすれば、消費電力を低減できる点において好ましい。【００１４】
しかしながら、図１７に示すように、センサイネーブル信号がＯＮになった直後のセンサデータには、無効なデータが含まれる。これは、センサイネーブル信号がＯＦＦの期間には、光センサに対してリセット信号ＲＳが印加されないことによる。すなわち、センサイネーブル信号がＯＮになった後の、最初の読み出し信号ＲＷによって読み出されるセンサデータＳＤａｔａは、センシング期間に対応する所定のタイミングでリセットされていないフォトダイオードＤ１の出力に相当するので、有効なデータとして扱うことができない。したがって、センサイネーブル信号がＯＮになってから、有効なセンサデータが出力されるまでにタイムラグが発生し、センサデータを用いたアプリケーションの初期レスポンスが悪くなるという問題がある。【００１５】
本発明は、上記の問題を鑑み、光センサを一時的に休止状態または間欠状態とした後にセンシングを再開した直後に、センサ回路出力データとして有効データを得ることができる光センサ付き表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために、本発明にかかる表示装置は、アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、前記光センサが、入射光を受光する光検出素子と、前記光検出素子に接続され、前記光検出素子からの出力電流によって電位が変化する蓄積ノードと、当該光センサへリセット信号を供給するリセット信号配線と、当該光センサへ読み出し信号を供給する読み出し信号配線と、前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間をセンシング期間とし、センシング期間に前記光検出素子で受光された光量にしたがって変化した前記蓄積ノードの電位をセンサ回路出力として出力配線へ読み出すためのセンサスイッチング素子とを備え、前記センサ回路出力が必要でないセンサデータ不要期間の後で、かつ、前記センサ回路出力が必要とされるセンサデータ有効期間の前に、前記センシング期間の長さ以上のセンサ立ち上げ期間を有し、前記センサ立ち上げ期間中に前記リセット信号が印加された光センサからのセンサ回路出力を、前記センサデータ有効期間において読み出すことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、光センサを一時的に休止状態または間欠状態とした後にセンシングを再開した直後に、センサ回路出力データとして有効データを得ることができる光センサ付き表示装置を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の一実施形態にかかる表示装置の概略構成を示すブロック図である。
【図２】図２は、本発明の第１の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。
【図３】図３は、第１の実施形態にかかる表示装置のロウドライバの構成例を示す等価回路図である。
【図４】図４は、ロウドライバの駆動に関する信号のタイミングチャートである。
【図５】図５は、第１の実施形態にかかる表示装置のカラムドライバの構成例を示す等価回路図である。
【図６】図６は、カラムドライバの駆動に関する信号のタイミングチャートである。
【図７】図７は、第１の実施形態にかかる表示装置のゲートドライバの構成例を示す等価回路図である。
【図８】図８は、ゲートドライバの駆動に関する信号のタイミングチャートである。
【図９】図９は、第１の実施形態にかかる表示装置のソースドライバの構成例を示す等価回路図である。
【図１０】図１０は、ソースドライバの駆動に関する信号のタイミングチャートである。
【図１１】図１１は、第１の実施形態の表示装置における表示動作のタイミングとセンシングタイミングとの関係を示すタイミングチャートである。
【図１２】図１２は、センサ立ち上げ期間とセンサデータ有効期間との関係を示すタイミングチャートである。
【図１３】図１３は、第１の実施形態の変形例であって、センサデータ有効期間（ａ）にのみセンサ回路出力データが出力されるようにし、センサ立ち上げ期間（ｂ）においてはセンサ回路出力データを出力しない様子を示すタイミングチャートである。
【図１４】図１４は、本発明の第２の実施形態にかかる表示装置の、センシングタイミングを示すタイミングチャートである。
【図１５】図１５は、アクティブマトリクス基板上に形成される従来の光センサの一例を示す等価回路図である。
【図１６】図１６は、従来の光センサにおける駆動信号の波形を示すタイミングチャートである。
【図１７】図１７は、光センサの駆動を休止させる期間を有する場合に、無効なデータが得られる期間を模式的に示す図である。
【発明を実施するための形態】
【００１９】
本発明の一実施形態にかかる表示装置は、アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、前記光センサが、入射光を受光する光検出素子と、前記光検出素子に接続され、前記光検出素子からの出力電流によって電位が変化する蓄積ノードと、当該光センサへリセット信号を供給するリセット信号配線と、当該光センサへ読み出し信号を供給する読み出し信号配線と、前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間をセンシング期間とし、センシング期間に前記光検出素子で受光された光量にしたがって変化した前記蓄積ノードの電位をセンサ回路出力として出力配線へ読み出すためのセンサスイッチング素子とを備え、前記センサ回路出力が必要でないセンサデータ不要期間の後で、かつ、前記センサ回路出力が必要とされるセンサデータ有効期間の前に、前記センシング期間の長さ以上のセンサ立ち上げ期間を有し、前記センサ立ち上げ期間中に前記リセット信号が印加された光センサからのセンサ回路出力を、前記センサデータ有効期間において読み出す。
【００２０】
上記の構成は、特に、センサ回路出力が必要とされるセンサデータ有効期間の前に、前記センシング期間の長さ以上のセンサ立ち上げ期間を有し、前記センサ立ち上げ期間中に前記リセット信号が印加された光センサからのセンサ回路出力を、前記センサデータ有効期間において読み出す点に特徴がある。これにより、センサデータ有効期間の最初に読み出されるセンサ回路出力も、センシング期間に対応する所定のタイミングでリセットされた光検出素子から得られたものであるので、有効なセンサ回路出力として利用することができる。したがって、光センサを一時的に休止状態または間欠状態とした後にセンシングを再開した直後に、センサ回路出力データとして有効データを得ることができる光センサ付き表示装置を提供することができる。
【００２１】
上記表示装置は、前記センサ立ち上げ期間に、前記センサ回路出力を前記出力配線へ出力しないことが好ましい。これにより、センサ回路出力を出力配線へ出力するための消費電力を削減することができる。
【００２２】
上記表示装置は、前記センサ立ち上げ期間とその直後のセンサデータ有効期間とを１センシング単位期間とし、前記センシング単位期間を、表示動作期間内に連続的にまたは間欠的に設けることが好ましい。この構成によれば、センシングの間引き動作が可能となるので、必要とされるセンサ回路出力の頻度等に応じてセンシングを行うことができ、かつ、各センサデータ有効期間の前にセンサ立ち上げ期間が設けられていることにより、全てのセンサデータ有効期間において、最初から有効なセンサ回路出力を得ることができる。
【００２３】
上記の表示装置は、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と対向基板との間に挟持された液晶とをさらに備えた液晶表示装置として実施することができる。
【００２４】
以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明にかかる表示装置を液晶表示装置として実施する場合の構成例を示したものであるが、本発明にかかる表示装置は液晶表示装置に限定されず、アクティブマトリクス基板を用いる任意の表示装置に適用可能である。なお、本発明にかかる表示装置は、光センサを有することにより、画面に近接する物体を検知して入力操作を行うタッチパネル付き表示装置や、表示機能と撮像機能とを具備した双方向通信用表示装置等としての利用が想定される。
【００２５】
また、以下で参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
【００２６】
［第１の実施形態］
最初に、図１および図２を参照しながら、本発明の第１の実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板の構成について説明する。
【００２７】
図１は、本発明の一実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板１００の概略構成を示すブロック図である。図１に示すように、アクティブマトリクス基板１００は、ガラス基板上に、画素領域１、ゲート（ｇａｔｅ）ドライバ２、ソース（ｓｏｕｒｃｅ）ドライバ３、カラム（ｃｏｌｕｍｎ）ドライバ４、および、ロウ（ｒｏｗ）ドライバ５を少なくとも備えている。なお、図示はしていないが、画素領域１内の光検出素子（後述）で取り込まれた画像信号を処理するための信号処理回路が、ＦＰＣ６を介して、アクティブマトリクス基板１００に接続されている。
【００２８】
ゲートドライバ２およびソースドライバ３は、外部より入力される同期信号（Ｖｓｙｎｃ，Ｈｓｙｎｃ）に応じて、画素領域１の表示画素へ、同じく外部から入力される映像信号を書き込むための走査を行う。一方、カラムドライバ４およびロウドライバ５は、画素領域１の光センサに対して、センサ駆動に必要な各種の信号（後述する読み出し信号およびリセット信号等）を供給すると共に、読み出されたセンサ回路出力データを表示装置外へ順次出力するためのドライバである。
【００２９】
なお、図１に示した各種のドライバの配置は、あくまでも一例であり、各種ドライバをどのように実装するかは任意の設計事項である。また、アクティブマトリクス基板１００上の上記の構成部材は、半導体プロセスによってガラス基板上にモノリシックに形成することも可能である。あるいは、上記の構成部材のうちのアンプやドライバ類を、例えばＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）技術等によってガラス基板上に実装した構成としても良い。あるいは、図１においてアクティブマトリクス基板１００上に示した上記の構成部材の少なくとも一部が、ＦＰＣ上に実装されることも考えられる。アクティブマトリクス基板１００は、全面に対向電極が形成された対向基板（図示せず）と貼り合わされ、その間隙に液晶材料が封入される。
【００３０】
画素領域１は、画像を表示するために、複数の画素が形成された領域である。本実施形態では、画素領域１における各画素内には、画像を取り込むための光センサ（センサ回路８１）が設けられている。図２は、画素領域１における画素とセンサ回路８１との配置を示す等価回路図である。図２の例では、１つの画素が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の絵素によって形成され、この３絵素で構成される１つの画素内に、フォトダイオードＤ１とコンデンサＣ２と薄膜トランジスタＭ２とによって構成される１つのセンサ回路８１が設けられている。すなわち、本実施形態の構成では、画素領域１は、Ｌ行×Ｍ列のマトリクス状に配置された画素と、Ｎ行×Ｏ列のマトリクス状に配置されたセンサ回路８１とを有する。なお、本実施形態においては、ゲート線ＧＬの行方向の本数（Ｌ）は、センサ回路８１の行方向の個数（Ｎ）に等しく、列方向の画素数（Ｍ）はセンサ回路８１の列方向の個数（Ｏ）に等しい。画素領域１の全体の絵素数は、（Ｌ×３Ｍ）個である。
【００３１】
図２に示すように、画素領域１は、画素用の配線として、マトリクス状に配置されたゲート線ＧＬおよびソース線ＳＬを有している。ゲート線ＧＬは、ゲートドライバ２に接続されている。ソース線ＳＬは、ソースドライバ３に接続されている。なお、ゲート線ＧＬは、画素領域１内にＬ行設けられている。以下、個々のゲート線ＧＬを区別して説明する必要がある場合は、ＧＬ（ｌ）のように表記する。ｌは、１〜Ｌの自然数である。一方、ソース線ＳＬは、上述のとおり、１つの画素内の３絵素にそれぞれ画像データを供給するために、１画素につき３本ずつ設けられている。ソース線ＳＬを個々に区別して説明する必要がある場合は、ＳＬｒ（ｍ），ＳＬｇ（ｍ），ＳＬｂ（ｍ）のように表記する。ｍは１〜Ｍの自然数である。
【００３２】
ゲート線ＧＬとソース線ＳＬとの交点には、画素用のスイッチング素子として、薄膜トランジスタ（ＴＦＴ）Ｍ１が設けられている。なお、図２では、赤色、緑色、青色のそれぞれの絵素に設けられている薄膜トランジスタＭ１を、Ｍ１ｒ，Ｍ１ｇ，Ｍ１ｂと表記している。薄膜トランジスタＭ１のゲート電極はゲート線ＧＬへ、ソース電極はソース線ＳＬへ、ドレイン電極は図示しない画素電極へ、それぞれ接続されている。これにより、図２に示すように、薄膜トランジスタＭ１のドレイン電極と対向電極（ＶＣＯＭ）との間に液晶容量ＣＬＣが形成される。また、ドレイン電極とＴＦＴＣＯＭとの間に補助容量Ｃ１が形成されている。
【００３３】
図２において、１本のゲート線ＧＬと１本のソース線ＳＬｒとの交点に接続された薄膜トランジスタＭ１ｒによって駆動される絵素は、この絵素に対応するように赤色のカラーフィルタが設けられ、ソース線ＳＬｒを介してソースドライバ３から赤色の画像データが供給されることにより、赤色の絵素として機能する。また、ゲート線ＧＬとソース線ＳＬｇとの交点に接続された薄膜トランジスタＭ１ｇによって駆動される絵素は、この絵素に対応するように緑色のカラーフィルタが設けられ、ソース線ＳＬｇを介してソースドライバ３から緑色の画像データが供給されることにより、緑色の絵素として機能する。さらに、ゲート線ＧＬｉとソース線ＳＬｂとの交点に接続された薄膜トランジスタＭ１ｂによって駆動される絵素は、この絵素に対応するように青色のカラーフィルタが設けられ、ソース線ＳＬｂを介してソースドライバ３から青色の画像データが供給されることにより、青色の絵素として機能する。
【００３４】
なお、図２の例では、光センサは、画素領域１において、１画素（３絵素）に１つの割合で設けられている。ただし、画素と光センサの配置割合は、この例のみに限定されず、任意である。例えば、１絵素につき１つの光センサが配置されていても良いし、複数画素に対して１つの光センサが配置された構成であっても良い。
【００３５】
ここで、ロウドライバ５の構成と駆動方法について、図３および図４を参照しながら説明する。図３に示すように、ロウドライバ５は、ＲＳＳＰをスタートパルス信号とし、クロック信号ＲＣＫに同期して、順次信号を生成して転送するＮ個のフリップフロップからなるシフトレジスタ５１と、ＲＷＳＰをスタートパルス信号とし、クロック信号ＲＣＫに同期して、順次信号を生成して転送するＮ個のフリップフロップからなるシフトレジスタ５２とを有している。シフトレジスタ５１は、その出力ＳＲＲＳＯｎ（ｎ＝１〜Ｎ）により、リセット信号用アナログスイッチＲＳｎ（ｎ＝１〜Ｎ）の開閉を制御する。シフトレジスタ５２は、その出力ＳＲＲＷＯｎ（ｎ＝１〜Ｎ）により、読み出し信号用アナログスイッチＲＷｎ（ｎ＝１〜Ｎ）の開閉を制御する。
【００３６】
このように、リセット信号用アナログスイッチＲＳｎと読み出し信号用アナログスイッチＲＷｎとが順次開閉制御されることにより、リセット信号ＲＳと読み出し信号ＲＷとが、画素領域１に配置されているセンサ回路８１のそれぞれの行へ、順次供給される（図４参照）。なお、図３の構成においては、リセット信号制御用のシフトレジスタ５１と読み出し信号制御用のシフトレジスタ５２とを独立に設けたことにより、それぞれのスタートパルスＲＳＳＰ，ＲＷＳＰのタイミング変更により、読み出しとリセットのタイミングを独立にコントロールすることができる。
【００３７】
次に、図５および図６を参照し、カラムドライバ４の構成と動作について説明する。
【００３８】
カラムドライバ４は、図５に示すように、Ｏ個のフリップフロップからなるシフトレジスタ４１と、保持容量４２と、出力回路４３と、アナログスイッチ４４とを有する。シフトレジスタ４１は、ＣＳＰをスタートパルスとして、クロック信号ＣＣＫに同期して、順次信号を生成して転送する。保持容量４２は、読み出し信号ＲＷによってセンサ回路出力データＳＤａｔａｏ（ｏ＝１〜Ｏ）をサンプリングして保持する。出力回路４３は、シフトレジスタ４１の出力ＳＲＯｏ（ｏ＝１〜Ｏ）によってイネーブルされ、保持容量４２のデータを出力ラインＤｓｏ（図１参照）へ出力する。アナログスイッチ４４は、読み出し信号ＲＷによって制御され、片方の端子が電源線Ｖｓｕｐへ接続されている。
【００３９】
図５の構成により、図６に示すように、読み出し信号ＲＷによって１行分一括してセンサ回路出力データＳＤａｔａｏを保持容量４２にサンプリング保持した後、順次シフトされるシフトレジスタ４１の出力ＳＲＯｏに応じて、保持データが、時分割で出力ラインＤｓｏへ出力される。また、読み出し信号ＲＷにより、センサ回路へ電源線Ｖｓｕｐを介して、センサ回路８１へ電源ＶＤＤからの定電圧が供給される。
【００４０】
次に、図７および図８を参照し、ゲートドライバ２の構成と動作について説明する。ゲートドライバ２は、Ｌ個のフリップフロップからなるシフトレジスタ２１と、出力回路２２とを有する。シフトレジスタ２１は、ＧＳＰをスタートパルスとし、クロック信号ＧＣＫに同期して、順次信号を生成転送する。出力回路２２は、シフトレジスタ２１の出力ＳＲＯｌ（ｌ＝１〜Ｌ）の出力信号を整形・増幅する。出力回路２２の出力が、行選択信号として、画素領域１のゲート線ＧＬｌ（ｌ＝１〜Ｌ）へ順次出力される。
【００４１】
さらに、図９および図１０を参照し、ソースドライバ３の構成と動作の一例について説明する。ソースドライバ３は、シリアル／パラレル変換回路３１と、Ｄ／Ａ変換回路３２と、増幅器３３とを有している。シリアル／パラレル変換回路３１は、外部から入力される同期信号（Ｖｓｙｎｃ，Ｈｓｙｎｃ，ＣＫ等）に同期して、同じく外部からデジタル入力されるシリアル映像信号をパラレルデータに変換する。Ｄ／Ａ変換回路３２は、デジタル映像信号をアナログ映像信号に変換する。増幅器３３は、ＳＳＷに同期し、Ｄ／Ａ変換回路３２の出力を増幅してソース線ＳＬｍ（ｍ＝１〜Ｍ）へ出力する。
【００４２】
ここで、図１１を参照し、画素領域１の画素の表示動作と、光センサの動作とのタイミングについて説明する。図１１に示すように、本実施形態では、水平走査期間の帰線期間に読み出し信号ＲＷをＯＮにして、センサ回路出力データＤｓｏを読み出している。
【００４３】
以上のように、本実施形態にかかる表示装置は、通常の動作時には、上述の動作により光センサからセンサ回路出力データＤｓｏを読み出すが、センサ駆動休止時には、センサイネーブル信号をローレベルにすることにより、ロウドライバ５とカラムドライバ４へ供給される読み出し信号ＲＷとリセット信号ＲＳの両方がローレベルに維持される。これにより、センサ駆動休止時には、光センサのリセット−センシング−読み出しのセンシングシーケンスは実行されない。
【００４４】
そして、本実施形態にかかる表示装置は、図１２に示すように、センサデータが必要な期間（図１２に示す「データ必要期間」）に先立って、「センサ立ち上げ期間」を有することを特徴とする。なお、データ必要期間とは、本実施形態にかかる表示装置において、光センサ出力を利用する動作モードまたはアプリケーションにおいて、センサ回路出力データが有意なデータとして利用される期間である。センサ立ち上げ期間は、データ不要期間からデータ必要期間へ切り替わる際に、データ必要期間の直前に設けられる。センサ立ち上げ期間とは、センサ必要期間に先立って、センサ必要期間の開始時点直後から有効なセンサ回路出力データが得られるように、センサ必要期間に先立って光センサの駆動を開始する期間である。センサ立ち上げ期間は、データ必要期間の最初の読み出しタイミングから、少なくとも通常時のセンシングに必要な期間の長さだけさかのぼった時点から開始する。すなわち、図１２に示す例では、データ必要期間の開始時点ｔ１の前に、開始時点ｔ０からセンサ立ち上げ期間が設けられている。センサ立ち上げ期間の開始時点ｔ０は、読み出し信号ＲＷ１で読み出されるフォトダイオードＤ１に対するリセット信号ＲＳ１が立ち上がる時点である。この開始時点ｔ０に、センサイネーブル信号がＯＮになることにより、センサ立ち上げ期間が開始され、リセット信号ＲＳ１がセンサ回路へ入力されてフォトダイオードＤ１がリセットされる。これにより、データ必要期間の最初の読み出し信号ＲＷ１によって読み出されるセンサ回路出力データＤｓｏは有効なデータであるので、データ必要期間の最初からセンサ回路出力データを利用することができる。なお、センサ立ち上げ期間の開始時点は、ｔ０よりも前であっても良い。
【００４５】
なお、図１２の例では、センサ立ち上げ期間中も読み出し信号ＲＷ２，ＲＷ３がＯＮになることにより、センサ回路出力データＤｓｏが出力されるようになっているが、このセンサ立ち上げ期間中に得られるセンサ回路出力データＤｓｏは、いずれも無効なデータである。したがって、図１３（ａ）および（ｂ）にそれぞれ示すように、センサデータ有効期間においてのみセンサ回路出力データＤｓｏが出力されるようにし、センサ立ち上げ期間中はセンサ回路出力データＤｓｏが出力されないようにしても良い。
【００４６】
これを実現するためには、例えば、カラムドライバ４およびロウドライバ５の少なくともいずれか一方が動作しないようにすれば良い。このようにドライバが動作しないようにすることにより、消費電力を抑制することができるという利点もある。なお、カラムドライバ４が動作しないようにするためには、カラムスタートパルスＣＳＰまたはクロック信号ＣＣＫ（図６参照）をカラムドライバ４へ入力しないようにすれば良い。また、ロウドライバ５が動作しないようにするためには、読み出しスタートパルスＲＷＳＰまたは読み出し信号ＲＷ（図４参照）をロウドライバ５へ入力しないようにすれば良い。
【００４７】
以上のとおり、本実施形態によれば、センサデータが不要な期間からセンサデータが必要な期間への遷移過程において、フォトダイオードＤ１をリセットしてセンシングを行わせるためのセンサ立ち上げ期間を設けることにより、光センサを一時的に休止状態または間欠状態とした後で、センサイネーブル信号がＯＮになった直後のレスポンスが向上された光センサ付き表示装置を提供することができる。
【００４８】
［第２の実施形態］
以下、本発明の第２の実施形態について説明する。第１の実施形態において説明した構成と同様の機能を有する構成については、第１の実施形態と同じ参照符号を付記し、その詳細な説明を省略する。
【００４９】
図１４に示すように、第２の実施形態にかかる表示装置では、１つのセンサデータ有効期間と、その直前に設けられたセンサ立ち上げ期間とを、センシングの１単位期間とし、当該単位期間を、パネルの表示動作期間内に連続的または間欠的に設ける。例えば、図１４の例では、センサデータ有効期間（すなわち１画面分のセンサ回路出力データを得る期間）が１垂直期間であるものとし、立ち上げ期間の長さも１垂直期間に等しいものとする。この場合、センシングの１単位期間は、２垂直期間に相当する。そして、このセンシングの１単位期間を連続的に設けることにより、表示速度比において１／２の速度でセンシングを行うことができる。また、センシングの１単位期間を、その１単位期間と同じ間隔をおいて間欠的に設けることにより、表示速度比において１／４の速度でセンシングを行うことができる。さらに、センシングの１単位期間を、その３単位期間分の間隔をおいて間欠的に設けることにより、表示速度比において１／８の速度でセンシングを行うことができる。また、１つの単位期間における立ち上げ期間がその前の単位期間のセンサデータ有効期間に重なってもよい。例えば、立ち上げ期間と直前のセンサデータ有効期間とを完全に重複させることにより、表示速度比において１／１の速度でセンシングを行うことができる。
【００５０】
このように、センサ立ち上げ期間とセンサデータ有効期間とからなるセンシングの１単位期間を、連続的または間欠的に設けることにより、センシングの間引き動作が可能となる。例えば、本実施形態の表示装置をタッチパネル付き表示装置として用いる場合には、タッチペン等を用いてタッチパネル上で文字入力を行う場合は、表示速度比が高い（例えば上記の１／１）センシングを行い、指タッチでコマンド入力等を受け付ける場合は、表示速度比が比較的低い（例えば上記の１／８や１／４など）センシングを行うことが想定される。
【００５１】
また、上記のようにセンシングの間引き動作を行う場合に、本実施形態にかかる表示装置は、センサデータ有効期間の前にセンサ立ち上げ期間を有していることにより、センサデータ有効期間の開始時点の直後からセンサ回路出力データを有効データとして取り扱うことができる。
【００５２】
以上、本発明についての第１および第２の実施形態を説明したが、本発明は上述の各実施形態にのみ限定されず、発明の範囲内で種々の変更が可能である。
【００５３】
例えば、上述の実施形態では、光センサに接続された配線ＶＤＤ，ＶＳＳおよびＯＵＴが、ソース配線ＳＬと共用されている構成を例示した。この構成によれば、画素開口率が高いという利点がある。しかしながら、この構成は、光センサ用の配線がソース配線ＳＬを共用しているので、画素表示のための映像信号がソース配線ＳＬに印加されている間は、センサ回路出力データの読み出しができない。そのため、図１１に示したように、帰線期間にセンサ回路出力データの読み出し信号を印加することが必要となる。そこで、光センサ用の配線ＶＤＤ，ＶＳＳおよびＯＵＴをソース配線ＳＬとは別個に設けた構成としても良い。この構成によれば、画素開口率は低くなるが、光センサ用の配線をソース配線ＳＬとは別個に駆動することができるので、画素表示のタイミングと関係なく、センサ回路出力データの読み出しを行うことができるという利点がある。
【００５４】
また、上記の各実施形態では、蓄積用の容量としてコンデンサＣ２を備えたセンサ回路８１を例示したが、センサ回路８１内に蓄積用の容量に相当する回路素子に有していなくても、蓄積ノードに自ずと発生する寄生容量を、蓄積用の容量として用いることも可能である。したがって、コンデンサＣ２は必須ではない。
【産業上の利用可能性】
【００５５】
本発明は、アクティブマトリクス基板の画素領域内に光センサを有する表示装置として、産業上利用可能である。
【符号の説明】
【００５６】
１      画素領域
２      ゲートドライバ
２１    シフトレジスタ
２２    出力回路
３      ソースドライバ
３１    シリアル／パラレル変換回路
３２    Ｄ／Ａ変換回路
３３    増幅器
４      カラムドライバ
４１    シフトレジスタ
４２    保持容量
４３    出力回路
４４    アナログスイッチ
５      ロウドライバ
５１    シフトレジスタ
５２    シフトレジスタ
６      ＦＰＣ
１００  アクティブマトリクス基板
【図１】
2010026809.tif 000003
【図２】
2010026809.tif 000004
【図３】
2010026809.tif 000005
【図４】
2010026809.tif 000006
【図５】
2010026809.tif 000007
【図６】
2010026809.tif 000008
【図７】
2010026809.tif 000009
【図８】
2010026809.tif 000010
【図９】
2010026809.tif 000011
【図１０】
2010026809.tif 000012
【図１１】
2010026809.tif 000013
【図１２】
2010026809.tif 000014
【図１３】
2010026809.tif 000015
【図１４】
2010026809.tif 000016
【図１５】
2010026809.tif 000017
【図１６】
2010026809.tif 000018
【図１７】
2010026809.tif 000019
【国際調査報告】
2010026809.tif 000020
2010026809.tif 000021