(57)【要約】  半導体装置（ＣＭＵＴ）の製造歩留まりを向上させる。保護膜であるポリイミド膜を形成する前に、メンブレンを繰返し振動させて上部電極と下部電極との間の絶縁耐圧を評価し、メンブレンの繰返し振動により上部電極と下部電極との間に絶縁耐圧の低下が生じた不良ＣＭＵＴセルの上部電極を予め除去し、他の正常なＣＭＵＴセルとの電気的な接続を断つことにより、修復されたＣＭＵＴセルＲＣを含むブロックＲＢまたはチャネルＲＣＨにおいて、メンブレンの繰返し振動後の上部電極と下部電極との間の絶縁耐圧の低下を防ぐ。
2010082519.tif 000002
【特許請求の範囲】
【請求項１】
空洞部を介して配置された上部電極と下部電極との間に電位差を与えることで、機械的に前記上部電極が動作する素子を１つのセルとし、前記セルが第１方向および前記第１方向と直交する第２方向に沿って所定数配置されたブロックを半導体基板の主面上に有し、前記第１方向に沿って配置された前記ブロックを構成する複数のセルの前記上部電極がスポークにより電気的に接続され、前記第２方向に沿って配置された前記ブロックを構成する複数のセルの前記下部電極が電気的に接続され、前記ブロックが前記第１方向および前記第２方向に行列状に配置された半導体装置を実装し、超音波探触子を形成する超音波探触子の製造方法であって、
（ａ）前記上部電極を動作させた後に、前記上部電極と前記下部電極との間の絶縁耐圧を測定する工程と、
（ｂ）前記（ａ）工程で不良と判断された前記セルの前記上部電極を除去する工程と、
（ｃ）前記（ｂ）工程の後、前記半導体基板の主面上に保護膜を形成する工程と、
を有することを特徴とする超音波探触子の製造方法。
【請求項２】
請求項１記載の超音波探触子の製造方法において、前記空洞部は、前記下部電極と重なるように前記下部電極の上方に形成され、前記上部電極は、前記空洞部と重なるように前記空洞部の上方に形成されていることを特徴とする超音波探触子の製造方法。
【請求項３】
請求項１記載の超音波探触子の製造方法において、前記下部電極と前記空洞部との間、または前記空洞部と前記上部電極との間の少なくとも一方に絶縁膜が形成されていることを特徴とする超音波探触子の製造方法。
【請求項４】
請求項１記載の超音波探触子の製造方法において、前記（ｂ）工程では、前記不良と判断された前記セルの前記上部電極に繋がる前記スポークの全部または一部が除去されることを特徴とする超音波探触子の製造方法。
【請求項５】
請求項１記載の超音波探触子の製造方法において、前記（ａ）工程の前に、
（ｄ）前記半導体基板の主面上に前記上部電極を覆う絶縁膜を形成する工程と、
をさらに有し、
前記（ｂ）工程では、前記（ｄ）工程で形成された前記絶縁膜を除去した後に、前記不良と判断された前記セルの前記上部電極と、前記不良と判断された前記セルの前記上部電極に繋がる前記スポークの全部または一部が除去されることを特徴とする超音波探触子の製造方法。
【請求項６】
請求項１記載の超音波探触子の製造方法において、前記（ｂ）工程では、前記セルの１つが除去されることを特徴とする超音波探触子の製造方法。
【請求項７】
請求項１記載の超音波探触子の製造方法において、前記（ｂ）工程では、パルスレーザーまたはフォーカスイオンビームの何れかにより前記不良と判断された前記セルの前記上部電極が除去されることを特徴とする超音波探触子の製造方法。
【請求項８】
請求項１記載の超音波探触子の製造方法において、前記（ｂ）工程における前記不良と判断された前記セルの前記上部電極の除去は、ウエハ状態、チップ状態または超音波診断装置のプローブに実装された状態で行われることを特徴とする超音波探触子の製造方法。
【請求項９】
請求項１記載の超音波探触子の製造方法において、前記（ａ）工程では、前記下部電極に直流電圧、前記上部電極に交流電圧を印加して、前記上部電極を繰り返し振動させた後に、前記上部電極と前記下部電極との間に直流電圧を印加して、前記上部電極と前記下部電極との間の絶縁耐圧を測定することを特徴とする超音波探触子の製造方法。
【請求項１０】
請求項１記載の超音波探触子の製造方法において、前記（ｃ）工程の後に、
（ｅ）前記上部電極と前記下部電極との間に直流電圧を印加して、前記上部電極と前記下部電極との間のショートの有無を検査する工程と、
をさらに有することを特徴とする超音波探触子の製造方法。
【請求項１１】
請求項１記載の超音波探触子の製造方法において、前記保護膜は、ポリイミド膜、酸化シリコン膜、窒化シリコン膜またはパリレン膜であることを特徴とする超音波探触子の製造方法。
【請求項１２】
請求項１記載の超音波探触子の製造方法において、前記保護膜は、１層または２層からなる絶縁膜であることを特徴とする超音波探触子の製造方法。
【請求項１３】
請求項１記載の超音波探触子の製造方法において、前記ブロックを構成する複数のセルは、超音波の送信または受信の少なくとも一方を行う超音波トランスデューサのアレイを構成することを特徴とする超音波探触子の製造方法。
【請求項１４】
空洞部を介して配置された上部電極と下部電極との間に電位差を与えることで、機械的に前記上部電極が動作する素子を１つのセルとし、前記セルが第１方向および前記第１方向と直交する第２方向に沿って所定数配置されたブロックを半導体基板の主面上に有し、
前記第１方向に沿って配置された前記ブロックを構成する複数のセルの前記上部電極がスポークにより電気的に接続され、
前記第２方向に沿って配置された前記ブロックを構成する複数のセルの前記下部電極が電気的に接続され、
前記ブロックが前記第１方向および前記第２方向に行列状に配置された半導体装置を実装する超音波探触子であって、
前記下部電極との間で絶縁不良となる前記上部電極を除去し、前記上部電極が除去された前記半導体基板の主面上に形成される保護膜を備えたことを特徴とする超音波探触子。
【請求項１５】
請求項１４記載の超音波探触子において、前記上部電極と前記下部電極との間に、前記上部電極および前記下部電極と重なるように前記空洞部が配置されていることを特徴とする超音波探触子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば超音波探触子（超音波トランスデューサ）の製造方法および超音波探触子に適用して有効な技術に関するものである。
【背景技術】
【０００２】
超音波トランスデューサは、例えば人体内の腫瘍の診断装置などに用いられている。これまでは、主として圧電体の振動を利用した超音波トランスデューサが用いられてきた。しかし、近年のＭＥＭＳ（Micro Electro Mechanical System）技術の進歩に伴い、現在、上下の２層電極の間に空洞を挟み込んだ構造を有する振動部をシリコン基板上に形成した容量検出型超音波トランスデューサ（ＣＭＵＴ：Capacitive Micromachined Ultrasonic Transducer）が開発されている。【０００３】
ＣＭＵＴは、圧電体を用いた超音波トランスデューサと比較して、使用できる超音波の周波数帯域が広いまたは高分解能であるなどの利点を有している。また、ＣＭＵＴは、ＬＳＩ（Large Scale Integration）加工技術を用いて製造されるので、微細加工が可能である。このため、特に、１つの超音波素子をアレイ状に並べて、行または列をそれぞれ制御する場合あるいはその双方を制御する場合には好適である。また、通常のＬＳＩと同様、Ｓｉ（Silicon）基板上に超音波素子が形成されるので、超音波送受信用の信号処理回路を１つの半導体チップに混載できることも、ＣＭＵＴの持つ長所である。【０００４】
ＣＭＵＴに係る技術に関しては、例えば米国特許第６２７１６２０Ｂ１号明細書（特許文献１）に開示されている。【０００５】
また、特開２００６−３３３９５２号公報（特許文献２）には、ショートしたＣＭＵＴセルを検出した際、この不良ＣＭＵＴセルを含む上部電極チャネルを信号入出力線と接続せずに、正常なＣＭＵＴセル群の上部電極チャネルのみを信号入出力線と接続する方法が開示されている。【０００６】
また、特開２００６−３４３３１５号公報（特許文献３）には、隣接するＣＭＵＴセル間をつなぐ上部電極部分（スポーク）をヒューズとし、ＣＭＵＴセルがショートした際に流れる大きな電流によりヒューズを切断して、ショートしたＣＭＵＴセルへの電気的な接続を停止することにより、このショートしたＣＭＵＴセルのみを除去する方法が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第６２７１６２０Ｂ１号明細書
【特許文献２】特開２００６−３３３９５２号公報
【特許文献３】特開２００６−３４３３１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明者の検討によれば、ＣＭＵＴについては、以下に説明する種々の技術的課題が存在することが分かった。【０００９】
本発明者が検討したＣＭＵＴの基本的な構造および動作を図１４〜図１７を用いて説明する。図１４は、本発明者が検討したＣＭＵＴを構成する１つの超音波素子（以下、ＣＭＵＴセルと記す）の要部断面図、図１５は、本発明者が検討したＣＭＵＴを搭載する半導体チップの全体を示す要部平面図、図１６および図１７は、本発明者が検討したＣＭＵＴセルアレイ領域の一部を拡大して示す要部平面図である。【００１０】
図１４に示すように、半導体基板１１の表面上に形成された第１絶縁膜１２の上部にＣＭＵＴセルの下部電極Ｍ１が形成されている。下部電極Ｍ１の上部には第２絶縁膜１４を介して空洞部１５が形成されている、また、空洞部１５を囲むように第３絶縁膜１６が形成され、この第３絶縁膜１６の上部に上部電極Ｍ２が形成されている。また、上部電極Ｍ２の上部には第４絶縁膜１８、第５絶縁膜１９およびポリイミド膜２１が順次形成されている。【００１１】
また、空洞部１５および上部電極Ｍ２が形成されていない領域の第２絶縁膜１４、第３絶縁膜１６、第４絶縁膜１８、第５絶縁膜１９およびポリイミド膜２１には、下部電極Ｍ１に達するパッド開口部（図示は省略）が形成されており、このパッド開口部を介して下部電極Ｍ１へ電圧を供給することができる。また、第４絶縁膜１８、第５絶縁膜１９およびポリイミド膜２１には、上部電極Ｍ２に達するパッド開口部（図示は省略）が形成されており、このパッド開口部を介して上部電極Ｍ２へ電圧を供給することができる。ＣＭＵＴ駆動時に振動するメンブレンＭは第３絶縁膜１６と上部電極Ｍ２と、さらに上部電極Ｍ２の上方にある第４絶縁膜１８と第５絶縁膜１９とで構成される。【００１２】
次に、超音波を発信する動作および送信する動作について説明する。上部電極Ｍ２と下部電極Ｍ１との間に交流電圧および直流電圧を重畳すると、上部電極Ｍ２と下部電極Ｍ１との間に静電気力が働き、メンブレンＭが印加した交流電圧の周波数により振動して、超音波を発信する。【００１３】
逆に、超音波を受信する場合は、メンブレンＭの表面に到達した超音波の圧力により、メンブレンＭが振動する。この振動により、上部電極Ｍ２と下部電極Ｍ１との間の距離が変化するので、上部電極Ｍ２と下部電極Ｍ１との間の電気容量の変化として超音波を検出することができる。すなわち、上部電極Ｍ２と下部電極Ｍ１との間の距離が変化することによって、上部電極Ｍ２と下部電極Ｍ１との間の電気容量が変わり、電流が流れる。この電流を検知することにより超音波を検出することができる。【００１４】
図１５および図１６に示すように、ＣＭＵＴでは、所定数のＣＭＵＴセルＣを第１方向Ｘと、第１方向と直交する第２方向Ｙにアレイ状に配置してブロックＢと呼ばれる単位を構成している。さらに、所定数のブロックＢを第１方向Ｘと第２方向Ｙとにアレイ状に配置して（ＣＭＵＴセルアレイ領域ＣＡ）、１つの半導体チップ１を構成している。半導体チップ１の長手方向（第２方向Ｙ）の長さは、上部電極Ｍ２の数とブロックＢのピッチｄとで決まる。ピッチｄは、例えばＣＭＵＴセルＣの送信音の波長λの概ね半分である。【００１５】
また、十分な送信音圧を確保した上で半導体チップ１の面積を小さく抑えるために、ＣＭＵＴセルＣの平面形状は六角形であり、また、ＣＭＵＴセルＣを高密度に配置するため、ＣＭＵＴセルＣはハニカム状に配置されている。ＣＭＵＴを、例えば頚動脈や甲状腺など比較的体表に近い部位の診断に用いる場合には、例えば５〜１０ＭＨｚ程度の周波数領域が用いられる。この場合、六角形のＣＭＵＴセルＣは、その内接円の直径を、例えば５０μｍ程度とする。これを長手方向（第２方向Ｙ）に４個、短方向（第１方向Ｘ）に８個配置して１つのブロックＢを構成する(図１６では、簡略のため、１つのブロックＢ内のセル数を４個×４個として表示している)。これを第２方向Ｙに１９２個、第１方向Ｘに１６個配置して半導体チップ１を構成する。なお、ブロックＢを第１方向Ｘに１６個並べた単位を上部電極チャネル、ブロックＢを第２方向Ｙに１９２個並べた単位を下部電極チャネルと称する場合がある。上部電極チャネルには４×８×１６＝５１２個のＣＭＵＴセルＣが存在している。半導体チップ１の面積は、例えば４ｃｍ×１ｃｍである。【００１６】
ＣＭＵＴにおいては、超音波の送受信感度が大きいことが望ましい。超音波の送受信感度を大きくするには、送信の面から見ると、メンブレンＭの振動を大きくして高い送信音圧を得ることが必要となる。前述の図１４に示した上部電極Ｍ２と下部電極Ｍ１との間に印加した電圧により振動するメンブレンＭでは、印加電圧が大きくなるに従って送信音圧は高くなる。つまり、例えばメンブレンＭの形状が直径５０μｍの円に内接する六角形で、第２絶縁膜１４および第３絶縁膜１６の厚さがそれぞれ０．２μｍ、空洞部１５の厚さが０．１μｍの場合、送信音圧を高くするためには、上部電極Ｍ２と下部電極Ｍ１との間に１００Ｖ以上の高い電圧を印加することが必要となる。【００１７】
しかし、上部電極Ｍ２と下部電極Ｍ１との間に電圧を印加した場合の空洞部１５を挟む第２絶縁膜１４と第３絶縁膜１６との距離（間隔）が、上部電極Ｍ２と下部電極Ｍ１との間に電圧を印加していない場合の空洞部１５を挟む第２絶縁膜１４と第３絶縁膜１６との距離（間隔）の２／３程度になると、第２絶縁膜１４と第３絶縁膜１６とが接触して、メンブレンＭが動作することになる。この現象をコラプスと称し、本接触が起こる電圧をコラプス電圧と呼ぶ。【００１８】
本発明者の検討によると、第２絶縁膜１４と第３絶縁膜１６とを接触させた動作を行うと、一部のＣＭＵＴセルＣで第２絶縁膜１４または第３絶縁膜１６の絶縁耐圧が劣化することが明らかとなった。この絶縁耐圧の低下の原因としては、第２絶縁膜１４または第３絶縁膜１６への下部電極Ｍ１または上部電極Ｍ２からの電荷の注入、あるいは第２絶縁膜１４と第３絶縁膜１６との接触による機械的衝撃に起因した第２絶縁膜１４または第３絶縁膜１６中のミクロな構造欠陥の形成、あるいはその両者の組合せ等が考えられる。このような第２絶縁膜１４と第３絶縁膜１６との接触は、各ＣＭＵＴセルＣ間における空洞部１５の厚さのばらつきや、メンブレンＭを構成する第３絶縁膜１６と上部電極Ｍ２と、さらに上部電極Ｍ２の上方にある第４絶縁膜１８と第５絶縁膜１９、およびポリイミド膜２１の各膜厚または各内部応力などの物理量のばらつきに起因して、コラプス電圧が変動することによって生じ、他のＣＭＵＴセルＣに比べてコラプス電圧が低いＣＭＵＴセルＣにおいて生じやすい。【００１９】
第２絶縁膜１４または第３絶縁膜１６の絶縁耐圧が超音波トランスデューサの動作電圧を下回るとＣＭＵＴセルＣは絶縁破壊を生じ、絶縁破壊を生じたＣＭＵＴセルＣでは上部電極Ｍ２と下部電極Ｍ１との間がショート状態となる。例えば図１７に示したＣＭＵＴセルＣｂで破壊を生じた場合、ＣＭＵＴセルＣｂを含む上部電極チャネルＣＨＡでは、上部電極Ｍ２と下部電極Ｍ１との間に所望の電圧を印加する事が困難となり、診断画像を劣化させることになる。医療超音波診断装置用の超音波トランスデューサでは数年程度の寿命が必要であり、例えば５×１０１１回程度のメンブレンＭの繰返し動作を保証しなくてはならない。従って、絶縁破壊を生じたＣＭＵＴセルＣｂを含む上部電極チャネルＣＨＡを救済する、あるいは絶縁破壊を生じる可能性のあるＣＭＵＴセルＣｂを実使用前に検出して、これを除去することが必要である。【００２０】
前述の特許文献２に記載されたＣＭＵＴでは、不良ＣＭＵＴセルを含む上部電極チャネルを信号入出力線と接続せずに、正常なＣＭＵＴセル群の上部電極チャネルのみを信号入出力線と接続している。しかし、不良ＣＭＵＴセルを含む上部電極チャネルの動作が不可能となり、不良ＣＭＵＴセル部分では超音波の送受信が不可能となる。【００２１】
また、前述の特許文献３に記載されたＣＭＵＴでは、ＣＭＵＴセルがショートした際に流れる大きな電流によりスポークを切断して、ショートしたＣＭＵＴセルへの電気的な接続を停止することにより、このショートしたＣＭＵＴセルのみを除去している。しかし、スポークの抵抗が高くなり、インピーダンスが増大して送受信感度が低下するという懸念がある。また、ＣＭＵＴセルの絶縁破壊が生じた際、スポークだけではなくＣＭＵＴセルのメンブレンを構成する上部電極やその上部にある絶縁膜が噴出、変形し、ＣＭＵＴの音響レンズまたは音響面保護層に配置したシールド用金属層と上部電極とが接触して新たなショートパスが生じる、あるいは接着界面の剥離が発生する等の不具合も考えられる。【００２２】
本発明の目的は、半導体装置（ＣＭＵＴ）の製造歩留まりを向上させることのできる技術を提供することにある。【００２３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２４】
本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。【００２５】
この実施の形態は、空洞部を介して配置された上部電極と下部電極との間に電位差を与えることで、機械的に上部電極が動作する素子を１つのセルとし、セルが第１方向および第１方向と直交する第２方向に沿って所定数配置されたブロックを半導体基板の主面上に有しており、第１方向に沿って配置されたブロックを構成する複数のセルの上部電極が電気的に接続され、第２方向に沿って配置されたブロックを構成する複数のセルの下部電極が電気的に接続され、ブロックが第１方向および第２方向に行列状に配置された半導体装置を実装し、超音波探触子を形成する超音波探触子の製造方法であって、（ａ）上部電極を動作させた後に、上部電極と下部電極との間の絶縁耐圧を測定する工程と、（ｂ）前記（ａ）工程で不良と判断されたセルの上部電極を除去する工程と、（ｃ）前記（ｂ）工程の後、半導体基板の主面上に保護膜を形成する工程とを有するものである。
【発明の効果】
【００２６】
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。【００２７】
半導体装置（ＣＭＵＴ）の製造歩留まりを向上させることができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１によるＣＭＵＴを搭載する半導体チップの全体を示す要部平面図である。
【図２】本発明の実施の形態１によるＣＭＵＴセルアレイ領域の一部を拡大して示す要部平面図である。
【図３】本発明の実施の形態１によるブロックの一部を拡大して示す要部平面図である。
【図４】本発明の実施の形態１による図３のＡ−Ａ′線に沿った要部断面図である。
【図５】本発明の実施の形態１によるＣＭＵＴの製造工程を説明するＣＭＵＴセルの要部断面図である。
【図６】本発明の実施の形態１によるＣＭＵＴの製造工程を説明するＣＭＵＴセルの要部断面図である。
【図７】本発明の実施の形態１によるＣＭＵＴの製造工程を説明するＣＭＵＴセルの要部断面図である。
【図８】本発明の実施の形態１によるＣＭＵＴセルにおいて測定された上部電極と下部電極との間の絶縁膜の破壊特性の一例を示すグラフ図である。
【図９】容量検出型超音波トランスデューサのメンブレン繰返し振動試験後の外観検査結果を示すＣＭＵＴセルの要部平面図である。
【図１０】本発明の実施の形態１によるＣＭＵＴの製造工程を説明するＣＭＵＴセルの要部断面図である。
【図１１】本発明の実施の形態１によるＣＭＵＴの製造工程を説明するＣＭＵＴセルの要部断面図である。
【図１２】本実施の形態２によるＣＭＵＴを搭載する半導体チップの良／不良判別テストおよび救済シーケンスを説明するフロー図である。
【図１３】本発明の実施の形態２によるＣＭＵＴを適用した超音波診断装置のプローブの説明図である。
【図１４】本発明者が検討したＣＭＵＴを構成する１つのＣＭＵＴセルの要部断面図である。
【図１５】本発明者が検討したＣＭＵＴを搭載する半導体チップの全体を示す要部平面図である。
【図１６】本発明者が検討したＣＭＵＴセルアレイ領域の一部を拡大して示す要部平面図である。
【図１７】本発明者が検討したＣＭＵＴセルアレイ領域の一部を拡大して示す別の要部平面図である。
【発明を実施するための形態】
【００２９】
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００３０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００３１】
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態において、ウエハと言うときは、Ｓｉ（Silicon）単結晶ウエハを主とするが、それのみではなく、ＳＯＩ（Silicon On Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。
【００３２】
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３３】
（実施の形態１）
本実施の形態１による半導体装置を図１〜図４を用いて説明する。本実施の形態１では、本発明者によってなされた発明を、その背景となった利用分野であるＭＥＭＳ技術を用いて製造されたＣＭＵＴに適用した場合について説明する。
【００３４】
図１は、ＣＭＵＴを搭載する半導体チップの全体を示す要部平面図、図２は、ＣＭＵＴセルアレイ領域の一部を拡大して示す要部平面図、図３は、ブロックの一部を拡大して示す要部平面図、図４は、図３のＡ−Ａ′線に沿った要部断面図である。
【００３５】
図１に示すように、半導体チップ１の平面形状は、例えば長方形状に形成されている。半導体チップ１の長手方向（第２方向Ｙ）の長さは、例えば４ｃｍ程度、半導体チップ１の短手方向（第１方向Ｘ）の長さは、例えば１ｃｍ程度である。但し、半導体チップ１の平面寸法は、これに限定されるものではなく種々変更可能であり、例えば長手方向（第２方向Ｙ）の長さが８ｃｍ程度、短手方向（第１方向Ｘ）の長さが１．５ｃｍ程度等であってもよい。
【００３６】
ＣＭＵＴセルアレイ領域ＣＡには、複数の下部電極Ｍ１と、これに直交する複数の上部電極Ｍ２と、複数のＣＭＵＴセル（超音波素子、振動子、センサセル）Ｃとが配置されている。
【００３７】
複数の下部電極Ｍ１はそれぞれ半導体チップ１の長手方向（第２方向Ｙ）に沿って延在するように形成されており、半導体チップ１の短手方向（第１方向Ｘ）に例えば１６チャネル（channel：以下、ｃｈとも記す）並んで配置されている。
【００３８】
また、複数の下部電極Ｍ１はそれぞれパッドＰ１に電気的に接続されている。複数のパッドＰ１は、ＣＭＵＴセルアレイ領域ＣＡの外周であって、半導体チップ１の長手方向（第２方向Ｙ）の両端近傍に、下部電極Ｍ１に対応するように、半導体チップ１の短手方向（第１方向Ｘ）に沿って並んで配置されている。
【００３９】
複数の上部電極Ｍ２はそれぞれ半導体チップ１の短手方向（第１方向Ｘ）に沿って延在するように形成されており、半導体チップ１の長手方向（第２方向Ｙ）に例えば１９２ｃｈ並んで配置されている。
【００４０】
また、複数の上部電極Ｍ２はそれぞれパッドＰ２に電気的に接続されている。複数のパッドＰ２は、ＣＭＵＴセルアレイ領域ＣＡの外周であって、半導体チップ１の短手方向（第１方向Ｘ）の両端近傍に、上部電極Ｍ２に対応するように、半導体チップ１の長手方向（第２方向Ｙ）に沿って並んで配置されている。
【００４１】
ＣＭＵＴセルＣは、例えば静電型可変容量によって構成されており、下部電極Ｍ１と上部電極Ｍ２との交点に配置されている。すなわち、複数のＣＭＵＴセルＣが、ＣＭＵＴセルアレイ領域ＣＡ内にマトリクス（行列、アレイ）状に規則的に並んで配置されている。ＣＭＵＴセルアレイ領域ＣＡ内においては、下部電極Ｍ１と上部電極Ｍ２との交点には、例えば３２個のＣＭＵＴセルＣが並列に配置されている。この３２個のＣＭＵＴセルＣの単位をブロックＢと称す。従って、ＣＭＵＴセルアレイ領域ＣＡは、複数のＣＭＵＴセルＣが形成された領域であり、半導体チップ１は、複数のＣＭＵＴセルＣが形成されたＣＭＵＴセルアレイ領域ＣＡを主面に有する半導体装置である。
【００４２】
本発明では、ＣＭＵＴセルアレイ領域ＣＡ中の不良ＣＭＵＴセルを判別し、この不良ＣＭＵＴセルの上部電極Ｍ２を除去して残りの正常なＣＭＵＴセルと電気的に分離することでＣＭＵＴセルアレイ領域ＣＡ全体としては正常動作させる、すなわち半導体チップ１を良品化することを目的としている。図１の符号ＲＣは、不良ＣＭＵＴセルの上部電極を除去した修復されたＣＭＵＴセル、符号ＲＢは、修復されたＣＭＵＴセルを含むブロック、符号ＲＣＨは、修復されたＣＭＵＴセルを含む上部電極チャネルを示している。
【００４３】
図２は、修復されたＣＭＵＴセルＲＣを含むブロックＲＢ付近のＣＭＵＴセルアレイ領域ＣＡを拡大して示す要部平面図であり、図３は、図２の修復されたＣＭＵＴセルＲＣを含むブロックＲＢを抜き出して示す要部平面図である。不良ＣＭＵＴセルの上部電極Ｍ２が、隣接するＣＭＵＴセルＣと接続するために設けられたスポークＳＰの途中から除去され、完全になくなっている。つまり、修復されたＣＭＵＴセルＲＣでは、上部電極Ｍ２のうちメンブレンを構成する部分が完全に除去されている。
【００４４】
図４は、図３のＡ−Ａ’断面を拡大した要部断面図である。前述の図１４に示した通常のＣＭＵＴセルＣにおいて存在するメンブレンＭを構成する上部電極Ｍ２、さらにその上方にある第４絶縁膜１８および第５絶縁膜１９が除去されており、これらが除去された凹部にはポリイミド膜２１が埋め込まれている。
【００４５】
次に、本実施の形態１によるＣＭＵＴセルの製造方法を図５〜図１１を用いて工程順に説明する。図５〜図７は、ＣＭＵＴセルの要部断面図、図８は、ＣＭＵＴセルにおいて測定された上部電極と下部電極との間の絶縁膜の破壊特性の一例を示すグラフ図、図９は、不良ＣＭＵＴセルの要部平面図、図１０および図１１は不良ＣＭＵＴセルの要部断面図である。
【００４６】
まず、図５に示すように、半導体基板（この段階では半導体ウエハと称する平面略円形状の半導体薄板）１１を用意する。半導体基板１１は、例えばシリコン単結晶からなる。続いて、半導体基板１１の主面上の全面に、例えば酸化シリコン膜からなる第１絶縁膜１２を形成する。第１絶縁膜１２の厚さは、例えば０．８μｍとすることができる。
【００４７】
次に、第１絶縁膜１２上に、下部電極形成用の導体膜１３を形成する。導体膜１３は、半導体基板１１の主面上の全面に形成される。導体膜１３は、金属膜または金属的な電導を示す膜からなり、例えば下から順に形成された窒化チタン膜、アルミニウム膜および窒化チタン膜の積層膜からなる。このアルミニウム膜はアルミニウム単体膜またはアルミニウム合金膜など、アルミニウムを主成分とする導電体膜からなる。導体膜１３は、例えばスパッタリング法を用いて形成することができる。また、導体膜１３を窒化チタン膜、アルミニウム膜および窒化チタン膜の積層膜とする場合、アルミニウム膜は下部電極Ｍ１の主導体膜となるため、アルミニウム膜の厚さは窒化チタン膜の厚さよりも厚く、例えばアルミニウム膜の厚さは０．６μｍ程度、アルミニウム膜の上下の各窒化チタン膜の厚さは０．０５μｍ程度とすることができる。また、窒化チタン膜の代わりに、チタン膜および窒化チタン膜の積層膜、あるいはタングステン膜などを用いることもできる。
【００４８】
次に、導体膜１３を、例えばリソグラフィ法およびドライエッチング法を用いてパターニングする。パターニングされた導体膜１３により、下部電極Ｍ１が形成される。続いて、半導体基板１１の主面上の全面に、下部電極Ｍ１を覆うように、例えば酸化シリコン膜などの絶縁膜（図示は省略）を、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法を用いて形成する。この際、隣り合う下部電極Ｍ１のスペースが上記絶縁膜で十分に埋め込まれるような厚さで、絶縁膜を堆積させる。次に、例えばＣＭＰ（Chemical Mechanical Polishing）法またはエッチバック法により、下部電極Ｍ１の表面上の絶縁膜を除去して下部電極Ｍ１の表面を露出させるとともに、隣り合う下部電極Ｍ１の間に絶縁膜を残存させる。
【００４９】
次に、半導体基板１１の主面上の全面に（すなわち、下部電極Ｍ１および隣り合う下部電極Ｍ１の間の絶縁膜上に）、第２絶縁膜１４を形成する。第２絶縁膜１４としては、例えばプラズマＣＶＤ法により形成した酸化シリコン膜または窒化シリコン膜、あるいはその積層膜を用いる。下部電極Ｍ１としてタングステンなどの高融点金属、あるいは多結晶シリコン膜などを用いる場合は、プラズマＣＶＤ法と比べてより緻密な膜を成膜することのできるＬＰＣＶＤ法を用いてもよい。
【００５０】
次に、半導体基板１１の主面上の全面に（すなわち、第２絶縁膜１４上に）、例えばアモルファスシリコン膜からなる犠牲膜（図示は省略）を、例えばプラズマＣＶＤ法を用いて形成する。この犠牲膜を、例えばリソグラフィ法およびドライエッチング法を用いてパターニングすることにより、犠牲膜パターン（空洞部形成用の犠牲膜パターン）１５Ａを形成する。犠牲膜パターン１５Ａは、第２絶縁膜１４を介して下部電極Ｍ１の上部に形成される。犠牲膜パターン１５Ａは、空洞部１５を形成するためのパターンであり、犠牲膜パターン１５Ａの平面形状は、空洞部１５と同じ平面形状に形成される。従って、空洞部１５が形成される予定領域に、犠牲膜パターン１５Ａは形成される。
【００５１】
次に、半導体基板１１の主面上の全面に、犠牲膜パターン１５Ａの表面を覆うように第３絶縁膜１６を形成する。第３絶縁膜１６は第２絶縁膜１４と同様に、例えばプラズマＣＶＤ法により形成した酸化シリコン膜または窒化シリコン膜、あるいはその積層膜を用いることができる。
【００５２】
次に、図６に示すように、第３絶縁膜１６上に、上部電極形成用の導体膜１７を形成する。導体膜１７は、半導体基板１１の主面上の全面に形成される。導体膜１７は、金属膜または金属的な電導を示す膜からなり、例えば下から順に形成された窒化チタン膜、アルミニウム膜および窒化チタン膜の積層膜からなる。このアルミニウム膜はアルミニウム単体膜またはアルミニウム合金膜など、アルミニウムを主成分とする導電体膜からなる。導体膜１７は、例えばスパッタリング法を用いて形成することができる。また、上部電極形成用の導体膜１７の厚さは、下部電極形成用の導体膜１３の厚さよりも薄く、例えば０．４μｍ程度とすることができる。また、導体膜１７を窒化チタン膜、アルミニウム膜および窒化チタン膜の積層膜とする場合、アルミニウム膜は上部電極Ｍ２の主導体膜となるため、アルミニウム膜の厚さは窒化チタン膜の厚さよりも厚く、例えばアルミニウム膜の厚さは０．３μｍ程度、アルミニウム膜の上下の各窒化チタン膜の厚さは０．０５μｍ程度とすることができる。また、窒化チタン膜の代わりに、チタン膜および窒化チタン膜の積層膜あるいはタングステン膜などを用いることもできる。
【００５３】
次に、導体膜１７を、例えばリソグラフィ法およびドライエッチング法を用いてパターニングする。パターニングされた導体膜１７により、上部電極Ｍ２が形成される。続いて、半導体基板１１の主面上の全面に、上部電極Ｍ２を覆うように、第４絶縁膜１８を形成する。第４絶縁膜１８は、例えば窒化シリコン膜などからなり、例えばプラズマＣＶＤ法を用いて形成することができる。また、第４絶縁膜１８の厚さは、例えば０．５μｍ程度とすることができる。
【００５４】
次に、例えばリソグラフィ法およびドライエッチング法を用いて犠牲膜パターン１５Ａに到達して犠牲膜パターン１５Ａの一部を露出するような孔（開口部）２０を第３絶縁膜１６および第４絶縁膜１８に形成する。孔２０は犠牲膜パターン１５Ａに平面的に重なる位置に形成され、孔２０の底部に犠牲膜パターン１５Ａの一部が露出する。
【００５５】
次に、図７に示すように、孔２０を通じて、犠牲膜パターン１５Ａを、例えばフッ化キセノン（ＸｅＦ２）を用いたドライエッチング法などを用いて選択的にエッチングする。これにより、犠牲膜パターン１５Ａが選択的に除去され、犠牲膜パターン１５Ａが存在していた領域が空洞部１５となり、第２絶縁膜１４と第３絶縁膜１６との間に空洞部１５が形成される。フッ化キセノン（ＸｅＦ２）を用いたドライエッチング法の他に、ＣｌＦ３を用いたドライエッチング法などにより犠牲膜パターン１５Ａを除去して空洞部１５を形成することもできる。これにより、空洞部１５が、上面から見て下部電極Ｍ１と重なるように下部電極Ｍ１の上方に形成され、上部電極Ｍ２が、上面から見て空洞部１５と重なるように空洞部１５の上方に形成される。
【００５６】
次に、半導体基板１１の主面上の全面に（すなわち第４絶縁膜１８上に）、第５絶縁膜１９を形成する。これにより、第５絶縁膜１９の一部を孔２０の内部に埋め込み、孔２０を塞ぐことができる。第５絶縁膜１９は、例えば窒化シリコン膜からなり、プラズマＣＶＤ法などを用いて形成することができる。また、第５絶縁膜１９の厚さは、例えば０．８μｍ程度とすることができる。空洞部１５の上方に位置する第３絶縁膜１６、上部電極Ｍ２、第４絶縁膜１８および第５絶縁膜１９によって、ＣＭＵＴ駆動時に振動するメンブレンＭが構成される。
【００５７】
次に、ＣＭＵＴチップを繰返し動作させた後の上部電極Ｍ２と下部電極Ｍ１との間の第２絶縁膜１４および第３絶縁膜１６の絶縁破壊に起因した不良の救済を主な目的として、保護膜となるポリイミド膜を形成する前に、不良ＣＭＵＴセルの検出と、検出された不良ＣＭＵＴセルの上部電極Ｍ２の除去とを行う。以下に、不良ＣＭＵＴセルの検出方法および不良ＣＭＵＴセルの上部電極Ｍ２の除去方法について説明する。
【００５８】
まず、メンブレンＭを所定の条件により繰り返し振動させた後、上部電極Ｍ２と下部電極Ｍ１との間の第２絶縁膜１４および第３絶縁膜１６の絶縁耐圧を測定する。
【００５９】
図８は、前述の図７に示したＣＭＵＴセルＣにおいて測定された上部電極Ｍ２と下部電極Ｍ１との間の絶縁膜（第２絶縁膜１４および第３絶縁膜１６）の破壊特性の一例を示すグラフ図である。図８の縦軸は絶縁破壊の相対累積度数を示し、横軸は絶縁耐圧を示している。
【００６０】
下部電極Ｍ１に例えば１００Ｖの直流電圧、上部電極Ｍ２に例えば振幅で６０Ｖ(ピーク・ツー・ピークで１２０Ｖ)の交流電圧を印加し、メンブレンＭを１×１０１０回繰り返し振動させる。その後、下部電極Ｍ１を接地電位として上部電極Ｍ２に直流電圧を印加して、上部電極Ｍ２と下部電極Ｍ１との間の第２絶縁膜１４および第３絶縁膜１６の絶縁耐圧をブロックＢ毎に測定する(本試験をＡＣストレス試験と称す)。なお、メンブレンＭの繰返し振動を行う前に、上部電極Ｍ２と下部電極Ｍ１との間に２００Ｖで１０秒間の直流電圧を印加し、上部電極Ｍ２と下部電極Ｍ１との間の第２絶縁膜１４および第３絶縁膜１６にリークがないことを確認している。
【００６１】
図８に示すように、測定した殆どのブロックＢでは上部電極Ｍ２と下部電極Ｍ１との間の絶縁耐圧は２７０Ｖ以上であったが、１個のブロックＢで絶縁耐圧が１７０Ｖに低下していた。このような特異的な絶縁耐圧が低下するブロックＢは振動回数が増加するほど増える傾向にあったが、１×１０１０回では飽和に達しており、これ以上の回数振動を繰り返しても、不良率には大きな差は見られなかった。
【００６２】
メンブレンＭを繰返し振動させた後(ＡＣストレス試験後)、絶縁耐圧が低下したブロックＢを光学顕微鏡により観察したところ、上部電極Ｍ２と下部電極Ｍ１との間で絶縁破壊が生じてショートするとともに、図９に示すように、不良ＣＭＵＴセルＸＣのメンブレンＸＭの一部が物理的に破壊していることが確認された。
【００６３】
次に、不良ＣＭＵＴセルのメンブレンを除去することにより、不良ＣＭＵＴセルを周囲の正常なＣＭＵＴセルから電気的に分離し、絶縁破壊を生じた不良ＣＭＵＴセルを含んでいたブロックを救済する。
【００６４】
まず、図１０に示すように、例えば波長３５５ｎｍ、パルス幅３ｎｓの紫外光パルスレーザーを、絶縁破壊を生じた不良ＣＭＵＴセルに照射して、上部電極Ｍ２上に存在する第４絶縁膜１８および第５絶縁膜１９を除去する。このとき、レーザーを上部電極Ｍ２よりも一回り大きい領域に（前述の図３の点線で囲まれた領域、図１０の符号２２で示した凹部)集光して照射する。このレーザー照射による加熱時間は短時間であるが、そのパワー密度は数百ＭＷ／ｃｍ２に達し、レーザーが照射された部分は、加熱と同時に爆発的な勢いで蒸散する。加熱時間が短時間のため、レーザーが照射された部分以外には熱が伝わることがなく、蒸散は生じない。
【００６５】
次に、図１１に示すように、同じ波長の紫外光パルスレーザーを用いて、先に除去した部分とほぼ同じ領域の上部電極Ｍ２を蒸散させて除去する。このとき、不良ＣＭＵＴセルの上部電極Ｍ２に繋がるスポークの全部または一部を除去する。上部電極Ｍ２の除去が終了する直前には、レーザーは上部電極Ｍ２の下に存在する第３絶縁膜１６、空洞部１５、第２絶縁膜１４を透過するため、空洞部１５の下方の下部電極Ｍ１が若干溶融する場合があるが、レーザーが透過する面積は小さいことから、他の正常なＣＭＵＴセルへの影響は生じない。
【００６６】
その後、前述の図４に示すように、半導体基板１１の主面上の全面に、絶縁性のある保護膜であるポリイミド膜２１を塗布し、上部電極Ｍ２、第４絶縁膜１８および第５絶縁膜１９が除去された部分である凹部２２を充填する。
【００６７】
修復されたＣＭＵＴセルＲＣを含むブロックに対し、上部電極Ｍ２と下部電極Ｍ１との間に２００Ｖで１０秒間の直流電圧を印加してショートチェックを行ったところ、リークは見られなかった。その後、再び下部電極Ｍ１に例えば１００Ｖの直流電圧、上部電極Ｍ２に例えば振幅で６０Ｖ(ピーク・ツー・ピークで１２０Ｖ)の交流電圧を印加し、メンブレンＭを１×１０１０回繰返し振動させて、上部電極Ｍ２と下部電極Ｍ１との間の第２絶縁膜１４および第３絶縁膜１６の絶縁耐圧を評価したところ、２７０Ｖとなり、他のブロックＢと同等の絶縁耐圧が得られた。
【００６８】
このように、本実施の形態１によれば、保護膜であるポリイミド膜２１を形成する前に、メンブレンＭを繰返し振動させて上部電極Ｍ２と下部電極Ｍ１との間の絶縁耐圧を評価し、メンブレンＭの繰返し振動により上部電極Ｍ２と下部電極Ｍ１との間に絶縁耐圧の低下が生じた不良ＣＭＵＴセルの上部電極Ｍ２を予め除去し、他の正常なＣＭＵＴセルとの電気的な接続を断つことにより、不良ＣＭＵＴセルを含むブロックＢまたはチャネルにおいて、メンブレンＭの繰返し振動後の上部電極Ｍ２と下部電極Ｍ１との間の絶縁耐圧の低下を防ぐことができる。これにより、ＣＭＵＴの製造歩留りを向上させることができる。
【００６９】
（実施の形態２）
本実施の形態２では、メンブレンＭを繰返し振動させることによって上部電極Ｍ２と下部電極Ｍ１との間に絶縁耐圧の低下を生じた不良ＣＭＵＴセルの判別と、その不良ＣＭＵＴセルの上部電極Ｍ２の除去との一連の手順について述べる。図１２に、本実施の形態２によるＣＭＵＴを搭載する半導体チップの良／不良判別テストおよび救済シーケンスを説明するフロー図を示す。
【００７０】
まず、ＣＭＵＴセルの保護膜（例えば前述の図７に示したポリイミド膜２１）を形成する前の工程でウェハプロセスを終了する。次に、例えば２００Ｖで１０秒間の直流電圧を上部電極Ｍ２と下部電極Ｍ１との間に印加し（ＤＣストレス印加（１））、その後、上部電極Ｍ２と下部電極Ｍ１との間に、例えば２０Ｖの電圧を印加して、上部電極Ｍ２と下部電極Ｍ１との間のショートをチェックする。ショートが有った場合は、ショート箇所（不良アドレス）の外観を光学顕微鏡などを用いて観察する。その結果、ショート箇所が下部電極Ｍ１の段差部で観察された場合は、隣接する複数のブロックＢで絶縁破壊が生じているため、救済が困難であることから、ショートが確認された半導体チップを不良品と判断する。またショート箇所がメンブレンＭで観察された場合であっても、複数のＣＭＵＴセルで絶縁破壊が確認された場合は、レーザー照射による上部電極Ｍ２の除去を行うと、画像診断の際、画像の抜けを生じる可能性があるため、ショートが確認された半導体チップを不良品と判断する。ショート箇所がメンブレンＭで観察され、１個のＣＭＵＴセルで絶縁破壊が確認された場合は、上部電極Ｍ２を除去することにより、その不良ＣＭＵＴセルを含むチャネルを救済できる可能性があるため、次工程であるレーザー加工工程に進める。
【００７１】
次に、前述した実施の形態１で述べたように、絶縁破壊した不良ＣＭＵＴセルにパルスレーザーを照射し、不良ＣＭＵＴセルを構成する上部電極Ｍ２と、その上部の絶縁膜（例えば前述の図７に示した第４絶縁膜１８および第５絶縁膜１９）を除去する。
【００７２】
その後、上部電極Ｍ２と下部電極Ｍ１との間に直流電圧を印加し、ショートが有った場合は、半導体チップを修復ができなかった不良品と判断し、ショートが無かった場合は、次工程であるＡＣストレス印加工程に進める。
【００７３】
ＡＣストレス印加工程では、前述した実施の形態１で述べたように、下部電極Ｍ１に例えば１００Ｖの直流電圧、上部電極Ｍ２に例えば振幅で６０Ｖ（ピーク・ツー・ピークで１２０Ｖ)の交流電圧を印加し、メンブレンＭを例えば１×１０１０回繰り返し振動させる。この試験はチャネルあるいはブロック単位で行う。
【００７４】
ＡＣストレス印加後、再度上部電極Ｍ２と下部電極Ｍ１との間に、例えば２００Ｖで１０秒間の直流電圧を印加し（ＤＣストレス印加（２））、その後、上部電極Ｍ２と下部電極Ｍ１との間に、例えば２０Ｖの電圧を印加して、上部電極Ｍ２と下部電極Ｍ１との間のショートをチェックする。ＡＣストレス印加の際、メンブレンＭの上部電極Ｍ２と下部電極Ｍ１とが他のＣＭＵＴセルに比べて強く振動していたような場合には、ＤＣストレス印加（２）において絶縁破壊を起こすか、またはショートチェックにおいて他のＣＭＵＴセルに比べて大きなリークが測定される。
【００７５】
ＡＣストレス印加において絶縁破壊を生じた場合、またはＤＣストレス印加（２）後にショートが有った場合は、ショート箇所（不良アドレス）の外観を光学顕微鏡などを用いて観察する。その結果、ショート箇所が下部電極Ｍ１の段差部で観察された場合は、隣接する複数のブロックＢで絶縁破壊が生じているため、救済が困難であることから、ショートが確認された半導体チップを不良品と判断する。またショート箇所がメンブレンＭで観察された場合であっても、複数のＣＭＵＴセルで絶縁破壊が確認された場合は、レーザー照射による上部電極Ｍ２の除去を行うと、画像診断の際、画像の抜けを生じる可能性があるため、ショートが確認された半導体チップを不良品と判断する。ショート箇所がメンブレンＭで観察され、１個のＣＭＵＴセルで絶縁破壊が確認された場合は、上部電極Ｍ２を除去することにより、その不良ＣＭＵＴセルを含むチャネルを救済できる可能性があるため、次工程であるレーザー加工工程に進める。
【００７６】
次に、前述した実施の形態１で述べたように、絶縁破壊した不良ＣＭＵＴセルにパルスレーザーを照射し、不良ＣＭＵＴセルを構成する上部電極Ｍ２と、その上部の絶縁膜（例えば前述の図７に示した第４絶縁膜１８および第５絶縁膜１９）とを除去する。
【００７７】
その後、上部電極Ｍ２と下部電極Ｍ１との間に直流電圧を印加し、ショートが有った場合は、半導体チップを不良品と判断し、ショートが無かった場合は、半導体チップを良品と判断し、次工程である保護膜の堆積およびパターニング工程に進める。以上の工程により、レーザー照射により上部電極Ｍ２が除去されたＣＭＵＴセルは、前述の図４で示した断面形状となる。
【００７８】
このように、本実施の形態２によれば、メンブレンＭの繰り返し振動により特異的に生じる上部電極Ｍ２と下部電極Ｍ１との間の絶縁耐圧が低下した不良ＣＭＵＴセルをウエハのテスト工程で検出し、修復することができるので、ＣＭＵＴを搭載した半導体装置の製造歩留りを向上することができる。
【００７９】
次に、本実施の形態２によるテストを経たＣＭＵＴを、例えば超音波診断装置に適用した場合について説明する。
【００８０】
超音波診断装置は、音波の透過性を利用し、外から見ることのできない生体内部を、可聴音領域を越えた超音波を用いてリアルタイムで画像化して目視可能にした医療用診断装置である。この超音波診断装置のプローブ（探触子）の外観図を図１３に示す。
【００８１】
プローブ５１は超音波の送受信部である。図１３に示すように、プローブ５１を形成するプローブケース５２の先端面には前述した半導体チップ１がその主面を外部に向けた状態で取り付けられている。さらに、この半導体チップ１の主面側には、音響レンズ（音響面保護層）５３が取り付けられている。半導体チップ１はケーブル５４を介して診断装置本体システムに接続されている。音響レンズ５３と半導体チップ１との間には、電気シールド層５５が配置される。本電気シールド層５５は、金属膜を絶縁膜で挟んだ構造となっており、電極またはボンディング上の絶縁膜が破壊した際に、人体に電圧がかからないようシールドする機能を有している。
【００８２】
本発明では、メンブレンを繰返し振動させた後、メンブレンで絶縁破壊を生じたＣＭＵＴセルの上部電極を完全に除去し、除去した部分に絶縁膜を形成している。従って、メンブレンが絶縁破壊したＣＭＵＴセルにおいて、上部電極と電気シールド層５５とがショートすることはない。
【００８３】
超音波診断に際しては、プローブ５１の先端（音響レンズ５３側）を体表（体の表面）に当てた後、これを徐々に微少位置ずつずらしながら走査する。この時、体表に当てたプローブ５１から生体内に数ＭＨｚの超音波パルスを送波し、音響インピーダンスの異なる組織からの反射波を受信する。これにより、生体組織の断層像を得て、対象部位に関する情報を知ることができるようになっている。超音波を送波してから受波するまでの時間間隔によって反射体の距離情報が得られる。また、反射波のレベルまたは外形から反射体の存在または質に関する情報が得られる。
【００８４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８５】
例えば前記実施の形態１では、第５絶縁膜１９の形成後、メンブレンＭの繰返し振動試験を行い、上部電極Ｍ２と下部電極Ｍ１との間の第２絶縁膜１４または第３絶縁膜１６の絶縁耐圧が低下したＣＭＵＴセルに対し、上部電極Ｍ２、第４絶縁膜１８および第５絶縁膜１９の除去を行い、その後、ポリイミド膜２１を形成したが、ポリイミド膜２１の形成後にメンブレンＭの繰返し振動試験を行ってもよい。この際は、上部電極Ｍ２と下部電極Ｍ１との間の第２絶縁膜１４または第３絶縁膜１６の絶縁耐圧が低下したＣＭＵＴセルにおいては、まず、第５絶縁膜１９上にあるポリイミド膜をレーザー照射により除去する必要がある。さらに、除去した部分に絶縁性のある保護膜を形成する必要があるため、再度ポリイミド膜を形成することになるが、除去が行われなかったＣＭＵＴセルのメンブレンＭの振動が所望の値となるように、２層のポリイミド膜の膜厚を調整する必要がある。
【００８６】
また、前記実施の形態１では、ＣＭＵＴセルの最上層にポリイミド膜２１を形成したが、絶縁性があり、保護膜として機能する膜であればこれに限定されるものではない。ポリイミド膜２１に代わる材料としては、例えば酸化シリコン膜、窒化シリコン膜またはパリレン膜などを挙げることができる。
【００８７】
また、前記実施の形態１において示したＣＭＵＴセルの構成および材料は、その組み合わせの一つを示したものである。例えば前記実施の形態１において示したＣＭＵＴセルの形状は六角形であるが、形状はこれに限られたものではなく、例えば円形でも四角形でもよい。また、下部電極Ｍ１と空洞部１５、上部電極Ｍ２と空洞部１５の双方に絶縁膜（第２絶縁膜１４および第３絶縁膜１６）を配置したが、絶縁膜はいずれか一方のみであってもよい。
【００８８】
また、前記実施の形態１では、下部電極Ｍ１は第１方向Ｘに分割され、これと直交する第２方向Ｙに延在する、いわゆる１．５Ｄ型アレイを例に説明したが、これに限定されるものではなく、例えば下部電極Ｍ１が半導体チップ１内で分割されていない１Ｄ型のセルアレイであってもよい。この場合、下部電極Ｍ１には導電膜に代えてシリコン基板を用いてもよい。また下部電極Ｍ１がブロックＢ毎に分断され、独立に電圧印加が可能な２Ｄ型のセルアレイでもよい。また、Ｍ１、Ｍ２の層の上下を入れ替えてもよい。
【００８９】
また、前記実施の形態２では、ＣＭＵＴを搭載した半導体チップのテストおよび良品／不良品の選別の際、ショートチェックにおいて複数のＣＭＵＴセルで破壊が見られた場合は半導体チップを不良品と判別したが、診断画像に問題のないレベルであれば、複数のＣＭＵＴセルの破壊であっても半導体チップを良品とすることができる。
【００９０】
また、前記実施の形態２では、ウエハの状態でメンブレンＭの繰返し振動試験を行い、上部電極Ｍ２と下部電極Ｍ１との間の絶縁膜の絶縁耐圧をチェックし、絶縁耐圧が低下したＣＭＵＴセルの修復を行ったが、一連のテスト、修復工程はウエハをダイシングした後のチップの状態で実施してもよく、または超音波診断装置のプローブ（探触子）に実装した状態で実施してもよい。超音波診断装置のプローブ（探触子）に実装した状態で一連のテスト、修復工程を実施する場合は、音響レンズが接着された後では不良箇所の外観観察やレーザー照射による修復が困難なため、音響レンズ接着前の工程であることが望ましい。
【００９１】
また、前述の実施の形態１および２では、上部電極Ｍ２と下部電極Ｍ１との間の第２絶縁膜１４または第３絶縁膜１６の絶縁耐圧が低下したＣＭＵＴセルに対し、パルスレーザーを照射して除去を行ったが、レーザーに代えてフォーカスト・イオン・ビーム(ＦＩＢ)を用いて除去してもよい。
【００９２】
また、前記実施の形態１および２では、ＣＭＵＴを搭載した半導体チップ１を医療用の超音波診断装置のプローブに適用した場合を例示している。このため、ＣＭＵＴセルは超音波の送信および受信の両方の機能を有している。しかしながら本願発明はこれに限定されるものではなく、ＣＭＵＴセルは送信あるいは受信の一方の機能のみを有していても構わない。また、ＣＭＵＴを搭載した半導体チップ１は医療用に限定されるものではなく、非破壊検査装置や超音波顕微鏡、超音波流量計などの超音波を送信、受信、あるいは送受信する他の機器に適用してもよい。
【産業上の利用可能性】
【００９３】
本発明は、超音波探触子を用いる各種医療診断機器、機械内部の欠陥検査装置、超音波による各種イメージング機器システム（妨害物の検知等）、位置検知システム、温度分布計測システム、流量計測システム等に利用することができる。
【符号の説明】
【００９４】
１  半導体チップ
１１  半導体基板
１２  第１絶縁膜
１３  導体膜
１４  第２絶縁膜
１５  空洞部
１５Ａ  犠牲膜パターン
１６  第３絶縁膜
１７  導体膜
１８  第４絶縁膜
１９  第５絶縁膜
２０  孔（開口部）
２１  ポリイミド膜
２２  凹部
５１  プローブ
５２  プローブケース
５３  音響レンズ（音響面保護層）
５４  ケーブル
５５  電気シールド層
Ｂ  ブロック
Ｃ  ＣＭＵＴセル（超音波素子、振動子、センサセル）
ＣＡ  ＣＭＵＴセルアレイ領域
Ｃｂ  ＣＭＵＴセル
ＣＨＡ  上部電極チャネル
Ｍ  メンブレン
Ｍ１  下部電極
Ｍ２  上部電極
Ｐ１，Ｐ２  パッド
ＲＢ  修復されたＣＭＵＴセルを含むブロック
ＲＣ  修復されたＣＭＵＴセル（修復ＣＭＵＴセル）
ＲＣＨ  修復されたＣＭＵＴセルを含む上部電極チャネル
ＳＰ  スポーク
ＸＣ  不良ＣＭＵＴセル
ＸＭ  メンブレン
【図１】
2010082519.tif 000003
【図２】
2010082519.tif 000004
【図３】
2010082519.tif 000005
【図４】
2010082519.tif 000006
【図５】
2010082519.tif 000007
【図６】
2010082519.tif 000008
【図７】
2010082519.tif 000009
【図８】
2010082519.tif 000010
【図９】
2010082519.tif 000011
【図１０】
2010082519.tif 000012
【図１１】
2010082519.tif 000013
【図１２】
2010082519.tif 000014
【図１３】
2010082519.tif 000015
【図１４】
2010082519.tif 000016
【図１５】
2010082519.tif 000017
【図１６】
2010082519.tif 000018
【図１７】
2010082519.tif 000019
【国際調査報告】
2010082519.tif 000020
2010082519.tif 000021
2010082519.tif 000022
2010082519.tif 000023