(57)【要約】  ある不揮発性記憶素子で不良が発生した場合でも、不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子に対して書込み、読み出しが行えなくなることを有効に防止することができる不揮発性記憶素子およびこれを備えた半導体記憶装置を提供する。  非線形の電流−電圧特性を有する電流制御素子(112)と、印加される電圧パルスに基づいて低抵抗状態と低抵抗状態より抵抗値が高い高抵抗状態との間を可逆的に遷移する抵抗変化素子(105)と、ヒューズ(103)とを備えている。電流制御素子(112)、抵抗変化素子(105)及びヒューズ(103)は、直列接続される。ヒューズ(103)は、電流制御素子(112)が実質的に短絡状態となったときに断絶する。
2010140296.tif 000002
【特許請求の範囲】
【請求項１】
非線形の電流−電圧特性を有する電流制御素子と、印加される電圧パルスに基づいて低抵抗状態と当該低抵抗状態より抵抗値が高い高抵抗状態との間を可逆的に遷移する抵抗変化素子と、ヒューズとを備え、前記電流制御素子、前記抵抗変化素子及び前記ヒューズが直列接続され、前記ヒューズは、前記電流制御素子が実質的に短絡状態となったときに断絶するよう構成されている、不揮発性記憶素子。
【請求項２】
前記電流制御素子、前記抵抗変化素子および前記ヒューズは、互いに交差する第１の配線と第２の配線との立体交差部に互いに直列に接続されて形成されることにより、クロスポイント型の不揮発性記憶素子を構成する、請求項１に記載の不揮発性記憶素子。
【請求項３】
前記ヒューズは、前記抵抗変化素子の低抵抗状態における抵抗値より小さい抵抗値を有している、請求項１に記載の不揮発性記憶素子。
【請求項４】
前記ヒューズは、５ｋΩ以下の抵抗値を有している、請求項３に記載の不揮発性記憶素子。
【請求項５】
前記ヒューズは、ポリシリコンで構成されている、請求項１に記載の不揮発性記憶素子。
【請求項６】
基板と、
前記基板上に互いに平行に配設された複数の第１の配線と、前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の配線に立体交差するように形成された複数の第２の配線と、前記複数の第１の配線と前記複数の第２の配線との立体交差部のそれぞれに対応して前記第１の配線と前記第２の配線とを接続するように設けられた複数の、請求項１に記載された不揮発性記憶素子を有する不揮発性記憶素子アレイと、
を備えた、半導体記憶装置。
【請求項７】
前記抵抗変化素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とに挟まれた抵抗変化層とを備え、
前記電流制御素子は、第３の電極と、第４の電極と、前記第３の電極と前記第４の電極とに挟まれた絶縁体層または半導体層とを備え、
前記不揮発性記憶素子は、前記第１の配線と前記抵抗変化素子の前記第１の電極との間、前記抵抗変化素子の前記第２の電極と前記電流制御素子の前記第３の電極との間、および前記電流制御素子の前記第４の電極と前記第２の配線との間の少なくともいずれか１つに、互いを導通するコンタクトプラグを備えており、
前記ヒューズは、前記コンタクトプラグのうち、いずれか１つのコンタクトプラグとして構成されている、請求項６に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶素子およびこれを備えた半導体記憶装置に関し、特に、電圧パルスの印加により低抵抗状態と当該低抵抗状態より抵抗値が高い高抵抗状態との間を可逆的に遷移する抵抗変化素子を有する不揮発性記憶素子および半導体記憶装置に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化素子を用いた抵抗変化型の半導体記憶装置（ＲｅＲＡＭ）の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。抵抗変化素子は電気的刺激によって生じる熱によって結晶状態が変わることを原因として抵抗値が変化する相変化型素子（ＰＣＲＡＭ）と異なり、電気的刺激が直接的に、すなわち電子の授受を介して抵抗変化材料の酸化還元状態を変化させることによって、素子の抵抗値を変化させる。【０００３】
この抵抗変化素子を搭載した大容量の半導体記憶装置の一例として、クロスポイント型の半導体記憶装置が知られている。このようなクロスポイント型のＲｅＲＡＭの場合には、ワード線とビット線とが立体交差した交差部に形成される抵抗変化素子の抵抗値を読み取るときに、他の行や他の列の記憶素子の影響を避けるために抵抗変化素子に対して直列に、電流制御素子であるダイオードを挿入して不揮発性記憶素子（メモリセルとも呼ぶ）とすることが行われている（例えば、特許文献１参照）。【０００４】
図１３は、従来の抵抗変化素子と電流制御素子で構成されるメモリセルを搭載した半導体記憶装置を示す図である。この図は、ビット線２１０とワード線２２０と、これらの各交点に形成されるメモリセル２８０とを有するクロスポイントメモリセルアレイにおいて、電気的ストレスによる電気抵抗の変化により情報を記憶する抵抗変化素子２６０と双方向に電流を流せる非線形の電流−電圧特性を有する２端子の電流制御素子２７０とを直列接続することによりメモリセル２８０を形成している。上部配線となるビット線２１０は電流制御素子２７０と電気的に接続されており、下部配線となるワード線２２０は、抵抗変化素子２６０と電気的に接続されている。この電流制御素子２７０には、メモリセル２８０の書き換え時に双方向に電流が流れるため、例えば、双方向（正電圧側と負電圧側の両方）に対称で非線形な電流−電圧特性を有する電流制御素子（バリスタなど）を用いることにより、大容量化を実現できるとしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２０３０９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載されたような電流制御素子を用いたクロスポイントメモリセルアレイでは、不揮発性記憶素子（メモリセル）に印加する電圧パルスによって抵抗変化素子及び電流制御素子に大きな電流が流れるため、不揮発性記憶素子が電気的に破壊されて実質的に短絡状態となることにより、不揮発性記憶素子の不良が発生する場合がある。ある不揮発性記憶素子で不良が発生した場合、不揮発性記憶素子が実質的に短絡状態（非常に低い抵抗値となる状態）となり、不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子へアクセスする際の電流が全て実質的に短絡状態である不良の不揮発性記憶素子に流れることとなり、不良の不揮発性記憶素子と同じ行または同じ列の他の全ての不揮発性記憶素子に対して書込み、読み出しが行えなくなるという問題があった。【０００７】
本発明は、上記の課題を解決するためになされたもので、ある不揮発性記憶素子で不良が発生した場合でも、不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子に対して書込み、読み出しが行えなくなることを有効に防止することができる不揮発性記憶素子およびこれを備えた半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明にかかる不揮発性記憶素子は、非線形の電流−電圧特性を有する電流制御素子と、印加される電圧パルスに基づいて低抵抗状態と当該低抵抗状態より抵抗値が高い高抵抗状態との間を可逆的に遷移する抵抗変化素子と、ヒューズとを備え、前記電流制御素子、前記抵抗変化素子及び前記ヒューズが直列接続され、前記ヒューズは、前記電流制御素子または抵抗変化素子が実施的に短絡状態となったときに断絶するよう構成されている。【０００９】
このような構造によれば、ある不揮発性記憶素子を構成する抵抗変化素子または電流制御素子に不良が発生して、不揮発性記憶素子が実質的に短絡状態になると、抵抗変化素子に流れる電流が増大し、抵抗変化素子が低抵抗状態より低い抵抗状態となる。これにより、その不揮発性記憶素子に印加される電圧のほとんどはヒューズに印加される。不揮発性記憶素子に印加される電圧がヒューズに印加されることにより、ヒューズに大きな電流が流れ、ヒューズが断絶する。このため、不良の不揮発性記憶素子は抵抗変化素子の高抵抗状態以上の抵抗値を有する状態となる。これにより、不良の不揮発性記憶素子と同じ行または同じ列に電流を流した際には、当該不良の不揮発性記憶素子に電流が流れるのが防止され、しかも不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子には隣接する行および列を介して電流が回り込むため、当該他の不揮発性記憶素子にアクセスして通常動作させることができる。したがって、ある不揮発性記憶素子で不良が発生した場合でも、不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子に対して書込み、読み出しが行えなくなることを有効に防止することができる。【００１０】
前記電流制御素子、前記抵抗変化素子および前記ヒューズは、互いに交差する第１の配線と第２の配線との立体交差部に形成されることにより、クロスポイント型の不揮発性記憶素子を構成してもよい。【００１１】
このような不揮発性記憶素子により不揮発性記憶素子アレイを構成することにより、クロスポイント型の不揮発性記憶素子毎にヒューズが設けられるため、不良の不揮発性記憶素子が発生した場合に、当該不良の不揮発性記憶素子に接続されるヒューズが断絶して当該不良の不揮発性記憶素子に大電流が流れるのが防止され、しかも不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子には隣接する行および列を介して電流が回り込むため、当該他の不揮発性記憶素子にはアクセスして通常動作させることができる。【００１２】
前記ヒューズは、断絶する前は前記不揮発性記憶素子の低抵抗状態における抵抗値より小さい抵抗値を有していてもよい。【００１３】
抵抗変化素子および電流制御素子に上記の抵抗値を有する抵抗（ヒューズ）を直列接続することにより、抵抗変化素子が低抵抗化するときに流れる電流を制限することができ、抵抗変化素子の絶縁破壊を有効に防止することができる。したがって、上記構成によれば、ヒューズは、抵抗変化素子が低抵抗状態である時に電流制御を行うための直列抵抗として機能するため、別途直列抵抗を設ける必要がなくなり、製造コストを増加させることなく不揮発性記憶素子の正常動作を安定的に達成することができる。【００１４】
前記ヒューズは、５ｋΩ以下の抵抗値を有していることが好ましい。【００１５】
前記ヒューズは、ポリシリコンから構成されていてもよい。【００１６】
これにより、安価かつ容易にヒューズを形成することができる。また、ポリシリコンにドープする不純物の量を変化させて、ヒューズの抵抗値を容易に変化させることができるため、仕様等に応じて最適なヒューズを形成することができる。なお、ポリシリコンは、シリサイド化してもよい。【００１７】
また、本発明に係る半導体記憶装置は、基板と、前記基板上に互いに平行に配設された複数の第１の配線と、前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の配線に立体交差するように形成された複数の第２の配線と、前記複数の第１の配線と前記複数の第２の配線との立体交差部のそれぞれに対応して前記第１の配線と前記第２の配線とを接続するように設けられた複数の、請求項１に記載された不揮発性記憶素子を有する不揮発性記憶素子アレイと、を備えている。【００１８】
このような構造によれば、ある不揮発性記憶素子に不良が発生して、不揮発性記憶素子が実質的に短絡状態になると、抵抗変化素子に流れる電流が増大し、抵抗変化素子が低抵抗状態より低い抵抗状態となる。これにより、その不揮発性記憶素子に印加される電圧のほとんどはヒューズに印加される。不揮発性記憶素子に印加される電圧がヒューズに印加されることにより、ヒューズに大きな電流が流れ、ヒューズが断絶する。このため、不良の不揮発性記憶素子は抵抗変化素子の高抵抗状態以上の抵抗値を有する状態となる。これにより、不良の不揮発性記憶素子と同じ行または同じ列に電流を流した際には、当該不良の不揮発性記憶素子に電流が流れるのが防止され、しかも不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子には隣接する行および列を介して電流が回り込むため、当該他の不揮発性記憶素子にアクセスして通常動作させることができる。したがって、電圧パルスの印加により低抵抗状態と低抵抗状態より抵抗値が高い高抵抗状態との間を可逆的に遷移する抵抗変化素子を有する不揮発性記憶素子において、ある不揮発性記憶素子で不良が発生した場合でも、不良の不揮発性記憶素子と同じ行および同じ列の他の不揮発性記憶素子に対して書込み、読み出しが行えなくなることを有効に防止することができる。【００１９】
前記抵抗変化素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とに挟まれた抵抗変化層とを備え、前記電流制御素子は、第３の電極と、第４の電極と、前記第３の電極と前記第４の電極とに挟まれた絶縁体層または半導体層とを備え、前記不揮発性記憶素子は、前記第１の配線と前記抵抗変化素子の前記第１の電極との間、前記抵抗変化素子の前記第２の電極と前記電流制御素子の前記第３の電極との間、および前記電流制御素子の前記第４の電極と前記第２の配線との間の少なくともいずれか１つに、互いを導通するコンタクトプラグを備えており、前記ヒューズは、前記コンタクトプラグのうち、いずれか１つのコンタクトプラグとして構成されていてもよい。【００２０】
このような構成によれば、別途ヒューズ層を設ける必要がないので半導体記憶装置の製造プロセスの増加を抑えることができる。【００２１】
なお、本特許請求の範囲および明細書にいう「ヒューズ」とは、所定電流値以上の電流が流れることによって溶断するものをいう。【００２２】
また、本特許請求の範囲および明細書にいう「不揮発性記憶素子が実質的に短絡状態となったとき」とは、不揮発性記憶素子が電気的破壊により正常時における低抵抗状態の抵抗値より低い抵抗値を有する状態となったときを意味する。【００２３】
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
【発明の効果】
【００２４】
本発明の不揮発性記憶素子および半導体記憶装置によれば、電流制御素子、抵抗変化素子、およびヒューズが直列接続されるため、不良の不揮発性記憶素子が発生しても、不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子に対して書込み、読み出しが行えなくなることを有効に防止することができる。
【図面の簡単な説明】
【００２５】
【図１】図１は本発明の第１の実施の形態における半導体記憶装置を示す概略回路図である。
【図２】図２は図１に示す半導体記憶装置を示す概略上面図である。
【図３】図３は図１に示す半導体記憶装置を示す概略断面図である。
【図４】図４は本実施の形態の電流制御素子における抵抗変化による特性を示す図である。
【図５】図５は本実施の形態の不揮発性記憶素子における不良時の電流−電圧特性およびヒューズにおける負荷特性を示す図である。
【図６】図６は図１に示す半導体記憶装置の製造方法を示す概略工程図である。
【図７】図７は図１に示す半導体記憶装置の製造方法を示す概略工程図である。
【図８】図８は図１に示す半導体記憶装置の製造方法を示す概略工程図である。
【図９】図９は図１に示す半導体記憶装置の製造方法を示す概略工程図である。
【図１０】図１０は図１に示す半導体記憶装置の製造方法を示す概略工程図である。
【図１１】図１１は本発明の第２の実施の形態における半導体記憶装置を示す概略断面図である。
【図１２】図１２は図１１に示す半導体記憶装置の製造方法を示す概略工程図である。
【図１３】図１３は従来の半導体記憶装置を示す概略回路図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態を、図面を参照して詳しく説明する。なお、全ての図を通じて同一または相当する要素には同一の符号を付しその説明は省略する場合がある。
【００２７】
（第１の実施の形態）
[概略構成]
図１は、本発明の第１の実施の形態における不揮発性半導体記憶装置１０を示す概略回路図である。図２は、図１に示す不揮発性半導体記憶装置１０の平面視における構成を示す概略平面図である。さらに、図３は、図１に示す不揮発性半導体記憶装置１０の断面視における構成を示す図であって、図２に示すＩＩＩ−ＩＩＩ線に沿って切断したときの断面を示す概略断面図である。
【００２８】
図１に示すように、本実施形態の半導体記憶装置１０は、電流制御素子１１２、抵抗変化素子１０５およびヒューズ１０３が直列に接続された不揮発性記憶素子（不揮発性記憶素子）１１を有している。より詳しくは、ヒューズ１０３の一端は、第１の配線（ワード線）１０１に接続され、電流制御素子１１２の一端は、第２の配線（ビット線）１１９に接続されている。なお、本実施の形態においては、第１の配線１０１と第２の配線１１９との間に、電流制御素子１１２、抵抗変化素子１０５およびヒューズ１０３の順で直列接続されているが、電流制御素子１１２、抵抗変化素子１０５およびヒューズ１０３の位置を入れ換えても、同様の効果を得ることができる。
【００２９】
さらに、図２、図３に示すように、本実施形態の半導体記憶装置１０は、基板１００と、基板１００の主面上に互いに平行にかつ第１の方向（図２および図３において左右方向）に延びるように配設された複数の第１の配線１０１と、該複数の第１の配線１０１の上方に基板１００の主面に平行な面内において互いに平行にかつ該複数の第１の配線（ワード線）１０１と立体交差するような第２の方向（図３において紙面に垂直な方向、図１において上下方向）に延びるように配設された複数の第２の配線（ビット線）１１９と、第１の配線１０１と第２の配線１１９との立体交差部のそれぞれに対応して第１の配線１０１と第２の配線１１９とを接続するように設けられた複数の不揮発性記憶素子１１を有する不揮発性記憶素子アレイと、を備えている。
【００３０】
不揮発性記憶素子１１は、ヒューズ１０３と、抵抗変化素子１０５と、電流制御素子１１２と、抵抗変化素子１０５および電流制御素子１１２を接続する第２のコンタクトプラグ１１０と、を備えている。
【００３１】
抵抗変化素子１０５は、下部電極（第１の電極）１０６と、上部電極（第２の電極）１０８と、下部電極１０６と上部電極１０８との間に介挿された抵抗変化層１０７とを備えている。下部電極１０６と抵抗変化層１０７とは物理的に接触しており、上部電極１０８と抵抗変化層１０７とは物理的に接触している。
【００３２】
電流制御素子１１２は、下部電極（第３の電極）１１３と、上部電極（第４の電極）１１５と、下部電極１１３と上部電極１１５との間に介挿された絶縁体層または半導体層１１４とを備えている。下部電極１１３と絶縁体層または半導体層１１４とは物理的に接触しており、上部電極１１５と絶縁体層または半導体層１１４とは物理的に接触している。
【００３３】
基板１００の上には、第１の配線１０１を覆うように第１の層間絶縁層１０２が形成されている。第１の層間絶縁層１０２の上には、基板１００の主面側（図３の上方向）から見て第１の配線１０１の上に等間隔で並ぶように、複数の抵抗変化素子１０５が形成されている。第１の配線１０１とその上方にある抵抗変化素子１０５の下部電極１０６とは、第１の層間絶縁層１０２を貫通するように形成された第１のコンタクトプラグとして機能するヒューズ１０３によって接続されている。
【００３４】
第１の層間絶縁層１０２の上には、抵抗変化素子１０５を覆うように第２の層間絶縁層１０９が形成されている。第２の層間絶縁層１０９の上には、基板１００の主面側から見て抵抗変化素子１０５と重なる位置に、複数の電流制御素子１１２が形成されている。抵抗変化素子１０５の上部電極１０８と電流制御素子１１２の下部電極１１３とは、第２のコンタクトプラグ１１０によって抵抗変化素子１０５の抵抗変化層１０７および電流制御素子１１２の半導体層１１４のいずれにも直接的に接触することなく接続されている。
【００３５】
第２の層間絶縁層１０９の上には、電流制御素子１１２を覆うように第３の層間絶縁層１１６が形成されている。第３の層間絶縁層１１６の上には、基板１００の主面側から見て第１の配線１０１と直交しかつ抵抗変化素子１０５および電流制御素子１１２と重なるように、第２の配線１１９が形成されている。第２の配線１１９とその下方にある電流制御素子１１２の上部電極１１５とは、第３の層間絶縁層１１６を貫通するように形成された第３のコンタクトプラグ１１７によって接続されている。
【００３６】
上記の通り、不揮発性記憶素子１１は、第１の配線１０１と抵抗変化素子１０５の下部電極１０６との間に設けられ、互いを導通する第１のコンタクトプラグとして機能するヒューズ１０３と、抵抗変化素子１０５の上部電極１０８と電流制御素子１１２の下部電極１１３との間に設けられ、互いを導通する第２のコンタクトプラグ１１０と、電流制御素子１１２の上部電極１１５と第２の配線１１９との間に設けられ、互いを導通する第３のコンタクトプラグ１１７とを備えている。なお、本実施の形態においては、第１のコンタクトプラグとしてヒューズ１０３が配設された構成を例示しているが、ヒューズ１０３は、第２または第３のコンタクトプラグとして構成されてもよく、これらによっても同様の効果を得ることができる。
【００３７】
また、第３の層間絶縁層１１６の上には、厚み方向から見て不揮発性記憶素子１１が並ぶ領域の外に、第２の配線１１９と平行に、第２の方向に延びた引き出し配線１２０が形成されている。第１の配線１０１と引き出し配線１２０とは、それぞれ第１の層間絶縁層１０２、第２の層間絶縁層１０９および第３の層間絶縁層１１６を貫通するように形成された第４のコンタクトプラグ１１８によって接続されている。
【００３８】
第１の配線１０１、第２の配線１１９および引き出し配線１２０は、例えばアルミなどの導電性材料によって構成される。第１の層間絶縁層１０２、第２の層間絶縁層１０９および第３の層間絶縁層１１６は、例えば酸化シリコンなどの絶縁材量によって構成される。ヒューズ１０３として機能する第１のコンタクトプラグを除く第２のコンタクトプラグ１１０、第３のコンタクトプラグ１１７および第４のコンタクトプラグ１１８は、例えばタングステンなどの導電性材料によって構成される。
【００３９】
ヒューズ１０３は、電流制御素子１１２が実質的に短絡状態となったときに断絶するように構成されている。より具体的には、ヒューズ１０３は、不揮発性記憶素子１１の動作電流で溶断されず、所定の電流値以上の電流が流れることによって溶断されるように設計されている。
【００４０】
かかる構成により、半導体記憶装置１０を基板１００の主面側から見て、互いに交差する第１の配線１０１と第２の配線１１９との立体交差部のそれぞれに不揮発性記憶素子１１が設けられている、クロスポイント型の不揮発性記憶素子アレイを備えた半導体記憶装置１０が実現される。
【００４１】
[抵抗変化素子の構成]
本実施形態における抵抗変化素子１０５の抵抗変化層１０７は、酸素不足型の遷移金属酸化物（化学量論的な酸化物と比較して酸素の含有量［原子比：総原子数に占める酸素原子数の割合］が少ない遷移金属酸化物）を含む。好ましくは、抵抗変化層１０７は、タンタルの酸素不足型酸化物（ＴａＯｘ：０＜ｘ＜２．５）またはハフニウムの酸素不足型酸化物（ＨｆＯｘ：０＜ｘ＜２）で構成される遷移金属酸化物を含む。より好ましくは、抵抗変化層１０７は、タンタルの酸素不足型酸化物またはハフニウムの酸素不足型酸化物のみで構成される。これらの抵抗変化層は、可逆的に安定した抵抗値の切り換え特性を示す。
【００４２】
酸素不足型の遷移金属酸化物を用いた抵抗変化素子は、１００ｎｓ以下という短いパルス幅の電圧パルスを印加することにより、抵抗値が可逆的に変化する。
【００４３】
本実施形態の抵抗変化素子１０５において、下部電極１０６を構成する材料（第１の材料）の標準電極電位をＶ１、上部電極１０８を構成する材料（第２の材料）の標準電極電位をＶ２、抵抗変化層１０７に含まれる酸素不足型の遷移金属酸化物において、当該遷移金属自体（当該遷移金属の酸化数がゼロの場合）の標準電極電位をＶｔとすると、Ｖｔ＜Ｖ２およびＶ１＜Ｖ２の関係を満たす。
【００４４】
Ｖｔ＜Ｖ２を満たすことにより、上部電極１０８の材料が抵抗変化層１０７の材料よりも酸化されにくくなる。その結果、上部電極１０８と抵抗変化層１０７との界面において電子の授受が発生する際、上部電極１０８の材料は酸化還元されず、抵抗変化層１０７の材料が酸化還元される。これにより、上部電極１０８との界面近傍の抵抗変化層１０７の酸化状態が変化し、抵抗変化現象が発現する。
【００４５】
Ｖ１＜Ｖ２の関係を満たすことにより、電極界面における酸化−還元反応が、上部電極１０８側で優先的に発現する。すなわち、抵抗変化現象が発現する界面を上部電極側に固定できる。
【００４６】
本実施の形態においては、極性の異なる電圧パルスで抵抗変化素子１０５の抵抗値を切り換える。高抵抗化時（リセット動作時）には、下部電極１０６を基準として上部電極１０８側に正の電圧（正極性の電気的信号）が印加され、電流は上部電極１０８から下部電極１０６へと流れる。これにより、上部電極側では抵抗変化層１０７から電極へと電子が奪われることにより、抵抗変化層１０７の材料が酸化され、その抵抗値が上昇する。
【００４７】
低抵抗化時（セット動作時）には、下部電極１０６を基準として上部電極１０８側に負の電圧（負極性の電気的信号）が印加され、電流は下部電極１０６から上部電極１０８へと流れる。これにより、上部電極側では電極から抵抗変化層１０７へと電子が付与されることにより、抵抗変化層１０７の材料が還元され、その抵抗値が低下する。
【００４８】
下部電極１０６には例えばタンタル窒化物（ＴａＮ）、上部電極１０８には例えば白金（Ｐｔ）を用いることができる。下部電極の標準電極電位をＶ１とすると、Ｖ１＝０．４８Ｖ（タンタル窒化物の標準電極電位）である。上部電極の標準電極電位をＶ２とすると、Ｖ２＝１．１８Ｖ（白金の標準電極電位）である。
【００４９】
抵抗変化層１０７がタンタル酸化物の場合には、Ｖｔ＝−０．６Ｖ（タンタルの標準電極電位）である。よって、Ｖｔ＜Ｖ２および、Ｖ１＜Ｖ２の関係を満たす。
【００５０】
抵抗変化層１０７がハフニウム酸化物の場合には、Ｖｔ＝−１．５５Ｖ（ハフニウムの標準電極電位）である。この場合もＶｔ＜Ｖ２、Ｖ１＜Ｖ２の関係を満たす。
【００５１】
抵抗変化層１０７の厚みは、例えば５０ｎｍとすることができる。
【００５２】
［電流制御素子の構成］
本実施の形態においては、前述のように、極性の異なる電圧パルスで抵抗変化素子１０５の抵抗値を切り換える。したがって、不揮発性記憶素子１１にはいずれの方向にも電流が流れる必要があり、双方向の電流制御素子１１２が適用される。電流制御素子１１２は、非線形の電流−電圧特性を有する素子であり、印加電圧の絶対値が臨界電圧未満では抵抗値が大きく（オフ状態）、印加電圧の絶対値が臨界電圧以上では抵抗値が極端に小さくなる（オン状態）素子である。
【００５３】
本実施の形態における電流制御素子１１２は、例えば、タングステンで構成される下部電極１１３と、シリコン窒化膜で構成される半導体層１１４と、タンタル窒化物で構成される上部電極１１５とを備えたＭＳＭダイオードとして構成される。半導体層１１４の厚みは例えば３〜２０ｎｍとすることができる。シリコン窒化膜は半導体特性を有するように容易に形成することができ、ＭＳＭダイオードとして構成される電流制御素子１１２を簡単な製造プロセスにより作製することができる。例えば、窒素不足型のシリコン窒化膜（ＳｉＮＸ：０＜ｘ＜２）は、例えばＳｉターゲットを用いた窒素ガス雰囲気中でのリアクティブスパッタリングにより形成することができる。このとき、室温条件で、チャンバーの圧力を０．１Ｐａ〜１Ｐａとし、Ａｒ／Ｎ２流量を１８ｓｃｃｍ／２ｓｃｃｍとして作製すればよい。このようなＳｉＮＸ膜を、例えば１６ｎｍの厚みで作製した場合、１．６Ｖの電圧印加で２．５×１０３Ａ／ｃｍ２の電流密度が得られ、０．４Ｖの電圧印加では５×１０Ａ／ｃｍ２の電流密度が得られる。したがって、これらの電圧を基準として用いる場合には、オン／オフ比は５０となり、非オーミック性を有する電流制御素子１１２として十分使用可能である。なお、電流制御素子１１２は、下部電極１１３と上部電極１１５の間に絶縁体層１１４を備えたＭＩＭダイオードであってもよい。その場合、絶縁体層１１４の材料としてはＳｉＯ２やＳｉ３Ｏ４、或いはＴａ２Ｏ５等を用いる事ができる。オン状態において、より大きな電流を流したい場合、ＭＳＭダイオードの方が有利である。
【００５４】
［正常時における不揮発性記憶素子の動作］
以下では、抵抗変化層１０７としてタンタルの酸素不足型酸化物（膜厚：約３０ｎｍ）を用いた抵抗変化素子１０５と半導体層１１４として窒素不足型窒化シリコンを用いた電流制御素子１１２を直列接続したときの特性について説明する。図４は本実施の形態の電流制御素子における抵抗変化による特性を示す図であって、図４（ａ）は電圧パルスを印加した場合における抵抗値の変化を示したグラフ、図４（ｂ）は抵抗変化の電流−電圧特性の一例を示したグラフである。
【００５５】
図４（ａ）の例においては、下部電極１０６と上部電極１１５の間に、下部電極１０６を基準として上部電極１１５に、電圧値が＋５．０Ｖでパルス幅が１００ｎｓｅｃの電圧パルスと、電圧値が―４．０Ｖでパルス幅が１００ｎｓｅｃの電圧パルスとが交互に印加されている。このときの抵抗変化素子１０５を含む不揮発性記憶素子１１の抵抗値は、図４（ａ）に示すように、電圧値が＋５．０Ｖである電圧パルスを印加すると抵抗値は１Ｅ６（１Ｍ）Ω程度（高抵抗状態）となる。逆に、電圧値が−４．０Ｖの電圧パルスを印加すると抵抗値は８０ｋΩ程度（低抵抗状態）となる。このときの動作電流は、±２００μA程度である。なお、これらの抵抗値の読み出しに用いた電圧は２Vである。このように、抵抗変化素子１０５の高抵抗状態と低抵抗状態との間で、不揮発性記憶素子１１の抵抗値が１桁以上変化する。
【００５６】
より詳しく説明すると、図４（ｂ）に示すように、下部電極１０６を基準として上部電極１１５に正の電圧を、電圧の絶対値が徐々に増加するように印加していくと、Ａ点で低抵抗状態から高抵抗状態へ向けて変化し（高抵抗化し）、最終的にＢ点の高抵抗状態となる。Ａ点における電圧は＋３．６Ｖ程度、電流は＋１５０μＡ程度であり、Ｂ点における電圧は＋５．２Ｖ程度、電流は＋１８０μＡである。次に、高抵抗状態にある抵抗変化素子１０５に対して、下部電極１０６を基準として上部電極１１５に負の電圧を、電圧の絶対値が徐々に増加するように印加していくと、Ｃ点で高抵抗状態から低抵抗状態へ向けて変化し（低抵抗化し）、最終的にＤ点の低抵抗状態となる。Ｃ点における電圧は−３．３Ｖ程度、電流は−２５μＡ程度であり、Ｄ点における電圧は−４．０Ｖ程度、電流は−１７０μＡである。
【００５７】
［不揮発性記憶素子に不良が発生したときの動作］
図５は、本実施の形態の不揮発性記憶素子における不良時の電流−電圧特性およびヒューズにおける負荷特性を示す図である。図５（ａ）は、故障時の電流−電圧特性を示すグラフを部分的に拡大したものであり、図５（ｂ）は、ヒューズの負荷特性を示すグラフである。
【００５８】
製造過程あるいは動作中に、ある不揮発性記憶素子１１に不良が発生した場合、電流制御素子１１２は実質的に短絡状態となる。このとき、図４の電流−電圧特性を有する不揮発性記憶素子１１には、図５（ａ）に示すように、約４．０Ｖの電圧が印加され、約１５００μＡのブレークダウン電流ＢＤが流れることとなる。これにより、不良の不揮発性記憶素子１１における抵抗変化素子１０５は、低抵抗状態における抵抗値より低い抵抗値（例えば１００Ω程度）となる。したがって、不良の不揮発性記憶素子１１に印加される電圧は、ほとんどヒューズ１０３上に印加されることとなる。
【００５９】
一方、図５（ｂ）に示すように、ヒューズ１０３の負荷特性は、所定の電圧範囲で印加される電圧（の絶対値）が小さいほど許容される電流（の絶対値）が大きく、印加される電圧（の絶対値）が大きいほど許容される電流（の絶対値）が小さくなるような特性を有している。すなわち、許容される電流（の絶対値）が小さくなればなるほどヒューズ１０３は溶断され易い。
【００６０】
前述の通り、不良が発生した不揮発性記憶素子１１において、ヒューズ１０３には、約４．０Ｖの電圧が印加される。ヒューズ１０３に約４．０Ｖの電圧が印加された場合、図５（ｂ）に示すように、ヒューズ１０３において許容される電流は、１００μＡ程度である。これに対し、不良時にヒューズ１０３に流れるブレークダウン電流ＢＤは、前述の通り、約１５００μＡである。したがって、不揮発性記憶素子１１を流れるブレークダウン電流ＢＤにより、ヒューズ１０３に許容量を超えるジュール熱が発生し、ヒューズ１０３が溶断される。このとき、溶断されたヒューズ１０３は、周囲の層間絶縁層１０２に入り込み、絶縁状態が維持されるものと推察される。ヒューズ１０３が溶断された後において、不良の不揮発性記憶素子１１は抵抗変化素子１０５の高抵抗状態以上の抵抗値（例えば１Ｅ７（１０Ｍ）Ω以上）を維持する。
【００６１】
したがって、この後、不良の不揮発性記憶素子１１と同じ行または同じ列に電流を流した際には、当該不良の不揮発性記憶素子１１に電流が流れるのが防止され、しかも不良の不揮発性記憶素子１１と同じ行または同じ列の他の不揮発性記憶素子１１には隣接する行および列を介して電流が回り込むため、当該他の不揮発性記憶素子１１にアクセスして通常動作させることができる。したがって、ある不揮発性記憶素子１１で不良が発生した場合でも、不良の不揮発性記憶素子１１と同じ行または同じ列の他の不揮発性記憶素子１１に対して書込み、読み出しが行えなくなることを有効に防止することができる。
【００６２】
特に、本実施の形態における抵抗変化素子１０５の抵抗変化層１０７として用いられる酸素不足型の遷移金属酸化物は、前述の通り、１００ｎｓｅｃ以下という短いパルス幅の電圧パルスを印加することにより、抵抗値が可逆的に変化する。すなわち、非常に短いパルス幅の電圧パルスを印加するだけで、不揮発性記憶素子１１が通常動作するのに十分な電流を不揮発性記憶素子１１に流すことができる。このことは、電流制御素子１１２によりヒューズ１０３に流れる単位面積当たりの電流量が大きいことを意味する。したがって、電流制御素子１１２、抵抗変化素子１０５およびヒューズ１０３を直列接続することにより、非常に短いパルス幅の電圧パルスしか印加されないにも拘らず、不良が発生した不揮発性記憶素子１１において当該不揮発性記憶素子１１に流れる電流によりヒューズ１０３を容易に溶断させるジュール熱を迅速に発生させることができる。
【００６３】
また、上記構成によれば、不良となった不揮発性記憶素子１１はヒューズ１０３が溶断されることにより自動的に使用不能となるため、半導体記憶装置の製造時および半導体記憶装置の使用時のいずれにおいても、不揮発性記憶素子１１の不良の発生に対し、同じ行または同じ列の他の不揮発性記憶素子１１の動作を確保することができる。
【００６４】
［ヒューズの構成］
ヒューズ１０３は、前述の通り、不揮発性記憶素子１１の動作電流で溶断されず、所定の電流値以上の電流が流れることによって溶断されるように設計されている。ヒューズ１０３の溶断され易さは、以下の式によって示される平均故障時間ＭＴＢＦ（Ｍｅａｎ−Ｔｉｍｅ−Ｂｅｔｗｅｅｎ−Ｆａｉｌｕｒｅ）によって予測することができる。
【００６５】
ＭＴＢＦ＝ＫＪ−ｎｅｘｐ（ｑＥａ／ｋＴ）
ただし、Ｋは定数、Ｊは電流密度、ｎは一般に１．０〜５．０の値、Ｅａは活性化エネルギー、ｋはボルツマン定数、Ｔは絶対温度である。この式に示されるように、電流密度Ｊがより高くなるということは、ＭＴＢＦがより短くなることを意味する。よって、電流密度Ｊが高くなるほど、ヒューズ１０３は溶断し易くなる。
【００６６】
また、ｑＥａ／ｋＴの指数関数的な依存関係により、温度がより高くなるとＭＴＢＦがより短くなる。よって、温度が高くなるほど、ヒューズ１０３は溶断しやすくなる。ヒューズ１０３の温度は、主に、電流により生じたジュール熱が伝える熱エネルギーによって決まる。その熱の量は、電流値の２乗とヒューズ１０３の抵抗値との積である。また、発熱によりヒューズ１０３の加熱が減速されて、ヒューズ１０３の抵抗変化が妨げられることもある。そこで、熱を発生させる電流を瞬時にヒューズ１０３へ供給するとともに、ヒューズ１０３の抵抗変化が完了するのに要される短時間の間ヒューズに熱を保持しておくことが必要となる。例えば金属などの熱伝導材料は熱を奪い取ってしまう。一方、例えば絶縁体などの断熱材料は、比較的穏やかにヒューズから熱エネルギーを逃がすことができる。したがって、ヒューズを絶縁体層で覆った上で、金属配線とは離間した設計が好ましい。
【００６７】
このため、層間絶縁層１０２で覆われた第１のコンタクトプラグとしてヒューズ１０３を構成することにより、ヒューズ１０３を安定的に作動させることができる。なお、ヒューズ１０３は、周囲が層間絶縁層１０２で覆われている一方、上下金属配線１０１，１０６と接続しているため、５００ｎｍ以上の長さを有することが好ましい。
【００６８】
なお、ヒューズ１０３の具体的な特性は、周囲の構造によって変化する。ヒューズ１０３の具体的な構成は、上記に基づいて抵抗変化素子やその他の構成要素との関係で所望の特性が得られるように、適宜選択され得る。例えば、ヒューズ１０３として機能するコンタクトプラグ（第１のコンタクトプラグ）は、他のコンタクトプラグ（第２および第３のコンタクトプラグ１１０，１１７）より小さい断面積を有することとしてもよい。具体的には、例えば、第２および第３のコンタクトプラグ１１０，１１７は、直径２４０ｎｍの円形断面を有するのに対し、第１のコンタクトプラグであるヒューズ１０３は、一辺が７０ｎｍの矩形断面を有する構成が好適に用いられる。
【００６９】
さらに、ヒューズ１０３は、前述の通り、抵抗変化素子１０５が高抵抗状態と低抵抗状態との間を可逆的に遷移する際にはヒューズ１０３が溶断せず、不揮発性記憶素子１１が抵抗変化素子の高抵抗状態における抵抗値より高い上記の抵抗値となった際にヒューズ１０３が溶断するようなジュール熱を発生させる抵抗値を有していればよい。
【００７０】
例えば、ヒューズ１０３は、抵抗変化素子１０５の低抵抗状態における抵抗値Ｒ（ＬＲ）より小さい抵抗値Ｒ（Ｆ）を有していることが好ましい。
【００７１】
抵抗変化素子１０５および電流制御素子１１２に上記の抵抗値を有する抵抗を直列接続することにより、抵抗変化素子１０５が低抵抗化するときに流れる電流が制限されるため、抵抗変化素子１０５の絶縁破壊を有効に防止することができる。
【００７２】
ここで、抵抗変化素子１０５が高抵抗状態から低抵抗状態に遷移する際、前述のような１００ｎｓｅｃ以下という短いパルス幅の電圧パルスを印加すると、抵抗変化素子１０５に直列接続され、非線形の電流−電圧特性を有する電流制御素子１１２により瞬間的に電流が増大し、所望の電流値より大きい電流が流れるおそれがある。抵抗変化素子１０５に所望の電流値より大きい電流が流れると、所望の低抵抗状態より低い抵抗値となり、電圧パルス印加後も抵抗変化素子１０５に流れる電流が止まらなくなる場合があるため好ましくない。したがって、抵抗変化素子１０５に印加される電圧パルスを瞬間的に立ち下げる必要が生じる。このような抵抗変化素子１０５に、抵抗値が固定の抵抗を直列接続すると、当該抵抗に流れる電流の増大により抵抗変化素子１０５に印加される電圧は小さくなるため、抵抗変化素子１０５が低抵抗化するときに流れる電流が制限される。
【００７３】
したがって、上記構成によれば、ヒューズ１０３は、抵抗変化素子１０５が低抵抗化するときに電流制御を行うための直列抵抗として機能するため、別途直列抵抗を設ける必要がなくなり、製造コストを上げることなく不揮発性記憶素子１１の正常動作を安定的に達成することができる。
【００７４】
具体的には、一定の電圧をセル全体（ヒューズ１０３、電流制御素子１１２、抵抗変化素子１０５）に印加した場合における、ヒューズ１０３の抵抗値Ｒ（Ｆ）と電流制御素子１１２の抵抗値の抵抗値Ｒ（Ｄ）との和はＲ（ＬＲ）≦Ｒ（Ｆ）＋Ｒ（Ｄ）＜Ｒ（ＨＲ）を満たすことが好ましい。さらに、ヒューズ１０３は、５ｋΩ以下の抵抗値を有していることが好ましい。
【００７５】
前述の通り、本実施の形態におけるヒューズ１０３は、例えば、一辺７０ｎｍの矩形断面および５００ｎｍの長さを有し、抵抗率が０．０３Ω・ｃｍであるポリシリコンにより構成されている。さらに、ヒューズ１０３は、抵抗変化素子１０５が高抵抗状態と低抵抗状態との間を可逆的に遷移する間の電流および電圧では溶断されず、不揮発性記憶素子１１の不良時において５Ｖ程度の電圧および１５００μＡ程度の電流で溶断されるような抵抗値を有している。
【００７６】
本実施の形態において、ヒューズ１０３は、ポリシリコンで構成されている。これにより、安価かつ容易にヒューズ１０３を形成することができる。また、ポリシリコンにドープする不純物の量を変化させて、ヒューズ１０３の抵抗値を容易に変化させることができるため、仕様等に応じて最適な抵抗値を有するヒューズ１０３を形成することができる。なお、ポリシリコンは、金属と化合させてシリサイド化してもよい。すなわち、ヒューズ１０３の材料として、例えば、ＳｉＮｉ、ＳｉＣｏおよびＳｉＣｕ等を適用してもよい。
【００７７】
[製造方法]
図６〜図１０は、本実施の形態における半導体記憶装置の製造方法を示す工程図である。図６（ａ）は基板上に第１の配線を形成する工程を示す図であり、図６（ｂ）〜図８（ｈ）は第１の層間絶縁層と第１のコンタクトプラグであるヒューズを形成する工程を示す図であり、図８（ｉ）は抵抗変化素子を形成する工程を示す図であり、図９（ｊ）は第２の層間絶縁層と第２のコンタクトプラグを形成する工程を示す図であり、図９（ｋ）は電流制御素子を形成する工程を示す図であり、図９（ｌ）は第３の層間絶縁層と第３のコンタクトプラグと第３のコンタクトプラグとを形成する工程を示す図であり、図１０（ｍ）は第４のコンタクトプラグを形成する工程を示す図であり、図１０（ｎ）は第２の配線と引き出し配線とを形成する工程を示す図である。
【００７８】
図６（ａ）に示す工程では、トランジスタや下層配線などが形成されている基板１００上に、所望のマスクを用いて第１の配線１０１を形成する。
【００７９】
次に、図６（ｂ）〜図８（ｈ）に示すように、第１の層間絶縁層１０２と第１のコンタクトプラグであるヒューズ１０３を形成する工程では、第１の配線１０１を被覆するように、基板１００の全面に第１の層間絶縁層１０２を形成し、その後、第１の層間絶縁層１０２を貫通して第１の配線１０１に達するコンタクトホール（開口）を形成する。該コンタクトホールに、ポリシリコンを主成分とする充填材を埋め込むことにより、第１のコンタクトプラグであるヒューズ１０３を形成する。
【００８０】
より具体的には、ポリシリコンで構成されるヒューズ１０３の形成においては、まず、図６（ｂ）に示す工程において、第１の層間絶縁層１０２の上に第１ポリシリコン層１０３ａを成膜する。次いで第１ポリシリコン層１０３ａ上にフォトレジスト膜を成膜し、パターニングすることにより、エッチングマスク１０４を形成する。次に、図６（ｃ）に示す工程において、エッチングマスク１０４を使って第１ポリシリコン層１０３ａをエッチングし、コンタクトホールを第１ポリシリコン層１０３ａに開口して、第１の層間絶縁層１０２を露出させる。さらに、図７（ｄ）に示す工程において、第１ポリシリコン層１０３ａ上及びコンタクトホール内を含めて基板１００の主面側の全面に第２ポリシリコン層１０３ｂを成膜する。続いて、図７（ｅ）に示す工程において、第２ポリシリコン層１０３ｂをエッチングして、コンタクトホールの側壁にポリシリコンで構成されるサイドウォール１０３ｃを形成する。この後、図７（ｆ）に示す工程において、サイドウォール１０３ｃ及び第１ポリシリコン層１０３ａをマスクにして、第１の層間絶縁層１０２を貫通するコンタクトホールを開口して第１の配線１０１を露出させる。続いて、図８（ｇ）に示す工程において、ポリシリコンをコンタクトホールに充填しつつサイドウォール１０３ｃ上及び第１ポリシリコン層１０３ａ上を含む基板１００の主面側の全面に第３ポリシリコン層１０３ｄを成膜する。さらに、図８（ｈ）に示す工程において、Ｃｌ２ガスを用いて、第３ポリシリコン層１０３ｄ、サイドウォール１０３ｃ及び第１ポリシリコン層１０３ａをエッチバックし、それによって、第１の層間絶縁層１０２を貫通して第１の配線１０１に接続するポリシリコンで構成されるヒューズ１０３をコンタクトホール内に形成する。
【００８１】
次に、図８（ｉ）に示す工程において、第１の層間絶縁層１０２上にタンタル窒化物で構成される導電層、酸素不足型のタンタル酸化物で構成される抵抗変化層および白金等の貴金属で構成される導電層を順に成膜する。その後、これら３つの層をフォトリソグラフィにより作成した所定のマスクでパターニングし、それにより、ヒューズ１０３の上端面の上に位置するように、抵抗変化素子１０５の下部電極１０６、抵抗変化層１０７および上部電極１０８を形成する。酸素不足型のタンタル酸化物は、例えば、タンタルで構成されるターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで形成することができる。
【００８２】
さらに、図９（ｊ）に示す工程において、抵抗変化素子１０５を被覆するように第１の層間絶縁層１０２の全面に第２の層間絶縁層１０９を形成する。その後、第２の層間絶縁層１０９を貫通して抵抗変化素子１０５の上部電極１０８に達するコンタクトホールを形成する。その後、コンタクトホールにタングステンを主成分とする充填材を埋め込んで第２のコンタクトプラグ１１０を形成する。
【００８３】
続いて、図９（ｋ）に示す、電流制御素子１１２を形成する工程において、第２の層間絶縁層１０９上にタングステンで構成される導電層、窒化シリコンで構成される半導体層およびタンタル窒化物で構成される導電層を順に成膜する。その後、これら３つの層をフォトリソグラフィにより作成した所定のマスクでパターニングし、それにより、第３のコンタクトプラグ１１０の上端面の上に位置するように、電流制御素子１１２の下部電極１１３、半導体層１１４および上部電極１１５が形成される。
【００８４】
次に、図９（ｌ）に示す工程において、電流制御素子１１２を被覆するように第２の層間絶縁層１０９の全面に第３の層間絶縁層１１６を形成する。その後、第３の層間絶縁層１１６を貫通して電流制御素子１１２の上部電極１１５に達するコンタクトホール（開口）を形成する。その後、コンタクトホールにタングステンを主成分とする充填材を埋め込んで第３のコンタクトプラグ１１７を形成する。
【００８５】
さらに、図１０（ｍ）に示す工程において、第３の層間絶縁層１１６、第２の層間絶縁層１０９および第１の層間絶縁層１０２を貫通して第１の配線１０１に達するコンタクトホール（開口）を形成する。コンタクトホールにタングステンを主成分とする充填材を埋め込んで第４のコンタクトプラグ１１８を形成する。
【００８６】
最後に、図１０（ｎ）に示す工程において、第３の層間絶縁層１１６上に、フォトリソグラフィとパターニングにより、第３のコンタクトプラグ１１７の上端面を被覆するように第２の配線１１９を形成し、第４のコンタクトプラグ１１８の上端面を被覆するように引き出し配線１２０を形成する。
【００８７】
以上のような製造方法により、安定的に抵抗変化動作する抵抗変化型の半導体記憶装置１０を容易に実現することができる。
【００８８】
（第２の実施の形態）
図１１は、本発明の第２の実施の形態における半導体記憶装置２０を示す概略断面図である。本実施の形態における半導体記憶装置２０が第１の実施の形態の半導体記憶装置１０と異なる点は、ヒューズ１０３Ｂが抵抗変化素子１０５と電流制御素子１１２との間に位置していることである。すなわち、本実施の形態におけるヒューズ１０３Ｂは、第１の実施の形態における第２のコンタクトプラグとして機能する。さらに、本実施の形態における半導体記憶装置２０は、上記第１の実施の形態における第１のコンタクトプラグが存在せず、抵抗変化素子１０５の下部電極１０６が第１の配線１０１に直接接続されている。
【００８９】
詳しくは、抵抗変化素子１０５の下部電極１０６は、第１の配線１０１上に形成されている。また、抵抗変化素子１０５の抵抗変化層１０７および上部電極１０８とヒューズ１０３Ｂとは層間絶縁層１０２Ｂに形成された開口（メモリセルホール）内に形成されている。これにより、製造工程において、マスクの枚数を減らすことができ、製造工程自体も減らすことができる。本実施の形態のその他の構成は、第１の実施の形態と同様である。よって、第２の実施の形態において第１の実施の形態と共通する構成要素には同一の符号および名称を付して説明を省略する。
【００９０】
このような第２の実施の形態における半導体記憶装置２０の製造方法について説明する。図１２は、図１１に示す半導体記憶装置の製造方法を示す概略工程図である。
【００９１】
まず、図１２（ａ）に示す工程において、トランジスタや下層配線などが形成されている基板１００上に、所定のマスクを用いて第１の配線１０１および抵抗変化素子１０５の下部電極１０６を形成し、下部電極１０６を被覆して全面にシリコン酸化膜で構成される下部層間絶縁層１０２Ｂを形成する。その後、この下部層間絶縁層１０２Ｂを貫通して下部電極１０６接続する開口（メモリセルホール）を形成する。
【００９２】
次に、図１２（ｂ）に示す工程において、メモリセルホール内に抵抗変化層１０７のタンタル酸化物を形成する。この形成においては、例えばタンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで形成する。タンタル酸化物がメモリセルホール内に完全に充填されるまで、スパッタリングで成膜する。その後、下部層間絶縁層１０２Ｂ上の不要なタンタル酸化物をＣＭＰで除去し、メモリセルホール内にのみ抵抗変化層１０７を形成する。抵抗変化層１０７としてハフニウム酸化物を用いる場合についても、同様にハフニウムターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする反応性スパッタリングを行うことにより形成することができる。さらに、メモリセルホール内に形成された抵抗変化層１０７が下部層間絶縁層１０２Ｂと比較して選択的にエッチングされる条件でエッチバックを行う。これにより、メモリセルホール内に５０ｎｍ程度のタンタル酸化物による抵抗変化層１０７を形成するとともに、メモリセルホールに凹部を形成する。凹部の深さは６００ｎｍ程度である。
【００９３】
続いてメモリセルホールの凹部を被覆して全面にタンタル窒化物を形成し、メモリセルホール内に形成されたタンタル窒化物が下部層間絶縁層１０２Ｂと比較して選択的にエッチングされる条件でエッチバックを行う。これにより、メモリセルホール内に５０ｎｍ程度のタンタル窒化物による上部電極１０８を形成するとともに、メモリセルホールに凹部を再び形成する。このときの凹部の深さは約５００ｎｍ程度である。
【００９４】
次に、図１２（ｃ）に示す工程において、メモリセルホールの凹部にポリシリコンを充填し、ヒューズ１０３Ｂを形成する。さらに、図１２（ｄ）に示す工程において、第１の実施の形態と同様に電流制御素子１１２、コンタクトプラグ１１７および第２の配線１１９を形成する。このような製造方法によって、安定的に抵抗変化動作をする抵抗変化型の半導体記憶装置２０を容易に実現することができる。
【００９５】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【００９６】
本発明の不揮発性記憶素子および半導体記憶装置は、高速動作が可能で、しかも安定した書き換え特性を有しており、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性記憶素子および半導体記憶装置として有用である。
【符号の説明】
【００９７】
１０，２０  半導体記憶装置
１１  不揮発性記憶素子（メモリセル）
１００  基板
１０１  第１の配線
１０２  第１の層間絶縁層
１０２Ｂ  下部層間絶縁層
１０３  ヒューズ（第１のコンタクトプラグ）
１０３Ｂ  ヒューズ（第２のコンタクトプラグ）
１０３ａ  第１ポリシリコン層
１０３ｂ  第２ポリシリコン層
１０３ｃ  サイドウォール
１０３ｄ  第３ポリシリコン層
１０４  フォトレジストエッチングマスク
１０５  抵抗変化素子
１０６  抵抗変化素子の下部電極（第１の電極）
１０７  抵抗変化層
１０８  抵抗変化素子の上部電極（第２の電極）
１０９  第２の層間絶縁層
１１０  第２のコンタクトプラグ
１１２  電流制御素子
１１３  電流制御素子の下部電極（第３の電極）
１１４  半導体層
１１５  電流制御素子の上部電極（第４の電極）
１１６  第３の層間絶縁層
１１６Ｂ  上部層間絶縁層
１１７  第３のコンタクトプラグ
１１８  第４のコンタクトプラグ
１１９  第２の配線
１２０  引き出し配線
【図１】
2010140296.tif 000003
【図２】
2010140296.tif 000004
【図３】
2010140296.tif 000005
【図４】
2010140296.tif 000006
【図５】
2010140296.tif 000007
【図６】
2010140296.tif 000008
【図７】
2010140296.tif 000009
【図８】
2010140296.tif 000010
【図９】
2010140296.tif 000011
【図１０】
2010140296.tif 000012
【図１１】
2010140296.tif 000013
【図１２】
2010140296.tif 000014
【図１３】
2010140296.tif 000015
【手続補正書】
【提出日】平成22年8月23日(2010.8.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶素子およびこれを備えた半導体記憶装置に関し、特に、電圧パルスの印加により低抵抗状態と当該低抵抗状態より抵抗値が高い高抵抗状態との間を可逆的に遷移する抵抗変化素子を有する不揮発性記憶素子および半導体記憶装置に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化素子を用いた抵抗変化型の半導体記憶装置（ＲｅＲＡＭ）の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。抵抗変化素子は電気的刺激によって生じる熱によって結晶状態が変わることを原因として抵抗値が変化する相変化型素子（ＰＣＲＡＭ）と異なり、電気的刺激が直接的に、すなわち電子の授受を介して抵抗変化材料の酸化還元状態を変化させることによって、素子の抵抗値を変化させる。
【０００３】
この抵抗変化素子を搭載した大容量の半導体記憶装置の一例として、クロスポイント型の半導体記憶装置が知られている。このようなクロスポイント型のＲｅＲＡＭの場合には、ワード線とビット線とが立体交差した交差部に形成される抵抗変化素子の抵抗値を読み取るときに、他の行や他の列の記憶素子の影響を避けるために抵抗変化素子に対して直列に、電流制御素子であるダイオードを挿入して不揮発性記憶素子（メモリセルとも呼ぶ）とすることが行われている（例えば、特許文献１参照）。
【０００４】
図１３は、従来の抵抗変化素子と電流制御素子で構成されるメモリセルを搭載した半導体記憶装置を示す図である。この図は、ビット線２１０とワード線２２０と、これらの各交点に形成されるメモリセル２８０とを有するクロスポイントメモリセルアレイにおいて、電気的ストレスによる電気抵抗の変化により情報を記憶する抵抗変化素子２６０と双方向に電流を流せる非線形の電流−電圧特性を有する２端子の電流制御素子２７０とを直列接続することによりメモリセル２８０を形成している。上部配線となるビット線２１０は電流制御素子２７０と電気的に接続されており、下部配線となるワード線２２０は、抵抗変化素子２６０と電気的に接続されている。この電流制御素子２７０には、メモリセル２８０の書き換え時に双方向に電流が流れるため、例えば、双方向（正電圧側と負電圧側の両方）に対称で非線形な電流−電圧特性を有する電流制御素子（バリスタなど）を用いることにより、大容量化を実現できるとしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２０３０９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載されたような電流制御素子を用いたクロスポイントメモリセルアレイでは、不揮発性記憶素子（メモリセル）に印加する電圧パルスによって抵抗変化素子及び電流制御素子に大きな電流が流れるため、不揮発性記憶素子が電気的に破壊されて実質的に短絡状態となることにより、不揮発性記憶素子の不良が発生する場合がある。ある不揮発性記憶素子で不良が発生した場合、不揮発性記憶素子が実質的に短絡状態（非常に低い抵抗値となる状態）となり、不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子へアクセスする際の電流が全て実質的に短絡状態である不良の不揮発性記憶素子に流れることとなり、不良の不揮発性記憶素子と同じ行または同じ列の他の全ての不揮発性記憶素子に対して書込み、読み出しが行えなくなるという問題があった。
【０００７】
本発明は、上記の課題を解決するためになされたもので、ある不揮発性記憶素子で不良が発生した場合でも、不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子に対して書込み、読み出しが行えなくなることを有効に防止することができる不揮発性記憶素子およびこれを備えた半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明にかかる不揮発性記憶素子は、非線形の電流−電圧特性を有する電流制御素子と、印加される電圧パルスに基づいて低抵抗状態と当該低抵抗状態より抵抗値が高い高抵抗状態との間を可逆的に遷移する抵抗変化素子と、ヒューズとを備え、前記電流制御素子、前記抵抗変化素子及び前記ヒューズが直列接続され、前記ヒューズは、前記電流制御素子または抵抗変化素子が実施的に短絡状態となったときに断絶するよう構成されている。
【０００９】
このような構造によれば、ある不揮発性記憶素子を構成する抵抗変化素子または電流制御素子に不良が発生して、不揮発性記憶素子が実質的に短絡状態になると、抵抗変化素子に流れる電流が増大し、抵抗変化素子が低抵抗状態より低い抵抗状態となる。これにより、その不揮発性記憶素子に印加される電圧のほとんどはヒューズに印加される。不揮発性記憶素子に印加される電圧がヒューズに印加されることにより、ヒューズに大きな電流が流れ、ヒューズが断絶する。このため、不良の不揮発性記憶素子は抵抗変化素子の高抵抗状態以上の抵抗値を有する状態となる。これにより、不良の不揮発性記憶素子と同じ行または同じ列に電流を流した際には、当該不良の不揮発性記憶素子に電流が流れるのが防止され、しかも不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子には隣接する行および列を介して電流が回り込むため、当該他の不揮発性記憶素子にアクセスして通常動作させることができる。したがって、ある不揮発性記憶素子で不良が発生した場合でも、不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子に対して書込み、読み出しが行えなくなることを有効に防止することができる。
【００１０】
前記電流制御素子、前記抵抗変化素子および前記ヒューズは、互いに交差する第１の配線と第２の配線との立体交差部に形成されることにより、クロスポイント型の不揮発性記憶素子を構成してもよい。
【００１１】
このような不揮発性記憶素子により不揮発性記憶素子アレイを構成することにより、クロスポイント型の不揮発性記憶素子毎にヒューズが設けられるため、不良の不揮発性記憶素子が発生した場合に、当該不良の不揮発性記憶素子に接続されるヒューズが断絶して当該不良の不揮発性記憶素子に大電流が流れるのが防止され、しかも不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子には隣接する行および列を介して電流が回り込むため、当該他の不揮発性記憶素子にはアクセスして通常動作させることができる。
【００１２】
前記ヒューズは、断絶する前は前記不揮発性記憶素子の低抵抗状態における抵抗値より小さい抵抗値を有していてもよい。
【００１３】
抵抗変化素子および電流制御素子に上記の抵抗値を有する抵抗（ヒューズ）を直列接続することにより、抵抗変化素子が低抵抗化するときに流れる電流を制限することができ、抵抗変化素子の絶縁破壊を有効に防止することができる。したがって、上記構成によれば、ヒューズは、抵抗変化素子が低抵抗状態である時に電流制御を行うための直列抵抗として機能するため、別途直列抵抗を設ける必要がなくなり、製造コストを増加させることなく不揮発性記憶素子の正常動作を安定的に達成することができる。
【００１４】
前記ヒューズは、５ｋΩ以下の抵抗値を有していることが好ましい。
【００１５】
前記ヒューズは、ポリシリコンから構成されていてもよい。
【００１６】
これにより、安価かつ容易にヒューズを形成することができる。また、ポリシリコンにドープする不純物の量を変化させて、ヒューズの抵抗値を容易に変化させることができるため、仕様等に応じて最適なヒューズを形成することができる。なお、ポリシリコンは、シリサイド化してもよい。
【００１７】
また、本発明に係る半導体記憶装置は、基板と、前記基板上に互いに平行に配設された複数の第１の配線と、前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の配線に立体交差するように形成された複数の第２の配線と、前記複数の第１の配線と前記複数の第２の配線との立体交差部のそれぞれに対応して前記第１の配線と前記第２の配線とを接続するように設けられた複数の、請求項１に記載された不揮発性記憶素子を有する不揮発性記憶素子アレイと、を備えている。
【００１８】
このような構造によれば、ある不揮発性記憶素子に不良が発生して、不揮発性記憶素子が実質的に短絡状態になると、抵抗変化素子に流れる電流が増大し、抵抗変化素子が低抵抗状態より低い抵抗状態となる。これにより、その不揮発性記憶素子に印加される電圧のほとんどはヒューズに印加される。不揮発性記憶素子に印加される電圧がヒューズに印加されることにより、ヒューズに大きな電流が流れ、ヒューズが断絶する。このため、不良の不揮発性記憶素子は抵抗変化素子の高抵抗状態以上の抵抗値を有する状態となる。これにより、不良の不揮発性記憶素子と同じ行または同じ列に電流を流した際には、当該不良の不揮発性記憶素子に電流が流れるのが防止され、しかも不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子には隣接する行および列を介して電流が回り込むため、当該他の不揮発性記憶素子にアクセスして通常動作させることができる。したがって、電圧パルスの印加により低抵抗状態と低抵抗状態より抵抗値が高い高抵抗状態との間を可逆的に遷移する抵抗変化素子を有する不揮発性記憶素子において、ある不揮発性記憶素子で不良が発生した場合でも、不良の不揮発性記憶素子と同じ行および同じ列の他の不揮発性記憶素子に対して書込み、読み出しが行えなくなることを有効に防止することができる。
【００１９】
前記抵抗変化素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とに挟まれた抵抗変化層とを備え、前記電流制御素子は、第３の電極と、第４の電極と、前記第３の電極と前記第４の電極とに挟まれた絶縁体層または半導体層とを備え、前記不揮発性記憶素子は、前記第１の配線と前記抵抗変化素子の前記第１の電極との間、前記抵抗変化素子の前記第２の電極と前記電流制御素子の前記第３の電極との間、および前記電流制御素子の前記第４の電極と前記第２の配線との間の少なくともいずれか１つに、互いを導通するコンタクトプラグを備えており、前記ヒューズは、前記コンタクトプラグのうち、いずれか１つのコンタクトプラグとして構成されていてもよい。
【００２０】
このような構成によれば、別途ヒューズ層を設ける必要がないので半導体記憶装置の製造プロセスの増加を抑えることができる。
【００２１】
なお、本特許請求の範囲および明細書にいう「ヒューズ」とは、所定電流値以上の電流が流れることによって溶断するものをいう。
【００２２】
また、本特許請求の範囲および明細書にいう「不揮発性記憶素子が実質的に短絡状態となったとき」とは、不揮発性記憶素子が電気的破壊により正常時における低抵抗状態の抵抗値より低い抵抗値を有する状態となったときを意味する。
【００２３】
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
【発明の効果】
【００２４】
本発明の不揮発性記憶素子および半導体記憶装置によれば、電流制御素子、抵抗変化素子、およびヒューズが直列接続されるため、不良の不揮発性記憶素子が発生しても、不良の不揮発性記憶素子と同じ行または同じ列の他の不揮発性記憶素子に対して書込み、読み出しが行えなくなることを有効に防止することができる。
【図面の簡単な説明】
【００２５】
【図１】図１は本発明の第１の実施の形態における半導体記憶装置を示す概略回路図である。
【図２】図２は図１に示す半導体記憶装置を示す概略上面図である。
【図３】図３は図１に示す半導体記憶装置を示す概略断面図である。
【図４】図４は本実施の形態の電流制御素子における抵抗変化による特性を示す図である。
【図５】図５は本実施の形態の不揮発性記憶素子における不良時の電流−電圧特性およびヒューズにおける負荷特性を示す図である。
【図６】図６は図１に示す半導体記憶装置の製造方法を示す概略工程図である。
【図７】図７は図１に示す半導体記憶装置の製造方法を示す概略工程図である。
【図８】図８は図１に示す半導体記憶装置の製造方法を示す概略工程図である。
【図９】図９は図１に示す半導体記憶装置の製造方法を示す概略工程図である。
【図１０】図１０は図１に示す半導体記憶装置の製造方法を示す概略工程図である。
【図１１】図１１は本発明の第２の実施の形態における半導体記憶装置を示す概略断面図である。
【図１２】図１２は図１１に示す半導体記憶装置の製造方法を示す概略工程図である。
【図１３】図１３は従来の半導体記憶装置を示す概略回路図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態を、図面を参照して詳しく説明する。なお、全ての図を通じて同一または相当する要素には同一の符号を付しその説明は省略する場合がある。
【００２７】
（第１の実施の形態）
[概略構成]
図１は、本発明の第１の実施の形態における不揮発性半導体記憶装置１０を示す概略回路図である。図２は、図１に示す不揮発性半導体記憶装置１０の平面視における構成を示す概略平面図である。さらに、図３は、図１に示す不揮発性半導体記憶装置１０の断面視における構成を示す図であって、図２に示すＩＩＩ−ＩＩＩ線に沿って切断したときの断面を示す概略断面図である。
【００２８】
図１に示すように、本実施形態の半導体記憶装置１０は、電流制御素子１１２、抵抗変化素子１０５およびヒューズ１０３が直列に接続された不揮発性記憶素子（不揮発性記憶素子）１１を有している。より詳しくは、ヒューズ１０３の一端は、第１の配線（ワード線）１０１に接続され、電流制御素子１１２の一端は、第２の配線（ビット線）１１９に接続されている。なお、本実施の形態においては、第１の配線１０１と第２の配線１１９との間に、電流制御素子１１２、抵抗変化素子１０５およびヒューズ１０３の順で直列接続されているが、電流制御素子１１２、抵抗変化素子１０５およびヒューズ１０３の位置を入れ換えても、同様の効果を得ることができる。
【００２９】
さらに、図２、図３に示すように、本実施形態の半導体記憶装置１０は、基板１００と、基板１００の主面上に互いに平行にかつ第１の方向（図２および図３において左右方向）に延びるように配設された複数の第１の配線１０１と、該複数の第１の配線１０１の上方に基板１００の主面に平行な面内において互いに平行にかつ該複数の第１の配線（ワード線）１０１と立体交差するような第２の方向（図３において紙面に垂直な方向、図１において上下方向）に延びるように配設された複数の第２の配線（ビット線）１１９と、第１の配線１０１と第２の配線１１９との立体交差部のそれぞれに対応して第１の配線１０１と第２の配線１１９とを接続するように設けられた複数の不揮発性記憶素子１１を有する不揮発性記憶素子アレイと、を備えている。
【００３０】
不揮発性記憶素子１１は、ヒューズ１０３と、抵抗変化素子１０５と、電流制御素子１１２と、抵抗変化素子１０５および電流制御素子１１２を接続する第２のコンタクトプラグ１１０と、を備えている。
【００３１】
抵抗変化素子１０５は、下部電極（第１の電極）１０６と、上部電極（第２の電極）１０８と、下部電極１０６と上部電極１０８との間に介挿された抵抗変化層１０７とを備えている。下部電極１０６と抵抗変化層１０７とは物理的に接触しており、上部電極１０８と抵抗変化層１０７とは物理的に接触している。
【００３２】
電流制御素子１１２は、下部電極（第３の電極）１１３と、上部電極（第４の電極）１１５と、下部電極１１３と上部電極１１５との間に介挿された絶縁体層または半導体層１１４とを備えている。下部電極１１３と絶縁体層または半導体層１１４とは物理的に接触しており、上部電極１１５と絶縁体層または半導体層１１４とは物理的に接触している。
【００３３】
基板１００の上には、第１の配線１０１を覆うように第１の層間絶縁層１０２が形成されている。第１の層間絶縁層１０２の上には、基板１００の主面側（図３の上方向）から見て第１の配線１０１の上に等間隔で並ぶように、複数の抵抗変化素子１０５が形成されている。第１の配線１０１とその上方にある抵抗変化素子１０５の下部電極１０６とは、第１の層間絶縁層１０２を貫通するように形成された第１のコンタクトプラグとして機能するヒューズ１０３によって接続されている。
【００３４】
第１の層間絶縁層１０２の上には、抵抗変化素子１０５を覆うように第２の層間絶縁層１０９が形成されている。第２の層間絶縁層１０９の上には、基板１００の主面側から見て抵抗変化素子１０５と重なる位置に、複数の電流制御素子１１２が形成されている。抵抗変化素子１０５の上部電極１０８と電流制御素子１１２の下部電極１１３とは、第２のコンタクトプラグ１１０によって抵抗変化素子１０５の抵抗変化層１０７および電流制御素子１１２の半導体層１１４のいずれにも直接的に接触することなく接続されている。
【００３５】
第２の層間絶縁層１０９の上には、電流制御素子１１２を覆うように第３の層間絶縁層１１６が形成されている。第３の層間絶縁層１１６の上には、基板１００の主面側から見て第１の配線１０１と直交しかつ抵抗変化素子１０５および電流制御素子１１２と重なるように、第２の配線１１９が形成されている。第２の配線１１９とその下方にある電流制御素子１１２の上部電極１１５とは、第３の層間絶縁層１１６を貫通するように形成された第３のコンタクトプラグ１１７によって接続されている。
【００３６】
上記の通り、不揮発性記憶素子１１は、第１の配線１０１と抵抗変化素子１０５の下部電極１０６との間に設けられ、互いを導通する第１のコンタクトプラグとして機能するヒューズ１０３と、抵抗変化素子１０５の上部電極１０８と電流制御素子１１２の下部電極１１３との間に設けられ、互いを導通する第２のコンタクトプラグ１１０と、電流制御素子１１２の上部電極１１５と第２の配線１１９との間に設けられ、互いを導通する第３のコンタクトプラグ１１７とを備えている。なお、本実施の形態においては、第１のコンタクトプラグとしてヒューズ１０３が配設された構成を例示しているが、ヒューズ１０３は、第２または第３のコンタクトプラグとして構成されてもよく、これらによっても同様の効果を得ることができる。
【００３７】
また、第３の層間絶縁層１１６の上には、厚み方向から見て不揮発性記憶素子１１が並ぶ領域の外に、第２の配線１１９と平行に、第２の方向に延びた引き出し配線１２０が形成されている。第１の配線１０１と引き出し配線１２０とは、それぞれ第１の層間絶縁層１０２、第２の層間絶縁層１０９および第３の層間絶縁層１１６を貫通するように形成された第４のコンタクトプラグ１１８によって接続されている。
【００３８】
第１の配線１０１、第２の配線１１９および引き出し配線１２０は、例えばアルミなどの導電性材料によって構成される。第１の層間絶縁層１０２、第２の層間絶縁層１０９および第３の層間絶縁層１１６は、例えば酸化シリコンなどの絶縁材量によって構成される。ヒューズ１０３として機能する第１のコンタクトプラグを除く第２のコンタクトプラグ１１０、第３のコンタクトプラグ１１７および第４のコンタクトプラグ１１８は、例えばタングステンなどの導電性材料によって構成される。
【００３９】
ヒューズ１０３は、電流制御素子１１２が実質的に短絡状態となったときに断絶するように構成されている。より具体的には、ヒューズ１０３は、不揮発性記憶素子１１の動作電流で溶断されず、所定の電流値以上の電流が流れることによって溶断されるように設計されている。
【００４０】
かかる構成により、半導体記憶装置１０を基板１００の主面側から見て、互いに交差する第１の配線１０１と第２の配線１１９との立体交差部のそれぞれに不揮発性記憶素子１１が設けられている、クロスポイント型の不揮発性記憶素子アレイを備えた半導体記憶装置１０が実現される。
【００４１】
[抵抗変化素子の構成]
本実施形態における抵抗変化素子１０５の抵抗変化層１０７は、酸素不足型の遷移金属酸化物（化学量論的な酸化物と比較して酸素の含有量［原子比：総原子数に占める酸素原子数の割合］が少ない遷移金属酸化物）を含む。好ましくは、抵抗変化層１０７は、タンタルの酸素不足型酸化物（ＴａＯｘ：０＜ｘ＜２．５）またはハフニウムの酸素不足型酸化物（ＨｆＯｘ：０＜ｘ＜２）で構成される遷移金属酸化物を含む。より好ましくは、抵抗変化層１０７は、タンタルの酸素不足型酸化物またはハフニウムの酸素不足型酸化物のみで構成される。これらの抵抗変化層は、可逆的に安定した抵抗値の切り換え特性を示す。
【００４２】
酸素不足型の遷移金属酸化物を用いた抵抗変化素子は、１００ｎｓ以下という短いパルス幅の電圧パルスを印加することにより、抵抗値が可逆的に変化する。
【００４３】
本実施形態の抵抗変化素子１０５において、下部電極１０６を構成する材料（第１の材料）の標準電極電位をＶ１、上部電極１０８を構成する材料（第２の材料）の標準電極電位をＶ２、抵抗変化層１０７に含まれる酸素不足型の遷移金属酸化物において、当該遷移金属自体（当該遷移金属の酸化数がゼロの場合）の標準電極電位をＶｔとすると、Ｖｔ＜Ｖ２およびＶ１＜Ｖ２の関係を満たす。
【００４４】
Ｖｔ＜Ｖ２を満たすことにより、上部電極１０８の材料が抵抗変化層１０７の材料よりも酸化されにくくなる。その結果、上部電極１０８と抵抗変化層１０７との界面において電子の授受が発生する際、上部電極１０８の材料は酸化還元されず、抵抗変化層１０７の材料が酸化還元される。これにより、上部電極１０８との界面近傍の抵抗変化層１０７の酸化状態が変化し、抵抗変化現象が発現する。
【００４５】
Ｖ１＜Ｖ２の関係を満たすことにより、電極界面における酸化−還元反応が、上部電極１０８側で優先的に発現する。すなわち、抵抗変化現象が発現する界面を上部電極側に固定できる。
【００４６】
本実施の形態においては、極性の異なる電圧パルスで抵抗変化素子１０５の抵抗値を切り換える。高抵抗化時（リセット動作時）には、下部電極１０６を基準として上部電極１０８側に正の電圧（正極性の電気的信号）が印加され、電流は上部電極１０８から下部電極１０６へと流れる。これにより、上部電極側では抵抗変化層１０７から電極へと電子が奪われることにより、抵抗変化層１０７の材料が酸化され、その抵抗値が上昇する。
【００４７】
低抵抗化時（セット動作時）には、下部電極１０６を基準として上部電極１０８側に負の電圧（負極性の電気的信号）が印加され、電流は下部電極１０６から上部電極１０８へと流れる。これにより、上部電極側では電極から抵抗変化層１０７へと電子が付与されることにより、抵抗変化層１０７の材料が還元され、その抵抗値が低下する。
【００４８】
下部電極１０６には例えばタンタル窒化物（ＴａＮ）、上部電極１０８には例えば白金（Ｐｔ）を用いることができる。下部電極の標準電極電位をＶ１とすると、Ｖ１＝０．４８Ｖ（タンタル窒化物の標準電極電位）である。上部電極の標準電極電位をＶ２とすると、Ｖ２＝１．１８Ｖ（白金の標準電極電位）である。
【００４９】
抵抗変化層１０７がタンタル酸化物の場合には、Ｖｔ＝−０．６Ｖ（タンタルの標準電極電位）である。よって、Ｖｔ＜Ｖ２および、Ｖ１＜Ｖ２の関係を満たす。
【００５０】
抵抗変化層１０７がハフニウム酸化物の場合には、Ｖｔ＝−１．５５Ｖ（ハフニウムの標準電極電位）である。この場合もＶｔ＜Ｖ２、Ｖ１＜Ｖ２の関係を満たす。
【００５１】
抵抗変化層１０７の厚みは、例えば５０ｎｍとすることができる。
【００５２】
［電流制御素子の構成］
本実施の形態においては、前述のように、極性の異なる電圧パルスで抵抗変化素子１０５の抵抗値を切り換える。したがって、不揮発性記憶素子１１にはいずれの方向にも電流が流れる必要があり、双方向の電流制御素子１１２が適用される。電流制御素子１１２は、非線形の電流−電圧特性を有する素子であり、印加電圧の絶対値が臨界電圧未満では抵抗値が大きく（オフ状態）、印加電圧の絶対値が臨界電圧以上では抵抗値が極端に小さくなる（オン状態）素子である。
【００５３】
本実施の形態における電流制御素子１１２は、例えば、タングステンで構成される下部電極１１３と、シリコン窒化膜で構成される半導体層１１４と、タンタル窒化物で構成される上部電極１１５とを備えたＭＳＭダイオードとして構成される。半導体層１１４の厚みは例えば３〜２０ｎｍとすることができる。シリコン窒化膜は半導体特性を有するように容易に形成することができ、ＭＳＭダイオードとして構成される電流制御素子１１２を簡単な製造プロセスにより作製することができる。例えば、窒素不足型のシリコン窒化膜（ＳｉＮＸ：０＜ｘ＜２）は、例えばＳｉターゲットを用いた窒素ガス雰囲気中でのリアクティブスパッタリングにより形成することができる。このとき、室温条件で、チャンバーの圧力を０．１Ｐａ〜１Ｐａとし、Ａｒ／Ｎ２流量を１８ｓｃｃｍ／２ｓｃｃｍとして作製すればよい。このようなＳｉＮＸ膜を、例えば１６ｎｍの厚みで作製した場合、１．６Ｖの電圧印加で２．５×１０３Ａ／ｃｍ２の電流密度が得られ、０．４Ｖの電圧印加では５×１０Ａ／ｃｍ２の電流密度が得られる。したがって、これらの電圧を基準として用いる場合には、オン／オフ比は５０となり、非オーミック性を有する電流制御素子１１２として十分使用可能である。なお、電流制御素子１１２は、下部電極１１３と上部電極１１５の間に絶縁体層１１４を備えたＭＩＭダイオードであってもよい。その場合、絶縁体層１１４の材料としてはＳｉＯ２やＳｉ３Ｏ４、或いはＴａ２Ｏ５等を用いる事ができる。オン状態において、より大きな電流を流したい場合、ＭＳＭダイオードの方が有利である。
【００５４】
［正常時における不揮発性記憶素子の動作］
以下では、抵抗変化層１０７としてタンタルの酸素不足型酸化物（膜厚：約３０ｎｍ）を用いた抵抗変化素子１０５と半導体層１１４として窒素不足型窒化シリコンを用いた電流制御素子１１２を直列接続したときの特性について説明する。図４は本実施の形態の電流制御素子における抵抗変化による特性を示す図であって、図４（ａ）は電圧パルスを印加した場合における抵抗値の変化を示したグラフ、図４（ｂ）は抵抗変化の電流−電圧特性の一例を示したグラフである。
【００５５】
図４（ａ）の例においては、下部電極１０６と上部電極１１５の間に、下部電極１０６を基準として上部電極１１５に、電圧値が＋５．０Ｖでパルス幅が１００ｎｓｅｃの電圧パルスと、電圧値が―４．０Ｖでパルス幅が１００ｎｓｅｃの電圧パルスとが交互に印加されている。このときの抵抗変化素子１０５を含む不揮発性記憶素子１１の抵抗値は、図４（ａ）に示すように、電圧値が＋５．０Ｖである電圧パルスを印加すると抵抗値は１Ｅ６（１Ｍ）Ω程度（高抵抗状態）となる。逆に、電圧値が−４．０Ｖの電圧パルスを印加すると抵抗値は８０ｋΩ程度（低抵抗状態）となる。このときの動作電流は、±２００μA程度である。なお、これらの抵抗値の読み出しに用いた電圧は２Vである。このように、抵抗変化素子１０５の高抵抗状態と低抵抗状態との間で、不揮発性記憶素子１１の抵抗値が１桁以上変化する。
【００５６】
より詳しく説明すると、図４（ｂ）に示すように、下部電極１０６を基準として上部電極１１５に正の電圧を、電圧の絶対値が徐々に増加するように印加していくと、Ａ点で低抵抗状態から高抵抗状態へ向けて変化し（高抵抗化し）、最終的にＢ点の高抵抗状態となる。Ａ点における電圧は＋３．６Ｖ程度、電流は＋１５０μＡ程度であり、Ｂ点における電圧は＋５．２Ｖ程度、電流は＋１８０μＡである。次に、高抵抗状態にある抵抗変化素子１０５に対して、下部電極１０６を基準として上部電極１１５に負の電圧を、電圧の絶対値が徐々に増加するように印加していくと、Ｃ点で高抵抗状態から低抵抗状態へ向けて変化し（低抵抗化し）、最終的にＤ点の低抵抗状態となる。Ｃ点における電圧は−３．３Ｖ程度、電流は−２５μＡ程度であり、Ｄ点における電圧は−４．０Ｖ程度、電流は−１７０μＡである。
【００５７】
［不揮発性記憶素子に不良が発生したときの動作］
図５は、本実施の形態の不揮発性記憶素子における不良時の電流−電圧特性およびヒューズにおける負荷特性を示す図である。図５（ａ）は、故障時の電流−電圧特性を示すグラフを部分的に拡大したものであり、図５（ｂ）は、ヒューズの負荷特性を示すグラフである。
【００５８】
製造過程あるいは動作中に、ある不揮発性記憶素子１１に不良が発生した場合、電流制御素子１１２は実質的に短絡状態となる。このとき、図４の電流−電圧特性を有する不揮発性記憶素子１１には、図５（ａ）に示すように、約４．０Ｖの電圧が印加され、約１５００μＡのブレークダウン電流ＢＤが流れることとなる。これにより、不良の不揮発性記憶素子１１における抵抗変化素子１０５は、低抵抗状態における抵抗値より低い抵抗値（例えば１００Ω程度）となる。したがって、不良の不揮発性記憶素子１１に印加される電圧は、ほとんどヒューズ１０３上に印加されることとなる。
【００５９】
一方、図５（ｂ）に示すように、ヒューズ１０３の負荷特性は、所定の電圧範囲で印加される電圧（の絶対値）が小さいほど許容される電流（の絶対値）が大きく、印加される電圧（の絶対値）が大きいほど許容される電流（の絶対値）が小さくなるような特性を有している。すなわち、許容される電流（の絶対値）が小さくなればなるほどヒューズ１０３は溶断され易い。
【００６０】
前述の通り、不良が発生した不揮発性記憶素子１１において、ヒューズ１０３には、約４．０Ｖの電圧が印加される。ヒューズ１０３に約４．０Ｖの電圧が印加された場合、図５（ｂ）に示すように、ヒューズ１０３において許容される電流は、１００μＡ程度である。これに対し、不良時にヒューズ１０３に流れるブレークダウン電流ＢＤは、前述の通り、約１５００μＡである。したがって、不揮発性記憶素子１１を流れるブレークダウン電流ＢＤにより、ヒューズ１０３に許容量を超えるジュール熱が発生し、ヒューズ１０３が溶断される。このとき、溶断されたヒューズ１０３は、周囲の層間絶縁層１０２に入り込み、絶縁状態が維持されるものと推察される。ヒューズ１０３が溶断された後において、不良の不揮発性記憶素子１１は抵抗変化素子１０５の高抵抗状態以上の抵抗値（例えば１Ｅ７（１０Ｍ）Ω以上）を維持する。
【００６１】
したがって、この後、不良の不揮発性記憶素子１１と同じ行または同じ列に電流を流した際には、当該不良の不揮発性記憶素子１１に電流が流れるのが防止され、しかも不良の不揮発性記憶素子１１と同じ行または同じ列の他の不揮発性記憶素子１１には隣接する行および列を介して電流が回り込むため、当該他の不揮発性記憶素子１１にアクセスして通常動作させることができる。したがって、ある不揮発性記憶素子１１で不良が発生した場合でも、不良の不揮発性記憶素子１１と同じ行または同じ列の他の不揮発性記憶素子１１に対して書込み、読み出しが行えなくなることを有効に防止することができる。
【００６２】
特に、本実施の形態における抵抗変化素子１０５の抵抗変化層１０７として用いられる酸素不足型の遷移金属酸化物は、前述の通り、１００ｎｓｅｃ以下という短いパルス幅の電圧パルスを印加することにより、抵抗値が可逆的に変化する。すなわち、非常に短いパルス幅の電圧パルスを印加するだけで、不揮発性記憶素子１１が通常動作するのに十分な電流を不揮発性記憶素子１１に流すことができる。このことは、電流制御素子１１２によりヒューズ１０３に流れる単位面積当たりの電流量が大きいことを意味する。したがって、電流制御素子１１２、抵抗変化素子１０５およびヒューズ１０３を直列接続することにより、非常に短いパルス幅の電圧パルスしか印加されないにも拘らず、不良が発生した不揮発性記憶素子１１において当該不揮発性記憶素子１１に流れる電流によりヒューズ１０３を容易に溶断させるジュール熱を迅速に発生させることができる。
【００６３】
また、上記構成によれば、不良となった不揮発性記憶素子１１はヒューズ１０３が溶断されることにより自動的に使用不能となるため、半導体記憶装置の製造時および半導体記憶装置の使用時のいずれにおいても、不揮発性記憶素子１１の不良の発生に対し、同じ行または同じ列の他の不揮発性記憶素子１１の動作を確保することができる。
【００６４】
［ヒューズの構成］
ヒューズ１０３は、前述の通り、不揮発性記憶素子１１の動作電流で溶断されず、所定の電流値以上の電流が流れることによって溶断されるように設計されている。ヒューズ１０３の溶断され易さは、以下の式によって示される平均故障時間ＭＴＢＦ（Ｍｅａｎ−Ｔｉｍｅ−Ｂｅｔｗｅｅｎ−Ｆａｉｌｕｒｅ）によって予測することができる。
【００６５】
ＭＴＢＦ＝ＫＪ−ｎｅｘｐ（ｑＥａ／ｋＴ）
ただし、Ｋは定数、Ｊは電流密度、ｎは一般に１．０〜５．０の値、Ｅａは活性化エネルギー、ｋはボルツマン定数、Ｔは絶対温度である。この式に示されるように、電流密度Ｊがより高くなるということは、ＭＴＢＦがより短くなることを意味する。よって、電流密度Ｊが高くなるほど、ヒューズ１０３は溶断し易くなる。
【００６６】
また、ｑＥａ／ｋＴの指数関数的な依存関係により、温度がより高くなるとＭＴＢＦがより短くなる。よって、温度が高くなるほど、ヒューズ１０３は溶断しやすくなる。ヒューズ１０３の温度は、主に、電流により生じたジュール熱が伝える熱エネルギーによって決まる。その熱の量は、電流値の２乗とヒューズ１０３の抵抗値との積である。また、発熱によりヒューズ１０３の加熱が減速されて、ヒューズ１０３の抵抗変化が妨げられることもある。そこで、熱を発生させる電流を瞬時にヒューズ１０３へ供給するとともに、ヒューズ１０３の抵抗変化が完了するのに要される短時間の間ヒューズに熱を保持しておくことが必要となる。例えば金属などの熱伝導材料は熱を奪い取ってしまう。一方、例えば絶縁体などの断熱材料は、比較的穏やかにヒューズから熱エネルギーを逃がすことができる。したがって、ヒューズを絶縁体層で覆った上で、金属配線とは離間した設計が好ましい。
【００６７】
このため、層間絶縁層１０２で覆われた第１のコンタクトプラグとしてヒューズ１０３を構成することにより、ヒューズ１０３を安定的に作動させることができる。なお、ヒューズ１０３は、周囲が層間絶縁層１０２で覆われている一方、上下金属配線１０１，１０６と接続しているため、５００ｎｍ以上の長さを有することが好ましい。
【００６８】
なお、ヒューズ１０３の具体的な特性は、周囲の構造によって変化する。ヒューズ１０３の具体的な構成は、上記に基づいて抵抗変化素子やその他の構成要素との関係で所望の特性が得られるように、適宜選択され得る。例えば、ヒューズ１０３として機能するコンタクトプラグ（第１のコンタクトプラグ）は、他のコンタクトプラグ（第２および第３のコンタクトプラグ１１０，１１７）より小さい断面積を有することとしてもよい。具体的には、例えば、第２および第３のコンタクトプラグ１１０，１１７は、直径２４０ｎｍの円形断面を有するのに対し、第１のコンタクトプラグであるヒューズ１０３は、一辺が７０ｎｍの矩形断面を有する構成が好適に用いられる。
【００６９】
さらに、ヒューズ１０３は、前述の通り、抵抗変化素子１０５が高抵抗状態と低抵抗状態との間を可逆的に遷移する際にはヒューズ１０３が溶断せず、不揮発性記憶素子１１が抵抗変化素子の高抵抗状態における抵抗値より高い上記の抵抗値となった際にヒューズ１０３が溶断するようなジュール熱を発生させる抵抗値を有していればよい。
【００７０】
例えば、ヒューズ１０３は、抵抗変化素子１０５の低抵抗状態における抵抗値Ｒ（ＬＲ）より小さい抵抗値Ｒ（Ｆ）を有していることが好ましい。
【００７１】
抵抗変化素子１０５および電流制御素子１１２に上記の抵抗値を有する抵抗を直列接続することにより、抵抗変化素子１０５が低抵抗化するときに流れる電流が制限されるため、抵抗変化素子１０５の絶縁破壊を有効に防止することができる。
【００７２】
ここで、抵抗変化素子１０５が高抵抗状態から低抵抗状態に遷移する際、前述のような１００ｎｓｅｃ以下という短いパルス幅の電圧パルスを印加すると、抵抗変化素子１０５に直列接続され、非線形の電流−電圧特性を有する電流制御素子１１２により瞬間的に電流が増大し、所望の電流値より大きい電流が流れるおそれがある。抵抗変化素子１０５に所望の電流値より大きい電流が流れると、所望の低抵抗状態より低い抵抗値となり、電圧パルス印加後も抵抗変化素子１０５に流れる電流が止まらなくなる場合があるため好ましくない。したがって、抵抗変化素子１０５に印加される電圧パルスを瞬間的に立ち下げる必要が生じる。このような抵抗変化素子１０５に、抵抗値が固定の抵抗を直列接続すると、当該抵抗に流れる電流の増大により抵抗変化素子１０５に印加される電圧は小さくなるため、抵抗変化素子１０５が低抵抗化するときに流れる電流が制限される。
【００７３】
したがって、上記構成によれば、ヒューズ１０３は、抵抗変化素子１０５が低抵抗化するときに電流制御を行うための直列抵抗として機能するため、別途直列抵抗を設ける必要がなくなり、製造コストを上げることなく不揮発性記憶素子１１の正常動作を安定的に達成することができる。
【００７４】
具体的には、一定の電圧をセル全体（ヒューズ１０３、電流制御素子１１２、抵抗変化素子１０５）に印加した場合における、ヒューズ１０３の抵抗値Ｒ（Ｆ）と電流制御素子１１２の抵抗値の抵抗値Ｒ（Ｄ）との和はＲ（ＬＲ）≦Ｒ（Ｆ）＋Ｒ（Ｄ）＜Ｒ（ＨＲ）を満たすことが好ましい。さらに、ヒューズ１０３は、５ｋΩ以下の抵抗値を有していることが好ましい。
【００７５】
前述の通り、本実施の形態におけるヒューズ１０３は、例えば、一辺７０ｎｍの矩形断面および５００ｎｍの長さを有し、抵抗率が０．０３Ω・ｃｍであるポリシリコンにより構成されている。さらに、ヒューズ１０３は、抵抗変化素子１０５が高抵抗状態と低抵抗状態との間を可逆的に遷移する間の電流および電圧では溶断されず、不揮発性記憶素子１１の不良時において５Ｖ程度の電圧および１５００μＡ程度の電流で溶断されるような抵抗値を有している。
【００７６】
本実施の形態において、ヒューズ１０３は、ポリシリコンで構成されている。これにより、安価かつ容易にヒューズ１０３を形成することができる。また、ポリシリコンにドープする不純物の量を変化させて、ヒューズ１０３の抵抗値を容易に変化させることができるため、仕様等に応じて最適な抵抗値を有するヒューズ１０３を形成することができる。なお、ポリシリコンは、金属と化合させてシリサイド化してもよい。すなわち、ヒューズ１０３の材料として、例えば、ＳｉＮｉ、ＳｉＣｏおよびＳｉＣｕ等を適用してもよい。
【００７７】
[製造方法]
図６〜図１０は、本実施の形態における半導体記憶装置の製造方法を示す工程図である。図６（ａ）は基板上に第１の配線を形成する工程を示す図であり、図６（ｂ）〜図８（ｈ）は第１の層間絶縁層と第１のコンタクトプラグであるヒューズを形成する工程を示す図であり、図８（ｉ）は抵抗変化素子を形成する工程を示す図であり、図９（ｊ）は第２の層間絶縁層と第２のコンタクトプラグを形成する工程を示す図であり、図９（ｋ）は電流制御素子を形成する工程を示す図であり、図９（ｌ）は第３の層間絶縁層と第３のコンタクトプラグと第３のコンタクトプラグとを形成する工程を示す図であり、図１０（ｍ）は第４のコンタクトプラグを形成する工程を示す図であり、図１０（ｎ）は第２の配線と引き出し配線とを形成する工程を示す図である。
【００７８】
図６（ａ）に示す工程では、トランジスタや下層配線などが形成されている基板１００上に、所望のマスクを用いて第１の配線１０１を形成する。
【００７９】
次に、図６（ｂ）〜図８（ｈ）に示すように、第１の層間絶縁層１０２と第１のコンタクトプラグであるヒューズ１０３を形成する工程では、第１の配線１０１を被覆するように、基板１００の全面に第１の層間絶縁層１０２を形成し、その後、第１の層間絶縁層１０２を貫通して第１の配線１０１に達するコンタクトホール（開口）を形成する。該コンタクトホールに、ポリシリコンを主成分とする充填材を埋め込むことにより、第１のコンタクトプラグであるヒューズ１０３を形成する。
【００８０】
より具体的には、ポリシリコンで構成されるヒューズ１０３の形成においては、まず、図６（ｂ）に示す工程において、第１の層間絶縁層１０２の上に第１ポリシリコン層１０３ａを成膜する。次いで第１ポリシリコン層１０３ａ上にフォトレジスト膜を成膜し、パターニングすることにより、エッチングマスク１０４を形成する。次に、図６（ｃ）に示す工程において、エッチングマスク１０４を使って第１ポリシリコン層１０３ａをエッチングし、コンタクトホールを第１ポリシリコン層１０３ａに開口して、第１の層間絶縁層１０２を露出させる。さらに、図７（ｄ）に示す工程において、第１ポリシリコン層１０３ａ上及びコンタクトホール内を含めて基板１００の主面側の全面に第２ポリシリコン層１０３ｂを成膜する。続いて、図７（ｅ）に示す工程において、第２ポリシリコン層１０３ｂをエッチングして、コンタクトホールの側壁にポリシリコンで構成されるサイドウォール１０３ｃを形成する。この後、図７（ｆ）に示す工程において、サイドウォール１０３ｃ及び第１ポリシリコン層１０３ａをマスクにして、第１の層間絶縁層１０２を貫通するコンタクトホールを開口して第１の配線１０１を露出させる。続いて、図８（ｇ）に示す工程において、ポリシリコンをコンタクトホールに充填しつつサイドウォール１０３ｃ上及び第１ポリシリコン層１０３ａ上を含む基板１００の主面側の全面に第３ポリシリコン層１０３ｄを成膜する。さらに、図８（ｈ）に示す工程において、Ｃｌ２ガスを用いて、第３ポリシリコン層１０３ｄ、サイドウォール１０３ｃ及び第１ポリシリコン層１０３ａをエッチバックし、それによって、第１の層間絶縁層１０２を貫通して第１の配線１０１に接続するポリシリコンで構成されるヒューズ１０３をコンタクトホール内に形成する。
【００８１】
次に、図８（ｉ）に示す工程において、第１の層間絶縁層１０２上にタンタル窒化物で構成される導電層、酸素不足型のタンタル酸化物で構成される抵抗変化層および白金等の貴金属で構成される導電層を順に成膜する。その後、これら３つの層をフォトリソグラフィにより作成した所定のマスクでパターニングし、それにより、ヒューズ１０３の上端面の上に位置するように、抵抗変化素子１０５の下部電極１０６、抵抗変化層１０７および上部電極１０８を形成する。酸素不足型のタンタル酸化物は、例えば、タンタルで構成されるターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで形成することができる。
【００８２】
さらに、図９（ｊ）に示す工程において、抵抗変化素子１０５を被覆するように第１の層間絶縁層１０２の全面に第２の層間絶縁層１０９を形成する。その後、第２の層間絶縁層１０９を貫通して抵抗変化素子１０５の上部電極１０８に達するコンタクトホールを形成する。その後、コンタクトホールにタングステンを主成分とする充填材を埋め込んで第２のコンタクトプラグ１１０を形成する。
【００８３】
続いて、図９（ｋ）に示す、電流制御素子１１２を形成する工程において、第２の層間絶縁層１０９上にタングステンで構成される導電層、窒化シリコンで構成される半導体層およびタンタル窒化物で構成される導電層を順に成膜する。その後、これら３つの層をフォトリソグラフィにより作成した所定のマスクでパターニングし、それにより、第３のコンタクトプラグ１１０の上端面の上に位置するように、電流制御素子１１２の下部電極１１３、半導体層１１４および上部電極１１５が形成される。
【００８４】
次に、図９（ｌ）に示す工程において、電流制御素子１１２を被覆するように第２の層間絶縁層１０９の全面に第３の層間絶縁層１１６を形成する。その後、第３の層間絶縁層１１６を貫通して電流制御素子１１２の上部電極１１５に達するコンタクトホール（開口）を形成する。その後、コンタクトホールにタングステンを主成分とする充填材を埋め込んで第３のコンタクトプラグ１１７を形成する。
【００８５】
さらに、図１０（ｍ）に示す工程において、第３の層間絶縁層１１６、第２の層間絶縁層１０９および第１の層間絶縁層１０２を貫通して第１の配線１０１に達するコンタクトホール（開口）を形成する。コンタクトホールにタングステンを主成分とする充填材を埋め込んで第４のコンタクトプラグ１１８を形成する。
【００８６】
最後に、図１０（ｎ）に示す工程において、第３の層間絶縁層１１６上に、フォトリソグラフィとパターニングにより、第３のコンタクトプラグ１１７の上端面を被覆するように第２の配線１１９を形成し、第４のコンタクトプラグ１１８の上端面を被覆するように引き出し配線１２０を形成する。
【００８７】
以上のような製造方法により、安定的に抵抗変化動作する抵抗変化型の半導体記憶装置１０を容易に実現することができる。
【００８８】
（第２の実施の形態）
図１１は、本発明の第２の実施の形態における半導体記憶装置２０を示す概略断面図である。本実施の形態における半導体記憶装置２０が第１の実施の形態の半導体記憶装置１０と異なる点は、ヒューズ１０３Ｂが抵抗変化素子１０５と電流制御素子１１２との間に位置していることである。すなわち、本実施の形態におけるヒューズ１０３Ｂは、第１の実施の形態における第２のコンタクトプラグとして機能する。さらに、本実施の形態における半導体記憶装置２０は、上記第１の実施の形態における第１のコンタクトプラグが存在せず、抵抗変化素子１０５の下部電極１０６が第１の配線１０１に直接接続されている。
【００８９】
詳しくは、抵抗変化素子１０５の下部電極１０６は、第１の配線１０１上に形成されている。また、抵抗変化素子１０５の抵抗変化層１０７および上部電極１０８とヒューズ１０３Ｂとは層間絶縁層１０２Ｂに形成された開口（メモリセルホール）内に形成されている。これにより、製造工程において、マスクの枚数を減らすことができ、製造工程自体も減らすことができる。本実施の形態のその他の構成は、第１の実施の形態と同様である。よって、第２の実施の形態において第１の実施の形態と共通する構成要素には同一の符号および名称を付して説明を省略する。
【００９０】
このような第２の実施の形態における半導体記憶装置２０の製造方法について説明する。図１２は、図１１に示す半導体記憶装置の製造方法を示す概略工程図である。
【００９１】
まず、図１２（ａ）に示す工程において、トランジスタや下層配線などが形成されている基板１００上に、所定のマスクを用いて第１の配線１０１および抵抗変化素子１０５の下部電極１０６を形成し、下部電極１０６を被覆して全面にシリコン酸化膜で構成される下部層間絶縁層１０２Ｂを形成する。その後、この下部層間絶縁層１０２Ｂを貫通して下部電極１０６接続する開口（メモリセルホール）を形成する。
【００９２】
次に、図１２（ｂ）に示す工程において、メモリセルホール内に抵抗変化層１０７のタンタル酸化物を形成する。この形成においては、例えばタンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで形成する。タンタル酸化物がメモリセルホール内に完全に充填されるまで、スパッタリングで成膜する。その後、下部層間絶縁層１０２Ｂ上の不要なタンタル酸化物をＣＭＰで除去し、メモリセルホール内にのみ抵抗変化層１０７を形成する。抵抗変化層１０７としてハフニウム酸化物を用いる場合についても、同様にハフニウムターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする反応性スパッタリングを行うことにより形成することができる。さらに、メモリセルホール内に形成された抵抗変化層１０７が下部層間絶縁層１０２Ｂと比較して選択的にエッチングされる条件でエッチバックを行う。これにより、メモリセルホール内に５０ｎｍ程度のタンタル酸化物による抵抗変化層１０７を形成するとともに、メモリセルホールに凹部を形成する。凹部の深さは６００ｎｍ程度である。
【００９３】
続いてメモリセルホールの凹部を被覆して全面にタンタル窒化物を形成し、メモリセルホール内に形成されたタンタル窒化物が下部層間絶縁層１０２Ｂと比較して選択的にエッチングされる条件でエッチバックを行う。これにより、メモリセルホール内に５０ｎｍ程度のタンタル窒化物による上部電極１０８を形成するとともに、メモリセルホールに凹部を再び形成する。このときの凹部の深さは約５００ｎｍ程度である。
【００９４】
次に、図１２（ｃ）に示す工程において、メモリセルホールの凹部にポリシリコンを充填し、ヒューズ１０３Ｂを形成する。さらに、図１２（ｄ）に示す工程において、第１の実施の形態と同様に電流制御素子１１２、コンタクトプラグ１１７および第２の配線１１９を形成する。このような製造方法によって、安定的に抵抗変化動作をする抵抗変化型の半導体記憶装置２０を容易に実現することができる。
【００９５】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【００９６】
本発明の不揮発性記憶素子および半導体記憶装置は、高速動作が可能で、しかも安定した書き換え特性を有しており、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性記憶素子および半導体記憶装置として有用である。
【符号の説明】
【００９７】
１０，２０  半導体記憶装置
１１  不揮発性記憶素子（メモリセル）
１００  基板
１０１  第１の配線
１０２  第１の層間絶縁層
１０２Ｂ  下部層間絶縁層
１０３  ヒューズ（第１のコンタクトプラグ）
１０３Ｂ  ヒューズ（第２のコンタクトプラグ）
１０３ａ  第１ポリシリコン層
１０３ｂ  第２ポリシリコン層
１０３ｃ  サイドウォール
１０３ｄ  第３ポリシリコン層
１０４  フォトレジストエッチングマスク
１０５  抵抗変化素子
１０６  抵抗変化素子の下部電極（第１の電極）
１０７  抵抗変化層
１０８  抵抗変化素子の上部電極（第２の電極）
１０９  第２の層間絶縁層
１１０  第２のコンタクトプラグ
１１２  電流制御素子
１１３  電流制御素子の下部電極（第３の電極）
１１４  半導体層
１１５  電流制御素子の上部電極（第４の電極）
１１６  第３の層間絶縁層
１１６Ｂ  上部層間絶縁層
１１７  第３のコンタクトプラグ
１１８  第４のコンタクトプラグ
１１９  第２の配線
１２０  引き出し配線
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
非線形の電流−電圧特性を有する電流制御素子と、印加される電圧パルスに基づいて低抵抗状態と当該低抵抗状態より抵抗値が高い高抵抗状態との間を可逆的に遷移する抵抗変化素子と、ヒューズとを備え、前記電流制御素子、前記抵抗変化素子及び前記ヒューズが直列接続され、前記ヒューズは、前記電流制御素子が実質的に短絡状態となったときに断絶するよう構成されている、不揮発性記憶素子。
【請求項２】
前記電流制御素子、前記抵抗変化素子および前記ヒューズは、互いに交差する第１の配線と第２の配線との立体交差部に互いに直列に接続されて形成されることにより、クロスポイント型の不揮発性記憶素子を構成する、請求項１に記載の不揮発性記憶素子。
【請求項３】
前記ヒューズは、前記抵抗変化素子の低抵抗状態における抵抗値より小さい抵抗値を有している、請求項１に記載の不揮発性記憶素子。
【請求項４】
前記ヒューズは、５ｋΩ以下の抵抗値を有している、請求項３に記載の不揮発性記憶素子。
【請求項５】
前記ヒューズは、ポリシリコンで構成されている、請求項１に記載の不揮発性記憶素子。
【請求項６】
基板と、
前記基板上に互いに平行に配設された複数の第１の配線と、前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の配線に立体交差するように形成された複数の第２の配線と、前記複数の第１の配線と前記複数の第２の配線との立体交差部のそれぞれに対応して前記第１の配線と前記第２の配線とを接続するように設けられた複数の、請求項１に記載された不揮発性記憶素子を有する不揮発性記憶素子アレイと、
を備えた、半導体記憶装置。
【請求項７】
前記抵抗変化素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とに挟まれた抵抗変化層とを備え、
前記電流制御素子は、第３の電極と、第４の電極と、前記第３の電極と前記第４の電極とに挟まれた絶縁体層または半導体層とを備え、
前記不揮発性記憶素子は、前記第１の配線と前記抵抗変化素子の前記第１の電極との間、前記抵抗変化素子の前記第２の電極と前記電流制御素子の前記第３の電極との間、および前記電流制御素子の前記第４の電極と前記第２の配線との間の少なくともいずれか１つに、互いを導通するコンタクトプラグを備えており、
前記ヒューズは、前記コンタクトプラグのうち、いずれか１つのコンタクトプラグとして構成されている、請求項６に記載の半導体記憶装置。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2010140296.tif 000016
【図２】
2010140296.tif 000017
【図１３】
2010140296.tif 000018
【図３】
2010140296.tif 000019
【図４】
2010140296.tif 000020
【図５】
2010140296.tif 000021
【図６】
2010140296.tif 000022
【図７】
2010140296.tif 000023
【図８】
2010140296.tif 000024
【図９】
2010140296.tif 000025
【図１０】
2010140296.tif 000026
【図１１】
2010140296.tif 000027
【図１２】
2010140296.tif 000028
【国際調査報告】
2010140296.tif 000029
2010140296.tif 000030