【事件の表示】
　特許第３０９３６０４号「アクティブマトリックス液晶表示装置」の請求項１に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　本件特許異議の申立てを却下する。
【理　由】
１．手続の経緯
　特許第３０９３６０４号の請求項１乃至８に係る発明についての出願は、特許法第４１条に基づく優先権主張を伴う平成７年５月１２日（優先日、平成６年６月２０日）の出願であって、平成１２年７月２８日にその特許権の設定登録がなされ、その後、セイコーエプソン株式会社より特許異議の申立てがなされ、取消の理由が通知され、その指定期間内である平成１３年８月２日に訂正請求がなされたものである。
　
２．訂正の適否についての判断
(1) 訂正の内容
　特許権者が求めている訂正の内容は、以下のとおりである。
　
ａ．訂正事項ａ
　発明の名称の記載「液晶表示装置」を「アクティブマトリクス液晶表示装置」と訂正する。
　
ｂ．訂正事項ｂ
　特許請求の範囲の記載
「【請求項１】　透明基板と、周辺駆動回路を含む単結晶半導体基板と、前記一対の基板に挟持された液晶材料と、からなる液晶表示装置において、前記周辺駆動回路内の容量手段の誘電体部に単結晶半導体上に形成した絶縁領域を用いることを特徴とする液晶表示装置。
【請求項２】　前記容量手段は、オペアンプの位相補償容量である請求項１に記載の液晶表示装置。
【請求項３】　前記容量手段は、ブートストラップ型シフトレジスタのブートストラップ容量である請求項１に記載の液晶表示装置。
【請求項４】　前記容量手段は、映像信号の保持容量である請求項１に記載の液晶表示装置。
【請求項５】　前記単結晶半導体基板は、単結晶Ｓｉ基板である請求項１ないし４のいずれか１項に記載の液晶表示装置。
【請求項６】　前記単結晶半導体基板には、データ信号配線と走査信号配線が配され、前記データ信号配線と前記走査信号配線とが交差する位置には、スイッチング素子が設けられる請求項１ないし５のいずれか１項に記載のアクティブマトリックス液晶表示装置。
【請求項７】　前記スイッチング素子は、薄膜トランジスタである請求項６に記載のアクティブマトリックス液晶表示装置。
【請求項８】　前記薄膜トランジスタは多結晶Ｓｉである請求項７に記載のアクティブマトリックス液晶表示装置。」を
「【請求項１】　透明基板と、周辺駆動回路を含む単結晶半導体基板と、前記一対の基板に挟持された液晶材料と、からなる液晶表示装置において、前記周辺駆動回路内の容量手段の誘電体部に単結晶半導体上に形成した絶縁領域を用い、前記単結晶半導体基板には、データ信号配線と走査信号配線が配され、前記データ信号配線と前記走査信号配線とが交差する位置には、スイッチング素子が設けられていることを特徴とするアクティブマトリックス液晶表示装置。
【請求項２】　前記容量手段は、オペアンプの位相補償容量である請求項１に記載のアクティブマトリックス液晶表示装置。
【請求項３】　前記容量手段は、ブートストラップ型シフトレジスタのブートストラップ容量である請求項１に記載のアクティブマトリックス液晶表示装置。
【請求項４】　前記容量手段は、映像信号の保持容量である請求項１に記載のアクティブマトリックス液晶表示装置。
【請求項５】　前記単結晶半導体基板は、単結晶Ｓｉ基板である請求項１ないし４のいずれか１項に記載のアクティブマトリックス液晶表示装置。
【請求項６】　前記スイッチング素子は、薄膜トランジスタである請求項１に記載のアクティブマトリックス液晶表示装置。」に訂正する。
　
ｃ．訂正事項ｃ
　明細書第０００１欄の記載
「【産業上の利用分野】
　本発明は、テレビ画像等の高解像度の映像表示に用いる液晶表示装置に関する。」を
「【産業上の利用分野】
　本発明は、テレビ画像等の高解像度の映像表示に用いるアクティブマトリックス液晶表示装置に関する。」と訂正する。
　
ｄ．訂正事項ｄ
　明細書第００１９欄の記載
「すなわち、本発明の液晶表示装置は、透明基板と、周辺駆動回路を含む単結晶半導体基板と、前記一対の基板に挟持された液晶材料と、からなる液晶表示装置において、前記周辺駆動回路内の容量手段の誘電体部に単結晶半導体上に形成した絶縁領域を用いることを特徴とする。」を
「すなわち、本発明の液晶表示装置は、透明基板と、周辺駆動回路を含む単結晶半導体基板と、前記一対の基板に挟持された液晶材料と、からなる液晶表示装置において、前記周辺駆動回路内の容量手段の誘電体部に単結晶半導体上に形成した絶縁領域を用い、前記単結晶半導体基板には、データ信号配線と走査信号配線が配され、前記データ信号配線と前記走査信号配線とが交差する位置には、スイッチング素子が設けられているアクティブマトリックス液晶表示装置に、特徴がある。」と訂正する。
　
(2) 訂正の目的の適否、新規事項の有無、及び、特許請求の範囲の拡張・変更の存否
　上記訂正事項ｂは、実質的に訂正前の請求項６に記載された事項を訂正前の請求項１に構成要件として付加して新たに請求項１とし、また、訂正前の請求項８を削除したものであり、実質的に訂正前の請求項６に限定するものであるから、特許請求の範囲の減縮を目的とした明細書の訂正に該当し、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、又は変更するものではない。そして、上記訂正事項ａ，ｃ及びｄは、上記訂正事項ｂと整合を図るものであるから、明りょうでない記載の釈明を目的とした明細書の訂正に該当し、いずれも新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
　
(3) むすび
　したがって、上記訂正は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定により、なお従前の例によるとされる、特許法第１２０条４第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書及び第２項の規定に適合するので、当該訂正を認める。
　
３．特許異議申立てについての判断
　上記訂正により、訂正前の請求項６に記載された事項を訂正前の請求項１に構成要件として付加して新たに請求項１とした結果、実質的に訂正前の請求項１に係る発明が削除されたこととなり、特許異議申立ての対象が存在しないので、この特許異議の申立ては、不適法な申立てであって、その補正をすることができないものである。
　したがって、本件特許異議の申立ては、特許法第１２０条の６第１項で準用する第１３５条の規定によって却下すべきものである。
　よって、結論のとおり決定する。
【異議決定日】
平成１３年８月２８日（２００１．８．２８）
【訂正の要旨】
ａ．訂正事項ａ
　発明の名称の記載「液晶表示装置」を「アクティブマトリクス液晶表示装置」と訂正する。
ｂ．訂正事項ｂ
　特許請求の範囲の記載
「【請求項１】　透明基板と、周辺駆動回路を含む単結晶半導体基板と、前記一対の基板に挟持された液晶材料と、からなる液晶表示装置において、前記周辺駆動回路内の容量手段の誘電体部に単結晶半導体上に形成した絶縁領域を用いることを特徴とする液晶表示装置。
　【請求項２】　前記容量手段は、オペアンプの位相補償容量である請求項１に記載の液晶表示装置。
　【請求項３】　前記容量手段は、ブートストラップ型シフトレジスタのブートストラップ容量である請求項１に記載の液晶表示装置。
　【請求項４】　前記容量手段は、映像信号の保持容量である請求項１に記載の液晶表示装置。
　【請求項５】　前記単結晶半導体基板は、単結晶Ｓｉ基板である請求項１ないし４のいずれか１項に記載の液晶表示装置。
　【請求項６】　前記単結晶半導体基板には、データ信号配線と走査信号配線が配され、前記データ信号配線と前記走査信号配線とが交差する位置には、スイッチング素子が設けられる請求項１ないし５のいずれか１項に記載のアクティブマトリックス液晶表示装置。
　【請求項７】　前記スイッチング素子は、薄膜トランジスタである請求項６に記載のアクティブマトリックス液晶表示装置。
　【請求項８】　前記薄膜トランジスタは多結晶Ｓｉである請求項７に記載のアクティブマトリックス液晶表示装置。」を
「【請求項１】　透明基板と、周辺駆動回路を含む単結晶半導体基板と、前記一対の基板に挟持された液晶材料と、からなる液晶表示装置において、前記周辺駆動回路内の容量手段の誘電体部に単結晶半導体上に形成した絶縁領域を用い、前記単結晶半導体基板には、データ信号配線と走査信号配線が配され、前記データ信号配線と前記走査信号配線とが交差する位置には、スイッチング素子が設けられていることを特徴とするアクティブマトリックス液晶表示装置。
　【請求項２】　前記容量手段は、オペアンプの位相補償容量である請求項１に記載のアクティブマトリックス液晶表示装置。
　【請求項３】　前記容量手段は、ブートストラップ型シフトレジスタのブートストラップ容量である請求項１に記載のアクティブマトリックス液晶表示装置。
　【請求項４】　前記容量手段は、映像信号の保持容量である請求項１に記載のアクティブマトリックス液晶表示装置。
　【請求項５】　前記単結晶半導体基板は、単結晶Ｓｉ基板である請求項１ないし４のいずれか１項に記載のアクティブマトリックス液晶表示装置。
　【請求項６】　前記スイッチング素子は、薄膜トランジスタである請求項１に記載のアクティブマトリックス液晶表示装置。」に訂正する。
ｃ．訂正事項ｃ
　明細書第０００１欄の記載
「【産業上の利用分野】
　本発明は、テレビ画像等の高解像度の映像表示に用いる液晶表示装置に関する。」を
「【産業上の利用分野】
　本発明は、テレビ画像等の高解像度の映像表示に用いるアクティブマトリックス液晶表示装置に関する。」と訂正する。
ｄ．訂正事項ｄ
　明細書第００１９欄の記載
「すなわち、本発明の液晶表示装置は、透明基板と、周辺駆動回路を含む単結晶半導体基板と、前記一対の基板に挟持された液晶材料と、からなる液晶表示装置において、前記周辺駆動回路内の容量手段の誘電体部に単結晶半導体上に形成した絶縁領域を用いることを特徴とする。」を
「すなわち、本発明の液晶表示装置は、透明基板と、周辺駆動回路を含む単結晶半導体基板と、前記一対の基板に挟持された液晶材料と、からなる液晶表示装置において、前記周辺駆動回路内の容量手段の誘電体部に単結晶半導体上に形成した絶縁領域を用い、前記単結晶半導体基板には、データ信号配線と走査信号配線が配され、前記データ信号配線と前記走査信号配線とが交差する位置には、スイッチング素子が設けられているアクティブマトリックス液晶表示装置に、特徴がある。」と訂正する。
（５４）【発明の名称】
アクティブマトリックス
（５７）【特許請求の範囲】
　【請求項１】　透明基板と、周辺駆動回路を含む単結晶半導体基板と、前記一対の基板に挟持された液晶材料と、からなるアクティブマトリックス液晶表示装置において、
　前記周辺駆動回路内の容量手段の誘電体部に単結晶半導体上に形成した絶縁領域を用い
、前記単結晶半導体基板には、データ信号配線と走査信号配線が配され、前記データ信号配線と前記走査信号配線とが交差する位置には、スイッチング素子が設けられている
アクティブマトリックス
　【請求項２】　前記容量手段は、オペアンプの位相補償容量である請求項１に記載の
アクティブマトリックス
　【請求項３】　前記容量手段は、ブートストラップ型シフトレジスタのブートストラップ容量である請求項１に記載の
アクティブマトリックス
　【請求項４】　前記容量手段は、映像信号の保持容量である請求項１に記載の
アクティブマトリックス
　【請求項５】　前記単結晶半導体基板は、単結晶Ｓｉ基板である請求項１ないし４のいずれか１項に記載の
アクティブマトリックス
　【請求項
６
１
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、テレビ画像等の高解像度の映像表示に用いる
アクティブマトリックス
　【０００２】
　【従来の技術】
　単純マトリクス型の液晶表示装置は、おのおのがストライプ状電極を有する一対の基板を、互いに電極が交差するようにマトリクス状に対向配置する液晶表示装置である。この単純マトリクス液晶表示装置は、時刻や簡単な画像表示には十分であるが時分割駆動には限界が有り、テレビ画像など高解像度の映像表示が必要になると、画素数が膨大に要求され、時分割駆動で制御することができなくなる。そこで近年、単純マトリクス方式に変わって、アクティブマトリクス方式が開発された。
　【０００３】
　アクティブマトリクス方式の液晶表示装置には、ダイオード動作するスイッチング素子を使う２端子型と、トランジスタ動作するスイッチング素子を使う３端子型の２種類のアクティブマトリクス方式がある。３端子型のアクティブマトリクス方式は、一方の基板に共通電極を設け、他方の電極に画素毎の画素電極を設け、該当画素電極毎にスイッチング素子として薄膜トランジスタ（以下「ＴＦＴ」と記す）を配し、制御する駆動方式である。
　【０００４】
　ＴＦＴはソース電極及びドレイン電極と呼ばれる２つの主電極と、ゲート電極と呼ばれる制御電極からなっているが、上記アクティブマトリクス方式では一方の主電極を信号線に、他方の主電極を画素電極に、ゲート電極を走査線に接続している。
　【０００５】
　なお、トランジスタの主電極のどちらがソース電極であるかはトランジスタの種類及び印加電圧の極性によって変わり得るため、本明細書においては表示信号線に接続した側をソース電極、画素電極に接続した側をドレイン電極とする。
　【０００６】
　図１７にアクティブマトリクス方式の液晶装置の等価回路を示す。図中１はＴＦＴ、２は走査線、３は信号線、４は画素電極、５は水平シフトレジスタ、６は垂直シフトレジスタ、７は水平シフトレジスタによって駆動される映像信号転送スイッチ、８は映像信号を一時保持するための保持容量、９は保持容量に一時保持されている映像信号を画素電極に一括転送する第二の映像信号転送スイッチである。映像信号は映像信号入力端１０からタイミングをずらして順次転送されていく。１１は信号線３のリセットスイッチである。
　【０００７】
　図１８にこのアクティブマトリクス液晶表示素子の駆動パルスタイミングを示す。映像信号は奇数行に対応する信号と偶数行に対応する信号が１フィールド期間ごとに交互に送られてくる。したがって液晶表示素子の動作としてはまず、奇数フィールドには垂直シフトレジスタ６から奇数行目の走査線（ＯＤＤ１）に走査信号を送り、奇数行目のＴＦＴ１を導通させる。その間に液晶に記録されるべき映像信号は、その映像信号に同期した水平走査パルスを出す水平シフトレジスタ５（ＯＤＤ）によって順次駆動される転送スイッチ７を介して各画素の画素電極４（２）、４（４）に映像信号が記録される。
　【０００８】
　それと同時に、映像信号に同期した水平走査パルスを出す水平シフトレジスタ５（ＥＶＥＮ）によって順次駆動される転送スイッチ７を介して保持容量８に映像信号が転送される。次に水平ブランキング期間に、リセットスイッチ１１を導通させ信号線３をいったんリセットした後に偶数行目の走査線（ＥＶＥＮ１）に走査信号を送り、偶数行目のＴＦＴ１を導通させ、同時に第二の映像信号転送スイッチ９を導通させ各画素の画素電極４（１）、４（３）に映像信号が記録される。このようにして映像信号は順次画素電極に記録されていく。
　【０００９】
　このように転送される信号電圧に対して、セルを構成する液晶分子が動くことで、別にクロスポラライザの関係で設けた偏光板の方向により、液晶セルの透過率が変化する。この様子を図１９（ａ）に示す。
　【００１０】
　図１９（ａ）で横軸に示した信号電圧値ＶＳＩＧは、用いる液晶によってその内容が異なることが知られている。たとえば、ツイストネマティック（ＴＮ）液晶を用いた場合はその値は実効電圧値（Ｖｒｍｓ）として定義される。この値の定性的な説明は、図１９（ｂ）で示す。すなわち、液晶にＤＣ成分が印加されるのを防止するため１フレーム毎にその信号電圧の極性を変えて信号を印加するが、液晶自身は図中の斜線部分で示したＡＣ電圧成分に対して動作する。したがって、実効電圧Ｖｒｍｓは１フレーム分の時間をｔＦ、液晶に転送される信号電圧をＶＬＣ（ｔ）とすると、次式で表せる。
　【００１１】
　【外１】
　この実効電圧Ｖｒｍｓが大きくなるに従って、液晶の透過率が増す。
　【００１２】
　水平方向の解像度を向上する手段として、図１７に示したように、画素の位置をたとえば０．５画素分ずらして配置する方法がある。こうすることで、たとえば奇数行のある画素とその隣の画素の間を水平方向の感覚で見ていくと、偶数行の画素が埋めていることになり、見かけ上水平解像度が向上する。このとき、図２０のタイミング図で示すように、奇数行と偶数行の画素の空間的なずれに合わせて奇数行と偶数行とで水平走査パルスのタイミングをずらす必要がある。
　【００１３】
　また一般に液晶表示装置は先に述べたように液晶にＤＣ成分が印加されて液晶が焼き付くのを防ぐために信号電圧の極性を変えて印加される。極性の切替時には液晶セルの透過率に若干の変化が生じ、例えば１／３０秒周期ではこの変化が人間に認識されてしまい明るさのちらつき、フリッカとなる。上記で説明したような、奇数行と偶数行とに同じ映像信号を書き込む二線同時駆動法をとることで映像信号の極性反転周期を二分の一の１／６０秒ごとにし、フリッカを抑制することができる。
　【００１４】
　【発明が解決しようとしている課題】
　従来の液晶表示装置は一般に石英やガラス上に形成した多結晶シリコンや非晶質シリコンＴＦＴを用いて構成しているため、先に述べたような保持容量を形成する場合にも、多結晶シリコンや非晶質シリコン上の絶縁膜を用いて形成されていた。
　【００１５】
　しかしながら、多結晶シリコンは表面の凹凸が大きくその上に形成する絶縁膜もまた凹凸が大きく局所的に膜厚がばらついて絶縁耐圧が低くなり、信頼性が低下し歩留りが低下するという問題点があった。また絶縁膜の耐圧を確保するために絶縁膜厚を厚くすると、必要な保持容量値を得るための面積が増大しチップサイズが大きくなりコストが増大するという問題点があった。
　【００１６】
　また非晶質シリコン上の絶縁膜は一般にＣＶＤ（化学気層成長）法による堆積により形成される。しかし、ＣＶＤ法による絶縁膜はピンホール欠陥が多く、多結晶シリコン上の絶縁膜の場合と同様に絶縁耐圧が低くなり信頼性が低下し歩留りが低下する、絶縁膜の耐圧を確保するために絶縁膜厚を厚くするとチップサイズが大きくなりコストが増大するという問題点があった。
　【００１７】
　また、単結晶基板上にトランジスタを形成して液晶表示装置を構成する構造も提案されているが、一般にシリコン単結晶基板は可視光に対して不透明であるため反射型の液晶表示装置に用途が限定されてしまい、現在パーソナルコンピュータやテレビなどで広く使われている透過型の液晶表示装置には用いることができなかった。
　【００１８】
　【課題を解決するための手段】
　本発明は、画素スイッチング素子を非晶質シリコン、または多結晶シリコン、または単結晶シリコンで形成し、かつ映像信号を一時保持する保持容量を単結晶シリコン上に形成する絶縁層を誘電体層として用いることにより、前記問題点を解決するものである。
　【００１９】
　すなわち、本発明の液晶表示装置は、透明基板と、周辺駆動回路を含む単結晶半導体基板と、前記一対の基板に挟持された液晶材料と、からなるアクティブマトリックス液晶表示装置において、記周辺駆動回路内の容量手段の誘電体部に単結晶半導体上に形成した絶縁領域を用い
、前記単結晶半導体基板には、データ信号配線と走査信号配線が配され、前記データ信号配線と前記走査信号配線とが交差する位置には、スイッチング素子が設けられているアクティブマトリックス液晶表示装置に、特徴がある。
　【００２０】
　本発明の容量を構成する誘電体はシリコン酸化膜はもちろん、シリコン窒化膜やＯＮＯ（ＯＸＩＤＩＺＥＤ　ＮＩＴＲＩＤＥＤ　ＯＸＩＤＥ）膜などを用いてもよい。また、本発明は透過型の液晶表示装置にはもちろん液晶の下部の透明電極を光反射する金属電極に置き換え、画素の下部のシリコン基板を削らなければ、反射型の液晶表示装置に適用できるのは言うまでもない。
　【００２１】
　本発明の液晶表示装置の周辺駆動回路の容量手段の容量は、５ｐＦ〜２５ｐＦになる。
　【００２２】
　本発明の容量手段は、オペアンプの位相補償容量、ブートストラップ型シフトレジスタのブートストラップ容量、映像信号の保持容量などとして使うことができる。また、本発明の半導体基板は、単結晶Ｓｉ基板であることが望ましい。さらに、本発明の液晶表示装置は、特に、各画素にスイッチング素子を備える、アクティブマトリックス型のとき大きな効果をもたらす。このスイッチング素子は、薄膜トランジスタであることが望ましく、単結晶Ｓｉ、多結晶Ｓｉ、非晶質Ｓｉのいずれで、形成してもよい。
　【００２３】
　【実施例】
　（実施例１）
　図１は本発明の特徴をもっとも良く表す図面であり、アクティブマトリックス液晶表示装置の断面構造を示す。同図において、４０１は薄膜トランジスタのゲート電極、４０２は単結晶シリコン、多結晶シリコン、非晶質シリコンなどからなる半導体層で薄膜トランジスタのチャネル領域となる。４０３はソース電極、４０４はドレイン電極である。４０５は層間絶縁層、４０６は単結晶シリコン基板、４０７は配向膜、４０８は液晶材、４０９は対向透明電極、４１０は層間膜、４１１は遮光層、４１２はカラーフィルタ層である。モノクロ表示パネルの場合にはこのカラーフィルタ層は存在しない。４１３は対向透明基板である。４１４は単結晶シリコン基板中に形成した基板と逆導電型の半導体拡散層でトランジスタのチャネル領域となる。
　【００２４】
　４１５はゲート電極で本実施例では薄膜トランジスタゲート電極４０１と同一工程で形成しているがこれに限るものではない。ゲート電極４１５とチャネル領域４１４の間とは絶縁層を介して対向している。４１６、４１７は単結晶基板中に形成したトランジスタのソース、ドレイン電極である。４１８は半導体拡散領域４１４の電極である。４１９は透明画素電極でありドレイン電極４０４に接続する。４２０は画素電極部の電荷を保持するための蓄積容量を形成する蓄積容量共通電極であり、画素電極４１９との間に蓄積容量を構成する。図１の等価回路図では省略している。
　【００２５】
　本実施例では単結晶シリコン基板中に形成した単結晶トランジスタのゲート電極４１５とチャネル領域４１４の反転層との間に形成される誘電体を使用して映像信号の保持容量とする。この誘電体は、シリコン酸化物で形成されている。映像信号はゲート電極４１５に保持され所望のタイミングで画素電極に記録される。また画素領域は層間絶縁層４０５上に形成した薄膜トランジスタとそのドレイン電極と接続する透明画素電極４１９とからなる。画素領域下部の単結晶シリコン基板は図１に示したようにエッチング除去され可視光に対して透明化される。
　【００２６】
　以上のように、保持容量を単結晶基板上に形成した絶縁膜を誘電体層として用いて構成し、画素領域部は層間絶縁層上に薄膜トランジスタと透明電極を形成し、その下部のシリコン基板層をエッチング除去することで透明化する構造を取ることで、信頼性の高い保持容量を有する透過型の液晶表示装置を実現することができる。例えば単結晶シリコン上の酸化膜の絶縁耐圧は約３ＭＶ／ｃｍあり、本液晶表示装置を１２Ｖで動作させる場合、酸化膜厚を４００Å以上に設定すれば十分な絶縁耐圧が確保できる。それに対し、多結晶シリコンや非結晶シリコン上の絶縁膜は上記で述べた理由により１０００Å程度の膜厚が必要である。そのため、本発明と同等の保持容量を形成しようとすると２．５倍の面積が必要であり、チップサイズの増大を招いていた。
　【００２７】
　図２から図９は、この構造を実現するための製法の模式説明図である。
　【００２８】
　図２（ａ）は、ｎ型のＳｉ基板にｐ型のウェルを作製する図である。基板上の形成した酸化膜にレジストを使ってマスクし、ボロンイオンを注入してｐ型ウェルを作製する。図２（ｂ）は、ＬＯＣＯＳ（素子間分離のための酸化膜）形成用のレジストを貼りつける工程を示す。表面酸化後ＳｉＮ（酸化窒化膜）を表面に堆積させて、パターニングする。
　【００２９】
　図３（ａ）は、ＬＯＣＯＳを形成した図を示す。ＳｉＮを除去した領域に４００ｎｍ〜１５００ｎｍの厚さの酸化膜ができるように１０００〜１１００℃でＷｅｔ酸化する。図３（ｂ）は、表面にＳｉＮを形成する工程を示す。熱ＣＶＤでＳｉＮ膜を５０ｎｍ〜３００ｎｍ堆積させる。このＳｉＮ膜はなくとも良い。図３（ｃ）は、表面に画素ＴＦＴとなるポリシリコンを形成する図を示す。多結晶Ｓｉを５０ｎｍ〜４００ｎｍ堆積させて、パターニングし、ＴＦＴのソース・ドレインコンタクト領域を形成する。その後、ＴＦＴのチャネルとなるポリシリコンを１０ｎｍ〜１００ｎｍ堆積させる。
　【００３０】
　図４（ａ）は、ｐ型イオンを注入することにより、ｎ型のＴＦＴのしきい値を調整する工程を示す。１０１２〜１０１４ｃｍ−３のイオン密度で、イオン注入を行う。図４（ｂ）は、ＴＦＴの上面以外の多結晶Ｓｉを取り除く工程を示す。図４（ｃ）は、ＴＦＴの下面以外の窒化膜を除去し、周辺回路のみを露出させる工程を示す。
　【００３１】
　図５（ａ）は、ゲート電極用の多結晶Ｓｉを形成する工程を示す。図５（ｂ）は、ゲート電極をパターニングする工程を示す。本工程により、画素ＴＦＴのゲート、周辺回路の単結晶トランジスタのゲート、及び容量素子の上部電極が同時に形成できる。
　【００３２】
　図６（ａ）は、ＴＦＴと周辺回路部にイオン注入をし、ソース領域と、ドレイン領域を形成させる工程を示す。ソースドレインは耐圧向上のためオフセット構造、ＬＤＤ構造、ＤＤＤ構造などを用いても良い。図６（ｂ）は、層間膜の形成を示す。ＣＶＤでＰＳＧ膜を堆積し、そこにコンタクトホールを形成する。
　【００３３】
　図７（ａ）は、引き出し電極をなるＡｌ−Ｓｉを堆積させる工程を示す。図７（ｂ）は、層間絶縁膜を形成する工程を示す。図７（ｃ）は、裏面くりぬき工程を示す。表面に保持用レジストを塗布した後、裏面にもレジスト塗布・パターニングして、レジストをマスクにして基板裏面をエッチング除去する。エッチングはシリコン酸化膜に到達するまで行う。
　【００３４】
　図８（ａ）は、ＴＦＴの遮光用のＴｉＮをＴＦＴの上面に堆積させる工程を示す。図８（ｂ）は、ＩＴＯなどで透明画素電極を形成する図を示す。前記遮光用のＴｉＮとＩＴＯとで画素の保持容量を形成できる。
　【００３５】
　図９は、以上の基板を共通電極を持つ対向基板と組み合わせて完成した液晶表示装置の断面図を示す。
　【００３６】
　このような製法で、画像表示部のスイッチング素子として、ＴＦＴ（薄膜トランジスタ）を使用しながら、周辺駆動回路のトランジスタや容量素子などを単結晶シリコンで形成することができる。
　【００３７】
　本実施例では単結晶トランジスタのチャネル部の反転層を容量に用いた例について説明したが本発明はもちろんこれに限るものではない。半導体拡散層４１４の電極４１８とゲート電極４１５との間でゲート電極下のシリコン層が蓄積状態となるバイアス条件下で使用してもよい。また、ゲート電極下のシリコン層に高濃度の拡散層を形成しシリコン層を蓄積状態にして保持容量の一方の電極として用いても良い。
　【００３８】
　図１０は本実施例の等価回路図である。この等価回路図では、本発明映像信号の保持容量は、８である。また本実施例では各部スイッチについてＮ型ＭＯＳトランジスタを用いて説明してきたが、本発明はこれに限るものではなく、Ｐ型ＭＯＳトランジスタやＣＭＯＳトランジスタを用いても同様の効果が得られることは言うまでもない。特にＣＭＯＳトランジスタを用いた場合はスイッチのゲート容量による信号線３のフラレを低減するためにダミーのスイッチを設けフラレを相殺することが液晶にＤＣ電圧が印加されるのを防ぐために有効である。
　【００３９】
　（実施例２）
　実施例２では、実施例１の構成に加えて、透明電極（ＩＴＯ）を電極、Ｓｉ窒化膜もしくは酸化膜を誘電体とした第２の保持容量を形成している。図１１は実施例２の特徴をもっとも良く表す図である。同図において６０１は蓄積容量共通電極４２０と同一工程で形成される電極である。同図では省略しているが保持容量の電極４１５と接続されている。６０２は画素電極４１９と同一工程で形成される電極であり、同図に示したように保持容量のドレイン電極４１６と接続している。同図では省略しているがソース電極４１７、電極４１８と接続しておいても良い。以上の構成により電極６０１と電極６０２との間に上記の保持容量と並列に第二の保持容量が形成される。
　【００４０】
　本実施例では単結晶上の絶縁膜を使用した保持容量の上に画素部の蓄積容量と同一工程で形成する第二の保持容量を積層することで製造工程及びチップサイズを増すことなく保持容量値を増すことができる。または所望の保持容量を設けるのに必要な面積を減らしチップサイズを更に縮小することができる。例えば電極６０１と電極６０２との間の層間膜厚が１０００Åで形成すると第一実施例の保持容量の約７０％の面積で同等の保持容量値を確保できる。
　【００４１】
　また、本実施例では画素部の蓄積容量と同一構造で第二の保持容量を形成しているがこれに限るものではなく、例えばゲート電極上に新たに多結晶シリコンなどの電極層を形成して第二の保持容量をしてもチップサイズの縮小という本実施例の効果はなんら変わるものではない。
　【００４２】
　（実施例３）
　実施例３では、保持容量を形成する代わりにアンプを設け、アンプのゲート容量に映像信号を保持しそれをアンプでバッファもしくは増幅して画素に転送するものである。図１２本実施例３の特徴を最も良く表す図である。同図において７０１はアンプである。図１３にこのアンプの一例を示す。同図において８０１は信号入力端子で映像信号転送スイッチ７と接続する。８０２は出力端子であり第二の映像信号転送スイッチ９と接続する。８０３は負荷抵抗、８０４はＭＯＳ（ＭＥＴＡＬ　ＯＸＩＤＥ　ＳＩＬＩＣＯＮ）トランジスタ、８０５は電源端子、８０６は接地端子であり、以上でソースフォロワアンプを構成している。
　【００４３】
　前記の実施例のように保持容量に保持した映像信号を所定のタイミングで画素に転送する構成では映像信号は保持容量と信号線の容量との容量分割で読み出されるため、読み出しゲインを確保するために信号線容量に対して保持容量の大きさを大きくする必要があった。本実施例では信号の読み出しゲインはアンプの構成で一意に決まるので信号を保持するＭＯＳトランジスタ８０４のゲート部の面積を前記実施例に比べて小さくすることができ、信頼性が一段と向上する。
　【００４４】
　本実施例では抵抗負荷型のソースフォロワアンプを例に説明したがこれに限るものではなく、定電流負荷型のソースフォロワアンプや差動増幅型アンプなどで構成しても同様の効果が得られることは言うまでもない。
　【００４５】
　（実施例４）
　実施例４は本発明を液晶表示装置の駆動回路に応用し、ブーストストラップ型シフトレジスタに適用した例である。図１４は、ブーストストラップ型シフトレジスタの回路を示す。図１４において、１０１は駆動トランジスタ、１０２はプリチャージトランジスタ、１０３は第１の駆動パルスを伝える第１のクロック線、１０４は第２の駆動パルスを伝える第２のクロック線、１０５は容量素子、１０６はスタートパルス入力端、１０９はシフトレジスタの出力端子、１１０は駆動トランジスタ１０１のゲート線をＧＮＤに落とすリセットトランジスタである。
　【００４６】
　本実施例の動作を図１５に示した駆動パルスタイミング図を用いて説明する。図１５において、スタートパルスが端子１０６よりシフトレジスタ第１段の駆動トランジスタ１０１のゲートに印加され、駆動トランジスタ１０１がオンする。次に第１の駆動パルスが第１のクロック線１０３より印加されると、出力１０９（１）にシフトパルスが出力されると同時に次段の駆動トランジスタのゲートがプリチャージトランジスタ１０２を通してプリチャージされる。以下、駆動パルスが交互に印加されると、順次出力端子１０９（２），１０９（３）…にシフトパルスが出力されていく。
　【００４７】
　この時、駆動トランジスタ１０１のゲートチャージをアシストする、容量１０５に本発明を適用することで、ノイズの少ない信号を各画素に転送することができる。また、容量１０５も、容易に形成できる。
　【００４８】
　（実施例５）
　実施例５は本発明を液晶表示装置内のモニタ回路に応用した例である。図１６はモニタ回路を含めて、液晶表示装置の回路を示す。同図において１００１はモニタアンプで、たとえばオペアンプ（演算増幅回路）、１００２はオペアンプの位相補償容量、１００３はモニタ出力端子である。
　【００４９】
　液晶表示装置内にモニタを設けることで各部に所望の信号が書き込まれているかを電気的に確認することができる。このモニタは信頼性も高い。また、モニタアンプの位相補償用容量は本発明の構成により容易に形成することができる。
　【００５０】
　また、本実施例では信号入力端１０にモニタアンプを接続した場合を例にとって説明したが、それに限るものではなく、信号線、ゲート線、シフトレジスタ、画素、等のモニタ回路にも応用できることはいうまでもない。
　【００５１】
　【発明の効果】
　映像信号を一時保持する保持容量は単結晶シリコン上に形成された絶縁層を誘電体層として用いるので、小さくて大きな保持容量を作製することができる。この結果、本発明を用いた液晶表示装置は、高解像度が得られ、フリッカを抑制した高い信頼性を持った装置になる。ひいては、本発明により、高画質の液晶テレビジョン、液晶プロジェクタテレビ、液晶ビューファインダ、液晶ヘッドマウントディスプレイ、コンピュータディスプレイなどを実現することができる。
【図面の簡単な説明】
　【図１】
　実施例１の模式断面図
　【図２】
　実施例１の製法の説明図
　【図３】
　実施例１の製法の説明図
　【図４】
　実施例１の製法の説明図
　【図５】
　実施例１の製法の説明図
　【図６】
　実施例１の製法の説明図
　【図７】
　実施例１の製法の説明図
　【図８】
　実施例１の製法の説明図
　【図９】
　実施例１の製法の説明図
　【図１０】
　実施例１の液晶表示装置の等価回路図
　【図１１】
　実施例２の模式断面図
　【図１２】
　実施例３の等価回路図
　【図１３】
　実施例３の等価回路図
　【図１４】
　ブーストストラップ型シフトレジスタの回路図
　【図１５】
　ブーストストラップ型シフトレジスタの駆動パルスタイミング図
　【図１６】
　モニタ回路を含む液晶表示装置の回路図
　【図１７】
　液晶表示装置の等価回路図
　【図１８】
　液晶表示装置の駆動タイミング図
　【図１９】
　液晶表示装置の透過率変化図と動作説明図
　【図２０】
　液晶表示装置の駆動タイミング図
　【符号の説明】
　４０１　ゲート電極
　４０２　チャンネル領域
　４０３　ソース電極
　４０４　ドレイン電極
　４０５　層間絶縁層
　４０６　単結晶基板
　４０７　配向膜
　４０８　液晶材料
　４０９　対向透明電極
　４１０　層間層
　４１１　遮光層
　４１２　カラーフィルタ層
　４１３　対向透明基板
　４１４　単結晶Ｓｉのチャンネル領域
　４１５　ゲート電極
　４１６　ソース電極
　４１７　ドレイン電極
　４１８　電極
　４１９　透明画素電極
　４２０　蓄積容量