(57)【要約】  電圧駆動型のスイッチング素子（１）を駆動するゲート駆動回路（１０）において、ターンオン時にゲート抵抗（３ａ）を介してゲート端子に流れるゲート電流ｉgを、電流制限値ＩＬを上限値として制限する電流制限回路（６）を設ける。電流制限値ＩＬは、スイッチング素子（１）のターンオン時にミラー効果が生じる期間のゲート電流値Ｉ２より高く、電流制限回路（６）による制限がない場合のターンオン時に主電流が流れ始める時点のゲート電流値Ｉ１より低く設定される。そして、スイッチング素子１のターンオン時に、スイッチング素子１のコレクタ電流の流れ始めの変化を緩やかにして、高周波ノイズを低減する。
2010134276.tif 000002
【特許請求の範囲】
【請求項１】
電圧駆動型の電力用半導体スイッチング素子を駆動するゲート駆動回路において、
上記電力用半導体スイッチング素子のゲート端子に一端が接続されたゲート抵抗と、上記ゲート端子に上記ゲート抵抗を介してゲート電流を流し込むための直流電圧源と、上記ゲート抵抗の他端と上記直流電圧源との間に接続され、上記電力用半導体スイッチング素子のターンオンを制御するスイッチと、上記ゲート電流を制限する電流制限回路とを備え、
上記電流制限回路は、上記電力用半導体スイッチング素子のターンオン時の上記ゲート電流を所定の上限値で制限するものであるゲート駆動回路。
【請求項２】
上記電流制限回路における上記所定の上限値は、上記電力用半導体スイッチング素子のターンオン時にミラー効果が生じる期間のゲート電流値より高く、該電流制限回路による制限がない場合のターンオン時に主電流が流れ始める時点のゲート電流値より低く設定されるものである請求項１に記載のゲート駆動回路。
【請求項３】
上記電流制限回路は、
上記直流電圧源と上記ゲート抵抗との間に直列接続され、
上記直流電圧源がエミッタに接続された第１のＰＮＰバイポーラトランジスタと、
該第１のＰＮＰバイポーラトランジスタの上記エミッタとベースとの間に接続された抵抗と、
上記第１のＰＮＰバイポーラトランジスタの上記ベースと上記抵抗との接続点がエミッタに、上記第１のＰＮＰバイポーラトランジスタのコレクタがベースに、上記ゲート抵抗がコレクタにそれぞれ接続されると共に、上記スイッチへの制御信号に基づく電圧信号が該ベースに接続される第２のＰＮＰバイポーラトランジスタとを備えるものである請求項１または２に記載のゲート駆動回路。
【請求項４】
上記電流制限回路は、
上記電力用半導体スイッチング素子の第１の主電極と該ゲート駆動回路の基準電位端子との間に直列接続され、
上記基準電位端子がエミッタに接続された第１のＮＰＮバイポーラトランジスタと、
該第１のＮＰＮバイポーラトランジスタの上記エミッタとベースとの間に接続された抵抗と、
上記第１のＮＰＮバイポーラトランジスタの上記ベースと上記抵抗との接続点がエミッタに、上記第１のＮＰＮバイポーラトランジスタのコレクタがベースに、上記電力用半導体スイッチング素子の上記第１の主電極がコレクタにそれぞれ接続されると共に、上記スイッチへの制御信号に基づく電圧信号が該ベースに接続される第２のＮＰＮバイポーラトランジスタとを備えるものである請求項１または２に記載のゲート駆動回路。
【請求項５】
上記電力用半導体スイッチング素子は、シリコンよりもバンドギャップが広い非Ｓｉ半導体材料から成るものである請求項１または２に記載のゲート駆動回路。  
【請求項６】
上記非Ｓｉ半導体材料は、炭化珪素、窒化ガリウム系材料、又はダイヤモンドのいずれかである請求項５に記載のゲート駆動回路。  
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電圧駆動型の電力用半導体スイッチング素子を駆動するゲート駆動回路に関するものである。
【背景技術】
【０００２】
従来のゲート駆動回路は、リカバリ電流の小さいＳｉＣダイオードを並列接続したＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）のスイッチング回路で、ターンオン時の素子損失、リカバリ時のダイオード損失を低減しながら、リンギングなどによるノイズを低減するために、ＩＧＢＴのゲート電圧、コレクタ電圧を検出し、その検出値に基づいてゲート駆動電圧を数段階に可変する（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−９２６６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このようなゲート駆動回路では、容量成分によって構成されるＩＧＢＴのゲート−エミッタ間容量を、ターンオン時にゲート抵抗を通して一定電圧で充電する。このため、ゲート閾値電圧を超えるときのゲート電圧の変化が、その後の電圧変化よりも急峻になり、コレクタ電流の流れ始めの変化が急峻になる。これにより、コレクタ電流の時間変化と寄生のインダクタンスとの積で低下するコレクタ−エミッタ間の電圧も急峻に変化し、それにより発生するノイズが大きいものであった。このように、高速スイッチングによるスイッチングの損失低減と低ノイズ化との双方を実現するのは困難であった。【０００５】
この発明は、上記のような問題点を解消するために成されたものであって、電力用半導体スイッチング素子の高速スイッチングによるスイッチングの損失低減を図りつつ、ターンオン時の低ノイズ化を実現できるゲート駆動回路を提供するものである。
【課題を解決するための手段】
【０００６】
この発明によるゲート駆動回路は、電圧駆動型の電力用半導体スイッチング素子を駆動するゲート駆動回路において、上記電力用半導体スイッチング素子のゲート端子に一端が接続されたゲート抵抗と、上記ゲート端子に上記ゲート抵抗を介してゲート電流を流し込むための直流電圧源と、上記ゲート抵抗の他端と上記直流電圧源との間に接続され、上記電力用半導体スイッチング素子のターンオンを制御するスイッチと、上記ゲート電流を制限する電流制限回路とを備える。そして、上記電流制限回路は、上記電力用半導体スイッチング素子のターンオン時の上記ゲート電流を所定の上限値で制限するものである。
【発明の効果】
【０００７】
この発明によると、電力用半導体スイッチング素子のターンオン時のゲート電流が所定の上限値で制限されるため、コレクタ電流の流れ始めの変化が緩やかになり、高周波ノイズが低減する。これにより、電力用半導体スイッチング素子の高速、低損失なスイッチングにおいて、低ノイズ化を実現できる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１によるゲート駆動回路の構成と、ゲート駆動回路を適用したスイッチング回路の構成を示す図である。
【図２】この発明によるゲート駆動回路を適用した電力変換システムを示す回路図である。
【図３】この発明の実施の形態１による電流制限回路の構成を示す図である。
【図４】この発明の実施の形態１によるＩＧＢＴのターンオンスイッチング波形を比較例と共に示した波形図である。
【図５】ＩＧＢＴの伝達特性を示す特性図である。
【図６】台形波による電圧波形と高周波成分を含まない電圧波形とを示す図である。
【図７】この発明の実施の形態２によるゲート駆動回路の構成を示す図である。
【図８】この発明の実施の形態２による電流制限回路の構成を示す図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
以下、この発明の実施の形態１によるゲート駆動回路を図に基づいて説明する。
図１（ａ）は、この発明の実施の形態１によるゲート駆動回路の構成を示す図であり、図１（ｂ）は、ゲート駆動回路を適用した電力用半導体スイッチング素子によるスイッチング回路の基本形としてのハーフブリッジ回路の構成を示す。
ここでは、ゲート駆動回路が駆動する電圧駆動型の電力用半導体スイッチング素子としてＳｉ半導体から成るＩＧＢＴ１を用いているが、ＩＧＢＴ１に限るものではなく、ＭＯＳＦＥＴなど他の電圧駆動型の電力用半導体スイッチング素子でも良い。なお、ＩＧＢＴ１には、ダイオード２が逆並列に接続されている。
【００１０】
図１（ｂ）に示すハーフブリッジ回路１１は、ＩＧＢＴ１とダイオード２とゲート駆動回路１０との組み合わせを２組と、直流電圧源８とを備え、主回路内に存在する寄生インダクタンスＬsを図示している。このようなハーフブリッジ回路１１は、各種電力変換器に用いることが可能で、例えば図２に示す電力変換システムにおいて、系統電源１３からの交流電力を整流回路１４にて整流した後に、モータ負荷１５等に出力する交流電力に変換する３相インバータ回路１２の１相分を構成する。
【００１１】
ゲート駆動回路１０は、図１（ａ）に示すように、ＩＧＢＴ１のゲート端子に一端が接続されたゲート抵抗３ａ、３ｂと、ＩＧＢＴ１のターンオンを制御するスイッチであるＭＯＳＦＥＴ４ａと、ＩＧＢＴ１のターンオフを制御するスイッチであるＭＯＳＦＥＴ４ｂと、ゲート端子に正のゲートバイアス電圧を与える直流電圧源５ａと、ゲート端子に負のゲートバイアス電圧を与える直流電圧源５ｂとを備える。また、ＩＧＢＴ１のターンオン時のゲート電流ｉgを制限する電流制限回路６と、ゲート駆動回路１０に入力されるスイッチング指令信号、例えばＰＷＭ信号に基づいてＭＯＳＦＥＴ４ａ、４ｂおよび電流制限回路６に制御信号を出力する制御回路７とを備える。ＭＯＳＦＥＴ４ａおよび電流制限回路６は、ゲート抵抗３ａと直流電圧源５ａとの間に直列に接続され、ＭＯＳＦＥＴ４ｂは、ゲート抵抗３ｂと直流電圧源５ｂとの間に直列に接続される。
なお、ＩＧＢＴ１の第１の主電極となるエミッタ端子１ａは、ゲート駆動回路１０の基準電位端子９に接続される。
【００１２】
ＰＷＭ信号に従ってＩＧＢＴ１をターンオンさせるときは、制御回路７からの制御信号を入力信号としてＭＯＳＦＥＴ４ａがオンし、電流制限回路６にて制限されるゲート電流ｉgが、直流電圧源５ａからゲート抵抗３ａを介してＩＧＢＴ１のゲート端子に流れ込んでゲート端子を充電し、さらにＩＧＢＴ１のエミッタ端子１ａからゲート駆動回路１０のグランドに流れる。
また、ＩＧＢＴ１をターンオフさせるときは、制御回路７からの制御信号によりＭＯＳＦＥＴ４ｂをオンさせ、ゲート抵抗３ｂを介してＩＧＢＴ１のゲート端子を放電させる。ＩＧＢＴ１のノイズ耐性を上げるために、直流電圧源５ｂによってＩＧＢＴ１のゲート端子に負のゲートバイアス電圧を与えている。
【００１３】
電流制限回路６の一例の構成を図３に示す。
図に示すように、電流制限回路６は、第１のＰＮＰバイポーラトランジスタ２０と、第１のＰＮＰバイポーラトランジスタ２０のエミッタ・ベース間に接続された抵抗１６と、ダイオード１８が逆並列接続された第２のＰＮＰバイポーラトランジスタ１７と、抵抗１９とを備える。そして、第１のＰＮＰバイポーラトランジスタ２０のエミッタは直流電圧源５ａに接続され、第２のＰＮＰバイポーラトランジスタ１７のエミッタ、ベース、コレクタは、第１のＰＮＰバイポーラトランジスタ２０のベースと抵抗１６との接続点、第１のＰＮＰバイポーラトランジスタ２０のコレクタ、ゲート抵抗３ａ（この場合、ＭＯＳＦＥＴ４ａを介して）にそれぞれ接続される。そして、制御回路７からの制御信号（電圧信号）が第２のＰＮＰバイポーラトランジスタ１７のベースに接続され、電流制限回路６はターンオン時のゲート電流ｉgを所定の上限値で制限する。この電流制限回路６による所定の上限値は、この場合、第１のＰＮＰバイポーラトランジスタ２０のベース−エミッタ間電圧を抵抗１６で割った値である。
【００１４】
ＩＧＢＴ１がターンオンする時、制御回路７からロー電圧信号である制御信号が電流制限回路６に入力されると、抵抗１９を介して第２のＰＮＰバイポーラトランジスタ１７のベース電流が流れる。これにより、第２のＰＮＰバイポーラトランジスタ１７は導通状態になり、ＩＧＢＴ１のゲート端子へ流れるゲート電流ｉgが、抵抗１６、第２のＰＮＰバイポーラトランジスタ１７を通って流れる。
ゲート電流ｉgが増加し、抵抗１６の電圧降下が第１のＰＮＰバイポーラトランジスタ２０のベース−エミッタ間電圧を超えると、第１のＰＮＰバイポーラトランジスタ２０は導通する。これにより、第２のＰＮＰバイポーラトランジスタ１７のベース−エミッタ間は短絡して第２のＰＮＰバイポーラトランジスタ１７は遮断される。このような動作を繰り返し、電流制限回路６を流れるゲート電流ｉgは、第１のＰＮＰバイポーラトランジスタ２０のベース−エミッタ間電圧を抵抗１６で割った値を上限値として制限される。
【００１５】
この実施の形態によるゲート駆動回路１０を用いたＩＧＢＴ１のターンオンスイッチング波形を図４に示す。ゲート−エミッタ間電圧であるゲート電圧ＶＧＥを図４（ａ）に、ゲート電流ｉgを図４（ｂ）に、主電流であるコレクタ電流ｉcを図４（ｃ）に、コレクタ−エミッタ間電圧ＶＣＥを図４（ｄ）に、それぞれ示す。なお、比較例として、電流制限回路６を備えずゲート電流ｉgを制限しない場合（以下、比較例３０と称す）による各波形を、３０ａ〜３０ｄの破線で示した。この比較例３０において、電流制限回路６以外の構成は、この実施の形態と同じものとする。
【００１６】
まず、ゲート電流を制限しない比較例３０でのスイッチング動作について、図４内のゲート電圧３０ａ、ゲート電流３０ｂ、コレクタ電流３０ｃ、コレクタ−エミッタ間電圧３０ｄの各波形に基づいて以下に説明する。
比較例３０において、直流電圧源５ａからゲート抵抗３ａを介してＩＧＢＴ１のゲート端子を充電するターンオン時には、最初に大きなゲート電流が流れてゲート電圧が急峻に上昇する。時刻ｔ１において、ゲート電圧がゲート閾値電圧Ｖthに達すると、コレクタ電流が流れ始め、コレクタ−エミッタ間電圧が下降し始める。その後ゲート電圧の上昇と共にゲート電流が低下して行き、ゲート電圧の上昇も緩やかになる。続いてミラー効果により所定期間、ゲート電圧が一定となる。
【００１７】
時刻ｔ１において、コレクタ電流の流れ始めの変化は急峻で、コレクタ電流の時間変化と寄生のインダクタンスＬsとの積で低下するコレクタ−エミッタ間電圧も急峻に変化する。この時点のゲート電流値を第１のゲート電流値Ｉ１とする。次いで、時刻ｔ２において、ＩＧＢＴ１がコレクタ−エミッタ間電圧を保持できなくなる瞬間と、ＩＧＢＴ１に逆並列接続されるダイオード２のリカバリ電流のピークが重なり、コレクタ電流の電流値もピークとなる。
【００１８】
次に、この実施の形態によるゲート駆動回路１０を用いたスイッチング動作について説明する。この場合、ゲート電流ｉgは、電流制限回路６により所定の上限値である電流制限値ＩＬで制限されている。
直流電圧源５ａからゲート抵抗３ａを介してＩＧＢＴ１のゲート端子を充電するターンオン時において、ゲート電流ｉgは、流れ始めから電流制限値ＩＬにて制限され、電流制限値ＩＬの一定電流であるゲート電流ｉgが所定期間流れる。ゲート電圧ＶＧＥは時間に比例して上昇し、時刻Ｔ１において、ゲート電圧ＶＧＥがゲート閾値電圧Ｖthに達すると、コレクタ電流ｉcが流れ始め、コレクタ−エミッタ間電圧ＶＣＥが下降し始める。
ＩＧＢＴ１に流れるコレクタ電流ｉcは、ゲート電圧ＶＧＥと、図５に示す伝達特性（ゲート電圧−コレクタ電流特性）から決まる。この場合、時刻Ｔ１付近、即ちゲート閾値電圧Ｖth付近のゲート電圧ＶＧＥの変化が、比較例３０よりも緩やかになるため、コレクタ電流ｉcが流れ始める部分の変化も緩やかになる。
【００１９】
次いで、時刻Ｔ２において、ＩＧＢＴ１がコレクタ−エミッタ間電圧ＶＣＥを保持できなくなる瞬間と、ＩＧＢＴ１に逆並列接続されるダイオード２のリカバリ電流のピークが重なり、コレクタ電流ｉcの電流値もピークとなる。また、ゲート電流ｉgが低下して行き、続いて、ミラー効果により所定期間（ミラー期間２２、２３）、ゲート電圧ＶＧＥが一定となり、ゲート電流ｉgも第２のゲート電流値Ｉ２にて一定となる。その後、図に示すように、各部の電圧、電流は変化し、ＩＧＢＴ１は導通状態となる。
【００２０】
この実施の形態では、時刻Ｔ１付近において、コレクタ電流ｉcの流れ始める部分の変化が緩やかになるため、コレクタ電流ｉcの時間変化と寄生のインダクタンスＬsとの積で低下するコレクタ−エミッタ間電圧ＶＣＥも緩やかに変化する。
【００２１】
次に、コレクタ−エミッタ間電圧の電圧波形とノイズとの関係について説明する。
図６は、台形波による電圧波形（実線）と高周波成分を含まない電圧波形（点線）とを示す図である。ここでは、ＩＧＢＴのスイッチングにより、コレクタ−エミッタ間電圧が約１００ｎｓで立ち上がる台形波による電圧波形と、その台形波の１０ＭＨｚ未満の成分のみで構成された電圧波形を示す。電圧波形が立ち上がる途中、例えば電圧が３００Ｖ付近の波形はほとんど変わらないが、立ち上がり始めと立ち上がり終わりの差が顕著である。このように、ノイズとなる高周波成分は、立ち上がり始めと立ち上がり終わりのような、波形が急に変化している部分に多く含まれる。また、台形波と１０ＭＨｚ未満の成分で構成された波形では、スイッチング損失はほぼ変わらない。このように立ち上がりや立下りの部分を緩やかにできれば、スイッチング損失はほぼ変わらずとも高周波のノイズを低減することができる事が判る。
なお、この場合、電圧が立ち上がる場合について示したが、数十ＭＨｚ以上のノイズ成分は、電圧が上昇・下降し始める瞬間など、波形の時間変化が大きい部分に集中するものである。
【００２２】
上述したように、この実施の形態では、ターンオン時にゲート電流ｉgを制限することにより、コレクタ電流ｉcの流れ始める部分の電流変化を緩やかにしてコレクタ−エミッタ間電圧ＶＣＥを緩やかに変化させるため、その部分に集中して発生していた高周波のノイズ成分が低減できる。その他の部分では、比較例３０の場合と同等のノイズ成分が発生するため全体としてノイズが低減でき、スイッチング損失を増大させることなくターンオン時の低ノイズ化が図れる。このように、電線を伝導もしくは、機器から放射されるなどして、他の機器への悪影響を与えるノイズが低減されるため、ＩＧＢＴを用いた電力変換機器の信頼性が高まる。
また、コレクタ電圧やゲート電圧を監視してゲート電圧やゲート電流を切り替える必要が無く、ゲート駆動回路６は簡略な回路構成で、上記効果が達成できる。このため、より高速なスイッチング動作が可能になる。
【００２３】
また、仮にゲート電流を一定の定電流としてＩＧＢＴ１を駆動する第２の比較例においても、コレクタ電流の流れ始める部分（時刻ｔ１、Ｔ１）の電流変化を緩やかにしてコレクタ−エミッタ間電圧を緩やかに変化させる事ができる。しかしながら、この第２の比較例では、コレクタ電流のピーク付近（時刻ｔ２、Ｔ２）におけるゲート−エミッタ間電圧の変化が、比較例３０および上記実施の形態１よりも大きいため、コレクタ電流の変化が急峻になり、その部分でのノイズ成分が逆に増大し、全体としてのノイズ低減効果が上記実施の形態１のように得られない。
【００２４】
なお、電流制限回路６における電流制限値ＩＬは、ターンオン時にミラー効果が生じるミラー期間２３のゲート電流値（第２のゲート電流値Ｉ２）より高く、電流制限回路６による制限がない比較例３０における、コレクタ電流が流れ始める時点のゲート電流値（第１のゲート電流値Ｉ１）より低く設定する。ミラー期間２３における第２のゲート電流値Ｉ２は次のように定まる。ＩＧＢＴ１のコレクタ電流が決まれば、図５に示す伝達特性によって、ミラー期間２２、２３におけるゲート電圧が決まる。ゲート駆動回路６の直流電圧源５ａとミラー期間中のゲート電圧との差電圧がゲート抵抗３ａに印加され、ミラー期間２２、２３におけるゲート電流（第２のゲート電流値Ｉ２）が定まる。
電流制限値ＩＬが、仮に第１のゲート電流値Ｉ１よりも高いと、ゲート閾値電圧Ｖthに達する時のゲート電圧の変化は、比較例３０の場合と同様で、ノイズ低減効果が得られない。また、電流制限値ＩＬが、仮に第２のゲート電流値Ｉ２よりも低いと、スイッチング時間が増大してスイッチング損失が大きくなる。ミラー期間２２、２３における第２のゲート電流値Ｉ２はコレクタ電流によって変化するが、高周波ノイズを低減したいコレクタ電流値での第２のゲート電流値Ｉ２を設定する。
【００２５】
また、ミラー期間２３における第２のゲート電流値Ｉ２を次のように定めても良い。ＩＧＢＴ１を用いた装置の仕様で決定される、ＩＧＢＴ１に流れるコレクタ電流の最大値をＩmax、そのときにゲート電圧−コレクタ電流特性（図５参照）によって定まるゲート電圧をＶgem、直流電圧源５ａの電圧値をＶcc、抵抗３ａの抵抗値をＲgとすると、ミラー期間２３におけるゲート電流（第２のゲート電流値Ｉ２）は、（Ｖcc−Ｖgem）÷Ｒgとなる。この場合、電流制限回路６における電流制限値ＩＬは、（Ｖcc−Ｖgem）÷Ｒgより高く、上記第１のゲート電流値Ｉ１より低く設定する。
【００２６】
実施の形態２．
次に、この発明の実施の形態２によるゲート駆動回路１０ａを図７に基づいて説明する。
上記実施の形態１では、電流制限回路６は、ゲート抵抗３ａと直流電圧源５ａとの間に直列に接続されたが、この実施の形態２では、図７に示すように、電流制限回路６ａをＩＧＢＴ１のエミッタ端子１ａとゲート駆動回路１０ａの基準電位端子９との間に直列接続する。この場合、制御回路７からの制御信号はＮＯＴ回路２４で反転されて電流制限回路６ａに入力される。なお、電流制限回路６ａおよびＮＯＴ回路２４以外の部分は、上記実施の形態１と同様である。
この実施の形態では、ゲート駆動回路１０ａによりＩＧＢＴ１をターンオンさせると、ゲート電流ｉgは、直流電圧源５ａからＭＯＳＦＥＴ４ａ、ゲート抵抗３ａ、ＩＧＢＴ１のゲート端子、ＩＧＢＴ１のエミッタ端子１ａ、電流制限回路６ａを順に通ってゲート駆動回路１０ａのグランドに流れる。
【００２７】
電流制限回路６ａの一例の構成を図８に示す。
図に示すように、電流制限回路６ａは、第１のＮＰＮバイポーラトランジスタ２０ａと、第１のＮＰＮバイポーラトランジスタ２０ａのエミッタ・ベース間に接続された抵抗１６ａと、ダイオード１８ａが逆並列接続された第２のＮＰＮバイポーラトランジスタ１７ａと、抵抗１９ａとを備える。そして、第１のＮＰＮバイポーラトランジスタ２０ａのエミッタはゲート駆動回路１０ａの基準電位端子９に接続され、第２のＮＰＮバイポーラトランジスタ１７ａのエミッタ、ベース、コレクタは、第１のＮＰＮバイポーラトランジスタ２０ａのベースと抵抗１６ａとの接続点、第１のＮＰＮバイポーラトランジスタ２０ａのコレクタ、ＩＧＢＴ１のエミッタ端子１ａにそれぞれ接続される。
そして、制御回路７からの制御信号（電圧信号）がＮＯＴ回路２４で反転されて第２のＮＰＮバイポーラトランジスタ１７ａのベースに接続され、電流制限回路６ａはターンオン時のゲート電流ｉgを所定の上限値である電流制限値ＩＬで制限する。この場合、電流制限値ＩＬは、第１のＮＰＮバイポーラトランジスタ２０ａのベース−エミッタ間電圧を抵抗１６ａで割った値である。
【００２８】
この実施の形態においても、電流制限回路６ａにおける電流制限値ＩＬは、ターンオン時にミラー効果が生じるミラー期間２３のゲート電流値（第２のゲート電流値Ｉ２）より高く、電流制限回路６ａによる制限がない比較例３０における、コレクタ電流が流れ始める時点のゲート電流値（第１のゲート電流値Ｉ１）より低く設定する。
【００２９】
これにより上記実施の形態１と同様のスイッチング動作が得られ、即ち、コレクタ電流ｉcの流れ始める部分の電流変化を緩やかにしてコレクタ−エミッタ間電圧ＶＣＥを緩やかに変化させるため、その部分に集中して発生していた高周波のノイズ成分が低減でき、上記実施の形態１と同様の効果が得られる。
【００３０】
なお、上記各実施の形態において、Ｓｉ半導体から成る電力用半導体スイッチング素子のゲート駆動回路を示したが、電力用半導体スイッチング素子は、Ｓｉ半導体よりもバンドギャップが広い非Ｓｉ半導体材料から成るものでもよい。非Ｓｉ半導体材料であるワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドがある。
ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子は、Ｓｉ半導体ではユニポーラ動作が困難な高電圧領域で使用可能であり、スイッチング時に発生するスイッチング損失を大きく低減でき、電力損失の大きな低減が可能になる。また、電力損失が小さく、耐熱性も高いため、冷却部を備えてパワーモジュールを構成した場合、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。また、ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子は、高周波スイッチング動作に適しており、高周波化の要求が大きいＤＣ／ＤＣコンバータに適用すると、ＤＣ／ＤＣコンバータ動作のキャリア周波数の高周波化によって、ＤＣ／ＤＣコンバータに接続されるリアクトルやコンデンサなどを小型化することもできる。
【図１】
2010134276.tif 000003
【図２】
2010134276.tif 000004
【図３】
2010134276.tif 000005
【図４】
2010134276.tif 000006
【図５】
2010134276.tif 000007
【図６】
2010134276.tif 000008
【図７】
2010134276.tif 000009
【図８】
2010134276.tif 000010
【国際調査報告】
2010134276.tif 000011
2010134276.tif 000012
2010134276.tif 000013
2010134276.tif 000014