【事件の表示】
　特許第３０５４３０４号「絶縁ゲート型トランジスタおよびその製造方法」の請求項１、２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３０５４３０４号の請求項１、２に係る特許を維持する。
【理　由】
（１）手続きの経緯
　本件特許第３０５４３０４号の請求項１、２に係る発明についての出願は、平成５年１２月２２日に出願され、平成１２年４月７日にその特許の設定登録がなされ、その後、佐藤光男より特許異議の申立てがなされ、平成１３年４月２６日付けで取消理由通知がなされ、その指定期間内である平成１３年７月２３日に訂正請求がなされたものである。
（２）訂正の適否についての判断
ア．訂正の内容
＊訂正事項ａ
　特許請求の範囲の請求項１における「金属層またはシリサイド層」を「金属層」と訂正する。
＊訂正事項ｂ
　特許請求の範囲の請求項２における「ソース・ドレイン配線は、不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層またはシリサイド層よりなるソース・ドレイン電極に配線されている請求項１記載の絶縁ゲート型トランジスタ」を、「絶縁性基板と、この絶縁性基板の一主面上に形成されたゲートと、このゲートの上に第１の絶縁層を介して前記ゲートよりも細く自己整合的に形成された第２の絶縁層と、この第２の絶縁層の下に前記ゲートと自己整合的に形成された不純物を含まない非晶質シリコン層のチャネルと、不純物を含んで前記チャネルに隣接する一対の非晶質シリコン層と、これらの不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層よりなるソース・ドレイン電極と、前記ソース・ドレイン電極に形成されたソース・ドレイン配線とを備えた絶縁ゲート型トランジスタ。」と訂正する。
＊訂正事項ｃ
　本件特許明細書の段落００３２における「金属層またはシリサイド層」を、「金属層」と訂正する。
＊訂正事項ｄ
本件特許明細書の段落００３３における「請求項２の絶縁ゲート型トランジスタは、請求項１において、ソース・ドレイン配線は、不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層またはシリサイド層よりなるソース・ドレイン電極に配線されているものである。」を、「請求項２の絶縁ゲート型トランジスタは、絶縁性基板と、この絶縁性基板の一主面上に形成されたゲートと、このゲートの上に第１の絶縁層を介して前記ゲートよりも細く自己整合的に形成された第２の絶縁層と、この第２の絶縁層の下に前記ゲートと自己整合的に形成された不純物を含まない非晶質シリコン層のチャネルと、不純物を含んで前記チャネルに隣接する一対の非晶質シリコン層と、これらの不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層よりなるソース・ドレイン電極と、前記ソース・ドレイン電極に形成されたソース・ドレイン配線とを備えたものである。」と訂正する。
イ．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正事項ａは、特許請求の範囲の請求項１において、「金属層またはシリサイド層」という択一的記載の要素の一つである「シリサイド層」を削除するものであるから、特許請求の範囲の減縮に該当し、当該訂正は、願書に添付した明細書に記載した事項の範囲内のものであり、実質上特許請求の範囲を拡張し又は変更するものではない。
　上記訂正事項ｂは、特許請求の範囲の請求項２を、請求項１の引用形式から独立形式に改めるとともに、「不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層またはシリサイド層よりなるソース・ドレイン電極」を、「不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層よりなるソース・ドレイン電極」と訂正するものである。
　引用形式を独立形式に改めることは明りょうでない記載の釈明であって、願書に添付した明細書に記載した事項の範囲内のものであり、実質上特許請求の範囲を拡張し又は変更するものではない。
　また、「金属層またはシリサイド層」を「金属層」とする訂正については、択一的記載の要素の一つである「シリサイド層」を削除するものであるから、特許請求の範囲の減縮に該当し、当該訂正は、願書に添付した明細書に記載した事項の範囲内のものであり、実質上特許請求の範囲を拡張し又は変更するものではない。
　次に、上記訂正事項ｃ、ｄは、請求項１、２が訂正されたことに伴い特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るための訂正で、明りょうでない記載の釈明を目的としたものであり、願書に添付した明細書に記載した事項の範囲内のものであり、実質上特許請求の範囲を拡張し又は変更するものではない。
ウ．むすび
　以上のとおりであるから、上記訂正請求は、特許法第１２０条の４第２項及び同条第３項で準用する特許法第１２６条第２項乃至第３項の規定に適合するので、当該訂正を認める。
（３）特許異議申立てについての判断
ア．申立ての理由の概要
　特許異議申立人は、証拠として、甲第１号証（特開平２−１９６２２２号公報）、甲第２号証（特開昭６３−１８５５７５号公報）及び甲第３号証（特開昭６３−１６８０５２号公報）を提示し、本件請求項１、２に係る発明は、甲第１号証、甲第２号証及び甲第３号証に記載された発明に基いて当業者が容易に発明をすることができたから、本件請求項１、２に係る発明についての特許は、特許法第２９条第２項の規定に違反してなされたものである旨主張している。
イ．本件発明
　訂正明細書の本件発明は、特許請求の範囲の請求項１、２に記載された次のとおりのものである。
「絶縁性基板と、この絶縁性基板の一主面上に形成されたゲートと、このゲートの上に第１の絶縁層を介して前記ゲートよりも細く自己整合的に形成された第２の絶縁層と、この第２の絶縁層の下に前記ゲートと自己整合的に形成された不純物を含まない非晶質シリコン層のチャネルと、不純物を含んで前記チャネルに隣接する一対の非晶質シリコン層と、これらの不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層よりなるソース・ドレイン配線とを備えた絶縁ゲート型トランジスタ。」（以下、「本件第１発明」という）
「絶縁性基板と、この絶縁性基板の一主面上に形成されたゲートと、このゲートの上に第１の絶縁層を介して前記ゲートよりも細く自己整合的に形成された第２の絶縁層と、この第２の絶縁層の下に前記ゲートと自己整合的に形成された不純物を含まない非晶質シリコン層のチャネルと、不純物を含んで前記チャネルに隣接する一対の非晶質シリコン層と、これらの不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層よりなるソース・ドレイン電極と、前記ソース・ドレイン電極に形成されたソース・ドレイン配線とを備えた絶縁ゲート型トランジスタ。」（以下、「本件第２発明」という）
ウ．甲号証記載の発明
　異議申立人が提出した甲第１号証には、次の技術事項が記載されている。
「本発明は、映像表示用液晶テレビやコンピュータ端末用ディスプレイ等で用いられる表示装置などに用いられるアクティブマトリクス基板の製造方法に関するものである。」（第２頁左上欄第１８行〜第２頁右上欄第１行）
「上記のようなアクティブマトリクス基板の一構成要素であるＴＦＴの構成の一例を第５図を用いて以下に説明する。…６はガラスよりなる透光性基板であり、」（第２頁右上欄第２０行〜第２頁左下欄第５行）
「実施例１　第１図は、本発明の第１の実施例を工程を追って図示したものである。第５図と同一目的で同様の構成のものには同一符号を記している。透光性基板６上に、導電体薄膜であるＣｒをスパッタリング法により被着し、所望のパターニングを施してゲート電極７とする（第１図（ａ））。プラズマＣＶＤ法により、ゲート絶縁体層（第１の絶縁体層；膜厚４００ｎｍの窒化シリコン）９、第１の半導体層（膜厚５０ｎｍの非晶質シリコン）１０及びパッシベイション層（第２の絶縁体層；膜厚９０ｎｍの窒化シリコン）１１を順次一様に被着する（第１図（ｂ））。この後ポジ型フォトレジスト２１を塗着し、レジストをプリべーク後、ゲート電極７をマスクとして透光性基板６の裏面より紫外光２２を照射する（第１図（ｃ））。上記基板を現像すると、ゲート電極７に対応する部分以外のレジストは除去される（第１図（ｄ）；実際にはゲート電極の幅よりも極僅かな量２３だけレジストのパターンが細くできあがる）。このレジストをエッチングマスクとしてパッシベイション層１１を食刻する（第１図（ｅ））。この後レジストを除去した後、第２の半導体層（膜厚２０ｎｍの不純物として燐を含んだ非晶質シリコン）１２を被着する（第１図（ｆ））。この後第１と第２の半導体層を所望の形状にパターンニングを施した後、透明導電膜（ＩＴＯ）よりなる薄膜を被着し、パターニングして、ドレイン電極１５とソース電極１６及び絵素電極１７を形成する。さらに透明導電膜に覆われていない部分の第２の半導体層をエッチング液で除去してアクティブマトリクス基板が完成する（第１図（ｇ））。」（第３頁右下欄第２行〜第４頁左上欄第１３行）
「実施例２　第２図は、本発明の第２の実施例を工程を追って図示したものである。第１図と同一目的で同様の構成のものには同一符号を記している。透光性基板６上に、導電体薄膜であるＣｒをスパッタリング法により被着し、所望のパターニングを施してゲート電極７とする（第２図（ａ））。プラズマＣＶＤ法により、ゲート絶縁体層（第１の絶縁体層；膜厚４００ｎｍの窒化シリコン）９、半導体層（膜厚５０ｎｍの非晶質シリコン）１０a及びパッシベイション層を順次一様に被着する（第２図（ｂ））。この後ポジ型フォトレジスト２１を塗着し、レジストをプリべーク後、ゲート電極７をマスクとして透光性基板６の裏面より紫外光２２を照射する（第２図（ｃ））。上記基板を現像すると、ゲート電極７に対応する部分以外のレジストは除去される（第２図（ｄ）；実際にはゲート電極の幅よりも極僅かな量２３だけレジストのパターンが細くできあがる）。このレジストをマスクとしてフォトレジストの無い領域の半導体層にキャリア発生源となる元素を注入する（第２図（ｅ）；プラズマドーピング法、またはイオン注入法を使用）。この後基板にベーキングを行い被着面積を増加したフォトレジスト２１ａを用いて半導体層を食刻する（第２図（ｆ）；このとき食刻された半導体層の両わきにドーピングされた領域１０bが残る。もちろんこの工程用に新たにフォトレジストを形成しなおしてもよい）。この後レジストを除去した後、透明導電膜（ＩＴＯ）よりなる薄膜を被着し、パターニングして、ドレイン電極１５とソース電極１６及び絵素電極１７を形成する。さらにパターニングされた透明導電膜に覆われていない部分のドーピングされた半導体層をエッチング液で除去してアクティブマトリクス基板が完成する（第２図（ｇ））。」（第４頁右上欄第３行〜第４頁左下欄第１７行）
「実施例３　第３図は、本発明の第３の実施例を工程を追って図示したものである。本実施例は第１の実施例と途中まで同一工程を用いており、最初の共通部分の工程の説明は省略する。第１の実施例の第１図（ｄ）のまでの工程を行った基板に対し、フォトレジスト２１をエッチングマスクとしてパッシベイション層１１aを食刻する（第３図（ｅ））。この際等方性のウェットエッチングでエッチングを行ってオーバーエッチングを行なう。この後フォトレジスト２１をマスクとしてフォトレジストの無い領域の半導体層にキャリア発生源となる元素を注入する（第３図（ｆ）：プラズマドーピング法を使用する。）。この後基板にベーキングを行いパターニングされたパッシベーション層１１bより被着面積が大きくなっているフォトレジスト２１bを用いて第１の半導体層を食刻する（第３図（ｇ）；このとき異方性のエッチング手段であるドライエッチングを用いている。パッシベイション層をオーバーエッチングした事もあり、食刻された第１の半導体層の両わきにはドーピングされた領域１０bが確実に残る）。この後レジストを除去した後、透明導電膜（ＩＴＯ）よりなる薄膜を被着し、パターニングして、ドレイン電極１５とソース電極１６及び絵素電極１７を形成する。さらにパターニングされた透明導電膜に覆われていない部分のドーピングされた半導体層をエッチング液で除去してアクティブマトリクス基板が完成する（第３図（ｈ））。」（第４頁右下欄第８行〜第５頁左上欄第１６行）
以上、実施例１（第１図（ｇ））を参酌してまとめると、甲第１号証には次の発明が記載されているものと認められる。
「透光性基板６と、この透光性基板の一主面上に形成されたゲート電極７と、このゲート電極７の上にゲート絶縁体層（第１の絶縁体層）９を介して、窒化シリコンからなるパッシベイション層（第２の絶縁体層）１１と、このパッシベイション（第２の絶縁体層）層１１の下に形成された非晶質シリコンからなる第１の半導体層１０と、第１の半導体層１０及びパッシベイション層（第２の絶縁体層）１１の端部上に形成された一対の不純物として燐を含んだ非晶質シリコンからなる第２の半導体層１２と、第２の半導体層・ゲート絶縁体層（第１の絶縁体層）９上に形成された透明導電膜（ＩＴＯ）よりなるソース電極１６・ドレイン電極１５及び絵素電極１７を有するＴＦＴ」（以下、「甲第１号証記載の発明」という）
（なお、異議申立人は、甲第１号証には「透光性基板と、この透光性基板の一主面上に形成されたゲートと、このゲート上に第１の絶縁層を介して前記ゲートよりも僅かに細く自己整合的に形成された第２の絶縁層と、この第２の絶縁層下に前記ゲートと自己整合的に形成された不純物を含まない非晶質シリコンのチャネルと、不純物を含んで前記チャネルに隣接する一対の非晶質シリコン層と、を備えるＴＦＴ」という発明が記載されている旨の主張しているが、「不純物を含んで前記チャネルに隣接する一対の非晶質シリコン層」については、実施例２、３において開示されているとおり、実施例１とは別異の発明についてのものであるから、「不純物を含んで前記チャネルに隣接する一対の非晶質シリコン層」の構成を実施例１の発明に加えて、その構成を異議申立人の主張するように認定することはできない。）
同じく異議申立人が提出した甲第２号証には、次の技術事項が記載されている。
「絶縁性基板１としてのガラス基板上に、ゲート金属としてタンタルを１００ｎｍ蒸着し、パターニングしてゲート電極２を形成する。次に、ゲート絶縁膜３としてＳｉＮｘを３００ｎｍ、非晶質シリコン４を１００ｎｍプラズマＣＶＤ法で形成し、第２の絶縁膜としてＳｉＯｘ５を１００ｎｍスパッタ法により形成した後、フォトレジスト６を塗布し、紫外光７をガラス基板側から照射しフォトレジスト６を感光させる（第２図（ａ））。このとき紫外光の照射時間は５〜１０分でゲート金属とほぼ同じ形状にフォトレジストを感光することができた。この後、フォトレジストをパターニングした後、第２の絶縁膜５をエッチングする。さらに、パターニングされたフォトレジストまたは第２の絶縁膜をマスクとして不純物原子９を非晶質シリコン中に導入した。導入する方法は種々あるが、ここではイオン注入法を用い、燐を６０ｋＶで１０×１０15／ｃｍ2導入した（第２図（ｂ））。さらに、ゲート電極２上に付着している第２の絶縁膜を必要な部分（例えば、薄膜トランジスタのチャネル上部または必要ならば薄膜トランジスタのチャネル上部とゲート電極とドレイン電極の交差予定部）を除いてエッチングし、非晶質シリコンを島状にエッチングする（第２図（ｃ））。続いてソース・ドレイン電極用金属１０としてクロミウムを５０ｎｍ、アルミニウムを２００ｎｍ蒸着する（第２図（ｄ））。このとき、ソース・ドレイン領域の非晶質シリコンとクロミウムの間にはシリサイドが形成されるが、確実にシリサイドを形成するためには１５０℃で２０分間アニールするとよい。この時のシリサイド層の抵抗は約１０ｋオーム／□と低抵抗であった。その後、ソース・ドレイン電極をパターニングすることにより不要なソース・ドレイン電極用金属を除去した（第２図（ｅ），（ｆ））。この場合、クロミウムをエッチングするときにはシリサイド層はエッチングされないようにする必要がある。この時、ソース・ドレイン電極間の長さはゲート電極長より大きくてよく（例えばゲート電極長１０μｍ（チャネル長）に対しソース・ドレイン間長２５μｍであった。）パターン精度はゆるい。」（第４頁左上欄第１７行〜第４頁左下欄第１６行）
更に異議申立人が提出した甲第３号証には、次の技術事項が記載されている。
　「絶縁性基板としてのガラス基板１０上にゲート金属としてクロミウムを１００ｎｍ蒸着し、パターニングしてゲート電極１１を成形する。次に、ゲート絶縁膜１２としてＳｉＮｘを３００ｎｍ、非晶質シリコン１３を５０ｎｍ、第２の絶縁膜１４としてＳｉＯx１４を１００ｎｍプラズマＣＶＤ法により形成した後、非晶質シリコン膜１３と第２の絶縁膜１４を島状パターニングする。さらに、フォトレジスト１５を被覆した後、ガラス基板１０側から紫外光１６を照射してゲート電極をマスクとしてフォトレジスト１５を感光させる（第２図（ａ））。このとき紫外光の照射時間は５〜１０分でゲート金属とほぼ同じ形状にフォトレジスト１５を感光することができた。フォトレジスト１５をパターニングした後、フォトレジスト１５をマスクにして第２の絶縁膜１４をパターニングし、該第２の絶縁膜１４あるいはフォトレジスト１５をマスクにして不純物原子１８として燐を非晶質シリコン膜１３中に導入した。不純物の導入としてはイオン注入により燐を５×１０15ｃｍ−２、４０ｋＶで非晶質シリコン膜１３中に打ち込んだ（第２図（ｂ））。続いてソース・ドレイン電極用金属１９としてクロミウムを１５０ｎｍ蒸着する（第２図（ｃ））。このとき、ソース・ドレイン領域１７の非晶質シリコン膜１３とクロミウムの間にはシリサイド層２１が形成されるが、確実にシリサイド層を形成するためには１５０℃２０分間アニールするとよい。このときのシリサイド層２１の抵抗は約１０ｋオーム／□と低抵抗であった。その後、ソース・ドレイン電極２０をパターニングすることにより不要なソース・ドレイン電極用金属１９を除去することにより薄膜トランジスタが完成される（第２図（ｄ））。この場合、クロミウムをエッチングするときにはシリサイド層２１はエッチングされないようにする必要がある。このとき、ソース・ドレイン電極２０間の長さはゲート電極１１の長さより大きくてよい（例えばゲート電極長１０μｍ（チャネル長）に対しソース・ドレイン間長２５μｍであった。）。」（第３頁右上欄第９行〜第３頁右下欄第５行）
　以上まとめると、甲第２号証及び甲第３号証には、それぞれに次の発明が記載されているものと認められる。
「ガラス基板と、このガラス基板の一主面上に形成されたゲートと、このゲートの上にゲート絶縁膜を介して形成された第２の絶縁膜と、この第２の絶縁膜の下に形成された非晶質シリコン膜と、不純物を含み非晶質シリコンからなるチャネルに隣接したソース・ドレイン領域と、ソース・ドレイン領域上に形成されたシリサイド層と、シリサイド層上に形成されたソース・ドレイン電極とを備えた薄膜トランジスタ」（以下、「甲第２、３号証記載の発明」という）
エ．対比・判断
（本件第１発明について）
まず、本件第１発明と甲第１号証記載の発明について対比する。
　甲第１号証記載の発明における「透光性基板」は、映像表示用液晶テレビやコンピュータ端末用ディスプレイ等の表示装置に用いられるものであること、さらに従来技術として、透光性基板はガラスからなることが開示されていることから、透光性基板としては絶縁体であるガラスが想定されていることは明らかであり、本件発明の「絶縁性基板」に相当するものと認められる。また、甲第１号証記載の発明の「パッシベイション層１１」は、「パッシベイション層（第２の絶縁体層；膜厚９０ｎｍの窒化シリコン）１１」なる記載から、パッシベイション層は窒化シリコンからなり、絶縁膜であることは明らかであって、さらに、「ゲート電極７をマスクとして透光性基板６の裏面より紫外光２２を照射する（第１図（ｃ））。上記基板を現像すると、ゲート電極７に対応する部分以外のレジストは除去される（第１図（ｄ）；実際にはゲート電極の幅よりも極僅かな量２３だけレジストのパターンが細くできあがる）。このレジストをエッチングマスクとしてパッシベイション層１１を食刻する（第１図（ｅ））。」（第３頁右下欄第１６行〜第４頁左上欄第３行）との記載があり、ゲート電極に対して自己整合的にパターニングされた、ゲート電極の幅よりも僅かに細いレジストをマスクにして食刻されて形成されていることから、「パッシベイション層１１」は、ゲート電極よりも細く、自己整合的に形成されているものと認められる。また、「パッシベイション層１１」とゲート電極７の間にはゲート絶縁体層９が存在することから、パッシベイション層１１はゲート電極７を介して形成されているものと認められる。そうすると、上記「パッシベイション層１１」は、本件第１発明の「ゲートの上に第１の絶縁層を介してゲートよりも細く自己整合的に形成された第２の絶縁層」であるものと認められる。さらに、「第２の半導体層１２」は、「このレジストをエッチングマスクとしてパッシベイション層１１を食刻する（第１図（ｅ））。この後レジストを除去した後、第２の半導体層（膜厚２０ｎｍの不純物として燐を含んだ非晶質シリコン）１２を被着する（第１図（ｆ））。この後第１と第２の半導体層を所望の形状にパターニングした後、透明導電膜（ＩＴＯ）よりなる薄膜を被着し、パターニングして、ドレイン電極１５とソース電極１６及び絵素電極１７を形成する。」の記載及び第１図（ｇ）から、パッシベイション層１１下にゲート電極７と自己整合的に形成された非晶質シリコンのチャネルを有すること、並びにチャネル領域を形成する非晶質シリコン１０とドレイン電極１５及びソースドレイン電極１６の間に形成された、燐を含んだ非晶質シリコンを一対有することは明らかである。そうすると、甲第１号証記載の第１発明の「第２の半導体層１２」は、「不純物を含んだ一対の非晶質シリコン層」であるものと認められる。
　したがって、本件第１発明と甲第１号証記載の発明とは、「絶縁性基板と、この絶縁性基板の一主面上に形成されたゲートと、このゲートの上に第１の絶縁層を介して前記ゲートよりも細く自己整合的に形成された第２の絶縁層と、この第２の絶縁層の下に前記ゲートと自己整合的に形成された非晶質シリコン層のチャネルと、不純物を含んだ一対の非晶質シリコン層とを備えた絶縁ゲート型トランジスタ」である点で一致し、甲第１号証記載の発明では、「第２の絶縁層の下に前記ゲートと自己整合的に形成された非晶質シリコン層のチャネル」の不純物の有無が不明である点、「不純物を含んだ一対の非晶質シリコン層」がチャネルに隣接していない点及び「不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層よりなるソース・ドレイン配線」を有していない点で本件第１発明とは相違している。
　そこで、上記相違点のうち、「不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層よりなるソース・ドレイン配線」を有していない点について検討する。
　甲第２号証には、「続いてソース・ドレイン電極用金属１０としてクロミウムを５０ｎｍ、アルミニウムを２００ｎｍ蒸着する（第２図（ｄ））。このとき、ソース・ドレイン領域の非晶質シリコンとクロミウムの間にはシリサイド層が形成されるが、確実にシリサイド層を形成するためには１５０℃で２０分間アニールするとよい。この時のシリサイド層の抵抗は約１０ｋオーム／□と低抵抗であった。その後、ソース・ドレイン電極をパターニングすることにより不要なソース・ドレイン電極用金属を除去した（第２図（ｅ），（ｆ））。この場合、クロミウムをエッチングするときにはシリサイド層がエッチングされないようにする必要がある。この時、ソース・ドレイン電極間の長さはゲート電極長より大きくてよく（例えばゲート電極長１０μｍ（チャネル長）に対しソース・ドレイン間長２５μｍであった。）パターン精度はゆるい。」なる記載及び甲第３号証には、「続いてソース・ドレイン電極用金属１９としてクロミウムを１５０ｎｍ蒸着する（第２図（ｃ））。このとき、ソース・ドレイン領域１７の非晶質シリコン膜１３とクロミウムの間にはシリサイド層２１が形成されるが、確実にシリサイド層を形成するためには１５０℃で２０分間アニールするとよい。このときのシリサイド層２１の抵抗は約１０ｋオーム／□と低抵抗であった。その後、ソース・ドレイン電極２０をパターニングすることにより不要なソース・ドレイン電極用金属１９を除去することにより薄膜トランジスタが完成される（第２図（ｄ））。この場合、クロミウムをエッチングするときにはシリサイド層２１はエッチングされないようにする必要がある。このとき、ソース・ドレイン電極２０間の長さはゲート電極１１の長さより大きくてよい（例えばゲート電極長１０μｍ（チャネル長）に対しソース・ドレイン間長２５μｍであった。）。」なる記載があり、甲第２、３号証には、ソース・ドレイン領域となる非晶質シリコンとその上に蒸着されたクロミウムとの間にシリサイド層が形成され、その上のアルミニウムあるいはクロミウムからなるソース・ドレイン電極をシリサイド層は除去されないようにエッチングによってパターニングされていることが開示されているから、シリサイド層のみが自己整合的に形成されているものと認められる。そうすると、不純物を含んだ非晶質シリコン層上に自己整合的に形成されたシリサイド層については開示されているものの、不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層については甲第２，３号証のいずれにも記載されていない。そして、この構成によって、不純物を含む非晶質シリコン層上に同じく自己整合的に形成されたソース・ドレイン配線とゲートとの平面的な重なりはデバイスサイズの大小に関係なく、ゲート・ドレイン間の寄生容量による画像の焼き付けは実質的に皆無とすることが可能となること、さらに、不純物を含む非晶質シリコン層上に自己整合的にソース・ドレイン配線となる金属層を形成できるので、ソース・ドレイン配線の低抵抗化のための加熱処理を不要とすることもでき、過度の加熱による非晶質シリコン層劣化がないという明細書記載の効果を奏するものである。
次に、本件第１発明と甲第２、３号証記載の発明とを対比する。
　甲第２号証の「フォトレジスト６を塗布し、紫外光７をガラス基板側から照射しフォトレジスト６を感光させる（第２図（ａ））。このとき紫外光の照射時間は５〜１０分でゲート金属とほぼ同じ形状にフォトレジストを感光することができた。この後、フォトレジストをパターニングした後、第２の絶縁膜５をエッチングする。」及び甲第３号証の「フォトレジスト１５を被覆した後、ガラス基板１０側から紫外光１６を照射してゲート電極をマスクとしてフォトレジスト１５を感光させる（第２図（ａ））。このとき紫外光の照射時間は５〜１０分でゲート金属とほぼ同じ形状にフォトレジスト１５を感光することができた。フォトレジスト１５をパターニングした後、フォトレジスト１５をマスクにして第２の絶縁膜１４をパターニングし」との記載から、ゲート電極をマスクにパターニングされたフォトレジストを用いて第２の絶縁膜はパターニングされているものであるから、第２の絶縁膜は、ゲート電極に対して自己整合的に形成されたものであると認められる。また、甲第２号証の「パターニングされたフォトレジストまたは第２の絶縁膜をマスクとして不純物原子９を非晶質シリコン中に導入した」（第４頁右上欄第９行〜第４頁右上欄第１２行）及び甲第３号証の「該第２の絶縁膜１４あるいはフォトレジスト１５をマスクにして不純物原子１８として燐を非晶質シリコン膜１３中に導入した。」（第３頁左下欄第４行〜第３頁左下欄第第６行）なる記載からは、ゲート電極に対して自己整合的に形成されたフォトレジストまたは第２の絶縁膜をマスクにして不純物原子を非晶質シリコンに導入していることから、非晶質シリコンのチャネル部に相当する部分は第２の絶縁膜の下にゲート電極と自己整合的に形成されているものと認められる。さらに、甲第２号証には、「続いてソース・ドレイン電極用金属１０としてクロミウムを５０ｎｍ、アルミニウムを２００ｎｍ蒸着する（第２図（ｄ））。このとき、ソース・ドレイン領域の非晶質シリコンとクロミウムの間にはシリサイド層が形成されるが、確実にシリサイド層を形成するためには１５０℃で２０分間アニールするとよい。この時のシリサイド層の抵抗は約１０ｋオーム／□と低抵抗であった。その後、ソース・ドレイン電極をパターニングすることにより不要なソース・ドレイン電極用金属を除去した（第２図（ｅ），（ｆ））。この場合、クロミウムをエッチングするときにはシリサイド層がエッチングされないようにする必要がある。この時、ソース・ドレイン電極間の長さはゲート電極長より大きくてよく（例えばゲート電極長１０μｍ（チャネル長）に対しソース・ドレイン間長２５μｍであった。）パターン精度はゆるい。」（第４頁左下欄第１行〜第４頁左下欄第１６行）なる記載及び甲第３号証には、「続いてソース・ドレイン電極用金属１９としてクロミウムを１５０ｎｍ蒸着する（第２図（ｃ））。このとき、ソース・ドレイン領域１７の非晶質シリコン膜１３とクロミウムの間にはシリサイド層２１が形成されるが、確実にシリサイド層を形成するためには１５０℃で２０分間アニールするとよい。このときシリサイド層２１の抵抗は約１０ｋオーム／□と低抵抗であった。その後、ソース・ドレイン電極２０をパターニング��ることにより不要なソース・ドレイン電極用金属１９を除去することにより薄膜トランジスタが完成される（第２図（ｄ））。この場合、クロミウムをエッチングするときにはシリサイド層２１はエッチングされないようにする必要がある。このとき、ソース・ドレイン電極２０間の長さはゲート電極１１の長さより大きくてよい（例えばゲート電極長１０μｍ（チャネル長）に対しソース・ドレイン間長２５μｍであった。）」（第３頁左下欄第９行〜第３頁右下欄第５行）なる記載があり、ソース・ドレイン領域となる非晶質シリコンとその上に蒸着されたクロミウムとの間にシリサイド層が形成され、その上のアルミニウムあるいはクロミウムからなるソース・ドレイン電極をシリサイド層は除去されないようにエッチングによってパターニングされていることが開示されているから、甲第２、３号証記載の発明はシリサイド層のみが自己整合的に形成されているものと認められる。
　そうすると本件第１発明と甲第２、３号証記載の発明とは、「絶縁性基板と、この絶縁性基板の一主面上に形成されたゲートと、このゲートの上に第１の絶縁層を介して自己整合的に形成された第２の絶縁層と、この第２の絶縁層の下に前記ゲートと自己整合的に形成された非晶質シリコン層のチャネルと、不純物を含んで前記チャネルに隣接する一対の非晶質シリコン層とを備えた絶縁ゲート型トランジスタ。」である点で一致し、甲第２、３号証記載の発明では、第２の絶縁層がゲートよりも細いか否か不明な点、非晶質シリコンのチャネルが不純物を含むか否かの点が不明である点、不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層よりなるソース・ドレイン配線を有さない点の３点で相違している。
　まず、上記相違点のうち、第２の絶縁層がゲートよりも細いか否かについて検討する。
　甲第１号証には、「この後ポジ型フォトレジストを塗着し、レジストをプリべーク後、ゲート電極７をマスクとして透光性基板６の裏面より紫外光２２を照射する（第１図（ｃ））。上記基板を現像すると、ゲート電極７に対応する部分以外のレジストは除去される（第１図（ｄ）；実際にはゲート電極の幅よりも極僅かな量２３だけレジストのパターンが細くできあがる）。このレジストをエッチングマスクとしてパッシベイション層１１を食刻する（第１図（ｅ））。」（第３頁右下欄第１６行〜第４頁左下欄第３行）と記載されており、ゲート電極をマスクとして透光性基板側の裏面から露光することでレジストをパターニングすると、レジストのパターンはゲート電極の幅よりも僅かな幅細くなることが開示されているものと認められる。一方、甲第２号証には、「フォトレジスト６を塗布し、紫外光７をガラス基板側から照射しフォトレジスト６を感光させる（第２図（ａ））。このとき紫外光の照射時間は５〜１０分でゲート金属とほぼ同じ形状にフォトレジストを感光することができた。この後、フォトレジストをパターニングした後、第２の絶縁膜５をエッチングする。」（第４頁右上欄第３行〜第４頁右上欄第９行）こと及び甲第３号証には、「フォトレジスト１５を被覆した後、ガラス基板１０側から紫外光１６を照射してゲート電極をマスクとしてフォトレジスト１５を感光させる（第２図（ａ））。このとき紫外光の照射時間は５〜１０分でゲート金属とほぼ同じ形状にフォトレジスト１５を感光することができた。フォトレジスト１５をパターニングした後、フォトレジスト１５をマスクにして第２の絶縁膜１４をパターニング」（第３頁右上欄第１６行〜第３頁左下欄第４行）することが記載されており、甲第１号証記載の発明と同様に、ゲート電極をマスクに裏面露光を利用してレジストをパターニングし、このレジストをマスクに第２の絶縁膜をエッチングしていることから、甲第１号証記載の発明と甲第２、３号証記載の発明とは、この裏面露光による絶縁層のパターニング方法としては類似のものと認められる。そうすると、甲第２、３号証記載の発明においても甲第１号証記載の発明と類似の製法を用いているのであるから、甲第２、３号証記載の発明においてもゲートの幅よりも細くなっているものと考えることができる。しかしながら、露光技術によって形成されるパターンの幅は、レジスト材料や露光時間等のパラメータに依存するものであって、ゲートをマスクにした裏面露光という類似の技術を用いたからと言って必ずしもゲートよりも細くなるということはできない。
　したがって、甲第２、３号証記載の発明において、第２の絶縁膜がゲートよりも細くなっているということはできず、また、甲第２、３号証には、第２の絶縁膜をゲートよりも細くする必要性については記載も示唆もされていないことから、甲第２、３号証記載の発明において第２絶縁膜をゲートよりも細くすることが当業者にとって容易になし得たものであるということはできない。
　次に、不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層よりなるソース・ドレイン配線を有さない点について検討する。
　甲第１号証には、「この後基板にベーキングを行い被着面積を増加したフォトレジスト２１ａを用いて半導体層を食刻する（第２図（ｆ）；このとき食刻された半導体層の両わきにドーピングされた領域１０bが残る。もちろんこの工程用に新たにフォトレジストを形成しなおしてもよい）。この後レジストを除去した後、透明導電膜（ＩＴＯ）よりなる薄膜を被着し、パターニングして、ドレイン電極１５とソース電極１６及び絵素電極１７を形成する。」（第４頁左下欄第５行〜第４頁左下欄第１４行）や「この後基板にベーキングを行いパターニングされたパッシベーション層１１bより被着面積が大きくなっているフォトレジスト２１bを用いて第１の半導体層を食刻する（第３図（ｇ）；この時異方性のエッチング手段であるドライエッチングを用いている。パッシベイション層をオーバーエッチングした事もあり、食刻された第１の半導体層の両わきにはドーピングされた領域１０bが確実に残る）。この後レジストを除去した後、透明導電膜（ＩＴＯ）よりなる薄膜を被着し、パターニングして、ドレイン電極１５とソース電極１６及び絵素電極１７を形成する。」（第５頁左上欄第２行〜第５頁左上欄第１３行）なる記載があり、不純物を含んだ非晶質シリコン上には金属層ではなく、透明導電膜（ＩＴＯ）が形成されている。また、甲第１号証には、「ソース電極とドレイン電極を絵素電極と別々に形成する場合には、様々な導電性材料（Ａｌ、Ｍｏ、Ｎｉ等の金属やそのシリサイド等）がソース電極・ドレイン電極材として使用しうる」（第５頁左下欄第５行〜第５頁左下欄第９行）なる記載があり、不純物を含む非晶質シリコン層上に金属層を設けることが開示されているものと認められるが、甲第１号証には、「不純物を含む非晶質シリコン層上に自己整合的に形成された金属層」については記載も示唆もないものである。
　そして、ソース・ドレイン配線として、「不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層」を有することによって、不純物を含む非晶質シリコン層上に同じく自己整合的に形成されたソース・ドレイン配線とゲートとの平面的な重なりはデバイスサイズの大小に関係なく、ゲート・ドレイン間の寄生容量による画像の焼き付けは実質的に皆無とすることが可能となること、さらに、不純物を含む非晶質シリコン層上に自己整合的にソース・ドレイン配線となる金属層を形成できるので、ソース・ドレイン配線の低抵抗化のための加熱処理を不要とすることもでき、過度の加熱による非晶質シリコン層劣化がないという効果を奏するものである。
　そうすると、甲第２、３号証記載の発明において、ソース・ドレイン配線として、「不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層」を設けることは当業者であっても容易に想到実施し得たものであるということはできない。
　よって、甲第１、第２、第３号証記載の発明を組み合わせることにより、本件第１発明とすることは、当業者が容易になし得たものではない。
（本件第２発明について）
　本件第２発明は、本件第１発明における「不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層よりなるソース・ドレイン配線」なる構成が、「不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層よりなるソース・ドレイン電極と、前記ソース・ドレイン電極に形成されたソース・ドレイン配線」となっている点で本件第１発明と相違しているだけで、その余の点については本件第１発明と同様の構成を有するものである。そして、上記相違点についてみると、本件第１発明における「不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層」の点について言えることは、本件第２発明における「不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層」の点についても同様に言えることであるから、本件第１発明について検討したと同様の理由によって、甲第１、第２、第３号証記載の発明を組み合わせることにより、本件第２発明とすることは、当業者であっても容易になし得たものではない。
（４）むすび
　以上のとおりであるから、特許異議の申立ての理由及び証拠によっては本件請求項１、２に係る発明についての特許を取り消すことはできない。
　また、他に本件請求項１、２に係る発明についての特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１３年１０月３０日（２００１．１０．３０）
【訂正の要旨】
訂正の要旨
＊訂正事項ａ
　特許請求の範囲の減縮を目的として、特許請求の範囲の請求項１における「金属層またはシリサイド層」を「金属層」と訂正する。
＊訂正事項ｂ
　特許請求の範囲の減縮及び明りょうでない記載の釈明を目的として、特許請求の範囲の請求項１における、「ソース・ドレイン配線は、不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層またはシリサイド層よりなるソース・ドレイン電極に配線されている請求項１記載の絶縁ゲート型トランジスタ」を、「絶縁性基板と、この絶縁性基板の一主面上に形成されたゲートと、このゲートの上に第１の絶縁層を介して前記ゲートよりも細く自己整合的に形成された第２の絶縁層と、この第２の絶縁層の下に前記ゲートと自己整合的に形成された不純物を含まない非晶質シリコン層のチャネルと、不純物を含んで前記チャネルに隣接する一対の非晶質シリコン層と、これらの不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層よりなるソース・ドレイン電極と、前記ソース・ドレイン電極に形成されたソース・ドレイン配線とを備えた絶縁ゲート型トランジスタ。」と訂正する。
＊訂正事項ｃ
　明りょうでない記載の釈明を目的として、本件特許明細書の段落００３２における「金属層またはシリサイド層」を、「金属層」と訂正する。
＊訂正事項ｄ
　明りょうでない記載の釈明を目的として、本件特許明細書の段落００３３における「請求項２の絶縁ゲート型トランジスタは、請求項１において、ソース・ドレイン配線は、不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層またはシリサイド層よりなるソース・ドレイン電極に配線されているものである。」を、「請求項２の絶縁ゲート型トランジスタは、絶縁性基板と、この絶縁性基板の一主面上に形成されたゲートと、このゲートの上に第１の絶縁層を介して前記ゲートよりも細く自己整合的に形成された第２の絶縁層と、この第２の絶縁層の下に前記ゲートと自己整合的に形成された不純物を含まない非晶質シリコン層のチャネルと、不純物を含んで前記チャネルに隣接する一対の非晶質シリコン層と、これらの不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層よりなるソース・ドレイン電極と、前記ソース・ドレイン電極に形成されたソース・ドレイン配線とを備えたものである。」と訂正する。
（５４）【発明の名称】
絶縁ゲート型トランジスタおよびその製造方法
（５７）【特許請求の範囲】
　【請求項１】　絶縁性基板と、この絶縁性基板の一主面上に形成されたゲートと、このゲートの上に第１の絶縁層を介して前記ゲートよりも細く自己整合的に形成された第２の絶縁層と、この第２の絶縁層の下に前記ゲートと自己整合的に形成された不純物を含まない非晶質シリコン層のチャネルと、不純物を含んで前記チャネルに隣接する一対の非晶質シリコン層と、これらの不純物を含んだ非晶質シリコン層上に自己整合的に形成される金属
層よ
　【請求項２】　絶縁性基板と、この絶縁性基板の一主面上に形成されたゲートと、このゲートの上に第１の絶縁層を介して前記ゲートよりも細く自己整合的に形成された第２の絶縁層と、この第２の絶縁層の下に前記ゲートと自己整合的に形成された不純物を含まない非晶質シリコン層のチャネルと、不純物を含んで前記チャネルに隣接する一対の非晶質シリコン層と、これらの不純物を含んだ非晶質シリコン層上に自己整合的に形成される金属
層よ
電極
、前記ソース・ドレイン電極に形成されたソース・ドレイン配線と
　【請求項３】　絶縁性基板の一主面上にゲートとなる第１の金属層を選択的に形成する工程と、ゲート絶縁層となる第１の絶縁層、不純物を含まない非晶質シリコン層および第２の絶縁層を順次被着する工程と、前記第２の絶縁層上にネガ型の感光性樹脂を塗布する工程と、前記絶縁性基板の他の主面上からの露光を含めて前記ゲート上にゲートよりも細い開口部を有する感光性樹脂パターンを形成する工程と、前記開口部を含む全面に金属よりなるリフトオフ層を被着する工程と、前記感光性樹脂の除去とともに前記開口部の前記リフトオフ層を前記第２の絶縁層上に選択的に残す工程と、前記選択的に残されたリフトオフ層をマスクとして前記第２の絶縁層を選択的に除去して前記非晶質シリコン層を露出する工程と、前記リフトオフ層をマスクとしてプラズマ・ドーピングにより不純物を前記非晶質シリコン層に選択的に注入して第２の絶縁層下に不純物を含まない非晶質シリコン層のチャネルを形成する工程と、全面に第２の金属層およびシリサイド層の少なくとも一方を被着後に前記リフトオフ層の除去とともに前記第２に金属層または前記シリサイド層並びに不純物を含んだ非晶質シリコン層を選択的に除去して前記チャネルに隣接する不純物を含んだ一対の非晶質シリコン層を形成するとともにこの非晶質シリコン層上にソース・ドレイン配線を形成する工程とを含む絶縁ゲート型トランジスタの製造方法。
　【請求項４】　前記絶縁性基板は液晶表示装置用基板の一方であり、前記ゲートは走査線を兼ね、前記液晶表示装置用基板の他方をマスクとして前記走査線の端部の前記第１の絶縁層を除去することを特徴とする請求項３記載の絶縁ゲート型トランジスタの製造方法。
　【請求項５】　絶縁性基板の一主面上にゲートとなる第１の金属層を選択的に形成する工程と、ゲート絶縁層となる第１の絶縁層、不純物を含まない非晶質シリコン層および第２の絶縁層を順次被着する工程と、前記第２の絶縁層上にネガ型の感光性樹脂を塗布する工程と、前記絶縁性基板の他の主面上からの露光を含めて前記ゲート上にゲートよりも細い開口部を有する感光性樹脂パターンを形成する工程と、前記開口部を含む全面に金属よりなるリフトオフ層を被着する工程と、前記感光性樹脂の除去とともに前記開口部の前記リフトオフ層を前記第２の絶縁層上に選択的に残す工程と、前記選択的に残されたリフトオフ層をマスクとして前記第２の絶縁層を選択的に除去して前記非晶質シリコン層を露出する工程と、前記リフトオフ層をマスクとしてプラズマ・ドーピングにより不純物を前記非晶質シリコン層に選択的に注入して第２の絶縁層下に不純物を含まない非晶質シリコン層のチャネルを形成する工程と、全面に第２の金属層およびシリサイド層の少なくとも一方を被着後に前記リフトオフ層の除去とともに前記第２の金属層または前記シリサイド層並びに不純物を含んだ非晶質シリコン層を選択的に除去して前記チャネルに隣接する不純物を含んだ一対の非晶質シリコン層を形成するとともにこの非晶質シリコン層上にソース・ドレイン電極を形成する工程と、前記ソース・ドレイン電極にソース・ドレイン配線を形成する工程とを含む絶縁ゲート型トランジスタの製造方法。
　【請求項６】　絶縁性基板の一主面上にゲートとなる第１の金属層を選択的に形成する工程と、ゲート絶縁層となる第１の絶縁層、不純物を含まない非晶質シリコン層および第２の絶縁層を順次被着する工程と、前記第２の絶縁層上にネガ型の感光性樹脂を塗布する工程と、前記絶縁性基板の他の主面上からの露光を含めて前記ゲート上にゲートよりも細い開口部を有する感光性樹脂パターンを形成する工程と、前記開口部を含む全面にシリサイドを形成可能な第２の金属層よりなるリフトオフ層を被着する工程と、前記感光性樹脂の除去とともに前記開口部の前記リフトオフ層を前記第２の絶縁層上に選択的に残す工程と、前記選択的に残されたリフトオフ層をマスクとして前記第２の絶縁層を選択的に除去して前記非晶質シリコン層を露出する工程と、前記リフトオフ層を用いてプラズマ・ドーピングにより不純物を前記非晶質シリコン層に選択的に注入して第２の絶縁層下に不純物を含まない非晶質シリコン層のチャネルを形成する工程と、全面に第２の金属層と同じ金属層を被着後に前記絶縁性基板を加熱して前記不純物を含む非晶質シリコン層上にシリサイド層を形成する工程と、前記シリサイド層および前記不純物を含む非晶質シリコン層を選択的に除去して前記チャネルに隣接する不純物を含んだ一対の非晶質シリコン層を形成するとともにこの非晶質シリコン層上にソース・ドレイン配線を形成する工程とを含む絶縁ゲート型トランジスタの製造方法。
　【請求項７】　前記絶縁性基板は液晶表示装置用基板の一方であり、前記ゲートは走査線を兼ね、前記液晶表示装置用基板の他方をマスクとして前記走査線の端部の前記第１の絶縁層を除去することを特徴とする請求項６記載の絶縁ゲート型トランジスタの製造方法。
　【請求項８】　絶縁性基板の一主面上にゲートとなる第１の金属層を選択的に形成する工程と、ゲート絶縁層となる第１の絶縁層、不純物を含まない非晶質シリコン層および第２の絶縁層を順次被着する工程と、前記第２の絶縁層上にネガ型の感光性樹脂を塗布する工程と、前記絶縁性基板の他の主面上からの露光を含めて前記ゲート上にゲートよりも細い開口部を有する感光性樹脂パターンを形成する工程と、前記開口部を含む全面にシリサイドを形成可能な第２の金属層よりなるリフトオフ層を被着する工程と、前記感光性樹脂の除去とともに前記開口部の前記リフトオフ層を前記第２の絶縁層上に選択的に残す工程と、前記選択的に残されたリフトオフ層をマスクとして前記第２の絶縁層を選択的に除去して前記非晶質シリコン層を露出する工程と、前記リフトオフ層を用いてプラズマ・ドーピングにより不純物を前記非晶質シリコン層に選択的に注入して第２の絶縁層下に不純物を含まない非晶質シリコン層のチャネルを形成する工程と、全面に第２の金属層と同じ金属層を被着後に前記絶縁性基板を加熱して前記不純物を含む非晶質シリコン層上にシリサイド層を形成する工程と、前記シリサイド層および前記不純物を含む非晶質シリコン層を選択的に除去して前記チャネルに隣接する不純物を含んだ一対の非晶質シリコン層を形成するとともにこの非晶質シリコン層上にソース・ドレイン電極を形成する工程と、前記ソース・ドレイン電極にソース・ドレイン配線を形成する工程とを含む絶縁ゲート型トランジスタの製造方法。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　この発明は、液晶画像表示装置等に適用される絶縁ゲート型トランジスタおよびその製造方法に関するものである。
　【０００２】
　【従来の技術】
　近年の微細加工技術、液晶材料および実装技術等の進歩により３〜１５インチ程度のサイズではあるが、液晶パネルで実用上支障のないテレビジョン画像や各種の画像表示が商用ベースで既に得られている。また液晶パネルを構成する２枚のガラス基板の一方にＲＧＢの着色層を形成しておくことにより、カラー表示も容易に実現されている。さらに絵素毎にスイッチング素子を内蔵させた、いわゆるアクティブ型の液晶パネルでは、クロストークも少なくかつ高いコントラスト比を有する画像が保証される。
　【０００３】
　これらの液晶パネルは、走査線としては１２０〜９６０本、信号線としては２４０〜２０００本程度のマトリクス編成が標準的である。例えば、図１５に示すように液晶パネル１を構成する一方のガラス基板２上に形成された走査線の電極端子群６に駆動信号を供給する半導体集積回路チップ３を直接接続するＣＯＧ（Ｃｈｉｐ−Ｏｎ−Ｇｌａｓｓ）方式や、例えばポリイミド系樹脂薄膜をベースとし、金めっきされた銅箔の端子群（図示せず）を有する接続フィルム４を信号線の電極端子群５に接着剤で圧接しながら固定する方式などの実装手段によって、電気信号が画像表示部に供給される。ここでは便宜上二つの実装方式を同時に図示しているが、実際にはいずれかの実装方式が選ばれることは言うまでもない。
　【０００４】
　７，８は、液晶パネル１の中央の画像表示部と、信号線および走査線の電極端子群５，６との間を接続する配線路で、必ずしも電極端子群５，６と同じ導電材で構成される必要はない。９は、全ての液晶セルに共通の透明導電性の対向電極を有するもう１枚のガラス基板で、２枚のガラス基板２，９は石英ファイバやプラスチック・ビーズ等のスペーサによって数μｍ程度の所定の距離を隔てて形成され、その間隙（ギャップ）は有機性樹脂よりなるシール材と封口材で封止された閉空間になっており、閉空間には液晶が充填されている。またカラー表示を実現するには、ガラス基板９の閉空間側に着色層と称する染料または顔料のいずれか一方もしくは両方を含む有機薄膜が被着されて色表示機能が与えられるので、その場合にはガラス基板９は別名カラーフィルタと呼ばれる。そして、液晶材の性質によっては、ガラス基板９の上面またはガラス基板２の下面のいずれかもしくは両面上に偏光板が貼付され、液晶パネル１は電気光学素子として機能する。
　【０００５】
　図１６は、スイッチング素子として絶縁ゲート型トランジスタ１０を絵素毎に配置したアクティブ型液晶パネルの等価回路図である。実線で描かれた素子は一方のガラス基板２上に、そして破線で描かれた素子はもう　方のガラス基板９上に形成されている。走査線１１と信号線１２は、例えば非晶質シリコン（ａ−Ｓｉ）を半導体層とし、シリコン窒化層（ＳｉＮｘ）をゲート絶縁層とするＴＦＴ（薄膜トランジスタ）１０の形成と同時にガラス基板２上に作製される。液晶セル１３はガラス基板２上に形成された透明導電性の絵素電極と、カラーフィルタ（９）上に形成された同じく透明導電性の対向電極１５と、２枚のガラス基板２，９で構成された閉空間を満たす液晶とで構成され、電気的にはコンデンサと同じ扱いを受ける。蓄積容量の構成に関してはいくつかの選択が可能で、例えば図１６では蓄積容量２２は前段のゲート（走査線）と絵素電極とで構成されている。
　【０００６】
　図１６において、蓄積容量２２はアクティブ型の液晶パネルとしては必ずしも必須の構成要素とは限らないが、駆動用信号源の利用効率の向上、浮遊寄生容量の障害の抑制および高温動作時の画像のちらつき（フリッカ）防止等には効果的であるので、実用上はほぼ採用されている。図１７は、カラー液晶画像表示装置の要部断面図である。染色された感光性ゼラチンまたは着色性感光性樹脂等よりなる着色層１８は先述したように、カラーフィルタ（９）の閉空間側で絵素電極１４に対応してＲＧＢの三原色で所定の配列に従って配置されている。全ての絵素電極１４に共通の対向電極１５は着色層１８の存在による電圧配分損失を避けるためには図示したように着色層１８上に形成される。液晶１６に接して２枚のガラス基板２，９上に被着された、例えば０．１μｍ程度の膜厚のポリイミド系樹脂薄膜層１９は液晶分子を決められた方向に揃えるための配向膜である。加えて液晶１６にツイスト・ネマチック（ＴＮ）型のものを用いる場合には上下に２枚の偏光板２０を必要とする。
　【０００７】
　また、ＲＧＢの着色層１８の境界に低反射性の不透明膜２１を配置すると、ガラス基板２上の信号線１２等の配線層からの反射光を防止できてコントラスト比が向上し、またスイッチング素子１０の外部光照射によるＯＦＦ時のリーク電流の増大が防げて強い外光の下でも動作させることが可能となり、ブラックマトリクスとして実用化されている。ブラックマトリクス材の構成も多数考えられるが、着色層の境界に於ける段差の発生状況と光の透過率を考慮すると、コスト高にはなるが０．１μｍ程度の膜厚のＣｒ薄膜が簡便である。
　【０００８】
　２３は、絵素電極１４と薄膜トランジスタ１０のドレインとを接続するための導電性薄膜で、一般的には信号線１２と同一の材質で同時に形成される。ここでは図示しなかったが、対向電極１５は画像表示部より僅かに外よりの隅部で適当な導電性ペーストを介してＴＦＴ基板２上の適当な導電性パターンに接続され、電極端子群５，６の一部に組み込まれて電気的接続が与えられる。
　【０００９】
　なお、図１７において理解を簡単にするため、薄膜トランジスタ１０、走査線１１、蓄積容量２２、光源およびスペーサ等の主要因子は省略されている。図１８には、現在採用されているスイッチング素子である絶縁ゲート型トランジスタの一つの典型的な平面パターン配置図を示す。ここでは蓄積容量２２は前段の走査線１１′と絵素電極１４とで構成されている。図１８のＡ−Ａ′線上の製造工程の断面図を図１９〜図２４に示し、絶縁ゲート型トランジスタも含めて液晶画像表示用ＴＦＴ基板の製造プロセスを以下に説明する。
　【００１０】
　まず図１９に示したように、ガラス基板２の一主面上に絶縁ゲート型トランジスタのゲート電極と走査線を兼ねる金属層（１１）を例えば、スパッタ等の真空製膜装置を用いて０．１μｍの膜厚のクロム（Ｃｒ）で被着して選択的パターン形成を行なう。つぎに図２０に示したように、ゲート絶縁層２４となる第１のシリコン窒化層（ＳｉＮｘ）、不純物を殆ど含まない第１の非晶質シリコン（ａ−Ｓｉ）層２５およびエッチング・ストッパーとなる第２のシリコン窒化層（ＳｉＮｘ）２７の３層を順次例えば、０．４μｍ，０．０５μｍ，０．１μｍの膜厚でプラズマＣＶＤ装置を用いて連続的に堆積する。
　【００１１】
　そして図２１に示したように、ゲート１１上でゲート１１よりも細く第２のＳｉＮｘ層を選択的に残して２７′とし、不純物を含まない第１の非晶質シリコン層２５を露出した後、全面に不純物として例えば燐（Ｐ）を含む第２の非晶質シリコン層２６を、例えば０．０５μｍの膜厚でプラズマＣＶＤ装置を用いて全面に被着する。
　【００１２】
　引続き図２２に示したように、ゲート１１上周辺に上記２層の非晶質シリコン層を島状に選択的に形成して２５′，２６′とし、ゲート絶縁層２４を露出する。さらに、必ずしもこの位置が製造工程上最適とは限らないが、スパッタ等の真空製膜装置を用いて０．１μｍの膜厚の透明導電性のＩＴＯを被着して選択的パターン形成を行ない、絵素電極１４を形成する。
　【００１３】
　その後ゲート絶縁層２４の一部を選択的に除去して走査線１１への接続のための開口部（図示せず）を形成した後、図２３に示したように上記開口部を含んで例えば０．１μｍの膜厚のクロム（Ｃｒ）と０．５μｍの膜厚のアルミニウム（Ａｌ）の２層よりなるゲート配線（図示せず）と一対のソース・ドレイン配線１２，２３を第２のＳｉＮｘ層２７′と一部重なるように選択的に被着形成し、図２４に示したように上記配線をマスクとして第２のＳｉＮｘ層２７′上の不純物を含む第２の非晶質シリコン層２６′を選択的に除去して絶縁ゲート型トランジスタが完成する。この時、ソース・ドレイン配線でカバーされていない第１の非晶質シリコン層２５′は第２の非晶質シリコン層２６′の過食刻によって消失してしまうが、第２のＳｉＮｘ層２７′は非晶質シリコン層２６′の過食刻に対して絶縁ゲート型トランジスタのチャネルとなる不純物を含まない非晶質シリコン層２５′を保護する機能を発揮しているので、エッチング・ストッパと称される。
　【００１４】
　以上述べた製造方法では、２種類の非晶質シリコン層２５′，２６′を島状に形成してゲート絶縁層２４を露出してから、ゲート（走査線）への接続のための開口部の形成が実行されているが、製造工程（特に写真食刻工程）の短縮化のために非晶質シリコン層２５，２６を島状に形成することなく、２種類の非晶質シリコン層２５，２６とゲート絶縁層２４の多層を一気に食刻して、上記開口部を形成することも可能である。開口部の形成が多層膜の食刻となってやや複雑になり、かつドライエッチングを採用しないと開口部の断面形状が逆テーパになり易いなど工業上の課題がないわけではないが、非晶質シリコン層２５，２６を島状に形成する工程を省略することができるからである。ただし、後者の場合には非晶質シリコン層の不透明性に鑑み、ゲート配線とソース・ドレイン配線１２，２３をマスクとして前記配線間の不要な非晶質シリコン層を除去した後か、３層形成前、すなわちゲート絶縁層２４の形成前に絵素電極１４が形成されることは容易に理解されよう。
　【００１５】
　この従来例において、蓄積容量２２は前段の走査線１１′と絵素電極１４とを電極とし、ゲート絶縁層２４を絶縁体とする構成になっている。またアクティブ型液晶パネルの信頼性を高める目的で、上記した絶縁ゲート型トランジスタの完成後にパシベーション機能を確保するＳｉＮｘ等の透明絶縁層をさらに全面に形成するのが一般的であるがここではその詳細は省略する。また絶縁ゲート型トランジスタの耐熱性を向上させるために、ソース・ドレイン配線１２、２３と不純物を含む非晶質シリコン層２６′との間に耐熱バリア・メタルとしてＣｒを紹介しているが、その他にもＴｉ（チタン）等の金属薄膜層やシリサイド薄膜層がよく採用されている。耐熱バリア・メタルの技術の詳細についてもここでは省略する。
　【００１６】
　【発明が解決しようとする課題】
　先行例として紹介した絶縁ゲート型トランジスタは、ソース・ドレイン配線がゲートと一部平面的に重なって形成されるために、ゲート・ソース、ゲート・ドレイン間に寄生容量が発生する。しかもその重なり度合が露光工程での合わせ精度によって決定されるため、画面サイズが大きくなると、１）マスク精度、２）露光機の合わせ精度、３）ガラス基板２，９の熱収縮および熱膨張等で制約されて総合的な合わせ精度が数μｍにも及ぶことは稀ではない。ゲート・ソース間の寄生容量は信号線容量を増加させて消費電力の増大をもたらし、またゲート・ドレイン間の寄生容量は絵素電極の電位をゲートパルスで変調させて画像の焼付けや、露光機にステッパを用いた場合には画面継ぎ筋として、何れも重大な品質欠陥となるので、明るい画面を確保するための開口率の向上とあいまって、寄生容量の小さな自己整合型のＴＦＴが望まれている。
　【００１７】
　図２５には、寄生容量の低減を目指して開発された絶縁ゲート型トランジスタの平面パターン配置図を示す。ここでも蓄積容量２２は前段の走査線１１′と絵素電極１４とで構成されている。図２５のＢ−Ｂ′線上の製造工程断面図を図２６ないし図３３に示し、絶縁ゲート型トランジスタも含めて液晶画像表示用ＴＦＴ基板の製造プロセスを以下に説明する。
　【００１８】
　まず図２６に示したように、ガラス基板２の一主面上に絶縁ゲート型トランジスタのゲート電極と走査線を兼ねる金属層（１１）を例えば、スパッタ等の真空製膜装置を用いて０．１μｍの膜厚のクロム（Ｃｒ）で被着して選択的パターン形成を行なう。つぎに図２７に示したように、ゲート絶縁層２４となる第１のシリコン窒化層（ＳｉＮｘ）、不純物を殆ど含まない第１の非晶質シリコン（ａ−Ｓｉ）層２５、エッチング・ストッパーとなる第２のシリコン窒化層（ＳｉＮｘ）２７の３層を順次例えば、０．４μｍ，０．０５μｍ，０．１μｍの膜厚でプラズマＣＶＤ装置を用いて連続的に堆積する。ここまでは先行例と同一の製造プロセスである。
　【００１９】
　そして図２８に示したように、全面にポジ型の感光性樹脂２８を塗布した後、ガラス基板２の裏面から紫外線２９を照射する露光と、ガラス基板２の上面からは通常のホトマスクを用いた露光を併用する。感光性樹脂２８の現像後には図２９に示したようにゲート１１のパターンに対応してゲートパターンよりもわずかに０．５〜１μｍ程度細い幅を有する島状の感光性樹脂パターン２８′を得ることができる。
　【００２０】
　引続き島状の感光性樹脂パターン２８′をマスクとしてゲート１１上でゲートよりも細く第２のＳｉＮｘ層を選択的に残して２７′とし、不純物を含まない第１の非晶質シリコン層２５を露出し、感光性樹脂パターン２８′を除去した後に、図３０に示したように、全面に不純物として例えば燐（Ｐ）を含むプラズマ・ビーム３０を全面に照射する。この時エッチング・ストッパ層２７′はマスクとして機能し、不純物を含まない非晶質シリコン２５層は、不純物を含まない非晶質シリコン層３１と不純物を含む非晶質シリコン層３２となる。不純物を含まない非晶質シリコン層３１が絶縁ゲート型トランジスタのチャネルを構成することは説明を要しないであろう。
　【００２１】
　その後、図３１に示したように、ソース・ドレイン電極となる高融点の金属層３３をスパッタ等の真空製膜装置を用いて例えば０．１μｍの厚みで全面に被着し、クリーン・オーブン内に放置してガラス基板２の加熱を行う。この基板加熱により、金属層３３は不純物を含む非晶質シリコン層３２とは２００℃以上の温度でシリサイドを形成するのに対して、エッチング・ストッパであるＳｉＮｘ層２７′とは反応しないので、加熱処理終了後、前記金属層３３の食刻液を用いて全面的に除去すると、不純物を含む非晶質シリコン層３２上にのみシリサイド層３４が選択的に形成される。このように金属層３３は非晶質シリコンと合金化してシリサイドを形成するような、タンタル、タングステン、モリブデン、クロム、チタン等の比較的耐熱性の高い金属が用いられる。
　【００２２】
　さらに、シリサイド層３４と不純物を含む非晶質シリコン層３２の２層を図３２に示したように、ゲート１１上の周辺に島状に選択的に形成して３４′ａ，３４′ｂ，３２′とし、ゲート絶縁層２４を露出する。そして、必ずしもこの位置が製造工程上最適とは限らないが、スパッタ等の真空製膜装置を用いて０．１μｍの膜厚の透明導電性のＩＴＯを被着して選択的パターン形成を行ない、絵素電極１４を形成する。この時、島状の一方のドレイン電極３４′ａは既にシリサイド化されて低抵抗になっているので、絵素電極１４はドレイン電極３４′ａを含んで形成されても支障がない。
　【００２３】
　その後、ゲート絶縁層２４の一部を選択的に除去して走査線１１への接続のための開口部（図示せず）を形成した後、図３３に示したように上記開口部を含んで例えば０．５μｍの膜厚のアルミニウム（Ａｌ）よりなるゲート配線（図示せず）とソース配線１２が島状のもう一方のソース電極３４′ｂを含んで選択的に被着形成されて絶縁ゲート型トランジスタが完成する。
　【００２４】
　ここでゲート配線やソース・ドレイン配線がアルミニウム単層でよい理由は、不純物を含む非晶質シリコン層３２の表面がシリサイド化されているので、アルミニウムがシリサイド層を突き抜けて不純物を含む非晶質シリコン層３２の下部の不純物の少ない領域と反応してソース・ドレイン間のオーミック特性を損なう恐れが無いからである。すなわち、絶縁ゲート型トランジスタの耐熱性が向上しているからである。
　【００２５】
　なお、先行例のように絵素電極１４が独立したパターンで、ドレイン配線２３でドレイン電極３４′ａと絵素電極１４とを接続することも何等支障がない。また寄生容量を低減させるため、ソース・ドレイン配線１２，２３はゲート１１とは平面的な重なりがないように、ソース・ドレイン電極３４′ａ，３４′ｂを含んで形成されることは言うまでもない。
　【００２６】
　同様に、製造工程（特に写真食刻工程）の短縮化のためにシリサイド層と不純物を含む非晶質シリコン層を島状に形成することなく、シリサイド層と不純物を含む非晶質シリコン層とゲート絶縁層の多層を一気に食刻して、走査線への接続のための開口部を形成することも可能である。上記した最新の絶縁ゲート型トランジスタは、プラズマ・ドーピングによる不純物を含まない非晶質シリコン層への不純物注入と、基板加熱によるソース・ドレイン電極となる金属層と上記プラズマ・ドーピングによって不純物を注入された非晶質シリコン層との低温シリサイド形成の２つの新しい技術を中核とする自己整合型トランジスタの製造方法を提供している。
　【００２７】
　しかしながら、プラズマ・ドーピングで注入される不純物は、エッチング・ストッパ層２７′中にも当然ながら注入されて、多くの欠陥準位が発生する。初期的な動作は正常であっても、長期的な動作に対しては欠陥準位に電子が捕獲されて絶縁ゲート型トランジスタのしきい値電圧の上昇が始まり、ＯＮ電流の低下をもたらすことが判明した。
　【００２８】
　欠陥準位の発生を抑制するためには不純物の注入に対してマスクとして作用しているエッチング・ストッパ層を厚くするか、エッチング・ストッパ層上にさらにマスク機能を強化するために、適当な金属薄膜層またはエッチング・ストッパ層を形成するために採用した感光性樹脂パターンをそのまま残して使用するか、いずれかの対策が必要となる。
　【００２９】
　エッチング・ストッパ層を厚く被着形成することはプラズマＣＶＤ装置のタクト低下やダスト発生をもたらし、それを避けようとするとエッチング・ストッパ層を形成する反応室の増設が必要となり、設備コストが上昇する。マスク機能を強化するための金属薄膜層の採用は、同薄膜層の製膜装置と食刻装置の増設につながり、同じく設備コストが上昇する。
　【００３０】
　また感光性樹脂パターンをそのまま残してマスクとして採用すると、大量の不純物によって感光性樹脂パターンが変質し、感光性樹脂パターンの除去に酸素プラズマを用いるようになるが、変質している分、分解速度が低下しており、その除去が長時間に及び酸素プラズマ照射による二次的な欠陥準位の発生や、露出している不純物を含んだ非晶質シリコン層３２への大量の酸素プラズマの注入が非晶質シリコン層３２の電気的な性質を低下させる等の副次的な悪影響が発生する。
　【００３１】
　また低温シリサイド形成とは言え、２００℃以上の基板加熱は非晶質シリコン層３１，３２からの水素の離脱につながり、膜質による差異はあるが低抵抗化のために長時間または２５０℃以上の加熱を採用することは膜質の低下をもたらす。換言すれば、低抵抗化には限界があることも判明した。したがって、この発明の目的は、ゲート・ドレイン間の寄生容量による画像の焼付けを防止できるとともに、プラズマ・ドーピングによる欠陥準位の発生を防止でき、さらにソース・ドレイン配線の低抵抗化が可能な絶縁ゲート型トランジスタおよびその製造方法を提供することである。
　【００３２】
　【課題を解決するための手段】
　請求項１の絶縁ゲート型トランジスタは、絶縁性基板と、この絶縁性基板の一主面上に形成されたゲートと、このゲートの上に第１の絶縁層を介して前記ゲートよりも細く自己整合的に形成された第２の絶縁層と、この第２の絶縁層の下に前記ゲートと自己整合的に形成された不純物を含まない非晶質シリコン層のチャネルと、不純物を含んで前記チャネルに隣接する一対の非晶質シリコン層と、これらの不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属
層よ
　【００３３】
　請求項２の絶縁ゲート型トランジスタは、絶縁性基板と、この絶縁性基板の一主面上に形成されたゲートと、このゲートの上に第１の絶縁層を介して前記ゲートよりも細く自己整合的に形成された第２の絶縁層と、この第２の絶縁層の下に前記ゲートと自己整合的に形成された不純物を含まない非晶質シリコン層のチャネルと、不純物を含んで前記チャネルに隣接する一対の非晶質シリコン層と、これらの不純物を含んだ非晶質シリコン層上に自己整合的に形成される金属
層よ
電極
、前記ソース・ドレイン電極に形成されたソース・ドレイン配線とを備えた
　【００３４】
　請求項３の絶縁ゲート型トランジスタの製造方法は、絶縁性基板の一主面上にゲートとなる第１の金属層を選択的に形成する工程と、ゲート絶縁層となる第１の絶縁層、不純物を含まない非晶質シリコン層および第２の絶縁層を順次被着する工程と、第２の絶縁層上にネガ型の感光性樹脂を塗布する工程と、絶縁性基板の他の主面上からの露光を含めてゲートにゲートよりも細い開口部を有する感光性樹脂パターンを形成する工程と、開口部を含む全面に金属よりなるリフトオフ層を被着する工程と、感光性樹脂の除去とともに開口部の前記リフトオフ層を第２の絶縁層上に選択的に残す工程と、選択的に残されたリフトオフ層をマスクとして第２の絶縁層を選択的に除去して非晶質シリコン層を露出する工程と、リフトオフ層をマスクとしてプラズマ・ドーピングにより不純物を非晶質シリコン層に選択的に注入して第２の絶縁層下に不純物を含まない非晶質シリコン層のチャンネルを形成する工程と、全面に第２の金属層およびシリサイド層の少なくとも一方を被着後にリフトオフ層の除去とともに第２の金属層またはシリサイド層並びに不純物を含んだ非晶質シリコン層を選択的に除去してチャンネルに隣接する不純物を含んだ一対の非晶質シリコン層を形成するとともにこの非晶質シリコン層上にソース・ドレイン配線を形成する工程とを含むものである。
　【００３５】
　請求項４の絶縁ゲート型トランジスタの製造方法は、請求項３において、絶縁性基板は液晶表示装置用基板の一方であり、ゲートは走査線を兼ね、液晶表示装置用基板の他方をマスクとして走査線の端部の前記第１の絶縁層を除去するものである。請求項５の絶縁ゲート型トランジスタの製造方法は、絶縁性基板の一主面上にゲートとなる第１の金属層を選択的に形成する工程と、ゲート絶縁層となる第１の絶縁層、不純物を含まない非晶質シリコン層および第２の絶縁層を順次被着する工程と、第２の絶縁層上にネガ型の感光性樹脂を塗布する工程と、絶縁性基板の他の主面上からの露光を含めてゲートにゲートよりも細い開口部を有する感光性樹脂パターンを形成する工程と、開口部を含む全面に金属よりなるリフトオフ層を被着する工程と、感光性樹脂の除去とともに開口部の前記リフトオフ層を第２の絶縁層上に選択的に残す工程と、選択的に残されたリフトオフ層をマスクとして第２の絶縁層を選択的に除去して非晶質シリコン層を露出する工程と、リフトオフ層をマスクとしてプラズマ・ドーピングにより不純物を非晶質シリコン層に選択的に注入して第２の絶縁層下に不純物を含まない非晶質シリコン層のチャンネルを形成する工程と、全面に第２の金属層およびシリサイド層の少なくとも一方を被着後にリフトオフ層の除去とともに第２の金属層またはシリサイド層並びに不純物を含んだ非晶質シリコン層を選択的に除去してチャンネルに隣接する不純物を含んだ一対の非晶質シリコン層を形成するとともにこの非晶質シリコン層上にソース・ドレイン電極を形成する工程と、ソース・ドレイン電極にソース・ドレイン配線を形成する工程とを含むものである。
　【００３６】
　請求項６の絶縁ゲート型トランジスタの製造方法は、絶縁性基板の一主面上にゲートとなる第１の金属層を選択的に形成する工程と、ゲート絶縁層となる第１の絶縁層、不純物を含まない非晶質シリコン層および第２の絶縁層を順次被着する工程と、第２の絶縁層上にネガ型の感光性樹脂を塗布する工程と、絶縁性基板の他の主面上からの露光を含めてゲートにゲートよりも細い開口部を有する感光性樹脂パターンを形成する工程と、開口部を含む全面にシリサイドを形成可能な第２の金属よりなるリフトオフ層を被着する工程と、感光性樹脂の除去とともに開口部のリフトオフ層を第２の絶縁層上に選択的に残す工程と、選択的に残されたリフトオフ層をマスクとして第２の絶縁層を選択的に除去して非晶質シリコン層を露出する工程と、リフトオフ層を用いてプラズマ・ドーピングにより不純物を非晶質シリコン層に選択的に注入して第２の絶縁層下に不純物を含まない非晶質シリコン層のチャンネルを形成する工程と、全面に第２の金属層と同じ金属層を被着後に絶縁性基板を加熱して不純物を含む非晶質シリコン層上に第２の金属層成分を含むシリサイド層を形成する工程と、シリサイド層および不純物を含む非晶質シリコン層を選択的に除去してチャンネルに隣接する不純物を含んだ一対の非晶質シリコン層を形成するとともにこの非晶質シリコン層上にソース・ドレイン配線を形成する工程とを含むものである。
　【００３７】
　請求項７の絶縁ゲート型トランジスタの製造方法は、請求項６において、絶縁性基板は液晶表示装置用基板の一方であり、ゲートは走査線を兼ね、液晶表示装置用基板の他方をマスクとして走査線端部の前記第１の絶縁層を除去するものである。請求項８の絶縁ゲート型トランジスタの製造方法は、絶縁性基板の一主面上にゲートとなる第１の金属層を選択的に形成する工程と、ゲート絶縁層となる第１の絶縁層、不純物を含まない非晶質シリコン層および第２の絶縁層を順次被着する工程と、第２の絶縁層上にネガ型の感光性樹脂を塗布する工程と、絶縁性基板の他の主面上からの露光を含めてゲートにゲートよりも細い開口部を有する感光性樹脂パターンを形成する工程と、開口部を含む全面にシリサイドを形成可能な第２の金属よりなるリフトオフ層を被着する工程と、感光性樹脂の除去とともに開口部のリフトオフ層を第２の絶縁層上に選択的に残す工程と、選択的に残されたリフトオフ層をマスクとして第２の絶縁層を選択的に除去して非晶質シリコン層を露出する工程と、リフトオフ層を用いてプラズマ・ドーピングにより不純物を非晶質シリコン層に選択的に注入して第２の絶縁層下に不純物を含まない非晶質シリコン層のチャンネルを形成する工程と、全面に第２の金属層と同じ金属層を被着後に絶縁性基板を加熱して不純物を含む非晶質シリコン層上に第２の金属層成分を含むシリサイド層を形成する工程と、シリサイド層および不純物を含む非晶質シリコン層を選択的に除去してチャンネルに隣接する不純物を含んだ一対の非晶質シリコン層を形成するとともにこの非晶質シリコン層上にソース・ドレイン電極を形成する工程と、ソース・ドレイン電極にソース・ドレイン配線を形成する工程とを含むものである。
　【００３８】
　【作用】
　請求項１の絶縁ゲート型トランジスタによれば、チャネルを保護する第１の絶縁層はたとえばゲートパターンを利用した裏面露光によって自己整合的に形成され、不純物を含む非晶質シリコン層上に同じく自己整合的に形成されたソース・ドレイン配線とゲートとの平面的な重なりは、デバイスサイズの大小に関係なく１μｍ以下の値を実現できるので、ゲート・ドレイン間の寄生容量による画像の焼付けは実質的に皆無とすることが可能となる。
　【００３９】
　請求項２の絶縁ゲート型トランジスタによれば、請求項１において、ソース・ドレイン配線は、不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層またはシリサイド層よりなるソース・ドレイン電極に配線されているため、前記ソース・ドレイン配線の低抵抗化が可能となり、配線が長くなっても抵抗値の増大を容易に下げられる。
　【００４０】
　請求項３の絶縁ゲート型トランジスタの製造方法によれば、金属製のリフトオフ層はプラズマ・ドーピングに対して十分なマスク機能を発揮するので、チャンネル上のエッチング・ストッパ層となる第２の絶縁層内に欠陥準位を発生させず、またリフトオフ層を利用した選択的除去により不純物を含む非晶質シリコン層上に自己整合的にソース・ドレイン配線となる金属層またはシリサイド層を形成できるので、ソース・ドレイン配線の低抵抗化のための加熱処理を不要とすることもでき、また過度の加熱による非晶質シリコン層の劣化がない。
　【００４１】
　請求項４の絶縁ゲート型トランジスタの製造方法によれば、請求項３において、液晶パネル化された状態で対向基板をマスクとして基板の周辺部のゲート絶縁層を除去することにより、露出した走査線の端部を電極端子とすることができるので、製造工程の合理化を実現することができる。請求項５の絶縁ゲート型トランジスタの製造方法によれば、請求項２と同作用があるとともに、不純物を含む非晶質シリコン層上に被着または形成された金属層またはシリサイド層よりなるソース・ドレイン電極が自己整合的に形成されるので、従来のようにソース・ドレイン配線をマスクとして不純物を含む非晶質シリコン層を選択的に食刻する必要も無い。
　【００４２】
　請求項６の絶縁ゲート型トランジスタの製造方法によれば、不純物を含む非晶質シリコン層上にリフトオフ層と同じ金属のシリサイド層のソース・ドレイン配線を形成するため、請求項３と同作用がある。請求項７の絶縁ゲート型トランジスタの製造方法によれば、請求項６において、請求項４の作用と同様に製造工程の合理化を図ることができる。
　【００４３】
　請求項８の絶縁ゲート型トランジスタの製造方法によれば、不純物を含む非晶質シリコン層上にリフトオフ層と同じ金属のシリサイド層のソース・ドレイン電極を形成するとともにソース・ドレイン配線を形成するため、請求項６と同作用のほかさらに低抵抗化が図れる。
　【００４４】
　【実施例】
　この発明の第１の実施例について図１ないし図８に基づいて説明する。なお便宜上同一の部位には従来例と同じ番号を付すこととする。まず図２に示したように、絶縁性基板であるガラス基板２の一主面上に絶縁ゲート型トランジスタのゲート１１と走査線を兼ねる金属層（１１）を例えば、スパッタ等の真空製膜装置を用いて０．１μｍの膜厚のクロム（Ｃｒ）で被着して選択的パターン形成を行なう。
　【００４５】
　つぎに図３に示したように、第１の絶縁層であるゲート絶縁層２４となるシリコン窒化層（ＳｉＮｘ）、不純物を殆ど含まない非晶質シリコン（ａ−Ｓｉ）層２５、エッチング・ストッパーとなる第２の絶縁層であるシリコン窒化層（ＳｉＮｘ）２７の３層を例えば順次、０．４μｍ，０．０５μｍ，０．１μｍの膜厚でプラズマＣＶＤ装置を用いて連続的に堆積する。ここまでは先行例と同一の製造プロセスである。
　【００４６】
　そして図４に示したように、全面にネガ型の感光性樹脂３５を塗布した後、ガラス基板２の裏面から紫外線２９を照射し、かつガラス基板２の上面からは通常のホトマスクを用いた露光を併用する。感光性樹脂３５の現像後には図５に示したように、ゲート１１のパターンに対応してゲートパターンよりもわずかに０．５〜１μｍ程度の細い幅の開口部３６を有する感光性樹脂パターン３５′を得る。
　【００４７】
　引続き、全面にリフトオフ層として、例えば０．２〜０．３μｍの膜厚のモリブデンをスパッタ等の真空製膜装置を用いて全面に被着し、感光性樹脂パターン３５′を溶解または分解するような液中に放置すると、感光性樹脂パターン３５′の厚みが１μｍ以上あればリフトオフ層に比べて十分厚いので、図６に示したように、第２の絶縁層２７上にリフトオフ層３７をゲート１１と自己整合的に形成できる。さらに、リフトオフ層３７をマスクとして第２の絶縁層２７を選択的に食刻して２７′とし、不純物を含まない非晶質シリコン層２５を露出した後、図６に示したように全面に不純物として例えば燐（Ｐ）を含むプラズマ・ビーム３０を全面に照射する。この時リフトオフ層３７とエッチング・ストッパ層２７′はマスクとして機能し、不純物を含まない非晶質シリコン層２５に選択的に不純物が注入されて、不純物を含む非晶質シリコン層３２が得られ、エッチング・ストッパ層２７′下に不純物を含まない非晶質シリコン層３１が残る。
　【００４８】
　この後、図８に示したように全面にソース・ドレイン配線となる第３の金属層３８として、例えばクロムやチタン等を、あるいはモリブデンやタングステンを含むシリサイド層等を真空製膜装置を用いて０．０５〜０．１μｍの膜厚で被着する。リフトオフ層３７に比べて第３の金属層またはシリサイド層３８が薄いので、硝酸液中に放置してモリブデンよりなるリフトオフ層３７の除去とともにリフトオフ層３７上の第３の金属層またはシリサイド層３８を選択的に除去することは極めて容易である。リフトオフ層３７としては必ずしもモリブデンに限定される必然はなく、プラズマ・ドーピングに対して有効なマスク機能を発揮でき、かつ除去が簡便な方法で実施できればよい。
　【００４９】
　そして、図９に示したように、第３の金属層またはシリサイド層３８と不純物を含む非晶質シリコン層３２の２層を選択的に残して一対のソース配線１２とドレイン配線２３とし、ゲート絶縁層２４を露出させる。引続きスパッタ等の真空製膜装置を用いて０．１μｍの膜厚の透明導電性のＩＴＯを被着して選択的パターン形成を行ない、ドレイン電極を含んで絵素電極１４を形成する。この時、ドレイン電極は低抵抗のチタンやクロムあるいはシリサイドなので絵素電極１４はドレイン配線２３のドレイン電極を含んで形成されても支障ない。
　【００５０】
　この後、図示はしないが走査線１１の端部上のゲート絶縁層２４を選択的に除去して走査線１１の端部を露出し、走査線の電極端子６とすることでこの発明の第１の実施例は完成する。このように、第１の実施例の絶縁ゲート型トランジスタは、絶縁性基板であるガラス基板２と、このガラス基板２の一主面上に形成されたゲート１１と、このゲート１１上に第１の絶縁層であるゲート絶縁層２４を介してゲート１１よりも細く自己整合的に形成された第２の絶縁層のシリコン窒化層２７と、このシリコン窒化層２７下にゲート１１と自己整合的に形成された不純物を含まない非晶質シリコン層３１のチャンネルと、不純物を含んでチャンネルに隣接する一対の非晶質シリコン層３２と、これらの不純物を含んだ非晶質シリコン層３２上に自己整合的に形成されたソース・ドレイン配線１２，２３とを備えたため、チャネルを保護するゲート絶縁層１１はゲートパターンを利用した裏面露光によって自己整合的に形成され、不純物を含む非晶質シリコン層３２上に同じく自己整合的に形成されたソース・ドレイン配線１２，２３とゲート１１との平面的な重なりは、デバイスサイズの大小に関係なく１μｍ以下の値を実現できるので、ゲート・ドレイン間の寄生容量による画像の焼付けは実質的に皆無とすることが可能となる。
　【００５１】
　また、第１の実施例の製造方法によれば、金属製のリフトオフ層３７はプラズマ・ドーピングに対して十分なマスク機能を発揮するので、チャンネル上のエッチング・ストッパ層２７内に欠陥準位を発生させず、またリフトオフ層３７を利用した選択的除去により不純物を含む非晶質シリコン層３２上に自己整合的にソース・ドレイン配線１２，２３となる金属層またはシリサイド層を形成できるので、ソース・ドレイン配線１２，２３の低抵抗化のための加熱処理を不要とすることもでき、また過度の加熱による非晶質シリコン層の劣化がない。
　【００５２】
　また液晶パネル化された状態で対向基板をマスクとして基板の周辺部のゲート絶縁層を除去することにより、露出した走査線の端部を電極端子とすることができるので、製造工程の合理化を実現することができる。第１の実施例の変形例として、電極端子６を得るためのゲート絶縁層２４の選択的除去に露光機を用いたパターン形成を採用せず、液晶パネル化された状態で対向基板またはカラーフィルタ（９）をマスクとしてＴＦＴ１０のあるガラス基板２の周辺部のゲート絶縁層２４を除去することにより、露出した走査線１１の端部を電極端子６とする製造工程の合理化を実現している。
　【００５３】
　この発明の第２の実施例を図９および図１０に基づいて説明する。すなわち、第１の実施例の図８までは第１の実施例と同一のプロセスを経過する。そして、リフトオフ層３７の除去後、図９に示したように、第３の金属層またはシリサイド層３８と不純物を含む非晶質シリコン層３２の２層を選択的に除去して島状３２′，３８′ａ（ドレイン電極），３８′ｂ（ソース電極）を形成し、ゲート絶縁層２４を露出させる。先述したように必ずしもこの位置が製造工程上最適とは限らないがスパッタ等の真空製膜装置を用いて０．１μｍの膜厚の透明導電性のＩＴＯを被着して選択的パターン形成を行ない、絵素電極１４を形成する。この時、ドレイン電極３８′ａは低抵抗のチタンやクロムあるいはシリサイドなので絵素電極１４はドレイン電極３８′ａを含んで形成されても支障ない。
　【００５４】
　その後ゲート絶縁層２４の一部を選択的に除去して走査線１１への接続のための開口部（図示せず）を形成した後、図１０に示したように、上記開口部を含むゲート絶縁層２４上のゲート配線（図示せず）と、ソース電極３８′ｂを含むゲート絶縁層２４上のソース配線１２とを、例えば０．５μｍの膜厚のアルミニウム（Ａｌ）よりなる配線で選択的に被着形成し、これにより第２の実施例による絶縁ゲート型トランジスタが完成する。
　【００５５】
　第１の実施例においては、ソース・ドレイン配線１２，２３はチタンやクロムあるいはシリサイドで構成されるために、デバイスサイズが大きくなってくると配線が長くなり抵抗値の増大が避けられない。これに対して、第２の実施例ではソース・ドレイン電極３８′ａ，３８′ｂにソース・ドレイン配線１２，２３を形成するため、ソース・ドレイン配線１２，２３の抵抗値を容易に下げられるデバイス構造と製造方法を提案することができる。
　【００５６】
　また配線の低抵抗化のためにアルミニウムを用いるとき、第３の金属層３８に従来のバリア・メタルを用いると、プラズマ・ドーピングで不純物を含む非晶質シリコン層３２を形成する場合に、ゲート絶縁層２４との境界面にまで十分多量の不純物を注入する必要がなくなるので、プラズマ・ドーピングの注入量を最小限に適正化できて、過度に注入する無駄は回避できる。
　【００５７】
　この発明の第３の実施例を図１１および図１２に基づいて説明する。すなわち、ソース・ドレイン配線またはソース・ドレイン電極の形成にリフトオフ層でなく、低温シリサイド形成法を用いている。まず、第１の実施例の図７までは、第１の実施例および第２の実施例と同一である。ただし、リフトオフ層３７はシリサイドを形成可能な金属、例えばモリブデン、タングステン、タンタル、クロム、チタン等の高融点金属でなければならない違いはある。
　【００５８】
　ひきつづき、図１１に示したように、全面にソース・ドレイン配線となる第３の金属層３３として、リフトオフ層３７と同一の金属層を真空製膜装置を用いて０．０５〜０．１μｍの膜厚で被着する。そしてクリーンオーブン等の加熱装置または手段を用いて基板２を２００℃以上の温度で熱処理する。この基板加熱により、第３の金属層３３は不純物を含む非晶質シリコン層３２とは２００℃以上の温度でシリサイドを形成するのに対して、エッチング・ストッパであるＳｉＮｘ層２７′とは反応しないので、加熱処理終了後、リフトオフ層３７および金属層３３を溶解する食刻液を用いて全面的に除去すると、不純物を含む非晶質シリコン層３２上にのみシリサイド層３４が選択的に形成される。
　【００５９】
　そして、図１２に示したように、シリサイド層３４と不純物を含む非晶質シリコン層３２の２層を選択的に残して一対のソース配線１２（３４′ｂ）とドレイン配線２３（３４′ａ）とし、ゲート絶縁層２４を露出させる。引続きスパッタ等の真空製膜装置を用いて０．１μｍの膜厚の透明導電性のＩＴＯを被着して選択的パターン形成を行ない、ドレイン電極２３を含んで絵素電極１４を形成する。
　【００６０】
　この後、図示はしないが走査線１１の端部上のゲート絶縁層２４を選択的に除去して走査線１１の端部を露出し、走査線の電極端子６とすることでこの発明の第３の実施例は完成する。第３の実施例の変形例として、電極端子６を得るためのゲート絶縁層２４の選択的除去に露光機を用いたパターン形成を採用せず、液晶パネル化された状態で対向基板またはカラーフィルタ９をマスクとしてＴＦＴ基板２の周辺部のゲート絶縁層２４を除去することにより、露出した走査線１１の端部を電極端子６とする製造工程の合理化を実現している。
　【００６１】
　この発明の第４の実施例を図１３および図１４に基づいて説明する。すなわち、第４の実施例においては、図１１までは第３の実施例と同一のプロセスを経過する。そして、シリサイド層３４の選択的形成後、図１３に示したようにシリサイド層３４と不純物を含む非晶質シリコン層３２の２層を選択的に形成して島状３４′（３４′ａ，３４′ｂ）、３２′とし、ゲート絶縁層２４を露出させる。先述したように必ずしもこの位置が製造工程上最適とは限らないがスパッタ等の真空製膜装置を用いて０．１μｍの膜厚の透明導電性のＩＴＯを被着して選択的パターン形成を行ない、絵素電極１４を形成する。この時、島状３４′のドレイン電極３４′ａは低抵抗のシリサイドなので絵素電極１４はドレイン電極３４′ａを含んで形成されても支障がない。
　【００６２】
　その後、ゲート絶縁層２４の一部を選択的に除去してゲート１１を兼ねた走査線への接続のための開口部（図示せず）を形成した後、図１４に示したように、開口部を含むゲート絶縁層２４上のゲート配線（図示せず）と、ソース電極３４′ｂを含むゲート絶縁層２４上のソース配線１２とを、例えば０．５μｍの膜厚のアルミニウム（Ａｌ）よりなる配線で選択的に被着形成し、この発明の第４の実施例による絶縁ゲート型トランジスタが完成する。
　【００６３】
　第３の実施例においては、ソース・ドレイン配線１２，２３は表面がシリサイド化された非晶質シリコン層で構成されるために、デバイスサイズが大きくなってくると配線が長くなり抵抗値の増大が避けられない。これに対して、第４の実施例では第２の実施例と同様にソース・ドレイン配線の抵抗値を容易に下げられるデバイス構造と製造方法を提案することができる。
　【００６４】
　なお、従来例のように絵素電極１４が独立したパターンでは、ドレイン配線２３でドレイン電極３８′ａまたは３４′ａと絵素電極１４とを接続することも何等支障無い。同様に、製造工程（特に写真食刻工程）の短縮化のために金属層またはシリサイド層と不純物を含む非晶質シリコン層とを島状に形成することなく、金属層またはシリサイド層之不純物を含む非晶質シリコン層とゲート絶縁層よりなる多層膜を一気に食刻して、走査線への接続のための開口部を形成することも可能である。
　【００６５】
　【発明の効果】
　請求項１の絶縁ゲート型トランジスタによれば、チャネルを保護する第１の絶縁層はたとえばゲートパターンを利用した裏面露光によって自己整合的に形成され、不純物を含む非晶質シリコン層上に同じく自己整合的に形成されたソース・ドレイン配線とゲートとの平面的な重なりは、デバイスサイズの大小に関係なく１μｍ以下の値を実現できるので、ゲート・ドレイン間の寄生容量による画像の焼付けは実質的に皆無とすることが可能となるという効果がある。
　【００６６】
　請求項３の絶縁ゲート型トランジスタの製造方法によれば、金属製のリフトオフ層はプラズマ・ドーピングに対して十分なマスク機能を発揮するので、チャンネル上のエッチング・ストッパ層となる第２の絶縁層内に欠陥準位を発生させず、またリフトオフ層を利用した選択的除去により不純物を含む非晶質シリコン層上に自己整合的にソース・ドレイン配線となる金属層またはシリサイド層を形成できるので、ソース・ドレイン配線の低抵抗化のための加熱処理を不要とすることもでき、また過度の加熱による非晶質シリコン層の劣化がない。
　【００６７】
　請求項４の絶縁ゲート型トランジスタの製造方法によれば、請求項３において、液晶パネル化された状態で対向基板をマスクとして基板の周辺部のゲート絶縁層を除去することにより、露出した走査線の端部を電極端子とすることができるので、製造工程の合理化を実現することができる。請求項２の絶縁ゲート型トランジスタによれば、請求項１において、ソース・ドレイン配線は、不純物を含んだ非晶質シリコン層上に自己整合的に形成された金属層またはシリサイド層よりなるソース・ドレイン電極に配線されているため、前記ソース・ドレイン配線の低抵抗化が可能となり、配線が長くなっても抵抗値の増大を容易に下げられる。
　【００６８】
　請求項５の絶縁ゲート型トランジスタの製造方法によれば、請求項２と同効果があるとともに、不純物を含む非晶質シリコン層上に被着または形成された金属層またはシリサイド層よりなるソース・ドレイン電極が自己整合的に形成されるので、従来のようにソース・ドレイン配線をマスクとして不純物を含む非晶質シリコン層を選択的に食刻する必要も無い。
　【００６９】
　請求項６の絶縁ゲート型トランジスタの製造方法によれば、不純物を含む非晶質シリコン層上にリフトオフ層と同じ金属のシリサイド層のソース・ドレイン配線を形成するため、請求項３と同効果がある。
　【００７０】
　請求項７の絶縁ゲート型トランジスタの製造方法によれば、請求項６において、請求項４の効果と同様に製造工程の合理化を図ることができる。
　【００７１】
　請求項８の絶縁ゲート型トランジスタの製造方法によれば、不純物を含む非晶質シリコン層上にリフトオフ層と同じ金属のシリサイド層のソース・ドレイン電極を形成するとともにソース・ドレイン配線を形成するため、請求項６と同効果のほかさらに低抵抗化が図れる。
【図面の簡単な説明】
　【図１】
　この発明の第１の実施例の絶縁ゲート型トランジスタの要部断面図である。
　【図２】
　そのガラス基板にゲートを形成した状態の断面図である。
　【図３】
　その上にゲート絶縁層，不純物を含まない非晶質シリコン層および絶縁層を形成した状態の断面図である。
　【図４】
　その上にネガ型感光性樹脂層を形成した状態の断面図である。
　【図５】
　続いて感光性樹脂層を現像して開口部を形成した状態の断面図である。
　【図６】
　続いてリフトオフ層を形成した状態の断面図である。
　【図７】
　続いてプラズマビームを照射する状態を示す断面図である。
　【図８】
　続いてソース・ドレイン用の金属層を形成した状態の断面図である。
　【図９】
　続いて第２の実施例のソース・ドレイン用の金属層を選択的に除去した状態の断面図である。
　【図１０】
　ソース・ドレイン配線を形成した状態の断面図である。
　【図１１】
　図７に続いて第３の実施例のソース・ドレイン用の金属層を形成した状態の断面図である。
　【図１２】
　ソース・ドレイン配線を形成した状態の断面図である。
　【図１３】
　図１１に続いて第４の実施例のソース・ドレイン電極を形成した状態の断面図である。
　【図１４】
　続いてソース・ドレイン配線を形成した状態の断面図である。
　【図１５】
　液晶パネルの要部斜視図である。
　【図１６】
　アクティブ型液晶パネルの等価回路図である。
　【図１７】
　カラー表示用パネルの断面図である。
　【図１８】
　液晶表示用基板の平面図である。
　【図１９】
　その製造過程を示すもので基板にゲートを形成した状態の断面図である。
　【図２０】
　ゲート絶縁層，非晶質シリコン層および絶縁層を形成した状態の断面図である。
　【図２１】
　絶縁層を選択的に除去してプラズマビームを照射した状態の断面図である。
　【図２２】
　非晶質シリコン層を選択的に除去して絵素電極を形成した状態の断面図である。
　【図２３】
　ソース・ドレイン配線を形成した状態の断面図である。
　【図２４】
　開口部を除去した状態の断面図である。
　【図２５】
　提案例の液晶表示用基板の平面図である。
　【図２６】
　その製造過程を示すもので基板にゲートを形成した状態の断面図である。
　【図２７】
　ゲート絶縁層，非晶質シリコン層および絶縁層を形成した状態の断面図である。
　【図２８】
　ポジ型感光性樹脂を形成した状態の断面図である。
　【図２９】
　感光性樹脂を選択的に除去した状態の断面図である。
　【図３０】
　プラズマビームを照射した状態の断面図である。
　【図３１】
　ソース・ドレイン用金属層を形成した状態の断面図である。
　【図３２】
　金属層を選択的に除去した状態の断面図である。
　【図３３】
　ソース・ドレイン配線を形成した状態の断面図である。
　【符号の説明】
２　　絶縁性基板であるガラス基板
１１　　ゲート
１２　　ソース配線
２３　　ドレイン配線
２４　　第１の絶縁層であるゲート絶縁層
２７′　第２の絶縁層のエッチングストッパ層
３１　不純物を含まない非晶質シリコン層
３２　不純物を含む非晶質シリコン層