(57)【要約】  本発明は、表示領域にフォトセンサを備えた表示装置に関する。  各絵素行対（２０）の第１の絵素行（Ｒ１）と第２の絵素行（Ｒ２）において、第１の行配線（ＣＳ（１）、ＣＳ（２））のそれぞれが、絵素電極（ＥＲ（１）、ＥＧ（１）、ＥＢ（１）、ＥＲ（２）、ＥＧ（２）、ＥＢ（２））に対して、フォトセンサ回路（ＳＣ）の反対側となる列方向外側に配置されている。  センサ回路（ＳＣ）に対して、絵素電極（ＥＲ（１）、ＥＧ（１）、ＥＢ（１））と絵素電極（ＥＲ（２）、ＥＧ（２）、ＥＢ（２））とが平衡に近い状態で配置されている。画像ＰＩＸ（１）と画像ＰＩＸ（２）とでデータ信号の極性が逆になるような交流駆動が行われると、センサ回路（ＳＣ）の電位変動は、両方の絵素電極からの影響が互いに相殺されて小さくなる。  本発明は、フォトセンサを用いた指紋認証やタッチパネルを備える液晶表示装置に好適に使用することができる。
2010038512.tif 000002
【特許請求の範囲】
【請求項１】
データ信号が書き込まれる絵素電極を含む絵素が複数配置されたアレイと、上記アレイ中に挿入されるように設けられて照射光の強度に応じた信号を出力する１つ以上のフォトセンサ回路と、上記フォトセンサ回路の出力を検出することにより上記照射光の強度の検出を行う光強度検出手段とを備えた、アクティブマトリクス型の表示装置であって、
各上記フォトセンサ回路は、互いに隣接する２つの絵素行からなる絵素行対を構成する第１の絵素行と第２の絵素行との間の領域に設けられており、
上記第１の絵素行と上記第２の絵素行とについて、表示面に対して垂直に見て、上記絵素電極の領域よりも列方向外側の領域に存在する配線部分があるような配置である外側配置がなされている、上記フォトセンサ回路用の配線以外の少なくとも１つの第１の行配線が設けられており、
各上記絵素行対において、上記第１の絵素行と上記第２の絵素行とでは、上記第１の行配線のそれぞれの上記外側配置が、上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側となる列方向外側を用いた上記外側配置であるか、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側とは反対側となる列方向外側を用いた上記外側配置であるかのいずれであるかが、互いに同じであることを特徴とする表示装置。
【請求項２】
上記第１の絵素行と上記第２の絵素行とについて、表示面に対して垂直に見て、上記絵素電極の領域よりも列方向外側の領域に存在する配線部分がないような配置である内側配置がなされている、上記フォトセンサ回路用の配線以外の少なくとも１つの第２の行配線が設けられており、
各上記絵素行対において、上記第１の絵素行と上記第２の絵素行とでは、表示面に対して垂直に見て、上記第２の行配線のそれぞれの上記内側配置が、上記内側配置が可能な列方向の範囲の境界を規定する２つの絵素電極エッジのうちの、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路に近い方の絵素電極エッジと遠い方の絵素電極エッジとのいずれにより近くなるようになされているかが、互いに同じであることを特徴とする請求項１に記載の表示装置。
【請求項３】
上記第１の行配線は補助容量配線であり、
各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側とは反対側となる列方向外側を用いた上記外側配置がなされていることを特徴とする請求項１または２に記載の表示装置。
【請求項４】
上記第１の行配線は補助容量配線であり、
上記第２の行配線は走査信号線であり、
各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側とは反対側となる列方向外側を用いた上記外側配置がなされていることを特徴とする請求項２に記載の表示装置。
【請求項５】
上記第１の絵素行と上記第２の絵素行とで上記第１の行配線を逆相でない関係に駆動することを特徴とする請求項３または４に記載の表示装置。
【請求項６】
上記第１の行配線は補助容量配線であり、
各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側となる列方向外側を用いた上記外側配置がなされていることを特徴とする請求項１または２に記載の表示装置。
【請求項７】
上記第１の行配線は補助容量配線であり、
上記第２の行配線は走査信号線であり、
各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側となる列方向外側を用いた上記外側配置がなされていることを特徴とする請求項２に記載の表示装置。
【請求項８】
上記第１の行配線を駆動しないことを特徴とする請求項６または７に記載の表示装置。
【請求項９】
上記第１の行配線は走査信号線であり、
各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側とは反対側となる列方向外側を用いた上記外側配置がなされていることを特徴とする請求項１または２に記載の表示装置。
【請求項１０】
上記第１の行配線は走査信号線であり、
上記第２の行配線は補助容量配線であり、
各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側とは反対側となる列方向外側を用いた上記外側配置がなされていることを特徴とする請求項２に記載の表示装置。
【請求項１１】
上記第１の行配線は走査信号線であり、
各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側となる列方向外側を用いた上記外側配置がなされていることを特徴とする請求項１または２に記載の表示装置。
【請求項１２】
上記第１の行配線は走査信号線であり、
上記第２の行配線は補助容量配線であり、
各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側となる列方向外側を用いた上記外側配置がなされていることを特徴とする請求項２に記載の表示装置。
【請求項１３】
上記第１の絵素行と上記第２の絵素行とのそれぞれにおける上記第１の行配線は、互いに異なる信号の配線からなる複数の同本数の配線であり、
各上記絵素行対において、上記第１の絵素行と上記第２の絵素行とでは、表示面に対して垂直に見て、上記第１の行配線における各配線の列方向への並び順が互いに逆であることを特徴とする請求項１または２に記載の表示装置。
【請求項１４】
上記第１の絵素行と上記第２の絵素行とのそれぞれにおける上記第２の行配線は、互いに異なる信号の配線からなる複数の同本数の配線であり、
各上記絵素行対において、上記第１の絵素行と上記第２の絵素行とでは、表示面に対して垂直に見て、上記第２の行配線における各配線の列方向への並び順が互いに逆であることを特徴とする請求項２に記載の表示装置。
【請求項１５】
各上記絵素行対における上記第１の絵素行と上記第２の絵素行とで、データ信号の極性が互いに逆になるような駆動が可能であることを特徴とする請求項１から１４までのいずれか１項に記載の表示装置。
【請求項１６】
上記アレイの全ての絵素行が、上記絵素行対に分割されていることを特徴とする請求項１から１５までのいずれか１項に記載の表示装置。
【請求項１７】
複数の上記絵素行対が、最上位の上記絵素行対が備える２つの絵素行のうちの上位側の絵素行がｋ行目（ｋは２以上の自然数）の絵素行であるとして、ｋ−２の絵素行数だけ間隔をおいて形成されていることを特徴とする請求項１から１６までのいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示領域にフォトセンサを備えた表示装置に関する。
【背景技術】
【０００２】
液晶表示装置の画素回路にフォトセンサを備えた構成のものがあり、指紋認証やタッチパネルへの応用が試みられている。【０００３】
図７に、特許文献１に記載されたこのような表示装置が備える表示領域の構成と、当該表示領域を駆動する回路ブロックとを示す。【０００４】
表示領域において、アレイを構成する画素１８は、液晶容量ＣＬＣ、補助容量Ｃ２、ＴＦＴＭ４などで構成される表示回路の他に、センサ回路１０を備えている。センサ回路１０は、ｎチャネル型のアンプＴＦＴＭ１、フォトセンサＤ１、および、容量Ｃ１を備えている。【０００５】
表示回路において、ＴＦＴＭ４のゲートはゲートラインＧＬに接続されており、ＴＦＴＭ４のソースはデータライン６’に接続されている。液晶容量ＣＬＣは、ＴＦＴＭ４のドレインに接続された画素電極と共通電圧ＶＣＯＭが印加された共通電極との間に形成されている。補助容量Ｃ２は、画素電極と共通配線ＴＦＴＣＯＭとの間に形成されている。【０００６】
ゲートラインＧＬおよび共通配線ＴＦＴＣＯＭはゲートドライバ１５により駆動され、データライン６’はソースドライバ１４により駆動される。【０００７】
センサ回路１０において、フォトセンサＤ１のカソードと容量Ｃ１の一端とは互いに接続されており、アンプＴＦＴＭ１のゲートは、フォトセンサＤ１と容量Ｃ１との接続点に接続されている。アンプＴＦＴＭ１のドレインはデータライン６’に接続されており、アンプＴＦＴＭ１のソースはセンサ出力配線６に接続されている。データライン６’は、データ信号の書き込み期間外に設けられるセンサ駆動期間に、図示しないスイッチを介してセンサ読み出しドライバ１７によって駆動され、センサ出力配線６の電圧はセンサ読み出しドライバ１７によって読み取られる。【０００８】
フォトセンサＤ１のアノードはリセット配線ＲＳＴに接続されており、容量Ｃ１の他端は行選択配線ＲＳに接続されている。リセット配線ＲＳＴおよび行選択配線ＲＳは、センサ行ドライバ１６により駆動される。【０００９】
図８に、上記センサ回路１０を具体的に構成する場合の詳細な回路構成を示す。アンプＴＦＴＭ１のドレインは、データライン６’に接続され、センサ駆動期間にセンサ読み出しドライバ１７から電圧Ｖｄｄを印加される。アンプＴＦＴＭ１のソースはセンサ出力配線６にセンサ出力電圧Ｖｏｕｔを出力する。アンプＴＦＴＭ１のゲートとドレインとの間には容量Ｃａｇｄが形成されており、アンプＴＦＴＭ１のゲートとソースとの間には容量Ｃａｇｓが形成されている。【００１０】
フォトセンサＤ１はｐｉｎフォトダイオードで構成されている。フォトセンサＤ１のアノードＡはリセット配線ＲＳＴから電圧Ｖｒｓｔを印加される。【００１１】
容量Ｃ１は容量値Ｃｓｔを有しており、上記他端には行選択配線ＲＳから電圧Ｖｒｗが印加される。【００１２】
アンプＴＦＴＭ１のゲートと、フォトセンサＤ１のカソードＫと、容量Ｃ１の一端との接続点をノードＮｅｔＡと称する。【００１３】
次に、図９を用いて、上記構成のセンサ回路１０の動作について説明する。【００１４】
センサ駆動期間には、データライン６’はソースドライバ１４から切り離され、センサ読み出しドライバ１７に接続される。センサ駆動期間の初期の時刻ｔ１に、センサ行ドライバ１６からリセット配線ＲＳＴに印加する電圧ＶｒｓｔをＨｉｇｈレベル（例えば０Ｖ）とすることにより、フォトセンサＤ１が順方向に導通し、ノードＮｅｔＡの電位ＶｎｅｔＡはＨｉｇｈレベル（例えば０Ｖ）となる。また、このとき、センサ行ドライバ１６から行選択配線ＲＳに印加する電圧ＶｒｗをＬｏｗレベル（例えば０Ｖ）とする。センサ読み出しドライバ１７からデータライン６’に印加する電圧Ｖｄｄは例えば直流電圧の１５Ｖに設定されている。【００１５】
次いで、時刻ｔ２で、センサ行ドライバ１６は電圧ＶｒｓｔをＬｏｗレベル（例えば−１０Ｖ）とする。このとき、フォトセンサＤ１はアノードＡのほうがカソードＫよりも電位が低くなるので逆バイアス状態となる。【００１６】
時刻ｔ２からはチャージ期間Ｔ１が開始される。チャージ期間Ｔ１ではノードＮｅｔＡにフォトセンサＤ１への照射光の強度に応じたチャージが行われる。フォトセンサＤ１に光が照射されると、カソードＫからアノードＡへ向って流れるリーク電流が、照射光の強度に応じて変化する。明部においてはリーク電流が大きいために、アノードＡすなわち電位ＶｎｅｔＡが急速に減少し、暗部においてはリーク電流が小さいために、電位ＶｎｅｔＡが緩慢に減少する。【００１７】
チャージ期間Ｔ１が終了する時刻ｔ３において、センサ行ドライバ１６は電圧ＶｒｗをＨｉｇｈレベル（例えば２０Ｖ）とする。すると、電位ＶｎｅｔＡは、容量Ｃ１による容量結合により負電位から正電位に持ち上げられ、明部と暗部との電位差は保たれる。このとき、アンプＴＦＴＭ１は導通するが、電位ＶｎｅｔＡすなわちアンプＴＦＴＭ１のゲート電位は、容量Ｃａｇｄおよび容量Ｃａｇｓによる容量結合を通したブートストラップ効果によっても持ち上げられる。従って、アンプＴＦＴＭ１は、ブートストラップ効果のない場合よりも高い出力電圧Ｖｏｕｔをソースから出力する。時刻ｔ３からセンサ出力の出力期間Ｔ２が開始される。【００１８】
全容量値Ｃｔｏｔａｌを、
Ｃｔｏｔａｌ＝Ｃｄｇｓ＋Ｃｓｔ＋Ｃａｇｄ＋Ｃａｇｓ
とし（但し、右辺の各容量値は容量名で代用した）、
α＝Ｃｓｔ／Ｃｔｏｔａｌ
とすると、電圧Ｖｒｗによる電位ＶｎｅｔＡの昇圧分ΔＶｎｅｔＡは、
ΔＶｎｅｔＡ＝α×Ｖｒｗｐ−ｐ
となる。但し、Ｖｒｗｐ−ｐはＶｒｗのピーク・ツー・ピーク電圧であり、上記例では２０Ｖである。【００１９】
出力電圧Ｖｏｕｔは電位ＶｎｅｔＡに応じた電圧となるので、出力期間Ｔ２に出力電圧Ｖｏｕｔをセンサ読み出しドライバ１７によって読み出すことにより、フォトセンサＤ１のセンサ出力、すなわち、フォトセンサＤ１への照射光の強度を検出することができる。【００２０】
出力期間Ｔ２が終了する時刻ｔ４において、センサ行ドライバ１６は電圧ＶｒｗをＬｏｗレベル（例えば０Ｖ）とし、センサ駆動期間を終了する。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】国際公開ＷＯ２００７／１４５３４７号公報（公開日２００７年１２月２１日）
【特許文献２】特開２００７−４７９９１号公報（公開日２００７年２月２２日）
【発明の概要】
【発明が解決しようとする課題】
【００２２】
図１０に、上述したセンサ回路を有する画素のレイアウト図の一例を示す。なお、本明細書では、「〜領域よりも外側」と表現するとき、それは、対象とする構成をパネル面（表示面）に垂直に見た平面図上において、「〜領域」の周縁によって囲まれていない側を指すものとする。また、「〜領域よりも〜方向外側」と表現するとき、それは、上記の「〜領域よりも外側」のうち、「〜領域」から「〜方向」に向う側を指すものとする。さらに、「〜方向」という表現は互いに逆の関係にある第１の向きと第２の向きという２つの向きを含むものとし、従って、「〜領域よりも〜方向外側」には、「〜領域よりも第１の向きの側」と「〜領域よりも第２の向きの側」との２通りが存在する。【００２３】
また、「上層側」および「下層側」と表現するとき、それはパネル厚み方向の上下関係を指すものとする。また、「〜よりも上層側（または下層側）」という表現は、比較対象のそれぞれがパネル厚み方向に積層されるいずれの層に属するかという観点からパネル厚み方向の上下関係を説明する表現であるとし、「〜の上層側（または下層側）」という表現は、パネル面（表示面）に垂直に見た平面図上において同じ領域を共有するもの同士に対する、上記同じ領域についてのパネル厚み方向の上下関係を説明する表現であるとする。【００２４】
図１０では、列方向に並ぶ、第ｍ列の画素ＰＩＸ（１）と画素ＰＩＸ（２）との構成が、表示面に対して垂直に見た平面図によって示されている。画素ＰＩＸ（１）は、Ｒの絵素ＰＩＸＲ（１）とＧの絵素ＰＩＸＧ（１）とＢの絵素ＰＩＸＢ（１）とセンサ回路ＳＣ（１）とを備えている。画素ＰＩＸ（２）は、Ｒの絵素ＰＩＸＲ（２）とＧの絵素ＰＩＸＧ（２）とＢの絵素ＰＩＸＢ（２）とセンサ回路ＳＣ（２）とを備えている。センサ回路ＳＣ（１）は、平面図上で、行方向に並ぶ絵素ＰＩＸＲ（１）・ＰＩＸＧ（１）・ＰＩＸＢ（１）に対して、補助容量配線ＣＳ（１）側となる列方向の一方側に隣接して配置されている。センサ回路ＳＣ（２）は、平面図上で、行方向に並ぶ絵素ＰＩＸＲ（２）・ＰＩＸＧ（２）・ＰＩＸＢ（２）に対して、補助容量配線ＣＳ（２）側となる列方向の一方側に隣接して配置されている。【００２５】
画素ＰＩＸ（１）に対応するゲートラインＧＬ（１）と画素ＰＩＸ（２）に対応するゲートラインＧＬ（２）とは、実際のパターンとしては、図１１に示したように、それぞれ絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）、絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）の下層側を通過するように配置されている。また、画素ＰＩＸ（１）に対応する補助容量配線ＣＳ（１）と画素ＰＩＸ（２）に対応する補助容量配線ＣＳ（２）とは、実際のパターンとしては、図１１に示したように、平面図上でそれぞれ絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）、絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）よりも列方向外側の領域を通過するように配置されている。ゲートラインＧＬ（１）・ＧＬ（２）および補助容量配線ＣＳ（１）・ＣＳ（２）はゲートメタルで形成されている。絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）および絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）は、例えばＩＴＯなどの透明電極で形成されており、ゲートメタルよりも上層側にある。【００２６】
また、補助容量配線ＣＳ（１）・ＣＳ（２）との間で補助容量Ｃ２を形成する電極１０１は、ゲートメタルよりも下層側にあるＳｉ材料層で形成されている。【００２７】
また、ＲのソースラインＳＬＲ（ｍ）、ＧのソースラインＳＬＧ（ｍ）、および、ＢのソースラインＳＬＢ（ｍ）は、図７のデータライン６’に相当しており、図１１に示すようにゲートラインＧＬ（１）・ＧＬ（２）および補助容量配線ＣＳ（１）・ＣＳ（２）よりも上層側に配置されている。【００２８】
センサ回路ＳＣ（１）において、アンプＴＦＴＭ１、フォトセンサＤ１、および、容量Ｃ１は、図１０に示すように、平面図上で、行方向に延びるリセット配線ＲＳＴ（１）と読み出し配線ＲＷ（１）との間の領域に形成されており、リセット配線ＲＳＴ（１）と読み出し配線ＲＷ（１）とはセンサ回路ＳＣ（１）の領域の列方向の範囲の境界を規定している。【００２９】
同様に、センサ回路ＳＣ（２）において、アンプＴＦＴＭ１、フォトセンサＤ１、および、容量Ｃ１は、平面図上で、行方向に延びるリセット配線ＲＳＴ（２）と読み出し配線ＲＷ（２）との間の領域に形成されており、リセット配線ＲＳＴ（２）と読み出し配線ＲＷ（２）とはセンサ回路ＳＣ（２）の領域の列方向の範囲の境界を規定している。【００３０】
リセット配線ＲＳＴ（１）・ＲＳＴ（２）は図７のリセット配線ＲＳＴに相当しており、読み出し配線ＲＷ（１）・ＲＷ（２）は図７の行選択配線ＲＳに相当している。リセット配線ＲＳＴ（１）・ＲＳＴ（２）および読み出し配線ＲＷ（１）・ＲＷ（２）はゲートメタルで形成されている。【００３１】
また、アンプＴＦＴＭ１とフォトセンサＤ１と容量Ｃ１とをノードｎｅｔＡで互いに接続する接続配線１０２は、ゲートメタルよりも下層側にある前記Ｓｉ材料層から形成されている。また、フォトセンサＤ１の下層側にはライトシールドＬＳが設けられることもある。【００３２】
以上の構成の画素ＰＩＸ（１）・ＰＩＸ（２）においては、上述したようにセンサ回路ＳＣ（１）・ＳＣ（２）は、自画素の絵素電極との間に補助容量配線を挟んで配置されている一方、当該補助容量配線とは列方向の反対側に隣接する他の画素とは、当該他の画素の絵素電極と近接している。【００３３】
しかしながら、液晶表示装置では交流駆動が行われるため、図１０において、センサ回路ＳＣ（２）は、近接する画素ＰＩＸ（１）の＋極性あるいは−極性のデータ電位を保持している絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）からの寄生容量Ｃｒ１・Ｃｇ１・Ｃｂ１を介した電位変動と、自画素である画素ＰＩＸ（２）の上記とは逆極性のデータ電位を保持する絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）からの寄生容量Ｃｒ２・Ｃｇ２・Ｃｂ２を介した電位変動との両方を受ける。しかし、この電位変動は、センサ回路ＳＣ（２）に対して絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）と絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）とが平衡して配置されていないことにより、両絵素電極の不平衡配置の度合いに応じた大きな値となる。【００３４】
この状態を、図１１のＡ−Ａ’線断面図である図１２に示す。【００３５】
センサ回路ＳＣ（２）内にある接続配線１０２が、絵素電極ＥＢ（１）との間に寄生容量Ｃｂ１を形成するとともに、絵素電極ＥＢ（２）との間に寄生容量Ｃｂ２を形成している。絵素電極ＥＢ（１）と絵素電極ＥＢ（２）とでデータ電位の極性が異なっているが、寄生容量Ｃｂ１のほうが寄生容量Ｃｂ２よりも大きいために、接続配線１０２の電位は絵素電極ＥＢ（１）からより大きく影響を受ける。さらに、この場合には、センサ回路ＳＣは絵素電極ＥＢ（２）よりも補助容量配線ＣＳ（２）に近いため、接続配線１０２が補助容量配線ＣＳ（２）との間に形成する寄生容量Ｃｘを介して補助容量配線ＣＳ（２）の電位の影響を受けやすくなる。これにより、センサ回路ＳＣ（２）に対する、周辺パターンの全体的な不平衡配置による影響が助長される。従って、ノードｎｅｔＡの電位がリセット配線ＲＳＴ（２）や読み出し配線ＲＷ（２）への電圧印加によって制御されるように設計されていても、センサ回路ＳＣ（２）の内部の電位が周辺パターンの電位に引きずられて設計値からずれてしまうという不具合が生じる。【００３６】
このように、画素領域にフォトセンサ回路を備える従来の表示装置には、フォトセンサ回路が、周辺の絵素電極の不平衡な配置に起因した電位変動を受けるという問題があった。【００３７】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、フォトセンサ回路が周辺の絵素電極の配置に起因した電位変動を受けにくい表示装置を実現することにある。
【課題を解決するための手段】
【００３８】
本発明の表示装置は、上記課題を解決するために、データ信号が書き込まれる絵素電極を含む絵素が複数配置されたアレイと、上記アレイ中に挿入されるように設けられて照射光の強度に応じた信号を出力する１つ以上のフォトセンサ回路と、上記フォトセンサ回路の出力を検出することにより上記照射光の強度の検出を行う光強度検出手段とを備えた、アクティブマトリクス型の表示装置であって、各上記フォトセンサ回路は、互いに隣接する２つの絵素行からなる絵素行対を構成する第１の絵素行と第２の絵素行との間の領域に設けられており、上記第１の絵素行と上記第２の絵素行とについて、表示面に対して垂直に見て、上記絵素電極の領域よりも列方向外側の領域に存在する配線部分があるような配置である外側配置がなされている、上記フォトセンサ回路用の配線以外の少なくとも１つの第１の行配線が設けられており、各上記絵素行対において、上記第１の絵素行と上記第２の絵素行とでは、上記第１の行配線のそれぞれの上記外側配置が、上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側となる列方向外側を用いた上記外側配置であるか、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側とは反対側となる列方向外側を用いた上記外側配置であるかのいずれであるかが、互いに同じであることを特徴としている。【００３９】
上記の発明によれば、第１の絵素行の絵素と第２の絵素行の絵素とでデータ信号の極性が互いに逆になるような交流駆動が行われると、フォトセンサ回路は、第１の絵素行の＋極性あるいは−極性のデータ電位を保持している絵素電極からの寄生容量を介した電位変動と、第２の絵素行の上記とは逆極性のデータ電位を保持する絵素電極からの寄生容量を介した電位変動との両方を受ける。しかし、この電位変動は、フォトセンサ回路に対して第１の絵素行の絵素電極と第２の絵素行の絵素電極とが平衡に近い状態で配置されていることにより、両絵素電極からの影響が互いに相殺されて小さいものとなる。【００４０】
以上により、フォトセンサ回路が周辺の絵素電極の配置に起因した電位変動を受けにくい表示装置を実現することができるという効果を奏する。【００４１】
本発明の表示装置は、上記課題を解決するために、上記第１の絵素行と上記第２の絵素行とについて、表示面に対して垂直に見て、上記絵素電極の領域よりも列方向外側の領域に存在する配線部分がないような配置である内側配置がなされている、上記フォトセンサ回路用の配線以外の少なくとも１つの第２の行配線が設けられており、各上記絵素行対において、上記第１の絵素行と上記第２の絵素行とでは、表示面に対して垂直に見て、上記第２の行配線のそれぞれの上記内側配置が、上記内側配置が可能な列方向の範囲の境界を規定する２つの絵素電極エッジのうちの、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路に近い方の絵素電極エッジと遠い方の絵素電極エッジとのいずれにより近くなるようになされているかが、互いに同じであることを特徴としている。【００４２】
上記の発明によれば、第１の絵素行の絵素電極と第２の絵素行の絵素電極とがフォトセンサ回路に対して平衡に近い状態で配置されるだけでなく、これらの絵素電極に膜厚方向に近接する第２の行配線が当該絵素電極とともに、フォトセンサ回路に対して平衡に近い状態で配置される。これにより、フォトセンサ回路は、より一層、周辺パターンから電位変動の影響を受けにくくなるという効果を奏する。【００４３】
本発明の表示装置は、上記課題を解決するために、上記第１の行配線は補助容量配線であり、各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側とは反対側となる列方向外側を用いた上記外側配置がなされていることを特徴としている。【００４４】
上記の発明によれば、第１の絵素行と第２の絵素行とで補助容量配線を互いに逆相でない関係に駆動する場合に、フォトセンサ回路の電位に与える両者の影響を相殺させることが困難である問題を、補助容量配線をフォトセンサ回路から遠く離すことで解消することができるという効果を奏する。【００４５】
本発明の表示装置は、上記課題を解決するために、上記第１の行配線は補助容量配線であり、上記第２の行配線は走査信号線であり、各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側とは反対側となる列方向外側を用いた上記外側配置がなされていることを特徴としている。【００４６】
上記の発明によれば、第１の絵素行と第２の絵素行とで補助容量配線を互いに逆相でない関係に駆動する場合に、フォトセンサ回路の電位に与える両者の影響を相殺させることが困難である問題を、補助容量配線をフォトセンサ回路から遠く離すことで解消することができるという効果を奏する。【００４７】
本発明の表示装置は、上記課題を解決するために、上記第１の行配線は補助容量配線であり、各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側となる列方向外側を用いた上記外側配置がなされていることを特徴としている。【００４８】
上記の発明によれば、補助容量配線を常時一定の電位として駆動しない場合には補助容量配線はフォトセンサ回路の電位に影響を与えないので、補助容量配線を駆動しない表示装置に対してフォトセンサ回路の電位変動を抑制することができるという効果を奏する。【００４９】
本発明の表示装置は、上記課題を解決するために、上記第１の行配線は補助容量配線であり、上記第２の行配線は走査信号線であり、各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側となる列方向外側を用いた上記外側配置がなされていることを特徴としている。【００５０】
上記の発明によれば、補助容量配線を常時一定の電位として駆動しない場合には補助容量配線はフォトセンサ回路の電位に影響を与えないので、補助容量配線を駆動しない表示装置に対してフォトセンサ回路の電位変動を抑制することができるという効果を奏する。【００５１】
本発明の表示装置は、上記課題を解決するために、上記第１の行配線は走査信号線であり、各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側とは反対側となる列方向外側を用いた上記外側配置がなされていることを特徴としている。【００５２】
上記の発明によれば、走査信号線には絵素の選択素子が接続されている部分とそれ以外の部分とが混在しており、同じ絵素電極から同じ走査信号線を介してもフォトセンサ回路の電位に一様な影響を与えにくいので、第１の絵素行と第２の絵素行との間でのより完全な影響の相殺が必要になるという問題を、走査信号線をフォトセンサ回路から遠く離すことで容易に解消することができるという効果を奏する。【００５３】
本発明の表示装置は、上記課題を解決するために、上記第１の行配線は走査信号線であり、上記第２の行配線は補助容量配線であり、各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側とは反対側となる列方向外側を用いた上記外側配置がなされていることを特徴としている。【００５４】
上記の発明によれば、走査信号線には絵素の選択素子が接続されている部分とそれ以外の部分とが混在しており、同じ絵素電極が同じ走査信号線を介してもフォトセンサ回路の電位に一様な影響を与えにくいので、第１の絵素行と第２の絵素行との間でのより完全な影響の相殺が必要になるという問題を、走査信号線をフォトセンサ回路から遠く離すことで容易に解消することができるという効果を奏する。【００５５】
本発明の表示装置は、上記課題を解決するために、上記第１の行配線は走査信号線であり、各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側となる列方向外側を用いた上記外側配置がなされていることを特徴としている。【００５６】
上記の発明によれば、走査信号線は、フォトセンサ回路が駆動されるときには通常は駆動されていない状態にあって、基本的にフォトセンサ回路の電位に与える影響は小さいので、フォトセンサ回路の電位変動を抑制することが容易であるという効果を奏する。【００５７】
本発明の表示装置は、上記課題を解決するために、上記第１の行配線は走査信号線であり、上記第２の行配線は補助容量配線であり、各上記絵素行対において、上記第１の絵素行に対応する各上記第１の行配線と、上記第２の絵素行に対応する各上記第１の行配線とは、表示面に対して垂直に見て、対応する上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側となる列方向外側を用いた上記外側配置がなされていることを特徴としている。【００５８】
上記の発明によれば、走査信号線は、フォトセンサ回路が駆動されるときには通常は駆動されていない状態にあって、基本的にフォトセンサ回路の電位に与える影響は小さいので、フォトセンサ回路の電位変動を抑制することが容易であるという効果を奏する。【００５９】
本発明の表示装置は、上記課題を解決するために、上記第１の絵素行と上記第２の絵素行とのそれぞれにおける上記第１の行配線は、互いに異なる信号の配線からなる複数の同本数の配線であり、各上記絵素行対において、上記第１の絵素行と上記第２の絵素行とでは、表示面に対して垂直に見て、上記第１の行配線における各配線の列方向への並び順が互いに逆であることを特徴としている。【００６０】
上記の発明によれば、フォトセンサ回路の電位が、複数の第１の行配線のそれぞれから受ける影響を、非常に高い精度で相殺することができるという効果を奏する。【００６１】
本発明の表示装置は、上記課題を解決するために、上記第１の絵素行と上記第２の絵素行とのそれぞれにおける上記第２の行配線は、互いに異なる信号の配線からなる複数の同本数の配線であり、各上記絵素行対において、上記第１の絵素行と上記第２の絵素行とでは、表示面に対して垂直に見て、上記第２の行配線における各配線の列方向への並び順が互いに逆であることを特徴としている。【００６２】
上記の発明によれば、フォトセンサ回路の電位が、複数の第２の行配線のそれぞれから受ける影響を、非常に高い精度で相殺することができるという効果を奏する。【００６３】
本発明の表示装置は、上記課題を解決するために、各上記絵素行対における上記第１の絵素行と上記第２の絵素行とで、データ信号の極性が互いに逆になるような駆動が可能であることを特徴としている。【００６４】
上記の発明によれば、フォトセンサ回路の電位に対する第１の絵素行の絵素電極からの影響と、第２の絵素行の絵素電極からの影響とを互いに相殺することができるという効果を奏する。【００６５】
本発明の表示装置は、上記課題を解決するために、上記アレイの全ての絵素行が、上記絵素行対に分割されていることを特徴としている。【００６６】
上記の発明によれば、フォトセンサ回路が２つの絵素行につき一行分ずつ配置されるので、１つの絵素行ごとにデータ信号の極性を反転させる交流駆動に適した構成の表示装置になるという効果を奏する。【００６７】
本発明の表示装置は、上記課題を解決するために、複数の上記絵素行対が、最上位の上記絵素行対が備える２つの絵素行のうちの上位側の絵素行がｋ行目（ｋは２以上の自然数）の絵素行であるとして、ｋ−２の絵素行数だけ間隔をおいて形成されていることを特徴としている。【００６８】
上記の発明によれば、ｋ行目の絵素行対どうしがｋ−２の絵素行数だけ間隔をおいて形成されているので、ｋに含まれる因数の比で倍率の異なる解像度どうしで変換を行って表示を行うときに、いずれの解像度についても各絵素行対において第１の絵素行と第２の絵素行とでデータ信号の極性を互いに逆にすることができるという効果を奏する。
【発明の効果】
【００６９】
本発明の表示装置は、以上のように、データ信号が書き込まれる絵素電極を含む絵素が複数配置されたアレイと、上記アレイ中に挿入されるように設けられて照射光の強度に応じた信号を出力する１つ以上のフォトセンサ回路と、上記フォトセンサ回路の出力を検出することにより上記照射光の強度の検出を行う光強度検出手段とを備えた、アクティブマトリクス型の表示装置であって、各上記フォトセンサ回路は、互いに隣接する２つの絵素行からなる絵素行対を構成する第１の絵素行と第２の絵素行との間の領域に設けられており、上記第１の絵素行と上記第２の絵素行とについて、表示面に対して垂直に見て、上記絵素電極の領域よりも列方向外側の領域に存在する配線部分があるような配置である外側配置がなされている、上記フォトセンサ回路用の配線以外の少なくとも１つの第１の行配線が設けられており、各上記絵素行対において、上記第１の絵素行と上記第２の絵素行とでは、上記第１の行配線のそれぞれの上記外側配置が、上記絵素電極の領域よりも、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側となる列方向外側を用いた上記外側配置であるか、上記第１の絵素行と上記第２の絵素行との間の領域に設けられている上記フォトセンサ回路側とは反対側となる列方向外側を用いた上記外側配置であるかのいずれであるかが、互いに同じである。【００７０】
以上により、フォトセンサ回路が周辺の絵素電極の配置に起因した電位変動を受けにくい表示装置を実現することができるという効果を奏する。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施形態を示すものであり、フォトセンサ回路を備えた表示装置の画素レイアウトを示す平面図である。
【図２】図１の画素レイアウトをより詳細に示す平面図である。
【図３】図２のＢ−Ｂ’線断面を示す断面図である。
【図４】本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。
【図５】図４の表示装置が備える表示パネルの構成を示す回路ブロック図である。
【図６】本発明の実施形態を示すものであり、解像度変換に合わせたフォトセンサ回路の配置の仕方を示す平面図である。
【図７】従来技術を示すものであり、フォトセンサを備えた表示装置の構成を示す回路ブロック図である。
【図８】従来技術を示すものであり、フォトセンサ回路の構成を示す回路図である。
【図９】図８のフォトセンサ回路の動作を示すタイミングチャートである。
【図１０】図８のフォトセンサ回路を備える従来の表示装置の画素レイアウトを示す平面図である。
【図１１】図１０の画素レイアウトをより詳細に示す平面図である。
【図１２】図１１のＡ−Ａ’線断面を示す断面図である。
【図１３】本発明の実施形態を示すものであり、画素レイアウトの他の形態を示す平面図である。
【発明を実施するための形態】
【００７２】
本発明の一実施形態について図１ないし図６および図１３に基づいて説明すると以下の通りである。
【００７３】
図４に、本実施形態に係る液晶表示装置１（表示装置）の構成を示す。
【００７４】
液晶表示装置１はアクティブマトリクス型の表示装置であって、表示パネル２およびホストコントローラ３を備えている。
【００７５】
表示パネル２は、表示／センサ領域２ａと、ソースドライバ４（データ信号線駆動回路）と、ゲートスキャン回路５（走査信号線駆動回路）と、センサスキャン回路６とを備えている。表示／センサ領域２ａは、表示パネル２にアモルファスシリコンやポリシリコン、ＣＧ(Continuous Grain)シリコン、微結晶シリコンなどを用いて作り込まれた領域であり、後述の図５に示す画素とセンサ回路ＳＣとをマトリクス状に備えている。
【００７６】
ソースドライバ４は、例えばＬＳＩチップを表示パネル２上に直接実装した、いわゆるＣＯＧ(Chip On Glass)の形態を取る。ソースドライバ４は表示／センサ領域２ａに画素用のデータ信号をデータ信号線に出力するとともに、センサ回路からの出力を処理する。
【００７７】
ゲートスキャン回路５は、表示／センサ領域２ａの画素にデータ信号を書き込むのに用いる走査信号をゲートライン（走査信号線）に出力する。センサスキャン回路６は、表示／センサ領域２ａのセンサ回路に必要な電圧を供給する。
【００７８】
ホストコントローラ３は、表示パネル２の外部に設けられたコントロール基板であり、ソースドライバ４に供給する表示データと、ゲートスキャン回路５に供給するクロック信号やスタートパルスなどと、センサスキャン回路６に供給するクロック信号やスタートパルス、電源電圧などとを、ソースドライバ４に供給する。ゲートスキャン回路５およびセンサスキャン回路６への上記の供給信号および供給電圧は、ソースドライバ４を介して供給される。
【００７９】
図５に、表示／センサ領域２ａとソースドライバ４との接続関係例、および、表示／センサ領域２ａの構成例を示す。
【００８０】
表示／センサ領域２ａでは、Ｒの絵素ＰＩＸＲと、Ｇの絵素ＰＩＸＧと、Ｂの絵素ＰＩＸＢとが１組となって各画素が構成されている。そして、図１ないし図３を用いて後述するが、複数の当該画素のアレイ中の所定箇所に、従って複数の絵素のアレイ中の所定箇所に、センサ回路ＳＣが挿入されるように配置されている。各画素において、絵素ＰＩＸＲと絵素ＰＩＸＧと絵素ＰＩＸＢとは、例えばいわゆるＳＳＤ(Source Share Driving)によって１水平期間内に時分割で駆動される。
【００８１】
各絵素は、ゲートラインＧＬとデータ信号線ＳＬ（ＲについてはＳＬＲ、ＧについてはＳＬＧ、ＢについてはＳＬＢ）との交差点に形成されており、選択素子であるＴＦＴＭ４によって液晶容量ＣＬにデータ信号を書き込む構成である。また、各絵素電極は補助容量配線ＣＳとの間に補助容量Ｃ２を形成している。データ信号線ＳＬＲはスイッチＳＷＲを介して、データ信号線ＳＬＧはスイッチＳＷＧを介して、データ信号線ＳＬＢはスイッチＳＷＢを介して、それぞれ、ソースドライバ４の同じ端子Ｐに接続されている。なお、絵素の色の種類としては上記のＲＧＢのような３色に限らず、任意の色の種類が可能である。
【００８２】
センサ回路ＳＣは、スイッチＳＷＲ・ＳＷＧ・ＳＷＢに対して上記端子Ｐとは反対側の領域で上記絵素に接続されるように配置されており、図７と同等の、ｎチャネル型のアンプＴＦＴＭ１と容量Ｃ１とフォトセンサＤ１とを備えている。アンプＴＦＴＭ１のドレイン端子はデータ信号線ＳＬＧに接続されており、アンプＴＦＴＭ１のソース端子はデータ信号線ＳＬＲに接続されている。容量Ｃ１とフォトセンサＤ１とは、フォトセンサＤ１のカソード側を互いの接続点として直列に接続されており、当該接続点であるノードＮｅｔＡはアンプＴＦＴＭ１のゲートに接続されている。容量Ｃ１の他端は画素行ごとに設けられた読み出し配線ＲＷ（図７の行選択配線ＲＳと同等）を介して、また、フォトセンサＤ１のアノードは絵素行ごとに設けられたリセット配線ＲＳＴ（図７のリセット配線ＲＳＴと同等）を介して、それぞれセンサスキャン回路６に接続されている。各絵素行の読み出し配線ＲＷには、その絵素行の全ての容量Ｃ１の上記他端が接続されている。各絵素行のリセット配線ＲＳＴには、その絵素行の全てのフォトセンサＤ１のアノードが接続されている。また、データ信号線ＳＬＧの端子Ｐ側とは反対側の一端は、スイッチＳＷＳを介して電源Ｖ０に接続されている。
【００８３】
ソースドライバ４では、ソース入出力回路４７の出力がそれぞれ端子Ｐに接続されている。ソース出力回路４７は、オペアンプのボルテージフォロワからなるバッファ４７ａとスイッチ部４７ｂとが１つずつ組になった各段を備えており、各段が１つの上記端子Ｐに接続されている。バッファ４７ａの入力はＤＡ変換回路４６の出力に接続されており、バッファ４７ａの出力は端子Ｐに接続されている。スイッチ部４７ｂは、ＡＤ変換回路４５の入力を端子Ｐに接続するか端子Ｐから遮断するかの切り替えを行う回路である。ＤＡ変換回路４６はＤＡ変換回路４６に専用の電源およびＧＮＤを使用しており、ＡＤ変換回路４５はＡＤ変換回路４５に専用の電源およびＧＮＤを使用している。
【００８４】
表示／センサ領域２ａにおいて絵素による表示を行う表示期間には、バッファ４７ａの電源が投入され、スイッチ部４７ｂはＡＤ変換回路４５の入力を端子Ｐから遮断する。これにより、ＲＧＢの各ソース出力（データ信号）Ｖｄが時系列で表示／センサ領域２ａに供給される。表示／センサ領域２ａ側では、スイッチＳＷＲ・ＳＷＧ・ＳＷＢが順次交替してＯＮ状態となり、データ信号線ＳＬＲ・ＳＬＧ・ＳＬＢに順次ソース出力Ｖｄが出力されて絵素ＰＩＸＲ・ＰＩＸＧ・ＰＩＸＢで表示が行われる。また、このとき、スイッチＳＷＳはＯＦＦ状態にある。
【００８５】
表示／センサ領域２ａにおいてバックライトもしくは外光の光照射による光強度の検出を行うセンサ駆動期間には、スイッチＳＷＲ・ＳＷＧ・ＳＷＢがＯＦＦ状態にされ、スイッチＳＷＳがＯＮ状態にされてデータ信号線ＳＬＧを電源Ｖ０に接続する。また、図９と同様の手順で、事前にセンサスキャン回路６からフォトセンサＤ１の順方向を用いて容量Ｃ１を所定電圧に充電しておくことにより、光強度の検出期間に、アンプＴＦＴＭ１のゲートをフォトセンサＤ１に照射される光の強度に応じた電圧とする。これにより、検出された光の強度に応じた電圧がデータ信号線ＳＬＲに出力されるので、スイッチＳＷＲをＯＮ状態としてデータ信号線ＳＬＲをソースドライバ４の端子Ｐに接続する。なお、センサ駆動期間に電源Ｖ０に接続されるデータ信号線はデータ信号線ＳＬＧに限られることはなく、データ信号線Ｂが電源Ｖ０に接続されてアンプＴＦＴＭ１の電源ラインとなってもよいし、データ信号線Ｇ・Ｂのいずれか一方がアンプＴＦＴＭ１の電源ラインであって、両者が同時に電源Ｖ０に接続されてもよい。
【００８６】
このとき、ソースドライバ４側ではバッファ４７ａの電源が遮断されてバッファ４７ａの出力がハイインピーダンスにされるとともに、スイッチ部４７ｂがＡＤ変換回路４５の入力を端子Ｐに接続する。これにより、センサ回路ＳＣのアナログ出力であるセンサ電圧ＶｓがＡＤ変換回路４５に入力される。ＡＤ変換回路４５は入力されたセンサ電圧Ｖｓをデジタルデータに変換する。このデジタルデータは後続の処理回路で光強度の検出結果として用いられる。
【００８７】
このように、ソースドライバ４は、フォトセンサＤ１への照射光の強度を検出する光強度検出手段として機能している。
【００８８】
次に、図１に、上述したセンサ回路ＳＣを有する表示／センサ領域２ａにおける画素ＰＩＸおよびセンサ回路ＳＣのレイアウト図の一例を示す。
【００８９】
図１では、列方向に並ぶ、第ｍ列の画素ＰＩＸ（１）と画素ＰＩＸ（２）との構成が、表示面に対して垂直に見た平面図によって示されている。画素ＰＩＸ（１）は、行方向に並ぶＲの絵素ＰＩＸＲ（１）とＧの絵素ＰＩＸＧ（１）とＢの絵素ＰＩＸＢ（１）とを備えている。画素ＰＩＸ（２）は、行方向に並ぶＲの絵素ＰＩＸＲ（２）とＧの絵素ＰＩＸＧ（２）とＢの絵素ＰＩＸＢ（２）とを備えている。そして、画素ＰＩＸ（１）と画素ＰＩＸ（２）との間の領域にセンサ回路ＳＣが配置されている。
【００９０】
本実施形態ではこのように、センサ回路ＳＣが設けられている領域を間に挟む、画素ＰＩＸ（１）と画素ＰＩＸ（２）とのような互いに隣接する２つの絵素行Ｒ１・Ｒ２からなる絵素行対２０が表示／センサ領域２ａに存在する。絵素行対２０において、画素ＰＩＸ（１）が存在する一方の絵素行Ｒ１を第１の絵素行、画素ＰＩＸ（２）が存在する他方の絵素行Ｒ２を第２の絵素行とする。表示パネル２では、画素ＰＩＸ（１）と画素ＰＩＸ（２）とのデータ信号の極性が互いに逆となるように交流駆動を行うことが可能である。
【００９１】
絵素行対２０は、図１において、列方向には連続して繰り返し配置されていてもよいし、ある数の絵素行だけ間隔をおいて列方向に繰り返し配置されていてもよい。これについては後述する。
【００９２】
絵素行Ｒ１において、Ｒの絵素ＰＩＸＲ（１）は絵素電極ＥＲ（１）とＴＦＴＭ４と補助容量Ｃ２とを備え、Ｇの絵素ＰＩＸＧ（１）は絵素電極ＥＧ（１）とＴＦＴＭ４と補助容量Ｃ２とを備え、Ｂの絵素ＰＩＸＢ（１）は絵素電極ＥＢ（１）とＴＦＴＭ４と補助容量Ｃ２とを備えている。絵素行Ｒ２において、Ｒの絵素ＰＩＸＲ（２）は絵素電極ＥＲ（２）とＴＦＴＭ４と補助容量Ｃ２とを備え、Ｇの絵素ＰＩＸＧ（２）は絵素電極ＥＧ（２）とＴＦＴＭ４と補助容量Ｃ２とを備え、Ｂの絵素ＰＩＸＢ（２）は絵素電極ＥＢ（２）とＴＦＴＭ４と補助容量Ｃ２とを備えている。
【００９３】
また、平面図上で、絵素行Ｒ１については、補助容量配線（第１の行配線）ＣＳ（１）が、絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）の領域よりも列方向外側の領域に存在する配線部分があるような配置である外側配置がなされており、絵素行Ｒ２については、補助容量配線（第１の行配線）ＣＳ（２）が、絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）の領域よりも列方向外側の領域に存在する配線部分があるような配置である外側配置がなされている。ここでは、上記平面図を実際のパターン例で描いた図２に示すように、補助容量配線ＣＳ（１）は、全体が絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）の領域よりも列方向外側の領域を通過するような外側配置がなされており、補助容量配線ＣＳ（２）は、全体が絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）の領域よりも列方向外側の領域を通過するような外側配置がなされている。なお、図２では、記載の簡略化のために、Ｂの絵素以外は構成の図示を省略してある。
【００９４】
図１３に示すように、補助容量配線ＣＳ（１）の一部分ｃｓｘが、絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）の領域よりも列方向外側の領域を通過し、残りの部分ｃｓｙが、絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）の下層側、すなわち絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）の領域内を通過するような外側配置、および、補助容量配線ＣＳ（２）の一部分ｃｓｘが絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）の領域よりも列方向外側の領域を通過し、残りの部分ｃｓｙが、絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）の下層側、すなわち絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）の領域内を通過するような外側配置も可能である。
【００９５】
また、各絵素行対２０において、補助容量配線ＣＳ（１）は、絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）の領域よりも、当該絵素行対２０が挟んでいるセンサ回路ＳＣ側とは反対側となる列方向外側の領域に存在する配線部分があるように外側配置されているとともに、補助容量配線ＣＳ（２）は、絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）の領域よりも、対応する絵素行対２０が挟んでいるセンサ回路ＳＣ側とは反対側となる列方向外側の領域に存在する配線部分があるように外側配置されている。補助容量配線ＣＳ（１）が、絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）の領域よりも、対応する絵素行対２０が挟んでいるセンサ回路ＳＣ側となる列方向外側の領域に存在する配線部分があるように外側配置されるとともに、補助容量配線ＣＳ（２）が、絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）の領域よりも、対応する絵素行対２０が挟んでいるセンサ回路ＳＣ側となる列方向外側の領域に存在する配線部分があるように外側配置されることも可能である。
【００９６】
このように、各絵素行対２０において、絵素行Ｒ１と絵素行Ｒ２とでは、表示面に対して垂直に見て、対応する補助容量配線ＣＳの外側配置が、絵素電極ＥＲ・ＥＧ・ＥＢの領域よりも、絵素行Ｒ１と絵素行Ｒ２との間の領域に設けられているセンサ回路ＳＣ側となる列方向外側を用いた外側配置であるか、絵素行Ｒ１と絵素行Ｒ２との間の領域に設けられているセンサ回路ＳＣ側とは反対側となる列方向外側を用いた外側配置であるかのいずれであるかが、互いに同じとなっている。
【００９７】
従って、図１において、画素ＰＩＸ（１）と画素ＰＩＸ（２）とでデータ信号の極性が逆になるような交流駆動が行われると、センサ回路ＳＣは、画素ＰＩＸ（１）の＋極性あるいは−極性のデータ電位を保持している絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）からの寄生容量Ｃｒ１・Ｃｇ１・Ｃｂ１を介した電位変動と、画素ＰＩＸ（２）の上記とは逆極性のデータ電位を保持する絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）からの寄生容量Ｃｒ２・Ｃｇ２・Ｃｂ２を介した電位変動との両方を受ける。しかし、この電位変動は、センサ回路ＳＣに対して絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）と絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）とが平衡に近い状態で配置されていることにより、両絵素電極からの影響が互いに相殺されて小さいものとなる。
【００９８】
これにより、フォトセンサ回路が周辺の絵素電極の配置に起因した電位変動を受けにくい表示装置を実現することができる。特に、図１の例では、絵素行対２０において、絵素行Ｒ１の画素ＰＩＸ（１）の各パターンと、絵素行Ｒ２の画素ＰＩＸ（２）の各パターンとが、平面図上でセンサ回路ＳＣを中心として列方向に対称に配置されているので、センサ回路ＳＣに与える電位変動の影響は極めて小さい。
【００９９】
また、図２に示すように、ゲートラインＧＬ（１）は絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）の下層側を、ゲートラインＧＬ（２）は絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）の下層側を通過するように配置されている。すなわち、平面図上で、絵素行Ｒ１については、ゲートライン（第２の行配線）ＧＬ（１）が、絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）の領域よりも列方向外側の領域に存在する配線部分がないような配置である内側配置がなされており、絵素行Ｒ２については、ゲートライン（第２の行配線）ＧＬ（２）が、絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）の領域よりも列方向外側の領域に存在する配線部分がないような配置である内側配置がなされている。
【０１００】
また、各絵素行対２０において、ゲートラインＧＬ（１）は、上記内側配置が可能な列方向の範囲ＳＰ１の境界を規定する２つの絵素電極エッジＥａ１・Ｅｂ１のうちの、当該絵素行対２０が挟むセンサ回路ＳＣから遠い方の絵素電極エッジＥｂ１により近くなるように内側配置されているとともに、ゲートラインＧＬ（２）は、上記内側配置が可能な列方向の範囲ＳＰ２の境界を規定する２つの絵素電極エッジＥａ２・Ｅｂ２のうちの、当該絵素行対２０が挟むセンサ回路ＳＣから遠い方の絵素電極エッジＥｂ２により近くなるように内側配置されている。ゲートラインＧＬ（１）が、当該絵素行対２０が挟むセンサ回路ＳＣに近い方の絵素電極エッジＥａ１により近くなるように内側配置されるとともに、ゲートラインＧＬ（２）が、当該絵素行対２０が挟むセンサ回路ＳＣに近い方の絵素電極エッジＥａ２により近くなるように内側配置されることも可能である。
【０１０１】
このように、各絵素行対２０において、絵素行Ｒ１と絵素行Ｒ２とでは、表示面に対して垂直に見て、対応するゲートラインＧＬのそれぞれの内側配置が、内側配置が可能な列方向の範囲の境界を規定する２つの絵素電極エッジのうちの、絵素行Ｒ１と絵素行Ｒ２との間の領域に設けられているセンサ回路ＳＣに近い方の絵素電極エッジと遠い方の絵素電極エッジとのいずれにより近くなるようになされているかが、互いに同じとなっている。
【０１０２】
従って、絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）と絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）とがセンサ回路ＳＣに対して平衡に近い状態で配置されるだけでなく、絵素電極ＥＲ・ＥＧ・ＥＢにパネル厚み方向に近接するゲートラインＧＬが絵素電極ＥＲ・ＥＧ・ＥＢとともに、センサ回路ＳＣに対して平衡に近い状態で配置される。これにより、センサ回路ＳＣは、より一層、周辺パターンから電位変動の影響を受けにくくなる。
【０１０３】
なお、ゲートラインＧＬ（１）・ＧＬ（２）および補助容量配線ＣＳ（１）・ＣＳ（２）はゲートメタルで形成されている。絵素電極ＥＲ（１）・ＥＧ（１）・ＥＢ（１）および絵素電極ＥＲ（２）・ＥＧ（２）・ＥＢ（２）は、例えばＩＴＯなどの透明電極で形成されており、ゲートメタルよりも上層側にある。
【０１０４】
また、補助容量配線ＣＳ（１）・ＣＳ（２）との間で補助容量Ｃ２を形成する電極１０１は、ゲートメタルよりも下層側にあるＳｉ材料層で形成されている。図２および図１３では、電極１０１は、ＴＦＴＭ４のドレインから補助容量配線ＣＳ（１）・ＣＳ（２）と対向する箇所まで折れ曲がった経路で引き回されているが、任意の引き回しパターンが可能であり、ＴＦＴＭ４から補助容量配線ＣＳ（１）・ＣＳ（２）と対向する箇所まで直線的に引き回されていてもよい。また、補助容量Ｃ２が形成される領域である、電極１０１と補助容量配線ＣＳ（１）・ＣＳ（２）とが互いに対向する領域は、任意の大きさに調節される。
【０１０５】
また、ＲのソースラインＳＬＲ（ｍ）、ＧのソースラインＳＬＧ（ｍ）、および、ＢのソースラインＳＬＢ（ｍ）は、図７のデータライン６’に相当しており、図１１に示すようにゲートラインＧＬ（１）・ＧＬ（２）および補助容量配線ＣＳ（１）・ＣＳ（２）よりも上層側に配置されている。
【０１０６】
センサ回路ＳＣにおいて、アンプＴＦＴＭ１、フォトセンサＤ１、および、容量Ｃ１は、図２に示すように、平面図上で、行方向に延びるリセット配線ＲＳＴと読み出し配線ＲＷとの間の領域に形成されており、リセット配線ＲＳＴと読み出し配線ＲＷとはセンサ回路ＳＣの領域の列方向の範囲の境界を規定している。リセット配線ＲＳＴおよび読み出し配線ＲＷはゲートメタルで形成されている。
【０１０７】
また、アンプＴＦＴＭ１とフォトセンサＤ１と容量Ｃ１とをノードｎｅｔＡで互いに接続する接続配線１０２は、ゲートメタルよりも下層側にある前記Ｓｉ材料層から形成されている。また、フォトセンサＤ１の下層側にはライトシールドＬＳが設けられてもよい。
【０１０８】
次に、図３に、図２のＢ−Ｂ’線断面図を示す。
【０１０９】
センサ回路ＳＣ内にある接続配線１０２が、絵素電極ＥＢ（１）との間に寄生容量Ｃｂ１を形成するとともに、絵素電極ＥＢ（２）との間に寄生容量Ｃｂ２を形成している。絵素電極ＥＢ（１）と絵素電極ＥＢ（２）とでデータ電位の極性が異なっており、接続配線１０２の電位に与える絵素電極ＥＢ（１）の影響と絵素電極ＥＢ（２）の影響とは互いに相殺される。また、接続配線１０２に対するゲートラインＧＬ（１）とゲートラインＧＬ（２）との配置も平衡に近い状態であるので、絵素電極ＥＢ（１）が接続配線１０２の電位に与える影響と、絵素電極ＥＢ（２）が接続配線１０２の電位に与える影響とが、より一層、相殺されやすい。
【０１１０】
以上により、本実施形態によれば、ノードｎｅｔＡの電位は周辺パターンの電位に引きずられて設計値からずれてしまうという不具合は生じにくい。
【０１１１】
なお、図１ないし図３の構成では、第１の行配線として補助容量配線ＣＳが、第２の行配線としてゲートラインＧＬがそれぞれ配置された例を挙げたが、これに限ることはなく、第１の行配線としてゲートラインＧＬが、第２の行配線として補助容量配線がそれぞれ配置されてもよい。第１の行配線と第２の行配線とは、それぞれ、補助容量配線ＣＳおよびゲートラインＧＬ以外の他の行配線でもよい。
【０１１２】
また、第１の行配線が配置されている一方、第２の行配線が配置されていない構成も可能であり、例えば第１の行配線としてゲートラインＧＬが配置される例が挙げられる。
【０１１３】
また、第１の行配線が補助容量配線ＣＳであり、各絵素行対２０において、絵素行Ｒ１に対応する各第１の行配線と、絵素行Ｒ２に対応する各第１の行配線とが、表示面に対して垂直に見て、対応する絵素電極の領域よりも、絵素行Ｒ１と絵素行Ｒ２との間の領域に設けられているセンサ回路ＳＣ側とは反対側となる列方向外側を用いた上記外側配置がなされている構成が可能である。この場合には、絵素行Ｒ１と絵素行Ｒ２とで補助容量配線ＣＳを逆相でない関係に駆動する場合に、センサ回路ＳＣの電位に与える両者の影響を相殺させることは困難である問題を、補助容量配線ＣＳをセンサ回路ＳＣから遠く離すことで解消することができる。
【０１１４】
また、第１の行配線が補助容量配線ＣＳであり、各絵素行対２０において、絵素行Ｒ１に対応する各第１の行配線と、絵素行Ｒ２に対応する各第１の行配線とが、表示面に対して垂直に見て、対応する絵素電極の領域よりも、絵素行Ｒ１と絵素行Ｒ２との間の領域に設けられているセンサ回路ＳＣ側となる列方向外側を用いた上記外側配置がなされている構成が可能である。この場合には、補助容量配線を常時一定の電位として駆動しない場合には補助容量配線はセンサ回路ＳＣの電位に影響を与えないので、補助容量配線を駆動しない表示装置に対してセンサ回路ＳＣの電位変動を抑制することができる。
【０１１５】
また、第１の行配線がゲートラインＧＬであり、各絵素行対２０において、絵素行Ｒ１に対応する各第１の行配線と、絵素行Ｒ２に対応する各第１の行配線とが、表示面に対して垂直に見て、対応する絵素電極の領域よりも、絵素行Ｒ１と絵素行Ｒ２との間の領域に設けられているセンサ回路ＳＣ側とは反対側となる列方向外側を用いた上記外側配置がなされている構成が可能である。この場合には、ゲートラインＧＬには絵素の選択素子が接続されている部分とそれ以外の部分とが混在しており、同じ絵素電極から同じゲートラインＧＬを介してもセンサ回路ＳＣの電位に一様な影響を与えにくいので、第１の絵素行と第２の絵素行との間でのより完全な影響の相殺が必要になるという問題を、ゲートラインＧＬをセンサ回路ＳＣから遠く離すことで容易に解消することができる。
【０１１６】
また、第１の行配線がゲートラインＧＬであり、各絵素行対２０において、絵素行Ｒ１に対応する各第１の行配線と、絵素行Ｒ２に対応する各第１の行配線とが、表示面に対して垂直に見て、対応する絵素電極の領域よりも、絵素行Ｒ１と絵素行Ｒ２との間の領域に設けられているセンサ回路ＳＣ側となる列方向外側を用いた上記外側配置がなされている構成が可能である。この場合でも、ゲートラインＧＬはセンサ回路ＳＣが駆動されるときには通常は駆動されていない状態にあって、基本的にセンサ回路ＳＣの電位に与える影響は小さいので、センサ回路ＳＣの電位変動を抑制することが容易である。
【０１１７】
また、第１の行配線が、互いに異なる信号の配線からなる複数の配線であってもよく、第２の行配線が、互いに異なる信号の配線からなる複数の配線であってもよい。第１の行配線として補助容量配線ＣＳおよびゲートラインＧＬが配置される例や、第２の行配線として補助容量配線ＣＳおよびゲートラインＧＬが配置される例が挙げられる。第１の行配線と第２の行配線との両方が設けられるとともに、第１の行配線と第２の行配線とのうちの少なくとも一方が複数の配線であってもよい。
【０１１８】
また、各絵素対２０において、絵素行Ｒ１と絵素行Ｒ２との一方の絵素行の第１の行配線の全数と、他方の絵素行の第１の行配線の全数とが互いに異なっていてもよく、第２の行配線についても同様である。
【０１１９】
また、絵素行Ｒ１と絵素行Ｒ２とのそれぞれにおける第１の行配線が、互いに異なる信号の配線からなる複数の同本数の配線であるときに、各絵素行対２０において、第１の絵素行と第２の絵素行とでは、表示面に対して垂直に見て、第１の行配線における各配線の列方向への並び順が互いに逆となるようにすることができる。第２の行配線についても同様である。この場合には、センサ回路ＳＣの電位が、複数の第１の行配線や第２の行配線のそれぞれから受ける影響を、非常に高い精度で相殺することができる。
【０１２０】
また、異なる絵素行対２０どうしでは、絵素に対する第１の行配線および第２の行配線の位置は互いに異なっていてもよい。従って、外側配置および内側配置の規則についても、各絵素行対２０で個別に定められていればよい。
【０１２１】
また、前述したように、アレイの全ての絵素行が、絵素行対２０に分割されていてもよい。この場合には、センサ回路ＳＣが２つの絵素行につき一行分ずつ配置されるので、１つの絵素行ごとにデータ信号の極性を反転させる交流駆動に適した構成の表示装置を実現することができる。
【０１２２】
また、前述したように、複数の絵素行対２０は互いに所定の絵素行数だけ間隔をおいて配置されていてもよい。絵素行対２０を構成しない絵素は、そのパターンの向きには特に規定はない。この場合に、特に、複数の絵素行対２０が、最上位の絵素行対２０が備える２つの絵素行のうちの上位側の絵素行がｋ行目（ｋは２以上の自然数）の絵素行であるとして、ｋ−２の絵素行数だけ間隔をおいて形成されるようにすることができる。
【０１２３】
これによれば、ｋ行目の絵素行対どうしがｋ−２の絵素行数だけ間隔をおいて形成されているので、ｋに含まれる因数の比で互いに倍率の異なる垂直解像度どうしで変換を行って表示を行うときに、いずれの垂直解像度についても各絵素行対において第１の絵素行と第２の絵素行とでデータ信号の極性を互いに逆にすることができる。
これについて図６を用いて具体例を説明する。
【０１２４】
図６に、ＶＧＡモードとＱＶＧＡモードとの２通りの解像度で表示を行うことのできる表示パネル２の構成を示す。破線がセンサ回路ＳＣが挿入されている領域であり、センサ回路ＳＣを挟む２つの絵素行が絵素行対２０を構成していることを示している。最上位にある絵素行対２０は、２行目の絵素行と３行目の絵素行とで構成されており、その下位側に、ゼロの絵素行数をおいて絵素行対２０が形成されている。これはｋ＝２の場合に相当する。このようにすると、２の因数は１および２であるから１：２で垂直解像度が異なるＱＶＧＡモードとＶＧＡモードとの間で極性反転表示の互換性が得られる。すなわち、ＶＧＡモードのときにも、その２分の１の垂直解像度のＱＶＧＡモードのときにもセンサ回路ＳＣを挟む２つの絵素行の一方と他方とでデータ信号の極性を逆にすることができる。
【０１２５】
ｋ＝３とすれば互いに１：３で垂直解像度が異なる２つのモード間で極性反転表示の互換性が得られ、ｋ＝４とすれば、因数は１、２および４であるので、１：２：４の関係にある垂直解像度間で極性反転表示の互換性が得られる。従って、任意の垂直解像度の間での互換性を得ることが可能である。
【０１２６】
以上の実施形態において、センサ回路ＳＣはＲＧＢの３つの絵素からなる画素１つにつき１つずつ設けられるような例を挙げたが、これに限ることなく、複数の画素につき１つずつ設けられるなど、その配分は任意でよい。また、センサ回路ＳＣの構成も、前記例に限ることはなく、ＴＦＴのダイオード接続で構成されたフォトセンサＤ１を用いたり、複数個のフォトセンサＤ１を並列接続したり直列接続したりしたものを用いたり、複数の容量Ｃ１をセンサ回路領域内に分散配置させたりするなど、任意でよい。センサ出力は、ＲＧＢのいずれのデータ信号線に出力されるようにしてもよいし、データ信号線以外にセンサ出力用ラインを別途設けて当該センサ出力用ラインに出力されるようにしてもよい。また、センサ回路ＳＣの電源ラインに、センサ出力がなされる線を除いてＲＧＢのいずれのデータ信号線を用いてもよいし、専用の電源ラインを別途設けてもよい。
【０１２７】
また、前記例ではソースドライバ４をＣＯＧ方式で実装されたものとしたが、本発明では、ソースドライバ４はこのようなガラスに液晶ドライバを実装するＣＯＧによる形態には限定されず、パネルに実装しないＴＣＰによる形態や、外部基板に実装されてアナログ出力をパネルに直接入力する形態などでも構わない。
【０１２８】
また、一般的にＣＯＧ方式の実装ではドライバの出力数に限界があるため、前記例のようにＳＳＤ方式による駆動を行うと、出力数を増やさなくてもよい点で有利である。また、本発明においては、ＳＳＤ以外にも一般的な線順次駆動や点順次駆動が可能である。
【０１２９】
また、前記例ではセンサーデータ（アナログ）をデジタルに変換するＡＤ変換ブロックは、ＣＯＧ実装されたドライバの中に含まれていたが、これに限ることはなく、外付け基板に実装されていてもよいし、ＳＳＤブロックと同様に、パネルの中に含まれていてもよい。
【０１３０】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１３１】
本発明は、フォトセンサを用いた指紋認証やタッチパネルを備える表示装置に好適に使用することができる。
【符号の説明】
【０１３２】
１            液晶表示装置（表示装置）
４            ソースドライバ（光強度検出手段）
２０          絵素行対
Ｍ１          アンプＴＦＴ
Ｃ１          容量
Ｄ１          フォトセンサ
ＳＣ          センサ回路（フォトセンサ回路）
ＣＳ（１）、ＣＳ（２）
補助容量配線（第１の行配線）
ＧＬ（１）、ＧＬ（２）
ゲートライン（走査信号線、第２の行配線）
Ｒ１          絵素行（第１の絵素行）
Ｒ２          絵素行（第２の絵素行）
ＰＩＸＲ（１）、ＰＩＸＧ（１）、ＰＩＸＢ（１）、ＰＩＸＲ（２）、ＰＩＸＧ（２）、ＰＩＸＢ（２）
絵素
ＥＲ（１）、ＥＧ（１）、ＥＢ（１）、ＥＲ（２）、ＥＧ（２）、ＥＢ（２）
絵素電極
【図１】
2010038512.tif 000003
【図２】
2010038512.tif 000004
【図３】
2010038512.tif 000005
【図４】
2010038512.tif 000006
【図５】
2010038512.tif 000007
【図６】
2010038512.tif 000008
【図７】
2010038512.tif 000009
【図８】
2010038512.tif 000010
【図９】
2010038512.tif 000011
【図１０】
2010038512.tif 000012
【図１１】
2010038512.tif 000013
【図１２】
2010038512.tif 000014
【図１３】
2010038512.tif 000015
【国際調査報告】
2010038512.tif 000016
2010038512.tif 000017
2010038512.tif 000018
2010038512.tif 000019