(57)【要約】画像表示領域を複数の部分表示領域に分け、部分表示領域に含まれる走査電極を奇数番目の走査電極からなる走査電極群および偶数番目の走査電極からなる走査電極群の２つの走査電極群に分け、一方の走査電極群に走査パルスを順次印加した後に他方の走査電極群に走査パルスを順次印加するとともに、一方の走査電極群に属する走査電極の１番目から所定番目までに印加する走査パルスのパルス幅を一方の走査電極群に属する他の走査電極に印加する走査パルスのパルス幅よりも長く、かつ他方の走査電極群に属する走査電極の１番目から所定番目までに印加する走査パルスのパルス幅を他方の走査電極群に属する他の走査電極に印加する走査パルスのパルス幅よりも長く設定する。
2011004595.tif 000002
【特許請求の範囲】
【請求項１】
走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルを、書込み期間と維持期間とを有する複数のサブフィールドで１フィールドを構成して駆動するプラズマディスプレイパネルの駆動方法であって、
前記プラズマディスプレイパネルの画像表示領域を、連続して配置された走査電極を所定本数ずつ含む複数の部分表示領域に分け、
さらに前記部分表示領域に含まれる走査電極を奇数番目の走査電極からなる走査電極群および偶数番目の走査電極からなる走査電極群の２つの走査電極群に分け、
一方の走査電極群に走査パルスを順次印加した後に他方の走査電極群に走査パルスを順次印加するとともに、
前記一方の走査電極群に属する走査電極の１番目から所定番目までに印加する走査パルスのパルス幅を、前記一方の走査電極群に属する他の走査電極に印加する走査パルスのパルス幅よりも長く設定し、
前記他方の走査電極群に属する走査電極の１番目から所定番目までに印加する走査パルスのパルス幅を、前記他方の走査電極群に属する他の走査電極に印加する走査パルスのパルス幅よりも長く設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記部分表示領域のそれぞれに対して、点灯させるべき放電セル数の割合を部分点灯率として検出し、前記部分点灯率の高い部分表示領域から先に走査パルスを印加することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、
書込み期間と維持期間とを有する複数のサブフィールドで１フィールドを構成して、前記プラズマディスプレイパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置であって、
前記駆動回路は、連続して配置された所定本数の走査電極に走査パルスを印加する走査ＩＣを複数個備え、
１つの前記走査ＩＣが駆動する走査電極を奇数番目の走査電極からなる走査電極群および偶数番目の走査電極からなる走査電極群の２つの走査電極群に分け、
前記走査ＩＣは、一方の走査電極群に走査パルスを順次印加した後に他方の走査電極群に走査パルスを順次印加するとともに、
前記一方の走査電極群に属する走査電極の１番目から所定番目までに印加する走査パルスのパルス幅が、前記一方の走査電極群に属する他の走査電極に印加する走査パルスのパルス幅よりも長く設定されており、前記他方の走査電極群に属する走査電極の１番目から所定番目までに印加する走査パルスのパルス幅が、前記他方の走査電極群に属する他の走査電極に印加する走査パルスのパルス幅よりも長く設定されていることを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動方法およびそれを用いたプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）は、行方向に長い走査電極および維持電極からなる表示電極対を複数形成した前面基板と、列方向に長いデータ電極を複数形成した背面基板とを対向配置し、表示電極対とデータ電極とが交差する位置のそれぞれに放電セルが形成されている。【０００３】
パネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。【０００４】
各サブフィールドは、初期化期間、書込み期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、表示を行うべき放電セルにおいて選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。【０００５】
そしてプラズマディスプレイ装置は、パネルをこのように駆動するために、走査電極駆動回路、維持電極駆動回路、データ電極駆動回路を備え、それぞれの電極に駆動電圧波形を印加して、画像を表示する装置である。【０００６】
近年はパネルの高精細度化、大画面化が進み、それに伴ってプラズマディスプレイ装置の消費電力が増加する傾向にある。特にデータ電極駆動回路は、画像信号に対応した書込みパルスをデータ電極それぞれに印加して各放電セルで書込み放電を発生させる駆動回路であるが、データ電極駆動回路の消費電力が許容値を超えると誤動作し画像表示品質を損なうことがあった。これを防止するためには許容損失の大きい回路素子を使用すればよいが、これがコストアップの大きな要因のひとつになっていた。【０００７】
そこで、画像表示品質を低下させることなくデータ電極駆動回路の消費電力を抑制する方法として、データ電極に印加する書込みパルスの順序を変更してデータ電極の充放電電流を減らし、データ電極駆動回路の消費電力を制限する方法（例えば、特許文献１参照）が提案されている。【０００８】
ここで、データ電極に印加する書込みパルスの順序を変更するためには、走査電極に印加する走査パルスの順序も同期して変更する必要がある。特許文献１に記載の駆動方法を実現するために、例えば、ｎ本の走査電極に対して、１番目の走査電極からｎ番目の走査電極まで順番に走査パルスを印加するか、または奇数番目の走査電極に走査パルスを順次印加した後に偶数番目の走査電極に走査パルスを順次印加するかを、表示すべき画像信号に基づき切り換えるという方法が実用的である。【０００９】
一方、高精細度、大画面パネルでは、走査電極の数が多くなるため書込み期間に費やす時間が長くなってしまう。しかし、初期化放電から書込み放電までの時間が長くなると書込み動作に必要な壁電荷が減少して書込み放電が不安定になるといった課題があった。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１１−２８２３９８号公報
【発明の概要】
【００１１】
本発明は、高精細度、大画面パネルであっても、安定した書込み放電を行うとともに、データ電極駆動回路の電力を削減するための走査パルスの切換を行うことが可能なパネルの駆動方法およびプラズマディスプレイ装置を提供する。
【００１２】
本発明のパネルの駆動方法は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルを、書込み期間と維持期間とを有する複数のサブフィールドで１フィールドを構成して駆動するパネルの駆動方法であって、パネルの画像表示領域を、連続して配置された走査電極を所定本数ずつ含む複数の部分表示領域に分け、さらに部分表示領域に含まれる走査電極を奇数番目の走査電極からなる走査電極群および偶数番目の走査電極からなる走査電極群の２つの走査電極群に分け、一方の走査電極群に走査パルスを順次印加した後に他方の走査電極群に走査パルスを順次印加するとともに、一方の走査電極群に属する走査電極の１番目から所定番目までに印加する走査パルスのパルス幅を一方の走査電極群に属する他の走査電極に印加する走査パルスのパルス幅よりも長く設定し、他方の走査電極群に属する走査電極の１番目から所定番目までに印加する走査パルスのパルス幅を他方の走査電極群に属する他の走査電極に印加する走査パルスのパルス幅よりも長く設定することを特徴とする。この方法により、高精細度、大画面パネルであっても、安定した書込み放電を行うとともに、データ電極駆動回路の電力を削減するための走査パルスの切換を行うことが可能なパネルの駆動方法を提供することができる。
【００１３】
また本発明のパネルの駆動方法は、部分表示領域のそれぞれに対して、点灯させるべき放電セル数の割合を部分点灯率として検出し、部分点灯率の高い部分表示領域から先に走査パルスを印加してもよい。
【００１４】
また本発明のプラズマディスプレイ装置は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルと、書込み期間と維持期間とを有する複数のサブフィールドで１フィールドを構成してパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置であって、駆動回路は、連続して配置された所定本数の走査電極に走査パルスを印加する走査ＩＣを複数個備え、１つの走査ＩＣが駆動する走査電極を奇数番目の走査電極からなる走査電極群および偶数番目の走査電極からなる走査電極群の２つの走査電極群に分け、走査ＩＣは、一方の走査電極群に走査パルスを順次印加した後に他方の走査電極群に走査パルスを順次印加するとともに、一方の走査電極群に属する走査電極の１番目から所定番目までに印加する走査パルスのパルス幅が、一方の走査電極群に属する他の走査電極に印加する走査パルスのパルス幅よりも長く設定されており、他方の走査電極群に属する走査電極の１番目から所定番目までに印加する走査パルスのパルス幅が、他方の走査電極群に属する他の走査電極に印加する走査パルスのパルス幅よりも長く設定されていることを特徴とする。この構成により、高精細度、大画面パネルであっても、安定した書込み放電を行うとともに、データ電極駆動回路の電力を削減するための走査パルスの切換を行うことが可能なプラズマディスプレイ装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態に用いるパネルの分解斜視図である。
【図２】図２は、同パネルの電極配列図である。
【図３】図３は、同パネルの各電極に印加する駆動電圧波形を示す図である。
【図４】図４は、あるサブフィールドにおける書込みパルスの有無を示す図である。
【図５】図５は、順次書込み動作を行った場合のデータ電極駆動回路の消費電力を見積もるための図である。
【図６】図６は、図５と同じ市松パターンを表示する場合のデータ電極駆動回路の消費電力を見積もるための図である。
【図７】図７は、各部分表示領域の書込み順序と安定した書込み放電を発生させるために必要な走査パルスの振幅との関係を示す特性図である。
【図８】図８は、部分点灯率と安定した書込み放電を発生させるために必要な走査パルスの振幅との関係を示す図である。
【図９】図９は、本発明の実施の形態におけるパネルの部分表示領域を示す模式図である。
【図１０】図１０は、本発明の実施の形態におけるプラズマディスプレイ装置の書込み動作の一例を示す詳細なタイミングチャートである。
【図１１】図１１は、同プラズマディスプレイ装置の回路ブロック図である。
【図１２】図１２は、同プラズマディスプレイ装置の走査電極駆動回路の構成を示す回路図である。
【図１３】図１３は、同プラズマディスプレイ装置の走査ＩＣの詳細を示す回路ブロック図である。
【図１４】図１４は、同プラズマディスプレイ装置の走査ＩＣの出力制御部およびスイッチング素子の動作を示す図である。
【図１５】図１５は、同プラズマディスプレイ装置の走査ＩＣの接続を示す図である。
【図１６】図１６は、同プラズマディスプレイ装置の走査ＩＣの走査ＩＣ選択部の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
【００１７】
（実施の形態）
図１は、本発明の実施の形態に用いるパネル１０の分解斜視図である。ガラス製の前面基板１１上には、走査電極１２と維持電極１３とからなる表示電極対１４が複数形成されている。そして走査電極１２と維持電極１３とを覆うように誘電体層１５が形成され、誘電体層１５上に保護層１６が形成されている。背面基板２１上にはデータ電極２２が複数形成され、データ電極２２を覆うように誘電体層２３が形成され、その上に井桁状の隔壁２４が形成されている。そして、隔壁２４の側面および誘電体層２３上には赤色、緑色および青色の各色に発光する蛍光体層２５が設けられている。
【００１８】
これら前面基板１１と背面基板２１とは、微小な放電空間を挟んで表示電極対１４とデータ電極２２とが交差するように対向配置され、外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁２４によって複数の区画に仕切られており、表示電極対１４とデータ電極２２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
【００１９】
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
【００２０】
図２は、本発明の実施の形態に用いるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜走査電極ＳＣｎ（図１の走査電極１２）およびｎ本の維持電極ＳＵ１〜維持電極ＳＵｎ（図１の維持電極１３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜データ電極Ｄｍ（図１のデータ電極２２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。そしてこれらの放電セルは画像を表示する際の画素に対応する。本実施の形態においては、走査電極および維持電極がそれぞれ７６８本、すなわちｎ＝７６８であるものとして以下に説明するが、本発明はこの値に限定されるものではない。
【００２１】
次に、本実施の形態におけるプラズマディスプレイ装置のパネル１０の駆動方法について説明する。パネル１０はサブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。
【００２２】
図３は、本発明の実施の形態に用いるパネル１０の各電極に印加する駆動電圧波形を示す図であり、図３には２つのサブフィールドに対する駆動電圧波形を示している。
【００２３】
サブフィールドの初期化期間では、維持電極ＳＵ１〜維持電極ＳＵｎに電圧０（Ｖ）を印加し、走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｉ１から電圧Ｖｉ２に向かって緩やかに上昇するランプ電圧を印加する。その後、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ１を印加するとともに、走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｉ３から電圧Ｖｉ４に向かって緩やかに下降するランプ電圧を印加する。すると各放電セルで微弱な初期化放電が発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。なお、初期化期間の動作としては、図３の２つ目のサブフィールドの初期化期間に示したように、走査電極ＳＣ１〜走査電極ＳＣｎに対して緩やかに下降するランプ電圧を印加するだけでもよい。
【００２４】
続く書込み期間の動作は本発明の主眼であるが、詳細は後述することとして、ここでは書込み動作の概要について説明する。
【００２５】
書込み期間では、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２を印加し、走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｃを印加する。次に、最初に書込み動作を行う走査電極ＳＣｉに負の電圧Ｖａの走査パルスを印加するとともに、最初に書込み動作を行う行の発光すべき放電セルに対応するデータ電極Ｄｋに正の電圧Ｖｄの書込みパルスを印加する。すると走査パルスと書込みパルスとが同時に印加された放電セルでは書込み放電が発生し、走査電極ＳＣｉおよび維持電極ＳＵｉに壁電荷を蓄積する書込み動作が行われる。
【００２６】
次に、２番目に書込み動作を行う走査電極ＳＣｊに走査パルスを印加するとともに、２番目に書込み動作を行う行の発光すべき放電セルに対応するデータ電極Ｄｋに書込みパルスを印加する。すると走査パルスと書込みパルスとが同時に印加された放電セルでは書込み放電が発生し、書込み動作が行われる。以上の書込み動作をすべての行の放電セルで行い、発光すべき放電セルに対して選択的に書込み放電を発生させ壁電荷を形成する。
【００２７】
続く維持期間では、維持電極ＳＵ１〜維持電極ＳＵｎに電圧０（Ｖ）を印加し、走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｓｕｓの維持パルスを印加する。すると、書込み放電を起こした放電セルでは維持放電が起こり発光する。次に、走査電極ＳＣ１〜走査電極ＳＣｎに電圧０（Ｖ）を印加するとともに、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｓｕｓの維持パルスを印加する。すると維持放電を起こした放電セルでは再び維持放電が起こり発光する。
【００２８】
以下同様に、輝度重みに応じた数の維持パルスを走査電極ＳＣ１〜走査電極ＳＣｎおよび維持電極ＳＵ１〜維持電極ＳＵｎに交互に印加する。その後、走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｒに向かって上昇するランプ電圧を印加していわゆる壁電荷消去を行い、維持期間を終了する。
【００２９】
続くサブフィールドにおいても、上述したサブフィールドの動作と同様の動作を繰り返すことにより放電セルを発光させ、画像を表示している。
【００３０】
なお、本実施の形態において各電極に印加する電圧値は、例えば、電圧Ｖｉ１＝１４５（Ｖ）、電圧Ｖｉ２＝３５０（Ｖ）、電圧Ｖｉ３＝１９０（Ｖ）、電圧Ｖｉ４＝−１６０（Ｖ）、電圧Ｖａ＝−１８０（Ｖ）、電圧Ｖｓｕｓ＝１９０（Ｖ）、電圧Ｖｒ＝１９０（Ｖ）、電圧Ｖｅ１＝１２５（Ｖ）、電圧Ｖｅ２＝１２５（Ｖ）、電圧Ｖｄ＝６０（Ｖ）である。また電圧Ｖｃは負の電圧Ｖａ＝−１８０（Ｖ）に正の電圧Ｖｓｃｎ＝１４５（Ｖ）を重畳して作られる。したがって電圧Ｖｃ＝−３５（Ｖ）である。ただしこれらの電圧値は、単に一例を挙げたに過ぎず、パネル１０の特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
【００３１】
次に、書込み期間の動作の詳細について説明する。まず、画像表示品質を低下させることなくデータ電極駆動回路の消費電力を抑制する方法について説明する。
【００３２】
図４は、あるサブフィールドにおける書込みパルスの有無を示す図であり、５×５＝２５の放電セルに対応する画素について図示している。ここで「０」は書込みパルスが無いことを示し、「１」は書込みパルスが有ることを示している。このような市松状の書込みパターンは特殊なパターンではなく、自然画等であってもディザ処理等の画像信号処理を行うことで発生する。そしてこのような市松状の書込みパターンでは、データ電極駆動回路の消費電力は走査パルスの印加順序に大きく依存する。
【００３３】
図５は、走査電極ＳＣｉ−２、走査電極ＳＣｉ−１、走査電極ＳＣｉ、走査電極ＳＣｉ＋１、走査電極ＳＣｉ＋２、・・・の順に走査パルスを印加する書込み動作（以下、「順次書込み動作」と略記する）を行った場合のデータ電極駆動回路の消費電力を見積もるための図である。図５には、走査電極ＳＣｉ−２〜走査電極ＳＣｉ＋２に印加する走査パルスと、データ電極Ｄｊ−２〜データ電極Ｄｊ＋２に印加する書込みパルスと、電極間容量の充放電によりデータ電極Ｄｊに流れる電流波形ＩＤｊとを示している。
【００３４】
時刻ｔ１から時刻ｔ２までの期間では、走査電極ＳＣｉ−２に走査パルスを印加するとともにデータ電極Ｄｊ−２、データ電極Ｄｊ、データ電極Ｄｊ＋２に書込みパルスを印加して書込み放電を発生させる。このときデータ電極Ｄｊ−１、データ電極Ｄｊ＋１には書込みパルスを印加せず書込み放電を発生させない。
【００３５】
時刻ｔ２から時刻ｔ３までの期間では、走査電極ＳＣｉ−１に走査パルスを印加するとともにデータ電極Ｄｊ−１、データ電極Ｄｊ＋１に書込みパルスを印加して書込み放電を発生させる。データ電極Ｄｊ−２、データ電極Ｄｊ、データ電極Ｄｊ＋２には書込みパルスを印加せず書込み放電を発生させない。以下同様にして、図５に示した書込みパルスを印加する。
【００３６】
このときデータ電極Ｄｊに流れる電流ＩＤｊに注目すると、走査電極ＳＣ１〜走査電極ＳＣｎおよび維持電極ＳＵ１〜維持電極ＳＵｎとデータ電極Ｄｊとの間の電極間容量を充放電する電流が流れる。そのために市松パターンを表示する場合のデータ電極駆動回路の消費電力は非常に大きな値となる。
【００３７】
図６は、図５と同じ市松パターンを表示する場合のデータ電極駆動回路の消費電力を見積もるための図であるが、走査電極ＳＣｉ−２、走査電極ＳＣｉ、走査電極ＳＣｉ＋２、・・・、走査電極ＳＣｎ−１、走査電極ＳＣ＋１、・・・の順に走査パルスを印加する書込み動作（以下、「飛越書込み動作」と略記する）を行った場合の、書込み期間における駆動電圧波形とそのときの電極間容量の充放電の電流波形を示している。
【００３８】
時刻ｔ１１から時刻ｔ１２までの期間では、走査電極ＳＣｉ−２に走査パルスを印加するとともにデータ電極Ｄｊ−２、データ電極Ｄｊ、データ電極Ｄｊ＋２に書込みパルスを印加して書込み放電を発生させる。このときデータ電極Ｄｊ−１、データ電極Ｄｊ＋１には書込みパルスを印加せず書込み放電を発生させない。
【００３９】
時刻ｔ１２から時刻ｔ１３までの期間では、走査電極ＳＣｉに走査パルスを印加するとともにデータ電極Ｄｊ−２、データ電極Ｄｊ、データ電極Ｄｊ＋２に継続して書込みパルスを印加して書込み放電を発生させる。以下同様にして、データ電極Ｄｊ−２、データ電極Ｄｊ、データ電極Ｄｊ＋２に継続して書込みパルスを印加し、データ電極Ｄｊ−１、データ電極Ｄｊ＋１には継続して書込みパルスを印加しない。そのためデータ電極Ｄｊには充放電電流が流れずＩＤｊ＝０となるため、消費電力は小さくなる。
【００４０】
このように、同じパターンを表示する場合であっても、走査電極ＳＣ１〜走査電極ＳＣｎに走査パルスを印加する順序に依存してデータ電極駆動回路の消費電力は大きく変化することがわかる。
【００４１】
したがって、各サブフィールド毎に、順次書込み動作を行った場合の消費電力および飛越書込み動作を行った場合の消費電力を見積もり、電力の小さいほうの書込み動作を行うことにより、画像表示品質を低下させることなくデータ電極駆動回路の消費電力を抑制することができる。
【００４２】
次に、書込み動作に必要な壁電荷の減少を抑え、安定した書込み放電を行う方法について説明する。発明者らは、パネルの画像表示領域を、連続して配置された走査電極を６４本ずつ含む１２個の部分表示領域に分け、以下の測定を行った。
【００４３】
図７は、各部分表示領域の書込み順序と安定した書込み放電を発生させるために必要な走査パルスの振幅との関係を示す特性図であり、横軸は部分表示領域の書込み動作の順序を表し、縦軸は安定した書込み放電を発生させるために必要な走査パルスの振幅を表す。このように部分表示領域の書込み順序に応じて安定した書込み放電を発生させるために必要な走査パルスの振幅も変化する。そして、書込み順序が遅い部分表示領域ほど安定した書込み放電を発生させるために必要な走査パルスの振幅は大きくなる。例えば、最初に書込みを行う部分表示領域では、安定した書込み放電を発生させるために必要な走査パルスの振幅は約８０（Ｖ）であるが、１２番目に書込みを行う部分表示領域では、必要な走査パルスの振幅は約１５０（Ｖ）となり、約７０（Ｖ）も大きくなる。
【００４４】
これは、初期化期間に形成された壁電荷が、時間の経過とともに徐々に減少するためと考えられる。また、書込みパルス電圧は、書込み期間中に表示画像に応じて各データ電極に印加されるため、走査パルスが印加されていない放電セルにも書込みパルス電圧は印加される。このような電圧変化によっても壁電荷は減少するため、書込み期間の終盤に書込みが行われる放電セルでは、さらに壁電荷が減少すると考えられる。
【００４５】
図８は、部分表示領域の点灯率（以下、「部分点灯率」と略記する）と安定した書込み放電を発生させるために必要な走査パルスの振幅との関係を示す図であり、横軸は部分点灯率を表し、縦軸は安定した書込み放電を発生させるために必要な走査パルスの振幅を表す。この測定は、１つの部分表示領域において、点灯セルの割合を変えながら、安定した書込み放電を発生させるために必要な走査パルスの振幅がどのように変化するかを測定したものである。
【００４６】
このように、安定した書込み放電を発生させるために必要な走査パルスの振幅は部分点灯率に応じて変化する。そして、部分点灯率が高くなるほど走査パルスの振幅も大きくなる。例えば、部分点灯率１０％では、必要な走査パルスの振幅は約１１８（Ｖ）であるが、部分点灯率１００％では、必要な走査パルスの振幅は約１４９（Ｖ）となり、約３１（Ｖ）も大きくなる。
【００４７】
これは、部分点灯率が上がると放電電流が増加し、走査パルスに対する電圧降下が大きくなるためと考えられる。そしてこの傾向はパネルの大画面化によりさらに大きくなる。
【００４８】
このように、安定した書込み放電を発生させるために必要な走査パルスの振幅は、書込み動作を行う順序が遅くなるほど大きくなり、また部分点灯率が高くなるほど大きくなる。そのため部分表示領域の走査順序が遅く、かつその部分表示領域の部分点灯率が高い場合には、必要な走査パルスの振幅はさらに大きくなる。言い換えればこれらの実験結果は、部分点灯率の高い部分表示領域から先に書込み動作を行えば、走査パルスの振幅を抑制しつつ安定した書込み放電を行うことができることを示している。
【００４９】
本実施の形態においては、データ電極駆動回路の消費電力の抑制と安定した書込み放電とを両立するために、パネル１０の画像表示領域を、連続して配置された走査電極を所定本数ずつ含む複数の部分表示領域に分け、部分表示領域のそれぞれの部分点灯率を検出し、部分点灯率の高い部分表示領域から先に走査パルスを印加している。また順次書込み動作を行った場合の消費電力および飛越書込み動作を行った場合の消費電力を見積もり、部分表示領域のそれぞれに対して、消費電力が小さくなるように順次書込み動作および飛越書込み動作のいずれかを選択している。
【００５０】
次に、本実施の形態における書込み動作の詳細について、例を挙げて説明する。
【００５１】
図９は、本発明の実施の形態におけるパネル１０の部分表示領域を示す模式図である。本実施の形態においては、パネル１０の画像表示領域を、連続して配置された走査電極を所定本数である６４本ずつ含む１２の部分表示領域Ａｒ１〜部分表示領域Ａｒ１２に分けている。すなわち、部分表示領域Ａｒ１は走査電極ＳＣ１〜走査電極ＳＣ６４を含む領域であり、部分表示領域Ａｒ２は走査電極ＳＣ６５〜走査電極ＳＣ１２８を含む領域であり、・・・、部分表示領域Ａｒ１２は走査電極ＳＣ７０５〜走査電極ＳＣ７６８を含む領域である。
【００５２】
図１０は、本発明の実施の形態におけるプラズマディスプレイ装置の書込み動作の一例を示す詳細なタイミングチャートである。図１０には、部分表示領域Ａｒ２の部分点灯率が最も高く、次に部分表示領域Ａｒ３の部分点灯率が高く、その次に部分表示領域Ａｒ１の部分点灯率が高いとした例を示している。また部分表示領域Ａｒ１から部分表示領域Ａｒ３にかけてディザ処理が行われており、これらの部分表示領域では飛越書込み動作を行う例を示している。
【００５３】
まず部分表示領域Ａｒ２に含まれる走査電極ＳＣ６５〜走査電極ＳＣ１２８を奇数番目の走査電極からなる走査電極群（２ｏｄ）および偶数番目の走査電極からなる走査電極群（２ｅｖ）の２つの走査電極群に分ける。そして走査電極群（２ｏｄ）の最初の走査電極である走査電極ＳＣ６５に走査パルスを印加する。このときの走査パルスのパルス幅は時間Ｔ１である。次に走査電極群（２ｏｄ）の２番目の走査電極ＳＣ６７に走査パルスを印加する。このときの走査パルスのパルス幅も時間Ｔ１である。次に走査電極群（２ｏｄ）の３番目の走査電極ＳＣ６９に走査パルスを印加する。ただしこのときの走査パルスのパルス幅は時間Ｔ１よりも短い時間Ｔ２である。以下、走査電極群（２ｏｄ）の走査電極ＳＣ７１、走査電極ＳＣ７３、走査電極ＳＣ７５、・・・、ＳＣ１２７に走査パルスを順次印加する。そしてこのときの走査パルスのパルス幅も時間Ｔ２である。
【００５４】
次に、部分表示領域Ａｒ２の偶数番目の走査電極からなる走査電極群（２ｅｖ）の最初の走査電極である走査電極ＳＣ６６にパルス幅が時間Ｔ１である走査パルスを印加する。次に走査電極群（２ｅｖ）の２番目の走査電極ＳＣ６８にパルス幅が時間Ｔ１である走査パルスを印加する。次に走査電極群（２ｅｖ）の３番目の走査電極ＳＣ７０にパルス幅が時間Ｔ１よりも短い時間Ｔ２である走査パルスを印加する。以下、走査電極群（２ｅｖ）の走査電極ＳＣ７２、走査電極ＳＣ７４、走査電極ＳＣ７６、・・・、走査電極ＳＣ１２８にパルス幅が時間Ｔ２である走査パルスを順次印加する。
【００５５】
次に部分表示領域Ａｒ３に含まれる走査電極ＳＣ１２９〜走査電極ＳＣ１９２を奇数番目の走査電極からなる走査電極群（３ｏｄ）および偶数番目の走査電極からなる走査電極群（３ｅｖ）の２つの走査電極群に分ける。そして走査電極群（３ｏｄ）の最初の走査電極である走査電極ＳＣ１２９にパルス幅が時間Ｔ１の走査パルスを印加し、次に走査電極ＳＣ１３１にパルス幅が時間Ｔ１の走査パルスを印加する。次に走査電極群（３ｏｄ）の３番目の走査電極ＳＣ１３３にパルス幅が時間Ｔ１よりも短い時間Ｔ２の走査パルスを印加する。以下、走査電極群（３ｏｄ）の走査電極ＳＣ１３５、走査電極ＳＣ１３７、・・・、走査電極ＳＣ１９１にパルス幅が時間Ｔ２の走査パルスを順次印加する。
【００５６】
次に、部分表示領域Ａｒ３の偶数番目の走査電極からなる走査電極群（３ｅｖ）の最初の走査電極である走査電極ＳＣ１３０にパルス幅が時間Ｔ１の走査パルスを印加し、走査電極群（３ｅｖ）の２番目の走査電極ＳＣ１３２にパルス幅が時間Ｔ１の走査パルスを印加する。次に走査電極群（３ｅｖ）の走査電極ＳＣ１３４、走査電極ＳＣ１３６、走査電極ＳＣ１３８、・・・、走査電極ＳＣ１９２にパルス幅が時間Ｔ１よりも短い時間Ｔ２の走査パルスを順次印加する。
【００５７】
次の部分表示領域Ａｒ１についても同様に、走査電極群（１ｏｄ）の最初および最初から２番目までの走査電極ＳＣ１、走査電極ＳＣ３にパルス幅が時間Ｔ１の走査パルスを印加し、それ以降の走査電極ＳＣ５、走査電極ＳＣ７、・・・、走査電極ＳＣ６３にパルス幅が時間Ｔ１よりも短い時間Ｔ２の走査パルスを順次印加する。次に走査電極群（１ｅｖ）の最初および最初から２番目までの走査電極ＳＣ２、走査電極ＳＣ４にパルス幅が時間Ｔ１の走査パルスを印加し、それ以降の走査電極ＳＣ６、走査電極ＳＣ８、・・・、走査電極ＳＣ６４にパルス幅が時間Ｔ１よりも短い時間Ｔ２の走査パルスを順次印加する。
【００５８】
このように、本実施の形態においては、部分表示領域のそれぞれに対して、点灯させるべき放電セル数の割合を部分点灯率として検出し、部分点灯率の高い部分表示領域から順に走査パルスを印加している。
【００５９】
さらに、部分表示領域に含まれる走査電極を奇数番目の走査電極からなる走査電極群および偶数番目の走査電極からなる走査電極群の２つの走査電極群に分け、一方の走査電極群に走査パルスを順次印加した後に他方の走査電極群に走査パルスを順次印加する。そして、一方の走査電極群に属する走査電極の１番目から所定番目（本実施の形態においては２番目）までに印加する走査パルスのパルス幅の時間Ｔ１は、一方の走査電極群に属する他の走査電極に印加する走査パルスのパルス幅の時間Ｔ２よりも長く設定されている。同様に、他方の走査電極群に属する走査電極の１番目から所定番目（本実施の形態においては２番目）までに印加する走査パルスのパルス幅の時間Ｔ１は、他方の走査電極群に属する他の走査電極に印加する走査パルスのパルス幅の時間Ｔ２よりも長く設定されている。ここで本実施の形態においては、パルス幅の時間Ｔ１は１．３μｓであり、パルス幅の時間Ｔ２は１．０μｓである。このように走査パルスのパルス幅を制御する理由は以下のとおりである。
【００６０】
図４に示したように、書込みパルスを印加する放電セルと印加しない放電セルとが交互に並んだ場合、飛越書込み動作を行うことで消費電流を抑制することができた。これは、書込みパルスを印加する放電セルおよび書込みパルスを印加しない放電セルをそれぞれ時間的にまとめて書込み動作を行うことにより、データ電極の充放電電流を減少させることができたからである。しかしながら奇数番目の走査電極から偶数番目の走査電極に切り換わったとき、および偶数番目の走査電極から奇数番目の走査電極に切り換わったときに、データ電極には瞬間的に大きな充放電電流が流れることになる。
【００６１】
このときの大きな充放電電流により書込みパルスの電圧Ｖｄが低下すると、書込み放電の放電遅れ時間が長くなるおそれがあった。放電遅れ時間が走査パルスのパルス幅よりも長くなると、書込み放電が発生せず、発光すべき放電セルが発光しないので画像表示品質が低下する。
【００６２】
しかしながら本実施の形態においては、一方の走査電極群に属する走査電極の１番目から所定番目までに印加する走査パルスのパルス幅は、一方の走査電極群に属する他の走査電極に印加する走査パルスのパルス幅よりも長く設定されている。同様に、他方の走査電極群に属する走査電極の１番目から所定番目までに印加する走査パルスのパルス幅は、他方の走査電極群に属する他の走査電極に印加する走査パルスのパルス幅よりも長く設定されている。そのために、ある程度書込み放電の放電遅れ時間が長くなっても書込み放電を発生させることができるので、画像表示品質の低下を防ぐことができる。
【００６３】
なお本実施の形態においては、ある走査電極群に属する走査電極の１番目から所定番目までに印加する走査パルスのパルス幅の時間Ｔ１を１．３μｓ、他の走査電極に印加する走査パルスのパルス幅の時間Ｔ２を１．０μｓと設定し、所定番目を２番目として説明したが、これらの値はパネル、プラズマディスプレイ装置の仕様等により最適に設定することが望ましい。例えば電圧Ｖｄを発生する電源の容量が小さい場合には、所定番目を５番目に設定する等、大きめに設定することが望ましい。
【００６４】
次に、本実施の形態におけるプラズマディスプレイ装置の駆動回路について説明する。
【００６５】
図１１は、本発明の実施の形態におけるプラズマディスプレイ装置３０の回路ブロック図である。プラズマディスプレイ装置３０は、パネル１０および駆動回路を備え、駆動回路は、画像信号処理回路３１、データ電極駆動回路３２、走査電極駆動回路３３、維持電極駆動回路３４、制御信号発生回路３５、各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
【００６６】
画像信号処理回路３１は、画像信号をパネル１０で表示できる画素数および階調数の画像信号に変換し、さらにサブフィールドのそれぞれにおける発光・非発光をデジタル信号のそれぞれのビットの「１」、「０」に対応させた画像データに変換する。データ電極駆動回路３２は、画像データを各データ電極Ｄ１〜データ電極Ｄｍに対応する書込みパルスに変換し、各データ電極Ｄ１〜データ電極Ｄｍに印加する。
【００６７】
制御信号発生回路３５は水平同期信号、垂直同期信号をもとにして、各回路ブロックの動作を制御する各種の制御信号を発生し、それぞれの回路ブロックへ供給する。またサブフィールド毎に、部分表示領域のそれぞれに対して、点灯させるべき放電セル数の割合を部分点灯率として検出し、走査パルスを印加する部分表示領域の順序を決定する。さらに順次書込み動作を行った場合の消費電力および飛越書込み動作を行った場合の消費電力を見積もり、順次書込み動作を行うか飛越書込み動作を行うかを決定する。加えて走査パルスのパルス幅を決定する。
【００６８】
走査電極駆動回路３３は、制御信号に基づき駆動電圧波形を作成し、走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに印加する。特に、制御信号に従ったパルス幅の走査パルスを発生し、制御信号に従った順序で走査電極ＳＣ１〜走査電極ＳＣｎに走査パルスを印加する。維持電極駆動回路３４は制御信号に基づき駆動電圧波形を作成し、維持電極ＳＵ１〜維持電極ＳＵｎのそれぞれに印加する。
【００６９】
図１２は、本発明の実施の形態におけるプラズマディスプレイ装置３０の走査電極駆動回路３３の構成を示す回路図である。走査電極駆動回路３３は、初期化電圧発生部４１と、走査電極側の維持パルス発生部４２と、走査パルス発生部４３とを備え、走査パルス発生部４３のそれぞれの出力はパネル１０の走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに接続されている。
【００７０】
走査パルス発生部４３は、走査パルス発生部４３の基準電位Ａを負の電圧Ｖａに接続するためのスイッチＳ４４と、基準電位Ａに電圧Ｖｓｃｎを重畳するための電源Ｅ４３と、ｎ本の走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに電源Ｅ４３の高圧側の電圧を出力するためのスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎ、および電源Ｅ４３の低圧側の電圧を出力するためのスイッチング素子ＱＬ１〜スイッチング素子ＱＬｎを備えている。そしてスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎは複数の出力毎にまとめられ複数のＩＣに集積化されている。これらのＩＣが走査ＩＣであり、走査電極駆動回路３３は走査電極ＳＣ１〜走査電極ＳＣｎに印加する走査パルスを発生する複数の走査ＩＣを有する。
【００７１】
本実施の形態においては、６４出力分のスイッチング素子が１つのモノシリックＩＣとして集積されているものとして説明する。そして１２個の走査ＩＣ、（以下、「ＩＣ（１）、ＩＣ（２）、・・・、ＩＣ（１２）」と表記する）を用いて走査パルス発生部４３を構成し、ｎ＝７６８本の走査電極ＳＣ１〜走査電極ＳＣｎを駆動している。そして、ＩＣ（１）は部分表示領域Ａｒ１に属する走査電極ＳＣ１〜走査電極ＳＣ６４を駆動し、ＩＣ（２）は部分表示領域Ａｒ２に属する走査電極ＳＣ６５〜走査電極ＳＣ１２８を駆動し、以下同様に、ＩＣ（１２）は部分表示領域Ａｒ１２に属する走査電極ＳＣ７０５〜走査電極ＳＣ７６８を駆動する。このように多数のスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎをＩＣ化することにより回路をコンパクトにまとめることができて実装面積も小さくなり、コストも下げることができる。
【００７２】
初期化電圧発生部４１は、初期化期間において走査パルス発生部４３の基準電位Ａをランプ状に上昇または降下させ、初期化期間における駆動電圧波形を発生させる。このとき走査パルス発生部４３のスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎをオフ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎをオンにすることにより、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎを経由して各走査電極ＳＣ１〜走査電極ＳＣｎに初期化波形電圧が印加される。または、スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎをオン、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎをオフにすることにより、電源Ｅ４３、スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎを経由して各走査電極ＳＣ１〜走査電極ＳＣｎに電源Ｅ４３の電圧Ｖｓｃｎを重畳された初期化波形電圧が印加される。
【００７３】
維持パルス発生部４２は、走査パルス発生部４３の入力の基準電位Ａを電圧Ｖｓｕｓまたは接地電位にすることで維持パルスを発生させる。このとき走査パルス発生部４３のスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎをオフ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎをオンにすることにより、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎを経由して各走査電極ＳＣ１〜走査電極ＳＣｎに維持パルスが印加される。
【００７４】
図１３は、本発明の実施の形態におけるプラズマディスプレイ装置３０の走査ＩＣの詳細を示す回路ブロック図である。走査電極ＳＣ１〜走査電極ＳＣ６４を駆動する１番目の走査ＩＣ、すなわちＩＣ（１）は、上述したように走査パルス電圧を出力するためのスイッチング素子ＱＨ１〜スイッチング素子ＱＨ６４、スイッチング素子ＱＬ１〜スイッチング素子ＱＬ６４を備えている。加えてこれらのスイッチング素子ＱＨ１〜スイッチング素子ＱＨ６４、スイッチング素子ＱＬ１〜スイッチング素子ＱＬ６４を制御するためのスイッチング素子制御部５１と、走査ＩＣの書込み動作の順序を決めるための走査ＩＣ選択部５２とを備えている。
【００７５】
スイッチング素子制御部５１は、出力制御部ＲＧ１〜出力制御部ＲＧ６４とシフトレジスタＳＲとを有する。シフトレジスタＳＲは、データ入力端子とクロック入力端子と制御信号入力端子と６４個の出力端子をもつシフトレジスタであり、走査パルスのもととなる６４個の信号ｏ１〜信号ｏ６４を出力制御部ＲＧ１〜出力制御部ＲＧ６４のそれぞれに出力する。制御信号ｃ０は順次書込み動作および飛越書込み動作のいずれかを選択する制御信号である。制御信号ｃ０がローレベル（以下、「Ｌ」と略記）の場合には、クロックｃｋの立上りを１つ含むパルス幅をもつ単一パルス信号ｓｇを、クロックｃｋを入力する毎に順次シフトして出力制御部ＲＧ１〜出力制御部ＲＧ６４のそれぞれに、出力制御部ＲＧ１、出力制御部ＲＧ２、出力制御部ＲＧ３、・・・、出力制御部ＲＧ６４の順序で出力する。また制御信号ｃ０がハイレベル（以下、「Ｈ」と略記）の場合には、クロックｃｋの立上りを１つ含むパルス幅をもつ単一パルス信号ｓｇを、クロックｃｋを入力する毎に順次シフトして出力制御部ＲＧ１〜出力制御部ＲＧ６４のそれぞれに、出力制御部ＲＧ１、出力制御部ＲＧ３、出力制御部ＲＧ５、・・・、出力制御部ＲＧ６３、出力制御部ＲＧ２、出力制御部ＲＧ４、出力制御部ＲＧ６、・・・、出力制御部ＲＧ６４の順序で出力する。
【００７６】
出力制御部ＲＧ１は、２つの制御信号ｃ１、ｃ２とシフトレジスタＳＲの出力信号ｏ１とを入力し、スイッチング素子ＱＨ１、スイッチング素子ＱＬ１を制御する。出力制御部ＲＧ２は、２つの制御信号ｃ１、制御信号ｃ２とシフトレジスタＳＲの出力信号ｏ２とを入力し、スイッチング素子ＱＨ２、スイッチング素子ＱＬ２を制御する。出力制御部ＲＧ３〜出力制御部ＲＧ６４についても同様である。
【００７７】
図１４は、本発明の実施の形態におけるプラズマディスプレイ装置３０の走査ＩＣの出力制御部ＲＧ１〜出力制御部ＲＧ６４およびスイッチング素子ＱＨ１〜スイッチング素子ＱＨ６４、スイッチング素子ＱＬ１〜スイッチング素子ＱＬ６４の動作を示す図であり、２つの制御信号ｃ１、制御信号ｃ２に応じてスイッチング素子ＱＨ１〜スイッチング素子ＱＨ６４、スイッチング素子ＱＬ１〜スイッチング素子ＱＬ６４を以下のように制御する。制御信号ｃ１、制御信号ｃ２がともに「Ｌ」の場合には、スイッチング素子ＱＨｉ、スイッチング素子ＱＬｉをともにオフにして、出力をハイインピーダンス状態とする。制御信号ｃ１が「Ｌ」、制御信号ｃ２が「Ｈ」の場合には、対応するシフトレジスタＳＲの出力に従ってスイッチング素子ＱＨｉ、スイッチング素子ＱＬｉを制御する。本実施の形態においては、シフトレジスタＳＲの出力ｏｉが「Ｈ」であればスイッチング素子ＱＨｉをオン、スイッチング素子ＱＬｉをオフに、シフトレジスタＳＲの出力ｏｉが「Ｌ」であればスイッチング素子ＱＨｉをオフ、スイッチング素子ＱＬｉをオンにする。制御信号ｃ１が「Ｈ」、制御信号ｃ２が「Ｌ」の場合には、対応するシフトレジスタＳＲの出力にかかわらずスイッチング素子ＱＨｉをオフ、スイッチング素子ＱＬｉをオンにする。また、制御信号ｃ１、ｃ２がともに「Ｈ」の場合には、対応するシフトレジスタＳＲの出力にかかわらずスイッチング素子ＱＨｉをオン、スイッチング素子ＱＬｉをオフにする。
【００７８】
走査ＩＣ選択部５２は、２つのフリップフロップＦＦ１、ＦＦ２と、ＮＡＮＤゲートＧ１とを有する。フリップフロップＦＦ１は、データ入力端子とクロック入力端子と出力端子とをもつ通常のフリップフロップであり、クロック入力端子に入力される選択信号ｓｅｌの立下りタイミングでデータ入力端子に入力される選択走査信号ｓｉを取り込み、ＮＡＮＤゲートＧ１に出力する。ＮＡＮＤゲートＧ１は、フリップフロップＦＦ１の出力信号ｓｓと選択信号ｓｅｌとの論理和を反転した信号ｓｇをシフトレジスタＳＲのデータ入力端子に出力する。
【００７９】
フリップフロップＦＦ２は、フリップフロップＦＦ１と同じ構成のフリップフロップであり、データ入力端子には選択走査信号ｓｉが入力され、クロック入力端子にはクロックｃｋが入力される。そして選択走査信号ｓｉを１クロック分遅延した遅延信号ｓｏを出力する。
【００８０】
ＩＣ（２）〜ＩＣ（１２）についても同様の構成である。
【００８１】
図１５は、本発明の実施の形態におけるプラズマディスプレイ装置３０の走査ＩＣ（１）〜ＩＣ（１２）の接続を示す図である。１２個の走査ＩＣ（ＩＣ（１）〜ＩＣ（１２））のそれぞれに、制御信号ｃ０、制御信号ｃ１、制御信号ｃ２、選択信号ｓｅｌ、クロックｃｋが共通に入力される（制御信号ｃ０、制御信号ｃ１、制御信号ｃ２は図示せず）。しかし選択走査信号ｓｉに関しては、１番目の走査ＩＣ、すなわちＩＣ（１）にのみ入力される。そしてＩＣ（１）で１クロック周期分遅延された遅延信号ｓｏ（１）が２番目の走査ＩＣ、すなわちＩＣ（２）の書込み選択走査信号ｓｉ（２）として入力される。以下同様に、ＩＣ（２）の遅延信号ｓｏ（２）をＩＣ（３）の選択走査信号ｓｉ（３）として入力し、・・・、ＩＣ（１１）の遅延信号ｓｏ（１１）をＩＣ（１２）の選択走査信号ｓｉ（１２）として、それぞれ入力する。このように選択走査信号ｓｉが１クロック周期分ずつ遅延しながらＩＣ（１）からＩＣ（１２）まで順次伝送されるように、１２個の走査ＩＣがカスケードに接続されている。
【００８２】
このように、制御信号ｃ０、制御信号ｃ１、制御信号ｃ２、選択信号ｓｅｌ、クロックｃｋに関しては並列に、選択走査信号ｓｉに関してはカスケードになるように走査ＩＣを接続することにより、１２個の走査ＩＣの中から１つをランダムに選択して走査パルスを発生させることができる。
【００８３】
図１６は、本発明の実施の形態におけるプラズマディスプレイ装置３０の走査ＩＣの走査ＩＣ選択部５２の動作を説明するためのタイミングチャートであり、一例として、２番目の走査ＩＣ、すなわちＩＣ（２）を選択する場合のタイミングチャートを示している。
【００８４】
まず、制御信号発生回路３５から、１クロック周期のパルス幅をもつ選択走査信号ｓｉがＩＣ（１）のデータ入力信号ｓｉ（１）として入力される。するとＩＣ（１）内部のフリップフロップＦＦ２（１）により１クロック周期分遅延され、その信号がＩＣ（２）のデータ入力信号ｓｉ（２）として入力される。以下同様に、１クロック周期分ずつ遅延されて３番目以降の走査ＩＣ、すなわちＩＣ（３）〜ＩＣ（１２）のデータ入力信号ｓｉ（３）〜データ入力信号ｓｉ（１２）として入力される。
【００８５】
走査ＩＣの選択は、制御信号発生回路３５から出力される選択信号ｓｅｌの立下りタイミングにより決定する。すなわち選択したい走査ＩＣに選択走査信号が入力されたタイミングでパルス状の選択信号ｓｅｌを各走査ＩＣに入力する。すると選択信号ｓｅｌの立下りタイミングでＩＣ（１）〜ＩＣ（１２）のフリップフロップＦＦ１（１）〜フリップフロップＦＦ１（１２）にそれぞれの走査ＩＣの選択走査信号ｓｉ（１）〜選択走査信号ｓｉ（１２）がラッチされる。図９においては、２番目の走査ＩＣに書込み開始信号ｓｉ（２）が入力されているタイミングで選択信号ｓｅｌが入力されるので、フリップフロップＦＦ１（２）の出力信号ｓｓ（２）のみが「Ｈ」レベル、それ以外の出力信号ｓｓ（１）、出力信号ｓｓ（３）〜出力信号ｓｓ（１２）は「Ｌ」レベルとなる。
【００８６】
そして、１２番目の走査ＩＣに選択走査信号ｓｉ（１２）が入力され、フリップフロップＦＦ２（１２）により１クロック周期分遅延された信号ｓｏ（１２）が出力された後に、クロックｃｋの立上りを１つ含むパルス状の選択信号ｓｅｌを各走査ＩＣに入力する。するとＩＣ（２）のＮＡＮＤゲートＧ１（２）の出力ｓｇ（２）は、クロックｃｋの立上りを１つ含む期間だけ「Ｌ」レベルとなる。そしてそれ以外の走査ＩＣのＮＡＮＤゲートＧ１（２）〜ＮＡＮＤゲートＧ１（１２）の出力ｓｇ（２）〜出力ｓｇ（１２）は「Ｈ」レベルのまま保持される。そして選択信号ｓｅｌの立下りタイミングでＩＣ（１）〜ＩＣ（１２）のフリップフロップＦＦ１（１）〜フリップフロップＦＦ１（１２）の出力信号ｓｓ（１）〜出力信号ｓｓ（１２）はすべて「Ｌ」レベルとなる。
【００８７】
このようにして、２番目の走査ＩＣのシフトレジスタＳＲ（２）にのみクロックｃｋの立上りを１つ含む期間だけ「Ｌ」レベルとなる単一パルス信号ｓｇ（２）が入力される。そしてその後、クロックｃｋを入力する毎に、シフトレジスタＳＲ（２）が単一パルス信号ｓｇ（２）を順次シフトする。このとき制御信号ｃ０を「Ｈ」としておくと、走査電極ＳＣ６５、走査電極ＳＣ６７、・・・、走査電極ＳＣ１２７、走査電極ＳＣ６６、走査電極ＳＣ６８、・・・、走査電極ＳＣ１２８の順に走査パルスを印加する。そして走査電極ＳＣ６５、走査電極ＳＣ６７、走査電極ＳＣ６６、走査電極ＳＣ６８に印加する走査パルスに対応するクロック周期を時間Ｔ１とし、それ以外の走査パルスに対応するクロック周期を時間Ｔ２とすることで、所望のパルス幅の走査パルスを得ることができる。
【００８８】
なお、上述した駆動回路は一例を示したものであり、駆動回路の構成は上記に限定されるものではない。
【００８９】
また、本実施の形態において示した具体的な数値等は単に一例を示したに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適に設定することが望ましい。
【産業上の利用可能性】
【００９０】
本発明は、高精細度、大画面パネルであっても、安定した書込み放電を行うとともに、データ電極駆動回路の電力を削減するための走査パルスの切換を行うことが可能であり、パネルの駆動方法およびプラズマディスプレイ装置として有用である。
【符号の説明】
【００９１】
１０    パネル
１２    走査電極
１３    維持電極
２２    データ電極
３０    プラズマディスプレイ装置
３１    画像信号処理回路
３２    データ電極駆動回路
３３    走査電極駆動回路
３４    維持電極駆動回路
３５    制御信号発生回路
４１    初期化電圧発生部
４２    維持パルス発生部
４３    走査パルス発生部
５１    スイッチング素子制御部
５２    走査ＩＣ選択部
【図１】
2011004595.tif 000003
【図２】
2011004595.tif 000004
【図３】
2011004595.tif 000005
【図４】
2011004595.tif 000006
【図５】
2011004595.tif 000007
【図６】
2011004595.tif 000008
【図７】
2011004595.tif 000009
【図８】
2011004595.tif 000010
【図９】
2011004595.tif 000011
【図１０】
2011004595.tif 000012
【図１１】
2011004595.tif 000013
【図１２】
2011004595.tif 000014
【図１３】
2011004595.tif 000015
【図１４】
2011004595.tif 000016
【図１５】
2011004595.tif 000017
【図１６】
2011004595.tif 000018
【手続補正書】
【提出日】平成23年12月12日(2011.12.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
図９は、本発明の実施の形態におけるパネル１０の部分表示領域を示す模式図である。本実施の形態においては、パネル１０の画像表示領域を、連続して配置された走査電極を所定本数である６４本ずつ含む１２の部分表示領域Ａｒ１〜部分表示領域Ａｒ１２に分けている。すなわち、部分表示領域Ａｒ１は走査電極ＳＣ１〜走査電極ＳＣ６４を含む領域であり、部分表示領域Ａｒ２は走査電極ＳＣ６５〜走査電極ＳＣ１２８を含む領域であり、部分表示領域Ａｒ３は走査電極ＳＣ１２９〜走査電極ＳＣ１９２を含む領域であり、部分表示領域Ａｒ４は走査電極ＳＣ１９３〜走査電極ＳＣ２５６を含む領域であり、部分表示領域Ａｒ５は走査電極ＳＣ２５７〜走査電極ＳＣ３２０を含む領域であり、部分表示領域Ａｒ６は走査電極ＳＣ３２１〜走査電極ＳＣ３８４を含む領域であり、部分表示領域Ａｒ７は走査電極ＳＣ３８５〜走査電極ＳＣ４４８を含む領域であり、部分表示領域Ａｒ８は走査電極ＳＣ４４９〜走査電極ＳＣ５１２を含む領域であり、部分表示領域Ａｒ９は走査電極ＳＣ５１３〜走査電極ＳＣ５７６を含む領域であり、部分表示領域Ａｒ１０は走査電極ＳＣ５７７〜走査電極ＳＣ６４０を含む領域であり、部分表示領域Ａｒ１１は走査電極ＳＣ６４１〜走査電極ＳＣ７０４を含む領域であり、部分表示領域Ａｒ１２は走査電極ＳＣ７０５〜走査電極ＳＣ７６８を含む領域である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
本実施の形態においては、６４出力分のスイッチング素子が１つのモノシリックＩＣとして集積されているものとして説明する。そして１２個の走査ＩＣ、（以下、「ＩＣ（１）、ＩＣ（２）、ＩＣ（３）、ＩＣ（４）、ＩＣ（５）、ＩＣ（６）、ＩＣ（７）、ＩＣ（８）、ＩＣ（９）、ＩＣ（１０）、ＩＣ（１１）、ＩＣ（１２）」と表記する）を用いて走査パルス発生部４３を構成し、ｎ＝７６８本の走査電極ＳＣ１〜走査電極ＳＣｎを駆動している。そして、ＩＣ（１）は部分表示領域Ａｒ１に属する走査電極ＳＣ１〜走査電極ＳＣ６４を駆動し、ＩＣ（２）は部分表示領域Ａｒ２に属する走査電極ＳＣ６５〜走査電極ＳＣ１２８を駆動し、以下同様に、ＩＣ（３）は部分表示領域Ａｒ３に属する走査電極ＳＣ１２９〜走査電極ＳＣ１９２を駆動し、ＩＣ（４）は部分表示領域Ａｒ４に属する走査電極ＳＣ１９３〜走査電極ＳＣ２５６を駆動し、ＩＣ（５）は部分表示領域Ａｒ５に属する走査電極ＳＣ２５７〜走査電極ＳＣ３２０を駆動し、ＩＣ（６）は部分表示領域Ａｒ６に属する走査電極ＳＣ３２１〜走査電極ＳＣ３８４を駆動し、ＩＣ（７）は部分表示領域Ａｒ７に属する走査電極ＳＣ３８５〜走査電極ＳＣ４４８を駆動し、ＩＣ（８）は部分表示領域Ａｒ８に属する走査電極ＳＣ４４９〜走査電極ＳＣ５１２を駆動し、ＩＣ（９）は部分表示領域Ａｒ９に属する走査電極ＳＣ５１３〜走査電極ＳＣ５７６を駆動し、ＩＣ（１０）は部分表示領域Ａｒ１０に属する走査電極ＳＣ５７７〜走査電極ＳＣ６４０を駆動し、ＩＣ（１１）は部分表示領域Ａｒ１１に属する走査電極ＳＣ６４１〜走査電極ＳＣ７０４を駆動し、ＩＣ（１２）は部分表示領域Ａｒ１２に属する走査電極ＳＣ７０５〜走査電極ＳＣ７６８を駆動する。このように多数のスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎをＩＣ化することにより回路をコンパクトにまとめることができて実装面積も小さくなり、コストも下げることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
走査ＩＣ選択部５２は、２つのフリップフロップＦＦ１、ＦＦ２と、ＮＡＮＤゲートＧ１とを有する。フリップフロップＦＦ１は、データ入力端子とクロック入力端子と出力端子とをもつ通常のフリップフロップであり、クロック入力端子に入力される選択信号ｓｅｌの立下りタイミングでデータ入力端子に入力される選択走査信号ｓｉを取り込み、ＮＡＮＤゲートＧ１に出力する。ＮＡＮＤゲートＧ１は、フリップフロップＦＦ１の出力信号ｓｓと選択信号ｓｅｌとの論理積を反転した信号ｓｇをシフトレジスタＳＲのデータ入力端子に出力する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【００８１】
図１５は、本発明の実施の形態におけるプラズマディスプレイ装置３０の走査ＩＣ（１）〜ＩＣ（１２）の接続を示す図である。１２個の走査ＩＣ（ＩＣ（１）〜ＩＣ（１２））のそれぞれに、制御信号ｃ０、制御信号ｃ１、制御信号ｃ２、選択信号ｓｅｌ、クロックｃｋが共通に入力される（制御信号ｃ０、制御信号ｃ１、制御信号ｃ２は図示せず）。しかし選択走査信号ｓｉに関しては、１番目の走査ＩＣ、すなわちＩＣ（１）にのみ入力される。そしてＩＣ（１）で１クロック周期分遅延された遅延信号ｓｏ（１）が２番目の走査ＩＣ、すなわちＩＣ（２）の書込み選択走査信号ｓｉ（２）として入力される。以下同様に、ＩＣ（２）の遅延信号ｓｏ（２）をＩＣ（３）の選択走査信号ｓｉ（３）として入力し、ＩＣ（３）の遅延信号ｓｏ（３）をＩＣ（４）の選択走査信号ｓｉ（４）として入力し、ＩＣ（４）の遅延信号ｓｏ（４）をＩＣ（５）の選択走査信号ｓｉ（５）として入力し、ＩＣ（５）の遅延信号ｓｏ（５）をＩＣ（６）の選択走査信号ｓｉ（６）として入力し、ＩＣ（６）の遅延信号ｓｏ（６）をＩＣ（７）の選択走査信号ｓｉ（７）として入力し、ＩＣ（７）の遅延信号ｓｏ（７）をＩＣ（８）の選択走査信号ｓｉ（８）として入力し、ＩＣ（８）の遅延信号ｓｏ（８）をＩＣ（９）の選択走査信号ｓｉ（９）として入力し、ＩＣ（９）の遅延信号ｓｏ（９）をＩＣ（１０）の選択走査信号ｓｉ（１０）として入力し、ＩＣ（１０）の遅延信号ｓｏ（１０）をＩＣ（１１）の選択走査信号ｓｉ（１１）として入力し、ＩＣ（１１）の遅延信号ｓｏ（１１）をＩＣ（１２）の選択走査信号ｓｉ（１２）として入力する。このように選択走査信号ｓｉが１クロック周期分ずつ遅延しながらＩＣ（１）からＩＣ（１２）まで順次伝送されるように、１２個の走査ＩＣがカスケードに接続されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
そして、１２番目の走査ＩＣに選択走査信号ｓｉ（１２）が入力され、フリップフロップＦＦ２（１２）により１クロック周期分遅延された信号ｓｏ（１２）が出力された後に、クロックｃｋの立上りを１つ含むパルス状の選択信号ｓｅｌを各走査ＩＣに入力する。するとＩＣ（２）のＮＡＮＤゲートＧ１（２）の出力ｓｇ（２）は、クロックｃｋの立上りを１つ含む期間だけ「Ｌ」レベルとなる。そしてそれ以外の走査ＩＣのＮＡＮＤゲートＧ１（１）、ＮＡＮＤゲートＧ１（３）〜ＮＡＮＤゲートＧ１（１２）の出力ｓｇ（１）、出力ｓｇ（３）〜出力ｓｇ（１２）は「Ｈ」レベルのまま保持される。そして選択信号ｓｅｌの立下りタイミングでＩＣ（１）〜ＩＣ（１２）のフリップフロップＦＦ１（１）〜フリップフロップＦＦ１（１２）の出力信号ｓｓ（１）〜出力信号ｓｓ（１２）はすべて「Ｌ」レベルとなる。
【国際調査報告】
2011004595.tif 000019
2011004595.tif 000020
2011004595.tif 000021