(57)【要約】  結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる全金属元素に対する正４価以上の金属元素の含有率が１０原子ｐｐｍ以下である薄膜トランジスタ。
2010047063.tif 000002
【特許請求の範囲】
【請求項１】
結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる全金属元素に対する正４価以上の金属元素の含有率が１０原子ｐｐｍ以下である薄膜トランジスタ。
【請求項２】
結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる全金属元素に対する正４価以上の金属元素の含有率が１原子ｐｐｍ以下である薄膜トランジスタ。
【請求項３】
結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる全金属元素に対する正４価以上の金属元素の含有率が０．１原子ｐｐｍ以下である薄膜トランジスタ。
【請求項４】
前記正４価以上の金属元素がＳｎである請求項１〜３のいずれかに記載の薄膜トランジスタ。
【請求項５】
さらに、前記半導体膜に含まれる全金属元素に対する正２価以下の金属元素の含有率が５０原子ｐｐｍ以下である請求項１〜４のいずれかに記載の薄膜トランジスタ。
【請求項６】
チャンネルエッチ型である請求項１〜５のいずれかに記載の薄膜トランジスタ。
【請求項７】
エッチストッパー型である請求項１〜５のいずれかに記載の薄膜トランジスタ。
【請求項８】
純度が９９．９９原子％以上の酸化インジウムターゲットを用いて半導体膜を成膜する成膜工程と、前記半導体膜を酸化処理する工程、及び／又は前記半導体膜を結晶化する工程を含む、請求項１〜７のいずれかに記載の薄膜トランジスタの製造方法。
【請求項９】
前記酸化インジウムターゲットの純度が９９．９９５原子％以上である請求項８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記成膜工程をスパッタリングで実施し、スパッタリング中の雰囲気の酸素濃度を５〜２０体積％とする請求項８又は９に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記半導体膜を酸素の存在下に、１５０〜４５０℃で０．１〜１２００分間熱処理する請求項８〜１０のいずれかに記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高純度な結晶質酸化インジウムからなる半導体膜を有する薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
近年、表示装置の発展は目覚ましく、液晶表示装置やＥＬ表示装置等、種々の表示装置がパソコンやワープロ等のＯＡ機器へ活発に導入されている。これらの表示装置は、いずれも表示素子を透明導電膜で挟み込んだサンドイッチ構造を有している。【０００３】
上記の表示装置を駆動させる薄膜トランジスタ（ＴＦＴ）等のスイッチング素子には、現在、シリコン系の半導体膜が主に使用されている。それは、シリコン系薄膜の安定性、加工性の良さの他、スイッチング速度が速い等が良好なためである。このシリコン系薄膜は、一般に化学蒸気析出法（ＣＶＤ）法により作製されている。【０００４】
しかしながら、シリコン系薄膜が非晶質の場合、スイッチング速度が比較的遅く、高速な動画等を表示する場合は画像を表示できないという難点を有している。また、結晶質のシリコン系薄膜の場合には、スイッチング速度は比較的速いが、結晶化するために８００℃以上の高温や、レーザーによる加熱等が必要であり、製造時に多大なエネルギーと工程を要する。また、シリコン系の薄膜は、電圧素子としても性能は優れているものの、電流を流した場合、その特性の経時変化が問題となっている。【０００５】
シリコン系薄膜よりも安定性に優れるとともに、ＩＴＯ膜と同等の光透過率を有する透明半導体膜を得るための材料等として、酸化インジウム、酸化ガリウム及び酸化亜鉛からなるスパッタリングターゲットや、酸化亜鉛と酸化マグネシウムからなる透明半導体薄膜が提案されている（例えば、特許文献１）。酸化インジウム、酸化ガリウム及び酸化亜鉛、又は酸化亜鉛と酸化マグネシウムからなる透明半導体膜は、弱酸でのエッチング性が非常に早い特徴を持っている。しかしながら、金属薄膜のエッチング液でもエッチングされ、透明半導体膜上の金属薄膜をエッチングする場合に、同時にエッチングされてしまうことがあり、透明半導体膜上の金属薄膜だけを選択的にエッチングする場合には不適であった。【０００６】
一方、酸化インジウムの結晶質を含む膜、特に多結晶膜は、酸素欠損を生成しやすく、成膜時の酸素分圧を上げたり、酸化処理等をしても、キャリヤー密度を２×１０＋１７ｃｍ−３にすることが困難と考えられていた。そのために、半導体膜又はＴＦＴとしての試みはほとんどなされていなかった。
また、特許文献２に酸化インジウムに正２価の金属酸化物を含有させたビックスバイト構造を有する酸化インジウム半導体膜が記載されている。正２価の金属酸化物を含有させることにより、キャリヤー濃度を低減する試みがなされている。しかしながら、正２価の金属酸化物の場合、ビックスバイト構造のエネルギーバンド構造のバンドギャップ内に不純物順位を形成することがあり、これが、移動度を低下させる場合がある。【０００７】
特許文献３には、結晶質の酸化インジウム薄膜を用いた薄膜トランジスタが記載されている。しかしながら、チャンネル部分のトラップ密度が高くなる場合があった。このため、Ｓ値を十分に低減できないことや、ノーマリーオンのトランジスタになる等の問題があった。また、薄膜中のトラップ密度が高いと、トラップによりオフ電流値が十分低減できないという問題があった。
この点について、特許文献３では酸化インジウム薄膜の膜厚を２０ｎｍとすることにより、オフ電流値が低減できることが記載されている。しかしながら、膜厚を２０ｎｍに制御して、均一に、かつ大面積に成膜することは技術的に難しい。そのため、薄膜トランジスタの特性がばらつく原因となる可能性があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−１１９５２５号公報
【特許文献２】国際公開第０７／０５８２４８号パンフレット
【特許文献３】特開２００８−１３０８１４号公報
【発明の概要】
【０００９】
本発明の目的は、結晶質酸化インジウムからなる半導体膜を使用した薄膜トランジスタであって、半導体膜のトラップ密度を低減することにより高性能な薄膜トランジスタを提供することである。
【００１０】
本発明者らは、結晶質酸化インジウムからなる半導体膜の不純物、具体的には、正４価以上の金属元素が半導体膜のトラップ密度に影響を与えることを見出した。そして、この金属元素の含有率を所定値以下とすることにより、高性能な薄膜トランジスタが得られることをつきとめ、本発明を完成させた。
【００１１】
本発明によれば、以下の薄膜トランジスタ等が提供される。
１．結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる全金属元素に対する正４価以上の金属元素の含有率が１０原子ｐｐｍ以下である薄膜トランジスタ。
２．結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる全金属元素に対する正４価以上の金属元素の含有率が１原子ｐｐｍ以下である薄膜トランジスタ。
３．結晶質酸化インジウム半導体膜を有し、前記半導体膜に含まれる全金属元素に対する正４価以上の金属元素の含有率が０．１原子ｐｐｍ以下である薄膜トランジスタ。
４．前記正４価以上の金属元素がＳｎである１〜３のいずれかに記載の薄膜トランジスタ。
５．さらに、前記半導体膜に含まれる全金属元素に対する正２価以下の金属元素の含有率が５０原子ｐｐｍ以下である１〜４のいずれかに記載の薄膜トランジスタ。
６．チャンネルエッチ型である１〜５のいずれかに記載の薄膜トランジスタ。
７．エッチストッパー型である１〜５のいずれかに記載の薄膜トランジスタ。
８．純度が９９．９９原子％以上の酸化インジウムターゲットを用いて半導体膜を成膜する成膜工程と、前記半導体膜を酸化処理する工程、及び／又は前記半導体膜を結晶化する工程を含む、１〜７のいずれかに記載の薄膜トランジスタの製造方法。
９．前記酸化インジウムターゲットの純度が９９．９９５原子％以上である８に記載の薄膜トランジスタの製造方法。
１０．前記成膜工程をスパッタリングで実施し、スパッタリング中の雰囲気の酸素濃度を５〜２０体積％とする８又は９に記載の薄膜トランジスタの製造方法。
１１．前記半導体膜を酸素の存在下に、１５０〜４５０℃で０．１〜１２００分間熱処理する８〜１０のいずれかに記載の薄膜トランジスタの製造方法。
【００１２】
本発明によれば、結晶質酸化インジウム薄膜の不純物濃度が低いことにより、薄膜中、特にチャンネル部分のトラップ密度を少なくできる。その結果、Ｓ値を十分低減することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明のチャンネルエッチ型薄膜トランジスタの実施形態を示す概略断面図である。
【図２】本発明のエッチストッパー型薄膜トランジスタの実施形態を示す概略断面図である。
【図３】実施例１で作製したチャンネルエッチ型薄膜トランジスタの概略断面図である。
【図４】実施例１で作製した薄膜トランジスタの出力曲線を示す図である。
【図５】実施例１で作製した薄膜トランジスタの伝達曲線を示す図である。
【図６】実施例３で作製したエッチストッパー型薄膜トランジスタの概略断面図である。
【図７】実施例５で作製した薄膜トランジスタの伝達曲線を示す図である。
【発明を実施するための形態】
【００１４】
本発明の薄膜トランジスタ（ＴＦＴ）は、結晶質酸化インジウム半導体膜を有し、半導体膜に含まれる全金属元素に対する正４価以上の金属元素の含有率が１０原子ｐｐｍ以下であることを特徴とする。
【００１５】
図１は、本発明の薄膜トランジスタの実施形態を示す概略断面図である。
薄膜トランジスタ１は、基板１０及び絶縁膜３０の間にゲート電極２０を挟持しており、ゲート絶縁膜３０上には半導体膜４０が活性層として積層されている。さらに、半導体膜４０の端部付近を覆うようにしてソース電極５０及びドレイン電極５２がそれぞれ設けられている。半導体膜４０、ソース電極５０及びドレイン電極５２で囲まれた部分にチャンネル部６０を形成している。
尚、図１の薄膜トランジスタ１はいわゆるチャンネルエッチ型薄膜トランジスタである。本発明の薄膜トランジスタは、チャンネルエッチ型薄膜トランジスタに限定されず、本技術分野で公知の素子構成を採用できる。
【００１６】
図２は、本発明の薄膜トランジスタの他の実施形態を示す概略断面図である。尚、上述した薄膜トランジスタ１と同じ構成部材には同じ番号を付し、その説明を省略する。
薄膜トランジスタ２は、エッチストッパー型の薄膜トランジスタである。薄膜トランジスタ２は、チャンネル部６０を覆うようにエッチストッパー７０が形成されている点を除き、上述した薄膜トランジスタ１と同じ構成である。半導体膜４０の端部付近及びエッチストッパー７０の端部付近を覆うようにしてソース電極５０及びドレイン電極５２がそれぞれ設けられている。
【００１７】
本発明では半導体膜４０に、高純度な結晶質酸化インジウムからなる薄膜を使用する。ここで、高純度とは、結晶質酸化インジウム薄膜が不純物として、正４価以上の金属元素を実質的に含まないことを意味する。具体的には、半導体膜を形成する全金属元素に占める正４価以上の金属元素の含有率が１０原子ｐｐｍ以下であることを意味する。これらの含有率を極めて低くすることにより、薄膜中や絶縁膜−半導体膜界面におけるトラップ密度を低減することができる。その結果、Ｓ値を低減することができる。
【００１８】
薄膜中の不純物は電子の散乱に寄与し、移動度の低下を引き起こす。不純物濃度が低ければ散乱を抑制し、酸化インジウムが本来有する高い移動度を維持することができる。
また、不純物により結晶構造に乱れが生じ、酸素欠損を十分低減することができずにノーマリーオン動作を示す薄膜トランジスタになる場合がある。本発明では、不純物濃度が極めて低い結晶質酸化インジウムの半導体膜を使用するので、ノーマリーオフで、高移動度、低オフ電流値、さらにＳ値が低く高い動作安定性を示す高性能な薄膜トランジスタが得られる。
尚、本発明においてノーマリーオフとは、閾値電圧の値が負（正）である場合と定義する。閾値電圧は伝達曲線（Ｉｄ−Ｖｇ）のグラフのＸ切片から求める。
【００１９】
特に、正４価以上の金属元素の含有率を１０原子ｐｐｍ以下とすることにより、室温付近における半導体膜のキャリヤー密度を２×１０＋１７ｃｍ−３未満に保つことが可能となる。これにより、良好な薄膜トランジスタ特性が得られる。
尚、半導体膜のキャリヤー密度は、室温付近において好ましくは２×１０＋１７ｃｍ−３未満である。キャリヤー密度が２×１０＋１７ｃｍ−３以上では、ＴＦＴとして駆動しないおそれがある。また、ＴＦＴとして駆動したとしても閾値電圧がマイナスに大きくノーマリーオンを示したり、Ｏｎ／Ｏｆｆ比が小さくなる場合がある。
正２価以下の金属元素の含有率を５０原子ｐｐｍ以下とすることにより、得られるＴＦＴの移動度を高くすることができる。
【００２０】
正４価以上の金属元素及び正２価以下の金属元素は、薄膜内において、金属酸化物として存在している。
半導体膜に含まれる正４価以上の金属酸化物としては、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、等の正４価以上の重金属酸化物、及び酸化ケイ素、酸化ゲルマニウム、酸化スズ、酸化鉛、酸化アンチモン、酸化ビスマス、酸化セリウムから選択される１種又は２種以上の酸化物である。これらの酸化物は、結晶中に取り込まれた場合には、キャリヤーを発生する場合がある。その結果、室温付近の温度においてのキャリヤー密度を、２×１０＋１７ｃｍ−３未満に制御できない場合がある。
上記金属酸化物のうち、特に、酸化チタン、酸化ジルコニウム、酸化スズ、は、厳密に管理することが好ましい。
【００２１】
半導体膜に含まれる正２価以下の金属酸化物としては、酸化リチウム、酸化ナトリウム、酸化カリウム、酸化ルビジウム、酸化セシウム、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム、酸化バリウム、等の正２価以下のアルカリ、アルカリ土類属酸化物、及び酸化亜鉛、から選択される１種又は２種以上の酸化物である。これらの酸化物は、結晶中に取り込まれた場合には、バンドギャップ内に不純物順位を形成する場合がある。その結果、キャリヤートラップが発生し、移動度が低下する場合がある。
上記金属酸化物のうち、特に、酸化ナトリウム、酸化カリウム、酸化マグネシウム、酸化カルシウム、酸化亜鉛は、厳密に管理することが好ましい。
【００２２】
本発明において、半導体膜の全金属元素に対する正４価以上の金属酸化物の金属元素（Ｍ４）の含有率は、１０原子ｐｐｍ以下であり、好ましくは５原子ｐｐｍ以下であり、より好ましくは１原子ｐｐｍ以下であり、さらに好ましくは０．５原子ｐｐｍ以下であり、特に好ましくは０．１原子ｐｐｍ以下である。原子比が１０原子ｐｐｍ超では、キャリヤー密度が２×１０＋１７ｃｍ−３以上になる場合があり、ＴＦＴ特性として作動しなくなる場合がある。また、ＴＦＴとして駆動したとしても閾値電圧がマイナスに大きくなりノーマリーオンを示したり、オフ電流値が増加しＯｎ／Ｏｆｆ比が小さくなる場合がある。また薄膜中、及び（又は）絶縁膜−半導体膜の界面のトラップ密度が増加し、Ｓ値が増大するおそれがある。
【００２３】
Ｍ４のうち、特にＳｎの含有率が高い場合、元素の酸化力が強いため、キャリヤー密度が増加し、ＴＦＴとして駆動したとしても閾値電圧がマイナスに大きくなりノーマリーオンを示したり、オフ電流値が増加しＯｎ／Ｏｆｆ比が小さくなる場合がある。また薄膜中、及び（又は）絶縁膜−半導体膜の界面のトラップ密度が増加し、Ｓ値が増大するおそれがある。Ｓｎの含有率は好ましくは１原子ｐｐｍ以下であり、さらに好ましくは０．５原子ｐｐｍ以下であり、特に好ましくは０．１原子ｐｐｍ以下である。
【００２４】
本発明において、半導体膜の全金属元素に対する正２価以下の金属酸化物の金属元素（Ｍ２）の含有率は、５０原子ｐｐｍ以下であることが好ましい。原子比が５０原子ｐｐｍ超では、移動度が低くなる場合があり、ＴＦＴ特性として作動しなくなる場合がある。また薄膜中、及び（又は）絶縁膜−半導体膜の界面のトラップ密度が増加し、Ｓ値が増大するおそれがある。
金属元素（Ｍ２）の比率は、より好ましくは、１０原子ｐｐｍ以下であり、さらに好ましくは５原子ｐｐｍ以下であり、特に好ましくは１原子ｐｐｍ以下である。
【００２５】
金属元素（Ｍ）の比率は、ＩＣＰ−Ｍａｓｓ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ  Ｍａｓｓ）測定により、各元素の存在量を測定することで求めることができる。
また、金属元素（Ｍ）比率は、例えば、半導体膜を形成する際に使用するスパッタリングターゲットの各元素の存在量を調整することで実施できる。半導体膜の組成は、スパッタリングターゲットの組成とほぼ一致する。
【００２６】
本発明では、結晶質酸化インジウム半導体膜を使用することにより、ソース電極５０及びドレイン電極５２のエッチングの際に、半導体膜がエッチングされることを抑制できる。また、ＴＦＴの耐久性を高くできる。
尚、「結晶質膜」とは、Ｘ線回折により、結晶ピークを確認できることで確認できる膜である。
結晶質膜は、単結晶膜、エピタキシャル膜及び多結晶膜のいずれであってもよく、工業生産が容易かつ大面積化が可能であることから、好ましくはエピタキシャル膜及び多結晶膜であり、特に好ましくは多結晶膜である。
【００２７】
結晶質膜が多結晶膜の場合、当該多結晶膜がナノクリスタルからなることが好ましい。Ｘ線回折からＳｃｈｅｒｒｅｒ’ｓ  ｅｑｕａｔｉｏｎを用いて求めた平均結晶粒径は通常５００ｎｍ以下、好ましくは３００ｎｍ以下、より好ましくは１５０ｎｍ以下、さらに好ましくは８０ｎｍ以下である。５００ｎｍより大きいとトランジスタを微細化した際のばらつきが大きくなるおそれがある。
【００２８】
本発明の薄膜トランジスタにおいて、基板、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極等の構成部材は、公知のものが使用でき、特に限定されない。
例えば、各電極にはＡｌ、Ｃｕ、Ａｕ等の金属薄膜が使用でき、ゲート絶縁膜には、酸化シリコン膜、酸化ハフニウム膜等の酸化物薄膜を使用できる。
【００２９】
続いて、本発明の薄膜トランジスタの製造方法を説明する。
本発明の製造方法は、酸化インジウム半導体膜を成膜する成膜工程と、半導体膜を酸化処理する工程、及び／又は結晶化する工程を含む。尚、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極等の構成部材は、公知の方法により形成できる。
【００３０】
例えば、基板上にＡｌ、Ｃｕ、Ａｕ等の金属薄膜からなるゲート電極を形成し、その上に、酸化シリコン膜、酸化ハフニウム膜等からなる酸化物薄膜をゲート絶縁膜として形成する。その上に、金属マスクを装着して必要な部分だけに酸化インジウム膜からなる半導体膜を形成する。その後、金属マスクを用いて、必要部分にソース・ドレイン電極を形成することで、薄膜トランジスタを製造することができる。
【００３１】
半導体膜の成膜は、スパッタ法、イオンプレーティング法、蒸着法等がある。このなかでは、スパッタ法が好ましい。
スパッタリングでは、焼結ターゲットを用いる方法が好ましい。具体的に、９９．９９原子％以上、又は９９．９９５原子％（４Ｎ）以上の高純度酸化インジウムの焼結ターゲットが好ましい。焼結ターゲットは、本技術分野において公知の方法により製造できる。
高純度の酸化インジウム焼結体ターゲットを用いることにより、不純物濃度の極めて低い結晶質酸化インジウム薄膜を得ることができる。
【００３２】
スパッタリングの条件は、使用するターゲットや、半導体膜の膜厚等にあわせて適宜調整することができる。スパッタリング方法は、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法が使用できる。中でも、ＤＣスパッタ法、ＡＣスパッタ法が、成膜速度も速く、好ましい。
成膜中に酸素を存在させることが好ましい。スパッタ中に酸素を存在させることにより、次工程の酸化処理にて、効果的に酸化処理することが出来る。
スパッタリング中の雰囲気の酸素濃度は５〜２０体積％であることが好ましく、さらに前記酸素濃度７〜１７％であることが好ましく、特に８〜１４体積％であることが好ましい。
【００３３】
本発明の薄膜トランジスタの製造方法では、半導体膜の形成後、薄膜を酸化処理する工程、及び／又は薄膜を結晶化する工程を行う。
半導体膜の結晶化及び酸化処理には、酸素の存在下にランプアニ―ル装置、レーザーアニール装置、熱風加熱装置、接触加熱装置等を用いることが出来る。
半導体膜を酸素の存在下に、１５０〜４５０℃、０．１〜１２００分の条件で熱処理することが好ましい。１５０℃未満では、半導体膜が十分に結晶化しない場合があり、４５０℃超では、基板や半導体膜にダメージを与える場合がある。熱処理温度は、１８０℃〜３５０℃がさらに好ましく、特に２００℃〜３００℃が好ましい。
また、熱処理時間が０．１分未満では、熱処理時間が短すぎて膜の結晶化が不十分となる場合があり、１２００分超では時間が掛かりすぎ生産的ではない。熱処理時間は、１分〜６００分がさらに好ましく、特に５分〜６０分が好ましい。
尚、半導体膜の結晶化及び／又は酸化処理は、半導体膜の形成後、すぐに実施してもよく、また、ソース・ドレイン電極等、他の構成部材の形成後に実施してもよい。
【００３４】
本発明の製造方法は、特に、チャンネルエッチ型の薄膜トランジスタの製造方法に適している。本発明の半導体膜は結晶質であるため、Ａｌ等の金属薄膜からソース・ドレイン電極及びチャンネル部を形成する方法として、フォトリソグラフィーを使用したエッチング工程を採用できる。即ち、金属薄膜を除去するエッチング液では、半導体膜はエッチングされず、金属薄膜を選択的にエッチングできる。尚、エッチストッパー型の薄膜トランジスタの製造方法であってもよい。
【実施例】
【００３５】
実施例において、「ｐｐｍ」は原子ｐｐｍを意味する。
実施例１
（Ａ）薄膜トランジスタの作製
図３に示すチャンネルエッチ型の薄膜トランジスタを作製した。
１００ｎｍ厚みの熱酸化膜（ＳｉＯ２膜）付きの導電性シリコン基板１０を使用した。熱酸化膜がゲート絶縁膜３０として機能し、導電性シリコン部がゲート電極２０として機能する。
ゲート絶縁膜３０上に、純度が４Ｎ以上の高純度酸化インジウム（湘南電子材料研究所作製）からなるターゲット（正４価以上の金属元素：Ｓｎ，Ｔｉ，Ｚｒの総合計：０．０９ｐｐｍ（Ｓｎ：０．０２ｐｐｍ）、正２価以下の金属元素：Ｎａ，Ｋ，Ｍｇ，Ｚｎの総合計：０．８ｐｐｍ）を用いて、スパッタリング法で５０ｎｍの半導体膜４０を成膜した。
尚、ターゲットの不純物はＩＣＰ−Ｍａｓｓ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ  Ｍａｓｓ）により測定した。
スパッタリングは、背圧が５×１０−４Ｐａとなるまで真空排気したあと、アルゴン９．０ｓｃｃｍ、酸素１．０ｓｃｃｍを流しながら、圧力を０．２Ｐａに調整し、Ｔ−Ｓ間距離を１０ｃｍ、基板温度を室温とし、スパッタパワー１００Ｗにて行った。【００３６】
半導体膜４０の上に金属マスクを設置し、ソース・ドレイン電極間間隙（Ｌ）が２００μｍ、幅（Ｗ）が１０００μｍのチャンネル部６０が形成されるように、チャンネル部６０の両端部付近に、金を蒸着してソース電極５０及びドレイン電極５２を形成した。
その後、熱風加熱炉内で、空気中、３００℃で１時間熱処理し、薄膜トランジスタを作製した。
この薄膜トランジスタの電界効果移動度は６０ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ／Ｏｆｆ比は５×１０６であり、閾値電圧（Ｖｔｈ）は７．１Ｖ、Ｓ値は１．１Ｖ／ｄｅｃ．で、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
実施例及び比較例について、半導体膜形成に使用したターゲットの不純物量、素子構成、及び薄膜トランジスタの性能を表１に示す【００３７】
【表１】
2010047063.tif 000003
【００３８】
（Ｂ）半導体膜の評価
石英ガラス基板上に、上記（Ａ）のスパッタリングと同じ条件にて半導体膜を形成した。この半導体膜は非晶質であった。その後、熱風加熱炉内で、空気中、３００℃で１時間熱処理した。得られた半導体膜のＸ線回折（ＸＲＤ）測定をしたところ、酸化インジウムのビックスバイト構造のピークが観察された。これにより、半導体膜が結晶質であることが確認できた。
尚、半導体膜の熱処理条件を、空気中、４５０℃で５時間とし、同じくＸＲＤ測定した。３００℃にて熱処理したＸＲＤのピーク強度を比較したところ、３００℃で得られたピーク強度は、４５０℃で得られたピーク強度の約９８％であった。【００３９】
実施例１で作製した薄膜トランジスタの出力曲線を図４に、伝達曲線を図５に示す。図４は、ゲート電圧（Ｖｇｓ）を−５Ｖ〜２５Ｖと変更したときの、ドレイン電圧（Ｖｄｓ）と同電流（Ｉｄｓ）の関係を示したものである。図５は、ゲート電圧（Ｖｇｓ）とドレイン電流（Ｉｄｓ）の関係を示したものであり、白丸からなる線は、ゲート電圧に対するドレイン電流を１／２乗した曲線であり、黒丸からなる線は、ゲート電圧に対するドレイン電流を示す曲線である。
図４及び図５において、「ＸＥ−Ｙ」はＸ×１０−Ｙを意味する。例えば、１．０Ｅ−０５は１．０×１０−５である。【００４０】
実施例２
スパッタリングターゲットとして、高純度酸化インジウムからなるターゲット（正４価以上の金属元素：Ｓｎ，Ｔｉ，Ｚｒの総合計：０．４ｐｐｍ（Ｓｎ：０．１ｐｐｍ）、正２価以下の金属元素：Ｎａ，Ｋ，Ｍｇ，Ｚｎの総合計：３ｐｐｍ）、湘南電子材料研究所作製］を用いた他は、実施例１と同様にして、薄膜トランジスタを作製した。
この薄膜トランジスタの電界効果移動度は５２ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ／Ｏｆｆ比は１０６であり、Ｖｔｈは５．５Ｖ、Ｓ値は１．５Ｖ／ｄｅｃ．で、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
また、半導体膜は結晶質性であった。【００４１】
比較例１
スパッタリングターゲットとして、純度３Ｎの酸化インジウムからなるターゲット（正４価以上の金属元素：Ｓｎ，Ｔｉ，Ｚｒの総合計：１２０ｐｐｍ（Ｓｎ：３０ｐｐｍ）、正２価以下の金属元素：Ｎａ，Ｋ，Ｍｇ，Ｚｎの総合計：６０ｐｐｍ）を用いた他は、実施例１と同様にして、薄膜トランジスタを作製した。
この薄膜トランジスタの電界効果移動度は４６ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ／Ｏｆｆ比は２．５×１０５であり、Ｖｔｈは−１．２Ｖ、Ｓ値は２．４Ｖ／ｄｅｃ．で、ノーマリーオンの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。
また、半導体膜は結晶質性であった。【００４２】
このように、実施例のように純度が高い酸化インジウム焼結体ターゲットから成膜して得られた結晶質酸化インジウム膜を薄膜トランジスタに使用することにより、電界効果移動度、Ｏｎ／Ｏｆｆ比及びＳ値の良好なトランジスタ特性を得ることができる。【００４３】
実施例３
図６に示すエッチストッパー型の薄膜トランジスタを、フォトレジスト法にて作製した。
熱酸化膜（ＳｉＯ２膜）付きの導電性シリコン基板１０上に、実施例１と同様にして、高純度酸化インジウムからなるターゲット（正４価以上の金属元素：Ｓｎ，Ｔｉ，Ｚｒの総合計：０．０９ｐｐｍ（Ｓｎ：０．０２ｐｐｍ）、正２価以下の金属元素：Ｎａ，Ｋ，Ｍｇ，Ｚｎの総合計：０．８ｐｐｍ）を用いて、スパッタリング法で５０ｎｍの半導体膜４０を成膜した。
その後、エッチストッパーとなる層として、ＳｉＯ２をＲＦスパッタにて、酸素分圧１５％、アルゴン８５％の条件にて、３００ｎｍ成膜した。
このＳｉＯ２付き半導体膜上にレジストを塗布し、８０℃で１５分間プレベークした。その後、マスクを通してＵＶ光（光強度：３００ｍＪ／ｃｍ２）をレジスト膜に照射し、その後、３ｗｔ％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）にて現像した。純水で洗浄後、レジスト膜を１３０℃で１５分ポストベークし、ＣＦ４を用いたドライエッチングによりＳｉＯ２をエッチングして所望の形状のエッチストッパー７０を形成した。
その後、半導体膜４０、ゲート絶縁膜（熱酸化膜）３０及びエッチストッパー７０上に、モリブデン金属膜を３００ｎｍ成膜した。
モリブデン金属膜にレジストを塗布し、８０℃で１５分間プレベークした。その後、マスクを通してＵＶ光（光強度：３００ｍＪ／ｃｍ２）をレジスト膜に照射し、その後、３ｗｔ％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）にて現像した。純水で洗浄後、レジスト膜を１３０℃で１５分ポストベークし、所望の形状のソース・ドレイン電極形状のレジストパターンを形成した。
レジストパターン付き基板を、燐酸・酢酸・硝酸の混合酸で処理することで、モリブデン金属膜をエッチングし、ソース電極５０及びドレイン電極５２を形成した。同時に、半導体膜４０のゲート絶縁膜３０に接する部分も同時にエッチングした。その後レジストを剥離し、純水で洗浄しエアーブローして乾燥させ、薄膜トランジスタ（チャンネル部６０のソース・ドレイン電極間間隙（Ｌ）が２００μｍ、幅（Ｗ）が１０００μｍ）を作製した。
その後、この薄膜トランジスタを熱風加熱炉内で空気中、３００℃で１時間熱処理した。【００４４】
この薄膜トランジスタの電界効果移動度は６２ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ−Ｏｆｆ比は３×１０７であり、Ｖｔｈは６．８Ｖ、Ｓ値は０．９Ｖ／ｄｅｃ．で、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。ゲート電極に２０Ｖ電圧を１００分間印加した後のシフト電圧（Ｖｔｈ）は、０．２５Ｖであった。
半導体膜は結晶質であった。【００４５】
比較例２
スパッタリングターゲットに、純度３Ｎの酸化インジウムからなるターゲット（正４価以上の金属元素：Ｓｎ，Ｔｉ，Ｚｒの総合計：１２０ｐｐｍ（Ｓｎ：３０ｐｐｍ）、正２価以下の金属元素：Ｎａ，Ｋ，Ｍｇ，Ｚｎの総合計：６０ｐｐｍ）からなるターゲットを使用した他は、実施例３と同様にして薄膜トランジスタを作製した。【００４６】
この薄膜トランジスタの電界効果移動度は４８ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ／Ｏｆｆ比は１０７であり、Ｖｔｈは−２．８Ｖ、Ｓ値は１．９Ｖ／ｄｅｃ．で、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。ゲート電極に２０Ｖ電圧を１００分間印加した後のシフト電圧（Ｖｔｈ）は、０．４Ｖであった。
半導体膜は結晶質であった。【００４７】
このようにフォトリソグラフィー及びリフトオフプロセスによりエッチストッパー型の薄膜トランジスタにおいても、純度の高い酸化インジウム焼結体ターゲットにより得た結晶質酸化インジウム薄膜を使用した場合はＳ値が低く、良好なトランジスタ特性を示す。【００４８】
実施例４
チャンネル部６０のソース・ドレイン電極間間隙（Ｌ）を２０μｍ、幅（Ｗ）を１００μｍとした他は、実施例３と同様にして、薄膜トランジスタを作製した。【００４９】
この薄膜トランジスタの電界効果移動度は３２ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ／Ｏｆｆ比は１０９であり、Ｖｔｈは３．５Ｖ、Ｓ値は０．４５Ｖ／ｄｅｃ．で、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。ゲート電極に２０Ｖ電圧を１００分間印加した後のシフト電圧（Ｖｔｈ）は、０．１８Ｖであった。
半導体膜は結晶質であった。【００５０】
実施例５
チャンネル部６０のソース・ドレイン電極間間隙（Ｌ）を１０μｍ、幅（Ｗ）を２０μｍとした他は、実施例４と同様にして、薄膜トランジスタを作製した。【００５１】
この薄膜トランジスタの電界効果移動度は３６ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ／Ｏｆｆ比は４．６×１０８であり、Ｖｔｈは３．２Ｖ、Ｓ値は０．４０Ｖ／ｄｅｃ．で、ノーマリーオフの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。ゲート電極に２０Ｖ電圧を１００分間印加した後のシフト電圧（Ｖｔｈ）は、０．１６Ｖであった。
半導体膜は結晶質であった。
実施例５で作製した薄膜トランジスタの伝達曲線を図７に示す。【００５２】
比較例３
スパッタリングターゲットに、純度３Ｎの酸化インジウムからなるターゲット（正４価以上の金属元素：Ｓｎ，Ｔｉ，Ｚｒの総合計：１２０ｐｐｍ（Ｓｎ：３０ｐｐｍ）、正２価以下の金属元素：Ｎａ，Ｋ，Ｍｇ，Ｚｎの総合計：６０ｐｐｍ）からなるターゲットを使用した他は、実施例４と同様にして薄膜トランジスタを作製した。【００５３】
この薄膜トランジスタの電界効果移動度は２７ｃｍ２／Ｖ・ｓｅｃ、Ｏｎ／Ｏｆｆ比は４×１０８であり、Ｖｔｈは−２．２Ｖ、Ｓ値は１．０Ｖ／ｄｅｃ．で、ノーマリーオンの特性を示す薄膜トランジスタであった。また、出力特性は明瞭なピンチオフを示した。ゲート電極に２０Ｖ電圧を１００分間印加した後のシフト電圧（Ｖｔｈ）は、０．３８Ｖであった。半導体膜は結晶質であった。【００５４】
実施例４の薄膜トランジスタは、素子サイズを特許文献３に記載の素子と同程度のチャンネル長（Ｌ）及び幅（Ｗ）を持つ。この場合でも、本発明では良好なトランジスタ特性を有するトランジスタが得られた。【００５５】
実施例５の薄膜トランジスタのソース・ドレイン電極間間隙（Ｌ）は１０μｍ、幅（Ｗ）は２０μｍである。チャンネル幅を狭くした場合においても、本発明では良好なトランジスタ特性を有するトランジスタが得られた。
【産業上の利用可能性】
【００５６】
本発明の薄膜トランジスタは、ディスプレイ用パネル、ＲＦＩＤタグ、Ｘ線ディテクタパネル・指紋センサ・フォトセンサ等のセンサ等に好適に使用できる。
本発明の薄膜トランジスタの製造方法は、特に、チャンネルエッチ型の薄膜トランジスタの製造方法に適している。【００５７】
上記に本発明の実施形態及び／又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び／又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
この明細書に記載の文献の内容を全てここに援用する。
【図１】
2010047063.tif 000004
【図２】
2010047063.tif 000005
【図３】
2010047063.tif 000006
【図４】
2010047063.tif 000007
【図５】
2010047063.tif 000008
【図６】
2010047063.tif 000009
【図７】
2010047063.tif 000010
【国際調査報告】
2010047063.tif 000011
2010047063.tif 000012