(57)【要約】  隔壁層（バンク）を適正に形成することができ、且つ、生産性の優れた薄膜トランジスタの製造方法、及び薄膜トランジスタを提供する。ソース電極とドレイン電極との間のチャネル部に半導体膜を備えた薄膜トランジスタの製造方法において、下地層の表面に、ソース電極とドレイン電極がそれぞれその表面に形成されるべき２つの下地電極層を形成する工程と、２つの下地電極層を含む下地層の表面に、２つの下地電極層のソース電極とドレイン電極が形成されるべき領域を囲むように隔壁層を形成する工程と、隔壁層によって囲まれた２つの下地電極層の表面に、メッキ法を用いてソース電極とドレイン電極とを形成する工程と、ソース電極とドレイン電極が形成された後、隔壁層によって囲まれた領域に、半導体材料が溶解又は分散された半導体溶液を塗布し、半導体膜を成膜する工程と、を有する。
2010104005.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極とドレイン電極との間のチャネル部に半導体膜を備えた薄膜トランジスタの製造方法において、
下地層の表面に、前記ソース電極と前記ドレイン電極がそれぞれその表面に形成されるべき２つの下地電極層を形成する工程と、
前記２つの下地電極層を含む前記下地層の表面に、前記２つの下地電極層の前記ソース電極と前記ドレイン電極が形成されるべき領域を囲むように隔壁層を形成する工程と、
前記隔壁層によって囲まれた前記２つの下地電極層の表面に、メッキ法を用いて前記ソース電極と前記ドレイン電極とを形成する工程と、
前記ソース電極と前記ドレイン電極が形成された後、前記隔壁層によって囲まれた領域に、半導体材料が溶解又は分散された半導体溶液を塗布し、半導体膜を成膜する工程と、を有することを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記ソース電極および前記ドレイン電極の材料は、Ａｕを含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記２つの下地電極層の材料は、Ｎｉを含むことを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記半導体溶液は、有機半導体材料を溶解した溶液であることを特徴とする請求項１から３の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項５】
前記半導体溶液は、インクジェット法を用いて塗布することを特徴とする請求項１から４の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項６】
前記下地層の材料は、有機材料であることを特徴とする請求項１から５の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項７】
前記ソース電極および前記ドレイン電極ならびに前記チャネル部が占める領域の平面形状は略円形であることを特徴とする請求項１から６の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項８】
前記薄膜トランジスタは、トップゲートボトムコンタクト構造であり、
前記下地層は、基板であることを特徴とする請求項１から７の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項９】
前記薄膜トランジスタは、ボトムゲートボトムコンタクト構造であり、
前記下地層は、ゲート電極を覆うゲート絶縁膜であることを特徴とする請求項１から７の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記半導体溶液は、外部から遮断された密閉環境で塗布されることを特徴とする請求項１から９の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項１１】
請求項１から１０の何れか１項に記載の薄膜トランジスタの製造方法を用いて製造されたことを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法、及び薄膜トランジスタに関し、特に半導体溶液を塗布して半導体膜を形成する薄膜トランジスタの製造方法、及び薄膜トランジスタに関する。
【背景技術】
【０００２】
近年、基板上に薄膜トランジスタ（以下、ＴＦＴとも記す）を形成する技術が大幅に進歩し、特にアクティブマトリクス型の大画面表示装置の駆動素子への応用開発が進められている。現在実用化されているＴＦＴは、半導体材料としてａ−Ｓｉやｐｏｌｙ−ＳｉといったＳｉ系の無機材料を用いて製造されているが、このような無機材料を用いたＴＦＴの製造においては、真空プロセスや高温プロセスを必要とし、製造コストに大きく影響を及ぼしている。【０００３】
そこで、このような問題に対応する為、近年、有機材料を用いたＴＦＴ（以下、有機ＴＦＴとも記す）が種々検討されている。有機材料は無機材料に比べ、材料の選択肢が広く、また、有機ＴＦＴの製造工程においては、前述の真空プロセスや高温プロセスに代えて、印刷や塗布といった生産性に優れたプロセスが用いられる為、製造コストを抑えることができる。さらに、有機ＴＦＴは、耐熱性の乏しい、例えばプラスティックフィルム等の可撓性を有する基板にも形成することができる可能性があり、曲面ディスプレイ等多方面への応用が期待されている。【０００４】
有機半導体材料の塗布方法としては、有機半導体材料を溶解又は分散した溶液（以下、インクとも記す）を基板に直接塗布するインクジェット法やディスペンサ法等の液滴塗布技術が知られている。これらの技術は、１．真空プロセスが不要、２．材料の浪費がない、３．直接パターニングできる為、フォトリソグラフィー法と比べてエッチング工程が不要、といった利点がある。【０００５】
このような有機ＴＦＴにおいて、優れた電気特性と高い信頼性を得る為には、有機半導体膜を適正な膜厚で所定の位置に精度良く形成する必要がある。しかしながら、有機半導体膜を前述のインクジェット法やディスペンサ法等を用いて形成する際、塗布されたインクが乾燥し固形化するまでに基板の表面状態（撥液性・親液性）や乾燥雰囲気等の影響により濡れ広がり、周縁の不要な領域まで到達する場合がある。この場合、パターニング不良や充分な膜厚が得られなくなり、有機ＴＦＴの良好な特性が得られないといった問題が発生する。このため、塗布されたインクが所望の領域から濡れ広がるのを防止することが望ましい。【０００６】
また、最近では半導体材料として無機材料やその前駆体を用い、液滴塗布技術により塗布することが検討されている。しかしながら、この場合も有機材料の場合と同様に、適正な膜厚で所定の位置に精度良く半導体膜を形成することは容易ではないといった問題があった。【０００７】
そこで、特許文献１は、有機半導体膜を用いた有機ＥＬ素子等の製造方法に適した薄膜形成技術として、液体材料の塗布領域の周縁にバンクを設け、インクジェット液滴の塗布領域外への流出を防止するようにした技術を開示している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第３６９２５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に開示された技術をＴＦＴの製造方法に適用した場合には、バンクを形成する際に問題が生じる。すなわち、ＴＦＴの場合には、バンクが形成される基板上に、ソース電極及びドレイン電極の電極材料が存在しており、基板と電極材料との異なる材料上にバンクを形成する必要がある。一方、バンクの材料は、インクに対して撥液性を有する材料であることが望まれ、このような撥液性を有する材料は他の材料との密着性が乏しいという性質を有する。したがって、例えば、基板の上にはバンクが形成できても電極材料の上にはバンクを形成できないといった問題が発生する。このため、適正なバンクが形成されずに、インクが塗布領域外に濡れ広がるおそれがある。【００１０】
本発明は、上記課題を鑑みてなされたもので、隔壁層（バンク）を適正に形成することができ、且つ、生産性の優れた薄膜トランジスタの製造方法、及び薄膜トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的は、下記の１から１１の何れか１項に記載の発明によって達成される。【００１２】
１．ソース電極とドレイン電極との間のチャネル部に半導体膜を備えた薄膜トランジスタの製造方法において、
下地層の表面に、前記ソース電極と前記ドレイン電極がそれぞれその表面に形成されるべき２つの下地電極層を形成する工程と、
前記２つの下地電極層を含む前記下地層の表面に、前記２つの下地電極層の前記ソース電極と前記ドレイン電極が形成されるべき領域を囲むように隔壁層を形成する工程と、
前記隔壁層によって囲まれた前記２つの下地電極層の表面に、メッキ法を用いて前記ソース電極と前記ドレイン電極とを形成する工程と、
前記ソース電極と前記ドレイン電極が形成された後、前記隔壁層によって囲まれた領域に、半導体材料が溶解又は分散された半導体溶液を塗布し、半導体膜を成膜する工程と、を有することを特徴とする薄膜トランジスタの製造方法。【００１３】
２．前記ソース電極および前記ドレイン電極の材料は、Ａｕを含むことを特徴とする前記１に記載の薄膜トランジスタの製造方法。【００１４】
３．前記２つの下地電極層の材料は、Ｎｉを含むことを特徴とする前記２に記載の薄膜トランジスタの製造方法。【００１５】
４．前記半導体溶液は、有機半導体材料を溶解した溶液であることを特徴とする前記１から３の何れか１項に記載の薄膜トランジスタの製造方法。【００１６】
５．前記半導体溶液は、インクジェット法を用いて塗布することを特徴とする前記１から４の何れか１項に記載の薄膜トランジスタの製造方法。【００１７】
６．前記下地層の材料は、有機材料であることを特徴とする前記１から５の何れか１項に記載の薄膜トランジスタの製造方法。【００１８】
７．前記ソース電極および前記ドレイン電極ならびに前記チャネル部が占める領域の平面形状は略円形であることを特徴とする前記１から６の何れか１項に記載の薄膜トランジスタの製造方法。【００１９】
８．前記薄膜トランジスタは、トップゲートボトムコンタクト構造であり、
前記下地層は、基板であることを特徴とする前記１から７の何れか１項に記載の薄膜トランジスタの製造方法。【００２０】
９．前記薄膜トランジスタは、ボトムゲートボトムコンタクト構造であり、
前記下地層は、ゲート電極を覆うゲート絶縁膜であることを特徴とする前記１から７の何れか１項に記載の薄膜トランジスタの製造方法。【００２１】
１０．前記半導体溶液は、外部から遮断された密閉環境で塗布されることを特徴とする前記１から９の何れか１項に記載の薄膜トランジスタの製造方法。【００２２】
１１．前記１から１０の何れか１項に記載の薄膜トランジスタの製造方法を用いて製造されたことを特徴とする薄膜トランジスタ。
【発明の効果】
【００２３】
本発明によれば、隔壁層を適正に形成することができ、これにより、半導体膜を適正な膜厚で所定の位置に精度良く形成することがでる。また、半導体溶液の塗布によって半導体膜を形成するため生産性を高めることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態におけるＴＦＴアレイの概略構成を示す平面模式図である。
【図２】本実施形態におけるＴＦＴの概略構成を示す模式図である。
【図３】本実施形態におけるトップゲートボトムコンタクト型のＴＦＴの製造工程を示す模式図である。
【図４】本実施形態におけるボトムゲートボトムコンタクト型のＴＦＴの製造工程を示す模式図である。
【図５】本発明の実施形態における別のボトムゲートボトムコンタクト型のＴＦＴの製造工程を示す模式図である。
【発明を実施するための形態】
【００２５】
以下、図面に基づいて、本発明の実施形態におけるＴＦＴ、及びＴＦＴの製造方法を説明する。尚、図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限られない。
【００２６】
図１は、本実施形態におけるトップゲートボトムコンタクト型のＴＦＴアレイ１Ａの概略構成を示す平面模式図である。
【００２７】
ＴＦＴアレイ１Ａは、図１に示すように、ＴＦＴ１を備えた画素Ｐｘが２次元マトリクス状に配列されている。
【００２８】
各画素Ｐｘは、ＴＦＴを構成する半導体膜ＳＦ、ゲート電極Ｇ、ソース電極Ｓ及びドレイン電極Ｄと、ドレイン電極Ｄと接続された画素電極Ｅとを備える。下地電極層Ｓｘ及び下地電極層Ｄｘについては後述する。
【００２９】
ＴＦＴアレイ１Ａは、行選択線ＨＬ（以下、ゲートバスＧＢとも記す）および列信号線ＶＬ（以下、ソースバスＳＢとも記す）を備える。行選択線ＨＬおよび列信号線ＶＬは、外部から入力される映像信号に基づきＴＦＴ１を駆動するための行ドライバ及び列ドライバ（図示せず）にそれぞれ接続される。１つの行選択線ＨＬには該当する行の画素Ｐｘのゲート電極Ｇが全て接続され、１つの列信号線ＶＬには該当する列の画素Ｐｘのソース電極Ｓが全て接続されている。
【００３０】
ここで、ＴＦＴアレイ１Ａを表示層を備えた表示装置に適用した場合の表示制御動作の流れを説明する。
【００３１】
最初に、行ドライバにより行選択線ＨＬを介して表示データを設定すべき行を１つだけ選択する。行の選択は、選択する行の行選択線ＨＬを活性化（ＯＮ）し、その他の行選択線ＨＬを不活性（ＯＦＦ）にすることで行われる。次に、列ドライバから、列信号線ＶＬを介して表示データを画素Ｐｘに伝達する。ここで、行選択線ＨＬを不活性化すると、画素Ｐｘに伝達された信号は記憶され、画素Ｐｘは記憶された信号に基づきドレイン電極Ｄを介して画素電極Ｅに電圧を印加し表示層を駆動する。この一連の動作を全ての行について行うことで、一画面分の表示駆動がなされる。
【００３２】
次に、本実施形態において、発明者が着目した課題について、詳細に説明する。
【００３３】
特に有機ＴＦＴの場合、ソース電極及びドレイン電極の材料としては、Ａｕ（金）が好適である。ソース電極から有機半導体膜を介してドレイン電極に電流が流れる際、ソース電極及びドレイン電極と有機半導体膜の界面では有機半導体膜のイオン化ポテンシャルとソース電極及びドレイン電極の仕事関数の差の障壁が存在する。この障壁が大きいと注入律速となり、有機半導体膜は、キャリアを流す能力があるにも拘らずキャリアがソース電極及びドレイン電極より注入されず、電流が流れなくなってしまう。その点、Ａｕを材料としたソース電極及びドレイン電極は、仕事関数が大きく、有機半導体に適した材料である。
【００３４】
しかしながら、Ａｕは、他の材料との反応性の低い材料で、他の材料との密着力の低い材料である。一方、ソース電極とドレイン電極との間のチャネル部に有機半導体膜を形成する場合、その周囲を撥液性を有する隔壁層で囲み込むことが有効である。この隔壁層に用いられる材料もまた表面エネルギーの低い密着性の乏しい材料である。したがって、Ａｕで形成されたソース電極及びドレイン電極の上に隔壁層を形成することは容易ではない。これに対して、チャネル部自体は、基板又はゲート絶縁膜が露出した部分であり、隔壁層に対し比較的密着性の高い絶縁材料であることが一般的である。したがって、隔壁層を形成すべき表面には、隔壁層に対し密着性の低いＡｕと、隔壁層に対し比較的密着性の高い絶縁材料が並んで配置されていることとなる。例えば、チャネル部のゲート絶縁膜の上に隔壁層が残らない条件でパターニングを行うと、ソース電極及びドレイン電極の上には隔壁層が形成されず、または、形成されても撥液性が不十分になってしまう。一方、ソース電極及びドレイン電極の上に密着良く隔壁層を形成しようとすると、密着性の高いゲート絶縁膜に隔壁層材料が残留する。この場合、チャネル部に残留した隔壁層材料により、チャネル部全体に半導体膜を形成することができなくなる。このため、半導体膜は、所定の形状よりも小さく、その膜厚も適正な膜厚よりも厚くなる。また、残存した隔壁層材料の影響により、Ｉｄ−ＶｇカーブのＶｔｈがシフトする等、有機ＴＦＴの特性に影響を及ぼすこととなる。
【００３５】
さらに、ソース電極及びドレイン電極とゲート絶縁膜との上に、おおよそ同様に隔壁層を形成できたとしても、その安定性が異なる場合がある。例えば、Ａｕからなるソース電極及びドレイン電極の上に形成された隔壁層の表面の撥液性は、大気中に放置された場合低下することがある。このため、ソース電極及びドレイン電極の上にインクが流れ込み、有機半導体膜は、所定の形状に形成されないおそれがある。また、インクの乾燥速度を制御するために、周辺環境をインクの溶媒の雰囲気にする場合があるが、Ａｕからなるソース電極及びドレイン電極の上に形成された隔壁層の表面の撥液性は、ゲート絶縁膜の上に形成された隔壁層の表面の撥液性よりも低下し易い傾向がある。このため、同様に、ソース電極及びドレイン電極の上にインクが流れ込み、半導体膜は、所定の形状に形成されなくなる。
【００３６】
本実施形態では、ソース電極Ｓ及びドレイン電極Ｄに対応する下地電極層Ｓｘ及び下地電極層Ｄｘを採用して、上述したような課題の解決を図っている。
【００３７】
次に、本実施形態におけるＴＦＴアレイ１Ａにおける各画素Ｐｘの構成するＴＦＴ１の概略構成を図２を用いて説明する。図２（ａ）は、トップゲートボトムコンタクト型ＴＦＴ１、図２（ｂ）は、ボトムゲートボトムコンタクト型ＴＦＴ１、図２（ｃ）は、別のボトムゲートボトムコンタクト型ＴＦＴ１の概略構成を示す模式図である。尚、図２（ａ）〜図２（ｃ）において、上図は、断面模式図、下図は、半導体膜ＳＦが成膜される前工程まで完了した状態を示す平面模式図である。
【００３８】
ＴＦＴ１は、図２（ａ）〜図２（ｃ）に示すように、基板Ｐ、ゲート電極Ｇ、ゲート絶縁膜ＧＩ、下地電極層Ｓｘ、下地電極層Ｄｘ、ソース電極Ｓ、ドレイン電極Ｄ、半導体膜ＳＦ、保護膜ＰＶ、画素電極Ｅ、及び隔壁層ＢＫ等から構成される。
【００３９】
基板Ｐの材料としては、ポリイミドやポリアミド、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）等の有機材料、ガラス、絶縁コートされた導電性材料等を用いることができる。
【００４０】
ゲート電極Ｇの形成方法としては、スパッタ法、蒸着等を用いてゲート電極材料を成膜した後、フォトリソグラフィー法を用いてパターニングすることで形成することができる。また、マスク蒸着法やインクジェット法を用いて形成することもできる。ゲート電極Ｇの材料としては、Ａｌ、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｃｕ、Ｃｒ、Ｍｏ、Ｉｎ、Ｚｎ、Ｍｇ等の金属、ＩＴＯ、ＺｎＯ等の酸化物導電材料、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子を用いることができる。また、これらの材料を複数用いて積層してもよい。
【００４１】
ゲート絶縁膜ＧＩの成膜方法としては、スパッタ法、蒸着、ＣＶＤ法、スピンコート法、インクジェット法等を用いることができる。ゲート絶縁膜ＧＩの材料としては、ＳｉＯ２、ＳｉＮ等の無機材料、ＰＶＡ、ＰＶＰ、ポリイミド樹脂、ノボラック樹脂等の有機材料を用いることができる。また、これらの材料を複数用いて積層してもよい。尚、ゲート絶縁膜ＧＩの材料としては、真空プロセスを用いることなく、大気圧下で作製し、製造コストを抑えるために、塗布可能な材料が好ましく、低温で形成可能な有機材料がより好ましい。
【００４２】
下地電極層Ｓｘ及び下地電極層Ｄｘの材料としては、Ａｕ、Ｐｔ等の貴金属を除き、メッキ処理により表面にソース電極及びドレイン電極の材料（Ａｕが好適である）の層が形成できる金属が好ましく、ソース電極Ｓ及びドレイン電極Ｄの材料よりも隔壁層ＢＫの材料との密着性が高い材料とされる。特に、ソース電極及びドレイン電極の材料としてＡｕを用いる場合には、Ａｕをメッキするのに適したＮｉが好ましく、Ｎｉ以外であれば、Ｃｒ、Ｃｕ、Ａｇ、Ｐｄ等の金属を用いることもできる。下地電極層Ｓｘ及び下地電極層Ｄｘの形成方法としては、インクジェット法、転写印刷等のダイレクトパターニングが好ましい。また、スパッタ、蒸着等を用いて下地電極材料を成膜した後、フォトリソグラフィー法を用いてパターニングすることで形成することもできる。
【００４３】
隔壁層ＢＫの材料としては、半導体材料を溶解または分散させた溶媒に対して撥液性の高い材料であればよく、フッ素系撥液材やシリコーン系撥液材等によって撥液性を付与した高分子材料を用いることができ、特にパターン形成を容易にできる点で感光性を有するレジスト材料を用いることが好ましい。感光性レジスト材料としては、例えば、アクリル系、フェノール系、ポリイミド系、ＰＶＡ系の樹脂が挙げられる。
【００４４】
また、隔壁層ＢＫの材料として、感光性を有しない高分子材料を用いることも可能であり、例えば、アクリル系、エポキシ系、ポリイミド系、フェノール系、アリル系、ウレタン系、シリコーン系樹脂を用いることができる。この場合には、高分子材料を印刷法にてパターン状に塗布した後、その表面に撥液処理を行うことで撥液層ＣＦを形成することができる。撥液処理としては、例えば、ＳＦ４、ＳＦ６、Ｃ２Ｆ６、ＣＨＦ３などのフッ素を含有するガス雰囲気下におけるプラズマ処理等が挙げられる。この場合のプラズマ処理は、減圧下で実施しても、大気圧下で実施しても構わない。
【００４５】
また、隔壁層ＢＫの高分子材料に撥液性を付与する方法としては、上述のように高分子材料に撥液材を混合する代わりに、撥液性を有する置換基を持つ高分子材料を用いても構わない。撥液性を有する置換基としては、例えば、フルオロアルキル基など少なくとも一部がフッ素置換された置換基が挙げられる。
【００４６】
また、隔壁層ＢＫは、単分子層でも複数分子積層された膜でも、また、数μｍまでの厚みを有していてもよい。隔壁層ＢＫは、下地となる層（トップゲートボトムコンタクト型ＴＦＴ１の場合は基板Ｐ、下地電極層Ｓｘ及び下地電極層Ｄｘ、ボトムゲートボトムコンタクト型ＴＦＴ１の場合はゲート絶縁膜ＧＩ、下地電極層Ｓｘ及び下地電極層Ｄｘ）と密着性の高いものが好ましい。隔壁層ＢＫが単分子層の場合には、分子の一端が下地層と密着性が高く、他端が撥液性を有するものを用いることができる。
【００４７】
隔壁層ＢＫの形成方法としては、例えば、スピンコート法等を用いて隔壁層材料を成膜した後、フォトリソグラフィー法を用いてパターニングすることで形成することができる。また、ＰＤＭＳ版等を用いて隔壁層材料を転写することも可能である。この場合には、ＰＤＭＳ版等の剛性、転写時の圧力等を調整することにより隔壁層ＢＫを形成することが可能となる。
【００４８】
隔壁層ＢＫの平面形状は、ソース電極Ｓとドレイン電極Ｄとの間のチャネル部を含みソース電極Ｓ及びドレイン電極Ｄを囲うものである。囲えていない部分があると、塗布されたインク液滴がその部分より漏れ出すことになり、隔壁層ＢＫとして機能しなくなる。また、隔壁層ＢＫの平面形状は、ソース電極Ｓ・ドレイン電極Ｄを囲うドーナツ形状でもよいが、図２（ａ）〜図２（ｃ）の下図に示すように、少なくともソース電極Ｓ及びドレイン電極Ｄに対応する領域に開口を有し、下地層の全面に形成されていてもよい。
【００４９】
ソース電極Ｓ及びドレイン電極Ｄの材料としては、半導体材料へのキャリアの注入特性が優れた材料を用いるのが好ましく、上述した通り、特にＡｕが好ましい。また、ｐ型有機半導体の場合には、Ａｕ以外にも、仕事関数の大きいＩＴＯ、Ｐｔ等を用いることができる。ソース電極Ｓ及びドレイン電極Ｄの形成方法としは、電気メッキや無電界メッキを用いることができるが、独立したソース電極Ｓ及びドレイン電極Ｄを有するＴＦＴアレイ１Ａにおいては無電界メッキが好ましい。メッキ液としては、隔壁層ＢＫへのダメージを与えないメッキ液を選択する必要はあるが、一般に用いられているメッキ液を用いることができる。
【００５０】
半導体膜ＳＦの材料としては、溶媒に溶解または分散させるものであれば、限定されるものではなく、多環芳香族化合物や共役系高分子等を用いることができる。また、他の高分子材料、オリゴマー、低分子材料でもよく、塗布後に分子が分子間相互作用により規則正しく配列し結晶となるものが特に好ましい。ペンタセン、ポルフィリン、フタロシアニン、オリゴチオフェン、オリゴフェニレン、ポリチオフェン、ポリフェニレン、及びこれら誘導体などを用いることができる。具体的には、ペンタセン、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン、テトラベンゾポルフィリン、ポリ（３−ヘキシルチオフェン）等を用いることができる。また、半導体の前駆体を溶媒に溶解させたものでもよい。また、有機無機ハイブリッド材料、無機材料でも溶媒と同時に塗布し、溶媒を乾燥させることで半導体膜ＳＦを形成するものであれば用いることができる。また、半導体材料の溶液の溶媒としては、有機溶媒を用いることができ、例えば、トルエン、キシレンなどの炭化水素類、メタノール、エタノールなどのアルコール類、アセトン、メチルエチルケトンなどのケトン類、ジエチレングリコールモノメチルエーテルなどのエーテル類、酢酸エチル、酢酸ブチルなどのエステル類、クロロホルム、トリクロロエチレンなどのハロゲン化炭化水素類等から半導体材料に適した溶媒を選択することができる。
【００５１】
半導体膜ＳＦの形成方法としては、半導体材料を溶媒に溶解または分散させた溶液をチャネル部近傍に塗布できる方法であれば限定されるものではない。例えば、インクジェット法を用いることができる。隔壁層ＢＫの開口には、トップゲートボトムコンタクト型ＴＦＴ１の場合、ソース電極Ｓ及びドレイン電極Ｄと基板Ｐが、ボトムゲートボトムコンタクト型ＴＦＴ１の場合、ソース電極Ｓ及びドレイン電極Ｄとゲート絶縁膜ＧＩが露出している。この時、インクに対する撥液性の関係は、以下の条件式（１）を満足することが必要である。尚、接触角はインクの溶媒を用いて測るのが現実に則している。
【００５２】
隔壁層ＢＫの接触角＞ソース電極Ｓの接触角、ドレイン電極Ｄの接触角、及び基板Ｐ又はゲート絶縁膜ＧＩの接触角・・・・・（１）
尚、隔壁層ＢＫとソース電極Ｓ、ドレイン電極Ｄ、及び、基板Ｐ又はゲート絶縁膜ＧＩとの接触角の差は、好ましくは１０°以上、より好ましくは２０°以上である。尚、隔壁層ＢＫとソース電極Ｓ、ドレイン電極Ｄ、及び基板Ｐ又はゲート絶縁膜ＧＩとの接触角の差が大きい場合には、全面に塗布することで塗布方法として、スピンコート法、ディップコート法、スリットコート法等の全面印刷を利用することができる。
【００５３】
また、ソース電極Ｓ及びドレイン電極Ｄと、及び基板Ｐ又はゲート絶縁膜ＧＩとの接触角の差は、小さい方が好ましい。この差が大きい場合には、インクの飽和度（濃度）を高めに設定し、着弾後、隔壁層ＢＫ内でインク液滴が広がった後に速やかに半導体膜ＳＦが形成できるようにする、または、インクの吐出時の基板温度を高く設定し、着弾後、隔壁層ＢＫ内でインク液滴が広がった後に速やかに半導体膜ＳＦが形成できるようにする。
【００５４】
保護膜ＰＶ（図２（ｂ）、図２（ｃ））の形成方法としては、スパッタ法等を用いて保護膜材料を成膜した後、フォトリソグラフィー法を用いてパターニングすることで形成することができる。また、インクジェット法を用いることもできる。保護膜ＰＶの材料としては、ＳｉＯ２、ＳｉＮ等の無機材料、ＰＶＡ、ＰＶＰ、ポリイミド樹脂、ノボラック樹脂等の有機材料を用いることができる。また、これらの材料を複数用いて積層してもよい。尚、保護膜ＰＶの材料としては、真空プロセスを用いることなく、大気圧下で作製し、製造コストを抑えることができるように、塗布可能な材料が好ましく、低温で形成可能な有機材料がより好ましい。また、保護膜ＰＶは、半導体材料の耐久性が高い場合には必要でないこともある。保護膜ＰＶのパターンは、半導体膜ＳＦが形成された基板の全面を覆い、コンタクトホールＨに対応する領域にのみ開口を設けた形状としてもよいし（図２（ｂ））、半導体膜ＳＦの表面を含む周辺部とバスラインの交差部のみに設けてもよい。半導体膜ＳＦの表面を含む周辺部のみに形成する場合には、隔壁層ＢＫを再度利用して半導体膜ＳＦの表面のみに形成することも可能である（図２（ｃ））。また、バスラインの交差部に対応する保護膜ＰＶは、隔壁層ＢＫに十分な絶縁性を確保することで省くことも可能である。
【００５５】
画素電極Ｅの形成方法としては、スパッタ法を用いて画素電極材料を成膜した後、フォトリソグラフィー法を用いてパターニングすることで形成することができる。また、インクジェット法を用いて形成することもできる。画素電極Ｅの材料としては、ＴＦＴアレイ１Ａの用途に合わせて選択することができる。透明電極材料としては、ＩＴＯ、ＺｎＯ等を用いることができる。尚、本実施形態においては、画素電極Ｅは、最上層に形成する構成としたが、ソース電極Ｓ及びドレイン電極Ｄと同一面、ゲート電極Ｇと同一面に形成してもよい。この場合、材料を共通化することで工程数を減らし、生産性を高めることができる。
【００５６】
このような構成のＴＦＴアレイ１Ａにおいて、本実施形態では、半導体膜ＳＦを適正な膜厚で所定の位置に精度良く形成するために、隔壁層ＢＫを、ソース電極Ｓ及びドレイン電極Ｄの表面に形成することなく、ソース電極Ｓ及びドレイン電極Ｄがそれぞれ形成される下地電極層Ｓｘ及び下地電極層Ｄｘを含む下地層（トップゲートボトムコンタクト型ＴＦＴ１の場合は基板Ｐ、ボトムゲートボトムコンタクト型ＴＦＴ１の場合ゲート絶縁膜ＧＩ）の表面に形成する。この場合、隔壁層ＢＫは、下地電極層Ｓｘ及び下地電極層Ｄｘのソース電極Ｓ及びドレイン電極Ｄが形成されるべき領域を囲むように形成される。そして、ソース電極Ｓ及びドレイン電極Ｄは、メッキ法を用いて、隔壁層ＢＫによって囲まれた下地電極層Ｓｘ及び下地電極層Ｄｘの表面に形成される。
【００５７】
すなわち、下地電極層Ｓｘ及び下地電極層Ｄｘの表面には直接半導体膜ＳＦが形成されないので、下地電極層Ｓｘ及び下地電極層Ｄｘの材料としては、半導体膜ＳＦとの電気的な適正を考慮することなく、隔壁層ＢＫとの密着性に重きを置いて選択することができる。これにより、隔壁層ＢＫの剥がれや耐性の低下を抑えることができ、隔壁層ＢＫに求められる撥液性能を発揮させ、且つ、その性能を安定させることができるようになる。
【００５８】
一方、ソース電極Ｓ及びドレイン電極Ｄの表面には隔壁層ＢＫが形成されないので、ソース電極Ｓ及びドレイン電極Ｄの材料としては、隔壁層ＢＫとの密着性を考慮することなく、半導体膜ＳＦとの電気的な適性に重きを置いて選択することができる。これにより、ソース電極Ｓ及びドレイン電極Ｄの材料として、半導体膜ＳＦに好適な材料を用いることができ、ＴＦＴの性能を高めることができる。
【００５９】
以下、本実施形態における実施例を説明する。
【実施例】
【００６０】
（実施例１）
トップゲートボトムコンタクト型のＴＦＴアレイの製造方法の実施例１を図３を用いて説明する。図３（ａ）〜図３（ｇ）は、本実施例におけるトップゲートボトムコンタクト型のＴＦＴアレイ１Ａの製造工程を示す模式図である。尚、図３（ａ）〜図３（ｇ）において、左図は平面模式図、右図は、左図におけるＡ−Ａ′断面模式図である。尚、わかりやすさのために、一部の構成要素については図示を省略しており、また透視図としている部分がある。【００６１】
本実施例は、５０ｍｍ×５０ｍｍ角の基板Ｐを用いて、６０ｄｐｉで縦横に各２０個の画素Ｐｘを有し、各画素ＰｘにＴＦＴ１を１個備えた電子ペーパー用のＴＦＴアレイ１Ａを製作したものである。【００６２】
最初に、基板Ｐとしてガラスを用い、その上に、下地電極層Ｓｘ、下地電極層Ｄｘ及びソースバスＳＢをリフトオフ法で形成するためのレジストを成膜した後、ＲＦスパッタ法を用いてＮｉ膜を厚み５０ｎｍで成膜した。続いて、ＮＭＰを主成分とする剥離液でレジストを剥離し、下地電極層Ｓｘ、下地電極層Ｄｘ及びソースバスＳＢを形成した（図３（ａ））。【００６３】
次に、隔壁層ＢＫの材料として感光性バンク剤ＮＰＡＲ−５０２（日産化学社製：アクリル樹脂にフッ素系界面活性材を添加したもの）をスピンコート法を用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、厚み５００ｎｍの隔壁層ＢＫを形成した（図３（ｂ））。この時、隔壁層ＢＫは、下地電極層Ｓｘ及び下地電極層Ｄｘの表面のソース電極Ｓ及びドレイン電極Ｄが形成されるべき領域を囲むように形成し、開口部は半径５０μｍの円形とした。また、この時に合わせて、画素電極接続電極ＥＣと画素電極Ｅとを接続する為のコンタクトホールを形成し、開口部は半径３０μｍの円形とした。隔壁層ＢＫは、Ｎｉ膜（下地電極層Ｓｘ及び下地電極層Ｄｘ）とガラス（基板Ｐ）の２種類の材料の表面に形成されることになるが、共に密着性が高く、安定した隔壁層ＢＫを形成することができた。【００６４】
次に、隔壁層ＢＫに囲まれた下地電極層Ｓｘ及び下地電極層Ｄｘの表面、及び下地電極層ＤｘのコンタクトホールＨに対応する領域に、無電界メッキを用いてＡｕをメッキし、ソース電極Ｓ、ドレイン電極Ｄ及び画素電極接続電極ＥＣを形成した（図３（ｃ））。メッキは、ＮｉからＡｕへの置換メッキ、Ａｕを用いた自己触媒メッキの２段階で行い、ピンホールの少ない緻密なＡｕ電極を形成した。具体的には、置換Ａｕメッキ液フラッシュゴールドＮＣ（奥野製薬工業社製）に１０分浸漬して置換Ａｕメッキ層を形成した後、さらに自己触媒型無電解Ａｕメッキ液セルフゴールドＯＴＫ−ＳＤ（奥野製薬工業社製）に１０分浸漬して触媒型無電解Ａｕメッキ層を形成した。【００６５】
次に、半導体膜ＳＦの材料としてテトラベンゾポルフィリンの前駆体の溶液を、隔壁層ＢＫに囲まれた領域にインクジェット法を用いて塗布し、半導体膜ＳＦを形成した（図３（ｄ））。インクジェット法での吐出には４ｐｌの液滴を用いた。また、半導体膜ＳＦの形成は、Ｎ２雰囲気下で行い、そのまま２００℃で加熱し、結晶化させた。この時、半導体膜ＳＦは、縦横に各２０個配列された全てのＴＦＴ１において、隔壁層ＢＫの内部に精度良く成膜することができた。【００６６】
次に、スパッタ法を用いてＳｉＯ２膜を膜厚１００ｎｍで成膜し、その上に、ＰＣ４０３（ＪＳＲ社製）を成膜し、絶縁膜ＧＩに形成するコンタクトホールＨに対応する位置に開口を有するレジストを形成した。続いて、ドライエッチングを用いてＳｉＯ２膜をエッチングし、コンタクトホールＨを有するゲート絶縁膜ＧＩを形成した（図３（ｅ））。【００６７】
次に、インクジェット法を用いて銀ナノインク（ハリマ化成社製）を塗布し、ゲート電極Ｇ及びゲートバスＧＢを形成した（図３（ｆ））。【００６８】
最後に、インクジェット法を用いてＩＴＯナノ粒子を含むＩＴＯナノインクを塗布し、透明の画素電極Ｅを形成した。この時併せて、画素電極接続電極ＥＣと画素電極Ｅを接続し、ＴＦＴアレイ１Ａを完成させた（図３（ｇ））。【００６９】
このようにして完成させたＴＦＴアレイ１Ａにおいて、隔壁層ＢＫの基板Ｐ、下地電極層Ｓｘ及び下地電極層Ｄｘとの密着性は非常に良好であり、また、半導体膜ＳＦは、適正な膜厚で所定の位置に精度良く形成されていることが確認できた。
（実施例２−１）
ボトムゲートボトムコンタクト型のＴＦＴアレイの製造方法の実施例２−１を図４を用いて説明する。図４（ａ）〜図４（ｈ）は、本実施例におけるボトムゲートボトムコンタクト型のＴＦＴアレイ１Ａの製造工程を示す模式図である。尚、図４（ａ）〜図４（ｈ）において、左図は平面模式図、右図は、左図におけるＡ−Ａ′断面模式図である。尚、わかりやすさのために、一部の構成要素については図示を省略しており、また透視図としている部分がある。【００７０】
本実施例は、５０ｍｍ×５０ｍｍ角の基板Ｐを用いて、６０ｄｐｉで縦横に各２０個の画素Ｐｘを有し、各画素ＰｘにＴＦＴ１を１個備えた電子ペーパー用のＴＦＴアレイ１Ａを製作したものである。【００７１】
最初に、基板Ｐとしてガラスを用い、その上に、スパッタ法を用いてＣｒ膜を厚み５０ｎｍで成膜した後、フォトリソグラフィー法を用いてパターニングしゲート電極Ｇ及びゲートバスＧＢを形成した（図４（ａ））。【００７２】
次に、スピンコート法を用い、フェノール樹脂を成膜した後、フォトリソグラフィー法を用いてパターニングし、ゲート絶縁膜ＧＩを形成した（図４（ｂ））。【００７３】
次に、下地電極層Ｓｘ、下地電極層Ｄｘ及びソースバスＳＢをリフトオフ法で形成するためのレジストを成膜した後、ＲＦスパッタ法を用いてＮｉ膜を厚み５０ｎｍで成膜した。続いて、ＮＭＰを主成分とする剥離液でレジストを剥離し、下地電極層Ｓｘ、下地電極層Ｄｘ及びソースバスＳＢを形成した（図４（ｃ））。【００７４】
次に、感光性バンク剤ＮＰＡＲ−５０２（日産化学社製）をスピンコートを用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、厚み５００ｎｍの隔壁層ＢＫを形成した（図４（ｄ））。この時、隔壁層ＢＫは、下地電極層Ｓｘ及び下地電極層Ｄｘの表面のソース電極Ｓ及びドレイン電極Ｄが形成されるべき領域を囲むように形成し、開口部は半径５０μｍの円形とした。この時に合わせて、画素電極接続電極ＥＣと画素電極Ｅとを接続する為のコンタクトホールＨを形成し、開口部は半径３０μｍの円形とした。隔壁層ＢＫは、Ｎｉ膜（下地電極層Ｓｘ及び下地電極層Ｄｘ）とフェノール樹脂膜（ゲート絶縁膜ＧＩ）の２種類の材料の表面に形成されることになるが、共に密着性が高く、安定した隔壁層ＢＫを形成することができた。【００７５】
次に、隔壁層ＢＫに囲まれた下地電極層Ｓｘ及び下地電極層Ｄｘの表面、及び下地電極層ＤｘのコンタクトホールＨに対応する領域に、無電界メッキを用いてＡｕをメッキし、ソース電極Ｓ、ドレイン電極Ｄ及び画素電極接続電極ＥＣを形成した（図４（ｅ））。メッキは、ＮｉからＡｕへの置換メッキ、Ａｕを用いた自己触媒メッキの２段階で行い、ピンホールの少ない緻密なＡｕ電極を形成した。具体的には、置換Ａｕメッキ液フラッシュゴールドＮＣ（奥野製薬工業社製）に１０分浸漬して置換Ａｕメッキ層を形成した後、さらに自己触媒型無電解Ａｕメッキ液セルフゴールドＯＴＫ−ＳＤ（奥野製薬工業社製）に１０分浸漬して触媒型無電解Ａｕメッキ層を形成した。【００７６】
次に、半導体膜ＳＦの材料としてテトラベンゾポルフィリンの前駆体の溶液を、隔壁層ＢＫに囲まれた領域にインクジェット法を用いて塗布し、半導体膜ＳＦを形成した（図３（ｆ））。インクジェット法での吐出には４ｐｌの液滴を用いた。また、半導体膜ＳＦの形成は、Ｎ２雰囲気下で行い、そのまま２００℃で加熱し、結晶化させた。この時、半導体膜ＳＦは、縦横に各２０個配列された全てのＴＦＴ１において、隔壁層ＢＫの内部に精度良く成膜することができた。【００７７】
次に、スパッタ法を用いてＳｉＯ２膜を厚み１００ｎｍで成膜し、その上に、ＰＣ４０３（ＪＳＲ社製）を成膜し、保護膜ＰＶに形成するコンタクトホールＨに対応する位置に開口を有するレジストを形成した。続いて、ドライエッチングを用いてＳｉＯ２膜をエッチングし、コンタクトホールＨを有するゲート保護膜ＰＶを形成した（図４（ｇ））。【００７８】
最後に、インクジェット法を用いてＩＴＯナノ粒子を含むＩＴＯナノインクを塗布し、透明の画素電極Ｅを形成した。この時に合わせて、画素電極接続電極ＥＣと画素電極Ｅを接続し、ＴＦＴアレイ１Ａを完成させた（図４（ｈ））。【００７９】
このようにして完成させたＴＦＴアレイ１Ａにおいて、隔壁層ＢＫのゲート絶縁膜ＧＩ、下地電極層Ｓｘ及び下地電極層Ｄｘとの密着性は非常に良好であり、また、半導体膜ＳＦは、適正な膜厚で所定の位置に精度良く形成されていることが確認できた。
（実施例２−２）
ボトムゲートボトムコンタクト型のＴＦＴアレイの製造方法の実施例２−２を図５を用いて説明する。図５（ａ）、図５（ｂ）は、本実施例におけるｒボトムゲートボトムコンタクト型のＴＦＴアレイ１Ａの製造工程の一部を示す模式図である。尚、わかりやすさのために、一部の構成要素については図示を省略しており、また透視図としている部分がある。【００８０】
本実施例２−２による製造方法は、実施例２−１の場合と略同様であり、保護膜の形状と形成方法のみ異なるものである。すなわち、半導体膜ＳＦの形成までの工程（図４（ａ）〜図４（ｆ））は、実施例２−１の場合と同様であるので、その説明は省略し、保護膜ＰＶの形成工程以降の工程について説明する。【００８１】
半導体膜ＳＦが形成された基板（図４（ｆ））に対し、ポリイミド系樹脂を主成分がＮＭＰの溶媒に溶解させた溶液をインクジェット法を用いて、隔壁層ＢＫに囲まれた領域に塗布し保護膜ＰＶを形成した（図５（ａ））。この時、保護膜ＰＶは、隔壁層ＢＫにより半導体膜ＳＦの表面にのみ形成された。【００８２】
次に、実施例２−１の場合と同様にして、透明の画素電極Ｅを形成した。この時に合わせて、画素電極接続電極ＥＣと画素電極Ｅを接続し、ＴＦＴアレイ１Ａを完成させた（図５（ｂ））。【００８３】
このようにして完成させたＴＦＴアレイ１Ａにおいて、隔壁層ＢＫのゲート絶縁膜ＧＩ、下地電極層Ｓｘ及び下地電極層Ｄｘとの密着性は非常に良好であり、また、半導体膜ＳＦは、適正な膜厚で所定の位置に精度良く形成されていることが確認できた。【００８４】
以上に説明したように、本実施形態においては、隔壁層ＢＫを、ソース電極Ｓ及びドレイン電極Ｄの表面に形成することなく、下地電極層Ｓｘ及び下地電極層Ｄｘのソース電極Ｓ及びドレイン電極Ｄが形成されるべき領域を囲むように形成するようにした。そして、ソース電極Ｓ及びドレイン電極Ｄは、隔壁層ＢＫによって囲まれた下地電極層Ｓｘ及び下地電極層Ｄｘの表面にメッキ法を用いて形成するようにした。【００８５】
このことにより、下地電極層Ｓｘ及び下地電極層Ｄｘの材料としては、半導体膜ＳＦとの電気的な適正を考慮することなく、隔壁層ＢＫとの密着性に重きを置いて選択することができ、隔壁層ＢＫの剥がれや耐性の低下を抑えることができる。【００８６】
一方、ソース電極Ｓ及びドレイン電極Ｄの材料としては、隔壁層ＢＫとの密着性を考慮することなく、半導体膜ＳＦとの電気的な適正に重きを置いて選択することができ、半導体膜ＳＦに好適な材料（例えば、Ａｕ）を用いることが可能となり、ＴＦＴ１の性能を高めることができる。【００８７】
また、ソース電極Ｓ及びドレイン電極Ｄをメッキ法を用いて形成する際には、隔壁層ＢＫをマスクとしてメッキ処理を行うことができる。これにより、材料を浪費することなく必要な領域にのみメッキ処理を行うことができるので生産性を高めることができる。【００８８】
これらにより、半導体膜ＳＦを適正な膜厚で所定の位置に精度良く形成することができ、且つ、ＴＦＴとしての性能、及び生産性を高めることができる。【００８９】
また、本実施形態におけるＴＦＴアレイ１Ａにおいて、ソース電極Ｓおよびドレイン電極Ｄならびにチャネル部が占める領域の形状は略円形とするようにした。これにより、インクジェット法によって隔壁層ＢＫの内部に良好にインクを着弾させることが可能となり、隔壁層の材料のインクへの溶け込みによる特性の劣化を抑えることができる。また、隔壁層ＢＫに囲まれた領域で、インクが均一に乾燥され、ＴＦＴ１間の性能のバラツキを抑えることができる。【００９０】
また、本実施形態におけるＴＦＴアレイ１Ａにおいては、半導体膜を形成するためにインクを塗布する工程を、外部から遮断された密閉環境で行うことができる。【００９１】
塗布型の半導体材料は、一般に水分や酸素に弱いため、これらの少ない環境で塗布、乾燥され、そのまま保護膜ＰＶが形成されるのが好ましい。したがって、半導体材料は、例えばグローブボックスのような完全に密閉された空間で塗布されることが最も好ましい。しかしながら、密閉された空間でインクの塗布を行うと、その空間が揮発したインクの溶媒の雰囲気になってしまう。この時、ソース電極Ｓ及びドレイン電極Ｄの上に直接隔壁層ＢＫが形成されている構成の場合、ソース電極Ｓ及びドレイン電極Ｄの表面に形成された隔壁層ＢＫと、その他の部材の表面に形成された隔壁層ＢＫとでインク溶媒の雰囲気による影響度合い（撥液性の低下）が異なるという問題がある。【００９２】
本実施形態におけるＴＦＴアレイ１Ａの構成においては、隔壁層ＢＫを、ソース電極Ｓ及びドレイン電極Ｄの表面に形成することなく、下地電極層Ｓｘ及び下地電極層Ｄｘならびに基板Ｐ又はゲート絶縁膜ＧＩの表面に形成するものであるため、隔壁層ＢＫの密着性が高く、強固な撥液性薄膜が形成されるので、インク溶媒の雰囲気に係る問題が生じない。その結果として、インクを塗布する工程を外部の雰囲気から遮断された密閉環境で行うことができる。
【符号の説明】
【００９３】
１Ａ  ＴＦＴアレイ（薄膜トランジスタアレイ）
１  ＴＦＴ（薄膜トランジスタ）
ＢＫ  隔壁層
Ｄ  ドレイン電極
Ｅ  画素電極
ＥＣ  画素電極接続電極
Ｇ  ゲート電極
ＧＩ  ゲート絶縁膜
Ｈ  コンタクトホール
ＨＬ（ＧＢ）  行選択線（ゲートバス）
Ｐ  基板
ＰＶ  保護膜
Ｐｘ  画素
Ｓ  ソース電極
Ｓｘ、Ｄｘ  下地電極層
ＳＦ  半導体膜
ＶＬ（ＳＢ）  列選択線（ソースバス）
【図１】
2010104005.tif 000003
【図２】
2010104005.tif 000004
【図３】
2010104005.tif 000005
【図４】
2010104005.tif 000006
【図５】
2010104005.tif 000007
【国際調査報告】
2010104005.tif 000008
2010104005.tif 000009