(57)【要約】本発明は、高誘電率を有する誘電体膜の製造方法を提供する。本発明の一実施形態は、基板上に、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜の製造方法である。該製造方法は、Ａ元素とＢ元素とＮのモル比率Ｂ／（Ａ＋Ｂ＋Ｎ）が０．０１５≦（Ｂ／（Ａ＋Ｂ＋Ｎ））≦０．０９５であり、かつＮ／（Ａ＋Ｂ＋Ｎ）が０．０４５≦（Ｎ／（Ａ＋Ｂ＋Ｎ））であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の間で表され、非晶質構造を有する金属酸窒化物を形成する工程と、該非晶質構造を有する金属窒化物に７００℃以上のアニール処理を施し、立方晶の混入割合が８０％以上の結晶相を含む金属酸窒化物を形成する工程と、を有する。
2010050292.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜の形成方法であって、
Ａ元素とＢ元素とＮのモル比率Ｂ／（Ａ＋Ｂ＋Ｎ）が０．０１５≦（Ｂ／（Ａ＋Ｂ＋Ｎ））≦０．０９５であり、かつＮ／（Ａ＋Ｂ＋Ｎ）が０．０４５≦（Ｎ／（Ａ＋Ｂ＋Ｎ））であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の間で表され、非晶質構造を有する金属酸窒化物を形成する工程と、
該非晶質構造を有する金属窒化物に７００℃以上のアニール処理を施し、立方晶の混入割合が８０％以上の結晶相を含む金属酸窒化物を形成する工程と、
を備えたことを特徴とする誘電体膜の製造方法。
【請求項２】
前記非晶質構造を有する金属酸窒化物を形成する工程が、
真空容器内で、酸素と窒素の混合ガスからなる反応性ガスと不活性ガスとの混合雰囲気下において前記金属酸窒化物層を構成する金属ターゲットをマグネトロンスパッタする工程であり、
前記反応性ガスの供給量を、前記金属酸窒化物のＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の範囲となるように設定することを特徴とする請求項１に記載の誘電体膜の製造方法。
【請求項３】
前記反応性ガスの供給量を、前記金属ターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となる供給量以下に設定することを特徴とする請求項２に記載の誘電体膜の製造方法。
【請求項４】
前記真空容器内の圧力を１×１０-1Ｐａ以下に設定することを特徴とする請求項２に記載の誘電体膜の製造方法。
【請求項５】
前記誘電体膜の比誘電率が４０以上であることを特徴とする請求項１に記載の誘電体膜の製造方法。
【請求項６】
絶縁体膜として誘電体膜を有する半導体装置の製造方法であって、
前記誘電体膜を、請求項１に記載の方法により形成することを特徴とする半導体装置の製造方法。
【請求項７】
少なくとも表面が半導体層を含む基板と、
前記基板上に形成されたゲート電極と、
前記基板と前記ゲート電極の間に順次積層された積層型ゲート絶縁膜を有する不揮発性半導体装置の製造方法であって、
前記積層型ゲート絶縁膜を構成する絶縁膜の少なくとも一層を、請求項１に記載の方法により形成することを特徴とする半導体装置の製造方法。
【請求項８】
少なくとも表面が半導体層を含む基板と、
前記基板上に形成されたゲート電極と、
前記基板と前記ゲート電極の間に絶縁膜と浮遊電極と絶縁膜とが順次積層された構造を有する不揮発性半導体装置の製造方法であって、
前記ゲート電極と前記浮遊電極との間に形成される絶縁膜の少なくとも一部を、請求項１に記載の方法により形成することを特徴とする半導体装置の製造方法。
【請求項９】
少なくとも表面が半導体層を含む基板上に、
ソース領域と、
ドレイン領域と、
絶縁膜を介して形成されてゲート電極と、
を有する半導体装置の製造方法であって、
前記絶縁膜を、請求項１に記載の方法により形成することを特徴とする半導体装置の製造方法。
【請求項１０】
ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜であって、
Ａ元素とＢ元素とＮのモル比率Ｂ／（Ａ＋Ｂ＋Ｎ）が０．０１５≦（Ｂ／（Ａ＋Ｂ＋Ｎ））≦０．０９５であり、かつＮ／（Ａ＋Ｂ＋Ｎ）が０．０４５≦（Ｎ／（Ａ＋Ｂ＋Ｎ））であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０であることを特徴とする誘電体膜。
【請求項１１】
コンピュータに、高誘電体膜を含むＭＩＳキャパシタの、該高誘電体膜の形成方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
前記形成方法は、
ＨｆもしくはＨｆとＺｒを含有する金属ターゲット及びＡｌの金属ターゲットを用いた物理蒸着により、シリコン酸化膜を有するシリコン基板上に、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜を堆積する工程であって、Ａ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の範囲になるように酸素供給量を設定し、前記誘電体膜を堆積する第１の工程と、
前記誘電体膜上に、金属ターゲットを用いた物理蒸着により、ＴｉＮ膜、Ｔｉ、ＴａＮ、Ｗ、Ｐｔ、Ｒｕ、Ａｌ、Ｓｉ、のうちから選択される膜を堆積する第２の工程と、
前記第１の工程又は前記２の工程の後、アニール処理を行い前記誘電体膜を結晶化させる第３の工程と
を有することを特徴とするコンピュータ読み取り可能な記録媒体。
【請求項１２】
コンピュータに、高誘電体膜を含むＭＯＳＦＥＴの形成方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
前記形成方法は、
ＳＴＩにより、シリコン基板上に、素子分離領域を形成する第１の工程と、
前記素子分離されたシリコン基板上に熱酸化法により、シリコン酸化膜を形成する第２の工程と、
前記シリコン酸化膜上に、Ｈｆ及びＡｌの金属ターゲットを用いた物理蒸着により、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜を堆積する工程であって、Ａ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の範囲になるように酸素供給量を設定し、前記誘電体膜を堆積する第３の工程と、
前記誘電体膜上にゲート電極膜を形成する第４の工程と、
リソグラフィーとＲＩＥを用いて、前記ゲート電極膜を加工する第５の工程と、
イオン注入を行い、前記加工されたゲート電極膜をマスクとして、エクステンション領域を形成する第６の工程と、
前記エクステンション領域が形成されたシリコン基板上に、シリコン窒化膜とシリコン酸化膜とを堆積する第７の工程と、
前記堆積されたシリコン窒化膜とシリコン酸化膜とをエッチバックすることにより、ゲート側壁を形成する第８の工程と、
イオン注入を行い、前記エクステンション領域の下にソース・ドレイン領域を形成する第９の工程と
を有することを特徴とするコンピュータ読み取り可能な記録媒体。
【請求項１３】
コンピュータに、高誘電体膜を含む不揮発メモリ素子又はＦＧ型不揮発性半導体素子の形成方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
前記形成方法は、
ＳＴＩにより、シリコン基板上に、素子分離領域を形成する第１の工程と、
前記素子分離されたシリコン基板上に熱酸化法により、第１の絶縁膜を形成する第２の工程と、
前記第１の絶縁膜上に、ＬＰＣＶＤにより、第２の絶縁膜を形成する第３の工程と、
前記第２の絶縁膜上に、MOＣＶＤ、ＡＬＤ、ＰＶＤのいずれかを使用して、第３の絶縁膜を形成する第４の工程と、
前記第３の絶縁膜上に、Ｈｆ及びＡｌの金属ターゲットを用いた物理蒸着により、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む、第４の絶縁膜である高誘電体膜を堆積する工程であって、Ａ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の範囲になるように酸素供給量を設定し、前記第４の絶縁膜である高誘電体膜を形成する第５の工程と、
前記第４の絶縁膜上に、MOCVD、ALD、PVDのいずれかを用いて、第５の絶縁膜を形成する第６の工程と、
前記第５の絶縁膜上に、ゲート電極膜を形成する第７の工程と、
リソグラフィー技術及びＲＩＥ技術を用いて、前記ゲート電極膜を加工する第８の工程と、
イオン注入を行い、前記加工されたゲート電極膜をマスクとして、エクステンション領域を形成する第９の工程と、
前記エクステンション領域が形成されたシリコン基板上に、シリコン窒化膜とシリコン酸化膜とを堆積する第１０の工程と、
前記堆積されたシリコン窒化膜とシリコン酸化膜とをエッチバックすることにより、ゲート側壁を形成する第１１の工程と、
イオン注入を行い、前記エクステンション領域の下にソース・ドレイン領域を形成する第１２の工程と
を有することを特徴とするコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体膜及び誘電体膜を用いた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
素子の高集積化が進む半導体装置の開発では、各素子の微細化が進むとともに動作電圧の低減が図られている。例えば、ＭＯＮＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の不揮発性半導体装置の分野では、素子の微細化に伴い電荷保持層とゲート電極との間を隔てるブロッキング膜があるが、素子の微細化に伴い、ブロッキング膜の高誘電率化が求められている。同様に、ＦＧ（Ｆｌｏｔｉｎｇ  Ｇａｔｅ）型の不揮発性半導体装置の分野では、素子の微細化に伴い、浮遊電極とゲート電極間の絶縁膜の高誘電率化が求められている。また、先端ＣＭＯＳデバイス開発の分野では、ゲート絶縁膜に高誘電率材料を用いて物理膜厚を厚くすることでゲートリーク電流を低減する技術が検討されている。また、高誘電率膜は、上述した半導体装置の製造工程における１０００℃のアニール処理に対する耐熱性が求められる。更には、高誘電率膜は半導体装置の動作電圧のバラツキを抑制するため、膜表面の平坦性が優れていることが求められる。【０００３】
誘電体膜の比誘電率を増加させる手段として、誘電体膜として従来のＳｉＯ2膜、ＳｉＮ膜、あるいは両者を組み合わせたＳｉＯＮ膜より高い比誘電率を有しているＨｆＯ2、ＺｒＯ2、Ａｌ2Ｏ3を使用することが検討されている。また、最近では誘電体膜の薄膜化に伴うリーク電流を抑制するために、ＨｆＯ2、ＺｒＯ2、Ａｌ2Ｏ3の積層構造やＨｆＯ2、ＺｒＯ2に金属元素をドーピングした誘電体膜に関する研究が行われている。【０００４】
高誘電体膜の形成方法として、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、原子層吸着堆積法、スパッタ法が挙げられる。ＣＶＤ法は、形成過程においてインキュベーションタイムが存在するため、膜厚の制御性、面内均一性、再現性が課題となる。一方、スパッタ法はプラズマダメージや被処理基板の酸化による界面層の形成が課題となる。【０００５】
ＡＬＤ法あるいはＣＶＤ法による高誘電率誘電体膜の形成技術として、特許文献１には、結晶質誘電体に非晶質酸化アルミニウムが含有されて、ＡｌxＭ(1-x)Ｏy（ただし、ＭはＨｆ、Ｚｒなどの結晶質誘電体を形成し得る金属）から形成され、０．０５＜ｘ＜０．３の組成を有する非晶質膜が開示されている。この技術は、非晶質ジルコンアルミネートにおいて２５〜２８の高い比誘電率が得られるという特徴がある。また、この特許文献１ではＺｒＯ2の比誘電率は３０と記載されている。【０００６】
また、スパッタによる高誘電率誘電体膜の形成方法として、特許文献２に、電子サイクロトロン共鳴を利用したスパッタ法により、ＺｒＯ2を化学量論的組成となる範囲で、ターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となる酸素供給量範囲で形成する技術が開示されている。【０００７】
また、特許文献３では、スパッタターゲットとしてＨｆＯ2およびＹ2Ｏ3のセラミックターゲットを用いて、ＨｆＯ2に金属元素としてイットリウム（Ｙ）と窒素とをドーピングした誘電体膜が示されている。特許文献３によると、単斜晶のＨｆＯ2に上述のＹといった原子半径が大きい元素を添加することにより、立方晶の凝集エネルギーが減少して安定化するため、ＨｆＯ2の結晶系が単斜晶から正方晶、立方晶へと変化すると記載されている。その結果、ＨｆＹＯからなる誘電体膜で比誘電率７０の高誘電率膜が得られると記載されている。さらに、単斜晶のＨｆＯ2における酸素を窒素で置換していくと、窒素量が増えるにしたがって、単斜晶から、正方晶、菱面体晶、立方晶への結晶系が変化すると示されている。【０００８】
特許文献４では、ＺｒxＳｉ(1-x)Ｏ(2-y)（０．８１≦ｘ≦０．９９、０．０４≦ｙ≦０．２５）からなる誘電体膜に関して、ＺｒおよびＳｉのターゲットを用い、アルゴンおよび酸素の混合雰囲気におけるスパッタ法によりアモルファス膜を形成し、その後、酸素を含む雰囲気下においてアモルファス膜に７５０℃以上のアニール処理を施すことにより、正方晶を有する誘電体膜が形成されると記載されている。【０００９】
非特許文献１では、ＲＦスパッタ法により形成したＨｆＯ2の表面にＴｉＮを積層した誘電体膜が示されている。文献３によるとＨｆＯ2にＴｉＮを積層した状態で結晶化させることにより立方結晶相を有するＨｆＯ2が形成され、比誘電率値５０の誘電体膜が得られると記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−２１４３０４号公報
【特許文献２】特許第３７４８２１８号公報
【特許文献３】特許第３９８１０９４号公報
【特許文献４】特開２００７−２９９８７８号公報
【非特許文献】
【００１１】
【非特許文献１】Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  ｔｅｃｈｎｏｌｏｇｙ  ｄｉｇｅｓｔ  ｏｆ  ｔｅｃｈｎｉｃａｌ  ｐａｐｅｒｓ．２００８，ｐ．１５２
【発明の概要】
【００１２】
しかしながら、上述の技術にはそれぞれ以下のような課題が存在する。
特許文献１に記載のＺｒＯ2にＡｌを５〜３０％の範囲で含有させる技術では、非晶質構造で比誘電率が２５〜２８と高い値が得られるが、結晶構造を有するＺｒＯ2の比誘電率値３０よりも低下してしまうという課題が生じる。
【００１３】
特許文献２に記載の電子サイクロトロン共鳴を利用してＺｒＯ2を形成する技術では、６６０℃〜６８０℃のアニール処理で得られるＺｒＯ2の比誘電率値は１２であり、特許文献１記載されている誘電体膜と比較して比誘電率値が非常に低いという課題がある。また、ＺｒＯ2の結晶構造については何も述べられていないという課題がある。
【００１４】
特許文献３に記載のＨｆＹＯ膜を形成する技術は、比誘電率値７０と高誘電率膜が得られる点で効果的である。しかしながら、スパッタターゲットとしてＨｆＯ2およびＹ2Ｏ3の金属酸化物からなるセラミックターゲットを用いたスパッタ法はスパッタ率が低下するため誘電体膜の堆積速度が極めて遅くなるという課題がある。
【００１５】
特許文献４に記載の、ＺｒxＳｉ(1-x)Ｏ(2-y)（０．８１≦ｘ≦０．９９、０．０４≦ｙ≦０．２５）からなる正方結晶構造を有する誘電体膜を形成する技術は、得られる誘電体膜の比誘電率値が２０〜２６と特許文献１に記載されているＺｒＯ2と比較して低いという課題がある。
【００１６】
非特許文献１に記載の、ＲＦスパッタ法により形成したＨｆＯ2の表面にＴｉＮを積層した状態で結晶化し立方晶を有するＨｆＯ2を形成する技術は、比誘電率値５０と高誘電率膜が得られる点で効果的である。しかしながら、スパッタターゲットとしてＨｆＯ2金属酸化物からなるセラミックターゲットを用いたスパッタ法はスパッタ率が低下するため誘電体膜の堆積速度が極めて遅くなるという課題がある。また、高誘電率を得るには、ＨｆＯ2膜上にＴｉＮを積層しアニール処理を施す必要があり、アニール工程におけるＨｆＯ2とＴｉＮとの界面反応による酸化による膜質低下が懸念される。更には、７００℃〜８００℃のアニール処理では比誘電率５０の値が得られるが、８００℃以上のアニール処理で比誘電率が３０以下に減少することが示されている。従って、ＴｉＮとＨｆＯ2との積層膜により形成した立方晶のＨｆＯ2においても１０００℃のアニール処理に対する耐熱性がないという課題がある。
【００１７】
本発明は、上記従来の課題に対してなされたものであり、上述した課題を改善し、スパッタ率の低下による堆積速度の減少を低減し、高い比誘電率を有し、１０００℃のアニール処理に対する耐熱性と膜表面の平坦性とに優れた誘電体膜を形成する製造方法を提供することを目的としている。
【００１８】
本発明者らは、上記課題を解決すべく鋭意検討した結果、特定の組成を有し、非晶質構造を有する金属酸窒化物を形成し、更にアニール処理を施すことにより、比誘電率が高く、１０００℃の高温耐熱性を有し、かつ平坦性に優れた誘電体膜が得られることを見出し、本発明を完成するに至った。
【００１９】
本発明の第１の態様は、基板上に、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜の形成方法であって、Ａ元素とＢ元素とＮのモル比率Ｂ／（Ａ＋Ｂ＋Ｎ）が０．０１５≦（Ｂ／（Ａ＋Ｂ＋Ｎ））≦０．０９５であり、かつＮ／（Ａ＋Ｂ＋Ｎ）が０．０４５≦（Ｎ／（Ａ＋Ｂ＋Ｎ））であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の間で表され、非晶質構造を有する金属酸窒化物を形成する工程と、該非晶質構造を有する金属窒化物に７００℃以上のアニール処理を施し、立方晶の混入割合が８０％以上の結晶相を含む金属酸窒化物を形成する工程と、を備えたことを特徴とする。
【００２０】
本発明の第２の態様は、少なくとも表面が半導体層を含む基板と、前記基板上に形成されたゲート電極と、前記基板と前記ゲート電極の間に順次積層された積層型ゲート絶縁膜を有する不揮発性半導体装置の製造方法であって、前記積層型ゲート絶縁膜を構成する絶縁膜の少なくとも一層を、上記第１の態様に記載の方法により形成することを特徴とする。
【００２１】
本発明の第３の態様は、少なくとも表面が半導体層を含む基板と、前記基板上に形成されたゲート電極と、前記基板と前記ゲート電極の間に絶縁膜と浮遊電極と絶縁膜とが順次積層された構造を有する不揮発性半導体装置の製造方法であって、前記ゲート電極と前記浮遊電極との間に形成される絶縁膜の少なくとも一部を、上記第１の態様に記載の方法により形成することを特徴とする。
【００２２】
本発明の第４の態様は、少なくとも表面が半導体層を含む基板上に、ソース領域と、ドレイン領域と、絶縁膜を介して形成されてゲート電極と、
を有する半導体装置の製造方法であって、前記絶縁膜を、上記第１の態様に記載の方法により形成することを特徴とする。
【００２３】
本発明の第５の態様は、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜であって、Ａ元素とＢ元素とＮのモル比率Ｂ／（Ａ＋Ｂ＋Ｎ）が０．０１５≦（Ｂ／（Ａ＋Ｂ＋Ｎ））≦０．０９５であり、かつＮ／（Ａ＋Ｂ＋Ｎ）が０．０４５≦（Ｎ／（Ａ＋Ｂ＋Ｎ））であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０であることを特徴とする。
【００２４】
本発明の第６の態様は、コンピュータに、高誘電体膜を含むＭＩＳキャパシタの、該高誘電体膜の形成方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって、前記形成方法は、ＨｆもしくはＨｆとＺｒを含有する金属ターゲット及びＡｌの金属ターゲットを用いた物理蒸着により、シリコン酸化膜を有するシリコン基板上に、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜を堆積する工程であって、Ａ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の範囲になるように酸素供給量を設定し、前記誘電体膜を堆積する第１の工程と、前記誘電体膜上に、金属ターゲットを用いた物理蒸着により、ＴｉＮ膜、Ｔｉ、ＴａＮ、Ｗ、Ｐｔ、Ｒｕ、Ａｌ、Ｓｉ、のうちから選択される膜を堆積する第２の工程と、前記第１の工程又は前記２の工程の後、アニール処理を行い前記誘電体膜を結晶化させる第３の工程とを有することを特徴とする。
【００２５】
本発明の第７の態様は、コンピュータに、高誘電体膜を含むＭＯＳＦＥＴの形成方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって、前記形成方法は、ＳＴＩにより、シリコン基板上に、素子分離領域を形成する第１の工程と、前記素子分離されたシリコン基板上に熱酸化法により、シリコン酸化膜を形成する第２の工程と、前記シリコン酸化膜上に、Ｈｆ及びＡｌの金属ターゲットを用いた物理蒸着により、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜を堆積する工程であって、Ａ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の範囲になるように酸素供給量を設定し、前記誘電体膜を堆積する第３の工程と、前記誘電体膜上にゲート電極膜を形成する第４の工程と、リソグラフィーとＲＩＥを用いて、前記ゲート電極膜を加工する第５の工程と、イオン注入を行い、前記加工されたゲート電極膜をマスクとして、エクステンション領域を形成する第６の工程と、前記エクステンション領域が形成されたシリコン基板上に、シリコン窒化膜とシリコン酸化膜とを堆積する第７の工程と、前記堆積されたシリコン窒化膜とシリコン酸化膜とをエッチバックすることにより、ゲート側壁を形成する第８の工程と、イオン注入を行い、前記エクステンション領域の下にソース・ドレイン領域を形成する第９の工程とを有することを特徴とする。
【００２６】
本発明の第８の態様は、コンピュータに、高誘電体膜を含む不揮発メモリ素子又はＦＧ型不揮発性半導体素子の形成方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって、前記形成方法は、ＳＴＩにより、シリコン基板上に、素子分離領域を形成する第１の工程と、前記素子分離されたシリコン基板上に熱酸化法により、第１の絶縁膜を形成する第２の工程と、前記第１の絶縁膜上に、ＬＰＣＶＤにより、第２の絶縁膜を形成する第３の工程と、前記第２の絶縁膜上に、MOＣＶＤ、ＡＬＤ、ＰＶＤのいずれかを使用して、第３の絶縁膜を形成する第４の工程と、前記第３の絶縁膜上に、Ｈｆ及びＡｌの金属ターゲットを用いた物理蒸着により、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む、第４の絶縁膜である高誘電体膜を堆積する工程であって、Ａ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の範囲になるように酸素供給量を設定し、前記第４の絶縁膜である高誘電体膜を形成する第５の工程と、前記第４の絶縁膜上に、MOCVD、ALD、PVDのいずれかを用いて、第５の絶縁膜を形成する第６の工程と、前記第５の絶縁膜上に、ゲート電極膜を形成する第７の工程と、リソグラフィー技術及びＲＩＥ技術を用いて、前記ゲート電極膜を加工する第８の工程と、イオン注入を行い、前記加工されたゲート電極膜をマスクとして、エクステンション領域を形成する第９の工程と、前記エクステンション領域が形成されたシリコン基板上に、シリコン窒化膜とシリコン酸化膜とを堆積する第１０の工程と、前記堆積されたシリコン窒化膜とシリコン酸化膜とをエッチバックすることにより、ゲート側壁を形成する第１１の工程と、イオン注入を行い、前記エクステンション領域の下にソース・ドレイン領域を形成する第１２の工程とを有することを特徴とする。
【００２７】
本発明によれば、（１）比誘電率値４０以上の高い値を有し、かつ、（２）１０００℃の高温アニールに対する耐熱性を有し、（３）平坦性に優れた誘電体膜が得られる。従って、本発明の誘電体膜の製造方法を、高温アニール処理工程を有するＣＭＯＳトランジスタ素子のゲート絶縁膜の製造方法、ＭＯＮＯＳ型不揮発性半導体素子のブロッキング絶縁膜の製造方法、ＦＧ型不揮発性半導体素子の浮遊電極とゲート電極間の絶縁膜の製造方法に適用した場合であっても、高誘電率化による酸化膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ）の薄膜化が可能である。
【図面の簡単な説明】
【００２８】
【図１】本発明により誘電体膜を形成したＭＩＳキャパシタの断面図である。
【図２】非晶質構造を有する金属酸窒化物膜の形成工程に用いられる処理装置の一例の概略を示した図である。
【図３】ＨｆＡｌＯＮ膜の組成ＸのＡｌターゲットパワー依存性を示した図である。
【図４】図１のＭＩＳキャパシタのＥＯＴと物理膜厚の関係を示した図である。
【図５】図１のＭＩＳキャパシタの比誘電率と誘電体膜組成の関係を示した図である。
【図６】図１のＭＩＳキャパシタのＥＯＴと物理膜厚のアニール温度依存性を示した図である。
【図７】図１のＭＩＳキャパシタの比誘電率と誘電体膜組成の関係を示した図である。
【図８】図１のＭＩＳキャパシタの比誘電率と誘電体膜組成の関係を示した図である。
【図９】誘電体膜のＸＲＤスペクトルとアニール温度の関係を示した図である。
【図１０】誘電体膜のＸＲＤスペクトルを示した図である。
【図１１】誘電体膜のＸＲＤスペクトルにおける［２２０］／［１１１］のピーク強度比の関係を示した図である。
【図１２】誘電体膜のＡＦＭ像を示した図である。
【図１３】誘電体膜の表面平坦性と誘電体膜組成の関係を示した図である。
【図１４】誘電体膜の含有酸素のモル比率と堆積工程における酸素供給量の関係を示した図である。
【図１５】誘電体膜の断面ＴＥＭ像を示した図である。
【図１６】誘電体膜のＸＲＤスペクトルを示した図である。
【図１７】誘電体膜の堆積工程における堆積速度と酸素供給量の関係を示した図である。
【図１８】実施例１のＭＩＳキャパシタの断面図を示す図である。
【図１９】実施例２の半導体装置の製造方法の工程を示す図である。
【図２０】実施例３の半導体装置の製造方法の工程を示す図である。
【図２１】実施例４の半導体装置の断面図を示す図である。
【図２２】実施例１から実施例４を実施するための、制御機構を示す模式図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態を図面に基づき詳細に説明する。
【００３０】
本発明で形成された誘電体膜について、表面にシリコン酸化膜を有するシリコン基板上に、誘電体膜として、Ａ元素がＨｆ、Ｂ元素がＡｌであるＨｆＡｌＯＮ膜を形成したＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタを例に取り説明する。
【００３１】
図１に示すように、表面に膜厚３ｎｍ〜５ｎｍの範囲のシリコン酸化膜２を有するシリコン基板１に、非晶質構造を有するＨｆＡｌＯＮ膜３を堆積した。
【００３２】
図２に、非晶質構造を有するＨｆＡｌＯＮ膜の形成工程に用いられる処理装置の一例の概略を示す。
【００３３】
成膜処理室１００はヒータ１０１によって所定の温度に加熱できるようになっている。被処理基板１０２は、基板支持台１０３に組み込まれた、サセプタ１０４を介して、ヒータ１０５によって所定の温度に加熱できるようになっている。基板支持台１０３は、膜厚の均一性の観点から所定の回転数で回転できることが好ましい。成膜処理室１００内には、ターゲット１０６、１２６が、被処理基板１０２を望む位置に設置されている。
【００３４】
ターゲット１０６、１２６は、Ｃｕ等の金属から出来ているバックプレート１０７、１２７を介してターゲットホルダー１０８、１２８に設置されている。なお、ターゲット１０６、１２６とバックプレート１０７、１２７とを組み合わせたターゲット組立体の外形を１つの部品としてターゲット材料で作成し、これをターゲットとして取り付けても構わない。つまり、ターゲットがターゲットホルダーに設置された構成でも構わない。
【００３５】
Ｃｕ等の金属製のターゲットホルダー１０８、１２８には、スパッタ放電用電力を印加する直流電源１１０、１３０が接続されており、絶縁体１０９、１２９により接地電位の成膜処理室１００の壁から絶縁されている。
【００３６】
スパッタ面から見たターゲット１０６、１２６の背後には、マグネトロンスパッタリングを実現するためのマグネット１１１、１３１が配設されている。マグネット１１１、１３１は、マグネットホルダー１１２、１３２に保持され、図示しないマグネットホルダー回転機構により回転可能となっている。ターゲットのエロージョンを均一にするため、放電中には、このマグネット１１１、１３１は回転している。
【００３７】
ターゲット１０６、１２６は、基板１０２に対して斜め上方のオフセット位置に設置されている。すなわち、ターゲット１０６、１２６のスパッタ面の中心点は、基板１０２の中心点の法線に対して所定の寸法ずれた位置にある。
【００３８】
ターゲット１０６、１２６と処理基板１０２の間には、遮蔽板１１６が設置され、電力が供給されたターゲット１０６、１２６から放出されるスパッタ粒子による処理基板１０２上への成膜を制御している。
【００３９】
本実施形態では、ターゲットは、Ｈｆの金属ターゲット１０６とＡｌの金属ターゲット１２６とを用いる。誘電体膜３の堆積は、金属ターゲット１０６、１２６に、それぞれ直流電源１１０、１３０より、ターゲットホルダー１０８、１２８およびバックプレート１０７、１２７を介して電力を供給することにより実施される。この際、不活性ガスが、不活性ガス源２０１から、バルブ２０２、２２２、マスフローコントローラ２０３、２２３、バルブ２０４、２２４を介してターゲット付近から処理室１００に導入される。また、酸素からなる反応性ガスは、酸素ガス源２０５から、バルブ２０６、マスフローコントローラ２０７、バルブ２０８を介して処理室１００内の基板付近に導入される。また、窒素からなる反応性ガスは、窒素ガス源２０９から、バルブ２１０、マスフローコントローラ２１１、バルブ２１２を介して処理室１００内の基板付近に導入される。導入された不活性ガスおよび反応性ガスは、コンダクタンスバルブ１１７を介して、排気ポンプ１１８によって排気される。
【００４０】
基板温度３０℃、Ｈｆのターゲットパワーを６００Ｗ、Ａｌのターゲットパワーを０Ｗ〜３００Ｗの範囲に設定し、不活性ガスとしてＡｒを用い、Ａｒの供給量を６０ｓｃｃｍとして、反応性ガスである窒素の供給量を１．５ｓｃｃｍ〜５ｓｃｃｍの範囲、酸素の供給量を０ｓｃｃｍ〜４０ｓｃｃｍの範囲で成膜を行った。
【００４１】
このとき、ＨｆＡｌＯＮ膜のモル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）は、Ａｌのターゲットに投入するパワーにより調節した。図３に、ＨｆＡｌＯＮ膜のモル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）のＡｌターゲットパワー依存性を示す。組成は、ＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ；光電子分光法）による分析により評価した。このように、Ａｌのターゲットパワーを調節することにより、モル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）を０から０．２０の範囲に制御できることが確認できる。また、モル比率Ｏ／Ａを、酸素供給量により調節した。また、モル比率Ｎ／（Ｈｆ＋Ａｌ＋Ｎ）を窒素供給量により調節した。
【００４２】
上述の形成工程を用いて、ＨｆＡｌＯＮ膜、Ａｌを含まないＨｆＯＮ膜、Ｎを含まないＨｆＡｌＯ膜、ＮとＡｌを含まないＨｆＯ2膜を膜厚５ｎｍ〜２５ｎｍの範囲で成膜した。
【００４３】
次に、成膜したＨｆＡｌＯＮ膜、ＨｆＯＮ膜、ＨｆＡｌＯ膜、ＨｆＯ2膜を窒素雰囲気中６００℃〜１０００℃の範囲でアニール処理を施すことにより結晶化させ、誘電体膜３とした。
【００４４】
次に、誘電体膜３上にスパッタリング法により膜厚１０ｎｍのＴｉＮ膜４を堆積させた。尚、誘電体膜３上にＴｉＮ膜４を堆積させた後、アニール処理を施し結晶化させても良い。
【００４５】
次に、リソグラフィー技術とＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）技術を用いてＴｉＮ膜４を所望の大きさに加工し、ＭＩＳキャパシタ構造を形成した。ここで、シリコン基板１を下部電極、ＴｉＮ膜４を上部電極として電気特性の評価を行った。
【００４６】
図４に、ＨｆＡｌＯＮ膜のモル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）を変化させたサンプルと、ＨｆＡｌＯ膜のモル比率Ａｌ／（Ｈｆ＋Ａｌ）を変化させたサンプルと、ＨｆＯＮ膜を形成したサンプルとのついての酸化膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ）と物理膜厚との関係を示す。このとき、ＨｆＡｌＯＮ膜のＯ／Ｈｆは１．９、Ｎ／（Ｈｆ＋Ａｌ＋Ｎ）は０．０８になるように成膜している。また、全てのサンプルは１０００℃のアニール処理により結晶化させている。
【００４７】
ここで、酸化膜換算膜厚（ＥＯＴ）について説明する。絶縁膜の種類によらず、絶縁膜材料がシリコン酸化膜であると仮定して、容量から逆算して得られる絶縁膜の電気的な膜厚を酸化膜換算膜厚という。即ち、絶縁膜の比誘電率をεh、シリコン酸化膜の比誘電率をεoとし、絶縁膜の厚さをｄhとしたとき、酸化膜換算膜厚ｄeは、下記式（１）で表される。
ｄe＝ｄh×（εo／εh）・・・（１）
【００４８】
上記式（１）は、絶縁膜に、シリコン酸化膜の比誘電率εoに比べて大きな誘電率εhをもった材料を用いた場合には、酸化膜換算膜厚ｄeは、この絶縁膜の膜厚ｄhよりも薄いシリコン酸化膜と同等になることを示している。なお、シリコン酸化膜の比誘電率εoは３．９程度である。そのため、例えば、εh＝３９の高誘電率材料からなる膜は、その物理膜厚ｄhを１５ｎｍとしても、酸化膜換算膜厚（電気膜厚）ｄeが１．５ｎｍになり、絶縁膜の容量値を膜厚が１．５ｎｍのシリコン酸化膜と同等に保ちつつ、リーク電流を著しく低減することができる。
【００４９】
図４より、物理膜厚１１ｎｍのＨｆＡｌＯＮ膜のＥＯＴは４．６ｎｍであり、同一の物理膜厚を有するＨｆＡｌＯ膜（ＥＯＴ＝５．５ｎｍ）およびＨｆＯＮ膜（ＥＯＴ＝５．３ｎｍ）と比較してＥＯＴの薄膜化が実現できていることが確認できる。
【００５０】
図５に、図４より得られたＥＯＴと物理膜厚の傾きとから導出される比誘電率の値を示す。図中のＸは、モル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）およびモル比率Ａｌ／（Ｈｆ＋Ａｌ）を表している。図５より、ＨｆＡｌＯＮ膜の比誘電率は４８と、ＨｆＡｌＯ膜およびＨｆＯＮ膜の比誘電率値の１５〜３５よりも顕著に大きいことが明らかになった。
【００５１】
次に、図６にモル比率Ａｌ／（Ｈｆ＋Ａｌ）が０．０３であるＨｆＡｌＯ膜のＥＯＴと物理膜厚とのアニール温度依存性を示す。図６より、１０００℃のアニール処理を施したＨｆＡｌＯ膜は８５０℃のアニール処理を施したＨｆＡｌＯ膜に対して比誘電率値の減少によるＥＯＴの増加が確認できる。この結果は、Ｎを含まないＨｆＡｌＯ膜は１０００℃のアニール処理に対する耐熱性が無いことを示しており、Ｎを含有することにより１０００℃の高温アニール処理に対する耐熱性が得られることが明らかになった。
【００５２】
図７に１０００℃のアニール処理により結晶化させたＨｆＡｌＯＮ膜の比誘電率とモル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）の関係を示す。図７より、モル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）が０．０１５から０．０９５の範囲において比誘電率が４０以上の値が得られていることが確認できる。従って、ＨｆＡｌＯＮ膜のモル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）は、０．０１５から０．０９５の範囲を有することが必要であり、顕著なＥＯＴの薄膜効果が得られる０．０２から０．０７の範囲を有することが好ましい。
【００５３】
図８に１０００℃のアニール処理により結晶化させたＨｆＡｌＯＮ膜（Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）＝０．０２）の比誘電率とモル比率Ｎ／（Ｈｆ＋Ａｌ＋Ｎ）との関係を示す。図８より、モル比率Ｎ／（Ｈｆ＋Ａｌ＋Ｎ）が０．０４５以上の領域において比誘電率が４０以上の値が得られていることが確認できる。モル比率Ｎ／（Ｈｆ＋Ａｌ＋Ｎ）が０．０４５より小さいと耐熱性が低下し１０００℃のアニール処理により比誘電率が低下する。
【００５４】
次に、図９にモル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）が０．０３、モル比率Ｎ／（Ｈｆ＋Ａｌ＋Ｎ）が０．０８であるＨｆＡｌＯＮ膜のＸ線回折スペクトルのアニール温度依存性を示す。図９より、ＨｆＡｌＯ膜はａｓ−ｄｅｐｏｓｉｔｅｄ状態から６００℃のアニール温度の範囲では非晶質構造を有し、７００℃以上のアニール温度により結晶化していることが確認できる。また、スペクトルの２θ＝３０°、５０°、６０°付近において立方晶と正方晶の結晶方位を表す［１１１］、［２２０］、［３１１］のピークが確認できる。ＸＲＤスペクトルにおいて立方晶と正方晶の混入割合を評価した結果、立方晶の混入割合が８０％以上であることを確認した。従って、本発明の誘電体膜は、立方晶を主体とする結晶相を有しており、立方晶が８０％以上含まれていれば充分にその効果を発揮できる。
【００５５】
次に、１０００℃のアニール処理により結晶化させたＨｆＡｌＯＮ膜（モル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）＝０．０３、モル比率Ｎ／（Ｈｆ＋Ａｌ＋Ｎ）＝０．０８）と、ＨｆＡｌＯ膜（モル比率Ａｌ／（Ｈｆ＋Ａｌ）＝０．０３）の結晶構造をＸ線回折法により評価した。図１０に、それぞれのＸ線回折スペクトルを示す。図１０より、ＨｆＡｌＯＮ膜とＨｆＡｌＯ膜は、ともに立方晶を主体とする結晶構造を有していることがわかる。このことから、ＡｌおよびＮを含有させたＨｆＡｌＯＮ膜における高誘電率化と耐熱性の向上は、上述した文献に示されるような結晶系の変化によるものでないことを示している。図１１に、図１０のＨｆＡｌＯＮ膜およびＨｆＡｌＯ膜のＸ線回折スペクトルにおける［２２０］のピーク強度と［１１１］のピーク強度との比率を比較した結果を示す。図１１より、ＨｆＡｌＯＮ膜の［２２０］／［１１１］のピーク強度比はＨｆＡｌＯ膜のピーク強度比よりも大きくなっていることがわかる。従って、ＡｌおよびＮを含有させたＨｆＡｌＯＮ膜における高誘電率化と耐熱性の向上は結晶相における配向性に関連していると考えられる。
【００５６】
次に、図１２にアニール処理により結晶化させたＨｆＯ2とＨｆＡｌＯＮ膜（モル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）＝０．０２５、モル比率Ｎ／（Ｈｆ＋Ａｌ＋Ｎ）＝０．０８）との表面平坦性をＡＦＭにより評価した結果を示す。図中のＲＭＳ（ｒｏｏｔ−ｍｅａｎ−ｓｑｕａｒｅ）は誘電体膜表面の二乗平均粗さを示している。図１２より、ＨｆＡｌＯＮ膜は、ＨｆＯ2膜と比較してＲＭＳの値が小さく平坦性に優れていることが確認できる。
【００５７】
図１３にＨｆＯ2膜、ＨｆＯＮ膜およびモル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）を変化させたＨｆＡｌＯＮ膜（モル比率Ｎ／（Ｈｆ＋Ａｌ＋Ｎ＝０．０８）におけるＡＦＭにより測定したＲＭＳとモル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）との関係示す。図１３より、ＨｆＯ2膜にＮを含有させることにより、ＲＭＳの値は小さくなり、ＮとＡｌを含有させることにより、更にＲＭＳの値が小さくなることがわかる。特に、モル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）が０．０２５から０．０８の範囲においてＲＭＳの値が小さく、平坦性に優れた誘電体膜が形成されることが確認できる。
【００５８】
次に、図１４に堆積したＨｆＯ2膜のモル比率Ｏ／Ｈｆと堆積時の酸素流量との関係を示す。酸素のモル比率はＸＰＳにより測定した。図１４より、酸素流量が２０ｓｃｃｍ以上の領域において酸素は化学量論的比となるモル比率２．０を有することを確認した。
【００５９】
次に、図１４における酸素流量が１８ｓｃｃｍ（点Ａ）と酸素流量が６０ｓｃｃｍ（点Ｂ）とにおいて形成したＨｆＯ2からなる金属酸化物膜の断面ＴＥＭ像を図１５に示す。図１５より、Ａの条件で得られたＨｆＯ2は非晶質であり、かつ優れた表面平坦性を有していることがわかる。一方、Ｂの条件で得られたＨｆＯ2は結晶化しており、かつ平坦性が大幅に悪化していることが確認できる。
【００６０】
図１６にＡおよびＢの条件で形成したＨｆＯ2のＸ線回折スペクトルを示す。また、Ａの条件で形成したＨｆＯ2を６００℃のアニール処理を施した場合のＸ線回折スペクトルを図中に示す。図中のＭは単斜晶（Ｍｏｎｏｃｌｉｎｉｃ）特有のピークを示している。図１６より、Ａの条件で得られたＨｆＯ2はａｓ−ｄｅｐｏｓｉｔｅｄ状態では非晶質であり、６００℃のアニール処理を施すことで立方晶を主体とする結晶相に結晶化することがわかる。一方、Ｂの条件で得られたＨｆＯ2の結晶相は単斜晶であることが確認できる。それぞれの比誘電率値（ｋ）を測定した結果、Ａの条件のＨｆＯ2はｋ＝２８、Ｂの条件のＨｆＯ2はｋ＝１７であることを確認した。また、図１４における酸素流量が誘電体膜のモル比率Ｏ／Ｈｆが１．０となる条件（条件Ｃ）で形成し、電気特性を評価したところ、リーク電流値が大きくなることを確認した。従って、本発明における高い比誘電率を有する立方晶を主体とする結晶相を得るには、膜中のモル比率Ｏ／Ｈｆが１．０＜Ｏ／Ｈｆ＜２．０の範囲に設定し、非晶質状態で形成し、その後、アニール処理により立方晶に結晶化させることが重要であることが示される。
【００６１】
尚、ここではＡｌおよびＮを含有しないＨｆＯ2膜の堆積条件とモル比率Ｏ／Ｈｆおよび堆積速度との関係について述べた。しかしながら、ＡｌおよびＮを含有させたＨｆＡｌＯＮ膜の堆積条件においてもモル比率Ｏ／Ｈｆが１．０＜Ｏ／Ｈｆ＜２．０の範囲になるように酸素流量を設定することで非晶質状態のＨｆＡｌＯＮ膜を形成し、その後、アニール処理により立方晶を主体とする結晶構造に結晶化させることで高誘電率膜が得られることを確認した。
【００６２】
次に、図１７にＨｆＡｌＯＮ膜の堆積速度の酸素流量依存性を示す。図１７より、酸素流量が２０ｓｃｃｍ以上の領域では堆積速度が２ｎｍ／ｍｉｎ以下であるのに対して、２０ｓｃｃｍより低い領域では、１０ｎｍ／ｍｉｎ以上と大幅に堆積速度が増加することが確認できる。これは酸素の供給量が２０ｓｃｃｍになると金属ターゲット表面が酸化され、スパッタ率が低下するためである。従って、酸素流量が２０ｓｃｃｍとなるモル比率Ｏ／Ｈｆが、１．０＜Ｏ／Ｈｆ＜２．０である場合においては、本発明における誘電体膜の形成は、堆積速度の低下を招くことなく実現できることを示している。
【００６３】
次に、形成された誘電体膜の膜厚の面内均一性と成膜中における真空容器内の圧力との関係を調査した。その結果、真空容器内の圧力が１×１０-1Ｐａ以下の領域において、±１％以下の均一性が得られることを確認した。
【００６４】
また、上述した実施形態においては誘電体膜としＡ元素がＨｆであるＨｆＡｌＯＮ膜を用いた場合について説明したが、Ａ元素としてＨｆにＺｒを含有させたＨｆＺｒＡｌＯＮ膜においても同様の効果を有することを確認した。
【００６５】
以上より、比誘電率値が４０以上であり、１０００℃の高温アニールに対する耐熱性を有し、かつ優れた表面平坦性を有する誘電体膜を製造するには、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物において、Ａ元素とＢ元素とＮとのモル比率Ｂ／（Ａ＋Ｂ＋Ｎ）が０．０１５≦（Ｂ／（Ａ＋Ｂ＋Ｎ））≦０．０９５であり、かつＮ／（Ａ＋Ｂ＋Ｎ）が０．０４５≦（Ｎ／（Ａ＋Ｂ＋Ｎ））であり、かつＯ／Ａが１．０＜（Ｏ／Ａ）＜２．０の間で表される範囲にし、非晶質構造を有するように形成すること、更に、該非晶質構造を有する金属酸窒化物に対して７００℃以上のアニール処理を施し、立方晶を主体とする結晶相を含む誘電体膜にすることが必要である。
【００６６】
また、非晶質構造を有する金属酸窒化物を形成する工程が、真空容器内で、酸素と窒素との混合ガスからなる反応性ガスおよび不活性ガスの混合雰囲気下において、前記金属酸窒化物層を構成する金属ターゲットをマグネトロンスパッタする工程であり、前記反応性ガスの供給量を、前記金属酸窒化物のモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の範囲となるように設定することが好ましい。更に、堆積速度の低下を抑制するため、反応性ガスの供給量を前記金属ターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となる供給量以下に設定することが好ましい。更に、形成される誘電体膜の膜厚均一性を±１％以下にするには、成膜中の真空容器内の圧力を１×１０-1Ｐａ以下に設定することが好ましい。
【００６７】
尚、上記の説明では、シリコン酸化膜上に誘電体膜を形成した場合について述べたが、これらに限定されるものではなく、ＭＯＮＯＳ型不揮発メモリにおけるブロッキング膜、ＦＧ型不揮発メモリ素子における浮遊電極とゲート電極間の絶縁膜、ＭＯＳトランジスタの一部に、本発明の方法を適用することで、十分にその効果を得ることができる。
【００６８】
即ち、絶縁体膜として誘電体膜を有する半導体装置の製造方法に、本発明の方法を適用することができ、限定ではないが例えば、以下の製造方法が挙げられる。
【００６９】
本発明の一実施形態に係る半導体装置の製造方法は、少なくとも表面が半導体層を含む基板と、前記基板上に形成されたゲート電極と、前記基板と前記ゲート電極の間に順次積層された積層型ゲート絶縁膜を有する不揮発性半導体装置の製造方法であって、前記積層型ゲート絶縁膜を構成する絶縁膜の少なくとも一層を、本発明の方法により形成する。
【００７０】
また、本発明の他の実施形態に係る半導体装置の製造方法は、少なくとも表面が半導体層を含む基板と、前記基板上に形成されたゲート電極と、前記基板と前記ゲート電極の間に絶縁膜と浮遊電極と絶縁膜が順次積層された構造を有する不揮発性半導体装置であって、前記ゲート電極と前記浮遊電極との間に形成される絶縁膜の少なくとも一部を、本発明の方法により形成する。
【００７１】
さらに、本発明の他の実施形態に係る半導体装置の製造方法は、少なくとも表面が半導体層を含む基板上に、ソース領域と、ドレイン領域と、絶縁膜を介して形成されてゲート電極と、を有する半導体装置の製造方法であって、前記絶縁膜を、本発明の方法により形成する。
【００７２】
本発明では、該高誘電体膜を製造する際に、Ｈｆ（ハフニウム）もしくはＨｆおよびＺｒ（ジルコニウム）の混合物からなるＡ元素と、ＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜が、Ａ元素とＢ元素とＮのモル比率、およびＡ元素とＯとのモル比率がそれぞれ上述の特定範囲内にあり、非晶質構造となるように形成し、該非晶質構造を有する金属酸窒化物を７００℃以上のアニール処理することが重要である。従って、ＭＩＳキャパシタや半導体装置といった高誘電体膜を備えるいずれの装置においても、該高誘電体膜を形成する際に、上記本発明の方法を適用することができるのである。
【００７３】
（実施例）  
＜実施例１（コスパッタによる実施例）＞  
本発明の第１の実施例を、図面を参照しながら詳細に説明する。
図１８は、本発明の方法により形成された誘電体膜を有するＭＩＳキャパシタを示した図である。図２に示すような本実施例に係る基板処理装置は、表面に膜厚３ｎｍ〜５ｎｍのシリコン酸化膜３０２を有するシリコン基板３０１に、スパッタリング法により非晶質構造を有するＨｆＡｌＯＮ膜３０３を堆積した。ターゲット１０６、１２６としては、ＨｆおよびＡｌの金属ターゲットを用い、スパッタガスとしてアルゴンおよび酸素および窒素を用いた。
【００７４】
基板温度は２７℃〜６００℃、ターゲットパワーは５０Ｗ〜１０００Ｗ、スパッタガス圧は０．０２Ｐａ〜０．１Ｐａ、Ａｒガス流量は１ｓｃｃｍ〜２００ｓｃｃｍ、酸素ガス流量は１ｓｃｃｍ〜１００ｓｃｃｍ、窒素ガス流量は１ｓｃｃｍ〜５０ｓｃｃｍ、の範囲内で適宜決定することができる。
【００７５】
ここでは、本実施例に係る基板処理装置は、ヒータ１０５を制御して基板温度を３０℃に設定し、直流電源１１０を制御してＨｆのターゲットパワーを６００Ｗに設定し、直流電源１３０を制御してＡｌのターゲットパワーを５０Ｗ〜５００Ｗに設定し、排気ポンプ１１８等を制御してスパッタガス圧を０．０３Ｐａに設定し、マスフローコントローラ２３０を制御してＡｒガス流量を２５ｓｃｃｍに設定し、マスフローコントローラ２０７２１１を制御して窒素ガス流量を０〜２０ｓｃｃｍに設定して成膜を行った。また、本実施例に係る基板処理装置は、非晶質構造を有するＨｆＡｌＯＮ膜を堆積させるため、マスフローコントローラ２０７を制御して、図１４に示されるモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の範囲になるように酸素供給量を設定した。
【００７６】
上述の形成工程を用いてＡｌモル比率０．０１５≦Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）≦０．０９５の範囲、Ｎモル比率０．０４５≦Ｎ／（Ｈｆ＋Ａｌ＋Ｎ）の範囲、ＨｆとＯとのモル比率１．０＜Ｏ／Ｈｆ＜２．０のＨｆＡｌＯＮ膜を膜厚５ｎｍ〜２５ｎｍの範囲で成膜した。
【００７７】
次に、ＨｆＡｌＯＮ膜上にスパッタリング法を用いて膜厚１０ｎｍのＴｉＮ膜３０４を堆積させた。ターゲットとしては、Ｔｉの金属ターゲットを用い、スパッタガスとしてはアルゴンおよび窒素を用いた。例えば、本実施例に係る基板処理装置は、成膜処理室１００とは別個の第２の成膜処理室を備えており、該第２の成膜処理室内に、Ｔｉターゲット、およびスパッタガスを第２の成膜処理室内に供給する供給機構を備えている。本実施例に係る基板処理装置は、スパッタ等の、Ｔｉターゲットを用いた物理蒸着を行うための物理蒸着機構を備えている。
【００７８】
基板温度は２７℃〜６００℃、ターゲットパワーは５０Ｗ〜１０００Ｗ、スパッタガス圧は０．０２Ｐａ〜０．１Ｐａ、Ａｒガス流量は１ｓｃｃｍ〜２００ｓｃｃｍ、窒素ガスは１ｓｃｃｍ〜５０ｓｃｃｍの範囲内で、適宜決定することができる。
ここでは、物理蒸着機構を制御し、基板温度３０℃、Ｔｉのターゲットパワー７５０Ｗ、スパッタガス圧０．０３Ｐａ、Ａｒガス流量３０ｓｃｃｍ、窒素ガス流量１０ｓｃｃｍとして成膜を行った。
【００７９】
尚、ここではＴｉＮ膜３０４を堆積したが、Ｔｉ、ＴａＮ、Ｗ、Ｐｔ、Ｒｕ、Ａｌ、Ｓｉも適宜、用いることができる。また、これらからなる群のうちから選択される膜を堆積してもよい。
【００８０】
次に、本実施例に係る基板処理装置は、窒素雰囲気中で７００℃の温度において、２ｍｉｎもしくは１０００℃の温度において１０ｓｅｃのアニール処理を行い、ＨｆＡｌＯＮ膜を結晶化させ、誘電体膜３０３とした。尚、ここではＴｉＮ膜３０４を堆積した後、アニール処理を行ったが、ＴｉＮ膜３０４を堆積する前にアニール処理を行ってもよい。また、ここでは窒素雰囲気中でアニール処理を行ったが、酸素、Ａｒ等の不活性ガスを適宜、用いることができる。また、これらからなる群のうち選択される雰囲気中でアニールしてもよい。すなわち、本実施例に係る基板処理装置は、基板に対してアニール処理を施すためのアニール処理機構を備えている。また、本実施例に係る基板処理装置は、該アニール処理用のチャンバを別途備えることができる。
【００８１】
次に、リソグラフィー技術とＲＩＥ技術を用いてＴｉＮ膜３０４を所望の大きさに加工し、ＭＩＳキャパシタ構造を形成した。
【００８２】
以上のように作製した誘電体膜３０３の比誘電率を評価した。その結果、ＨｆＡｌＯＮ膜のＡｌモル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）が０．０１５以上０．０９５以下の範囲、Ｎモル比率Ｎ／（Ｈｆ＋Ａｌ＋Ｎ）が０．０４５以上で比誘電率が４０以上の値が得られることを確認した。また、７００℃以上のアニール処理を施した誘電体膜３０３のＸ線回折を測定した結果、立方晶を主体とする結晶構造を有していることを確認した。更に、ＡＦＭによる表面平坦性を評価した結果、ＡｌやＮを含有しないＨｆＯ2膜、ＨｆＯＮ膜と比較して表面平坦性に優れていることを確認した。
【００８３】
このように、本実施例によれば、ＨｆＡｌＯＮ（Ａｌモル比率０．０１５≦（Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ））≦０．０９５）、Ｎモル比率０．０４５≦（Ｎ／（Ｈｆ＋Ａｌ＋Ｎ））で表され、非晶質構造を有する金属酸窒化物を形成する工程と、非晶質構造からなる金属酸窒化物に７００℃以上のアニール処理を施し、立方晶を主体とする結晶相を含む金属酸窒化物を形成する工程と、を実施することにより比誘電率値が４０以上であり、かつ１０００℃の高温アニール工程に対する耐熱性を有し、かつ表面平坦性に優れた高誘電率膜が得られることを確認した。
【００８４】
また、本実施例では誘電体膜３０３としてＡ元素としてＨｆとＺｒを含有させたＨｆＺｒＡｌＯＮにおいても同様の効果が得られることを確認した。
【００８５】
また、誘電体膜３０３にＴｉＮ膜３０４を堆積させない構造においても、同様の効果が得られることを確認した。
【００８６】
また、ＴｉＮ膜３０４に代えて、Ｔｉ、ＴａＮ、Ｗ、Ｐｔ、Ｒｕ、Ａｌ、Ｓｉからなる群から選択される一つの材料を用いても、同様の効果が得られることを確認した。
【００８７】
＜実施例２（ゲート絶縁膜に適用した実施例）＞  
本発明の第２の実施例を、図面を参照しながら詳細に説明する。
図１９は、本発明の第２の実施例である半導体装置の製造方法の工程を示した図である。
まず、本実施例に係る基板処理装置は、図１９の工程１に示すようにシリコン基板４０１の表面にＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）技術を用いて素子分離領域４０２を形成した。続いて、本実施例に係る基板処理装置は、素子分離されたシリコン基板４０１表面に熱酸化法により膜厚１．８ｎｍのシリコン酸化膜４０３を形成する。その後、本実施例に係る基板処理装置は、実施例１と同じ方法によりＨｆＡｌＯＮ膜を膜厚１ｎｍ〜１０ｎｍの範囲で形成する。続いて、本実施例に係る基板処理装置は、窒素雰囲気中で１０００℃、１０ｓｅｃのアニール処理を行い、ＨｆＡｌＯＮ膜を結晶化させ、誘電体膜４０４とした。
【００８８】
次に、本実施例に係る基板処理装置は、誘電体膜４０４上に厚さ１５０ｎｍのｐｏｌｙ−Ｓｉ４０５を形成した後、図１９の工程２に示すようにリソグラフィー技術およびＲＩＥ技術を用いてゲート電極に加工し、引き続いてイオン注入を行い、エクステンション領域４０６をゲート電極をマスクとして自己整合的に形成した。
【００８９】
さらに、本実施例に係る基板処理装置は、図１９の工程３に示すように、シリコン窒化膜とシリコン酸化膜とを順次堆積し、その後、エッチバックすることによってゲート側壁４０７を形成した。本実施例に係る基板処理装置は、この状態で再度イオン注入を行い、活性化アニールを経てソース・ドレイン領域４０８を形成した。なお、ＨｆＡｌＯＮ膜の結晶化を活性化アニール工程で実施してもよい。その場合、ＨｆＡｌＯＮ膜を堆積した後の結晶化アニール工程を省くことができる。
【００９０】
作製した半導体装置の電気特性を評価した結果、誘電体膜４０４であるＨｆＡｌＯＮ膜のＡｌモル比率が０．０１５≦（Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）≦０．０９５、Ｎモル比率が０．０４５≦（Ｎ／（Ｈｆ＋Ａｌ＋Ｎ）の範囲で、ＡｌおよびＮを含有しないＨｆＯ2と比較して比誘電率が増加しリーク電流を低減できることを確認した。また、アニール処理を施した誘電体膜４０４のＸ線回折を測定した結果、立方晶を主体とする結晶構造を有していることを確認した。
【００９１】
このように、本実施例によれば、ＭＯＳＦＥＴのゲート絶縁膜の一部に、ＨｆＡｌＯＮ膜を有する半導体装置の製造方法において、本発明の誘電体膜の製造方法を実施することにより、ゲートリーク電流を低減できる半導体装置が得られることができる。また、本実施例では誘電体膜としてＺｒを含有させたＨｆＺｒＡｌＯＮ膜においても同様の効果が得られることを確認した。
【００９２】
＜実施例３（不揮発メモリ素子のブロッキング膜に適用した実施例）＞  
図２０は本発明の第３の実施例に関わる半導体素子の作製工程を示した断面図である。
まず本実施例に係る基板処理装置は、図２０の工程１に示すようにシリコン基板５０１の表面にＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）技術を用いて素子分離領域５０２を形成した。続いて、本実施例に係る基板処理装置は、素子分離されたシリコン基板５０１表面に、第１の絶縁膜５０３としてシリコン酸化膜を熱酸化膜法により３０Å〜１００Å形成する。続いて、本実施例に係る基板処理装置は、第２の絶縁膜５０４としてシリコン窒化膜をＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により３０Å〜１００Å形成する。続いて、本実施例に係る基板処理装置は、第３の絶縁膜５０５として、酸化アルミニウム膜を５Å〜５０Å形成する。酸化アルミニウム膜は、ＭＯＣＶＤ法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いてもよい。続いて、本実施例に係る基板処理装置は、第４の絶縁膜５０６として、実施例１と同じ方法によりＨｆＡｌＯＮ膜を膜厚５ｎｍ〜２０ｎｍの範囲で形成する。続いて、本実施例に係る基板処理装置は、第５の絶縁膜５０７として、酸化アルミニウム膜を５Å〜５０Å形成する。形成方法は、ＭＯＣＶＤ法、ＡＬＤ法、ＰＶＤ法を用いて形成する。
【００９３】
次に、本実施例に係る基板処理装置は、ゲート電極５０８として厚さ１５０ｎｍのｐｏｌｙ−Ｓｉ膜を形成した後、図２０の工程２に示すように、リソグラフィー技術およびＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）技術を用いてゲート電極に加工し、引き続きイオン注入を行い、エクステンション領域５０９をゲート電極をマスクとして自己整合的に形成した。
【００９４】
さらに、本実施例に係る基板処理装置は、図２０の工程３に示すように、シリコン窒化膜とシリコン酸化膜とを順次堆積し、その後エッチバックすることによってゲート側壁５１０を形成した。本実施例に係る基板処理装置は、この状態で再度イオン注入を行い、活性化アニールを経てソース・ドレイン領域５１１を形成した。
【００９５】
作製した半導体装置の電気特性を評価した結果、第４の絶縁膜５０６であるＨｆＡｌＯＮ膜のＡｌモル比率が０．０１５≦（Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）≦０．０９５、Ｎモル比率が０．０４５≦（Ｎ／（Ｈｆ＋Ａｌ＋Ｎ）の範囲で、ＡｌおよびＮを含有しないＨｆＯ2と比較して比誘電率が増加しリーク電流を低減できることを確認した。また、アニール処理を施した第４の絶縁膜５０６のＸ線回折を測定した結果、立方晶を主体とする結晶構造を有していることを確認した。
【００９６】
以上のように、本実施例によれば、ＭＯＮＯＳ型不揮発メモリ素子のブロッキング絶縁膜の一部に、ＨｆＡｌＯＮ膜を有する半導体装置の製造方法において、本発明の誘電体膜の製造方法を実施することにより、ゲートリーク電流を低減できる半導体装置が得られることができる。また、本実施例では誘電体膜としてＺｒを含有させたＨｆＺｒＡｌＯＮ膜においても同様の効果が得られることを確認した。
【００９７】
また、本実施例において、ゲート電極としてｐｏｌｙ−Ｓｉ膜を用いたが、ゲート電極としてＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｐｔ、Ｉｒ、Ｐｔ、Ｔａ、Ｔｉを用いても同様の効果を得ることができた。
【００９８】
また、本実施例においては、第１の絶縁膜５０３、第２の絶縁膜５０４、第３の絶縁膜５０５、第４の絶縁膜５０６、第５の絶縁膜５０７のアニール処理をイオン注入後の活性化アニールにより行っているが、各々の絶縁膜を形成した後に、アニール処理を行ってもよい。
【００９９】
また、本実施例においては、不揮発性半導体メモリ素子のブロッキング層として、第３の絶縁膜５０５と第４の絶縁膜５０６と第５の絶縁膜５０７との積層膜を用いたが、第３の絶縁膜５０５と第４の絶縁膜５０６との積層膜でも同様の効果を得ることができた。
【０１００】
＜実施例４（ＦＧ型不揮発性半導体素子に適用した実施例）＞  
本発明の第４の実施例を、図面を参照しながら詳細に説明する。
図２１は、本発明の第４の実施例である半導体装置の断面図を示した図である。本実施例は、実施例３における半導体素子の第２の絶縁膜５０４をｐｏｌｙ−Ｓｉ６０１からなる層で形成する点で、実施例３と異なる。第２の絶縁膜５０４以降の形成工程は、実施例３と同一である。
【０１０１】
作製した半導体装置の電気特性を評価した結果、第４の絶縁膜であるＨｆＡｌＯＮ膜のＡｌモル比率が０．０１５≦（Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）≦０．０９５、Ｎモル比率が０．０４５≦（Ｎ／（Ｈｆ＋Ａｌ＋Ｎ）の範囲で、ＡｌおよびＮを含有しないＨｆＯ2と比較して比誘電率が増加しリーク電流を低減できることを確認した。また、アニール処理を施した第４の絶縁膜のＸ線回折を測定した結果、立方晶を主体とする結晶構造を有していることを確認した。
【０１０２】
以上のように、本実施例によれば、浮遊電極を有するＦＧ型の不揮発メモリ素子のブロッキング絶縁膜（インターポリ絶縁膜）の一部に、ＨｆＡｌＯＮ膜を有する半導体装置の製造方法において、本発明誘電体膜の製造方法を実施することにより、ゲートリーク電流を低減できる半導体装置が得られることができる。また、本実施例では誘電体膜としてＺｒを含有させたＨｆＺｒＡｌＯＮ膜においても同様の効果が得られることを確認した。
【０１０３】
また、本実施例において、ゲート電極としてｐｏｌｙ−Ｓｉ膜を用いたが、ゲート電極としてＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｐｔ、Ｉｒ、Ｐｔ、Ｔａ、Ｔｉを用いても同様の効果を得ることができた。
【０１０４】
また、本実施例においては、第１の絶縁膜、第２のｐｏｌｙ−Ｓｉ層、第３の絶縁膜、第４の絶縁膜、第５の絶縁膜のアニール処理をイオン注入後の活性化アニールにより行っているが、各々の絶縁膜を形成した後に、アニール処理を行ってもよい。
【０１０５】
また、本実施例においては、不揮発性半導体メモリ素子のブロッキング層として、第３の絶縁膜と第４の絶縁膜と第５の絶縁膜との積層膜を用いたが、第３の絶縁膜と第４の絶縁膜との積層膜でも同様の効果を得ることができた。
【０１０６】
図２２は、実施例１から実施例４を実施するための、制御機構を示す模式図である。制御機構３００は、実施例１ないし実施例４を実施することが可能な、基板処理装置３０１に接続されている。制御機構３００は、入力部３００ｂ、プログラム及びデータを有する記憶部３００ｃ、プロセッサ３００ｄ及び出力部３００ｅを備えており、基本的にはコンピュータ構成であり基板処理装置３０１を制御している。
図２２において、基板処理装置３０１は、上述した実施例１〜４に係る基板処理装置とすることができる。従って、制御機構３００は、プロセッサ３００ｄが、記憶部３００ｃに格納された制御プログラムを実行することで、基板処理装置３０１の動作を制御することができる。すなわち、制御機構３０１の制御により、基板処理装置３０１は、上述した実施例１〜６に記載した動作を行うことができる。
なお、制御機構３００は、基板処理装置３０１と別個に設けても良いし、基板処理装置３０１に内蔵しても良い。
【０１０７】
前述した実施形態の機能を実現するように前述した実施形態の構成を動作させるプログラムを記憶媒体に記憶させ、該記憶媒体に記憶されたプログラムをコードとして読み出し、コンピュータにおいて実行する処理方法も上述の実施形態の範疇に含まれる。即ちコンピュータ読み取り可能な記憶媒体も実施形態の範囲に含まれる。また、前述のコンピュータプログラムが記憶された記憶媒体はもちろんそのコンピュータプログラム自体も上述の実施形態に含まれる。
かかる記憶媒体としてはたとえばフロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性メモリカード、ＲＯＭを用いることができる。
【０１０８】
また前述の記憶媒体に記憶されたプログラム単体で処理を実行しているものに限らず、他のソフトウエア、拡張ボードの機能と共同して、ＯＳ上で動作し前述の実施形態の動作を実行するものも前述した実施形態の範疇に含まれる。
【図１】
2010050292.tif 000003
【図２】
2010050292.tif 000004
【図３】
2010050292.tif 000005
【図４】
2010050292.tif 000006
【図５】
2010050292.tif 000007
【図６】
2010050292.tif 000008
【図７】
2010050292.tif 000009
【図８】
2010050292.tif 000010
【図９】
2010050292.tif 000011
【図１０】
2010050292.tif 000012
【図１１】
2010050292.tif 000013
【図１２】
2010050292.tif 000014
【図１３】
2010050292.tif 000015
【図１４】
2010050292.tif 000016
【図１５】
2010050292.tif 000017
【図１６】
2010050292.tif 000018
【図１７】
2010050292.tif 000019
【図１８】
2010050292.tif 000020
【図１９】
2010050292.tif 000021
【図２０】
2010050292.tif 000022
【図２１】
2010050292.tif 000023
【図２２】
2010050292.tif 000024
【手続補正書】
【提出日】平成22年2月9日(2010.2.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜の形成方法であって、
Ａ元素とＢ元素とＮのモル比率Ｂ／（Ａ＋Ｂ＋Ｎ）が０．０１５≦（Ｂ／（Ａ＋Ｂ＋Ｎ））≦０．０９５であり、かつＮ／（Ａ＋Ｂ＋Ｎ）が０．０４５≦（Ｎ／（Ａ＋Ｂ＋Ｎ））であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の間で表され、非晶質構造を有する金属酸窒化物を形成する工程と、
該非晶質構造を有する金属酸窒化物に７００℃以上のアニール処理を施し、立方晶の混入割合が８０％以上の結晶相を含む金属酸窒化物を形成する工程と、
を備えたことを特徴とする誘電体膜の製造方法。
【請求項２】
前記非晶質構造を有する金属酸窒化物を形成する工程が、
真空容器内で、酸素と窒素の混合ガスからなる反応性ガスと不活性ガスとの混合雰囲気下において前記金属酸窒化物層を構成する金属ターゲットをマグネトロンスパッタする工程であり、
前記反応性ガスの供給量を、前記金属酸窒化物のＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の範囲となるように設定することを特徴とする請求項１に記載の誘電体膜の製造方法。
【請求項３】
前記反応性ガスの供給量を、前記金属ターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となる供給量以下に設定することを特徴とする請求項２に記載の誘電体膜の製造方法。
【請求項４】
前記真空容器内の圧力を１×１０-1Ｐａ以下に設定することを特徴とする請求項２に記載の誘電体膜の製造方法。
【請求項５】
前記誘電体膜の比誘電率が４０以上であることを特徴とする請求項１に記載の誘電体膜の製造方法。
【請求項６】
絶縁体膜として誘電体膜を有する半導体装置の製造方法であって、
前記誘電体膜を、請求項１に記載の方法により形成することを特徴とする半導体装置の製造方法。
【請求項７】
少なくとも表面が半導体層を含む基板と、
前記基板上に形成されたゲート電極と、
前記基板と前記ゲート電極の間に順次積層された積層型ゲート絶縁膜を有する不揮発性半導体装置の製造方法であって、
前記積層型ゲート絶縁膜を構成する絶縁膜の少なくとも一層を、請求項１に記載の方法により形成することを特徴とする半導体装置の製造方法。
【請求項８】
少なくとも表面が半導体層を含む基板と、
前記基板上に形成されたゲート電極と、
前記基板と前記ゲート電極の間に絶縁膜と浮遊電極と絶縁膜とが順次積層された構造を有する不揮発性半導体装置の製造方法であって、
前記ゲート電極と前記浮遊電極との間に形成される絶縁膜の少なくとも一部を、請求項１に記載の方法により形成することを特徴とする半導体装置の製造方法。
【請求項９】
少なくとも表面が半導体層を含む基板上に、
ソース領域と、
ドレイン領域と、
絶縁膜を介して形成されてゲート電極と、
を有する半導体装置の製造方法であって、
前記絶縁膜を、請求項１に記載の方法により形成することを特徴とする半導体装置の製造方法。
【請求項１０】
ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜であって、
Ａ元素とＢ元素とＮのモル比率Ｂ／（Ａ＋Ｂ＋Ｎ）が０．０１５≦（Ｂ／（Ａ＋Ｂ＋Ｎ））≦０．０９５であり、かつＮ／（Ａ＋Ｂ＋Ｎ）が０．０４５≦（Ｎ／（Ａ＋Ｂ＋Ｎ））であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０であることを特徴とする誘電体膜。
【請求項１１】
コンピュータに、高誘電体膜を含むＭＩＳキャパシタの、該高誘電体膜の形成方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
前記形成方法は、
ＨｆもしくはＨｆとＺｒを含有する金属ターゲット及びＡｌの金属ターゲットを用いた物理蒸着により、シリコン酸化膜を有するシリコン基板上に、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜を堆積する工程であって、Ａ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の範囲になるように酸素供給量を設定し、前記誘電体膜を堆積する第１の工程と、
前記誘電体膜上に、金属ターゲットを用いた物理蒸着により、ＴｉＮ膜、Ｔｉ、ＴａＮ、Ｗ、Ｐｔ、Ｒｕ、Ａｌ、Ｓｉ、のうちから選択される膜を堆積する第２の工程と、
前記第１の工程又は前記２の工程の後、アニール処理を行い前記誘電体膜を結晶化させる第３の工程と
を有することを特徴とするコンピュータ読み取り可能な記録媒体。
【請求項１２】
コンピュータに、高誘電体膜を含むＭＯＳＦＥＴの形成方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
前記形成方法は、
ＳＴＩにより、シリコン基板上に、素子分離領域を形成する第１の工程と、
前記素子分離されたシリコン基板上に熱酸化法により、シリコン酸化膜を形成する第２の工程と、
前記シリコン酸化膜上に、Ｈｆ及びＡｌの金属ターゲットを用いた物理蒸着により、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜を堆積する工程であって、Ａ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の範囲になるように酸素供給量を設定し、前記誘電体膜を堆積する第３の工程と、
前記誘電体膜上にゲート電極膜を形成する第４の工程と、
リソグラフィーとＲＩＥを用いて、前記ゲート電極膜を加工する第５の工程と、
イオン注入を行い、前記加工されたゲート電極膜をマスクとして、エクステンション領域を形成する第６の工程と、
前記エクステンション領域が形成されたシリコン基板上に、シリコン窒化膜とシリコン酸化膜とを堆積する第７の工程と、
前記堆積されたシリコン窒化膜とシリコン酸化膜とをエッチバックすることにより、ゲート側壁を形成する第８の工程と、
イオン注入を行い、前記エクステンション領域の下にソース・ドレイン領域を形成する第９の工程と
を有することを特徴とするコンピュータ読み取り可能な記録媒体。
【請求項１３】
コンピュータに、高誘電体膜を含む不揮発メモリ素子又はＦＧ型不揮発性半導体素子の形成方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
前記形成方法は、
ＳＴＩにより、シリコン基板上に、素子分離領域を形成する第１の工程と、
前記素子分離されたシリコン基板上に熱酸化法により、第１の絶縁膜を形成する第２の工程と、
前記第１の絶縁膜上に、ＬＰＣＶＤにより、第２の絶縁膜を形成する第３の工程と、
前記第２の絶縁膜上に、MOＣＶＤ、ＡＬＤ、ＰＶＤのいずれかを使用して、第３の絶縁膜を形成する第４の工程と、
前記第３の絶縁膜上に、Ｈｆ及びＡｌの金属ターゲットを用いた物理蒸着により、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む、第４の絶縁膜である高誘電体膜を堆積する工程であって、Ａ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の範囲になるように酸素供給量を設定し、前記第４の絶縁膜である高誘電体膜を形成する第５の工程と、
前記第４の絶縁膜上に、MOCVD、ALD、PVDのいずれかを用いて、第５の絶縁膜を形成する第６の工程と、
前記第５の絶縁膜上に、ゲート電極膜を形成する第７の工程と、
リソグラフィー技術及びＲＩＥ技術を用いて、前記ゲート電極膜を加工する第８の工程と、
イオン注入を行い、前記加工されたゲート電極膜をマスクとして、エクステンション領域を形成する第９の工程と、
前記エクステンション領域が形成されたシリコン基板上に、シリコン窒化膜とシリコン酸化膜とを堆積する第１０の工程と、
前記堆積されたシリコン窒化膜とシリコン酸化膜とをエッチバックすることにより、ゲート側壁を形成する第１１の工程と、
イオン注入を行い、前記エクステンション領域の下にソース・ドレイン領域を形成する第１２の工程と
を有することを特徴とするコンピュータ読み取り可能な記録媒体。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、誘電体膜及び誘電体膜を用いた半導体装置の製造方法、半導体装置の製造方法、誘電体膜、およびコンピュータ読み取り可能な記録媒体に関するものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明は、上記従来の課題に対してなされたものであり、上述した課題を改善し、スパッタ率の低下による堆積速度の減少を低減し、高い比誘電率を有し、１０００℃のアニール処理に対する耐熱性と膜表面の平坦性とに優れた誘電体膜を形成する製造方法、半導体装置の製造方法、誘電体膜、およびコンピュータ読み取り可能な記録媒体を提供することを目的としている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本発明の第１の態様は、基板上に、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌからなるＢ元素とＮとＯとを含有する金属酸窒化物を含む誘電体膜の形成方法であって、Ａ元素とＢ元素とＮのモル比率Ｂ／（Ａ＋Ｂ＋Ｎ）が０．０１５≦（Ｂ／（Ａ＋Ｂ＋Ｎ））≦０．０９５であり、かつＮ／（Ａ＋Ｂ＋Ｎ）が０．０４５≦（Ｎ／（Ａ＋Ｂ＋Ｎ））であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の間で表され、非晶質構造を有する金属酸窒化物を形成する工程と、該非晶質構造を有する金属酸窒化物に７００℃以上のアニール処理を施し、立方晶の混入割合が８０％以上の結晶相を含む金属酸窒化物を形成する工程と、を備えたことを特徴とする。
【国際調査報告】
2010050292.tif 000025
2010050292.tif 000026
2010050292.tif 000027
2010050292.tif 000028