(57)【要約】  検出絵素区画として第１の絵素区画（ＰＩＸ１）と第２の絵素区画（ＰＩＸ２）との両方を含む、２つの絵素行からなる絵素区画群対のそれぞれに、各第１の絵素区画（ＰＩＸ１）の光検出信号の出力と各第２の絵素区画（ＰＩＸ２）の暗電流検出信号の出力とを同時に行わせる読み出し信号（ＲＷ）を順次出力するセンサ行ドライバ（６）を備え、各絵素区画群対では、検出絵素区画のそれぞれの出力が、互いに異なる出力ライン（ＲＳＬ１、ＲＳＬ２）に接続されている。
2010038513.tif 000002
【特許請求の範囲】
【請求項１】
複数の絵素がマトリクス状に配置された表示領域において、同じ絵素行上の所定数の絵素からなる領域に照射光の強度に応じた検出信号を出力するフォトセンサを有するフォトセンサ回路を内蔵した絵素区画を備え、
１つの絵素行上に設けられた複数の上記絵素区画からなる第１絵素区画群と、上記第１絵素区画群を備えた絵素行とは異なる１つの絵素行上に設けられた複数の上記絵素区画からなる第２絵素区画群とが、対をなして構成する絵素区画群対が１つ以上設けられており、
各上記絵素区画群対においては、上記第１絵素区画群と上記第２絵素区画群とが同時に駆動されることが可能であるとともに、上記第１絵素区画群の上記検出信号と上記第２絵素区画群の上記検出信号とが同時に取り出されることが可能であるように、上記第１絵素区画群と上記第２絵素区画群とが対をなしていることを特徴とする表示装置。
【請求項２】
上記絵素区画として、第１の所定数の絵素からなる領域に照射光の強度に応じた光検出信号を上記検出信号として出力するフォトセンサを有するフォトセンサ回路である光検出回路が内蔵された第１の絵素区画と、第２の所定数の絵素からなる領域に上記フォトセンサの暗電流検出信号を上記検出信号として出力するフォトセンサ回路である暗電流検出回路が内蔵された第２の絵素区画との２種類の検出絵素区画を備え、
上記検出絵素区画の上記検出信号は、列方向に並ぶ複数の上記検出絵素区画を通る出力ラインを介して取り出され、
上記出力ラインを介して取り出された上記検出絵素区画の上記検出信号を検出して上記照射光の強度の検出を行う光強度検出手段を備え、
各上記絵素区画群対は上記第１の絵素区画と上記第２の絵素区画との両方を含み、
各上記絵素区画群対に対して、各上記第１の絵素区画の上記光検出信号の出力と各上記第２の絵素区画の上記暗電流検出信号の出力とを同時に行わせる読み出し信号を順次出力するセンサ行ドライバを備え、
各上記絵素区画群対では、上記検出絵素区画のそれぞれの上記検出信号の出力が、互いに異なる上記出力ラインに接続されることを特徴とする請求項１に記載の表示装置。
【請求項３】
上記表示領域において、上記検出絵素区画は、行方向および列方向には互いに隣接しないように配置されていることを特徴とする請求項２に記載の表示装置。
【請求項４】
上記絵素区画群対において、上記第１の絵素区画と上記第２の絵素区画とが対角方向に隣接していることを特徴とする請求項２または３に記載の表示装置。
【請求項５】
上記第１の所定数と上記第２の所定数とは互いに等しいことを特徴とする請求項２から４までのいずれか１項に記載の表示装置。
【請求項６】
上記第１の所定数の絵素と上記第２の所定数の絵素とは、それぞれＲＧＢの３つの絵素であることを特徴とする請求項５に記載の表示装置。
【請求項７】
上記出力ラインは、上記検出絵素区画が備える絵素の１つに接続されたデータ信号線であることを特徴とする請求項２から６までのいずれか１項に記載の表示装置。
【請求項８】
上記検出絵素区画は複数の絵素を備え、上記検出絵素区画が備える絵素の他の１つに接続されたデータ信号線は、上記検出絵素区画の上記検出信号の出力を行うための電源ラインに用いられることを特徴とする請求項７に記載の表示装置。
【請求項９】
上記センサ行ドライバは、各上記絵素区画群対に上記読み出し信号を順次出力する第１のシフトレジスタを備えていることを特徴とする請求項２から８までのいずれか１項に記載の表示装置。
【請求項１０】
上記第１のシフトレジスタは、各シフトレジスタ段の出力によって、対応するスイッチをＯＮ状態とすることにより、上記スイッチを介して各上記絵素区画群対に上記読み出し信号を順次出力することを特徴とする請求項９に記載の表示装置。
【請求項１１】
上記センサ行ドライバは、各上記絵素区画群対に上記検出絵素区画の検出動作の初期化を行うリセット信号を順次出力する第２のシフトレジスタを備えていることを特徴とする請求項９または１０に記載の表示装置。
【請求項１２】
上記第２のシフトレジスタは、各シフトレジスタ段の出力によって、対応するスイッチをＯＮ状態とすることにより、上記スイッチを介して各上記絵素区画群対に上記リセット信号を順次出力することを特徴とする請求項１１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示領域にフォトセンサを備えた表示装置に関する。
【背景技術】
【０００２】
液晶表示装置の画素回路にフォトセンサを備えた構成のものがあり、指紋認証やタッチパネルへの応用が試みられている。【０００３】
図９に、特許文献１に記載されたこのような表示装置が備える表示領域の構成と、当該表示領域を駆動する回路ブロックとを示す。【０００４】
表示領域において、アレイを構成する画素１８は、液晶容量ＣＬＣ、補助容量Ｃ２、ＴＦＴＭ４などで構成される表示回路の他に、センサ回路１０を備えている。センサ回路１０は、ｎチャネル型のアンプＴＦＴＭ１、フォトセンサＤ１、および、容量Ｃ１を備えている。【０００５】
表示回路において、ＴＦＴＭ４のゲートはゲートラインＧＬに接続されており、ＴＦＴＭ４のソースはデータライン６’に接続されている。液晶容量ＣＬＣは、ＴＦＴＭ４のドレインに接続された画素電極と共通電圧ＶＣＯＭが印加された共通電極との間に形成されている。補助容量Ｃ２は、画素電極と共通配線ＴＦＴＣＯＭとの間に形成されている。【０００６】
ゲートラインＧＬおよび共通配線ＴＦＴＣＯＭはゲートドライバ１５により駆動され、データライン６’はソースドライバ１４により駆動される。【０００７】
センサ回路１０において、フォトセンサＤ１のカソードと容量Ｃ１の一端とは互いに接続されており、アンプＴＦＴＭ１のゲートは、フォトセンサＤ１と容量Ｃ１との接続点に接続されている。アンプＴＦＴＭ１のドレインはデータライン６’に接続されており、アンプＴＦＴＭ１のソースはセンサ出力配線６に接続されている。データライン６’は、データ信号の書き込み期間外に設けられるセンサ駆動期間に、図示しないスイッチを介してセンサ読み出しドライバ１７によって駆動され、センサ出力配線６の電圧はセンサ読み出しドライバ１７によって読み取られる。【０００８】
フォトセンサＤ１のアノードはリセット配線ＲＳＴに接続されており、容量Ｃ１の他端は行選択配線ＲＳに接続されている。リセット配線ＲＳＴおよび行選択配線ＲＳは、センサ行ドライバ１６により駆動される。【０００９】
図１０に、上記センサ回路１０を具体的に構成する場合の詳細な回路構成を示す。アンプＴＦＴ２１（図９のアンプＴＦＴＭ１に相当）のドレインは、データライン６’に接続され、センサ駆動期間にセンサ読み出しドライバ１７から電圧Ｖｄｄを印加される。アンプＴＦＴ２１のソースはセンサ出力配線６にセンサ出力電圧Ｖｏｕｔを出力する。また、アンプＴＦＴ２１のソースには、別途ＩＣ内などに設けられた定電流源Ｉが接続されている。【００１０】
フォトセンサＰＤはｐｉｎフォトダイオードで構成されている。フォトセンサＰＤのアノードＡはリセット配線ＲＳＴから電圧Ｖｒｓを印加される。【００１１】
容量Ｃｓｔ（図９の容量Ｃ１に相当）の、アンプＴＦＴ２１のゲート側と反対側の端子には行選択配線ＲＳから電圧Ｖｒｗが印加される。【００１２】
アンプＴＦＴ２１のゲートと、フォトセンサＰＤのカソードＣと、容量Ｃｓｔの一端との接続点をノードＮｅｔＡと称する。【００１３】
次に、図１１を用いて、上記構成のセンサ回路１０の動作について説明する。【００１４】
センサ駆動期間には、データライン６’はソースドライバ１４から切り離され、センサ読み出しドライバ１７に接続される。センサ駆動期間の初期の時刻ｔ１に、センサ行ドライバ１６は電圧ＶｒｓをＨｉｇｈレベル（ここでは０Ｖ）とすることによりリセット配線ＲＳＴに初期化信号を出力すると、フォトセンサＰＤが順方向に導通し、ノードＮｅｔＡの電位ＶｎｅｔＡはＨｉｇｈレベル（ここでは０Ｖ）となる。また、このとき、センサ行ドライバ１６から行選択配線ＲＳに印加する電圧ＶｒｗをＬｏｗレベル（ここでは０Ｖ）とする。センサ読み出しドライバ１７からデータライン６’に印加する電圧Ｖｄｄは直流電圧の１５Ｖに設定されている。【００１５】
次いで、時刻ｔ２で、センサ行ドライバ１６は電圧ＶｒｓをＬｏｗレベル（ここでは−１０Ｖ）とする。このとき、フォトセンサＰＤはアノードＡのほうがカソードＣよりも電位が低くなるので逆バイアス状態となる。【００１６】
時刻ｔ２からはチャージ期間Ｔ１が開始される。チャージ期間Ｔ１ではノードＮｅｔＡにフォトセンサＰＤへの照射光の強度に応じたチャージが行われる。フォトセンサＰＤに光が照射されると、カソードＣからアノードＡへ向って流れるリーク電流が、照射光の強度に応じて変化する。明部においてはリーク電流が大きいために、アノードＡすなわち電位ＶｎｅｔＡが急速に減少し、暗部においてはリーク電流が小さいために、電位ＶｎｅｔＡが緩慢に減少する。【００１７】
チャージ期間Ｔ１が終了する時刻ｔ３において、センサ行ドライバ１６は電圧ＶｒｗをＨｉｇｈレベル（ここでは２０Ｖ）とすることにより、行選択配線ＲＳに読み出し信号を出力する。すると、電位ＶｎｅｔＡは、容量Ｃｓｔによる容量結合により負電位から正電位に持ち上げられ、明部と暗部との電位差は保たれる。このとき、アンプＴＦＴ２１は導通し、時刻ｔ３からセンサ出力の出力期間Ｔ２が開始される。【００１８】
センサ回路の全容量値Ｃｔｏｔａｌと、容量Ｃｓｔとは下記の関係となり、
α＝Ｃｓｔ／Ｃｔｏｔａｌ
電圧Ｖｒｗによる電位ＶｎｅｔＡの昇圧分ΔＶｎｅｔＡは、
ΔＶｎｅｔＡ＝α×Ｖｒｗｐ−ｐ
となる。但し、Ｖｒｗｐ−ｐはＶｒｗのピーク・ツー・ピーク電圧であり、上記例では２０Ｖである。【００１９】
出力電圧Ｖｏｕｔは電位ＶｎｅｔＡに応じた電圧となり、アンプＴＦＴ２１の閾値電圧をＶｔｈ、アンプＴＦＴ２１のコンダクタンスをβ、定電流源Ｉの電流をＩとすると、
Ｖｏｕｔ≒ＶｎｅｔＡ−Ｖｔｈ−（２×Ｉ／β）１／２
となる。従って、出力期間Ｔ２に出力電圧Ｖｏｕｔをセンサ読み出しドライバ１７によって読み出すことにより、フォトセンサＰＤのセンサ出力、すなわち、フォトセンサＰＤへの照射光の強度を検出することができる。【００２０】
出力期間Ｔ２が終了する時刻ｔ４において、センサ行ドライバ１６は電圧ＶｒｗをＬｏｗレベル（ここでは０Ｖ）とし、センサ駆動期間を終了する。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】国際公開ＷＯ２００７／１４５３４７号公報（公開日２００７年１２月２１日）
【特許文献２】特開平１−１６４１６５号公報（公開日１９８９年６月２８日）
【特許文献３】特開２００７−４７９９１号公報（公開日２００７年２月２２日）
【発明の概要】
【発明が解決しようとする課題】
【００２２】
図１２に、上記センサ回路の配置例を示す。【００２３】
センサ回路にフォトセンサＰＤを用いており、この出力には、照射光に依存する光電流成分と、主に温度に依存する暗電流成分とが含まれている。このことから、同じ照射光強度であっても温度が異なると出力値も異なり、正確な照射光強度の検出ができない。従って、センサ回路として、照射光の検出出力を行う光検出回路ｓｅｎＳと、暗電流の検出出力を行う暗電流検出回路ｓｅｎＤとの２種類を配置し、光検出回路ｓｅｎＳの検出出力を暗電流検出回路ｓｅｎＤの検出出力で補償することにより、正確な照射光強度の検出を行うようにしている。【００２４】
図１３に、フォトセンサＰＤのデバイス構成を含むパネル断面図を示す。【００２５】
ＴＦＴ基板となる透明基板１１１上に、遮光膜１２０、半導体層１１２、絶縁膜１１３、メタル配線１１４、平坦化膜１１５、透明電極１１６、液晶層１１７、透明電極１１８、および、対向基板１１９が順次積層された構成である。ｐｉｎフォトダイオードを構成する半導体層１１２はＳｉのＰ＋領域とＩ領域とＮ＋領域とを有し、Ｐ＋領域に対して絶縁膜１１３に形成されたコンタクトホールを介してアノード電極としてのメタル配線１１４がコンタクトしているとともに、Ｎ＋領域に対して絶縁膜１１３に形成されたコンタクトホールを介してカソード電極としてのメタル配線１１４’がコンタクトしている。【００２６】
また、図１４に示すように、暗電流検出回路ｓｅｎＤでは、ｐｉｎフォトダイオードの暗電流を検出するための遮光を行う遮光膜１２１が対向基板１１９側に配置されている。暗電流検出回路ｓｅｎＤと光検出回路ｓｅｎＳとの構造上の相違はこの遮光膜１２１の有無である。【００２７】
暗電流検出回路ｓｅｎＤは光検出回路ｓｅｎＳの参照用出力を行う必要があることから、出力補償を行う組を構成する光検出回路ｓｅｎＳと暗電流検出回路ｓｅｎＤとは互いに近接して配置され、図１２に示したように、例えば列方向に組をなす光検出回路ｓｅｎＳと暗電流検出回路ｓｅｎＤとが隣接して並べられる。光検出回路ｓｅｎＳと暗電流検出回路ｓｅｎＤとはそれぞれ、所定数の絵素からなる領域、例えばＲＧＢの３つの絵素からなる１画素に１つ設けられ、第１の画素ＰＩＸ１に１つの光検出回路ｓｅｎＳが、また、第２の画素ＰＩＸ２に１つの暗電流検出回路ｓｅｎＤが、それぞれ内蔵されている。【００２８】
また、これら光検出回路ｓｅｎＳおよび暗電流検出回路ｓｅｎＤは、表示にとっては表示領域の開口率を低下させる要因になるため、通常は表示領域上である間隔を置いて配置され、センサ回路を内蔵しない通常画素ＰＩＸ０が、光検出回路ｓｅｎＳおよび暗電流検出回路ｓｅｎＤのそれぞれの間に挿入された構成を取る。但し、照射光に対する感度を向上させるために、通常画素ＰＩＸ０に少なくともフォトダイオードを持つ第２の光検出回路、第２の暗電流検出回路を配置する場合もある。【００２９】
そして、組をなす光検出回路ｓｅｎＳと暗電流検出回路ｓｅｎＤとは、シフトレジスタで構成されるセンサ行ドライバ１６によって線順次にリセット動作および読み出し動作が行われ、互いに前後する期間にそれぞれの検出出力が読み出されることとなる。【００３０】
図１５にセンサ行ドライバ１６のシフトレジスタの構成を示すとともに、図１６に、当該シフトレジスタの動作を説明するタイミングチャートを示す。【００３１】
シフトレジスタは、読み出し信号を生成出力するシフトレジスタ段１Ｗ・２Ｗ・…からなる第１の系統と、リセット信号を生成出力するシフトレジスタ段１Ｓ・２Ｓ・…からなる第２の系統との２つの系統を備えており、それぞれがクロック信号ＲＣＫによってシフト動作を行う。第１の系統ではスタートパルスＲＷＳＰがシフトされて、シフトレジスタ段１Ｗ・２Ｗ・…からの順次のシフト出力ＳＲＯ１・ＳＲＯ２・…により、スイッチＡＷ１・ＡＷ２・…が順次ＯＮ状態となり、Ｈｉｇｈの読み出し信号ＲＷが、読み出し信号ＲＷ１・ＲＷ２・…として順次読み出し信号供給用配線に出力される。第２の系統ではスタートパルスＲＳＳＰがシフトされて、シフトレジスタ段１Ｓ・２Ｓ・…からの順次のシフト出力により、スイッチＡＳ１・ＡＳ２・…が順次ＯＮ状態となり、Ｈｉｇｈのリセット信号ＲＳが、リセット信号ＲＳ１・ＲＳ２・…として順次リセット信号供給用配線に出力される。【００３２】
読み出し信号ＲＷ１・ＲＷ２・…は絵素の表示選択期間外で出力され、リセット信号ＲＳ１・ＲＳ２・…は読み出しを行う１フレーム期間だけ前に出力される。【００３３】
しかしながら、上述したセンサ回路を備える従来の表示装置では、組をなす光検出回路ｓｅｎＳと暗電流検出回路ｓｅｎＤとの各検出出力が順次走査によって互いに異なる期間に得られる。このことは時間差によるバラツキを含んだ光検出出力と暗電流検出出力とを用いて補償をすることとなるため、検出したい光強度は、同環境にある参照用のフォトダイオードを用いて補償することが望ましい。上記従来の表示装置では、暗電流検出回路ｓｅｎＤが暗電流を検出した環境と、光検出回路ｓｅｎＳが光検出を行った環境とは異なりやすいため、光検出のための正確な補償を行うことができないという問題がある。【００３４】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、光検出のための正確な補償を始めとする、異種データを組み合わせた光検出結果の正確な更正を行うことができる、フォトセンサ回路を備えた表示装置を実現することにある。
【課題を解決するための手段】
【００３５】
本発明の表示装置は、上記課題を解決するために、複数の絵素がマトリクス状に配置された表示領域において、同じ絵素行上の所定数の絵素からなる領域に照射光の強度に応じた検出信号を出力するフォトセンサを有するフォトセンサ回路を内蔵した絵素区画を備え、１つの絵素行上に設けられた複数の上記絵素区画からなる第１絵素区画群と、上記第１絵素区画群を備えた絵素行とは異なる１つの絵素行上に設けられた複数の上記絵素区画からなる第２絵素区画群とが、対をなして構成する絵素区画群対が１つ以上設けられており、各上記絵素区画群対においては、上記第１絵素区画群と上記第２絵素区画群とが同時に駆動されることが可能であるとともに、上記第１絵素区画群の上記検出信号と上記第２絵素区画群の上記検出信号とが同時に取り出されることが可能であるように、上記第１絵素区画群と上記第２絵素区画群とが対をなしていることを特徴としている。【００３６】
上記の発明によれば、各絵素区画群対において第１絵素区画群と第２絵素区画群とを同時に駆動し、これらから同時にフォトセンサ回路の検出出力を取り出すことにより、第１絵素区画群と第２絵素区画群との間で時間差によるバラツキの少ない２つのデータが得られる。さらに、同時に取り出された互いに同じ構成の複数の絵素区画からの検出出力を平均化することによって、さらにバラツキの小さいデータが得られる。【００３７】
また、各絵素区画群対では、第１絵素区画群と第２絵素区画群とを１期間分ずつ順次に駆動する場合と異なり、２期間分の駆動期間に１回の動作を行うことになる。従って、フォトセンサ回路のリセット期間を長時間設けながら、長時間の読み出し時間をも確保することができるので、検出のバラツキを抑制することが可能となる。【００３８】
こうして得られた上記の２つのデータを互いに組み合わせることにより、光検出結果を暗電流検出結果で正確に補償することができるといったように、一方のデータを他方のデータで正確に更正することができる。【００３９】
以上により、光検出のための正確な補償を始めとする、異種データを組み合わせた光検出結果の正確な更正を行うことができる、フォトセンサ回路を備えた表示装置を実現することができるという効果を奏する。【００４０】
本発明の表示装置は、上記課題を解決するために、上記絵素区画として、第１の所定数の絵素からなる領域に照射光の強度に応じた光検出信号を上記検出信号として出力するフォトセンサを有するフォトセンサ回路である光検出回路が内蔵された第１の絵素区画と、第２の所定数の絵素からなる領域に上記フォトセンサの暗電流検出信号を上記検出信号として出力するフォトセンサ回路である暗電流検出回路が内蔵された第２の絵素区画との２種類の検出絵素区画を備え、上記検出絵素区画の上記検出信号は、列方向に並ぶ複数の上記検出絵素区画を通る出力ラインを介して取り出され、上記出力ラインを介して取り出された上記検出絵素区画の上記検出信号を検出して上記照射光の強度の検出を行う光強度検出手段を備え、各上記絵素区画群対は上記第１の絵素区画と上記第２の絵素区画との両方を含み、各上記絵素区画群対に対して、各上記第１の絵素区画の上記光検出信号の出力と各上記第２の絵素区画の上記暗電流検出信号の出力とを同時に行わせる読み出し信号を順次出力するセンサ行ドライバを備え、各上記絵素区画群対では、上記検出絵素区画のそれぞれの上記検出信号の出力が、互いに異なる上記出力ラインに接続されることを特徴としている。【００４１】
上記の発明によれば、センサ行ドライバは、第１の絵素区画と第２の絵素区画との２種類の検出絵素区画を含んだ絵素区画群対のそれぞれに対して読み出し信号を順次出力し、各絵素区画群対に第１の絵素区画の光検出信号の出力と第２の絵素区画の暗電流検出信号の出力とを同時に行わせる。そして、各絵素区画群対では、検出信号が、列方向に並ぶ複数の検出絵素区画を通る出力ラインに出力されて、取り出される。取り出された各検出信号は光強度検出手段により検出されて、光照射の強度の検出が行われる。【００４２】
従って、同時に取り出された、バラツキの少ない光検出信号および暗電流検出信号を用いて、光検出のための正確な補償を行うことができるという効果を奏する。【００４３】
本発明の表示装置は、上記課題を解決するために、上記表示領域において、上記検出絵素区画は、行方向および列方向には互いに隣接しないように配置されていることを特徴としている。【００４４】
上記の発明によれば、フォトセンサ回路が複数の検出絵素区画に１つの割合でまばらに配置されるため、絵素の開口率をあまり低下させないという効果を奏する。【００４５】
本発明の表示装置は、上記課題を解決するために、上記絵素区画群対において、上記第１の絵素区画と上記第２の絵素区画とが対角方向に隣接していることを特徴としている。【００４６】
上記の発明によれば、絵素の開口率をあまり低下させない状態で、光検出の補償を行うための組を構成する第１の絵素区画と第２の絵素区画とを近接して配置することができるという効果を奏する。【００４７】
本発明の表示装置は、上記課題を解決するために、上記第１の所定数と上記第２の所定数とは互いに等しいことを特徴としている。【００４８】
上記の発明によれば、第１の絵素区画と第２の絵素区画とが同じ大きさの領域となるので、配置に高い自由度が生じるとともに、表示領域におけるレイアウトのバランスを取りやすいという効果を奏する。【００４９】
本発明の表示装置は、上記課題を解決するために、上記第１の所定数の絵素と上記第２の所定数の絵素とは、それぞれＲＧＢの３つの絵素であることを特徴としている。【００５０】
上記の発明によれば、ＲＧＢの３つの絵素で１画素を構成する表示装置において、第１の絵素区画と第２の絵素区画とを、それぞれ１画素で構成することができるという効果を奏する。【００５１】
本発明の表示装置は、上記課題を解決するために、上記出力ラインは、上記検出絵素区画が備える絵素の１つに接続されたデータ信号線であることを特徴としている。【００５２】
上記の発明によれば、データ信号線が検出結果の出力ラインを兼ねるので、表示領域の開口率を低下させにくいという効果を奏する。【００５３】
本発明の表示装置は、上記課題を解決するために、上記検出絵素区画は複数の絵素を備え、上記検出絵素区画が備える絵素の他の１つに接続されたデータ信号線は、上記検出絵素区画の上記検出信号の出力を行うための電源ラインに用いられることを特徴としている。【００５４】
上記の発明によれば、データ信号線が電源ラインを兼ねるので、表示領域の開口率を低下させにくいという効果を奏する。【００５５】
本発明の表示装置は、上記課題を解決するために、上記センサ行ドライバは、各上記絵素区画群対に上記読み出し信号を順次出力する第１のシフトレジスタを備えていることを特徴としている。上記第１のシフトレジスタは、各シフトレジスタ段の出力によって、対応するスイッチをＯＮ状態とすることにより、上記スイッチを介して各上記絵素区画群対に上記読み出し信号を順次出力してもよい。【００５６】
上記の発明によれば、第１のシフトレジスタの各シフトレジスタ段は２行分の絵素行に共通となるので、第１のシフトレジスタの回路規模を半減することができるという効果を奏する。【００５７】
本発明の表示装置は、上記課題を解決するために、上記センサ行ドライバは、各上記絵素区画群対に上記検出絵素区画の検出動作の初期化を行うリセット信号を順次出力する第２のシフトレジスタを備えていることを特徴としている。上記第２のシフトレジスタは、各シフトレジスタ段の出力によって、対応するスイッチをＯＮ状態とすることにより、上記スイッチを介して各上記絵素区画群対に上記リセット信号を順次出力してもよい。【００５８】
上記の発明によれば、第２のシフトレジスタの各シフトレジスタ段は２行分の絵素行に共通となるので、第２のシフトレジスタの回路規模を半減することができるという効果を奏する。
【発明の効果】
【００５９】
本発明の表示装置は、以上のように、複数の絵素がマトリクス状に配置された表示領域において、同じ絵素行上の所定数の絵素からなる領域に照射光の強度に応じた検出信号を出力するフォトセンサを有するフォトセンサ回路を内蔵した絵素区画を備え、１つの絵素行上に設けられた複数の上記絵素区画からなる第１絵素区画群と、上記第１絵素区画群を備えた絵素行とは異なる１つの絵素行上に設けられた複数の上記絵素区画からなる第２絵素区画群とが、対をなして構成する絵素区画群対が１つ以上設けられており、各上記絵素区画群対においては、上記第１絵素区画群と上記第２絵素区画群とが同時に駆動されることが可能であるとともに、上記第１絵素区画群の上記検出信号と上記第２絵素区画群の上記検出信号とが同時に取り出されることが可能であるように、上記第１絵素区画群と上記第２絵素区画群とが対をなしている。【００６０】
以上により、光検出のための正確な補償を始めとする、異種データを組み合わせた光検出結果の正確な更正を行うことができる、フォトセンサ回路を備えた表示装置を実現することができるという効果を奏する。【００６１】
また、本発明の表示装置は、以上のように、上記絵素区画として、第１の所定数の絵素からなる領域に照射光の強度に応じた光検出信号を上記検出信号として出力するフォトセンサを有するフォトセンサ回路である光検出回路が内蔵された第１の絵素区画と、第２の所定数の絵素からなる領域に上記フォトセンサの暗電流検出信号を上記検出信号として出力するフォトセンサ回路である暗電流検出回路が内蔵された第２の絵素区画との２種類の検出絵素区画を備え、上記検出絵素区画の上記検出信号は、列方向に並ぶ複数の上記検出絵素区画を通る出力ラインを介して取り出され、上記出力ラインを介して取り出された上記検出絵素区画の上記検出信号を検出して上記照射光の強度の検出を行う光強度検出手段を備え、各上記絵素区画群対は上記第１の絵素区画と上記第２の絵素区画との両方を含み、各上記絵素区画群対に対して、各上記第１の絵素区画の上記光検出信号の出力と各上記第２の絵素区画の上記暗電流検出信号の出力とを同時に行わせる読み出し信号を順次出力するセンサ行ドライバを備え、各上記絵素区画群対では、上記検出絵素区画のそれぞれの上記検出信号の出力が、互いに異なる上記出力ラインに接続される。【００６２】
従って、同時に取り出された、バラツキの少ない光検出信号および暗電流検出信号を用いて、光検出のための正確な補償を行うことができるという効果を奏する。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施形態を示すものであり、フォトセンサ回路を備えた表示装置の平面画素構成およびセンサ行ドライバの構成を示す図である。
【図２】図１の表示装置の動作を説明するタイミングチャートである。
【図３】本発明の実施形態を示すものであり、フォトセンサ回路の配置パターンを示すブロック図である。
【図４】本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。
【図５】図４の表示装置が備える表示パネルの構成を示す回路ブロック図である。
【図６】本発明の実施形態を示すものであり、絵素の所定数が３の場合の他の絵素区画の構成例を示す図である。
【図７】本発明の実施形態を示すものであり、他の絵素の所定数を採用する場合の絵素区画の構成例を示す図である。
【図８】本発明の実施形態を示すものであり、フォトセンサ回路の他の配置パターンを示すブロック図であって、（ａ）〜（ｃ）はそれぞれ異なる構成例を示している。
【図９】従来技術を示すものであり、フォトセンサを備えた表示装置の構成を示す回路ブロック図である。
【図１０】従来技術を示すものであり、フォトセンサ回路の構成を示す回路図である。
【図１１】図１０のフォトセンサ回路の動作を示すタイミングチャートである。
【図１２】従来技術を示すものであり、フォトセンサ回路の配置パターンを示すブロック図である
【図１３】従来技術を示すものであり、光検出用フォトセンサの構成を示す断面図である。
【図１４】従来技術を示すものであり、暗電流検出用フォトセンサの構成を示す断面図である。
【図１５】従来技術を示すものであり、センサ行ドライバの構成を示すブロック図である。
【図１６】図１５のセンサ行ドライバの構成を示すタイミングチャートである。
【発明を実施するための形態】
【００６４】
本発明の一実施形態について図１ないし図８に基づいて説明すると以下の通りである。
【００６５】
図４に、本実施形態に係る液晶表示装置１（表示装置）の構成を示す。
【００６６】
液晶表示装置１はアクティブマトリクス型の表示装置であって、表示パネル２およびホストコントローラ３を備えている。
【００６７】
表示パネル２は、表示／センサ領域２ａと、ソースドライバ４（データ信号線駆動回路）と、ゲートスキャン回路５（走査信号線駆動回路）と、センサスキャン回路（センサ行ドライバ）６とを備えている。センサスキャン回路６はゲートスキャン回路５と一体化されていてもよい。表示／センサ領域（表示領域）２ａは、表示パネル２にアモルファスシリコンやポリシリコン、ＣＧ(Continuous Grain)シリコン、微結晶シリコンなどを用いて１つ以上の絵素がマトリクス状に作り込まれた領域であり、後述の図５に示す画素とセンサ回路ＳＣとをマトリクス状に備えている。ソースドライバ４はＬＳＩチップを表示パネル２上に直接実装したものであり、いわゆるＣＯＧ(Chip On Glass)の形態を取る。ソースドライバ４は表示／センサ領域２ａに画素用のデータ信号をデータ信号線に出力するとともに、センサ回路ＳＣからの出力を処理する。ゲートスキャン回路５は、表示／センサ領域２ａの画素にデータ信号を書き込むのに用いる走査信号をゲートライン（走査信号線）に出力する。センサスキャン回路６は、表示／センサ領域２ａのセンサ回路ＳＣに必要な電圧を供給する。
【００６８】
ホストコントローラ３は、表示パネル２の外部に設けられたコントロール基板であり、ソースドライバ４に供給する表示データと、ゲートスキャン回路５に供給するクロック信号やスタートパルスなどと、センサスキャン回路６に供給するクロック信号やスタートパルス、電源電圧などとを、ソースドライバ４に供給する。ゲートスキャン回路５およびセンサスキャン回路６への上記の供給信号および供給電圧は、ソースドライバ４を介して供給した場合を示している。
【００６９】
図５に、表示／センサ領域２ａとソースドライバ４との接続関係を示す。
【００７０】
表示／センサ領域２ａでは、Ｒの絵素ＰＩＸＲと、Ｇの絵素ＰＩＸＧと、Ｂの絵素ＰＩＸＢとが１組となって各画素が構成されている。そして、図１ないし図３を用いて後述するが、複数の当該画素のアレイ中の所定箇所に、従って複数の絵素のアレイ中の所定箇所に、センサ回路ＳＣが挿入されるように配置されている。各画素において、絵素ＰＩＸＲと絵素ＰＩＸＧと絵素ＰＩＸＢとは、１水平期間内に時分割で駆動される。各絵素は、ゲートラインＧＬとデータ信号線ＳＬ（ＲについてはＲＳＬ、ＧについてはＧＳＬ、ＢについてはＢＳＬ）との交差点に形成されており、選択素子であるＴＦＴ２２によって液晶容量ＣＬにデータ信号を書き込む構成である。また、各絵素電極は図示しない補助容量配線との間に補助容量ＣＳを形成している。データ信号線ＲＳＬはスイッチＳＷＲを介して、データ信号線ＧＳＬはスイッチＳＷＧを介して、データ信号線ＢＳＬはスイッチＳＷＢを介して、それぞれ、ソースドライバ４の同じ端子Ｐに接続されている。なお、絵素の色の種類としては上記のＲＧＢのような３色に限らず、任意の色の種類が可能である。
【００７１】
センサ回路ＳＣは、図１０と同等の、ｎチャネル型のアンプＴＦＴ２１と容量ＣｓｔとフォトセンサＰＤとを備えている。このセンサ回路ＳＣには、後述するように、光検出回路としてのセンサ回路ｓｅｎＳと暗電流検出回路としてのセンサ回路ｓｅｎＤとがある。
【００７２】
アンプＴＦＴ２１のドレイン端子はデータ信号線ＧＳＬに接続されており、アンプＴＦＴ２１のソース端子はデータ信号線ＲＳＬに接続されている。容量ＣｓｔとフォトセンサＰＤとは、フォトセンサＰＤのカソード側を互いの接続点として直列に接続されており、当該接続点であるノードＮｅｔＡはアンプＴＦＴ２１のゲートに接続されている。容量Ｃｓｔの他端は画素行ごとに設けられた読み出し配線ＲＷ（図９の行選択配線ＲＳと同等）を介して、また、フォトセンサＰＤのアノードは絵素行ごとに設けられたリセット配線ＲＳ（図９のリセット配線ＲＳＴと同等）を介して、それぞれセンサスキャン回路６に接続されている。各絵素行の読み出し配線ＲＷには、その絵素行の全ての容量Ｃｓｔの上記他端が接続されている。各絵素行のリセット配線ＲＳには、その絵素行の全てのフォトセンサＰＤのアノードが接続されている。また、データ信号線ＧＳＬは、スイッチＳＷＶを介して電源Ｖ０にも接続されている。
【００７３】
ソースドライバ４では、ソース入出力回路４７の出力がそれぞれ端子Ｐに接続されている。ソース出力回路４７は、オペアンプのボルテージフォロワからなるバッファ４７ａとスイッチ部４７ｂ、スイッチ部４７ｃとが１つずつ組になった各段を備えており、各段が１つの上記端子Ｐに接続されている。バッファ４７ａの入力はＤＡ変換回路４６の出力に接続されており、バッファ４７ａの出力はスイッチ部４７ｃを介し端子Ｐに接続されている。スイッチ部４７ｂは、ＡＤ変換回路４５の入力を端子Ｐに、スイッチ部４７ｃはバッファ４７ａの出力を端子Ｐに、それぞれ接続するか端子Ｐから遮断するかの切り替えを行う回路である。ＤＡ変換回路４６はＤＡ変換回路４６に専用の電源およびＧＮＤを使用しており、ＡＤ変換回路４５はＡＤ変換回路４５に専用の電源およびＧＮＤを使用している。
【００７４】
表示／センサ領域２ａにおいて絵素による表示を行う表示期間には、バッファ４７ａの電源が投入され、スイッチ部４７ｃはバッファ４７ａの出力を端子Ｐに接続し、スイッチ部４７ｂはＡＤ変換回路４５の入力を端子Ｐから遮断する。これにより、ＲＧＢの各ソース出力（データ信号）Ｖｄが時系列で表示／センサ領域２ａに供給される。表示／センサ領域２ａ側では、スイッチＳＷＲ・ＳＷＧ・ＳＷＢが順次交替してＯＮ状態となり、データ信号線ＲＳＬ・ＧＳＬ・ＢＳＬに順次ソース出力Ｖｄが出力されて絵素ＰＩＸＲ・ＰＩＸＧ・ＰＩＸＢで表示が行われる。また、このとき、スイッチＳＷＶはＯＦＦ状態にある。
【００７５】
表示／センサ領域２ａにおいて外光の光照射による光強度の検出や暗電流検出を行うセンサ駆動期間は、スイッチＳＷＲがＯＮ状態、スイッチＳＷＧ・ＳＷＢがＯＦＦ状態、スイッチＳＷＶがＯＮ状態にされてデータ信号線ＧＳＬを電源Ｖ０に接続する。また、図１１と同様の手順で、事前にセンサスキャン回路６からフォトセンサＰＤの順方向を用いて容量Ｃｓｔを所定電圧に充電しておくことにより、光強度の検出期間に、アンプＴＦＴ２１のゲートをフォトセンサＰＤに照射される光の強度に応じた電圧とする。これにより、検出された光の強度に応じた電圧がデータ信号線ＲＳＬに出力され、ＳＷＲを介してソースドライバ４の端子Ｐに入力される。
【００７６】
このとき、ソースドライバ４側ではスイッチ部４７ｃが遮断され、スイッチ部４７ｂがＡＤ変換回路４５の入力を端子Ｐに接続する。これにより、センサ回路ＳＣのアナログ出力であるセンサ電圧ＶｓがＡＤ変換回路４５に入力される。ＡＤ変換回路４５は入力されたセンサ電圧Ｖｓをデジタルデータに変換する。このデジタルデータは後続の処理回路で光強度の検出結果として用いられる。
【００７７】
このように、ソースドライバ４は、フォトセンサＰＤへの照射光の強度を検出する光強度検出手段として機能している。
【００７８】
次に、図３に、表示／センサ領域２ａにおけるセンサ回路ＳＣの配置例を示す。
【００７９】
センサ回路ＳＣとしては、図１２を用いて説明したように、フォトセンサ回路として、照射光の検出出力を行う光検出回路ｓｅｎＳと、暗電流の検出出力を行う暗電流検出回路ｓｅｎＤとの２種類を配置し、光検出回路ｓｅｎＳの検出出力を暗電流検出回路ｓｅｎＤの検出出力で補償することにより、正確な照射光強度の検出を行うようにする。
【００８０】
光検出回路ｓｅｎＳは、１つの絵素行上にある第１の所定数の絵素からなる第１の画素（絵素区画、第１の絵素区画）ＰＩＸ１の領域に内蔵されている。ここでは、図１に示すように画素ＰＩＸ１はＲＧＢの３つの絵素からなり、第１の所定数は３である。暗電流検出回路ｓｅｎＤは、１つの絵素行上にある第２の所定数の絵素からなる第２の画素（絵素区画、第２の絵素区画）ＰＩＸ２の領域に内蔵されている。ここでは、図１に示すように画素ＰＩＸ２はＲＧＢの３つの絵素からなり、第２の所定数は３であって第１の所定数に等しい。
【００８１】
このように、表示／センサ領域２ａには第１の画素ＰＩＸ１と第２の画素ＰＩＸ２との２種類の検出絵素区画が配置されている。
【００８２】
ここでは、互いに隣接する２つの絵素行３１・３１のうち、一方の絵素行３１に設けられた全ての第１の画素ＰＩＸ１は第１絵素区画群を構成しており、他方の絵素行３１に設けられた全ての第２の画素ＰＩＸ２は第２絵素区画群を構成している。そして、第１絵素区画群と第２絵素区画群とは絵素区画群対Ｔ（図３ではＴ１、Ｔ２、…）を構成しているとともに、１つの絵素区画群対Ｔに、検出絵素区画として第１の画素ＰＩＸ１と第２の画素ＰＩＸ２との両方が含まれている。ここでは、絵素区画群対Ｔに含まれる一方の絵素行３１にセンサ回路ｓｅｎＳを含む第１の画素ＰＩＸ１のみが１画素おきに配置されて第１絵素区画群を構成しているとともに、他方の絵素行３１にセンサ回路ｓｅｎＤを含む第２の画素ＰＩＸ２のみが１画素おきに配置されて第２絵素区画群を構成している。
【００８３】
そして、各絵素区画群対Ｔでは、第１の画素ＰＩＸ１の光検出回路の検出信号である光検出信号の出力、および、第２の画素ＰＩＸ２の暗電流検出回路の検出信号である暗電流検出信号の出力の全てを含めた検出信号の出力のそれぞれは、検出信号の出力ラインとしての、互いに異なるデータ信号線ＲＳＬ（図１ではＲＳＬ１、ＲＳＬ２、…）に接続されている。上記出力ラインは、列方向に並ぶ複数の検出絵素区画を通っている。つまり、ここでは、各絵素区画群対Ｔにおいて、第１の画素ＰＩＸ１と第２の画素ＰＩＸ２とが対角方向に隣接している。また、データ信号線ＧＳＬ（図１ではＧＳＬ１、ＧＳＬ２、…）は、図５で説明したように、スイッチＳＷＶを介して電源Ｖ０に接続されるようになっており、第１の画素ＰＩＸ１および第２の画素ＰＩＸ２の検出信号の出力を行うための電源ラインに用いられる。
【００８４】
また、ここでは第１の画素ＰＩＸ１でもなく第２の画素ＰＩＸ２でもない画素は、フォトセンサ回路を内蔵しない通常画素ＰＩＸ０となっている（但し、読み出し配線ＲＷ、リセット配線ＲＳは設置されている）。
【００８５】
なお、上記例とは異なる、第１の画素ＰＩＸ１と第２の画素ＰＩＸ２との配置パターンも可能であり、その例を図８の（ａ）〜（ｃ）に示す。
【００８６】
図８の（ａ）では、第１絵素区画群が第１の画素ＰＩＸ１のみから、また、第２絵素区画群が第２の画素ＰＩＸ２のみから、それぞれ構成されている。また、第１絵素区画群を備える絵素行では第１の画素ＰＩＸ１どうしが互いに隣接するとともに、第２絵素区画群を備える絵素行では第２の画素ＰＩＸ２どうしが互いに隣接している。列方向に並ぶ検出絵素区画の各列に１つの光検出信号の出力ラインＳｏｕｔ（図ではＳ１ｏｕｔ、Ｓ２ｏｕｔ、…）および１つの暗電流検出信号の出力ラインＤｏｕｔ（図ではＤ１ｏｕｔ、Ｄ２ｏｕｔ、…）が通っている。
【００８７】
図８の（ｂ）では、第１絵素区画群が第１の画素ＰＩＸ１と第２の画素ＰＩＸ２とが交互に配置されるように、また、第２絵素区画群が第２の画素ＰＩＸ２と第１の画素ＰＩＸ１とが交互に配置されるように、それぞれ構成されている。また、各絵素区画群対において、列方向には第１の画素ＰＩＸ１と第２の画素ＰＩＸ２とが並んでいる。列方向に並ぶ検出絵素区画の各列に１つの光検出信号の出力ラインＳｏｕｔ（図ではＳ１ｏｕｔ、Ｓ２ｏｕｔ、…）および１つの暗電流検出信号の出力ラインＤｏｕｔ（図ではＤ１ｏｕｔ、Ｄ２ｏｕｔ、…）が通っている。
【００８８】
図８の（ｃ）では、第１絵素区画群が第１の画素ＰＩＸ１と第２の画素ＰＩＸ２とが交互に配置されるように、また、第２絵素区画群が第１の画素ＰＩＸ１と第２の画素ＰＩＸ２とが交互に配置されるように、それぞれ構成されている。また、各絵素区画群対において、列方向に第１の画素ＰＩＸ１どうしが並んでいる検出絵素区画の列と、列方向に第２の画素ＰＩＸ２どうしが並んでいる検出絵素区画の列とが交互に配置されている。列方向に第１の画素ＰＩＸ１どうしが並んでいる検出絵素区画の各列には２つの光検出信号の出力ラインＳｏｕｔ（図ではＳ１ｏｕｔ・Ｓ２ｏｕｔ、Ｓ３ｏｕｔ・Ｓ４ｏｕｔ、…）が通っているとともに、列方向に第２の画素ＰＩＸ２どうしが並んでいる検出絵素区画の各列には２つの暗電流検出信号の出力ラインＤｏｕｔ（図ではＤ１ｏｕｔ・Ｄ２ｏｕｔ、Ｄ３ｏｕｔ・Ｄ４ｏｕｔ、…）が通っており、各絵素区画群対において出力ラインＳｏｕｔ・Ｄｏｕｔの上記２つのラインの一方が第１絵素区画群に接続されているとともに他方が第２絵素区画群に接続されている。
【００８９】
図１に示すように、センサスキャン回路６は、絵素区画群対Ｔのそれぞれに、各第１の画素ＰＩＸ１の光検出信号の出力と各第２の画素ＰＩＸ２の暗電流検出信号の出力とを同時に行わせる読み出し信号ＲＷ（図１ではＲＷ１、ＲＷ２、…）を順次出力する。この動作を行うために、センサスキャン回路６は、シフトレジスタ段１２Ｗ・３４Ｗ・５６Ｗ・…からなる第１のシフトレジスタを備えている。
【００９０】
さらに、図１に示すように、センサスキャン回路６は、絵素区画群対Ｔのそれぞれに、第１の画素ＰＩＸ１および第２の画素ＰＩＸ２の検出動作の初期化を行うリセット信号ＲＳ（図１ではＲＳ１、ＲＳ２、…）を順次出力する第２のシフトレジスタを備えている。第２のシフトレジスタはシフトレジスタ段１２Ｓ・３４Ｓ・５６Ｓ・…からなる。このように、ここでは２系統のシフトレジスタを用いる。
【００９１】
第１のシフトレジスタと第２のシフトレジスタとのそれぞれはクロック信号ＲＣＫによってシフト動作を行う。第１のシフトレジスタではスタートパルスＲＷＳＰがシフトされて、シフトレジスタ段１２Ｗ・３４Ｗ・…からの順次のシフト出力ＳＲＯ１・ＳＲＯ２・…により、スイッチＡＷ１２・ＡＷ３４・…が順次ＯＮ状態となり、Ｈｉｇｈの読み出し信号ＲＷが、読み出し信号ＲＷ１とＲＷ２、ＲＷ３とＲＷ４、…として順次読み出し信号供給用配線に出力される。但し、同じ絵素区画群対Ｔに対する読み出し信号ＲＷは、例えば図２のタイミングチャートにＲＷ１・ＲＷ２で示すように、同じシフトレジスタ段のシフト出力によりＯＮ状態となった１つのスイッチＡＷを介して得られる信号である。
【００９２】
第２のシフトレジスタではスタートパルスＲＳＳＰがシフトされて、シフトレジスタ段１２Ｓ・３４Ｓ・…からの順次のシフト出力により、スイッチＡＳ１２・ＡＳ３４・…が順次ＯＮ状態となり、Ｈｉｇｈのリセット信号ＲＳが、リセット信号ＲＳ１とＲＳ２、ＲＳ３とＲＳ４、…として順次リセット配線ＲＳに出力される。但し、同じ絵素区画群対Ｔに対するリセット信号ＲＳは、例えば図２のタイミングチャートにＲＳ１・ＲＳ２で示すように、同じシフトレジスタ段のシフト出力によりＯＮ状態となった１つのスイッチＡＳを介して得られる信号である。
【００９３】
ここでは説明を容易にするために、読み出し信号ＲＷ、リセット信号ＲＳの出力経路を選択する回路をスイッチＡＷ、ＡＳとして説明したが、実回路では各スイッチがＯＦＦ状態であってもフローティングではなく、それぞれ所定の電位が出力される構成となっている。
【００９４】
図２のタイミングチャートに、上記第１のシフトレジスタおよび上記第２のシフトレジスタの各信号のタイミングを、ゲートスキャン回路５の各信号のタイミングとともに示す。ゲートクロックＧＣＫ１・ＧＣＫ２・…で規定される表示の１Ｈ（１水平期間）において、図５のスイッチＳＷＲにビデオサンプリング信号ＲＳＷ、スイッチＳＷＧにビデオサンプリング信号ＧＳＷ、スイッチＳＷＢにビデオサンプリング信号ＢＳＷが順次供給されてＳＳＤ(Source Share Driving)駆動が行われる。センサ回路によるセンシングは大部分この表示選択期間に行われ、表示選択期間外に設けられるセンサーデータ処理期間に、図５のスイッチＳＷＶをＯＮ状態とする制御信号ＶＳＷがアクティブとなって読み出しおよびリセットを行う。リセット信号ＲＳ１・ＲＳ２・…は、対応する読み出し信号ＲＷ１・ＲＷ２・…によって読み出しを行う１フレーム期間だけ前に出力される。
【００９５】
従って、センサ行ドライバによって、絵素区画群対に含まれる全ての光検出回路および暗電流検出回路の検出信号の出力が、異なる出力ラインを介して同時に得られる。従って、光強度検出手段は、光検出回路の検出信号の出力を、同時に得られた暗電流検出回路の検出信号の出力を用いて補償することができる。
【００９６】
このように、本実施形態によれば、各絵素区画群対において第１絵素区画群と第２絵素区画群とを同時に駆動し、これらから同時にフォトセンサ回路の検出出力を取り出すことにより、第１絵素区画群と第２絵素区画群との間で時間差によるバラツキの少ない２つのデータが得られる。さらに、同時に取り出された互いに同じ構成の複数の絵素区画からの検出出力を平均化することによって、さらにバラツキの小さいデータが得られる。
【００９７】
また、各絵素区画群対では、第１絵素区画群と第２絵素区画群とを１期間分ずつ順次に駆動する場合と異なり、２期間分の駆動期間に１回の動作を行うことになる。従って、フォトセンサ回路のリセット期間を長時間設けながら、長時間の読み出し時間をも確保することができるので、検出のバラツキを抑制することが可能となる。
【００９８】
こうして得られた上記の２つのデータを互いに組み合わせることにより、光検出結果を暗電流検出結果で正確に補償することができるといったように、一方のデータを他方のデータで正確に更正することができる。
【００９９】
以上により、光検出のための正確な補償を始めとする、異種データを組み合わせた光検出結果の正確な更正を行うことができる、フォトセンサ回路を備えた表示装置を実現することができる。
【０１００】
また、センサ行ドライバは、第１の絵素区画と第２の絵素区画との２種類の検出絵素区画を含んだ絵素区画群対のそれぞれに対して読み出し信号を順次出力し、各絵素区画群対に第１の絵素区画の光検出信号の出力と第２の絵素区画の暗電流検出信号の出力とを同時に行わせる。そして、各絵素区画群対では、検出信号が、列方向に並ぶ複数の検出絵素区画を通る出力ラインに出力されて、取り出される。取り出された各検出信号は光強度検出手段により検出されて、光照射の強度の検出が行われる。
【０１０１】
従って、同時に取り出された、バラツキの少ない光検出信号および暗電流検出信号を用いて、光検出のための正確な補償を行うことができる。
【０１０２】
また、第１のシフトレジスタおよび第２のシフトレジスタの各シフトレジスタ段は、２行分の絵素行に共通となるので、第１のシフトレジスタおよび第２のシフトレジスタの回路規模を半減することができる。従って、本実施形態の構成は表示装置の狭額縁化に貢献する。
【０１０３】
以上の実施形態において、センサ回路ＳＣはＲＧＢの３つの絵素からなる画素１つにつき１つずつ設けられるような例を挙げたが、これに限ることなく、１つや任意の複数の画素につき１つずつ設けられるなど、その配分は任意でよい。また、上述の図８の（ｃ）において、絵素の所定数が３である絵素区画を実現する場合に、図６のように、出力ラインをデータ信号線ＲＳＬとデータ信号線ＢＳＬとのそれぞれに設けてもよい。但し、この場合、パネルとＬＳＩ内にデータ信号線ＢＳＬからのセンサ出力を受けるための別径路を設ける必要がある。
【０１０４】
また、図７に、絵素の所定数が上記例とは異なる場合（６つの絵素からなる例）を示す。この構成では、通常画素ＰＩＸ０が領域Ａのようにフォトダイオードなどが配置されたものである場合であっても、上記絵素区画群対から同時に光検出回路および暗電流検出回路の検出出力が可能である。従って、異種データを組み合わせた光検出結果の正確な更正を行うことができ、同時に取り出された、バラツキの少ない光検出信号および暗電流検出信号を用いて、光検出のための正確な補償を行うことができる。
【０１０５】
また、図８を用いて前述したように、異なる絵素区画群対Ｔ間では、同じ出力ラインに第１の画素ＰＩＸ１と第２の画素ＰＩＸ２とが混在して接続されてもよい。また、同じ絵素行に第１の画素ＰＩＸ１と第２の画素ＰＩＸ２とが混在してもよい。また、絵素区画群対Ｔに含まれる一方の絵素行のみに検出絵素区画（上記例では第１の画素ＰＩＸ１および第２の画素ＰＩＸ２）が配置される構成も可能である。
【０１０６】
また、センサ回路ＳＣの構成も、前記例に限ることはなく、ＴＦＴのダイオード接続で構成されたフォトセンサＰＤを用いたり、複数個のフォトセンサＰＤを並列接続したり直列接続したりしたものを用いたり、複数の容量Ｃｓｔをセンサ回路領域内に分散配置させたりするなど、任意でよい。
【０１０７】
また、表示装置の種類としては液晶表示装置に限ることはなく、ＥＬ表示パネルなど他の表示装置でも本発明の適用が可能である。
【０１０８】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１０９】
本発明は、フォトセンサを用いた指紋認証やタッチパネルを備える表示装置に好適に使用することができる。
【符号の説明】
【０１１０】
１            液晶表示装置（表示装置）
２ａ          表示／センサ領域（表示領域）
４            ソースドライバ（光強度検出手段）
６            センサスキャン回路（センサ行ドライバ）
Ｔ            絵素区画群対
ＰＤ          フォトセンサ
ＳＣ          センサ回路（フォトセンサ回路）
ｓｅｎＳ      光検出回路
ｓｅｎＤ      暗電流検出回路
ＰＩＸ１      第１の画素（絵素区画、第１の絵素区画、検出絵素区画）
ＰＩＸ２      第２の画素（絵素区画、第２の絵素区画、検出絵素区画）
ＲＳＬ        データ信号線（出力ライン）
ＧＳＬ        データ信号線（電源ライン）
ＲＷ          読み出し信号
ＲＳ          リセット信号
【図１】
2010038513.tif 000003
【図２】
2010038513.tif 000004
【図３】
2010038513.tif 000005
【図４】
2010038513.tif 000006
【図５】
2010038513.tif 000007
【図６】
2010038513.tif 000008
【図７】
2010038513.tif 000009
【図８】
2010038513.tif 000010
【図９】
2010038513.tif 000011
【図１０】
2010038513.tif 000012
【図１１】
2010038513.tif 000013
【図１２】
2010038513.tif 000014
【図１３】
2010038513.tif 000015
【図１４】
2010038513.tif 000016
【図１５】
2010038513.tif 000017
【図１６】
2010038513.tif 000018
【国際調査報告】
2010038513.tif 000019
2010038513.tif 000020