(57)【要約】  被試験デバイスを試験する試験装置であって、被試験デバイスへ信号を出力する複数のドライバを有する第１の端子グループおよび第２の端子グループと、第１の端子グループ内の一のドライバおよび第２の端子グループ内の一のドライバから出力される信号の遅延量を共通して設定する第１の共通設定部と、第１の端子グループ内において基準位相が調整された場合における第１の共通設定部が設定した遅延量の設定値、および、第２の端子グループ内において基準位相が調整された場合における第１の共通設定部が設定した遅延量の設定値に基づき、第１の端子グループ内の複数のドライバから出力される信号の基準位相と第２の端子グループ内の複数のドライバから出力される信号の基準位相とを近づけるグループ間調整部と、を備える試験装置を提供する。
2011001463.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスへ信号を出力する複数のドライバを有する第１の端子グループおよび第２の端子グループと、
前記第１の端子グループ内の一のドライバおよび前記第２の端子グループ内の一のドライバから出力される信号の遅延量を共通して設定する第１の共通設定部と、
前記第１の端子グループ内において基準位相が調整された場合における前記第１の共通設定部が設定した遅延量の設定値、および、前記第２の端子グループ内において基準位相が調整された場合における前記第１の共通設定部が設定した遅延量の設定値に基づき、前記第１の端子グループ内の複数のドライバから出力される信号の基準位相と前記第２の端子グループ内の複数のドライバから出力される信号の基準位相とを近づけるグループ間調整部と、
を備える試験装置。
【請求項２】
前記第１の共通設定部は、前記第１の端子グループ内の一のドライバおよび前記第２の端子グループ内の一のドライバに対して共通に与えられる信号を遅延する遅延回路の遅延量を設定する
請求項１に記載の試験装置。
【請求項３】
前記第１の端子グループ内の一のドライバ以外のドライバのそれぞれから出力される信号の遅延量を設定する複数の第１の個別設定部と、
前記第２の端子グループ内の一のドライバ以外のドライバのそれぞれから出力される信号の遅延量を設定する複数の第２の個別設定部と、
前記第１の共通設定部および前記複数の第１の個別設定部のそれぞれが設定する遅延量を調整して、前記第１の端子グループ内の複数のドライバのそれぞれから出力される信号の基準位相を互いに近づけ、前記第１の共通設定部および前記複数の第２の個別設定部のそれぞれが設定する遅延量を調整して、前記第２の端子グループ内の複数のドライバのそれぞれから出力される信号の基準位相を互いに近づけるグループ内調整部と、
を更に備える請求項２に記載の試験装置。
【請求項４】
前記グループ間調整部は、前記第１の端子グループ内において基準位相が調整された場合における前記第１の共通設定部が設定した遅延量の設定値と、前記第２の端子グループ内において基準位相が調整された場合における前記第１の共通設定部が設定した遅延量の設定値との差分値に応じた第１シフト量分、前記複数の第２の個別設定部が設定する遅延量の設定値のそれぞれをシフトする
請求項３に記載の試験装置。
【請求項５】
当該試験装置は、複数の前記第１の共通設定部を備え、
前記グループ間調整部は、複数の前記第１の共通設定部のそれぞれに対する前記差分値の平均を、前記第１シフト量とする
請求項４に記載の試験装置。
【請求項６】
前記被試験デバイスへ信号を出力する複数のドライバを有する第３の端子グループと、
前記第２の端子グループ内の一のドライバおよび前記第３の端子グループ内の一のドライバから出力される信号の遅延量を共通して設定する第２の共通設定部と、
前記第３の端子グループ内の一のドライバ以外のドライバのそれぞれから出力される信号の遅延量を設定する複数の第３の個別設定部と、
を更に備え、
前記グループ内調整部は、前記第２の共通設定部および前記複数の第３の個別設定部のそれぞれが設定する遅延量を調整して、前記第３の端子グループ内の複数のドライバのそれぞれから出力される信号の基準位相を互いに近づけ、
前記グループ間調整部は、
前記第１シフト量分、前記第１の共通設定部および前記複数の第２の個別設定部が設定する遅延量の設定値のそれぞれをシフトし、
前記第２の端子グループ内において基準位相が調整された場合における前記第２の共通設定部が設定した遅延量の設定値と、前記第３の端子グループ内において基準位相が調整された場合における前記第２の共通設定部が設定した遅延量の設定値との差分値に応じた第２シフト量、および、前記第１シフト量を加算した値分、前記複数の第３の個別設定部が設定する遅延量の設定値をシフトする
請求項４から５の何れかに記載の試験装置。
【請求項７】
前記被試験デバイスへ信号を出力する複数のドライバを有する複数の端子グループと、
前記複数の端子グループのそれぞれに対応し、対応する端子グループ内の一のドライバおよび対応する端子グループの次の端子グループ内の一のドライバから出力される信号の遅延量を共通して設定する複数の共通設定部と、
を備え、
前記グループ間調整部は、
１番目の端子グループから最後から１つ前の端子グループまでのそれぞれについて、基準位相が調整された場合における対応する共通設定部が設定した遅延量の設定値と、次の端子グループ内において基準位相が調整された場合における対応する前記共通設定部が設定した遅延量の設定値との差分値を算出し、
最後の端子グループについて、基準位相が調整された場合における対応する共通設定部が設定した遅延量の設定値と、１番目の端子グループ内において基準位相が調整された場合における対応する前記共通設定部が設定した遅延量の設定値との差分値を算出し、
前記１番目の端子グループから前記最後の端子グループまでのそれぞれの前記差分値の平均を、巡回誤差として算出し、
前記複数の端子グループのそれぞれについて、前記差分値に応じたシフト量、および、当該端子グループに対して分散された前記巡回誤差の成分に基づく補正シフト量分、当該端子グループ内の複数のドライバから出力される信号の遅延量の設定値をシフトする
請求項６に記載の試験装置。
【請求項８】
当該試験装置は、複数の被試験デバイスを並行して試験し、
前記第１の共通設定部は、前記複数の被試験デバイスに同一の信号を与えるための複数のドライバに対応して設けられる
請求項１から７の何れかに記載の試験装置。
【請求項９】
前記第１の端子グループおよび前記第２の端子グループは、前記被試験デバイスの端子へ信号を出力するドライバおよび前記端子から信号を入力するコンパレータを有する入出力部を複数有する第１内部グループおよび第２内部グループを有し、
前記グループ内調整部は、前記第１内部グループのそれぞれの前記入出力部と、前記第２内部グループのそれぞれの前記入出力部とを互いに接続した状態で、互いに接続された前記第１内部グループの前記入出力部および前記第２内部グループの前記入出力部の各ペアについて基準位相の差分を算出し、算出した基準位相の差分に基づき、互いの基準位相を近づける
請求項３に記載の試験装置。
【請求項１０】
被試験デバイスを試験する試験装置の校正方法であって、
前記試験装置は、
前記被試験デバイスへ信号を出力する複数のドライバを有する第１の端子グループおよび第２の端子グループと、
前記第１の端子グループ内の一のドライバおよび前記第２の端子グループ内の一のドライバから出力される信号の遅延量を共通して設定する第１の共通設定部と、
を備え、
前記第１の端子グループ内において基準位相が調整された場合における前記第１の共通設定部が設定した遅延量の設定値、および、前記第２の端子グループ内において基準位相が調整された場合における前記第１の共通設定部が設定した遅延量の設定値に基づき、前記第１の端子グループ内の複数のドライバから出力される信号の基準位相と前記第２の端子グループ内の複数のドライバから出力される信号の基準位相とを近づける
校正方法。
【請求項１１】
被試験デバイスを試験する試験装置を校正する装置としてコンピュータを機能させるためのプログラムであって、
前記試験装置は、
前記被試験デバイスへ信号を出力する複数のドライバを有する第１の端子グループおよび第２の端子グループと、
前記第１の端子グループ内の一のドライバおよび前記第２の端子グループ内の一のドライバから出力される信号の遅延量を共通して設定する第１の共通設定部と、
を備え、
当該プログラムは、前記コンピュータを、
前記第１の端子グループ内において基準位相が調整された場合における前記第１の共通設定部が設定した遅延量の設定値、および、前記第２の端子グループ内において基準位相が調整された場合における前記第１の共通設定部が設定した遅延量の設定値に基づき、前記第１の端子グループ内の複数のドライバから出力される信号の基準位相と前記第２の端子グループ内の複数のドライバから出力される信号の基準位相とを近づけるグループ間調整部
として機能させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置、校正方法およびプログラムに関する。
【背景技術】
【０００２】
試験装置は、試験周期毎に、基準位相から指定された時間遅延したタイミングにおいて、指定された波形の試験信号を出力する。また、試験装置は、基準位相から指定された時間遅延したタイミングにおいて、被試験デバイスからの応答信号の値を取得する。また、試験装置は、被試験デバイスと信号を授受する多数の信号入出力部を備える。複数の信号入出力部は、試験に先立って互いの基準位相が一致するように調整される（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３５６５８３７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、複数の信号入出力部は、複数の基板に分散して設けられる。２つの信号入出力部間の基準位相の位相差は、基板毎の条件（例えば、コネクタの嵌合条件等）の違いから、同一基板内の場合よりも、基板が異なる場合のほうが大きくなり易い。【０００５】
そこで、試験装置は、複数の信号入出力部の基準位相を一致させる場合、複数の信号入出力部をグループ毎（例えば基板毎）に分けて、まず、グループ内で信号入出力部の基準位相を調整し、続いてグループ間で信号入出力部の基準位相を調整する。これにより、試験装置は、効率良く複数の信号入出力部の基準位相を一致させることができる。【０００６】
ここで、２段階で調整を行う場合、試験装置は、グループ内で信号入出力部の基準位相を調整するための校正用ボードと、グループ間で信号入出力部の基準位相を調整するための校正用ボードとが必要となる。グループ内での調整用の校正用ボードは、一例として、グループ内の隣接する端子同士をショートする配線が設けられる。試験装置は、このような校正用ボードを用いて、互いに接続された２つの信号入出力部の間の基準位相を順次に一致させていく。これにより、試験装置は、グループ内の全ての信号入出力部の基準位相を一致させることができる。【０００７】
一方、グループ間での調整用の校正用ボードは、一例として、異なるグループ間の複数の端子同士を、一対一でショートする配線が設けられている。試験装置は、このような校正用ボードを用いて、異なるグループ間で互いに接続された２つの信号入出力部のペアの基準位相の差を算出する。そして、試験装置は、一方のグループ内の複数の信号入出力部の基準位相のそれぞれを、複数のペアの基準位相の差の平均分シフトさせる。これにより、試験装置は、異なるグループ間の複数の信号入出力部の基準位相を一致させることができる。【０００８】
しかし、このように２段階で調整を行うと、基準位相を調整するために試験装置本体に取り付ける校正用ボードが少なくとも２種類必要になる。従って、校正用ボードの取り付け作業の時間および校正用ボードの費用等が大きくなり、この結果、試験コストが大きくなってしまう。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、前記被試験デバイスへ信号を出力する複数のドライバを有する第１の端子グループおよび第２の端子グループと、前記第１の端子グループ内の一のドライバおよび前記第２の端子グループ内の一のドライバから出力される信号の遅延量を共通して設定する第１の共通設定部と、前記第１の端子グループ内において基準位相が調整された場合における前記第１の共通設定部が設定した遅延量の設定値、および、前記第２の端子グループ内において基準位相が調整された場合における前記第１の共通設定部が設定した遅延量の設定値に基づき、前記第１の端子グループ内の複数のドライバから出力される信号の基準位相と前記第２の端子グループ内の複数のドライバから出力される信号の基準位相とを近づけるグループ間調整部と、を備える試験装置を提供する。また、このような試験装置を校正する校正方法およびプログラムを提供する。【００１０】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る試験装置１０のハードウェア構成を被試験デバイス３００とともに示す。
【図２】本実施形態に係る試験装置１０の、校正時における機能構成を示す。
【図３】入出力部３０の構成の一例を示す。
【図４】同一の信号を出力する２つの入出力部３０の構成の一例を示す。
【図５】本実施形態に係る試験装置１０の校正処理フローを示す。
【図６】ステップＳ１１の処理の信号の流れを示す。
【図７】ステップＳ１２の処理の信号の流れを示す。
【図８】ステップＳ１３の処理の信号の流れを示す。
【図９】１番目の端子グループの遅延量の設定値の平均を０とした場合において、端子グループ内において基準位相の調整が行われた後の１番目から３番目の端子グループの遅延量の設定値の一例を示す。
【図１０】図９の内容に加えて、４番目の端子グループの遅延量の設定値を基準とした１番目の端子グループの遅延量の設定値の一例を示す。
【図１１】ステップＳ１２の他の処理の接続例を示す。
【図１２】本実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。
【発明を実施するための形態】
【００１２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１３】
図１は、本実施形態に係る試験装置１０のハードウェア構成を被試験デバイス３００とともに示す。本実施形態に係る試験装置１０は、被試験デバイス（ＤＵＴ）３００を試験する。試験装置１０は、本体部１２と、接続部１４と、制御装置１６とを備える。
【００１４】
本体部１２は、複数の試験モジュール１８を搭載する。複数の試験モジュール１８のそれぞれは、試験プログラムを実行して、被試験デバイス３００との間で信号を送受信して被試験デバイス３００を試験する。
【００１５】
より詳しくは、複数の試験モジュール１８のそれぞれは、試験周期毎に、基準位相から指定された時間遅延したタイミングにおいて、指定された波形の試験信号を出力する。また、複数の試験モジュール１８のそれぞれは、基準位相から指定された時間遅延したタイミングにおいて、被試験デバイス３００からの応答信号の値を取得する。
【００１６】
接続部１４は、本体部１２に載置される。接続部１４は、被試験デバイス３００を搭載して、複数の試験モジュール１８および被試験デバイス３００との間を接続する。接続部１４は、一例として、本体部１２に載置されるボード等であってよい。
【００１７】
制御装置１６は、本体部１２に搭載された試験モジュール１８を制御して、複数の試験モジュール１８に被試験デバイス３００の試験を実行させる。更に、制御装置１６は、試験に先立って、複数の試験モジュール１８のそれぞれを校正する。より詳しくは、制御装置１６は、校正時において、複数の試験モジュール１８のそれぞれの基準位相を互いに一致させる。
【００１８】
図２は、本実施形態に係る試験装置１０の、校正時における機能構成を示す。試験装置１０は、第１の端子グループ２１と、第２の端子グループ２２と、第３の端子グループ２３と、複数の第１の個別設定部３１と、複数の第２の個別設定部３２と、複数の第３の個別設定部３３と、少なくとも１つの第１の共通設定部４１と、少なくとも１つの第２の共通設定部４２と、端子調整部５４と、グループ内調整部５６と、グループ間調整部５８とを備える。
【００１９】
なお、端子調整部５４、グループ内調整部５６およびグループ間調整部５８は、一例として、制御装置１６により実現される。残りの部材は、一例として、本体部１２内の試験モジュール１８内に実現される。また、校正時においては、試験モジュール１８に代えて、校正用接続部１９が本体部１２に取り付けられる。
【００２０】
第１の端子グループ２１、第２の端子グループ２２および第３の端子グループ２３のそれぞれは、複数の入出力部３０を有する。複数の入出力部３０のそれぞれは、１または複数の被試験デバイス３００の端子のそれぞれに対応して設けられる。複数の入出力部３０のそれぞれは、被試験デバイス３００の端子へ信号を出力するドライバおよび端子から信号を入力するコンパレータを有する。そして、複数の入出力部３０のそれぞれは、被試験デバイス３００の対応する端子との間で信号を入出力して、被試験デバイス３００を試験する。なお、入出力部３０の構成の一例は、図３および図４において更に説明する。
【００２１】
第１の共通設定部４１は、第１の端子グループ２１内の何れか一の入出力部３０に対応して設けられる。第１の共通設定部４１は、第１の端子グループ２１内の一の入出力部３０内のドライバから出力される信号の遅延量、および、第１の端子グループ２１内の一の入出力部３０内のコンパレータが信号を入力するタイミングの遅延量を設定する。
【００２２】
ここで、第１の共通設定部４１が遅延量を調整する第１の端子グループ２１内の一の入出力部３０内のドライバは、第２の端子グループ２２内の何れか一の入出力部３０内のドライバと、同一の信号を出力する。従って、第１の共通設定部４１は、第１の端子グループ２１内の一のドライバから出力される信号の遅延量および第２の端子グループ２２内の一のドライバから出力される信号の遅延量を、共通して設定する。
【００２３】
例えば、第１の共通設定部４１が遅延量を調整する第１の端子グループ２１内の一のドライバおよび第２の端子グループ２２内の何れか一のドライバには、共通の遅延回路から信号が与えられる。そして、この場合においては、第１の共通設定部４１は、第１の端子グループ２１内の一のドライバおよび第２の端子グループ２２内の一のドライバに対して共通に与えられる信号を遅延する遅延回路の遅延量を設定する。
【００２４】
また、第２の共通設定部４２は、第２の端子グループ２２内の何れか一の入出力部３０に対応して設けられる。第２の共通設定部４２は、第２の端子グループ２２内の一の入出力部３０内のドライバから出力される信号の遅延量、および、第２の端子グループ２２内の一の入出力部３０内のコンパレータが信号を入力するタイミングの遅延量を設定する。
【００２５】
ここで、第２の共通設定部４２が遅延量を調整する第２の端子グループ２２内の一の入出力部３０内のドライバは、第３の端子グループ２３内の何れか一の入出力部３０内のドライバと、同一の信号を出力する。従って、第２の共通設定部４２は、第２の端子グループ２２内の一のドライバから出力される信号の遅延量および第３の端子グループ２３内の一のドライバから出力される信号の遅延量を、共通して設定する。
【００２６】
例えば、第２の共通設定部４２が遅延量を調整する第２の端子グループ２２内の一のドライバおよび第３の端子グループ２３内の何れか一のドライバには、共通の遅延回路から信号が与えられる。そして、この場合においては、第２の共通設定部４２は、第２の端子グループ２２内の一のドライバおよび第３の端子グループ２３内の一のドライバに対して共通に与えられる信号を遅延する遅延回路の遅延量を設定する。
【００２７】
例えば、当該試験装置１０が複数の被試験デバイス３００を並行して試験する構成である場合であれば、第１の共通設定部４１および第２の共通設定部４２は、複数の被試験デバイス３００に同一の信号（例えばアドレス信号）を与えるための複数のドライバに対応して設けられてよい。
【００２８】
複数の第１の個別設定部３１のそれぞれは、第１の端子グループ２１内の第１の共通設定部４１が対応する一の入出力部３０以外の複数の入出力部３０のそれぞれに対応して設けられる。複数の第２の個別設定部３２のそれぞれは、第２の端子グループ２２内の第２の共通設定部４２が対応する一の入出力部３０以外の複数の入出力部３０のそれぞれに対応して設けられる。複数の第３の個別設定部３３のそれぞれは、第３の端子グループ２３内の複数の入出力部３０のそれぞれに対応して設けられる。
【００２９】
そして、複数の第１の個別設定部３１、複数の第２の個別設定部３２および複数の第３の個別設定部３３は、対応する入出力部３０内のドライバから出力される信号の遅延量、および、対応する入出力部３０内のコンパレータが信号を入力するタイミングの遅延量を設定する。なお、複数の第２の個別設定部３２および複数の第３の個別設定部３３は、対応する入出力部３０内のドライバの遅延量が、第１の共通設定部４１または第２の共通設定部４２により設定される場合には、コンパレータが信号を入力するタイミングのみの遅延量を設定する。
【００３０】
端子調整部５４は、複数の入出力部３０のそれぞれ毎に、ドライバから出力する信号の基準位相と、コンパレータが信号を入力するタイミングの基準位相と互いに近づけて、一致させる。
【００３１】
グループ内調整部５６は、第１の共通設定部４１および複数の第１の個別設定部３１のそれぞれが設定する遅延量を調整して、第１の端子グループ２１内の複数のドライバのそれぞれから出力される信号の基準位相を互いに近づけて、一致させる。更に、グループ内調整部５６は、第１の共通設定部４１および複数の第２の個別設定部３２のそれぞれが設定する遅延量を調整して、第２の端子グループ２２内の複数のドライバのそれぞれから出力される信号の基準位相を互いに近づけて、一致させる。
【００３２】
グループ間調整部５８は、第１の端子グループ２１内の複数のドライバから出力される信号の基準位相と第２の端子グループ２２内の複数のドライバから出力される信号の基準位相とを近づけて、一致させる。更に、グループ間調整部５８は、第２の端子グループ２２内の複数のドライバから出力される信号の基準位相と第３の端子グループ２３内の複数のドライバから出力される信号の基準位相とを近づけて、一致させる。
【００３３】
なお、試験装置１０は、４以上の複数の端子グループを備える構成であってもよい。この場合において、複数の端子グループのそれぞれは、第１の端子グループ２１および第２の端子グループ２２と同様の機能および構成を有する。
【００３４】
また、４以上の複数の端子グループを備える場合、試験装置１０は、複数の端子グループのそれぞれに対応した複数の個別設定部および少なくとも１つの共通設定部を備える。複数の個別設定部のそれぞれは、第１の個別設定部３１、第２の個別設定部３２および第３の個別設定部３３と同様の機能および構成を有する。また、少なくとも１つの共通設定部は、第１の共通設定部４１および第２の共通設定部４２と同様の機能および構成を有する。
【００３５】
また、４以上の複数の端子グループを備える端子調整部５４は、複数の端子グループ内の全ての入出力部３０のそれぞれ毎に、ドライバから出力する信号の基準位相と、コンパレータが信号を入力するタイミングの基準位相と互いに近づけて、一致させる。また、グループ内調整部５６は、複数の端子グループのそれぞれ毎に、端子グループ内の複数の入出力部３０の基準位相を互いに近づけて一致させる。また、グループ間調整部５８は、複数の端子グループ間の複数の入出力部３０の基準位相を互いに近づけて、一致させる。
【００３６】
図３は、入出力部３０の構成の一例を示す。入出力部３０は、ドライバ６０と、コンパレータ６２と、パターン発生器６４と、タイミング発生器６６と、出力側の遅延回路６８と、波形成形部７０と、取得側の遅延回路７２と、取得部７４と、判定部７６とを含む。
【００３７】
ドライバ６０は、波形成形部７０から与えられた論理信号に応じた電圧レベルの信号を、被試験デバイス３００の対応する端子へと供給する。コンパレータ６２は、被試験デバイス３００の対応する端子から信号を入力して、入力した信号の電圧レベルに応じた論理値を表す論理信号を生成する。コンパレータ６２は、生成した論理信号を取得部７４へ与える。なお、ドライバ６０が信号を出力する端子およびコンパレータ６２が信号を入力する端子は同一である。
【００３８】
パターン発生器６４は、当該入出力部３０から発生する信号の波形および発生タイミングを指定する論理パターンを発生する。さらに、パターン発生器６４は、当該入出力部３０が入力する信号の期待値および信号を取得する取得タイミングを指定する期待パターンを発生する。パターン発生器６４は、発生した論理パターンを、試験周期毎に波形成形部７０へ供給する。また、パターン発生器６４は、発生した期待パターンを判定部７６へ供給する。
【００３９】
タイミング発生器６６は、当該入出力部３０が信号を出力するタイミングを指定するためのタイミング信号を発生する。また、タイミング発生器６６は、当該入出力部３０が信号の値を入力するタイミングを指定するためのストローブ信号を発生する。タイミング発生器６６は、一例として、試験周期毎に、タイミング信号およびストローブ信号を発生する。タイミング発生器６６は、タイミング信号を出力側の遅延回路６８へと供給し、ストローブ信号を取得側の遅延回路７２へと供給する。
【００４０】
出力側の遅延回路６８は、タイミング発生器６６から試験周期毎に供給されるタイミング信号を、基準位相から、指定された発生タイミングに応じた遅延量分遅延して波形成形部７０に供給する。また、出力側の遅延回路６８は、第１の個別設定部３１、第２の個別設定部３２または第３の個別設定部３３から遅延量の設定値が与えられる。出力側の遅延回路６８は、基準位相を、与えられた設定値に応じた位相に設定する。
【００４１】
波形成形部７０は、出力側の遅延回路６８により遅延されたタイミング信号のタイミングにおいて、パターン発生器６４により指定された波形の論理信号を発生する。波形成形部７０は、発生した論理信号をドライバ６０へと供給する。
【００４２】
取得側の遅延回路７２は、タイミング発生器６６から試験周期毎に供給されるストローブ信号を、基準位相から、指定された取得タイミングに応じた遅延量分遅延して取得部７４に供給する。また、取得側の遅延回路７２は、第１の個別設定部３１、第２の個別設定部３２または第３の個別設定部３３から遅延量の設定値が与えられる。取得側の遅延回路７２は、基準位相を、与えられた設定値に応じた位相に設定する。
【００４３】
取得部７４は、取得側の遅延回路７２により遅延されたストローブ信号のタイミングにおいて、コンパレータ６２から出力された論理信号の論理値を取得する。取得部７４は、取得した論理値を判定部７６へと供給する。
【００４４】
判定部７６は、取得部７４により取得された論理値を、パターン発生器６４により指定された期待値と一致するか否かを比較する。取得部７４は、比較結果をパターン発生器６４、制御装置１６または制御装置１６から読出し可能なメモリ等に供給する。
【００４５】
図４は、同一の信号を出力する２つの入出力部３０の構成の一例を示す。第２の端子グループ２２内の複数の入出力部３０のうち何れかの一の入出力部３０は、第１の端子グループ２１内の何れか一の入出力部３０と同一の信号を出力する。この場合、第２の端子グループ２２内の一の入出力部３０は、出力側の遅延回路６８および波形成形部７０を有さない構成となっている。
【００４６】
そして、この場合、第２の端子グループ２２内の一の入出力部３０内におけるドライバ６０は、第１の端子グループ２１内の一の入出力部３０内の波形成形部７０から信号を受ける。従って、第１の共通設定部４１は、第１の端子グループ２１内の一の入出力部３０内のドライバ６０、および、第２の端子グループ２２内の一の入出力部３０内のドライバ６０から出力される信号の遅延量を共通して設定することができる。
【００４７】
また、同様に、第３の端子グループ２３内の複数の入出力部３０のうち何れかの一の入出力部３０は、第２の端子グループ２２内の何れか一の入出力部３０と同一の信号を出力する。この場合、第３の端子グループ２３内の一の入出力部３０は、出力側の遅延回路６８および波形成形部７０を有さない構成となっている。
【００４８】
そして、この場合、第３の端子グループ２３内の一の入出力部３０内におけるドライバ６０は、第２の端子グループ２２内の一の入出力部３０内の波形成形部７０から信号を受ける。従って第２の共通設定部４２は、第２の端子グループ２２内の一の入出力部３０内のドライバ６０、および、第３の端子グループ２３内の一の入出力部３０内のドライバ６０から出力される信号の遅延量を共通して設定することができる。
【００４９】
図５は、本実施形態に係る試験装置１０の校正処理フローを示す。試験装置１０は、試験に先立って、試験装置１０は、以下のステップＳ１１からＳ１３の校正処理を順次に行う。
【００５０】
まず、試験装置１０は、当該試験装置１０が備える複数の入出力部３０のそれぞれ毎に、ドライバ６０から出力される信号の基準位相と、コンパレータ６２が信号を取り込むタイミングの基準位相とを一致させる（Ｓ１１）。ステップＳ１１の処理の一例については、図６において更に説明する。
【００５１】
続いて、試験装置１０は、端子グループ毎に、端子グループ内における複数の入出力部３０のそれぞれの基準位相を、互いに一致させる（Ｓ１２）。ステップＳ１２の処理の一例については、図７において更に説明する。
【００５２】
続いて、試験装置１０は、異なる端子グループ間の入出力部３０の基準位相を互いに一致させる（Ｓ１３）。ステップＳ１３の処理については、図８以降において更に説明する。以上の処理を実行することにより、試験装置１０は、当該試験装置１０内の全ての入出力部３０の基準位相を互いに一致させることができる。
【００５３】
図６は、ステップＳ１１の処理の信号の流れを示す。ステップＳ１１において、端子調整部５４は、複数の入出力部３０のそれぞれに対して次の処理を実行する。
【００５４】
端子調整部５４は、ドライバ６０から所定波形の信号を出力させる。ドライバ６０から出力された信号は、ループバックされて当該入出力部３０内のコンパレータ６２に与えられる。そして、端子調整部５４は、出力した所定波形の信号を、配線分遅延した時間において取得部７４が取得するように、出力側の遅延回路６８または取得側の遅延回路７２に与える遅延量の設定値を変更する。
【００５５】
これにより、端子調整部５４は、複数の入出力部３０毎に、ドライバ６０から出力される信号の基準位相と、コンパレータ６２より取り込まれる信号の基準位相とを一致させることができる。なお、端子調整部５４は、ステップＳ１１の処理を実行する場合、入出力部３０と被試験デバイス３００との間のリレーを開放することが好ましい。
【００５６】
図７は、ステップＳ１２の処理の信号の流れを示す。ステップＳ１２において、グループ内調整部５６は、複数の端子グループのそれぞれ（本例においては、第１の端子グループ２１、第２の端子グループ２２および第３の端子グループ２３のそれぞれ）に対して、次の処理を実行する。
【００５７】
まず、端子グループ内の隣接する端子間をショートする校正用接続部１９を、当該試験装置１０に取り付ける。続いて、グループ内調整部５６は、端子グループ内の１番目の入出力部３０から所定波形の信号を出力させて、１番目の入出力部３０から出力された所定波形の信号を２番目の入出力部３０が取得するように、信号の出力タイミングまたは取得タイミングを初期値から変化させる。
【００５８】
続いて、グループ内調整部５６は、端子グループ内の２番目の入出力部３０から所定波形の信号を出力させて、２番目の入出力部３０から出力された所定波形の信号を１番目の入出力部３０が取得するように、信号の出力タイミングまたは取得タイミングを初期値から変化させる。続いて、１番目の入出力部３０が出力した信号を２番目の入出力部３０が取得した場合における、初期値からのタイミングの変化量と、２番目の入出力部３０が出力した信号を１番目の入出力部３０が取得した場合における、初期値からのタイミングの変化量との差の１／２を算出する。
【００５９】
そして、グループ内調整部５６は、算出結果に応じた遅延量分、２番目の入出力部３０内の出力側の遅延回路６８および取得側の遅延回路７２に与える遅延量の設定値をシフトさせる。これにより、グループ内調整部５６は、１番目の入出力部３０の基準位相と、２番目の入出力部３０の基準位相とを一致させることができる。
【００６０】
続いて、グループ内調整部５６は、２番目の入出力部３０と３番目の入出力部３０との間でも同様の処理を行う。更に、３番目以降のそれぞれの入出力部３０と、次の入出力部３０との間でも、同様の処理を行う。これにより、グループ内調整部５６は、それぞれの端子グループ内において、複数のドライバ６０のそれぞれから出力される信号の基準位相を互いに近づけて、一致させることができる。なお、グループ内調整部５６は、ステップＳ１２の処理を実行する場合には、処理を行っていない入出力部３０の入出力端子を終端させることが好ましい。
【００６１】
図８は、ステップＳ１３の処理の信号の流れを示す。ステップＳ１３において、グループ間調整部５８は、次の処理を実行する。
【００６２】
まず、グループ間調整部５８は、第１の端子グループ２１内において基準位相が調整された場合における第１の共通設定部４１が設定した遅延量の設定値を取得する。続いて、グループ間調整部５８は、第２の端子グループ２２内において基準位相が調整された場合における第１の共通設定部４１が設定した遅延量の設定値を取得する。
【００６３】
続いて、グループ間調整部５８は、第１の端子グループ２１内において基準位相が調整された場合における第１の共通設定部４１が設定した遅延量の設定値と、第２の端子グループ２２内において基準位相が調整された場合における第１の共通設定部４１が設定した遅延量の設定値との差分値を算出する。
【００６４】
続いて、グループ間調整部５８は、算出した差分値に応じた第１シフト量を算出する。グループ間調整部５８は、第１の共通設定部４１が１つの場合には、例えば、算出した差分値を第１シフト量とする。また、当該試験装置１０が複数の第１の共通設定部４１を備える場合には、グループ間調整部５８は、複数の第１の共通設定部４１のそれぞれに対して算出した複数の差分値の平均を、第１シフト量とする。
【００６５】
そして、グループ間調整部５８は、算出した第１シフト量分、第２の共通設定部４２および複数の第２の個別設定部３２が設定する遅延量の設定値のそれぞれをシフトする。これにより、グループ間調整部５８は、第１の端子グループ２１内の複数のドライバ６０から出力される信号の基準位相と第２の端子グループ２２内の複数のドライバ６０から出力される信号の基準位相とを近づけて、一致させることができる。
【００６６】
また、更に、グループ間調整部５８は、第２の端子グループ２２内において基準位相が調整された場合における第２の共通設定部４２が設定した遅延量の設定値を取得する。続いて、グループ間調整部５８は、第３の端子グループ２３内において基準位相が調整された場合における第２の共通設定部４２が設定した遅延量の設定値を取得する。
【００６７】
続いて、グループ間調整部５８は、第２の端子グループ２２内において基準位相が調整された場合における第２の共通設定部４２が設定した遅延量の設定値と、第３の端子グループ２３内において基準位相が調整された場合における第２の共通設定部４２が設定した遅延量の設定値との差分値を算出する。
【００６８】
続いて、グループ間調整部５８は、算出した差分値に応じた第２シフト量を算出する。グループ間調整部５８は、第２の共通設定部４２が１つの場合には、例えば、算出した差分値を第２シフト量とする。また、当該試験装置１０が複数の第２の共通設定部４２を備える場合には、グループ間調整部５８は、複数の第２の共通設定部４２のそれぞれに対して算出した複数の差分値の平均を、第２シフト量とする。
【００６９】
そして、グループ間調整部５８は、算出した第１シフト量と第２シフト量とを加算した値分、複数の第３の個別設定部３３が設定する遅延量の設定値のそれぞれをシフトする。これにより、グループ間調整部５８は、第２の端子グループ２２内の複数のドライバ６０から出力される信号の基準位相と第３の端子グループ２３内の複数のドライバ６０から出力される信号の基準位相とを近づけて、一致させることができる。
【００７０】
なお、グループ間調整部５８は、ステップＳ１３において、複数の端子グループのそれぞれのシフト量を一括して演算で算出してもよい。そして、グループ間調整部５８は、複数の端子グループのそれぞれの入出力部３０の遅延量の設定値を一括してシフトさせてもよい。
【００７１】
このような試験装置１０によれば、端子グループ間を調整するための専用の校正用接続部（例えば、異なるグループ間の端子同士を一対一でショートするボード）を用いずに、端子グループ間での基準位相の調整を行うことができる。これにより、試験装置１０によれば、端子グループ間を調整するための専用の校正用接続部の付け替え作業および作成費用を無くすことができるので、試験コストを小さくすることができる。
【００７２】
図９は、１番目の端子グループの遅延量の設定値の平均を０とした場合において、端子グループ内において基準位相の調整が行われた後の１番目から４番目の端子グループの遅延量の設定値の一例を示す。ｇ番目の端子グループ（ｇは１以上の整数）とｇ＋１番目の端子グループ内との間で、互いに同一の出力信号を出力する端子がｎｍａｘ個（ｎｍａｘは１以上の整数）設けられているとする。
【００７３】
これらの端子のうちのｇ番目の端子グループ内のｎ番目の端子（ｎは１以上、ｎｍａｘ以下の整数）における、共通設定部による遅延量の設定値をＣＡＬＤＡ（Ｇｇ，ｎ）とする。また、この端子と同一の出力信号を出力するｇ＋１番目の端子グループ内の端子における、共通設定部による遅延量の設定値をＣＡＬＤＡ（Ｇｇ＋１，ｎ）とする。
【００７４】
この場合、ｇ番目の端子グループとｇ＋１番目の端子グループとの間の、差分値（Ｄｉｆｆ（Ｇｇ，Ｇｇ＋１））は、下記の式（１）に表される値となる。即ち、差分値（Ｄｉｆｆ（Ｇｇ，Ｇｇ＋１））は、互いに同一の信号を出力する端子のそれぞれのペアの、ｇ＋１番目の端子グループの端子の遅延量の設定値から、ｇ番目の端子グループの端子の遅延量の設定値を減じた値の平均となる。
【００７５】
【数１】
2011001463.tif 000003
【００７６】
グループ間調整部５８は、ｈ番目（ｈは２以上、端子グループ数（ｇｍａｘ）以下の整数）の端子グループについて、下記の式（２）により表されるシフト量（ＳｈｉｆｔＴｉｍｅ（Ｇｈ））を算出する。即ち、グループ間調整部５８は、ｈ番目の端子グループについて、１番目と２番目との端子グループ間の差分値から、ｈ−１番目とｈ番目との端子グループ間の差分値までを累積してシフト量（ＳｈｉｆｔＴｉｍｅ（Ｇｈ））を算出する。
【００７７】
【数２】
2011001463.tif 000004
そして、グループ間調整部５８は、ｈ番目の端子グループ内の各入出力部３０に対する遅延量の設定値を、算出したシフト量（ＳｈｉｆｔＴｉｍｅ（Ｇｈ））分、シフトする。これにより、グループ間調整部５８は、複数の端子グループ内のそれぞれの入出力部３０の基準位相を、互いに一致させることができる。
【００７８】
例えば、図９の例においては、１番目の端子グループと２番目の端子グループとの間の差分値（Ｄｉｆｆ（Ｇ１，Ｇ２））、２番目の端子グループと３番目の端子グループとの間の差分値（Ｄｉｆｆ（Ｇ２，Ｇ３））、３番目の端子グループと４番目の端子グループとの間の差分値（Ｄｉｆｆ（Ｇ３，Ｇ４））は、下記のような値となっている。
【００７９】
Ｄｉｆｆ（Ｇ１，Ｇ２）  ＝−５．０ｎｓ
Ｄｉｆｆ（Ｇ２，Ｇ３）  ＝９．０ｎｓ
Ｄｉｆｆ（Ｇ３，Ｇ４）  ＝−７．０ｎｓ
【００８０】
従って、この場合、１番目の端子グループに対するシフト量（ＳｈｉｆｔＴｉｍｅ（Ｇ１））、２番目の端子グループに対するシフト量（ＳｈｉｆｔＴｉｍｅ（Ｇ２））、３番目の端子グループに対するシフト量（ＳｈｉｆｔＴｉｍｅ（Ｇ３））および４番目の端子グループに対するシフト量（ＳｈｉｆｔＴｉｍｅ（Ｇ４））は、下記のようになる。
【００８１】
ＳｈｉｆｔＴｉｍｅ（Ｇ１）＝０．０ｎｓ
ＳｈｉｆｔＴｉｍｅ（Ｇ２）＝０．０ｎｓ−５．０ｎｓ＝−５．０ｎｓ
ＳｈｉｆｔＴｉｍｅ（Ｇ３）＝０．０ｎｓ−５．０ｎｓ＋９．０ｎｓ＝４．０ｎｓ
ＳｈｉｆｔＴｉｍｅ（Ｇ４）＝０．０ｎｓ−５．０ｎｓ＋９．０ｎｓ−７．０ｎｓ＝−３．０ｎｓ
【００８２】
図１０は、図９の内容に加えて、４番目の端子グループの遅延量の設定値を基準とした１番目の端子グループの遅延量の設定値の一例を示す。ここで、端子グループ間の差分値（Ｄｉｆｆ（Ｇｇ，Ｇｇ＋１））を１周分巡回して累積した巡回誤差（ＰｅｒｉｏｄｉｃＥｒｒｏｒ）が、測定誤差等により生じる。
【００８３】
巡回誤差は、下記の式（４）により表される。即ち、巡回誤差は、最後の端子グループのシフト量と、最後の端子グループと１番目の端子グループとの間の差分値とを加算した値により表される。なお、式（３）において、Ｄｉｆｆ（Ｇｇｍａｘ，Ｇ１）は、式（４）に示されるように、ｇｍａｘ番目の端子グループと１番目の端子グループとの間の差分値を表わす。
【数３】
2011001463.tif 000005
【数４】
2011001463.tif 000006
【００８４】
このような巡回誤差は、一例として、グループ間調整部５８により算出される。グループ間調整部５８は、まず、１番目の端子グループから最後から１つ前の端子グループまでのそれぞれについて、当該端子グループ内において基準位相が調整された場合における対応する共通設定部が設定した遅延量の設定値と、次の端子グループ内において基準位相が調整された場合における対応する共通設定部が設定した遅延量の設定値との差分値を算出する。
【００８５】
次に、グループ間調整部５８は、最後の端子グループについて、当該最後の端子グループ内において基準位相が調整された場合における対応する共通設定部が設定した遅延量の設定値と、１番目の端子グループ内において基準位相が調整された場合における対応する共通設定部が設定した遅延量の設定値との差分値を算出する。そして、グループ間調整部５８は、１番目の端子グループから最後の端子グループまでのそれぞれの差分値の平均を、巡回誤差として算出する。
【００８６】
ここで、例えば巡回誤差が予め定められた値より大きい場合、グループ間調整部５８は、巡回誤差を複数の端子グループのそれぞれに分散して、基準位相を調整することが好ましい。そこで、グループ間調整部５８は、一例として、ｇ番目の端子グループ内の各入出力部３０に対する遅延量の設定値を、下記の式（５）により表される補正シフト量（ＣｏｒｒＳｈｉｆｔＴｉｍｅ）分、シフトさせてもよい。なお、式（５）のＡｖｅｒａｇｅＴｉｍｅは、式（６）のように複数の端子グループのシフト量の平均を表す。
【００８７】
【数５】
2011001463.tif 000007
【数６】
2011001463.tif 000008
【００８８】
即ち、グループ間調整部５８は、複数の端子グループのシフト量の平均（ＡｖｅｒａｇｅＴｉｍｅ）から、当該ｇ番目の端子グループについて算出されたシフト量（ＳｈｉｆｔＴｉｍｅ（Ｇｇ））と当該ｇ番目の端子グループに分散された巡回誤差の成分（（（ｇ−１）／ｇｍａｘ）×ＰｅｒｉｏｄｉｃＥｒｒｏｒ）との加算値を減じた値分、ｇ番目の端子グループ内の各入出力部３０に対する遅延量の設定値をシフトする。なお、ｇ番目の端子グループに分散された巡回誤差の成分は、端子グループの総数（ｇｍａｘ）に対するｇ−１の割合（（ｇ−１）／ｇｍａｘ）に、巡回誤差（ＰｅｒｉｏｄｉｃＥｒｒｏｒ）を乗じた値を表す。
【００８９】
例えば、図１０の例においては、４番目の端子グループと１番目の端子グループとの間の差分値（Ｄｉｆｆ（Ｇ４，Ｇ１））は、３．４（ｎｓ）となっている。従って、この場合、巡回誤差は、０．４（ｎｓ）となる。また、複数の端子グループのシフト量の平均（ＡｖｅｒａｇｅＴｉｍｅ）は、−１．０（ｎｓ）となる。
【００９０】
従って、この場合、１番目の端子グループに対する補正シフト量（ＣｏｒｒＳｈｉｆｔＴｉｍｅ（Ｇ１））、２番目の端子グループに対する補正シフト量（ＣｏｒｒＳｈｉｆｔＴｉｍｅ（Ｇ２））、３番目の端子グループに対する補正シフト量（ＣｏｒｒＳｈｉｆｔＴｉｍｅ（Ｇ３））および４番目の端子グループに対する補正シフト量（ＣｏｒｒＳｈｉｆｔＴｉｍｅ（Ｇ４））は、下記のようになる。
【００９１】
【数７】
2011001463.tif 000009
【００９２】
図１１は、ステップＳ１２の他の処理の接続例を示す。ステップＳ１２において、グループ内調整部５６は、複数の端子グループのそれぞれ（本例においては、第１の端子グループ２１、第２の端子グループ２２および第３の端子グループ２３のそれぞれ）に対して、図７において説明した処理に代えて、次の処理を実行してもよい。
【００９３】
各端子グループ内の複数の入出力部３０は、更に、複数の内部グループ（本例においては、第１内部グループ９１および第２内部グループ９２）に分割されている。まず、第１内部グループ９１のそれぞれの入出力部３０と、第２内部グループ９２のそれぞれの入出力部３０とを互いにショートする校正用接続部９３を、当該試験装置１０に取り付ける。これにより、第１内部グループ９１のそれぞれの入出力部３０と、第２内部グループ９２のそれぞれの入出力部３０とを互いに接続した状態とすることができる。
【００９４】
続いて、グループ間調整部５８は、互いに接続された第１内部グループ９１の入出力部３０および第２内部グループ９２の入出力部３０の各ペアについて、互いの基準位相の差分を算出する。続いて、グループ間調整部５８は、複数のペアの基準位相の差分の平均を算出する。
【００９５】
そして、グループ間調整部５８は、第２内部グループ９２内の複数の入出力部３０に対する遅延量の設定値を、第１内部グループ９１内の複数の入出力部３０に対する遅延量の設定値に対して、算出した平均値分相対的にシフトする。これにより、グループ間調整部５８は、第１内部グループ９１内の複数の入出力部３０のそれぞれの基準位相と、第２内部グループ９２内の複数の入出力部３０のそれぞれの基準位相とを互いの基準位相を近づけることができる。
【００９６】
このようなステップＳ１２を実行することにより、試験装置１０が多数の端子を備える巨大なシステムの場合であっても、効率良く基準位相の調整処理をすることができる。なお、ステップＳ１２の処理を適用する場合も、試験装置１０の機能および構成、並びに、ステップＳ１２以外のステップＳ１１およびステップＳ１３の処理は、図１から図１０において説明した内容と同一である。
【００９７】
図１２は、本実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。本実施形態に係るコンピュータ１９００は、ホスト・コントローラ２０８２により相互に接続されるＣＰＵ２０００、ＲＡＭ２０２０、グラフィック・コントローラ２０７５、及び表示装置２０８０を有するＣＰＵ周辺部と、入出力コントローラ２０８４によりホスト・コントローラ２０８２に接続される通信インターフェイス２０３０、ハードディスクドライブ２０４０、及びＣＤ−ＲＯＭドライブ２０６０を有する入出力部と、入出力コントローラ２０８４に接続されるＲＯＭ２０１０、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０を有するレガシー入出力部とを備える。
【００９８】
ホスト・コントローラ２０８２は、ＲＡＭ２０２０と、高い転送レートでＲＡＭ２０２０をアクセスするＣＰＵ２０００及びグラフィック・コントローラ２０７５とを接続する。ＣＰＵ２０００は、ＲＯＭ２０１０及びＲＡＭ２０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィック・コントローラ２０７５は、ＣＰＵ２０００等がＲＡＭ２０２０内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置２０８０上に表示させる。これに代えて、グラフィック・コントローラ２０７５は、ＣＰＵ２０００等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。
【００９９】
入出力コントローラ２０８４は、ホスト・コントローラ２０８２と、比較的高速な入出力装置である通信インターフェイス２０３０、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０を接続する。通信インターフェイス２０３０は、ネットワークを介して他の装置と通信する。ハードディスクドライブ２０４０は、コンピュータ１９００内のＣＰＵ２０００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ２０６０は、ＣＤ−ＲＯＭ２０９５からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。
【０１００】
また、入出力コントローラ２０８４には、ＲＯＭ２０１０と、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０の比較的低速な入出力装置とが接続される。ＲＯＭ２０１０は、コンピュータ１９００が起動時に実行するブート・プログラム、及び／又は、コンピュータ１９００のハードウェアに依存するプログラム等を格納する。フレキシブルディスク・ドライブ２０５０は、フレキシブルディスク２０９０からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。入出力チップ２０７０は、フレキシブルディスク・ドライブ２０５０を入出力コントローラ２０８４へと接続すると共に、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を入出力コントローラ２０８４へと接続する。
【０１０１】
ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供されるプログラムは、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、ＲＡＭ２０２０を介してコンピュータ１９００内のハードディスクドライブ２０４０にインストールされ、ＣＰＵ２０００において実行される。
【０１０２】
コンピュータ１９００にインストールされ、コンピュータ１９００を試験装置１０として機能させるプログラムは、端子調整モジュールと、グループ内調整モジュールと、グループ間調整モジュールを備える。これらのプログラム又はモジュールは、ＣＰＵ２０００等に働きかけて、コンピュータ１９００を、端子調整部５４、グループ内調整部５６およびグループ間調整部５８としてそれぞれ機能させる。
【０１０３】
これらのプログラムに記述された情報処理は、コンピュータ１９００に読込まれることにより、ソフトウェアと上述した各種のハードウェア資源とが協働した具体的手段である端子調整部５４、グループ内調整部５６およびグループ間調整部５８として機能する。そして、これらの具体的手段によって、本実施形態におけるコンピュータ１９００の使用目的に応じた情報の演算又は加工を実現することにより、使用目的に応じた特有の試験装置１０が構築される。
【０１０４】
一例として、コンピュータ１９００と外部の装置等との間で通信を行う場合には、ＣＰＵ２０００は、ＲＡＭ２０２０上にロードされた通信プログラムを実行し、通信プログラムに記述された処理内容に基づいて、通信インターフェイス２０３０に対して通信処理を指示する。通信インターフェイス２０３０は、ＣＰＵ２０００の制御を受けて、ＲＡＭ２０２０、ハードディスクドライブ２０４０、フレキシブルディスク２０９０、又はＣＤ−ＲＯＭ２０９５等の記憶装置上に設けた送信バッファ領域等に記憶された送信データを読み出してネットワークへと送信し、もしくは、ネットワークから受信した受信データを記憶装置上に設けた受信バッファ領域等へと書き込む。このように、通信インターフェイス２０３０は、ＤＭＡ（ダイレクト・メモリ・アクセス）方式により記憶装置との間で送受信データを転送してもよく、これに代えて、ＣＰＵ２０００が転送元の記憶装置又は通信インターフェイス２０３０からデータを読み出し、転送先の通信インターフェイス２０３０又は記憶装置へとデータを書き込むことにより送受信データを転送してもよい。
【０１０５】
また、ＣＰＵ２０００は、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０（ＣＤ−ＲＯＭ２０９５）、フレキシブルディスク・ドライブ２０５０（フレキシブルディスク２０９０）等の外部記憶装置に格納されたファイルまたはデータベース等の中から、全部または必要な部分をＤＭＡ転送等によりＲＡＭ２０２０へと読み込ませ、ＲＡＭ２０２０上のデータに対して各種の処理を行う。そして、ＣＰＵ２０００は、処理を終えたデータを、ＤＭＡ転送等により外部記憶装置へと書き戻す。このような処理において、ＲＡＭ２０２０は、外部記憶装置の内容を一時的に保持するものとみなせるから、本実施形態においてはＲＡＭ２０２０および外部記憶装置等をメモリ、記憶部、または記憶装置等と総称する。本実施形態における各種のプログラム、データ、テーブル、データベース等の各種の情報は、このような記憶装置上に格納されて、情報処理の対象となる。なお、ＣＰＵ２０００は、ＲＡＭ２０２０の一部をキャッシュメモリに保持し、キャッシュメモリ上で読み書きを行うこともできる。このような形態においても、キャッシュメモリはＲＡＭ２０２０の機能の一部を担うから、本実施形態においては、区別して示す場合を除き、キャッシュメモリもＲＡＭ２０２０、メモリ、及び／又は記憶装置に含まれるものとする。
【０１０６】
また、ＣＰＵ２０００は、ＲＡＭ２０２０から読み出したデータに対して、プログラムの命令列により指定された、本実施形態中に記載した各種の演算、情報の加工、条件判断、情報の検索・置換等を含む各種の処理を行い、ＲＡＭ２０２０へと書き戻す。例えば、ＣＰＵ２０００は、条件判断を行う場合においては、本実施形態において示した各種の変数が、他の変数または定数と比較して、大きい、小さい、以上、以下、等しい等の条件を満たすかどうかを判断し、条件が成立した場合（又は不成立であった場合）に、異なる命令列へと分岐し、またはサブルーチンを呼び出す。
【０１０７】
また、ＣＰＵ２０００は、記憶装置内のファイルまたはデータベース等に格納された情報を検索することができる。例えば、第１属性の属性値に対し第２属性の属性値がそれぞれ対応付けられた複数のエントリが記憶装置に格納されている場合において、ＣＰＵ２０００は、記憶装置に格納されている複数のエントリの中から第１属性の属性値が指定された条件と一致するエントリを検索し、そのエントリに格納されている第２属性の属性値を読み出すことにより、所定の条件を満たす第１属性に対応付けられた第２属性の属性値を得ることができる。
【０１０８】
以上に示したプログラム又はモジュールは、外部の記録媒体に格納されてもよい。記録媒体としては、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５の他に、ＤＶＤ又はＣＤ等の光学記録媒体、ＭＯ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワーク又はインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ１９００に提供してもよい。
【０１０９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【０１１０】
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【０１１１】
１０  試験装置、１２  本体部、１４  接続部、１６  制御装置、１８  試験モジュール、１９  校正用接続部、２１  第１の端子グループ、２２  第２の端子グループ、２３  第３の端子グループ、３０  入出力部、３１  第１の個別設定部、３２  第２の個別設定部、３３  第３の個別設定部、４１  第１の共通設定部、４２  第２の共通設定部、５４  端子調整部、５６  グループ内調整部、５８  グループ間調整部、６０  ドライバ、６２  コンパレータ、６４  パターン発生器、６６  タイミング発生器、６８  出力側の遅延回路、７０  波形成形部、７２  取得側の遅延回路、７４  取得部、７６  判定部、９１  第１内部グループ、９２  第２内部グループ、９３  校正用接続部、３００  被試験デバイス、１９００  コンピュータ、２０００  ＣＰＵ、２０１０  ＲＯＭ、２０２０  ＲＡＭ、２０３０  通信インターフェイス、２０４０  ハードディスクドライブ、２０５０  フレキシブルディスク・ドライブ、２０６０  ＣＤ−ＲＯＭドライブ、２０７０  入出力チップ、２０７５  グラフィック・コントローラ、２０８０  表示装置、２０８２  ホスト・コントローラ、２０８４  入出力コントローラ、２０９０  フレキシブルディスク、２０９５  ＣＤ−ＲＯＭ
【図１】
2011001463.tif 000010
【図２】
2011001463.tif 000011
【図３】
2011001463.tif 000012
【図４】
2011001463.tif 000013
【図５】
2011001463.tif 000014
【図６】
2011001463.tif 000015
【図７】
2011001463.tif 000016
【図８】
2011001463.tif 000017
【図９】
2011001463.tif 000018
【図１０】
2011001463.tif 000019
【図１１】
2011001463.tif 000020
【図１２】
2011001463.tif 000021
【国際調査報告】
2011001463.tif 000022
2011001463.tif 000023
2011001463.tif 000024
2011001463.tif 000025