(57)【要約】  カレントバランスドプッシュプル型インバータ回路は、第1、第２のスイッチ素子と、前記第1、第２のスイッチ素子間に直列的に接続される第1の一次巻線と第２の一次巻線を備え、さらに出力電圧を得るための二次巻線を備える出力トランスを備える。インバータ回路は、また、第１の電圧源コンデンサと第２の電圧源コンデンサと制御部とを備える。第1のスイッチ素子には、逆並列に、第1のフリーホイールダイオードと第1、第2のスナバコンデンサが直列に接続された第1のスナバ回路が接続される。第1のスナバコンデンサと第1の電源コンデンサ間には第1の放電抵抗が接続され、第２のスナバコンデンサと第３の電源コンデンサ間には第２の放電抵抗が接続される。第2のスイッチ素子に対しても、同様に、第2のスナバ回路と放電抵抗とが接続される。
2010103612.tif 000002
【特許請求の範囲】
【請求項１】
第1のスイッチ素子と、
第2のスイッチ素子と、
前記第１のスイッチ素子及び前記第２のスイッチ素子を介して一次側に電流が供給され、二次側から負荷に対して電流が出力される出力トランスと、
前記第1のスイッチ素子に逆並列に接続される第１のフリーホイールダイオードと、
前記第2のスイッチ素子に逆並列に接続される第2のフリーホイールダイオードと、
前記第1のスイッチ素子に並列に接続され、第1のスナバダイオードと、この第1のスナバダイオードの両端に第１のスナバコンデンサおよび第２のスナバコンデンサがそれぞれ直列に接続される第1のスナバ回路と、
前記第２のスイッチ素子に並列に接続され、第２のスナバダイオードと、この第２のスナバダイオードの両端に第３のスナバコンデンサおよび第４のスナバコンデンサがそれぞれ直列に接続される第２のスナバ回路と、
前記第１のスイッチ素子に電圧を印加する第1の電圧源コンデンサと、
前記第２のスイッチ素子に電圧を印加する第２の電圧源コンデンサと、
前記第1のスナバ回路と前記第1の電圧源コンデンサ間に接続され、前記第1のスナバコンデンサから放電電流が流れる第1の放電抵抗と、
前記第1のスナバ回路と前記第2の電圧源コンデンサ間に接続され、前記第２のスナバコンデンサから放電電流が流れる第２の放電抵抗と、
前記第２のスナバ回路と前記第２の電圧源コンデンサ間に接続され、前記第３のスナバコンデンサから放電電流が流れる第３の放電抵抗と
前記第２のスナバ回路と前記第1の電圧源コンデンサ間に接続され、前記第４のスナバコンデンサから放電電流が流れる第４の放電抵抗と、
を備えることを特徴とするインバータ回路。
【請求項２】
前記出力トランスは、
前記第１のスイッチ素子の正極側と前記第２のスイッチ素子の正極側間に接続される第１の一次巻線と、前記第１のスイッチ素子の負極側と前記第２のスイッチ素子の負極側間に接続される第２の一次巻線とを備え、
前記第1の一次巻線のセンタータップと、前記第2の一次巻線のセンタータップ間に接続され、前記第1、第2の電圧源コンデンサに対して前記第1の一次巻線及び前記第２の一次巻線を介してエネルギー供給する電源、を備え、
前記第1の電圧源コンデンサは、前記第１の一次巻線が前記第２のスイッチ素子に接続される第１の接続点と前記第１のスイッチ素子間に接続され、前記第１の一次巻線を介して前記第１のスイッチ素子に電圧を印加し、
前記第２の電圧源コンデンサは、前記第１の一次巻線が前記第１のスイッチ素子に接続される第２の接続点と前記第２のスイッチ素子間に接続され、前記第１の一次巻線を介して前記第２のスイッチ素子に電圧を印加する、請求項１記載のインバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トランスの一次側にスナバ回路を備えたインバータ回路に関する。
【背景技術】
【０００２】
インバータ回路では、スイッチ素子がオフしたときに、トランスの一次側と二次側間のリーケージインダクタンスおよび主回路のインダクタンス成分の作用によってスイッチ素子にサージ電圧が印加される。これを防止するため、スイッチ素子に並列にスナバ回路が接続される。【０００３】
典型的なスナバ回路は、スナバコンデンサとサージ電圧を減衰振動させるダンピング用のスナバ抵抗とを直列接続している。しかし、このような回路では、スナバコンデンサの充電電荷および放電電荷がスナバ抵抗によって熱消費されるため効率が悪い。【０００４】
上記のスナバ回路の問題を解消するために、スナバコンデンサに直列に放電阻止用ダイオードを直列接続し、スイッチ素子の両端電圧をスナバコンデンサの充電電圧でクランプする、放電阻止型クランプスナバ回路が提案されている。また、この回路とともに、スナバコンデンサの充電電圧がクランプ電圧以上に上昇しようとしたときに、放電電流を電源に流すための放電抵抗を設けている。放電阻止型クランプスナバ回路では、スナバ抵抗が設けられていないため、スナバ抵抗の熱消費による効率悪化がない。また、放電抵抗に流れる放電電流は、スナバコンデンサの充電電圧のうちクランプ電圧以上の上昇分に相当するため、その上昇分が高い電圧でなければ放電電流による熱消費は多くはない。【０００５】
一方、一般に良く知られているインバータ回路は、フルブリッジ型インバータ回路、ハーフブリッジ型インバータ回路、センタータッププッシュプル型インバータ回路である。【０００６】
フルブリッジ型インバータ回路は、スイッチ素子を４個使うため高コストである。【０００７】
ハーフブリッジ型インバータ回路は、スイッチ素子は２個でよいが、各スイッチ素子およびトランスの一次巻線に流れる電流は、フルブリッジ型インバータ回路やセンタータップ型インバータ回路に比較して２倍となる。このため、スイッチ素子やトランスの大型化と高コスト化が避けられない。【０００８】
センタータッププッシュプル型インバータ回路は、スイッチ素子は２個でよく、また、各スイッチ素子およびトランスの一次巻線に流れる電流はフルブリッジ型インバータ回路と同様に大きくない。
しかし、センタータッププッシュプル型インバータ回路は、電源Ｖｉｎをトランスの一次巻線Ｐのセンタータッフに接続するため、一次巻線Ｐの左右の結合にリーケージインダクタンスが存在する。これにより次の問題が生じる。【０００９】
第1のスイッチ素子をターンオフしたときに発生するサージ電圧は、上記リーケージインダクタンスを介して、第2のスイッチ素子に接続されるフリーホイールダイオードでクランプされる。しかし、上記リーケージインダクタンスの存在のために、完全なクランプはできず、上記サージ電圧が過大となる問題がある。【００１０】
以上の背景技術において、放電阻止型クランプスナバ回路を用いたセンタータッププッシュプル型インバータ回路が提案されている（特許文献１）。【００１１】
この文献に示されるインバータ回路は、センタータッププッシュプル型インバータ回路であるために、スイッチ素子は２個でよく、また、各スイッチ素子およびトランスの一次巻線に流れる電流は大きくない。また、放電阻止型クランプスナバ回路を設けているため、比較的高い効率でサージ電圧を抑制することが可能である。
【特許文献１】特開２００１−１１２２５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、上記のインバータ回路は、フルブリッジ型インハータ回路やハーフブリッジ型インバータ回路と異なり（これらの回路では、スナバコンデンサのクランプ電圧は電源電圧Ｖｉｎに略等しくなる）、スナバコンデンサと電源との電位差が常に電源電圧Ｖｉｎ以上と大きいため、この大きな電位差による電流が放電抵抗に流れ続けることになり損失が大きくなって効率を悪くする。また、センタータッププッシュプル型インバータ回路であるため、一次巻線Ｐの左右の結合に存在するリーケージインダクタンスによる誘起電圧が過大であり、スナバ回路においてこの過大電圧をクランプするための負担が大きい問題があった。【００１３】
このため、上記特許文献１に示されるインバータ回路では、上記電位差による電流が放電抵抗に流れ続けることになり、回路全体の効率を悪くする問題があり、また、スナバ回路も大きくなる不都合があった。【００１４】
そこで、この発明の目的は、スナバコンデンサのクランプ電圧と電源との電位差によって放電抵抗に電流が流れ続けることがなく、それによって高効率となるインバータ回路を提供することにある。【００１５】
また、この発明の他の目的は、スイッチ素子が２個でよく、各スイッチ素子に流れる電流が小さく、各スイッチ素子に過大なサージ電圧が印加されることのないインバータ回路を提供することにある。
【課題を解決するための手段】
【００１６】
この発明のインバータ回路は、
第1のスイッチ素子と、
第2のスイッチ素子と、
前記第１のスイッチ素子及び前記第２のスイッチ素子を介して一次側に電流が供給され、二次側から負荷に対して電流が出力される出力トランスと、
前記第1のスイッチ素子に逆並列に接続される第１のフリーホイールダイオードと、
前記第2のスイッチ素子に逆並列に接続される第2のフリーホイールダイオードと、
前記第1のスイッチ素子に並列に接続され、第1のスナバダイオードと、この第1のスナバダイオードの両端に第１のスナバコンデンサおよび第２のスナバコンデンサがそれぞれ直列に接続される第1のスナバ回路と、
前記第２のスイッチ素子に並列に接続され、第２のスナバダイオードと、この第２のスナバダイオードの両端に第３のスナバコンデンサおよび第４のスナバコンデンサがそれぞれ直列に接続される第２のスナバ回路と、を備えている。【００１７】
また、この発明のインバータ回路は、さらに、
前記第１のスイッチ素子に電圧を印加する第1の電圧源コンデンサと、
前記第２のスイッチ素子に電圧を印加する第２の電圧源コンデンサと、
前記第1のスナバ回路と前記第1の電圧源コンデンサ間に接続され、前記第1のスナバコンデンサから放電電流が流れる第1の放電抵抗と、
前記第1のスナバ回路と前記第2の電圧源コンデンサ間に接続され、前記第２のスナバコンデンサから放電電流が流れる第２の放電抵抗と、
前記第２のスナバ回路と前記第２の電圧源コンデンサ間に接続され、前記第３のスナバコンデンサから放電電流が流れる第３の放電抵抗と
前記第２のスナバ回路と前記第1の電圧源コンデンサ間に接続され、前記第４のスナバコンデンサから放電電流が流れる第４の放電抵抗と、
を備えている。【００１８】
第１のスイッチ素子、第２のスイッチ素子は、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳ−ＦＥＴで構成される。第１のスナバ回路、第２のスナバ回路の作用で第１のスイッチ素子、第２のスイッチ素子にサージ電圧が印加されるのを防ぐ。【００１９】
第1のスナバ回路の第1、第2のスナバコンデンサの各々には電源電圧Ｖｉｎ＋余剰電荷が充電されるため、第1の放電抵抗、第２の放電抵抗で、その余剰電荷を放電する。第１のスナバコンデンサの余剰電荷は第1の電圧源コンデンサに対して行われ、第２のスナバコンデンサの余剰電荷は第２の電圧源コンデンサに対して行われる。【００２０】
同様に、第2のスナバ回路の第３、第４のスナバコンデンサの各々にも電源電圧Ｖｉｎ＋余剰電荷が充電される。そこで、第３の放電抵抗、第４の放電抵抗で、その余剰電荷を放電する。第３のスナバコンデンサの余剰電荷は第２の電圧源コンデンサに対して行われ、第４のスナバコンデンサの余剰電荷は第１の電圧源コンデンサに対して行われる。【００２１】
前記第1のスナバ回路では、第1のスナバコンデンサと第2のスナバコンデンサとが第1のスナバダイオードを介して直列に接続されている。第1のスナバダイオードは、充電時においては順方向となり、放電時においては、逆方向となる。したがって、充電時には、第1のスナバコンデンサと第2のスナバコンデンサとが同じ充電経路で充電され、放電時には、それぞれ異なった放電経路で放電される。それらの放電経路は、第1のスナバコンデンサに関しては、第1の放電抵抗から第1の電圧源コンデンサへの放電経路であり、第２のスナバコンデンサに関しては、第２の放電抵抗から第２の電圧源コンデンサへの放電経路である。【００２２】
以上の構成で、充電時には、第1のスナバコンデンサと第2のスナバコンデンサとが直列に接続された状態で充電されるから、各スナバコンデンサには、それぞれ電源電圧Ｖｉｎ＋余剰電荷の半分が充電される。一方、第1の電圧源コンデンサと第2の電圧源コンデンサの電位はそれぞれＶｉｎである。すると、Ｖｉｎ＋１／２×余剰電荷−Ｖｉｎ＝１／２×余剰電荷となり、各スナバコンデンサからは余剰電荷の半分のみが第1の電圧源コンデンサまたは第2の電圧源コンデンサに放電されることになる。よって、その放電電流による放電抵抗での熱消費はごく僅かである。【００２３】
第2のスナバ回路の動作も上記第1のスナバ回路と同様である。【００２４】
電源部は以下のように構成される。【００２５】
前記出力トランスは、
前記第１のスイッチ素子の正極側と前記第２のスイッチ素子の正極側間に接続される第１の一次巻線と、前記第１のスイッチ素子の負極側と前記第２のスイッチ素子の負極側間に接続される第２の一次巻線とを備え、
前記第1の一次巻線のセンタータップと、前記第2の一次巻線のセンタータップ間に接続され、前記第1、第2の電圧源コンデンサに対して前記第1の一次巻線及び前記第２の一次巻線を介してエネルギー供給する電源、を備え、
前記第1の電圧源コンデンサは、前記第１の一次巻線が前記第２のスイッチ素子に接続される第１の接続点と前記第１のスイッチ素子間に接続され、前記第１の一次巻線を介して前記第１のスイッチ素子に電圧を印加し、
前記第２の電圧源コンデンサは、前記第１の一次巻線が前記第１のスイッチ素子に接続される第２の接続点と前記第２のスイッチ素子間に接続され、前記第１の一次巻線を介して前記第２のスイッチ素子に電圧を印加する。【００２６】
上記電源は、前記第1、第2の電圧源コンデンサを電源電圧Ｖｉｎに充電し、第1、第2のスイッチ素子は、各電圧源コンデンサに充電されている電源電圧Ｖｉｎで動作する。
【発明の効果】
【００２７】
この発明によれば、スイッチ素子が２個でよく、各スイッチ素子に流れる電流値も小さい。また、スイッチ素子に過大なサージ電圧が印加されることもない。さらに、放電抵抗の損失が少なく、効率の良いインバータ回路を提供できる。
【図面の簡単な説明】
【００２８】
【図１】この発明の実施形態であるＤＣ−ＤＣコンバータ回路の回路図である。
【図２】カレントバランスドプッシュプル型インバータ回路の基本回路である。
【図３】上記ＤＣ−ＤＣコンバータ回路のタイミングチャートである。
【符号の説明】
【００２９】
Ｓ１−第１のスイッチ素子
Ｓ２−第２のスイッチ素子
Ｃ１−第1の電源電圧コンデンサ
Ｃ２−第２の電源電圧コンデンサ
ＲＳ１−第１のスナバ回路
ＲＳ２−第２のスナバ回路
Ｒ１〜Ｒ４−放電抵抗
ＣＮＴ−制御部
【発明を実施するための最良の形態】
【００３０】
図１は、この発明の第1の実施形態であるＤＣ−ＤＣコンバータ回路の回路図である。このＤＣ−ＤＣコンバータ回路は、インバータ回路と出力トランス（以下、トランスと称する）Ｔの二次側に接続した整流回路ＯＵＴと、制御部ＣＮＴとにより構成している。【００３１】
インバータ回路は、詳細については後述するカレントバランスドプッシュプル型（Current Balanced P.P型)インバータ回路で構成される。【００３２】
カレントバランスドプッシュプル型インバータ回路の基本回路を図２に示す。【００３３】
このインバータ回路は、第1のスイッチ素子Ｓ１と、第2のスイッチ素子Ｓ２と、第1のスイッチ素子Ｓ１の正極側と第2のスイッチ素子Ｓ２の正極側間に直列的に接続される第1の一次巻線Ｐ１（Ｐ１ａ，Ｐ１ｂ）と、第1のスイッチ素子Ｓ１の負極側と第2のスイッチ素子Ｓ２の負極側間に直列的に接続される第２の一次巻線Ｐ２（Ｐ２ａ，Ｐ２ｂ）とを備えている。また、第1の一次巻線Ｐ１のセンタータップと第２の一次巻線Ｐ２のセンタータップ間に接続される電源Ｖと、第1の一次巻線Ｐ１の第1の端子と第２の一次巻線Ｐ２の第1の端子間に接続される第1の電圧源であるコンデンサＣ１と、第1の一次巻線Ｐ１の第２の端子と第２の一次巻線Ｐ２の第２の端子間に接続される第２の電圧源であるコンデンサＣ２と、を備えている。トランスＴの二次巻線Ｓには、ダイオードブリッジ整流回路と、整流出力を平滑するリアクトルＬ０と負荷Ｒ０が接続されている。【００３４】
上記構成において、第1のスイッチ素子Ｓ１と第2のスイッチ素子Ｓ２は、制御部（図示しない）によって交互にオンオフされる。【００３５】
第１のスイッチ素子Ｓ１がオンして、第１の電圧源であるコンデンサＣ１と第２の電圧源であるコンデンサＣ２により、第１の一次巻線Ｐ１、第２の一次巻線Ｐ２にそれぞれ電圧Ｖが印加され、二次巻線Ｓに出力電圧Ｖｓが発生すると、負荷Ｒ０に出力電流Ｉ０が流れる。これにより、一次巻線Ｐ１、Ｐ２にはそれぞれ０．５Ｉ０・ａが流れる（トランスの巻線比＝１：ａ）。このとき、コンデンサＣ１からスイッチ素子Ｓ１に流れる電流と、コンデンサＣ２からスイッチ素子Ｓ１に流れる電流とを合成した素子電流ＩＤ１は、
ＩＤ１＝Ｉ０・ａである。【００３６】
コンデンサＣ１、コンデンサＣ２の充電電流（直流）Ｉｃ１′、Ｉｃ２′は、それぞれ出力電力を電源電圧で除したＩｉの半分（０．５Ｉｉ）である。したがって、コンデンサＣ１、コンデンサＣ２に流れる合成電流Ｉｃ１、Ｉｃ２は、それぞれ放電電流−充電電流＝０．５（ＩＤ１−Ｉｉ）となる。【００３７】
一方、一次巻線Ｐ１ａ、Ｐ２ｂに流れる電流は充電電流が減算されたものとなり、一次巻線Ｐ１ｂ、Ｐ２ａに流れる電流は充電電流が加算されたものとなる。すなわち、
ＩＰ１ａ，Ｉｐ２ｂ＝０．５（ＩＤ１−Ｉｉ）
ＩＰ１ｂ，Ｉｐ２ａ＝０．５（ＩＤ１＋Ｉｉ）
である。この電流アンバランスは問題ない。なぜなら、スイッチ素子Ｓ１、Ｓ２が交互にオンオフすることで（転流することで）平均巻線電流の平衡が保たれるからである。したがって、特にトランスのコアが偏磁するという問題を生じることはない。【００３８】
また、電源Ｖから見て、Ｐ１ａ，Ｐ１ｂ，Ｐ２ａ，Ｐ２ｂの各巻線の極性はそれぞれ逆極性である。このため、電源電圧でトランスＴを直接、励磁することはない。また、一次巻線Ｐ１とＰ２にそれぞれ流入する充電電流Ｉｃ１′とＩｃ２′は逆方向であるため、コアが直流磁化するという問題もない。【００３９】
上記の構成で、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２にそれぞれ印加される交番電圧は電源電圧Ｖとなり、フルブリッジ型と同じとなる。また、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２に設けたセンタータップは電源Ｖからのエネルギー供給用であり、出力電力供給には、図２の太線で示す電流が流れることによって、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２の全巻線が利用される。このため、センタータッププッシュプル型のように、半サイクル毎に遊び巻線が生じることがない。つまり、Ｐ１ａとＰ１ｂ間のリーケージインダクタンス、及びＰ２ａとＰ３ｂ間のリーケージインダクタンスを考慮する必要がなく、そのため転流時にサージ電圧が発生することがない。したがって、サージ電圧を防ぐことを目的として、Ｐ１ａとＰ１ｂ間、Ｐ２ａとＰ２ｂ間、Ｐ１とＰ２間を密結合させる必要がない。また、電源Ｖからは、コンデンサＣ１、Ｃ２に対して、常時、充電電流０．５Ｉｉが第１の一次巻線Ｐ１と第２の一次巻線Ｐ２を介して流れている。この充電時においては、それらの巻線Ｐ１、Ｐ２間の漏れインダクタンスがリップル成分を除去するフィルタとして機能するため、電源Ｖから供給される電流Ｉｉは連続した直流となる。そのため、電源Ｖとしては、リップル成分を嫌う（リップルにより寿命特性を悪くする）電池、例えば燃料電池を使用することができる。なお、第１の一次巻線Ｐ１と二次巻線Ｓとの結合、及び第２の一次巻線Ｐ２二次巻線Ｓとの結合は、分流を平衡させることが必要であることから対称でなければならない。【００４０】
このように、カレントバランスドプッシュプル型インバータ回路は、ハーフブリッジ型インバータ回路のようにスイッチ素子に大電流を流す必要がなく、また、Ｐ１ａとＰ１ｂ間のリーケージインダクタンスやＰ２ａとＰ２ｂ間のリーケージインダクタンスによるサージ電圧の対策を考えなくても良いなどの利点がある。【００４１】
図１に示すＤＣ−ＤＣコンバータ回路は、以上の基本構成を備えるカレントバランスドプッシュプル型インバータ回路を用いている。さらに、このカレントバランスドプッシュプル型インバータ回路に、スナバ回路が付加される。【００４２】
すなわち、スナバ回路は、第1のスイッチ素子Ｓ１に並列に接続される第1のスナバ回路ＲＳ１と、第2のスイッチ素子に並列に接続される第２のスナバ回路ＲＳ２とで構成されている。【００４３】
前記第1のスナバ回路ＲＳ１は、第1のスナバダイオードｄｓ１と、このダイオードｄｓ１の両端に接続された第1のスナバコンデンサＣｓ１と第２のスナバコンデンサＣｓ２の直列回路とで構成されている。前記第２のスナバ回路ＲＳ２は、第２のスナバダイオードｄｓ２と、このダイオードｄｓ２の両端に接続された第３のスナバコンデンサＣｓ３と第４のスナバコンデンサＣｓ４の直列回路とで構成されている。【００４４】
前記第1のスナバ回路ＲＳ１の第1のスナバコンデンサＣｓ１と前記第1の電圧源コンデンサＣ１間には、第1のスナバコンデンサＣｓ１から放電電流が流れる第1の放電抵抗Ｒ１が接続されている。【００４５】
前記第1のスナバ回路ＲＳ１の第２のスナバコンデンサＣｓ２と前記第２の電圧源コンデンサＣ２間には、第２のスナバコンデンサＣｓ２から放電電流が流れる第２の放電抵抗Ｒ２が接続されている。【００４６】
前記第２のスナバ回路ＲＳ２の第３のスナバコンデンサＣｓ３と前記第２の電圧源コンデンサＣ２間には、第３のスナバコンデンサＣｓ３から放電電流が流れる第３の放電抵抗Ｒ３が接続されている。【００４７】
前記第２のスナバ回路ＲＳ２の第４のスナバコンデンサＣｓ４と前記第１の電圧源コンデンサＣ１間には、第４のスナバコンデンサＣｓ４から放電電流が流れる第４の放電抵抗Ｒ４が接続されている。【００４８】
また、スイッチ素子Ｓ１、Ｓ２には、それぞれ、逆並列にフリーホイールダイオードｄｆ１、ｄｆ２が接続されている。【００４９】
次に動作を説明する。【００５０】
図3は、上記ＤＣ−ＤＣコンバータ回路の波形図である。【００５１】
時刻ｔ０において、制御部ＣＮＴからの制御信号Ｇ１がオンするとスイッチ素子Ｓ１がオンする。すると、トランスＴを介して負荷Ｒ０に電力が供給され、スイッチ素子Ｓ１に電流Ｓ１Ｉｄが流れはじめる。電流Ｓ１Ｉｄは、トランスＴの一次側と二次側間のリーケージインダクタンスＬｅの限流作用により一定の傾きで直線的に増加する。このとき、スイッチ素子Ｓ２の両端電圧Ｓ２Ｖｄｓは２Ｖｉｎである。第1のスナバコンデンサＣｓ１、第２のスナバコンデンサＣｓ２の充電電荷は、第1のスナバダイオードｄｓ１の存在のため、スイッチ素子Ｓ１で短絡されることはない。【００５２】
時刻ｔ１において、スイッチ素子Ｓ１がオフすると、電流Ｓ１Ｉｄを流し続けようとするリーケージインダクタンスＬｅの誘起電圧がＶＣ１（Ｖｉｎ）に加算され、Ｓ１Ｖｄｓ＝Ｌｅの誘起電圧＋Ｖｉｎとなる。この誘起電圧がＶｉｎまで上昇すると、スイッチ素子Ｓ２に逆並列に接続されているフリーホイールダイオードｄｆ２が導通する。すると、電流Ｓ１ＩｄがコンデンサＣ２に流れ、リーケージインダクタンスＬｅのエネルギーが電源に回生される。したがって、理想的には、上記誘起電圧がＶｉｎにクランプされて、電圧Ｓ１Ｖｄｓは、２Ｖｉｎ以上には上昇しない。【００５３】
しかし、実際には、リーケージインダクタンスＬｅ以外に存在する残留インダクタンス（例えば、コンデンサＣ１とスイッチ素子Ｓ１間や、コンデンサＣ２とダイオードｄｆ２間に存在する残留インダクタンス）や、ダイオードｄｆ２の導通遅れにより、電圧Ｓ１Ｖｄｓは電圧２Ｖｉｎ以上に上昇しようとする。【００５４】
本実施形態のコンバータでは、このとき、電圧２Ｖｉｎ以上に上昇しようとする電圧に基づいて第1のスナバ回路のスナバコンデンサ（すなわち、第1のスナバコンデンサＣｓ１と第2のスナバコンデンサＣｓ２）に充電電流ＩＣｓ１、ＩＣｓ２が流れ、該スナバコンデンサが充電される。【００５５】
これにより、時間ｔ１−ｔ２において、上記スナバコンデンサの充電電圧は、
ＶＣｓ１＋ＶＣｓ２＝２Ｖｉｎ＋α・・・・・・（式１）
となる。すなわち、電圧ＶＣｓ１と電圧ＶＣｓ２と、それぞれ、Ｖｉｎ＋０．５αである。なお、時刻ｔ１においてＶＣｓ１ + ＶＣｓ２は、すでに２Ｖｉｎに充電されているので、電圧Ｓ１Ｖｄｓの傾きは急峻である。【００５６】
時刻ｔ２において電流Ｓ１Ｉｄがゼロになると、電圧Ｓ１ＶｄｓはリーケージインダクタンスＬｅおよび回路の残留インダクタンスと、スイッチ素子Ｓ１の出力キャパシタンスおよび回路の浮遊キャパシタンスとの共振によるリンギング時間を経て、電圧Ｖｉｎに収束する。【００５７】
ＶＣｓ１ + ＶＣｓ２はダイオードｄｓ１の放電阻止作用により２Ｖｉｎ+ αに維持される。【００５８】
以上の説明のように、スイッチ素子Ｓ１をオフしたときに、スイッチ素子Ｓ１に発生する電圧Ｓ１Ｖｄｓが２Ｖｉｎを超えようとすると、第1のスナバコンデンサＣｓ１と第2のスナバコンデンサＣｓ２が充電されるから、電圧Ｓ１Ｖｄｓは２Ｖｉｎ以上にはならず、スイッチ素子Ｓ１に過大なサージ電圧が加わるのを防ぐことができる。【００５９】
しかし、１サイクル毎にこれらのスナバコンデンサＣｓ１、Ｃｓ２に充電が繰り返されていくと、ＶＣｓ１＋ＶＣｓ２が異常に上昇してしまう。そこで、時刻ｔ２以降において次のサイクルが始まって再度スイッチ素子Ｓ１がオフするまでの期間に、ＶＣｓ１ + ＶＣｓ２が上昇したα分（式（１）参照）を放電して、ＶＣｓ１＋ＶＣｓ２＝２Ｖｉｎにする。【００６０】
このα分の放電は、放電抵抗Ｒ１、Ｒ２を介して行われる。コンデンサＣｓ１の０．５α分の放電は放電抵抗Ｒ１を介して電圧源コンデンサＣ１に対して行われ、コンデンサＣｓ２の０．５α分の放電は放電抵抗Ｒ２を介して電圧源コンデンサＣ２に対して行われる。電圧源コンデンサＣ１、Ｃ２の電圧はＶｉｎであるため、コンデンサＣｓ１、Ｃｓ２にそれぞれＶｉｎ+ ０．５αが充電されている状態では、０．５α分のみが電圧源コンデンサＣ１、Ｃ２に放電されることになる。この放電は、コンデンサＣ１、Ｃ２の充電電位Ｖｉｎの放電ではなく、それぞれ０．５α分のみの放電であるため、放電電流は多くない。【００６１】
以上の動作は、第2のスナバ回路ＲＳ２においても同様であり、また、１サイクル毎に繰り返される。【００６２】
本実施形態のＤＣ−ＤＣコンバータ回路は、電源部に２つの電圧源コンデンサを設けたこと、また、第1のスナバ回路および第2のスナバ回路のそれぞれにおいて、２つのスナバコンデンサをスナバダイオードを介して直列に接続したこと、そして、直列接続した２つのスナバコンデンサのそれぞれから、第1の電圧源コンデンサと第2の電圧源コンデンサに対する放電経路を設けたことを特徴としている。このような構成にすることで、上記のα分の電圧を０．５αづつだけ電圧源コンデンサに放電させることが可能になり、回路を高効率にすることができる。
【図１】
2010103612.tif 000003
【図２】
2010103612.tif 000004
【図３】
2010103612.tif 000005
【国際調査報告】
2010103612.tif 000006
2010103612.tif 000007
2010103612.tif 000008
2010103612.tif 000009