(57)【要約】  走査信号線（１６ｘ）とデータ信号線（１５ｘ）を備え、１つの画素領域（１０１）に、データ信号線にトランジスタ（１２ａ）を介して接続された第１画素電極（１７ａ）と、該第１画素電極に容量を介して接続された第２画素電極（１７ｂ）とが設けられたアクティブマトリクス基板であって、走査信号線と同層に形成され、第１画素電極（１７ａ）に電気的に接続された第１容量電極（８７）と、データ信号線と同層に形成され、第２画素電極（１７ｂ）に電気的に接続された第２容量電極（４７）とを備え、第１および第２容量電極（８７・４７）が第１絶縁膜を介して重なることで、第１および第２容量電極（８７・４７）間に結合容量が形成されている。こうすれば、容量結合型の画素分割方式のアクティブマトリクス基板において、結合容量部分の短絡を抑制しながら、暗副画素に対応する画素電極の焼き付きを緩和することができる。
2010052963.tif 000002
【特許請求の範囲】
【請求項１】
走査信号線とデータ信号線を備え、１つの画素領域に、データ信号線にトランジスタを介して接続された第１画素電極と、該第１画素電極に容量を介して接続された第２画素電極とが設けられたアクティブマトリクス基板であって、
走査信号線と同層に形成され、第１画素電極に電気的に接続された第１容量電極と、走査信号線を覆う第１絶縁膜と、該第１絶縁膜および第２画素電極の間の層に形成された第２絶縁膜とを備え、
第１容量電極と第２画素電極とが第１および第２絶縁膜を介して重なることで、第１容量電極と第２画素電極との間に容量が形成されていることを特徴とするアクティブマトリクス基板。
【請求項２】
第２絶縁膜の厚さは第１絶縁膜の厚さ以下であることを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項３】
上記第２絶縁膜は、第１容量電極および第２画素電極と重なる部分の厚みが、周囲よりも小さくなっていることを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項４】
走査信号線とデータ信号線を備え、１つの画素領域に、データ信号線にトランジスタを介して接続された第１画素電極と、該第１画素電極に容量を介して接続された第２画素電極とが設けられたアクティブマトリクス基板であって、
走査信号線と同層に形成され、第１画素電極に電気的に接続された第１容量電極と、走査信号線を覆う第１絶縁膜と、データ信号線と同層に形成され、第２画素電極に電気的に接続された第２容量電極とを備え、
第１容量電極と第２容量電極とが第１絶縁膜を介して重なることで、第１容量電極と第２容量電極との間に容量が形成されていることを特徴とするアクティブマトリクス基板。
【請求項５】
第２容量電極および第２画素電極の間の層に、第１絶縁膜よりも厚い第２絶縁膜が形成されていることを特徴とする請求項４に記載のアクティブマトリクス基板。
【請求項６】
上記第２絶縁膜は、有機絶縁膜を含んで構成されていることを特徴とする請求項５に記載のアクティブマトリクス基板。
【請求項７】
第１容量電極が平行な２本のエッジを有するとともに、第２容量電極も平行な２本のエッジを有し、平面的に視たときに、第２容量電極の両エッジの内側に第１容量電極の両エッジが位置しているか、あるいは、第１容量電極の両エッジの内側に第２容量電極の両エッジが位置していることを特徴とする請求項４または５に記載のアクティブマトリクス基板。
【請求項８】
第１絶縁膜はゲート絶縁膜であることを特徴とする請求項１〜７のいずれか１項に記載のアクティブマトリクス基板。
【請求項９】
第２絶縁膜はトランジスタのチャネルを覆う層間絶縁膜であることを特徴とする請求項１〜３および請求項５〜６のいずれか１項に記載のアクティブマトリクス基板。
【請求項１０】
第１画素電極と第１容量電極とが、第１および第２絶縁膜を貫くコンタクトホールによって接続されていることを特徴とする請求項１〜３および請求項５〜６のいずれか１項に記載のアクティブマトリクス基板。
【請求項１１】
上記走査信号線と同層に形成され、第１および第２画素電極の少なくとも一方と容量を形成する保持容量配線を備えることを特徴とする請求項１〜１０のいずれか１項に記載のアクティブマトリクス基板。
【請求項１２】
上記データ信号線と同層に、保持容量配線および第１容量電極それぞれに重なる修正用電極が設けられていることを特徴とする請求項１１に記載のアクティブマトリクス基板。
【請求項１３】
１つの画素領域に、トランジスタに接続された第１画素電極と、第２画素電極と、第１画素電極にコンタクトホールを介して接続された第１容量電極と、上記トランジスタとは別のトランジスタを介して第２画素電極に接続された第２容量電極とを備え、
上記第２容量電極は、第１容量電極よりも上層で第１および第２画素電極よりも下層に配され、
上記第１容量電極と第２容量電極とが第１絶縁膜を介して重なることで、第１容量電極と第２容量電極との間に容量が形成されていることを特徴とするアクティブマトリクス基板。
【請求項１４】
上記第２容量電極に同層にて接続された第３容量電極と、該第３容量電極と容量を形成する保持容量配線とを備えることを特徴とする請求項１３記載のアクティブマトリクス基板。
【請求項１５】
請求項１〜１４のいずれか１項に記載のアクティブマトリクス基板を備えることを特徴とする液晶パネル。
【請求項１６】
請求項１〜１４のいずれか１項に記載のアクティブマトリクス基板と、配向規制用の線状突起を有する対向基板とを備え、
第１容量電極の少なくとも一部がこの線状突起の下に配されていることを特徴とする液晶パネル。
【請求項１７】
請求項１〜１４のいずれか１項に記載のアクティブマトリクス基板と、共通電極を有する対向基板とを備え、上記対向電極には配向規制用のスリットが設けられ、
第１容量電極の少なくとも一部がこのスリットの下に配されていることを特徴とする液晶パネル。
【請求項１８】
請求項１５〜１７のいずれか１項に記載の液晶パネルとドライバとを備えることを特徴とする液晶表示ユニット。
【請求項１９】
請求項１８記載の液晶表示ユニットと光源装置とを備えることを特徴とする液晶表示装置。
【請求項２０】
請求項１９記載の液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とするテレビジョン受像機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１つの画素領域に複数の画素電極を設けるアクティブマトリクス基板およびこれを用いた液晶表示装置（画素分割方式）に関する。
【背景技術】
【０００２】
液晶表示装置のγ特性の視野角依存性を向上させる（例えば、画面の白浮き等を抑制する）ため、１画素に設けた複数の副画素を異なる輝度に制御し、これら副画素の面積階調によって中間調を表示する液晶表示装置（画素分割方式、例えば特許文献１参照）が提案されている。【０００３】
特許文献１記載のアクティブマトリクス基板では（図３１参照）、１つの画素領域に、２つの画素電極１９０ａ・１９０ｂが配され、トランジスタのソース電極１７８がデータ線１７１に接続され、ドレイン電極１７５がコンタクトホール１８５を介して画素電極１９０ａに接続されている。また、結合電極１７６が、拡張部１７７を介してトランジスタのドレイン電極１７５に繋がっている。そして、結合電極１７６と画素電極１９０ｂとが保護膜（チャネル保護膜）を介して重なっており、この重なり部分に形成される容量（結合容量）を介して、トランジスタに接続する画素電極１０９ａと、電気的にフローティングとなる画素電極１０９ｂとが接続される（容量結合型の画素割方式）。このアクティブマトリクス基板を用いた液晶表示装置では、画素電極１９０ａに対応する副画素を明副画素、画素電極１９０ｂに対応する副画素を暗副画素とすることができ、これら明副画素・暗副画素の面積階調によって中間調を表示することができる。ただ、この特許文献１の構成では、結合電極１７６と画素電極１９０ｂとの重なり部分で両者が短絡し易いという問題があった。【０００４】
ここで、特許文献２には、電気的にフローティングとなる画素電極（暗副画素に対応する画素電極）が、走査信号線と同層（基板上）に形成された下層容量電極に接続され、トランジスタに接続された画素電極が、データ信号線と同層（ゲート絶縁膜上）に形成された上層容量電極に接続され、上層容量電極および下層容量電極がゲート絶縁膜を介して重なり、この重なり部分に結合容量が形成される構成が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】日本国公開特許公報「特開２００６−２２１１７４号公報（公開日：２００６年８月２４日）」
【特許文献２】日本国公開特許公報「特開２００５−３４６０８２号公報（公開日：２００５年１２月１５日）」
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２記載のアクティブマトリクス基板は、走査信号線と同層に形成される下層容量電極が電気的にフローティングとなっていることに起因して、暗副画素に対応する画素電極が焼き付き易くなっていることを、本願発明者は見出した。【０００７】
本発明では、容量結合型の画素分割方式のアクティブマトリクス基板において、結合容量部分の短絡を抑制しながら、暗副画素に対応する画素電極の焼き付きを緩和することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のアクティブマトリクス基板は、走査信号線とデータ信号線を備え、１つの画素領域に、データ信号線にトランジスタを介して接続された第１画素電極と、該第１画素電極に容量を介して接続された第２画素電極とが設けられたアクティブマトリクス基板であって、走査信号線と同層に形成され、第１画素電極に電気的に接続された第１容量電極と、走査信号線を覆う第１絶縁膜と、該第１絶縁膜および第２画素電極の間の層に形成された第２絶縁膜とを備え、第１容量電極と第２画素電極とが第１および第２絶縁膜を介して重なることで、第１容量電極と第２画素電極との間に容量が形成されていることを特徴とする。【０００９】
本アクティブマトリクス基板では、結合容量を形成する第１容量電極と第２画素電極とが、第１絶縁膜（例えば、ゲート絶縁膜）および第２絶縁膜（例えば、チャネル保護膜）を介して重なっているため、両者（第１容量電極と第２画素電極）の短絡を抑制することができる。また、第１容量電極がトランジスタに繋がる第１画素電極に接続されているため、電気的にフローティングとなる第２画素電極（暗副画素に対応する画素電極）の焼き付きを緩和することができる。【００１０】
本アクティブマトリクス基板では、第２絶縁膜の厚さは第１絶縁膜の厚さ以下である構成とすることもできる。【００１１】
本アクティブマトリクス基板では、上記第２絶縁膜は、第１容量電極および第２画素電極と重なる部分の厚みが周囲よりも小さくなっている構成とすることもできる。【００１２】
本発明のアクティブマトリクス基板は、走査信号線とデータ信号線を備え、１つの画素領域に、データ信号線にトランジスタを介して接続された第１画素電極と、該第１画素電極に容量を介して接続された第２画素電極とが設けられたアクティブマトリクス基板であって、走査信号線と同層に形成され、第１画素電極に電気的に接続された第１容量電極と、走査信号線を覆う第１絶縁膜と、データ信号線と同層に形成され、第２画素電極に電気的に接続された第２容量電極とを備え、第１容量電極と第２容量電極とが第１絶縁膜を介して重なることで、第１容量電極と第２容量電極との間に容量が形成されていることを特徴とする。【００１３】
本アクティブマトリクス基板では、結合容量を形成する第１容量電極と第２画素電極とが、第１絶縁膜（例えば、ゲート絶縁膜）を介して重なっているため、両者（第１容量電極と第２画素電極）の短絡を抑制することができる。また、第１容量電極がトランジスタに繋がる第１画素電極に接続されているため、電気的にフローティングとなる第２画素電極（暗副画素に対応する画素電極）の焼き付きを緩和することができる。【００１４】
本アクティブマトリクス基板では、第２容量電極および第２画素電極の間の層に、第１絶縁膜よりも厚い第２絶縁膜が形成されている構成とすることもできる。【００１５】
本アクティブマトリクス基板では、上記第２絶縁膜は、有機絶縁膜を含んで構成されている構成とすることもできる。【００１６】
本アクティブマトリクス基板では、第１容量電極が平行な２本のエッジを有するとともに、第２容量電極も平行な２本のエッジを有し、平面的に視たときに、第２容量電極の両エッジの内側に第１容量電極の両エッジが位置しているか、あるいは、第１容量電極の両エッジの内側に第２容量電極の両エッジが位置している構成とすることもできる。【００１７】
本アクティブマトリクス基板では、第１絶縁膜はゲート絶縁膜である構成とすることもできる。【００１８】
本アクティブマトリクス基板では、第２絶縁膜はトランジスタのチャネルを覆う層間絶縁膜である構成とすることもできる。【００１９】
本アクティブマトリクス基板では、第１画素電極と第１容量電極とが、第１および第２絶縁膜を貫くコンタクトホールによって接続されている構成とすることもできる。【００２０】
本アクティブマトリクス基板では、上記走査信号線と同層に形成され、第１および第２画素電極の少なくとも一方と容量を形成する保持容量配線を備える構成とすることもできる。【００２１】
本アクティブマトリクス基板では、上記データ信号線と同層に、保持容量配線および第１容量電極それぞれに重なる修正用電極が設けられている構成とすることもできる。【００２２】
本液晶パネルは、上記アクティブマトリクス基板と、配向規制用の線状突起を有する対向基板とを備え、第１容量電極の少なくとも一部がこの線状突起の下に配されていることを特徴とする。【００２３】
本アクティブマトリクス基板は、１つの画素領域に、トランジスタに接続された第１画素電極と、第２画素電極と、第１および第２画素電極よりも下層に配され、コンタクトホールを介して第１画素電極に接続された第１容量電極と、上記トランジスタとは別のトランジスタを介して第２画素電極に接続された第２容量電極とを備え、上記第２容量電極は、第１容量電極よりも上層で第１および第２画素電極よりも下層に配され、上記第１容量電極と第２容量電極とが第１絶縁膜を介して重なることで、第１容量電極と第２容量電極との間に容量が形成されていることを特徴とする。【００２４】
上記構成では、上記第２容量電極に同層にて接続された第３容量電極と、該第３容量電極と容量を形成する保持容量配線とを備える構成とすることもできる。【００２５】
本液晶パネルは、上記アクティブマトリクス基板と、共通電極を有する対向基板とを備え、上記対向電極には配向規制用のスリットが設けられ、第１容量電極の少なくとも一部がこのスリットの下に配されていることを特徴とする。【００２６】
本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。また、本液晶表示装置は、上記液晶表示ユニットと光源装置とを備えることを特徴とする。また、テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とする。
【発明の効果】
【００２７】
以上のように、本アクティブマトリクス基板によれば、結合容量を形成する第１容量電極と第２画素電極の短絡を抑制しつつ、第２画素電極（暗副画素に対応する画素電極）の焼き付きを緩和することができる。
【図面の簡単な説明】
【００２８】
【図１】本液晶パネルの構成を示す平面図である。
【図２】図１の液晶パネルの等価回路図である。
【図３】図１の液晶パネルのＸ−Ｙ矢視断面図である。
【図４】図１の液晶パネルを備えた液晶表示装置の駆動方法を示すタイミングチャートである。
【図５】図４の駆動方法を用いた場合のフレーム毎の表示状態を示す模式図である。
【図６】図１に示す液晶パネルの変形例を示す平面図である。
【図７】図６の液晶パネルのＸ−Ｙ矢視断面図である。
【図８】図１に示す液晶パネルの変形例を示す平面図である。
【図９】図８に示す液晶パネルのＸ−Ｙ矢視断面図である。
【図１０】図９に示す液晶パネルの変形例を示す断面図である。
【図１１】図１に示す液晶パネルの変形例を示す平面図である。
【図１２】本液晶パネルの他の例を示す平面図である。
【図１３】図１２に示す液晶パネルのＸ−Ｙ矢視断面図である。
【図１４】図１に示す液晶パネルのさらに他の変形例を示す平面図である。
【図１５】図１４に示す液晶パネルの変形例を示す平面図である。
【図１６】図１５に示す液晶パネルの修正例を示す平面図である。
【図１７】図８に示す液晶パネルの変形例を示す平面図である。
【図１８】図１２に示す液晶パネルの変形例を示す平面図である。
【図１９】本液晶パネルの他の構成を示す平面図である。
【図２０】図１９に示す液晶パネルの変形例を示す平面図である。
【図２１】図１９に示す液晶パネルのさらに他の変形例を示す平面図である。
【図２２】（ａ）は本液晶表示ユニットの構成を示す模式図であり、（ｂ）は本液晶表示装置の構成を示す模式図である。
【図２３】本液晶表示装置の全体構成を説明するブロック図である。
【図２４】本液晶表示装置の機能を説明するブロック図である。
【図２５】本テレビジョン受像機の機能を説明するブロック図である。
【図２６】本テレビジョン受像機の構成を示す分解斜視図である。
【図２７】本液晶パネルのさらに他の構成例を示す平面図である。
【図２８】図２７の液晶パネルの矢視断面図である。
【図２９】本液晶パネルのさらに他の構成例を示す平面図である。
【図３０】図２９の液晶パネルの矢視断面図である。
【図３１】従来の液晶パネルの構成を示す平面図である。
【発明を実施するための形態】
【００２９】
本発明にかかる実施の形態の例を、図１〜３０を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下では走査信号線の延伸方向を行方向とする。ただし、本液晶パネル（あるいはこれに用いられるアクティブマトリクス基板）を備えた液晶表示装置の利用（視聴）状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。なお、液晶パネルの各図では配向規制用構造物（例えば、アクティブマトリクス基板の画素電極に形成されるスリットやカラーフィルタ基板に形成されるリブ）を適宜省略記載している。
【００３０】
図２は本実施の形態にかかる液晶パネル（例えば、ノーマリブラックモード）の一部を示す等価回路図である。図２に示すように、本液晶パネルは、列方向（図中上下方向）に延伸するデータ信号線１５ｘ・１５ｙ、行方向（図中左右方向）に延伸する走査信号線１６ｘ・１６ｙ、行および列方向に並べられた画素（１０1〜１０４）、保持容量配線１８ｐ・１８ｑ、および共通電極（対向電極）ｃｏｍを備え、各画素の構造は同一である。なお、画素１０１・１０２が含まれる画素列と、画素１０３・１０４が含まれる画素列とが隣接し、画素１０１・１０３が含まれる画素行と、画素１０２・１０４が含まれる画素行とが隣接している。
【００３１】
本液晶パネルでは、１つの画素に対応して１本のデータ信号線と１本の走査信号線と１本の保持容量配線とが設けられ、１つの画素に２つの画素電極が列方向に並べられている。
【００３２】
例えば画素１０１では、画素電極１７ａが、走査信号線１６ｘに接続されたトランジスタ１２ａを介してデータ信号線１５ｘに接続され、画素電極１７ａと画素電極１７ｂとが結合容量Ｃａｂを介して接続され、画素電極１７ａと保持容量配線１８ｐとの間に保持容量Ｃｈａが形成され、画素電極１７ａと共通電極ｃｏｍとの間に液晶容量Ｃｌａが形成され、画素電極１７ｂと共通電極ｃｏｍとの間に液晶容量Ｃｌｂが形成されている。
【００３３】
本液晶パネルを備えた液晶表示装置では、走査信号線１６ｘが選択されると、画素電極１７ａがデータ信号線１５ｘに（トランジスタ１２ａを介して）接続される。ここで、画素電極１７ａと画素電極１７ｂとが結合容量Ｃａｂを介して結合されているため、トランジスタ１２ａがＯＦＦした後の画素電極１７ａの電位をＶａ、トランジスタ１２ａがＯＦＦした後の画素電極１７ｂの電位をＶｂとすれば、|Ｖａ|≧|Ｖｂ|（なお、例えば|Ｖｂ|は、Ｖｂとｃｏｍ電位＝Ｖｃｏｍとの電位差を意味する）となるため、画素電極１７ａを含む副画素を明副画素、画素電極１７ｂを含む副画素を暗副画素とし、これら明副画素および暗副画素の面積階調によって中間調表示を行うことができる。これにより、本液晶表示装置の視野角特性を高めることができる。
【００３４】
図２の画素１０１の具体例を図１に示す。図１では、その見易さのために、カラーフィルタ基板（対向基板）側の部材を省略してアクティブマトリクス基板の部材のみ記載している。同図に示されるように、データ信号線１５ｘおよび走査信号線１６ｘの交差部近傍にトランジスタ１２ａが配され、トランジスタ１２ａのソース電極８はデータ信号線１５ｘに接続され、トランジスタ１２ａのゲート電極を走査信号線１６ｘが兼ね、トランジスタ１２ａのドレイン電極９はドレイン引き出し電極２７に接続され、両信号線（１５ｘ・１６ｘ）で画される画素領域に、トランジスタ１２ａに近接する画素電極１７ａ（第１画素電極）と、画素電極１７ｂ（第２画素電極）とが列方向に並べられている。
【００３５】
そして、ドレイン引き出し電極２７が、コンタクトホール１１ａを介して画素電極１７ａに接続され、コンタクトホール１１ｇを介して画素電極１７ａに接続された下層容量電極８７（第１容量電極）が、画素電極１７ｂに重なるように延伸している。
【００３６】
ここで、下層容量電極８７は走査信号線１６ｘと同層に形成され、下層容量電極８７および画素電極１７ｂの重畳部分では、下層容量電極８７と画素電極１７ｂとの間にゲート絶縁膜および層間絶縁膜が配されている。これにより、下層容量電極８７と画素電極１７ｂとの重なり部分に結合容量Ｃａｂ（図２参照）が形成される。
【００３７】
また、本アクティブマトリクス基板では、保持容量配線１８ｐが走査信号線１６ｘに近接配置され、保持容量配線１８ｐは画素電極１７ａのみに重なっている。ここでは、保持容量を確保するために、ドレイン引き出し電極２７を、保持容量配線１８ｐと重なるように行方向に延伸させている。この場合、保持容量配線１８ｐとドレイン引き出し電極２７とがゲート絶縁膜のみを介して重なることになり、この重なり部分に保持容量配線１８ｐおよび画素電極１７ａ間の保持容量Ｃｈａの多くが形成される。
【００３８】
図３は図１のＸ−Ｙ矢視断面図である。同図に示すように、本液晶パネルは、アクティブマトリクス基板３と、これに対向するカラーフィルタ基板３０と、両基板（３・３０）間に配される液晶層４０とを備える。アクティブマトリクス基板３では、ガラス基板３１上に走査信号線１６ｘ、保持容量配線１８ｐ、および下層容量電極８７が形成され、これらを覆うようにゲート絶縁膜２２が形成されている。ゲート絶縁膜２２の上層には、ドレイン引き出し電極２７が形成されている。なお、断面には含まれないが、ゲート絶縁膜２２の上層には、半導体層（ｉ層およびｎ＋層）と、ｎ＋層に接するソース電極８およびドレイン電極９と、データ信号線１５ｘとが形成されている。さらに、このメタル層を覆うように層間絶縁膜２５（無機層間絶縁膜）が形成されている。層間絶縁膜２５上には画素電極１７ａ・１７ｂが形成され、さらに、これら画素電極を覆うように配向膜７が形成されている。なお、コンタクトホール１１ａでは、層間絶縁膜２５が刳り貫かれ、これによって、画素電極１７ａとドレイン引き出し電極２７とが接続されている。また、コンタクトホール１１ｇでは、ゲート絶縁膜２２および層間絶縁膜２５が刳り貫かれ、これによって、画素電極１７ｂと下層容量電極８７とが接続される。
【００３９】
ここで、下層容量電極８７は、ゲート絶縁膜２２および層間絶縁膜２５を介して画素電極１７ｂと重なっており、両者（８７・１７ｂ）の重なり部分に結合容量Ｃａｂ（図２参照）が形成される。また、保持容量配線１８ｐは、ゲート絶縁膜２２を介してドレイン引き出し電極２７と重なっており、両者（１８ｐ・２７）の重なり部分に保持容量Ｃｈａ（図２参照）の多くが形成される。
【００４０】
なお、ゲート絶縁膜２２の材料および厚み、並びに層間絶縁膜２５の材料および厚みについては、ゲート絶縁膜２２のゲート絶縁膜としての機能および層間絶縁膜２５のトランジスタのチャネル保護膜としての機能、並びに必要な結合容量の値を勘案して決定すればよい。ここでは、ゲート絶縁膜２２および層間絶縁膜２５それぞれに窒化シリコン（ＳｉＮｘ）を用い、層間絶縁膜２５をゲート絶縁膜２２よりも薄く形成している。
【００４１】
一方、カラーフィルタ基板３０では、ガラス基板３２上に着色層（カラーフィルタ層）１４が形成され、その上層に共通電極（ｃｏｍ）２８が形成され、さらにこれを覆うように配向膜１９が形成されている。
【００４２】
図４は図１・２に示す液晶パネルを備えた本液晶表示装置（ノーマリブラックモードの液晶表示装置）の駆動方法を示すタイミングチャートである。なお、ＳｖおよびＳＶは、データ信号線１５ｘ・１５ｙ（図２参照）それぞれに供給される信号電位を示し、Ｇｘ・Ｇｙは走査信号線１６ｘ・１６ｙに供給されるゲートオンパルス信号を示し、Ｖａ〜Ｖｄはそれぞれ、画素電極１７ａ〜１７ｄの電位を示し、ＶＡ・ＡＢはそれぞれ、画素電極１７Ａ・１７Ｂの電位を示している。
【００４３】
この駆動方法では、図４に示されるように、走査信号線を順次選択し、データ信号線に供給する信号電位の極性を１水平走査期間（１Ｈ）ごとに反転させるとともに、各フレームにおける同一番目の水平走査期間に供給される信号電位の極性を１フレーム単位で反転させ、かつ同一水平走査期間においては隣接する２本のデータ信号線に逆極性の信号電位を供給する。
【００４４】
具体的には、連続するフレームＦ１・Ｆ２において、Ｆ１では、走査信号線を順次選択し、隣接する２本のデータ信号線の一方には、１番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にプラス極性の信号電位を供給し、２番目の水平走査期間にマイナス極性の信号電位を供給し、上記２本のデータ信号線の他方には、１番目の水平走査期間にマイナス極性の信号電位を供給し、２番目の水平走査期間にプラス極性の信号電位を供給する。これにより、図４に示すように、|Ｖａ|≧|Ｖｂ|，|Ｖｃ|≧|Ｖｄ|となり、例えば、画素電極１７ａ（プラス極性）を含む副画素は明副画素（以下、「明」）、画素電極１７ｂ（プラス極性）を含む副画素は暗副画素（以下、「暗」）、画素電極１７ｃ（マイナス極性）を含む副画素は「明」、画素電極１７ｄ（マイナス極性）を含む副画素は「暗」となり、全体としては、図５（ａ）のようになる。
【００４５】
また、Ｆ２では、走査信号線を順次選択し、隣接する２本のデータ信号線の一方には、１番目の水平走査期間（例えば、画素電極１７ａの書き込み期間含む）にマイナス極性の信号電位を供給し、２番目の水平走査期間にプラス極性の信号電位を供給し、上記２本のデータ信号線の他方には、１番目の水平走査期間にプラス極性の信号電位を供給し、２番目の水平走査期間にマイナス極性の信号電位を供給する。これにより、図４に示すように|Ｖａ|≧|Ｖｂ|，|Ｖｃ|≧|Ｖｄ|となり、例えば、画素電極１７ａ（マイナス極性）を含む副画素は「明」、画素電極１７ｂ（マイナス極性）を含む副画素は「暗」、画素電極１７ｃ（プラス極性）を含む副画素は「明」、画素電極１７ｄ（プラス極性）を含む副画素は「暗」となり、全体としては、図５（ｂ）のようになる。
【００４６】
なお、図１・３では配向規制用構造物の記載を省略しているが、例えばＭＶＡ（マルチドメインバーティカルアライメント）方式の液晶パネルでは、各画素電極に配向規制用のスリットが設けられ、カラーフィルタ基板に配向規制用のリブが設けられる。なお、配向規制用のリブに代えて、カラーフィルタ基板の共通電極に配向規制用のスリットを設けてもよい。
【００４７】
次に、本液晶パネルの製造方法について説明する。液晶パネルの製造方法には、アクティブマトリクス基板製造工程と、カラーフィルタ基板製造工程と、両基板を貼り合わせて液晶を充填する組み立て工程とが含まれる。
【００４８】
まず、ガラス、プラスチックなどの基板上に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å〜３０００Å）をスパッタリング法により成膜し、その後、フォトリソグラフィー技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称する）によりパターンニングを行い、走査信号線（トランジスタのゲート電極）、保持容量配線、および下層容量電極を形成する。
【００４９】
次いで、走査信号線などが形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコンや酸化シリコンなどの無機絶縁膜（厚さ４０００Å程度）を成膜し、ゲート絶縁膜を形成する（成膜時の基板温度は、例えば３５０℃とする）。
【００５０】
続いて、ゲート絶縁膜上（基板全体）に、ＣＶＤ法により真性アモルファスシリコン膜（厚さ１０００Å〜３０００Å）と、リンがドープされたｎ＋アモルファスシリコン膜（厚さ４００Å〜７００Å）とを連続して成膜し、その後、ＰＥＰ技術によってパターニングを行い、ゲート電極上に、真性アモルファスシリコン層とｎ＋アモルファスシリコン層とからなるシリコン積層体を島状に形成する。
【００５１】
続いて、シリコン積層体が形成された基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å〜３０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターンニングを行い、データ信号線、トランジスタのソース電極・ドレイン電極、およびドレイン引き出し電極を形成する（メタル層の形成）。
【００５２】
さらに、ソース電極およびドレイン電極をマスクとして、シリコン積層体を構成するｎ＋アモルファスシリコン層をエッチング除去し、トランジスタのチャネルを形成する。ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜およびポリシリコン膜にレーザアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、トランジスタ（ＴＦＴ）の特性を向上させることができる。
【００５３】
次いで、データ信号線などが形成された基板全体に、ＣＶＤ法により窒化シリコンや酸化シリコンなどの無機絶縁膜（厚さ３０００Å程度）を成膜して、層間絶縁膜を形成する（成膜時の基板温度は、例えば２５０℃とする）。
【００５４】
その後、ＰＥＰ技術により、層間絶縁膜あるいは層間絶縁膜とゲート絶縁膜をエッチング除去して、コンタクトホールを形成する。ここで、図１・３のコンタクトホール１１ａの形成箇所では層間絶縁膜が除去され、コンタクトホール１１ｇの形成箇所では層間絶縁膜およびゲート絶縁膜が除去される。
【００５５】
続いて、コンタクトホールが形成された層間絶縁膜上の基板全体に、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å〜２０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターニングし、各画素電極を形成する。
【００５６】
最後に、画素電極上の基板全体に、ポリイミド樹脂を厚さ５００Å〜１０００Åで印刷し、その後、焼成して、回転布にて１方向にラビング処理を行って、配向膜を形成する。以上のようにして、アクティブマトリクス基板製造される。
【００５７】
以下に、カラーフィルタ基板製造工程について説明する。
【００５８】
まず、ガラス、プラスチックなどの基板上（基板全体）に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後にＰＥＰ技術によってパターンニングを行い、ブラックマトリクスを形成する。次いで、ブラックマトリクスの間隙に、顔料分散法などを用いて、赤、緑および青のカラーフィルタ層（厚さ２μｍ程度）をパターン形成する。
【００５９】
続いて、カラーフィルタ層上の基板全体に、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å程度）を成膜し、共通電極（ｃｏｍ）を形成する。
【００６０】
最後に、共通電極上の基板全体に、ポリイミド樹脂を厚さ５００Å〜１０００Åで印刷し、その後、焼成して、回転布にて１方向にラビング処理を行って、配向膜を形成する。上記のようにして、カラーフィルタ基板を製造することができる。
【００６１】
以下に、組み立て工程について、説明する。
【００６２】
まず、アクティブマトリクス基板およびカラーフィルタ基板の一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチックまたはシリカからなる球状のスペーサーを散布する。
【００６３】
次いで、アクティブマトリクス基板とカラーフィルタ基板とを貼り合わせ、シール材料を硬化させる。
【００６４】
最後に、アクティブマトリクス基板およびカラーフィルタ基板並びにシール材料で囲まれる空間に、減圧法により液晶材料を注入した後、液晶注入口にＵＶ硬化樹脂を塗布し、ＵＶ照射によって液晶材料を封止することで液晶層を形成する。以上のようにして、液晶パネルが製造される。
【００６５】
図１の液晶パネルでは、結合容量Ｃａｂを形成する下層容量電極８７および画素電極１７ｂの間に、層間絶縁膜２５に加えて緻密性の高いゲート絶縁膜２２が存在するため、結合容量形成部分の短絡発生を抑制することができる。なお、チャネル保護膜である層間絶縁膜２５は、一般にゲート絶縁膜２２よりも緻密性が低い（一般に、層間絶縁膜の成膜がゲート絶縁膜の成膜よりも低温下で行われることが一因である）ため、図３１のように結合電極１７６と画素電極１９０ｂとが層間絶縁膜のみを介して重なる構成では両者が短絡し易くなる。
【００６６】
また、図１の液晶パネルでは、下層容量電極８７が画素電極１７ａに接続しているため、暗副画素に対応する画素電極１７ｂの焼き付きも緩和することができる。
【００６７】
さらに、図３１のように結合電極１７６と画素電極１９０ｂとが層間絶縁膜のみを介して重なる構成では、結合電極１７６と画素電極１９０ｂとが近づき過ぎるため、結合電極１７６の仕上がり幅がばらついた場合における結合容量の値のばらつきが大きくなる。一方、図１の液晶パネルでは、下層容量電極８７および画素電極１７ｂが近づき過ぎないため、下層容量電極８７の線幅がばらついた場合における結合容量の値のばらつきが抑えられる。
【００６８】
また、図１の液晶パネルでは、ゲート絶縁膜２２および層間絶縁膜２５それぞれに窒化シリコン（ＳｉＮｘ）を用い、層間絶縁膜２５をゲート絶縁膜２２よりも薄く形成している。この点、結合容量の値を大きくするには、ゲート絶縁膜２２および層間絶縁膜２５の厚みの和を小さくすることが望ましい。しかし、ゲート絶縁膜２２の厚みは、トランジスタ特性に与える影響が大きく、結合容量の値を大きくするためにこの厚みを大きく変えることは好ましくない。一方、層間絶縁膜２５（チャネル保護膜）の厚みはトランジスタ特性に与える影響が比較的小さい。そこで、トランジスタ特性を保ちつつ結合容量の値を大きくするためには、層間絶縁膜２５の厚みを小さくする、例えば、層間絶縁膜２５の厚みを、ゲート絶縁膜２２の厚み以下とすることが好ましい。
【００６９】
図３に戻って、図３の層間絶縁膜（無機層間絶縁膜）２５上にこれよりも厚い有機層間絶縁膜２６を設け、図７に示すように、チャネル保護膜を２層（２５・２６）構造とすることもできる。こうすれば、各種寄生容量の低減、配線同士の短絡防止、および平坦化による画素電極の裂け等の低減といった効果が得られる。この場合、図６・７に示すように、有機層間絶縁膜２６については、下層容量電極８７と重なる部分Ｋを刳り貫いておくことがより好ましい。こうすれば、結合容量の値を十分に確保しながら、上記の効果を得ることができる。また、本構成では走査信号線および画素電極間の寄生容量やデータ信号線および画素電極間の寄生容量が低減されるため、図６・７のように、画素電極をデータ信号線や走査信号線に重ねて開口率を高めることができる。
【００７０】
図７の無機層間絶縁膜２５、有機層間絶縁膜２６およびコンタクトホール１１ａ・１１ｇは、例えば以下のようにして形成することができる。すなわち、トランジスタやデータ信号線を形成した後、ＳｉＨ４ガスとＮＨ３ガスとＮ２ガスとの混合ガスを用い、基板全面を覆うように、厚さ約３０００ÅのＳｉＮｘからなる層間絶縁膜２５（パッシベーション膜）をＣＶＤにて形成する。その後、厚さ約３μｍのポジ型感光性アクリル樹脂からなる有機層間絶縁膜２６をスピンコートやダイコートにて形成する。続いて、フォトリソグラフィーを行って有機層間絶縁膜２６の刳り貫き部分および各種のコンタクト用パターンを形成し、さらに、パターニングされた有機層間絶縁膜２６をマスクとし、ＣＦ４ガスとＯ２ガスとの混合ガスを用いて、層間絶縁膜２５をドライエッチングする。具体的には、例えば、有機層間絶縁膜の刳り貫き部分についてはフォトリソグラフィー工程でハーフ露光とすることで現像完了時に有機層間絶縁膜が薄く残膜するようにしておく一方、コンタクトホール部分については上記フォトリソグラフィー工程でフル露光することで現像完了時に有機層間絶縁膜が残らないようにしておく。ここで、ＣＦ４ガスとＯ２ガスとの混合ガスでドライエッチングを行えば、有機層間絶縁膜の刳り貫き部分については（有機層間絶縁膜の）残膜が除去され、コンタクトホール１１ａの部分については有機層間絶縁膜下の無機層間絶縁膜が除去され、コンタクトホール１１ｇの部分については有機層間絶縁膜下の無機層間絶縁膜およびゲート絶縁膜が除去される。すなわち、コンタクトホール１１ａの部分では層間絶縁膜２５が除去されてドレイン引き出し電極２７の表面（例えば、Ａｌ膜）が露出することでエッチングが止まり、コンタクトホール１１ｇの部分では層間絶縁膜２５およびゲート絶縁膜２２が除去されて下層容量電極８７の表面（例えば、Ａｌ膜）が露出することでエッチングが止まる。なお、有機層間絶縁膜２６は、例えば、ＳＯＧ（スピンオンガラス）材料からなる絶縁膜であってもよく、また、有機層間絶縁膜２６に、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも１つが含まれていてもよい。
【００７１】
図１の液晶パネルを図８のように変形することもできる。図８の液晶パネルでは、下層容量電極８７および画素電極１７ｂと重なるように上層容量電極４７が設けられている。この上層容量電極４７は、図９に示すように、ゲート絶縁膜２２上（ドレイン引き出し電極２７と同層）に形成され、コンタクトホール１１ｊを介して画素電極１７ｂに接続されている。
【００７２】
図８・９の構成では、下層容量電極８７および上層容量電極４７がゲート絶縁膜２２のみを介して重なり、この重なり部分に結合容量が形成されるため、結合容量Ｃａｂの値を十分に確保することができる。なお、上記のとおりゲート絶縁膜２２は層間絶縁膜２５よりも緻密性が高いため、図３１のような構成と比較して、容量結合形成部分での短絡を抑制することができる。
【００７３】
また、平面的に視ると、上層容量電極４７の両エッジの内側に下層容量電極８７の両エッジが位置しているため、下層容量電極８７や上層容量電極４７のアライメントが行方向にずれても結合容量の値が変動しにくい（アライメントずれに強い）構成となっている。なお、下層容量電極８７の両エッジの内側に上層容量電極４７の両エッジが位置するように構成してもよい。
【００７４】
また、図８の構成では、層間絶縁膜２５の厚さにほぼ関係なく結合容量Ｃａｂの値を決めることができるため、例えば図１０のように、チャネル保護膜として無機層間絶縁膜２５および有機層間絶縁膜２６を積層させる（チャネル保護膜を厚く形成する）ような場合により好適といえる。
【００７５】
図１に示す液晶パネルを図１１のように構成することもできる。すなわち、図１では記載を省略しているが、ＭＶＡの液晶パネルでは、図１１に示すように、アクティブマトリクス基板の画素電極に配向規制用のスリットＳＬが設けられ、カラーフィルタ基板に配向規制用のリブＬｉ（線状突起）が設けられる。ここで、アクティブマトリクス基板の下層容量電極８７をリブＬｉ下に配置することで、開口率を高めることができる。もちろん、リブＬｉのかわりにＣＦ（カラーフィルタ）基板の共通電極にスリットを設けても構わない。
【００７６】
本液晶表示装置他の具体例を図１２に示す。図１２では、データ信号線１５ｘおよび走査信号線１６ｘの交差部近傍にトランジスタ１２ａが配され、トランジスタ１２ａのソース電極８はデータ信号線１５ｘに接続され、トランジスタ１２ａのゲート電極を走査信号線１６ｘが兼ね、トランジスタ１２ａのドレイン電極９はドレイン引き出し電極２７に接続され、両信号線（１５ｘ・１６ｘ）で画される画素領域に、トランジスタ１２ａに近接する画素電極１７ａ（第１画素電極）と、画素電極１７ｂ（第２画素電極）とが列方向に並べられている。
【００７７】
そして、コンタクトホール１１ｊを介して画素電極１７ｂに接続された上層容量電極４７が、画素電極１７ａに重なるように延伸し、さらに、上層容量電極４７および画素電極１７ａと重なるように下層容量電極８７が設けられ、下層容量電極８７と画素電極１７ａとが、コンタクトホール１１ｇを介して接続されている。なお、上層容量電極４７は、画素電極１７ａ下に、列方向に沿う２本のエッジを有するとともに、下層容量電極８７も、画素電極１７ａ下に、列方向に沿う２本のエッジを有し、平面的に視ると、上層容量電極４７の両エッジの内側に下層容量電極８７の両エッジが位置している。
【００７８】
ここで、下層容量電極８７は走査信号線１６ｘと同層に形成され、上層容量電極４７はデータ信号線１５ｘと同層に形成され、下層容量電極８７、上層容量電極４７、および画素電極１７ａの重畳部分では、下層容量電極８７と上層容量電極４７との間にゲート絶縁膜が配されるとともに、上層容量電極４７と画素電極１７ａとの間に層間絶縁膜が配され、下層容量電極８７と上層容量電極４７との重なり部分に形成される第１結合容量と、上層容量電極４７と画素電極１７ａとの重なり部分に形成される第２結合容量とが並列化されている。
【００７９】
また、画素領域を横切るように保持容量配線１８ｐが配され、保持容量配線１８ｐは、ゲート絶縁膜と層間絶縁膜を介して画素電極１７ａおよび画素電極１７ｂそれぞれと重なっている。これにより、保持容量配線１８ｐと画素電極１７ａとの重なり部分に保持容量が形成され、保持容量配線１８ｐと画素電極１７ｂとの重なり部分に保持容量が形成される。
【００８０】
図１３は図１２のＸ−Ｙ矢視断面図である。同図に示すように、アクティブマトリクス基板３では、ガラス基板３１上に、保持容量配線１８ｐおよび下層容量電極８７が形成され、これらを覆うようにゲート絶縁膜２２が形成されている。ゲート絶縁膜２２の上層には上層容量電極４７およびドレイン引き出し電極２７が形成されている。さらに、このメタル層を覆うように層間絶縁膜２５が形成されている。層間絶縁膜２５上には画素電極１７ａ・１７ｂが形成され、さらに、これら画素電極を覆うように配向膜７が形成されている。なお、コンタクトホール１１ｊでは、層間絶縁膜２５が刳り貫かれ、これによって、画素電極１７ｂと上層容量電極４７とが接続されている。また、コンタクトホール１１ｇでは、層間絶縁膜２５およびゲート絶縁膜２２が刳り貫かれ、これによって、下層容量電極８７と画素電極１７ａとが接続される。
【００８１】
ここで、下層容量電極８７は、ゲート絶縁膜２２を介して上層容量電極４７と重なっており、両者（８７・４７）この重なり部分に第１結合容量が形成される。さらに、上層容量電極４７は、層間絶縁膜２５を介して画素電極１７ａと重なっており、両者（４７・１７ａ）の重なり部分に第２結合容量が形成される。また、保持容量配線１８ｐは、ゲート絶縁膜２２および層間絶縁膜２５を介して画素電極１７ａと重なっており、両者（１８ｐ・１７ａ）の重なり部分に保持容量が形成される。同様に、保持容量配線１８ｐは、ゲート絶縁膜２２および層間絶縁膜２５を介して画素電極１７ｂと重なっており、両者（１８ｐ・１７ｂ）の重なり部分に保持容量が形成される。
【００８２】
本液晶パネルでは、基板の厚み方向に第１結合容量（下層容量電極８７および上層容量電極４７の重なり部分の結合容量）および第２結合容量（上層容量電極４７および画素電極１７ａの重なり部分の結合容量）が形成されるとともにこれら第１および第２結合容量が並列化され、画素電極１７ａ・１７ｂを、並列化された第１および第２結合容量を介して接続することができる。したがって、結合容量形成部分での短絡を抑えながら、暗副画素に対応する画素電極の焼き付きを緩和することができるといった上記メリットに加え、結合容量の値を変えることなく上層容量電極４７の面積を小さくして開口率を高めたり、上層容量電極４７の面積を変えることなく（開口率を変えることなく）結合容量の値を大きくしたりすることができるという効果がある。
【００８３】
また、本液晶パネルでは、ゲート絶縁膜２２および層間絶縁膜２５それぞれに窒化シリコン（ＳｉＮｘ）を用い、層間絶縁膜２５をゲート絶縁膜２２よりも薄く形成している。この点、ゲート絶縁膜２２の厚みは、トランジスタ特性に与える影響が大きく、開口率を向上させる、あるいは結合容量の値を大きくするといった上記効果のためにこの厚みを大きく変えることは好ましくない。一方、層間絶縁膜２５（チャネル保護膜）の厚みはトランジスタ特性に与える影響が比較的小さい。そこで、トランジスタ特性を保ちつつ上記効果を高めるためには、層間絶縁膜２５の厚みを小さくすることが好ましく、本液晶パネルのように、層間絶縁膜２５の厚みをゲート絶縁膜２２の厚み以下とすることが好ましい。
【００８４】
また、本液晶パネルを平面的に視ると、上層容量電極４７の両エッジの内側に下層容量電極８７の両エッジが位置しているため、下層容量電極８７や上層容量電極４７のアライメントが行方向にずれても結合容量の値が変動しにくい（アライメントずれに強い）構成となっている。なお、アライメントずれに強いという観点からは、下層容量電極８７の両エッジの内側に上層容量電極４７の両エッジが位置するように構成することもできるが、図１２のように、下層容量電極８７および画素電極１７ａ双方と結合容量を形成する上層容量電極４７の幅を広くすれば、開口率を向上させる、あるいは結合容量の値を大きくするといった上記効果を一層高めることができる。
【００８５】
ここで、図１２・１３において、画素電極１７ａと上層容量電極４７とが短絡した（これにより画素電極１７ａ・１７ｂが短絡した）場合には、画素電極１７ｂのうちコンタクトホール１１ｊ内の部分をトリミング除去することで、上層容量電極４７および画素電極１７ｂの重なり部分の結合容量を残しながら上記短絡を修正することができる。これを考慮して、本構成では、上層容量電極４７と画素電極１７ｂの重なりをある程度確保しておくことが望ましい。
【００８６】
また、平面的に視ると、上層容量電極４７の両エッジの内側に下層容量電極８７の両エッジが位置しているため、下層容量電極８７や上層容量電極４７のアライメントが行方向にずれても結合容量の値が変動しにくい（アライメントずれに強い）構成となっている。なお、アライメントずれに強いという観点からは、下層容量電極８７の両エッジの内側に上層容量電極４７の両エッジが位置するように構成することもできるが、結合容量を大きくする点では前者（図１２の構成）の方が望ましい。
【００８７】
図１の液晶パネルを図１４のように変形することもできる。図１４の液晶パネルでは、画素電極１７ｂが行方向に視てＶ字形状に形成されるとともに、画素電極１７ａがこの画素電極１７ｂを取り囲むように構成されている。具体的には、画素電極１７ｂは、行方向に対して４５度をなす２つのエッジＥ１・Ｅ２と、行方向に対して３１５度をなす２つのエッジＥ３・Ｅ４を含んでおり、エッジＥ１とこれに平行な画素電極１７ａのエッジとの間隙、エッジＥ２とこれに平行な画素電極１７ａのエッジとの間隙、エッジＥ３とこれに平行な画素電極１７ａのエッジとの間隙、およびエッジＥ４とこれに平行な画素電極１７ａのエッジとの間隙それぞれが配向規制用のスリットＳＬ１〜ＳＬ４となっている。
【００８８】
ここで、ドレイン引き出し電極２７が、コンタクトホール１１ａを介して画素電極１７ａに接続され、コンタクトホール１１ｇを介して画素電極１７ａに接続する下層容量電極８７が、スリットＳＬ３下をくぐるように延伸し、画素電極１７ｂと重なっている。この構成では、下層容量電極８７と画素電極１７ｂとの重なり部分に結合容量が形成される。
【００８９】
また、画素領域を横切るように保持容量配線１８ｐが配され、保持容量配線１８ｐは、ゲート絶縁膜と層間絶縁膜を介して画素電極１７ａおよび画素電極１７ｂそれぞれと重なっている。これにより、保持容量配線１８ｐと画素電極１７ａとの重なり部分に保持容量が形成され、保持容量配線１８ｐと画素電極１７ｂとの重なり部分に保持容量が形成される。
【００９０】
図１４の液晶パネルを図１５のように変形することもできる。すなわち、平面的に視たときに、保持容量配線１８ｐと下層容量電極８７とを短絡しない程度に近接させ、保持容量配線１８ｐおよび下層容量電極８７それぞれと重なる修正用電極４４を、データ信号線１５ｘと同層に形成する。図１５の構成では、トランジスタ１２ａに欠陥（例えば、ソース・ドレイン短絡）が生じたときに、ドレイン引き出し電極２７を切断し、下層容量電極８７および修正用電極４４をメルト接続するとともに、下層容量電極８７および保持容量配線１８ｐをメルト接続することで、画素電極１７ａを保持容量配線１８ｐに接続することができる（図１６参照）。これにより、画素電極１７ａ・１７ｂを黒点とすることができる。
【００９１】
図１４の液晶パネルを図１７のように変形することもできる。図１７の液晶パネルでは、下層容量電極８７および画素電極１７ｂと重なるように上層容量電極４７が設けられている。この上層容量電極４７は、ゲート絶縁膜２２上（ドレイン引き出し電極２７と同層）に形成され、コンタクトホール１１ｊを介して画素電極１７ｂに接続されている。
【００９２】
図１７の構成では、下層容量電極８７および上層容量電極４７がゲート絶縁膜２２のみを介して重なり、この重なり部分に結合容量が形成されるため、結合容量の値を十分に確保することができる。なお、ゲート絶縁膜２２は層間絶縁膜２５よりも緻密性が高いため、従来よりも容量結合形成部分での短絡発生を抑制することができる。
【００９３】
また、平面的に視ると、上層容量電極４７の両エッジの内側に下層容量電極８７の両エッジが位置しているため、下層容量電極８７や上層容量電極４７のアライメントが行方向にずれても結合容量の値が変動しにくい（アライメントずれに強い）構成となっている。なお、下層容量電極８７の両エッジの内側に上層容量電極４７の両エッジが位置するように構成してもよい。
【００９４】
また、図１７の構成では、層間絶縁膜の厚さにほぼ関係なく結合容量の値を決めることができるため、チャネル保護膜を厚く形成するような場合により好適といえる。
【００９５】
図１２の液晶パネルを図１８のように変形することもできる。図１８の液晶パネルでは、画素電極１７ａが行方向に視て三角形形状に形成されるとともに、画素電極１７ｂがこの画素電極１７ａを取り囲むように構成されている。具体的には、画素電極１７ａは、行方向に対して４５度をなすエッジＥ１と、行方向に対して３１５度をなすエッジＥ２とを含んでおり、エッジＥ１とこれに平行な画素電極１７ｂのエッジとの間隙、およびエッジＥ２とこれに平行な画素電極１７ｂのエッジとの間隙それぞれが、配向規制用のスリットＳＬ１・ＳＬ２となっている。
【００９６】
ここで、ドレイン電極９から引き出されたドレイン引き出し配線５７が、コンタクトホール１１ａを介して画素電極１７ａに接続され、コンタクトホール１１ｊを介して画素電極１７ｂに接続する上層容量電極４７が、スリットＳＬ２下をくぐるように延伸し、さらに、上層容量電極４７および画素電極１７ａと重なるように下層容量電極８７が設けられ、下層容量電極８７はコンタクトホール１１ｇを介して画素電極１７ａに接続されている。なお、上層容量電極４７は、画素電極１７ａ下に、行方向に対して４５度をなす２本のエッジを有するとともに、下層容量電極８７も、画素電極１７ａ下に、行方向に対して４５度をなす２本のエッジを有し、平面的に視ると、上層容量電極４７の両エッジの内側に下層容量電極８７の両エッジが位置している。
【００９７】
また、保持容量配線１８ｐからは、画素電極１７ａの外周と重なる環状の保持容量延伸部１８ｐｘが延伸しており、この保持容量延伸部１８ｐｘが、ゲート絶縁膜および層間絶縁膜を介して画素電極１７ａおよび画素電極１７ｂそれぞれと重なっている。これにより、保持容量延伸部１８ｐｘと画素電極１７ａとの重なり部分に保持容量が形成され、保持容量延伸部１８ｐｘと画素電極１７ｂとの重なり部分に保持容量が形成される。図１８のように、保持容量延伸部１８ｐｘを画素電極１７ａの外周に重ねることで、保持容量を確保しながら開口率を高め、さらに配向規制力を高めることができる。
【００９８】
本液晶パネルは図１９のように構成することもできる。図１９の液晶パネルでは、データ信号線１５ｘおよび走査信号線１６ｘの交差部近傍にトランジスタ１２ａが配され、トランジスタ１２ａのソース電極８はデータ信号線１５ｘに接続され、トランジスタ１２ａのゲート電極を走査信号線１６ｘが兼ね、トランジスタ１２ａのドレイン電極９はドレイン引き出し電極２７に接続され、両信号線（１５ｘ・１６ｘ）で画される画素領域に、トランジスタ１２ａに近接する画素電極１７ａｕと、画素電極１７ｂと、画素電極１７ａｕと同一形状を有する画素電極１７ａｖとが設けられている。画素電極１７ａｕは、行方向に対して３１５度をなすエッジＥ１と行方向に対して４５度をなすエッジＥ２を脚とし、列方向に沿う底辺を有する等脚台形形状であり、画素電極１７ａｖは、行方向に対して４５度をなすエッジＥ３と行方向に対して３１５度をなすエッジＥ４を脚とし、列方向に沿う底辺を有する等脚台形形状である。これら画素電極１７ａｕ・１７ａｖは、画素電極１７ａｕを、画素領域中央を中心として１８０度回転させると画素電極１７ａｖに一致するように配され、画素電極１７ｂは、画素電極１７ａｕ・１７ａｖと嵌めあうようなＺ字形状を有している。そして、画素電極１７ａｕのエッジＥ１とこれに平行な画素電極１７ｂのエッジとの間隙、画素電極１７ａｕのエッジＥ２とこれに平行な画素電極１７ｂのエッジとの間隙、画素電極１７ａｖのエッジＥ３とこれに平行な画素電極１７ｂのエッジとの間隙、および画素電極１７ａｖのエッジＥ４とこれに平行な画素電極１７ｂのエッジとの間隙それぞれが、配向規制用のスリットＳＬ１〜ＳＬ４となっている。
【００９９】
ここで、ドレイン引き出し電極２７が、コンタクトホール１１ａを介して画素電極１７ａｕに接続され、コンタクトホール１１ｕを介して画素電極１７ａｕに接続する、走査信号線１６ｘと同層に形成された下層容量電極８７が、列方向に延伸してスリットＳＬ２下をくぐり、ついで画素電極１７ｂ下で９０度向きを変えて画素電極１７ａｖ下に至っており、この下層容量電極８７の端部と画素電極１７ａｖとがコンタクトホール１１ｖを介して接続されている。さらに、ゲート絶縁膜上（データ信号線１５ｘと同層）に、下層容量電極８７および画素電極１７ｂと重なるような上層容量電極４７が形成され、この上層容量電極４７はコンタクトホール１１ｊを介して画素電極１７ｂに接続されている。なお、上層容量電極４７は、画素電極１７ｂ下に、列方向に沿う２本のエッジを有するとともに、下層容量電極８７も、画素電極１７ｂ下に、列方向に沿う２本のエッジを有し、平面的に視ると、上層容量電極４７の両エッジの内側に下層容量電極８７の両エッジが位置している。
【０１００】
図１９の構成では、下層容量電極８７および上層容量電極４７がゲート絶縁膜２２のみを介して重なり、この重なり部分に結合容量が形成されるため、結合容量の値を十分に確保することができる。なお、ゲート絶縁膜２２は層間絶縁膜２５よりも緻密性が高いため、従来よりも容量結合形成部分での短絡発生を抑制することができる。
【０１０１】
また、平面的に視ると、上層容量電極４７の両エッジの内側に下層容量電極８７の両エッジが位置しているため、下層容量電極８７や上層容量電極４７のアライメントが行方向にずれても結合容量の値が変動しにくい（アライメントずれに強い）構成となっている。なお、下層容量電極８７の両エッジの内側に上層容量電極４７の両エッジが位置するように構成してもよい。
【０１０２】
また、図１９の構成では、層間絶縁膜の厚さにほぼ関係なく結合容量の値を決めることができるため、チャネル保護膜を厚く形成する（チャネル保護膜に有機層間絶縁膜を含む）ような場合により好適といえる。
【０１０３】
また、保持容量配線１８ｐからは、画素領域の外周と重なる環状の保持容量延伸部１８ｐｘが延伸しており、この保持容量延伸部１８ｐｘが、ゲート絶縁膜および層間絶縁膜を介して画素電極１７ａおよび画素電極１７ｂそれぞれと重なっている。これにより、保持容量延伸部１８ｐｘと画素電極１７ａとの重なり部分に保持容量が形成され、保持容量延伸部１８ｐｘと画素電極１７ｂとの重なり部分に保持容量が形成される。図１９のように、保持容量延伸部１８ｐｘを画素領域の外周に重ねることで、保持容量を確保しながら、電気的にフローティングとなる画素電極１７ｂの焼き付きを抑制することができる。
【０１０４】
図１９の液晶パネルを図２０のように変形することもできる。すなわち、保持容量延伸部１８ｐｘを、画素電極１７ｂの外周に重ねるとともに、下層容量電極８７を行方向に延伸させる。図２０では、コンタクトホール１１ｕを介して画素電極１７ａｕに接続する下層容量電極８７が画素中央を行方向に延伸し、まずスリットＳＬ２下をくぐって画素電極１７ｂ下に達し、さらにスリットＳＬ３をくぐって画素電極１７ａｖ下に至っており、この下層容量電極８７の端部と画素電極１７ａｖとがコンタクトホール１１ｖを介して接続されている。さらに、下層容量電極８７および画素電極１７ｂと重なるように上層容量電極４７が設けられ、上層容量電極４７はコンタクトホール１１ｊを介して画素電極１７ｂに接続されている。図２０のように、保持容量延伸部１８ｐｘを画素電極１７ｂの外周に重ねることで、保持容量を確保しながら開口率を高め、さらに配向規制力を高めることができる。また、電気的にフローティングとなる画素電極１７ｂの焼き付き抑制効果もある。
【０１０５】
図１９の液晶パネルを図２１のように変形することもできる。図２１では、コンタクトホール１１ｕを介して画素電極１７ａｕに接続する、走査信号線１６ｘと同層に形成された下層容量電極８７が、行方向に延伸し、画素電極１７ｂ下で二手に分かれる。その一方は、カラーフィルタ基板に形成されるリブＬｉの下を這うように、平面的に視て画素電極１７ｂのエッジＥ２およびＥ３間を行方向に対して３１５度をなすように延伸し、他方は、スリットＳＬ３をくぐって画素電極１７ａｖ下に至り、この他方の端部と画素電極１７ａｖとがコンタクトホール１１ｖを介して接続される。さらに、データ信号線１５ｘと同層（ゲート絶縁膜上）に、下層容量電極８７のうち行方向に対して３１５度をなすように延伸している部分、および画素電極１７ｂに重なるように上層容量電極４７が形成されており、この上層容量電極４７がコンタクトホール１１ｊを介して画素電極１７ｂに接続されている。
【０１０６】
また、画素領域を横切るように保持容量配線１８ｐが配され、保持容量配線１８ｐおよび画素電極１７ｂと重なるように保持容量電極６７ｂが設けられ、保持容量配線１８ｐおよび画素電極１７ａｖと重なるように保持容量電極６７ａｖが設けられている。なお、保持容量電極６７ｂ・６７ａｖはともにデータ信号線１５ｘと同層に形成されており、画素電極１７ｂと保持容量電極６７ｂとがコンタクトホール１１ｉを介して接続され、画素電極１７ａｖと保持容量電極６７ａｖとがコンタクトホール１１ｖを介して接続されている。
【０１０７】
図２１のように、下層容量電極８７がリブＬｉ下を這うような構成とすることで、開口率の向上と配向規制力の向上を図ることができる。もちろん、リブＬｉのかわりにＣＦ基板の共通電極にスリットを設けても構わない。また、保持容量電極６７ｂ・６７ａｖを設けることで、保持容量配線１８ｐと画素電極１７ａｕ・１７ａｖとの間の保持容量、並びに保持容量配線１８ｐと画素電極１７ｂとの間の保持容量を大きくすることができる。
【０１０８】
本液晶パネルの他の構成を図２７に示し、図２７の矢視断面図を図２８に示す。図２７に示す液晶パネルのアクティブマトリクス基板は、走査信号線１６ｘに接続されたトランジスタ１２ａ・１２ｂと、走査信号線１６ｘの次段となる走査信号線１６ｙに接続されたトランジスタ１１２とを備え、データ信号線１５ｘおよび走査信号線１６ｘで画された画素領域に、画素電極１７ａｕ・１７ａｖ・１７ｂと、データ信号線１５ｘと同層に形成された、保持容量電極６７ｂ・６７ａｖおよび上層容量電極８７・９７並びに連結配線５７と、走査信号線１６ｘと同層に形成された下層容量電極７７とを備える。画素電極１７ａｕ・１７ａｖ・１７ｂの形状および配置は図２１と同一である。また、画素電極１７ａｕと画素電極１７ａｖとが、コンタクトホール１１ｕ・１１ｖおよび連結配線５７を介して接続され、保持容量電極６７ｂはコンタクトホール１１ｉを介して画素電極１７ｂに接続され、保持容量電極６７ａｖはコンタクトホール１１ｊを介して画素電極１７ａｖに接続され、下層容量電極７７は、コンタクトホール１１ｆを介して画素電極１７ｂに接続されている。
【０１０９】
なお、トランジスタ１２ａ・１２ｂの共通ソース電極８はデータ信号線１５ｘに接続され、トランジスタ１２ａのドレイン電極９ａはコンタクトホール１１ａを介して画素電極１７ａｕに接続され、トランジスタ１２ｂのドレイン電極９ｂはコンタクトホール１１ｂを介して画素電極１７ｂに接続されている。また、トランジスタ１１２のソース電極１０８は保持容量電極６７ａｖに繋がり（同層にて接続され）、トランジスタ１１２のドレイン電極１０９は上層容量電極８７に繋がり（同層にて接続され）、上層容量電極８７は上層容量電極９７に繋がって（同層にて接続されて）いる。
【０１１０】
ここで、図２７・２８に示すように、保持容量電極６７ｂは、ゲート絶縁膜２２を介して保持容量配線１８ｐと重なり、保持容量電極６７ａｖは、ゲート絶縁膜２２を介して保持容量配線１８ｐと重なり、上層容量電極９７は、ゲート絶縁膜２２を介して保持容量配線１８ｐと重なるとともに、チャネル保護膜（無機層間絶縁膜２５とこれよりも厚い有機層間絶縁膜２６の積層膜）を介して画素電極１７ｂと重なり、上層容量電極８７は、チャネル保護膜（無機層間絶縁膜２５とこれよりも厚い有機層間絶縁膜２６の積層膜）を介して画素電極１７ｂと重なり、下層容量電極７７は、ゲート絶縁膜２２を介して上層容量電極８７と重なっている。ここでは、保持容量電極６７ａｖと保持容量配線１８ｐとの重なり部分に画素電極１７ａｖおよび保持容量配線１８ｐ間の保持容量が形成され、保持容量電極６７ｂと保持容量配線１８ｐとの重なり部分に画素電極１７ｂおよび保持容量配線１８ｐ間の保持容量が形成され、下層容量電極７７および上層容量電極８７の重なり部分に画素電極１７ａｕ・１７ａｖおよび画素電極１７ｂ間の結合容量の大半が形成され、この結合容量の残りが、上層容量電極８７および画素電極１７ｂの重なり部分と、上層容量電極９７および画素電極１７ｂの重なり部分とに形成される。
【０１１１】
図２７の液晶パネルを駆動すると、走査信号線１６ｘの走査時に画素電極１７ａｕ・１７ａｖ・１７ｂに同一のデータ信号電位が書き込まれるが、走査信号線１６ｙの（次段の）走査時に、画素電極１７ａｖ・１７ａｕと画素電極１７ｂとが上記結合容量を介して接続される。これにより、中間調表示時には、画素電極１７ａｕ・１７ａｖによる暗副画素と、画素電極１７ｂによる明副画素とが形成される。
【０１１２】
図２７では、下層容量電極７７および上層容量電極８７が画素電極１７ｂと重なっているがこれに限定されない。例えば図２９およびその矢視断面図である図３０に示すように、下層容量電極７７および上層容量電極８７が画素電極１７ａｖと重なっていてもよい。この場合、下層容量電極７７と上層容量電極８７とがゲート絶縁膜２２を介して重なっており、これらの重なり部分に、画素電極１７ａｕ・１７ａｖおよび画素電極１７ｂ間の結合容量が形成される。
【０１１３】
本実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を構成する。すなわち、本液晶パネルの両面に、２枚の偏光板Ａ・Ｂを、偏光板Ａの偏光軸と偏光板Ｂの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図２２（ａ）に示すように、ドライバ（ゲートドライバ２０２、ソースドライバ２０１）を接続する。ここでは、一例として、ドライバをＴＣＰ方式による接続について説明する。まず、液晶パネルの端子部にＡＣＦを仮圧着する。ついで、ドライバが乗せられたＴＣＰをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバＴＣＰ同士を連結するための回路基板２０９（ＰＷＢ）とＴＣＰの入力端子とをＡＣＦで接続する。これにより、液晶表示ユニット２００が完成する。その後、図２２（ｂ）に示すように、液晶表示ユニットの各ドライバ（２０１・２０２）に、回路基板２０１を介して表示制御回路２０９を接続し、照明装置（バックライトユニット）２０４と一体化することで、液晶表示装置２１０となる。
【０１１４】
図２３は、本液晶表示装置の構成を示すブロック図である。同図に示されるように、本液晶表示装置は、表示部（液晶パネル）と、ソースドライバ（ＳＤ）と、ゲートドライバ（ＧＤ）と、表示制御回路とを備えている。ソースドライバはデータ信号線を駆動し、ゲートドライバは走査信号線を駆動し、表示制御回路は、ソースドライバおよびゲートドライバを制御する。
【０１１５】
表示制御回路は、外部の信号源（例えばチューナー）から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。また、表示制御回路は、受け取ったこれらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに対応する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号（走査信号出力制御信号）ＧＯＥとを生成し、これらを出力する。
【０１１６】
より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきゲートドライバ出力制御信号ＧＯＥを生成する。
【０１１７】
上記のようにして表示制御回路において生成された信号のうち、デジタル画像信号ＤＡ、信号電位（データ信号電位）の極性を制御する極性反転信号ＰＯＬ、データスタートパルス信号ＳＳＰ、およびデータクロック信号ＳＣＫは、ソースドライバに入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバに入力される。
【０１１８】
ソースドライバは、デジタル画像信号ＤＡ、データクロック信号ＳＣＫ、データスタートパルス信号ＳＳＰ、および極性反転信号ＰＯＬに基づき、デジタル画像信号ＤＡの表す画像の各走査信号線における画素値に相当するアナログ電位（信号電位）を１水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線に出力する。
【０１１９】
ゲートドライバは、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとに基づき、ゲートオンパルス信号を生成し、これらを走査信号線に出力し、これによって走査信号線を選択的に駆動する。
【０１２０】
上記のようにソースドライバおよびゲートドライバにより表示部（液晶パネル）のデータ信号線および走査信号線が駆動されることで、選択された走査信号線に接続されたトランジスタ（ＴＦＴ）を介して、データ信号線から画素電極に信号電位が書き込まれる。これにより各副画素の液晶層に電圧が印加され、これによってバックライトからの光の透過量が制御され、デジタルビデオ信号Ｄｖの示す画像が各副画素に表示される。
【０１２１】
次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図２４は、テレビジョン受信機用の液晶表示装置８００の構成を示すブロック図である。液晶表示装置８００は、液晶表示ユニット８４と、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。なお、液晶表示ユニット８４は、液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとで構成される。
【０１２２】
上記構成の液晶表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。
【０１２３】
液晶表示ユニット８４には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電位が生成され、それらの階調電位も液晶表示ユニット８４に供給される。液晶表示ユニット８４では、これらのＲＧＢ信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号＝信号電位、走査信号等）が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット８４によって画像を表示するには、液晶表示ユニット内の液晶パネルの後方から光を照射する必要があり、この液晶表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネルの裏面に光が照射される。上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置８００では、様々な映像信号に基づいた画像表示が可能である。
【０１２４】
液晶表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図２５に示すように、液晶表示装置８００にチューナー部９０が接続され、これによって本テレビジョン受像機６０１が構成される。このチューナー部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように液晶表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が該液晶表示装置８００によって表示される。
【０１２５】
図２６は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機６０１は、その構成要素として、液晶表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、液晶表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、液晶表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、液晶表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。
【０１２６】
本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。
【産業上の利用可能性】
【０１２７】
本発明のアクティブマトリクス基板およびこれを備えた液晶パネルは、例えば液晶テレビに好適である。
【符号の説明】
【０１２８】
１０１〜１０４  画素
１２ａ  トランジスタ
１５ｘ  データ信号線
１６ｘ  走査信号線
１７ａ  画素電極（第１画素電極）
１７ｂ  画素電極（第２画素電極）
１８ｐ  保持容量配線
２２  ゲート絶縁膜
２５  層間絶縁膜
４７  上層容量電極（第２容量電極）
８７  下層容量電極（第１容量電極）
８４  液晶表示ユニット
６０１  テレビジョン受像機
８００  液晶表示装置
【図１】
2010052963.tif 000003
【図２】
2010052963.tif 000004
【図３】
2010052963.tif 000005
【図４】
2010052963.tif 000006
【図５】
2010052963.tif 000007
【図６】
2010052963.tif 000008
【図７】
2010052963.tif 000009
【図８】
2010052963.tif 000010
【図９】
2010052963.tif 000011
【図１０】
2010052963.tif 000012
【図１１】
2010052963.tif 000013
【図１２】
2010052963.tif 000014
【図１３】
2010052963.tif 000015
【図１４】
2010052963.tif 000016
【図１５】
2010052963.tif 000017
【図１６】
2010052963.tif 000018
【図１７】
2010052963.tif 000019
【図１８】
2010052963.tif 000020
【図１９】
2010052963.tif 000021
【図２０】
2010052963.tif 000022
【図２１】
2010052963.tif 000023
【図２２】
2010052963.tif 000024
【図２３】
2010052963.tif 000025
【図２４】
2010052963.tif 000026
【図２５】
2010052963.tif 000027
【図２６】
2010052963.tif 000028
【図２７】
2010052963.tif 000029
【図２８】
2010052963.tif 000030
【図２９】
2010052963.tif 000031
【図３０】
2010052963.tif 000032
【図３１】
2010052963.tif 000033
【国際調査報告】
2010052963.tif 000034
2010052963.tif 000035
2010052963.tif 000036
2010052963.tif 000037
2010052963.tif 000038
2010052963.tif 000039
2010052963.tif 000040