(57)【要約】  特性が互いに異なる複数種類のナノ材料からなるナノ材料層と、ナノ材料層の少なくとも一部と電気的に接続された第１の導電層と、絶縁膜を介してナノ材料層及び第１の導電層と対向する第２の導電層とを備える。
2010050277.tif 000002
【特許請求の範囲】
【請求項１】
特性が互いに異なる複数種類のナノ材料からなるナノ材料層と、
前記ナノ材料層の少なくとも一部と電気的に接続された第１の導電層と、
絶縁膜を介して前記ナノ材料層及び前記第１の導電層と対向する第２の導電層と、を有する容量可変素子。
【請求項２】
請求項１に記載の容量可変素子において、
前記ナノ材料層は、前記複数種類のナノ材料が層状に形成された多層膜である容量可変素子。
【請求項３】
請求項２に記載の容量可変素子において、
前記多層膜は、前記絶縁膜に接する層が１００％の半導体性カーボンナノチューブであり、前記第１の導電層に近づくにしたがって金属性カーボンナノチューブの含有率が高くなる容量可変素子。
【請求項４】
請求項１に記載の容量可変素子において、
前記ナノ材料層は、前記複数種類のナノ材料が同一面上に並べて形成されている記載の容量可変素子。
【請求項５】
請求項４に記載の容量可変素子において、
前記並べて形成されたナノ材料層は、少なくとも２種類以上のバンドギャップを有する半導体性カーボンナノチューブからなる容量可変素子。
【請求項６】
請求項１乃至５のいずれか１項に記載の容量可変素子において、
前記ナノ材料は、金属性カーボンナノチューブ、半導体性カーボンナノチューブのいずれか、またはこれらの混合物である容量可変素子。
【請求項７】
請求項１乃至６のいずれか１項に記載の容量可変素子において、
前記第１の導電層及び前記第２の導電層は、金属ナノ粒子から形成される金属電極である容量可変素子。
【請求項８】
請求項１乃至７のいずれか１項に記載の容量可変素子において、
前記第１の導電層は、前記ナノ材料層を全て覆っている容量可変素子。
【請求項９】
請求項１乃至８のいずれか１項に記載の容量可変素子において、
前記絶縁膜を介して、前記ナノ材料層及び前記第１の導電層と対向して設けられ、前記第２の導電層の少なくとも一部と電気的に接続された１種類以上のナノ材料からなる第２のナノ材料層を有する容量可変素子。
【請求項１０】
基板上に金属ナノ粒子を含むインクを塗布する第１のインク塗布ステップと、
焼成処理を行い、金属を析出させて第１の導電層を形成する第１の導電層形成ステップと、
前記第１の導電層形成ステップにて形成した第１の導電層上の少なくとも一部の領域に絶縁膜を形成する絶縁膜形成ステップと、
前記絶縁膜形成ステップにて形成した絶縁膜上にナノ材料を含むインクを塗布し、特性が互いに異なる複数種類のナノ材料からなるナノ材料層を形成するナノ材料層形成ステップと、
前記ナノ材料層形成ステップにて形成したナノ材料層の少なくとも一部の領域上に金属ナノ粒子を含むインクを塗布する第２のインク塗布ステップと、
焼成処理を行い、金属を析出させナノ材料層と電気的に接続された第２の導電層を形成する第２の導電層形成ステップと、を有する容量可変素子の製造方法。
【請求項１１】
請求項１０に記載の容量可変素子の製造方法において、
前記ナノ材料層形成ステップは、前記複数種類のナノ材料を層状に形成する容量可変素子の製造方法。
【請求項１２】
請求項１１に記載の容量可変素子の製造方法において、
前記ナノ材料層形成ステップは、絶縁膜に接する層に１００％の半導体性カーボンナノチューブの層を形成し、形成順にしたがって金属性カーボンナノチューブの含有率の高いカーボンナノチューブ層を形成していく容量可変素子の製造方法。
【請求項１３】
請求項１０に記載の容量可変素子の製造方法において、
前記ナノ材料層形成ステップは、前記複数種類のナノ材料を同一面上に並べて形成する容量可変素子の製造方法。
【請求項１４】
請求項１３に記載の容量可変素子の製造方法において、
前記並べて形成されたナノ材料層は、少なくとも２種類以上のバンドギャップを有する半導体性カーボンナノチューブからなる容量可変素子の製造方法。
【請求項１５】
請求項１０乃至１４のいずれか１項に記載の容量可変素子の製造方法において、
前記ナノ材料は、金属性カーボンナノチューブ、半導体性カーボンナノチューブのいずれか、またはこれらの混合物である容量可変素子の製造方法。
【請求項１６】
請求項１０乃至１５のいずれか１項に記載の容量可変素子の製造方法において、
前記第１の導電層及び前記第２の導電層は、金属ナノ粒子から形成される金属電極である容量可変素子の製造方法。
【請求項１７】
請求項１０乃至１６のいずれか１項に記載の容量可変素子の製造方法において、
前記第２のインク塗布ステップは、前記ナノ材料層を全て覆うように金属ナノ粒子を含むインクを塗布する容量可変素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン以外の材料を使用した容量可変素子及びその製造方法に関する。
【背景技術】
【０００２】
容量可変素子（バラクタ）は、外部の電圧によって容量値を変化させることができる素子である。例えば、電圧制御発振器、位相同期回路、周波数シンセサイザ、アンテナの周波数制御等の回路に用いられ、携帯端末等の情報通信機器に不可欠の部品である。【０００３】
一方、電子部品（配線、トランジスタ）をプラスチック基板上などに印刷プロセスによって形成する技術開発が現在盛んに行われており、容量可変素子についても、塗布、印刷プロセスによって作り込む技術が期待されている。【０００４】
現在の容量可変素子は、主としてシリコン半導体によって製造されており、製造プロセスとしては、リソグラフィー、高温処理、真空雰囲気が不可欠であり、塗布、印刷プロセスによって製造することは出来ない。【０００５】
そこで、容量可変素子を塗布、印刷プロセスによって製造するため、以下に示すようなシリコン以外の材料を使用した容量可変素子の提案がなされている。【０００６】
例えば、特許文献１には、ナノワイヤをＮＰＮ型とし、Ｐ型とＮ型との間に電圧をかけることにより、空乏層の厚みを変化させて容量値を変化させる容量可変素子について記載されている。【０００７】
また、非特許文献１には、ＭＥＭＳによるバラクタであり、カーボンナノチューブを縦方向に並べ、その間に電圧をかけ、静電力によるたわみから容量を変化させる技術が記載されている。また、非特許文献２には、カーボンナノチューブを利用した容量素子、非特許文献３には、有機材料ペンタセンを用いた容量可変素子がそれぞれ記載されている。【０００８】
また、特許文献２には、対向する一対の電極のうち少なくとも一方の電極を、官能基が結合された複数のカーボンナノチューブの前記官能基間が化学結合で相互に架橋された網目構造を構成するカーボンナノチューブ構造体により構成するコンデンサが記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第７１１５９７１号明細書
【特許文献２】特開２００５−１２３４２８号公報
【非特許文献】
【００１０】
【非特許文献１】“Variablecapacitance mechanisms in carbon nanotubes”, Journal of Applied Physics 101, 036111, (2007).
【非特許文献２】“Nanoscalecapacitors based on metal-insulator-carbon nanotube-metal structures”, Applied Physics Letter 87, 263103,(2005).
【非特許文献３】“SpatialExtent of Wave Functions of Gate-Induced Hole Carriers in PentaceneField-Effect Devices as Investigated by Electron Spin Resonance”, Physical Review Letters 97, 256603(2006).
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１、非特許文献１及び非特許文献２に示されている構造はいずれも、ナノワイヤやカーボンナノチューブの一本一本を位置や方向を制御して製造する必要があり、製造が容易でないという問題点がある。特に、塗布・印刷プロセスにおいては、製造が困難である。【００１２】
また、非特許文献３に示されている構造は、ペンタセンを材料として用い、蒸着法が一般的な製造方法であるため、塗布・印刷プロセスには適さないという問題点がある。さらに、ペンタセンを用いた容量可変素子は、動作周波数が１００Ｈｚ程度の低周波であり、容量可変素子の主たる応用としてのＭＨｚからＧＨｚ帯の高周波回路に使用できないという問題点がある。【００１３】
また、特許文献２に示されているものでは、バイアスに対する容量値の変化を大きくしたり、制御を行うことができない。【００１４】
本発明は、上記問題点に鑑みてなされたもので、バイアスに対する容量値の変化を大きくしたり、制御を行うことが可能な容量可変素子を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために本発明における容量可変素子は、
特性が互いに異なる複数種類のナノ材料からなるナノ材料層と、
前記ナノ材料層の少なくとも一部と電気的に接続された第１の導電層と、
絶縁膜を介して前記ナノ材料層及び前記第１の導電層と対向する第２の導電層と、を有する。【００１６】
また、上記目的を達成するために本発明における容量可変素子の製造方法は、
基板上に金属ナノ粒子を含むインクを塗布する第１のインク塗布ステップと、
焼成処理を行い、金属を析出させて第１の導電層を形成する第１の導電層形成ステップと、
前記第１の導電層形成ステップにて形成した第１の導電層上の少なくとも一部の領域に絶縁膜を形成する絶縁膜形成ステップと、
前記絶縁膜形成ステップにて形成した絶縁膜上にナノ材料を含むインクを塗布し、特性が互いに異なる複数種類のナノ材料からなるナノ材料層を形成するナノ材料層形成ステップと、
前記ナノ材料層形成ステップにて形成したナノ材料層の少なくとも一部の領域上に金属ナノ粒子を含むインクを塗布する第２のインク塗布ステップと、
焼成処理を行い、金属を析出させナノ材料層と電気的に接続された第２の導電層を形成する第２の導電層形成ステップと、を有する。
【発明の効果】
【００１７】
本発明により、特性が互いに異なる複数種類のナノ材料から構成することで、バイアスに対する容量値の変化を大きくしたり、制御を行うことが可能となる。
【図面の簡単な説明】
【００１８】
【図１ａ】本発明の第１の実施形態における容量可変素子の平面図である。
【図１ｂ】図１ａにおけるＡ−Ａ’断面図である。
【図２ａ】図１ａ及び図１ｂに示した容量可変素子の製造方法を説明するための図である。
【図２ｂ】図１ａ及び図１ｂに示した容量可変素子の製造方法を説明するための図である。
【図２ｃ】図１ａ及び図１ｂに示した容量可変素子の製造方法を説明するための図である。
【図２ｄ】図１ａ及び図１ｂに示した容量可変素子の製造方法を説明するための図である。
【図３】図１ａ及び図１ｂに示した容量可変素子の第１の電極と第２の電極との間に直流バイアスを印加しながら１ＭＨｚの交流電圧によって容量値を測定した際のデータを示す図である。
【図４】本発明の第２の実施形態における容量可変素子の断面図である。
【図５】本発明の第３の実施形態における容量可変素子の断面図である。
【図６ａ】ＣＮＴ層が１種類の場合の等価回路を示す図である。
【図６ｂ】図５に示した容量可変素子の等価回路を示す図である。
【図７】図６ａ及び図６ｂに示した回路にバイアスが加わった場合の容量値の変化を示す図である。
【図８】バイアスが一定の場合における容量の周波数応答を示す図である。
【図９】本発明の第４の実施形態における容量可変素子の断面図である。
【図１０ａ】ＣＮＴ層が１種類の場合の等価回路を示す図である。
【図１０ｂ】図９に示した容量可変素子の等価回路を示す図である。
【図１１】図１０ａ及び図１０ｂに示した回路にバイアスが加わった場合の容量値の変化を示す図である。
【図１２】本発明の第５の実施形態における容量可変素子の断面図である。
【発明を実施するための形態】
【００１９】
以下に、本発明の実施形態について図面を参照して説明する。
【００２０】
（第１の実施形態）
図１ａは、本発明の第１の実施形態における容量可変素子の平面図であり、図１ｂは、図１ａにおけるＡ−Ａ’断面図である。
【００２１】
図１ｂに示すように、本実施形態における容量可変素子は、ポリイミド基板１０１と、金属ナノ材料などで構成される第１の導電層である第１の電極１０２と、ポリイミド絶縁膜１０３と、ナノ材料層であるカーボンナノチューブ（ＣＮＴ）層１０４と、金属ナノ材料などで構成される第２の導電層である第２の電極１０５と、からなる。
【００２２】
ポリイミド基板１０１の上に、ナノ銀から形成された第１の電極１０２が設けられ、厚さ約５００ｎｍのポリイミド絶縁膜１０３を介して、ＣＮＴ層１０４が設けられ、同じくナノ銀から形成された第２の電極１０５がＣＮＴ層１０４と電気的に接続されている。
【００２３】
ＣＮＴ層１０４は、直径の平均が約１ｎｍ、長さの平均が約０．５μｍの多数の単層ＣＮＴが網目状につながったマット層であり、３分の１が金属性ＣＮＴ、３分の２が半導体性ＣＮＴで構成される。
【００２４】
図２ａ〜図２ｄは、図１ａ及び図１ｂに示した容量可変素子の製造方法を説明するための図である。
【００２５】
まず、図２ａに示すように、ポリイミド基板２０１上にナノ銀インクを塗布し、２００℃の焼成処理を行って銀を折出させ、第１の電極２０２を形成する。
【００２６】
次に、図２ｂに示すように、ポリイミドを含む有機溶媒を第１の電極２０２上に塗布し、２００℃の焼成処理を行い、約５００ｎｍのポリイミド絶縁膜２０３を形成する。
【００２７】
次に、図２ｃに示すように、ＣＮＴを有機溶媒中に分散させた溶液をポリイミド絶縁膜２０３上に塗布し、溶媒を気化させることでＣＮＴ層２０４を形成する。
【００２８】
次に、図２ｄに示すように、ナノ銀インクを塗布し、２００℃の焼成処理を行うことで銀を折出させ、ＣＮＴ層２０４に接続された第２の電極２０５を形成する。
【００２９】
図３は、図１ａ及び図１ｂに示した容量可変素子の第１の電極１０２と第２の電極１０５との間に直流バイアスを印加しながら１ＭＨｚの交流電圧によって容量値を測定した際のデータを示す図である。なお、図３において、横軸は直流バイアス、縦軸は容量値の変化分を示している。
【００３０】
図３に示すように、本実施形態における容量可変素子は、印加バイアスによって容量値を変化させることができる。また、ＣＮＴ層１０４のうち３分の１が金属性ＣＮＴであるため、ＣＮＴ層の層抵抗が低減され、高周波動作が可能となる。
【００３１】
（第２の実施形態）
図４は、本発明の第２の実施形態における容量可変素子の断面図である。
【００３２】
図４に示すように、本実施形態における容量可変素子は、図１ａ及び図１ｂに示したものと同様に、ポリイミド基板４０１と、第１の電極４０２と、ポリイミド絶縁膜４０３と、ＣＮＴ層４０４と、第２の電極４０５と、からなる。
【００３３】
図１ａ及び図１ｂに示した容量可変素子との相違点は、第２の電極４０５がＣＮＴ層４０４を全て覆っていることである。本構成によれば、容量の変化分は相対的に小さくなるが、ＣＮＴ層４０４の低抵抗化が図られ、より高い周波数での動作が可能となる。
【００３４】
（第３の実施形態）
図５は、本発明の第３の実施形態における容量可変素子の断面図である。
【００３５】
図５に示すように、本実施形態における容量可変素子は、ポリイミド基板５０１と、第１の電極５０２と、ポリイミド絶縁膜５０３と、第１のＣＮＴ層５０４１と、第２のＣＮＴ層５０４２と、第３のＣＮＴ層５０４３と、第２の電極５０５と、からなる。
【００３６】
本実施形態では、ＣＮＴ層が、第１のＣＮＴ層５０４１と、第２のＣＮＴ層５０４２と、第３のＣＮＴ層５０４３と、の３層構造の多層膜からなる。
【００３７】
第１のＣＮＴ層５０４１は、半導体性ＣＮＴのみで構成され、第２のＣＮＴ層５０４２は、金属性ＣＮＴが３分の１含まれる構成、第３のＣＮＴ層５０４３は、金属性ＣＮＴが３分の２含まれる構成となっている。
【００３８】
このように、ＣＮＴ層を３層構造にすることにより、電界が強く、絶縁膜に最も近い第１のＣＮＴ層５０４１が１００％の半導体性となり、容量値の絶対値と容量値の変化を最大にすることができる。また、第２のＣＮＴ層５０４２及び第３のＣＮＴ層５０４３の存在によってＣＮＴ層の抵抗が低くなるため、より高い周波数での動作が可能となる。
【００３９】
図６ａは、ＣＮＴ層が１種類の場合の等価回路を示す図であり、図６ｂは、図５に示した容量可変素子の等価回路を示す図である。また、図７は、図６ａ及び図６ｂに示した回路にバイアスが加わった場合の容量値の変化を示す図である。なお、図７に示す曲線ａは、ＣＮＴ層が１種類の場合の容量値変化を示し、図７に示す曲線ｂは、ＣＮＴ層が異なる３層の場合の容量値変化を示している。
【００４０】
図７に示すように、本実施形態のようにＣＮＴ層を３層構造とした場合、ＣＮＴ層が１種類の場合に比べて、容量値の絶対値が大きいだけでなく、バイアスの変化量に対する容量値の変化量も大きくなる。
【００４１】
また、図８は、バイアスが一定の場合における容量の周波数応答を示す図である。なお、図８に示す曲線ａは、ＣＮＴ層が１種類の場合の容量値変化を示し、図８に示す曲線ｂは、ＣＮＴ層が３層の場合の容量値変化を示している。
【００４２】
図８に示すように、ＣＮＴ層が１種類の場合には、周波数の増加とともに急速に容量値が減少してしまうのに対し、ＣＮＴ層が３層で、上部電極に近いほど金属性のＣＮＴが含まれる構造は、寄生抵抗を下げるため、周波数が増加しても容量値の低下が少ない。
【００４３】
このように、容量値の絶対値、バイアスの変化量に対する容量値の変化量の増加は、本可変容量素子の応用範囲を広げ、さまざまな回路に適用できるという効果がある。また、高い周波数にも対応することで、より高速な回路に適用可能となる効果もある。
【００４４】
（第４の実施形態）
図９は、本発明の第４の実施形態における容量可変素子の断面図である。
【００４５】
図９に示すように、本実施形態における容量可変素子は、ポリイミド基板６０１と、第１の電極６０２と、ポリイミド絶縁膜６０３と、第１のＣＮＴ層６０４１と、第２のＣＮＴ層６０４２と、第３のＣＮＴ層６０４３と、第２の電極６０５と、からなる。
【００４６】
本実施形態では、ＣＮＴ層が、第１のＣＮＴ層６０４１と、第２のＣＮＴ層６０４２と、第３のＣＮＴ層６０４３と、の３つのＣＮＴ層が同一の面上の領域にそれぞれ配置されて構成されている。
【００４７】
第１のＣＮＴ層６０４１は、直径の平均が約１ｎｍ、第２のＣＮＴ層６０４２は、約１．５ｎｍ、第３のＣＮＴ層６０４３は、約２ｎｍの半導体性単層ＣＮＴで構成されている。
【００４８】
ところで、半導体性ＣＮＴは直径が大きいほど、バンドギャップが狭くなるという性質があり、容量可変素子の場合、容量値が変化するバイアス値（閾値）が低くなる。すなわち、第１のＣＮＴ層６０４１の閾値が最も高く、次に第２のＣＮＴ層６０４２、最も閾値が低いのが第３のＣＮＴ層６０４３となる。
【００４９】
したがって、本実施形態における構造では、閾値の異なる可変容量が並列接続された特性が得られるため、より広いバイアス範囲で容量値を変化させることができる。このように、特性の異なるＣＮＴ層の領域を複数設けることにより、バイアス対容量の特性をコントロールすることができる。
【００５０】
図１０ａは、ＣＮＴ層が１種類の場合の等価回路を示す図であり、図１０ｂは、図９に示した容量可変素子の等価回路を示す図である。なお、図１０ａに示す等価回路では、すべての可変容量は同じ閾値を持っており、図１０ｂに示す等価回路では、それぞれの可変容量はそれぞれ異なる閾値を有している。また、図１１は、図１０ａ及び図１０ｂに示した回路にバイアスが加わった場合の容量値の変化を示す図である。なお、図１１に示す曲線ａは、ＣＮＴ層が１種類の場合の容量値変化を示し、図１１に示す曲線ｂは、ＣＮＴ層を３種の異なる領域で構成した場合の容量値変化を示している。
【００５１】
図１１に示すように、ＣＮＴが一種類の場合は、容量値が大きく変化するバイアス値が１つ現れるのに対し、３種類のＣＮＴが３領域に分布している場合は、それぞれのＣＮＴ層の閾値に対応して、容量値が大きく変化するバイアス値が３つ（Ｂ１，Ｂ２，Ｂ３）が存在する。その結果として、広い範囲のバイアス値で容量値を変化させることができるが、これは、本可変容量素子の応用範囲を広げ、さまざまな回路に適用できるという効果があることを意味する。
【００５２】
（第５の実施形態）
図１２は、本発明の第５の実施形態における容量可変素子の断面図である。
【００５３】
図１２に示すように、本実施形態における容量可変素子は、ポリイミド基板７０１と、第１の電極７０２と、ポリイミド絶縁膜７０３と、第１のＣＮＴ層７０４１と、第２のナノ材料層である第２のＣＮＴ層７０４２と、第２の電極６０５と、からなる。
【００５４】
第１のＣＮＴ層７０４１と第２のＣＮＴ層７０４２との間には、ポリイミド絶縁膜７０３が存在し、その間で容量が形成されている。なお、第１の電極７０２と第２の電極７０４は、第１のＣＮＴ層７０４１と第２のＣＮＴ層７０４２にそれぞれ接続されている。本構成のように、ＣＮＴ層間で容量を形成することで、同じバイアス変化量で容量の変化値を大きくすることが可能となる。
【００５５】
上述した実施形態によれば、ナノ材料としてカーボンナノチューブその他の材料を用いることにより、非特許文献１にも示されているように、材料の物性によって、印加する電圧に対して容量が変化する素子を得ることができる。
【００５６】
また、ナノ材料層が、ナノ材料（例えば複数のカーボンナノチューブ）がランダムなネットワークを形成したマット層であるため、製造が容易であり、塗布・印刷プロセスとの整合性が良好である。特に、電極の形成にも金属ナノ粒子を使用することにより、全ての製造工程において、塗布・印刷プロセスを使用して容量可変素子の製造が可能となる。
【００５７】
なお、上述した実施形態における容量可変素子は、塗布・印刷プロセスによって製造可能なため、従来の半導体製造に必要であった、リソグラフィー工程、高温処理、真空雰囲気での処理等が不要となり、大幅な製造エネルギー、製造コストの削減が図れる。また、さまざまな材質や形状の基板、例えばフレキシブルプラスチック基板上等にも高周波動作可能な容量可変素子を形成できるため、設計の自由度が飛躍的に向上するだけでなく、情報通信機器、携帯端末等の小型化、薄型化に寄与する。
【００５８】
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範囲な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更が可能である。
【００５９】
この出願は、２００８年１０月３１日に出願された日本出願特願２００８−２８２２６３を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【００６０】
本発明の活用例としては、プラスチック製フレキシブル基板上の高周波回路（電圧制御発信器、位相同期回路、周波数シンセサイザ、アンテナの周波数制御等の回路）への応用が考えられる。
【図１ａ】
2010050277.tif 000003
【図１ｂ】
2010050277.tif 000004
【図２ａ】
2010050277.tif 000005
【図２ｂ】
2010050277.tif 000006
【図２ｃ】
2010050277.tif 000007
【図２ｄ】
2010050277.tif 000008
【図３】
2010050277.tif 000009
【図４】
2010050277.tif 000010
【図５】
2010050277.tif 000011
【図６ａ】
2010050277.tif 000012
【図６ｂ】
2010050277.tif 000013
【図７】
2010050277.tif 000014
【図８】
2010050277.tif 000015
【図９】
2010050277.tif 000016
【図１０ａ】
2010050277.tif 000017
【図１０ｂ】
2010050277.tif 000018
【図１１】
2010050277.tif 000019
【図１２】
2010050277.tif 000020
【手続補正書】
【提出日】平成23年5月13日(2011.5.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
特性が互いに異なる複数種類のナノ材料からなるナノ材料層と、
前記ナノ材料層の少なくとも一部と電気的に接続された第２の導電層と、
絶縁膜を介して前記ナノ材料層及び前記第２の導電層と対向する第１の導電層と、を有し、
前記ナノ材料層は、前記複数種類のナノ材料が層状に形成された多層膜である容量可変素子。
【請求項２】
請求項１に記載の容量可変素子において、
前記多層膜は、前記絶縁膜に接する層が１００％の半導体性カーボンナノチューブであり、前記第２の導電層に近づくにしたがって金属性カーボンナノチューブの含有率が高くなる容量可変素子。
【請求項３】
特性が互いに異なる複数種類のナノ材料からなるナノ材料層と、
前記ナノ材料層の少なくとも一部と電気的に接続された第２の導電層と、
絶縁膜を介して前記ナノ材料層及び前記第２の導電層と対向する第１の導電層と、を有し、
前記ナノ材料層は、前記複数種類のナノ材料が同一面上に並べて形成されている記載の容量可変素子。
【請求項４】
請求項３に記載の容量可変素子において、
前記並べて形成されたナノ材料層は、少なくとも２種類以上のバンドギャップを有する半導体性カーボンナノチューブからなる容量可変素子。
【請求項５】
請求項１乃至４のいずれか１項に記載の容量可変素子において、
前記ナノ材料は、金属性カーボンナノチューブ、半導体性カーボンナノチューブのいずれか、またはこれらの混合物である容量可変素子。
【請求項６】
請求項１乃至５のいずれか１項に記載の容量可変素子において、
前記第１の導電層及び前記第２の導電層は、金属ナノ粒子から形成される金属電極である容量可変素子。
【請求項７】
請求項１乃至６のいずれか１項に記載の容量可変素子において、
前記第２の導電層は、前記ナノ材料層を全て覆っている容量可変素子。
【請求項８】
請求項１乃至７のいずれか１項に記載の容量可変素子において、
前記絶縁膜を介して、前記ナノ材料層及び前記第２の導電層と対向して設けられ、前記第２の導電層の少なくとも一部と電気的に接続された１種類以上のナノ材料からなる第１のナノ材料層を有する容量可変素子。
【請求項９】
基板上に金属ナノ粒子を含むインクを塗布する第１のインク塗布ステップと、
焼成処理を行い、金属を析出させて第１の導電層を形成する第１の導電層形成ステップと、
前記第１の導電層形成ステップにて形成した第１の導電層上の少なくとも一部の領域に絶縁膜を形成する絶縁膜形成ステップと、
前記絶縁膜形成ステップにて形成した絶縁膜上にナノ材料を含むインクを塗布し、特性が互いに異なる複数種類のナノ材料からなるナノ材料層を形成するナノ材料層形成ステップと、
前記ナノ材料層形成ステップにて形成したナノ材料層の少なくとも一部の領域上に金属ナノ粒子を含むインクを塗布する第２のインク塗布ステップと、
焼成処理を行い、金属を析出させナノ材料層と電気的に接続された第２の導電層を形成する第２の導電層形成ステップと、を有し、
前記ナノ材料層形成ステップは、前記複数種類のナノ材料を層状に形成する容量可変素子の製造方法。
【請求項１０】
請求項９に記載の容量可変素子の製造方法において、
前記ナノ材料層形成ステップは、絶縁膜に接する層に１００％の半導体性カーボンナノチューブの層を形成し、形成順にしたがって金属性カーボンナノチューブの含有率の高いカーボンナノチューブ層を形成していく容量可変素子の製造方法。
【請求項１１】
基板上に金属ナノ粒子を含むインクを塗布する第１のインク塗布ステップと、
焼成処理を行い、金属を析出させて第１の導電層を形成する第１の導電層形成ステップと、
前記第１の導電層形成ステップにて形成した第１の導電層上の少なくとも一部の領域に絶縁膜を形成する絶縁膜形成ステップと、
前記絶縁膜形成ステップにて形成した絶縁膜上にナノ材料を含むインクを塗布し、特性が互いに異なる複数種類のナノ材料からなるナノ材料層を形成するナノ材料層形成ステップと、
前記ナノ材料層形成ステップにて形成したナノ材料層の少なくとも一部の領域上に金属ナノ粒子を含むインクを塗布する第２のインク塗布ステップと、
焼成処理を行い、金属を析出させナノ材料層と電気的に接続された第２の導電層を形成する第２の導電層形成ステップと、を有し、
前記ナノ材料層形成ステップは、前記複数種類のナノ材料を同一面上に並べて形成する容量可変素子の製造方法。
【請求項１２】
請求項１１に記載の容量可変素子の製造方法において、
前記並べて形成されたナノ材料層は、少なくとも２種類以上のバンドギャップを有する半導体性カーボンナノチューブからなる容量可変素子の製造方法。
【請求項１３】
請求項９乃至１２のいずれか１項に記載の容量可変素子の製造方法において、
前記ナノ材料は、金属性カーボンナノチューブ、半導体性カーボンナノチューブのいずれか、またはこれらの混合物である容量可変素子の製造方法。
【請求項１４】
請求項９乃至１３のいずれか１項に記載の容量可変素子の製造方法において、
前記第１の導電層及び前記第２の導電層は、金属ナノ粒子から形成される金属電極である容量可変素子の製造方法。
【請求項１５】
請求項９乃至１４のいずれか１項に記載の容量可変素子の製造方法において、
前記第２のインク塗布ステップは、前記ナノ材料層を全て覆うように金属ナノ粒子を含むインクを塗布する容量可変素子の製造方法。
【国際調査報告】
2010050277.tif 000021
2010050277.tif 000022