(57)【要約】増幅作用に伴う消費電力をリアルタイムに制御する消費電力制御回路、増幅回路及び消費電力制御方法を提供する。  第１の時間を費やしてデジタル入力信号の入力の有無を検出する検出手段と、デジタル入力信号を第１の時間に相当する第２の時間だけ遅延させ、遅延信号を出力する信号遅延手段と、遅延信号をアナログ信号に変換し、アナログ信号を出力するデジタル−アナログ変換手段と、バイアスが印加されることによって増幅作用を発生する増幅手段と、検出手段による検出結果に基づいて、増幅素子にバイアスを印加するバイアス制御手段を備える。
2011002099.tif 000002
【特許請求の範囲】
【請求項１】
第１の時間を費やしてデジタル入力信号の入力の有無を検出する検出手段と、
前記デジタル入力信号を前記第１の時間に相当する第２の時間だけ遅延させ、遅延信号を出力する信号遅延手段と、
前記遅延信号をアナログ信号に変換し、アナログ信号を出力するデジタル−アナログ変換手段と、
バイアスが印加されることによって増幅作用を発生する増幅手段と、
前記検出手段による検出結果に基づいて、前記増幅素子に前記バイアスを印加するバイアス制御手段を備えることを特徴とする消費電力制御回路。
【請求項２】
前記増幅素子は、電界効果トランジスタであって、
前記バイアスは、前記電界効果トランジスタのゲート端子に印加される
ことを特徴とする請求項１記載の消費電力制御回路。
【請求項３】
前記増幅素子は、バイポーラ・トランジスタであって、
前記バイアスは、前記バイポーラ・トランジスタのベース端子に印加される
ことを特徴とする請求項１記載の消費電力制御回路。
【請求項４】
前記バイアス制御手段は、前記検出手段によって前記デジタル入力信号が入力されていることが検出されたとき前記印加を開始し、前記検出手段によって前記デジタル入力信号が入力されていないことが検出されたとき前記印加を中止する
ことを特徴とする請求項１乃至３のいずれかに記載の消費電力制御回路。
【請求項５】
前記バイアス制御手段は、前記検出手段による検出が複数回行われ、前記検出手段によって前記デジタル入力信号が入力されていることが第１の回数だけ連続して検出されたとき前記印加を開始し、前記検出手段によって前記デジタル入力信号が入力されていないことが第２の回数だけ連続して検出されたとき前記印加を中止することを特徴とする請求項４記載の消費電力制御回路。
【請求項６】
前記バイアス制御手段は、前記検出手段によって前記デジタル入力信号が入力されていないことがされたとき、第３の時間だけ待って前記印加を中止する
ことを特徴とする請求項１乃至５のいずれかに記載の消費電力制御回路。
【請求項７】
前記バイアス制御手段は、前記増幅手段にバイアス電圧を印加するバイアス印加用スイッチ素子、及び前記バイアス電圧を放電するバイアス放電用スイッチ素子を備える
ことを特徴とする請求項１乃至６のいずれかに記載の消費電力制御回路装置。
【請求項８】
前記バイアス印加用スイッチ素子は、前記検出手段によって前記デジタル入力信号が入力されていることが検出されたとき前記増幅手段にバイアス電圧を印加し
前記バイアス放電用スイッチ素子は、前記検出手段によって前記デジタル入力信号が入力されていることが検出されたとき前記バイアス電圧を放電する
ことを特徴とする請求項７記載の消費電力制御回路。
【請求項９】
前記検出手段は、前記デジタル入力信号の電力と所定の閾値電力との比較結果に基づいて前記検出を行う
ことを特徴とする請求項１乃至８のいずれかに記載の消費電力制御回路。
【請求項１０】
前記電力は、前記デジタル入力信号の瞬時電力の、前記第１の時間中の平均値に基づいて求められる
ことを特徴とする請求項９記載の消費電力制御回路。
【請求項１１】
前記検出手段は、前記デジタル入力信号の振幅と所定の閾値振幅との比較結果に基づいて前記検出を行う
ことを特徴とする請求項１乃至８のいずれかに記載の消費電力制御回路。
【請求項１２】
前記振幅は、前記デジタル入力信号の瞬時振幅の、前記第１の時間中の平均値に基づいて求められる
ことを特徴とする請求項１１記載の消費電力制御回路。
【請求項１３】
前記検出手段は、前記デジタル入力信号の有無を示す所定の信号に基づいて前記検出を行う
ことを特徴とする請求項１乃至８のいずれかに記載の消費電力制御回路。
【請求項１４】
前記増幅手段は、前記アナログ信号を増幅する
ことを特徴とする請求項１乃至１３のいずれかに記載の消費電力制御回路
【請求項１５】
前記消費電力制御回路は更に、
前記アナログ信号の周波数を変換する周波数変換手段を備える
ことを特徴とする請求項１乃至１４のいずれかに記載の消費電力制御回路
【請求項１６】
前記バイアス制御手段は、
前記増幅手段にバイアス電圧を印加するバイアス印加用スイッチ素子と、
前記バイアス電圧を放電するバイアス放電用スイッチ素子と、を含む
ことを特徴とする請求項１乃至１５のいずれかに記載の消費電力制御回路。
【請求項１７】
第１の時間を費やしてデジタル入力信号の入力の有無を検出する検出工程と、
前記デジタル入力信号を前記第１の時間に相当する第２の時間だけ遅延させ、遅延信号を出力する信号遅延工程と、
前記遅延信号をアナログ信号に変換し、アナログ信号を出力するデジタル−アナログ変換工程と、
前記検出手段による検出結果に基づいて、増幅素子にバイアス電圧を印加し、増幅作用を発生させるバイアス制御工程を備える
ことを特徴とする消費電力制御方法。
【請求項１８】
請求項１７記載の消費電力制御方法と、
前記増幅素子を用いて、前記アナログ信号を増幅する増幅工程を備えることを特徴とする増幅方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は装置の消費電力制御に関し、特に、増幅作用に伴う消費電力をリアルタイムに制御することができる消費電力制御回路、増幅回路及び消費電力制御方法に関する。
【背景技術】
【０００２】
近年、３ＧＰＰ（３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ）では、次世代アクセス方式の長期的な展開として、ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）が検討されている。ＬＴＥでは、周波数の利用効率の向上のため、周波数の直交性を利用した直交周波数分割多重（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ。以降、「ＯＦＤＭ」という。）変調方式が採用される見込みである。そして、アクセス方式としては、ＯＦＤＭを用いた直交周波数分割多元接続（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ。以降、「ＯＦＤＭＡ」という。）の採用が検討されている。ＯＦＤＭＡは、符号分割多元接続（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ。ＣＤＭＡ）のような、単一の搬送波を使用する単一搬送波システムとは異なり、周波数帯域の狭い複数のサブキャリアに分割して情報を伝送する多搬送波システムである。
ＯＦＤＭＡでは、リアルタイムな無線リソース配分が可能であるという特徴を利用して、ユーザ・リソースとしての「リソース・ブロック（Ｒｅｓｏｕｒｃｅ  Ｂｌｏｃｋ）」を、時間領域と周波数領域のそれぞれにおいて柔軟に割り当てるという「リソース・スケジューリング」が検討されている。
ＬＴＥのＯＦＤＭＡにおける具体的なリソース・スケジューリングの例として、送信信号における下り（ダウンリンク）データチャネルで構成されるＰＤＳＣＨ（Ｐｈｙｓｉｃａｌ  Ｄｏｗｎｌｉｎｋ  Ｓｈａｒｅｄ  Ｃｈａｎｎｅｌ）の割り当てを、「サブフレーム」と呼ばれる１［ｍｓｅｃ］の単位時間毎に制御する方法がある。
従って、ＬＴＥのリソース・スケジューリングにおいて、ＰＤＳＣＨ（Ｐｈｙｓｉｃａｌ  Ｄｏｗｎｌｉｎｋ  Ｓｈａｒｅｄ  Ｃｈａｎｎｅｌ）が割り当てられないサブフレーム（Ｓｕｂ−ｆｒａｍｅ）が存在し、このようなサブフレームでは、パイロット用のリファレンス・シグナル（Ｒｅｆｅｒｅｎｃｅ  Ｓｉｇｎａｌ）のみ送信される状態となる。リファレンス・シグナルは、サブフレームの期間中の、所定の短い時間の間のみ送信される。
ユーザ・リソースとしてのＰＤＳＣＨが割り当てられず、リファレンス・シグナルのみのサブフレームが存在する場合、間欠的な送信信号となる。
上記のような、間欠的に無線リソースが割り当てられるようなシステムの例えば送信装置において、連続的に送信電力増幅器を動作させると、無線リソースが割り当てられていない期間でも、増幅素子のアイドリング・バイアスによって無駄に電力を消費するという問題がある。この問題は、これまで、ＣＤＭＡのような連続的な単一搬送波システムの場合には顕在化しなかった。しかし、ＯＦＤＭＡにおいてリソース・スケジューリングが適用された場合には、リソースの割り当てがない期間の、全体に対する比率（間欠率）が大きければ、全サブフレームに亘って平均化した運用電力効率は低下することになる。
一般的に、移動通信用基地局における送信装置の消費電力低減に関しては、最大送信電力時だけでなく、システムの運営費用（Ｏｐｅｒａｔｉｎｇ  Ｅｘｐｅｎｄｉｔｕｒｅ。ＯｐＥｘ）の削減の観点から、間欠動作時や待機時の消費電力も低減するための技術検討がなされている。
通信機における消費電力を低減するためには、各種の技術がある（例えば、特許文献１、特許文献２参照。）。特許文献１、特許文献２の技術では、送信レベルに応じて電力増幅器のバイアスを変更することによって、低入力レベル時の消費電力を低減する。
ＯＦＤＭ信号増幅用電力増幅器の消費電力を節減する技術もある（例えば、特許文献３参照。）。特許文献３の電力増幅器は、増幅対象であるＯＦＤＭ信号を一定期間遅延させ、その期間内に信号レベルがあるレベルを超えたか否かを判定する。そして、判定結果に基づいて、電力増幅器のドレイン電圧又はバイアス電圧を制御する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平３−１７９９２６号公報（第２−３頁、図１）
【特許文献２】特開平９−４６１５２号公報（第２−３頁、図１）
【特許文献３】特開２００１−２９２０３４号公報（第２−３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の各公知技術にはそれぞれ問題がある。すなわち、特許文献１、２の技術では、入力信号のレベル検出に要する処理時間が一切考慮されていない。すなわち、特許文献１、２の技術では、入力信号のレベルが変化したとき、その変化が検出されバイアス電圧が変更されるまでは、レベルが変化した後の入力信号が、変更前のバイアス電圧のまま増幅される。
例えば、信号が入力されていない期間、すなわち、入力信号レベルがゼロの期間には、バイアス電圧を制御して増幅器内の増幅素子をピンチオフさせ、増幅器の消費電力を低減することが望ましい。ところが、特許文献１、２の技術では、バイアス電圧制御の応答遅れによりバイアス電圧が印加されたままとなり、無駄に電力を消費する。
なお、本明細書における「ピンチオフ」とは、増幅素子の増幅作用を停止することを意味する。増幅素子は、ピンチオフ状態でないとき、増幅作用を発生する。
一方、信号が入力されていない状態において信号の入力が開始されたとき、すなわち、入力信号レベルがゼロから有限の値に変化したときには、バイアス電圧を直ちに印加して増幅器を活性化する必要がある。「活性化」とは、動作が可能な状態にあることを意味する。ところが、バイアス電圧制御の応答遅れにより増幅器の活性化が遅れた場合、入力された信号の先頭部分が増幅されないという問題が発生する。
このように、特許文献１、２の技術では、上述のＯＦＤＭＡを用いたシステムのように、リアルタイムに送信電力増幅器の状態を制御することによって消費電力の削減が可能なシステムには適用できないという問題がある。
特許文献３には、上述の、リアルタイムに送信電力増幅器の状態を制御することによって消費電力の削減が可能なシステムに対応するときの特有の課題及びその解決方法に関する記載がない。特許文献３の電力増幅器では、電力増幅器のドレイン電圧又はバイアス電圧を制御することによって、消費電力を節減する。従って、リアルタイムに電力増幅器の消費電力を制御するためには、ドレイン電圧又はバイアス電圧の高速制御が不可欠である。ところが、一般に、ドレイン電圧の高速変更制御は困難である。その理由を以下に説明する。
ドレイン電圧を制御する方法には、一般的に２種類の方法が考えられる。第１の方法としては、電圧を発生している直流電源に採用されているスイッチング・レギュレータの、スイッチングを停止する方法がある。第２の方法としては、直流電源の後段にスイッチ素子を備え、その素子によって電圧を遮断する方法がある。
第１の方法の場合、電源の、高速のＯＮ／ＯＦＦ制御が困難であるという問題がある。スイッチング・レギュレータには、起動時のスイッチングのデューティを徐々に大きくするという制御、いわゆる「ソフト・スタート」を行う必要があるという制約がある。現在の技術におけるスイッチング・レギュレータのスイッチング周波数は、数百ｋＨｚのオーダーである。そのため、ソフト・スタートを行うと、電源電圧の立ち上がりには数ｍｓｅｃオーダーの時間を要する。このように、電源の立ち上げに長い時間を要するため、短い時間間隔、例えば、数μｓｅｃオーダーでの電圧のＯＮ／ＯＦＦ制御は困難である。
第２の方法の場合は、ドレイン電圧をＯＮ／ＯＦＦするために部品や回路が大型化するという問題がある。特に、ドレイン電圧をＯＮ／ＯＦＦするためには、高電圧、大電流のスイッチングが必要である。そのため、スイッチ素子の耐電圧、耐電流容量の制約や、スイッチ素子による電力損失、及びコンデンサの充放電耐性の面から、スイッチ素子やその他の部品が大型化し、結果として回路が大型化する。
以上のように、通常の方法では、ドレイン電圧の高速制御は困難である。システムの消費電力を極限にまで低減するためには、電圧をリアルタイムに制御することが不可欠である。ところが、特許文献３には、このような電圧制御の必要性、課題及びそれを解決するための手段について、一切記載されていない。なお、特許文献３において、ドレイン電圧の代わりにバイアス電圧を制御しても等価の効果が得られるとの記載があるが、ドレイン電圧の高速制御手段について考慮されていないことから、同様にバイアス電圧を制御する手段においても同様に高速制御は考慮されていないことは明らかである。従って、特許文献３は、電源電圧の高速制御を対象とした手段ではない。
さらに、特許文献３の技術には、制御の正確性に関する課題がある。信号の入力レベルの変化と、増幅器の状態（特許文献３の場合には、電力増幅器の電源電圧又はバイアス電圧）の変化を正確に同期させるためには、信号の遅延時間に精度が必要である。特許文献３には、アナログ信号のまま遅延する方法と、アナログ−デジタル（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ。以降、「Ａ／Ｄ」と表記する。）変換、デジタル処理による遅延、デジタル−アナログ（Ｄｉｇｉｔａｌ−Ａｎａｌｏｇ。以降、「Ｄ／Ａ」と表記する。）変換を組み合わせる方法が記載されている。前者の方法には、遅延時間の精度、実現の容易さに課題がある。後者の方法には、遅延時間の精度を高めるために、Ａ／Ｄ変換、Ｄ／Ａ変換ともに高速な変換器を使用する必要があるという課題と、変換器が２個必要なため回路が大規模化するという課題がある。高速な変換器を使用すること、変換器を複数個使用することは、消費電力やコスト面で大きな問題となる。これに対し、信号の遅延をデジタル信号に対して行えば、上記のような課題は発生しない。ところが、特許文献３には、信号の遅延を完全にデジタル処理のみで行うことの必要性や効果について一切記載されていない。
（発明の目的）
本発明は上記のような技術的課題に鑑みて行われたもので、増幅作用に伴う消費電力をリアルタイムに制御する消費電力制御回路、増幅回路及び消費電力制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の消費電力制御回路は、第１の時間を費やしてデジタル入力信号の入力の有無を検出する検出手段と、デジタル入力信号を第１の時間に相当する第２の時間だけ遅延させ、遅延信号を出力する信号遅延手段と、遅延信号をアナログ信号に変換し、アナログ信号を出力するデジタル−アナログ変換手段と、バイアスが印加されることによって増幅作用を発生する増幅手段と、検出手段による検出結果に基づいて、増幅素子にバイアスを印加するバイアス制御手段を備えることを特徴とする。
本発明の増幅回路は、第１の時間を費やしてデジタル入力信号の入力の有無を検出する検出回路と、デジタル入力信号を第１の時間に相当する第２の時間だけ遅延させ、遅延信号を出力する信号遅延回路と、遅延信号をアナログ信号に変換し、アナログ信号を出力するデジタル−アナログ変換回路と、バイアス電圧が印加されることによって増幅作用を発生し、アナログ信号を増幅する増幅素子と、所定のバイアス用電源と増幅素子との間を接続又は遮断するバイアス印加用スイッチ素子、及びバイアス電圧が印加されていない状態に設定する非バイアス電位と増幅素子との間を接続又は遮断するバイアス除去用スイッチ素子を含み、検出手段による検出結果に基づいて、増幅素子へのバイアス電圧の印加を開始又は中止するバイアス制御回路を備えることを特徴とする。
本発明の消費電力制御方法は、第１の時間を費やしてデジタル入力信号の入力の有無を検出する検出工程と、デジタル入力信号を第１の時間に相当する第２の時間だけ遅延させ、遅延信号を出力する信号遅延工程と、遅延信号をアナログ信号に変換し、アナログ信号を出力するデジタル−アナログ変換工程と、検出手段による検出結果に基づいて、増幅素子にバイアス電圧を印加し、増幅作用を発生させるバイアス制御工程を備えることを特徴とする。
【発明の効果】
【０００６】
本発明の消費電力制御回路、増幅回路、消費電力制御方法及び増幅方法は、増幅作用に伴う消費電力をリアルタイムに制御することができるという効果がある。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の消費電力制御回路の構成を示すブロック図である。
【図２】ＯＦＤＭＡにおける、時間領域でのリソース・スケジューリングの例を示す図である。
【図３】リファレンス・シグナルが送信されるときの、第１の実施形態の消費電力制御回路の動作を示す図である。
【図４】ＭＯＳ電界効果トランジスタを用いたバイアスＯＮ／ＯＦＦ回路の構成例を示すブロック図である。
【図５】バイポーラ・トランジスタを用いたバイアスＯＮ／ＯＦＦ回路の構成例を示すブロック図である。
【図６】第１の実施形態の消費電力制御回路の変形例の構成を示すブロック図である。
【図７】第１の実施形態の消費電力制御回路の他の変形例の構成を示すブロック図である。
【図８】第２の実施形態の消費電力制御回路の構成を示すブロック図である。
【発明を実施するための最良の形態】
【０００８】
（第１の実施形態）
次に、本発明の第１の実施形態について図面を参照して説明する。図１は、第１の実施形態の消費電力制御回路の構成を示すブロック図である。本消費電力制御回路は、送信電力増幅器の消費電力を制御する機能を備える。
本消費電力制御回路は、主信号系を構成する、遅延回路２、Ｄ／Ａコンバータ３、周波数変換器４及び送信電力増幅器５、並びに処理系を構成する、電力計算部６、比較器７、閾値設定部８及びバイアスＯＮ／ＯＦＦ回路１０を備える。
始めに、主信号系の各構成要素の機能について説明する。遅延回路２は、入力されたデジタル・ベースバンド信号１に対して所定の遅延を付加する。付加される遅延時間については後述する。Ｄ／Ａコンバータ３は、遅延されたデジタル・ベースバンド信号１をアナログ・ベースバンド信号３１に変換する。周波数変換器４は、アナログ・ベースバンド信号３１をＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）入力信号４１に変換する。送信電力増幅器５は、ＲＦ入力信号４１を電力増幅し、ＲＦ出力信号５１を出力する。
次に、処理系の各構成要素の機能について説明する。電力計算部６は、入力端で分岐されたデジタル・ベースバンド信号１の電力を計算する。比較器７は、電力の計算結果と閾値設定部８に設定された電力閾値とを比較し、デジタル・ベースバンド信号１の有無を判定する。そして、その判定結果に従って、バイアスＯＮ／ＯＦＦ信号９を出力する。具体的には、デジタル・ベースバンド信号１が存在すると判定されたときにはバイアスをＯＮ状態に、デジタル・ベースバンド信号１が存在しないと判定されたときにはバイアスをＯＦＦ状態にするように、バイアスＯＮ／ＯＦＦ信号９を出力する。バイアスＯＮ／ＯＦＦ回路１０は、バイアスＯＮ／ＯＦＦ信号９に従って、送信電力増幅器５のバイアスのＯＮ／ＯＦＦを制御する。
遅延回路２によってデジタル・ベースバンド信号１に付加される遅延時間について説明する。遅延回路２では、処理系による、電力計算からバイアスのＯＮ／ＯＦＦ制御までの処理時間に相当する遅延時間を、デジタル・ベースバンド信号１に付加する。これによって、送信電力増幅器５内のバイアスＯＮ／ＯＦＦタイミングとＲＦ入力信号４１の送信電力増幅器５への入力のタイミングを同期させる。
図４、図５は、バイアスＯＮ／ＯＦＦ回路１０が接続された送信電力増幅器５の構成例を示すブロック図である。図４の送信電力増幅器には、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタが使用され、図５の送信電力増幅器には、バイポーラ・トランジスタが使用されている。
バイアスＯＮ／ＯＦＦ回路１０は、バイアス印加／放電スイッチ制御回路１７、バイアス印加用スイッチ素子１０ａ、バイアス放電用スイッチ素子１０ｂを備える。バイアス印加／放電スイッチ制御回路１７は、バイアスＯＮ／ＯＦＦ信号９に従って動作する。バイアス印加用スイッチ素子１０ａ及びバイアス放電用スイッチ素子１０ｂは、バイアス印加／放電スイッチ制御回路１７からの駆動信号によって制御される。
ここで、ＬＴＥにおけるリソース・スケジューリングについて説明する。図２は、ＬＴＥのＯＦＤＭＡにおける時間領域でのリソース・スケジューリングの例を示す。前述のように、ＬＴＥにおけるリソース・スケジューリングでは、リソースとしてＰＤＳＣＨが割り当てられないサブフレームがあり、そのようなサブフレームにはリファレンス・シグナルのみが送信される。リファレンス・シグナルは、所定の短期間のみ送信され、さらに送信電力もＰＤＳＣＨの送信時と比較して大幅に小さい。そのため、そのサブフレーム中の送信電力の平均値は非常に小さい。
ＬＴＥにおけるリファレンス・シグナルについて、補足説明する。一例として、代表的なリファレンス・シグナルは１／１４［ｍｓｅｃ］（＝７１．４２μｓｅｃ）の時間幅を持つ。リファレンス・シグナルは、移動機側がＣＱＩ（Ｃｈａｎｎｅｌ  Ｑｕａｌｉｔｙ  Ｉｎｄｉｃａｔｏｒ）を測定するために使用される。そのため、リソース・スケジューリングにおいてＰＤＳＣＨにリソース・ブロックが割り当てられる前に、基地局から移動機に送信することが必要である。従って、ＰＤＳＣＨが送信されないサブフレームにおいても、リファレンス・シグナルは送信される。
なお、ＰＤＳＣＨ送信期間、すなわちＰＤＳＣＨが送信されるサブフレーム中は、ＰＤＳＣＨは継続して送信される。従って、ＰＤＳＣＨ送信期間中の、リファレンス・シグナルが送信されている期間は、ＰＤＳＣＨ、リファレンス・シグナル共に送信される。ただし、この両者は異なる周波数を用いて送信される。
同様に、リソース・ブロックとしてのＰＤＳＣＨの割り当て前に、基地局から、Ｐ−ＳＳ（Ｐｒｉｍａｒｙ  Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ  Ｓｉｇｎａｌ）、Ｓ−ＳＳ（Ｓｅｃｏｎｄａｒｙ  Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ  Ｓｉｇｎａｌ）や、ＰＢＣＨ（Ｐｈｙｓｉｃａｌ  Ｂｒｏａｄｃａｓｔ  Ｃｈａｎｎｅｌ）、ＰＤＣＣＨ（Ｐｈｙｓｉｃａｌ  Ｄｏｗｎｌｉｎｋ  Ｃｏｎｔｒｏｌ  Ｃｈａｎｎｅｌ）、ＰＣＦＩＣＨ（Ｐｈｙｓｉｃａｌ  Ｃｏｎｔｒｏｌ  Ｆｏｒｍａｔ  Ｉｎｄｉｃａｔｏｒ  Ｃｈａｎｎｅｌ）、Ｐｈｙｓｉｃａｌ  Ｈｙｂｒｉｄ  ＡＲＱ  Ｉｎｄｉｃａｔｏｒ  Ｃｈａｎｎｅｌが、特定のスロット（Ｓｌｏｔ）で数シンボル（Ｓｙｍｂｏｌ）分送信される。
本実施形態では、図２に示したように、最も厳しい条件として、信号が送信される時間幅が最も小さい、リファレンス・シグナルのみが送信されるサブフレームにおいて消費電力制御を行う場合を想定する。すなわち、本実施形態では、ＰＤＳＣＨが割り振られていない期間において、時間幅が最短であるリファレンス・シグナルを送信し、リファレンス・シグナルを送信していない時間は送信電力増幅器のバイアスをＯＦＦするように制御する。このように制御することにより、信号が送信されていない待機時の消費電力を低減する。
第１の実施形態の消費電力制御回路の動作について、図面を参照して説明する。主信号系において、入力されたデジタル・ベースバンド信号１は、遅延回路２で遅延を付加された後、Ｄ／Ａコンバータ３でアナログ・ベースバンド信号３１に変換され、更に周波数変換器４でＲＦ入力信号４１に変換される。変換されたＲＦ入力信号４１は、送信電力増幅器５で所要の電力まで増幅され、ＲＦ出力信号５１として出力される。
処理系においては、まず主信号系から分岐されたデジタル・ベースバンド信号１に対して、電力計算部６において、ある特定の期間中の電力のサンプリング値の積算と平均化処理を行い、平均電力を計算する。具体的には、電力は、デジタル・ベースバンド信号１が、Ｉ成分、Ｑ成分から成る場合には、サンプリングされたＩの値とＱの値について、Ｉ２＋Ｑ２を計算することによって求めることができる。そして、複数個の電力の計算値を積算し、サンプリング回数で除算し、平均電力を求める。
次に、比較器７において、平均電力の計算結果と、閾値設定部８に予め設定された電力閾値を比較することによって、デジタル・ベースバンド信号１の有無を判定する。また比較器７では、この判定結果に従って、信号有りと判断された場合は送信電力増幅器５のバイアスをＯＮに、信号無しと判断された場合はバイアスをＯＦＦに制御するように、バイアスＯＮ／ＯＦＦ信号９を生成し、送信電力増幅器５に出力する。送信電力増幅器５内部のバイアスＯＮ／ＯＦＦ回路１０では、バイアスＯＮ／ＯＦＦ信号９に従って、増幅素子のバイアスのＯＮ／ＯＦＦが制御される。
なお、主信号系の遅延回路２では、上記の処理系による処理時間に相当する遅延時間を、ベースバンド信号に付加する。この遅延時間の付加によって、バイアスのＯＮ／ＯＦＦタイミングと送信電力増幅器への信号の入力タイミングを一致させ、送信電力増幅器５内部のバイアスがＯＮになっている期間内にＲＦ入力信号４１を増幅して伝送することができる。
図３は、ＯＦＤＭＡのリソース・スケジューリングにおいて、リファレンス・シグナルが送信されるときの本実施形態の消費電力制御回路の動作を示す。前述のように、信号時間幅が最も小さい信号が送信される場合として、リファレンス・シグナルのみが送信される場合の例を示している。
まず、電力計算部６では、入力されたデジタル・ベースバンド信号１に対して、図３における電力計算区間毎に、ある特定の周期でサンプリングした電力値の積算と平均値の算出処理を行って、その区間中の平均電力を計算する。平均電力を求めるためには、例えば、１２２．８８ＭＨｚでサンプリングし、２５６個のサンプル値を積算する場合は２．０８３μｓｅｃ、５１２個のサンプル値を積算する場合は４．１６７μｓｅｃの時間を要する。電力計算区間は、主信号系に付加する遅延時間に影響するため、あるサンプリング周波数において平均電力を求める上で要求される精度を満足するサンプル数で、且つシステムで許容される遅延時間制約によって決定される。
なお、電力計算部６による電力計算を振幅計算に置き換えて、閾値設定部８の閾値を振幅値に変更してもよい。この場合は、デジタル・ベースバンド信号１の振幅を閾値と比較することによって、デジタル・ベースバンド信号１の有無を判定することになる。デジタル・ベースバンド信号１の振幅は、前述のＩ２＋Ｑ２の平方根を計算することによって求めることができる。このように、本実施形態では、デジタル・ベースバンド信号１の有無を、デジタル・ベースバンド信号１の電力又は振幅を計算し、所定値と比較することによって検出している。デジタル・ベースバンド信号１の有無を検出することができるパラメータであれば、デジタル・ベースバンド信号１の電力又は振幅以外の値の演算結果を用いてもよい。その結果に基づいてデジタル・ベースバンド信号１の有無を検出する。
次に、電力計算結果を比較器７で電力閾値と比較して、閾値以上の場合は信号有り、閾値未満の場合は信号無しと判定する。判定を行う際に、１回の比較結果で判定を行うのではなく、複数回連続して同じ比較結果になったときに判定結果を確定させるようにしてもよい。図３は、信号有りとの判定は１回の比較で確定させ、信号無しとの判定は２回の比較で確定させる例を示す。このように、連続した複数回の比較結果に基づいて、判定結果を確定させる処理は、特に、電力計算区間が短い場合において、リソースの割り当てがない時間、すなわち、信号が送信されない時間が短いときに有効である。なぜなら、短い時間の電力の低下が平均化処理によって埋もれてしまい平均値の変化に現れないため、電力の低下が検出できない可能性があるからである。
なお、比較判定回数についても、主信号系に付加する遅延時間に影響するため、システムで許容される送信遅延時間の制約によって決定される。上記の各値は一例であり、制約された範囲内で任意に設定することができる。
そして、比較器７は、上記の信号の有無の判定結果に従って、図３に示すような、バイアスＯＮ／ＯＦＦ信号９を生成し送信電力増幅器５に出力する。
遅延時間の設定値について補足する。本実施形態では、最終的には、送信電力増幅器５へのＲＦ入力信号４１の入力タイミングと、送信電力増幅器５のバイアス信号のＯＮ／ＯＦＦ変化タイミングとの関係が重要である。すなわち、送信電力増幅器５へＲＦ入力信号４１が入力される直前に送信電力増幅器５のバイアスがＯＮになり、送信電力増幅器６へのＲＦ入力信号４１の入力が終了した直後に送信電力増幅器５のバイアスがＯＦＦになるように、遅延時間や判定回数が設定される必要がある。
次に、図４と図５を参照して、バイアスＯＮ／ＯＦＦ回路１０について説明する。図４は、ＭＯＳ電界効果トランジスタを用いた送信電力増幅器５のバイアスＯＮ／ＯＦＦ回路１０の構成例を示すブロック図である。増幅素子であるＭＯＳ電界効果トランジスタ１２は、ＲＦ入力端子１１からのＲＦ入力信号４１を増幅して、ＲＦ出力端子１４からＲＦ出力信号５１を出力する。ＭＯＳ電界効果トランジスタ１２のゲート・バイアス電圧はゲート・バイアス直流電源１５から供給され、ドレイン・バイアス電圧はドレイン・バイアス直流電源１６から供給される。
図５は、バイポーラ・トランジスタを用いた送信電力増幅器５のバイアスＯＮ／ＯＦＦ回路１０の構成例を示すブロック図である。増幅素子であるバイポーラ・トランジスタ１３は、ＲＦ入力端子１１からのＲＦ入力信号４１を増幅して、ＲＦ出力端子１４からＲＦ出力信号５１を出力する。バイポーラ・トランジスタ１３のベース・バイアス電圧はベース・バイアス直流電源１８から供給され、コレクタ・バイアス電圧はコレクタ・バイアス直流電源１９から供給される。
ＭＯＳ電界効果トランジスタ１２の場合はドレイン電流を、バイポーラ・トランジスタ１３の場合はコレクタ電流をゼロにする方法として、それぞれ、ドレイン・バイアス電圧、コレクタ・バイアス電圧をＯＦＦする方法が考えられる。これらのバイアス電圧自体をＯＦＦする方法には２種類の方法が考えられる。具体的には、第１の方法として、バイアス直流電源に採用されているスイッチング・レギュレータのスイッチングを停止する方法がある。また、第２の方法として、直流電源の後段にスイッチ素子を備えて、バイアス電圧を遮断する方法がある。
第１の方法の場合、高速のＯＮ／ＯＦＦ制御が困難であるという問題がある。前述のように、スイッチング・レギュレータには、起動時にソフト・スタートを行う必要があるため、電源電圧の立ち上がりに数ｍｓｅｃオーダーの時間を要する。そのため、高速でのＯＮ／ＯＦＦ制御は困難である。また、第２の方法の場合も、前述のように、高電圧、大電流の供給、遮断のためには部品や回路が大型化するという問題がある。
上記の問題を回避するために、本実施形態では、ＭＯＳ電界効果トランジスタ１２の場合はゲート・バイアスをＯＦＦに、バイポーラ・トランジスタ１３の場合はベース・バイアスをＯＦＦすることによって、各々のトランジスタをピンチオフさせる。「ピンチオフ」の意味は先に定義した通りである。そして、ＭＯＳ電界効果トランジスタ１２の場合はドレイン電流を、バイポーラ・トランジスタ１３の場合はコレクタ電流をゼロにする。
以降、本実施形態では、ＭＯＳ電界効果トランジスタとバイポーラ・トランジスタのそれぞれを用いた例を示す。ＭＯＳ電界効果トランジスタやバイポーラ・トランジスタ以外の増幅素子であっても、バイアス電圧又はバイアス電流をＯＦＦすることによってピンチオフできるタイプの素子であれば、同様に本実施形態に適用することができる。ここでのバイアスとは、信号入力端子へのバイアスを指す。信号入力端子とは、ＭＯＳ電界効果トランジスタ１２の場合はゲートであり、バイポーラ・トランジスタ１３の場合はベースである。
図４のように、バイアスＯＮ／ＯＦＦ回路１０は、送信電力増幅器５の増幅素子がＭＯＳ電界効果トランジスタ１２である場合、ゲート端子直近にコンデンサＣｇを備える。送信電力増幅器５の増幅素子がバイポーラ・トランジスタ１３である場合は、図５のように、バイアスＯＮ／ＯＦＦ回路１０は、ベース端子直近にコンデンサＣｂを備える。このとき、一般的には、Ｃｇ及びＣｂには、並列に放電用抵抗Ｒｇ、Ｒｂが接続される。Ｒｇ、Ｒｂの値は、ｋΩオーダーの値であるため、バイアス電圧をＯＦＦしたときに、Ｒｇ、Ｒｂだけでは、Ｃｇ及びＣｂの電荷を高速に放電することはできない。そのため、７１．４２μｓｅｃという短い時間幅しか持たないリファレンス・シグナルに正確に追従させてバイアス電圧をＯＮ／ＯＦＦする、高速ピンチオフの実現は困難である。
上記の問題について、コンデンサと抵抗の具体的な数値を挙げて説明する。例えば、ＭＯＳ電界効果トランジスタ１２の場合、Ｃｇ＝０．１μＦ、Ｒｇ＝１ｋΩと仮定する。このとき、ゲート電圧として３Ｖを印加した状態からバイアスをＯＦＦした場合に、ＲｇだけでＣｇの電荷を放電しようとすると、ゲート電圧がピンチオフ電圧である２Ｖに低下するまでには約４０μｓｅｃの時間を要する。ピンチオフ電圧とは、ＭＯＳ電界効果トランジスタ１２をピンチオフするために必要なゲート電圧の最大値である。そこで、高速ピンチオフを実現するために、図４のバイアスＯＮ／ＯＦＦ回路１０は、バイアスＯＦＦ時にＣｇの電荷を放電する手段として、バイアス放電用スイッチ素子１０ｂを備える。
バイアス放電用スイッチ素子１０ｂに直列に挿入された放電抵抗１０ｃは、コンデンサの電荷をバイアス放電用スイッチ素子１０ｂで放電するときに、バイアス放電用スイッチ素子１０ｂを保護するために挿入されている。放電抵抗１０ｃの値は、所要の放電時定数に影響が無い範囲で設定される。
バイアス印加用スイッチ素子１０ａとバイアス放電用スイッチ素子１０ｂは、バイアス印加／放電スイッチ制御回路１７からの駆動信号によって制御される。具体的には、バイアスＯＮ時は、バイアス印加用スイッチ素子１０ａがＯＮに制御され、バイアス放電用スイッチ素子１０ｂがＯＦＦに制御される。バイアスＯＦＦ時は、バイアス印加用スイッチ素子１０ａがＯＦＦに制御され、バイアス放電用スイッチ素子１０ｂがＯＮに制御される。
バイアス印加用スイッチ素子１０ａとバイアス放電用スイッチ素子１０ｂのＯＮ／ＯＦＦタイミングは、互いに逆転している必要がある。すなわち、バイアス印加用スイッチ素子１０ａがＯＮするタイミングとバイアス放電用スイッチ素子１０ｂがＯＦＦするタイミングが完全に一致し、バイアス印加用スイッチ素子１０ａがＯＦＦするタイミングとバイアス放電用スイッチ素子１０ｂがＯＮするタイミングが完全に一致していることが望ましい。なぜなら、バイアス印加用スイッチ素子１０ａとバイアス放電用スイッチ素子１０ｂの両方が同時にＯＮしている期間をなくすことによって、ＯＮ／ＯＦＦの遷移時の、バイアス電源１８からグランドへの貫通電流による電力の損失の発生を防ぐことができるからである。そのため、バイアス印加用スイッチ素子１０ａとバイアス放電用スイッチ素子１０ｂは、コンプリメンタリ・ペア・タイプのデバイス、すなわち、一方がＯＮするとき他方がＯＦＦするように、相補的に動作する２個のスイッチ素子を使用することが望ましい。従って、バイアス印加用スイッチ素子１０ａとバイアス放電用スイッチ素子１０ｂがバイポーラ・トランジスタの場合には、それぞれｐ−ｎ−ｐ型とｎ−ｐ−ｎ型を使用することが望ましい。ＭＯＳ電界効果トランジスタの場合には、ｐチャネル型とｎチャネル型を使用することが望ましい。
コンプリメンタリ・ペア・タイプのデバイスを使用することができない場合には、バイアス印加／放電スイッチ制御回路１７において、各々のスイッチ素子の駆動信号に対して、バイアス印加用スイッチ素子１０ａとバイアス放電用スイッチ素子１０ｂの両方がＯＦＦとなる、デッドタイムを設ければよい。このようなタイミング制御を行うことによって、ＯＮ／ＯＦＦの遷移期間において２個のスイッチ素子が導通することによる、電力の損失の発生を避けることができる。
以上のように、バイアス印加／放電スイッチ制御回路１７は、バイアスＯＮ／ＯＦＦ信号９に従って、バイアス印加用スイッチ素子１０ａ又はバイアス放電用スイッチ素子１０ｂの一方のみがＯＮし、他方はＯＦＦとなるように駆動信号を出力する。さらに、ＯＮとＯＦＦの切り替え時には、両方のスイッチ素子をＯＦＦするように制御してもよい。このような機能を備えるバイアス印加／放電スイッチ制御回路１７を設計することは当業者には容易であるので、詳細な説明は省略する。
なお、第１の実施形態では、送信電力増幅器の消費電力制御への本発明の適用例を示した。第１の実施形態の消費電力制御回路は、周波数変換器４の内部にも増幅素子が含まれる場合には、周波数変換器４にも適用することができる。図６は、周波数変換器４が備える増幅素子に消費電力制御を適用するときの構成を示す。図６の消費電力制御回路は、図１の構成から送信電力増幅器５を除き、バイアスＯＮ／ＯＦＦ回路１０を周波数変換器４の内部に設けたものである。図６の各構成要素の機能及び動作は図１の対応するものと同じなので、説明は省略する。以上のように、本実施形態の消費電力制御回路は、送信電力増幅器のように、内部に増幅素子を含み所定の処理を行う装置の消費電力制御に適用可能である。
また、図７のように、図１の構成から、周波数変換器４を除いてもよいことは言うまでもない。すなわち、周波数変換器を備えずに電力増幅のみを行う送信電力増幅器にも、本実施形態の消費電力制御回路が適用できることは明らかである。
以上のように、第１の実施形態の消費電力制御回路では、ＯＦＤＭＡにおけるリソースの割り当ての有無に応じて、高速に送信電力増幅器のバイアスをＯＮ／ＯＦＦする。従って、リソースを使用しない時間領域における送信装置の消費電力を低減することができるという効果がある。
（第２の実施形態）
本発明の第２の実施形態について説明する。第１の実施形態では、消費電力制御装置自体がデジタル・ベースバンド信号の電力を検出することによって入力の有無を判定し、バイアスのＯＮ／ＯＦＦ制御を行う。デジタル・ベースバンド信号の有無の検出は、他の方法によっても可能である。
図８は、第２の実施形態の消費電力制御回路の構成を示すブロック図である。
本実施形態の消費電力制御回路では、リソース・スケジューリングを行うための信号（以降、「スケジューリング信号」という。）を受信し、その信号を用いてＯＮ／ＯＦＦ制御を行う。スケジューリング信号１は、本消費電力制御回路の上位装置、すなわち、消費電力制御回路の前段に位置し、消費電力制御回路に信号を入力する装置から受信する。スケジューリング信号２１は、リソース割り当てのための情報として、上位装置から予め送信される信号である。スケジューリング信号２１は、リソースを割り当てための情報を含むので、スケジューリング信号２１を用いてデジタル・ベースバンド信号１の入力の有無を判断することができる。そこで、信号ＯＮ／ＯＦＦ判定部２０では、スケジューリング信号２１を用いてデジタル・ベースバンド信号１の入力の有無の判定を行う。そして、その判定結果に基づいて、バイアスＯＮ／ＯＦＦ回路１０を制御する。
以上のように、スケジューリング信号２１を用いる方法によっても、デジタル・ベースバンド信号１の入力の有無を判断することができる。従って、第２の実施形態の消費電力制御回路は、第１の実施形態と同様の効果を得ることができる。
なお、ベースバンド信号の検出のために、電力計算を用いている図６、図７の実施形態においても、スケジューリング信号２１を用いてもよいことは言うまでもない。
なお、以上の実施形態は各々他の実施形態と組み合わせることができる。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２００９年７月３日に出願された日本出願特願２００９−１５８４５０を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【０００９】
本発明は装置の消費電力制御に関し、特に、増幅作用に伴う消費電力をリアルタイムに制御することができる消費電力制御回路、増幅回路及び消費電力制御方法に関するものであり、産業上の利用可能性を有する。
【符号の説明】
【００１０】
１  デジタル・ベースバンド信号
２  遅延回路
３  Ｄ／Ａコンバータ
４  周波数変換器
５  送信電力増幅器
６  電力計算部
７  比較器
８  閾値設定部
９  バイアスＯＮ／ＯＦＦ信号
１０  バイアスＯＮ／ＯＦＦ回路
１０ａ  バイアス印加用スイッチ素子
１０ｂ  バイアス放電用スイッチ素子
１０ｃ  放電抵抗
１１  ＲＦ入力端子
１２  ＭＯＳ電界効果トランジスタ
１３  バイポーラ・トランジスタ
１４  ＲＦ出力端子
１５  ゲート・バイアス直流電源
１６  ドレイン・バイアス直流電源
１７  バイアス印加／放電スイッチ用制御回路
１８  ベース・バイアス直流電源
１９  コレクタ・バイアス直流電源
２０  信号ＯＮ／ＯＦＦ判定部
２１  スケジューリング信号
５１  ＲＦ出力信号
【図１】
2011002099.tif 000003
【図２】
2011002099.tif 000004
【図３】
2011002099.tif 000005
【図４】
2011002099.tif 000006
【図５】
2011002099.tif 000007
【図６】
2011002099.tif 000008
【図７】
2011002099.tif 000009
【図８】
2011002099.tif 000010
【国際調査報告】
2011002099.tif 000011
2011002099.tif 000012
2011002099.tif 000013
2011002099.tif 000014