【事件の表示】
　特許第３１９６４９１号「非可逆回路素子」の請求項１ないし４に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１９６４９１号の請求項１ないし４に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３１９６４９１号の発明についての出願は、平成６年５月１２日に特許出願され、平成１３年６月８日にその発明について特許権の設定登録がされ、その後、その特許について、異議申立人　松田耕治より特許異議の申立てがなされ、取消しの理由が通知され、その指定期間内である平成１４年７月５日に訂正請求がなされたものである。
　
２．訂正の適否についての判断
（１）訂正の内容
　特許権者が求めている訂正の内容は以下のａ〜ｆのとおりである。
特許請求の範囲を以下の通り訂正する。
・訂正事項ａ
「【請求項１】複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、
　前記各中心電極のうちアースに近い中心電極のライン幅を最も狭く設定したことを特徴とする非可逆回路素子。」
　
・訂正事項ｂ
「【請求項２】複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、
　前記各中心電極は複数のラインで構成され、前記各中心電極のうちアースに近い中心電極のライン間隔を最も狭く設定したことを特徴とする非可逆回路素子。」
　
・訂正事項ｃ
「【請求項３】複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、
　前記各中心電極は複数のラインで構成され、各中心電極のリアクタンスが全ポートで等しくなるように各中心電極のライン幅及びライン間隔を各ポート毎に設定したことを特徴とする非可逆回路素子。」
　
明細書の「発明の詳細な説明」の欄を以下の通り訂正する。
・訂正事項ｄ
段落番号【００１４】を次のとおり訂正する。
「【課題を解決するための手段】
　上記目的を達成するため、本発明の請求項１に係る発明は、複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、前記各中心電極のうちアースに近い中心電極のライン幅を最も狭く設定したことを特徴とするものである。」
　
・訂正事項ｅ
段落番号【００１５】を次のとおり訂正する。
「請求項２に係る発明は、複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、前記各中心電極は複数のラインで構成され、前記各中心電極のうちアースに近い中心電極のライン間隔を最も狭く設定したことを特徴とするものである。」
　
・訂正事項ｆ　
段落番号【００１６】を次のとおり訂正する。
「請求項３に係る発明は、複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、前記各中心電極は複数のラインで構成され、各中心電極のリアクタンスが全ポートで等しくなるように各中心電極のライン幅及びライン間隔を各ポート毎に設定したことを特徴とするものである。」
　
（２）訂正の目的の適否、新規事項の有無、及び特許請求の範囲の拡張・変更の存否
ア．訂正事項ａに関して
　前記訂正事項ａは、請求項１において、各中心電極のライン幅の設定方法を、「前記各中心電極のうちアースに近い中心電極のライン幅を最も狭く設定した」と限定するものである。
　これに対し、願書に添付した明細書の段落【００２５】には「【００２５】　一般的に、ラインのインダクタンスは、ラインの特性インピーダンスに比例し、ラインの特性インピーダンスは、アースに近いほど小さくなり、またライン幅が大きいほど小さくなる。したがって、アースから近い中心電極ほどそのライン幅を狭くすることにより、各ポートの特性インピーダンスを等しくし、よって、各ポートのインダクタンスを等しくすることができる。」と記載されている。
　したがって、前記訂正事項ａは、特許請求の範囲の減縮を目的とした明細書の訂正に該当し、願書に添付した明細書または図面に記載した事項の範囲内で訂正したものであるから、新規事項の追加に該当せず、特許請求の範囲を実質的に拡張又は変更するものでもない。
　
イ．訂正事項ｂに関して
　前記訂正事項ｂは、請求項２において、各中心電極のライン間隔の設定方法を、「前記各中心電極のうちアースに近い中心電極のライン間隔を最も狭く設定した」と限定するものである。
　これに対し、願書に添付した明細書の段落【００３０】には「【００３０】　一般的に、中心電極の特性インピーダンスは、中心電極のライン間隔が大きいほど小さくなり、また、前述したようにアースに近いほど小さくなる。したがって、アースから近い中心電極ほどそのライン間隔を狭くすることにより、各ポートの特性インピーダンスを等しくし、よって、各ポートのインダクタンスを等しくすることができる。すなわち、各中心電極４ａ、４ｂ、４ｃのライン間隔Ｄ１、Ｄ２、Ｄ３をＤ１≦Ｄ２≦Ｄ３となるように設定して、各ポートの中心電極のインダクタンスを等しくすることができる。」と記載されている。
　したがって、前記訂正事項ｂは、特許請求の範囲の減縮を目的とした明細書の訂正に該当し、願書に添付した明細書または図面に記載した事項の範囲内で訂正したものであるから、新規事項の追加に該当せず、特許請求の範囲を実質的に拡張又は変更するものでもない。
　
ウ．訂正事項ｃに関して
　前記訂正事項ｃは、請求項３において、各中心電極のライン幅及びライン間隔の設定方法を、「各中心電極のリアクタンスが全ポートで等しくなるように各中心電極のライン幅及びライン間隔を各ポート毎に設定した」と限定するものである。
　これに対し、願書に添付した明細書の段落【００３７】、【００３８】には「【００３７】　上記第１及び第２実施例で説明したように、複数の中心電極のライン幅またはライン間隔を各ポート毎に設定して、各ポートの中心電極のリアクタンスを等しくすることができる。したがって、ポート間の対称性が向上し、挿入損失及びアイソレーション特性を向上することができる。【００３８】　なお、上記の考察では、ライン幅及びライン間隔のいずれか一方を同一寸法として、他方の寸法設定について説明したが、これに限ることはなく、中心電極のライン幅及びライン間隔の両方を各ポート毎に設定してもよい。この場合、設計の自由度が高くなり、より高性能な設計が可能となる。」と記載されている。
　したがって、前記訂正事項ｃは、特許請求の範囲の減縮を目的とした明細書の訂正に該当し、願書に添付した明細書または図面に記載した事項の範囲内で訂正したものであるから、新規事項の追加に該当せず、特許請求の範囲を実質的に拡張又は変更するものでもない。
　
エ．訂正事項ｄ〜ｆに関して
　前記訂正事項ｄ〜ｆは、請求項１〜３に係る訂正事項ａ〜ｃとの整合を図るために発明の詳細な説明を訂正したものであるから、明りょうでない記載の釈明を目的とした明細書の訂正に該当し、新規事項の追加に該当せず、特許請求の範囲を実質的に拡張又は変更するものでもない。
　
（３）むすび　
　以上のとおりであるから、前記訂正事項ａ〜ｆは、何れも特許法第１２０条の４第２項及び同条第３項において準用する特許法第１２６条第２項〜第３項までの規定に適合するので、当該訂正を認める。
　
３．特許異議の申立てについて
（１）申立ての理由の概要
　異議申立人　松田耕治は、請求項１〜４に係る発明の特許に対して、証拠として、甲第１号証：実公昭４２−１５０４８号公報（以下、「刊行物１」という。）、甲第２号証：実公昭４７−８８３２号公報（以下、「刊行物２」という。）、甲第３号証：特開平５−３０４４０４号公報（以下、「刊行物３」という。）、甲第４号証：特願平５−２４４１３６号（特開平７−１０６８０９号公報）（以下、「刊行物４」という。）を提出し、請求項１〜４に係る発明の特許は、特許法第２９条第２項および第２９条の２の規定に違反してなされたものであり、取り消すべき旨主張している。
　
（２）本件発明
　特許第３１９６４９１号の請求項１〜４に係る発明（以下、「本件訂正後の発明１」〜「本件訂正後の発明４」という。）は、それぞれ前記訂正に係る訂正明細書の特許請求の範囲の請求項１〜請求項４に記載された事項により特定される次のとおりのものである。
　
「【請求項１】複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、
　前記各中心電極のうちアースに近い中心電極のライン幅を最も狭く設定したことを特徴とする非可逆回路素子。
【請求項２】複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、
　前記各中心電極は複数のラインで構成され、前記各中心電極のうちアースに近い中心電極のライン間隔を最も狭く設定したことを特徴とする非可逆回路素子。
【請求項３】複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、
　前記各中心電極は複数のラインで構成され、各中心電極のリアクタンスが全ポートで等しくなるように各中心電極のライン幅及びライン間隔を各ポート毎に設定したことを特徴とする非可逆回路素子。
【請求項４】前記各中心電極、前記整合回路及び入出力部の一部または全てを多層基板の内部あるいは表面に形成したことを特徴とする請求項１乃至請求項３に記載の非可逆回路素子。」
　
（３）引用刊行物
　引用刊行物１：実公昭４２−１５０４８号公報（甲第１号証）
　引用刊行物２：実公昭４７−８８３２号公報（甲第２号証）
　引用刊行物３：特開平５−３０４４０４号公報（甲第３号証）
　引用刊行物４：特願平５−２４４１３６号（特開平７−１０６８０９号公報：甲第４号証）
　引用刊行物５：特願平４−２７２６２号（特開平６−２０４７１１号公報）
　　　
（４）引用刊行物１〜５に記載された発明
　引用刊行物１には、
「複数の導体を交差するように配置し、前記導体の他端部を地導体に接続してなるサーキュレータにおいて、前記各導体のライン幅を各ポート毎に設定したことを特徴とするサーキュレータ。」の発明（以下、「引用刊行物１記載の発明」という。）が、
　引用刊行物２には、
「複数の内部導体を交差するように配置し、前記内部導体の一端部に固有値補正用コンデンサを接続し、他端部を地導体に接続してなるサーキュレータにおいて、前記各内部導体は複数のラインで構成されたことを特徴とするサーキュレータ。」の発明（以下、「引用刊行物２記載の発明」という。）が、
　引用刊行物３には、
「複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部を接地電極に接続してなる非可逆回路素子において、前記各中心電極、前記整合回路及び入出力部の一部または全てを積層基板の内部あるいは表面に形成したことを特徴とする非可逆回路素子。」の発明（以下、「引用刊行物３記載の発明」という。）が、
　引用刊行物４には、
「複数のループ状ストリップラインを交差するように配置し、前記各ループ状ストリップラインの一端部に整合用のコンデンサを接続し、他端部をアースに接続してなる集中定数型アイソレータにおいて、
　前記各ループ状ストリップラインのライン幅を各ポート毎に設定したことを特徴とする集中定数型アイソレータ。」の発明（以下、「引用刊行物４記載の先願発明」という。）が、
　引用刊行物５には、
「複数の中心導体を交差するように配置し、前記各中心導体の他端部をアースに接続してなる集中定数型非可逆回路素子において、
　前記各中心導体は複数のラインで構成され、該中心導体のライン間隔を各ポート毎に設定したことを特徴とする集中定数型非可逆回路素子。」の発明（以下、「引用刊行物５記載の先願発明」という。）が、
　それぞれ記載されている。
　
（５）対比・判断
ア．本件訂正後の発明１と各引用刊行物記載の発明に関して
　本件訂正後の発明１と引用刊行物１記載の発明とを比較すると、引用刊行物１記載の発明における「導体」、「地導体」、「サーキュレータ」は、それぞれ本件訂正後の発明１の「中心電極」、「アース」、「非可逆回路素子」に相当するものと認められる。
　そこで、本件訂正後の発明１と引用刊行物１記載の発明とを比較すると、両者は、「複数の中心電極を交差するように配置し、前記各中心電極の他端部をアースに接続してなる非可逆回路素子。」である点において一致するが、引用刊行物１記載の発明には、少なくとも本件訂正後の発明１が具備する「前記各中心電極のうちアースに近い中心電極のライン幅を最も狭く設定」することは記載されておらず、当該構成を示唆する記載もない点で相違する。
　同様に引用刊行物２〜３記載の発明にも、少なくとも本件訂正後の発明１が具備する「前記各中心電極のうちアースに近い中心電極のライン幅を最も狭く設定」することは記載されておらず、当該構成を示唆する記載もない。
　そして、当該構成を有することにより、本件訂正後の発明１は、明細書記載の顕著な効果を奏するものである。
　したがって、本件訂正後の発明１は引用刊行物１〜３記載の発明に基づいて当業者が容易に発明できたものではない。
　次に、本件訂正後の発明１と引用刊行物４記載の先願発明とを比較すると、引用刊行物４記載の先願発明における「ループ状ストリップライン」、「集中定数型アイソレータ」、「整合用のコンデンサ」は、それぞれ本件訂正後の発明１の「中心電極」、「非可逆回路素子」、「整合回路」に相当するものと認められる。
　そして、本件訂正後の発明１と引用刊行物４記載の先願発明とを比較すると、両者は、「複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子。」である点において一致するが、引用刊行物４記載の先願発明には、本件訂正後の発明１が具備する「前記各中心電極のうちアースに近い中心電極のライン幅を最も狭く設定」することは記載されておらず、当該構成を示唆する記載もない点で相違する。
　したがって、本件訂正後の発明１は引用刊行物４記載の先願発明と同一ではない。
　同様に、本件訂正後の発明１と引用刊行物５記載の先願発明とを比較すると、引用刊行物５記載の先願発明には、少なくとも本件訂正後の発明１が具備する「前記各中心電極のうちアースに近い中心電極のライン幅を最も狭く設定」することは記載されておらず、当該構成を示唆する記載もない点で相違する。
　したがって、本件訂正後の発明１は引用刊行物５記載の先願発明と同一ではない。
　
イ．本件訂正後の発明２と各引用刊行物記載の発明に関して
　本件訂正後の発明２と引用刊行物２記載の発明とを比較すると、引用刊行物２記載の発明における「内部導体」、「地導体」、「固有値補正用コンデンサ」、「サーキュレータ」は、それぞれ本件訂正後の発明２の「中心電極」、「アース」、「整合回路」、「非可逆回路素子」に相当するものと認められる。
　したがって、本件訂正後の発明２と引用刊行物２記載の発明とを比較すると、両者は、「複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、前記各中心電極は複数のラインで構成された非可逆回路素子。」である点において一致するが、引用刊行物２記載の発明には、本件訂正後の発明１が具備する「前記各中心電極のうちアースに近い中心電極のライン間隔を最も狭く設定」することは記載されておらず、当該構成を示唆する記載もない点で相違する。
　同様に引用刊行物１及び３記載の発明にも、少なくとも本件訂正後の発明２が具備する「前記各中心電極のうちアースに近い中心電極のライン間隔を最も狭く設定」することは記載されておらず、当該構成を示唆する記載もない。
　そして、当該構成を有することにより、本件訂正後の発明２は、明細書記載の顕著な効果を奏するものである。
　したがって、本件訂正後の発明２は引用刊行物１〜３記載の発明に基づいて当業者が容易に発明できたものではない。
　次に、本件訂正後の発明２と引用刊行物４記載の先願発明とを比較すると、引用刊行物４記載の先願発明における「ループ状ストリップライン」、「集中定数型アイソレータ」、「整合用のコンデンサ」は、それぞれ本件訂正後の発明１の「中心電極」、「非可逆回路素子」、「整合回路」に相当するものと認められる。
　したがって、本件訂正後の発明２と引用刊行物４記載の先願発明とを比較すると、両者は、「複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子。」である点において一致するが、引用刊行物４記載の先願発明には、本件訂正後の発明２が具備する「前記各中心電極は複数のラインで構成され、前記各中心電極のうちアースに近い中心電極のライン間隔を最も狭く設定」することは記載されておらず、当該構成を示唆する記載もない点で相違する。
　したがって、本件訂正後の発明２は引用刊行物４記載の先願発明と同一ではない。
　同様に、本件訂正後の発明２と引用刊行物５記載の先願発明とを比較すると、引用刊行物５記載の先願発明には「前記各中心電極は複数のラインで構成され」ることは記載されているが、少なくとも本件訂正後の発明２が具備する「前記各中心電極のうちアースに近い中心電極のライン間隔を最も狭く設定」することは記載されておらず、当該構成を示唆する記載もない点で相違する。
　したがって、本件訂正後の発明２は引用刊行物５記載の先願発明と同一ではない
　
ウ．本件訂正後の発明３と各引用刊行物記載の発明に関して
　本件訂正後の発明３と引用刊行物２記載の発明とを比較すると、引用刊行物２記載の発明における「内部導体」、「地導体」、「固有値補正用コンデンサ」、「サーキュレータ」は、それぞれ本件訂正後の発明３の「中心電極」、「アース」、「整合回路」、「非可逆回路素子」に相当するものと認められる。
　したがって、本件訂正後の発明３と引用刊行物２記載の発明とを比較すると、両者は、「複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、前記各中心電極は複数のラインで構成された非可逆回路素子。」である点において一致するが、引用刊行物２記載の発明には、本件訂正後の発明３が具備する「各中心電極のリアクタンスが全ポートで等しくなるように各中心電極のライン幅及びライン間隔を各ポート毎に設定」することは記載されておらず、当該構成を示唆する記載もない点で相違する。
　同様に引用刊行物１及び３記載の発明にも、少なくとも本件訂正後の発明３が具備する「各中心電極のリアクタンスが全ポートで等しくなるように各中心電極のライン幅及びライン間隔を各ポート毎に設定」することは記載されておらず、当該構成を示唆する記載もない。
　そして、当該構成を有することにより、本件訂正後の発明３は、明細書記載の顕著な効果を奏するものである。
　したがって、本件訂正後の発明３は引用刊行物１〜３記載の発明に基づいて当業者が容易に発明できたものではない。
　次に、本件訂正後の発明３と引用刊行物４記載の先願発明とを比較すると、引用刊行物４記載の先願発明における「ループ状ストリップライン」、「集中定数型アイソレータ」、「整合用のコンデンサ」は、それぞれ本件訂正後の発明３の「中心電極」、「非可逆回路素子」、「整合回路」に相当するものと認められる。
　したがって、本件訂正後の発明３と引用刊行物４記載の先願発明とを比較すると、両者は、「複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子。」である点において一致するが、引用刊行物４記載の先願発明には、本件訂正後の発明３が具備する「前記各中心電極は複数のラインで構成され、各中心電極のリアクタンスが全ポートで等しくなるように各中心電極のライン幅及びライン間隔を各ポート毎に設定」することは記載されておらず、当該構成を示唆する記載もない点で相違する。
　したがって、本件訂正後の発明３は引用刊行物４記載の先願発明と同一ではない。
　同様に、本件訂正後の発明３と引用刊行物５記載の先願発明とを比較すると、引用刊行物５記載の先願発明には、「前記各中心電極は複数のラインで構成され」ることは記載されているが、少なくとも本件訂正後の発明３が具備する「各中心電極のリアクタンスが全ポートで等しくなるように各中心電極のライン幅及びライン間隔を各ポート毎に設定」することは記載されておらず、当該構成を示唆する記載もない点で相違する。
　したがって、本件訂正後の発明３は引用刊行物５記載の先願発明と同一ではない。
　
エ．本件訂正後の発明４と各引用刊行物記載の発明に関して
　本件訂正後の発明４は、本件訂正後の発明１〜３に対して更に「前記各中心電極、前記整合回路及び入出力部の一部または全てを多層基板の内部あるいは表面に形成した」ことを限定するものであるから、さらなる検討を加えるまでもなく前述したア．〜ウ．記載の理由により、前記引用刊行物１〜３に記載された発明から当業者が容易に発明できたものではなく、また、引用刊行物４、５に記載された先願発明と同一でもない。
　
（６）むすび
　以上のとおりであるから、特許異議の申立ての理由によっては本件発明についての特許を取り消すことはできない。
　また、他に本件発明についての特許を取り消すべき理由を発見しない。
　よって、結論の通り決定する。
【異議決定日】
平成１４年８月８日（２００２．８．８）
【訂正の要旨】
訂正の要旨
　特許第３１９６４９１号の明細書を特許請求の範囲の減縮、及び、不明りょうな記載の釈明を目的として以下のように訂正する。
特許請求の範囲を以下の通り訂正する。
・訂正事項ａ
「【請求項１】複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、
　前記各中心電極のうちアースに近い中心電極のライン幅を最も狭く設定したことを特徴とする非可逆回路素子。」
・訂正事項ｂ
「【請求項２】複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、
　前記各中心電極は複数のラインで構成され、前記各中心電極のうちアースに近い中心電極のライン間隔を最も狭く設定したことを特徴とする非可逆回路素子。」
・訂正事項ｃ
「【請求項３】複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、
　前記各中心電極は複数のラインで構成され、各中心電極のリアクタンスが全ポートで等しくなるように各中心電極のライン幅及びライン間隔を各ポート毎に設定したことを特徴とする非可逆回路素子。」
明細書の「発明の詳細な説明」の欄を以下の通り訂正する。
・訂正事項ｄ
段落番号【００１４】を次のとおり訂正する。
「【課題を解決するための手段】
　上記目的を達成するため、本発明の請求項１に係る発明は、複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、前記各中心電極のうちアースに近い中心電極のライン幅を最も狭く設定したことを特徴とするものである。」
・訂正事項ｅ
段落番号【００１５】を次のとおり訂正する。
「請求項２に係る発明は、複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、前記各中心電極は複数のラインで構成され、前記各中心電極のうちアースに近い中心電極のライン間隔を最も狭く設定したことを特徴とするものである。」
・訂正事項ｆ
段落番号【００１６】を次のとおり訂正する。
「請求項３に係る発明は、複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、前記各中心電極は複数のラインで構成され、各中心電極のリアクタンスが全ポートで等しくなるように各中心電極のライン幅及びライン間隔を各ポート毎に設定したことを特徴とするものである。」
（５４）【発明の名称】
非可逆回路素子
（５７）【特許請求の範囲】
　【請求項１】　複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、
　
前記各中心電極のうちアースに近い中心電極のライン幅を最も狭く
　【請求項２】　複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、
　前記各中心電極は複数のラインで構成され、
前記各中心電極のうちアースに近い中心電極のライン間隔を最も狭く
　【請求項３】　複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、
　前記各中心電極は複数のラインで構成され、
各中心電極のリアクタンスが全ポートで等しくなるように各
　【請求項４】　前記各中心電極、前記整合回路及び入出力部の一部または全てを多層基板の内部あるいは表面に形成したことを特徴とする請求項１乃至請求項３に記載の非可逆回路素子。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、自動車電話、携帯電話等の通信機器に使用される非可逆回路素子、例えばアイソレータ、サーキュレータに関する。
　【０００２】
　【従来の技術】
　一般に、アイソレータ、サーキュレータ等の非可逆回路素子は、信号を伝送方向のみに通過させ、逆方向への伝送を阻止する機能を有しており、自動車電話、携帯電話等の移動体通信機器の送信回路部に使用されている。これらの通信機器の小形化にともない、非可逆回路素子の小型、薄形化の要求が益々増大している。
　【０００３】
　このようなアイソレータとして、例えば図４及び図５に示すような構造のものがある。図４はアイソレータの全体構成を示す分解斜視図であり、図５は誘電体多層基板の分解斜視図である。なお、以下の各図は実装面側を上側にして示し、各種電極（パターン）形成部には点塗り潰しを施して示してある。
　【０００４】
　このアイソレータは、図４に示すように、下部ヨーク１１内の底壁上にフェライト１２を配置し、このフェライト１２を覆うように、その中央部にフェライト１２が嵌合する凹部が設けられた誘電体多層基板１３が載置され、内壁面に永久磁石１４が取り付けられた上部ヨーク１５を下部ヨーク１１に装着して磁気閉回路を形成するとともに、永久磁石１４により上記フェライト１２に直流磁界を印加するように構成されている。下部ヨーク１１及び上部ヨーク１５は磁性体金属からなり、その表面にはＡｇ等がメッキされている。
　【０００５】
　なお、この多層基板１３は、図５に示すように、厚さ数十μｍ程度の多数の誘電体セラミックグリーンシートの表面に各種電極をパターン印刷等により形成し、この各シートを積層して圧着し、焼成して一体化されたものであり、各シートに形成された各種電極は、スルーホールまたはビアホール等により所定箇所で接続されて構成されている。
　【０００６】
　具体的には、シート２１〜２６にはアース電極１、ポート電極２ａ、２ｂ、２ｃ及び接続電極等が形成され多層基板１３の入出力部を形成している。
　【０００７】
　シート３２に形成された容量電極３ａ、３ｂ、３ｃとシート３１、３３に形成されたアース電極１、１との間のそれぞれ２つの電極間容量により中心電極４ａ、４ｂ、４ｃの一端部に接続する整合容量が形成されている。
　【０００８】
　シート４１、４２、４３にはそれぞれ１つの中心電極４ａ、４ｂ、４ｃが形成され、各中心電極４ａ、４ｂ、４ｃは互いに１２０度の角度をなすように積層され、その一端部はそれぞれポート電極２ａ、２ｂ、２ｃに、他端部はアース電極１にビアーホール等で接続されている。
　【０００９】
　シート５１の裏面に形成されたポート電極２ｃ、アース電極１間には終端抵抗Ｒが印刷等により形成されて接続されている。この終端抵抗Ｒはエポキシ等の樹脂によりオーバーコートされている。
　【００１０】
　そして、従来のアイソレータにおいては、各ポートの中心導体４ａ、４ｂ、４ｃのライン幅及びライン間隔は同寸法で形成されている。
　【００１１】
　【発明が解決しようとする課題】
　ところが、上記のような構造においては、それぞれのポートにより、中心電極からアース面である下部ヨーク、あるいは上部ヨークまでの距離が異なる。このため、上記従来のように、各ポートの中心電極のライン幅及びライン間隔を同寸法で形成した場合は、各ポート毎に中心電極の特性インピーダンスが異なり、つまり、ポート毎のインダクタンスが異なることとなり、ポート間の対称性が悪く、アイソレータの性能が劣化するという問題があった。
　【００１２】
　また、中心電極間の線間容量もそれぞれの中心電極によって異なるため、さらに、ポート間の対称性を悪くしていることもあった。
　【００１３】
　そこで、本発明の目的は、以上のような従来の非可逆回路素子が持つ問題点を解消し、中心電極のライン幅、ライン間隔を各ポート毎に設定することにより、中心電極のリアクタンスを全ポート等しくして、挿入損失及びアイソレーション特性の良好な高性能かつ小型の非可逆回路素子を提供することにある。
　【００１４】
　【課題を解決するための手段】
　上記目的を達成するために、本発明の請求項１に係る発明は、複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、
前記各中心電極のうちアースに近い中心電極のライン幅を最も狭く
　【００１５】
　請求項２に係る発明は、複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、前記各中心電極は複数のラインで構成され、
前記各中心電極のうちアースに近い中心電極のライン間隔を最も狭く
　【００１６】
　請求項３に係る発明は、複数の中心電極を交差するように配置し、前記各中心電極の一端部に整合回路を接続し、他端部をアースに接続してなる非可逆回路素子において、前記各中心電極は複数のラインで構成され、
各中心電極のリアクタンスが全ポートで等しくなるように各
　【００１７】
　請求項４に係る発明は、請求項１乃至請求項３に記載の発明において、前記各中心電極、前記整合回路及び入出力部の一部または全てを多層基板の内部あるいは表面に形成したことを特徴とするものである。
　【００１８】
　【作用】
　上記構成によれば、非可逆回路素子を構成する各ポートの中心電極のライン幅やライン間隔を各ポート毎に設定して、各中心電極のリアクタンスを全ポートで等しくすることができる。
　【００１９】
　また、各中心電極及び整合回路等を多層基板で形成することにより、より小形化することができる。
　【００２０】
　【実施例】
　以下、本発明の目的とする各中心電極のリアクタンスを全ポートで等しくするための中心電極のライン幅及びライン間隔の設定について図面を参照して説明する。図において、従来例と同一部分または相当する部分については同一符号を付す。
　【００２１】
　本発明の第１実施例に係るアイソレータの要部の構成を図１に示す。図１は多層基板内部の中心電極及びフェライトの位置関係を示す分解斜視図であり、この実施例のアイソレータ及び多層基板の全体構成は前述の図４及び図５に示したものと同様の構成であり、図示及びその説明を省略する。
　【００２２】
　図１に示すように、この実施例の多層基板の中心電極部を構成するシート４１、４２、４３にはそれぞれ１つの中心電極４ａ、４ｂ、４ｃが形成され、各中心電極４ａ、４ｂ、４ｃは互いに１２０度の角度をなすように積層されている。そして、シート４１の上部には下部ヨークの底壁に載置されたフェライト１２が１つ配置されている。つまり、各中心電極４ａ、４ｂ、４ｃは、アース面となる下部ヨークからそれぞれ異なる距離に配置されている。各中心電極４ａ、４ｂ、４ｃの中央部はそれぞれ２本のラインで構成され、前述したようにその一端部はそれぞれのポート電極に接続され、他端部はアース電極に接続されている。
　【００２３】
　まず、この構成における中心電極４ａ、４ｂ、４ｃのライン間隔Ｄ１、Ｄ２、Ｄ３を同一とした場合のライン幅Ｗ１、Ｗ２、Ｗ３の設定について考察する。
　【００２４】各中心電極のリアクタンスは、中心電極のラインのインダクタンスと中心電極間の線間容量で形成される。通常、線間容量によるリアクタンスよりもインダクタンスによるリアクタンスが相対的に大きいので、まず、ラインのインダクタンスについて考察する。
　【００２５】
　一般的に、ラインのインダクタンスは、ラインの特性インピーダンスに比例し、ラインの特性インピーダンスは、アースに近いほど小さくなり、またライン幅が大きいほど小さくなる。したがって、アースから近い中心電極ほどそのライン幅を狭くすることにより、各ポートの特性インピーダンスを等しくし、よって、各ポートのインダクタンスを等しくすることができる。
　【００２６】
　すなわち、各中心電極４ａ、４ｂ、４ｃのライン幅Ｗ１、Ｗ２、Ｗ３をＷ１≦Ｗ２≦Ｗ３となるように設定して、各ポートの中心電極のインダクタンスを等しくすることができる。
　【００２７】
　次に、線間容量について考察する。上記の各中心電極のライン幅の変更は小さいので、このライン幅変更による線間容量に与える影響は小さく、中心電極４ａと中心電極４ｃの線間容量はほぼ等しく、中心電極４ｂの線間容量は、中心電極４ａ、４ｃの約２倍となる。このため、中心電極４ｂの線間容量によるリアクタンスは、中心電極４ａ及び中心電極４ｃのそれよりも大きくなり、各中心電極４ａ、４ｂ、４ｃの各リアクタンスを等しくするには、中心電極４ｂのインダクタンスを中心電極４ａ及び中心電極４ｃのインダクタンスよりも小さくする必要がある。このために、中心電極４ｂのライン幅Ｗ２を広げて中心電極４ｂの特性インピーダンスを小さくする必要がある。したがって、線間容量をも含めて設計した場合は、各中心電極４ａ、４ｂ、４ｃのライン幅Ｗ１、Ｗ２、Ｗ３をＷ１≦Ｗ３≦Ｗ２となるように設定することもある。
　【００２８】
　このように、中心電極のインダクタンスと線間容量の両方を考慮してライン幅を設計すると、中心電極４ａ、４ｂ、４ｃのライン幅Ｗ１、Ｗ２、Ｗ３は、Ｗ１≦Ｗ２≦Ｗ３またはＷ１≦Ｗ３≦Ｗ２に設定される。
　【００２９】
　次に、図１に示す構成における中心電極４ａ、４ｂ、４ｃのライン幅Ｗ１、Ｗ２、Ｗ３を同一とした場合のライン間隔Ｄ１、Ｄ２、Ｄ３の設定について考察する。
　【００３０】
　一般的に、中心電極の特性インピーダンスは、中心電極のライン間隔が大きいほど小さくなり、また、前述したようにアースに近いほど小さくなる。したがって、アースから近い中心電極ほどそのライン間隔を狭くすることにより、各ポートの特性インピーダンスを等しくし、よって、各ポートのインダクタンスを等しくすることができる。すなわち、各中心電極４ａ、４ｂ、４ｃのライン間隔Ｄ１、Ｄ２、Ｄ３をＤ１≦Ｄ２≦Ｄ３となるように設定して、各ポートの中心電極のインダクタンスを等しくすることができる。
　【００３１】
　また、線間容量をも含めて設計した場合には、ライン間隔Ｄ１、Ｄ２、Ｄ３をＤ１≦Ｄ３≦Ｄ２となるように設定することもある。
　【００３２】
　このように、中心電極のライン間隔は、Ｄ１≦Ｄ２≦Ｄ３またはＤ１≦Ｄ３≦Ｄ２に設定される。
　【００３３】
　次に、本発明の第２実施例に係るアイソレータの構成を図２及び図３に示す。図２はアイソレータの全体構成を示す分解斜視図であり、図３は多層基板内部の中心電極及びフェライトの位置関係を示す分解斜視図である。なお、この実施例のアイソレータの多層基板の全体構成は前述の図５に示したものと同様の構成であり、図示及びその説明を省略する。
　【００３４】
　この実施例のアイソレータは図２に示すように、多層基板１３と永久磁石１４の間にフェライト１２及びアース板１６が配置されている。他の構成については前述の図４に示したものと同様の構成であり、その説明を省略する。すなわち、この実施例のアイソレータの中心電極の上下には、図３に示すように、フェライト１２、１２が配置されている。この構成では、各中心電極４ａ、４ｂ、４ｃに対応するアース面は、下部ヨーク１１及びアース板１６となり、この上下の両アース面と中心電極４ｂが形成されたシート４２の距離は、ほぼ等しく構成されている。
　【００３５】
　この構成においては、ライン間隔Ｄ１、Ｄ２、Ｄ３を同一とした場合、中心電極のインダクタンスを全ポート等しくするには、ライン幅Ｗ１、Ｗ２、Ｗ３をＷ１＝Ｗ３≦Ｗ２となるように設定すればよい。また、線間容量を考慮しても、中心電極４ｂのインダクタンスを中心電極４ａ及び中心電極４ｃのインダクタンスよりも小さくすればよく、やはり、中心電極のリアクタンスを全ポート等しくするには、ライン幅Ｗ１、Ｗ２、Ｗ３をＷ１＝Ｗ３≦Ｗ２となるように設定すればよい。
　【００３６】
　また、ライン幅Ｗ１、Ｗ２、Ｗ３を同一とした場合は、中心電極のリアクタンスを全ポート等しくするには、ライン間隔Ｄ１、Ｄ２、Ｄ３をＤ１＝Ｄ３≦Ｄ２となるように設定すればよい。
　【００３７】
　上記第１及び第２実施例で説明したように、複数の中心電極のライン幅またはライン間隔を各ポート毎に設定して、各ポートの中心電極のリアクタンスを等しくすることができる。したがって、ポート間の対称性が向上し、挿入損失及びアイソレーション特性を向上することができる。
　【００３８】
　なお、上記の考察では、ライン幅及びライン間隔のいずれか一方を同一寸法として、他方の寸法設定について説明したが、これに限ることはなく、中心電極のライン幅及びライン間隔の両方を各ポート毎に設定してもよい。この場合、設計の自由度が高くなり、より高性能な設計が可能となる。
　【００３９】
　また、上記実施例では、各中心電極が２本のラインで構成されたものについて説明したが、これに限るものではなく、各中心電極が１本または３本以上のラインで構成されたものでもよい。１本のラインで構成された中心電極の場合は、もちろん、そのライン幅の設定のみとなる。
　【００４０】
　また、上記実施例では、１つのポートに終端抵抗を接続したアイソレータの構造で説明したが、図５に示すシート５１を削除するかまたはシート５１に終端抵抗Ｒを接続せずにサーキュレータとすることもできる。
　【００４１】
　また、上記実施例では、より小形化を図るために多層基板で中心電極、整合回路等を構成したが、これに限るものではなく、各中心電極を金属製の導体で形成したものにも本発明を適用できる。
　【００４２】
　【発明の効果】
　以上説明したように、本発明に係る非可逆回路素子によれば、非可逆回路素子を構成する各ポートの中心電極のリアクタンスを全ポートで等しくなるように、中心電極のライン幅やライン間隔を各ポート毎に設定しているので、ポート間の対称性が向上し、挿入損失及びアイソレーション特性を向上することができる。
　【００４３】
　また、各中心電極及び整合回路等を多層基板で形成することにより、より小形化することができる。
　【００４４】
　したがって、本発明によれば、挿入損失及びアイソレーション特性の良好な高性能かつ小型の非可逆回路素子を提供することができる。
【図面の簡単な説明】
　【図１】
　本発明の第１実施例に係るアイソレータの要部分解斜視図である。
　【図２】
　本発明の第２実施例に係るアイソレータの全体構成を示す分解斜視図である。
　【図３】
　本発明の第２実施例に係るアイソレータの要部分解斜視図である。
　【図４】
　本発明の第１実施例及び従来のアイソレータの全体構成を示す分解斜視図である。
　【図５】
　本発明の各実施例及び従来のアイソレータの多層基板の構成を示す分解斜視図である。
　【符号の説明】
　１　　　　　　　　　アース電極
　２ａ，２ｂ，２ｃ　　ポート電極
　３ａ，３ｂ，３ｃ　　容量電極
　４ａ，４ｂ，４ｃ　　中心電極
　１１　　　　　　　　下部ヨーク
　１２　　　　　　　　フェライト
　１３　　　　　　　　多層基板
　１４　　　　　　　　永久磁石
　１５　　　　　　　　上部ヨーク
　１６　　　　　　　　アース板
　４１〜４３　　　　　セラミックシート