(57)【要約】  本発明の半導体記憶装置の製造方法は、下部電極、強誘電体膜および上部電極を有する強誘電体キャパシタを備える半導体記憶装置の製造方法であって、絶縁層に第１金属プラグおよび第２金属プラグを埋設する工程と、前記第１金属プラグに対する電気的なコンタクト部分を確保しつつ、少なくとも前記第２金属プラグを被覆する被覆層を形成する工程と、前記被覆層の形成後、前記下部電極の材料、前記強誘電体膜の材料および前記上部電極の材料を順に堆積させて堆積構造物を形成する工程と、前記堆積構造物の一部を前記第１金属プラグ上に残存させるように、当該残存部分以外の部分をエッチングで除去することにより、前記強誘電体キャパシタを形成する工程とを含む。
2010032456.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、
前記絶縁層上に形成され、下部電極、強誘電体膜および上部電極を有する強誘電体キャパシタと、
前記絶縁層上に形成され、前記強誘電体キャパシタが配置される部分に開口を有する層間絶縁膜と、
前記絶縁層に埋設され、前記開口を介して前記下部電極に接続される第１金属プラグと、
平面視で前記強誘電体キャパシタ外において、前記絶縁層に埋設された第２金属プラグとを備える、半導体記憶装置。
【請求項２】
前記第１金属プラグの上面と前記第２金属プラグの上面とが面一である、請求項１に記載の半導体記憶装置。
【請求項３】
第１貫通孔および第２貫通孔を有する絶縁層と、
前記第１貫通孔を覆うように前記絶縁層上に形成され、下部電極、強誘電体膜および上部電極を有する強誘電体キャパシタと、
前記第１貫通孔に埋め込まれ、前記下部電極に電気的に接続される第１金属プラグと、
前記第２貫通孔に埋め込まれた第２金属プラグと、
前記第１金属プラグおよび前記第２金属プラグのうち、少なくとも前記第２金属プラグの上面を覆い、前記下部電極および前記上部電極の材料に対してエッチング選択比を有する導電性材料からなる導電性キャップとを備える、半導体記憶装置。
【請求項４】
前記導電性キャップが導電性窒化物からなる、請求項３に記載の半導体記憶装置。
【請求項５】
前記第１金属プラグおよび前記第２金属プラグは、それぞれ前記第１貫通孔および前記第２貫通孔の途中部まで埋め込まれており、
前記導電性キャップは、前記絶縁層の表面と面一となるように前記第１貫通孔および前記第２貫通孔に埋め込まれている、請求項３に記載の半導体記憶装置。
【請求項６】
下部電極、強誘電体膜および上部電極を有する強誘電体キャパシタを備える半導体記憶装置の製造方法であって、
絶縁層に第１金属プラグおよび第２金属プラグを埋設する工程と、
前記第１金属プラグに対する電気的なコンタクト部分を確保しつつ、少なくとも前記第２金属プラグを被覆する被覆層を形成する工程と、
前記被覆層の形成後、前記下部電極の材料、前記強誘電体膜の材料および前記上部電極の材料を順に堆積させて堆積構造物を形成する工程と、
前記堆積構造物の一部を前記第１金属プラグ上に残存させるように、当該残存部分以外の部分をエッチングで除去することにより、前記強誘電体キャパシタを形成する工程とを含む、半導体記憶装置の製造方法。
【請求項７】
前記被覆層を形成する工程が、前記絶縁層上に層間絶縁膜を成膜する工程と、前記層間絶縁膜に、前記第１金属プラグを露出させる開口を形成する工程とを含み、
前記強誘電体キャパシタを形成する工程が、前記堆積構造物の一部を前記開口上に残存させるように、その残存部分以外の部分をエッチングで除去する工程を含む、請求項６に記載の半導体記憶装置の製造方法。
【請求項８】
絶縁層に第１金属プラグおよび第２金属プラグを埋設する工程が、前記絶縁層に、第１貫通孔および第２貫通孔を形成する工程と、前記第１貫通孔および前記第２貫通孔を埋め尽くすように、前記絶縁層上にプラグ材料を堆積させる工程と、前記プラグ材料の上面と前記絶縁層の上面とが面一になるまで、前記プラグ材料の前記第１貫通孔および前記第２貫通孔外の部分を除去することにより、前記第１金属プラグおよび前記第２金属プラグを形成する工程とを含む、請求項７に記載の半導体記憶装置の製造方法。
【請求項９】
絶縁層に第１金属プラグおよび第２金属プラグを埋設する工程が、前記絶縁層に、第１貫通孔および第２貫通孔を形成する工程と、前記第１貫通孔および前記第２貫通孔を金属材料で埋め尽くす工程と、前記金属材料をエッチングで部分的に除去することにより、前記第１貫通孔の途中部まで埋め込まれた第１金属プラグと、前記第２貫通孔の途中部まで埋め込まれた第２金属プラグとを形成する工程を含み、
前記被覆層を形成する工程が、前記第１金属プラグおよび前記第２金属プラグの形成後、前記下部電極および前記上部電極の材料に対してエッチング選択比を有する導電性材料を用いて前記第１貫通孔および前記第２貫通孔を埋め尽くすことにより、前記第１金属プラグおよび前記第２金属プラグの各上面を覆う導電性プラグを形成する工程を含む、請求項６に記載の半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、供給電源が遮断されても記憶内容を保持することのできる不揮発性メモリとして、強誘電体キャパシタを搭載する強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）が知られている。従来の強誘電体メモリは、たとえば、下記に示す製造工程を経て製造される。
図７Ａ〜図７Ｈは、従来の強誘電体メモリの製造方法を工程順に示す模式的な断面図である。【０００３】
この製造方法では、まず、図７Ａに示すように、Ｐ型のシリコン基板２０１の表層部に、Ｎ型不純物が注入されることにより、Ｎ＋型領域２０２およびＮ＋型領域２０３が形成される。次いで、熱酸化処理およびパターニング技術により、シリコン基板２０１の表面に、Ｎ＋型領域２０２からＮ＋型領域２０３に跨るゲート絶縁膜２０４が形成される。次いで、不純物が高濃度にドープされたポリシリコン（ドープトポリシリコン）が、ＣＶＤ法によりシリコン基板２０１上に堆積され、パターニングされることにより、ゲート絶縁膜２０４上にゲート電極２０５が形成される。次に、ＣＶＤ法により、酸化シリコンがシリコン基板２０１上に堆積され、その堆積された酸化シリコンがエッチバックされることにより、ゲート電極２０５の側壁を取り囲むサイドウォール２０６が形成される。こうして、図７Ａに示すように、ゲート電極２０５（Metal）と、ゲート絶縁膜２０４（Oxide）と、Ｎ＋型領域２０２（ドレイン領域）およびＮ＋型領域２０３（ソース領域）を含むシリコン基板２０１（Semiconductor）とを備えるＭＯＳＦＥＴ２０７が形成される。【０００４】
ＭＯＳＦＥＴ２０７の形成後、ＣＶＤ法により、シリコン基板２０１上に酸化シリコンからなる第１絶縁層２０８が積層される。次いで、第１絶縁層２０８がパターニングされる。これにより、第１絶縁層２０８の上面から、Ｎ＋型領域２０２（ドレイン領域）に達するドレインコンタクトホール２０９が形成される。また、第１絶縁層２０８の上面から、Ｎ＋型領域２０３（ソース領域）に達するソースコンタクトホール２１０が形成される。【０００５】
次いで、スパッタ法により、ドレインコンタクトホール２０９およびソースコンタクトホール２１０の内面を覆い、さらに第１絶縁層２０８の上面を覆うように、チタンを含有する導電材料が堆積される。そして、ＣＶＤ法により、ドレインコンタクトホール２０９およびソースコンタクトホール２１０を埋め尽くすようにタングステンが堆積される。その後、ＣＭＰ処理により、タングステンの上面と第１絶縁層２０８の上面とが面一になるまで、チタンを含有する導電材料およびタングステンが研磨される。こうして、図７Ａに示すように、バリア膜２１１を介して、ドレインコンタクトホール２０９に埋設されたドレインコンタクトプラグ２１３が形成される。また、バリア膜２１２を介して、ソースコンタクトホール２１０に埋設されたソースコンタクトプラグ２１４が形成される。ドレインコンタクトプラグ２１３は、バリア膜２１１を介してＮ＋型領域２０２（ドレイン領域）に電気的に接続されることとなる。一方、ソースコンタクトプラグ２１４は、バリア膜２１２を介してＮ＋型領域２０３（ソース領域）に電気的に接続されることとなる。【０００６】
次いで、スパッタ法により、図７Ｂに示すように、第１絶縁層２０８上に、Ｉｒ（イリジウム）を含む導電材料からなる下部導電材料膜２１５、ＰＺＴ（チタン酸ジルコン酸鉛）からなる強誘電体材料膜２１６およびＩｒ（イリジウム）を含む導電材料からなる上部導電材料膜２１７がこの順に積層される。これにより、第１絶縁層２０８上に、積層構造物２３９が形成される。【０００７】
続いて、図７Ｃに示すように、積層構造物２３９におけるドレインコンタクトプラグ２１３上の部分に、ＴｉＮからなるハードマスク２４０が形成される。そして、このハードマスク２４０を介して、３００℃以上のエッチング温度で、積層構造物２３９がエッチングされる。こうして、ドレインコンタクトプラグ２１３上に、下部電極２１８、強誘電体膜２１９および上部電極２２０からなる強誘電体キャパシタ２２１が形成される。強誘電体キャパシタ２２１の下部電極２１８は、ドレインコンタクトプラグ２１３に接触することにより、ドレインコンタクトプラグ２１３を介してＮ＋型領域２０２（ドレイン領域）に電気的に接続されることとなる。なお、上部電極２２０上には、エッチングにより薄くなったハードマスク２４０が残存する。【０００８】
次いで、第１絶縁層２０８上に、スパッタ法によりアルミナが堆積され、さらに、ＰＥＣＶＤ法によりＳｉＮが堆積される。これにより、図７Ｄに示すように、強誘電体キャパシタ２２１を水素から保護するための、第１水素バリア膜２２２および第２水素バリア膜２２３が形成される。
その後、ＣＶＤ法により、図７Ｅに示すように、第２水素バリア膜２２３上に、酸化シリコンからなる第２絶縁層２２４が積層される。【０００９】
次いで、第２絶縁層２２４がＣＭＰ処理により研磨されて、第２絶縁層２２４の上面が平坦化される。そして、図７Ｆに示すように、第２絶縁層２２４、第２水素バリア膜２２３および第１水素バリア膜２２２がパターニングされる。これにより、第２絶縁層２２４の上面から、ハードマスク２４０に達するＰＬ用配線ビアホール２２５が形成される。また、第２絶縁層２２４の上面から、ソースコンタクトプラグ２１４に達するＢＬ用配線ビアホール２２６が形成される。【００１０】
次いで、スパッタ法により、ＰＬ用配線ビアホール２２５およびＢＬ用配線ビアホール２２６の内面を覆い、さらに第２絶縁層２２４の上面を覆うように、チタンを含有する導電材料が堆積される。そして、ＣＶＤ法により、ＰＬ用配線ビアホール２２５およびＢＬ用配線ビアホール２２６を埋め尽くすように、タングステンが堆積される。その後、タングステンの上面と第２絶縁層２２４の上面とが面一になるまで、ＣＭＰ処理により、チタンを含有する導電材料およびタングステンが研磨される。こうして、図７Ｇに示すように、バリア膜２２７を介して、ＰＬ用配線ビアホール２２５に埋設されたＰＬ用配線プラグ２２９が形成される。また、バリア膜２２８を介して、ＢＬ用配線ビアホール２２６に埋設されたＢＬ用配線プラグ２３０が形成される。ＰＬ用配線プラグ２２９は、バリア膜２２７およびハードマスク２４０を介して上部電極２２０に電気的に接続されることとなる。一方、ＢＬ用配線プラグ２３０は、バリア膜２２８を介してソースコンタクトプラグ２１４に電気的に接続されることとなる。【００１１】
その後、スパッタ法により、チタンを含有する導電材料、アルミニウムを含有する導電材料およびチタンを含有する導電材料が、第２絶縁層２２４上に積層され、パターニングされる。これにより、図７Ｈに示すように、ＰＬ用配線プラグ２２９に電気的に接続されるＰＬ用配線２３１（チタン層２３３、アルミニウム層２３４およびチタン層２３５の３層構造からなる配線）と、ＢＬ用配線プラグ２３０に電気的に接続されるＢＬ用配線２３２（チタン層２３６、アルミニウム層２３７およびチタン層２３８の３層構造からなる配線）とが形成される。【００１２】
そして、ゲート電極２０５にワード線２４１が接続され、ＰＬ用配線２３１にプレート線２４２が接続され、ＢＬ用配線２３２にビット線２４３が接続される。
こうして、図７Ｈに示すように、強誘電体キャパシタ２２１を搭載する強誘電体メモリ２００が得られる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−１５３０１９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
近年、強誘電体メモリの微細化が進められており、たとえば、メモリに搭載される強誘電体キャパシタの面積（キャパシタ面積）の縮小化による微細化が考えられている。
下部電極および上部電極の材料として使用されるＩｒやＰｔ、および強誘電体膜の材料として使用されるＰＺＴは、エッチングされにくい。そのため、通常のドライエッチングの条件では、下部電極の材料、強誘電体膜の材料および上部電極の材料が積層されてなる積層構造物を垂直方向にエッチングしても、強誘電体キャパシタの側面が積層界面に対して垂直面とならずに傾斜面となる。この強誘電体キャパシタの側面を、積層界面に対して垂直面に近づけることができれば、強誘電体キャパシタの容量を下げることなく、キャパシタ面積を縮小することができる。【００１５】
そこで、積層構造物２３９を耐熱性のあるハードマスク２４０を介して高温エッチング（たとえば、３００℃以上の温度下におけるエッチング）する手法が考えられている。この手法によれば、積層界面に対して垂直面に近い急斜面の側面を有する強誘電体キャパシタ２２１を形成することができる。
しかし、高温エッチング時に、積層構造物２３９のエッチング部分の下方に配置されるソースコンタクトプラグ２１４が、積層構造物２３９とともにエッチングされる異常エッチングを生じる場合がある。ソースコンタクトプラグ２１４が異常エッチングされると、ソースコンタクトプラグ２１４とＢＬ用配線プラグ２３０との間に導通不良を引き起こし、それによって強誘電体メモリ２００の信頼性が低下する。【００１６】
本発明の目的は、強誘電体キャパシタに接続される第１金属プラグとは異なる第２金属プラグを異常エッチングすることなく、微細化を図ることのできる半導体記憶装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の一の局面に係る半導体記憶装置は、絶縁層と、前記絶縁層上に形成され、下部電極、強誘電体膜および上部電極を有する強誘電体キャパシタと、前記絶縁層上に形成され、前記強誘電体キャパシタが配置される部分に開口を有する層間絶縁膜と、前記絶縁層に埋設され、前記開口を介して前記下部電極に接続される第１金属プラグと、平面視で前記強誘電体キャパシタ外において、前記絶縁層に埋設された第２金属プラグとを備える。【００１８】
この半導体記憶装置は、たとえば、下部電極、強誘電体膜および上部電極を有する強誘電体キャパシタを備える半導体記憶装置の製造方法であって、絶縁層に第１金属プラグおよび第２金属プラグを埋設する工程と、前記第１金属プラグに対する電気的なコンタクト部分を確保しつつ、少なくとも前記第２金属プラグを被覆する被覆層を形成する工程と、前記被覆層の形成後、前記下部電極の材料、前記強誘電体膜の材料および前記上部電極の材料を順に堆積させて堆積構造物を形成する工程と、前記堆積構造物の一部を前記第１金属プラグ上に残存させるように、当該残存部分以外の部分をエッチングで除去することにより、前記強誘電体キャパシタを形成する工程とを含む、本発明の半導体記憶装置の製造方法により製造することができる。【００１９】
具体的には、下部電極、強誘電体膜および上部電極を有する強誘電体キャパシタを備える半導体記憶装置の製造方法であって、絶縁層に第１金属プラグおよび第２金属プラグを埋設する工程と、前記絶縁層上に層間絶縁膜を成膜する工程と、前記層間絶縁膜に、前記第１金属プラグを露出させる開口を形成する工程と、前記開口の形成後、前記下部電極の材料、前記強誘電体膜の材料および前記上部電極の材料を順に堆積させて堆積構造物を形成する工程と、前記堆積構造物の一部を前記開口上に残存させるように、その残存部分以外の部分をエッチングで除去することにより、前記強誘電体キャパシタを形成する工程とを備える、半導体記憶装置の製造方法により製造することができる。【００２０】
この方法では、絶縁層に第１金属プラグおよび第２金属プラグが埋設された後、絶縁層上に層間絶縁膜が形成される。層間絶縁膜には、第１金属プラグを露出させる開口が形成される。これにより、第１金属プラグが層間絶縁膜の開口を介して露出する一方、第２金属プラグが層間絶縁膜により覆われる。
この状態で、層間絶縁膜上に形成された堆積構造物の一部（層間絶縁膜の開口上に残存する部分以外の部分）がエッチングで除去されることにより、強誘電体キャパシタが形成される。【００２１】
堆積構造物のエッチング時、第２金属プラグが層間絶縁膜により覆われている。そのため、高温下で堆積構造物がエッチングされても、層間絶縁膜による保護により、第２金属プラグの異常エッチングを防止することができる。その結果、第２金属プラグと、これに接続される接続体との間における導通不良の発生を抑制することができ、信頼性の低下を抑制することができる。【００２２】
また、堆積構造物を高温エッチングすることにより、エッチングにより現れる強誘電体キャパシタの側面を、強誘電体キャパシタの積層界面に対する垂直面もしくは垂直面に近い急斜面にすることができる。その結果、強誘電体キャパシタの面積を縮小することができるので、半導体記憶装置の微細化を図ることができる。
また、上記半導体記憶装置では、前記第１金属プラグの上面と前記第２金属プラグの上面とが面一であることが好ましい。【００２３】
この場合、上記半導体記憶装置は、たとえば、絶縁層に第１金属プラグおよび第２金属プラグを埋設する工程が、前記絶縁層に、第１貫通孔および第２貫通孔を形成する工程と、前記第１貫通孔および前記第２貫通孔を埋め尽くすように、前記絶縁層上にプラグ材料を堆積させる工程と、前記プラグ材料の上面と前記絶縁層の上面とが面一になるまで、前記プラグ材料の前記第１貫通孔および前記第２貫通孔外の部分を除去することにより、前記第１金属プラグおよび前記第２金属プラグを形成する工程とを含む、上記半導体記憶装置の製造方法により製造することができる。【００２４】
この方法では、第１貫通孔および第２貫通孔が形成され、これら貫通孔を埋め尽くすようにプラグ材料が堆積された後、プラグ材料の上面と絶縁層の上面とが面一になるまで、プラグ材料が部分的に除去される。これにより、互いに面一をなす第１金属プラグおよび第２金属プラグが形成される。
このように、第１金属プラグを形成するための複数の工程と、第２金属プラグを形成するための複数の工程とが並行して行なわれるので、半導体記憶装置の製造工程を簡略化することができる。【００２５】
本発明の他の局面に係る半導体記憶装置は、第１貫通孔および第２貫通孔を有する絶縁層と、前記第１貫通孔を覆うように前記絶縁層上に形成され、下部電極、強誘電体膜および上部電極を有する強誘電体キャパシタと、前記第１貫通孔に埋め込まれ、前記下部電極に電気的に接続される第１金属プラグと、前記第２貫通孔に埋め込まれた第２金属プラグと、前記第１金属プラグおよび前記第２金属プラグのうち、少なくとも前記第２金属プラグの上面を覆い、前記下部電極および前記上部電極の材料に対してエッチング選択比を有する導電性材料からなる導電性キャップとを備える。【００２６】
この構成によれば、第１金属プラグおよび第２金属プラグのうち、少なくとも第２金属プラグの上面は、下部電極および上部電極の材料に対してエッチング選択比を有する導電性材料からなる導電性キャップにより覆われている。導電性キャップで覆われることにより、第２金属プラグの上面は、導電性キャップにより保護されている。
そのため、高温下で、下部電極、強誘電体膜および上部電極が成形されても、導電性キャップによる保護により、第２金属プラグの異常エッチングを防止することができる。その結果、第２金属プラグと、これに接続される接続体との間における導通不良の発生を抑制することができ、信頼性の低下を抑制することができる。【００２７】
また、高温下で、下部電極、強誘電体膜および上部電極を成形して強誘電体キャパシタを形成することにより、エッチングにより現れる強誘電体キャパシタの側面を、強誘電体キャパシタの積層界面に対する垂直面もしくは垂直面に近い急斜面にすることができる。その結果、強誘電体キャパシタの面積を縮小することができるので、半導体記憶装置の微細化を図ることができる。【００２８】
この半導体記憶装置は、たとえば、下部電極、強誘電体膜および上部電極を有する強誘電体キャパシタを備える半導体記憶装置の製造方法であって、絶縁層に第１金属プラグおよび第２金属プラグを埋設する工程と、前記第１金属プラグに対する電気的なコンタクト部分を確保しつつ、少なくとも前記第２金属プラグを被覆する被覆層を形成する工程と、前記被覆層の形成後、前記下部電極の材料、前記強誘電体膜の材料および前記上部電極の材料を順に堆積させて堆積構造物を形成する工程と、前記堆積構造物の一部を前記第１金属プラグ上に残存させるように、当該残存部分以外の部分をエッチングで除去することにより、前記強誘電体キャパシタを形成する工程とを含む、本発明の半導体記憶装置の製造方法により製造することができる。【００２９】
また、上記半導体記憶装置では、前記導電性キャップが導電性窒化物からなることが好ましい。
導電性キャップに用いられる導電性窒化物は、たとえば、貴金属を含有する導電材料（具体的には、Ａｕ系材料、Ａｇ系材料、Ｐｔ系材料、Ｐｄ系材料、Ｒｈ系材料、Ｉｒ系材料、Ｒｕ系材料、Ｏｓ系材料）からなる下部電極および上部電極に対して大きなエッチング選択比を有する。したがって、この態様では、第２金属プラグの異常エッチングを効果的に防止することができる。【００３０】
また、上記半導体記憶装置では、前記第１金属プラグおよび前記第２金属プラグは、それぞれ前記第１貫通孔および前記第２貫通孔の途中部まで埋め込まれており、前記導電性キャップは、前記絶縁層の表面と面一となるように前記第１貫通孔および前記第２貫通孔に埋め込まれていることが好ましい。
この構成によれば、第１貫通孔に、第１金属プラグおよび導電性キャップが埋め込まれている。また、第２貫通孔に、第２金属プラグおよび導電性キャップが埋め込まれている。つまり、第１貫通孔および第２貫通孔に埋め込まれた構造物が同じ構造である。【００３１】
したがって、この態様の半導体記憶装置は、たとえば、下部電極、強誘電体膜および上部電極を有する強誘電体キャパシタを備える半導体記憶装置の製造方法であって、前記絶縁層に、第１貫通孔および第２貫通孔を形成する工程と、前記第１貫通孔および前記第２貫通孔を金属材料で埋め尽くす工程と、前記金属材料をエッチングで部分的に除去することにより、前記第１貫通孔の途中部まで埋め込まれた第１金属プラグと、前記第２貫通孔の途中部まで埋め込まれた第２金属プラグとを形成する工程と、前記第１金属プラグおよび前記第２金属プラグの形成後、前記下部電極および前記上部電極の材料に対してエッチング選択比を有する導電性材料を用いて前記第１貫通孔および前記第２貫通孔を埋め尽くすことにより、前記第１金属プラグおよび前記第２金属プラグの各上面を覆う導電性プラグを形成する工程と、前記絶縁層上に、前記下部電極の材料、前記強誘電体膜の材料および前記上部電極の材料を順に堆積させて堆積構造物を形成する工程と、前記堆積構造物の一部を前記第１金属プラグ上に残存させるように、当該残存部分以外の部分をエッチングで除去することにより、前記強誘電体キャパシタを形成する工程とを含む、半導体記憶装置の製造方法により製造することができる。【００３２】
この製造方法では、第１貫通孔および第２貫通孔が金属材料で埋め尽くされた後、これら貫通孔内の金属材料が部分的に除去されることにより、第１金属プラグおよび第２金属プラグが形成される。そして、これらプラグの形成後、第１貫通孔および第２貫通孔が、下部電極および上部電極に対してエッチング選択比を有する導電性材料で埋め尽くされることにより、第１金属プラグおよび第２金属プラグの上面を覆い、絶縁層の表面と面一をなす導電性プラグが形成される。【００３３】
このように、第１金属プラグを形成する工程と、第２金属プラグを形成する工程とが並行して行なわれ、さらに、これらプラグの上面を覆う各導電性プラグを形成する工程も互いに並行して行なわれるので、半導体記憶装置の製造工程を簡略化することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１の実施形態に係る強誘電体メモリの模式的な平面図である。
【図２】図１の強誘電体メモリの断面図であり、切断線II−IIでの切断面である。
【図３Ａ】図２の強誘電体メモリの製造方法を工程順に示す模式的な断面図である。
【図３Ｂ】図３Ａの次の工程を示す断面図である。
【図３Ｃ】図３Ｂの次の工程を示す断面図である。
【図３Ｄ】図３Ｃの次の工程を示す断面図である。
【図３Ｅ】図３Ｄの次の工程を示す断面図である。
【図３Ｆ】図３Ｅの次の工程を示す断面図である。
【図３Ｇ】図３Ｆの次の工程を示す断面図である。
【図３Ｈ】図３Ｇの次の工程を示す断面図である。
【図３Ｉ】図３Ｈの次の工程を示す断面図である。
【図３Ｊ】図３Ｉの次の工程を示す断面図である。
【図４】本発明の第２の実施形態に係る強誘電体メモリの模式的な平面図である。
【図５】図４の強誘電体メモリの断面図であり、切断線Ｖ−Ｖでの切断面である。
【図６Ａ】図５の強誘電体メモリの製造方法を工程順に示す模式的な断面図である。
【図６Ｂ】図６Ａの次の工程を示す断面図である。
【図６Ｃ】図６Ｂの次の工程を示す断面図である。
【図６Ｄ】図６Ｃの次の工程を示す断面図である。
【図６Ｅ】図６Ｄの次の工程を示す断面図である。
【図６Ｆ】図６Ｅの次の工程を示す断面図である。
【図６Ｇ】図６Ｆの次の工程を示す断面図である。
【図６Ｈ】図６Ｇの次の工程を示す断面図である。
【図６Ｉ】図６Ｈの次の工程を示す断面図である。
【図６Ｊ】図６Ｉの次の工程を示す断面図である。
【図６Ｋ】図６Ｊの次の工程を示す断面図である。
【図７Ａ】従来の強誘電体メモリの製造方法を工程順に示す模式的な断面図である。
【図７Ｂ】図７Ａの次の工程を示す断面図である。
【図７Ｃ】図７Ｂの次の工程を示す断面図である。
【図７Ｄ】図７Ｃの次の工程を示す断面図である。
【図７Ｅ】図７Ｄの次の工程を示す断面図である。
【図７Ｆ】図７Ｅの次の工程を示す断面図である。
【図７Ｇ】図７Ｆの次の工程を示す断面図である。
【図７Ｈ】図７Ｇの次の工程を示す断面図である。
【発明を実施するための形態】
【００３５】
以下では、本発明の実施形態を、添付図面を参照してより詳細に説明する。
図１は、本発明の第１の実施形態に係る強誘電体メモリの模式的な平面図である。図２は、図１の強誘電体メモリの断面図であり、切断線II−IIでの切断面である。
半導体記憶装置としての強誘電体メモリ１は、供給電源が遮断されても記憶内容を保持することのできる不揮発性メモリである。
【００３６】
強誘電体メモリ１は、図２に示すように、Ｐ型のシリコン基板２を備えている。
シリコン基板２上には、たとえば、複数の平面視長方形状のアクティブ領域５０が形成されている。アクティブ領域５０の輪郭は、図１では、太線で示されている。アクティブ領域５０は、その長手方向および長手方向と直交する方向に整列するマトリクス状に配置されている。
【００３７】
各アクティブ領域５０には、１ビットの情報を保持するメモリセルが複数（本実施形態では２つ）形成されている。図２では、複数のメモリセルのうちの１つを表している。
各メモリセルは、１つの強誘電体キャパシタ１８（Ｃ）と、１つのＭＯＳＦＥＴ８（Ｔ）とが積層関係に配置される、１Ｔ１Ｃ型セル構造を有している。
アクティブ領域５０（各メモリセル）において、シリコン基板２の表層部には、図２に示すように、Ｎ＋型のドレイン領域３と、Ｎ＋型のソース領域４とが間隔を空けて形成されている。なお、ソース領域４は、２つのメモリセルのＭＯＳＦＥＴ８に共通の領域とされており、平面視において、アクティブ領域５０の中央部に形成されている。一方、ドレイン領域３は、平面視において、アクティブ領域５０の一端部および他端部のそれぞれに、各メモリセルのＭＯＳＦＥＴ８に対応して形成されている。
【００３８】
また、シリコン基板２の表面には、ドレイン領域３からソース領域４に跨るゲート絶縁膜５が形成されている。ゲート絶縁膜５は、たとえば、酸化シリコンからなる。
ゲート絶縁膜５上には、たとえば、不純物がドープされたポリシリコン（ドープトポリシリコン）からなるゲート電極６が形成されている。
ゲート電極６の側壁には、その全周にわたって密着するサイドウォール７が形成されている。サイドウォール７は、たとえば、酸化シリコンからなる。
【００３９】
このように、強誘電体メモリ１には、ゲート電極６（Metal）と、ゲート絶縁膜５（Oxide）と、ドレイン領域３およびソース領域４を含むシリコン基板２（Semiconductor）とを有するＭＯＳＦＥＴ８が備えられている。
シリコン基板２上には、第１絶縁層９が積層されている。第１絶縁層９は、たとえば、酸化シリコンからなる。また、第１絶縁層９の厚さは、たとえば、０．４〜０．９μｍである。
【００４０】
第１絶縁層９において、ドレイン領域３に対向する部分には、第１絶縁層９の上面６１からドレイン領域３に達するドレインコンタクトホール１０が形成されている。
ドレインコンタクトホール１０には、タングステンなどの金属材料からなるドレインコンタクトプラグ１４が埋設されている。第１金属プラグとしてのドレインコンタクトプラグ１４は、その上面６２が第１絶縁層９の上面６１と面一になるまでドレインコンタクトホール１０を埋め尽くしている。
【００４１】
また、ドレインコンタクトホール１０において、その内面（第１絶縁層９がなす側面およびシリコン基板２がなす底面）とドレインコンタクトプラグ１４との間には、バリア膜１２が介在されている。バリア膜１２は、たとえば、チタンを含有する導電材料（たとえば、ＴｉＮ、Ｔｉなど）からなる。
導電性のバリア膜１２が介在されることにより、ドレインコンタクトプラグ１４は、バリア膜１２を介して、ドレイン領域３に電気的に接続（コンタクト）されることとなる。
【００４２】
また、第１絶縁層９において、ソース領域４に対向する部分には、第１絶縁層９の上面６１からソース領域４に達するソースコンタクトホール１１が形成されている。
ソースコンタクトホール１１には、タングステンなどの金属材料からなるソースコンタクトプラグ１５が埋設されている。第２金属プラグとしてのソースコンタクトプラグ１５は、その上面６３が第１絶縁層９の上面６１と面一になるまでソースコンタクトホール１１を埋め尽くしている。ソースコンタクトプラグ１５の上面６３が第１絶縁層９の上面６１と面一であることにより、ソースコンタクトプラグ１５の上面６３と、ドレインコンタクトプラグ１４の上面６２とは、面一となっている。
【００４３】
また、ソースコンタクトホール１１において、その内面（第１絶縁層９がなす側面およびシリコン基板２がなす底面）とソースコンタクトプラグ１５との間には、バリア膜１３が介在されている。バリア膜１３は、たとえば、チタンを含有する導電材料（たとえば、ＴｉＮ、Ｔｉなど）からなる。
導電性のバリア膜１３が介在されることにより、ソースコンタクトプラグ１５は、バリア膜１３を介して、ソース領域４に電気的に接続（コンタクト）されることとなる。
【００４４】
第１絶縁層９上には、第１絶縁層９と第２絶縁層２４（後述）との間に介在された層間絶縁膜１６が形成されている。層間絶縁膜１６の厚さは、第１絶縁層９の厚さよりも小さく、たとえば、０．０５〜０．２μｍである。層間絶縁膜１６のドレインコンタクトプラグ１４に対向する部分には、ドレインコンタクトプラグ１４の上面６２全域を露出させる開口１７が形成されている。
【００４５】
強誘電体キャパシタ１８は、層間絶縁膜１６の開口１７上、つまり、平面視でドレインコンタクトプラグ１４に重なる位置であって、ソースコンタクトプラグ１５に重ならない位置に配置されている。
強誘電体キャパシタ１８は、下部電極１９と、上部電極２１と、下部電極１９と上部電極２１とにより挟まれた強誘電体膜２０とを備えている。
【００４６】
下部電極１９は、貴金属を含有する導電材料（具体的には、Ａｕ系材料、Ａｇ系材料、Ｐｔ系材料、Ｐｄ系材料、Ｒｈ系材料、Ｉｒ系材料、Ｒｕ系材料、Ｏｓ系材料）からなる。また、下部電極１９の厚さは、たとえば、０．０５〜０．２μｍである。下部電極１９は、開口１７に入り込み、ドレインコンタクトプラグ１４の上面６２に接触している。これにより、下部電極１９は、ドレインコンタクトプラグ１４を介して、ドレイン領域３に電気的に接続されることとなる。
【００４７】
上部電極２１は、下部電極１９と同様に、貴金属を含有する導電材料からなる。また、上部電極２１の厚さは、たとえば、下部電極１９と同じ厚さ（たとえば、０．０５〜０．２μｍ）である。
強誘電体膜２０は、強誘電体材料からなる。強誘電体材料としては、電圧が印加されていなくても電荷を貯蔵可能な特性を有する材料であれば特に制限されず、たとえば、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）、タンタル酸ビスマスストロンチウム（ＳｒＢｉ２Ｔａ２Ｏ９：ＳＢＴ）、チタン酸ビスマスランタン（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２：ＢＬＴ）、チタン酸バリウム（ＢａＴｉＯ３）など、公知のものが挙げられる。また、強誘電体膜２０の厚さは、たとえば、０．０５〜０．２μｍである。
【００４８】
そして、下部電極１９、強誘電体膜２０および上部電極２１が積層されてなる強誘電体キャパシタ１８は、たとえば、メサ形状（断面視台形状）に形成されている。強誘電体キャパシタ１８の側面６４は、開口１７上における積層界面Ｉに対して傾斜角度ａ（たとえば、ａ＝７５〜８５°）で傾斜する急斜面である。
強誘電体キャパシタ１８の上部電極２１上には、ＴｉＮ膜４８が積層されている。
【００４９】
層間絶縁膜１６上には、Ａｌ２Ｏ３（アルミナ）からなる第１水素バリア膜２２と、ＳｉＮ（窒化シリコン）からなる第２水素バリア膜２３とが順に積層されている。
第２水素バリア膜２３上には、第２絶縁層２４が積層されている。第２絶縁層２４は、たとえば、酸化シリコンからなる。また、第２絶縁層２４の厚さは、たとえば、第１絶縁層９と同じ厚さ（たとえば、０．４〜０．９μｍ）である。
【００５０】
第２絶縁層２４、第２水素バリア膜２３および第１水素バリア膜２２には、第２絶縁層２４の上面６５からこれらを貫通して、ＴｉＮ膜４８に達するＰＬ用配線ビアホール２５が形成されている。
ＰＬ用配線ビアホール２５には、タングステンなどの金属材料からなるＰＬ用配線プラグ２９が埋設されている。ＰＬ用配線プラグ２９は、その上面６６が第２絶縁層２４の上面６５と面一になるまでＰＬ用配線ビアホール２５を埋め尽くしている。
【００５１】
また、ＰＬ用配線ビアホール２５において、その内面（第２絶縁層２４がなす側面およびＴｉＮ膜４８がなす底面）とＰＬ用配線プラグ２９との間には、バリア膜２７が介在されている。バリア膜２７は、たとえば、チタンを含有する導電材料（たとえば、ＴｉＮ、Ｔｉなど）からなる。
導電性のバリア膜２７が介在されることにより、ＰＬ用配線プラグ２９は、バリア膜２７およびＴｉＮ膜４８を介して、上部電極２１に電気的に接続（コンタクト）されることとなる。
【００５２】
また、第２絶縁層２４、第２水素バリア膜２３および第１水素バリア膜２２には、第２絶縁層２４の上面６５からこれらを貫通して、ソースコンタクトプラグ１５に達するＢＬ用配線ビアホール２６が形成されている。
ＢＬ用配線ビアホール２６には、タングステンなどの金属材料からなるＢＬ用配線プラグ３０が埋設されている。ＢＬ用配線プラグ３０は、その上面６７が第２絶縁層２４の上面６５と面一になるまでＢＬ用配線ビアホール２６を埋め尽くしている。
【００５３】
また、ＢＬ用配線ビアホール２６において、その内面（第２絶縁層２４がなす側面およびソースコンタクトプラグ１５がなす底面）とＢＬ用配線プラグ３０との間には、バリア膜２８が形成されている。バリア膜２８は、たとえば、チタンを含有する導電材料（たとえば、ＴｉＮ、Ｔｉなど）からなる。
導電性のバリア膜２８が介在されることにより、ＢＬ用配線プラグ３０は、バリア膜２７を介して、ソースコンタクトプラグ１５に電気的に接続（コンタクト）されることとなる。
【００５４】
第２絶縁層２４上には、ＰＬ用配線３１およびＢＬ用配線３２が形成されている。
ＰＬ用配線３１は、強誘電体メモリ１に備えられるプレート線４０に接続される配線であって、たとえば、チタンを含有する導電材料からなるチタン層３３と、アルミニウムを含有する導電材料からなるアルミニウム層３４と、チタンを含有する導電材料からなるチタン層３５との３層構造で形成されている。
【００５５】
ＢＬ用配線３２は、強誘電体メモリ１に備えられるビット線４１に接続される配線であって、たとえば、チタンを含有する導電材料からなるチタン層３６と、アルミニウムを含有する導電材料からなるアルミニウム層３７と、チタンを含有する導電材料からなるチタン層３８との３層構造で形成されている。
また、強誘電体メモリ１には、ワード線３９、プレート線４０およびビット線４１が備えられている。
【００５６】
ワード線３９は、各ドレイン領域３とソース領域４との間の各チャネル領域に対向する位置に、アクティブ領域５０の長手方向と直交する方向に延びている。ワード線３９はゲート電極６に接続されている。
プレート線４０は、上部電極２１の上方において、アクティブ領域５０の長手方向と直交する方向に延びている。プレート線４０はＰＬ用配線３１に接続されている。
【００５７】
ビット線４１は、アクティブ領域５０の上方において、アクティブ領域５０の長手方向に延びている。ビット線４１はＢＬ用配線３２に接続されている。
そして、ワード線３９によりメモリセルを選択し、ビット線４１とプレート線４０との間に電圧を印加することにより、選択されたメモリセルの強誘電体キャパシタ１８が、上部電極２１から下部電極１９へ向かう方向もしくはその反対方向に分極する。この分極方向を判別することによって、当該メモリセルに対して１ビット情報（０もしくは１の情報）を書き込むことができる。
【００５８】
一方、各メモリセルにおいて、上部電極２１と下部電極１９との間にパルス電圧を印加し、強誘電体キャパシタ１８の分極反転による電流の有無により当該メモリセルに書き込まれた１ビット情報を判別することによって、当該情報を読み出すことができる。
図３Ａ〜図３Ｊは、図２の強誘電体メモリの製造方法を工程順に示す模式的な断面図である。
【００５９】
この製造方法では、まず、図３Ａに示すように、シリコン基板２の表層部に、Ｎ型不純物が注入されることにより、Ｎ＋型のドレイン領域３およびＮ＋型のソース領域４が形成される。次いで、シリコン基板２上に、熱酸化処理により熱酸化膜（図示せず）が形成され、この熱酸化膜がパターニングされる。これにより、ドレイン領域３およびソース領域４に跨るゲート絶縁膜５が形成される。
【００６０】
次いで、ゲート絶縁膜５の形成されたシリコン基板２上に、ＣＶＤ法により、不純物がドープされたポリシリコン（ドープドポリシリコン）が堆積され、このドープトポリシリコンがパターニングされる。これにより、ゲート絶縁膜５上にゲート電極６が形成される。次に、シリコン基板２上に、ＣＶＤ法により酸化シリコンが堆積され、この酸化シリコンがエッチバックされる。これにより、ゲート電極６の側壁を取り囲むサイドウォール７が形成される。こうして、図３Ａに示すように、ゲート電極６（Metal）と、ゲート絶縁膜５（Oxide）と、ドレイン領域３およびソース領域４を含むシリコン基板２（Semiconductor）とを有するＭＯＳＦＥＴ８が形成される。
【００６１】
ＭＯＳＦＥＴ８の形成後、ＣＶＤ法により、シリコン基板２上に酸化シリコンが堆積されることにより、第１絶縁層９が形成される。次いで、公知のパターニング技術により、第１絶縁層９がパターニングされることにより、第１絶縁層９にドレインコンタクトホール１０およびソースコンタクトホール１１が同時に形成される。
次に、スパッタ法により、ドレインコンタクトホール１０およびソースコンタクトホール１１の内面全域を覆い、さらに第１絶縁層９の上面６１を覆うように、チタンを含有する導電材料が堆積される。そして、ＣＶＤ法により、ドレインコンタクトホール１０およびソースコンタクトホール１１を埋め尽くすようにタングステンが堆積される。その後、ＣＭＰ処理により、堆積されたタングステンの上面と第１絶縁層９の上面６１とが面一になるまで、チタンを含有する導電材料およびタングステンが研磨される。こうして、図３Ａに示すように、バリア膜１２が形成されるとともに、このバリア膜１２を介して、ドレインコンタクトホール１０に埋設されたドレインコンタクトプラグ１４が形成される。また、バリア膜１３が形成されるとともに、このバリア膜１３を介して、ソースコンタクトホール１１に埋設されたソースコンタクトプラグ１５が、ドレインコンタクトプラグ１４と同時に形成される。ドレインコンタクトプラグ１４の上面６２およびソースコンタクトプラグ１５の上面６３は、第１絶縁層９の上面６１と面一となる。
【００６２】
次いで、ＣＶＤ法により、第１絶縁層９上に酸化シリコンが堆積されることにより、図３Ｂに示すように、第１絶縁層９上に層間絶縁膜１６が積層される。
次に、公知のパターニング技術により、層間絶縁膜１６のドレインコンタクトプラグ１４に対向する部分が除去される。これにより、図３Ｃに示すように、ドレインコンタクトプラグ１４の上面６２を露出させる開口１７が形成される。
【００６３】
次いで、スパッタ法により、図３Ｄに示すように、貴金属を含有する導電材料からなる下部導電材料膜４２、強誘電体材料からなる強誘電体材料膜４３および貴金属を含有する導電材料からなる上部導電材料膜４４が、層間絶縁膜１６上に順に堆積されて、堆積構造物４５が形成される。
続いて、堆積構造物４５における開口１７上の部分（ドレインコンタクトプラグ１４上の部分）に、耐熱性のあるハードマスク４６（たとえば、ＴｉＮ）が形成される。そして、このハードマスク４６を介して、たとえば、３００℃以上、好ましくは、３５０〜４５０℃のエッチング温度で、堆積構造物４５がその積層界面に対して垂直にエッチングされる。これにより、堆積構造物４５は、その一部が開口１７上に残存するように、その残存部分以外の部分が除去される。こうして、図３Ｅに示すように、開口１７上における積層界面Ｉに対して傾斜角度ａ（たとえば、ａ＝７５〜８５°）で傾斜する側面６４を有するメサ形状の強誘電体キャパシタ１８が形成される。なお、強誘電体キャパシタ１８の上部電極２１上には、図３Ｆに示すように、エッチングにより薄くなったハードマスク４６がＴｉＮ膜４８として残存する。
【００６４】
次いで、層間絶縁膜１６上に、スパッタ法によりＡｌ２Ｏ３（アルミナ）が堆積され、さらに、ＰＥＣＶＤ法によりＳｉＮ（窒化シリコン）が堆積される。これにより、図３Ｆに示すように、層間絶縁膜１６を覆い、さらに強誘電体キャパシタ１８の表面全域を覆うように、第１水素バリア膜２２および第２水素バリア膜２３が形成される。
その後、ＣＶＤ法により、図３Ｇに示すように、第２水素バリア膜２３上に、酸化シリコンからなる第２絶縁層２４が積層される。このとき、強誘電体キャパシタ１８の表面全域が第１水素バリア膜２２および第２水素バリア膜２３により覆われているので、第２絶縁層２４の形成方法として、Ｈ（水素）をキャリヤガスとして用いるＣＶＤ法が採用されても、キャリヤガスによる強誘電体膜２０中の酸素の還元を防止することができる。したがって、強誘電体膜２０の特性劣化を抑制することができる。
【００６５】
次いで、第２絶縁層２４がＣＭＰ処理により研磨されて、第２絶縁層２４の表面が平坦化される。そして、公知のパターニング技術により、図３Ｈに示すように、第２絶縁層２４、第２水素バリア膜２３および第１水素バリア膜２２がパターニングされることにより、ＴｉＮ膜４８を露出させるＰＬ用配線ビアホール２５と、ソースコンタクトプラグ１５の上面６３を露出させるＢＬ用配線ビアホール２６とが同時に形成される。
【００６６】
次いで、スパッタ法により、ＰＬ用配線ビアホール２５およびＢＬ用配線ビアホール２６の内面を覆い、さらに第２絶縁層２４の上面６５を覆うように、チタンを含有する導電材料が堆積される。そして、ＣＶＤ法により、ＰＬ用配線ビアホール２５およびＢＬ用配線ビアホール２６を埋め尽くすようにタングステンが堆積される。その後、ＣＭＰ処理により、堆積されたタングステンの上面と第２絶縁層２４の上面６５とが面一になるまで、チタン含有材料およびタングステンが研磨される。こうして、図３Ｉに示すように、バリア膜２７が形成されるとともに、このバリア膜２７を介して、ＰＬ用配線ビアホール２５に埋設されたＰＬ用配線プラグ２９が形成される。また、バリア膜２８が形成されるとともに、このバリア膜２８を介して、ＢＬ用配線ビアホール２６に埋設されたＢＬ用配線プラグ３０が、ＰＬ用配線プラグ２９と同時に形成される。ＰＬ用配線プラグ２９の上面６６およびＢＬ用配線プラグ３０の上面６７は、第２絶縁層２４の上面６５と面一となる。
【００６７】
その後、スパッタ法により、チタンを含有する導電材料、アルミニウムを含有する導電材料およびチタンを含有する導電材料が、第２絶縁層２４上に積層され、パターニングされる。これにより、図３Ｊに示すように、ＰＬ用配線プラグ２９に電気的に接続されるＰＬ用配線３１（チタン層３３、アルミニウム層３４およびチタン層３５の３層構造からなる配線）と、ＢＬ用配線プラグ３０に電気的に接続されるＢＬ用配線３２（チタン層３６、アルミニウム層３７およびチタン層３８の３層構造からなる配線）とが、同時に形成される。
【００６８】
そして、ゲート電極６にワード線３９が接続され、ＰＬ用配線３１にプレート線４０が接続され、ＢＬ用配線３２にビット線４１が接続される。
こうして、図３Ｊに示すように、強誘電体キャパシタ１８を搭載する強誘電体メモリ１が得られる。
以上のように、上記の製造方法では、第１絶縁層９に、ドレインコンタクトプラグ１４およびソースコンタクトプラグ１５が埋設された後、第１絶縁層９上に層間絶縁膜１６が積層される。そして、層間絶縁膜１６がパターニングされることにより、層間絶縁膜１６のドレインコンタクトプラグ１４に対向する部分が除去されて、開口１７が形成される。これにより、ドレインコンタクトプラグ１４が層間絶縁膜１６の開口１７を介して露出する一方、ソースコンタクトプラグ１５が層間絶縁膜１６により覆われる。
【００６９】
この状態で、層間絶縁膜１６上に堆積構造物４５が形成され、堆積構造物４５の一部（開口１７上の部分）に、耐熱性のあるハードマスク４６が形成される。そして、ハードマスク４６を介して、堆積構造物４５がエッチングされることにより、強誘電体キャパシタ１８が形成される。
堆積構造物４５のエッチング時、ソースコンタクトプラグ１５が層間絶縁膜１６により覆われている。そのため、上記のように３００℃以上の高温で、堆積構造物４５がエッチングされても、層間絶縁膜１６による保護により、ソースコンタクトプラグ１５の異常エッチングを防止することができる。その結果、ソースコンタクトプラグ１５と、これに接続されるＢＬ用配線プラグ３０との間における導通不良の発生を抑制することができ、信頼性の低下を抑制することができる。
【００７０】
また、堆積構造物４５を高温エッチングすることにより、強誘電体キャパシタ１８の側面６４を、開口１７上における積層界面Ｉに対して急斜面にすることができる。その結果、強誘電体キャパシタ１８の面積を縮小することができるので、強誘電体メモリ１の微細化を図ることができる。
また、ドレインコンタクトプラグ１４およびソースコンタクトプラグ１５の形成に関して、ドレインコンタクトホール１０およびソースコンタクトホール１１が同時に形成される。そして、これらコンタクトホールを埋め尽くすようにタングステンが堆積された後、タングステンの上面と第１絶縁層９の上面６１とが面一になるまで、タングステンがＣＭＰ処理により研磨される。この研磨によって、それらの上面６２，６３が互いに面一をなすドレインコンタクトプラグ１４およびソースコンタクトプラグ１５が同時に形成される（図３Ａ参照）。
【００７１】
このように、ドレインコンタクトプラグ１４を形成するための複数の工程と、ソースコンタクトプラグ１５を形成するための複数の工程とが並行して行なわれるので、強誘電体メモリ１の製造工程を簡略化することができる。
図４は、本発明の第２の実施形態に係る強誘電体メモリの模式的な平面図である。図５は、図４の強誘電体メモリの断面図であり、切断線Ｖ−Ｖでの切断面である。
【００７２】
半導体記憶装置としての強誘電体メモリ１０１は、供給電源が遮断されても記憶内容を保持することのできる不揮発性メモリである。
強誘電体メモリ１０１は、図５に示すように、Ｐ型のシリコン基板１０２を備えている。
シリコン基板１０２上には、たとえば、複数の平面視長方形状のアクティブ領域１５０が形成されている。アクティブ領域１５０の輪郭は、図４では、太線で示されている。アクティブ領域１５０は、その長手方向および長手方向と直交する方向に整列するマトリクス状に配置されている。
【００７３】
各アクティブ領域１５０には、１ビットの情報を保持するメモリセルが複数（本実施形態では２つ）形成されている。図５では、複数のメモリセルのうちの１つを表している。
各メモリセルは、１つの強誘電体キャパシタ１１８（Ｃ）と、１つのＭＯＳＦＥＴ１０８（Ｔ）とが積層関係に配置される、１Ｔ１Ｃ型セル構造を有している。
アクティブ領域１５０（各メモリセル）において、シリコン基板１０２の表層部には、図５に示すように、Ｎ＋型のドレイン領域１０３と、Ｎ＋型のソース領域１０４とが間隔を空けて形成されている。なお、ソース領域１０４は、２つのメモリセルのＭＯＳＦＥＴ１０８に共通の領域とされており、平面視において、アクティブ領域１５０の中央部に形成されている。一方、ドレイン領域１０３は、平面視において、アクティブ領域１５０の一端部および他端部のそれぞれに、各メモリセルのＭＯＳＦＥＴ１０８に対応して形成されている。
【００７４】
また、シリコン基板１０２の表面には、ドレイン領域１０３からソース領域１０４に跨るゲート絶縁膜１０５が形成されている。ゲート絶縁膜１０５は、たとえば、酸化シリコンからなる。
ゲート絶縁膜１０５上には、たとえば、不純物がドープされたポリシリコン（ドープトポリシリコン）からなるゲート電極１０６が形成されている。
【００７５】
ゲート電極１０６の側壁には、その全周にわたって密着するサイドウォール１０７が形成されている。サイドウォール１０７は、たとえば、酸化シリコンからなる。
このように、強誘電体メモリ１０１には、ゲート電極１０６（Metal）と、ゲート絶縁膜１０５（Oxide）と、ドレイン領域１０３およびソース領域１０４を含むシリコン基板１０２（Semiconductor）とを有するＭＯＳＦＥＴ１０８が備えられている。
【００７６】
シリコン基板１０２上には、第１絶縁層１０９が積層されている。第１絶縁層１０９は、たとえば、酸化シリコンからなる。また、第１絶縁層１０９の厚さは、たとえば、０．４〜０．９μｍである。
第１絶縁層１０９において、ドレイン領域１０３に対向する部分には、第１絶縁層１０９の上面１６１からドレイン領域１０３に達するドレインコンタクトホール１１０が形成されている。
【００７７】
ドレインコンタクトホール１１０には、ドレインコンタクトプラグ１１４が埋設されている。ドレインコンタクトプラグ１１４は、ドレインコンタクトホール１１０の深さ方向途中部まで埋め込まれた本体プラグ１５１と、本体プラグ１５１の上面１６８を覆い、その上面１６２が第１絶縁層１０９の上面１６１と面一になるまでドレインコンタクトホール１１０を埋め尽くすキャッププラグ１５２とを有している。
【００７８】
第１金属プラグとしての本体プラグ１５１は、たとえば、タングステンなどの金属材料からなる。
導電性キャップとしてのキャッププラグ１５２は、後述する下部電極１１９および上部電極１２１の材料に対してエッチング選択比を有する導電性材料、たとえば、ＴｉＮ（窒化チタン）、ＴａＮ（窒化タンタル）、ＷＮ（窒化タングステン）などの導電性窒化物、不純物がドープされたポリシリコン（ドープトポリシリコン）、カーボンなどからなる。
【００７９】
また、ドレインコンタクトホール１１０において、その内面（第１絶縁層１０９がなす側面およびシリコン基板１０２がなす底面）とドレインコンタクトプラグ１１４との間には、バリア膜１１２が介在されている。バリア膜１１２は、たとえば、チタンを含有する導電材料（たとえば、ＴｉＮ、Ｔｉなど）からなる。
導電性のバリア膜１１２が介在されることにより、ドレインコンタクトプラグ１１４は、バリア膜１１２を介して、ドレイン領域１０３に電気的に接続（コンタクト）されることとなる。
【００８０】
また、第１絶縁層１０９において、ソース領域１０４に対向する部分には、第１絶縁層１０９の上面１６１からソース領域１０４に達するソースコンタクトホール１１１が形成されている。
ソースコンタクトホール１１１には、ソースコンタクトプラグ１１５が埋設されている。ソースコンタクトプラグ１１５は、ソースコンタクトホール１１１の深さ方向途中部まで埋め込まれた本体プラグ１５３と、本体プラグ１５３の上面１６９を覆い、その上面１６３が第１絶縁層１０９の上面１６１と面一になるまでソースコンタクトホール１１１を埋め尽くすキャッププラグ１５４とを有している。キャッププラグ１５４の上面１６３が第１絶縁層１０９の上面１６１と面一であることにより、ソースコンタクトプラグ１１５の上面（キャッププラグ１５４の上面１６３）と、ドレインコンタクトプラグ１１４の上面（キャッププラグ１５２の上面１６２）とは、面一となっている。
【００８１】
第２金属プラグとしての本体プラグ１５３は、たとえば、タングステンなどの金属材料からなる。
導電性キャップとしてのキャッププラグ１５４は、たとえば、上記したキャッププラグ１５２と同様の材料からなる。
また、ソースコンタクトホール１１１において、その内面（第１絶縁層１０９がなす側面およびシリコン基板１０２がなす底面）とソースコンタクトプラグ１１５との間には、バリア膜１１３が介在されている。バリア膜１１３は、たとえば、チタンを含有する導電材料（たとえば、ＴｉＮ、Ｔｉなど）からなる。
【００８２】
導電性のバリア膜１１３が介在されることにより、ソースコンタクトプラグ１１５は、バリア膜１１３を介して、ソース領域１０４に電気的に接続（コンタクト）されることとなる。
第１絶縁層１０９上には、ドレインコンタクトプラグ１１４に対向する部分に、強誘電体キャパシタ１１８が配置されている。つまり、強誘電体キャパシタ１１８は、平面視でドレインコンタクトプラグ１１４に重なる位置であって、ソースコンタクトプラグ１１５に重ならない位置に配置されている。
【００８３】
強誘電体キャパシタ１１８は、下部電極１１９と、上部電極１２１と、下部電極１１９と上部電極１２１とにより挟まれた強誘電体膜１２０とを備えている。
下部電極１１９は、貴金属を含有する導電材料（具体的には、Ａｕ系材料、Ａｇ系材料、Ｐｔ系材料、Ｐｄ系材料、Ｒｈ系材料、Ｉｒ系材料、Ｒｕ系材料、Ｏｓ系材料）からなる。また、下部電極１１９の厚さは、たとえば、０．０５〜０．２５μｍである。下部電極１１９は、ドレインコンタクトプラグ１１４の上面１６２に接触している。これにより、下部電極１１９は、ドレインコンタクトプラグ１１４を介して、ドレイン領域１０３に電気的に接続されることとなる。
【００８４】
上部電極１２１は、下部電極１１９と同様に、貴金属を含有する導電材料からなる。また、上部電極１２１の厚さは、たとえば、下部電極１１９と同じ厚さ（たとえば、０．０５〜０．２５μｍ）である。
強誘電体膜１２０は、強誘電体材料からなる。強誘電体材料としては、電圧が印加されていなくても電荷を貯蔵可能な特性を有する材料であれば特に制限されず、たとえば、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）、タンタル酸ビスマスストロンチウム（ＳｒＢｉ２Ｔａ２Ｏ９：ＳＢＴ）、チタン酸ビスマスランタン（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２：ＢＬＴ）、チタン酸バリウム（ＢａＴｉＯ３）など、公知のものが挙げられる。また、強誘電体膜１２０の厚さは、たとえば、０．１〜０．２μｍである。
【００８５】
そして、下部電極１１９、強誘電体膜１２０および上部電極１２１が積層されてなる強誘電体キャパシタ１１８は、たとえば、メサ形状（断面視台形状）に形成されている。強誘電体キャパシタ１１８の側面１６４は、その積層界面Ｉに対して傾斜角度ａ（たとえば、ａ＝７５〜８５°）で傾斜する急斜面である。
強誘電体キャパシタ１１８の上部電極１２１上には、ＴｉＮ膜１４８が積層されている。
【００８６】
第１絶縁層１０９上には、Ａｌ２Ｏ３（アルミナ）からなる第１水素バリア膜１２２と、ＳｉＮ（窒化シリコン）からなる第２水素バリア膜１２３とが順に積層されている。
第２水素バリア膜１２３上には、第２絶縁層１２４が積層されている。第２絶縁層１２４は、たとえば、酸化シリコンからなる。また、第２絶縁層１２４の厚さは、たとえば、第１絶縁層１０９と同じ厚さ（たとえば、０．４〜０．９μｍ）である。
【００８７】
第２絶縁層１２４、第２水素バリア膜１２３および第１水素バリア膜１２２には、第２絶縁層１２４の上面１６５からこれらを貫通して、ＴｉＮ膜１４８に達するＰＬ用配線ビアホール１２５が形成されている。
ＰＬ用配線ビアホール１２５には、タングステンなどの金属材料からなるＰＬ用配線プラグ１２９が埋設されている。ＰＬ用配線プラグ１２９は、その上面１６６が第２絶縁層１２４の上面１６５と面一になるまでＰＬ用配線ビアホール１２５を埋め尽くしている。
【００８８】
また、ＰＬ用配線ビアホール１２５において、その内面（第２絶縁層１２４がなす側面およびＴｉＮ膜１４８がなす底面）とＰＬ用配線プラグ１２９との間には、バリア膜１２７が介在されている。バリア膜１２７は、たとえば、チタンを含有する導電材料（たとえば、ＴｉＮ、Ｔｉなど）からなる。
導電性のバリア膜１２７が介在されることにより、ＰＬ用配線プラグ１２９は、バリア膜１２７およびＴｉＮ膜１４８を介して、上部電極１２１に電気的に接続（コンタクト）されることとなる。
【００８９】
また、第２絶縁層１２４、第２水素バリア膜１２３および第１水素バリア膜１２２には、第２絶縁層１２４の上面１６５からこれらを貫通して、ソースコンタクトプラグ１１５に達するＢＬ用配線ビアホール１２６が形成されている。
ＢＬ用配線ビアホール１２６には、タングステンなどの金属材料からなるＢＬ用配線プラグ１３０が埋設されている。ＢＬ用配線プラグ１３０は、その上面１６７が第２絶縁層１２４の上面１６５と面一になるまでＢＬ用配線ビアホール１２６を埋め尽くしている。
【００９０】
また、ＢＬ用配線ビアホール１２６において、その内面（第２絶縁層１２４がなす側面およびソースコンタクトプラグ１１５がなす底面）とＢＬ用配線プラグ１３０との間には、バリア膜１２８が形成されている。バリア膜１２８は、たとえば、チタンを含有する導電材料（たとえば、ＴｉＮ、Ｔｉなど）からなる。
導電性のバリア膜１２８が介在されることにより、ＢＬ用配線プラグ１３０は、バリア膜１２７を介して、ソースコンタクトプラグ１１５に電気的に接続（コンタクト）されることとなる。
【００９１】
第２絶縁層１２４上には、ＰＬ用配線１３１およびＢＬ用配線１３２が形成されている。
ＰＬ用配線１３１は、強誘電体メモリ１０１に備えられるプレート線１４０に接続される配線であって、たとえば、チタンを含有する導電材料からなるチタン層１３３と、アルミニウムを含有する導電材料からなるアルミニウム層１３４と、チタンを含有する導電材料からなるチタン層１３５との３層構造で形成されている。
【００９２】
ＢＬ用配線１３２は、強誘電体メモリ１０１に備えられるビット線１４１に接続される配線であって、たとえば、チタンを含有する導電材料からなるチタン層１３６と、アルミニウムを含有する導電材料からなるアルミニウム層１３７と、チタンを含有する導電材料からなるチタン層１３８との３層構造で形成されている。
また、強誘電体メモリ１０１には、ワード線１３９、プレート線１４０およびビット線１４１が備えられている。
【００９３】
ワード線１３９は、各ドレイン領域１０３とソース領域１０４との間の各チャネル領域に対向する位置に、アクティブ領域１５０の長手方向と直交する方向に延びている。ワード線１３９はゲート電極１０６に接続されている。
プレート線１４０は、上部電極１２１の上方において、アクティブ領域１５０の長手方向と直交する方向に延びている。プレート線１４０はＰＬ用配線１３１に接続されている。
【００９４】
ビット線１４１は、アクティブ領域１５０の上方において、アクティブ領域１５０の長手方向に延びている。ビット線１４１はＢＬ用配線１３２に接続されている。
そして、ワード線１３９によりメモリセルを選択し、ビット線１４１とプレート線１４０との間に電圧を印加することにより、選択されたメモリセルの強誘電体キャパシタ１１８が、上部電極１２１から下部電極１１９へ向かう方向もしくはその反対方向に分極する。この分極方向を判別することによって、当該メモリセルに対して１ビット情報（０もしくは１の情報）を書き込むことができる。
【００９５】
一方、各メモリセルにおいて、上部電極１２１と下部電極１１９との間にパルス電圧を印加し、強誘電体キャパシタ１１８の分極反転による電流の有無により当該メモリセルに書き込まれた１ビット情報を判別することによって、当該情報を読み出すことができる。
図６Ａ〜図６Ｋは、図５の強誘電体メモリの製造方法を工程順に示す模式的な断面図である。
【００９６】
この製造方法では、まず、図６Ａに示すように、シリコン基板１０２の表層部に、Ｎ型不純物が注入されることにより、Ｎ＋型のドレイン領域１０３およびＮ＋型のソース領域１０４が形成される。次いで、シリコン基板１０２上に、熱酸化処理により熱酸化膜（図示せず）が形成され、この熱酸化膜がパターニングされる。これにより、ドレイン領域１０３およびソース領域１０４に跨るゲート絶縁膜１０５が形成される。
【００９７】
次いで、ゲート絶縁膜１０５の形成されたシリコン基板１０２上に、ＣＶＤ法により、不純物がドープされたポリシリコン（ドープドポリシリコン）が堆積され、このドープトポリシリコンがパターニングされる。これにより、ゲート絶縁膜１０５上にゲート電極１０６が形成される。次に、シリコン基板１０２上に、ＣＶＤ法により酸化シリコンが堆積され、この酸化シリコンがエッチバックされる。これにより、ゲート電極１０６の側壁を取り囲むサイドウォール１０７が形成される。こうして、図６Ａに示すように、ゲート電極１０６（Metal）と、ゲート絶縁膜１０５（Oxide）と、ドレイン領域１０３およびソース領域１０４を含むシリコン基板１０２（Semiconductor）とを有するＭＯＳＦＥＴ１０８が形成される。
【００９８】
ＭＯＳＦＥＴ１０８の形成後、ＣＶＤ法により、シリコン基板１０２上に酸化シリコンが堆積されることにより、第１絶縁層１０９が形成される。次いで、公知のパターニング技術により、第１絶縁層１０９がパターニングされることにより、第１絶縁層１０９にドレインコンタクトホール１１０およびソースコンタクトホール１１１が同時に形成される。
【００９９】
次に、スパッタ法により、ドレインコンタクトホール１１０およびソースコンタクトホール１１１の内面全域を覆い、さらに第１絶縁層１０９の上面１６１を覆うように、チタンを含有する導電材料が堆積される。そして、ＣＶＤ法により、ドレインコンタクトホール１１０およびソースコンタクトホール１１１を埋め尽くすようにタングステンが堆積される。その後、ＣＭＰ処理により、堆積されたタングステンの上面と第１絶縁層１０９の上面１６１とが面一になるまで、チタンを含有する導電材料およびタングステンが研磨される。こうして、図６Ａに示すように、バリア膜１１２が形成されるとともに、このバリア膜１１２を介して、ドレインコンタクトホール１１０に埋設されたドレイン側金属プラグ１１６が形成される。また、バリア膜１１３が形成されるとともに、このバリア膜１１３を介して、ソースコンタクトホール１１１に埋設されたソース側金属プラグ１１７が、ドレイン側金属プラグ１１６と同時に形成される。
【０１００】
次いで、公知のエッチング技術により、ドレイン側金属プラグ１１６およびソース側金属プラグ１１７の上部が除去される。これにより、図６Ｂに示すように、ドレインコンタクトホール１１０の途中部およびソースコンタクトホール１１１の途中部まで埋設された、ドレイン側の本体プラグ１５１およびソース側の本体プラグ１５３がそれぞれ形成される。
【０１０１】
続いて、図６Ｃに示すように、スパッタ法により、ドレインコンタクトホール１１０およびソースコンタクトホール１１１における各本体プラグ１５１，１５３上を埋め尽くし、さらに第１絶縁層１０９の上面１６１を覆うように、キャッププラグ１５２およびキャッププラグ１５４の材料であるキャップ材料１４７が堆積される。
その後、ＣＭＰ処理により、堆積されたキャップ材料１４７の上面と第１絶縁層１０９の上面１６１とが面一になるまで、キャップ材料１４７が研磨される。こうして、図６Ｄに示すように、本体プラグ１５１の上面１６８を覆うキャッププラグ１５２と、本体プラグ１５３の上面１６９を覆うキャッププラグ１５４とが同時に形成される。これにより、各バリア膜１１２，１１３を介してドレインコンタクトホール１１０およびソースコンタクトホール１１１にそれぞれ埋設された、ドレインコンタクトプラグ１１４およびソースコンタクトプラグ１１５が同時に形成される。
【０１０２】
次いで、スパッタ法により、図６Ｅに示すように、貴金属を含有する導電材料からなる下部導電材料膜１４２、強誘電体材料からなる強誘電体材料膜１４３および貴金属を含有する導電材料からなる上部導電材料膜１４４が、第１絶縁層１０９上に順に堆積されて、堆積構造物１４５が形成される。
続いて、堆積構造物１４５におけるドレインコンタクトプラグ１１４上の部分に、耐熱性のあるハードマスク１４６（たとえば、ＴｉＮ）が形成される。そして、このハードマスク１４６を介して、たとえば、３００℃以上、好ましくは、３５０〜４５０℃のエッチング温度で、堆積構造物１４５がその積層界面に対して垂直にエッチングされる。これにより、堆積構造物１４５は、その一部がドレインコンタクトプラグ１１４上に残存するように、その残存部分以外の部分が除去される。こうして、図６Ｆに示すように、その積層界面Ｉに対して傾斜角度ａ（たとえば、ａ＝７５〜８５°）で傾斜する側面１６４を有するメサ形状の強誘電体キャパシタ１１８が形成される。なお、強誘電体キャパシタ１１８の上部電極１２１上には、図６Ｇに示すように、エッチングにより薄くなったハードマスク１４６がＴｉＮ膜１４８として残存する。
【０１０３】
次いで、第１絶縁層１０９上に、スパッタ法によりＡｌ２Ｏ３（アルミナ）が堆積され、さらに、ＰＥＣＶＤ法によりＳｉＮ（窒化シリコン）が堆積される。これにより、図６Ｇに示すように、第１絶縁層１０９を覆い、さらに強誘電体キャパシタ１１８の表面全域を覆う第１水素バリア膜１２２および第２水素バリア膜１２３が形成される。
その後、ＣＶＤ法により、図６Ｈに示すように、第２水素バリア膜１２３上に、酸化シリコンからなる第２絶縁層１２４が積層される。このとき、強誘電体キャパシタ１１８の表面全域が第１水素バリア膜１２２および第２水素バリア膜１２３により覆われているので、第２絶縁層１２４の形成方法として、Ｈ（水素）をキャリヤガスとして用いるＣＶＤ法が採用されても、キャリヤガスによる強誘電体膜１２０中の酸素の還元を防止することができる。したがって、強誘電体膜１２０の特性劣化を抑制することができる。
【０１０４】
次いで、第２絶縁層１２４がＣＭＰ処理により研磨されて、第２絶縁層１２４の表面が平坦化される。そして、公知のパターニング技術により、図６Ｉに示すように、第２絶縁層１２４、第２水素バリア膜１２３および第１水素バリア膜１２２がパターニングされることにより、ＴｉＮ膜１４８を露出させるＰＬ用配線ビアホール１２５と、ソースコンタクトプラグ１１５の上面１６３を露出させるＢＬ用配線ビアホール１２６とが同時に形成される。
【０１０５】
次いで、スパッタ法により、ＰＬ用配線ビアホール１２５およびＢＬ用配線ビアホール１２６の内面を覆い、さらに第２絶縁層１２４の上面１６５を覆うように、チタンを含有する導電材料が堆積される。そして、ＣＶＤ法により、ＰＬ用配線ビアホール１２５およびＢＬ用配線ビアホール１２６を埋め尽くすようにタングステンが堆積される。その後、ＣＭＰ処理により、堆積されたタングステンの上面と第２絶縁層１２４の上面１６５とが面一になるまで、チタン含有材料およびタングステンが研磨される。こうして、図６Ｊに示すように、バリア膜１２７が形成されるとともに、このバリア膜１２７を介して、ＰＬ用配線ビアホール１２５に埋設されたＰＬ用配線プラグ１２９が形成される。また、バリア膜１２８が形成されるとともに、このバリア膜１２８を介して、ＢＬ用配線ビアホール１２６に埋設されたＢＬ用配線プラグ１３０が、ＰＬ用配線プラグ１２９と同時に形成される。ＰＬ用配線プラグ１２９の上面１６６およびＢＬ用配線プラグ１３０の上面１６７は、第２絶縁層１２４の上面１６５と面一となる。
【０１０６】
その後、スパッタ法により、チタンを含有する導電材料、アルミニウムを含有する導電材料およびチタンを含有する導電材料が、第２絶縁層１２４上に積層され、パターニングされる。これにより、図６Ｋに示すように、ＰＬ用配線プラグ１２９に電気的に接続されるＰＬ用配線１３１（チタン層１３３、アルミニウム層１３４およびチタン層１３５の３層構造からなる配線）と、ＢＬ用配線プラグ１３０に電気的に接続されるＢＬ用配線１３２（チタン層１３６、アルミニウム層１３７およびチタン層１３８の３層構造からなる配線）とが形成される。
【０１０７】
そして、ゲート電極１０６にワード線１３９が接続され、ＰＬ用配線１３１にプレート線１４０が接続され、ＢＬ用配線１３２にビット線１４１が接続される。
こうして、図６Ｋに示すように、強誘電体キャパシタ１１８を搭載する強誘電体メモリ１０１が得られる。
以上のように、強誘電体メモリ１０１では、ソース側の本体プラグ１５３の上面１６９は、キャッププラグ１５４により覆われている。キャッププラグ１５４で覆われることにより、本体プラグ１５３の上面１６９は、キャッププラグ１５４により保護されている。
【０１０８】
そして、上記の製造方法では、このキャッププラグ１５４が形成された後、第１絶縁層１０９上に堆積構造物１４５が形成され、堆積構造物１４５の一部（ドレインコンタクトプラグ１１４上の部分）に、耐熱性のあるハードマスク１４６が形成される。そして、ハードマスク１４６を介して、堆積構造物１４５がエッチングされることにより、強誘電体キャパシタ１１８が形成される。
【０１０９】
堆積構造物１４５のエッチング時、本体プラグ１５３がキャッププラグ１５４により覆われている。また、キャッププラグ１５４は、上記のように、下部電極１１９および上部電極１２１に対してエッチング選択比を有する導電性材料からなる。そのため、上記のように３００℃以上の高温で、堆積構造物１４５がエッチングされても、キャッププラグ１５４による保護により、本体プラグ１５３の異常エッチングを防止することができる。その結果、この本体プラグ１５３とキャッププラグ１５４とにより構成されるソースコンタクトプラグ１１５と、これに接続されるＢＬ用配線プラグ１３０との間における導通不良の発生を抑制することができ、信頼性の低下を抑制することができる。
【０１１０】
さらに、キャッププラグ１５４が導電性窒化物であれば、下部電極１１９および上部電極１２１に対して、エッチング選択比を大きくとれるので、本体プラグ１５３の異常エッチングを効果的に防止することができる。
また、堆積構造物１４５を高温エッチングすることにより、強誘電体キャパシタ１１８の側面１６４を、積層界面Ｉに対して急斜面にすることができる。その結果、強誘電体キャパシタ１１８の面積を縮小することができるので、強誘電体メモリ１０１の微細化を図ることができる。
【０１１１】
また、ドレインコンタクトホール１１０に、本体プラグ１５１およびキャッププラグ１５２が埋め込まれている。また、ソースコンタクトホール１１１に、本体プラグ１５３およびキャッププラグ１５４が埋め込まれている。つまり、ドレインコンタクトホール１１０およびソースコンタクトホール１１１に埋め込まれた構造物が同じ構造である。
したがって、ドレインコンタクトプラグ１１４およびソースコンタクトプラグ１１５の形成に関して、ドレインコンタクトホール１１０およびソースコンタクトホール１１１が同時に形成され、これらコンタクトホールを埋め尽くすドレイン側金属プラグ１１６およびソース側金属プラグ１１７が形成される（図６Ａ参照）。次いで、これらプラグがエッチングされることによって、ドレイン側の本体プラグ１５１およびソース側の本体プラグ１５３が同時に形成される（図６Ｂ参照）。
【０１１２】
次いで、ドレインコンタクトホール１１０およびソースコンタクトホール１１１における各本体プラグ１５１，１５３上を埋め尽くす導電性のキャップ材料１４７が堆積され（図６Ｃ参照）、このキャップ材料１４７がＣＭＰ処理により研磨される。この研磨によって、ドレイン側のキャッププラグ１５２およびソース側のキャッププラグ１５４が同時に形成されて、ドレインコンタクトプラグ１１４およびソースコンタクトプラグ１１５が同時に形成される（図６Ｄ参照）。
【０１１３】
このように、ドレイン側の本体プラグ１５１を形成する工程と、ソース側の本体プラグ１５３を形成する工程とが並行して行なわれ、さらに、本体プラグ１５１の上面１６８を覆うドレイン側のキャッププラグ１５２を形成する工程と、本体プラグ１５３の上面１６９を覆うソース側のキャッププラグ１５４を形成する工程とが並行して行なわれる。そのため、強誘電体メモリ１０１の製造工程を簡略化することができる。
【０１１４】
以上、本発明の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、強誘電体メモリ１，１０１の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、強誘電体メモリ１，１０１において、Ｐ型の部分がＮ型であり、Ｎ型の部分がＰ型であってもよい。
【０１１５】
また、強誘電体メモリ１，１０１の各メモリセルのセル構造は、強誘電体キャパシタとＭＯＳＦＥＴとが組み合わせられる構造であれば、たとえば、２Ｔ２Ｃ型であってもよい。
また、ドレインコンタクトプラグ１１４は、キャッププラグ１５２を有していなくてもよい。この場合、ドレインコンタクトホール１１０に、その上面１６８と第１絶縁層１０９の上面１６１とが面一になるまでタングステンなどの金属材料を埋め尽くすことにより、本体プラグ１５１を形成すればよい。
【０１１６】
また、ソースコンタクトプラグ１１５は、キャッププラグ１５４を有していなくてもよいが、この場合、ソースコンタクトプラグ１１５の上面を、下部電極１１９および上部電極１２１に対してエッチング選択比を有する導電性材料からなる材料膜などで被覆すればよい。
本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。
【０１１７】
本出願は、２００８年９月１６日に日本国特許庁に提出された特願２００８−２３６６４７号および２００８年９月１６日に日本国特許庁に提出された特願２００８−２３６６４８号に対応しており、これらの出願の全開示はここに引用により組み込まれるものとする。
【符号の説明】
【０１１８】
１・・・強誘電体メモリ、９・・・第１絶縁層、１４・・・ドレインコンタクトプラグ、１５・・・ソースコンタクトプラグ、１６・・・層間絶縁膜、１７・・・開口、１８・・・強誘電体キャパシタ、１９・・・下部電極、２０・・・強誘電体膜、２１・・・上部電極、４２・・・下部導電材料膜、４３・・・強誘電体材料膜、４４・・・上部導電材料膜、４５・・・堆積構造物、６２・・・上面、６３・・・上面、１０１・・・強誘電体メモリ、１０９・・・第１絶縁層、１１０・・・ドレインコンタクトホール、１１１・・・ソースコンタクトホール、１１４・・・ドレインコンタクトプラグ、１１５・・・ソースコンタクトプラグ、１１６・・・ドレイン側金属プラグ、１１７・・・ソース側金属プラグ、１１８・・・強誘電体キャパシタ、１１９・・・下部電極、１２０・・・強誘電体膜、１２１・・・上部電極、１４２・・・下部導電材料膜、１４３・・・強誘電体材料膜、１４４・・・上部導電材料膜、１４５・・・堆積構造物、１４７・・・キャップ材料、１６１・・・上面、１６２・・・上面、１６３・・・上面、１６８・・・上面、１６９・・・上面
【図１】
2010032456.tif 000003
【図２】
2010032456.tif 000004
【図３Ａ】
2010032456.tif 000005
【図３Ｂ】
2010032456.tif 000006
【図３Ｃ】
2010032456.tif 000007
【図３Ｄ】
2010032456.tif 000008
【図３Ｅ】
2010032456.tif 000009
【図３Ｆ】
2010032456.tif 000010
【図３Ｇ】
2010032456.tif 000011
【図３Ｈ】
2010032456.tif 000012
【図３Ｉ】
2010032456.tif 000013
【図３Ｊ】
2010032456.tif 000014
【図４】
2010032456.tif 000015
【図５】
2010032456.tif 000016
【図６Ａ】
2010032456.tif 000017
【図６Ｂ】
2010032456.tif 000018
【図６Ｃ】
2010032456.tif 000019
【図６Ｄ】
2010032456.tif 000020
【図６Ｅ】
2010032456.tif 000021
【図６Ｆ】
2010032456.tif 000022
【図６Ｇ】
2010032456.tif 000023
【図６Ｈ】
2010032456.tif 000024
【図６Ｉ】
2010032456.tif 000025
【図６Ｊ】
2010032456.tif 000026
【図６Ｋ】
2010032456.tif 000027
【図７Ａ】
2010032456.tif 000028
【図７Ｂ】
2010032456.tif 000029
【図７Ｃ】
2010032456.tif 000030
【図７Ｄ】
2010032456.tif 000031
【図７Ｅ】
2010032456.tif 000032
【図７Ｆ】
2010032456.tif 000033
【図７Ｇ】
2010032456.tif 000034
【図７Ｈ】
2010032456.tif 000035
【国際調査報告】
2010032456.tif 000036
2010032456.tif 000037
2010032456.tif 000038
2010032456.tif 000039