【事件の表示】
　特許第３０５５３９９号「高周波信号処理ユニット」の請求項１ないし３に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３０５５３９９号の請求項１および２に係る特許を維持する。
【理　由】
１．手続の経緯
　
　特許第３０５５３９９号の請求項１ないし３に係る発明についての出願は、平成６年７月２７日に特許出願され、平成１２年４月１４日にその特許の設定登録がなされ、その後、異議申立人市東勇より特許異議の申立てがなされ、取消理由が通知され、その指定期間内である平成１３年４月２４日に訂正請求（後日取下げ）がなされた後、再度取消理由が通知され、その指定期間内である平成１３年６月１１日に訂正請求がなされたものである。
　
　
２．訂正の適否について
　
（１）訂正の内容
　特許権者が平成１３年６月１１日付け訂正請求により求めている訂正の内容は、以下の（ア）ないし（ウ）のとおりである。
　
（ア）特許請求の範囲を、
「【請求項１】第１のＰＬＬ回路で制御される選局回路部と、第２のＰＬＬ回路で制御されるＲＦ変調回路部と、前記第１のＰＬＬ回路と前記第２のＰＬＬ回路とに基準周波数信号を供給する一つの発振素子とを備え、前記選局回路部と前記ＲＦ変調回路部はそれぞれ独立した筐体内に実装するとともに、一方の筐体には前記基準周波数信号を出力する基準信号出力端子を設け、他方の筐体には前記基準周波数信号を入力する基準信号入力端子を設けた高周波信号処理ユニット。
【請求項２】第１のＰＬＬ回路で制御される選局回路部と、第２のＰＬＬ回路で制御されるＲＦ変調回路部と、前記第１のＰＬＬ回路と前記第２のＰＬＬ回路とに基準周波数信号を供給する一つの発振素子とを備え、前記選局回路部と前記ＲＦ変調回路部とが金属遮蔽され、一つの筐体に収められるとともに、前記選局回路部には前記基準周波数信号を出力する基準信号出力端子或いは、前記基準周波数信号を入力する基準信号入力端子を設け、前記ＲＦ変調回路部には前記選局回路部を相補するように前記基準周波数信号を入力する基準信号入力端子或いは、前記基準周波数信号を出力する基準信号出力端子が設けられた高周波信号処理ユニット。」
と訂正する。
　
（イ）明細書の【発明の詳細な説明】中の【０００７】欄を、
「【課題を解決するための手段】
　この目的を達成するために本発明の高周波信号処理ユニットは、第１のＰＬＬ回路で制御される選局回路部と、第２のＰＬＬ回路で制御されるＲＦ変調回路部と、前記第１のＰＬＬ回路と前記第２のＰＬＬ回路とに基準周波数信号を供給する一つの発振素子とを備え、前記選局回路部と前記ＲＦ変調回路部はそれぞれ独立した筐体内に実装するとともに、一方の筐体には前記基準周波数信号を出力する基準信号出力端子を設け、他方の筐体には前記基準周波数信号を入力する基準信号入力端子を設けたものである。」
と訂正する。
　
（ウ）明細書の【発明の詳細な説明】中の【００１９】、【００２０】欄を、
「【００１９】
【発明の効果】
以上のように本発明の高周波信号処理ユニットによれば、第１のＰＬＬ回路の基準周波数信号と、第２のＰＬＬ回路の基準周波数信号とが一つの発振素子から供給される構成としているので、小型化が実現できる。
【００２０】
また、発振素子は高価であるため低コスト化に寄与する。
さらに選局回路部もしくは、ＲＦ変調回路部のどちらか一方に基準発振回路を構成するとともに、その基準周波数信号の出力端子を設け、他方の回路部にこの基準周波数信号の入力端子を設けることで、高周波信号処理回路と同一筐体内での基準周波数信号の引き回しが不要となるので、基準周波数信号による高周波信号処理回路への種々の妨害を低減できる。また、この基準周波数信号の出力端子を設けたことで、この基準周波数信号をセット側回路の制御基準信号に利用でき、セット全体として低コスト化に寄与する。」と訂正する。
　
（２）訂正内容の目的の適否、新規事項の有無、及び特許請求の範囲の拡張・変更の存否
　
訂正（ア）について
　訂正前の特許請求の範囲の請求項１については削除をしたものである。
　訂正前の特許請求の範囲の請求項２については請求項１に繰り上げるとともに、「発振素子」を「一つの発振素子」に限定し、さらに「一方の筐体には前記基準周波数信号を出力する基準信号出力端子を設け、他方の筐体には前記基準周波数信号を入力する基準信号入力端子を設け」と訂正することにより、訂正前の請求項２に含まれていた「選局回路部」と「ＲＦ変調回路部」の双方に「入力端子」が設けられる構成、および「選局回路部」と「ＲＦ変調回路部」の双方に「出力端子」が設けられる構成を、いずれか一方に「入力端子」が、他方に「出力端子」が設けられる構成と限定するものである。
　また、訂正前の特許請求の範囲の請求項３についても請求項２に繰り上げるとともに、「発振素子」を「一つの発振素子」に限定したものである。
　したがって、訂正（ア）については特許請求の範囲の減縮に該当するものであって、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、または変更するものでもない。
　
訂正（イ）、（ウ）について、
　特許請求の範囲の訂正にともない、対応する箇所を訂正するものであり、明りょうでない記載の釈明に該当する。
　
（３）むすび
　以上、上記訂正は特許法第１２０条の４第３項で準用する同法第１２６条第１項ただし書および第２項の規定に適合するものであるから、上記訂正を認める。
　
　
３．特許異議の申立てについて
　
（１）申立ての理由の概要
　申立人市東勇は、証拠として甲第１号証：実願平３−５７１２１号（実開平５−４６４０号）のＣＤ−ＲＯＭ、甲第２号証：「電子部品　’９０／’９１カタログ　チューナ　高周波ユニット」松下電子部品株式会社、甲第３号証：実願昭６２−５４３９５号（実開昭６３−１６１４９６号）のマイクロフィルムを提出し、特許第３０５５３９９号の請求項１ないし３に係る発明は、甲第１号証ないし甲第３号証に記載の発明と同一または、これらの発明に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第１項第３号または同法第２９条第２項の規定により特許を受けることができないものであるから、特許を取り消すべきと主張している。
　
（２）本件発明
　本件特許第３０５５３９９号に係る発明は、平成１３年６月１１日付け訂正明細書の特許請求の範囲の請求項１、２に記載された事項により特定される次に掲げるとおりのもの（以下それぞれ「本件第１発明」「本件第２発明」という。）である。
「【請求項１】【請求項２】（上記 ２．（１）（ア）のとおり）」
　
（３）引用刊行物に記載された発明
（ア）当審が通知した取消理由で引用した刊行物１：実願平３−５７１２１号（実開平５−４６４０号）のＣＤ−ＲＯＭ（上記甲第１号証）には、「電子同調チューナ装置」（以下「刊行物１の発明」という。）に関し、以下の事項が記載されている。
「シールド用の金属筐体Ａ内には、ＵＨＦ・ＶＨＦチューナ回路１、ＢＳチューナ回路２、ＵＨＦ・ＶＨＦチューナ回路１に接続される局部発振制御用ＰＬＬ回路３、ＢＳチューナ回路２に接続される局部発振制御用ＰＬＬ回路４、ＰＬＬ回路３の基準信号発振器の一部を構成する水晶発振子１１が収納されている。ここで、チューナ回路１とＰＬＬ回路３などはＵＨＦ・ＶＨＦチューナ部１３を構成し、チューナ回路２とＰＬＬ回路４などはＢＳチューナ部１４を構成する。
【０００９】
　基準信号発振用の水晶発振子１１は、ＵＨＦ・ＶＨＦチューナ回路１側のＰＬＬ回路３の基準信号発振器を構成する増幅器７から延びる水晶発振子用接続端子９ａ，９ｂに接続され、この水晶発振子１１からＰＬＬ回路３に基準信号が供給される。またこの増幅器７の出力端子に接続される端子９ｂは、基準信号取り出し用のコンデンサ１２を介してＢＳチューナ回路２側のＰＬＬ回路４の基準信号発振器を構成する増幅器８の入力端子から延びる接続端子１０ａに接続されている。なお、この増幅器８の出力端子から延びる端子１０ｂは未接続（ＮＣ）となっている。これによりＰＬＬ回路３側からコンデンサ１２を介してＢＳチューナ回路３側のＰＬＬ回路４に基準信号が供給される。」（【０００８】段落ないし【０００９】段落）
　
（イ）当審が通知した取消理由で引用した刊行物２：「電子部品　’９０／’９１カタログ　チューナ　高周波ユニット」松下電子部品株式会社（上記甲第２号証）には、その８頁ないし１１頁に一つの筐体に収納されたＴＶチューナが、２６頁ないし２９頁には一つの筐体に収納されたＲＦコンバータがそれぞれ記載されている（以下「刊行物２の発明」という。）。
　
（ウ）当審が通知した取消理由で引用した刊行物３：実願昭６２−５４３９５号（実開昭６３−１６１４９６号）のマイクロフィルム（上記甲第３号証）には、「一体型ＲＦユニット」（以下「刊行物３の発明」という）に関し、以下の事項が記載されている。
「このＲＦユニット４０は１つのシールドケース４１内に構成されている。シールドケース４１は横長形状であり、金属板によって形成されている。シールドケース４１の内部は３枚のシールド板４２，４３によって３つのブロック（Ａ）と（Ｂ）と（Ｃ）とに分けられている。左端のブロック（Ａ）には一体型ＲＦモジュレータユニットが収納されている。このＲＦモジュレータユニットのブロック（Ａ）内はシールド板４４によってさらに二分されており、その一方にはＲＦモジュレータ回路５１が収納され、他方には入力選択回路回路５２が収納されている。入力選択回路５２には分配器５６とＲＦスイッチ５７が内蔵されている。ＲＦモジュレータ回路５１はＶＨＦの搬送波を発生するものであり、シールドケース４１には搬送波のチャンネルを切換えるチャンネル切換スイッチ５３が設けられている。また入力選択回路回路５２が収納されている部分には、ＶＨＦのアンテナ入力接栓５４と、ＴＶ出力接栓５５とが突設されている。アンテナ入力接栓５４は分配器５６に接続されており、ＴＶ出力接栓５５はＲＦスイッチ５７に接続されている.
　中央のブロック（Ｂ）にはＴＶチューナ回路６０が収納されている。ＴＶチューナ回路６０が収納されている部分にはＵＨＦアンテナ入力部６１が設けられている。ＶＴＲ２０のリヤパネル２０ａに設けられているＵＨＦアンテナ入力端子１４へのアンテナ入力信号は分配器によって分配され、フィードケーブルによってＵＨＦアンテナ入力部６１に接続されている。また、ＵＨＦアンテナ入力端子１４へのアンテナ入力信号は前記分配器によってＵＨＦ出力端子１５へも分配されている。」（明細書８頁１４行ないし１０頁７行）
　
（４）本件第１発明および本件第２発明と刊行物発明との対比・判断
　
（ア）本件第１発明について
  刊行物１の発明における「局部発振制御用ＰＬＬ回路３」または「局部発振制御用ＰＬＬ回路４」が、それぞれ本件第１発明における「第１のＰＬＬ回路」または「第２のＰＬＬ回路」に相当し、「ＵＨＦ・ＶＨＦチューナ回路１」または「ＢＳチューナ回路２」が、本件第１発明における「選局回路部」に相当する。また、刊行物１の発明における「基準信号発振用の水晶発振子１１」が、本件第１発明における「基準周波数信号を供給する一つの発振素子」に相当する。
　したがって、両発明は、「第１のＰＬＬ回路で制御される選局回路部と、第２のＰＬＬ回路で制御される回路部と、前記第１のＰＬＬ回路と前記第２のＰＬＬ回路とに基準周波数信号を供給する一つの発振素子とを備えた高周波信号処理ユニット」である点で一致し、
（相違点１）一つの発振素子を選局回路部と兼用する第２のＰＬＬ回路で制御される回路部が、本件第１発明では「ＲＦ変調回路部」であるのに対して、刊行物１の発明では「ＵＨＦ・ＶＨＦチューナ回路１」または「ＢＳチューナ回路２」である点、
（相違点２）本件第１発明は、選局回路部と第２のＰＬＬ回路で制御される回路部がそれぞれ独立した筐体内に実装され、一方の筐体には基準周波数信号を出力する基準信号出力端子を設け、他方の筐体には前記基準周波数信号を入力する基準信号入力端子を設けているのに対して、刊行物１の発明は、一体の筐体内であって基準信号出力端子と基準信号入力端子とが設けられていない点、
で相違する。
　
　上記（相違点１）について検討すると、
  「ＲＦ変調回路」と、「ＵＨＦ・ＶＨＦチューナ回路」や「ＢＳチューナ回路」は、ともにＶＴＲ等に用いられ、高周波信号を処理する点で、技術的にも近く、また、ともに水晶等の発振素子を必要とするものであることは当業者にとって技術的常識である。したがって、刊行物１の発明において、「ＵＨＦ・ＶＨＦチューナ回路」と「ＢＳチューナ回路」とで一つの発振素子を兼用している構成を、「ＲＦ変調回路」と一つの発振素子を兼用する構成に変更することに格別の困難性は認められない。
　上記（相違点２）について検討すると、
　刊行物１の発明において、それぞれ独立した筐体で構成し、それぞれが水晶発振子を有する従来の構成を、水晶発振子を兼用する構成にする際に、それぞれ独立した筐体のまま行うことについて記載されてなく、示唆する記載もされていない。また、それぞれ独立した筐体のまま水晶発振子を兼用する構成とするために必要な「基準信号出力端子」および「基準信号入力端子」についても記載されていないし、示唆もされていない。
　また同様に、刊行物２および３の発明においても「基準信号出力端子」および「基準信号入力端子」について記載されていないし、示唆もされていない。
　そして、本件第１発明は、選局回路部と第２のＰＬＬ回路で制御される回路部をそれぞれ独立した筐体内に実装し、一方の筐体には基準周波数信号を出力する基準信号出力端子を設け、他方の筐体には前記基準周波数信号を入力する基準信号入力端子を設けることによって、基準周波数信号をセット側回路の制御基準信号にも利用することが可能になるという効果を奏するものである。
　したがって、上記（相違点２）に対する検討の結果から、本件第１発明は、刊行物１ないし３の発明に基づいて、当業者が容易に発明をすることができたものとすることはできない。
　
（イ）本件第２発明について
  刊行物１の発明における「局部発振制御用ＰＬＬ回路３」または「局部発振制御用ＰＬＬ回路４」が、それぞれ本件第２発明における「第１のＰＬＬ回路」または「第２のＰＬＬ回路」に相当し、「ＵＨＦ・ＶＨＦチューナ回路１」または「ＢＳチューナ回路２」が、本件第２発明における「選局回路部」に相当する。また、刊行物１の発明における「基準信号発振用の水晶発振子１１」が、本件第２発明における「基準周波数信号を供給する一つの発振素子」に相当する。
　したがって、両発明は、「第１のＰＬＬ回路で制御される選局回路部と、第２のＰＬＬ回路で制御される回路部と、前記第１のＰＬＬ回路と前記第２のＰＬＬ回路とに基準周波数信号を供給する一つの発振素子とを備えた高周波信号処理ユニット」である点で一致し、
（相違点１）一つの発振素子を選局回路部と兼用する第２のＰＬＬ回路で制御される回路部が、本件第２発明では「ＲＦ変調回路部」であるのに対して、刊行物１の発明では「ＵＨＦ・ＶＨＦチューナ回路１」または「ＢＳチューナ回路２」である点、
（相違点２）本件第２発明は、選局回路部と第２のＰＬＬ回路で制御される回路部とが金属遮蔽され、一つの筐体に収められるとともに、前記選局回路部には基準周波数信号を出力する基準信号出力端子或いは、前記基準周波数信号を入力する基準信号入力端子を設け、前記第２のＰＬＬ回路で制御される回路部には前記選局回路部を相補するように前記基準周波数信号を入力する基準信号入力端子或いは、前記基準周波数信号を出力する基準信号出力端子が設けているのに対し、刊行物１の発明では、「ＵＨＦ・ＶＨＦチューナ回路１」と「ＢＳチューナ回路２」とが金属遮蔽され、一つの筐体に収めることについて記載されておらず、本件第１発明の「基準信号出力端子」および「基準信号入力端子」に相当する構成も有していない点、
で相違する。
　上記（相違点１）について検討すると、
　本件第１発明の（相違点１）に対して既におこなった検討結果と同じ。
　上記（相違点２）について検討すると、
　刊行物１の発明において、それぞれ独立した筐体で構成し、それぞれが水晶発振子を有する従来の構成を、水晶発振子を兼用する構成にする際に、選局回路部と第２のＰＬＬ回路で制御される回路部とが金属遮蔽され、一つの筐体に収めることについて記載されておらず、「基準信号出力端子」および「基準信号入力端子」についても示唆もされていない。
　刊行物３の発明は、ＴＶチューナ回路（本件第２発明の「選局回路部」に相当）とＲＦモジュレータ回路（本件第２発明の「ＲＦ変調回路部」に相当）とが金属遮蔽され、一つの筐体に収められるものについて記載されているが、本件第２発明の「基準信号出力端子」および「基準信号入力端子」については、刊行物１の発明と同様に示唆もされていない。
　また同様に、刊行物２の発明においても「基準信号出力端子」および「基準信号入力端子」について示唆もされていない。
　そして、本件第２発明は、選局回路部と第２のＰＬＬ回路で制御される回路部とが金属遮蔽され、一つの筐体に収められるとともに、前記選局回路部には基準周波数信号を出力する基準信号出力端子或いは、前記基準周波数信号を入力する基準信号入力端子を設け、前記ＲＦ変調回路部には前記選局回路部を相補するように前記基準周波数信号を入力する基準信号入力端子、あるいは前記基準周波数信号を出力する基準信号出力端子が設けることにより、基準周波数信号をセット側回路の制御基準信号にも利用することが可能になるという効果を奏するものである。
　したがって、上記（相違点２）に対する検討の結果から、本件第２発明は、刊行物１ないし３の発明に基づいて、当業者が容易に発明をすることができたものとすることはできない。
　
（５）申立人の主張に対する検討
　次に申立て理由における特許異議申立人の主張について検討する。
　
（ア）申立人は、
「甲第１号証において、ＵＨＦ・ＶＨＦチューナ回路（１）とＢＳチューナ回路（２）とが独立した筐体を備える構成を、一つの水晶発振子を備えるようにした構成に適用する際、従来どおり別々の筐体に分けて収納することに格別の困難性はなく、また、基準信号出力端子、或いは基準信号入力端子を設けることは、水晶発振子を一つにした構成上から当然行われる通常の設計の範囲を超えるものではない。」旨の主張をしている。
　しかしながら、一つの水晶発振子を兼用する構成にする場合に、刊行物１の発明のように一つの筐体に収納する構成とするのではなく、それぞれ独立した筐体の一方の筐体には水晶発振子に代えて基準信号入力端子を、他方の筐体には水晶発振子からの基準周波数信号を出力する基準信号出力端子を設けることについては、刊行物１ないし３の発明に記載も示唆もされておらず、当業者が容易に構成できた程度の事項とも認められない。しかも、独立した筐体とし、基準信号出力端子と基準信号入力端子を有する構成とすることによって、基準周波数信号をセット側回路の制御基準信号にも利用することが可能になるという効果を奏するものである。
　したがって、申立人が主張するように「水晶発振子を一つにした構成上から当然」に「基準信号出力端子、或いは基準信号入力端子を設けること」が「通常の設計の範囲」とはいえない。
　
（イ）また、申立人は、
「甲第１号証の【図１】において、水晶発振子（１１）をＵＨＦ・ＶＨＦチューナ回路（１）の一部と考えた場合に、基準信号取り出し用のコンデンサ（１２）への結線部１０ａを「基準信号出力端子」と見ることができ、逆に基準信号取り出し用のコンデンサ（１２）をＢＳチューナ回路（２）の一部であると考えた場合に、水晶発振子（１１）とコンデンサ（１２）の結線部９ｂを「基準信号入力端子」と見ることができます。
　また、「前記ＲＦ変調回路部には前記選局回路部を相補するように基準信号を入力する基準信号入力端子或いは、基準信号を出力する基準信号出力端子を設けた」という構成については、甲第１号証の【図１】において、基準信号取り出し用のコンデンサ（１２）との接続端子１０ａがこれに相当すると考えることができます。」と主張している。
　しかしながら、本件第１および２発明は、「基準信号入力端子」と「基準信号出力端子」を設けたことを特徴とし、発明の詳細な説明の記載を参酌すれば、特に、本件第２発明において、基準信号出力端子はシールドされた筐体から外へ基準信号を出力し、基準信号入力端子はシールドされた筐体の外から中へ基準信号を入力するものであるから、申立人が主張するように結線部１０ａを「基準信号出力端子」と、結線部９ｂを「基準信号入力端子」と結果的に見ることができたとしても、積極的に結線部１０ａ、９ｂを端子とすることまでは甲第１号証の【図１】には記載されていない。
　
（６）むすび
　以上のとおりであるから、特許異議申立の理由及び証拠によっては、本件請求項１および２に係る発明の特許を取り消すことはできない。
　また、他に本件請求項１および２に係る発明の特許を取り消すべき理由を発見しない。
　
　よって結論のとおり決定する。
【異議決定日】
平成１３年８月１６日（２００１．８．１６）
【訂正の要旨】
　訂正の要旨
　ａ．特許請求の範囲の請求項１−３において、特許請求の範囲の減縮を目的として、もとの請求項１を削除する。これに伴い、もとの請求項２、３の記載形式を訂正するとともに、以下の請求項番号を繰り上げる
　ｂ．特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るため、明瞭でない記載の釈明を目的として段落番号【０００７】の「第１のＰＬＬ回路の〜構成したものである。」（特許公報第２頁左欄第５０行−右欄第３行）を「第１のＰＬＬ回路で制御される選局回路部と、第２のＰＬＬ回路で制御されるＲＦ変調回路部と、前記第１のＰＬＬ回路と前記第２のＰＬＬ回路とに基準周波数信号を供給する一つの発振素子とを備え、前記選局回路部と前記ＲＦ変調回路部はそれぞれ独立した筐体内に実装するとともに、一方の筐体には前記基準周波数信号を出力する基準信号出力端子を設け、他方の筐体には前記基準周波数信号を入力する基準信号入力端子を設けたものである。」と訂正する。
　ｃ．明細書中の明瞭でない記載の釈明を目的として段落番号【００１９】の「以上のように〜小型化が実現できる。」（特許公報第３頁右欄第８行−第１１行）を「以上のように本発明の高周波信号処理ユニットによれば、第１のＰＬＬ回路の基準周波数信号と、第２のＰＬＬ回路の基準周波数信号とが一つの発振素子から供給される構成としているので、小型化が実現できる。」と訂正する。
　ｄ．明細書中の明瞭でない記載の釈明を目的として段落番号【００２０】の「さらに、〜寄与する。」（特許公報第３頁右欄第１３行−第２２行）を「さらに、選局回路部もしくは、ＲＦ変調回路部のどちらか一方に基準発振回路を構成するとともに、その基準周波数信号の出力端子を設け、他方の回路部にこの基準周波数信号の入力端子を設けることで、高周波信号処理回路と同一筐体内での基準周波数信号の引き回しが不要となるので、基準周波数信号による高周波信号処理回路への種々の妨害を低減できる。また、この基準周波数信号の出力端子を設けたことで、この基準周波数信号をセット側回路の制御基準信号に利用でき、セット全体として低コスト化に寄与する。」と訂正する。
（５４）【発明の名称】
高周波信号処理ユニット
（５７）【特許請求の範囲】
　【請求項１】　第１のＰＬＬ回路で制御される選局回路部と、第２のＰＬＬ回路で制御されるＲＦ変調回路部
と、前記
一つの
とを備え、前記選局回路部と前記ＲＦ変調回路部はそれぞれ独立した筐体内に実装するとともに、一方の筐体には前記基準周波数信号を出力する基準信号出力端子を設け、他方の筐体には前記基準周波数信号を入力する基準信号入力端子を設けた
　【請求項２】　
第１のＰＬＬ回路で制御される選局回路部と、第２のＰＬＬ回路で制御されるＲＦ変調回路部と、前記第１のＰＬＬ回路と前記第２のＰＬＬ回路とに基準周波数信号を供給する一つの発振素子とを備え、前記選局回路部と前記ＲＦ変調回路部とが金属遮蔽され、一つの筐体に収められるとともに、前記選局回路部には前記基準周波数信号を出力する基準信号出力端子或いは、前記基準周波数信号を入力する基準信号入力端子を設け、前記ＲＦ変調回路部には前記選局回路部を相補するように前記基準周波数信号を入力する基準信号入力端子或いは、前記基準周波数信号を出力する基準信号出力端子が設けられた
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、ビデオテープレコーダ（以下、ＶＴＲという）等に使用される高周波信号処理ユニットに関するものである。
　【０００２】
　【従来の技術】
　以下、従来の高周波信号処理ユニットについて説明する。
　【０００３】
　従来の高周波信号処理ユニットの選局回路部は、図４（ａ）に示す筐体８０内に、ＲＦ信号が入力される入力端子１と、この入力端子１に接続されたフィルタ回路２と、このフィルタ回路２の出力に接続されたＲＦ増幅器３と、このＲＦ増幅器３の出力に接続された段間回路４と、この段間回路４の出力と局部発振回路５の一方の出力とが各々入力された混合器６と、この混合器６の出力が接続されたＩＦ増幅器７と、このＩＦ増幅器７の出力が接続されたＩＦ出力端子８とを備えていた。また、基準周波数を発生する発振素子９と基準発振回路１０と、この基準発振回路１０に接続された分周器１１と、この分周器１１の出力と前記局部発振回路５の他方の出力が接続された分周器１２とがそれぞれ入力された位相比較器１３と、この位相比較器１３の出力に接続されたループフィルタ１４も備え、このループフィルタ１４の出力は前記局部発振回路５の入力に接続され、第１のＰＬＬ回路を構成しており、前記局部発振回路５の発振周波数の制御を行っていた。
　【０００４】
　一方、ＲＦ変調回路部は、図４（ｂ）に示す筐体８１内に、映像信号が入力される入力端子１５と、この入力端子１５に接続された波形整形回路１６と、前記入力端子１５とは別に音声信号が入力される入力端子１７と、この入力端子１７の出力が接続されたＦＭ変調回路１８と、このＦＭ変調回路１８の出力と前記波形整形回路１６の出力とキャリア発振回路１９の一方の出力とが各々入力されるミキサ回路２０と、このミキサ回路２０の出力が接続されたＲＦ出力端子２１とを備えていた。また、基準周波数を発生する発振素子２２と、この発振素子２２に接続された基準発振回路２３と、この基準発振回路２３に接続された分周器２４と、この分周器２４の出力と前記キャリア発振回路１９の他方の出力に接続された分周器２５とがそれぞれ入力される位相比較器２６と、この位相比較器２６の出力に接続されたループフィルタ回路２７も備え、このループフィルタ回路２７の出力は前記キャリア発振回路１９に接続され、第２のＰＬＬ回路を構成しており、前記ＲＦ出力端子２１の出力信号周波数をＰＬＬ回路により制御を行っていた。
　【０００５】
　【発明が解決しようとする課題】
　しかしながら、近年高周波信号処理ユニットの複合化ニーズに伴い、高周波ユニットの小型化及び低コスト化の要求に対して、従来のような筐体８０内に選局回路部を内蔵し、筐体８１内にＲＦ変調回路部を内蔵する構成では、コスト及び形状に限界があり、低コスト化や小型化の要求を満足できないという問題があった。
　【０００６】
　本発明は、このような問題点を解決するもので、従来の機能及び、特性を劣化させることなく、小型及び低コストな高周波信号処理ユニットを提供することを目的としたものである。
　【０００７】
　【課題を解決するための手段】
　この目的を達成するために本発明の高周波信号処理ユニットは、
第１のＰＬＬ回路で制御される選局回路部と、第２のＰＬＬ回路で制御されるＲＦ変調回路部と、前記第１のＰＬＬ回路と前記第２のＰＬＬ回路とに基準周波数信号を供給する一つの発振素子とを備え、前記選局回路部と前記ＲＦ変調回路部はそれぞれ独立した筐体内に実装するとともに、一方の筐体には前記基準周波数信号を出力する基準信号出力端子を設け、他方の筐体には前記基準周波数信号を入力する基準信号入力端子を設けた
　【０００８】
　【作用】
　この構成により、高価な発振素子が一つで第１のＰＬＬ回路と第２のＰＬＬ回路を制御することができるので、コストダウンの実現が可能となる。また、部品点数が減るので小型化の実現が可能となる。
　【０００９】
　【実施例】
　以下、本発明の一実施例について図面を参照しながら説明する。
　【００１０】
　本発明の高周波信号処理ユニットは、図１に示すように、選局回路部と、ＲＦ変調回路部とで構成されている。そして選局回路部は、ＲＦ信号が入力される入力端子３１と、この入力端子３１に接続されたフィルタ回路３２と、このフィルタ回路３２の出力に接続されたＲＦ増幅器３３と、このＲＦ増幅器３３の出力に接続された段間回路３４と、この段間回路３４の出力と局部発振回路３５の一方の出力とが各々入力された混合器３６と、この混合器３６の出力が接続されたＩＦ増幅器３７と、このＩＦ増幅器３７の出力が接続されたＩＦ出力端子３８とを備えている。また、基準周波数信号を分周する分周器４１と、この分周器４１の出力と前記局部発振回路３５の他方の出力が接続された分周器４２とがそれぞれ入力される位相比較器４３と、この位相比較器４３の出力に接続されたループフィルタ４４も備え、このループフィルタ４４の出力は前記局部発振回路３５の入力に接続され、第１のＰＬＬ回路８２を構成しており、前記局部発振回路３５の発振周波数の制御を行っている。
　【００１１】
　一方、ＲＦ変調回路部は、映像信号が入力される入力端子４５と、この入力端子４５に接続された波形整形回路４６と、前記入力端子４５とは別に音声信号が入力される入力端子４７と、この入力端子４７の出力が接続されたＦＭ変調回路４８と、このＦＭ変調回路４８の出力と前記波形整形回路４６の出力とキャリア発振回路４９の一方の出力とが各々入力されるミキサ回路５０と、このミキサ回路５０の出力が接続されたＲＦ出力端子５１とを備えている。また、基準周波数信号を分周する分周器５４と、この分周器５４の出力と前記キャリア発振回路４９の他方の出力に接続された分周器５５とがそれぞれ入力される位相比較器５６と、この位相比較器５６の出力に接続されたループフィルタ回路５７も備え、このループフィルタ回路５７の出力は前記キャリア発振回路４９に接続され、第２のＰＬＬ回路８３を構成しており、前記ＲＦ出力端子５１の出力信号周波数を第２のＰＬＬ回路８３により制御を行う。また、前記第１のＰＬＬ回路８２及び、第２のＰＬＬ回路８３の基準周波数信号を発生させる発振素子６１と、この発振素子６１が接続された基準発振回路６０の出力は、前記第１のＰＬＬ回路８２を構成する前記分周器４１の入力と前記第２のＰＬＬ回路８３を構成する前記分周器５４の入力にそれぞれ接続されている。
　【００１２】
　以上のように構成された高周波信号処理ユニットについて、以下にその動作を説明する。
　【００１３】
　図１において、入力端子３１より入力されたＲＦ信号（テレビ放送波）から設定された希望チャンネル周波数をフィルタ回路３２（なお、このフィルタ回路３２の通過周波数はセットマイコンのチャンネル設定により可変）で抜き取り、ＲＦ増幅器３３でこのＲＦ信号を増幅し、さらに段間回路３４で不要信号成分を除去し、混合器３６に入力させる。ここで局部発振回路３５の出力信号周波数は、第１のＰＬＬ回路８２により設定された希望チャンネル周波数より中間周波数（ＩＦ）分高い周波数を発生させ、前記混合器３６で前記ＲＦ信号をＩＦ周波数に変換し、ＩＦ増幅器３７で増幅してＩＦ出力端子３８より出力する。
　【００１４】
　一方、ＲＦ変調回路部は、入力端子４５より入力された映像信号を、波形整形回路４６により波形整形し、ミキサ回路５０に入力させる。ここで、キャリア発振回路４９の映像波は、第２のＰＬＬ回路８３により設定チャンネル周波数で発振し、前記ミキサ回路５０で前記波形整形した映像信号をＡＭ変調し、映像搬送波となる。また、入力端子４７より入力された音声信号は、ＦＭ変調回路４８によりＦＭ変調し、音声搬送波として出力され、前記ミキサ回路５０により前記ＡＭ変調した映像搬送波の副搬送波となり、ＲＦ出力端子５１より出力される。
　【００１５】
　このとき、第１のＰＬＬ回路８２及び、第２のＰＬＬ回路８３の基準となる信号周波数は、発振素子６１と基準発振回路６０で発生され、第１のＰＬＬ回路８２の分周器４１及び、第２のＰＬＬ回路８３の分周器５４にそれぞれ供給されている。
　【００１６】
　さらに詳細に説明すると、図２に示すように、一つの筐体８６内に選局回路部８４とＲＦ変調回路部８５とを金属製の仕切板８７で分離して実装している。そして、発振素子６１と基準発振回路６０を選局回路部８４内に構成し、この基準発振回路６０の基準信号を出力する出力端子６２を設け、ＲＦ変調回路部８５には、基準信号を入力する入力端子６３を設けた構成とし、基準信号の接続を筐体８６外で行えば、基準信号による高周波信号処理回路への種々の妨害を低減できる。
　【００１７】
　また、発振素子６１と基準発振回路６０とをＲＦ変調回路部８５内に実装してもよい。この場合は、基準信号出力はＲＦ変調回路部８５に設けられ、基準信号入力は選局回路部８４に設けられる。
　【００１８】
　なお、図３に示すように、選局回路部８４とＲＦ変調回路部８５とは、それぞれ独立した筐体内に実装してもよい。
　【００１９】
　【発明の効果】
以上のように本発明の高周波信号処理ユニットによれば、第１のＰＬＬ回路の
基準周波数信号
基準周波数信号
　【００２０】
また、発振素子は高価であるため低コスト化に寄与する。
さらに、選局回路部もしくは、ＲＦ変調回路部のどちらか一方に基準発振回路を構成するとともに、その
基準周波数信号
基準周波数信号
基準周波数信号
基準周波数信号
基準周波数信号
基準周波数信号
【図面の簡単な説明】
　【図１】
　本発明の一実施例による高周波信号処理ユニットのブロック図
　【図２】
　本発明の一実施例による高周波信号処理ユニットの構成図
　【図３】
　本発明の他の実施例による高周波信号処理ユニットの構成図
　【図４】
　（ａ）は従来の高周波信号処理ユニットの選局回路部のブロック図
　（ｂ）は従来の高周波信号処理ユニットのＲＦ変調回路部のブロック図
　【符号の説明】
　６０　基準発振回路
　６１　発振素子
　６２　基準信号出力端子
　６３　基準信号入力端子
　８２　第１のＰＬＬ回路
　８３　第２のＰＬＬ回路
　８４　選局回路部
　８５　ＲＦ変調回路部