【事件の表示】
　特願２０１４−１４０６８１「半導体装置、表示システムおよび表示方法」拒絶査定不服審判事件〔平成２８年　２月　１日出願公開、特開２０１６−　１９１４７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成２６年７月８日の出願であって、その手続の経緯は、概略、以下のとおりである。
　平成２９年１２月２８日：拒絶理由通知
　平成３０年　３月　９日：意見書
　平成３０年　３月　９日：手続補正書
　平成３０年　８月　８日：拒絶査定
　平成３０年１１月１４日：審判請求
第２　本願発明
　本願の請求項１ないし１０に係る発明は、平成３０年３月９日付け手続補正書によって補正された特許請求の範囲の請求項１ないし１０に記載された事項により特定されるとおりのものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりである。
　なお、符号（Ａ）〜（Ｅ）は、説明のために当審において付与したものであり、以下、構成Ａ〜構成Ｅと称する。
（Ａ）１つまたは複数の所定の単位を含むデータ群を記憶する記憶領域を有する記憶部と、
（Ｂ）前記データ群の前記所定の単位ごとに異なる先頭アドレスを生成する生成部と、
（Ｃ）前記所定の単位ごとに生成された前記先頭アドレスから順に当該所定の単位の書込みを行い、前記記憶領域に前記データ群の書込みを行う書込部と、
（Ｄ）前記記憶領域に書き込まれた前記データ群を、前記先頭アドレスから順に読み出す読出部と、
（Ｅ）を含む半導体装置。
第３　原査定の拒絶の理由の概要
　原査定の拒絶の理由のうち請求項１に係る発明の拒絶の理由の概要は、次のとおりである。
　本件出願の請求項１に係る発明は、その出願前に日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　　　　　　　　　　　　　　記
引用文献１：特開平９−１９８０３５号公報
第４　引用文献の記載及び引用発明
１　引用文献１の記載
　上記引用文献１には、以下の事項が記載されている（下線は、当審で付したものである。以下同じ。）。
「【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、データの書き込みと読み出しが可能なデータ記憶手段を備える
データ制御装置
【０００２】
【従来の技術】従来より、画像表示技術等の分野においては、ビデオ信号を構成するアナログＲＧＢ信号をＡ／Ｄ変換し、１画面（１フレーム）分のデータを一旦データ記憶手段としてのＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に書き込んだ後、画像表示装置の特性に適した速度でＲＡＭからデータを読み出して画像表示装置の各画素に供給するという技術が用いられている。
【０００３】
【発明が解決しようとする課題】しかし従来においては、ＲＡＭのアドレスと画像表示装置の各画素との対応関係を固定し、ＲＡＭの所定のアドレスから読み出されたデータが常に決まった画素に供給されるようにしているめ、ＲＡＭの一部分に不良が生じた場合、その不良アドレスに対応する画素には常に不良のデータが供給されることになる。そのため、ＲＡＭのどこかに不良があると毎回同じ位置の画素が不良点灯し、不良箇所が目立つという問題があった。
【０００４】この発明は、上記従来技術の課題を解消するために創案されたものであり、その目的は、データ記憶手段に不良箇所がある場合でも、その不良箇所から読み出されたデータが知覚に与える影響を軽減することができるデータ制御装置を提供することにある。」
「【００１１】
【発明の実施の形態】以下に、この発明の実施の形態について説明する。
【００１２】［第１の実施の形態］図１は、この発明のデータ制御装置を液晶表示装置（ＬＣＤ）を駆動するための装置に適用した場合の実施の形態を示すブロック図である。同図に示す
データ制御装置１は、
コントローラ３と、データ記憶装置４とからなる。
【００１３】
コントローラ３では、
入力されるディジタルビデオ信号Ｒ、Ｇ、Ｂがそれぞれ４ビットの階調データに変換される。コントローラ３は、
クロック回路より供給される同期信号（Ｃ―ＳＹＮＣ）に同期して、階調データ信号、アドレス信号、ライトイネーブル信号、及びアウトイネーブル信号を所定のタイミングでデータ記憶装置４に出力する
【００１４】
データ記憶装置４では、コントローラ３より次々と送られてくる４ビットの階調データが、指定された書き込みアドレスに順次書き込まれると同時に、書き込まれているデータが指定された読み出しアドレスから順次読み出されて
送出される。
【００１５】ＬＣＤ５では、データ記憶装置４からの出力データを、コントローラ３からのＬＣＤ駆動信号（Ｖ―ＸＹ）に従って出力する。
【００１６】図２は、
データ記憶装置４
一対のＲＡＭ６Ａ及び６Ｂと、それぞれに接続されたデータ制御用バッファ７Ａ及び７Ｂとからなる
Ａ０〜Ａ１６はアドレス信号、Ｄ０〜Ｄ３は１画素分の階調データを構成する各ビットのデータ信号、ＷＥはライトイネーブル信号、ＯＥはアウトイネーブル信号を示す。
【００１７】
データ制御用バッファ７Ａ及び７Ｂは、コントローラ３からのデータ信号Ｄ０〜Ｄ３を一時記憶し所定のタイミングでそれぞれのＲＡＭ６Ａ、６Ｂに出力するとともに、それぞれのＲＡＭ６Ａ、６Ｂから読み出されたデータ信号Ｄ０〜Ｄ３を所定のタイミングで
送出する。アドレス信号Ａ０〜Ａ１６は、アップカウンターで０〜ＦＦＦＦの範囲で増加し、データ信号Ｄ０〜Ｄ３の入出力タイミングに合わせて変化する。その結果、データ信号Ｄ０〜Ｄ３をＲＡＭ６Ａ及び６Ｂの指定されたアドレスに書き込む動作と、それぞれのＲＡＭ６Ａ、６Ｂの指定されたアドレスからデータ信号Ｄ０〜Ｄ３を読み出して
出力する動作とが所定のタイミングで実行される。
【００１８】図３はＬＣＤ５の画素の配置構造を、図４はＲＡＭ６Ａ及び６Ｂの記憶領域の配置構造を示している。説明上、図３中の各画素及び図４中の各記憶領域には、それぞれ番号が付されている。
【００１９】
コントローラ３から出力される各画素毎のデータは、Ｐ０００００の画素位置に表示されるデータから始まり、その次からは順にＰ００００１、Ｐ００００２、・・・、Ｐ１ＦＦＦＦとなる。アドレス信号が、コントローラ３から送られてくるデータと同期する単純なアップカウンタの場合、Ｐ０００００のデータはＡ０００００に、Ｐ００００１のデータはＡ００００１に、・・・、Ｐ１ＦＦＦＦのデータはＡ１ＦＦＦＦに、というように常に同じアドレスに対応する。
【００２０】図５には、上記２つのＲＡＭ６Ａ、６Ｂに与えられるライトイネーブル信号ＷＥとアウトイネーブル信号ＯＥのタイムチャートが示されている。同図に示すように、
一方のＲＡＭにデータの書き込みが行われているとき、もう一方のＲＡＭでは読み出しが行われていて、１画面分のデータ（Ｖ０、Ｖ１、・・・）毎に、それぞれのＲＡＭの書き込み／読み出し動作が切り替えられる。
【００２１】上記タイムチャートからわかるように、ＬＣＤ５の各画素に表示される
データは、２つのＲＡＭ６Ａ、６Ｂから交互に読み出される。
【００２２】図５中には、一例として、Ｐ００２０６の画素位置に出力されるデータの読み出しタイミング（ｔ１、ｔ２、・・・、ｔ８）が示されている。×印は第１のＲＡＭ６Ａから読み出されたデータを、●印は第２のＲＡＭ６Ｂから読み出されたデータを示している。
【００２３】ここで、ＲＡＭ６Ａ、６Ｂのいずれかの記憶領域に不良が生じて、正しいデータが得られなくなった場合について考察する。
【００２４】例えば、その不良箇所のアドレスが第１のＲＡＭ６ＡのＡ００２０６であったとすると、従来のようにＬＣＤ５の各画素のデータとＲＡＭ６Ａのアドレスとが常に同じ組み合わせで対応するようにした場合、Ｐ００２０６の画素には、常にＡ００２０６から読み出されたデータが表示されることになる。よって、その画素のみが常に図６に示すような不良点燈状態となる。
【００２５】これに対し、この実施の形態に示すデータ制御装置１は、第１のＲＡＭ６Ａに対するデータ書込動作毎に異なったデータ配列で一連の階調データの書き込みを行うべく、コントローラ３がデータの書き込みアドレスを制御する。具体的には、第１のＲＡＭ６Ａに対するデータ書込動作毎に、アドレス指定パターンを変化させることで、不良アドレスに含まれているデータがＬＣＤ５の常に同じ画素に対応しないようにする。
【００２６】図７に示すタイミング図には、第１のＲＡＭ６Ａに対するデータ書込動作毎にアドレス指定パターンを変化させる場合のアドレス信号の一例が示されている。この例では、
第１のＲＡＭ６Ａに対するデータ書込タイミング毎に、アドレスの最上位ビットを指定するアドレス信号Ａ１６を反転させるようにしている。
Ａ期間においては従来と同じ波形のアドレス信号が生成されている。
Ｂ期間では、Ａ期間における波形を反転させたアドレス信号が生成されている。
【００２７】
上記のようにアドレス信号の波形を周期的に反転させた結果、Ａ期間においては、Ｐ０００００のデータはＡ０００００に、Ｐ００００１のデータはＡ００００１に、・・・、Ｐ１ＦＦＦＦのデータはＡ１ＦＦＦＦに、というように、従来と同じアドレス指定でデータの書き込み及び読み出しが行われるが、Ｂ期間においては、
各画素と第１のＲＡＭ６Ａの各アドレスとの対応が次のように変更される。
【００２８】
すなわち、Ｐ０００００のデータはＡ１００００に、Ｐ００００１のデータはＡ１０００１に、Ｐ０ＦＦＦＦのデータはＡ１ＦＦＦＦに、Ｐ１００００のデータはＡ００００に、Ｐ１０００１のデータはＡ００００１に、・・・、Ｐ１０２０６のデータはＡ００２０６に、・・・、Ｐ１ＦＦＦＦのデータはＡ０ＦＦＦＦに、というように、Ａ期間におけるアドレス指定に対して最上位のビット値を反転（“０”を“１”に置換、“１”を“０”に置換）させたアドレスにデータが書き込まれる。
【００２９】
また、読み出しは、Ａ１００００に書き込まれているＰ０００００のデータから順に、Ａ１０００１に書き込まれているＰ００００１のデータ、・・・、Ａ００２０６に書き込まれているデータはＰ１０２０６、・・・、Ａ１ＦＦＦＦに書き込まれているＰ０ＦＦＦＦのデータ、Ａ０００００に書き込まれているＰ１０００００のデータ、Ａ００００１に書き込まれているＰ１０００１のデータ、・・・、Ａ０ＦＦＦＦに書き込まれているＰ１ＦＦＦＦのデータ、というように行われる。この結果、ＬＣＤ５に出力されるデータの読み出しタイミングは同じであるが、データを読み出すアドレスが周期的に変化することになる。
【００３０】第２のＲＡＭ６Ｂに欠陥箇所がなければ、第２のＲＡＭ６Ｂからは正常なデータが得られるので、図５に示すｔ１、ｔ２、ｔ５、ｔ６のデータは正常である。したがって、第２のＲＡＭ６Ｂから読み出されたデータが出力されている限り、図７のＡ期間においてもＢ期間においてもＬＣＤ５に不良点燈箇所は発生せず、図３に示す正常な表示がなされる。
【００３１】これに対し、第１のＲＡＭ６Ａに書き込まれているデータに関しては、ｔ３、ｔ４のデータは、図７のＡ期間に読み出されてアドレス番号と同じ画素番号の画素に出力されるので、ＬＣＤ５は図６に示すようにＰ００２０６の画素位置が不良点燈する。また、ｔ７、ｔ８のデータは、図７のＢ期間に読み出されてアドレスの最上位のビット値を反転させた画素番号の画素に出力されるので、ＬＣＤ５はＰ１０２０６の画素位置が不要点燈する。
【００３２】このように、ＬＣＤ５に送られてくる不良データを２つの画素に分散させて周期的に交互に表示させることで、不良点灯箇所を目立たなくすることができる。すなわち、不良データを２箇所に交互に表示させることで、不良データの割り当てられた箇所では正常点灯と不良点灯が交互になされるため、残像効果により図９に示すように２箇所がハーフトーン表示されているように見える。上記の例では、図３に示す正常な表示期間に対して、図６及び図８に示す不良点灯箇所を含む表示期間はそれぞれ２分の１である。したがって、常時同じ画素が不良点灯する場合に対して、不良点灯を４分の１程度に目立たなくすることができる。
【００３３】なお、上記の例では第１のＲＡＭ６Ａのアドレス指定パターンを変化させるための制御信号としてＡ１６のみを使用しているが、その他のアドレス信号を使用してもよく、複数のアドレス信号を使用してもよい。
【００３４】また、上記の例では第１のＲＡＭ６Ａのみアドレス指定パターンを変化させる場合について説明したが、第２のＲＡＭ６Ｂに対しても同様にアドレス指定パターンを変化させることが望ましい。
【００３５】また、上記の例ではアドレス指定パターンを交互に逆転させるようにしているが、コントローラ３で生成される乱数などを用いてランダムにパターンを変化させるようにしてもよい。ただし、その場合においても、データ書き込み時のアドレス指定パターンと同じパターンでデータ読み出しを行うことが必要である。」
２　引用発明
　上記記載（特に、下線部）によれば、引用文献１には、図面とともに、「データ制御装置」に関する次の発明（以下、「引用発明」という。）が記載されていると認められる。
　なお、引用発明の符号（ａ），（ｂ１）〜（ｂ８），（ｃ１）〜（ｃ３）は、説明のために当審において付与したものであり、以下、構成ａ、構成ｂ１などと称する。
[引用発明]
（ａ）データ制御装置１は、コントローラ３と、データ記憶装置４とからなり、
（ｂ１）コントローラ３では、入力されるディジタルビデオ信号Ｒ、Ｇ、Ｂがそれぞれ４ビットの階調データに変換され、コントローラ３は、クロック回路より供給される同期信号（Ｃ―ＳＹＮＣ）に同期して、階調データ信号、アドレス信号、ライトイネーブル信号、及びアウトイネーブル信号を所定のタイミングでデータ記憶装置４に出力し、
（ｃ１）データ記憶装置４では、コントローラ３より次々と送られてくる４ビットの階調データが、指定された書き込みアドレスに順次書き込まれると同時に、書き込まれているデータが指定された読み出しアドレスから順次読み出されて送出され、
（ｃ２）データ記憶装置４は、一対のＲＡＭ６Ａ及び６Ｂと、それぞれに接続されたデータ制御用バッファ７Ａ及び７Ｂとからなり、Ａ０〜Ａ１６はアドレス信号、Ｄ０〜Ｄ３は１画素分の階調データを構成する各ビットのデータ信号、ＷＥはライトイネーブル信号、ＯＥはアウトイネーブル信号を示し、
（ｃ３）データ制御用バッファ７Ａ及び７Ｂは、コントローラ３からのデータ信号Ｄ０〜Ｄ３を一時記憶し所定のタイミングでそれぞれのＲＡＭ６Ａ、６Ｂに出力するとともに、それぞれのＲＡＭ６Ａ、６Ｂから読み出されたデータ信号Ｄ０〜Ｄ３を所定のタイミングで送出し、アドレス信号Ａ０〜Ａ１６は、アップカウンターで０〜ＦＦＦＦの範囲で増加し、データ信号Ｄ０〜Ｄ３の入出力タイミングに合わせて変化し、その結果、データ信号Ｄ０〜Ｄ３をＲＡＭ６Ａ及び６Ｂの指定されたアドレスに書き込む動作と、それぞれのＲＡＭ６Ａ、６Ｂの指定されたアドレスからデータ信号Ｄ０〜Ｄ３を読み出して出力する動作とが所定のタイミングで実行され、
（ｂ２）コントローラ３から出力される各画素毎のデータは、Ｐ０００００の画素位置に表示されるデータから始まり、その次からは順にＰ００００１、Ｐ００００２、・・・、Ｐ１ＦＦＦＦとなり、アドレス信号が、コントローラ３から送られてくるデータと同期する単純なアップカウンタの場合、Ｐ０００００のデータはＡ０００００に、Ｐ００００１のデータはＡ００００１に、・・・、Ｐ１ＦＦＦＦのデータはＡ１ＦＦＦＦに、というように常に同じアドレスに対応し、
（ｂ３）一方のＲＡＭにデータの書き込みが行われているとき、もう一方のＲＡＭでは読み出しが行われていて、１画面分のデータ（Ｖ０、Ｖ１、・・・）毎に、それぞれのＲＡＭの書き込み／読み出し動作が切り替えられ、データは、２つのＲＡＭ６Ａ、６Ｂから交互に読み出され、
（ｂ４）第１のＲＡＭ６Ａに対するデータ書込タイミング毎に、アドレスの最上位ビットを指定するアドレス信号Ａ１６を反転させるようにしており、Ａ期間においては従来と同じ波形のアドレス信号が生成され、Ｂ期間では、Ａ期間における波形を反転させたアドレス信号が生成され、
（ｂ５）上記のようにアドレス信号の波形を周期的に反転させた結果、Ａ期間においては、Ｐ０００００のデータはＡ０００００に、Ｐ００００１のデータはＡ００００１に、・・・、Ｐ１ＦＦＦＦのデータはＡ１ＦＦＦＦに、というように、従来と同じアドレス指定でデータの書き込み及び読み出しが行われるが、Ｂ期間においては、各画素と第１のＲＡＭ６Ａの各アドレスとの対応が次のように変更され、
（ｂ６）すなわち、Ｐ０００００のデータはＡ１００００に、Ｐ００００１のデータはＡ１０００１に、Ｐ０ＦＦＦＦのデータはＡ１ＦＦＦＦに、Ｐ１００００のデータはＡ００００に、Ｐ１０００１のデータはＡ００００１に、・・・、Ｐ１０２０６のデータはＡ００２０６に、・・・、Ｐ１ＦＦＦＦのデータはＡ０ＦＦＦＦに、というように、Ａ期間におけるアドレス指定に対して最上位のビット値を反転（“０”を“１”に置換、“１”を“０”に置換）させたアドレスにデータが書き込まれ、
（ｂ７）また、読み出しは、Ａ１００００に書き込まれているＰ０００００のデータから順に、Ａ１０００１に書き込まれているＰ００００１のデータ、・・・、Ａ００２０６に書き込まれているデータはＰ１０２０６、・・・、Ａ１ＦＦＦＦに書き込まれているＰ０ＦＦＦＦのデータ、Ａ０００００に書き込まれているＰ１０００００のデータ、Ａ００００１に書き込まれているＰ１０００１のデータ、・・・、Ａ０ＦＦＦＦに書き込まれているＰ１ＦＦＦＦのデータ、というように行われ、
（ｂ８）この結果、出力されるデータの読み出しタイミングは同じであるが、データを読み出すアドレスが周期的に変化することになる、
（ａ）データ制御装置１。
第５　本願発明と引用発明との対比 
１　構成Ａについて
　引用発明は、構成ａによれば、「データ記憶装置４」を含み、該「データ記憶装置４」は、構成ｃ２によれば、「ＲＡＭ６Ａ」を含み、構成ｃ２、ｃ３、ｂ３によれば、上記「ＲＡＭ６Ａ」は、複数の画素からなる１画面分のデータを記憶する記憶領域を有しているといえる。
　引用発明の上記「ＲＡＭ６Ａ」が有する記憶領域が記憶する「複数の画素からなる１画面分のデータ」は、「１つの所定の単位を含むデータ群」といえるから、引用発明の「ＲＡＭ６Ａ」は、「１つの所定の単位を含むデータ群を記憶する記憶領域を有する記憶部」といえる。
　したがって、本願発明と引用発明は、構成Ａを含む点で一致する。
２　構成Ｂについて
　引用発明の構成ａの「コントローラ３」は、構成ｂ１によれば、「クロック回路より供給される同期信号（Ｃ―ＳＹＮＣ）に同期して、・・・アドレス信号・・・を所定のタイミングでデータ記憶装置４に出力」するものであって、外部からアドレス信号を入力するものではないから、アドレス信号を生成するものである。
　また、構成ｂ３によれば、（データ記憶装置４の）ＲＡＭには、（コントローラ３により）１画面分のデータ毎に書き込みが行われるから、該１画面分のデータのうちの最初の画素のデータを書き込むアドレス（構成ｂ４〜ｂ６によれば、Ａ期間においては、Ａ０００００、Ｂ期間においては、Ａ１００００）は、「先頭アドレス」といえる。
　よって、引用発明の「コントローラ３」は、１画面分のデータ毎に先頭アドレスを生成する生成部といえるから、構成Ｂとは、「（Ｂ’）前記データ群の前記所定の単位ごとに先頭アドレスを生成する生成部」といえる点で共通する。
　しかしながら、「先頭アドレス」が、本願発明は、「前記データ群の前記所定の単位ごとに異なる」アドレスであるのに対し、引用発明は、構成ｂ４〜ｂ６によれば、１画面分のデータ毎に最上位ビットのビット値を反転させたアドレスである点で、両者は相違する。
３　構成Ｃについて
　引用発明の「コントローラ３」は、構成ｂ２〜ｂ６によれば、１画面分のデータの各画素のデータＰ０００００、Ｐ００００１、Ｐ００００２、・・・を、アップカウンタにより順に、Ａ期間においては、アドレスＡ０００００、Ａ００００１、Ａ００００２、・・・に書き込み、Ｂ期間においては、アドレスＡ１００００、Ａ１０００１、Ａ１０００２、・・・に書き込むから、本願発明の「（Ｃ）前記所定の単位ごとに生成された前記先頭アドレスから順に当該所定の単位の書込みを行い、前記記憶領域に前記データ群の書込みを行う書込部」に相当する。
　したがって、本願発明と引用発明は、構成Ｃを含む点で一致する。
４　構成Ｄについて
　引用発明の「コントローラ３」は、構成ｂ２〜ｂ５、構成ｂ７、ｂ８によれば、１画面分のデータの各画素のデータＰ０００００、Ｐ００００１、Ｐ００００２、・・・を、アップカウンタにより順に、Ａ期間においては、アドレスＡ０００００、Ａ００００１、Ａ００００２、・・・から読み出し、Ｂ期間においては、アドレスＡ１００００、Ａ１０００１、Ａ１０００２、・・・から読み出すから、本願発明の「（Ｄ）前記記憶領域に書き込まれた前記データ群を、前記先頭アドレスから順に読み出す読出部」に相当する。
　したがって、本願発明と引用発明は、構成Ｄを含む点で一致する。
５　構成Ｅについて
　引用発明の構成ａの「データ制御装置１」は、「コントローラ３」や「データ記憶装置４」を含むものであるから、「半導体装置」であるのは明らかである。
　したがって、本願発明と引用発明は、構成Ｅである点で一致する。
６　一致点、相違点
　以上をまとめると、本願発明と引用発明の一致点、相違点は、次のとおりである。
（一致点）
（Ａ）１つまたは複数の所定の単位を含むデータ群を記憶する記憶領域を有する記憶部と、
（Ｂ’）前記データ群の前記所定の単位ごとに先頭アドレスを生成する生成部と、
（Ｃ）前記所定の単位ごとに生成された前記先頭アドレスから順に当該所定の単位の書込みを行い、前記記憶領域に前記データ群の書込みを行う書込部と、
（Ｄ）前記記憶領域に書き込まれた前記データ群を、前記先頭アドレスから順に読み出す読出部と、
（Ｅ）を含む半導体装置。
（相違点）
　「先頭アドレス」が、本願発明は、「前記データ群の前記所定の単位ごとに異なる」アドレスであるのに対し、引用発明は、１画面分のデータ毎に最上位ビットのビット値を反転させたアドレスである点。
第６　判断 
　上記相違点について検討する。
　引用文献１の【００３５】には、「また、上記の例ではアドレス指定パターンを交互に逆転させるようにしているが、コントローラ３で生成される乱数などを用いてランダムにパターンを変化させるようにしてもよい。」と記載されており、「上記の例」とは、引用発明のことである。
　よって、引用発明において、当該記載事項に基づいて、１画面分のデータ毎に最上位ビットのビット値を反転させる（すなわち、交互に逆転させる）アドレス指定パターンを、乱数などを用いてランダムにパターンを変化させるようにすることは、当業者が容易に想到し得ることである。そのようにした場合、生成される先頭アドレスは、１画面分のデータ毎に、最上位ビットのビット値が交互に逆転せずにランダムに逆転することとなる。このことは、本願発明の「前記データ群の前記所定の単位ごとに異なる先頭アドレスを生成する」ことに他ならない。
　したがって、引用発明において、「（Ｂ）前記データ群の前記所定の単位ごとに異なる先頭アドレスを生成する生成部」を含む構成とすることは当業者が容易に相当し得ることである。
　よって、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものである。
第７　むすび
　以上のとおりであるから、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。