【事件の表示】
　特願２０１７−５３４５７４「電界効果トランジスタを用いたテラヘルツ検出器」拒絶査定不服審判事件〔平成２８年　７月２８日国際公開，ＷＯ２０１６／１１７７２４，平成３０年　１月１１日国内公表，特表２０１８−５００７７２，請求項の数（２）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，２０１５年（平成２７年）１月２３日を国際出願日とする出願であって，その手続の経緯は以下のとおりである。
　平成２９年　６月２６日：上申書・手続補正書　
　平成３０年　５月２８日：拒絶理由通知（起案日）
　平成３０年　８月２７日：意見書・手続補正書
　平成３０年　９月１４日：拒絶査定（起案日）（以下，「原査定」という。）
　平成３１年　１月２４日：審判請求
　平成３１年　１月２４日：手続補正書（以下，この手続補正書による手続補正を「本件補正」という。）
第２　原査定の概要
　原査定の概要は次のとおりである。
　本願請求項１ないし３に係る発明は，本願出願前に頒布された以下の引用文献１ないし５に基づいて，本願出願前にその発明の属する技術の分野における通常の知識を有する者（以下「当業者」という。）が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。 
引用文献等一覧
１．韓国公開特許第１０−２０１３−０１３３３６８号公報
２．特表２０１４−５１７６２１号公報
３．国際公開第２０１４／２０４３９４号
４．特開２００８−０２６０２８号公報
５．米国特許出願公開第２００５／０１９９９１７号明細書 
第３　本件補正について
（１）本件補正の内容
ア　平成３０年８月２７日提出の手続補正書により補正された（以下「本件補正前」という。）特許請求の範囲の請求項１ないし３は，以下のとおりである。
「【請求項１】
　電界効果トランジスタを用いたテラヘルツ検出器において，
　前記電界効果トランジスタは，
　シリコンベースの一部にドーピングによって形成されるソースと，
　平面上で前記ソースを取り囲む形態に形成されるチャネルと，
　前記チャネル外部に形成されるドレインと，
　前記ソース，チャネル，及びドレインの上段に形成される誘電層と，
　前記誘電層の上段に位置するゲートと，
　を含んで構成され，
　前記ゲートを通じてテラヘルツ電磁波が印加される場合，前記ソースとドレインから出力される電流／電圧で電磁波の程度を感知し，
　前記チャネルは，一定の幅に形成され，
　前記ゲートは前記チャネルと同じ形状であり，前記ソース及びドレインの少なくとも一方と一部オーバーラップされることを特徴とする電界効果トランジスタを用いたテラヘルツ検出器。
　　【請求項２】
　前記ゲートは，前記チャネルと同一の大きさに形成されることを特徴とする請求項１に記載の電界効果トランジスタを用いたテラヘルツ検出器。
　　【請求項３】
　前記ソースの平面形状は円形又は多角形であることを特徴とする請求項１または２に記載の電界効果トランジスタを用いたテラヘルツ検出器。」
イ　本件補正後の特許請求の範囲の請求項１，２は，以下のとおりである。（下線は，補正箇所である。）
「【請求項１】
　電界効果トランジスタを用いたテラヘルツ検出器において，
　前記電界効果トランジスタは，
　シリコンベースの一部にドーピングによって形成されるソースと，
　平面上で前記ソースを取り囲む形態に形成されるチャネルと，
　前記チャネル外部に形成されるドレインと，
　前記ソース，チャネル，及びドレインの上段に形成される誘電層と，
　前記誘電層の上段に位置するゲートと，
　を含んで構成され，
　前記ゲートを通じてテラヘルツ電磁波が印加される場合，前記ソースとドレインから出力される電流／電圧で電磁波の程度を感知し，
　前記チャネルは，一定の幅に形成され，
　前記ゲートは前記チャネルと同じ形状であり，前記ソース及びドレインの少なくとも一方と一部オーバーラップされることを特徴とする電界効果トランジスタを用いたテラヘルツ検出器。
　　【請求項２】
　前記ソースの平面形状は円形又は多角形であることを特徴とする請求項
１に
（２）補正の適否について 
　本件補正は，本件補正前の請求項２を削除するとともに，本件補正前の請求項３の項番号を繰り上げて，本件補正後の請求項２とする補正であるから，特許法第１７条の２第５項第１号に掲げる請求項の削除，及び同項第４号に掲げる明りょうでない記載の釈明を目的とするものに該当する。
　したがって，本件補正は適法になされたものである 。
第４　本願発明
１　本願の請求項１，２に係る発明（以下，それぞれ「本願発明１」，「本願発明２」という。）は，平成３１年１月２４日付けの手続補正で補正された特許請求の範囲の請求項１，２に記載された事項により特定される発明であり，以下のとおりの発明である。（以下、再掲。）
「【請求項１】
　電界効果トランジスタを用いたテラヘルツ検出器において，
　前記電界効果トランジスタは，
　シリコンベースの一部にドーピングによって形成されるソースと，
　平面上で前記ソースを取り囲む形態に形成されるチャネルと，
　前記チャネル外部に形成されるドレインと，
　前記ソース，チャネル，及びドレインの上段に形成される誘電層と，
　前記誘電層の上段に位置するゲートと，
　を含んで構成され，
　前記ゲートを通じてテラヘルツ電磁波が印加される場合，前記ソースとドレインから出力される電流／電圧で電磁波の程度を感知し，
　前記チャネルは，一定の幅に形成され，
　前記ゲートは前記チャネルと同じ形状であり，前記ソース及びドレインの少なくとも一方と一部オーバーラップされることを特徴とする電界効果トランジスタを用いたテラヘルツ検出器。
　　【請求項２】
　前記ソースの平面形状は円形又は多角形であることを特徴とする請求項１に記載の電界効果トランジスタを用いたテラヘルツ検出器。」
第５　引用文献，引用発明等
１　引用文献１について
（１）引用文献１の記載
　原査定の拒絶の理由に引用された引用文献１には，図面とともに次の事項が記載されている。（下線は当審で付加した。以下同じ。）（日本語訳は，当審で作成した。）
「
」
（日本語訳：[０００１]
本発明は，テラヘルツ（THz）波を検出するテラヘルツ検出器に関するものであり，特に，THz検出器の反応度を根本的に向上させるために，低価格のシリコン・プロセス技術をベースに集積可能な非対称的なソース及びドレイン構造のFETを有するテラヘルツ検出器に関するものである
「
」
（日本語訳：[０００４]
このようなFETをシリコン・プロセスの利点である自己整合ゲート構造（self-aligned gate structure）に製作する場合にも，ゲートがすでに形成された後にソース/ドレイン領域を非対称にする必要があり，ゲートとオーバーラップ（overlap）するソース/ドレイン領域のいずれか一方のみを変化させるために，主に超微細高性能素子の目的のオーバーラップのためのイオン注入工程等の複雑な追加によるマスク工程が必要になるのみならず，そのような非対称性のために注入されたイオンの等方性拡散により，THz波が入射する端子であるゲートが向かっているソース/ドレイン非対称の比率が減り，電荷非対称効果が大きくなくなる
「
」
（日本語訳：[００１５]図1は，本発明の一実施例によるFET（Field-effect transistor, 電界効果トランジスタ）の製造方法を説明するためのフローチャートである。
[００１６]
まず，FETの非対称効果を最大化させるために，自己整合方式とは異なり，FETのソース（電極）（S）とドレイン（電極）（D）の物理的な領域をまず定義するが，これをソース（S）又はドレイン（D）の幅（W1 or W2）に調節することができる方法で，非対称のソース（S）とドレイン（D）領域を定義する。例えば，シリコンベース（例えば，低濃度の不純物をドープしたN-又はP-ベース）の上にフォトレジストを塗布した後，所定のフォトマスクを用いてソース（S）とドレイン（D）領域になる部分を除去することにより，ソース（S）とドレイン（D）領域に対するフォトレジストパターンを形成し，その後の工程でソース（S）とドレイン（D）領域に不純物（例えば，高濃度N型不純物N+）を注入し，所定の拡散工程等を通じてシリコン基板のソース（S）とドレイン（D）領域が一定以上の伝導度を持つようにする（S10）。例えば，長方形の形のドレイン（D）領域の長さ方向の幅（W2）と長方形の形のいずれか一辺で突出領域（20）を有する形のソース（S）領域の該当突出領域（20）の幅（W1）（チャネルに垂直な方向の長さ）との間の比率がテラヘルツ波検出に適切な反応度（図4参照）を有するように設計することができる。残っているフォトレジストは除去される。突出領域（20）は，ソース（S）領域の該当辺の突出していない部分からチャネル方向に適切な長さを持つようにするが，例えば，その長さは，その幅（W1）によって異なり，約10nm〜100μmである
[００１７]
次に，上記のようにソース（S）とドレイン（D）領域が形成された後，その上に全面に所定の絶縁膜（例えば，SiO
2
等）を蒸着あるいは成長させてゲート（電極）（G）絶縁膜（21）が形成されるようにする（S20）。図面には，ゲート（G）金属電極（23）（S40参照）が形成される部分のゲート（G）絶縁膜（21）を表示した
[００１８]
次に，フォトリソグラフィ工程とエッチング工程を通じてソース（S）とドレイン（D）領域にそれぞれのビアホール（via hole）形態のコンタクトホール（contact hole）（22）を形成する（S30）。ソース（S）とドレイン（D）領域の上に絶縁膜（例えば，SiO
2
等）が蒸着あるいは成長しているので，ソース（S）とドレイン（D）領域にソース（S）金属電極とドレイン（D）金属電極（24）（S40参照）とコンタクトするためのコンタクトホール（22）をエッチングする
[００１９]
次に，その上にAl，Cu等の金属を蒸着し，フォトリソグラフィ工程とエッチング工程を通じて，突出領域（20）とドレイン（D）領域との間のチャネル領域上にゲート（G）金属電極（23）のパターンが形成されるようにし，同時にコンタクトホール（22）を介してソース（S）とドレイン（D）領域にそれぞれコンタクトされるソース（S）金属電極とドレイン（D）金属電極（24）のパターンが形成されるようにする（S40）。その後，全面に絶縁膜（例えば，SiO
2
等）等の保護膜を一定の厚さ（例えば，500nm）以上で蒸着するパッシベーション（passivation）工程を行い，このとき，ゲート（G）金属電極（23），ソース（S）金属電極とドレイン（D）金属電極（24）等の該当電極と接続された金属パターン（例えば，入出力パッドやピン等）の位置に対するフォトリソグラフィ工程とエッチング工程を通じて各金属電極を露出させて，テラヘルツ検出器（100）で使用するときに各電極に電圧印加が可能になるようにすることができる
[００２０]上記のS10段階のように，物理的にソース（S）とドレイン（D）の領域を先に定義した場合，不純物拡散工程を通じてソース（S）とドレイン（D）を形成するための不純物が等方拡散しても非対称効果は2次元的に制御が可能であり，非対称効果を向上させることができ，THz検出器（図2の100）の反応度を効果的に制御することができる。又，最初のマスクである非対称のソース（S）とドレイン（D）の配置（layout）のほか，様々なデザインのゲート（G）金属電極（23）に対するオープン配置（open layout）を介してゲート（G）金属電極（23）がソース（S）/ドレイン（D）領域とオーバーラップされる領域も調節でき（S40段階を参照），対称素子から非対称素子まで同じレイアウト上でさらに微細な非対称の比率のデザイン及び反応度の制御が可能になる。）
「
」
（日本語訳：[００２３]
FETのゲート（G）金属電極とソース（S）金属電極との間に直流電源（Vg）の電圧が印加された状態で，外部から交流（AC）信号形態（Vacosωt）のTHz波信号を受信し，ゲート（G）金属電極とソース（S）金属電極の間に入射することができる
[００２４]
これにより，図1のように製造されたFETで，突出領域（20）によってソース（S）領域とドレイン（D）領域との間の非対称的形状に応じて，チャネル領域での電荷量の非対称性が誘導され，このような非対称的電荷分布によって測定器（120）で測定されるソース（S）金属電極とドレイン（D）金属電極との間の出力電圧/電流（Vout）を検出して光反応性（Photoresponse）を分析することができる
「
」
（２）上記記載から，引用文献１には，次の技術的事項が記載されているものと認められる。
ア　本発明は，テラヘルツ（ＴＨｚ）波を検出するテラヘルツ検出器に関するものであり，特に，ＴＨｚ検出器の反応度を向上させるために，非対称的なソース及びドレイン構造を備えるようにしたこと。
イ　ＦＥＴに長さ方向の幅（Ｗ２）を有する長方形の形のドレイン（Ｄ）領域と，長方形の形のいずれか一辺で幅（Ｗ１）の突出領域（２０）を有するソース（Ｓ）領域を形成すること。
ウ　ソース（Ｓ）とドレイン（Ｄ）領域が形成された後，その上に全面に所定の絶縁膜（例えば，ＳｉＯ２等）を蒸着あるいは成長させてゲート（電極）（Ｇ）絶縁膜（２１）を形成すること。
エ　フォトリソグラフィ工程とエッチング工程を通じてソース（Ｓ）とドレイン（Ｄ）領域にそれぞれのビアホール形態のコンタクトホール（２２）を形成すること。
オ　コンタクトホール（２２）の上にＡｌ，Ｃｕ等の金属を蒸着し，フォトリソグラフィ工程とエッチング工程を通じて，突出領域（２０）とドレイン（Ｄ）領域との間のチャネル領域上にゲート（Ｇ）金属電極（２３）のパターンが形成されるようにし，同時にコンタクトホール（２２）を介してソース（Ｓ）とドレイン（Ｄ）領域にそれぞれコンタクトされるソース（Ｓ）金属電極とドレイン（Ｄ）金属電極（２４）のパターンが形成されるようにすること。
カ　ＦＥＴのゲート（Ｇ）金属電極とソース（Ｓ）金属電極との間に直流電源（Ｖｇ）の電圧が印加された状態で，外部から交流信号のＴＨｚ波信号を受信し，ゲート（Ｇ）金属電極とソース（Ｓ）金属電極の間に入射した状態で，ソース（Ｓ）金属電極とドレイン（Ｄ）金属電極との間の出力電圧/電流（Ｖｏｕｔ）を検出することでテラヘルツ波を検出することができること。
（３）上記（１），（２）から，引用文献１には，次の発明（以下「引用発明１」という。）が記載されていると認められる。
「テラヘルツ（ＴＨｚ）波を検出するテラヘルツ検出器のためのＦＥＴを形成する方法であって，
　ＦＥＴに長さ方向の幅（Ｗ２：チャネルに垂直な方向の長さ）を有する長方形の形のドレイン（Ｄ）領域と，長方形の形のいずれか一辺で幅（Ｗ１：チャネルに垂直な方向の長さ）の突出領域（２０）を有するソース（Ｓ）領域を，シリコンベースの上に形成し，
　ソース（Ｓ）とドレイン（Ｄ）領域が形成された後，その上に全面に所定の絶縁膜（例えば，ＳｉＯ２等）を蒸着あるいは成長させてゲート（電極）（Ｇ）絶縁膜（２１）を形成し，
　フォトリソグラフィ工程とエッチング工程を通じてソース（Ｓ）とドレイン（Ｄ）領域にそれぞれのビアホール形態のコンタクトホール（２２）を形成し，
　コンタクトホール（２２）の上にＡｌ，Ｃｕ等の金属を蒸着し，フォトリソグラフィ工程とエッチング工程を通じて，突出領域（２０）とドレイン（Ｄ）領域との間のチャネル領域上にゲート（Ｇ）金属電極（２３）のパターンが形成されるようにし，同時にコンタクトホール（２２）を介してソース（Ｓ）とドレイン（Ｄ）領域にそれぞれコンタクトされるソース（Ｓ）金属電極とドレイン（Ｄ）金属電極（２４）のパターンを形成し，
　ＦＥＴのゲート（Ｇ）金属電極とソース（Ｓ）金属電極との間に直流電源（Ｖｇ）の電圧が印加された状態で，外部から交流信号のＴＨｚ波信号を受信し，ゲート（Ｇ）金属電極とソース（Ｓ）金属電極の間に入射した状態で，ソース（Ｓ）金属電極とドレイン（Ｄ）金属電極との間の出力電圧/電流（Ｖｏｕｔ）を検出することでテラヘルツ波を検出することができる，
　テラヘルツ（ＴＨｚ）波を検出するテラヘルツ検出器のためのＦＥＴを形成する方法。」
２　引用文献２について
（１）引用文献２の記載
　原査定の拒絶の理由に引用された引用文献２には，図面とともに次の事項が記載されている。
「【発明の詳細な説明】
【技術分野】
【０００１】
　
本発明はモノリシック集積されたアンテナ及び受信機回路に関し，更に詳しくは，第１電極，第２電極，制御電極，及び第１電極と第２電極との間のチャネルを有する少なくとも１つのトランジスタと，アンテナ構造とを備えるＴＨｚ周波数範囲の電磁放射線の検出装置に関する
「【００６８】
　
図１の装置は，２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２を有している。それぞれの電界効果トランジスタＦＥＴ１，ＦＥＴ２は，ゲートＧ，ドレインＤ及びソースＳを有する。図１では概略的に示すアンテナ構造１は，パッチアンテナを有している。パッチアンテナの２つの足点２，３は，インピーダンス整合用の伝送線ＴＬを介して電界効果トランジスタＦＥＴ１，ＦＥＴ２のドレインにそれぞれ接続されている
【００６９】
　
電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートＧのバイアス電圧は，電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートＧに接続されているＤＣソースＶ
ＧＳ
を通じて生じている
【００７０】
　
図示の実施形態では，装置の全部品，即ちアンテナ構造１，伝送線ＴＬ及び２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２が１つのチップに集積されている
【００７１】
　
パッチアンテナの接地板４が，アンテナ構造１と電界効果トランジスタＦＥＴ１，ＦＥＴ２との間に配置されている。これは，アンテナ構造１をトランジスタからシールドする役割も果たす。アンテナ構造１は，酸化ケイ素層によって接地板４に対して絶縁されている。アンテナ構造１の足点２，３と電界効果トランジスタＦＥＴ１，ＦＥＴ２のドレインＤとの間の接続部と，電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートＧとバイアス電圧ソースＶ
ＧＳ
との間の接続部は，接地板４の孔に通されている
図１に示す検出器回路の実施形態では，２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２は差動配線で使用され，２つのＦＥＴ１，ＦＥＴ２のソースＳ同士が接続されて接地板４上に回路の第１出力を形成する。両ドレインは，対応するリード線ＴＬとアンテナ構造１を介して，回路の第２出力５に接続されている。被検出信号は，接地板４と回路の出力５との間の評価回路によって取り出される
【００７２】
　各トランジスタＦＥＴ１，ＦＥＴ２のゲートＧとソースＳとは，固有キャパシタンスを介して互いに結合されている。これにより，ソースへの印加電圧は，トランジスタＦＥＴ１，ＦＥＴ２のゲートＧへの印加電圧を直接従う。図示の実施形態では，２つの固有キャパシタンスは，それぞれ１５０ｆＦの静電容量を有する。この配線によって，ＦＥＴ１，ＦＥＴ２を抵抗ミキサとして動作させることができる。
【００７３】
　各電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲート‐ソース間の接続部の固有キャパシタンスを調整可能とするために，図２に概略的に示すように，
ゲート接続部６は，酸化層７によって，基板８，ソース接続部１０及びドレイン接続部９に対して絶縁されている
「【図１】
」
（２）上記記載から，引用文献２には，次の技術的事項が記載されているものと認められる。
ア　本発明はモノリシック集積されたアンテナ及び受信機回路に関し，更に詳しくは，第１電極，第２電極，制御電極，及び第１電極と第２電極との間のチャネルを有する少なくとも１つのトランジスタと，アンテナ構造とを備えるＴＨｚ周波数範囲の電磁放射線の検出装置に関すること。
イ　アンテナ構造１は，パッチアンテナを有しており，パッチアンテナの２つの足点２，３は，インピーダンス整合用の伝送線ＴＬを介して電界効果トランジスタＦＥＴ１，ＦＥＴ２のドレインにそれぞれ接続されていること。
ウ　電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートＧのバイアス電圧は，電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートＧに接続されているＤＣソースＶＧＳを通じて生じていること。
エ　パッチアンテナの接地板４が，アンテナ構造１と電界効果トランジスタＦＥＴ１，ＦＥＴ２との間に配置されており，アンテナ構造１は，酸化ケイ素層によって接地板４に対して絶縁されていること。
オ　アンテナ構造１の足点２，３と電界効果トランジスタＦＥＴ１，ＦＥＴ２のドレインＤとの間の接続部と，電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートＧとバイアス電圧ソースＶＧＳとの間の接続部は，接地板４の孔に通されていること。
カ　電界効果トランジスタＦＥＴ１，ＦＥＴ２は差動配線で使用され，電界効果トランジスタＦＥＴ１，ＦＥＴ２のソースＳ同士が接続されて接地板４上に回路の第１出力を形成し，両ドレインは，対応するリード線ＴＬとアンテナ構造１を介して，回路の第２出力５に接続されており，被検出信号は，接地板４と回路の出力５との間の評価回路によって取り出されること。
キ　ゲート接続部６は，酸化層７によって，基板８，ソース接続部１０及びドレイン接続部９に対して絶縁されていること。
（３）上記（１），（２）から，引用文献２には，次の発明（以下「引用発明２」という。）が記載されていると認められる。
「パッチアンテナを有するアンテナ構造１と，
　２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２と，
　インピーダンス整合用の伝送線ＴＬを介してパッチアンテナの２つの足点２，３と接続される電界効果トランジスタＦＥＴ１，ＦＥＴ２のドレインと，
　ソースＳとドレインＤとの間に形成されるチャネルと，
　電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートＧに接続され，バイアス電圧を生じさせるＤＣソースＶＧＳと，
　基板８，ソース接続部１０及びドレイン接続部９に対して，ゲートＧを絶縁するための酸化層７と，
　アンテナ構造１と電界効果トランジスタＦＥＴ１，ＦＥＴ２との間に配置されており，アンテナ構造１が酸化ケイ素層によって絶縁されている接地板４と，
　アンテナ構造１の足点２，３と電界効果トランジスタＦＥＴ１，ＦＥＴ２のドレインＤとの間の接続部と，電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートＧとバイアス電圧ソースＶＧＳとの間の接続部を通すための，接地板４の孔と，
　を備えるＴＨｚ周波数範囲の電磁放射線の検出装置であって，
　電界効果トランジスタＦＥＴ１，ＦＥＴ２のソースＳ同士が接続されて接地板４上に回路の第１出力を形成し，電界効果トランジスタＦＥＴ１，ＦＥＴ２のドレインは，対応するリード線ＴＬとアンテナ構造１を介して，回路の第２出力５に接続され，接地板４と回路の出力５との間の評価回路によって被検出信号を取り出すことで，ＴＨｚ周波数範囲の電磁放射線を検出する，
　ＴＨｚ周波数範囲の電磁放射線の検出装置。」
３　引用文献３について
（１）引用文献３の記載
　原査定の拒絶の理由に引用された引用文献３には，図面とともに次の事項が記載されている。（日本語訳は，対応する日本語公報である特表２０１６−５３０４９０号に基づいて当審で作成した。）
「The present invention relates to an integrated sensor device. In particular, the present invention relates to a hybrid form of semiconductor devices combining a field effect transistor with a bipolar junction transistor, the field effect transistor being connected to a sensing electrode by a plurality of contacts/vias and metal layers. 
Background of the invention 
Over the recent years a growing interest has been seen in the area of highly sensitive semiconductor devices that can be used for charge detection in liquids (e.g. ion sensitive field-effect transistor (ISFET) -type for hydrogen ions, as applied in the determination of pH-concentrations , detection of biomolecules , studies of DNA replication and genome sequences, etc.), or for the detection of ions or polarisable molecules in gaseous mixtures. 
（日本語訳：本発明は，集積センサデバイスに関する。具体的には，本発明は，複数の接点／ビアおよび金属層によって感応性電極に接続される電界効果トランジスタをバイポーラ接合トランジスタと組み合わせる半導体デバイスのハイブリッド形態に関する。
ここ数年にわたって，液体の電荷検出に使用され得る高感度半導体デバイス（例えば，ｐＨ濃度の決定，生体分子の検出，ＤＮＡ複製およびゲノム配列の研究などで適用される水素イオンのイオン感応性電界効果トランジスタ（ＩＳＦＥＴ）型），またはガス状混合物中のイオンまたは分極性分子の検出に使用され得る高感度半導体デバイスの技術分野への関心の高まりが見られている
「
A prior-art ISFET-gated LBJT is described with reference to FIGS. 1A and IB. Referring first to FIG. 1A, there is depicted a side view of the prior art device 10 representative of a device disclosed in the above cited U.S. Patent No. 8283736. As shown in the Figure, the gated LBJT 10 is constructed by forming an n
-
well 12 in a p
-
type substrate 11, forming p
+-
 doped regions in the n-well 12 and forming a lateral collector ring 15 around an emitter 13 in the p
+-
doped regions, respectively . 
The gated LBJT 10 has an enclosed gate electrode 18, between p
+-
doped regions, on top of a gate dielectric layer 17. In addition, a base contact 14 is formed in an n
+-
doped region in the n-well 12. Likewise, a p
+-
doped region 16, outside the n-we11 is provided as substrate contact. 
The gate electrode 18 and the p
+-
doped regions on adjacent sides, which function as source/drain contacts, constitute a p
-
type MOSFET device. 
The floating gate electrode 18 is electrically connected by a plurality of contacts/vias and metal layers 21 to a hydrogen ion sensing electrode 19 above the gated LBJT. The surface of the sensing electrode 19 is in contact with an ion-containing solution 22 to which a reference gate-electrode 20 is attached .
（日本語訳：
先行技術のＩＳＦＥＴゲート型ＬＢＪＴは，図１Ａおよび１Ｂを参照して記載される。最初に図１Ａを参照して，上記の特許文献１に開示されるデバイスを表す先行技術のデバイス１０の側面図が示される。図に示されるように，ゲート型ＬＢＪＴ１０は，それぞれ，ｐ型基板１１内にｎウェル１２を形成すること，ｎウェル１２内にｐ
+
ドープ領域を形成すること，ｐ
+
ドープ領域内のエミッタ１３の周囲に横型コレクタリング１５を形成することによって構築される。
ゲート型ＬＢＪＴ１０は，ｐ
+
ドープ領域の間，ゲート誘電体層１７の上に，囲繞されたゲート電極１８を有する。加えて，ベース接点１４は，ｎウェル１２内のｎ
+
ドープ領域内に形成される。同様に，ｎウェルの外側のｐ
+
ドープ領域１６は，基板接点として提供される。
ソース／ドレイン接点として機能するゲート電極１８および隣接した側面上のｐ
+
ドープ領域は，ｐ型ＭＯＳＦＥＴデバイスを構成する。
フローティングゲート電極１８は，複数の接点／ビアおよび金属層２１によってゲート型ＬＢＪＴ上の水素イオン感応性電極１９に電気的に接続される。感応性電極１９の表面は，基準ゲート電極２０が取り付けられるイオン含有溶液２２と接触する
「FIG. 1A
」
（２）上記記載から，引用文献３には，次の技術的事項が記載されているものと認められる。
ア　液体の電荷検出に使用され得る高感度半導体デバイスは，
　ｐ型基板１１内に形成されたｎウェル１２と，ｎウェル１２内に形成されたｐ+ドープ領域と，ｐ+ドープ領域内のエミッタ１３の周囲に形成された横型コレクタリング１５とによって構築されるゲート型ＬＢＪＴ１０と，
　ゲート型ＬＢＪＴ１０上のｐ+ドープ領域の間であって，ゲート誘電体層１７の上に囲繞されたゲート電極１８と，
　ｎウェル１２内のｎ+ドープ領域内に形成されたベース接点１４と，
　基板接点として提供されるｎウェルの外側のｐ+ドープ領域１６と，
　複数の接点／ビアおよび金属層２１によってゲート型ＬＢＪＴ上の水素イオン感応性電極１９に電気的に接続されたフローティングゲート電極１８と，
　感応性電極１９上にあって，基準ゲート電極２０が取り付けられるイオン含有溶液２２と，
　を有する液体の電荷検出に使用され得る高感度半導体デバイスであること。
イ　横型コレクタリング１５は，リングという用語から円形状を想起させるものであること。すなわち，当該横型コレクタリング１５に接するチャネルは，円形状を想起させるものであること。
４　引用文献４について
（１）引用文献４の記載
　原査定の拒絶の理由に引用された引用文献４には，図面とともに次の事項が記載されている。
「【発明の詳細な説明】
【技術分野】
【０００１】
　
本発明は，ＭＩＳ（Metal-Insulator(Oxide)-Semiconductor）型トランジスタのチャネル領域のキャリア密度，及び移動度を測定するための半導体装置の特性評価方法と，この特性評価方法に用いられる試験装置に関する
【背景技術】
【０００２】
　近年，相補型ＭＯＳ（ＣＭＯＳ）素子として使われるＭＩＳ型トランジスタのゲート絶縁膜として，従来のシリコン酸化膜及びシリコン酸窒化膜に代えて，高誘電率（high-k）絶縁膜材料の導入が検討されている。その中で最も懸念される点の一つは，high-k 絶縁膜を用いたＭＩＳ型トランジスタの駆動力であり，駆動力の指標となる移動度を正確に測定することが必須となっている。」
「【００４８】
　（第６の実施形態）試験素子構造に関する実施の形態
　図９は，本発明の第６の実施形態に係わる試験素子構造を示す平面図である。
【００４９】
　本実施形態の構造は，
ｐ型シリコン基板上に形成された三重リングの構造をしている。同心円の中心に最も近いｎ
+
 多結晶シリコン・ゲート１０４のリングがＭＩＳ型トランジスタ１２のゲートに相当する。また，同心円の中心から見て第２番目のｎ
+
 多結晶シリコン・ゲート１０４のリングが被測定ＭＩＳ型トランジスタ１１に相当する。また，最も外周のｎ
+
 多結晶シリコン・ゲート１０４のリングがＭＩＳ型トランジスタ１３に相当する。これら３つのリング間の領域はｎ
+
 拡散層１０２になっており，ソース・ドレイン電極として機能する
【００５０】
　これらのＭＩＳ型トランジスタ１１，１２，１３の寸法は，次の通りである。ＭＩＳ型トランジスタ１２のゲート・リングの動径方向の幅（ゲート長に相当）は４０μｍ，ＭＩＳ型トランジスタ１１のゲート・リングの動径方向の幅は２００μｍ，ＭＩＳ型トランジスタ１３のゲート・リングの動径方向の幅は８０μｍである。また，中央のｎ+ 拡散層１０２の直径は８０μｍ，ＭＩＳ型トランジスタ１２及びＭＩＳ型トランジスタ１１の間のｎ+ 拡散層１０２の幅は８０μｍ，また，ＭＩＳ型トランジスタ１１及びＭＩＳ型トランジスタ１３の間のｎ+ 拡散層１０２の幅は８０μｍである。
【００５１】
　これらのトランジスタの断面構造（不図示）は，ｎ+ 拡散層で形成されたソース・ドレイン電極，その間のシリコン基板上に形成されたゲート絶縁膜としてのシリコン熱酸化膜（厚さ６ｎｍ），及びその上に形成されたゲート電極としてのｎ+ 多結晶シリコン層から成り立っている。
【００５２】
　この３重リングのＭＩＳ型トランジスタ１１，１２，１３の面積をそれぞれＳ1 ，Ｓ2 ，Ｓ3 ，また，ＭＩＳ型トランジスタ１１ ，１２ ，１３ のリング幅をそれぞれＬ1 ，Ｌ2 ，Ｌ3 とすれば，これらの量は以下のように計算される。
【００５３】
　　Ｓ1 ＝１０４０００π（μｍ2 ）
　　Ｓ2 ＝７６８００π（μｍ2 ）
　　Ｓ3 ＝４８００π（μｍ2 ）
　　Ｓ1 ／Ｌ1 2 ＝ ２．６π
　　Ｓ2 ／Ｌ2 2 ＝ ３π
　　Ｓ3 ／Ｌ3 2 ＝ １２π 
　従って，被測定ＭＩＳ型トランジスタ１１が最も大きいゲート・チャネル間容量を有し，且つ最も小さいソース・ドレイン間コンダクタンスを有する。」
「【図９】
」
（２）上記記載から，引用文献４には，次の技術的事項が記載されているものと認められる。
ア　ＭＩＳ（Metal-Insulator(Oxide)-Semiconductor）型トランジスタのチャネル領域のキャリア密度，及び移動度を測定するための半導体装置の特性評価に用いられる試験装置は，
　ｐ型シリコン基板上に形成された三重リングの構造をしており，
　同心円の中心に最も近いｎ+ 多結晶シリコン・ゲート１０４のリングと，
　被測定ＭＩＳ型トランジスタ１１に相当し，同心円の中心から見て第２番目のｎ+ 多結晶シリコン・ゲート１０４のリングと，
　最も外周のｎ+ 多結晶シリコン・ゲート１０４のリングと，
　これら３つのリング間の領域であって，ソース・ドレイン電極として機能するｎ+ 拡散層１０２と，
　を備える試験装置であること。
イ　多結晶シリコン・ゲート１０４のリング間には，円形状のチャネルが形成されること。
５　引用文献５について
（１）引用文献５の記載
　原査定の拒絶の理由に引用された引用文献５には，図面とともに次の事項が記載されている。（日本語訳は，当審で作成した。）
「[0003] 
The present invention relates to a sensitivity enhanced biomolecule field effect transistor (FET), and more particularly, to a biomolecule FET enhancing sensitivity when detecting a biomolecule by improving a structure of a transistor-based biomolecule FET
（日本語訳：[0003]　
本発明は，感度が向上した生体分子電界効果トランジスタ（FET）についてであり，より具体的には，生体分子の検出感度を向上させる生体分子FETについてである。この感度の向上は，トランジスタをベースとした生体分子FETの構造を改善することにより得られた
「[0030] 
FIG. 2  is a view illustrating the biomolecule FET according to the present invention. The biomolecule FET is characterized in that a region where a first impurity region  22 a (source) is in contact with a gate  23  is wider than a region where a second impurity region  22 b (drain) is in contact with the gate  23 . Preferably, the biomolecule FET has a circular construction in which the gate  23  and the first impurity region  22 a enclose the second impurity region  22 b
[0031] 
Referring to  FIG. 2 , the first impurity region  22 a and the second impurity region  22 b are formed on a substrate  21 . If the substrate  21  is doped in an n-type, the first impurity region  22 a and the second impurity region  22 b are doped in a p-type. The gate  23  is formed on the substrate  21  in a center of the first impurity region  22 a and the second impurity region  22 b. At this time, the biomolecule FET has a circular construction in which the gate  23  and the first impurity region  22 a enclose the second impurity region  22 b. Seeing a top view of the biomolecule FET according to the present invention, it can be seen that the gate  23  and the first impurity region  22 a enclose the second impurity region  22 b.
[0032] 
In the case where the gate  23  and the first impurity region  22 a are adapted to enclose the second impurity region  22 b, the first impurity region  22 a is formed on both sides of the second impurity region  22 b, with a channel having a desired width formed between the regions  22 a and  22 b, as shown in  FIG. 2 .
[0033] The structure shown in  FIG. 2  assists in solving a drawback of the transistor-type biomolecule FET employing the reference electrode  27  in an electrolyte solution. 」
（日本語訳：[0030]　
図2は，本発明による生体分子FETを描写している。生体分子FETの特徴は，第1不純物領域22a（ソース）とゲート23の接触部の幅が，第2不純物領域22b（ドレイン）とゲート23の接触部の幅よりも広いことである。生体分子FETのゲート23および第1不純物領域22aは，第2不純物領域22bを取り囲む円形構造であることが好ましい。
[0031]　図2の中で，第1不純物領域22aと第2不純物領域22bは，基板21の上に形成されている。基板21がn型にドープされている場合，第1不純物領域22aおよび第2不純物領域22bはp型にドープされる。基板21の上に形成されるゲート23は，第1不純物領域22aと第2不純物領域22bの間に位置する。生体分子FETは，ゲート23と第1不純物領域22aとが第2不純物領域22bを取り囲む円形構造を有する。本発明による生体分子FETの上面図は，ゲート23と第1不純物領域22aとが，第2不純物領域22bを取り囲んでいることを示している。
[0032]　ゲート23および第1不純物領域22aが，第2不純物領域22bを取り囲む構造になっている場合，第1不純物領域22aは，第2不純物領域22bの両側に形成され，領域22aと22bの間に延びる所望の幅のチャネルが形成される（図2）
[0033]　図2に示された構造は，電解質溶液中に参照電極27を配備するトランジスタ型生体分子FETの欠点の解決に役立つ。）
「Fig 2.
」
（２）上記記載から，引用文献５には，次の技術的事項が記載されているものと認められる。
ア　生体分子の検出感度を向上させる生体分子FETであって，
　基板21の上に形成されている第1不純物領域22aと第2不純物領域22bと，
　第1不純物領域22aと第2不純物領域22bの間に位置するゲート23と，
　を有し，
　第1不純物領域22a（ソース）とゲート23の接触部の幅が，第2不純物領域22b（ドレイン）とゲート23の接触部の幅よりも広く，
　生体分子FETのゲート23および第1不純物領域22aは，第2不純物領域22bを取り囲む円形構造であり，
　第1不純物領域22aは，第2不純物領域22bの間に延びる所望の幅のチャネルが形成される，
　生体分子FET。
イ　第1不純物領域22aと第2不純物領域22bの間に延びるチャネルは，円形状をしていること。
第６　対比・判断
１　本願発明１について
（１）引用発明１を主引用発明とした検討
ア　対比
　本願発明１と引用発明１とを対比すると，次のことがいえる。
（ア）引用発明１における「テラヘルツ検出器」，「ＦＥＴ」，「シリコンベース」，「ソース（Ｓ）」，「ドレイン（Ｄ）」，「チャネル」，「絶縁膜（例えば，ＳｉＯ２等）」，「ゲート（電極）（Ｇ）絶縁膜（２１）」，「ゲート（Ｇ）金属電極（２３）」は，それぞれ本願発明１の「テラヘルツ検出器」，「電界効果トランジスタ」，「シリコンベース」，「ソース」，「ドレイン」，「チャネル」，「誘電層」，「ゲート」に相当する。
（イ）引用発明１の「テラヘルツ検出器」は，ゲート（Ｇ）金属電極（２３）を通じてテラヘルツ電磁波が印加されると，ソース（Ｓ）金属電極とドレイン（Ｄ）金属電極との間の出力電圧/電流（Ｖｏｕｔ）を検出することでテラヘルツ電磁波を検出できるので，この点で，本願発明１の「前記ゲートを通じてテラヘルツ電磁波が印加される場合，前記ソースとドレインから出力される電流／電圧で電磁波の程度を感知」する「テラヘルツ検出器」に相当する。
　したがって，本願発明１と引用発明１との間には，次の一致点，相違点があるといえる。
（一致点）
「電界効果トランジスタを用いたテラヘルツ検出器において，
　前記電界効果トランジスタは，
　シリコンベースの一部にドーピングによって形成されるソースと，
　チャネルと，
　前記チャネル外部に形成されるドレインと，
　前記ソース，チャネル，及びドレインの上段に形成される誘電層と，
　前記誘電層の上段に位置するゲートと，
　を含んで構成され，
　前記ゲートを通じてテラヘルツ電磁波が印加される場合，前記ソースとドレインから出力される電流／電圧で電磁波の程度を感知する，
テラヘルツ検出器。」
（相違点）
（相違点１）チャネルの形状が，本願発明１においては，「平面上で前記ソースを取り囲む形態」であって，「一定の幅に形成」されるのに対して，引用発明１においては，平面上で前記ソースを取り囲む形態とはなっておらず，一定の幅でもない点。
（相違点２）ゲートの形状について，本願発明１においては，「ゲートは前記チャネルと同じ形状であり，前記ソース及びドレインの少なくとも一方と一部オーバーラップされる」のに対して，引用発明１では，その点について特定されていない点。
イ　相違点についての判断
　以下，相違点１について検討する。
　引用発明１の技術分野はＦＥＴを用いたテラヘルツ検出器である一方，引用文献３の技術的事項から理解される技術分野は，液体の電荷検出に使用され得る半導体デバイスであり，引用文献４の技術的事項から理解される技術分野は，半導体装置の特性を評価するための試験装置であり，引用文献５の技術的事項から理解される技術分野は，生体分子の検出感度を向上させる生体分子ＦＥＴであるから，その試験対象，検出対象が異なるために，技術分野の関連性が高いとはいうことはできない。
　したがって，引用文献３ないし５に記載された技術を，引用発明１に適用する動機を見いだすことができない。
　したがって，引用発明１において，相違点１について，本願発明１の構成を採用することは，当業者が容易になし得たこととは認められない。
ウ　小括
　したがって，他の相違点については検討するまでもなく，本願発明１は当業者であっても引用発明１，および引用文献３ないし５に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
（２）引用発明２を主引用発明とした検討
ア　対比
　本願発明１と引用発明２とを対比すると，次のことがいえる。
（ア）引用発明２における「ＴＨｚ周波数範囲の電磁放射線の検出装置」，「ＦＥＴ１」，「ソースＳ」，「ドレインＤ」，「チャネル」，「酸化層７」，「ゲートＧ」，は，それぞれ本願発明１の「テラヘルツ検出器」，「電界効果トランジスタ」，「ソース」，「ドレイン」，「チャネル」，「誘電層」，「ゲート」に相当する。
（イ）引用発明２の「ＴＨｚ周波数範囲の電磁放射線の検出装置」は，「電界効果トランジスタＦＥＴ１，ＦＥＴ２のソースＳ同士が接続されて接地板４上に回路の第１出力を形成し，電界効果トランジスタＦＥＴ１，ＦＥＴ２のドレインは，対応するリード線ＴＬとアンテナ構造１を介して，回路の第２出力５に接続され，接地板４と回路の出力５との間の評価回路によって被検出信号を取り出すことで，ＴＨｚ周波数範囲の電磁放射線の検出する」ことから，ソースＳの第１出力とドレインＤの第２出力から，ＴＨｚ周波数範囲の電磁放射線を検知するものであると理解できるため，この点で，「ソースとドレインから出力される電流／電圧で電磁波の程度を感知」する「テラヘルツ検出器」に相当する。
　したがって，本願発明１と引用発明２との間には，次の一致点，相違点があるといえる。
（一致点）
「電界効果トランジスタを用いたテラヘルツ検出器において，
　前記電界効果トランジスタは，
　ソースと，
　チャネルと，
　前記チャネル外部に形成されるドレインと，
　前記ソース，チャネル，及びドレインの上段に形成される誘電層と，
　前記誘電層の上段に位置するゲートと，
　を含んで構成され，
　テラヘルツ電磁波が印加される場合，前記ソースとドレインから出力される電流／電圧で電磁波の程度を感知する，
テラヘルツ検出器。」
（相違点）
（相違点３）チャネルの形状が，本願発明１においては，「平面上で前記ソースを取り囲む形態」であって，「一定の幅に形成」されるのに対して，引用発明２では，その点について特定されていない点。
（相違点４）ゲートの形状について，本願発明１においては，「ゲートは前記チャネルと同じ形状であり，前記ソース及びドレインの少なくとも一方と一部オーバーラップされる」のに対して，引用発明２では，その点について特定されていない点。
（相違点５）本願発明１におけるソースは，シリコンベースの一部にドーピングによって形成されるのに対して，引用発明２では，その点について特定されていない点。
（相違点６）本願発明１におけるテラヘルツ電磁波はゲートを通じて印加されるのに対して，引用発明２では，アンテナ構造１はドレインに接続されているから，テラヘルツ電磁波はドレインを通じて印加される点。
イ　相違点についての判断
　以下，相違点３について検討する。引用発明２の技術分野はＴＨｚ周波数範囲の電磁放射線の検出装置である一方，引用文献３の技術的事項から理解される技術分野は，液体の電荷検出に使用され得る半導体デバイスであり，引用文献４の技術的事項から理解される技術分野は，半導体装置の特性を評価するための試験装置であり，引用文献５の技術的事項から理解される技術分野は，生体分子の検出感度を向上させる生体分子ＦＥＴであるから，その試験対象，検出対象が異なるために，技術分野の関連性が高いとはいうことはできない。
　したがって，引用文献３ないし５に記載された技術を，引用発明２に適用する動機を見いだすことができない。
　したがって，引用発明２において，相違点３について，本願発明１の構成を採用することは，当業者が容易になし得たこととは認められない。
ウ　小括
　したがって，他の相違点については検討するまでもなく，本願発明１は当業者であっても引用発明２と引用文献３ないし５に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
２　本願発明２について
　本願発明２は，本願発明１の発明特定事項を全て含み，さらに限定したものであるから，本願発明１が，引用発明１，２および引用文献３ないし５に記載された事項に基づいて容易に発明をすることができたものとはいえないことから，本願発明２も，引用発明１，２および引用文献３ないし５に記載された事項に基づいて容易に発明をすることができたものとはいえない。
第７　原査定について
１　理由（特許法第２９条第２項）について
　上記第６で検討したように、本願発明１および２は，当業者であっても，拒絶査定において引用された引用文献１ないし５に基づいて，容易に発明できたものとはいえない。したがって，原査定の理由を維持することはできない。
第８　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。