(57)【要約】  光電変換膜に生成された正孔と電子供給源アレイから上記光電変換膜に供給された電子とが結合することによって流れる光電変換膜電流を検出する光電変換膜電流検出器と、上記画素領域の各々に電子を供給する画素期間に対応して各々が上記光電変換膜電流を順次時間積分して積分信号を生成する複数の積分器と、上記画素期間ごとに上記複数の積分器の積分信号をサンプリングして画像信号を生成するサンプリング手段と、を有している。
2010079613.tif 000002
【特許請求の範囲】
【請求項１】
光入射によって正孔を生成する光電変換膜と、複数の電子供給源がマトリクス状に配置された電子供給源アレイと、前記電子供給源アレイを走査して前記光電変換膜の複数の画素領域に電子を順次供給する走査ドライバと、を備えた撮像装置であって、
前記光電変換膜に生成された正孔と前記電子供給源アレイから前記光電変換膜に供給された電子とが結合することによって流れる光電変換膜電流を検出する光電変換膜電流検出器と、
前記画素領域の各々に電子を供給する画素期間に対応して各々が前記光電変換膜電流を順次時間積分して積分信号を生成する複数の積分器と、
前記画素期間ごとに前記複数の積分器の積分信号をサンプリングして画像信号を生成するサンプリング手段と、を有することを特徴とする撮像装置。
【請求項２】
前記積分信号のサンプリングの終了後において、前記複数の積分器の各々が時間積分を行う次の画素期間の開始時点まで前記複数の積分器をリセットするリセット手段を有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記リセット手段は、前記複数の積分器の各々が時間積分を行う画素期間に後続する画素期間において前記複数の積分器の各々をリセットすることを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記複数の積分器は、それぞれが前記画素期間について交互に時間積分をなす２つの積分器からなることを特徴とする請求項１ないし３のいずれか１に記載の撮像装置。
【請求項５】
受信した設定撮像速度に応じて前記複数の積分器のうち前記光電変換膜電流を順次時間積分する積分器を選択するとともに、前記設定撮像速度に応じて前記走査ドライバ、前記複数の積分器及び前記サンプリング手段を制御するコントローラを有することを特徴とする請求項１ないし４のいずれか１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子供給源が配列された電子供給源アレイと光電変換膜とを有する撮像素子、及び当該撮像素子を駆動する駆動回路からなる撮像装置に関する。
【背景技術】
【０００２】
電界を印加することによって電子を引き出す電子放出源をマトリクス状に配置した電子放出源アレイと、光電変換膜とを備えた撮像装置が提案されている（例えば、特許文献１）。冷陰極型電子放出源としては、例えば、ＨＥＥＤ（high-efficiency electron emission device）（例えば、非特許文献１）やスピント型の冷陰極アレイがある。また、カーボンナノチューブ等のタイプがある。ＨＥＥＤは、低電圧駆動が可能であり、構造がシンプルであるという特長を有し、撮像デバイスへの応用研究が進められている。また、他の電子供給素子アレイとしては、スイッチングトランジスタで構成され、コレクタあるいはドレイン電極が光電変換膜の画素領域部分に接続されたスイッチングトランジスタ・アレイがある。【０００３】
また、光電変換膜としては、例えば、ＨＡＲＰ（High-gain Avalanche Rushing amorphous Photoconductor) 光電変換膜がある。【０００４】
例えば、冷陰極型電子放出素子アレイを用いた撮像装置においては、冷陰極型電子放出素子の各々がそれぞれの駆動期間に光電変換膜の対応する画素領域へ電子ビーム放出（電子ビーム照射）を行う。そして、その光電変換膜の画素領域に入射光の光量に応じて蓄積されている正孔を中和し、その中和電流を光電変換膜の電極を通じて取り出すことで光電変換膜の当該画素領域の画像信号を検出する。なお、スイッチングトランジスタ・アレイにおいては、電子ビーム照射の代わりに光電変換膜への電流注入によって画像信号の検出がなされる。【０００５】
従来技術においては、例えば、図１に示すように、光電変換膜電流検出器１０１によって光電変換膜の電極（ＨＡＲＰ電極）から中和電流（ＨＡＲＰ電流）を取り出し、これを電圧値に変換した後、ローパスフィルタ（ＬＰＦ）１０２を通すことによって画像信号成分を抽出するように構成されていた。この方法は回路が簡便であるというのが最大の利点である。【０００６】
図２に示すように、画素（ＰＸ(j)，ＰＸ(j+1)）ごとに放出電子量（ＨＥＥＤ放出電流）にばらつきがある場合、放出電子量の少ない画素（ＰＸ(j)）では波高値が低く時間幅（Ｔ(j)）が長くなり、放出電子量の多い画素（ＰＸ(j+1)）では波高値が高く時間幅（Ｔ(j+1)）が短くなる。ＨＡＲＰ電流の積分値Ｉｈ(k)×Ｔ(k)＝Ｑpx(k)、（ｋ＝j,j+1）は光電変換膜の対応画素の蓄積正孔量であるので、ＬＰＦ１０２を通した後のＤＣ（直流）成分は、各電子放出素子に放出電子量のばらつきがあっても当該画素の画像信号になっている。【０００７】
しかしながら、図２に示すように、各電子放出素子に放出電子量のばらつきがある場合、光電変換膜（ＨＡＲＰ）電流波形のパルス幅及び高さは異なるため、ＬＰＦ１０２を通した後の波形は変則的な変調がかかった状態となる。すなわち、ＨＡＲＰ電流パルスが均一な場合とは異なり、ＬＰＦ１０２の帯域内に当該変則的変調に起因する周波数成分が生じることとなる。従って、各電子放出素子に放出電子量のばらつきがあると画像信号のノイズとなって現れ、信号雑音比（Ｓ／Ｎ）の低下、画質の劣化を生じさせるという問題があった。【０００８】
さらに、撮像装置の高精細度化の要請も高まってきており、高速に動作が可能で、かつＳ／Ｎの高い高画質・高性能な撮像装置を実現することが望まれている。また、単位時間当たりのフレーム数を通常の場合の数倍以上のフレーム数として撮影する高速撮影（スローモーション撮影）が可能な撮像装置の実現も望まれている。このような高速撮像においては、上記した画像信号のノイズは一層大きくなるため、重大な悪影響を及ぼす。しかしながら、これまで、このようなノイズを有効に低減することが可能な高速撮像装置は実現されていなかった。
【特許文献１】特開平６−１７６７０４号公報
【非特許文献１】パイオニアＲ＆Ｄ誌、Vol.17, No.2, 2007,pp.61-69
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上記した点に鑑みてなされたものであって、その目的とするところは、高速動作においてもＳ／Ｎが高く、高画質撮像が可能な高速撮像装置を提供することが一例として挙げられる。
【課題を解決するための手段】
【００１０】
本発明の撮像装置は、光入射によって正孔を生成する光電変換膜と、複数の電子供給源がマトリクス状に配置された電子供給源アレイと、電子供給源アレイを走査して光電変換膜の複数の画素領域に電子を順次供給する走査ドライバと、を備えた撮像装置であって、
上記光電変換膜に生成された正孔と上記電子供給源アレイから上記光電変換膜に供給された電子とが結合することによって流れる光電変換膜電流を検出する光電変換膜電流検出器と、
上記画素領域の各々に電子を供給する画素期間に対応して各々が上記光電変換膜電流を順次時間積分して積分信号を生成する複数の積分器と、
上記画素期間ごとに上記複数の積分器の積分信号をサンプリングして画像信号を生成するサンプリング手段と、を有している。
【図面の簡単な説明】
【００１１】
【図１】従来の光電変換膜の電極から中和電流を取り出し、ローパスフィルタ（ＬＰＦ）によって画像信号成分を抽出する構成を示すブロック図である。
【図２】図１に示す従来技術において、電子放出素子に放出電子量のばらつきがある場合、ＬＰＦの帯域内に変則的変調に起因するノイズが生じることを示す図である。
【図３】ＨＥＥＤ冷陰極ＨＡＲＰ撮像素子の構成を模式的に示す断面図である。
【図４】ＨＥＥＤ冷陰極アレイ、ＨＥＥＤ冷陰極アレイを駆動するＹ走査ドライバ及びＸ走査ドライバ、装置全体を制御するコントローラの構成を示すブロック図である。
【図５】アクティブ駆動型ＨＥＥＤ冷陰極アレイの構造を説明する図であって、画素部分を模式的に示す部分断面図である。
【図６】実施例１の撮像装置の構成を模式的に示す図である。
【図７】図６に示す画像信号検出部の構成を示すブロック図である。
【図８】図７に示す画像信号検出部の各構成要素の出力信号波形を模式的に示す図である。
【図９】ＨＡＲＰ光電変換膜の各画素領域への入射光量が等しく、ＨＥＥＤ冷陰極アレイ素子からの放出電子量が異なる場合における第１積分器の動作を模式的に示す図である。
【図１０】本発明の実施例２である画像信号検出部の構成を示すブロック図である。
【図１１】図１０に示す画像信号検出部の各構成要素の出力信号波形を模式的に示す図である。
【図１２】本発明の実施例３である、通常撮像モード（１倍速）撮像動作を行う場合の、画像信号検出部の出力信号波形を模式的に示す図である。
【図１３】積分器の回路構成の一例を示す回路図である。
【図１４】積分器の回路構成の他の例を示す回路図である。
【図１５】積分器の回路構成の他の例を示す回路図である。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施例を図面を参照しつつ説明する。なお、同一又は等価な構成要素には同一の参照符を付している。
【実施例１】
【００１３】
図３は、ＨＥＥＤ冷陰極ＨＡＲＰ撮像素子１０の構成を模式的に示す断面図である。ＨＥＥＤ冷陰極ＨＡＲＰ撮像素子（以下、冷陰極撮像素子ともいう。）１０は、アクティブ駆動型ＨＥＥＤ（High-efficiency Electron Emission Device）冷陰極アレイとＨＡＲＰ（High-gain Avalanche Rushing amorphous Photoconductor) 光電変換膜とを組み合わせた撮像素子である。より詳細には、冷陰極撮像素子１０は、ＨＡＲＰ光電変換膜１１と、ＨＥＥＤ冷陰極アレイチップ２４と、ＨＡＲＰ光電変換膜１１及びＨＥＥＤ冷陰極アレイ２０間に配されたメッシュ電極（中間電極）１５を有している。後述するように、ＨＥＥＤ冷陰極アレイチップ２４には、アクティブ駆動型ＨＥＥＤ冷陰極アレイ（以下、単に、ＨＥＥＤ冷陰極アレイという。）２０と、Ｙ走査ドライバ２２及びＸ走査ドライバ２３（図示しない）とが一体に形成されている。なお、光電変換膜としてＨＡＲＰ構造の光電変換膜を用い、また、冷陰極アレイとしてＨＥＥＤ構造の冷陰極アレイを用いた場合について説明するが、これらは例示に過ぎず他の構成の光電変換膜及び冷陰極アレイや電子供給源を用いてもよい。【００１４】
図に示すように、ＨＡＲＰ光電変換膜１１は透光性導電膜１２上に形成され、透光性導電膜１２は透光性基板１３上に形成されている。ＨＡＲＰ光電変換膜１１は、アモルファス・セレン（Ｓｅ）を主成分として構成されているが、他の材料、例えば、シリコン（Ｓｉ）や、酸化鉛（ＰｂＯ）、セレン化カドミウム（ＣｄＳｅ）、砒化ガリウム（ＧａＡｓ）等の化合物半導体などを用いることもできる。透光性導電膜１２は、酸化スズ（ＳｎＯ2）膜、ＩＴＯ（酸化インジウムスズ）膜などで形成することができる。透光性導電膜１２には、後述するように、ガラスハウジング１０Ａに設けられた接続端子（入出力端子）Ｔ１を介して所定の正電圧（以下、ＨＡＲＰ電位又はＨＡＲＰ電圧ともいう。）が印加される。【００１５】
透光性基板１３は、冷陰極撮像素子１０が撮像する波長の光を透過する材料で形成されていればよい。例えば、可視光による撮像を行う場合には可視光を透過するガラス等の材料で形成され、紫外光による撮像の場合には紫外光を透過するサファイア、石英ガラス等の材料で形成されている。また、Ｘ線による撮像の場合には、Ｘ線を透過する材料、例えば、ベリリウム（Ｂｅ）、シリコン（Ｓｉ）、窒化ホウ素（ＢＮ）、酸化アルミニウム（Ａｌ2Ｏ3）等で形成されていればよい。【００１６】
メッシュ電極１５には、複数の開口が設けられており、公知の金属材料、合金、半導体材料等で形成されている。メッシュ電極１５には接続端子Ｔ５を介して所定の正電圧（以下、メッシュ電圧又はメッシュ電位ともいう。）が印加される。メッシュ電極は、電子加速及び余剰電子回収のために設けられる中間電極である。【００１７】
ＨＥＥＤ冷陰極アレイ２０については、後に詳述するが、ＨＥＥＤを駆動するＭＯＳ（Metal Oxide Semiconductor）トランジスタのゲート電極はＸ走査ドライバ２３（水平走査回路）に接続され、ソース電極（Ｓ）はＹ走査ドライバ２２（垂直走査回路）に接続され、点順次走査がなされる。Ｙ走査ドライバ２２及びＸ走査ドライバ２３はＨＥＥＤ冷陰極アレイチップ２４上にＨＥＥＤ冷陰極アレイ２０と一体に、１チップとして構成され、ガラスハウジング１０Ａ内に設けられている（図示しない）。ＨＥＥＤ冷陰極アレイチップ２４の駆動に必要な信号や電圧などはガラスハウジング１０Ａに設けられた接続端子（入出力端子）Ｔ２，Ｔ３，Ｔ４を介して供給される。【００１８】
これらの全ての構成要素はフリットガラスまたはインジウムメタルによってシールされたガラスハウジング１０Ａ内に真空封入されている。【００１９】
図４は、ＨＥＥＤ冷陰極アレイ２０及びＨＥＥＤ冷陰極アレイ２０を駆動するＹ走査ドライバ２２、Ｘ走査ドライバ２３、装置全体を制御するコントローラ２５の構成を示すブロック図である。Ｙ走査ドライバ２２及びＸ走査ドライバ２３はＨＥＥＤ冷陰極アレイチップ２４として１チップとして構成されている。なお、コントローラ２５や、後述するその他の回路が当該チップ上に設けられていてもよい。【００２０】
ＨＥＥＤ冷陰極アレイ２０は、図４に模式的に示すように，Ｓｉウェハ上に形成した駆動回路ＬＳＩ上にＨＥＥＤ冷陰極アレイを直接積層して一体化したアクティブ駆動型電界放出アレイ（ＦＥＡ：Field Emitter Array）として構成され、点順次スキャンがなされる撮像動作の高速駆動（例えば、１画素の駆動パルス幅が数１０ｎｓ以下）に対応することができる。ＨＥＥＤ冷陰極アレイ２０は、Ｙ方向（垂直方向）及びＸ方向（水平方向）にそれぞれｎライン及びｍラインの走査駆動線（以下、単に、走査ラインという。）に接続されたｎ行及びｍ列（画素数はｎ×ｍ）からなるマトリクス配列の複数の画素から構成されている。例えば、６４０×４８０画素（ＶＧＡ規格）の高精細ＨＥＥＤ冷陰極アレイとして構成されている。なお、例えば、ＮＴＳＣ規格では３０フレーム／秒であり、６４０×４８０画素（ＶＧＡ規格）の撮像装置においては、一般的に画素期間の長さは数１０ｎｓ（ナノ秒）程度、例えば８０ｎｓである。【００２１】
Ｙ走査ドライバ２２及びＸ走査ドライバ２３はコントローラ２５からの垂直同期信号（V-Sync）、水平同期信号（H-Sync）、クロック信号（CLK）等の制御信号に基づいて点順次走査及び画素の駆動を行う。すなわち、Ｙ方向に走査ライン（Ｙj，j=1,2,..,n）を順次走査し、ある１つの走査ライン（Ｙkとする）の選択時にＸ方向に走査ライン（Ｘi，i=1,2,..,m）を順次走査して当該走査ライン（Ｙk）上の各画素を選択駆動することによって点順次走査を実行する。【００２２】
図５は、アクティブ駆動型ＨＥＥＤ冷陰極アレイ２０の構造を説明する図であって、画素部分を拡大して模式的に示す部分断面図である。ＨＥＥＤ冷陰極アレイ２０は、ＭＯＳトランジスタアレイからなる駆動回路４０と、駆動回路４０を駆動制御するＹ走査ドライバ２２及びＸ走査ドライバ２３とを形成した後、駆動回路４０の上部にＨＥＥＤ部３１が形成されている。【００２３】
図５に示すように、ＨＥＥＤ部３１は、下部電極３３、シリコン（Ｓｉ）層３４、酸化シリコン（ＳｉＯx）層３５、例えばタングステン（Ｗ）からなる上部電極３６、炭素（Ｃ）層３７の積層構造からなるＭＩＳ(Metal Insulator Semiconductor) 型の冷陰極電子放出源である。ＨＥＥＤ冷陰極アレイ２０の上部電極３６は全画素共通になっており、下部電極３３およびＳｉ層３４を分割して各画素を電気的に分離している。【００２４】
ＨＥＥＤ部３１の下部電極３３は、駆動回路４０のＭＯＳトランジスタのドレイン電極Ｄにビアホールを介して接続されている。また、前述のように、ＭＯＳトランジスタのゲート電極Ｇとソース電極ＳはＸ走査ドライバ２３及びＹ走査ドライバ２２に接続されている。そして、電子を放出させる画素のスイッチングはＭＯＳトランジスタのドレイン電位、すなわち、ＨＥＥＤ部３１の各画素の下部電極３３の電位を制御することによって行われる。【００２５】
また、ＨＥＥＤ冷陰極アレイ２０の画素数は、例えば、640×480 画素（VGA）であり、１画素のサイズは20×20μｍ2である。１画素の表面部には、電子放出のための開口部であるエミッションサイトＥＳが設けられている。例えば、１画素の8×8μｍ2の領域には、直径ＤＥが約１μｍであるエミッションサイトＥＳ（１μｍφ）が3×3 個形成されている。１つのエミッションサイトＥＳからは、例えば、数マイクロアンペア（μＡ）の電子流が放出される（放出電流密度は、約４Ａ／ｃｍ2）。なお、本実施例において示す数値は単なる例示に過ぎず、撮像素子が用いられる装置、撮像素子の解像度、感度等に応じて、適宜変更して適用することが可能である。
［撮像装置の構成及び動作］
図６は、本実施例の撮像装置５０の構成を模式的に示す図である。撮像装置５０には、画像信号検出部５１と、Ｙ走査ドライバ２２、Ｘ走査ドライバ２３及び画像信号検出部５１を制御するコントローラ２５とが設けられている。【００２６】
また、図６に示すように、透光性導電膜１２には外部電源回路が接続され、所定の正電圧（ＨＡＲＰ電圧）ＶharpがＨＡＲＰ光電変換膜１１に印加されるとともに、キャパシタＣ１を介してＨＡＲＰ電流が画像信号検出部５１に供給されるように構成されている。また、メッシュ電極１５には所定の正電圧（メッシュ電圧又はＭＥＳＨ電圧）Ｖmeshが印加されるように構成されている。また、ＨＥＥＤ部３１の上部電極３６には所定の正電圧（ＨＥＥＤ駆動電圧）Ｖｄが印加されるように構成されている。なお、これらの電圧値を例示すると、Ｖharp＝１．５ｋＶ、Ｖmesh＝４７０Ｖ、Ｖｄ＝２３Ｖであるが、これらの値に限定されるものではない。【００２７】
次に、撮像装置５０の動作について説明する。外部からの光が透光性導電膜１２を経てＨＡＲＰ光電変換膜１１に入射すると、透光性導電膜１２近傍の膜内部に入射光量に応じた電子・正孔対が生成される。このうち正孔は透光性導電膜１２を介してＨＡＲＰ光電変換膜１１に印加された強い電界によって加速され、ＨＡＲＰ光電変換膜１１を構成する原子と次々衝突して新たな電子・正孔対を生み出す。このように、アバランシェ増倍された正孔がＨＡＲＰ光電変換膜１１のＨＥＥＤ冷陰極アレイ２０に対向する側（透光性導電膜１２の反対側）に蓄積され、入射光像に対応した正孔パターンが形成される。その正孔パターンとＨＥＥＤ冷陰極アレイ２０から放出された電子とが結合する際の電流が入射光像に応じたＨＡＲＰ電流信号として出力される。【００２８】
コントローラ２５には、撮像速度の設定値が入力される。コントローラ２５は、当該撮像速度設定値に基づいて、撮像速度指定信号を含む制御信号を生成してＹ走査ドライバ２２、Ｘ走査ドライバ２３、画像信号検出部５１に供給する。【００２９】
なお、Ｙ走査ドライバ２２、Ｘ走査ドライバ２３、画像信号検出部５１及びコントローラ２５を含む撮像装置５０の各構成要素はクロック信号（CLK）に基づいて（同期して）動作し、ここで説明する各構成要素の制御、各種信号の検出、ドライバ駆動、信号処理等の種々の動作がなされる。【００３０】
図７は、実施例１である画像信号検出部５１の構成を示すブロック図である。画像信号検出部５１は、ＨＡＲＰ信号検出器５３、第１積分器５５Ａ、第２積分器５５Ｂ及びサンプル・ホールド回路５６から構成されている。上記したように、画像信号検出部５１のこれらの構成要素は、コントローラ２５の制御及びクロック信号（CLK）に基づいて動作する。【００３１】
図８は、画像信号検出部５１の各構成要素の出力信号波形を模式的に示している。なお、理解の容易さ及び説明の簡便さのため、第１〜第５の画素ＰＸ(j)（ｊ＝１〜５）について示している。また、当該画素の期間（画素期間）についても同じ記号を用い、画素期間ＰＸ(j)と称して説明する。【００３２】
ＨＡＲＰ信号検出器５３はＨＡＲＰ光電変換膜１１に設けられたキャパシタＣ１に接続され、クロック信号（CLK）に基づいて、画素ごとにＨＡＲＰ電流信号を検出する。図８は、ＨＥＥＤ冷陰極アレイ２０の当該画素ＰＸ(j)に対応する素子からの放出電子量が等しい場合について示している。すなわち、画素ＰＸ(j)（ｊ＝１〜５）におけるＨＡＲＰ電流値（パルス波高）Ｉｈ(j)は全て等しく、ＨＡＲＰ電流（中和電流）の継続期間（以下、ＨＡＲＰ電流期間という。）Ｔ(j)は各画素領域ＰＸ(j)への入射光量に応じて異なっている。例えば、図に示している場合では、ＰＸ(2)の入射光量はＰＸ(1)の入射光量よりも大きく、ＨＡＲＰ電流期間はＴ(1)＜Ｔ(2) である。【００３３】
図７及び図８に示すように、第１積分器５５Ａは、奇数番目の画素期間ＰＸ(j)＝ＰＸ(2k-1)（ｋは自然数）についてＨＡＲＰ電流の積分を行う。また、第２積分器５５Ｂは、偶数番目の画素期間ＰＸ(j)＝ＰＸ(2k)についてＨＡＲＰ電流の積分を行う。すなわち、第１積分器５５Ａ及び第２積分器５５Ｂは、それぞれが画素期間について交互に時間積分を行う。【００３４】
第１積分器５５Ａ及び第２積分器５５Ｂは、例えば、オペアンプを用いて構成することができる。あるいは、電流吸い込み及びキャパシタ充電による回路等を用いることができる。【００３５】
図１３は、第１積分器５５Ａ及び第２積分器５５Ｂの回路構成の一例を示す回路図である。すなわち、例えば、第１積分器５５Ａは、オペアンプ６１と、キャパシタＣとから構成されている。オペアンプ６１の非反転入力（＋）は接地（GND）され、反転入力（−）と出力とはキャパシタＣを介して接続されている。また、オペアンプ６１の出力はサンプル・ホールド（Ｓ/Ｈ）回路５６に接続されている。オペアンプ６１の反転入力（−）はＨＡＲＰ信号検出器５３に接続され、ＨＡＲＰ電流信号が供給される。従って、ＨＡＲＰ信号検出器５３からのＨＡＲＰ電流信号は第１積分器５５Ａにより積分され、当該積分値がサンプル・ホールド回路５６に供給される。また、オペアンプ６１の入力側、すなわち反転入力（−）及びＨＡＲＰ信号検出器５３間に直列に抵抗器が設けられていてもよい。      【００３６】
なお、第１積分器５５Ａには、キャパシタＣの電荷を放電するリセット回路（図示しない）が設けられている。また、第２積分器５５Ｂも同様な構成を有している。【００３７】
上記したように、第１積分器５５Ａ及び第２積分器５５Ｂを含む画像信号検出部５１の各構成要素はコントローラ２５の制御により動作する。そして、後に詳述するように、コントローラ２５の制御により積分器の積分値は所定のタイミングでリセットされる。【００３８】
図１４及び図１５は、第１積分器５５Ａ及び第２積分器５５Ｂの他の例を示している。図１４は、バイポーラトランジスタ６２及びキャパシタＣを用いたエミッタ吸い込み型の積分器である。すなわち、バイポーラトランジスタ６２のエミッタにＨＡＲＰ信号検出器５３からのＨＡＲＰ電流信号が供給される。また、キャパシタＣの一端に接続されたコレクタがサンプル・ホールド回路５６に接続され、ＨＡＲＰ電流信号の積分値がサンプル・ホールド回路５６に供給される。なお、キャパシタＣの他端は電源（電圧Ｖ）に接続され、又は接地（GND）されている。【００３９】
また、図１５は、電界効果型トランジスタ（ＦＥＴ：Field Effect Transistor）６３及びキャパシタＣを用いたソース吸い込み型の積分器である。すなわち、ＦＥＴ６３のソースにＨＡＲＰ信号検出器５３からのＨＡＲＰ電流信号が供給される。また、キャパシタＣに接続されたドレインがサンプル・ホールド回路５６に接続され、ＨＡＲＰ電流信号の積分値がサンプル・ホールド回路５６に供給される。【００４０】
なお、第１積分器５５Ａ及び第２積分器５５Ｂの構成はこれらに限らない。ＨＡＲＰ電流信号の積分を行い、当該積分値を出力する構成のものであればよい。【００４１】
より具体的には、図８に示すように、第１積分器５５Ａは奇数番目の画素期間ＰＸ(1) についてＨＡＲＰ電流の積分を行う。サンプル・ホールド回路５６は、当該奇数番目の画素期間に後続する画素期間（偶数番目の画素期間）ＰＸ(2)においてＨＡＲＰ電流の積分波形のサンプリングを行って（サンプリング期間ＳＡ）、当該サンプリング値をホールドする。そして、サンプリングが終了した後、当該後続画素期間ＰＸ(2)において第１積分器５５Ａ（積分値）がリセットされる（リセット期間ＲＴ）。なお、当該積分器のリセット動作はリセット手段として機能するコントローラ２５の制御によって行われる。そして、当該リセット手段は、第１積分器５５Ａの次の積分実行画素期間である次の奇数番目の画素期間ＰＸ(3)の開始時まで第１積分器５５Ａをリセットし、画素期間ＰＸ(3)の開始時から積分動作が開始されるように制御する。なお、当該リセット動作はサンプリングが終了した後であって、第１積分器５５Ａの次の積分実行画素期間の開始時から新たに時間積分を行うことができるようになされていればよい。【００４２】
同様に、第２積分器５５Ｂは、図８に示すように、偶数番目の画素期間ＰＸ(2) についてＨＡＲＰ電流の積分を行い、サンプル・ホールド回路５６は、当該偶数番目の画素期間に後続する画素期間（奇数番目の画素期間）ＰＸ(3)においてＨＡＲＰ電流の積分波形のサンプリングを行って（サンプリング期間）、当該サンプリング値をホールドする。そして、サンプリングが終了した後、コントローラ２５の制御によって当該後続画素期間ＰＸ(3)において積分値がリセットされる。そして、コントローラ２５は、次の偶数番目の画素期間ＰＸ(4)の開始時から第２積分器５５Ｂの積分動作が開始されるように制御する。画素期間ＰＸ(3)，ＰＸ(4)、・・・についても同様な積分及びサンプル・ホールド動作がなされる。そして、サンプル・ホールド回路５６は上記した積分信号のサンプリング値Ｇ(1)，Ｇ(2)，Ｇ(3)，Ｇ(4)，・・・を画像信号ＳＶとして出力する（図８）。従って、画像信号検出部５１は、ＨＡＲＰ光電変換膜１１の画素領域への入射光量に応じた正確な画像信号を生成することができる。【００４３】
図９は、ＨＡＲＰ光電変換膜１１の各画素領域への入射光量が等しく、ＨＥＥＤ冷陰極アレイ２０の素子からの放出電子量が異なる場合における第１積分器５５Ａの動作について示している。なお、理解の容易さ及び説明の簡便さのため、奇数番目の画素期間ＰＸ(1)，ＰＸ(3)，ＰＸ(5)，．．．のうち、画素期間ＰＸ(1)，ＰＸ(3)についてのみ示している。すなわち、図９に示す場合、ＨＥＥＤ放出電子量（放出電流）Ｅ(1) ＜Ｅ(3) である場合における第１積分器５５Ａの動作について示している。このとき、ＨＡＲＰ電流値（パルス波高）はＩｈ(1)＜Ｉｈ(3) となるが、ＨＡＲＰ電流期間はＴ(1)＞Ｔ(3)である。【００４４】
第１積分器５５Ａは、奇数番目の画素期間ＰＸ(1)，ＰＸ(3) についてＨＡＲＰ電流の積分を行う。各画素領域に蓄積された正孔の中和が完了した後、ＨＡＲＰ電流の積分値はＩｈ(1)×Ｔ(1)＝Ｉｈ(3)×Ｔ(3)となる。すなわち、これらの期間Ｔ(1)、Ｔ(3)の経過後にそれぞれの積分値は、入射光量に応じた一定値Ｇ(1)＝Ｇ(3)になる。【００４５】
サンプル・ホールド回路５６は、奇数番目の画素期間ＰＸ(1)，ＰＸ(3) に後続する画素期間ＰＸ(2)，ＰＸ(4)における所定のサンプリング期間ＳＡにおいてＨＡＲＰ電流の積分波形のサンプリングを行って（サンプリングパルスＳＰ）、当該サンプリング値をホールドする。そして、サンプリングが終了した後、当該後続画素期間ＰＸ(2)，ＰＸ(4)において積分値がリセットされる（リセットパルスＲＰ）。【００４６】
つまり、積分が完了して一定になった後にサンプリングを行うようにしている。すなわち、放出電子によって画素領域に蓄積された正孔の中和が完了した後にサンプリングを行うようにしているので、ＨＥＥＤ冷陰極アレイ素子からの放出電子量（すなわち、ＨＡＲＰ電流期間）が異なる場合であっても、入射光量に応じた正確な積分値（Ｇ(k)：画素値）を得ることができる。そして、サンプル・ホールド回路５６はその画素値Ｇ(k) （ｋ＝1,3,5,…）をそれぞれホールドする。【００４７】
第２積分器５５Ｂ及びサンプル・ホールド回路５６が、偶数番目の画素期間ＰＸ(2)，ＰＸ(4)，ＰＸ(6)，．．．について行う積分動作及びサンプル・ホールド動作についても同様である。【００４８】
なお、図９を参照して、各画素領域への入射光量が等しく放出電子量が異なる場合について説明したが、上記した説明から理解されるように、各画素領域への入射光量が異なり、かつ、ＨＥＥＤ冷陰極アレイ２０の素子からの放出電子量が異なる場合についても入射光量に応じた正確な積分値を得ることができ、放出電子量のばらつきに起因するノイズが生じない点も同様である。【００４９】
従って、ＨＥＥＤ冷陰極アレイ素子からの放出電子量（すなわち、ＨＡＲＰ電流期間）が異なる場合であっても、画像信号検出部５１は、ＨＡＲＰ光電変換膜１１の画素領域への入射光量に応じた正確な画像信号を生成することができる。また、積分器５５を用いているので、放出電子量のばらつきに起因するノイズは生じない。【００５０】
さらに本発明によれば、複数の積分器を設け、各積分器が順次対応する画素期間について積分器を行うように構成しているので各画素期間を従来よりも短くしても、Ｓ／Ｎが高く、高画質撮像が可能な撮像装置を提供することができる。換言すれば、画素期間を短く（例えば、１／２）することによって１秒当たりのフレーム数を大きく（例えば、２倍）にすることができ、高Ｓ／Ｎで高画質撮像、高速撮像（スローモーション撮影）が可能な撮像装置を提供することができる。あるいは、画素期間を短く（例えば、１／２）することによって高解像度の（例えば、２倍の）、高Ｓ／Ｎ撮像が可能な高精細度撮像装置を提供することができる。
【実施例２】
【００５１】
図１０は、本発明の実施例２である画像信号検出部５１の構成を示すブロック図である。画像信号検出部５１は、ＨＡＲＰ信号検出器５３、第１積分器、第２積分器〜第Ｎ積分器55-1，55-2，〜55-N及びサンプル・ホールド回路５６から構成されている。上記した実施例１においては、奇数番目及び偶数番目の画素期間について積分を行う第１積分器５５Ａ及び第２積分器５５Ｂを設ける場合について説明したが、本実施例にいては、Ｎ個（Ｎは３以上の整数）の積分器が設けられている。なお、第１積分器、第２積分器〜第Ｎ積分器55-1，55-2，〜55-Nの各々は、上記した実施例１と同様、オペアンプを用いた積分回路、電流吸い込み及びキャパシタ充電による積分回路等を用いることができる。また、上記したように、画像信号検出部５１のこれらの構成要素は、コントローラ２５の制御及びクロック信号（CLK）に基づいて動作する。【００５２】
図１１は、画像信号検出部５１の各構成要素の出力信号波形を模式的に示している。なお、理解の容易さ及び説明の簡便さのため、画像信号検出部５１が４つの積分器（Ｎ＝４）、すなわち第１〜第４積分器55-1〜55-4からなる場合を例に、また、第１〜第７の画素ＰＸ(j)（ｊ＝１〜７）について示している。【００５３】
第１〜第４積分器55-1〜55-4は、それぞれ画素期間ＰＸ(4k-3) ，ＰＸ(4k-2) ，ＰＸ(4k-1) ，ＰＸ(4k) （ｋは自然数）についてＨＡＲＰ電流の積分を行う。より具体的には、第１積分器55-1は、画素期間ＰＸ(1)，ＰＸ(5)，ＰＸ(9)，．．．についてＨＡＲＰ電流の積分を行う。まず、第１積分器55-1により画素期間ＰＸ(1)についての積分波形（第１積分波形という。）が得られる。サンプル・ホールド回路５６は、当該画素期間ＰＸ(1)に後続する画素期間ＰＸ(2)においてＨＡＲＰ電流の積分波形のサンプリングを行って（サンプリング期間ＳＡ）、当該サンプリング値（Ｇ(1)）をホールドする。そして、サンプリングが終了した後、当該後続画素期間ＰＸ(2)において積分値がリセットされる（リセット期間ＲＴ）。【００５４】
なお、当該積分器のリセット動作はリセット手段として機能するコントローラ２５の制御によって行われる。そして、当該リセット手段は、第１積分器55-1の次の積分実行画素期間である画素期間ＰＸ(5)の開始時から積分動作が開始されるように第１積分器55-1はリセットされる。【００５５】
第２積分器55-2は、画素期間ＰＸ(2)についてＨＡＲＰ電流の積分を行う。サンプル・ホールド回路５６は、画素期間ＰＸ(2)に後続する画素期間ＰＸ(3)においてＨＡＲＰ電流の積分波形のサンプリングを行って、当該サンプリング値（Ｇ(2)）をホールドする。また、リセット手段による第２積分器55-2（積分波形）のリセット動作は上記した第１積分器55-1の場合と同様であり、第２積分器55-2の次の積分実行画素期間である画素期間ＰＸ(6)の開始時から第２積分器55-2の積分動作が開始されるように第２積分器55-2はリセットされる。【００５６】
同様に、第３積分器55-3及び第４積分器55-4により画素期間ＰＸ(3)，ＰＸ(4)についてＨＡＲＰ電流の積分が行われる。そして、サンプル・ホールド回路５６によってこれらに後続する画素期間ＰＸ(4)，ＰＸ(5)において当該第３及び第４積分波形のサンプリングがなされ、サンプリング値Ｇ(3)，Ｇ(4)が得られる。かかる積分及びサンプリング・ホールド動作が繰り返され、サンプル・ホールド回路５６からサンプリング値Ｇ(1)，Ｇ(2)，Ｇ(3)，Ｇ(4)，．．．からなる信号が画像信号ＳＶとして出力される（図１１）。【００５７】
従って、かかる構成によれば、３以上の各積分器が順次対応する画素期間について積分器を行うように構成しているので各画素期間を上記した実施例の場合よりもさらに短くすることができる。すなわち、さらに画素期間を短くすることができ、１秒当たりのフレーム数を多くすることができ、高Ｓ／Ｎで高速撮像（スローモーション撮影）が可能な撮像装置を提供することができる。あるいは、画素期間を短くすることによってより高解像度の高Ｓ／Ｎ撮像が可能な高精細度撮像装置を提供することができる。このように本実施例においては、実施例１の場合よりもさらに高精細度の撮像装置に適用することができる。
【実施例３】
【００５８】
本発明は、撮像速度を可変とできる速度可変高速撮像モードに適用することも可能である。画像信号検出部５１の構成は実施例２の場合と同様である。この場合、コントローラ２５は、設定された撮像速度設定に基づいて、Ｙ走査ドライバ２２、Ｘ走査ドライバ２３及び画像信号検出部５１を制御する。【００５９】
より詳細には、コントローラ２５は、撮像速度設定が２倍速撮像モードの場合には、第１積分器〜第Ｎ積分器55-1〜55-Nのうちの２つ（例えば、第１積分器及び第２積分器55-1，55-2とする）を指定し、上記した実施例１の場合と同様な動作を行うよう制御する。この場合、画素期間ＰＸ(j)を通常撮像モード（１倍速）撮像動作を行う場合の、例えば１／２であるようにＹ走査ドライバ２２及びＸ走査ドライバ２３を制御する。さらに、当該２つの積分器である第１積分器及び第２積分器55-1，55-2の積分動作及びサンプル・ホールド回路５６のサンプリング及びホールド動作の各タイミングを指定する。また、４倍速撮像モードの場合には、例えば、第１積分器〜第４積分器55-1〜55-4を指定し、同様な積分動作及びサンプリング及びホールド動作を行い、画像信号ＳＶを出力するようにすればよい。【００６０】
図１２は、通常撮像モード（１倍速）撮像動作を行う場合の、画像信号検出部５１の各構成要素の出力信号波形を模式的に示している。すなわち、コントローラ２５は、撮像速度設定が通常撮像モード（１倍速）の場合、１の積分器（例えば、第１積分器55-1とする。）を指定し、Ｙ走査ドライバ２２、Ｘ走査ドライバ２３及び画像信号検出部５１の各構成要素を制御する。なお、理解の容易さ及び説明の簡便さのため、第１〜第３の画素ＰＸ(1)〜ＰＸ(3)について示している。【００６１】
当該１の積分器である第１積分器55-1は、画素期間ＰＸ(j)（ｊは自然数）についてＨＡＲＰ電流の積分を行う。サンプル・ホールド回路５６は、当該画素期間ＰＸ(j)の各々内において、積分波形が一定値になった後、すなわち、各画素領域に蓄積された正孔の中和が完了した後、ＨＡＲＰ電流の積分波形のサンプリングを行う（サンプリング期間ＳＡ）。そして、サンプル・ホールド回路５６は、当該サンプリング値をホールドする。そして、サンプリングが終了した後、リセット手段として機能するコントローラ２５は、当該画素期間に後続する画素期間ＰＸ(j+1)の開始時から積分動作が開始されるように第１積分器55-1をリセットする。【００６２】
かかる場合においても、ＨＥＥＤ冷陰極アレイ素子からの放出電子量（すなわち、ＨＡＲＰ電流期間）が異なる場合であっても、画像信号検出部５１は、ＨＡＲＰ光電変換膜１１の画素領域への入射光量に応じた正確な画像信号を生成することができる。また、積分器を用いているので、放出電子量のばらつきに起因するノイズは生じない。従って、Ｓ／Ｎが高く、高画質撮像が可能である。【００６３】
このように、一般には、同様にしてＫ倍速撮像モード（Ｋ＝１，２，３，．．．，Ｎ）の撮像を行うことが可能である。すなわち、本実施例によれば、このような速度可変撮像モードにおいても、上記した実施例と同様に、高精細度の高速撮像装置を提供することができる。また、放出電子量のばらつきがあっても画像信号にノイズが生じることのない、原理的に信号雑音比（Ｓ／Ｎ）が高く、高画質の画像信号を生成することができる。【００６４】
なお、上記実施例は適宜組み合わせて適用することができる。また、上記実施例においては、冷陰極アレイとしてＨＥＥＤ冷陰極アレイを用い、光電変換膜としてＨＡＲＰ光電変換膜を用いた場合を例に説明したが、種々の冷陰極アレイ、電子供給源、光電変換膜を用いた撮像装置に適用することができる。また上記実施例において示した材料、数値等は例示に過ぎない。
【図１】
2010079613.tif 000003
【図２】
2010079613.tif 000004
【図３】
2010079613.tif 000005
【図４】
2010079613.tif 000006
【図５】
2010079613.tif 000007
【図６】
2010079613.tif 000008
【図７】
2010079613.tif 000009
【図８】
2010079613.tif 000010
【図９】
2010079613.tif 000011
【図１０】
2010079613.tif 000012
【図１１】
2010079613.tif 000013
【図１２】
2010079613.tif 000014
【図１３】
2010079613.tif 000015
【図１４】
2010079613.tif 000016
【図１５】
2010079613.tif 000017
【手続補正書】
【提出日】平成22年1月29日(2010.1.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光入射によって正孔を生成する光電変換膜と、複数の電子供給源がマトリクス状に配置された電子供給源アレイと、前記電子供給源アレイを走査して前記光電変換膜の複数の画素領域に電子を順次供給する走査ドライバと、を備えた撮像装置であって、
前記光電変換膜に生成された正孔と前記電子供給源アレイから前記光電変換膜に供給された電子とが結合することによって流れる光電変換膜電流を検出する光電変換膜電流検出器と、
前記画素領域の各々に電子を供給する画素期間に対応して各々が前記光電変換膜電流を順次時間積分して積分信号を生成する複数の積分器と、
前記画素期間ごとに前記複数の積分器の積分信号をサンプリングして画像信号を生成するサンプリング手段と、
設定撮像速度に応じて、前記画素期間を確定するとともに前記複数の積分器のうち前記光電変換膜電流を順次時間積分する積分器を選択し、前記設定撮像速度に応じて前記走査ドライバ、選択された積分器及び前記サンプリング手段を制御するコントローラと、
を有することを特徴とする撮像装置。
【請求項２】
前記積分信号のサンプリングの終了後において、前記選択された積分器の各々が時間積分を行う次の画素期間の開始時点まで前記選択された積分器をリセットするリセット手段を有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記リセット手段は、前記選択された積分器の各々が時間積分を行う画素期間に後続する画素期間において前記選択された積分器の各々をリセットすることを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記選択された積分器は、それぞれが前記画素期間について交互に時間積分をなす２つの積分器からなることを特徴とする請求項１ないし３のいずれか１に記載の撮像装置。
【国際調査報告】
2010079613.tif 000018
2010079613.tif 000019