(57)【要約】  遅延時間差を含めた適切なスキュー補正を行い、信号劣化およびコモンモードノイズの発生を抑制できるようにする。【解決手段】  第１および第２の遅延線素子３、５は、第１の誘電体基板１に形成され互いに異なる遅延時間を有している。入力側端子部２３は、第１の誘電体基板１に形成され、第１および第２の遅延線素子３、５の入力側に接続された第１および第２の入力端子７、９と入力側グランド端子１１、１３とを有する。出力側端子部２５は、第１の誘電体基板１にあって、第１および第２の遅延線素子３、５の出力側に接続された第１および第２の出力端子１５、１７と入力側グランド端子１１、１３に接続された出力側グランド端子１９、２１とを有する。出力側端子部２３、２５は、各々の側において平衡状態で形成されている。
2010103614.tif 000002
【特許請求の範囲】
【請求項１】
第１の誘電体基板と、
この第１の誘電体基板上に形成され、互いに異なる遅延時間を有する第１および第２の遅延線素子と、
前記第１の誘電体基板に形成され、入力側グランド端子と、前記第１および第２の遅延線素子の入力側に接続された第１および第２の入力端子とを有する入力側端子部と、
前記第１の誘電体基板にあって前記第１および第２の遅延線素子を間に置いた位置に形成され、前記入力側グランド端子に電気的に接続された出力側グランド端子と、前記第１および第２の遅延線素子の出力側に接続された第１および第２の出力端子とを有する出力側端子部と、
を具備し、
少なくとも前記出力側端子部は平衡状態に形成されてなることを特徴とする差動信号用遅延線。
【請求項２】
前記第１および第２の遅延線素子は、前記入力側グランド端子および前記出力側グランド端子に接続されたグランド電極に対して誘電体層を介して対面するよう形成された信号線路からなる請求項１記載の差動信号用遅延線。
【請求項３】
前記第１の誘電体基板には、前記入力側グランド端子および前記出力側グランド端子に接続された前記グランド電極としての第１のグランド電極が片面に形成され前記第１の誘電体基板と同形の第２の誘電体基板が、当該第１のグランド電極を前記第１および第２の遅延線素子に対面するよう積層されてなる請求項２記載の差動信号用遅延線。
【請求項４】
前記第１の誘電体基板には、前記入力側グランド端子および前記出力側グランド端子に接続された前記グランド電極としての第２のグランド電極が片面に形成され前記第１の誘電体基板と同形の第３の誘電体基板が、前記第２の誘電体基板とは反対側にて前記第２のグランド電極を前記第１および第２の遅延線素子に対面するよう積層されてなる請求項３記載の差動信号用遅延線。
【請求項５】
前記第１の遅延線素子は、前記入力側端子部および前記出力側端子部の間で得られる最短遅延時間を有し、前記第２の遅延線素子は、前記第１の遅延線素子の遅延時間以上の遅延時間を有する請求項２〜４いずれか１記載の差動信号用遅延線。
【請求項６】
前記第１の遅延線素子は、前記入力側端子部および前記出力側端子部間で得られる最短遅延時間以上の遅延時間を有し、前記第２の遅延線素子は、前記第１の遅延線素子の遅延時間以上の遅延時間を有する請求項２〜４いずれか１記載の差動信号用遅延線。
【請求項７】
前記第１および第２の遅延線素子は、前記第１の誘電体基板上に配置された分布定数型又は集中定数型の遅延線路である請求項１記載の差動信号用遅延線。
【請求項８】
前記第１の誘電体基板は方形に形成され、前記入力側端子部および前記出力側端子部は、前記第１の誘電体基板の対向辺側に形成され、前記第１および第２の遅延線素子の間の第１の中心仮想線に対して対称に形成されるとともに、前記入力側端子部および前記出力側端子部の間の第２の中心仮想線に対して対称に形成されてなる請求項１〜７いずれか１記載の差動信号用遅延線。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は差動信号用遅延線に係り、特に、差動信号線路に挿入して差動信号間の位相差補正に好適する差動信号用遅延線の改良に関する。
【背景技術】
【０００２】
近年、「ＨＤＴＶ：high definition television」や「Blu-ray Disc」等の高精細な映像コンテンツが普及し、このコンテンツを支える膨大な量のデジタルデータを高速で伝送するために、高速シリアル伝送が用いられるようになった。【０００３】
高速シリアル伝送は、立上り時間を短くするために電圧振幅を小さくする必要があってノイズ耐性が悪くなり易いので、ノイズ耐性を高めるために、信号の差動伝送方式が一般的に採用されている。【０００４】
この差動伝送方式は、２線式差動伝送路の一対の線路（ペアライン）に正相と逆相の信号を同時に送ることにより、伝送速度の高速化、省電力のための小振幅化を確保するとともに、外来雑音等のコモンモード信号を減衰させている。【０００５】
ところが、回路基板間を接続するケーブル長の差異、回路パターンの非対称性、半導体内における正相側と逆相側信号の内部伝播の遅延時間差等の影響により、完全に位相ずれのない正相、逆相信号を得ることが困難であり、若干の位相ずれが発生する。すなわち差動信号間にスキューが発生する。【０００６】
差動伝送路の出力端で差動信号間にスキューが発生すると、それら正相信号と逆相信号との位相差に相当する同相成分、すなわちコモンモード信号が発生する。【０００７】
コモンモード信号は、線路からの放射ノイズとなるだけでなく、差動信号波形を形成する成分の一部がコモンモード成分に変化することから、成分が奪われた分、差動信号波形が変形し、歪みを発生させる。このような波形の歪みは、例えばビットエラー率の上昇や伝送効率の低下等を引き起こす。【０００８】
図７Ａ、Ｂは、正相信号と逆相信号との差分（スキュー）が４０ｐｓの場合と８０ｐｓの場合において、２線式差動伝送路を形成する第１の線路通過後の波形（パルス信号）ｐ１と第２の線路通過後の波形（パルス信号）ｐ２の波形に対し、同相成分波形Ｐ１が発生して、同相成分波形Ｐ１に成分が変化した分、差動成分波形Ｐ２が歪むことを示している。図中の横軸は時間、縦軸は信号レベルを示している（以下、同種の図では同じ。）。【０００９】
従来、このような差動信号間に発生するスキューを補正する手法として、コモンモードチョークコイルを差動伝送路に挿入することが有効とされている。【００１０】
この種のコモンモードチョークコイルとしては、具体的構成の図示は省略するが、磁性体ボビンに２本の導線を同じ巻数だけ並べて巻いた構成が良く知られている。図８はその回路図である。【００１１】
このコモンモードチョークコイルに、差動信号間のスキューが存在するデジタル信号が入力されると、先に到達したパルスのエッジによって磁場の変化が発生し、反対側の線路に逆相の電流が誘起され、パルスの立上りと立下りの位相を一致させるので、差動信号間のスキューが補正される。【００１２】
さらに、同相電流に対しては、磁場の正結合が発生してコイルのインダクタンスを増加させ、反対に逆相電流に対しては、磁場が負結合となってコイルのインダクタンスを減少させる。【００１３】
これにより、コモンモードチョークコイルは、同相成分すなわちコモンモード成分がコイルの直列インピーダンス成分によって遮断され、逆相成分すなわち差動モードのみを低損失で通過させるフィルターとして機能する。【００１４】
特開２０００−５８３４３号公報（特許文献１）の差動伝送線路用コモンモードチョークコイルは、この種のものであって図８の構成に該当する。【００１５】
すなわち、特許文献１は、トロイダルコアに巻装された２本のコイル導体が、ケース部とその蓋部とからなる樹脂製の外装ケース内に収容され、そのケース部の外周壁の外側面、底壁の外面および蓋部の外面にグランド導体がめっき形成され、グランド導体上には絶縁膜が形成され、それら絶縁膜の上に、端子板がそれぞれ接着され、端子板にはコイル導体の端部が半田付けされ構成されており、特性インピーダンスを伝送線路に合致させて信号の反射を抑えたものである。
【特許文献１】特開２０００−５８３４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、伝送するデジタルデータの伝送速度が高速になってパルス信号幅が狭くなると、僅かなスキューがあっても信号に含まれる同相成分が増大し易い。例えば、５ＧＨｚのパルス信号ではパルス幅が１００ｐｓとなり、これに１００ｐｓの差動スキューが発生すると、２線路双方において完全な同相信号となる。【００１７】
このような信号がコモンモードチョークコイルに入力されると、同相信号が強力に遮断されるため、差動間のスキューが補正されるどころか信号が通過しないという問題が発生し易い。【００１８】
２線路において完全な同相となる程のスキューでなくても、パルス幅に対する同相成分の含有時間が２５％以上になるようなスキューのある差動信号がコモンモードチョークコイルに入力されると、波形が大きく歪み易い。【００１９】
そのため、伝送速度が高速になり、差動信号間の僅かなスキューが同相成分比率を増大させるような条件下では、差動信号スキュー補正の目的でコモンモードチョークコイルを使い難い。【００２０】
図９Ａ、Ｂは、図８に示すコモンモードチョークコイルを補正用に用いた場合、正相信号と逆相信号とのスキューが４０ｐｓの場合と８０ｐｓの場合において、第１の線路通過後の波形（パルス信号）ｐ１と第２の線路通過後の波形（パルス信号）ｐ２の波形に対し、補正後の同相成分波形Ｐ１が発生し、成分の一部が同相成分波形Ｐ１に変化したために歪を発生させた補正後の差動成分波形Ｐ２を示している。【００２１】
この図９から分かるように、スキューは補正されているように見えるが、差動成分波形Ｐ２が大きく歪み、同相成分が十分に除去されていない。【００２２】
もっとも、その代替案として、位相が進んでいる側の線路に遅延線を挿入する手法も提案されている。【００２３】
しかしながら、複雑な要因によって発生する差動信号間のスキューは、どちらの線路の位相が進むかわからないため、片側線路のみへ遅延線を挿入することは実用的ではない。【００２４】
また、数１０ｐｓ程度の差動スキューを補正しようとする場合、小さな遅延時間を有する遅延線を挿入したとしても、遅延線の端子電極や実装基板ランドの影響により、必要以上の遅延時間が発生してしまう心配もある。【００２５】
さらに、片側線路のみへ遅延線を挿入することによってスキューが解消できたとしても、遅延線の入出力端子や実装基板ランド等によって、２線路間の対称性が大きく崩れ易くなり、２線路間の波形品位の違いに起因する信号劣化およびコモンモードノイズが発生し易い。【００２６】
本発明はそのような課題を解決するためになされたもので、簡単な構成により、微小な遅延時間差を含めた適切なスキュー補正が可能で、信号劣化およびコモンモードノイズの発生を抑制でき、更に、広帯域な周波数特性を得ることも容易な差動信号用遅延線の提供を目的とする。
【課題を解決するための手段】
【００２７】
そのような課題を解決するために、本発明の請求項１に係る差動信号用遅延線は、第１の誘電体基板と、この第１の誘電体基板上に形成され互いに異なる遅延時間を有する第１および第２の遅延線素子と、その第１の誘電体基板に形成され、入力側グランド端子とそれら第１および第２の遅延線素子の入力側に接続された第１および第２の入力端子とを有する入力側端子部と、その第１の誘電体基板にあって第１および第２の遅延線素子を間に置いた位置に形成され、その入力側グランド端子に電気的に接続された出力側グランド端子とそれら第１および第２の遅延線素子の出力側に接続された第１および第２の出力端子とを有する出力側端子部と、を具備し、少なくとも出力側端子部が平衡状態に形成されて構成されている。【００２８】
本発明の請求項２に係る差動信号用遅延線は、上記第１および第２の遅延線素子が、それら入力側および出力側グランド端子に接続されたグランド電極に対して誘電体層を介して対面するよう形成された信号線路から形成されている。【００２９】
本願の請求項３に係る差動信号用遅延線は、上記第１の誘電体基板に、その入力側および出力側グランド端子に接続されたそのグランド電極としての第１のグランド電極が片面に形成され第１の誘電体基板と同形の第２の誘電体基板が、当該第２のグランド電極をそれら第１および第２の遅延線素子に対面するよう積層されて構成されている。【００３０】
本願の請求項４に係る差動信号用遅延線は、上記第１の誘電体基板に、それら入力側および出力側グランド端子に接続されたそのグランド電極としての第２のグランド電極が片面に形成され第１の誘電体基板と同形の第３の誘電体基板が、その第２の誘電体基板とは反対側にて第２のグランド電極をそれら第１および第２の遅延線素子に対面するよう積層されて構成されている。【００３１】
本願の請求項５に係る差動信号用遅延線は、上記第１の遅延線素子が、それら入力側および出力側端子部の間で得られる最短遅延時間を有し、その第２の遅延線素子が、第１の遅延線素子の遅延時間以上の遅延時間を有して構成されている。【００３２】
本願の請求項６に係る差動信号用遅延線は、上記第１の遅延線素子が、それら入力側および出力側端子部の間で得られる最短遅延時間以上の遅延時間を有し、上記第２の遅延線素子が、その第１の遅延線素子の遅延時間以上の遅延時間を有して構成されている。【００３３】
本願の請求項７に係る差動信号用遅延線は、上記第１および第２の遅延線素子が、その第１の誘電体基板上に配置された分布定数型又は集中定数型の遅延線路で形成されている。【００３４】
本願の請求項８に係る差動信号用遅延線は、上記第１の誘電体基板が方形に形成され、それら入力側および出力側端子部が、その第１の誘電体基板の対向辺側に形成され、それら第１および第２の遅延線素子の間の第１の中心仮想線に対して対称に形成されるとともに、それら入力側および出力側端子部の間の第２の中心仮想線に対して対称に形成されている。
【発明の効果】
【００３５】
本発明の請求項１に係る差動信号用遅延線では、差動信号間のスキューが存在する線路に第１および第２の遅延線素子が接続されると、入力端子部には線路間位相差のある不平衡信号が印加され、内部の遅延線路を伝播する過程で位相差が補正され、出力端子部にはスキューのない平衡した差動信号が出力されるし、少なくとも出力端子部が平衡状態に形成されているから、片側線路にのみ遅延線を入れてスキュー補正するよりも、線路間の不平衡個所が少なくなり、信号劣化およびコモンモードノイズの発生も抑制可能であり、更に、広帯域の周波数特性を得ることが容易である。【００３６】
本発明の請求項２に係る差動信号用遅延線では、上記第１および第２の遅延線素子が、それら入力側および出力側グランド端子に接続されたグランド電極に対して誘電体層を介して対面する信号線路からなるから、第１および第２の遅延線素子がストリップラインやマイクロストリップラインによって簡単に実現可能である。【００３７】
本発明の請求項３に係る差動信号用遅延線では、上記入力側および出力側グランド端子に接続された第１のグランド電極が片面に形成され第１の誘電体基板と同形の第２の誘電体基板が、当該第１のグランド電極をそれら第１および第２の遅延線素子に対面するよう上記第１の誘電体基板に積層されてなるから、簡単な構成によって上記第１および第２の遅延線素子がマイクロストリップライン構成となる。【００３８】
本発明の請求項４に係る差動信号用遅延線では、上記入力側および出力側グランド端子に接続された第２のグランド電極が片面に形成され第１の誘電体基板と同形の第３の誘電体基板が、その第２の誘電体基板とは反対側にて第２のグランド電極を第１および第２の遅延線素子に対面するよう上記第１の誘電体基板に積層されてなるから、シールド効果を高めたストリップライン構成での上記第１および第２の遅延線素子を実現可能である。【００３９】
本願の請求項５に係る差動信号用遅延線では、上記第１の遅延線素子が、それら入力側および出力側端子部間で得られる最短遅延時間を有し、その第２の遅延線素子がそれ以上の遅延時間とを有して構成されているから、片方の信号線路の遅延時間調整を介して差動信号のスキュー調整が可能である。【００４０】
本願の請求項６に係る差動信号用遅延線では、上記第１の遅延線素子が、それら入力側端子部および出力側端子部間で得られる最短遅延時間以上の遅延時間を有し、上記第２の遅延線素子がそれ以上の遅延時間を有して構成されているから、２線路双方の遅延時間調整を介して差動信号のスキュー調整が可能である。【００４１】
本願の請求項７に係る差動信号用遅延線では、上記第１および第２の遅延線素子が、その第１の誘電体基板上に配置された分布定数線路又は集中定数型の遅延線路で構成されているから、種々の遅延線素子を用いて構成可能である。【００４２】
本願の請求項８に係る差動信号用遅延線では、上記第１の誘電体基板が方形に形成され、それら入力側端子部および出力側端子部が、その第１の誘電体基板の対向辺側において、それら第１および第２の遅延線素子間の第１の中心仮想線に対して対称に形成されるとともに、それら入力側および出力側端子部間の第２の中心仮想線に対して対称に形成されているから、実装する方向を１８０度回転して反対側の線路を遅延させる等、最適な使用条件を容易に見つけ出すことが可能である。
【発明を実施するための形態】
【００４３】
以下、本発明の実施の形態を図面を参照して説明する。
【００４４】
図１は本発明に係る差動信号用遅延線の実施の一形態を示す分解斜視図である。
【００４５】
図１において、第１の誘電体基板１は、セラミックや合成樹脂等公知の誘電体材料から四角形（例えば長方形）の薄い方形板状に形成されており、図中の上面には、互いに異なる遅延時間を有する第１および第２の遅延線素子３、５が形成されている。
【００４６】
第１および第２の遅延線素子３、５は、第１の誘電体基板１において、対向する両長辺の中央部を通る第１の中心仮想線Ｘを中心にしてこれを挟み、第１の中心仮想線Ｘに沿って両長辺まで延びるように形成されている。第１の中心仮想線Ｘは、便宜上、後述する第４の誘電体基板３５近傍に図示されている。
【００４７】
第１の遅延線素子３は、細い導電膜で直線状に形成され、第１の誘電体基板１の両長辺の間を最短距離で延びて最短遅延時間、例えばゼロ遅延特性を有している。
【００４８】
第２の遅延線素子５は、細い導電膜で矩形状に複数回屈曲して形成されており、第１の遅延線素子３の遅延時間より大きい遅延特性を有している。
【００４９】
第１の誘電体基板１の一方（図１では遠い方）の長辺において、１対の入力端子７、９が形成されて第１および第２の遅延線素子３、５の一端に接続されており、入力端子７、９の両外側にはグランド端子１１、１３が１個ずつ形成されている。
【００５０】
なお、図１において、第１の誘電体基板１に形成された入力端子７、９およびグランド端子１１、１３は隠れて見えない（後述する図３参照）。
【００５１】
第１の誘電体基板１の対向する他方（図１では近い方）の長辺においても、１対の出力端子１５、１７が形成されて第１および第２の遅延線素子３、５の他端に接続されており、出力端子１５、１７の両外側にはグランド端子１９、２１が１個ずつ形成されている。
【００５２】
それら入力端子７、９およびグランド端子１１、１３によって入力側端子部２３が形成され、出力端子１５、１７およびグランド端子１９、２１によって出力側端子部２５が形成されている。
【００５３】
第１の誘電体基板１の下面側および上面側には、それとほぼ同様の材料から同形状に形状された第２の誘電体基板２７および第３の誘電体基板２９が重ねられている。
【００５４】
なお、図１の第１〜第３の誘電体基板１、２７、２９において、入力端子７、９、出力端子１５、１７およびグランド端子１１、１３、１９、２１が形成されるよう同じ符号で図示されているが、これは第１〜第３の誘電体基板１、２７、２９が積層されて一体化された状態で、同一のものになるからである。
【００５５】
第２の誘電体基板２７において、上面には第１のグランド電極３１が基板の周辺部を除いてほぼ全面に形成されており、第１の誘電体基板１本体すなわち誘電体層を介して第１および第２の遅延線素子３、５と対面している。
【００５６】
第２の誘電体基板２７の第１のグランド電極３１は、その両長辺に形成されたグランド端子１１、１３、１９、２１に接続されており、それ以外には接続されていない。
【００５７】
第３の誘電体基板２９において、上面には第２のグランド電極３３が基板の周辺部を除いてほぼ全面に形成されており、第３の誘電体基板２９本体すなわち誘電体層を介して第１および第２の遅延線素子３、５と対面している。
【００５８】
第３の誘電体基板２９の第２のグランド電極３３は、その両長辺に形成されたグランド端子１１、１３、１９、２１に接続されており、それ以外には接続されていない。
【００５９】
第３の誘電体基板２９の上面側には、それとほぼ同様の材料から同形状に形状された第４の誘電体基板３５が重ねられ、それら第１〜第４の誘電体基板１、２７、２９、３５が一体化されている。
【００６０】
そのため、第１および第２の遅延線素子３、５は、上下の第１および第２のグランド電極３１、３３でシールドされたストリップライン構成になっている。
【００６１】
第２の誘電体基板２７および第３の誘電体基板２９における第１および第２のグランド電極３１、３３どうしは、第１および第３の誘電体基板１、２９に複数個貫通形成されたビア接続部３７を介して複数箇所で電気的に接続されている。
【００６２】
図１中の符号３９は、第２の誘電体基板２７の下面に形成され、入力端子７、９、出力端子１５、１７、グランド端子１１、１３、１９、２１に接続された下面パッドであり、符号４１は、第４の誘電体基板３５の上面に形成され、入力端子７、９、１５、１７、グランド端子１１、１３、１９、２１に接続された上面パッドである。
【００６３】
下面パッド３９および上側パッド４１は、図示しない回路基板に接続するため、入力端子７、９、出力端子１５、１７およびグランド端子１１、１３、１９、２１として機能する。
【００６４】
上述した第１の中心仮想線Ｘは、入力端子７、９間の中心と出力端子１５、１７間の中心を通り、第１の中心仮想線Ｘに対して入力端子７、９およびグランド端子１１、１３が対称に形成されるとともに、出力端子１５、１７およびグランド端子１９、２１も対称に形成されている。
【００６５】
なお、第１および第３の遅延線素子３、５は、第１の中心仮想線Ｘに対して非対称に形成されている。
【００６６】
さらに、入力側端子部２３および出力側端子部２５は、これらの間の中心を結ぶ第２の中心仮想線Ｙの両側に対称に形成されている。
【００６７】
すなわち、入力側端子部２３および出力側端子部２５は、第１の中心仮想線Ｘに対して対称に形成され、これによって入力側端子部２３および出力側端子部２５が電気的特性上平衡状態を構成するとともに、第２の中心仮想線Ｙの両側に対称に形成されている。
【００６８】
図２は、図１中の差動信号用遅延線を第２の中心仮想線Ｙ部分の断面で示す断面図であり、図３は差動信号用遅延線の等価回路である。
【００６９】
このような差動信号用遅延線は、例えば図４に示すように、第１および第２の線路Ｌ１、Ｌ２内で伝播時間に差が生じる構成において使用される。
【００７０】
すなわち、平衡信号源Ａから内部抵抗（インピーダンス）ｒ１を介して伝送される伝送信号を伝送する第１および第２の線路Ｌ１、Ｌ２の出力側に入力端子７、９を接続し、出力端子１５、１７には終端抵抗ｒ２、ｒ２を接続して使用される。
【００７１】
そして、平衡信号源Ａから正相および逆相の伝送信号が第１および第２の線路Ｌ１、Ｌ２を伝送して出力されると、それが差動信号用遅延線の入力端子７、９に入力され、第１の遅延線素子３をほぼゼロ遅延で伝送される一方、第２の遅延線素子５を所定の遅延時間で伝送され、出力端子１５、１７から終端抵抗ｒ２、ｒ２へ出力される。
【００７２】
図５は、上述した本発明の差動信号用遅延線によるスキューの補正効果を示すパルス応答を示している。
【００７３】
図５では、パルス信号の繰り返し周波数３ＧＨｚとし、図４中の第１および第２の線路Ｌ１、Ｌ２の出力側で、４０ｐｓのスキュー(同相成分含有時間２４％)および８０ｐｓのスキュー(同相成分含有時間４８％)が発生した波形が観測されたと仮定する。
【００７４】
このような波形を本発明の差動信号スキュー補正用遅延線に通すと、図５に示すように、スキューが解消され、同相成分も除去される。
【００７５】
このように本発明に係る差動信号用遅延線は、第１の誘電体基板１と、互いに異なる遅延時間を有しその第１の誘電体基板１上に形成された第１および第２の遅延線素子３、５と、その第１の誘電体基板１に形成され、それら第１および第２の遅延線素子３、５の入力側に接続された第１および第２の入力端子７、９および入力側グランド端子１１、１３を有する入力側端子部２３と、その第１の誘電体基板１にあって第１および第２の遅延線素子３、５を間に置いた位置に形成され、それら第１および第２の遅延線素子３、５の出力側に接続された第１および第２の出力端子１５、１７と入力側グランド端子１１、１３に電気的に接続された出力側グランド端子１９、２１とを有する出力側端子部２５とを具備し、それら入力側および出力側端子部２３、２５が各々の側において平衡状態で形成されている。
【００７６】
しかも、入力側および出力側グランド端子１１、１３、１９、２１に接続された第１のグランド電極３１が片面に形成された第２の誘電体基板２７が、その第１のグランド電極３１を第１および第２の遅延線素子３、５に対面するよう第１の誘電体基板１に積層されているし、第２のグランド電極３３が片面に形成された第３の誘電体基板２９が、第２の誘電体基板２７とは反対側にて第２のグランド電極３３を第１および第２の遅延線素子３、５に対面するよう第１の誘電体基板１に積層されてなる。
【００７７】
そのため、遅延時間差の異なる第１および第２の遅延線素子３、５を有する製品を複数用意しておけば、微小な遅延時間差を含めた適切なスキュー補正が可能である。
【００７８】
しかも、数１０ｐｓといった僅かな遅延時間差を補正させる場合でも、両線路が同一条件の端子電極や実装基板のランドを経由するため、遅延時間差は内部の線路差のみで与えられ、微小な遅延時間差の補正が正確に行えるし、広帯域な周波数特性を得ることが容易である。
【００７９】
さらに、第１および第２の遅延線素子３、５が不平衡であっても、入力側および出力側端子部２３、２５が各々の側において平衡状態で形成されているから、内部線路の構造は不平衡でも、信号劣化およびコモンモードノイズの発生を抑制することが容易である。
【００８０】
なお、本発明では、少なくとも出力側端子部２５が平衡状態で形成されていれば、実用的な本発明の目的達成が可能である。
【００８１】
しかも、入力側および出力側グランド端子１１、１３、１９、２１に接続された第１および第２のグランド電極３１、３３が片面に形成された第２および第３の誘電体基板２７、２９が、その第１のグランド電極３１に対面するよう積層されているから、シールド効果を高めたストリップライン構成を簡単に実現可能である。
【００８２】
そして、本発明の差動信号用遅延線では、第１および第２の遅延線素子３、５の遅延時間は任意であるが、第１の遅延線素子３が入力側および出力側端子部２３、２５間で得られる最短遅延時間を有する構成では、片方の第２の遅延線素子５の遅延時間調整を介して差動信号のスキュー調整が可能である。
【００８３】
さらに、第１の遅延線素子３が、その最短遅延時間以上の遅延時間を有し、第２の遅延線素子５がその第１の遅延線素子３の遅延時間以上の遅延時間を有する構成では、２ラインの信号線路双方の遅延時間調整を介して差動信号のスキュー調整が可能である。
【００８４】
また、本発明における差動信号用遅延線では、第１および第２のグランド電極３１、３３に第２および第３の誘電体基板２７、２９を形成してストリップラインを得る構成に限らず、第３の誘電体基板２９を省略したマイクロストリップライン構成も可能であるし、第１の誘電体基板１に第１のグランド電極３１に相当するグランド電極を形成する構成も可能である。
【００８５】
図６は、本発明に係る差動信号用遅延線の別の実施の形態を示す分解斜視図である。
【００８６】
この構成は、第１の遅延線素子３が、第２の遅延線素子５と同様に、細い導電膜を複数回矩形状に屈曲して形成されており、第２の遅延線素子５の遅延時間より小さい遅延時間を有するストリップライン構成となっている。その他の構成は図１と同様であるから説明を省略する。
【００８７】
図６では、短い信号線路も遅延時間を有するため、差動信号スキューを補正するとともに、出力された差動信号を遅延させる。すなわち、通常の遅延と差動信号スキュー補正を同時に実現させることが可能である。
【００８８】
そして、上述した構成の第１および第２の遅延線素子３、５は、ストリップライン構成としたが、本発明ではそれに限定されず、スパイラル形状の分布定数型線路でもよく、又はインダクタンスＬおよび容量Ｃによる集中定数型による遅延線路でも実施可能である。
【００８９】
ところで、上述した本発明の差動信号用遅延線は、入力側および出力側端子部２３、２５が第１および第２の遅延線素子３、５の間の第１の中心仮想線Ｘに対して対称に形成されるとともに、それら入力側および出力側端子部２３、２５の間の第２の中心仮想線Ｙに対して対称に形成されているから、実装の向きを１８０度回転しても周囲の構成や配置を変更せずに接続可能となる。
【００９０】
そのため、何れの線路の位相がどの程度進むかわからない場合でも、波形を観測しながら、本発明の差動信号用遅延線を実装・交換を繰り返し、必要であれば実装向きを１８０度回転して反対側の線路を遅延させる等、両線路間の遅延特性の最適な条件が容易に得られる。
【図面の簡単な説明】
【００９１】
【図１】本発明に係る差動信号用遅延線の実施の形態を示す分解斜視図である。
【図２】図１の差動信号用遅延線の断面図（図１中の第１の中心仮想線Ｘにおける断面）である。
【図３】図１の差動信号用遅延線の等価回路図である。
【図４】図１の差動信号用遅延線の使用例を説明する図である。
【図５】図１の差動信号用遅延線の動作を説明する波形図である。
【図６】本発明に係る差動信号用遅延線の他の実施の形態を示す分解斜視図である。
【図７】従来の差動信号用遅延線を説明するめの参考となる入力波形図である。
【図８】コモンモードチョークコイルの回路図である。
【図９】従来のコモンモードチョークコイルによって補正した状態の波形図である。
【符号の説明】
【００９２】
１  第１の誘電体基板
３  第１の遅延線素子
５  第２の遅延線素子
７、９  入力端子
１１、１３、１９、２１  グランド端子
１５、１７  出力端子
２３  入力側端子部
２５  出力側端子部
２７  第２の誘電体基板
２９  第３の誘電体基板
３１  第１のグランド電極（グランド電極）
３３  第２のグランド電極（グランド電極）
３５  第４の誘電体基板
３７  ビア接続部
３９  下面パッド
４１  上面パッド
Ａ  平衡信号源
Ｘ  第１の中心仮想線
Ｙ  第２の中心仮想線
Ｌ１  第１の線路
Ｌ２  第２の線路
ｒ１  内部抵抗
ｒ２  終端抵抗
【図１】
2010103614.tif 000003
【図２】
2010103614.tif 000004
【図３】
2010103614.tif 000005
【図４】
2010103614.tif 000006
【図５】
2010103614.tif 000007
【図６】
2010103614.tif 000008
【図７】
2010103614.tif 000009
【図８】
2010103614.tif 000010
【図９】
2010103614.tif 000011
【国際調査報告】
2010103614.tif 000012
2010103614.tif 000013