【事件の表示】
　特許第３１２８９３９号「薄膜トランジスタ」の請求項１ないし３に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１２８９３９号の請求項１ないし３に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３１２８９３９号の請求項１ないし３に係る発明についての出願は、平成４年３月２７日に特許出願され、平成１２年１１月１７日にその発明について特許の設定登録がなされ、その後、その特許について、異議申立人中川徹より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１３年１１月３０日に訂正請求がなされたものである。
２．訂正の適否についての判断
（１）訂正の内容
　訂正事項ａ
特許請求の範囲の、「【請求項１】絶縁基板上に形成された薄膜トランジスタにおいて、前記薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからなる事を特徴とする薄膜トランジスタ。
【請求項２】マトリクス状に配列された画素電極とこの画素電極に接続された薄膜トランジスタを備えた一方の基板と、対向電極を有し前記一方の基板に対向配置された他方の基板と、両方の基板に保持された液晶層とを備えた液晶表示装置において、前記薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからなる事を特徴とする液晶表示装置。
【請求項３】マトリクス状に配列された画素電極とこの画素電極を駆動する第１の薄膜トランジスタとからなる液晶表示部と、この液晶表示部に接続されるとともに第２の薄膜トランジスタを有する駆動回路部とが形成されたアクティブマトリクス基板と、対向電極を有し前記アクティブマトリクス基板に対向配置された対向基板と、前記アクティブマトリクス基板と対向基板との間に保持された液晶層とを備えた液晶表示装置において、前記第１及び第２の薄膜トランジスタの少なくとも一方の薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからなる事を特徴とする液晶表示装置。」の記載を、
「【請求項１】絶縁基板上に形成された薄膜トランジスタにおいて、
　前記薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからな
り、前記低濃度不純物領域は水素化により水素が拡散されてい
【請求項２】マトリクス状に配列された画素電極とこの画素電極に接続された薄膜トランジスタを備えた一方の基板と、対向電極を有し前記一方の基板に対向配置された他方の基板と、両方の基板に保持された液晶層とを備えた液晶表示装置において、
　前記薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからな
り、前記低濃度不純物領域は水素化により水素が拡散されてい
【請求項３】マトリクス状に配列された画素電極とこの画素電極を駆動する第１の薄膜トランジスタとからなる液晶表示部と、この液晶表示部に接続されるとともに第２の薄膜トランジスタを有する駆動回路部とが形成されたアクティブマトリクス基板と、対向電極を有し前記アクティブマトリクス基板に対向配置された対向基板と、前記アクティブマトリクス基板と対向基板との間に保持された液晶層とを備えた液晶表示装置において、
　前記第１及び第２の薄膜トランジスタの少なくとも一方の薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからな
り、前記低濃度不純物領域は水素化により水素が拡散されてい
　訂正事項ｂ
明細書の、段落番号【０００８】、【０００９】の「【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明は高いＯＮ／ＯＦＦ比及び高信頼性を有するＬＤＤ　ＴＦＴを提供する事を目的とする。かかる目的を達成する為に次の手段を講じた。即ち、ＬＤＤ　ＴＦＴにおいて、ゲート絶縁膜はゲート電極の底面に接する様に設けられた第１の絶縁領域と、ＬＤＤ領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからなる事を特徴とする。換言すると、窒化膜はゲート電極の直下のみに残されておりＬＤＤ領域の上方からは除去されている。かかるゲート絶縁膜構造を有するＬＤＤ　ＴＦＴは例えばアクティブマトリクス型液晶表示装置の画素駆動用スイッチング素子に用いられる。あるいは、アクティブマトリクス型液晶表示装置の周辺回路部あるいは駆動回路部を構成する素子に用いる事ができる。
【０００９】　アクティブマトリクス型液晶表示装置は、マトリクス状に配列された画素電極とこの画素電極を駆動する第１の薄膜トランジスタあるいはスイッチングトランジスタとからなる液晶表示部と、この液晶表示部に接続されるとともに第２の薄膜トランジスタを有する駆動回路部とが形成された一方のアクティブマトリクス基板と、対向電極を有しアクティブマトリクス基板に対向配置された他方の対向基板と、アクティブマトリクス基板と対向基板との間に保持された液晶層とを備えている。かかる構成において、第１及び第２の薄膜トランジスタの少なくとも一方が、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に不純物領域と同一導電型の低濃度不純物領域即ちＬＤＤ領域を有する多結晶半導体層例えばｐｏｌｙ−Ｓｉ膜と、この多結晶半導体層とゲート電極との間に挟まれたゲート絶縁膜とから構成されている。このゲート絶縁膜は、ゲート電極の底面に接する様に設けられた窒化膜及び酸化膜を２層以上積層して構成された第１の絶縁領域と、ＬＤＤ領域の少なくとも一方の上方に設けられた酸化膜のみからなる第２の絶縁領域とを備えている。」を、
「【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明は高いＯＮ／ＯＦＦ比及び高信頼性を有するＬＤＤ　ＴＦＴを提供する事を目的とする。かかる目的を達成する為に次の手段を講じた。即ち、ＬＤＤ　ＴＦＴにおいて、ゲート絶縁膜はゲート電極の底面に接する様に設けられた第１の絶縁領域と、ＬＤＤ領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからな
り、前記ＬＤＤ領域は水素化により水素が拡散されてい
【０００９】アクティブマトリクス型液晶表示装置は、マトリクス状に配列された画素電極とこの画素電極を駆動する第１の薄膜トランジスタあるいはスイッチングトランジスタとからなる液晶表示部と、この液晶表示部に接続されるとともに第２の薄膜トランジスタを有する駆動回路部とが形成された一方のアクティブマトリクス基板と、対向電極を有しアクティブマトリクス基板に対向配置された他方の対向基板と、アクティブマトリクス基板と対向基板との間に保持された液晶層とを備えている。かかる構成において、第１及び第２の薄膜トランジスタの少なくとも一方が、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に不純物領域と同一導電型の低濃度不純物領域即ちＬＤＤ領域を有する多結晶半導体層例えばｐｏｌｙ−Ｓｉ膜と、この多結晶半導体層とゲート電極との間に挟まれたゲート絶縁膜とから構成されている。このゲート絶縁膜は、ゲート電極の底面に接する様に設けられた窒化膜及び酸化膜を２層以上積層して構成された第１の絶縁領域と、ＬＤＤ領域の少なくとも一方の上方に設けられた酸化膜のみからなる第２の絶縁領域とを備えている。
ＬＤＤ領域は水素化により水素が拡散されている。
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正事項ａは、請求項１ないし３に記載の「酸化膜のみからなる事を特徴とする薄膜トランジスタ。」を「酸化膜のみからな
り、前記低濃度不純物領域は水素化により水素が拡散されてい
　したがって、この訂正は、特許明細書に記載された事項の範囲内において、特許請求の範囲の請求項１ないし３の記載を限定したものであるから、特許請求の範囲の減縮に該当し、新規事項の追加に該当しない。
　訂正事項ｂは、訂正事項ａの訂正に伴い、特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るための、明りょうでない記載の釈明を目的とした訂正であり、かつ、願書に添付した明細書又は図面に記載された事項の範囲内の訂正であり、新規事項の追加に該当しない。
　そして、上記いずれの訂正も実質上特許請求の範囲を拡張し又は変更するものでもない。
　以上のとおりであるから、上記訂正は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、平成１１年法改正前の特許法第１２０条の４第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書、第２項及び第３項の規定に適合するので、当該訂正を認める。
　
３．特許異議申立てについての判断
（１）特許異議申立理由の概要
　特許異議申立人中川徹は、本件発明は、甲第１号証（特開昭５８−１０５５７４号公報）及び甲第２号証（特開平２−６５２７４号公報）に記載された発明及び参考資料１（特開昭５９−１３２１６８号公報）、参考資料２（特開平２−７４０７７号公報）、参考資料３（特開昭６１−１２６５９５号公報）、参考資料４（特開昭６３−７３２９５号公報）及び参考資料５（特開平３−２５９１２３号公報）に記載のような周知・慣用技術に基づいて当業者が容易に発明をすることができたものであるから、特許を受けることができない旨主張している。
（２）取消理由
　取消理由は以下のとおりである。
「　理由１）
　本件の下記の請求項に係る発明は、その出願前に国内において頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属する技術分野における通常の知識を有するものが、容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定に違反してされたものである。
　　
　　　　　　　　　　　　　　　　　　　　　　　記
刊行物１）特開平２−６５２７４号公報
刊行物２）特開昭５８−１０５５７４号公報　
　
・請求項１ないし３について
・理由　　１
・刊行物　　１、２
・備考　　
　上記刊行物１には、第１図Ｅの後の工程について、第３頁右上欄において、ゲート絶縁膜（１０）の側壁部に新たにＳｉＯ２膜を形成すること、および、オフセットゲート構造の薄膜トランジスタを形成することが記載されている。刊行物２の記載からみて、オフセットゲートは、低濃度不純物領域と認められるので、刊行物１には、低濃度不純物領域上に酸化膜のみが形成された薄膜トランジスタが記載されている。また、液晶表示装置に適用することは周知である。
　よって、刊行物１、２に記載の発明より、請求項１ないし３に記載の発明をなすことは容易と認められ、本件特許は、特許法第２９条第２項の規定に違反してなされたものである。」
（３）本件発明
　上記２．で示したように上記訂正が認められるから、本件の請求項１ないし３に係る発明は上記訂正請求に係る訂正明細書の特許請求の範囲の請求項１ないし３に記載された事項により特定されるとおりのものである。
（４）刊行物等
（Ａ）刊行物１：特開平２−６５２７４号公報（異議申立人の提出した甲第２号証）
「第１図は、本実施例に係る薄膜トランジスタの構成を製造工程順に示した説明図である。以下、順を追ってその工程を説明する。
　まず、同図Ａに示すように、ガラス等から成る絶縁性基板（１）上に第１導電型を呈した厚さ８００Åの多結晶シリコン層（２）を例えばＣＶＤ法等で成長させる。
　次に、同図Ｂに示すように、上記多結晶シリコン層（２）に熱酸化を施すなどして膜厚約２００ÅのＳｉＯ２酸化膜（３）を形成したのち、該膜（３）上に膜厚約６００ÅのＳｉ３Ｎ４膜（４）を例えばＣＶＤ法等で成長させる。
　次に同図Ｃに示すように、ＳｉＯ２酸化膜（３）及びＳｉ３Ｎ４（４）のトランジスタ素子を形成すべき領域に対応した部分を残して他部をホトリソグラフィー技術を用いてエッチング除去し、下層に存していた多結晶シリコン層（２）の一部（２ａ）を露出させる。
　次に、同図Ｄに示すように、選択酸化処理して多結晶シリコン部分（２ａ）を絶縁基板（１）に達するＳｉＯ２のフィールド絶縁層（５）に変えると共に、Ｓｉ３Ｎ４膜（４）の表面を同時熱酸化してＳｉＯ２酸化膜（６）を形成する。このフィールド絶縁層（５）が素子分離領域となり、該フィールド絶縁層（５）で囲まれた多結晶シリコン層がトランジスタ素子が形成される活性層（７）となる。
　その後、同図Ｅに示すように、上記ＳｉＯ２酸化膜（６）上に第２導電型を呈した多結晶シリコン層（８）を例えばＣＶＤ法等で成長させたのち、該多結晶シリコン層（８）、ＳｉＯ２酸化膜（６）、Ｓｉ３Ｎ４膜（４）及びＳｉＯ２酸化膜（３）を順次選択エッチングして多結晶シリコン層（８）より成るゲート電極（９）及びＳｉＯ２酸化膜（６）とＳｉ３Ｎ４膜（４）とＳｉＯ２酸化膜（３）より成るゲート絶縁膜（１０）を形成する。そして活性層（７）の表面部のうち、ゲート部以外の部分を露出させる。尚、ゲート電極（９）の一部は、第２図に示すように、フィールド絶縁層（５）上に延長して形成される。
　その後は図示しないが、フィールド絶縁層（５）及びゲート電極（９）をマスクとして又はゲート電極（９）及びゲート絶縁膜（１０）の側壁部に新たに形成したＳｉＯ２膜をマスクとして活性層（７）に第２導電型の不純物をイオン注入してソース領域及びドレイン領域を形成して通常の薄膜トランジスタ又はオフセットゲート構造の薄膜トランジスタを形成する。」（第２頁右下欄第１６行〜第３頁右上欄第１９行）が、第１図と共に示されている。
（Ｂ）刊行物２：特開昭５８−１０５５７４号公報（異議申立人の提出した甲第１号証）
「第４図は本発明の実施例を示すものであり、ソース及びドレイン領域にオフセットゲート領域を設けた薄膜トランジスタを示している。１７は絶縁性透明基板、１８は多結晶半導体薄膜、１９は多結晶半導体薄膜１８中に形成したソース領域、２０は同じくドレイン領域、２１はゲート膜、２２はゲート電極、２３は層間絶縁膜、２４はソース電極、２５はドレイン電極、２６は多結晶半導体薄膜１８中に形成され、ソース領域１９及びドレイン領域２０と同じ導電型の低濃度領域からなるオフセットゲート領域である。このようにオフセットゲート領域を設けると、ゲート電圧を負にバイアスして多結晶半導体薄膜の表面にＰ型層が形成されても、Ｎ型領域であるオフセットゲート領域の不純物濃度が低いため、ＰＮ接合のエネルギー障壁の幅は広くなる。このため、ＰＮ接合部に加えられる電界強度が弱められ，ＯＦＦ電流はほとんど増加しない。」（第３頁左下欄第１９行〜右下欄第１６行）
「本発明による薄膜トランジスタの製造方法について述べる。本発明の特徴はオフセットゲート領域を設けることにあり、その他の製造プロセスは従来と全く同じ方法を用いることができる。本発明の最も一般的な製造方法は、第４図において、多結晶半導体薄膜１８にソース領域１９及びドレイン領域２０を形成した後、ゲート膜２１，ゲート電極２２を形成し、ゲート電極をマスクとしてイオン打込み法によりオフセットゲート領域を設ける方法である。この方法によれば、オフセットゲート領域はゲート電極に対して自己整合的に形成されるため、工程が簡略化されると共に、オフセットゲート領域とゲート電極との間の寄生容量も低減できる。」（第４頁右上欄第２行〜第１５行）が、第１図、第４図と共に記載されている。
　参考資料１（特開昭５９−１３２１６８号公報）には、ＬＤＤ構造を有する薄膜トランジスタのゲート絶縁膜形成方法において、熱酸化法によってシリコンを酸化してＳｉＯ２とする方法が記載されている。
参考資料２（特開平２−７４０７７号公報）には、ＬＤＤ構造を有する薄膜トランジスタのゲート絶縁膜形成方法において、ＬＤＤ領域上の絶縁膜としてＳｉＯ２膜が形成されることが記載されている。
参考資料３（特開昭６１−１２６５９５号公報）、参考資料４（特開昭６３−７３２９５号公報）及び参考資料５（特開平３−２５９１２３号公報）には、液晶表示装置のアクティブマトリックス基板上に画素駆動用の第１の薄膜トランジスタと駆動用の第２の薄膜トランジスタを形成することが記載されている。
（５）対比・判断
　本件発明と上記刊行物１及び２に記載の発明とを対比すると、両刊行物に記載の発明は、本件請求項１ないし３に記載の発明を特定する事項である低濃度不純物領域は水素化により水素が拡散されている構成を備えていない、また、参考資料１ないし５にも当該構成の記載はない。本件請求項１ないし３に係る発明は、当該構成によりＯＮ／ＯＦＦ比が高く、ＬＤＤ領域の空乏化による高抵抗化を防ぐことができるという顕著な効果を奏するものであり、本件請求項１ないし３に記載の発明が上記刊行物１及び２に記載のものから容易に発明をすることができたものとはいえない。
　以上のとおりであるから特許異議申立の理由及び証拠によっては、本件発明に係る特許を取り消すことができない。
　また、他に本件発明に係る特許を取り消すべき理由を発見しない。
（６）むすび
　以上のとおりであるから、特許異議申立の理由および証拠によっては、本件請求項１ないし３に係る特許を取り消すことができない。
　また、他に本件請求項１ないし３に係る特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１４年２月１５日（２００２．２．１５）
【訂正の要旨】
訂正の要旨
　訂正事項ａ
　特許請求の範囲の減縮を目的として、特許請求の範囲の、「【請求項１】絶縁基板上に形成された薄膜トランジスタにおいて、前記薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからなる事を特徴とする薄膜トランジスタ。
　【請求項２】マトリクス状に配列された画素電極とこの画素電極に接続された薄膜トランジスタを備えた一方の基板と、対向電極を有し前記一方の基板に対向配置された他方の基板と、両方の基板に保持された液晶層とを備えた液晶表示装置において、前記薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからなる事を特徴とする液晶表示装置。
　【請求項３】マトリクス状に配列された画素電極とこの画素電極を駆動する第１の薄膜トランジスタとからなる液晶表示部と、この液晶表示部に接続されるとともに第２の薄膜トランジスタを有する駆動回路部とが形成されたアクティブマトリクス基板と、対向電極を有し前記アクティブマトリクス基板に対向配置された対向基板と、前記アクティブマトリクス基板と対向基板との間に保持された液晶層とを備えた液晶表示装置において、前記第１及び第２の薄膜トランジスタの少なくとも一方の薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからなる事を特徴とする液晶表示装置。」の記載を、
「【請求項１】絶縁基板上に形成された薄膜トランジスタにおいて、
　前記薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからな
り、前記低濃度不純物領域は水素化により水素が拡散されてい
　【請求項２】マトリクス状に配列された画素電極とこの画素電極に接続された薄膜トランジスタを備えた一方の基板と、対向電極を有し前記一方の基板に対向配置された他方の基板と、両方の基板に保持された液晶層とを備えた液晶表示装置において、
　前記薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからな
り、前記低濃度不純物領域は水素化により水素が拡散されてい
　【請求項３】マトリクス状に配列された画素電極とこの画素電極を駆動する第１の薄膜トランジスタとからなる液晶表示部と、この液晶表示部に接続されるとともに第２の薄膜トランジスタを有する駆動回路部とが形成されたアクティブマトリクス基板と、対向電極を有し前記アクティブマトリクス基板に対向配置された対向基板と、前記アクティブマトリクス基板と対向基板との間に保持された液晶層とを備えた液晶表示装置において、
　前記第１及び第２の薄膜トランジスタの少なくとも一方の薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからな
り、前記低濃度不純物領域は水素化により水素が拡散されてい
　訂正事項ｂ
　上記、特許請求の範囲の訂正に伴い、特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るため、明瞭でない記載の釈明を目的として、明細書の、段落番号【０００８】、【０００９】の「【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明は高いＯＮ／ＯＦＦ比及び高信頼性を有するＬＤＤ　ＴＦＴを提供する事を目的とする。かかる目的を達成する為に次の手段を講じた。即ち、ＬＤＤ　ＴＦＴにおいて、ゲート絶縁膜はゲート電極の底面に接する様に設けられた第１の絶縁領域と、ＬＤＤ領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからなる事を特徴とする。換言すると、窒化膜はゲート電極の直下のみに残されておりＬＤＤ領域の上方からは除去されている。かかるゲート絶縁膜構造を有するＬＤＤ　ＴＦＴは例えばアクティブマトリクス型液晶表示装置の画素駆動用スイッチング素子に用いられる。あるいは、アクティブマトリクス型液晶表示装置の周辺回路部あるいは駆動回路部を構成する素子に用いる事ができる。
　【０００９】　アクティブマトリクス型液晶表示装置は、マトリクス状に配列された画素電極とこの画素電極を駆動する第１の薄膜トランジスタあるいはスイッチングトランジスタとからなる液晶表示部と、この液晶表示部に接続されるとともに第２の薄膜トランジスタを有する駆動回路部とが形成された一方のアクティブマトリクス基板と、対向電極を有しアクティブマトリクス基板に対向配置された他方の対向基板と、アクティブマトリクス基板と対向基板との間に保持された液晶層とを備えている。かかる構成において、第１及び第２の薄膜トランジスタの少なくとも一方が、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に不純物領域と同一導電型の低濃度不純物領域即ちＬＤＤ領域を有する多結晶半導体層例えばｐｏｌｙ−Ｓｉ膜と、この多結晶半導体層とゲート電極との間に挟まれたゲート絶縁膜とから構成されている。このゲート絶縁膜は、ゲート電極の底面に接する様に設けられた窒化膜及び酸化膜を２層以上積層して構成された第１の絶縁領域と、ＬＤＤ領域の少なくとも一方の上方に設けられた酸化膜のみからなる第２の絶縁領域とを備えている。」を、
「【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明は高いＯＮ／ＯＦＦ比及び高信頼性を有するＬＤＤ　ＴＦＴを提供する事を目的とする。かかる目的を達成する為に次の手段を講じた。即ち、ＬＤＤ　ＴＦＴにおいて、ゲート絶縁膜はゲート電極の底面に接する様に設けられた第１の絶縁領域と、ＬＤＤ領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからな
り、前記ＬＤＤ領域は水素化により水素が拡散されてい
　【０００９】アクティブマトリクス型液晶表示装置は、マトリクス状に配列された画素電極とこの画素電極を駆動する第１の薄膜トランジスタあるいはスイッチングトランジスタとからなる液晶表示部と、この液晶表示部に接続されるとともに第２の薄膜トランジスタを有する駆動回路部とが形成された一方のアクティブマトリクス基板と、対向電極を有しアクティブマトリクス基板に対向配置された他方の対向基板と、アクティブマトリクス基板と対向基板との間に保持された液晶層とを備えている。かかる構成において、第１及び第２の薄膜トランジスタの少なくとも一方が、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に不純物領域と同一導電型の低濃度不純物領域即ちＬＤＤ領域を有する多結晶半導体層例えばｐｏｌｙ−Ｓｉ膜と、この多結晶半導体層とゲート電極との間に挟まれたゲート絶縁膜とから構成されている。このゲート絶縁膜は、ゲート電極の底面に接する様に設けられた窒化膜及び酸化膜を２層以上積層して構成された第１の絶縁領域と、ＬＤＤ領域の少なくとも一方の上方に設けられた酸化膜のみからなる第２の絶縁領域とを備えている。
ＬＤＤ領域は水素化により水素が拡散されている。」
（５４）【発明の名称】
薄膜トランジスタ
（５７）【特許請求の範囲】
　【請求項１】　絶縁基板上に形成された薄膜トランジスタにおいて、
　前記薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからな
り、前記低濃度不純物領域は水素化により水素が拡散されてい
　【請求項２】　マトリクス状に配列された画素電極とこの画素電極に接続された薄膜トランジスタを備えた一方の基板と、対向電極を有し前記一方の基板に対向配置された他方の基板と、両方の基板に保持された液晶層とを備えた液晶表示装置において、
　前記薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからな
り、前記低濃度不純物領域は水素化により水素が拡散されてい
　【請求項３】　マトリクス状に配列された画素電極とこの画素電極を駆動する第１の薄膜トランジスタとからなる液晶表示部と、この液晶表示部に接続されるとともに第２の薄膜トランジスタを有する駆動回路部とが形成されたアクティブマトリクス基板と、対向電極を有し前記アクティブマトリクス基板に対向配置された対向基板と、前記アクティブマトリクス基板と対向基板との間に保持された液晶層とを備えた液晶表示装置において、
　前記第１及び第２の薄膜トランジスタの少なくとも一方の薄膜トランジスタが、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に前記不純物領域と同一導電型の低濃度不純物領域を有する多結晶半導体層と、前記多結晶半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とからなり、前記ゲート絶縁膜は、前記ゲート電極の底面に接する様に設けられた第１の絶縁領域と、前記低濃度不純物領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからな
り、前記低濃度不純物領域は水素化により水素が拡散されてい
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は液晶表示装置や密着型イメージセンサ等に用いられる薄膜トランジスタに関する。より詳しくは、薄膜トランジスタに含まれるゲート絶縁膜の形状構造に関する。
　【０００２】
　【従来の技術】
　薄膜トランジスタ（以下、ＴＦＴと称する）はアクティブマトリクス型の液晶表示装置や密着型イメージセンサ等に応用できる為近年その開発が活発に行なわれている。特に薄膜材料として多結晶シリコン（以下、ｐｏｌｙ−Ｓｉと称する）を用いたＴＦＴ（以下、ｐｏｌｙ−Ｓｉ　ＴＦＴと称する）は、周辺の駆動回路部を表示部やセンサ部と同一の基板上に集積できる為注目を集めている。最近ではトランジスタ動作特性を改善する為所謂ＬＤＤ構造のＴＦＴ（以下、ＬＤＤＴＦＴと称する）が開発されている。このＬＤＤ　ＴＦＴはチャネル領域とドレイン端の間にドレイン領域よりも薄い不純物濃度領域を有しており、ドレイン端の電界集中を緩和できる為、多結晶シリコンの結晶粒界や欠陥準位を介したＴＦＴのリーク電流を抑制できる事からアクティブマトリクス型液晶表示装置等の回路素子に応用されている。この様なＬＤＤ構造は例えば特公平３−３８７５５号公報や特開昭６３−２０４７６９号公報に開示されている。
　【０００３】
　図１１に従来のＬＤＤ　ＴＦＴの断面構造を示す。石英基板１００の表面にはパタニングされたｐｏｌｙ−Ｓｉ膜１０１が形成されている。この薄膜１０１には不純物が選択的に拡散されており、ソース領域１０２、ドレイン領域１０３及びチャネル領域１０４が形成されている。さらに、ソース領域１０２及びドレイン領域１０３とチャネル領域１０４との間には低濃度不純物領域即ちＬＤＤ領域１０５が形成されている。チャネル領域１０４の上方にはゲート絶縁膜を介してゲート電極１０６が形成されている。ゲート絶縁膜は酸化膜あるいはＳｉＯ２膜１０７と窒化膜あるいはＳｉ３Ｎ４膜１０８とからなる積層構造を有している。場合によってはＳｉ３Ｎ４膜１０８の表面が薄く酸化されており、ＳｉＯ２−Ｓｉ３Ｎ４−ＳｉＯ２の３層構造（ＯＮＯ構造）を採るゲート絶縁膜が用いられる事も多い。このＯＮＯ構造はゲート耐圧を改善できｐｏｌｙ−Ｓｉ　ＴＦＴの信頼性を向上できる。石英基板１００の表面には層間絶縁膜１０９が被覆されているとともに、コンタクトホールを介してソース電極１１０がソース領域１０２に接続されており、ドレイン電極１１１がコンタクトホールを介してドレイン領域１０３に接続している。
　【０００４】
　図１１に示すゲート絶縁膜構造では、下層のＳｉＯ２膜１０７がｐｏｌｙ−Ｓｉ膜１０１の表面を全体的に被覆している一方、上層のＳｉ３Ｎ４膜１０８は一部除去されておりチャネル領域１０４を被覆している。Ｓｉ３Ｎ４膜１０８の除去は一般にウェットエッチングにより行なわれる。この際、サイドエッチを防止する為に１μｍ程度のマージンがとられており、Ｓｉ３Ｎ４膜１０８の端部はＬＤＤ領域１０５の上方にまで及んでいる。
　【０００５】
　【発明が解決しようとする課題】
　従来からｐｏｌｙ−Ｓｉ　ＴＦＴの電気特性を改善する為に水素化処理が行なわれている。水素化処理によって導入された水素原子は結晶粒界に拡散しダングリングボンドと結合する為、トラップ密度は小さくなり障壁ポテンシャルが低くなる。この為ｐｏｌｙ−Ｓｉ　ＴＦＴ内でのキャリア移動度が高くなりＯＮ電流を増加できる。又トラップ準位が減少する事によりリーク電流を抑制できる。しかしながら、図１１に示す従来構造では水素化処理を十分に行なう事ができないという問題点あるいは課題があった。Ｓｉ３Ｎ４膜１０８は通常ＬＰＣＶＤを用いて形成され緻密な構造を有するので水素原子が拡散しにくい。このＳｉ３Ｎ４膜１０８がＬＤＤ領域１０５を被覆している為ＬＤＤ領域の結晶欠陥を減少できずリーク電流が十分に減らないという問題点があった。又従来の構造では、水素原子がチャネル領域１０４中にも拡散しにくくなっているので、チャネル領域の水素化も不足し従ってチャネルの欠陥も減少しない為ＴＦＴのＯＮ電流も小さくなるという問題点があった。
　【０００６】
　図１２を参照してさらに別の問題点あるいは課題を説明する。図１２は図１１に示すＴＦＴの部分拡大図でありｎチャネル型を示している。前述した様に、ＯＮＯ構造のゲート絶縁膜に用いられるＳｉ３Ｎ４膜１０８は通常ＬＰＣＶＤ（減圧化学気相成長法）で成膜されるが、欠陥が多く電荷をトラップし易いという性質がある。この為長時間駆動するとｎチャネル型のＴＦＴではＳｉＯ２膜１０７を介して矢印で示す様に電子が流れ、ＬＤＤ領域１０５の上方に位置するＳｉ３Ｎ４膜１０８の端部にトラップされ負電荷１１２の蓄積が生じる。この様になるとＬＤＤ領域１０５は空乏化し高抵抗となるのでＴＦＴのＯＮ電流が減少してしまい動作不良となる。なお、ｐチャネル型のＴＦＴでも同様の原因により正電荷の蓄積が生じＬＤＤ領域の高抵抗化が生じる。この結果ＴＦＴのＯＮ電流がとれなくなり長期信頼性が確保できないという問題点がある。
　【０００７】
　上述した欠点を有するＴＦＴを例えばアクティブマトリクス型液晶表示装置の画素駆動用スイッチング素子に応用すると、ＯＮ電流が不足する為画素の書き込み不足不良となる。又、液晶表示装置の周辺回路や密着型イメージセンサの走査回路に応用すると、ＴＦＴのＯＮ電流不足やリーク電流あるいはＯＦＦ電流の増大が原因となって動作不良を起す。
　【０００８】
　【課題を解決するための手段】
　上述した従来の技術の課題に鑑み、本発明は高いＯＮ／ＯＦＦ比及び高信頼性を有するＬＤＤ　ＴＦＴを提供する事を目的とする。かかる目的を達成する為に次の手段を講じた。即ち、ＬＤＤ　ＴＦＴにおいて、ゲート絶縁膜はゲート電極の底面に接する様に設けられた第１の絶縁領域と、ＬＤＤ領域の上方に設けられた第２の絶縁領域とを備え、前記第１の絶縁領域は、窒化膜及び酸化膜を２層以上積層して構成されており、前記第２の絶縁領域は、酸化膜のみからな
り、前記ＬＤＤ領域は水素化により水素が拡散されてい
　【０００９】
　アクティブマトリクス型液晶表示装置は、マトリクス状に配列された画素電極とこの画素電極を駆動する第１の薄膜トランジスタあるいはスイッチングトランジスタとからなる液晶表示部と、この液晶表示部に接続されるとともに第２の薄膜トランジスタを有する駆動回路部とが形成された一方のアクティブマトリクス基板と、対向電極を有しアクティブマトリクス基板に対向配置された他方の対向基板と、アクティブマトリクス基板と対向基板との間に保持された液晶層とを備えている。かかる構成において、第１及び第２の薄膜トランジスタの少なくとも一方が、ソース不純物領域及びドレイン不純物領域とチャネル領域との間の少なくとも一方に不純物領域と同一導電型の低濃度不純物領域即ちＬＤＤ領域を有する多結晶半導体層例えばｐｏｌｙ−Ｓｉ膜と、この多結晶半導体層とゲート電極との間に挟まれたゲート絶縁膜とから構成されている。このゲート絶縁膜は、ゲート電極の底面に接する様に設けられた窒化膜及び酸化膜を２層以上積層して構成された第１の絶縁領域と、ＬＤＤ領域の少なくとも一方の上方に設けられた酸化膜のみからなる第２の絶縁領域とを備えている。
ＬＤＤ領域は水素化により水素が拡散されている。
　【００１０】
　【作用】
　ＬＤＤ　ＴＦＴのＬＤＤ領域上方からゲート窒化膜を選択的に除去する事によりチャネル領域及びＬＤＤ領域の水素化が効果的になされる為、高いＯＮ／ＯＦＦ比を達成できる。又、ＴＦＴ連続駆動時のＬＤＤ領域高抵抗化を防ぎ信頼性を向上できる。
　【００１１】
　【実施例】
　以下図面を参照して本発明の好適な実施例を詳細に説明する。図１は本発明にかかるＴＦＴの第１実施例を示す模式的な断面図である。このＴＦＴはｎチャネル型であり例えば液晶表示装置の画素駆動用スイッチング素子に用いられる。この場合には液晶を交流駆動させる為ソース側とドレイン側は交互に入れ代るので、ＬＤＤ領域はソース及びドレインの両側に形成される。絶縁基板例えば石英基板１の上にはパタニングされた多結晶半導体層例えばｐｏｌｙ−Ｓｉ膜２が形成されている。この膜２にはソース領域３とドレイン領域４と両者の間に位置するチャネル領域５とが形成されている。ソース領域３及びドレイン領域４とチャネル領域５との間には同一導電型の低濃度不純物領域即ちＬＤＤ領域６が形成されている。チャネル領域５の上方にはゲート絶縁膜を介してゲート電極７が形成されている。ゲート絶縁膜はゲート電極７の底面に接する様に設けられたＳｉ３Ｎ４膜８とＳｉＯ２膜９を積層して構成された第１の絶縁領域と、ＬＤＤ領域６の上方を覆う様に設けられたＳｉＯ２膜９のみからなる第２の絶縁領域とを備えている。換言すると、Ｓｉ３Ｎ４膜８はゲート電極７の直下のみに位置しＬＤＤ領域６からは除去されている。石英基板１はＰＳＧ膜１０により被覆されている。この膜１０に形成されたコンタクトホールを介してＡｌ電極１１がソース領域３及びドレイン領域４に電気接続されている。
　【００１２】
　次に図２ないし図５を参照して本発明にかかるＬＤＤ　ＴＦＴの製造工程を説明する。まず図２を参照して半導体活性層の形成工程を説明する。まず石英基板上にＬＰＣＶＤ法でｐｏｌｙ−Ｓｉ薄膜を約７５ｎｍ成膜する。必要に応じこの後Ｓｉ＋イオンをインプランテーションする事により非晶質化し、続いて６００程度の温度でアニールする事によりｐｏｌｙ−Ｓｉを大粒径化する。なお、ｐｏｌｙ−Ｓｉ膜に代えて非晶質シリコン薄膜を形成しても良い。この場合にはプラズマ化学気相成長法（ＰＣＶＤ）を用いて１５０〜２５０℃程度の温度で成膜する。この様にして得られたｐｏｌｙ−Ｓｉ膜をエッチングによりパタニングする。続いてｐｏｌｙ−Ｓｉ膜を酸化しゲート酸化膜を約６０ｎｍ形成する。この後必要に応じ、ＴＦＴの閾値電圧Ｖｔｈを制御する為、Ｂ＋イオンを１〜８×１０１２／ｃｍ２程度のドーズ量で打ち込む。
　【００１３】
　次に図３を参照してゲート電極形成工程を説明する。まず、ゲート酸化膜上にＬＰＣＶＤ法でＳｉ３Ｎ４薄膜を約１０〜２０ｎｍ成膜する。場合によってはこのＳｉ３Ｎ４薄膜表面を酸化しＳｉＯ２膜を約１〜２ｎｍ形成する。この様にして形成されたゲート絶縁膜はＳｉＯ２−Ｓｉ３Ｎ４−ＳｉＯ２の３層構造となる為ＯＮＯ構造と呼ばれている。この構造はゲート耐圧を十分確保でき信頼性が向上する。このゲート絶縁膜上に燐をドープした低抵抗多結晶シリコンを約３５０ｎｍ形成しパタニングしてゲート電極とする。ゲート電極の具体的な形成方法としては以下のものが挙げられる。ノンドープ多結晶シリコン薄膜を形成しＰＣｌＯ３ガスから燐を拡散させる方法がある。又、ＰＣｌＯ３ガスの代りにＰＳＧ膜を用い燐拡散を行なう方法がある。あるいはＬＰＣＶＤ法でＳｉＨ４ガスとＰＨ３ガスの混合ガスを熱分解させ、ドープトｐｏｌｙ−Ｓｉを成膜する方法がある。本実施例では最初に述べた方法を採用した。続いてＬＤＤ領域を形成する工程に移る。ｎチャネル型ＴＦＴの場合、ゲート電極形成後Ａｓ＋又はＰ＋イオンを０．２〜１．５×１０１３／ｃｍ２のドーズ量で打ち込む。なお、ｐチャネル型ＴＦＴの場合にはＢ＋イオンを０．１〜２．０×１０１３／ｃｍ２のドーズ量で同様に打ち込めば良い。続いてＳｉ３Ｎ４膜カットを行なう。具体的には、ゲート電極をマスクとしてドライエッチングを行ないＳｉ３Ｎ４膜のみを選択的に除去する。この結果、ゲート電極の直下のみにＳｉＮ４膜が残される事になる。この除去処理はサイドエッチを最小にする為に反応性イオンエッチング法を用いる事が望ましい。なおこの実施例ではソース及びドレイン領域を形成する前にＳｉ３Ｎ４膜のカットを行なっているがこれに限られるものではない。ソース及びドレイン領域を形成した後Ｓｉ３Ｎ４膜をカットしても良い。
　【００１４】
　次に図４を参照してソース及びドレイン領域形成工程を説明する。ゲート電極の両側面から１μｍ程度をＬＤＤ領域として残す様にレジストを形成する。続いてＡｓ＋イオンを１〜３×１０１５／ｃｍ２のドーズ量で打ち込みソース領域及びドレイン領域を形成する。なお、ｐチャネル型ＴＦＴを作成する場合にはＢ＋イオンを打ち込む。この後ＬＰＣＶＤ法で第１ＰＳＧ膜を約６００ｎｍ形成し、１０００℃１０分間ないし２０分間のＮ２アニールを行なってソース領域、ドレイン領域及びＬＤＤ領域を活性化させる。最後にソース領域及びドレイン領域に連通するコンタクトホールを形成する。
　【００１５】
　最後に図５を参照して水素化処理工程を説明する。まずＡｌ電極を約６００ｎｍ形成しパタニングする。この上にさらに第２のＰＳＧ膜を約４００ｎｍ形成する。続いてＰＣＶＤ法を用い窒化シリコン膜（Ｐ−ＳｉＮｘ膜）を約１００ｎｍ形成する。このＰ−ＳｉＮｘ膜は水素原子を多量に含んでおり、成膜後にアニールする事でＴＦＴの水素化を効果的に行なえる。水素化によりｐｏｌｙ−Ｓｉの欠陥密度を減少させＴＦＴのリーク電流を抑制できる。この時、ＬＤＤ領域上からゲート窒化膜が予め除去されているのでチャネル領域を含めて水素化が極めて効率的に行なえる。なお、この様にして製造されたＴＦＴを液晶ディスプレイに応用する場合には、この後に画素電極用の透明導電膜を形成する工程が加わるが、ここでは省略する。この様にして作成されたＴＦＴはチャネル長Ｌが例えば５μｍでありチャネル幅Ｗは例えば３μｍである。但し画素駆動用スイッチング素子としてではなく周辺回路素子として用いる場合にはチャネル長Ｌを例えば７μｍに設定しチャネル幅Ｗを例えば２０μｍに設定しても良い。
　【００１６】
　図６に、ＬＤＤ領域上にＳｉ３Ｎ４膜がある場合とＳｉ３Ｎ４膜を除去した場合の、水素化アニール時間によるシート抵抗の変化を示す。縦軸はＬＤＤシート抵抗を対数メモリでとってある。Ｓｉ３Ｎ４膜がある場合には水素化アニール時間を長くしてもＬＤＤ抵抗はあまり変化しないのに対し、Ｓｉ３Ｎ４膜を除去した場合は３０分程度のアニールで急激にＬＤＤ抵抗が下がる事が分る。水素化処理により欠陥が減少する為不純物イオンの活性化率が高くなりＬＤＤ抵抗が下がる。この様にＳｉ３Ｎ４膜は水素の拡散を阻害する事が判明した。
　【００１７】
　図７に従来のＴＦＴと本発明のＴＦＴのゲート電圧対ドレイン電流曲線を示す。なお測定されたＴＦＴのチャネル長Ｌは５μｍでありチャネル幅Ｗは３μｍである。又、ソース／ドレイン間電圧を５Ｖに設定しソース／ゲート間電圧を１５Ｖに設定した。従来のＴＦＴでは４００℃で３時間以上の水素化アニールを行なってもリーク電流を十分に下げる事はできなかった。又、チャネル領域にも水素が拡散し難いのでＯＮ電流も十分とれなかった。これに対し本発明のＴＦＴ構造では、チャネル領域とＬＤＤ領域の水素化が十分に行なえるので、水素化アニール時間を３０分に短縮できるとともに、従来に比較してＯＮ電流は３倍以上になり、リーク電流あるいはＯＦＦ電流も１０分の１以下に下げる事ができた。又前述した様な負電荷の蓄積によるＬＤＤ領域の高抵抗化も起らない為、長時間駆動時の信頼性も確保できる様になった。
　【００１８】
　図８に本発明にかかるＴＦＴの第２実施例を示す。理解を容易にする為に第１実施例と同一の構成要素については同一の参照番号を付してある。本実施例のＴＦＴは例えばアクティブマトリクス型液晶表示装置の周辺回路用あるいは駆動回路用に用いられる。この場合にはドレイン側の方向が決まっているのでソース側にはＬＤＤ領域を作らない様にしている。これによりＯＮ電流が増加する。図示する様に、本実施例ではドレイン領域４とチャネル領域５との間にのみＬＤＤ領域６が形成されているとともに、このＬＤＤ領域６の上からＳｉ３Ｎ４膜８が除去されている。かかる構造は例えば以下の工程により製造できる。即ち、Ｓｉ３Ｎ４膜をドレイン側だけＬＤＤ領域として残した形でパタニングし、続いてレジストを残したままイオンインプランテーションを行なえば図示するＬＤＤ領域とソース／ドレイン領域ができる。この後、ドレイン側に突き出ているＳｉ３Ｎ４膜をエッチングにより除去すれば良い。
　【００１９】
　図９に本発明にかかるＴＦＴの第３実施例を示す。本実施例においても第２実施例と同様にドレイン側だけにＬＤＤ領域６が形成されている。第２実施例と異なる点は、ＬＤＤ領域の形成されていないソース領域３側はＳｉ３Ｎ４膜８で被覆されている事である。かかる構造によりＴＦＴの耐圧が改善できる。本実施例の構造は例えば以下の工程により製造できる。Ｓｉ３Ｎ４膜をエッチングする前にレジストパタンだけでＬＤＤ領域とソース／ドレイン領域を形成し、その後ドレイン側のＳｉ３Ｎ４膜だけを選択的にエッチング除去する。
　【００２０】
　なお、第１ないし第３実施例においてはＴＦＴのチャネル長を７μｍあるいは５μｍに設定し、チャネル幅を対応して２０μｍ又は３μｍに設定し、ＬＤＤ長を１μｍに設定していたが、ＴＦＴの寸法はこれに限られるものではなく、ソース／ドレイン耐圧が確保できればチャネル長、チャネル幅、ＬＤＤ長ともさらに短くしても良い。各寸法が長くなる場合は何ら問題を生じない。又、上述した各実施例においてはＴＦＴのゲート電極が多結晶シリコンで構成され、ゲート絶縁膜がＯＮＯ構造を有し、配線材はＡｌ電極を用いているが、本発明はこれに限られるものではない。ゲート電極は、例えばシリサイド、ポリサイド、あるいは金属としてＴａ，Ａｌ，Ｃｒ，Ｍｏ，Ｎｉ及びこれらの合金等を用いても良い。ゲート絶縁膜は例えば窒化シリコン、酸化タンタルと窒化シリコンの組み合わせ等を用いる事ができる。配線材としては、例えばＴａ，Ｃｒ，Ｍｏ，Ｎｉ及びこれらの合金を用いる事もできる。加えて、本発明はＴＦＴとしてプレーナ型、正スタガ型又は逆スタガ型のいずれにも適用可能である事は勿論である。
　【００２１】
　最後に図１０を参照して、本発明にかかるＴＦＴを用いて構成されたアクティブマトリクス型液晶表示装置の一例を説明する。この液晶表示装置はアクティブマトリクス基板２１と対向基板２２をスペーサ２３により貼り合わせた構造を有し両基板の間に液晶層が充填されている。アクティブマトリクス基板２１の表面にはマトリクス状に配列された画素電極２４とこの画素電極２４を駆動する第１の薄膜トランジスタ２５とからなる液晶表示部２６と、この液晶表示部２６に接続されるとともに第２の薄膜トランジスタを有する駆動回路部２７とが形成されている。一方、対向基板２２の内表面には対向電極が形成されている。第１及び第２の薄膜トランジスタの少なくとも一方は、ソース側及びドレイン側のＬＤＤ領域の少なくとも一方からゲート窒化膜が除去された構造を有している。
　【００２２】
　【発明の効果】
　以上説明した様に、本発明によれば、ＬＤＤ領域の上部からゲート窒化膜を除去した構造を有しているので、ＬＤＤ領域中に容易に水素を拡散する事ができ短時間の水素化アニールでＯＮ／ＯＦＦ比の高いＬＤＤ　ＴＦＴを作成する事ができるという効果がある。又、ＬＤＤ構造に近接した領域に負電荷が蓄積されないので、ＬＤＤ領域の空乏化による高抵抗化を防ぐ事ができるという効果がある。この為、ＴＦＴの実動作の信頼性を著しく改善する事ができその効果は絶大である。
【図面の簡単な説明】
　【図１】
　本発明にかかる薄膜トランジスタの第１実施例を示す模式的な断面図である。
　【図２】
　本発明にかかる薄膜トランジスタの製造工程図である。
　【図３】
　同じく製造工程図である。
　【図４】
　同じく製造工程図である。
　【図５】
　同じく製造工程図である。
　【図６】
　水素化アニール時間によるＬＤＤ抵抗の変化を示すグラフである。
　【図７】
　ｎチャネル型ＬＤＤ　ＴＦＴのゲート電圧／ドレイン電流曲線を示すグラフである。
　【図８】
　本発明にかかる薄膜トランジスタの第２実施例を示す模式的な断面図である。
　【図９】
　本発明にかかる薄膜トランジスタの第３実施例を示す模式的な断面図である。
　【図１０】
　本発明にかかる薄膜トランジスタを用いて構成されたアクティブマトリクス型液晶表示装置の一例を示す斜視図である。
　【図１１】
　従来の薄膜トランジスタの構造を示す断面図である。
　【図１２】
　図１１に示す従来の薄膜トランジスタのドレイン端部を拡大した模式図である。
　【符号の説明】
　１　石英基板
　２　ｐｏｌｙ−Ｓｉ膜
　３　ソース領域
　４　ドレイン領域
　５　チャネル領域
　６　ＬＤＤ領域
　７　ゲート電極
　８　Ｓｉ３Ｎ４膜
　９　ＳｉＯ２膜