(57)【要約】  ＡＤＰＬＬ回路１００において、ＤＣＯゲイン推定部２０は、ある値のループゲインがループフィルタ１８に設定された状態において推定したデジタル制御発振器１０のゲイン、およびデジタル制御発振器１０の素子パラメータをもとに、別の値のループゲインがループフィルタ１８に設定された状態における、デジタル制御発振器１０のゲインを推定する。
2011001652.tif 000002
【特許請求の範囲】
【請求項１】
設定されるデジタル値に応じた周波数で発振するデジタル制御発振器と、
前記デジタル制御発振器の出力位相と、設定される周波数制御デジタル値をもとにした参照位相との誤差を検出して、位相誤差値を生成する位相検出器と、
前記位相検出器から出力される位相誤差値に、所定のループゲインを乗算して、第１デジタルチューニング値を生成するループフィルタと、
前記ループフィルタから出力される第１デジタルチューニング値に、所定の基準周波数を乗算するとともに、設定される前記デジタル制御発振器のゲインを除算して、前記デジタル制御発振器に設定すべき第２デジタルチューニング値を生成する発振器ゲイン正規化部と、
前記発振器ゲイン正規化部から出力される第２デジタルチューニング値をもとに、前記デジタル制御発振器のゲインを推定する発振器ゲイン推定部と、
チューニングする際、前記ループフィルタに設定されるループゲインの値を段階的に切り替えるモード切替部と、を備え、
前記発振器ゲイン推定部は、あるモードにおいて、前記周波数制御デジタル値を変化させることにより得られる、前記第２デジタルチューニング値の変化分と、前記デジタル制御発振器の出力信号の周波数の変化分との比から、前記デジタル制御発振器のゲインを推定し、
前記発振器ゲイン推定部は、あるモードにおいて推定した前記デジタル制御発振器のゲイン、および前記デジタル制御発振器の素子パラメータをもとに、別のモードにおける前記デジタル制御発振器のゲインを推定することを特徴とするＰＬＬ回路。
【請求項２】
前記デジタル制御発振器は、ＬＣ発振器で構成され、
前記ＬＣ発振器は、前記モード数に対応した、複数の容量アレイを備え、
それぞれの容量アレイは、複数のバラクタ容量を含み、前記第２デジタルチューニング値により前記複数のバラクタ容量の合成キャパシタンスが設定され、
前記発振器ゲイン推定部は、あるモードにおいて推定した前記デジタル制御発振器のゲイン、およびそのモード用の容量アレイの合成キャパシタンスの単位ステップ幅と別のモード用の容量アレイの合成キャパシタンスの単位ステップ幅との比をもとに、前記別のモードにおける前記デジタル制御発振器のゲインを推定することを特徴とする請求項１に記載のＰＬＬ回路。
【請求項３】
前記モード切替部は、チューニングする際、前記デジタル制御発振器の出力信号の周波数を粗く変化させる粗調モードから、当該粗調モードより当該周波数を細かく変化させる微調モードに切り替え、
前記発振器ゲイン推定部は、前記粗調モードにおいて推定した前記デジタル制御発振器のゲイン、および前記粗調モード用の容量アレイの合成キャパシタンスの単位ステップ幅と前記微調モード用の容量アレイの合成キャパシタンスの単位ステップ幅との比をもとに、前記微調モードにおける前記デジタル制御発振器のゲインを推定することを特徴とする請求項２に記載のＰＬＬ回路。
【請求項４】
前記モード切替部は、チューニングする際、前記デジタル制御発振器の出力信号の周波数を最も大きく変化させるラージモード、当該ラージモードより前記周波数を小さく変化させるミドルモード、および当該ミドルモードより前記周波数を小さく変化させるスモールモードの順に切り替え、
前記発振器ゲイン推定部は、前記ミドルモードにおいて推定した前記デジタル制御発振器のゲイン、および前記ミドルモード用の容量アレイの合成キャパシタンスの単位ステップ幅と前記スモールモード用の容量アレイの合成キャパシタンスの単位ステップ幅との比をもとに、前記スモールモードにおける前記デジタル制御発振器のゲインを推定することを特徴とする請求項２に記載のＰＬＬ回路。
【請求項５】
設定されるデジタル値に応じた周波数で発振するデジタル制御発振器と、
前記デジタル制御発振器の出力位相と、設定される周波数制御デジタル値をもとにした参照位相との誤差を検出して、位相誤差値を生成する位相検出器と、
前記位相検出器から出力される位相誤差値に、所定のループゲインを乗算して、第１デジタルチューニング値を生成するループフィルタと、
前記ループフィルタから出力される第１デジタルチューニング値に、所定の基準周波数を乗算するとともに、設定される前記デジタル制御発振器のゲインを除算して、前記デジタル制御発振器に設定すべき第２デジタルチューニング値を生成する発振器ゲイン正規化部と、
前記発振器ゲイン正規化部から出力される第２デジタルチューニング値をもとに、前記デジタル制御発振器のゲインを推定する発振器ゲイン推定部と、
チューニングする際、前記ループフィルタに設定されるループゲインの値を段階的に切り替えるモード切替部と、を備え、
前記発振器ゲイン推定部は、前記第１デジタルチューニング値、前記第２デジタルチューニング値および当該ＰＬＬ回路の出力信号の周波数の各時間変化データから、前記デジタル制御発振器のゲインを推定し、
前記発振器ゲイン推定部は、あるモードにおいて推定した前記デジタル制御発振器のゲイン、および前記デジタル制御発振器の素子パラメータをもとに、別のモードにおける前記デジタル制御発振器のゲインを推定することを特徴とするＰＬＬ回路。
【請求項６】
無線信号を受信するアンテナと、
請求項１から５のいずれかに記載のＰＬＬ回路を用いた局部発振器と、
前記アンテナにより受信された無線信号を、前記局部発振器から供給される信号をもとに復調する復調部と、
を備えることを特徴とする無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル制御発振器（ＤＣＯ；Digital Controlled Oscillator）を用いたＰＬＬ回路、およびそれを搭載した無線通信装置に関する。
【背景技術】
【０００２】
近年、ＰＬＬ回路のほとんどの構成要素をデジタル回路で実現したＡＤＰＬＬ（All Digital Phase Locked Loop）回路が開発されている（たとえば、特許文献１、２参照）。ＡＤＰＬＬ回路は、従来のアナログＰＬＬ回路と異なり、チャージポンプ回路やアナログＬＰＦが必要ないため、回路面積を削減することができる。また、ＡＤＰＬＬ回路は、プロセスポータビリティ、プロセススケーラビリティおよびフレキシビリティに優れ、低電圧動作が可能である。【０００３】
ＰＬＬ回路において出力周波数を設定または変更する際、目的周波数に早く、高精度に収束させるために、ループフィルタに設定するループゲインの値を段階的に小さくする手法が知られている。ループゲインの値は小さいほど、出力周波数の変位も小さくなる。したがって、ループゲインの値が小さいと、目的周波数に到達するまでの収束時間が長くなってしまう。一方、ループゲインの値が大きいと、目的周波数に到達するまでの収束時間は短くなるが、周波数変位が粗くなってしまうため、収束精度が低くなってしまう。【０００４】
上述した手法では、最初に大きな値のループゲインを設定することにより、出力周波数を目的周波数に早く近づけ、その後、小さな値のループゲインに切り替えることにより、出力周波数を細かく変位させる。これにより、目的周波数に早く、高精度に到達させることができる。以下、あるループゲインが設定された状態を一つのモードと定義する。この場合、設定されるループゲインの数と、モードの数とが対応することになる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１７７４０７号公報
【特許文献２】特開２００９−２７５８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した手法が採用されるＡＤＰＬＬ回路に搭載されるデジタル制御発振器には、複数のモードに対応した、複数の回路要素が含まれる。当該複数の回路要素のそれぞれと、上記複数のモードのそれぞれとは、あらかじめ一対一に対応づけられており、あるモードにおいて制御対象となる回路要素は一意に特定される。【０００７】
それら複数の回路要素は、それぞれ、デジタル／アナログ変換器として機能する回路要素（たとえば、可変容量アレイ）である。複数の回路要素の単位ステップ幅は、対応づけられているモードに応じて、それぞれ異なる。大きな値のループゲインが設定されるモードに対応づけられている回路要素の単位ステップ幅は大きくなり、小さな値のループゲインが設定されるモードに対応づけられている回路要素の単位ステップ幅は小さくなる。【０００８】
ところで、デジタル制御発振器はＤＣＯゲインを持つ。ＤＣＯゲインとは、設定されるデジタル値の１ＬＳＢ（Least Significant Bit）変化に対する、出力周波数の変化分を示す値である。ＤＣＯゲインは、プロセス、電源電圧および温度によって値が変動する。また、ＤＣＯゲインは、上記複数の回路要素のうち、いずれの回路要素が制御対象となっているかによっても、値が異なってくる。したがって、デジタル制御発振器のＤＣＯゲインを見積もって、そのＤＣＯゲインを正規化しなければ、所望の発振周波数を高精度に実現することが難しい。【０００９】
上述した手法が採用されるＡＤＰＬＬ回路では、モードが切り替えられると、そのモードにおけるＤＣＯゲインを見積もり、見積もったＤＣＯゲインを正規化するためのパラメータを設定している。その後、そのモードにおいて収束する周波数を探索する。このＤＣＯゲインの見積処理にかかる時間は、収束時間を増大させる要因となる。【００１０】
このような状況下、本発明者は、モードが切り替えられる際に実行されるＤＣＯゲインの見積処理にかかる時間を従来より短縮する手法を見出した。本発明はこうした状況に鑑みてなされたものであり、その目的は、モードが切り替えられた後のＤＣＯゲインをより短時間に見積ることができる技術を提供することにある。
【課題を解決するための手段】
【００１１】
本発明のある態様のＰＬＬ回路は、設定されるデジタル値に応じた周波数で発振するデジタル制御発振器と、デジタル制御発振器の出力位相と、設定される周波数制御デジタル値をもとにした参照位相との誤差を検出して、位相誤差値を生成する位相検出器と、位相検出器から出力される位相誤差値に、所定のループゲインを乗算して、第１デジタルチューニング値を生成するループフィルタと、ループフィルタから出力される第１デジタルチューニング値に、所定の基準周波数を乗算するとともに、設定されるデジタル制御発振器のゲインを除算して、デジタル制御発振器に設定すべき第２デジタルチューニング値を生成する発振器ゲイン正規化部と、発振器ゲイン正規化部から出力される第２デジタルチューニング値をもとに、デジタル制御発振器のゲインを推定する発振器ゲイン推定部と、チューニングする際、ループフィルタに設定されるループゲインの値を段階的に切り替えるモード切替部と、を備える。発振器ゲイン推定部は、あるモードにおいて、周波数制御デジタル値を変化させることにより得られる、第２デジタルチューニング値の変化分と、デジタル制御発振器の出力信号の周波数の変化分との比から、デジタル制御発振器のゲインを推定し、発振器ゲイン推定部は、あるモードにおいて推定したデジタル制御発振器のゲイン、およびデジタル制御発振器の素子パラメータをもとに、別のモードにおけるデジタル制御発振器のゲインを推定する。【００１２】
本発明の別の態様は、無線通信装置である。この装置は、無線信号を受信するアンテナと、ＰＬＬ回路を用いた局部発振器と、アンテナにより受信された無線信号を、局部発振器から供給される信号をもとに復調する復調部と、を備える。
【発明の効果】
【００１３】
本発明によれば、モードが切り替えられた後のＤＣＯゲインをより短時間に見積ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態に係るＡＤＰＬＬ回路の構成を示す図である。
【図２】デジタル位相誤差値の生成過程の具体例を説明するための図である。
【図３】ループゲインを三段階に切り替える際の、デジタル制御発振器の出力信号の周波数推移の一例を示す図である。
【図４】スモールモードにおけるＤＣＯゲインを見積もる際の、第２デジタルチューニング値の推移の一例を示す図である。
【図５】ＤＣＯゲイン推定部による、ＤＣＯゲインの見積処理の手順を示すフローチャートである。
【図６】実施の形態に係るＬＣ発振器の構成例を示す図である。
【図７】タンク容量の構成例を示す図である。
【図８】スモールモードのＤＣＯゲインをミドルモードのＤＣＯゲインから見積もる際の、第２デジタルチューニング値の推移の一例を示す図である。
【図９】実施の形態に係るＡＤＰＬＬ回路を局部発振器として搭載した無線通信装置の構成を示す図である。
【図１０】変形例に係るＡＤＰＬＬ回路の構成を示す図である。
【発明を実施するための形態】
【００１５】
図１は、本発明の実施の形態に係るＡＤＰＬＬ回路１００の構成を示す図である。当該ＡＤＰＬＬ回路１００は、デジタル制御発振器１０、リタイミングクロック生成部１１、アキュームレータ１２、時間／デジタル変換器（ＴＤＣ；Time-to-Digital Converter）１３、第１フリップフロップ回路１４、カウンタ１５、第２フリップフロップ回路１６、位相検出器１７、ループフィルタ１８、ＤＣＯゲイン正規化部１９、ＤＣＯゲイン推定部２０およびモード切替部２１を備える。
【００１６】
デジタル制御発振器１０は、設定されるデジタル値に応じた周波数で発振する。リタイミングクロック生成部１１は、基準周波数信号Ｆｒｅｆを、デジタル制御発振器１０の出力信号Ｆｏｕｔをもとにリタイミングして、リタイミングクロック信号ＣＫＲを生成する。
【００１７】
基準周波数信号Ｆｒｅｆは、図示しない水晶振動子などにより生成される。本実施の形態では、２０〜４０ＭＨｚ程度の周波数で発振する振動子を用いる。リタイミングクロック生成部１１により生成されたリタイミングクロック信号ＣＫＲは、アキュームレータ１２、第１フリップフロップ回路１４および第２フリップフロップ回路１６にそれぞれ供給される。
【００１８】
アキュームレータ１２は、外部から設定される周波数制御デジタル値（ＦＣＷ；Frequency Control Word）を、リタイミングクロック信号ＣＫＲにしたがい累積加算し、参照位相データＲｒを生成し、位相検出器１７に出力する。
【００１９】
時間／デジタル変換器１３は、基準周波数信号Ｆｒｅｆとデジタル制御発振器１０の出力信号Ｆｏｕｔとの時間差をデジタル値に変換する。より具体的には、時間／デジタル変換器１３は、デジタル制御発振器１０の出力信号Ｆｏｕｔの一周期より細かい単位の時間差を検出し、その時間差を小数データεとして出力する。第１フリップフロップ回路１４は、時間／デジタル変換器１３から出力された小数データεを、リタイミングクロック信号ＣＫＲにしたがい、ラッチして位相検出器１７に出力する。
【００２０】
カウンタ１５は、デジタル制御発振器１０の出力信号Ｆｏｕｔの有意なエッジ（たとえば、立ち上がりエッジ）をカウントする。このカウント値を整数データＲｖとして出力する。第２フリップフロップ回路１６は、カウンタ１５から出力された整数データＲｖを、リタイミングクロック信号ＣＫＲにしたがい、ラッチして位相検出器１７に出力する。デジタル制御発振器１０の出力位相は、当該整数データＲｖおよび上記小数データεにより規定される。本実施の形態では、両者の差分により規定される。
【００２１】
位相検出器１７は、周波数制御デジタル値ＦＣＷをもとにアキュームレータ１２により生成された参照位相データＲｒと、デジタル制御発振器１０の出力位相（Ｒｖ−ε）との誤差を検出して、デジタル位相誤差値φＥを生成する。位相検出器１７は、生成したデジタル位相誤差値φＥをループフィルタ１８に出力する。
【００２２】
図２は、デジタル位相誤差値φＥの生成過程の具体例を説明するための図である。図２では、基準周波数信号Ｆｒｅｆを３．２５倍して、デジタル制御発振器１０の出力信号Ｆｏｕｔを生成する例を示している。この例では、当該出力信号Ｆｏｕｔの四周期ｔａは、一致すべき基準周波数信号Ｆｒｅｆの一周期Ｔｒｅｆと比較して遅延期間ｔｂ、遅延している。
【００２３】
カウンタ１５は、デジタル制御発振器１０の出力信号Ｆｏｕｔの立ち上がりエッジをカウントすることにより、当該出力信号Ｆｏｕｔの四周期ｔａを当該出力信号Ｆｏｕｔの一周期Ｔｏｕｔで正規化した値（ｔａ／Ｔｏｕｔ）の整数部を検出する。この値の整数部が上記整数データＲｖとなる。
【００２４】
時間／デジタル変換器１３は、基準周波数信号Ｆｒｅｆの立ち上がりエッジから、デジタル制御発振器１０の出力信号Ｆｏｕｔのつぎの立ち上がりエッジまでの時間を検出することにより、上記遅延期間ｔｂを当該出力信号Ｆｏｕｔの一周期Ｔｏｕｔで正規化した値（ｔｂ／Ｔｏｕｔ）を検出する。この値が上記小数データεとなる。
【００２５】
デジタル制御発振器１０の出力信号Ｆｏｕｔの四周期ｔａから上記遅延期間ｔｂを引いた期間が、基準周波数信号Ｆｒｅｆの一周期Ｔｒｅｆと一致することから、上記整数データＲｖと上記小数データεとの差分（Ｒｖ−ε）は、基準周波数信号Ｆｒｅｆの一周期Ｔｒｅｆを、デジタル制御発振器１０の出力信号Ｆｏｕｔの一周期Ｔｏｕｔで正規化した値（Ｔｒｅｆ／Ｔｏｕｔ）と一致することになる。この値は、実際に観測されたデジタル制御発振器１０の出力信号Ｆｏｕｔの一周期Ｔｏｕｔと、基準周波数信号Ｆｒｅｆの一周期Ｔｒｅｆとの比、すなわち、実際に観測されたデジタル制御発振器１０の出力信号Ｆｏｕｔの周波数と、基準周波数信号Ｆｒｅｆの周波数との比を示す。
【００２６】
位相検出器１７は、目的周波数と基準周波数信号Ｆｒｅｆの周波数との比（上記参照位相データＲｒに対応する）から、実際に観測されたデジタル制御発振器１０の出力信号Ｆｏｕｔの周波数と、基準周波数信号Ｆｒｅｆの周波数との比（Ｔｒｅｆ／Ｔｏｕｔ＝Ｒｖ−ε）を減算することにより、上記デジタル位相誤差値φＥを算出する。すなわち、位相検出器１７は、上記参照位相データＲｒから、上記整数データＲｖと上記小数データεとの差分を減算することにより、上記デジタル位相誤差値φＥを算出する。
【００２７】
図１に戻り、ループフィルタ１８は、位相検出器１７から出力されるデジタル位相誤差値φＥに、所定のループゲインαを乗算して、第１デジタルチューニング値（ＮＴＷ；Normalized Tuning Word）を生成する。なお、後述するスモールモードＳＭでは、デジタル位相誤差値φＥに、ループゲインαを乗算するとともに、所定の積分項を加算して、追従性を高めてもよい。ループフィルタ１８は、生成した第１デジタルチューニング値ＮＴＷをＤＣＯゲイン正規化部１９に出力する。
【００２８】
ＤＣＯゲイン正規化部１９は、ループフィルタ１８から出力される第１デジタルチューニング値ＮＴＷに、基準周波数信号Ｆｒｅｆを乗算するとともに、ＤＣＯゲイン推定部２０により推定されたデジタル制御発振器１０のＤＣＯゲインＫＤＣＯを除算して、デジタル制御発振器１０に設定すべき第２デジタルチューニング値（ＯＴＷ；Oscillator Tuning Word）を生成する。すなわち、ＤＣＯゲイン正規化部１９は、第１デジタルチューニング値ＮＴＷに、基準周波数信号ＦｒｅｆをＤＣＯゲイン推定値ＫＤＣＯで除算した値（Ｆｒｅｆ／ＫＤＣＯ）を乗算する。デジタル制御発振器１０は、ＤＣＯゲイン正規化部１９から設定される第２デジタルチューニング値ＯＴＷに応じた周波数の出力信号Ｆｏｕｔを生成する。
【００２９】
ＤＣＯゲイン推定部２０は、ＤＣＯゲイン正規化部１９から出力される第２デジタルチューニング値ＯＴＷをもとに、デジタル制御発振器１０のＤＣＯゲインＫＤＣＯを推定し、ＤＣＯゲイン正規化部１９に設定する。
【００３０】
モード切替部２１は、ＡＤＰＬＬ回路１００がチューニングされる際、ＡＤＰＬＬ回路１００のモードを段階的に切り替える。その切替処理のコアとなる処理として、モード切替部２１は、ループフィルタ１８に設定されるループゲインαの値を段階的に切り替える。
【００３１】
上述したように、ループゲインαは、その値が小さいほど高い収束精度が得られるが収束時間が長くなる。そこで、ループゲインαを大きな値から小さな値に段階的に切り替えていく手法が用いられる。
【００３２】
図３は、ループゲインαを三段階に切り替える際の、デジタル制御発振器１０の出力信号Ｆｏｕｔの周波数推移の一例を示す図である。ここでは、ラージモードＬＭ、ミドルモードＭＭおよびスモールモードＳＭの三つのモードを想定する。ラージモードＬＭは、三つのモードのなかでループゲインαの値が最も大きく、デジタル制御発振器１０の出力信号Ｆｏｕｔの周波数を最も大きく変化させるモードである。ミドルモードＭＭは、ラージモードＬＭよりループゲインαの値が小さく、ラージモードＬＭより当該出力信号Ｆｏｕｔの周波数を小さく変化させるモードである。スモールモードＳＭは、ミドルモードＭＭよりループゲインαの値がさらに小さく、ミドルモードＭＭより当該出力信号Ｆｏｕｔの周波数をさらに小さく変化させるモードである。
【００３３】
モード切替部２１は、ＡＤＰＬＬ回路１００がチューニングされる際、ラージモードＬＭ、ミドルモードＭＭおよびスモールモードＳＭの順でモードを切り替える。その際、ループフィルタ１８に設定すべきループゲインαを、ラージモード用のループゲインαＬ、ミドルモード用のループゲインαＭおよびスモールモード用のループゲインαＳの順に切り替える。たとえば、ラージモード用のループゲインαＬを１／８、ミドルモード用のループゲインαＭを１／３２、スモールモード用のループゲインαＳを１／１２８と設定してもよい。ループゲインαの値を１／２の倍数に設定すれば、右ビットシフト演算による乗算が可能となる。
【００３４】
モード切替部２１は、デジタル制御発振器１０の出力信号Ｆｏｕｔの周波数変位を監視することにより、モードの切り替えタイミングを決定する。たとえば、あるモードにおいて所定の設定時間内における当該周波数変位が所定の基準変位より小さい場合（以下、収束条件を満たした場合という）、目的周波数に近づいたと判断し、より小さなモードへと切り替える。図３に示すように、ラージモードＬＭ、ミドルモードＭＭおよびスモールモードＳＭの順にモードを切り替えることより、目的周波数に早く、高精度に到達することができる。
【００３５】
つぎに、ＤＣＯゲイン推定部２０によるデジタル制御発振器１０のＤＣＯゲインＫＤＣＯの見積処理について説明する。ＤＣＯゲイン推定部２０は、あるモード値において、周波数制御デジタル値ＦＣＷを変化させることにより得られる、第２デジタルチューニング値ＯＴＷの変化分ΔＯＴＷと、デジタル制御発振器１０の出力信号Ｆｏｕｔの周波数ｆｖの変化分Δｆｖとの比から、デジタル制御発振器１０のＤＣＯゲインＫＤＣＯを推定する。
【００３６】
以下、より具体的に説明する。デジタル制御発振器１０は、設定される第２デジタルチューニング値ＯＴＷが変化すると、自身の出力信号Ｆｏｕｔの周波数ｆｖも変化する。ＤＣＯゲインＫＤＣＯは、第２デジタルチューニング値ＯＴＷの変化分ΔＯＴＷに対する、当該出力信号Ｆｏｕｔの周波数ｆｖの変化分Δｆｖの比として定義される。すなわち、当該ＤＣＯゲインＫＤＣＯは、第２デジタルチューニング値ＯＴＷの１ＬＳＢの変化に対する、当該出力信号Ｆｏｕｔの周波数ｆｖの変化分Δｆｖと定義される。
【００３７】
図４は、スモールモードＳＭのＤＣＯゲインＫＤＣＯＳを見積もる際の、第２デジタルチューニング値ＯＴＷの推移の一例を示す図である。図５は、ＤＣＯゲイン推定部２０による、ＤＣＯゲインＫＤＣＯの見積処理の手順を示すフローチャートである。
【００３８】
時刻ｔ１において、外部からアキュームレータ１２に周波数制御デジタル値ＦＣＷ１が設定される（Ｓ１０）。モード切替部２１は、ラージモードＬＭ、ミドルモードＭＭおよびスモールモードＳＭの順に切り替える。ＤＣＯゲイン推定部２０は、モード切替部２１によりスモールモードＳＭの収束条件を満たしたと判定されたとき（図４の時刻ｔ２）の第２デジタルチューニング値ＯＴＷ１を取得する（Ｓ１１）。なお、この段階では、ＤＣＯゲイン正規化部１９には、スモールモードＳＭにおける仮のＤＣＯゲインＫＤＣＯＳが設定されている。
【００３９】
ＤＣＯゲイン推定部２０は、第２デジタルチューニング値ＯＴＷ１を取得すると、上記周波数制御デジタル値ＦＣＷ１と異なる周波数制御デジタル値ＦＣＷ２をアキュームレータ１２に設定する（Ｓ１２）。ＤＣＯゲイン推定部２０は、モード切替部２１によりスモールモードＳＭの収束条件を満たしたと判定されたとき（図４の時刻ｔ３）の第２デジタルチューニング値ＯＴＷ２を取得する（Ｓ１３）。なお、この段階でも、ＤＣＯゲイン正規化部１９には、スモールモードＳＭにおける仮のＤＣＯゲインＫＤＣＯＳが設定されている。
【００４０】
ＤＣＯゲイン推定部２０は、第２デジタルチューニング値ＯＴＷ２を取得すると、基準周波数信号Ｆｒｅｆ、周波数制御デジタル値ＦＣＷ１、周波数制御デジタル値ＦＣＷ２、第２デジタルチューニング値ＯＴＷ１、および第２デジタルチューニング値ＯＴＷ２を用いて、スモールモードＳＭのＤＣＯゲインＫＤＣＯＳを推定する（Ｓ１４）。
【００４１】
デジタル制御発振器１０の出力信号Ｆｏｕｔの周波数ｆｖは、基準周波数信号Ｆｒｅｆと周波数制御デジタル値ＦＣＷとの積で表される。したがって、当該出力信号Ｆｏｕｔの周波数ｆｖの変化分Δｆｖは、基準周波数信号Ｆｒｅｆと、周波数制御デジタル値ＦＣＷの変化分ΔＦＣＷとの積で表される。したがって、推定すべきＤＣＯゲインＫＤＣＯは、下記式１により算出される。
ＫＤＣＯ＝Δｆｖ／ΔＯＴＷ＝（ＦＣＷ２−ＦＣＷ１）・Ｆｒｅｆ／（ＯＴＷ２−ＯＴＷ１）  ・・・（式１）
【００４２】
ＤＣＯゲイン推定部２０は、スモールモードＳＭのＤＣＯゲインＫＤＣＯＳを算出すると、算出したＤＣＯゲインＫＤＣＯＳをＤＣＯゲイン正規化部１９に設定する。その後、モード切替部２１によりスモールモードＳＭの収束条件を満たしたと判定されたとき（図４の時刻ｔ４）、全体のチューニングが完了する。なお、図４ではラージモードＬＭのＤＣＯゲインＫＤＣＯＬおよびミドルモードＭＭのＤＣＯゲインＫＤＣＯＭの見積処理については省略して描いている。
【００４３】
つぎに、デジタル制御発振器１０の具体的構成について説明する。本実施の形態では、デジタル制御発振器１０をＬＣ発振器で構成する例を説明する。
【００４４】
図６は、実施の形態に係るＬＣ発振器の構成例を示す図である。一対の第１ＰチャンネルトランジスタＭ１と第２Ｐチャンネルトランジスタの共通ソース端子には、カレントミラー回路ＣＭ１を通じて、定電流源Ｃ１を流れる電流がコピーされる。第１ＰチャンネルトランジスタＭ１のゲート端子は、第２ＰチャンネルトランジスタＭ２のドレイン端子と接続され、第２ＰチャンネルトランジスタＭ２のゲート端子は、第１ＰチャンネルトランジスタＭ１のドレイン端子と接続される。
【００４５】
第１ＰチャンネルトランジスタＭ１のドレイン端子は、第２ＰチャンネルトランジスタＭ２のゲート端子と、第１インダクタＬ１の一端と、タンク容量Ｃ１の正側端子とに接続される。第２ＰチャンネルトランジスタＭ２のドレイン端子は、第１ＰチャンネルトランジスタＭ１のゲート端子と、第２インダクタＬ２の一端と、タンク容量Ｃ１の負側端子と接続される。第１インダクタＬ１および第２インダクタＬ２のそれぞれの他端は接地される。タンク容量Ｃ１には、第２デジタルチューニング値ＯＴＷが入力され、タンク容量Ｃ１のキャパシタンスが可変構成となっている。
【００４６】
当該ＬＣ発振器の出力信号の周波数は、第１インダクタＬ１および第２インダクタＬ２のインダクタンスＬと、タンク容量Ｃ１のキャパシタンスＣとの積に依存する。ここでは、インダクタンスＬは固定であるため、キャパシタンスＣを変更することにより、当該周波数を変更することができる。
【００４７】
図７は、タンク容量Ｃ１の構成例を示す図である。タンク容量Ｃ１は、モード数に対応した複数の容量アレイを含む。ここでは、三つの容量アレイ、すなわち、ラージモード用容量アレイＣＬ、ミドルモード用容量アレイＣＭおよびスモールモード用容量アレイＣＳを含む。ラージモード用容量アレイＣＬ、ミドルモード用容量アレイＣＭおよびスモールモード用容量アレイＣＳは、並列に接続される。また、ラージモード用容量アレイＣＬ、ミドルモード用容量アレイＣＭおよびスモールモード用容量アレイＣＳは、それぞれ複数のバラクタ容量を含む。
【００４８】
ラージモード用容量アレイＣＬは、複数のバラクタ容量ＣＬ１〜ＣＬｎを含み、複数のバラクタ容量ＣＬ１〜ＣＬｎは並列接続される。これら複数のバラクタ容量ＣＬ１〜ＣＬｎの合成キャパシタンスは、ラージモードＬＭにおいて入力される第２デジタルチューニング値ＯＴＷＬにより設定される。
【００４９】
複数のバラクタ容量ＣＬ１〜ＣＬｎの数は、ラージモードＬＭにおいて遷移可能な、上記出力信号Ｆｏｕｔのチューニングポイント数、および第２デジタルチューニング値ＯＴＷＬがバイナリコードで規定されるか温度計コードで規定されるか、によって決定される。
【００５０】
たとえば、１２８個の動作ポイントを設定した場合において、第２デジタルチューニング値ＯＴＷＬがバイナリコードで規定される場合、７個のバラクタ容量ＣＬ１〜ＣＬ７が必要となり、温度計コードで規定される場合、１２７個のバラクタ容量ＣＬ１〜ＣＬ１２７が必要となる。前者の場合、バラクタ容量ＣＬ１〜ＣＬ７の各キャパシタンスを重みづけする必要がある。最下位ビットのバラクタ容量から最上位ビットのバラクタ容量に向けて、キャパシタンスを１倍、２倍、４倍、・・・、６４倍と設定する必要がある。後者の場合、バラクタ容量ＣＬ１〜ＣＬ１２７のキャパシタンスは、すべて同じにすることができる。
【００５１】
複数のバラクタ容量ＣＬ１〜ＣＬｎの各キャパシタンスは、ラージモードＬＭにおける上記チューニングポイントのステップ幅、および第２デジタルチューニング値ＯＴＷＬがバイナリコードで規定されるか温度計コードで規定されるか、によって決定される。
【００５２】
第２デジタルチューニング値ＯＴＷＬがバイナリコードで規定される場合、最下位ビットのバラクタ容量のキャパシタンスが上記ステップ幅の周波数に変換されるように、そのキャパシタンスが決定される。第２デジタルチューニング値ＯＴＷＬが温度計コードで規定される場合、複数のバラクタ容量ＣＬ１〜ＣＬｎのすべてのキャパシタンスが、上記ステップ幅の周波数に変換されるように、それらのキャパシタンスが決定される。
【００５３】
第２デジタルチューニング値ＯＴＷＬが、複数のバラクタ容量ＣＬ１〜ＣＬｎのそれぞれのオンオフ状態を設定することにより、ラージモード用容量アレイＣＬの合成キャパシタンスが決定される。
【００５４】
ミドルモード用容量アレイＣＭも、複数のバラクタ容量ＣＭ１〜ＣＭｎを含み、複数のバラクタ容量ＣＭ１〜ＣＭｎは並列接続される。これら複数のバラクタ容量ＣＭ１〜ＣＭｎの合成キャパシタンスは、ミドルモードＭＭにおいて入力される第２デジタルチューニング値ＯＴＷＭにより設定される。複数のバラクタ容量ＣＭ１〜ＣＭｎの数およびキャパシタンスに関する条件は、ラージモード用容量アレイＣＬで説明した考察があてはまる。
【００５５】
スモールモード用容量アレイＳＭも、複数のバラクタ容量ＣＳ１〜ＣＳｎを含み、複数のバラクタ容量ＣＳ１〜ＣＳｎは並列接続される。これら複数のバラクタ容量ＣＳ１〜ＣＳｎの合成キャパシタンスは、スモールモードＳＭにおいて入力される第２デジタルチューニング値ＯＴＷＳにより設定される。複数のバラクタ容量ＣＳ１〜ＣＳｎの数およびキャパシタンスに関する条件は、ラージモード用容量アレイＣＬで説明した考察があてはまる。
【００５６】
最終的に、ラージモード用容量アレイＣＬの合成キャパシタンス、ミドルモード用容量アレイＣＭの合成キャパシタンスおよびスモールモード用容量アレイＣＳの合成キャパシタンスのトータルの合成キャパシタンスにより、上記目的周波数が設定される。
【００５７】
つぎに、図４、図５に示したＤＣＯゲインＫＤＣＯの見積処理より、早くＤＣＯゲインＫＤＣＯを見積もることができる手法について説明する。ＤＣＯゲイン推定部２０は、あるモードにおいて推定したＤＣＯゲインＫＤＣＯ、およびデジタル制御発振器１０の素子パラメータをもとに、別のモードにおけるＤＣＯゲインＫＤＣＯを推定する。たとえば、ＤＣＯゲイン推定部２０は、ミドルモードＭＭにおいて推定したミドルモードＭＭのＤＣＯゲインＫＤＣＯＭ、およびデジタル制御発振器１０の素子パラメータをもとに、スモールモードＳＭのＤＣＯゲインＫＤＣＯＳを推定する。
【００５８】
上記素子パラメータとして、上記ＬＣ発振器に含まれる複数の容量アレイの合成キャパシタンスを用いることができる。ＤＣＯゲイン推定部２０は、あるモードにおいて推定したＤＣＯゲインＫＤＣＯ、およびそのモード用の容量アレイの合成キャパシタンスの単位ステップ幅と別のモード用の容量アレイの合成キャパシタンスの単位ステップ幅との比をもとに、別のモードのＤＣＯゲインＫＤＣＯを推定する。
【００５９】
たとえば、ＤＣＯゲイン推定部２０は、ミドルモードＭＭにおいて推定したミドルモードＭＭのＤＣＯゲインＫＤＣＯＭ、およびミドルモード用容量アレイＣＭの合成キャパシタンスの単位ステップ幅ΔＣｍとスモールモード用の容量アレイＣＳの合成キャパシタンスの単位ステップ幅ΔＣｓとの比をもとに、スモールモードＳＭのＤＣＯゲインＫＤＣＯＳを推定する。より具体的には、ミドルモードＭＭのＤＣＯゲインＫＤＣＯＭに、ミドルモード用容量アレイＣＭの合成キャパシタンスの単位ステップ幅ΔＣｍとスモールモード用の容量アレイＣＳの合成キャパシタンスの単位ステップ幅ΔＣｓとの比（ΔＣｓ／ΔＣｍ）を乗算することにより、スモールモードＳＭのＤＣＯゲインＫＤＣＯＳを推定する。
【００６０】
図８は、スモールモードＳＭのＤＣＯゲインＫＤＣＯＳをミドルモードＭＭのＤＣＯゲインＫＤＣＯＭから見積もる際の、第２デジタルチューニング値ＯＴＷの推移の一例を示す図である。
【００６１】
時刻ｔ１１において、外部からアキュームレータ１２に周波数制御デジタル値ＦＣＷ１が設定される。モード切替部２１は、ラージモードＬＭ、ミドルモードＭＭと順に切り替える。ＤＣＯゲイン推定部２０は、ミドルモードＭＭにおいて、モード切替部２１によりミドルモードＭＭの収束条件を満たしたと判定されたとき（図８の時刻ｔ１２）の第２デジタルチューニング値ＯＴＷ１を取得する。
【００６２】
ＤＣＯゲイン推定部２０は、第２デジタルチューニング値ＯＴＷ１を取得すると、上記周波数制御デジタル値ＦＣＷ１と異なる周波数制御デジタル値ＦＣＷ２をアキュームレータ１２に設定する。ＤＣＯゲイン推定部２０は、モード切替部２１によりミドルモードＭＭの収束条件を満たしたと判定されたとき（図８の時刻ｔ１３）の第２デジタルチューニング値ＯＴＷ２を取得する。モード切替部２１は、ミドルモードＭＭからスモールモードＳＭに切り替える。
【００６３】
ＤＣＯゲイン推定部２０は、第２デジタルチューニング値ＯＴＷ２を取得すると、基準周波数信号Ｆｒｅｆ、周波数制御デジタル値ＦＣＷ１、周波数制御デジタル値ＦＣＷ２、第２デジタルチューニング値ＯＴＷ１、および第２デジタルチューニング値ＯＴＷ２を用いて、ミドルモードＭＭのＤＣＯゲインＫＤＣＯＭを推定する。このように、ＤＣＯゲイン推定部２０は、図５に示した手法で、ミドルモードＭＭのＤＣＯゲインＫＤＣＯＭを推定する。
【００６４】
ＤＣＯゲイン推定部２０は、ミドルモードＭＭのＤＣＯゲインＫＤＣＯＭを推定すると、そのＤＣＯゲインＫＤＣＯＭに、ミドルモード用容量アレイＣＭの合成キャパシタンスの単位ステップ幅ΔＣｍとスモールモード用の容量アレイＣＳの合成キャパシタンスの単位ステップ幅ΔＣｓとの比（ΔＣｓ／ΔＣｍ）を乗算することにより、スモールモードＳＭのＤＣＯゲインＫＤＣＯＳを推定する。ＤＣＯゲイン推定部２０は、スモールモードＳＭのＤＣＯゲインＫＤＣＯＳを推定すると、そのＤＣＯゲインＫＤＣＯＳをＤＣＯゲイン正規化部１９に設定する。その後、モード切替部２１によりスモールモードＳＭの収束条件を満たしたと判定されたとき（図８の時刻ｔ１４）、全体のチューニングが完了する。
【００６５】
当該手法は、図４、５で説明した手法と比較し、スモールモードＳＭのＤＣＯゲインＫＤＣＯＳ推定処理において、見積用の周波数制御デジタル値ＦＣＷ２を設定して、見積用の第２デジタルチューニング値ＯＴＷ２を取得する必要がないため、高速に、スモールモードＳＭのＤＣＯゲインＫＤＣＯＳを推定することができる。したがって、全体のチューニング時間を大幅に短縮することができる。
【００６６】
これまでの説明では、スモールモードＳＭのＤＣＯゲインＫＤＣＯＳを推定するのに、ミドルモードＭＭのＤＣＯゲインＫＤＣＯＭと、ミドルモード用容量アレイＣＭの合成キャパシタンスの単位ステップ幅ΔＣｍとスモールモード用の容量アレイＣＳの合成キャパシタンスの単位ステップ幅ΔＣｓとの比を用いる例を示した。この点、ラージモードＬＭのＤＣＯゲインＫＤＣＯＬと、ラージモード用容量アレイＣＬの合成キャパシタンスの単位ステップ幅ΔＣｌとスモールモード用の容量アレイＣＳの合成キャパシタンスの単位ステップ幅ΔＣｓとの比を用いて、スモールモードＳＭのＤＣＯゲインＫＤＣＯＳを推定してもよい。
【００６７】
また、これまでの説明では、ラージモードＬＭ、ミドルモードＭＭおよびスモールモードＳＭの三つのモードを設定する例を示したが、二つのモードを設定してもよいし、四つ以上のモードを設定してもよい。以下、それらのモードのなかにおいて相対的に、デジタル制御発振器１０の出力信号Ｆｏｕｔの周波数ｆｖを粗く変化させるモードを粗調モードといい、相対的に、当該出力信号Ｆｏｕｔの周波数ｆｖを細かく変化させるモードを微調モードという。
【００６８】
ＤＣＯゲイン推定部２０は、粗調モードにおいて推定したＤＣＯゲイン、および粗調モード用容量アレイの合成キャパシタンスの単位ステップ幅と微調モード用容量アレイの合成キャパシタンスの単位ステップ幅との比をもとに、微調モードのＤＣＯゲインを推定する。
【００６９】
以上説明したように本実施の形態によれば、あるモードのＤＣＯゲインを推定する際に、そのモードにおいて実際に観測されたデータをもとに推定するのではなく、他のモードのＤＣＯゲインをもとに推定することにより、ＤＣＯゲインの推定処理にかかる時間を短縮することができる。
【００７０】
図９は、実施の形態に係るＡＤＰＬＬ回路１００を局部発振器として搭載した無線通信装置２００の構成を示す図である。当該無線通信装置２００は、アンテナ３０、ローノイズアンプ３１、復調部３２、局部発振器３３および信号処理部３４を備える。局部発振器３３には、実施の形態に係るＡＤＰＬＬ回路１００を採用する。
【００７１】
アンテナ３０は、無線信号を受信する。ローノイズアンプ３１は、受信された無線信号を増幅する。復調部３２は、局部発振器３３から供給される信号をもとに、当該無線信号をベースバンド信号に変調する。信号処理部３４は、当該ベースバンド信号を処理する。
【００７２】
実施の形態に係るＡＤＰＬＬ回路１００を無線通信装置２００に用いた場合、ラージモードＬＭ、ミドルモードＭＭおよびスモールモードＳＭは、それぞれ、キャリブレーションモード、チャンネル選択モードおよびトラッキングモードと考えることができる。
【００７３】
キャリブレーションモードは、プロセス、電源電圧および温度を較正するためのモードであり、広い周波数範囲を粗いステップ幅でチューニングポイントが遷移する。チャンネル選択モードは、較正後にチャンネルを選択するモードであり、キャリブレーションモードにより制限された周波数範囲を、キャリブレーションモードより細かいステップ幅でチューニングポイントが遷移する。トラッキングモードは、チャンネルが選択された後、実際の受信動作の間、維持されるモードであり、チャンネル選択モードにより制限された周波数範囲を、最も細かいステップ幅でチューニングポイントが遷移する。
【００７４】
以上説明したように本実施の形態に係るＡＤＰＬＬ回路１００を無線通信装置２００に適用すれば、チャージポンプなどのアナログ部材を削減することができ、回路面積を縮小することができる。また、従来困難であった、ローノイズアンプ３１、復調部３２、局部発振器３３および信号処理部３４をワンチップ化することも容易となる。なお、図９では受信装置の例を説明したが、送信装置にも同様に適用可能である。
【００７５】
以上、本発明をいくつかの実施の形態をもとに説明した。これらの実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００７６】
上述した実施の形態では、デジタル制御発振器１０の素子パラメータとして、デジタル制御発振器１０をＬＣ発振器で構成した場合の、容量アレイの単位ステップ幅を挙げた。この点、容量ではなくインダクタを可変構成にした場合、上記素子パラメータは、インダクタアレイの単位ステップ幅であってもよい。また、デジタル制御発振器１０をリングオシレータで構成し、複数のインバータをＤＡＣ（Digital to Analog Converter）構成にした場合、上記素子パラメータは、当該複数のインバータで構成されるインバータアレイの単位ステップ幅であってもよい。
【００７７】
上述した実施の形態では、ＤＣＯゲイン推定部２０がフォアグランド自己校正（Foreground Self-Calibration)方式により、ＤＣＯゲインＫＤＣＯを推定する手法について説明した。すなわち、ＤＣＯゲイン推定部２０は、周波数制御デジタル値ＦＣＷを変化させることにより得られる、第２デジタルチューニング値ＯＴＷの変化分ΔＯＴＷと、デジタル制御発振器１０の出力信号Ｆｏｕｔの周波数ｆｖの変化分Δｆｖとの比から、ＤＣＯゲインＫＤＣＯを推定した。この点、変形例ではＤＣＯゲイン推定部２０がバッググランド自己校正（Background Self-Calibration)方式により、ＤＣＯゲインＫＤＣＯを推定する手法について説明する。
【００７８】
図１０は、変形例に係るＡＤＰＬＬ回路１００の構成を示す図である。図１に示したＡＤＰＬＬ回路１００と比較し、ＤＣＯゲイン推定部２０による処理が異なる。変形例では、ＤＣＯゲイン推定部２０は、第１デジタルチューニング値ＮＴＷ、第２デジタルチューニング値ＯＴＷおよび出力信号Ｆｏｕｔの周波数ｆｖの各時間変化データ（すなわち、過渡状態の値）を取得しながら、適応アルゴリズムなどを用いてＤＣＯゲインＫＤＣＯを推定する。たとえば、第１デジタルチューニング値ＮＴＷ、第２デジタルチューニング値ＯＴＷおよび出力信号Ｆｏｕｔの周波数ｆｖの各時間変化データから、隣接２項間の漸化式の形式で、ＤＣＯゲインＫＤＣＯを算出する。ＤＣＯゲイン推定部２０は、推定したＤＣＯゲインＫＤＣＯをＤＣＯゲイン正規化部１９に設定する。
【００７９】
ＤＣＯゲイン正規化部１９は、ＤＣＯゲイン推定部２０から設定されるＤＣＯゲインＫＤＣＯと、ループフィルタ１８から入力される第１デジタルチューニング値ＮＴＷとの関数により、第２デジタルチューニング値ＯＴＷを求め、デジタル制御発振器１０およびＤＣＯゲイン推定部２０に出力する。たとえば、当該関数は上述した、第１デジタルチューニング値ＮＴＷに、基準周波数信号ＦｒｅｆをＤＣＯゲインＫＤＣＯで除算した値（Ｆｒｅｆ／ＫＤＣＯ）を乗算するものであってもよい。
【００８０】
以上説明したように変形例に係るバッググランド自己校正方式によれば、ＤＣＯゲインＫＤＣＯ推定のための特別な時間が必要なフォアグランド自己校正方式と異なり、ＡＤＰＬＬ回路１００の正常動作を停止させずにＤＣＯゲインＫＤＣＯを推定することができる。したがって、ＡＤＰＬＬ回路１００をより広範なアプリケーションに適用することができる。
【符号の説明】
【００８１】
Ｃ１  タンク容量、  Ｍ１  第１Ｐチャンネルトランジスタ、  Ｃ１  定電流源、  ＣＭ１  カレントミラー、  Ｌ１  第１インダクタ、  Ｍ２  第２Ｐチャンネルトランジスタ、  Ｌ２  第２インダクタ、  ＣＬ  ラージモード用容量アレイ、  ＣＭ  ミドルモード用容量アレイ、  ＣＳ  スモールモード用容量アレイ、  １０  デジタル制御発振器、  １１  リタイミングクロック生成部、  １２  アキュームレータ、  １３  時間／デジタル変換器、  １４  第１フリップフロップ回路、  １５  カウンタ、  １６  第２フリップフロップ回路、  １７  位相検出器、  １８  ループフィルタ、  １９  ＤＣＯゲイン正規化部、  ２０  ＤＣＯゲイン推定部、  ２１  モード切替部、  ３０  アンテナ、  ３１  ローノイズアンプ、  ３２  復調部、  ３３  局部発振器、  ３４  信号処理部、  １００  ＡＤＰＬＬ回路、  ２００  無線通信装置。
【産業上の利用可能性】
【００８２】
本発明は、無線通信装置などの分野に適用することができる。
【図１】
2011001652.tif 000003
【図２】
2011001652.tif 000004
【図３】
2011001652.tif 000005
【図４】
2011001652.tif 000006
【図５】
2011001652.tif 000007
【図６】
2011001652.tif 000008
【図７】
2011001652.tif 000009
【図８】
2011001652.tif 000010
【図９】
2011001652.tif 000011
【図１０】
2011001652.tif 000012
【国際調査報告】
2011001652.tif 000013
2011001652.tif 000014
2011001652.tif 000015
2011001652.tif 000016