(57)【要約】  表面実装や基板内蔵が可能な、小型で薄型の電磁バンドギャップ構造を提供する。本発明の一態様に係る電磁バンドギャップ構造は、絶縁性基板と、前記絶縁性基板上に規則的に配列した複数の導体小片と、隣り合う前記導体小片間を埋めるように形成された誘電体層と、前記誘電体層上に設けられた層間絶縁層と、前記層間絶縁層上に設けられ、前記導体小片の各々と前記層間絶縁層を貫通する導体で接続された導体プレーンとを備えるものである。
2010038478.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板と、
前記絶縁性基板上に規則的に配列した複数の導体小片と、
隣り合う前記導体小片間を埋めるように形成された誘電体層と、
前記誘電体層上に設けられた層間絶縁層と、
前記層間絶縁層上に設けられ、前記導体小片の各々と前記層間絶縁層を貫通する導体で接続された導体プレーンとを備える電磁バンドギャップ構造。
【請求項２】
前記複数の導体小片は、前記絶縁性基板上に形成された第１の導体小片と、前記第１の導体小片上に形成された第２導体小片とを含み、
前記誘電体層は、前記第１の導体小片と前記第２の導体小片との間に形成されていることを特徴とする、請求項１に記載の電磁バンドギャップ構造。
【請求項３】
前記第１の導体小片と前記第２の導体小片との間隔が１μｍ以下であることを特徴とする、請求項２に記載の電磁バンドギャップ構造。
【請求項４】
前記誘電体層は、同一面内にある隣り合う前記導体小片間及びその近傍にのみ堆積されていることを特徴とする、請求項１に記載の電磁バンドギャップ構造。
【請求項５】
前記絶縁性基板が、ガラス、アルミナ、サファイア、石英から選ばれた材料であることを特徴とする、請求項１〜４のいずれか１項に記載の電磁バンドギャップ構造。
【請求項６】
前記絶縁性基板は、前記誘電体層であり、
前記複数の導体小片は、前記絶縁性基板に埋め込まれていることを特徴とする、請求項１に記載の電磁バンドギャップ構造。
【請求項７】
前記導体小片が、前記絶縁性基板側からＴｉ、Ｔａ、Ｃｒ或いはこれらの窒化物から選ばれた少なくとも１以上の層から構成される中間層と、前記中間層の上層側にＰｔ、Ｐｄ、Ｒｕ、Ｉｒから選ばれた少なくとも１以上の層の積層構造であることを特徴とする、請求項１〜６のいずれか１項に記載の電磁バンドギャップ構造。
【請求項８】
前記誘電体層が、Ｍｇ、Ａｌ、Ｓｉ、Ｔｉ、Ｔａ、Ｈｆ、Ｚｒの酸化物の少なくとも１以上を主たる成分とすることを特徴とする、請求項１〜７のいずれか１項に記載の電磁バンドギャップ構造。
【請求項９】
前記誘電体層が、化学式ＡＢＯ３、或いはＡ２Ｂ２Ｏ７で表される複合酸化物のいずれかを基本構造とした材料を主たる成分とすることを特徴とする、請求項１〜７のいずれか１項に記載の電磁バンドギャップ構造。
【請求項１０】
請求項１〜９のいずれか１項に記載の電磁バンドギャップ構造と、
前記導体プレーンの一部に設けられた外部接続端子とを備えるフィルタ素子。
【請求項１１】
請求項１〜９のいずれか１項に記載の電磁バンドギャップ構造と、
前記導体プレーンの一部と接続された給電線とを備えるアンテナ素子。
【請求項１２】
プリント基板と、
前記プリント基板に埋め込まれた請求項１〜９のいずれか１項に記載の電磁バンドギャップ構造、請求項１０に記載のフィルタ素子及び請求項１１に記載のアンテナ素子の少なくともいずれか１つを備える素子内蔵基板。
【請求項１３】
請求項１２に記載の素子内蔵基板と、
前記素子内蔵基板上に実装された２以上の半導体装置とを備えるマルチチップモジュール。
【請求項１４】
請求項１〜９のいずれか１項に記載の電磁バンドギャップ構造と、
前記電磁バンドギャップ構造内に実装された１以上の半導体素子とを備える半導体装置。
【請求項１５】
請求項１４に記載の半導体装置と、
前記半導体装置に実装された２以上の半導体素子と、
前記半導体素子に設けられ、別のプリント配線基板と接続する端子とを備えるマルチチップモジュール。
【請求項１６】
絶縁性基板上に規則的に複数の導体小片を形成し、
隣り合う前記導体小片間を埋めるように誘電体層を形成し、
前記誘電体層上に層間絶縁層を形成し、
前記層間絶縁層上に、前記導体小片の各々と接続される導体プレーンを形成する電磁バンドギャップ構造の製造方法。
【請求項１７】
前記誘電体層を形成した後に、同一面内にある隣り合う前記導体小片間及びその近傍に以外の誘電体層を除去する請求項１６に記載の電磁バンドギャップ構造の製造方法。
【請求項１８】
前記誘電体層を形成する工程において、同一面内にある隣り合う導体小片間及びその近傍以外の部分をマスクして前記誘電体層を堆積させることを特徴とする請求項１６に記載の電磁バンドギャップ構造の製造方法。
【請求項１９】
前記複数の導体小片として、第１の導体小片と、前記第１の導体小片上に第２導体小片を形成し、
前記第１の導体小片と前記第２の導体小片との間に前記誘電体層を形成する請求項１６に記載の電磁バンドギャップ構造の製造方法。
【請求項２０】
前記誘電体層の厚さを１μｍ以下とすることを特徴とする、請求項１９に記載の電磁バンドギャップ構造の製造方法。
【請求項２１】
前記絶縁性基板は、前記誘電体層であり、
前記複数の導体小片を前記絶縁性基板に埋め込むことにより、隣り合う前記導体小片間に前記誘電体層を形成することを特徴とする、請求項１６に記載の電磁バンドギャップ構造の製造方法。
【請求項２２】
前記導体小片の形成工程では、
前記絶縁性基板側からＴｉ、Ｔａ、Ｃｒ或いはこれらの窒化物から選ばれた少なくとも１以上の層から構成される中間層を形成し、
前記中間層の上層側にＰｔ、Ｐｄ、Ｒｕ、Ｉｒから選ばれた少なくとも１以上の層を積層することを特徴とする、請求項１６〜１９のいずれか１項に記載の電磁バンドギャップ構造の製造方法。
【請求項２３】
前記誘電体層が、Ｍｇ、Ａｌ、Ｓｉ、Ｔａ、Ｈｆ、Ｚｒの酸化物及び窒化物の少なくとも１以上を主たる成分とすることを特徴とする、請求項１６〜２２のいずれか１項に記載の電磁バンドギャップ構造の製造方法。
【請求項２４】
前記誘電体層が、化学式ＡＢＯ３、或いはＡ２Ｂ２Ｏ７で表される複合酸化物のいずれかを基本構造とした材料を主たる成分とすることを特徴とする、請求項１６〜２２のいずれか１項に記載の電磁バンドギャップ構造の製造方法。
【請求項２５】
前記誘電体層は、スパッタ法、ＣＶＤ法、ゾルゲル法、エアロゾルデポジション法で堆積されることを特徴とする、請求項１６〜２４のいずれか１項に記載の電磁バンドギャップ構造の製造方法。
【請求項２６】
前記絶縁性基板が、ガラス、アルミナ、サファイア、石英から選ばれた材料であることを特徴とする、請求項１６〜２５のいずれか１項に記載の電磁バンドギャップ構造の製造方法。
【請求項２７】
前記複数の導体小片、誘電体層、層間絶縁層、導体プレーンの積層構造を形成した後に、前記絶縁性基板を薄化することを特徴とする、請求項１６〜２６のいずれか１項に記載の電磁バンドギャップ構造の製造方法。
【請求項２８】
前記絶縁性基板が、ガラス、アルミナ、サファイア、石英、シリコン、ＧａＡｓ、ステンレス、Ｃｕ、Ｎｉ、Ｗ、Ｍｏから選ばれた板状基材の表面に、ポリイミド樹脂を塗布した構造であり、
前記複数の導体小片、誘電体層、層間絶縁層、導体プレーンの積層構造を形成した後、前記板状基材を除去することを特徴とする請求項１６〜２５のいずれか１項に記載の電磁バンドギャップ構造の製造方法。
【請求項２９】
請求項１６〜２８のいずれか１項に記載の製造方法により、絶縁性基板上に電磁バンドギャップ構造を形成し、
前記絶縁性基板上に前記電磁バンドギャップ構造を有する構造体の全体の厚さが３００μｍ以下となるように、前記絶縁性基板を薄化或いは除去し、
前記薄化された前記構造体をプリント基板に埋め込む素子内蔵基板、マルチチップモジュール、或いは半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特定の周波数帯においてバンドギャップを有する電磁バンドギャップ（以下、ＥＢＧ）構造、フィルタ素子、アンテナ素子、素子内蔵基板、マルチチップモジュール、半導体装置、及びこれらの製造方法に関する。
【背景技術】
【０００２】
ＥＢＧ構造は、誘電体または導体が２次元的或いは３次元的に規則的に配列し、特定周波数帯の電磁波の伝播を抑制または大きく減衰させるようなバンドギャップとよばれる周波数領域を形成する構造である。近年、そのＥＢＧ構造の特徴を利用した、アンテナやノイズフィルタなどが提案されている。【０００３】
具体的なＥＢＧ構造として、特許文献１、特許文献２、特許文献３、特許文献４、非特許文献１には、導体プレーン上に、多角形平板状の導体小片と導体柱により構成される画鋲状の導体要素が周期的に配置され、各導体要素が導体プレーンへ接続された構造が開示されている。導体小片間のキャパシタンス（Ｃ）と導体要素と導体プレーンから構成されるインダクタンス（Ｌ）とが２次元的に配列した分布定数回路とみなせる。このようなＥＢＧ構造は、１／√ＬＣ近傍の周波数帯にバンドギャップを形成することが知られており、導体要素の形状や配列を適切に設計することにより、所望の周波数帯の電磁波の伝播を抑制する機能を発現させることができる。【０００４】
また、特許文献１、特許文献２、非特許文献１では、隣接する導体小片間のギャップをキャパシタンス要素とする構造だけではなく、導体小片を２層に配置してその２層の導体小片の重なりをキャパシタンス要素として利用した構造や、異なる導体小片の層間に高誘電率層を充填した構造が開示されている。これらのＥＢＧ構造は、金属シート上に誘電体シート、導体小片を積層して作製されている。【０００５】
このようなＥＢＧ構造を、携帯電話やデジタル家電、情報機器などへ適用分野を拡大するためには、高密度実装可能な小型化が必須となる。また、バンドギャップの周波数帯を広範囲に制御できることが望まれる。ＥＢＧ構造のバンドギャップが発現する周波数は上記の共振周波数で表されるので、キャパシタンスに着目すると、キャパシタンスが大きいほど低周波側で発現する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００２−５１０８８６号公報
【特許文献２】特表２００５−５３８６２９号公報
【特許文献３】米国特許第６，２６２，４９５Ｂ１号明細書
【特許文献４】米国特許第６，４８３，４８１Ｂ１号明細書
【非特許文献】
【０００７】
【非特許文献１】D. Sievenpiper et al., "IEEE Trans. Microwave Theory and Techniques", vol. 47, 1999, p.2059
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述のＥＢＧ構造は、シート積層を基本とするプリント基板プロセスや、それら積層材料で作製される場合、導体小片の大きさが数ｍｍ□、ＥＢＧ構造全体で数ｃｍ□のサイズが必要となる。【０００９】
キャパシタンス要素のキャパシタンスを増加させる、或いは単位面積当たりのキャパシタンスを増加させて小型化するためには、電極間隔を小さくすることや、電極間の誘電体として誘電率が高い材料を用いることが考えられる。しかし、単独で取り扱えるシートを積層する方法では、シートの厚さは数１０μｍ以上必要となる。【００１０】
さらに、高誘電率材料としては、金属酸化物では比誘電率が数１０以上の材料が知られているが、単独で取り扱えるシート状にして積層するためには、比誘電率が小さな樹脂に分散させた複合物としなければならず実効的な比誘電率はせいぜい２０〜３０である。例えば、平行平板電極を想定してもそこに生じるキャパシタンスは、これらの材料では１ｍｍ２あたりせいぜい数ｐＦである。【００１１】
このような高誘電率材料を樹脂と混合せずプリント基板へ直接形成する場合には、堆積と反応・焼成を同時に行うような薄膜形成プロセスが考えられる。しかし、堆積するプリント基板の導体や樹脂の耐熱性が低いためにプロセス温度はせいぜい２００℃程度に制限される。このため、欠陥が多く含まれ、比誘電率が小さく絶縁性が悪い状態しかえられない。【００１２】
本発明は、このような事情を背景としてなされたものであり、本発明の目的は、小型・薄型化が可能な特定の周波数帯においてバンドギャップを有するＥＢＧ構造、このＥＢＧ構造を用いたフィルタ素子、アンテナ素子、素子内蔵基板、半導体装置、マルチチップモジュール及びこれらの製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の一態様に係る電磁バンドギャップ構造は、絶縁性基板と、前記絶縁性基板上に規則的に配列した複数の導体小片と、隣り合う前記導体小片間を埋めるように形成された誘電体層と、前記誘電体層上に設けられた層間絶縁層と、前記層間絶縁層上に設けられ、前記導体小片の各々と前記層間絶縁層を貫通する導体で接続された導体プレーンとを備えるものである。【００１４】
本発明の他の態様に係る電磁バンドギャップ構造の製造方法は、絶縁性基板上に規則的に複数の導体小片を形成し、隣り合う前記導体小片間を埋めるように誘電体層を形成し、前記誘電体層上に層間絶縁層を形成し、前記層間絶縁層上に、前記導体小片の各々と接続される導体プレーンを形成する。
【発明の効果】
【００１５】
本発明によれば、小型・薄型化が可能な特定の周波数帯においてバンドギャップを有するＥＢＧ構造、このＥＢＧ構造を用いたフィルタ素子、アンテナ素子、素子内蔵基板、半導体装置、マルチチップモジュール及びこれらの製造方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】実施の形態１に係るＥＢＧ構造を示す斜視図である。
【図２】実施の形態１に係るＥＢＧ構造を示す断面図である。
【図３Ａ】実施の形態１に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図３Ｂ】実施の形態１に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図３Ｃ】実施の形態１に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図３Ｄ】実施の形態１に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図３Ｅ】実施の形態１に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図３Ｆ】実施の形態１に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図３Ｇ】実施の形態１に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図４】実施の形態１に係るＥＢＧ構造の他の例を示す断面図である。
【図５】実施の形態２に係るＥＢＧ構造を示す断面図である。
【図６Ａ】実施の形態２に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図６Ｂ】実施の形態２に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図６Ｃ】実施の形態２に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図６Ｄ】実施の形態２に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図６Ｅ】実施の形態２に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図６Ｆ】実施の形態２に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図７】実施の形態３に係るＥＢＧ構造を示す断面図である。
【図８Ａ】実施の形態３に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図８Ｂ】実施の形態３に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図８Ｃ】実施の形態３に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図８Ｄ】実施の形態３に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図８Ｅ】実施の形態３に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図８Ｆ】実施の形態３に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図８Ｇ】実施の形態３に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図８Ｈ】実施の形態３に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。
【図９】インダクタンス要素を明示的に付加したＥＢＧ構造の一例を示す斜視図である。
【図１０】本発明を適用したフィルタ部品の構造を示す断面図である。
【図１１】本発明を適用したフィルタ部品を内蔵した、素子内蔵基板の構成を示す模式図である。
【図１２Ａ】本発明を適用したフィルタ部品を内蔵した、素子内蔵基板の製造方法を説明するための製造工程断面図である。
【図１２Ｂ】本発明を適用したフィルタ部品を内蔵した、素子内蔵基板の製造方法を説明するための製造工程断面図である。
【図１２Ｃ】本発明を適用したフィルタ部品を内蔵した、素子内蔵基板の製造方法を説明するための製造工程断面図である。
【図１２Ｄ】本発明を適用したフィルタ部品を内蔵した、素子内蔵基板の製造方法を説明するための製造工程断面図である。
【図１２Ｅ】本発明を適用したフィルタ部品を内蔵した、素子内蔵基板の製造方法を説明するための製造工程断面図である。
【図１２Ｆ】本発明を適用したフィルタ部品を内蔵した、素子内蔵基板の製造方法を説明するための製造工程断面図である。
【図１２Ｇ】本発明を適用したフィルタ部品を内蔵した、素子内蔵基板の製造方法を説明するための製造工程断面図である。
【図１２Ｈ】本発明を適用したフィルタ部品を内蔵した、素子内蔵基板の製造方法を説明するための製造工程断面図である。
【図１３】本発明を適用したフィルタ部品が作りこまれたマルチチップモジュールの構成を示す断面図である。
【図１４】本発明を適用した基板内蔵用薄型フィルム状のフィルタ部品の構成を示す断面図である。
【図１５Ａ】本発明を適用した基板内蔵用薄型フィルム状のフィルタ部品の製造方法を説明するための製造工程断面図である。
【図１５Ｂ】本発明を適用した基板内蔵用薄型フィルム状のフィルタ部品の製造方法を説明するための製造工程断面図である。
【図１５Ｃ】本発明を適用した基板内蔵用薄型フィルム状のフィルタ部品の製造方法を説明するための製造工程断面図である。
【図１５Ｄ】本発明を適用した基板内蔵用薄型フィルム状のフィルタ部品の製造方法を説明するための製造工程断面図である。
【図１５Ｅ】本発明を適用した基板内蔵用薄型フィルム状のフィルタ部品の製造方法を説明するための製造工程断面図である。
【図１５Ｆ】本発明を適用した基板内蔵用薄型フィルム状のフィルタ部品の製造方法を説明するための製造工程断面図である。
【図１５Ｇ】本発明を適用した基板内蔵用薄型フィルム状のフィルタ部品の製造方法を説明するための製造工程断面図である。
【図１５Ｈ】本発明を適用した基板内蔵用薄型フィルム状のフィルタ部品の製造方法を説明するための製造工程断面図である。
【発明を実施するための形態】
【００１７】
実施の形態１．
本発明の実施の形態１に係る電磁バンドギャップ構造（ＥＢＧ構造）について、図面を参照して説明する。図１は本実施の形態に係るＥＢＧ構造を示す斜視図であり、図２はその断面図である。図１においては、内部構造がわかりやすいように、導体プレーン１５の一部と層間絶縁層１６を省略して描いている。
【００１８】
図１、２に示すように、本実施の形態に係る電磁バンドギャップ構造は、絶縁性基板１１、導体小片１２、誘電体層１３、接続導体１４、導体プレーン１５、層間絶縁膜１６、カバー膜１８を備えている。平坦で耐熱性のある絶縁性基板１１上には、２次元的に規則的に配列した複数の導体小片１２が形成されている。
【００１９】
導体小片１２としては、絶縁性基板１１側からＴｉ、Ｔａ、Ｃｒ或いはこれらの窒化物から選ばれた少なくとも１以上の層から構成される中間層と、中間層の上層側にＰｔ、Ｐｄ、Ｒｕ、Ｉｒから選ばれた少なくとも１以上の層の積層構造であるが好ましい。これは、後述する誘電体層１３の形成には高温、酸化雰囲気が必要となるため、誘電体層１３より下層の金属層、特に誘電体層１３と接する層としては、Ｐｔ等の高融点で耐酸化性を有する高融点導体層を用いることが望ましいからである。一方、高融点金属は、安定である反面、反応性に乏しく、特に下層側との密着性が不十分な場合がある。Ｔｉ等の反応性に優れた材料を中間層として用いることにより、その下層側の絶縁性基板１１との密着性を改善することができる。
【００２０】
複数の導体小片１２上には、当該導体小片１２を覆い、隣接する導体小片１２間の空間を埋めるように、誘電体層１３が形成されている。誘電体層１３は比誘電率が１０以上、より好ましくは１００以上の金属酸化物であることが望ましい。このように誘電体層１３として高誘電率材料を用いることにより、キャパシタンスを大きくすることができ、より小さい面積で所望の周波数域にバンドギャップを発現させることが可能である。或いは、同じ面積であっても、より低周波数域においてバンドギャップを発現させることができる。例えば、無線ＬＡＮのような数ＧＨｚ帯域にバンドギャップを発現させるためには、ｎＦに近いキャパシタンスが必要となるため、誘電体層１３として高誘電率材料を用いることが好ましい。さらに、誘電体層１３が金属酸化物の場合、誘電体層１３の上層の導体プレーン１５は高融点貴金属や高融点導電性酸化物であることがより望ましい。
【００２１】
誘電体層１３の上には、層間絶縁膜１６が形成されている。誘電体層１３は、他の層間絶縁膜１６よりも大きな比誘電率を有する。また、層間絶縁膜１６の上には、導体プレーン１５が形成されている。
【００２２】
誘電体層１３及び層間絶縁膜１６には、下層の導体小片１２の一部を露出させるビアが形成されている。接続導体１４は、当該ビアの中に形成されている。導体小片１２の各々は、接続導体１４を介して導体プレーン１５と接続されている。
【００２３】
隣接する導体小片１２間でキャパシタンス要素１７が形成される。また、導体小片１２、接続導体１４、導体プレーン１５の一部は、インダクタンス要素を形成している。バンドギャップが生じる周波数帯は、これらのキャパシタンス要素、インダクタンス要素によって制御することができる。
【００２４】
本発明によれば、誘電体層１３を薄化、高誘電率化できるため、導体プレーンと導体小片間のキャパシタンスを増加させることができ、より低周波数域へもバンドギャップを発現させることが可能となる。これにより、バンドギャップの帯域制御、設計が容易となる。
【００２５】
また、薄膜プロセスで全体構造を薄型化でき、かつ、単位面積あたりのキャパシタンスを増加できるために、同じ容量が必要な場合でも導体小片を小型化できることになるので、ＥＢＧ構造全体の小型・薄型化が実現でき、実装される機器の小型化・薄型化に寄与する。
【００２６】
ここで、図３Ａ〜３Ｇを参照して、本実施の形態に係る電磁バンドギャップ構造の製造方法について説明する。図３Ａ〜３Ｇは、本実施の形態に係る電磁バンドギャップ構造の製造方法を説明するための製造工程断面図である。図３Ａに示すように、まず、絶縁性基板１１として、例えばホウケイ酸ガラス基板を準備する。
【００２７】
そして、絶縁性基板１１上に、Ｔｉ（５０ｎｍ）、Ｐｔ（２００ｎｍ）の順に積層膜をスパッタ成膜した後に、導体小片１２の形状となるようにレジストを形成し、それ以外の部分をイオンミリングでエッチング除去を行う（図３Ｂ）。なお、導体小片の間隔は厚さより大きくなるように設計しておく。
【００２８】
レジストを除去した後に、全面に誘電体層１３として５００ｎｍ厚のチタン酸ストロンチウムを、堆積温度４５０℃、スパッタ雰囲気８０％Ａｒ＋２０％Ｏ２で、ＲＦスパッタ法により堆積させる（図３Ｃ）。発明者らの実験では、このような条件で比誘電率が２００のチタン酸ストロンチウム薄膜が得られる。チタン酸ストロンチウムは、導体小片１２となるＰｔ／Ｔｉ積層膜よりも厚く堆積させることと、導体小片１２の間隔をその厚さよりも大きく設計することで、導体小片１２間を問題なく充填することができる。
【００２９】
その後、誘電体層１３上に、層間絶縁膜１６として１５μｍ厚の感光性ポリイミド樹脂を塗布する。そして、層間絶縁膜１６に、接続導体１４を形成するためのビアをリソグラフィーで開口する（図３Ｄ）。続いて、ビアが形成された層間絶縁膜１６をマスクとして、フッ酸、硝酸、純水の混合液でチタン酸ストロンチウムからなる誘電体層１３をエッチングし、導体小片１２の一部を露出させる（図３Ｅ）。
【００３０】
次に、メッキ下地となるＣｕ（３００ｎｍ）／Ｔｉ（５０ｎｍ）積層膜を全面にスパッタ成膜する。その後、電界メッキでＣｕを表面の平端部で１５μｍの厚さになるように堆積させて、導体プレーン１５を形成する。これと同時に、層間絶縁膜１６、誘電体層１３に形成されたビアをＣｕメッキで充填し、導体小片１２と導体プレーン１５とを接続する接続導体１４を形成する（図３Ｆ）。最後に、外部接続パッドを残してカバー層１８を樹脂で形成する（図３Ｇ）。
【００３１】
本実施の形態では、導体小片１２のみ耐熱性のある金属を用いれば、比誘電率が高い金属酸化物をキャパシタンス要素として機能する導体小片１２間に直接充填することが可能となる。これにより、キャパシタンスを増加させて、導体小片１２の面積を小型化することが可能となる。
【００３２】
一方で、金属酸化物からなる誘電体層１３の形成以降の工程では、耐熱性の高い材料は必要ない。このため、低コストな樹脂や低抵抗な厚いメッキ配線などを用いて回路を形成することが可能となる。また、キャパシタンス要素を形成する導体小片１２を平坦な絶縁性基板１１上に最初に形成することになるので、高精度なリソグラフィー、エッチング加工が可能となり、設計との際も少なくＥＢＧの帯域制御が容易となる利点もある。
【００３３】
図４に、本実施の形態に係るＥＢＧ構造の他の例を示す。図４に示すように、誘電体層１３を導体小片１２間及びその近傍のみに形成してもよい。図４に示す例では、誘電体層１３と上層の層間絶縁膜１６とが接触する面積を小さくすることができるため、これらの密着性が悪い場合には、信頼性向上の観点から有利となる。
【００３４】
この誘電体層１３は、誘電体層１３の材料を成膜した後に、フォトリソグラフィー、エッチングにより不要部分を除去することで形成することができる。また、不要部分を覆うようにメタルマスクを密着させた状態で、誘電体層１３の成膜を行うことによっても、この誘電体層１３を形成することができる。この場合には、フォトリソグラフィーが不要となる工程が簡略化される。
【００３５】
実施の形態２．
本発明の実施の形態２に係るＥＢＧ構造について、図面を参照して説明する。図５は、本実施の形態に係るＥＢＧ構造を示す断面図である。図５に示すように、本実施の形態に係るＥＢＧ構造は、誘電絶縁体基板４１、導体小片４２、接続導体１４、導体プレーン１５、層間絶縁膜１６、カバー膜１８を備えている。導体小片間へ誘電体層を充填する方法として、実施形態１では導体小片形成後に充填したが、本実施の形態では誘電体層中に導体小片を埋め込むことで実現することが可能である。
【００３６】
図５に示すように、誘電絶縁体基板４１上には、２次元的に規則的に配列された導体小片４２が埋め込まれている。導体小片４２上には、層間絶縁膜１６が設けられている。層間絶縁膜１６の所定の箇所には、導体小片４２の一部を露出するビアが設けられている。層間絶縁膜１６のビア内には接続導体１４が設けられている。
【００３７】
層間絶縁膜１６上には、導体プレーン１５が形成されている。導体プレーン１５は、接続導体１４を介して下層の導体小片４２と接続されている。導体プレーン１５上には、カバー膜１８が形成されている。隣接する導体小片４２間でキャパシタンス要素４３が形成される。
【００３８】
ここで、図６Ａ〜６Ｆを参照して、本実施の形態に係るＥＢＧ構造の製造方法について説明する。図６Ａ〜６Ｆは、本実施の形態に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。図６Ａに示すように、はじめに、誘電絶縁体基板４１として、チタン酸ジルコン酸鉛セラミクスの板を準備する。
【００３９】
そして、誘電絶縁体基板４１上に導体小片４２の形状に開口するようなレジストパターンを形成する。そのレジストをマスクとして、マイクロブラスト法で開口部にキャビティを形成する。さらに、メッキ下地となるＣｕ（３００ｎｍ）／Ｔｉ（５０ｎｍ）積層膜を全面にスパッタ成膜する。その後、電解メッキでキャビティの深さ以上にＣｕを堆積させてキャビティを充填する（図６Ｂ）。そして、表面を化学機械的研磨（ＣＭＰ）して、誘電絶縁体基板４１に導体小片４２が埋め込まれた構造を形成する（図６Ｃ）。
【００４０】
導体小片４２が埋め込まれた誘電絶縁体基板４１の上には、層間絶縁膜１６として感光性ポリイミド樹脂を厚さ１０μｍ塗布する。そして、導体小片４２のコンタクト用のビアを、層間絶縁膜１６にリソグラフィーで形成する（図６Ｄ）。その後、ビアを充填した接続導体１４と上層の導体プレーン１５を、メッキ下地となるＣｕ（３００ｎｍ）／Ｔｉ（５０ｎｍ）積層膜を全面にスパッタ成膜した後に、電解メッキでＣｕを表面の平坦部で１５μｍの厚さになるように堆積させて形成する（図６Ｅ）。最後に、外部接続パッドを残してカバー層を樹脂で形成する（図６Ｆ）。
【００４１】
本実施の形態では、バルクの高誘電率材料を用いるため、薄膜の誘電体層１３よりもさらに高温で十分焼成することができる。これにより、比誘電率が大きく、絶縁性がよい誘電体で導体小片４２間を充填することが可能となる。例えば、チタン酸ジルコン酸鉛セラミクスでは、比誘電率は１０００以上であり、樹脂と比較すると、数１００倍以上にキャパシタンスを増加させることができる。
【００４２】
実施の形態３．
本発明の実施の形態３に係るＥＢＧ構造について、図７を参照して説明する。図７は、本実施の形態に係るＥＢＧ構造を示す断面図である。図７に示すように、本実施の形態では、導体小片を２層に配置し、上下に重なり合った導体小片間でキャパシタンス要素を形成する。
【００４３】
図７に示すように、本実施の形態に係るＥＢＧ構造は、絶縁性基板１１、第１の導体小片６１、第２の導体小片６２、接続導体６３、誘電体層６４、導体プレーン１５、層間絶縁膜１６、カバー膜１８を備える。絶縁性基板１１上には、２次元的に規則的に配列された複数の第１の導体小片６１が形成されている。第１の導体小片６１上には、誘電体層６４が形成されている。
【００４４】
誘電体層６４の上には、２次元的に規則的に配列された第２の導体小片６２が形成されている。第２の導体小片６２は、第１の導体小片６１の一部と誘電体層６４を介して重なり合うように配置される。
【００４５】
第１、第２の導体小片６１、６２は、絶縁性基板１１側からＴｉ、Ｔａ、Ｃｒ或いはこれらの窒化物から選ばれた少なくとも１以上の層から構成される中間層と、前記中間層の上層側にＰｔ、Ｐｄ、Ｒｕ、Ｉｒから選ばれた少なくとも１以上の層の積層構造であることが好ましい。
【００４６】
第２の導体小片６２上には、層間絶縁膜１６が形成されている。誘電体層６４は、他の層間絶縁膜１６よりも大きな比誘電率を有する。層間絶縁膜１６及び誘電体層６４には、第１の導体小片６１の一部を露出するビアが形成されている。また、層間絶縁膜１６には、第２の導体小片６２の一部を露出するビアが形成されている。第１の導体小片６１を露出するビアは、第２の導体小片６２間に形成される。これらのビア内には接続導体６３が形成されている。層間絶縁膜１６上には、導体プレーン１５が形成されている。
【００４７】
複数の第１の導体小片６１の各々は、層間絶縁膜１６及び誘電体層６４に形成されたビア内の接続導体６３を介して導体プレーン１５に接続されている。また、複数の第２の導体小片６２の各々は、層間絶縁膜１６に形成されたビア内の接続導体６３を介して導体プレーン１５に接続されている。導体プレーン１５上には、カバー膜１８が形成されている。
【００４８】
ここで、図８Ａ〜８Ｈを参照して、本実施の形態に係るＥＢＧ構造の製造方法について説明する。図８Ａ〜８Ｈは本実施の形態に係るＥＢＧ構造の製造方法を説明するための製造工程断面図である。図８Ａに示すように、まず、絶縁性基板１１として、ホウケイ酸ガラス基板を準備する。絶縁性基板１１上に、中間層としてＴｉ（５０ｎｍ）、その上層の高融点導体層としてＰｔ（２００ｎｍ）の順に積層膜をスパッタ成膜する。その後、第１の導体小片６１の形状となるようにレジストを形成し、それ以外の部分をイオンミリングでエッチング除去して、第１の導体小片６１を形成する（図８Ｂ）。そして、レジストを除去した後に、全面に誘電体層６４として、１００ｎｍ厚のチタン酸バリウム・ストロンチウムを、堆積温度は６００℃、スパッタ雰囲気は８０％Ａｒ＋２０％Ｏ２で、ＲＦスパッタ法で堆積させる（図８Ｃ）。
【００４９】
さらに、誘電体層６４上に、中間層としてＴｉＮ（５０ｎｍ）、その上層の高融点導体層としてＰｔ（２００ｎｍ）を順にスパッタ法で積層し、リソグラフィー、ウェットエッチングにより、第２の導体小片６２を形成する（図８Ｄ）。そして、第２の導体小片６２上に、層間絶縁膜１６として、１５μｍ厚の感光性ポリイミド樹脂を塗布する。その後、層間絶縁膜１６に接続導体１４を形成するためのビアをリソグラフィーで開口する（図８Ｅ）。ビアは、層間絶縁膜１６の第１の導体小片６１、第２の導体小片６２に対応する位置に形成される。これにより、第２の導体小片６２の一部を露出させる。
【００５０】
続いて、ビアを形成した層間絶縁膜１６をマスクとして、フッ酸、硝酸、純水の混合液で誘電体層６４であるチタン酸バリウム・ストロンチウムをエッチングし、第１の導体小片６１の一部も露出させる（図８Ｆ）。
【００５１】
次に、メッキ下地となるＣｕ（３００ｎｍ）／Ｔｉ（５０ｎｍ）積層膜を全面にスパッタ成膜した後に、電解メッキでＣｕを表面の平坦部で１５μｍの厚さになるように堆積させて、導体プレーン１５を形成する（図８Ｇ）。これと同時に、層間絶縁膜１６、誘電体層６４に形成されたビアをＣｕメッキで充填して、第１の導体小片６１と導体プレーン１５、第２の導体小片６２と導体プレーン１５をそれぞれ接続する接続導体１４を形成する。最後に、外部接続パッドを残してカバー膜１８を樹脂で形成する（図８Ｈ）。
【００５２】
本実施の形態では、第１の導体小片６１、第２の導体小片６２が、キャパシタンス要素６５として機能する。このため、実施の形態１、２と比較すると、キャパシタンス要素の電極面積を大きくすることができ、キャパシタンスを増加させるのに有利な構造である。
【００５３】
また、本実施の形態では、第１の導体小片６１間を完全に誘電体層６４で充填する必要はないため、誘電体層６４の膜厚を薄くすることができる。第１の導体小片６１と第２の導体小片６２との間隔が１μｍ以下であることが好ましい。このように、第１の導体小片６１と第２の導体小片６２との間隔を小さくすることでキャパシタンスを一層増加させることができ、第１の導体小片６１と第２の導体小片６２の面積をさらに小型化することが可能となる。
【００５４】
本実施の形態のように、異なる層に配置された導体小片間が主要なキャパシタンス要素となる場合でも、高誘電率材料を１μｍ以下の厚さで導体小片上へ堆積できることになる。このため、従来のシート積層法よりも導体小片間隔を１桁以上薄くすることができ容量を増加させることが可能となる。例えば、比誘電率１２０、膜厚１μｍのチタン酸ストロンチウムを誘電体層として用いると、プリント基板材料の約１０００倍となる１ｍｍ２あたり約１ｎＦのキャパシタンスが得られる。
【００５５】
なお、本実施の形態においては、第１の導体小片６１、第２の導体小片６２の２層の導体小片としたが、３層以上の構造とすることも可能である。この場合、導体小片、金属酸化物、導体小片を積層する工程を導体小片が３層以上となるように繰り返すことにより、製造することが可能である。
【００５６】
上述の実施の形態において、誘電体層１３、誘電絶縁体基板４１、誘電体層６４を形成する高誘電率材料としては、チタン酸ジルコン酸鉛、チタン酸ストロンチウム、チタン酸バリウムなど化学式ＡＢ３（Ａ、Ｂは金属元素）で表されるペロブスカイト型酸化物、化学式Ａ２Ｂ２Ｏ７（Ａ、Ｂは金属元素）で表されるパイクロア型酸化物、ＳｒＢｉ２Ｔａ２Ｏ９などのＢｉ層状強誘電体、或いはこれらが構成成分として含まれた複合酸化物を用いることができる。これらの材料は、バルクセラミクスでは数１００から１０００以上、薄膜状態でも数１０から数１００の高誘電率が得られる。
【００５７】
また、高誘電率材料として、Ｍｇ、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ、Ｚｒの酸化物を用いることも可能である。これらの材料は、樹脂より比誘電率が大きく、キャパシタンス増加や単位面積当たりのキャパシタンスを増加させることに有利である。これらの酸化物は、良好な絶縁性を得るために、高温、酸素雰囲気で形成されることが望ましい。
【００５８】
なお、これらの酸化物は、スパッタ法以外でも、ＣＶＤ法やゾルゲル法、エアロゾルデポジション法で形成することも可能である。これらの方法でも、３００℃以上の高温、酸素雰囲気での成膜や熱処理により良質な絶縁膜が得られる。
【００５９】
このように誘電体層１３、誘電体層６４の薄膜形成を高温、酸素雰囲気で実現するためには、適切な高融点導体層が必要となる。本実施例では、高融点導体層として、Ｐｔを用いている。これは、誘電体層１３等の形成に必要な３００〜６００℃の温度範囲において安定で、酸素雰囲気においても低誘電率な酸化物層を形成しないからである。同様な理由から、Ｐｔ以外でもＰｄ、Ｒｕ、Ｉｒなどを用いてもよい。
【００６０】
なお、Ｐｄ、Ｒｕ、Ｉｒは、酸素雰囲気において酸化物が形成される場合があるが、これらの酸化物は導電体であり、キャパシタンス要素の実効的なキャパシタンスを低下させることがない。また、高融点導体層として、あらかじめＲｕＯ２やＩｒＯ２などの導電性酸化物を用いてもよい。基板はガラス以外に、サファイア、石英、アルミナなどの安定な絶縁体を用いることも可能である。
【００６１】
上記の実施の形態において、バンドギャップ周波数帯の制御には、キャパシタンスだけではなく、インダクタンスを増加させる手段を併用してもよい。図９は、インダクタンス要素を明示的に付加したＥＢＧ構造の一例を示す斜視図である。ここでは、実施の形態１に係るＥＢＧ構造において、導体プレーン１５にインダクタンス要素を明示的に付加した構成を示している。
【００６２】
図９に示すように、導体プレーン１５の接続導体１４近傍には、開口部１９が形成されている。開口部１９内には、直線状インダクタであるインダクタンス要素８１が形成されている。インダクタンス要素８１は、導体プレーン１５及び接続導体１４と接続されている。すなわち、導体小片１２、接続導体１４、インダクタンス要素８１、導体プレーン１５は、すべて接続されている。所望のインダクタンスを得るために、直線状インダクタだけではなく、スパイラルインダクタでも同様の効果が得られる。
【００６３】
なお、このインダクタンス要素８１は、表面の凹凸の原因となり、その上層に配線層より膜厚が小さくて良好の絶縁性を示す誘電体層の形成は困難になる。しかしながら、本発明では誘電体層１３を形成した後にインダクタンス要素８１を形成するので、誘電体層１３の形成に影響はない。
【００６４】
以上説明したように、本発明を用いることにより、従来プリント基板上に数ｃｍ□の領域に形成されていたＥＢＧ構造を大幅に小型化することが可能である。典型的には１ｃｍ□以下で実現可能となる。
【００６５】
そのために、ディスクリート部品として、電子機器の所望の位置に実装することが容易になる。例えば、本発明に係るＥＢＧ構造を、特許文献１〜４記載と同様にパッチアンテナの反射板として用いることができる。アンテナ素子においては、ＥＢＧ構造と、当該ＥＢＧ構造の導体プレーンの一部に接続されて給電線が設けられる。アンテナの使用周波数帯がＥＢＧ構造のバンドギャップ帯域内に収まるように設計することで、表面波がＥＢＧ構造中を伝播できなくなるために裏面反射が抑制され、アンテナ特性の劣化を防止することが可能となる。
【００６６】
さらに、本発明に係るＥＢＧ構造を用いてフィルタ部品を構成することも可能である。以下、本発明に係るＥＢＧ構造を用いたフィルタ部品の構成について、図１０を参照して説明する。図１０は、本実施の形態に係るチップ部品化したコモンモードフィルタの構成を示す断面図である。なお、図１０においては、外部接続端子を含めたコモンモードフィルタの一部のみを示している。
【００６７】
図１０に示すように、本実施の形態に係るコモンモードフィルタは、絶縁性基板１１、導体小片１２、誘電体層１３、接続導体１４、導体プレーン１５、層間絶縁膜１６、カバー膜１８、外部接続端子９１、９２を備える。本実施の形態では、実施の形態１と同様に、絶縁性基板１１上に、複数の導体小片１２が２次元的に規則的に配列されている。また、導体小片１２上には、誘電体層１３、導体プレーン１５、層間絶縁膜１６、カバー膜１８がこの順に積層されている。導体プレーン１５と導体小片１２とは、誘電体層１３、層間絶縁膜１６に形成されたビア内に形成された接続導体１４により接続されている。
【００６８】
カバー膜１８は、導体プレーン１５の一部が露出するように開口されている。導体プレーン１５の露出部が、外部接続端子９１、９２となる。外部接続端子９１、９２には、接続方法に応じて、Ａｕメッキ等の表面処置を施すことが望ましい。これにより、接続信頼性を向上させることができる。また、カバー膜１８は、導体プレーン１５を保護すると同時に、ハンダ接続の際のハンダの流出を抑制する。このようにＥＢＧ構造を有するコモンモードフィルタを小型チップ部品化することで、表面実装が可能となる。
【００６９】
さらに、コモンモードフィルタは、表面実装だけではなく、プリント基板内部に実装することも可能である。図１１は、本発明を適用したフィルタ部品を内蔵した、素子内蔵基板の構成を示す模式図である。図１１に示す素子内蔵基板は、ノイズ発生源となるデバイス１０１、ノイズの影響を受けやすいデバイス１０２、コモンモードフィルタ部品１０３、プリント配線基板１０４、第１のグラウンドプレーン１０５、第２のグラウンドプレーン１０６を有する。ここでは、コモンモードフィルタ部品１０３には、実施の形態１において説明したＥＢＧ構造が形成されているものとする。
【００７０】
プリント配線基板１０４内には、コモンモードフィルタ部品１０３が埋め込まれている。また、プリント配線基板１０４には、第１のグラウンドプレーン１０５、第２のグラウンドプレーン１０６がそれぞれ配設されている。第１のグラウンドプレーン１０５、第２のグラウンドプレーン１０６は、分離されている。コモンモードフィルタ部品１０３の導体プレーン１５は、分離された異なる第１のグラウンドプレーン１０５、第２のグラウンドプレーン１０６に接続されている。
【００７１】
プリント配線基板１０４上には、ノイズ発生源となるデバイス１０１、ノイズの影響を受けやすいデバイス１０２が実装されている。ノイズ発生源となるデバイス１０１は第１のグラウンドプレーン１０５に接続され、ノイズの影響を受けやすいデバイス１０２は第２のグラウンドプレーン１０６に接続されている。
【００７２】
このような、コモンモードフィルタ部品１０３を内蔵するプロセスは、ＬＳＩやチップ部品を内蔵する工程と同様に行うことが可能である。コモンモードフィルタ部品１０３を表面実装ではなく基板内蔵とすることで、表面には別のデバイスを実装することが可能となる。また、本発明により、プリント基板の配線で形成するよりも小型化が可能である。
【００７３】
図１２Ａ〜１２Ｈは、本発明を適用したフィルタ部品を内蔵した、素子内蔵基板の製造方法を説明するための製造工程断面図である。図２Ａ〜図２Ｇと同様に、絶縁性基板１１上にＥＢＧ構造を形成する図１２Ａ〜図１２Ｇ。ＥＢＧ構造は、リジッド基板である絶縁性基板１１上にビルドアップされた部分である。その後、絶縁性基板１１を裏面から研削、或いはエッチングして、除去部１１１を除去し薄化する（図１２Ｈ）。
【００７４】
ＥＢＧ構造の全体の厚さを３００μｍ以下にすると、部品内蔵基板製作工程で、小型チップ部品と同層に実装することが可能となる。これにより、特別な工程を負荷することなくプリント配線基板１０４にフィルタ部品を内蔵できる。絶縁性基板１１の薄化は、内蔵工程に応じてさらに薄化しても構わない。
【００７５】
図１３は、平坦で耐熱性ある絶縁体基板自体をインターポーザとして、ＥＢＧ構造が組み込まれたマルチチップモジュール、システム・イン・パッケージを構成した模式図である。なお、図１３においては、チップ間配線や電源配線などを省略している。
【００７６】
図１３に示すように、ノイズ発生源となるデバイス１２１、ノイズの影響を受けやすいデバイス１２２、ＥＢＧ構造１２３、グラウンド配線１２４、絶縁性基板１２５、信号配線１２６、プリント配線基板１２８、誘電体層１２９を備えている。絶縁性基板１２５上には、ＥＢＧ構造１２３が作りこまれている。具体的には、上述したように、絶縁性基板１２５上に導体小片１２が２次元的に規則的に配列されている。導体小片１２上には、誘電体層１２９、層間絶縁膜１６、導体プレーン１５が順次積層されている。導体小片１２と、導体プレーン１５とは、接続導体１４により接続されている。導体プレーン１５上には、カバー膜１８が形成されている。
【００７７】
ＥＢＧ構造１２３の導体プレーン１５には、接続導体１４、導体小片１２の一部を介して、グラウンド配線１２４が接続されている。カバー膜１８には、ノイズ発生源となるデバイス１２１、ノイズの影響を受けやすいデバイス１２２をそれぞれ実装するための接続部１３０が形成されている。デバイス１２１、デバイス１２２は、接続部１３０上に実装されている。図１３では、デバイス１２１、１２２の一方の接続部は、信号配線１２６に接続され、他方は導体プレーン１５に接続されている。また、絶縁性基板１２５の下側には、裏面カバー膜１２７が形成されている。
【００７８】
裏面カバー膜１２７の下部には、プリント配線基板１２８と接続するための端子が形成されている。これらは、プリント配線基板１２８上に実装されており、スタック型のマルチチップモジュールを構成している。このようなＥＢＧ構造１２３を組み込んだマルチチップモジュールでは、本発明を適用することでＥＢＧ構造が小型化できるので、パッケージ内のノイズ発生源となるデバイス１２１に近接してフィルタ部品を配置することができる。
【００７９】
図１４は、本発明を適用した、基板内蔵に有利となるよう一層の薄型化を実現し、フレキシブル基板への内蔵に適したフィルム状部品としたフィルタ部品の構成を示す断面図である。図１４では、ＥＢＧ構造は高耐熱ポリイミド樹脂１３１上に形成される。
【００８０】
図１５Ａ〜１５Ｈは、本発明を適用した基板内蔵用薄型フィルム状のフィルタ部品の製造方法を説明するための製造工程断面図である。平坦で耐熱性のある絶縁性基板１１上に、耐熱性ポリイミド樹脂を塗布した後に（図１５Ａ）、導体小片１２、誘電体層１３、導体プレーン１５などを順次積層する（図１５Ｂ〜１５Ｇ）。最後に、リジッド基板である絶縁性基板１１を全て研削、或いはエッチングで除去することで、底面も樹脂でカバーされたフィルム状部品が得られる（図１５Ｈ）。
【００８１】
以上説明したように、本発明によれば、平坦で耐熱性ある絶縁体基板上や導体小片上へ高誘電率材料を直接３００℃以上の高温で、スパッタ法などの薄膜形成手法を利用して直接堆積させることができる。或いは、高誘電率材料自体に導体小片を埋め込むことができる。従って、樹脂と混合して実効誘電率を低下させる必要がなく、導体小片間を実効誘電率が高い材料で充填することが可能となる。このため、導体小片の間の単位面積当たりのキャパシタンスを増加でき、導体小片を小型化することや、バンドギャップを低周波化することが可能となる。また、薄膜プロセスで全体構造を薄型化でき、かつ、単位面積あたりのキャパシタンスを増加できるために、同じ容量が必要な場合でも導体小片を小型化できる。
【００８２】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【００８３】
この出願は、２００８年１０月２日に出願された日本出願特願２００８―２５６９７０を基礎とする優先権を主張し、その開示のすべてをここに取り込む。
【産業上の利用可能性】
【００８４】
本発明は、特定の周波数帯においてバンドギャップを有する電磁バンドギャップ構造、及びこれを用いた素子、基板、モジュール、半導体装置、これらの製造方法に適用可能である。
【符号の説明】
【００８５】
１１、１２５  絶縁性基板
１２、４２  導体小片
１３、６４、１２９  誘電体層
１４、６３  接続導体
１５  導体プレーン
１６  層間絶縁膜
１７  キャパシタンス要素
１８  カバー膜
１９  開口部
４１  誘電絶縁体基板
４３、６５  キャパシタンス要素
５１  キャビティ
６１  第１の導体小片
６２  第２の導体小片
８１  インダクタンス要素
９１、９２  外部接続端子
１０１、１２１  ノイズ発生源となるデバイス
１０２、１２２  ノイズの影響を受けやすいデバイス
１０３  コモンモードフィルタ部品
１０４、１２８  プリント配線基板
１０５  第１のグラウンドプレーン
１０６  第２のグラウンドプレーン
１１１  除去部分
１２３  ＥＢＧ構造
１２４  グラウンド配線
１２６  信号配線
１２７  裏面カバー膜
１３０  接続部
１３１  高耐熱ポリイミド樹脂
【図１】
2010038478.tif 000003
【図２】
2010038478.tif 000004
【図３Ａ】
2010038478.tif 000005
【図３Ｂ】
2010038478.tif 000006
【図３Ｃ】
2010038478.tif 000007
【図３Ｄ】
2010038478.tif 000008
【図３Ｅ】
2010038478.tif 000009
【図３Ｆ】
2010038478.tif 000010
【図３Ｇ】
2010038478.tif 000011
【図４】
2010038478.tif 000012
【図５】
2010038478.tif 000013
【図６Ａ】
2010038478.tif 000014
【図６Ｂ】
2010038478.tif 000015
【図６Ｃ】
2010038478.tif 000016
【図６Ｄ】
2010038478.tif 000017
【図６Ｅ】
2010038478.tif 000018
【図６Ｆ】
2010038478.tif 000019
【図７】
2010038478.tif 000020
【図８Ａ】
2010038478.tif 000021
【図８Ｂ】
2010038478.tif 000022
【図８Ｃ】
2010038478.tif 000023
【図８Ｄ】
2010038478.tif 000024
【図８Ｅ】
2010038478.tif 000025
【図８Ｆ】
2010038478.tif 000026
【図８Ｇ】
2010038478.tif 000027
【図８Ｈ】
2010038478.tif 000028
【図９】
2010038478.tif 000029
【図１０】
2010038478.tif 000030
【図１１】
2010038478.tif 000031
【図１２Ａ】
2010038478.tif 000032
【図１２Ｂ】
2010038478.tif 000033
【図１２Ｃ】
2010038478.tif 000034
【図１２Ｄ】
2010038478.tif 000035
【図１２Ｅ】
2010038478.tif 000036
【図１２Ｆ】
2010038478.tif 000037
【図１２Ｇ】
2010038478.tif 000038
【図１２Ｈ】
2010038478.tif 000039
【図１３】
2010038478.tif 000040
【図１４】
2010038478.tif 000041
【図１５Ａ】
2010038478.tif 000042
【図１５Ｂ】
2010038478.tif 000043
【図１５Ｃ】
2010038478.tif 000044
【図１５Ｄ】
2010038478.tif 000045
【図１５Ｅ】
2010038478.tif 000046
【図１５Ｆ】
2010038478.tif 000047
【図１５Ｇ】
2010038478.tif 000048
【図１５Ｈ】
2010038478.tif 000049
【国際調査報告】
2010038478.tif 000050
2010038478.tif 000051
2010038478.tif 000052
2010038478.tif 000053
2010038478.tif 000054
2010038478.tif 000055