【事件の表示】
　特願２０１６−５２７０１０「トレンチゲートを有する電界効果デバイスのための強化されたゲート誘電体」拒絶査定不服審判事件〔平成２７年　４月　９日国際公開，ＷＯ２０１５／０５０６１５，平成２８年　９月１５日国内公表，特表２０１６−５２８７２９〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，２０１４年（平成２６年）７月１４日（パリ条約による優先権主張外国庁受理２０１３年７月１７日，アメリカ合衆国）を国際出願日とする出願であって，以降の手続は次のとおりである。
　平成２８年　６月１３日：手続補正書
　平成２９年　４月２０日：手続補正書
　平成２９年　５月２５日：拒絶理由通知（起案日）
　平成２９年　８月３０日：意見書，手続補正書 
　平成２９年１１月２１日：拒絶査定（起案日） 
　平成３０年　３月２７日：審判請求，手続補正書 
　平成３０年　７月２５日：上申書
　平成３０年１１月　１日：上申書
　平成３０年１２月２１日：拒絶理由通知（起案日） 
　平成３１年　３月２５日：意見書，手続補正書
　令和　元年　５月　７日：最後の拒絶理由通知（起案日）
　令和　元年　９月　５日：意見書，手続補正書
第２　本願発明
　令和元年９月５日付けの手続補正書により補正された特許請求の範囲の請求項９には，以下の事項が記載されている。　
「【請求項９】
　電界効果デバイスであって，
　上面とトレンチを有する本体であって，該トレンチは前記上面から前記本体中に延びており，該トレンチは底部と複数の側壁を有している，本体と，
　１回の堆積プロセスで前記複数の側壁に実質的に沿って第１の膜厚まで，かつ前記トレンチの前記底部に沿って第２の膜厚まで堆積されている堆積誘電体層であって，前記堆積誘電体層は，前記トレンチの前記底部上の前記堆積誘電体層の前記第２の膜厚が，前記トレンチの前記複数の側壁上の前記堆積誘電体層の前記第１の膜厚よりも実質的に厚くなるように，前記第２の厚さが前記第１の膜厚の厚さよりも約２５％から約１００％厚くなるように設けられている，堆積誘電体層と，
　前記堆積誘電体層上方に形成されたゲートコンタクトであって，前記堆積誘電体層および前記ゲートコンタクトは前記電界効果デバイスのゲートアセンブリを形成する，ゲートコンタクトと，を備え，
　前記本体は炭化ケイ素を含む，電界効果デバイス。」
（以下「本願発明」という。） 
第３　拒絶の理由
　当審の拒絶の理由である，令和元年５月７日付け拒絶理由通知の理由は，概略，次のとおりのものである。
１　この出願の，特許請求の範囲の請求項９に係る発明は，「電界効果デバイス」という「物」の発明であるが，当該請求項９の「１回の蒸着プロセスで前記複数の側壁に実質的に沿って第１の膜厚まで，かつ前記トレンチの前記底部に沿って第２の膜厚まで堆積」との記載は，製造に関して技術的な特徴や条件が付された記載がある場合に該当するため，当該請求項９にはその「物」の製造方法が記載されているといえる。
　ここで，物の発明に係る特許請求の範囲にその物の製造方法が記載されている場合において，当該特許請求の範囲の記載が特許法第３６条第６項第２号にいう「発明が明確であること」という要件に適合するといえるのは，出願時において当該物をその構造又は特性により直接特定することが不可能であるか，又はおよそ実際的でないという事情（以下「不可能・非実際的事情」という）が存在するときに限られると解するのが相当である（最高裁第二小法廷平成２７年６月５日　平成２４年（受）第１２０４号，平成２４年（受）第２６５８号）ところ，本願明細書等には不可能・非実際的事情について何ら記載がない。
　そして，請求項９における，前記「１回の蒸着プロセスで前記複数の側壁に実質的に沿って第１の膜厚まで，かつ前記トレンチの前記底部に沿って第２の膜厚まで堆積」が，どのような構造もしくは特性を特定しようとするのか理解することができないので，特許請求の範囲の請求項９の記載を含むこの出願は，特許を受けようとする発明が明確であることを求める，特許法第３６条第６項第２号に規定する要件を満たしていない。 
２　本願発明は，本願の優先権主張の日前に日本国内又は外国において，頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献１に記載された発明及び引用文献１ないし引用文献５に記載された事項に基づいて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
引用文献１：特開２００７−０８０９７１号公報 
引用文献２：特開２０００−３１２００３号公報 
引用文献３：特開２０１３−１２５７６３号公報 
引用文献４：特開平０９−０７４１９１号公報 
引用文献５：特開平０４−０４５５３３号公報 
　
第４　本願の発明の詳細な説明の記載
１　本願の発明の詳細な説明には，以下の事項が記載されている。
「【０００１】
［政府支援］
　本発明は，米国陸軍によって与えられた契約第Ｗ９１１ＮＦ−１０−２−００３８号の下に，政府提供資金を受けてなされたものである。米国政府は本発明に対して権利を有する。
［技術分野］
　
本開示は，電界効果デバイスのゲート誘電体の性能向上に関する
［背景］
　半導体デバイス，特に高出力用途において高電圧を阻止し大電流を流すように設計されている半導体デバイスは，分子レベルで強力な電気力や電磁界に晒される。さらに，これらのデバイスは，製造中や動作中に高温に晒される場合もある。これらの電気力や電磁界，及び温度は，デバイス内部の様々な層や領域の分子構造だけでなく，これらの様々な層や領域の間にある界面にも損傷を与える可能性がある。このような損傷はデバイス故障をもたらし，次第に性能を低下させていく。誘電体層によってデバイスの本体から分離している金属化されたゲートを用いた電界効果デバイスの場合，誘電体層及び誘電体層と本体との間の界面は特に損傷を受けやすい。したがって，高電圧及び高電流用途において発生する電気力や電磁界に対して，及び，製造時や動作時に伴う損傷を与えるおそれのある温度に対して影響を受けにくい電界効果デバイスのゲート誘電体が必要とされている。
［概要］
　
本開示は，トレンチ内に形成されたゲートアセンブリを有する炭化ケイ素（ＳｉＣ）電界効果デバイスに関する
ゲートアセンブリは，トレンチの内面に沿って堆積されている，誘電体層であるゲート誘電体と，ゲート誘電体上方に形成されたゲートコンタクトとを有している。トレンチは，上面から本デバイスの本体内へと延びており，底部を有し，かつ，本体の上面からトレンチの底部へと延びている側壁を有している。トレンチの底部上にある誘電体層の膜厚は，トレンチの側壁上にある誘電体層の膜厚よりも厚いか，またはほぼ等しい。底面上の誘電体層の膜厚は，側壁上の膜厚よりも２５％，５０％，１００％またはそれ以上厚くてもよい
「【０００３】
　電界効果デバイスを製造する例示的なプロセスは，本体を有する電界効果デバイスの前段階のものを供給し，エッチングプロセスまたは機械的切削プロセスを用いて，トレンチを本体の上面に形成する。次に，
ゲート誘電体用の誘電体層を，熱成長とは対照的に，化学気相成長（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）や蒸着プロセス等の堆積プロセスを用いて堆積させる
「【００１８】
　トレンチ２０内には，電界効果デバイス１０のゲートアセンブリが形成されており，ゲートアセンブリは，特徴的に形成されている誘電体層２４とゲートコンタクト２６とを有している。
誘電体層２４は，トレンチ２０の側壁と底部に沿って概ね連続して形成されている
誘電体層２４は酸化物，例えば二酸化ケイ素（ＳｉＯ２），酸化アルミニウム（ＡｌＯ２），酸化マグネシウム（ＭｇＯ）であってもよい。あるいは，誘電体層２４は，誘電酸化物または誘電窒化物，またはその両方，及び，混合された合金の同様の誘電体からなる複数の層で形成されていてもよい
【００１９】
　
ゲートアセンブリがトレンチ内に形成されている他のＳｉＣ系電界効果デバイスとは違い，トレンチ２０の底部上にある誘電体層２４の底部膜厚ＴＢは，トレンチ２０の側壁にある誘電体層２４の側部膜厚ＴＳよりも厚いか，またはほぼ等しい。例えば，底面上の誘電体層２４の膜厚は，側壁上の膜厚よりも２５％以上，５０％以上，あるいは１００％以上も厚くてもよい。図示されているように，トレンチ２０の底部は，トレンチ２０の側壁にある誘電体層２４の側部膜厚ＴＳよりもほぼ１００％厚い，つまり２倍の厚さである
「【００２０】
　
従来のＳｉＣ電界効果デバイスにおいて，誘電体層は熱成長プロセスを用いて成長させる。トレンチがＳｉＣ（０００１）Ｓｉ面内にエッチングされているところに熱成長プロセスを用いると，トレンチの底部（（０００１）Ｓｉ面）上での酸化物の成長速度は側壁上と比べて３倍程度遅く，それぞれが集合面である｛１１−２０｝ａ面及び｛１０−１０｝ｍ面となり得る。その結果，側壁上の誘電体層の膜厚は，トレンチの底部上の誘電体層よりもかなり厚くなる。側壁上の誘電体層が厚くなるほど，誘電体層のうちトレンチの側壁上に形成された部分に沿った電界よりも，底部上に形成された部分に沿った電界の方がより強くなってしまう。誘電体層のうちトレンチの底部に沿った部分に沿って生じる電界が強くなるとデバイス故障が引き起こされ，これにより電界効果デバイスの長期信頼性が低減する
【００２１】
　
信頼性を高めるために，本開示では，トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢが，トレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳより厚いか，またはほぼ等しくなるようにする。図１の実施形態に図示されているように，トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢは，トレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳよりもかなり厚い。誘電体層２４をこのように形成する特徴的なプロセスはさらに後に示す
「【００２７】
　図４のフローチャートを参照して，誘電体層２４を，トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢがトレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳよりも厚いか，またはほぼ等しくなるように形成する例示的なプロセスを示す。このプロセスは，トレンチ２０がエッチングされていない状態の本体１２を有する，電界効果デバイスの前段階のものに対して実行される。最初に，トレンチ２０を本体１２の上面に形成するが，ここで上面はＳｉＣ（０００１）Ｓｉ面に相当する（工程１００）。トレンチ２０の形成は，標準的なエッチングプロセスを用いても，ことによると機械的に切削するプロセスを用いてもよい。トレンチ２０はソース領域２２とチャネル領域１８を貫通して，ドリフト領域１６内まで伸びる。
【００２８】
　
トレンチ２０を形成したら，堆積プロセスを用いて，誘電体層を，トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢ及びトレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳが所望の高さに到達するまで堆積する（工程１０２）
ＣＶＤプロセスや蒸着プロセス等の堆積プロセスを用いることによって，熱成長プロセスとは対照的に，トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢ及びトレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳが，より制御しやすくなる。熱成長プロセスとは異なり，堆積プロセスを用いると，誘電体層２４を，トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢがトレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳよりも厚いか，またはほぼ等しくなるように形成することが可能になる
実施形態に応じて，誘電体層２４は二酸化ケイ素（ＳｉＯ２），酸化アルミニウム（ＡｌＯ２），または酸化マグネシウム（ＭｇＯ）であってもよいし，誘電酸化物または誘電窒化物からなる複数の層，もしくは，混合された合金等の同様の誘電体で形成されていてもよい
２　上記記載から，本願の発明の詳細な説明には，本願発明の誘電体層に関して，以下の技術的事項が記載されていることが認められる。
（１）本願発明は，電界効果デバイスのゲート誘電体の性能向上に関するものであること。（【０００１】）
（２）従来のＳｉＣ電界効果デバイスの誘電体層は，熱成長プロセスを用いて成長させるので，ＳｉＣ（０００１）Ｓｉ面内にエッチングされているトレンチに熱成長プロセスを用いると，トレンチの底部（（０００１）Ｓｉ面）上での酸化物の成長速度は側壁上と比べて３倍程度遅く，それぞれが集合面である｛１１−２０｝ａ面及び｛１０−１０｝ｍ面となり得ることから，側壁上の誘電体層の膜厚は，トレンチの底部上の誘電体層よりもかなり厚くなり，そして，側壁上の誘電体層が厚くなるほど，誘電体層のうちトレンチの側壁上に形成された部分に沿った電界よりも，底部上に形成された部分に沿った電界の方がより強くなってしまうことから，誘電体層のうちトレンチの底部に沿った部分に沿って生じる電界が強くなるとデバイス故障が引き起こされ，これにより電界効果デバイスの長期信頼性が低減してしまうこと。（【００２０】）
（３）信頼性を高めるために，本願発明では，トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢを，トレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳより厚いか，またはほぼ等しくなるようにしており，例えば，底面上の誘電体層２４の膜厚は，側壁上の膜厚よりも２５％以上，５０％以上，あるいは１００％以上も厚くてもよく，誘電体層２４をこのように形成する特徴的なプロセスは，明細書の【００２１】より後に示されること。（【００１９】，【００２１】）
（４）誘電体層２４を形成する前記（３）に係る特徴的なプロセスは，「トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢ及びトレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳが所望の高さに到達するまで堆積する（工程１０２）」ことであり，ＣＶＤプロセスや蒸着プロセス等の堆積プロセスを用いることによって，熱成長プロセスとは対照的に，トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢ及びトレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳが，より制御しやすくなり，熱成長プロセスとは異なり，堆積プロセスを用いると，誘電体層２４を，トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢがトレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳよりも厚いか，またはほぼ等しくなるように形成することが可能になり，実施形態に応じて，誘電体層２４は二酸化ケイ素（ＳｉＯ２），酸化アルミニウム（ＡｌＯ２），または酸化マグネシウム（ＭｇＯ）であってもよいし，誘電酸化物または誘電窒化物からなる複数の層，もしくは，混合された合金等の同様の誘電体で形成されていてもよいこと。（【００２８】）
第５　判断
１　願書に添付した特許請求の範囲の記載は，これに基づいて，特許発明の技術的範囲が定められ（特許法第７０条第１項），かつ，同法第２９条等所定の特許の要件について審査する前提となる特許出願に係る発明の要旨が認定される（最高裁昭和６２年（行ツ）第３号平成３年３月８日第二小法廷判決・民集第４５巻３号１２３頁参照）という役割を有しているものである。そして，特許は，物の発明，方法の発明又は物を生産する方法の発明についてされるところ，特許が物の発明についてされている場合には，その特許権の効力は，当該物と構造，特性等が同一である物であれば，その製造方法にかかわらず及ぶこととなる。
　したがって，物の発明についての特許に係る特許請求の範囲にその物の製造方法が記載されている場合であっても，その特許発明の技術的範囲は，当該製造方法により製造された物と構造，特性等が同一である物として確定されるものと解するのが相当である。（最高裁第二小法廷平成２７年６月５日　平成２４年（受）第１２０４号，平成２４年（受）第２６５８号）
２　そうすると，「前記複数の側壁に実質的に沿って第１の膜厚まで，かつ前記トレンチの前記底部に沿って第２の膜厚まで堆積されている堆積誘電体層であって，前記堆積誘電体層は，前記トレンチの前記底部上の前記堆積誘電体層の前記第２の膜厚が，前記トレンチの前記複数の側壁上の前記堆積誘電体層の前記第１の膜厚よりも実質的に厚くなるように，前記第２の厚さが前記第１の膜厚の厚さよりも約２５％から約１００％厚くなるように設けられている，堆積誘電体層」が，「１回の堆積プロセス」で堆積されているという構成要件を含み，上記「物の発明についての特許に係る特許請求の範囲にその物の製造方法が記載されている場合」に該当する本願の請求項９に係る発明の技術的範囲は，当該製造方法により製造された物と構造，特性等が同一である物として確定されることとなる。
３　ところで，特許法第３６条第６項第２号によれば，特許請求の範囲の記載は，「発明が明確であること」という要件に適合するものでなければならない。特許制度は，発明を公開した者に独占的な権利である特許権を付与することによって，特許権者についてはその発明を保護し，一方で第三者については特許に係る発明の内容を把握させることにより，その発明の利用を図ることを通じて，発明を奨励し，もって産業の発達に寄与することを目的とするものであるところ（特許法第１条参照），同法第３６条第６項第２号が特許請求の範囲の記載において発明の明確性を要求しているのは，この目的を踏まえたものであると解することができる。
４　しかしながら，物の発明についての特許に係る特許請求の範囲において，その製造方法が記載されていると，一般的には，当該製造方法が当該物のどのような構造若しくは特性を表しているのか，又は物の発明であってもその特許発明の技術的範囲を当該製造方法により製造された物に限定しているのかが不明であり，特許請求の範囲等の記載を読む者において，当該発明の内容を明確に理解することができず，権利者がどの範囲において独占権を有するのかについて予測可能性を奪うことになり，適当ではない。
５　そして，本願の発明の詳細な説明の記載を検討すると，上記第４の２のとおり，本願の発明の詳細な説明の記載からは，
　側壁上の誘電体層の膜厚が，トレンチの底部上の誘電体層よりもかなり厚い場合には，誘電体層のうちトレンチの側壁上に形成された部分に沿った電界よりも，底部上に形成された部分に沿った電界の方がより強くなり，デバイス故障が引き起こされ，これにより電界効果デバイスの長期信頼性が低減してしまうこと，
　信頼性を高めるために，本願発明では，トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢを，トレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳより厚いか，またはほぼ等しくなるようにしており，例えば，底面上の誘電体層２４の膜厚は，側壁上の膜厚よりも２５％以上，５０％以上，あるいは１００％以上も厚くてもよいこと，及び，
　誘電体層２４を形成する，本願発明の特徴的なプロセスは，「トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢ及びトレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳが所望の高さに到達するまで堆積する（工程１０２）」ことであり，ＣＶＤプロセスや蒸着プロセス等の堆積プロセスを用いることによって，熱成長プロセスとは対照的に，トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢ及びトレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳが，より制御しやすくなり，熱成長プロセスとは異なり，堆積プロセスを用いると，誘電体層２４を，トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢがトレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳよりも厚いか，またはほぼ等しくなるように形成することが可能になることは理解されるが，
　請求項９に記載された発明の，「堆積誘電体層」を「１回の堆積プロセス」で堆積させるという構成要件が，堆積誘電体層が複数回の堆積プロセスで堆積された電界効果デバイス，もしくは，堆積誘電体層が１回の堆積プロセスと他のエッチング・熱成長等のプロセスとの組合せからなる複合プロセスで堆積された電界効果デバイスとの間で，どのような構造若しくは特性を表しているのかについて理解することができない。
６　すなわち，発明の詳細な説明の記載を参酌しても，本願発明の「１回の堆積プロセス」という構成要件が，「前記第２の厚さが前記第１の膜厚の厚さよりも約２５％から約１００％厚く」という，「第２の厚さ」と「第１の膜厚の厚さ」との厚さの比率を限定する以外の，どのような構造，特性等を限定するものであるのか，明確に理解することができない。
　したがって，請求項９の記載は，明確でなく，権利者がどの範囲において独占権を有するのかについて予測可能性を奪うものであり，第三者の利益を不当に害するといえる。
７　なお，物の発明についての特許に係る特許請求の範囲においては，通常，当該物についてその構造又は特性を明記して直接特定することになるが，その具体的内容，性質等によっては，出願時において当該物の構造又は特性を解析することが技術的に不可能であったり，特許出願の性質上，迅速性等を必要とすることに鑑みて，特定する作業を行うことに著しく過大な経済的支出や時間を要するなど，出願人にこのような特定を要求することがおよそ実際的でない場合もあり得るところであり，そうすると，物の発明についての特許に係る特許請求の範囲にその物の製造方法を記載することを一切認めないとすべきではなく，上記のような事情がある場合には，当該製造方法により製造された物と構造，特性等が同一である物として特許発明の技術的範囲を確定しても，第三者の利益を不当に害することがないというべきであることから，出願時において当該物をその構造又は特性により直接特定することが不可能であるか，又はおよそ実際的でないという事情が存在するときに限り，物の発明についての特許に係る特許請求の範囲にその物の製造方法が記載されていても，当該特許請求の範囲の記載が特許法第３６条第６項第２号にいう「発明が明確であること」という要件に適合するものと解されものの，本願の明細書，及び意見書等には，出願時において当該物をその構造又は特性により直接特定することが不可能であるか，又はおよそ実際的でないという事情は記載されていない。
８　当審の令和元年５月７日付けの拒絶理由の通知に対し，請求人は，令和元年９月５日に提出した意見書において，「当業者は，半導体製造プロセスで用いられるプロセスの一つ一つが，完成品としての半導体装置に影響を与えることを容易に理解するものと思料します。例えば，熱成長プロセスにより形成される誘電体層は，堆積プロセスにより形成される誘電体層とは大変異なったものとなります。同様に，複数のプロセスの組み合わせは，しばしば，別々に設けられた複数の層の間にわずかな隙間を発生させたり，中間のエッチング工程によって構造的な変化を生じたりすることがあります。換言すれば，当業者は，層を形成するのに用いられるプロセスの数とタイプが，物理的性質そのものに影響を与えることを容易に理解します。請求項９に記載の電界効果デバイスが有することになる物理的構造は，誘電体層が１回の堆積プロセスによって形成されるという事実によって定義されます。少なくとも以上の理由から，請求項９に係る発明は明確であると思料します。」と主張する。
　
９　前記主張に基づけば，複数のプロセスの組み合わせで堆積された誘電体層であっても，別々に設けられた複数の層の間に隙間が存在しない場合には，請求項８に記載された発明と構造，特性等が同一である物ということができるとも理解されるから，前記主張によっても，請求項９に係る発明が明確であると認めることはできない。
　さらに，上記第４の２（４）のとおり，本願の明細書において，本願発明の誘電体層２４は，実施形態に応じて，誘電酸化物または誘電窒化物からなる複数の層で形成されていてもよいことが記載されており，請求項９に記載された発明の「堆積誘電体層」は，組成の異なる複数の層で形成されているものを包含するものと理解される。そして，当該組成の異なる複数の層の境界においては，前記複数の層を「１回の堆積プロセス」で堆積したとしても，構造的な変化が必然的に生じることは明らかである。そして，「１回の堆積プロセス」で堆積した，組成の異なる複数の層で形成されている「堆積誘電体層」における前記複数の層の境界における構造的な変化と，複数のプロセスの組み合わせによって堆積した組成の異なる複数の層で形成されている「堆積誘電体層」における前記複数の層の境界における構造的な変化との間に，どのような物理的性質の違いが存在するのか，本願の明細書，及び意見書等の記載，及び技術常識を参酌しても理解することができない。
１０　以上のとおりであるから，「１回の堆積プロセス」を構成要件として含む請求項９の記載は不明確である。
第６　小括
　以上のとおり，この出願は，特許請求の範囲の記載が特許法第３６条第６項第２号に規定する要件を満たしていない。
第７　引用文献の記載及び引用発明
１　引用文献１の記載
（１）引用文献１には，以下の事項が記載されている（下線は，当審で付した。以下同じ。）。
「【００４３】
（予備実験１）
　図１は，予備実験に用いたデバイスの構成を示す断面図である。図１に示すデバイスは，図８に示すトレンチＭＯＳＦＥＴを簡略化したものであり，トレンチの片側にだけゲート構造が形成されている。図１に示すデバイスには，ｎ型耐圧層２が設けられていない。図１に示すデバイスにおいて，図８と同様の構成については，同じ符号を付して重複する説明を省略する。
【００４４】
　この予備実験１では，（１１−２０）ジャスト面を主面とするＳｉＣ基板１を用いた。この基板１に，トレンチ側壁面の法線を（１１−２０）面に射影した方向が，＜０００１＞から１０度おきに傾く方向となるように，異なる面方位のトレンチ側壁面を有するトレンチ６を形成した。そして，トレンチ側壁面に形成された反転ＭＯＳチャネルにおけるチャネル移動度を求めた。
【００４５】
　次に，図１に示すデバイスの作製手順を説明する。まず，（１１−２０）ジャスト面（ドナー密度：１×１０18ｃｍ-3以上）を主面とするｎ+型４Ｈ−ＳｉＣ基板１を用意した。このｎ+型４Ｈ−ＳｉＣ基板１の一方の主面（おもて面とする）に，ｐ型ボディー層３（アクセプタ密度：約２×１０17ｃｍ-3）を約２μｍの厚さにエピタキシャル成長させ，続いてｎ+型ソースコンタクト領域４となるｎ+型半導体層（ドナー密度：１×１０18ｃｍ-3以上）を約０．３μｍの厚さにエピタキシャル成長させた。
【００４６】
　次いで，１２００℃のウェット雰囲気で３０分間の熱酸化を行い，スクリーン酸化膜を形成した後，フォトレジストを用いて所望のマスクパターンを形成した。続いて，ｎ+型エピタキシャル成長層の表面から０．３５μｍまでの深さに，平均密度が５×１０19ｃｍ-3のボックスプロファイルとなるように，Ａｌを室温でイオン注入した。
【００４７】
　フォトレジストのマスクとスクリーン酸化膜を除去した後，その露出面に再びフォトレジストを塗布し，これをＡｒ雰囲気中で約８００℃に加熱して炭化し，カーボンキャップとした。この状態で，Ａｒ雰囲気中で約１８００℃に３０分間保持し，注入されたＡｌを活性化して，ｐ型ボディーコンタクト領域５を形成した。その後，Ｏ2雰囲気中で約８００℃に１時間保持し，カーボンキャップを除去した。
【００４８】
　次いで，Ａｌをスパッタにより成膜し，フォトリソグラフィ工程とウェットエッチング工程を行ってパターンを形成（パターニング）し，プラズマエッチング用Ａｌマスクとした。ＳＦ6とＯ2を反応性ガスとする誘導結合（ＩＣＰ）プラズマエッチングにより，異方性エッチングを行い，
トレンチ６を形成
【００４９】
　
Ａｌマスクを除去した後，５２０℃でポリシリコンを約５０ｎｍの厚さに堆積した。このポリシリコンを１２００℃のウェット雰囲気で完全に熱酸化した。この熱酸化膜を，１２５０℃のＮ2Ｏ雰囲気（１０％Ｎ2希釈）で１時間アニールして，ゲート酸化膜７とした
「【００５９】
（予備実験１，２の考察）
　以上の予備実験結果から，予備実験１，２で行ったような方法によってゲート酸化膜を形成する場合には，トレンチ側壁面を４Ｈ−ＳｉＣの（１−１００）面から＜０００１＞方向に傾ける場合の方が，（１１−２０）面から＜０００１＞方向に傾ける場合よりも好ましい。
【００６０】
　その理由は，傾きによるチャネル移動度の変化が小さいからである。このように傾きによるチャネル移動度の変化に差があるのは，ＳｉＣを構成する各原子から出る結合手の出方が面方位によって変化するが，その変化の様子が，｛１−１００｝面から傾ける場合と｛１１−２０｝面から傾ける場合で異なることに関係していると考えられる。
従って，予備実験１，２でのゲート酸化膜形成方法に限らず，多くのゲート酸化膜形成方法を採用した場合でも，本予備実験と同様の傾向が得られると考えられる
【００６１】
　
例えば，ゲート酸化膜を形成する際に，シラン系ガスと，Ｏ2またはＮ2Ｏ等の混合ガスや，ＴＥＯＳ等の単一原料を用いて，熱ＣＶＤ（化学気相成長）法やプラズマＣＶＤ法によって事前に酸化膜（以下，事前酸化膜とする）を堆積し，その事前酸化膜を予備実験１，２における熱酸化膜のアニール条件（１２５０℃，Ｎ2ＯとＮ2の混合ガス雰囲気）と同じ条件でアニールするようにしてもよい
「【００６２】
（実施の形態１）
　図３は，本発明の実施の形態１にかかる
縦型トレンチＭＯＳＦＥＴ
｛０００１｝面を主面とするｎ+型４Ｈ−ＳｉＣ基板３１の一方の主面にｎ型フィールドストッピング層３２，ｎ型耐圧層３３，ｎ型電流広がり層３４およびｐ型ボディー層３５が順次積層されている。ｐ型ボディー層３５の上には，ｎ+型ソースコンタクト領域３６とこれに隣接してｐ+型ボディーコンタクト領域３７が設けられている
【００６３】
　
トレンチ３８は，ｎ+型ソースコンタクト領域３６とｐ型ボディー層３５とｎ型電流広がり層３４を貫通してｎ型耐圧層３３に達している。トレンチ３８の側壁面および底面はゲート酸化膜３９により覆われている。トレンチ３８内の，ゲート酸化膜３９の内側には，ゲート電極４０が埋め込まれている
　＜途中省略＞
【００６７】
　ただし，ゲート電極４０の上面は，ｎ+型ソースコンタクト領域３６の下面よりも上で，かつなるべく低い位置にあるとよい。その理由は，ゲートとソース間の静電容量を低減できるからである。
また，図３では，ゲート電極４０の下端がｎ型電流広がり層３４の上面と下面の間に位置しているが，これに限らず，ゲート電極４０の下端は，ｐ型ボディー層３５の下面よりも下にあればよい
　＜途中省略＞
【００６９】
　図３に示すトレンチＭＯＳＦＥＴは，上方から見ると，図３の奥行き方向に向かってトレンチ３８の面方位等に変化のない，いわゆるストライプセル構造となっている。
基板３１のオフの影響を避けるために，トレンチ３８はオフ方向に平行である。ここで，オフ方向は［１１−２０］方向であり，図３においては図に対して垂直な方向である
　＜途中省略＞
【００７３】
　次に，図３に示すデバイスの作製手順を説明する。まず，（０００−１）C８度オフ面と（０００１）Ｓｉ８度オフ面（ドナー密度：１×１０18ｃｍ-3以上，オフ方向：［１１−２０］方向）を主面とするｎ+型４Ｈ−ＳｉＣ基板３１を用意する。
　＜途中省略＞
【００８０】
　次いで，予備実験１の場合と同様にして
トレンチ３８を形成
　＜途中省略＞
【００９０】
　
トレンチの形成に続いて
予備実験１の場合と同様にしてゲート酸化膜３９を形成する
なお，予備実験１，２の考察において説明したように，実施の形態１においても，ゲート酸化膜３９を形成する際の事前酸化膜を，種々の原料を用いて形成してもよいし，種々のＣＶＤ法により形成してもよい
【００９１】
　また，ゲート酸化膜３９は，上述した種々の原料から形成されるものや，種々の方法により形成されるものに限らず，図２に示すように，チャネル移動度が比較的高い領域においてチャネル移動度の面方位依存性が極めて小さい領域が広い，という特性を満たす膜であれば，どのような酸化膜であってもよい。また，酸化膜ではなく，窒化物等の絶縁膜や異種絶縁材料からなる多層膜であってもよい。
【００９２】
　ゲート酸化膜３９の形成につづいて，例えば高濃度にリンドープしたポリシリコンを堆積する。そして，トレンチ３８の外側のポリシリコンをエッチバックして除去することによって，ゲート電極４０を形成する。続いて，熱ＣＶＤ法等によりおもて面の全面にＳｉＯ2を堆積して層間絶縁膜４１とする。
【００９３】
　次いで，おもて面をフォトレジストで被覆し，バッファードフッ酸に浸して裏面の酸化膜を除去する。そして，裏面に例えばＮｉをスパッタにより成膜する。続いて，おもて面のフォトレジストを除去し，フォトリソグラフィ工程によりソースコンタクトホール形成用のマスクを形成する。そして，バッファードフッ酸により層間絶縁膜４１にソースコンタクトホールを形成する。
【００９４】
　続いて，おもて面に例えばＮｉをスパッタにより成膜してパターニングする。その後，裏面およびおもて面に対して同時に，例えばＡｒ雰囲気中で１０００℃，３０分間のアニールを行って，ドレイン電極４３およびソース電極４２とする。
【００９５】
　次いで，フォトリソグラフィ工程によりゲートコンタクトホール形成用のマスクを形成し，バッファードフッ酸によりゲートコンタクトホールを形成する。そして，例えば，おもて面にＡｌをスパッタにより成膜してパターニングし，Ａｒ雰囲気中で４５０℃，５分間のアニールを行って，ゲート取り出し電極とする。
【００９６】
　以上の製造プロセスにおいて，ｎ+型ソースコンタクト領域３６を形成する際にイオン注入されたリンの活性化工程と，トレンチ３８の形成工程と，ゲート酸化膜３９の形成にかかる工程を除いて，その他の工程は，ＳｉまたはＳｉＣのデバイスプロセスとして特殊なものではない。また，トレンチ３８の形成工程と，ゲート酸化膜３９の形成にかかる工程を除いては，本発明の要旨ではないので，詳細な説明を省略する。」
「【０１１３】
　なお，実施の形態１では，ゲート直下の絶縁膜を保護していないため，ドレイン破壊よりも前にゲートが破壊してしまい，耐圧は２００Ｖ程度以下であった。今後提案するように，
ゲート下に厚い絶縁膜を形成したり，トレンチをフィールドストッピング層に達するような深さに形成し，ゲートポリシリコンよりも下の領域をＳｉＯ2やその他の絶縁膜，または低誘電率膜で埋めれば，ゲート耐圧が向上すると考えられる。このようにすると，同時にゲート−ドレイン間の静電容量も減少するので，実用上，好ましい
「
」
（２）引用発明
　ア　上記（１）からみて，引用文献１には，実施の形態１として，以下の発明が記載されている（以下「引用発明」という。）。
「｛０００１｝面を主面とするｎ+型４Ｈ−ＳｉＣ基板３１の一方の主面にｎ型フィールドストッピング層３２，ｎ型耐圧層３３，ｎ型電流広がり層３４およびｐ型ボディー層３５を順次積層し，前記ｐ型ボディー層３５の上には，ｎ+型ソースコンタクト領域３６とこれに隣接してｐ+型ボディーコンタクト領域３７を設けた部材であって，前記ｎ+型ソースコンタクト領域３６と前記ｐ型ボディー層３５と前記ｎ型電流広がり層３４を貫通して前記ｎ型耐圧層３３に達するように形成した，［１１−２０］方向であるオフ方向に平行であり，所定のトレンチ角を有するトレンチ３８を有している，部材と，
　前記トレンチ３８の側壁面および底面を覆うゲート酸化膜３９であって，当該ゲート酸化膜３９は，シラン系ガスと，Ｏ2またはＮ2Ｏ等の混合ガスや，ＴＥＯＳ等の単一原料を用いて，熱ＣＶＤ（化学気相成長）法やプラズマＣＶＤ法によって事前に堆積した酸化膜（以下，事前酸化膜とする）を，１２５０℃，Ｎ2ＯとＮ2の混合ガス雰囲気でアニールして形成したものであるゲート酸化膜３９と，
　前記トレンチ３８内の，前記ゲート酸化膜３９の内側に埋め込まれたゲート電極４０であって，その下端は，ｎ型電流広がり層３４の上面と下面の間に位置することに限られず，ｐ型ボディー層３５の下面よりも下にあればよいゲート電極４０と，
　を備えた縦型トレンチＭＯＳＦＥＴ。」 
　イ　さらに，引用文献１には，以下の技術的事項が記載されているものと認められる。
　実施の形態１では，ゲート直下の絶縁膜を保護していないため，ドレイン破壊よりも前にゲートが破壊してしまい，耐圧は２００Ｖ程度以下であったが，ゲート下に厚い絶縁膜を形成したり，トレンチをフィールドストッピング層に達するような深さに形成し，ゲートポリシリコンよりも下の領域をＳｉＯ2やその他の絶縁膜，または低誘電率膜で埋めれば，ゲート耐圧が向上すると考えられ，さらに，このようにすると，同時にゲート−ドレイン間の静電容量も減少するので，実用上，好ましいこと。（【０１１３】）
  
２　引用文献２の記載
　引用文献２には，以下の事項が記載されている。
「【請求項１２】　β-SiCの(111)Si面またはα-SiCの(0001)Si面である表面を有する
炭化珪素基板と
前記表面に形成された凹部と
少なくとも前記凹部の底面および側面に形成された
絶縁膜と
前記絶縁膜上に形成されたゲート電極と
を含み，前記底面上に形成された前記絶縁膜の膜厚が，前記側面上に形成された前記絶縁膜の膜厚よりも厚いことを特徴とする絶縁ゲート型半導体素子
【請求項１３】　凹部の側面と炭化珪素基板の表面とが80度以上120度以下の角度をなす請求項１２に記載の絶縁ゲート型半導体素子。
【請求項１４】　絶縁耐圧が400V以上である請求項１２に記載の絶縁ゲート型半導体素子。
【請求項１５】　炭化珪素基板が，第１導電型の炭化珪素板上に，第１導電型の層と第２導電型の層とがこの順に積層された多層構造を含む請求項１２に記載の絶縁ゲート型半導体素子。
【請求項１６】　凹部の側面と絶縁膜との間にさらにエピタキシャル成長層が形成された請求項１２に記載の絶縁ゲート型半導体素子。」
「【０００１】
【発明の属する技術分野】
本発明は
トレンチ構造を有する縦型の絶縁ゲート型半導体素子に関する
「【０００６】
【
発明が解決しようとする課題
【０００７】炭化珪素基板の表面がα-SiC(0001)Si面である場合には，良好な結晶性を有するエピタキシャル成長層が得られる。しかし，この表面を用いて絶縁ゲート型半導体素子を作製すると，図５に示したように，
基板表面１０６およびトレンチ構造底面１０９に相対的に薄い酸化膜１１０が形成され，トレンチ構造壁面１１１に相対的に厚い酸化膜１１０が形成される。この状態では，トレンチ構造壁面１１１のチャンネル部分１１５上の酸化膜よりもトレンチ構造底面１０９上の酸化膜に大きな電界が印加されることとなる。このため，絶縁耐圧を確保するために必要な厚さの酸化膜をトレンチ構造底面に形成すると，さらに厚い酸化膜がチャンネル１１５近傍に形成され，その結果，ゲート電圧に対する素子のレスポンスの効率が悪くなるという問題があった
【０００８】
その一方，素子のレスポンスを考慮してトレンチ構造壁面１１１における酸化膜１１０の膜厚を調整すると，トレンチ構造底面１０９における酸化膜１１０が薄くなり，素子の絶縁耐圧が低くなってしまう
「【００４２】図１(e)に示した絶縁ゲート型半導体素子では，
トレンチ構造底面９上の酸化膜がトレンチ構造壁面１１上の酸化膜よりも厚く形成されている。したがって，チャンネル部分１５に効率的にゲート電極１２による電界を印加しながら，必要な絶縁耐圧（例えば400V以上）を確保しやすい
「
」
３　引用文献３の記載
　引用文献３には，以下の事項が記載されている。
「【実施例１】
【００２５】
　図１に示すように，実施例１の製造方法により製造されるＭＯＳＦＥＴ１０は，半導体基板１２と，半導体基板１２の表面等に形成されている電極，絶縁膜により構成されている。半導体基板１２は，ＳｉＣ基板である。
【００２６】
　半導体基板１２の上面には，複数のトレンチ２０が形成されている。各トレンチ２０の内面は，ゲート絶縁膜２２によって覆われている。各トレンチ２０内には，ゲート電極２４が形成されている。ゲート電極２４は，ゲート絶縁膜２２によって半導体基板１２から絶縁されている。
ゲート電極２４の下側のゲート絶縁膜２２は，ゲート電極２４の側方のゲート絶縁膜２２よりも厚く形成されている
「
」
４　引用文献４の記載
　引用文献４には，以下の事項が記載されている。
「【００３７】
　次に，図７に示すように，例えば１１００℃の異方性熱酸化法により５時間程度の熱酸化を行い，エピタキシャル層１１の表面にゲート熱酸化膜１２を形成する。
この熱酸化により溝９の側面９ａに位置するエピタキシャル層１１ａにおいてはその表面に厚さが５０ｎｍ程度の薄いゲート熱酸化膜１２ａが形成される。又，溝９の底面９ｂにおけるエピタキシャル層１１ｂは酸化され酸化膜に変化し厚さが５００ｎｍ程度の厚いゲート熱酸化膜１２ｂが形成される
「
」
５　引用文献５の記載
（１）引用文献５には，以下の事項が記載されている。
「この発明においては，
ＴＥＯＳ（テトラエトキシオキシシラン）等の含珪素有機ガスを用い，これと，通常，Ｏ２，Ｏ３，ＮＯ２等の酸化性ガス等を混合してガス系とするが，かかる含珪素有機ガスを含有するガス系によれば，凹部の側壁に堆積する膜の膜厚が，同じく水平面の膜厚より小さくなる
「
実施例−２
　次に実施例−２を説明する。この実施例は本出願の請求項２の発明を具体化したものである。本実施例も，実施例−１と同様の分野に適用することができるものである。
　本実施例では，バイアスＥＣＲ−ＣＶＤ法により穴埋めの平坦化を行うに際し，ＴＥＯＳ＋Ｏ２のガス系を用いる。
　装置としては，
通常のバイアスＥＣＲ−ＣＶＤ装置を用い
　
具体的なＣＶＤ条件は，以下のとおりとした
　
使用ガス系：ＴＥＯＳ／Ｏ２＝２０／３０ＳＣＣＭ
　ＲＦバイアス：３００Ｗ
　圧力：７×１０−４Ｔｏｒｒ
　マイクロ波：８００Ｗ
　磁場：８７５Ｇａｕｓｓ
　このようにして凹部の埋め込み平坦化を行った所，
凹部の側壁につく膜厚と，水平面につく膜厚比が０．８以下にできた。即ち，第２図に示すとおり，凹部１０の垂直方向の膜厚（水平面につく膜厚）を１とすると，水平方向の膜厚（側壁につく膜厚）Ａは０．８以下にすることが可能ならしめられた
　
第３図は，横軸に上記Ａをとり，縦軸にアスペクト比をとって，両者の関係を示したものであるが，本実施例によれば，Ａを０．８以下とすることができる
　＜途中省略＞
　
ＴＥＯＳ＋Ｏ２系のガス系を用いると側壁の膜厚が水平面の膜厚より小さくなる理由は，明らかではない。以下のようなことによるものではないかと推定される。
　ＴＥＯＳとＯ２が反応してできる前駆体は，有機系の側鎖を持った大きな分子で，基板に到着すると，すぐそこに付着する。第４図（ａ）に模式的に示す如くである。第４図（ａ）中，Ｍ１でこの分子を示す。分子Ｍ１は基板１に付着して直ちに膜形成し，第４図（ａ）中に符号２で示すように水平面で厚く，側壁で薄く成膜する。このようにいわゆる付着係数が１に近いため，ＥＣＲ−ＣＶＤにおける長い平均自由工程を反映した形で膜形成が起こり，第４図（ａ）のような堆積となる。一方，例えばＳｉＨ４＋Ｏ２系の反応生成物ＳｉＯｘは，第４図（ｂ）にやはり符号Ｍ２で模式的に示す如く表面で多少マイグレートするため，形成された膜２′の膜厚比が１に近くなる。
　本実施例では，ＴＥＯＳを用いたが，勿論，ＴＥＯＳにかえて，これと同様の挙動を示す含珪素有機ガスであるＤＡＤＢＳなどを用いてもよく，また，Ｏ２のかわりにＯ３，Ｎ２Ｏなどを用いることもできる
「
」
「
」
（２）引用文献５に記載されている技術的事項
　上記記載から，引用文献５には，以下の技術的事項が記載されているものと認められる。
　ア　ＴＥＯＳ（テトラエトキシオキシシラン）等の含珪素有機ガスを用い，これと，通常，Ｏ２，Ｏ３，ＮＯ２等の酸化性ガス等を混合してガス系とした含珪素有機ガスを含有するガス系によれば，凹部の側壁に堆積する膜の膜厚が，同じく水平面の膜厚より小さくなること。
　イ　通常のバイアスＥＣＲ−ＣＶＤ装置を用い，使用ガス系をＴＥＯＳ／Ｏ２＝２０／３０ＳＣＣＭ，ＲＦバイアスを３００Ｗ，圧力を７×１０−４Ｔｏｒｒ，マイクロ波を８００Ｗ，磁場を８７５Ｇａｕｓｓとする条件で成膜したところ，凹部の側壁につく膜厚と，水平面につく膜厚比を０．８以下，即ち，凹部１０の垂直方向の膜厚（水平面につく膜厚）を１とすると，水平方向の膜厚（側壁につく膜厚）Ａは０．８以下にすることが可能であること。
　ウ　第３図は，横軸に上記Ａをとり，縦軸にアスペクト比をとって，両者の関係を示したものであり，同図から，実施例−２において，Ａ（側壁ｄｅｐｏ／水平ｄｅｐｏ）を，０．５以上０．８以下を含む範囲で変化させることができることを見て取ることができる。
　エ　ＴＥＯＳ＋Ｏ２系のガス系を用いると側壁の膜厚が水平面の膜厚より小さくなる理由は，明らかではないが，ＴＥＯＳとＯ２が反応してできる前駆体は，有機系の側鎖を持った大きな分子で，基板に到着すると，すぐそこに付着し，当該分子は基板に付着して直ちに膜形成し，水平面で厚く，側壁で薄く成膜することから，いわゆる付着係数が１に近く，ＥＣＲ−ＣＶＤにおける長い平均自由工程を反映した形で膜形成が起こり，側壁の膜厚が水平面の膜厚より小さくなるような堆積となること。
　オ　一方，例えばＳｉＨ４＋Ｏ２系の反応生成物ＳｉＯｘは，基板の表面で多少マイグレートするため，形成された膜２の膜厚比が１に近くなること。
　カ　ＴＥＯＳにかえて，これと同様の挙動を示す含珪素有機ガスであるＤＡＤＢＳなどを用い，また，Ｏ２のかわりにＯ３，Ｎ２Ｏなどを用いても，側壁の膜厚が水平面の膜厚より小さくなること。
第８　対比 
　本願発明と引用発明を対比すると，以下のとおりとなる。
１　引用発明の「｛０００１｝面を主面とするｎ+型４Ｈ−ＳｉＣ基板３１の一方の主面にｎ型フィールドストッピング層３２，ｎ型耐圧層３３，ｎ型電流広がり層３４およびｐ型ボディー層３５を順次積層し，前記ｐ型ボディー層３５の上には，ｎ+型ソースコンタクト領域３６とこれに隣接してｐ+型ボディーコンタクト領域３７を設けた部材」は，本願発明の「本体」に相当する。
　また，引用発明の「『側壁面および底面』をゲート酸化膜３９で覆われた『前記ｎ+型ソースコンタクト領域３６と前記ｐ型ボディー層３５と前記ｎ型電流広がり層３４を貫通して前記ｎ型耐圧層３３に達するように形成した，［１１−２０］方向であるオフ方向に平行であり，所定のトレンチ角を有するトレンチ３８』」は，本願発明の「『前記上面から前記本体中に延びており』『底部と複数の側壁を有している』『トレンチ』」に相当する。
　したがって，引用発明と本願発明とは，「上面とトレンチを有する本体であって，該トレンチは前記上面から前記本体中に延びており，該トレンチは底部と複数の側壁を有している，本体」を備える点で一致する。
２　「酸化膜」は，「誘電体層」の一種である。したがって，引用発明の「前記トレンチ３８の側壁面および底面を覆うゲート酸化膜３９であって，当該ゲート酸化膜３９は，シラン系ガスと，Ｏ2またはＮ2Ｏ等の混合ガスや，ＴＥＯＳ等の単一原料を用いて，熱ＣＶＤ（化学気相成長）法やプラズマＣＶＤ法によって事前に堆積した酸化膜（以下，事前酸化膜とする）を，１２５０℃，Ｎ2ＯとＮ2の混合ガス雰囲気でアニールして形成したものであるゲート酸化膜３９」と，本願発明の「１回の堆積プロセスで前記複数の側壁に実質的に沿って第１の膜厚まで，かつ前記トレンチの前記底部に沿って第２の膜厚まで堆積されている堆積誘電体層であって，前記堆積誘電体層は，前記トレンチの前記底部上の前記堆積誘電体層の前記第２の膜厚が，前記トレンチの前記複数の側壁上の前記堆積誘電体層の前記第１の膜厚よりも実質的に厚くなるように，前記第２の厚さが前記第１の膜厚の厚さよりも約２５％から約１００％厚くなるように設けられている，堆積誘電体層」とは，後記の点で相違するものの，「堆積プロセスで前記複数の側壁に実質的に沿って第１の膜厚まで，かつ前記トレンチの前記底部に沿って第２の膜厚まで堆積されている堆積誘電体層」である点で一致する。
３　引用発明の「前記トレンチ３８内の，前記ゲート酸化膜３９の内側に埋め込まれたゲート電極４０であって，その下端は，ｎ型電流広がり層３４の上面と下面の間に位置することに限られず，ｐ型ボディー層３５の下面よりも下にあればよいゲート電極４０」，及び「縦型トレンチＭＯＳＦＥＴ」は，それぞれ，本願発明の「前記堆積誘電体層上方に形成されたゲートコンタクトであって，前記堆積誘電体層および前記ゲートコンタクトは前記電界効果デバイスのゲートアセンブリを形成する，ゲートコンタクト」，及び「電界効果デバイス」に相当する。
　上記１ないし３から，本願発明と引用発明とは，以下の点で一致し，相違する。 
＜一致点＞
「電界効果デバイスであって，
　上面とトレンチを有する本体であって，該トレンチは前記上面から前記本体中に延びており，該トレンチは底部と複数の側壁を有している，本体と，
　堆積プロセスで前記複数の側壁に実質的に沿って第１の膜厚まで，かつ前記トレンチの前記底部に沿って第２の膜厚まで堆積されている堆積誘電体層と，
　前記堆積誘電体層上方に形成されたゲートコンタクトであって，前記堆積誘電体層および前記ゲートコンタクトは前記電界効果デバイスのゲートアセンブリを形成する，ゲートコンタクトと，を備え，
　前記本体は炭化ケイ素を含む，電界効果デバイス。」
＜相違点＞
　本願発明では，堆積誘電体層が，「１回の堆積プロセスで前記複数の側壁に実質的に沿って第１の膜厚まで，かつ前記トレンチの前記底部に沿って第２の膜厚まで堆積されている堆積誘電体層であって，前記堆積誘電体層は，前記トレンチの前記底部上の前記堆積誘電体層の前記第２の膜厚が，前記トレンチの前記複数の側壁上の前記堆積誘電体層の前記第１の膜厚よりも実質的に厚くなるように，前記第２の厚さが前記第１の膜厚の厚さよりも約２５％から約１００％厚くなるように設けられている」のに対して，引用発明では，堆積プロセスで前記複数の側壁に実質的に沿って第１の膜厚まで，かつ前記トレンチの前記底部に沿って第２の膜厚まで堆積されていることが特定されるにとどまる点。
第９　判断 
１　上記第５で検討したように，本願発明の「１回の堆積プロセス」で堆積されているという構成要件は不明確であり，当該構成要件によって，本願発明に係る物の発明である「電界効果デバイス」の，どのような構造，特性等を限定するのか明確でない。
　仮に，請求人の意見書での主張を採用することができたとしても，請求人の主張する「構造的な変化」は，依然として明確でないから，本願発明の「１回の堆積プロセス」という構成要件は，複数のプロセスの組み合わせで，しばしば発生する，別々に設けられた複数の層の間の「わずかな隙間」が，堆積誘電体層の内部に存在することがないという程度の構造，特性等を特定していると解することができるにすぎない。
　
２　そこで，本願発明の「１回の堆積プロセス」で堆積された堆積誘電体層という構成要件を，内部に「隙間」が存在しない堆積誘電体層という技術的意義を有する限定であると解して，上記相違点について，以下検討をする。
３　上記第７の１（２）イのとおり，引用文献１には，引用発明では，ゲート直下の絶縁膜を保護していないため，ドレイン破壊よりも前にゲートが破壊してしまい，耐圧は２００Ｖ程度以下であったが，ゲート下に厚い絶縁膜を形成したり，トレンチをフィールドストッピング層に達するような深さに形成し，ゲートポリシリコンよりも下の領域をＳｉＯ2やその他の絶縁膜，または低誘電率膜で埋めれば，ゲート耐圧が向上すると考えられ，さらに，このようにすると，同時にゲート−ドレイン間の静電容量も減少するので，実用上，好ましいことが記載されている。
　そして，上記の引用文献２ないし４の記載に照らして，トレンチの底部上の誘電体層の膜厚が，前記トレンチの複数の側壁上の前記誘電体層の膜厚よりも実質的に厚い縦型トレンチＭＯＳＦＥＴの構造は周知であり，引用文献２には，トレンチ構造底面９上の酸化膜がトレンチ構造壁面１１上の酸化膜よりも厚く形成することで，チャンネル部分１５に効率的にゲート電極１２による電界を印加しながら，必要な絶縁耐圧（例えば400V以上）を確保しやすいことが記載されている。
　してみれば，引用発明において，耐圧の向上，及びゲート−ドレイン間の静電容量の減少を目的として，トレンチの底部上の誘電体層の膜厚を，前記トレンチの複数の側壁上の前記誘電体層の膜厚よりも実質的に厚くすることは当業者が容易になし得たことである。
　さらに，引用文献１ないし４のいずれにも，誘電体層の内部に，「隙間」を設けることは記載されておらず，そもそも，半導体装置を構成する層の内部に，想定外の「隙間」が存在することで当該半導体装置の特性が劣化することは当業者において自明な事項であるから，引用発明において，トレンチの底部上の誘電体層の膜厚を，前記トレンチの複数の側壁上の前記誘電体層の膜厚よりも実質的に厚くするように誘電体層を堆積するにあたり，内部に「隙間」が存在しないようにすることは当然といえる。
　そして，本願発明は，「前記第２の厚さが前記第１の膜厚の厚さよりも約２５％から約１００％厚くなる」ことを特定するが，本願明細書には，「約２５％」及び「約１００％」という値が臨界的な意義を有することを示す何らの記載もない。むしろ，上記第４の２（３）のとおり，本願明細書の「信頼性を高めるために，本願発明では，トレンチ２０の底部上の誘電体層２４の底部膜厚ＴＢを，トレンチ２０の側壁上の誘電体層２４の側部膜厚ＴＳより厚いか，またはほぼ等しくなるようにしており，例えば，底面上の誘電体層２４の膜厚は，側壁上の膜厚よりも２５％以上，５０％以上，あるいは１００％以上も厚くてもよく」との記載に照らせば，「１００％以上も厚く」した場合も効果を奏することが推認されるから，堆積誘電体層を，「前記第２の厚さが前記第１の膜厚の厚さよりも約２５％から約１００％厚くなる」ようにすることは，当業者が適宜なし得たことと認められる。
４　なお，仮に，本願発明の「１回の堆積プロセス」で堆積されている堆積誘電体層という構成要件が明確であるとしても，上記第７の５（２）のとおり，引用文献５には，ＴＥＯＳ（テトラエトキシオキシシラン）等の含珪素有機ガスを用い，これと，Ｏ２，Ｏ３，ＮＯ２等の酸化性ガス等を混合したガス系によれば，凹部の側壁に堆積する膜の膜厚が，同じく水平面の膜厚より小さくなることが記載されており，さらに，引用文献５には，通常のバイアスＥＣＲ−ＣＶＤ装置を用い，使用ガス系をＴＥＯＳ／Ｏ２ とすることで，側壁ｄｅｐｏ／水平ｄｅｐｏの値を，０．５以上０．８以下を含む範囲で変化させることができることも示されているから，酸化膜を，シラン系ガスと，Ｏ2またはＮ2Ｏ等の混合ガスや，ＴＥＯＳ等の単一原料を用いて，熱ＣＶＤ（化学気相成長）法やプラズマＣＶＤ法によって堆積する引用発明において，引用文献１の【０１１３】に記載された，「ゲート下に厚い絶縁膜を形成したり，トレンチをフィールドストッピング層に達するような深さに形成し，ゲートポリシリコンよりも下の領域をＳｉＯ2やその他の絶縁膜，または低誘電率膜で埋めれば，ゲート耐圧が向上すると考えられる。このようにすると，同時にゲート−ドレイン間の静電容量も減少するので，実用上，好ましい。」との示唆に基づいて，「前記第２の厚さが前記第１の膜厚の厚さよりも約２５％から約１００％厚くなるよう」に堆積誘電体層を１回の堆積プロセスで堆積すること，すなわち，相違点に係る本願発明の構成を採用することは当業者が容易になし得たことである。そして，当該構成を採用したことによる効果も当業者が予測する範囲内のものと認められる。
第１０　小括
　以上のとおり，本願発明は，その優先権主張の日前に日本国内又は外国において，頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献１に記載された発明及び引用文献２ないし５に記載された事項に基づいて，その優先権主張の日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
第１１　むすび
　以上のとおり，この出願は，特許請求の範囲の記載が特許法第３６条第６項第２号に規定する要件を満たしていない。
　さらに，本願発明は，その優先権主張の日前に日本国内又は外国において，頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献１に記載された発明及び引用文献２ないし５に記載された事項に基づいて，その優先権主張の日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　したがって，他の請求項に係る発明について検討するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する。