(57)【要約】  ｐ型ＴＦＴが存在しないため、これまで、酸化物ＴＦＴでは、CMOS回路を作成することができなかった。また、陽極に直接ＴＦＴを接続させる単純なAM-OLEDの駆動回路を構成できなかった。   Ｓｎ４＋及びＳｎ０（錫金属）の含有量が、合計で１０原子％未満である酸化第一スズ（ＳｎＯ）薄膜を薄膜トランジスタの基板上に堆積し、チャネル層としたことを特徴とするｐチャネル薄膜トランジスタ。気相法において、ＳｎＯをターゲットとして用いて、基板上に堆積するＳｎの酸化度合いを基板温度及び雰囲気酸素分圧により制御して成膜する。
2010010802.tif 000002
【特許請求の範囲】
【請求項１】
酸化第一スズ（ＳｎＯ）薄膜を薄膜トランジスタの基板上に堆積し、チャネル層としたことを特徴とするｐチャネル薄膜トランジスタ。
【請求項２】
前記酸化第一スズ薄膜中のＳｎ４＋及びＳｎ０（錫金属）の含有量が、合計で１０原子％未満であることを特徴とする請求項１記載のｐチャネル薄膜トランジスタ。
【請求項３】
基板が(001)ＹＳＺ単結晶基板であり、ＳｎＯ薄膜がエピタキシャル膜であることを特徴とする請求項１記載のｐチャネル薄膜トランジスタ。
【請求項４】
基板がガラス又はプラスチックであり、ＳｎＯ薄膜がアモルファス膜であることを特徴とする請求項１記載のｐチャネル薄膜トランジスタ。
【請求項５】
正孔移動度が０．１ｃｍ２／Ｖ・秒以上であることを特徴とする請求項１記載のｐチャネル薄膜トランジスタ。 
【請求項６】
気相法において、ＳｎＯをターゲットとして用いて、基板上に堆積するＳｎの酸化度合いを基板温度及び雰囲気酸素分圧により制御し、Ｓｎ２＋イオンの含有量が９０原子％以上のＳｎＯ薄膜を成膜することによりチャネル層を形成することを特徴とする請求項１又は２記載のｐチャネル薄膜トランジスタの製造方法。
【請求項７】
請求項６記載の方法において、気相法がパルスレーザ堆積法(PLD法)であり、 基板として(001)ＹＳＺ単結晶基板を用い、基板温度５５０℃以上、５９０℃以下としてエピタキシャル膜を堆積することを特徴とする請求項３記載のｐチャネル薄膜トランジスタの製造方法。
【請求項８】
請求項６記載の方法において、気相法がパルスレーザ堆積法(PLD法)であり、 基板としてガラス又はプラスチック基板を用い、基板温度を意図的に加熱しない温度としてアモルファス膜を堆積することを特徴とする請求項４記載のｐチャネル薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化第一スズ（ＳｎＯ）半導体を活性層としたｐチャネル薄膜トランジスタとその製造方法に関する。
【背景技術】
【０００２】
アモルファスＳｉ又は多結晶Ｓｉに代り、酸化物を活性層とする薄膜トランジスタ(ＴＦＴ)については、近年、酸化亜鉛を活性層とするトランジスタの研究開発がなされている（非特許文献１〜３、特許文献１〜３）。酸化亜鉛を活性層とするＴＦＴはワイドギャップ半導体を活性層としているため、可視光を透過する透明ＴＦＴが作成できる。従って、液晶ディスプレイのスイッチングトランジスタとして、現在、広く実用化されているシリコンＴＦＴを、酸化亜鉛ＴＦＴで置き換えることにより、液晶素子の開口率を向上させることができると期待されている。しかし、酸化亜鉛は電子キャリア濃度が小さく、真性半導体に近い酸化亜鉛薄膜を得るためには、高価な単結晶基板の使用や高温成膜プロセスが必要となる（非特許文献４，５）。【０００３】
本発明者らは2004年にアモルファス酸化物半導体を活性層とするＴＦＴを発表した（非特許文献６，７、特許文献４）。このＴＦＴはアモルファスのインジウム・ガリウム・亜鉛からなる酸化物(a-IGZO)を活性層として用いており、基板加熱なしにアモルファス状態のチャネル層を作製することが出来る。【０００４】
a-IGZOをチャネルとするＴＦＴはチャネル中のキャリアの動き易さを表す物性値である電界効果移動度（μＥＦ）が約１０cm2(Vs)-1、オン・オフ（On/Off）比が約１０6という優れたトランジスタ特性を示す。また、チャネルがアモルファス状態であり結晶粒界を含まないことから、試作されたＴＦＴ間のトランジスタ特性のばらつきが極めて少ないことが報告されている（非特許文献８）。従って、a-IGZOをチャネルとすれば、大面積でも特性が均一なＴＦＴが作製できるので、大面積ディスプレイのスイッチングＴＦＴとしての応用を目指した開発が精力的に進められている。【０００５】
以上の様に、2000年以降、酸化物半導体をチャネルとするトランジスタが活発に研究され、実用レベルのｎ型チャンネルＴＦＴが作成されてきたが、ｐチャネルで動作するＴＦＴは作成されていない。その理由は金属酸化物では、伝導帯を構成する電子軌道は金属のｓ軌道であり、電子移動度の大きな化合物が多く存在するのに対して、価電子帯は酸素の２ｐ軌道で構成されているために、価電子帯に存在する正孔の局在性が強く、正孔注入が難しく、また、たとえ注入されても、正孔移動度が小さいためと考えられる。【０００６】
ｐチャンネルＴＦＴの必要性は、次の二つがある。すなわち、第一に、ＣＭＯＳ回路を形成するためには、ｎチャネルＴＦＴ及びｐチャネルＴＦＴの両者が不可欠である。ＣＭＯＳ回路用ｐチャネルＴＦＴ用材料では、正孔移動度が、０．１ｃｍ２／Ｖ・秒以上あればよい。第二に、有機発光ダイオード（ＯＬＥＤ）の駆動には、ＯＬＥＤの正電極（カソード）とＴＦＴのアノードが結合できるｐチャネルトランジスタが、ｎチャネルトランジスタに比較して、優位性がある。この用途では、ＯＬＥＤは、電流駆動デバイスであるために、ｐチャネル材料のホール移動度が、０．５ｃｍ２／Ｖ・秒以上であることが必要となる。【０００７】
本発明者らは、ｐチャネルのトランジスタに不可欠なｐ型伝導性酸化物化合物に関して、鋭意研究開発を行い、価電子帯を構成する酸素の２ｐ軌道に３ｄ電子軌道を混入させるという開発指針に沿って、これまでに、多くの新規のｐ型導電性酸化物を発見、報告してきた（非特許文献９〜１２）。    【０００８】
さらに、発明者らは、ｓ軌道から価電子帯が構成されるオキシカルコゲナイドは、ｐ型伝導性を示すことを報告してきた（非特許文献１３）。実際に、価電子帯トップが５ｓ軌道から構成される酸化第一スズ（ＳｎＯ）は、ｐ型半導体になると報告されている（非特許文献１４）。また、ＳｎＯの欠陥生成エネルギーについて報告されている（非特許文献１５）。【０００９】
ＳｎＯの薄膜成長に関しては、ＮａＣｌ基板又はサファイヤ基板を用いたエピタキシャル薄膜成長がV.Krasevecらによって報告されている（非特許文献１６）。また、前記非特許文献１４で、X.Q.Panらは、焼成した酸化第二スズ（SnO2）をターゲットとして用い、電子線蒸着法で、ＳｎＯ薄膜の成長を行い、低温成長した場合はアモルファスであるが、約３５０℃の基板温度ではＰｂＯ構造のα−ＳｎＯ相が得られ、６００℃では、エピタキシャルα−ＳｎＯ薄膜が得られると報告している。また、ＳｎＦ2が溶解した溶液を基材の表面に吹き付けて多結晶のＳｎＯ膜を製造する方法が提案されている（特許文献５）。【００１０】
しかし、これらの文献でＳｎＯと記載されている薄膜のホール移動度、キャリア濃度などの半導体電気特性は明らかにされておらず、さらに、これらの薄膜の伝導のタイプ（ｎ又はｐ）も示されていない。また、ＳｎＯ２薄膜をチャネルとするＴＦＴが報告されている（非特許文献１７）。C-W.Ouらは、酸化第二スズ（SnO2）をターゲットとして堆積後アニーリングしたＳｎＯ２薄膜をチャネルとするＴＦＴがｐ型ＴＦＴとして動作することを報告している（非特許文献１８）。しかし、得られたＴＦＴは、電界移動度は、０．１ｃｍ２／Ｖ・秒未満と小さい。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】Y. Ohya et al., Jpn.J. Appl. Phys.,40,297 (2001)
【非特許文献２】R. L. Hoffman et al., Appl. Phys. Lett., 82, 733 (2003)
【非特許文献３】E. M. C. Fortunato et al., Appl. Phys. Lett., 85, 2541(2004)
【非特許文献４】A. Tsukazaki et al., Appl.Phys. Lett., 83, 2784-2786 (2003)
【非特許文献５】A. Ohtomo et al., Appl.Phys. Lett., 75, 2635-2637 (1999)
【非特許文献６】K. Nomura et al., Nature(London), 432, 488 (2004)
【非特許文献７】K. Nomura et al., Jpn. J. Appl. Phys., 45, 4303 (2006)
【非特許文献８】R. Hayashi et al., J. SID 15/11, 915 (2007)
【非特許文献９】H. Kawazoe et al., Nature (London), 389, 939 (1997)
【非特許文献１０】A. Kudo et al., Appl.Phys. Lett., 73, 220 (1998)
【非特許文献１１】K. Ueda et al., Appl. Phys. Lett., 77, 2701 (2000)
【非特許文献１２】H. Mizoguchi et al., Appl.Phys. Lett., 80, 1207 (2002)
【非特許文献１３】Hidenori Hiramatsu,et al., Chem. Mater., 20, 326, (2008)
【非特許文献１４】X. Q. Pan et al., J. Electroceram., 7, 35(2001)
【非特許文献１５】A. Togo et al., Phys. Rev., B 74, 195128 (2006)
【非特許文献１６】V. Krasevecet al., Thin solid films, 129,L61 (1985)
【非特許文献１７】R.E.Presley et al.,J.Phys.D:Appl.Phys.,37,2810-2813(2004)
【非特許文献１８】C-W. Ou et al., Appl.Phys. Lett., 92, 122113 (2008)
【特許文献】
【００１２】
【特許文献１】特開２０００−１５０９００号公報
【特許文献２】特開２００２−０７６３５６号公報
【特許文献３】特開２００２−３１９６８２号公報
【特許文献４】ＷＯ２００５／０８８７２６
【特許文献５】特開２００２−２３５１７７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
2000年以降、酸化物半導体をチャネルとする薄膜トランジスタ（TFT）は活発に研究されているが、その全てはｎチャネルＴＦＴであり、ｐチャネルで動作する、すなわち正孔をキャリアとして電気伝導する酸化物ＴＦＴは実現していない。その理由は金属酸化物の価電子帯は、主として、酸素の２ｐ軌道で構成されており強く局在しているために、ｐ型伝導性を実現しにくい、また、たとえｐ型伝導性を実現しても、正孔キャリアの電界効果移動度が小さく、トランジスタ動作しないためである。【００１４】
ｐ型ＴＦＴが存在しないため、これまで、酸化物ＴＦＴでは、ＣＭＯＳ回路を作成することができなかった。また、陽極に直接ＴＦＴを接続させる単純なＡＭ−ＯＬＥＤの駆動回路を構成できなかった。C-W.Ouら（非特許文献１８）は、酸化第二スズ（SnO2）薄膜をチャネルとするｐ型ＴＦＴを報告しているが、その電界効果移動度は０．０１１cm2(Vs)-1と非常に小さい値であり、上記の様な実用回路には用いることができない。ＣＭＯＳ回路用には、正孔電界効果移動度は０．１cm2(Vs)-1以上であることが必要であり、そのためには、正孔移動度が０．１cm2(Vs)-1以上である薄膜を育成することが不可欠である。
【課題を解決するための手段】
【００１５】
酸化スズには、ＳｎＯとＳｎＯ2の化合物があるが、スズの安定な価数は４価（Sn4+）であり、ＳｎＯ2の状態が一般的である。ＳｎＯ2の組成では、スズは４価陽イオンとして存在し、Ｓｎ４＋の電子配置は(Ｋｒ)５ｓ0５ｐ0であり、空の５ｓ５ｐ軌道が伝導帯を形成し、ｎ型伝導性を示す。５ｓ軌道を価電子帯として利用するためには、５ｓ軌道を電子で満たす必要があり、５ｓ軌道を全部電子で満たすとＳｎ２＋となる。すなわち、価電子帯がｓ軌道から構成されるｐ型伝導体を実現するためには、ＳｎＯ化合物薄膜を作成することが必要である。なお、ＳｎＯの結晶構造は空間群Ｐ４/ｎmmであるが、ＳｎＯ２の結晶構造は、空間群Ｐ４２／ｍｎｍであり、異なる結晶構造を有する。【００１６】
酸化第一スズ（SnO）中の２価のスズイオン（Sn2+）は、酸化物として安定な４価と、金属として安定な０価（Sn0＝錫金属）の中間にあるために、酸素分圧が大きい強い酸化雰囲気でも、また、真空中で高温のような強い還元雰囲気でも、価数を２価に保つことが困難である。すなわち、酸素分圧が小さいときは、酸化度が弱く、Ｓｎ0が生じやすい。逆に、酸素分圧が大きいときは、酸化度が強く、Ｓｎ４＋が生成する。従って、成膜室内雰囲気の酸素分圧の制御可能な、すなわち、Ｓｎの酸化度合いの制御が可能なパルスレーザ堆積法(PLD法)やスパッタ法を用いることにより、Ｓｎ４＋及びＳｎ０（錫金属）の含有量が、合計で１０原子％未満のＳｎＯ薄膜を作製することが好ましい。なお、Ｓｎの酸化度合いの制御が可能な成膜法であれば、成膜方法はＰＬＤ法やスパッタ法に限られるものではない。【００１７】
本発明者らは、後述の実験例１に示す方法で作成したＳｎＯ薄膜の硬Ｘ線光電子スペクトルを測定し、価電子帯として、０２ｐ準位の上にＳｎ５ｓ準位が存在することを確認した。すなわち、価電子帯トップは、５ｓ軌道から構成されていた。また、ＳｎＯ薄膜のゼーベック（Seebeck）係数及びホール（Hall）効果の測定から、該薄膜がｐ型伝導性を示すことを確認した。ホール移動度は、２．４cm2V-1s-1、正孔濃度は、２．５×１０17cm-3であった。得られたＳｎＯ薄膜の正孔移動度の大きさは、アモルファスシリコンより優れており、ｐ型ＺｎＯと同程度である。【００１８】
次に、本発明者らは、後述の実施例１に示す方法でＳｎＯ薄膜を活性層、アモルファスアルミナ薄膜を絶縁層とするトップゲート構造のトランジスタ（図１）を作製した。該トランジスタは、ゲート-ソース間の印加電圧が１０V、ドレイン-ソース間の印加電圧が１０Vの条件下で１４μAの電流変調が得られた。電界効果移動度は線形領域で１．０cm2V-1s-1、飽和領域で０．７cm2V-1s-1、オン・オフ（On/Off）比は１０2であった。該トランジスタは、正孔電界効果移動度が０．５cm2V-1s-1以上であり、ＣＭＯＳ回路用のｐチャネルＴＦＴ及びＯＬＥＤ駆動用のＴＦＴとして用いることができる。【００１９】
すなわち、本発明は、（１）酸化第一スズ（ＳｎＯ）薄膜を薄膜トランジスタの基板上に堆積し、チャネル層としたことを特徴とするｐチャネル薄膜トランジスタ、である。また、本発明は、（２）前記酸化第一スズ薄膜中のＳｎ４＋及びＳｎ０（錫金属）の含有量が、合計で１０原子％未満であることを特徴とする上記（１）のｐチャネル薄膜トランジスタ、である。また、本発明は、（３）基板が(001)ＹＳＺ単結晶基板であり、ＳｎＯ薄膜がエピタキシャル膜であることを特徴とする上記（１）のｐチャネル薄膜トランジスタ、である。また、本発明は、（４）基板がガラス又はプラスチックであり、ＳｎＯ薄膜がアモルファス膜であることを特徴とする上記（１）のｐチャネル薄膜トランジスタ、である。また、本発明は、（５）正孔移動度が０．１ｃｍ２／Ｖ・秒以上であることを特徴とする上記（１）のｐチャネル薄膜トランジスタ、である。
【００２０】
さらに、本発明は、（６）気相法において、ＳｎＯをターゲットとして用いて、基板上に堆積するＳｎの酸化度合いを基板温度及び雰囲気酸素分圧により制御し、Ｓｎ２＋イオンの含有量が９０原子％以上のＳｎＯ薄膜を成膜することによりチャネル層を形成することを特徴とする上記（１）のｐチャネル薄膜トランジスタの製造方法、である。【００２１】
また、本発明は、（７）上記（６）の方法において、気相法がパルスレーザ堆積法(PLD法)であり、 基板として(001)ＹＳＺ単結晶基板を用い、基板温度５５０℃以上、５９０℃以下としてエピタキシャル膜を堆積することを特徴とする上記（３）の構造のｐチャネル薄膜トランジスタの製造方法、である。【００２２】
また、本発明は、（８）上記（６）の方法において、気相法がパルスレーザ堆積法(PLD法)であり、 基板としてガラス又はプラスチック基板を用い、基板温度を意図的に加熱しない温度としてアモルファス膜を堆積することを特徴とする上記（４）の構造のｐチャネル薄膜トランジスタの製造方法、である。
【発明の効果】
【００２３】
本発明は、ＣＭＯＳ回路用など実用回路に用いることができるｐチャネルで動作する正孔移動度が０．１cm2(Vs)-1以上の酸化物ＴＦＴを提供できるという顕著な効果を奏する。
【図面の簡単な説明】
【００２４】
【図１】本発明のＳｎＯ薄膜をチャネルとするＴＦＴの構造の一例を示す模式図である。
【図２】酸素分圧による酸化スズ（ＳｎＯ、ＳｎＯ２）薄膜のＸ線回折パターンである（(ａ)は、２θ/θスキャン、(ｂ)は、２θスキャン、θ＝０．５°）。
【図３】エピタキシャルＳｎＯ薄膜の４軸Ｘ線回折パターンである（(ａ)は、ＹＳＺ、ＭｇＯ、ＳＴＯ、サファイヤ単結晶基板上に成膜したＳｎＯ薄膜のOut-of-planeXRDパターン、(ｂ) は、ＹＳＺ単結晶基板上に成膜したＳｎＯ薄膜のOut-of-plane XRDパターン及び002回折のロッキングカーブ、(ｃ) は、ＹＳＺ単結晶基板上に成膜したＳｎＯ薄膜のIn-planeXRDパターン及び200回折のロッキングカーブ、 (ｄ)は、002回折のロッキングカーブ）。
【図４】酸化スズ（ＳｎＯ、ＳｎＯ２）の価電子帯硬Ｘ線光電子スペクトルである。
【図５】ＳｎＯエピタキシャル薄膜表面の図面代用原子間力顕微鏡像（(ａ)は、１０μm角、(ｂ)は 、１μm角、(ｃ)は、０．５μm角）である。
【図６】ＳｎＯエピタキシャル薄膜の光吸収スペクトル（(ａ) は、α-hνプロット、(ｂ) は、(αhν)2−hνプロット、(ｃ)は、(αhν)1/2−hνプロット、(ｄ) は、α1/2−hνプロット）。
【図７】ＳｎＯエピタキシャル薄膜の電気特性のグラフである（(ａ)は、 熱起電力測定、(ｂ)は、ホール効果測定）。
【図８】熱処理前後でのエピタキシャルＳｎＯ薄膜をチャネルとするＴＦＴ特性のグラフである（ (ａ)、(ｃ)、 (ｅ) は、出力特性、 (ｂ)、(ｄ)、（ｆ）は、伝達特性）。
【図９】エピタキシャルＳｎＯ薄膜をチャネルとするＴＦＴの動作特性のグラフである（(ａ)は、出力特性、 (ｂ)は、伝達特性、(ｃ)は、|IDS|1/2−VGSプロット、(ｄ)は、線形領域での電界効果移動度）。
【発明を実施するための形態】
【００２５】
図１は、本発明のＳｎＯエピタキシャル薄膜をチャネルとするＴＦＴの構造の一例であり、基板１上に成膜したチャネル層２、チャネル層の両側にゲート絶縁層３を挟んで形成したソース電極４、ドレイン電極５、ゲート絶縁層３上に形成したゲート電極６からなるトップゲート構造のトランジスタの模式図を示している。本発明は、チャネル層の材料に特徴を有するものであり、本発明のＴＦＴはトップゲート構造に限らず、種々の構造を採用し得る。薄膜トランジスタのチャネルとするＳｎＯ薄膜の膜厚は、１０ｎｍ以上６０ｎｍ以下、特に１５ｎｍ以上５０ｎｍ以下が好ましい。１０ｎｍ未満では、オン電流が減少し、また、６０ｎｍ超では、オフ電流が大きくなり、好ましくない。
【００２６】
本発明の薄膜トランジスタのチャネル層２は、真空容器中で、好ましくは、(001)ＹＳＺ単結晶基板上に、ＳｎＯをターゲットとして用いて、ＳｎＯエピタキシャル薄膜をＰＬＤ法やスパッタ法などで堆積させる成膜工程により形成できる。ＳｎＯ薄膜中に、結晶粒界が存在しないアモルファス状態でもよい。この場合には、基板はガラスやプラスチックを用いることができる。
【００２７】
このＳｎＯエピタキシャル薄膜の成膜工程では、Ｓｎ２＋を安定化させ、純度の高い酸化第一スズを形成するために、基板温度を５５０℃から５９０℃以下の範囲とし、成膜室内雰囲気の酸素分圧を適正な範囲に設定する、すなわちＳｎの酸化度合いを純度の高い酸化第一スズを形成するようにコントロールする必要がある。なお、酸素分圧とは、流量制御装置により成膜室内に意図的に導入された酸素ガスの分圧のことを意味する。酸素分圧が小さ過ぎるときは、金属錫が析出し易く、また、酸素分圧が大きすぎるときは、Ｓｎ４＋が析出し易い。金属錫及びＳｎ４＋がそれぞれ５原子％以上析出すると、ＳｎＯエピタキシャル薄膜の結晶構造が変化し、ｐ型伝導性を示さなくなる。したがって、ＳｎＯ薄膜中のＳｎ４＋及びＳｎ０（錫金属）の含有量が、合計で１０原子％未満とする必要がある。ｐ型伝導性が得られる最も適切な酸素分圧の範囲は予め実験的に求めることができるが、好ましい範囲は１×１０-2Pa超、１×１０-1Pa未満である。    
【００２８】
ＳｎＯエピタキシャル薄膜の成膜方法としては、基板に対向して配置したターゲットに高エネルギー密度のレーザー光をパルス状に照射し、ターゲット表面から原子、分子をプラズマ化して対向する基板上に蒸着させるＰＬＤ
法が好ましい。しかし、Ｓｎ２＋を安定化するように酸化の度合いを制御できれば、スパッタ法など他の成膜法でもよい。
【００２９】
ＰＬＤ法の好ましい条件としては、５５０℃以上５９０℃以下に保持した(001)ＹＳＺ単結晶基板上にＳｎＯの焼結体や圧粉体などをターゲットとして用い、酸素分圧を適切な範囲に制御して成膜する。酸素ガスの分圧の制御は、流量計を通して、Ｏ２ガスを成膜室内に導入して行う。
【００３０】
基板温度が５５０℃未満では、ＳｎＯ相が得られず、基板温度が５９０℃超では、ＳｎＯ相は得られるものの、Ｓｎ４＋が析出しはじめ、基板温度７００℃の場合には成長速度が０．１nmt/min以下になりＳｎＯ膜が成長しなくなる。これはＳｎＯの融点が７００〜 ９５０℃であり、７００℃以上ではＳｎＯが分解することが理由であると考えられる。成膜時の酸素分圧が１×１０-2
Pa以下ではＳｎＯ相は存在するものの、膜内に金属Ｓｎが含まれる。また、１×１０-1 Pa以上の酸素分圧ではＳｎ４＋を多く含むＳｎＯ層が成長する。
【００３１】
ＳｎＯエピタキシャル薄膜を成膜するには、基板は、これまで知られている成膜基板の中では(001)ＹＳＺ単結晶基板が最も好ましい。(001)ＭｇＯ、(001)ＳＴＯ、(1-102)Ａｌ2Ｏ3等の単結晶基板ではエピタキシャル膜は得られない。基板は、成膜工程に先立ち、高温における熱処理、酸によるエッチング処理などにより表面清浄化処理をしておくことが好ましい。この方法により、ＹＳＺ(100)面上にＳｎＯ(001)面が成長し、ＳｎＯ(100)面はＹＳＺ(1-10)面と同様の４回対称性を示し、ＳｎＯ膜がＹＳＺ単結晶基板上にヘテロエピタキシャル成長したことが分かる。面内では、ＹＳＺ(1-10)面とＳｎＯ(100)面が平行になるように成長する。
【００３２】
以上説明したＳｎＯ薄膜の成長方法により、Ｓｎ２＋を９０原子％以上含む、空間群Ｐ４／ｎｍｍに属する結晶構造を有するＳｎＯ薄膜を得ることができる。得られた薄膜は、ｐ型伝導性を示し、正孔移動度が０．１cm2(Vs)-1以上、より好ましくは、０．５ｃm2(Vs)-1以上、さらには、２．０ｃm2(Vs)-1以上のＳｎＯ薄膜チャネルを形成することができる。
【００３３】
ＳｎＯアモルファス薄膜を成膜するには、基板は、ガラス、プラスチックなどを使用することができるが、価格、化学的安定性、表面平坦性の観点から、ガラスが最も好ましい。基板は、成膜工程に先立ち、高温における熱処理、酸によるエッチング処理などにより表面清浄化処理をしておくことが好ましい。ＳｎＯアモルファスの成膜方法としては、基板に対向して配置したターゲットに高エネルギー密度のレーザー光をパルス状に照射し、ターゲット表面から原子、分子をプラズマ化して対向する基板上に蒸着させるＰＬＤ
法が好ましい。しかし、Ｓｎ２＋を安定化するように酸化の度合いを制御できれば、スパッタ法など他の成膜法でもよい。
【００３４】
ＰＬＤ法の好ましい条件としては、基板温度を意図的に加熱しない温度とし、基板上にＳｎＯの焼結体や圧粉体などをターゲットとして用い、酸素分圧を適切な範囲に制御して成膜する。酸素ガスの分圧の制御は、流量計を通して、Ｏ２ガスを成膜室内に導入して行う。成膜時の酸素分圧が１×１０-2
Pa未満ではＳｎ２＋存在するものの、膜内に金属Ｓｎが含まれる。１×１０-2 Pa以上、１×Pa未満では、膜は黒色を呈し、Ｓｎ２＋が９０％超含まれており、ｐ型伝導性を示す。正孔移動度は、０．１ｃm2(Vs)-1超である。また、１Pa以上の酸素分圧ではＳｎ４＋を多く含むＳｎＯ膜が成長し、ｎ型伝導を示す。
【００３５】
ソース電極、ドレイン電極、ゲート絶縁層の形成は通常採用されている材料、方法を用いればよい。ゲート絶縁層としては、アモルファスアルミナ（ａ−Ａｌ２Ｏ３）,Ｓｉ3Ｎ4,ＳｉＯ2を用いることができるが、ａ−Ａｌ２Ｏ３は誘電率(約9)が大きくないため、より誘電率の大きいHigh-k材料であるＨｆＯ2,Ｔａ2Ｏ5,ＺｒＯ2などをゲート絶縁層として用いることが好ましい。ソース電極、ドレイン電極及びゲート電極を形成した後に、ゲートリーク電流を低減するために真空中で、１５０〜３００℃程度の温度で熱処理を行うことが好ましい。さらに詳しく、実験例、比較実験例、実施例に基づいて本発明を説明する。
［実験例］
【００３６】
(001)ＹＳＺ単結晶基板上にＰＬＤ法でＳｎＯ薄膜を堆積した。(001)ＹＳＺ単結晶基板は、予め大気中にて１３８０℃で加熱処理を行なった。ＰＬＤ装置としてはULVAC社製レーザアブレーション成膜装置を用いた。ターゲットにはＳｎＯ焼結体（高純度化学研究所社製の粉末原料を焼結して作成）を用いて、ＫｒＦエキシマレーザ(波長248nm,パルス幅8ns)を照射してアブレーションを行った。基板とターゲット間の距離は４cmとした。基板温度５７５℃、酸素分圧４×１０-2Pa、繰り返し周波数２Hz、強度約１．５Jcm-2pulse-1の条件で成膜を行い、成膜速度は５．６nm/minであった。膜厚は、１９nmであった。
［比較実験例１〜３］
【００３７】
酸素分圧をそれぞれ、１×１０-１Pa（比較実験例１） 、１×１０-2Pa（比較実験例２）、４×１０-３Pa（比較実験例３）とした以外は実験例と同じ条件で成膜を行った。
［比較実験例４〜６］
【００３８】
(001)ＹＳＺ単結晶基板に代えて、それぞれ、(001)ＭｇＯ単結晶基板（比較実験例４）、(001)ＳＴＯ単結晶基板（比較実験例５）、(102)Ａｌ2Ｏ3単結晶基板（比較実験例６）を用いた以外は実験例と同じ条件で成膜を行った。
【００３９】
作製した薄膜について、（１）Ｘ線回折計による相の同定、成長方位の確認、（２）ＳＰring8(兵庫県)のビームラインBL47XUでの硬Ｘ線光電子分光による価電子帯の観測、（３）原子間力顕微鏡による薄膜表面の観察、（４）紫外−近赤外域(波長範囲200〜2500nm)での光吸収スペクトルの測定、（５）van  der  pauw法による室温から８０Kまでの温度範囲でのホール(Hall)効果測定を行った。
【００４０】
図２に、Ｘ線回折の結果を示す。Ｘ線回折の結果から成膜時の酸素分圧が１×１０-2 Pa（比較実験例２）以下ではＳｎＯ相は存在するものの、膜内に金属Ｓｎが含まれることが分かった。また、酸素分圧が４×１０-2Pa（実験例）ではＳｎＯ層がエピタキシャル成長した。しかし、酸素分圧を１×１０-1Pa（比較実験例１）以上にすると、Ｓｎ４＋を５原子％超含む多結晶ＳｎＯ層が成長しはじめ、ＳｎＯ２相が生成した。
【００４１】
次に、実験例の酸素分圧４×１０-2 Paで成膜しエピタキシャル成長したＳｎＯ薄膜について、４軸Ｘ線回折計により成長方位の確認を行った。図３に示すように、ＹＳＺ(100)面上にＳｎＯ(001)面が成長しており、ＹＳＺ(1-10)面とＳｎＯ(100)面が同じ方向を向いていることを示している。002ＳｎＯ回折、200ＳｎＯ回折のロッキングカーブの半値幅はそれぞれ０．４６°、０．７°であった。また、ＳｎＯ(100)面はＹＳＺ(1-10)面と同様の４回対称性を示しており（図３（ｄ））、ＳｎＯ膜がＹＳＺ単結晶基板上にヘテロエピタキシャル成長していることが分かった。エピタキシャル関係は、(001)ＳｎＯ//(001)ＹＳＺ,(100)ＳｎＯ//(1-10)ＹＳＺであった。
【００４２】
比較実験例４〜６の(001)ＭｇＯ、(001)ＳＴＯ、(1-102)Ａｌ2Ｏ3単結晶基板上にＳｎＯ薄膜成長を行なった場合は、図３（ａ）に示すとおり、いずれの場合もＹＳＺ基板上に比べて、Ｘ線回折強度で２桁程度低下しておりＹＳＺ基板上に作製した場合のようなエピタキシャル膜は得られなかった。
【００４３】
図４に、０１sピークが５３１eVとなるように結合エネルギーを決定した場合のＳｎＯ薄膜の価電子帯硬Ｘ線光電子分光スペクトルを示す。参照試料として測定したＳｎＯ2のスペクトルと比較して、(Ｋｒ)５ｓ2電子配置であるＳｎＯのスペクトルでは０２ｐ軌道の上に新しい準位が形成された。また、ＳｎＯ薄膜のフェルミ準位は状態密度がゼロになる、すなわち価電子帯のトップの位置にある。代表的なｎ型導電性酸化物であるＳｎＯ2の場合は、フェルミ準位は、伝導帯のボトムの位置にある。硬Ｘ線光電子分光の測定結果は、ＳｎＯにおいて０２ｐ軌道の高エネルギー側にＳｎ５ｓ準位が存在し、価電子帯を形成したことを示すものである。  
【００４４】
実験例に示す条件で作製したＳｎＯ薄膜表面の原子間力顕微鏡像を図５に示す。ＳｎＯのｃ軸長約０．５nmに相当する高さのステップが薄膜表面に見られる。１０μm四方の像では一様の表面が観察され、最大高低差は３．３nmであった。１μm四方で観察した像では細かい島状の構造が観察され、さらに拡大して断面高低差を見ると約０．５nm高さの段差が観察された。観察された段差の高さ０．５nmはＳｎＯ(001)面の間隔０．４８３６nmとよく一致しており、薄膜がステップ・テラス構造をしていることが分かった。
【００４５】
図６に、エピタキシャルＳｎＯ薄膜の光吸収係数αと光子エネルギーhνの関係を示す。図６(ｂ)に示す(αhν)2−hνプロットから見積もった直接遷移光学ギャップは２．７eV程度であり、報告されている（R. Sivaramasubramaniam  et  al.,  Phys.  stat.  sol.,(a)136,215(1993)）値と一致した。
【００４６】
しかし、光吸収係数は光子エネルギー１．６eV付近から緩やかに立ち上がっており、遷移確率の低い間接遷移があることが考えられる。第一原理計算の結果は、間接ギャップの存在を示しており、間接ギャップは約０．３eV 、直接ギャップは約２．２eVと求められている（非特許文献１５）。第一原理計算は実験値よりもバンドギャップを小さく見積もる傾向があり、ＳｎＯは間接ギャップを有する間接半導体と考えられる。
【００４７】
実験例において作製したＳｎＯエピタキシャル薄膜の電気特性を明らかにするためにゼーベック（Seebeck）効果測定、ホール（Hall）効果測定を行った。図７（ａ）に示すように、室温でのゼーベック（Seebeck）係数はＳ＝＋１０２４mVK-1であり、ＳｎＯ薄膜が正孔をキャリアとして電気伝導しているｐ型伝導体であることが示された。さらに、室温〜８０Kの温度範囲でホール（Hall）効果測定結果から、正孔移動度、正孔濃度を算出した。室温での正孔移動度、正孔濃度はそれぞれ２．４cm2(Vs)-1、２．５×１０17cm-3であった。図７（ｂ）に示すとおり、正孔濃度は、温度とともに増大する熱活性型を示し、正孔濃度の活性化エネルギーは４５．６mV/Kであった。また、正孔移動度も温度とともに増大した。
【実施例１】
【００４８】
エピタキシャルＳｎＯ薄膜をチャネルとして、図１に示す構造のトップゲート型ＴＦＴを作製した。まず、ＴＦＴのチャネルとして(001)ＹＳＺ単結晶基板上に実験例の条件で厚さ１９nmのＳｎＯ層を成膜した。次に、フォトリソグラフィーと電子線蒸着法によりＡｕ(20nmt)/Ｎｉ(8nmt)層からなるソース電極及びドレイン電極を作製した。その後、ソース電極、ドレイン電極及びチャネル上にＰＬＤ法によりアモルファスアルミナ（ａ−Ａｌ２Ｏ３）ゲート絶縁層を成膜した。【００４９】
ａ−Ａｌ２Ｏ３ゲート絶縁層の成膜条件は、基板温度２０℃、酸素分圧２Pa、ＡｒＦレーザー繰り返し周波数１０Hz 、強度約２Jcm-2pulse-1として、絶縁層膜厚は２１０nmとした。その後、フォトリソグラフィーと電子線蒸着法によりＡｕ(20nmt)/Ｎｉ(8nmt)層からなるゲート電極を作製した。チャネル長(L)及びチャネル幅(W)はＬ／Ｗ＝５０／３００μmとした。ソース電極、ドレイン電極及びゲート電極を形成した後に、ゲートリーク電流を低減するために真空中で、１５０℃、５分間の条件と２００℃、５分間の条件で、赤外線ランプ加熱による高速熱処理を行った。図８に示すように、２００℃で熱処理することにより１０nAであったリーク電流を０．１nA未満に低減することが出来た。【００５０】
２００℃で熱処理したＴＦＴに関して、大気中、暗所にて、出力特性、伝達特性の解析を行った。図９に示すとおり、ｐチャネルで動作することが分かる。また、図９（ａ）に示す出力特性で示されるように、ゲート−ソース間の印加電圧が１０V、ドレイン−ソース間の印加電圧が１０Vのバイアス条件下で１４μAの電流変調が得られた。【００５１】
図９（ｃ）に示すように、(IDS)1/2−VGプロットから求めた閾値電圧は＋４．８V程度であり、該ＴＦＴはｐチャネルディプレッション型であることがわかる。【００５２】
ＴＦＴの電界効果移動度は、線形領域で１．２cm2(Vs)-1 、飽和領域で０．７cm2V-1s-1、オン・オフ比は約１０2であった。飽和領域の移動度が線形領域の移動度より小さくなっているが、これはゲートに印加した電圧ではチャネルをピンチオフさせることができないためと考えられる。すなわち、該ＴＦＴのチャネルには高濃度のキャリア（約2.5×1017cm-3）が含まれており、アモルファスアルミナゲート絶縁膜では誘電率が十分大きくない(誘電率＝約9)ために、チャネルをピンチオフすることができず、また、空乏層を作ることが出来なかったために、小さい飽和移動度、小さいオン・オフ比という結果をもたらしていると考えられる。【００５３】
線形領域、飽和領域での電界効果移動度μｌｉｎ．及びμｓａｔ．は、それぞれgm=(W/L)μlin.C0VGS、IDS=(Wμsat.C0/2L)(VGS−VT)2で定義される。ここで、gm、C0、VTは、それぞれ伝達コンダクタンス、単位面積あたりのゲート容量、閾値電圧であり、伝達コンダクタンスgmは、gm=∂IDS/∂VGSで与えられる。
【実施例２】
【００５４】
実施例１より誘電率の大きいHigh-k材料を絶縁層としてＴＦＴを作製した。ＹＳＺ(001)単結晶基板上にＳｎＯ(001)/ＺｒＯ2：ＹＳＺ(001)/ＩＴＯ(001)/ＹＳＺ(001)からなるチャネル層−絶縁層−ゲート電極層の全てをエピタキシャル成長させた１０mm角の積層膜を作製し、ボトムゲート型のＴＦＴを作製した。絶縁層以外の層の形成は実施例１と同様に行った。該ＴＦＴでは、誘電率が大きな（＝約２５）ＹＳＺ（Ｙ安定ジルコニア）エピタキシャル薄膜をゲート絶縁膜として使用しているため、飽和移動度及びオン・オフ比が増大した。
【産業上の利用可能性】
【００５５】
有機ＬＥＤ（ＯＬＥＤ）デバイスは、ｐチャネルＴＦＴ駆動の方が、ｎチャネルＴＦＴ駆動に比べて、配線が容易である。また、フラットパネルディスプレイの周辺回路素子など、ＣＭＯＳ回路を構成するために、ｐチャネルＴＦＴは不可欠である。本発明は、特にこれらのデバイス、回路に有用である。
【図１】
2010010802.tif 000003
【図２】
2010010802.tif 000004
【図３】
2010010802.tif 000005
【図４】
2010010802.tif 000006
【図５】
2010010802.tif 000007
【図６】
2010010802.tif 000008
【図７】
2010010802.tif 000009
【図８】
2010010802.tif 000010
【図９】
2010010802.tif 000011
【国際調査報告】
2010010802.tif 000012
2010010802.tif 000013