【事件の表示】
　特許第３１５７１８６号「アクティブマトリクス型液晶表示装置」の請求項１、２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１５７１８６号の請求項１、２に係る特許を維持する。
【理　由】
１．手続の経緯
　本件特許第３１５７１８６号の請求項１及び２に係る発明についての出願は、平成３年５月２８日に特許出願され、平成１３年２月９日にその発明について特許の設定登録がなされ、その後、その特許について、異議申立人佐藤勝明より特許異議の申立てがなされ、取消理由が通知され、その指定期間内である平成１４年３月４日に訂正請求がなされ、さらに再度の取消理由が通知され、その指定期間内である平成１４年３月２７日に、平成１４年３月４日付けの訂正請求を取下げるるとともに、新たに訂正請求がなされたものである。
２．訂正の適否についての判断
ア．訂正の内容
ａ．特許請求の範囲の請求項１及び２中の「記信号線の形成された層の直下の層で、かつ、前記信号線に沿って」を、「前記信号線の形成された層の直下の層で、かつ、前記信号線下に前記信号線に沿って」と訂正する。
ｂ．明細書第４頁第１９〜２０行（特許公報第２頁第４欄第３７〜３８行）及び明細書第４頁第２７〜２８行（特許公報第２頁第４欄第４８〜４９行）の「記信号線の形成された層の直下の層で、かつ、前記信号線に沿って」を、「前記信号線の形成された層の直下の層で、かつ、前記信号線下に前記信号線に沿って」と訂正する。
イ．訂正の目的の適否、新規事項の追加の有無及び拡張・変更の存否
　上記訂正事項ａは、明細書第８頁第７〜８行（特許公報第４頁第７欄第８〜１０行）及び図５の記載に基づいて、シールド電極が配設される位置を限定するものであるから、特許請求の範囲の減縮に該当し、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　上記訂正事項ｂは、訂正事項ａとの整合を図るため、明細書第８頁第７〜８行（特許公報第４頁第７欄第８〜１０行）及び図５の記載に基づいて、明細書第４頁第１９〜２０行（特許公報第２頁第４欄第３７〜３８行）及び明細書第４頁第２７〜２８行（特許公報第２頁第４欄第４８〜４９行）の記載を訂正するものであるから、明りょうでない記載の釈明に該当し、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、又は変更するものでもない。
ウ．結論
　したがって、上記訂正は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、特許法第１２０条の４第２項の規定及び同条第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書及び第２項の規定に適合するので、当該訂正を認める。
３．特許異議の申立てについて
ア．本件発明
　本件の請求項１及び２に係る発明（以下、それぞれ本件発明１及び本件発明２という）は、平成１４年３月２７日付けで提出された訂正明細書及の特許請求の範囲の請求項１及び２に各々記載されたとおりの次のものである。
　「【請求項１】　アレイ基板上にマトリクス状に配設された走査線と信号線との交点に形成された薄膜トランジスタと、この薄膜トランジスタに接続された表示画素電極とを備えたアクティブマトリクス型液晶表示装置において、
　前記信号線の形成された層の直下の層で、かつ、前記信号線下に前記信号線に沿ってシールド電極が配設されていることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項２】　アレイ基板上にマトリクス状に配設された走査線と信号線との交点に形成された薄膜トランジスタと、この薄膜トランジスタに接続された表示画素電極とを備えたアクティブマトリクス型液晶表示装置において、
　前記表示画素電極に接続された薄膜トランジスタの属する走査線に対し前記表示画素電極を挟んで対向する側に配置された共通配線から延在するシールド電極が前記信号線の形成された層の直下の層で、かつ、前記信号線下に前記信号線に沿って配設されていることを特徴とするアクティブマトリクス型液晶表示装置。」
イ．申立ての理由の概要
　特許異議申立人佐藤勝明は、甲第１号証及び甲第２号証の各刊行物（以下、それぞれ刊行物１及び２という）を提出して、本件発明１及び２は、刊行物１に記載された発明に記載された発明に基づいて、または、各刊行物１及び２に各々記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものであり、それらの特許は取り消されるべきものである旨主張する。
ウ．各刊行物に記載の発明
　刊行物１及び２には、次のように記載されている。
刊行物１：特開平２−６３０２０号公報
　「この発明は、薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）をスイッチ素子として表示画素電極アレイを構成したアクティブマトリクス型液晶表示素子に関する。」（第１頁右下欄第５〜８行）
　「第１図はこの発明の一実施例を示す図であり、・・・・第１図（ａ）において、薄膜トランジスタ（ＴＦＴ）２０は、第４図の場合と同様に、走査線２１と一体のゲート電極２２、信号線２３と一体のドレイン電極２４、表示画素電極２５に接続されたソース電極２６、及び半導体層２７から構成されている。また、ＴＦＴ２０近辺には、走査線２１と概略平行な方向に直線状に延び且つ表示画素電極２５の周囲を絶縁膜（図示せず）を介して取り囲むように、容量形成用電極２８が形成されており、表示画素電極２５と容量形成電極２８との重なり部分で付加的な蓄積容量が得られる。
　・・・・第１図（ｂ）において、例えばガラスからなる絶縁性基板３０の一主面上には、例えば遮光性材料であるＣｒ（クロム）膜をスパッタ法で被膜した後、所定の形状にフォトエッチングすることによりゲート電極２２と容量形成電極とが同時に形成され、更に、これを覆うように例えば酸化シリコン（ＳｉＯｘ）からなるゲート絶縁膜３１がプラズマＣＶＤ法により形成されている。ここで、図示はしていないが、ゲート電極２２と容量形成用電極２８が形成される際に、同じ工程で走査線２１も形成される。また、ゲート絶縁膜３１が、第１図（ａ）における容量形成用電極２８と表示画素電極２５との間に介在する絶縁膜である。・・・・半導体層２７のソース領域３３側に隣接するゲート絶縁膜３１上には、例えばＩＴＯ（インジウム・チン・オキサイド）膜をスパッタ法で被膜した後、所定の形状にフォトエッチングすることにより表示画素電極２５が設けられている。・・・・第１図（ａ）における信号線２３もドレイン電極２４とソース電極２６と同じ工程で形成している。こうして、所望のアレイ基板３４が得られる。」（第３頁左下欄第１行〜第４頁左上欄第１５行）
　また、第１図（ａ）には、アレイ基板の一画素部分が平面図で、同図（ｂ）には断面図で、同図（ｃ）には投影図で示されており、この図において、薄膜トランジスタ２０は走査線２１と信号線２３の交点の位置に形成され、容量形成用電極２８が画素電極を取り囲み、その幅の一部分が画素電極と重なり、一部分の辺が信号線２３に沿うように、ゲート絶縁膜３１の直下の層に形成されている。
　以上の記載からすれば、刊行物１には、「アレイ基板上にマトリクス状に配設された走査線と信号線との交点に配置された薄膜トランジスタと、表示画素電極とを備え、ゲート絶縁膜の直下の層に、その一部分が信号線に沿うように容量形成用電極が形成されたアクティブマトリクス型液晶表示素子」が記載されているものと認められる。
刊行物２：特開平３−１０２２５号公報
　「第１図は、本発明の原理説明図である。・・・・本発明は各画素とも画素電極Ｅｉ（ｉ＝１，２．・・・）とこの画素電極に隣接するゲートバスラインＧＢｉ，ＧＢｉ＋１間に、シールド電極ＳＨｉを配設し、このシールド電極ＳＨｉを走査順位が一つ前のゲートバスラインＧｉ−１に接続した構成とする。」（第２頁左下欄第１８行〜右下欄第９行）
　「また、注目画素に隣接するドレインバスラインＤＢ２と当該画素の画素電極Ｅ２との間に、シールド電極ＳＨ２の一部を介在させることにより、このドレインバスラインＤＢ２の電圧変化の影響即ちクロストークを抑制することができる。このように、画素電極とバスライン間にシールド電極を介在させ、これを走査順位が前位のゲートバスラインに接続することにより、このバスラインの電圧変動の影響を緩和することができる。」（第３頁右上欄第１０〜１４行）
エ．判断
　本件発明１と、刊行物１に記載のものとを対比すると、刊行物１に記載のものにおいて、表示画素電極は薄膜トランジスタに接続され、容量形成用電極は信号線と一体のドレイン電極が形成された層であるゲート絶縁膜の直下の層に形成されており、また、刊行物１に記載のものにおける容量形成用電極は信号線と表示画素電極の間にあって電気力線を遮蔽する作用を有するので、本件発明１におけるシールド電極に相当し、さらに刊行物１に記載のものにおけるアクティブマトリクス型液晶表示素子は、本件発明１におけるアクティブマトリクス型液晶表示装置に相当するので、本件発明１と刊行物１に記載のものとは、「アレイ基板上にマトリクス状に配設された走査線と信号線との交点に形成された薄膜トランジスタと、この薄膜トランジスタに接続された表示画素電極とを備えたアクティブマトリクス型液晶表示装置において、
　前記信号線の形成された層の直下の層で、前記信号線に沿ってシールド電極が配設されているアクティブマトリクス型液晶表示装置」である点において共通するが、本件発明１において、シールド電極が信号線下に配設されているのに対し、刊行物１に記載のものにおいては、容量形成用電極が、信号線下でなく、表示画素電極に一部重なるように配設されている点において相違する。
　そこで、上記相違点について検討する。
　刊行物１に記載のものにおける容量形成用電極は、表示画素電極と重なる部分を有することによって付加的な蓄積容量を形成し、また、表示画素部分に重ならずに表示画素電極と信号線との間にある部分により、電気力線が遮蔽されることが考えられるものであるが、本来、シールド電極として配設されたものではなく、信号線下に配設して表示画素電極との重なり部分がないようにすることができないことは明らかである。
　また、刊行物２には、表示画素電極と配線間にシールド電極を配置することが記載されているが、シールド電極を配線の下に配設することは示されていず、また、このシールド電極の配設に関する事項を、刊行物１に記載のものにおける容量形成用電極の場合に適用し得るという根拠もない。
　そうすると、刊行物２に記載のものを勘案しても、シールド線を信号線下に配設することは、容易に想到し得るところではない。
　それゆえ、本件発明１は、刊行物１に記載された発明に基づいて、または刊行物１及び２に各々記載された発明に基づいて、当業者が容易に発明できたものではない。
　次に、本件発明２と刊行物１に記載のものとを対比すると、本件発明２において、シールド電極が信号線下に配設されているのに対し、刊行物１に記載のものにおいては、容量形成電極が、信号線下でなく、表示画素電極に一部重なるように配設されているという相違点があるから、本件発明１に対するのと同様の理由により、やはり刊行物１に記載された発明に基づいて、または刊行物１及び２に各々記載された発明に基づいて、当業者が容易に発明できたものではない。
４．むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件発明１及び２についての特許を取り消すことはできない。
　また、他に本件発明１及び２についての特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１４年４月１日（２００２．４．１）
【訂正の要旨】
　（３）訂正事項
ａ．特許請求の範囲の請求項１及び２中の「前記信号線の形成された層の直下の層で、かつ、前記信号線に沿って」を特許請求の範囲の減縮を目的として、「前記信号線の形成された層の直下の層で、かつ、前記信号線下に前記信号線に沿って」と訂正する。
ｂ．これに伴い、特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るため、明りょうでない記載の釈明を目的として、特許明細書第４頁第１９行〜第２０行（特許第３１５７１８６号公報第２頁第４欄第３７行〜第３８行）および同明細書第４頁第２７行〜第２８行（同公報第２頁第４欄第４８行〜第４９行）「前記信号線の形成された層の直下の層で、かつ、前記信号線に沿って」を「前記信号線の形成された層の直下の層で、かつ、前記信号線下に前記信号線に沿って」と訂正する。
（５４）【発明の名称】
アクティブマトリクス型液晶表示装置
（５７）【特許請求の範囲】
　【請求項１】
　アレイ基板上にマトリクス状に配設された走査線と信号線との交点に形成された薄膜トランジスタと、この薄膜トランジスタに接続された表示画素電極とを備えたアクティブマトリクス型液晶表示装置において、
　前記信号線の形成された層の直下の層で、かつ、
前記信号線下に
　ことを特徴とするアクティブマトリクス型液晶表示装置。
　【請求項２】
　アレイ基板上にマトリクス状に配設された走査線と信号線との交点に形成された薄膜トランジスタと、この薄膜トランジスタに接続された表示画素電極とを備えたアクティブマトリクス型液晶表示装置において、
　前記表示画素電極に接続された薄膜トランジスタの属する走査線に対し前記表示画素電極を挟んで対向する側に配置された共通配線から延在するシールド電極が前記信号線の形成された層の直下の層で、かつ、
前記信号線下に
　ことを特徴とするアクティブマトリクス型液晶表示装置。
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　この発明は、薄膜トランジスタ（以下、ＴＦＴと称する）を用いて液晶を駆動してなるアクティブマトリクス型液晶表示装置に関する。
　【０００２】
　【従来の技術】
　近年、液晶を用いた表示装置においては、テレビ表示やグラフィック表示などを指向して、大容量で高密度のアクティブマトリクス型液晶表示装置の開発及び実用化が盛んである。この様な表示装置では、クロストークを低減させて高コントラストの表示が可能なように、各画素に対応してスイッチ素子を配設し、画素の駆動が行われる。
　【０００３】
　このスイッチ素子には、非線型抵抗素子や半導体スイッチが用いられるが、種々のスイッチの中でも透過型表示が可能であり、大面積化も容易であるなどの理由から、透明な絶縁性基板上に形成されたＴＦＴが用いられている。
　【０００４】
　従来のＴＦＴを用いた液晶表示装置は、図７に示すように、アレイ基板上の複数の走査線１０１及び信号線１０２の交点にＴＦＴ１０３が配設されている。このＴＦＴ１０３のゲート電極１１１は走査線１０１に接続され、ソース電極１１６は表示画素電極１０４に接続されている。また、図示しないが、この表示画素電極１０４に対し、液晶層１３１を介して対向電極１２６が配設され、液晶表示装置が構成される。
　【０００５】
　次に、この液晶表示装置の駆動方法について説明する。ゲート電極１１１に走査線選択電圧（以下、Ｖｇ，ｏｎと称する）が印加されている期間（以下、書き込み期間と称する）に、表示画素電極１０３の電位が信号線電位と同電位に設定され、ゲート電極１１１に走査線非選択電圧（以下、Ｖｇ，ｏｆｆと称する）が印加されている期間（以下、保持期間と称する）は、表示画素電極１０４はこの電位に保持される。
　【０００６】
　一方、対向電極１２６は、所定の電位に設定されている。従って、液晶層１３１にはこの表示画素電極１０４と対向電極１２６との電位差に相当する電圧が印加される。この電圧を制御して、液晶層の光透過率を制御することにより、画像表示が行われる。
　【０００７】
　また、液晶が直流駆動されると、液晶分子は電気分解により劣化し、寿命が短くなるため、一般に液晶は交流駆動される。例えば、対向電極電位を定電位に設定し、この対向電極電位に対する信号線電位の極性をフレーム毎に正負反転することによって交流駆動を行うことができる。
　【０００８】
　【発明が解決しようとする課題】
　ところで、表示画素電極１０４と、隣接する信号線１０２との間には寄生容量Ｃｐｓが存在する。
　【０００９】
　このＣｐｓの存在から、保持期間における表示画素電極電位は、信号線電位の変化にともなって変動する。この表示画素電極電位の変動（以下、ΔＶｐｓと称する）は、
　ΔＶｐｓ〜ΔＶｓ＊Ｃｐｓ／（Ｃｌｃ＋Ｃｐｓ＋Ｃｇｓ）
　　　　　　　ΔＶｓ：信号線電位の変化
　　　　　　　Ｃｌｃ：表示画素電極と対向電極との間の液晶層の静電容量
で表される。このΔＶｐｓだけ液晶層１３１に印加される電圧が変動し、本来の信号線電位に対応する光透過率を得ることができなくなる。このΔＶｐｓの表示画面に対する影響は画面上部と下部とでは等しくないことが知られている。このため、画面上部と下部とでは印加される電圧に対する透過率特性が異なる、いわゆる輝度傾斜の問題を生じる。
　【００１０】
　図７に従来の液晶表示装置の電圧−透過率特性を示す。この図を見ると明らかなように、画面上部と下部とでは透過率に大きな差が生じており、従って所望の画像表示を得ることができない。
　【００１１】
　一方、走査信号電圧がＶｇ，ｏｎからＶｇ，ｏｆｆに切り替わる際、Ｃｇｓの存在から、表示画素電極電位はある量だけ負側にシフトする。このシフト量（以下、Ｖｐｇと称する）は、
　ΔＶｐｇ〜ΔＶｇ＊Ｃｇｓ／（Ｃｌｃ＋Ｃｐｓ＋Ｃｇｓ）
　　　　　　　（ΔＶｇ＝Ｖｇ，ｏｎ−Ｖｇ，ｏｆｆ）
で表される。液晶層は交流駆動されているために、印加電圧は正負で非対称となり、フレーム毎にフリッカが生じる原因となる。
　【００１２】
　上記の問題を解決するために、従来の液晶表示装置では表示画素電極下の一部にゲート絶縁膜を介してストレージキャパシタを設けていたが、ΔＶｐｓを十分に低減させることはできず、このために生じる輝度傾斜は、高精細な画像表示実現に対する大きな障害となった。また、ゲート絶縁膜のピンホール欠陥による表示画素電極とストレージキャパシタとのショートが発生するという問題や、さらには表示画素電極のストレージキャパシタ上の部分とその他の部分とで段差が生じ、均一な表示画面を得られないという問題が生じた。
　【００１３】
　本発明は上記の技術的背景を考慮し、信号線電位の変動によって生じる表示画面への影響を低減し、液晶表示装置の表示特性を向上させることを目的とする。
　【００１４】
　【課題を解決するための手段】
　請求項１の発明は、アレイ基板上にマトリクス状に配設された走査線と信号線との交点に形成された薄膜トランジスタと、この薄膜トランジスタに接続された表示画素電極とを備えたアクティブマトリクス型液晶表示装置において、前記信号線の形成された層の直下の層で、かつ、
前記信号線下に
　【００１５】
　請求項２の発明は、アレイ基板上にマトリクス状に配設された走査線と信号線との交点に形成された薄膜トランジスタと、この薄膜トランジスタに接続された表示画素電極とを備えたアクティブマトリクス型液晶表示装置において、前記表示画素電極に接続された薄膜トランジスタの属する走査線に対し前記表示画素電極を挟んで対向する側に配置された共通配線から延在するシールド電極が前記信号線の形成された層の直下の層で、かつ、
前記信号線下に
　【００１６】
　発明者らは上記の課題に対して鋭意検討した結果、表示画素電極−信号線間にシールド電極を埋め込むことにより、Ｃｐｓを大幅に低減させることができることを見出した。以下に、その理由を図面を参照して説明する。
　【００１７】
　図８は、液晶表示装置内に分布する電気力線を模式的に示す。
　【００１８】
　表示画素電極１０４−信号線１０２間に生じる電気力線は、信号線電圧の変動によって変化する。この表示画素電極１０４−信号線１０２間の電気力線は、図に示すように対向電極１３０側においては、ある程度対向電極１３０によって遮蔽される。一方、アレイ基板１２０側の電気力線については、従来の液晶表示装置は、これを遮蔽する手段を有しないために、主にこのアレイ基板１２０側の電気力線の作用から、表示画面に悪影響が生じることが分かった。
　【００１９】
　本発明のアクティブマトリクス型液晶表示装置においては、対向電極側の電気力線のみならず上述したアレイ基板側の電気力線をも遮蔽できるため、Ｃｐｓを大幅に低減させることができる。
　【００２０】
　また、シールド電極と表示画素電極は重ならないために、シールド電極と表示画素電極とのショートが起こることを防ぐことができ、さらに、表示画素電極に生じる段差を解消できる。
　【００２１】
　【発明の実施の形態】
　（参考例）
本参考例においては、表示画素電極−信号線間のゲート絶縁膜中にシールド電極を埋め込むことにより、Ｃｐｓを大幅に低減させることができた。以下、図面を参照して本参考例を詳細に説明する。
　【００２２】
　図１は本参考例の液晶表示装置のアレイ基板上の一画素の部分平面図を示す。図２は図１の線ＡＡ‘に沿った断面図を示す。
　【００２３】
　図１に示すように、複数の走査線１及び信号線２は、それぞれ行方向と列方向に配設されている。ＴＦＴ３は、これらの交点にマトリクス状に形成され、走査線１と一体のゲート電極１１、信号線２と一体のドレインＤ電極１４、表示画素電極４に接続されたソース電極１６、及び半導体層１７から構成されている。
　【００２４】
　さらに本参考例に係る電極（以下、シールド電極５０とよぶ）が、表示画素電極４と信号線２との間隙のゲート絶縁膜中に埋め込まれている。このシールド電極５０はシールド電極配線５１に接続され、図示しない外部端子より電位規定が行える構成となっている。このため、シールド電極に印加される電位を独立に保持することができる。
　【００２５】
　次に図２を用いて、本参考例の液晶表示装置の製造方法の一例を示す。
　【００２６】
　ガラスなどからなる絶縁性基板２０の一主面には、例えば遮光性材料であるＣｒ膜をスパッタ法で積層した後、所定の形状にフォトエッチングすることによりゲート電極２１、シールド電極５０、及び図示しない走査線を形成する。そしてこれらを覆うように例えば酸化シリコン（ＳｉＯｘ）からなるゲート絶縁膜２１をプラズマＣＶＤ法を用いて形成する。
　【００２７】
　さらにゲート電極１１に対向して、ゲート絶縁膜２１上には、例えばｉ型の水素化アモルファスシリコン（以下ａ−Ｓｉ：Ｈと称する）からなる半導体層１７を、プラズマＣＶＤ法により形成する。さらにこの半導体層１７上に低抵抗半導体層２２として、例えばｎ型ａ−Ｓｉ：Ｈを同じくプラズマＣＶＤ法を用いて形成し、フォトエッチングを用いて所定の形状に加工する。その後ＩＴＯをスパッタ法を用いて積層し、フォトエッチングを用いて所定の形状に加工し、表示画素電極４を形成する。そして、例えばＭｏ及びＡｌをスパッタ法により積層し、フォトエッチングを用いて信号線と一体のドレイン電極１４及びソース電極１６を形成する。この後、ソース−ドレイン間の低抵抗半導体層２２を除去し、必要に応じて無機保護膜などを形成し、アレイ基板２４が得られる。
　【００２８】
　一方、例えばガラスからなる別の絶縁性基板２５上には、例えばＡｌからなる遮光層２７及び例えばＩＴＯからなる対向電極２６を順次形成することにより、対向基板２８を形成する。
　【００２９】
　そして、アレイ基板上２４上には、全面に例えば低温キュア型のポリイミドからなる配向膜２９を形成する。対向基板２８上にも同様に配向膜３０を形成し、これらの配向膜にラビング処理を施し、所定の方向に配向処理を施す。さらにアレイ基板２４と対向基板２８は、所定の間隔をもって上記の工程が施された一主面側が対向し、かつ互いの配向軸が概略９０度を成すように組み合わされ、この間隙に液晶を封入する。これらの基板の外側には、それぞれ偏光板３３を形成し、本参考例の液晶表示装置が得られる。
　【００３０】
　図３は、本参考例の液晶表示装置の特性図を示す。
　【００３１】
　本参考例の液晶表示装置においては、画面上部と画面下部の光透過率はほぼ一致しており、画面上下方向の輝度傾斜はほとんど認められなかった。この理由は、アレイ基板２４側の電気力線が遮蔽されるために、Ｃｐｓが従来のアクティブマトリクス型液晶表示装置に比較して１／１０程度に低減されることから、ΔＶｐｓによる表示画素電極電位への影響を、表示画面全域にわたって抑えることができるためであると考えられる。
　【００３２】
　また、シールド電極と表示画素電極とは重ならないために、これらの電極間のショートを防ぐことができ、さらに表示画素電極の段差を解消することができることから、画面全体にわたって均一な画像表示が可能である。
　【００３３】
　（実施例）
以下に、本発明の実施例を説明する。図４は、本実施例のアクティブマトリクス型液晶表示装置の部分平面図を示す。また、図５は図４の線ＢＢに沿った断面図を示す。
　【００３４】
　図４に示すように、複数の走査線１及び信号線２が、それぞれ行方向と列方向に配設され、その交点にＴＦＴ３が配設される。各々のＴＦＴ３には表示画素電極４が接続され、各画素が構成される。さらに図５に示すように、シールド電極５０をゲート絶縁膜２１を介して信号線２下に形成する。
　【００３５】
　上記の構成においては、参考例と同様の効果が得られ、さらにシールド電極５０を信号線２下に形成することによって、有効画素面積を拡張することができ、開口率を向上させることができる。また、信号線２とシールド電極５０との絶縁性向上のために信号線２とシールド電極５０との間に図６に示すような層間絶縁膜３３を形成しても良い。この層間絶縁膜３３を形成する方法としては、ＴＦＴ３形成と同時に半導体層をシールド電極５０上に形成する方法やシールド電極５０の上部を陽極酸化する方法などが製造工程の簡略化の点から有利である。また、一方でこの部分は有効画素領域外にあるため、層間絶縁膜３３として、絶縁性の良好な物質をその透過率にかかわらず任意に選択することもできる。上述したような層間絶縁膜３３を用いることによって、信号線２とシールド電極５０との間の短絡を解消することができる。
　【００３６】
　なお、本発明においては、シールド電極をゲート絶縁膜中に埋め込んだが、例えばシールド電極をアレイ基板中に埋め込むことにより同様の効果が得られる。
　【００３７】
　【発明の効果】
　この発明のアクティブマトリクス型液晶表示装置では、シールド電極を用いることによって、Ｃｐｓを従来の蓄積容量を備えたアクティブマトリクス型液晶表示装置と比較して１／１０程度に低減できる。従って、保持時間に信号線電位の変化によって生じる表示画素電極電位の変動を解消することができる。このことから表示画面の縦方向クロストークや上下方向の輝度傾斜を低減し、表示品位を向上させることができる。
　【００３８】
　さらに、シールド電極と表示画素電極は重ならないために、シールド電極と表示画素電極との短絡を防ぎ、かつ表示画素電極を平坦化できることから、画面全体に均一な表示特性を得ることができる。
【図面の簡単な説明】
　【図１】
　本発明のアクティブマトリクス型液晶表示装置の参考例を示す平面図である。
　【図２】
　図１の線ＡＡに沿った断面図である。
　【図３】
　本発明の参考例のアクティブマトリクス型液晶表示装置の特性図である。
　【図４】
　本発明のアクティブマトリクス型液晶表示装置の実施例を示す平面図である。
　【図５】
　図５の線ＢＢに沿った断面図である。
　【図６】
　従来の液晶表示装置を示す平面図である。
　【図７】
　従来の液晶表示装置の特性図である。
　【図８】
　従来の液晶表示装置を模式的に表す断面図である。
　【符号の説明】
　１・・・走査線
　２・・・信号線
　３・・・ＴＦＴ
　４・・・表示画素電極
　３３・・・層間絶縁膜
　５０・・・シールド電極
　５１・・・シールド電極配線