【事件の表示】
　特許第３１０５６５０号「半導体集積回路装置」の請求項１、２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１０５６５０号の請求項１に係る特許を取り消す。
【理　由】
第１．手続の経緯
　特許３１０５６５０号の発明は、平成４年７月８日に出願され、平成１２年９月１日にその特許権の設定登録がなされ、その後　村戸良至（以下、「請求人」という。）より特許異議の申立てがなされ、取消しの理由が通知され、その指定期間内である平成１３年９月２１日に訂正請求がなされたものである。
　
第２．訂正の適否について
　１．訂正内容
　（１）訂正事項ａ
　特許請求の範囲の請求項１を削除する。
　（２）訂正事項ｂ
　特許請求の範囲の請求項２を請求項１とし、「前記初段ゲートは、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴより構成された反転回路であり、前記反転回路の入力端と前記接地端子との間に容量素子を有することを特徴とする請求項１に記載の半導体集積回路装置。」とあるのを、「機能選択回路を有する半導体集積回路装置であって、前記機能回路の外部入力端子に接続される、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴより構成された反転回路である初段ゲートは、前記初段ゲートの入力端と接地端子との間に、前記初段ゲートの出力によりスイッチング制御されるＭＯＳＦＥＴを有し、前記初段ゲートの入力端に、電源電位を印加したときに、前記ＭＯＳＦＥＴがＯＦＦするとともに、前記初段ゲートの入力端と前記接地端子との間に容量素子を有することを特徴とする半導体集積回路装置。」と訂正する。
　（３）訂正事項ｃ
　明細書の段落【０００７】の記載について、「【課題を解決するための手段】前記目的を達成するため、本発明に係る半導体集積回路装置は、機能選択回路を有する半導体集積回路装置であって、前記機能回路の外部入力端子に接続される初段ゲートは、前記初段ゲートの入力端と接地端子との間に、前記初段ゲートの出力によりスイッチング制御されるＭＯＳＦＥＴを有し、前記初段ゲートの入力端に、電源電位を印加したときに、前記ＭＯＳＦＥＴがＯＦＦするものである。また前記初段ゲートは、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴより構成された反転回路であり、前記反転回路の入力端と前記接地端子との間に容量素子を有するものである。」とあるのを、
「【課題を解決するための手段】前記目的を達成するため、本発明に係る半導体集積回路装置は、機能選択回路を有する半導体集積回路装置であって、前記機能回路の外部入力端子に接続される、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴより構成された反転回路である初段ゲートは、前記初段ゲートの入力端と接地端子との間に、前記初段ゲートの出力によりスイッチング制御されるＭＯＳＦＥＴを有し、前記初段ゲートの入力端に、電源電位を印加したときに、前記ＭＯＳＦＥＴがＯＦＦするとともに、前記初段ゲートの入力端と前記接地端子との間に容量素子を有するものである。」と訂正する。
　
　２．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
（１）上記訂正事項ａは、特許請求の範囲の請求項１を削除するものであるから、特許請求の範囲の記載の減縮を目的とするものである。
（２）上記訂正事項ｂは、請求項１を削除することに伴い請求項２を請求項１とし、その記述形式を従属形式から独立形式に訂正するものであるから、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、変更するものではない。
（３）上記訂正事項ｃは、特許請求の範囲と発明の詳細な説明が整合するように、発明の詳細な説明の記載を、特許請求の範囲の記載に合わせたに過ぎないものであるから、明りょうでない記載の釈明を目的とするものであって、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、変更するものではない。
　
　３．むすび
　以上のとおりであるから、上記訂正は特許法等の一部を改正する法律（平成６年法律第１１６号。以下「平成６年改正法」という。）附則第６条第１項の規定によりなお従前の例によるとされる、平成１１年改正前の特許法第１２０条の４第３項において準用する平成６年改正法による改正前の特許法第１２６条第１項ただし書、第２項及び第３項の規定に適合するので、当該訂正を認める。
　
第３．特許異議申立てについて
　１．本件の請求項１に係る発明
　上記第２．で説示したように上記訂正が認められるから、本件の請求項１に係る発明（以下、「本件発明」という。）は 、その特許請求の範囲の請求項１に記載された次の事項により特定されるものである。
「機能選択回路を有する半導体集積回路装置であって、前記機能回路の外部入力端子に接続される、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴより構成された反転回路である初段ゲートは、前記初段ゲートの入力端と接地端子との間に、前記初段ゲートの出力によりスイッチング制御されるＭＯＳＦＥＴを有し、前記初段ゲートの入力端に、電源電位を印加したときに、前記ＭＯＳＦＥＴがＯＦＦするとともに、前記初段ゲートの入力端と前記接地端子との間に容量素子を有することを特徴とする半導体集積回路装置。」
　
　２．引用例に記載された発明
  （１）当審で通知した取消理由で引用した刊行物（特開平３−１４９８５２号公報、以下、「引用例」という。）には、図面とともに以下の記載がある。
「本発明は、半導体集積回路に関し、特に、ワイヤボンディング等によって品種を切り換えるタイプの半導体集積回路に関する。近年、１つのマスクを用いていくつかの品種に共通するチップを作ることが行われている。チップ完成後に特定の機能回路を選択し、機能回路上のパッドとＨレベルまたはＬレベル電源線との間をワイヤボンディングすることにより、ＩＣの品種を切り換えることができる。」（１頁右下欄１７行ないし２頁左上欄７行）、「従来の半導体集積回路にあっては、入力パッド１とＶｃｃとの間に抵抗３を介在させていたため、・・・貫通電流が流れ、電力消費が大きいといった問題点があった。そこで、本発明は、貫通電流を少なくして電力消費を抑えた半導体集積回路を提供することを目的としている。」（２頁右上欄５行ないし１３行）、「本発明は、上記目的を達成するため、その原理構成図を第１図に示すように、高インピーダンス状態あるいは所定の論理レベル状態の一方の状態を取り得る入力パッドと、電源投入を検出する検出手段と、前記入力パッドまたは該入力パッドに接続するノードと電源線との間に介在して電源投入初期に両者を接続する接続手段と、前記入力パッドまたはノードの電位を保持する保持手段と、を備え、保持手段の保持電位に従って内部機能の切り換えを行うように構成している。［作用］本発明では、電源投入初期に、入力パッド（あるいはノード）と電源線との間が一時的に接続される。そして、入力パッドが高インピーダンス状態であれば上記電源線の電位が保持手段に保持され、または、入力パッドが所定の論理レベル状態であればこの所定の論理レベルの電位が保持手段に保持される。これにより、入力パッドを所定の論理レベル状態にしたときの貫流電流が電源投入初期の一時的なものとなり、消費電力の低減が図れる。」（２頁右上欄１５行ないし左下欄１７行）、「なお、第９〜１２図に本発明に係る半導体集積回路の第３実施例を示すように、ノードＮＡと低電位側電源線（例えばＧＮＤ）との間にｎチャネルＭＯＳトランジスタＴＮ１１および抵抗Ｒ２を直列接続するとともに、インバータゲートＧ１の出力側ノードＮＢと低電位側電源線との間にｎチャネルＭＯＳトランジスタＴＮ１２を接続し、上記ＴＮ１１のゲートにインバータゲートＧ３を介して第１実施例と同様な検出信号ＳＴＴを加えて構成すれば、入力パッド１０をＨレベル状態に設定するタイプの品種切り替え回路にも適用でき、浮遊状態には第１０図にそのタイミングチャートを示すように電源投入直後から所定時間（ｔｄ）内にＮＢがＨレベルとなってＴＮ１２をオンし、ＮＡをＬレベルに保持して選択信φＬレベルにする一方、Ｈレベル状態時には第１１図タイミングチャートを示すようにＮＡがＨレベル、ＮＢがＬレベルとなり選択信号φをＨレベルにすることができる。」（３頁右下欄２０行ないし４頁左上欄１７行）の記載がある。
　これらの記載によれば、引用例には、「チップ完成後に特定の機能回路を選択し、機能回路上のパッドとＨレベルまたはＬレベル電源線との間をワイヤーボンディングすることにより、ＩＣの品種を切り換えることができる半導体集積回路装置であって、前記機能回路の外部入力端子に接続される、反転回路である初段ゲートＧ１は、前記初段ゲートＧ１の入力端と接地端子との間に、前記初段ゲートの出力によりスイッチング制御されるＭＯＳＦＥＴ　ＴＮ１２を有し、前記初段ゲートの入力端に、Ｈレベル状態としたときに、前記ＭＯＳＦＥＴ　ＴＮ１２がＯＦＦするとともに、電源投入を検出する検出手段と、パッドまたは該パッドに接続するノードと電源線との間に介在して電源投入初期に両者を接続する接続手段を有する半導体集積回路装置。」の発明（以下、「引用例に記載された発明」という。）が記載されているものと認められる。
（２）また、引用例には、「図６は本発明に係る半導体集積回路の第２実施例を示す図であり、第１実施例と同一の部分には同一符号を付す。本実施例では、ＶｃｃとノードＮＡ’との間にキャパシタＣ２を接続する・・・このような構成によれば、入力パッド１０を浮遊状態にすると、第７図に示すようにＮＡ’の電位が所定の時定数でＨレベルに向けて・・・立上り、電源投入直後から所定時間後（ｔｄに相当）にノードＮＢ’がＬレベルに変化してＴｐ２をオンさせ、第１実施例と同様に、ＮＡ’をＨレベルに保持することができる。一方、入力パッド１０をＬレベル状態にすると、第８図に示すように ＮＡ’がＬレベルとなり、電源投入直後から所定時間後（ｔｄに相当）にノードＮＢ’がＨレベルに変化してＴｐ２をオフさせ、第１実施例と同様に、ＮＡ’をＬレベルに保持することができる。また、Ｃ２を介して一時的な貫通電流がｉが流れるが、Ｃ２をＶｃｃに充電した後はもはや流れることはなく、消費電力を抑えることができる。」（３頁左下欄１４行ないし右下欄１９行）の記載があり、この記載によれば引用例には、電源投入を検出する検出手段と、入力パッドまたは該入力パッドに接続するノードと電源線との間に介在して電源投入初期に両者を接続する接続手段の機能を、初段ゲートの入力端と電源端子との間に接続されたキャパシタ（容量素子）によって行う技術が開示されているものと認められる
　
３．対比
　本件発明と引用例に記載された発明とを対比すると、
　引用例に記載された発明の「チップ完成後に特定の機能回路を選択し、機能回路上のパッドとＨレベルまたはＬレベル電源線との間をワイヤーボンディングすることにより、ＩＣの品種を切り換えることができる半導体集積回路装置」、「機能回路」、「パッド」、「Ｈレベル状態としたとき」は、それぞれ、本件発明の「機能選択回路を有する半導体集積回路装置」、「機能選択回路」、「入力パッド」、「電源電位を印加したとき」に相当するから、本件発明と引用例に記載された発明とは、下記の点で一致ないし相違する。
（１）一致点
　機能選択回路を有する半導体集積回路装置であって、前記機能回路の外部入力端子に接続される反転回路である初段ゲートは、前記初段ゲートの入力端と接地端子との間に、前記初段ゲートの出力によりスイッチング制御されるＭＯＳＦＥＴを有し、前記初段ゲートの入力端に、電源電位を印加したときに、前記ＭＯＳＦＥＴがＯＦＦする半導体集積回路装置。
　
（２）相違点
　ａ）本件発明の反転回路は、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴより構成されるのに対して、引用例に記載された発明の反転回路がどのような素子により構成されるか不明である点。
　ｂ）本件発明は、初段ゲートの入力端と接地端子との間に容量素子を有するのに対して、引用例に記載された発明は、電源投入を検出する検出手段と、前記入力パッドまたは該入力パッドに接続するノードと電源線との間に介在して電源投入初期に両者を接続する接続手段を有する点。
　
４．検討
（１）相違点ａについて
　反転回路をＰ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴより構成することはＣＭＯＳインバータ等で周知であり、引用例に記載された発明の反転回路をＰ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴより構成することは当業者であれば容易に想到し得るものである。
　
（２）相違点ｂについて　
　前示したように引用例には、電源投入を検出する検出手段と、入力パッドまたは該入力パッドに接続するノードと電源線との間に介在して電源投入初期に両者を接続する接続手段の機能を、初段ゲートの入力端と電源端子との間に接続されたキャパシタ（容量素子）によって行う技術が開示されているものと認められるから、この技術を引用例に記載された発明に適用し、本件発明の構成を推考することは、当業者にとって格別の困難性はない。
　この点に関して請求人は、引用例の図９の回路と引用例の図６の回路とを組み合わせたとしても、引用例の図６のキャパシタＣ２は「電源投入を検出する機能をもたせる」という観点からその一端を電源電位に接続する必要があり、そうすると、引用例の図９の回路と引用例の図６の回路とを組み合わせたときの容量素子は、初段ゲートの入力端と電源電位端子との間に接続される構成となるであって、本件発明の「初段ゲートの入力端と接地端子との間に容量素子を有する」構成とならない旨主張する。
　しかしながら、引用例には「第９〜１２図に本発明に係る半導体集積回路の第３実施例を示すように、ノードＮＡと
低電位側電源線
低電位側電源線
　
（３）したがって、本件発明は、上記引用例に記載された発明に基いて当業者が容易に発明をすることができたものである。
　
第４．むすび
　以上のとおりであるから、本件発明は、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本件発明についての特許は拒絶の査定をしなければならない特許出願についてなされたものと認める。
　よって、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第２項の規定により、上記のとおり決定する。
【異議決定日】
平成１３年１１月１６日（２００１．１１．１６）
【訂正の要旨】
訂正の要旨
　（１）訂正事項ａについて
　「【請求項１】　機能選択回路を有する半導体集積回路装置であって、前記機能回路の外部入力端子に接続される初段ゲートは、前記初段ゲートの入力端と接地端子との間に、前記初段ゲートの出力によりスイッチング制御されるＭＯＳＦＥＴを有し、前記初段ゲートの入力端に、電源電位を印加したときに、前記ＭＯＳＦＥＴがＯＦＦすることを特徴とする半導体集積回路装置。」を、特許請求の範囲の減縮を目的として削除する。
　（２）訂正事項ｂについて
　「【請求項２】　前記初段ゲートは、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴより構成された反転回路であり、前記反転回路の入力端と前記接地端子との間に容量素子を有することを特徴とする請求項１に記載の半導体集積回路装置。」の記述形式を訂正するとともに、請求項番号を繰り上げて、「【請求項１】　機能選択回路を有する半導体集積回路装置であって、前記機能回路の外部入力端子に接続される、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴより構成された反転回路である初段ゲートは、前記初段ゲートの入力端と接地端子との間に、前記初段ゲートの出力によりスイッチング制御されるＭＯＳＦＥＴを有し、前記初段ゲートの入力端に、電源電位を印加したときに、前記ＭＯＳＦＥＴがＯＦＦするとともに、前記初段ゲートの入力端と前記接地端子との間に容量素子を有することを特徴とする半導体集積回路装置。」と訂正する。
　（３）訂正事項ｃについて
　明細書の段落【０００７】の記載について、「【課題を解決するための手段】前記目的を達成するため、本発明に係る半導体集積回路装置は、機能選択回路を有する半導体集積回路装置であって、前記機能回路の外部入力端子に接続される初段ゲートは、前記初段ゲートの入力端と接地端子との間に、前記初段ゲートの出力によりスイッチング制御されるＭＯＳＦＥＴを有し、前記初段ゲートの入力端に、電源電位を印加したときに、前記ＭＯＳＦＥＴがＯＦＦするものである。また前記初段ゲートは、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴより構成された反転回路であり、前記反転回路の入力端と前記接地端子との間に容量素子を有するものである。」とあるのを、明りょうでない記載の釈明を目的として、「【課題を解決するための手段】前記目的を達成するため、本発明に係る半導体集積回路装置は、機能選択回路を有する半導体集積回路装置であって、前記機能回路の外部入力端子に接続される、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴより構成された反転回路である初段ゲートは、前記初段ゲートの入力端と接地端子との間に、前記初段ゲートの出力によりスイッチング制御されるＭＯＳＦＥＴを有し、前記初段ゲートの入力端に、電源電位を印加したときに、前記ＭＯＳＦＥＴがＯＦＦするとともに、前記初段ゲートの入力端と前記接地端子との間に容量素子を有するものである。」と訂正する。
（５４）【発明の名称】
半導体集積回路装置
（５７）【特許請求の範囲】
　【請求項１】　機能選択回路を有する半導体集積回路装置であって、前記機能回路の外部入力端子に接続される
、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴより構成された反転回路である
とともに、前記初段ゲートの入力端と前記接地端子との間に容量素子を有する
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】本発明は、半導体集積回路装置に関し、特に機能選択回路に関する。
　【０００２】
　【従来の技術】従来の機能選択回路は図３に示すように、Ｎ型ＭＯＳＦＥＴＱ３１，Ｑ３３と、Ｐ型ＭＯＳＦＥＴＱ３２と波形整形回路用ＭＯＳＦＥＴＩ３１，Ｉ３２とから構成されている。ところで、機能選択回路で内部動作を切換える場合には、図３に示す機能選択回路のパッドＰに電源電位を印加するか、又は、接地電位を印加することにより行う。
　【０００３】未使用時は、パッドＰをフローティングにしておく。ただし、従来の機能選択回路は図３に示すように内部信号を固定するため、機能選択回路の初段ゲートとしてのＭＯＳＦＥＴＱ３２，Ｑ３３を一定電位に固定するためのＭＯＳＦＥＴＱ３１を有している。
　【０００４】
　【発明が解決しようとする課題】この従来の機能選択回路は、パッドＰのフローティング時、ＭＯＳＦＥＴＱ３２，Ｑ３３のゲートのフローティング防止用として、ＭＯＳＦＥＴＱ３１を使用している。このため、機能切替のため、パッドＰに電源レベルを印加すると、機能選択回路のＭＯＳＦＥＴＱ３１を介して、電源端子と接地端子の間に貫通電流Ｉが流れるという欠点があった。
　【０００５】尚、近年、製品の多機能化及び低消費電力化が行われており、低消費型の回路を使用する必要がある。
　【０００６】本発明の目的は、機能選択回路のパッドに電源レベルを印加しても、電源端子と接地端子の間に貫通電流が流れない低消費型機能選択回路をもつ半導体集積回路装置を提供することにある。
　【０００７】
　【課題を解決するための手段】前記目的を達成するため、本発明に係る半導体集積回路装置は、機能選択回路を有する半導体集積回路装置であって、前記機能回路の外部入力端子に接続される
、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴより構成された反転回路である
とともに、前記初段のゲートの入力端と前記接地段端子との間に容量素子を有する
　【０００８】
　【作用】パッドに電源電位を印加した場合に、電源端子と接地端子間の貫通電流の流れを容量素子により阻止する。
　【０００９】
　【実施例】以下、本発明の一実施例を図により説明する。図１は、本発明の一実施例を示す回路図である。
　【００１０】図１において、機能選択回路の初段ゲートとしてのＰ型ＭＯＳＦＥＴＱ４とＮ型ＭＯＳＦＥＴＱ５とは、相補回路を構成している。ＭＯＳＦＥＴＱ４とＭＯＳＦＥＴＱ５との後段には、波形整形回路用ＭＯＳＦＥＴＩ１，Ｉ２とを接続している。また、ＭＯＳＦＥＴＱ４とＱ５とのゲートと接地電位との間には、Ｎ型ＭＯＳＦＥＴＱ３を接続している。また、Ｎ型ＭＯＳＦＥＴＱ３のベースは、ＭＯＳＦＥＴＱ４，Ｑ５との接続点に接続している。
　【００１１】さらに、ＭＯＳＦＥＴＱ４，Ｑ５のゲートと接地電位との間には、容量素子Ｃ１を接続している。
　【００１２】実施例において、パッドＰがフローティングの状態で、電源を投入した場合、図２に示すようにパッドＰは容量素子Ｃ１があるため、電源投入と同時には、電源レベルにならない。それにより、ＭＯＳＦＥＴＱ４の電源とパッドＰの電位差が、トランジスタＱ４のＶＴ以上になった時点で、ＭＯＳＦＥＴＱ４がＯＮし、ａ点が電源電位となり、ＭＯＳＦＥＴＱ３がＯＮし、パッドＰが接地電位となり安定する。
　【００１３】また、パッドＰに電源レベルを印加しても、電源端子と接地端子の間に貫通電流が流れる経路は存在しない。
　【００１４】
　【発明の効果】以上説明したように本発明は、パッドのフローティング防止用ＭＯＳＦＥＴを容量素子に変えることにより、パッドに電源電位を印加しても、電源端子と接地端子の間に貫通電流は流れない。従って、低消費電力の半導体集積回路を提供することができる。
【図面の簡単な説明】
　【図１】本発明の一実施例を示す回路図である。
　【図２】図１に示した回路の電源投入時の各接点の電位変化を示した図である。
　【図３】従来の機能選択回路を示す回路図である。
　【符号の説明】
Ｃ１　容量素子
Ｑ３，Ｑ５，Ｑ３１，Ｑ３３　Ｎ型ＭＯＳＦＥＴ
Ｑ４，Ｑ３２　Ｐ型ＭＯＳＦＥＴ
Ｉ１，Ｉ２，Ｉ３１，Ｉ３２　波形整形回路用ＭＯＳＦＥＴ