(57)【要約】  半導体装置は、第１の基板６と、第１の基板６上に設けられ、複数個に分割された第２の基板９と、第１の基板６上であって第２の基板９同士の隙間に設けられた冷却部材１０と、第２の基板９及び冷却部材１０の上に設けられた第３の基板１とを備えている。冷却部材１０としては、例えばヒートパイプなどが用いられる。
2010050087.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と、
前記第１の基板上に設けられ、複数個に分割された第２の基板と、
前記第１の基板上であって前記第２の基板同士の隙間に設けられた冷却部材と、
前記第２の基板及び前記冷却部材の上に設けられた第３の基板とを備えている積層型半導体装置。
【請求項２】
前記冷却部材を挟んで互いに隣接する前記第２の基板の上面同士、下面同士、上面及び下面同士、または側面同士を連結させる連結体をさらに備えていることを特徴とする請求項１に記載の積層型半導体装置。
【請求項３】
前記冷却部材は吸熱部と放熱部とを有し、
前記第３の基板内で最も高い温度に達する領域の位置が前記吸熱部の位置と一致していることを特徴とする請求項１に記載の積層型半導体装置。
【請求項４】
前記第２の基板の分割線の交点の位置は、前記第３の基板内で最も高い温度に達する領域の位置に合わせられていることを特徴とする請求項３に記載の積層型半導体装置。
【請求項５】
前記冷却部材はヒートパイプであることを特徴とする請求項１に記載の積層型半導体装置。
【請求項６】
前記冷却部材は前記第２の基板の分割線の一部に設けられたヒートパイプと、前記第２の基板の分割線の残りの部分に設けられた放熱板とで構成されていることを特徴とする請求項１に記載の積層型半導体装置。
【請求項７】
第１の基板の上にそれぞれ隙間を空けて複数の第２の基板を搭載する工程（ａ）と、
前記第１の基板上であって、前記複数の第２の基板同士の隙間の少なくとも一部に冷却部材を設ける工程（ｂ）と、
前記複数の第２の基板及び前記冷却部材の上に第３の基板を搭載する工程（ｃ）とを備えている積層型半導体装置の製造方法。
【請求項８】
前記工程（ａ）は、前記複数の第２の基板のうち、互いに隣接する前記第２の基板の下面同士、または側面同士を連結する連結体を形成する工程（ａ１）と、前記工程（ａ１）の後、前記複数の第２の基板を前記第１の基板上に搭載する工程（ａ２）とを含んでいることを特徴とする請求項７に記載の積層型半導体装置の製造方法。
【請求項９】
前記工程（ｂ）の後、前記工程（ｃ）の前に、前記複数の第２の基板のうち、互いに隣接する前記第２の基板の上面同士を連結する連結体を形成する工程をさらに備えていることを特徴とする請求項７に記載の積層型半導体装置の製造方法。
【請求項１０】
前記冷却部材は吸熱部と放熱部とを有し、
前記工程（ｃ）では、前記第３の基板内で最も高い温度に達する領域の位置が前記吸熱部の位置と一致するように前記第３の基板を搭載することを特徴とする請求項７に記載の積層型半導体装置の製造方法。
【請求項１１】
前記冷却部材はヒートパイプであることを特徴とする請求項７に記載の積層型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回基板が縦方向に積層されてなる半導体装置の放熱機構に関する。
【背景技術】
【０００２】
貫通電極や突起電極、あるいは金属細線を用いて半導体素子を縦方向に積層することで構成された積層型半導体装置の例が特許文献１及び特許文献２に記載されている。図７及び図８は、複数の半導体素子が縦方向に積層されてなる従来の半導体装置を示す断面図である。【０００３】
図７に示す第１の従来例に係る積層型半導体装置は、樹脂基板１０６と、樹脂基板１０６上にバンプ１０４を介して搭載されたシリコン・インターポーザー１０３と、シリコン・インターポーザー１０３上に設けられた第１の半導体素子１０１と、第１の半導体素子１０１上に設けられた第２の半導体素子１０２と、樹脂基板１０６の裏面に貼り付けられた放熱板１０８と、樹脂基板１０６の裏面上に設けられた半田からなる金属ボール１０７とを備えている。第１の半導体素子１０１は例えばロジック系のＬＳＩであり、第２の半導体素子１０２は例えばメモリ系のＬＳｉである。第１の半導体素子１０１、および第２の半導体素子１０２には、貫通電極（非図示）を設けてもよいし、設けていなくてもよい。また、樹脂基板１０６とシリコン・インターポーザー１０３、シリコン・インターポーザー１０３と第１の半導体素子１０１、及び第１の半導体素子１０１と第２の半導体素子１０２は、相互にバンプで接続されていてもよいし、金属細線（非図示）で接続されていてもよい。【０００４】
近年、ＬＳＩの高速動作、多ピン化により発熱量が増大し、半導体素子の外部に効率的に放熱する必要性が高まっている。ロジック系のＬＳＩでは特に発熱量が大きくなることが多い。図７に示す第１の従来例に係る積層型半導体装置では、第１の半導体素子１０１のうち最も高い温度に達する領域に断面がＴ字型の放熱板１０８の一部を接触させている。熱は、放熱板１０８を第１の半導体素子１０１の基板面に対して垂直かつ下方向に伝達し、樹脂基板１０６に裏面に逃がされる。放熱経路は図７中に示す矢印で表される。【０００５】
また図８は、第２の従来例に係る積層型半導体装置を示す断面図である。この積層型半導体装置では、シリコン・インターポーザー１０３の上面に複数の凹部を設け、凹部の中に金属材料を充填することで、放熱板１０８を形成している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１７７２４１号公報
【特許文献２】特開２００７−０９６２７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の従来技術には以下のような課題が存在する。【０００８】
まず、積層数の増加とＬＳＩ発熱量が益々増大する傾向により、従来の積層型半導体装置では十分な放熱をすることが困難になりつつある。そのため、高熱によってＬＳＩの誤動作などが生じる可能性が高くなっている。ＬＳＩの相対的に最も高い温度に達する領域、いわゆるホットスポット１０５（図７参照）を効率的に冷却する構造が要望される。図７に示す第１の従来例に係る半導体装置において、放熱量を増やすため、放熱板１０８の代わりに垂直方向にヒートパイプを配置することも考えられる。しかしながら、ヒートパイプは、吸熱部と放熱部を含み、作動液を循環させるだけの長さが必要とする。したがって、一般的にヒートパイプの長さは、直径の数倍から数１０倍となる。例えば、ヒートパイプの直径を１ｍｍとした場合、ヒートパイプの長さは、例えば数ｍｍ以上必要となる。これは、シリコン・インターポーザー１０３の厚さと樹脂基板１０６の厚さとバンプ１０４の厚さの和より大きい。よって、ヒートパイプが樹脂基板１０６を突き抜けることとなり、樹脂基板１０６及び樹脂基板１０６を搭載するマザーボード基板（非図示）にも貫通孔を空ける必要がでてくるため、実現が難しくなる。ここで、シリコン・インターポーザー１０３の厚さを５００μｍ、樹脂基板１０６の厚さ６００μｍ、バンプ１０４の厚さを５０μｍとする場合、放熱経路の長さは、約１．１５０ｍｍであるとみなされる。【０００９】
また、従来の積層型半導体装置において、シリコン・インターポーザー１０３と樹脂基板１０６との熱膨張率ミスマッチにより生じる応力により、基板が反り、バンプ１０４の接続信頼性を低下させる場合がある。【００１０】
また、第１の従来例に係る積層型の半導体装置においては、放熱板１０８を樹脂基板１０６の裏面に設置するため、樹脂基板１０６にも貫通孔を開ける必要がある。そのため、樹脂基板１０６の配線領域が狭くなり、金属ボール１０７数が減り、多ピン化への対応が困難になる。【００１１】
以上の課題に鑑みて、本発明は、ピン数を減らすことなく内部で生じた熱を効率良く放熱できる積層型半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の積層型半導体装置は、第１の基板と、前記第１の基板上に設けられ、複数個に分割された第２の基板と、前記第１の基板上であって前記第２の基板同士の隙間に設けられた冷却部材と、前記第２の基板及び前記冷却部材の上に設けられた第３の基板とを備えている。【００１３】
この構成によれば、第３の基板の下に冷却部材を配置するので、効果的にＬＳＩ等で生じた熱を放熱することができる。また、冷却部材は第１の基板上に設けられているので第１の基板に孔を開ける必要がなく、外部接続端子を多数配置することが可能となる。また、第２の基板は複数個に分割されているので、分割されていない場合に比べて第１の基板との間で加わる応力の影響を小さくすることができ、基板の反りを低減することができる。【００１４】
冷却部材は吸熱部と放熱部とを有し、第３の基板内で最も高い温度に達する領域の位置（ホットスポット）が吸熱部の位置と一致していれば特に効果的に放熱することができるので好ましい。【００１５】
冷却部材としては例えばヒートパイプが好ましく用いられる。【００１６】
本発明の積層型半導体装置の製造方法は、第１の基板の上にそれぞれ隙間を空けて複数の第２の基板を搭載する工程（ａ）と、前記第１の基板上であって、前記第２の基板同士の隙間の少なくとも一部に冷却部材を設ける工程（ｂ）と、前記第２の基板及び前記冷却部材の上に第３の基板を搭載する工程（ｃ）とを備えている。【００１７】
この方法によれば、第３の基板の下に冷却部材を配置するので、効果的にＬＳＩ等で生じた熱を放熱することができる。また、冷却部材は第１の基板上に設けられているので第１の基板に孔を開ける必要がなく、外部接続端子を多数配置することが可能となる。また、第２の基板は複数個に分割されているので、分割されていない場合に比べて第１の基板との間で加わる応力の影響を小さくすることができ、基板の反りを低減することができる。
【発明の効果】
【００１８】
本発明により、高熱によるＬＳＩの誤動作を防ぎ、ＬＳＩの発熱量がさらに増大しても十分な放熱量を確保することができる。さらに、ＬＳＩにおいて相対的に高い温度に達する領域、いわゆるホットスポット５を効率的に冷却することも可能となる。また、シリコン・インターポーザーと樹脂基板など、熱膨張率が異なる基板同士を接続させた場合に生じる応力を減少させ、基板の反りを低減することができ、バンプ等の接続部材の接続信頼性を向上させることができる。また、従来の構造に比べて第１の基板に設けられる外部接続端子数を多くすることができるので、多ピン化への対応が可能となる。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明の第１の実施形態に係る積層型半導体装置を示す断面図である。
【図２】図２は、第２の実施形態に係る積層型半導体装置を示す斜視図である。
【図３】図３は、本発明の第２の実施形態に係る積層型半導体装置を示す斜視図である。
【図４】図４は、本発明の第３の実施形態に係る積層型半導体装置を示す平面図である。
【図５】図５は、第３の実施形態の変形例に係る積層型半導体装置を示す平面図である。
【図６】図６（ａ）〜（ｄ）は、本発明の第４の実施形態に係る積層型半導体装置を示す断面図である。
【図７】図７は、複数の半導体素子が縦方向に積層されてなる従来の半導体装置を示す断面図である。
【図８】図８は、複数の半導体素子が縦方向に積層されてなる従来の半導体装置を示す断面図である。
【発明を実施するための形態】
【００２０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る積層型半導体装置を示す断面図であり、図２は、本実施形態の積層型半導体装置を示す斜視図である。
【００２１】
図１及び図２に示すように、本実施形態の積層型半導体装置は、樹脂基板（第１の基板）６と、樹脂基板６上面上にはんだ等からなるバンプ４を介して搭載され、複数個（ここでは４個）に分割されたシリコン・インターポーザー（第２の基板）９と、シリコン・インターポーザー９上に設けられた第１の半導体素子（第３の基板）１と、第１の半導体素子１上に設けられた第２の半導体素子２と、樹脂基板６の裏面上に設けられた金属ボール７とを備えている。第２の半導体素子２では、例えば複数の半導体チップが縦方向に積層されている。第１の半導体素子１は例えばロジック系のＬＳＩであり、第２の半導体素子２は例えばメモリ系のＬＳＩなどである。
【００２２】
第１の半導体素子１の中央部は周囲に比べて発熱量が多いホットスポット５である。ＬＳＩでは動作の高速化や多ピン化により発熱量が増大している。ヒートパイプ（冷却部材）１０は、四分割されたシリコン・インターポーザー９間の隙間に設けられ、ホットスポット５の直下から樹脂基板６の端部に向かって延びている。ヒートパイプ１０は例えば金属などの熱伝導性の良い材料の内部に空洞を設け、空洞内を真空にし、液体を注入した構成となっている。
【００２３】
図２に示すように、複数個に分割されたシリコン・インターポーザー９の分割線の交点（樹脂基板６の中央部上）に、ヒートパイプ１０の吸熱部１１が置かれ、各ヒートパイプ１０のうち樹脂基板６の端部上に設けられた部分は放熱部１２となっている。ＬＳＩ（第１の半導体素子１）のホットスポット５と、ヒートパイプ１０の吸熱部１１の位置とを一致させることにより、第１の半導体素子１及び第２の半導体素子２で生じた熱を効率的に放熱することができる。放熱経路は図２中に示す矢印で表される。
【００２４】
ヒートパイプ１０は、シリコン・インターポーザー９の隙間ごとに合計４本配置してもよいし、複数に分割されたシリコン・インターポーザー９の隙間のいずれかに少なくとも１本だけ配置し、他の隙間には放熱材を配置してもよい。このときの放熱材は、銅板やアルミ板、あるいは高熱伝導性の樹脂であってもよい。
【００２５】
また、ヒートパイプ１０の断面形状は、図１では円形としているが、四角形でも、楕円形でも、長方形などでもよい。断面が円形の場合、ヒートパイプ１０の直径は約０．数ｍｍ〜３ｍｍ程度である。
【００２６】
また、ヒートパイプ１０は、複数に分割されたシリコン・インターポーザー９の端部から外部に延在させてもよいし、あるいは、はみださせなくともよい。図２に示すように、ヒートパイプ１０の放熱部１２を樹脂基板６の端部上に配置させると、吸熱部１１と放熱部１２の温度差が非常に大きくなり、放熱効率がより高まることがある。
【００２７】
ヒートパイプ１０は、内部が真空に保たれ、且つ作動液で満たされている。さらにヒートパイプ１０は、上述のように吸熱部１１と放熱部１２を有し、吸熱部１１を加熱すると、ヒートパイプ１０内部の作動液が蒸発し、蒸気流が気圧の低い放熱部１２へと移動する。放熱部１２にて作動液は凝縮し、再び吸熱部１１へと還流し、熱を移動させる。このように、蒸発と凝縮と還流を繰り返し、高い熱伝導度で放熱を行う。
【００２８】
以上の構成によれば、第１の半導体素子１（特にホットスポット５）の下に放熱効率の高いヒートパイプ１０を配置するので、第１の半導体素子１で生じた熱を効率良く外部に放熱することができ、半導体素子が過熱して誤作動などを起こすのが防がれている。また、ヒートパイプ１０はシリコン・インターポーザー９（あるいは第１の半導体素子１）の基板面に平行な方向に延びているので、ヒートパイプ１０が長くても樹脂基板６に孔を開ける必要がなくなり、製造が容易になる。さらに、樹脂基板６の裏面に放熱板を設ける場合に比べて外部機器との接続端子となる金属ボール７の数を多くとることができるので、いわゆる多ピン化に対応できる構造となっている。また、シリコン・インターポーザー９が分割されているので、シリコン・インターポーザー９と樹脂基板６との熱膨張率の違いによって生じる応力を低減することが可能となり、基板（シリコン・インターポーザー９及び樹脂基板６）の反りを抑え、バンプ４の接続信頼性を向上させることができる。
【００２９】
本実施形態の積層型半導体装置を製造する際には、まず樹脂基板６の上に隙間を空けて複数のシリコン・インターポーザー９を搭載する。この際には適宜位置を合わせてシリコン・インターポーザー９を配置した後で熱処理してバンプ４を溶融させ、樹脂基板６とシリコン・インターポーザー９とを接続させる。次に、シリコン・インターポーザー９間の隙間にヒートパイプ１０を設置する。その後、シリコン・インターポーザー９及びヒートパイプ１０上に第１の半導体素子１、第２の半導体素子２を順次搭載する。第１の半導体素子１を搭載する際には、ホットスポット５の位置をヒートパイプ１０の吸熱部１１の位置と一致させるようにすることが好ましい。
【００３０】
また、図１及び図２では、シリコン・インターポーザー９を基板としてを用いる例を示しているが、第１の半導体素子１と樹脂基板６との間に介在させる基板は、シリコンや樹脂、セラミック、あるいは金属などの材料で構成されていてもよい。
【００３１】
シリコン・インターポーザー３は、一般的には配線パターンだけを形成した基板であるが、例えば、メモリー系ＬＳＩやロジック系ＬＳＩなどの半導体素子を設けた基板をシリコン・インターポーザー３に代えて用いてもよい。その場合には、メモリー系ＬＳＩあるいはロジック系ＬＳＩを合計４個、樹脂基板６上に配置し、その上に第１の半導体素子１を配置し、さらにその上に第２の半導体素子２を配置した構成となる。
【００３２】
また、樹脂基板６とシリコン・インターポーザー３、シリコン・インターポーザー３と第１の半導体素子１、第１の半導体素子１と第２の半導体素子２のそれぞれには貫通電極（非図示）を設け、相互にバンプ４で接続していてもよいし、あるいは相互に金属細線（非図示）で接続していてもよい。
【００３３】
なお、後に説明するようにシリコン・インターポーザー３の分割数は必ずしも４個でなくてもよく、シリコン・インターポーザー３は、ヒートパイプ１０の吸熱部１１がホットスポット５の直下に配置できるように分割されていればよい。
【００３４】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る積層型半導体装置を示す斜視図である。同図において、図１及び図２と同じ部材には同じ符号を付して説明を簡略化あるいは省略する。
【００３５】
本実施形態の積層型半導体装置においては、シリコン・インターポーザー３が２つに分割されている。分割されたシリコン・インターポーザー９の隙間には、ヒートパイプ１０が設けられている。また、第１の半導体素子などのＬＳＩのホットスポット５と、ヒートパイプ１０の吸熱部１１の位置が一致している。これにより、ＬＳＩで生じた熱を効率的に放熱することができる。放熱経路は図２中に示す矢印で表される。
【００３６】
ヒートパイプ１０は、図２に示すように、複数に分割したシリコン・インターポーザー９の端部から外部に延在させてもよいし、シリコン・インターポーザー９の端部からはみださせなくともよい。ヒートパイプ１０をシリコン・インターポーザー３の放熱部１２を樹脂基板６の端部まで延在させてもよい。ヒートパイプ１０の放熱部１２を樹脂基板６の端部に配置させると、吸熱部１１と放熱部１２の温度差が非常に大きくなり、放熱効率がより高まることがある。
【００３７】
（第３の実施形態）
図４は本発明の第３の実施形態に係る積層型半導体装置を示す平面図であり、図５は、第３の実施形態の変形例に係る積層型半導体装置を示す平面図である。図４、図５は第１の半導体素子１などを透視して示している。
【００３８】
図４に示すように、本実施形態の半導体装置では、樹脂基板６上に、複数個に分割されたシリコン・インターポーザー９、第１の半導体素子１を順に垂直方向に積層している。第２の半導体素子２は第１の半導体素子１上に積層されているが、分かりやすくするため、図４には記載していない。
【００３９】
図４では、シリコン・インターポーザー９は、４つに均等に分割されている。すなわち分割により生じる小基板は、４つとも同じ大きさである。なお図５に示す変形例では、シリコン・インターポーザー９が、４つの基板に不均等な大きさに分割されている。
【００４０】
複数個に分割されたシリコン・インターポーザー９の隙間には、ヒートパイプ１０が設けられている。ヒートパイプ１０は、合計４本配置されていてもよいし、複数に分割したシリコン・インターポーザー９の隙間のいずれかに少なくとも１本だけ配置し、他の隙間には放熱材を配置してもよい。このときの放熱材は、銅板やアルミ板、あるいは高熱伝導性の樹脂であってもよい。
【００４１】
複数個に分割されたシリコン・インターポーザー９の分割線の交点には、ヒートパイプ１０の吸熱部１１が配置されている。第１の半導体素子１のホットスポット５の位置とヒートパイプ１０の吸熱部１１の位置とは必ずしも正確に一致させる必要はないが、一致させた方がより効率的に放熱することができるので好ましい。放熱経路は図４中に示す矢印で表される。
【００４２】
図４に示す本実施形態の積層型半導体装置では、複数個に分割されたシリコン・インターポーザー９の分割線の交点を第１の半導体素子１の中心に置いている。この場合、第１の半導体素子１のホットスポット５が第１の半導体素子１の中心にある場合は、放熱効率が高くなる。しかし、ホットスポット５が第１の半導体素子１の中心からずれている場合は、放熱効率が低下することがある。
【００４３】
図５に示す変形例では、複数個に分割されたシリコン・インターポーザー９の分割線の交点を第１の半導体素子１の中心から意図的にずらし、第１の半導体素子１のホットスポット５とヒートパイプ１０の吸熱部１１の位置とを、ほぼ正確に一致させている。この場合、放熱効率を非常に高くすることができる。
【００４４】
また、第１の半導体素子１の端子１３は、複数個に分割されたシリコン・インターポーザー９のいずれかに接続されている。この接続にはフリップチップ方式などが用いられる。第１の半導体素子１の端子１３は、複数に分割されたシリコン・インターポーザー９と、バンプ４とを介して、樹脂基板６に接続されている。
【００４５】
図４及び図５に示す積層型半導体装置では、複数の第１の半導体素子１の端子１３は、２次元状に配置され、シリコン・インターポーザー９同士の隙間に対応する位置、すなわちヒートパイプ１０上には形成されていない。
【００４６】
すなわち、第１の半導体素子１を設計する際、あらかじめホットスポット５の位置を予測し、ホットスポット５とヒートパイプ１０の吸熱部１１の位置とを一致させるように第１の半導体素子の端子１３の配置を設計する。つまり、第１の半導体素子１の端子１３の位置を設定するときに、ヒートパイプ１０の上に第１の半導体素子１の端子が位置しないようにしている。言い換えれば、２次元状に配置された第１の半導体素子１の端子１３の位置を設定する際、あらかじめホットスポット５の位置を予測し、ホットスポット５を含むシリコン・インターポーザー９の分割線上には、第１の半導体素子１の端子１３を配置しないようにする。
【００４７】
（第４の実施形態）
図６（ａ）〜（ｄ）は、本発明の第４の実施形態に係る積層型半導体装置を示す断面図である。これらの図に示すように、本実施形態の積層型半導体装置では、図１に示す第１の実施形態に係る積層型半導体装置において、ヒートパイプ（冷却部材）１０を挟んで互いに隣接するシリコン・インターポーザー（第２の基板）９同士が例えば板状の連結体で連結されている。以下、第１の実施形態の積層型半導体装置と異なる部分を説明する。
【００４８】
図６（ａ）に示す積層型半導体装置の一例では、互いに隣接するシリコン・インターポーザー９の上面同士を連結体２０が連結している。
【００４９】
この連結体２０は、１枚のシリコン・インターポーザー９に溝部（凹部）を設けた構造における切り残し部であってもよい。溝部は、シリコン・インターポーザー９に、切削加工や、エッチングなどを行うことにより設けることができる。
【００５０】
あるいは、この連結体２０は、複数のシリコン・インターポーザー９を搭載する領域全域に渡るものであってもよい。すなわち、複数のシリコン・インターポーザー９の面積の総和とほぼ同じ面積を有する１枚のシート、あるいは平板上に、複数のシリコン・インターポーザー９を搭載した構成であってもよい。この場合は、連結体２０に貫通配線（非図示）を設けることにより、バンプ４等の接続を妨げずに、積層構造を可能にできる。
【００５１】
シリコン・インターポーザー９の代わりに、絶縁樹脂よりなる多層配線基板などを用いる場合には、多層配線を形成しない単層の領域を、連結体２０とすることができる。
【００５２】
この連結体２０は例えば厚さ数１０μｍから約１００μｍ程度の板状であるので、積層型半導体装置全体の厚みにはほとんど影響しない。また、この連結体２０が、１枚のシリコン・インターポーザー９に溝部（凹部）を設けた構造における切り残し部である場合には、積層型半導体装置全体の厚みの増加には、全く影響しない。
連結体２０の構成材料は特に限定されないが、連結体２０が樹脂等の絶縁体で構成されている場合には、連結体２０上に配線あるいは、貫通配線を設けることができるので、設計の自由度を向上させることができる
連結体２０の材料は、導電樹脂であってもよいし、シリコンや、セラミック、あるいは金属などであってもよい。
【００５３】
また、連結体２０によってシリコン・インターポーザー９同士が連結されるので、積層型半導体装置の機械的強度を向上させることもできる。
【００５４】
この連結体２０は、図６（ｂ）に示すように互いに隣接するシリコン・インターポーザー９の下面同士を連結するために設けられていてもよいし、図６（ｃ）に示すように、互いに隣接するシリコン・インターポーザー９も上面同士及び下面同士をそれぞれ連結するために設けられていてもよい。連結体２０が互いに隣接するシリコン・インターポーザー９の下面同士を連結する場合には、連結体２０の下面に配線を設けることができる。
【００５５】
また、図６（ｄ）に示すように、連結体２０が互いに隣接するシリコン・インターポーザー９の側面同士を連結する構成もとりうる。この場合も、連結体２０の下面に配線を設けることが可能である。
【００５６】
なお、連結体２０がシリコン・インターポーザー９の上面同士または下面同士を連結する場合、連結体２０の平面形状や平面面積はバンプ４等の接続を妨げない範囲であれば任意に設定できる。あるいは、この連結体２０が、複数のシリコン・インターポーザー９を搭載する領域全域に渡るものであった場合であっても、連結体２０に貫通配線（非図示）を設けることにより、バンプ４等の接続を妨げずに、積層構造を可能にできる。
【００５７】
図６（ａ）に示す構成は、例えば、第１の実施形態の製造工程において、シリコン・インターポーザー９間の隙間にヒートパイプ１０を設置した後、ヒートパイプ１０を跨ぎ、シリコン・インターポーザー９の上面同士を接続する連結体２０を設置することで形成される。その後、シリコン・インターポーザー９上に第１の半導体素子１、第２の半導体素子２を順次搭載する。
【００５８】
また、図６（ｂ）〜（ｄ）に示す積層型半導体装置は、シリコン・インターポーザー９の下面同士、または側面同士を連結する連結体２０を形成した後、シリコン・インターポーザー９を樹脂基板６の上面上にバンプ４を介して搭載することで形成される。
【産業上の利用可能性】
【００５９】
本発明は、複数の半導体素子が用いられる携帯電話、パーソナルコンピュータ、ＩＣカード、ＰＤＡ（Personal Digital Assistants)、光通信機器、医療機器などの種々の電子機器に用いられる。
【符号の説明】
【００６０】
１    第１の半導体素子
２    第２の半導体素子
４    バンプ
５    ホットスポット
６    樹脂基板
７    金属ボール
９    シリコン・インターポーザー
１０  ヒートパイプ
１１  吸熱部
１２  放熱部
１３  第１の半導体素子の端子
２０  連結体
【図１】
2010050087.tif 000003
【図２】
2010050087.tif 000004
【図３】
2010050087.tif 000005
【図４】
2010050087.tif 000006
【図５】
2010050087.tif 000007
【図６】
2010050087.tif 000008
【図７】
2010050087.tif 000009
【図８】
2010050087.tif 000010
【手続補正書】
【提出日】平成22年1月8日(2010.1.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回基板が縦方向に積層されてなる半導体装置の放熱機構に関する。
【背景技術】
【０００２】
貫通電極や突起電極、あるいは金属細線を用いて半導体素子を縦方向に積層することで構成された積層型半導体装置の例が特許文献１及び特許文献２に記載されている。図７及び図８は、複数の半導体素子が縦方向に積層されてなる従来の半導体装置を示す断面図である。
【０００３】
図７に示す第１の従来例に係る積層型半導体装置は、樹脂基板１０６と、樹脂基板１０６上にバンプ１０４を介して搭載されたシリコン・インターポーザー１０３と、シリコン・インターポーザー１０３上に設けられた第１の半導体素子１０１と、第１の半導体素子１０１上に設けられた第２の半導体素子１０２と、樹脂基板１０６の裏面に貼り付けられた放熱板１０８と、樹脂基板１０６の裏面上に設けられた半田からなる金属ボール１０７とを備えている。第１の半導体素子１０１は例えばロジック系のＬＳＩであり、第２の半導体素子１０２は例えばメモリ系のＬＳｉである。第１の半導体素子１０１、および第２の半導体素子１０２には、貫通電極（非図示）を設けてもよいし、設けていなくてもよい。また、樹脂基板１０６とシリコン・インターポーザー１０３、シリコン・インターポーザー１０３と第１の半導体素子１０１、及び第１の半導体素子１０１と第２の半導体素子１０２は、相互にバンプで接続されていてもよいし、金属細線（非図示）で接続されていてもよい。
【０００４】
近年、ＬＳＩの高速動作、多ピン化により発熱量が増大し、半導体素子の外部に効率的に放熱する必要性が高まっている。ロジック系のＬＳＩでは特に発熱量が大きくなることが多い。図７に示す第１の従来例に係る積層型半導体装置では、第１の半導体素子１０１のうち最も高い温度に達する領域に断面がＴ字型の放熱板１０８の一部を接触させている。熱は、放熱板１０８を第１の半導体素子１０１の基板面に対して垂直かつ下方向に伝達し、樹脂基板１０６に裏面に逃がされる。放熱経路は図７中に示す矢印で表される。
【０００５】
また図８は、第２の従来例に係る積層型半導体装置を示す断面図である。この積層型半導体装置では、シリコン・インターポーザー１０３の上面に複数の凹部を設け、凹部の中に金属材料を充填することで、放熱板１０８を形成している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１７７２４１号公報
【特許文献２】特開２００７−０９６２７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の従来技術には以下のような課題が存在する。
【０００８】
まず、積層数の増加とＬＳＩ発熱量が益々増大する傾向により、従来の積層型半導体装置では十分な放熱をすることが困難になりつつある。そのため、高熱によってＬＳＩの誤動作などが生じる可能性が高くなっている。ＬＳＩの相対的に最も高い温度に達する領域、いわゆるホットスポット１０５（図７参照）を効率的に冷却する構造が要望される。図７に示す第１の従来例に係る半導体装置において、放熱量を増やすため、放熱板１０８の代わりに垂直方向にヒートパイプを配置することも考えられる。しかしながら、ヒートパイプは、吸熱部と放熱部を含み、作動液を循環させるだけの長さが必要とする。したがって、一般的にヒートパイプの長さは、直径の数倍から数１０倍となる。例えば、ヒートパイプの直径を１ｍｍとした場合、ヒートパイプの長さは、例えば数ｍｍ以上必要となる。これは、シリコン・インターポーザー１０３の厚さと樹脂基板１０６の厚さとバンプ１０４の厚さの和より大きい。よって、ヒートパイプが樹脂基板１０６を突き抜けることとなり、樹脂基板１０６及び樹脂基板１０６を搭載するマザーボード基板（非図示）にも貫通孔を空ける必要がでてくるため、実現が難しくなる。ここで、シリコン・インターポーザー１０３の厚さを５００μｍ、樹脂基板１０６の厚さ６００μｍ、バンプ１０４の厚さを５０μｍとする場合、放熱経路の長さは、約１．１５０ｍｍであるとみなされる。
【０００９】
また、従来の積層型半導体装置において、シリコン・インターポーザー１０３と樹脂基板１０６との熱膨張率ミスマッチにより生じる応力により、基板が反り、バンプ１０４の接続信頼性を低下させる場合がある。
【００１０】
また、第１の従来例に係る積層型の半導体装置においては、放熱板１０８を樹脂基板１０６の裏面に設置するため、樹脂基板１０６にも貫通孔を開ける必要がある。そのため、樹脂基板１０６の配線領域が狭くなり、金属ボール１０７数が減り、多ピン化への対応が困難になる。
【００１１】
以上の課題に鑑みて、本発明は、ピン数を減らすことなく内部で生じた熱を効率良く放熱できる積層型半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の積層型半導体装置は、第１の基板と、前記第１の基板上に設けられ、複数個に分割された第２の基板と、前記第１の基板上であって前記第２の基板同士の隙間に設けられた冷却部材と、前記第２の基板及び前記冷却部材の上に設けられた第３の基板とを備えている。
【００１３】
この構成によれば、第３の基板の下に冷却部材を配置するので、効果的にＬＳＩ等で生じた熱を放熱することができる。また、冷却部材は第１の基板上に設けられているので第１の基板に孔を開ける必要がなく、外部接続端子を多数配置することが可能となる。また、第２の基板は複数個に分割されているので、分割されていない場合に比べて第１の基板との間で加わる応力の影響を小さくすることができ、基板の反りを低減することができる。
【００１４】
冷却部材は吸熱部と放熱部とを有し、第３の基板内で最も高い温度に達する領域の位置（ホットスポット）が吸熱部の位置と一致していれば特に効果的に放熱することができるので好ましい。
【００１５】
冷却部材としては例えばヒートパイプが好ましく用いられる。
【００１６】
本発明の積層型半導体装置の製造方法は、第１の基板の上にそれぞれ隙間を空けて複数の第２の基板を搭載する工程（ａ）と、前記第１の基板上であって、前記第２の基板同士の隙間の少なくとも一部に冷却部材を設ける工程（ｂ）と、前記第２の基板及び前記冷却部材の上に第３の基板を搭載する工程（ｃ）とを備えている。
【００１７】
この方法によれば、第３の基板の下に冷却部材を配置するので、効果的にＬＳＩ等で生じた熱を放熱することができる。また、冷却部材は第１の基板上に設けられているので第１の基板に孔を開ける必要がなく、外部接続端子を多数配置することが可能となる。また、第２の基板は複数個に分割されているので、分割されていない場合に比べて第１の基板との間で加わる応力の影響を小さくすることができ、基板の反りを低減することができる。
【発明の効果】
【００１８】
本発明により、高熱によるＬＳＩの誤動作を防ぎ、ＬＳＩの発熱量がさらに増大しても十分な放熱量を確保することができる。さらに、ＬＳＩにおいて相対的に高い温度に達する領域、いわゆるホットスポット５を効率的に冷却することも可能となる。また、シリコン・インターポーザーと樹脂基板など、熱膨張率が異なる基板同士を接続させた場合に生じる応力を減少させ、基板の反りを低減することができ、バンプ等の接続部材の接続信頼性を向上させることができる。また、従来の構造に比べて第１の基板に設けられる外部接続端子数を多くすることができるので、多ピン化への対応が可能となる。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明の第１の実施形態に係る積層型半導体装置を示す断面図である。
【図２】図２は、第２の実施形態に係る積層型半導体装置を示す斜視図である。
【図３】図３は、本発明の第２の実施形態に係る積層型半導体装置を示す斜視図である。
【図４】図４は、本発明の第３の実施形態に係る積層型半導体装置を示す平面図である。
【図５】図５は、第３の実施形態の変形例に係る積層型半導体装置を示す平面図である。
【図６】図６（ａ）〜（ｄ）は、本発明の第４の実施形態に係る積層型半導体装置を示す断面図である。
【図７】図７は、複数の半導体素子が縦方向に積層されてなる従来の半導体装置を示す断面図である。
【図８】図８は、複数の半導体素子が縦方向に積層されてなる従来の半導体装置を示す断面図である。
【発明を実施するための形態】
【００２０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る積層型半導体装置を示す断面図であり、図２は、本実施形態の積層型半導体装置を示す斜視図である。
【００２１】
図１及び図２に示すように、本実施形態の積層型半導体装置は、樹脂基板（第１の基板）６と、樹脂基板６上面上にはんだ等からなるバンプ４を介して搭載され、複数個（ここでは４個）に分割されたシリコン・インターポーザー（第２の基板）９と、シリコン・インターポーザー９上に設けられた第１の半導体素子（第３の基板）１と、第１の半導体素子１上に設けられた第２の半導体素子２と、樹脂基板６の裏面上に設けられた金属ボール７とを備えている。第２の半導体素子２では、例えば複数の半導体チップが縦方向に積層されている。第１の半導体素子１は例えばロジック系のＬＳＩであり、第２の半導体素子２は例えばメモリ系のＬＳＩなどである。
【００２２】
第１の半導体素子１の中央部は周囲に比べて発熱量が多いホットスポット５である。ＬＳＩでは動作の高速化や多ピン化により発熱量が増大している。ヒートパイプ（冷却部材）１０は、四分割されたシリコン・インターポーザー９間の隙間に設けられ、ホットスポット５の直下から樹脂基板６の端部に向かって延びている。ヒートパイプ１０は例えば金属などの熱伝導性の良い材料の内部に空洞を設け、空洞内を真空にし、液体を注入した構成となっている。
【００２３】
図２に示すように、複数個に分割されたシリコン・インターポーザー９の分割線の交点（樹脂基板６の中央部上）に、ヒートパイプ１０の吸熱部１１が置かれ、各ヒートパイプ１０のうち樹脂基板６の端部上に設けられた部分は放熱部１２となっている。ＬＳＩ（第１の半導体素子１）のホットスポット５と、ヒートパイプ１０の吸熱部１１の位置とを一致させることにより、第１の半導体素子１及び第２の半導体素子２で生じた熱を効率的に放熱することができる。放熱経路は図２中に示す矢印で表される。
【００２４】
ヒートパイプ１０は、シリコン・インターポーザー９の隙間ごとに合計４本配置してもよいし、複数に分割されたシリコン・インターポーザー９の隙間のいずれかに少なくとも１本だけ配置し、他の隙間には放熱材を配置してもよい。このときの放熱材は、銅板やアルミ板、あるいは高熱伝導性の樹脂であってもよい。
【００２５】
また、ヒートパイプ１０の断面形状は、図１では円形としているが、四角形でも、楕円形でも、長方形などでもよい。断面が円形の場合、ヒートパイプ１０の直径は約０．数ｍｍ〜３ｍｍ程度である。
【００２６】
また、ヒートパイプ１０は、複数に分割されたシリコン・インターポーザー９の端部から外部に延在させてもよいし、あるいは、はみださせなくともよい。図２に示すように、ヒートパイプ１０の放熱部１２を樹脂基板６の端部上に配置させると、吸熱部１１と放熱部１２の温度差が非常に大きくなり、放熱効率がより高まることがある。
【００２７】
ヒートパイプ１０は、内部が真空に保たれ、且つ作動液で満たされている。さらにヒートパイプ１０は、上述のように吸熱部１１と放熱部１２を有し、吸熱部１１を加熱すると、ヒートパイプ１０内部の作動液が蒸発し、蒸気流が気圧の低い放熱部１２へと移動する。放熱部１２にて作動液は凝縮し、再び吸熱部１１へと還流し、熱を移動させる。このように、蒸発と凝縮と還流を繰り返し、高い熱伝導度で放熱を行う。
【００２８】
以上の構成によれば、第１の半導体素子１（特にホットスポット５）の下に放熱効率の高いヒートパイプ１０を配置するので、第１の半導体素子１で生じた熱を効率良く外部に放熱することができ、半導体素子が過熱して誤作動などを起こすのが防がれている。また、ヒートパイプ１０はシリコン・インターポーザー９（あるいは第１の半導体素子１）の基板面に平行な方向に延びているので、ヒートパイプ１０が長くても樹脂基板６に孔を開ける必要がなくなり、製造が容易になる。さらに、樹脂基板６の裏面に放熱板を設ける場合に比べて外部機器との接続端子となる金属ボール７の数を多くとることができるので、いわゆる多ピン化に対応できる構造となっている。また、シリコン・インターポーザー９が分割されているので、シリコン・インターポーザー９と樹脂基板６との熱膨張率の違いによって生じる応力を低減することが可能となり、基板（シリコン・インターポーザー９及び樹脂基板６）の反りを抑え、バンプ４の接続信頼性を向上させることができる。
【００２９】
本実施形態の積層型半導体装置を製造する際には、まず樹脂基板６の上に隙間を空けて複数のシリコン・インターポーザー９を搭載する。この際には適宜位置を合わせてシリコン・インターポーザー９を配置した後で熱処理してバンプ４を溶融させ、樹脂基板６とシリコン・インターポーザー９とを接続させる。次に、シリコン・インターポーザー９間の隙間にヒートパイプ１０を設置する。その後、シリコン・インターポーザー９及びヒートパイプ１０上に第１の半導体素子１、第２の半導体素子２を順次搭載する。第１の半導体素子１を搭載する際には、ホットスポット５の位置をヒートパイプ１０の吸熱部１１の位置と一致させるようにすることが好ましい。
【００３０】
また、図１及び図２では、シリコン・インターポーザー９を基板としてを用いる例を示しているが、第１の半導体素子１と樹脂基板６との間に介在させる基板は、シリコンや樹脂、セラミック、あるいは金属などの材料で構成されていてもよい。
【００３１】
シリコン・インターポーザー３は、一般的には配線パターンだけを形成した基板であるが、例えば、メモリー系ＬＳＩやロジック系ＬＳＩなどの半導体素子を設けた基板をシリコン・インターポーザー３に代えて用いてもよい。その場合には、メモリー系ＬＳＩあるいはロジック系ＬＳＩを合計４個、樹脂基板６上に配置し、その上に第１の半導体素子１を配置し、さらにその上に第２の半導体素子２を配置した構成となる。
【００３２】
また、樹脂基板６とシリコン・インターポーザー３、シリコン・インターポーザー３と第１の半導体素子１、第１の半導体素子１と第２の半導体素子２のそれぞれには貫通電極（非図示）を設け、相互にバンプ４で接続していてもよいし、あるいは相互に金属細線（非図示）で接続していてもよい。
【００３３】
なお、後に説明するようにシリコン・インターポーザー３の分割数は必ずしも４個でなくてもよく、シリコン・インターポーザー３は、ヒートパイプ１０の吸熱部１１がホットスポット５の直下に配置できるように分割されていればよい。
【００３４】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る積層型半導体装置を示す斜視図である。同図において、図１及び図２と同じ部材には同じ符号を付して説明を簡略化あるいは省略する。
【００３５】
本実施形態の積層型半導体装置においては、シリコン・インターポーザー３が２つに分割されている。分割されたシリコン・インターポーザー９の隙間には、ヒートパイプ１０が設けられている。また、第１の半導体素子などのＬＳＩのホットスポット５と、ヒートパイプ１０の吸熱部１１の位置が一致している。これにより、ＬＳＩで生じた熱を効率的に放熱することができる。放熱経路は図２中に示す矢印で表される。
【００３６】
ヒートパイプ１０は、図２に示すように、複数に分割したシリコン・インターポーザー９の端部から外部に延在させてもよいし、シリコン・インターポーザー９の端部からはみださせなくともよい。ヒートパイプ１０をシリコン・インターポーザー３の放熱部１２を樹脂基板６の端部まで延在させてもよい。ヒートパイプ１０の放熱部１２を樹脂基板６の端部に配置させると、吸熱部１１と放熱部１２の温度差が非常に大きくなり、放熱効率がより高まることがある。
【００３７】
（第３の実施形態）
図４は本発明の第３の実施形態に係る積層型半導体装置を示す平面図であり、図５は、第３の実施形態の変形例に係る積層型半導体装置を示す平面図である。図４、図５は第１の半導体素子１などを透視して示している。
【００３８】
図４に示すように、本実施形態の半導体装置では、樹脂基板６上に、複数個に分割されたシリコン・インターポーザー９、第１の半導体素子１を順に垂直方向に積層している。第２の半導体素子２は第１の半導体素子１上に積層されているが、分かりやすくするため、図４には記載していない。
【００３９】
図４では、シリコン・インターポーザー９は、４つに均等に分割されている。すなわち分割により生じる小基板は、４つとも同じ大きさである。なお図５に示す変形例では、シリコン・インターポーザー９が、４つの基板に不均等な大きさに分割されている。
【００４０】
複数個に分割されたシリコン・インターポーザー９の隙間には、ヒートパイプ１０が設けられている。ヒートパイプ１０は、合計４本配置されていてもよいし、複数に分割したシリコン・インターポーザー９の隙間のいずれかに少なくとも１本だけ配置し、他の隙間には放熱材を配置してもよい。このときの放熱材は、銅板やアルミ板、あるいは高熱伝導性の樹脂であってもよい。
【００４１】
複数個に分割されたシリコン・インターポーザー９の分割線の交点には、ヒートパイプ１０の吸熱部１１が配置されている。第１の半導体素子１のホットスポット５の位置とヒートパイプ１０の吸熱部１１の位置とは必ずしも正確に一致させる必要はないが、一致させた方がより効率的に放熱することができるので好ましい。放熱経路は図４中に示す矢印で表される。
【００４２】
図４に示す本実施形態の積層型半導体装置では、複数個に分割されたシリコン・インターポーザー９の分割線の交点を第１の半導体素子１の中心に置いている。この場合、第１の半導体素子１のホットスポット５が第１の半導体素子１の中心にある場合は、放熱効率が高くなる。しかし、ホットスポット５が第１の半導体素子１の中心からずれている場合は、放熱効率が低下することがある。
【００４３】
図５に示す変形例では、複数個に分割されたシリコン・インターポーザー９の分割線の交点を第１の半導体素子１の中心から意図的にずらし、第１の半導体素子１のホットスポット５とヒートパイプ１０の吸熱部１１の位置とを、ほぼ正確に一致させている。この場合、放熱効率を非常に高くすることができる。
【００４４】
また、第１の半導体素子１の端子１３は、複数個に分割されたシリコン・インターポーザー９のいずれかに接続されている。この接続にはフリップチップ方式などが用いられる。第１の半導体素子１の端子１３は、複数に分割されたシリコン・インターポーザー９と、バンプ４とを介して、樹脂基板６に接続されている。
【００４５】
図４及び図５に示す積層型半導体装置では、複数の第１の半導体素子１の端子１３は、２次元状に配置され、シリコン・インターポーザー９同士の隙間に対応する位置、すなわちヒートパイプ１０上には形成されていない。
【００４６】
すなわち、第１の半導体素子１を設計する際、あらかじめホットスポット５の位置を予測し、ホットスポット５とヒートパイプ１０の吸熱部１１の位置とを一致させるように第１の半導体素子の端子１３の配置を設計する。つまり、第１の半導体素子１の端子１３の位置を設定するときに、ヒートパイプ１０の上に第１の半導体素子１の端子が位置しないようにしている。言い換えれば、２次元状に配置された第１の半導体素子１の端子１３の位置を設定する際、あらかじめホットスポット５の位置を予測し、ホットスポット５を含むシリコン・インターポーザー９の分割線上には、第１の半導体素子１の端子１３を配置しないようにする。
【００４７】
（第４の実施形態）
図６（ａ）〜（ｄ）は、本発明の第４の実施形態に係る積層型半導体装置を示す断面図である。これらの図に示すように、本実施形態の積層型半導体装置では、図１に示す第１の実施形態に係る積層型半導体装置において、ヒートパイプ（冷却部材）１０を挟んで互いに隣接するシリコン・インターポーザー（第２の基板）９同士が例えば板状の連結体で連結されている。以下、第１の実施形態の積層型半導体装置と異なる部分を説明する。
【００４８】
図６（ａ）に示す積層型半導体装置の一例では、互いに隣接するシリコン・インターポーザー９の上面同士を連結体２０が連結している。
【００４９】
この連結体２０は、１枚のシリコン・インターポーザー９に溝部（凹部）を設けた構造における切り残し部であってもよい。溝部は、シリコン・インターポーザー９に、切削加工や、エッチングなどを行うことにより設けることができる。
【００５０】
あるいは、この連結体２０は、複数のシリコン・インターポーザー９を搭載する領域全域に渡るものであってもよい。すなわち、複数のシリコン・インターポーザー９の面積の総和とほぼ同じ面積を有する１枚のシート、あるいは平板上に、複数のシリコン・インターポーザー９を搭載した構成であってもよい。この場合は、連結体２０に貫通配線（非図示）を設けることにより、バンプ４等の接続を妨げずに、積層構造を可能にできる。
【００５１】
シリコン・インターポーザー９の代わりに、絶縁樹脂よりなる多層配線基板などを用いる場合には、多層配線を形成しない単層の領域を、連結体２０とすることができる。
【００５２】
この連結体２０は例えば厚さ数１０μｍから約１００μｍ程度の板状であるので、積層型半導体装置全体の厚みにはほとんど影響しない。また、この連結体２０が、１枚のシリコン・インターポーザー９に溝部（凹部）を設けた構造における切り残し部である場合には、積層型半導体装置全体の厚みの増加には、全く影響しない。
連結体２０の構成材料は特に限定されないが、連結体２０が樹脂等の絶縁体で構成されている場合には、連結体２０上に配線あるいは、貫通配線を設けることができるので、設計の自由度を向上させることができる
連結体２０の材料は、導電樹脂であってもよいし、シリコンや、セラミック、あるいは金属などであってもよい。
【００５３】
また、連結体２０によってシリコン・インターポーザー９同士が連結されるので、積層型半導体装置の機械的強度を向上させることもできる。
【００５４】
この連結体２０は、図６（ｂ）に示すように互いに隣接するシリコン・インターポーザー９の下面同士を連結するために設けられていてもよいし、図６（ｃ）に示すように、互いに隣接するシリコン・インターポーザー９も上面同士及び下面同士をそれぞれ連結するために設けられていてもよい。連結体２０が互いに隣接するシリコン・インターポーザー９の下面同士を連結する場合には、連結体２０の下面に配線を設けることができる。
【００５５】
また、図６（ｄ）に示すように、連結体２０が互いに隣接するシリコン・インターポーザー９の側面同士を連結する構成もとりうる。この場合も、連結体２０の下面に配線を設けることが可能である。
【００５６】
なお、連結体２０がシリコン・インターポーザー９の上面同士または下面同士を連結する場合、連結体２０の平面形状や平面面積はバンプ４等の接続を妨げない範囲であれば任意に設定できる。あるいは、この連結体２０が、複数のシリコン・インターポーザー９を搭載する領域全域に渡るものであった場合であっても、連結体２０に貫通配線（非図示）を設けることにより、バンプ４等の接続を妨げずに、積層構造を可能にできる。
【００５７】
図６（ａ）に示す構成は、例えば、第１の実施形態の製造工程において、シリコン・インターポーザー９間の隙間にヒートパイプ１０を設置した後、ヒートパイプ１０を跨ぎ、シリコン・インターポーザー９の上面同士を接続する連結体２０を設置することで形成される。その後、シリコン・インターポーザー９上に第１の半導体素子１、第２の半導体素子２を順次搭載する。
【００５８】
また、図６（ｂ）〜（ｄ）に示す積層型半導体装置は、シリコン・インターポーザー９の下面同士、または側面同士を連結する連結体２０を形成した後、シリコン・インターポーザー９を樹脂基板６の上面上にバンプ４を介して搭載することで形成される。
【産業上の利用可能性】
【００５９】
本発明は、複数の半導体素子が用いられる携帯電話、パーソナルコンピュータ、ＩＣカード、ＰＤＡ（Personal Digital Assistants)、光通信機器、医療機器などの種々の電子機器に用いられる。
【符号の説明】
【００６０】
１    第１の半導体素子
２    第２の半導体素子
４    バンプ
５    ホットスポット
６    樹脂基板
７    金属ボール
９    シリコン・インターポーザー
１０  ヒートパイプ
１１  吸熱部
１２  放熱部
１３  第１の半導体素子の端子
２０  連結体
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の基板と、
前記第１の基板上に設けられ、複数個に分割された第２の基板と、
前記第１の基板上であって前記第２の基板同士の隙間に設けられた冷却部材と、
前記第２の基板及び前記冷却部材の上に設けられた第３の基板とを備えている積層型半導体装置。
【請求項２】
前記冷却部材を挟んで互いに隣接する前記第２の基板の上面同士、下面同士、上面及び下面同士、または側面同士を連結させる連結体をさらに備えていることを特徴とする請求項１に記載の積層型半導体装置。
【請求項３】
前記冷却部材は吸熱部と放熱部とを有し、
前記第３の基板内で最も高い温度に達する領域の位置が前記吸熱部の位置と一致していることを特徴とする請求項１に記載の積層型半導体装置。
【請求項４】
前記第２の基板の分割線の交点の位置は、前記第３の基板内で最も高い温度に達する領域の位置に合わせられていることを特徴とする請求項３に記載の積層型半導体装置。
【請求項５】
前記冷却部材はヒートパイプであることを特徴とする請求項１に記載の積層型半導体装置。
【請求項６】
前記冷却部材は前記第２の基板の分割線の一部に設けられたヒートパイプと、前記第２の基板の分割線の残りの部分に設けられた放熱板とで構成されていることを特徴とする請求項１に記載の積層型半導体装置。
【請求項７】
第１の基板の上にそれぞれ隙間を空けて複数の第２の基板を搭載する工程（ａ）と、
前記第１の基板上であって、前記複数の第２の基板同士の隙間の少なくとも一部に冷却部材を設ける工程（ｂ）と、
前記複数の第２の基板及び前記冷却部材の上に第３の基板を搭載する工程（ｃ）とを備えている積層型半導体装置の製造方法。
【請求項８】
前記工程（ａ）は、前記複数の第２の基板のうち、互いに隣接する前記第２の基板の下面同士、または側面同士を連結する連結体を形成する工程（ａ１）と、前記工程（ａ１）の後、前記複数の第２の基板を前記第１の基板上に搭載する工程（ａ２）とを含んでいることを特徴とする請求項７に記載の積層型半導体装置の製造方法。
【請求項９】
前記工程（ｂ）の後、前記工程（ｃ）の前に、前記複数の第２の基板のうち、互いに隣接する前記第２の基板の上面同士を連結する連結体を形成する工程をさらに備えていることを特徴とする請求項７に記載の積層型半導体装置の製造方法。
【請求項１０】
前記冷却部材は吸熱部と放熱部とを有し、
前記工程（ｃ）では、前記第３の基板内で最も高い温度に達する領域の位置が前記吸熱部の位置と一致するように前記第３の基板を搭載することを特徴とする請求項７に記載の積層型半導体装置の製造方法。
【請求項１１】
前記冷却部材はヒートパイプであることを特徴とする請求項７に記載の積層型半導体装置の製造方法。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2010050087.tif 000011
【図２】
2010050087.tif 000012
【図３】
2010050087.tif 000013
【図４】
2010050087.tif 000014
【図５】
2010050087.tif 000015
【図６】
2010050087.tif 000016
【図７】
2010050087.tif 000017
【図８】
2010050087.tif 000018
【国際調査報告】
2010050087.tif 000019
2010050087.tif 000020