(57)【要約】  安定した動作を実現することができる、抵抗変化素子を備える不揮発性記憶装置（１００）を提供する。不揮発性記憶装置（１００）は、複数のワード線（ＷＬ０，ＷＬ１，…）と複数のビット線（ＢＬ０，ＢＬ１，…）との立体交差点に対応して設けられ、電気的信号に基づいて可逆的に抵抗値が変化するメモリセル（Ｍ１１１，Ｍ１１２，…）と、ワード線（ＷＬ０，ＷＬ１，…）に所定の電圧を印加するトランジスタ（１０３ａ）を具備する行選択回路・ドライバ（１０３）と、ビット線（ＢＬ０，ＢＬ１，…）に所定の電圧を印加するトランジスタ（１０４ａ）を具備する列選択回路・ドライバ（１０４）と、これらのトランジスタ（１０３ａ，１０４ａ）の基板に対して順方向にバイアス電圧を印加する基板バイアス回路（１１０）とを備えている。
2010070895.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に互いに平行に形成された複数の第１の配線と、
前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行で且つ前記複数の第１の配線と立体交差するように形成された複数の第２の配線と、
前記複数の第１の配線と前記複数の第２の配線との立体交差点に対応して設けられ、前記第１の配線と前記第２の配線との間に介在し、前記第１の配線及び前記第２の配線間に印加される電圧の極性に基づいて可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する複数の抵抗変化素子を具備するメモリセルアレイと、
前記複数の第１の配線に所定の電圧を印加するトランジスタを具備する第１の駆動回路と、前記複数の第２の配線に所定の電圧を印加するトランジスタを具備する第２の駆動回路とを具備し、前記第１の駆動回路及び前記第２の駆動回路によって前記メモリセルアレイから少なくとも一つの抵抗変化素子を選択する選択回路と、
前記第１の駆動回路及び前記第２の駆動回路が具備する前記トランジスタが形成された前記基板にバイアス電圧を印加する基板バイアス回路と、
前記選択回路で選択された抵抗変化素子に対して書き込み用の電気信号を与える書き込み回路とを備え、
前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタは、前記基板内の第１導電型の領域内に形成され、前記第１導電型と逆極性の第２導電型の第１の拡散領域と、ゲートと、前記第２導電型の第２の拡散領域とを具備し、
前記基板バイアス回路は、前記選択回路で選択された前記抵抗変化素子に対して前記書き込み回路によって書き込み用の電気的信号が与えられるときに、前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタのうちの少なくとも一方について、当該トランジスタが形成された前記基板内の第１導電型の領域に、前記第１の拡散領域及び前記第２の拡散領域に対して順方向となるように、バイアス電圧を印加する
不揮発性記憶装置。
【請求項２】
前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子の抵抗値が、当該抵抗変化素子が製造されてから未だ電圧パルスが印加されていないときの抵抗値である初期抵抗値である場合に、前記バイアス電圧を印加する
請求項１に記載の不揮発性記憶装置。
【請求項３】
前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子の抵抗状態を低抵抗状態から高抵抗状態へ変化させる場合に、前記バイアス電圧を印加する
請求項１または請求項２に記載の不揮発性記憶装置。
【請求項４】
前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子の抵抗状態を変化させる書き込みに失敗した後であって、当該抵抗変化素子に対して追加書き込みを行う場合に、前記バイアス電圧を印加する
請求項１乃至請求項３の何れかに記載の不揮発性記憶装置。
【請求項５】
前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子に対する書き込みの回数が所定の回数に達した場合に、前記バイアス電圧を印加する
請求項１乃至請求項４の何れかに記載の不揮発性記憶装置。
【請求項６】
前記基板内の第１導電型の領域は、前記基板に形成された第１導電型のウェルであり、
前記基板バイアス回路は、前記ウェルに対して前記バイアス電圧を印加する
請求項１乃至請求項５の何れかに記載の不揮発性記憶装置。
【請求項７】
前記抵抗変化素子は、前記第１の配線及び前記第２の配線間に与えられる電圧の極性に基づいて可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する金属酸化物を含んでいる
請求項１乃至請求項６の何れかに記載の不揮発性記憶装置。
【請求項８】
前記複数の第２の配線は、前記基板の主面に平行な面内においてＸ方向に延び、前記基板の主面に垂直なＺ方向において複数の層に形成された複数のビット線であり、
前記複数の第１の配線は、前記基板の主面に平行な面内において前記Ｘ方向と直交するＹ方向に延び、前記ビット線間の各層に形成された複数のワード線であり、
前記複数のビット線と前記複数のワード線との各交点位置に、それぞれ、当該ビット線と当該ワード線とに挟まれて前記抵抗変化素子が形成され、
前記Ｚ方向に揃ったビット線群毎に構成された、ワード線が共通の複数の基本アレイ面が、前記Ｙ方向に並んで配置され、
前記各基本アレイ面では、偶数層のビット線が共通に接続されており、かつ、奇数層のビット線が共通に接続されており、
前記不揮発性記憶装置は、さらに、
グローバルビット線と、
前記各基本アレイ面毎に設けられた第１および第２の選択スイッチ素子とを備え、
前記第１の選択スイッチ素子は、当該基本アレイ面に係るグローバルビット線と、当該基本アレイ面において共通に接続された偶数層のビット線との電気的な接続及び非接続を、偶数層選択信号に従って切替制御するものであり、
前記第２の選択スイッチ素子は、当該基本アレイ面に係るグローバルビット線と、当該基本アレイ面において共通に接続された奇数層のビット線との電気的な接続及び非接続を、奇数層選択信号に従って切替制御するものであり、
前記基板バイアス回路は、さらに、選択された前記基本アレイ面の共通に接続された偶数層または奇数層のビット線に対して書き込み用の電気的信号が与えられるときに、前記第１の選択トランジスタ及び前記第２の選択トランジスタが形成された基板にバイアス電圧を印加する
請求項１乃至請求項６の何れかに記載の不揮発性記憶装置。
【請求項９】
不揮発性記憶装置が備える抵抗変化素子への書き込み方法であって、
基板上に複数の第１の配線と複数の第２の配線との立体交差点に対応して設けられ、前記第１の配線と前記第２の配線との間に介在し、前記第１の配線及び前記第２の配線を介して与えられる電圧の極性に基づいて可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する複数の抵抗変化素子を具備するメモリセルアレイから、前記複数の第１の配線に所定の電圧を印加するトランジスタを具備する第１の駆動回路と、前記複数の第２の配線に所定の電圧を印加するトランジスタを具備する第２の駆動回路とを用いて、少なくとも一つの抵抗変化素子を選択する選択ステップと、
前記第１の駆動回路及び前記第２の駆動回路が具備する前記トランジスタが形成された前記基板にバイアス電圧を印加する基板バイアスステップと、
前記選択ステップで選択された抵抗変化素子に対して書き込み用の電気信号を与える書き込みステップとを含み、
前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタは、前記基板内の第１導電型の領域内に形成され、前記第１導電型と逆極性の第２導電型の第１の拡散領域と、ゲートと、前記第２導電型の第２の拡散領域とを具備し、
前記基板バイアスステップでは、前記選択ステップで選択された前記抵抗変化素子に対して前記書き込みステップによって書き込み用の電気的信号が与えられるときに、前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタのうちの少なくとも一方について、当該トランジスタが形成された前記基板内の第１導電型の領域に、前記第１の拡散領域及び前記第２の拡散領域に対して順方向となるように、バイアス電圧を印加する
書き込み方法。
【請求項１０】
前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子の抵抗値が、当該抵抗変化素子が製造されてから未だ電圧パルスが印加されていないときの抵抗値である初期抵抗値である場合に、前記バイアス電圧を印加する
請求項９に記載の書き込み方法。
【請求項１１】
前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子の抵抗状態を低抵抗状態から高抵抗状態へ変化させる場合に、前記バイアス電圧を印加する
請求項９または請求項１０に記載の書き込み方法。
【請求項１２】
前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子の抵抗状態を変化させる書き込みに失敗した後であって、当該抵抗変化素子に対して追加書き込みを行う場合に、前記バイアス電圧を印加する
請求項９乃至請求項１１の何れかに記載の書き込み方法。
【請求項１３】
前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子に対する書き込みの回数が所定の回数に達した場合に、前記バイアス電圧を印加する
請求項９乃至請求項１２の何れかに記載の書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的信号に基づいて可逆的に抵抗値が変化する、いわゆる抵抗変化型の不揮発性記憶素子（抵抗変化素子）を備えた不揮発性記憶装置及びその書き込み方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴い、携帯型情報機器及び情報家電等の電子機器が、より一層高機能化している。そのため、不揮発性記憶素子の大容量化、書き込み電力の低減、書き込み及び読み出し時間の高速化、及び長寿命化等の要求が高まっている。【０００３】
こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界があると言われている。他方、抵抗変化層を記憶部の材料として用いる抵抗変化型の不揮発性記憶素子の場合、抵抗変化層を下部電極と上部電極とでサンドイッチしたような単純な構造の記憶素子で構成することができるため、さらなる微細化、高速化、及び低消費電力化等が期待されている。【０００４】
このような抵抗変化素子を用いた不揮発性記憶装置の一つとして、いわゆるクロスポイント型の不揮発性記憶装置が提案されている（例えば、特許文献１を参照。）。この不揮発性記憶装置は、互いに平行に配された複数のワード線及びそれらのワード線と交差するように配された複数のビット線の交点に対応してマトリクス状に設けられた複数のメモリセル（抵抗変化素子）を備えている。各メモリセルは、ワード線とビット線との間に与えられる電気的信号に応じて抵抗値が変化する抵抗変化層を具備しており、この抵抗変化層の抵抗変化を利用して情報の読み書きが行われる。【０００５】
このようなクロスポイント型の不揮発性記憶装置の場合、各メモリセルにトランジスタを設ける必要がないため、セルの高密度配置を実現することができる等の利点がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−６８９８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、上記のような抵抗変化素子を備えた不揮発性記憶装置の場合、安定した動作を実現するためには、抵抗変化素子における抵抗変化層の抵抗値を確実に変化させることが必要になる。そして、抵抗変化層の抵抗値を確実に変化させるためには、通常の書き込みの際に用いられる電圧よりも高い電圧を抵抗変化素子に対して一時的に与える必要がある場合がある。【０００８】
このように、通常の書き込みの際よりも高い電圧を抵抗変化素子に与えるためには、ワード線及びビット線のそれぞれに書き込み用の電圧を印加するワード線駆動回路及びビット線駆動回路における駆動用のトランジスタのサイズ（ゲート幅等）を大きくすることが考えられる。しかしながら、このようなトランジスタのサイズを大きくすることは、上述したワード線駆動回路やビット線駆動回路のサイズの増大を招くことにつながり、好ましくない。【０００９】
本発明は斯かる事情に鑑みてなされたものであり、その主たる目的は、ワード線及びビット線の駆動回路のサイズを大きくすることなく、安定した動作を実現することができるクロスポイント型の不揮発性記憶装置及びその書き込み方法を提供することにある。
【課題を解決するための手段】
【００１０】
上述した課題を解決するために、本発明の不揮発性記憶装置の一形態は、基板と、前記基板上に互いに平行に形成された複数の第１の配線と、前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行で且つ前記複数の第１の配線と立体交差するように形成された複数の第２の配線と、前記複数の第１の配線と前記複数の第２の配線との立体交差点に対応して設けられ、前記第１の配線と前記第２の配線との間に介在し、前記第１の配線及び前記第２の配線間に印加される電圧の極性に基づいて可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する複数の抵抗変化素子を具備するメモリセルアレイと、前記複数の第１の配線に所定の電圧を印加するトランジスタを具備する第１の駆動回路と、前記複数の第２の配線に所定の電圧を印加するトランジスタを具備する第２の駆動回路とを具備し、前記第１の駆動回路及び前記第２の駆動回路によって前記メモリセルアレイから少なくとも一つの抵抗変化素子を選択する選択回路と、前記第１の駆動回路及び前記第２の駆動回路が具備する前記トランジスタが形成された前記基板にバイアス電圧を印加する基板バイアス回路と、前記選択回路で選択された抵抗変化素子に対して書き込み用の電気信号を与える書き込み回路とを備え、前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタは、前記基板内の第１導電型の領域内に形成され、前記第１導電型と逆極性の第２導電型の第１の拡散領域と、ゲートと、前記第２導電型の第２の拡散領域とを具備し、前記基板バイアス回路は、前記選択回路で選択された前記抵抗変化素子に対して前記書き込み回路によって書き込み用の電気的信号が与えられるときに、前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタのうちの少なくとも一方について、当該トランジスタが形成された前記基板内の第１導電型の領域に、前記第１の拡散領域及び前記第２の拡散領域に対して順方向となるように、バイアス電圧を印加する。【００１１】
これにより、抵抗変化素子への書き込み時に、その抵抗変化素子を選択する選択回路を構成する駆動用トランジスタの基板に、その駆動用トランジスタに対して順方向となるようにバイアス電圧が印加されるので、基板バイアス効果により、その駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加されることになり、その結果、各駆動用トランジスタのゲート幅を大きくすることなく、抵抗変化素子の抵抗値を確実に変化させることができる。よって、ワード線及びビット線の駆動回路のサイズを大きくすることなく、安定した動作を実現することができるクロスポイント型の不揮発性記憶装置が実現される。【００１２】
なお、バイアス電圧の大きさとしては、接合されたＰ型半導体からＮ型半導体に電流が流れるしきい値電圧よりも小さい電圧であればよい。【００１３】
ここで、前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子の抵抗値が、当該抵抗変化素子が製造されてから未だ電圧パルスが印加されていないときの抵抗値である初期抵抗値である場合に、前記バイアス電圧を印加してもよい。つまり、基板バイアスを実施する抵抗変化素子の書き込みとして、抵抗変化素子を初期化（あるいは、ブレイク）するケースに限定してもよい。これにより、通常の書き込みよりも大きな電圧が必要とされる初期化処理において、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加され、より確実に初期化処理が行われる。【００１４】
また、前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子の抵抗状態を低抵抗状態から高抵抗状態へ変化させる場合に、前記バイアス電圧を印加してもよい。つまり、基板バイアスを実施する抵抗変化素子への書き込みとして、抵抗変化素子を低抵抗状態から高抵抗状態に遷移（つまり、「高抵抗化」、略して「ＨＲ化」）させるケースに限定してもよい。これにより、ＨＲ化において、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加されるので、低抵抗状態に比べて不安定な高抵抗状態における抵抗変化素子の抵抗値のばらつきが抑制される。【００１５】
また、前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子の抵抗状態を変化させる書き込みに失敗した後であって、当該抵抗変化素子に対して追加書き込みを行う場合に、前記バイアス電圧を印加してもよい。つまり、基板バイアスを実施する抵抗変化素子への書き込みとして、抵抗変化素子に追加書き込みをするケースに限定してもよい。これにより、通常の書き込みよりも大きな電圧が必要とされる追加書き込みにおいて、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加され、より確実に（あるいは、より少ない回数で）追加書き込みが完遂される。【００１６】
また、前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子に対する書き込みの回数が所定の回数に達した場合に、前記バイアス電圧を印加してもよい。つまり、基板バイアスを実施する抵抗変化素子への書き込みとして、リフレッシュ処理、つまり、一定回数に達したときにより大きな書き込み電圧で書き込むケースに限定してもよい。これにより、通常の書き込みよりも大きな電圧が必要とされるリフレッシュ処理において、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加され、より確実にリフレッシュ処理が行われる。【００１７】
また、前記基板内の第１導電型の領域は、前記基板に形成された第１導電型のウェルであり、前記基板バイアス回路は、前記ウェルに対して前記バイアス電圧を印加してもよい。つまり、駆動回路を構成する駆動用トランジスタは、半導体基板に形成されたウェル内に形成されてもよい。これにより、ウェルに対してバイアス電圧を印加することで基板バイアスを実施することができるので、基板本体を別の電位（例えば、グランド）に固定したまま、基板バイアスを実施することができる。【００１８】
また、前記抵抗変化素子は、前記第１の配線及び前記第２の配線間に与えられる電圧の極性に基づいて可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する金属酸化物を含んでいてもよい。これにより、安定して抵抗変化を生じる抵抗変化素子が実現される。【００１９】
また、前記複数の第２の配線は、前記基板の主面に平行な面内においてＸ方向に延び、前記基板の主面に垂直なＺ方向において複数の層に形成された複数のビット線であり、前記複数の第１の配線は、前記基板の主面に平行な面内において前記Ｘ方向と直交するＹ方向に延び、前記ビット線間の各層に形成された複数のワード線であり、前記複数のビット線と前記複数のワード線との各交点位置に、それぞれ、当該ビット線と当該ワード線とに挟まれて前記抵抗変化素子が形成され、前記Ｚ方向に揃ったビット線群毎に構成された、ワード線が共通の複数の基本アレイ面が、前記Ｙ方向に並んで配置され、前記各基本アレイ面では、偶数層のビット線が共通に接続されており、かつ、奇数層のビット線が共通に接続されており、前記不揮発性記憶装置は、さらに、グローバルビット線と、前記各基本アレイ面毎に設けられた第１および第２の選択スイッチ素子とを備え、前記第１の選択スイッチ素子は、当該基本アレイ面に係るグローバルビット線と、当該基本アレイ面において共通に接続された偶数層のビット線との電気的な接続及び非接続を、偶数層選択信号に従って切替制御するものであり、前記第２の選択スイッチ素子は、当該基本アレイ面に係るグローバルビット線と、当該基本アレイ面において共通に接続された奇数層のビット線との電気的な接続及び非接続を、奇数層選択信号に従って切替制御するものであり、前記基板バイアス回路は、さらに、選択された前記基本アレイ面の共通に接続された偶数層または奇数層のビット線に対して書き込み用の電気的信号が与えられるときに、前記第１の選択トランジスタ及び前記第２の選択トランジスタが形成された基板にバイアス電圧を印加してもよい。【００２０】
これにより、多層化構造のメモリセルアレイに対して、多くの数が必要とされる駆動用トランジスタ及び選択トランジスタに対して基板バイアスを適用することで、超大容量不揮発性メモリが実現される。【００２１】
なお、本発明は、不揮発性記憶装置として実現されるだけでなく、その不揮発性記憶装置におけるメモリセル（より厳密には抵抗変化素子）への書き込み方法として実現することもできる。【００２２】
つまり、本発明に係る書き込み方法の一形態は、不揮発性記憶装置が備える抵抗変化素子への書き込み方法であって、基板上に複数の第１の配線と複数の第２の配線との立体交差点に対応して設けられ、前記第１の配線と前記第２の配線との間に介在し、前記第１の配線及び前記第２の配線を介して与えられる電圧の極性に基づいて可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する複数の抵抗変化素子を具備するメモリセルアレイから、前記複数の第１の配線に所定の電圧を印加するトランジスタを具備する第１の駆動回路と、前記複数の第２の配線に所定の電圧を印加するトランジスタを具備する第２の駆動回路とを用いて、少なくとも一つの抵抗変化素子を選択する選択ステップと、前記第１の駆動回路及び前記第２の駆動回路が具備する前記トランジスタが形成された前記基板にバイアス電圧を印加する基板バイアスステップと、前記選択ステップで選択された抵抗変化素子に対して書き込み用の電気信号を与える書き込みステップとを含み、前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタは、前記基板内の第１導電型の領域内に形成され、前記第１導電型と逆極性の第２導電型の第１の拡散領域と、ゲートと、前記第２導電型の第２の拡散領域とを具備し、前記基板バイアスステップでは、前記選択ステップで選択された前記抵抗変化素子に対して前記書き込みステップによって書き込み用の電気的信号が与えられるときに、前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタのうちの少なくとも一方について、当該トランジスタが形成された前記基板内の第１導電型の領域に、前記第１の拡散領域及び前記第２の拡散領域に対して順方向となるように、バイアス電圧を印加する。【００２３】
これにより、抵抗変化素子への書き込み時に、その抵抗変化素子を選択する選択回路を構成する駆動用トランジスタの基板に、その駆動用トランジスタに対して順方向となるようにバイアス電圧が印加されるので、基板バイアス効果により、その駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加されることになり、その結果、各駆動用トランジスタのゲート幅を大きくすることなく、抵抗変化素子の抵抗値を確実に変化させることができる。【００２４】
ここで、前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子の抵抗値が、当該抵抗変化素子が製造されてから未だ電圧パルスが印加されていないときの抵抗値である初期抵抗値である場合に、前記バイアス電圧を印加してもよい。これにより、通常の書き込みよりも大きな電圧が必要とされる初期化処理において、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加され、より確実に初期化処理が行われる。【００２５】
また、前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子の抵抗状態を低抵抗状態から高抵抗状態へ変化させる場合に、前記バイアス電圧を印加してもよい。これにより、ＨＲ化において、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加されるので、低抵抗状態に比べて不安定な高抵抗状態における抵抗変化素子の抵抗値のばらつきが抑制される。【００２６】
また、前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子の抵抗状態を変化させる書き込みに失敗した後であって、当該抵抗変化素子に対して追加書き込みを行う場合に、前記バイアス電圧を印加してもよい。これにより、通常の書き込みよりも大きな電圧が必要とされる追加書き込みにおいて、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加され、より確実に（あるいは、より少ない回数で）追加書き込みが完遂される。【００２７】
また、前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子に対する書き込みの回数が所定の回数に達した場合に、前記バイアス電圧を印加してもよい。これにより、通常の書き込みよりも大きな電圧が必要とされるリフレッシュ処理において、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加され、より確実にリフレッシュ処理が行われる。
【発明の効果】
【００２８】
本発明に係る不揮発性記憶装置及びその書き込み方法によれば、メモリセルアレイの駆動回路における駆動用トランジスタのサイズを大きくすることなく抵抗変化素子の抵抗値を変化させるのに十分な電圧を発生させることができる。したがって、抵抗変化素子の抵抗値を確実に変化させることができるため、メモリのチップサイズを大きくすることなく、安定した動作を実現することができる。【００２９】
よって、不揮発性記憶装置の高集積化が可能となり、本発明の実用的意義は極めて高い。
【図面の簡単な説明】
【００３０】
【図１】図１は、本発明の実施の形態１に係る不揮発性記憶装置に用いられる抵抗変化素子の構成を示す断面図である。
【図２】図２（ａ）〜（ｃ）は、本発明の実施の形態１に係る不揮発性記憶装置に用いられる抵抗変化素子の製造工程を示す断面図である。
【図３】図３は、本発明の実施の形態１に係る不揮発性記憶装置の構成を示すブロック図である。
【図４】図４は、図３におけるＡ部の構成（４ビット分の構成）を示す斜視図である。
【図５】図５は、行選択回路・ドライバ及び列選択回路・ドライバが具備するトランジスタの構成を示す断面図である。
【図６】図６は、本発明の実施の形態１に係る不揮発性記憶装置が備えるメモリセルの構成を示す断面図である。
【図７】図７は、ワード線及びビット線間に所定の電圧を印加したときに、これらのワード線及びビット線間に介在する抵抗変化素子に実効的に印加される電圧と当該抵抗変化素子の抵抗値との関係を示すグラフである。
【図８】図８は、本発明の実施の形態１に係る不揮発性記憶装置の動作例を示すタイミングチャートである。
【図９】図９は、本発明の実施の形態１に係る不揮発性記憶装置による書き込み方法の手順を示すフローチャートである。
【図１０】図１０は、本発明の実施の形態２に係る不揮発性記憶装置による書き込み方法の手順を示すフローチャートである。
【図１１】図１１（ａ）及び（ｂ）は、不揮発性記憶装置が備える抵抗変化素子の抵抗状態の変化を示すグラフである。
【図１２】図１２（ａ）及び（ｂ）は、抵抗変化素子を１００回書き換えた場合の抵抗値の分布を示すグラフである。
【図１３】図１３は、本発明の実施の形態３に係る不揮発性記憶装置による書き込み方法の手順を示すフローチャートである。
【図１４】図１４（ａ）及び（ｂ）は、本発明の実施の形態３に係る不揮発性記憶装置の動作例を示すタイミングチャートである。
【図１５】図１５は、抵抗変化素子単体の追加書き込みによる抵抗状態の変化を示すグラフである。
【図１６】図１６（ａ）は、本発明の実施の形態４に係る不揮発性記憶装置による書き込み方法の手順を示すフローチャートであり、図１６（ｂ）は、図１６（ａ）における書き込みステップ（Ｓ４１）の詳細な手順を示すフローチャートである。
【図１７】図１７は、本発明の実施の形態５に係る不揮発性記憶装置による書き込み方法の手順を示すフローチャートである。
【図１８】図１８は、本発明の実施の形態６に係る不揮発性記憶装置が備える多層クロスポイントメモリセルの立体構造を示す斜視図である。
【図１９】図１９は、本発明の実施の形態６におけるメモリセルの電流−電圧の関係を示すグラフである。
【図２０】図２０は、本発明の実施の形態６に係る不揮発性記憶装置におけるメモリセルアレイの構成を示す回路図である。
【図２１】図２１は、１個の基本アレイ面を単層構造に展開した等価回路を示す図である。
【図２２】図２２は、図２０のメモリセルアレイとその周辺回路を示す回路図である。
【図２３】図２３は、本発明の実施の形態６に係る不揮発性記憶装置の主要部を示す回路図である。
【図２４】図２４は、本発明の実施の形態６に係る不揮発性記憶装置の全体構成を示すブロック図である。
【図２５】図２５は、図２０のメモリセルアレイの動作例を示すタイミングチャートである。
【図２６】図２６（ａ）〜（ｃ）は、本発明の各実施の形態に利用可能な各種のメモリセルの回路図である。
【発明を実施するための形態】
【００３１】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。
【００３２】
（実施の形態１）
まず、本発明に係る実施の形態１における不揮発性記憶装置について説明する。
【００３３】
［抵抗変化素子の構成］
図１は、本発明の実施の形態１に係る不揮発性記憶装置に用いられる抵抗変化型の不揮発性記憶素子（抵抗変化素子）の構成を示す断面図である。図１に示すように、この抵抗変化素子１０は、基板１１と、基板１１の上に形成された酸化物層１２と、酸化物層１２の上に形成された下部電極１３と、下部電極１３の上に形成された抵抗変化層１４と、抵抗変化層１４の上に形成された上部電極１５とを備えている。下部電極１３及び上部電極１５は、抵抗変化層１４と電気的に接続されている。なお、本図では、抵抗変化素子１０として、下部電極１３よりも下の層（基板１１、酸化物層１２）が図示されているが、本発明に係る抵抗変化素子としては、少なくとも下部電極１３と、抵抗変化層１４と、上部電極１５とを具備していればよい。
【００３４】
基板１１としては、例えばシリコン単結晶基板または半導体基板を用いることができる。しかし、これに限定されるわけではない。抵抗変化層１４は、比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に抵抗変化層１４を形成することも可能である。
【００３５】
また、下部電極１３及び上部電極１５は、例えば、Ａｕ（金）、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ｎｉ（ニッケル）、Ｗ（タングステン）、Ｃｕ（銅）及びＴａＮ（窒化タンタル）等のうちの１つまたは複数の材料を用いて構成される。
【００３６】
抵抗変化層１４は、下部電極１３及び上部電極１５間に印加される電圧パルスに基づいて可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する金属酸化物を含む層であり、第１のタンタル酸化物層１４ａと第２のタンタル酸化物層１４ｂとが積層されて構成されている。ここで、第１のタンタル酸化物層１４ａと第２のタンタル酸化物層１４ｂとは共に絶縁体ではなく、かつ第２のタンタル酸化物層１４ｂの酸素含有率は、第１のタンタル酸化物層１４ａの酸素含有率よりも高くなっている。
【００３７】
なお、上述した抵抗変化素子の構成については、本実施の形態１のみならず、後述する実施の形態２乃至６においても、同様に適用される。
【００３８】
［抵抗変化素子の製造方法］
上記のように構成される抵抗変化素子１０は、次のようにして製造することが可能である。
【００３９】
図２（ａ）〜（ｃ）は、本発明の実施の形態１に係る不揮発性記憶装置に用いられる抵抗変化素子１０の製造工程を示す断面図である。
【００４０】
まず、図２（ａ）に示すように、単結晶シリコンである基板１１上に、厚さ２００ｎｍの酸化物層１２を熱酸化法により形成する。そして、下部電極１３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１２上に形成する。その後、下部電極１３上に、第１のタンタル酸化物層１４ａを、Ｔａターゲットを用いた反応性スパッタリング法で形成する。
【００４１】
ここで、第１のタンタル酸化物層１４ａの堆積は、以下に述べる条件で行うことが可能である。すなわち、スパッタリング装置内に基板を設置した後、スパッタリング装置内を８×１０−６Ｐａ程度まで真空引きする。そして、タンタルをターゲットとして、パワーを１．６ｋＷとし、アルゴンガスを３４ｓｃｃｍ、酸素ガスを２１ｓｃｃｍ流して、スパッタリング装置内の圧力を０．１７Ｐａに保ち、２０秒間スパッタリングを行う。これにより、抵抗率が６ｍΩｃｍで酸素含有率が約６１ａｔ％（ＴａＯ１．６）の第１のタンタル酸化物層を３０ｎｍ堆積できる。
【００４２】
次に、図２（ｂ）に示すように、第１のタンタル酸化物層１４ａの最表面を酸化してその表面を改質する。この酸化処理により、第１のタンタル酸化物層１４ａよりも酸素含有率の高い第２のタンタル酸化物層１４ｂが形成される。
【００４３】
その後、第２のタンタル酸化物層１４ｂ上に、上部電極１５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。なお、第２のタンタル酸化物層１４ｂが大気中で酸化されるのを避けるため、上部電極１５の形成は、第２のタンタル酸化物層１４ｂを堆積後速やかに行うことが好ましい。最後に、フォトレジスト工程によって、フォトレジストによるパターン１６を形成し、ドライエッチングによって、素子領域１７を形成する（図２（ｃ）参照）。ここで素子領域１７は、例えば一辺が０．５μｍの四角形状とすることができる。
【００４４】
［不揮発性記憶装置の構成］
本実施の形態の不揮発性記憶装置は、第１の配線の一例であるワード線と第２の配線の一例であるビット線との交点（立体交差点）に、上述したように構成される抵抗変化素子を介在させたクロスポイント型のものである。このワード線とビット線との間に印加される電圧パルスに基づいて、抵抗変化素子１０は可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する。以下、その構成の詳細について説明する。
【００４５】
なお、本実施の形態の不揮発性記憶装置の構成は、後述する第２乃至第６の実施の形態においても、同様に適用される。
【００４６】
図３は、本発明の実施の形態１に係る不揮発性記憶装置の構成を示すブロック図である。また、図４は、図３におけるＡ部の構成（４ビット分の構成）を示す斜視図である。
【００４７】
図３に示すように、本実施の形態に係る不揮発性記憶装置１００は、半導体基板上にメモリ本体部１０１を備えており、このメモリ本体部１０１は、後述するように構成されるメモリセルアレイ１０２と、メモリセルアレイ１０２が備える複数のワード線のそれぞれに対して所定の電圧を印加するための複数のトランジスタ（駆動用トランジスタ）１０３ａを具備する行選択回路・ドライバ１０３と、同じく複数のビット線のそれぞれに対して所定の電圧を印加するための複数のトランジスタ（駆動用トランジスタ）１０４ａを具備する列選択回路・ドライバ１０４と、情報の書き込みを行うための書き込み回路１０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」の判別を行うセンスアンプ１０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路１０７とを具備している。なお、行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４は、それぞれ、本発明に係る第１の駆動回路及び第２の駆動回路の一例である。また、行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４は、メモリセルアレイ１０２から少なくとも一つの抵抗変化素子を選択する本発明に係る選択回路を構成している。
【００４８】
また、不揮発性記憶装置１００は、外部から入力されるアドレス信号を受け取るアドレス入力回路１０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部１０１の動作を制御する制御回路１０９と、行選択回路・ドライバ１０３に具備されるトランジスタ１０３ａ、及び列選択回路・ドライバ１０４に具備されるトランジスタ１０４ａが形成された基板を順方向にバイアスするための基板バイアス回路１１０とをさらに備えている。
【００４９】
メモリセルアレイ１０２は、図３及び図４に示すように、半導体基板上に互いに平行に形成された複数の第１の配線の一例であるワード線ＷＬ０，ＷＬ１，ＷＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…の上方にその半導体基板の主面に平行な面内において互いに平行に、しかも複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…に立体交差するように形成された複数の第２の配線の一例であるビット線ＢＬ０，ＢＬ１，ＢＬ２，…とを備えている。
【００５０】
また、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…及びビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してマトリクス状に設けられた複数のメモリセルＭ１１１，Ｍ１１２，Ｍ１１３，Ｍ１２１，Ｍ１２２，Ｍ１２３，Ｍ１３１，Ｍ１３２，Ｍ１３３，…（以下、「メモリセルＭ１１１，Ｍ１１２，…」と表す）が設けられている。
【００５１】
ここで、メモリセルＭ１１１，Ｍ１１２，…は、図１を参照して説明した抵抗変化素子１０に相当する。ただし、本実施の形態において、これらのメモリセルＭ１１１，Ｍ１１２，…は、図６を参照して後述するように電流抑制素子を備えている。
【００５２】
なお、図３におけるメモリセルＭ１１１，Ｍ１１２，…は、図４において符号１２０で示されている。
【００５３】
アドレス入力回路１０８は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路・ドライバ１０３へ出力するとともに、列アドレス信号を列選択回路・ドライバ１０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ１１１，Ｍ１１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号はアドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は同じく列のアドレスを示す信号である。
【００５４】
制御回路１０９は、情報の書き込みサイクルにおいては、データ入出力回路１０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路１０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路１０９は、読み出し動作を指示する読み出し信号を列選択回路・ドライバ１０４へ出力する。
【００５５】
行選択回路・ドライバ１０３は、複数の第１の配線（ここでは、ワード線）の夫々に所定の電圧を印加する複数の駆動用トランジスタを具備する第１の駆動回路の一例であり、アドレス入力回路１０８から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
【００５６】
また、列選択回路・ドライバ１０４は、複数の第２の配線（ここでは、ビット線）の夫々に所定の電圧を印加する複数の駆動用トランジスタを具備する第２の駆動回路の一例であり、アドレス入力回路１０８から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
【００５７】
なお、行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４は、アドレス入力回路１０８からの信号に従ってメモリセルアレイ１０２から少なくとも一つのメモリセル（抵抗変化素子）を選択する選択回路を構成している。
【００５８】
書き込み回路１０５は、上述した選択回路で選択された抵抗変化素子に対して書き込み用の電気信号を与える書き込み回路の一例であり、制御回路１０９から出力された書き込み信号を受け取った場合、行選択回路・ドライバ１０３に対して選択されたワード線に対する電圧の印加を指示する信号を出力するとともに、列選択回路・ドライバ１０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
【００５９】
また、センスアンプ１０６は、上述した選択回路で選択された抵抗変化素子の抵抗状態を検出することで当該抵抗変化素子に記憶されていた情報（「０」／「１」）を読み出す読み出し回路の一例であり、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」の判別を行う。その結果得られた出力データＤＯは、データ入出力回路１０７を介して、外部回路へ出力される。
【００６０】
基板バイアス回路１１０は、行選択回路・ドライバ１０３が形成されるＰ型ウェル及び列選択回路・ドライバ１０４が形成されるＰ型ウェルの電位を制御することによって、行選択回路・ドライバ１０３が具備するトランジスタ１０３ａ、及び列選択回路・ドライバ１０４が具備するトランジスタ１０４ａに基板バイアス電圧を印加することができる。
【００６１】
図５は、行選択回路・ドライバ１０３が具備するトランジスタ１０３ａ（列選択回路・ドライバ１０４が具備するトランジスタ１０４ａについても同様）の構成を示す断面図である。より詳細について説明すると、行選択回路・ドライバ１０３が具備するトランジスタ１０３ａは、Ｎ型シリコンの基板１１内に形成された第１導電型の領域（ここでは、Ｐ型ウェル４０１ａ）内に形成され、第１導電型と逆極性の第２導電型（ここでは、Ｎ型）の第１の拡散領域（ここでは、電源に接続されたドレイン４０２ａ）と、ゲート絶縁膜４０３ａと、ゲート電極４０３ｂと、第２導電型（ここでは、Ｎ型）の第２の拡散領域（ここでは、ワード線ＷＬｎに接続されたソース４０２ｂ）とからなる駆動用のトランジスタ（ここでは、ＮＭＯＳトランジスタ）である。このＰ型ウェル４０１ａは、基板バイアス回路１１０とバイアス線ＷＬＢを介して接続されており、基板バイアス回路１１０がバイアス線ＷＬＢを介して当該Ｐ型ウェル４０１ａに電圧を印加することによって、トランジスタ１０３ａに順方向の基板バイアス電圧（Ｎ型拡散領域であるドレイン４０２ａ及びソース４０２ｂに対して順方向となる電圧、より厳密には、ソース４０２ｂに対して順方向の電圧）を印加することができる。これにより、トランジスタ１０３ａの基板電位が制御される。
【００６２】
同様にして、列選択回路・ドライバ１０４が具備するトランジスタ１０４ａは、Ｎ型シリコンの基板１１内に形成され、且つ、基板バイアス回路１１０とバイアス線ＢＬＢを介して接続されたＰ型ウェル４０１ａ内に形成され、第１導電型と逆極性の第２導電型（ここでは、Ｎ型）の第１の拡散領域（ここでは、一定電圧に接続されたドレイン４０２ａ）と、ゲート絶縁膜４０３ａと、ゲート電極４０３ｂと、第２導電型（ここでは、Ｎ型）の第２の拡散領域（ここでは、ビット線ＢＬｎに接続されたソース４０２ｂ）とからなる駆動用のトランジスタ（ここでは、ＮＭＯＳトランジスタ）である。基板バイアス回路１１０がバイアス線ＢＬＢを介して当該Ｐ型ウェル４０１ａに電圧を印加することによって、トランジスタ１０４ａに順方向の基板バイアス電圧（Ｎ型拡散領域であるドレイン４０２ａ及びソース４０２ｂに対して順方向となる電圧、より厳密には、ソース４０２ｂに対して順方向の電圧）を印加することができる。これにより、トランジスタ１０４ａの基板電位が制御される。
【００６３】
なお、「順方向の基板バイアス電圧を印加する」とは、トランジスタが形成されている第１導電型の基板領域（あるいは、ウェル）と、そのトランジスタのソース及びドレイン（特に、ソース）が形成されている第２導電型の拡散領域とが順方向にバイアスされるように、基板領域に電圧を印加することを意味し、具体的には、第１導電型の基板領域がＰ型半導体であって第２導電型の拡散領域がＮ型半導体である場合には第１導電型の基板領域に対して第２導電型の拡散領域を基準に正の電圧を印加することであり、その逆に、第１導電型の基板領域がＮ型半導体であって第２導電型の拡散領域がＰ型半導体である場合には第１導電型の基板領域に対して第２導電型の拡散領域を基準に負の電圧を印加することである。
【００６４】
［メモリセルの構成］
図６は、本発明の実施の形態１に係る不揮発性記憶装置が備えるメモリセル１２０の構成を示す断面図である。なお、図６には、図４のＢ部における構成が示されている。
【００６５】
図６に示すように、本実施の形態に係る不揮発性記憶装置が備える個々のメモリセル１２０は、抵抗変化素子と電流抑制素子とが直列に接続された１ビット分のメモリ素子であり、銅配線である下部配線１２２（図４におけるワード線ＷＬ１に相当する）と、同じく銅配線である上部配線１２１（図４におけるビット線ＢＬ１に相当する）との間に介在しており、下部電極１２７と、電流抑制層１２６と、内部電極１２５と、抵抗変化層１２４と、上部電極１２３とがこの順に積層されて構成されている。
【００６６】
ここで、内部電極１２５、抵抗変化層１２４、及び上部電極１２３は、図１に示した抵抗変化素子１０における下部電極１３、抵抗変化層１４、及び上部電極１５にそれぞれ相当する。
【００６７】
上下に配置された下部電極１２７および内部電極１２５で電流抑制層１２６を挟持することにより電流抑制素子（ここでは、双方向ダイオード）を構成し、内部電極１２５を介して、抵抗変化層１２４と直列接続される負荷素子である。この電流抑制素子は、ダイオードに代表される素子であり、電圧に対して非線形な電流特性を示すものである。また、この電流抑制素子は、電圧に対して双方向性の電流特性を有しており、所定の閾値電圧Ｖｆ（一方の電極を基準にして例えば＋１Ｖ以上または−１Ｖ以下）で導通するように構成されている。具体的には、ＭＳＭ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、バリスタ等を用いることができる。
【００６８】
［トランジスタのサイズについて］
上記の通り、本実施の形態では、行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４が具備するトランジスタ１０３ａ及び１０４ａが形成された基板１１の領域（Ｐ型ウェル４０１ａ）を順方向にバイアスする。これにより、トランジスタのオン抵抗を低下させて、抵抗変化素子に対して与える電圧を増大させることができ、その結果、抵抗変化を確実に行うことができる。この構成によれば、行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４のトランジスタのサイズ（特に、トランジスタのゲート幅）を大きくすることなく、良好な記憶装置を実現することができる。以下では、これらのトランジスタのサイズに着目した上で、本実施の形態の不揮発性記憶装置の特性について説明する。
【００６９】
図７は、ワード線及びビット線間に所定の電圧を印加したときに、これらのワード線及びビット線間に介在する抵抗変化素子１０に実効的に印加される電圧（以下、素子印加電圧）と当該抵抗変化素子１０の抵抗値（以下、素子抵抗値）との関係を示すグラフである。
【００７０】
各抵抗変化素子１０を選択する電流抑制素子（選択ダイオード）がオン状態（導通状態）を仮定し、その電流抑制素子の抵抗は非常に小さいものとしている。
【００７１】
図７においては、ワード線を駆動する行選択回路・ドライバ１０３及びビット線を駆動する列選択回路・ドライバ１０４が具備するトランジスタ１０３ａ及び１０４ａの１辺の長さＷが１０．９μｍの場合に、抵抗変化素子１０を低抵抗状態から高抵抗状態へ移行させるとき（正電圧を印加するとき）の素子印加電圧と素子抵抗値との関係をグラフＡ１とし、同じく抵抗変化素子１０を高抵抗状態から低抵抗状態へ移行させるとき（負電圧を印加するとき）の素子印加電圧と素子抵抗値との関係をグラフＡ２としている。なお、ここでは、正電圧とは下部電極１３を基準にしたときの上部電極１５に印加する電圧とし、負電圧とは上部電極１５を基準にしたときの下部電極に１３印加する電圧とする。
【００７２】
なお、これらのグラフＡ１及びグラフＡ２においては、本実施の形態のような基板バイアスを行っていない。
【００７３】
また、上記のトランジスタ１０３ａ及び１０４ａの１辺の長さＷが０．４４μｍの場合に、抵抗変化素子１０を低抵抗状態から高抵抗状態へ移行させるとき（正電圧を印加するとき）の素子印加電圧と素子抵抗値との関係をグラフＢ１とし、同じく抵抗変化素子１０を高抵抗状態から低抵抗状態へ移行させるとき（負電圧を印加するとき）の素子印加電圧と素子抵抗値との関係をグラフＢ２としている。
【００７４】
なお、これらのグラフＢ１及びグラフＢ２においても、本実施の形態のような基板バイアスを行っていない。
【００７５】
さらに、上記のトランジスタ１０３ａ及び１０４ａの１辺の長さＷはグラフＢ１及びグラフＢ２の場合と同様であるものの、上記の本実施の形態と同様のバイアス電圧を用いて基板バイアスを行った場合の、抵抗変化素子１０を低抵抗状態から高抵抗状態へ移行させるとき（正電圧を印加するとき）の素子印加電圧と素子抵抗値との関係をグラフＣ１とし、同じく、抵抗変化素子１０を高抵抗状態から低抵抗状態へ移行させるとき（負電圧を印加するとき）の素子印加電圧と素子抵抗値との関係をグラフＣ２としている。
【００７６】
以上の条件にて行った結果を示す図７において、グラフＡ１及びグラフＢ１を比較すると分かるように、メモリセルに対して同一の電圧を印加したとしても、トランジスタ１０３ａ及び１０４ａのサイズが小さい場合の方が素子印加電圧は低くなる。このことは、グラフＡ２とグラフＢ２とを比較した場合も同様である。これは、トランジスタ１０３ａ及び１０４ａがオン状態にある場合の抵抗値（オン抵抗）がトランジスタ１０３ａ及び１０４ａのゲート幅Ｗに反比例して小さくなり、このゲート幅Ｗが小さい場合にはトランジスタ１０３ａ及び１０４ａのオン抵抗が高くなって、これによりトランジスタ１０３ａ及び１０４ａへの印加電圧が大きくなり、抵抗変化素子１０に分配される電圧が小さくなるからである。
【００７７】
また、以上のグラフＢ１とグラフＣ１とを比較すると、１辺の長さが同一であるトランジスタ１０３ａ及び１０４ａに同一の電圧を印加したとしても、本実施の形態の基板バイアスを行うことによって、素子印加電圧を増大させることができることが分かる。このことは、グラフＢ２とグラフＣ２とを比較した場合も同様である。これは、基板バイアス電圧を順方向に印加することにより、しきい値電圧が低下し、オン抵抗も低減できるため、トランジスタ１０３ａ及び１０４ａへの印加電圧が小さくなって、抵抗変化素子１０に分配される電圧が大きくなるためである。
【００７８】
このように、本実施の形態の基板バイアスを行うことによって、トランジスタ１０３ａ及び１０４ａのサイズを大きくすることなく、素子印加電圧を増大させることができ、その結果、抵抗変化素子１０の抵抗値を確実に変化させることができる。したがって、当該トランジスタ１０３ａ及び１０４ａを具備する行選択回路・ドライバ及び列選択回路・ドライバのサイズを大きくすることなく、不揮発性記憶装置の安定動作を実現することができる。
【００７９】
特に、抵抗変化素子１０を高抵抗化する（低抵抗状態から高抵抗状態に遷移させる）際には、その直前においては抵抗変化素子１０が低抵抗状態にあるため、抵抗変化素子１０の抵抗値とトランジスタ１０３ａ及び１０４ａの抵抗値との分配関係により、抵抗変化素子１０自体に分配される電圧が小さくなる。よって、本実施の形態における基板バイアスは、抵抗変化素子１０を低抵抗化する（高抵抗状態から低抵抗状態に遷移させる）ときよりも高抵抗化する場合に、より確実に抵抗変化素子１０に電圧を印加する手法として有効である。
【００８０】
なお、基板バイアス電圧を上げるとトランジスタ１０３ａ及び１０４ａのしきい値電圧は低下するが、上げすぎるとＰ型ウェル４０１ａ及びトランジスタ１０３ａ及び１０４ａのＮ型拡散領域で形成されるＰＮ接合ダイオードがオンしてしまい、Ｐ型ウェル４０１ａからワード線及びビット線に電流が流れ込んでしまう。通常、シリコンのＰＮダイオードの拡散電位は０．７Ｖ程度であるので、しきい値電圧は０．７Ｖ以下に設定する必要がある。より具体的には、Ｐ型ウェルから抵抗変化素子へ電流が流れ込んでしまう現象をより確実に防止するためには、０．５Ｖ以下が望ましい。
【００８１】
以上のことは、トランジスタ１０３ａ及び１０４ａがＮＭＯＳトランジスタの場合について説明したが、本発明は、もちろんＰＭＯＳトランジスタを用いてもよい。その場合、ウェルやトランジスタの拡散領域の導電型は、ＮＭＯＳトランジスタの場合と逆の極性になり、ウェルに印加される基板バイアスの極性も逆の極性となる。
【００８２】
［不揮発性記憶装置の動作］
次に、情報を書き込む場合の書き込みサイクル及び情報を読み出す場合の読み出しサイクルにおける本実施の形態に係る不揮発性記憶装置の動作例について、図８に示すタイミングチャートを参照しながら説明する。
【００８３】
図８は、本発明の実施の形態１に係る不揮発性記憶装置の動作例を示すタイミングチャートである。なお、ここでは、抵抗変化層が高抵抗状態の場合を情報「１」に、低抵抗状態の場合を情報「０」にそれぞれ割り当てたときの動作例を示す。また、説明の便宜上、メモリセルＭ１１１及びＭ１２２について情報の書き込み及び読み出しをする場合のみについて示す。
【００８４】
図８におけるＶＰは、抵抗変化素子と電流抑制素子とで構成されたメモリセルの抵抗変化に必要なパルス電圧を示している。ここでは、ＶＰ／２＜閾値電圧Ｖｆの関係が成り立つことが望ましい。なぜなら、非選択のメモリセルに回り込んで流れる漏れ電流を抑えることができるからである。その結果、情報を書き込む必要のないメモリセルへ供給される余分な電流を抑制することができ、低消費電流化をより一層図ることができる。また、非選択のメモリセルへの意図しない浅い書き込み（一般にディスターブと称される）が抑制されるなどの利点もある。
【００８５】
また、図８において、１回の書き込みサイクルに要する時間である書き込みサイクル時間をｔＷで、１回の読み出しサイクルに要する時間である読み出しサイクル時間をｔＲでそれぞれ示している。
【００８６】
メモリセルＭ１１１に対する書き込みサイクルにおいて、バイアス線ＷＬＢに対し、書き込み回路１０５からの信号に基づいて基板バイアス回路１１０によってバイアス電圧ＶＢが供給される。その結果、行選択回路・ドライバ１０３が具備するトランジスタ１０３ａが形成された基板にバイアス電圧ＶＢが印加される。また、行選択回路・ドライバ１０３によりワード線ＷＬ０に対してパルス幅ｔＰのパルス電圧ＶＰが印加され、そのタイミングに応じて、列選択回路・ドライバ１０４によりビット線ＢＬ０に対して同じく０Ｖの電圧が印加される。これにより、メモリセルＭ１１１に情報「１」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ１１１の抵抗変化層が高抵抗化する。すなわち、メモリセルＭ１１１に情報「１」が書き込まれたことになる。
【００８７】
このように、基板バイアス回路１１０によるバイアス電圧ＶＢの印加によりトランジスタ１０３ａが形成された基板を順方向にバイアスすることによって、当該トランジスタ１０３ａのしきい値電圧を下げることができる。これにより、メモリセルＭ１１１に対して印加する電圧を増大させることが可能となり、その結果、メモリセルＭ１１１の抵抗変化層を確実に高抵抗化させることができる。
【００８８】
次に、メモリセルＭ１２２に対する書き込みサイクルにおいて、バイアス線ＢＬＢに対し、書き込み回路１０５からの信号に基づいて基板バイアス回路１１０によってバイアス電圧ＶＢが供給される。その結果、列選択回路・ドライバ１０４が具備するトランジスタ１０４ａが形成された基板にバイアス電圧ＶＢが印加される。また、行選択回路・ドライバ１０３によりワード線ＷＬ１に対してパルス幅ｔＰの０Ｖの電圧が印加され、そのタイミングに応じて、列選択回路・ドライバ１０４によりビット線ＢＬ１に対して同じくパルス電圧ＶＰが印加される。これにより、Ｍ１２２に情報「０」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ１２２の抵抗変化層が低抵抗化する。すなわち、メモリセルＭ１２２に情報「０」が書き込まれたことになる。
【００８９】
この場合も、基板バイアス回路１１０によるバイアス電圧ＶＢの印加により、トランジスタ１０４ａが形成された基板を順方向にバイアスすることによって、当該トランジスタ１０４ａのしきい値電圧を下げることができる。これにより、メモリセルＭ１２２に対して印加する電圧を増大させることが可能となり、その結果、メモリセルＭ１２２の抵抗変化層を確実に低抵抗化させることができる。
【００９０】
このように、基板バイアス回路１１０は、上記選択回路で選択された抵抗変化素子に対して書き込み回路１０５によって書き込み用の電気的信号が与えられるときに、行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４が具備するトランジスタ１０３ａ及び１０４ａのうちの少なくとも一方について、当該トランジスタが形成された基板１１内のＰ型ウェル４０１ａに、当該トランジスタのソース及びドレインに対して順方向となるように、バイアス電圧を印加する。
【００９１】
メモリセルＭ１１１に対する読み出しサイクルにおいては、行選択回路・ドライバ１０３により、書き込み時のパルスよりも振幅が小さいパルス電圧であって、０Ｖよりも大きくＶＰ／２よりも小さい値の電圧が、ワード線ＷＬ０に印加される。また、このタイミングに応じて、列選択回路・ドライバ１０４により、書き込み時のパルスよりも振幅が小さいパルス電圧であって、ＶＰ／２よりも大きくＶＰよりも小さい値の電圧が、ビット線ＢＬ０に印加される。これにより、高抵抗化されたメモリセルＭ１１１の抵抗変化層１２４の抵抗値に対応した電流が出力され、センスアンプ１０６がその出力電流値を検出することにより、情報「１」が読み出される。
【００９２】
次に、メモリセルＭ１２２に対する読み出しサイクルにおいて、先のメモリセルＭ１１１に対する読み出しサイクルと同様の電圧がワード線ＷＬ１及びビット線ＢＬ１に印加される。これにより、低抵抗化されたメモリセルＭ１２２の抵抗変化層１２４の抵抗値に対応した電流が出力され、センスアンプ１０６がその出力電流値を検出することにより、情報「０」が読み出される。
【００９３】
図９は、本実施の形態における不揮発性記憶装置１００の特徴的な動作である基板バイアスの手順を示すフローチャートである。ここでは、本発明に係る不揮発性記憶装置による書き込み方法の手順が示されている。
【００９４】
制御回路１０９は、アドレス入力回路１０８で特定されたメモリセルに対して、書き込みサイクル及び読み出しサイクルのいずれを行うかを判断する（Ｓ１１）。書き込みサイクルを行う場合には（Ｓ１１でＹｅｓ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、基板バイアスを伴う書き込みサイクルを実施させる（Ｓ１２）。一方、読み出しサイクルを行う場合には（Ｓ１１でＮｏ）、その旨を基板バイアス回路１１０及びセンスアンプ１０６に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、基板バイアスを伴わない読み出しサイクルを行わせる（Ｓ１３）。
【００９５】
これによって、選択回路で選択されたメモリセルを構成する抵抗変化素子に書き込み用の電圧パルスが印加されるときに、抵抗変化素子に書き込まれる情報（「１」／「０」）に応じて、行選択回路・ドライバ１０３が具備するトランジスタ１０３ａ及び列選択回路・ドライバ１０４が具備するトランジスタ１０４ａの一方に対して、そのトランジスタが形成されている基板（本実施の形態では、Ｐ型ウェル４０１ａ）に対して、順方向にバイアス電圧（例えば、０．３Ｖ）が印加される。このような順方向バイアス電圧の印加によって、トランジスタのＯＮ抵抗が減少し、その結果、より大きな電圧が抵抗変化素子に印加される。
【００９６】
このように、本実施の形態によれば、メモリセル（抵抗変化素子）への書き込みサイクルにおいて、メモリセルを選択する選択回路を構成するトランジスタが形成された半導体基板（ウェル）に対して順方向にバイアス電圧が印加されるので、より大きな電圧が抵抗変化素子に印加される。その結果、より安定した書き込みが行われることになり、トランジスタのゲート幅を大きくすることなく、不揮発性記憶装置をより安定して動作させることができる。
【００９７】
（実施の形態２）
次に、本発明に係る実施の形態２における不揮発性記憶装置について説明する。
【００９８】
抵抗変化素子を用いた不揮発性記憶装置の場合、抵抗変化素子の抵抗値を安定して繰り返し変化させるために、抵抗変化素子の抵抗値が初期抵抗値（抵抗変化素子を作成した後に初めて電圧印加するときの抵抗値、言い換えると、抵抗変化素子が製造されてから未だ電圧パルスが印加されていないときの抵抗値）にある場合において、通常の書き込みの際に印加される電圧よりも高い電圧を印加する処理（以下、「初期化処理」という）を行うときがある。実施の形態２は、基板バイアス回路によるバイアス電圧の印加により行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４が具備するトランジスタが形成された基板を順方向にバイアスすることによって、当該初期化処理を実現する不揮発性記憶装置である。
【００９９】
なお、実施の形態２の不揮発性記憶装置の構成については、実施の形態１の場合と同様であるので、基本構成の説明を省略する。本実施の形態の不揮発性記憶装置は、書き込みサイクルにおいて基板バイアスを行った実施の形態１の不揮発性記憶装置と異なり、初期化処理時にだけ基板バイアスを行う。以下では、図３を随時参照しながら説明を行う。
【０１００】
上述したように、実施の形態２の不揮発性記憶装置は、初期化処理において、基板バイアス回路１１０による基板バイアスを実行する。すなわち、初期化処理において、上述した実施の形態１における書き込み処理を実行する。
【０１０１】
図１０は、本実施の形態における不揮発性記憶装置の特徴的な動作である基板バイアスの手順を示すフローチャートである。ここでは、本発明に係る不揮発性記憶装置による書き込み方法の手順が示されている。
【０１０２】
制御回路１０９は、アドレス入力回路１０８で特定されたメモリセルに対する、製造後の初めての書き込み（つまり、初期化処理）であるか否かを判断する（Ｓ２１）。初期化処理であると判断した場合には（Ｓ２１でＹｅｓ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、基板バイアスを伴う書き込みサイクルを実施させる（Ｓ２２）。一方、初期化処理でない（２回目以降の書き込みである）と判断した場合には（Ｓ２１でＮｏ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、基板バイアスを伴わない書き込みサイクルを実施させる（Ｓ２３）。これにより、初期化処理における素子印加電圧を、通常の書き込み処理における素子印加電圧よりも増大させることができ、その結果、その後の抵抗変化の安定化を実現することができる。
【０１０３】
図１１（ａ）及び（ｂ）は、不揮発性記憶装置が備える抵抗変化素子の抵抗状態の変化を示すグラフであり、図１１（ａ）は本発明の実施の形態２に係る不揮発性記憶装置が備える抵抗変化素子の抵抗状態の変化を、図１１（ｂ）は初期化処理を行わない場合の抵抗変化素子の抵抗状態の変化をそれぞれ示している。
【０１０４】
図１１（ａ）においては、初期化処理のときのみ刺激パルスとして−１．５Ｖの電圧を抵抗変化素子に印加し、その後の書き込み処理においては、高抵抗化用の電圧として＋１．５Ｖを、低抵抗化用の電圧として−１．０Ｖを交互に繰り返し印加している。この刺激パルスとして与えられる−１．５Ｖの電圧は、図８に示される「書き込みサイクル」のタイミングのように、基板バイアス回路１１０によるバイアス電圧の印加により順方向の基板バイアスを行うことによって得られる。
【０１０５】
他方、図１１（ｂ）においては、初期化処理は行わず、高抵抗化用の電圧として１．５Ｖを、低抵抗化用の電圧として−１．１Ｖを抵抗変化素子に交互に繰り返し印加している。
【０１０６】
初期化処理において、基板バイアス回路１１０による順方向の基板バイアス下で刺激パルスを抵抗変化素子に与えた場合、図１１（ａ）に示すように、初期化処理の時点から高抵抗状態及び低抵抗状態の何れについても、その抵抗値は安定している。これに対し、そのような刺激パルスを与える初期化処理を行わない場合、図１１（ｂ）に示すように、高抵抗状態及び低抵抗状態の何れについても、その抵抗値が安定するまでに２０乃至３０程度繰り返し電圧パルスを与えなければならない。
【０１０７】
このように、初期化処理の際に、通常の書き込み時より絶対値の大きい刺激パルスをメモリセルに対し適用するため、基板バイアス回路１１０を用いて順方向の基板バイアスを行うことによって、直ちに抵抗変化素子の抵抗変化を安定させることが可能になる。これにより、安定動作が可能な不揮発性記憶装置を実現することができる。
【０１０８】
なお、本実施の形態の不揮発性記憶装置は、初期化処理時にだけ基板バイアスを行ったが、初期化処理時に加えて、実施の形態１と同様に、通常の書き込みサイクルにおいても基板バイアスを行ってもよい。
【０１０９】
（実施の形態３）
次に、本発明に係る実施の形態３における不揮発性記憶装置について説明する。
【０１１０】
実施の形態３は、低抵抗状態から高抵抗状態へ移行させる場合に、基板バイアス回路によるバイアス電圧の印加によって順方向の基板バイアスを行う不揮発性記憶装置である。
【０１１１】
なお、実施の形態３の不揮発性記憶装置の基本構成については、実施の形態１の場合と同様であるので、説明を省略する。本実施の形態の不揮発性記憶装置は、書き込みサイクルにおける抵抗変化素子の高抵抗化（「１」書き込み）と低抵抗化（「０」書き込み）の両方において基板バイアスを行った実施の形態１の不揮発性記憶装置と異なり、高抵抗化の場合にだけ基板バイアスを行う。以下では、図３を随時参照しながら説明を行う。
【０１１２】
図１２（ａ）及び（ｂ）は、抵抗変化素子を１００回書き換えた場合の抵抗値の分布を示すグラフであり、図１２（ａ）は高抵抗化用の電圧として＋１．４Ｖを、低抵抗化用の電圧として−１．３Ｖをそれぞれ印加した場合、図１２（ｂ）は高抵抗化用の電圧として＋１．８Ｖを、低抵抗化用の電圧として−１．３Ｖをそれぞれ印加した場合の抵抗値の分布を示している。すなわち、図１２（ａ）及び（ｂ）においては、低抵抗化用の電圧は共通である一方、高抵抗化用の電圧のみが異なっており、図１２（ｂ）の方が図１２（ａ）よりも電圧が高くなっている。
【０１１３】
図１２（ａ）及び（ｂ）に示すように、低抵抗状態における抵抗変化素子の抵抗値は何れの場合も比較的安定している。しかしながら、高抵抗状態における抵抗値は両者で異なっており、図１２（ａ）においてはばらつきがあって不安定であるが、図１２（ｂ）は低抵抗状態の場合と同様に安定している。このことから、「高抵抗化用の電圧／低抵抗化用の電圧（低抵抗化用の電圧の絶対値に対する高抵抗化用の電圧の絶対値の比）」の値が高い方が、高抵抗状態における抵抗値を安定させることができることがわかる。
【０１１４】
本実施の形態の不揮発性記憶装置は、高抵抗化用の電圧を印加する場合にだけ、基板バイアス回路１１０によるバイアス電圧の印加により順方向の基板バイアスを行って、「高抵抗化用の電圧／低抵抗化用の電圧」の値を増大させることにより、高抵抗状態における抵抗値を安定させる。
【０１１５】
図１３は、本実施の形態における不揮発性記憶装置の特徴的な動作である基板バイアスの手順を示すフローチャートである。ここでは、本発明に係る不揮発性記憶装置による書き込み方法の手順が示されている。
【０１１６】
制御回路１０９は、アドレス入力回路１０８で特定されたメモリセルに対して、高抵抗化（「１」書き込み）及び低抵抗化（「０」書き込み）のいずれを行うかを判断する（Ｓ３１）。高抵抗化を行う場合には（Ｓ３１でＹｅｓ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、行選択回路・ドライバ１０３が具備するトランジスタ１０３ａに対する基板バイアスを伴う書き込みサイクルを実施させる（Ｓ３２）。一方、低抵抗化を行う場合には（Ｓ３１でＮｏ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、基板バイアスを伴わない書き込みサイクルを行わせる（Ｓ３３）。
【０１１７】
図１４は、本発明の実施の形態３に係る不揮発性記憶装置の動作例を示すタイミングチャートである。ここでは、メモリセルＭ１１１に対して情報「１」を書き込む場合（高抵抗化する場合）及び情報「０」を書き込む場合（低抵抗化する場合）における動作例を示している。
【０１１８】
図１４（ａ）に示すように、情報「１」を書き込む場合（高抵抗化する場合）は、図８を参照して上述した実施の形態１の場合と同様である。他方、図１４（ｂ）に示すように、情報「０」を書き込む場合（低抵抗化する場合）は、図８と異なり、基板バイアス回路１１０によるバイアス電圧ＶＢの印加が行われない。すなわち、低抵抗化する場合においては、従来の動作と同様の動作を行うことになる。
【０１１９】
以上のように、基板バイアス回路１１０による順方向の基板バイアスを、低抵抗化する場合には行わず、高抵抗化する場合のみ行うことによって、このような基板バイアスをまったく行わない場合と比べて、「高抵抗化用の電圧／低抵抗化用の電圧」の値を増大させることができる。これにより、高抵抗状態における抵抗値を安定させることができ、不揮発性記憶装置の安定動作を実現することができる。
【０１２０】
なお、本実施の形態では、高抵抗化時にだけ基板バイアスが実施されたが、本実施の形態における基板バイアスに加えて、実施の形態２で説明したような初期化処理時における基板バイアスを行ってもよい。
【０１２１】
（実施の形態４）
次に、本発明に係る実施の形態４における不揮発性記憶装置について説明する。
【０１２２】
何らかの理由により書き込み処理に失敗した場合、同一の情報を改めて書き込む追加書き込みを行うことによって、書き込み処理を完了させることがある。実施の形態４は、抵抗変化素子を用いた不揮発性記憶装置の場合に、この追加書き込み処理において、基板バイアス回路１１０によるバイアス電圧の印加により、トランジスタが形成された基板を順方向にバイアスし、通常の書き込みの際に印加される電圧よりも高い電圧を印加することによって、その後の抵抗変化素子の抵抗状態の変化を安定させることが可能である。
【０１２３】
図１５は、抵抗変化素子単体の書き込み特性の一例を示している。−１．５Ｖ、＋２．３Ｖの交互パルスによる低抵抗化、高抵抗化を繰り返しているが、途中で高抵抗化に失敗している。図１５に示すように、通常高抵抗化に用いる＋２．３Ｖを二回印加しても低抵抗状態のままで、＋２．４Ｖを印加しても低抵抗状態のままであるが、＋２．５Ｖを印加すると通常動作時と同様に高抵抗化している。＋２．５Ｖ印加で高抵抗化に成功した後は、通常通りの−１．５Ｖ、＋２．３Ｖの交互パルスで抵抗変化している。このように抵抗変化に失敗した場合に、通常より少し高い印加電圧で追加書き込みすることで、抵抗変化を安定化することができる。
【０１２４】
そこで、実施の形態４では、追加書き込み処理を実行する際にだけ、基板バイアス回路１１０によるバイアス電圧の印加により順方向の基板バイアスを行うことによって、通常の書き込みの際に印加される電圧よりも高い電圧を印加し、抵抗変化素子の抵抗状態の変化を安定させる。
【０１２５】
なお、実施の形態４の不揮発性記憶装置の基本構成については、実施の形態１の場合と同様であるので、説明を省略する。本実施の形態の不揮発性記憶装置は、通常の書き込みサイクルにおいて基板バイアスを行った実施の形態１の不揮発性記憶装置と異なり、追加書き込みの場合にだけ基板バイアスを行う。以下では、図３を随時参照しながら説明を行う。
【０１２６】
上述したように、実施の形態４の不揮発性記憶装置は、書き込みが失敗した場合に行われる追加書き込み処理において、基板バイアス回路１１０による基板バイアスを実行する。すなわち、追加書き込み処理において、図８を参照して上述した実施の形態１における書き込み処理を実行する。
【０１２７】
図１６（ａ）は、本実施の形態における不揮発性記憶装置の特徴的な動作である基板バイアスの手順を示すフローチャートである。ここでは、本発明に係る不揮発性記憶装置による書き込み方法の手順が示されている。
【０１２８】
まず、制御回路１０９は、書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択されたメモリセルを構成する抵抗変化素子に対して、基板バイアスを伴わない書き込みサイクルを行わせる（Ｓ４１）。次に、制御回路１０９は、センスアンプ１０６によってそのメモリセルに保持されている情報を読み出し、読み出された情報が直前の書き込み情報と一致するか否かを判断（つまり、ベリファイ）する（Ｓ４２）。
【０１２９】
その結果、読み出された情報が直前の書き込み情報と一致する場合には（Ｓ４２でＹｅｓ）、この書き込みを終了するが、読み出された情報が直前の書き込み情報と一致しない場合には（Ｓ４２でＮｏ）、制御回路１０９からの指示の下で、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）は、直前に印加した書き込み用の電圧（ワード線の電圧とビット線の電圧との差）よりも予め定められた電圧（例えば、０．１Ｖ）だけ書き込み用の電圧を増加させる準備をした後に（Ｓ４３）、再び、制御回路１０９は、その書き込み用電圧を用いた書き込みサイクルを行わせる（Ｓ４１）。以下、書き込みに成功する（ベリファイでパスする）まで、書き込み用の電圧を増加させる処理（Ｓ４３）と、再度の書き込みサイクル（Ｓ４１）とを繰り返す。
【０１３０】
図１６（ｂ）は、図１６（ａ）における書き込みステップ（Ｓ４１）の詳細な手順を示すフローチャートである。書き込みにおいては、制御回路１０９は、追加書き込みであるか否かを判断し（Ｓ４１ａ）、追加書き込みである場合には（Ｓ４１ａでＹｅｓ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、基板バイアスを伴う書き込みサイクルを実施させる（Ｓ４１ｂ）。一方、追加書き込みでない（初回の書き込みである）場合には（Ｓ４１ａでＮｏ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、基板バイアスを伴わない書き込みサイクルを実施させる（Ｓ４１ｃ）。
【０１３１】
これにより、メモリセルを構成する抵抗変化素子への書き込みに失敗した後であって、当該抵抗変化素子に対して追加書き込みを行う場合にだけ、そのメモリセルを選択する選択回路を構成するトランジスタが形成された半導体基板（ウェル）に対して順方向にバイアス電圧が印加される。
【０１３２】
追加書き込みの際に基板バイアスを実行すると、図７で示したように抵抗変化素子にかかる実効的な電圧を高くすることができる。すなわち図１５で示したように追加書き込み時の印加電圧を高くしたのと同じ効果が得られる。
【０１３３】
このように、書き込み処理に失敗した後に行う追加書き込み処理において、基板バイアス回路１１０によるバイアス電圧の印加により得られる追加書き込みパルスを抵抗変化素子に印加することによって、その後の抵抗変化素子の抵抗状態の変化を安定させることができる。その結果、安定動作が可能な不揮発性記憶装置を実現することができる。
【０１３４】
なお、本実施の形態の不揮発性記憶装置は、追加書き込み時にだけ基板バイアスを行ったが、実施の形態２と同様に、初期化処理時においても基板バイアスを行ってもよい。
【０１３５】
また、本実施の形態の追加書き込み時の基板バイアスは、これに加えてさらに、実施の形態１と同様に、高抵抗化時および低抵抗化時の双方において基板バイアスを行ってもよい。また、本実施の形態の追加書き込み時の基板バイアスは、これに加えてさらに、実施の形態３と同様に、高抵抗化する場合に基板バイアスを行ってもよい。
【０１３６】
（実施の形態５）
次に、本発明に係る実施の形態５における不揮発性記憶装置について説明する。
【０１３７】
抵抗変化素子を用いた不揮発性記憶装置の場合、書き込み処理を繰り返し実行すると、ある回数以降から抵抗変化素子が抵抗変化しなくなることがある。このような状況を招くのを未然に防止するために、書き込み処理が所定の回数に達したときに、通常の書き込みの際に印加される電圧よりも高い電圧を印加することが好ましい。このような処理（以下、「リフレッシュ処理」という）を行うことによって、不揮発性記憶装置の安定動作を実現することができる。
【０１３８】
実施の形態５は、基板バイアス回路によるバイアス電圧の印加により順方向の基板バイアスを行うことによって、リフレッシュ処理を実行する不揮発性記憶装置である。
【０１３９】
なお、実施の形態５の不揮発性記憶装置の基本構成については、実施の形態１の場合と同様であるので、説明を省略する。本実施の形態の不揮発性記憶装置は、全ての書き込みサイクルにおいて基板バイアスを行った実施の形態１の不揮発性記憶装置と異なり、リフレッシュ処理時にだけ基板バイアスを行う。以下では、図３を随時参照しながら説明を行う。
【０１４０】
上述したように、実施の形態５の不揮発性記憶装置は、リフレッシュ処理において、基板バイアス回路１１０による順方向の基板バイアスを実行する。すなわち、リフレッシュ処理において、図８を参照して上述した実施の形態１における書き込み処理を実行する。このようなリフレッシュ処理は、例えば書き込み処理が１００万回に達したとき等、所定の回数の書き込みが行われた場合に実行される。
【０１４１】
図１７は、本実施の形態における不揮発性記憶装置の特徴的な動作である基板バイアスの手順を示すフローチャートである。ここでは、本発明に係る不揮発性記憶装置による書き込み方法の手順が示されている。
【０１４２】
制御回路１０９は、内部に有するカウンタを用いて、アドレス入力回路１０８で特定されたメモリセルに対する書き込み処理が所定の回数（例えば、１００万回）に達したか否かを判断する（Ｓ５１）。書き込み処理が所定の回数に達したと判断した場合には（Ｓ５１でＹｅｓ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、基板バイアスを伴う書き込みサイクルを実施させる（Ｓ５２）。一方、書き込み処理が所定の回数に達していないと判断した場合には（Ｓ５１でＮｏ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、基板バイアスを伴わない書き込みサイクルを実施させる（Ｓ５３）。なお、リフレッシュ処理（基板バイアスと書き込み）を行った後は、制御回路１０９は、内部のカウンタをゼロにリセットした上で、同様の処理（Ｓ５１〜Ｓ５３）を行う。
【０１４３】
このように、リフレッシュ処理において基板バイアス回路１１０による順方向の基板バイアスを行うことにより、リフレッシュ処理における素子印加電圧を、通常の書き込み処理における素子印加電圧よりも増大させることができ、その結果、抵抗変化素子が抵抗変化しなくなる状況を回避することができる。これにより、安定動作が可能な不揮発性記憶装置を実現することができる。
【０１４４】
なお、本実施の形態の不揮発性記憶装置は、リフレッシュ処理時にだけ基板バイアスを行ったが、実施の形態２と同様に、初期化処理時においても基板バイアスを行ってもよい。
【０１４５】
また、リフレッシュ処理は、メモリセルごとに書き込み回数をカウントして保持し、書き込み回数が所定値に達したメモリセルだけに対して実施するようにしてもよいし、メモリセルアレイ１０２全体に対する書き込み回数をカウントして保持し、書き込み回数が所定値に達したときに、メモリセルアレイ１０２を構成する全メモリセルに対して実施するようにしてもよい。
【０１４６】
また、本実施の形態のリフレッシュ処理時の基板バイアスは、これに加えてさらに、実施の形態１と同様に、高抵抗化時および低抵抗化時の双方において基板バイアスを行ってもよい。また、本実施の形態のリフレッシュ処理時の基板バイアスは、これに加えてさらに、実施の形態３と同様に、高抵抗化する場合に基板バイアスを行ってもよい。
【０１４７】
また、本実施の形態のリフレッシュ処理時の基板バイアスは、これに加えてさらに、実施の形態４と同様に、追加書き込み時にも基板バイアスを行ってもよい。
【０１４８】
（実施の形態６）
次に、本発明に係る実施の形態６における不揮発性記憶装置について説明する。
【０１４９】
図３及び図４に示す実施の形態１に係る不揮発性記憶装置におけるメモリセルアレイ１０２を、３次元に積み重ねることによって、多層化構造の不揮発性記憶装置を実現することも可能である。このように構成された多層化メモリセルアレイを設けることによって、超大容量不揮発性メモリを実現することが可能となる。実施の形態６は、多層化メモリセルアレイを備える不揮発性記憶装置である。
【０１５０】
図１８は、本発明の実施の形態６に係る不揮発性記憶装置が備える多層クロスポイントメモリセルの立体構造を示す斜視図である。図１８に示すように、ビット線及びワード線が上下方向に交互に配置され、それらのビット線とワード線との間のそれぞれに挟まれてメモリセルＭＣが構成されている。すなわち、図４に示す単層のクロスポイントメモリセルが積み重ねられた構造となっている。
【０１５１】
図１９は、本発明の実施の形態６におけるメモリセルの電流−電圧の関係を示すグラフである。図１９において、横軸はビット線−ワード線間にかかる電圧、縦軸はメモリセルに流れる電流をそれぞれ示している。また、「ＬＲセル」はメモリセルが低抵抗状態である場合、「ＨＲセル」はメモリセルが高抵抗状態である場合を表している。図１９に示すように、いまメモリセルが低抵抗状態である（ＬＲセル）ものとすると、電圧が上昇して「２Ｖ」程度を超えたとき、電流が大きく増加する。電圧がさらに上昇して「４Ｖ」に近くなったとき、メモリセルの抵抗値が変化して高抵抗状態になり（ＨＲセル）、電流が大きく減少する。一方、電圧が低下して「−４Ｖ」程度を下回ったとき、メモリセルの抵抗値が変化して低抵抗状態になり（ＬＲセル）、電流が大きく増加する。このように、抵抗変化が双方向において生じる。
【０１５２】
図２０は、本発明の実施の形態６に係る不揮発性記憶装置におけるメモリセルアレイ２００の構成を示す回路図である。図２０において、ビット線が延びる方向をＸ方向、ワード線が延びる方向をＹ方向、ビット線及びワード線の層が重なる方向をＺ方向としている。
【０１５３】
図２０において、ビット線ＢＬはＸ方向に延び、複数の層（図２０では５層）に形成されており、ワード線ＷＬはＹ方向に延び、ビット線の間の各層（図２０では４層）に形成されている。そして、メモリセルアレイ２００において、ビット線ＢＬとワード線ＷＬとの交点位置に、各メモリセルＭＣが当該ビット線ＢＬと当該ワード線ＷＬとに挟まれて形成されている。なお、図の簡略化のために、メモリセルＭＣの一部及びワード線の一部については図示を省略している。
【０１５４】
そして、Ｚ方向に揃った各層のビット線ＢＬ群毎に、ワード線ＷＬとの間に形成されたメモリセルＭＣによって、基本アレイ面０〜３がそれぞれ構成されている。各基本アレイ面０〜３において、ワード線ＷＬは共通である。図２０の例では、各基本アレイ面０〜３において、メモリセルＭＣがＸ方向に３２個、Ｚ方向に８個、配置されている。またメモリセルアレイ２００は、Ｙ方向に並ぶ４個の基本アレイ面０〜３によって構成されている。ただし、基本アレイ面におけるメモリセルの個数及びＹ方向に並ぶ基本アレイ面の個数は、これに限定されるものではない。
【０１５５】
そして、各基本アレイ面０〜３において、偶数層のビット線ＢＬが共通に接続されており（ＢＬ＿ｅ０〜ＢＬ＿ｅ３）、また、奇数層のビット線ＢＬが共通に接続されている（ＢＬ＿ｏ０〜ＢＬ＿ｏ３）。
【０１５６】
さらに、グローバルビット線ＧＢＬ０００〜ＧＢＬ００３がＹ方向に延びて形成されている。また、各基本アレイ面０〜３に、第１の選択トランジスタ２０１〜２０４及び第２の選択トランジスタ２１１〜２１４がそれぞれ設けられている。図２０において、第１の選択トランジスタ２０１〜２０４及び第２の選択トランジスタ２１１〜２１４は、ＮＭＯＳトランジスタによって構成されているものとする。
【０１５７】
第１の選択トランジスタ２０１〜２０４は、当該基本アレイ面に係るグローバルビット線ＧＢＬ０００〜ＧＢＬ００３と、当該基本アレイ面において共通に接続された偶数層のビット線ＢＬ＿ｅ０〜ＢＬ＿ｅ３との電気的な接続及び非接続を、偶数層選択信号ＢＬｓ＿ｅ０に従って切替制御する。第２の選択トランジスタ２１１〜２１４は、当該基本アレイ面に係るグローバルビット線ＧＢＬ０００〜ＧＢＬ００３と、当該基本アレイ面において共通に接続された奇数層のビット線ＢＬ＿ｏ０〜ＢＬ＿ｏ３との電気的な接続及び非接続を、奇数層選択信号ＢＬｓ＿ｏ０に従って切替制御する。
【０１５８】
これらの第１の選択トランジスタ２０１〜２０４及び第２の選択トランジスタ２１１〜２１４の基板には、後述するように基板バイアス回路によってバイアス電圧が印加される。
【０１５９】
この構成により、上述した多層クロスポイント構造が実現されている。加えて、ビット線ＢＬ及びグローバルビット線ＧＢＬを用いた階層ビット線方式が実現されている。さらに、各基本アレイ面０〜３において、偶数層のビット線ＢＬ及び奇数層のビット線ＢＬをそれぞれ共通に接続することによって、階層ビット線方式を実現するための選択トランジスタの数を２個に減らすことができる。これにより、アレイサイズの小さなメモリセルアレイを、レイアウト面積を増大させることなく、実現することができる。
【０１６０】
図２１は、１個の基本アレイ面を単層構造に展開した等価回路を示す図である。図２１に示すように、メモリセルＭＣが３２個ずつ８層分並んだ基本アレイ面は、メモリセルＭＣが１２８個ずつ２層分並んだアレイと等価となり、偶数層のビット線ＢＬ及び奇数層のビット線ＢＬをそれぞれ共通接続してもよいことが理解できる。
【０１６１】
図２２は、図２０のメモリセルアレイ２００とその周辺回路を示す回路図である。図２２において、グローバルビット線デコーダ・ドライバ２２２はグローバルビット線ＧＢＬを駆動制御する。サブビット線選択回路２２３はアドレス信号Ａ０〜Ａｘに応じて、偶数層選択信号ＢＬｓ＿ｅ０及び奇数層選択信号ＢＬｓ＿ｏ０を制御する。ワード線デコーダ・ドライバ２２１は各ワード線ＷＬを駆動制御する。
【０１６２】
図２３は、本発明の実施の形態６に係る不揮発性記憶装置の主要部を示す回路図である。図２３に示すように、実際の装置では、図２０に示すメモリセルアレイ２００が複数個配置されることによって、メモリセルアレイ３００が構成される。図２３の例では、メモリセルアレイ２００が（ｎ＋１）×１６個、配置されている。ワード線デコーダ・ドライバ３０１は各ワード線ＷＬを駆動制御し、グローバルビット線デコーダ・ドライバ３０２は各グローバルビット線ＧＢＬを駆動制御する。サブビット線選択回路３０３はアドレス信号Ａ０〜Ａｘに応じて、各メモリセルアレイ２００に対する偶数層選択信号ＢＬｓ＿ｅ０〜ＢＬｓ＿ｅｎ及び奇数層選択信号ＢＬｓ＿ｏ０〜ＢＬｓ＿ｏｎを制御する。
【０１６３】
グローバルビット線デコーダ・ドライバ３０２には、バイアス線ＧＬＢを介して、基板バイアス回路３０４が接続されている。この基板バイアス回路３０４は、上述したように、基本アレイ面に係るグローバルビット線と、当該基本アレイ面において共通に接続された偶数層のビット線との電気的な接続及び非接続を切替制御する選択トランジスタ、及び基本アレイ面に係るグローバルビット線と、当該基本アレイ面において共通に接続された奇数層のビット線との電気的な接続及び非接続を切替制御する選択トランジスタが形成された基板にバイアス電圧を印加するための回路である。
【０１６４】
図２４は、本発明の実施の形態６に係る不揮発性記憶装置の全体構成を示すブロック図である。図２４において、主要部４００が図２３に示す構成に相当している。
【０１６５】
図２４において、アドレス入力回路３１１は、消去サイクル、書込みサイクルまたは読出しサイクルの間、外部からのアドレス信号を一時的にラッチし、ラッチしたアドレス信号をサブビット線選択回路３０３、グローバルビット線デコーダ・ドライバ３０２、及びワード線デコーダ・ドライバ３０１へ出力する。制御回路３１２は、複数の入力信号を受けて、消去サイクル、書込みサイクル、読出しサイクル、及びスタンバイ時の状態を表す信号を、サブビット線選択回路３０３、グローバルビット線デコーダ・ドライバ３０２、ワード線デコーダ・ドライバ３０１、書込み回路３１４、読出し回路３１６及びデータ入出力回路３１５へそれぞれに相応した信号として出力する。また制御回路３１２は、消去サイクル、書込みサイクル、及び読出しサイクル時の消去、書込み、または読出しパルス発生トリガー信号を書込みパルス発生回路３１３へ出力する。書込みパルス発生回路３１３は、消去サイクル、書込みサイクル、及び読出しサイクル内の各消去、書込み、または読出し時間パルスを任意の期間（ｔｐ＿Ｅ，ｔｐ＿Ｐ，ｔｐ＿Ｒ）発生し、グローバルビット線デコーダ・ドライバ３０２及びワード線デコーダ・ドライバ３０１へ出力する。
【０１６６】
図２５は、図２０のメモリセルアレイ２００の動作例を示すタイミングチャートである。メモリセルアレイ２００の動作は、図２５に示すように、消去サイクル、書込みサイクル、読出しサイクル及びスタンバイの４つに大きく分けられる。
【０１６７】
まず書込みサイクルについて説明する。書込みサイクルでは、選択されたメモリセルの抵抗変化型素子が、高抵抗状態から低抵抗状態に、あるいは低抵抗状態から高抵抗状態に変化する。まず、選択されたグローバルビット線（図２５ではＧＢＬ０００）に、書込み電圧Ｖｗが印加される。これ以外の非選択グローバルビット線には書込み電圧Ｖｗは印加されない。また、ビット線選択信号（偶数層選択信号及び奇数層選択信号）のうち、選択されたビット線選択信号（図２５ではＢＬｓ＿ｅ０）が、電圧Ｖｓｅｌに変化する。これ以外の非選択のビット線選択信号は変化しない。さらに、バイアス線ＧＬＢには、基板バイアス回路３０４によってバイアス電圧ＶＢが印加される。
【０１６８】
図２０において、偶数層選択信号ＢＬｓ＿ｅ０が電圧Ｖｓｅｌに変化したことによって、Ｎ型トランジスタである第１の選択トランジスタ２０１〜２０４がオンする。そして、グローバルビット線ＧＢＬ０００に書込み電圧Ｖｗが印加されているので、基本アレイ面０における共通に接続された偶数層ビット線ＢＬ＿ｅ０に電圧Ｖｗが加わる。すなわち、ビット線ＢＬ＿ｅ０が選択ビット線となる。これ以外の非選択ビット線には電圧Ｖｗは加わらない。
【０１６９】
そして、選択ワード線（図２５ではＷＬ０００００）の電圧をＶ０から０Ｖに変化させる。これ以外の非選択ワード線は電圧Ｖ０のままとする。
【０１７０】
また、バイアス線ＧＬＢにバイアス電圧が印加されることにより、選択グローバルビット線ＧＢＬ０００と選択ビット線ＢＬ＿ｅ０との接続及び非接続の切替制御を行う第１の選択トランジスタ２０１が形成された基板が順方向にバイアスされるため、当該第１の選択トランジスタ２０１のしきい値電圧を下げることができる。これにより、選択されたメモリセルＭＣに対して印加する電圧を増大させることが可能となり、その結果、メモリセルＭＣの抵抗変化層を確実に変化させることができる。
【０１７１】
消去サイクルでは、基本的な動作は書込みサイクルと同様であるが、選択されたメモリセルＭＣに逆方向の電圧Ｖｅが加わる点が異なる。すなわち、選択グローバルビット線ＧＢＬ０００の電圧は０Ｖのままなので、ビット線選択信号ＢＬｓ＿ｅ０が電圧Ｖｓｅｌに変化したとき、選択ビット線ＢＬ＿ｅ０の電圧は０Ｖになる。一方、選択ワード線ＷＬ０００００の電圧はＶ０から消去電圧Ｖｅに変化する。この結果、選択ビット線ＢＬ＿ｅ０と選択ワード線ＷＬ０００００との間に挟まれたメモリセルＭＣに、書込みサイクルとは逆方向の電圧Ｖｅが加わり、これによって、このメモリセルＭＣの抵抗値が変化する。
【０１７２】
読出しサイクルでは、基本的な動作は書込みサイクルと同様であるが、選択されたメモリセルＭＣに、書込み電圧Ｖｗよりも小さい読み出し電圧（Ｖｒ−Ｖｒ０）が加わる点が異なる。すなわち、選択グローバルビット線ＧＢＬ０００の電圧は電圧Ｖｒに変化するので、ビット線選択信号ＢＬｓ＿ｅ０が電圧Ｖｓｅｌに変化したとき、選択ビット線ＢＬ＿ｅ０の電圧はＶｒになる。一方、選択ワード線ＷＬ０００００の電圧はＶ０からＶｒ０に変化する。この結果、選択ビット線ＢＬ＿ｅ０と選択ワード線ＷＬ０００００との間に挟まれたメモリセルＭＣに電圧（Ｖｒ−Ｖｒ０）が加わり、これによって、このメモリセルＭＣの抵抗変化型素子が高抵抗状態か低抵抗状態かの読み出しを行うことができる。
【０１７３】
以上のように、本実施の形態では、グローバルビット線と基本アレイ面における偶数層のビット線との接続及び非接続を切替制御する第１の選択トランジスタ２０１〜２０４、及び、グローバルビット線と基本アレイ面における奇数層のビット線との接続及び非接続を切替制御する第２の選択トランジスタ２１１〜２１４が形成された基板の領域に対して、基板バイアス回路３０４が基板バイアス電圧を印加する。このような基板バイアス電圧の印加によって、これらの選択トランジスタのしきい値電圧が低下するとともにＯＮ抵抗が減少するため、選択されたメモリセルに印加される電圧が増大され、その結果、メモリセルを構成する抵抗変化素子の抵抗状態が確実に変化することになる。
【０１７４】
なお、本実施の形態では、グローバルビット線と各ビット線とを接続する選択トランジスタに対して順方向の基板バイアスが実施されたが、基板バイアスを実施する対象となるトランジスタとしては、これらに限定されず、本実施の形態における各種ドライバ用トランジスタ、例えば、ワード線デコーダ・ドライバ３０１、グローバルビット線デコーダ・ドライバ３０２、サブビット線選択回路３０３における終段の駆動用トランジスタに対しても順方向の基板バイアスを実施してもよい。
【０１７５】
以上、本発明に係る不揮発性記憶装置及びその書き込み方法について、実施の形態１〜６に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の主旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も、本発明に含まれる。
【０１７６】
たとえば、上記の各実施の形態においては、抵抗変化層がタンタル酸化物層の積層構造となっているが、本発明はこれに限定されるわけではなく、抵抗変化を起こす層であればよい。したがって、例えば、抵抗変化層がタンタル酸化物層の単層により構成されていてもよく、タンタル酸化物層ではなくハフニウム酸化物層またはジルコン酸化物層などの他の金属酸化物層などであってもよい。なお、このように、ハフニウム酸化物層またはジルコン酸化物層を用いる場合であっても、酸素含有率が異なる第１の酸化物層及び第２の酸化物層の積層構造にすることが好ましい。
【０１７７】
また、上記の各実施の形態は、適宜組み合わせることが可能である。すなわち、例えば実施の形態２と実施の形態５とを組み合わせて、初期化処理及びリフレッシュ処理の両処理において、基板バイアス回路１１０によるバイアス電圧の印加を行うようにしてもよい。これにより、安定動作をより長く保つことができる不揮発性記憶装置を実現すること等が可能になる。その他にも、例えば実施の形態２と実施の形態６とを組み合わせて、多層クロスポイントメモリセルを備える不揮発性記憶装置が初期化処理の際に基板バイアス回路３０４によるバイアス電圧の印加を行うようにしてもよい。
【０１７８】
また、上記の各実施の形態におけるメモリセルは、図２６（ａ）に示すように、抵抗変化が双方向において生じる抵抗変化素子５０１と、この抵抗変化素子５０１に直列に接続された電流抑制素子である双方向ダイオード素子５０２とによって構成されている。しかしながら、本発明に係るメモリセルとしては、これに限定されるわけではなく、図２６（ｂ）に示すような単方向型メモリセル、または図２６（ｃ）に示すような抵抗変化素子のみで構成したダイオードレスメモリセルを採用することも可能である。
【産業上の利用可能性】
【０１７９】
本発明の不揮発性記憶装置は、パーソナルコンピュータ及び携帯型電話機などの種々の電子機器に用いられる記憶装置などとして、特に、大きい記憶容量をもつ不揮発性のメモリとして、有用である。
【符号の説明】
【０１８０】
１０    抵抗変化素子
１１    基板
１２    酸化物層
１３    下部電極
１４    抵抗変化層
１４ａ    第１のタンタル酸化物層
１４ｂ    第２のタンタル酸化物層
１５    上部電極
１６    フォトレジストパターン
１７    素子領域
１００    不揮発性記憶装置
１０１    メモリ本体部
１０２    メモリセルアレイ
１０３    行選択回路・ドライバ
１０３ａ    トランジスタ
１０４    列選択回路・ドライバ
１０４ａ    トランジスタ
１０５    書き込み回路
１０６    センスアンプ
１０７    データ入出力回路
１０８    アドレス入力回路
１０９    制御回路
１１０    基板バイアス回路
１２０    メモリセル
１２１    上部配線
１２２    下部配線
１２３    上部電極
１２４    抵抗変化層
１２５    内部電極
１２６    電流抑制層
１２７    下部電極
２００    メモリセルアレイ
２０１〜２０４    第１の選択トランジスタ
２１１〜２１４    第２の選択トランジスタ
２２１    ワード線デコーダ・ドライバ
２２２    グローバルビット線デコーダ・ドライバ
２２３    サブビット線選択回路
３００    メモリセルアレイ
３０１    ワード線デコーダ・ドライバ
３０２    グローバルビット線デコーダ・ドライバ
３０３    サブビット線選択回路
３０４    基板バイアス回路
３１１    アドレス入力回路
３１２    制御回路
３１３    書込みパルス発生回路
３１４    書込み回路
３１５    データ入出力回路
３１６    読出し回路
４００    主要部
４０１ａ    Ｐ型ウェル（Ｐ型拡散層）
４０２ａ    第１のＮ型拡散層領域（ドレイン）
４０２ｂ    第２のＮ型拡散層領域（ソース）
４０３ａ    ゲート絶縁膜
４０３ｂ    ゲート電極
５０１    抵抗変化素子
５０２    双方向ダイオード素子
ＢＬ    ビット線
ＢＬＢ，ＷＬＢ，ＧＬＢ    バイアス線
ＧＢＬ    グローバルビット線
Ｍ，ＭＣ    メモリセル
ＷＬ    ワード線
【図１】
2010070895.tif 000003
【図２】
2010070895.tif 000004
【図３】
2010070895.tif 000005
【図４】
2010070895.tif 000006
【図５】
2010070895.tif 000007
【図６】
2010070895.tif 000008
【図７】
2010070895.tif 000009
【図８】
2010070895.tif 000010
【図９】
2010070895.tif 000011
【図１０】
2010070895.tif 000012
【図１１】
2010070895.tif 000013
【図１２】
2010070895.tif 000014
【図１３】
2010070895.tif 000015
【図１４】
2010070895.tif 000016
【図１５】
2010070895.tif 000017
【図１６】
2010070895.tif 000018
【図１７】
2010070895.tif 000019
【図１８】
2010070895.tif 000020
【図１９】
2010070895.tif 000021
【図２０】
2010070895.tif 000022
【図２１】
2010070895.tif 000023
【図２２】
2010070895.tif 000024
【図２３】
2010070895.tif 000025
【図２４】
2010070895.tif 000026
【図２５】
2010070895.tif 000027
【図２６】
2010070895.tif 000028
【手続補正書】
【提出日】平成22年7月5日(2010.7.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的信号に基づいて可逆的に抵抗値が変化する、いわゆる抵抗変化型の不揮発性記憶素子（抵抗変化素子）を備えた不揮発性記憶装置及びその書き込み方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴い、携帯型情報機器及び情報家電等の電子機器が、より一層高機能化している。そのため、不揮発性記憶素子の大容量化、書き込み電力の低減、書き込み及び読み出し時間の高速化、及び長寿命化等の要求が高まっている。
【０００３】
こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界があると言われている。他方、抵抗変化層を記憶部の材料として用いる抵抗変化型の不揮発性記憶素子の場合、抵抗変化層を下部電極と上部電極とでサンドイッチしたような単純な構造の記憶素子で構成することができるため、さらなる微細化、高速化、及び低消費電力化等が期待されている。
【０００４】
このような抵抗変化素子を用いた不揮発性記憶装置の一つとして、いわゆるクロスポイント型の不揮発性記憶装置が提案されている（例えば、特許文献１を参照。）。この不揮発性記憶装置は、互いに平行に配された複数のワード線及びそれらのワード線と交差するように配された複数のビット線の交点に対応してマトリクス状に設けられた複数のメモリセル（抵抗変化素子）を備えている。各メモリセルは、ワード線とビット線との間に与えられる電気的信号に応じて抵抗値が変化する抵抗変化層を具備しており、この抵抗変化層の抵抗変化を利用して情報の読み書きが行われる。
【０００５】
このようなクロスポイント型の不揮発性記憶装置の場合、各メモリセルにトランジスタを設ける必要がないため、セルの高密度配置を実現することができる等の利点がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−６８９８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、上記のような抵抗変化素子を備えた不揮発性記憶装置の場合、安定した動作を実現するためには、抵抗変化素子における抵抗変化層の抵抗値を確実に変化させることが必要になる。そして、抵抗変化層の抵抗値を確実に変化させるためには、通常の書き込みの際に用いられる電圧よりも高い電圧を抵抗変化素子に対して一時的に与える必要がある場合がある。
【０００８】
このように、通常の書き込みの際よりも高い電圧を抵抗変化素子に与えるためには、ワード線及びビット線のそれぞれに書き込み用の電圧を印加するワード線駆動回路及びビット線駆動回路における駆動用のトランジスタのサイズ（ゲート幅等）を大きくすることが考えられる。しかしながら、このようなトランジスタのサイズを大きくすることは、上述したワード線駆動回路やビット線駆動回路のサイズの増大を招くことにつながり、好ましくない。
【０００９】
本発明は斯かる事情に鑑みてなされたものであり、その主たる目的は、ワード線及びビット線の駆動回路のサイズを大きくすることなく、安定した動作を実現することができるクロスポイント型の不揮発性記憶装置及びその書き込み方法を提供することにある。
【課題を解決するための手段】
【００１０】
上述した課題を解決するために、本発明の不揮発性記憶装置の一形態は、基板と、前記基板上に互いに平行に形成された複数の第１の配線と、前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行で且つ前記複数の第１の配線と立体交差するように形成された複数の第２の配線と、前記複数の第１の配線と前記複数の第２の配線との立体交差点に対応して設けられ、前記第１の配線と前記第２の配線との間に介在し、前記第１の配線及び前記第２の配線間に印加される電圧の極性に基づいて可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する複数の抵抗変化素子を具備するメモリセルアレイと、前記複数の第１の配線に所定の電圧を印加するトランジスタを具備する第１の駆動回路と、前記複数の第２の配線に所定の電圧を印加するトランジスタを具備する第２の駆動回路とを具備し、前記第１の駆動回路及び前記第２の駆動回路によって前記メモリセルアレイから少なくとも一つの抵抗変化素子を選択する選択回路と、前記第１の駆動回路及び前記第２の駆動回路が具備する前記トランジスタが形成された前記基板にバイアス電圧を印加する基板バイアス回路と、前記選択回路で選択された抵抗変化素子に対して書き込み用の電気信号を与える書き込み回路とを備え、前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタは、前記基板内の第１導電型の領域内に形成され、前記第１導電型と逆極性の第２導電型の第１の拡散領域と、ゲートと、前記第２導電型の第２の拡散領域とを具備し、前記基板バイアス回路は、前記選択回路で選択された前記抵抗変化素子に対して前記書き込み回路によって書き込み用の電気的信号が与えられるときに、前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタのうちの少なくとも一方について、当該トランジスタが形成された前記基板内の第１導電型の領域に、前記第１の拡散領域及び前記第２の拡散領域に対して順方向となるように、バイアス電圧を印加する。
【００１１】
これにより、抵抗変化素子への書き込み時に、その抵抗変化素子を選択する選択回路を構成する駆動用トランジスタの基板に、その駆動用トランジスタに対して順方向となるようにバイアス電圧が印加されるので、基板バイアス効果により、その駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加されることになり、その結果、各駆動用トランジスタのゲート幅を大きくすることなく、抵抗変化素子の抵抗値を確実に変化させることができる。よって、ワード線及びビット線の駆動回路のサイズを大きくすることなく、安定した動作を実現することができるクロスポイント型の不揮発性記憶装置が実現される。
【００１２】
なお、バイアス電圧の大きさとしては、接合されたＰ型半導体からＮ型半導体に電流が流れるしきい値電圧よりも小さい電圧であればよい。
【００１３】
ここで、前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子の抵抗値が、当該抵抗変化素子が製造されてから未だ電圧パルスが印加されていないときの抵抗値である初期抵抗値である場合に、前記バイアス電圧を印加してもよい。つまり、基板バイアスを実施する抵抗変化素子の書き込みとして、抵抗変化素子を初期化（あるいは、ブレイク）するケースに限定してもよい。これにより、通常の書き込みよりも大きな電圧が必要とされる初期化処理において、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加され、より確実に初期化処理が行われる。
【００１４】
また、前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子の抵抗状態を低抵抗状態から高抵抗状態へ変化させる場合に、前記バイアス電圧を印加してもよい。つまり、基板バイアスを実施する抵抗変化素子への書き込みとして、抵抗変化素子を低抵抗状態から高抵抗状態に遷移（つまり、「高抵抗化」、略して「ＨＲ化」）させるケースに限定してもよい。これにより、ＨＲ化において、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加されるので、低抵抗状態に比べて不安定な高抵抗状態における抵抗変化素子の抵抗値のばらつきが抑制される。
【００１５】
また、前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子の抵抗状態を変化させる書き込みに失敗した後であって、当該抵抗変化素子に対して追加書き込みを行う場合に、前記バイアス電圧を印加してもよい。つまり、基板バイアスを実施する抵抗変化素子への書き込みとして、抵抗変化素子に追加書き込みをするケースに限定してもよい。これにより、通常の書き込みよりも大きな電圧が必要とされる追加書き込みにおいて、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加され、より確実に（あるいは、より少ない回数で）追加書き込みが完遂される。
【００１６】
また、前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子に対する書き込みの回数が所定の回数に達した場合に、前記バイアス電圧を印加してもよい。つまり、基板バイアスを実施する抵抗変化素子への書き込みとして、リフレッシュ処理、つまり、一定回数に達したときにより大きな書き込み電圧で書き込むケースに限定してもよい。これにより、通常の書き込みよりも大きな電圧が必要とされるリフレッシュ処理において、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加され、より確実にリフレッシュ処理が行われる。
【００１７】
また、前記基板内の第１導電型の領域は、前記基板に形成された第１導電型のウェルであり、前記基板バイアス回路は、前記ウェルに対して前記バイアス電圧を印加してもよい。つまり、駆動回路を構成する駆動用トランジスタは、半導体基板に形成されたウェル内に形成されてもよい。これにより、ウェルに対してバイアス電圧を印加することで基板バイアスを実施することができるので、基板本体を別の電位（例えば、グランド）に固定したまま、基板バイアスを実施することができる。
【００１８】
また、前記抵抗変化素子は、前記第１の配線及び前記第２の配線間に与えられる電圧の極性に基づいて可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する金属酸化物を含んでいてもよい。これにより、安定して抵抗変化を生じる抵抗変化素子が実現される。
【００１９】
また、前記複数の第２の配線は、前記基板の主面に平行な面内においてＸ方向に延び、前記基板の主面に垂直なＺ方向において複数の層に形成された複数のビット線であり、前記複数の第１の配線は、前記基板の主面に平行な面内において前記Ｘ方向と直交するＹ方向に延び、前記ビット線間の各層に形成された複数のワード線であり、前記複数のビット線と前記複数のワード線との各交点位置に、それぞれ、当該ビット線と当該ワード線とに挟まれて前記抵抗変化素子が形成され、前記Ｚ方向に揃ったビット線群毎に構成された、ワード線が共通の複数の基本アレイ面が、前記Ｙ方向に並んで配置され、前記各基本アレイ面では、偶数層のビット線が共通に接続されており、かつ、奇数層のビット線が共通に接続されており、前記不揮発性記憶装置は、さらに、グローバルビット線と、前記各基本アレイ面毎に設けられた第１および第２の選択スイッチ素子とを備え、前記第１の選択スイッチ素子は、当該基本アレイ面に係るグローバルビット線と、当該基本アレイ面において共通に接続された偶数層のビット線との電気的な接続及び非接続を、偶数層選択信号に従って切替制御するものであり、前記第２の選択スイッチ素子は、当該基本アレイ面に係るグローバルビット線と、当該基本アレイ面において共通に接続された奇数層のビット線との電気的な接続及び非接続を、奇数層選択信号に従って切替制御するものであり、前記基板バイアス回路は、さらに、選択された前記基本アレイ面の共通に接続された偶数層または奇数層のビット線に対して書き込み用の電気的信号が与えられるときに、前記第１の選択トランジスタ及び前記第２の選択トランジスタが形成された基板にバイアス電圧を印加してもよい。
【００２０】
これにより、多層化構造のメモリセルアレイに対して、多くの数が必要とされる駆動用トランジスタ及び選択トランジスタに対して基板バイアスを適用することで、超大容量不揮発性メモリが実現される。
【００２１】
なお、本発明は、不揮発性記憶装置として実現されるだけでなく、その不揮発性記憶装置におけるメモリセル（より厳密には抵抗変化素子）への書き込み方法として実現することもできる。
【００２２】
つまり、本発明に係る書き込み方法の一形態は、不揮発性記憶装置が備える抵抗変化素子への書き込み方法であって、基板上に複数の第１の配線と複数の第２の配線との立体交差点に対応して設けられ、前記第１の配線と前記第２の配線との間に介在し、前記第１の配線及び前記第２の配線を介して与えられる電圧の極性に基づいて可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する複数の抵抗変化素子を具備するメモリセルアレイから、前記複数の第１の配線に所定の電圧を印加するトランジスタを具備する第１の駆動回路と、前記複数の第２の配線に所定の電圧を印加するトランジスタを具備する第２の駆動回路とを用いて、少なくとも一つの抵抗変化素子を選択する選択ステップと、前記第１の駆動回路及び前記第２の駆動回路が具備する前記トランジスタが形成された前記基板にバイアス電圧を印加する基板バイアスステップと、前記選択ステップで選択された抵抗変化素子に対して書き込み用の電気信号を与える書き込みステップとを含み、前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタは、前記基板内の第１導電型の領域内に形成され、前記第１導電型と逆極性の第２導電型の第１の拡散領域と、ゲートと、前記第２導電型の第２の拡散領域とを具備し、前記基板バイアスステップでは、前記選択ステップで選択された前記抵抗変化素子に対して前記書き込みステップによって書き込み用の電気的信号が与えられるときに、前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタのうちの少なくとも一方について、当該トランジスタが形成された前記基板内の第１導電型の領域に、前記第１の拡散領域及び前記第２の拡散領域に対して順方向となるように、バイアス電圧を印加する。
【００２３】
これにより、抵抗変化素子への書き込み時に、その抵抗変化素子を選択する選択回路を構成する駆動用トランジスタの基板に、その駆動用トランジスタに対して順方向となるようにバイアス電圧が印加されるので、基板バイアス効果により、その駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加されることになり、その結果、各駆動用トランジスタのゲート幅を大きくすることなく、抵抗変化素子の抵抗値を確実に変化させることができる。
【００２４】
ここで、前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子の抵抗値が、当該抵抗変化素子が製造されてから未だ電圧パルスが印加されていないときの抵抗値である初期抵抗値である場合に、前記バイアス電圧を印加してもよい。これにより、通常の書き込みよりも大きな電圧が必要とされる初期化処理において、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加され、より確実に初期化処理が行われる。
【００２５】
また、前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子の抵抗状態を低抵抗状態から高抵抗状態へ変化させる場合に、前記バイアス電圧を印加してもよい。これにより、ＨＲ化において、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加されるので、低抵抗状態に比べて不安定な高抵抗状態における抵抗変化素子の抵抗値のばらつきが抑制される。
【００２６】
また、前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子の抵抗状態を変化させる書き込みに失敗した後であって、当該抵抗変化素子に対して追加書き込みを行う場合に、前記バイアス電圧を印加してもよい。これにより、通常の書き込みよりも大きな電圧が必要とされる追加書き込みにおいて、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加され、より確実に（あるいは、より少ない回数で）追加書き込みが完遂される。
【００２７】
また、前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子に対する書き込みの回数が所定の回数に達した場合に、前記バイアス電圧を印加してもよい。これにより、通常の書き込みよりも大きな電圧が必要とされるリフレッシュ処理において、基板バイアス効果により、駆動用トランジスタのＯＮ抵抗が減少し、その分だけ抵抗変化素子に大きな電圧が印加され、より確実にリフレッシュ処理が行われる。
【発明の効果】
【００２８】
本発明に係る不揮発性記憶装置及びその書き込み方法によれば、メモリセルアレイの駆動回路における駆動用トランジスタのサイズを大きくすることなく抵抗変化素子の抵抗値を変化させるのに十分な電圧を発生させることができる。したがって、抵抗変化素子の抵抗値を確実に変化させることができるため、メモリのチップサイズを大きくすることなく、安定した動作を実現することができる。
【００２９】
よって、不揮発性記憶装置の高集積化が可能となり、本発明の実用的意義は極めて高い。
【図面の簡単な説明】
【００３０】
【図１】図１は、本発明の実施の形態１に係る不揮発性記憶装置に用いられる抵抗変化素子の構成を示す断面図である。
【図２】図２（ａ）〜（ｃ）は、本発明の実施の形態１に係る不揮発性記憶装置に用いられる抵抗変化素子の製造工程を示す断面図である。
【図３】図３は、本発明の実施の形態１に係る不揮発性記憶装置の構成を示すブロック図である。
【図４】図４は、図３におけるＡ部の構成（４ビット分の構成）を示す斜視図である。
【図５】図５は、行選択回路・ドライバ及び列選択回路・ドライバが具備するトランジスタの構成を示す断面図である。
【図６】図６は、本発明の実施の形態１に係る不揮発性記憶装置が備えるメモリセルの構成を示す断面図である。
【図７】図７は、ワード線及びビット線間に所定の電圧を印加したときに、これらのワード線及びビット線間に介在する抵抗変化素子に実効的に印加される電圧と当該抵抗変化素子の抵抗値との関係を示すグラフである。
【図８】図８は、本発明の実施の形態１に係る不揮発性記憶装置の動作例を示すタイミングチャートである。
【図９】図９は、本発明の実施の形態１に係る不揮発性記憶装置による書き込み方法の手順を示すフローチャートである。
【図１０】図１０は、本発明の実施の形態２に係る不揮発性記憶装置による書き込み方法の手順を示すフローチャートである。
【図１１】図１１（ａ）及び（ｂ）は、不揮発性記憶装置が備える抵抗変化素子の抵抗状態の変化を示すグラフである。
【図１２】図１２（ａ）及び（ｂ）は、抵抗変化素子を１００回書き換えた場合の抵抗値の分布を示すグラフである。
【図１３】図１３は、本発明の実施の形態３に係る不揮発性記憶装置による書き込み方法の手順を示すフローチャートである。
【図１４】図１４（ａ）及び（ｂ）は、本発明の実施の形態３に係る不揮発性記憶装置の動作例を示すタイミングチャートである。
【図１５】図１５は、抵抗変化素子単体の追加書き込みによる抵抗状態の変化を示すグラフである。
【図１６】図１６（ａ）は、本発明の実施の形態４に係る不揮発性記憶装置による書き込み方法の手順を示すフローチャートであり、図１６（ｂ）は、図１６（ａ）における書き込みステップ（Ｓ４１）の詳細な手順を示すフローチャートである。
【図１７】図１７は、本発明の実施の形態５に係る不揮発性記憶装置による書き込み方法の手順を示すフローチャートである。
【図１８】図１８は、本発明の実施の形態６に係る不揮発性記憶装置が備える多層クロスポイントメモリセルの立体構造を示す斜視図である。
【図１９】図１９は、本発明の実施の形態６におけるメモリセルの電流−電圧の関係を示すグラフである。
【図２０】図２０は、本発明の実施の形態６に係る不揮発性記憶装置におけるメモリセルアレイの構成を示す回路図である。
【図２１】図２１は、１個の基本アレイ面を単層構造に展開した等価回路を示す図である。
【図２２】図２２は、図２０のメモリセルアレイとその周辺回路を示す回路図である。
【図２３】図２３は、本発明の実施の形態６に係る不揮発性記憶装置の主要部を示す回路図である。
【図２４】図２４は、本発明の実施の形態６に係る不揮発性記憶装置の全体構成を示すブロック図である。
【図２５】図２５は、図２０のメモリセルアレイの動作例を示すタイミングチャートである。
【図２６】図２６（ａ）〜（ｃ）は、本発明の各実施の形態に利用可能な各種のメモリセルの回路図である。
【発明を実施するための形態】
【００３１】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。
【００３２】
（実施の形態１）
まず、本発明に係る実施の形態１における不揮発性記憶装置について説明する。
【００３３】
［抵抗変化素子の構成］
図１は、本発明の実施の形態１に係る不揮発性記憶装置に用いられる抵抗変化型の不揮発性記憶素子（抵抗変化素子）の構成を示す断面図である。図１に示すように、この抵抗変化素子１０は、基板１１と、基板１１の上に形成された酸化物層１２と、酸化物層１２の上に形成された下部電極１３と、下部電極１３の上に形成された抵抗変化層１４と、抵抗変化層１４の上に形成された上部電極１５とを備えている。下部電極１３及び上部電極１５は、抵抗変化層１４と電気的に接続されている。なお、本図では、抵抗変化素子１０として、下部電極１３よりも下の層（基板１１、酸化物層１２）が図示されているが、本発明に係る抵抗変化素子としては、少なくとも下部電極１３と、抵抗変化層１４と、上部電極１５とを具備していればよい。
【００３４】
基板１１としては、例えばシリコン単結晶基板または半導体基板を用いることができる。しかし、これに限定されるわけではない。抵抗変化層１４は、比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に抵抗変化層１４を形成することも可能である。
【００３５】
また、下部電極１３及び上部電極１５は、例えば、Ａｕ（金）、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ｎｉ（ニッケル）、Ｗ（タングステン）、Ｃｕ（銅）及びＴａＮ（窒化タンタル）等のうちの１つまたは複数の材料を用いて構成される。
【００３６】
抵抗変化層１４は、下部電極１３及び上部電極１５間に印加される電圧パルスに基づいて可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する金属酸化物を含む層であり、第１のタンタル酸化物層１４ａと第２のタンタル酸化物層１４ｂとが積層されて構成されている。ここで、第１のタンタル酸化物層１４ａと第２のタンタル酸化物層１４ｂとは共に絶縁体ではなく、かつ第２のタンタル酸化物層１４ｂの酸素含有率は、第１のタンタル酸化物層１４ａの酸素含有率よりも高くなっている。
【００３７】
なお、上述した抵抗変化素子の構成については、本実施の形態１のみならず、後述する実施の形態２乃至６においても、同様に適用される。
【００３８】
［抵抗変化素子の製造方法］
上記のように構成される抵抗変化素子１０は、次のようにして製造することが可能である。
【００３９】
図２（ａ）〜（ｃ）は、本発明の実施の形態１に係る不揮発性記憶装置に用いられる抵抗変化素子１０の製造工程を示す断面図である。
【００４０】
まず、図２（ａ）に示すように、単結晶シリコンである基板１１上に、厚さ２００ｎｍの酸化物層１２を熱酸化法により形成する。そして、下部電極１３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層１２上に形成する。その後、下部電極１３上に、第１のタンタル酸化物層１４ａを、Ｔａターゲットを用いた反応性スパッタリング法で形成する。
【００４１】
ここで、第１のタンタル酸化物層１４ａの堆積は、以下に述べる条件で行うことが可能である。すなわち、スパッタリング装置内に基板を設置した後、スパッタリング装置内を８×１０−６Ｐａ程度まで真空引きする。そして、タンタルをターゲットとして、パワーを１．６ｋＷとし、アルゴンガスを３４ｓｃｃｍ、酸素ガスを２１ｓｃｃｍ流して、スパッタリング装置内の圧力を０．１７Ｐａに保ち、２０秒間スパッタリングを行う。これにより、抵抗率が６ｍΩｃｍで酸素含有率が約６１ａｔ％（ＴａＯ１．６）の第１のタンタル酸化物層を３０ｎｍ堆積できる。
【００４２】
次に、図２（ｂ）に示すように、第１のタンタル酸化物層１４ａの最表面を酸化してその表面を改質する。この酸化処理により、第１のタンタル酸化物層１４ａよりも酸素含有率の高い第２のタンタル酸化物層１４ｂが形成される。
【００４３】
その後、第２のタンタル酸化物層１４ｂ上に、上部電極１５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。なお、第２のタンタル酸化物層１４ｂが大気中で酸化されるのを避けるため、上部電極１５の形成は、第２のタンタル酸化物層１４ｂを堆積後速やかに行うことが好ましい。最後に、フォトレジスト工程によって、フォトレジストによるパターン１６を形成し、ドライエッチングによって、素子領域１７を形成する（図２（ｃ）参照）。ここで素子領域１７は、例えば一辺が０．５μｍの四角形状とすることができる。
【００４４】
［不揮発性記憶装置の構成］
本実施の形態の不揮発性記憶装置は、第１の配線の一例であるワード線と第２の配線の一例であるビット線との交点（立体交差点）に、上述したように構成される抵抗変化素子を介在させたクロスポイント型のものである。このワード線とビット線との間に印加される電圧パルスに基づいて、抵抗変化素子１０は可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する。以下、その構成の詳細について説明する。
【００４５】
なお、本実施の形態の不揮発性記憶装置の構成は、後述する第２乃至第６の実施の形態においても、同様に適用される。
【００４６】
図３は、本発明の実施の形態１に係る不揮発性記憶装置の構成を示すブロック図である。また、図４は、図３におけるＡ部の構成（４ビット分の構成）を示す斜視図である。
【００４７】
図３に示すように、本実施の形態に係る不揮発性記憶装置１００は、半導体基板上にメモリ本体部１０１を備えており、このメモリ本体部１０１は、後述するように構成されるメモリセルアレイ１０２と、メモリセルアレイ１０２が備える複数のワード線のそれぞれに対して所定の電圧を印加するための複数のトランジスタ（駆動用トランジスタ）１０３ａを具備する行選択回路・ドライバ１０３と、同じく複数のビット線のそれぞれに対して所定の電圧を印加するための複数のトランジスタ（駆動用トランジスタ）１０４ａを具備する列選択回路・ドライバ１０４と、情報の書き込みを行うための書き込み回路１０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」の判別を行うセンスアンプ１０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路１０７とを具備している。なお、行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４は、それぞれ、本発明に係る第１の駆動回路及び第２の駆動回路の一例である。また、行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４は、メモリセルアレイ１０２から少なくとも一つの抵抗変化素子を選択する本発明に係る選択回路を構成している。
【００４８】
また、不揮発性記憶装置１００は、外部から入力されるアドレス信号を受け取るアドレス入力回路１０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部１０１の動作を制御する制御回路１０９と、行選択回路・ドライバ１０３に具備されるトランジスタ１０３ａ、及び列選択回路・ドライバ１０４に具備されるトランジスタ１０４ａが形成された基板を順方向にバイアスするための基板バイアス回路１１０とをさらに備えている。
【００４９】
メモリセルアレイ１０２は、図３及び図４に示すように、半導体基板上に互いに平行に形成された複数の第１の配線の一例であるワード線ＷＬ０，ＷＬ１，ＷＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…の上方にその半導体基板の主面に平行な面内において互いに平行に、しかも複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…に立体交差するように形成された複数の第２の配線の一例であるビット線ＢＬ０，ＢＬ１，ＢＬ２，…とを備えている。
【００５０】
また、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…及びビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してマトリクス状に設けられた複数のメモリセルＭ１１１，Ｍ１１２，Ｍ１１３，Ｍ１２１，Ｍ１２２，Ｍ１２３，Ｍ１３１，Ｍ１３２，Ｍ１３３，…（以下、「メモリセルＭ１１１，Ｍ１１２，…」と表す）が設けられている。
【００５１】
ここで、メモリセルＭ１１１，Ｍ１１２，…は、図１を参照して説明した抵抗変化素子１０に相当する。ただし、本実施の形態において、これらのメモリセルＭ１１１，Ｍ１１２，…は、図６を参照して後述するように電流抑制素子を備えている。
【００５２】
なお、図３におけるメモリセルＭ１１１，Ｍ１１２，…は、図４において符号１２０で示されている。
【００５３】
アドレス入力回路１０８は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路・ドライバ１０３へ出力するとともに、列アドレス信号を列選択回路・ドライバ１０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ１１１，Ｍ１１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号はアドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は同じく列のアドレスを示す信号である。
【００５４】
制御回路１０９は、情報の書き込みサイクルにおいては、データ入出力回路１０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路１０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路１０９は、読み出し動作を指示する読み出し信号を列選択回路・ドライバ１０４へ出力する。
【００５５】
行選択回路・ドライバ１０３は、複数の第１の配線（ここでは、ワード線）の夫々に所定の電圧を印加する複数の駆動用トランジスタを具備する第１の駆動回路の一例であり、アドレス入力回路１０８から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
【００５６】
また、列選択回路・ドライバ１０４は、複数の第２の配線（ここでは、ビット線）の夫々に所定の電圧を印加する複数の駆動用トランジスタを具備する第２の駆動回路の一例であり、アドレス入力回路１０８から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
【００５７】
なお、行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４は、アドレス入力回路１０８からの信号に従ってメモリセルアレイ１０２から少なくとも一つのメモリセル（抵抗変化素子）を選択する選択回路を構成している。
【００５８】
書き込み回路１０５は、上述した選択回路で選択された抵抗変化素子に対して書き込み用の電気信号を与える書き込み回路の一例であり、制御回路１０９から出力された書き込み信号を受け取った場合、行選択回路・ドライバ１０３に対して選択されたワード線に対する電圧の印加を指示する信号を出力するとともに、列選択回路・ドライバ１０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
【００５９】
また、センスアンプ１０６は、上述した選択回路で選択された抵抗変化素子の抵抗状態を検出することで当該抵抗変化素子に記憶されていた情報（「０」／「１」）を読み出す読み出し回路の一例であり、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」の判別を行う。その結果得られた出力データＤＯは、データ入出力回路１０７を介して、外部回路へ出力される。
【００６０】
基板バイアス回路１１０は、行選択回路・ドライバ１０３が形成されるＰ型ウェル及び列選択回路・ドライバ１０４が形成されるＰ型ウェルの電位を制御することによって、行選択回路・ドライバ１０３が具備するトランジスタ１０３ａ、及び列選択回路・ドライバ１０４が具備するトランジスタ１０４ａに基板バイアス電圧を印加することができる。
【００６１】
図５は、行選択回路・ドライバ１０３が具備するトランジスタ１０３ａ（列選択回路・ドライバ１０４が具備するトランジスタ１０４ａについても同様）の構成を示す断面図である。より詳細について説明すると、行選択回路・ドライバ１０３が具備するトランジスタ１０３ａは、Ｎ型シリコンの基板１１内に形成された第１導電型の領域（ここでは、Ｐ型ウェル４０１ａ）内に形成され、第１導電型と逆極性の第２導電型（ここでは、Ｎ型）の第１の拡散領域（ここでは、電源に接続されたドレイン４０２ａ）と、ゲート絶縁膜４０３ａと、ゲート電極４０３ｂと、第２導電型（ここでは、Ｎ型）の第２の拡散領域（ここでは、ワード線ＷＬｎに接続されたソース４０２ｂ）とからなる駆動用のトランジスタ（ここでは、ＮＭＯＳトランジスタ）である。このＰ型ウェル４０１ａは、基板バイアス回路１１０とバイアス線ＷＬＢを介して接続されており、基板バイアス回路１１０がバイアス線ＷＬＢを介して当該Ｐ型ウェル４０１ａに電圧を印加することによって、トランジスタ１０３ａに順方向の基板バイアス電圧（Ｎ型拡散領域であるドレイン４０２ａ及びソース４０２ｂに対して順方向となる電圧、より厳密には、ソース４０２ｂに対して順方向の電圧）を印加することができる。これにより、トランジスタ１０３ａの基板電位が制御される。
【００６２】
同様にして、列選択回路・ドライバ１０４が具備するトランジスタ１０４ａは、Ｎ型シリコンの基板１１内に形成され、且つ、基板バイアス回路１１０とバイアス線ＢＬＢを介して接続されたＰ型ウェル４０１ａ内に形成され、第１導電型と逆極性の第２導電型（ここでは、Ｎ型）の第１の拡散領域（ここでは、一定電圧に接続されたドレイン４０２ａ）と、ゲート絶縁膜４０３ａと、ゲート電極４０３ｂと、第２導電型（ここでは、Ｎ型）の第２の拡散領域（ここでは、ビット線ＢＬｎに接続されたソース４０２ｂ）とからなる駆動用のトランジスタ（ここでは、ＮＭＯＳトランジスタ）である。基板バイアス回路１１０がバイアス線ＢＬＢを介して当該Ｐ型ウェル４０１ａに電圧を印加することによって、トランジスタ１０４ａに順方向の基板バイアス電圧（Ｎ型拡散領域であるドレイン４０２ａ及びソース４０２ｂに対して順方向となる電圧、より厳密には、ソース４０２ｂに対して順方向の電圧）を印加することができる。これにより、トランジスタ１０４ａの基板電位が制御される。
【００６３】
なお、「順方向の基板バイアス電圧を印加する」とは、トランジスタが形成されている第１導電型の基板領域（あるいは、ウェル）と、そのトランジスタのソース及びドレイン（特に、ソース）が形成されている第２導電型の拡散領域とが順方向にバイアスされるように、基板領域に電圧を印加することを意味し、具体的には、第１導電型の基板領域がＰ型半導体であって第２導電型の拡散領域がＮ型半導体である場合には第１導電型の基板領域に対して第２導電型の拡散領域を基準に正の電圧を印加することであり、その逆に、第１導電型の基板領域がＮ型半導体であって第２導電型の拡散領域がＰ型半導体である場合には第１導電型の基板領域に対して第２導電型の拡散領域を基準に負の電圧を印加することである。
【００６４】
［メモリセルの構成］
図６は、本発明の実施の形態１に係る不揮発性記憶装置が備えるメモリセル１２０の構成を示す断面図である。なお、図６には、図４のＢ部における構成が示されている。
【００６５】
図６に示すように、本実施の形態に係る不揮発性記憶装置が備える個々のメモリセル１２０は、抵抗変化素子と電流抑制素子とが直列に接続された１ビット分のメモリ素子であり、銅配線である下部配線１２２（図４におけるワード線ＷＬ１に相当する）と、同じく銅配線である上部配線１２１（図４におけるビット線ＢＬ１に相当する）との間に介在しており、下部電極１２７と、電流抑制層１２６と、内部電極１２５と、抵抗変化層１２４と、上部電極１２３とがこの順に積層されて構成されている。
【００６６】
ここで、内部電極１２５、抵抗変化層１２４、及び上部電極１２３は、図１に示した抵抗変化素子１０における下部電極１３、抵抗変化層１４、及び上部電極１５にそれぞれ相当する。
【００６７】
上下に配置された下部電極１２７および内部電極１２５で電流抑制層１２６を挟持することにより電流抑制素子（ここでは、双方向ダイオード）を構成し、内部電極１２５を介して、抵抗変化層１２４と直列接続される負荷素子である。この電流抑制素子は、ダイオードに代表される素子であり、電圧に対して非線形な電流特性を示すものである。また、この電流抑制素子は、電圧に対して双方向性の電流特性を有しており、所定の閾値電圧Ｖｆ（一方の電極を基準にして例えば＋１Ｖ以上または−１Ｖ以下）で導通するように構成されている。具体的には、ＭＳＭ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、バリスタ等を用いることができる。
【００６８】
［トランジスタのサイズについて］
上記の通り、本実施の形態では、行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４が具備するトランジスタ１０３ａ及び１０４ａが形成された基板１１の領域（Ｐ型ウェル４０１ａ）を順方向にバイアスする。これにより、トランジスタのオン抵抗を低下させて、抵抗変化素子に対して与える電圧を増大させることができ、その結果、抵抗変化を確実に行うことができる。この構成によれば、行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４のトランジスタのサイズ（特に、トランジスタのゲート幅）を大きくすることなく、良好な記憶装置を実現することができる。以下では、これらのトランジスタのサイズに着目した上で、本実施の形態の不揮発性記憶装置の特性について説明する。
【００６９】
図７は、ワード線及びビット線間に所定の電圧を印加したときに、これらのワード線及びビット線間に介在する抵抗変化素子１０に実効的に印加される電圧（以下、素子印加電圧）と当該抵抗変化素子１０の抵抗値（以下、素子抵抗値）との関係を示すグラフである。
【００７０】
各抵抗変化素子１０を選択する電流抑制素子（選択ダイオード）がオン状態（導通状態）を仮定し、その電流抑制素子の抵抗は非常に小さいものとしている。
【００７１】
図７においては、ワード線を駆動する行選択回路・ドライバ１０３及びビット線を駆動する列選択回路・ドライバ１０４が具備するトランジスタ１０３ａ及び１０４ａの１辺の長さＷが１０．９μｍの場合に、抵抗変化素子１０を低抵抗状態から高抵抗状態へ移行させるとき（正電圧を印加するとき）の素子印加電圧と素子抵抗値との関係をグラフＡ１とし、同じく抵抗変化素子１０を高抵抗状態から低抵抗状態へ移行させるとき（負電圧を印加するとき）の素子印加電圧と素子抵抗値との関係をグラフＡ２としている。なお、ここでは、正電圧とは下部電極１３を基準にしたときの上部電極１５に印加する電圧とし、負電圧とは上部電極１５を基準にしたときの下部電極に１３印加する電圧とする。
【００７２】
なお、これらのグラフＡ１及びグラフＡ２においては、本実施の形態のような基板バイアスを行っていない。
【００７３】
また、上記のトランジスタ１０３ａ及び１０４ａの１辺の長さＷが０．４４μｍの場合に、抵抗変化素子１０を低抵抗状態から高抵抗状態へ移行させるとき（正電圧を印加するとき）の素子印加電圧と素子抵抗値との関係をグラフＢ１とし、同じく抵抗変化素子１０を高抵抗状態から低抵抗状態へ移行させるとき（負電圧を印加するとき）の素子印加電圧と素子抵抗値との関係をグラフＢ２としている。
【００７４】
なお、これらのグラフＢ１及びグラフＢ２においても、本実施の形態のような基板バイアスを行っていない。
【００７５】
さらに、上記のトランジスタ１０３ａ及び１０４ａの１辺の長さＷはグラフＢ１及びグラフＢ２の場合と同様であるものの、上記の本実施の形態と同様のバイアス電圧を用いて基板バイアスを行った場合の、抵抗変化素子１０を低抵抗状態から高抵抗状態へ移行させるとき（正電圧を印加するとき）の素子印加電圧と素子抵抗値との関係をグラフＣ１とし、同じく、抵抗変化素子１０を高抵抗状態から低抵抗状態へ移行させるとき（負電圧を印加するとき）の素子印加電圧と素子抵抗値との関係をグラフＣ２としている。
【００７６】
以上の条件にて行った結果を示す図７において、グラフＡ１及びグラフＢ１を比較すると分かるように、メモリセルに対して同一の電圧を印加したとしても、トランジスタ１０３ａ及び１０４ａのサイズが小さい場合の方が素子印加電圧は低くなる。このことは、グラフＡ２とグラフＢ２とを比較した場合も同様である。これは、トランジスタ１０３ａ及び１０４ａがオン状態にある場合の抵抗値（オン抵抗）がトランジスタ１０３ａ及び１０４ａのゲート幅Ｗに反比例して小さくなり、このゲート幅Ｗが小さい場合にはトランジスタ１０３ａ及び１０４ａのオン抵抗が高くなって、これによりトランジスタ１０３ａ及び１０４ａへの印加電圧が大きくなり、抵抗変化素子１０に分配される電圧が小さくなるからである。
【００７７】
また、以上のグラフＢ１とグラフＣ１とを比較すると、１辺の長さが同一であるトランジスタ１０３ａ及び１０４ａに同一の電圧を印加したとしても、本実施の形態の基板バイアスを行うことによって、素子印加電圧を増大させることができることが分かる。このことは、グラフＢ２とグラフＣ２とを比較した場合も同様である。これは、基板バイアス電圧を順方向に印加することにより、しきい値電圧が低下し、オン抵抗も低減できるため、トランジスタ１０３ａ及び１０４ａへの印加電圧が小さくなって、抵抗変化素子１０に分配される電圧が大きくなるためである。
【００７８】
このように、本実施の形態の基板バイアスを行うことによって、トランジスタ１０３ａ及び１０４ａのサイズを大きくすることなく、素子印加電圧を増大させることができ、その結果、抵抗変化素子１０の抵抗値を確実に変化させることができる。したがって、当該トランジスタ１０３ａ及び１０４ａを具備する行選択回路・ドライバ及び列選択回路・ドライバのサイズを大きくすることなく、不揮発性記憶装置の安定動作を実現することができる。
【００７９】
特に、抵抗変化素子１０を高抵抗化する（低抵抗状態から高抵抗状態に遷移させる）際には、その直前においては抵抗変化素子１０が低抵抗状態にあるため、抵抗変化素子１０の抵抗値とトランジスタ１０３ａ及び１０４ａの抵抗値との分配関係により、抵抗変化素子１０自体に分配される電圧が小さくなる。よって、本実施の形態における基板バイアスは、抵抗変化素子１０を低抵抗化する（高抵抗状態から低抵抗状態に遷移させる）ときよりも高抵抗化する場合に、より確実に抵抗変化素子１０に電圧を印加する手法として有効である。
【００８０】
なお、基板バイアス電圧を上げるとトランジスタ１０３ａ及び１０４ａのしきい値電圧は低下するが、上げすぎるとＰ型ウェル４０１ａ及びトランジスタ１０３ａ及び１０４ａのＮ型拡散領域で形成されるＰＮ接合ダイオードがオンしてしまい、Ｐ型ウェル４０１ａからワード線及びビット線に電流が流れ込んでしまう。通常、シリコンのＰＮダイオードの拡散電位は０．７Ｖ程度であるので、しきい値電圧は０．７Ｖ以下に設定する必要がある。より具体的には、Ｐ型ウェルから抵抗変化素子へ電流が流れ込んでしまう現象をより確実に防止するためには、０．５Ｖ以下が望ましい。
【００８１】
以上のことは、トランジスタ１０３ａ及び１０４ａがＮＭＯＳトランジスタの場合について説明したが、本発明は、もちろんＰＭＯＳトランジスタを用いてもよい。その場合、ウェルやトランジスタの拡散領域の導電型は、ＮＭＯＳトランジスタの場合と逆の極性になり、ウェルに印加される基板バイアスの極性も逆の極性となる。
【００８２】
［不揮発性記憶装置の動作］
次に、情報を書き込む場合の書き込みサイクル及び情報を読み出す場合の読み出しサイクルにおける本実施の形態に係る不揮発性記憶装置の動作例について、図８に示すタイミングチャートを参照しながら説明する。
【００８３】
図８は、本発明の実施の形態１に係る不揮発性記憶装置の動作例を示すタイミングチャートである。なお、ここでは、抵抗変化層が高抵抗状態の場合を情報「１」に、低抵抗状態の場合を情報「０」にそれぞれ割り当てたときの動作例を示す。また、説明の便宜上、メモリセルＭ１１１及びＭ１２２について情報の書き込み及び読み出しをする場合のみについて示す。
【００８４】
図８におけるＶＰは、抵抗変化素子と電流抑制素子とで構成されたメモリセルの抵抗変化に必要なパルス電圧を示している。ここでは、ＶＰ／２＜閾値電圧Ｖｆの関係が成り立つことが望ましい。なぜなら、非選択のメモリセルに回り込んで流れる漏れ電流を抑えることができるからである。その結果、情報を書き込む必要のないメモリセルへ供給される余分な電流を抑制することができ、低消費電流化をより一層図ることができる。また、非選択のメモリセルへの意図しない浅い書き込み（一般にディスターブと称される）が抑制されるなどの利点もある。
【００８５】
また、図８において、１回の書き込みサイクルに要する時間である書き込みサイクル時間をｔＷで、１回の読み出しサイクルに要する時間である読み出しサイクル時間をｔＲでそれぞれ示している。
【００８６】
メモリセルＭ１１１に対する書き込みサイクルにおいて、バイアス線ＷＬＢに対し、書き込み回路１０５からの信号に基づいて基板バイアス回路１１０によってバイアス電圧ＶＢが供給される。その結果、行選択回路・ドライバ１０３が具備するトランジスタ１０３ａが形成された基板にバイアス電圧ＶＢが印加される。また、行選択回路・ドライバ１０３によりワード線ＷＬ０に対してパルス幅ｔＰのパルス電圧ＶＰが印加され、そのタイミングに応じて、列選択回路・ドライバ１０４によりビット線ＢＬ０に対して同じく０Ｖの電圧が印加される。これにより、メモリセルＭ１１１に情報「１」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ１１１の抵抗変化層が高抵抗化する。すなわち、メモリセルＭ１１１に情報「１」が書き込まれたことになる。
【００８７】
このように、基板バイアス回路１１０によるバイアス電圧ＶＢの印加によりトランジスタ１０３ａが形成された基板を順方向にバイアスすることによって、当該トランジスタ１０３ａのしきい値電圧を下げることができる。これにより、メモリセルＭ１１１に対して印加する電圧を増大させることが可能となり、その結果、メモリセルＭ１１１の抵抗変化層を確実に高抵抗化させることができる。
【００８８】
次に、メモリセルＭ１２２に対する書き込みサイクルにおいて、バイアス線ＢＬＢに対し、書き込み回路１０５からの信号に基づいて基板バイアス回路１１０によってバイアス電圧ＶＢが供給される。その結果、列選択回路・ドライバ１０４が具備するトランジスタ１０４ａが形成された基板にバイアス電圧ＶＢが印加される。また、行選択回路・ドライバ１０３によりワード線ＷＬ１に対してパルス幅ｔＰの０Ｖの電圧が印加され、そのタイミングに応じて、列選択回路・ドライバ１０４によりビット線ＢＬ１に対して同じくパルス電圧ＶＰが印加される。これにより、Ｍ１２２に情報「０」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ１２２の抵抗変化層が低抵抗化する。すなわち、メモリセルＭ１２２に情報「０」が書き込まれたことになる。
【００８９】
この場合も、基板バイアス回路１１０によるバイアス電圧ＶＢの印加により、トランジスタ１０４ａが形成された基板を順方向にバイアスすることによって、当該トランジスタ１０４ａのしきい値電圧を下げることができる。これにより、メモリセルＭ１２２に対して印加する電圧を増大させることが可能となり、その結果、メモリセルＭ１２２の抵抗変化層を確実に低抵抗化させることができる。
【００９０】
このように、基板バイアス回路１１０は、上記選択回路で選択された抵抗変化素子に対して書き込み回路１０５によって書き込み用の電気的信号が与えられるときに、行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４が具備するトランジスタ１０３ａ及び１０４ａのうちの少なくとも一方について、当該トランジスタが形成された基板１１内のＰ型ウェル４０１ａに、当該トランジスタのソース及びドレインに対して順方向となるように、バイアス電圧を印加する。
【００９１】
メモリセルＭ１１１に対する読み出しサイクルにおいては、行選択回路・ドライバ１０３により、書き込み時のパルスよりも振幅が小さいパルス電圧であって、０Ｖよりも大きくＶＰ／２よりも小さい値の電圧が、ワード線ＷＬ０に印加される。また、このタイミングに応じて、列選択回路・ドライバ１０４により、書き込み時のパルスよりも振幅が小さいパルス電圧であって、ＶＰ／２よりも大きくＶＰよりも小さい値の電圧が、ビット線ＢＬ０に印加される。これにより、高抵抗化されたメモリセルＭ１１１の抵抗変化層１２４の抵抗値に対応した電流が出力され、センスアンプ１０６がその出力電流値を検出することにより、情報「１」が読み出される。
【００９２】
次に、メモリセルＭ１２２に対する読み出しサイクルにおいて、先のメモリセルＭ１１１に対する読み出しサイクルと同様の電圧がワード線ＷＬ１及びビット線ＢＬ１に印加される。これにより、低抵抗化されたメモリセルＭ１２２の抵抗変化層１２４の抵抗値に対応した電流が出力され、センスアンプ１０６がその出力電流値を検出することにより、情報「０」が読み出される。
【００９３】
図９は、本実施の形態における不揮発性記憶装置１００の特徴的な動作である基板バイアスの手順を示すフローチャートである。ここでは、本発明に係る不揮発性記憶装置による書き込み方法の手順が示されている。
【００９４】
制御回路１０９は、アドレス入力回路１０８で特定されたメモリセルに対して、書き込みサイクル及び読み出しサイクルのいずれを行うかを判断する（Ｓ１１）。書き込みサイクルを行う場合には（Ｓ１１でＹｅｓ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、基板バイアスを伴う書き込みサイクルを実施させる（Ｓ１２）。一方、読み出しサイクルを行う場合には（Ｓ１１でＮｏ）、その旨を基板バイアス回路１１０及びセンスアンプ１０６に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、基板バイアスを伴わない読み出しサイクルを行わせる（Ｓ１３）。
【００９５】
これによって、選択回路で選択されたメモリセルを構成する抵抗変化素子に書き込み用の電圧パルスが印加されるときに、抵抗変化素子に書き込まれる情報（「１」／「０」）に応じて、行選択回路・ドライバ１０３が具備するトランジスタ１０３ａ及び列選択回路・ドライバ１０４が具備するトランジスタ１０４ａの一方に対して、そのトランジスタが形成されている基板（本実施の形態では、Ｐ型ウェル４０１ａ）に対して、順方向にバイアス電圧（例えば、０．３Ｖ）が印加される。このような順方向バイアス電圧の印加によって、トランジスタのＯＮ抵抗が減少し、その結果、より大きな電圧が抵抗変化素子に印加される。
【００９６】
このように、本実施の形態によれば、メモリセル（抵抗変化素子）への書き込みサイクルにおいて、メモリセルを選択する選択回路を構成するトランジスタが形成された半導体基板（ウェル）に対して順方向にバイアス電圧が印加されるので、より大きな電圧が抵抗変化素子に印加される。その結果、より安定した書き込みが行われることになり、トランジスタのゲート幅を大きくすることなく、不揮発性記憶装置をより安定して動作させることができる。
【００９７】
（実施の形態２）
次に、本発明に係る実施の形態２における不揮発性記憶装置について説明する。
【００９８】
抵抗変化素子を用いた不揮発性記憶装置の場合、抵抗変化素子の抵抗値を安定して繰り返し変化させるために、抵抗変化素子の抵抗値が初期抵抗値（抵抗変化素子を作成した後に初めて電圧印加するときの抵抗値、言い換えると、抵抗変化素子が製造されてから未だ電圧パルスが印加されていないときの抵抗値）にある場合において、通常の書き込みの際に印加される電圧よりも高い電圧を印加する処理（以下、「初期化処理」という）を行うときがある。実施の形態２は、基板バイアス回路によるバイアス電圧の印加により行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４が具備するトランジスタが形成された基板を順方向にバイアスすることによって、当該初期化処理を実現する不揮発性記憶装置である。
【００９９】
なお、実施の形態２の不揮発性記憶装置の構成については、実施の形態１の場合と同様であるので、基本構成の説明を省略する。本実施の形態の不揮発性記憶装置は、書き込みサイクルにおいて基板バイアスを行った実施の形態１の不揮発性記憶装置と異なり、初期化処理時にだけ基板バイアスを行う。以下では、図３を随時参照しながら説明を行う。
【０１００】
上述したように、実施の形態２の不揮発性記憶装置は、初期化処理において、基板バイアス回路１１０による基板バイアスを実行する。すなわち、初期化処理において、上述した実施の形態１における書き込み処理を実行する。
【０１０１】
図１０は、本実施の形態における不揮発性記憶装置の特徴的な動作である基板バイアスの手順を示すフローチャートである。ここでは、本発明に係る不揮発性記憶装置による書き込み方法の手順が示されている。
【０１０２】
制御回路１０９は、アドレス入力回路１０８で特定されたメモリセルに対する、製造後の初めての書き込み（つまり、初期化処理）であるか否かを判断する（Ｓ２１）。初期化処理であると判断した場合には（Ｓ２１でＹｅｓ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、基板バイアスを伴う書き込みサイクルを実施させる（Ｓ２２）。一方、初期化処理でない（２回目以降の書き込みである）と判断した場合には（Ｓ２１でＮｏ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、基板バイアスを伴わない書き込みサイクルを実施させる（Ｓ２３）。これにより、初期化処理における素子印加電圧を、通常の書き込み処理における素子印加電圧よりも増大させることができ、その結果、その後の抵抗変化の安定化を実現することができる。
【０１０３】
図１１（ａ）及び（ｂ）は、不揮発性記憶装置が備える抵抗変化素子の抵抗状態の変化を示すグラフであり、図１１（ａ）は本発明の実施の形態２に係る不揮発性記憶装置が備える抵抗変化素子の抵抗状態の変化を、図１１（ｂ）は初期化処理を行わない場合の抵抗変化素子の抵抗状態の変化をそれぞれ示している。
【０１０４】
図１１（ａ）においては、初期化処理のときのみ刺激パルスとして−１．５Ｖの電圧を抵抗変化素子に印加し、その後の書き込み処理においては、高抵抗化用の電圧として＋１．５Ｖを、低抵抗化用の電圧として−１．０Ｖを交互に繰り返し印加している。この刺激パルスとして与えられる−１．５Ｖの電圧は、図８に示される「書き込みサイクル」のタイミングのように、基板バイアス回路１１０によるバイアス電圧の印加により順方向の基板バイアスを行うことによって得られる。
【０１０５】
他方、図１１（ｂ）においては、初期化処理は行わず、高抵抗化用の電圧として１．５Ｖを、低抵抗化用の電圧として−１．１Ｖを抵抗変化素子に交互に繰り返し印加している。
【０１０６】
初期化処理において、基板バイアス回路１１０による順方向の基板バイアス下で刺激パルスを抵抗変化素子に与えた場合、図１１（ａ）に示すように、初期化処理の時点から高抵抗状態及び低抵抗状態の何れについても、その抵抗値は安定している。これに対し、そのような刺激パルスを与える初期化処理を行わない場合、図１１（ｂ）に示すように、高抵抗状態及び低抵抗状態の何れについても、その抵抗値が安定するまでに２０乃至３０程度繰り返し電圧パルスを与えなければならない。
【０１０７】
このように、初期化処理の際に、通常の書き込み時より絶対値の大きい刺激パルスをメモリセルに対し適用するため、基板バイアス回路１１０を用いて順方向の基板バイアスを行うことによって、直ちに抵抗変化素子の抵抗変化を安定させることが可能になる。これにより、安定動作が可能な不揮発性記憶装置を実現することができる。
【０１０８】
なお、本実施の形態の不揮発性記憶装置は、初期化処理時にだけ基板バイアスを行ったが、初期化処理時に加えて、実施の形態１と同様に、通常の書き込みサイクルにおいても基板バイアスを行ってもよい。
【０１０９】
（実施の形態３）
次に、本発明に係る実施の形態３における不揮発性記憶装置について説明する。
【０１１０】
実施の形態３は、低抵抗状態から高抵抗状態へ移行させる場合に、基板バイアス回路によるバイアス電圧の印加によって順方向の基板バイアスを行う不揮発性記憶装置である。
【０１１１】
なお、実施の形態３の不揮発性記憶装置の基本構成については、実施の形態１の場合と同様であるので、説明を省略する。本実施の形態の不揮発性記憶装置は、書き込みサイクルにおける抵抗変化素子の高抵抗化（「１」書き込み）と低抵抗化（「０」書き込み）の両方において基板バイアスを行った実施の形態１の不揮発性記憶装置と異なり、高抵抗化の場合にだけ基板バイアスを行う。以下では、図３を随時参照しながら説明を行う。
【０１１２】
図１２（ａ）及び（ｂ）は、抵抗変化素子を１００回書き換えた場合の抵抗値の分布を示すグラフであり、図１２（ａ）は高抵抗化用の電圧として＋１．４Ｖを、低抵抗化用の電圧として−１．３Ｖをそれぞれ印加した場合、図１２（ｂ）は高抵抗化用の電圧として＋１．８Ｖを、低抵抗化用の電圧として−１．３Ｖをそれぞれ印加した場合の抵抗値の分布を示している。すなわち、図１２（ａ）及び（ｂ）においては、低抵抗化用の電圧は共通である一方、高抵抗化用の電圧のみが異なっており、図１２（ｂ）の方が図１２（ａ）よりも電圧が高くなっている。
【０１１３】
図１２（ａ）及び（ｂ）に示すように、低抵抗状態における抵抗変化素子の抵抗値は何れの場合も比較的安定している。しかしながら、高抵抗状態における抵抗値は両者で異なっており、図１２（ａ）においてはばらつきがあって不安定であるが、図１２（ｂ）は低抵抗状態の場合と同様に安定している。このことから、「高抵抗化用の電圧／低抵抗化用の電圧（低抵抗化用の電圧の絶対値に対する高抵抗化用の電圧の絶対値の比）」の値が高い方が、高抵抗状態における抵抗値を安定させることができることがわかる。
【０１１４】
本実施の形態の不揮発性記憶装置は、高抵抗化用の電圧を印加する場合にだけ、基板バイアス回路１１０によるバイアス電圧の印加により順方向の基板バイアスを行って、「高抵抗化用の電圧／低抵抗化用の電圧」の値を増大させることにより、高抵抗状態における抵抗値を安定させる。
【０１１５】
図１３は、本実施の形態における不揮発性記憶装置の特徴的な動作である基板バイアスの手順を示すフローチャートである。ここでは、本発明に係る不揮発性記憶装置による書き込み方法の手順が示されている。
【０１１６】
制御回路１０９は、アドレス入力回路１０８で特定されたメモリセルに対して、高抵抗化（「１」書き込み）及び低抵抗化（「０」書き込み）のいずれを行うかを判断する（Ｓ３１）。高抵抗化を行う場合には（Ｓ３１でＹｅｓ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、行選択回路・ドライバ１０３が具備するトランジスタ１０３ａに対する基板バイアスを伴う書き込みサイクルを実施させる（Ｓ３２）。一方、低抵抗化を行う場合には（Ｓ３１でＮｏ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、基板バイアスを伴わない書き込みサイクルを行わせる（Ｓ３３）。
【０１１７】
図１４は、本発明の実施の形態３に係る不揮発性記憶装置の動作例を示すタイミングチャートである。ここでは、メモリセルＭ１１１に対して情報「１」を書き込む場合（高抵抗化する場合）及び情報「０」を書き込む場合（低抵抗化する場合）における動作例を示している。
【０１１８】
図１４（ａ）に示すように、情報「１」を書き込む場合（高抵抗化する場合）は、図８を参照して上述した実施の形態１の場合と同様である。他方、図１４（ｂ）に示すように、情報「０」を書き込む場合（低抵抗化する場合）は、図８と異なり、基板バイアス回路１１０によるバイアス電圧ＶＢの印加が行われない。すなわち、低抵抗化する場合においては、従来の動作と同様の動作を行うことになる。
【０１１９】
以上のように、基板バイアス回路１１０による順方向の基板バイアスを、低抵抗化する場合には行わず、高抵抗化する場合のみ行うことによって、このような基板バイアスをまったく行わない場合と比べて、「高抵抗化用の電圧／低抵抗化用の電圧」の値を増大させることができる。これにより、高抵抗状態における抵抗値を安定させることができ、不揮発性記憶装置の安定動作を実現することができる。
【０１２０】
なお、本実施の形態では、高抵抗化時にだけ基板バイアスが実施されたが、本実施の形態における基板バイアスに加えて、実施の形態２で説明したような初期化処理時における基板バイアスを行ってもよい。
【０１２１】
（実施の形態４）
次に、本発明に係る実施の形態４における不揮発性記憶装置について説明する。
【０１２２】
何らかの理由により書き込み処理に失敗した場合、同一の情報を改めて書き込む追加書き込みを行うことによって、書き込み処理を完了させることがある。実施の形態４は、抵抗変化素子を用いた不揮発性記憶装置の場合に、この追加書き込み処理において、基板バイアス回路１１０によるバイアス電圧の印加により、トランジスタが形成された基板を順方向にバイアスし、通常の書き込みの際に印加される電圧よりも高い電圧を印加することによって、その後の抵抗変化素子の抵抗状態の変化を安定させることが可能である。
【０１２３】
図１５は、抵抗変化素子単体の書き込み特性の一例を示している。−１．５Ｖ、＋２．３Ｖの交互パルスによる低抵抗化、高抵抗化を繰り返しているが、途中で高抵抗化に失敗している。図１５に示すように、通常高抵抗化に用いる＋２．３Ｖを二回印加しても低抵抗状態のままで、＋２．４Ｖを印加しても低抵抗状態のままであるが、＋２．５Ｖを印加すると通常動作時と同様に高抵抗化している。＋２．５Ｖ印加で高抵抗化に成功した後は、通常通りの−１．５Ｖ、＋２．３Ｖの交互パルスで抵抗変化している。このように抵抗変化に失敗した場合に、通常より少し高い印加電圧で追加書き込みすることで、抵抗変化を安定化することができる。
【０１２４】
そこで、実施の形態４では、追加書き込み処理を実行する際にだけ、基板バイアス回路１１０によるバイアス電圧の印加により順方向の基板バイアスを行うことによって、通常の書き込みの際に印加される電圧よりも高い電圧を印加し、抵抗変化素子の抵抗状態の変化を安定させる。
【０１２５】
なお、実施の形態４の不揮発性記憶装置の基本構成については、実施の形態１の場合と同様であるので、説明を省略する。本実施の形態の不揮発性記憶装置は、通常の書き込みサイクルにおいて基板バイアスを行った実施の形態１の不揮発性記憶装置と異なり、追加書き込みの場合にだけ基板バイアスを行う。以下では、図３を随時参照しながら説明を行う。
【０１２６】
上述したように、実施の形態４の不揮発性記憶装置は、書き込みが失敗した場合に行われる追加書き込み処理において、基板バイアス回路１１０による基板バイアスを実行する。すなわち、追加書き込み処理において、図８を参照して上述した実施の形態１における書き込み処理を実行する。
【０１２７】
図１６（ａ）は、本実施の形態における不揮発性記憶装置の特徴的な動作である基板バイアスの手順を示すフローチャートである。ここでは、本発明に係る不揮発性記憶装置による書き込み方法の手順が示されている。
【０１２８】
まず、制御回路１０９は、書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択されたメモリセルを構成する抵抗変化素子に対して、基板バイアスを伴わない書き込みサイクルを行わせる（Ｓ４１）。次に、制御回路１０９は、センスアンプ１０６によってそのメモリセルに保持されている情報を読み出し、読み出された情報が直前の書き込み情報と一致するか否かを判断（つまり、ベリファイ）する（Ｓ４２）。
【０１２９】
その結果、読み出された情報が直前の書き込み情報と一致する場合には（Ｓ４２でＹｅｓ）、この書き込みを終了するが、読み出された情報が直前の書き込み情報と一致しない場合には（Ｓ４２でＮｏ）、制御回路１０９からの指示の下で、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）は、直前に印加した書き込み用の電圧（ワード線の電圧とビット線の電圧との差）よりも予め定められた電圧（例えば、０．１Ｖ）だけ書き込み用の電圧を増加させる準備をした後に（Ｓ４３）、再び、制御回路１０９は、その書き込み用電圧を用いた書き込みサイクルを行わせる（Ｓ４１）。以下、書き込みに成功する（ベリファイでパスする）まで、書き込み用の電圧を増加させる処理（Ｓ４３）と、再度の書き込みサイクル（Ｓ４１）とを繰り返す。
【０１３０】
図１６（ｂ）は、図１６（ａ）における書き込みステップ（Ｓ４１）の詳細な手順を示すフローチャートである。書き込みにおいては、制御回路１０９は、追加書き込みであるか否かを判断し（Ｓ４１ａ）、追加書き込みである場合には（Ｓ４１ａでＹｅｓ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、基板バイアスを伴う書き込みサイクルを実施させる（Ｓ４１ｂ）。一方、追加書き込みでない（初回の書き込みである）場合には（Ｓ４１ａでＮｏ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、基板バイアスを伴わない書き込みサイクルを実施させる（Ｓ４１ｃ）。
【０１３１】
これにより、メモリセルを構成する抵抗変化素子への書き込みに失敗した後であって、当該抵抗変化素子に対して追加書き込みを行う場合にだけ、そのメモリセルを選択する選択回路を構成するトランジスタが形成された半導体基板（ウェル）に対して順方向にバイアス電圧が印加される。
【０１３２】
追加書き込みの際に基板バイアスを実行すると、図７で示したように抵抗変化素子にかかる実効的な電圧を高くすることができる。すなわち図１５で示したように追加書き込み時の印加電圧を高くしたのと同じ効果が得られる。
【０１３３】
このように、書き込み処理に失敗した後に行う追加書き込み処理において、基板バイアス回路１１０によるバイアス電圧の印加により得られる追加書き込みパルスを抵抗変化素子に印加することによって、その後の抵抗変化素子の抵抗状態の変化を安定させることができる。その結果、安定動作が可能な不揮発性記憶装置を実現することができる。
【０１３４】
なお、本実施の形態の不揮発性記憶装置は、追加書き込み時にだけ基板バイアスを行ったが、実施の形態２と同様に、初期化処理時においても基板バイアスを行ってもよい。
【０１３５】
また、本実施の形態の追加書き込み時の基板バイアスは、これに加えてさらに、実施の形態１と同様に、高抵抗化時および低抵抗化時の双方において基板バイアスを行ってもよい。また、本実施の形態の追加書き込み時の基板バイアスは、これに加えてさらに、実施の形態３と同様に、高抵抗化する場合に基板バイアスを行ってもよい。
【０１３６】
（実施の形態５）
次に、本発明に係る実施の形態５における不揮発性記憶装置について説明する。
【０１３７】
抵抗変化素子を用いた不揮発性記憶装置の場合、書き込み処理を繰り返し実行すると、ある回数以降から抵抗変化素子が抵抗変化しなくなることがある。このような状況を招くのを未然に防止するために、書き込み処理が所定の回数に達したときに、通常の書き込みの際に印加される電圧よりも高い電圧を印加することが好ましい。このような処理（以下、「リフレッシュ処理」という）を行うことによって、不揮発性記憶装置の安定動作を実現することができる。
【０１３８】
実施の形態５は、基板バイアス回路によるバイアス電圧の印加により順方向の基板バイアスを行うことによって、リフレッシュ処理を実行する不揮発性記憶装置である。
【０１３９】
なお、実施の形態５の不揮発性記憶装置の基本構成については、実施の形態１の場合と同様であるので、説明を省略する。本実施の形態の不揮発性記憶装置は、全ての書き込みサイクルにおいて基板バイアスを行った実施の形態１の不揮発性記憶装置と異なり、リフレッシュ処理時にだけ基板バイアスを行う。以下では、図３を随時参照しながら説明を行う。
【０１４０】
上述したように、実施の形態５の不揮発性記憶装置は、リフレッシュ処理において、基板バイアス回路１１０による順方向の基板バイアスを実行する。すなわち、リフレッシュ処理において、図８を参照して上述した実施の形態１における書き込み処理を実行する。このようなリフレッシュ処理は、例えば書き込み処理が１００万回に達したとき等、所定の回数の書き込みが行われた場合に実行される。
【０１４１】
図１７は、本実施の形態における不揮発性記憶装置の特徴的な動作である基板バイアスの手順を示すフローチャートである。ここでは、本発明に係る不揮発性記憶装置による書き込み方法の手順が示されている。
【０１４２】
制御回路１０９は、内部に有するカウンタを用いて、アドレス入力回路１０８で特定されたメモリセルに対する書き込み処理が所定の回数（例えば、１００万回）に達したか否かを判断する（Ｓ５１）。書き込み処理が所定の回数に達したと判断した場合には（Ｓ５１でＹｅｓ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、基板バイアスを伴う書き込みサイクルを実施させる（Ｓ５２）。一方、書き込み処理が所定の回数に達していないと判断した場合には（Ｓ５１でＮｏ）、その旨を基板バイアス回路１１０及び書き込み回路１０５に指示することで、選択回路（行選択回路・ドライバ１０３及び列選択回路・ドライバ１０４）によって選択された少なくとも一つのメモリセル（抵抗変化素子）に対して、基板バイアスを伴わない書き込みサイクルを実施させる（Ｓ５３）。なお、リフレッシュ処理（基板バイアスと書き込み）を行った後は、制御回路１０９は、内部のカウンタをゼロにリセットした上で、同様の処理（Ｓ５１〜Ｓ５３）を行う。
【０１４３】
このように、リフレッシュ処理において基板バイアス回路１１０による順方向の基板バイアスを行うことにより、リフレッシュ処理における素子印加電圧を、通常の書き込み処理における素子印加電圧よりも増大させることができ、その結果、抵抗変化素子が抵抗変化しなくなる状況を回避することができる。これにより、安定動作が可能な不揮発性記憶装置を実現することができる。
【０１４４】
なお、本実施の形態の不揮発性記憶装置は、リフレッシュ処理時にだけ基板バイアスを行ったが、実施の形態２と同様に、初期化処理時においても基板バイアスを行ってもよい。
【０１４５】
また、リフレッシュ処理は、メモリセルごとに書き込み回数をカウントして保持し、書き込み回数が所定値に達したメモリセルだけに対して実施するようにしてもよいし、メモリセルアレイ１０２全体に対する書き込み回数をカウントして保持し、書き込み回数が所定値に達したときに、メモリセルアレイ１０２を構成する全メモリセルに対して実施するようにしてもよい。
【０１４６】
また、本実施の形態のリフレッシュ処理時の基板バイアスは、これに加えてさらに、実施の形態１と同様に、高抵抗化時および低抵抗化時の双方において基板バイアスを行ってもよい。また、本実施の形態のリフレッシュ処理時の基板バイアスは、これに加えてさらに、実施の形態３と同様に、高抵抗化する場合に基板バイアスを行ってもよい。
【０１４７】
また、本実施の形態のリフレッシュ処理時の基板バイアスは、これに加えてさらに、実施の形態４と同様に、追加書き込み時にも基板バイアスを行ってもよい。
【０１４８】
（実施の形態６）
次に、本発明に係る実施の形態６における不揮発性記憶装置について説明する。
【０１４９】
図３及び図４に示す実施の形態１に係る不揮発性記憶装置におけるメモリセルアレイ１０２を、３次元に積み重ねることによって、多層化構造の不揮発性記憶装置を実現することも可能である。このように構成された多層化メモリセルアレイを設けることによって、超大容量不揮発性メモリを実現することが可能となる。実施の形態６は、多層化メモリセルアレイを備える不揮発性記憶装置である。
【０１５０】
図１８は、本発明の実施の形態６に係る不揮発性記憶装置が備える多層クロスポイントメモリセルの立体構造を示す斜視図である。図１８に示すように、ビット線及びワード線が上下方向に交互に配置され、それらのビット線とワード線との間のそれぞれに挟まれてメモリセルＭＣが構成されている。すなわち、図４に示す単層のクロスポイントメモリセルが積み重ねられた構造となっている。
【０１５１】
図１９は、本発明の実施の形態６におけるメモリセルの電流−電圧の関係を示すグラフである。図１９において、横軸はビット線−ワード線間にかかる電圧、縦軸はメモリセルに流れる電流をそれぞれ示している。また、「ＬＲセル」はメモリセルが低抵抗状態である場合、「ＨＲセル」はメモリセルが高抵抗状態である場合を表している。図１９に示すように、いまメモリセルが低抵抗状態である（ＬＲセル）ものとすると、電圧が上昇して「２Ｖ」程度を超えたとき、電流が大きく増加する。電圧がさらに上昇して「４Ｖ」に近くなったとき、メモリセルの抵抗値が変化して高抵抗状態になり（ＨＲセル）、電流が大きく減少する。一方、電圧が低下して「−４Ｖ」程度を下回ったとき、メモリセルの抵抗値が変化して低抵抗状態になり（ＬＲセル）、電流が大きく増加する。このように、抵抗変化が双方向において生じる。
【０１５２】
図２０は、本発明の実施の形態６に係る不揮発性記憶装置におけるメモリセルアレイ２００の構成を示す回路図である。図２０において、ビット線が延びる方向をＸ方向、ワード線が延びる方向をＹ方向、ビット線及びワード線の層が重なる方向をＺ方向としている。
【０１５３】
図２０において、ビット線ＢＬはＸ方向に延び、複数の層（図２０では５層）に形成されており、ワード線ＷＬはＹ方向に延び、ビット線の間の各層（図２０では４層）に形成されている。そして、メモリセルアレイ２００において、ビット線ＢＬとワード線ＷＬとの交点位置に、各メモリセルＭＣが当該ビット線ＢＬと当該ワード線ＷＬとに挟まれて形成されている。なお、図の簡略化のために、メモリセルＭＣの一部及びワード線の一部については図示を省略している。
【０１５４】
そして、Ｚ方向に揃った各層のビット線ＢＬ群毎に、ワード線ＷＬとの間に形成されたメモリセルＭＣによって、基本アレイ面０〜３がそれぞれ構成されている。各基本アレイ面０〜３において、ワード線ＷＬは共通である。図２０の例では、各基本アレイ面０〜３において、メモリセルＭＣがＸ方向に３２個、Ｚ方向に８個、配置されている。またメモリセルアレイ２００は、Ｙ方向に並ぶ４個の基本アレイ面０〜３によって構成されている。ただし、基本アレイ面におけるメモリセルの個数及びＹ方向に並ぶ基本アレイ面の個数は、これに限定されるものではない。
【０１５５】
そして、各基本アレイ面０〜３において、偶数層のビット線ＢＬが共通に接続されており（ＢＬ＿ｅ０〜ＢＬ＿ｅ３）、また、奇数層のビット線ＢＬが共通に接続されている（ＢＬ＿ｏ０〜ＢＬ＿ｏ３）。
【０１５６】
さらに、グローバルビット線ＧＢＬ０００〜ＧＢＬ００３がＹ方向に延びて形成されている。また、各基本アレイ面０〜３に、第１の選択トランジスタ２０１〜２０４及び第２の選択トランジスタ２１１〜２１４がそれぞれ設けられている。図２０において、第１の選択トランジスタ２０１〜２０４及び第２の選択トランジスタ２１１〜２１４は、ＮＭＯＳトランジスタによって構成されているものとする。
【０１５７】
第１の選択トランジスタ２０１〜２０４は、当該基本アレイ面に係るグローバルビット線ＧＢＬ０００〜ＧＢＬ００３と、当該基本アレイ面において共通に接続された偶数層のビット線ＢＬ＿ｅ０〜ＢＬ＿ｅ３との電気的な接続及び非接続を、偶数層選択信号ＢＬｓ＿ｅ０に従って切替制御する。第２の選択トランジスタ２１１〜２１４は、当該基本アレイ面に係るグローバルビット線ＧＢＬ０００〜ＧＢＬ００３と、当該基本アレイ面において共通に接続された奇数層のビット線ＢＬ＿ｏ０〜ＢＬ＿ｏ３との電気的な接続及び非接続を、奇数層選択信号ＢＬｓ＿ｏ０に従って切替制御する。
【０１５８】
これらの第１の選択トランジスタ２０１〜２０４及び第２の選択トランジスタ２１１〜２１４の基板には、後述するように基板バイアス回路によってバイアス電圧が印加される。
【０１５９】
この構成により、上述した多層クロスポイント構造が実現されている。加えて、ビット線ＢＬ及びグローバルビット線ＧＢＬを用いた階層ビット線方式が実現されている。さらに、各基本アレイ面０〜３において、偶数層のビット線ＢＬ及び奇数層のビット線ＢＬをそれぞれ共通に接続することによって、階層ビット線方式を実現するための選択トランジスタの数を２個に減らすことができる。これにより、アレイサイズの小さなメモリセルアレイを、レイアウト面積を増大させることなく、実現することができる。
【０１６０】
図２１は、１個の基本アレイ面を単層構造に展開した等価回路を示す図である。図２１に示すように、メモリセルＭＣが３２個ずつ８層分並んだ基本アレイ面は、メモリセルＭＣが１２８個ずつ２層分並んだアレイと等価となり、偶数層のビット線ＢＬ及び奇数層のビット線ＢＬをそれぞれ共通接続してもよいことが理解できる。
【０１６１】
図２２は、図２０のメモリセルアレイ２００とその周辺回路を示す回路図である。図２２において、グローバルビット線デコーダ・ドライバ２２２はグローバルビット線ＧＢＬを駆動制御する。サブビット線選択回路２２３はアドレス信号Ａ０〜Ａｘに応じて、偶数層選択信号ＢＬｓ＿ｅ０及び奇数層選択信号ＢＬｓ＿ｏ０を制御する。ワード線デコーダ・ドライバ２２１は各ワード線ＷＬを駆動制御する。
【０１６２】
図２３は、本発明の実施の形態６に係る不揮発性記憶装置の主要部を示す回路図である。図２３に示すように、実際の装置では、図２０に示すメモリセルアレイ２００が複数個配置されることによって、メモリセルアレイ３００が構成される。図２３の例では、メモリセルアレイ２００が（ｎ＋１）×１６個、配置されている。ワード線デコーダ・ドライバ３０１は各ワード線ＷＬを駆動制御し、グローバルビット線デコーダ・ドライバ３０２は各グローバルビット線ＧＢＬを駆動制御する。サブビット線選択回路３０３はアドレス信号Ａ０〜Ａｘに応じて、各メモリセルアレイ２００に対する偶数層選択信号ＢＬｓ＿ｅ０〜ＢＬｓ＿ｅｎ及び奇数層選択信号ＢＬｓ＿ｏ０〜ＢＬｓ＿ｏｎを制御する。
【０１６３】
グローバルビット線デコーダ・ドライバ３０２には、バイアス線ＧＬＢを介して、基板バイアス回路３０４が接続されている。この基板バイアス回路３０４は、上述したように、基本アレイ面に係るグローバルビット線と、当該基本アレイ面において共通に接続された偶数層のビット線との電気的な接続及び非接続を切替制御する選択トランジスタ、及び基本アレイ面に係るグローバルビット線と、当該基本アレイ面において共通に接続された奇数層のビット線との電気的な接続及び非接続を切替制御する選択トランジスタが形成された基板にバイアス電圧を印加するための回路である。
【０１６４】
図２４は、本発明の実施の形態６に係る不揮発性記憶装置の全体構成を示すブロック図である。図２４において、主要部４００が図２３に示す構成に相当している。
【０１６５】
図２４において、アドレス入力回路３１１は、消去サイクル、書込みサイクルまたは読出しサイクルの間、外部からのアドレス信号を一時的にラッチし、ラッチしたアドレス信号をサブビット線選択回路３０３、グローバルビット線デコーダ・ドライバ３０２、及びワード線デコーダ・ドライバ３０１へ出力する。制御回路３１２は、複数の入力信号を受けて、消去サイクル、書込みサイクル、読出しサイクル、及びスタンバイ時の状態を表す信号を、サブビット線選択回路３０３、グローバルビット線デコーダ・ドライバ３０２、ワード線デコーダ・ドライバ３０１、書込み回路３１４、読出し回路３１６及びデータ入出力回路３１５へそれぞれに相応した信号として出力する。また制御回路３１２は、消去サイクル、書込みサイクル、及び読出しサイクル時の消去、書込み、または読出しパルス発生トリガー信号を書込みパルス発生回路３１３へ出力する。書込みパルス発生回路３１３は、消去サイクル、書込みサイクル、及び読出しサイクル内の各消去、書込み、または読出し時間パルスを任意の期間（ｔｐ＿Ｅ，ｔｐ＿Ｐ，ｔｐ＿Ｒ）発生し、グローバルビット線デコーダ・ドライバ３０２及びワード線デコーダ・ドライバ３０１へ出力する。
【０１６６】
図２５は、図２０のメモリセルアレイ２００の動作例を示すタイミングチャートである。メモリセルアレイ２００の動作は、図２５に示すように、消去サイクル、書込みサイクル、読出しサイクル及びスタンバイの４つに大きく分けられる。
【０１６７】
まず書込みサイクルについて説明する。書込みサイクルでは、選択されたメモリセルの抵抗変化型素子が、高抵抗状態から低抵抗状態に、あるいは低抵抗状態から高抵抗状態に変化する。まず、選択されたグローバルビット線（図２５ではＧＢＬ０００）に、書込み電圧Ｖｗが印加される。これ以外の非選択グローバルビット線には書込み電圧Ｖｗは印加されない。また、ビット線選択信号（偶数層選択信号及び奇数層選択信号）のうち、選択されたビット線選択信号（図２５ではＢＬｓ＿ｅ０）が、電圧Ｖｓｅｌに変化する。これ以外の非選択のビット線選択信号は変化しない。さらに、バイアス線ＧＬＢには、基板バイアス回路３０４によってバイアス電圧ＶＢが印加される。
【０１６８】
図２０において、偶数層選択信号ＢＬｓ＿ｅ０が電圧Ｖｓｅｌに変化したことによって、Ｎ型トランジスタである第１の選択トランジスタ２０１〜２０４がオンする。そして、グローバルビット線ＧＢＬ０００に書込み電圧Ｖｗが印加されているので、基本アレイ面０における共通に接続された偶数層ビット線ＢＬ＿ｅ０に電圧Ｖｗが加わる。すなわち、ビット線ＢＬ＿ｅ０が選択ビット線となる。これ以外の非選択ビット線には電圧Ｖｗは加わらない。
【０１６９】
そして、選択ワード線（図２５ではＷＬ０００００）の電圧をＶ０から０Ｖに変化させる。これ以外の非選択ワード線は電圧Ｖ０のままとする。
【０１７０】
また、バイアス線ＧＬＢにバイアス電圧が印加されることにより、選択グローバルビット線ＧＢＬ０００と選択ビット線ＢＬ＿ｅ０との接続及び非接続の切替制御を行う第１の選択トランジスタ２０１が形成された基板が順方向にバイアスされるため、当該第１の選択トランジスタ２０１のしきい値電圧を下げることができる。これにより、選択されたメモリセルＭＣに対して印加する電圧を増大させることが可能となり、その結果、メモリセルＭＣの抵抗変化層を確実に変化させることができる。
【０１７１】
消去サイクルでは、基本的な動作は書込みサイクルと同様であるが、選択されたメモリセルＭＣに逆方向の電圧Ｖｅが加わる点が異なる。すなわち、選択グローバルビット線ＧＢＬ０００の電圧は０Ｖのままなので、ビット線選択信号ＢＬｓ＿ｅ０が電圧Ｖｓｅｌに変化したとき、選択ビット線ＢＬ＿ｅ０の電圧は０Ｖになる。一方、選択ワード線ＷＬ０００００の電圧はＶ０から消去電圧Ｖｅに変化する。この結果、選択ビット線ＢＬ＿ｅ０と選択ワード線ＷＬ０００００との間に挟まれたメモリセルＭＣに、書込みサイクルとは逆方向の電圧Ｖｅが加わり、これによって、このメモリセルＭＣの抵抗値が変化する。
【０１７２】
読出しサイクルでは、基本的な動作は書込みサイクルと同様であるが、選択されたメモリセルＭＣに、書込み電圧Ｖｗよりも小さい読み出し電圧（Ｖｒ−Ｖｒ０）が加わる点が異なる。すなわち、選択グローバルビット線ＧＢＬ０００の電圧は電圧Ｖｒに変化するので、ビット線選択信号ＢＬｓ＿ｅ０が電圧Ｖｓｅｌに変化したとき、選択ビット線ＢＬ＿ｅ０の電圧はＶｒになる。一方、選択ワード線ＷＬ０００００の電圧はＶ０からＶｒ０に変化する。この結果、選択ビット線ＢＬ＿ｅ０と選択ワード線ＷＬ０００００との間に挟まれたメモリセルＭＣに電圧（Ｖｒ−Ｖｒ０）が加わり、これによって、このメモリセルＭＣの抵抗変化型素子が高抵抗状態か低抵抗状態かの読み出しを行うことができる。
【０１７３】
以上のように、本実施の形態では、グローバルビット線と基本アレイ面における偶数層のビット線との接続及び非接続を切替制御する第１の選択トランジスタ２０１〜２０４、及び、グローバルビット線と基本アレイ面における奇数層のビット線との接続及び非接続を切替制御する第２の選択トランジスタ２１１〜２１４が形成された基板の領域に対して、基板バイアス回路３０４が基板バイアス電圧を印加する。このような基板バイアス電圧の印加によって、これらの選択トランジスタのしきい値電圧が低下するとともにＯＮ抵抗が減少するため、選択されたメモリセルに印加される電圧が増大され、その結果、メモリセルを構成する抵抗変化素子の抵抗状態が確実に変化することになる。
【０１７４】
なお、本実施の形態では、グローバルビット線と各ビット線とを接続する選択トランジスタに対して順方向の基板バイアスが実施されたが、基板バイアスを実施する対象となるトランジスタとしては、これらに限定されず、本実施の形態における各種ドライバ用トランジスタ、例えば、ワード線デコーダ・ドライバ３０１、グローバルビット線デコーダ・ドライバ３０２、サブビット線選択回路３０３における終段の駆動用トランジスタに対しても順方向の基板バイアスを実施してもよい。
【０１７５】
以上、本発明に係る不揮発性記憶装置及びその書き込み方法について、実施の形態１〜６に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の主旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も、本発明に含まれる。
【０１７６】
たとえば、上記の各実施の形態においては、抵抗変化層がタンタル酸化物層の積層構造となっているが、本発明はこれに限定されるわけではなく、抵抗変化を起こす層であればよい。したがって、例えば、抵抗変化層がタンタル酸化物層の単層により構成されていてもよく、タンタル酸化物層ではなくハフニウム酸化物層またはジルコン酸化物層などの他の金属酸化物層などであってもよい。なお、このように、ハフニウム酸化物層またはジルコン酸化物層を用いる場合であっても、酸素含有率が異なる第１の酸化物層及び第２の酸化物層の積層構造にすることが好ましい。
【０１７７】
また、上記の各実施の形態は、適宜組み合わせることが可能である。すなわち、例えば実施の形態２と実施の形態５とを組み合わせて、初期化処理及びリフレッシュ処理の両処理において、基板バイアス回路１１０によるバイアス電圧の印加を行うようにしてもよい。これにより、安定動作をより長く保つことができる不揮発性記憶装置を実現すること等が可能になる。その他にも、例えば実施の形態２と実施の形態６とを組み合わせて、多層クロスポイントメモリセルを備える不揮発性記憶装置が初期化処理の際に基板バイアス回路３０４によるバイアス電圧の印加を行うようにしてもよい。
【０１７８】
また、上記の各実施の形態におけるメモリセルは、図２６（ａ）に示すように、抵抗変化が双方向において生じる抵抗変化素子５０１と、この抵抗変化素子５０１に直列に接続された電流抑制素子である双方向ダイオード素子５０２とによって構成されている。しかしながら、本発明に係るメモリセルとしては、これに限定されるわけではなく、図２６（ｂ）に示すような単方向型メモリセル、または図２６（ｃ）に示すような抵抗変化素子のみで構成したダイオードレスメモリセルを採用することも可能である。
【産業上の利用可能性】
【０１７９】
本発明の不揮発性記憶装置は、パーソナルコンピュータ及び携帯型電話機などの種々の電子機器に用いられる記憶装置などとして、特に、大きい記憶容量をもつ不揮発性のメモリとして、有用である。
【符号の説明】
【０１８０】
１０    抵抗変化素子
１１    基板
１２    酸化物層
１３    下部電極
１４    抵抗変化層
１４ａ    第１のタンタル酸化物層
１４ｂ    第２のタンタル酸化物層
１５    上部電極
１６    フォトレジストパターン
１７    素子領域
１００    不揮発性記憶装置
１０１    メモリ本体部
１０２    メモリセルアレイ
１０３    行選択回路・ドライバ
１０３ａ    トランジスタ
１０４    列選択回路・ドライバ
１０４ａ    トランジスタ
１０５    書き込み回路
１０６    センスアンプ
１０７    データ入出力回路
１０８    アドレス入力回路
１０９    制御回路
１１０    基板バイアス回路
１２０    メモリセル
１２１    上部配線
１２２    下部配線
１２３    上部電極
１２４    抵抗変化層
１２５    内部電極
１２６    電流抑制層
１２７    下部電極
２００    メモリセルアレイ
２０１〜２０４    第１の選択トランジスタ
２１１〜２１４    第２の選択トランジスタ
２２１    ワード線デコーダ・ドライバ
２２２    グローバルビット線デコーダ・ドライバ
２２３    サブビット線選択回路
３００    メモリセルアレイ
３０１    ワード線デコーダ・ドライバ
３０２    グローバルビット線デコーダ・ドライバ
３０３    サブビット線選択回路
３０４    基板バイアス回路
３１１    アドレス入力回路
３１２    制御回路
３１３    書込みパルス発生回路
３１４    書込み回路
３１５    データ入出力回路
３１６    読出し回路
４００    主要部
４０１ａ    Ｐ型ウェル（Ｐ型拡散層）
４０２ａ    第１のＮ型拡散層領域（ドレイン）
４０２ｂ    第２のＮ型拡散層領域（ソース）
４０３ａ    ゲート絶縁膜
４０３ｂ    ゲート電極
５０１    抵抗変化素子
５０２    双方向ダイオード素子
ＢＬ    ビット線
ＢＬＢ，ＷＬＢ，ＧＬＢ    バイアス線
ＧＢＬ    グローバルビット線
Ｍ，ＭＣ    メモリセル
ＷＬ    ワード線
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に互いに平行に形成された複数の第１の配線と、
前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行で且つ前記複数の第１の配線と立体交差するように形成された複数の第２の配線と、
前記複数の第１の配線と前記複数の第２の配線との立体交差点に対応して設けられ、前記第１の配線と前記第２の配線との間に介在し、前記第１の配線及び前記第２の配線間に印加される電圧の極性に基づいて可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する複数の抵抗変化素子を具備するメモリセルアレイと、
前記複数の第１の配線に所定の電圧を印加するトランジスタを具備する第１の駆動回路と、前記複数の第２の配線に所定の電圧を印加するトランジスタを具備する第２の駆動回路とを具備し、前記第１の駆動回路及び前記第２の駆動回路によって前記メモリセルアレイから少なくとも一つの抵抗変化素子を選択する選択回路と、
前記第１の駆動回路及び前記第２の駆動回路が具備する前記トランジスタが形成された前記基板にバイアス電圧を印加する基板バイアス回路と、
前記選択回路で選択された抵抗変化素子に対して書き込み用の電気信号を与える書き込み回路とを備え、
前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタは、前記基板内の第１導電型の領域内に形成され、前記第１導電型と逆極性の第２導電型の第１の拡散領域と、ゲートと、前記第２導電型の第２の拡散領域とを具備し、
前記基板バイアス回路は、前記選択回路で選択された前記抵抗変化素子に対して前記書き込み回路によって書き込み用の電気的信号が与えられるときに、前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタのうちの少なくとも一方について、当該トランジスタが形成された前記基板内の第１導電型の領域に、前記第１の拡散領域及び前記第２の拡散領域に対して順方向となるように、バイアス電圧を印加する
不揮発性記憶装置。
【請求項２】
前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子の抵抗値が、当該抵抗変化素子が製造されてから未だ電圧パルスが印加されていないときの抵抗値である初期抵抗値である場合に、前記バイアス電圧を印加する
請求項１に記載の不揮発性記憶装置。
【請求項３】
前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子の抵抗状態を低抵抗状態から高抵抗状態へ変化させる場合に、前記バイアス電圧を印加する
請求項１または請求項２に記載の不揮発性記憶装置。
【請求項４】
前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子の抵抗状態を変化させる書き込みに失敗した後であって、当該抵抗変化素子に対して追加書き込みを行う場合に、前記バイアス電圧を印加する
請求項１乃至請求項３の何れかに記載の不揮発性記憶装置。
【請求項５】
前記基板バイアス回路は、前記選択回路で選択された抵抗変化素子に対する書き込みの回数が所定の回数に達した場合に、前記バイアス電圧を印加する
請求項１乃至請求項４の何れかに記載の不揮発性記憶装置。
【請求項６】
前記基板内の第１導電型の領域は、前記基板に形成された第１導電型のウェルであり、
前記基板バイアス回路は、前記ウェルに対して前記バイアス電圧を印加する
請求項１乃至請求項５の何れかに記載の不揮発性記憶装置。
【請求項７】
前記抵抗変化素子は、前記第１の配線及び前記第２の配線間に与えられる電圧の極性に基づいて可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する金属酸化物を含んでいる
請求項１乃至請求項６の何れかに記載の不揮発性記憶装置。
【請求項８】
前記複数の第２の配線は、前記基板の主面に平行な面内においてＸ方向に延び、前記基板の主面に垂直なＺ方向において複数の層に形成された複数のビット線であり、
前記複数の第１の配線は、前記基板の主面に平行な面内において前記Ｘ方向と直交するＹ方向に延び、前記ビット線間の各層に形成された複数のワード線であり、
前記複数のビット線と前記複数のワード線との各交点位置に、それぞれ、当該ビット線と当該ワード線とに挟まれて前記抵抗変化素子が形成され、
前記Ｚ方向に揃ったビット線群毎に構成された、ワード線が共通の複数の基本アレイ面が、前記Ｙ方向に並んで配置され、
前記各基本アレイ面では、偶数層のビット線が共通に接続されており、かつ、奇数層のビット線が共通に接続されており、
前記不揮発性記憶装置は、さらに、
グローバルビット線と、
前記各基本アレイ面毎に設けられた第１および第２の選択スイッチ素子とを備え、
前記第１の選択スイッチ素子は、当該基本アレイ面に係るグローバルビット線と、当該基本アレイ面において共通に接続された偶数層のビット線との電気的な接続及び非接続を、偶数層選択信号に従って切替制御するものであり、
前記第２の選択スイッチ素子は、当該基本アレイ面に係るグローバルビット線と、当該基本アレイ面において共通に接続された奇数層のビット線との電気的な接続及び非接続を、奇数層選択信号に従って切替制御するものであり、
前記基板バイアス回路は、さらに、選択された前記基本アレイ面の共通に接続された偶数層または奇数層のビット線に対して書き込み用の電気的信号が与えられるときに、前記第１の選択トランジスタ及び前記第２の選択トランジスタが形成された基板にバイアス電圧を印加する
請求項１乃至請求項６の何れかに記載の不揮発性記憶装置。
【請求項９】
不揮発性記憶装置が備える抵抗変化素子への書き込み方法であって、
基板上に複数の第１の配線と複数の第２の配線との立体交差点に対応して設けられ、前記第１の配線と前記第２の配線との間に介在し、前記第１の配線及び前記第２の配線を介して与えられる電圧の極性に基づいて可逆的に抵抗状態が低抵抗状態と高抵抗状態との間で変化する複数の抵抗変化素子を具備するメモリセルアレイから、前記複数の第１の配線に所定の電圧を印加するトランジスタを具備する第１の駆動回路と、前記複数の第２の配線に所定の電圧を印加するトランジスタを具備する第２の駆動回路とを用いて、少なくとも一つの抵抗変化素子を選択する選択ステップと、
前記第１の駆動回路及び前記第２の駆動回路が具備する前記トランジスタが形成された前記基板にバイアス電圧を印加する基板バイアスステップと、
前記選択ステップで選択された抵抗変化素子に対して書き込み用の電気信号を与える書き込みステップとを含み、
前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタは、前記基板内の第１導電型の領域内に形成され、前記第１導電型と逆極性の第２導電型の第１の拡散領域と、ゲートと、前記第２導電型の第２の拡散領域とを具備し、
前記基板バイアスステップでは、前記選択ステップで選択された前記抵抗変化素子に対して前記書き込みステップによって書き込み用の電気的信号が与えられるときに、前記第１の駆動回路及び前記第２の駆動回路が具備するトランジスタのうちの少なくとも一方について、当該トランジスタが形成された前記基板内の第１導電型の領域に、前記第１の拡散領域及び前記第２の拡散領域に対して順方向となるように、バイアス電圧を印加する
書き込み方法。
【請求項１０】
前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子の抵抗値が、当該抵抗変化素子が製造されてから未だ電圧パルスが印加されていないときの抵抗値である初期抵抗値である場合に、前記バイアス電圧を印加する
請求項９に記載の書き込み方法。
【請求項１１】
前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子の抵抗状態を低抵抗状態から高抵抗状態へ変化させる場合に、前記バイアス電圧を印加する
請求項９または請求項１０に記載の書き込み方法。
【請求項１２】
前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子の抵抗状態を変化させる書き込みに失敗した後であって、当該抵抗変化素子に対して追加書き込みを行う場合に、前記バイアス電圧を印加する
請求項９乃至請求項１１の何れかに記載の書き込み方法。
【請求項１３】
前記基板バイアスステップでは、前記選択ステップで選択された抵抗変化素子に対する書き込みの回数が所定の回数に達した場合に、前記バイアス電圧を印加する
請求項９乃至請求項１２の何れかに記載の書き込み方法。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2010070895.tif 000029
【図２】
2010070895.tif 000030
【図３】
2010070895.tif 000031
【図４】
2010070895.tif 000032
【図５】
2010070895.tif 000033
【図６】
2010070895.tif 000034
【図７】
2010070895.tif 000035
【図８】
2010070895.tif 000036
【図９】
2010070895.tif 000037
【図１０】
2010070895.tif 000038
【図１１】
2010070895.tif 000039
【図１２】
2010070895.tif 000040
【図１３】
2010070895.tif 000041
【図１４】
2010070895.tif 000042
【図１５】
2010070895.tif 000043
【図１６】
2010070895.tif 000044
【図１７】
2010070895.tif 000045
【図１８】
2010070895.tif 000046
【図１９】
2010070895.tif 000047
【図２０】
2010070895.tif 000048
【図２１】
2010070895.tif 000049
【図２２】
2010070895.tif 000050
【図２３】
2010070895.tif 000051
【図２４】
2010070895.tif 000052
【図２５】
2010070895.tif 000053
【図２６】
2010070895.tif 000054
【国際調査報告】
2010070895.tif 000055
2010070895.tif 000056
2010070895.tif 000057
2010070895.tif 000058