【事件の表示】
　特許第２９９５９０１号「半導体素子及びこれを用いた圧電発振器」の請求項１ないし４に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２９９５９０１号の請求項１ないし４に係る特許を取り消す。
【理　由】
１．手続の経緯
　本件特許第２９９５９０１号の請求項１乃至４に係る発明は、平成３年５月１３日に特許出願され、平成１１年１０月２９日にその設定登録がなされ、その後、武内良徳及び池田英治より特許異議の申立てがなされ、平成１２年８月３１日付けで取消理由通知がなされ、その指定期間内である平成１２年１１月９日に訂正請求がなされ、ついで再度平成１２年１２月２２日付けで取消理由通知がなされ、その指定期間内である平成１３年３月１２日に訂正請求がなされ、この訂正請求に対して平成１３年５月１０日付けで訂正拒絶理由通知がなされ、その指定期間内である平成１３年７月４日に訂正請求書の補正がなされたものである。
　　　　
２．訂正の適否についての判断
　（１）訂正請求に対する補正の適否について
　平成１２年１１月９日の訂正請求書は取下げられ、平成１３年３月１２日の訂正請求書に対する平成１３年７月４日の補正の内容は、訂正明細書の特許請求の範囲に請求項５を追加するとともに訂正明細書の段落【００１１】に請求項５に対応する記載を追加しようとする訂正請求事項について、かかる訂正請求事項を削除する補正を行うものであるところ、これらの補正は訂正事項の削除に該当し、訂正請求書の要旨を変更するものではないから、この補正を認める。
　　　
　（２）訂正請求の内容
　平成１３年３月１２日の訂正請求書に対する補正が認められるから、この補正を踏まえると、その訂正請求の内容は、以下のものである。
　i．訂正事項ａ
　特許明細書の特許請求の範囲の請求項１の記載を、
　「分周の初段となるフリップフロップが切り替えられることにより発振回路の出力を分周する複数の分周回路を構成可能で、且つリセット端子を有する複数のフリップフロップと、選択された分周条件に応じて分周の初段となるフリップフロップを切り替えるとともに最終段のフリップフロップから出力信号を取り出す一方、初段より前段のフリップフロップのリセット端子にリセット信号を供給してそれらの動作を停止させることにより、複数の前記分周回路の出力信号のいずれかを選択して出力する分周選択回路と、前記分周選択回路の出力信号を外部へ出力する増幅回路とを備えることを特徴とする半導体素子。」と訂正する。
　ii．訂正事項ｂ
　段落番号【０００８】の記載を、
　「【課題を解決するための手段】本発明の半導体素子は、分周の初段となるフリップフロップが切り替えられることにより発振回路の出力を分周する複数の分周回路を構成可能で、且つリセット端子を有する複数のフリップフロップと、選択された分周条件に応じて分周の初段となるフリップフロップを切り替えるとともに最終段のフリップフロップから出力信号を取り出す一方、初段より前段のフリップフロップのリセット端子にリセット信号を供給してそれらの動作を停止させることにより、複数の前記分周回路の出力信号のいずれかを選択して出力する分周選択回路と、前記分周選択回路の出力信号を外部へ出力する増幅回路とを備えることを特徴とする。」と訂正する。
　　　　　
　（３）訂正の目的の適否、新規事項の有無及び拡張変更の存否
　訂正事項ａは、特許請求の範囲の減縮を目的とするものであり、また、訂正事項ｂは、前記特許請求の範囲の減縮に伴って、減縮された特許請求の範囲の記載と発明の詳細な説明の記載とを整合させるため、課題を解決するための手段を訂正する、明りょうでない記載の釈明を目的とするものであり、そして、これらの訂正事項ａ、ｂは、特許明細書に記載された事項の範囲内において訂正するものであるから新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し又は変更するものでもない。
　　　
　（４）むすび
　したがって、上記訂正は特許法第１２０条の４第３項で準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書き及び第２項の規定に適合するので、当該訂正を認める。
　　　
３．特許異議申立てについての判断
　（１）本件発明
　本件請求項１乃至４に係る発明は、その訂正及び補正が認められた訂正明細書及び図面の記載からみて、その特許請求の範囲の請求項１乃至４に記載された、以下の事項により特定されるものである。
　【請求項１】　分周の初段となるフリップフロップが切り替えられることにより発振回路の出力を分周する複数の分周回路を構成可能で、且つリセット端子を有する複数のフリップフロップと、選択された分周条件に応じて分周の初段となるフリップフロップを切り替えるとともに最終段のフリップフロップから出力信号を取り出す一方、初段より前段のフリップフロップのリセット端子にリセット信号を供給してそれらの動作を停止させることにより、複数の前記分周回路の出力信号のいずれかを選択して出力する分周選択回路と、前記分周選択回路の出力信号を外部へ出力する増幅回路とを備えることを特徴とする半導体素子。
　【請求項２】　前記分周選択回路の分周条件を選択する分周制御端子のパッドが、電源ラインに接続されるパッドに隣接していることを特徴とする請求項１記載の半導体素子。
　【請求項３】　請求項２記載の半導体素子を用い、パッケージ内で前記分周制御端子と電源ライン用リード端子とを選択的に電気的に接続したことを特徴とする圧電発振器。
　【請求項４】　請求項１記載の半導体素子を用い、パッケージの外部に、前記分周選択回路の分周条件を選択する分周制御端子と電気的に接続されたリード端子を設けたことを特徴とする圧電発振器。
　　　
　（２）取消理由の概要 
　当審が平成１２年１２月２２日付けで通知した取消理由は、本件請求項１乃至４に係る発明の特許は、刊行物である下記の第１、２、３引用例（異議申立人．池田英治の異議申立に係る甲第１、２、３号証）、第４引用例（異議申立人．武内良徳の異議申立に係る甲第４号証）、及び第５、６、７、８引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条２項の規定に違反してなされたものであるから、取り消されるべきというものである。
　第１引用例．　特開昭６３−１２１３０３号公報
　第２引用例．　特開昭６３−１８７２１号公報
　第３引用例．　特開昭５９−２０８９４５号公報
　第４引用例．　キンセキ株式会社　１９８９年１０月発行　
　　　　　　　　ＣＭＯＳ水晶発振器ＥＸＯシリーズ（EXO-2,EXO-3）カタログ
　第５引用例．　特開昭５４−８７０５５号公報
　第６引用例．　特開昭５１−１１７５５８号公報
　第７引用例．　特開昭６１−６５５２７号公報
　第８引用例．　実願平１−６３１９３号（実開平３−３８５１号）
　　　　　　　　のマイクロフィルム
　　　
　（３）本件請求項１の発明について
　i．第７引用例に記載の発明
　第７引用例〔特開昭６１−６５５２７号公報〕には、以下の記載が認められる。
　「クロック入力端子からのクロックを所定分周比で分周するバイナリカウンタと、このバイナリカウンタの最終段出力を制御信号によってオンオフする第１のトランスファゲートと、この第１のトランスファゲートと出力端同士が共通接続され前記クロックを前記制御信号の反転信号によってオンオフする第２のトランスファゲートとをもつカウンタ回路の前記分周比の互いに異なったものを、前記各トランスファゲートの出力端が前記クロック入力端となるように複数個縦続接続して構成され、前記制御信号のうちの１個を選択して可変分周出力を得る可変バイナリカウンタにおいて、前記各バイナリカウンタのクロック入力端子に選択された１個の前記制御信号あるいはその反転信号によってクロック入力が制御されるゲート回路をそれぞれ付加したことを特徴とする可変バイナリカウンタ」（第７引用例第１頁左下欄第７行〜右下欄第３行）、
　「第３図は従来の可変バイナリカウンタの一例の回路図で、ｍ＝３の場合を示している。………。図において、ＦＦ１〜ＦＦ１５まではＤ型フリップフロップ（以降Ｄ−ＦＦと略す），ＴＧ１Ａ〜ＴＧ４Ａ，ＴＧ１Ｂ〜ＴＧ４Ｂは径路を切り換えるトランスファゲートである。（ＴＧ１Ａ，ＴＧ１Ｂ），（ＴＧ２Ａ，ＴＧ２Ｂ）・・・はそれぞれ対になっており、各対のゲートには互いに反転された信号が入る。クロック入力端子１にクロックが入力された場合ＦＦ１は１／２分周が行われるが制御信号によりＴＧ１Ａがオンに、ＴＧ１Ｂがオフになった場合クロックＴＧ１Ａを通りＦＦ２の端子にそのまま送られることになる。」（同第２頁左上欄第５行〜右上欄第１１行）、
　「本発明の目的は、このような欠点を除き、外部からの制御信号により１／２から１／２ｍまでの任意の分周数が得られ、かつ使用しない分周回路へのクロックを遮断することにより、不要な電力を消耗しないようにした可変バイナリカウンタを提供することにある。」（同第２頁右下欄第２〜７行）、
　「第１図は本発明の一実施例の回路図である。本実施例は、従来の構成（第３図）に対して、各分周比を決めるフリップフロップのクロック入力端にＡＮＤゲート　ＡＮＤ１，ＡＮＤ２・・・ＡＮＤ４が付加されたものである。これらＡＮＤ１，ＡＮＤ２・・・ＡＮＤ４はクロック入力を遮断するためのものであり、………。また、Ａ＝０であればＡＮＤ１の出力は０になり入力１からのクロックはＴＧ１Ａを通過するだけである。さらに、Ｂ，Ｃ，Ｄが各々０でもＡＮＤ２，ＡＮＤ３，ＡＮＤ４の出力は０となるので、ＦＦが動作せず、不要な電力を消費しなくてすむ。」（同第３頁右上欄第６行〜左下欄第３行）。
　　　　
　これらの記載及び図面第１〜３図によれば、第７引用例には、以下の発明が記載されているものと認められる。
　「分周の初段となるフリップフロップが切り替えられることによりクロックの出力を分周する複数のバイナリカウンタを構成可能で、且つアンドゲートとトランスファゲートの組合せを有する複数のフリップフロップと、選択された分周条件に応じて分周の初段となるフリップフロップを切り替えるとともに、初段より前段のフリップフロップのアンドゲートとトランスファゲートの組合せに制御信号を供給してそれらの動作を停止させることにより、複数の前記バイナリカウンタの出力信号のいずれかを選択して出力する分周選択回路と、最終段のフリップフロップから出力信号を外部へ出力する出力端子とを備える可変バイナリカウンタ。」（以下、引用発明という。）
　　　　
　ii．本件請求項１の発明と引用発明との対比
　本件請求項１の発明と引用発明とを対比すると、引用発明における、「クロック」、「バイナリカウンタ」、「可変バイナリカウンタ」は、それぞれ、本件請求項１の発明における、「発振回路」、「分周回路」、「半導体素子」に相当するから、両者は、いずれも複数の分周回路の動作／停止を制御することにより複数の分周出力を選択的に出力できる半導体素子であって、以下の点でそれぞれ、一致ならびに相違するものと認められる。
　　　
　一致点．「分周の初段となるフリップフロップが切り替えられることにより発振回路の出力を分周する複数の分周回路を構成可能な複数のフリップフロップと、選択された分周条件に応じて分周の初段となるフリップフロップを切り替えるとともに、初段より前段のフリップフロップの動作を停止させることにより、複数の前記分周回路の出力信号のいずれかを選択して出力する分周選択回路と、前記分周選択回路の出力信号を外部へ出力する半導体素子。」
　相違点Ａ．本件請求項１の発明では、フリップフロップがリセット端子を有し、初段より前段のフリップフロップのリセット端子にリセット信号を供給してそれらのフリップフロップの動作を停止させる分周選択回路の構成を備えているのに対して、引用発明では、フリップフロップがアンドゲートとトランスファゲートの組合せを有し、初段より前段のフリップフロップのアンドゲートとトランスファゲートの組合せに制御信号を供給してそれらのフリップフロップの動作を停止させる分周選択回路の構成である点。
　相違点Ｂ．本件請求項１の発明では、分周選択回路の出力信号を外部へ出力する増幅回路の構成を備えているのに対して、引用発明では、前記構成を備えていない点。
　　　　
　iii．相違点の検討判断
　相違点Ａについては、可変分周回路の技術分野において、フリップフロップのリセット端子にリセット信号を供給してクロック入力に関係なくフリップフロップの動作を停止状態に維持させる技術は周知（例えば、実願昭５５−５４１２９号（実開昭５６−１５５５３９号）のマイクロフィルム）であるから、フリップフロップの動作を停止させる分周選択回路の構成として、引用発明におけるフリップフロップがアンドゲートとトランスファゲートの組合せを有するものに代えて、リセット信号を利用する前記周知技術を採用して、相違点Ａにかかる本件発明の構成のようにすることは、当業者が容易に想到できるものと認められる。
　相違点Ｂについては、第１引用例〔特開昭６３−１２１３０３号公報〕に、複数の分周回路を備えてその分周出力を選択的に出力できる半導体素子において、最終段の分周回路からの出力信号を外部へ出力する「出力回路５」として、プリドライバー１３，１４及び出力ドライバー１５，１６からなる「増幅回路」を用いる構成が示されており、このように分周回路からの出力信号を外部へ出力する増幅回路を備えることは、周知の形態というべきであるから、引用発明に第１引用例に記載の如き周知技術を採用して、本件請求項１の発明のように構成することは、当業者が必要に応じて容易に想到できるものと認められる。
　　　
　iv．よって、本件請求項１の発明は、刊行物である甲第１号証に記載された発明（引用発明）に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　　　
　（４）本件請求項２の発明について
　i．本件請求項２の発明と引用発明との対比
　本件請求項２の発明と引用発明とを対比すると、前記相違点Ａ、Ｂ及び以下の相違点Ｃを除いて、両者はその余の点で一致するものと認められる。
　　
　相違点Ｃ．本件請求項２の発明では、分周選択回路の分周条件を選択する分周制御端子のパッドが、電源ラインに接続されるパッドに隣接している構成を備えているのに対して、引用発明では、前記構成を備えていない点。
　　　　
　ii．相違点Ａ乃至Ｃの検討判断
　まず、相違点Ａ、Ｂについては、前記（３）iiiに検討判断したとおりである。
　ついで、相違点Ｃについては、半導体分野において相互に配線する必要がある端子同士を隣接して配置することは常套手段であって、分周選択回路の分周条件を選択する分周制御端子のパッドとそれと関係する電源ラインに接続される端子又はパッドとを隣接して配置することも周知技術（例えば、前記第６引用例〔特開昭５１−１１７５５８号公報〕）である。
　そうすると、引用発明に前記各周知技術を採用して、本件請求項２の発明のように構成することは、当業者が必要に応じて容易に想到できるものと認められる。
　　　   
　iii．よって、本件請求項２の発明は、刊行物である甲第１号証に記載された発明（引用発明）に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　　　　
　（５）本件請求項３の発明について
　i．本件請求項３の発明と引用発明との対比
　本件請求項３の発明と引用発明とを対比すると、前記相違点Ａ乃至Ｃ及び以下の相違点Ｄを除いて、両者はその余の点で一致するものと認められる。
　　
　相違点Ｄ．本件請求項３の発明では、パッケージ内で分周制御端子と電源ライン用リード端子とを選択的に電気的に接続した圧電発振器の構成を備えているのに対して、引用発明では、前記構成を備えていない点。
　　　　
　ii．相違点Ａ乃至Ｄの検討判断
　まず、相違点Ａ乃至Ｃについては、前記（４）iiに検討判断したとおりである。
　ついで、相違点Ｄについては、パッケージ内で前記分周制御端子と電源ライン用リード端子とを選択的に電気的に接続した圧電発振器の構成は周知技術（例えば、前記第６引用例〔特開昭５１−１１７５５８号公報〕）である。
　そうすると、引用発明に前記各周知技術を採用して、本件請求項３の発明のように構成することは、当業者が必要に応じて容易に想到できるものと認められる。
　　　
　iii．よって、本件請求項３の発明は、刊行物である甲第１号証に記載された発明（引用発明）に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　　　
　（６）本件請求項４の発明について
　i．本件請求項４の発明と引用発明との対比
　本件請求項４の発明と引用発明とを対比すると、前記相違点Ａ、Ｂ及び以下の相違点Ｅを除いて、両者はその余の点で一致するものと認められる。
　　
　相違点Ｅ．本件請求項４の発明では、パッケージの外部に分周選択回路の分周条件を選択する分周制御端子と電気的に接続されたリード端子を設けた圧電発振器の構成を備えているのに対して、引用発明では、前記構成を備えていない点。
　　　　
　ii．相違点相違点Ａ、Ｂ及びＥの検討判断
　まず、相違点Ａ、Ｂについては、前記（３）iiiに検討判断したとおりである。
　ついで、相違点Ｅについては、パッケージの外部に分周選択回路の分周条件を選択する分周制御端子と電気的に接続されたリード端子を設けた圧電発振器の構成は周知技術（例えば、前記第４引用例〔キンセキ株式会社　ＣＭＯＳ水晶発振器ＥＸＯシリーズカタログ〕、前記第５引用例〔特開昭５４−８７０５５号公報〕）である。
　そうすると、引用発明に前記各周知技術を採用して、本件請求項４の発明のように構成することは、当業者が必要に応じて容易に想到できるものと認められる。
　　　　
　iii．よって、本件請求項４の発明は、刊行物である甲第１号証に記載された発明（引用発明）に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　　　　
　（７）むすび
　以上のとおりであるから、本件請求項１乃至４に係る発明についての特許は、拒絶の査定をしなければならない特許出願に対してされたものと認める。
　よって、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第２項の規定により、結論のとおり決定する。
【異議決定日】
平成１３年７月２５日（２００１．７．２５）
【訂正の要旨】
　訂正の要旨
　ｉ．訂正事項ａ
　特許明細書の特許請求の範囲の請求項１を、特許請求の範囲の減縮を目的として、
　「分周の初段となるフリップフロップが切り替えられることにより発振回路の出力を分周する複数の分周回路を構成可能で、且つリセット端子を有する複数のフリップフロップと、選択された分周条件に応じて分周の初段となるフリップフロップを切り替えるとともに最終段のフリップフロップから出力信号を取り出す一方、初段より前段のフリップフロップのリセット端子にリセット信号を供給してそれらの動作を停止させることにより、複数の前記分周回路の出力信号のいずれかを選択して出力する分周選択回路と、前記分周選択回路の出力信号を外部へ出力する増幅回路とを備えることを特徴とする半導体素子。」と訂正する。
　ｉｉ．訂正事項ｂ
　段落番号【０００８】の記載を、明りょうでない記載の釈明を目的として、
　「【課題を解決するための手段】本発明の半導体素子は、分周の初段となるフリップフロップが切り替えられることにより発振回路の出力を分周する複数の分周回路を構成可能で、且つリセット端子を有する複数のフリップフロップと、選択された分周条件に応じて分周の初段となるフリップフロップを切り替えるとともに最終段のフリップフロップから出力信号を取り出す一方、初段より前段のフリップフロップのリセット端子にリセット信号を供給してそれらの動作を停止させることにより、複数の前記分周回路の出力信号のいずれかを選択して出力する分周選択回路と、前記分周選択回路の出力信号を外部へ出力する増幅回路とを備えることを特徴とする。」と訂正する。
（５４）【発明の名称】
半導体素子及びこれを用いた圧電発振器
（５７）【特許請求の範囲】
　【請求項１】分周の初段となるフリップフロップが切り替えられることにより発振回路の出力を分周する複数の分周回路を構成可能
で、且つリセット端子を有する
　選択された分周条件に応じて分周の初段となるフリップフロップを切り替えるとともに最終段のフリップフロップから出力信号を取り出す一方、初段より前段のフリップフロップの
リセット端子にリセット信号を供給してそれらの
前記分周選択回路の出力信号を外部へ出力する増幅回路とを備えることを特徴とする半導体素子。
　【請求項２】前記分周選択回路の分周条件を選択する分周制御端子のパッドが、電源ラインに接続されるパッドに隣接していることを特徴とする請求項１記載の半導体素子。
　【請求項３】　請求項２記載の半導体素子を用い、パッケージ内で前記分周制御端子と電源ライン用リード端子とを選択的に電気的に接続したことを特徴とする圧電発振器。
　【請求項４】　請求項１記載の半導体素子を用い、パッケージの外部に、前記分周選択回路の分周条件を選択する分周制御端子と電気的に接続されたリード端子を設けたことを特徴とする圧電発振器。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】本発明は、複数の分周出力を有する圧電発振器用の半導体素子の構成、及び、前記圧電発振器に関する。
　【０００２】
　【従来の技術】
　従来の半導体素子及び圧電発振器を図面を用いて説明する。
　【０００３】
　図５は従来の圧電発振器の内部回路ブロック図であり、半導体素子（点線内）は圧電振動子１７５を発振させる発振回路１５１、周波数を分周する分周回路１５２、後に接続する他のＩＣの接続の際の信号電圧が低下して動作不良が生じるのを防ぐための増幅回路１５３〜１５６で構成されており、前記発振回路１５１のゲート１６０及びドレイン１６１間に圧電振動子１７５を電気的接続し、前記発振回路１５１の出力は前記増幅回路１５３及び前記分周回路１５２にそれぞれ入力される。前記分周回路１５２は１／２分周、１／４分周、１／８分周のそれぞれ出力を有しており、前記分周回路１５２のそれぞれの出力は前記各増幅回路１５３〜１５６にそれぞれ入力される。前記増幅回路１５３〜１５６のそれぞれの出力はそれぞれ電極パッド１６２〜１６５と電気的接続されており、前記電極パッド１６２〜１６５の中の一つを圧電発振器の出力端子へ電気的に接続する。
　【０００４】
　また、他の従来例としては、半導体素子の増幅回路を一つにするために、半導体素子の製造時にパターンを選定して前記半導体素子内の配線で分周を固定し各分周比の半導体素子を個別に作製し、圧電発振器に搭載していた。
　【０００５】
　【発明が解決しようとする課題】
　しかし、従来の技術では、半導体素子内のそれぞれの増幅回路まで、各分周比の信号が増幅されて出力されているため、前記出力部間で干渉し合い、圧電発振器の出力波形が歪み、前記圧電発振器の出力を入力するＩＣ等が誤動作するという不具合点を有していた。
　【０００６】
　また、出力部間の干渉を抑制させる為に出力部を一つにするには、各分周比の半導体素子を個別に作製しなければならないため、コスト高になる及び品物の管理が大変になるという問題点を有していた。
　【０００７】
　そこで、本発明は、圧電発振器の出力波形の歪みを抑制し、しかも、一種類の半導体素子を用い、各分周出力が選択的に出力できる半導体素子及び圧電発振器を提供することを目的とする。
　【０００８】
　【課題を解決するための手段】
　本発明の半導体素子は、分周の初段となるフリップフロップが切り替えられることにより発振回路の出力を分周する複数の分周回路を構成可能
で、且つリセット端子を有する
リセット端子にリセット信号を供給してそれらの
　【０００９】
　この場合、分周選択回路の分周条件を選択する分周制御端子のパッドが、電源ラインに接続されるパッドに隣接していることが望ましい。
　【００１０】
　また、本発明の圧電発振器は、請求項２記載の半導体素子を用い、パッケージ内で分周制御端子と電源ライン用リード端子とを選択的に電気的に接続したことを特徴とする。
　【００１１】
　また、本発明の圧電発振器は、請求項１記載の半導体素子を用い、パッケージの外部に、分周選択回路の分周条件を選択する分周制御端子と電気的に接続されたリード端子を設けたことを特徴とする。
　【００１２】
　【実施例】
　本発明の半導体素子及び圧電発振器を図面を用いて詳細に説明する。図１は、本発明の半導体素子及び圧電発振器の一比較例を示す内部回路ブロック図であり、半導体素子（点線内）は発振回路１、複数段を有する分周回路２、一つの増幅回路３、分周選択回路７で構成されており、前記発振回路１のゲート１０とドレイン１１間に圧電振動子１５を電気的接続し、前記発振回路１の出力は前記分周回路２、及び前記分周選択回路７へそれぞれ入力される。前記分周回路２は１／２分周、１／４分周、１／８分周の出力を有しており、それらの分周出力は、前記分周選択回路７へ入力される。前記分周選択回路７は前記半導体素子の外部より分周制御端子８，９へ入力する信号により、前記分周選択回路７に入力される１／１，１／２，１／４，１／８のそれぞれの分周出力のうちある分周比の出力を選択し、前記増幅回路３へ入力する。よって前記分周選択回路７の分周制御端子８，９への入力信号により、圧電発振器の出力を１／１，１／２，１／４，１／８のいずれかに選択することができる。
　【００１３】
　尚、前記分周回路２及び前記分周選択回路７の一比較例を示す論理回路を図３に示す。発振回路の出力は第一のフリップフロップ回路３０へ入力され、前記第一のフリップフロップ回路３０の出力（１／２分周）は第二のフリップフロップ回路３１へ入力され、前記第二のフリップフロップ回路３１の出力（１／４分周）は第三のフリップフロップ回路３２へ入力される。前記フリップフロップ回路３０〜３２のそれぞれの出力及び前記発振回路の出力はそれぞれアンド回路３３〜３６へ入力され、プルアップ抵抗３７，３８をそれぞれ有する分周制御端子８，９への入力信号により、希望する分周出力を出力し、出力部へ入力される。
　【００１４】
　図２は、圧電発振器の樹脂パッケージの実施例を示す平面図であり、ダイパット２５に半導体素子２３を固着し、所定のリード端子１６〜２１に金属細線（本例ではＡｕワイヤー２２）によるワイヤーボンディング接続等により、電気的接続を行う。この時、適切な分周比を選定するために前記半導体素子２３内の分周選択回路の２つ以上の（本例では２つ）分周制御端子８，９を、選択的にＧＮＤ用リード端子１８とボンディング接続（図中点線で示す）する。この接続は図１におけるスイッチ１３，１４に相当するものである。尚、前記分周制御端子８，９をＧＮＤ用パッド２６を隣接した位置に設置すると、前記ＧＮＤ用リード端子１８の引きまわしを行う必要がなくなり、水晶発振器（圧電発振器）の小型化が可能となる。
　【００１５】
　圧電振動子１５は所定の二本のリード端子２０，２１に溶接等により電気的接続し、前記半導体素子２３、前記Ａｕワイヤー２２、前記圧電振動子１５及び前記リード端子１６〜２１の一部を残し、モールド剤等の樹脂２４により、トランスファーモールド成形する。よって、前記半導体素子２３内の分周選択回路の選択処理部を、樹脂パッケージ内に収めることにより、圧電発振器のピン数を増加させる必要がなくなる。以上の構成により増幅回路には１つの分周出力しか入力されないので、従来のような増幅された分周出力が干渉することがなくなる。
　【００１６】
　尚、本実施例において、半導体素子内の分周選択回路の分周制御端子はＧＮＤ用リード端子と選択的に電気的接続（ＬＯＷアクティブ）されたが、前記分周制御端子をＶＤＤ用リード端子と選択的に電気的接続（Ｈｉｇｈアクティブ、半導体素子内の分周制御端子はプルダウン抵抗を有している）してもよい。この時、前記入力パッドの位置は、ＶＤＤ用パッドの位置と隣接していると、前記ＶＤＤ用リード端子のひきまわしを行う必要がなくなり、水晶発振器（圧電発振器）の小型化が可能となる。
　【００１７】
　上記比較例においては、増幅回路には１つの分周出力しか入力されないが、半導体素子内で分周選択回路に入るまでの分周出力がそれぞれ出力されているので、微弱ながら相互干渉が発生する要素が残っている。そこで、更にこの点を改良し、必要な分周段のみ動作させる本願発明の実施例を図４に示す。
　【００１８】
　発振回路の出力はオア回路５５〜５８へそれぞれ入力され、前記オア回路５５〜５８のもう一方の入力ゲートはオア回路５９〜６２のそれぞれの出力と電気的に接続されている。分周制御端子４８，４９は、プルアップ抵抗６３，６４をそれぞれ有し、前記分周制御端子４８，４９への入力信号により、前記オア回路５９〜６２のうちあるオア回路の出力のみＬＯＷになり、他のオア回路の出力はＨｉｇｈとなり、前記オア回路５５〜５８のうちあるオア回路のみが発振段の出力を出力する。また、前記分周制御端子４８，４９への入力信号により、不用なフリップフロップ回路５０〜５２へリセット信号（ＬＯＷ）を入力し、前記不用なフリップフロップ回路５０〜５２は動作しなくなる（停止する）。
　【００１９】
　ここで、１／４分周の場合を例に説明する。分周制御端子４８はＬＯＷ、分周制御端子４９はＨｉｇｈを入力すると、オア回路６０の出力はＬＯＷ、オア回路５９，６１，６２はＨｉｇｈとなり、前記オア回路６０の出力と接続されているオア回路５６の出力は発振段の出力を出力し、オア回路５５，５７，５８はＨｉｇｈを出力する。前記分周制御端子４８，４９の入力信号により、フリップフロップ回路５０のリセット端子（図中”Ｒ”と記載）へＬＯＷが入力され、前記フリップフロップ回路５０を動作させない。他のフリップフロップ回路５１，５２のリセット端子へはＨｉｇｈが入力され、前記フリップフロップ回路５１，５２は動作可能とする。前記フリップフロップ回路５０の出力はＨｉｇｈとなり、アンド回路５３へ入力され、前記アンド回路５３のもう一方の入力ゲートは前記オア回路５６の出力、つまり発振回路の出力が入力され、前記フリップフロップ回路５１，５２を介して出力部へ信号が入力される。前記出力部への信号は、前記フリップフロップ回路５１，５２により１／４分周されている。この構成では、必要な分周出力しか半導体素子内に生じないので、図３の比較例の構成より更に、歪みの少ない出力波形を得ることができる。
　【００２０】
　また、以上の実施例において分周選択の処理は、パッケージ内で行っていたが、分周制御端子と電気的接続したリード端子を設け、パッケージの外部より、前記分周制御端子へ信号を入力することにより、１つの圧電発振器で複数の出力周波数を可変することができる。
　【００２１】
　【発明の効果】以上述べたように本発明によれば、分周選択回路によって、選択された分周条件に応じて、複数の前記分周回路の動作／停止を制御することにより、出力波形の歪みを大幅に抑制することができる。また、一種類の半導体素子で、複数の分周出力を選択することが可能であるためコストの低減を図ることができる。
　【００２２】
　また、前記分周制御端子のパッドの位置を電源ラインのパッドを隣接した位置に設置することにより、電源ラインのひきまわしを行う必要がなくなり、小型の圧電発振器を提供できる。この場合、パッケージ内で分周制御端子と電源ライン用リード端子とを選択的に電気的に接続することで、圧電発振器のピン数を増やすことなく分周比を選択することができる。
　【００２３】
　また、パッケージの外部に、分周選択回路の分周条件を選択する分周制御端子と電気的に接続されたリード端子を設けたことにより、圧電発振器が完成した後においても発振周波数を決定することができるようになるため、利便性が向上する。
【図面の簡単な説明】
　【図１】　圧電発振器の一比較例を示す内部回路ブロック図。
　【図２】　圧電発振器の一実施例を示す平面図。
　【図３】　図１の圧電発振器を構成する半導体素子内の分周回路及び分周選択回路の一比較例を示す論理回路図。
　【図４】　本願発明の実施例を示す論理回路図。
　【図５】　従来の圧電発振器を示す内部回路ブロック図。
　【符号の説明】１　発振回路２　分周回路３　増幅回路７　分周選択回路８，９分周制御端子１５　圧電振動子１６〜２１　リード端子２２　Ａｕワイヤー２３　半導体素子２４　樹脂２５　ダイパッド２６　ＧＮＤ用パッド２７　ＶＤＤ用パッド