(57)【要約】  第２ラッチ２４は、第１ラッチ２２の出力データＤｍ１を、第１クロックＣＫ１と同一の周波数を有する第３クロックＣＫ３でラッチする。第３ラッチ２６は、第２ラッチ２４の出力データＤｍ２を、第１クロックＣＫ１および第３クロックＣＫ３のＮ倍（Ｎは自然数）の周波数を有する第２クロックＣＫ２でラッチする。第２クロックＣＫ２と第３クロックＣＫ３は、分周逓倍関係にある。
2010010603.tif 000002
【特許請求の範囲】
【請求項１】
入力データを第１クロックでラッチする第１ラッチと、
前記第１ラッチの出力データを、前記第１クロックと同一の周波数を有する第３クロックでラッチする第２ラッチと、
前記第２ラッチの出力データを、前記第１、第３クロックのＮ倍（Ｎは自然数）の周波数を有する第２クロックでラッチする第３ラッチと、
を備え、
前記第２クロックと前記第３クロックは、分周逓倍関係にあることを特徴とするクロック乗せ換え回路。
【請求項２】
入力データを第１クロックでラッチする第１ラッチと、
前記第１クロックのＮ倍の周波数を有する第２クロックを１／Ｎ分周し、第３クロックを生成する分周回路と、
前記第１ラッチの出力データを、前記第３クロックでラッチする第２ラッチと、
前記第２ラッチの出力データを、前記第２クロックでラッチする第３ラッチと、
を備えることを特徴とするクロック乗せ換え回路。
【請求項３】
前記第１クロックをＮ逓倍（Ｎは自然数）し、前記第２クロックを生成する逓倍回路をさらに備えることを特徴とする請求項２に記載のクロック乗せ換え回路。
【請求項４】
前記第２クロックを分周して得られる前記第３クロックの位相は、前記第２クロックの周期を単位として調節可能であることを特徴とする請求項２または３に記載のクロック乗せ換え回路。
【請求項５】
前記第３クロックのエッジのタイミングと前記第１ラッチの出力データのエッジのタイミングの時間差を、前記第２クロックを利用してカウントするカウンタをさらに備えることを特徴とする請求項４に記載のクロック乗せ換え回路。
【請求項６】
前記第３クロックの位相は、前記カウンタのカウント値が所定の範囲に含まれるように調整されることを特徴とする請求項５に記載のクロック乗せ換え回路。
【請求項７】
前記第３クロックの位相は、
前記第３クロックの位相をスイープさせながら、
各位相において、前記入力データとして所定のパターンを印加するステップと、
パターン印加後の前記カウンタのカウント値を読み出すステップと、
読み出された前記カウント値が前記所定の範囲に含まれるかを判定するステップと、
を繰り返し実行することにより初期化されることを特徴とする請求項６に記載のクロック乗せ換え回路。
【請求項８】
前記第３クロックの位相は、
前記第３クロックの位相を所定の初期値に設定するステップと、
設定された位相において、前記入力データとして所定のパターンを印加するステップと、
パターン印加後の前記カウンタのカウント値を読み出すステップと、
読み出された前記カウント値が、前記所定の範囲の上限値より大きいとき、前記第３クロックの位相を、前記初期値と異なる第１の値に設定し、前記カウント値が前記所定の範囲の下限値より小さいとき、前記第３クロックの位相を、前記初期値と異なる第２の値に設定するステップと、
を実行して初期化されることを特徴とする請求項６に記載のクロック乗せ換え回路。
【請求項９】
第１クロックを生成する発振器と、
前記第１クロックと同期した入力データを受け、前記第２クロックに乗せ換える請求項１から８のいずれかに記載のクロック乗せ換え回路と、
を備えることを特徴とする試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異なるクロックドメイン間でのデータ伝送技術に関する。
【背景技術】
【０００２】
試験対象である半導体デバイス（以下、ＤＵＴと称す）にテストパターンを与え、その動作を検査して良否を判定するために、試験装置が利用される。図１は、試験装置の構成を示すブロック図である。【０００３】
試験装置１００には、ＤＵＴ２００に与えるテストパターンを生成するパターン発生器（ＰＧ）２と、テストパターンをＤＵＴ２００に対して与えるタイミングを規定するタイミング発生器（ＴＧ）４が搭載される。【０００４】
タイミング発生器４は、ロジック回路１２と高精度回路１４の組み合わせで実装されるが、実装密度の向上のため、これらは同一の半導体基板上に集積化される場合が多い。一方、ロジック回路１２は大きなスイッチングノイズを発生するため、高精度回路１４に影響を与え、結果としてタイミング精度の悪化を引き起こす。この影響を抑制するために、ロジック回路１２と高精度回路１４の電源１ａ、１ｂを分割し、またリファレンスクロック（以下、単にクロックと称す）ＬＲＥＦＣＫ、ＨＲＥＦＣＫの分配経路も別としている。【０００５】
ロジック回路１２は、クロックＬＲＥＦＣＫに同期して動作し、クロックＬＲＥＦＣＫに同期したデータを高精度回路１４へと引き渡す。高精度回路１４は微少遅延回路（不図示）を含んでおり、ロジック回路１２からのデータに応じた遅延量を設定し、ユーザが指定したタイミングでＤＵＴ２００にデータを供給する。【０００６】
ロジック回路１２は比較的低速な、たとえば２８６ＭＨｚのクロックＬＲＥＦＣＫで動作するが、高精度回路１４ではこれに加えて、高速な、たとえば２８６ＭＨｚを８逓倍した２．２８ＧＨｚのクロックＨＲＥＦＣＫを使用する。図２は、ロジック回路１２と高精度回路１４の関係を示すブロック図である。ロジック回路１２と高精度回路１４の間にはマルチプレクサ１６が設けられる。Ｎ逓倍（Ｎは自然数）したクロックを利用することで、高精度回路ひとつに対して、複数のロジック回路を並列に接続することができ、ロジック回路１２が本来のクロックＬＲＥＦＣＫのＮ倍の周波数で動作しているのと等価な動作が実現される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
２つのクロックＬＲＥＦＣＫおよびＨＲＥＦＣＫは、同一の発振器から得られるクロックを基準として生成されるため、周期の比は一致することが保証されるが、位相は必ずしも一致しない。またプロセスばらつき等によって２つのクロックの位相関係は変動するところ、クロックが高速化すると位相関係の変動幅がクロックの周期に近づくため、正常な動作が保証されなくなる。したがってロジック回路１２側が出力するデータを、高精度回路１４で正しく受け取るための調整手段が必要となる。【０００８】
従来は、ロジック回路１２と高精度回路１４の間にＦＩＦＯ（First In First Out）回路を設けて対応していたが、高精度回路１４の動作周波数が高くなるに従い、ＦＩＦＯのような複雑で大規模な論理回路を実装することが困難となってきた。またＮ逓倍回路がフリーランクロックで動作する場合、ＦＩＦＯの開始位相を意図的にセットすることができないため、正常な動作状態を確立できなくなる。【０００９】
本発明はこうした課題に鑑みてなされたものであり、その目的のひとつは、異なるクロックドメイン間で、正確にデータ伝送する技術の提供にある。
【課題を解決するための手段】
【００１０】
本発明のある態様は、クロック乗せ換え回路に関する。この回路は、入力データを第１クロックでラッチする第１ラッチと、第１ラッチの出力データを、第１クロックと同一の周波数を有する第３クロックでラッチする第２ラッチと、第２ラッチの出力データを、第１、第３クロックのＮ倍の周波数を有する第２クロックでラッチする第３ラッチと、を備える。第２クロックと第３クロックは、分周逓倍関係にある。【００１１】
「分周・逓倍関係」とは、一方が他方を基準として分周により生成される関係、または一方が他方を基準として逓倍により生成される関係をいう。
この態様によると、入力データは、第１クロックから第３クロック、第３クロックから第２クロックと２段階の受け渡しを経ることになる。第２クロックの位相と第３クロックの位相は、本質的に同期関係が保たれるため、第１クロックと第３クロックそれぞれの位相が所定の関係を満たしさえすれば、確実にクロックを乗せ換えることができる。【００１２】
本発明の別の態様も、クロック乗せ換え回路に関する。この回路は、入力データを第１クロックでラッチする第１ラッチと、第１クロックのＮ倍の周波数を有する第２クロックを１／Ｎ分周し、第３クロックを生成する分周回路と、第１ラッチの出力データを、第３クロックでラッチする第２ラッチと、第２ラッチの出力データを、第２クロックでラッチする第３ラッチと、を備える。
この態様においても、第１クロックと第３クロックが所定の関係を満たしさえすれば、確実なクロック乗せ換えが実現できる。【００１３】
ある態様のクロック乗せ換え回路は、第１クロックをＮ逓倍（Ｎは自然数）し、第２クロックを生成する逓倍回路をさらに備えてもよい。【００１４】
第２クロックを分周して得られる第３クロックの位相は、第２クロックの周期を単位として調節可能であってもよい。この態様によると、第２ラッチのセットアップ条件、ホールド条件を満たすように、第３クロックのタイミングを調節できる。【００１５】
ある態様のクロック乗せ換え回路は、第３クロックのエッジのタイミングと入力データのエッジのタイミングの時間差を、第２クロックを利用してカウントするカウンタをさらに備えてもよい。
この場合、カウンタのカウント値は、入力データに対する第３クロックのタイミングを示す指標となるため、カウント値にもとづいてセットアップ条件、ホールド条件を満たすように第３クロックの位相を最適化できる。【００１６】
第３クロックの位相は、カウンタのカウント値が所定の範囲に含まれるように調整されてもよい。【００１７】
ある態様において、第３クロックの位相は、第３クロックの位相をスイープさせながら、以下のステップを経て初期化されてもよい。
１．  各位相において、入力データとして所定のパターンを印加する。
２．  パターン印加後のカウンタのカウント値を読み出す。
３．  読み出されたカウント値が所定の範囲に含まれるかを判定する。【００１８】
また別の態様において、第３クロックの位相は、以下のステップにより初期化されてもよい。
１．  第３クロックの位相を所定の初期値に設定する。
２．  設定された位相において、入力データとして所定のパターンを印加する。
３．  パターン印加後のカウンタのカウント値を読み出す。
４．  読み出されたカウント値が、所定の範囲の上限値より大きいとき、第３クロックの位相を、所定の第１の値に設定する。カウント値が所定の範囲の下限値より小さいとき、第３クロックの位相を、所定の第２の値に設定する。【００１９】
これらの態様によれば、第３クロックの位相を好適に初期化することができる。【００２０】
本発明のさらに別の態様は試験装置に関する。この試験装置は、第１クロックを生成する発振器と、第１クロックと同期した入力データを受け、第２クロックに乗せ換える上述のいずれかの態様のクロック乗せ換え回路と、を備える。【００２１】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２２】
本発明のある態様によれば、第１クロックと同期したデータを、それと逓倍関係にある第２クロックに正確に乗せ換えることができる。
【図面の簡単な説明】
【００２３】
【図１】試験装置の構成を示すブロック図である。
【図２】ロジック回路と高精度回路の関係を示すブロック図である。
【図３】実施の形態に係るクロック乗せ換え回路を搭載したタイミング発生器の構成を示す回路図である。
【図４】図３のクロック乗せ換え回路の動作を示すタイムチャートである。
【図５】第３クロックＣＫの位相φを制御する位相調節回路の構成を示す回路図である。
【図６】図５の位相調節回路の動作を示すタイムチャートである。
【図７】位相調節回路における位相最適化の第１の手順を示すフローチャートである。
【図８】位相調節回路における位相最適化の第２の手順を示すフローチャートである。
【符号の説明】
【００２４】
１…電源、２…パターン発生器、４…タイミング発生器、８…クロック発生器、１２…ロジック回路、１４…高精度回路、１６…マルチプレクサ、２０…クロック乗せ換え回路、２２…第１ラッチ、２４…第２ラッチ、２６…第３ラッチ、２８…逓倍回路、３０…分周回路、ＣＫ１…第１クロック、ＣＫ２…第２クロック、ＣＫ３…第３クロック、４０…位相調節回路、４２…カウンタ、４４…ＡＮＤゲート、４６…ＡＮＤゲート、１００…試験装置。
【発明を実施するための最良の形態】
【００２５】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。【００２６】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。【００２７】
図３は、実施の形態に係るクロック乗せ換え回路２０を搭載したタイミング発生器４の構成を示す回路図である。タイミング発生器４は、ロジック回路１２、高精度回路１４、クロック乗せ換え回路２０を備え、ひとつの半導体基板上に一体集積化される。図１で説明したように、ロジック回路１２および高精度回路１４は異なる電源電圧Ｖｄｄ１、Ｖｄｄ２を受けて動作する。クロック発生器８はたとえばＰＬＬ回路であり、第１周波数ｆ１の第１クロックＣＫ１を出力する。タイミング発生器４は、ロジック回路１２で利用するクロックと高精度回路１４側で利用するクロックを、それぞれ別のクロック端子Ｐ１、Ｐ２に受ける。第１クロックＣＫ１は分岐され、一方の第１クロックＣＫ１Ｌは、クロック端子Ｐ１を介してロジック回路１２へと供給され、他方の第１クロックＣＫ１Ｈは、クロック端子Ｐ２を介して高精度回路１４へと供給される。【００２８】
ロジック回路１２は、クロック発生器８から出力される第１周波数ｆ１の第１クロックＣＫ１Ｌと同期した入力データＤＩＮを生成する。クロック乗せ換え回路２０は、第１クロックＣＫ１Ｌと同期した入力データＤＩＮを、第１周波数ｆ１のＮ倍の周波数の第２周波数ｆ２を有する第２クロックＣＫ２に乗せ換える。高精度回路１４は、クロック乗せ換え回路２０から出力される出力データＤＯＵＴを受け、第２クロックＣＫ２と同期して動作する。以下、説明の簡潔化のためＮ＝８の場合を説明するが、その値は任意であり特に限定されない。【００２９】
以上がタイミング発生器４の全体構成である。続いて、クロック乗せ換え回路２０の構成を説明する。
クロック乗せ換え回路２０は、第１ラッチ２２、第２ラッチ２４、第３ラッチ２６、逓倍回路２８、分周回路３０を備える。【００３０】
第１ラッチ２２は、入力データＤＩＮを第１クロックＣＫ１Ｌでラッチする。第２ラッチ２４は、第１ラッチ２２の出力データ（第１中間データＤｍ１）を、第１クロックＣＫ１Ｌと同一の周波数を有する第３クロックＣＫ３でラッチする。【００３１】
第３ラッチ２６は、第２ラッチ２４の出力データ（第２中間データＤｍ２）を、第１クロックＣＫ１および第３クロックＣＫ３のＮ倍（Ｎは自然数）の周波数ｆ２を有する第２クロックＣＫ２でラッチする。【００３２】
第２クロックＣＫ２と第３クロックＣＫ３は互いに、分周、逓倍関係にある。たとえば第２クロックＣＫ２が、第３クロックＣＫ３をＮ逓倍して生成されてもよいし、反対に、第３クロックＣＫ３が、第２クロックＣＫ２を１／Ｎ分周して生成されてもよい。本実施の形態では後者の方式が採られている。【００３３】
入力データＤＩＮは、第１クロックＣＫ１Ｌから第３クロックＣＫ３、第３クロックＣＫ３から第２クロックＣＫ２と２段階の受け渡しを経る。分周逓倍関係にある第２クロックＣＫ２と第３クロックＣＫ３は、それぞれの位相が、本質的に同期関係が保たれている。したがって、図３のクロック乗せ換え回路２０によれば、第１クロックＣＫ１Ｌと第３クロックＣＫ３の位相差が所定の関係を満たしさえすれば、第２ラッチ２４以降は同期動作するため、確実にクロックを乗せ換えることができる。【００３４】
続いて、図３における各クロックの関係を説明する。
分周回路３０は、第１クロックＣＫ１のＮ倍の第２周波数ｆ２を有する第２クロックＣＫ２を１／Ｎ分周し、第３クロックＣＫ３を生成する。逓倍回路２８は、第１クロックＣＫ１ＨをＮ逓倍し、第２クロックＣＫ２を生成する。【００３５】
以上がクロック乗せ換え回路２０の構成である。図４は、図３のクロック乗せ換え回路２０の動作を示すタイムチャートである。
第３クロックＣＫ３として第１クロックＣＫ１Ｈをそのまま利用するのではなく、第２クロックＣＫ２を分周して第３クロックＣＫ３を生成することにより、第３クロックＣＫ３の位相を、第２クロックＣＫ２の周期（１／ｆ２）を単位として、調節することが可能となる。なぜなら、第２クロックＣＫ２を１／Ｎ分周する場合、Ｎ相φ０〜φ７のうちのいずれかを選択可能だからである。図４の第２クロックＣＫ２を１／８分周して得られる８相の第３クロックＣＫ３（φ０〜φ７）のうち、位相選択信号ＰＨＳＥＬ（＝０〜７）に応じたひとつが選択され、第２ラッチ２４に供給される。【００３６】
続いて、第３クロックＣＫ３の位相の最適化方法およびそれを実現するための回路構成を説明する。【００３７】
図５は、第３クロックＣＫ３の位相φを制御する位相調節回路４０の構成を示す回路図である。位相調節回路４０は、カウンタ４２、ＡＮＤゲート４４、ＡＮＤゲート４６を備える。【００３８】
カウンタ４２は、第３クロックＣＫ３のエッジのタイミングと、第１ラッチ２２からの第１中間データＤｍ１のエッジのタイミングの時間差を、第２クロックＣＫ２を利用してカウントする。カウンタ４２は、第１中間データＤｍ１のポジティブエッジと第３クロックＣＫ３のエッジの時間差を測定してもよいし、第１中間データＤｍ１のネガティブエッジと第３クロックＣＫ３のエッジの時間差を測定してもよい。図５の位相調節回路４０は、後者にもとづいて、第３クロックＣＫ３の位相を最適化するよう構成される。【００３９】
ＡＮＤゲート４４は、第１中間データＤｍ１を用いて、第２クロックＣＫ２をマスクする。マスクされたクロックＣＫ４は、カウンタ４２へと供給され、カウンタ４２はこのクロックＣＫ４をカウントする。
ＡＮＤゲート４６は、第２ラッチ２４からの第２中間データＤｍ２と、出力データＤＯＵＴの反転と、の論理積を生成する。カウンタ４２に保持されるカウント値ＣＯＵＮＴは、ＡＮＤゲート４６から出力されるクリア信号ＣＬＲによって初期化される。【００４０】
図６は、図５の位相調節回路４０の動作を示すタイムチャートである。位相を調節する際、入力データＤＩＮとして所定のパターンを入力する。図６のタイムチャートでは、入力データＤＩＮは、ローレベル、ハイレベル、ローレベルと順に遷移するパターンである。第１ラッチ２２から出力される第１中間データＤｍ１も、入力データＤＩＮに追従して、ローレベル、ハイレベル、ローレベルと遷移する。【００４１】
時刻ｔ１に第１中間データＤｍ１がハイレベルとなると、ＡＮＤゲート４４による第２クロックＣＫ２の遮断が解除され、第２クロックＣＫ２がカウンタ４２へと出力され、カウンタ４２のカウント動作が開始する。【００４２】
第３クロックＣＫ３として、ｉ番目の位相（０≦ｉ＜Ｎ）を選択すると、そのポジティブエッジで第１中間データＤｍ１がラッチされ、第２中間データＤｍ２が生成される。時刻ｔ２に第２中間データＤｍ２がハイレベルとなると、ＡＮＤゲート４６から出力されるクリア信号ＣＬＲがアサートされ、カウンタ４２のカウント値がゼロリセットされる。その後、カウンタ４２のカウント値は、クロックＣＫ４のパルスごとに１づつカウントアップしていく。なお、カウンタ４２は、クリア直後にカウントが有効に機能しない期間（デッドバンドＤＢ）が存在するため、クリア直後のいくつかのパルスはカウントされない。図６のタイムチャートではデッドバンドτｄは２クロックの期間にわたる。【００４３】
入力データＤＩＮの遷移に応じて、時刻ｔ３に第１中間データＤｍ１がローレベルに遷移する。そうすると、ＡＮＤゲート４４によって第２クロックＣＫ２が遮断され、カウンタ４２にクロックＣＫ４が供給されなくなり、カウンタ４２のカウント動作が停止する。カウンタ４２には、新たな入力データＤＩＮが印加されてクリア信号ＣＬＲがアサートされない限り、カウント値ＣＯＵＮＴが保持される。つまりこの構成によれば、カウント値ＣＯＵＮＴの値は、第１クロックＣＫ１Ｌ、ＣＫ１Ｈの状態とは無関係となるから、位相の最適化の最中に各クロックを停止する必要がないという利点がある。【００４４】
最終的なカウンタ４２のカウント値ＣＯＵＮＴは、第３クロックＣＫ３のエッジのタイミング（ｔ２）から、第１中間データＤｍ１のネガティブエッジのタイミング（ｔ３）までの時間τに応じた値となる。時間τは、第２クロックＣＫ２の周期Ｔ２（＝１／ｆ２）を用いて、
τ＝τｄ＋ＣＯＵＮＴ×Ｔ２
で与えられる。デッドバンドが無視しうる程度に短いカウンタ４２を用いた場合、カウント値ＣＯＵＮＴは、τ＝ＣＯＵＮＴ×Ｔ２となる。【００４５】
カウント値ＣＯＵＮＴは、第３クロックＣＫ３の位相が進むほど大きくなり、遅れるほど小さくなる。したがってこのカウント値ＣＯＵＮＴが所定の範囲となるように、第３クロックＣＫ３の位相を選択することにより、第３クロックＣＫ３のエッジのタイミングを、第２ラッチ２４のセットアップ条件、ホールド条件を満たすように、具体的には第１中間データＤｍ１のユニットインターバルの中心付近となるように最適化することができる。図６のタイムチャートでは、カウント値ＣＯＵＮＴが２〜４のときが最適である。【００４６】
第３クロックＣＫ３の位相の最適化は、以下の手順に従って実行することができる。【００４７】
第１の手順
図７は、位相調節回路４０における位相最適化の第１の手順を示すフローチャートである。【００４８】
最適化処理は、変数ＰＨＳＥＬの値を０〜７まで１づつインクリメントしながら以下の処理を実行する（Ｓ１００）。【００４９】
変数ＰＨＳＥＬをｉ（０≦ｉ＜Ｎ）とし、第３クロックＣＫ３の位相をφｉに設定する（Ｓ１０２）。続いて入力データＤＩＮとして所定のパターンを印加し（Ｓ１０３）、カウンタ４２のカウント値ＣＯＵＮＴを読み出す（Ｓ１０４）。カウント値ＣＯＵＮＴが最適な範囲に含まれるとき（Ｓ１０６のＹ）、現在の変数ＰＨＳＥＬの値で確定し（Ｓ１０８）、最適化処理を終了する。【００５０】
カウント値ＣＯＵＮＴが最適な範囲から外れていれば（Ｓ１０６のＮ）、変数ＰＨＳＥＬをインクリメントしてステップＳ１０２に戻り、同様の処理を繰り返す。【００５１】
図７のフローチャートによれば、最大でＮ回の繰り返しで、第３クロックＣＫ３の位相を最適化することができる。またパターンを新たに入力しない限り、カウンタ値ＣＯＵＮＴが保持されるため、リファレンスクロックＣＫ１の停止、再起動の制御が不要であるため、回路の安定状態を待つためのウェイトタイムが不要となり、高速な初期化が可能となる。【００５２】
第２の手順
図８は、位相調節回路４０における位相最適化の第２の手順を示すフローチャートである。【００５３】
まず変数ＰＨＳＥＬの値をある初期値ＩＮＩＴ（＝０）に設定し、第３クロックＣＫ３の位相をφ０に設定する（Ｓ２００）。初期値ＩＮＩＴは０でなくてもよい。【００５４】
続いて入力データＤＩＮとして所定のパターンを印加し（Ｓ２０２）、カウンタ４２のカウント値ＣＯＵＮＴを読み出す（Ｓ２０４）。カウント値ＣＯＵＮＴが最適な範囲の上限値Ｈ（＝４）より低く（Ｓ２０６のＮ）、かつカウント値ＣＯＵＮＴが最適な範囲の下限値Ｌ（＝２）より小さいとき（Ｓ２１０のＮ）、変数ＰＨＳＥＬを初期値ＩＮＩＴに設定し、最適化処理を終了する。【００５５】
ステップＳ２０６において、カウンタ値ＣＯＵＮＴが上限値Ｈ（＝４）より大きい場合（Ｓ２０６のＹ）、第３クロックＣＫ３のエッジのタイミングが早すぎることを意味するから、初期値ＩＮＩＴとは異なる第１の値Ｘ（＝２）に設定する（Ｓ２０８）。第１の値は、初期値よりも所定値（たとえば２）だけ大きな値に設定される。その結果、第３クロックＣＫ３のタイミングが２サイクル分だけ後ろにシフトし、第３クロックＣＫ３のタイミングが最適化される。【００５６】
ステップＳ２１０において、カウンタ値ＣＯＵＮＴが下限値Ｈ（＝２）より小さい場合（Ｓ２１０のＹ）、第３クロックＣＫ３のエッジのタイミングが遅すぎることを意味する。そこで第３クロックＣＫ３のタイミングを前にシフトさせるために、変数ＰＨＳＥＬの値を初期値とは異なる第２の値Ｙ（＝５）に設定する（Ｓ２１２）。その結果、第３クロックＣＫ３がサイクルを跨いで後ろにシフトするため、結果として初期状態よりも前のタイミングに設定される。【００５７】
第２の手順によれば、パターンを１回印加するのみで、第３クロックＣＫ３の位相を最適化できる。【００５８】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【産業上の利用可能性】
【００５９】
本発明のある態様によれば、第１クロックと同期したデータを、それと逓倍関係にある第２クロックに正確に乗せ換えることができる。
【図１】
2010010603.tif 000003
【図２】
2010010603.tif 000004
【図３】
2010010603.tif 000005
【図４】
2010010603.tif 000006
【図５】
2010010603.tif 000007
【図６】
2010010603.tif 000008
【図７】
2010010603.tif 000009
【図８】
2010010603.tif 000010
【国際調査報告】
2010010603.tif 000011
2010010603.tif 000012
2010010603.tif 000013
2010010603.tif 000014