(57)【要約】  電気化学表示素子に電圧の異なる複数の矩形波の析出電圧を印加して金属を複数段階に析出させる場合に、複数の矩形波の内、最も電圧の高い矩形波の印加時間を、画素の抵抗値(R)が急激に増加し始める抵抗変曲点(Rip)に至る時間(Tip)以下とすることで、表示素子としての応答性を低下させることなく、素子が破壊されることを防止することができる。
2010067681.tif 000002
【特許請求の範囲】
【請求項１】
二次元マトリクス状に配置された複数の画素にそれぞれ設けられた複数の画素電極と、  前記複数の画素に共通に設けられたコモン電極と、  各画素電極と前記コモン電極とに挟持され、金属のイオンを含む電解液層とを備えた電気化学表示素子を用い、  前記各画素電極と前記コモン電極との間に析出電圧を印加することで、前記金属を析出あるいはイオン化させて画像を表示する電気化学表示素子の駆動方法において、  前記析出電圧は、複数段階の析出を行うための電圧の異なる複数の矩形波を含み、  前記複数の矩形波の内、最も電圧の高い矩形波の電圧は、当該最も電圧の高い矩形波の電圧を連続的に印加することによって、前記画素の抵抗値が急激に増加し始める抵抗変曲点に至った後に、前記画素が破壊に至る電圧であり、  前記最も電圧の高い矩形波の印加時間は、前記最も電圧の高い矩形波の電圧を連続的に印加した時に前記抵抗変曲点に至る時間以下に設定されることを特徴とする電気化学表示素子の駆動方法。
【請求項２】
前記複数の矩形波を選択的に複数回印加することで多階調表示を行うことを特徴とする請求項１に記載の電気化学表示素子の駆動方法。
【請求項３】
前記複数の矩形波は、連続的に印加される高電圧の矩形波と低電圧の矩形波とを含むことを特徴とする請求項１または２に記載の電気化学表示素子の駆動方法。
【請求項４】
前記電気化学表示素子は、前記各画素電極と前記コモン電極との間に前記析出電圧を印加するための画素回路を備え、  当該画素回路の抵抗値を変化させることで、前記複数の矩形波を生成することを特徴とする請求項１から３の何れか１項に記載の電気化学表示素子の駆動方法。
【請求項５】
前記画素回路は駆動トランジスタを備え、  当該駆動トランジスタのドレイン−ソース間のチャネル抵抗値を変化させることで、前記複数の矩形波を生成することを特徴とする請求項４に記載の電気化学表示素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、画素電極とコモン電極との間に析出電圧を印加することで、電解液中の金属を析出させて画像を表示する電気化学表示素子の駆動方法に関する。
【背景技術】
【０００２】  近年、パーソナルコンピュータの動作速度の向上、ネットワークインフラの普及、データストレージの大容量化と低価格化等に伴い、従来は紙への印刷物で提供されたドキュメントや画像等の情報を、より簡便な電子情報として入手し、閲覧する機会が益々増大している。【０００３】  このような電子情報を閲覧するための表示装置としては、従来の液晶ディスプレイやＣＲＴ、また近年では有機ＥＬディスプレイ等の発光型ディスプレイが用いられているが、特に閲覧する電子情報がドキュメント情報の場合、比較的長時間にわたって表示装置を注視する必要がある。しかし、一般に、従来の表示装置には、フリッカーで目が疲労する等の欠点がある。【０００４】  上述した欠点を補う表示装置として、外光を利用する反射型ディスプレイが知られている。【０００５】  この反射型ディスプレイを実現するための表示方式として、金属または金属塩の溶解析出を利用するエレクトロデポジション方式（以下、ＥＤ方式と言う）の電気化学表示素子が注目されている。ＥＤ方式は、比較的低電圧で駆動が可能で、簡便なセル構成や、明るいペーパーライクな白と引き締まった黒という優れた表示品位等の特長を持っている。【０００６】  ＥＤ方式における白黒の濃度制御は、金属の析出量を制御することで行う。制御方式としては、印加する析出電圧を変化させたり、一定の析出電圧を印加する印加時間を変化させたりすることが考えられる。【０００７】  例えば、特許文献１には、金属を析出させるための析出電圧を画素電極に印加する時間を制御して階調表示を行う方法や、析出電圧を多段階に変化させる方法が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−１７０８５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】  しかしながら、ＥＤ方式の電気化学表示素子には、一定の電圧を印加し続けると、ある時点で抵抗値が急激に増大する現象があり、抵抗値が増大することで素子に印加される電圧が素子の耐圧を越えると、素子の破壊に至るという問題点がある。【００１０】  電気化学表示素子の抵抗値が増大しても耐圧を越えないような低電圧で駆動すれば、上述した問題は生じないが、金属が析出して黒表示となるまでの黒化時間が非常に長くなり、表示素子としての応答性が著しく悪化する。【００１１】  特許文献１には上述した課題への対応は記載されておらず、むしろ、画素の駆動トランジスタのゲート電極に印加される電圧を保持するキャパシタを設けることで、行選択されていない期間も電気化学表示素子に電圧を印加し続ける駆動方法が示されており、電圧の印加時間が長くなることで、上述した素子の破壊の発生確率を増大させている。【００１２】  本発明は、上記事情に鑑みてなされたもので、表示素子としての応答性を低下させることなく、電気化学表示素子に印加される電圧が高くなって耐圧を越え、素子が破壊されることを防止することができる電気化学表示素子の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】  本発明の目的は、下記構成により達成することができる。【００１４】  １．二次元マトリクス状に配置された複数の画素にそれぞれ設けられた複数の画素電極と、  前記複数の画素に共通に設けられたコモン電極と、  各画素電極と前記コモン電極とに挟持され、金属のイオンを含む電解液層とを備えた電気化学表示素子を用い、  前記各画素電極と前記コモン電極との間に析出電圧を印加することで、前記金属を析出あるいはイオン化させて画像を表示する電気化学表示素子の駆動方法において、  前記析出電圧は、複数段階の析出を行うために電圧の異なる複数の矩形波を含み、  前記複数の矩形波の内、最も電圧の高い矩形波の電圧は、当該最も電圧の高い矩形波の電圧を連続的に印加することによって、前記画素の抵抗値が急激に増加し始める抵抗変曲点に至った後に、前記電気化学表示素子が破壊に至る電圧であり、  前記最も電圧の高い矩形波の印加時間は、前記最も電圧の高い矩形波の電圧を連続的に印加した時に前記抵抗変曲点に至る時間以下に設定されることを特徴とする電気化学表示素子の駆動方法。【００１５】  ２．前記複数の矩形波を選択的に複数回印加することで多階調表示を行うことを特徴とする前記１に記載の電気化学表示素子の駆動方法。【００１６】  ３．前記複数の矩形波は、連続的に印加される高電圧の矩形波と低電圧の矩形波とを含むことを特徴とする前記１または２に記載の電気化学表示素子の駆動方法。【００１７】  ４．前記電気化学表示素子は、前記各画素電極と前記コモン電極との間に前記析出電圧を印加するための画素回路を備え、  当該画素回路の抵抗値を変化させることで、前記複数の矩形波を生成することを特徴とする前記１から３の何れか１項に記載の電気化学表示素子の駆動方法。【００１８】  ５．前記画素回路は駆動トランジスタを備え、  当該駆動トランジスタのドレイン−ソース間のチャネル抵抗値を変化させることで、前記複数の矩形波を生成することを特徴とする前記４に記載の電気化学表示素子の駆動方法。
【発明の効果】
【００１９】  本発明によれば、電気化学表示素子に電圧の異なる複数の矩形波の析出電圧を印加して金属を複数段階に析出させる場合に、複数の矩形波の内、最も電圧の高い矩形波の印加時間を、画素の抵抗値が急激に増加し始める抵抗変曲点に至る時間以下とすることで、表示素子としての応答性を低下させることなく、素子が破壊されることを防止することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明に係る実施の形態における表示パネルの構成を示す模式図である。
【図２】本実施の形態における表示パネルの画素の構成を説明するための模式図である。
【図３】表示パネルの駆動方法の第１の実施の形態を説明するための模式図である。
【図４】表示パネルの駆動方法の第２の実施の形態を説明するための模式図である。
【図５】表示パネルの駆動方法の第３の実施の形態を説明するための模式図である。
【図６】実施例１の材料特性評価用パネルの断面図と駆動波形とを示す模式図である。
【図７】実施例１の画素の電流値と抵抗値とを示すグラフである。
【図８】実施例１の表示パネルの断面を示す模式図である。
【図９】実施例１の表示パネルの画素の回路構成と駆動波形とを示す模式図である。
【図１０】実施例２の画素の電流値と抵抗値とを示すグラフである。
【図１１】実施例３の画素の電流値と抵抗値とを示すグラフである。
【図１２】電気化学表示素子の表示原理を説明するための模式図である。
【発明を実施するための形態】
【００２１】  以下、本発明を図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限らない。なお、図中、同一あるいは同等の部分には同一の番号を付与し、重複する説明は省略することがある。
【００２２】  まず、本発明の実施の形態における電気化学表示素子（以下、ＥＤ素子と言う）の表示原理について、図１２を用いて説明する。図１２は、ＥＤ素子の表示原理を説明するための断面模式図で、図１２（ａ）は黒表示を行う場合、図１２（ｂ）は白表示を行う場合を示している。
【００２３】  図１２（ａ）および（ｂ）においては、分かりやすさのために、ＥＤ素子１７は２つの画素１１ａと１１ｂとで構成されているものとする。ＥＤ素子１７は、駆動基板１０１上に設けられた画素電極１１１ａおよび１１１ｂと、コモン基板１０３の下に設けられたコモン電極１１３とで、電解液１２３に銀イオン１２５が溶解された電解液層１２１を挟み込んだ構造を有している。
【００２４】  表示素子としての観察はコモン電極１１３の側から行われるため、コモン電極１１３には、ＩＴＯ（酸化インジウムスズ）電極等の透明電極が用いられる。画素電極１１１ａおよび１１１ｂには化学的に安定な金属、例えば銀が用いられる。
【００２５】  図１２（ａ）において、スイッチＳＷ１を閉じて、画素電極１１１ａにコモン電極１１３に対して閾値以上の正の電圧Ｖｄｄを印加すると、コモン電極１１３から電子が注入され、コモン電極１１３の画素電極１１１ａに対向する位置に銀の層１２７が析出する。これをコモン電極１１３側（図の上側）から見ると、銀の層１２７が析出した部分が黒く見える。一方、スイッチＳＷ２はオフであるので、画素電極１１１ｂに電圧は印加されず、その対向する位置に銀の層１２７の析出はない。
【００２６】  図１２（ｂ）において、画素電極１１１ａおよび１１１ｂにコモン電極１１３に対して閾値以上の負の電圧−Ｖｄｄを印加すると、コモン電極１１３の画素電極１１１ａに対向する位置に析出した銀の層１２７は、酸化されて銀イオン１２５になり、電解液１２３の内部に分散する。
【００２７】  この状態は、コモン電極１１３側から見ると透明であるため、電解液１２３を白く着色しておく、あるいは、画素電極の上に拡散層を設ける等により、観察者には白く見える。このようにして白と黒の表示を切り替えることができる。上述したＥＤ素子の画素１１ａおよび１１ｂを駆動基板１０１上に二次元マトリクス状に配置することで、二次元ディスプレイを構成することができる。
【００２８】  図１２では、スイッチＳＷ１およびＳＷ２を用いてＥＤ素子１７の画素１１ａおよび１１ｂに電圧を印加するとしたが、本実施の形態では、スイッチとして１画素当たり２個のＴＦＴ（薄膜トランジスタ）を用いて電圧を印加する。その詳細は、図１で後述する。
【００２９】  白黒の濃度制御は、銀の層１２７の析出量を制御することで行う。制御方式としては、印加する析出電圧Ｖｄｄを変化させたり、一定の析出電圧Ｖｄｄを印加する印加時間Ｔｐを変化させたりすることが考えられる。
【００３０】  しかしながら、ＥＤ素子には、一定の電圧を印加し続けると、ある時点で抵抗値が急激に増大する現象があり、抵抗値が増大することでＥＤ素子に印加される電圧がＥＤ素子の耐圧を越えると、ＥＤ素子の破壊に至るという問題点がある。これを、図７を用いて説明する。図７は、後述する実施例１での、ＥＤ素子の１画素当たりの電流密度Ｉｄの実測値と、電流密度Ｉｄから算出された１画素の抵抗値Ｒとを示した図である。
【００３１】  図７において、横軸は一定の電圧Ｖｄｄを印加する時間Ｔｐで、破線のグラフはその時のＥＤ素子１７の電流密度Ｉｄを、実線のグラフはその時のＥＤ素子１７の抵抗値Ｒを示し、電流密度Ｉｄは図の右軸、抵抗値Ｒは図の左軸である。
【００３２】  図示の通り、電流密度Ｉｄは、電圧Ｖｄｄの印加開始から２００ｍｓｅｃ経過するまで（第１の反応ＲＡ１の領域）は、ほぼ一定の電流密度（約２２０Ａ／ｍ２）を示し、その後急激に減少して、２４０ｍｓ以後（第２の反応ＲＡ２の領域）は、ほとんど電流が流れない状態、つまり銀が析出しない状態となっている。
【００３３】  逆に、電流密度Ｉｄから算出された抵抗値Ｒは、電圧Ｖｄｄの印加開始から２００ｍｓ経過するまで（第１の反応ＲＡ１の領域）は、ほぼ一定の低い抵抗値（約３００ｋΩ）を示し、その後急激に上昇して、２４０ｍｓ以後（第２の反応ＲＡ２の領域）は、ほぼ一定の高い抵抗値（約２，２００ｋΩ）を示している。第１の反応ＲＡ１の終端の抵抗値Ｒが大きく変化し始める点を抵抗変曲点Ｒｉｐとし、電圧Ｖｄｄの印加開始から抵抗変曲点Ｒｉｐに至る時間を変曲点時間Ｔｉｐとする。
【００３４】  ＥＤ素子に電圧を印加するトランジスタとして、ａ−Ｓｉ（アモルファスシリコン）や有機ＴＦＴのようにチャネル抵抗が大きいＴＦＴを用いる場合、ＥＤ素子の抵抗値が増大して電流がほとんど流れなくなると、ＴＦＴが担う電圧が低くなり、ＥＤ素子に印加される電圧が高くなってＥＤ素子の耐圧を越える。ＥＤ素子に印加される電圧が耐圧を越えると、ＥＤ素子は、電解液に気泡が発生して破壊に至る。
【００３５】  例えば、後述する比較例１では、第２の反応ＲＡ２の領域で、ＥＤ素子の耐圧（１．７Ｖ）を越える１．９４ＶがＥＤ素子に印加されており、１０００回駆動後には、画素の８０％で気泡が発生して破壊に至っている。この特性は、電解液や電極の材料が異なっても、同様の傾向を持つ。
【００３６】  ＥＤ素子の抵抗値が増大しても耐圧を越えないような低電圧で駆動すれば、上述した問題は生じないが、銀が析出して黒表示となるまでの黒化時間が非常に長くなり、表示素子としての応答性が著しく悪化する。例えば、後述する比較例２では、黒化時間が実施例１の５倍にも長くなっている。
【００３７】  本実施の形態では、上述した問題を解決するために、ＥＤ素子への電圧印加を工夫している。
【００３８】  本実施の形態におけるＥＤ素子を備えた表示パネル１０の構成について、図１を用いて説明する、図１は、本実施の形態における表示パネル１０の構成を示す模式図である。ここでは、表示パネル１０の横方向の画素１１の並びを行、縦方向の画素１１の並びを列として、３行×３列＝９個の画素１１からなる表示パネル１０を例示するが、これに限るものではなく、必要な行数および列数に拡張すればよい。そして、９個の画素１１について、ｎ行ｍ列の画素をＰｎｍと呼ぶこととする。例えば１行１列の画素１１はＰ１１、３行２列の画素１１はＰ３２である。
【００３９】  図１において、表示パネル１０は、９個の画素１１、信号回路２１、走査回路３１等で構成される。画素１１は、選択トランジスタ１３と駆動トランジスタ１５の２個のＴＦＴおよびＥＤ素子１７等で構成される。選択トランジスタ１３と駆動トランジスタ１５の２個のＴＦＴは、画素回路として機能する。
【００４０】  信号回路２１は、表示パネル１０の各列毎に選択トランジスタ１３のソース電極に接続される信号線Ｓ１、Ｓ２およびＳ３に信号を出力する。走査回路３１は、表示パネル１０の各行毎に選択トランジスタ１３のゲート電極に接続される走査線Ｇ１、Ｇ２およびＧ３に信号を出力する。選択トランジスタ１３のドレイン電極は、駆動トランジスタ１５のゲート電極に接続され、駆動トランジスタ１５のオンオフを制御する。
【００４１】  走査回路３１によって走査線Ｇ１からＧ３の何れか１本が順次選択されて、選択された行の全ての選択トランジスタ１３がオンされた状態で、信号回路２１によって信号線Ｓ１からＳ３に信号が供給される。これを繰り返すことによって、表示パネル１０の１行目から３行目までを走査しながら駆動トランジスタ１５のオンオフを制御して、表示を行うことができる。
【００４２】  全ての画素１１の駆動トランジスタ１５のソース電極は共通の電源Ｖｄｄに接続されており、駆動トランジスタ１５のドレイン電極は、それぞれの画素１１のＥＤ素子１７の画素電極１１１に接続されている。ＥＤ素子１７のコモン電極１１３は共通のコモン電位Ｖｃｏｍに接続されている。電源Ｖｄｄは、その出力を変化させることができる。
【００４３】  共通の電源Ｖｄｄと共通のコモン電位Ｖｃｏｍとの間の電圧を各画素１１のＥＤ素子１７に選択的に印加することで、各画素１１のＥＤ素子１７に白表示あるいは黒表示を行わせることができる。この２トランジスタ方式はアクティブマトリクス方式と呼ばれ、有機ＥＬ表示装置等で一般的に使われている方式である。
【００４４】  次に、上述した画素１１の構成について、図２を用いて説明する。図２は、本実施の形態における表示パネル１０の画素１１の構成を説明するための模式図で、図２（ａ）は画素１１の回路構成を示す回路図、図２（ｂ）は画素１１の構成を示す断面図である。
【００４５】  図２（ａ）において、画素１１の回路構成は、図１に示した回路構成と同じである。共通の電源Ｖｄｄと共通のコモン電位Ｖｃｏｍとの間に印加される電圧をＶｉｎ、駆動トランジスタ１５のドレイン−ソース間電圧をＶｄｓ、ＥＤ素子１７の画素電極１１１−コモン電極１１３間電圧をＶｅｄとする。
【００４６】  図２（ｂ）において、画素１１は、選択トランジスタ１３と駆動トランジスタ１５の２個のＴＦＴおよびＥＤ素子１７等で構成される。まず、ＴＦＴの構成であるが、駆動基板１０１の上にゲート電極ＧＥ１、ＧＥ２が形成され、その上に、ゲート絶縁層１１５、半導体層ＳＣ１、ＳＣ２、ドレイン電極Ｄ１、Ｄ２およびソース電極ＳＯ１、ＳＯ２が順に形成されている。ドレイン電極Ｄ１とゲート電極ＧＥ２とは、ゲート絶縁層１１５に設けられたスルーホールによって接続されている。
【００４７】  一方、ＥＤ素子１７は、駆動基板１０１の上に形成されたＴＦＴの上に成膜された平坦化膜１１７の上に各画素１１毎に設けられた画素電極１１１と、コモン基板１０３の下に全画素に共通に一体に設けられたコモン電極１１３とで、電解液１２３に例えば銀イオン１２５が溶解された電解液層１２１を挟み込んだ構造である。
【００４８】  画素電極１１１と駆動トランジスタ１５のドレイン電極Ｄ２とは、平坦化膜１１７に設けられたスルーホールにより接続されている。表示パネル１０の端部は、シールパターン１０５で駆動基板１０１とコモン基板１０３とが接続されて封止されている。
【００４９】  （第１の実施の形態）  続いて、本発明における表示パネル１０の駆動方法の第１の実施の形態について、図３を用いて説明する。図３は、表示パネル１０の駆動方法の第１の実施の形態を説明するための模式図で、図３（ａ）は表示の１例を示す図であり、図３（ｂ）は各部の信号や電圧等を示すタイムチャートである。
【００５０】  図３（ａ）において、黒、灰、白の３値の表示を例にとって説明する。１例として、画素Ｐ１１、Ｐ２２、Ｐ３３に黒、画素Ｐ１２、Ｐ２３、Ｐ３１に灰、画素Ｐ１３、Ｐ２１、Ｐ３２に白の表示を行うものとする。
【００５１】  図３（ｂ）において、最初に全画素を白表示Ｗにする初期化が行われる。電源Ｖｄｄからの電圧がコモン電位Ｖｃｏｍに対して−Ｖｗの負の電圧にされ、走査線Ｇ１、Ｇ２、Ｇ３および信号線Ｓ１、Ｓ２、Ｓ３の全てがオン（信号がハイレベルの状態）にされる。図３（ｂ）には、画素Ｐ１１と画素Ｐ３１のＥＤ素子１７に印加される電圧ＶＰ１１とＶＰ３１とを図示してある。
【００５２】  これによって、全画素のＥＤ素子１７の画素電極１１１に、コモン電極１１３に対して負の電圧−Ｖｅｄｗが印加され、コモン電極１１３側に銀の層１２７が析出していた場合であっても、その銀の層１２７が酸化されて銀イオン１２５となり、電解液１２３の内部に分散することから、全画素が白表示Ｗとなる。これを白化反応ＲＡＷとする。図３（ｂ）には、画素Ｐ１１と画素Ｐ３１の濃度ＤＰ１１とＤＰ３１とを図示してある。電圧−Ｖｗおよびその印加時間ｔｗは、黒表示の画素が白表示Ｗとなるように適宜決定されればよい。
【００５３】  次に、黒表示Ｂあるいは灰表示Ｇを行う方法について述べる。電源Ｖｄｄからの電圧がコモン電位Ｖｃｏｍに対してＶ１の正の電圧にされ、走査線Ｇ１がオンにされることで、１行目の各画素Ｐ１１、Ｐ１２およびＰ１３の選択トランジスタ１３がオンされる。この状態で、信号線Ｓ１およびＳ２がオンにされることで、画素Ｐ１１およびＰ１２の駆動トランジスタ１５がオンされる。
【００５４】  これによって、画素Ｐ１１およびＰ１２のＥＤ素子１７の画素電極１１１に、コモン電極１１３に対して正の電圧Ｖｅｄ１が印加され、電解液１２３中の銀イオン１２５が還元されて、コモン電極１１３側に銀の層１２７が析出する。所定時間ｔ１経過後、走査線Ｇ１がオフされて、画素Ｐ１１およびＰ１２のＥＤ素子１７での銀の層１２７の析出が停止される。
【００５５】  続いて、走査線Ｇ２がオンにされた状態で信号線Ｓ２およびＳ３がオンにされて、画素Ｐ２２およびＰ２３のＥＤ素子１７に正の電圧Ｖｅｄ１が印加され、銀の層１２７が析出する。所定時間ｔ１経過後、走査線Ｇ２がオフされて、画素Ｐ２２およびＰ２３のＥＤ素子１７での銀の層１２７の析出が停止される。
【００５６】  続いて、走査線Ｇ３がオンにされた状態で信号線Ｓ１およびＳ３がオンにされて、画素Ｐ３１およびＰ３３のＥＤ素子１７に正の電圧Ｖｅｄ１が印加され、銀の層１２７が析出する。所定時間ｔ１経過後、走査線Ｇ３がオフされて、画素Ｐ３１およびＰ３３のＥＤ素子１７での銀の層１２７の析出が停止される。
【００５７】  同様にして、走査線Ｇ１、Ｇ２、Ｇ３が順次オンにされるサイクルがもう１度繰り返される。この際にそれぞれ信号線がオンにされるのは、黒表示Ｂを行う画素Ｐ１１、Ｐ２２およびＰ３３に接続されている信号線のみである。
【００５８】  次に、電源Ｖｄｄからの電圧がコモン電位Ｖｃｏｍと同一電圧に戻された後、コモン電位Ｖｃｏｍに対してＶ２の正の電圧にされる。電圧Ｖ２は電圧Ｖ１よりも低い電圧である。この状態で、上述した走査線Ｇ１、Ｇ２、Ｇ３が順次オンにされるサイクルが２度繰り返される。
【００５９】  １度目のサイクルで信号線がオンにされるのは、黒表示Ｂを行う画素Ｐ１１、Ｐ２２、Ｐ３３と、灰表示Ｇを行う画素Ｐ１２、Ｐ２３、Ｐ３１のみである。２度目のサイクルで信号線がオンにされるのは、黒表示Ｂを行う画素Ｐ１１、Ｐ２２およびＰ３３のみである。
【００６０】  黒表示Ｂを行う画素Ｐ１１を例にとると、走査線Ｇ１がオンにされる４回のタイミングにおいて、ＥＤ素子１７に電圧Ｖｅｄ１が２回印加され、電圧Ｖｅｄ２が２回印加される。これら４回の電圧印加によって、画素Ｐ１１のＥＤ素子１７では、銀の層１２７が析出し、初期の白表示Ｗから黒表示Ｂに変化している。他の黒表示Ｂを行う画素Ｐ２２およびＰ３３についても同様である。
【００６１】  一方、灰表示Ｇを行う画素Ｐ３１を例にとると、走査線Ｇ３がオンにされる４回のタイミングにおいて、ＥＤ素子１７に電圧Ｖｅｄ１が１回印加され、電圧Ｖｅｄ２が１回印加される。これら２回の電圧印加によって、画素Ｐ３１のＥＤ素子１７では、銀の層１２７が析出し、初期の白表示Ｗから灰表示Ｇに変化している。他の灰表示Ｇを行う画素Ｐ１２およびＰ２３についても同様である。
【００６２】  なお、灰表示Ｇのために、ＥＤ素子１７に電圧Ｖｅｄ１を１回、電圧Ｖｅｄ２を１回印加するものとしたが、さらに薄い灰表示のために、電圧Ｖｅｄ１を１回印加して電圧Ｖｅｄ２を印加しない駆動や、電圧Ｖｅｄ１を印加しないで電圧Ｖｅｄ２を１回印加する駆動を組み合わせて、さらに表示の階調数を増加させるようにしてもよい。
【００６３】  また、白表示Ｗを行う画素Ｐ２１を例にとると、走査線Ｇ２がオンにされる４回のタイミングの全てで信号線Ｓ１はオフのままで、画素Ｐ２１のＥＤ素子１７には電圧が印加されることはない。従って、画素Ｐ２１のＥＤ素子１７では、銀の層１２７の析出は行われず、初期の白表示Ｗのままである。他の白表示Ｗを行う画素Ｐ１３およびＰ３２についても同様である。
【００６４】  ここで、電圧Ｖ１は、電圧Ｖ１が電源Ｖｄｄから印加され、ＥＤ素子１７に電圧Ｖｅｄ１が印加される状態が継続された時であって、ＥＤ素子１７の抵抗値Ｒが抵抗変曲点Ｒｉｐ（図７参照）を過ぎて高抵抗値となった場合に、ＥＤ素子１７が破壊に至る電圧となるように設定される。
【００６５】  また、電圧Ｖ２は、電圧Ｖ２が電源Ｖｄｄから印加され、ＥＤ素子１７に電圧Ｖｅｄ２が印加される状態が継続された時であって、ＥＤ素子１７の抵抗値Ｒが抵抗変曲点Ｒｉｐを過ぎて高抵抗値となった場合でも、ＥＤ素子１７が破壊に至らない電圧となるように設定される。
【００６６】  そして、所定時間ｔ１は、電圧Ｖ１が電源Ｖｄｄから印加された場合の、ＥＤ素子１７の抵抗値Ｒが大きく変化し始める抵抗変曲点Ｒｉｐに至るまでの変曲点時間Ｔｉｐの１／２以下の時間に設定される。
【００６７】  所定時間ｔ１をこのように設定することで、電源Ｖｄｄからの電圧がＶ１の状態でＥＤ素子１７に２回電圧が印加される黒表示Ｂを行う画素Ｐ１１、Ｐ２２およびＰ３３においても、電圧が印加される時間の合計２×ｔ１≦Ｔｉｐとなって、ＥＤ素子１７の抵抗値Ｒは低いままであるため、ＥＤ素子１７の破壊に至ることがない。
【００６８】  上述した第１の実施の形態では、１つの画像を表示するために、電源Ｖｄｄからの電圧がＶ１の状態で２サイクル、電源Ｖｄｄからの電圧がＶ２の状態で２サイクルの動作を行うものとしたが、これに限るものではなく、所定時間ｔ１をより短くすれば、サイクル数を増やすことが可能である。こうすることにより、より多くの階調数の表示を行えるようにしてもよい。例えばサイクル数をそれぞれｎサイクル（ｎは正の整数）とすることで、最大で（ｎ＋１）階調の表示を行うことができる。ただし、この場合でも、所定時間ｔ１は、ｎ×ｔ１≦Ｔｉｐであることが必要である。
【００６９】  上述したように、本発明の第１の実施の形態によれば、電源Ｖｄｄから電圧Ｖ１とＶ２とを印加することで、ＥＤ素子に電圧Ｖｅｄ１とＶｅｄ２との異なる電圧の２つの矩形波からなる析出電圧を印加して金属を析出させる場合に、電圧の高い電圧Ｖｅｄ１の矩形波の印加時間の合計を、電圧Ｖ１を連続的に印加することによって画素の抵抗値が急激に増加し始める抵抗変曲点に至る時間以下とすることで、表示素子としての応答性を低下させることなく、ＥＤ素子に印加される電圧が高くなって耐圧を越え、素子が破壊されることを防止するＥＤ素子の駆動方法を提供することができる。
【００７０】  （第２の実施の形態）  次に、本発明における表示パネル１０の駆動方法の第２の実施の形態について、図４を用いて説明する。図４は、表示パネル１０の駆動方法の第２の実施の形態を説明するための模式図で、図４（ａ）は表示の１例を示す図であり、図４（ｂ）は各部の信号や電圧等を示すタイムチャートである。
【００７１】  図４（ａ）の表示の１例は、図３（ａ）と同じである。
【００７２】  図４（ｂ）において、最初に全画素を白表示にする初期化が行われる。初期化の動作は、図３（ｂ）の場合と同じである。
【００７３】  続いて、黒表示Ｂあるいは灰表示Ｇを行う方法について述べる。ＴＦＴは、ゲート電圧を制御することで、ドレイン−ソース間のオン抵抗値（チャネル抵抗値）を可変にすることができる。即ち、ＮチャネルＴＦＴの場合、ゲート電圧を高くすることでチャネル抵抗値を低く、ゲート電圧を低くすることでチャネル抵抗値を高く、アナログ的に制御することができる。第２の実施の形態では、これを用いて３階調表示を行う。
【００７４】  電源Ｖｄｄからの電圧がコモン電位Ｖｃｏｍに対してＶ１の正の電圧にされ、走査線Ｇ１がオンにされることで、１行目の各画素Ｐ１１、Ｐ１２およびＰ１３の選択トランジスタ１３がオンされる。この状態で、信号線Ｓ１が高電圧Ｖｓａに、信号線Ｓ２が低電圧Ｖｓｂにされることで、画素Ｐ１１の駆動トランジスタ１５が低抵抗値でオンされ、画素Ｐ１２の駆動トランジスタ１５が高抵抗値でオンされる。
【００７５】  これによって、画素Ｐ１１のＥＤ素子１７の画素電極１１１にコモン電極１１３に対して正の高電圧Ｖｅｄ１が印加され、画素Ｐ１２のＥＤ素子１７の画素電極１１１にコモン電極１１３に対して正の低電圧Ｖｅｄ２が印加される。印加された電圧の高低に従って、電解液１２３中の銀イオン１２５が還元されて、画素Ｐ１１のコモン電極１１３側には厚い銀の層１２７が、画素Ｐ１２のコモン電極１１３側には薄い銀の層１２７が析出する。所定時間ｔ１経過後、走査線Ｇ１がオフされて、画素Ｐ１１およびＰ１２のＥＤ素子１７での銀の層１２７の析出が停止される。
【００７６】  続いて走査線Ｇ２がオンにされた状態で信号線Ｓ２が高電圧Ｖｓａに、信号線Ｓ３が低電圧Ｖｓｂにされることで、画素Ｐ２２のＥＤ素子１７に高電圧Ｖｅｄ１が印加されて厚い銀の層１２７が析出し、画素Ｐ２３のＥＤ素子１７に低電圧Ｖｅｄ２が印加されて薄い銀の層１２７が析出する。所定時間ｔ１経過後、走査線Ｇ２がオフされて、画素Ｐ２２およびＰ２３のＥＤ素子１７での銀の層１２７の析出が停止される。
【００７７】  続いて走査線Ｇ３がオンにされた状態で信号線Ｓ１が低電圧Ｖｓｂに、信号線Ｓ３が高電圧Ｖｓａにされることで、画素Ｐ３１のＥＤ素子１７に低電圧Ｖｅｄ２が印加されて薄い銀の層１２７が析出し、画素Ｐ３３のＥＤ素子１７に高電圧Ｖｅｄ１が印加されて厚い銀の層１２７が析出する。所定時間ｔ１経過後、走査線Ｇ３がオフされて、画素Ｐ３１およびＰ３３のＥＤ素子１７での銀の層１２７の析出が停止される。
【００７８】  黒表示Ｂを行う画素Ｐ１１を例にとると、走査線Ｇ１がオンにされるタイミングで信号線Ｓ１が高電圧Ｖｓａにされ、画素Ｐ１１のＥＤ素子１７に高電圧Ｖｅｄ１が印加されて厚い銀の層１２７が析出し、初期の白表示Ｗから黒表示Ｂに変化している。他の黒表示Ｂを行う画素Ｐ２２およびＰ３３についても同様である。
【００７９】  一方、灰表示Ｇを行う画素Ｐ３１を例にとると、走査線Ｇ３がオンにされるタイミングで信号線Ｓ１が低電圧Ｖｓｂにされ、画素Ｐ３１のＥＤ素子１７に低電圧Ｖｅｄ２が印加されて薄い銀の層１２７が析出し、初期の白表示Ｗから灰表示Ｇに変化している。他の灰表示Ｇを行う画素Ｐ１２およびＰ２３についても同様である。
【００８０】  また、白表示Ｗを行う画素Ｐ２１を例にとると、走査線Ｇ２がオンにされるタイミングで信号線Ｓ１はオフのままで、画素Ｐ２１のＥＤ素子１７に電圧が印加させることはなく、銀の層１２７の析出は行われず、初期の白表示Ｗのままである。他の白表示Ｗを行う画素Ｐ１３およびＰ３２についても同様である。
【００８１】  ここで、電圧Ｖｓａは、電源Ｖｄｄからの電圧がＶ１の状態で電圧Ｖｓａが駆動トランジスタ１５のゲート電極に印加された時にＥＤ素子１７に印加される電圧Ｖｅｄ１が、ＥＤ素子１７に印加され続け、ＥＤ素子１７の抵抗値Ｒが抵抗変曲点Ｒｉｐを過ぎて高抵抗値となった場合に、ＥＤ素子１７が破壊に至る電圧となるように設定される。
【００８２】  また、電圧Ｖｓｂは、電源Ｖｄｄからの電圧がＶ１の状態で電圧Ｖｓｂが駆動トランジスタ１５のゲート電極に印加された時にＥＤ素子１７に印加される電圧Ｖｅｄ２が、ＥＤ素子１７に印加され続け、ＥＤ素子１７の抵抗値Ｒが抵抗変曲点Ｒｉｐを過ぎて高抵抗値となった場合でも、ＥＤ素子１７が破壊に至らない電圧となるように設定される。
【００８３】  そして、本実施の形態における所定時間ｔ１は、ＥＤ素子１７に電圧Ｖｅｄ１が印加された場合の、ＥＤ素子１７の抵抗値Ｒが大きく変化し始める抵抗変曲点Ｒｉｐに至るまでの変曲点時間Ｔｉｐ以下の時間に設定される。
【００８４】  所定時間ｔ１をこのように設定することで、黒表示Ｂを行う画素Ｐ１１、Ｐ２２およびＰ３３においても、高電圧Ｖｅｄ１が印加される時間ｔ１≦Ｔｉｐとなって、ＥＤ素子１７の抵抗値Ｒは低いままであるため、ＥＤ素子１７の破壊に至ることがない。
【００８５】  上述した第２の実施の形態では、電源Ｖｄｄからの電圧がＶ１の状態で駆動トランジスタ１５のオン時のゲート電圧を高電圧Ｖｓａと低電圧Ｖｓｂとの２値で制御するとしたが、これに限るものではなく、オン時のゲート電圧の制御値をより細かくすることで、より多くの階調数の表示を行えるようにしてもよい。例えばオン時のゲート電圧の制御値をｎ値（ｎは正の整数）とすることで、上述した白、灰、黒の３値表示ではなく、最大で（ｎ＋１）階調の表示を行うことができる。
【００８６】  上述したように、本発明の第２の実施の形態によれば、画素の駆動トランジスタのオン時のゲート電圧を高電圧Ｖｓａと低電圧Ｖｓｂとの２値で制御することで、ＥＤ素子に高低の異なる電圧の矩形波からなる析出電圧を印加して金属を析出させる場合に、高電圧の矩形波の印加時間の合計を、該高電圧を連続的に印加することによって画素の抵抗値が急激に増加し始める抵抗変曲点に至る時間以下とすることで、表示素子としての応答性を低下させることなく、ＥＤ素子に印加される電圧が高くなって耐圧を越え、素子が破壊されることを防止するＥＤ素子の駆動方法を提供することができる。
【００８７】  （第３の実施の形態）  次に、本発明における表示パネル１０の駆動方法の第３の実施の形態について、図５を用いて説明する。図５は、表示パネル１０の駆動方法の第３の実施の形態を説明するための模式図で、図５（ａ）は表示の１例を示す図であり、図５（ｂ）は各部の信号や電圧等を示すタイムチャートである。第３の実施の形態では、第１の実施の形態と第２の実施の形態とを組み合わせることで、５値の表示を行う。
【００８８】  図５（ａ）において、ここでは１例として、画素Ｐ１１、Ｐ３２に黒表示Ｂ、画素Ｐ１２、Ｐ３３に濃灰表示ＤＧ、画素Ｐ１３、Ｐ２１に灰表示Ｇ、画素Ｐ２２に薄灰表示ＬＧ、画素Ｐ２３、Ｐ３１に白表示Ｗの５値表示を行うとする。
【００８９】  図５（ｂ）において、最初に全画素を白表示にする初期化が行われる。初期化の動作は、図３（ｂ）および図４（ｂ）の場合と同じである。
【００９０】  次に、黒表示Ｂから薄灰表示ＬＧまでの各表示を行う方法について述べる。電源Ｖｄｄからの電圧がコモン電位Ｖｃｏｍに対してＶ１の正の電圧にされ、走査線Ｇ１がオンにされることで、１行目の各画素Ｐ１１、Ｐ１２およびＰ１３の選択トランジスタ１３がオンされる。
【００９１】  この状態で、信号線Ｓ１およびＳ２が高電圧Ｖｓａに、信号線Ｓ３が低電圧Ｖｓｂにされることで、画素Ｐ１１およびＰ１２の駆動トランジスタ１５が低抵抗値でオンされ、画素Ｐ１３の駆動トランジスタ１５が高抵抗値でオンされる。
【００９２】  これによって、画素Ｐ１１およびＰ１２のＥＤ素子１７の画素電極１１１にコモン電極１１３に対して正の高電圧Ｖｅｄ１が印加され、画素Ｐ１３のＥＤ素子１７の画素電極１１１にコモン電極１１３に対して正の低電圧Ｖｅｄ２が印加される。
【００９３】  印加された電圧の高低に従って、電解液１２３中の銀イオン１２５が還元されて、画素Ｐ１１およびＰ１２のコモン電極１１３側には厚い銀の層１２７が、画素Ｐ１３のコモン電極１１３側には薄い銀の層１２７が析出する。所定時間ｔ１経過後、走査線Ｇ１がオフされて、画素Ｐ１１およびＰ１２のＥＤ素子１７での銀の層１２７の析出が停止される。
【００９４】  続いて、走査線Ｇ２がオンにされた状態で信号線Ｓ１およびＳ２が低電圧Ｖｓｂにされることで、画素Ｐ２１およびＰ２２のＥＤ素子１７に低電圧Ｖｅｄ２が印加されて薄い銀の層１２７が析出する。所定時間ｔ１経過後、走査線Ｇ２がオフされて、画素Ｐ２１およびＰ２２のＥＤ素子１７での銀の層１２７の析出が停止される。
【００９５】  続いて、走査線Ｇ３がオンにされた状態で信号線Ｓ２およびＳ３が高電圧Ｖｓａにされることで、画素Ｐ３２およびＰ３３のＥＤ素子１７に高電圧Ｖｅｄ１が印加されて厚い銀の層１２７が析出する。所定時間ｔ１経過後、走査線Ｇ３がオフされて、画素Ｐ３２およびＰ３３のＥＤ素子１７での銀の層１２７の析出が停止される。
【００９６】  続いて、上述した走査線Ｇ１、Ｇ２、Ｇ３が順次オンされるサイクルがもう１サイクル行われる。ここでは、走査線Ｇ１オン時には信号線Ｓ１が高電圧Ｖｓａにされて画素Ｐ１１のＥＤ素子１７に高電圧Ｖｅｄ１が印加され、信号線Ｓ２およびＳ３が低電圧Ｖｓｂにされて画素Ｐ１２および画素Ｐ１３のＥＤ素子１７に低電圧Ｖｅｄ２が印加される。
【００９７】  同様に、走査線Ｇ２オン時には信号線Ｓ１のみが低電圧Ｖｓａにされて画素Ｐ２１のＥＤ素子１７に低電圧Ｖｅｄ２が印加され、走査線Ｇ３オン時には信号線Ｓ２が高電圧Ｖｓａにされて画素Ｐ３２のＥＤ素子１７に高電圧Ｖｅｄ１が印加され、信号線Ｓ３が低電圧Ｖｓｂにされて画素Ｐ３３のＥＤ素子１７に低電圧Ｖｅｄ２が印加される。
【００９８】  黒表示Ｂを行う画素Ｐ１１を例にとると、走査線Ｇ１がオンにされる２回のタイミングで信号線Ｓ１がともに高電圧Ｖｓａにされ、ＥＤ素子１７に高電圧Ｖｅｄ１が２回印加されて厚い銀の層１２７が２回重なって析出し、初期の白表示Ｗから黒表示Ｂに変化している。他の黒表示Ｂを行う画素Ｐ３２についても同様である。
【００９９】  濃灰表示ＤＧを行う画素Ｐ３３を例にとると、走査線Ｇ３がオンにされる２回のタイミングで、信号線Ｓ３が、１回は高電圧ＶｓａにされてＥＤ素子１７に高電圧Ｖｅｄ１が印加され、１回は低電圧ＶｓｂにされてＥＤ素子１７に低電圧Ｖｅｄ２が印加される。これによって、画素Ｐ３３のＥＤ素子１７には厚い銀の層１２７と薄い銀の層１２７が重なって析出し、初期の白表示Ｗから濃灰表示ＤＧに変化している。他の濃灰表示ＤＧを行う画素Ｐ１２についても同様である。
【０１００】  図５（ｂ）には図示していないが、灰表示Ｇを行う画素Ｐ２１では、走査線Ｇ２がオンにされる２回のタイミングともに、信号線Ｓ２が低電圧Ｖｓｂにされる。これによって、画素Ｐ２２のＥＤ素子１７に低電圧Ｖｅｄ２が２回印加されて薄い銀の層１２７が２回重なって析出し、初期の白表示Ｗから灰表示Ｇに変化している。他の灰表示Ｇを行う画素Ｐ１３についても同様である。
【０１０１】  図５（ｂ）には図示していないが、薄灰表示ＬＧを行う画素Ｐ２２では、走査線Ｇ２がオンにされる２回のタイミングの内１回だけ、信号線Ｓ２が低電圧Ｖｓｂにされる。これによって、画素Ｐ２２のＥＤ素子１７に低電圧Ｖｅｄ２が１回だけ印加されて薄い銀の層１２７が析出し、初期の白表示Ｗから薄灰表示ＬＧに変化している。
【０１０２】  また、白表示Ｗを行う画素Ｐ２３を例にとると、走査線Ｇ２がオンにされる２回のタイミングともに信号線Ｓ３はオフのままで、ＥＤ素子１７に電圧が印加されることはなく、銀の層１２７の析出は行われず、初期の白表示Ｗのままである。他の白表示Ｗを行う画素Ｐ３１についても同様である。
【０１０３】  ここで、電圧Ｖｓａは、電源Ｖｄｄからの電圧がＶ１の状態で電圧Ｖｓａが駆動トランジスタ１５のゲート電極に印加された時にＥＤ素子１７に印加される電圧Ｖｅｄ１が、ＥＤ素子１７に印加され続け、ＥＤ素子１７の抵抗値Ｒが抵抗変曲点Ｒｉｐを過ぎて高抵抗値となった場合に、ＥＤ素子１７が破壊に至る電圧となるように設定される。
【０１０４】  また、電圧Ｖｓｂは、電源Ｖｄｄからの電圧がＶ１の状態で電圧Ｖｓｂが駆動トランジスタ１５のゲート電極に印加された時にＥＤ素子１７に印加される電圧Ｖｅｄ２が、ＥＤ素子１７に印加され続け、ＥＤ素子１７の抵抗値Ｒが抵抗変曲点Ｒｉｐを過ぎて高抵抗値となった場合でも、ＥＤ素子１７が破壊に至らない電圧となるように設定される。
【０１０５】  そして、本実施の形態における所定時間ｔ１は、ＥＤ素子１７に電圧Ｖｅｄ１が印加された場合の、ＥＤ素子１７の抵抗値Ｒが大きく変化し始める抵抗変曲点Ｒｉｐに至るまでの変曲点時間Ｔｉｐの１／２以下の時間に設定される。
【０１０６】  所定時間ｔ１をこのように設定することで、上述した２サイクルの動作で、高電圧Ｖｅｄ１が２回印加される黒表示Ｂを行う画素Ｐ１１およびＰ３２においても、高電圧Ｖｅｄ１が印加される時間の合計２×ｔ１≦Ｔｉｐとなって、ＥＤ素子１７の抵抗値Ｒは低いままであるため、ＥＤ素子１７の破壊に至ることがない。
【０１０７】  上述した第３の実施の形態では、２サイクルの動作を行うとしたが、これに限るものではなく、所定時間ｔ１をより短くして、サイクル数を増やすことで、さらに多くの階調数の表示を行えるようにしてもよい。
【０１０８】  さらに、駆動トランジスタ１５のオン時のゲート電圧を、２値ではなく、より細かく制御して、また、上述したサイクル数の増加と組み合わせることで、より多くの階調数の表示を行えるようにしてもよい。
【０１０９】  上述したように、本発明の第３の実施の形態によれば、画素の駆動トランジスタのオン時のゲート電圧を高電圧Ｖｓａと低電圧Ｖｓｂとの２値で制御するサイクルを２回繰り返して、高電圧Ｖｅｄ１および低電圧Ｖｅｄ２の異なる電圧の矩形波からなる析出電圧をＥＤ素子に印加して金属を析出させる場合に、高電圧Ｖｅｄ１の矩形波の印加時間の合計を、高電圧Ｖｅｄ１を連続的に印加することによって画素の抵抗値が急激に増加し始める抵抗変曲点に至る時間以下とすることで、表示素子としての応答性を低下させることなく、ＥＤ素子に印加される電圧が高くなって耐圧を越え、素子が破壊されることを防止するＥＤ素子の駆動方法を提供することができる。
【０１１０】  以上に述べたように、第１から第３の実施の形態によれば、ＥＤ素子に電圧の異なる複数の矩形波の析出電圧を印加して金属を析出させる場合に、複数の矩形波の内、最も電圧の高い矩形波の印加時間を、該矩形波の電圧を連続的に印加することによって画素の抵抗値が急激に増加し始める抵抗変曲点に至る時間以下とすることで、表示素子としての応答性を低下させることなく、ＥＤ素子に印加される電圧が高くなって耐圧を越え、素子が破壊されることを防止するＥＤ素子の駆動方法を提供することができる。
【０１１１】  なお、本発明に係るＥＤ素子の駆動方法を構成する各構成の細部構成および細部動作に関しては、本発明の趣旨を逸脱することのない範囲で適宜変更可能である。
【実施例】
【０１１２】  以下に、上述した実施の形態を採用した詳細な実施例について説明するが、本発明はこれらの実施例に限るものではない。なお、以下の各実施例では、最初にＴＦＴを用いずに材料特性の評価を行い、その後に、ＴＦＴを用いて表示パネルとしての評価を行った。【０１１３】  ＴＦＴを用いない場合には、図６（ａ）に示すように、画素を形成する領域全面にベタで形成した全面電極１３５の上に、絶縁膜１３１を同様に全面にベタで形成し、絶縁膜１３１に開口部１３２を二次元マトリクス状に形成することで、複数の模擬画素電極１１１ｍとした。【０１１４】  （実施例１）  最初に、実施例１の材料特性評価用パネルの作製と評価について、図６を用いて説明する。図６は、実施例１の材料特性評価用パネル１０ａの作製と評価について説明するための模式図で、図６（ａ）は材料特性評価用パネル１０ａの構成を、図６（ｂ）は材料特性評価用パネル１０ａの評価用の駆動波形を示す。【０１１５】  （電解液１２３の作製）  ジメチルスルホキシド２．５ｇ中に、ヨウ化ナトリウム９０ｍｇ、ヨウ化銀７５ｍｇを加えて完全に溶解させた後に、ポリビニルピロリドン（平均分子量１５，０００）を１５０ｍｇ加えて１２０℃に加熱しながら１時間攪拌し、銀イオン１２５を含む電解液１２３を得た。【０１１６】  （コモン電極１１３の作製）  ガラス基板１０３の画素を形成する領域全面に、透明電極であるＩＴＯ膜を、スパッタを用いて２００ｎｍの厚さにベタで成膜し、コモン電極１１３とした。【０１１７】  （全面電極１３５の作製）  模擬画素電極１１１ｍを構成する全面電極１３５として、金を用いた。まず、ガラス性の駆動基板１０１の画素を形成する領域全面に、金とガラスとの密着性向上のためのクロムをスパッタを用いて５ｎｍの厚さにベタで成膜し、その上に金をスパッタを用いて１００ｎｍの厚さにベタで成膜し、全面電極１３５とした。【０１１８】  （絶縁膜１３１および模擬画素電極１１１ｍの作製）  絶縁膜１３１として、塗布型感光性絶縁材料のＪＳＲ社製ＰＣ４０３を用いた。全面電極１３５の上に、ＰＣ４０３を厚さ２μｍとなるようにスピンコータを用いて１０００ｒｐｍで成膜し、露光量２０００Ｊ／ｍ２でＵＶパターン露光した。現像は、ＴＭＡＨ（水酸化テトラメチルアンモニウム）２．３８％水溶液で１分。焼成は２２０℃で１時間行った。【０１１９】  これにより、１５０μｍ×１５０μｍの開口部１３２を、２５４μｍピッチ（１インチあたり１００画素）で５０×５０＝２５００個並べ、２５００個の模擬画素電極１１１ｍを形成した。【０１２０】  （散乱層１３３の作製）  模擬画素電極１１１ｍを形成した後、その上に、ＰＶＡ（ポリビニルアルコール）水溶液に二酸化チタンの粒子を分散させたインクをスクリーン印刷で印刷し、８０℃で乾燥させて、コモン電極から入射した外光を散乱反射して白表示を行う散乱層１３３を２０μｍの厚さに形成した。その上に、図示しないビーズスペーサ（直径２５μｍのシリカ球）を散布した。【０１２１】  （材料特性評価用パネル１０ａの構成）  コモン電極１１３を形成したガラス基板１０３に、エポキシ樹脂をスクリーン印刷によって印刷し、シールパターン１０５を形成した。シールパターン１０���を形成したガラス基板１０３と模擬画素電極１１１ｍを形成した駆動基板１０１とを、シールパターン１０５で貼り合せた。【０１２２】  ガラス基板１０３と駆動基板１０１との間に、上述した銀イオン１２５を含む電解液１２３を真空注入法で注入し、注入口をＵＶ硬化性のＰＭＭＡ（ポリメチルメタアクリレート）樹脂で封止して、実施例１の材料特性評価用パネル１０ａを作製した。以上のようにして作製した材料特性評価用パネル１０ａの構成を、図６（ａ）に示す。【０１２３】  （材料特性評価１）  図６（ｂ）において、材料特性評価用パネル１０ａの評価用の駆動波形Ｖｉｎは、白表示用の白パルスＰｗ（電圧−Ｖｗ、印加時間５００ｍｓ）と黒表示用の黒パルスＰｂ（電圧Ｖｂ、印加時間５００ｍｓ）とを交互に周期２ｓで印加する。【０１２４】  まず、材料特性評価用パネル１０ａの全面電極１３５とコモン電極１１３との間に電源ＰＳと電流計ＣＭとを接続し、Ｖｗ＝Ｖｂ＝１．５Ｖの上述した評価用の駆動波形Ｖｉｎを印加することで、材料特性評価用パネル１０ａが白表示および黒表示を行うことを確認した。【０１２５】  黒パルスＰｂが印加されている間に測定した１画素当たりの電流値Ｉｄの波形と、測定した電流値Ｉｄから導かれた材料特性評価用パネル１０ａの１画素当たりの抵抗値Ｒとを図７に示す。ただし、電流値Ｉｄは、電流計ＣＭで測定した電流波形を総画素数の２５００で割り、１画素当たりの電流値に換算して示している。【０１２６】  図７から明らかなように、黒パルスＰｂが印加されると、まず第１の反応ＲＡ１が生じ（０≦パルス印加時間Ｔｐ≦２００ｍｓ）、次に第２の反応ＲＡ２が生じている（２４０ｍｓ≦Ｔｐ）ことがわかる。第１の反応ＲＡ１の終端の抵抗値Ｒが大きく変化し始める点を抵抗変曲点Ｒｉｐとする。【０１２７】  第１の反応ＲＡ１は、コモン電極１１３の界面に存在していた銀イオン１２５が還元されてコモン電極１１３上に析出する反応で、第２の反応ＲＡ２は、コモン電極１１３の界面の銀イオン１２５が無くなった後に、電界液１２３の中央部の銀イオン１２５が補う形で反応していると推測される。【０１２８】  図７から、上述した方法で作製した実施例１の材料特性評価用パネル１０ａにＶｗ＝Ｖｂ＝１．５Ｖの駆動波形Ｖｉｎを印加すると、１画素当たりの抵抗値が、２００ｍｓまでは約３００ｋΩ、２４０ｍｓ以降は約２２００ｋΩとなることがわかった。【０１２９】  （材料特性評価２）  次に、実施例１の材料特性評価用パネル１０ａに、図６（ｂ）の駆動波形Ｖｉｎを１０００回繰り返し印加して、耐電圧を測定した。駆動波形Ｖｉｎの印加電圧は、Ｖｗ＝Ｖｂ＝１．６Ｖから２．０Ｖまで０．１Ｖきざみに変化させた。耐電圧の判定は、具体的には、駆動波形Ｖｉｎを１０００回繰り返し印加した後に、電界液１２３中に気泡が発生しているか否かを確認した。耐電圧を超えると、電解液１２３あるいはそれに含まれる水分等が電気分解されて気泡が発生すると推測できる。結果を表１に示す。【０１３０】
【表１】
2010067681.tif 000003
【０１３１】  表１から、駆動波形Ｖｉｎの印加電圧Ｖｗ＝Ｖｂ＝１．７Ｖ以下であれば、気泡は発生しないことがわかる。これにより、上述した方法で作製した実施例１の材料特性評価用パネル１０ａの耐電圧は１．７Ｖであることがわかった。【０１３２】  （表示パネル１０での確認）  次に、上述した電解液１２３を用い、材料特性評価用パネル１０ａと同様の画素構成で、図１に示したＴＦＴを用いた表示パネル１０を作製して特性を確認した。作製した表示パネル１０の断面図を図８に示す。表示パネル１０の構成は図６（ａ）の材料特性評価用パネル１０ａにＴＦＴを付加したものであるが、画素電極１１１は各画素毎に分離して設けてあり、模擬画素電極１１１ｍを形成するための絶縁膜１３１は形成していない。【０１３３】  ＴＦＴの構成は図２に示したものと同じで、選択トランジスタ１３および駆動トランジスタ１５にはａ−Ｓｉ（アモルファスシリコン）ＴＦＴを用い、画素電極１１１の大きさは１５０ｕｍ×１５０ｕｍ、画素ピッチは２５４μｍ、画素数は５０×５０＝２５００個とした。この時、駆動トランジスタ１５のチャネル抵抗は７０ｋΩであった。【０１３４】  図９（ａ）に、実施例１の表示パネル１０の画素１１の回路構成を示す。実施例１の表示パネル１０の画素１１の回路構成は、図１および図２（ａ）に示した回路構成と同じである。【０１３５】  図９（ｂ）に、表示パネル１０の評価用の駆動波形Ｖｉｎを示す。駆動波形Ｖｉｎは、駆動トランジスタ１５のソース電圧Ｖｄｄとコモン電極１１３のコモン電位Ｖｃｏｍとの間に、白表示用の白パルスＰｗ（電圧−Ｖｗ、印加時間５００ｍｓ）と黒表示用の黒パルスＰｂ（電圧Ｖｂ１およびＶｂ２、印加時間５００ｍｓ）とを交互に周期２ｓで印加する。黒パルスＰｂは、パルス印加時間Ｔｐ≦２００ｍｓは電圧Ｖｂ１、２００ｍｓ＜Ｔｐ≦５００ｍｓは電圧Ｖｂ２（Ｖｂ２＜Ｖｂ１）の２段階のパルス波形である。この場合、電圧Ｖｂ１の矩形波と電圧Ｖｂ２の矩形波とが連続的に印加されるパルス波形である。【０１３６】  実施例１では、Ｖｗ＝Ｖｂ１＝２．０Ｖ、Ｖｂ２＝１Ｖとした。駆動波形Ｖｉｎの印加を１０００回繰り返したが、気泡の発生は見られず、問題は生じなかった。因みに、白表示から黒表示に変化するまでの黒化時間は、５００ｍｓであった。上述した黒パルスＰｂの印加時間はここから決定されている。【０１３７】  （比較例１）  実施例１において、黒パルスＰｂの印加電圧を切り替えることなく、Ｖｂ１＝Ｖｂ２＝２Ｖのままで駆動した。１０００回繰り返し後、画素の約８０％で気泡が発生した。【０１３８】  （比較例２）  実施例１において、黒パルスＰｂの印加電圧を切り替えることなく、Ｖｂ１＝Ｖｂ２＝１Ｖのままで駆動した。１０００回繰り返し後、気泡は発生しなかった。しかし、黒パルスＰｂの印加時間＝５００ｍｓでは白表示から黒表示に完全には変化せず、黒化時間は、実施例１のほぼ５倍の２５００ｍｓ必要であった。以上の結果を表２に示す。【０１３９】
【表２】
2010067681.tif 000004
【０１４０】  以上の結果について考察する。表３に、比較例１および比較例２での、画素１１の黒パルスＰｂ印加時の駆動トランジスタ１５のドレイン−ソース間電圧ＶｄｓおよびＥＤ素子１７の画素電極１１１−コモン電極１１３間電圧Ｖｅｄの、図７に示した第１の反応ＲＡ１の領域と第２の反応ＲＡ２の領域での測定値を示す。【０１４１】
【表３】
2010067681.tif 000005
【０１４２】  表３からわかるように、比較例１の第２の反応ＲＡ２の領域では、画素１１の画素電極１１１−コモン電極１１３間電圧Ｖｅｄが上述した耐電圧（＝１．７Ｖ）を越えており、気泡が発生して破壊に繋がったことがわかる。【０１４３】  （実施例２）  実施例２の材料特性評価用パネル１０ａは、実施例１の材料特性評価用パネル１０ａから、以下の全面電極１３５の材質のみを変更した。その他の点は、実施例１の材料特性評価用パネル１０ａと同じである。【０１４４】  （全面電極１３５の作製）  駆動基板１０１上の画素を形成する領域全面に、銀ペーストをスクリーン印刷でベタで成膜し、全面電極１３５とした。銀ペーストの厚みは、０．８μｍとした。【０１４５】  （材料特性評価１）  実施例１と同様に、材料特性評価１を行った。黒パルスＰｂが印加されている間に測定した１画素当たりの電流値Ｉｄの波形と、測定した電流値Ｉｄから導かれた材料特性評価用パネル１０ａの１画素当たりの抵抗値Ｒとを図１０に示す。【０１４６】  図１０から明らかなように、黒パルスＰｂが印加されると、まず第１の反応ＲＡ１が生じ（０≦パルス印加時間Ｔｐ≦２２０ｍｓ）、次に第２の反応ＲＡ２が（２６０ｍｓ≦Ｔｐ≦３８０ｍｓ）、次いで第３の反応ＲＡ３が生じている（４００ｍｓ≦Ｔｐ）ことがわかる。第１の反応ＲＡ１の終端の抵抗値Ｒが大きく変化し始める点を第１の抵抗変曲点Ｒｉｐ１、第２の反応ＲＡ２の終端での抵抗値Ｒが大きく変化し始める点を第２の抵抗変曲点Ｒｉｐ２とする。【０１４７】  実施例１と同様に、第１の反応ＲＡ１は、コモン電極１１３の界面に存在していた銀イオン１２５が還元されてコモン電極１１３上に析出する反応で、第２の反応ＲＡ２は、コモン電極１１３の界面の銀イオン１２５が無くなった後に、電界液１２３の中央部の銀イオン１２５が補う形で反応したと推測している。さらに第３の反応ＲＡ３は、全面電極１３５の材料である銀ペーストから溶け出した銀イオン１２５が、コモン電極１１３まで移動した後に反応したと推測している。【０１４８】  （材料特性評価２）  実施例１と同様に、材料特性評価２を行った。結果を表４に示す。【０１４９】
【表４】
2010067681.tif 000006
【０１５０】  表４から、駆動波形Ｖｉｎの印加電圧Ｖｗ＝Ｖｂ＝１．７Ｖ以下であれば、気泡は発生しないことがわかる。これにより、上述した方法で作製した材料特性評価用パネル１０ａの耐電圧は、実施例１と同様に、１．７Ｖであることがわかった。【０１５１】  （表示パネル１０での確認）  次に、実施例１と同様に、ＴＦＴを用いた表示パネル１０を作製して特性を確認した。黒パルスＰｂは、図９（ｂ）と同様に、パルス印加時間Ｔｐ≦２２０ｍｓは電圧Ｖｂ１＝２Ｖ、２２０ｍｓ＜Ｔｐ≦５００ｍｓは電圧Ｖｂ２＝１．６Ｖとした。駆動波形Ｖｉｎの印加を１０００回繰り返したが、気泡の発生は見られず、問題は生じなかった。因みに、白表示から黒表示に変化するまでの黒化時間は、５００ｍｓであった。上述した黒パルスＰｂの印加時間はここから決定されている。【０１５２】  （比較例３）  実施例２において、黒パルスＰｂの印加電圧を切り替えることなく、Ｖｂ１＝Ｖｂ２＝２Ｖのままで駆動した。１０００回繰り返し後、画素の約２５％で気泡が発生した。【０１５３】  （比較例４）  実施例２において、黒パルスＰｂの印加電圧を切り替えることなく、Ｖｂ１＝Ｖｂ２＝１．６Ｖのままで駆動した。１０００回繰り返し後、気泡は発生しなかった。しかし、黒パルスＰｂの印加時間＝５００ｍｓでは白表示から黒表示に完全には変化せず、黒化時間は、実施例２のほぼ４倍の２０００ｍｓ必要であった。以上の結果を表５に示す。【０１５４】
【表５】
2010067681.tif 000007
【０１５５】  以上の結果について考察する。表６に、比較例３および比較例４での、画素１１の黒パルスＰｂ印加時の駆動トランジスタ１５のドレイン−ソース間電圧ＶｄｓおよびＥＤ素子１７の画素電極１１１−コモン電極１１３間電圧Ｖｅｄの、図１０に示した第１の反応ＲＡ１の領域、第２の反応ＲＡ２の領域および第３の反応ＲＡ３の領域での測定値を示す。【０１５６】
【表６】
2010067681.tif 000008
【０１５７】  表６からわかるように、比較例３の第２の反応ＲＡ２の領域および第３の反応ＲＡ３の領域では、画素１１の画素電極１１１−コモン電極１１３間電圧Ｖｅｄが上述した耐電圧（＝１．７Ｖ）を越えており、気泡が発生して破壊に繋がったことがわかる。【０１５８】  （実施例３）  実施例３の材料特性評価用パネル１０ａは、実施例２の材料特性評価用パネル１０ａから、以下の電界液１２３中のヨウ化銀濃度のみを変更した。その他の点は、実施例２の材料特性評価用パネル１０ａと同じである。【０１５９】  （電解液１２３の作製）  実施例２の電解液１２３において、電界液１２３中のヨウ化銀７５ｍｇを２倍の１５０ｍｇとした。【０１６０】  （材料特性評価１）  実施例２と同様に、材料特性評価１を行った。黒パルスＰｂが印加されている間に測定した１画素当たりの電流値Ｉｄの波形と、測定した電流値Ｉｄから導かれた材料特性評価用パネル１０ａの１画素当たりの抵抗値Ｒとを図１１に示す。【０１６１】  図１１から、実施例３では、実施例２と同様に、第１の反応ＲＡ１（０≦パルス印加時間Ｔｐ≦１６０ｍｓ）、第２の反応ＲＡ２（１８０ｍｓ≦Ｔｐ≦２８０ｍｓ）および第３の反応ＲＡ３が生じている（３２０ｍｓ≦Ｔｐ）ことがわかる。第１の反応ＲＡ１の終端の抵抗値Ｒが大きく変化し始める点を第１の抵抗変曲点Ｒｉｐ１、第２の反応ＲＡ２の終端での抵抗値Ｒが大きく変化し始める点を第２の抵抗変曲点Ｒｉｐ２とする。【０１６２】  さらに、電解液１２３中のヨウ化銀の量を２倍にしたことで、材料特性評価用パネル１０ａの抵抗値Ｒが低下していることが確認できる。【０１６３】  （材料特性評価２）  実施例２と同様に、材料特性評価２を行った。結果を表７に示す。【０１６４】
【表７】
2010067681.tif 000009
【０１６５】  表７から、駆動波形Ｖｉｎの印加電圧Ｖｗ＝Ｖｂ＝１．５Ｖ以下であれば、気泡は発生しないことがわかる。これにより、上述した方法で作製した材料特性評価用パネル１０ａの耐電圧は１．５Ｖであることがわかった。【０１６６】  （表示パネル１０での確認）  次に、実施例２と同様に、ＴＦＴを用いた表示パネル１０を作製して特性を確認した。黒パルスＰｂは図９（ｂ）と同様に、パルス印加時間Ｔｐ≦２８０ｍｓは電圧Ｖｂ１＝２Ｖ、２８０ｍｓ＜Ｔｐ≦４００ｍｓは電圧Ｖｂ２＝１．４Ｖとした。駆動波形Ｖｉｎの印加を１０００回繰り返したが、気泡の発生は見られず、問題は生じなかった。因みに、白表示から黒表示に変化するまでの黒化時間は、４００ｍｓであった。上述した黒パルスＰｂの印加時間はここから決定されている。【０１６７】  （比較例５）  実施例３において、黒パルスＰｂの印加電圧を切り替えることなく、Ｖｂ１＝Ｖｂ２＝２Ｖのままで駆動した。１０００回繰り返し後、画素の約９０％で気泡が発生した。【０１６８】  （比較例６）  実施例３において、黒パルスＰｂの印加電圧を切り替えることなく、Ｖｂ１＝Ｖｂ２＝１．４Ｖのままで駆動した。１０００回繰り返し後、気泡は発生しなかった。しかし、黒パルスＰｂの印加時間＝５００ｍｓでは白表示から黒表示に完全には変化せず、黒化時間は、実施例３のほぼ５倍の２０００ｍｓ必要であった。以上の結果を表８に示す。【０１６９】
【表８】
2010067681.tif 000010
【０１７０】  以上の結果について考察する。表９に、比較例５および比較例６での、画素１１の黒パルスＰｂ印加時の駆動トランジスタ１５のドレイン−ソース間電圧ＶｄｓおよびＥＤ素子１７の画素電極１１１−コモン電極１１３間電圧Ｖｅｄの、図１１に示した第１の反応ＲＡ１の領域、第２の反応ＲＡ２の領域および第３の反応ＲＡ３の領域での測定値を示す。【０１７１】
【表９】
2010067681.tif 000011
【０１７２】  表９からわかるように、比較例５の第２の反応ＲＡ２の領域および第３の反応ＲＡ３の領域では、画素１１の画素電極１１１−コモン電極１１３間電圧Ｖｅｄが上述した耐電圧（＝１．５Ｖ）を越えており、気泡が発生して破壊に繋がったことがわかる。
【符号の説明】
【０１７３】  １０  表示パネル  １０ａ  材料特性評価用パネル  １１  画素  １３  選択トランジスタ  １５  駆動トランジスタ  １７  電気化学表示素子（ＥＤ素子）  ２１  信号回路  ３１  走査回路  １０１  駆動基板  １０３  コモン基板  １０５  シールパターン  １１１  画素電極  １１１ｍ  模擬画素電極  １１３  コモン電極  １１５  ゲート絶縁層  １１７  平坦化膜  １２１  電解液層  １２３  電解液  １２５  銀イオン  １３１  絶縁膜  １３２  （絶縁膜１３１の）開口部  １３３  散乱層  １３５  全面電極  Ｇ１、Ｇ２、Ｇ３  走査線  Ｓ１、Ｓ２、Ｓ３  信号線
【図１】
2010067681.tif 000012
【図２】
2010067681.tif 000013
【図３】
2010067681.tif 000014
【図４】
2010067681.tif 000015
【図５】
2010067681.tif 000016
【図６】
2010067681.tif 000017
【図７】
2010067681.tif 000018
【図８】
2010067681.tif 000019
【図９】
2010067681.tif 000020
【図１０】
2010067681.tif 000021
【図１１】
2010067681.tif 000022
【図１２】
2010067681.tif 000023
【手続補正書】
【提出日】平成22年6月1日(2010.6.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
二次元マトリクス状に配置された複数の画素にそれぞれ設けられた複数の画素電極と、  前記複数の画素に共通に設けられたコモン電極と、
各画素電極と前記コモン電極とに挟持され、金属のイオンを含む電解液層とを備えた電気化学表示素子を用い、
前記各画素電極と前記コモン電極との間に析出電圧を印加することで、前記金属を析出あるいはイオン化させて画像を表示する電気化学表示素子の駆動方法において、
前記析出電圧は、複数段階の析出を行うための電圧の異なる複数の矩形波を含み、
前記複数の矩形波の内、最も電圧の高い矩形波の電圧は、当該最も電圧の高い矩形波の電圧を連続的に印加することによって、前記画素の抵抗値が急激に増加し始める抵抗変曲点に至った後に、前記画素が破壊に至る電圧であり、
前記最も電圧の高い矩形波の印加時間は、前記最も電圧の高い矩形波の電圧を連続的に印加した時に前記抵抗変曲点に至る時間以下に設定されることを特徴とする電気化学表示素子の駆動方法。
【請求項２】
前記複数の矩形波を選択的に複数回印加することで多階調表示を行うことを特徴とする請求項１に記載の電気化学表示素子の駆動方法。
【請求項３】
前記複数の矩形波は、連続的に印加される高電圧の矩形波と低電圧の矩形波とを含むことを特徴とする請求項１または２に記載の電気化学表示素子の駆動方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【国際調査報告】
2010067681.tif 000024
2010067681.tif 000025
2010067681.tif 000026
2010067681.tif 000027