(57)【要約】  この電子部品内蔵配線板（１）は、導体パターン層（４０）と、導体パターン層（４０）に設けられ、フリップチップ実装する電子部品（２）と電気的に接合する接続端子（８０）と、導体パターン層（４０）上に形成されたソルダーレジスト層（１１２）と、を備える。そして、このソルダーレジスト層（１１２）は、導体パターン層（４０）上における接続端子（８０）の周囲に形成され、導体パターン層（４０）上におけるその他の少なくとも一部の領域には形成されていない。このため、接続端子（８０）が保護され、導体間の絶縁性が確保される。さらに、ソルダーレジスト層（１１２）が導体パターン層（４０）上の全面に形成されていないため、基板の反りを低減させることが可能となる。
2010052942.tif 000002
【特許請求の範囲】
【請求項１】
電子部品をフリップチップ実装にて内蔵した電子部品内蔵配線板であって、
導体パターン層と、
該導体パターン層に設けられ、前記電子部品と電気的に接合する接続端子と、
前記導体パターン層上に形成されたソルダーレジスト層と、を備え、
前記ソルダーレジスト層は、前記導体パターン層上における前記接続端子の周囲に形成され、前記導体パターン層上におけるその他の少なくとも一部の領域には、形成されていない、
ことを特徴とする電子部品内蔵配線板。
【請求項２】
前記接続端子は、前記導体パターン層と異なる金属で前記導体パターン層上に形成される接合層を含む、
ことを特徴とする請求項１に記載の電子部品内蔵配線板。
【請求項３】
前記接合層は半田からなる、
ことを特徴とする請求項２に記載の電子部品内蔵配線板。
【請求項４】
前記ソルダーレジスト層は、前記導体パターン層における前記接続端子の形成領域の少なくとも一部分を覆っている、
ことを特徴とする請求項１に記載の電子部品内蔵配線板。
【請求項５】
前記電子部品は絶縁材で覆われており、該絶縁材にはスルーホール導体が形成されている、
ことを特徴とする請求項１に記載の電子部品内蔵配線板。
【請求項６】
前記導体パターン層は、前記絶縁材の表面から突出していない、
ことを特徴とする請求項５に記載の電子部品内蔵配線板。
【請求項７】
前記電子部品には、前記接続端子と接合させるためのバンプが形成されている、
ことを特徴とする請求項１に記載の電子部品内蔵配線板。
【請求項８】
前記導体パターン層の表面が粗化されている、
ことを特徴とする請求項１に記載の電子部品内蔵配線板。
【請求項９】
前記電子部品のバンプは、回路形成面の端部に配置されている、
ことを特徴とする請求項７に記載の電子部品内蔵配線板。
【請求項１０】
支持体上に金属箔が配置された積層基材における前記金属箔上に、導体パターン層を形成する工程と、
前記導体パターン層上の一部の領域に、所定の開口部を設けたソルダーレジスト層を形成する工程と、
前記ソルダーレジスト層の開口部に対応する前記導体パターン層上に接合層を設けることで、接続端子を形成する工程と、
前記積層基材上に、前記電子部品を該電子部品の回路形成面と前記接続端子の形成面とが向かい合うように配置し、前記電子部品と前記接続端子とを電気的に接続する工程と、
前記実装後の電子部品を絶縁材で被覆する工程と、
前記支持体を除去する工程と、
露出している前記金属箔を除去する工程と、を有する、
ことを特徴とする電子部品内蔵配線板の製造方法。
【請求項１１】
前記接合層は前記導体パターン層と異なる金属からなる、
ことを特徴とする請求項１０に記載の電子部品内蔵配線板の製造方法。
【請求項１２】
前記接合層は半田からなる、
ことを特徴とする請求項１１に記載の電子部品内蔵配線板の製造方法。
【請求項１３】
前記電子部品を前記絶縁材で被覆した後、前記絶縁材に貫通孔を設け、スルーホール導体を形成する工程をさらに有する、
ことを特徴とする請求項１０に記載の電子部品内蔵配線板の製造方法。
【請求項１４】
前記導体パターン層は、電解めっきにより形成される、
ことを特徴とする請求項１０に記載の電子部品内蔵配線板の製造方法。
【請求項１５】
前記電子部品には、前記接続端子と接合させるためのバンプが形成されている、
ことを特徴とする請求項１０に記載の電子部品内蔵配線板の製造方法。
【請求項１６】
前記導体パターン層の形成後、前記ソルダーレジスト層を形成する前に、前記導体パターン層の表面を粗化する工程をさらに有する、
ことを特徴とする請求項１０に記載の電子部品内蔵配線板の製造方法。
【請求項１７】
前記電子部品の実装後、前記接続端子の周りに絶縁性樹脂を充填する工程をさらに有する、
ことを特徴とする請求項１０に記載の電子部品内蔵配線板の製造方法。
【請求項１８】
前記電子部品のバンプは、回路形成面の端部に配置されている、
ことを特徴とする請求項１５に記載の電子部品内蔵配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子等の電子部品を内部に収容した電子部品内蔵配線板に関する。
【背景技術】
【０００２】
近年、電子機器の高性能化、小型化が進展し、それと共に、電子機器の内部に実装される配線板の高機能化、高集積化の要請は益々高くなってきている。【０００３】
これに対し、ＩＣチップ等の電子部品を配線板内に収容する（内蔵する）技術が種々提案されている（例えば、特許文献１で開示される多層配線基板など）。【０００４】
特許文献１で開示されるように、電子部品を配線板に内蔵することにより、多層配線板の高機能化と高密度化とが可能となる。つまり、電子部品を内部に収納することで、表層の実装領域に他の電子部品等を実装することが可能となり、高機能化が可能となる。【０００５】
また、電子部品を内蔵することにより、多層配線板自体を小さくすることも可能となり、従来の多層配線板と比較して、回路を高密度化することができる。さらに、配線長を減少させ得るため、性能向上も期待できる。
【特許文献１】特開２００４−７００６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、配線板の製造プロセスにおいて、半田の付着防止、導体間の絶縁性の維持、導体の保護などの目的から、形成した導体パターン上にソルダーレジストをコーティングすることは周知である。特に、ファインピッチ化のため、内蔵される電子部品と電気的に接続させるための接続端子を含む導体パターン層は、ソルダーレジストで保護されるのが望ましい。【０００７】
一方、ソルダーレジストを構成する材料（絶縁性樹脂）の熱膨張率は、導体パターンを構成する金属の熱膨張率より高い。したがって、上記の接続端子が形成された導体パターン層において、全面にソルダーレジストが形成されると、両者の熱膨張率の違いから配線板に反りが発生してしまうおそれがある。【０００８】
本発明は、上記従来の問題に鑑みてなされたものであり、ファインピッチ化が図れると共に、反りの発生を防止でき、接続信頼性等の品質に優れる電子部品内蔵配線板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る電子部品内蔵配線板は、
電子部品をフリップチップ実装にて内蔵した電子部品内蔵配線板であって、
導体パターン層と、
該導体パターン層に設けられ、前記電子部品と電気的に接合する接続端子と、
前記導体パターン層上に形成されたソルダーレジスト層と、を備え、
前記ソルダーレジスト層は、前記導体パターン層上における前記接続端子の周囲に形成され、前記導体パターン層上におけるその他の少なくとも一部の領域には、形成されていない、ことを特徴とする。【００１０】
好ましくは、前記接続端子は、前記導体パターン層と異なる金属で前記導体パターン層上に形成される接合層を含む。【００１１】
前記接合層は半田で構成されていてもよい。【００１２】
好ましくは、前記ソルダーレジスト層は、前記導体パターン層における前記接続端子の形成領域の少なくとも一部分を覆っている。【００１３】
好ましくは、前記電子部品は絶縁材で覆われており、該絶縁材にはスルーホール導体が形成されている。【００１４】
この場合、前記導体パターン層は、前記絶縁材の表面から突出しない状態で形成されていてもよい。【００１５】
前記導体パターン層の表面が粗化されていてもよい。【００１６】
また、本発明に係る電子部品内蔵配線板の製造方法は、
支持体上に金属箔が配置された積層基材における前記金属箔上に、導体パターン層を形成する工程と、
前記導体パターン層上の一部の領域に、所定の開口部を設けたソルダーレジスト層を形成する工程と、
前記ソルダーレジスト層の開口部に対応する前記導体パターン層上に接合層を設けることで、接続端子を形成する工程と、
前記積層基材上に、前記電子部品を該電子部品の回路形成面と前記接続端子の形成面とが向かい合うように配置し、前記電子部品と前記接続端子とを電気的に接続する工程と、
前記実装後の電子部品を絶縁材で被覆する工程と、
前記支持体を除去する工程と、
露出している前記金属箔を除去する工程と、を有する、ことを特徴とする。【００１７】
前記接合層は前記導体パターン層と異なる金属からなるのが好ましい。【００１８】
この場合、前記接合層を半田で形成してもよい。【００１９】
前記電子部品を前記絶縁材で被覆した後、前記絶縁材に貫通孔を設け、スルーホール導体を形成する工程をさらに有してもよい。【００２０】
前記導体パターン層を電解めっきで形成してもよい。【００２１】
前記導体パターン層の形成後、前記ソルダーレジスト層を形成する前に、前記導体パターン層の表面を粗化する工程をさらに有してもよい。【００２２】
前記電子部品の実装後、前記接続端子の周りに絶縁性樹脂を充填する工程をさらに有してもよい。【００２３】
また、上記両発明において、前記電子部品には、前記接続端子と接合させるためのバンプが形成されていることが望ましい。その場合、前記バンプは、回路形成面に格子状に配置（いわゆる、エリアアレイ型）されていてもよいし、回路形成面の端部に配置（いわゆる、ペリフェラル型）されていてもよい。
【発明の効果】
【００２４】
本発明によれば、ファインピッチ化が図れると共に、反りの発生を防止でき、接続信頼性等の品質に優れる電子部品内蔵配線板を提供できる。
【図面の簡単な説明】
【００２５】
【図１Ａ】支持基材の構成を示す断面図である。
【図１Ｂ】支持基材に第１の下地層及び第２の下地層が形成された様子を示す断面図である。
【図１Ｃ】図１Ｂの基板に感光性レジストがラミネートされた様子を示す断面図である。
【図１Ｄ】図１Ｂの基板にめっきレジスト層が形成された様子を示す断面図である。
【図１Ｅ】図１Ｄの基板に銅めっき層が形成された様子を示す断面図である。
【図１Ｆ】図１Ｅの基板からめっきレジスト層が剥離された後の様子を示す断面図である。
【図１Ｇ】図１Ｆの基板にソルダーレジスト層が形成された様子を示す断面図である。
【図１Ｈ】図１Ｇの基板に接合層が形成された様子を示す断面図である。
【図２Ａ】電子部品の実装工程を示す断面図である。
【図２Ｂ】アンダーフィル材充填後の様子を示す断面図である。
【図３Ａ】積層工程を示す断面図（その１）である。
【図３Ｂ】積層工程を示す断面図（その２）である。
【図３Ｃ】積層工程を示す断面図（その３）である。
【図４Ａ】図３Ｃの基板からキャリアを剥離した後の様子を示す断面図である。
【図４Ｂ】図４Ａの基板に貫通孔が形成された様子を示す断面図である。
【図４Ｃ】図４Ｂの基板に無電解銅めっきを施した後の様子を示す断面図である。
【図４Ｄ】図４Ｃの基板にめっきレジスト層が形成された様子を示す断面図である。
【図４Ｅ】図４Ｄの基板に銅めっき膜及びスルーホール導体が形成された様子を示す断面図である。
【図４Ｆ】本発明の一実施形態に係る電子部品内蔵配線板の構成を示す断面図である
【図５Ａ】図４Ｆの電子部品内蔵配線板から多層配線板を製造する工程を示す断面図である（その１）。
【図５Ｂ】図４Ｆの電子部品内蔵配線板から多層配線板を製造する工程を示す断面図である（その２）。
【図５Ｃ】図４Ｆの電子部品内蔵配線板から多層配線板を製造する工程を示す断面図である（その３）。
【図５Ｄ】図４Ｆの電子部品内蔵配線板から多層配線板を製造する工程を示す断面図である（その４）。
【図５Ｅ】図４Ｆの電子部品内蔵配線板から多層配線板を製造する工程を示す断面図である（その５）。
【図５Ｆ】図４Ｆの電子部品内蔵配線板を使用した多層配線板の構成を示す断面図である。
【図６】本実施形態におけるソルダーレジスト層の形成態様を説明するための平面図である。
【図７】他の実施形態におけるソルダーレジスト層の形成態様を説明するための平面図（その１）である。
【図８】他の実施形態におけるソルダーレジスト層の形成態様を説明するための平面図である（その２）。
【図９】他の実施形態におけるソルダーレジスト層の形成態様を説明するための平面図である（その３）。
【符号の説明】
【００２６】
１    電子部品内蔵配線板
２    電子部品
３    絶縁材
４    アンダーフィル材
５    充填樹脂
２０  バンプ
４０、５０、６０、７０  導体パターン
８０  接続端子
８１  パッド
８２  接合層
９０  スルーホール導体
９１  第１の内層のスルーホールランド
９２  第２の内層のスルーホールランド
９３  第１の外層のスルーホールランド
９４  第２の外層のスルーホールランド
１１２  ソルダーレジスト層
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態に係る電子部品内蔵配線板及びその製造方法について、図面を参照して説明する。【００２８】
図４Ｆは、本実施形態に係る電子部品内蔵配線板１の概略断面図である。この電子部品内蔵配線板１は、例えば、多層プリント配線板のコア基板等として使用される。【００２９】
電子部品内蔵配線板１は、電子部品２と、絶縁材３と、アンダーフィル材４と、充填樹脂５と、内層の導体パターン４０、５０と、ソルダーレジスト層１１２と、外層の導体パターン６０、７０と、接続端子８０と、スルーホール導体９０と、からなる。【００３０】
電子部品２は、フリップチップであり、エリアアレイ型に配列した複数のバンプ２０を有している。バンプ２０は、例えば、厚さ約３０μｍの金スタッドバンプである。【００３１】
絶縁材３は、ガラス繊維、アラミド繊維等の補強材にエポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、ビスマレイミド‐トリアジン樹脂（ＢＴ樹脂）、フェノール樹脂等の樹脂を含浸させてなる板材であり、本実施形態では、プリプレグで構成される。
アンダーフィル材４は、例えば、シリカやアルミナ等の無機フィラーを含む絶縁性樹脂であり、電子部品２の固定強度を確保すると共に、電子部品２と絶縁材（例えば、絶縁材３や充填樹脂５）との熱膨張率のギャップによって発生する歪みを吸収する役割を担う。  アンダーフィル材４は、熱硬化性樹脂と４０〜９０ｗｔ％の無機フィラーからなることが好ましい。また、フィラーのサイズ（平均粒径）は０．１〜３．０μｍであることが好ましい。
充填樹脂５は、熱硬化性樹脂と無機フィラーとからなることが好ましい。無機フィラーには、たとえば、Ａｌ２Ｏ３、ＭｇＯ、ＢＮ、ＡｌＮまたはＳｉＯ２などを用いることができる。熱硬化性樹脂には、たとえば、耐熱性が高いエポキシ樹脂、フェノール樹脂またはシアネート樹脂が好ましく、この中でも、耐熱性が優れるエポキシ樹脂が特に好ましい。
ソルダーレジスト層１１２は、例えば、アクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、紫外線硬化型の樹脂等を材料として、スクリーン印刷、スプレーコーティング、ロールコーティング等で形成することができる。あるいは、アクリル−エポキシ系樹脂を用いた感光性ドライフィルムを真空ラミネート等することで形成してもよい。【００３２】
銅等からなる導体パターン４０は、電子部品内蔵配線板１の第１面側（電子部品２の回路形成面と対向する側）の内部（以下、第１の内層という。）に形成されている。導体パターン４０の厚みは約１５μｍである。導体パターン４０の一部は、接続端子８０を構成するパッド８１やスルーホール導体９０に接続している第１の内層のスルーホールランド９１として使用される。【００３３】
銅等からなる導体パターン５０は、電子部品内蔵配線板１の第２面（第１面と反対側の主面）の内側（以下、第２の内層という。）に形成され、その一部が、スルーホール導体９０に接続している第２の内層のスルーホールランド９２となる。導体パターン５０の厚さは、約１５μｍである。第１の内層のスルーホールランド９１と第２の内層のスルーホールランド９２は、スルーホール導体９０を介して電気的に接続している。【００３４】
銅等からなる導体パターン６０は、電子部品内蔵配線板１の第１面上（以下、第１の外層という。）に形成されていて、その一部が、スルーホール導体９０に接続している第１の外層のスルーホールランド９３となる。導体パターン６０の厚さは、約２０μｍである。【００３５】
銅等からなる導体パターン７０は、電子部品内蔵配線板１の第２面上（以下、第２の外層という。）に形成されていて、その一部が、スルーホール導体９０に接続している第２の外層のスルーホールランド９４となる。導体パターン７０の厚さは、約２０μｍである。【００３６】
接続端子８０は、電子部品２のバンプ２０と電気的に接続するための端子であり、パッド８１と、接合層８２とから構成される。パッド８１の厚さは約１５μｍであり、接合層８２の厚さは約１５μｍである。
接合層８２は、パッド８１上（即ち、導体パターン４０上）にパッド８１とは異なる金属で形成される。例えば、半田、錫、ニッケル、金などの金属、あるいは、それらの合金などを用いた電解めっき等により接合層８２を形成してもよいし、半田ペーストを印刷し、リフローを行うことで形成してもよい。あるいは、これらを組み合わせることで、接合層８２を複数の層で構成してもよい。但し、接合層８２の最表層部は半田からなることが好ましい。【００３７】
以上にように構成される電子部品内蔵配線板１は、ソルダーレジスト層１１２が導体パターン層の全面ではなく部分的に形成されている点に特徴を有する。以下、図１Ａ〜図４Ｅを参照して、電子部品内蔵配線板１の製造方法を説明する。【００３８】
（１）接続端子８０の形成工程（図１Ａ〜図１Ｈ）
先ず、図１Ａに示す支持基材１００を準備する。支持基材１００は、銅箔１０１と、銅からなるキャリア１０２とを接着剤（剥離層）を使って剥離（分離）可能に接着した、いわゆるキャリア付き銅箔である。ここで、銅箔１０１の厚さは、約５μｍであり、キャリア１０２の厚さは、約７０μｍである。なお、キャリア１０２として、銅に限らず、絶縁材なども採用できる。【００３９】
次に、支持基材１００の銅箔１０１上に、電子部品２を実装するための接続端子８０をアディティブ法を用いて形成する。
なお、接続端子８０をアディティブ法で形成する前に、図１Ｂに示すように、第１の下地層１１０として、ニッケル等の金属を、無電解めっき、電解めっき、スパッタリング等の方法で支持基材１００の銅箔１０１上の全面に厚さが約１μｍとなるように形成する。  これによって、エッチングによる侵食を防止でき、ファインパターンを形成することができる。【００４０】
また、本実施形態のように、ソルダーレジスト層１１２を形成する場合には、図１Ｂに示すように、第２の下地層１１１として、チタン等の金属を、無電解めっき、スパッタリング等の方法で第１の下地層１１０上の全面に厚さが約０．１μｍとなるように形成する。これによってソルダーレジスト層１１２との密着性が向上するという効果が得られる。
ここで、アディティブ法とは、めっきレジストパターンの非形成部分にめっきを成長させた後、めっきレジストを除去することにより導体パターンを形成する手法をいう。
以下、このアディティブ法を用いた接続端子８０の形成について、具体的に説明する。【００４１】
図１Ｂの基板の第２の下地層１１１上にドライフィルム状の感光性レジスト１０３をラミネートする（図１Ｃ参照）。そして、ラミネートした感光性レジスト１０３にマスクフィルムを密着させ、紫外線で露光し、アルカリ水溶液で現像する。その結果、導体パターン４０に相当する部分のみが開口しためっきレジスト層１０４が形成される（図１Ｄ参照）。【００４２】
続いて、図１Ｄの基板を水洗し、乾燥させた後、電解銅めっきを行い、厚さ約１５μｍの銅めっき層１０５を形成する（図１Ｅ参照）。
そして、めっきレジスト層１０４を剥離することで、導体パターン４０及びパッド８１が形成された基板（図１Ｆ参照）が得られる。
それから、図１Ｆの基板表面に、液状又はドライフィルム状の感光性レジスト（ソルダーレジスト）を塗布又はラミネートして、厚さ約２０μｍのソルダーレジスト層を形成する。そして、所定のパターンが形成されたマスクフィルムをソルダーレジスト層の表面に密着させ、紫外線で露光し、アルカリ水溶液で現像する。【００４３】
その結果、図１Ｆの基板表面にソルダーレジスト層１１２が形成される（図１Ｇ参照）。図６は、図１Ｇの基板の一部分を示す平面図である。図６に示すように、ソルダーレジスト層１１２は、図１Ｇの基板表面における電子部品２の回路形成面に対応する領域に形成される。そして、ソルダーレジスト層１１２には、各パッド８１の表面を露出させるための開口部６１が複数設けられている。より厳密には、ソルダーレジスト層１１２の開口部６１によって各パッド８１の表面全域は露出されず、各パッド８１上の少なくとも一部は、ソルダーレジスト層１１２で覆われている。【００４４】
続いて、パッド８１上に接合層８２を形成する（図１Ｈ参照）。本実施形態では、接合層８２は、半田ペーストを印刷し、リフローを行うことで形成される。
この際、上述したように、ソルダーレジスト層１１２がパッド８１の周りに形成されているため、パッド８１以外の部分への半田の流出を防止でき、パッド８１上に均一で嵩高い接合層８２を形成することが容易となる。
以上のようにして、電子部品２のバンブ２０と接合させるための接続端子８０が得られる。【００４５】
（２）電子部品２の実装工程（図２Ａ、図２Ｂ）
続いて、図１Ｈの基板上に電子部品２をフェースダウン方式にて載置し、電子部品２のバンプ２０と接続端子８０とを接合して、実装する（図２Ａ参照）。
上述したように、接合層８２は、均一かつ嵩高く形成されているため、電子部品２のバンプ２０と接続端子８０との接続信頼性が確保できる。
電子部品２の実装後、電子部品２と基板との間に生じる空隙に、アンダーフィル材４を充填する（図２Ｂ参照）。
アンダーフィル材４は、上述したように、例えば、シリカやアルミナ等の無機フィラーを含む絶縁性樹脂である。【００４６】
（３）積層工程（図３Ａ〜図３Ｃ）
続いて、絶縁材３０ａと、絶縁材３０ｂとを図２Ｂの基板における電子部品２の実装面上に載置する（図３Ａ参照）。絶縁材３０ａ、３０ｂは、ガラス布等の補強材に樹脂を含浸させてなる板材（本実施形態では、プリプレグ）である。絶縁材３０ａは、電子部品２の形状に合わせてくり貫き加工が施されており、電子部品２をその実装面に対して平行な方向で囲むような態様で載置される。くり貫き加工には、打ち抜き加工法（パンチング）が好適である。尚、メカニカルドリルやレーザ等を用いてもよい。
一方、絶縁材３０ｂは、くり貫き加工が施されておらずシート状であり、絶縁材３０ａ上及び電子部品２のバンプ２０形成面と反対面上に載置される。【００４７】
絶縁材３０ａ、３０ｂの載置後、絶縁材３０ｂ上に、導体パターン５０が形成された基板５００を、導体パターン５０の形成面を絶縁材３０ｂ側に向けて積層する（図３Ｂ、図３Ｃ参照）。この積層方式として、例えば、オートクレーブ方式やハイドロプレス方式等を用いることができる。【００４８】
基板５００の製造方法について簡単に説明する。先ず、支持基材１００と同様の構成の支持基材（厚さ約５μｍの銅箔５０１と、厚さ約７０μｍのキャリア５０２とから構成される。）を準備する。そして、かかる支持基材上にドライフィルム状の感光性レジストをラミネートする。それから、ラミネートした感光性レジストに所定のパターンが形成されたマスクフィルムを密着させ、露光・現像することで、導体パターン５０に相当する部分のみが開口しためっきレジスト層が形成される。
そして、めっきレジスト層形成後の基板を水洗乾燥した後、電解ニッケルめっき等を行って、厚さ約１μｍの下地層５０３を形成する。それから、さらに電解銅めっきを行い、下地層５０３上に、厚さ約１５μｍの銅めっき層を形成する。そして、めっきレジスト層を除去し、水洗乾燥すると、導体パターン５０が形成された基板５００が得られる。【００４９】
上記積層の際、加圧されることで、絶縁材３０ａと、絶縁材３０ｂとが融合し、図３Ｃに示すように、絶縁材３が形成される。また、その際、絶縁材３０ａ、３０ｂから樹脂成分が流出し、電子部品２と、絶縁材３０ａ、３０ｂとの間に生じる空隙部が、充填樹脂５で充填される。【００５０】
（４）後工程（図４Ａ〜図４Ｅ）
続いて、図３Ｃの基板からキャリア１０２と、キャリア５０２とを剥離（分離）し、図４Ａの基板を得る。そして、メカニカルドリル等を用いた既知の穴あけ工法により、図４Ａの基板に貫通孔１０６をあける（図４Ｂ参照）。貫通孔１０６の形成後、図４Ｂの基板に無電解銅めっきを施し、両主面上および貫通孔１０６の内壁に銅めっき層１１３を形成する（図４Ｃ参照）。
そして、図４Ｃの基板の両主面上に、ドライフィルム状の感光性レジストをラミネートし、該感光性レジストにマスクフィルムを密着させ、露光・現像を行う。そうすると、導体パターン６０に相当する部分のみが開口しためっきレジスト層１０７と、導体パターン７０に相当する部分のみが開口しためっきレジスト層１０８が形成される（図４Ｄ参照）。【００５１】
次に、図４Ｄの基板を水洗し、乾燥させた後、電解銅めっきを行い、めっきレジスト層１０７及び１０８を除去する。すると、図４Ｅに示すように、銅めっき膜１０９と、スルーホール導体９０が形成される。そして、図４Ｅの基板の両主面上の不要な銅めっき層１１３、銅箔１０１及び銅箔５０１を銅を選択的にエッチングできるエッチング液を用いて除去する。続いて、ニッケル、チタン等の銅とは異なる金属を選択的にエッチングできるエッチング液を用いて、第１の下地層１１０及び第２の下地層１１１を除去する。
これにより、導体パターン６０（第１の外層のスルーホールランド９３）と、導体パターン７０（第２の外層のスルーホールランド９４）とが形成された図４Ｆに示す電子部品内蔵配線板１が得られる。
第１の下地層１１０及び第２の下地層１１１のエッチング除去の際、銅とは異なる金属を選択的にエッチングできるエッチング液を用いるため、導体パターン４０はエッチングの影響を受けず保護される。
さらに、パッド８１は、ソルダーレジスト層１１２に埋設され、その表面から突出していないので、エッチング時のパターン細りが起きにくく、ファインパターンが維持できる。【００５２】
以上のようにして製造された電子部品内蔵配線板１は、以下のような優れた特徴を有する。【００５３】
（１）電子部品２を収容（内蔵）しているため、表層の実装領域に他の電子部品等を実装することが可能となり、高機能化が可能となる。また、内蔵する電子部品をフリップチップ実装することで、薄型化（小型化）が図れる。【００５４】
（２）また、（ａ）予め、支持基材１００上に電子部品実装用の接続端子８０を形成しておくこと、（ｂ）支持基材１００の厚みが大きい（約７５μｍ）こと、（ｃ）導体パターン４０及び接続端子８０をアディティブ法にて形成すること、等により、導体パターン４０及び接続端子８０をファインピッチ（例えば、５０μｍ）で形成することが可能となる。また、支持基材１００のキャリア１０２は、剥離により容易に除去されるため、不要の金属層を除去する際、接続端子８０に加わるおそれのあるダメージを極力低減できる。さらに、形成した接続端子８０及び導体パターン４０は、後工程においてエッチング等されないため、形成時のパターン形状が保持される。したがって、パターン精度の向上が図れる。【００５５】
（３）また、収容される電子部品２は、アンダーフィル材４、絶縁材３により、被覆され、封止されているため、固定強度が高い。このため、電子部品内蔵配線板１をコア基板としたビルトアップ等の多層化工程において、ハンドリングが容易となり、また、エッチング等が行われても、電子部品２に与える影響を極力防止できる。【００５６】
（４）また、電子部品内蔵配線板１は、絶縁材料（アンダーフィル材４及び絶縁材３）が、電子部品２をその実装面における下方向及び上方向で挟み込んだ態様の構造（対称構造）を有している。かかる対称構造にすると、ストレス（熱、振動衝撃、落下衝撃等）による応力が緩和でき、反りに対する耐性が確保できる。
さらに、電子部品内蔵配線板１の第１面上及び第２面上に、それぞれ、導体パターン６０及び導体パターン７０が形成されているため、反りに対する耐性はより一層高いものとなる。【００５７】
（５）また、導体パターン４０の形成層において、接続端子８０の周りをソルダーレジスト層１１２でコーティングしているため、不必要な部分に半田が付かず、接続端子８０が保護され、導体間の絶縁性が確保される。さらに、導体パターン４０の形成層において、ソルダーレジスト層１１２が全面に形成されておらず、非形成部が設けられている。つまり、熱膨張率の高いソルダーレジストの形成領域を必要不可欠な領域のみに制限している。このため、基板の反りを低減させることが可能となる。【００５８】
図５Ｆは、図４Ｆの電子部品内蔵配線板１をコア基板として使用した多層配線板６００の概略断面図である。この多層配線板６００の製造方法について、図５Ａ〜図５Ｅを参照して簡単に説明する。【００５９】
先ず、図４Ｆの電子部品内蔵配線板１の両主面上（第１面及び第２面上）に、ガラス布等の補強材に樹脂を含浸させてなるシート状の板材（本実施形態では、プリプレグ）を載置し、さらに、その上に圧延銅箔あるいは電解銅箔を載置し、加熱圧着する。その結果、厚さ約４０μｍの絶縁層６０１、６０２と、厚さ約１２μｍの銅箔６１０、６１１が形成される（図５Ａ参照）。
その際、第１の外層のスルーホールランド９３及び第２の外層のスルーホールランド９４によって押し退けられる樹脂量と、スルーホール導体９０の内部（空洞）に入り込む樹脂量とが相殺される。したがって、絶縁層６０１及び６０２の表面は平坦化される。【００６０】
続いて、炭酸ガス（ＣＯ２）レーザやＵＶ−ＹＡＧレーザ等により、図５Ａの基板の両主面の所定箇所にレーザバイア（ブラインドホール）６１２、６１３を形成する（図５Ｂ参照）。
そして、図５Ｂの基板において、全面に無電解銅めっきを行って、両主面上並びにレーザバイア６１２及び６１３の内面に銅めっき層６２０を形成する（図５Ｃ参照）。
それから、めっきレジスト層６２１、６２２を形成した後（図５Ｄ参照）、電解銅めっきを行い、バイア６０３、６０４と、銅めっき層６１４、６１５を形成する（図５Ｅ参照）。
そして、図５Ｅの基板において、めっきレジスト層６２１、６２２を除去し、両主面上の不要な銅箔６１０、６１１と、銅めっき層６２０をエッチングして除去すると、導体パターン６０５、６０６が形成された多層配線板６００が得られる（図５Ｆ参照）。【００６１】
尚、本発明は、上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。【００６２】
例えば、ソルダーレジスト層１１２の形成態様は、図６に示すものに限られない。例えば、電子部品２のバンプ２０が、ペリフェラル型に配列されている場合では、図７に示すように、ソルダーレジスト層１１２の開口部６１を矩形枠状にしてもよい。【００６３】
この場合、図８に示すように、各パッド８１間の領域をソルダーレジスト層１１２で覆ってもよいし、図９に示すように、電子部品２の回路形成面に対応する領域の中央部に非形成領域を設けてもよい。【００６４】
また、ソルダーレジスト層と導体パターン層との密着性を向上させるために、ソルダーレジスト層の形成前に、導体パターン層の表面を黒化処理、化学エッチング処理（ＣＺ処理）等の表面粗化法によって、粗化してもよい。【００６５】
また、上記実施形態の多層配線板６００は、電子部品内蔵配線板１の両主面に、絶縁層６０１、６０２と導体パターン６０５、６０６からなる層をそれぞれ１層ずつ積層しているが、かかる構成に限定されない。即ち、２層以上積層しても構わないし、両主面において、積層数が異なっていてもよい。さらには、片側の主面のみに積層してもよい。【００６６】
本出願は、２００８年１１月６日にされた、米国仮特許出願６１／１１２０３５に基づく。本明細書中に、その明細書、特許請求の範囲、図面全体を参照して取り込むものとする。
【産業上の利用可能性】
【００６７】
本発明に係る技術は、電子部品を内部に収容する配線板に広く適用可能である。
【図１Ａ】
2010052942.tif 000003
【図１Ｂ】
2010052942.tif 000004
【図１Ｃ】
2010052942.tif 000005
【図１Ｄ】
2010052942.tif 000006
【図１Ｅ】
2010052942.tif 000007
【図１Ｆ】
2010052942.tif 000008
【図１Ｇ】
2010052942.tif 000009
【図１Ｈ】
2010052942.tif 000010
【図２Ａ】
2010052942.tif 000011
【図２Ｂ】
2010052942.tif 000012
【図３Ａ】
2010052942.tif 000013
【図３Ｂ】
2010052942.tif 000014
【図３Ｃ】
2010052942.tif 000015
【図４Ａ】
2010052942.tif 000016
【図４Ｂ】
2010052942.tif 000017
【図４Ｃ】
2010052942.tif 000018
【図４Ｄ】
2010052942.tif 000019
【図４Ｅ】
2010052942.tif 000020
【図４Ｆ】
2010052942.tif 000021
【図５Ａ】
2010052942.tif 000022
【図５Ｂ】
2010052942.tif 000023
【図５Ｃ】
2010052942.tif 000024
【図５Ｄ】
2010052942.tif 000025
【図５Ｅ】
2010052942.tif 000026
【図５Ｆ】
2010052942.tif 000027
【図６】
2010052942.tif 000028
【図７】
2010052942.tif 000029
【図８】
2010052942.tif 000030
【図９】
2010052942.tif 000031
【国際調査報告】
2010052942.tif 000032
2010052942.tif 000033
2010052942.tif 000034
2010052942.tif 000035