【事件の表示】
　特願２０１４−２４８７９８「インピーダンス調整回路を備えたドハティ増幅回路」拒絶査定不服審判事件〔平成２８年　６月２０日出願公開、特開２０１６−１１１５９０、請求項の数（６）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２６年１２月　９日の出願であって、その手続の経緯は、以下のとおりである。
　平成３０年　９月２５日付け：拒絶理由通知
　平成３０年１１月３０日　　：意見書、手続補正書の提出
　平成３１年　３月１８日付け：拒絶査定（原査定）
　令和　元年　６月２０日　　：拒絶査定不服審判の請求、手続補正書の提出
　令和　２年　２月１３日付け：拒絶理由通知（以下、「当審拒絶理由通知１」という。）
　令和　２年　４月１６日　　：意見書、手続補正書の提出
　令和　２年　６月１６日付け：拒絶理由通知（以下、「当審拒絶理由通知２」という。）
　令和　２年　８月２１日　　：意見書、手続補正書の提出
第２　本願発明
　本願請求項１〜６に係る発明（以下、それぞれ「本願発明１」〜「本願発明６」という。）は、令和　２年　８月２１日に提出された手続補正書で補正された特許請求の範囲の請求項１〜６に記載された事項により特定される発明であり、本願発明１〜６は以下のとおりの発明である。
「　　【請求項１】
　電力分配器、前記電力分配器で分配された信号が入力されるメインアンプとピークアンプ、前記メインアンプと前記ピークアンプの出力が入力されるインピーダンス調整回路を備えたドハティ増幅回路であって、前記メインアンプの出力に接続される第１のサーキュレータおよび第１のリアクタンス可変素子および前記ピークアンプの出力に接続される第２のサーキュレータおよび第２のリアクタンス可変素子を備え、前記ピークアンプが動作オフの状態では、前記メインアンプの出力側から見た、前記第２のサーキュレータおよび前記第２のリアクタンス可変素子を含む回路がオープンであるように、前記第２のリアクタンス可変素子を調整するものであり、かつ前記メインアンプと前記ピークアンプの出力の合成点から前記第２のサーキュレータへの部分、前記第２のサーキュレータから前記第２のリアクタンス可変素子を介して前記第２のリアクタンス可変素子の先で全反射されて前記第２のサーキュレータへ折り返す部分、前記第２のサーキュレータから前記ピークアンプの出力点で全反射されて前記第２のサーキュレータへ折り返す部分、前記第２のサーキュレータから前記合成点へ戻る部分からなる経路の電気長が、λ/２（λは使用周波数）の整数倍に相当するように前記第２のリアクタンス可変素子を調整することを特徴とするインピーダンス調整回路を備えたドハティ増幅回路。
　　【請求項２】
　前記第１のリアクタンス可変素子のインピーダンスを調整して、前記メインアンプの出力側から見た、前記第２のサーキュレータおよび前記第２のリアクタンス可変素子を含む回路の負荷インピーダンスが略１００Ωとなるようにする請求項１に記載のインピーダンス調整回路を備えたドハティ増幅回路。
　　【請求項３】
　前記メインアンプの出力側から見た前記第２のサーキュレータおよび前記第２のリアクタンス可変素子を含む回路がオープンであるのは、使用する周波数帯域においてである請求項１または２に記載のインピーダンス調整回路を備えたドハティ増幅回路。
　　【請求項４】
　前記第１のリアクタンス可変素子及び前記第２のリアクタンス可変素子として、電気長が可変の伝送線路、可変コンデンサ、可変インダクタ、または、可変コンデンサと可変インダクタの並列接続回路を用いる請求項１から３のいずれか１項に記載のインピーダンス調整回路を備えたドハティ増幅回路。
　　【請求項５】
　前記メインアンプと前記ピークアンプの出力の合成点をハイブリッドカプラで構成した請求項１から４のいずれか１項に記載のインピーダンス調整回路を備えたドハティ増幅回路。
　　【請求項６】
　使用する周波数帯域によって前記第１のリアクタンス可変素子及び前記第２のリアクタンス可変素子を調整する請求項１から５のいずれか１項に記載のインピーダンス調整回路を備えたドハティ増幅回路。」
第３　引用文献、引用発明等
１．引用文献１について
　原査定の拒絶の理由に引用された特開２００６−３３２８２９号公報（以下、「引用文献１」という。）には、図面とともに次の事項が記載されている。
「【００１６】
　本発明は、上述した背景からなされたものであり、従来の
ドハティ増幅器
「【００２０】
　図１は、本発明の最良の形態に係る実施例１の増幅器の構成図である。図１の増幅器は、インピーダンス変換器３２、６４を０からλ/２以上に調整できるようにしたこと、位相器３１においても位相調整ができるようにされたことで従来と異なり、他の構成は定数の違いはあるものの基本的に同じである。
　１は、増幅器への入力信号が入力される入力端子である。
　
２は、入力端子１に入力された信号を分配する分配器である。分配器２は
　３１は、入力に対して出力を遅らせることを基本とし、入力端子１からキャリア増幅器４を経由する時間、位相と入力端子１からピーク増幅器５を経由する時間、位相を出力合成端において等しくさせるような線路を有する位相可変型の位相器である。実装位置はキャリア増幅器４を経由する方に挿入することもある。また位相量をオフセットした方が良い場合もある。
　
４１は、分配器２で分配された信号のインピーダンスを後段の増幅素子４２の入力インピーダンスに変換する入力整合回路である。
　
４２は、信号を増幅する増幅素子である。増幅素子４２はＡＢ級にバイアスされる。
　
４３は、増幅素子４２の出力端に接続される出力整合回路である。
　
４は、４１、４２及び４３で構成されるキャリア増幅器である。
　
５１は、分配器２で分配され、位相器３１経た信号のインピーダンスを、後段の増幅素子５２の入力インピーダンスに変換する、入力整合回路である。
　
５２は、信号を増幅する増幅素子である。増幅素子５２はＢ級またはＣ級にバイアスされる。
　増幅素子４２及び５２は通常、ＬＤ−ＭＯＳ（Lateral Double-diffused MOS）、ＧａＡｓ−ＦＥＴ、ＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等の半導体デバイスである。
　
５３は、増幅素子５２の負荷インピーダンスをＺ５（通常２Ｚ７）に整合させる出力整合回路である。
　
５は、５１，５２及び５３で構成されるピーク増幅器である。
　入力整合回路４１、５１及び出力整合回路４３、５３は、集中定数回路、分布定数回路、或いはそれらの組み合わせのいずれの回路で構成されても良く、プリント基板などへの実装上、避けられないストレーキャパシタンスやストレーインダクタンス等を含んでもかまわない。
　
３２は、出力整合回路５３とともに増幅素子５２の負荷インピーダンスを入力レベルのＡ，Ｂ区間においてはＺＡを中心とした周囲のインピーダンスに変換し、Ｃ領域においてはＺＡに変換するインピーダンス変換器である。このインピーダンス変換器３２は、長さＬ＝０〜λ／２以上の可変型の電気長を有する伝送線路であり、
　
６２は、出力整合回路４３及び５３からの出力信号をそれぞれ伝送線路６４、インピーダンス変換器３２を経て結合させるノード（同相合成端）であり、
　
６４は合成部の構成部位であるインピーダンス変換の伝送線路である。本発明においては、長さＬ＝０〜λ／２あるいは、それ以上の可変型電気長を有する伝送線路からなるインピーダンス変換器であり、
　６は、６２及び６４で構成される合成部である。
　
７１は、ノード６２から負荷側をみたインピーダンスＺ７を出力負荷Ｚ0に変換するλ／４変成器である。
　以上に用いられた各λ／４変成器を多段構成にすると比較的広い周波数範囲で整合が取れるが、整合さえ取れればλ／４変成器以外の整合手段を用いても良い。
　８は、増幅器の出力端子である。９は、特性インピーダンスＺ０を有する出力負荷である。
【００２１】
　本発明の増幅器の主たる構成を説明する。
　二つの増幅回路（キャリア増幅器４、ピーク増幅器５）の出力を合成して出力とする増幅器であって、二つの増幅回路のうち、増幅素子をＡＢ級で動作させる第１の増幅回路（キャリア増幅器４）と、
第１の増幅回路（キャリア増幅器４）の出力に接続されるλ／４以外の電気長を有する第１の伝送線路（インピーダンス変換器６４）と、
第２の増幅回路（ピーク増幅器５）の出力に接続される任意の電気長を有する第２の伝送線路（インピーダンス変換器３２）と、
　上記の備えによって、
第２の増幅回路（ピーク増幅器５）が増幅出力を出さない低入力レベル範囲（Ａ区間）のとき、
このとき合成部６２から第２の伝送線路をみたインピーダンスＺ12が概ね大きくなる（無限大より若干ずれた）ような第２の伝送線路（３２）の長さとなるものである。
　更に、低入力レベル以上の入力レベル範囲（Ｂ区間、Ｃ領域）のときは、第１及び第２の増幅回路（キャリア増幅器４、ピーク増幅器５）は増幅を行い増幅信号がそれぞれ出力され、このとき第１の増幅回路（キャリア増幅器４）の出力から第１の伝送線路（インピーダンス変換器６４）側をみたインピーダンスＺ4及び第２の増幅回路（ピーク増幅器５）の出力から第２の伝送線路（インピーダンス変換器３２）側をみたインピーダンスＺ5が増幅素子の機能（効率、利得、歪み等）を最良にする値となるように第１及び第２の伝送線路（インピーダンス変換器６４、３２）の電気長を選択されているものである。
　従って、第２の伝送線路長は、Ａ区間においてインピーダンスＺ12が概ね大きくなり、かつ、Ｂ区間、Ｃ領域で増幅器の機能が良くなるような長さとなる増幅器である。
【００２２】
　図２は、図１のピーク増幅器５側に着眼して、出力整合回路５３及びインピーダンス変換器３２による負荷側との整合状態を示すスミスチャートである。これによって本発明のインピーダンス整合状態を説明する。
　出力整合回路５３から負荷側をみたインピーダンスＺ５の値が２Ｚ７の値であった時に、所定の電力値Ｐ0を出力できるように構成されることを基準としている。
　このとき、ピーク増幅器５単体としては最大出力の状態となる。
　即ち、Ｃ領域において、増幅素子５２から負荷側をみたインピーダンスはＺAに整合され、このときインピーダンス変換器３２は単なる伝送路を成す状態となる。
　一方、Ａ区間において、増幅素子５２は入力が予め設定された閾値以下の入力レベルであり、電力は供給しないので、インピーダンス変換器３２から負荷側をみたインピーダンスＺ１０が概ね無限大となる。
　次に、Ｂ区間において、入力信号のレベルが少しづつ予め設定された閾値を超えて供給され始めるとインピーダンス変換器３２から負荷側をみたインヒ゜ータ゛ンスＺ１０（変数）は概ね無限大から次第に低下する変数値を示すこととなる。
　出力整合回路５３から負荷側をみたインピーダンスＺ５は、図２に示されるように、点ａ１で示される電気長の長さＬ＝０またはλ／２のときにＺ１０となり、点ｃ１で示される電気長の長さＬ＝λ／４のときに（２Ｚ７）2／Ｚ１０となる。
　そして電気長の長さＬを０〜λ／２の範囲で動かすと、Ｚ５は、２Ｚ７を中心とし、点ａ１−点ｃ１間の距離を直径とする円上を右回りに変化するインピーダンス軌跡を示す。
　この２Ｚ７を中心とする円上のインピーダンス軌跡は、出力整合回路５３によりＺAを中心とするほぼ円上に写像される。
　点ａ１、ｂ１、ｃ１、ｄ１と点ａ１’、ｂ１’、ｃ１’、ｄ１’はそれぞれ対応しており、Ｌを変化されれば、出力整合回路５３から負荷側をみたインピーダンスＺ５を点ａ１’、ｂ１’、ｃ１’、ｄ１’に可変できることを示している。
　従って、点ｄ１’が性能の最も優れる位置であれば、点ｄ１’になるように、電気長の長さＬを設定すればよい。
　Ｚ１０は無限大から２Ｚ７まで変わるものであるが、図１に示された増幅器全体の特性に影響を及ぼすＺ１０の範囲は２Ｚ７の10倍以下程度なので、図２ではＺ１０の値を無限大値に比較して小さな値にして作図した状態を示している。
　また増幅素子の種別によっては最適位置がＺＡを中心とした、ほぼ円周上のどこにあっても電気長の長さＬを変えることにより得られる。
　次に、Ｂ区間において入力が増えるに従い，即ち増幅素子５２の出力が増えるに従い増幅素子５２の出力インピーダンスは点ｄ１’から図２の矢印のように進みＣ領域でＺＡになる。
　ここで増幅器全体としての特性を良くするためにインピーダンス変換器３２の線路の長さを変えるがこの長さによってキャリア増幅器4も影響を受けるので，例えばＡ区間でピーク増幅器５が動作していない時ノート゛６２からインピーダンス変換器３２を見たインピーダンスＺ12がある程度大きくなるような電気長の長さが良い。
　しかしながらあくまでＡ区間からＣ領域までの増幅器全体の特性を見てインピーダンス変換器３２の電気長の長さを調整して決める。
　さらに位相器３１の位相を調整によりオフセットさせて回路定数のばらつきによる位相誤差を補正して増幅器全体の特性を良くする。
　又ここの説明はインピーダンス変換器３２の伝送線路の電気長の長さＬを０〜λ／２としたが、増幅素子の大きさが大きく占めるので、伝送路としての電気長の長さがλ/２以下に出来ない場合も実装上ありえるので、更に長くしてλ/２以上としても問題はない。
　又ＺＡは通常において最大出力時の負荷インピーダンスに合わせることになるが、増幅器全体特性から多少ずらしても良い。
【００２３】
　図３（Ａ）は位相器３１の図例である。これは３ｄＢカプラを利用した反射型位相器の例である。
　カプラ３００に入力端子３０１から入った信号はカプラ３００の出力として３０３と３０４に等分配されるが伝送線路３０５とリアクタンス３０７及び伝送線路３０６とリアクタンス３０８の同一係数を持った無損失線路で反射され出力端子３０２に出力される。
　これは３ｄＢカプラの反射端で９０度位相が遅れることを利用して位相器を構成している。
　伝送線路３０５、３０６の電気長の長さは全体の位相との絡みで零の場合もある。また３０１の入力側、３０２の出力側に入れてもよい。
　リアクタンス３０７，３０８はコンデンサ或いはインダクタンスでもよい。図８で示された従来の位相器３は伝送線路で構成された直列部品であり、これは一旦電気長の長さが決まれば調整は不可能であったが、本発明は反射型の３ｄＢカプラを使用しているので、リアクタンスを変えたとしても等価的に並列となって位相の調整が可能となる。すなわちリアクタンス値を変えても入力端子３０１と出力端子３０２の関係は位相のみしか変わらないこととなる。
　原理上、３０５と３０６の電気長の長さは同じ、また３０７と３０８の値も同じにするのが一般的で、これにより本来の伝送線路と同じ対称回路になるが、これに限るものではない。
　他方、図３（Ｂ）では可変コンデンサ３０７、３０８を利用している。可変コンデンサは手動調整用でもよいし、電子的に可変できるコンデンサでもよい。またリアクタンス３０７、３０８を実装しないで伝送線路３０５、３０６の先端を開放にしても線路長をカットして位相量を調整してもよいし又は先端をショートにするためショートバーを貼り付けて位相量を調整してもよい。
　位相器の位相部位３００は３ｄＢカプラを利用したがブランチライン型等反射型の同一機能であれば拘わらない。
　
位相器としてはサーキュレータを使用する場合もある。
【００２４】
　次に、図４（Ａ）、（Ｂ）、（Ｃ）に本発明の増幅器の位相特性を表した図を示す。
　図４（Ａ）はＡＢクラスのキャリア増幅器４のＡＭ／ＰＭ特性（振幅／位相特性）である。
　図４（Ｂ）はＢ又はＣクラスのピーク増幅器５のＡＭ／ＰＭ特性である。
　図４（Ｃ）は増幅器全体のＡＭ／ＰＭ特性である。
　増幅器４，５のＡＭ／ＰＭ特性曲線はそれぞれ図４に示すようにａ、ｂである。
キャリア増幅器４は増幅器全体の飽和前よりＡＭ／ＰＭ変化は始まり、ピーク増幅器５はある程度の出力レベルでの出力点を境にＡＭ／ＰＭ変化方向が逆に変わる。
　これらの増幅回路全体の特性は、増幅器４と５のベクトル合成で、結果のＡＭ／ＰＭ特性曲線はｃとなり、これは良いＡＭ／ＰＭ特性といえる。
　仮にピーク増幅器５のＡＭ／ＰＭ特性がｂ１のように位相レベル変化することになると合成ＡＭ／ＰＭ特性はｃ１のようになり劣化してしまう。
　この時、位相器３１で位相オフセットを与えれば、すなわち（ｂ−ｂ１）分の特性を予め与えればもともとのｃになることが分かる。
　以上の説明はピーク増幅器５の特性が変わった場合であるがキャリア増幅器４の特性が変わっても、その分を位相器３１でオフセットを与えればよい。
【００２５】
　
図５は合成部６を含む合成部の詳細説明図である。
　図８に示された合成部６０では、従来の伝送線路で構成しているものであり、伝送線路も固定の電気長となり回路がばらついた場合は調整できず特性がが一定とならなかった。
　
図５に示されたインピーダンス変換器である伝送線路６４は、その主要な回路素子として３ｄＢカプラを用いている。
　
この３ｄＢカプラを利用した位相器は先程説明したように入力と出力は位相のみ変わるだけであるので伝送線路の電気長の長さを変えた時と等価になる。
　伝送線路はλ／４に限られているわけでなく増幅素子である各ＦＥＴの特性に最適な合成長があるので本回路を追加することにより合成効率が悪くなる事はない。
　キャリア増幅器４から端子５０１を介して伝送線路６４に入った信号は３ｄＢカプラ５００で分配され伝送線路５０５、リアクタンス素子５０７と伝送線路５０６、リアクタンス素子５０８で反射され、インピーダンス変換された出力が端子５０２に現れる。
　
またピーク増幅器５から端子４０１を介してインピーダンス変換器３２に入った信号は３ｄＢカプラ４００で分配され伝送線路４０５、リアクタンス素子４０７と伝送線路４０６、リアクタンス素子４０８で反射されインピーダンス変換された出力が出力端子４０２に現れる。
　上記５０２と４０２の信号を合成端６２にて合成し合成出力を得る。
　本実施例はキャリア増幅器４から６２の間に入れる３ｄＢカプラ（位相器）５００とピーク増幅器５から６２の間に入れる３ｄＢカプラ４００の両方を採用しているが片方だけで従来のような伝送線路をしてもよい場合もある。
【００２６】
　特に高出力を伝送する場合、リアクタンス素子５０７、５０８、４０７.４０８をオープン又はショートにして歪み発生を抑え、伝送線路４０３、４０４、５０３、５０４の長さを調整するために、その長さを変えることはプリント基板配線のパターンカットやパターン追加で容易である。」
「【図１】
」
「【図５】
」
　【００２３】、【００２５】の記載より、インピーダンス変換器である伝送線路６４、及び３２は、３ｄＢカプラを用いた位相器である。
　そうすると、上記引用文献１には次の発明（以下、「引用発明」という。）が記載されていると認められる。
　「
分配器２、分配器２で分配された信号が入力されるキャリア増幅器４と分配器２で分配され、位相器３１を経た信号が入力されるピーク増幅器５、ノード６２から負荷側をみたインピーダンスＺ７を出力負荷Ｚ0に変換するλ／４変成器を備えたドハティ増幅器であって、
　キャリア増幅器４の出力に接続される
、長さＬ＝０〜λ／２あるいは、それ以上の可変型電気長を有する第１の伝送線路からなるインピーダンス変換器６４と、
　ピーク増幅器５の出力に接続される長さＬ＝０〜λ／２以上の可変型の電気長を有する第２の伝送線路からなるインピーダンス変換器３２
　
ノード（同相合成端）６２は、キャリア増幅器４及びピーク増幅器５からの出力信号をそれぞれ伝送線路６４、インピーダンス変換器３２を経て結合させるものであり、
　ピーク増幅器５が増幅出力を出さない低入力レベル範囲のとき、
合成部６２から第２の伝送線路をみたインピーダンスＺ12が概ね大きくなるような第２の伝送線路３２の長さとなるものである、ドハティ増幅器。」
２．引用文献２について
　原査定の拒絶の理由に引用された特開２０１４−０３３４０４号公報（以下、「引用文献２」という。）には、図面とともに次の事項が記載されている。
「【００１６】
　
増幅器２は、メインアンプ２１と、ピークアンプ２２とを有する。
【００１７】
　メインアンプ２１は、合成器１５からの信号を入力される。ピークアンプ２２は、合成器１５からの信号を入力される。合成部１５からピークアンプ２２に至る線路（符号なし）には、インピーダンス整合をとるための１／４波長線路２３１が設けられる。
【００１８】
　メインアンプ２１及びピークアンプ２２の出力は、Ｌ型接続される１／４波長線路２３２，２３３により合成される。これにより増幅されたＲＦ信号（RF Output）が増幅器２から出力される。」
「【００２７】
　
ピークアンプ２２がオフの場合、メインアンプ２１とピークアンプ２２の合成点からピークアンプ２２側をみたインピーダンスは、オープンとなるように合成点からピークアンプ２２の線路長を設定しておく。
【００２８】
　１／４波長線路（インピーダンス変換器）２３２のインピーダンスを５０Ω、１／４波長線路（インピーダンス変換器）２３３のインピーダンスを３５．４Ωとすることにより増幅器２の負荷インピーダンスを５０Ωとすれば、メインアンプ２１から出力側をみたインピーダンスは１００Ωとなる。
【００２９】
　このようにすることにより、増幅器２の出力レベルは、後述するケース（ｃ）の場合の最大出力レベルから６ｄＢ低下した出力レベルではあるが、メインアンプ２１は最大出力電力時の負荷（５０Ω）の２倍の１００Ωで動作しているため、電圧的に飽和動作となり、またピークアンプ２２はオフとなるため、増幅器２は高効率動作を行うことができる。」
　上記記載から、引用文献２には、「メインアンプとピークアンプを有する増幅器において、ピークアンプがオフの場合、メインアンプとピークアンプの合成点からピークアンプ側をみたインピーダンスは、オープンとなるように合成点からピークアンプの線路長を設定しておく」技術的事項が記載されている。
３．引用文献３について
　原査定の拒絶の理由に引用された特表２００７−５３５８２８号公報（以下、「引用文献３」という。）には、図面とともに次の事項が記載されている。
「【００２１】
　図3Aおよび3Bは、本発明の原理によりハイブリッドカプラを通じて出力が結合されている、主増幅器回路および補助増幅器回路を使用する本発明のいくつかの実施形態を例示する。図3Aは、
増幅器20が主増幅器回路または搬送波増幅器22および補助増幅器回路またはピーキング増幅器24を組み込んでいる
（中略）
【００２４】
　本発明の一態様によれば、
ハイブリッドカプラ回路44は、主増幅器回路22および補助増幅器回路24の出力と結合される。
」
「図３Ａ
」
　上記記載及び図面より、引用文献３には、「主増幅器及びピーキング増幅器の出力がハイブリッドカプラに入力される増幅器」の技術的事項が記載されている。
第４　対比・判断
１．本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると、次のことがいえる。
　引用発明における「分配器２」、「キャリア増幅器４」、「ピーク増幅器５」、「λ／４変成器」は、それぞれ、本願発明１における「電力分配器」、「メインアンプ」、「ピークアンプ」、「インピーダンス調整回路」に相当する。
　引用発明の、「ピーク増幅器５が増幅出力を出さない低入力レベル範囲のとき」は、本願発明１の「ピークアンプが動作オフの状態」に対応する。
　引用発明の「長さＬ＝０〜λ／２あるいは、それ以上の可変型電気長を有する第１の伝送線路からなるインピーダンス変換器６４」と、本願発明１の「第１のサーキュレータおよび第１のリアクタンス可変素子」とは、「第１の素子」である点で共通する。
　引用発明の「長さＬ＝０〜λ／２以上の可変型の電気長を有する第２の伝送線路からなるインピーダンス変換器３２」と、本願発明１の「第２のサーキュレータおよび第２のリアクタンス可変素子」とは、「第２の素子」である点で共通し、引用発明の「合成部６２から第２の伝送線路をみたインピーダンスＺ12が概ね大きくなるような第２の伝送線路３２の長さとなるものであり」と、本願発明１の「前記メインアンプの出力側から見た、前記第２のサーキュレータおよび前記第２のリアクタンス可変素子を含む回路がオープンであるように、前記第２のリアクタンス可変素子を調整するものであり」とは、「メインアンプの出力側から見た、第２の素子を含む回路がオープンであるように、調整する」点で共通する。
　したがって、本願発明１と引用発明との間には、次の一致点、相違点があるといえる。
（一致点）
「　電力分配器、前記電力分配器で分配された信号が入力されるメインアンプとピークアンプ、前記メインアンプと前記ピークアンプの出力が入力されるインピーダンス調整回路を備えたドハティ増幅回路であって、前記メインアンプの出力に接続される第１の素子および前記ピークアンプの出力に接続される第２の素子を備え、前記ピークアンプが動作オフの状態では、前記メインアンプの出力側から見た、第２の素子を含む回路がオープンであるように、調整するものである、ドハティ増幅回路。」
（相違点１）
　本願発明１では、「前記メインアンプの出力に接続される第１の素子」が「サーキュレータおよび第１のリアクタンス可変素子」であるのに対して、引用発明は、「長さＬ＝０〜λ／２あるいは、それ以上の可変型電気長を有する第１の伝送線路からなるインピーダンス変換器６４」である点。
（相違点２）
　本願発明１では、「前記ピークアンプの出力に接続される第２の素子」が「サーキュレータおよび第２のリアクタンス可変素子」であり、「前記第２のサーキュレータおよび前記第２のリアクタンス可変素子を含む回路がオープンであるように、前記第２のリアクタンス可変素子を調整するものであり、かつ前記メインアンプと前記ピークアンプの出力の合成点から前記第２のサーキュレータへの部分、前記第２のサーキュレータから前記第２のリアクタンス可変素子を介して前記第２のリアクタンス可変素子の先で全反射されて前記第２のサーキュレータへ折り返す部分、前記第２のサーキュレータから前記ピークアンプの出力点で全反射されて前記第２のサーキュレータへ折り返す部分、前記第２のサーキュレータから前記合成点へ戻る部分からなる経路の電気長が、λ/２（λは使用周波数）の整数倍に相当するように前記第２のリアクタンス可変素子を調整する」「インピーダンス調整回路」を備えているのに対して、引用発明は、「長さＬ＝０〜λ／２以上の可変型の電気長を有する第２の伝送線路からなるインピーダンス変換器３２」であり、「第２の伝送線路をみたインピーダンスＺ12が概ね大きくなるような第２の伝送線路３２の長さとなるものである」点。
（２）相違点についての判断
　事案に鑑みて、相違点２から検討すると、ピークアンプの出力に「サーキュレータおよびリアクタンス可変素子」を設けることが、引用文献２、３のいずれにも記載されておらず，「前記第２のサーキュレータおよび前記第２のリアクタンス可変素子を含む回路がオープンであるように、前記第２のリアクタンス可変素子を調整するものであり、かつ前記メインアンプと前記ピークアンプの出力の合成点から前記第２のサーキュレータへの部分、前記第２のサーキュレータから前記第２のリアクタンス可変素子を介して前記第２のリアクタンス可変素子の先で全反射されて前記第２のサーキュレータへ折り返す部分、前記第２のサーキュレータから前記ピークアンプの出力点で全反射されて前記第２のサーキュレータへ折り返す部分、前記第２のサーキュレータから前記合成点へ戻る部分からなる経路の電気長が、λ/２（λは使用周波数）の整数倍に相当するように前記第２のリアクタンス可変素子を調整する」ような「インピーダンス調整回路」も、引用文献２、３のいずれにも、記載されておらず、本願出願時に、周知なものともいえない。
　したがって、上記相違点１について判断するまでもなく、本願発明１は、当業者であっても引用発明、引用文献２、３に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
２．本願発明２〜６について
　本願発明２〜６は、本願発明１をさらに限定する発明であって、上記１．で検討した相違点３に係る構成を備えるものであるから、本願発明１と同じ理由により、当業者であっても、引用発明、引用文献２、３に記載された技術的事項に基づいて容易に発明できたものとはいえない。
第５　原査定の概要及び原査定についての判断
　原査定は、請求項１〜７について上記引用文献１〜３に基づいて、当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができないというものである。
　しかしながら、請求項は、令和　２年　８月２１日に提出された手続補正書により補正されており、上記第４のとおり、本願発明１〜６は、上記引用文献１に記載された発明及び上記引用文献２、３に記載された技術的事項に基づいて、当業者が容易に発明できたものではない。
　したがって、原査定を維持することはできない。
第６　当審拒絶理由について
１．当審拒絶理由通知１の概略
（１）（サポート要件）この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第１号に規定する要件を満たしていない。
（２）（明確性）この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第２号に規定する要件を満たしていない。
ア．請求項１〜６
　請求項１に記載される「前記メインアンプと前記ピークアンプの出力の合成点、前記第２のサーキュレータ、前記第２のリアクタンス可変素子、前記ピークアンプの出力点及び前記第２のサーキュレータを結ぶ経路のインピーダンスが、λ/２（λは使用周波数）の整数倍に相当するように前記リアクタンス可変素子を調整する」の「経路」が、発明の詳細な説明の記載（特に、【００１８】）と対応していない（サポート要件）。
　「前記リアクタンス可変素子」が「第１のリアクタンス可変素子」であるのか、「第２のリアクタンス可変素子」であるのか、不明である（明確性）。
イ．請求項３〜６
　請求項３に記載される「前記ピークアンプの出力側から見た前記第２のサーキュレータおよび前記第２のリアクタンス可変素子を含む回路がオープンである」構成について、「ピークアンプの出力側から」見ることについて、発明の詳細な説明に記載されていない（サポート要件）。
ウ．請求項４〜６
　請求項４の「前記リアクタンス可変素子」が「第１のリアクタンス可変素子」であるのか、「第２のリアクタンス可変素子」であるのか、不明である（明確性）。
エ．請求項６
　請求項６の「前記リアクタンス可変素子」が「第１のリアクタンス可変素子」であるのか、「第２のリアクタンス可変素子」であるのか、不明である（明確性）。
２．当審拒絶理由通知２の概略
（１）（明確性）この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第２号に規定する要件を満たしていない。
ア．請求項１〜６
　請求項１の「前記メインアンプと前記ピークアンプの出力の合成点、前記第２のサーキュレータ、前記第２のリアクタンス可変素子、前記ピークアンプの出力点及び前記第２のサーキュレータを結ぶ経路、第２のリアクタンス可変素子の先で全反射されて第２のサーキュレータへ折り返される部分の経路、及び、第２のサーキュレータから合成点へ戻る部分の経路」について、複数の個別の経路を有するものであり、複数の経路の間の接続関係が明確でないため、経路全体として連続するものでなく、どの様な経路を特定しているのか不明である。
　請求項１の「経路のインピーダンスが、λ／２（λは使用周波数）の整数倍に相当するように前記第２のリアクタンス可変素子を調整する」との記載について、経路のインピーダンスと、λ／２の整数倍という長さとの関係が明確でない。
３．当審拒絶理由通知についての判断
　上記１．ア．の点は、令和　２年　８月２１日に提出された手続補正書により、請求項１〜６は補正されて、発明の詳細な説明に記載したものとなり、かつ明確となり、この拒絶の理由は解消した。
　上記１．イ．の点は、令和　２年　８月２１日に提出された手続補正書により、請求項３〜６は補正されて、発明の詳細な説明に記載したものとなり、この拒絶の理由は解消した。
　上記１．ウ．の点は、令和　２年　８月２１日に提出された手続補正書により、請求項４〜６は補正されて明確となり、この拒絶の理由は解消した。
　上記１．エ．の点は、令和　２年　８月２１日に提出された手続補正書により、請求項６は補正されて明確となり、この拒絶の理由は解消した。
　上記２．ア．の点は、令和　２年　８月２１日に提出された手続補正書により、請求項１〜６は補正されて明確となり、この拒絶の理由は解消した。
第７　むすび
　以上のとおり、本願発明１〜６は、当業者が引用発明及び引用文献２、３に記載された技術的事項に基づいて容易に発明をすることができたものではない。
　したがって、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。