【事件の表示】
　特願２０１５−１１０６０１「半導体装置および半導体装置の製造方法」拒絶査定不服審判事件〔平成２８年１２月２８日出願公開，特開２０１６−２２５４６６〕について，次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成２７年５月２９日を出願日とする出願であって，その手続の経緯は以下のとおりである。
平成３０年　４月１０日付け　　　拒絶理由通知書
平成３０年　６月１３日　　　　　意見書，手続補正書の提出
平成３０年１１月３０日付け　　　拒絶査定
平成３１年　３月１１日　　　　　審判請求書，手続補正書の提出
第２　平成３１年３月１１日にされた手続補正についての補正の却下の決定
［補正の却下の決定の結論］
　平成３１年３月１１日にされた手続補正を却下する。
［理由］
１．本件補正の内容
　平成３１年３月１１日にされた手続補正（以下「本件補正」という。）は，本件補正前の特許請求の範囲の請求項１〜５（以下「補正前の請求項１〜５」という。）を，本件補正後の特許請求の範囲の請求項１〜５（以下「補正後の請求項１〜５」という。）とするものであり，その内の請求項１についての補正は，下記のとおり，補正前の請求項１を補正後の請求項１とするものである。
（１）補正前の請求項１
「【請求項１】
　内部に配線を有する第１基板と，
　前記第１基板の表層内に設けられ，前記配線に接続されるアルミパッドと，
　前記第１基板の前記表層側に設けられ，前記アルミパッドの一部を覆うパッシベーション膜と，
　一部が前記パッシベーション膜に埋設されて前記アルミパッドに接続され，頂面が前記第１基板の表面から突出する第１ニッケル電極と，
　半導体層を備え，前記第１基板に積層される第２基板と，
　前記半導体層を貫通する貫通電極と，
　前記半導体層の少なくとも一部を覆うシリコン窒化膜と，
　一部が前記シリコン窒化膜に埋設され，頂面が前記第２基板における前記第１基板側の表面から突出する第２ニッケル電極と，
　スズを含む合金によって形成され，前記第１ニッケル電極および前記第２ニッケル電極間を接続する接続層と
　を備え，
　前記貫通電極は，前記アルミパッドと電気的に接続されると共に，前記第２ニッケル電極と接続されることを特徴とする半導体装置。」
（２）補正後の請求項１（下線は審判請求人による。）
「【請求項１】
　内部に
銅とタングステンを用いた
　前記第１基板の表層内に設けられ，前記配線に接続されるアルミパッドと，
　前記第１基板の前記表層側に設けられ，前記アルミパッドの一部を覆うパッシベーション膜と，
　一部が前記パッシベーション膜に埋設されて前記アルミパッドに接続され，頂面が前記第１基板の表面から突出する第１ニッケル電極と，
　半導体層を備え，前記第１基板に積層される第２基板と，
　前記半導体層を貫通する貫通電極と，
　前記半導体層の少なくとも一部を覆うシリコン窒化膜と，
　一部が前記シリコン窒化膜に埋設され，頂面が前記第２基板における前記第１基板側の表面から突出する第２ニッケル電極と，
　スズを含む合金によって形成され，前記第１ニッケル電極および前記第２ニッケル電極間を接続する接続層とを備え，
　前記貫通電極は，
前記配線を介して
　上記請求項１についての補正は，以下の補正事項を含むものと認められる。
・補正事項１
本件補正前の「内部に配線を有する第１基板」を，本件補正後の「内部に銅とタングステンを用いた配線を有する第１基板」と補正する。
・補正事項２
　本件補正前の「前記貫通電極は，前記アルミパッドと電気的に接続されると共に，前記第２ニッケル電極と接続される」を，本件補正後の「前記貫通電極は，前記配線を介して前記アルミパッドと電気的に接続されると共に，前記第２ニッケル電極と接続される」と補正する。
２．補正の適否
　上記補正事項が，特許法１７条の２第３項の規定に適合するものであるか否かについて，以下で検討する。
（１）補正事項１に関して，本願の願書に最初に添付した明細書及び図面（以下「当初明細書等」という。）には，次の記載がある。（下線は当審による。以下同じ。）
「【００１２】
　具体的には，半導体装置１の
第１基板１０は
第１絶縁層３０，第２絶縁層４，およびパッシベーション膜５とを備える。
「【００１５】
　
第１絶縁層３０は
内部に，多層配線３が設けられる。
第１配線３１と，第１配線３１の上面に接続される第２配線３２と，第２配線３２の上面に接続される第３配線３３とを含む
　【００１６】
　
第１配線３１は，例えば，Ｗ（タングステン）を用いて形成される
第２配線３２および第３配線３３は，例えば，Ｃｕを用いて形成される
　上記によれば，「内部に銅とタングステンを用いた配線を有する第１基板」との事項は，当初明細書等に記載された事項であると認められるから，補正事項１は，本願の願書に最初に添付した明細書及び図面の全ての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入しないものである。
（２）補正事項２の「前記貫通電極は，前記配線を介して前記アルミパッドと電気的に接続されると共に，前記第２ニッケル電極と接続される」との記載事項について，上記補正後の請求項１の記載から次のことがいえる。
・補正後の請求項１における「
半導体層を備え
第２基板
前記半導体層
・補正後の請求項１における「内部に銅とタングステンを用いた配線を有する第１基板」との記載から，補正後の請求項１の「配線」は「第１基板」に形成されたものであること。
・補正後の請求項１における「前記第１基板の表層内に設けられ，前記配線に接続されるアルミパッド」との記載から，補正後の請求項１の「アルミパッド」は「第１基板」に形成されたものであること。
　以上によれば，補正事項２により，第２基板に形成された「貫通電極」が，第１基板に形成された「配線」を介して，第１基板に形成された「アルミパッド」と電気的に接続されることが特定されたものといえる。
　しかしながら，以下に示すとおり，当初明細書等には，第２基板に形成された「貫通電極８１」が，第１基板に形成された
「アルミパッド４０」を介して
「多層配線３」を介して
　当初明細書等には次の記載がある。
「【００１２】
　具体的には，半導体装置１の
第１基板１０は
半導体層８上に順次積層される第１絶縁層３０，第２絶縁層４
　【００１５】
　第１絶縁層３０は
多層配線３が設けられる。多層配線３は，貫通電極８１の上面に接続される第１配線３１と，第１配線３１の上面に接続される第２配線３２と，第２配線３２の上面に接続される第３配線３３とを含む
「【００１７】
　第２絶縁層４は，例えば，ＳｉＯ２を用いて形成され，内部に，第
３配線３３の上面に接続されるアルミパッド４０が設けられる
　【００１８】
　かかる第１基板１０の上面には，一部がパッシベーション膜５に埋設されて
アルミパッド４０に接続され，頂面がパッシベーション膜５の表面から突出するピラー状のＮｉ（ニッケル）を用いて形成される第１Ｎｉ電極６が設けられる
「【００２０】
　また，第１基板１０は，
下面側にピラー状のＮｉ（ニッケル）を用いて形成される第２Ｎｉ電極９が設けられる
「【００２４】
　一方，
第２基板１１は，上面および裏面側の接続部の構成が第１基板１０と同様である。
　【００２５】
　半導体装置１は，かかる第２基板１１が第１基板１０上に積層される。これにより，半導体装置１は，
第１基板１０の第１Ｎｉ電極６の直上に，第２基板１１の接続層７が積層され，接続層７の直上に，第２基板１１の第２Ｎｉ電極９が積層され，第２基板１１の第２Ｎｉ電極９上に第２基板１１が積層される構造となる
「【００５０】
　続いて，半導体層８の内部に貫通電極８１を形成する。ここでは，例えば，半導体層８の下面に保護膜８０を形成し，
半導体層８の下面から第１配線３１の下面まで達するＴＳＶ（Through　Silicon　Via）を形成し
ＴＳＶの内部にＣｕを埋め込むことによって，貫通電極８１を形成する
　【００５１】
　その後，図４に（ｃ）で示すように，図３および図４を参照して説明した工程と同様の工程を保護膜８０に対して行い，バリアメタル膜９０の形成と，
バリアメタル膜９０に接触する部分にＣｕ拡散領域９１を備える第２Ｎｉ電極９の形成を行う
　以上によれば，当初明細書等には次の事項が記載されているといえる。
ア　第１基板１０の第３配線３３の上にアルミパッド４０を形成し，当該アルミパッド４０に接続して第１Ｎｉ電極６が設けられること（段落［００１７］，［００１８］）。
イ　第１基板１０の下面側に第２Ｎｉ電極９を設けること（段落［００２０］）。
ウ　第１基板１０の貫通電極８１に接続して第２Ｎｉ電極９が設けられること（段落［００５０］〜［００５１］）。
エ　第１基板１０と第２基板１１は同一構造であること（段落［００２４］）。
オ　第１基板１０の第１Ｎｉ電極６の直上に，第２基板１１の接続層７が積層され，当該接続層７の直上に，第２基板１１の第２Ｎｉ電極９が積層されること（段落［００２５］）。
　これらの記載事項に照らすと，当初明細書等に記載されているのは，下から順に
第１基板１０の第３配線３３／第１基板１０のアルミパッド４０／第１基板１０の第１Ｎｉ電極６／第２基板１１の接続層７／第２基板１１の第２Ｎｉ電極９／第２基板１１の貫通電極８１
という積層構造であると理解できる。
　しかしながら，上記積層構造において当該第３配線３３とアルミパッド４０の積層順序を逆にしたものは，当初明細書等に記載されていない。また，逆に積層するとの事項が，当初明細書等の記載から自明な事項であると認めることはできない。
　したがって，補正事項２は，本願の願書に最初に添付した明細書及び図面の全ての記載を総合することにより導かれる技術的事項との関係において，新たな技術的事項を導入しないものであるとはいえない。
　
３．補正の却下の決定についてのまとめ
　以上のとおり，本件補正は，特許法１７条の２第３項の規定に適合しないものであるから，同法１５９条１項で読み替えて準用する同法５３条１項の規定により却下されるべきものである。 
　よって，上記補正の却下の決定の結論のとおり決定する。
第３　本願発明について
１．本願発明
　平成３１年３月１１日にされた手続補正は上記のとおり却下されたので，本願の請求項１〜５に係る発明は，平成３０年６月１３日提出の手続補正書により補正された特許請求の範囲の請求項１〜５に記載された事項により特定されるものであり，その内の請求項１に係る発明（以下「本願発明」という。）は，上記第２，１（１）に補正前の請求項１として摘記したとおりのものと認められる。
２．原査定の拒絶の理由
　原査定の拒絶の理由は，この出願の請求項１〜５に係る発明は，本願の出願前に日本国内又は外国において，頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用文献１〜９に記載された発明に基づいて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない，というものである。
引用文献１．特開２０１１−１６５８６２号公報
引用文献３．特開２０１３−１８７２５９号公報
引用文献４．特開２００１−０７７２５９号公報
引用文献５．特開２００６−２９４８２６号公報
引用文献６．特開２０１２−８００４３号公報
引用文献７．米国特許出願公開第２０１１／０２２７２１６号明細書
引用文献８．特開２０１４−１１３０９号公報
引用文献９．特開２００７−４８９１９号公報
３．引用例の記載と引用発明
（１）引用例１の記載
　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された刊行物である特開２０１１−１６５８６２号公報（引用例１：原査定の引用文献１）には，図１３〜１６とともに，次の記載がある（下線は当審による。以下同じ。）。
「【技術分野】
【０００１】
　本発明は，電子機器の製造に好適な半導体装置，この半導体装置を用いた
チップ・オン・チップの実装構造
【背景技術】
【０００２】
　従来，はんだバンプ電極を有する半導体装置は，例えば，テレビジョン受像機等の映像機器や，オーディオ機器，携帯電話，ＰＳＰ（プレイステーションポータブル：ソニー（株）製）及びパーソナルコンピュータ等の電子機器のキーパーツとして使用されている。
【０００３】
　図１３〜図１５には，こうした半導体装置６５としての半導体チップの製造工程を示す（後述の非特許文献１を参照）。
【０００４】
　まず，図１３（ａ）に示すように，
Ｓｉ等の半導体基板５１上に配線（図示せず）を内部回路から外部端子へ導くための絶縁膜６４を形成し，この絶縁膜６４上の所定位置にアルミニウムからなるパッド電極５２を形成する
半導体基板５１に接続された配線が絶縁膜６４を介してパッド電極５２に取り出す
【０００５】
　 次に，図１３（ｂ）に示すように，Ａｒプラズマエッチングによって，
絶縁膜６４上にパッド電極５２を部分的に覆う表面保護膜５３を形成する
【０００６】
　 次に，図１３（ｃ）に示すように，保護膜５３上の全面に上層の膜付き向上のためのＴｉ層５４をスパッタリングによって形成する。
【０００７】
　 次に，図１３（ｄ）に示すように，Ｔｉ層５４上の全面に電解めっき時の電極となるＣｕ層５５をスパッタリングによって形成する。
【０００８】
　 次に，図１３（ｅ）に示すように，Ｃｕ層５５上に例えばポジ型のフォトレジスト５６を塗布によって形成する。
【０００９】
　 次に，図１３（ｆ）に示すように，露光用のマスク６３を用いてフォトレジスト５６の所定位置（即ち，パッド電極５２上）を露光し，図１４（ｇ）に示すように，現像によってフォトレジスト５６の露光部分を溶解除去して開口し，更にその残渣を除去する。
【００１０】
　 次に，図１４（ｈ）に示すように，Ｃｕ層５５を電極，フォトレジスト５６をマスクとしてその開口部分にＮｉ層５７を電解めっきする。これにより，ＵＢＭ（アンダーバンプメタル：Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）を構成する
Ｎｉ電解めっき層５７をパッド電極５２上にのみ選択的に形成する
Ｎｉ電解めっき層５７がバリア層となってＣｕ層５５を保護することができる
【００１１】
　 次に，図１４（ｉ）に示すように，Ｃｕ層５５を電極として，
Ｎｉ電解めっき層５７上
にＳｎ−Ａｇ合金層５８ａ（ＳｎとＡｇとの比率は９７：３）を電解めっきする
【００１２】
　 次に，図１４（ｊ）に示すように，フォトレジスト５６を全て除去する。
【００１３】
　 次に，図１４（ｋ）に示すように，Ｓｎ−Ａｇ合金層５８ａをマスクとしてＣｕ層５５をウエットエッチングし，その不要部分を除去する。この際，Ｃｕ層５５はアンダーエッチングされるが，この状態は図示していない。
【００１４】
　 次に，図１５（ｌ）に示すように，引続いてＳｎ−Ａｇ合金層５８ａをマスクとし，その下部を除いてＴｉ層５４をウエットエッチングによって選択的に除去する。これによって，Ｔｉ層５４（更にはＣｕ層５５）は，隣接するはんだバンプ電極を互いに電気的に分離するパターンとなる。
【００１５】
　 次に，図１５（ｍ）に示すように，Ｓｎ−Ａｇ合金層５８ａを含む全面を覆うようにしてフラックス層５９を被着させる。このフラックス層５９は，還元剤としてはんだバンプ電極材料の表面酸化膜を溶解除去するものである。
【００１６】
　 次に，図１５（ｎ）に示すように，リフローを行うことにより，
Ｓｎ−Ａｇ合金層５８ａを溶融させてはんだバンプ電極５８を形成
【００１７】
　 次に，図１５（ｏ）に示すように，フラックス層５９を除去し，スクライビングを経て
目的とする半導体装置（半導体チップ）６５を得る
【００１８】
　 こうして得られた半導体装置６５は，フラックスレスの
チップ・オン・チップ方式で実装する
【００１９】
　 まず，図１６（ａ）に示すように，
パッド電極及びはんだバンプ電極の構造が上記の半導体装置６５と同一構造の半導体装置（半導体チップ）６５Ａと６５Ｂ
【００２０】
　 次に，図１６（ｂ）に示すように，加熱及び加圧条件下で，
上方の半導体装置６５Ａ
下方の半導体装置６５Ｂ
加熱溶融状態で接触
【００２１】
　 次に，図１６（ｃ）に示すように，半導体装置６５Ａを半導体装置６５Ｂに更に押し付けることにより，
両半導体装置のはんだバンプ電極５８同士が十分に融合しながら
【００２２】
　 次に，図１６（ｄ）に示すように，半導体装置６５Ａと半導体装置６５Ｂとの間の間隙を調整し，冷却することにより，
薄型化されたチップ・オン・チップの実装構造６６
　引用例１の図１６（ｄ）として，次の図面が示されている。
（２）以上の摘記から，引用例１には次の事項が記載されているものと理解できる。
ア　段落［０００４］〜［００１７］から，半導体基板５１上に，絶縁膜６４，パッド電極５２，表面保護膜５３，Ｎｉ電解めっき層５７，はんだバンプ電極５８を形成して，半導体装置（半導体チップ）６５が得られることが記載されている。
イ　段落［００１８］〜［００１９］から，パッド電極及びはんだバンプ電極の構造が上記半導体装置６５と同一構造の半導体装置（半導体チップ）６５Ａと６５Ｂを，チップ・オン・チップ方式で実装することが記載されている。
ウ　段落［００２０］〜［００２２］から，上記チップ・オン・チップ方式での実装の具体的態様として，上方の半導体装置６５Ａと下方の半導体装置６５Ｂを，両半導体装置のはんだバンプ電極５８同士を融合させて実装し，薄型化されたチップ・オン・チップの実装構造６６を形成することが記載されている。
エ　段落［０００４］から，絶縁膜６４は，半導体基板５１上に形成され，配線（図示せず）を内部回路から外部端子へと導くためのものであることが記載されている。また，アルミニウムからなるパッド電極５２が絶縁膜６４上に形成されること，半導体基板５１に接続された配線が絶縁膜６４を介してパッド電極５２に取り出されることが記載されている。
オ　上記ア〜エから，下方の半導体装置６５Ｂは，その内部に配線を有すること，及び，その表層内に，前記配線に接続されるアルミニウムからなるパッド電極５２を備えることが理解できる。
カ　段落［０００５］から，絶縁膜６４の上，すなわち半導体装置６５の表層側に，アルミニウムからなるパッド電極５２を部分的に覆う表面保護膜５３を設けることが記載されている。
キ　段落［００１０］から，Ｎｉ電解めっき層５７がアルミニウムからなるパット電極５２と接続されていることが理解できる。また，図１６（ｄ）から，Ｎｉ電解めっき層５７の頂面が，表面保護膜５３の上面よりも上に位置することが見て取れる。
ク　上記ア〜ウから，上方の半導体装置６５Ａは半導体基板５１を備え，下方の半導体装置６５Ｂに積層されるものであることが理解できる。また，上記イ及び図１６（ｄ）から，上方の半導体装置６５Ａが，その下方の半導体装置６５Ｂに面する側に，半導体基板５１を覆う表面保護膜５３を備えることが理解できる。
ケ　図１６（ｄ）から，上方の半導体装置６５Ａが，その下方の半導体装置６５Ｂに面する側にＮｉ電解めっき層５７を備えること，及び，当該Ｎｉ電解めっき層５７の頂面が，上方の半導体装置６５Ａの表面保護膜５３の下面よりも下に位置することが見て取れる。
コ　段落［００１１］，［００１６］，［００２０］〜［００２１］から，下方の半導体装置５７ＢのＮｉ電解めっき層５７と，上方の半導体装置５７ＡのＮｉ電解めっき層５７が，Ａｇ−Ｓｎ合金から形成され，加熱溶融により融合したはんだバンプ電極５８により接続されていることが理解できる。
（３）引用例１に記載された発明
　上記（２）によれば，引用例１には次の発明が記載されているものと認められる。
「内部に配線を有する下方の半導体装置６５Ｂと，
前記下方の半導体装置６５Ｂの表層内に設けられ，前記配線に接続されるアルミニウムからなるパッド電極５２と，
前記下方の半導体装置６５Ｂの前記表層側に設けられ，前記パッド電極５２の一部を覆う前記下方の半導体装置６５Ｂの表面保護膜５３と，
前記パッド電極５２に接続され，頂面が前記表面保護膜５３の上面よりも上に位置する前記下方の半導体装置６５ＢのＮｉ電解めっき層５７と，
半導体基板５１を備え，下方の半導体装置６５Ｂに積層される上方の半導体装置６５Ａと，
前記半導体基板５１を覆う前記上方の半導体装置６５Ａの表面保護膜５３と，
頂面が上方の半導体装置６５Ａの表面保護膜５３の下面よりも下に位置する前記上方の半導体装置６５ＡのＮｉ電解めっき層５７と，
Ａｇ−Ｓｎ合金によって形成され，前記半導体装置６５ＢのＮｉ電解めっき層５７と前記半導体装置６５ＡのＮｉ電解めっき層５７を接続するはんだバンプ電極５８と，
を備えた，薄型化されたチップ・オン・チップの実装構造６６」
（４）引用例２の記載
　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された特開２０１３−１８７２５９号公報（引用例２：原査定の引用文献３）には，次の記載がある。
ア「【００１４】
　かかる半導体装置１は，図１Ｂに示すように，第１の半導体チップＡと第２の半導体チップＢとを積層し，所定の熱処理を行って
第１の半導体チップＡおよび第２の半導体チップＢをチップオンチップ接続して製造される
【００１５】
　 ここで，同図を参照しながら第１の半導体チップＡおよび第２の半導体チップＢについて説明する。図１Ｂに示すように，第１の半導体チップＡは，例えば，半導体メモリ等の複数の半導体素子（図示略）が形成されたデバイス層１１と，デバイス層１１の一方の面を被覆する絶縁膜１２ａと，デバイス層１１の他方の面を被覆する絶縁膜１２ｂとを備える。また，
第１の半導体チップＡは，デバイス層１１に形成された半導体素子と接続された複数の電極１３を備える
【００１６】
　 また，第１の半導体チップＡは，一方の面（以下，「上面」と記載する）に，複数の導電性ピラー２０を備える。これらの各導電性ピラー２０は，各電極１３の一端（以下，「上端」と記載する）にそれぞれ設けられ，文字通り導電性の材料によって形成されたピラー（柱）形状の接続端子である。かかる導電性ピラー２０は，はんだよりも硬質な材料によって形成される。なお，導電性ピラー２０の構造の詳細については，図２Ａを参照して後述する。
【００１７】
　 さらに，第１の半導体チップＡは，他方の面（以下，「下面」と記載する）に，複数のはんだバンプ３０を備える。これらの各はんだバンプ３０は，各電極１３の他端（以下，「下端」と記載する）にそれぞれ設けられた接続端子である。かかるはんだバンプ３０の詳細な構造については，図２Ａを参照して後述する。
【００１８】
　 また，
第２の半導体チップＢは，第１の半導体チップＡと同様の構成であり
複数の電極１３を備える
【００１９】
　 さらに，第２の半導体チップＢは，第１の半導体チップＡと同様，上面に電極１３の上端と接続された複数の導電性ピラー２０を備え，下面に電極１３の下端と接続された複数のはんだバンプ３０を備える。」
イ　引用例２の図１Ｂとして以下の図面が示されており，第１の半導体チップＡ，及び，第１の半導体チップＡの上に積層された第２の半導体チップＢの電極１３が，各チップを貫通している様子が見て取れる。
（５）引用例３の記載
　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された特開２０１２−８００４３号公報（引用例３：原査定の引用文献６）には，図１として以下の図面が示されている。当該図面から，Ｎｉで形成されたＵＢＭ層３について，一部が保護樹脂膜５に埋設されて電極パッド７に接続され，頂面が基板の表面から突出した構成が見て取れる。
（６）引用例４の記載
　原査定の拒絶の理由に引用された，本願の出願前に外国において頒布された米国特許出願公開第２０１１／０２２７２１６号明細書（引用例４：原査定の引用文献７）には，図６として以下の図面が示されている。当該図面から，導電ピラー（conductive pillar）５１０について，一部がパッシベーション層（passivationlayer）２２０に埋設されて導電パッド（conductive pads）２１８に接続され，頂面が基板の表面から突出した構成が見て取れる。
（７）引用例５の記載
　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された特開２０１４−１１３０９号公報（引用例５：原査定の引用文献８）には，次の記載がある。
ア「【００１１】
　まず，図１（ｂ）に示すように，この半導体装置５００には，中央に縦断的に形成された
貫通電極（以下，「ＴＳＶ」（Through Silicon Via）と称す）
【００１２】
　図１（ａ）の断面図を参照して，この半導体装置５００は，概して，半導体基板１に第１〜第５層間絶縁膜２ａ〜２ｅが積層された構造となっている。第１〜第５層間絶縁膜２ａ〜２ｅの各々の層間には，配線層２３ａおよび上層配線２３ｂが形成され，それらはビアプラグ２４を介して電気的に接続されている。なお，形成される配線層２３ａには，少なくとも図１（ｂ）に示すＴＳＶ領域に円形に形成されるものがあり，それらは，後述のＴＳＶ用貫通孔ＴＨに対応するものである。」
「【００１５】
　一方，半導体基板１の厚さは，例えば約４０μｍである。
半導体基板１の裏面１ｒ上には，例えば窒化シリコン等の裏面保護膜５が形成されている
【００１６】
　図２は，図１に示した半導体装置を複数積層した場合の積層構造を示す図である。
　同図を参照すると，パッケージ基板５０１の一方の面上に複数の半導体装置５００ａ〜５００ｅが積層された構造となっている。ここで，半導体装置５００ａ〜５００ｄがコアチップとして機能し，半導体装置５００ｅがインターフェースチップとして機能している。
各半導体装置５００ａ〜５００ｅは，上下のそれらと，おもて面バンプ電極３および裏面バンプ電極／ＴＳＶ８７を介して電気的に接続されて積層構造
イ　引用例５の図２として，以下の図面が示されている。
（８）引用例６の記載
　原査定の拒絶の理由に引用された，本願の出願前において頒布された特開２００７−４８９１９号公報（引用例６：原査定の引用文献９）には，次の記載がある。
「【００１５】
（第１実施形態）
　図１（ａ）に示すように，半導体ウェーハからなる基板１上に，例えばアルミニウム（Ａｌ）からなるパッド状の電極部２が設けられている。基板１上にはこの電極部２の表面を開口する状態で，例えば
シリコン窒化膜からなるパッシベーション膜３
４．対比
（１）本願発明と引用発明の対比
　本願発明と，引用例１に記載された発明（以下「引用発明」という。）を対比する。
ア　引用発明における「薄型化されたチップ・オン・チップの実装構造６６」が本願発明における「半導体装置」に対応する。また，引用発明における「アルミニウムからなるパッド電極５２」が本願発明における「アルミパッド」に相当し，以下同様に，「下方の半導体装置６５Ｂの表面保護膜５３」が「パッシベーション膜」に，「下方の半導体装置６５ＢのＮｉ電解めっき層５７」が「第１ニッケル電極」に，「半導体基板５１」が「半導体層」に，「上方の半導体装置６５ＡのＮｉ電解めっき層５７」が「第２ニッケル電極」に，それぞれ相当する。
イ　上記第３，３（２）アで言及したとおり，引用例１には「半導体装置（半導体チップ）６５」が，「半導体基板５１」上に，「絶縁膜６４」，「パッド電極５２」，「表面保護膜５３」，「Ｎｉ電解めっき層５７」，「はんだバンプ電極５８」を形成して得られるものであることが記載されている。
　一方，本願の当初明細書等の段落［００１２］には，
「具体的には，半導体装置１の第１基板１０は，半導体層８と，半導体層８の下面に設けられる保護膜８０と，半導体層８上に順次積層される第１絶縁層３０，第２絶縁層４，およびパッシベーション膜５とを備える。」
と記載されている。
　以上によれば，引用発明における「下方の半導体装置６５Ｂ」のうち，「下方の半導体装置６５Ｂの表面保護膜５３」とその下層部分が，本願発明における「第１基板」に相当するといえる。同様に，引用発明における「上方の半導体装置６５Ａ」のうち，「上方の半導体装置６５Ａの表面保護膜５３」とその上層部分が，本願発明における「第２基板」に相当するといえる。
ウ　上記イから，引用発明において「下方の半導体装置６５Ｂ」が「内部に配線を有すること」は，本願発明において「第１基板」が「内部に配線を有すること」に相当し，引用発明において「アルミニウムからなるパッド電極５２」が「前記下方の半導体装置６５Ｂの表層内に設けられ，前記配線に接続される」ことは，本願発明において「アルミパッド」が「前記第１基板の表層側に設けられ，前記配線に接続される」ことに相当し，引用発明において「下方の半導体装置６５Ｂの表面保護膜５３」が「前記下方の半導体装置６５Ｂの前記表層側に設けられ，前記パッド電極の一部を覆う」ことは，本願発明において「パッシベーション膜」が「前記第１基板の前記表層側に設けられ，前記アルミパッドの一部を覆う」ことに相当する。
エ　引用発明の「下方の半導体装置６５Ｂ」及び「上方の半導体装置６５Ａ」が，本願発明の「第１基板」及び「第２基板」を含む事項であることから，引用発明における「下方の半導体装置６５Ｂに積層される上方の半導体装置６５Ａ」を備えることは，本願発明における「前記第１基板に積層される第２基板」を備えることに相当する。
オ　引用発明において「下方の半導体装置６５ＢのＮｉ電解めっき層５７」の「前記パッド電極５２に接続され，頂面が前記表面保護膜５３の上面よりも上に位置する」ことは，本願発明における「第１ニッケル電極」の「前記アルミパッドに接続され，頂面が前記第１基板の表面から突出する」ことに相当する。そうすると，本願発明と引用発明は，「一部が前記パッシベーション膜に埋設されて前記アルミパッドに接続され，頂面が前記第１基板の表面から突出する第１ニッケル電極」のうち，「前記アルミパッドに接続され，頂面が前記第１基板の表面から突出する第１ニッケル電極」を備える点で共通する。
カ　引用発明における，「上方の半導体装置６５ＡのＮｉ電解めっき層５７」の「頂面が上方の半導体装置６５Ａの表面保護膜５３の下面よりも下に位置する」ことは，本願発明における「第２ニッケル電極」が「頂面が前記第２基板における前記第１基板側の表面から突出する」ことに相当する。そうすると，本願発明と引用発明は，「一部が前記シリコン窒化膜に埋設され，頂面が前記第２基板における前記第１基板側の表面から突出する第２ニッケル電極」のうち，「頂面が前記第２基板における前記第１基板側の表面から突出する第２ニッケル電極」を備える点で共通する。
キ　引用発明における「はんだバンプ電極５８」は，Ａｇ−Ｓｎ合金（スズを含む合金）によって形成され「前記半導体装置６５ＢのＮｉ電解めっき層５７」（第１ニッケル電極）と「前記半導体装置６５ＡのＮｉ電解めっき層５７」（第２ニッケル電極）を接続するものであるから，本願発明における「接続層」に相当する。
ク　引用発明における「上方の半導体装置６５Ａの表面保護膜５３」と本願発明における「シリコン窒化膜」は「半導体基板５１」すなわち「半導体層」を覆うものである点で一致するから，本願発明と引用発明は「前記半導体層の少なくとも一部を覆う膜」を備える点で共通する。
（２）一致点及び相違点
　そうすると，本願発明と引用発明の一致点及び相違点は，次のとおりとなる。
　
＜一致点＞
「内部に配線を有する第１基板と，
　前記第１基板の表層内に設けられ，前記配線に接続されるアルミパッドと，
　前記第１基板の前記表層側に設けられ，前記アルミパッドの一部を覆うパッシベーション膜と，
　前記アルミパッドに接続され，頂面が前記第１基板の表面から突出する第１ニッケル電極と，
　半導体層を備え，前記第１基板に積層される第２基板と，
　前記半導体層の少なくとも一部を覆う膜と，
　頂面が前記第２基板における前記第１基板側の表面から突出する第２ニッケル電極と，
　スズを含む合金によって形成され，前記第１ニッケル電極および前記第２ニッケル電極間を接続する接続層と
　を備えることを特徴とする半導体装置。」
＜相違点１＞
　本願発明は，「前記半導体層を貫通する貫通電極」を備え，「前記貫通電極は，前記アルミパッドと電気的に接続されると共に，前記第２ニッケル電極と接続される」のに対し，引用発明は，「半導体基板５１」を貫通する貫通電極を備えておらず，当該貫通電極が「アルミニウムからなるパッド電極５２」（アルミパッド）と電気的に接続されるとともに，「上方の半導体装置６５ＡのＮｉ電解めっき層５７」（第２ニッケル電極）と接続されることが特定されていない点。
＜相違点２＞
　本願発明は，「前記半導体層の少なくとも一部を覆うシリコン窒化膜」を備えるのに対し，引用発明は，「半導体基板５１」を覆う「上方の半導体装置５６Ａの表面保護膜５３」がシリコン窒化膜であるか不明である点。
＜相違点３＞
　本願発明は，「第１ニッケル電極」の「一部が前記パッシベーション膜に埋設され」ているのに対し，引用発明は，「下方の半導体装置６５ＢのＮｉ電解めっき層５７」が「下方の半導体装置の表面保護膜５３」に埋設されるかが不明である点。
＜相違点４＞
　本願発明は「第２ニッケル電極」の「一部が前記シリコン窒化膜に埋設され」ているのに対し，引用発明は，「上方の半導体装置６５ＡのＮｉ電解めっき層５７」が「上方の半導体装置の表面保護膜５３」に埋設されるかが不明である点。
５．相違点についての判断
（１）相違点１について
　チップ・オン・チップ構造において，各チップの半導体層を貫通する貫通電極を設けた構成は，上記引用例２及び引用例５や，下記の周知例１に記載された周知の構成である。また，貫通電極を半導体チップのどの電極・配線と接続するかは，当該チップに要請される機能に応じて適宜決定すべき当業者の設計事項であるところ，貫通電極と基板の表面及び裏面から突出する電極を接続した構成も，下記の周知例１及び周知例２に記載された周知の構成である。
　そうすると，チップ・オン・チップ構造に関する発明である引用発明において，半導体基板５１（半導体層）を貫通する貫通電極を設け，基板の裏面から突出する電極である「上方の半導体装置６５Ａの電解めっき層５７」（第２ニッケル電極）と接続する構成とすることは，当業者が容易になし得たことである。また，上記貫通電極と「アルミニウムからなるパッド電極５２」（アルミパッド）が電気的に接続されることは，引用発明において上記接続構成とすることにより自ずと充足されることである。
　したがって，引用発明において上記相違点１に係る構成とすることは，引用例２，５及び周知例１〜２に示される周知技術に照らし，当業者が容易になし得たことである。
〇周知例１：特開２０１５−４１７１８号公報
　本願の出願前に日本国内において頒布された特開２０１５−４１７１８号公報には，次の記載がある。
「【００４３】
　 第１積層基板３０は，配線層間膜９と，配線層間膜９中に形成された配線層８と，配線層間膜９上に形成された素子形成層２と，素子形成層２上に形成された半導体基板１ｃと，半導体基板１ｃ上に形成された埋込絶縁膜１ｂと，
素子形成層２，半導体基板１ｃ及び埋込絶縁膜１ｂを貫通し，配線層８と電気的に接続された貫通電極７と，配線層間膜９側に形成され，配線層８に電気的に接続された第１バンプ１１と，埋込絶縁膜１ｂ側に形成され，貫通電極７と電気的に接続された第２バンプ１８と
第１バンプ１１，配線層８，貫通電極７及び第２バンプ１８は電気的に接続されている
「【００４５】
　 
第１積層基板３０と第２積層基板６０とは，第１積層基板３０の第２バンプ１８と第２積層基板６０の第１バンプ１１とが対向するように積層されている。第１積層基板３０の第２バンプ１８と第２積層基板６０の第１バンプ１１とは，例えば半田を介して電気的に接続される
　周知例１の図１として，以下の図面が示されている。
〇周知例２：特開２００９−１２４０８７号公報
　本願の出願前に日本国内において頒布された特開２００９−１２４０８７号公報には，図１０の（ＰＺ１１）として，以下の図面が示されている。当該図面から，貫通電極１５と下部端子２６が接続された構成が見て取れる。
（２）相違点２について
　表面保護膜をシリコン窒化膜で形成することは，上記引用例６の段落［００１５］，をはじめ，上記引用例５の段落［００１５］（「窒化シリコン等の裏面保護膜」）や，上記周知例２の段落［０００３］（「層間絶縁膜２上およびパッド３上を覆う保護膜としての窒化シリコン（Ｓｉ３Ｎ４）からなるパッシベーション膜４）にも記載された周知の技術であるから，引用発明において「半導体基板５１」を覆う「上方の半導体装置５６Ａの表面保護膜５３」をシリコン窒化膜で形成することは，当業者が適宜なし得たことである。
（３）相違点３及び４について
　頂面が基板表面から突出する電極の一部をパッシベーション膜に埋設した構成は，上記引用例３の図１や引用例４の図６に記載された周知の構成である。
　また，上記「（２）相違点２について」で検討したとおり，シリコン窒化膜でパッシベーション膜を形成することは当業者の周知技術であるから，上記周知の構成におけるパッシベーション膜としてシリコン窒化膜を適用したものも，当業者にとって周知技術の範囲内のものであるといえる。
　そうすると，引用発明において「下方の半導体装置６５ＢのＮｉ電解めっき層５７」を「下方の半導体装置の表面保護膜５３」に埋設された構成とすることは，上記周知の構成に照らし当業者が適宜なし得たことである。
　同様に，「上方の半導体装置６５ＡのＮｉ電解めっき層５７」をシリコン窒化膜で形成された「上方の半導体装置の表面保護膜５３」に埋設された構成とすることも，上記周知技術の範囲内で適宜なし得たことであるといえる。
（４）小括
　したがって，本願発明は，引用例２〜６及び周知例１〜２に示される周知技術に照らし，引用発明に基いて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない。
第４　結言
　以上のとおり，本願の請求項１に係る発明は，特許法２９条２項の規定により特許を受けることができないものであるから，本願は，他の請求項に係る発明について検討するまでもなく，拒絶をすべきものである。
　よって，結論のとおり審決する。