(57)【要約】  本発明の半導体磁気抵抗素子は、半導体基板としてのシリコン基板２と、その上に一定間隔をおいて配置された一対の電極３と、前記電極３，３間にバイアス電圧を印加する電圧印加回路４とを備えている。本発明では、３００ケルビンにおけるキャリア密度が１０１３ｃｍ-３未満のシリコンを用いてシリコン基板２を構成したため、室温でも１０倍を超える正の磁気抵抗効果を示す。
2010140396.tif 000002
【特許請求の範囲】
【請求項１】
３００ケルビンにおけるキャリア密度が１０１３ｃｍ-３未満の半導体基板と、
前記半導体基板上に一定間隔をおいて配置された一対の電極と、
前記電極間にバイアス電圧を印加する電圧印加回路とを備えることを特徴とする磁気抵抗素子。
【請求項２】
前記半導体基板の抵抗値を検出する抵抗検出回路を備えることを特徴とする請求項１に記載の半導体磁気抵抗素子。
【請求項３】
前記電圧印加回路が前記電極間に印加するバイアス電圧を制御する制御回路を備えることを特徴とする請求項１又は２に記載の半導体磁気抵抗素子。
【請求項４】
前記半導体基板が、Si、GaAs、InP、AlAs、CdTe、InAs、Ge、SiC、GaN、SiGe、ZnO、InSのいずれか一種であることを特徴とする請求項１〜３のいずれかに記載の半導体磁気抵抗素子。
【請求項５】
前記半導体基板がSiであり、前記電極がInであることを特徴とする請求項４に記載の半導体磁気抵抗素子。
【請求項６】
前記電圧印加回路により印加されるバイアス電圧が、所定の磁気抵抗電圧であることを特徴とする請求項１〜５のいずれかに記載の半導体磁気抵抗素子。
【請求項７】
３００ケルビンにおけるキャリア密度が１０１３ｃｍ-３未満の半導体基板と、前記半導体基板上に一定間隔をおいて配置された一対の電極と、前記電極間にバイアス電圧を印加する電圧印加回路と、前記半導体基板の抵抗値を検出する抵抗検出回路とを有する磁気抵抗素子と、
前記抵抗検出回路が検出する抵抗値と閾値との比較結果に基づきスイッチング動作を行うスイッチング素子とを備えることを特徴とする磁気感応スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁場を検知する磁気抵抗素子及び磁気感応スイッチに関する。
【背景技術】
【０００２】
磁気抵抗(Magneto-Resistance:MR)効果とは、物質の電気抵抗が磁場中で変化する現象をいう。磁気抵抗素子は、歯車の回転速度を検出するセンサやハードディスク読み取り装置等に利用されている。近年では半導体材料を用いた磁気抵抗素子が提供されており、その利用は様々な分野で広がっている。
しかし、従来の半導体磁気抵抗素子はキャリア密度が１０１５ｃｍ−３程度の不純物半導体材料が用いられており（特許文献１参照）、キャリア密度が非常に低い高純度半導体は磁気抵抗素子には適さないと考えられていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2007-218799号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、パワー半導体の分野では高電圧で使用されるため、耐圧性の高い、キャリア密度の少ない高純度半導体が多く用いられる。このような分野においても利用可能な磁気抵抗素子の開発が望まれていた。
本発明が解決しようとする課題は、キャリア密度が非常に低い半導体を用いた半導体磁気抵抗素子及び磁気感応スイッチを提供することである。
【課題を解決するための手段】
【０００５】
本発明者らは、２つの金属接点に挟まれた、キャリア密度が非常に低い（３００Ｋにおいて１０１３ｃｍ−３未満）高純度半導体からなる磁気抵抗素子が、０〜３Ｔの磁場において、室温（３００Ｋ）で１０００％、２５Ｋで１００００％を超える大きな磁気抵抗を示すことを発見した。また、キャリア密度が１０１３ｃｍ−３未満の高純度半導体では、３〜９Ｔの磁場に対して磁気抵抗は線形の依存性を示す。【０００６】
本発明者らは、この現象は高純度半導体に強い電場を印加した時に生じる空間電荷効果がもたらす準中性の破れによって説明できると考えた。空間電荷効果とは、自由に動ける電子が少ない物質に大量の電子が注入された場合に内部に一様でない電場が生じ、電子が互いにクーロン斥力を及ぼしあって該物質が導電性を有するようになる現象のことを指す。不純物元素を添加した半導体に比べると高純度半導体は自由に動ける電子が非常に少ないため、大きな電圧を印加すると高純度半導体中の電子は空間電荷効果に支配される。【０００７】
空間電荷効果が強い領域では準中性が破れ、電子同士がクーロン斥力を及ぼしあいながら運動するため、磁場中ではそれら電子の軌道が曲げられ、その結果、電子濃度と電場が不均一になり、大きな磁気抵抗効果が誘起される。【０００８】
本発明に係る半導体磁気抵抗素子は、このような研究の成果に基づき成されたもので、
３００Ｋ（ケルビン）におけるキャリア密度が１０１３ｃｍ-３未満の半導体基板と、
前記半導体基板に設けられた一対の電極と、
前記電極間にバイアス電圧を印加する電圧印加回路とを備えることを特徴とする。【０００９】
本発明の半導体磁気抵抗素子の磁気抵抗効果はバイアス電圧に依存する。従って、前記電圧印加回路が前記電極間に印加するバイアス電圧を制御する制御回路を設けることにより、半導体磁気抵抗素子の用途に応じた適宜の磁気抵抗効果を得ることができる。
この場合、前記バイアス電圧は、所定の磁気抵抗電圧であると良い。なお、「磁気抵抗電圧」とは、巨大な磁気抵抗効果が見られる電圧のことをいう。【００１０】
また、本発明の半導体磁気抵抗素子は、半導体基板の抵抗値を検出する抵抗検出回路を有すると良い。【００１１】
前記半導体基板は、Si、GaAs、InP、AlAs、CdTe、InAs、Ge、SiC、GaN、SiGe、ZnO、InSのいずれか一種であると良い。また、電極にはIn、Au、Al等のオーミック電極を用いることができる。特に、前記半導体基板をSiとし、前記電極をInにすると、半導体基板と電極とを整合性良く接合することができる。【００１２】
また、本発明に係る磁気感応スイッチは、３００Ｋ（ケルビン）におけるキャリア密度が１０１３ｃｍ-３未満の半導体基板と、前記半導体基板上に一定間隔をおいて配置された一対の電極と、前記電極間にバイアス電圧を印加する電圧印加回路と、前記半導体基板の抵抗値を検出する抵抗検出回路とを有する磁気抵抗素子と、
前記抵抗検出回路が検出する抵抗値と閾値との比較結果に基づきスイッチング動作を行うスイッチング素子とを備えることを特徴とする。
【発明の効果】
【００１３】
本発明の半導体磁気抵抗素子によれば、室温でも１０倍を超える大きな磁気抵抗効果を得ることができる。
また、本発明の磁気感応スイッチによれば、半導体基板に磁気抵抗素子を設けることができるため、磁気感応スイッチ全体の構成を小型化することができる。
【図面の簡単な説明】
【００１４】
【図１】磁気抵抗素子の構造例を示す図。
【図２】不純物シリコン基板を用いた磁気抵抗素子の電子密度及び移動度と温度との関係を示す図。
【図３】不純物シリコン基板を用いた磁気抵抗素子に、温度２５Ｋで０〜３Ｔの磁場を印加したときの印加電圧と電流との関係を示す図。
【図４】不純物シリコン基板を用いた磁気抵抗素子の、温度２５Ｋにおける印加電圧と磁気抵抗比（ＭＲ比）との関係を示す図。
【図５】不純物シリコン基板を用いた磁気抵抗素子の、温度を変化させたときの磁気抵抗効果と電子密度との関係を示す図。
【図６】高純度シリコンを用いた磁気抵抗素子の、室温で０〜３Ｔの磁場を印加したときの印加電圧と電流との関係を示す図。
【図７】室温（３００Ｋ）における高純度シリコンを用いた磁気抵抗素子の印加電圧と磁気抵抗比（ＭＲ比）との関係を示す図。
【図８】温度２５Ｋで０〜３Ｔの磁場を印加したときの高純度シリコンを用いた磁気抵抗素子の印加電圧と電流との関係を示す図。
【図９】温度３００Ｋで０〜３Ｔの磁場を印加したときの高純度シリコンを用いた磁気抵抗素子の印加電圧と電流との関係を示す図。
【図１０】電位差と磁気抵抗比との関係を調べるために用いた磁気抵抗素子の構造を示す図。
【図１１】温度２５Ｋ、無磁場中において、図１０の磁気抵抗素子に0.1μＡ、40μＡの電流が流れているときのプローブ間の距離と各プローブ間の電位差との関係を示す図。
【図１２】温度２５Ｋにおいて、図１０の磁気抵抗素子に０〜９Ｔの磁場及び２０Ｖの電圧を印加したときの磁気抵抗比を示す図。
【図１３】本発明の一実施例に係る磁気感応スイッチを概略的に示す図。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の磁気抵抗素子について説明する。
まず、室温（３００Ｋ）における電子密度が１０１５ｃｍ−３程度のシリコン基板（以下、不純物シリコン基板という）から成る磁気抵抗素子を用いて磁気抵抗効果に関する測定を行った結果について説明する。図１は、測定に用いた不純物シリコン基板から成る磁気抵抗素子の概略図を示し、図２は温度と測定に用いた磁気抵抗素子の電子密度及び移動度との関係を示す。図１に示すように、前記磁気抵抗素子１は矩形板状のシリコン基板２とその上面に一定の距離をおいて配置された一対のインジウム（Ｉｎ）電極３，３から成る。インジウム電極３，３間には電圧印加回路４によって所定値のバイアス電圧が印加される。また、シリコン基板２に流れる電流は電流計５で測定される。ここでは電流計５は電圧印加回路４に設けられている。前記磁気抵抗素子１では、電極３，３間に印加される電圧値と電流計５の測定値とからシリコン基板２の抵抗値が求められる。従って、電圧印加回路４及び電流計５が抵抗検出回路として機能する。
なお、ここでは5mm×5mm、厚さ525μmのシリコン基板２を加工して磁気抵抗素子１を作成した。また、電極３の幅Ｗを0.3mmに、電極３，３間の距離Ｌを0.8mmに設定した。
【００１６】
以下の測定は、５Ｋ〜３００Ｋの温度領域で、シリコン基板２の面直方向（シリコン基板２に電流が流れる方向に垂直な方向）に−９〜９Ｔの磁場を印加して行った。
図３は、温度２５Ｋにおいて磁気抵抗素子１に０〜３Ｔの磁場を印加したときの当該磁気抵抗素子１に印加した電圧と前記磁気抵抗素子１を流れる電流との関係を示す図である。図３から、強い磁場を印加するほど電流が流れ難いことが、つまり磁気抵抗素子１の磁気抵抗値が大きくなることがわかる。
また、印加電圧が２Ｖ以下のときはオームの法則に従い電流は電圧に比例するが、印加電圧が５Ｖ以上では電流は電圧の二乗に比例した。つまり、高電圧では、電流と電圧との関係式は以下の空間電荷効果（モット・ガーネーの法則）に従い、電流密度をＪ、電圧をＶ、誘電率をε、電子移動度をμとすると、Ｊは次のように表すことができる。
【数１】
2010140396.tif 000003
【００１７】
図４は、２５Ｋにおける磁気抵抗素子１の印加電圧をパラメータとしたときの磁場強度（Ｔ）と磁気抵抗比（ＭＲ比）の変化の様子を示し、図５は、温度を変化させたときの磁気抵抗（ｋΩ）とキャリア密度（ｃｍ−３）との関係を示す。
なお、無磁界中の抵抗値をＲ、無磁界中の抵抗Ｒに対する有磁界中の抵抗値の増加分をΔＲとすると、ＭＲ比は次の式で定義される。
ＭＲ比＝ΔＲ／Ｒ
【００１８】
図４から、印加電圧が大きい方が小さいときよりも磁気抵抗比が増大することが分かる。このことから、高電圧印加時にみられる空間電荷効果によって磁気抵抗比が増大したと推測される。また、図５から、４０Ｋ以下の低温時において磁気抵抗効果がみられることが分かる。温度が低下するにつれて電子密度が減少することから、電子密度が減少したことにより磁気抵抗効果が増大したと考えられる。以上の結果から、本発明者は、電子密度が小さい高純度半導体では、もっと高い温度でも磁気抵抗効果が起こると予想し、次の測定を行った。
即ち、上述の磁気抵抗素子１のシリコン基板として、室温（３００Ｋ）におけるキャリア密度が１．８×１０１２ｃｍ−３の高純度シリコン基板を用いた。その他の構成は前記磁気抵抗素子１と同じである。磁気抵抗素子１と区別するため、以下の説明では、高純度シリコン基板を用いた磁気抵抗素子を「磁気抵抗素子１Ａ」と呼ぶ。
【００１９】
図６は、室温（３００Ｋ）において磁気抵抗素子１Ａに０〜３Ｔの磁場を印加したときの当該磁気抵抗素子１Ａに印加した電圧と前記磁気抵抗素子１Ａを流れる電流との関係を示す図である。図７は、室温（３００Ｋ）における磁気抵抗素子１Ａの印加電圧をパラメータとしたときの磁場強度Ｔと磁気抵抗比（ＭＲ比）の変化の様子を示す図である。図６及び図７から、磁気抵抗素子１Ａでは、室温において高電圧（１００Ｖ〜２００Ｖ）を印加すると大きな磁気抵抗効果が起こることが分かる。
【００２０】
図８及び図９は、温度２５Ｋ及び３００Ｋにおける、磁気抵抗素子１Ａにみられる磁気抵抗効果のブレークダウンについて調べた図である。図８及び図９は、いずれも０〜３Ｔの磁場を印加したときの磁気抵抗素子１Ａの印加電圧と前記磁気抵抗素子１を流れる電流との関係を示す。図８及び図９から、強電場におけるブレークダウンは磁場下で抑制されることが分かる。ブレークダウン近傍で巨大な磁気抵抗効果が見られ、０〜３Ｔの磁場における磁気抵抗増大率は、２５Ｋでは１００００％、室温（３００Ｋ）では１０００％を超えた。このような巨大な磁気抵抗効果が見られる電圧を、本発明では「磁気抵抗電圧」と称することとする。
【００２１】
次に、図１０に示すように磁気抵抗素子１Ａの電極間に４個の電圧プローブ(Ｏ，Ａ，Ｂ，Ｃ)を配置し、電圧プローブＯと電圧プローブＡ，Ｂ，Ｃ間の距離と磁気抵抗比との関係について調べた。電圧プローブは、磁気抵抗素子１Ａの電極間に電圧を印加し、磁界を変化させたときの磁気抵抗の変化を電圧信号として取り出すためのものである。従って、図１０に示す磁気抵抗素子１Ａでは、電圧プローブＯと電圧プローブＡ，Ｂ，Ｃとの間の電圧を出力する回路と電流計とが抵抗検出回路を構成する。なお、測定に用いた磁気抵抗素子１Ａのシリコン基板の幅Ｗ１は2.8mm、電極の幅Ｗ２は0.3mm以下とした。また、電圧プローブＯと電圧プローブＡ，Ｂ，Ｃの間の距離はそれぞれ1.8mm，3.1mm、4.5mmに設定した。
【００２２】
図１１は、温度２５Ｋ、無磁場中において、磁気抵抗素子１Ａに0.1μＡ、40μＡの電流が流れているときの各電圧プローブ間の距離と各電圧プローブ間の電位差との関係を示す。0.1μＡの電流が流れているときはオームの法則に従い、このときの電位差は電圧プローブ間の距離ｘに比例する。一方、40μＡの電流が流れているときはモット・ガーネーの法則に従い、このときの電位差は電圧プローブ間の距離の3/2乗（電圧プローブ間の距離をｘとするとｘ3/2）に比例する。
【００２３】
図１２は、温度２５Ｋにおいて、磁気抵抗素子１Ａに対して０〜９Ｔの磁場及び２０Ｖの電圧を印加したときの磁気抵抗比を示す。図１２の上図は磁気抵抗素子１Ａ（シリコン基板全体）の磁気抵抗比を、下図は電圧プローブＯと電圧プローブＡ，Ｂ，Ｃ間の磁気抵抗比を示す。図１２から、電圧プローブ間の距離が大きいほど磁気抵抗比が増大することが分かる。なお、電圧プローブ間の距離と磁気抵抗比には一定の関係はみられなかった。磁気抵抗効果が磁場中における電子濃度や電場の不均一性に起因することから、電圧プローブの位置によって磁気抵抗の大きさに差が生じたものと思われる。
【００２４】
以上の結果から、高純度シリコン基板を用いた磁気抵抗素子では、室温（３００Ｋ）において大きな磁気抵抗効果が見られ、特に印加電圧を大きくして空間電荷効果がみられると大きな磁気抵抗効果が得られる。磁気抵抗素子に配置する一対の電圧プローブ間の距離を大きくするとプローブ間の印加電圧が大きくなる。従って、磁気抵抗素子の用途（ロータリエンコーダ、リニアエンコーダ、磁気ヘッド等）に応じて、印加電圧を変えたり電圧プローブ間の距離を変更したりすることにより感度を変えることができる。
【００２５】
なお、上記した大きな磁気抵抗効果は、Siに限らずGaAs、InP、AlAs、Cd Te、InAs、Ge、SiC、GaN、SiGe、ZnO、InS等の高純度半導体基板から成る磁気抵抗素子で得ることができる。また、電極にはInの他、AuやAl等のオーミック電極を用いることができる。半導体基板材料及び電極材料は両者の相性を考慮して適宜選択するとよい。さらに、半導体基板や電極のサイズ、電極間の距離についても用途に応じて適宜設定することが可能である。
【実施例】
【００２６】
図１３は本発明の磁気抵抗素子を用いた磁気感応スイッチの具体的な実施例を示す。
磁気感応スイッチ１０は、上述の磁気抵抗素子１Ａと、電流計５の電流測定値に基づいてシリコン基板２の抵抗値を求める抵抗検出回路１４、この抵抗検出回路１４の出力値と予め設定された閾値２２とを比較する判別回路１６、判別回路１６の判別結果に基づきスイッチング素子１８を駆動する駆動回路２０を備えている。
【符号の説明】
【００２７】
１、１Ａ…磁気抵抗素子
２…シリコン基板
３…電極
４…電圧印加回路
５…電流計
１０…磁気感応スイッチ
１４…抵抗検出回路
１６…判別回路
１８…スイッチング素子
２０…駆動回路
２２…閾値
【図１】
2010140396.tif 000004
【図２】
2010140396.tif 000005
【図３】
2010140396.tif 000006
【図４】
2010140396.tif 000007
【図５】
2010140396.tif 000008
【図６】
2010140396.tif 000009
【図７】
2010140396.tif 000010
【図８】
2010140396.tif 000011
【図９】
2010140396.tif 000012
【図１０】
2010140396.tif 000013
【図１１】
2010140396.tif 000014
【図１２】
2010140396.tif 000015
【図１３】
2010140396.tif 000016
【手続補正書】
【提出日】平成23年12月6日(2011.12.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
３００ケルビンにおけるキャリア密度が１０１３ｃｍ-３未満の半導体基板と、
前記半導体基板上に一定間隔をおいて配置された一対の電極と、
前記電極間にバイアス電圧を印加する電圧印加回路とを備えることを特徴とする磁気抵抗素子。
【請求項２】
前記半導体基板の抵抗値を検出する抵抗検出回路を備えることを特徴とする請求項１に記載の半導体磁気抵抗素子。
【請求項３】
前記電圧印加回路が前記電極間に印加するバイアス電圧を制御する制御回路を備えることを特徴とする請求項１又は２に記載の半導体磁気抵抗素子。
【請求項４】
前記半導体基板が、Si、GaAs、InP、AlAs、CdTe、InAs、Ge、SiC、GaN、SiGe、ZnO、InSのいずれか一種であることを特徴とする請求項１〜３のいずれかに記載の半導体磁気抵抗素子。
【請求項５】
前記半導体基板がSiであり、前記電極がInであることを特徴とする請求項４に記載の半導体磁気抵抗素子。
【請求項６】
前記電圧印加回路により印加されるバイアス電圧が、所定の磁気抵抗電圧であることを特徴とする請求項１〜５のいずれかに記載の半導体磁気抵抗素子。
【請求項７】
３００ケルビンにおけるキャリア密度が１０１３ｃｍ-３未満の半導体基板と、前記半導体基板上に一定間隔をおいて配置された一対の電極と、前記電極間にバイアス電圧を印加する電圧印加回路と、前記半導体基板の抵抗値を検出する抵抗検出回路とを有する磁気抵抗素子と、
前記抵抗検出回路が検出する抵抗値と閾値との比較結果に基づきスイッチング動作を行うスイッチング素子とを備えることを特徴とする磁気感応スイッチ。
【国際調査報告】
2010140396.tif 000017
2010140396.tif 000018