(57)【要約】  複数のフォトダイオード（ＰＤ）上とＭＯＳトランジスタのゲート電極層（ＧＥ）上とを覆うように形成された積層膜（ＳＬ）に選択的に異方性エッチングを施すことにより、複数のフォトダイオード（ＰＤ）の各々の上に積層膜（ＳＬ）が残されて下層反射防止膜（ＳＬ）が形成されるとともに、ゲート電極層（ＧＥ）の側壁に積層膜（ＳＬ）が残されてサイドウォール（ＳＷ）が形成される。ゲート電極層（ＧＥ）およびサイドウォール（ＳＷ）をマスクとして、ＭＯＳトランジスタのソース／ドレイン領域を形成するために不純物が導入される。不純物の導入後に少なくとも下層反射防止膜（ＳＬ）の上に上層反射防止膜（ＡＬ）が形成される。２つのフォトダイオード（ＰＤ）上のそれぞれの反射防止膜（ＡＲ）の厚みが互いに異なるように、上層反射防止膜（ＡＬ）および下層反射防止膜（ＳＬ）の少なくともいずれかがエッチングされる。これにより、微細化に対応でき、反射防止膜（ＡＲ）の制約が少なく、画素ごとに反射防止効果を最適化できる固体撮像装置の製造方法を得ることができる。
2010122657.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素（ＰＸ）を構成する複数の光電変換部（ＰＤ）と、絶縁ゲート型電界効果トランジスタ部と、それぞれが複数の前記光電変換部の各々の上に形成された複数の第１の膜（ＡＲ）とを含む固体撮像装置の製造方法であって、
複数の前記光電変換部上と前記絶縁ゲート型電界効果トランジスタ部のゲート電極層（ＧＥ）上とを覆うように、複数の絶縁膜よりなる積層膜（ＳＬ）を形成する工程と、
前記積層膜に選択的に異方性エッチングを施すことにより、複数の前記光電変換部の各々の上に前記積層膜を残して下層膜（ＳＬ）を形成するとともに、前記ゲート電極層の側壁に前記積層膜を残して側壁絶縁膜（ＳＷ）を形成する工程と、
前記ゲート電極層および前記側壁絶縁膜に覆われていない領域に不純物を導入して、前記絶縁ゲート型電界効果トランジスタのソース／ドレイン領域（ＮＲ３）を形成する工程と、
前記不純物の導入後に少なくとも前記下層膜の上に上層膜（ＡＬ）を形成する工程と、
複数の前記光電変換部のうち少なくとも２つの光電変換部上のそれぞれの前記第１の膜の厚みが互いに異なる厚みとなるように、前記上層膜および前記下層膜の少なくともいずれかをエッチングする工程とを備えた、固体撮像装置の製造方法。
【請求項２】
前記上層膜（ＡＬ）および前記下層膜（ＳＬ）の少なくともいずれかをエッチングする前記工程は、前記側壁絶縁膜（ＳＷ）の形成後であって前記上層膜の形成前に前記下層膜をエッチングする工程を含む、請求の範囲第１項に記載の固体撮像装置の製造方法。
【請求項３】
前記上層膜（ＡＬ）および前記下層膜（ＳＬ）の少なくともいずれかをエッチングする前記工程は、前記上層膜の形成後に少なくとも前記上層膜をエッチングする工程を含む、請求の範囲第１項に記載の固体撮像装置の製造方法。
【請求項４】
前記上層膜（ＡＬ）および前記下層膜（ＳＬ）の少なくともいずれかをエッチングする前記工程は、前記上層膜をエッチングして前記下層膜を露出させた後に、露出した前記下層膜をエッチングする工程を含む、請求の範囲第３項に記載の固体撮像装置の製造方法。
【請求項５】
前記複数の画素（ＰＸ）は、互いに異なる色の光を撮像する第１画素、第２画素および第３画素を含み、
前記上層膜（ＡＬ）および前記下層膜（ＳＬ）の少なくともいずれかをエッチングする前記工程は、
前記第１画素の前記光電変換部（ＰＤ）上の前記下層膜を残しつつ、前記第２画素および前記第３画素の双方の前記光電変換部上の前記下層膜を前記側壁絶縁膜の形成後であって前記上層膜の形成前にエッチングする工程と、
前記第３画素の前記光電変換部上の前記上層膜を前記上層膜の形成後にエッチングする工程とを含む、請求の範囲第１項に記載の固体撮像装置の製造方法。
【請求項６】
前記上層膜（ＡＬ）および前記下層膜（ＳＬ）の少なくともいずれかをエッチングする前記工程は、前記第３画素の前記上層膜をエッチングして前記下層膜を露出させた後に、露出した前記下層反射防止膜をエッチングする工程を含む、請求の範囲第５項に記載の固体撮像装置の製造方法。
【請求項７】
前記積層膜（ＳＬ）は３層以上の絶縁膜より形成される、請求の範囲第１項に記載の固体撮像装置の製造方法。
【請求項８】
前記上層膜（ＡＬ）はシリコン窒化膜単層により形成される、請求の範囲第１項に記載の固体撮像装置の製造方法。
【請求項９】
前記上層膜（ＡＬ）は２層以上の膜により形成される、請求の範囲第１項に記載の固体撮像装置の製造方法。
【請求項１０】
前記上層膜（ＡＬ）はシリコン酸化膜とシリコン窒化膜とが積層されて形成される、請求の範囲第９項に記載の固体撮像装置の製造方法。
【請求項１１】
前記上層膜（ＡＬ）は選択成長により形成される、請求の範囲第１項に記載の固体撮像装置の製造方法。
【請求項１２】
前記上層膜（ＡＬ）を形成する前記工程は、前記上層膜を前記ゲート電極層（ＧＥ）上および前記側壁絶縁膜（ＳＷ）上を覆うように形成する工程を含み、
前記第１の膜（ＡＲ）の形成後に、前記上層膜とは異なる材質よりなる層間絶縁膜（ＩＩ）を前記ソース／ドレイン領域（ＮＲ３）上および前記第１の絶縁膜上を覆うように形成する工程と、
前記層間絶縁膜を第１の条件でエッチングすることにより、前記層間絶縁膜に前記上層膜の一部を露出するコンタクトホールを形成する工程と、
前記第１の条件とは異なる第２の条件で前記上層膜をエッチングすることにより、前記コンタクトホールから露出する前記上層膜を除去する工程とをさらに備えた、請求の範囲第１項に記載の固体撮像装置の製造方法。
【請求項１３】
互いに異なる色の光を撮像するための第１画素（ＰＸ）および第２画素（ＰＸ）を有する固体撮像装置であって、
前記第１画素に対応する第１の光電変換部（ＰＤ）と、
前記第２画素に対応する第２の光電変換部（ＰＤ）と、
ゲート電極層（ＧＥ）を有する絶縁ゲート型電界効果トランジスタ部と、
それぞれが前記第１および第２の光電変換部の各々の上に形成された２つの第１の膜（ＡＲ）と、
前記ゲート電極層の側壁に形成された側壁絶縁膜（ＳＷ）とを備え、
前記第１の光電変換部上に形成された前記第１の膜と前記第２の光電変換部上に形成された前記第１の膜は、互いに異なる構造を有し、
前記第１の光電変換部上に形成された前記第１の膜は、下層膜（ＳＬ）と、前記下層膜上に位置しかつ前記下層膜のパターンの端面（ＡＲＥ）を覆う上層膜（ＡＬ）とを含み、
前記側壁絶縁膜は前記下層膜から成る、固体撮像装置。
【請求項１４】
前記第１の光電変換部上に形成された前記第１の膜の厚みは、前記側壁絶縁膜の幅よりも厚い、請求の範囲第１３項記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置およびその製造方法に関し、特に、光電変換部と絶縁ゲート型電界効果トランジスタ部とを有する固体撮像装置およびその製造方法に関するものである。
【背景技術】
【０００２】
入射光の光電変換部となる複数のフォトダイオードと、絶縁ゲート型電界効果トランジスタ部となるＭＯＳ（Metal  Oxide  Semiconductor）トランジスタとを有する固体撮像装置は、たとえば特開２００４−２２８４２５号公報、特開２００８−０４１９５８号公報などに開示されている。【０００３】
上記の特開２００４−２２８４２５号公報には、工程数削減と工程簡略化のため、フォトダイオードの反射防止膜とＭＯＳトランジスタのゲート側方のサイドウォールとを同時に形成することが記載されている。【０００４】
しかし、特開２００４−２２８４２５号公報の製造方法では反射防止膜の厚みとサイドウォールの厚みとを独立して制御することができない旨が特開２００８−０４１９５８号公報に記載されている。【０００５】
この特開２００８−０４１９５８号公報では、下層、中層および上層の３層の絶縁膜から反射防止膜とサイドウォールとが同一工程で形成される。反射防止膜の屈折率および厚みが下層および中層絶縁膜の２層により制御され、またサイドウォールの厚みが下層、中層および上層の３層により制御されることで、反射防止膜とサイドウォールとの各厚みを独立して制御することが可能になると上記公報には記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２２８４２５号公報
【特許文献２】特開２００８−０４１９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一般にサイドウォールの幅はスケーリング則に従うが、反射防止膜の厚みは入射光の波長で最適構造が決まるためスケーリング則に従わない。しかし、特開２００８−０４１９５８号公報では必ず反射防止膜の厚みがサイドウォールの幅と同じか、もしくは薄くなる。よって、サイドウォールの幅がスケーリング則に従って小さくなった場合、反射防止膜の厚みもそれにしたがって薄くする必要があるため、トランジスタの微細化が進むにつれこの技術の適用が困難になるという問題がある。【０００８】
また特開２００８−０４１９５８号公報には、反射防止膜の屈折率および厚みが下層および中層絶縁膜の２層により最適に制御されるとの記載がある。しかし、下層および中層絶縁膜だけで反射防止膜の屈折率を制御するためには、上層絶縁膜の屈折率を反射防止膜上の層間絶縁膜の屈折率と同じにする必要がある。なぜなら、層間絶縁膜と上層絶縁膜との屈折率が互いに異なる場合には、両者の界面で起きる反射が無視できないためである。したがって、反射防止膜を３層(またはそれ以上)とし、かつ上層絶縁膜を層間絶縁膜とは異なる屈折率にしたい場合には、特開２００８−０４１９５８号公報の技術は原理的に適用できず、反射防止膜の制約が多いという問題がある。【０００９】
また入射する光の波長によって最適な反射防止膜の構造は異なる。このため、一般的な撮像素子のように、Ｒ（Red）、Ｇ（Green）、Ｂ（Blue）の３原色ごとに受光画素が異なる場合、それぞれの画素に対して反射防止膜を最適化することが望ましい。しかし特開２００８−０４１９５８号公報では、反射防止膜とサイドウォールとが同一工程で形成されているため、サイドウォールの制約により反射防止膜がＲ、Ｇ、Ｂのすべての画素に対して同一の厚みとなる。このため、反射防止膜の最適化はＲ、Ｇ、Ｂのいずれかの波長の光に対して行わざるを得ず、そのほかの波長の光に対しては十分な反射防止効果が得られないという問題がある。【００１０】
本発明は、上記課題に鑑みてなされたものであり、その目的は、微細化に対応でき、反射防止膜の制約が少なく、画素ごとに反射防止効果を最適化できる固体撮像装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の一実施例による固体撮像装置の製造方法は、複数の画素を構成する複数の光電変換部と、絶縁ゲート型電界効果トランジスタ部と、それぞれが複数の光電変換部の各々の上に形成された複数の第１の膜とを含む固体撮像装置の製造方法であって、以下の工程を備えている。【００１２】
複数の光電変換部上と絶縁ゲート型電界効果トランジスタ部のゲート電極層上とを覆うように、複数の絶縁膜よりなる積層膜が形成される。積層膜に選択的に異方性エッチングを施すことにより、複数の光電変換部の各々の上に積層膜が残されて下層膜が形成されるとともに、ゲート電極層の側壁に積層膜が残されて側壁絶縁膜が形成される。ゲート電極層および側壁絶縁膜に覆われていない領域に不純物が導入されて、絶縁ゲート型電界効果トランジスタのソース／ドレイン領域が形成される。不純物の導入後に少なくとも下層膜の上に上層膜が形成される。複数の光電変換部のうち少なくとも２つの光電変換部上のそれぞれの第１の膜の厚みが互いに異なる厚みとなるように、上層膜および下層膜の少なくともいずれかがエッチングされる。
【発明の効果】
【００１３】
この実施例によれば、側壁絶縁膜の幅と第１の膜の厚みとを独立して制御することができるため、微細化に対応することが容易である。【００１４】
また側壁絶縁膜と下層膜とが積層膜から形成された後に、下層膜上に上層膜が形成されるため、第１の膜と側壁絶縁膜とが同一工程で形成される場合よりも第１の膜の制約が少なくなる。【００１５】
また側壁絶縁膜と下層膜とが積層膜から形成された後に、上層膜が形成され、また下層膜および上層膜の少なくともいずれかが除去されるため、画素ごとに反射防止効果を最適化することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１における固体撮像装置の構成を概略的に示す平面図である。
【図２】図１に示した固体撮像装置の回路構成を示す回路図である。
【図３】本発明の実施の形態１における固体撮像装置の製造方法の第１工程を示す概略断面図である。
【図４】本発明の実施の形態１における固体撮像装置の製造方法の第２工程を示す概略断面図である。
【図５】本発明の実施の形態１における固体撮像装置の製造方法の第３工程を示す概略断面図である。
【図６】本発明の実施の形態１における固体撮像装置の製造方法の第４工程を示す概略断面図である。
【図７】本発明の実施の形態１における固体撮像装置の製造方法の第５工程を示す概略断面図である。
【図８】本発明の実施の形態１における固体撮像装置の製造方法の第６工程を示す概略断面図である。
【図９】本発明の実施の形態１における固体撮像装置の製造方法の第７工程を示す概略断面図である。
【図１０】本発明の実施の形態１における固体撮像装置の製造方法の第８工程を示す概略断面図である。
【図１１】本発明の実施の形態１における固体撮像装置の製造方法の第９工程を示す概略断面図である。
【図１２】本発明の実施の形態２における固体撮像装置の製造方法の第１工程を示す概略断面図である。
【図１３】本発明の実施の形態２における固体撮像装置の製造方法の第２工程を示す概略断面図である。
【図１４】本発明の実施の形態２における固体撮像装置の製造方法の第３工程を示す概略断面図である。
【図１５】本発明の実施の形態２における固体撮像装置の製造方法の第４工程を示す概略断面図である。
【図１６】本発明の実施の形態２における固体撮像装置の製造方法の第５工程を示す概略断面図である。
【図１７】本発明の実施の形態２における固体撮像装置の製造方法の第６工程を示す概略断面図である。
【図１８】本発明の実施の形態２における固体撮像装置の製造方法の第７工程を示す概略断面図である。
【図１９】本発明の実施の形態２における固体撮像装置の製造方法の第８工程を示す概略断面図である。
【図２０】本発明の実施の形態３における固体撮像装置の製造方法の第１工程を示す概略断面図である。
【図２１】本発明の実施の形態３における固体撮像装置の製造方法の第２工程を示す概略断面図である。
【図２２】本発明の実施の形態３における固体撮像装置の製造方法の第３工程を示す概略断面図である。
【図２３】本発明の実施の形態３における固体撮像装置の製造方法の第４工程を示す概略断面図である。
【図２４】本発明の実施の形態４における固体撮像装置の製造方法の第１工程を示す概略断面図である。
【図２５】本発明の実施の形態４における固体撮像装置の製造方法の第２工程を示す概略断面図である。
【図２６】本発明の実施の形態４における固体撮像装置の製造方法の第３工程を示す概略断面図である。
【図２７】本発明の実施の形態４における固体撮像装置の製造方法の第４工程を示す概略断面図である。
【図２８】本発明の実施の形態４における固体撮像装置の製造方法の第５工程を示す概略断面図である。
【図２９】本発明の実施の形態５における固体撮像装置の製造方法の第１工程を示す概略断面図である。
【図３０】本発明の実施の形態５における固体撮像装置の製造方法の第２工程を示す概略断面図である。
【図３１】本発明の実施の形態５における固体撮像装置の製造方法の第３工程を示す概略断面図である。
【図３２】本発明の実施の形態５における固体撮像装置の製造方法の第４工程を示す概略断面図である。
【図３３】本発明の実施の形態６における固体撮像装置の製造方法を示す概略断面図である。
【図３４】本発明の実施の形態７における固体撮像装置の製造方法を示す概略断面図である。
【図３５】本発明の実施の形態８における固体撮像装置の製造方法を示す概略断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
まず本実施の形態における固体撮像装置の構成について説明する。
【００１８】
図１および図２を参照して、本実施の形態の固体撮像装置は複数の画素ＰＸを有している。複数の画素ＰＸは、互いに異なる色の光を撮像する画素を含んでおり、たとえば赤色光を撮像する画素（Ｒ画素）、緑色光を撮像する画素（Ｇ画素）および青色光を撮像する画素（Ｂ画素）を有している。
【００１９】
この複数の画素ＰＸの各々は、たとえば光電変換部としてのフォトダイオードＰＤと、転送用トランジスタＴＴＲと、リセット用トランジスタＲＴＲと、増幅用トランジスタＡＴＲと、選択用トランジスタＳＴＲとを有している。
【００２０】
フォトダイオードＰＤは互いにｐｎ接合を構成するｐ型領域とｎ型領域とを有している。このフォトダイオードＰＤの光の入射側には反射防止膜（図示せず）が形成されている。この反射防止膜は、撮像する光の色によって異なる構造（膜厚、膜質など）を有していることが好ましい。
【００２１】
転送用トランジスタＴＴＲ、リセット用トランジスタＲＴＲ、増幅用トランジスタＡＴＲおよび選択用トランジスタＳＴＲの各々は絶縁ゲート型電界効果トランジスタであり、たとえばｎチャネルＭＯＳトランジスタよりなっている。これらの各トランジスタは、半導体基板の表面に形成された１対のｎ型ソース／ドレイン領域と、その１対のソース／ドレイン領域に挟まれる半導体基板の領域上にゲート絶縁膜（ゲート酸化膜）を介在して形成されたゲート電極層とを有している。また各ゲート電極層の側壁を覆うようにサイドウォール（側壁絶縁膜：図示せず）が形成されている。
【００２２】
フォトダイオードＰＤのｐ型領域は、たとえば接地電位に接続されている。フォトダイオードＰＤのｎ型領域と転送用トランジスタＴＴＲのｎ型ソース領域とは電気的に接続されており、たとえば共通のｎ型領域により形成されている。転送用トランジスタＴＴＲのゲート電極層は転送信号線ＴＳに電気的に接続されている。
【００２３】
転送用トランジスタＴＴＲのｎ型ドレイン領域とリセット用トランジスタＲＴＲのｎ型ソース領域とは電気的に接続されている。リセット用トランジスタＲＴＲのゲート電極層はリセット信号線ＲＳに電気的に接続されている。
【００２４】
リセット用トランジスタＲＴＲのｎ型ドレイン領域と増幅用トランジスタＡＴＲのｎ型ソース領域とは電気的に接続されており、たとえば共通のｎ型領域により形成されている。リセット用トランジスタＲＴＲのｎ型ドレイン領域および増幅用トランジスタＡＴＲのｎ型ソース領域には電源線ＰＷＳが電気的に接続されている。増幅用トランジスタＡＴＲのゲート電極層は転送用トランジスタＴＴＲのｎ型ドレイン領域およびリセット用トランジスタＲＴＲのｎ型ソース領域に電気的に接続されている。
【００２５】
増幅用トランジスタＡＴＲのｎ型ドレイン領域と選択用トランジスタＳＴＲのｎ型ソース領域とは電気的に接続されており、たとえば共通のｎ型領域により形成されている。選択用トランジスタＳＴＲのゲート電極層は選択信号線ＳＳに電気的に接続されている。選択用トランジスタＳＴＲのｎ型ドレイン領域は垂直信号線ＰＳに電気的に接続されている。
【００２６】
また画素部分以外には、演算を行う周辺回路が形成されており、これらの周辺回路もトランジスタを含んでおり、これらのトランジスタも絶縁ゲート型電界効果トランジスタよりなっている。
【００２７】
また図１および図２においては、それぞれ１つのフォトダイオードＰＤおよび転送用トランジスタＴＴＲよりなる１組のダイオード部に対して、それぞれ１つのリセット用トランジスタＲＴＲ、増幅用トランジスタＡＴＲおよび選択用トランジスタＳＴＲよりなる１組のトランジスタ群が設けられた構成について説明したが、複数組の上記ダイオード部に対して１組の上記トランジスタ群が設けられた構成が採用されてもよい。たとえば並列接続された複数組の上記ダイオード部に対して１組の上記トランジスタ群が共用されてもよい。
【００２８】
次に、互いに異なる色の光を撮像する画素１および画素２と、ＭＯＳトランジスタとを有する本実施の形態の固体撮像装置の製造方法について図３〜図１１を用いて説明する。
【００２９】
図３〜図１１の各々の（Ａ）に示す画素１はたとえば図１のＩＩＩＡ−ＩＩＩＡ線に沿う断面に対応し、図３〜図１１の各々の（Ｂ）に示す画素２はたとえば図１のＩＩＩＢ−ＩＩＩＢ線に沿う断面に対応している。また図３〜図１１の各々の（Ｃ）に示すＭＯＳトランジスタはたとえば図１のＩＩＩＣ−ＩＩＩＣ線に沿う断面に対応している。
【００３０】
図３を参照して、たとえばシリコンよりなるｎ型半導体基板ＳＵＢの表面に素子分離構造（図示せず）やｐ型ウエル領域ＰＷが形成される。この後、半導体基板ＳＵＢの表面を酸化することにより、半導体基板ＳＵＢの表面にたとえばシリコン酸化膜ＧＩが形成される。このシリコン酸化膜ＧＩ上に、たとえば多結晶シリコン膜ＧＥとシリコン酸化膜ＣＩとが順に積層して形成される。
【００３１】
この後、通常の写真製版技術およびエッチング技術により、シリコン酸化膜ＣＩ、多結晶シリコン膜ＧＥおよびシリコン酸化膜ＧＩがパターニングされる。これにより、たとえばシリコン酸化膜よりなるゲート絶縁膜ＧＩと、たとえば多結晶シリコン膜よりなるゲート電極層ＧＥと、たとえばシリコン酸化膜よりなるキャップ絶縁膜ＣＩとからなる積層パターンが画素１、画素２およびＭＯＳトランジスタの各々に形成される。
【００３２】
図４を参照して、通常の写真製版技術により、半導体基板ＳＵＢの表面上にフォトレジストパターンＰＲ１が形成される。このフォトレジストパターンＰＲ１は、画素１および画素２のフォトダイオードを形成する部分上を開口し、かつＭＯＳトランジスタ上を覆うように形成される。このフォトレジストパターンＰＲ１をマスクとして、半導体基板ＳＵＢの表面にたとえば砒素（Ａｓ）、リン（Ｐ）などのイオンが注入される。このイオン注入により、半導体基板ＳＵＢの表面にｎ型領域ＮＲ１が形成され、このｎ型領域ＮＲ１とｐ型ウエル領域ＰＷとにより領域Ｓに示す部分にフォトダイオードＰＤが形成される。この後、フォトレジストパターンＰＲ１がたとえばアッシングなどにより除去される。
【００３３】
図５を参照して、通常の写真製版技術により、半導体基板ＳＵＢの表面上にフォトレジストパターンＰＲ１Ａが形成される。このフォトレジストパターンＰＲ１Ａは、画素１および画素２のフォトダイオードＰＤ上を開口し、かつＭＯＳトランジスタ上を覆うように形成される。フォトレジストパターンＰＲ１Ａをマスクとして、半導体基板ＳＵＢの表面にたとえばボロン（Ｂ）などのイオンが注入される。このイオン注入により、半導体基板ＳＵＢの表面にｐ+領域ＰＲが形成される。このｐ+領域ＰＲは、半導体基板ＳＵＢの表面に存在するトラップ電位による電子の捕獲を阻止し、ノイズを低減するために形成される。このｐ+領域ＰＲの形成は必須ではなく省略されてもよい。この後、フォトレジストパターンＰＲ１Ａがたとえばアッシングなどにより除去される。
【００３４】
図６を参照して、通常の写真製版技術により、半導体基板ＳＵＢの表面上にフォトレジストパターンＰＲ２が形成される。このフォトレジストパターンＰＲ２は、ＭＯＳトランジスタのソース／ドレインとなる領域上を開口し、かつ画素１および画素２のフォトダイオードＰＤ上を覆うように形成される。このフォトレジストパターンＰＲ２をマスクとして、半導体基板ＳＵＢの表面にたとえばＡｓ、Ｐなどのイオンが斜め注入、回転注入などの手法を用いて注入される。このイオン注入により、半導体基板ＳＵＢの表面にｎ型のＬＤＤ（Lightly  Doped  Drain）領域ＮＲ２が形成される。
【００３５】
このＬＤＤ領域ＮＲ２は、ソース領域およびドレイン領域の双方に形成されてもよいが、少なくともドレイン領域側にのみ形成されればよい。この後、フォトレジストパターンＰＲ２がたとえばアッシングなどにより除去される。
【００３６】
図７を参照して、積層膜ＳＬが半導体基板ＳＵＢの表面全面に形成される。この積層膜ＳＬは、後工程でパターニングされることにより反射防止膜の下層膜（下層反射防止膜）とサイドウォールとを兼用する膜である。この積層膜ＳＬは、たとえばシリコン窒化膜よりなる下層絶縁膜ＳＬ１とたとえばシリコン酸化膜よりなる上層絶縁膜ＳＬ２とが積層された構成を有する。この積層膜ＳＬの全体の厚みは後工程で形成されるサイドウォールの幅Ｗ（図１１）に対応する厚みとされる。このため、サイドウォールの幅Ｗをたとえば１５０〜３００ｎｍとするときには、下層絶縁膜ＳＬ１の厚みがたとえば５０〜１００ｎｍ、上層絶縁膜ＳＬ２の厚みがたとえば１００〜２００ｎｍとされる。
【００３７】
図８を参照して、通常の写真製版技術により、半導体基板ＳＵＢの表面上にフォトレジストパターンＰＲ３が形成される。このフォトレジストパターンＰＲ３は、画素１および画素２のフォトダイオードＰＤ上を覆い、かつＭＯＳトランジスタ上を開口するように形成される。このフォトレジストパターンＰＲ３をマスクとして、積層膜ＳＬに異方性エッチングが施される。このエッチングは、少なくとも半導体基板ＳＵＢの表面およびキャップ絶縁膜ＣＩの表面が露出するまで行われる。
【００３８】
このエッチングにより、積層膜ＳＬはゲート電極層ＧＥの側壁を覆うように残されてサイドウォールＳＷとなる。また画素１および画素２のフォトダイオードＰＤ上に残された積層膜ＳＬは下層反射防止膜となる。つまり、積層膜ＳＬのエッチングにより、サイドウォールＳＷと下層反射防止膜ＳＬとが同一の製造工程により同時に形成される。この後、フォトレジストパターンＰＲ３がたとえばアッシングなどにより除去される。
【００３９】
図９を参照して、通常の写真製版技術により、半導体基板ＳＵＢの表面上にフォトレジストパターンＰＲ４が形成される。このフォトレジストパターンＰＲ４は、画素１および画素２のフォトダイオードＰＤ上を覆い、かつＭＯＳトランジスタ上を開口するように形成される。このフォトレジストパターンＰＲ４、ゲート電極層ＧＥ、サイドウォールＳＷなどをマスクとして、半導体基板ＳＵＢの表面にたとえばＡｓ、Ｐなどのイオンが注入される。なお、このイオン注入前には半導体基板ＳＵＢの露出した表面にたとえばシリコン酸化膜よりなる絶縁膜ＯＸが形成される。
【００４０】
このイオン注入により、半導体基板ＳＵＢの表面に、ソース／ドレイン領域となるｎ型領域ＮＲ３が形成される。これにより、ＬＤＤ領域ＮＲ２とソース／ドレイン領域ＮＲ３とゲート電極層ＧＥとを有するＭＯＳトランジスタが形成される。この後、フォトレジストパターンＰＲ４がたとえばアッシングなどにより除去される。
【００４１】
図１０を参照して、通常の写真製版技術により、半導体基板ＳＵＢの表面上にフォトレジストパターンＰＲ５が形成される。このフォトレジストパターンＰＲ５は、画素１のフォトダイオードＰＤ上およびＭＯＳトランジスタ上を覆い、かつ画素２のフォトダイオードＰＤ上を開口するように形成される。このフォトレジストパターンＰＲ５をマスクとして、画素２の下層反射防止膜ＳＬに異方性エッチングが施される。これにより、画素２の下層反射防止膜ＳＬの厚みが画素１の下層反射防止膜ＳＬの厚みよりも薄く制御される。
【００４２】
上記のエッチングは、たとえば上層絶縁膜ＳＬ２の厚みの一部のみを除去するように行われる。ただし、このエッチングは、上層絶縁膜ＳＬ２の厚みの全てを除去するように行なわれてもよく、また上層絶縁膜ＳＬ２の厚みの全てを除去した後に下層絶縁膜ＳＬ１の厚みの一部のみを除去するように行われてもよい。この後、フォトレジストパターンＰＲ５がたとえばアッシングなどにより除去される。
【００４３】
図１１を参照して、反射防止膜の上層膜（上層反射防止膜）を構成する絶縁膜ＡＬが半導体基板ＳＵＢの表面全面に形成される。この絶縁膜ＡＬは、たとえば厚み３０ｎｍのシリコン窒化膜により形成される。画素１および画素２のそれぞれのフォトダイオードＰＤ上には下層反射防止膜ＳＬと絶縁膜（上層反射防止膜）ＡＬとにより反射防止膜（第１の膜）ＡＲが形成される。
【００４４】
上記の絶縁膜ＡＬのうち、ソース／ドレイン領域ＮＲ３のコンタクト部、ゲート電極層ＧＥのコンタクト部などのトランジスタの動作に不要な部分は通常の写真製版技術およびエッチング技術によって除去される。
【００４５】
上記の工程により、本実施の形態の固体撮像装置が形成される。
次に、上記の製造方法により形成される本実施の形態の固体撮像装置における反射防止膜ＡＲ、サイドウォールＳＷなどの構成について説明する。
【００４６】
図１１を参照して、本実施の形態の固体撮像装置において、画素１および画素２の各々が撮像する光の色は互いに異なっている。その画素１および画素２の双方において、半導体基板ＳＵＢ内の領域Ｓにおけるｎ型領域ＮＲ１とｐ型ウエル領域ＰＷとのｐｎ接合部がフォトダイオードＰＤとして機能する部分である。これらのフォトダイオードＰＤの各々の上には反射防止膜ＡＲが形成されている。
【００４７】
画素１および画素２の各々において、反射防止膜ＡＲは、下層絶縁膜ＳＬ１と、上層絶縁膜ＳＬ２と、上層反射防止膜ＡＬとが積層された３層構造よりなっている。画素１の反射防止膜ＡＲと画素２の反射防止膜ＡＲとは互いに異なる構造（膜厚、膜質など）を有している。
【００４８】
本実施の形態においては画素１の反射防止膜ＡＲの厚みＴ１は画素２の反射防止膜ＡＲの厚みＴ２よりも厚くなっている。詳細には、画素１と画素２との各下層絶縁膜ＳＬ１は互いに同じ厚みを有しており、また画素１と画素２との各上層反射防止膜ＡＬも互いに同じ厚みを有しているが、画素１の上層絶縁膜ＳＬ２が画素２の上層絶縁膜ＳＬ２よりも厚くなっている。
【００４９】
ただし、画素１の反射防止膜ＡＲと画素２の反射防止膜ＡＲとは互いに異なる構造（膜厚、膜質など）を有していれば、上記の構造に限定されるものではない。
【００５０】
また、少なくとも１つの画素における反射防止膜ＡＲの厚みがサイドウォールＳＷの幅よりも厚くなっている。本実施の形態において、画素１の反射防止膜ＡＲの厚みＴ１はＭＯＳトランジスタのサイドウォールＳＷの幅Ｗよりも厚くなっている。また画素２の反射防止膜ＡＲの厚みＴ２はＭＯＳトランジスタのサイドウォールＳＷの幅Ｗより厚くてもよく、また薄くてもよい。
【００５１】
また下層反射防止膜ＳＬは、積層膜ＳＬ１、ＳＬ２を異方性エッチングすることによってサイドウォールＳＷと同時に形成されるため、その異方性エッチングで生じたパターンの端面ＡＲＥを有している。上層反射防止膜ＡＬは、その異方性エッチングの後に下層反射防止膜ＳＬ上に形成されるため、下層反射防止膜ＳＬの端面ＡＲＥを覆うように形成されている。
【００５２】
またＭＯＳトランジスタは、半導体基板ＳＵＢの表面に互いに間隔を空けて形成された１対のソース／ドレイン領域ＮＲ３と、その１対のソース／ドレイン領域ＮＲ３の各々の周囲に形成されたＬＤＤ領域ＮＲ２と、その１対のソース／ドレイン領域ＮＲ３に挟まれる領域上にゲート絶縁膜ＧＩを介して形成されたゲート電極層ＧＥとを有している。
【００５３】
ゲート電極層ＧＥの側壁を覆うように、サイドウォールＳＷが形成されている。このサイドウォールＳＷは、下層絶縁膜ＳＬ１と上層絶縁膜ＳＬ２との２層が積層された構成を有している。下層絶縁膜ＳＬ１は図１１の断面図においてＬ字形状を有しており、上層絶縁膜ＳＬ２はその下層絶縁膜ＳＬ１の上に形成されている。絶縁膜ＡＬは少なくともサイドウォールＳＷの側壁を覆うように形成されている。
【００５４】
次に本実施の形態の固体撮像装置の作用効果について説明する。
本実施の形態によれば、積層膜ＳＬの厚さでサイドウォールＳＷの幅Ｗが決定され、下層反射防止膜ＳＬと上層反射防止膜ＡＬとの厚みで反射防止膜ＡＲの厚みＴ１、Ｔ２が決定される。このため、サイドウォールＳＷの幅Ｗと反射防止膜ＡＲの厚みＴ１、Ｔ２とを独立して制御することができる。これにより、サイドウォールＳＷの幅Ｗがスケーリング則に従って小さくなっても、反射防止膜ＡＲの厚みＴ１をサイドウォールＳＷの幅Ｗ以上にすることができ、微細化に対応することが容易である。
【００５５】
またサイドウォールＳＷと下層反射防止膜ＳＬとが積層膜ＳＬ１、ＳＬ２から形成された後に、下層反射防止膜ＳＬ上に上層反射防止膜ＡＬが形成される。このため、反射防止膜ＡＲとサイドウォールＳＷとが同一工程で形成される場合よりも反射防止膜ＡＲの制約が少なくなる。
【００５６】
またサイドウォールＳＷと下層反射防止膜ＳＬとが積層膜ＳＬ１、ＳＬ２から形成された後に、上層反射防止膜ＡＬが形成され、また下層反射防止膜ＳＬおよび上層反射防止膜ＡＬの少なくともいずれかが除去される。このため、サイドウォールＳＷの幅Ｗに影響を与えることなく、複数の画素ＰＸのそれぞれにおいて反射防止膜ＡＲを異なる厚みで作り分けることが可能となる。よって、画素ＰＸごとに反射防止効果を最適化することができる。
【００５７】
（実施の形態２）
上記の実施の形態１においては、画素１および画素２の各々の反射防止膜ＡＲの厚みを変えるために、下層反射防止膜ＳＬをエッチングする方法について説明したが、上層反射防止膜ＡＬをエッチングすることにより画素１および画素２の各々の反射防止膜ＡＲの厚みが変えられてもよい。
【００５８】
以下、上層反射防止膜をエッチングすることにより画素１および画素２の各々の反射防止膜ＡＲの厚みを変える方法を本実施の形態として主に図１２〜図１９を用いて説明する。
【００５９】
本実施の形態において画素１および画素２の双方の製造方法は、まず図３（Ｂ）〜図１１（Ｂ）に示した画素１、２と同様の工程を経る。また本実施の形態のＭＯＳトランジスタの製造方法は、まず図３（Ｃ）〜図１１（Ｃ）に示したＭＯＳトランジスタと同様の工程を経る。
【００６０】
この後、図１２を参照して、通常の写真製版技術により、半導体基板ＳＵＢの表面上にフォトレジストパターンＰＲ６が形成される。このフォトレジストパターンＰＲ６は、画素１のフォトダイオードＰＤ上を覆い、かつ画素２のフォトダイオードＰＤ上およびＭＯＳトランジスタ上を開口するように形成される。このフォトレジストパターンＰＲ６をマスクとして、画素２の上層反射防止膜ＡＬに異方性エッチングが施される。これにより、画素２の反射防止膜ＡＲの厚みが画素１の反射防止膜ＡＲの厚みよりも薄く制御される。なお図１２（Ａ）の画素１ではフォトレジストパターンＰＲ６の端がゲート電極ＧＥ上になる場合を示しているが、この場合、実効的にゲートが高くなる。一般に撮像素子においてはケラレを防ぐためにコンタクト層間膜は薄いほうがよく、したがってゲートも低いほうが好ましいので、フォトレジストパターンＰＲ６の端がゲートにかからないようにし、ゲート上の反射防止膜がエッチングされるようにしてもよい。また図１２（Ｂ）の画素２も同様で、この場合は、フォトレジストパターンＰＲ６はなくてもよい。
【００６１】
上記のエッチングは、たとえば上層反射防止膜ＡＬの厚みの全てを除去するように行われる。ただし上記エッチングは、上層反射防止膜ＡＬの厚みの一部のみを除去するように行われてもよく、また上層反射防止膜ＡＬの厚みの全てを除去した後に下層反射防止膜ＳＬの厚みの一部のみを除去するように行われてもよい。
【００６２】
このエッチングにより上層反射防止膜ＡＬの厚みの全てが除去された場合には、上層反射防止膜ＡＬは、フォトレジストパターンＰＲ６で覆われた部分を除いて、サイドウォールＳＷの側壁にのみ残存する。
【００６３】
図１３を参照して、この後、フォトレジストパターンＰＲ６がたとえばアッシングなどにより除去される。
【００６４】
図１４を参照して、フォトダイオードＰＤ上やＭＯＳトランジスタ上を覆うように半導体基板ＳＵＢの表面全面に層間絶縁膜ＩＩが形成される。この層間絶縁膜ＩＩは、たとえばＴＥＯＳを原料とするシリコン酸化膜により形成され、たとえばＣＭＰ（Chemical Mechanical Polishing）などの平坦化処理が施されることにより平坦な上面を有している。
【００６５】
図１５を参照して、層間絶縁膜ＩＩに、通常の写真製版技術およびエッチング技術により、層間絶縁膜ＩＩと絶縁膜ＯＸとを貫通してソース／ドレイン領域ＮＲ３に達するコンタクトホールＣＨが形成される。
【００６６】
図１６を参照して、このコンタクトホールＣＨ内を埋め込むように、たとえばタングステンなどよりなるコンタクトプラグＰＬが形成される。
【００６７】
図１７を参照して、層間絶縁膜ＩＩ上に、たとえばアルミニウム、銅などよりなる配線層ＩＬがコンタクトプラグＰＬを介在してソース／ドレイン領域ＮＲ３に電気的に接続するように形成される。
【００６８】
図１８を参照して、配線層ＩＬを覆うように層間絶縁膜ＩＩ上に、層間絶縁膜ＩＩ２が形成される。この層間絶縁膜ＩＩ２上に、レンズ用の高屈折率膜ＨＲＬが形成される。この後、高屈折率膜ＨＲＬが加工される。
【００６９】
図１９を参照して、上記の高屈折率膜ＨＲＬの加工によって、高屈折率膜ＨＲＬからレンズＬＥが形成される。これにより、本実施の形態の固体撮像装置が製造される。
【００７０】
次に、上記の製造方法により形成される本実施の形態の固体撮像装置における反射防止膜、サイドウォールなどの構成について説明する。
【００７１】
図１９を参照して、本実施の形態においては画素１の反射防止膜ＡＲの厚みは画素２の反射防止膜ＡＲの厚みよりも厚くなっている。詳細には、画素１の反射防止膜ＡＲは、下層絶縁膜ＳＬ１と、上層絶縁膜ＳＬ２と、上層反射防止膜ＡＬとが積層された３層構造よりなっている。一方、画素２の反射防止膜ＡＲは、下層絶縁膜ＳＬ１と、上層絶縁膜ＳＬ２とが積層された２層構造よりなっている。
【００７２】
ただし画素２の反射防止膜ＡＲは、下層絶縁膜ＳＬ１の単層構造よりなっていてもよく、また下層絶縁膜ＳＬ１と、上層絶縁膜ＳＬ２と、上層反射防止膜ＡＬとが積層された３層構造で上層反射防止膜ＡＬが画素１の上層反射防止膜ＡＬよりも薄い構造を有していてもよい。
【００７３】
また、少なくとも１つの画素における反射防止膜ＡＲの厚みがサイドウォールＳＷの幅よりも厚くなっている。本実施の形態において、画素１の反射防止膜ＡＲの厚みはＭＯＳトランジスタのサイドウォールＳＷの幅Ｗよりも厚くなっている。また画素２の反射防止膜ＡＲの厚みＴ２はＭＯＳトランジスタのサイドウォールＳＷの幅Ｗより厚くてもよく、また薄くてもよい。
【００７４】
またフォトダイオードＰＤおよびＭＯＳトランジスタを覆うように半導体基板ＳＵＢの表面上に、たとえばシリコン酸化膜よりなる層間絶縁膜ＩＩが形成されている。この層間絶縁膜ＩＩと絶縁膜ＯＸとには、ソース／ドレイン領域ＮＲ３に達するコンタクトホールＣＨが形成されている。このコンタクトホールＣＨ内を埋め込むように、たとえばタングステンなどよりなるコンタクトプラグＰＬが形成されている。
【００７５】
層間絶縁膜ＩＩ上に、たとえばアルミニウム、銅などよりなる配線層ＩＬがコンタクトプラグＰＬを介在してソース／ドレイン領域ＮＲ３に電気的に接続するように形成されている。配線層ＩＬを覆うように層間絶縁膜ＩＩ上に、たとえばシリコン酸化膜よりなる層間絶縁膜ＩＩ２が形成されている。この層間絶縁膜ＩＩ２上に、高屈折率膜ＨＲＬよりなるレンズＬＥが形成されている。このレンズＬＥは、光を集光してフォトダイオードＰＤに照射するためのものである。
【００７６】
なお、これ以外の構成は、図１１に示す実施の形態１の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を省略する。
【００７７】
また図１１に示す実施の形態１の構成も、図１９に示す本実施の形態の構成と同様、層間絶縁膜ＩＩ、ＩＩ２と、コンタクトホールＣＨと、コンタクトプラグＰＬと、配線層ＩＬと、レンズＬＥとを有している。
【００７８】
本実施の形態によれば、複数の画素においてサイドウォール形成後に追加の上層反射防止膜ＡＬが形成されるため、実施の形態１と同様の作用効果が得られる。
【００７９】
また本実施の形態によれば、画素２において下層反射防止膜ＳＬの厚みだけでなく上層反射防止膜ＡＬの厚みも制御できるため、画素ごとに反射防止効果を最適化することがさらに容易となる。
【００８０】
（実施の形態３）
本実施の形態においては、複数の画素としてＲ画素（第１画素）、Ｇ画素（第２画素）およびＢ画素（第３画素）を有し、かつＭＯＳトランジスタを有する固体撮像装置について説明する。まず本実施の形態の固体撮像装置の製造方法について主に図２０〜図２３を用いて説明する。
【００８１】
図２０〜図２３の各々の（Ａ）に示すＲ画素はたとえば図１のＩＩＩＡ−ＩＩＩＡ線に沿う断面に対応し、図２０〜図２３の各々の（Ｂ）に示すＧ画素はたとえば図１のＩＩＩＢ−ＩＩＩＢ線に沿う断面に対応している。また図２０〜図２３の各々の（Ｃ）に示すＢ画素はたとえば図１のＸＸＣ−ＸＸＣ線に沿う断面に対応し、図２０〜図２３の各々の（Ｄ）に示すＭＯＳトランジスタはたとえば図１のＩＩＩＣ−ＩＩＩＣ線に沿う断面に対応している。
【００８２】
本実施の形態におけるＲ画素の製造方法は、まず図３（Ａ）〜図１０（Ａ）に示した画素１と同様の工程を経る。またＧ画素およびＢ画素の双方の製造方法は、図３（Ｂ）〜図１０（Ｂ）に示した画素２と同様の工程を経る。また本実施の形態のＭＯＳトランジスタの製造方法は図３（Ｃ）〜図１０（Ｃ）に示したＭＯＳトランジスタと同様の工程を経る。ここまでの工程を経た状態を図２０に示す。
【００８３】
上記の図７の工程において、Ｒ画素、Ｇ画素およびＢ画素の各々に形成される下層絶縁膜ＳＬ１の厚みと、上層絶縁膜ＳＬ２の厚みとを以下の表１に示す。なお表１においては、下層絶縁膜ＳＬ１は、たとえばシリコン窒化膜として「下層ＳｉＮ」と標記されており、上層絶縁膜ＳＬ２は、たとえばＴＥＯＳ（Tetra  Ethyl  Ortho  Silicate）を原料として形成されるシリコン酸化膜として「中層ＴＥＯＳ」と標記されている。また表１における「上層ＳｉＮ」はたとえばシリコン窒化膜よりなる上層反射防止膜ＡＬのことであるが、図７の工程においてはまだ成膜されていないため、その厚みは０ｎｍである。
【００８４】
図７の工程においては表１に示す下層ＳｉＮおよび中層ＴＥＯＳの膜厚の和はサイドウォールＳＷの幅と同じになるように設定される。
【００８５】
【表１】
2010122657.tif 000003
【００８６】
また上記の図１０の工程においてＧ画素およびＢ画素の下層反射防止膜ＳＬがエッチングされた後のＲ画素、Ｇ画素およびＢ画素の各々に形成される「下層ＳｉＮ」、「中層ＴＥＯＳ」および「上層ＳｉＮ」の厚みを以下の表２に示す。
【００８７】
【表２】
2010122657.tif 000004
【００８８】
図２１を参照して、フォトレジストパターンＰＲ５（図２０）がたとえばアッシングなどにより除去された後、上層反射防止膜を構成する絶縁膜ＡＬが半導体基板ＳＵＢの表面全面に形成される。この絶縁膜ＡＬは、たとえば厚み０〜１００ｎｍのシリコン窒化膜により形成される。この状態におけるＲ画素、Ｇ画素およびＢ画素の各々に形成される「下層ＳｉＮ」、「中層ＴＥＯＳ」および「上層ＳｉＮ」の厚みを以下の表３に示す。
【００８９】
【表３】
2010122657.tif 000005
【００９０】
図２２を参照して、通常の写真製版技術により、半導体基板ＳＵＢの表面上にフォトレジストパターンＰＲ６が形成される。このフォトレジストパターンＰＲ６は、Ｒ画素およびＧ画素のフォトダイオードＰＤ上を覆い、かつＢ画素のフォトダイオードＰＤ上およびＭＯＳトランジスタ上を開口するように形成される。このフォトレジストパターンＰＲ６をマスクとして、Ｂ画素の上層反射防止膜ＡＬに異方性エッチングが施される。これにより、Ｂ画素において上層反射防止膜ＡＬが除去されて厚みが減ぜられる。このエッチングは、Ｂ画素における上層反射防止膜ＡＬの膜厚の一部が残るように行われてもよく、また上層反射防止膜ＡＬを完全に除去した後に下層反射防止膜ＳＬの厚みが減ぜられるように行われてもよい。
【００９１】
なお図２２（Ａ）〜（Ｂ）のＲ画素・Ｇ画素ではフォトレジストパターンＰＲ６の端がゲート電極ＧＥ上になる場合を示しているが、この場合、実効的にゲートが高くなる。一般に撮像素子においてはケラレを防ぐためにコンタクト層間膜は薄いほうがよく、したがってゲートも低いほうが好ましいので、フォトレジストパターンＰＲ６の端がゲートにかからないようにし、ゲート上の反射防止膜がエッチングされるようにしてもよい。また図２２（Ｃ）のＢ画素も同様で、この場合は、フォトレジストパターンＰＲ６はなくてもよい。
【００９２】
この状態におけるＲ画素、Ｇ画素およびＢ画素の各々に形成される「下層ＳｉＮ」、「中層ＴＥＯＳ」および「上層ＳｉＮ」の厚みを以下の表４に示す。
【００９３】
【表４】
2010122657.tif 000006
【００９４】
この後、フォトレジストパターンＰＲ６（図２２）がたとえばアッシングなどにより除去されることにより、図２３に示す構成が得られる。この後、図１４〜図１９に示す実施の形態２とほぼ同じ工程を経ることにより本実施の形態の固体撮像装置が形成される。
【００９５】
本実施の形態によれば、複数の画素ＰＸにおいてサイドウォールＳＷ形成後に追加の上層反射防止膜ＡＬが形成されるため、実施の形態１と同様の作用効果が得られる。また全ＭＯＳトランジスタ共通のサイドウォールＳＷを形成できるとともに、Ｒ画素、Ｇ画素およびＢ画素ごとに最適化された反射防止膜ＡＲを比較的簡単なプロセスで実現することができる。
【００９６】
なお赤色光、緑色光、青色光の各々の波長は、赤色光＞緑色光＞青色光の関係にあるため、Ｒ画素、Ｇ画素およびＢ画素の各々に形成される反射防止膜の厚みの最適値も赤色光＞緑色光＞青色光の関係となることが考えられる。本実施の形態とその後の実施の形態４とについては、上記の膜厚の関係となるように反射防止膜が形成される。
【００９７】
ただし、干渉の効果などによって上記と異なる各画素の反射防止膜の膜厚の関係が好ましい場合には、その関係を満たす反射防止膜が形成される。
【００９８】
（実施の形態４）
本実施の形態においては、実施の形態３と同様、複数の画素としてＲ画素（第１画素）、Ｇ画素（第２画素）およびＢ画素（第３画素）を有し、かつＭＯＳトランジスタを有する固体撮像装置について説明する。まず本実施の形態の固体撮像装置の製造方法について主に図２４〜図２８を用いて説明する。
【００９９】
図２４〜図２８の各々の（Ａ）に示すＲ画素はたとえば図１のＩＩＩＡ−ＩＩＩＡ線に沿う断面に対応し、図２４〜図２８の各々の（Ｂ）に示すＧ画素はたとえば図１のＩＩＩＢ−ＩＩＩＢ線に沿う断面に対応している。また図２４〜図２８の各々の（Ｃ）に示すＢ画素はたとえば図１のＸＸＣ−ＸＸＣ線に沿う断面に対応し、図２４〜図２８の各々の（Ｄ）に示すＭＯＳトランジスタはたとえば図１のＩＩＩＣ−ＩＩＩＣ線に沿う断面に対応している。
【０１００】
本実施の形態におけるＲ画素、Ｇ画素、Ｂ画素およびＭＯＳトランジスタの製造方法は、まず図３〜図９に示した工程と同様の工程を経る。ここまでの工程を経た状態を図２４に示す。
【０１０１】
上記の図７の工程において、Ｒ画素、Ｇ画素およびＢ画素の各々に形成される下層絶縁膜ＳＬ１の厚みと、上層絶縁膜ＳＬ２の厚みとを以下の表５に示す。なお表５における「下層ＳｉＮ」の標記は表１〜４における「下層ＳｉＮ」の標記と同様である。表５における「中層ＴＥＯＳ」の厚みは下層反射防止膜ＳＬの上層絶縁膜ＳＬ２と上層反射防止膜ＡＬの下層絶縁膜ＡＬ１との厚みの合計を意味している。また表５における「上層ＳｉＮ」の厚みは上層反射防止膜ＡＬの上層絶縁膜ＡＬ２の厚みを意味している。
【０１０２】
また図７の工程においてはまだ上層反射防止膜ＡＬが成膜されていないため、表５における「中層ＴＥＯＳ」の厚みは下層反射防止膜ＳＬの上層絶縁膜ＳＬ２の厚みのみであり、「上層ＳｉＮ」の厚みは０ｎｍである。
【０１０３】
【表５】
2010122657.tif 000007
【０１０４】
図２５を参照して、フォトレジストパターンＰＲ４（図２４）がたとえばアッシングなどにより除去された後、通常の写真製版技術により、半導体基板ＳＵＢの表面上にフォトレジストパターンＰＲ５が形成される。このフォトレジストパターンＰＲ５は、Ｒ画素のフォトダイオードＰＤ上およびＭＯＳトランジスタ上を覆い、かつＧ画素およびＢ画素のフォトダイオードＰＤ上を開口するように形成される。このフォトレジストパターンＰＲ５をマスクとして、Ｇ画素およびＢ画素の下層反射防止膜ＳＬに異方性エッチングが施される。これにより、Ｇ画素およびＢ画素において下層反射防止膜ＳＬの厚みの一部が除去され、その厚みが減ぜられる。この後、フォトレジストパターンＰＲ５がたとえばアッシングなどにより除去される。
【０１０５】
この状態におけるＲ画素、Ｇ画素およびＢ画素の各々に形成される「下層ＳｉＮ」、「中層ＴＥＯＳ」および「上層ＳｉＮ」の厚みを以下の表６に示す。
【０１０６】
【表６】
2010122657.tif 000008
【０１０７】
図２６を参照して、上層反射防止膜を構成する絶縁膜ＡＬが半導体基板ＳＵＢの表面全面に形成される。この絶縁膜ＡＬは、下層絶縁膜ＡＬ１と上層絶縁膜ＡＬ２との積層膜により形成される。下層絶縁膜ＡＬ１はたとえば厚み０〜２００ｎｍのシリコン酸化膜であり、上層絶縁膜ＡＬ２はたとえば厚み０〜１００ｎｍのシリコン窒化膜である。この状態におけるＲ画素、Ｇ画素およびＢ画素の各々に形成される「下層ＳｉＮ」、「中層ＴＥＯＳ」および「上層ＳｉＮ」の厚みを以下の表７に示す。
【０１０８】
【表７】
2010122657.tif 000009
【０１０９】
図２７を参照して、通常の写真製版技術により、半導体基板ＳＵＢの表面上にフォトレジストパターンＰＲ６が形成される。このフォトレジストパターンＰＲ６は、Ｒ画素およびＧ画素のフォトダイオードＰＤ上を覆い、かつＢ画素のフォトダイオードＰＤ上およびＭＯＳトランジスタ上を開口するように形成される。このフォトレジストパターンＰＲ６をマスクとして、Ｂ画素の上層反射防止膜ＡＬに異方性エッチングが施される。これにより、Ｂ画素において上層絶縁膜ＡＬ２が除去されて厚みが減ぜられる。このエッチングは、Ｂ画素における上層絶縁膜ＡＬ２の膜厚の一部が残るように行われてもよく、また上層絶縁膜ＡＬ２を完全に除去した後に下層絶縁膜ＡＬ１の厚みが減ぜられるように行われてもよい。
【０１１０】
なお図２７（Ａ）〜（Ｂ）のＲ画素・Ｇ画素ではフォトレジストパターンＰＲ６の端がゲート電極ＧＥ上になる場合を示しているが、この場合、実効的にゲートが高くなる。一般に撮像素子においてはケラレを防ぐためにコンタクト層間膜は薄いほうがよく、したがってゲートも低いほうが好ましいので、フォトレジストパターンＰＲ６の端がゲートにかからないようにし、ゲート上の反射防止膜がエッチングされるようにしてもよい。また図２７（Ｃ）のＢ画素も同様で、この場合は、フォトレジストパターンＰＲ６はなくてもよい。
【０１１１】
この状態におけるＲ画素、Ｇ画素およびＢ画素の各々に形成される「下層ＳｉＮ」、「中層ＴＥＯＳ」および「上層ＳｉＮ」の厚みを以下の表８に示す。
【０１１２】
【表８】
2010122657.tif 000010
【０１１３】
この後、フォトレジストパターンＰＲ６（図２７）がたとえばアッシングなどにより除去されることにより、図２８に示す構成が得られる。この後、図１４〜図１９に示す実施の形態２とほぼ同じ工程を経ることにより本実施の形態の固体撮像装置が形成される。
【０１１４】
本実施の形態によれば、複数の画素ＰＸにおいてサイドウォールＳＷ形成後に追加の上層反射防止膜ＡＬが形成されるため、実施の形態１と同様の作用効果が得られる。また全ＭＯＳトランジスタ共通のサイドウォールＳＷを形成できるとともに、Ｒ画素、Ｇ画素およびＢ画素ごとに最適化された反射防止膜ＡＲを比較的簡単なプロセスで実現することができる。
【０１１５】
（実施の形態５）
本実施の形態においては、上層反射防止膜を構成する絶縁膜ＡＬをエッチングストッパ膜として使用してボーダレス活性層コンタクトを形成する方法について主に図２９〜図３２を用いて説明する。
【０１１６】
本実施の形態のボーダレス活性層コンタクトの形成方法は、たとえば図３〜図１１に示す工程を経る。この後、図２９を参照して、通常の写真製版技術により、半導体基板ＳＵＢの表面上にフォトレジストパターンＰＲ６が形成される。このフォトレジストパターンＰＲ６は、画素１のフォトダイオードＰＤ上およびＭＯＳトランジスタ上を覆い、かつ画素２のフォトダイオードＰＤ上を開口するように形成される。このフォトレジストパターンＰＲ６をマスクとして、画素２の上層反射防止膜ＡＬに異方性エッチングが施される。これにより、画素２の反射防止膜ＡＲの厚みが画素１の反射防止膜ＡＲの厚みよりも薄く制御される。このとき、ＭＯＳトランジスタ上の絶縁膜ＡＬ（たとえばシリコン窒化膜）は残存される。この後、フォトレジストパターンＰＲ６がたとえばアッシングなどにより除去される。
【０１１７】
図３０を参照して、フォトダイオードＰＤ上やＭＯＳトランジスタ上を覆うように層間絶縁膜ＩＩが形成される。この層間絶縁膜ＩＩは、たとえばＴＥＯＳを原料とするシリコン酸化膜により形成され、たとえばＣＭＰなどの平坦化処理が施されることにより平坦な上面を有している。
【０１１８】
図３１を参照して、通常の写真製版技術およびエッチング技術により絶縁膜ＡＬの表面が露出するまで層間絶縁膜ＩＩに異方性エッチングが施される。この層間絶縁膜ＩＩのエッチングの際には、絶縁膜ＡＬがエッチングにより極力除去されないようなエッチング条件が選ばれる。上記のエッチングにより層間絶縁膜ＩＩに絶縁膜ＡＬの表面を露出するコンタクトホールＣＨが形成される。
【０１１９】
図３２を参照して、コンタクトホールＣＨから露出する絶縁膜ＡＬにエッチングが施され、その下の絶縁膜ＯＸが露出する。この絶縁膜ＡＬに施すエッチングは上記の層間絶縁膜を除去するエッチングとは異なるエッチング条件で行われる。この後、露出した絶縁膜ＯＸをさらにエッチングにより除去することで、ソース／ドレイン領域ＮＲ３がコンタクトホールＣＨから露出する。これにより、層間絶縁膜ＩＩ、絶縁膜ＡＬおよび絶縁膜ＯＸを貫通してソース／ドレイン領域ＮＲ３に達するコンタクトホールＣＨが形成される。
【０１２０】
本実施の形態においては、サイドウォールＳＷの上部および側部を覆うように絶縁膜ＡＬを残した状態で層間絶縁膜ＩＩにコンタクトホールＣＨが開口される。このストッパ用絶縁膜ＡＬはたとえばシリコン窒化膜よりなり、シリコン酸化膜よりなる層間絶縁膜ＩＩとの間でエッチング選択比を高く設定することが可能である。このため、コンタクトホールＣＨ形成のためのエッチング時において、このストッパ用絶縁膜ＡＬがエッチングストッパ膜として機能する。
【０１２１】
またコンタクトホールＣＨから露出した絶縁膜ＡＬを除去する際には、絶縁膜ＡＬの厚みが層間絶縁膜ＩＩの厚みに比べて薄いため、絶縁膜ＡＬ下のサイドウォールＳＷなどの削れを抑制することができる。
【０１２２】
これにより、コンタクトホールＣＨの開口位置がマスクの重ね合わせずれなどによりずれたとしても、サイドウォールＳＷの削れを抑制しつつソース／ドレイン領域ＮＲ３に達するコンタクトホールＣＨを形成することができる。
【０１２３】
本実施の形態によれば、ストッパ用絶縁膜ＡＬをエッチングストッパとすることでサイドウォールＳＷの削れを抑制することができ、微細化への対応が容易となる。
【０１２４】
（実施の形態６）
上記の実施の形態１〜５においては積層膜ＳＬが２層構造の場合について説明したが、図３３に示す本実施の形態のように積層膜ＳＬは３層構造であってもよい。この積層膜ＳＬは、下層絶縁膜ＳＬ１と、中層絶縁膜ＳＬ２と、上層絶縁膜ＳＬ３とが積層された構成を有している。下層絶縁膜ＳＬ１はたとえばシリコン窒化膜であり、中層絶縁膜ＳＬ２はたとえばＴＥＯＳを原料として形成されたシリコン酸化膜であり、上層絶縁膜ＳＬ３はたとえばシリコン窒化膜である。また積層膜ＳＬは４層以上の積層構造であってもよい。
【０１２５】
（実施の形態７）
上記の実施の形態１〜３および５においては上層反射防止膜を構成する絶縁膜ＡＬが単層構造の場合について説明したが、図３４に示す本実施の形態のように上層反射防止膜を構成する絶縁膜ＡＬは２層構造であってもよい。この絶縁膜ＡＬは、下層絶縁膜ＡＬ１と上層絶縁膜ＡＬ２とを有している。下層絶縁膜ＡＬ１はたとえばシリコン酸化膜であり、上層絶縁膜ＡＬ２はたとえばシリコン窒化膜である。また実施の形態１〜５の絶縁膜ＡＬは３層以上の積層構造であってもよい。
【０１２６】
（実施の形態８）
上記の実施の形態１〜５における上層反射防止膜を構成する絶縁膜ＡＬは、図３５に示すように選択成長により、半導体基板ＳＵＢ上およびゲート電極層ＧＥ上に堆積しないように形成されてもよい。この方法によれば、上層反射防止膜のエッチング工程を省略することができるため、エッチング工程がＭＯＳトランジスタに与えるダメージを軽減することができる。
【０１２７】
なお上記の実施の形態１〜８においてはＭＯＳトランジスタについて説明したが、このトランジスタは、ゲート絶縁膜がシリコン酸化膜以外の絶縁膜よりなるＭＩＳ（Metal  Insulator  Semiconductor）トランジスタであってもよく、絶縁ゲート型電界効果トランジスタであればよい。またｎチャネルＭＯＳトランジスタについて説明したがトランジスタはｐチャネルＭＯＳトランジスタであってもよい。
【０１２８】
また半導体基板ＳＵＢとウエルとの導電型は任意である。またフォトダイオードＰＤについて説明したが、光電変換可能なデバイスであれば本発明を適用することができる。
【０１２９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１３０】
ＡＬ  絶縁膜（上層反射防止膜）、ＡＬ１  下層絶縁膜、ＡＬ２  上層絶縁膜、ＡＲ  反射防止膜、ＡＲＳ１，ＡＲＳ２  端面、ＡＴＲ  増幅用トランジスタ、ＣＨ  コンタクトホール、ＣＩ  キャップ絶縁膜、ＧＥ  ゲート電極層、ＧＩ  ゲート絶縁膜、ＨＲＬ  高屈折率膜ＨＲＬ、ＩＩ，ＩＩ２  層間絶縁膜、ＩＬ  配線層、ＬＥ  レンズ、ＮＲ１，ＮＲ３  ｎ型領域、ＮＲ２  ｎ型ＬＤＤ領域、ＰＤ  フォトダイオード、ＰＬ  コンタクトプラグ、ＰＲ  ｐ+領域、ＰＲ１，ＰＲ１Ａ，ＰＲ２，ＰＲ３，ＰＲ４，ＰＲ５，ＰＲ６  フォトレジストパターン、ＰＳ  垂直信号線、ＰＷ  ｐ型ウエル領域、ＰＷＳ  電源線、ＰＸ  画素、ＲＴＲ  リセット用トランジスタ、ＳＬ  積層膜（下層反射防止膜）、ＳＬ１  下層絶縁膜、ＳＬ２  上層絶縁膜（中層絶縁膜）、ＳＬ３  上層絶縁膜、ＳＳ  選択信号線、ＳＴＲ  選択用トランジスタ、ＳＵＢ  半導体基板、ＳＷ  サイドウォール、ＴＳ  転送信号線、ＴＴＲ  転送用トランジスタ。
【図１】
2010122657.tif 000011
【図２】
2010122657.tif 000012
【図３】
2010122657.tif 000013
【図４】
2010122657.tif 000014
【図５】
2010122657.tif 000015
【図６】
2010122657.tif 000016
【図７】
2010122657.tif 000017
【図８】
2010122657.tif 000018
【図９】
2010122657.tif 000019
【図１０】
2010122657.tif 000020
【図１１】
2010122657.tif 000021
【図１２】
2010122657.tif 000022
【図１３】
2010122657.tif 000023
【図１４】
2010122657.tif 000024
【図１５】
2010122657.tif 000025
【図１６】
2010122657.tif 000026
【図１７】
2010122657.tif 000027
【図１８】
2010122657.tif 000028
【図１９】
2010122657.tif 000029
【図２０】
2010122657.tif 000030
【図２１】
2010122657.tif 000031
【図２２】
2010122657.tif 000032
【図２３】
2010122657.tif 000033
【図２４】
2010122657.tif 000034
【図２５】
2010122657.tif 000035
【図２６】
2010122657.tif 000036
【図２７】
2010122657.tif 000037
【図２８】
2010122657.tif 000038
【図２９】
2010122657.tif 000039
【図３０】
2010122657.tif 000040
【図３１】
2010122657.tif 000041
【図３２】
2010122657.tif 000042
【図３３】
2010122657.tif 000043
【図３４】
2010122657.tif 000044
【図３５】
2010122657.tif 000045
【手続補正書】
【提出日】平成23年10月20日(2011.10.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
複数の光電変換部上と絶縁ゲート型電界効果トランジスタ部のゲート電極層上とを覆うように、複数の絶縁膜よりなる積層膜が形成される。積層膜に選択的に異方性エッチングを施すことにより、複数の光電変換部の各々の上に積層膜が残されて下層膜が形成されるとともに、ゲート電極層の側壁に積層膜が残されて側壁絶縁膜が形成される。ゲート電極層および側壁絶縁膜に覆われていない領域に不純物が導入されて、絶縁ゲート型電界効果トランジスタ部のソース／ドレイン領域が形成される。不純物の導入後に少なくとも下層膜の上に上層膜が形成される。複数の光電変換部のうち少なくとも２つの光電変換部上のそれぞれの第１の膜の厚みが互いに異なる厚みとなるように、上層膜および下層膜の少なくともいずれかがエッチングされる。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の画素（ＰＸ）を構成する複数の光電変換部（ＰＤ）と、絶縁ゲート型電界効果トランジスタ部と、それぞれが複数の前記光電変換部の各々の上に形成された複数の第１の膜（ＡＲ）とを含む固体撮像装置の製造方法であって、
複数の前記光電変換部上と前記絶縁ゲート型電界効果トランジスタ部のゲート電極層（ＧＥ）上とを覆うように、複数の絶縁膜よりなる積層膜（ＳＬ）を形成する工程と、
前記積層膜に選択的に異方性エッチングを施すことにより、複数の前記光電変換部の各々の上に前記積層膜を残して下層膜（ＳＬ）を形成するとともに、前記ゲート電極層の側壁に前記積層膜を残して側壁絶縁膜（ＳＷ）を形成する工程と、
前記ゲート電極層および前記側壁絶縁膜に覆われていない領域に不純物を導入して、前記絶縁ゲート型電界効果トランジスタ部のソース／ドレイン領域（ＮＲ３）を形成する工程と、
前記不純物の導入後に少なくとも前記下層膜の上に上層膜（ＡＬ）を形成する工程と、
複数の前記光電変換部のうち少なくとも２つの光電変換部上のそれぞれの前記第１の膜の厚みが互いに異なる厚みとなるように、前記上層膜および前記下層膜の少なくともいずれかをエッチングする工程とを備えた、固体撮像装置の製造方法。
【請求項２】
前記上層膜（ＡＬ）および前記下層膜（ＳＬ）の少なくともいずれかをエッチングする前記工程は、前記側壁絶縁膜（ＳＷ）の形成後であって前記上層膜の形成前に前記下層膜をエッチングする工程を含む、請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記上層膜（ＡＬ）および前記下層膜（ＳＬ）の少なくともいずれかをエッチングする前記工程は、前記上層膜の形成後に少なくとも前記上層膜をエッチングする工程を含む、請求項１に記載の固体撮像装置の製造方法。
【請求項４】
前記上層膜（ＡＬ）および前記下層膜（ＳＬ）の少なくともいずれかをエッチングする前記工程は、前記上層膜をエッチングして前記下層膜を露出させた後に、露出した前記下層膜をエッチングする工程を含む、請求項３に記載の固体撮像装置の製造方法。
【請求項５】
前記複数の画素（ＰＸ）は、互いに異なる色の光を撮像する第１画素、第２画素および第３画素を含み、
前記上層膜（ＡＬ）および前記下層膜（ＳＬ）の少なくともいずれかをエッチングする前記工程は、
前記第１画素の前記光電変換部（ＰＤ）上の前記下層膜を残しつつ、前記第２画素および前記第３画素の双方の前記光電変換部上の前記下層膜を前記側壁絶縁膜の形成後であって前記上層膜の形成前にエッチングする工程と、
前記第３画素の前記光電変換部上の前記上層膜を前記上層膜の形成後にエッチングする工程とを含む、請求項１に記載の固体撮像装置の製造方法。
【請求項６】
前記上層膜（ＡＬ）および前記下層膜（ＳＬ）の少なくともいずれかをエッチングする前記工程は、前記第３画素の前記上層膜をエッチングして前記下層膜を露出させた後に、露出した前記下層膜をエッチングする工程を含む、請求項５に記載の固体撮像装置の製造方法。
【請求項７】
前記積層膜（ＳＬ）は３層以上の絶縁膜より形成される、請求項１に記載の固体撮像装置の製造方法。
【請求項８】
前記上層膜（ＡＬ）はシリコン窒化膜単層により形成される、請求項１に記載の固体撮像装置の製造方法。
【請求項９】
前記上層膜（ＡＬ）は２層以上の膜により形成される、請求項１に記載の固体撮像装置の製造方法。
【請求項１０】
前記上層膜（ＡＬ）はシリコン酸化膜とシリコン窒化膜とが積層されて形成される、請求項９に記載の固体撮像装置の製造方法。
【請求項１１】
前記上層膜（ＡＬ）は選択成長により形成される、請求項１に記載の固体撮像装置の製造方法。
【請求項１２】
前記上層膜（ＡＬ）を形成する前記工程は、前記上層膜を前記ゲート電極層（ＧＥ）上および前記側壁絶縁膜（ＳＷ）上を覆うように形成する工程を含み、
前記第１の膜（ＡＲ）の形成後に、前記上層膜とは異なる材質よりなる層間絶縁膜（ＩＩ）を前記ソース／ドレイン領域（ＮＲ３）上および前記上層膜上を覆うように形成する工程と、
前記層間絶縁膜を第１の条件でエッチングすることにより、前記層間絶縁膜に前記上層膜の一部を露出するコンタクトホールを形成する工程と、
前記第１の条件とは異なる第２の条件で前記上層膜をエッチングすることにより、前記コンタクトホールから露出する前記上層膜を除去する工程とをさらに備えた、請求項１に記載の固体撮像装置の製造方法。
【請求項１３】
互いに異なる色の光を撮像するための第１画素（ＰＸ）および第２画素（ＰＸ）を有する固体撮像装置であって、
前記第１画素に対応する第１の光電変換部（ＰＤ）と、
前記第２画素に対応する第２の光電変換部（ＰＤ）と、
ゲート電極層（ＧＥ）を有する絶縁ゲート型電界効果トランジスタ部と、
それぞれが前記第１および第２の光電変換部の各々の上に形成された２つの第１の膜（ＡＲ）と、
前記ゲート電極層の側壁に形成された側壁絶縁膜（ＳＷ）とを備え、
前記第１の光電変換部上に形成された前記第１の膜と前記第２の光電変換部上に形成された前記第１の膜は、互いに異なる構造を有し、
前記第１の光電変換部上に形成された前記第１の膜は、下層膜（ＳＬ）と、前記下層膜上に位置しかつ前記下層膜のパターンの端面（ＡＲＥ）を覆う上層膜（ＡＬ）とを含み、
前記側壁絶縁膜は前記下層膜から成る、固体撮像装置。
【請求項１４】
前記第１の光電変換部上に形成された前記第１の膜の厚みは、前記側壁絶縁膜の幅よりも厚い、請求項１３に記載の固体撮像装置。
【国際調査報告】
2010122657.tif 000046
2010122657.tif 000047
2010122657.tif 000048
2010122657.tif 000049