(57)【要約】【課題】開口率が高く、且つ低コストな薄膜トランジスタアレイ及び薄膜トランジスタアレイを用いた画像表示装置を提供すること。【解決方法】基板上にゲート電極と、ゲート電極上に形成されたゲート絶縁層と、ゲート絶縁層上に形成されたソース電極及び画素電極に接続されたドレイン電極と、ソース電極及びドレイン電極の間に形成された半導体層とを有する薄膜トランジスタをマトリクス状に配置し、ゲート電極をゲート配線に、ソース電極をソース配線にそれぞれ接続した薄膜トランジスタアレイであって、薄膜トランジスタは、ソース配線、若しくはゲート配線の領域内に形成されていることを特徴とする薄膜トランジスタアレイ。【選択図】図１
2010107027.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極及び画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体層とを有する薄膜トランジスタをマトリクス状に配置し、前記ゲート電極をゲート配線に、前記ソース電極をソース配線にそれぞれ接続した薄膜トランジスタアレイであって、
前記薄膜トランジスタは、前記ソース配線、若しくは前記ゲート配線の領域内に形成されていることを特徴とする薄膜トランジスタアレイ。
【請求項２】
前記ソース配線はその一部に切り欠き部を有し、前記切り欠き部に前記ドレイン電極が形成され、ソース配線がソース電極を兼ねていることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項３】
前記ドレイン電極が、ソース配線の切り欠きに入り込むくし型に形成されていることを特徴とする請求項２に記載の薄膜トランジスタアレイ。
【請求項４】
前記ドレイン電極が前記ソース配線領域のほぼ中心線に沿った直線状であり、前記ソース配線が前記ソース電極を兼ねて形成され、前記ソース電極が前記ドレイン電極をほぼ囲む形状であることを特徴とする請求項２に記載の薄膜トランジスタアレイ。
【請求項５】
前記ソース配線の切り欠きが長方形であり、該ソース配線領域のほぼ中央線を間隙として、ソース配線の切り欠きを除いた部分と向かい合う形状であることを特徴とする請求項２に記載の薄膜トランジスタアレイ。
【請求項６】
前記半導体層が前記ソース配線領域のほぼ中心線に沿った直線状であることを特徴とする請求項１乃至５のいずれかに記載の薄膜トランジスタアレイ。
【請求項７】
前記半導体層が複数の画素に連続したストライプ形状であることを特徴とする請求項６に記載の薄膜トランジスタアレイ。
【請求項８】
前記ソース配線及び前記半導体層を覆うようにストライプ状絶縁膜を有していることを特徴とする請求項１乃至７のいずれかに記載の薄膜トランジスタアレイ。
【請求項９】
前記ドレイン電極が前記ゲート配線の領域のほぼ中心線に沿った直線状であり、前記ゲート配線が前記ゲート電極を兼ねて形成され、前記ソース電極が前記ドレイン電極をほぼ囲む形状であることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項１０】
前記ドレイン電極が前記ゲート配線の領域のほぼ中心線を間隙として、ソース電極と向かい合う形状であることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項１１】
前記半導体層が前記ゲート配線の領域のほぼ中心線に沿った直線状であることを特徴とする請求項１または１０または１１に記載の薄膜トランジスタアレイ。
【請求項１２】
前記ソース配線、前記ゲート配線及び前記半導体層を覆うように、格子状絶縁膜を有していることを特徴とする請求項１乃至７、９乃至１１のいずれかに記載の薄膜トランジスタアレイ。
【請求項１３】
前記半導体層が有機半導体若しくは酸化物半導体であることを特徴とする請求項１乃至１２のいずれかに記載の薄膜トランジスタアレイ。
【請求項１４】
前記ゲート電極と同じ層にキャパシタ電極を有することを特徴とする請求項１乃至１３のいずれかに記載の薄膜トランジスタアレイ。
【請求項１５】
請求項１乃至１４のいずれかに記載の薄膜トランジスタアレイを用いたことを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置に関する。
【背景技術】
【０００２】
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。【０００３】
現在半導体材料の主流はシリコン系（Ｓｉ系）であるが、フレキシブル化、軽量化、低コスト化などの観点から有機半導体や酸化物半導体を用いたトランジスタの研究が盛んになっている。一般に有機半導体を用いる場合、液体でのプロセスが可能となるため、大面積化、印刷法の適用、プラスチック基板の利用などといった利点が挙げられる（非特許文献１参照）。また、酸化物半導体の一部は低温で成膜可能で、しかも高い移動度を示す特性を有している。酸化物半導体として、例えば、非晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ材料を用いた電界効果型トランジスタが提案されている（非特許文献２参照）。非特許文献２では、材料にアモルファス酸化物半導体を半導体活性層として用いることで、室温でＰＥＴ基板上にキャリヤ移動度が１０ｃｍ２／Ｖｓ前後の優れた特性を持つ透明電界効果型トランジスタの作製に成功している。【０００４】
しかしながら、有機半導体のキャリヤ移動度はアモルファスシリコンなどと比較して低いため、例えばディスプレイを駆動する薄膜トランジスタアレイとした場合には、駆動するために必要な電流値を確保するために、比較的大きなトランジスタが必要となる。そのため、ひとつのピクセルに占めるトランジスタの割合が大きくなり、開口率（画素単位に対する表示部の面積比）が小さくなるという問題があった。例えば、図２６及び２７に示す従来の薄膜トランジスタの例では、ソース配線２８から伸びたソース電極２７と、画素電極２５に接続されたドレイン電極２６がくし型に形成され、その間に半導体層１２が形成されている。このため画素電極２５の領域は、ソース電極２７、ドレイン電極２６の形成領域を含む薄膜トランジスタの形成領域の分だけ狭められることから、画素電極２５の面積比（開口率）は小さくなってしまう。【０００５】
そのため、図２８及び２９に示すように、薄膜トランジスタの上部に層間絶縁膜１５を形成し、その上に上部画素電極２９を形成することで開口率を大きくする方法がある。【０００６】
酸化物半導体を用いた場合にも、キャリヤ移動度が高いためにトランジスタを小さくすることは出来るが、開口率をより大きくするために上記の方法をとることがある。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Ｓｃｉｅｎｃｅ  Ｖｏｌ．２６５，１６８４（１９９４）
【非特許文献２】Ｋ．Ｎｏｍｕｒａ  ｅｔ  ａｌ．Ｎａｔｕｒｅ，４３２，４８８（２００４）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した手法で開口率を向上させる場合、プロセス数の増加に伴いコストも増加する。【０００９】
また、上部画素電極２９を形成するプロセスとしては、スクリーン印刷法やフォトリソグラフィ法などが用いられるが、これらのプロセスを半導体層の形成後に用いると、薄膜トランジスタの閾値電圧やキャリヤ移動度などの安定性が低下してしまう。【００１０】
本発明は、開口率が高く、且つ低コストな薄膜トランジスタアレイ及び薄膜トランジスタアレイを用いた画像表示装置を提供する。
【課題を解決するための手段】
【００１１】
本発明の請求項１に係る発明は、基板上に形成されたゲート電極と、ゲート電極上に形成されたゲート絶縁層と、ゲート絶縁層上に形成されたソース電極及び画素電極に接続されたドレイン電極と、ソース電極及びドレイン電極の間に形成された半導体層とを有する薄膜トランジスタをマトリクス状に配置し、ゲート電極をゲート配線に、ソース電極をソース配線にそれぞれ接続した薄膜トランジスタアレイであって、薄膜トランジスタは、ソース配線、若しくはゲート配線の領域内に形成されていることを特徴とする薄膜トランジスタアレイとしたものである。【００１２】
本発明の請求項２に係る発明は、ソース配線はその一部に切り欠き部を有し、切り欠き部にドレイン電極が形成され、ソース配線がソース電極を兼ねていることを特徴とする請求項１に記載の薄膜トランジスタアレイとしたものである。【００１３】
本発明の請求項３に係る発明は、ドレイン電極が、ソース配線の切り欠きに入り込むくし型に形成されていることを特徴とする請求項２に記載の薄膜トランジスタアレイとしたものである。【００１４】
本発明の請求項４に係る発明は、ドレイン電極がソース配線の領域のほぼ中心線に沿った直線状であり、ソース配線がソース電極を兼ねて形成され、ソース電極がドレイン電極をほぼ囲む形状であることを特徴とする請求項２に記載の薄膜トランジスタアレイとしたものである。【００１５】
本発明の請求項５に係る発明は、ソース配線の切り欠きが長方形であり、ソース配線領域のほぼ中心線を間隙として、ソース配線の切り欠きを除いた部分と向かい合う形状であることを特徴とする請求項２に記載の薄膜トランジスタアレイとしたものである。【００１６】
本発明の請求項６に係る発明は、半導体層がソース配線の領域のほぼ中心線に沿った直線状であることを特徴とする請求項１乃至５のいずれかに記載の薄膜トランジスタアレイとしたものである。【００１７】
本発明の請求項７に係る発明は、半導体層が複数の画素に連続したストライプ形状であることを特徴とする請求項６に記載の薄膜トランジスタアレイとしたものである。【００１８】
本発明の請求項８に係る発明は、ソース配線及び半導体層を覆うようにストライプ状絶縁膜を有していることを特徴とする請求項１乃至７のいずれかに記載の薄膜トランジスタアレイとしたものである。【００１９】
本発明の請求項９に係る発明は、ドレイン電極がゲート配線の領域のほぼ中心線に沿った直線状であり、ゲート配線がゲート電極を兼ねて形成され、ソース電極がドレイン電極をほぼ囲む形状であることを特徴とする請求項１に記載の薄膜トランジスタアレイとしたものである。【００２０】
本発明の請求項１０に係る発明は、ドレイン電極がゲート配線の領域のほぼ中心線を間隙として、ソース電極と向かい合う形状であることを特徴とする請求項１に記載の薄膜トランジスタアレイとしたものである。【００２１】
本発明の請求項１１に係る発明は、半導体層がゲート配線の領域のほぼ中心線に沿った直線状であることを特徴とする請求項１または１０または１１に記載の薄膜トランジスタアレイとしたものである。【００２２】
本発明の請求項１２に係る発明は、ソース配線、ゲート配線及び半導体層を覆うように、格子状絶縁膜を有していることを特徴とする請求項１乃至７、９乃至１１のいずれかに記載の薄膜トランジスタアレイとしたものである。【００２３】
本発明の請求項１３に係る発明は、半導体層が有機半導体若しくは酸化物半導体であることを特徴とする請求項１乃至１２のいずれかに記載の薄膜トランジスタアレイとしたものである。【００２４】
本発明の請求項１４に係る発明は、ゲート電極と同じ層にキャパシタ電極を有することを特徴とする請求項１乃至１３のいずれかに記載の薄膜トランジスタアレイとしたものである。【００２５】
本発明の請求項１５に係る発明は、請求項１乃至１４のいずれかに記載の薄膜トランジスタアレイを用いたことを特徴とする画像表示装置としたものである。
【発明の効果】
【００２６】
本発明によれば、開口率が高く、且つ低コストな薄膜トランジスタアレイ及び薄膜トランジスタアレイを用いた画像表示装置を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。
【図２】（ａ）は、図１に示す薄膜トランジスタアレイの１画素分を示す概略模式図である。（ｂ）は（ａ）に示すａ−ｂ間の概略断面模式図である。
【図３】本発明の実施の形態に係る薄膜トランジスタアレイのソース電極相当領域とドレイン電極の構成例を示す概略模式図である。
【図４】本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。
【図５】本発明の実施の形態に係る薄膜トランジスタアレイのゲート及びキャパシタの構成例を示す概略模式図である。
【図６】本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。
【図７】（ａ）は、図６に示す薄膜トランジスタアレイの１画素を示す概略模式図である。（ｂ）は（ａ）に示すｃ−ｄ間の概略断面模式図である。
【図８】本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。
【図９】本発明の実施の形態に係る画像表示装置の一例を示す概略断面模式図である。
【図１０】本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。
【図１１】（ａ）は、図１０に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図である。（ｂ）は、図１０に示す薄膜トランジスタアレイの１画素分を示す概略模式図である。（ｃ）は（ｂ）に示すｅ−ｆ間の概略断面模式図である。
【図１２】本発明の実施の形態に係る薄膜トランジスタアレイのソース電極とドレイン電極の構成例を示す概略模式図である。
【図１３】本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。
【図１４】（ａ）は、図１３に示す薄膜トランジスタアレイの１画素分を示す概略模式図である。（ｂ）は、（ａ）に示すｇ−ｈ間の概略断面模式図である。
【図１５】本発明の実施の形態に係る画像表示装置の一例を示す概略断面模式図である。
【図１６】本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。
【図１７】（ａ）は、図１６に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図である。（ｂ）は、図１６に示す薄膜トランジスタアレイの１画    素分を示す概略模式図である。（ｃ）は、（ｂ）に示すｉ−ｊ間の概略断面模式図である。
【図１８】本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。
【図１９】（ａ）は、図１８に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図である。（ｂ）は、図１８に示す薄膜トランジスタアレイの１画    素分を示す概略模式図である。（ｃ）は、（ｂ）に示すｋ−ｌ間の概略断面模式図である。
【図２０】本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。
【図２１】（ａ）は、図２０に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図である。（ｂ）は、図２０に示す薄膜トランジスタアレイの１画    素分を示す概略模式図である。（ｃ）は、（ｂ）に示すｍ−ｎ間の概略断面模式図である。
【図２２】本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。
【図２３】（ａ）は、図２２に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図である。（ｂ）は、図２２に示す薄膜トランジスタアレイの１画    素分を示す概略模式図である。（ｃ）は、（ｂ）に示すｏ−ｐ間の概略断面模式図である。
【図２４】本発明の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。
【図２５】（ａ）は、図２４に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図である。（ｂ）は、図２４に示す薄膜トランジスタアレイの１画    素分を示す概略模式図である。（ｃ）は、（ｂ）に示すｑ−ｒ間の概略断面模式図である。
【図２６】従来の薄膜トランジスタアレイの一例を示す概略模式図である。
【図２７】（ａ）は、図２６に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図である。（ｂ）は、図２６に示す薄膜トランジスタアレイの１画    素分を示す概略模式図である。（ｃ）は、（ｂ）に示すｓ−ｔ間の概略断面模式図である。
【図２８】従来の薄膜トランジスタアレイの一例を示す概略模式図である。
【図２９】図２８に示すｕ−ｖ間の概略断面模式図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態を図面参照しつつ説明する。実施の形態において、同一構成要素には同一符号を付け、重複する説明は省略する。
【００２９】
本発明の実施の形態に係る薄膜トランジスタアレイは、例えば図１又は図１０に示されるように基板１０上に形成されたゲート電極２１と、ゲート電極２１上に形成されたゲート絶縁層１１と、ゲート絶縁層１１上に形成されたソース電極２７及び画素電極２５に接続されたドレイン電極２６と、ソース電極２７及びドレイン電極２６の間に形成された半導体層１２とを有する薄膜トランジスタをマトリクス状に配置されている。各薄膜トランジスタは、ゲート電極２１をゲート配線２２に、ソース電極２７をソース配線２８にそれぞれ接続した構成であり、ゲート配線２２とソース配線が直交するように配置されることにより、マトリクス状のアレイとして接続されている。本発明の薄膜トランジスタのチャネル及びドレイン電極２６を薄膜トランジスタアレイのソース配線２８若しくはゲート配線２２の領域内に形成することが望ましい。なお、本発明の実施の形態における薄膜トランジスタの構造としては、各図面に示すボトムゲート・ボトムコンタクト型に特に限定されるものではなく、ボトムゲート・トップコンタクト型、トップゲート・ボトムコンタクト型など全ての構造に用いることができる。
【００３０】
等幅ストライプ状のソース配線２８領域内にチャネルを形成する場合（図１：第一の実施形態）、ゲート電極２１はゲート配線２２から分岐し、チャネル領域に重ねる。ソース配線２８領域の切り欠き内にドレイン電極２６を配置し、ソース電極２７・ドレイン電極２６間がチャネルとなる。すなわち、ソース配線２８の一部に切り欠き部を設け、ドレイン電極２６をこの切り欠き部に形成することにより、ソース配線２８の一部がソース電極２７を構成することになるため、チャネルをソース配線領域２８Ａ内に形成することができ、ドレイン電極２６に接続される画素電極２５の領域を広く取ることができるから、開口率が高い薄膜トランジスタアレイを実現することができる。
【００３１】
一方、等幅ストライプ状のゲート配線２２領域内にチャネルを形成する場合（図１０：第二の実施形態）、ソース電極２７はソース配線２８から分岐し、ゲート配線２２（兼ゲート電極２１）領域内でドレイン電極２６に近接させる。これにより、上部画素電極を用いることなく開口率が高い薄膜トランジスタアレイを実現することができる。以下、図面に従って本発明の実施の形態に係る薄膜トランジスタアレイを詳細に説明する。
【００３２】
まず本発明の第一の実施形態について説明する。
図１は、本発明の実施の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図２（ａ）は、図１に示す薄膜トランジスタアレイの１画素分（Ｓ１領域）を示す概略模式図であり、図２（ｂ）は、図２（ａ）に示すａ−ｂ間の概略断面模式図である。図１では、左側の列の薄膜トランジスタの半導体層１２については、境界線のみを実線で示している。図２以降においても同様に特に断りのない場合には、半導体層は境界線のみあるいは一部のみをハッチングして示す。図１及び２に示すように、本発明の実施の形態に係る薄膜トランジスタアレイは、基板１０上に形成されたゲート電極２１と、ゲート電極２１上に形成されたゲート絶縁層１１と、ゲート絶縁層１１上に形成されたソース電極２７及び画素電極２５に接続されたドレイン電極２６と、ソース電極２７及びドレイン電極２６の間に形成された半導体層１２とを有する薄膜トランジスタをマトリクス状に配置されている。各薄膜トランジスタはゲート電極２１をゲート配線２２に、ソース電極２７をソース配線２８にそれぞれ接続した構成であり、ドレイン電極２６がソース配線領域２８Ａ内に形成されている。
【００３３】
本発明の第一の実施形態においては、ソース配線２８内にドレイン電極２６の形状に対応する切り欠き部が設けられたソース電極相当領域２８Ｂにより、チャネルをソース配線領域２８Ａ内に形成することができる。このためドレイン電極２６に接続される画素電極２５の領域を広く取ることができるから、開口率が高い薄膜トランジスタアレイを実現することができる。
【００３４】
図１の薄膜トランジスタアレイでは、図２（a）に示すように、ソース配線のソース電極相当領域２８Ｂはドレイン電極２６をほぼ囲んだ構造であり、ドレイン電極２６はソース配線領域２８Ａの中心線に沿った直線状である。そしてドレイン電極２６のほぼ中央には画素電極２５とつながる接続電極２５Ａが接続されている。ここで接続電極２５Ａは、画素電極２５から突出した電極領域のうち、ソース配線のソース電極相当領域２８Ｂに対向していない部分を指す。ドレイン電極２６は長方形として示しているが、両端は丸みを帯びていても良い。これにより、ソース配線領域２８Ａ内に薄膜トランジスタを形成することができ、且つソース配線領域２８Ａを比較的細く保つことができる。
【００３５】
図３（ａ）〜（ｅ）は、本発明の第一の実施形態に係る薄膜トランジスタアレイのソース電極相当領域２８Ｂとドレイン電極２６の別の構成例を示している。図３（ａ）〜（ｅ）では、一画素分のソース配線２８（ソース電極相当領域２８Ｂ）、ドレイン電極２６、画素電極２５、接続電極２５A、ゲート電極２１、ゲート配線２２以外は省略している。図２（ａ）では、接続電極２５Ａがドレイン電極２６のほぼ中央につながるＴ字型であるが、図３（ａ）のように、ドレイン電極の端部につながるＬ字型でも良い。
【００３６】
また図３（ｂ）のように、ソース配線２８に長方形の切り欠き部を設け、ドレイン電極２６をソース配線領域２８Ａのほぼ中心線を間隙として、長方形の切り欠きを除いた部分と向かい合う形状としても良い。ソース配線２８はソース電極２７を兼ねることになる。図３（ｂ）の形態は図２（ａ）の形態と比較して、ドレイン電極２６がソース電極２７に囲まれていない点が異なる。ドレイン電極２６のほぼ中央には画素電極２５とつながる接続電極２５Ａが接続されている。ドレイン電極２６は長方形として示しているが、両端は丸みを帯びていても良い。これにより、ソース配線領域２８Ａ内に薄膜トランジスタを形成することができ、且つソース配線２８を比較的細く保つことができる。尚、図３（ｂ）では、接続電極２５Ａがドレイン電極２６のほぼ中央につながるＴ字型であるが、図３（ｃ）のように、ドレイン電極の端部につながるＬ字型でも良い。図３（ｂ）及び（ｃ）の形状では、ゲート電極２１とドレイン電極２６、接続電極２５Ａ、および画素電極２５との重なりを小さくできることから、画素の開口率を大きくすることができ、なおかつソース配線の切り欠き部形状がシンプルで作製しやすい。
【００３７】
また図３（ｄ）のように、ソース配線２８に長方形の切り欠き部を設け、長方形状のドレイン電極２６をソース配線領域２８Ａのほぼ中心線を間隙として、長方形の切り欠きを除いた部分と向かい合う形状としても良い。図３（ｄ）の形態は、図３（ｂ）又は（ｃ）の形態における接続電極２５Ａの幅がドレイン電極２６の長さに等しい場合といえる。ここで、接続電極２５Ａの幅とは、図３（ｂ）における接続電極２５Ａの上下方向（ドレイン電極２６と画素電極２５をつなぐ方向に対して直交する方向）の幅のことであり、ドレイン電極２６の長さとは図５におけるドレイン電極の上下方向（本発明第一の実施形態におけるソース配線方向）の幅のことである。この形状はゲート電極２１とドレイン電極２６および画素電極２５との重なりはやや大きいものの、ソース配線の切り欠き部形状及びドレイン電極２６と接続電極２５Aの形状がシンプルで作製が非常に容易である。
【００３８】
また図３（ｅ）のように、ドレイン電極２６がくし型であり、ドレイン電極のくしに対応する複数の切り欠き部を設けた形状としても良い。ドレイン電極２６をソース配線２８の領域のほぼ中心線に達するくし型形状とする。図３（ｅ）では、くし型形状のドレイン電極２６の歯の各々は長方形として示しているが、先端は丸みを帯びていても良い。このような形状とすることにより、ソース配線２８の領域内に薄膜トランジスタを形成することができ、且つソース配線２８を比較的細く保つことができる。さらに、ドレイン電極のくしの数を増やすことで、チャネル幅を大きくすることもできる。
【００３９】
本発明の第一の実施の形態に係る薄膜トランジスタアレイおいて半導体層１２は、少なくともソース配線のソース電極相当領域２８Ｂとドレイン電極２６とが対向するチャネル領域を覆い、かつ画素電極２５と接触しないようにパターン形成されている必要がある。従って、チャネルをソース配線領域２８Ａ内に形成する本発明の第一の実施の形態に係る薄膜トランジスタアレイおいては、半導体層１２をソース配線領域２８Ａのほぼ中心線に沿った直線状とすることが効率的であり望ましい。
【００４０】
また、半導体層１２は図４のように薄膜トランジスタごとに独立した直線状とすれば、各種の印刷法のように選択的にパターン形成する場合には使用する半導体層材料を少なくすることができる。しかし、製造上の容易さを考慮し、半導体層１２をソース配線方向に平行であり、複数画素に連続したストライプ形状とすることが望ましい。これにより、印刷法などにより半導体層１２を形成する場合において、ドットや矩形パターンと比較してアライメント精度が高く、且つ素子間のばらつきが小さい素子を実現することができる。
【００４１】
本発明の実施の形態において、ゲート電極２１と同じ層にキャパシタ電極２３を有することが望ましい。これにより表示媒体の静電容量のみに頼ることなく安定した電荷保持ができ、画像表示装置を駆動する場合に効果がある。キャパシタ電極２３は、通常図１の形態ようにキャパシタ配線２４に接続されるが、キャパシタ配線なしで隣の行のゲート配線２２に接続されても良い。図５（ａ）及び（ｂ）は、ゲート電極２１が形成された層におけるキャパシタ電極の配置を示している。ゲート電極２１はチャネル領域に重なるように配置され、キャパシタ電極２３は画素電極領域に重なるように配置される。図５（ａ）では、ゲート配線２２とキャパシタ配線２４が平行して形成され、それぞれゲート電極２１及びキャパシタ電極２３が接続している。図５（ｂ）では、上行のゲート配線２２は、下行の領域内に設けられ、下行のキャパシタ電極２３もここに接続されている。したがって、ゲート配線２２は隣の画素電極２５と重ねることができ、画素電極２５を大きくすることができる。
【００４２】
本発明の実施の形態に係る薄膜トランジスタアレイにおいて、半導体層１２の劣化を防ぐために、半導体層を絶縁膜で覆うことが望ましい。
【００４３】
図６は、絶縁層膜としてストライプ状絶縁膜１３を形成した本発明の第一の実施の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図７（ａ）は、図６に示す薄膜トランジスタアレイの１画素分（Ｓ１領域）を示す概略模式図であり、図７（ｂ）は、図７（ａ）に示すｃ−ｄ間の概略断面模式図である。絶縁膜についても一部のみをハッチングし、それ以外は太い実線で境界線のみを示す。図７では、左側の列の薄膜トランジスタの半導体層１２については、境界領域のみを実線で示している。この形態の本発明薄膜トランジスタアレイによれば、ソース配線２８をストライプ状絶縁膜１３で覆っており、半導体層１２をも同時に覆っているため半導体層１２の劣化を防ぐことができ、且つ画像表示装置を駆動する場合にソース配線２８の電圧の影響を抑えることができる。従来のように半導体層１２がソース配線２８やゲート配線２２の領域外に形成されている場合、ソース配線と半導体層を同時に絶縁膜に覆うためには、ソース配線の幅と半導体層の幅を足した幅のストライプ状絶縁膜が必要となるが、本発明の場合、ソース配線領域２８Ａのみを覆えば同時に半導体層１２を覆うことができるため、従来よりも開口率を大きくとることができる。
【００４４】
図８は、絶縁層膜としてソース配線２８とゲート配線２２を覆う格子状絶縁膜１４を形成した本発明の第一の実施の形態に係る薄膜トランジスタアレイを示す概略模式図である。これにより、ソース配線２８をストライプ状絶縁膜１３で覆っており、半導体層１２をも同時に覆っているため半導体層１２の劣化を防ぐことができ、且つ画像表示装置を駆動する場合にソース配線２８およびゲート配線２２の電圧の影響を抑えることができる。
【００４５】
図９に、図６及び７に示した薄膜トランジスタアレイを用いた画像表示装置の例を示す。図９では、薄膜トランジスタアレイ上に、前面板として、表示媒体３０と、対向電極３１とが配置されている。表示媒体は、画素電極２６と対向電極３１に挟持されており、両電極間への電圧印加により駆動させることができる。本発明の画像表示装置の前面板に用いられる表示媒体の種類は特に限定されるものではないが、電気泳動型表示媒体、液晶表示媒体、有機エレクトロルミネッセンス（ＥＬ）表示媒体などを用いることができる。すなわち、電気泳動型ディスプレイ、液晶ディスプレイ、有機エレクトロルミネッセンス（ＥＬ）ディスプレイなどの画像表示装置とすることができる。
【００４６】
本発明の第一の実施形態は、上述した各構成要素を任意に組み合わせて本発明の実施の形態に係る薄膜トランジスタアレイとすることができる。
【００４７】
次に本発明の第二の実施形態について説明する。
図１０は、本発明の実施の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図１１（ａ）は、図１０に示す薄膜トランジスタアレイの１画素分（Ｓ１領域）示す概略模式図である。図１１（ｂ）は、図１１（ａ）において、ゲート配線２２と、キャパシタ電極２３、キャパシタ配線２４と、薄膜トランジスタ領域Ｓ２及び画素電極領域Ｓ３を示す概略模式図である。図１１（ｃ）は、図１１（ａ）に示すｅ−ｆ間の概略断面模式図である。図１０及び１１に示すように、本発明の実施の形態に係る薄膜トランジスタアレイは、基板１０上に形成されたゲート電極２１と、ゲート電極２１上に形成されたゲート絶縁層１１と、ゲート絶縁層１１上に形成されたソース電極２７及び画素電極２５に接続されたドレイン電極２６と、ソース電極２７及びドレイン電極２６の間に形成された半導体層１２とを有する薄膜トランジスタをマトリクス状に配置されている。ゲート配線２２はゲート配線２１を兼ね、ソース電極２７をソース配線２８にそれぞれ接続した構成である。ドレイン電極２６はゲート配線２２の領域内に形成されている。
【００４８】
本発明の第二の実施形態においては、ゲート配線２２内に薄膜トランジスタが配置されるようにドレイン電極２６及びソース電極２７が形成されているため、チャネルを含む薄膜トランジスタをソース配線領域２８Ａ内に形成することができる。このためドレイン電極２６に接続される画素電極２５の領域を広く取ることができるから、開口率が高い薄膜トランジスタアレイを実現することができる。
【００４９】
図１０及び１１に示す本発明の第二の実施形態に係る薄膜トランジスタアレイでは、ゲート配線２８の領域のほぼ中心線上にドレイン電極２６を形成し、ドレイン電極２６をほぼ囲むようにソース電極２７を形成する。ドレイン電極２６のほぼ中央には画素電極２５とつながる接続電極２５Ａが接続されている。ドレイン電極２６は長方形として示しているが、両端は丸みを帯びていても良い。これにより、ゲート配線２２の領域内に薄膜トランジスタを形成することができ、且つゲート配線２２を比較的細く保つことができる。
【００５０】
図１２（ａ）〜（ｅ）は、本発明の第二の実施形態に係る薄膜トランジスタアレイのソース電極相当領域２８Ｂとドレイン電極２６の別の構成例を示している。図１２（ａ）〜（ｅ）では、一画素分のソース電極、ソース配線２８、ドレイン電極２６、画素電極２５、接続電極２５A、ゲート電極２１、ゲート配線２２以外は省略している。図１１（ａ）では接続電極２５Ａがドレイン電極２６のほぼ中央につながるＴ字型であったが、図１１（ａ）のようにドレイン電極２６の端部につながるＬ字型でも良い。この形状はゲート電極２１とドレイン電極２６、接続電極２５Ａ、および画素電極２５との重なりを小さくしつつ、チャネル幅を大きく出来る。
【００５１】
また図１２（ｂ）のように、ソース電極２７をソース配線２８に直交するように接続された直線状とし、ゲート配線２８の領域のほぼ中心線を間隙として、ドレイン電極２６をソース電極２７と向かい合う形状としても良い。図１２（ｂ）の形態は図１１（ａ）の形態と比較して、ドレイン電極２６がソース電極２７に囲まれていない点が異なる。ドレイン電極２６のほぼ中央には画素電極２５とつながる接続電極２５Ａが接続されている。ドレイン電極２６は長方形として示しているが、両端は丸みを帯びていても良い。これにより、ゲート配線２２の領域内に薄膜トランジスタを形成することができ、且つゲート配線２２を比較的細く保つことができる。尚、図１２（ｂ）では、接続電極２５Ａがドレイン電極２６のほぼ中央につながるＴ字型であるが、図１２（ｃ）のように、ドレイン電極２６の端部につながるＬ字型でも良い。この形状はゲート電極２１とドレイン電極２６、接続電極２５Ａ、および画素電極２５との重なりを小さくできることから、画素の開口率を大きくすることができ、なおかつゲート電極形状がシンプルで作製しやすい。
【００５２】
また図１２（ｄ）のように、ゲート配線２８の領域のほぼ中心線を間隙として、長方形状のドレイン電極２６が直線状のソース電極２７と向かい合う形状としても良い。図１２（ｄ）は図１２（ｂ）の接続電極２５Ａの幅が、ドレイン電極２６の長さに等しい場合と言える。ここで、接続電極２５Ａの幅とは、図１２（ｄ）における接続電極２５Ａの左右方向（ドレイン電極２６と画素電極２５をつなぐ方向に対して直交する方向）の幅のことであり、ドレイン電極２６の長さとは図１２（ｄ）におけるドレイン電極の左右方向の幅のことである。この形状はゲート電極２１とドレイン電極２６および画素電極２５との重なりはやや大きいものの、ソース電極２７の形状及びドレイン電極２６と接続電極２５Aの形状がシンプルで作製が非常に容易である。
【００５３】
また図１２（ｅ）のように、本発明の実施の形態に係る薄膜トランジスタアレイは、ドレイン電極２６をゲート配線２２の領域のほぼ中心線に達するくし型としても良い。くし型形状のドレイン電極２６の歯の各々は長方形として示しているが、先端は丸みを帯びていても良い。このような形状とすることにより、ドレイン電極のくしの数を増やすことで、チャネル幅を大きくすることもできる。
【００５４】
本発明の第二の実施の形態に係る薄膜トランジスタアレイおいて半導体層１２は、少なくともソース電極２７とドレイン電極２６とが対向するチャネル領域を覆い、かつ画素電極２５に接触しないようにパターン形成されている必要がある。従って、チャネルをゲート配線２２内に形成する本発明の第二の実施の形態に係る薄膜トランジスタアレイおいては、半導体層１２をゲート配線２２のほぼ中心線に沿った直線状とすることが望ましい。
【００５５】
尚、チャネルをゲート配線領域に形成した場合、半導体層１２は図１３のようにゲート配線２２と平行で、複数画素に連続したストライプとしても動作可能だが、図１０のように各画素に分離した方がソース配線間を流れる電流を抑制できるため望ましい。
【００５６】
本発明の実施の形態において、第一の実施形態同様、ゲート電極２１と同じ層にキャパシタ電極２３を有することが望ましい。これにより表示媒体の静電容量のみに頼ることなく安定した電荷保持ができ、画像表示装置を駆動する場合に効果がある。図１１（ｂ）に示したように、キャパシタ配線２４はゲート配線２２と平行して形成され、キャパシタ電極２３が接続している。薄膜トランジスタ領域Ｓ２はゲート配線に重なるように配置され、キャパシタ電極２３は画素電極領域Ｓ３に重なるように配置される。また本発明の第一の実施形態に係る図５（ｂ）に示したのと同様に、キャパシタ電極が隣接する行のゲート配線に接続された形態としても良い。
【００５７】
図１３は、本発明の第二の実施の形態に係る薄膜トランジスタアレイの一例を示す概略模式図である。図１４（ａ）は、図１３に示す薄膜トランジスタアレイの１画素分（Ｓ１）を示す概略模式図であり、図１４ｂは、図１４（ａ）に示すｇ−ｈ間の概略断面模式図である。図１４に示すように、本発明の実施の形態に係る薄膜トランジスタアレイにおいて、ソース配線２８とゲート配線２２を覆う格子状絶縁膜１４を形成することが望ましい。図１４ではソース配線２８およびゲート配線２２を格子状絶縁膜１４で覆っており、半導体層１２も自動的に覆われる。これにより、半導体層１２の劣化を抑えることができ、且つ画像表示装置を駆動する場合にソース配線２８およびゲート配線２２の電圧の影響を抑えることができる。
【００５８】
一方、従来のように半導体層１２がソース配線２８やゲート配線２２の領域外に形成されている場合、格子状絶縁膜１４は図２８及び２９に示すように、配線領域外の半導体層１２をも一緒に覆う必要があり、開口率が小さくなるため、上部画素電極が必須となる。
【００５９】
図１５に、図１３及び１４に示した薄膜トランジスタアレイを用いた画像表示装置の例を示す。図１５では、薄膜トランジスタアレイ上に、前面板として、表示媒体３０と、対向電極３１とが配置されている。表示媒体は、画素電極２６と対向電極３１に挟持されており、両電極間への電圧印可により駆動させることができる。本発明の画像表示装置の前面板に用いられる表示媒体の種類は特に限定されるものではないが、電気泳動型表示媒体、液晶表示媒体、有機エレクトロルミネッセンス（ＥＬ）表示媒体を用いることができる。すなわち、電気泳動型ディスプレイ、液晶ディスプレイ、有機エレクトロルミネッセンス（ＥＬ）ディスプレイなどの画像表示装置とすることができる。
【００６０】
本発明の第二実施形態は、上述した各構成要素を任意に組み合わせて本発明の実施の形態に係る薄膜トランジスタアレイとすることができる。
【００６１】
次に、本発明の実施の形態に係る薄膜トランジスタアレイに用いる材料について説明する。尚、以降の説明は、本発明第一の実施形態に係る薄膜トランジスタアレイ及び第二の実施形態に係る薄膜トランジスタアレイのいずれにも適用される。
【００６２】
本発明の実施の形態に係る薄膜トランジスタアレイの絶縁性の基板１０には、ガラス等のリジッドな基板だけでなくフレキシブルな基板を用いることができる。一般に用いられる材料として、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのプラスチック材料が挙げられる。石英などのガラス基板やシリコンウェハなども絶縁性の基板として用いることができる。その中でも、特に薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板が好ましい。また、各プロセス温度などを考慮すると、基板１０としてＰＥＮやポリイミドなどを用いることが望ましい。また、絶縁性の基板１０は、バリア層や平坦化層を有しても良い。
【００６３】
本発明の実施の形態に係る薄膜トランジスタアレイの電極（ゲート電極２１、ソース電極２７及びドレイン電極２６）の材料は、特に限定されるものではないが、一般に用いられる金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。また、電極の形成方法としては特に限定されるものではなく、真空蒸着法やスパッタリング法などの乾式成膜法も考えられる。しかしながら、フレキシブル化、低コスト化などを考慮するとスクリーン印刷、反転オフセット印刷、フレキソ印刷、インクジェット法などの湿式成膜法により形成することが望ましい。
【００６４】
本発明の実施の形態に係る薄膜トランジスタアレイのゲート絶縁膜１１の材料は、特に限定されるものではないが、一般に用いられるポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料などがある。また、ＰＥＴやＰＥＮ、ＰＥＳなどの薄膜フィルムをゲート絶縁膜１１として用いることもできる。また、ゲート絶縁膜１１の形成方法としては特に限定されるものではなく、真空蒸着法やスパッタリング法、ＣＶＤなどの乾式法やスピンコート、スリットダイなどの湿式法、ラミネートなどの方法を適宜用いることができる。
【００６５】
本発明の実施の形態に係る薄膜トランジスタにおいて、半導体層１２として用いられる材料は特に限定されるものではないが、フレキシブルな基板を用いるためには有機半導体材料や酸化物半導体材料を用いることが望ましい。
【００６６】
有機半導体材料としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体層１２の材料として用いることができる。有機半導体の印刷方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の方法を用いることができる。一般に、上記の有機半導体に関しては、溶剤に対する溶解度が低いため、低粘度溶液の印刷に適したフレキソ印刷、反転オフセット印刷、インクジェット法、ディスペンサを用いることが望ましい。特にフレキソ印刷は、印刷時間が短くインク使用量が少ないので最も好ましく、且つストライプ印刷に適している。ストライプ形状とすることで、アニロックスの凹凸による膜厚の分布がストライプ内で平均化されて一定となり、ＴＦＴ特性を均一化できる。
【００６７】
酸化物半導体材料としては、例えば、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物が挙げられる。酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム（Ｉｎ―Ｇａ―Ｚｎ―Ｏ）等公知の材料が挙げられるがこれらに限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶／アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。また、酸化物半導体層の形成方法としては、スパッタリング法、パルスレーザ堆積法、真空蒸着法、ＣＶＤ法、ゾルゲル法などの方法を用いて成膜した後に、フォトリソグラフィ法やリフトオフ法などを用いてパターンを形成することができる。
【００６８】
ストライプ状絶縁膜１３又は格子状絶縁膜１４として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂、フッ素樹脂などの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料などがある。また、絶縁膜の形成方法としては特に限定されるものではなく、真空蒸着法やスパッタリング法、ＣＶＤなどの乾式法を用いて成膜した後に、フォトリソグラィ法やリフトオフ法などを用いてパターンを形成する方法、スクリーン印刷や凸版印刷、インクジェット法などの湿式法を用いて直接パターンを形成する方法などが挙げられるが、これらに限定されるものではない。
【００６９】
本発明の実施の形態に係る薄膜トランジスタアレイにおいて、開口率を高く保つためには、ソース配線２８やゲート配線２２を細く保つ必要があるため、図２（ａ）、図２３、図３（ａ）〜（ｄ）、図１１（ａ）、図１２（ａ）〜（ｄ）に示されるような形状が好ましい。しかしながら、半導体層１２のパターンの長手方向の移動度が高い場合などは、図３（ｅ）または図１２（ｅ）に示されるようなくし型形状でも良い。特に移動度が高い場合、くし歯の数は１本でも良い。また、本発明の実施の形態に係る薄膜トランジスタアレイは、上部画素電極を不要とするものであるが、必要に応じて上部画素電極を用いても良い。
【００７０】
以下、実施例を元に説明する。
【実施例１】
【００７１】
本実施例１では、図１及び２に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。本実施例１の薄膜トランジスタアレイは１画素が５００μｍ角、配線幅が２５μｍ、チャネル長が５μｍ、チャネル幅が５００μｍである。また、図１〜３に示す薄膜トランジスタアレイは、ドレイン電極２６をソース配線領域２８Ａのほぼ中心線に沿った直線状としている。なお、図の縮尺は実際のものとは異なる。【００７２】
まず、基板１０としてポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポン製）を用意した。次に、ＰＥＮ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。【００７３】
次に、ゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリイミド（三菱ガス化学製ネオプリム）をスリットダイコータ法により塗布して、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。【００７４】
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７兼ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。【００７５】
次に、離間して形成したソース配線２８兼ソース電極２７及びドレイン電極２６の間に、半導体材料としてＬｉｓｉｃｏｎ  ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法によりストライプ状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。
【実施例２】
【００７６】
本実施例２では、図１０及び１１に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。本実施例２の薄膜トランジスタアレイは１画素が５００μｍ角、配線幅が２５μｍ、チャネル長が５μｍ、チャネル幅が５００μｍである。また、図１０及び１１に示す薄膜トランジスタアレイは、ドレイン電極２６をソース配線領域２８Ａのほぼ中心線に沿った直線状としている。なお、図の縮尺は実際のものとは異なる。【００７７】
まず、基板１０としてポリエーテルスルホン（ＰＥＳ）を用いた。次に、ＰＥＳ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１兼ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２
４を形成した。【００７８】
次に、ゲート電極２１兼ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリイミド（三菱ガス化学製ネオプリム）をスリットダイコータ法により塗布、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。【００７９】
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７、ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。【００８０】
次に、離間して形成したソース電極２７及びドレイン電極２６の間に半導体材料としてＬｉｓｉｃｏｎ  ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法により矩形状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。
【実施例３】
【００８１】
本実施例３では、図１６及び１７に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。図１６は、本実施例の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図１７（ａ）は、図１６に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図であり、図１７（ｂ）は、図１６に示す薄膜トランジスタアレイの１画素分を示す概略模式図であり、図１７（ｃ）は、図１７（ｂ）に示すｉ−ｊ間の概略断面模式図である。本実施例３の薄膜トランジスタアレイは１画素が５００μｍ角、ゲート配線２２及びキャパシタ配線２４の幅が２５μｍ、ソース配線２８の幅が３５μｍ、チャネル長が５μｍ、チャネル幅が１３５μｍである。また、図１６及び１７に示す薄膜トランジスタアレイは、ドレイン電極２６をくし型に形成している。なお、図の縮尺は実際のものとは異なる。【００８２】
まず、基板１０としてＰＥＮフィルム（帝人デュポン製）を用意した。次に、ＰＥＮ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。【００８３】
次に、ゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリビニルフェノール（Ａｌｄｒｉｃｈ製）をスリットダイコータ法により厚さ１μｍで塗布して、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。【００８４】
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７兼ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。【００８５】
次に、離間して形成したソース電極２７及びドレイン電極２６の間に、半導体材料としてＬｉｓｉｃｏｎ  ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法によりストライプ状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。
【実施例４】
【００８６】
本実施例４では、図１８及び１９に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。図１８は、本実施例の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図１９（ａ）は、図１８に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図であり、図１９（ｂ）は、図１８に示す薄膜トランジスタアレイの１画素分を示す概略模式図であり、図１９（ｃ）は、図１９（ｂ）に示すｋ−ｌ間の概略断面模式図である。本実施例４の薄膜トランジスタアレイは１画素が５００μｍ角、ソース配線２８及びキャパシタ配線２４の幅が２５μｍ、ゲート配線２２の幅が３５μｍ、チャネル長が５μｍ、チャネル幅が１３５μｍである。また、図１８及び１９に示す薄膜トランジスタアレイは、ドレイン電極２６をくし型に形成している。なお、図の縮尺は実際のものとは異なる。【００８７】
まず、基板１０としてポリエーテルスルホン（ＰＥＳ）を用いた。次に、ＰＥＳ基板１０上にＥＢ蒸着法により、Ａｌ（アルミニウム）を５０ｎｍの厚さに成膜し、次に、フォトリソグラフィ法、エッチング法により、ゲート電極２１兼ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。【００８８】
次に、ターゲットとしてＳｉＮ焼結体を用いて、ＲＦマグネトロンスパッタリング法（雰囲気：Ａｒ、４０ＳＣＣＭ、酸素：０．２ＣＣＭ）により、３５０ｎｍの厚さのゲート絶縁層１１を形成した。【００８９】
次に、ゲート絶縁層１１上にＩＴＯ膜をＤＣマグネトロンスパッタリング法で５０ｎｍの厚さに成膜し、次に、フォトリソグラフィ法、エッチング法により、ソース電極２７、ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。【００９０】
次に、離間して形成したドレイン電極２６及びソース配線２８の間に、ＩｎＧａＺｎＯ４のターゲットを用いて、アモルファスＩｎ−Ｇａ−Ｚｎ−ＯをＲＦスパッタリング法で１５ｎｍの厚さに成膜し、次に、フォトリソグラフィ法、エッチング法により、ストライプパターンの半導体層１２を形成した。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。
【実施例５】
【００９１】
本実施例５では、図６及び７に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。本実施例５の薄膜トランジスタアレイの設計は、実施例１と同様であるが、ソース配線２８を覆うようにストライプ状絶縁膜１３を設けた。なお、図の縮尺は実際のものとは異なる。【００９２】
まず、基板１０としてＰＥＮフィルム（帝人デュポン製）を用意した。次に、ＰＥＮ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。【００９３】
次に、ゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリビニルフェノール（Ａｌｄｒｉｃｈ製）をスリットダイコータ法により厚さ１μｍで塗布して、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。【００９４】
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７兼ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。【００９５】
次に、離間して形成したソース電極２７及びドレイン電極２６の間に半導体材料としてＬｉｓｉｃｏｎ  ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法によりストライプ状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。【００９６】
次に、半導体層１２及びソース配線２８を覆うように、絶縁材料としてサイトップ（旭硝子製）を、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法によりストライプ状に絶縁膜を印刷して、１００℃で９０分乾燥させてストライプ状絶縁膜１３とした。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。なお、対向電極との間に電気泳動媒体を挟んで駆動した結果、開口率が高く、コントラストが良い表示を得ることができた。
【実施例６】
【００９７】
本実施例６では、図２０及び２１に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。図２０は、本実施例の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図２１（ａ）は、図２０に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図であり、図２１（ｂ）は、図２０に示す薄膜トランジスタアレイの１画素分を示す概略模式図であり、図２１（ｃ）は、図２１（ｂ）に示すｍ−ｎ間の概略断面模式図である。本実施例６の薄膜トランジスタアレイの設計は、実施例１と同様であるが、ソース配線２８及びドレイン配線２２を覆うように格子状絶縁膜１４を設けた。なお、図の縮尺は実際のものとは異なる。【００９８】
まず、基板１０としてＰＥＮフィルム（帝人デュポン製）を用いた。次に、ＰＥＮ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。【００９９】
次に、ゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリビニルフェノール（Ａｌｄｒｉｃｈ製）をスリットダイコータ法により厚さ１μｍで塗布して、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。【０１００】
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７兼ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。【０１０１】
次に、離間して形成したソース配線２８兼ソース電極２７及びドレイン電極２６の間に半導体材料としてＬｉｓｉｃｏｎ  ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法によりストライプ状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。【０１０２】
次に、半導体層１２を覆うように、サイトップ（旭硝子製）を用いて、スクリーン印刷法により印刷して、１００℃で９０分乾燥させて格子状絶縁膜１４とした。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。なお、対向電極との間に電気泳動媒体を挟んで駆動した結果、開口率が高く、コントラストが良い表示を得ることが出来た。
【実施例７】
【０１０３】
本実施例７では、図２２及び２３に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。図２２は、本実施例の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図２３（ａ）は、図２２に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図であり、図２３（ｂ）は、図２２に示す薄膜トランジスタアレイの１画素分を示す概略模式図であり、図２３（ｃ）は、図２３（ｂ）に示すｏ−ｐ間の概略断面模式図である。本実施例７の薄膜トランジスタアレイは１画素が５００μｍ角、配線幅が２５μｍ、チャネル長が５μｍ、チャネル幅が３００μｍである。また、図２２及び２３に示す薄膜トランジスタアレイは、ドレイン電極２６をソース配線領域２８Ａのほぼ中心線を間隙として、ソース電極２７と向かい合う形状としている。なお、図の縮尺は実際のものとは異なる。【０１０４】
まず、基板１０としてポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポン製）を用意した。次に、ＰＥＮ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。【０１０５】
次に、ゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリイミド（三菱ガス化学製ネオプリム）をスリットダイコータ法により塗布して、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。【０１０６】
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７兼ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。【０１０７】
次に、離間して形成したソース配線２８兼ソース電極２７及びドレイン電極２６の間に、半導体材料としてＬｉｓｉｃｏｎ  ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法によりストライプ状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。
【実施例８】
【０１０８】
本実施例８では、図２４又は２５に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。図２４は、本実施例の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図２５（ａ）は、図２４に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図であり、図２５（ｂ）は、図２４に示す薄膜トランジスタアレイの１画素分を示す概略模式図であり、図２５（ｃ）は、図２５（ｂ）に示すｑ−ｒ間の概略断面模式図である。本実施例８の薄膜トランジスタアレイは１画素が５００μｍ、配線幅が２５μｍ、チャネル長が５μｍ、チャネル幅が３００μｍである。また、図２４又は２５に示す薄膜トランジスタアレイは、ゲート配線２８の領域のほぼ中心線を間隙として、ドレイン電極２６をソース電極２７と向かい合う形状としている。なお、図の縮尺は実際のものとは異なる。【０１０９】
まず、基板１０としてポリエーテルスルホン（ＰＥＳ）を用いた。次に、ＰＥＳ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１兼ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。【０１１０】
次に、ゲート電極２１兼ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリイミド（三菱ガス化学製ネオプリム）をスリットダイコータ法により塗布、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。【０１１１】
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７、ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。【０１１２】
次に、離間して形成したソース電極２７及びドレイン電極２６の間に半導体材料としてＬｉｓｉｃｏｎ  ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法により矩形状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。この結果、開口率が７５％の薄膜トランジスタアレイを作製することができた。【０１１３】
（比較例１）
本比較例１では、図２６及び２７に示す、ボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を示す。図２６は、本実施例の形態に係る薄膜トランジスタアレイを示す概略模式図であり、図２７（ａ）は、図２６に示す薄膜トランジスタアレイの１画素分の製造工程途中を示す概略模式図であり、図２７（ｂ）は、図２６に示す薄膜トランジスタアレイの１画素分を示す概略模式図であり、図２７（ｃ）は、図２７（ｂ）に示すｓ−ｔ間の概略断面模式図である。比較例１の薄膜トランジスタアレイは１画素が５００μｍ角、配線幅が２５μｍ、チャネル長が５μｍ、チャネル幅が５００μｍであり、ソース電極２７・ドレイン電極２６はソース配線２８の外に形成する。なお、図の縮尺は実際のものとは異なる。【０１１４】
まず、基板１０としてポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポン製）を用意した。次に、ＰＥＮ基板１０上に反転オフセット印刷法によりナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を印刷して、１８０℃で１時間ベークさせてゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４を形成した。【０１１５】
次に、ゲート電極２１、ゲート配線２２、キャパシタ電極２３及びキャパシタ配線２４の全面を覆うように、ポリイミド（三菱ガス化学製ネオプリム）をスリットダイコータ法により塗布して、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。【０１１６】
次に、ゲート絶縁膜１１上にナノ銀インキ（住友電工製ナノ銀：Ａｌｄｒｉｃｈ製ポリエチレングリコール＃２００＝８：１（重量比））を用いて、反転オフセット印刷法により印刷して、１８０℃で１時間乾燥させてソース電極２７、ソース配線２８、ドレイン電極２６及び画素電極２５を形成した。【０１１７】
次に、離間して形成したソース電極２７及びドレイン電極２６の間に半導体材料としてＬｉｓｉｃｏｎ  ＳＰ２００（Ｍｅｒｃｋ製）をテトラリン（関東化学製）で１．０重量％になるように溶解させた溶液を用いた。また、フレキソ版として感光性樹脂凸版を用い、１５０線のアニロックスロールを用いてフレキソ印刷法によりストライプ状に半導体材料を印刷して、１００℃で６０分乾燥させて半導体層１２を形成した。【０１１８】
次に、半導体層１２を覆うように格子状絶縁材料１４としてサイトップ（旭硝子製）を用いて、スクリーン印刷法により印刷して、１００℃で９０分乾燥させて格子状絶縁膜１４とした。この結果、開口率は６４％となり、実施例１〜６と比較して小さい値となった。なお、対向電極との間に電気泳動媒体を挟んで駆動した結果、開口率が低いために実施例６と比較してコントラストが悪かった。
【符号の説明】
【０１１９】
１０…基板、１１…ゲート絶縁膜、１２…半導体層、１３…ストライプ状絶縁膜、１４…格子状絶縁膜、１５…層間絶縁膜、２１…ゲート電極、２２…ゲート配線、２３…キャパシタ電極、２４…キャパシタ配線、２５…画素電極、２５Ａ…接続電極、２６…ドレイン電極、２７…ソース電極、２８…ソース配線、２８Ａ…ソース配線領域、２８Ｂ…ソース配線中のソース電極相当領域、２９…上部画素電極、Ｓ１…一画素分の領域、Ｓ２…薄膜トランジスタ領域、Ｓ３…画素電極領域、３０…表示媒体、３１…対向電極
【図１】
2010107027.tif 000003
【図２】
2010107027.tif 000004
【図３】
2010107027.tif 000005
【図４】
2010107027.tif 000006
【図５】
2010107027.tif 000007
【図６】
2010107027.tif 000008
【図７】
2010107027.tif 000009
【図８】
2010107027.tif 000010
【図９】
2010107027.tif 000011
【図１０】
2010107027.tif 000012
【図１１】
2010107027.tif 000013
【図１２】
2010107027.tif 000014
【図１３】
2010107027.tif 000015
【図１４】
2010107027.tif 000016
【図１５】
2010107027.tif 000017
【図１６】
2010107027.tif 000018
【図１７】
2010107027.tif 000019
【図１８】
2010107027.tif 000020
【図１９】
2010107027.tif 000021
【図２０】
2010107027.tif 000022
【図２１】
2010107027.tif 000023
【図２２】
2010107027.tif 000024
【図２３】
2010107027.tif 000025
【図２４】
2010107027.tif 000026
【図２５】
2010107027.tif 000027
【図２６】
2010107027.tif 000028
【図２７】
2010107027.tif 000029
【図２８】
2010107027.tif 000030
【図２９】
2010107027.tif 000031
【手続補正書】
【提出日】平成22年10月5日(2010.10.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極及び画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体層とを有する薄膜トランジスタをマトリクス状に配置し、前記ゲート電極をゲート配線に、前記ソース電極をソース配線にそれぞれ接続した薄膜トランジスタアレイであって、
前記薄膜トランジスタは、前記ソース配線、若しくは前記ゲート配線の領域内に形成され、前記ソース配線及び前記半導体層を覆うようにストライプ状絶縁膜を有していることを特徴とする薄膜トランジスタアレイ。
【請求項２】
前記ソース配線はその一部に切り欠き部を有し、前記切り欠き部に前記ドレイン電極が形成され、ソース配線がソース電極を兼ねていることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項３】
前記ドレイン電極が、ソース配線の切り欠きに入り込むくし型に形成されていることを特徴とする請求項２に記載の薄膜トランジスタアレイ。
【請求項４】
前記ドレイン電極が前記ソース配線領域のほぼ中心線に沿った直線状であり、前記ソース配線が前記ソース電極を兼ねて形成され、前記ソース電極が前記ドレイン電極をほぼ囲む形状であることを特徴とする請求項２に記載の薄膜トランジスタアレイ。
【請求項５】
前記ソース配線の切り欠きが長方形であり、該ソース配線領域のほぼ中央線を間隙として、ソース配線の切り欠きを除いた部分と向かい合う形状であることを特徴とする請求項２に記載の薄膜トランジスタアレイ。
【請求項６】
前記半導体層が前記ソース配線領域のほぼ中心線に沿った直線状であることを特徴とする請求項１乃至５のいずれかに記載の薄膜トランジスタアレイ。
【請求項７】
前記半導体層が複数の画素に連続したストライプ形状であることを特徴とする請求項６に記載の薄膜トランジスタアレイ。
【請求項８】
基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極及び画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体層とを有する薄膜トランジスタをマトリクス状に配置し、前記ゲート電極をゲート配線に、前記ソース電極をソース配線にそれぞれ接続した薄膜トランジスタアレイであって、
前記薄膜トランジスタは、前記ソース配線、若しくは前記ゲート配線の領域内に形成され、前記ソース配線、前記ゲート配線及び前記半導体層を覆うように、格子状絶縁膜を有していることを特徴とする薄膜トランジスタアレイ。
【請求項９】
前記ソース配線はその一部に切り欠き部を有し、前記切り欠き部に前記ドレイン電極が形成され、ソース配線がソース電極を兼ねていることを特徴とする請求項８に記載の薄膜トランジスタアレイ。
【請求項１０】
前記ドレイン電極が、ソース配線の切り欠きに入り込むくし型に形成されていることを特徴とする請求項９に記載の薄膜トランジスタアレイ。
【請求項１１】
前記ドレイン電極が前記ソース配線領域のほぼ中心線に沿った直線状であり、前記ソース配線が前記ソース電極を兼ねて形成され、前記ソース電極が前記ドレイン電極をほぼ囲む形状であることを特徴とする請求項９に記載の薄膜トランジスタアレイ。
【請求項１２】
前記ソース配線の切り欠きが長方形であり、該ソース配線領域のほぼ中央線を間隙として、ソース配線の切り欠きを除いた部分と向かい合う形状であることを特徴とする請求項９に記載の薄膜トランジスタアレイ。
【請求項１３】
前記半導体層が前記ソース配線領域のほぼ中心線に沿った直線状であることを特徴とする請求項８乃至１２のいずれかに記載の薄膜トランジスタアレイ。
【請求項１４】
前記半導体層が複数の画素に連続したストライプ形状であることを特徴とする請求項１３に記載の薄膜トランジスタアレイ。
【請求項１５】
前記ドレイン電極が前記ゲート配線の領域のほぼ中心線に沿った直線状であり、前記ゲート配線が前記ゲート電極を兼ねて形成され、前記ソース電極が前記ドレイン電極をほぼ囲む形状であることを特徴とする請求項８に記載の薄膜トランジスタアレイ。
【請求項１６】
前記ドレイン電極が前記ゲート配線の領域のほぼ中心線を間隙として、ソース電極と向かい合う形状であることを特徴とする請求項８に記載の薄膜トランジスタアレイ。
【請求項１７】
前記半導体層が前記ゲート配線の領域のほぼ中心線に沿った直線状であることを特徴とする請求項８または１５または１６に記載の薄膜トランジスタアレイ。
【請求項１８】
前記半導体層が有機半導体若しくは酸化物半導体であることを特徴とする請求項１乃至１７のいずれかに記載の薄膜トランジスタアレイ。
【請求項１９】
前記ゲート電極と同じ層にキャパシタ電極を有することを特徴とする請求項１乃至１８のいずれかに記載の薄膜トランジスタアレイ。
【請求項２０】
請求項１乃至１９のいずれかに記載の薄膜トランジスタアレイを用いたことを特徴とする画像表示装置。
【手続補正書】
【提出日】平成23年1月20日(2011.1.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極及び画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体層とを有する薄膜トランジスタをマトリクス状に配置し、前記ゲート電極をゲート配線に、前記ソース電極をソース配線にそれぞれ接続した薄膜トランジスタアレイであって、
前記薄膜トランジスタは、前記ソース配線の領域内に形成され、前記ソース配線及び前記半導体層を覆うようにストライプ状絶縁膜を有していることを特徴とする薄膜トランジスタアレイ。
【請求項２】
前記ソース配線はその一部に切り欠き部を有し、前記切り欠き部に前記ドレイン電極が形成され、ソース配線がソース電極を兼ねていることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
【請求項３】
前記ドレイン電極が、ソース配線の切り欠きに入り込むくし型に形成されていることを特徴とする請求項２に記載の薄膜トランジスタアレイ。
【請求項４】
前記ドレイン電極が前記ソース配線領域のほぼ中心線に沿った直線状であり、前記ソース配線が前記ソース電極を兼ねて形成され、前記ソース電極が前記ドレイン電極をほぼ囲む形状であることを特徴とする請求項２に記載の薄膜トランジスタアレイ。
【請求項５】
前記ソース配線の切り欠きが長方形であり、該ソース配線領域のほぼ中央線を間隙として、前記ドレイン電極が前記ソース配線の切り欠きを除いた部分と向かい合う形状であることを特徴とする請求項２に記載の薄膜トランジスタアレイ。
【請求項６】
前記半導体層が前記ソース配線領域のほぼ中心線に沿った直線状であることを特徴とする請求項１乃至５のいずれかに記載の薄膜トランジスタアレイ。
【請求項７】
前記半導体層が前記ソース配線と平行であり、かつ複数の画素に連続したストライプ形状であることを特徴とする請求項６に記載の薄膜トランジスタアレイ。
【請求項８】
前記半導体層が有機半導体若しくは酸化物半導体であることを特徴とする請求項１乃至７のいずれかに記載の薄膜トランジスタアレイ。
【請求項９】
前記ゲート電極と同じ層にキャパシタ電極を有することを特徴とする請求項１乃至８のいずれかに記載の薄膜トランジスタアレイ。
【請求項１０】
請求項１乃至９のいずれかに記載の薄膜トランジスタアレイを用いたことを特徴とする画像表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明の請求項１に係る発明は、基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極及び画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体層とを有する薄膜トランジスタをマトリクス状に配置し、前記ゲート電極をゲート配線に、前記ソース電極をソース配線にそれぞれ接続した薄膜トランジスタアレイであって、
前記薄膜トランジスタは、前記ソース配線の領域内に形成され、前記ソース配線及び前記半導体層を覆うようにストライプ状絶縁膜を有していることを特徴とする薄膜トランジスタアレイとしたものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の請求項５に係る発明は、前記ソース配線の切り欠きが長方形であり、該ソース配線領域のほぼ中央線を間隙として、前記ドレイン電極が前記ソース配線の切り欠きを除いた部分と向かい合う形状であることを特徴とする請求項２に記載の薄膜トランジスタアレイとしたものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明の請求項６に係る発明は、前記半導体層が前記ソース配線領域のほぼ中心線に沿った直線状であることを特徴とする請求項１乃至５のいずれかに記載の薄膜トランジスタアレイとしたものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明の請求項７に係る発明は、前記半導体層が前記ソース配線と平行であり、かつ複数の画素に連続したストライプ形状であることを特徴とする請求項６に記載の薄膜トランジスタアレイとしたものである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明の請求項８に係る発明は、前記半導体層が有機半導体若しくは酸化物半導体であることを特徴とする請求項１乃至７のいずれかに記載の薄膜トランジスタアレイとしたものである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本発明の請求項９に係る発明は、前記ゲート電極と同じ層にキャパシタ電極を有することを特徴とする請求項１乃至８のいずれかに記載の薄膜トランジスタアレイとしたものである。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本発明の請求項１０に係る発明は、請求項１乃至９のいずれかに記載の薄膜トランジスタアレイを用いたことを特徴とする画像表示装置としたものである。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】削除
【補正の内容】
【国際調査報告】
2010107027.tif 000032
2010107027.tif 000033
2010107027.tif 000034
2010107027.tif 000035
2010107027.tif 000036
2010107027.tif 000037
2010107027.tif 000038
2010107027.tif 000039