(57)【要約】抵抗変化動作の安定性を向上し、かつ、製造直後の初期状態の抵抗変化素子を最初に低抵抗化させるために必要な電流を低減することができる抵抗変化素子を提供する。第１の電極（１０１）と、その上に形成されたメモリセルホール（１５０）と、メモリセルホール（１５０）の底部を覆い、かつ、第１の電極（１０１）の上面を覆うように形成された第１の抵抗変化層（２０１）と、第１の抵抗変化層（２０１）を覆うように形成された第２の抵抗変化層（２０２）と、メモリセルホール（１５０）の上に形成された第２の電極（１０２）とで構成され、第１の抵抗変化層（２０１）のメモリセルホール（１５０）の底での膜厚が、メモリセルホール（１５０）の周辺部に向かって連続的に減少し、メモリセルホール（１５０）の周辺部付近で極小値となる。また、第１の抵抗変化層（２０１）中の酸素濃度が第２の抵抗変化層（２０２）中の酸素濃度より高い。
2010119677.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１の電極と、
前記基板上に形成された層間絶縁層と、
前記層間絶縁層を貫通するように形成されたメモリセルホール内で、かつ、前記第１の電極上に形成された第１の抵抗変化層と、
前記第１の抵抗変化層を覆うように前記メモリセルホール内に形成された第２の抵抗変化層と、
前記メモリセルホールの上部を少なくとも覆い、かつ、少なくとも前記第２の抵抗変化層に電気的に接続された第２の電極と、を含み、
前記第１の電極と前記第２の電極との間に所定の電圧または電流を印加することにより、前記第１の電極と前記第２の電極との間の電気抵抗値が変化する抵抗変化素子であって、
前記第１の抵抗変化層の、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となり、
かつ、前記第１の抵抗変化層中の酸素濃度が前記第２の抵抗変化層中の酸素濃度より高い、
抵抗変化素子。
【請求項２】
前記層間絶縁層は、前記第１の電極の上に形成され、
前記メモリセルホールは、前記層間絶縁層を貫通し、かつ、前記第１の電極の上面に達するように形成されている
請求項１に記載の抵抗変化素子。
【請求項３】
さらに、前記基板上に形成された第１の配線を含み、  前記メモリセルホールは、前記層間絶縁層を貫通し、かつ、前記第１の配線の上面に達するように形成され、
前記第１の電極は、少なくとも前記メモリセルホール内の底部で、かつ、前記第１の配線上に形成されている、
請求項１に記載の抵抗変化素子。
【請求項４】
当該抵抗変化素子の製造直後における未動作時の抵抗値が、抵抗変化動作時における高抵抗状態での抵抗値より高い、
請求項１から請求項３のいずれかに記載の抵抗変化素子。
【請求項５】
前記第２の抵抗変化層を覆うように前記メモリセルホール内に形成された埋め込み導電層をさらに備え、
前記第２の電極は、少なくとも前記埋め込み導電層および前記第２の抵抗変化層に電気的に接続されている、
請求項１から請求項４のいずれかに記載の抵抗変化素子。
【請求項６】
前記第１の電極の下面が、前記第１の電極の下方に形成された配線の上面に接続されている、
請求項１または２に記載の抵抗変化素子。
【請求項７】
前記第２の電極の上面が、前記第２の電極の上方に形成された配線の下面に接続されている、
請求項１から請求項６のいずれかに記載の抵抗変化素子。
【請求項８】
前記第１の電極が、白金、パラジウム、イリジウムのいずれか、もしくはその混合物で構成される、
請求項１から請求項７のいずれかに記載の抵抗変化素子。
【請求項９】
前記第２の電極が、銅、チタン、タングステン、タンタル、窒化チタン、窒化タングステン、あるいは窒化タンタルから選ばれる少なくとも１種を含む、
請求項１から請求項８のいずれかに記載の抵抗変化素子。
【請求項１０】
前記第１の抵抗変化層および前記第２の抵抗変化層が酸素不足型の遷移金属酸化物で構成され
前記酸素不足型の遷移金属酸化物は、タンタルまたはハフニウムまたはジルコニウムの酸化物で構成される、
請求項１から請求項９のいずれかに記載の抵抗変化素子。
【請求項１１】
基板上に第１の電極を形成する工程と、
前記基板および前記第１の電極上に層間絶縁層を堆積する工程と、
前記層間絶縁層にメモリセルホールを形成し、前記第1の電極の上面を前記メモリセルホールの底面に開口させる工程と、
前記メモリセルホール内の底部および側壁上、および前記層間絶縁層上に、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となる第１の抵抗変化層を堆積する工程と、
前記第１の抵抗変化層上に前記第２の抵抗変化層を堆積する工程と、
前記層間絶縁層上に堆積された前記第１の抵抗変化層および前記第２の抵抗変化層を化学機械研磨法により除去し、前記メモリセルホール内に前記第１および第２の抵抗変化層を形成する工程と、
前記化学機械研磨法による処理の後に、前記メモリセルホール上および前記層間絶縁層上に第２の電極を形成する工程と、を含む、
抵抗変化素子の製造方法。
【請求項１２】
基板上に第１の配線を形成する工程と、
前記基板および前記第１の配線上に層間絶縁層を堆積する工程と、
前記層間絶縁層にメモリセルホールを形成し、前記第1の配線の上面を前記メモリセルホールの底面に開口させる工程と、
前記メモリセルホールの底部で、かつ、前記第１の配線の上面に前記第１の電極を形成する工程と、
前記メモリセルホールの底部で、かつ、前記第１の電極の上、および前記メモリセルホールの側壁上および前記層間絶縁層上に、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となる第１の抵抗変化層を堆積する工程と、
前記第１の抵抗変化層上に前記第２の抵抗変化層を堆積する工程と、
前記層間絶縁層上に堆積された前記第１の抵抗変化層および前記第２の抵抗変化層を化学機械研磨法により除去し、前記メモリセルホール内に前記第１および第２の抵抗変化層を形成する工程と、
前記化学機械研磨法による処理の後に、前記メモリセルホール上および前記層間絶縁層上に第２の電極を形成する工程と、を含む、
抵抗変化素子の製造方法。
【請求項１３】
前記第１の電極はめっき法を用いて形成する
請求項１２に記載の抵抗変化素子の製造方法。
【請求項１４】
さらに、前記第１の抵抗変化層上に前記第２の抵抗変化層を堆積する工程の後に、前記第２の抵抗変化層上に埋め込み導電膜を形成する工程を含み、
前記化学機械研磨法による除去工程では、前記層間絶縁層上に堆積された前記第１の抵抗変化層および前記第２の抵抗変化層に加えて、前記埋め込み導電膜を化学機械研磨法により除去し、前記メモリセルホール内に前記第１および前記第２の抵抗変化層および前記埋め込み導電膜を形成する、
請求項１１から請求項１３のいずれかに記載の抵抗変化素子の製造方法。
【請求項１５】
前記メモリセルホールを形成する工程は、
前記層間絶縁層に最表面での開口寸法がａ、高さがｂのメモリセルホールを形成する工程を含み、
前記第１の抵抗変化層を形成する工程は、
前記第１の抵抗変化層を堆積させる方法として堆積分子の進行方向の指向性が高いスパッタ法を用い、前記堆積分子の進行方向に対して、前記基板表面が垂直方向になる状態から、前記基板を０°より大きく、かつ、ａｒｃｔａｎ（ａ／２ｂ）以下の角度傾け、かつ、前記基板を自転させながら、前記メモリセルホール内および前記層間絶縁層上に、前記第１の抵抗変化層の材料を堆積させる工程を含む、
請求項１１から請求項１４のいずれかに記載の抵抗変化素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、安定に保持する抵抗値が電圧パルスの印加により変化する抵抗変化素子に関し、特に、製造直後の未動作状態の素子を抵抗変化動作可能な状態にするために必要な初期ブレーク動作（通常の抵抗変化動作時の印加電圧より高い電圧を印加することによって低抵抗化させる動作）のために必要な電流を低減することができる抵抗変化素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴い、携帯型情報機器および情報家電などの電子機器が、よりいっそう高機能化している。そのため、不揮発性記憶装置の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、および長寿命化の要求が高まっている。【０００３】
こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化が進められている。【０００４】
他方、電圧パルスの印加により、安定に保持する抵抗値が変化する抵抗変化素子を記憶部に用いた不揮発性半導体記憶素子（抵抗変化型メモリ）の場合、メモリセルが単純な構造で構成することができるため、さらなる微細化、高速化、および低消費電力化が期待されている。【０００５】
微細化および高集積化に適した抵抗変化素子の構造の例が特許文献１に示されている。この特許文献１では、下部電極上に形成されたビアホール内に抵抗変化層および上部電極を埋め込む構造となっている。さらに、上部電極を抵抗変化層に向かって凸型にしている。このような構造とすることによって、抵抗変化素子の動作不良を改善することが出来るとしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４１６６８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
抵抗変化素子は、抵抗変化層を第１の電極と第２の電極で挟んだ構造であり、その抵抗変化は、抵抗変化材料によっては、第１の電極と第２の電極間に印加する極性の異なる電圧によって、第１の電極と抵抗変化層の界面、もしくは、第２の電極と抵抗変化層との界面近傍の抵抗変化層の抵抗が変化することで起こることが知られている。ここで抵抗変化材料は、酸素不足型の遷移金属酸化物が多く用いられる。酸素不足型とは、遷移金属酸化物において、多くは絶縁性を示す、化学量論的組成よりも酸素含有率が小さい遷移金属酸化物のことを指し、半導体あるいは導体的な特性を示す。【０００８】
抵抗変化素子の抵抗変化を安定的に行うためには、抵抗変化層で抵抗変化が起こる領域を、第１の電極と抵抗変化層の界面近傍、もしくは、第２の電極と抵抗変化層の界面近傍、のどちらか一方に限定することが必要である。このための方法として、製造の過程で、抵抗変化させたい電極側界面近傍の抵抗変化層の酸素含有率を、他方の電極側界面近傍の抵抗変化層の酸素含有率より高く形成する方法がある。このような構成とすることにより、酸素含有率の高い側の電極側界面近傍で優先的に抵抗変化が生じることとなるが、酸素含有率の高い側の電極側界面近傍の製造直後の抵抗値が、通常の抵抗変化動作時の高抵抗状態のときの抵抗値よりも高い抵抗になるようにすることで酸素含有率の高い側の電極側界面近傍での抵抗変化動作をより確実にすることが出来る。この方法で作製された抵抗変化素子の製造直後の初期抵抗値は、通常の抵抗変化動作時の高抵抗状態よりも高い値となるため、抵抗変化素子として用いる際、最初に通常の抵抗変化時より高い電圧を印加して抵抗変化素子の抵抗値を低抵抗化させる必要がある。【０００９】
しかし、特許文献１に示された素子構造では、抵抗変化層の抵抗は上部電極界面および下部電極界面の近傍で同じであり、どちらの電極界面近傍で抵抗変化が発生するかは不明であるため、動作の安定性に問題が生じる。つまり、上部電極に正の電圧を印加した場合、低抵抗化する場合と高抵抗化する場合が起こる。さらに、この構造で初期抵抗を通常の抵抗変化動作時の高抵抗状態よりも高抵抗にするためには、素子製造時に抵抗変化層自体の抵抗を高くしておく必要がある。この場合、製造後の未動作状態の素子を抵抗変化動作可能な状態にするために必要な初期ブレーク動作（通常の抵抗変化動作時の印加電圧より高い電圧を印加することによって低抵抗化させる動作）のために必要な電圧が高くなる。また、通常抵抗変化層を均一に形成した場合、抵抗変化層を形成しているビアホールの底面全体に電流が流れるが、上述したように低抵抗化させるために必要な電圧が高くなると、これに伴い、前述の初期ブレークのために必要な電流が大きくなってしまうため、その抵抗変化素子に接続されるトランジスタのサイズを大きくしなければならず、チップに搭載できるメモリの容量が小さくなってしまうという問題があった。【００１０】
本発明は、上述した問題を解決し、抵抗変化動作の安定性を向上し、かつ、初期ブレークに必要な電流を低減することができる構造を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、本発明における抵抗変化素子の一態様は、基板と、前記基板上に形成された第１の電極と、前記基板上に形成された層間絶縁層と、前記層間絶縁層を貫通するように形成されたメモリセルホール内で、かつ、前記第１の電極上に形成された第１の抵抗変化層と、前記第１の抵抗変化層を覆うように前記メモリセルホール内に形成された第２の抵抗変化層と、前記メモリセルホールの上部を少なくとも覆い、かつ、少なくとも前記第２の抵抗変化層に電気的に接続された第２の電極とを含み、前記第１の電極と前記第２の電極との間に所定の電圧または電流を印加することにより、前記第１の電極と前記第２の電極との間の電気抵抗値が変化する抵抗変化素子であって、前記第１の抵抗変化層の、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となり、かつ、前記第１の抵抗変化層中の酸素濃度が前記第２の抵抗変化層中の酸素濃度より高いことを特徴とする。【００１２】
ここで、より具体的な一態様として、前記層間絶縁層は、前記第１の電極の上に形成され、前記メモリセルホールは、前記層間絶縁層を貫通し、かつ、前記第１の電極の上面に達するように形成されてもよい。また、別の具体的な一態様として、さらに、前記基板上に形成された第１の配線を含み、前記メモリセルホールは、前記層間絶縁層を貫通し、かつ、前記第１の配線の上面に達するように形成され、前記第１の電極は、少なくとも前記メモリセルホール内の底部で、かつ、前記第１の配線上に形成されていてもよい。【００１３】
このような構成にすることにより、初期ブレーク電流が、第１の抵抗変化層の膜厚が極小となる領域に集中して流れるため、最初に低抵抗化させるために必要な電流を低減することができるという効果が得られる。【００１４】
さらに、前記第２の抵抗変化層が前記メモリセルホール上面まで埋め込まれる構成とすることにより、前記第２の電極が完全にメモリセルホールを被覆していなくても、前記第２の電極形成以降の作製工程において、前記メモリセルホール中に異物が混入することを防ぐことができるため、素子の微細化ならびに前記メモリセルホール中に異物が残ることによる素子信頼性の低下を防ぐ効果が得られる。【００１５】
なお、「第１の抵抗変化層のメモリセルホール底での膜厚」とは、第１の抵抗変化層のうちメモリセルホールの底面と対向している面での膜厚を意味し、第１の抵抗変化層とメモリセルホールの底面とが接している場合と、接していない場合とを含む。【００１６】
さらに、前記第１の電極を前記第１の電極の下方に形成された配線の上面に直接形成する構造としても良い。このような構成にすることにより、前記第１の電極とトランジスタ回路の配線とを共通化することが可能となり、回路用配線と抵抗変化素子の第１の電極との接続用ビアの削減、マスク枚数の削減、などの作製プロセスの簡略化・低コスト化の効果が得られる。【００１７】
さらに、前記第２の電極の上面に直接配線を形成する構造としても良い。このような構成にすることにより、前記第２の電極とトランジスタ回路の配線とを共通化することが可能となり、回路用配線と抵抗変化素子の第２の電極との接続用ビアの削減、マスク枚数の削減、などの作製プロセスの簡略化・低コスト化の効果が得られる。【００１８】
また、前記メモリセルホール下に配線を配置し、前記第１の電極を、前記メモリセルホール底の前記配線上にのみ形成する構造としても良い。このような構成にすることにより、前記第１の電極の形状加工が不要となるため、微細化が可能となる。【００１９】
さらに、前記メモリセルホール内に埋め込む前記第２の抵抗変化層の膜厚を薄くし、さらにその上に埋め込み層を形成して、前記メモリセルホール内を埋め込む構造としても良い。このような構成にすることにより、最初に低抵抗化させるために必要な電圧を低減することができるという効果が得られる。【００２０】
なお、本発明は、抵抗変化素子として実現できるだけでなく、抵抗変化素子の製造方法として実現することもできる。【００２１】
その一態様に係る製造方法は、基板上に第１の電極を形成する工程と、前記基板および前記第１の電極上に層間絶縁層を堆積する工程と、前記層間絶縁層にメモリセルホールを形成し、前記第1の電極の上面を前記メモリセルホールの底面に開口させる工程と、前記メモリセルホール内の底部および側壁上、および前記層間絶縁層上に、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となる第１の抵抗変化層を堆積する工程と、前記第１の抵抗変化層上に前記第２の抵抗変化層を堆積する工程と、前記層間絶縁層上に堆積された前記第１の抵抗変化層および前記第２の抵抗変化層を化学機械研磨法により除去し、前記メモリセルホール内に前記第１および第２の抵抗変化層を形成する工程と、前記化学機械研磨法による処理の後に、前記メモリセルホール上および前記層間絶縁層上に第２の電極を形成する工程とを含む。【００２２】
また、別の一態様に係る製造方法は、基板上に第１の配線を形成する工程と、前記基板および前記第１の配線上に層間絶縁層を堆積する工程と、前記層間絶縁層にメモリセルホールを形成し、前記第1の配線の上面を前記メモリセルホールの底面に開口させる工程と、前記メモリセルホールの底部で、かつ、前記第１の配線の上面に前記第１の電極を形成する工程と、前記メモリセルホールの底部で、かつ、前記第１の電極の上、および前記メモリセルホールの側壁上および前記層間絶縁層上に、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となる第１の抵抗変化層を堆積する工程と、前記第１の抵抗変化層上に前記第２の抵抗変化層を堆積する工程と、前記層間絶縁層上に堆積された前記第１の抵抗変化層および前記第２の抵抗変化層を化学機械研磨法により除去し、前記メモリセルホール内に前記第１および第２の抵抗変化層を形成する工程と、前記化学機械研磨法による処理の後に、前記メモリセルホール上および前記層間絶縁層上に第２の電極を形成する工程とを含む。
【発明の効果】
【００２３】
本発明の抵抗変化素子は、抵抗変化させたい電極側近傍の抵抗変化層の抵抗を他方の電極側の抵抗より高くし、かつ、抵抗の高い抵抗変化層を膜厚が厚い部分と薄い部分とを意図的に形成することによって、抵抗変化動作を安定して開始させ、かつ、初期ブレークに必要な電流を低減することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】図１は本発明の第１の実施の形態に係る抵抗変化素子の断面構成の一例を示す模式図である。
【図２】図２（ａ）は本発明の第１の実施の形態に係る抵抗変化素子の製造方法において、メモリセルホールを形成するまでの工程を示す上面の模式図、図２（ｂ）は同図の断面を示す模式図である。
【図３】図３（ａ）は本発明の第１の実施の形態に係る抵抗変化素子の製造方法において、第１の抵抗変化層を形成する工程を示す上面からの模式図、図３（ｂ）は同図の断面を示す模式図である。
【図４】図４（ａ）は本発明の第１の実施の形態に係る抵抗変化素子の製造方法において、第２の抵抗変化層および第１の抵抗変化層を形成する工程を示す上面からの模式図、図４（ｂ）は図の断面を示す模式図である。
【図５】図５（ａ）は本発明の第１の実施の形態に係る抵抗変化素子の製造方法において、第２の電極を形成する工程を示す上面からの模式図、図５（ｂ）は同図の断面を示す模式図である。
【図６】図６は本発明の第１の抵抗変化層の成膜方法を説明するための模式図である。
【図７】図７は本発明の第１の抵抗変化層の成膜方法を用いて、メモリセルホール内に第１の抵抗変化層を成膜した時の結果を示す断面ＳＥＭ写真である。
【図８】図８は計算機シミュレーションによって計算した、本発明による抵抗変化素子の未動作時の高抵抗状態における電圧−電流特性を示す図である。
【図９】図９は本発明の第２の実施の形態に係る抵抗変化素子の断面構成の一例を示す模式図である。
【図１０】図１０は本発明の第３の実施の形態に係る抵抗変化素子の断面構成の一例を示す模式図である。
【図１１】図１１は本発明の第４の実施の形態に係る抵抗変化素子の断面構成の一例を示す模式図である。
【図１２】図１２（ａ）は本発明の第４の実施の形態に係る抵抗変化素子の製造方法において、メモリセルホールを形成するまでの工程を示す上面の模式図、図１２（ｂ）は同図の断面を示す模式図である。
【図１３】図１３（ａ）は本発明の第４の実施の形態に係る抵抗変化素子の製造方法において、第１の電極を形成する工程を示す上面の模式図、図１３（ｂ）は同図の断面を示す模式図である。
【図１４】図１４（ａ）は本発明の第４の実施の形態に係る抵抗変化素子の製造方法において、第１の抵抗変化層を形成する工程を示す上面からの模式図、図１４（ｂ）は同図の断面を示す模式図である。
【図１５】図１５は本発明の第５の実施の形態に係る抵抗変化素子の断面構成の一例を示す模式図である。
【図１６】図１６（ａ）は本発明の第５の実施の形態に係る抵抗変化素子の製造方法において、第１の抵抗変化層、第２の抵抗変化層および埋め込み層を形成する工程を示す上面の模式図、図１６（ｂ）は同図の断面を示す模式図である。
【図１７】図１７（ａ）は本発明の第５の実施の形態に係る抵抗変化素子の製造方法において、第１の抵抗変化層、第２の抵抗変化層および埋め込み層を形成する工程を示す上面の模式図、図１７（ｂ）は同図の断面を示す模式図である。
【図１８】図１８（ａ）は本発明の第５の実施の形態に係る抵抗変化素子の製造方法において、第２の電極を形成する工程を示す上面からの模式図、図１８（ｂ）は同図の断面を示す模式図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素については同じ符号を付して説明を省略する場合がある。
【００２６】
本発明において、「基板の上に形成する」とは、一般的な解釈に従って、基板の上に、直接、構造物を形成する場合と、基板の上に他のものを介して形成する場合との双方を意味する。また、「層間絶縁層」とは、不揮発性記憶素子の製造プロセスにおいて１つのプロセスで形成される層間絶縁層と、不揮発性記憶素子の製造プロセスにおいては複数のプロセスでそれぞれ形成された複数の層間絶縁層が１つに合体してなる層間絶縁層との双方を指す。また、「基板の厚み方向から見て」とは、「基板の厚み方向から透視して又は透視しないで見て」という意味である。
【００２７】
（第１の実施の形態）
本発明に係る抵抗変化素子は、基板と、前記基板上に形成された第１の電極と、前記基板上に形成された層間絶縁層と、前記層間絶縁層を貫通するように形成されたメモリセルホール内で、かつ、前記第１の電極上に形成された第１の抵抗変化層と、前記第１の抵抗変化層を覆うように前記メモリセルホール内に形成された第２の抵抗変化層と、前記メモリセルホールの上部を少なくとも覆い、かつ、少なくとも前記第２の抵抗変化層に電気的に接続された第２の電極とを含み、前記第１の電極と前記第２の電極との間に所定の電圧または電流を印加することにより、前記第１の電極と前記第２の電極との間の電気抵抗値が変化する抵抗変化素子であって、前記第１の抵抗変化層の、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となり、かつ、前記第１の抵抗変化層中の酸素濃度が前記第２の抵抗変化層中の酸素濃度より高いことを特徴とする抵抗変化素子である。本発明の第１の実施の形態に係る抵抗変化素子は、そのような抵抗変化素子のうち、前記層間絶縁層が前記第１の電極の上に形成され、前記メモリセルホールが前記層間絶縁層を貫通し、かつ、前記第１の電極の上面に達するように形成されていることを特徴とする抵抗変化素子である。以下、具体的に、本発明の第１の実施の形態に係る抵抗変化素子を説明する。
【００２８】
図１は、本発明の第１の実施の形態に係る抵抗変化素子９１の一例を示す断面図である。
【００２９】
図１に示すように、本実施形態による抵抗変化素子９１は、第１の電極１０１と、この第１の電極１０１を覆うように形成された層間絶縁層３００と、層間絶縁層３００内に形成され、その底面が第１の電極１０１の上面に達するメモリセルホール１５０と、メモリセルホール１５０の少なくとも底面を覆うように埋め込まれ、第１の電極１０１の上面に電気的に接続された第１の抵抗変化層２０１と、第１の抵抗変化層２０１を覆うようにメモリセルホール１５０内に形成された第２の抵抗変化層２０２と、メモリセルホール１５０の上部を覆い、かつ、第２の抵抗変化層２０２と電気的に接続された第２の電極１０２で構成される。さらに、第１の抵抗変化層２０１中の酸素濃度が、第２の抵抗変化層２０２中の酸素濃度より高い構成となっている。なお、抵抗変化素子９１は、基板上に形成されるが、図１には、基板の図示が省略されている（他の実施の形態についても同様）。
【００３０】
さらに、第１の抵抗変化層２０１中の酸素濃度は、本実施形態の抵抗変化素子９１の一度も抵抗変化させていない未動作状態での抵抗値（製造後の初期抵抗値）が、通常の抵抗変化動作時の高抵抗状態での抵抗値よりも大きい値となるような濃度になっている。ここで、「通常の抵抗変化動作」とは、抵抗変化素子を高抵抗状態と低抵抗状態との間で可逆的に遷移させる不揮発性記憶素子としての動作をいう。
【００３１】
また、図１に示すように、第１の抵抗変化層２０１の底面の膜厚を第１の電極１０１の上面に対して垂直方向の厚さとして定義したとき、第１の抵抗変化層２０１の底面の膜厚の分布が、メモリセルホール１５０の中心部からメモリセルホール１５０の周辺部に向かって連続的に減少し、メモリセルホール１５０の周辺部付近で極小点を持つ構成となっている。ここで、「第１の抵抗変化層２０１の底面」とは、第１の抵抗変化層２０１のうち、メモリセルホール１５０の底面に対向する箇所（面）をいう。また、「メモリセルホール１５０の周辺部付近」とは、メモリセルホール１５０の中心軸とメモリセルホール１５０の内側面との間であればいかなる位置でもよいが、好ましくは、中心軸からの距離よりも内側面からの距離が小さくなるような位置である。
【００３２】
具体的には、本実施形態では、第１の抵抗変化層２０１のメモリセルホール１５０の底の中心部での膜厚が１６ｎｍ、極小点での膜厚が１０ｎｍである。なお、これらの膜厚は、一例であり、本発明に係る抵抗変化素子を構成する第１の抵抗変化層２０１のメモリセルホール１５０の底での膜厚は、極小点を有すればよい。ただし、中心部での膜厚は、極小点での膜厚の１．５倍以上であるのが好ましいと考えられる。
【００３３】
ここで、本実施形態による抵抗変化素子９１のように、一度も抵抗変化させていない未動作状態での抵抗値が、通常の抵抗変化動作時の高抵抗状態での抵抗値よりも大きい値であり、その状態から抵抗値を下げることによって抵抗変化動作を実現する抵抗変化素子を、初期ブレーク型素子と定義する。
【００３４】
初期ブレーク型素子では、未動作時の高抵抗状態から抵抗値を下げる際に、通常の抵抗変化動作時より大きな電圧（初期ブレーク電圧）を印加して、ある一定値以上の電流（初期ブレーク電流）を流す必要がある。
【００３５】
第１の抵抗変化層のメモリセルホール底面での膜厚が均一な従来の構造では、初期ブレーク電流はメモリセルホール底面全面を流れるため、非常に大きな初期ブレーク電流を必要としていた。
【００３６】
それに対し、本実施形態では、初期ブレーク電流は第１の抵抗変化層２０１の膜厚が極小となる領域に集中して流れるため、初期ブレーク電流を小さくすることができる。
【００３７】
次に、図２（ａ）および（ｂ）から図５（ａ）および（ｂ）を用いて、本第１の実施の形態に係る抵抗変化素子９１の製造方法を説明する。各図において（ａ）は上面を示す模式図、（ｂ）は各図（ａ）におけるＸ−Ｘ’線の断面を矢印方向に見た断面図である。
【００３８】
まず、基板上（図示せず）にスパッタ法やＣＶＤ法等を用いて導電層を堆積後、露光プロセスを用いてマスキングしてエッチングすることにより、第１の電極１０１を形成する。この第１の電極１０１には、第１の抵抗変化層２０１の機能を十分に引き出し、即ち抵抗変化させ易い電極として、貴金属材料、例えば白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、もしくはこれらの混合物を用いるのが望ましい。これらの電極材料の標準電極電位は、抵抗変化材料を構成する遷移金属の標準電極電位より高いため酸化されにくく、これらの電極に正の電圧を印加した時、抵抗変化層中の酸素イオンがこれらの電極と抵抗変化層との界面近傍に高濃度酸素層となって偏在し、抵抗変化素子９１を高抵抗化させる。逆に負の電圧を印加した場合、界面近傍に偏在した酸素イオンは、母体の抵抗変化層全体に拡散するため、抵抗変化素子９１は低抵抗化する。上記のようなメカニズムが想定され、上記貴金属材料を抵抗変化させたい側に配置することで、安定した抵抗変化動作が得られる。もちろん、電極材料は抵抗変化材料を構成する遷移金属の標準電極電位より高い材料であれば、上記材料に限られることはない。
【００３９】
本実施形態ではイリジウム（Ｉｒ）を用いた。また、第１の電極１０１の寸法は、１．０μｍ×１．０μｍ、膜厚は５０ｎｍとした。
【００４０】
また、図には示していないが、本実施形態の抵抗変化素子９１を集積回路の記憶素子として用いる場合は、基板として、あらかじめトランジスタ回路などを形成した基板を用い、そのトランジスタ回路との電気的接続のためのビアホールと第１の電極１０１とが接続される。これについては後述する第３および第５の実施形態の説明においても同様である。
【００４１】
次に、例えばＣＶＤ法を用いてＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）−ＳｉＯで構成される層間絶縁層３００を厚さ８００ｎｍ堆積し、例えば化学機械研磨（ＣＭＰ）法で、第１の電極１０１上の層間絶縁層の膜厚が３００ｎｍになるように研磨を行うことでその表面をおおよそ平坦にする。
【００４２】
なお、この層間絶縁層３００には、ＴＥＯＳ−ＳｉＯ以外にも、シリコン窒化（ＳｉＮ）膜、低誘電率材料であるシリコン炭窒化膜（ＳｉＣＮ）やシリコン炭酸化膜（ＳｉＯＣ）あるいはシリコンフッ素酸化膜（ＳｉＯＦ）等を用いてもよい。さらに、これら材料の積層構造を用いても良い。
【００４３】
その後、層間絶縁層３００に第１の電極１０１の上面に達するメモリセルホール１５０（径５２０ｎｍ）を形成する（図２（ａ）および（ｂ））。つまり、層間絶縁層３００にメモリセルホール１５０を形成し、第1の電極１０１の上面をメモリセルホール１５０の底面に開口させる。これらについては、一般的な半導体プロセス（リソグラフィ、エッチング等）で用いられている技術を用いれば容易に形成することができる。
【００４４】
次に、図３（ａ）および（ｂ）に示すように、メモリセルホール１５０内および層間絶縁層３００の表面全体を覆うように、化学量論的組成を有する酸化物と比較して原子比である酸素の含有量が少ない酸化物である酸素不足型の第１の抵抗変化層２０１を成膜する。より詳しくは、メモリセルホール１５０内の底部および側壁上、および層間絶縁層３００上に、メモリセルホール１５０の底での膜厚が、メモリセルホール１５０の中心部付近からメモリセルホール１５０の周辺部に向かって連続的に減少し、メモリセルホール１５０の周辺部付近で極小値となる第１の抵抗変化層２０１を堆積する。ここではタンタル酸化物を用いた場合について説明する。これは以下のようにすれば形成できる。第１の抵抗変化層２０１の好適な範囲としては、ＴａＯｙ（２．１≦ｙ≦２．５）、膜厚は極小値となる部分の膜厚が１ｎｍ以上８ｎｍ以下が好ましい。なお、スパッタリング時のアルゴンガス流量に対する酸素ガス流量比を調整することにより、ＴａＯｙの化学式のｙの値を調整することができる。
【００４５】
具体的なスパッタリング時の工程に従って説明すると、まず、スパッタリング装置内に基板を設置し、スパッタリング装置内を７×１０−４Ｐａ程度まで真空引きする。そして、タンタルをターゲットとして、パワーを２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力を３．３Ｐａ、基板の設定温度を３０℃にし、スパッタリングを行う。酸素分圧比を１％から７％に変化させた場合、タンタル酸化物層中の酸素含有率は約４０％（ＴａＯ０．６６）から約７０%（ＴａＯ２．３）へと変化する。タンタル酸化物層の組成についてはラザフォード後方散乱法（Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定できる。また、化学量論的組成（ｓｔｏｉｃｈｉｏｍｅｔｒｙ）を有する酸化物とは、タンタル酸化物の場合、絶縁体であるＴａ２Ｏ５をここでは指し、酸素不足型とすることで金属酸化物は導電性を有するようになる。
【００４６】
さらに、例えばロングスロースパッタ（ｌｏｎｇ  ｔｈｒｏｗ  Ｓｐｕｔｔｅｒｉｎｇ）法などの堆積させる分子の進行方向の指向性が高い方法を用い、堆積させる分子の進行方向に対して基板を傾け、かつ、基板を自転させながら、堆積を行うと、メモリセルホール１５０の底面で膜厚分布を持つように第１の抵抗変化層２０１を堆積することが出来る。
【００４７】
図６を用いて、この堆積方法の成膜条件を説明する。図６に示したように、メモリセルホール１５０の最表面での開口寸法をａ、メモリセルホール１５０の高さをｂ、堆積させる分子の進行方向に対する基板１の傾斜角をθとすると、
０°＜θ≦ａｒｃｔａｎ（ａ／２ｂ）  ・・・（式１）
を満たすことによって、メモリセルホール１５０の中心部からメモリセルホール１５０の周辺部に向かって連続的に変化し、メモリセルホール１５０の周辺部付近で極小点を持つように、第１の抵抗変化層２０１を形成することができる。つまり、堆積分子の進行方向に対して、基板の表面が垂直方向になる状態から、基板を０°より大きく、かつ、ａｒｃｔａｎ（ａ／２ｂ）以下の角度だけ傾け、かつ、基板を自転させながら、メモリセルホール１５０内および層間絶縁層３００上に、第１の抵抗変化層２０１の材料を堆積させる。さらに、メモリセルホール１５０の底部での膜厚の変化の具合は、θを変えることによって変化させることが可能であり、θが０°に近いほど膜厚の変化の割合は小さく（平坦に近い）、θが大きいほど膜厚の変化の割合は大きくなるが、実効的には１０°≦θ≦０．９ａｒｃｔａｎ（ａ／２ｂ）の範囲が望ましい。
【００４８】
図７に、ａ＝０．５２μｍ、ｂ＝２５０ｎｍ、θ＝４５°の条件で、第１の抵抗変化層材料として化学量論的組成を有する酸化物と比較して原子比である酸素の含有量が少ない酸化物である酸素不足型のタンタル酸化物（ＴａＯ２．５）を、平坦基板上換算１００ｎｍ成膜したときの結果を示す。メモリセルホール底部の中心の膜厚Ｔ１に対して、底部周辺部付近の極小点の膜厚Ｔ２は、Ｔ１の約６０％の膜厚になっていることが確認できる。
【００４９】
本実施形態では、第１の抵抗変化層２０１のメモリセルホール１５０底の極小点での膜厚が１０ｎｍとなるように、第１の抵抗変化層２０１を成膜した。
【００５０】
次に、第１の抵抗変化層２０１上に、第１の抵抗変化層２０１を堆積させるのと同様の方法を用いて、第１の抵抗変化層２０１より酸素含有量の少ないタンタル酸化物（ＴａＯｘ）を堆積させる。第２の抵抗変化層２０２の組成は、ＴａＯｘ（０．８≦ｘ≦１．９）であることが望ましい。このとき、堆積させる膜はメモリセルホール１５０全体を埋める必要があるため、堆積時の基板の傾斜角は０°に近いことが望ましく、堆積膜厚はメモリセルホールを十分に埋めることが出来る膜厚が必要であり、本実施形態では傾斜角０°、平坦基板上での堆積膜厚５００ｎｍとした。上記のように、メモリセルホール中に、まず第１の抵抗変化層を成膜した後、続けて第２の抵抗変化層を成膜することで、抵抗変化に重要な第１の抵抗変化層が、ドライエッチ工程での電気的、あるいは化学的なダメージから保護される効果も期待できる。
【００５１】
その後、図４（ａ）および（ｂ）に示すように、層間絶縁層３００の表面が露出するまでＣＭＰを行い、表面をおおよそ平坦化することで、第１の抵抗変化層２０１および第２の抵抗変化層２０２を形成する。この時のＣＭＰでは、プロセス安定性の観点から、第１の抵抗変化層２０１の研磨レートが層間絶縁層３００の研磨レートより高いことが望ましい。本実施形態では、タングステン（Ｗ）のＣＭＰで一般的に用いられる酸性スラリーを用いた。
【００５２】
次に図５（ａ）および（ｂ）に示すように、メモリセルホール１５０上および層間絶縁層３００上に第２の電極１０２を形成するが、これは以下のようにして形成できる。
【００５３】
すなわち、図４（ａ）および（ｂ）の表面にスパッタ法やＣＶＤ法等を用いて導電層を堆積後、露光プロセスを用いてマスキングしてエッチングする。
【００５４】
この第２の電極１０２には、第１の電極１０１と同じ材料を用いることができるが、第２の抵抗変化層２０２の第２の電極１０２との界面付近の抵抗を低抵抗に保ち易い電極として、即ち抵抗変化しにくい電極として、銅（Ｃｕ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、あるいは窒化タンタル（ＴａＮ）を用いても良い。またこれら材料の成膜方法にはスパッタ法やＣＶＤ法等が用いられる。
【００５５】
本実施形態では第２の電極１０２として窒化タンタル（ＴａＮ）を用い、１．０μｍ×１．０μｍの寸法、膜厚は５０ｎｍとした。
【００５６】
また、図５（ａ）および（ｂ）には示していないが、本実施形態の抵抗変化素子９１を集積回路の記憶素子として用いる場合には、基板として、あらかじめトランジスタ回路などを形成した基板を用い、第２の電極１０２の上に層間絶縁層および例えばタングステンビアがさらに形成される。これらは、一般的な半導体プロセスを用いて容易に形成することが出来る。このタングステンビアと、基板のトランジスタ回路に電気的に接続されるように形成された、例えばタングステンビアとが、さらにその上に形成された配線で接続される。これについては後述する第２、第４および第５の実施形態の説明においても同様である。
【００５７】
なお、本実施形態では、第１の電極１０１、第２の電極１０２およびメモリセルホール１５０の平面視における形状として、正方形で示したが、本形状はこれに限定されるものではなく、長方形、楕円、円、多角形などの形状を用いても同様の効果が得られる。これについては後述する第２の実施形態以降の説明においても同様である。
【００５８】
次に、本発明の抵抗変化素子９１の効果について説明する。
【００５９】
図８は、発明者らが実験から得たデータを元に、本発明構造による抵抗変化素子９１の初期抵抗状態における電流−電圧特性と、従来構造の抵抗変化素子の初期抵抗状態における電流−電圧特性とをシミュレーション計算により比較した結果である。構造１は従来構造の抵抗変化素子、構造２は本発明構造による抵抗変化素子９１である。
【００６０】
ここで、第１の抵抗変化層はＴａＯ２．５、第２の抵抗変化層はＴａＯ１．９、第１の電極はＩｒ、および第２の電極はＴａＮとした。
【００６１】
また、構造１の第１の抵抗変化層は膜厚５ｎｍの均一膜とし、構造２の第１の抵抗変化層はメモリセルホール中心部で９．１ｎｍ、メモリセルホール端付近の極小点で５ｎｍとした。さらに、メモリセルホールは構造１および構造２共に直径１μｍの円形とした。
【００６２】
本シミュレーション計算で用いた構造１のように、均一膜厚の酸素含有量の多い金属酸化物を抵抗変化側の極側に配置し、酸素含有量の少ない金属酸化物をもう一方の電極側に配置した構造では、初期ブレークは印加された電圧がある一定の値に達したときに発生する。この初期ブレーク電圧は、酸素含有量の多い金属酸化物の膜厚で決まる。本例の場合の構成である９．１ｎｍのＴａＯ２．５を用いた場合の初期ブレーク電圧は２．５Ｖであり、初期ブレーク後は電流が急激に増加する（図８では初期ブレーク直前までの電流-電圧特性のみを計算）。
【００６３】
図８より、構造１の抵抗変化素子での初期ブレーク電流は１１ｍＡであるのに対して、本発明構造である構造２の抵抗変化素子９１では２．３ｍＡとなっており、約２１％に減少することが分かる。
【００６４】
以上のように、第１の実施形態の構造、すなわち、第１の抵抗変化層２０１の膜厚がメモリセルホール１５０の中央部からメモリセルホール１５０の周辺部に向かってその膜厚が減少し周辺部付近で極小値をとる構造とすることによって、初期ブレーク電流を削減することが可能となる。
【００６５】
（第２の実施の形態）
図９は、本発明の第２の実施の形態に係る抵抗変化素子９２の一例を示す断面図である。
【００６６】
本実施形態の抵抗変化素子９２と、第１の実施の形態の抵抗変化素子９１との違いは、第１の電極１０３が下部配線１０の上面に接合されて形成されていることである。
【００６７】
このような構造は、第１の実施の形態で第１の電極１０１を形成するために堆積される導電層を、下側が下部配線材料の膜、上側が第１の電極材料の膜とする積層膜にすることによって形成される。露光プロセスを用いてマスキングして、この積層膜をエッチングすることにより、下部配線１０および第１の電極１０３が形成される。
【００６８】
この第１の電極１０３の材料には、第１の実施の形態における第１の電極１０１と同じ材料を用いることができ、本実施の形態では膜厚５０ｎｍのＩｒを用いた。また、この下部配線１０には、Ａｌ、Ｃｕ、Ａｌ−Ｃｕ合金、Ｔｉ−Ａｌ−Ｎ合金等の材料を用いることができるが、本実施形態では、スパッタ法により堆積したＡｌ膜を用い、膜厚は２００ｎｍ〜４００ｎｍ、幅は約１．０μｍとした。
【００６９】
次に、例えばＣＶＤ法を用いてＴＥＯＳ−ＳｉＯで構成される層間絶縁層３００を厚さ１２００ｎｍ堆積し、例えば化学機械研磨（ＣＭＰ）で、第１の電極１０３上の層間絶縁層の膜厚が３００ｎｍになるように研磨を行うことでその表面をおおよそ平坦にする。
【００７０】
これ以降の作製工程は、第１の実施の形態と同様であるので、説明を省略する。
【００７１】
このように、第１の電極１０３を下部配線１０の上面に直接形成することによって、下部配線１０をトランジスタ回路の配線と共通化することが可能となり、回路用配線と抵抗変化素子９２の第１の電極との接続用ビアの削減、マスク枚数の削減、などの作製プロセスの簡略化・低コスト化の効果が得られる。
【００７２】
このような、第１の電極１０３を下部配線１０の上面に直接形成することの効果は、後述する第３および第５の実施形態においても同様に得られる。
【００７３】
（第３の実施の形態）
図１０は、本発明の第３の実施の形態に係る抵抗変化素子９３の一例を示す断面図である。
【００７４】
本実施形態の抵抗変化素子９３と、第１の実施の形態の抵抗変化素子９１との違いは、第２の電極１０４が上部配線２０の下面に接合されて形成されていることである。
【００７５】
第１の抵抗変化層２０１および第２の抵抗変化層２０２までの作製工程（図４（ａ）および（ｂ））は、第１の実施の形態と同様であり、第１の実施の形態と第３の実施の形態とで共通する要素については、同一名称を付して説明を省略する。
【００７６】
すなわち、図４（ａ）および（ｂ）で示した構造の表面にスパッタ法もしくはＣＶＤ法等を用いて第２の電極となる導電層を堆積後、さらにスパッタ法もしくはＣＶＤ法等を用いて上部配線となる導電層を堆積させる。その後、露光プロセスを用いてマスキングして、この積層膜をエッチングすることにより、第２の電極１０４および上部配線２０が形成される。
【００７７】
この第２の電極１０４の材料には、第１の実施の形態における第２の電極１０２と同じような材料を用いることができ、本実施の形態では膜厚５０ｎｍのＴａＮを用いた。また、この上部配線２０には、Ａｌ、Ｃｕ、Ａｌ−Ｃｕ合金、Ｔｉ−Ａｌ−Ｎ合金等の材料を用いることができるが、本実施形態では、スパッタ法により堆積したＡｌ膜を用い、膜厚は２００ｎｍ〜４００ｎｍ、幅は約１．０μｍとした。
【００７８】
このように、第２の電極１０４を上部配線２０の下面に直接形成することによって、上部配線２０をトランジスタ回路の配線と共通化することが可能となり、配線と抵抗変化素子９３の第２の電極との接続用ビアの削減、マスク枚数の削減、などの作製プロセスの簡略化・低コスト化の効果が得られる。
【００７９】
このような、第２の電極１０４を上部配線２０の下面に直接形成することの効果は、第２の実施形態および後述する第４、第５の実施形態においても同様に得られる。
【００８０】
（第４の実施の形態）
本発明の第４の実施の形態に係る抵抗変化素子は、基板と、前記基板上に形成された第１の電極と、前記基板上に形成された層間絶縁層と、前記層間絶縁層を貫通するように形成されたメモリセルホール内で、かつ、前記第１の電極上に形成された第１の抵抗変化層と、前記第１の抵抗変化層を覆うように前記メモリセルホール内に形成された第２の抵抗変化層と、前記メモリセルホールの上部を少なくとも覆い、かつ、少なくとも前記第２の抵抗変化層に電気的に接続された第２の電極とを含み、前記第１の電極と前記第２の電極との間に所定の電圧または電流を印加することにより、前記第１の電極と前記第２の電極との間の電気抵抗値が変化する抵抗変化素子であって、前記第１の抵抗変化層の、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となり、かつ、前記第１の抵抗変化層中の酸素濃度が前記第２の抵抗変化層中の酸素濃度より高いことを特徴とする抵抗変化素子のうち、さらに、前記基板上に形成された第１の配線を含み、前記メモリセルホールは、前記層間絶縁層を貫通し、かつ、前記第１の配線の上面に達するように形成され、前記第１の電極は、少なくとも前記メモリセルホール内の底部で、かつ、前記第１の配線上に形成されていることを特徴とする抵抗変化素子である。以下、具体的に、本発明の第４の実施の形態に係る抵抗変化素子を説明する。
【００８１】
図１１は、本発明の第４の実施の形態に係る抵抗変化素子９４の一例を示す断面図である。
【００８２】
本実施形態の抵抗変化素子９４と、第２の実施の形態の抵抗変化素子９２との違いは、図９においては第１の電極１０３が第１の配線１０の上面全面に形成されているのに対して、図１１では第１の電極１０５がメモリセルホール底の第１の配線３０の上面にのみ形成されていることである。
【００８３】
次に、図１２（ａ）および（ｂ）から図１４（ａ）および（ｂ）を用いて、本第４の実施の形態に係る抵抗変化素子９４の製造方法を説明する。各図において（ａ）は上面を示す模式図、（ｂ）は各図（ａ）におけるＸ−Ｘ’線の断面を矢印方向に見た断面図である。
【００８４】
まず、基板上（図示せず）に第１の配線３０を形成するが、これには一般的な半導体プロセスの配線工程で用いられるＡｌ、Ａｌ−Ｃｕ合金、Ｔｉ−Ａｌ−Ｎ合金等の配線もしくは、ダマシンプロセスで形成したＣｕ配線を用いることができる。
【００８５】
本実施形態では、ダマシン法により堆積したＣｕ配線を用い、Ｃｕ膜厚は２００ｎｍ、配線幅は約１．０μｍとした。
【００８６】
次に、例えばＣＶＤ法を用いてＴＥＯＳ−ＳｉＯで構成される層間絶縁層３００を厚さ８００ｎｍ堆積し、例えば化学機械研磨（ＣＭＰ）で、第１の配線３０上の層間絶縁層の膜厚が３００ｎｍになるように研磨を行うことでその表面をおおよそ平坦にする。
【００８７】
なお、この層間絶縁層３００には、ＴＥＯＳ−ＳｉＯ以外にも、シリコン窒化（ＳｉＮ）膜、低誘電率材料であるシリコン炭窒化（ＳｉＣＮ）膜やシリコン炭酸化（ＳｉＯＣ）膜あるいはシリコンフッ素酸化（ＳｉＯＦ）膜等を用いてもよい。さらに、これら材料の積層構造を用いても良い。
【００８８】
その後、図１２（ｂ）に示すように、層間絶縁層３００に第１の配線３０の上面に達するメモリセルホール１５０を形成する。つまり、層間絶縁層３００にメモリセルホール１５０を形成し、第1の配線３０の上面をメモリセルホール１５０の底面に開口させる。これらについては、一般的な半導体プロセス（リソグラフィ、エッチング等）で用いられている技術を用いれば容易に形成することができる。
【００８９】
次に、図１３（ａ）および（ｂ）に示すように、メモリセルホール１５０底部に露出した第１の配線３０上に、例えば無電解選択成長めっき法を用いて、第１の電極１０５を形成する。
【００９０】
本実施の形態において、第１の電極１０５にはＰｔを用い、無電解Ｐｔめっき浴には、ヒドラジン−アンモニア系Ｐｔめっき浴、またはホウ素系化合物や次亜リン酸を還元剤として含むＰｔめっき浴を用いるとよい。また、Ｐｔ電極膜の膜厚は５ｎｍ〜５０ｎｍ程度が望ましく、本実施の形態では２５ｎｍとした。また、第１の配線３０の上面にシード層をあらかじめ形成しておくと、選択成長がさらに効率的に行うことができる。シード層としては、ニッケル、ニッケルーリン合金またはニッケル−ホウ素合金を用いることができる。
【００９１】
次に、図１４（ａ）および（ｂ）に示すようにメモリセルホール１５０内および層間絶縁層３００の表面を覆うように第１の抵抗変化層２０１を堆積するが、これは第１の実施の形態における図３（ａ）および（ｂ）と同様に形成でき、これ以降の形成方法は第１の実施の形態と同じであるため説明は省略する。
【００９２】
本実施形態のような構成とすることにより、第１の電極１０５の材料に用いられるＰｔやＰｄ、Ｉｒなどの貴金属のエッチングプロセスによる形状加工が不要となるため、以下のような効果が得られる。つまり、第１の電極の材料に用いられる貴金属系の金属は、反応性イオンエッチングなどを用いた一般的なドライエッチプロセスでは断面形状を垂直に加工することが困難であり、また、エッチングガスとの反応生成物の蒸気圧が高いためエッチング後の再付着物を完全に除去することが難しい。このため、微細パターンでの再付着物によるショートや細線形状の悪化が発生し易く、微細化にとっては問題となる。本実施形態では、貴金属の形状加工が不要なため、このような問題が発生しないので、微細化し易いという効果が得られる。また、貴金属電極はメモリセルホール底部にのみ選択的に形成されるため、貴金属材料の使用量が少なくでき、かつ、利用率が向上して、貴金属電極を使用しても低コストで製造が可能となるという効果も得られる。
【００９３】
（第５の実施の形態）
図１５は、本発明の第５の実施の形態に係る抵抗変化素子９５の一例を示す断面図である。
【００９４】
本実施形態の抵抗変化素子９５と、第１の実施の形態の抵抗変化素子９１との違いは、メモリセルホール１５０に埋め込まれた第２の抵抗変化層２１２の上に、さらに埋め込み層２１３が埋め込まれていることである。
【００９５】
次に、図１６（ａ）および（ｂ）から図１８（ａ）および（ｂ）を用いて、本実施の形態５の抵抗変化素子９５の製造方法を説明する。各図において（ａ）は上面を示す模式図、（ｂ）は各図（ａ）におけるＸ−Ｘ’線の断面を矢印方向に見た断面図である。
【００９６】
第１の抵抗変化層２０１を形成するまでの作製工程（図３（ａ）および（ｂ））は、第１の実施の形態と同様であり、第１の実施の形態と第５の実施の形態とで共通する要素については、同一名称を付して説明を省略する。
【００９７】
まず、図３（ａ）および（ｂ）で示した構造の表面に、第１の抵抗変化層２０１を成膜するのと同様の方法を用いて、第１の抵抗変化層２０１より酸素含有量の少ない第２の抵抗変化層２１２を堆積させる。このとき、堆積させる膜はメモリセルホール底の第１の抵抗変化層２０１の表面を一様に覆うことが望ましいため、堆積時の基板の傾斜角は０°に近いことが望ましく、堆積膜厚はメモリセルホール底の第１の抵抗変化層２０１上で１０ｎｍ〜１００ｎｍ程度が望ましい。本実施形態では傾斜角０°、メモリセルホール底の第１の抵抗変化層２０１上での堆積膜厚５０ｎｍとした。
【００９８】
さらに、第２の抵抗変化層２１２の上に埋め込み層２１３をメモリセルホール１５０が完全に埋まるように堆積させる（図１６（ａ）および（ｂ））。
【００９９】
埋め込み層（導電層）２１３の材料には、第１の実施形態における第２の電極１０２と同じ材料を用いることが望ましく、成膜方法としては埋め込み性の高いロングスロースパッタ法やＣＶＤ法等が用いられる。
【０１００】
本実施形態では埋め込み層２１３としてタングステン（Ｗ）を用い、成膜の膜厚は平坦基板上換算で４００ｎｍとした。
【０１０１】
続いて、メモリセルホール１５０以外の層間絶縁層３００の表面上の埋め込み層２１３および第２の抵抗変化層２１２、第１の抵抗変化層２０１をＣＭＰを用いて研磨・除去することによって全体表面をおおよそ平坦化すると共に、メモリセルホール１５０内に埋め込み層２１３、第２の抵抗変化層２１２および第１の抵抗変化層２０１を形成する（図１７（ａ）および（ｂ））。
【０１０２】
この時のＣＭＰには、プロセス安定性の観点から、埋め込み層２１３、第２の抵抗変化層２１２および第１の抵抗変化層２０１の研磨レートが、層間絶縁層３００の研磨レートより高いことが望ましい。本実施形態では、タングステン（Ｗ）のＣＭＰで一般的に用いられる酸性スラリーを用いた。
【０１０３】
次に図１８（ａ）および（ｂ）に示すように、図１７（ａ）および（ｂ）で示した構造の表面に第２の電極１０２を形成するが、これは第１の実施形態の図５（ａ）および（ｂ）の工程と同じであるため、説明は省略する。
【０１０４】
第１〜第４の実施の形態で説明した構成では、メモリセルホール全体を埋めるように第２の抵抗変化層を堆積するため、メモリセルホールの高さに応じて第２の抵抗変化層の堆積膜厚を厚くする必要があるが、本実施形態のような埋め込み層を形成する構造とすることによって、第２の抵抗変化層２１２の膜厚をメモリセルホール１５０の高さと関係なく設定することが可能となり、第１の実施の形態に比べて薄くすることが可能となる。このため、第１の電極１０１と第２の電極１０２間に電圧を印加したときの、第２の抵抗変化層２１２の実効膜厚も薄く出来ることから、初期ブレーク電圧を下げることが出来るという効果が得られる。
【０１０５】
以上、本発明に係る抵抗変化素子およびその製造方法について、第１〜第５の実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の主旨を逸脱しない範囲で、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、各実施の形態における構成要素を任意に組み合わせることで得られる形態も、本発明に含まれる。
【０１０６】
たとえば、第５の実施形態の如く第２の抵抗変化層の内部に埋め込み層（導電層）を形成する構造は、第１〜第４の実施形態の構造（図１、図９、図１０、図１１）に対しても適用することが可能であり、上述した作用効果と同様の作用効果を奏する。
【０１０７】
また、上記実施の形態では、第１の抵抗変化層および第２の抵抗変化層を構成する酸素不足型の遷移金属酸化物は、酸化タンタルであったが、本発明に係る抵抗変化素子を構成する第１の抵抗変化層および第２の抵抗変化層は、この材料に限られず、酸化タンタル、酸化ハフニウム、および酸化ジルコニウムから選ばれる少なくとも１種を含むものであればよい。
【０１０８】
つまり、上記の各実施の形態においては、抵抗変化層はタンタル酸化物の積層構造で構成されていたが、本発明の上述した作用効果は、タンタル酸化物の場合に限って発現されるものではなく、本発明はこれに限定されない。例えば、ハフニウム（Ｈｆ）酸化物の積層構造やジルコニウム（Ｚｒ）酸化物の積層構造などであってもよい。
【０１０９】
ハフニウム酸化物の積層構造を採用する場合は、第１のハフニウム酸化物の組成をＨｆＯｙとし、第２のハフニウム酸化物の組成をＨｆＯｘとすると、０．９≦ｘ≦１．６程度であって、ｙが１．８＜ｙ＜２．０程度で、第１のハフニウム酸化物の膜厚は、極小値をとる部分で３ｎｍ以上、４ｎｍ以下であることが好ましい。
【０１１０】
また、ジルコニウム酸化物の積層構造を採用する場合は、第１のジルコニウム酸化物の組成をＺｒＯｙとし、第２のジルコニウム酸化物の組成をＺｒＯｘとすると、０．９≦ｘ≦１．４程度であって、ｙが１．９＜ｙ＜２．０程度で、第１のジルコニウム酸化物の膜厚は、極小値をとる部分で１ｎｍ以上、５ｎｍ以下であることが好ましい。
【０１１１】
また、ハフニウム酸化物の場合は、ハフニウムをターゲットとして、アルゴンガスと酸素ガスとをあわせたガス中でスパッタリングを行い、第１のハフニウム酸化物層および第２のハフニウム酸化物層の酸素含有率は、上述したタンタル酸化物の場合と同様、スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
【０１１２】
ジルコニウム酸化物の場合は、ジルコニウムをターゲットとして、アルゴンガスと酸素ガスとをあわせたガス中でスパッタリングを行い、第１のジルコニウム酸化物層および第２のジルコニウム酸化物層の酸素含有率は、上述したタンタル酸化物の場合と同様、スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
【産業上の利用可能性】
【０１１３】
本発明の抵抗変化素子およびそれを用いた不揮発性半導体記憶装置は、集積度が高く低電力で、かつ、高速の動作が可能で、しかも安定した書き込みおよび読み出し特性を有しており、デジタル家電、メモリカード、携帯型電話機およびパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性半導体記憶装置として有用である。
【符号の説明】
【０１１４】
１    基板
１０    下部配線
２０    上部配線
３０    第１の配線
９１〜９５    抵抗変化素子
１０１，１０３，１０５    第１の電極
１０２，１０４    第２の電極
１５０    メモリセルホール
２０１    第１の抵抗変化層
２０２，２１２    第２の抵抗変化層
２１３    埋め込み層
３００    層間絶縁層
【図１】
2010119677.tif 000003
【図２】
2010119677.tif 000004
【図３】
2010119677.tif 000005
【図４】
2010119677.tif 000006
【図５】
2010119677.tif 000007
【図６】
2010119677.tif 000008
【図７】
2010119677.tif 000009
【図８】
2010119677.tif 000010
【図９】
2010119677.tif 000011
【図１０】
2010119677.tif 000012
【図１１】
2010119677.tif 000013
【図１２】
2010119677.tif 000014
【図１３】
2010119677.tif 000015
【図１４】
2010119677.tif 000016
【図１５】
2010119677.tif 000017
【図１６】
2010119677.tif 000018
【図１７】
2010119677.tif 000019
【図１８】
2010119677.tif 000020
【手続補正書】
【提出日】平成22年8月17日(2010.8.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、安定に保持する抵抗値が電圧パルスの印加により変化する抵抗変化素子に関し、特に、製造直後の未動作状態の素子を抵抗変化動作可能な状態にするために必要な初期ブレーク動作（通常の抵抗変化動作時の印加電圧より高い電圧を印加することによって低抵抗化させる動作）のために必要な電流を低減することができる抵抗変化素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴い、携帯型情報機器および情報家電などの電子機器が、よりいっそう高機能化している。そのため、不揮発性記憶装置の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、および長寿命化の要求が高まっている。
【０００３】
こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化が進められている。
【０００４】
他方、電圧パルスの印加により、安定に保持する抵抗値が変化する抵抗変化素子を記憶部に用いた不揮発性半導体記憶素子（抵抗変化型メモリ）の場合、メモリセルが単純な構造で構成することができるため、さらなる微細化、高速化、および低消費電力化が期待されている。
【０００５】
微細化および高集積化に適した抵抗変化素子の構造の例が特許文献１に示されている。この特許文献１では、下部電極上に形成されたビアホール内に抵抗変化層および上部電極を埋め込む構造となっている。さらに、上部電極を抵抗変化層に向かって凸型にしている。このような構造とすることによって、抵抗変化素子の動作不良を改善することが出来るとしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４１６６８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
抵抗変化素子は、抵抗変化層を第１の電極と第２の電極で挟んだ構造であり、その抵抗変化は、抵抗変化材料によっては、第１の電極と第２の電極間に印加する極性の異なる電圧によって、第１の電極と抵抗変化層の界面、もしくは、第２の電極と抵抗変化層との界面近傍の抵抗変化層の抵抗が変化することで起こることが知られている。ここで抵抗変化材料は、酸素不足型の遷移金属酸化物が多く用いられる。酸素不足型とは、遷移金属酸化物において、多くは絶縁性を示す、化学量論的組成よりも酸素含有率が小さい遷移金属酸化物のことを指し、半導体あるいは導体的な特性を示す。
【０００８】
抵抗変化素子の抵抗変化を安定的に行うためには、抵抗変化層で抵抗変化が起こる領域を、第１の電極と抵抗変化層の界面近傍、もしくは、第２の電極と抵抗変化層の界面近傍、のどちらか一方に限定することが必要である。このための方法として、製造の過程で、抵抗変化させたい電極側界面近傍の抵抗変化層の酸素含有率を、他方の電極側界面近傍の抵抗変化層の酸素含有率より高く形成する方法がある。このような構成とすることにより、酸素含有率の高い側の電極側界面近傍で優先的に抵抗変化が生じることとなるが、酸素含有率の高い側の電極側界面近傍の製造直後の抵抗値が、通常の抵抗変化動作時の高抵抗状態のときの抵抗値よりも高い抵抗になるようにすることで酸素含有率の高い側の電極側界面近傍での抵抗変化動作をより確実にすることが出来る。この方法で作製された抵抗変化素子の製造直後の初期抵抗値は、通常の抵抗変化動作時の高抵抗状態よりも高い値となるため、抵抗変化素子として用いる際、最初に通常の抵抗変化時より高い電圧を印加して抵抗変化素子の抵抗値を低抵抗化させる必要がある。
【０００９】
しかし、特許文献１に示された素子構造では、抵抗変化層の抵抗は上部電極界面および下部電極界面の近傍で同じであり、どちらの電極界面近傍で抵抗変化が発生するかは不明であるため、動作の安定性に問題が生じる。つまり、上部電極に正の電圧を印加した場合、低抵抗化する場合と高抵抗化する場合が起こる。さらに、この構造で初期抵抗を通常の抵抗変化動作時の高抵抗状態よりも高抵抗にするためには、素子製造時に抵抗変化層自体の抵抗を高くしておく必要がある。この場合、製造後の未動作状態の素子を抵抗変化動作可能な状態にするために必要な初期ブレーク動作（通常の抵抗変化動作時の印加電圧より高い電圧を印加することによって低抵抗化させる動作）のために必要な電圧が高くなる。また、通常抵抗変化層を均一に形成した場合、抵抗変化層を形成しているビアホールの底面全体に電流が流れるが、上述したように低抵抗化させるために必要な電圧が高くなると、これに伴い、前述の初期ブレークのために必要な電流が大きくなってしまうため、その抵抗変化素子に接続されるトランジスタのサイズを大きくしなければならず、チップに搭載できるメモリの容量が小さくなってしまうという問題があった。
【００１０】
本発明は、上述した問題を解決し、抵抗変化動作の安定性を向上し、かつ、初期ブレークに必要な電流を低減することができる構造を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、本発明における抵抗変化素子の一態様は、基板と、前記基板上に形成された第１の電極と、前記基板上に形成された層間絶縁層と、前記層間絶縁層を貫通するように形成されたメモリセルホール内で、かつ、前記第１の電極上に形成された第１の抵抗変化層と、前記第１の抵抗変化層を覆うように前記メモリセルホール内に形成された第２の抵抗変化層と、前記メモリセルホールの上部を少なくとも覆い、かつ、少なくとも前記第２の抵抗変化層に電気的に接続された第２の電極とを含み、前記第１の電極と前記第２の電極との間に所定の電圧または電流を印加することにより、前記第１の電極と前記第２の電極との間の電気抵抗値が変化する抵抗変化素子であって、前記第１の抵抗変化層の、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となり、かつ、前記第１の抵抗変化層中の酸素濃度が前記第２の抵抗変化層中の酸素濃度より高いことを特徴とする。
【００１２】
ここで、より具体的な一態様として、前記層間絶縁層は、前記第１の電極の上に形成され、前記メモリセルホールは、前記層間絶縁層を貫通し、かつ、前記第１の電極の上面に達するように形成されてもよい。また、別の具体的な一態様として、さらに、前記基板上に形成された第１の配線を含み、前記メモリセルホールは、前記層間絶縁層を貫通し、かつ、前記第１の配線の上面に達するように形成され、前記第１の電極は、少なくとも前記メモリセルホール内の底部で、かつ、前記第１の配線上に形成されていてもよい。
【００１３】
このような構成にすることにより、初期ブレーク電流が、第１の抵抗変化層の膜厚が極小となる領域に集中して流れるため、最初に低抵抗化させるために必要な電流を低減することができるという効果が得られる。
【００１４】
さらに、前記第２の抵抗変化層が前記メモリセルホール上面まで埋め込まれる構成とすることにより、前記第２の電極が完全にメモリセルホールを被覆していなくても、前記第２の電極形成以降の作製工程において、前記メモリセルホール中に異物が混入することを防ぐことができるため、素子の微細化ならびに前記メモリセルホール中に異物が残ることによる素子信頼性の低下を防ぐ効果が得られる。
【００１５】
なお、「第１の抵抗変化層のメモリセルホール底での膜厚」とは、第１の抵抗変化層のうちメモリセルホールの底面と対向している面での膜厚を意味し、第１の抵抗変化層とメモリセルホールの底面とが接している場合と、接していない場合とを含む。
【００１６】
さらに、前記第１の電極を前記第１の電極の下方に形成された配線の上面に直接形成する構造としても良い。このような構成にすることにより、前記第１の電極とトランジスタ回路の配線とを共通化することが可能となり、回路用配線と抵抗変化素子の第１の電極との接続用ビアの削減、マスク枚数の削減、などの作製プロセスの簡略化・低コスト化の効果が得られる。
【００１７】
さらに、前記第２の電極の上面に直接配線を形成する構造としても良い。このような構成にすることにより、前記第２の電極とトランジスタ回路の配線とを共通化することが可能となり、回路用配線と抵抗変化素子の第２の電極との接続用ビアの削減、マスク枚数の削減、などの作製プロセスの簡略化・低コスト化の効果が得られる。
【００１８】
また、前記メモリセルホール下に配線を配置し、前記第１の電極を、前記メモリセルホール底の前記配線上にのみ形成する構造としても良い。このような構成にすることにより、前記第１の電極の形状加工が不要となるため、微細化が可能となる。
【００１９】
さらに、前記メモリセルホール内に埋め込む前記第２の抵抗変化層の膜厚を薄くし、さらにその上に埋め込み層を形成して、前記メモリセルホール内を埋め込む構造としても良い。このような構成にすることにより、最初に低抵抗化させるために必要な電圧を低減することができるという効果が得られる。
【００２０】
なお、本発明は、抵抗変化素子として実現できるだけでなく、抵抗変化素子の製造方法として実現することもできる。
【００２１】
その一態様に係る製造方法は、基板上に第１の電極を形成する工程と、前記基板および前記第１の電極上に層間絶縁層を堆積する工程と、前記層間絶縁層にメモリセルホールを形成し、前記第1の電極の上面を前記メモリセルホールの底面に開口させる工程と、前記メモリセルホール内の底部および側壁上、および前記層間絶縁層上に、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となる第１の抵抗変化層を堆積する工程と、前記第１の抵抗変化層上に前記第２の抵抗変化層を堆積する工程と、前記層間絶縁層上に堆積された前記第１の抵抗変化層および前記第２の抵抗変化層を化学機械研磨法により除去し、前記メモリセルホール内に前記第１および第２の抵抗変化層を形成する工程と、前記化学機械研磨法による処理の後に、前記メモリセルホール上および前記層間絶縁層上に第２の電極を形成する工程とを含む。
【００２２】
また、別の一態様に係る製造方法は、基板上に第１の配線を形成する工程と、前記基板および前記第１の配線上に層間絶縁層を堆積する工程と、前記層間絶縁層にメモリセルホールを形成し、前記第1の配線の上面を前記メモリセルホールの底面に開口させる工程と、前記メモリセルホールの底部で、かつ、前記第１の配線の上面に前記第１の電極を形成する工程と、前記メモリセルホールの底部で、かつ、前記第１の電極の上、および前記メモリセルホールの側壁上および前記層間絶縁層上に、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となる第１の抵抗変化層を堆積する工程と、前記第１の抵抗変化層上に前記第２の抵抗変化層を堆積する工程と、前記層間絶縁層上に堆積された前記第１の抵抗変化層および前記第２の抵抗変化層を化学機械研磨法により除去し、前記メモリセルホール内に前記第１および第２の抵抗変化層を形成する工程と、前記化学機械研磨法による処理の後に、前記メモリセルホール上および前記層間絶縁層上に第２の電極を形成する工程とを含む。
【発明の効果】
【００２３】
本発明の抵抗変化素子は、抵抗変化させたい電極側近傍の抵抗変化層の抵抗を他方の電極側の抵抗より高くし、かつ、抵抗の高い抵抗変化層を膜厚が厚い部分と薄い部分とを意図的に形成することによって、抵抗変化動作を安定して開始させ、かつ、初期ブレークに必要な電流を低減することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】図１は本発明の第１の実施の形態に係る抵抗変化素子の断面構成の一例を示す模式図である。
【図２】図２（ａ）は本発明の第１の実施の形態に係る抵抗変化素子の製造方法において、メモリセルホールを形成するまでの工程を示す上面の模式図、図２（ｂ）は同図の断面を示す模式図である。
【図３】図３（ａ）は本発明の第１の実施の形態に係る抵抗変化素子の製造方法において、第１の抵抗変化層を形成する工程を示す上面からの模式図、図３（ｂ）は同図の断面を示す模式図である。
【図４】図４（ａ）は本発明の第１の実施の形態に係る抵抗変化素子の製造方法において、第２の抵抗変化層および第１の抵抗変化層を形成する工程を示す上面からの模式図、図４（ｂ）は図の断面を示す模式図である。
【図５】図５（ａ）は本発明の第１の実施の形態に係る抵抗変化素子の製造方法において、第２の電極を形成する工程を示す上面からの模式図、図５（ｂ）は同図の断面を示す模式図である。
【図６】図６は本発明の第１の抵抗変化層の成膜方法を説明するための模式図である。
【図７】図７は本発明の第１の抵抗変化層の成膜方法を用いて、メモリセルホール内に第１の抵抗変化層を成膜した時の結果を示す断面ＳＥＭ写真である。
【図８】図８は計算機シミュレーションによって計算した、本発明による抵抗変化素子の未動作時の高抵抗状態における電圧−電流特性を示す図である。
【図９】図９は本発明の第２の実施の形態に係る抵抗変化素子の断面構成の一例を示す模式図である。
【図１０】図１０は本発明の第３の実施の形態に係る抵抗変化素子の断面構成の一例を示す模式図である。
【図１１】図１１は本発明の第４の実施の形態に係る抵抗変化素子の断面構成の一例を示す模式図である。
【図１２】図１２（ａ）は本発明の第４の実施の形態に係る抵抗変化素子の製造方法において、メモリセルホールを形成するまでの工程を示す上面の模式図、図１２（ｂ）は同図の断面を示す模式図である。
【図１３】図１３（ａ）は本発明の第４の実施の形態に係る抵抗変化素子の製造方法において、第１の電極を形成する工程を示す上面の模式図、図１３（ｂ）は同図の断面を示す模式図である。
【図１４】図１４（ａ）は本発明の第４の実施の形態に係る抵抗変化素子の製造方法において、第１の抵抗変化層を形成する工程を示す上面からの模式図、図１４（ｂ）は同図の断面を示す模式図である。
【図１５】図１５は本発明の第５の実施の形態に係る抵抗変化素子の断面構成の一例を示す模式図である。
【図１６】図１６（ａ）は本発明の第５の実施の形態に係る抵抗変化素子の製造方法において、第１の抵抗変化層、第２の抵抗変化層および埋め込み層を形成する工程を示す上面の模式図、図１６（ｂ）は同図の断面を示す模式図である。
【図１７】図１７（ａ）は本発明の第５の実施の形態に係る抵抗変化素子の製造方法において、第１の抵抗変化層、第２の抵抗変化層および埋め込み層を形成する工程を示す上面の模式図、図１７（ｂ）は同図の断面を示す模式図である。
【図１８】図１８（ａ）は本発明の第５の実施の形態に係る抵抗変化素子の製造方法において、第２の電極を形成する工程を示す上面からの模式図、図１８（ｂ）は同図の断面を示す模式図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素については同じ符号を付して説明を省略する場合がある。
【００２６】
本発明において、「基板の上に形成する」とは、一般的な解釈に従って、基板の上に、直接、構造物を形成する場合と、基板の上に他のものを介して形成する場合との双方を意味する。また、「層間絶縁層」とは、不揮発性記憶素子の製造プロセスにおいて１つのプロセスで形成される層間絶縁層と、不揮発性記憶素子の製造プロセスにおいては複数のプロセスでそれぞれ形成された複数の層間絶縁層が１つに合体してなる層間絶縁層との双方を指す。また、「基板の厚み方向から見て」とは、「基板の厚み方向から透視して又は透視しないで見て」という意味である。
【００２７】
（第１の実施の形態）
本発明に係る抵抗変化素子は、基板と、前記基板上に形成された第１の電極と、前記基板上に形成された層間絶縁層と、前記層間絶縁層を貫通するように形成されたメモリセルホール内で、かつ、前記第１の電極上に形成された第１の抵抗変化層と、前記第１の抵抗変化層を覆うように前記メモリセルホール内に形成された第２の抵抗変化層と、前記メモリセルホールの上部を少なくとも覆い、かつ、少なくとも前記第２の抵抗変化層に電気的に接続された第２の電極とを含み、前記第１の電極と前記第２の電極との間に所定の電圧または電流を印加することにより、前記第１の電極と前記第２の電極との間の電気抵抗値が変化する抵抗変化素子であって、前記第１の抵抗変化層の、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となり、かつ、前記第１の抵抗変化層中の酸素濃度が前記第２の抵抗変化層中の酸素濃度より高いことを特徴とする抵抗変化素子である。本発明の第１の実施の形態に係る抵抗変化素子は、そのような抵抗変化素子のうち、前記層間絶縁層が前記第１の電極の上に形成され、前記メモリセルホールが前記層間絶縁層を貫通し、かつ、前記第１の電極の上面に達するように形成されていることを特徴とする抵抗変化素子である。以下、具体的に、本発明の第１の実施の形態に係る抵抗変化素子を説明する。
【００２８】
図１は、本発明の第１の実施の形態に係る抵抗変化素子９１の一例を示す断面図である。
【００２９】
図１に示すように、本実施形態による抵抗変化素子９１は、第１の電極１０１と、この第１の電極１０１を覆うように形成された層間絶縁層３００と、層間絶縁層３００内に形成され、その底面が第１の電極１０１の上面に達するメモリセルホール１５０と、メモリセルホール１５０の少なくとも底面を覆うように埋め込まれ、第１の電極１０１の上面に電気的に接続された第１の抵抗変化層２０１と、第１の抵抗変化層２０１を覆うようにメモリセルホール１５０内に形成された第２の抵抗変化層２０２と、メモリセルホール１５０の上部を覆い、かつ、第２の抵抗変化層２０２と電気的に接続された第２の電極１０２で構成される。さらに、第１の抵抗変化層２０１中の酸素濃度が、第２の抵抗変化層２０２中の酸素濃度より高い構成となっている。なお、抵抗変化素子９１は、基板上に形成されるが、図１には、基板の図示が省略されている（他の実施の形態についても同様）。
【００３０】
さらに、第１の抵抗変化層２０１中の酸素濃度は、本実施形態の抵抗変化素子９１の一度も抵抗変化させていない未動作状態での抵抗値（製造後の初期抵抗値）が、通常の抵抗変化動作時の高抵抗状態での抵抗値よりも大きい値となるような濃度になっている。ここで、「通常の抵抗変化動作」とは、抵抗変化素子を高抵抗状態と低抵抗状態との間で可逆的に遷移させる不揮発性記憶素子としての動作をいう。
【００３１】
また、図１に示すように、第１の抵抗変化層２０１の底面の膜厚を第１の電極１０１の上面に対して垂直方向の厚さとして定義したとき、第１の抵抗変化層２０１の底面の膜厚の分布が、メモリセルホール１５０の中心部からメモリセルホール１５０の周辺部に向かって連続的に減少し、メモリセルホール１５０の周辺部付近で極小点を持つ構成となっている。ここで、「第１の抵抗変化層２０１の底面」とは、第１の抵抗変化層２０１のうち、メモリセルホール１５０の底面に対向する箇所（面）をいう。また、「メモリセルホール１５０の周辺部付近」とは、メモリセルホール１５０の中心軸とメモリセルホール１５０の内側面との間であればいかなる位置でもよいが、好ましくは、中心軸からの距離よりも内側面からの距離が小さくなるような位置である。
【００３２】
具体的には、本実施形態では、第１の抵抗変化層２０１のメモリセルホール１５０の底の中心部での膜厚が１６ｎｍ、極小点での膜厚が１０ｎｍである。なお、これらの膜厚は、一例であり、本発明に係る抵抗変化素子を構成する第１の抵抗変化層２０１のメモリセルホール１５０の底での膜厚は、極小点を有すればよい。ただし、中心部での膜厚は、極小点での膜厚の１．５倍以上であるのが好ましいと考えられる。
【００３３】
ここで、本実施形態による抵抗変化素子９１のように、一度も抵抗変化させていない未動作状態での抵抗値が、通常の抵抗変化動作時の高抵抗状態での抵抗値よりも大きい値であり、その状態から抵抗値を下げることによって抵抗変化動作を実現する抵抗変化素子を、初期ブレーク型素子と定義する。
【００３４】
初期ブレーク型素子では、未動作時の高抵抗状態から抵抗値を下げる際に、通常の抵抗変化動作時より大きな電圧（初期ブレーク電圧）を印加して、ある一定値以上の電流（初期ブレーク電流）を流す必要がある。
【００３５】
第１の抵抗変化層のメモリセルホール底面での膜厚が均一な従来の構造では、初期ブレーク電流はメモリセルホール底面全面を流れるため、非常に大きな初期ブレーク電流を必要としていた。
【００３６】
それに対し、本実施形態では、初期ブレーク電流は第１の抵抗変化層２０１の膜厚が極小となる領域に集中して流れるため、初期ブレーク電流を小さくすることができる。
【００３７】
次に、図２（ａ）および（ｂ）から図５（ａ）および（ｂ）を用いて、本第１の実施の形態に係る抵抗変化素子９１の製造方法を説明する。各図において（ａ）は上面を示す模式図、（ｂ）は各図（ａ）におけるＸ−Ｘ’線の断面を矢印方向に見た断面図である。
【００３８】
まず、基板上（図示せず）にスパッタ法やＣＶＤ法等を用いて導電層を堆積後、露光プロセスを用いてマスキングしてエッチングすることにより、第１の電極１０１を形成する。この第１の電極１０１には、第１の抵抗変化層２０１の機能を十分に引き出し、即ち抵抗変化させ易い電極として、貴金属材料、例えば白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、もしくはこれらの混合物を用いるのが望ましい。これらの電極材料の標準電極電位は、抵抗変化材料を構成する遷移金属の標準電極電位より高いため酸化されにくく、これらの電極に正の電圧を印加した時、抵抗変化層中の酸素イオンがこれらの電極と抵抗変化層との界面近傍に高濃度酸素層となって偏在し、抵抗変化素子９１を高抵抗化させる。逆に負の電圧を印加した場合、界面近傍に偏在した酸素イオンは、母体の抵抗変化層全体に拡散するため、抵抗変化素子９１は低抵抗化する。上記のようなメカニズムが想定され、上記貴金属材料を抵抗変化させたい側に配置することで、安定した抵抗変化動作が得られる。もちろん、電極材料は抵抗変化材料を構成する遷移金属の標準電極電位より高い材料であれば、上記材料に限られることはない。
【００３９】
本実施形態ではイリジウム（Ｉｒ）を用いた。また、第１の電極１０１の寸法は、１．０μｍ×１．０μｍ、膜厚は５０ｎｍとした。
【００４０】
また、図には示していないが、本実施形態の抵抗変化素子９１を集積回路の記憶素子として用いる場合は、基板として、あらかじめトランジスタ回路などを形成した基板を用い、そのトランジスタ回路との電気的接続のためのビアホールと第１の電極１０１とが接続される。これについては後述する第３および第５の実施形態の説明においても同様である。
【００４１】
次に、例えばＣＶＤ法を用いてＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）−ＳｉＯで構成される層間絶縁層３００を厚さ８００ｎｍ堆積し、例えば化学機械研磨（ＣＭＰ）法で、第１の電極１０１上の層間絶縁層の膜厚が３００ｎｍになるように研磨を行うことでその表面をおおよそ平坦にする。
【００４２】
なお、この層間絶縁層３００には、ＴＥＯＳ−ＳｉＯ以外にも、シリコン窒化（ＳｉＮ）膜、低誘電率材料であるシリコン炭窒化膜（ＳｉＣＮ）やシリコン炭酸化膜（ＳｉＯＣ）あるいはシリコンフッ素酸化膜（ＳｉＯＦ）等を用いてもよい。さらに、これら材料の積層構造を用いても良い。
【００４３】
その後、層間絶縁層３００に第１の電極１０１の上面に達するメモリセルホール１５０（径５２０ｎｍ）を形成する（図２（ａ）および（ｂ））。つまり、層間絶縁層３００にメモリセルホール１５０を形成し、第1の電極１０１の上面をメモリセルホール１５０の底面に開口させる。これらについては、一般的な半導体プロセス（リソグラフィ、エッチング等）で用いられている技術を用いれば容易に形成することができる。
【００４４】
次に、図３（ａ）および（ｂ）に示すように、メモリセルホール１５０内および層間絶縁層３００の表面全体を覆うように、化学量論的組成を有する酸化物と比較して原子比である酸素の含有量が少ない酸化物である酸素不足型の第１の抵抗変化層２０１を成膜する。より詳しくは、メモリセルホール１５０内の底部および側壁上、および層間絶縁層３００上に、メモリセルホール１５０の底での膜厚が、メモリセルホール１５０の中心部付近からメモリセルホール１５０の周辺部に向かって連続的に減少し、メモリセルホール１５０の周辺部付近で極小値となる第１の抵抗変化層２０１を堆積する。ここではタンタル酸化物を用いた場合について説明する。これは以下のようにすれば形成できる。第１の抵抗変化層２０１の好適な範囲としては、ＴａＯｙ（２．１≦ｙ≦２．５）、膜厚は極小値となる部分の膜厚が１ｎｍ以上８ｎｍ以下が好ましい。なお、スパッタリング時のアルゴンガス流量に対する酸素ガス流量比を調整することにより、ＴａＯｙの化学式のｙの値を調整することができる。
【００４５】
具体的なスパッタリング時の工程に従って説明すると、まず、スパッタリング装置内に基板を設置し、スパッタリング装置内を７×１０−４Ｐａ程度まで真空引きする。そして、タンタルをターゲットとして、パワーを２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力を３．３Ｐａ、基板の設定温度を３０℃にし、スパッタリングを行う。酸素分圧比を１％から７％に変化させた場合、タンタル酸化物層中の酸素含有率は約４０％（ＴａＯ０．６６）から約７０%（ＴａＯ２．３）へと変化する。タンタル酸化物層の組成についてはラザフォード後方散乱法（Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定できる。また、化学量論的組成（ｓｔｏｉｃｈｉｏｍｅｔｒｙ）を有する酸化物とは、タンタル酸化物の場合、絶縁体であるＴａ２Ｏ５をここでは指し、酸素不足型とすることで金属酸化物は導電性を有するようになる。
【００４６】
さらに、例えばロングスロースパッタ（ｌｏｎｇ  ｔｈｒｏｗ  Ｓｐｕｔｔｅｒｉｎｇ）法などの堆積させる分子の進行方向の指向性が高い方法を用い、堆積させる分子の進行方向に対して基板を傾け、かつ、基板を自転させながら、堆積を行うと、メモリセルホール１５０の底面で膜厚分布を持つように第１の抵抗変化層２０１を堆積することが出来る。
【００４７】
図６を用いて、この堆積方法の成膜条件を説明する。図６に示したように、メモリセルホール１５０の最表面での開口寸法をａ、メモリセルホール１５０の高さをｂ、堆積させる分子の進行方向に対する基板１の傾斜角をθとすると、
０°＜θ≦ａｒｃｔａｎ（ａ／２ｂ）  ・・・（式１）
を満たすことによって、メモリセルホール１５０の中心部からメモリセルホール１５０の周辺部に向かって連続的に変化し、メモリセルホール１５０の周辺部付近で極小点を持つように、第１の抵抗変化層２０１を形成することができる。つまり、堆積分子の進行方向に対して、基板の表面が垂直方向になる状態から、基板を０°より大きく、かつ、ａｒｃｔａｎ（ａ／２ｂ）以下の角度だけ傾け、かつ、基板を自転させながら、メモリセルホール１５０内および層間絶縁層３００上に、第１の抵抗変化層２０１の材料を堆積させる。さらに、メモリセルホール１５０の底部での膜厚の変化の具合は、θを変えることによって変化させることが可能であり、θが０°に近いほど膜厚の変化の割合は小さく（平坦に近い）、θが大きいほど膜厚の変化の割合は大きくなるが、実効的には１０°≦θ≦０．９ａｒｃｔａｎ（ａ／２ｂ）の範囲が望ましい。
【００４８】
図７に、ａ＝０．５２μｍ、ｂ＝２５０ｎｍ、θ＝４５°の条件で、第１の抵抗変化層材料として化学量論的組成を有する酸化物と比較して原子比である酸素の含有量が少ない酸化物である酸素不足型のタンタル酸化物（ＴａＯ２．５）を、平坦基板上換算１００ｎｍ成膜したときの結果を示す。メモリセルホール底部の中心の膜厚Ｔ１に対して、底部周辺部付近の極小点の膜厚Ｔ２は、Ｔ１の約６０％の膜厚になっていることが確認できる。
【００４９】
本実施形態では、第１の抵抗変化層２０１のメモリセルホール１５０底の極小点での膜厚が１０ｎｍとなるように、第１の抵抗変化層２０１を成膜した。
【００５０】
次に、第１の抵抗変化層２０１上に、第１の抵抗変化層２０１を堆積させるのと同様の方法を用いて、第１の抵抗変化層２０１より酸素含有量の少ないタンタル酸化物（ＴａＯｘ）を堆積させる。第２の抵抗変化層２０２の組成は、ＴａＯｘ（０．８≦ｘ≦１．９）であることが望ましい。このとき、堆積させる膜はメモリセルホール１５０全体を埋める必要があるため、堆積時の基板の傾斜角は０°に近いことが望ましく、堆積膜厚はメモリセルホールを十分に埋めることが出来る膜厚が必要であり、本実施形態では傾斜角０°、平坦基板上での堆積膜厚５００ｎｍとした。上記のように、メモリセルホール中に、まず第１の抵抗変化層を成膜した後、続けて第２の抵抗変化層を成膜することで、抵抗変化に重要な第１の抵抗変化層が、ドライエッチ工程での電気的、あるいは化学的なダメージから保護される効果も期待できる。
【００５１】
その後、図４（ａ）および（ｂ）に示すように、層間絶縁層３００の表面が露出するまでＣＭＰを行い、表面をおおよそ平坦化することで、第１の抵抗変化層２０１および第２の抵抗変化層２０２を形成する。この時のＣＭＰでは、プロセス安定性の観点から、第１の抵抗変化層２０１の研磨レートが層間絶縁層３００の研磨レートより高いことが望ましい。本実施形態では、タングステン（Ｗ）のＣＭＰで一般的に用いられる酸性スラリーを用いた。
【００５２】
次に図５（ａ）および（ｂ）に示すように、メモリセルホール１５０上および層間絶縁層３００上に第２の電極１０２を形成するが、これは以下のようにして形成できる。
【００５３】
すなわち、図４（ａ）および（ｂ）の表面にスパッタ法やＣＶＤ法等を用いて導電層を堆積後、露光プロセスを用いてマスキングしてエッチングする。
【００５４】
この第２の電極１０２には、第１の電極１０１と同じ材料を用いることができるが、第２の抵抗変化層２０２の第２の電極１０２との界面付近の抵抗を低抵抗に保ち易い電極として、即ち抵抗変化しにくい電極として、銅（Ｃｕ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、あるいは窒化タンタル（ＴａＮ）を用いても良い。またこれら材料の成膜方法にはスパッタ法やＣＶＤ法等が用いられる。
【００５５】
本実施形態では第２の電極１０２として窒化タンタル（ＴａＮ）を用い、１．０μｍ×１．０μｍの寸法、膜厚は５０ｎｍとした。
【００５６】
また、図５（ａ）および（ｂ）には示していないが、本実施形態の抵抗変化素子９１を集積回路の記憶素子として用いる場合には、基板として、あらかじめトランジスタ回路などを形成した基板を用い、第２の電極１０２の上に層間絶縁層および例えばタングステンビアがさらに形成される。これらは、一般的な半導体プロセスを用いて容易に形成することが出来る。このタングステンビアと、基板のトランジスタ回路に電気的に接続されるように形成された、例えばタングステンビアとが、さらにその上に形成された配線で接続される。これについては後述する第２、第４および第５の実施形態の説明においても同様である。
【００５７】
なお、本実施形態では、第１の電極１０１、第２の電極１０２およびメモリセルホール１５０の平面視における形状として、正方形で示したが、本形状はこれに限定されるものではなく、長方形、楕円、円、多角形などの形状を用いても同様の効果が得られる。これについては後述する第２の実施形態以降の説明においても同様である。
【００５８】
次に、本発明の抵抗変化素子９１の効果について説明する。
【００５９】
図８は、発明者らが実験から得たデータを元に、本発明構造による抵抗変化素子９１の初期抵抗状態における電流−電圧特性と、従来構造の抵抗変化素子の初期抵抗状態における電流−電圧特性とをシミュレーション計算により比較した結果である。構造１は従来構造の抵抗変化素子、構造２は本発明構造による抵抗変化素子９１である。
【００６０】
ここで、第１の抵抗変化層はＴａＯ２．５、第２の抵抗変化層はＴａＯ１．９、第１の電極はＩｒ、および第２の電極はＴａＮとした。
【００６１】
また、構造１の第１の抵抗変化層は膜厚５ｎｍの均一膜とし、構造２の第１の抵抗変化層はメモリセルホール中心部で９．１ｎｍ、メモリセルホール端付近の極小点で５ｎｍとした。さらに、メモリセルホールは構造１および構造２共に直径１μｍの円形とした。
【００６２】
本シミュレーション計算で用いた構造１のように、均一膜厚の酸素含有量の多い金属酸化物を抵抗変化側の極側に配置し、酸素含有量の少ない金属酸化物をもう一方の電極側に配置した構造では、初期ブレークは印加された電圧がある一定の値に達したときに発生する。この初期ブレーク電圧は、酸素含有量の多い金属酸化物の膜厚で決まる。本例の場合の構成である９．１ｎｍのＴａＯ２．５を用いた場合の初期ブレーク電圧は２．５Ｖであり、初期ブレーク後は電流が急激に増加する（図８では初期ブレーク直前までの電流-電圧特性のみを計算）。
【００６３】
図８より、構造１の抵抗変化素子での初期ブレーク電流は１１ｍＡであるのに対して、本発明構造である構造２の抵抗変化素子９１では２．３ｍＡとなっており、約２１％に減少することが分かる。
【００６４】
以上のように、第１の実施形態の構造、すなわち、第１の抵抗変化層２０１の膜厚がメモリセルホール１５０の中央部からメモリセルホール１５０の周辺部に向かってその膜厚が減少し周辺部付近で極小値をとる構造とすることによって、初期ブレーク電流を削減することが可能となる。
【００６５】
（第２の実施の形態）
図９は、本発明の第２の実施の形態に係る抵抗変化素子９２の一例を示す断面図である。
【００６６】
本実施形態の抵抗変化素子９２と、第１の実施の形態の抵抗変化素子９１との違いは、第１の電極１０３が下部配線１０の上面に接合されて形成されていることである。
【００６７】
このような構造は、第１の実施の形態で第１の電極１０１を形成するために堆積される導電層を、下側が下部配線材料の膜、上側が第１の電極材料の膜とする積層膜にすることによって形成される。露光プロセスを用いてマスキングして、この積層膜をエッチングすることにより、下部配線１０および第１の電極１０３が形成される。
【００６８】
この第１の電極１０３の材料には、第１の実施の形態における第１の電極１０１と同じ材料を用いることができ、本実施の形態では膜厚５０ｎｍのＩｒを用いた。また、この下部配線１０には、Ａｌ、Ｃｕ、Ａｌ−Ｃｕ合金、Ｔｉ−Ａｌ−Ｎ合金等の材料を用いることができるが、本実施形態では、スパッタ法により堆積したＡｌ膜を用い、膜厚は２００ｎｍ〜４００ｎｍ、幅は約１．０μｍとした。
【００６９】
次に、例えばＣＶＤ法を用いてＴＥＯＳ−ＳｉＯで構成される層間絶縁層３００を厚さ１２００ｎｍ堆積し、例えば化学機械研磨（ＣＭＰ）で、第１の電極１０３上の層間絶縁層の膜厚が３００ｎｍになるように研磨を行うことでその表面をおおよそ平坦にする。
【００７０】
これ以降の作製工程は、第１の実施の形態と同様であるので、説明を省略する。
【００７１】
このように、第１の電極１０３を下部配線１０の上面に直接形成することによって、下部配線１０をトランジスタ回路の配線と共通化することが可能となり、回路用配線と抵抗変化素子９２の第１の電極との接続用ビアの削減、マスク枚数の削減、などの作製プロセスの簡略化・低コスト化の効果が得られる。
【００７２】
このような、第１の電極１０３を下部配線１０の上面に直接形成することの効果は、後述する第３および第５の実施形態においても同様に得られる。
【００７３】
（第３の実施の形態）
図１０は、本発明の第３の実施の形態に係る抵抗変化素子９３の一例を示す断面図である。
【００７４】
本実施形態の抵抗変化素子９３と、第１の実施の形態の抵抗変化素子９１との違いは、第２の電極１０４が上部配線２０の下面に接合されて形成されていることである。
【００７５】
第１の抵抗変化層２０１および第２の抵抗変化層２０２までの作製工程（図４（ａ）および（ｂ））は、第１の実施の形態と同様であり、第１の実施の形態と第３の実施の形態とで共通する要素については、同一名称を付して説明を省略する。
【００７６】
すなわち、図４（ａ）および（ｂ）で示した構造の表面にスパッタ法もしくはＣＶＤ法等を用いて第２の電極となる導電層を堆積後、さらにスパッタ法もしくはＣＶＤ法等を用いて上部配線となる導電層を堆積させる。その後、露光プロセスを用いてマスキングして、この積層膜をエッチングすることにより、第２の電極１０４および上部配線２０が形成される。
【００７７】
この第２の電極１０４の材料には、第１の実施の形態における第２の電極１０２と同じような材料を用いることができ、本実施の形態では膜厚５０ｎｍのＴａＮを用いた。また、この上部配線２０には、Ａｌ、Ｃｕ、Ａｌ−Ｃｕ合金、Ｔｉ−Ａｌ−Ｎ合金等の材料を用いることができるが、本実施形態では、スパッタ法により堆積したＡｌ膜を用い、膜厚は２００ｎｍ〜４００ｎｍ、幅は約１．０μｍとした。
【００７８】
このように、第２の電極１０４を上部配線２０の下面に直接形成することによって、上部配線２０をトランジスタ回路の配線と共通化することが可能となり、配線と抵抗変化素子９３の第２の電極との接続用ビアの削減、マスク枚数の削減、などの作製プロセスの簡略化・低コスト化の効果が得られる。
【００７９】
このような、第２の電極１０４を上部配線２０の下面に直接形成することの効果は、第２の実施形態および後述する第４、第５の実施形態においても同様に得られる。
【００８０】
（第４の実施の形態）
本発明の第４の実施の形態に係る抵抗変化素子は、基板と、前記基板上に形成された第１の電極と、前記基板上に形成された層間絶縁層と、前記層間絶縁層を貫通するように形成されたメモリセルホール内で、かつ、前記第１の電極上に形成された第１の抵抗変化層と、前記第１の抵抗変化層を覆うように前記メモリセルホール内に形成された第２の抵抗変化層と、前記メモリセルホールの上部を少なくとも覆い、かつ、少なくとも前記第２の抵抗変化層に電気的に接続された第２の電極とを含み、前記第１の電極と前記第２の電極との間に所定の電圧または電流を印加することにより、前記第１の電極と前記第２の電極との間の電気抵抗値が変化する抵抗変化素子であって、前記第１の抵抗変化層の、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となり、かつ、前記第１の抵抗変化層中の酸素濃度が前記第２の抵抗変化層中の酸素濃度より高いことを特徴とする抵抗変化素子のうち、さらに、前記基板上に形成された第１の配線を含み、前記メモリセルホールは、前記層間絶縁層を貫通し、かつ、前記第１の配線の上面に達するように形成され、前記第１の電極は、少なくとも前記メモリセルホール内の底部で、かつ、前記第１の配線上に形成されていることを特徴とする抵抗変化素子である。以下、具体的に、本発明の第４の実施の形態に係る抵抗変化素子を説明する。
【００８１】
図１１は、本発明の第４の実施の形態に係る抵抗変化素子９４の一例を示す断面図である。
【００８２】
本実施形態の抵抗変化素子９４と、第２の実施の形態の抵抗変化素子９２との違いは、図９においては第１の電極１０３が第１の配線１０の上面全面に形成されているのに対して、図１１では第１の電極１０５がメモリセルホール底の第１の配線３０の上面にのみ形成されていることである。
【００８３】
次に、図１２（ａ）および（ｂ）から図１４（ａ）および（ｂ）を用いて、本第４の実施の形態に係る抵抗変化素子９４の製造方法を説明する。各図において（ａ）は上面を示す模式図、（ｂ）は各図（ａ）におけるＸ−Ｘ’線の断面を矢印方向に見た断面図である。
【００８４】
まず、基板上（図示せず）に第１の配線３０を形成するが、これには一般的な半導体プロセスの配線工程で用いられるＡｌ、Ａｌ−Ｃｕ合金、Ｔｉ−Ａｌ−Ｎ合金等の配線もしくは、ダマシンプロセスで形成したＣｕ配線を用いることができる。
【００８５】
本実施形態では、ダマシン法により堆積したＣｕ配線を用い、Ｃｕ膜厚は２００ｎｍ、配線幅は約１．０μｍとした。
【００８６】
次に、例えばＣＶＤ法を用いてＴＥＯＳ−ＳｉＯで構成される層間絶縁層３００を厚さ８００ｎｍ堆積し、例えば化学機械研磨（ＣＭＰ）で、第１の配線３０上の層間絶縁層の膜厚が３００ｎｍになるように研磨を行うことでその表面をおおよそ平坦にする。
【００８７】
なお、この層間絶縁層３００には、ＴＥＯＳ−ＳｉＯ以外にも、シリコン窒化（ＳｉＮ）膜、低誘電率材料であるシリコン炭窒化（ＳｉＣＮ）膜やシリコン炭酸化（ＳｉＯＣ）膜あるいはシリコンフッ素酸化（ＳｉＯＦ）膜等を用いてもよい。さらに、これら材料の積層構造を用いても良い。
【００８８】
その後、図１２（ｂ）に示すように、層間絶縁層３００に第１の配線３０の上面に達するメモリセルホール１５０を形成する。つまり、層間絶縁層３００にメモリセルホール１５０を形成し、第1の配線３０の上面をメモリセルホール１５０の底面に開口させる。これらについては、一般的な半導体プロセス（リソグラフィ、エッチング等）で用いられている技術を用いれば容易に形成することができる。
【００８９】
次に、図１３（ａ）および（ｂ）に示すように、メモリセルホール１５０底部に露出した第１の配線３０上に、例えば無電解選択成長めっき法を用いて、第１の電極１０５を形成する。
【００９０】
本実施の形態において、第１の電極１０５にはＰｔを用い、無電解Ｐｔめっき浴には、ヒドラジン−アンモニア系Ｐｔめっき浴、またはホウ素系化合物や次亜リン酸を還元剤として含むＰｔめっき浴を用いるとよい。また、Ｐｔ電極膜の膜厚は５ｎｍ〜５０ｎｍ程度が望ましく、本実施の形態では２５ｎｍとした。また、第１の配線３０の上面にシード層をあらかじめ形成しておくと、選択成長がさらに効率的に行うことができる。シード層としては、ニッケル、ニッケルーリン合金またはニッケル−ホウ素合金を用いることができる。
【００９１】
次に、図１４（ａ）および（ｂ）に示すようにメモリセルホール１５０内および層間絶縁層３００の表面を覆うように第１の抵抗変化層２０１を堆積するが、これは第１の実施の形態における図３（ａ）および（ｂ）と同様に形成でき、これ以降の形成方法は第１の実施の形態と同じであるため説明は省略する。
【００９２】
本実施形態のような構成とすることにより、第１の電極１０５の材料に用いられるＰｔやＰｄ、Ｉｒなどの貴金属のエッチングプロセスによる形状加工が不要となるため、以下のような効果が得られる。つまり、第１の電極の材料に用いられる貴金属系の金属は、反応性イオンエッチングなどを用いた一般的なドライエッチプロセスでは断面形状を垂直に加工することが困難であり、また、エッチングガスとの反応生成物の蒸気圧が高いためエッチング後の再付着物を完全に除去することが難しい。このため、微細パターンでの再付着物によるショートや細線形状の悪化が発生し易く、微細化にとっては問題となる。本実施形態では、貴金属の形状加工が不要なため、このような問題が発生しないので、微細化し易いという効果が得られる。また、貴金属電極はメモリセルホール底部にのみ選択的に形成されるため、貴金属材料の使用量が少なくでき、かつ、利用率が向上して、貴金属電極を使用しても低コストで製造が可能となるという効果も得られる。
【００９３】
（第５の実施の形態）
図１５は、本発明の第５の実施の形態に係る抵抗変化素子９５の一例を示す断面図である。
【００９４】
本実施形態の抵抗変化素子９５と、第１の実施の形態の抵抗変化素子９１との違いは、メモリセルホール１５０に埋め込まれた第２の抵抗変化層２１２の上に、さらに埋め込み層２１３が埋め込まれていることである。
【００９５】
次に、図１６（ａ）および（ｂ）から図１８（ａ）および（ｂ）を用いて、本実施の形態５の抵抗変化素子９５の製造方法を説明する。各図において（ａ）は上面を示す模式図、（ｂ）は各図（ａ）におけるＸ−Ｘ’線の断面を矢印方向に見た断面図である。
【００９６】
第１の抵抗変化層２０１を形成するまでの作製工程（図３（ａ）および（ｂ））は、第１の実施の形態と同様であり、第１の実施の形態と第５の実施の形態とで共通する要素については、同一名称を付して説明を省略する。
【００９７】
まず、図３（ａ）および（ｂ）で示した構造の表面に、第１の抵抗変化層２０１を成膜するのと同様の方法を用いて、第１の抵抗変化層２０１より酸素含有量の少ない第２の抵抗変化層２１２を堆積させる。このとき、堆積させる膜はメモリセルホール底の第１の抵抗変化層２０１の表面を一様に覆うことが望ましいため、堆積時の基板の傾斜角は０°に近いことが望ましく、堆積膜厚はメモリセルホール底の第１の抵抗変化層２０１上で１０ｎｍ〜１００ｎｍ程度が望ましい。本実施形態では傾斜角０°、メモリセルホール底の第１の抵抗変化層２０１上での堆積膜厚５０ｎｍとした。
【００９８】
さらに、第２の抵抗変化層２１２の上に埋め込み層２１３をメモリセルホール１５０が完全に埋まるように堆積させる（図１６（ａ）および（ｂ））。
【００９９】
埋め込み層（導電層）２１３の材料には、第１の実施形態における第２の電極１０２と同じ材料を用いることが望ましく、成膜方法としては埋め込み性の高いロングスロースパッタ法やＣＶＤ法等が用いられる。
【０１００】
本実施形態では埋め込み層２１３としてタングステン（Ｗ）を用い、成膜の膜厚は平坦基板上換算で４００ｎｍとした。
【０１０１】
続いて、メモリセルホール１５０以外の層間絶縁層３００の表面上の埋め込み層２１３および第２の抵抗変化層２１２、第１の抵抗変化層２０１をＣＭＰを用いて研磨・除去することによって全体表面をおおよそ平坦化すると共に、メモリセルホール１５０内に埋め込み層２１３、第２の抵抗変化層２１２および第１の抵抗変化層２０１を形成する（図１７（ａ）および（ｂ））。
【０１０２】
この時のＣＭＰには、プロセス安定性の観点から、埋め込み層２１３、第２の抵抗変化層２１２および第１の抵抗変化層２０１の研磨レートが、層間絶縁層３００の研磨レートより高いことが望ましい。本実施形態では、タングステン（Ｗ）のＣＭＰで一般的に用いられる酸性スラリーを用いた。
【０１０３】
次に図１８（ａ）および（ｂ）に示すように、図１７（ａ）および（ｂ）で示した構造の表面に第２の電極１０２を形成するが、これは第１の実施形態の図５（ａ）および（ｂ）の工程と同じであるため、説明は省略する。
【０１０４】
第１〜第４の実施の形態で説明した構成では、メモリセルホール全体を埋めるように第２の抵抗変化層を堆積するため、メモリセルホールの高さに応じて第２の抵抗変化層の堆積膜厚を厚くする必要があるが、本実施形態のような埋め込み層を形成する構造とすることによって、第２の抵抗変化層２１２の膜厚をメモリセルホール１５０の高さと関係なく設定することが可能となり、第１の実施の形態に比べて薄くすることが可能となる。このため、第１の電極１０１と第２の電極１０２間に電圧を印加したときの、第２の抵抗変化層２１２の実効膜厚も薄く出来ることから、初期ブレーク電圧を下げることが出来るという効果が得られる。
【０１０５】
以上、本発明に係る抵抗変化素子およびその製造方法について、第１〜第５の実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の主旨を逸脱しない範囲で、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、各実施の形態における構成要素を任意に組み合わせることで得られる形態も、本発明に含まれる。
【０１０６】
たとえば、第５の実施形態の如く第２の抵抗変化層の内部に埋め込み層（導電層）を形成する構造は、第１〜第４の実施形態の構造（図１、図９、図１０、図１１）に対しても適用することが可能であり、上述した作用効果と同様の作用効果を奏する。
【０１０７】
また、上記実施の形態では、第１の抵抗変化層および第２の抵抗変化層を構成する酸素不足型の遷移金属酸化物は、酸化タンタルであったが、本発明に係る抵抗変化素子を構成する第１の抵抗変化層および第２の抵抗変化層は、この材料に限られず、酸化タンタル、酸化ハフニウム、および酸化ジルコニウムから選ばれる少なくとも１種を含むものであればよい。
【０１０８】
つまり、上記の各実施の形態においては、抵抗変化層はタンタル酸化物の積層構造で構成されていたが、本発明の上述した作用効果は、タンタル酸化物の場合に限って発現されるものではなく、本発明はこれに限定されない。例えば、ハフニウム（Ｈｆ）酸化物の積層構造やジルコニウム（Ｚｒ）酸化物の積層構造などであってもよい。
【０１０９】
ハフニウム酸化物の積層構造を採用する場合は、第１のハフニウム酸化物の組成をＨｆＯｙとし、第２のハフニウム酸化物の組成をＨｆＯｘとすると、０．９≦ｘ≦１．６程度であって、ｙが１．８＜ｙ＜２．０程度で、第１のハフニウム酸化物の膜厚は、極小値をとる部分で３ｎｍ以上、４ｎｍ以下であることが好ましい。
【０１１０】
また、ジルコニウム酸化物の積層構造を採用する場合は、第１のジルコニウム酸化物の組成をＺｒＯｙとし、第２のジルコニウム酸化物の組成をＺｒＯｘとすると、０．９≦ｘ≦１．４程度であって、ｙが１．９＜ｙ＜２．０程度で、第１のジルコニウム酸化物の膜厚は、極小値をとる部分で１ｎｍ以上、５ｎｍ以下であることが好ましい。
【０１１１】
また、ハフニウム酸化物の場合は、ハフニウムをターゲットとして、アルゴンガスと酸素ガスとをあわせたガス中でスパッタリングを行い、第１のハフニウム酸化物層および第２のハフニウム酸化物層の酸素含有率は、上述したタンタル酸化物の場合と同様、スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
【０１１２】
ジルコニウム酸化物の場合は、ジルコニウムをターゲットとして、アルゴンガスと酸素ガスとをあわせたガス中でスパッタリングを行い、第１のジルコニウム酸化物層および第２のジルコニウム酸化物層の酸素含有率は、上述したタンタル酸化物の場合と同様、スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
【産業上の利用可能性】
【０１１３】
本発明の抵抗変化素子およびそれを用いた不揮発性半導体記憶装置は、集積度が高く低電力で、かつ、高速の動作が可能で、しかも安定した書き込みおよび読み出し特性を有しており、デジタル家電、メモリカード、携帯型電話機およびパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性半導体記憶装置として有用である。
【符号の説明】
【０１１４】
１    基板
１０    下部配線
２０    上部配線
３０    第１の配線
９１〜９５    抵抗変化素子
１０１，１０３，１０５    第１の電極
１０２，１０４    第２の電極
１５０    メモリセルホール
２０１    第１の抵抗変化層
２０２，２１２    第２の抵抗変化層
２１３    埋め込み層
３００    層間絶縁層
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１の電極と、
前記基板上に形成された層間絶縁層と、
前記層間絶縁層を貫通するように形成されたメモリセルホール内で、かつ、前記第１の電極上に形成された第１の抵抗変化層と、
前記第１の抵抗変化層を覆うように前記メモリセルホール内に形成された第２の抵抗変化層と、
前記メモリセルホールの上部を少なくとも覆い、かつ、少なくとも前記第２の抵抗変化層に電気的に接続された第２の電極と、を含み、
前記第１の電極と前記第２の電極との間に所定の電圧または電流を印加することにより、前記第１の電極と前記第２の電極との間の電気抵抗値が変化する抵抗変化素子であって、
前記第１の抵抗変化層の、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となり、
かつ、前記第１の抵抗変化層中の酸素濃度が前記第２の抵抗変化層中の酸素濃度より高い、
抵抗変化素子。
【請求項２】
前記層間絶縁層は、前記第１の電極の上に形成され、
前記メモリセルホールは、前記層間絶縁層を貫通し、かつ、前記第１の電極の上面に達するように形成されている
請求項１に記載の抵抗変化素子。
【請求項３】
さらに、前記基板上に形成された第１の配線を含み、前記メモリセルホールは、前記層間絶縁層を貫通し、かつ、前記第１の配線の上面に達するように形成され、
前記第１の電極は、少なくとも前記メモリセルホール内の底部で、かつ、前記第１の配線上に形成されている、
請求項１に記載の抵抗変化素子。
【請求項４】
当該抵抗変化素子の製造直後における未動作時の抵抗値が、抵抗変化動作時における高抵抗状態での抵抗値より高い、
請求項１から請求項３のいずれかに記載の抵抗変化素子。
【請求項５】
前記第２の抵抗変化層を覆うように前記メモリセルホール内に形成された埋め込み導電層をさらに備え、
前記第２の電極は、少なくとも前記埋め込み導電層および前記第２の抵抗変化層に電気的に接続されている、
請求項１から請求項４のいずれかに記載の抵抗変化素子。
【請求項６】
前記第１の電極の下面が、前記第１の電極の下方に形成された配線の上面に接続されている、
請求項１または２に記載の抵抗変化素子。
【請求項７】
前記第２の電極の上面が、前記第２の電極の上方に形成された配線の下面に接続されている、
請求項１から請求項６のいずれかに記載の抵抗変化素子。
【請求項８】
前記第１の電極が、白金、パラジウム、イリジウムのいずれか、もしくはその混合物で構成される、
請求項１から請求項７のいずれかに記載の抵抗変化素子。
【請求項９】
前記第２の電極が、銅、チタン、タングステン、タンタル、窒化チタン、窒化タングステン、あるいは窒化タンタルから選ばれる少なくとも１種を含む、
請求項１から請求項８のいずれかに記載の抵抗変化素子。
【請求項１０】
前記第１の抵抗変化層および前記第２の抵抗変化層が酸素不足型の遷移金属酸化物で構成され、
前記酸素不足型の遷移金属酸化物は、タンタルまたはハフニウムまたはジルコニウムの酸化物で構成される、
請求項１から請求項９のいずれかに記載の抵抗変化素子。
【請求項１１】
基板上に第１の電極を形成する工程と、
前記基板および前記第１の電極上に層間絶縁層を堆積する工程と、
前記層間絶縁層にメモリセルホールを形成し、前記第1の電極の上面を前記メモリセルホールの底面に開口させる工程と、
前記メモリセルホール内の底部および側壁上、および前記層間絶縁層上に、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となる第１の抵抗変化層を堆積する工程と、
前記第１の抵抗変化層上に前記第２の抵抗変化層を堆積する工程と、
前記層間絶縁層上に堆積された前記第１の抵抗変化層および前記第２の抵抗変化層を化学機械研磨法により除去し、前記メモリセルホール内に前記第１および第２の抵抗変化層を形成する工程と、
前記化学機械研磨法による処理の後に、前記メモリセルホール上および前記層間絶縁層上に第２の電極を形成する工程と、を含む、
抵抗変化素子の製造方法。
【請求項１２】
基板上に第１の配線を形成する工程と、
前記基板および前記第１の配線上に層間絶縁層を堆積する工程と、
前記層間絶縁層にメモリセルホールを形成し、前記第1の配線の上面を前記メモリセルホールの底面に開口させる工程と、
前記メモリセルホールの底部で、かつ、前記第１の配線の上面に前記第１の電極を形成する工程と、
前記メモリセルホールの底部で、かつ、前記第１の電極の上、および前記メモリセルホールの側壁上および前記層間絶縁層上に、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となる第１の抵抗変化層を堆積する工程と、
前記第１の抵抗変化層上に前記第２の抵抗変化層を堆積する工程と、
前記層間絶縁層上に堆積された前記第１の抵抗変化層および前記第２の抵抗変化層を化学機械研磨法により除去し、前記メモリセルホール内に前記第１および第２の抵抗変化層を形成する工程と、
前記化学機械研磨法による処理の後に、前記メモリセルホール上および前記層間絶縁層上に第２の電極を形成する工程と、を含む、
抵抗変化素子の製造方法。
【請求項１３】
前記第１の電極はめっき法を用いて形成する
請求項１２に記載の抵抗変化素子の製造方法。
【請求項１４】
さらに、前記第１の抵抗変化層上に前記第２の抵抗変化層を堆積する工程の後に、前記第２の抵抗変化層上に埋め込み導電膜を形成する工程を含み、
前記化学機械研磨法による除去工程では、前記層間絶縁層上に堆積された前記第１の抵抗変化層および前記第２の抵抗変化層に加えて、前記埋め込み導電膜を化学機械研磨法により除去し、前記メモリセルホール内に前記第１および前記第２の抵抗変化層および前記埋め込み導電膜を形成する、
請求項１１から請求項１３のいずれかに記載の抵抗変化素子の製造方法。
【請求項１５】
前記メモリセルホールを形成する工程は、
前記層間絶縁層に最表面での開口寸法がａ、高さがｂのメモリセルホールを形成する工程を含み、
前記第１の抵抗変化層を形成する工程は、
前記第１の抵抗変化層を堆積させる方法として堆積分子の進行方向の指向性が高いスパッタ法を用い、前記堆積分子の進行方向に対して、前記基板表面が垂直方向になる状態から、前記基板を０°より大きく、かつ、ａｒｃｔａｎ（ａ／２ｂ）以下の角度傾け、かつ、前記基板を自転させながら、前記メモリセルホール内および前記層間絶縁層上に、前記第１の抵抗変化層の材料を堆積させる工程を含む、
請求項１１から請求項１４のいずれかに記載の抵抗変化素子の製造方法。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2010119677.tif 000021
【図２】
2010119677.tif 000022
【図３】
2010119677.tif 000023
【図４】
2010119677.tif 000024
【図５】
2010119677.tif 000025
【図６】
2010119677.tif 000026
【図７】
2010119677.tif 000027
【図８】
2010119677.tif 000028
【図９】
2010119677.tif 000029
【図１０】
2010119677.tif 000030
【図１１】
2010119677.tif 000031
【図１２】
2010119677.tif 000032
【図１３】
2010119677.tif 000033
【図１４】
2010119677.tif 000034
【図１５】
2010119677.tif 000035
【図１６】
2010119677.tif 000036
【図１７】
2010119677.tif 000037
【図１８】
2010119677.tif 000038
【手続補正書】
【提出日】平成22年11月9日(2010.11.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
基板と、
前記基板上に形成された第１の電極と、
前記基板上に形成された層間絶縁層と、
前記層間絶縁層を貫通するように形成されたメモリセルホール内の底部および側壁上に形成された第１の抵抗変化層と、
前記第１の抵抗変化層を覆うように前記メモリセルホール内に形成された第２の抵抗変化層と、
前記メモリセルホールの上部を少なくとも覆い、かつ、少なくとも前記第２の抵抗変化層に電気的に接続された第２の電極と、を含み、
前記第１の電極と前記第２の電極との間に所定の電圧または電流を印加することにより、前記第１の電極と前記第２の電極との間の電気抵抗値が変化する抵抗変化素子であって、
前記第１の抵抗変化層の、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となり、
かつ、前記第１の抵抗変化層中の酸素濃度が前記第２の抵抗変化層中の酸素濃度より高い、
抵抗変化素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
上記の目的を達成するために、本発明における抵抗変化素子の一態様は、基板と、前記基板上に形成された第１の電極と、前記基板上に形成された層間絶縁層と、前記層間絶縁層を貫通するように形成されたメモリセルホール内の底部および側壁上に形成された第１の抵抗変化層と、前記第１の抵抗変化層を覆うように前記メモリセルホール内に形成された第２の抵抗変化層と、前記メモリセルホールの上部を少なくとも覆い、かつ、少なくとも前記第２の抵抗変化層に電気的に接続された第２の電極とを含み、前記第１の電極と前記第２の電極との間に所定の電圧または電流を印加することにより、前記第１の電極と前記第２の電極との間の電気抵抗値が変化する抵抗変化素子であって、前記第１の抵抗変化層の、前記メモリセルホール底での膜厚が、前記メモリセルホール中心部付近から前記メモリセルホール周辺部に向かって連続的に減少し、前記メモリセルホール周辺部付近で極小値となり、かつ、前記第１の抵抗変化層中の酸素濃度が前記第２の抵抗変化層中の酸素濃度より高いことを特徴とする。
【手続補正書】
【提出日】平成22年12月3日(2010.12.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
図７に、ａ＝０．５２μｍ、ｂ＝２５０ｎｍ、θ＝４５°の条件で、第１の抵抗変化層材料として化学量論的組成を有する酸化物と比較して原子比である酸素の含有量が少ない酸化物である酸素不足型のタンタル酸化物（ＴａＯy）を、平坦基板上換算１００ｎｍ成膜したときの結果を示す。メモリセルホール底部の中心の膜厚Ｔ１に対して、底部周辺部付近の極小点の膜厚Ｔ２は、Ｔ１の約６０％の膜厚になっていることが確認できる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
次に、第１の抵抗変化層２０１上に、第１の抵抗変化層２０１を堆積させるのと同様の方法を用いて、第２の抵抗変化膜２０２として、第１の抵抗変化層２０１より酸素含有量の少ないタンタル酸化物（ＴａＯx）を堆積させる。第２の抵抗変化膜２０２の組成は、ＴａＯx（０．８≦ｘ≦１．９）であることが望ましい。このとき、堆積させる膜はメモリセルホール１５０全体を埋める必要があるため、堆積時の基板の傾斜角は０°に近いことが望ましく、堆積膜厚はメモリセルホールを十分に埋めることが出来る膜厚が必要であり、本実施形態では傾斜角０°、平坦基板上での堆積膜厚５００ｎｍとした。上記のように、メモリセルホール中に、まず第１の抵抗変化層２０１を成膜した後、続けて第２の抵抗変化層２０２を成膜することで、抵抗変化に重要な第１の抵抗変化層が、ドライエッチ工程での電気的、あるいは化学的なダメージから保護される効果も期待できる。
【国際調査報告】
2010119677.tif 000039
2010119677.tif 000040
2010119677.tif 000041
2010119677.tif 000042