【事件の表示】
　特願２０１８−５０２５９９「半導体素子の駆動装置」拒絶査定不服審判事件〔平成２９年　９月　８日国際公開、ＷＯ２０１７／１５００３６、請求項の数（４）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本件特許出願は、平成２９年１月３０日を国際出願日とする出願であって（国内優先権主張　平成２８年３月４日）、その手続の経緯は以下のとおりである。
　令和元年　５月２１日付け　：拒絶理由の通知
　令和元年　７月２６日　　　：意見書及び手続補正書の提出
　令和元年１２月１７日付け　：拒絶査定
　令和２年　３月２４日　　　：審判請求書及び手続補正書の提出
　令和２年　７月　７日　　　：上申書の提出
第２　原査定の概要
　原査定（令和元年１２月１７日付け拒絶査定）の概要は次のとおりである。
　本願請求項１−４に係る発明は、以下の引用文献１−４に基づいて、その発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　・請求項１に係る発明については、引用文献１−２
　・請求項２に係る発明については、引用文献１−３
　・請求項３に係る発明については、引用文献１−２
　・請求項４に係る発明については、引用文献１−２，４
引用文献等一覧
　１．国際公開第２０１４／１２３０４６号
　２．特開２０１２−８５１３１号公報
　３．特開２００９−１３５６２６号公報
　４．特開２０１５−１４２１６９号公報
第３　審判請求時の補正について
　審判請求時の補正は、特許法第１７条の２第３項から第６項までの要件に違反しているものとはいえない。
　そして、「第４　本願発明」から「第６　対比・判断」までに示すように、補正後の請求項１−４に係る発明は、独立特許要件を満たすものである。
第４　本願発明
　本願請求項１−４に係る発明（以下、それぞれ「本願発明１」−「本願発明４」という。）は、令和２年３月２４日の手続補正で補正された特許請求の範囲の請求項１−４に記載された事項により特定される以下のとおりの発明である。
「【請求項１】
　電圧制御形半導体素子を形成した半導体チップと、
　該半導体チップの温度を検出する温度検出部と、
　該温度検出部の温度検出値に応じて前記電圧制御形半導体素子の駆動能力を調整する駆動能力調整部と、
　前記温度検出部の温度検出値に応じて前記電圧制御形半導体素子のスイッチング時間を調整するタイミング調整部と
を備え、
　前記タイミング調整部は、前記駆動能力調整部と前記電圧制御形半導体素子との間に接続されており、前記駆動能力調整部で調整される前記駆動能力に従って短縮される前記スイッチング時間に対応させて、該タイミング調整部は遅延時間を設定して該スイッチング時間を調整することを特徴とする半導体素子の駆動装置。
【請求項２】
　電圧制御形半導体素子を形成した半導体チップと、
　該半導体チップの温度を検出する温度検出部と、
　該温度検出部の温度検出値に応じて前記電圧制御形半導体素子の駆動能力を調整する駆動能力調整部と、
　前記温度検出部の温度検出値に応じて前記電圧制御形半導体素子のスイッチング時間を調整するタイミング調整部と
を備え、
　前記タイミング調整部は、前記駆動能力調整部の前段に接続されており、前記駆動能力調整部で調整される前記駆動能力に従って短縮される前記スイッチング時間に対応させて、該タイミング調整部は遅延時間を設定して該スイッチング時間を調整することを特徴とする半導体素子の駆動装置。
【請求項３】
　前記タイミング調整部は、温度に応じて遅延時間を調整可能な可変遅延回路で構成されていることを特徴とする請求項１又は２に記載の半導体素子の駆動装置。
【請求項４】
　前記可変遅延回路は、定電流回路と入力信号に応じてオンオフ制御されるスイッチ素子との直列回路と、前記定電流回路及び前記スイッチ素子の接続点と接地との間に接続された充放電用コンデンサと、該充放電用コンデンサの端子間電圧が入力されて参照電圧と比較する比較器とを備え、前記比較器に供給される参照電圧が前記温度検出値に応じて段階的に又は連続的に変化されることを特徴とする請求項３に記載の半導体素子の駆動装置。」
第５　引用文献、引用発明等
１．引用文献１（国際公開第２０１４／１２３０４６号）について
　原査定の拒絶の理由に引用された引用文献１には、図面とともに次の事項が記載されている。
（１−１）「［０００１］
　この発明は、電力変換用半導体素子としての半導体スイッチング素子を駆動するゲート駆動回路に関するものである。」
（１−２）「［０００６］
　この発明は、上記の課題を解決するためになされたもので、スイッチング素子が駆動される際の温度条件などの変化に応じて、スイッチング素子に対するゲー ト電流を調整する制御を行えるようにして、 自動的にスイッチング損失の低減とスイッチングノイズの低減の両立を図ることができるゲー ト駆動回路を提供することを目的とする。
［０００７］
　
この発明に係るゲート駆動回路は、電力変換用のスイッチング素子のゲート電極を充放電することにより上記スイッチング素子を駆動するものであって、上記スイッチング素子の温度を検出する温度検出回路と、上記温度検出回路に順方向電流を流す電流源と、上記温度検出回路の順方向電圧を増幅する増幅回路と、上記増幅回路の出力電圧に基づいて上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整する電流調整回路と、外部信号を受けて上記スイッチング素子をオン／オフさせるドライブ回路とを備え、上記温度検出回路の温度変化に応じた順方向電圧の大きさの変化に基づいて上記電流調整回路から上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整するようにしている
（１−３）「発明を実施するための形態
［００１１］実施の形態１．
　図１は、この発明の実施の形態１におけるゲート駆動回路を示す回路図である。
　この実施の形態１のゲート駆動回路は、例えば、
コンバータやインバータを構成するＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）からなる電力変換用のスイッチング素子１を備え、このスイッチング素子１に逆並列に還流用のダイオード２が接続されている。
［００１２］
　また、
スイッチング素子１とダイオード２が形成された同一チップ上で温度差のほとんど生じない近接した位置に、複数のダイオード３を直列接続してなる温度検出回路４が設けられている。
［００１３］
　ここで、上記の温度検出回路４を構成するダイオード３の出力特性は、周知のように、電流特性の温度依存性を取得しておくことで、温度検出回路４によってスイッチング素子１の温度を検出することができる。
　スイッチング素子１のゲート側には、制御電源５、電流制限用の抵抗Ｒ２、スイッチング素子１のゲート電極にゲート電流を流して充電するためのＰチャンネル型のＭＯＳＦＥＴ７、電流制限用の抵抗Ｒ３、およびスイッチング素子１のゲート電極へのゲート電流の供給を停止して放電するためのＮチャンネル型のＭＯＳＦＥＴ８が順次接続され、ＭＯＳＦＥＴ８のソース側は接地側端子１３に接続されている。なお、制御電源５の電圧Ｖｃｃは、スイッチング素子１を駆動するために一定の電圧に調整されている。
［００１４］
　スイッチング素子１のゲート側には、制御電源５、電流制限用の抵抗Ｒ２、スイッチング素子１のゲート電極にゲート電流を流して充電するためのＰチャンネル型のＭＯＳＦＥＴ７、電流制限用の抵抗Ｒ３、およびスイッチング素子１のゲート電極へのゲート電流の供給を停止して放電するためのＮチャンネル型のＭＯＳＦＥＴ８が順次接続され、ＭＯＳＦＥＴ８のソース側は接地側端子１３に接続されている。なお、制御電源５の電圧Ｖｃｃは、スイッチング素子１を駆動するために一定の電圧に調整されている。
［００１５］
　電流制限用の抵抗Ｒ１と温度検出回路４の電流入力側との接続点には、第１演算増幅器９の一方の入力端子が接続されている。第１演算増幅器９の他方の入力端子は抵抗Ｒ４を介して接地側端子１３に接続されている。第１演算増幅器９の出力端子にはツェナーダイオード１０が接続されている。なお、抵抗Ｒ５は第１演算増幅器９の帰還用の抵抗である。そして、第１演算増幅器９が、特許請求の範囲において温度検出回路４の順方向電圧を増幅する増幅回路に対応している。
［００１６］
　電流制限用の抵抗Ｒ２とＭＯＳＦＥＴ７のドレインとの接続点には第２演算増幅器１２の一方の入力端子が接続されている。制御電源５には電圧調整用の抵抗Ｒ６が接続され、この抵抗Ｒ６とツェナーダイオード１０との接続点に第２演算増幅器１２の他方の入力端子が接続されている。第２演算増幅器１２の出力端子はＭＯＳＦＥＴ７のゲートに接続されている。そして、
第２演算増幅器１２とＭＯＳＦＥＴ７とが、特許請求の範囲においてスイッチング素子１のゲート電極に流すゲート電流Ｉの大きさを調整する電流調整回路に対応している。
［００１７］
　１４はスイッチング素子１をオン／オフ制御するために外部より入力される制御信号の入力端子である。この入力端子１４は、抵抗Ｒ７を介してＭＯＳＦＥＴ８のゲートに接続されるとともに、抵抗Ｒ８やダイオード１５を介して抵抗Ｒ６とツェナーダイオード１０との接続点に接続されている。そして、上記の両
ＭＯＳＦＥＴ７、８が、特許請求の範囲において外部信号を受けてスイッチング素子１をオン／オフさせるドライブ回路に対応している
（１−４）「［００２１］
　次に、温度検出回路４によるスイッチング素子１近傍の温度検出に基づくゲート電流Ｉの調整動作について説明する。
［００２２］
　温度検出回路４を構成するダイオード３の電圧−電流特性の温度依存性として、ダイオード３のカソード電流が一定の場合、図２に示したように、アノード・カソード間電圧が温度によって変化する。
［００２３］
　そこで、温度検出回路４の順方向電圧Ｖａを第１演算増幅器９により増幅する。図３に示すように、ツェナーダイオード１０のスレッシュホールド電圧成分Ｖｚは、第１演算増幅器９の増幅後の出力電圧のオフセット電圧となるので、このオフセット電圧Ｖｚを差し引いた電圧分をゲート電流調整用の電流調整電圧Ｖｂとして利用する。このオフセット電圧Ｖｚを差し引いて得られる電流調整電圧Ｖｂは、図３の特性から分かるように、温度が小さくなると大きくなる特性となる。なお、オフセット電圧Ｖｚを差し引くにあたり、上記の方法以外に、第１演算増幅器９にオフセットを設けて差し引いてもかまわない。
［００２４］
　いま、
スイッチング素子１の温度が低い場合、温度検出回路４の順方向電圧Ｖａが大きくなるので、第１演算増幅器９の両入力端子間の電圧差が同じになるように、第１演算増幅器９は出力電圧を大きく調整する。これにより、電流調整電圧Ｖｂは、制御電源５の電位Ｖｃｃが抵抗Ｒ６と抵抗Ｒ８とによって分圧された電圧よりも大きく調整される。この結果、第２演算増幅器１２の電流調整電圧Ｖｂと制御電源５の電位Ｖｃｃ間の電位差が小さくなるので、第２演算増幅器１２はＭＯＳＦＥＴ７のゲート電圧を、オン抵抗値が大きくなるように調整するため、スイッチング素子１のゲート電流Ｉが減少するように制御される。このため、スイッチング素子１のスイッチング速度が遅くなるので、スイッチング損失は幾分増大するものの、その際の電流変化（ｄｉ／ｄｔ）が小さくなるのでスイッチングノイズが抑制される。つまり、スイッチング素子１の温度が低くてスイッチング損失が許容できる場合、スイッチングノイズの発生が低減される。
［００２５］
　
一方、スイッチング素子１の温度が高い場合、温度検出回路４の順方向電圧Ｖａが小さくなるので、第１演算増幅器９の出力電圧は、温度の低い場合と比べて、低い電圧に調整する。この結果、電流調整電圧Ｖｂは、制御電源５の電位Ｖｃｃが抵抗Ｒ６と抵抗Ｒ８とによって分圧された電圧よりも小さく調整される。よって、第２演算増幅器１２の両入力端子間の電圧差が大きく調整されるので、第２演算増幅器１２はＭＯＳＦＥＴ７のゲート電圧を、オン抵抗値が小さくなるように調整するため、スイッチング素子１のゲート電流Ｉが増大するように制御される。このため、スイッチング素子１のスイッチング速度が早くなるので、その際の電流変化（ｄｉ／ｄｔ）が大きくなってスイッチングノイズが幾分増大するものの、スイッチング損失が抑制される。つまり、スイッチング素子１の温度が高くてスイッチング損失が許容できない場合、スイッチング損失の増加が低減される
（１−５）「［図１］
」
　上記（１−１）から（１−５）の記載事項より、引用文献１には、以下の発明（以下、「引用発明」という。）が記載されていると認められる。
「電力変換用のスイッチング素子１のゲート電極を充放電することにより前記スイッチング素子１を駆動するゲート駆動回路であって、
　前記スイッチング素子１の温度を検出する温度検出回路４と、前記温度検出回路４に順方向電流を流す電流源５と、前記温度検出回路の順方向電圧を増幅する増幅回路９と、前記増幅回路９の出力電圧に基づいて上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整する電流調整回路と、外部信号を受けて上記スイッチング素子をオン／オフさせるドライブ回路とを備え、
　前記スイッチング素子１は、コンバータやインバータを構成するＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）からなり、そして、このスイッチング素子１には、逆並列に還流用のダイオード２が接続されており、前記スイッチング素子１と前記ダイオード２とは同一チップ上に形成されており、
　前記温度検出回路４は、前記スイッチング素子１と前記ダイオード２が形成された同一チップ上で温度差のほとんど生じない近接した位置に、複数のダイオード３を直列接続してなるものであって、
　前記ドライブ回路は、ＭＯＳＦＥＴ７，８とで構成され、
　前記電流調整回路は、第２演算増幅器１２とＭＯＳＦＥＴ７とで構成されており、スイッチング素子１の温度が低い場合、温度検出回路４の順方向電圧Ｖａが大きくなるので、前記第２演算増幅器１２はＭＯＳＦＥＴ７のゲート電圧を、オン抵抗値が大きくなるように調整するため、スイッチング素子１のゲート電流Ｉが減少するように制御し、このため、スイッチング素子１のスイッチング速度が遅くなるので、スイッチング損失は幾分増大するものの、その際の電流変化（ｄｉ／ｄｔ）が小さくなるのでスイッチングノイズが抑制され、一方、スイッチング素子１の温度が高い場合、温度検出回路４の順方向電圧Ｖａが小さくなるので、前記第２演算増幅器１２はＭＯＳＦＥＴ７のゲート電圧を、オン抵抗値が小さくなるように調整するため、スイッチング素子１のゲート電流Ｉが増大するように制御し、このため、スイッチング素子１のスイッチング速度が早くなるので、その際の電流変化（ｄｉ／ｄｔ）が大きくなってスイッチングノイズが幾分増大するものの、スイッチング損失が抑制される、
　前記温度検出回路４の温度変化に応じた順方向電圧の大きさの変化に基づいて前記電流調整回路から前記スイッチング素子１のゲート電極に流すゲート電流の大きさを調整する、
　ゲート駆動回路。」
２．引用文献２（特開２０１２−８５１３１号公報）について
　原査定の拒絶の理由に引用された引用文献２には、図面とともに次の事項が記載されている。
（２−１）「【０００１】
　本発明は、センス機能付きパワー半導体デバイスに関し、特に、センス機能付きサイリスタ、センス機能付きトランジスタ（バイポーラトランジスタ，MOS-FET（Metal Oxide Semiconductor-FieldEffect Transistor：電界効果トランジスタ），IGBT（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）などのセンス機能付きパワー半導体デバイスの電流検出精度を向上させる技術に関する。」
（２−２）「【００１０】
　以上に説明した従来技術の問題点に鑑み、本発明は、センス機能付きパワー半導体デバイスのメイン領域とセンス領域の電流スイッチタイミングや過渡特性のずれを小さくするようゲート駆動回路で補正して電流検出の精度を向上させるセンス機能付きパワー半導体デバイスを提供することである。」
（２−３）「【００２４】
　次に、図１に示した本発明の実施形態に係るセンス機能付きパワー半導体デバイスの第１の構成原理の動作について説明する。ゲートパルス発生回路（21）から出力されるゲート駆動信号が、ゲート抵抗値補正回路1（22）の補正抵抗（その抵抗値をRcs とする）、ゲート抵抗値補正回路2（23）の補正抵抗（その抵抗値をRcmとする）をそれぞれ経由してセンスゲート端子Gs 及びメインゲート端子Gm 並びにＭＰＵ（２４）の入力端へ出力される。
そして
各ゲート抵抗値補正回路（22，23）の補正抵抗値は、駆動時の負荷電流値、各ゲート電圧値以外に、電源電圧値および素子温度値のうちのいずれかの条件が変化した場合における、メイン領域とセンス領域間の電流スイッチタイミングや過渡特性のずれを小さくするゲート抵抗値となるように調整可能となっており、駆動時の負荷電流値、各ゲート電圧値以外に、電源電圧値および素子温度値のうちのいずれかの条件を測定し、測定した条件に応じてＭＰＵ（２４）で最適な補正抵抗値を計算、または内蔵するメモリから最適な補正抵抗値を呼び出し、各ゲート抵抗値を補正する。
（２−４）「【図１】
」
３．引用文献３（特開２００９−１３５６２６号公報）について
　原査定の拒絶の理由に引用された引用文献３には、図面とともに次の事項が記載されている。
（３−１）「【０００５】
　この発明は、上記のような問題点を解消するために成されたものであって、並列接続される複数の半導体スイッチング素子間の電流を、各半導体スイッチング素子の駆動電圧を調整することなく、また特別な演算を要することなく容易で簡便にバランスさせることが可能な並列駆動装置を得ることを目的とする。」
（３−２）「【０００８】
実施の形態１．
　以下、この発明の実施の形態１による並列駆動装置について説明する。図１は、この発明の実施の形態１による並列駆動装置および該並列駆動装置により駆動制御される複数の半導体スイッチング素子を示す概略構成図である。
　図に示すように、半導体スイッチング素子としてのＩＧＢＴ１はダイオードが逆並列接続されて駆動回路２と共にモジュールとしてのＩＰＭ３に内蔵される。同様に、半導体スイッチング素子としてのＩＧＢＴ４はダイオードが逆並列接続されて駆動回路５と共にモジュールとしてのＩＰＭ６に内蔵される。そして、２つのＩＧＢＴ１、４は、コレクタ同士及びエミッタ同士が互いに接続されて並列接続される。
　なお、通常ＩＰＭは複数の半導体スイッチング素子と複数の駆動回路とが内蔵されたものであるが、便宜上、半導体スイッチング素子１つだけのものを示す。
【０００９】
　並列駆動装置は、並列接続された各ＩＧＢＴ１、４の制御電極であるゲート電極を個別に駆動するための複数の駆動信号Ｓ１、Ｓ２を生成する信号生成回路７と、各ＩＧＢＴ１、４の温度を検出する温度センサ８ａ、８ｂとを備える。信号生成回路７は、入力されたＰＷＭ信号である基準駆動信号Ｌｉｎを所定時間遅延させて遅延駆動信号Ｌｄを出力する遅延駆動信号発生回路としての遅延回路９と、温度センサ８ａ、８ｂからの出力を受けて切替信号を発生する切替回路１０と、切替回路１０からの切替信号で基準駆動信号Ｌｉｎと遅延駆動信号Ｌｄとを切り替える単極双投のスイッチ１１ａ、１１ｂとを備える。
　並列駆動装置から出力される駆動信号Ｓ１、Ｓ２は、各ＩＰＭ３、６内の駆動回路２、５に入力され、各駆動回路２、５は、駆動信号Ｓ１、Ｓ２に応じて所定の駆動電圧によるゲート指令を出力してゲート電極を駆動する。」
（３−３）「【００２２】
　各部の動作波形のタイミングチャートは、図５に示すようになる。
　ＩＧＢＴ４の温度がＩＧＢＴ１の温度よりも高くなると、ＩＧＢＴ１への駆動信号Ｓ１（ＯＡａ）は、基準駆動信号Ｌｉｎから遅延駆動信号Ｌｄａに切り替えられる。同時に、ＩＧＢＴ４への駆動信号Ｓ２（ＯＢａ）は、遅延駆動信号Ｌｄａから基準駆動信号Ｌｉｎに切り替えられる。即ち、２つのＩＧＢＴ１、４の内、温度が低い側のＩＧＢＴ１への駆動信号に、立ち下がり（ターンオフ）のタイミングのみが基準駆動信号Ｌｉｎより所定時間ｔｄ遅れた遅延駆動信号Ｌｄａを用いる。
　２つのＩＧＢＴ１、４は、同時にターンオンした後、ＩＧＢＴ１がＩＧＢＴ４より遅れてターンオフする。このため、ターンオン時に流れるコレクタ電流はほぼ等しいが、ターンオフ時には、上記実施の形態１と同様に、遅れてターンオフするＩＧＢＴ１に大きなコレクタ電流が流れてＩＧＢＴ１のターンオフ損失が増加する。」
（３−４）「【図１】
」
４．引用文献４（特開２０１５−１４２１６９号公報）について
　原査定の拒絶の理由に引用された引用文献４には、図面とともに次の事項が記載されている。
（４−１）「【００１９】
　電圧比較回路ＣＯＭは、電圧Ｖｘを所定の基準電圧と比較して、その比較結果を電圧Ｖｏｕｔとして出力するものである。本実施形態では、この電圧比較回路ＣＯＭとしてＣＭＯＳロジック回路（インバータ）を用いている。この場合、電圧比較回路ＣＯＭにおける基準電圧は、ＣＭＯＳロジック回路の閾値電圧Ｖｔｈｃとなる。従って、電圧ＶｘがＶｔｈｃ以上になった場合に、電圧比較回路ＣＯＭの出力電圧ＶｏｕｔがＬレベルからＨレベルに反転する。図２に示すように、本実施形態の遅延回路による遅延時間Ｔｄは、入力信号電圧ＶｉｎがＨレベルに変化した時点から電圧比較回路ＣＯＭの出力信号電圧ＶｏｕｔがＬレベルからＨレベルに反転する時点までの期間となる。」
（４−２）「【図１】
」
第６　対比・判断
１．本願発明１について
（１）対比
　本願発明１と引用発明とを対比する。
（１−１）
　引用発明における「スイッチング素子１」は、「コンバータやインバータを構成する
ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）からなり
前記スイッチング素子１と前記ダイオード２とは同一チップ上に形成されて
（１−２）
　引用発明における「温度検出回路４」は、「スイッチング素子１の温度を検出するもの」であり、また、「スイッチング素子１とダイオード２が形成された同一チップ上で温度差のほとんど生じない近接した位置に、複数のダイオード３を直列接続してなるもの」であるから、本願発明１でいう『半導体チップの温度を検出する温度検出部』に相当する。
（１−３）
　引用発明における「電流調整回路」は、「第２演算増幅器１２とＭＯＳＦＥＴ７とで構成されており、
スイッチング素子１の温度が低い場合
スイッチング素子１のゲート電流Iが減少するように制御し
一方、スイッチング素子１の温度が高い場合
スイッチング素子１のゲート電流Ｉが増大するように制御
　してみると、引用発明における「電流調整回路」は、温度検出部４が検出した温度に応じてスイッチング素子１のゲート電流Ｉを調整しているのであるから、本願発明１でいう『該温度検出部の温度検出値に応じて前記電圧制御形半導体素子の駆動能力を調整する駆動能力調整部』に相当する。
（１−４）
　引用発明の「ゲート駆動回路」は、「電力変換用のスイッチング素子１のゲート電極を充放電することにより前記スイッチング素子１を駆動する」ものであるから、本願発明１でいう『半導体素子の駆動装置』といえるものである。
　上記（１−１）から（１−４）で対比した結果を踏まえると、本願発明１と引用発明とは、
「電圧制御形半導体素子を形成した半導体チップと、
　該半導体チップの温度を検出する温度検出部と、
　該温度検出部の温度検出値に応じて前記電圧制御形半導体素子の駆動能力を調整する駆動能力調整部と、
　を備えた、半導体素子の駆動装置。」
という点で一致し、以下の点で相違している。
［相違点１］
　引用発明は、本願発明１を構成する『前記温度検出部の温度検出値に応じて前記電圧制御形半導体素子のスイッチング時間を調整するタイミング調整部』を備えていないことに加え、当該『タイミング調整部』についての特徴である『前記駆動能力調整部と前記電圧制御形半導体素子との間に接続されており、前記駆動能力調整部で調整される前記駆動能力に従って短縮される前記スイッチング時間に対応させて、該タイミング調整部は遅延時間を設定して該スイッチング時間を調整すること』について特定されていない点。
（２）判断
　上記［相違点１］について検討する。
　引用文献２に記載されている「各ゲート抵抗値補正回路（２２，２３）」及び「ＭＰＵ（２４）」は、「
各ゲート抵抗値補正回路（２２，２３）の補正抵抗値は、
素子温度値
の条件が変化した場合における、メイン領域とセンス領域間の電流スイッチタイミング
のずれを小さくするゲート抵抗値となるように調整可能となっており
測定した条件に応じてＭＰＵ（２４）で最適な補正抵抗値を計算、または内蔵するメモリから最適な補正抵抗値を呼び出し、各ゲート抵抗値を補正する
　また、原査定で提示された他の引用文献３及び４にも、本願発明１が備える『タイミング調整部』に相当する構成については記載されておらず、前記『タイミング調整部』に相当する構成が本願出願前において、当業者にとって自明なもの又は技術常識であるとする証拠や合理的な理由もない。
　してみると、本願発明１は、引用発明と引用文献２に記載された事項に基づいて、更には、他の引用文献３及び４に記載されている事項を参酌したとしても、当業者が容易に想到し得たものであるとはいえない。
２．本願発明２−４について
　本願発明２−４は、いずれも、発明を構成する要件として、本願発明１が備える『タイミング調整部』を備えるものであるから、上記「１．本願発明１について」で検討したのと同じ理由により、本願発明２−４は、当業者であっても引用文献１−４に記載された事項に基づいて容易に発明できたものであるとはいえない。
第７　原査定について
　本願発明１−４は、『前記温度検出部の温度検出値に応じて前記電圧制御形半導体素子のスイッチング時間を調整するタイミング調整部』を備え、当該『タイミング調整部』についての特徴である『前記駆動能力調整部と前記電圧制御形半導体素子との間に接続されており、前記駆動能力調整部で調整される前記駆動能力に従って短縮される前記スイッチング時間に対応させて、該タイミング調整部は遅延時間を設定して該スイッチング時間を調整すること』との特定事項を備えるものであるから、当業者であっても、拒絶査定において引用された引用文献１−４に基づいて、容易に発明できたものとはいえない。
　したがって、原査定の理由を維持することはできない。
第８　むすび
　以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。