(57)【要約】  ｐ型ＳｉＣ半導体上にＮｉ／Ｔｉ／Ａｌの積層構造のオーミック性電極を備えた半導体装置で、当該オーミック性電極の接触抵抗と面粗度の両方の特性を同時に向上することができる半導体装置が開示される。半導体装置は、ｐ型の炭化珪素半導体領域（１３）の上にニッケル（Ｎｉ）層（２１）、チタン（Ｔｉ）層（２２）、アルミニウム（Ａｌ）層（２３）の順序で積層してなるオーミック性電極（１８）を有する。オーミック性電極（１８）は、ニッケル元素を１４〜４７原子％を含み、チタン元素を５〜１２％含み、アルミニウム元素を３５〜７４％含むと共に、ニッケル元素とチタン元素の原子比が１〜１１である。
2010047222.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型の炭化珪素半導体領域と、該ｐ型炭化珪素半導体領域の上にニッケル層、チタン層、アルミニウム層の順序で積層してなるオーミック性電極と、を有する半導体装置であって、
前記オーミック性電極は、ニッケル元素を１４〜４７原子％を含み、チタン元素を５〜１２％含み、アルミニウム元素を３５〜７４％含むと共に、前記ニッケル元素と前記チタン元素の原子比が１〜１１であることを特徴とする半導体装置。
【請求項２】
前記オーミック性電極は、前記アルミニウム元素と前記チタン元素の原子比を６．３としたときに前記ニッケル元素と前記アルミニウム元素の原子比が０．５〜１．７であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記オーミック性電極は、前記ニッケル層と前記チタン層と前記アルミニウム層の積層膜の膜厚が４５〜６９０ｎｍであることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記オーミック性電極で、前記ニッケル層の膜厚、前記チタン層の膜厚、前記アルミニウム層の膜厚を、それぞれ、１０〜３４０ｎｍ、５〜５０ｎｍ、３０〜３００ｎｍとしたことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記オーミック性電極を有する前記炭化珪素半導体領域の面の反対側の面に他のオーミック性電極を有することを特徴とする請求項１記載の半導体装置。
【請求項６】
ｐ型の炭化珪素半導体領域の上にニッケル層、チタン層、アルミニウム層からなるオーミック性電極を有する半導体装置の製造方法であって、
前記炭化珪素半導体領域の上に前記ニッケル層を形成する工程と、
前記ニッケル層の上に前記チタン層を形成する工程と、
前記チタン層の上に前記アルミニウム層を形成する工程と、
前記ニッケル層、前記チタン層、前記アルミニウム層からなる積層電極体を６００〜８５０℃で加熱することにより前記オーミック電極を形成する工程と、
からなり、
前記オーミック電極は前記ニッケル元素と前記チタン元素の原子比が１〜１１であることを特徴とする半導体装置の製造方法。
【請求項７】
前記オーミック性電極は、前記アルミニウム元素と前記チタン元素の原子比を６．３としたときに前記ニッケル元素と前記アルミニウム元素の原子比が０．５〜１．７であることを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記オーミック性電極は、前記ニッケル層と前記チタン層と前記アルミニウム層の積層膜の膜厚が４５〜６９０ｎｍであることを特徴とする請求項６記載の半導体装置の製造方法。
【請求項９】
前記オーミック性電極で、前記ニッケル層の膜厚、前記チタン層の膜厚、前記アルミニウム層の膜厚を、それぞれ、１０〜３４０ｎｍ、５〜５０ｎｍ、３０〜３００ｎｍとしたことを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
ｐ型の炭化珪素半導体領域の上にニッケル層、チタン層、アルミニウム層の順序で積層してなるオーミック性の電極であり、ニッケル元素を１４〜４７原子％を含み、チタン元素を５〜１２％含み、アルミニウム元素を３５〜７４％含むと共に、前記ニッケル元素と前記チタン元素の原子比が１〜１１であることを特徴とする電極。
【請求項１１】
前記アルミニウム元素と前記チタン元素の原子比を６．３としたときに前記ニッケル元素と前記アルミニウム元素の原子比が０．５〜１．７であることを特徴とする請求項１０記載の電極。
【請求項１２】
前記ニッケル層と前記チタン層と前記アルミニウム層の積層膜の膜厚が４５〜６９０ｎｍであることを特徴とする請求項１０記載の電極。
【請求項１３】
前記ニッケル層の膜厚、前記チタン層の膜厚、前記アルミニウム層の膜厚を、それぞれ、１０〜３４０ｎｍ、５〜５０ｎｍ、３０〜３００ｎｍとしたことを特徴とする請求項１２記載の電極。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーミック性電極の接触抵抗と表面粗さの両方を改善した電極、半導体装置、およびその製造方法に関する。
【背景技術】
【０００２】
炭化珪素半導体（「ＳｉＣ半導体」または「ＳｉＣ」と記す）の半導体装置では、電圧と電流が比例関係にあるオーミック性電極で電流が流れる効率を上げることが重要な技術課題になっている。オーミック性電極で効率を上げるためには、当該電極と半導体界面との間の接触抵抗を減じることが重要である。また他方で、デバイスの特性を均一化し歩留りを向上させるためには、電極表面の面粗度（表面粗さの程度）を高めることも重要である。電極の面粗度では面の粗さが低いほど良好な接触となる。オーミック性電極に関する従来技術としては特許文献１，２に開示された技術がある。【０００３】
特許文献１に記載されたｐ型ＳｉＣの電極形成方法は、オーミック性電極の形成方法であり、ＳｉＣ半導体の上にＮｉ／Ｔｉ／Ａｌの積層構造を有する電極を形成する技術である。その課題は、オーミック性電極の接触抵抗を低減することである。この電極形成方法によれば、Ｎｉ／Ｔｉ／Ａｌの積層電極を不活性ガス中で９００〜１０００℃、５〜１０分の熱処理を行う。これによってｐ型ＳｉＣ半導体とオーミック性電極との接触抵抗を小さくでき、かつ電極内で均一なオーミック特性を得ることができる。【０００４】
特許文献２に記載されたＳｉＣ用電極およびその製造方法は、オーミック性電極の接触性と表面モホロジー（平坦性）を同時に改善する。Ｎｉ／Ｔｉ／Ａｌの積層電極を真空中で８００〜１０００℃、５〜１０分の熱処理を行う。これによってｐ型ＳｉＣ半導体と電極との接触抵抗を低くできる。【０００５】
特許文献１と特許文献２に記載された従来技術のＮｉ、Ｔｉ、Ａｌの組成比を、表２からＴｉ比を１として図３に示した。特許文献１は、Ａｌ、Ｎｉの組成比が大きい。特許文献２はＮｉの組成比が極端に低くなっている。従来技術によれば、ｐ型ＳｉＣ半導体上に形成されたＮｉ／Ｔｉ／Ａｌの積層構造を有するオーミック性電極について接触抵抗が向上したとしている。しかしながら、成膜条件が不適切に変動すると、電極表面に凹凸が生じてしまう（表面粗さが増大する）という問題がある。つまり、特許文献１に記載された技術では、Ａｌ、Ｎｉの組成比が大きいため、熱処理中にこれらの金属が凝集し易くなり、電極の表面粗さを増大してしまう。また特許文献２に記載された技術では電極表面の平坦性が述べられているが、平坦性について具体的例や具体的な数値について明記されておらず、さらに平坦性を改善できる可能性がある。【０００６】
一般的に、ＳｉＣ半導体上に形成される、Ｎｉ／Ｔｉ／Ａｌの積層構造を用いたオーミック性電極は、接触抵抗を小さくしようとして元素の添加量を増やすと、元素同士が凝集することによって表面粗さが増大するという問題があった。反対に表面粗さを低減しようとして元素の添加量を減らすと、電極として作用する金属元素量の低下を招き、接触抵抗が高くなるという問題があった。この場合には、さらに電極の耐久性も低下させるという問題も生じた。特許文献１および特許文献２からは、接触抵抗を低減させ表面粗さを向上させることを同時に解決できなかった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許２９４０６９９号公報
【特許文献２】特許４０２６３３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、上記の問題を鑑み、ｐ型のＳｉＣ半導体上にＮｉ／Ｔｉ／Ａｌの積層構造のオーミック性電極を備えた半導体装置で、当該オーミック性電極の接触抵抗と面粗度の両方の特性を同時に向上することができる半導体装置、当該オーミック性電極、およびそれらの製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一面によれば、ｐ型の炭化珪素半導体領域と、該ｐ型炭化珪素半導体領域の上にニッケル（Ｎｉ）層、チタン（Ｔｉ）層、アルミニウム（Ａｌ）層の順序で積層してなるオーミック性電極と、を有する半導体装置であって、オーミック性電極は、ニッケル元素を１４〜４７原子％を含み、チタン元素を５〜１２％含み、アルミニウム元素を３５〜７４％含むと共に、ニッケル元素とチタン元素の原子比が１〜１１である、半導体装置が提供される。【００１０】
好ましくは、オーミック性電極は、アルミニウム元素とチタン元素の原子比を６．３としたときにニッケル元素とアルミニウム元素の原子比が０．５〜１．７である。【００１１】
好ましくは、オーミック性電極は、ニッケル層とチタン層とアルミニウム層の積層膜の膜厚が４５〜６９０ｎｍである。【００１２】
好ましくは、オーミック性電極で、ニッケル層の膜厚、チタン層の膜厚、アルミニウム層の膜厚を、それぞれ、１０〜３４０ｎｍ、５〜５０ｎｍ、３０〜３００ｎｍとした。【００１３】
好ましくは、オーミック性電極を有する炭化珪素半導体領域の面の反対側の面に他のオーミック性電極を有する。【００１４】
本発明の別の面によれば、ｐ型の炭化珪素半導体領域の上にニッケル層、チタン層、アルミニウム層からなるオーミック性電極を有する半導体装置の製造方法であって、炭化珪素半導体領域の上にニッケル層を形成する工程と、ニッケル層の上にチタン層を形成する工程と、チタン層の上にアルミニウム層を形成する工程と、ニッケル層、チタン層、アルミニウム層からなる積層電極体を６００〜８５０℃で加熱することによりオーミック電極を形成する工程とからなり、オーミック電極はニッケル元素とチタン元素の原子比が１〜１１である半導体装置の製造方法が提供される。【００１５】
本発明のさらに別の面によれば、ｐ型の炭化珪素半導体領域の上にニッケル層、チタン層、アルミニウム層の順序で積層してなるオーミック性の電極であって、ニッケル元素を１４〜４７原子％を含み、チタン元素を５〜１２％含み、アルミニウム元素を３５〜７４％含むと共に、ニッケル元素とチタン元素の原子比が１〜１１である、電極が提供される。
【発明の効果】
【００１６】
本発明に係る電極および半導体装置によれば、ｐ型ＳｉＣ半導体領域上にＮｉ、Ｔｉ、Ａｌの順序で積層してなるオーミック性電極を有し、オーミック性電極は、Ｎｉ元素を１４〜４７原子％を含み、Ｔｉ元素を５〜１２％含み、Ａｌ元素を３５〜７４％含むと共に、Ｎｉ元素とＴｉ元素の原子比が１〜１１であるため、オーミック性電極の接触抵抗を高くすることなく、面粗度を小さくすることができる。特にＮｉ／Ｔｉ／Ａｌの積層電極において、膜厚ではなく、原子の数と組成でオーミック性電極の接触抵抗を低くでき、かつ面粗度を小さくすることができる。さらにこのため、オーミック性電極とＳｉＣ半導体との接触面積を広げることができ、接触抵抗のばらつきを抑えることができ、電極の耐久性を高めることができる。【００１７】
また本発明に係る半導体装置の製造方法によれば、上記の効果を発揮する半導体装置を簡単なプロセスでかつ低コストで製造することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施例による電極、半導体装置の製造方法を説明するフローチャートである。
【図２】本実施例による電極、半導体装置の製造方法の各工程に対応するデバイス構造等を示す部分縦断面図である。
【図３】本発明の実施例１〜５と比較例１〜５についてＴｉとＡｌ／ＴｉとＮｉ／Ｔｉに関する原子％比の特性を示すグラフである。
【図４】比較例５について、Ｎｉ／Ｔｉ原子％比の０〜１２の範囲で、表面粗さと接触抵抗の各特性を示すグラフである。
【図５】本発明に係るオーミック性電極の特性を示すグラフである。
【発明を実施するための形態】
【００１９】
以下に、本発明の好適な実施例を添付図面に基づいて説明する。
【００２０】
図１と図２を参照して本発明に係る電極および当該電極を備えた半導体装置の製造方法の実施例を説明する。この半導体装置は、ｐ型ＳｉＣ半導体領域を有する半導体装置である。図１と図２を参照して、電極および半導体装置の製造方法と、その構造とを説明する。図１は製造方法の各工程を示すフローチャートである。図２は各工程で製作される電極および半導体装置の断面構造（Ａ）〜（Ｆ）を示す縦断面図である。
【００２１】
電極等の製造方法は、次の工程（１）〜（６）（ステップＳ１１〜Ｓ１６）から成っている。図１に示されるようにステップＳ１１からステップＳ１６に到る順序で各工程が実行される。
【００２２】
（１）ｎ＋型のＳｉＣ半導体バルク（基板ベース）の準備工程（ステップＳ１１）
（２）ｎ−型のＳｉＣ半導体エピタキシャル成長層の形成工程（ステップＳ１２）
（３）ｐ型領域層の形成工程（ステップＳ１３）
（４）カソード電極の形成工程（ステップＳ１４）
（５）電極パターンの形成工程（ステップＳ１５）
（６）オーミック性電極形成工程（ステップＳ１６）
【００２３】
上記のステップＳ１１，Ｓ１２を実施することによって図２の（Ａ）に示される基板構造が形成される。
【００２４】
基板の準備工程であるステップＳ１１ではｎ＋型のＳｉＣ半導体バルク１１が用意される。基板素材には「４Ｈ−ＳｉＣ（0001）８°off」等が用いられている（図２の（Ａ））。またＳｉＣ半導体バルク１１は、半導体装置のカソード領域となる。ＳｉＣ半導体バルク１１で、厚みは例えば略３４０μｍであり、不純物の濃度は例えば略１×１０１８ｃｍ−３である。
【００２５】
ｎ−型のＳｉＣ半導体エピタキシャル成長層の形成工程（ステップＳ１２）では、上記のｎ＋型ＳｉＣ半導体バルク１１の上に、エピタキシャル成長法により、ＳｉＣ半導体エピタキシャル成長層１２を形成する（図２の（Ａ））。ＳｉＣ半導体エピタキシャル成長層１２は、例えば、厚さ２０μｍで、濃度５×１０１５ｃｍ−３の窒素等を不純物としてドープして成長させる。
【００２６】
ｐ型領域層の形成工程（ステップＳ１３）では、Ａｌイオン注入、活性化アニール、犠牲酸化の各処理が順次に実行され、その結果として、ＳｉＣ半導体エピタキシャル成長層１２の上面部分にｐ型領域層（ｐ型ＳｉＣ領域）１３が形成される（図２の（Ｂ））。
【００２７】
Ａｌイオン注入の処理では、注入されるアルミニウム（Ａｌ）イオンの注入の深さは例えば略２μｍであり、イオン注入濃度は例えば略１×１０１９ｃｍ−３であり、イオン注入に必要な環境温度は６００℃である。
【００２８】
活性化アニールの熱処理では、イオン注入後に、注入イオンをＳｉＣ半導体エピタキシャル成長層１２中で電気的に活性化すると共に、イオン注入で発生した結晶欠陥を消すための熱処理を行う。この活性化アニールの処理では、高周波熱処理炉などを用い、例えば略１８５０℃程度の高温下で約１０分程度の熱処理を行う。雰囲気ガスには例えばアルゴンガス（Ａｒ）が用いられ、または真空が用いられる。
【００２９】
図２の（Ｂ）に示された半導体装置で、その最上部のＳｉＣ表面に対して不活性化処理が行われる。ＳｉＣ表面に対する不活性化処理では、犠牲酸化が行われる。犠牲酸化の処理では、例えば１１００℃の温度環境で２０時間の間酸化処理が行われ、ＳｉＣ表面上に犠牲酸化膜を形成する。その後、この犠牲酸化膜をフッ酸などで除去する。
【００３０】
カソード電極の形成工程（ステップＳ１４）では、半導体装置においてカソード領域となる上記のＳｉＣ半導体バルク１１の下面にニッケル（Ｎｉ）を用いて膜状のカソード電極１４が形成される（図２の（Ｃ））。カソード電極１４の膜厚は例えば略２００ｎｍである。カソード電極１４の形成工程では、カソード電極１４の膜が形成された後、焼き鈍しのために炉内で加熱される。炉内の雰囲気は真空である。炉内のカソード電極１４の焼き鈍しのため温度は例えば約６００〜８５０℃で、約３０分ほど加熱される。こうして、半導体装置の下面にカソード電極１４が設けられる。
【００３１】
次に電極パターンを形成する工程（ステップＳ１５）が実施される。電極パターンの形成では、まず層間膜（絶縁膜）１５が形成される（図２の（Ｄ））。ＣＶＤ法によりシリコン酸化膜などを層間膜１５として形成する。層間膜１５は、ＰＳＧ膜（Ｐ（リン）を含むシリコン酸化膜(Phospho-Silicate-Glass)）であり、その厚みは例えば略５００ｎｍである。層間膜１５の上に、パターン化されたフォトレジスト１６が形成される（図２の（Ｄ））。これは層間膜１５の上に全面的にフォトレジスト１６を形成し、その後エッチングにより所定のパターンを形成する。当該所定のパターンは、以下に説明するオーミック性電極を形成する場所を作るためのフォトレジストパターンである。
【００３２】
オーミック性電極を形成する工程（ステップＳ１６）では、上記の図２の（Ｄ）の状態において、まずエッチングにより空間１７を形成し、上記のｐ型領域層１３の上面を露出させる。その後に、蒸着やスパッタリングなどの成膜技術を用いて、当該空間１７であって、ｐ型領域層１３の上に、ニッケル元素（Ｎｉ）、チタン元素（Ｔｉ）、アルミニウム元素（Ａｌ）を順次に積層し、積層電極体１８を形成する（図２の（Ｅ））。積層電極体１８は、ニッケル（Ｎｉ）層２１、チタン（Ｔｉ）層２２、アルミニウム（Ａｌ）層２３の順序で積層される。膜厚としては、例えば、Ｎｉ層２１が略１００ｎｍ（＝１０００Å）、Ｔｉ層２２が略２５ｎｍ（＝２５０Å）、Ａｌ層２３が略１５０ｎｍ（＝１５００Å）である。Ｎｉ層／Ｔｉ層／Ａｌ層の積層構造膜は、本来の電極部分以外にも形成されるので、これらの不要な膜および他のレジスト部分等はリフトオフ処理され剥離・除去される（図２の（Ｆ））。
【００３３】
その後、炉内で焼き鈍し処理が行われる。焼き鈍し温度は例えば約６００〜８５０℃であり、焼き鈍し時間は略５分である。炉内雰囲気は、アルゴンガス（Ａｒ）であり、２％の水素ガス（Ｈ２）が含有される。以上の焼き鈍し処理によって、Ｎｉ層２１／Ｔｉ層２２／Ａｌ層２３から成る積層構造を有する積層電極体１８は、最終的にオーミック性電極として形成される。
【００３４】
上記の電極および半導体装置の製造方法において、Ｎｉ層２１／Ｔｉ層２２／Ａｌ層２３から成るオーミック性電極１８は、組成比として、Ｎｉ元素（原子）を１４〜４７原子％を含み、Ｔｉ元素（原子）を５〜１２％含み、Ａｌ元素（原子）を３５〜７４％含むと共に、Ｎｉ元素とＴｉ元素の原子比が１〜１１であることが望ましい。
【００３５】
またオーミック性電極１８は、Ａｌ元素とＴｉ元素の原子比を６．３としたときにＮｉ元素とＡｌ元素の原子比が０．５〜１．７であることが望ましい。
【００３６】
オーミック性電極１８の積層膜全体としての膜厚は４５〜６９０ｎｍの範囲に含まれることが望ましい。またＮｉ層２１の膜厚、Ｔｉ層２２の膜厚、Ａｌ層２３の膜厚のそれぞれについては１０〜３４０ｎｍ、５〜５０ｎｍ、３０〜３００ｎｍの範囲に含まれることが望ましい。
【００３７】
前述したカソード電極の形成工程（ステップＳ１４）においては、ＳｉＣ半導体バルク１１の下面にＮｉを用いてカソード電極１４を形成したが、当該カソード電極１４もオーミック性を有する電極である。
【００３８】
ここで、上記の組成比の求め方について説明する。組成比は「原子％」の比で算出される。下記の表１に組成比の計算例を示す。ここでは上記のＮｉ元素、Ｔｉ元素、Ａｌ元素のそれぞれについて原子量、密度、膜厚、質量、重量％、原子数、原子％、組成比（３通り）が示されている。
【００３９】
【表１】
2010047222.tif 000003
【００４０】
組成比の計算方法は次のステップ（１）〜（５）の順序に基づいている。
（１）使用するパラメータの設定
使用するパラメータは原子量、密度、膜厚である。
（２）各元素の質量の算出
「膜厚×密度＝質量」の式に基づいて求める。
（３）各元素の重量％の算出
「（各元素の質量÷全体の質量）×１００＝重量％」の式に基づいて求める。
（４）各元素の原子数の算出
「（重量％×６．０２Ｅ２３）÷原子量＝原子数」の式に基づいて求める。
（５）原子％の算出
「（各元素の原子数÷全体の原子数）×１００＝原子％」の式に基づいて求める。
【００４１】
上記の組成比の計算方法を基準にして、本実施形態（本発明）に係るオーミック性電極１８と、「背景技術」の欄で説明した特許文献１および特許文献２に開示される電極とを、「膜厚」、「原子％」、「原子％比」、「特性」の観点で比較する。これらの比較は、下記の表２に示されている。「特性」としては「接触抵抗値（ρｃ：Ωｃｍ２）」と「表面凹凸の度合い（面粗度）」とが示されている。
【００４２】
【表２】
2010047222.tif 000004
【００４３】
表２によれば、本発明に係るオーミック性電極１８は、Ｎｉ元素／Ｔｉ元素／Ａｌ元素の膜厚（ｎｍ）をそれぞれ１６８／２５／１５０（合計膜厚３４３ｎｍ）、１１８／２５／１５０（合計膜厚２９３ｎｍ）、１００／２５／１５０（合計膜厚２７５ｎｍ）、９０／２５／１５０（合計膜厚２６５ｎｍ）、６８／２５／１５０（合計膜厚２４３ｎｍ）としたものを実施例１、２、３、４、５とした。また、Ｎｉ元素／Ｔｉ元素／Ａｌ元素の膜厚（ｎｍ）を１８／２５／１５０としたものを比較例１とした。特許文献１に記載された同じ元素同士での膜厚（ｎｍ）が２００／２０／５００のものを比較例２とし、特許文献２に記載された同じ元素同士での膜厚（ｎｍ）が２５／５０／３００、１５／５０／３００、８／５０／３００としたものを比較例３、４、５とした。実施例１〜５は、接触抵抗および表面粗さの特性値が共に比較例１〜５に比べて良好である。
【００４４】
図３から本発明の実施例１〜５は、Ａｌ／Ｔｉ比、Ｎｉ／Ｔｉ比ともに比較例２と異なっている。さらに、比較例１、３〜５に対してＮｉ／Ｔｉ比が異なっている。実施例１〜５の電極は、比較例１〜５の電極に比して接触抵抗を小さくすることができると共に、表面凹凸の程度（表面粗さ）を小さくすることができるということがわかる。特にＮｉ／Ｔｉが１〜１１の範囲、換言すればＮｉ／Ａｌ比が０．５〜１．７の範囲に含まれる値で接触抵抗と表面粗さがともに良好であると考えられる。この特性を表すグラフを図４と図５に示す。図４のグラフにおいて横軸は「Ｎｉ／Ｔｉ比」を、図５のグラフにおいては横軸は「Ｎｉ／Ａｌ比」を示し、両グラフともに縦軸は「表面粗さ（ｎｍ）」および「接触抵抗」を示している。
【００４５】
以上の結果、ｐ型ＳｉＣ領域１３上に形成されるオーミック性電極１８において、Ｎｉ元素とＴｉ元素の組成比を適切に調整したことにより、低い接触抵抗（１Ｅ−４Ωｃｍ２）を維持したまま、電極表面の凹凸（面粗度）を５０〜１５０ｎｍ以下の小さい値で均一にすることができる。
【００４６】
また電極表面を平坦化することで、半導体素子の微細化が可能な性能へと向上が図られる。また、接触抵抗のばらつきを抑制でき特性を均一化できる。さらにボンディング時に層間膜が破壊されることを抑制できるなどの利点が生じる。
【００４７】
以上の実施例で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）等については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【産業上の利用可能性】
【００４８】
本発明は、ｐ型ＳｉＣ半導体デバイスに形成されるオーミック性電極で電極の面粗度と接触抵抗の両方を改善することに利用される。
【符号の説明】
【００４９】
１１  ｎ＋型ＳｉＣ半導体バルク
１２  ＳｉＣ半導体エピタキシャル成長層
１３  ｐ型領域層（ｐ型ＳｉＣ領域）
１４  カソード電極
１５  層間膜（絶縁膜）
１８  積層電極体（オーミック性電極）
２１  ニッケル（Ｎｉ）層
２２  チタン（Ｔｉ）層
２３  アルミニウム（Ａｌ）層
【図１】
2010047222.tif 000005
【図２】
2010047222.tif 000006
【図３】
2010047222.tif 000007
【図４】
2010047222.tif 000008
【図５】
2010047222.tif 000009
【国際調査報告】
2010047222.tif 000010
2010047222.tif 000011
2010047222.tif 000012
2010047222.tif 000013
2010047222.tif 000014
2010047222.tif 000015
2010047222.tif 000016
2010047222.tif 000017