【事件の表示】
　特許第２６７４７７５号「強誘電性メモリ及びメモリセルにデータを再生する方法」の請求項１ないし２０に係る特許に対する特許異議の申立てについてされた平成１２年２月１５日付け決定に対し、東京高等裁判所において決定取消の判決〔平成１２年（行ヶ２４９号、平成１３年９月２６日判決言渡し〕があったので、さらに審理のうえ、次のとおり決定する。
【結　論】
　特許第２６７４７７５号の請求項１ないし１６に係る特許を維持する。
【理　由】
１.手続の経緯
　特許第２６７４７７５号に係る特許発明は、１９８７年２月１２日に米国にした特許出願に基づいて、パリ条約第４条の規定による優先権主張をした昭和６３年２月１２日の出願であって、平成９年７月１８日にその特許の設定登録がなされ、その後、平成１０年５月８日に今川佳余子より特許異議の申立がなされ、平成１２年２月１５日付けで異議の決定がなされたものである。その後、東京高等裁判所に出訴され、平成１３年７月１３日付けで訂正審判（２００１−３９１１２）が請求され、同年８月２８日にその訂正を認める審決がなされたものである。
　
２．本件特許発明
　本件請求項１−１６に係る特許発明の要旨は、願書に添付した明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１６に記載された以下の通りのものと認める。
「【請求項１】行および列に配置された複数のメモリセルを有する強誘電性メモリであって、
　それぞれの列に含まれるビットラインと、
　参照信号を受けるように設けられた端子を有し、前記ビットラインに結合され、前記ビットライン上の電圧と前記参照信号とに応答してデータを検知してこの検知データに対応する状態に前記ビットラインを駆動するセンス増幅器と、
　分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記複数のメモリセルの各々の内に配置された強誘電性コンデンサと、
　前記複数のメモリセルの各々の内に配置され、この強誘電性コンデンサの電極の一方を前記ビットラインに結合するスイッチと、
　前記スイッチの動作を制御するように結合されている第１のラインと、
　前記強誘電性コンデンサの電極の他方に結合されている第２のラインと、
　前記第１のラインおよび前記第２のラインに結合され、前記第１のラインに第１のパルスと前記第２のラインに第２のパルスとを供給するデコーダと、
を備え、
　前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２のパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、
　前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性材料の分極方向に対応した大きさで電圧変化を前記ビットラインに生じさせ、
　前記強誘電性コンデンサの強誘電性材料は、必要とされる場合に前記ビットラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分において前記分極方向に再生される、強誘電性メモリ。
【請求項２】前記センス増幅器の前記端子に結合されているダミーセルを更に備え、
　前記センス増幅器は、前記ビットライン上の電圧と、前記ダミーセルからの電圧との差を検知する、請求項１に記載の強誘電性メモリ。
【請求項３】行および列に配置された複数のメモリセルを有する強誘電性メモリであって、
　それぞれの列に含まれるビットラインと、
　前記ビットラインと対をなす追加のビットラインと、
　前記ビットラインおよび前記追加のビットラインに結合され、前記ビットラインおよび前記追加のビットラインとの間の電圧差を検知してこの検知データに対応する状態に両ビットラインを駆動するセンス増幅器と、
　分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記複数のメモリセルの各々の内に配置された強誘電性コンデンサと、
　分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記コンデンサと対をなす追加の強誘電性コンデンサと、
　前記複数のメモリセルの各々の内に配置され、この強誘電性コンデンサの電極の一方を前記ビットラインに結合するスイッチと、
　前記スイッチと対をなし、前記追加の強誘電性コンデンサの電極の一方を前記追加のビットラインに結合する追加のスイッチと、
　前記スイッチおよび前記追加のスイッチの動作を制御するように結合されている第１のラインと、
　前記強誘電性コンデンサの電極の他方および前記追加の強誘電性コンデンサの電極の他方に結合されている第２のラインと、
　前記第１のラインおよび前記第２のラインに結合され、前記第１のラインに第１のパルスと前記第２のラインに第２のパルスとを供給するデコーダと、
を備え、
　前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサは、相補的データを表すように分極されており、
　前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２のパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、
　前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサの強誘電性材料の分極方向に対応した大きさで前記電位差を生じさせ、これによって、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサのいずれかの分極方向が変更され、
　前記変更された分極方向は、対応するビットラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分において再生される、強誘電性メモリ。
【請求項４】前記スイッチはトランジスタである、請求項３に記載の強誘電性メモリ。
【請求項５】前記スイッチはトランジスタである、請求項１に記載の強誘電性メモリ。
【請求項６】前記スイッチは電界効果トランジスタである、請求項５に記載の強誘電性メモリ。
【請求項７】前記スイッチはｎ型エンハンスメントの電界効果トランジスタである、請求項６に記載の強誘電性メモリ。
【請求項８】列及び行を構成するように配置されている複数の強誘電性メモリセルを備え、各列は、それぞれのセンス増幅器に結合されている一対のビットラインを備え、
　各メモリセルは一対のスイッチを有し、前記一対のスイッチの各々は、デコーダに結合されているワードラインによって制御され、
　各メモリセルは分極方向に応じてメモリ状態を形成する一対の強誘電性コンデンサを有し、一方の強誘電性コンデンサの電極の一方は、前記一対のスイッチの一方を介して前記ビットライン対の一方のラインに結合され、他方の強誘電性コンデンサの電極の一方は前記一対のスイッチの他方を介して前記ビットライン対の他方のラインに結合され、前記一対の強誘電性コンデンサの電極の他方は共に、プレートラインに結合されている電極板を有し、
　前記デコーダは前記プレートラインに結合された選択的に作動可能な電圧源を含み、前記デコーダは前記ワードラインにワード信号を供給し、前記選択的に作動可能な電圧源は前記プレートラインにプレート信号を供給し、
　前記一対の強誘電性コンデンサは、相補的データを表すように分極されており、
　前記センス増幅器は、前記ビットライン対のライン間の電圧差に応答を示して、前記一対のビットラインの一方を第１の電圧に駆動すると共に、前記一対のビットラインの他方を第２の電圧に駆動し、
　前記ワードライン上の前記ワード信号は、前記プレートライン上の前記プレート信号に重なる第１の部分と、前記第１部分の後ろにある第２の部分とを有し、
　前記電位差は、前記一対の強誘電性コンデンサの前記分極方向それぞれに対応した大きさで、前記ワード信号の前記第１の部分と前記プレート信号とに応答して発生され、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され、
　前記変更された分極方向は、対応するビットラインと前記プレートラインとの間の電位差に従って前記ワード信号の前記第２の部分において再生される、強誘電性メモリ。
【請求項９】各スイッチは、前記メモリセル内に、それぞれの強誘電性コンデンサに対応するアクセストランジスタを含み、
　前記アクセストランジスタは、前記メモリセルに関連するビットラインに前記強誘電性コンデンサを結合するように選択的に作動可能である、請求項８に記載の強誘電性メモリ。
【請求項１０】列及び行を構成するように配置されている複数の強誘電性メモリセルと、各列に含まれる一対のビットラインと、前記一対のビットラインに結合されたセンス増幅器とを備え、各メモリセルは分極方向に応じてメモリ状態を形成する一対の強誘電性コンデンサを有し、各メモリセルは第１および第２のトランジスタを有し、各トランジスタは前記強誘電性コンデンサの各々に対応しており、前記第１および第２のトランジスタは、前記メモリセルに関連する一対のビットラインに前記一対の強誘電性コンデンサをそれぞれ結合し、一方の強誘電性コンデンサの電極の一方は前記第１のトランジスタを介して前記ビットライン対の一方のラインに結合され、他方の強誘電性コンデンサの電極の一方は前記第２のトランジスタを介して前記ビットライン対の他方のラインに結合され、前記一対の強誘電性コンデンサの電極の他方の各々は電極板を有し、前記センス増幅器は、前記ビットライン対のライン間の電圧差に応答を示して、前記一対のビットラインの一方を第１の電圧に駆動すると共に前記一対のビットラインの他方を第２の電圧に駆動し、
　前記メモリセルの両強誘電性コンデンサの前記電極板に結合されたプレートラインと、前記メモリセルの前記第１および第２のトランジスタのゲート電極に結合されたワードラインとを備え、
　前記ワードライン上のワード電圧信号により前記トランジスタを活性化することによって前記一対の強誘電性コンデンサを前記一対のビットラインに結合するためのデコーダを備え、前記デコーダは、前記メモリセルの両強誘電性コンデンサの前記電極板に前記プレートラインを介して結合された選択的に作動可能な電圧源を含み、前記選択的に作動可能な電圧源は、前記メモリセルの前記一対の強誘電性コンデンサの電極の他方に前記プレートライン上のプレート電圧信号を印加するように設けられており、
　前記ワードライン上の該ワード電圧信号は、前記プレートライン上の前記プレート電圧信号に重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、
　前記電位差は、前記一対の強誘電性コンデンサの前記強誘電性材料の分極方向それぞれに対応した大きさで、前記ワード電圧信号の前記第１の部分と前記プレート電圧信号とに応答して発生され、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され、
　前記変更された分極方向は、対応するビットラインと前記プレートラインとの間の電位差に従って前記ワード電圧信号の前記第２の部分において再生される、強誘電性メモリ。
【請求項１１】前記ワードラインは前記プレートラインに平行である、請求項１０に記載の強誘電性メモリ。
【請求項１２】前記ワードラインは前記プレートラインに直交している、請求項１０に記載の強誘電性メモリ。
【請求項１３】前記ワードラインは前記プレートラインに平行である、請求項９に記載の強誘電性メモリ。
【請求項１４】前記ワードラインは前記プレートラインに直交している、請求項９に記載の強誘電性メモリ。
【請求項１５】行および列に配置されたメモリセルのアレイより選択されたメモリセルからデータを検知し、また前記選択されたメモリセルにデータを再生する、メモリセルにデータを再生する方法であって、各メモリセルは、一対の強誘電性コンデンサおよび一対のスイッチを含み、各強誘電性コンデンサは強誘電性材料を有し、
　前記選択されたメモリセルの各強誘電性コンデンサの強誘電性材料を互いに反対向きに分極させることによって、相補的なデータを前記選択されたメモリセルに記憶する工程と、
　第１の電圧パルスを用いて、前記選択されたメモリセル内の前記一対のスイッチを介して一対の出力導体に一対の電極板をそれぞれ結合する工程であって、前記一対の電極板の各々は、前記選択されたメモリセル内の前記一対の強誘電性コンデンサそれぞれに含まれ、
　前記一対の強誘電性コンデンサそれぞれの他方の電極板の対に第２の電圧パルスを印加する工程と、
　前記第２の電圧パルスに応答して前記一対の出力導体上に生じる前記分極方向に応じた電圧変化を検知することにより、前記選択された強誘電性メモリセルに記憶されている相補的データを検知する工程であって、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され、
　前記第２の電圧パルスの印加が完了した後に、前記第１の電圧パルスを用いて、対応するスイッチを介して、前記一対の出力導体のうちの対応する出力導体と、対応する電極板との間の電位差に対応する分極方向に、前記変更された分極を再生する工程と、
を備える方法。
【請求項１６】行および列に配置されたメモリセルのアレイより選択されたメモリセルからデータを検知し、また前記選択されたメモリセルにデータを再生する、メモリセルにデータを再生する方法であって、各メモリセルは、強誘電性材料を有する強誘電性コンデンサおよびスイッチを含み、
　前記選択されたメモリセルの強誘電性コンデンサの強誘電性材料の分極方向を設定することによって、前記選択されたメモリセルにデータを記憶する工程と、
　第１の電圧パルスを用いて、前記選択された強誘電性メモリセル内の前記スイッチを介して、前記強誘電性コンデンサの一端を出力導体に結合する工程と、
　前記選択されたメモリセル内の前記強誘電性コンデンサの他端に第２の電圧パルスを供給して、前記強誘電性コンデンサの前記強誘電性材料の分極方向に応じた大きさの電荷流を前記強誘電性コンデンサから前記出力導体に流す工程と、
　前記第２の電圧パルスに応答して前記出力導体に生ずる電圧変化と参照信号とに応答して、前記選択されたメモリセル内の前記強誘電性コンデンサに記憶されているデータを検知する工程と、
　前記検知工程において前記分極方向が変更されたとき、前記第２の電圧パルスの印加が完了した後に、前記第１の電圧パルスを用いて、前記スイッチを介して、前記強誘電性コンデンサの他端と前記出力導体との間の電位差に対応する分極方向に前記強誘電性コンデンサを再生する工程と
を備える方法。」
　
３．特許異議申立の概要
　申立人　今川佳余子は、本件請求項１ないし２０に係る特許発明は、甲第１号証（米国特許第４，４９１，９３６号明細書）、甲第２号証（米国特許第２，８７６，４３６号明細書）、甲第３号証（昭和５８年１月３０日、株式会社オーム社発行、太田邦一邦一著「超ＬＳＩ入門」、１３５〜１４３頁）、甲第４号証（IEEE TRANSACTIONS ON ELECTRON DEVICES VOL．ED-26, No．6，JUNE1979）、甲第５号証（特開昭５２−７１１４０号公報）及び甲第６号証（特開昭６１−２２９３５０号公報）に記載されている発明を組み合わせることにより当業者が容易に想到し得たものであるから、特許法第２９条第２項の規定により特許を受けることができないものであり、特許法第１１３条第１項第２号の規定に該当し、本件請求項１ないし２０に係る特許発明は取り消されるべきものである、と主張している。
　
４．各甲号証に記載されている発明
　甲第１号証として提示された、米国特許第４，４９１，９３６号明細書（以下、「第１の引用例」という）には、ダイナミックランダムメモリセルとその駆動方法に関し、第１の引用例の第１欄第６０行から第６１行には、「メモリセル１０は、行と列からなるアレイの中で繰り返し配置され、大きなメモリマトリクスを構成する。」と記載され、また、同第２欄第２０行から第３６行には、「メモリセル３０にはワードライン３４に接続されたゲート端子を有するアクセストランジスタ３２を備えている。トランジスタ３２のソース、ドレイン端子は、ビットライン３６とキャパシタ３８の第１の端子に接続されたノード３７との間に接続されている。キャパシタ３８の第２の端子は、プレートライン４０に接続されている。ビットライン３６はセンス増幅器４２に接続され、そのセンス増幅器はキャパシタ３８に蓄積された電圧状態に応じた、ビットライン３６上の小さな電圧変化を検知する。アドレス信号は、デコーダー４４に与えられ、そしてそれがワードラインドライバー４６とプレートラインドライバー４８を選択的に駆動している。ワードラインドライバー４６は、メモリセル３０を選択するためにデコーダー４４によってアドレス信号が受信されたときに、ワードライン３４を駆動する。同様に、プレートラインドライバー４８は、メモリセル３０を選択するためにデコーダー４４によってアドレス信号が受信されたときに、プレートライン４０を駆動する。」と記載され、また、同第２欄第５８行から第６０行には、「高電圧状態を書き込むために、ワードライン３４とビットライン３６はＶｃｃに駆動される。プレートライン４０は初期はＶｃｃであるが、グランドに遷移させる。」と記載され、また、同第４欄第３行から第４行には、「トランジスタ３２はＮチャネルエンハンスメント型デバイスである。」とそれぞれ記載されている。
　また、甲第２号証として提示された、米国特許第２，８７６，４３６号明細書（以下、「第２の引用例」という）には、強誘電体キャパシタに関して、第２の引用例の第１欄第１５行〜第１７行には、「この発明は電気的蓄積回路に関するものであり、特に強誘電体容量に関するものである。」と記載され、また、同第１欄第５３行から第５７行には、「これらの乱されたパルスの効果はいくつかの強誘電体材料のドメインを部分的に反転させることであり、その要点は、最初に蓄積された情報が読み出されなかった場合でも、最終的にリストアされなければならないということである。」と記載され、また、同第４欄第６５行から第５欄第９行には、「１９５５年９月６日に発行された私の特許第２，７１７，３７２号に開示されている強誘電性電気的蓄積回路を示したＦｉｇ１Ａについて述べてみることとしよう。パルスソース１０は強誘電性キャパシタ１１に接続され、そしてレジスター１２がグラウンドとキャパシタ１１のもう一方の電極との間に接続され、一方、アウトプット端子１３はレジスタ１２とキャパシ夕１１の間に接続されている。強誘電体の分極方向が、ソース１０からの正パルスと反対向きに向いている場合、この正パルスは残留分極を反転させ、その結果、レジスター１２を通して相対的に大きなアウトプットパルスを生み出し、それゆえに、出力ターミナル１３で検出することができる。もし、残留分極が上記例と反対の場合には、強誘電体キャパシタはソース１０からの正パルスに対して、小さい信号容量を示し、その結果、レジスタ１２を通して、前記例よりも小さい電荷を派生する。最初に述べた残留分極はデジット（“１”と表す）は保存されている。一方、後者は“０” が保存されていることになる。」と記載され、また、同第５欄第１３行〜第１５行には、「アウトプット端子１３に接続されている検出素子は“０”と“１”との間を区別している。」とそれぞれ記載されている。
　また、甲第３号証として提示された、昭和５８年１月３０日、株式会社オーム社発行、太田邦一邦一著「超ＬＳＩ入門」、１３５〜１４３頁（以下、「第３の引用例」という）には、ダイナミックＭＯＳメモリに関して、第３の引用例の第１３９頁下から第７行〜下から第３行及び第１４０頁には、「図８・７に１列のビットセンス回路を示す。ここに示したセンスアンプはバランス形のダイナミックフリップフロップと呼ばれる回路で、センスアンプの両側にセル、ダミーセル、Ｉ／Ｏ線を含め完全な対称形になっている。選ばれた行のセルの電荷と反対側のビット線にあるダミーセルの電荷によるビット線の電位の差を検知してラッチするのが、センスアンプの役目である。」と記載されている。
　また、甲第４号証として提示された、IEEE TRANSACTIONS ON ELECTRON DEVICES VOL．ED-26, No．6，JUNE1979（以下、「第４の引用例」という）の第８４３頁右欄下から第１０行〜下から第７行には、「Fig．８に示されているように、ツインセルでは、二つのセルが並んで配置され、それらは、共通のワードラインと共通のセンス増幅器につながれた二つのビットラインとを共有している。それぞれ一つのセルには２進数の“１” か“０” かが蓄積され、またはその逆もある。」と記載され、また、同第８４４頁Ｆｉｇ．８には、「メタルビットラインと共通のポリシリコンワードラインを有する一層ポリシリコンセルを用いたツインセル。」と記載され、また、同第８４５頁Ｆｉｇ．１０には、「拡散層をビットラインとしたダブルポリシリコンセル。（ａ）に示された断面図は、（ｂ）のＸＸ ‘ラインにそった図である。ＹとＹ’の位置はメタルの段差被覆に関する問題を有する位置を示したものである。」とそれぞれ記載されている。
　また、甲第５号証として提示された、特開昭５２−７１１４０号公報（以下、「第５の引用例」という）は、メモリ素子に関して、第５の引用例の第２頁左上欄下から第５行〜同下から第１行には、「通常この値はＣｓａ／（Ｃｓａ＋ＣDａ）０．１、Vref　５Ｖ程度であるから、約数百ｍＶと非常に小さい。上記動作によって４ａ、４ｂの電位が確定すると差動増幅器３が動作を開始し、第２図（Ｂ）に示すように、通常の論理値信号振幅に増幅される。」と記載されている。
　また、甲第６号証として提示された、特開昭６１−２２９３５０号公報（以下、「第６の引用例」という）は、メモリ素子に関して、第６の引用例の第２頁右上欄第９行〜第２０行には、「第２図（ａ）（ｂ）において、２１はＰ型シリコン基板、２２はキャパシタの誘電体膜、２３ａは２層目ポリシリコンからなるキャパシタ電極でコンタクト２７ｂを介して選択トランジスタのソースとなるＮ＋型拡散層２８ｂに接続される。２３ｂは３層目ポリシリコンからなるキャパシタ電極、２４は選択トランジスタのゲート酸化膜、２５は１層目ポリシリコンからなる選択トランジスタのゲート電極でワード線に接続される。２６はＡ１配線でビット線としてコンタクト２７ａを介して選択トランジスタのドレインとなるＮ＋型拡散層２８ａに接続される。２９は層間絶縁膜である。」と記載されている。
　
５．本件請求項１−１６に係る特許発明と引用例に記載されている発明との対比・判断
（ａ）請求項１−２、５−７に係る発明と上記第１〜第６の引用例に記載されている発明を対比すると、上記第１〜第６の引用例のいずれにも、請求項１−２、５−７に係る発明の必須の構成要件である「前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２のパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性材料の分極方向に対応した大きさで電圧変化を前記ビットラインに生じさせ、前記強誘電性コンデンサの強誘電性材料は、必要とされる場合に前記ビットラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分において前記分極方向に再生される」点の構成を示唆する記載がなされていない。そして、請求項１−２、５−７に係る発明はこの点によって明細書に記載されている格別の作用・効果を奏し得るものと認められるから、請求項１−２、５−７に係る発明が上記第１〜第６の引用例に記載されている発明から当業者が容易に想到し得たものとは認められない。
（ｂ）請求項３−４に係る発明と上記第１〜第６の引用例に記載されている発明を対比すると、上記第１〜第６の引用例のいずれにも、請求項３−４に係る発明の必須の構成要件である「前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２のパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、
　前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサの強誘電性材料の分極方向に対応した大きさで前記電位差を生じさせ、これによって、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサのいずれかの分極方向が変更され、前記変更された分極方向は、対応するビットラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分において再生される」点の構成を示唆する記載がなされていない。そして、請求項３−４に係る発明はこの点によって明細書に記載されている格別の作用・効果を奏し得るものと認められるから、請求項３−４に係る発明が上記第１〜第６の引用例に記載されている発明から当業者が容易に想到し得たものとは認められない。
（ｃ）請求項８−９、１３−１４に係る発明と上記第１〜第６の引用例に記載されている発明を対比すると、上記第１〜第６の引用例のいずれにも、請求項８−９、１３−１４に係る発明の必須の構成要件である「前記ワードライン上の前記ワード信号は、前記プレートライン上の前記プレート信号に重なる第１の部分と、前記第１部分の後ろにある第２の部分とを有し、前記電位差は、前記一対の強誘電性コンデンサの前記分極方向それぞれに対応した大きさで、前記ワード信号の前記第１の部分と前記プレート信号とに応答して発生され、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され、前記変更された分極方向は、対応するビットラインと前記プレートラインとの間の電位差に従って前記ワード信号の前記第２の部分において再生される」点の構成を示唆する記載がなされていない。そして、請求項８−９、１３−１４に係る発明はこの点によって明細書に記載されている格別の作用・効果を奏し得るものと認められるから、請求項８−９、１３−１４に係る発明が上記第１〜第６の引用例に記載されている発明から当業者が容易に想到し得たものとは認められない。
（ｄ）請求項１０−１２に係る発明と上記第１〜第６の引用例に記載されている発明を対比すると、上記第１〜第６の引用例のいずれにも、請求項１０−１２に係る発明の必須の構成要件である「前記ワードライン上の該ワード電圧信号は、前記プレートライン上の前記プレート電圧信号に重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、前記電位差は、前記一対の強誘電性コンデンサの前記強誘電性材料の分極方向それぞれに対応した大きさで、前記ワード電圧信号の前記第１の部分と前記プレート電圧信号とに応答して発生され、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され、前記変更された分極方向は、対応するビットラインと前記プレートラインとの間の電位差に従って前記ワード電圧信号の前記第２の部分において再生される」点の構成を示唆する記載がなされていない。そして、請求項１０−１２に係る発明はこの点によって明細書に記載されている格別の作用・効果を奏し得るものと認められるから、請求項１０−１２に係る発明が上記第１〜第６の引用例に記載されている発明から当業者が容易に想到し得たものとは認められない。
（ｅ）請求項１５に係る発明と上記第１〜第６の引用例に記載されている発明を対比すると、上記第１〜第６の引用例のいずれにも、請求項１５に係る発明の必須の構成要件である「前記第２の電圧パルスの印加が完了した後に、前記第１の電圧パルスを用いて、対応するスイッチを介して、前記一対の出力導体のうちの対応する出力導体と、対応する電極板との間の電位差に対応する分極方向に、前記変更された分極を再生する工程と」の点の構成を示唆する記載がなされていない。そして、請求項１５に係る発明はこの点によって明細書に記載されている格別の作用・効果を奏し得るものと認められるから、請求項１５に係る発明が上記第１〜第６の引用例に記載されている発明から当業者が容易に想到し得たものとは認められない。
（ｆ）請求項１６に係る発明と上記第１〜第６の引用例に記載されている発明を対比すると、上記第１〜第６の引用例のいずれにも、請求項１６に係る発明の必須の構成要件である「前記検知工程において前記分極方向が変更されたとき、前記第２の電圧パルスの印加が完了した後に、前記第１の電圧パルスを用いて、前記スイッチを介して、前記強誘電性コンデンサの他端と前記出力導体との間の電位差に対応する分極方向に前記強誘電性コンデンサを再生する工程と」の点の構成を示唆する記載がなされていない。そして、請求項１６に係る発明はこの点によって明細書に記載されている格別の作用・効果を奏し得るものと認められるから、請求項１６に係る発明が上記第１〜第６の引用例に記載されている発明から当業者が容易に想到し得たものとは認められない。
　したがって、異議申立ての理由及び証拠によって本件請求項１−１６に係る特許発明の特許は取り消すことはできない。
　また、他に本件請求項１−１６に係る特許発明の特許を取り消すべき理由を発見しない。　
　よって結論のとおり決定する。
【異議決定日】
平成１２年２月１５日（２０００．２．１５）