【事件の表示】
　特許第３１９９２２２号「アクティブマトリクス基板、そのアクティブマトリクス基板を備えた液晶表示装置及びそのアクティブマトリクス基板の製造方法」の請求項１、２、４、６ないし８、１０に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第３１９９２２２号の請求項１、２、４、６ないし８、１０に係る特許を取り消す。
【理　由】
１．手続の経緯・本件発明
　特許第３１９９２２２号の請求項１、２，４，６乃至８，１０に係る発明についての出願は、平成８年３月１３日に出願したものであって、平成１３年６月１５日にその発明についての特許権の設定登録がなされ、その後、その特許について、異議申立人斉藤忠により特許異議の申立てがなされ、取消の理由が通知され、その指定期間内である平成１４年７月５日に訂正請求がなされ、その後、その訂正請求が取り下げられたものであり、その発明は、その特許請求の範囲の請求項１、２，４，６乃至８，１０に記載された次のとおりのものである。
「【請求項１】　絶縁性基板と、該絶縁性基板上に配置され、少なくとも２つの電極を有する駆動素子と、該駆動素子を覆うように形成され、コンタクトホールを有する絶縁性保護膜と、該絶縁性保護膜上に形成され、該コンタクトホールを通して該駆動素子に電気的に接続される画素電極と、を有するアクティブマトリクス基板であって、該コンタクトホールが形成される領域において、該絶縁性保護膜の下に、該駆動素子の該少なくとも２つの電極の一方から延長した導体層を含む２種類以上の異なる導体層を含む多層構造を有しており、該コンタクトホールは、該多層構造のうちの上層導体層の少なくともその表面部分あるいは全てがエッチングにより除去されることににより形成されていることを特徴とする、アクティブマトリクス基板。
【請求項２】　前記多層構造の下層の導体は、エッチングにより除去される上層の導体をエッチングするエッチャントに対して選択性のある導体により形成されている、請求項１に記載のアクティブマトリクス基板。」（以下、「本件発明１」、「本件発明２」という。）
「【請求項４】　前記一方の電極から延長した前記導体層は、前記多層構造の最下層に位置する、請求項１に記載のアクティブマトリクス基板。」（以下、「本件発明４」という。）
「【請求項６】　請求項１〜５のいずれかに記載のアクティブマトリクス基板と、対向基板と、該アクティブマトリクス基板及び該対向基板間に挟持された液晶層と、を備えた液晶表示装置。
【請求項７】　絶縁性基板と、該絶縁性基板上に配置され、少なくとも第１及び第２の電極を有する駆動素子と、該駆動素子を覆うように形成され、コンタクトホールを有する絶縁性保護膜と、該コンタクトホールを通して該駆動素子に電気的に接続された画素電極と、を有するアクティブマトリクス基板の製造方法であって、該方法は、該絶縁性基板上に、駆動信号配線及び該駆動信号配線に接続した第１の電極を形成する工程と、該第１の電極上に絶縁膜を形成する工程と、該絶縁膜に重畳し、延長部を有する第２の電極を形成する工程と、該延長部の所定の領域上に補助導体層を形成する工程と、該絶縁性基板全面を覆い、該補助導体層上にコンタクトホールを有する絶縁性保護膜を形成する工程と、該コンタクトホール内の該補助導体層の少なくとも表面部分が除去されるようにエッチングを行う工程と、該絶縁性保護膜上に導体層をパターン形成することにより、該コンタクトホールを通して該駆動素子に電気的に接続された画素電極を形成する工程と、を含む、アクティブマトリクス基板の製造方法。
【請求項８】　前記補助導体層を形成する工程は、前記第２の電極を形成する工程と共に行なわれ、該補助導体層が該第２の電極上に積層されて同時にパターニングされる、請求項７に記載のアクティブマトリクス基板の製造方法。」（以下、「本件発明６」乃至「本件発明８」という。）
「【請求項１０】　前記エッチングを行う工程は、前記コンタクトホールを有する絶縁性保護膜をマスクとして行なわれる、請求項７に記載のアクティブマトリクス基板の製造方法。」（以下、「本件発明１０」という。）
　
２．異議の申立て
(1) 申立て理由の概要
　申立人の主張は、下記の甲第１号証及び甲第２号証を提出し、本件発明１、４，６乃至８は、甲第１号証及び甲第２号証に記載された発明であり、また、甲第１号証及び甲第２号証に記載された発明に基づいて、当業者が容易に発明をすることができたものであり、本件発明２，１０は、甲第１号証に記載された発明であり、また、甲第１号証に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第１項第３号または第２項の規定により特許を受けることができないものであり、これらの発明の特許は、取り消されるべきものである、というものである。
　甲第１号証：特開平７−２６３７００号公報（以下、「刊行物」という。）
　甲第２号証：特開平４−２５３３４２号公報
　
(2) 刊行物記載の発明
　申立人が提出した甲第１号証である特開平７−２６３７００号公報（「刊行物」）には、
「【００１６】図３において、37ｂはＩＴＯ膜（透明導電膜）からなる画素電極で、画素電極37ｂはＴＦＴのソース電極（ソース／ドレイン電極）上の２つの開口36ｂ等を介してソース電極と接続する。
　２３はＴＦＴのゲート電極と接続するゲートバスラインで、図面上縦方向に並んでいる各画素のＴＦＴのゲート電極がそれぞれ接続されている。２４はゲートバスライン２３と接続するゲート端子で、各ゲート端子２４等毎に一つのゲートバスライン２３等が接続される。
【００１７】３８はＴＦＴのドレイン電極を介してＴＦＴと接続するドレインバスラインで、図面上横方向に並んでいる各画素のＴＦＴのドレイン電極がそれぞれ接続されている。３２はドレインバスライン３８と接続するドレイン端子で、各ドレイン端子３２等毎に一つのドレインバスライン３８等が接続される。
　３４はガラス基板上にゲート絶縁膜を介してドレイン端子３２及びソース電極33ａ及びドレイン電極33ｂと同じ材料で、ドレイン端子３２と同時に形成された補助容量の上部電極で、帯状に、かつゲートバスライン２３に並行して形成されている。」（段落番号【００１６】〜【００１７】欄）、
「【００２０】図１（ａ）に示すように、透明なガラス基板（透明基板）２１上に、ゲート電極２２と、ゲート電極２２と接続するゲートバスライン２３と、ゲートバスライン２３と接続するゲート端子２４と、補助容量の下部電極２５とを形成する。これらのうちゲート電極２２はＴｉ膜からなり、他はすべてＴｉ膜及びこのＴｉ膜を被覆するＡｌ膜の２層の導電膜からなる。
【００２１】続いて、ゲート電極２２，ゲートバスライン２３，ゲート端子２４及び下部電極２５を被覆して膜厚約4000Åのシリコン窒化膜２６をプラズマＣＶＤ法により形成する。なお、ゲート電極２２上のシリコン窒化膜２６はゲート絶縁膜となり、下部電極２５上のシリコン窒化膜２６は補助容量絶縁膜となる。
　次いで、膜厚約150 〜500 Åのアモルファスシリコン膜（ａ−Ｓｉ膜；動作半導体層）２７と膜厚約1200Åのシリコン窒化膜をプラズマＣＶＤ法により連続的に形成する。
【００２２】 次に、回転塗布法により不図示のレジスト膜を形成した後、露光マスクを用いて選択的に露光し、現像してゲート電極２２の上方に、かつゲート電極２２よりも狭い島状のレジスト膜を残す。
　次いで、塩素系又はフッ素系の反応ガスを用いたリアクティブイオンエッチング（ＲＩＥ）により、レジスト膜をマスクとしてシリコン窒化膜をエッチングし、除去してチャネル保護膜２８を形成する。なお、シリコン窒化膜は緩衝弗酸溶液（ＢＨＦ）を用いたウエットエッチングにより除去してもよい。
【００２３】次に、チャネル保護膜２８及びａ−Ｓｉ膜２７上にＣＶＤ法により膜厚約８００Åのｎ+ ａ−Ｓｉ膜２９を形成した後、スパッタ法により膜厚約８００ÅのＴｉ膜３０を形成し、続いて蒸着法等により、Ｔｉ膜３０上に膜厚約５００ÅのＡｌ膜３１を形成する。
　次いで、塩素系又はフッ素系の反応ガスを用いたリアクティブイオンエッチング（ＲＩＥ）により、新たに形成された不図示のレジスト膜をマスクとして、Ａｌ膜３１とＴｉ膜３０とｎ+ ａ−Ｓｉ膜２９とａ−Ｓｉ膜２７とを連続的にエッチングし、除去する。
【００２４】これにより、ａ−Ｓｉ膜２７からなるトランジスタの動作半導体層27ａと、動作半導体層27ａに接続されたｎ+ ａ−Ｓｉ膜２９／Ｔｉ膜３０／Ａｌ膜３１からなるソース電極33ａ及びドレイン電極33ｂと、ａ−Ｓｉ膜２７／ｎ+ ａ−Ｓｉ膜２９／Ｔｉ膜３０／Ａｌ膜３１からなるドレインバスラインと、ａ−Ｓｉ膜２７／ｎ+ ａ−Ｓｉ膜２９／Ｔｉ膜３０／Ａｌ膜３１が積層されたドレイン端子３２とが形成される。
【００２５】次に、ドレイン端子３２，ドレインバスライン，ＴＦＴ，補助容量の上部電極３４を被覆してプラズマＣＶＤ法により層間絶縁膜としての膜厚約2000Åのシリコン窒化膜（絶縁膜）３５を形成する。
　次いで、図１（ｂ）に示すように、不図示のレジストマスクに基づいてＳＦ6 を用いたドライエッチングによりシリコン窒化膜３５を選択的にエッチングし、除去して、ドレイン端子３２，ＴＦＴのソース電極33ａ，上部電極３４上のシリコン窒化膜３５に開口36ａ〜36ｃを形成するとともに、ゲート端子２４上のゲート絶縁膜２６及びシリコン窒化膜３５に開口36ｄを形成する。これにより、開口36ａ〜36ｃの底部にＡｌ膜３１が現れ、また開口36ｄの底部にゲート端子２４のＡｌ膜が現れる。しかし、Ａｌ膜の表面にはエッチング残渣が残る場合があり、また、大気中に放置するとＡｌ膜の表面には自然に酸化膜が形成される場合がある。
【００２６】このまま、ＩＴＯ膜を形成した場合、コンタクトが不十分になる危険性があるので、続いて、図２（ａ）に示すように、各開口36ａ〜36ｄを介して底部のＡｌ膜をエッチングする。これにより、開口36ａ〜36ｃの底部にＴｉ膜３０が表出し、また開口36ｄの底部にゲート端子２４のＴｉ膜が現れる。このとき、Ａｌ膜のエッチングとして、塩素系の反応ガスを用いたドライエッチングを用いるか、或いは加熱した燐酸を用いたウエットエッチングを用いる。
【００２７】次いで、膜厚約８００ÅのＩＴＯ膜又はＺｎＯ膜（透明導電膜）をスパッタ法により形成する。
　次に、図２（ｂ）に示すように、不図示のレジストマスクを形成した後、該レジストマスクに基づいてＩＴＯ膜又はＺｎＯ膜を選択的にエッチングし、開口36ａ〜36ｄを介してドレイン端子３２と接続するドレイン引出し電極37ａと、ソース電極33ａ及び上部電極３４と接続する画素電極37ｂと、ゲート端子２４と接続するゲート引出し電極37ｃとを形成する。
【００２８】以上のように、本発明の第１の実施例に係るＴＦＴマトリクスの製造方法によれば、図２（ａ）に示すように、上部の２層がＴｉ膜３０／Ａｌ膜３１となっているドレイン端子３２，ＴＦＴのソース電極33ａ，上部電極３４及びゲート端子２４とＩＴＯ膜とを接続する前に、Ａｌ膜３１等を除去し、Ａｌ膜３１等の下地のＴｉ膜３０等を露出している。
【００２９】Ｔｉ膜３０等はＡｌ膜３１等に比較してＩＴＯ膜37ａ〜37ｃとの間で良好なコンタクトが得られることが実験的に確かめられている。
　従って、絶縁物等のエッチング残渣がソース電極33ａ等の表面から除去されるとともに、ＩＴＯ膜37ａ〜37ｃはコンタクト性の良いＴｉ膜３０等との接続が可能となる。
【００３０】これにより、接触抵抗のばらつきを抑制し、接触抵抗を小さく保持して、画素全体にわたって一様に液晶層に電圧がかかるようにし、色調の変調や点欠陥が生じるのを防止することができる。従って、信頼性や製造歩留りの向上を図ることができる。
　（２）本発明の第２の実施例
　本発明の第２の実施例について図４（ａ）〜（ｃ）を参照しながら説明する。以下、画素部のみについて説明し、他の部分については同様なので説明を省略する。
【００３１】図２（ａ）に示す第１の実施例の、開口36ａ〜36ｄを介してＡｌ膜３１等をエッチングし、除去する工程において、ドライエッチングではＡｌ膜３１等とＡｌ膜３１等の下地のＴｉ膜３０等とはエッチングの選択性がほとんどないため、Ａｌ膜３１等のエッチングの終点検出が困難になる。従って、特に、オーバエッチングの危険性が高く、その影響が大きいような場合には、Ａｌ膜３１をエッチングするため、加熱した燐酸によりウエットエッチングする場合がある。」（段落番号【００２０】〜【００３１】欄）、
「【００４７】【発明の効果】以上のように、本発明の薄膜トランジスタマトリクスの製造方法においては、上部２層の導電膜が上層から順にＡｌ膜及び高融点金属膜となっているＴＦＴのソース／ドレイン電極とＩＴＯ膜とを接続する前に、最上層のＡｌ膜を除去し、下地の高融点金属膜を露出している。
【００４８】従って、絶縁物等のエッチング残渣がソース電極等の表面から除去されるとともに、透明導電膜はコンタクト性の良い高融点金属膜との接続が可能となる。
　また、Ａｌ膜のウエットエッチング後に、開口の側壁の絶縁膜をサイドエッチングし、絶縁膜の開口幅を広げて開口内の絶縁膜の側壁面と開口内のＡｌ膜の側壁面とを合わせているので、Ａｌ膜のウエットエッチングにより生じた開口内の段差が解消される。このため、開口を被覆して形成される透明導電膜の断線の危険性が少なくなり、信頼性の向上及び製造歩留りの向上を図ることができる。」（段落番号【００４７】〜【００４８】欄）と記載され、
図１及び図２には、薄膜トランジスタマトリクスにおいて、薄膜トランジスタのソース電極３３ａに画素電極３７ｂを接続する工程が、また、図３には、ゲート端子部から伸びるゲートバスライン及びドレイン端子部から伸びるドレインバスラインが各画素間に設けられた薄膜トランジスタマトリクスが、それぞれ示されている。
　
(3) 対比・判断
ａ．本件発明１について
（ア）刊行物記載の発明（以下、「引用発明」という。）におけるガラス基板２１、ソース電極３３ａ及びドレイン電極３３ｂ、ＴＦＴ、開口３６ｂ、シリコン窒化膜３５は、本件発明１における絶縁性基板、２つの電極、駆動素子、コンタクトホール、絶縁性保護膜に、それぞれ相当することは明らかである。
（イ）引用発明は、薄膜トランジスタマトリクスであるから、アクティブマトリクスであるといえる。
（ウ）上述のように、引用発明におけるソース電極３３ａは、本件発明１における電極に相当するが、機能的には、本件発明１における多層構造にも相当するものであり、また、引用発明におけるソース電極３３ａを構成するｎ＋ａ−Ｓｉ層２９、Ｔｉ膜３０及びＡｌ膜３１は、いずれも本件発明における導体層に相当する。
　上記考察（ア）〜（ウ）を考慮して、本件発明１と引用発明とを比較すると、両者は、絶縁性基板と、該絶縁性基板上に配置され、少なくとも２つの電極を有する駆動素子と、該駆動素子を覆うように形成され、コンタクトホールを有する絶縁性保護膜と、該絶縁性保護膜上に形成され、該コンタクトホールを通して該駆動素子に電気的に接続される画素電極と、を有するアクティブマトリクス基板であって、該コンタクトホールが形成される領域において、該絶縁性保護膜の下に、２種類以上の異なる導体層を含む多層構造を有しており、該コンタクトホールは、該多層構造のうちの上層導体層の少なくともその表面部分あるいは全てがエッチングにより除去されることににより形成されていることを特徴とする、アクティブマトリクス基板である点で一致し、下記の点で相違する。
（相違点１）
　コンタクトホールを形成する領域が、本件発明１は、駆動素子の少なくとも２つの電極の一方から延長した導体層上であるのに対し、引用発明は、駆動素子の少なくとも２つの電極の一方の上である点。
　
　以下、上記相違点について検討する。
　一般に、電気的な接続点をどこに形成するかは、デバイス設計上様々な形態が採用されており、引用発明のように、電極上にコンタクトホールを形成し、電極と直接接続するかわりに、２つの電極の一方から延長した導体層上にコンタクトホールを形成して接続することは、当業者が適宜なしえた設計的事項である。
　
ｂ．本件発明２について
　本件発明２と引用発明とを比較すると、上記相違点１及び下記相違点２において相違し、その余の点では一致する。
（相違点２）
　本件発明２は、多層構造の下層の導体は、エッチングにより除去される上層の導体をエッチングするエッチャントに対して選択性のある導体により形成されているのに対し、刊行物には、この点が明記されていない点。
　相違点１は、ａ．で検討したとおりであるから、以下、相違点２について検討する。
　一般に、積層膜の上層のみをエッチングする場合、下層を、上層のエッチャントに対して選択性をもたせることは、当業界における周知技術であり、また、刊行物に「特に、オーバエッチングの危険性が高く、その影響が大きいような場合には、Ａｌ膜３１をエッチングするため、加熱した燐酸によりウエットエッチングする場合がある。」（段落番号【００３１】欄）と記載されており、Ａｌ膜の下地として、Ａｌ膜のエッチング選択性のあるものを採用することが示唆されていることから、本件発明２の多層構造の下層の導体に、エッチングにより除去される上層の導体をエッチングするエッチャントに対して選択性のある導体を採用することは、当業者が普通に行いうることである。
　
ｃ．本件発明４について
　引用発明では、導体層は多層構造の最下層に位置しているから、本件発明４と引用発明とを比較すると、上記相違点１において相違し、その余の点では一致する。
　そして、上記相違点１については、すでにａ．で検討したとおりである。
　
ｄ．本件発明６について
　ａ．で述べたとおり、引用発明の薄膜トランジスタマトリクスはアクティブマトリクスということができ、該基板を対向基板と組み合わせ、間に液晶を挟持させて液晶表示装置とすることは自明であるから、本件発明６と引用発明とを比較すると、上記相違点１において相違し、その余の点では一致する。
　そして、上記相違点１については、すでにａ．で検討したとおりである。
　
ｅ．本件発明７について
　引用発明におけるガラス基板２１、ゲート電極２２、ソース電極３３ａ、ＴＦＴ、開口３６ｂ、シリコン窒化膜３５、ゲートバスライン２３、ゲート絶縁膜２６、Ａｌ膜３１は、本件発明７における絶縁性基板、第１の電極、第２の電極、駆動素子、コンタクトホール、絶縁性保護膜、駆動信号配線、絶縁膜、補助導体層に、それぞれ相当することは明らかである。
　この点及びａ．での考察（イ）を考慮して、本件発明７と引用発明とを比較すると、絶縁性基板と、該絶縁性基板上に配置され、少なくとも第１及び第２の電極を有する駆動素子と、該駆動素子を覆うように形成され、コンタクトホールを有する絶縁性保護膜と、該コンタクトホールを通して該駆動素子に電気的に接続された画素電極と、を有するアクティブマトリクス基板の製造方法であって、該方法は、該絶縁性基板上に、駆動信号配線及び該駆動信号配線に接続した第１の電極を形成する工程と、該第１の電極上に絶縁膜を形成する工程と、該絶縁膜に重畳し、第２の電極を形成する工程と、補助導体層を形成する工程と、該絶縁性基板全面を覆い、該補助導体層上にコンタクトホールを有する絶縁性保護膜を形成する工程と、該コンタクトホール内の該補助導体層の少なくとも表面部分が除去されるようにエッチングを行う工程と、該絶縁性保護膜上に導体層をパターン形成することにより、該コンタクトホールを通して該駆動素子に電気的に接続された画素電極を形成する工程と、を含む、アクティブマトリクス基板の製造方法で一致し、次の点で相違する。
（相違点３）
　本件発明７では、第２電極が延長部を有しており、該延長部の所定の領域上に補助導体層を形成し、該補助導電層上にコンタクトホールを有するのに対し、引用発明では、第２電極が延長部を有しておらず、補助導体層は第２電極と一体に形成している点。
　
　以下、上記相違点３について、検討する。
・相違点３について
　一般に、電気的な接続点をどこに形成するかは、デバイス設計上様々な形態が採用されており、引用発明のように、第２電極に延長部を設けず、補助導体層を第２電極と一体に形成するかわりに、第２電極に延長部を設けて、延長部に補助導体層を形成し、さらに補助導体層上にコンタクトホールを形成して接続することは、当業者が適宜なしえた設計的事項である。
　
ｆ．本件発明８について
　刊行物には、「塩素系又はフッ素系の反応ガスを用いたリアクティブイオンエッチング（ＲＩＥ）により、新たに形成された不図示のレジスト膜をマスクとして、Ａｌ膜３１とＴｉ膜３０とｎ+ ａ−Ｓｉ膜２９とａ−Ｓｉ膜２７とを連続的にエッチングし、除去する。」（段落番号【００２３】欄）と記載されており、引用発明は、補助導体層が第２の電極と同時にパターニングされるものである。
　そこで、本件発明８と引用発明とを比較すると、上記相違点３において相違し、その余の点では一致する。
　そして、上記相違点３については、すでにｅ．で検討したとおりである。
　
ｇ．本件発明１０について
　刊行物には、「不図示のレジストマスクに基づいてＳＦ6 を用いたドライエッチングによりシリコン窒化膜３５を選択的にエッチングし、除去して、ドレイン端子３２，ＴＦＴのソース電極33ａ，上部電極３４上のシリコン窒化膜３５に開口36ａ〜36ｃを形成する・・・・・これにより、開口36ａ〜36ｃの底部にＡｌ膜３１が現れ、また開口36ｄの底部にゲート端子２４のＡｌ膜が現れる。・・・・・続いて、・・・・・各開口36ａ〜36ｄを介して底部のＡｌ膜をエッチングする。」と記載されており、この記載は、シリコン窒化膜３５エッチング時のレジストを除去してから、開口を介してＡｌ膜のエッチングを行うとの記載であるから、引用発明では、Ａｌ膜のエッチングはシリコン窒化膜３５をマスクにしてエッチングを行っていることになる。
　この点を考慮して、本件発明１０と引用発明とを比較すると、上記相違点３において相違し、その余の点では一致する。
　そして、上記相違点３については、すでにｅ．で検討したとおりである。
　
３．むすび
　以上のとおりであるから、本件発明１、２，４，６乃至８，１０は、引用発明及び従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから、かかる発明の特許は、特許法第２９条第２項の規定に違反してなされたものである。
　したがって、本件発明１、２，４，６乃至８，１０についての特許は、特許法第１１３条第２号に該当し、取り消されるべきものである。
　よって、結論のとおり決定する。
【異議決定日】
平成１４年９月１７日（２００２．９．１７）