【事件の表示】
　特許第３１１６２９５号「アクティブマトリクス基板の製造方法」の請求項１、３〜５に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１１６２９５号の請求項２に係る特許を維持する。
【理　由】
【1】手続の経緯
　特許第3116295号の請求項1、2に係る発明は、平成5年5月25日に出願され、平成12年10月6日にその設定登録がなされ、その後、佐藤勝明より特許異議申立がなされ、取消理由通知に対して平成13年11月15日に訂正請求がなされたものである。なお、平成13年10月29日付けの訂正請求は取り下げられた。
　
【2】訂正の適否についての判断
《2-1》訂正の要旨
　特許権者が求めている訂正の内容は、以下のとおりである。
　訂正事項a:
　特許請求の範囲の減縮および明りようでない記載の釈明を目的として、もとの請求項1、3、5を削除する。これに伴い、請求項2、4の記載形式を訂正するとともに、請求項番号を順次繰り上げる
　訂正事項b:
　特許時の請求項2を、特許時の請求項1の削除に伴い、従前の従属記載形式から独立記載形式に変え、かつ特許請求の範囲の減縮を目的として、「基板の一主面上に短絡状態で形成された配線群の一部を陽極酸化して形成された絶縁膜を有するアクティブマトリクス基板における前記短絡状態の配線群が、アクティブマトリクス基板の作製工程の中のエッチング工程において分離されるアクティブマトリク　ス基板の製造方法において、前記エッチング工程におけるエッチングが、 ドライエッチングであることを特徴とするアクティブマトリクス基板の製造方法。」と訂正する。
　訂正事項c:
　特許時の請求項4を、特許時の請求項3の削除に伴い、従前の従属記載形式から独立記載形式に変え、かつ特許請求の範囲および明りようでない記載の釈明を目的として、「基板の一主面上に短絡状態で形成された配線群の一部を陽極酸化して形成された絶縁膜を有するアクティブマトリクス基板における前記短絡状態の配線群が、アクティブマトリクス基板の作製工程の中のエッチング工程において分離されるアクティブマトリクス基板の製造方法において、前記アクティブマトリクス基板が、薄膜トランジスタマトリクス基板であり、かつ前記エッチング工程におけるエッチングが、前記薄膜トランジスタマトリクス基板を構成する信号配線を形成するエッチングであり、そのエッチングにより分離された配線群の上部にシリコン窒化膜を堆積することを特徴とするアクティブマトリクス基板の製造方法。」と訂正する。
　訂正事項d:
　明細書中の段落番号【0015】の記載を、明りようでない記載の釈明を目的として、「また本発明は、前記エッチング工程におけるエッチングが、前記薄膜トランジスタマトリクス基板を構成する信号配線を形成するエッチングであり、そのエッチングにより分離された配線群の上部にシリコン窒化膜を堆積することを特徴とする。」と訂正する。
　
《2-2》訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正事項a、b、cは、願書に添付した明細書及び図面に記載した事項の範囲内で特許請求の範囲の減縮を目的とするものであり、上記訂正事項c、dは、願書に添付した明細書及び図面に記載した事項の範囲内で、明りょうでない記載の釈明を目的とするものである。
　そして、これらの訂正は実質上特許請求の範囲を拡張し、又は変更するものでもない。
　
《2-3》むすび
　以上のとおりであるから、上記訂正は、特許法第120条の4第2項及び同条第3項で規定する訂正について、平成6年法律第116号附則第6条第1項の規定によりなお従前の例によるとされる改正前の特許法第126条第1項ただし書き及び同条第2項の規定に適合するので、当該訂正を認める。
　
【3】特許異議の申立てについての判断
《3-1》申立ての理由の概要
　特許異議申立人は、先願1を示して、本件特許の請求項1,3,4,5に係る発明は、本件特許の出願の日前の他の特許出願であって、本件特許出願後に公開された、先願1に記載された発明と同一であり、且つ、先願1に記載された発明をした者が本件特許に係る発明者と同一の者であるとも、また、先願1に係る特許出願の出願の時に、その特許出願人が本件特許出願の出願人と同一であるとも認められないものであるから、本件特許は特許法第29条の2の規定により特許を受けることができないものである旨主張している。
　
先願1: 特開平5-173185号公報(甲第1号証)の願書に最初に添付された明細書に記載された発明
　
《3-2》訂正後の発明
　訂正後の請求項1、2に係る発明は、訂正明細書の特許請求の範囲に記載されたとおりの以下のものである。
　「【請求項1】 基板の一主面上に短絡状態で形成された配線群の一部を陽極酸化して形成された絶縁膜を有するアクティブマトリクス基板における前記短絡状態の配線群が、アクティブマトリクス基板の作製工程の中のエッチング工程において分離されるアクティブマトリクス基板の製造方法において、前記エッチング工程におけるエッチングが、ドライエッチングであることを特徴とするアクティブマトリクス基板の製造方法。
　【請求項2】 基板の一主面上に短絡状態で形成された配線群の一部を陽極酸化して形成された絶縁膜を有するアクティブマトリクス基板における前記短絡状態の配線群が、アクティブマトリクス基板の作製工程の中のエッチング工程において分離されるアクティブマトリクス基板の製造方法において、前記アクティブマトリクス基板が、薄膜トランジスタマトリクス基板であり、かつ前記エッチング工程におけるエッチングが、前記薄膜トランジスタマトリクス基板を構成する信号配線を形成するエッチングであり、そのエッチングにより分離された配線群の上部にシリコン窒化膜を堆積することを特徴とするアクティブマトリクス基板の製造方法。」
　
《3-3》先願1に記載された発明
　先願1の願書に最初に添付された明細書及び図面には以下の事項が記載されている。
「【0063】[工程1]まず、図7に示すように、基板1上に金属膜を成膜し、この金属膜をパターニングして、端子GLaを交互に反対側に形成した複数本のゲートラインGLと、複数本のキャパシタラインCLと、左右一対の電圧印加路10とを形成する。
【0064】この場合、各ゲートラインGLは、その端子GLaの外端に分断線Bの外側に延びる延長部を形成した形状にパターニングし、この延長部において左右の電圧印加路10に交互に短絡させておく。
【0065】また、各キャパシタラインCLは、その両端をそれぞれ表示領域Aの側縁とゲートライン端子GLaとの間の部分においてゲートラインGLに短絡させた形状にパターニングする。なお、この実施例では、表示領域Aの一側縁とこの側に配列した各ゲートライン端子GLaとの間、および表示領域Aの他側縁とこの側に配列した各ゲートライン端子GLaとの間に、それぞれゲートラインGLおよびキャパシタラインCLと直交する短絡路11を形成(上記金属膜によりゲートラインGLおよびキャパシタラインCLと一体に形成)し、この短絡路11を介して各キャパシタラインCLの両端を各ゲートラインGLに短絡させている。
【0066】[工程2]次に、上記電圧印加路10からゲートラインGLに電圧を印加するとともにこのゲートラインGLからキャパシタラインCLにも電圧を印加して陽極酸化処理を行ない、ゲートラインGLおよびキャパシタラインCLの表面に酸化膜を生成させる。
【0067】上記陽極酸化処理は次のようにして行なう。まず、図8および図9(a)に示すように、ゲートラインGLの端子GLaと、キャパシタラインCLの接地ライン接続部と、上記短絡路11のキャパシタライン短絡部との上に、これら各部をそれぞれ覆うレジストマスク21を形成する。
【0068】次に、上記基板1を電解液中に浸漬し、第1の実施例と同様にしてゲートラインGLおよびキャパシタラインCLの表面を陽極酸化する。なお、この実施例では、左右の電圧印加路10から各ゲートラインGLに電圧が印加され、さらにこれらゲートラインGLから短絡路11を介して各キャパシタラインCLに電圧が印加される。
【0069】この陽極酸化処理を行なうと、ゲートラインGLおよびキャパシタラインCLの表面に図9(b)に示すように酸化膜aが生成する。この酸化膜aは、レジストマスク21で覆われていない部分にのみ生成し、レジストマスク21で覆われて電解液に触れない部分、つまり、ゲートライン端子GLaと、キャパシタラインCLの接地ライン接続部と、短絡路11のキャパシタライン短絡部とは、その表面も導電性をもつ状態のまま残される。
【0070】[工程3]次に、図10に示すように、各キャパシタラインCLのゲートラインGLとの短絡部(この実施例では短絡路11のキャパシタライン短絡部)を切離し分離する。
【0071】上記キャパシタラインCLのゲートラインGLとの短絡部の切離し分離は、上記陽極酸化処理時に形成したレジストマスク21を剥離した後、図11および図12に示すように、短絡路11のキャパシタライン短絡部の上を除いて他の部分を覆うレジストマスク22を形成し、この状態で上記短絡路11のキャパシタライン短絡部のうち、表面を酸化させていない領域をエッチングして除去する方法で行なう。なお、この領域のエッチングは、この領域外のキャパシタラインCLおよび短絡路11の表面の酸化膜aをエッチングマスクとして行なえるから、上記レジストマスク22の形状精度はある程度ラフでよい。
【0072】[工程4]次に、図13に示すように、薄膜トランジスタ2と、画素電極6と、データラインDLと、上記各キャパシタラインCLをその両端部において共通接続する接地ラインELとを形成し、TFTパネルを完成する。
【0073】なお、この基板1の電圧印加路10を形成した部分は、TFTパネルの製造後または液晶表示素子の組立て後に、基板1を分断線Bに沿って折断することによってTFTパネルから切離す。
【0074】この実施例においても、キャパシタラインCLの断線の有無にかかわらず、キャパシタライン全体に電圧を印加して、その表面全体に酸化膜aを生成させることができるから、キャパシタラインCLとデータラインDLとの層間短絡の発生を防いで、TFTパネルの製造歩留を向上させることができる。
【0075】なお、上記実施例では、薄膜トランジスタ2の形成工程に入る前(ゲート絶縁膜3等の成膜前)に、キャパシタラインCLのゲートライン短絡部(上記実施例では短絡路11のキャパシタライン短絡部)を切離し分離しているが、このゲートライン短絡部の切離し分離は、少なくとも前記陽極酸化処理を行なった後であれば、どの時点で行なってもよい。
【0076】図14は、上記キャパシタラインCLのゲートライン短絡部(ここでは短絡路11のキャパシタライン短絡部)を切離する他の方法を示している。この例は、データラインDLと、各キャパシタラインCLを共通接続する接地ラインELとの形成時に上記キャパシタラインCLのゲートライン短絡部を切離し分離するものであり、この分離は次のようにして行なう。
【0077】まず、図14(a)に示すように、保護絶縁膜7を成膜した後、この保護絶縁膜7とその下のゲート絶縁膜3に、短絡路11のキャパシタライン短絡部を露出させる開口を形成する。この開口は、保護絶縁膜7およびゲート絶縁膜3に、ドレイン電極Dのデータライン接続部を露出させるコンタクト孔やキャパシタラインCLの接地ライン接続部を露出させるコンタクト孔等を形成する際に同時に形成する。
【0078】次に、図14(b)に示すように、保護絶縁膜7の上にデータラインDLおよび接地ラインELとなる金属膜30を成膜した後、この金属膜30をパターニングしてデータラインDLおよび接地ラインELを形成する際に、前記開口内の金属膜30とともに短絡路11のキャパシタライン短絡部をエッチングして除去し、図14(c)に示すようにキャパシタラインCLのゲートライン短絡部を切離し分離する。
【0079】このように、データラインDLおよび接地ラインELとの形成時にキャパシタラインCLのゲートライン短絡部を切離し分離すれば、データラインDLおよび接地ラインELを形成工程を利用してキャパシタラインCLのゲートライン短絡部を切離し分離できるため、TFTパネルを能率良く製造することができる。
【0080】なお、上記第3の実施例では、キャパシタラインCLを短絡路11との短絡部において切離し分離しているが、ゲートラインGLからのキャパシタラインCLの分離は、上記短絡路11のゲートライン短絡部とキャパシタライン短絡部との間の部分を切離すか、あるいは短絡路11全体を除去して行なってもよい。
【0081】また、上記第1〜第3の実施例では、ゲートラインGLおよびキャパシタラインCLの陽極酸化処理を、電解液中で化成反応を起させる方法で行なっているが、この陽極酸化処理は、ガス雰囲気中で化成反応を起させるプラズマ酸化によって行なってもよい。」
　
　以上の記載及び図面から、先願1の願書に最初に添付された明細書には、「アクティブマトリックス液晶表示素子に用いられる薄膜トランジスタパネルに関し、アクティブマトリクス基板にゲートラインGL、キャパシタラインCLを形成し、その短絡部の上をレジストマスクで覆い、陽極酸化処理を行い、短絡部をエッチングして切離し分離した後、TFTパネルを完成する薄膜トランジスタパネルの製造方法において、保護絶縁膜7を成膜した後、この保護絶縁膜7とその下のゲート絶縁膜3に、短絡路11のキャバシタライン短絡部を露出させる開口を、保護絶縁膜7およびゲート絶縁膜3に、ドレイン電極Dのデータライン接続部を露出させるコンタクト孔やキャパシタラインCLの接地ライン接続部を露出させるコンタクト孔等を形成する際に同時に形成し、保護絶縁膜7の上にデータラインDLおよび接地ラインELとなる金属膜3 0を成膜した後、この金属膜3 0をバターニングしてデータラインDLおよび接地ラインELを形成する際に、前記開口内の金属膜3 0とともに短絡路11のキャパシタライン短絡部をエッチングして除去し、図14(c)に示すようにキャパシタラインCLのゲートライン短絡部を切離し分離する薄膜トランジスタパネルの製造方法。」
なる発明(以下、「先願発明」という。)が記載されている。
　
《3-4》対比・判断
　訂正により特許異議申立の対象である請求項1、3、5は削除され、特許異議申立の対象である請求4は、訂正により請求項2となった。そこで、以下に訂正後の請求項2についての特許異議申立の理由を検討する。
　先願発明と請求項2に係る発明を対比すると
　請求項2に係る発明は、エッチングにより分離された配線群の上部にシリコン窒化膜を堆積するのに対して、先願発明は、エッチングにより分離された配線群の上部にシリコン窒化膜を堆積することを規定しておらず、先願明細書をみてもその点が示唆されていない点で相違する。
　そしてこの点は、単なる設計上の微差ではなく、アクティブマトリクス基板の製造方法としての、技術的に意味のある実質的な相違と認められる。
　
　以上のとおりであるから、請求項2に係る発明と先願発明とが同一であると認めることはできない。
　
《3-5》むすび
　以上のとおりであるから、特許異議申立の理由及び証拠方法によっては、本件の請求項2に係る発明の特許を取り消すことはできない。
　また、他に本件の請求項2に係る発明の特許を取り消すべき理由を発見しない。
　よって、特許法等の一部を改正する法律(平成6年法律第116号)附則第14条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令(平成7年政令第205号)第4条第2項の規定により、結論のとおり決定する。
【異議決定日】
平成１４年１月４日（２００２．１．４）
【訂正の要旨】
訂正の要旨
　特許権者が求めている訂正の内容は、以下のとおりである。
　訂正事項ａ：
　特許請求の範囲の減縮および明りようでない記載の釈明を目的として、もとの請求項１、３、５を削除する。これに伴い、請求項２、４の記載形式を訂正するとともに、請求項番号を順次繰り上げる
　訂正事項ｂ：
　特許時の請求項２を、特許時の請求項１の削除に伴い、従前の従属記載形式から独立記載形式に変え、かつ特許請求の範囲の減縮を目的として、「基板の一主面上に短絡状態で形成された配線群の一部を陽極酸化して形成された絶縁膜を有するアクティブマトリクス基板における前記短絡状態の配線群が、アクティブマトリクス基板の作製工程の中のエッチング工程において分離されるアクティブマトリク　ス基板の製造方法において、前記エッチング工程におけるエッチングが、　ドライエッチングであることを特徴とするアクティブマトリクス基板の製造方法。」と訂正する。
　訂正事項ｃ：
　特許時の請求項４を、特許時の請求項３の削除に伴い、従前の従属記載形式から独立記載形式に変え、かつ特許請求の範囲および明りようでない記載の釈明を目的として、「基板の一主面上に短絡状態で形成された配線群の一部を陽極酸化して形成された絶縁膜を有するアクティブマトリクス基板における前記短絡状態の配線群が、アクティブマトリクス基板の作製工程の中のエッチング工程において分離されるアクティブマトリクス基板の製造方法において、前記アクティブマトリクス基板が、薄膜トランジスタマトリクス基板であり、かつ前記エッチング工程におけるエッチングが、前記薄膜トランジスタマトリクス基板を構成する信号配線を形成するエッチングであり、そのエッチングにより分離された配線群の上部にシリコン窒化膜を堆積することを特徴とするアクティブマトリクス基板の製造方法。」と訂正する。
　訂正事項ｄ：
　明細書中の段落番号【００１５】の記載を、明りようでない記載の釈明を目的として、「また本発明は、前記エッチング工程におけるエッチングが、前記薄膜トランジスタマトリクス基板を構成する信号配線を形成するエッチングであり、そのエッチングにより分離された配線群の上部にシリコン窒化膜を堆積することを特徴とする。」と訂正する。
（５４）【発明の名称】
アクティブマトリクス基板の製造方法
（５７）【特許請求の範囲】
　【請求項
１
基板の一主面上に短絡状態で形成された配線群の一部を陽極酸化して形成された絶縁膜を有するアクティブマトリクス基板における前記短絡状態の配線群が、アクティブマトリクス基板の作製工程の中のエッチング工程において分離されるアクティブマトリクス基板の製造方法において、
とする
　【請求項
２
基板の一主面上に短絡状態で形成された配線群の一部を陽極酸化して形成された絶縁膜を有するアクティブマトリクス基板における前記短絡状態の配線群が、アクティブマトリクス基板の作製工程の中のエッチング工程において分離されるアクティブマトリクス基板の製造方法において、前記アクティブマトリクス基板が、薄膜トランジスタマトリクス基板であり、かつ
マトリクス基板
であり、そのエッチングにより分離された配線群の上部にシリコン窒化膜を堆積する
とする
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、例えば液晶等と組み合わせて表示デバイスを構成するアクティブマトリクス基板の製造方法に関する。
　【０００２】
　【従来の技術】
　ここでは、液晶表示デバイスに用いるアクティブマトリクス基板の代表的な薄膜トランジスタ（以下、ＴＦＴと略記）アレイ基板を例に説明する。近年、ＴＦＴのゲート絶縁膜を形成する材料として、ゲート配線を形成する導電膜を陽極酸化して得られる絶縁膜が注目されている。陽極酸化膜は、従来の化学気相成長（ＣＶＤ）法，スパッタ法等で作製される絶縁膜に比べ、欠陥が少なく、しかも安価に作製できるという特長を有している。
　【０００３】
　以下、図５ないし図８を用いて、従来の陽極酸化膜を用いたＴＦＴアレイ基板の作製工程を説明する。図５ないし図７は、従来のＴＦＴアレイ基板のゲート配線端に位置する基板切断部および駆動ＩＣ実装部の平面工程図である。また、図８は、ＴＦＴおよび画素部分の断面完成図である。
　【０００４】
　まず、図８に示すガラス基板１上に、図５（ａ）に示すように、アルミニウム，タンタル、またはモリブデン−タンタル合金等の陽極酸化可能な金属で、ゲート配線２を形成する。このとき、図に示すように陽極酸化を行うすべてのゲート配線を、その一方の端部２ａで短絡させた構成とする。そして、図５（ａ）に示すように、他の導電膜との接続部に、フォトレジスト３等の有機膜パターンを配設する。この状態で、電解液（しゅう酸等）に浸し、本基板の短絡したゲート配線２の一部をクリップで掴み陽極に設置する。そして、白金電極を、本基板と液中で対向する形で陰極に設置する。そして約１００Ｖの電圧を印加し電気分解を行い、陽極に酸素を発生させ、図５（ｂ）に示すように、フォトレジスト３の有機膜パターン以外のゲート配線上に陽極酸化膜４を形成する。このとき、フォトレジスト３の有機膜パターンの部分が非陽極酸化膜領域５を形成する。
　【０００５】
　この後、ＣＶＤ法で図８に示すように第１のシリコン窒化膜６を形成する。そして、図８に示すように、ＴＦＴ２１を構成するｉ型半導体膜７、第２のシリコン窒化膜８、ｎ＋型半導体膜９を形成する。次に、透明導電膜であるＩＴＯ膜１０によって画素電極２２を形成する。このとき、図６（ａ）に示すように、ＩＴＯ膜１０によって、ゲートパルス信号を供給するための駆動ＩＣを実装するための、駆動ＩＣ実装電極２３も同時に形成する。ＩＴＯ膜１０は、他の導電膜に比べて表面状態が安定なため、駆動ＩＣと良好な接続が得られることから駆動ＩＣ実装電極２３に用いられる。
　【０００６】
　次に、図６（ｂ）に示すように、先の非陽極酸化膜領域５上の第１のシリコン窒化膜６に開口部１１を設ける。そして、図７（ａ）に示すように、アルミニウム，チタン，モリブデン等の導電膜を用い、導電膜パターン１３を形成する。そして、駆動ＩＣ実装電極２３とゲート配線２を接続する。このとき、図８に示すように、この導電膜パターン１３で、ＴＦＴ２１のソース電極２４およびドレイン電極２５も同時に形成する。最後に、図７（ｂ）に示すように、第３のシリコン窒化膜１４を全体に堆積させた後、駆動ＩＣ実装電極２３上の第３のシリコン窒化膜１４を除去し、開口部１５を形成する。
　【０００７】
　以上、ＴＦＴアレイ基板が完成した後、図７（ｂ）に示すように、切断線１６で基板を切断し、端部２ａで短絡されていたゲート配線２群を分離する。
　【０００８】
　この後、対向基板との貼り合わせ、２枚の基板の間に液晶を注入する等の一連の液晶表示パネル組立工程を行う。
　【０００９】
　【発明が解決しようとする課題】
　しかしながら、上記従来のＴＦＴアレイ基板の作製工程において、まず第１に、切断線１６で切断時に発生する静電気が、ゲート配線２を通って切断線より内側に位置するＴＦＴ２１に侵入し、ＴＦＴ特性を劣化させる。
　【００１０】
　第２に、切断線１６で切断した後、切断端面においてゲート配線２を形成する金属が露出する。この端面のゲート配線金属は、水分等が吸着して腐食が発生しやすい。しかも、この腐食がゲート配線を伝って内部まで進行していく。そして、液晶表示パネル内部まで進行したとき、線欠陥等の液晶表示デバイスの性能の劣化をもたらす。
　【００１１】
　本発明は上記従来の第１および第２の課題を解決し、特に高湿での高信頼を有するアクティブマトリクス基板の製造方法の提供を目的とする。
　【００１２】
　【課題を解決するための手段】
　本発明は、上記目的を達成するため、基板の一主面上に短絡状態で形成された配線群の一部を陽極酸化して形成された絶縁膜を有するアクティブマトリクス基板における前記短絡状態の配線群が、アクティブマトリクス基板の作製工程の中のエッチング工程において分離されることを特徴とする。
　【００１３】
　また本発明は、前記エッチング工程におけるエッチングが、ドライエッチングであることを特徴とする。
　【００１４】
　また本発明は、前記アクティブマトリクス基板が、薄膜トランジスタマトリクス基板であることを特徴とする。
　【００１５】
　また本発明は、前記エッチング工程におけるエッチングが、前記薄膜トランジスタ
マトリクス基板
り、そのエッチングにより分離された配線群の上部にシリコン窒化膜を堆積す
　【００１６】
　また本発明は、前記エッチング工程におけるエッチングが、前記薄膜トランジスタ上に形成されたパッシベーション絶縁膜の一部を開口するエッチングであることを特徴とする。
　【００１７】
　【作用】
　本発明によれば、基板切断時に発生する静電気が、ゲート配線が分離されているため、ゲート配線分離部分より内部に位置するＴＦＴに侵入しないため、液晶表示パネル作製工程時の不良が低減される。また、切断端面において露出状態のゲート配線が腐食されても、ゲート配線が途中で分離されているため、内部までその腐食が進行しない。これによって、アクティブマトリクス基板を用いる液晶表示パネルとして、特に高湿での信頼性が向上する。
　【００１８】
　【実施例】
　図１ないし図３は本発明の第１の実施例のＴＦＴアレイ基板の作製工程の平面図（１）と、その要部断面図（２）を示す。まず、図１（ａ）に示すように、ガラス基板１上に有するアルミニウムでゲート配線２の端部２ａを短絡状態で形成する。そして、フォトレジスト３を陽極酸化しない領域に形成する。つまり、ゲート配線２を他の導電膜と接続する部分および短絡したゲート配線２群を分離する部分に設置する。短絡したゲート配線２群を分離する部分においては、フォトレジスト３はゲート配線２群と交差する構成で帯状に形成する。この状態で、電解液（しゅう酸等）に浸し、本基板の短絡したゲート配線２の一部をクリップで掴み陽極に設置する。そして、本基板と液中で対向する形で陰極の白金電極を設置する。そして約１００Ｖの電圧を印加し電気分解を行い、陽極に酸素を発生させ、図１（ｂ）に示すように、フォトレジスト３以外のゲート配線２上に陽極酸化膜４を形成する。このときのフォトレジスト３の部分が非陽極酸化膜領域５を形成する。
　【００１９】
　この後、ＣＶＤ法で、図８に示すように第１のシリコン窒化膜６を形成し、ｉ型半導体膜７，第２のシリコン窒化膜８，ｎ＋型半導体膜９といったＴＦＴ２１を構成する薄膜パターンを形成する。このとき、ｎ＋型半導体膜９は、第２のシリコン窒化膜８のパターンを被覆する構成で形成する。次に、図２（ａ）に示すように、透明導電膜であるＩＴＯ膜１０によって、画素電極２２を形成するとともに、駆動ＩＣ実装電極２３を形成する。
　【００２０】
　次に、図２（ｂ）に示すように、先のゲート配線２上の非陽極酸化膜領域５上の第１のシリコン窒化膜６に開口部１１を形成する。このとき、第１のシリコン窒化膜６の開口部１１は、ゲート配線２を他の導電膜に変換する部分およびゲート配線分離部分１２（図３（ａ）参照）を形成する。このゲート配線分離部分１２においては、第１のシリコン窒化膜６の開口部１１は、ゲート配線群と交差する構成で、帯状に形成する。第１のシリコン窒化膜６を開口することによって、ゲート配線を形成するアルミニウムが露出されることになる。
　【００２１】
　次に、チタンを下層、アルミニウムを上層とした２層の導電膜パターン１３によって、ＴＦＴ２１のソース電極２４，ドレイン電極２５を形成するとともに、図３（ａ）に示すように、ＩＣ実装電極２３のＩＴＯ膜１０とゲート配線２を接続する導電膜パターン１３も形成する。導電膜パターン１３は、塩素系ガスによるドライエッチングによって形成される。ドライエッチング工程で、まず図８のＴＦＴ２１の部分では、アルミニウム、次にチタンをエッチングした後、ソース電極２４とドレイン電極２５間のｎ＋型半導体膜９を除去する。ｎ＋型半導体膜９が除去された後、第２のシリコン窒化膜８が露出する。この第２のシリコン窒化膜８は、アルミニウム，チタン，ｎ＋型半導体膜９に比べて、エッチング速度が非常に遅いため、ＴＦＴ２１部においては、それ以上エッチングは進行しない。
　【００２２】
　一方、ゲート配線分離部分１２においては、アルミニウム，チタンが除去された後、ゲート配線を形成するアルミニウムが露出する。アルミニウムは、塩素系のガスに対して非常にエッチング速度が速いため、ＴＦＴ２１部におけるｎ＋型半導体膜９を除去している時間と若干のオーバーエッチング時間で露出されたアルミニウムは除去が可能である。以上、アルミニウムが除去された後、短絡されていたゲート配線群は分離される。
　【００２３】
　次に、図３（ｂ）に示すように、第３のシリコン窒化膜１４を堆積させた後、駆動ＩＣ実装電極２３上の第３のシリコン窒化膜１４に開口部１５を形成する。次に、ＴＦＴアレイ基板が完成した後、基板の切断線１６で基板を切断した後、対向基板と貼り合わせ、２枚の基板の間への液晶注入等の一連の液晶表示パネルの組立工程を行う。
　【００２４】
　このように、ゲート配線が基板割断前にその予定線より内側のゲート配線分離部分１２で分離されているため、基板切断時に発生する静電気が内部のＴＦＴに侵入しない。これによって、液晶表示パネル作製工程時の不良が低減される効果がある。また、切断端面において露出状態となるゲート配線金属が腐食されても、ゲート配線が途中で分離されているため、内部までその腐食が進行しない。また、ゲート配線分離部分においては、第３のシリコン窒化膜１４によってその端面が被覆されるため、この部分からの腐食は発生しにくい。これによって、液晶表示パネルとしての特に高湿での信頼性が向上する効果がある。また、ＴＦＴアレイ基板の作製工程は、従来の工程と全く同じである。つまり、以上の構成には、新たな工程を増やすことなくできるという効果がある。
　【００２５】
　なお、上層の導電膜パターン１３を形成するエッチング工程は、導電膜パターンとゲート配線を構成する材料が異なっても、同一の塩素系のガスでエッチングできる可能性が高いため、ドライエッチングは有効である。
　【００２６】
　ただし、ゲート配線がタンタルで形成され、導電膜パターン１３がチタンによって形成されれば、両者とも弗硝酸によってエッチングされるため、ウエットエッチングでも新たな工程を増やすことなく以上の構成を作製することが可能である。
　【００２７】
　次に本発明の第２の実施例を、図４および図８を用いて説明する。図４は本実施例のＴＦＴアレイ基板の平面工程図（１）と、その要部断面図（２）である。前記図１，図２に示す各工程は第１の実施例と同様である。ただし、ゲート配線２は、タンタルで形成される。図１，図２の工程を行い、第１のシリコン窒化膜６を開口する工程を行なった後、図４（ａ）に示すゲート配線分離部分１２において、ゲート配線２を形成するタンタルが露出される。
　【００２８】
　次に、クロムの導電膜パターン１３によって、図８に示すＴＦＴ２１のソース電極２４，ドレイン電極２５を形成するとともに、図４（ａ）に示すように、ＩＣ実装電極２３のＩＴＯ膜１０とゲート配線２を接続する導電膜パターン１３を形成する。導電膜パターン１３は、硝酸セリウムアンモニウム水溶液を用いて、ウエットエッチングによって形成される。このとき、ゲート配線を形成するタンタルは除去されない。
　【００２９】
　次に、図４（ｂ）に示すように、第３のシリコン窒化膜１４を堆積させた後、駆動ＩＣ実装電極２３上の第３のシリコン窒化膜１４の開口部１５を形成する。このとき、同時にゲート配線分離部上においても、第３のシリコン窒化膜１４を帯状に開口する。第３のシリコン窒化膜１４の開口は、最初弗素系ガスによるドライエッチングによってシリコン窒化膜を除去し、駆動ＩＣ実装電極２３のＩＴＯ膜１０およびゲート配線分離部分１２におけるタンタルを露出させる。
　【００３０】
　次に、エッチングガスを塩素系ガスに切り換えて、先に露出されたゲート配線分離部分の露出されたタンタルをエッチングして除去し、ゲート配線群を分離する。以上、ＴＦＴアレイ基板が完成した後、基板の切断線１６で基板を切断した後、対向基板と貼り合わせ、２枚の基板の間への液晶注入等の一連の液晶表示パネルの組立工程を行う。
　【００３１】
　このように、ゲート配線が基板割断前にその予定線より内側で分離されているため、基板切断時に発生する静電気が内部のＴＦＴに侵入しない。これによって、液晶表示パネル作製工程時の不良が低減される効果がある。また、切断端面において露出状態となるゲート配線金属が腐食されても、ゲート配線が途中で分離されているため、内部までその腐食が進行しない。また、ゲート配線分離部分においては、このゲート配線分離部分を液晶表示パネルの液晶注入内部に形成すれば腐食は発生しにくい。これによって、液晶表示パネルとしての特に高湿での信頼性が向上する効果がある。また、以上のＴＦＴアレイ基板の作製工程は、従来の工程と第３の窒化膜のエッチング工程における塩素系のエッチング工程が増加するのみで、ほぼ同じである。つまり、以上の構成が、従来とほぼ同じ工程で作製できるという効果がある。
　【００３２】
　【発明の効果】
　以上説明したように、本発明によれば、基板切断時に発生する静電気が、ゲート配線が分離されているため、ゲート配線分離部分より内部に位置するＴＦＴに侵入しないので、液晶表示パネル作製工程時の不良が低減される。また、切断端面において露出状態のゲート配線が腐食されても、ゲート配線が途中で分離されているため、内部までその腐食が進行しない。これによって、液晶表示パネルとして、特に高湿での信頼性が向上する。
【図面の簡単な説明】
　【図１】
　本発明の第１の実施例のＴＦＴアレイ基板のゲート配線両端の作製工程の平面図およびその要部断面図である。
　【図２】
　本発明の第１の実施例のＴＦＴアレイ基板のゲート配線両端の作製工程の平面図およびその要部断面図である。
　【図３】
　本発明の第１の実施例のＴＦＴアレイ基板のゲート配線両端の作製工程の平面図およびその要部断面図である。
　【図４】
　本発明の第２の実施例のＴＦＴアレイ基板のゲート配線両端の作製工程の平面図およびその要部断面図である。
　【図５】
　従来のＴＦＴアレイ基板のゲート配線両端の作製工程の平面図である。
　【図６】
　従来のＴＦＴアレイ基板のゲート配線両端の作製工程の平面図である。
　【図７】
　従来のＴＦＴアレイ基板のゲート配線両端の作製工程の平面図である。
　【図８】
　ＴＦＴアレイ基板におけるＴＦＴと絵素電極の断面完成図である。
　【符号の説明】
１…ガラス基板、　２…ゲート配線、　３…フォトレジスト、　４…陽極酸化膜、　５…非陽極酸化膜領域、　６…第１のシリコン窒化膜、　７…ｉ型半導体膜、　８…第２のシリコン窒化膜、　９…ｎ＋型半導体膜、　１０…ＩＴＯ膜、　１１…第１のシリコン窒化膜の開口部、　１２…ゲート配線分離部分、　１３…導電膜パターン、　１４…第３のシリコン窒化膜、　１５…第３のシリコン窒化膜の開口部、１６…ガラス基板の割断線、　２１…薄膜トランジスタ、　２２…画素電極、　２３…駆動ＩＣ実装電極、　２４…ソース電極、　２５…ドレイン電極。