【事件の表示】
　特許第３０９８３４５号「薄膜トランジスタマトリクス装置及びその製造方法」の請求項１ないし６に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３０９８３４５号の請求項１ないし５に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３０９８３４５号の請求項１乃至６に係る発明についての出願は、平成４年１２月２８日に特許出願され、平成１２年８月１１日にその発明についての特許権の設定登録がされ、その後、その特許について、異議申立人前田利佳により特許異議の申立てがなされ、取消の理由が通知され、その指定期間内である平成１３年８月２８日に訂正請求がなされたものである。
　
２．訂正の適否についての判断
(1) 訂正の内容
　特許権者が求めている訂正の内容は、以下ａ乃至ｇのとおりである。
　
ア．訂正事項ａ
　特許請求の範囲第１項の記載
「【請求項１】　絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して、前記画素電極に接続されていることを特徴とする薄膜トランジスタマトリクス装置。」を
「【請求項１】　絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に開口されたコンタクトホールを介して、前記ソース電極に接続され、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して、前記画素電極に接続されており、前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極及び前記蓄積容量電極と共通の層をなす金属層からなるゲート端子下部電極、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有することを特徴とする薄膜トランジスタマトリクス装置。」（以下、「本件発明１」という。）と訂正する。
　
イ．訂正事項ｂ
　特許請求の範囲第２項の記載
「【請求項２】　絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部とを備えた薄膜トランジスタマトリクス装置において、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して、前記画素電極に接続されていることを特徴とする薄膜トランジスタマトリクス装置。」を
「【請求項２】　絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に開口された第１のコンタクトホールを介して、前記ソース電極に接続され、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口された第２のコンタクトホールを介して、前記画素電極に接続され、さらに、前記ゲート電極と共通の層をなす金属層上で、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口された第３のコンタクトホールと、前記ドレイン電極と共通の層をなす金属層上で、前記パッシベーション膜と共通の層をなす保護膜に開口された第４のコンタクトホールを備え、前記第１乃至第４のコンタクトホールが、前記第１乃至第４のコンタクトホールが形成される位置に開口部を有するマスクを用いて同時に開口されたコンタクトホールであることを特徴とする薄膜トランジスタマトリクス装置。」（以下、「本件発明２」という。）と訂正する。
　
ウ．訂正事項ｃ
　特許請求の範囲第４項の記載
「【請求項４】　絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極と共通の層をなす金属層からなるゲート端子下部電極と、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有することを特徴とする薄膜トランジスタマトリクス装置。」を
「【請求項４】　絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に開口されたコンタクトホールを介して、前記ソース電極に接続され、前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極と共通の層をなす金属層からなるゲート端子下部電極と、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有し、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜とを有し、前記誘電体膜上に形成された前記画素電極を対向電極とすることを特徴とする薄膜トランジスタマトリクス装置。」（以下、「本件発明４」という。）と訂正する。
　
エ．訂正事項ｄ
　請求項５を削除し、これにともない、訂正前の請求項６乃至１４を訂正後の請求項５乃至１３に繰り上げる。
　
オ．訂正事項ｅ
　特許明細書の段落番号【００２２】の
「【課題を解決するための手段】上記課題は、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して、前記画素電極に接続されていることを特徴とする薄膜トランジスタマトリクス装置によって達成される。また、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部とを備えた薄膜トランジスタマトリクス装置において、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して、前記画素電極に接続されていることを特徴とする薄膜トランジスタマトリクス装置によって達成される。また、上記の薄膜トランジスタマトリクス装置において、前記ソース電極及び前記ドレイン電極は、前記半導体活性層上に形成された半導体接合層を介して形成されており、前記対向電極は、前記半導体接合層と同一材料の不純物半導体層を更に含むことが望ましい。」を
「【課題を解決するための手段】上記課題は、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に開口されたコンタクトホールを介して、前記ソース電極に接続され、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して、前記画素電極に接続されており、前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極及び前記蓄積容量電極と共通の層をなす金属層からなるゲート端子下部電極、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有することを特徴とする薄膜トランジスタマトリクス装置によって達成される。また、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に開口された第1のコンタクトホールを介して、前記ソース電極に接続され、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に関口された第2のコンタクトホールを介して、前記画素電極に接続され、さらに、前記ゲート電極と共通の層をなす金属層上で、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション���と共通の層をなす保護膜に開口された第3のコンタクトホールと、前記ドレイン電極と共通の層をなす金属層上で、前記バッシベーション膜と共通の層をなす保護膜に開□された第4のコンタクトホールを備え、前記第1乃至第4のコンタクトホールが、前記第1乃至第4のコンタクトホールが形成される位置に関口部を有するマスクを用いて同時に開□されたコンタクトホールであることを特徴とする薄膜トランジスタマトリクス装置によって達成される。また、上記の薄膜トランジスタマトリクス装置において、前記ソース電極及び前記ドレイン電極は、前記半導体活性層上に形成された半導体接合層を介して形成されており、前記対向電極は、前記半導体接合層と同一材料の不純物半導体層を更に含むことが望ましい。」と訂正する。
　
カ．訂正事項ｆ
　特許明細書の段落番号【００２３】の
「また、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極と共通の層をなす金属層からなるゲート端子下部電極と、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有することを特徴とする薄膜トランジスタマトリクス装置によって達成される。」を
「また、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に関口されたコンタクトホールを介して、前記ソース電極に接続され、前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極と共通の層をなす金属層からなるゲート端子下部電極と、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有し、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜とを有し、前記誘電体膜上に形成された前記画素電極を対向電極とすることを特徴とする薄膜トランジスタマトリクス装置によって達成される。」と訂正する。
　
キ．訂正事項ｇ
　特許明細書の段落番号【００２４】の
「また、上記の薄膜トランジスタマトリクス装置において、前記画素部の前記画素電極に接続して設けられた蓄積容量部を更に備え、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜とを有し、前記誘電体膜上に形成された前記画素電極を対向電極とすることが望ましい。また、上記の　請求項４又は５記載の薄膜トランジスタマトリクス装置において、前記ソース電極及び前記ドレイン電極は、前記半導体活性層上に形成された半導体接合層を介して形成されていることが望ましい。」を、
「また、上記の薄膜トランジスタマトリクス装置において、前記ソース電極及び前記ドレイン電極は、前記半導体活性層上に形成された半導体接合層を介して形成されていることが望ましい。」と訂正する。
　
(2) 訂正の目的の適否、新規事項の有無、及び、特許請求の範囲の拡張・変更の存否
　上記訂正事項ａは、訂正前の【請求項１】を、「画素電極が、前記パッシベーション膜に開口されたコンタクトホールを介して、前記ソース電極に接続され」ている点、及び、「ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極及び前記蓄積容量電極と共通の層をなす金属層からなるゲート端子下部電極、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有する」点を限定するものであり、特許請求の範囲の減縮を目的とした訂正に該当する。そして、上記点のうち、前者は、特許明細書の段落番号００４７の「全面に、スパッタ法等を用いて、厚さ１００ｎｍのＩＴＯ等からなる透明導電膜３４を成膜する（図１０参照）。次いで、この透明導電膜３４を所定の形状にパターニングし、コンタクトホール３２ａ、３２ｂを介してソース電極２２ａ及び対向電極２６に接続する画素電極３４ａを形成する」との記載及び図１０の記載から、後者は、請求項４の記載から、それぞれ導き出すことができるので、願書に添付した明細書又は図面に記載された事項の範囲内であり、新規事項の追加に該当しないし、実質的に特許請求の範囲を拡張又は変更するものではない。
　また、上記訂正事項ｂは、訂正前の【請求項２】を、「画素電極が、前記パッシベーション膜に開口された第１のコンタクトホールを介して、前記ソース電極に接続され」ている点、「ゲート電極と共通の層をなす金属層上で、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口された第３のコンタクトホールと、前記ドレイン電極と共通の層をなす金属層上で、前記パッシベーション膜と共通の層をなす保護膜に開口された第４のコンタクトホールとを備え」、「第１乃至第４のコンタクトホールが、前記第１乃至第４のコンタクトホールが形成される位置に開口部を有するマスクを用いて同時に開口されたコンタクトホールである」点を限定するものであり、特許請求の範囲の減縮を目的とした訂正に該当する。そして、上記点のうち、前者は、明細書の段落番号００４７の「全面に、スパッタ法等を用いて、厚さ１００ｎｍのＩＴＯ等からなる透明導電膜３４を成膜する（図１０参照）。次いで、この透明導電膜３４を所定の形状にパターニングし、コンタクトホール３２ａ、３２ｂを介してソース電極２２ａ及び対向電極２６に接続する画素電極３４ａを形成する」との記載及び図１０の記載から、後者は、明細書の段落番号００４５の「レジストを塗布した後、フォトリソグラフィ法を用いて、ソース電極２２ａ、対向電極２６、ドレイン端子下部電極２８、及びゲート端子下部電極１２ｄ上にそれぞれ開口部をもつレジストパターンを形成する。そしてこのレジストパターンをマスクとしてパッシベーション膜３０又はパッシベーション膜３０及び絶縁膜１４をエッチングし、コンタクトホール３２ａ、３２ｂ、３２ｃ、３２ｄをそれぞれ開口する」との記載及び図９の記載から、それぞれ導き出すことができるので、願書に添付した明細書又は図面に記載された事項の範囲内であり、新規事項の追加に該当しないし、実質的に特許請求の範囲を拡張又は変更するものではない。
　さらに、上記訂正事項ｃは、訂正前の【請求項４】を、「画素電極が、前記パッシベーション膜に開口されたコンタクトホールを介して、前記ソース電極に接続され」ている点、及び、「画素部の前記画素電極に接続して設けられた蓄積容量部」を備え、「蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜とを有し、前記誘電体膜上に形成された前記画素電極を対向電極とする」点を限定するものであり、特許請求の範囲の減縮を目的とした訂正に該当する。そして、上記点のうち、前者は、特許明細書の段落番号００４７の「全面に、スパッタ法等を用いて、厚さ１００ｎｍのＩＴＯ等からなる透明導電膜３４を成膜する（図１０参照）。次いで、この透明導電膜３４を所定の形状にパターニングし、コンタクトホール３２ａ、３２ｂを介してソース電極２２ａ及び対向電極２６に接続する画素電極３４ａを形成する」との記載及び図１０の記載から、後者は、請求項１の記載から、それぞれ導き出すことができるので、願書に添付した明細書又は図面に記載された事項の範囲内であり、新規事項の追加に該当しないし、実質的に特許請求の範囲を拡張又は変更するものではない。
　また、上記訂正事項ｄは、請求項５を削除し、訂正前の請求項６乃至１４を訂正後の請求項５乃至１３に繰り上げたものであるから、特許請求の範囲の減縮を目的とした訂正に該当し、願書に添付した明細書又は図面に記載された事項の範囲内であり、新規事項の追加に該当しないし、実質的に特許請求の範囲を拡張又は変更するものではない。
　さらに、上記訂正事項ｅ乃至ｇは、上記訂正事項ａ乃至ｃと整合を図るものであるから、明瞭でない記載の釈明を目的とした明細書の訂正に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
　
(3) むすび
　したがって、上記訂正は、特許法第１２０条の４第２項、及び、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、特許法第１２０条の４第３項で準用する平成６年法律第１１６号による改正前の第１２６条第１項ただし書及び第２項の規定に適合するので、当該訂正を認める。
　
３．特許異議の申立て
(1) 申立ての理由の概要
　申立人前田利佳は、下記の甲第１乃至６号証を提出し、請求項１乃至３に係る発明の特許は、甲第１乃至５号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定に違反してなされたものであり、請求項４乃至６に係る発明の特許は、先願発明の公開公報である甲第６号証に記載された発明であるから、特許法第２９条の２に規定に違反してなされたものであり、特許法第１１３条第１項第２号に該当するので取り消されるべきものである旨主張している。
　甲第１号証：特開平４−２８０２２８号公報（以下、「刊行物１」という。）
　甲第２号証：特開平２−１６５１２５号公報（以下、「刊行物２」という。）
　甲第３号証：特開平２−１５７８２７号公報（以下、「刊行物３」という。）
　甲第４号証：米国特許第５００３３５６号明細書（以下、「刊行物４」という。）
　甲第５号証：特開平４−２９１２４０号公報（以下、「刊行物５」という。）
　甲第６号証：特開平５−１６５０５９号公報（以下、「刊行物６」という。）
　
(2) 本件発明
　上記２．で示したように上記訂正が認められるから、本件発明は、平成１３年８月２８日付けの訂正請求書により訂正された特許請求の範囲の請求項に記載されたとおりのものであり、そのうち請求項１，２，４については、上記訂正事項ａ乃至ｃで示したとおりであり、請求項３，５については、以下の通りである。
「【請求項３】請求項１又は請求項２記載の薄膜トランジスタマトリクス装置において、前記ソース電極及び前記ドレイン電極は、前記半導体活性層上に形成された半導体接合層を介して形成されており、前記対向電極は、前記半導体接合層と同一材料の不純物半導体層を更に含むことを特徴とする薄膜トランジスタマトリクス装置。」（以下、「本件発明３」という。）
「【請求項５】請求項４記載の薄膜トランジスタマトリクス装置において、前記ソース電極及び前記ドレイン電極は、前記半導体活性層上に形成された半導体接合層を介して形成されていることを特徴とする薄膜トランジスタマトリクス装置。」（以下、「本件発明５」という。）
　
(3) 引用刊行物に記載された発明
　当審が平成１３年６月１５日付けの取消理由で通知した各刊行物には、下記の点が記載されている。
　
ア．特開平４−２８０２２８号公報（刊行物１）
　ガラス基板１１と、ガラス基板１１上に形成されたゲート電極２と、ゲート電極２上にゲート絶縁膜７を介して形成された水素化アモルファスシリコン膜８と、水素化アモルファスシリコン膜８上に形成された相対するソース電極４及びドレイン電極５と、ソース電極４及びドレイン電極５を覆う表面保護膜とを有する薄膜電界効果型トランジスタ部と、薄膜電界効果型トランジスタ部のドレイン電極５に接続して形成された画素電極６を有する画素部と、画素部の前記画素電極６に接続して設けられた蓄積容量部と、画素電極６がドレイン電極に接続され、蓄積容量部が、ガラス基板上に形成され、ゲート電極２と同一材料の金属層からなる蓄積容量電極と、蓄積容量電極上に形成され、ゲート絶縁膜７と共通の層をなす絶縁膜と、絶縁膜上に形成され、水素化アモルファスシリコン膜８を含む対向電極とを有すると共に、対向電極が画素電極に接続されている薄膜電界効果型トランジスタ駆動液晶表示素子アレイ。
　
イ．特開平２−１６５１２５号公報（刊行物２）
　絶縁基板１３０と、絶縁基板上に形成されたゲート１２２と、ゲート１２２上に絶縁膜１２９を介して形成された半導体膜１２５と半導体膜１２５上に形成された相対するソース１２３及びドレイン１２４とを有する薄膜トランジスタ部と、薄膜トランジスタ部のドレイン１２４に接続して形成された画素電極を有する画素部と、画素部の画素電極に接続して設けられた保持容量部と、画素電極１２１がソース１２３に接続され、保持容量部が、絶縁基板１３０上に形成され、ゲート１２２と同一材料の金属層からなる保持容量電極と、保持容量電極上に形成され、ゲート上部の絶縁膜と共通の層をなす絶縁膜と、絶縁膜上に形成され、ソース１２３及びドレイン１２４と同一材料の金属層を含む保持容量電極１３１とを有すると共に、保持容量電極１３１が、画素電極に接続されている薄膜トランジスタアクティブマトリクス表示装置。
　
ウ．特開平２−１５７８２７号公報（刊行物３）
　ガラス基板１と、ガラス基板１上に形成されたゲート電極２と、ゲート電極２上にゲート絶縁膜としての窒化シリコン膜３を介して形成されたトランジスタ層としてのi-a-Si層４と、i-a-Si層４上に形成された相対するソース電極７及びドレイン電極６と、ソース電極７及びドレイン電極６を覆うポリイミド膜１１とを有する薄膜トランジスタ部と、薄膜トランジスタ部のソース電極７に接続して形成された画素電極１０を有する画素部と、画素電極が、ポリイミド膜１１に開口されたコンタクトホールを介して、ソース電極７に接続された薄膜トランジスタマトリクス装置。
　
エ．米国特許第５００３３５６号明細書（刊行物４）
　絶縁基板１０１と、絶縁基板１０１上に形成されたゲート電極１０２と、ゲート電極１０２上にゲート絶縁膜１０３を介して形成された半導体層１０４と、半導体層１０４上に形成された相対するソース電極１０７及びドレイン電極１０６と、ソース電極１０７及びドレイン電極１０６を覆う透明絶縁層１０８とを有する薄膜トランジスタ部と、薄膜トランジスタ部のソース電極１０７に接続して形成された透明画素電極１１０を有する画素部と、透明画素電極１１０が、透明絶縁層１０８に開口されたコンタクトホールを介して、ソース電極１０７に接続された薄膜トランジスタマトリクス装置。
　
オ．特開平４−２９１２４０号公報（刊行物５）
　基板と、基板上に形成されたＴＦＴと、絵素電極４がコンタクトホールを介して、ＴＦＴのドレイン電極に接続されているアクティブマトリクス基板。
　
カ．特開平５−１６５０５９号公報（刊行物６、先願発明（特願平３−３５１３２９号）の公開公報）
　基板１０と、基板上に形成されたゲート電極Ｇと、ゲート電極Ｇ上にゲート絶縁膜１２を介して形成されたｉ型半導体層１３と、ｉ型半導体層１３上に形成された相対するソース電極Ｓ及びドレイン電極Ｄと、ソース電極Ｓ及びドレイン電極Ｄを覆う保護絶縁膜１７とを有する薄膜トランジスタ部と、薄膜トランジスタ部のソース電極Ｓに接続して形成された画素電極２０を有する画素部と、薄膜トランジスタ部のゲート電極ＧにゲートラインＧＬを介して接続された端子部ＧＬａと、薄膜トランジスタ部のドレイン電極ＤにデータラインＤＬを介して接続された端子部ＤＬａとを備えた薄膜トランジスタパネルにおいて、画素電極２０が、保護絶縁膜１７に開口されたコンタクトホールを介して、ソース電極Ｓに接続され、端子部ＧＬａが、基板１０上に形成され、ゲート電極Ｇと共通の層をなす金属層からなるゲート用金属膜１１と、ゲート絶縁膜１２と共通の層をなす絶縁膜及び保護絶縁膜と共通の層をなす保護膜に開口されたコンタクトホールを介してゲート用金属膜１１上に積層され、画素電極２０を同一の導電膜からなる端子部ＧＬａとを有することを特徴とする薄膜トランジスタパネル。
　
(4) 対比・判断
ア．本件発明１について
　本件発明１と特許異議申立人前田利佳が提出した刊行物１乃至５記載の発明とを比較すると、本件発明１の構成要件である「ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極及び前記蓄積容量電極と共通の層をなす金属層からなるゲート端子下部電極、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有する」点は、刊行物１乃至５には、記載も示唆もされておらず、この点が当業者にとって容易に想定できる根拠も見当たらない。そして、本件発明１は、この点により本件特許明細書記載の「ゲート端子下部電極上に積層した絶縁膜及び保護膜を１回の窓明け工程で開口し、この開口されたコンタクトホールを介して接続するゲート端子下部電極及びゲート端子上部電極からなるゲート端子部を形成することができるため、ＴＦＴマトリクス装置の製造工程を簡略化することが可能となる」（段落番号００６４）という効果を奏することができるものである。
　よって、本件発明１は、刊行物１乃至５に基づいて、当業者が容易に発明できたものではない。
　
イ．本件発明２について
　本件発明２と特許異議申立人前田利佳が提出した刊行物１乃至５記載の発明とを比較すると、本件発明２の構成要件である「ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口された第３のコンタクトホール」を設ける点は、刊行物１乃至５には、記載も示唆もされておらず、この点が当業者にとって容易に想定できる根拠も見当たらない。そして、本件発明２は、この点により本件特許明細書記載の「ゲート端子下部電極上に積層した絶縁膜及び保護膜を１回の窓明け工程で開口し、この開口されたコンタクトホールを介して接続するゲート端子下部電極及びゲート端子上部電極からなるゲート端子部を形成することができるため、ＴＦＴマトリクス装置の製造工程を簡略化することが可能となる」（段落番号００６４）という効果を奏することができるものである。
　よって、本件発明２は、刊行物１乃至５に基づいて、当業者が容易に発明できたものではない。
　
ウ．本件発明３について
　本件発明３は、本件発明１または２の構成要件を全て含むものであるから、上記アまたはイで述べた理由により、刊行物１乃至５に基づいて、当業者が容易に発明できたものではない。
　
エ．本件発明４について
　本件発明４と特許異議申立人前田利佳が提出した刊行物６記載の発明とを比較すると、本件発明４の構成要件である「蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜とを有し、前記誘電体膜上に形成された前記画素電極を対向電極」とする点は、刊行物６には記載されておらず、また、課題を解決のための具体化手段における微差とも言えない。
　よって、本件発明４と刊行物６に記載された発明とは、同一であるとは言えない。
　
オ．本件発明５について
　本件発明５は、本件発明４の構成要件を全て含むものであるから、上記エで述べた理由により、刊行物６に記載された発明とは、同一であるとは言えない。
　
(5) むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件発明の特許を取り消すことはできない。
　また、他に本件発明の特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１３年９月１４日（２００１．９．１４）
【訂正の要旨】
ア．訂正事項ａ
　特許請求の範囲第１項の記載
「【請求項１】　絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して、前記画素電極に接続されていることを特徴とする薄膜トランジスタマトリクス装置。」を
「【請求項１】　絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に開口されたコンタクトホールを介して、前記ソース電極に接続され、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して、前記画素電極に接続されており、前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極及び前記蓄積容量電極と共通の層をなす金属層からなるゲート端子下部電極、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有することを特徴とする薄膜トランジスタマトリクス装置。」（以下、「本件発明１」という。）と訂正する。
イ．訂正事項ｂ
　特許請求の範囲第２項の記載
「【請求項２】　絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部とを備えた薄膜トランジスタマトリクス装置において、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して、前記画素電極に接続されていることを特徴とする薄膜トランジスタマトリクス装置。」を
「【請求項２】　絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に開口された第１のコンタクトホールを介して、前記ソース電極に接続され、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口された第２のコンタクトホールを介して、前記画素電極に接続され、さらに、前記ゲート電極と共通の層をなす金属層上で、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口された第３のコンタクトホールと、前記ドレイン電極と共通の層をなす金属層上で、前記パッシベーション膜と共通の層をなす保護膜に開口された第４のコンタクトホールを備え、前記第１乃至第４のコンタクトホールが、前記第１乃至第４のコンタクトホールが形成される位置に開口部を有するマスクを用いて同時に開口されたコンタクトホールであることを特徴とする薄膜トランジスタマトリクス装置。」（以下、「本件発明２」という。）と訂正する。
ウ．訂正事項ｃ
　特許請求の範囲第４項の記載
「【請求項４】　絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極と共通の層をなす金属層からなるゲート端子下部電極と、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有することを特徴とする薄膜トランジスタマトリクス装置。」を
「【請求項４】　絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に開口されたコンタクトホールを介して、前記ソース電極に接続され、前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極と共通の層をなす金属層からなるゲート端子下部電極と、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有し、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜とを有し、前記誘電体膜上に形成された前記画素電極を対向電極とすることを特徴とする薄膜トランジスタマトリクス装置。」（以下、「本件発明４」という。）と訂正する。
エ．訂正事項ｄ
　請求項５を削除し、これにともない、訂正前の請求項６乃至１４を訂正後の請求項５乃至１３に繰り上げる。
オ．訂正事項ｅ
　特許明細書の段落番号【００２２】の
「【課題を解決するための手段】上記課題は、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して、前記画素電極に接続されていることを特徴とする薄膜トランジスタマトリクス装置によって達成される。また、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部とを備えた薄膜トランジスタマトリクス装置において、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して、前記画素電極に接続されていることを特徴とする薄膜トランジスタマトリクス装置によって達成される。また、上記の薄膜トランジスタマトリクス装置において、前記ソース電極及び前記ドレイン電極は、前記半導体活性層上に形成された半導体接合層を介して形成されており、前記対向電極は、前記半導体接合層と同一材料の不純物半導体層を更に含むことが望ましい。」を
「【課題を解決するための手段】上記課題は、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に開口されたコンタクトホールを介して、前記ソース電極に接続され、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して、前記画素電極に接続されており、前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極及び前記蓄積容量電極と共通の層をなす金属層からなるゲート端子下部電極、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有することを特徴とする薄膜トランジスタマトリクス装置によって達成される。また、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に開口された第１のコンタクトホールを介して、前記ソース電極に接続され、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に関口された第２のコンタクトホールを介して、前記画素電極に接続され、さらに、前記ゲート電極と共通の層をなす金属層上で、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口された第３のコンタクトホールと、前記ドレイン電極と共通の層をなす金属層上で、前記バッシベーション膜と共通の層をなす保護膜に開□された第４のコンタクトホールを備え、前記第１乃至第４のコンタクトホールが、前記第乃至第４のコンタクトホールが形成される位置に関口部を有するマスクを用いて同時に開口されたコンタクトホールであることを特徴とする薄膜トランジスタマトリクス装置によって達成される。また、上記の薄膜トランジスタマトリクス装置において、前記ソース電極及び前記ドレイン電極は、前記半導体活性層上に形成された半導体接合層を介して形成されており、前記対向電極は、前記半導体接合層と同一材料の不純物半導体層を更に含むことが望ましい。」と訂正する。
カ．訂正事項ｆ
　特許明細書の段落番号【００２３】の
「また、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極と共通の層をなす金属層からなるゲート端子下部電極と、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有することを特徴とする薄膜トランジスタマトリクス装置によって達成される。」を
「また、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に関口されたコンタクトホールを介して、前記ソース電極に接続され、前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極と共通の層をなす金属層からなるゲート端子下部電極と、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有し、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜とを有し、前記誘電体膜上に形成された前記画素電極を対向電極とすることを特徴とする薄膜トランジスタマトリクス装置によって達成される。」と訂正する。
キ．訂正事項ｇ
　特許明細書の段落番号【００２４】の
「また、上記の薄膜トランジスタマトリクス装置において、前記画素部の前記画素電極に接続して設けられた蓄積容量部を更に備え、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜とを有し、前記誘電体膜上に形成された前記画素電極を対向電極とすることが望ましい。また、上記の　請求項４又は５記載の薄膜トランジスタマトリクス装置において、前記ソース電極及び前記ドレイン電極は、前記半導体活性層上に形成された半導体接合層を介して形成されていることが望ましい。」を、
「また、上記の薄膜トランジスタマトリクス装置において、前記ソース電極及び前記ドレイン電極は、前記半導体活性層上に形成された半導体接合層を介して形成されていることが望ましい。」と訂正する。
（５４）【発明の名称】
薄膜トランジスタマトリクス装置及びその製造方法
（５７）【特許請求の範囲】
　【請求項１】　絶縁基板と、
　前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、
　前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、
　前記画素部の前記画素電極に接続して設けられた蓄積容量部と、
　前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、
　前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、
　
前記画素電極が、前記パッシベーション膜に開口されたコンタクトホールを介して、前記ソース電極に接続され、
　前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して、前記画素電極に接続されて
おり、
　
前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極及び前記蓄積容量電極と共通の層をなす金属層からなるゲート端子下部電極、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有する
　【請求項２】　絶縁基板と、
　前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、
　前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、
　前記画素部の前記画素電極に接続して設けられた蓄積容量部とを備えた薄膜トランジスタマトリクス装置において、
　
前記画素電極が、前記パッシベーション膜に開口された第１のコンタクトホールを介して、前記ソース電極に接続され、
前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口された
第２の
、
　
さらに、前記ゲート電極と共通の層をなす金属層上で、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口された第３のコンタクトホールと、
　
前記ドレイン電極と共通の層をなす金属層上で、前記パッシベーション膜と共通の層をなす保護膜に開口された第４のコンタクトホールを備え、
　
前記第１乃至第４のコンタクトホールが、前記第１乃至第４のコンタクトホールが形成される位置に開口部を有するマスクを用いて同時に開口されたコンタクトホールである
　【請求項３】　請求項１又は請求項２記載の薄膜トランジスタマトリクス装置において、
　前記ソース電極及び前記ドレイン電極は、前記半導体活性層上に形成された半導体接合層を介して形成されており、
　前記対向電極は、前記半導体接合層と同一材料の不純物半導体層を更に含むことを特徴とする薄膜トランジスタマトリクス装置。
　【請求項４】　絶縁基板と、
　前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、
　前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、
　
前記画素部の前記画素電極に接続して設けられた蓄積容量部と、
　前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、
　前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、
　
前記画素電極が、前記パッシベーション膜に開口されたコンタクトホールを介して、前記ソース電極に接続され、
　前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極と共通の層をなす金属層からなるゲート端子下部電極と、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有
し、
　
前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜とを有し、前記誘電体膜上に形成された前記画素電極を対向電極とする
　【請求項
５
　前記ソース電極及び前記ドレイン電極は、前記半導体活性層上に形成された半導体接合層を介して形成されていることを特徴とする薄膜トランジスタマトリクス装置。
　【請求項
６
　全面に、絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成すると共に、前記蓄積容量電極上に前記絶縁膜を含む誘電体膜を形成する工程と、
　全面に、第２の金属層を成膜した後、前記第２の金属層及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記誘電体膜上に前記第２の金属層を含む対向電極を形成し、前記第２の金属層を含むドレイン端子下部電極を前記ドレイン電極に接続させて形成する工程と、
　全面に、パッシベーション膜を成膜した後、前記ソース電極、前記対向電極、及び前記ドレイン端子下部電極上の前記パッシベーション膜、並びに前記ゲート端子下部電極上の前記パッシベーション膜及び前記絶縁膜に第１乃至第４のコンタクトホールをそれぞれ開口する工程と、
　全面に、導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１及び第２のコンタクトホールを介して前記ソース電極及び前記対向電極に接続する画素電極を形成し、前記第３のコンタクトホールを介して前記ドレイン端子下部電極に接続するドレイン端子上部電極を形成し、前記第４のコンタクトホールを介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法。
　【請求項
７
　全面に、絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成すると共に、前記蓄積容量電極上に前記絶縁膜を含む誘電体膜を形成する工程と、
　全面に、不純物半導体層及び第２の金属層を順に成膜した後、前記第２の金属層、前記不純物半導体層、及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記不純物半導体層からなる半導体接合層を介して前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記誘電体膜上に前記不純物半導体層及び前記第２の金属層を含む対向電極を形成し、前記不純物半導体層及び前記第２の金属層を含むドレイン端子下部電極を前記ドレイン電極に接続させて形成する工程と、
　全面に、パッシベーション膜を成膜した後、前記ソース電極、前記対向電極、及び前記ドレイン端子下部電極上の前記パッシベーション膜、並びに前記ゲート端子下部電極上の前記パッシベーション膜及び前記絶縁膜に第１乃至第４のコンタクトホールをそれぞれ開口する工程と、
　全面に、導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１及び第２のコンタクトホールを介して前記ソース電極及び前記対向電極に接続する画素電極を形成し、前記第３のコンタクトホールを介して前記ドレイン端子下部電極に接続するドレイン端子上部電極を形成し、前記第４のコンタクトホールを介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法。
　【請求項
８
　全面に、絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成する工程と、
　全面に、第２の金属層を成膜した後、前記第２の金属層及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記第２の金属層からなるドレイン端子下部電極を前記ドレイン電極に接続させて形成する工程と、
　全面に、パッシベーション膜を成膜した後、前記ソース電極及び前記ドレイン端子下部電極上の前記パッシベーション膜、並びに前記ゲート端子下部電極上の前記パッシベーション膜及び前記絶縁膜に第１乃至第３のコンタクトホールをそれぞれ開口する工程と、
　全面に、導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１のコンタクトホールを介して前記ソース電極に接続すると共に、前記蓄積容量電極上の前記絶縁膜を含む誘電体膜を介して対向電極となる画素電極を形成し、前記第２のコンタクトホールを介して前記ドレイン端子下部電極に接続するドレイン端子上部電極を形成し、前記第３のコンタクトホールを介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法。
　【請求項
９
　全面に、絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成する工程と、
　全面に、不純物半導体層及び第２の金属層を順に成膜した後、前記第２の金属層、前記不純物半導体層、及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記不純物半導体層からなる半導体接合層を介して前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記不純物半導体層及び前記第２の金属層からなるドレイン端子下部電極を前記ドレイン電極に接続させて形成する工程と、
　全面に、パッシベーション膜を成膜した後、前記ソース電極及び前記ドレイン端子下部電極上の前記パッシベーション膜、並びに前記ゲート端子下部電極上の前記パッシベーション膜及び前記絶縁膜に第１乃至第３のコンタクトホールをそれぞれ開口する工程と、
　全面に、導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１のコンタクトホールを介して前記ソース電極に接続すると共に、前記蓄積容量電極上の前記絶縁膜を含む誘電体膜を介して対向電極となる画素電極を形成し、前記第２のコンタクトホールを介して前記ドレイン端子下部電極に接続するドレイン端子上部電極を形成し、前記第３のコンタクトホールを介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法。
　【請求項
１０
　絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成すると共に、前記蓄積容量電極上に前記絶縁膜を含む誘電体膜を形成する工程と、
　第２の金属層を成膜した後、前記第２の金属層及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記誘電体膜上に前記第２の金属層を含む対向電極を形成する工程と、
　パッシベーション膜を成膜した後、前記ソース電極及び前記対向電極上の前記パッシベーション膜に第１及び第２のコンタクトホールをそれぞれ開口する工程と、
　導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１のコンタクトホールを介して前記ソース電極に接続すると共に、前記第２のコンタクトホールを介して前記対向電極に接続する画素電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法。
　【請求項
１１
　絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成すると共に、前記蓄積容量電極上に前記絶縁膜を含む誘電体膜を形成する工程と、
　不純物半導体層及び第２の金属層を順に成膜した後、前記第２の金属層、前記不純物半導体層、及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記不純物半導体層からなる半導体接合層を介して前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記誘電体膜上に前記不純物半導体層及び前記第２の金属層を含む対向電極を形成する工程と、
　パッシベーション膜を成膜した後、前記ソース電極及び前記対向電極上の前記パッシベーション膜に第１及び第２のコンタクトホールをそれぞれ開口する工程と、
　導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１のコンタクトホールを介して前記ソース電極に接続すると共に、前記第２のコンタクトホールを介して前記対向電極に接続する画素電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法。
　【請求項
１２
　全面に、絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成する工程と、
　全面に、第２の金属層を成膜した後、前記第２の金属層及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記第２の金属層からなるドレイン端子下部電極を前記ドレイン電極に接続させて形成する工程と、
　全面に、パッシベーション膜を成膜した後、前記ソース電極及び前記ドレイン端子下部電極上の前記パッシベーション膜、並びに前記ゲート端子下部電極上の前記パッシベーション膜及び前記絶縁膜に第１乃至第３のコンタクトホールをそれぞれ開口する工程と、
　全面に、導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１のコンタクトホールを介して前記ソース電極に接続する画素電極を形成し、前記第２のコンタクトホールを介して前記ドレイン端子下部電極に接続するドレイン端子上部電極を形成し、前記第３のコンタクトホールを介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法。
　【請求項
１３
　全面に、絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成する工程と、
　全面に、不純物半導体層及び第２の金属層を順に成膜した後、前記第２の金属層、前記不純物半導体層、及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記不純物半導体層からなる半導体接着層を介して前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記不純物半導体層及び前記第２の金属層からなるドレイン端子下部電極を前記ドレイン電極に接続させて形成する工程と、
　全面に、パッシベーション膜を成膜した後、前記ソース電極及び前記ドレイン端子下部電極上の前記パッシベーション膜、並びに前記ゲート端子下部電極上の前記パッシベーション膜及び前記絶縁膜に第１乃至第３のコンタクトホールをそれぞれ開口する工程と、
　全面に、導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１のコンタクトホールを介して前記ソース電極に接続する画素電極を形成し、前記第２のコンタクトホールを介して前記ドレイン端子下部電極に接続するドレイン端子上部電極を形成し、前記第３のコンタクトホールを介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法。
【発明の詳細な説明】
　【産業上の利用分野】
　本発明はＴＦＴ（薄膜トランジスタ）マトリクス装置及びその製造方法に係り、特にラップトップパソコンや壁掛けＴＶとして用いられるＴＦＴ−ＬＣＤ（ＴＦＴマトリクス型液晶ディスプレー装置）及びその製造方法に関する。
　ＴＦＴ−ＬＣＤは薄型軽量、低消費電力等の特徴を有し、ＣＲＴに代わるディスプレー装置として将来大きな市場をもつことが期待されている。このため、その高性能化、低価格化を実現するための製造技術の開発が重要な課題となっている。
　【従来の技術】
　従来の逆スタガード型ＴＦＴマトリクス装置を、図１７及び図１８を用いて説明する。
　ここで、図１７は従来によるＴＦＴマトリクス装置を示す平面図、図１８（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれそのドレイン端子部を示すＡＡ′線断面図、ＴＦＴ部を示すＢＢ′線断面図、画素部及び蓄積容量部を示すＣＣ′線断面図、並びにゲート端子部を示すＤＤ′線断面図である。
　ＴＦＴマトリクス装置のＴＦＴ部においては、透明絶縁基板５０上に、例えばＡｌ（アルミニウム）又はＣｒ（クロム）等の金属層からなるゲート電極５２ａが形成されている。また、このゲート電極５２ａ上にはゲート絶縁膜５４ａを介して、ａ−Ｓｉ（アモルファス−シリコン）活性層５６ａが形成されている。そしてこのａ−Ｓｉ活性層５６ａ上には、チャネル保護膜５８ａが形成され、またこのチャネル保護膜５８ａの両側には、ｎ＋型ａ−Ｓｉ接合層６０ａ、６０ｂを介してそれぞれａ−Ｓｉ活性層５６ａに接続するソース電極６２ａ及びドレイン電極６２ｂが形成されている。更に、このように構成されたＴＦＴをパッシベーション膜７０が覆っている。
　また、画素部においては、ソース電極６２ａに接続されたＩＴＯ（インジウム錫酸化物）等の透明導電膜からなる画素電極６８ａが形成されており、ＴＦＴを覆うパッシベーション膜７０に開口した窓７２ａを介して露出している。
　また、蓄積容量部においては、透明絶縁基板５０上に、ゲート電極５２ａと同一材料の金属層からなるＣｓ（蓄積容量）電極５２ｂが形成され、このＣｓ電極５２ｂ上に、ゲート絶縁膜５４ａと共通の層をなす絶縁膜５４からなる誘電体膜５４ｂが形成され、更にこの誘電体膜５４ｂ上に、対向電極として機能する画素電極６８ａが形成されている。こうして、誘電体膜５４ｂを間に挟むＣｓ電極５２ｂと対向電極としての画素電極６８ａとから蓄積容量部が構成されている。
　また、ドレイン端子部においては、ドレイン端子下部電極６４が、ｎ＋型ａ−Ｓｉ接合層６０ｂ及びドレイン電極６２ｂと共通の層をなすｎ＋型ａ−Ｓｉ層６０及び金属層６２から形成されている。そしてこのドレイン端子下部電極６４上には、画素電極６８ａと同一材料の透明導電膜からなるドレイン端子上部電極６８ｂが積層されている。このようにドレイン端子上部電極６８ｂがドレイン端子下部電極６４を覆っているのは、ドレイン端子下部電極６４表面のＡｌ又はＣｒ等の金属層６２が酸化することを防止するためである。
　こうして、ドレイン端子部は、ドレイン電極６２ｂにドレインバスライン７４を介して接続するドレイン端子下部電極６４と、このドレイン端子下部電極６４上及びパッシベーション膜７０上に形成されたドレイン端子上部電極６８ｂとから構成され、そのドレイン端子上部電極６８ｂがパッシベーション膜７０に開口した窓７２ｂを介して露出している。
　また、ゲート端子部においては、ゲート端子下部電極５２ｄが、ゲート電極５２ａ及びゲートバスライン５２ｃと共通の層をなす金属層から形成されている。また、画素電極６８ａと同一材料の透明導電膜からなるゲート端子上部電極６８ｃが、ゲート端子下部電極５２ｄ上に積層されたゲート絶縁膜５４ａと共通の層をなす絶縁膜５４に開口されているコンタクトホール６６を介して、ゲート端子下部電極５２ｄ上に積層されている。このようにゲート端子上部電極６８ｃがゲート端子下部電極５２ｄを覆っているのは、Ａｌ又はＣｒ等の金属層からなるゲート端子下部電極５２ｄが酸化することを防止するためである。
　こうして、ゲート端子部は、ゲート電極５２ａにゲートバスライン５２ｃを介して接続するゲート端子下部電極５２ｄと、このゲート端子下部電極５２ｄ上及び絶縁膜５４上に積層されたゲート端子上部電極６８ｃとから構成され、そのゲート端子上部電極６８ｃがパッシベーション膜７０に開口した窓７２ｃを介して露出している。
　次に、図１７及び図１８に示すＴＦＴマトリクス装置の製造方法を、図１９乃至図２８の工程断面図を用いて説明する。尚、各図の（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれ図１のＡＡ′線断面、ＢＢ′線断面、ＣＣ′線断面、ＤＤ′線断面に対応したドレイン端子部、ＴＦＴ部、画素部及び蓄積容量部、並びにゲート端子部を示す。
　透明絶縁基板５０上に、例えばＡｌ又はＣｒ等の金属層を成膜した後、所定の形状にパターニングして、ゲート電極５２ａ、Ｃｓ電極５２ｂ、ゲート電極５２ａに接続するゲートバスライン５２ｃ、及びこのゲートバスライン５２ｃに接続するゲート端子下部電極５２ｄをそれぞれ形成する（図１９参照）。
　次いで、全面に、絶縁膜５４を成膜する。尚、ここで、ゲート電極５２ａ上の絶縁膜５４を特にゲート絶縁膜５４ａと、Ｃｓ電極５２ｂ上の絶縁膜５４を特に誘電体膜５４ｂと呼ぶ。続いて、この絶縁膜５４上に、ノンドープのｉ型ａ−Ｓｉ層５６及び保護膜５８を順に成膜する（図２０参照）。
　次いで、この保護膜５８を、ＴＦＴチャネル部を除いて、全てエッチング除去する。即ち、ＴＦＴ部のゲート電極５２ａ上方にのみ保護膜５８を残存させて、チャネル保護膜５８ａを形成する（図２１参照）。
　次いで、全面に、ｎ＋型ａ−Ｓｉ層６０を成膜した後、更に例えばＡｌ又はＣｒ等の金属層６２を成膜する（図２２参照）。
　次いで、金属層６２、ｎ＋型ａ−Ｓｉ層６０、及びｉ型ａ−Ｓｉ層５６を選択的にエッチングして、ＴＦＴ部のゲート絶縁膜５４ａ上にｉ型ａ−Ｓｉ層５６からなるａ−Ｓｉ活性層５６ａを形成すると共に、チャネル保護膜５８ａの両側のｎ＋型ａ−Ｓｉ層６０からなるｎ＋型ａ−Ｓｉ接合層６０ａ、６０ｂを介してそれぞれａ−Ｓｉ活性層５６ａに接続する金属層６２からなるソース電極６２ａ及びドレイン電極６２ｂを相対して形成し、ＴＦＴを完成させる。
　また同時に、ドレイン端子部において、ドレイン電極６２ｂにドレインバスラインを介して接続するｎ＋型ａ−Ｓｉ層６０及び金属層６２からなるドレイン端子下部電極６４を形成する（図２３参照）。
　次いで、レジストを塗布した後、フォトリソグラフィ法を用いて、ゲート端子下部電極５２ｄ上に開口部をもつレジストパターンを形成する。そしてこのレジストパターンをマスクとして絶縁膜５４をエッチングし、コンタクトホール６６を開口する（図２４参照）。
　次いで、全面に、ＩＴＯ等からなる透明導電膜６８を成膜する（図２５参照）。
　次いで、この透明導電膜６８を所定の形状にパターニングし、ソース電極６２ａに接続する画素電極６８ａを形成し、同時に、ドレイン端子下部電極６４に接続するドレイン端子上部電極６８ｂを形成し、コンタクトホール６６を介してゲート端子下部電極５２ｄに接続するゲート端子上部電極６８ｃを形成する。尚、このとき、ソース電極６２ａに接続する画素電極６８ａは、Ｃｓ電極５２ｂ上の誘電体膜５４ｂを覆っている。
　こうして、Ｃｓ電極５２ｂ、Ｃｓ電極５２ｂの対向電極として機能する画素電極６８ａ、及びこれら両電極間に挟まれた誘電体膜５４ｂからなる蓄積容量部を完成させる（図２６参照）。
　次いで、全面に、パッシベーション膜７０を成膜し、完成させたＴＦＴを覆う（図２７参照）。
　次いで、レジストを塗布した後、フォトリソグラフィ法を用いて、画素電極６８ａ、ドレイン端子上部電極６８ｂ、及びゲート端子上部電極６８ｃ上にそれぞれ開口部をもつレジストパターンを形成する。そしてこのレジストパターンをマスクとしてパッシベーション膜７０をエッチングし、それぞれ窓７２ａ、７２ｂ、７２ｃを開口して、画素電極６８ａ、ドレイン端子上部電極６８ｂ、及びゲート端子上部電極６８ｃを露出させる。
　こうして、ＴＦＴのソース電極６２ａに接続する画素電極６８ａからなる画素部、ＴＦＴのドレイン電極６２ｂにドレインバスラインを介して接続するドレイン端子下部電極６４及びドレイン端子上部電極６８ｂからなるドレイン端子部、並びにＴＦＴのゲート電極５２ａにゲートバスライン５２ｃを介して接続するゲート端子下部電極５２ｄ及びゲート端子上部電極６８ｃからなるゲート端子部をそれぞれ完成させる（図２８参照）。
　【発明が解決しようとする課題】
　このような上記従来のＴＦＴマトリクス装置の製造方法においては、ゲート端子部を形成する場合、透明絶縁基板５０上にゲート端子下部電極５２ｄを形成し（図１９参照）、このゲート端子下部電極５２ｄ上に絶縁膜５４を成膜し（図２０参照）、この絶縁膜５４をエッチングしてコンタクトホール６６を開口し（図２４参照）、このコンタクトホール６６を介してゲート端子下部電極５２ｄに接続するゲート端子上部電極６８ｃを形成し（図２６参照）、このゲート端子上部電極６８ｃ上にパッシベーション膜７０を成膜し（図２７参照）、このパッシベーション膜７０をエッチングして窓７２ｃを開口し、ゲート端子上部電極６８ｃ上面を露出させる（図２７参照）する。
　即ち、図２４に示される、ゲート端子下部電極５２ｄ上の絶縁膜５４を選択的にエッチングしてコンタクトホール６６を開口する工程と、図２８に示される、ゲート端子上部電極６８ｃ上のパッシベーション膜７０を選択的にエッチングして窓７２ｃを開口し、最終的なゲート端子出しをする工程との２回の窓開け工程が必要であった。
　そしてこれら２回の窓開け工程には、それぞれレジストパターンを作成するためのフォトリソグラフィ工程と、エッチング工程と、レジスト除去工程とが含まれる。従って、ＴＦＴ−ＬＣＤの低価格化を実現するためには、こうした窓開け工程の数をできるだけ減らして、工程の簡略化を図ることが望ましい。
　また、図２３に示されるように、金属層６２、ｎ＋型ａ−Ｓｉ層６０、及びｉ型ａ−Ｓｉ層５６の選択的なエッチングにより、ＴＦＴ部のゲート絶縁膜５４ａ上にａ−Ｓｉ活性層５６ａを形成し、このａ−Ｓｉ活性層５６ａにそれぞれｎ＋型ａ−Ｓｉ接合層６０ａ、６０ｂを介して接続するソース電極６２ａ及びドレイン電極６２ｂを形成する工程においては、Ｃｓ電極５２ｂ上の誘電体膜５４ｂが直接エッチャントに晒されるため、誘電体膜５４ｂの厚さに変化が生じ、蓄積容量が変動するという問題があった。
　更に、このとき、誘電体膜５４ｂの一部にピンホール等があると、エッチャントの浸透により誘電体膜５４ｂの絶縁不良を生じ、Ｃｓ電極５２ｂとその対向電極として機能する画素電極６８ａとの間に電流リークやショートを引き起こして表示欠陥を生じるおそれもあった。
　そこで本発明は、製造工程を簡略化して低価格化を実現すると共に、蓄積容量の特性変動を防止して高性能化を実現することができるＴＦＴマトリクス装置及びその製造方法を提供することを目的とする。
　【課題を解決するための手段】
　上記課題は、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に開口されたコンタクトホールを介して、前記ソース電極に接続され、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して、前記画素電極に接続されており、前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極及び前記蓄積容量電極と共通の層をなす金属層からなるゲート端子下部電極、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有することを特徴とする薄膜トランジスタマトリクス装置によって達成される。
　また、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に開口された第１のコンタクトホールを介して、前記ソース電極に接続され、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜と、前記誘電体膜上に形成され、前記ソース電極及びドレイン電極と同一材料の金属層を含む対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に開口された第２のコンタクトホールを介して、前記画素電極に接続され、さらに、前記ゲート電極と共通の層をなす金属層上で、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口された第３のコンタクトホールと、前記ドレイン電極と共通の層をなす金属層上で、前記パッシベーション膜と共通の層をなす保護膜に開口された第４のコンタクトホールを備え、前記第１乃至第４のコンタクトホールが、前記第１乃至第４のコンタクトホールが形成される位置に開口部を有するマスクを用いて同時に開口されたコンタクトホールであることを特徴とする薄膜トランジスタマトリクス装置によって達成される。
　また、上記の薄膜トランジスタマトリクス装置において、前記ソース電極及び前記ドレイン電極は、前記半導体活性層上に形成された半導体接合層を介して形成されており、前記対向電極は、前記半導体接合層と同一材料の不純物半導体層を更に含むことが望ましい。
　また、絶縁基板と、前記絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、前記画素部の前記画素電極に接続して設けられた蓄積容量部と、前記薄膜トランジスタ部の前記ゲート電極にゲートバスラインを介して接続されたゲート端子部と、前記薄膜トランジスタ部の前記ドレイン電極にドレインバスラインを介して接続されたドレイン端子部とを備えた薄膜トランジスタマトリクス装置において、前記画素電極が、前記パッシベーション膜に開口されたコンタクトホールを介して、前記ソース電極に接続され、前記ゲート端子部が、前記絶縁基板上に形成され、前記ゲート電極と共通の層をなす金属層からなるゲート端子下部電極と、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシベーション膜と共通の層をなす保護膜に開口されたコンタクトホールを介して前記ゲート端子下部電極上に積層され、前記画素電極と同一材料の導電膜からなるゲート端子上部電極とを有し、前記蓄積容量部が、前記絶縁基板上に形成され、前記ゲート電極と同一材料の金属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜を含む誘電体膜とを有し、前記誘電体膜上に形成された前記画素電極を対向電極とすることを特徴とする薄膜トランジスタマトリクス装置によって達成される。
　また、上記の薄膜トランジスタマトリクス装置において、前記ソース電極及び前記ドレイン電極は、前記半導体活性層上に形成された半導体接合層を介して形成されていることが望ましい。
　更に、上記課題は、絶縁基板上に、第１の金属層を成膜した後、前記第１の金属層を所定の形状にパターニングして、ゲート電極、蓄積容量電極、前記ゲート電極に接続するゲートバスライン、及び前記ゲートバスラインに接続するゲート端子下部電極を形成する工程と、全面に、絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成すると共に、前記蓄積容量電極上に前記絶縁膜を含む誘電体膜を形成する工程と、全面に、第２の金属層を成膜した後、前記第２の金属層及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記誘電体膜上に前記第２の金属層を含む対向電極を形成し、前記第２の金属層を含むドレイン端子下部電極を前記ドレイン電極に接続させて形成する工程と、全面に、パッシベーション膜を成膜した後、前記ソース電極、前記対向電極、及び前記ドレイン端子下部電極上の前記パッシベーション膜、並びに前記ゲート端子下部電極上の前記パッシベーション膜及び前記絶縁膜に第１乃至第４のコンタクトホールをそれぞれ開口する工程と、全面に、導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１及び第２のコンタクトホールを介して前記ソース電極及び前記対向電極に接続する画素電極を形成し、前記第３のコンタクトホールを介して前記ドレイン端子下部電極に接続するドレイン端子上部電極を形成し、前記第４のコンタクトホールを介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法によって達成される。
　また、絶縁基板上に、第１の金属層を成膜した後、前記第１の金属層を所定の形状にパターニングして、ゲート電極、蓄積容量電極、前記ゲート電極に接続するゲートバスライン、及び前記ゲートバスラインに接続するゲート端子下部電極を形成する工程と、全面に、絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成すると共に、前記蓄積容量電極上に前記絶縁膜を含む誘電体膜を形成する工程と、全面に、不純物半導体層及び第２の金属層を順に成膜した後、前記第２の金属層、前記不純物半導体層、及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記不純物半導体層からなる半導体接合層を介して前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記誘電体膜上に前記不純物半導体層及び前記第２の金属層を含む対向電極を形成し、前記不純物半導体層及び前記第２の金属層を含むドレイン端子下部電極を前記ドレイン電極に接続させて形成する工程と、全面に、パッシベーション膜を成膜した後、前記ソース電極、前記対向電極、及び前記ドレイン端子下部電極上の前記パッシベーション膜、並びに前記ゲート端子下部電極上の前記パッシベーション膜及び前記絶縁膜に第１乃至第４のコンタクトホールをそれぞれ開口する工程と、全面に、導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１及び第２のコンタクトホールを介して前記ソース電極及び前記対向電極に接続する画素電極を形成し、前記第３のコンタクトホールを介して前記ドレイン端子下部電極に接続するドレイン端子上部電極を形成し、前記第４のコンタクトホールを介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法によって達成される。
　また、絶縁基板上に、第１の金属層を成膜した後、前記第１の金属層を所定の形状にパターニングして、ゲート電極、蓄積容量電極、前記ゲート電極に接続するゲートバスライン、及び前記ゲートバスラインに接続するゲート端子下部電極を形成する工程と、全面に、絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成する工程と、全面に、第２の金属層を成膜した後、前記第２の金属層及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記第２の金属層からなるドレイン端子下部電極を前記ドレイン電極に接続させて形成する工程と、全面に、パッシベーション膜を成膜した後、前記ソース電極及び前記ドレイン端子下部電極上の前記パッシベーション膜、並びに前記ゲート端子下部電極上の前記パッシベーション膜及び前記絶縁膜に第１乃至第３のコンタクトホールをそれぞれ開口する工程と、全面に、導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１のコンタクトホールを介して前記ソース電極に接続すると共に、前記蓄積容量電極上の前記絶縁膜を含む誘電体膜を介して対向電極となる画素電極を形成し、前記第２のコンタクトホールを介して前記ドレイン端子下部電極に接続するドレイン端子上部電極を形成し、前記第３のコンタクトホールを介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法によって達成される。
　また、絶縁基板上に、第１の金属層を成膜した後、前記第１の金属層を所定の形状にパターニングして、ゲート電極、蓄積容量電極、前記ゲート電極に接続するゲートバスライン、及び前記ゲートバスラインに接続するゲート端子下部電極を形成する工程と、全面に、絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成する工程と、全面に、不純物半導体層及び第２の金属層を順に成膜した後、前記第２の金属層、前記不純物半導体層、及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記不純物半導体層からなる半導体接合層を介して前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記不純物半導体層及び前記第２の金属層からなるドレイン端子下部電極を前記ドレイン電極に接続させて形成する工程と、全面に、パッシベーション膜を成膜した後、前記ソース電極及び前記ドレイン端子下部電極上の前記パッシベーション膜、並びに前記ゲート端子下部電極上の前記パッシベーション膜及び前記絶縁膜に第１乃至第３のコンタクトホールをそれぞれ開口する工程と、全面に、導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１のコンタクトホールを介して前記ソース電極に接続すると共に、前記蓄積容量電極上の前記絶縁膜を含む誘電体膜を介して対向電極となる画素電極を形成し、前記第２のコンタクトホールを介して前記ドレイン端子下部電極に接続するドレイン端子上部電極を形成し、前記第３のコンタクトホールを介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法によって達成される。
　また、絶縁基板上に、第１の金属層を成膜した後、前記第１の金属層を所定の形状にパターニングして、ゲート電極、及び蓄積容量電極を形成する工程と、絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成すると共に、前記蓄積容量電極上に前記絶縁膜を含む誘電体膜を形成する工程と、第２の金属層を成膜した後、前記第２の金属層及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記誘電体膜上に前記第２の金属層を含む対向電極を形成する工程と、パッシベーション膜を成膜した後、前記ソース電極及び前記対向電極上の前記パッシベーション膜に第１及び第２のコンタクトホールをそれぞれ開口する工程と、導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１のコンタクトホールを介して前記ソース電極に接続すると共に、前記第２のコンタクトホールを介して前記対向電極に接続する画素電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法によって達成される。
　また、絶縁基板上に、第１の金属層を成膜した後、前記第１の金属層を所定の形状にパターニングして、ゲート電極、及び蓄積容量電極を形成する工程と、絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成すると共に、前記蓄積容量電極上に前記絶縁膜を含む誘電体膜を形成する工程と、不純物半導体層及び第２の金属層を順に成膜した後、前記第２の金属層、前記不純物半導体層、及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記不純物半導体層からなる半導体接合層を介して前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記誘電体膜上に前記不純物半導体層及び前記第２の金属層を含む対向電極を形成する工程と、パッシベーション膜を成膜した後、前記ソース電極及び前記対向電極上の前記パッシベーション膜に第１及び第２のコンタクトホールをそれぞれ開口する工程と、導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１のコンタクトホールを介して前記ソース電極に接続すると共に、前記第２のコンタクトホールを介して前記対向電極に接続する画素電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法によって達成される。
　また、絶縁基板上に、第１の金属層を成膜した後、前記第１の金属層を所定の形状にパターニングして、ゲート電極、前記ゲート電極に接続するゲートバスライン、及び前記ゲートバスラインに接続するゲート端子下部電極を形成する工程と、全面に、絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成する工程と、全面に、第２の金属層を成膜した後、前記第２の金属層及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記第２の金属層からなるドレイン端子下部電極を前記ドレイン電極に接続させて形成する工程と、全面に、パッシベーション膜を成膜した後、前記ソース電極及び前記ドレイン端子下部電極上の前記パッシベーション膜、並びに前記ゲート端子下部電極上の前記パッシベーション膜及び前記絶縁膜に第１乃至第３のコンタクトホールをそれぞれ開口する工程と、全面に、導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１のコンタクトホールを介して前記ソース電極に接続する画素電極を形成し、前記第２のコンタクトホールを介して前記ドレイン端子下部電極に接続するドレイン端子上部電極を形成し、前記第３のコンタクトホールを介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法によって達成される。
　また、絶縁基板上に、第１の金属層を成膜した後、前記第１の金属層を所定の形状にパターニングして、ゲート電極、前記ゲート電極に接続するゲートバスライン、及び前記ゲートバスラインに接続するゲート端子下部電極を形成する工程と、全面に、絶縁膜及び半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜、前記ゲート絶縁膜上の前記半導体層からなる半導体活性層を形成する工程と、全面に、不純物半導体層及び第２の金属層を順に成膜した後、前記第２の金属層、前記不純物半導体層、及び前記半導体層を所定の形状にパターニングして、前記半導体活性層上に前記不純物半導体層からなる半導体接着層を介して前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成すると共に、前記不純物半導体層及び前記第２の金属層からなるドレイン端子下部電極を前記ドレイン電極に接続させて形成する工程と、全面に、パッシベーション膜を成膜した後、前記ソース電極及び前記ドレイン端子下部電極上の前記パッシベーション膜、並びに前記ゲート端子下部電極上の前記パッシベーション膜及び前記絶縁膜に第１乃至第３のコンタクトホールをそれぞれ開口する工程と、全面に、導電膜を成膜した後、前記導電膜を所定の形状にパターニングして、前記第１のコンタクトホールを介して前記ソース電極に接続する画素電極を形成し、前記第２のコンタクトホールを介して前記ドレイン端子下部電極に接続するドレイン端子上部電極を形成し、前記第３のコンタクトホールを介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法によって達成される。
　【作用】
　本発明は、ゲート端子部を形成する場合、ゲート電極と共通の層をなす金属層からなるゲート端子下部電極上に、ゲート絶縁膜と共通の層をなす絶縁膜及びパッシベーション膜と共通の層をなす保護膜を積層した後、これら絶縁膜及び保護膜に１回の窓明けを行ってコンタクトホールを開口し、このコンタクトホール内に露出されたゲート端子下部電極上に、画素電極と同一材料の透明導電膜からなるゲート端子上部電極を形成する。即ち、従来の製造方法に比較すると、パッシベーション膜と共通の層をなす保護膜を成膜する工程と、ゲート端子上部電極を形成する透明導電膜を成膜する工程の順序を逆にする。
　これにより、ゲート端子下部電極上の絶縁膜の窓明けとゲート端子上部電極上の保護膜の窓明けとを別々に行っていた従来の２回の窓明け工程を、積層した絶縁膜及び保護膜を１回の窓明け工程で済ますことができ、この開口されたコンタクトホールを介して接続するゲート端子下部電極及びゲート端子上部電極からなるゲート端子部を形成することができる。このため、ＴＦＴマトリクス装置の製造工程を簡略化することが可能となる。
　また、蓄積容量部を形成する場合、蓄積容量電極上のゲート絶縁膜と共通の層をなす絶縁膜上に、半導体活性層と同一材料のノンドープ半導体層を成膜した後、このノンドープ半導体層を絶縁膜と共に蓄積容量用の誘電体膜として用い、この誘電体膜上に、半導体接合層と同一材料の不純物半導体層並びにソース電極及びドレイン電極と同一材料の金属層からなる対向電極を形成する。そしてこの対向電極上の保護膜に開口されたコンタクトホールを介して、対向電極を画素電極に接続させる。
　これにより、絶縁膜上に成膜されたノンドープ半導体層は除去されることなく、常に絶縁膜を覆っているため、この絶縁膜が直接エッチャントに晒されず、従って誘電体膜の厚さに変化が生じて蓄積容量が変動するということもない。また、このとき、絶縁膜の一部にピンホール等があっても、その上に積層されたノンドープ半導体層が誘電体膜の絶縁不良を防止し、従って電流リークやショートによる表示欠陥を生じるおそれもない。
　しかも、誘電体膜の一部をなすノンドープ半導体層及びその上の対向電極は、ＴＦＴの半導体活性層、半導体接合層、及びソース・ドレイン電極と同一材料を用いて同時に形成されるため、また対向電極と画素電極とを接続させるコンタクトホールの開口も、ゲート端子部の窓明け工程と同時に行われるため、新たに工程を増加させることはない。
　このため、工程を増加させることなく、蓄積容量の特性変動を防止し、高歩留まり、高信頼性を実現することが可能となる。
　【実施例】
　以下、本発明を実施例に基づいて具体的に説明する。
　図１は本発明の第１の実施例による逆スタガード型ＴＦＴマトリクス装置を示す平面図、図２（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれそのドレイン端子部を示すＡＡ′線断面図、ＴＦＴ部を示すＢＢ′線断面図、画素部及び蓄積容量部を示すＣＣ′線断面図、並びにゲート端子部を示すＤＤ′線断面図である。
　ＴＦＴマトリクス装置のＴＦＴ部においては、透明絶縁基板１０上に、例えばＡｌ又はＣｒ等の金属層からなるゲート電極１２ａが形成されている。また、このゲート電極１２ａ上には、ＳｉＮ膜又はＳｉＯ２膜とＳｉＮ膜との２層膜等からなるゲート絶縁膜１４ａを介して、ａ−Ｓｉ活性層１６ａが形成されている。
　そしてこのａ−Ｓｉ活性層１６ａ上には、チャネル保護膜１８ａが形成されているが、このチャネル保護膜１８ａの両側には、ｎ＋型ａ−Ｓｉ接合層２０ａ、２０ｂを介してそれぞれａ−Ｓｉ活性層１６ａに接続するソース電極２２ａ及びドレイン電極２２ｂが相対して形成されている。更に、このように構成されたＴＦＴをパッシベーション膜３０が覆っている。
　また、画素部においては、ＴＦＴを覆っているパッシベーション膜３０に開口されたコンタクトホール３２ａを介して、ソース電極２２ａに接続されたＩＴＯ等の透明導電膜からなる画素電極３４ａが形成されている。
　また、蓄積容量部においては、透明絶縁基板１０上に、ゲート電極１２ａと同一材料の金属層からなるＣｓ電極１２ｂが形成されている。このＣｓ電極１２ｂ上には、ゲート絶縁膜１４ａと共通の層をなす絶縁膜１４及びａ−Ｓｉ活性層１６ａと同一材料のノンドープのｉ型ａ−Ｓｉ層１６からなる誘電体膜２４が形成され、更にこの誘電体膜２４上には、ｎ＋型ａ−Ｓｉ接合層２０ａ、２０ｂと同一材料のｎ＋型ａ−Ｓｉ層２０及びソース・ドレイン電極２２ａ、２２ｂと同一材料の金属層２２からなる対向電極２６が形成されている。
　そしてこの対向電極２６は、パッシベーション膜３０に開口されたコンタクトホール３２ｂを介して、画素電極３４ａに接続されている。こうして、誘電体膜２４を間に挟む対向電極２６とＣｓ電極１２ｂとから構成される蓄積容量部が、画素電極３４ａに接続して形成されている。
　また、ドレイン端子部においては、ドレイン端子下部電極２８が、ｎ＋型ａ−Ｓｉ接合層２０ｂ及びドレイン電極２２ｂと共通の層をなすｎ＋型ａ−Ｓｉ層２０及び金属層２２から形成されている。そしてこのドレイン端子下部電極２８は、ＴＦＴマトリクス装置の複数のドレイン電極２２ｂにドレインバスライン３６を介して接続されている。
　また、このドレイン端子下部電極２８上には、ＴＦＴを覆っているパッシベーション膜３０に開口されたコンタクトホール３２ｃを介して、画素電極３４ａと同一材料の酸化導電膜からなるドレイン端子上部電極３４ｂが積層され、ドレイン端子下部電極２８の酸化を防止している。
　こうして、ドレイン端子部は、透明絶縁基板１０上のゲート絶縁膜１４ａと共通の層をなす絶縁膜１４及びａ−Ｓｉ活性層１６ａと同一材料のノンドープのｉ型ａ−Ｓｉ層１６上に形成されたドレイン端子下部電極２８と、このドレイン端子下部電極２８上及びパッシベーション膜３０上に形成されたドレイン端子上部電極３４ｂとから構成され、外部制御回路と接続されるようになっている。
　また、ゲート端子部においては、ゲート端子下部電極１２ｄが、ゲート電極１２ａ及びゲートバスライン１２ｃと共通の層をなす金属層から形成されている。そしてこのゲート端子下部電極１２ｄは、ＴＦＴマトリクス装置の複数のゲート電極１２ａにゲートバスライン１２ｃを介して接続されている。
　また、このゲート端子下部電極１２ｄ上には、ゲート絶縁膜１４ａと共通の層をなす絶縁膜１４及びパッシベーション膜３０に開口されたコンタクトホール３２ｄを介して、画素電極３４ａと同一材料の酸化導電膜からなるゲート端子上部電極３４ｃが積層され、ゲート端子下部電極１２ｄの酸化を防止している。
　こうして、ゲート端子部は、透明絶縁基板１０上に形成されたゲート端子下部電極１２ｄと、このゲート端子下部電極１２ｄ上並びに絶縁膜１４及びパッシベーション膜３０上に形成されたゲート端子上部電極３４ｃとから構成され、外部制御回路と接続されるようになっている。
　次に、図１及び図２に示す逆スタガード型ＴＦＴマトリクス装置の製造方法を、図３乃至図１１の工程断面図を用いて説明する。尚、各図の（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれ図１のＡＡ′線断面、ＢＢ′線断面、ＣＣ′線断面、ＤＤ′線断面に対応したドレイン端子部、ＴＦＴ部、画素部及び蓄積容量部、並びにゲート端子部を示す。
　ガラス基板等の透明絶縁基板１０上に、スパッタ法を用いて、例えばＡｌ又はＣｒ等からなる金属層を成膜する。そしてこの金属層上に、所定のレジストパターンを形成した後、それをマスクとして金属層をエッチングして、ゲート電極１２ａ、Ｃｓ電極１２ｂ、ゲート電極１２ａに接続するゲートバスライン１２ｃ、及びこのゲートバスライン１２ｃに接続するゲート端子下部電極１２ｄをそれぞれ形成する。
　尚、この金属層は、次の工程で全面に積層する絶縁膜と十分な選択エッチング性を有するものであれば、ＡｌやＣｒに限らず、他の金属材料を使用してもよい（図３参照）。
　次いで、全面に、プラズマＣＶＤ法を用いて、ＳｉＮ膜又はＳｉＯ２膜とＳｉＮ膜との２層膜等からなる厚さ約４００ｎｍの絶縁膜１４を成膜する。尚、ここで、ゲート電極１２ａ上の絶縁膜１４を特にゲート絶縁膜１４ａと呼ぶ。
　続いて、この絶縁膜１４上に、プラズマＣＶＤ法を用いて、厚さ２０ｎｍのノンドープのｉ型ａ−Ｓｉ層１６及びＳｉＯ２膜又はＳｉＮ膜からなる厚さ１５０ｎｍの保護膜１８を順に成膜する（図４参照）。
　次いで、この保護膜１８を、ＴＦＴチャネル部を除き、弗酸緩衝液等を用いて全てエッチング除去する。即ち、ＴＦＴ部のゲート電極１２ａ上方にのみ保護膜１８を残存させて、チャネル保護膜１８ａを形成する（図５参照）。
　次いで、全面に、プラズマＣＶＤ法を用いて、厚さ６０ｎｍのｎ＋型ａ−Ｓｉ層２０を成膜した後、更にスパッタ法を用いて、厚さ２００ｎｍの例えばＡｌ又はＣｒ等からなる金属層２２を成膜する（図６参照）。
　次いで、この金属層２２上に、所定のレジストパターンを形成した後、それをマスクとして金属層２２、ｎ＋型ａ−Ｓｉ層２０、及びｉ型ａ−Ｓｉ層１６を順にエッチングする。こうして、ＴＦＴ部のゲート絶縁膜１４ａ上にｉ型ａ−Ｓｉ層１６からなるａ−Ｓｉ活性層１６ａを形成すると共に、チャネル保護膜１８ａの両側のｎ＋型ａ−Ｓｉ層２０からなるｎ＋型ａ−Ｓｉ接合層２０ａ、２０ｂを介してそれぞれａ−Ｓｉ活性層１６ａに接続する金属層２２からなるソース電極２２ａ及びドレイン電極２２ｂを相対して形成し、ＴＦＴを完成させる。
　また同時に、蓄積容量部のＣｓ電極１２ｂ上に、絶縁膜１４及びｉ型ａ−Ｓｉ層１６からなる誘電体膜２４を介して、ｎ＋型ａ−Ｓｉ層２０及び金属層２２からなる対向電極２６を形成する。
　更に、ドレイン端子部において、ドレイン電極２２ｂにドレインバスライン（図示せず）を介して接続するｎ＋型ａ−Ｓｉ層２０及び金属層２２からなるドレイン端子下部電極２８を形成する（図７参照）。
　次いで、全面に、ＣＶＤ法又はスパッタ法を用いて、ＳｉＮ膜、ＳｉＯ２膜、又はこれらの複合膜からなる厚さ４００ｎｍのパッシベーション膜３０を成膜し、完成させたＴＦＴを覆う（図８参照）。
　次いで、レジストを塗布した後、フォトリソグラフィ法を用いて、ソース電極２２ａ、対向電極２６、ドレイン端子下部電極２８、及びゲート端子下部電極１２ｄ上にそれぞれ開口部をもつレジストパターンを形成する。そしてこのレジストパターンをマスクとしてパッシベーション膜３０又はパッシベーション膜３０及び絶縁膜１４をエッチングし、コンタクトホール３２ａ、３２ｂ、３２ｃ、３２ｄをそれぞれ開口する。
　尚、このときのエッチングは、パッシベーション膜３０又はパッシベーション膜３０及び絶縁膜１４をテーパエッチングするものであることが望ましい。コンタクトホール３２ａ、３２ｂ、３２ｃ、３２ｄ内に露出したソース電極２２ａ、対向電極２６、ドレイン端子下部電極２８、及びゲート端子下部電極１２ｄと、次の工程で成膜するＩＴＯ等からなる透明導電膜とを電気的に接続する必要があるからである。そしてこのテーパエッチングは、弗酸緩衝液によるウエットエッチの他、ＣＦ４ガスによるＲＩＥ（反応性イオンエッチング）等を用いてもよい（図９参照）。
　次いで、全面に、スパッタ法等を用いて、厚さ１００ｎｍのＩＴＯ等からなる透明導電膜３４を成膜する（図１０参照）。
　次いで、この透明導電膜３４を所定の形状にパターニングし、コンタクトホール３２ａ、３２ｂを介してソース電極２２ａ及び対向電極２６に接続する画素電極３４ａを形成する。また同時に、コンタクトホール３２ｃを介してドレイン端子下部電極２８に接続するドレイン端子上部電極３４ｂを形成し、コンタクトホール３２ｄを介してゲート端子下部電極１２ｄに接続するゲート端子上部電極３４ｃを形成する。
　こうして、ＴＦＴ部のソース電極２２ａに接続する画素電極３４ａからなる画素部、この画素電極３４ａに接続する対向電極２６、Ｃｓ電極１２ｂ、及びこれら両電極間に挟まれた誘電体膜２４からなる蓄積容量部、ＴＦＴ部のドレイン電極２２ｂにドレインバスラインを介して接続するドレイン端子下部電極２８及びドレイン端子上部電極３４ｂからなるドレイン端子部、並びにＴＦＴ部のゲート電極１２ａにゲートバスライン１２ｃを介して接続するゲート端子下部電極１２ｄ及びゲート端子上部電極３４ｄからなるゲート端子部をそれぞれ完成させる（図１１参照）。
　このように本実施例によれば、ゲート端子部を形成する場合、透明絶縁基板１０上に、Ａｌ又はＣｒ等の金属層からなるゲート端子下部電極１２ｄをゲート電極１２ａ及びゲートバスライン１２ｃと同時に形成し（図３参照）、このゲート端子下部電極１２ｄ上に、ゲート絶縁膜１４ａと共通の層をなす絶縁膜１４を成膜し（図４参照）、この絶縁膜１４上に、ＴＦＴを覆うパッシベーション膜３０を成膜し（図８参照）、これらパッシベーション膜３０及び絶縁膜１４をエッチングしてコンタクトホール３２ｄを開口し（図９参照）、このコンタクトホール３２ｄを介してゲート端子下部電極１２ｄに接続する透明導電膜からなるゲート端子上部電極３４ｃを、画素電極３４ａと同時に形成する（図１０及び図１１参照）。
　このような製造工程を、従来の製造工程、即ち、ゲート端子下部電極５２ｄ上の絶縁膜５４を選択的にエッチングしてコンタクトホール６６を開口する工程（図２４参照）と、ゲート端子上部電極６８ｃ上のパッシベーション膜７０を選択的にエッチングして窓７２ｃを開口し、最終的なゲート端子出しをする工程（図２８参照）との２回の窓明け工程を必要とする製造工程と比較すると、パッシベーション膜３０を成膜する工程とゲート端子上部電極３４ｃを形成する透明導電膜３４を成膜する工程の順序を逆にすることにより、ゲート端子下部電極１２ｄ上の絶縁膜１４及びパッシベーション膜３０を１回の窓明け工程によって開口することができ、従来の２回の窓明け工程が１回の窓明け工程で済むことになる。従って、その分だけにＴＦＴマトリクス装置の製造工程が簡略化され、コストダウンを実現することが可能となる。
　また、蓄積容量部を形成する場合、Ａ１又はＣｒ等の金属層からなるＣｓ電極１２ｂをゲート電極１２ａ等と同時に形成し（図３参照）、このゲート電極１２ａ上に、絶縁膜１４及びノンドープのｉ型ａ−Ｓｉ層１６を成膜し（図４参照）、このｉ型ａ−Ｓｉ層１６上に、ｎ＋型ａ−Ｓｉ層２０及び金属層２２を成膜して（図６参照）、絶縁膜１４及びｉ型ａ−Ｓｉ層１６からなる誘電体膜２４、及びｎ＋型ａ−Ｓｉ層２０及び金属層２２からなる対向電極２６を形成する（図７参照）。更に、対向電極２６上のパッシベーション膜３０にコンタクトホール３２ｂを開口し（図９参照）、このコンタクトホール３２ｂを介して対向電極２６に接続する画素電極３４ａを形成する（図１１参照）。
　こうして、ゲート電極１２ａ上の絶縁膜１４を覆うｉ型ａ−Ｓｉ層１６は、誘電体膜２４を構成する一部となると共に、絶縁膜１４が直接エッチャントに晒されないように常に保護しているため、誘電体膜２４の厚さの変化による蓄積容量の変動を防止することができる。また、このとき、絶縁膜１４の一部にピンホールがあっても、絶縁膜１４を覆っているｉ型ａ−Ｓｉ層１６の存在により誘電体膜２４の絶縁不良を防ぎ、電流リークやショートによる表示欠陥の発生を防止することができる。
　尚、絶縁膜１４及びｉ型ａ−Ｓｉ層１６からなる誘電体膜２４を間に挟む対向電極２６とＣｓ電極１２ｂとから構成される蓄積容量部の蓄積容量は、ｉ型ａ−Ｓｉ層１６の厚さが２０ｎｍと極めて薄いため、従来のように絶縁膜１４のみを誘電体膜とする蓄積容量部の場合と殆ど変わらない。
　しかも、誘電体膜２４を構成するｉ型ａ−Ｓｉ層１６並びにその上のｎ＋型ａ−Ｓｉ層２０及び金属層２２からなる対向電極２６は、それぞれＴＦＴ部のａ−Ｓｉ活性層１６ａ、ｎ＋型ａ−Ｓｉ接合層２０ａ、２０ｂ及びソース電極２２ａ及びドレイン電極２２ｂと同一材料を用いて同時に形成される（図４及び図６参照）。また、対向電極２６と画素電極３４ａとを接続させるコンタクトホール３２ｂの開口も、ゲート端子部におけるコンタクトホール３２ｄ等の開口と同時に行われる（図９参照）。このため、新たに工程を増加させることはない。
　従って、工程を増加させることなく、蓄積容量部における蓄積容量の特性変動や不良の発生を防止し、歩留まり及び信頼性を向上させることが可能となる。
　次に、本発明の第２の実施例による逆スタガード型ＴＦＴマトリクス装置を、図１２及び図１３を用いて説明する。
　ここで、図１２は第２の実施例によるＴＦＴマトリクス装置を示す平面図、図１３（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれそのドレイン端子部を示すＡＡ′線断面図、ＴＦＴ部を示すＢＢ′線断面図、画素部及び蓄積容量部を示すＣＣ′線断面図、並びにゲート端子部を示すＤＤ′線断面図である。尚、上記図１及び図２に示すＴＦＴマトリクス装置と同一の構成要素には同一の符号を付して説明を省略する。
　本実施例によるＴＦＴマトリクス装置は、上記図１及び図２に示すＴＦＴマトリクス装置とは、そのドレイン端子部、ＴＦＴ部、画素部、及びゲート端子部においては同様の構成をしているが、蓄積容量部の構成において異なっている。
　即ち、透明絶縁基板１０上にゲート電極１２ａと同一材料の金属層からなるＣｓ電極１２ｂが形成されている点は同じであるが、このＣｓ電極１２ｂ上にゲート絶縁膜１４ａと共通の層をなす絶縁膜１４及びパッシベーション膜３０からなる誘電体膜３８が形成され、更にこの誘電体膜３８上に画素電極３４ａが形成されている点で異なる。従って、この蓄積容量部は、画素電極３４ａが対向電極として機能し、誘電体膜３８を間に挟む対向電極としての画素電極３４ａとＣｓ電極１２ｂとから構成されている。
　次に、図１２及び図１３に示すＴＦＴマトリクス装置の製造方法を、図１４乃至図１６の工程断面図を用いて説明する。尚、各図の（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれ図１２のＡＡ′線断面、ＢＢ′線断面、ＣＣ′線断面、ＤＤ′線断面に対応したドレイン端子部、ＴＦＴ部、画素部及び蓄積容量部、並びにゲート端子部を示す断面図である。また、上記図３乃至図１１に示すＴＦＴマトリクス装置と同一の構成要素には同一の符号を付して説明を省略する。
　上記図３乃至図６に示す工程と同様にして、透明絶縁基板１０上に、ゲート電極１２ａ、Ｃｓ電極１２ｂ、ゲート電極１２ａに接続するゲートバスライン１２ｃ、及びこのゲートバスライン１２ｃに接続するゲート端子下部電極１２ｄをそれぞれ形成した後、全面に、絶縁膜１４及びノンドープのｉ型ａ−Ｓｉ層１６を順に成膜し、更にゲート電極１２ａ上方のゲート絶縁膜１４ａ上にチャネル保護膜１８ａを形成する。続いて、全面に、ｎ＋型ａ−Ｓｉ層２０及び金属層２２を順に成膜する（図１４参照）。
　次いで、金属層２２、ｎ＋型ａ−Ｓｉ層２０及びｉ型ａ−Ｓｉ層１６を選択的にエッチングして、ゲート絶縁膜１４ａ上にａ−Ｓｉ活性層１６ａを形成すると共に、チャネル保護膜１８ａの両側のｎ＋型ａ−Ｓｉ接合層２０ａ、２０ｂを介してそれぞれａ−Ｓｉ活性層１６ａに接続するソース電極２２ａ及びドレイン電極２２ｂを形成し、ＴＦＴを完成させる。
　また、同時に、ドレイン端子部において、ドレイン電極２２ｂにドレインバスラインを介して接続するｎ＋型ａ−Ｓｉ層２０及び金属層２２からなるドレイン端子下部電極２８を形成する。
　但し、上記第１の実施例と異なり、蓄積容量部のＣｓ電極１２ｂ上に、ｉ型ａ−Ｓｉ層１６、ｎ＋型ａ−Ｓｉ層２０、及び金属層２２を残存させず、従って絶縁膜１４及びｉ型ａ−Ｓｉ層１６からなる誘電体膜を形成することはなく、またｎ＋型ａ−Ｓｉ層２０及び金属層２２からなる対向電極を形成することもない（図１５参照）。
　次いで、上記図８乃至図１１に示す工程と同様にして、全面に、パッシベーション膜３０を成膜し、完成させたＴＦＴを覆った後、このパッシベーション膜３０又はパッシベーション膜３０及び絶縁膜１４を選択的にエッチングして、ソース電極２２ａ、ドレイン端子下部電極２８、及びゲート端子下部電極１２ｄ上にそれぞれコンタクトホールを開口する。但し、上記第１の実施例と異なり、対向電極がないため、この対向電極上にコンタクトホールを開口することはない。
　続いて、全面に、透明導電膜３４を成膜した後、この透明導電膜３４を所定の形状にパターニングして、ソース電極２２ａに接続する画素電極３４ａ、ドレイン端子下部電極２８に接続するドレイン端子上部電極３４ｂ、及びゲート端子下部電極１２ｄに接続するゲート端子上部電極３４ｃをそれぞれ形成する。
　こうして、ＴＦＴ部のソース電極２２ａに接続する画素電極３４ａからなる画素部、ＴＦＴ部のドレイン電極２２ｂにドレインバスラインを介して接続するドレイン端子下部電極２８及びドレイン端子上部電極３４ｂからなるドレイン端子部、並びにＴＦＴ部のゲート電極１２ａにゲートバスライン１２ｃを介して接続するゲート端子下部電極１２ｄ及びゲート端子上部電極３４ｄからなるゲート端子部をそれぞれ完成させる。
　また、このとき、Ｃｓ電極１２ｂ上方にも、絶縁膜１４及びパッシベーション膜３０からなる誘電体膜３８を介して画素電極３４ａが形成されるため、対向電極として機能する画素電極３４ａ、Ｃｓ電極１２ｂ及び両電極間に挟まれた誘電体膜３８からなる蓄積容量部も完成する（図１６参照）。
　このように本実施例においても、パッシベーション膜３０を成膜する工程の後に、ゲート端子上部電極３４ｃを形成する透明導電膜３４を成膜する工程を設けており、ゲート端子下部電極１２ｄ上の絶縁膜１４及びパッシベーション膜３０を１回の窓明け工程によって開口するため、上記第１の実施例の場合と同様に、ＴＦＴマトリクス装置の製造工程が簡略化され、コストダウンを実現することが可能となる。
　但し、本実施例の場合、その蓄積容量部が、透明絶縁基板１０上に形成されたＣｓ電極１２ｂと、このＣｓ電極１２ｂ上に成膜された絶縁膜１４及びパッシベーション膜３０からなる誘電体膜３８と、この誘電体膜３８上に形成された対向電極として機能する画素電極３４ａから構成されている。即ち、その誘電体膜３８の厚さが上記第１の実施例の場合と比較するとかなり厚くなっている。このため、本実施例は、蓄積容量部の蓄積容量が比較的小さくてもよい場合に適用することが望ましい。
　【発明の効果】
　以上のように本発明によれば、透明絶縁基板上に、第１の金属層からなるゲート電極、蓄積容量電極、及びゲート端子下部電極を形成する工程と、ゲート電極上に、ゲート絶縁膜を形成する工程と、このゲート絶縁膜上の半導体活性層に半導体接合層を介してそれぞれ接続するソース電極及びドレイン電極を形成し、同時に、蓄積容量電極上に、ゲート絶縁膜と共通の層をなす絶縁膜及び半導体活性層と同一材料のノンドープ半導体層からなる誘電体膜を介して、半導体接合層と同一材料の不純物半導体層及びソース電極及びドレイン電極と同一材料の第２の金属層からなる対向電極を形成する工程と、ソース電極、対向電極、及びゲート端子下部電極上のパッシベーション膜又はパッシベーション膜及び絶縁膜にコンタクトホールを開口する工程と、それぞれのコンタクトホールを介して、ソース電極及び対向電極に接続する透明導電膜からなる画素電極を形成し、同時に、ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することにより、ゲート端子下部電極上に積層した絶縁膜及び保護膜を１回の窓明け工程で開口し、この開口されたコンタクトホールを介して接続するゲート端子下部電極及びゲート端子上部電極からなるゲート端子部を形成することができるため、ＴＦＴマトリクス装置の製造工程を簡略化することが可能となる。
　また、蓄積容量電極上の絶縁膜がノンドープ半導体層によって常に覆われていることにより、絶縁膜が直接エッチャントに晒されず、従って絶縁膜及びノンドープ半導体層からなる誘電体膜の厚さが変動や絶縁不良を生じないため、蓄積容量の特性変動や電流リーク等による表示欠陥の発生を防止することができる。
　これにより、ＴＦＴマトリクス装置の製造工程を簡略化して、コストダウンを実現すると共に、蓄積容量の特性変動を防止して、歩留まり及び信頼性を向上させることが可能となる。
【図面の簡単な説明】
　【図１】
　本発明の第１の実施例による逆スタガード型ＴＦＴマトリクス装置を示す平面図である。
　【図２】
　図１の逆スタガード型ＴＦＴマトリクス装置のドレイン端子部、ＴＦＴ部、画素部及び蓄積容量部、並びにゲート端子部を示す断面図である。
　【図３】
　図１及び図２の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その１）である。
　【図４】
　図１及び図２の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その２）である。
　【図５】
　図１及び図２の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その３）である。
　【図６】
　図１及び図２の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その４）である。
　【図７】
　図１及び図２の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その５）である。
　【図８】
　図１及び図２の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その６）である。
　【図９】
　図１及び図２の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その７）である。
　【図１０】
　図１及び図２の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その８）である。
　【図１１】
　図１及び図２の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その９）である。
　【図１２】
　本発明の第２の実施例による逆スタガード型ＴＦＴマトリクス装置を示す平面図である。
　【図１３】
　図１２の逆スタガード型ＴＦＴマトリクス装置のドレイン端子部、ＴＦＴ部、画素部及び蓄積容量部、並びにゲート端子部を示す断面図である。
　【図１４】
　図１２及び図１３の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その１）である。
　【図１５】
　図１２及び図１３の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その２）である。
　【図１６】
　図１２及び図１３の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その３）である。
　【図１７】
　従来の逆スタガード型ＴＦＴマトリクス装置を示す平面図である。
　【図１８】
　図１７の逆スタガード型ＴＦＴマトリクス装置のドレイン端子部、ＴＦＴ部、画素部及び蓄積容量部、並びにゲート端子部を示す断面図である。
　【図１９】
　図１７及び図１８の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その１）である。
　【図２０】
　図１７及び図１８の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その２）である。
　【図２１】
　図１７及び図１８の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その３）である。
　【図２２】
　図１７及び図１８の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その４）である。
　【図２３】
　図１７及び図１８の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その５）である。
　【図２４】
　図１７及び図１８の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その６）である。
　【図２５】
　図１７及び図１８の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その７）である。
　【図２６】
　図１７及び図１８の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その８）である。
　【図２７】
　図１７及び図１８の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その９）である。
　【図２８】
　図１７及び図１８の逆スタガード型ＴＦＴマトリクス装置の製造方法を説明するための工程断面図（その１０）である。
　【符号の説明】
１０…透明絶縁基板
１２ａ…ゲート電極
１２ｂ…Ｃｓ電極
１２ｃ…ゲートバスライン
１２ｄ…ゲート端子下部電極
１４…絶縁膜
１４ａ…ゲート絶縁膜
１６…ｉ型ａ−Ｓｉ層
１６ａ…ａ−Ｓｉ活性層
１８…保護膜
１８ａ…チャネル保護膜
２０…ｎ＋型ａ−Ｓｉ層
２０ａ、２０ｂ…ｎ＋型ａ−Ｓｉ接合層
２２…金属層
２２ａ…ソース電極
２２ｂ…ドレイン電極
２４…誘電体膜
２６…対向電極
２８…ドレイン端子下部電極
３０…パッシベーション膜
３２ａ、３２ｂ、３２ｃ、３２ｄ…コンタクトホール
３４…透明導電膜
３４ａ…画素電極
３４ｂ…ドレイン端子上部電極
３４ｃ…ゲート端子上部電極
３６…ドレインバスライン
３８…誘電体膜
５０…透明絶縁基板
５２ａ…ゲート電極
５２ｂ…Ｃｓ電極
５２ｃ…ゲートバスライン
５２ｄ…ゲート端子下部電極
５４…絶縁膜
５４ａ…ゲート絶縁膜
５４ｂ…誘電体膜
５６…ｉ型ａ−Ｓｉ層
５６ａ…ａ−Ｓｉ活性層
５８…保護膜
５８ａ…チャネル保護膜
６０…ｎ＋型ａ−Ｓｉ層
６０ａ、６０ｂ…ｎ＋型ａ−Ｓｉ接合層
６２…金属層
６２ａ…ソース電極
６２ｂ…ドレイン電極
６４…ドレイン端子下部電極
６６…コンタクトホール
６８…透明導電膜
６８ａ…画素電極
６８ｂ…ドレイン端子上部電極
６８ｃ…ゲート端子上部電極
７０…パッシベーション膜
７２ａ、７２ｂ、７２ｃ…窓
７４…ドレインバスライン