(57)【要約】  信号処理回路は、常に等価な伝達関数を持つＩＩＲフィルタ１１ならびに、ＦＩＲフィルタ１２の２種類を有し、任意の伝達関数に調整する調整モードの場合は、ＩＩＲフィルタ１１に構成設定し、調整が完了した段階で、あるいは信号処理モードの場合は、等価な伝達関数のＦＩＲフィルタ１２に構成を変更する。
2010041381.tif 000002
【特許請求の範囲】
【請求項１】
伝達関数に対応して設定されるフィルタ係数にしたがいデジタル信号を処理するＩＩＲフィルタ、ならびにＦＩＲフィルタと、
前記ＩＩＲフィルタのフィルタ係数を格納するＩＩＲフィルタ係数格納部と、
前記ＩＩＲフィルタ係数格納部に格納されたＩＩＲフィルタ係数から前記ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成するフィルタ係数変換部と、
前記フィルタ係数変換部により生成されるＦＩＲフィルタ係数を格納するＦＩＲフィルタ係数格納部と、
前記伝達関数の調整時、前記ＩＩＲフィルタを有効とし、前記フィルタ係数変換部を制御して前記ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成させるとともに、信号処理時もしくは前記調整が完了した段階で前記ＦＩＲフィルタを有効とする制御部と、
を備えたことを特徴とする信号処理回路。
【請求項２】
前記制御部は、
前記フィルタ係数変換部にインパルス信号を入力し、計測されるインパルス応答を前記ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数として前記ＦＩＲフィルタ係数格納部に格納することを特徴とする請求項１記載の信号処理回路。
【請求項３】
前記制御部は、
前記ＩＩＲフィルタ係数格納部に格納されたＩＩＲフィルタ係数を該ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数に変換することを特徴とする請求項１記載の信号処理回路。
【請求項４】
前記制御部は、
前記インパルス応答が所定長の時間閾値を超えた場合、前記インパルス応答に所定の窓関数による畳み込み演算を行うことを特徴とする請求項２記載の信号処理回路。
【請求項５】
前記制御部は、
前記インパルス応答が所定長の時間閾値を超えた場合、入力信号と前記ＦＩＲフィルタ係数格納部に格納されたＦＩＲフィルタ係数とを周波数変換し、周波数変換された入力信号とＦＩＲフィルタ係数を乗算することを特徴とする請求項２記載の信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、デジタル信号処理によりオーディオ信号を処理する用途に用いて好適な、信号処理回路に関するものである。
【背景技術】
【０００２】
デジタルフィルタとして、通常、ＩＩＲ（Infinite Impulse Response）フィルタとＦＩＲ（Finite Impulse Response）フィルタの２種類の方式が知られている。
図３にＩＩＲフィルタ、図４にＦＩＲフィルタのそれぞれにおける信号処理のアルゴリズムがシグナルフロー図として示されている。【０００３】
図３に示すように、ＩＩＲフィルタは、ＩＩＲフィルタの伝達関数に対応したフィルタ係数を出力するＩＩＲ係数出力器３０、加算器３１、３２、乗算器３３〜３７、遅延器３８、３９とで構成されている。そして、ＩＩＲフィルタは、任意の周波数特性を容易に設定し易い特徴があり、図３に示されるように、フィードバックループを持つことから演算誤差が蓄積していくため演算精度が悪い。
これに対し、ＦＩＲフィルタは、図４に示されるように、ＦＩＲフィルタの伝達関数に対応したフィルタ係数を出力するＦＩＲ係数出力器４０、加算器４１、乗算器４２〜４４、遅延器４５、４６とで構成されている。そして、各信号に対してフィルタ１係数あたり乗算と加算が各１回のみで完結するため、誤差の蓄積がなく、したがって高精度な演算精度を提供するが、周波数特性のある部分だけを変更する等の調整は困難であり調整性が悪いという特徴を持つ。【０００４】
ところで、従来、Ｄ／Ａ（Digital／Analog）変換器の量子化雑音を減少させるために、ＩＩＲフィルタ機能とＦＩＲフィルタ機能とを組み合わせることによってＤ／Ａ変換器の量子化出力を濾波する、ハイブリッドＦＩＲ／ＩＩＲフィルタの構造が知られている（例えば、特許文献１参照）。
また、多項式の数値演算、あるいは離散的逆フーリエ変換等の複雑な演算を行うことなく、ＩＩＲフィルタのインパルス応答を測定することでＦＩＲフィルタ係数を求める設計方法も知られている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２８４４９１号公報
【特許文献２】特開平６−９７７７７号公報
【発明の概要】
【０００６】
上記した特許文献１に開示された技術によれば、ＦＩＲフィルタ機能とＩＩＲフィルタ機能とを組み合わせて１つの回路とすることにより、必要なタップ数は従来のＦＩＲ方式より少なく、必要領域はＩＩＲフィルタより少なくなる。
しかしながら、上記したハイブリッドＦＩＲ／ＩＩＲフィルタは、ＦＩＲフィルタとＩＩＲフィルタとを切り替えて使用するものではなく、したがって、ＩＩＲフィルタが持つ調整容易性と、ＦＩＲフィルタが持つ演算誤差の少ない高精度性とを両立させて持つものではない。
【０００７】
また、上記した特許文献２に開示された方法によれば、直線位相特性を持ち、もとのＩＩＲフィルタの周波数振幅特性の２乗の特性をもつＦＩＲフィルタを設計することができる。しかしながら、低域を強調する等、よく用いられる周波数補正において、その周波数特性を実現するＩＩＲフィルタの応答時間は極めて長いことが知られており、これにより、算出されるＦＩＲフィルタの群遅延特性が極めて長くなり、このため、長い遅延を許容できないリアルタイム性の高い音声・映像システムには適用できないという課題がある。
更に、ここで得られるＦＩＲフィルタは、ＩＩＲフィルタ２乗の振幅特性になるため、このＦＩＲフィルタを用いて周波数補正を行うと過剰な補正になってしまい、調整容易性が損なわれるという課題もある。例えば、ＩＩＲフィルタで６ｄＢ補正すると、ＦＩＲフィルタでは１２ｄＢも補正することになる。
【０００８】
この発明は上記した課題を解決するためになされたものであり、ＩＩＲフィルタが持つ調整容易性と、ＦＩＲフィルタが持つ演算誤差の少ない高精度性とを併せ持つ、高性能な信号処理回路を提供することを目的とする。
【０００９】
上記した課題を解決するためにこの発明の信号処理回路は、伝達関数に対応して設定されるフィルタ係数にしたがいデジタル信号を処理するＩＩＲフィルタ、ならびにＦＩＲフィルタと、前記ＩＩＲフィルタのフィルタ係数を格納するＩＩＲフィルタ係数格納部と、前記ＩＩＲフィルタ係数格納部に格納されたＩＩＲフィルタ係数から前記ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成するフィルタ係数変換部と、前記フィルタ係数変換部により生成されるＦＩＲフィルタ係数を格納するＦＩＲフィルタ係数格納部と、前記伝達関数の調整時、前記ＩＩＲフィルタを有効とし、前記フィルタ係数変換部を制御して前記ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成させるとともに、信号処理時もしくは前記調整が完了した段階で前記ＦＩＲフィルタを有効とする制御部と、を備えたものである。
【００１０】
この発明によれば、ＩＩＲフィルタが持つ調整容易性と、ＦＩＲフィルタが持つ演算誤差の少ない高精度性とを併せ持つ、高性能な信号処理回路を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１に係る信号処理回路の内部構成を示すブロック図である。
【図２】この発明の実施の形態１に係る信号処理回路の動作を示すフローチャートである。
【図３】ＩＩＲフィルタの信号処理のアルゴリズムをシグナルフローで示した図である。
【図４】ＦＩＲフィルタの信号処理のアルゴリズムをシグナルフローで示した図である。
【発明を実施するための形態】
【００１２】
以下、この発明をより詳細に説明する為に、この発明を実施する為の形態について、添付の図面に従って説明する。
実施の形態１．
図１は、この発明の実施の形態１に係る信号処理回路の内部構成を示すブロック図である。
図１に示されるように、この発明の実施の形態１に係る信号処理回路は、制御部１０と、ＩＩＲフィルタ１１と、ＦＩＲフィルタ１２と、ＩＩＲフィルタ係数格納部１３と、ＦＩＲフィルタ係数格納部１４と、フィルタ係数変換部１５と、切替え部１６と、で構成されている。
【００１３】
ＩＩＲフィルタ１１は、上記したように、任意の周波数特性を容易に設定し易い特徴があり、フィードバックループを持つことから演算誤差が蓄積していくため演算精度が悪く、これに対しＦＩＲフィルタ１２は、各信号に対してフィルタ１係数あたり乗算と加算が各１回のみで完結するため、誤差の蓄積がなく高精度な演算精度を提供するが、周波数特性のある部分だけを変更する等の調整は困難であるという特徴がある。
ＩＩＲフィルタ１１ならびにＦＩＲフィルタ１２は、いずれも伝達関数に対応して設定されるフィルタ係数にしたがいデジタル信号を処理するものであり、例えば、ＤＳＰ（Digital Signal Processor）に実装される。
【００１４】
ＩＩＲフィルタ係数格納部１３には、ＩＩＲフィルタ１１のＩＩＲフィルタ係数が格納され、ＦＩＲフィルタ係数格納部１４には、フィルタ係数変換部１５により生成されるＦＩＲフィルタ係数が格納される。
フィルタ係数変換部１５は、制御部１０による制御の下で、ＩＩＲフィルタ係数格納部１３に格納されたＩＩＲフィルタ係数からＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成する。フィルタ係数変換部１５は、制御部１０による制御の下で計測されるインパルス応答により、あるいは逆フーリエ変換等の演算によりＩＩＲフィルタ係数からＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成する。
【００１５】
なお、制御部１０は、ＩＩＲフィルタ１１とＦＩＲフィルタ１２のいずれを有効として動作させるかを決定する構成設定制御機能と、フィルタ係数変換部１５を制御してフィルタ係数変換部１５に、ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成させ、ＦＩＲフィルタ係数格納部１４に格納する機能と、を有する。
すなわち、制御部１０は、伝達関数の調整時（調整モード）、ユーザによる選択操作にしたがい切替え部１６を介してＩＩＲフィルタ１１を有効とし、フィルタ係数変換部１５を制御してＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成させる。また、制御部１０は、信号処理時（信号処理モード）もしくは調整が完了した段階でユーザによる選択操作にしたがい切替え部１６を介してＦＩＲフィルタ１２を有効にする。
【００１６】
なお、上記した制御部１０と、ＩＩＲフィルタ係数格納部１３と、ＦＩＲフィルタ係数格納部１４と、フィルタ係数変換部１５と、切替え部１６とは、例えば、メモリを含むＭＰＵ（Micro Processor）に実装される。
このとき、メモリには、ＩＩＲフィルタ係数格納部１３と、ＦＩＲフィルタ係数格納部１４とが割り付けられ記憶される。なお、メモリは外付けされても構わない。
【００１７】
図２は、この発明の実施の形態１に係る信号処理回路の動作を示すフローチャートである。
以下、図２のフローチャートを参照しながら、図１に示すこの発明の実施の形態１に係る信号処理回路の動作について詳細に説明する。
【００１８】
信号処理回路を任意の伝達関数に調整する調整モードにおいて（ステップＳＴ２０１“調整”）、制御部１０は、まず、ＩＩＲフィルタ１１を有効にするための構成設定を行う（ステップＳＴ２０２）。すなわち、信号処理回路は、切替え部１６によりＩＩＲフィルタ１１が選択されることにより有効になって動作する調整モードに設定される。
そして、調整完了かを判断し（ステップＳＴ２０３）、ＮＯの場合は調整を繰り返し、ＹＥＳの場合は、制御部１０は、フィルタ係数変換部１５を制御し、ＩＩＲフィルタ係数格納部１３に格納されたＩＩＲフィルタ係数に基づき、ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成する（ステップＳＴ２０４）。ここで生成されたＦＩＲフィルタ係数は、制御部１０によりＦＩＲフィルタ係数格納部１４に格納される。
【００１９】
フィルタ係数変換部１５がＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成するにあたり、制御部１０は、フィルタ係数変換部１５にインパルス信号を入力し、そのインパルス応答を計測する。
すなわち、制御部１０は、一旦、ＩＩＲフィルタ１１で構成設定された信号処理回路をブラックボックスと見なし、その信号処理回路にインパルス信号を入力してそのインパルス応答を計測する。このインパルス応答は、ＩＩＦフィルタ１１のフィルタ係数を算出したことと等価であることは周知のとおりであり、この値を係数とするＦＩＲフィルタ１２を構成設定すれば、ＩＩＲフィルタ１１と等価な特性（伝達関数）をＦＩＲフィルタ１２で実現することができる。
【００２０】
なお、ここでは、インパルス応答によりＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成することとしたが、処理時間が比較的問題にならない場合は、制御部１０が、多項式の数値計算、あるいは離散的逆フーリエ変換（ＩＤＦＴ：Inverse Discrete Fourier Transform）等、周知の演算によりフィルタ係数を算出してもよい。
【００２１】
続いて、制御部１０は、フィルタ係数変換部１５により生成されたＩＩＲフィルタと同じ伝達関数を有するＦＩＲフィルタに構成の設定変更を行う（ステップＳＴ２０５）。すなわち、信号処理回路は、切替え部１６によりＩＩＲフィルタ１１のフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ１２が選択され有効になって信号処理を行う状態に移行する。
また、ステップＳＴ２０１のモード判定処理において、信号処理モードと判定された場合（ステップＳＴ２０１“信号処理”）、制御部１０は、ＦＩＲフィルタ１２に構成を設定し（ステップＳＴ２０６）、切替え部１６を制御してＦＩＲフィルタ１２による信号処理の開始を指示する（ステップＳＴ２０７）。
【００２２】
なお、再調整時、制御部１０は、再度ＩＩＲフィルタ１１に構成の設定を変更し、再構成後、再び同じ伝達関数を有するＦＩＲフィルタ１２に構成設定を置換する。
【００２３】
上記したこの発明の実施の形態１に係る信号処理回路によれば、常に同じ伝達関数を有するＩＩＲフィルタ１１と、ＦＩＲフィルタ１２の２種類のフィルタ係数を用意し、任意の伝達関数に調整する調整モードの場合は、ＩＩＲフィルタ１１に構成設定し、調整が完了した段階で、あるいは信号処理モードの場合は、同じ伝達関数のＦＩＲフィルタ１２に構成を変更することにより、ＩＩＲフィルタ１１が持つ調整容易性と、ＦＩＲフィルタ１２が持つ演算誤差の少ない高精度性をともに持つことができる。
また、本発明の実施の形態１に係る信号処理回路によれば、リアルタイムで信号伝達が可能なＩＩＲフィルタ１１を使用して伝達関数が等価なＦＩＲフィルタ１２のフィルタ係数を自動生成するため、短時間でＦＩＲフィルタ係数を生成でき、かつ、信号処理回路の演算負荷が軽減される。
【００２４】
なお、上記したこの発明の実施の形態１に係る信号処理回路によれば、インパルス応答を計測してＩＩＲフィルタ１１と等価な伝達関数を持つＦＩＲフィルタ係数を生成することとしたが、処理時間が問題にならないケースでは制御部１０による多項式の数値計算やＩＤＦＴ演算により代替してもよい。
また、インパルス応答が長すぎる場合は、制御部１０が、インパルス応答に適切な窓関数による畳み込み演算を行うことで効果的に演算量を削減することも可能である。なお、ここでいう適切な窓関数としては、矩形窓、ガウス窓、ハミング窓等が使用される。
【００２５】
また、インパルス応答が長い場合には、時間軸上のフィルタ演算が周波数軸上の乗算と等価となることを利用し、ＦＩＲフィルタ係数と入力信号とを周波数変換し、周波数軸上でこれらを乗算することで更なる演算量の低減をはかることも可能である。
なお、周波数軸場のフィルタ処理は、Overlap-addやOverlap-saveとして周知の演算手法により実現が可能である。
【００２６】
また、図１に示す制御部１０が有する機能は、全てをソフトウェアによって実現しても、あるいはその少なくとも一部をハードウェアで実現してもよい。
例えば、制御部１０が、伝達関数の調整時、ＩＩＲフィルタ１１を有効とし、フィルタ係数変換部１５を制御してＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成させるとともに、信号処理時もしくは調整が完了した段階でＦＩＲフィルタ１２を有効とするデータ処理は、１または複数のプログラムによりコンピュータ上で実現してもよく、また、その少なくとも一部をハードウェアで実現してもよい。
【産業上の利用可能性】
【００２７】
この発明に係る信号処理回路は、ＩＩＲフィルタが持つ調整容易性と、ＦＩＲフィルタが持つ演算誤差の少ない高精度性とを併せ持つ、高性能な信号処理回路を提供できるため、デジタル信号処理によりオーディオ信号を処理するのに好適な信号処理回路等に用いるのに適している。
【図１】
2010041381.tif 000003
【図２】
2010041381.tif 000004
【図３】
2010041381.tif 000005
【図４】
2010041381.tif 000006
【手続補正書】
【提出日】平成23年10月25日(2011.10.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、デジタル信号処理によりオーディオ信号を処理する用途に用いて好適な、信号処理回路に関するものである。
【背景技術】
【０００２】
デジタルフィルタとして、通常、ＩＩＲ（Infinite Impulse Response）フィルタとＦＩＲ（Finite Impulse Response）フィルタの２種類の方式が知られている。
図３にＩＩＲフィルタ、図４にＦＩＲフィルタのそれぞれにおける信号処理のアルゴリズムがシグナルフロー図として示されている。
【０００３】
図３に示すように、ＩＩＲフィルタは、ＩＩＲフィルタの伝達関数に対応したフィルタ係数を出力するＩＩＲ係数出力器３０、加算器３１、３２、乗算器３３〜３７、遅延器３８、３９とで構成されている。そして、ＩＩＲフィルタは、任意の周波数特性を容易に設定し易い特徴があり、図３に示されるように、フィードバックループを持つことから演算誤差が蓄積していくため演算精度が悪い。
これに対し、ＦＩＲフィルタは、図４に示されるように、ＦＩＲフィルタの伝達関数に対応したフィルタ係数を出力するＦＩＲ係数出力器４０、加算器４１、乗算器４２〜４４、遅延器４５、４６とで構成されている。そして、各信号に対してフィルタ１係数あたり乗算と加算が各１回のみで完結するため、誤差の蓄積がなく、したがって高精度な演算精度を提供するが、周波数特性のある部分だけを変更する等の調整は困難であり調整性が悪いという特徴を持つ。
【０００４】
ところで、従来、Ｄ／Ａ（Digital／Analog）変換器の量子化雑音を減少させるために、ＩＩＲフィルタ機能とＦＩＲフィルタ機能とを組み合わせることによってＤ／Ａ変換器の量子化出力を濾波する、ハイブリッドＦＩＲ／ＩＩＲフィルタの構造が知られている（例えば、特許文献１参照）。
また、多項式の数値演算、あるいは離散的逆フーリエ変換等の複雑な演算を行うことなく、ＩＩＲフィルタのインパルス応答を測定することでＦＩＲフィルタ係数を求める設計方法も知られている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２８４４９１号公報
【特許文献２】特開平６−９７７７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記した特許文献１に開示された技術によれば、ＦＩＲフィルタ機能とＩＩＲフィルタ機能とを組み合わせて１つの回路とすることにより、必要なタップ数は従来のＦＩＲ方式より少なく、必要領域はＩＩＲフィルタより少なくなる。
しかしながら、上記したハイブリッドＦＩＲ／ＩＩＲフィルタは、ＦＩＲフィルタとＩＩＲフィルタとを切り替えて使用するものではなく、したがって、ＩＩＲフィルタが持つ調整容易性と、ＦＩＲフィルタが持つ演算誤差の少ない高精度性とを両立させて持つものではない。
【０００７】
また、上記した特許文献２に開示された方法によれば、直線位相特性を持ち、もとのＩＩＲフィルタの周波数振幅特性の２乗の特性をもつＦＩＲフィルタを設計することができる。しかしながら、低域を強調する等、よく用いられる周波数補正において、その周波数特性を実現するＩＩＲフィルタの応答時間は極めて長いことが知られており、これにより、算出されるＦＩＲフィルタの群遅延特性が極めて長くなり、このため、長い遅延を許容できないリアルタイム性の高い音声・映像システムには適用できないという課題がある。
更に、ここで得られるＦＩＲフィルタは、ＩＩＲフィルタ２乗の振幅特性になるため、このＦＩＲフィルタを用いて周波数補正を行うと過剰な補正になってしまい、調整容易性が損なわれるという課題もある。例えば、ＩＩＲフィルタで６ｄＢ補正すると、ＦＩＲフィルタでは１２ｄＢも補正することになる。
【０００８】
この発明は上記した課題を解決するためになされたものであり、ＩＩＲフィルタが持つ調整容易性と、ＦＩＲフィルタが持つ演算誤差の少ない高精度性とを併せ持つ、高性能な信号処理回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記した課題を解決するためにこの発明の信号処理回路は、伝達関数に対応して設定されるフィルタ係数にしたがいデジタル信号を処理するＩＩＲフィルタ、ならびにＦＩＲフィルタと、
前記ＩＩＲフィルタのＩＩＲフィルタ係数から前記ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成するフィルタ係数変換部と、前記ＩＩＲフィルタと前記ＦＩＲフィルタのいずれを有効として動作させるかを決定する制御部を備え、前記制御部は、前記伝達関数の調整時、前記ＩＩＲフィルタを有効とし、前記フィルタ係数変換部を制御して前記ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成させるとともに、前記調整が完了した段階もしくは信号処理時、前記フィルタ係数変換部を制御して生成したＦＩＲフィルタ係数にしたがいデジタル信号を処理するＦＩＲフィルタを有効とすることを特徴とするものである。
【００１０】
この発明によれば、ＩＩＲフィルタが持つ調整容易性と、ＦＩＲフィルタが持つ演算誤差の少ない高精度性とを併せ持つ、高性能な信号処理回路を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１に係る信号処理回路の内部構成を示すブロック図である。
【図２】この発明の実施の形態１に係る信号処理回路の動作を示すフローチャートである。
【図３】ＩＩＲフィルタの信号処理のアルゴリズムをシグナルフローで示した図である。
【図４】ＦＩＲフィルタの信号処理のアルゴリズムをシグナルフローで示した図である。
【発明を実施するための形態】
【００１２】
以下、この発明をより詳細に説明する為に、この発明を実施する為の形態について、添付の図面に従って説明する。
実施の形態１．
図１は、この発明の実施の形態１に係る信号処理回路の内部構成を示すブロック図である。
図１に示されるように、この発明の実施の形態１に係る信号処理回路は、制御部１０と、ＩＩＲフィルタ１１と、ＦＩＲフィルタ１２と、ＩＩＲフィルタ係数格納部１３と、ＦＩＲフィルタ係数格納部１４と、フィルタ係数変換部１５と、切替え部１６と、で構成されている。
【００１３】
ＩＩＲフィルタ１１は、上記したように、任意の周波数特性を容易に設定し易い特徴があり、フィードバックループを持つことから演算誤差が蓄積していくため演算精度が悪く、これに対しＦＩＲフィルタ１２は、各信号に対してフィルタ１係数あたり乗算と加算が各１回のみで完結するため、誤差の蓄積がなく高精度な演算精度を提供するが、周波数特性のある部分だけを変更する等の調整は困難であるという特徴がある。
ＩＩＲフィルタ１１ならびにＦＩＲフィルタ１２は、いずれも伝達関数に対応して設定されるフィルタ係数にしたがいデジタル信号を処理するものであり、例えば、ＤＳＰ（Digital Signal Processor）に実装される。
【００１４】
ＩＩＲフィルタ係数格納部１３には、ＩＩＲフィルタ１１のＩＩＲフィルタ係数が格納され、ＦＩＲフィルタ係数格納部１４には、フィルタ係数変換部１５により生成されるＦＩＲフィルタ係数が格納される。
フィルタ係数変換部１５は、制御部１０による制御の下で、ＩＩＲフィルタ係数格納部１３に格納されたＩＩＲフィルタ係数からＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成する。フィルタ係数変換部１５は、制御部１０による制御の下で計測されるインパルス応答により、あるいは逆フーリエ変換等の演算によりＩＩＲフィルタ係数からＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成する。
【００１５】
なお、制御部１０は、ＩＩＲフィルタ１１とＦＩＲフィルタ１２のいずれを有効として動作させるかを決定する構成設定制御機能と、フィルタ係数変換部１５を制御してフィルタ係数変換部１５に、ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成させ、ＦＩＲフィルタ係数格納部１４に格納する機能と、を有する。
すなわち、制御部１０は、伝達関数の調整時（調整モード）、ユーザによる選択操作にしたがい切替え部１６を介してＩＩＲフィルタ１１を有効とし、フィルタ係数変換部１５を制御してＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成させる。また、制御部１０は、信号処理時（信号処理モード）もしくは調整が完了した段階でユーザによる選択操作にしたがい切替え部１６を介してＦＩＲフィルタ１２を有効にする。
【００１６】
なお、上記した制御部１０と、ＩＩＲフィルタ係数格納部１３と、ＦＩＲフィルタ係数格納部１４と、フィルタ係数変換部１５と、切替え部１６とは、例えば、メモリを含むＭＰＵ（Micro Processor）に実装される。
このとき、メモリには、ＩＩＲフィルタ係数格納部１３と、ＦＩＲフィルタ係数格納部１４とが割り付けられ記憶される。なお、メモリは外付けされても構わない。
【００１７】
図２は、この発明の実施の形態１に係る信号処理回路の動作を示すフローチャートである。
以下、図２のフローチャートを参照しながら、図１に示すこの発明の実施の形態１に係る信号処理回路の動作について詳細に説明する。
【００１８】
信号処理回路を任意の伝達関数に調整する調整モードにおいて（ステップＳＴ２０１“調整”）、制御部１０は、まず、ＩＩＲフィルタ１１を有効にするための構成設定を行う（ステップＳＴ２０２）。すなわち、信号処理回路は、切替え部１６によりＩＩＲフィルタ１１が選択されることにより有効になって動作する調整モードに設定される。
そして、調整完了かを判断し（ステップＳＴ２０３）、ＮＯの場合は調整を繰り返し、ＹＥＳの場合は、制御部１０は、フィルタ係数変換部１５を制御し、ＩＩＲフィルタ係数格納部１３に格納されたＩＩＲフィルタ係数に基づき、ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成する（ステップＳＴ２０４）。ここで生成されたＦＩＲフィルタ係数は、制御部１０によりＦＩＲフィルタ係数格納部１４に格納される。
【００１９】
フィルタ係数変換部１５がＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成するにあたり、制御部１０は、フィルタ係数変換部１５にインパルス信号を入力し、そのインパルス応答を計測する。
すなわち、制御部１０は、一旦、ＩＩＲフィルタ１１で構成設定された信号処理回路をブラックボックスと見なし、その信号処理回路にインパルス信号を入力してそのインパルス応答を計測する。このインパルス応答は、ＩＩＦフィルタ１１のフィルタ係数を算出したことと等価であることは周知のとおりであり、この値を係数とするＦＩＲフィルタ１２を構成設定すれば、ＩＩＲフィルタ１１と等価な特性（伝達関数）をＦＩＲフィルタ１２で実現することができる。
【００２０】
なお、ここでは、インパルス応答によりＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成することとしたが、処理時間が比較的問題にならない場合は、制御部１０が、多項式の数値計算、あるいは離散的逆フーリエ変換（ＩＤＦＴ：Inverse Discrete Fourier Transform）等、周知の演算によりフィルタ係数を算出してもよい。
【００２１】
続いて、制御部１０は、フィルタ係数変換部１５により生成されたＩＩＲフィルタと同じ伝達関数を有するＦＩＲフィルタに構成の設定変更を行う（ステップＳＴ２０５）。すなわち、信号処理回路は、切替え部１６によりＩＩＲフィルタ１１のフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ１２が選択され有効になって信号処理を行う状態に移行する。
また、ステップＳＴ２０１のモード判定処理において、信号処理モードと判定された場合（ステップＳＴ２０１“信号処理”）、制御部１０は、ＦＩＲフィルタ１２に構成を設定し（ステップＳＴ２０６）、切替え部１６を制御してＦＩＲフィルタ１２による信号処理の開始を指示する（ステップＳＴ２０７）。
【００２２】
なお、再調整時、制御部１０は、再度ＩＩＲフィルタ１１に構成の設定を変更し、再構成後、再び同じ伝達関数を有するＦＩＲフィルタ１２に構成設定を置換する。
【００２３】
上記したこの発明の実施の形態１に係る信号処理回路によれば、常に同じ伝達関数を有するＩＩＲフィルタ１１と、ＦＩＲフィルタ１２の２種類のフィルタ係数を用意し、任意の伝達関数に調整する調整モードの場合は、ＩＩＲフィルタ１１に構成設定し、調整が完了した段階で、あるいは信号処理モードの場合は、同じ伝達関数のＦＩＲフィルタ１２に構成を変更することにより、ＩＩＲフィルタ１１が持つ調整容易性と、ＦＩＲフィルタ１２が持つ演算誤差の少ない高精度性をともに持つことができる。
また、本発明の実施の形態１に係る信号処理回路によれば、リアルタイムで信号伝達が可能なＩＩＲフィルタ１１を使用して伝達関数が等価なＦＩＲフィルタ１２のフィルタ係数を自動生成するため、短時間でＦＩＲフィルタ係数を生成でき、かつ、信号処理回路の演算負荷が軽減される。
【００２４】
なお、上記したこの発明の実施の形態１に係る信号処理回路によれば、インパルス応答を計測してＩＩＲフィルタ１１と等価な伝達関数を持つＦＩＲフィルタ係数を生成することとしたが、処理時間が問題にならないケースでは制御部１０による多項式の数値計算やＩＤＦＴ演算により代替してもよい。
また、インパルス応答が長すぎる場合は、制御部１０が、インパルス応答に適切な窓関数による畳み込み演算を行うことで効果的に演算量を削減することも可能である。なお、ここでいう適切な窓関数としては、矩形窓、ガウス窓、ハミング窓等が使用される。
【００２５】
また、インパルス応答が長い場合には、時間軸上のフィルタ演算が周波数軸上の乗算と等価となることを利用し、ＦＩＲフィルタ係数と入力信号とを周波数変換し、周波数軸上でこれらを乗算することで更なる演算量の低減をはかることも可能である。
なお、周波数軸場のフィルタ処理は、Overlap-addやOverlap-saveとして周知の演算手法により実現が可能である。
【００２６】
また、図１に示す制御部１０が有する機能は、全てをソフトウェアによって実現しても、あるいはその少なくとも一部をハードウェアで実現してもよい。
例えば、制御部１０が、伝達関数の調整時、ＩＩＲフィルタ１１を有効とし、フィルタ係数変換部１５を制御してＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成させるとともに、信号処理時もしくは調整が完了した段階でＦＩＲフィルタ１２を有効とするデータ処理は、１または複数のプログラムによりコンピュータ上で実現してもよく、また、その少なくとも一部をハードウェアで実現してもよい。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
伝達関数に対応して設定されるフィルタ係数にしたがいデジタル信号を処理するＩＩＲフィルタ、ならびにＦＩＲフィルタと、
前記ＩＩＲフィルタのＩＩＲフィルタ係数から前記ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成するフィルタ係数変換部と、
前記ＩＩＲフィルタと前記ＦＩＲフィルタのいずれを有効として動作させるかを決定する制御部を備え、
前記制御部は、前記伝達関数の調整時、前記ＩＩＲフィルタを有効とし、前記フィルタ係数変換部を制御して前記ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数を生成させるとともに、前記調整が完了した段階もしくは信号処理時、前記フィルタ係数変換部を制御して生成したＦＩＲフィルタ係数にしたがいデジタル信号を処理するＦＩＲフィルタを有効とすることを特徴とする信号処理回路。
【請求項２】
前記フィルタ係数変換部により生成されるＦＩＲフィルタ係数を格納するＦＩＲフィルタ係数格納部を備え、
前記制御部は、
前記フィルタ係数変換部にインパルス信号を入力し、計測されるインパルス応答を前記ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数として前記ＦＩＲフィルタ係数格納部に格納することを特徴とする請求項１記載の信号処理回路。
【請求項３】
前記ＩＩＲフィルタのフィルタ係数を格納するＩＩＲフィルタ係数格納部を備え、
前記制御部は、
前記ＩＩＲフィルタ係数格納部に格納されたＩＩＲフィルタ係数を該ＩＩＲフィルタ係数と同じ伝達関数を有するＦＩＲフィルタ係数に変換することを特徴とする請求項１記載の信号処理回路。
【請求項４】
前記制御部は、
前記インパルス応答が所定長の時間閾値を超えた場合、前記インパルス応答に所定の窓関数による畳み込み演算を行うことを特徴とする請求項２記載の信号処理回路。
【請求項５】
前記制御部は、
前記インパルス応答が所定長の時間閾値を超えた場合、入力信号と前記ＦＩＲフィルタ係数格納部に格納されたＦＩＲフィルタ係数とを周波数変換し、周波数変換された入力信号とＦＩＲフィルタ係数を乗算することを特徴とする請求項２記載の信号処理回路。
【国際調査報告】
2010041381.tif 000007
2010041381.tif 000008
2010041381.tif 000009
2010041381.tif 000010