(57)【要約】  ＰＬＬ回路（１）が、参照信号および被参照信号の同期時の所望周波数における制御電圧を記憶する記憶部(７０)と、所定のタイミングで電流を押し出す押出回路（３１）および電流を引き出す引出回路（３２）を有する電流発生回路（３０）と、電流発生回路（３０）から出力された電流に応じた出力電圧を検出する電圧検出部（６０）と、押出回路(３１)および引出回路（３２）の電流値が合致するように少なくとも一方の電流値を変化させて、電圧検出部（６０）によって検出される出力電圧が、記憶部（７０）に記憶された制御電圧と一致するように、押出回路（３１）および引出回路（３２）の各電流値を制御する電流制御部（８０）と、を備えることとしたので、制御電圧のノイズおよびジッタを低減することができる。
2011001497.tif 000002
【特許請求の範囲】
【請求項１】
参照信号および被参照信号の同期時の所望周波数における制御電圧を記憶する記憶部と、
所定のタイミングで電流を押し出す押出回路および電流を引き出す引出回路を有する電流発生回路と、
前記電流発生回路から出力された電流に応じた出力電圧を検出する電圧検出部と、
前記押出回路および前記引出回路の電流値が合致するように少なくとも一方の電流値を変化させて、前記電圧検出部によって検出される出力電圧が、前記記憶部に記憶された制御電圧と一致するように、前記押出回路および前記引出回路の各電流値を制御する電流制御部と
を有することを特徴とする発振回路。
【請求項２】
前記電流制御部は、
前記押出回路の同期時における電流値を固定にして、前記引出回路の電流値を増加させて、前記引出回路の電流値を制御することを特徴とする請求項１に記載の発振回路。
【請求項３】
前記電流制御部は、
前記引出回路の同期時における電流値を固定にして、前記押出回路の電流値を減少させて、前記押出回路の電流値を制御することを特徴とする請求項１に記載の発振回路。
【請求項４】
前記電流発生回路から出力された電流を電圧に変換する電圧変換部を有し、
前記電圧検出部は、
前記電圧変換部によって変換された電圧を検出し、
前記電流制御部は、
前記押出回路および前記引出回路ごとの電流値を所定の設計値と合致するように各電流値を変化させて、前記押出回路および前記引出回路の各電流値を制御することを特徴とする請求項１に記載の発振回路。
【請求項５】
前記電圧変換部は、
前記押出回路および前記引出回路から出力される各電流の電流値がそれぞれ前記設計値と合致するときに前記記憶部に記憶された制御電圧となるように抵抗値を設定することを特徴とする請求項４に記載の発振回路。
【請求項６】
前記電流制御部は、
前記電圧検出部によって検出された出力電圧が、前記記憶部によって記憶された制御電圧と一致するか否かを判定する電圧判定部と、
前記電圧判定部の判定結果に基づき、前記電圧検出部によって検出された出力電圧が前記記憶部によって記憶された制御電圧と一致しない場合には、前記押出回路および前記引出回路のうち電流値を変化させている回路側の基準電流値を段階的に補正する電流補正部と
を有することを特徴とする請求項２から請求項４のいずれか１つに記載の発振回路。
【請求項７】
前記電流補正部は、
前記電圧検出部によって検出された出力電圧が、前記記憶部によって記憶された制御電圧と一致するか否かを判定する電圧判定部と、
前記電圧判定部の判定結果に基づき、前記電圧検出部によって検出された出力電圧が前記記憶部によって記憶された制御電圧と一致する場合には、前記押出回路および前記引出回路のうち電流値を変化させていた回路側の基準電流値を、前記出力電圧に応じた基準電流値に設定する電流補正部と
を有することを特徴とする請求項２から請求項４のいずれか１つに記載の発振回路。
【請求項８】
前記電流発生回路は、
同一パルス幅を持った第１のパルス信号および第２のパルス信号を入力し、前記第１のパルス信号に応じて前記押出回路を通じて電流を押し出し、前記第２のパルス信号に応じて前記引出回路を通じて電流を引き出すことを特徴とする請求項１に記載の発振回路。
【請求項９】
前記電流制御部によって前記押出回路および前記引出回路の各電流値が制御されることによって、前記参照信号に重畳されたデータを、前記被参照信号を用いて識別できない確率を検出する識別不可確率検出部を有し、
前記電流制御部は、
前記識別不可確率検出部によって検出された確率のうち最小となる確率に対応する各電流値を制御することを特徴とする請求項１に記載の発振回路。
【請求項１０】
前記被参照信号は、
データを識別するクロックであることを特徴とする請求項９に記載の発振回路。
【請求項１１】
発振回路の電流補正方法において、
参照信号および被参照信号の同期時の所望周波数における制御電圧を記憶する記憶ステップと、
所定のタイミングで電流を押し出す押出回路および電流を引き出す引出回路を有する電流発生回路から出力された電流に応じた出力電圧を検出する電圧検出ステップと、
前記押出回路および前記引出回路の電流値が合致するように少なくとも一方の電流値を変化させて、前記電圧検出ステップによって検出される出力電圧が、前記記憶ステップによって記憶された制御電圧と一致するように、前記押出回路および前記引出回路の各電流値を制御する電流制御ステップと、
を含むことを特徴とする電流補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路および電流補正方法に関する。
【背景技術】
【０００２】
従来、伝送装置およびサーバ装置等に使用される位相同期回路および発振回路であるＰＬＬ（Phase  Locked  Loop）回路では、基準周波数の参照信号を入力し、この参照信号に同期または逓倍した所望周波数の出力信号を生成する。【０００３】
図１０は、従来技術のＰＬＬ回路内部の概略構成を示すブロック図である。【０００４】
図１０に示すＰＬＬ回路１００は、後述するＰＬＬ回路１００の出力信号である被参照信号をＮ分周する１／Ｎ分周器１０１、位相周波数比較器１０２、チャージポンプ１０３、ローパスフィルタ１０４および電圧制御発振器（以下、「ＶＣＯ(Voltage  Controlled  Oscillator)」という。）１０５を有している。【０００５】
ＰＬＬ回路１００は、位相差信号に基づいて、参照信号に同期した所望周波数の被参照信号を出力するものである。【０００６】
位相周波数比較器１０２は、１／Ｎ分周器１０１によってＮ分周された被参照信号と参照信号との周波数および位相を比較して、比較した結果、位相差信号をチャージポンプ１０３に出力する。この位相差信号には、被参照信号の位相が参照信号の位相より遅れている場合のアップ信号と、進んでいる場合のダウン信号とがある。【０００７】
また、位相周波数比較器１０２は、被参照信号が参照信号と同期している場合には、チャージポンプ１０３が不感帯となり不安定となることを防止するため、アップ信号およびダウン信号を共にチャージポンプ１０３に出力する。【０００８】
チャージポンプ１０３は、位相周波数比較器１０２から出力された位相差信号に基づいて、電流パルスをローパスフィルタ１０４に出力する。具体的には、チャージポンプ１０３は、Ｐチャネルトランジスタ（以下、「Ｐチャネル」という。）およびＮチャネルトランジスタ（以下、「Ｎチャネル」という。）を有し、アップ信号を検出した場合にはＰチャネルを介して電流を流出する電流パルスを、ダウン信号を検出した場合にはＮチャネルを介して電流を引き込む電流パルスを、ローパスフィルタ１０４に出力する。【０００９】
ローパスフィルタ１０４は、電流パルスに応じて、ＶＣＯ１０５に制御電圧を出力する。【００１０】
ＶＣＯ１０５は、制御電圧に応じて、所望周波数の被参照信号を生成して出力する。【００１１】
この所望周波数を生成させる制御電圧は、製造（プロセス）条件等によるプロセスのバラツキによって変化することが知られている。ここで、プロセスのバラツキとは、例えば製造条件または製造環境によるＰチャネルやＮチャネル等のデバイス特性のバラツキや、低電源電圧化およびＭＯＳプロセスにおけるショートチャネル効果に起因したバラツキがあげられる。【００１２】
そこで、所望周波数における制御電圧を安定化させるために次に説明するようなＰＬＬ回路の技術が開示されている。図１１は、制御電圧を安定化させることを目的とした従来技術のＰＬＬ回路内部の概略構成を示すブロック図である。図１１に示すＰＬＬ回路２００では、参照信号の周波数を周波数カウンタ２０１によって監視する。そして、ＰＬＬ回路２００では、制御部２０２が、監視の結果得られた参照信号の周波数に応じた電流値をメモリ２０３から読み出し、読み出した電流値を、チャージポンプ１０３のＰチャネルおよびＮチャネルに同時に設定して補正する。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００８−３４９２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、従来のＰＬＬ回路では、プロセスにバラツキがあると、被参照信号が参照信号と同期している場合であっても、ＰチャネルおよびＮチャネルの電流値がそれぞれ目標となる設計値（以下、「目標設計値」という。）とずれることがある。このように目標設計値がずれると、制御電圧のノイズおよびジッタが生じるという問題があった。なお、ジッタとは、被参照信号の時間的なズレや揺らぎを示すものである。【００１５】
かかる問題について、図１２および図１３を用いて説明する。【００１６】
まず、図１２（ａ）は、ＶＣＯ１０５の発振周波数−制御電圧特性を示す図であり、図１２（ｂ）は、チャージポンプ１０３の電流−制御電圧特性を示す図である。【００１７】
図１２（ａ）では、プロセスバラツキがあると、制御電圧（Ｘ座標）対発振周波数（Ｙ座標）の特性がばらつくことを示している。図１２（ａ）に示すように、３種類のプロセス条件（ａ１、ａ２、ａ３）のバラツキによって、所望の発振周波数を得るのに用いられる制御電圧（Ｖ１、Ｖ２、Ｖ３）が異なることを表している。なお、ここでは、ａ２が、設計時の典型的なプロセス条件であるものとする。【００１８】
図１２（ｂ）では、制御電圧がばらついたとき、チャージポンプ１０３のＮチャネルおよびＰチャネルから出力される各電流の電流値にズレが生じることを示している。典型的なプロセス条件ａ２の制御電圧Ｖ２では、Ｐチャネルの電流値ＩｐおよびＮチャネルの電流値Ｉｎが目標設計値で一致する。【００１９】
ところが、プロセス条件ａ１によって制御電圧が下がると、Ｐチャネルの電流値Ｉｐが目標設計値より大きくなり、Ｎチャネルの電流値Ｉｎが目標設計値より小さくなる。これは、制御電圧が下がると、Ｎチャネルの特性により、ソース・ドレイン間の電圧が降下するとともに電流値が小さくなり、逆に、Ｐチャネルの特性により、ソース・ドレイン間の電圧が上昇するとともに電流値が大きくなるからである。【００２０】
このように、ＰチャネルおよびＮチャネルから出力される各電流の電流値にズレが生じた場合の問題を、図１３を参照して説明する。なお、被参照信号が参照信号と同期している場合であるものとする。図１３（ａ）は、チャージポンプ１０３のＮチャネルおよびＰチャネルから出力される出力電流にズレが生じた場合を示す図であり、図１３（ｂ）は、制御電圧への影響を示す図であり、図１３（ｃ）は、参照信号および被参照信号への影響を示す図である。【００２１】
図１３（ａ）では、チャージポンプ１０３のＰチャネルの電流値ＩｐがＮチャネルの電流値Ｉｎより大きいときには、Ｐチャネルの電流のパルス幅ｗｐがＮチャネルの電流のパルス幅ｗｎより狭くなる。これは、ローパスフィルタ１０４でＰチャネルおよびＮチャネルから出力される各電流パルスに応じて積分される結果が等しくなるように、電流値に応じたパルス幅としているためである。なお、Ａ１は、Ｐチャネルの電流値ＩｐがＮチャネルの電流値Ｉｎと一致した場合、例えば、典型的なプロセス条件ａ２の場合の電流パルスである。【００２２】
図１３（ｂ）では、図１３（ａ）で示した電流パルスの場合の制御電圧を表している。ＮチャネルおよびＰチャネルの各電流パルスの幅および電流値が異なっているため、制御電圧が不安定となる。【００２３】
図１３（ｃ）では、図１３（ａ）で示した電流パルスの場合の参照信号および被参照信号の位相を表している。Ｐチャネルの電流パルスの立ち上がりは、参照信号の立ち上がりに一致するため、参照信号および被参照信号間には定常位相誤差（ｗｎ−ｗｐ）が生じる。【００２４】
したがって、ＰチャネルおよびＮチャネルのいずれか一方の電流パルスが立ち上がっている各タイミングにおいて、いずれか一方しか立ち上がっていなかったり、両方が立ち上がっていても振幅が異なっていたりすると、電流を相殺できず制御電圧にノイズが生じる。【００２５】
また、ＰＬＬ回路は、参照信号と被参照信号の定常位相誤差だけ遅延時間を発生し、ジッタを生じることになる。【００２６】
さらに、従来のＰＬＬ回路２００では、ＰチャネルおよびＮチャネルに対して同時に電流値を設定して補正している。したがって、チャージポンプ１０３の出力電流が負荷の大きい抵抗を通過するようにしても、低電源電圧化およびＭＯＳプロセスにおけるショートチャネル効果によりＰチャネルおよびＮチャネルから出力される電流の電流値がそれぞれ目標設計値とずれる。その結果、電流パルス幅の差だけ定常位相誤差となり、ジッタを生じることになる。【００２７】
開示の技術は、上記に鑑みてなされたものであって、プロセスにバラツキがあっても、制御電圧のノイズおよびジッタを低減することができる発振回路および電流補正方法を提供することを目的とする。
【課題を解決するための手段】
【００２８】
上述した課題を解決し、目的を達成するために、発振回路は、参照信号および被参照信号の同期時の所望周波数における制御電圧を記憶する記憶部と、所定のタイミングで電流を押し出す押出回路および電流を引き出す引出回路を有する電流発生回路と、前記電流発生回路から出力された電流に応じた出力電圧を検出する電圧検出部と、前記押出回路および前記引出回路の電流値が合致するように少なくとも一方の電流値を変化させて、前記電圧検出部によって検出される出力電圧が、前記記憶部に記憶された制御電圧と一致するように、前記押出回路および前記引出回路の各電流値を制御する電流制御部とを備える構成を採る。
【発明の効果】
【００２９】
以上により、発振回路および電流補正方法は、所望周波数における制御電圧が変化した場合であっても、出力電圧のノイズおよびジッタを低減できるという効果を奏する。
【図面の簡単な説明】
【００３０】
【図１】図１は、実施例１に係るＰＬＬ回路の構成を示す機能ブロック図である。
【図２】図２は、実施例２に係るＰＬＬ回路の構成を示す機能ブロック図である。
【図３】図３は、実施例２に係るＰＬＬ回路の原理を示す図である。
【図４】図４は、実施例２に係るＰＬＬ回路の処理手順を示すフローチャートである。
【図５】図５は、実施例３に係るＰＬＬ回路の構成を示す機能ブロック図である。
【図６】図６は、実施例３に係る電流／電圧変換器の構成を示す機能ブロック図である。
【図７】図７は、実施例３に係るＰＬＬ回路の処理手順を示すフローチャートである。
【図８】図８は、実施例４に係るＰＬＬ回路の構成を示す機能ブロック図である。
【図９】図９は、実施例４に係るＰＬＬ回路の処理手順を示すフローチャートである。
【図１０】図１０は、従来技術のＰＬＬ回路内部の概略構成を示すブロック図である。
【図１１】図１１は、従来技術のＰＬＬ回路内部の概略構成を示すブロック図である。
【図１２】図１２（ａ）は、ＶＣＯの発振周波数−制御電圧特性を示す図であり、図１２（ｂ）は、チャージポンプの電流−制御電圧特性を示す図である。
【図１３】図１３（ａ）は、チャージポンプのＰチャネルおよびＮチャネルから出力される出力電流にズレが生じた場合を示す図であり、図１３（ｂ）は、制御電圧への影響を示す図であり、図１３（ｃ）は、参照信号および被参照信号への影響を示す図である。
【発明を実施するための形態】
【００３１】
以下に、本発振回路および電流補正方法の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
【実施例１】
【００３２】
図１は、本実施例１に係るＰＬＬ回路の構成を示す機能ブロック図である。図１に示すＰＬＬ回路１は、ＰＬＬ回路１の出力信号である被参照信号をＮ分周する１／Ｎ分周器１０、位相周波数比較器２０、電流発生回路（以下、「チャージポンプ」という。）３０、ローパスフィルタ４０、ＶＣＯ５０、電圧検出部６０、記憶部７０および電流制御部８０を有している。【００３３】
ＰＬＬ回路１は、位相差信号に基づいて、参照信号に同期した所望周波数の被参照信号を出力するものである。【００３４】
位相周波数比較器２０は、１／Ｎ分周器１０によってＮ分周された被参照信号と参照信号との周波数および位相を比較して、比較した結果、位相差信号をチャージポンプ３０に出力する。具体的には、位相周波数比較器２０は、被参照信号の位相が参照信号の位相より遅れている場合には位相差に応じたアップ信号をチャージポンプ３０に出力する。また、位相周波数比較器２０は、被参照信号の位相が参照信号の位相より進んでいる場合には位相差に応じたダウン信号をチャージポンプ３０に出力する。【００３５】
また、位相周波数比較器２０は、被参照信号が参照信号と同期している場合には、チャージポンプ３０が不感帯となり不安定となることを防止するため、同期に応じたアップ信号およびダウン信号を共にチャージポンプ３０に出力する。【００３６】
チャージポンプ３０は、アップ信号に応じて電流を流出する押出回路、すなわちＰチャネルのＭＯＳＦＥＴ（以下、「Ｐチャネル」という。）３１およびダウン信号に応じて電流を引き込む引出回路、すなわちＮチャネルのＭＯＳＦＥＴ（以降、「Ｎチャネル」という。）３２を含むＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）で構成されている。【００３７】
チャージポンプ３０は、位相周波数比較器２０からアップ信号を検出すると、当該アップ信号および電流制御部８０によって制御された電流値に基づいて、Ｐチャネル３１を介して電流を押し出す電流パルスをローパスフィルタ４０に出力する。また、チャージポンプ３０は、位相周波数比較器２０からダウン信号を検出すると、当該ダウン信号および電流制御部８０によって制御された電流値に基づいて、Ｎチャネル３２を介して電流を引き出す電流パルスをローパスフィルタ４０に出力する。【００３８】
ローパスフィルタ４０は、電流パルスに応じて、ＶＣＯ５０に制御電圧を出力する。【００３９】
ＶＣＯ５０は、制御電圧に応じて、所望周波数の被参照信号を生成して出力する。【００４０】
電圧検出部６０は、ローパスフィルタ４０およびＶＣＯ５０間に接続し、ローパスフィルタ４０によって出力された制御電圧を検出する。【００４１】
記憶部７０は、参照信号および被参照信号間の位相が合致するロック点における所望周波数の制御電圧（以下、「ロック点制御電圧」という。）を記憶する。【００４２】
電流制御部８０は、Ｐチャネル３１およびＮチャネル３２の電流値が合致するように少なくとも一方の電流値を変化させる。そして、電流制御部８０は、電圧検出部６０によって検出される制御電圧が、記憶部７０に記憶されたロック点制御電圧と一致するように、Ｐチャネル３１およびＮチャネル３２の各電流値を制御する。【００４３】
これにより、ＰＬＬ回路１は、電圧検出部６０によって検出される制御電圧がロック点制御電圧と一致するときにＰチャネル３１およびＮチャネル３２の電流値が合致すると、ロック点において、Ｐチャネル３１およびＮチャネル３２からそれぞれ出力される電流パルスの幅および振幅が同一となる。そのため、ＰＬＬ回路１は、参照信号および被参照信号間の定常位相誤差を低減することができる。【００４４】
また、ＰＬＬ回路１は、ロック点において、Ｐチャネル３１およびＮチャネル３２からそれぞれ出力される電流パルスの幅および振幅が同一となる。そのため、ＰＬＬ回路１は、それぞれの電流パルスが立ち上がっている各タイミングにおいて、電流を相殺することができ、制御電圧のノイズを低減することができる。【００４５】
さらに、ＰＬＬ回路１は、定常位相誤差を低減できるため、参照信号および被参照信号間の遅延時間を小さくすることができ、ジッタを減少することができる。【００４６】
ところで、実施例１に係るＰＬＬ回路１では、電流制御部８０が、Ｐチャネル３１およびＮチャネル３２の電流値が合致するように少なくとも一方の電流値を変化させた。そして、ＰＬＬ回路１は、電圧検出部６０によって検出される制御電圧がロック点制御電圧と一致するように、Ｐチャネル３１およびＮチャネル３２の各電流値を制御するようにした。実施例はこれに限定されるものではなく、次のような構成にしても良く、実施例２として、以下に説明する。
【実施例２】
【００４７】
図２は、実施例２に係るＰＬＬ回路２の構成を示す機能ブロック図である。なお、図１に示すＰＬＬ回路１と同一の構成については同一符号を付すことで、その重複する構成および動作の説明については省略する。【００４８】
図２に示すＰＬＬ回路２と実施例１に示すＰＬＬ回路１とが異なるところは、電流制御部８０に電圧比較部８１および電流補正部８２を追加し、各種スイッチＳ１〜Ｓ４、各種スイッチを制御するスイッチ制御部９０およびロック検出部９５を追加した点にある。【００４９】
スイッチＳ１は、位相周波数比較器２０およびチャージポンプ３０間の接続をＯＮ／ＯＦＦするスイッチ素子であり、スイッチ制御部９０によって制御される。なお、スイッチＳ１および後述するスイッチＳ２〜Ｓ４は、例えばＭＯＳＦＥＴ素子（トランジスタ素子）で構成される。【００５０】
スイッチＳ２は、ローパスフィルタ４０の出力側および電圧検出部６０間の接続をＯＮ／ＯＦＦするスイッチ素子であり、スイッチ制御部９０によって制御される。【００５１】
スイッチＳ３は、電圧比較部８１および電流補正部８２間の接続をＯＮ／ＯＦＦするスイッチ素子であり、スイッチ制御部９０によって制御される。【００５２】
スイッチＳ４は、電圧検出部６０および記憶部７０間の接続をＯＮ／ＯＦＦするスイッチ素子であり、スイッチ制御部９０によって制御される。また、スイッチＳ４は、電圧検出部６０および電圧比較部８１間の接続をＯＮ／ＯＦＦするスイッチ素子でもあり、スイッチ制御部９０によって制御される。すなわち、スイッチＳ４は、電圧検出部６０および記憶部７０間の接続がＯＮのとき、電圧検出部６０および電圧比較部８１間の接続がＯＦＦとなり、電圧検出部６０および記憶部７０間の接続がＯＦＦのとき、電圧検出部６０および電圧比較部８１間の接続がＯＮとなる。【００５３】
スイッチ制御部９０は、被参照信号が参照信号と同期するときのロック点制御電圧をロック検出部９５に検出させるために、スイッチＳ１およびスイッチＳ２をＯＮに切り替え、スイッチＳ３をＯＦＦに切り替え、スイッチＳ４を記憶部７０側に切り替える。【００５４】
スイッチ制御部９０は、ロック点制御電圧が検出された後、チャージポンプ３０のＰチャネル３１およびＮチャネル３２の電流値を電流制御部８０によって補正させるために、スイッチＳ１をＯＦＦに切り替える。さらに、スイッチ制御部９０は、スイッチＳ２およびＳ３をＯＮに切り替え、スイッチＳ４を電圧比較部８１側に切り替える。【００５５】
ロック検出部９５は、位相周波数比較器２０の入力側およびＶＣＯ５０の出力側にそれぞれ接続され、参照信号とＶＣＯ５０から出力された被参照信号との位相が合致するロック点を検知し、ロック点を検知したことを示す検知信号を電圧検出部６０に出力する。【００５６】
電圧検出部６０は、検知信号を入力した時点における制御電圧を検出すると、その制御電圧をロック点制御電圧として記憶部７０に格納する。【００５７】
電圧比較部８１は、電圧検出部６０によって検出された制御電圧と記憶部７０に記憶されたロック点制御電圧とを比較して、その比較結果信号を電流補正部８２に出力する。【００５８】
電流補正部８２は、ロック点におけるＰチャネル３１側の押し出し電流の電流値を固定にして、この押し出し電流の電流値と合致するようにＮチャネル３２側の引き出し電流の電流値を増加させて、Ｎチャネル３２の電流値を補正する。【００５９】
例えば、電流補正部８２は、電圧検出部６０によって検出された制御電圧がロック点制御電圧と不一致である旨を示す比較結果信号を電圧比較部８１から検出すると、Ｎチャネル３２側の引き出し電流の基準電流値を１段階増加させて電流値を補正する。なお、「基準電流値」とは、基準電流源から出力される電流の値であるものとし、単なる「電流値」とは、ドレインに流れる電流の値である。【００６０】
また、電流補正部８２は、電圧検出部６０によって検出された制御電圧がロック点制御電圧と一致している旨を示す比較結果信号を検出すると、Ｎチャネル３２側の引き出し電流の基準電流値を一時的に保持する。【００６１】
さらに、電流補正部８２は、通常の動作時に、チャージポンプ３０のＮチャネル３２に対して、一時的に保持された引き出し電流の基準電流値を用いるように指示する。【００６２】
なお、電流補正部８２は、ロック点におけるＰチャネル３１側の電流値を固定し、Ｎチャネル３２側の電流値を増加させてＮチャネル３２側の電流値を補正するものとした。電流補正部８２は、これに限定されず、Ｎチャネル３２側の電流値を固定して、Ｐチャネル３１側の電流値を減少させてＰチャネル３１側の電流値を補正するものとしても良い。【００６３】
ここで、実施例２に係るＰＬＬ回路２の原理を、図３を参照して説明する。図３は、実施例２に係るＰＬＬ回路２の原理を示す図である。【００６４】
図３に示すように、Ｘ座標は（ＶＣＯ）制御電圧の値、Ｙ座標は（ドレイン）電流の値を示す。図３では、プロセスのバラツキ等によりロック点の（ＶＣＯ）制御電圧がばらついたとき、チャージポンプ３０のＮチャネル３１およびＰチャネル３２から出力される各（ドレイン）電流の電流値にズレが生じていることを表している。【００６５】
具体的には、典型的なプロセス条件である場合の制御電圧をＶ２とした場合、Ｐチャネル３１の電流値ＩｐおよびＮチャネル３２の電流値Ｉｎが目標設計値Ｃ０で一致する。【００６６】
ところが、制御電圧がＶ２からＶ１に変化すると、Ｐチャネル３１の電流値ＩｐはＣ０からＣ２に増加し、Ｎチャネル３２の電流値ＩｎはＣ０からＣ１に減少する。【００６７】
そこで、電流補正部８２が、Ｎチャネル３２の基準電流値を増加させることによって電流値Ｃ１をＰチャネルの電流値Ｃ２と合致するように増加させ、チャージポンプ３０から出力される電流パルスに応じて生成される制御電圧を、ロック点制御電圧Ｖ１に一致させる。例えば、Ｎチャネル３２の基準電流値を増加させながら、ゲートおよびソース間の電圧を調整する。【００６８】
そして、（ＶＣＯ）制御電圧がロック点制御電圧Ｖ１に一致した場合、Ｎチャネル３２の電流値がＰチャネルの電流値Ｃ２と合致する。つまり、Ｎチャネル３２の基準電流値が変わるとＮチャネル３２の特性が変化し、チャージポンプ３０の（ＶＣＯ）制御電圧対（ドレイン）電流の特性が補正されることになる。【００６９】
これにより、ＰＬＬ回路２は、プロセスのバラツキ等によりロック点の（ＶＣＯ）制御電圧がばらついても、Ｐチャネル３１およびＮチャネル３２から出力される各電流の電流値を合致させることができる。そのため、ＰＬＬ回路２は、ロック点において、電流パルスの幅および振幅が同一となり、参照信号および被参照信号間の定常位相誤差を低減することができ、（ＶＣＯ）制御電圧のノイズおよびジッタを低減することができる。【００７０】
次に、実施例２に係るＰＬＬ回路２の処理手順を、図４を参照して説明する。図４は、実施例２に係るＰＬＬ回路２の処理手順を示すフローチャートである。【００７１】
まず、電流補正部８２は、Ｐチャネル３１側およびＮチャネル３２側に対してそれぞれ典型的な基準電流値を指示する（ステップＳ１１）。このとき、スイッチ制御部９０は、スイッチＳ１およびスイッチＳ２をＯＮに切り替え、スイッチＳ３をＯＦＦに切り替え、スイッチＳ４を記憶部７０側にＯＮに切り替える。【００７２】
次に、ロック検出部９５は、参照信号とＶＣＯ５０から出力された被参照信号との位相が合致するロック点を検知し、電圧検出部６０がロック点検知時の（ＶＣＯ）制御電圧の値をロック点制御電圧として記憶部７０に格納する（ステップＳ１２）。【００７３】
引き続き、スイッチ制御部９０は、スイッチＳ１をＯＦＦに切り替え、スイッチＳ２およびＳ３をＯＮに切り替え、スイッチＳ４を電圧比較部８１側に切り替える（ステップＳ１３）。【００７４】
また、電流補正部８２は、Ｐチャネル３１側の電流値を固定するために、Ｐチャネル３１側に対して典型的な基準電流値を指示する。一方、電流補正部８２は、Ｎチャネル３２側の引き出し電流の電流値を最小値にする基準電流値をＮチャネル３２に対して指示する（ステップＳ１４）。【００７５】
そして、電圧比較部８１は、電圧検出部６０によって検出された制御電圧が記憶部７０に記憶されたロック点制御電圧と一致するか否かを判定する（ステップＳ１５）。【００７６】
電圧検出部６０によって検出された制御電圧がロック点制御電圧と一致しない場合には（ステップＳ１５Ｎｏ）、電流補正部８２が、Ｎチャネル３２側の引き出し電流の電流値を増加させるために、Ｎチャネル３２側の引き出し電流の基準電流値を１段階増加させる（ステップＳ１６）。【００７７】
一方、電圧検出部６０によって検出された制御電圧がロック点制御電圧と一致する場合には（ステップＳ１５Ｙｅｓ）、電流補正部８２が、Ｎチャネル３２側の引き出し電流の基準電流値を一時的に保持する。【００７８】
その後、スイッチ制御部９０は、ＰＬＬ回路２に通常動作をさせるために、スイッチＳ１をＯＮに切り替え、スイッチＳ２〜Ｓ３をＯＦＦに切り替える。また、電流補正部８２は、Ｎチャネル３２に対して、一時的に保持された引き出し電流の基準電流値を指示する。【００７９】
以上のように本実施例２によれば、ＰＬＬ回路２は、参照信号および被参照信号の同期時の所望周波数におけるロック点制御電圧を記憶部７０に記憶する。そして、ＰＬＬ回路２は、チャージポンプ３０から出力された電流に応じた出力電圧を検出する。さらに、ＰＬＬ回路２は、Ｐチャネル３１のロック点における電流値を固定して、Ｎチャネル３２の電流値をＰチャネル３１の電流値と合致するよう増加させながら、検出される出力電圧がロック点制御電圧と一致するように、Ｎチャネル３２の電流値を制御するようにした。【００８０】
かかる構成によれば、ＰＬＬ回路２は、Ｎチャネル３２の電流値を増加させたときの出力電圧がロック点制御電圧と一致するときにＮチャネル３２の電流値がＰチャネル３１の電流値と合致する。そのため、ＰＬＬ回路２は、ロック点において、各電流の電流パルスの幅および振幅が同一となり、参照信号および被参照信号間の定常位相誤差を低減することができる。【００８１】
また、ＰＬＬ回路２は、ロック点において、Ｐチャネル３１およびＮチャネル３２から出力される各電流の電流パルスの幅および振幅が同一となる。そのため、ＰＬＬ回路２は、それぞれの電流パルスが立ち上がっている各タイミングにおいて、電流を相殺することができ、制御電圧のノイズを低減することができる。【００８２】
さらに、ＰＬＬ回路２は、定常位相誤差を低減できるため、参照信号および被参照信号間の遅延時間を小さくすることができ、ジッタを減少することができる。
【実施例３】
【００８３】
ところで、実施例２に係るＰＬＬ回路２では、Ｐチャネル３１の電流値を固定してＮチャネル３２の電流値をＰチャネル３１の電流値と合致するように増加させた。そして、ＰＬＬ回路２は、電圧検出部６０によって検出される出力電圧がロック点制御電圧と一致するようにＮチャネル３２の電流値を制御する場合を説明した。これにより、チャージポンプ３０のＰチャネル３１の電流値およびＮチャネル３２の電流値が合致するため、ロック点において、制御電圧のノイズは低減されることになるが、この電流値は目標設計値とずれる可能性がある。【００８４】
そこで、実施例３に係るＰＬＬ回路３では、Ｐチャネル３１およびＮチャネル３２ごとの電流値を目標設計値と合致するように増加させる。そして、ＰＬＬ回路３は、電圧検出部６０によって検出される制御電圧がロック点制御電圧と一致するようにＰチャネル３１およびＮチャネル３２の電流値をそれぞれ制御する場合を説明する。【００８５】
実施例３に係るＰＬＬ回路３では、電流値が目標設計値となるときにロック点制御電圧となるような負荷を備える構成にする。そして、ＰＬＬ回路３は、Ｐチャネル３１およびＮチャネル３２ごと基準電流値を変化させながら、電圧検出部６０によって検出される出力電圧がロック点制御電圧と一致するようにＰチャネル３１およびＮチャネル３２の電流値を制御する。【００８６】
図５は、実施例３に係るＰＬＬ回路３の構成を示す機能ブロック図である。なお、図２に示すＰＬＬ回路２と同一の構成については同一符号を付すことで、その重複する構成および動作の説明については省略する。【００８７】
図５に示すＰＬＬ回路３と実施例２に示すＰＬＬ回路２とが異なるところは、スイッチＳ５および電流／電圧変換器３００を追加した点にある。【００８８】
スイッチＳ５は、チャージポンプ３０の出力側および電流／電圧変換部３００間の接続をＯＮ／ＯＦＦするスイッチ素子であり、スイッチ制御部９０によって制御される。【００８９】
電流／電圧変換器３００は、スイッチＳ５と接続され、スイッチＳ５がＯＮの場合、チャージポンプ３０から出力される電流を電圧に変換する。【００９０】
ここで、電流／電圧変換器３００の構成について図６を参照して説明する。図６は、実施例３に係る電流／電圧変換器の構成を示す機能ブロック図である。図６に示すように、電流／電圧変換器３００は、デコード部３０１および抵抗Ｒｘｙ（ｘ＝１〜ｍ、ｙ＝１〜ｎ）を有する。さらに、電流／電圧変換器３００は、デコード部３０１に記憶部７０および抵抗Ｒｘｙが接続され、抵抗Ｒｘｙにチャージポンプ３０が接続されている。【００９１】
デコード部３０１は、電流値が目標設計値となるときにロック点制御電圧となる抵抗値を抵抗Ｒｘｙに設定する。例えば、デコード部３０１は、記憶部４０に記憶されている、ロック点制御電圧に対応する抵抗値を抵抗Ｒｘｙに設定する。【００９２】
図５に戻って、記憶部７０は、電流値が目標設計値となるときにロック点制御電圧となる抵抗値を記憶する。例えば、記憶部７０は、プロセスバラツキによりロック点制御電圧がずれた場合の各ロック点制御電圧に対応する抵抗値をあらかじめ記憶する。【００９３】
電圧検出部６０は、チャージポンプ３０および電流／電圧変換部３００の間と接続され、電流／電圧変換部３００によって電流から変換された電圧を検出する。【００９４】
電流補正部８２は、Ｐチャネル３１側の押し出し電流の電流値を最小値から増加させながら、電圧検出部６０によって検出された制御電圧がロック点制御電圧と一致するようにＰチャネル３１の電流値を補正する。このとき、Ｎチャネル３２側からの電流が出力しないように、Ｎチャネル３２側のスイッチはＯＦＦにする。【００９５】
例えば、電流補正部８２は、電圧検出部６０によって検出された制御電圧がロック点制御電圧と不一致である旨を示す比較結果信号を検出すると、電流値が目標設計値となっていないと判断して、Ｐチャネル３１側の押し出し電流の基準電流値を１段階増加させて電流値を補正する。【００９６】
また、電流補正部８２は、電圧検出部６０によって検出された制御電圧がロック点制御電圧と一致している旨を示す比較結果信号を検出すると、電流値が目標設計値であると判断して、Ｐチャネル３１側の基準電流値を検出された制御電圧に応じた基準電流値に決定して一時的に保持する。【００９７】
また、電流補正部８２は、Ｐチャネル３１側と同様にＮチャネル３２側の引き出し電流の基準電流値を決定して一時的に保持する。【００９８】
さらに、電流補正部８２は、通常の動作時に、一時的に保持された押し出し電流の基準電流値および引き出し電流の基準電流値を、それぞれＰチャネル３１およびＮチャネル３２に対して指示する。【００９９】
なお、電流補正部８２は、Ｐチャネル３１側の電流値を決定してからＮチャネル３２側の電流値を決定したが、これに限定されず、Ｎチャネル３２側の電流値を決定してからＰチャネル３１側の電流値を決定しても良い。【０１００】
また、電流補正部８２は、Ｐチャネル３１（またはＮチャネル３２）に対して基準電流値を増加させながら、電圧検出部６０によって検出された制御電圧がロック点制御電圧と一致したときの基準電流値を決定した。電流補正部８２は、これに限定されず、基準電流値をＰチャネル３１（またはＮチャネル３２）に設定した結果検出された制御電圧に基づいて、ロック点制御電圧となる基準電流値を算出して決定しても良い。【０１０１】
次に、実施例３に係るＰＬＬ回路３の処理手順を、図７を参照して説明する。図７は、実施例３に係るＰＬＬ回路３の処理手順を示すフローチャートである。【０１０２】
まず、電流補正部８２は、Ｐチャネル３１側およびＮチャネル３２側に対してそれぞれ典型的な基準電流値を指示する（ステップＳ２１）。このとき、スイッチ制御部９０は、スイッチＳ１およびスイッチＳ２をＯＮに切り替え、スイッチＳ３およびスイッチＳ５をＯＦＦに切り替え、スイッチＳ４を記憶部７０側にＯＮに切り替える。【０１０３】
次に、ロック検出部９５は、参照信号とＶＣＯ５０から出力された被参照信号との位相が合致するロック点を検知し、電圧検出部６０がロック点検知時の（ＶＣＯ）制御電圧の値をロック点制御電圧として記憶部７０に格納する（ステップＳ２２）。【０１０４】
引き続き、スイッチ制御部９０は、Ｐチャネル３１およびＮチャネル３２の電流値を電流制御部８０によって補正させるために、スイッチＳ１をＯＦＦに切り替え、スイッチＳ２、Ｓ３およびＳ５をＯＮに切り替え、スイッチＳ４を電圧比較部８１側にＯＮに切り替える（ステップＳ２３）。【０１０５】
まず、電流補正部８２は、Ｎチャネル３２側からの電流が入り込まないようにＮチャネル３２側のスイッチをＯＦＦに切り替える。一方、電流補正部８２は、Ｐチャネル３１側のスイッチをＯＮに切り替え、Ｐチャネル３１側の押し出し電流の電流値を最小値にするような基準電流値をＰチャネル３１に対して指示する（ステップＳ２４）。【０１０６】
そして、電圧比較部８１は、電圧検出部６０によって検出された制御電圧が記憶部７０に記憶されたロック点制御電圧と一致するか否かを判定する（ステップＳ２５）。【０１０７】
電圧検出部６０によって検出された制御電圧がロック点制御電圧と一致しない場合には（ステップＳ２５Ｎｏ）、電流値が目標設計値となっていないと判断して、電流補正部８２が、Ｐチャネル側の押し出し電流の電流値を増加させるためにＰチャネル３１側の押し出し電流の基準電流値を１段階増加させる（ステップＳ２６）。【０１０８】
一方、電圧検出部６０によって検出された制御電圧がロック点制御電圧と一致する場合には（ステップＳ２５Ｙｅｓ）、電流値が目標設計値となっていると判断して、電流補正部８２が、Ｐチャネル３１側の押し出し電流の基準電流値を一時的に保持する。【０１０９】
引き続き、電流補正部８２は、Ｐチャネル３１側からの電流が入り込まないようにＰチャネル３１側のスイッチをＯＦＦに切り替える。一方、電流補正部８２は、Ｎチャネル３２側のスイッチをＯＮに切り替え、Ｎチャネル３２側の引き出し電流の電流値を最小値にするような基準電流値をＮチャネル３２に対して指示する（ステップＳ２７）。【０１１０】
そして、電圧比較部８１は、電圧検出部６０によって検出された制御電圧が記憶部７０に記憶されたロック点制御電圧と一致するか否かを判定する（ステップＳ２８）。【０１１１】
電圧検出部６０によって検出された制御電圧がロック点制御電圧と一致しない場合には（ステップＳ２８Ｎｏ）、電流値が目標設計値となっていないと判断して、電流補正部８２が、Ｎチャネル側の引き出し電流の電流値を増加させるためにＮチャネル３２側の引き出し電流の基準電流値を１段階増加させる（ステップＳ２９）。【０１１２】
一方、電圧検出部６０によって検出された制御電圧がロック点制御電圧と一致する場合には（ステップＳ２８Ｙｅｓ）、電流値が目標設計値となっていると判断して、電流補正部６２が、Ｎチャネル３２側の引き出し電流の基準電流値を一時的に保持する。【０１１３】
その後、スイッチ制御部９０は、ＰＬＬ回路３に通常動作をさせるために、スイッチＳ１をＯＮに切り替え、スイッチＳ２〜Ｓ５をＯＦＦに切り替える。また、電流補正部８２は、一時的に保持された押し出し電流の基準電流値および引き出し電流の基準電流値を、それぞれＰチャネル３１およびＮチャネル３２に対して指示する。【０１１４】
以上のように本実施例３によれば、ＰＬＬ回路３は、参照信号および被参照信号の同期時の所望周波数におけるロック点制御電圧を記憶部７０に記憶する。そして、ＰＬＬ回路３は、電流値が目標設計値となるときにロック点制御電圧となるような抵抗値が設定された電流／電圧変換部３００を備える構成にした。さらに、ＰＬＬ回路３は、Ｐチャネル３１およびＮチャネル３２ごとの電流値を目標設計値と合致するように増加させて、電圧検出部６０によって検出される制御電圧がロック点制御電圧と一致するようにＰチャネル３１およびＮチャネル３２の電流値をそれぞれ制御するようにした。【０１１５】
かかる構成によれば、ＰＬＬ回路３は、Ｐチャネル３１またはＮチャネル３２の電流値をそれぞれ増加させたときの出力電圧がロック点制御電圧と一致するとき、当該電流値が目標設計値であることがわかる。そのため、ＰＬＬ回路３は、目標設計値どおりの電流値を調整することができ、より一層被参照信号の位相を参照信号に同期させる動作を安定化させることができる。【０１１６】
また、ＰＬＬ回路３は、Ｐチャネル３１およびＮチャネル３２の電流値をそれぞれ増加させたときの出力電圧がロック点制御電圧と一致するとき、Ｐチャネル３１の電流値およびＮチャネル３２の電流値がそれぞれ目標設計値で合致する。そのため、ＰＬＬ回路３は、ロック点において、各電流の電流パルスの幅および振幅が同一となり、参照信号および被参照信号間の定常位相誤差を低減することができる。【０１１７】
また、ＰＬＬ回路３は、ロック点において、Ｐチャネル３１およびＮチャネル３２から出力される各電流の電流パルスの幅および振幅が同一となるため、それぞれの電流パルスが立ち上がっている各タイミングにおいて、電流を相殺することができ、制御電圧のノイズを低減することができる。【０１１８】
さらに、ＰＬＬ回路３は、定常位相誤差を低減できるため、参照信号および被参照信号間の遅延時間を小さくすることができ、ジッタを減少することができる。
【実施例４】
【０１１９】
ところで、実施例１に係るＰＬＬ回路１では、電流制御部８０が、Ｐチャネル３１およびＮチャネル３２の電流値が合致するように少なくとも一方の電流値を変化させた。そして、ＰＬＬ回路１は、電圧検出部６０によって検出される制御電圧がロック点制御電圧と一致するように、Ｐチャネル３１およびＮチャネル３２の各電流値を制御するような場合を説明した。ＰＬＬ回路１は、これに限定されず、Ｐチャネル３１およびＮチャネル３２の各電流値を制御する機能を、データのエラーレートを小さくするために用いても良い。【０１２０】
そこで、実施例４に係るＰＬＬ回路４では、Ｐチャネル３１およびＮチャネル３２の各電流値を制御する機能を、データのエラーレートを小さくするために用いる場合を説明する。【０１２１】
図８は、実施例４に係るＰＬＬ回路４の構成を示す機能ブロック図である。なお、図８に示すＰＬＬ回路４と同一の構成については同一符号を付すことで、その重複する構成および動作の説明については省略する。【０１２２】
図８に示すＰＬＬ回路４と実施例１に示すＰＬＬ回路１とが異なるところは、電流制御部４１０を変更し、データ識別部４２０およびエラーレート検出部４３０を追加した点にある。【０１２３】
電流制御部４１０は、データのエラーレートが小さくなるように、Ｐチャネル３１およびＮチャネル３２の各電流値を制御する。具体的には、電流制御部４１０は、Ｐチャネル３１およびＮチャネル３２のいずれか一方の電流値をロック点における電流値に固定して他方の電流値を最小値から増加させる。【０１２４】
また、電流制御部４１０は、後述するエラーレート検出部４３０によって検出されたエラーレートが一番小さいときの電流値に対応する基準電流値を、Ｐチャネル３１およびＮチャネル３２に対して用いるように指示する。【０１２５】
データ識別部４２０は、電流制御部４１０がチャージポンプ３０のＰチャネル３１およびＮチャネル３２の電流を制御している状態で、位相周波数比較器２０に入力されるデータを、被参照信号を用いて識別することができるか否かを判定する。ここで、被参照信号は、データを識別するクロック信号であるものとする。また、データ識別部４２０は、判定の結果、データの識別有無をエラーレート検出部４３０に出力する。【０１２６】
エラーレート検出部４３０は、データ識別部４２０によって出力されたデータ識別有無に基づいて、エラーレートを検出する。例えば、エラーレート検出部４３０は、電流制御部４１０によって制御されるＰチャネル３１（またはＮチャネル３２）の同一電流値に対して所定回数分のデータ識別有無に応じてエラーレートを検出する。この所定の回数は、例えば、あらかじめ実験等で調べられ、その情報は記憶部７０に格納される。【０１２７】
次に、実施例４に係るＰＬＬ回路４の処理手順を、図９を参照して説明する。図９は、実施例４に係るＰＬＬ回路４の処理手順を示すフローチャートである。【０１２８】
まず、電流制御部４１０は、Ｐチャネル３１側およびＮチャネル３２側に対してそれぞれ典型的な基準電流値を指示する（ステップＳ３１）。【０１２９】
また、電流制御部４１０は、Ｐチャネル３１側の電流値を固定するために、Ｐチャネル３１側に対して典型的な基準電流値を指示する。一方、電流制御部４１０は、Ｎチャネル３２側の引き出し電流の電流値を最小値にするような基準電流値をＮチャネル３２に対して指示する（ステップＳ３２）。【０１３０】
次に、エラーレート検出部４３０は、データ識別部４２０によって識別されたデータ識別有無に基づいて、エラーレートを検出する（ステップＳ３３）。【０１３１】
さらに、電流制御部４１０は、Ｎチャネル３２側の引き出し電流の電流値が最大値であるか否かを判定する（ステップＳ３４）。【０１３２】
Ｎチャネル３２側の引き出し電流の電流値が最大値でないと判定される場合には（ステップＳ３４Ｎｏ）、電流制御部４１０は、Ｎチャネル３２側の引き出し電流の電流値を１段階増加させて（ステップＳ３５）、ステップＳ３３に遷移する。【０１３３】
Ｎチャネル３２側の引き出し電流の電流値が最大値であると判定される場合には（ステップＳ３４Ｙｅｓ）、電流制御部４１０は、チャージポンプ３０のＮチャネル３２に対して、エラーレートが最小値となる引き出し電流の基準電流値を指示する（ステップＳ３６）。【０１３４】
引き続き、電流制御部４１０は、Ｐチャネル３１側の電流値を最小値にするような基準電流値をＰチャネル３２に対して指示する。なお、電流制御部４１０は、Ｎチャネル３２側の電流値を、エラーレートが最小値となる引き出し電流の基準電流値に固定する（ステップＳ３７）。【０１３５】
次に、エラーレート検出部４３０は、データ識別部４２０によって識別されたデータ識別有無に基づいて、エラーレートを検出する（ステップＳ３８）。【０１３６】
さらに、電流制御部４１０は、Ｐチャネル３１側の押し出し電流の電流値が最大値であるか否かを判定する（ステップＳ３９）。【０１３７】
Ｐチャネル３１側の押し出し電流の電流値が最大値でないと判定される場合には（ステップＳ３９Ｎｏ）、電流制御部４１０は、Ｐチャネル３１側の押し出し電流の電流値を１段階増加させて（ステップＳ４０）、ステップＳ３８に遷移する。【０１３８】
Ｐチャネル３１側の押し出し電流の電流値が最大値であると判定される場合には（ステップＳ３９Ｙｅｓ）、電流制御部４１０は、チャージポンプ３０のＰチャネル３１に対して、エラーレートが最小値となる押し出し電流の基準電流値を指示する（ステップＳ４１）。【０１３９】
以上のように本実施例４によれば、ＰＬＬ回路４は、データのエラーレートが最小となるように、Ｐチャネル３１およびＮチャネル３２のいずれか一方のロック点における電流値を固定して、他方の電流値を増加させながら他方の電流値を制御するようにした。さらに、ＰＬＬ回路４は、データのエラーレートが最小となったときの電流値を他方のチャネルに固定して、さらに、データのエラーレートが最小となるように、一方の電流値を増加させながら一方の電流値を制御するようにした。【０１４０】
かかる構成によれば、ＰＬＬ回路４は、データのエラーレートが最小となるようにＰチャネル３１およびＮチャネル３２の電流値をそれぞれ制御した。そのため、ＰＬＬ回路４は、プロセスのバラツキによりデータおよび被参照信号間の定常位相誤差がある場合であっても、この定常位相誤差を低減するように調整することができる。【０１４１】
なお、本実施例では、電流制御部８０は、スイッチＳ１がＯＦＦに切り替えられてからチャージポンプ３０のＰチャネル３１およびＮチャネル３２の電流値を調整するようにした。本実施例ではこれに限定されるものではなく、電流制御部８０は、スイッチＳ１がＯＮのまま位相周波数比較器２０から出力される同一パルス幅のアップ信号およびダウン信号を用いて調整するようにしても良い。【０１４２】
以上、本発明の実施例について説明したが、本実施例によって本発明の技術的思想の範囲が限定されるものではなく、特許請求の範囲に記載した技術的範囲の範囲を逸脱しない限り、各種様々な実施例が実施可能であることは言うまでもない。また、本実施例に記載した効果は、これに限定されるものではない。【０１４３】
また、本実施例で説明した各種処理のうち、自動的に行われるものとして説明した処理の全部または一部を手動で行うことも可能であることは勿論のこと、その逆に、手動で行われるものとして説明した処理の全部または一部を自動で行うことも可能であることは言うまでもない。また、本実施例で説明した処理手順、制御手順、具体的名称、各種データやパラメータを含む情報についても、特記した場合を除き、適宜変更可能であることは言うまでもない。【０１４４】
また、図示したＰＬＬ回路１〜４の各構成要素は機能概念的に記載したものであって、必ずしも物理的に図示のように構成されるものではなく、そのＰＬＬ回路１〜４の具体的な態様は図示のものに限縮されるものでは到底ないことは言うまでもない。【０１４５】
さらに、各装置で行われる各種処理機能は、ＣＰＵ（Central  Processing  Unit）（またはＭＰＵ（Micro  Processing  Unit）、ＭＣＵ（Micro  Controller  Unit）等のマイクロ・コンピュータ）および当該ＣＰＵ（またはＭＰＵ、ＭＣＵなどのマイクロ・コンピュータ）で解析実行するプログラム上、またはワイヤードロジックによるハードウェア上で、その全部または任意の一部を実行するようにしても良いことは言うまでもない。
【符号の説明】
【０１４６】
１、２、３、４  ＰＬＬ回路
１０  １／Ｎ分周器
２０  位相周波数比較器
３０  電流発生回路
３１  Ｐチャネル
３２  Ｎチャネル
４０  ローパスフィルタ
５０  ＶＣＯ
６０  電圧検出部
７０  記憶部
８０、４１０  電流制御部
８１  電圧比較部
８２  電流補正部
９０  スイッチ制御部
９５  ロック検出部
３００  電流／電圧変換部
３０１  デコード部
４２０  データ識別部
４３０  エラーレート検出部
Ｒ１１、Ｒ１ｎ、Ｒｍ１、Ｒｍｎ  抵抗
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５  スイッチ
【図１】
2011001497.tif 000003
【図２】
2011001497.tif 000004
【図３】
2011001497.tif 000005
【図４】
2011001497.tif 000006
【図５】
2011001497.tif 000007
【図６】
2011001497.tif 000008
【図７】
2011001497.tif 000009
【図８】
2011001497.tif 000010
【図９】
2011001497.tif 000011
【図１０】
2011001497.tif 000012
【図１１】
2011001497.tif 000013
【図１２】
2011001497.tif 000014
【図１３】
2011001497.tif 000015
【手続補正書】
【提出日】平成23年9月30日(2011.9.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
参照信号および被参照信号の同期時の所望周波数における制御電圧を記憶する記憶部と、
所定のタイミングで電流を押し出す押出回路および電流を引き出す引出回路を有する電流発生回路と、
前記電流発生回路から出力された電流に応じた出力電圧を検出する電圧検出部と、
前記押出回路および前記引出回路の電流値が合致するように少なくとも一方の電流値を変化させて、前記電圧検出部によって検出される出力電圧が、前記記憶部に記憶された制御電圧と一致するように、前記押出回路および前記引出回路の各電流値を制御する電流制御部と
を有することを特徴とする発振回路。
【請求項２】
前記電流制御部は、
前記押出回路の同期時における電流値を固定にして、前記引出回路の電流値を増加させて、前記引出回路の電流値を制御することを特徴とする請求項１に記載の発振回路。
【請求項３】
前記電流制御部は、
前記引出回路の同期時における電流値を固定にして、前記押出回路の電流値を減少させて、前記押出回路の電流値を制御することを特徴とする請求項１に記載の発振回路。
【請求項４】
前記電流発生回路から出力された電流を電圧に変換する電圧変換部を有し、
前記電圧検出部は、
前記電圧変換部によって変換された電圧を検出し、
前記電流制御部は、
前記押出回路および前記引出回路ごとの電流値を所定の設計値と合致するように各電流値を変化させて、前記押出回路および前記引出回路の各電流値を制御することを特徴とする請求項１に記載の発振回路。
【請求項５】
前記電圧変換部は、
前記押出回路および前記引出回路から出力される各電流の電流値がそれぞれ前記設計値と合致するときに前記記憶部に記憶された制御電圧となるように抵抗値を設定することを特徴とする請求項４に記載の発振回路。
【請求項６】
前記電流制御部は、
前記電圧検出部によって検出された出力電圧が、前記記憶部によって記憶された制御電圧と一致するか否かを判定する電圧判定部と、
前記電圧判定部の判定結果に基づき、前記電圧検出部によって検出された出力電圧が前記記憶部によって記憶された制御電圧と一致しない場合には、前記押出回路および前記引出回路のうち電流値を変化させている回路側の基準電流値を段階的に補正する電流補正部と
を有することを特徴とする請求項２から請求項４のいずれか１つに記載の発振回路。
【請求項７】
前記電流補正部は、
前記電圧検出部によって検出された出力電圧が、前記記憶部によって記憶された制御電圧と一致するか否かを判定する電圧判定部と、
前記電圧判定部の判定結果に基づき、前記電圧検出部によって検出された出力電圧が前記記憶部によって記憶された制御電圧と一致する場合には、前記押出回路および前記引出回路のうち電流値を変化させていた回路側の基準電流値を、前記出力電圧に応じた基準電流値に設定する電流補正部と
を有することを特徴とする請求項２から請求項４のいずれか１つに記載の発振回路。
【請求項８】
前記電流発生回路は、
同一パルス幅を持った第１のパルス信号および第２のパルス信号を入力し、前記第１のパルス信号に応じて前記押出回路を通じて電流を押し出し、前記第２のパルス信号に応じて前記引出回路を通じて電流を引き出すことを特徴とする請求項１に記載の発振回路。
【請求項９】
発振回路の電流補正方法において、
参照信号および被参照信号の同期時の所望周波数における制御電圧を記憶する記憶ステップと、
所定のタイミングで電流を押し出す押出回路および電流を引き出す引出回路を有する電流発生回路から出力された電流に応じた出力電圧を検出する電圧検出ステップと、
前記押出回路および前記引出回路の電流値が合致するように少なくとも一方の電流値を変化させて、前記電圧検出ステップによって検出される出力電圧が、前記記憶ステップによって記憶された制御電圧と一致するように、前記押出回路および前記引出回路の各電流値を制御する電流制御ステップと、
を含むことを特徴とする電流補正方法。
【国際調査報告】
2011001497.tif 000016
2011001497.tif 000017
2011001497.tif 000018
2011001497.tif 000019