(57)【要約】  半導体基板と、該半導体基板上に設けられた発熱素子と、該発熱素子の上方に設けられた放熱部と、を有し、前記放熱部を、少なくとも１つのコンタクト部を介して前記半導体基板に熱的に接続する。
2011001494.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
該半導体基板上に設けられた発熱素子と、
該発熱素子の上方に設けられた放熱部と、を有し、
前記放熱部は、少なくとも１つのコンタクト部を介して前記半導体基板に熱的に接続されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記放熱部は、前記発熱素子の上方に第１絶縁層を介して設けられ、
前記コンタクト部は、前記第１絶縁層に形成されたビアホール内に設けられていることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、さらに、
前記放熱部の上方に第２絶縁層を介して設けられた配線を有し、前記放熱部から前記半導体基板への熱拡散により前記配線の温度上昇を低減することを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記発熱素子は、前記半導体基板において第１絶縁領域により電気的に分離されたウェル上に第２絶縁領域を介して設けられ、
前記コンタクト部は、前記放熱部と前記ウェルを熱的に接続し、前記放熱部の熱を、前記ウェルを介して前記半導体基板に拡散することを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記放熱部および前記コンタクト部は導電性物質であり、
前記発熱素子は、抵抗素子であり、
前記放熱部は、前記コンタクト部を介して前記ウェルと等電位にされることを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記ウェルの電位を固定の電位にして、前記抵抗素子からのノイズを電気的にシールドすることを特徴とする半導体装置。
【請求項７】
請求項１〜６のいずれか１項に記載の半導体装置において、
前記コンタクト部は、前記放熱部の少なくとも一端に設けられていることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記コンタクト部は、前記放熱部の両端に設けられていることを特徴とする半導体装置。
【請求項９】
請求項７に記載の半導体装置において、
前記コンタクト部は、前記放熱部の周囲全体に設けられていることを特徴とする半導体装置。
【請求項１０】
半導体基板に対して、周囲から絶縁する第１絶縁領域と、該第１絶縁領域内の第２絶縁領域を形成し、
前記第１絶縁領域内に不純物を注入してウェルを形成し、
前記ウェル内の前記第２絶縁領域上に発熱素子を形成し、
前記発熱素子の上方に第１絶縁層を介して放熱部を形成し、
前記第１絶縁層に形成した少なくとも１つのビアホールにより、前記放熱部と前記ウェルとを熱的に接続する少なくとも１つのコンタクト部を形成することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法において、
前記放熱部の上方に第２絶縁層を介して配線を形成することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１０または１１に記載の半導体装置の製造方法において、
前記ウェルを形成した後、さらに、不純物を注入して前記ウェルにアクティブ領域を形成することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記半導体基板はシリコン基板であり、前記アクティブ領域を形成した後、前記ウェルの表面にシリサイド層を形成し、
前記コンタクト部と前記ウェルの接続を、前記シリサイド層および前記アクティブ領域を介して行うことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１０〜１３のいずれか１項に記載の半導体装置の製造方法において、
前記放熱部および前記コンタクト部は導電性物質であり、前記発熱素子は抵抗素子であることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４に記載の半導体装置の製造方法において、
前記放熱部および前記コンタクト部は導電性物質であり、
前記放熱部を、前記コンタクト部を介して前記ウェルと等電位にし、
前記ウェルの電位を固定の電位にして、前記抵抗素子からのノイズを電気的にシールドすることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置（ＬＳＩ：半導体集積回路）において、抵抗素子は、例えば、シリコン基板上に形成した多結晶シリコン（Poly-Silicon：ポリシリコン）を使用している。【０００３】
このようなポリシリコンの抵抗素子（ポリシリコン抵抗）は、銅（Ｃｕ）やアルミニウム（Ａｌ）を使用した抵抗素子よりもシート抵抗が高く、また、シリコン（Ｓｉ）基板の拡散層を使用した抵抗素子よりも抵抗バラツキが小さいという長所がある。【０００４】
しかしながら、ポリシリコン抵抗は、シート抵抗が高いため、電流当たりのジュール熱が大きく、例えば、ポリシリコン抵抗の近傍に設けられたＣｕ配線の信頼性を劣化させる虞がある。【０００５】
図１は半導体装置における抵抗素子部分の一例を示す図であり、図１（ａ）は斜視図を示し、また、図１（ｂ）は平面図を示す。【０００６】
図１（ａ）および図１（ｂ）に示されるように、抵抗素子部分は、抵抗素子（ポリシリコン抵抗）１、ポリシリコン抵抗１に電流を流すための抵抗用配線２ａ，２ｂおよびポリシリコン抵抗１の上方に設けられた配線（例えば、Ｃｕ配線）３を有する。【０００７】
ここで、抵抗用配線２ａおよび２ｂは、それぞれ２つのコンタクト部４１ａ，４２ａおよび４１ｂ，４２ｂによりポリシリコン抵抗１の両端に接続され、例えば、配線２ａから配線２ｂに向かってポリシリコン抵抗１に電流を流すようになっている。【０００８】
なお、ポリシリコン抵抗１と、抵抗用配線２ａ，２ｂおよびＣｕ配線３の間には、絶縁層が形成されている。また、抵抗用配線２ａ，２ｂおよび配線３は、例えば、第１層Ｃｕにより形成される。【０００９】
ところで、従来、抵抗素子からの熱を拡散して周辺の温度上昇を抑制するようにした半導体装置としては、様々なものが提案されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開昭６３−０９０８４６号公報
【特許文献２】特開平０８−０４６１３８号公報
【特許文献３】特開昭６２−０４０７５７号公報
【特許文献４】特開２０００−０３１４８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述したように、図１に示す半導体装置では、ポリシリコン抵抗１に電流が流れるとジュール熱が発生し、そのポリシリコン抵抗１からの熱により、例えば、ポリシリコン抵抗１の上方に設けられたＣｕ配線３の信頼性危険個所ＲＤＰの温度が上昇する。【００１２】
ここで、ポリシリコン抵抗１はシート抵抗が高いため、電流当たりのジュール熱が大きく、近傍の（例えば、上方に設けられた）Ｃｕ配線３の信頼性を劣化させる。なお、ポリシリコン抵抗１のポリシリコンは、Ｃｕ配線３のＣｕと比較して信頼性は十分に高い。【００１３】
そのため、ポリシリコン抵抗１の許容電流量値は、そのポリシリコン抵抗１から発生するジュール熱による近傍のＣｕ配線３の信頼性劣化を考慮して規定されている。【００１４】
すなわち、Ｃｕ配線３におけるポリシリコン抵抗１の上方に位置する信頼性危険個所ＲＤＰの温度が所定温度（例えば、１３０℃）以下となるように、ポリシリコン抵抗１の許容電流量値を規定する。【００１５】
図２は半導体装置における抵抗素子部分の他の例を示す図であり、図２（ａ）は斜視図を示し、また、図２（ｂ）は平面図を示す。【００１６】
図２（ａ）および図２（ｂ）に示す半導体装置の抵抗素子部分は、ポリシリコン抵抗（抵抗素子）１の上方に、例えば、金属より成る放熱部５を設けるようになっている。【００１７】
ここで、図２（ａ）および図２（ｂ）では省略してあるが、放熱部５の上方には、配線３が設けられている。また、他の部分は、図１（ａ）および図１（ｂ）を参照して説明したものと同様である。【００１８】
すなわち、抵抗用配線２ａ，２ｂおよび放熱部５は、例えば、第１層Ｃｕにより形成され、また、配線３は、例えば、第１層Ｃｕの上方の第２層Ｃｕにより形成される。【００１９】
なお、ポリシリコン抵抗１と、抵抗用配線２ａ，２ｂおよび放熱部５の間、並びに、放熱部５とＣｕ配線３の間には、絶縁層が形成されているのはいうまでもない。【００２０】
図２に示す半導体装置では、ポリシリコン抵抗１の上方に金属の放熱部５を設け、この放熱部５によりポリシリコン抵抗１からの熱を拡散して、放熱部５の上方に設けられたＣｕ配線３（図示しない）の温度上昇を抑制する。すなわち、図１に示す半導体装置におけるＣｕ配線３の信頼性危険個所ＲＤＰの温度上昇を抑制するようになっている。【００２１】
図３は半導体装置における抵抗素子部分のさらに他の例を示す図であり、図３（ａ）は斜視図を示し、また、図３（ｂ）は平面図を示す。【００２２】
図３（ａ）および図３（ｂ）と図２（ａ）および図２（ｂ）の比較から明らかなように、図３に示す半導体装置では、放熱部５とポリシリコン抵抗１を２つのコンタクト部４１ｃ，４２ｃにより接続している。【００２３】
すなわち、コンタクト部４１ｃ，４２ｃによりポリシリコン抵抗１からの熱を放熱部５に伝え、放熱部５からの拡散する熱量を大きくするようになっている。【００２４】
ここで、図２および図３の半導体装置において、放熱部５により拡散する熱量は、放熱部５の長さＬdおよび幅Ｗdを大きくすることにより増大するのはもちろんである。【００２５】
このようにして、ポリシリコン抵抗１からの熱を金属の放熱部５を介して周囲に拡散し、放熱部５の上方に設けられたＣｕ配線３の信頼性危険個所ＲＤＰ（図示しない）の温度上昇を抑制する。【００２６】
しかしながら、図２および図３の半導体装置では、放熱部５からの熱は、その周囲の絶縁層に伝わって拡散されるが、例えば、酸化膜（ＳiＯ2）や窒化膜（Ｓi3Ｎ4）の絶縁層は、熱伝導率（熱拡散率）が低く、Ｃｕ配線３の温度上昇の抑制は十分とはいえない。【００２７】
ところで、Ｃｕ配線３（信頼性危険個所ＲＤＰ）の温度上昇を抑制するには、例えば、ポリシリコン抵抗１に流す電流を制限し、放熱部５（ポリシリコン抵抗１）とＣｕ配線３間の絶縁層を厚くし、或いは、放熱部５の面積を大きくすることで対応できる。【００２８】
しかしながら、上記のような対応は、近年の半導体装置の小型化・高集積化の要求に反することになり、また、回路設計の自由度を低減することにもなる。
【課題を解決するための手段】
【００２９】
本発明によれば、半導体基板と、該半導体基板上に設けられた発熱素子と、該発熱素子の上方に設けられた放熱部と、を有する半導体装置が提供される。前記放熱部は、少なくとも１つのコンタクト部を介して前記半導体基板に熱的に接続されている。
【発明の効果】
【００３０】
開示の半導体装置およびその製造方法は、発熱素子から発生する熱を有効に拡散して近傍に設けられた配線の温度上昇による信頼性の劣化を低減する効果を奏する。
【図面の簡単な説明】
【００３１】
【図１】半導体装置における抵抗素子部分の一例を示す図である。
【図２】半導体装置における抵抗素子部分の他の例を示す図である。
【図３】半導体装置における抵抗素子部分のさらに他の例を示す図である。
【図４】第１実施例の半導体装置における抵抗素子部分を示す図である。
【図５】第２実施例の半導体装置における抵抗素子部分を示す図である。
【図６】上部配線を含めた抵抗素子部分の例を説明するための図である。
【図７】第３実施例の半導体装置における抵抗素子部分を示す図（その１）である。
【図８】第３実施例の半導体装置における抵抗素子部分を示す図（その２）である。
【図９】半導体装置の製造方法の一実施例を説明するための図（その１）である。
【図１０】半導体装置の製造方法の一実施例を説明するための図（その２）である。
【図１１】図１に示す半導体装置における抵抗素子部分の発熱シミュレーション結果の一例を示す図である。
【図１２】図４に示す第１実施例の半導体装置における抵抗素子部分の発熱シミュレーション結果の一例を示す図である。
【発明を実施するための形態】
【００３２】
以下、本発明の半導体装置およびその製造方法の実施例を、添付図面を参照して説明する。
図４は第１実施例の半導体装置における抵抗素子部分を示す図であり、図４（ａ）は斜視図を示し、また、図４（ｂ）は平面図を示す。
【００３３】
図４（ａ）および図４（ｂ）に示されるように、第１実施例の半導体装置の抵抗素子部分は、抵抗素子（ポリシリコン抵抗）１、および、ポリシリコン抵抗１に電流を流すための抵抗用配線２ａ，２ｂを有する。
【００３４】
さらに、第１実施例の半導体装置の抵抗素子部分は、ポリシリコン抵抗１の上方に設けられた放熱部５、および、放熱部５の上方に設けられた配線（例えば、Ｃｕ配線）３を有する。
【００３５】
すなわち、抵抗用配線２ａ，２ｂおよび放熱部５は、例えば、第１層Ｃｕにより形成され、また、配線３は、例えば、第１層Ｃｕの上方の第２層Ｃｕにより形成される。
【００３６】
なお、放熱部５は、抵抗用配線２ａ，２ｂと同じ配線層で形成するものに限定されず、また、その材料もＣｕ以外に、テングステン（Ｗ）等の他の金属，カーボンナノチューブといった熱拡散率の大きな物質であればよい。
【００３７】
ここで、抵抗用配線２ａおよび２ｂは、それぞれ２つのコンタクト部４１ａ，４２ａおよび４１ｂ，４２ｂによりポリシリコン抵抗１の両端に接続され、例えば、配線２ａから配線２ｂに向かってポリシリコン抵抗１に電流を流すようになっている。
【００３８】
なお、ポリシリコン抵抗１と、抵抗用配線２ａ，２ｂおよび放熱部５の間には、絶縁層（第１絶縁層１１）が形成され、また、放熱部５（抵抗用配線２ａ，２ｂ）と、Ｃｕ配線３（図示しない）の間には、絶縁層（第２絶縁層１２）が形成されている。
【００３９】
放熱部５の両端は、それぞれ２つのコンタクト部６１ａ，６２ａおよび６１ｂ，６２ｂにより基板（半導体基板：シリコン基板８）のアクティブ領域７ａおよび７ｂに接続されている。
【００４０】
これにより、ポリシリコン抵抗１からの熱を放熱部５で受け、その放熱部５の熱をコンタクト部６１ａ，６２ａおよび６１ｂ，６２ｂを介して基板８に拡散するようになっている。
【００４１】
すなわち、本第１実施例の半導体装置では、放熱部５の熱をコンタクト部６１ａ，６２ａ；６１ｂ，６２ｂを介して基板８に逃がすことで、ポリシリコン抵抗１から発生する熱を有効に拡散して近傍に設けられたＣｕ配線３の温度上昇を抑制することができる。
【００４２】
これは、ポリシリコン抵抗１の許容電流量の上限値を大きくし、或いは、ポリシリコン抵抗１のサイズを小さくすることができることを意味し、さらに、半導体装置の回路集積度の向上も可能とする。なお、この効果は、以下の各実施例でも同様に発揮される。
【００４３】
なお、抵抗素子１は、ポリシリコン抵抗に限定されるものではなく、また、抵抗素子以外の熱を発生する発熱素子であってもよい。
【００４４】
図５は第２実施例の半導体装置における抵抗素子部分を示す図であり、図５（ａ）は斜視図を示し、また、図５（ｂ）は平面図を示す。
【００４５】
図５（ａ）および図５（ｂ）と図４（ａ）および図４（ｂ）の比較から明らかなように、第２実施例の半導体装置の抵抗素子部分は、放熱部５の一端を、２つのコンタクト部６１ａ，６２ａにより基板８のアクティブ領域７ａに接続するようになっている。
【００４６】
このように、放熱部５と基板８（アクティブ領域７ａ）の接続は、放熱部５の一端でも両端でもよい。なお、放熱部５と基板８の接続は、放熱部５の一端において、２つ（コンタクト部６１ａ，６２ａ）に限定されないのはもちろんである。
【００４７】
図６は上部配線を含めた抵抗素子部分の例を説明するための図であり、図６（ａ）および図６（ｂ）は図４の第１実施例を示し、図６（ｃ）は図５の第２実施例を示す。なお、図６（ｃ）において、放熱部５と基板８を接続するコンタクト部６１は１つだけとされている。
【００４８】
すなわち、Ｃｕ配線３は、例えば、図６（ａ）のように、第１層Ｃｕで形成される抵抗用配線２ａ，２ｂと平行する向きに第２層Ｃｕで形成され、或いは、図６（ｂ）のように、抵抗用配線２ａ，２ｂと直行する向きに第２層Ｃｕで形成される。
【００４９】
なお、図６（ｃ）は、放熱部５と基板８を接続するコンタクト部６１が１つだけにした第２実施例を示すが、Ｃｕ配線３の向きは、図６（ａ）のように抵抗用配線２ａ，２ｂと平行する向きにしてもよいのはいうまでもない。
【００５０】
ここで、放熱部５（抵抗用配線２ａ，２ｂ）とＣｕ配線３の間には、絶縁層（第２絶縁層１２）が形成されている。
【００５１】
図７および図８は第３実施例の半導体装置における抵抗素子部分を示す図であり、図７は分解斜視図を示し、また、図８は平面図を示す。
【００５２】
図７および図８に示されるように、第３実施例の半導体装置における抵抗素子部分は、ウェルに形成されたアクティブ領域７がポリシリコン抵抗１を囲むように設けられ、そのアクティブ領域７を覆うようにポリシリコン抵抗１上に放熱部５が設けられている。
【００５３】
放熱部５には、開口孔５ａおよび５ｂが形成され、その開口孔５ａおよび５ｂ内に抵抗用配線２ａ’および２ｂ’が位置するようになっている。
【００５４】
具体的に、図７に示されるように、例えば、放熱部５および抵抗用配線２ａ’，２ｂ’は第１層Ｃｕにより形成され、そして、抵抗用配線２ａ，２ｂは第２層Ｃｕにより形成される。
【００５５】
なお、図８に示されるように、Ｃｕ配線３は、例えば、第３層Ｃｕにより形成されることになる。また、放熱部５の開口孔５ａ，５ｂと抵抗用配線２ａ’，２ｂ’の間には絶縁膜が設けられることになる。
【００５６】
すなわち、抵抗用配線２ａはコンタクト部４１ａ’，４２ａ’を介して抵抗用配線２ａ’に電気的に接続され、その抵抗用配線２ａ’はコンタクト部４１ａ，４２ａを介してポリシリコン抵抗１の一端に電気的に接続される。
【００５７】
同様に、抵抗用配線２ｂはコンタクト部４１ｂ’，４２ｂ’を介して抵抗用配線２ｂ’に電気的に接続され、その抵抗用配線２ｂ’はコンタクト部４１ｂ，４２ｂを介してポリシリコン抵抗１の他端に電気的に接続される。
【００５８】
なお、放熱部５とアクティブ領域７（基板８）は、所定間隔で設けられた複数のコンタクト部６０により熱的に接続され、ポリシリコン抵抗１からの熱を放熱部５で受け取り、その放熱部５からの熱を複数のコンタクト部６０を介して基板８に拡散する。
【００５９】
このように、放熱部５をポリシリコン抵抗１上の全面を覆うように設け、その放熱部５からの熱を複数のコンタクト部６０を介して基板８に拡散することにより、例えば、放熱部５の上方に設けたＣｕ配線３の温度上昇を大幅に抑制することが可能になる。
【００６０】
図９および図１０は半導体装置の製造方法の一実施例を説明するための図であり、図４を参照して説明した第１実施例の半導体装置を製造する工程を説明するための図である。
【００６１】
ここで、図９（ａ）に示されるように、以下に示す図９（ｂ），図９（ｃ），図１０（ａ），図１０（ｂ）および図１０（ｃ）は、図９（ａ）の直線Ｌ１−Ｌ１に沿って切断した断面を示している。
【００６２】
まず、図９（ｂ）に示されるように、シリコン基板（基板）８上に絶縁体（ＳＴＩ：Shallow Trench Isolation）９１および９２を形成する。ここで、ＳＴＩ９１は、シリコン基板８上にウェル領域を確保するためのものであり、また、ＳＴＩ９２は、ウェル上に、そのウェルから絶縁されたポリシリコン抵抗１を形成するためのものである。
【００６３】
次に、図９（ｃ）に示されるように、ＳＴＩ９１で囲まれたシリコン基板８内に不純物を注入してウェル８１を形成する。なお、ウェル８１は、注入される不純物に従ってｐウェルまたはｎウェルとされる。また、このウェル８１は、例えば、他のトランジスタ等で使用するウェルと同時に形成され得る。
【００６４】
さらに、図１０（ａ）に示されるように、ウェル８１におけるＳＴＩ９２上に、ポリシリコン抵抗１を形成し、さらに、不純物を注入してアクティブ領域８２ａ，８２ｂ（７ａ，７ｂ）を形成する。
【００６５】
なお、図１０（ａ）では、アクティブ領域８２ａ，８２ｂの表面にシリサイド８３ａ，８３ｂを形成しているが、このシリサイド８３ａ，８３ｂは、形成しなくてもよい。
【００６６】
次に、図１０（ｂ）に示されるように、ウェル８１（シリコン基板８）を覆うように絶縁層（第１絶縁層）１１を形成し、その絶縁層１１を貫通するようにビアホール（コンタクトホール）１１ａ，１１ｂを形成する。
【００６７】
ビアホール１１ａ，１１ｂ内には、高い熱拡散率および導電性を有する物質（例えば、Ｃｕ，ＡｌおよびＷ等の金属、或いは、カーボンナノチューブ等）が充填され、コンタクト部６２ａ，６２ｂを形成する。
【００６８】
なお、ここでは説明を省略しているが、ビアホール１１ａ，１１ｂは、例えば、絶縁層１１上にレジストを塗布し、マスク（レチクル）を使用してパターニングを行い、さらに、エッチング等を行って形成する。
【００６９】
そして、図１０（ｃ）に示されるように、絶縁層１１およびコンタクト部６２ａ，６２ｂ上に放熱部５を設け、さらに、その放熱部５上に絶縁層（第２絶縁層）１２を介してＣｕ配線３を形成する。なお、放熱部５およびＣｕ配線３の周辺（同じ層）にも絶縁層１０が形成されている。
【００７０】
ここで、放熱部５は、高い熱拡散率および導電性を有する物質（例えば、Ｃｕ，ＡｌおよびＷ等の金属、或いは、カーボンナノチューブ等）３で形成されている。また、放熱部５は、例えば、第１層Ｃｕにより他の様々な配線と同時に形成することができされる。
【００７１】
これにより、前述したように、ポリシリコン抵抗１から発せられた熱は、放熱部５で受け取られ、その放熱部５およびコンタクト部６１ａ，６２ａ（６１ｂ，６２ｂ）を介して基板８（ウェル８１）に拡散される。
【００７２】
なお、ウェル８１におけるコンタクト部６１ａ，６２ａとの接触個所は、シリサイド８３ａ，８３ｂおよびアクティブ領域８２ａ，８２ｂとされているため、コンタクト部６１ａ，６２ａからの熱を有効にウェル８１（基板８）に拡散することができる。
【００７３】
また、ウェル８１に対して固定の電位（例えば、接地電位）を与え、コンタクト部６１ａ，６２ａ（６１ｂ，６２ｂ）および放熱部５を導電性物質とすることにより、ポリシリコン抵抗１からのノイズ（電界）をシールドすることもできる。
【００７４】
さらに、上述した絶縁層１０，１１，１２、ビアホール１１ａ，１１ｂ、コンタクト部６２ａ，６２ｂ、並びに、放熱部５（例えば、Ｃｕより成る放熱部）は、半導体装置における様々な回路の製造工程によりそのまま形成することができる。
【００７５】
以上において、熱を発する抵抗１は、ポリシリコン抵抗に限定されるものではなく、様々な抵抗素子であってもよく、さらに、抵抗以外の発熱素子であってもよいのは前述した通りである。
【００７６】
図１１は図１に示す半導体装置における抵抗素子部分の発熱シミュレーション結果の一例を示す図である。ここで、図１１（ａ）は各部のサイズを示し、図１１（ｂ）はポリシリコン抵抗に所定電流を流したときを示し、そして、図１１（ｃ）はＣｕ配線の温度を所定温度にしたときを示している。
【００７７】
図１１（ａ）に示されるように、図１の抵抗素子部分の発熱シミュレーションは、ポリシリコン抵抗１を２．０μｍ×２．０μｍとし、ポリシリコン抵抗１の中央横方向上に長さ３．０μｍで幅０．１μｍのＣｕ配線３を配置した。なお、周囲の温度は、１２５℃に設定してシミュレーションを行った。
【００７８】
まず、図１１（ｂ）に示されるように、ポリシリコン抵抗１に対して、Ｉ／Ｗｄ＝０．２０ｍＡ／μｍ、すなわち、幅２．０μｍのポリシリコン抵抗１に対して０．４０ｍＡの電流を流した。
【００７９】
このとき、Ｃｕ配線３の中央付近（信頼性危険個所ＲＤＰ）の温度（最大温度）は、１２８．５０５℃になった。すなわち、図１の抵抗素子部分において、ポリシリコン抵抗１に対して０．４０ｍＡの電流を流すと、Ｃｕ配線３の最大温度は、周囲温度１２５℃よりも３．５０５℃だけ上昇することが確認できた。
【００８０】
次に、図１１（ｃ）に示されるように、Ｃｕ配線３の温度を１２５℃から１３０℃に上昇させるには、ポリシリコン抵抗１に対してＩ／Ｗｄ＝０．２３９ｍＡ／μｍ、すなわち、幅２．０μｍのポリシリコン抵抗１に対して０．４７８ｍＡの電流を流した。
【００８１】
従って、周囲温度１２５℃のＣｕ配線３の温度を１３０℃以下に維持するには、ポリシリコン抵抗１に対して０．４７８ｍＡ以下の電流しか流すことができないことが確認できた。
【００８２】
図１２は図４に示す第１実施例の半導体装置における抵抗素子部分の発熱シミュレーション結果の一例を示す図である。ここで、図１２（ａ）は各部のサイズを示し、図１２（ｂ）はポリシリコン抵抗に所定電流を流したときを示し、そして、図１２（ｃ）はＣｕ配線の温度を所定温度にしたときを示している。
【００８３】
図１２（ａ）に示されるように、図４の抵抗素子部分の発熱シミュレーションは、ポリシリコン抵抗１を２．０μｍ×２．０μｍとし、ポリシリコン抵抗１の中央横方向上に長さ３．０μｍで幅０．１μｍのＣｕ配線３を配置した。
【００８４】
すなわち、ポリシリコン抵抗１およびＣｕ配線３は、図１１と同様の条件としてシミュレーションを行った。なお、周囲の温度も、図１１のシミュレーションと同様に、１２５℃に設定してシミュレーションを行った。
【００８５】
そして、図１２（ａ）に示されるように、図４の抵抗素子部分の発熱シミュレーションでは、ポリシリコン抵抗１とＣｕ配線３との間に放熱部５を設け、その放熱部５の両端をそれぞれ５つのコンタクト部６０により基板８ウェル（８１）に接続した。
【００８６】
ここで、放熱部５の長さはＣｕ配線３と同様に３．０μｍとし、放熱部５の幅はポリシリコン抵抗１の幅２．０μｍの半分の１．０μｍとしてシミュレーションを行った。
【００８７】
まず、図１２（ｂ）に示されるように、ポリシリコン抵抗１に対して、Ｉ／Ｗｄ＝０．２０ｍＡ／μｍ、すなわち、幅２．０μｍのポリシリコン抵抗１に対して０．４０ｍＡの電流を流した。
【００８８】
このとき、Ｃｕ配線３の最大温度は、１２６．７７２℃になった。すなわち、図１の抵抗素子部分において、ポリシリコン抵抗１に対して０．４０ｍＡの電流を流すと、Ｃｕ配線３の最大温度は、周囲温度１２５℃よりも１．７７２℃だけ上昇することが確認できた。
【００８９】
次に、図１２（ｃ）に示されるように、Ｃｕ配線３の温度を１２５℃から１３０℃に上昇させるには、ポリシリコン抵抗１に対してＩ／Ｗｄ＝０．３３６ｍＡ／μｍ、すなわち、幅２．０μｍのポリシリコン抵抗１に対して０．６７２ｍＡの電流を流した。
【００９０】
従って、周囲温度１２５℃のＣｕ配線３の温度を１３０℃以下に維持するには、ポリシリコン抵抗１に対して０．６７２ｍＡ以下の電流しか流すことができないことが確認できた。
【００９１】
図１１（ｂ）と図１２（ｂ）の比較から、ポリシリコン抵抗１に対して０．４０ｍＡの電流を流したときのＣｕ配線３の最大温度は、図１の例では３．５０５℃上昇するのに対して、図４の第１実施例では、１．７７２℃だけしか上昇しないことが分かった。
【００９２】
図１１（ｃ）と図１２（ｃ）の比較から、１２５℃のＣｕ配線３の温度を１３０℃以下にするには、図１の例では０．４７８ｍＡの電流しか流せないのに対して、図４の第１実施例では０．６７２ｍＡ（約１．４倍）の電流を流すことができることが分かった。
【符号の説明】
【００９３】
１    抵抗素子（ポリシリコン抵抗：発熱素子）
２ａ，２ａ’，２ｂ，２ｂ’    抵抗用配線
３    配線（Ｃｕ配線）
５    放熱部
５ａ，５ｂ    放熱部の開口孔
７ａ，７ｂ；８２ａ，８２ｂ    アクティブ領域
８    基板（シリコン基板）
１０    絶縁層
１１    絶縁層（第１絶縁層）
１１ａ，１１ｂ    ビアホール（コンタクトホール）
１２    絶縁層（第２絶縁層）
４１ａ，４２ａ；４１ｂ，４２ｂ    抵抗用配線と抵抗素子間のコンタクト部
４１ａ’，４２ａ’；４１ｂ’，４２ｂ’    抵抗用配線間のコンタクト部
４１ｃ，４２ｃ    放熱部と抵抗素子間のコンタクト部
６０；６１ａ，６２ａ；６１ｂ，６２ｂ    放熱部と基板（ウェル）間のコンタクト部
８１    ウェル
８３ａ，８３ｂ    シリサイド
９１，９２    絶縁体（ＳＴＩ）
【図１】
2011001494.tif 000003
【図２】
2011001494.tif 000004
【図３】
2011001494.tif 000005
【図４】
2011001494.tif 000006
【図５】
2011001494.tif 000007
【図６】
2011001494.tif 000008
【図７】
2011001494.tif 000009
【図８】
2011001494.tif 000010
【図９】
2011001494.tif 000011
【図１０】
2011001494.tif 000012
【図１１】
2011001494.tif 000013
【図１２】
2011001494.tif 000014
【手続補正書】
【提出日】平成23年9月13日(2011.9.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置（ＬＳＩ：半導体集積回路）において、抵抗素子は、例えば、シリコン基板上に形成した多結晶シリコン（Poly-Silicon：ポリシリコン）を使用している。
【０００３】
このようなポリシリコンの抵抗素子（ポリシリコン抵抗）は、銅（Ｃｕ）やアルミニウム（Ａｌ）を使用した抵抗素子よりもシート抵抗が高く、また、シリコン（Ｓｉ）基板の拡散層を使用した抵抗素子よりも抵抗バラツキが小さいという長所がある。
【０００４】
しかしながら、ポリシリコン抵抗は、シート抵抗が高いため、電流当たりのジュール熱が大きく、例えば、ポリシリコン抵抗の近傍に設けられたＣｕ配線の信頼性を劣化させる虞がある。
【０００５】
図１は半導体装置における抵抗素子部分の一例を示す図であり、図１（ａ）は斜視図を示し、また、図１（ｂ）は平面図を示す。
【０００６】
図１（ａ）および図１（ｂ）に示されるように、抵抗素子部分は、抵抗素子（ポリシリコン抵抗）１、ポリシリコン抵抗１に電流を流すための抵抗用配線２ａ，２ｂおよびポリシリコン抵抗１の上方に設けられた配線（例えば、Ｃｕ配線）３を有する。
【０００７】
ここで、抵抗用配線２ａおよび２ｂは、それぞれ２つのコンタクト部４１ａ，４２ａおよび４１ｂ，４２ｂによりポリシリコン抵抗１の両端に接続され、例えば、配線２ａから配線２ｂに向かってポリシリコン抵抗１に電流を流すようになっている。
【０００８】
なお、ポリシリコン抵抗１と、抵抗用配線２ａ，２ｂおよびＣｕ配線３の間には、絶縁層が形成されている。また、抵抗用配線２ａ，２ｂおよび配線３は、例えば、第１層Ｃｕにより形成される。
【０００９】
ところで、従来、抵抗素子からの熱を拡散して周辺の温度上昇を抑制するようにした半導体装置としては、様々なものが提案されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開昭６３−０９０８４６号公報
【特許文献２】特開平０８−０４６１３８号公報
【特許文献３】特開昭６２−０４０７５７号公報
【特許文献４】特開２０００−０３１４８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述したように、図１に示す半導体装置では、ポリシリコン抵抗１に電流が流れるとジュール熱が発生し、そのポリシリコン抵抗１からの熱により、例えば、ポリシリコン抵抗１の上方に設けられたＣｕ配線３の信頼性危険個所ＲＤＰの温度が上昇する。
【００１２】
ここで、ポリシリコン抵抗１はシート抵抗が高いため、電流当たりのジュール熱が大きく、近傍の（例えば、上方に設けられた）Ｃｕ配線３の信頼性を劣化させる。なお、ポリシリコン抵抗１のポリシリコンは、Ｃｕ配線３のＣｕと比較して信頼性は十分に高い。
【００１３】
そのため、ポリシリコン抵抗１の許容電流量値は、そのポリシリコン抵抗１から発生するジュール熱による近傍のＣｕ配線３の信頼性劣化を考慮して規定されている。
【００１４】
すなわち、Ｃｕ配線３におけるポリシリコン抵抗１の上方に位置する信頼性危険個所ＲＤＰの温度が所定温度（例えば、１３０℃）以下となるように、ポリシリコン抵抗１の許容電流量値を規定する。
【００１５】
図２は半導体装置における抵抗素子部分の他の例を示す図であり、図２（ａ）は斜視図を示し、また、図２（ｂ）は平面図を示す。
【００１６】
図２（ａ）および図２（ｂ）に示す半導体装置の抵抗素子部分は、ポリシリコン抵抗（抵抗素子）１の上方に、例えば、金属より成る放熱部５を設けるようになっている。
【００１７】
ここで、図２（ａ）および図２（ｂ）では省略してあるが、放熱部５の上方には、配線３が設けられている。また、他の部分は、図１（ａ）および図１（ｂ）を参照して説明したものと同様である。
【００１８】
すなわち、抵抗用配線２ａ，２ｂおよび放熱部５は、例えば、第１層Ｃｕにより形成され、また、配線３は、例えば、第１層Ｃｕの上方の第２層Ｃｕにより形成される。
【００１９】
なお、ポリシリコン抵抗１と、抵抗用配線２ａ，２ｂおよび放熱部５の間、並びに、放熱部５とＣｕ配線３の間には、絶縁層が形成されているのはいうまでもない。
【００２０】
図２に示す半導体装置では、ポリシリコン抵抗１の上方に金属の放熱部５を設け、この放熱部５によりポリシリコン抵抗１からの熱を拡散して、放熱部５の上方に設けられたＣｕ配線３（図示しない）の温度上昇を抑制する。すなわち、図１に示す半導体装置におけるＣｕ配線３の信頼性危険個所ＲＤＰの温度上昇を抑制するようになっている。
【００２１】
図３は半導体装置における抵抗素子部分のさらに他の例を示す図であり、図３（ａ）は斜視図を示し、また、図３（ｂ）は平面図を示す。
【００２２】
図３（ａ）および図３（ｂ）と図２（ａ）および図２（ｂ）の比較から明らかなように、図３に示す半導体装置では、放熱部５とポリシリコン抵抗１を２つのコンタクト部４１ｃ，４２ｃにより接続している。
【００２３】
すなわち、コンタクト部４１ｃ，４２ｃによりポリシリコン抵抗１からの熱を放熱部５に伝え、放熱部５からの拡散する熱量を大きくするようになっている。
【００２４】
ここで、図２および図３の半導体装置において、放熱部５により拡散する熱量は、放熱部５の長さＬdおよび幅Ｗdを大きくすることにより増大するのはもちろんである。
【００２５】
このようにして、ポリシリコン抵抗１からの熱を金属の放熱部５を介して周囲に拡散し、放熱部５の上方に設けられたＣｕ配線３の信頼性危険個所ＲＤＰ（図示しない）の温度上昇を抑制する。
【００２６】
しかしながら、図２および図３の半導体装置では、放熱部５からの熱は、その周囲の絶縁層に伝わって拡散されるが、例えば、酸化膜（ＳiＯ2）や窒化膜（Ｓi3Ｎ4）の絶縁層は、熱伝導率（熱拡散率）が低く、Ｃｕ配線３の温度上昇の抑制は十分とはいえない。
【００２７】
ところで、Ｃｕ配線３（信頼性危険個所ＲＤＰ）の温度上昇を抑制するには、例えば、ポリシリコン抵抗１に流す電流を制限し、放熱部５（ポリシリコン抵抗１）とＣｕ配線３間の絶縁層を厚くし、或いは、放熱部５の面積を大きくすることで対応できる。
【００２８】
しかしながら、上記のような対応は、近年の半導体装置の小型化・高集積化の要求に反することになり、また、回路設計の自由度を低減することにもなる。
【課題を解決するための手段】
【００２９】
本発明によれば、半導体基板と、該半導体基板上に設けられた発熱素子と、該発熱素子の上方に設けられた放熱部と、を有する半導体装置が提供される。前記放熱部は、少なくとも１つのコンタクト部を介して前記半導体基板に熱的に接続されている。
【発明の効果】
【００３０】
開示の半導体装置およびその製造方法は、発熱素子から発生する熱を有効に拡散して近傍に設けられた配線の温度上昇による信頼性の劣化を低減する効果を奏する。
【図面の簡単な説明】
【００３１】
【図１】半導体装置における抵抗素子部分の一例を示す図である。
【図２】半導体装置における抵抗素子部分の他の例を示す図である。
【図３】半導体装置における抵抗素子部分のさらに他の例を示す図である。
【図４】第１実施例の半導体装置における抵抗素子部分を示す図である。
【図５】第２実施例の半導体装置における抵抗素子部分を示す図である。
【図６】上部配線を含めた抵抗素子部分の例を説明するための図である。
【図７】第３実施例の半導体装置における抵抗素子部分を示す図（その１）である。
【図８】第３実施例の半導体装置における抵抗素子部分を示す図（その２）である。
【図９】半導体装置の製造方法の一実施例を説明するための図（その１）である。
【図１０】半導体装置の製造方法の一実施例を説明するための図（その２）である。
【図１１】図１に示す半導体装置における抵抗素子部分の発熱シミュレーション結果の一例を示す図である。
【図１２】図４に示す第１実施例の半導体装置における抵抗素子部分の発熱シミュレーション結果の一例を示す図である。
【発明を実施するための形態】
【００３２】
以下、本発明の半導体装置およびその製造方法の実施例を、添付図面を参照して説明する。
図４は第１実施例の半導体装置における抵抗素子部分を示す図であり、図４（ａ）は斜視図を示し、また、図４（ｂ）は平面図を示す。
【００３３】
図４（ａ）および図４（ｂ）に示されるように、第１実施例の半導体装置の抵抗素子部分は、抵抗素子（ポリシリコン抵抗）１、および、ポリシリコン抵抗１に電流を流すための抵抗用配線２ａ，２ｂを有する。
【００３４】
さらに、第１実施例の半導体装置の抵抗素子部分は、ポリシリコン抵抗１の上方に設けられた放熱部５、および、放熱部５の上方に設けられた配線（例えば、Ｃｕ配線）３を有する。
【００３５】
すなわち、抵抗用配線２ａ，２ｂおよび放熱部５は、例えば、第１層Ｃｕにより形成され、また、配線３は、例えば、第１層Ｃｕの上方の第２層Ｃｕにより形成される。
【００３６】
なお、放熱部５は、抵抗用配線２ａ，２ｂと同じ配線層で形成するものに限定されず、また、その材料もＣｕ以外に、テングステン（Ｗ）等の他の金属，カーボンナノチューブといった熱拡散率の大きな物質であればよい。
【００３７】
ここで、抵抗用配線２ａおよび２ｂは、それぞれ２つのコンタクト部４１ａ，４２ａおよび４１ｂ，４２ｂによりポリシリコン抵抗１の両端に接続され、例えば、配線２ａから配線２ｂに向かってポリシリコン抵抗１に電流を流すようになっている。
【００３８】
なお、ポリシリコン抵抗１と、抵抗用配線２ａ，２ｂおよび放熱部５の間には、絶縁層（第１絶縁層１１）が形成され、また、放熱部５（抵抗用配線２ａ，２ｂ）と、Ｃｕ配線３（図示しない）の間には、絶縁層（第２絶縁層１２）が形成されている。
【００３９】
放熱部５の両端は、それぞれ２つのコンタクト部６１ａ，６２ａおよび６１ｂ，６２ｂにより基板（半導体基板：シリコン基板８）のアクティブ領域７ａおよび７ｂに接続されている。
【００４０】
これにより、ポリシリコン抵抗１からの熱を放熱部５で受け、その放熱部５の熱をコンタクト部６１ａ，６２ａおよび６１ｂ，６２ｂを介して基板８に拡散するようになっている。
【００４１】
すなわち、本第１実施例の半導体装置では、放熱部５の熱をコンタクト部６１ａ，６２ａ；６１ｂ，６２ｂを介して基板８に逃がすことで、ポリシリコン抵抗１から発生する熱を有効に拡散して近傍に設けられたＣｕ配線３の温度上昇を抑制することができる。
【００４２】
これは、ポリシリコン抵抗１の許容電流量の上限値を大きくし、或いは、ポリシリコン抵抗１のサイズを小さくすることができることを意味し、さらに、半導体装置の回路集積度の向上も可能とする。なお、この効果は、以下の各実施例でも同様に発揮される。
【００４３】
なお、抵抗素子１は、ポリシリコン抵抗に限定されるものではなく、また、抵抗素子以外の熱を発生する発熱素子であってもよい。
【００４４】
図５は第２実施例の半導体装置における抵抗素子部分を示す図であり、図５（ａ）は斜視図を示し、また、図５（ｂ）は平面図を示す。
【００４５】
図５（ａ）および図５（ｂ）と図４（ａ）および図４（ｂ）の比較から明らかなように、第２実施例の半導体装置の抵抗素子部分は、放熱部５の一端を、２つのコンタクト部６１ａ，６２ａにより基板８のアクティブ領域７ａに接続するようになっている。
【００４６】
このように、放熱部５と基板８（アクティブ領域７ａ）の接続は、放熱部５の一端でも両端でもよい。なお、放熱部５と基板８の接続は、放熱部５の一端において、２つ（コンタクト部６１ａ，６２ａ）に限定されないのはもちろんである。
【００４７】
図６は上部配線を含めた抵抗素子部分の例を説明するための図であり、図６（ａ）および図６（ｂ）は図４の第１実施例を示し、図６（ｃ）は図５の第２実施例を示す。なお、図６（ｃ）において、放熱部５と基板８を接続するコンタクト部６１は１つだけとされている。
【００４８】
すなわち、Ｃｕ配線３は、例えば、図６（ａ）のように、第１層Ｃｕで形成される抵抗用配線２ａ，２ｂと平行する向きに第２層Ｃｕで形成され、或いは、図６（ｂ）のように、抵抗用配線２ａ，２ｂと直行する向きに第２層Ｃｕで形成される。
【００４９】
なお、図６（ｃ）は、放熱部５と基板８を接続するコンタクト部６１が１つだけにした第２実施例を示すが、Ｃｕ配線３の向きは、図６（ａ）のように抵抗用配線２ａ，２ｂと平行する向きにしてもよいのはいうまでもない。
【００５０】
ここで、放熱部５（抵抗用配線２ａ，２ｂ）とＣｕ配線３の間には、絶縁層（第２絶縁層１２）が形成されている。
【００５１】
図７および図８は第３実施例の半導体装置における抵抗素子部分を示す図であり、図７は分解斜視図を示し、また、図８は平面図を示す。
【００５２】
図７および図８に示されるように、第３実施例の半導体装置における抵抗素子部分は、ウェルに形成されたアクティブ領域７がポリシリコン抵抗１を囲むように設けられ、そのアクティブ領域７を覆うようにポリシリコン抵抗１上に放熱部５が設けられている。
【００５３】
放熱部５には、開口孔５ａおよび５ｂが形成され、その開口孔５ａおよび５ｂ内に抵抗用配線２ａ’および２ｂ’が位置するようになっている。
【００５４】
具体的に、図７に示されるように、例えば、放熱部５および抵抗用配線２ａ’，２ｂ’は第１層Ｃｕにより形成され、そして、抵抗用配線２ａ，２ｂは第２層Ｃｕにより形成される。
【００５５】
なお、図８に示されるように、Ｃｕ配線３は、例えば、第３層Ｃｕにより形成されることになる。また、放熱部５の開口孔５ａ，５ｂと抵抗用配線２ａ’，２ｂ’の間には絶縁膜が設けられることになる。
【００５６】
すなわち、抵抗用配線２ａはコンタクト部４１ａ’，４２ａ’を介して抵抗用配線２ａ’に電気的に接続され、その抵抗用配線２ａ’はコンタクト部４１ａ，４２ａを介してポリシリコン抵抗１の一端に電気的に接続される。
【００５７】
同様に、抵抗用配線２ｂはコンタクト部４１ｂ’，４２ｂ’を介して抵抗用配線２ｂ’に電気的に接続され、その抵抗用配線２ｂ’はコンタクト部４１ｂ，４２ｂを介してポリシリコン抵抗１の他端に電気的に接続される。
【００５８】
なお、放熱部５とアクティブ領域７（基板８）は、所定間隔で設けられた複数のコンタクト部６０により熱的に接続され、ポリシリコン抵抗１からの熱を放熱部５で受け取り、その放熱部５からの熱を複数のコンタクト部６０を介して基板８に拡散する。
【００５９】
このように、放熱部５をポリシリコン抵抗１上の全面を覆うように設け、その放熱部５からの熱を複数のコンタクト部６０を介して基板８に拡散することにより、例えば、放熱部５の上方に設けたＣｕ配線３の温度上昇を大幅に抑制することが可能になる。
【００６０】
図９および図１０は半導体装置の製造方法の一実施例を説明するための図であり、図４を参照して説明した第１実施例の半導体装置を製造する工程を説明するための図である。
【００６１】
ここで、図９（ａ）に示されるように、以下に示す図９（ｂ），図９（ｃ），図１０（ａ），図１０（ｂ）および図１０（ｃ）は、図９（ａ）の直線Ｌ１−Ｌ１に沿って切断した断面を示している。
【００６２】
まず、図９（ｂ）に示されるように、シリコン基板（基板）８上に絶縁体（ＳＴＩ：Shallow Trench Isolation）９１および９２を形成する。ここで、ＳＴＩ９１は、シリコン基板８上にウェル領域を確保するためのものであり、また、ＳＴＩ９２は、ウェル上に、そのウェルから絶縁されたポリシリコン抵抗１を形成するためのものである。
【００６３】
次に、図９（ｃ）に示されるように、ＳＴＩ９１で囲まれたシリコン基板８内に不純物を注入してウェル８１を形成する。なお、ウェル８１は、注入される不純物に従ってｐウェルまたはｎウェルとされる。また、このウェル８１は、例えば、他のトランジスタ等で使用するウェルと同時に形成され得る。
【００６４】
さらに、図１０（ａ）に示されるように、ウェル８１におけるＳＴＩ９２上に、ポリシリコン抵抗１を形成し、さらに、不純物を注入してアクティブ領域８２ａ，８２ｂ（７ａ，７ｂ）を形成する。
【００６５】
なお、図１０（ａ）では、アクティブ領域８２ａ，８２ｂの表面にシリサイド８３ａ，８３ｂを形成しているが、このシリサイド８３ａ，８３ｂは、形成しなくてもよい。
【００６６】
次に、図１０（ｂ）に示されるように、ウェル８１（シリコン基板８）を覆うように絶縁層（第１絶縁層）１１を形成し、その絶縁層１１を貫通するようにビアホール（コンタクトホール）１１ａ，１１ｂを形成する。
【００６７】
ビアホール１１ａ，１１ｂ内には、高い熱拡散率および導電性を有する物質（例えば、Ｃｕ，ＡｌおよびＷ等の金属、或いは、カーボンナノチューブ等）が充填され、コンタクト部６２ａ，６２ｂを形成する。
【００６８】
なお、ここでは説明を省略しているが、ビアホール１１ａ，１１ｂは、例えば、絶縁層１１上にレジストを塗布し、マスク（レチクル）を使用してパターニングを行い、さらに、エッチング等を行って形成する。
【００６９】
そして、図１０（ｃ）に示されるように、絶縁層１１およびコンタクト部６２ａ，６２ｂ上に放熱部５を設け、さらに、その放熱部５上に絶縁層（第２絶縁層）１２を介してＣｕ配線３を形成する。なお、放熱部５およびＣｕ配線３の周辺（同じ層）にも絶縁層１０が形成されている。
【００７０】
ここで、放熱部５は、高い熱拡散率および導電性を有する物質（例えば、Ｃｕ，ＡｌおよびＷ等の金属、或いは、カーボンナノチューブ等）３で形成されている。また、放熱部５は、例えば、第１層Ｃｕにより他の様々な配線と同時に形成することができされる。
【００７１】
これにより、前述したように、ポリシリコン抵抗１から発せられた熱は、放熱部５で受け取られ、その放熱部５およびコンタクト部６１ａ，６２ａ（６１ｂ，６２ｂ）を介して基板８（ウェル８１）に拡散される。
【００７２】
なお、ウェル８１におけるコンタクト部６１ａ，６２ａとの接触個所は、シリサイド８３ａ，８３ｂおよびアクティブ領域８２ａ，８２ｂとされているため、コンタクト部６１ａ，６２ａからの熱を有効にウェル８１（基板８）に拡散することができる。
【００７３】
また、ウェル８１に対して固定の電位（例えば、接地電位）を与え、コンタクト部６１ａ，６２ａ（６１ｂ，６２ｂ）および放熱部５を導電性物質とすることにより、ポリシリコン抵抗１からのノイズ（電界）をシールドすることもできる。
【００７４】
さらに、上述した絶縁層１０，１１，１２、ビアホール１１ａ，１１ｂ、コンタクト部６２ａ，６２ｂ、並びに、放熱部５（例えば、Ｃｕより成る放熱部）は、半導体装置における様々な回路の製造工程によりそのまま形成することができる。
【００７５】
以上において、熱を発する抵抗１は、ポリシリコン抵抗に限定されるものではなく、様々な抵抗素子であってもよく、さらに、抵抗以外の発熱素子であってもよいのは前述した通りである。
【００７６】
図１１は図１に示す半導体装置における抵抗素子部分の発熱シミュレーション結果の一例を示す図である。ここで、図１１（ａ）は各部のサイズを示し、図１１（ｂ）はポリシリコン抵抗に所定電流を流したときを示し、そして、図１１（ｃ）はＣｕ配線の温度を所定温度にしたときを示している。
【００７７】
図１１（ａ）に示されるように、図１の抵抗素子部分の発熱シミュレーションは、ポリシリコン抵抗１を２．０μｍ×２．０μｍとし、ポリシリコン抵抗１の中央横方向上に長さ３．０μｍで幅０．１μｍのＣｕ配線３を配置した。なお、周囲の温度は、１２５℃に設定してシミュレーションを行った。
【００７８】
まず、図１１（ｂ）に示されるように、ポリシリコン抵抗１に対して、Ｉ／Ｗｄ＝０．２０ｍＡ／μｍ、すなわち、幅２．０μｍのポリシリコン抵抗１に対して０．４０ｍＡの電流を流した。
【００７９】
このとき、Ｃｕ配線３の中央付近（信頼性危険個所ＲＤＰ）の温度（最大温度）は、１２８．５０５℃になった。すなわち、図１の抵抗素子部分において、ポリシリコン抵抗１に対して０．４０ｍＡの電流を流すと、Ｃｕ配線３の最大温度は、周囲温度１２５℃よりも３．５０５℃だけ上昇することが確認できた。
【００８０】
次に、図１１（ｃ）に示されるように、Ｃｕ配線３の温度を１２５℃から１３０℃に上昇させるには、ポリシリコン抵抗１に対してＩ／Ｗｄ＝０．２３９ｍＡ／μｍ、すなわち、幅２．０μｍのポリシリコン抵抗１に対して０．４７８ｍＡの電流を流した。
【００８１】
従って、周囲温度１２５℃のＣｕ配線３の温度を１３０℃以下に維持するには、ポリシリコン抵抗１に対して０．４７８ｍＡ以下の電流しか流すことができないことが確認できた。
【００８２】
図１２は図４に示す第１実施例の半導体装置における抵抗素子部分の発熱シミュレーション結果の一例を示す図である。ここで、図１２（ａ）は各部のサイズを示し、図１２（ｂ）はポリシリコン抵抗に所定電流を流したときを示し、そして、図１２（ｃ）はＣｕ配線の温度を所定温度にしたときを示している。
【００８３】
図１２（ａ）に示されるように、図４の抵抗素子部分の発熱シミュレーションは、ポリシリコン抵抗１を２．０μｍ×２．０μｍとし、ポリシリコン抵抗１の中央横方向上に長さ３．０μｍで幅０．１μｍのＣｕ配線３を配置した。
【００８４】
すなわち、ポリシリコン抵抗１およびＣｕ配線３は、図１１と同様の条件としてシミュレーションを行った。なお、周囲の温度も、図１１のシミュレーションと同様に、１２５℃に設定してシミュレーションを行った。
【００８５】
そして、図１２（ａ）に示されるように、図４の抵抗素子部分の発熱シミュレーションでは、ポリシリコン抵抗１とＣｕ配線３との間に放熱部５を設け、その放熱部５の両端をそれぞれ５つのコンタクト部６０により基板８ウェル（８１）に接続した。
【００８６】
ここで、放熱部５の長さはＣｕ配線３と同様に３．０μｍとし、放熱部５の幅はポリシリコン抵抗１の幅２．０μｍの半分の１．０μｍとしてシミュレーションを行った。
【００８７】
まず、図１２（ｂ）に示されるように、ポリシリコン抵抗１に対して、Ｉ／Ｗｄ＝０．２０ｍＡ／μｍ、すなわち、幅２．０μｍのポリシリコン抵抗１に対して０．４０ｍＡの電流を流した。
【００８８】
このとき、Ｃｕ配線３の最大温度は、１２６．７７２℃になった。すなわち、図１の抵抗素子部分において、ポリシリコン抵抗１に対して０．４０ｍＡの電流を流すと、Ｃｕ配線３の最大温度は、周囲温度１２５℃よりも１．７７２℃だけ上昇することが確認できた。
【００８９】
次に、図１２（ｃ）に示されるように、Ｃｕ配線３の温度を１２５℃から１３０℃に上昇させるには、ポリシリコン抵抗１に対してＩ／Ｗｄ＝０．３３６ｍＡ／μｍ、すなわち、幅２．０μｍのポリシリコン抵抗１に対して０．６７２ｍＡの電流を流した。
【００９０】
従って、周囲温度１２５℃のＣｕ配線３の温度を１３０℃以下に維持するには、ポリシリコン抵抗１に対して０．６７２ｍＡ以下の電流しか流すことができないことが確認できた。
【００９１】
図１１（ｂ）と図１２（ｂ）の比較から、ポリシリコン抵抗１に対して０．４０ｍＡの電流を流したときのＣｕ配線３の最大温度は、図１の例では３．５０５℃上昇するのに対して、図４の第１実施例では、１．７７２℃だけしか上昇しないことが分かった。
【００９２】
図１１（ｃ）と図１２（ｃ）の比較から、１２５℃のＣｕ配線３の温度を１３０℃以下にするには、図１の例では０．４７８ｍＡの電流しか流せないのに対して、図４の第１実施例では０．６７２ｍＡ（約１．４倍）の電流を流すことができることが分かった。
【００９３】
以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
（付記１）
半導体基板と、
該半導体基板上に設けられた発熱素子と、
該発熱素子の上方に設けられた放熱部と、を有し、
前記放熱部は、少なくとも１つのコンタクト部を介して前記半導体基板に熱的に接続されていることを特徴とする半導体装置。
【００９４】
（付記２）
付記１に記載の半導体装置において、
前記放熱部は、前記発熱素子の上方に第１絶縁層を介して設けられ、
前記コンタクト部は、前記第１絶縁層に形成されたビアホール内に設けられていることを特徴とする半導体装置。
【００９５】
（付記３）
付記１または２に記載の半導体装置において、さらに、
前記放熱部の上方に第２絶縁層を介して設けられた配線を有し、前記放熱部から前記半導体基板への熱拡散により前記配線の温度上昇を低減することを特徴とする半導体装置。
【００９６】
（付記４）
付記１〜３のいずれか１項に記載の半導体装置において、
前記発熱素子は、前記半導体基板において第１絶縁領域により電気的に分離されたウェル上に第２絶縁領域を介して設けられ、
前記コンタクト部は、前記放熱部と前記ウェルを熱的に接続し、前記放熱部の熱を、前記ウェルを介して前記半導体基板に拡散することを特徴とする半導体装置。
【００９７】
（付記５）
付記４に記載の半導体装置において、
前記放熱部および前記コンタクト部は導電性物質であり、
前記発熱素子は、抵抗素子であり、
前記放熱部は、前記コンタクト部を介して前記ウェルと等電位にされることを特徴とする半導体装置。
【００９８】
（付記６）
付記５に記載の半導体装置において、
前記ウェルの電位を固定の電位にして、前記抵抗素子からのノイズを電気的にシールドすることを特徴とする半導体装置。
【００９９】
（付記７）
付記１〜６のいずれか１項に記載の半導体装置において、
前記コンタクト部は、前記放熱部の少なくとも一端に設けられていることを特徴とする半導体装置。
【０１００】
（付記８）
付記７に記載の半導体装置において、
前記コンタクト部は、前記放熱部の両端に設けられていることを特徴とする半導体装置。
【０１０１】
（付記９）
付記７に記載の半導体装置において、
前記コンタクト部は、前記放熱部の周囲全体に設けられていることを特徴とする半導体装置。
【０１０２】
（付記１０）
半導体基板に対して、周囲から絶縁する第１絶縁領域と、該第１絶縁領域内の第２絶縁領域を形成し、
前記第１絶縁領域内に不純物を注入してウェルを形成し、
前記ウェル内の前記第２絶縁領域上に発熱素子を形成し、
前記発熱素子の上方に第１絶縁層を介して放熱部を形成し、
前記第１絶縁層に形成した少なくとも１つのビアホールにより、前記放熱部と前記ウェルとを熱的に接続する少なくとも１つのコンタクト部を形成することを特徴とする半導体装置の製造方法。
【０１０３】
（付記１１）
付記１０に記載の半導体装置の製造方法において、
前記放熱部の上方に第２絶縁層を介して配線を形成することを特徴とする半導体装置の製造方法。
【０１０４】
（付記１２）
付記１０または１１に記載の半導体装置の製造方法において、
前記ウェルを形成した後、さらに、不純物を注入して前記ウェルにアクティブ領域を形成することを特徴とする半導体装置の製造方法。
【０１０５】
（付記１３）
付記１２に記載の半導体装置の製造方法において、
前記半導体基板はシリコン基板であり、前記アクティブ領域を形成した後、前記ウェルの表面にシリサイド層を形成し、
前記コンタクト部と前記ウェルの接続を、前記シリサイド層および前記アクティブ領域を介して行うことを特徴とする半導体装置の製造方法。
【０１０６】
（付記１４）
付記１０〜１３のいずれか１項に記載の半導体装置の製造方法において、
前記放熱部および前記コンタクト部は導電性物質であり、前記発熱素子は抵抗素子であることを特徴とする半導体装置の製造方法。
【０１０７】
（付記１５）
付記１４に記載の半導体装置の製造方法において、
前記放熱部および前記コンタクト部は導電性物質であり、
前記放熱部を、前記コンタクト部を介して前記ウェルと等電位にし、
前記ウェルの電位を固定の電位にして、前記抵抗素子からのノイズを電気的にシールドすることを特徴とする半導体装置の製造方法。
【符号の説明】
【０１０８】
１    抵抗素子（ポリシリコン抵抗：発熱素子）
２ａ，２ａ’，２ｂ，２ｂ’    抵抗用配線
３    配線（Ｃｕ配線）
５    放熱部
５ａ，５ｂ    放熱部の開口孔
７ａ，７ｂ；８２ａ，８２ｂ    アクティブ領域
８    基板（シリコン基板）
１０    絶縁層
１１    絶縁層（第１絶縁層）
１１ａ，１１ｂ    ビアホール（コンタクトホール）
１２    絶縁層（第２絶縁層）
４１ａ，４２ａ；４１ｂ，４２ｂ    抵抗用配線と抵抗素子間のコンタクト部
４１ａ’，４２ａ’；４１ｂ’，４２ｂ’    抵抗用配線間のコンタクト部
４１ｃ，４２ｃ    放熱部と抵抗素子間のコンタクト部
６０；６１ａ，６２ａ；６１ｂ，６２ｂ    放熱部と基板（ウェル）間のコンタクト部
８１    ウェル
８３ａ，８３ｂ    シリサイド
９１，９２    絶縁体（ＳＴＩ）
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
該半導体基板上に設けられた発熱素子と、
該発熱素子の上方に設けられた放熱部と、を有し、
前記放熱部は、少なくとも１つのコンタクト部を介して前記半導体基板に熱的に接続されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記放熱部は、前記発熱素子の上方に第１絶縁層を介して設けられ、
前記コンタクト部は、前記第１絶縁層に形成されたビアホール内に設けられていることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、さらに、
前記放熱部の上方に第２絶縁層を介して設けられた配線を有し、前記放熱部から前記半導体基板への熱拡散により前記配線の温度上昇を低減することを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記発熱素子は、前記半導体基板において第１絶縁領域により電気的に分離されたウェル上に第２絶縁領域を介して設けられ、
前記コンタクト部は、前記放熱部と前記ウェルを熱的に接続し、前記放熱部の熱を、前記ウェルを介して前記半導体基板に拡散することを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記放熱部および前記コンタクト部は導電性物質であり、
前記発熱素子は、抵抗素子であり、
前記放熱部は、前記コンタクト部を介して前記ウェルと等電位にされることを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記ウェルの電位を固定の電位にして、前記抵抗素子からのノイズを電気的にシールドすることを特徴とする半導体装置。
【請求項７】
半導体基板に対して、周囲から絶縁する第１絶縁領域と、該第１絶縁領域内の第２絶縁領域を形成し、
前記第１絶縁領域内に不純物を注入してウェルを形成し、
前記ウェル内の前記第２絶縁領域上に発熱素子を形成し、
前記発熱素子の上方に第１絶縁層を介して放熱部を形成し、
前記第１絶縁層に形成した少なくとも１つのビアホールにより、前記放熱部と前記ウェルとを熱的に接続する少なくとも１つのコンタクト部を形成することを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
前記放熱部の上方に第２絶縁層を介して配線を形成することを特徴とする半導体装置の製造方法。
【請求項９】
請求項７または８に記載の半導体装置の製造方法において、
前記ウェルを形成した後、さらに、不純物を注入して前記ウェルにアクティブ領域を形成することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記半導体基板はシリコン基板であり、前記アクティブ領域を形成した後、前記ウェルの表面にシリサイド層を形成し、
前記コンタクト部と前記ウェルの接続を、前記シリサイド層および前記アクティブ領域を介して行うことを特徴とする半導体装置の製造方法。
【国際調査報告】
2011001494.tif 000015
2011001494.tif 000016
2011001494.tif 000017
2011001494.tif 000018
2011001494.tif 000019
2011001494.tif 000020