(57)【要約】  従来と較べて、さらに消費電力を削減するＣＭＯＳインバータ型分周器を提供する。  分周機能の実現に寄与する複数のＣＭＯＳインバータと、入力信号に応じて複数のＣＭＯＳインバータの一部又は全部のそれぞれが異なるタイミングで断続的に駆動するように制御する分周制御部と、複数のＣＭＯＳインバータの各々の駆動時用の電力を供給するとともに、ＶＣＯサブバンド選択時であるか、通常発信時であるかを示す状態情報に基づいて、複数のＣＭＯＳインバータの一部又は全部に対し、各々の駆動時用に供給する電力量を、ＶＣＯサブバンド選択時と、通常発信時とで切り替える駆動電力供給部とを備える。
2010134257.tif 000002
【特許請求の範囲】
【請求項１】
ＣＭＯＳインバータ型分周器であって、
分周機能の実現に寄与する複数のＣＭＯＳインバータと、
入力信号に応じて、前記複数のＣＭＯＳインバータの一部又は全部のそれぞれが、異なるタイミングで断続的に駆動するように制御する分周制御部と、
前記複数のＣＭＯＳインバータの各々の駆動時用の電力を供給するとともに、ＶＣＯサブバンド選択時であるか、通常発信時であるかを示す状態情報に基づいて、前記複数のＣＭＯＳインバータの一部又は全部に対し、各々の駆動時用に供給する電力量を、ＶＣＯサブバンド選択時と、通常発信時とで切り替える駆動電力供給部とを備えることを特徴とする、ＣＭＯＳインバータ型分周器。
【請求項２】
前記駆動電力供給部は、
前記状態情報がＶＣＯサブバンド選択時であることを示す場合には、前記ＣＭＯＳインバータのフリーラン周波数が、ＶＣＯサブバンド選択時に使用され得る最高周波数を下回らないように、前記電力量を制限し、
前記状態情報が通常発信時であることを示す場合には、前記ＣＭＯＳインバータのフリーラン周波数が、ＶＣＯサブバンド選択時に使用され得る最高周波数を下回り、かつ実使用周波数帯域内の上限周波数を下回らないように、前記電力量を制限することを特徴とする、請求項１に記載のＣＭＯＳインバータ型分周器。
【請求項３】
前記駆動電力供給部は、
前記状態情報が通常発信時であることを示す場合に、前記実使用周波数帯域が、第１周波数帯域であるか、第２周波数帯域であるかを示す帯域情報に基づいて、前記複数のＣＭＯＳインバータの一部又は全部に対し、フリーラン周波数がそれぞれの上限周波数を下回らないように、前記電力量を、第１周波数帯域と、第２周波数帯域とで切り替えることを特徴とする、請求項２に記載のＣＭＯＳインバータ型分周器。
【請求項４】
前記分周制御部は、
前記複数のＣＭＯＳインバータの一部又は全部の、それぞれの電源ラインに直列に挿入されたＭＯＳトランジスタを有し、前記入力信号に応じて、当該ＭＯＳトランジスタのゲートに、ハイとローとの電圧を交互に繰り返し印加することにより、それぞれのＣＭＯＳインバータが、異なるタイミングで断続的に駆動するように制御し、
前記駆動電力供給部は、
前記ゲートに印加する電圧を、ＶＣＯサブバンド選択時と、通常発信時とで切り替えることにより、前記電力量を切り替えることを特徴とする、請求項１〜３のいずれか１項に記載のＣＭＯＳインバータ型分周器。
【請求項５】
前記駆動電力供給部は、
前記複数のＣＭＯＳインバータの一部又は全部の電源電圧を、ＶＣＯサブバンド選択時と、通常発信時とで切り替えることにより、前記電力量を切り替えることを特徴とする、請求項１〜３のいずれか１項に記載のＣＭＯＳインバータ型分周器。
【請求項６】
前記駆動電力供給部は、
前記分周機能の実現に寄与しないダミーのＭＯＳトランジスタの閾値電圧を検出する検出手段を含み、
さらに前記閾値電圧に基づいて、ＭＯＳトランジスタの個体差を補正することを特徴とする、請求項１に記載のＣＭＯＳインバータ型分周器。
【請求項７】
請求項１〜６のいずれか１項に記載のＣＭＯＳインバータ型分周器と、
前記ＣＭＯＳインバータ型分周器を用いて、通話機能を実現する通信回路とを備える、携帯電話。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳインバータ型分周器、及び当該分周器を備える携帯電話に関し、より特定的には、当該分周器における消費電力を削減する技術に関する。
【背景技術】
【０００２】
近年、携帯電話の普及は目覚しく、低コスト化、及び電池の長寿命化に向けた様々な技術が提案されている。
携帯電話等の送信機の多くは、発振器の後に分周比の異なる分周器を複数接続して、１つの発振器で通信用の複数の周波数に対応することができるようにすることで、発振器の数を削減し、高周波ＩＣの小型化や低コスト化を実現している。
このような送信機に用いられる分周器のうち、特に搬送波の生成過程に用いられるものはスイッチングの頻度が極めて高く、その消費電力は決して小さくないので、電池の長寿命化のために、分周器の低消費電力化が望まれる。【０００３】
従来の分周器には、ＥＣＬ型分周器（非特許文献１：Ｆｉｇ．２参照）、及びＣＭＯＳインバータ型分周器（非特許文献２：Ｆｉｇ．６、８参照）等がある。
ＥＣＬ型分周器よりもＣＭＯＳインバータ型分周器の方が、低電圧で駆動させてもPhase Noiseが良く、またＣＭＯＳインバータ型分周器をＣＭＯＳ微細プロセスにより構成することによって消費電流を低減できるため低消費電力化に関して有利であるが、最新の微細プロセスを用いても消費電流は数十ｍＡ程度なのでまだ改良の余地が十分に残っている。
また、ＣＭＯＳインバータ型分周器は、ＭＯＳトランジスタの個体差による閾値電圧のばらつきに応じて、フリーラン周波数（最高動作周波数）が±５０％程度もばらつくという特性がある。このような特性に対応するため、平均的なフリーラン周波数よりも−５０％のフリーラン周波数しか持たない分周器であっても正常に動作するように、設計マージンを大きくとる必要がある。しかしながら、平均よりもかなり多くの電流が流れてフリーラン周波数の平均が本来必要な動作周波数の平均よりもかなり高くなり、大部分の分周器に余分に多くの電流が流れ、無駄な電力を消費してしまうことになる。【０００４】
一方、最近の論文において、ＭＯＳトランジスタの個体差による閾値電圧（ＶＴ０）のばらつきを検出して、フリーラン周波数のばらつきを補正する、ＶＴ０補正機能つきＣＭＯＳインバータ型分周器（非特許文献３：Ｆｉｇ．５（ＶＴ０検出回路）参照）が報告されている。
図８は、ＥＣＬ型分周器、ＣＭＯＳインバータ型分周器、及びＶＴ０補正機能つきＣＭＯＳインバータ型分周器の、それぞれの特徴を比較した図である。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】An Analytical Maximum Toggle Frequency Expression and its Application to Optimizing High-Speed ECL Frequency Dividers（IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.25,NO.4,AUGUST 1990．９２０頁〜９３１頁）：アン  アナライティカル  マキシマム  フリクエンシィ  エキスプレッション  アンド  イッツ  アプリケーション  トゥ  オプティマイジング  ハイスピード  イーシーエル  フリクエンシィ  ディバイダース（アイスリーイー  ジャーナル  オブ  ソリッドステート  サーキッツ、ボリューム  トゥエンティファイブ、ナンバー  フォー、オーガスト  ナインティーンナインティ）
【非特許文献２】An Ultra Low Phase Noise GSM Local Oscillator in a 0.09-μm Standard Digital CMOS Process with No High-Q Inductors（2004 IEEE Radio Frequency Integrated Circuits Symposium.４８３頁〜４８６頁）：アン  ウルトラ  ロウ  フェーズ  ノイズ  ジーエスエム  ローカル  オシレータ  イン  ア  ゼロ  コンマ  ゼロキュウ  マイクロ  メータ  スタンダード  デジタル  シーモス  プロセス  ウィズ  ノー  ハイキュウ  インダクタ（トゥエンティゼロフォー  アイスリーイー  レディオ  フリクエンシィ  インテグレーテッド  サーキット  シンポジウム）
【非特許文献３】A PROCESS AND TEMPERATURE COMPENSATED RING OSCILLATOR（AP-ASIC ’99.２８３頁〜２８６頁）：ア  プロセス  アンド  テンパレチャー  コンペンセート  リング  オシレータ（エーピー  エイシック  ナインティナイン）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、ＣＭＯＳインバータ型分周器において、個体別に、閾値電圧（ＶＴ０）を測定し、測定値に基づいて、フリーラン周波数を通常の通信時における必要最低限まで下げるように調整すれば、消費電力を削減できるように思える。
しかしながら、携帯電話では、通常の通信を行うにあたり、段階的に発振回路の回路定数をスイッチ等で切り替えて、ＶＣＯ制御電圧とＶＣＯ発振周波数との関係を実測しながら適当なサブバンドを選択するＶＣＯサブバンド選択が行なわれている。このＶＣＯサブバンド選択時には通常の通信時には使用されない高周波が出力され得るので、分周器におけるフリーラン周波数はＶＣＯサブバンド選択時に出力され得る最高周波数を下回ってはならないという制約がある。このような制約のため、フリーラン周波数を通常の通信時における必要最低限まで下げるように調整することができない。【０００７】
従って、個体別に閾値電圧の測定値に基づいてフリーラン周波数を調整したとしても、ＭＯＳトランジスタの個体差によるフリーラン周波数のばらつきを低減することはできても、通常の通信時における必要最低限までフリーラン周波数を下げることはできないため、さらなる低消費電力化に向けた新たな技術の開発が望まれる。
それ故に、本発明の目的は、従来と較べて、さらに消費電力を削減することができるＣＭＯＳインバータ型分周器、及び当該ＣＭＯＳインバータ型分周器を備える携帯電話を提供することである。
【課題を解決するための手段】
【０００８】
本発明は、ＣＭＯＳインバータ型分周器、及び当該ＣＭＯＳインバータ型分周器を備える携帯電話に向けられている。そして上記課題を解決するために、本発明のＣＭＯＳインバータ型分周器は、複数のＣＭＯＳインバータ、分周制御部、及び駆動電力供給部で構成される。
複数のＣＭＯＳインバータは分周機能の実現に寄与する。分周制御部は入力信号に応じて、前記複数のＣＭＯＳインバータの一部又は全部のそれぞれが、異なるタイミングで断続的に駆動するように制御する。駆動電力供給部は複数のＣＭＯＳインバータの各々の駆動時用の電力を供給するとともに、ＶＣＯサブバンド選択時であるか、通常発信時であるかを示す状態情報に基づいて、複数のＣＭＯＳインバータの一部又は全部に対し、各々の駆動時用に供給する電力量を、ＶＣＯサブバンド選択時と、通常発信時とで切り替える。【０００９】
好ましくは、駆動電力供給部は、状態情報がＶＣＯサブバンド選択時であることを示す場合には、ＣＭＯＳインバータのフリーラン周波数がＶＣＯサブバンド選択時に使用され得る最高周波数を下回らないように電力量を制限し、状態情報が通常発信時であることを示す場合には、ＣＭＯＳインバータのフリーラン周波数がＶＣＯサブバンド選択時に使用され得る最高周波数を下回り、かつ実使用周波数帯域内の上限周波数を下回らないように、電力量を制限するとよい。【００１０】
好ましくは、駆動電力供給部は、状態情報が通常発信時であることを示す場合に、実使用周波数帯域が第１周波数帯域であるか第２周波数帯域であるかを示す帯域情報に基づいて、複数のＣＭＯＳインバータの一部又は全部に対し、フリーラン周波数がそれぞれの上限周波数を下回らないように、電力量を第１周波数帯域と第２周波数帯域とで切り替えるとよい。【００１１】
好ましくは、分周制御部は、複数のＣＭＯＳインバータの一部又は全部の、それぞれの電源ラインに直列に挿入されたＭＯＳトランジスタを有し、入力信号に応じて、当該ＭＯＳトランジスタのゲートに、ハイとローとの電圧を交互に繰り返し印加することにより、それぞれのＣＭＯＳインバータが、異なるタイミングで断続的に駆動するように制御し、駆動電力供給部は、ゲートに印加する電圧を、ＶＣＯサブバンド選択時と通常発信時とで切り替えることにより電力量を切り替えるとよい。【００１２】
好ましくは、駆動電力供給部は、複数のＣＭＯＳインバータの一部又は全部の電源電圧を、ＶＣＯサブバンド選択時と通常発信時とで切り替えることにより電力量を切り替えるとよい。【００１３】
好ましくは、駆動電力供給部は、分周機能の実現に寄与しないダミーのＭＯＳトランジスタの閾値電圧を検出する検出手段を含み、さらに閾値電圧に基づいて、ＭＯＳトランジスタの個体差を補正するとよい。
また本発明の携帯電話は、本発明のＣＭＯＳインバータ型分周器、及び当該ＣＭＯＳインバータ型分周器を用いて通話機能を実現する通信回路で構成される。
【発明の効果】
【００１４】
以上のように、本発明においては、ＶＣＯサブバンド選択時であるか、通常発信時であるかに応じて、ＣＭＯＳインバータの消費電力を調整することができる。従って、従来、ＶＣＯサブバンド選択時の最高周波数を考慮して設定しなければならなかった消費電力を、本発明では通常発信時において、ＶＣＯサブバンド選択時の最高周波数を考慮することなく限界近くまで制限することが可能となるので、従来と較べて、さらに消費電力を削減することができる。【００１５】
また、現在普及している第２世代移動通信システムの携帯電話のように、実使用周波数帯域が８００ＭＨｚ帯、１．５ＧＨｚ帯の２つあるような場合や、第３世代移動通信システムの携帯電話のように、８００ＭＨｚ帯、１．７ＧＨｚ帯、２．５ＧＨｚ帯の３つあるような場合、あるいはそれ以上あるような場合に、実使用周波数帯域毎に消費電力を限界近くまで制限することができるので、さらに効果的に消費電力を削減することができる。
また、さらに、ダミーのＭＯＳトランジスタの閾値電圧の実測値に基づいて、ＣＭＯＳインバータの消費電力を調整することもできる。従って、従来、ＭＯＳトランジスタの個体差による閾値電圧のばらつきを考慮して設計マージンを大きくとらなければならなかったが、本発明では設計マージンをなくし消費電力を限界近くまで制限することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明に係る携帯電話１００の外観を示す図である。
【図２】図２は、クロックドインバータ型の２分周器の動作原理を説明するための概略図である。
【図３】図３は、本実施の形態に係るクロックドインバータ型の２分周器２０の概略図である。
【図４】図４は、図３のバイアス生成回路２２において、実際の回路の一例を示す図である。
【図５】図５は、本実施の形態に係るクロックドインバータ型の２分周器５０の概略図である。
【図６】図６は、図５のＶＤＤ調整回路５１において、実際の回路の一例を示す図である。
【図７】図７は、第１の実施形態、及び第２の実施形態における分周器の動作タイミングを示す図である。
【図８】図８は、ＥＣＬ型分周器、ＣＭＯＳインバータ型分周器、及びＶＴ０補正機能つきＣＭＯＳインバータ型分周器の、それぞれの特徴を比較した図である。
【発明を実施するための形態】
【００１７】
［第１の実施形態］
＜概要＞
本実施形態は、携帯電話等の送信機に用いられるＣＭＯＳインバータ型分周器であって、各ＣＭＯＳインバータにその時々に必要なだけ電力を供給することにより、低消費電力化を図るものである。より具体的には、ＶＣＯサブバンド選択時であるか、通常発信時であるかの入力を受け付け、各ＣＭＯＳインバータの駆動時用に供給する電力量を、ＶＣＯサブバンド選択時と、通常発信時とで切り替える。ここで特に通常発信時である場合には、ダミーのＭＯＳトランジスタの閾値電圧に基づいて個体差を補正するとともに、ＣＭＯＳインバータのフリーラン周波数がＶＣＯサブバンド選択時に使用され得る最高周波数を下回り、かつ通常発信時に使用される実使用周波数帯域内の最高周波数を下回らないように、ＣＭＯＳインバータの電源ラインに直列に挿入されたＭＯＳトランジスタのゲート電圧を調整することにより、ＣＭＯＳインバータに流れる電流量を制限して、消費電力を削減する。
【００１８】
＜構成＞
図１は、本発明に係る携帯電話１００の外観を示す図である。
ここで図１の左の図は、フリップを開けた状態の携帯電話１００を、右の図はフリップを閉じて折り畳んだ状態の携帯電話１００を示す。
第１の実施形態の携帯端末装置１００は、例えば、フリップ等による開閉機能を有する携帯電話機であって、図１に示すように、操作部１０１、開閉部１０２、第１表示部１０３、及び第２表示部１０４を備える。
【００１９】
操作部１０１は、テンキー等の操作ボタンであって、使用者の操作や使用者からの入力等を受け付ける。
開閉部１０２は、例えばフリップによる開閉機能を有する部分であり、フリップを閉じると、第２表示部１０４と操作部１０１とが、内側に隠されて使用者から見えなくなる。
第１表示部１０３は、例えばサブＬＣＤであり、時計や着信時の発信者に関する情報等のフリップを閉じた状態で使用者が知りたいであろう一部の情報を表示するものであり、フリップの開閉状態に関係なく見える位置に配置されている。
第２表示部１０４は、例えばメインＬＣＤであり、第１表示部１０３による表示内容を含む全ての表示すべき情報を表示するものである。。
また、携帯電話１００は、さらに内部に分周器（不図示）を備えている。
【００２０】
＜分周器の動作原理の説明＞
本明細書では、説明の簡略化のために、比較的回路や動作が判り易いクロックドインバータ型の２分周器を例に用いて本発明の特徴を説明する。
図２は、クロックドインバータ型の２分周器の動作原理を説明するための概略図である。
クロックドインバータ型の２分周器１０は、図２に示すように、分周機能を実現する３段のＣＭＯＳインバータ１１、１２、１３を備え、１段目の出力Ｑ１が２段目の入力へ、２段目の出力Ｑ２が３段目の入力へ、３段目の出力Ｑ３が１段目の入力へ接続され、出力Ｑ３が最終的な出力信号となっている。また、３段目のＣＭＯＳインバータ１１は直接ＶＤＤとＧＮＤに接続され、１段目と２段目のＣＭＯＳインバータ１１、１２はＰｃｈトランジスタを介してＶＤＤに接続され、Ｎｃｈトランジスタを介してＧＮＤに接続されている。従って、１段目と２段目はＰｃｈトランジスタのゲートに“Ｌ”（ロー）、 かつＮｃｈトランジスタのゲートに“Ｈ”（ハイ）が入力されたときに動作し、逆の論理が入力された場合に動作しないで現状を維持する。
【００２１】
そこで、１段目のＮｃｈトランジスタと２段目のＰｃｈトランジスタのゲートに入力信号ＲＦＩＮを印加し、１段目のＰｃｈトランジスタと２段目のＮｃｈトランジスタのゲートに入力信号ＲＦＩＮＢを印加することとし、入力信号ＲＦＩＮと入力信号ＲＦＩＮＢに、図２に示すような互いに逆論理のクロック信号を入力すると、入力信号ＲＦＩＮが“Ｈ”、入力信号ＲＦＩＮＢが“Ｌ”のときに１段目がＯＮ（オン）、２段目がＯＦＦ（オフ）となり、逆に、入力信号ＲＦＩＮＢが“Ｈ”、入力信号ＲＦＩＮが“Ｌ”のときに２段目がＯＮ、１段目がＯＦＦとなる。
【００２２】
図２中のｔ１より前においては、１段目ＯＦＦ、２段目ＯＮなので、Ｑ１とＱ２との論理値が逆、かつＱ２とＱ３との論理値が逆になり、よってＱ１とＱ３との論理値が同じになるので、（Ｑ１、Ｑ２、Ｑ３）の論理状態は、（０、１、０）又は（１、０、１）のいずれかとなる。ここで（Ｑ１、Ｑ２、Ｑ３）の論理状態が（０、１、０）であるとすれば、ｔ１で１段目ＯＮ、２段目ＯＦＦになると、Ｑ１の論理値がＱ３の逆に変化し０→１、Ｑ２の論理値がそのままで１→１、Ｑ３の論理値がＱ２の逆で変化なく０→０なので、（Ｑ１、Ｑ２、Ｑ３）の論理状態は（１、１、０）となる。続いて、ｔ２で１段目ＯＦＦ、２段目ＯＮになると、Ｑ１の論理値がそのままで１→１、Ｑ２の論理値がＱ１の逆に変化し１→０、Ｑ３の論理値がＱ２の逆に変化し０→１なので、（Ｑ１、Ｑ２、Ｑ３）の論理状態は（１、０、１）となる。続いてｔ３で１段目ＯＮ、２段目ＯＦＦになると、Ｑ１の論理値がＱ３の逆に変化して１→０、Ｑ２の論理値がそのままで０→０、Ｑ３の論理値がＱ２の逆で変化なく１→１なので、（Ｑ１、Ｑ２、Ｑ３）の論理状態は（０、０、１）となる。続いて、ｔ４で１段目ＯＦＦ、２段目ＯＮになると、Ｑ１の論理値がそのままで０→０、Ｑ２の論理値がＱ１の逆に変化し０→１、Ｑ３の論理値がＱ２の逆に変化し１→０なので、（Ｑ１、Ｑ２、Ｑ３）の論理状態は（０、１、０）となる。以後ｔ５ではｔ１と同じ動作、ｔ６ではｔ２と同じ動作、ｔ７ではｔ３と同じ動作、ｔ８ではｔ４と同じ動作になり、これ以後もｔ１からｔ４までの動作を繰り返すことで、入力信号ＲＦＩＮの１／２の周波数の出力がＱ３より出力される。なお最初の（Ｑ１、Ｑ２、Ｑ３）の論理状態が（１、０、１）であるとすれば、上記ｔ３から動作を開始するのと同じことになり、どちらにしても入力信号ＲＦＩＮの１／２の周波数の出力がＱ３より出力される。
なお、上記に例示したクロックドインバータ型の２分周器では、入力信号に応じて、３つあるＣＭＯＳインバータのうちの一部である１段目と２段目を、それぞれ異なるタイミングで断続的に駆動するように制御しているが、分周比の異なる他の分周器を用いる場合には、全部のＣＭＯＳインバータを、それぞれ異なるタイミングで断続的に駆動するように制御することもあり得る。
【００２３】
＜分周器の説明＞
図３は、本実施形態に係るクロックドインバータ型の２分周器２０の概略図である。
図３に示すように、２分周器２０は、図２に示した２分周器１０の構成に加えて、ＶＣＯサブバンド選択時であるか通常発信時であるかを示す状態情報、及び通常発信時における実使用周波数帯域が第１周波数帯域であるか第２周波数帯域であるかを示す帯域情報を受け付ける受け付け部２１と、受け付けられた状態情報、及び帯域情報に基づいて、ＣＭＯＳインバータ１１、１２に接続されたＰｃｈトランジスタのゲート電圧Ｖｂ＿Ｐ、及びＮｃｈトランジスタのゲート電圧Ｖｂ＿Ｎを調整するバイアス生成回路２２とを備えている。またバイアス生成回路２２は、分周機能の実現に寄与しないダミーのＭＯＳトランジスタの閾値電圧を検出するＶＴ０検出部２３を含み、さらに検出した閾値電圧に基づいて、ＣＭＯＳインバータ１１、１２に接続されたＰｃｈトランジスタのゲート電圧Ｖｂ＿Ｐ、及びＮｃｈトランジスタのゲート電圧Ｖｂ＿Ｎを調整し、個体差を補正することができる。
【００２４】
図４は、図３のバイアス生成回路２２において、実際の回路の一例を示す図である。
図４においては、“Ｉ＿ａｄｊｕｓｔ＋”、及び“Ｉ＿ａｄｊｕｓｔ−”に比例してフリーラン周波数が変化する。よって、フリーラン補正回路２４によりフリーラン周波数を制御することができる。
またフリーラン補正回路２４において、“Ｉ＿ａｄｊｕｓｔ＋＝Ｉｒｅｆ＋−Ｉｃｏｍｐ＋”、“Ｉ＿ａｄｊｕｓｔ−＝Ｉｒｅｆ−−Ｉｃｏｍｐ−”が成り立ち、ＭＯＳトランジスタの個体差によるばらつきに相当する分の補正量は“Ｉｃｏｍｐ＋”、“Ｉｃｏｍｐ−”が担っている。
【００２５】
一方、“Ｉｒｅｆ＋”、“Ｉｒｅｆ−”は、ＭＯＳトランジスタの個体差によらずに決まり、“Ｒｒｅｆ＋３１、３２、３３” 、及び“Ｒｒｅｆ−４１、４２、４３”を切り替えることにより“Ｉｒｅｆ＋”、及び “Ｉｒｅｆ−”を選択することができるので、ＶＣＯサブバンド選択時であるか、通常発信時の第１周波数帯域であるか、あるいは通常発信時の第２周波数帯域であるかによって“Ｒｒｅｆ＋３１、３２、３３” 、及び“Ｒｒｅｆ−４１、４２、４３”を選択的に切り替える事により、フリーラン周波数を常に必要最低限の状態にすることができる。
【００２６】
ここで各“Ｒｒｅｆ＋３１、３２、３３” 、及び“Ｒｒｅｆ−４１、４２、４３”の値を求めるには、使用状況毎に必要最低限のフリーラン周波数になるようにシミュレーションするか、あるいは適当なＭＯＳトランジスタを基準にし実測により行う。より具体的には、フリーラン周波数がＶＣＯサブバンド選択時に使用され得る最高周波数を下回らないように、例えば、フリーラン周波数が、ＶＣＯサブバンド選択時に使用され得る最高周波数にマージン分を加算した周波数になるときの抵抗値を、ＰｃｈトランジスタとＮｃｈトランジスタのそれぞれについて予め求めておき、これをフリーラン補正回路２４におけるＲｒｅｆ＋３１、Ｒｒｅｆ−４１とする。また、フリーラン周波数が、ＶＣＯサブバンド選択時に使用され得る最高周波数を下回り、かつ実使用周波数帯域内のそれぞれの上限周波数を下回らないように、例えば、フリーラン周波数が、通常発信時の第１周波数帯域の上限周波数にマージン分を加算した周波数になるときの値を、ＰｃｈトランジスタとＮｃｈトランジスタのそれぞれについて予め求めておき、これをフリーラン補正回路２４におけるＲｒｅｆ＋３２、Ｒｒｅｆ−４２とする。また同様に、例えば、フリーラン周波数が、通常発信時の第２周波数帯域の上限周波数にマージン分を加算した周波数になるときの値を、ＰｃｈトランジスタとＮｃｈトランジスタのそれぞれについて予め求めておき、これをフリーラン補正回路２４におけるＲｒｅｆ＋３３、Ｒｒｅｆ−４３とする。
【００２７】
受け付け部２１において受け付けられた状態情報がＶＣＯサブバンド選択時であることを示す場合には、フリーラン補正回路２４におけるＳＷ（スイッチ）３４、ＳＷ４４の接点ａ側がそれぞれ選択的に接続されて、Ｒｒｅｆ＋３１、Ｒｒｅｆ−４１が選択される。また当該状態情報が通常発信時であることを示し、かつ受け付け部２１において受け付けられた帯域情報が第１周波数帯域であることを示す場合には、ＳＷ３４、ＳＷ４４の接点ｂ側がそれぞれ選択的に接続され、かつ、ＳＷ３５、ＳＷ４５の接点ａ側がそれぞれ選択的に接続されて、Ｒｒｅｆ＋３２、Ｒｒｅｆ−４２が選択される。また当該状態情報が通常発信時であることを示し、かつ当該帯域情報が第２周波数帯域であることを示す場合には、ＳＷ３４、ＳＷ４４の接点ｂ側がそれぞれ選択的に接続され、かつ、ＳＷ３５、４５の接点ｂ側がそれぞれ選択的に接続されて、Ｒｒｅｆ＋３３、Ｒｒｅｆ−４３が選択される。
【００２８】
なお、図４では説明の簡略化のために“Ｒｒｅｆ＋３１、３２、３３” 、及び“Ｒｒｅｆ−４１、４２、４３”の切り替え用にメカ的なスイッチの図を記載しているが、これらのスイッチは実際にはＭＯＳトランジスタ等のスイッチング素子によって構成することが望ましい。
また、本実施形態では、３つあるＣＭＯＳインバータのうちの一部である１段目と２段目に対してのみ、各々の駆動時用に供給する電力量をＶＣＯサブバンド選択時と、通常発信時とで切り替えているが、３段目も１段目と２段目と同様の回路を用いて常時電流量を制限することにより、全部のＣＭＯＳインバータの駆動時用に供給する電力量を切り替えるようにしてもよい。
また、本構成において、“Ｒｒｅｆ＋３１、３２、３３” 、及び“Ｒｒｅｆ−４１、４２、４３”の切り替えを行う場合と、切り替えを行わず“Ｒｒｅｆ＋３１” 、及び“Ｒｒｅｆ−４１”に固定した場合とにおいて、２分周器１０における動作時の消費電力をそれぞれ実測して両者を比較したところ、切り替えを行うことにより１０％を超える消費電力の削減が認められた。
【００２９】
＜まとめ＞
以上のように、第１の実施形態に係るＣＭＯＳインバータ型分周器は、ＶＣＯサブバンド選択時であるか通常発信時であるかに応じて、ＣＭＯＳインバータに接続されたＰｃｈトランジスタ、及びＮｃｈトランジスタのゲート電圧を切り替えることにより、ＣＭＯＳインバータに流れる電流量を制限するので、消費電力を大幅に削減することができる。
また、第１の実施形態に係るＣＭＯＳインバータ型分周器は、実使用周波数帯域毎に電流量を制限することや、ＭＯＳトランジスタの個体差による設計マージンをなくし、さらに消費電力を削減することができる。
【００３０】
［第２の実施形態］
＜概要＞
本実施形態は、第１の実施形態と同様に、携帯電話等の送信機に用いられるＣＭＯＳインバータ型分周器であって、各ＣＭＯＳインバータにその時々に必要なだけ電力を供給することにより、低消費電力化を図るものである。第１の実施形態では、ＣＭＯＳインバータの電源ラインに直列に挿入されたＭＯＳトランジスタのゲート電圧を調整することにより消費電流を制限したが、本実施形態では、ＣＭＯＳインバータの電源電圧を制限することにより、消費電力を削減する。
【００３１】
＜構成＞
図５は、本実施形態に係るクロックドインバータ型の２分周器５０の概略図である。
ここで、第１の実施形態と同様の構成要素には同一番号を付す。
図５に示すように、２分周器５０は、図２に示した２分周器１０の構成に加えて、第１の実施形態と同様に受け付け部２１を備え、またバイアス生成回路２２の代わりに、受け付けられた状態情報、及び帯域情報に基づいて、ＣＭＯＳインバータ１１、１２、１３の電源電圧ＶＤＤａｄｊｕｓｔを調整するＶＤＤ調整回路５１を備えている。またＶＤＤ調整回路５１は、ＶＴ０検出部５２を含み、さらに検出した閾値電圧に基づいて、ＣＭＯＳインバータ１１、１２、１３の電源電圧を調整することができる。
【００３２】
図６は、図５のＶＤＤ調整回路５１において、実際の回路の一例を示す図である。
図６においては、“Ｉ＿ａｄｊｕｓｔ”に比例してフリーラン周波数が変化する。よって、フリーラン補正回路５３によりフリーラン周波数を制御することができる。
またフリーラン補正回路５３において、“Ｉ＿ａｄｊｕｓｔ＝Ｉｒｅｆ−Ｉｃｏｍｐ”が成り立ち、ＭＯＳトランジスタの個体差によるばらつきに相当する分の補正量は“Ｉｃｏｍｐ”が担っている。
【００３３】
一方、“Ｉｒｅｆ”は、ＭＯＳトランジスタの個体差によらずに決まり、“Ｒｒｅｆ６１、６２、６３”を切り替えることにより“Ｉｒｅｆ”を選択することができるので、ＶＣＯサブバンド選択時であるか、通常発信時の第１周波数帯域であるか、あるいは通常発信時の第２周波数帯域であるかによって“Ｒｒｅｆ６１、６２、６３”を選択的に切り替える事により、フリーラン周波数を常に必要最低限の状態にすることができる。
【００３４】
ここで各“Ｒｒｅｆ６１、６２、６３”の値を求めるには、使用状況毎に必要最低限のフリーラン周波数になるようにシミュレーションするか、あるいは適当なＭＯＳトランジスタを基準にし実測により行う。より具体的には、フリーラン周波数がＶＣＯサブバンド選択時に使用され得る最高周波数を下回らないように、例えば、フリーラン周波数が、ＶＣＯサブバンド選択時に使用され得る最高周波数にマージン分を加算した周波数になるときの抵抗値を予め求めておき、これをフリーラン補正回路５３におけるＲｒｅｆ６１とする。また、フリーラン周波数が、ＶＣＯサブバンド選択時に使用され得る最高周波数を下回り、かつ実使用周波数帯域内のそれぞれの上限周波数を下回らないように、フリーラン周波数が、通常発信時の第１周波数帯域の上限周波数にマージン分を加算した周波数になるときの値を予め求めておき、これをフリーラン補正回路５３におけるＲｒｅｆ６２とする。また同様に、フリーラン周波数が、通常発信時の第２周波数帯域の上限周波数にマージン分を加算した周波数になるときの値を予め求めておき、これをフリーラン補正回路５３におけるＲｒｅｆ６３とする。
【００３５】
受け付け部２１において受け付けられた状態情報がＶＣＯサブバンド選択時であることを示す場合には、フリーラン補正回路５３におけるＳＷ６４の接点ａ側がそれぞれ選択的に接続されて、Ｒｒｅｆ６１が選択される。また当該状態情報が通常発信時であることを示し、かつ受け付け部２１において受け付けられた帯域情報が第１周波数帯域であることを示す場合には、ＳＷ６４の接点ｂ側がそれぞれ選択的に接続され、かつ、ＳＷ６５の接点ａ側がそれぞれ選択的に接続されて、Ｒｒｅｆ５２が選択される。また当該状態情報が通常発信時であることを示し、かつ当該帯域情報が第２周波数帯域であることを示す場合には、ＳＷ６４の接点ｂ側がそれぞれ選択的に接続され、かつ、ＳＷ６５の接点ｂ側がそれぞれ選択的に接続されて、Ｒｒｅｆ５３が選択される。
【００３６】
なお、図では説明の簡略化のために“Ｒｒｅｆ６１、６２、６３”の切り替え用にメカ的なスイッチの図を記載しているが、これらのスイッチは実際にはＭＯＳトランジスタ等のスイッチング素子によって構成することが望ましい。
また、ＶＤＤ調整回路５１は、スイッチング電源等のより効率のよい電源を用いて、より安定した電圧を供給し、消費電力をさらに削減するものであってもよい。
【００３７】
＜変形例１＞
以上に説明したＶＤＤ調整回路５１の回路の一例は、アナログ回路を用いた比較的簡易な構成のものであるが、デジタル回路を用いて同様の機能を効率よく実現することもできる。
変形例１では、第２の実施形態のＶＤＤ調整回路５１が、デジタル回路による制御により、予め実測等により各入力情報に対する適切な出力電圧の値を記憶しておき、実使用時に各入力情報に応じて適切な電圧を出力する。
【００３８】
変形例１のＶＤＤ調整部５１において各電源電圧ＶＤＤａｄｊｕｓｔの値を求めるには、使用状況毎に必要最低限のフリーラン周波数になるようにシミュレーションするか、あるいは適当なＭＯＳトランジスタを基準にし実測により行う。より具体的には、フリーラン周波数がＶＣＯサブバンド選択時に使用され得る最高周波数を下回らないように、例えば、フリーラン周波数が、ＶＣＯサブバンド選択時に使用され得る最高周波数にマージン分を加算した周波数になるときの電源電圧ＶＤＤａｄｊｕｓｔの値を予め求めて記憶しておく。また、フリーラン周波数が、ＶＣＯサブバンド選択時に使用され得る最高周波数を下回り、かつ実使用周波数帯域内のそれぞれの上限周波数を下回らないように、フリーラン周波数が、通常発信時の第１周波数帯域の上限周波数にマージン分を加算した周波数になるときの電源電圧ＶＤＤａｄｊｕｓｔの値を予め求めて記憶しておく。また同様に、フリーラン周波数が、通常発信時の第２周波数帯域の上限周波数にマージン分を加算した周波数になるときの電源電圧ＶＤＤａｄｊｕｓｔの値を予め求めて記憶しておく。
【００３９】
受け付け部２１において受け付けられた状態情報がＶＣＯサブバンド選択時であることを示す場合には、予め記憶しておいたＶＣＯサブバンド選択時用の電源電圧ＶＤＤａｄｊｕｓｔに、閾値電圧による変動分が加えられて出力され、当該状態情報が通常発信時であることを示し、かつ受け付け部２１において受け付けられた帯域情報が第１周波数帯域であることを示す場合には、予め記憶しておいた第１周波数帯域用の電源電圧ＶＤＤａｄｊｕｓｔに、閾値電圧による変動分が加えられて出力され、当該状態情報が通常発信時であることを示し、かつ当該帯域情報が第２周波数帯域であることを示す場合には、予め記憶しておいた第２周波数帯域用の電源電圧ＶＤＤａｄｊｕｓｔに、閾値電圧による変動分が加えられて出力される。
なお、本実施形態では、３つあるＣＭＯＳインバータの全部に対し、各々の駆動時用に供給する電力量をＶＣＯサブバンド選択時と、通常発信時とで切り替えているが、一部のＣＭＯＳインバータに対してのみ、駆動時用に供給する電力量を切り替えるようにしてもそれなりの効果が得られる。
【００４０】
＜まとめ＞
以上のように、第２の実施形態に係るＣＭＯＳインバータ型分周器は、ＶＣＯサブバンド選択時であるか通常発信時であるかに応じて、ＣＭＯＳインバータの電源電圧を切り替えることにより、ＣＭＯＳインバータにおける電力の消費量を制限するので、消費電力を大幅に削減することができる。
また、第２の実施形態に係るＣＭＯＳインバータ型分周器は、実使用周波数帯域毎に電力の消費量を制限することや、ＭＯＳトランジスタの個体差による設計マージンをなくし、さらに消費電力を削減することができる。
【００４１】
［動作タイミングの説明］
図７は、第１の実施形態、及び第２の実施形態における分周器の動作タイミングを示す図である。
図７では、上から順に、ＶＣＯサブバンド選択時、通常発信時の第１周波数帯域、及び通常発信時の第２周波数帯域の各々における入出力のタイミングを、時間軸を揃えて記載している。
ここで、ＶＣＯサブバンド選択時に使用され得る最高周波数を４．５ＧＨｚとする。また通常発信時の第１周波数帯域を８００ＭＨｚ帯とし、その上限周波数を９５８ＭＨｚとする。また通常発信時の第２周波数帯域を１．５ＧＨｚ帯とし、その上限周波数を１５０１ＭＨｚとする。
【００４２】
ＶＣＯサブバンド選択時には４．５ＧＨｚを出力するという早い動作が必要であるため、マージン分を１０％程度とすると、図７中のＡの遅延時間が、以下の（式１）の値になるように、第１の実施形態ではＲｒｅｆ＋３１、Ｒｒｅｆ−４１を決定し、第２の実施形態ではＲｒｅｆ６１を決定する。ここでＡは４．５ＧＨｚの１周期分×１／４の９０％に相当する。
Ａ＝１／（４．５×１０９×４）×０．９＝５０×１０−１２［秒］  ・・・（式１）
また通常発信時の第１周波数帯域の場合には９５８ＭＨｚを出力する必要があるため、マージン分を１０％程度とすると、図７中のＢの遅延時間が、以下の（式２）の値になるように、第１の実施形態ではＲｒｅｆ＋３２、Ｒｒｅｆ−４２を決定し、第２の実施形態ではＲｒｅｆ６２を決定する。ここでＢは９５８ＭＨｚの１周期分×１／４の９０％に相当する。
Ｂ＝１／（９５８×１０６×４）×０．９＝２．３５×１０−６［秒］  ・・・（式２）
【００４３】
また通常発信時の第２周波数帯域の場合には１５０１ＭＨｚを出力する必要があるため、マージン分を１０％程度とすると、図７中のＣの遅延時間が、以下の（式３）の値になるように、第１の実施形態ではＲｒｅｆ＋３３、Ｒｒｅｆ−４３を決定し、第２の実施形態ではＲｒｅｆ６３を決定する。ここでＢは１５０１ＭＨｚの１周期分×１／４の９０％に相当する。
Ｃ＝１／（１５０１×１０６×４）×０．９＝１．５０×１０−６［秒］  ・・・（式３）
【産業上の利用可能性】
【００４４】
本発明のＣＭＯＳインバータ型分周器は、デジタル回路において汎用される部品なので通信機器に限らずあらゆるデジタル機器に利用可能であり、また消費電力を大幅に削減することができることから、携帯電話等の携帯型の機器に適している。
【符号の説明】
【００４５】
１０    ２分周器
１１、１２、１３    ＣＭＯＳインバータ
２０    ２分周器
２１    受け付け部
２２    バイアス生成回路
２３    ＶＴ０検出部
２４    フリーラン補正回路
３１、３２、３３    Ｒｒｅｆ＋
３４、３５    ＳＷ
４１、４２、４３    Ｒｒｅｆ−
４４、４５    ＳＷ
５０    ２分周器
５１    ＶＤＤ調整部
５２    ＶＴ０検出部
５３    フリーラン補正回路
６１、６２、６３    Ｒｒｅｆ
６４、６５    ＳＷ
１００    携帯電話
１０１    操作部
１０２    開閉部
１０３    第１表示部
１０４    第２表示部
【図１】
2010134257.tif 000003
【図２】
2010134257.tif 000004
【図３】
2010134257.tif 000005
【図４】
2010134257.tif 000006
【図５】
2010134257.tif 000007
【図６】
2010134257.tif 000008
【図７】
2010134257.tif 000009
【図８】
2010134257.tif 000010
【国際調査報告】
2010134257.tif 000011
2010134257.tif 000012