【事件の表示】
　特願２０１８−　３２２６６「エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ」拒絶査定不服審判事件〔令和　１年　９月　５日出願公開、特開２０１９−１４９４１６、請求項の数（６）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成３０年２月２６日の出願であって，平成３１年１月９日付けで拒絶理由通知がされ，同年２月２５日付けで意見書と手続補正書が提出され，同年４月２６日付けで拒絶査定（原査定）がされ，これに対し，令和元年６月１８日に拒絶査定不服審判の請求がされると同時に手続補正がされたものである。
第２　原査定の概要
　原査定（平成３１年４月２６日付け拒絶査定）の概要は次のとおりである。
　本願請求項１ないし６に係る発明は，以下の引用文献１ないし３に基づいて，その発明の属する技術の分野における通常の知識を有する者（以下，「当業者」という。）が容易に発明できたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　引用文献等一覧
１．国際公開第２０１１／００７６７８号
２．特開２０１４−０１１２９３号公報
３．特開２００８−１０８９２５号公報
第３　本願発明
　本願請求項１ないし６に係る発明（以下，それぞれ「本願発明１」ないし「本願発明６」という。）は，令和元年６月１８日付けの手続補正で補正された特許請求の範囲の請求項１ないし６に記載された事項により特定される以下のとおりの発明である。
「【請求項１】
　ｎ型ドーパントのドーパント濃度が１．０×１０19ａｔｏｍｓ／ｃｍ3以上のシリコンウェーハを準備する，シリコンウェーハ準備工程と，
　前記シリコンウェーハ準備工程に次いで，該シリコンウェーハで準備した前記シリコンウェーハを，Ａｒガス雰囲気下にて，９００〜１３００℃の熱処理温度で，１〜３００ｓｅｃの熱処理時間で熱処理を行う，急速熱アニーリング工程と，
　前記急速熱アニーリング工程を行った後の，裏面にポリシリコンが形成されていない前記シリコンウェーハ上に，該シリコンウェーハの研磨を行うことなく，エピタキシャル層を成長させる，エピタキシャル成長工程と，を含み，
　前記エピタキシャル層のドーパント濃度は，１．０×１０19ａｔｏｍｓ／ｃｍ3未満であることを特徴とする，エピタキシャルシリコンウェーハの製造方法。
【請求項２】
　前記ｎ型ドーパントは，Ｐ，Ａｓ，Ｓｂのうち，いずれか１種以上のドーパントである，請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項３】
　前記ｎ型ドーパントは，Ｐである，請求項１又は２に記載のエピタキシャルウェーハの製造方法。
【請求項４】
　前記エピタキシャル層が有するドーパントは，ｎ型ドーパントである，請求項１〜３のいずれか一項に記載のエピタキシャルウェーハの製造方法。
【請求項５】
　前記急速熱アニーリング工程において，Ａｒガス雰囲気における，該Ａｒガスの純度は９９．９９９体積％以上である，請求項１〜４のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項６】
　前記エピタキシャル成長工程により成長された前記エピタキシャル層の厚さは，１〜１５０μｍである，請求項１〜５のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。」
第４　引用文献，引用発明等
　１　引用文献１について
（１）原査定の拒絶の理由に引用された引用文献１には，図面とともに次の事項が記載されている。（下線は，当審で付加した。以下，同じ。）
「［０００１］本発明は，半導体回路に供されるエピタキシャルシリコンウェーハとその製造方法に関し，電気抵抗率調整用のｎ型ドーパントとしてリンがドープされ，かつゲルマニウムをドープしたシリコン結晶基板の裏面側にポリシリコン層を形成し，シリコン結晶基板の表面に，シリコンエピタキシャル層を形成したエピタキシャルシリコンウェーハとその製造方法に関する。」
「［００１２］特許文献１で示されるように，シリコン結晶育成時に高濃度のリンとゲルマニウムをドープしたシリコン結晶基板上にＣＶＤ（Chemical Vapor Deposition）法によりシリコンエピタキシャル層を成長させた場合，上記のミスフィット転位は防止されるものの，本発明者らの実験によれば，別の副作用が新たに生じることが判明した。その副作用とは，
積層欠陥（スタッキングフォルト，以下ＳＦという。）がシリコンエピタキシャル層に発生し，そのＳＦが段差としてウェーハ表面に現れて，ウェーハ表面のＬＰＤ（Light Point Defect：ライト・ポイント・デフェクト）レベルが悪化することである
直径２００ｍｍのエピタキシャルシリコンウェーハにおいて，ＳＦ（Ｓｔａｃｋｉｎｇ　Ｆａｕｌｔ）によるＬＰＤの総数は数千個程度或いはそれ以上となることもあり，実用に供することができない場合がある
［００１３］
本発明は
その目的は，電気抵抗率調整用のｎ型ドーパントとしてリン（Ｐ）がドープされ，かつゲルマニウム（Ｇｅ）がドープされたシリコン結晶基板をベースにし，シリコン結晶基板の裏面側にポリシリコン層が形成されたエピタキシャルシリコンウェーハにおける，ミスフィット転位発生とスタッキングフォルト（ＳＦ）発生の双方を抑制することにある
「［００３２］図１は，
本発明の一実施形態に係るエピタキシャルシリコンウェーハの製造方法
［００３３］
先ず，シリコン結晶育成時にリンとゲルマニウムが一緒に高濃度にドープされたシリコン結晶基板を用意する（ステップＳ１）
［００３４］ここで，
シリコン結晶基板のリンの濃度は４．７×１０ １９ 〜９．４７×１０ １９ ａｔｏｍｓ／ｃｍ ３ の範囲内であり，ゲルマニウムの濃度が７．０×１０ １９ 〜１．０×１０ ２０ ａｔｏｍｓ／ｃｍ ３ の範囲内であることが好ましい
上記のような範囲内で高濃度のリンとゲルマニウムを含んだシリコン結晶基板を得ることができる。上記のような範囲内の高濃度のリンとゲルマニウムとがドープされたシリコン結晶基板の電気抵抗率は０．８×１０ −３ 〜１．５×１０ −３ Ω・ｃｍの範囲内であり，この電気抵抗率は，パワーＭＯＳトランジスタ用のウェーハに要求される抵抗率条件を満たすものである
リンとともにドープされたゲルマニウムの作用で，シリコンエピタキシャル層を成長させたときのミスフィット転位の発生が抑止される
［００３５］
次に，切り出したシリコン結晶基板に対して，ラッピング又は平面研削処理を行うことによって，シリコン結晶基板を定寸に加工し（ステップＳ２）
シリコン結晶基板の面取り処理を行う（ステップＳ３）
［００３６］
次に，シリコン結晶基板の機械的加工のダメージを除去するためエッチング処理を行う（ステップＳ４）
［００３７］
次に，シリコン結晶基板の裏面（本実施形態では，後の工程でシリコンエピタキシャル層を成長させない側の面）側に対して，ポリシリコン層を形成するＰＢＳ形成工程が行われる（ステップＳ５）
［００３８］
次いで，シリコン結晶基板の表面（片面又は両面）を鏡面研磨加工する（ステップＳ６）
［００３９］
次に，シリコン結晶基板の表層に微小ピットを形成することを目的に，シリコン結晶基板に対して高温・短時間の熱処理（ベーク）が行われる（ステップＳ７）
ここで実施するベーク処理条件としては，シリコン結晶基板の表層に微小ピットを形成可能な熱処理であればよく，例えば，水素ガス，又はアルゴンのような不活性ガスの雰囲気中で，１１１０〜１２００℃の温度範囲で，３０秒〜３００秒の熱処理条件が挙げられる
［００４０］
このベーク処理の後に，研磨処理を実行して，シリコン結晶基板の表層に発生させた微小ピットを減少させる（ステップＳ８）
より多く，できれば全ての微小ピットを除去することが好ましい
　シリコン結晶基板を研磨する研磨量(研磨厚さ：研磨取代)としては，ベーク処理により，シリコン結晶基板に顕在化したピットの数を低減することができればよく，例えば，顕在化したピットの深さ（又は顕在化すると想定されるピットの深さ）よりも厚いほうが好ましい。
具体的には，研磨量としては，ピットの深さと想定される５ｎｍ以上とすることが好ましい
［００４１］
次に，シリコン結晶基板表面の清浄化（基板表面に付着する自然酸化膜，パーティクルの除去）を目的に，シリコン結晶基板に対して高温・短時間の熱処理（ベーク）が行われる（ステップＳ９）。ここで，望ましくは，ベーク処理は，１１５０〜１２００℃の水素ガス，又はアルゴンのような不活性ガス，の雰囲気中で行われ，ベーク時間は３５秒以上（例えば最短の３５秒）である
［００４２］ここで，
既に行なわれたベーク処理（ステップＳ７）および研磨処理（ステップＳ８）により，一旦，強制的に発生させた微小ピットを減少させることで，その後のベーク処理（ステップＳ９）においては，新たな微小ピットが形成されることが効果的に抑制される
［００４３］
ベーク処理の後に，ＣＶＤ法によりシリコン結晶基板上にシリコンエピタキシャル層を成長させる処理工程（エピタキシャル成長工程）が実行される（ステップＳ１０）
［００４４］以上の製造プロセスにより，シリコン結晶基板の電気抵抗率が０．８×１０ −３ 〜１．５×１０ −３ Ω・ｃｍの範囲内で非常に低く，かつ，シリコンエピタキシャル層のミスフィット転位が極めて少なく，かつ，ＳＦ（スタッキングフォルト）に起因するＬＰＤの個数が少ないエピタキシャルシリコンウェーハを製造することができる。例えば，ＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１のＤＣＮモードで粒径０．１３μｍサイズ以上のＬＰＤを測定した場合，ウェーハ表面（シリコンエピタキシャル層の表面）における面積１００ｃｍ ２ 当たり３２個以下（直径２００ｍｍウェーハの表面（３１４ｃｍ ２ ）において，１００個以下），好ましくはウェーハ表面の表面積１００ｃｍ ２ 当たり０〜３個程度（直径２００ｍｍウェーハの表面において，１０個以下），という，パワーＭＯＳトランジスタ用として利用できるエピタキシャルシリコンウェーハが製造される。
［００４５］このようにシリコン結晶基板の電気抵抗率が非常に低く，かつ，ＳＦ（スタッキングフォルト）に起因するＬＰＤも非常に少ない高品質のエピタキシャルシリコンウェーハは，従来の製造方法では製造不可能であり，上述した本発明に従う製造方法によって製造可能となった新規なものである。
［００４６］図２は，ベーク処理後の研磨処理において研磨取代と，その後にエピタキシャル成長処理を行った場合におけるウェーハの表面上のＬＰＤ個数との関係を示す図である。同図において，横軸は，ベーク処理後の研磨処理における研磨取代を示し，縦軸は，ウェーハ１枚当りのＬＰＤ個数を示している。
［００４７］ここで，縦軸に示されたウェーハ１枚当りのウェーハ表面のＬＰＤ個数は，パーティクルカウンターであるＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１のＤＣＮモードで測定したものであり，０．１３μｍサイズ以上であるＬＰＤを検出して計数した結果の個数を示している。
［００４８］
図２からわかるように，研磨取代が０μｍ，すなわち研磨処理を行っていない場合には，エピタキシャル成長処理後のウェーハに発生するＬＰＤの数は，１０００個以上であるが，研磨取代を１μｍとすると，ウェーハに発生するＬＰＤの数を４０個以下に低減することができ，また，研磨取代を１０μｍとすると，ウェーハに発生するＬＰＤの数を１００個以下（ウェーハ表面（シリコンエピタキシャル層の表面）における面積１００ｃｍ ２ 当たり３２個以下）に低減することができる
［００４９］図３は，本発明の一実施形態に係るエピタキシャル成長工程のプロセス温度と，ウェーハの表面上のＬＰＤ個数との関係を示す図であり，エピタキシャル成長工程のプロセス温度（エピタキシャル成長実温度）を変えて実験した場合における，エピタキシャル成長工程のプロセス温度と，ＳＦに起因してウェーハ表面に出現するＬＰＤの個数との関係を示している。横軸は，エピタキシャル成長工程のプロセス温度を示し，縦軸は，ウェーハ１枚当りのウェーハ表面のＬＰＤ個数を示している。
［００５０］ここで，縦軸に示されたウェーハ１枚当りのＬＰＤ個数は，ＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１のＤＣＮモードで測定し，０．１３μｍサイズ以上であるＬＰＤを検出して計数した結果の個数を示している。
［００５１］また，本実験では，シリコン結晶育成時に上述した濃度範囲でリンとゲルマニウムが一緒にドープされた直径２００ｍｍのシリコン結晶基板を用いた。また，ベーク処理後の研磨処理（ステップＳ８）における研磨取代を１μｍとした。また，プロセス温度毎に２５枚のシリコン結晶基板上にシリコンエピタキシャル層の形成を行った。図３に示される各プロセス温度でのＬＰＤ個数は，それらの２５枚のウェーハのＬＰＤ個数の平均値である。
［００５２］図３から分かるように，プロセス温度の範囲は，１１１０℃以上の範囲と，１１１０〜１０９０℃の範囲と，１０９０℃以下（但し，１０００℃以上）の範囲に大別できる。１１１０℃以上の範囲では，ＬＰＤ個数は一万個以上と非常に多い。プロセス温度を下げていくと，１１１０〜１０９０℃の範囲でＬＰＤ個数は急激に低下する。１１００℃〜１０９０℃の範囲では，ＬＰＤ個数は多めに見ても略１００個以下（ウェーハ表面の面積１００ｃｍ ２ 当たり３２個以下）と少ない。更に，１０９０℃以下（但し，１０００℃以上）の範囲では，ＬＰＤ個数は多めに見ても３０個以下（ウェーハ表面の面積１００ｃｍ ２ 当たり１０個以下）と非常に少ない。従って，エピタキシャル成長時のプロセス温度は，１１００℃以下が好ましく，１０００℃〜１０９０℃の範囲内がより好ましい。特に，１０５０℃〜１０８０℃の範囲は，ＬＰＤ個数が数個以下（ウェーハの表面の面積１００ｃｍ ２ 当たり２〜０個程度）と極めて少なく，かつ，プロセス温度が１０００℃以下の場合における上記の問題も少ないので，最適なプロセス温度範囲といえる。
［００５３］以上，本発明の好適な実施形態を説明したが，これは本発明の説明のための例示であり，本発明の範囲をこの実施形態にのみ限定する趣旨ではない。本発明は，その要旨を逸脱しない範囲で，上記実施形態とは異なる種々の態様で実施することができる。」
（２）したがって，上記引用文献１には，次の発明（以下「引用発明」という。）と，技術的事項が記載されていると認められる。
＜引用発明＞
「（ステップＳ１）先ず，シリコン結晶育成時にリンとゲルマニウムが一緒に高濃度にドープされたシリコン結晶基板を用意する行程であって，
　シリコン結晶基板のリンの濃度は４．７×１０ １９ 〜９．４７×１０ １９ ａｔｏｍｓ／ｃｍ ３ の範囲内であり，ゲルマニウムの濃度が７．０×１０ １９ 〜１．０×１０ ２０ ａｔｏｍｓ／ｃｍ ３ の範囲内であることが好ましい行程と，
　（ステップＳ２）次に，切り出したシリコン結晶基板に対して，ラッピング又は平面研削処理を行うことによって，シリコン結晶基板を定寸に加工する行程と，
　（ステップＳ３）シリコン結晶基板の面取り処理を行う行程と，
　（ステップＳ４）次に，シリコン結晶基板の機械的加工のダメージを除去するためエッチング処理を行う行程と，
　（ステップＳ５）次に，シリコン結晶基板の裏面（後の工程でシリコンエピタキシャル層を成長させない側の面）側に対して，ポリシリコン層を形成するＰＢＳ形成工程と，
　（ステップＳ７）次に，シリコン結晶基板の表層に微小ピットを形成することを目的に，シリコン結晶基板に対して高温・短時間の熱処理（ベーク）が行われる行程であって，
　ここで実施するベーク処理条件としては，シリコン結晶基板の表層に微小ピットを形成可能な熱処理であればよく，例えば，水素ガス，又はアルゴンのような不活性ガスの雰囲気中で，１１１０〜１２００℃の温度範囲で，３０秒〜３００秒の熱処理条件が挙げられる行程と，
　（ステップＳ８）このベーク処理の後に，研磨処理を実行して，シリコン結晶基板の表層に発生させた微小ピットを減少させる行程であって，より多く，できれば全ての微小ピットを除去することが好ましく，具体的には，研磨量としては，ピットの深さと想定される５ｎｍ以上とすることが好ましい行程と，
　（ステップＳ９）次に，シリコン結晶基板表面の清浄化（基板表面に付着する自然酸化膜，パーティクルの除去）を目的に，シリコン結晶基板に対して高温・短時間の熱処理（ベーク）が行われる行程であって，
　ここで，望ましくは，ベーク処理は，１１５０〜１２００℃の水素ガス，又はアルゴンのような不活性ガス，の雰囲気中で行われ，ベーク時間は３５秒以上（例えば最短の３５秒）である行程であり，
　既に行なわれたベーク処理（ステップＳ７）および研磨処理（ステップＳ８）により，一旦，強制的に発生させた微小ピットを減少させることで，その後のベーク処理（ステップＳ９）においては，新たな微小ピットが形成されることが効果的に抑制される行程と，
　（ステップＳ１０）ベーク処理の後に，ＣＶＤ法によりシリコン結晶基板上にシリコンエピタキシャル層を成長させる処理工程（エピタキシャル成長工程）が実行される行程と，を含む，
　電気抵抗率調整用のｎ型ドーパントとしてリン（Ｐ）がドープされ，かつゲルマニウム（Ｇｅ）がドープされたシリコン結晶基板をベースにし，シリコン結晶基板の裏面側にポリシリコン層が形成されたエピタキシャルシリコンウェーハにおける，ミスフィット転位発生とスタッキングフォルト（ＳＦ）発生の双方を抑制したエピタキシャルシリコンウェーハの製造方法。」
＜技術的事項＞
・積層欠陥（スタッキングフォルト，以下ＳＦという。）がシリコンエピタキシャル層に発生した場合には，そのＳＦが段差としてウェーハ表面に現れて，ウェーハ表面のＬＰＤ（Light Point Defect：ライト・ポイント・デフェクト）レベルが悪化すること。
・直径２００ｍｍのエピタキシャルシリコンウェーハにおいて，ＳＦ（Ｓｔａｃｋｉｎｇ　Ｆａｕｌｔ）によるＬＰＤの総数が数千個程度或いはそれ以上となり，実用に供することができない場合があること。
・研磨取代が０μｍ，すなわち研磨処理を行っていない場合には，エピタキシャル成長処理後のウェーハに発生するＬＰＤの数は，１０００個以上であるが，研磨取代を１μｍとすると，ウェーハに発生するＬＰＤの数を４０個以下に低減することができ，また，研磨取代を１０μｍとすると，ウェーハに発生するＬＰＤの数を１００個以下（ウェーハ表面（シリコンエピタキシャル層の表面）における面積１００ｃｍ ２ 当たり３２個以下）に低減することができること。
　２　引用文献２について
（１）原査定の拒絶の理由に引用された引用文献２には，次の事項が記載されている。
「【請求項１】
　抵抗率が０．９ｍΩ・ｃｍ以下となるようにリンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって，
　ＣＺ法により製造された単結晶インゴットから切り出されたシリコンウェーハの裏面に酸化膜を形成する裏面酸化膜形成工程と，
　前記シリコンウェーハの外周部に存在する前記酸化膜を除去する裏面酸化膜除去工程と，
　前記裏面酸化膜除去工程後の前記シリコンウェーハに対し，アルゴンガス雰囲気下において１２００℃以上１２２０℃以下の温度で６０分以上１２０分以下の熱処理を行うアルゴンアニール工程と，
　前記アルゴンアニール工程後の前記シリコンウェーハの表面にエピタキシャル膜を形成するエピタキシャル膜形成工程とを有することを特徴とするエピタキシャルシリコンウェーハの製造方法。」
「【技術分野】
【０００１】
　本発明は，エピタキシャルシリコンウェーハの製造方法，および，エピタキシャルシリコンウェーハに関する。
【背景技術】
【０００２】
　例えば，パワーＭＯＳトランジスタ用のエピタキシャルシリコンウェーハには，そのシリコンウェーハの基板抵抗率が非常に低いことが要求される。シリコンウェーハの基板抵抗率を十分に低くするために，シリコンウェーハの素材である単結晶のインゴット（以下，単結晶インゴットという）の引き上げ工程で（すなわち，シリコン結晶の育成時に），溶融シリコンに抵抗率調整用のｎ型ドーパントとして砒素（Ａｓ）やアンチモン（Ｓｂ）をドープする技術が知られている。しかし，これらのドーパントは非常に蒸発しやすいので，シリコン結晶中のドーパント濃度を十分に高くすることが難しく，要求される程度に低い抵抗率をもつシリコンウェーハを製造することが難しい。
　そこで，砒素（Ａｓ）やアンチモン（Ｓｂ）より比較的揮発性の低い性質をもつｎ型ドーパントとしてリン（Ｐ）を高濃度にドープした基板抵抗率が非常に低いシリコンウェーハが使用されつつある（例えば，特許文献１参照）。
【０００３】
　この特許文献１には，単結晶インゴット育成時に高濃度のリンとゲルマニウム（Ｇｅ）を一緒にドープしたシリコンウェーハに，エピタキシャル膜を成長させると，積層欠陥（スタッキングフォルト，以下，ＳＦという）がエピタキシャル膜に多数発生し，このＳＦが段差としてシリコンウェーハの表面に現れて，シリコンウェーハの表面のＬＰＤ（Light Point Defect：ライト・ポイント・デフェクト）レベルが大きく悪化することが記載されている。
　このような不具合を解消するために，特許文献１には，シリコンウェーハに対して水素ガス雰囲気下でプレベーク処理を行った後，ＣＶＤ法により１０００℃〜１０９０℃の低い温度でエピタキシャル膜を成長させることが開示されている。
【０００４】
　一方，エピタキシャルシリコンウェーハは，高温でエピタキシャル成長が行なわれるために，単結晶インゴットの育成段階で結晶内に形成された酸素析出物（ＢＭＤ）や酸素析出核などが高温熱処理によって消滅してしまい，ゲッタリング能力が低いという問題がある。
　ゲッタリング不足を解消するための対策としては，ポリバックシール（ＰＢＳ）法をエピタキシャル成長処理前に行う技術が知られている。ポリバックシール法とは，シリコンウェーハの裏面にポリシリコン膜を形成して，シリコンウェーハとの界面などにできる歪み場や格子不整合を利用するＥＧ（External Gettering）法の一例である。
【０００５】
　特許文献２では，ゲッタリング能力の向上を目的に，単結晶インゴット育成時にリンとゲルマニウムをドープしたシリコンウェーハにエピタキシャル膜を成長させる際，エピタキシャル膜を成長させる前にある特定のＰＢＳ条件でポリシリコン膜をシリコンウェーハの裏面に形成させることが開示されている。
　具体的には，ポリシリコン膜をシリコンウェーハの裏面に形成した場合にも，ＳＦがエピタキシャル膜に多数発生し，そのＳＦが段差としてシリコンウェーハの表面に現れて，シリコンウェーハの表面のＬＰＤレベルが大きく悪化するという不具合があるため，シリコンウェーハの裏面に，６００℃未満の温度でポリシリコン膜を形成することで，ＳＦの発生を効果的に抑制できることが開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１５３６３１号公報
【特許文献２】特開２０１１−９６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
　ところで，近年，基板抵抗率が０．９ｍΩ・ｃｍ以下のｎ型のシリコンウェーハのニーズが生じている。このようなニーズに対応するためには，単結晶インゴット育成時に赤リンが高濃度にドープされたシリコンウェーハ上に，エピタキシャル膜を形成したエピタキシャルシリコンウェーハが必要となる。
　そこで，このようなエピタキシャルシリコンウェーハを製造する際に，特許文献１，２に記載のような方法を適用することが考えられる。
【０００８】
　しかしながら，本発明者らの実験によれば，上述のように０．９ｍΩ・ｃｍ以下という基板抵抗率が非常に低い場合には，特許文献１，２に記載の方法を適用しても，ＳＦの発生が抑制できず，高品質のエピタキシャルシリコンウェーハを製造できないという問題があることが明らかとなった。また，基板抵抗率が低くなることに伴い，エピタキシャル膜の成長時に赤リンがシリコンウェーハから飛び出して，成長したエピタキシャル膜に取り込まれる現象（オートドープ）が発生し，エピタキシャル膜面内の抵抗率にばらつきが生じるという問題があることが明らかとなった。
【０００９】
　本発明の目的は，抵抗率が極めて低いシリコンウェーハを用いる場合でも，エピタキシャル膜へのＳＦの発生低減とエピタキシャル膜面内の抵抗率の均一化を図れるエピタキシャルシリコンウェーハを製造可能なエピタキシャルシリコンウェーハの製造方法，および，エピタキシャルシリコンウェーハを提供することにある。」
「【発明を実施するための形態】
【００４５】
　以下，本発明の実施形態を図面を参照して説明する。
　図２０に示すように，エピタキシャルシリコンウェーハの製造方法では，単結晶インゴット製造工程を行う（ステップＳ１）。
　この単結晶インゴット製造工程では，図示しない引き上げ装置を用いたＣＺ法（チョクラルスキー法）にて，ｎ型ドーパントとして赤リンを添加したシリコン融液から，図２１（Ａ）に示すような単結晶インゴット１を製造する。この単結晶インゴット１は，直径が２００ｍｍであり，肩部１１と，直胴部１２と，テール部１３とを備える。
　ここで，単結晶インゴット１から切り出されたシリコンウェーハの抵抗率が０．６ｍΩ・ｃｍ以上０．９ｍΩ・ｃｍ以下となるように，以下の条件で単結晶インゴット１を製造した。
　　　赤リン濃度：８．２９×１０１９ａｔｏｍｓ／ｃｍ３以上１．３２×１０２０ａｔｏｍｓ／ｃｍ３以下
　　　酸素濃度：７×１０１７ａｔｏｍｓ／ｃｍ３以上１２×１０１７ａｔｏｍｓ／ｃｍ３以下
　なお，ミスフィット転移を抑制するために，３．７０×１０１９ａｔｏｍｓ／ｃｍ３以上２．９３×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度のゲルマニウムを添加してもよい。
【００４６】
　この後，図２０に示すように，ステップＳ１で製造した単結晶インゴット１から，図２１（Ｂ）に示す評価用のシリコンウェーハ１４１を切り出す評価用ウェーハ切り出し工程を行う（ステップＳ２）。
　この評価用ウェーハ切り出し工程では，図２１（Ａ）に示すように，まず，単結晶インゴット１の直胴部１２のうち，単結晶インゴット製造工程において，温度が５７０℃±７０℃の範囲内であった時間が２００分を超える部分を，円柱状のアニール候補ブロック１４として切り出す。このアニール候補ブロック１４は，上述のような温度条件で製造されているため，クラスターが発生している可能性が高い。
　そして，このアニール候補ブロック１４を分割して，３個の円柱状の小ブロック１４０を得る。この後，この小ブロック１４０のテール部１３側の端部から，評価用のシリコンウェーハ１４１を切り出す。
　なお，小ブロック１４０の両端から評価用のシリコンウェーハ１４１を切り出してもよいし，肩部１１側から切り出してもよい。
【００４７】
　次に，図２０に示すように，ステップＳ２で切り出した評価用のシリコンウェーハ１４１に対して評価アニール工程を行う（ステップＳ３）。
　この評価アニール工程では，例えば１回で複数の評価用のシリコンウェーハ１４１をアニール可能なバッチ炉を用いてピット評価用熱処理を行う。そして，このバッチ炉内で，評価用のシリコンウェーハ１４１を水素ガス雰囲気下において１２００℃の温度で３０秒間熱処理する。
【００４８】
　この後，ステップＳ３で評価アニール工程を施した評価用のシリコンウェーハ１４１に対して，ピット観察工程を行う（ステップＳ４）。このピット観察工程では，表面検査装置（レーザーテック社製Ｍａｇｉｃｓ）を用いて，微小ピットを観察する。
　次に，ステップＳ４において，微小ピットが観察されたか否かを判断する（ステップＳ５）。
【００４９】
　このステップＳ５において，微小ピットが観察された，すなわち径が５００ｎｍ以上の微小ピットが１個／ｃｍ２以上（２００ｎｍのシリコンウェーハ１枚あたり３１４個以上）観察されたと判定した場合，この評価用のシリコンウェーハ１４１を含む小ブロック１４０から，図２１（Ｂ），（Ｃ）に示すように，製品用のシリコンウェーハ１４２を切り出す。そして，図２０に示すように，この製品用のシリコンウェーハ１４２に対して，裏面酸化膜形成工程（ステップＳ６），裏面酸化膜除去工程（ステップＳ７），アルゴンアニール工程（ステップＳ８），水素ベーク工程（（エピタキシャル膜形成工程）ステップＳ９），エピタキシャル膜成長工程（（エピタキシャル膜形成工程）ステップＳ１０）の処理を行う。
　すなわち，この製品用のシリコンウェーハ１４２にはクラスターが発生している可能性が高いため，アルゴンアニール工程を含む全ての工程を行う。
【００５０】
　具体的には，ステップＳ６の裏面酸化膜形成工程では，連続式常圧ＣＶＤ装置（天谷製作所製　ＡＭＡＸ１２００）を用いて以下の条件で処理を行い，図２２（Ｄ）に示すように，製品用のシリコンウェーハ１４２の裏面に酸化膜１６（以下，裏面酸化膜１６という）を形成する。
　　　原料ガス：モノシラン（ＳｉＨ４）と酸素（Ｏ２）の混合ガス
　　　裏面酸化膜の厚さ：５５０ｎｍ（１００ｎｍ以上１５００ｎｍ以下）
　　　成膜温度：４３０℃（４００℃以上４５０℃以下）
　このような裏面酸化膜１６を設けることによって，オートドープ現象が抑制される。
【００５１】
　また，ステップＳ７の裏面酸化膜除去工程では，研磨やエッチングなどの各種手法（例えば，特開２００３−２７３０６３号公報，特開２０１１−１１４２１０号公報参照）を用いて，図２２（Ｅ）に示すように，製品用のシリコンウェーハ１４２の裏面外周部に存在する酸化膜１６を除去する。ここで，酸化膜１６の除去幅は，製品用のシリコンウェーハ１４２の外縁から５ｍｍ未満であることが好ましい。
　このように裏面酸化膜１６の外周部を除去することによって，ノジュールの発生が抑制される。
【００５２】
　また，ステップＳ８のアルゴンアニール工程では，１回で複数の製品用のシリコンウェーハ１４２をアニール可能なバッチ炉を用い，以下の条件で熱処理を行う。
　　　雰囲気：アルゴンガス
　　　熱処理温度：１２００℃〜１２２０℃
　　　熱処理時間：６０分以上１２０分以下
　このようなアルゴンアニール工程を行うことによって，製品用のシリコンウェーハ１４２に発生しているクラスターが溶体化して無くなる，あるいは少なくなる。
　なお，アルゴンアニール工程において赤リンが外方拡散することで，製品用のシリコンウェーハ１４２の表面には，厚さが０．６５μｍ以上０．９１μｍ以下の外方拡散層が形成され，遷移領域幅が増大してしまう。しかし，その後のデバイス製造時における熱処理によって，濃度の高い位置から低い位置に赤リンが移動するため，問題とはならない。
【００５３】
　また，ステップＳ９の水素ベーク工程では，エピタキシャル装置内において，製品用の
シリコンウェーハ１４２に対して以下の条件で熱処理を行う。
　　　雰囲気：水素ガス
　　　熱処理温度：１２００℃（１０５０℃以上１２００℃以下）
　　　熱処理時間：３０秒（３０秒以上３００秒以下）
　すなわち，評価アニール工程のピット評価用熱処理とほぼ同じ条件で熱処理を行う。
　このような水素ベーク工程を行うことによって，製品用のシリコンウェーハ１４２表面に付着した自然酸化膜やパーティクルが除去され，製品用のシリコンウェーハ１４２の清浄化を図ることができる。
【００５４】
　また，
ステップＳ１０のエピタキシャル膜成長工程では，水素ベーク工程を行った製品用のシリコンウェーハ１４２に対して以下の条件でエピタキシャル膜を成長させる
　　　ドーパントガス：フォスフィン（ＰＨ３）ガス
　　　原料ソースガス：トリクロロシラン（ＳｉＨＣｌ３）ガス
　　　キャリアガス：水素ガス
　　　成長温度：１０８０℃（１０００℃以上１１５０℃以下）
　　　エピタキシャル膜の厚さ：５μｍ（１μｍ以上１０μｍ以下）
　　　抵抗率（エピ膜抵抗率）：１Ω・ｃｍ（０．０１Ω・ｃｍ以上１０Ω・ｃｍ以下）
　　　（
赤リン濃度：４．８６×１０１５ａｔｏｍｓ／ｃｍ３（４．４４×１０１４ａｔｏｍｓ／ｃｍ３以上４．５３×１０１８ａｔｏｍｓ／ｃｍ３以下
　
このようなエピタキシャル膜成長工程を行うことによって，図２２（Ｆ）に示すように，製品用のシリコンウェーハ１４２の表面にエピタキシャル膜１７が形成されたエピタキシャルシリコンウェーハ２が製造される
【００５５】
　ここで，裏面酸化膜形成工程前における製品用のシリコンウェーハ１４２にクラスターが発生していた場合でも，アルゴンアニール工程を行うことによって当該クラスターが無くなっているあるいは少なくなっているため，エピタキシャルシリコンウェーハ２に発生しているＳＦの個数が１個／ｃｍ２以下となる。また，１枚のエピタキシャルシリコンウェーハ２に発生しているＬＰＤの個数が３１４個以下となる。したがって，高品質のエピタキシャルシリコンウェーハ２を製造することができる。
　さらには，裏面酸化膜除去工程を行ってからアルゴンアニール工程を行うため，裏面酸化膜１６で覆われていない外周部からの赤リンの外方拡散を促進させることができ，オートドープ現象の発生を抑制できる。このため，エピタキシャル膜１７面内の抵抗率の均一化を図れる。
【００５６】
　一方，図２０に示すように，ステップＳ５において，微小ピットが観察されなかった，すなわち径が５００ｎｍ以上の微小ピットが１個／ｃｍ２以上（２００ｎｍのシリコンウェーハ１枚あたり３１４個以上）観察されなかったと判定した場合，この評価用のシリコンウェーハ１４１を含む小ブロック１４０から切り出した製品用のシリコンウェーハ１４２に対して，ステップＳ６，Ｓ７，Ｓ９，Ｓ１０とそれぞれ同じ条件で，裏面酸化膜形成工程（ステップＳ１１），裏面酸化膜除去工程（ステップＳ１２），水素ベーク工程（（エピタキシャル膜形成工程）ステップＳ１３），エピタキシャル膜成長工程（（エピタキシャル膜形成工程）ステップＳ１４）の処理を行う。
　すなわち，この製品用のシリコンウェーハ１４２にはクラスターが発生している可能性が低いため，クラスターを溶体化するためのアルゴンアニール工程を行う必要がない。このような理由から，アルゴンアニール工程を除く全ての工程を行う。
　そして，上述のステップＳ１１〜Ｓ１４の処理を行うことによって，エピタキシャルシリコンウェーハ２に発生しているＳＦの個数が１個／ｃｍ２以下であって，１枚のエピタキシャルシリコンウェーハ２に発生しているＬＰＤの個数が３１４個以下の高品質のエピタキシャルシリコンウェーハ２を製造することができる。
　【００５７】
　また，図２１（Ａ）に示すように，単結晶インゴット製造工程において，温度が５７０℃±７０℃の範囲内であった時間が２００分以下の部分（アニール候補ブロック１４のテール部１３側の部分）を，円柱状のアニール不要ブロック１５として切り出す。このアニール不要ブロック１５は，上述のような温度条件で製造されているため，クラスターが発生している可能性が極めて低い。
　そして，このアニール不要ブロック１５から製品用のシリコンウェーハを切り出して，上述のステップＳ２〜Ｓ１０の処理を行わずに，ステップＳ１１〜Ｓ１４の処理のみを行うことによって，上述のような高品質のエピタキシャルシリコンウェーハ２を製造することができる。」
（２）したがって，引用文献２には，次の技術的事項が記載されていると認められる。
・水素ベーク工程を行った製品用のシリコンウェーハに対して，エピタキシャル膜成長工程を行い，赤リン濃度が，４．８６×１０１５ａｔｏｍｓ／ｃｍ３であるエピタキシャル膜を得ること。
　３　引用文献３について
（１）拒絶査定において周知技術を示す文献として引用された引用文献３には，図面とともに次の事項が記載されている。
「【００２６】
　
熱処理
　本発明の活性化方法では，上記「ホウ素イオン注入層の形成」にて得られたホウ素イオン注入層を有するダイヤモンド基板を熱処理する。具体的には，該ダイヤモンド基板を１６００℃以上，好ましくは１６００〜２０００℃で熱処理する。
【００２７】
　１６００℃以上で熱処理することにより，注入したホウ素イオンを結晶格子の置換位置に好適に置き換えると同時に，イオン注入による結晶性の乱れを有効に回復させことができ，結果，電気的に活性なホウ素イオン注入層を好適に得ることができる。
【００２８】
　熱処理における熱処理時間は，熱処理温度等に応じて適宜設定すればよいが，２〜５時間程度が好ましい。
【００２９】
　
熱処理における雰囲気は，特に限定されないが，真空中又は不活性ガス雰囲気中が好ましく，真空中がより好ましい
【００３０】
　真空中の場合，残留気体の圧力が，約１０−3Ｐａ以下であることが好ましく，約１０−4Ｐａ以下であることがより好ましく，約１０−5Ｐａ以下であることが最も好ましい。
【００３１】
　
不活性ガス雰囲気中の場合，不活性ガスは高純度（９９．９９９９９９％以上，好ましくは９９．９９９９９９９％以上）であることが望ましい
不活性ガスとしては，例えばアルゴンガス
が挙げられる
（２）したがって，引用文献３には，次の技術的事項が記載されていると認められる。
・熱処理における雰囲気は，特に限定されないが，真空中又は不活性ガス雰囲気中が好ましく，真空中がより好ましく，不活性ガス雰囲気中の場合，不活性ガスは高純度（９９．９９９９９９％以上，好ましくは９９．９９９９９９９％以上）であることが望ましく，不活性ガスとしては，例えばアルゴンガスが挙げられること。
第５　対比・判断
　１　本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると，次のことがいえる。
　ア　引用発明における「シリコン結晶基板のリンの濃度」，及び，「シリコン結晶基板」は，それぞれ，本願発明１における「ｎ型ドーパントのドーパント濃度」，及び，「シリコンウェーハ」に相当する。
　イ　引用発明の「４．７×１０ １９ 〜９．４７×１０ １９ ａｔｏｍｓ／ｃｍ ３ の範囲内」，「１１１０〜１２００℃の温度範囲」，及び，「３０秒〜３００秒の熱処理条件」は，いずれも，本願発明１の「１．０×１０19ａｔｏｍｓ／ｃｍ3以上」，「９００〜１３００℃の熱処理温度」，及び，「１〜３００ｓｅｃの熱処理時間」に包含される。
　ウ　引用発明の「例えば，水素ガス，又はアルゴンのような不活性ガスの雰囲気中」と，本願発明１の「Ａｒガス雰囲気下」は，「不活性ガス雰囲気下」の範囲で一致する。
　エ　引用発明の，１１１０〜１２００℃の温度範囲で，３０秒〜３００秒の熱処理条件は，高温かつ短時間の熱処理であるから，急速熱アニーリング工程ということができる。
　オ　したがって，本願発明１と引用発明との間には，次の一致点，相違点があるといえる。
（一致点）
「ｎ型ドーパントのドーパント濃度が１．０×１０19ａｔｏｍｓ／ｃｍ3以上のシリコンウェーハを準備する，シリコンウェーハ準備工程と，
　前記シリコンウェーハ準備工程に次いで，該シリコンウェーハで準備した前記シリコンウェーハを，不活性ガス雰囲気下にて，９００〜１３００℃の熱処理温度で，１〜３００ｓｅｃの熱処理時間で熱処理を行う，急速熱アニーリング工程と，
　前記急速熱アニーリング工程を行った後の，前記シリコンウェーハ上に，エピタキシャル層を成長させる，エピタキシャル成長工程と，を含む
　エピタキシャルシリコンウェーハの製造方法。」
（相違点）
＜相違点１＞　本願発明１では，急速熱アニーリング工程は，「Ａｒガス雰囲気下」にて行われるのに対して，引用発明では，「ここで実施するベーク処理条件としては，シリコン結晶基板の表層に微小ピットを形成可能な熱処理であればよく，例えば，水素ガス，又はアルゴンのような不活性ガスの雰囲気中」と特定されている点。
＜相違点２＞本願発明１では，エピタキシャル成長工程が，急速熱アニーリング工程を行った後の，「裏面にポリシリコンが形成されていない」シリコンウェーハ上にエピタキシャル層を成長させるものであるのに対して，引用発明のエピタキシャル成長工程（ステップＳ１０）は，シリコン結晶基板の裏面（後の工程でシリコンエピタキシャル層を成長させない側の面）側に対して，ポリシリコン層を形成するＰＢＳ形成工程（ステップＳ５）の後で行われるものである点。
＜相違点３＞本願発明１では，エピタキシャル成長工程が，急速熱アニーリング工程を行った後のシリコンウェーハ上に，「該シリコンウェーハの研磨を行うことなく」エピタキシャル層を成長させるものであるのに対して，引用発明のエピタキシャル成長工程（ステップＳ１０）は，このベーク処理の後に，研磨処理を実行して，シリコン結晶基板の表層に発生させた微小ピットを減少させる行程であって，より多く，できれば全ての微小ピットを除去することが好ましく，具体的には，研磨量としては，ピットの深さと想定される５ｎｍ以上とすることが好ましい行程（ステップＳ８）の後で行われるものである点。
＜相違点４＞本願発明１では，エピタキシャル層のドーパント濃度は，「１．０×１０19ａｔｏｍｓ／ｃｍ3未満」であると特定されているのに対して，引用発明では，濃度が明記されていない点。
（２）相違点についての判断
　ア　相違点３について
　事案にかんがみ，相違点３について最初に検討する。
　引用発明は，「電気抵抗率調整用のｎ型ドーパントとしてリン（Ｐ）がドープされ，かつゲルマニウム（Ｇｅ）がドープされたシリコン結晶基板をベースにし，シリコン結晶基板の裏面側にポリシリコン層が形成されたエピタキシャルシリコンウェーハにおける，ミスフィット転位発生とスタッキングフォルト（ＳＦ）発生の双方を抑制したエピタキシャルシリコンウェーハの製造方法」である。
　そして，上記第４の１（２）のとおり，引用文献１の記載から，積層欠陥（スタッキングフォルト，以下ＳＦという。）がシリコンエピタキシャル層に発生した場合には，そのＳＦが段差としてウェーハ表面に現れて，ウェーハ表面のＬＰＤ（Light Point Defect：ライト・ポイント・デフェクト）レベルが悪化することが知られており，引用発明において，研磨取代が０μｍ，すなわち研磨処理を行っていない場合には，エピタキシャル成長処理後のウェーハに発生する前期ＬＰＤの数が，１０００個以上となり，実用に供することができなくなることが理解される。
　してみれば，引用発明において，研磨処理を実行して，シリコン結晶基板の表層に発生させた微小ピットを減少させる行程（ステップＳ８）を除外することは，引用発明の，スタッキングフォルト（ＳＦ）発生の抑制という効果を損なうものであるから，当業者がこのような選択を行うことには阻害要因がある。
　したがって，本願発明１は，当業者であっても引用発明，及び引用文献２，３に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
　２　本願発明２ないし６について
　本願発明２ないし６も，本願発明１と同一の構成を備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明，拒絶査定において引用された引用文献２ないし３に記載された技術的事項及び周知技術に基づいて容易に発明できたものとはいえない。
第６　原査定について
　上記第５で判断したとおり，本願発明１ないし６は，当業者であっても，拒絶査定において引用された引用文献１ないし３に基づいて，容易に発明できたものとはいえない。したがって，原査定の理由を維持することはできない。
第７　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。