(57)【要約】  光電変換膜とキャパシタを介して結合され、光電変換膜に生成された正孔と電子供給源アレイから光電変換膜に供給された電子とが結合することによって流れる光電変換膜電流を検出する光電変換膜電流検出器と、オフセット電流を生成して光電変換膜電流に重畳するオフセット電流源と、光電変換膜電流にオフセット電流が重畳された電流を時間積分して積分信号を生成する積分器と、画素領域の各々に電子を供給する画素期間ごとに上記積分信号をサンプリングして画像信号を生成するサンプリング手段と、を有する。
2010079702.tif 000002
【特許請求の範囲】
【請求項１】
アバランシェ増倍により光入射に対応した正孔を生成する光電変換膜と、複数の電子供給源がマトリクス状に配置された電子供給源アレイと、前記電子供給源アレイを走査して前記光電変換膜の複数の画素領域に電子を順次供給する走査ドライバと、を備えた撮像装置であって、
前記光電変換膜とキャパシタを介して結合され、前記光電変換膜に生成された正孔と前記電子供給源アレイから前記光電変換膜に供給された電子とが結合することによって流れる光電変換膜電流を検出する光電変換膜電流検出器と、
オフセット電流を生成して前記光電変換膜電流に重畳するオフセット電流源と、
前記光電変換膜電流に前記オフセット電流が重畳された電流を時間積分して積分信号を生成する積分器と、
前記画素領域の各々に電子を供給する画素期間ごとに前記積分信号をサンプリングして画像信号を生成するサンプリング手段と、を有することを特徴とする撮像装置。
【請求項２】
前記積分信号を前記画素期間ごとにリセットするリセット手段を有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記オフセット電流は、前記電子供給源の電流よりも大であることを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記電子供給源アレイの走査におけるブランキング期間に前記サンプリング手段のサンプリング出力端子を接地電位にクランプさせるクランプ回路を有することを特徴とする請求項１ないし３のいずれか１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子供給源が配列された電子供給源アレイと光電変換膜とを有する撮像素子、及び当該撮像素子を駆動する駆動回路からなる撮像装置に関する。
【背景技術】
【０００２】
電界を印加することによって電子を引き出す電子放出源をマトリクス状に配置した電子放出源アレイと、光電変換膜とを備えた撮像装置が提案されている（例えば、特許文献１）。冷陰極型電子放出源としては、例えば、ＨＥＥＤ（high-efficiency electron emission device）（例えば、非特許文献１）やスピント型の冷陰極アレイがある。また、カーボンナノチューブ等のタイプがある。ＨＥＥＤは、低電圧駆動が可能であり、構造が単純であるという特長を有し、撮像デバイスへの応用研究が進められている。また、他の電子供給素子アレイとしては、スイッチングトランジスタで構成され、コレクタあるいはドレイン電極が光電変換膜の画素領域部分に接続されたスイッチングトランジスタ・アレイがある。【０００３】
また、光電変換膜としては、例えば、ＨＡＲＰ（High-gain Avalanche Rushing amorphous Photoconductor) 光電変換膜がある。【０００４】
例えば、冷陰極型電子放出素子アレイを用いた撮像装置においては、冷陰極型電子放出素子の各々がそれぞれの駆動期間に光電変換膜の対応する画素領域へ電子ビーム放出（電子ビーム照射）を行う。そして、その光電変換膜の画素領域に入射光の光量に応じて蓄積されている正孔を中和し、その中和電流を光電変換膜の電極を通じて取り出すことで光電変換膜の当該画素領域の画像信号を検出する。なお、スイッチングトランジスタ・アレイにおいては、電子ビーム照射の代わりに光電変換膜への電流注入によって画像信号の検出がなされる。【０００５】
従来技術においては、例えば、図１に示すように、光電変換膜電流検出器１０１によって光電変換膜の電極（ＨＡＲＰ電極）から中和電流（ＨＡＲＰ電流）を取り出し、これを電圧値に変換した後、ローパスフィルタ（ＬＰＦ）１０２を通すことによって画像信号成分を抽出するように構成されていた。この方法は回路が簡便であるというのが最大の利点である。【０００６】
図２に示すように、画素（ＰＸ(j)，ＰＸ(j+1)）ごとに放出電子量（ＨＥＥＤ放出電流）にばらつきがある場合、放出電子量の少ない画素（ＰＸ(j)）では波高値が低く時間幅（Ｔ(j)）が長くなり、放出電子量の多い画素（ＰＸ(j+1)）では波高値が高く時間幅（Ｔ(j+1)）が短くなる。ＨＡＲＰ電流の積分値Ｉｈ(k)×Ｔ(k)＝Ｑpx(k)、（ｋ＝j,j+1）は光電変換膜の対応画素の蓄積正孔量であるので、ＬＰＦ１０２を通した後のＤＣ（直流）成分は、各電子放出素子に放出電子量のばらつきがあっても当該画素の画像信号になっている。【０００７】
しかしながら、図２に示すように、各電子放出素子に放出電子量のばらつきがある場合、光電変換膜（ＨＡＲＰ）電流波形のパルス幅及び高さは異なるため、ＬＰＦ１０２を通した後の波形は変則的な変調がかかった状態となる。すなわち、ＨＡＲＰ電流パルスが均一な場合とは異なり、ＬＰＦ１０２の帯域内に当該変則的変調に起因する周波数成分が生じることとなる。従って、各電子放出素子に放出電子量のばらつきがあると画像信号のノイズとなって現れ、信号雑音比（Ｓ／Ｎ）の低下、画質の劣化を生じさせるという問題があった。【０００８】
さらに、撮像装置の高精細度化の要請も高まってきており、高速に動作が可能で、かつＳ／Ｎの高い高画質・高性能な撮像装置を実現することが望まれている。
【特許文献１】特開平６−１７６７０４号公報
【非特許文献１】パイオニアＲ＆Ｄ誌、Vol.17, No.2, 2007,pp.61-69
【発明の開示】
【発明が解決しようとする課題】
【０００９】
光電変換膜（ＨＡＲＰ）にはアバランシェ増倍のための高電圧が印加されている。ＨＡＲＰ電流検出器は、ＨＡＲＰ電極と結合キャパシタによって結合され、ＨＡＲＰ電流を検出するように構成されている。しかしながら、ＨＡＲＰ検出電流によりＨＡＲＰ電流検出器において電位変動が生じ、その電位変動が結合キャパシタによる容量結合を通じてＨＡＲＰ電極に印加されることによって光電変換膜（ＨＡＲＰ）への印加電圧を乱れさせてノイズの原因になるという問題があることが分かった。【００１０】
本発明は、上記した点に鑑みてなされたものであって、その目的とするところは、電子供給素子アレイの各素子間に電子供給量のばらつきがある場合であっても、Ｓ／Ｎの高い高性能、高画質、高速動作が可能な撮像装置を提供することが一例として挙げられる。また、ＨＡＲＰ電流検出器における電位変動によるＨＡＲＰ印加電圧への乱れを抑制して安定かつ高精度の画像信号を生成する撮像装置を提供することも本発明の目的の１つである。
【課題を解決するための手段】
【００１１】
本発明の撮像装置は、アバランシェ増倍により光入射に対応した正孔を生成する光電変換膜と、複数の電子供給源がマトリクス状に配置された電子供給源アレイと、電子供給源アレイを走査して光電変換膜の複数の画素領域に電子を順次供給する走査ドライバと、を備えた撮像装置であって、
光電変換膜とキャパシタを介して結合され、光電変換膜に生成された正孔と電子供給源アレイから光電変換膜に供給された電子とが結合することによって流れる光電変換膜電流を検出する光電変換膜電流検出器と、
オフセット電流を生成して光電変換膜電流に重畳するオフセット電流源と、
光電変換膜電流にオフセット電流が重畳された電流を時間積分して積分信号を生成する積分器と、
画素領域の各々に電子を供給する画素期間ごとに上記積分信号をサンプリングして画像信号を生成するサンプリング手段と、を有している。
【図面の簡単な説明】
【００１２】
【図１】従来の光電変換膜の電極から中和電流を取り出し、ローパスフィルタ（ＬＰＦ）によって画像信号成分を抽出する構成を示すブロック図である。
【図２】図１に示す従来技術において、電子放出素子に放出電子量のばらつきがある場合、ＬＰＦの帯域内に変則的変調に起因するノイズが生じることを示す図である。
【図３】ＨＥＥＤ冷陰極ＨＡＲＰ撮像素子の構成を模式的に示す断面図である。
【図４】ＨＥＥＤ冷陰極アレイ、ＨＥＥＤ冷陰極アレイを駆動するＹ走査ドライバ及びＸ走査ドライバ、装置全体を制御するコントローラの構成を示すブロック図である。
【図５】アクティブ駆動型ＨＥＥＤ冷陰極アレイの構造を説明する図であって、画素部分を模式的に示す部分断面図である。
【図６】本実施例の撮像装置の構成を模式的に示す図である。
【図７】図６に示す画像信号検出部の構成を示すブロック図である。
【図８】図７に示す画像信号検出部の各構成要素の出力信号波形を、ＨＥＥＤ冷陰極アレイ素子からの放出電子量が等しい場合について模式的に示す図である。
【図９】ＨＡＲＰ光電変換膜の各画素領域への入射光量が等しく、ＨＥＥＤ冷陰極アレイ素子からの放出電子量が異なる場合の画像信号検出部の各構成要素の出力信号波形を模式的に示す図である。
【図１０】本発明の実施例２である画像信号検出部の構成を示すブロック図である。
【図１１】ＨＡＲＰ光電変換膜の各画素領域への入射光量が異なり、かつ、ＨＥＥＤ冷陰極アレイ素子からの放出電子量が異なる場合における、画像信号検出部各構成要素の出力信号波形を模式的に示す図である。
【図１２】走査ラインＹｋにおいて、Ｘ方向（水平方向）の走査駆動によって当該走査ラインの画素ＰＸ(j)を点順次走査する場合の動作及び積分リセット動作を模式的に示す図である。
【図１３】積分器の回路構成の一例を示す回路図である。
【図１４】積分器の回路構成の他の例を示す回路図である。
【図１５】積分器の回路構成の他の例を示す回路図である。
【図１６】本発明の実施例３である積分型検出部の構成を示すブロック図である。
【図１７】電流取り込み用トランジスタのベース・エミッタ間電圧Ｖbeに対するエミッタ電流Ｉeの関係を示す図である。
【図１８】実施例３の各構成要素の出力信号波形を模式的に示す図である。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施例を図面を参照しつつ説明する。尚、以下に説明する図において、実質的に同一又は等価な構成要素には同一の参照符を付している。
【実施例１】
【００１４】
図３は、ＨＥＥＤ冷陰極ＨＡＲＰ撮像素子１０の構成を模式的に示す断面図である。ＨＥＥＤ冷陰極ＨＡＲＰ撮像素子（以下、冷陰極撮像素子ともいう。）１０は、アクティブ駆動型ＨＥＥＤ（High-efficiency Electron Emission Device）冷陰極アレイとＨＡＲＰ（High-gain Avalanche Rushing amorphous Photoconductor) 光電変換膜とを組み合わせた撮像素子である。より詳細には、冷陰極撮像素子１０は、ＨＡＲＰ光電変換膜１１と、ＨＥＥＤ冷陰極アレイチップ２４と、ＨＡＲＰ光電変換膜１１及びＨＥＥＤ冷陰極アレイ２０間に配されたメッシュ電極（中間電極）１５を有している。後述するように、ＨＥＥＤ冷陰極アレイチップ２４には、アクティブ駆動型ＨＥＥＤ冷陰極アレイ（以下、単に、ＨＥＥＤ冷陰極アレイという。）２０と、Ｙ走査ドライバ２２及びＸ走査ドライバ２３（図示しない）とが一体に形成されている。なお、光電変換膜としてＨＡＲＰ構造の光電変換膜を用い、また、冷陰極アレイとしてＨＥＥＤ構造の冷陰極アレイを用いた場合について説明するが、これらは例示に過ぎず他の構成の光電変換膜及び冷陰極アレイや電子供給源を用いてもよい。【００１５】
図に示すように、ＨＡＲＰ光電変換膜１１は透光性導電膜１２上に形成され、透光性導電膜１２は透光性基板１３上に形成されている。ＨＡＲＰ光電変換膜１１は、アモルファス・セレン（Ｓｅ）を主成分として構成されているが、他の材料、例えば、シリコン（Ｓｉ）や、酸化鉛（ＰｂＯ）、セレン化カドミウム（ＣｄＳｅ）、砒化ガリウム（ＧａＡｓ）等の化合物半導体などを用いることもできる。透光性導電膜１２は、酸化スズ（ＳｎＯ2）膜、ＩＴＯ（酸化インジウムスズ）膜などで形成することができる。透光性導電膜１２には、後述するように、ガラスハウジング１０Ａに設けられた接続端子（入出力端子）Ｔ１を介して所定の正電圧（以下、ＨＡＲＰ電位又はＨＡＲＰ電圧ともいう。）が印加される。【００１６】
透光性基板１３は、冷陰極撮像素子１０が撮像する波長の光を透過する材料で形成されていればよい。例えば、可視光による撮像を行う場合には可視光を透過するガラス等の材料で形成され、紫外光による撮像の場合には紫外光を透過するサファイア、石英ガラス等の材料で形成されている。また、Ｘ線による撮像の場合には、Ｘ線を透過する材料、例えば、ベリリウム（Ｂｅ）、シリコン（Ｓｉ）、窒化ホウ素（ＢＮ）、酸化アルミニウム（Ａｌ2Ｏ3）等で形成されていればよい。【００１７】
メッシュ電極１５には、複数の開口が設けられており、公知の金属材料、合金、半導体材料等で形成されている。メッシュ電極１５には接続端子Ｔ５を介して所定の正電圧（以下、メッシュ電圧又はメッシュ電位ともいう。）が印加される。メッシュ電極は、電子加速及び余剰電子回収のために設けられる中間電極である。【００１８】
ＨＥＥＤ冷陰極アレイ２０については、後に詳述するが、ＨＥＥＤを駆動するＭＯＳ（Metal Oxide Semiconductor）トランジスタのゲート電極はＸ走査ドライバ２３（水平走査回路）に接続され、ソース電極（Ｓ）はＹ走査ドライバ２２（垂直走査回路）に接続され、点順次走査がなされる。Ｙ走査ドライバ２２及びＸ走査ドライバ２３はＨＥＥＤ冷陰極アレイチップ２４上にＨＥＥＤ冷陰極アレイ２０と一体に、１チップとして構成され、ガラスハウジング１０Ａ内に設けられている（図示しない）。ＨＥＥＤ冷陰極アレイチップ２４の駆動に必要な信号や電圧などはガラスハウジング１０Ａに設けられた接続端子（入出力端子）Ｔ２，Ｔ３，Ｔ４を介して供給される。【００１９】
これらの全ての構成要素はフリットガラスまたはインジウムメタルによってシールされたガラスハウジング１０Ａ内に真空封入されている。【００２０】
図４は、ＨＥＥＤ冷陰極アレイ２０及びＨＥＥＤ冷陰極アレイ２０を駆動するＹ走査ドライバ２２、Ｘ走査ドライバ２３、装置全体を制御するコントローラ２５の構成を示すブロック図である。Ｙ走査ドライバ２２及びＸ走査ドライバ２３はＨＥＥＤ冷陰極アレイチップ２４として１チップとして構成されている。なお、コントローラ２５や、後述するその他の回路が当該チップ上に設けられていてもよい。【００２１】
ＨＥＥＤ冷陰極アレイ２０は、図４に模式的に示すように，Ｓｉウェハ上に形成した駆動回路ＬＳＩ上にＨＥＥＤ冷陰極アレイを直接積層して一体化したアクティブ駆動型電界放出アレイ（ＦＥＡ：Field Emitter Array）として構成され、点順次スキャンがなされる撮像動作の高速駆動（例えば、１画素の駆動パルス幅が数１０ｎｓ以下）に対応することができる。ＨＥＥＤ冷陰極アレイ２０は、Ｙ方向（垂直方向）及びＸ方向（水平方向）にそれぞれｎライン及びｍラインの走査駆動線（以下、単に、走査ラインという。）に接続されたｎ行及びｍ列（画素数はｎ×ｍ）からなるマトリクス配列の複数の画素から構成されている。例えば、６４０×４８０画素（ＶＧＡ規格）の高精細ＨＥＥＤ冷陰極アレイとして構成されている。【００２２】
Ｙ走査ドライバ２２及びＸ走査ドライバ２３はコントローラ２５からの垂直同期信号（V-Sync）、水平同期信号（H-Sync）、クロック信号（CLK）等の制御信号に基づいて点順次走査及び画素の駆動を行う。すなわち、Ｙ方向に走査ライン（Ｙj，j=1,2,..,n）を順次走査し、ある１つの走査ライン（Ｙkとする）の選択時にＸ方向に走査ライン（Ｘi，i=1,2,..,m）を順次走査して当該走査ライン（Ｙk）上の各画素を選択駆動することによって点順次走査を実行する。【００２３】
図５は、アクティブ駆動型ＨＥＥＤ冷陰極アレイ２０の構造を説明する図であって、画素部分を拡大して模式的に示す部分断面図である。ＨＥＥＤ冷陰極アレイ２０は、ＭＯＳトランジスタアレイからなる駆動回路４０と、駆動回路４０を駆動制御するＹ走査ドライバ２２及びＸ走査ドライバ２３とを形成した後、駆動回路４０の上部にＨＥＥＤ部３１が形成されている。【００２４】
図５に示すように、ＨＥＥＤ部３１は、下部電極３３、シリコン（Ｓｉ）層３４、酸化シリコン（ＳｉＯx）層３５、例えばタングステン（Ｗ）からなる上部電極３６、炭素（Ｃ）層３７の積層構造からなるＭＩＳ(Metal Insulator Semiconductor) 型の冷陰極電子放出源である。ＨＥＥＤ冷陰極アレイ２０の上部電極３６は全画素共通になっており、下部電極３３およびＳｉ層３４を分割して各画素を電気的に分離している。【００２５】
ＨＥＥＤ部３１の下部電極３３は、駆動回路４０のＭＯＳトランジスタのドレイン電極Ｄにビアホールを介して接続されている。また、前述のように、ＭＯＳトランジスタのゲート電極Ｇとソース電極ＳはＸ走査ドライバ２３及びＹ走査ドライバ２２に接続されている。そして、電子を放出させる画素のスイッチングはＭＯＳトランジスタのドレイン電位、すなわち、ＨＥＥＤ部３１の各画素の下部電極３３の電位を制御することによって行われる。【００２６】
また、ＨＥＥＤ冷陰極アレイ２０の画素数は、例えば、640×480 画素（VGA）であり、１画素のサイズは20×20μｍ2である。１画素の表面部には、電子放出のための開口部であるエミッションサイトＥＳが設けられている。例えば、１画素の8×8μｍ2の領域には、直径ＤＥが約１μｍであるエミッションサイトＥＳ（１μｍφ）が3×3 個形成されている。１つのエミッションサイトＥＳからは、例えば、数マイクロアンペア（μＡ）の電子流が放出される（放出電流密度は、約４Ａ／ｃｍ2）。なお、本実施例において示す数値は単なる例示に過ぎず、撮像素子が用いられる装置、撮像素子の解像度、感度等に応じて、適宜変更して適用することが可能である。
［撮像装置の構成及び動作］
図６は、本実施例の撮像装置５０の構成を模式的に示す図である。撮像装置５０には、画像信号検出部５１と、Ｙ走査ドライバ２２、Ｘ走査ドライバ２３及び画像信号検出部５１を制御するコントローラ２５とが設けられている。【００２７】
また、図６に示すように、透光性導電膜１２には外部電源回路が接続され、所定の正電圧（ＨＡＲＰ電圧）ＶharpがＨＡＲＰ光電変換膜１１に印加されるとともに、キャパシタＣ１を介してＨＡＲＰ電流が画像信号検出部５１に供給されるように構成されている。また、メッシュ電極１５には所定の正電圧（メッシュ電圧又はＭＥＳＨ電圧）Ｖmeshが印加されるように構成されている。また、ＨＥＥＤ部３１の上部電極３６には所定の正電圧（ＨＥＥＤ駆動電圧）Ｖｄが印加されるように構成されている。なお、これらの電圧値を例示すると、Ｖharp＝１．５ｋＶ、Ｖmesh＝４７０Ｖ、Ｖｄ＝２３Ｖであるが、これらの値に限定されるものではない。【００２８】
次に、撮像装置５０の動作について説明する。外部からの光が透光性導電膜１２を経てＨＡＲＰ光電変換膜１１に入射すると、透光性導電膜１２近傍の膜内部に入射光量に応じた電子・正孔対が生成される。このうち正孔は透光性導電膜１２を介してＨＡＲＰ光電変換膜１１に印加された強い電界によって加速され、ＨＡＲＰ光電変換膜１１を構成する原子と次々衝突して新たな電子・正孔対を生み出す。このように、アバランシェ増倍された正孔がＨＡＲＰ光電変換膜１１のＨＥＥＤ冷陰極アレイ２０に対向する側（透光性導電膜１２の反対側）に蓄積され、入射光像に対応した正孔パターンが形成される。その正孔パターンとＨＥＥＤ冷陰極アレイ２０から放出された電子とが結合する際の電流が入射光像に応じたＨＡＲＰ電流として出力される。【００２９】
なお、Ｙ走査ドライバ２２、Ｘ走査ドライバ２３、画像信号検出部５１及びコントローラ２５を含む撮像装置５０の各構成要素はクロック信号（CLK）に基づいて（同期して）動作し、ここで説明する各種信号の検出、ドライバ駆動、信号処理等の種々の動作がなされる。【００３０】
図７は、画像信号検出部５１の構成を示すブロック図である。画像信号検出部５１は、ＨＡＲＰ信号検出器５３、積分器５５及びサンプル・ホールド回路５６から構成されている。上記したように、画像信号検出部５１のこれらの構成要素は、コントローラ２５の制御及びクロック信号（CLK）に基づいて動作する。【００３１】
また、図８は、かかる画像信号検出部５１の各構成要素の出力信号波形を模式的に示している。なお、説明の簡便さのため、２つの画素ＰＸ(j)，ＰＸ(j+1)について示している。また、当該画素の期間（画素期間）についても、画素期間ＰＸ(j)，ＰＸ(j+1)と称して説明する。なお、６４０×４８０画素（ＶＧＡ規格）の撮像装置においては、一般的に画素期間の長さは数１０ｎｓ（ナノ秒）程度、例えば８０ｎｓである。【００３２】
ＨＡＲＰ信号検出器５３はＨＡＲＰ光電変換膜１１に設けられたキャパシタＣ１に接続され、クロック信号（CLK）に基づいて、画素ごとにＨＡＲＰ電流信号を検出する。図８は、ＨＥＥＤ冷陰極アレイ２０の当該画素ＰＸ(j)，ＰＸ(j+1)に対応する素子からの放出電子量が等しい場合であって、ＨＡＲＰ光電変換膜１１の当該画素領域への入射光量が異なる場合、すなわち、ＰＸ(j+1)の入射光量がＰＸ(j)の入射光量よりも大きい場合について示している。このとき、ＨＡＲＰ電流値（パルス波高）Ｉｈ(j)＝Ｉｈ(j+1)である。また、ＨＡＲＰ電流（中和電流）の継続期間（以下、ＨＡＲＰ電流期間という。）を第ｊ画素についてＴ(j)のように表すと、Ｔ(j)＜Ｔ(j+1) である。【００３３】
積分器５５は、画素期間の終了時に積分値をリセットしつつ、各画素期間ＰＸ(j)，ＰＸ(j+1) についてＨＡＲＰ電流の積分を行う。積分器５５は、例えば、オペアンプを用いて構成することができる。あるいは、電流吸い込み及びキャパシタ充電による回路等を用いることができる。【００３４】
図１３は、積分器５５の回路構成の一例を示す回路図である。すなわち、積分器５５は、例えば、オペアンプ６１と、キャパシタＣとから構成されている。オペアンプ６１の非反転入力（＋）は接地（GND）され、反転入力（−）と出力とはキャパシタＣを介して接続されている。また、オペアンプ６１の出力はサンプル・ホールド（Ｓ/Ｈ）回路５６に接続されている。オペアンプ６１の反転入力（−）はＨＡＲＰ信号検出器５３に接続され、ＨＡＲＰ電流信号が供給される。従って、ＨＡＲＰ信号検出器５３からのＨＡＲＰ電流信号は積分器５５により積分され、当該積分値がサンプル・ホールド回路５６に供給される。また、オペアンプ６１の入力側、すなわち反転入力（−）及びＨＡＲＰ信号検出器５３間に直列に抵抗器が設けられていてもよい。【００３５】
なお、積分器５５には、キャパシタＣの電荷を放電するリセット回路（図示しない）が設けられている。上記したように、積分器５５を含む画像信号検出部５１の各構成はコントローラ２５の制御により動作する。そして、後に詳述するように、コントローラ２５の制御により画素期間の終了時等において積分器５５の積分値はリセットされる。【００３６】
図１４及び図１５は、積分器５５の他の例を示している。図１４は、バイポーラトランジスタ６２及びキャパシタＣを用いたエミッタ吸い込み型の積分器である。すなわち、バイポーラトランジスタ６２のエミッタにＨＡＲＰ信号検出器５３からのＨＡＲＰ電流信号が供給される。また、キャパシタＣに接続されたコレクタがサンプル・ホールド回路５６に接続され、ＨＡＲＰ電流信号の積分値がサンプル・ホールド回路５６に供給される。【００３７】
また、図１５は、電界効果型トランジスタ（ＦＥＴ：Field Effect Transistor）６３及びキャパシタＣを用いたソース吸い込み型の積分器である。すなわち、ＦＥＴ６３のソースにＨＡＲＰ信号検出器５３からのＨＡＲＰ電流信号が供給される。また、キャパシタＣに接続されたドレインがサンプル・ホールド回路５６に接続され、ＨＡＲＰ電流信号の積分値がサンプル・ホールド回路５６に供給される。【００３８】
なお、積分器５５の構成はこれらに限らない。ＨＡＲＰ電流信号の積分を行い、当該積分値を出力する構成のものであればよい。【００３９】
図８に示すように、ＨＡＲＰ電流の積分波形は、画素ＰＸ(j)，ＰＸ(j+1)についてそれぞれの画素期間の開始から時間Ｔ(j)，Ｔ(j+1)だけ経過した後に一定値になる。すなわち、各画素領域に蓄積された正孔の中和が完了する期間の経過後、各画素領域への入射光量に応じた一定の積分値Ｇ(j)，Ｇ(j+1)になる。つまり、積分値Ｇ(k)（ｋ＝1,2,…,j,…）は各画素の輝度を表している（以下においては、Ｇ(k)を画素値ともいう。）。そして、積分器５５は、画素期間の終了時に積分値をリセットする。【００４０】
サンプル・ホールド回路５６は、各画素期間の終端部における所定のサンプリング期間ＳＴにおいてＨＡＲＰ電流の積分波形のサンプリングを行って、当該サンプリング値をホールドする。あるいは、サンプル・ホールド回路５６は、ピーク検出回路を有し、各画素期間における積分波形のピーク値を検出し、当該ピーク値をホールドするようにしてもよい。以下においては、サンプル・ホールド回路５６が各画素期間の終端部における積分値をサンプリング及びホールドする場合を例に説明する。【００４１】
そして、サンプル・ホールド回路５６は、そのホールド値を画像信号ＳＶとして出力する。従って、画像信号検出部５１は、ＨＡＲＰ光電変換膜１１の各画素領域への入射光量に応じた正確な画像信号を生成することができる。【００４２】
図９は、ＨＡＲＰ光電変換膜１１の各画素領域への入射光量が等しく、ＨＥＥＤ冷陰極アレイ２０の素子からの放出電子量が異なる場合、すなわち、ＨＥＥＤ放出電子量（放出電流）Ｅ(j) ＜Ｅ(j+1) である場合について示している。このとき、ＨＡＲＰ電流値（パルス波高）はＩｈ(j)＜Ｉｈ(j+1) となるが、ＨＡＲＰ電流期間はＴ(j)＞Ｔ(j+1)である。【００４３】
積分器５５は、各画素期間の終了時に積分値をリセットしつつ、各画素期間ＰＸ(j)，ＰＸ(j+1) についてＨＡＲＰ電流の積分を行う。各画素領域に蓄積された正孔の中和が完了した後、ＨＡＲＰ電流の積分値はＩｈ(j)×Ｔ(j)＝Ｉｈ(j+1)×Ｔ(j+1)となる。すなわち、これらの期間Ｔ(j)、Ｔ(j+1)の経過後にそれぞれの積分値は、入射光量に応じた一定値Ｇ(j)＝Ｇ(j+1)になる。【００４４】
サンプル・ホールド回路５６は、各画素期間の終端部における所定のサンプリング期間ＳＴにおいてＨＡＲＰ電流の積分波形のサンプリングを行って、当該サンプリング値をホールドする。つまり、各画素期間の終端部において積分値が一定になった後にサンプリングを行うようにしている。すなわち、放出電子によって画素領域に蓄積された正孔の中和が完了した後にサンプリングを行うようにしているので、ＨＥＥＤ冷陰極アレイ素子からの放出電子量（すなわち、ＨＡＲＰ電流期間）が異なる場合であっても、入射光量に応じた正確な積分値（Ｇ(k)：画素値）を得ることができる。そして、サンプル・ホールド回路５６はその画素値Ｇ(k) （ｋ＝1,2,…）を順次、画像信号ＳＶとして出力する。つまり、画像信号検出部５１は、ＨＡＲＰ光電変換膜１１の画素領域への入射光量に応じた正確な画像信号を生成することができる。また、積分器５５を用いているので、放出電子量のばらつきに起因するノイズは生じない。【００４５】
なお、図９を参照して、各画素領域への入射光量が等しく放出電子量が異なる場合について説明したが、上記した説明から理解されるように、各画素領域への入射光量が異なり、かつ、ＨＥＥＤ冷陰極アレイ２０の素子からの放出電子量が異なる場合についても入射光量に応じた正確な積分値を得ることができ、放出電子量のばらつきに起因するノイズが生じない点も同様である。【００４６】
前述のように、ＬＰＦを信号検出に用いた従来の構成では、電子放出素子の放出電子量のばらつきに起因するノイズが画像信号に発生するという問題があった。しかしながら、本発明によれば、上記したように、放出電子量のばらつきがあってもこのような画像信号のノイズが生じることのない、原理的に信号雑音比（Ｓ／Ｎ）が高く、高画質の画像信号を生成することができる。
【実施例２】
【００４７】
図１０は、本発明の実施例２である画像信号検出部５１の構成を示すブロック図である。画像信号検出部５１は、ＨＡＲＰ信号検出器５３、積分器５５、サンプル・ホールド回路５６及び差分算出器５７から構成されている。【００４８】
また、図１１は、ＨＡＲＰ光電変換膜１１の各画素領域への入射光量が異なり、かつ、ＨＥＥＤ冷陰極アレイ２０の素子からの放出電子量が異なる場合における、画像信号検出部５１の各構成要素の出力信号波形を模式的に示している。すなわち、ＨＥＥＤ放出電子量（放出電流）がＥ(j) ＜Ｅ(j+1) であり、ＨＡＲＰ電流値（パルス波高）はＩｈ(j)＜Ｉｈ(j+1)である点は上記した実施例と同様である。但し、各画素領域への入射光量が異なるので、Ｇ(j) （＝Ｉｈ(j)×Ｔ(j)）と、Ｇ(j+1)（＝Ｉｈ(j+1)×Ｔ(j+1)）とは異なる。図に示した場合では、Ｇ(j)＜Ｇ(j+1)である。【００４９】
さらに、実施例１においては、積分器５５が、各画素期間の終了時に積分値をリセットしつつ、各画素期間ＰＸ(j)，ＰＸ(j+1) についてＨＡＲＰ電流の積分を行う構成を有している場合について説明した。本実施例においては、積分器５５は所定期間に亘ってＨＡＲＰ電流の積分を継続する。すなわち、積分器５５が所定数の画素期間に亘ってＨＡＲＰ電流の積分を継続し、当該所定数の画素期間ごとに、その最後の画素期間の終了時に積分信号（積分値）のリセット動作を行うように構成することができる。【００５０】
あるいは、積分器５５は当該所定期間を１の水平走査ラインＹｋ（第ｋ走査ライン）の走査期間に亘ってＨＡＲＰ電流の積分を継続し、水平走査ラインの走査ごとにリセット動作を行うようにすることができる。以下においては、水平走査ラインの走査ごとにリセット動作を行う場合を例に説明する。【００５１】
図１２は、水平走査ラインＹｋ（ｋ＝１〜ｎ）において、Ｘ方向（水平方向）の走査駆動によって当該走査ラインの画素ＰＸ(j)（ｊ＝１〜ｍ、ｍ＝640の場合を示す。）を点順次走査する場合の動作及び積分リセット動作を模式的に示している。すなわち、積分器５５は、１有効水平走査期間に亘って積分を継続し、当該走査ライン（Ｙｋ）の走査後の画像ブランキング期間において積分器５５のリセット動作を行う。このように、積分器５５は、コントローラ２５の制御の下、第１走査ラインＹ１から第ｎ走査ラインＹｎまでかかる積分動作及び積分器５５のリセット動作を繰り返す。【００５２】
サンプル・ホールド回路５６は、各画素期間の終端部における所定のサンプリング期間ＳＴにおいてＨＡＲＰ電流の積分波形のサンプリングを行って、当該サンプリング値をホールドする。つまり、画素領域に蓄積された正孔の中和が完了している時点である各画素期間の終端部においてサンプリングを行うようにしているので、ＨＥＥＤ冷陰極アレイ素子からの放出電子量が異なる場合であっても、入射光量に応じた正確な積分値を得ることができる。そして、サンプル・ホールド回路５６は画素期間ＰＸ(j)（ｊ＝１〜ｍ）ごとのサンプリング値を差分算出器５７に供給する。【００５３】
図１１に示すように、差分算出器５７は、現在の画素ＰＸ(j)の積分値からこれに先行する画素ＰＸ(j-1)の積分値の差分を算出し、それを当該現在画素ＰＸ(j)の画素輝度（画素値）Ｇ(j)とする。そして、差分算出器５７は、画素値Ｇ(k) （ｋ＝1,2,…）を順次出力し、画像信号ＳＶが得られる。【００５４】
本実施例においては、積分器５５のリセット動作を画素期間以外の期間である有効水平走査期間後のブランキング期間において行っている。積分器５５のリセット動作には、例えば積分器５５内の電荷の引き抜き等のために、数ｎｓ〜１０数ｎｓ程度の時間を要する場合がある。本実施例においては、各画素期間にリセット期間を設けずに、ブランキング期間にリセット動作を行うようにしている。【００５５】
なお、積分器５５が所定数の画素期間に亘ってＨＡＲＰ電流の積分を継続し、当該所定数の画素期間ごとにリセット動作を行うように構成する場合においても、差分算出器５７は、先行する画素と現在の画素との差分を算出するように構成されていればよい。【００５６】
上記したように、本実施例によれば、各画素期間にリセット期間を設ける必要がないため、画素期間を短く設定することが可能であり、高速に動作が可能な撮像装置を提供することができる。また、上記実施例と同様に、放出電子量のばらつきがあっても画像信号にノイズが生じることのない、原理的に信号雑音比（Ｓ／Ｎ）が高く、高画質の画像信号を生成することができる。
【実施例３】
【００５７】
図１６は、本発明の実施例３である積分型検出部７１の構成を示すブロック図である。積分型検出部７１は、ＨＡＲＰ信号検出器及び積分器として動作する。より詳細には、積分型検出部７１は、電流取り込み用トランジスタ７２、定電流源からなるオフセット電流源７３、電流積分器として動作する蓄積キャパシタＣＡ及びリセット回路７４を有している。積分型検出部７１の出力は、サンプル・ホールド回路（Ｓ／Ｈ）５６に供給され、サンプル・ホールド回路５６の出力はクランプ回路７６を介して画像信号として出力される。上記実施例と同様に、積分型検出部７１は、コントローラ２５の制御によって動作する。【００５８】
電流取り込み用トランジスタ７２（以下、単にトランジスタ７２ともいう。）としてバイポーラトランジスタを用いた場合を例に説明するが、ＦＥＴ（電界効果型トランジスタ）等の他の素子を用いることもできる。本実施例において、トランジスタ７２は、いわゆるベース接地回路構成を有している。トランジスタ７２のベース（Ｂ）が接地（ＧＮＤ）されている場合を示しているが、所定のベース電圧（ＶＢ）に固定されていてもよい。当該ベース接地回路構成では、ベース電極電圧を固定してエミッタ（Ｅ）電極を電流注入端子とし、結合キャパシタＣ１を介してＨＡＲＰ光電変換膜（ＨＡＲＰ電極）１１から注入されたエミッタ電流をコレクタ（Ｃ）電極から取り出すことで、電流注入端子の電圧を安定させた状態で、取り出し電流を安定して検出することができる。すなわち、トランジスタ７２は光電変換膜電流検出器として動作する。なお、トランジスタ７２としてＦＥＴを用いる場合には、ベースはゲート、エミッタはソース、コレクタはドレインに対応させて用いればよい。【００５９】
図１７は、電流取り込み用トランジスタ７２の特性を模式的に説明する図であり、ベース・エミッタ間電圧Ｖbeに対するエミッタ電流Ｉeの関係を示す図である。エミッタ電流Ｉeが大きい場合には、エミッタ電流Ｉeの変化（ΔＩe1）に対するベース・エミッタ間電圧Ｖbeの変化（ΔＶbe1）は小さい。すなわち、インピーダンスは小さく（Ｉe−Ｖbe特性の傾斜が大）、エミッタ（図１６，Ｑ点）の電位変動は小さい。一方、エミッタ電流Ｉeが小さい場合には、エミッタ電流Ｉeの変化（ΔＩe2）に対してベース・エミッタ間電圧Ｖbeが大きく変化（ΔＶbe2）する（インピーダンスが大）。ところで、エミッタ電極は結合キャパシタＣ１を介してＨＡＲＰ電極（ＨＡＲＰ光電変換膜）１１に接続されているので、ベース・エミッタ間電圧Ｖbeの変動成分も結合キャパシタＣ１による容量結合を通じてＨＡＲＰ電極１１に印加されることになる。この変動分は交流成分で、しかも上記したようにパルス性なので、ＨＡＲＰ電圧（Ｖharp）を乱れさせると同時にノイズの原因にもなる。また、ＨＡＲＰ電圧ＶharpはＨＡＲＰ光電変換膜１１の感度と密接に関係しているので、光電変換膜１１への印加電圧の乱れは検出感度の乱れとなる。【００６０】
また、ＨＡＲＰ検出電流は容量結合を通じて検出される交流成分であり、負方向にも電流が流れる場合がある（図中、破線矢印で示す電流Ｉn）。従って、電流方向がマイナスからプラスに、又はその逆方向に転じる際に歪が生じたり、検出ゲインの変動が生じたりする。【００６１】
図１８は、本実施例の各構成要素の出力信号波形を模式的に示す図である。本実施例においては、図１６に示すように、ＨＡＲＰ電極電流にオフセット電流（Ｉoffset）を重畳するためのオフセット電流源７３が設けられている。すなわち、図１８に示すように、結合キャパシタＣ１を介してトランジスタ７２のエミッタ電極に流入するＨＡＲＰ電極電流（検出電流）Ｉharpにはオフセット電流Ｉoffsetが重畳される。これにより、トランジスタ７２は、エミッタ電流の変動に対するベース・エミッタ間電圧Ｖbeの変動が小さい（インピーダンスが小さい）動作範囲で動作する。つまり、エミッタ電極（図１６，Ｑ点、すなわちＨＡＲＰ電流検出点）の電位変動は小さく、結合キャパシタＣ１を介したＨＡＲＰ電圧Ｖharpへの電位変動を小さく抑えることができる。従って、ＨＡＲＰ光電変換膜１１の検出電流及び感度の乱れを抑制することができる。【００６２】
図１８に示すように、画素期間ＰＸ(j)において、ＨＡＲＰ電極電流Ｉharpにはオフセット電流Ｉoffsetが重畳され、当該重畳電流（Ｉharp＋Ｉoffset）は電流積分器として動作する蓄積キャパシタＣＡに蓄積（積分）される。なお、説明及び理解の容易さのため、図１８には、画素期間ＰＸ(j)において、輝度が３つの場合（輝度Ｌ１，Ｌ２，Ｌ３、Ｌ１＜Ｌ２＜Ｌ３）を重ねて示している。つまり、画素期間ＰＸ(j)の輝度がＬ１の場合、画素期間ＰＸ(j)の開始時点（Ｔ１）から重畳電流（Ｉharp＋Ｉoffset）の電流積分が開始され、正孔の中和が終了する時刻Ｔ＝Ｔ１１において重畳電流の積分が終了し、その後、所定の積分終了時点（Ｔ１５）まで、オフセット電流Ｉoffsetのみの積分が行われる。サンプル・ホールド回路５６は、積分終了時点（Ｔ１５）の終端部のサンプリング期間ＳＴ（Ｔ＝Ｔ１４〜Ｔ１５）において、積分波形のサンプリングを行って、当該サンプリング値をホールドする。また、リセット回路７４によって画素期間ＰＸ(j)の終端部のリセット期間ＲＳＴ（Ｔ＝Ｔ１５〜Ｔ２）において当該積分値はリセットされる。例えば、リセット回路７４は、蓄積キャパシタＣＡの両端子間に並列に接続されたスイッチからなり、コントローラ２５からの制御信号（リセット信号）Ｓrsに応じてキャパシタＣＡの両端子間を導通させて、蓄積された電荷を放電し、リセット動作を行う。リセット回路７４は、例えば、ＦＥＴなどのトランジスタから構成することができる。【００６３】
かかる動作により、Ｔ＝Ｔ１〜Ｔ１１の期間（すなわち、ＨＡＲＰ電流の継続期間）の積分値にＴ＝Ｔ１１〜Ｔ２の期間のオフセット電流Ｉoffsetの積分値が加算され、画素期間ＰＸ(j)の終了時点（Ｔ２）での積分値Ｇ１が得られる。画素期間ＰＸ(j)における輝度がＬ２，Ｌ３の場合も同様であり、それぞれＨＡＲＰ電流の継続期間Ｔ＝Ｔ１〜Ｔ１２及びＴ＝Ｔ１〜Ｔ１３においてオフセット電流を重畳した電流の積分が行われ、その後、画素期間ＰＸ(j)のサンプリング期間ＳＴが開始される時点（Ｔ＝Ｔ１４）まで、オフセット電流Ｉoffsetのみの積分が行われる、それぞれ積分値Ｇ２，Ｇ３が得られる。サンプリング期間ＳＴ（Ｔ＝Ｔ１４〜Ｔ１５）における積分波形のサンプリング及び当該サンプリング値のホールド動作、また、画素期間ＰＸ(j)の終端部のリセット期間ＲＳＴ（Ｔ＝Ｔ１５〜Ｔ２）における当該積分値のリセット動作についても上記したのと同様である。このような積分、サンプル・ホールド及び積分リセットが画素期間ＰＸ(j)（ｊ＝1,2,3,．．．）の各々で行われることによって、上記実施例と同様に、画像信号が得られる。【００６４】
なお、オフセット電流Ｉoffsetは、ＨＥＥＤ電子放出源の放出電子量に応じて、ＨＡＲＰ電流が常に正であるような値であることが好ましい。すなわち、ＨＥＥＤの放出電流（絶対値）よりも大きいことが好ましい。具体的には、１画素からの放出電子（１画素中のエミッションサイトＥＳからの放出電子の合計）による電流よりも大きいことが好ましい。【００６５】
さらに、本実施例においては、積分型検出部７１からの積分出力は、サンプル・ホールド（Ｓ／Ｈ）回路５６及びクランプ回路７６を介して画像信号として出力される。クランプ回路７６は、図１６に示すように、例えば、Ｓ／Ｈ回路５６の出力に直列に接続されたキャパシタＣclと、画像信号出力ラインと接地電位（ＧＮＤ）間に設けられたＦＥＴなどのトランジスタからなる回路として構成することができる。交流信号の再生においては、ＤＣ（直流）レベルが確定しない。そこで、Ｓ／Ｈ回路５６からの出力端（画像信号出力）のクランプを行ってＤＣレベルの確定（すなわち、画像信号の場合、黒レベルの０Ｖへの固定）を行う。すなわち、クランプ回路７６は、積分型検出部７１の出力に残留するＤＣずれ分を解消する動作を行う。【００６６】
具体的には、画像信号において画像輝度値が０（ゼロ）であるはずの水平走査のブランキング期間内において、クランプ回路７６のスイッチを導通（オン）させ、画像信号出力電圧を０Ｖ（接地点）に接続する。すなわち、ブランキング時点（輝度値が０）の電圧を強制的に０Ｖとするようにクランプする。そして、その後、クランプ回路７６のスイッチを非導通（オフ）とする。かかるクランプ動作によってブランキング時（黒レベル、０Ｖ）を基準とした画像輝度値（電圧差分）が得られる、すなわち、ブランキング時（黒レベル）を画像輝度値の基準（輝度値がゼロ）、すなわち黒レベルとする正確な輝度の画像信号を生成することができる。なお、かかるクランプ動作は、例えばコントローラ２５からの制御信号（クランプ信号Ｓcl）によって行うようにすることができる。クランプ回路７６の上記回路構成は例示に過ぎず、ブランキング時などの画像信号が黒レベル（輝度値がゼロ）の期間において、画像輝度値の基準を所定のＤＣレベル（０Ｖなど）にレベルを確定するように構成されていればよい。【００６７】
以上、説明したように、本実施例によれば、オフセット電流をＨＡＲＰ信号電流に重畳することによって、信号電流の変化による電流検出端子の電圧変動を抑え、キャパシタ結合されたＨＡＲＰ電極への電圧変動を抑制することができる。従って、輝度検出電流及び感度の乱れを抑制し、信号雑音比（Ｓ／Ｎ）が高く、高画質の画像信号を生成する撮像装置を提供することができる。【００６８】
なお、上記実施例は適宜組み合わせて適用することができる。また、上記実施例においては、冷陰極アレイとしてＨＥＥＤ冷陰極アレイを用い、光電変換膜としてＨＡＲＰ光電変換膜を用いた場合を例に説明したが、種々の冷陰極アレイ、電子供給源、光電変換膜を用いた撮像装置に適用することができる。また上記実施例において示した材料、数値等は例示に過ぎない。
【図１】
2010079702.tif 000003
【図２】
2010079702.tif 000004
【図３】
2010079702.tif 000005
【図４】
2010079702.tif 000006
【図５】
2010079702.tif 000007
【図６】
2010079702.tif 000008
【図７】
2010079702.tif 000009
【図８】
2010079702.tif 000010
【図９】
2010079702.tif 000011
【図１０】
2010079702.tif 000012
【図１１】
2010079702.tif 000013
【図１２】
2010079702.tif 000014
【図１３】
2010079702.tif 000015
【図１４】
2010079702.tif 000016
【図１５】
2010079702.tif 000017
【図１６】
2010079702.tif 000018
【図１７】
2010079702.tif 000019
【図１８】
2010079702.tif 000020
【手続補正書】
【提出日】平成22年10月25日(2010.10.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アバランシェ増倍により光入射に対応した正孔を生成する光電変換膜と、複数の電子供給源がマトリクス状に配置された電子供給源アレイと、前記電子供給源アレイを走査して前記光電変換膜の複数の画素領域に電子を順次供給する走査ドライバと、を備えた撮像装置であって、
前記光電変換膜とキャパシタを介して結合され、前記光電変換膜に生成された正孔と前記電子供給源アレイから前記光電変換膜に供給された電子とが結合することによって流れる光電変換膜電流を前記キャパシタを介して検出する光電変換膜電流検出器と、
前記光電変換膜電流にオフセット電流が重畳された電流が常に一方向であるような前記オフセット電流を生成して前記光電変換膜電流に重畳するオフセット電流源と、
前記光電変換膜電流に前記オフセット電流が重畳された電流を時間積分して積分信号を生成する積分器と、
前記画素領域の各々に電子を供給する画素期間ごとに前記積分信号をサンプリングして画像信号を生成するサンプリング手段と、を有することを特徴とする撮像装置。
【請求項２】
前記積分信号を前記画素期間ごとにリセットするリセット手段を有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記オフセット電流は、前記電子供給源の電流よりも大であることを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記電子供給源アレイの走査におけるブランキング期間に前記サンプリング手段のサンプリング出力端子を接地電位にクランプさせるクランプ回路を有することを特徴とする請求項１ないし３のいずれか１に記載の撮像装置。
【国際調査報告】
2010079702.tif 000021
2010079702.tif 000022
2010079702.tif 000023
2010079702.tif 000024