【事件の表示】
　特許第３１０１１７８号「アクティブマトリクス型表示装置の駆動回路及びその製造方法」の請求項１ないし６に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１０１１７８号の請求項１ないし５に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３１０１１７８号の請求項１ないし６に係る発明についての出願は、平成７年４月２０日に特許出願されたものであって、平成１２年８月１８日にその特許の設定の登録がなされ、その後、古川京子により特許異議の申立がなされ、取消理由通知がなされ、その指定期間内の平成１３年９月２１日付けで訂正請求がなされ、再度取消理由通知がなされ、その指定期間内の平成１３年１１月８日付けで訂正請求がなされると共に、平成１３年９月２１日付け訂正請求が取り下げられたものである。
　
２．訂正の適否について
（１）訂正の内容
　ａ．発明の名称を「アクティブマトリクス型表示装置の駆動回路とその製造方法」とあるを「アクティブマトリクス型表示装置の駆動回路」と訂正する。
　ｂ．特許請求の範囲を次のとおり訂正する。
「【請求項１】アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　前記アナログバッファは、並列接続された複数のソースフォロワを有しており、
  前記並列接続された複数のソースフォロワは、ソースフォロワを一定間隔幅ｄで配列させてなり、
　前記並列接続された複数のソースフォロワは、薄膜トランジスタを有し、
　前記薄膜トランジスタは、少なくともチャンネル形成領域がレーザ結晶化されたシリコン膜を有し、
　前記レーザ結晶化に用いられるレーザ照射幅Ｌは、Ｌ＝ｎｄ（ｎは３以上の自然数）の関係を有し、
　レーザ照射領域が前記間隔幅ｄだけ重複するようにレーザ光を照射することにより、ソースフォロワを作製する領域へのレーザ光を照射する回数を制御したものであることを特徴とするアクティブマトリクス型表示装置の駆動回路。
【請求項２】
　アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　前記アナログバッファは、並列接続された複数のソースフォロワを有し、
　前記並列接続された複数のソースフォロワは、薄膜トランジスタを有し、
　前記薄膜トランジスタは、レーザ結晶化されたシリコン膜を有し、
　前記並列接続された複数のソースフォロワのうち１個のソースフォロワのみは、他のソースフォロワとレーザ照射された回数が異なることを特徴とするアクティブマトリクス型表示装置の駆動回路。
【請求項３】　
　アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　前記アナログバッファは、並列接続された複数のソースフォロワを有し、
　前記並列接続された複数のソースフォロワは、薄膜トランジスタを有し、
　前記薄膜トランジスタは、レーザ結晶化されたシリコン膜を有し、
  前記並列接続された複数のソースフォロワは、ソースフォロワを間隔幅ｄで配列させてなり、
　前記レーザ結晶化に用いられるレーザ照射幅Ｌは、Ｌ＝ｎｄ（ｎは３以上の自然数）の関係を有し、
　前記並列接続された複数のソースフォロワのうち１個のソースフォロワのみは、他のソースフォロワとレーザ照射された回数が異なることを特徴とするアクティブマトリクス型表示装置の駆動回路。
【請求項４】
　アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　前記アナログバッファは、並列接続された複数のソースフォロワを有し、
　前記並列接続された複数のソースフォロワは、薄膜トランジスタを有し、
　前記薄膜トランジスタは、レーザ結晶化されたシリコン膜を有し、
  前記並列接続された複数のソースフォロワは、前記レーザ結晶化に用いられるレーザの進行方向に対して平行な方向に並んだ２個以上（ｎ−１）個以下のソースフォロワであり、
　前記並列接続された複数のソースフォロワのうち１個のソースフォロワのみは、他のソースフォロワとレーザ照射された回数が異なることを特徴とするアクティブマトリクス型表示装置の駆動回路。但し、ｎは３以上の自然数である。
【請求項５】
　アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　前記アナログバッファは、並列接続された複数のソースフォロワを有し、
　前記並列接続された複数のソースフォロワは、薄膜トランジスタを有し、
　前記薄膜トランジスタは、レーザ結晶化されたシリコン膜を有し、
  前記並列接続された複数のソースフォロワは、ソースフォロワを間隔幅ｄで配列させてなり、
　前記レーザ結晶化に用いられるレーザ照射幅Ｌは、Ｌ＝ｎｄの関係を有し、
  前記並列接続された複数のソースフォロワは、前記レーザ結晶化に用いられるレーザの進行方向に対して平行な方向に並んだ２個以上（ｎ−１）個以下のソースフォロワであり、
　前記並列接続された複数のソースフォロワのうち１個のソースフォロワのみは、他のソースフォロワとレーザ照射された回数が異なることを特徴とするアクティブマトリクス型表示装置の駆動回路。但し、ｎは３以上の自然数である。」
　
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　訂正事項ａは、発明の名称を特許請求の範囲に記載された発明との整合を図るものであり、訂正事項ｂは、実質的に、訂正前の請求項１，２，４を削除し、請求項２を引用する形式で記載された訂正前の請求項３を独立形式に書き改める新たな請求項１とし、訂正前の請求項２ないし４を引用する形式で記載された請求項５を独立形式に書き改め新たな請求項２ないし５とするものである。
　そして、新たな請求項１は、さらに「レーザ照射領域が前記間隔幅ｄだけ重複するようにレーザ光を照射することにより、ソースフォロワを作製する領域へのレーザ光を照射する回数を制御したものである」ことを限定したものであるから、特許請求の範囲の減縮を目的とするものであって、願書に添付した明細書の【００１８】、【００１９】、【００３９】及び図１〜図５に記載された事項の範囲内のものであり、実質的に特許請求の範囲を拡張し、又は変更するものではない。
　また、訂正後の新たな請求項２ないし５は、訂正前の請求項５の「複数のソースフォロワ」を「並列接続された複数のソースフォロワ」と限定したものであるから、特許請求の範囲の減縮及び明りょうでない記載の釈明に該当し、願書に添付した明細書に記載された事項の範囲内のものであり、実質的に特許請求の範囲を拡張し、又は変更するものではない。
　
（３）むすび
　したがって、上記訂正は、特許法第１２０条の４第２項及び第３項で準用する特許法第１２６条第２項及び第３項の規定に適合するので、当該訂正を認める。
　
３．特許異議申立の理由の概要
　特許異議申立人は、
　ア）訂正前の請求項１〜４に係る発明は、甲第１号証〜甲第３号証から当業者が容易に発明し得たものであるから、本件の請求項１〜４に係る発明の特許は、特許法第２９条第２項の規定により取り消すべきである、
　イ）本件特許の請求項５には、アナログバッファの特性のばらつきを抑制することができるという本件発明の効果を奏するために必要な構成が定義されておらず、又、請求項６の整数ｎを満足するものが図１〜図５のいずれにも存在しないから、本件の出願は、特許法第３６条の要件を充足しない、
　旨主張している。
　
４．当審の判断
４−１．本件発明
　訂正された本件の請求項１〜５に係る発明（以下「本件発明」という。）は、訂正明細書の特許請求の範囲の請求項１〜５に記載された事項により特定されるとおりのものである。（上記２．（１）訂正事項ａ参照。）
　
４−２．特許法第２９条第２項違反について　
（刊行物記載の発明）
　当審において、請求項１〜４に係る発明に対する取消理由で引用した刊行物１；特開昭６１−１１６３３４号公報（特許異議申立人の提出した甲第１号証）には、
「第１図は、本発明の第１の実施例である。同図に示すドライバー内蔵アクティブマトリクスパネルは、画素アレイ４１，Ｙドライバー、Ｘドライバーより成る。・・・Ｘドライバーは、相補型ＭＯＳＴＦＴ又は単極性ＭＯＳＴＦＴから成るシフトレジスタ２１，サンプルホルダー２３，２４，２５，２６，ダイナミック型ラインメモリ２７，２８，２９，３０，アナログスイッチ３１，３２，３３，３４，及びバッファ−アンプ５０，５１，５２，５３より成る。サンプルホルダー２３〜２６及びアナログスイッチ３１〜３４は、相補型ＭＯＳＴＦＴ構造又は単極性ＭＯＳＴＦＴ構造の伝送ゲートとして構成される。また、ダイナミック型ラインメモリは、ゲート酸化膜又は層間絶縁膜を利用して形成されたキャパシタである。」（３頁右上欄５行〜左下欄４行）と記載されている。
　
　同じく、刊行物２；実願昭６０−１０９９５５号（実開昭６２−１９８５５号）のマイクロフィルム（特許異議申立人の提出した甲第２号証）には、信号伝送回路に関し、
「ところで上述の回路において、ソースフォロアを構成するトランジスタＭ２１・・・には大容量の負荷容量ＣＬが接続されるため、これらのトランジスタには大電流が流され、このため素子のチャンネル幅Ｗを大きくする必要がある。ところがその場合に、素子のチャンネル幅Ｗを大きくすると、素子の特性にばらつきを生じやすくなる。そこで第６図に示すようにトランジスタＭ２１・・・をそれぞれ複数の素子Ｍ２１ａ、・・・に分割し、それぞれの素子のばらつきを少なくすることが検討された。」（９頁１４行〜１０頁５行）
「上記ソースフォロアを複数の素子・・・の並列回路で構成し、」（１２頁２〜４行）と記載されている。
　
　同じく、刊行物３；特開平５−１０７５５８号公報（特許異議申立人の提出した甲第３号証）には、画素トランジスタと駆動回路が同一基板上に形成されるアクティブマトリクス基板であって、レーザビームの照射によってシリコン層を結晶化するものにおいて、パルスレーザのビームを重なり部分が生じるように照射することが従来技術として記載されている。
　
（対比・判断）
　本件の請求項１に係る発明（以下、「本件発明１」という。）と刊行物１記載の発明（以下、「引用発明」という。）とを比較すると、両者は、アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であり、アナログバッファが薄膜トランジスタを有する点で共通し、少なくとも下記の２点で相違する。
  相違点１；本件発明１では、アナログバッファは並列接続された複数のソースフォロアを有しているのに対し、引用発明はこの構成を有しない、
　相違点２；本件発明１は、並列接続された複数のソースフォロワは、ソースフォロワを間隔幅ｄで配列させてなり、レーザ結晶化に用いられるレーザ照射幅Ｌは、Ｌ＝ｎｄ（ｎは３以上の自然数）の関係を有し、レーザ照射領域が前記間隔幅ｄだけ重複するようにレーザ光を照射したものであるのに対し、引用発明はこの構成を有しない。
　
　上記相違点について検討する。
　相違点１について、
　素子のばらつきを少なくするために、ソースフォロアを構成するトランジスタを複数の素子に分割し並列接続することは、刊行物２に記載されているように公知のものである。したがって、引用発明のソースフォロワのばらつきを少なくするために、素子を並列接続し、本件発明１の相違点１の構成を得ることは当業者が容易になし得たものである。
　相違点２について、
　レーザビームの照射によってシリコン層を結晶化するものにおいて、パルスレーザのビームを重なり部分が生じるように照射することは、刊行物３に記載されているように従来知られている。
　しかし、レーザ照射幅Ｌは、Ｌ＝ｎｄ（ｎは３以上の自然数、ｄは並列接続されたソースフォロワの間隔幅）の関係を有し、レーザ照射領域が前記間隔幅ｄだけ重複するようにレーザ光を照射することは、いずれの刊行物にも記載されておらず、示唆もない。
　そして、本件発明１は、「アナログバッファを構成するソースフォロワを複数個並列に構成し、その中の決まった数にレーザ光が重なって照射されるようにすることで、アナログバッファの特性のばらつきを抑制することができる。具体的には、レーザ照射幅を所定の規則に従って配置されたソースファロワの間隔のｎ倍（ｎ≦３）とし、かつ一部のソースファロワでレーザ光が重ねるようにすることで、アナログバッファの特性を平均化することができる。即ち、レーザ光の照射回数の異なるソースファロワの組合せを、複数のアナログバッファにおいて、同じものとすることができるため、アナログバッファ毎の特性のばらつきを平均化することができる。」という明細書記載の格別の作用効果を奏するものである。
　したがって、本件発明１は、刊行物１ないし刊行物３に記載された発明に基づいて当業者が容易に発明をすることができたものであるとすることができない。
　
４−３．特許法第３６条違反について
　申立人は、訂正前の請求項５について、複数のソースフォロアのうち１個のソースフォロアのみは、他のソースフォロアとレーザ照射された回数が異なることを定義したことによる技術的な効果が認められない旨主張している。
　しかし、請求項５を独立形式に改めた訂正後の請求項２〜請求項５は、「並列接続されたソースフォロアのうち１個のソースフォロアのみは、他のソースフォロアとレーザ照射された回数が異なる」ことを明記したので、並列接続されたソースフォロアのうち１個のみは、レーザ照射された回数（例えば１回）が、他のソースフォロアと異なること、換言すれば、並列接続された他のソースホロアはすべて、前記１個のソースフォロアとは異なる同じ回数（例えば２回）レーザ照射されていることが明らかである。そして、１つの駆動回路内におけるアナログバッファ毎に、並列接続されるソースフォロアの数を一定にすることは当然のことであるから、訂正後の請求項２〜請求項５に係る各発明は、アナログバッファ毎の特性のばらつきを押さえることができるという明細書記載の効果を奏するものであり、技術的に意味がある。また、訂正前の請求項６は、削除された。
　したがって、特許法第３６条違反についての請求人の主張は採用できない。
　
５．むすび
　以上のとおり、特許異議申立の理由及び証拠によっては、本件請求項１〜請求項５に係る発明の特許を取り消すことはできない。
　又、他に本件特許を取り消すべき理由を発見しない。 
　よって、結論のとおり決定する。
【異議決定日】
平成１３年１１月１４日（２００１．１１．１４）
【訂正の要旨】
訂正の要旨
−発明の名称について−
ａ：発明の名称を「アクティブマトリクス型表示装置の駆動回路及びその製造方法」とあるを「アクティブマトリクス型表示装置の駆動回路」と訂正する。
−特許請求の範囲について−
ｂ：特許請求の範囲を以下の如く訂正する。
　【特許請求の範囲】
　【請求項１】　
アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　
前記アナログバッファは　並列接続された複数のソースフォロワを有しており、
　
前記並列接続された複数のソースフォロワは、ソースフォロワを間隔幅ｄで配列させてなり、
　
前記並列接続された複数のソースフォロワは、薄膜トランジスタを有し、
　
前記薄膜トランジスタは、少なくともチャネル形成領域がレーザ結晶化されたシリコン膜を有し、
　前記レーザ結晶化に用いられるレーザ照射幅Ｌ
は、
を有し、
　
レーザ照射領域が前記間隔幅ｄだけ重複するようにレーザ光を照射することにより、ソースフォロワを作製する領域へのレーザ光を照射する回数を制御したものであることを特徴とするアクティブマトリクス型表示装置の駆動回路。
　【請求項２】　
アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　
前記アナログバッファは、並列接続された複数のソースフォロワを有し、
　
前記並列接続された複数のソースフォロワは、薄膜トランジスタを有し、
　
前記薄膜トランジスタは、レーザ結晶化されたシリコン膜を有し、
　前記
並列接続された
　【請求項３】　
アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　
前記アナログバッファは、並列接続された複数のソースフォロワを有し、
　
前記並列接続された複数のソースフォロワは、薄膜トランジスタを有し、
　
前記薄膜トランジスタは、レーザ結晶化されたシリコン膜を有し、
　
前記並列接続された複数のソースフォロワは、ソースフォロワを間隔幅ｄで配列させてなり、
　
前記レーザ結晶化に用いら敗るレーザ照射幅Ｌは、Ｌ＝ｎｄ（ｎは３以上の自然数）の関係を有し、
　前記
並列接続された
　【請求項４】　
アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　
前記アナログバッファは、並列接続された複数のソースフォロワを有し、
　
前記並列接続された複数のソースフォロワは、薄膜トランジスタを有し、
　
前記薄膜トランジスタは、レーザ結晶化されたシリコン膜を有し、
　
前記並列接続された複数のソースフォロワは、前記レーザ結晶化に用いられるレーザの進行方向に対して平行な方向に並んだ２個以上（ｎ−１）個以下のソースフォロワであり、
　前記
並列接続された
但し、ｎは３以上の自然数である。
　【請求項５】　
アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　
前記アナログバッファは、並列接続された複数のソースフォロワを有し、
　
前記並列接続された複数のソースフォロワは、薄膜トランジスタを有し、
　
前記薄膜トランジスタは、レーザ結晶化されたシリコン膜を有し、
　
前記並列接続された複数のソースフォロワは、ソースフォロワを間隔幅ｄで配列させてなり、
　
前記レーザ結晶化に用いられるレーザ照射幅Ｌは、Ｌ＝ｎｄの関係を有し、
　
前記並列接続された複数のソースフォロワは、前記レーザ結晶化に用いられるレーザの進行方向に対して平行な方向に並んだ２個以上（ｎ−１）個以下のソースフォロワであり、
　前記
並列接続された
但し、ｎは３以上の自然数である。
（５４）【発明の名称】
アクティブマトリクス型表示装置の駆動回路
（５７）【特許請求の範囲】
　【請求項１】　
アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　
前記アナログバッファは、並列接続された複数のソースフォロワを有しており、
　
前記並列接続された複数のソースフォロワは、ソースフォロワを間隔幅ｄで配列させてなり、
　
前記並列接続された複数のソースフォロワは、薄膜トランジスタを有し、
　
前記薄膜トランジスタは　少なくともチャネル形成領域がレーザ結晶化されたシリコン膜を有し、
　前記レーザ結晶化に用いられるレーザ照射幅Ｌ
は、
を有し、
　
レーザ照射領域が前記間隔幅ｄだけ重複するようにレーザ光を照射することにより、ソースフォロワを作製する領域へのレーザ光を照射する回数を制御したものであることを特徴とするアクティブマトリクス型表示装置の駆動回路。
　【請求項２】　
アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　
前記アナログバッファは、並列接続された複数のソースフォロワを有し、
　
前記並列接続された複数のソースフォロワは　薄膜トランジスタを有し、
　
前記薄膜トランジスタは、レーザ結晶化されたシリコン膜を有し、
　前記
並列接続された
　【請求項３】　
アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　
前記アナログバッファは、並列接続された複数のソースフォロワを有し、
　
前記並列接続された複数のソースフォロワは、薄膜トランジスタを有し、
　
前記薄膜トランジスタは、レーザ結晶化されたシリコン膜を有し、
　
前記並列接続された複数のソースフォロワは、ソースフォロワを間隔幅ｄで配列させてなり、
　
前記レーザ結晶化に用いられるレーザ照射幅Ｌは、Ｌ＝ｎｄ（ｎは３以上の自然数）の関係を有し、
　前記
並列接続された
　【請求項４】　
アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　
前記アナログバッファは、並列接続された複数のソースフォロワを有し、
　
前記並列接続された複数のソースフォロワは、薄膜トランジスタを有し、
　
前記薄膜トランジスタは、レーザ結晶化されたシリコン膜を有し、
　
前記並列接続された複数のソースフォロワは、前記レーザ結晶化に用いられるレーザの進行方向に対して平行な方向に並んだ２個以上（ｎ−１）個以下のソースフォロワであり、
　前記
並列接続された
但し、ｎは３以上の自然数である。
　【請求項５】　
アナログスイッチおよびコンデンサを有するアナログメモリと、アナログバッファと、を有するアクティブマトリクス型表示装置の駆動回路であって、
　
前記アナログバッファは、並列接続された複数のソースフォロワを有し、
　
前記並列接続された複数のソースフォロワは、薄膜トランジスタを有し、
　
前記薄膜トランジスタは、レーザ結晶化されたシリコン膜を有し、
　
前記並列接続された複数のソースフォロワは、ソースフォロワを間隔幅ｄで配列させてなり、
　
前記レーザ結晶化に用いられるレーザ照射幅Ｌは、Ｌ＝ｎｄの関係を有し、
　
前記並列接続された複数のソースフォロワは、前記レーザ結晶化に用いられるレーザの進行方向に対して平行な方向に並んだ２個以上（ｎ−１）個以下のソースフォロワであり、
　前記
並列接続された
但し、ｎは３以上の自然数である。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、薄膜トランジスタにより構成されたアクティブマトリクス型表示装置の駆動回路に関し、特にソースフォロワをアナログバッファとして備え、その特性のばらつきを小さく抑えたアクティブマトリクス型表示装置の駆動回路に関する。
　【０００２】
　【従来の技術】
　アクティブマトリクス型の表示装置とは、マトリクスの各交差部に画素が配置され、全ての画素にはスイッチング用の素子が設けられており、画像情報はスイッチング素子のオン・オフによって制御されるものをいう。このような表示装置の表示媒体としては液晶、プラズマ、その他、電気的に光学特性（反射率、屈折率、透過率、発光強度等）を変化させることが可能な物体、状態を用いる。本発明ではスイッチング素子として、特に三端子素子、すなわち、ゲイト、ソース、ドレインを有する電界効果型トランジスタを用いる。
　【０００３】
　また、本発明の記述においては、マトリクスにおける行とは、当該行に平行に配置された信号線（ゲイト線）が当該行のトランジスタのゲイト電極に接続されているものを言い、列とは、当該列に平行に配置された信号線（ソース線）が当該列のトランジスタのソース（もしくはドレイン）電極に接続されているものを言う。さらに、ゲイト線を駆動する回路をゲイト駆動回路、ソース線を駆動する回路をソース駆動回路と称する。
　前記ゲイト駆動回路ではアクティブマトリクス型表示装置の垂直方向走査タイミングの信号を発生するため、垂直方向のゲイト線数のシフトレジスタが１列に直列に接続している。このようにして、該ゲイト駆動回路でアクティブマトリクス型表示装置内の薄膜トランジスタのスイッチングを行なっている。
　【０００４】
　前記ソース駆動回路ではアクティブマトリクス型表示装置の表示する画像データの水平方向画像データを表示させるため、水平方向のソース線数のシフトレジスタが１列に直列に接続している。また水平走査信号に同期したラッチパルスで前記アナログスイッチをオン・オフする。このようにして、該ソース駆動回路でアクティブマトリクス型表示装置内の薄膜トランジスタに電流を流し、液晶セルの配向をコントロールしている。
　図９に従来のアクティブマトリクス型表示装置の概略図を示す。
　多結晶シリコン薄膜トランジスタの製造工程については、高温プロセスと低温プロセスの２種類の製造方法がある。
　高温プロセスの場合、石英基板上の絶縁膜上に多結晶シリコンを成膜し、そして、ゲイト絶縁膜に熱酸化ＳｉＯ２膜を成膜する。その後、ゲイト電極を形成し、ＮイオンまたはＰイオンを打ち込みを行い、ソース・ドレイン電極を形成し、多結晶シリコン薄膜トランジスタを製造する。
　【０００５】
　低温プロセスでは、シリコンの結晶化の方法として、固相成長法とレーザ・アニール法の２種類があり、第一に固相成長法は、ガラス基板上の絶縁膜上のアモーファスシリコン膜に６００℃で２０時間の熱処理を加えることで、多結晶シリコン膜を得ることができ、第二にレーザ・アニール法は、ガラス基板表面のアモーファスシリコンにレーザを照射し、膜表面だけを高温で熱処理することによって、多結晶シリコン膜を得ることができる。
　一般には、この方法のいずれかまたは両方を使用して結晶化をはかる。
　そして、ゲイト絶縁膜にはプラズマＣＶＤ法でＳｉＯ２膜を成膜する。その後、ゲイト電極を形成し、ＮイオンまたはＰイオンを打ち込みを行い、ソース・ドレイン電極を形成し、多結晶シリコン薄膜トランジスタを製造する。
　【０００６】
　前記ソース線駆動回路は、アクティブマトリクス型表示装置のアクティブマトリクスパネルに画像データを垂直方向に走査するための回路で、シフトレジスタと、薄膜トランジスタで形成されるアナログスイッチと、コンデンサで構成されるアナログメモリと、薄膜トランジスタで形成されるアナログバッファから構成されている。
　【０００７】
　ソース線は負荷容量が大きいので前記アナログメモリでアクティブマトリクス型表示装置内の薄膜トランジスタを直接駆動できないため、アナログバッファが必要とされる。
　前記アナログバッファは薄膜トランジスタをソースフォロワで形成し、図６に示すように１本のデータ保持用の制御信号の配線に対して、１つの薄膜トランジスタが単独で一定間隔に配置製造されている。
　図６ａはＮチャネル型の例であるが、図６ｂのようにＰチャネル型もしくは両方を用いてもよい。
　【０００８】
　【発明が解決しようとする課題】
　従来のアクティブマトリクス型表示装置のソース線駆動回路を構成するアナログバッファは、次のような課題があった。
　前記アナログバッファは、薄膜トランジスタをソースフォロワで単独に接続して形成している。
　前述したように、結晶化の手段の１つとしてレーザ・アニール法を使用する場合、大型基板を一括照射で処理できる大口径レーザ装置がないため、前記薄膜トランジスタ製造工程でガラス基板上のシリコンをレーザ結晶化する際、図７ａに示すように、帯状の幅Ｌのレーザ光源をＸ軸方向に水平にシリコン上に照射していく。
　レーザ光源はＸ軸方向に一定の間隔で移動して照射をする際、レーザ処理の重なりの部分ができてしまう。レーザ光源の照射の帯の幅Ｌが図７ｂに示す前記ソースフォロワの間隔ｄと必ずしも一致しないため、レーザ結晶化工程時にシリコンの場所により照射されるレーザの光量が異なる。
　【０００９】
　そのため、シリコンから製造される前記薄膜トランジスタに場所的なばらつきが生じ特性も異なり、図８に示すように薄膜トランジスタのしきい値電圧Ｖｔｈは、Ｘ軸の値の変化に対してある範囲ＶｔｈＨからＶｔｈＬで変化する。レーザが重複している場所ではしきい値電圧Ｖｔｈは下がり、重複していない場所では上がる。これによって、ソースフォロワの出力電圧も高低のばらつきを生ずることになり、そのばらつきがそのまま液晶素子の印加電圧のばらつきとなってしまう。
　【００１０】
　図１１にノーマリホワイトの液晶表示素子の透過率、印加電圧の特性を示す。このように液晶素子に加わる印加電圧のばらつきは、その幅△Ｖｔｈの分だけ透過率のばらつきとなってしまう。
　【００１１】
　以上のことから、前記ソース線駆動回路は場所によって出力電圧が異なり、アクティブマトリクス型表示装置の画素の表示むらの原因となっている。
　【００１２】
　【課題を解決するための手段】
　上述の課題を解決するため、本発明は次に示す手段を施す。
　従来は、１本のデータ線に対するデータ保持用の制御信号に１個のアナログバッファが配置されていたのに対して、本発明では、データ保持用の制御信号を並列接続した複数のソースフォロワに接続したことを特徴とする。さらに、ソースフォロワの並列接続の仕方として、レーザ照射を１度しか受けないものと、２度受けたものを組み合わせて接続することを特徴とする。
　レーザ結晶化のためのレーザ光源の照射の幅Ｌは、ソースフォロワの間隔ｄより広く、かつ前記ソースフォロワの間隔ｄの整数ｎ倍（３以上）にすることを特徴とする。なお、上記レーザ光源の照射の幅Ｌの設定は、多少の余裕を持って設定してもよい。即ち、Ｌ＋ΔＬと設定し、位置合わせに余裕を持たせてもよい。
　【００１３】
　また、並列接続するソースフォロワの個数は２以上（ｎ−１）以下とすることを特徴とする。照射回数の異なるものを組み合わせることによって、薄膜トランジスタのしきい値電圧のばらつきを小さく抑えることができる。
　ここでは、ソースフォロワの間隔とレーザ照射の幅について述べたが、一般には画素の間隔とソースフォロワの間隔は等しいため、上記のソースフォロワの間隔を画素の間隔と言い換えることができる。
　【００１４】
　【実施例】
　以下、本発明の実施例を説明する。
　図１は本発明の第１の実施例の回路図であり、レーザ光の進行方向と平行にソースフォロワを２個ずつ並列接続した例である。ソースフォロワの間隔をｄとし、レーザ光線の照射幅をＬ＝３ｄとする。
　ソースフォロワの行列を（ｌ，ｍ）と記述するとき、最初に，最左側の点線で示す矩形内のソースフォロワ（ｐ，ｑ）、ソースフォロワ（ｐ＋１，ｑ）、ソースフォロワ（ｐ＋２，ｑ）、ソースフォロワ（ｐ，ｑ＋１）、ソースフォロワ（ｐ＋１，ｑ＋１）、及びソースフォロワ（ｐ＋２，ｑ＋１）にレーザー光が照射される。なお、ここでは予めソースフォロワ（ｐ，ｑ）、ソースフォロワ（ｐ＋１，ｑ）にはレーザ光が１回照射されている。
　【００１５】
　次にレーザ光は右方に移動して、中央の点線で示す矩形内のソースフォロワ（ｐ＋２，ｑ）、ソースフォロワ（ｐ＋３，ｑ）、ソースフォロワ（ｐ＋４，ｑ）、ソースフォロワ（ｐ＋２，ｑ＋１）、ソースフォロワ（ｐ＋３，ｑ＋１）、及びソースフォロワ（ｐ＋４，ｑ＋１）に照射される。更に、レーザ光は右方に移動し，最右側の点線で示す矩形内のソースフォロワ（ｐ＋４，ｑ）、ソースフォロワ（ｐ＋５，ｑ）、ソースフォロワ（ｐ＋６，ｑ）、ソースフォロワ（ｐ＋４，ｑ＋１）、ソースフォロワ（ｐ＋５，ｑ＋１）、ソースフォロワ（ｐ＋６，ｑ＋１）に照射される。
　【００１６】
　このような照射を行うと、斜線で示す領域内のソースフォロワ（ｐ，ｑ）、ソースフォロワ（ｐ，ｑ＋１）、ソースフォロワ（ｐ＋２，ｑ）、ソースフォロワ（ｐ＋２，ｑ＋１）、ソースフォロワ（ｐ＋４，ｑ）、ソースフォロワ（ｐ＋４，ｑ＋１）、ソースフォロワ（ｐ＋６，ｑ）、及びソースフォロワ（ｐ＋６，ｑ＋１）はレーザ光が２回照射されることになるため、しきい値電圧は図８に示すようにＶｔｈＬになる。
　【００１７】
　他方，白抜きの領域内のソースフォロワ（ｐ＋１，ｑ）、ソースフォロワ（ｐ＋１，ｑ＋１）ソースフォロワ（ｐ＋３，ｑ）、ソースフォロワ（ｐ＋３，ｑ＋１）、ソースフォロワ（ｐ＋５，ｑ）、ソースフォロワ（ｐ＋５，ｑ＋１）はそれぞれ、レーザ光が１回のみ照射されるため、しきい値電圧は図８に示すようにＶｔｈＨになる。
　【００１８】
　このように、しきい値電圧が互いに異なる２種類のソースフォロワがレーザ光の進行方向に対して交互、または複数個毎に作製されることになる。
　【００１９】
　一般に、レーザ結晶化工程において、レーザ光が照射されない領域がないようにするために、レーザ光を１回前の照射領域と重なるように照射している。
　【００２０】
　そこで、本実施例では、レーザ光の照射の幅Ｌをソースフォロワの幅ｄの整数倍（Ｌ＝３ｄ）、または概略整数倍とする。このようにして、レーザ光の照射領域の重複部分の長さをソースフォロワの幅ｄの整数倍（ｄ）とすることで、レーザ光の照射量の異なるソースフォロワをレーザ光線の移動方向に対して、規則的に配列して作製できる。
　【００２１】
　図１に示す回路配置においては、ソースフォロワ（ｐ，ｑ）とソースフォロワ（ｐ＋１，ｑ）、ソースフォロワ（ｐ＋２，ｑ）とソースフォロワ（ｐ＋３，ｑ）、ソースフォロワ（ｐ＋４，ｑ）とソースフォロワ（ｐ＋５，ｑ）、ソースフォロワ（ｐ＋１，ｑ＋１）とソースフォロワ（ｐ＋２，ｑ＋１）、ソースフォロワ（ｐ＋３，ｑ＋１）とソースフォロワ（ｐ＋４，ｑ＋１）、ソースフォロワ（ｐ＋５，ｑ＋１）とソースフォロワ（ｐ＋６，ｑ＋１）がそれぞれ並列に接続されている。
　【００２２】
　このような接続をした状態において、上述したようなレーザ光の照射を行うと、しきい値電圧がＶｔｈＬのソースフォロワとＶｔｈＨのソースフォロワとがそれぞれ１個ずつ並列に接続された状態が得られる。このような構成とすることで、ソースフォロワ全体の特性が平均化され、レーザ照射により生じた特性のばらつきを軽減することができる。
　【００２３】
　図２は本発明の第２の実施例の回路図であり、レーザ光の進行方向に対して、ースフォロワを３個並列接続した例である。この例では、ソースフォロワの間隔をｄとし、レーザ光線の照射幅をＬ＝４ｄとする。先ず、ある所定のレーザー光の照射によって、レーザ光がソースフォロ（ｐ，ｑ）、ソースフォロワ（ｐ＋１，ｑ）、ソースフォロワ（ｐ＋２，ｑ）、ソースフォロワ（ｐ＋３，ｑ）、ソースフォロワ（ｐ，ｑ＋１）、ソースフォロワ（ｐ＋１，ｑ＋１）、ソースフォロワ（ｐ＋２，ｑ＋１）、ソースフォロワ（ｐ＋３，ｑ＋１）、ソースフォロワ（ｐ，ｑ＋２）、ソースフォロワ（ｐ＋１，ｑ＋２）、ソースフォロワ（ｐ＋２，ｑ＋２）、ソースフォロワ（ｐ＋３，ｑ＋２）に照射される。
　【００２４】
　ここで、ソースファロワ（ｐ，ｑ）、ソースファロワ（ｐ，ｑ＋１）、ソースファロワ（ｐ，ｑ＋２）には、１段階前のレーザー光の照射において、レーザ光が照射されているので、この３つのソースファロワには、２回目のレーザ光の照射が行われることとなる。
　【００２５】
　次にレーザ光が１段階移動して、レーザ光の照射が行われる。すると、ソースフォロワ（ｐ＋３，ｑ）、ソースフォロワ（ｐ＋４，ｑ）、ソースフォロワ（ｐ＋５，ｑ）、ソースフォロワ（ｐ＋６，ｑ）、ソースフォロワ（ｐ＋３，ｑ＋１）、ソースフォロワ（ｐ＋４，ｑ＋１）、ソースフォロワ（ｐ＋５，ｑ＋１）、ソースフォロワ（ｐ＋６，ｑ＋１）、ソースフォロワ（ｐ＋３，ｑ＋２）、ソースフォロワ（ｐ＋４，ｑ＋２）、ソースフォロワ（ｐ＋５，ｑ＋２）、及びソースフォロワ（ｐ＋６，ｑ＋２）にレーザ光が照射されることとなる。
　【００２６】
　それにより、ソースフォロワ（ｐ＋３，ｑ）、ソースフォロワ（ｐ＋３，ｑ＋１）、ソースフォロワ（ｐ＋３，ｑ＋２）には、２回目のレーザ光の照射が行われることになる。
　【００２７】
　そして、次に段階のレーザ光の照射が行われることにより、ソースフォロワ（ｐ＋６，ｑ）、ソースフォロワ（ｐ＋６，ｑ＋１）、ソースフォロワ（ｐ＋６，ｑ＋２）に２回目のレーザ光の照射が行われることになる。
　【００２８】
　２回目のレーザ光の照射が行われたソースフォロワでは、しきい値電圧は図８に示すようにＶｔｈＬになる。
　【００２９】
　一方、１回したレーザ光の照射が行われなかったソースフォロワ（ｐ＋１，ｑ）、ソースフォロワ（ｐ＋２，ｑ）、ソースフォロワ（ｐ＋１，ｑ＋１）、ソースフォロワ（ｐ＋２，ｑ＋１）、ソースフォロワ（ｐ＋１，ｑ＋２）、ソースフォロワ（ｐ＋２，ｑ＋２）、ソースフォロワ（ｐ＋４，ｑ）、ソースフォロワ（ｐ＋５，ｑ）、ソースフォロワ（ｐ＋４，ｑ＋１）、ソースフォロワ（ｐ＋５，ｑ＋１）、ソースフォロワ（ｐ＋４，ｑ＋２）、ソースフォロワ（ｐ＋５，ｑ＋２）は、図８に示すようにしきい値電圧がＶｔｈＨになる。
　【００３０】
　ここでは、図の点線で示される領域に１回のレーザ光の照射を行い、それを一部が重なるようにして照射していく例を示す。しかし、１か所に複数回のレーザ光が照射されるようにしてもよい。ただしその回数は定めたものとする必要がある。
　【００３１】
　図２に示すように、ソースフォロワ（ｐ，ｑ）とソースフォロワ（ｐ＋１，ｑ）とソースフォロワ（ｐ＋２，ｑ）、ソースフォロワ（ｐ＋３，ｑ）とソースフォロワ（ｐ＋４，ｑ）とソースフォロワ（ｐ＋５，ｑ）、ソースフォロワ（ｐ＋１，ｑ＋１）とソースフォロワ（ｐ＋２，ｑ＋１）とソースフォロワ（ｐ＋３，ｑ＋１）、ソースフォロワ（ｐ＋４，ｑ＋１）とソースフォロワ（ｐ＋５，ｑ＋１）とソースフォロワ（ｐ＋６，ｑ＋１）、ソースフォロワ（ｐ＋２，ｑ＋２）とソースフォロワ（ｐ＋３，ｑ＋２）とソースフォロワ（ｐ＋４，ｑ＋２）というような組み合わせで、３個のソースフォロワを並列接続することにより、２回レーザ照射を受けたソースフォロワが１個と、１回レーザ照射を受けたソースフォロワ２個とを並列に接続した構成とすることができる。そしてこのような構成とすることによって、すべての組のソースフォロワの特性を均一化し、レーザ照射によって生じた特性のばらつきを抑制することができる。
　【００３２】
　図３は本発明の第３の実施例の回路図であり、レーザ光の進行方向に対して、ソースフォロワを１個おきにとばして２個ずつ並列接続した例である。
　本実施例では、図２に示す第２の実施例と同様に、ソースフォロワの間隔をｄとし、レーザ光線照射の幅ＬをＬ＝４ｄとして、照射領域が幅ｄだけ重複するように、レーザ光を照射する。
　【００３３】
　先ず、ソースフォロワ（ｐ，ｑ）、ソースフォロワ（ｐ，ｑ＋１）には、レーザー光が照射された状態とする。そして、レーザ光がソースフォロワ（ｐ，ｑ）、ソースフォロワ（ｐ＋１，ｑ）、ソースフォロワ（ｐ＋２，ｑ）、ソースフォロワ（ｐ＋３，ｑ）、ソースフォロワ（ｐ，ｑ＋１）、ソースフォロワ（ｐ＋１，ｑ＋１）、ソースフォロワ（ｐ＋２，ｑ＋１）、ソースフォロワ（ｐ＋３，ｑ＋１）に照射される。
　【００３４】
　次にレーザ光は移動して、ソースフォロワ（ｐ＋３，ｑ）、ソースフォロワ（ｐ＋４，ｑ）、ソースフォロワ（ｐ＋５，ｑ）、ソースフォロワ（ｐ＋６，ｑ）、ソースフォロワ（ｐ＋３，ｑ＋１）、ソースフォロワ（ｐ＋４，ｑ＋１）、ソースフォロワ（ｐ＋５，ｑ＋１）、ソースフォロワ（ｐ＋６，ｑ＋１）にレーザー光が照射される。
　【００３５】
　次にレーザー光は移動して、ソースフォロワ（ｐ＋６，ｑ）、ソースフォロワ（ｐ＋６，ｑ＋１）にレーザー光が照射される。
　【００３６】
　ここで、ソースフォロワ（ｐ，ｑ）、ソースフォロワ（ｐ，ｑ＋１）、ソースフォロワ（ｐ＋３，ｑ）、ソースフォロワ（ｐ＋３，ｑ＋１）、ソースフォロワ（ｐ＋６，ｑ）、ソースフォロワ（ｐ＋６，ｑ＋１）には、２回レーザ光が照射されるため、しきい値電圧は図８に示すようにＶｔｈＬになる。
　【００３７】
　一方、ソースフォロワ（ｐ＋１，ｑ）、ソースフォロワ（ｐ＋２，ｑ）、ソースフォロワ（ｐ＋１，ｑ＋１）、ソースフォロワ（ｐ＋２，ｑ＋１）、ソースフォロワ（ｐ＋４，ｑ）、ソースフォロワ（ｐ＋５，ｑ）、ソースフォロワ（ｐ＋４，ｑ＋１）、ソースフォロワ（ｐ＋５，ｑ＋１）には、レーザ光が１回した照射されないため、しきい値電圧は図８に示すようにＶｔｈＨになる。
　【００３８】
　図３に示すようにして、ソースフォロワ（ｐ，ｑ）とソースフォロワ（ｐ＋２，ｑ）、ソースフォロワ（ｐ＋１，ｑ）とソースフォロワ（ｐ＋３，ｑ）、ソースフォロワ（ｐ＋４，ｑ）とソースフォロワ（ｐ＋６，ｑ）、ソースフォロワ（ｐ＋，ｑ＋１）とソースフォロワ（ｐ＋２，ｑ＋１）、ソースフォロワ（ｐ＋１，ｑ＋１）とソースフォロワ（ｐ＋３，ｑ＋１）、ソースフォロワ（ｐ＋４，ｑ＋１）とソースフォロワ（ｐ＋６，ｑ＋１）というような組み合わせで２個のソースフォロワを１個おきに並列接続することで、全ての並列回路において、２個のうちいずれか１個のソースファロワが２回のレーザ照射を受け、他の１個が１回レーザ照射を受けているような組み合わせを実現することができる。図３に示す構成の等価回路は図１に示す構成と同じであり、図１に示す配置とした場合と同様の効果を図３に示す構成を採用した場合も得ることができる。
　【００３９】
　図４は本発明の第４の実施例の回路図であり、レーザの進行方向に対して、ソースフォロワを斜めに２個並列接続した例である。図１に示す第１の実施例と同様に、ソースフォロワ間隔をｄとして、レーザ光線の照射幅ＬをＬ＝３ｄとしてレーザ光を照射する。
　【００４０】
　従って、ソースフォロワ（ｐ，ｑ）、ソースフォロワ（ｐ，ｑ＋１）、ソースフォロワ（ｐ＋２，ｑ）、ソースフォロワ（ｐ＋２，ｑ＋１）、ソースフォロワ（ｐ＋４，ｑ）、ソースフォロワ（ｐ＋４，ｑ＋１）、ソースフォロワ（ｐ＋６，ｑ）、及びソースフォロワ（ｐ＋６，ｑ＋１）にはレーザ光が２回照射されることになるため、しきい値電圧は図８に示すようにＶｔｈＬになる。
　【００４１】
　他方，ソースフォロワ（ｐ＋１，ｑ）、ソースフォロワ（ｐ＋１，ｑ＋１）、ソースフォロワ（ｐ＋３，ｑ）、ソースフォロワ（ｐ＋３，ｑ＋１）、ソースフォロワ（ｐ＋５，ｑ）、ソースフォロワ（ｐ＋５，ｑ＋１）はそれぞれ、レーザ光が１回のみ照射されるため、しきい値電圧は図８に示すようにＶｔｈＨになる。
　【００４２】
　図４に示すように、ソースフォロワ（ｐ，ｑ）とソースフォロワ（ｐ＋１，ｑ＋１）、ソースフォロワ（ｐ＋１，ｑ）とソースフォロワ（ｐ＋２，ｑ＋１）、ソースフォロワ（ｐ＋２，ｑ）とソースフォロワ（ｐ＋３，ｑ＋１）、ソースフォロワ（ｐ＋３，ｑ）とソースフォロワ（ｐ＋４，ｑ＋１）、ソースフォロワ（ｐ＋４，ｑ）とソースフォロワ（ｐ＋５，ｑ＋１）、ソースフォロワ（ｐ＋５，ｑ）とソースフォロワ（ｐ＋６，ｑ＋１）とを並列接続すると、これらの並列回路は図１に示す第１の実施例の並列回路と接続のパターンが異なるが、回路的には等価であるで、同じ効果を得ることができる。
　【００４３】
　図５は本発明の第５の実施例の回路図であり、ソースフォロワを斜めに３個並列接続した例である。本実施例では、図２に示す第２の実施例と同様に、ソースフォロワの間隔をｄとし、レーザ光線照射の幅ＬをＬ＝４ｄとして、照射領域が幅ｄだけ重複するように、レーザ光を照射する。
　【００４４】
　従って、ソースフォロワ（ｐ，ｑ）、ソースフォロワ（ｐ，ｑ＋１）、ソースフォロワ（ｐ，ｑ＋２）、ソースフォロワ（ｐ＋３，ｑ）、ソースフォロワ（ｐ＋３，ｑ＋１）、ソースフォロワ（ｐ＋３，ｑ＋２）、ソースフォロワ（ｐ＋６，ｑ）、ソースフォロワ（ｐ＋６，ｑ＋１）、ソースフォロワ（ｐ＋６，ｑ＋２）には、２回レーザ光が照射されるため、しきい値電圧は図８に示すようにＶｔｈＬになる。
　【００４５】
　一方、ソースフォロワ（ｐ＋１，ｑ）、ソースフォロワ（ｐ＋２，ｑ）、ソースフォロワ（ｐ＋１，ｑ＋１）、ソースフォロワ（ｐ＋２，ｑ＋１）、ソースフォロワ（ｐ＋１，ｑ＋２）、ソースフォロワ（ｐ＋２，ｑ＋２）、ソースフォロワ（ｐ＋４，ｑ）、ソースフォロワ（ｐ＋５，ｑ）、ソースフォロワ（ｐ＋４，ｑ＋１）、ソースフォロワ（ｐ＋５，ｑ＋１）、ソースフォロワ（ｐ＋４，ｑ＋２）、ソースフォロワ（ｐ＋５，ｑ＋２）は１回のみレーザ光が照射されるため、しきい値電圧は図８に示すようにＶｔｈＨになる。
　【００４６】
　図５に示すようにして、ソースフォロワ（ｐ，ｑ）とソースフォロワ（ｐ＋１，ｑ＋１）とソースフォロワ（ｐ＋２，ｑ＋２）、ソースフォロワ（ｐ＋１，ｑ）とソースフォロワ（ｐ＋２，ｑ＋１）とソースフォロワ（ｐ＋３，ｑ＋２）、ソースフォロワ（ｐ＋２，ｑ）とソースフォロワ（ｐ＋３，ｑ＋１）とソースフォロワ（ｐ＋４，ｑ＋２）、ソースフォロワ（ｐ＋３，ｑ）とソースフォロワ（ｐ＋４，ｑ＋１）とソースフォロワ（ｐ＋５，ｑ＋２）、ソースフォロワ（ｐ＋４，ｑ）とソースフォロワ（ｐ＋５，ｑ＋１）とソースフォロワ（ｐ＋６，ｑ＋２）というような組み合わせで３個のソースフォロワを並列接続すると、これらの回路は図２に示す第２の実施例と同様に、３個のソースフォロワのうち１個が２回レーザ照射を受け、他の２個が１回レーザ照射を受けているという組み合わせとすることができる。そして、第２の実施例と同じ効果を得ることができる。
　【００４７】
　以下に、薄膜トランジスタを利用して構成されたソースファロワの例についてその作製工程を図１０を用いて説明する。ここでは相補型インバータ回路を例にとる。
　【００４８】
　まず、ガラス基板（コーニング７０５９等の低アルカリガラスまたは石英ガラス等を使用する。）上に下地酸化膜として厚さ１０００〜３０００Åの酸化珪素膜を形成した。この酸化膜の形成方法としては、酸素雰囲気中でのスパッタ法を使用した。しかし、より量産性を高めるには、ＴＥＯＳをプラズマＣＶＤ法で分解・堆積した膜を用いてもよい。
　【００４９】
　その後、プラズマＣＶＤ法やＬＰＣＶＤ法によって非晶質珪素膜を３００〜５０００Å、好ましくは５００〜１０００Å堆積し、これを、５５０〜６００℃の還元雰囲気に４〜４８時間放置して、結晶化せしめた。この工程の後に、レーザ照射によっておこなって、さらに結晶化の度合いを高めた。また、レーザ光源は３０８ｎｍまたは２４８ｎｍの波長光を発するものを使用した。そして、このようにして結晶化させた珪素膜をパターニングして島状領域１、２を形成した。さらに、この上にスパッタ法によって厚さ７００〜１５００Åの酸化珪素膜３を形成した。
　【００５０】
　その後、厚さ１０００Å〜３μｍのアルミニウム（１ｗｔ％のＳｉ、もしくは０．１〜０，３ｗｔ％のＳｃ（スカンジウム）を含む）膜を電子ビーム蒸着法、もしくはスパッタ法によって形成した。そして、フォトレジスト（例えば、東京応化製、ＯＦＰＲ８００／３０ｃｐ）をスピンコート法によって形成した。なお、フォトレジストの形成前に、陽極酸化法によって厚さ１００〜１０００Åの酸化アルミニウム膜を表面に形成しておくと、フォトレジストとの密着性が良くなると共に、フォトレジストからの電流のリークを抑制することにより、後述する陽極酸化工程において、多孔質陽極酸化物を側面のみに形成するうえで有効であった。その後、フォトレジストとアルミニウム膜をパターニングして、アルミニウム膜と一緒にエッチングし、ゲイト電極４、５及びマスク膜６、７とした。（図１０ａ）
　【００５１】
　さらに、これに電解液中で電流を通じて陽極酸化し、厚さ３０００〜６０００Å、例えば、厚さ５０００Åの陽極酸化物を形成した。陽極酸化は、３〜２０％のクエン酸もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いておこない、１０〜３０Ｖの一定電流をゲイト電極に印加すればよい。本実施例では、シュウ酸溶液（３０℃）中で電圧を１０Ｖとし、２０〜４０分、陽極酸化した。なお、陽極酸化物の厚さは陽極酸化時間によって制御した。（図１０ｂ）
　【００５２】
　次に、マスクを除去し、再び電解溶液中において、ゲイト電極に電流を印加した。本実施例では、３〜１０％の酒石液、硼酸、硝酸が含まれたエチレングルコール溶液を用いた。溶液の温度は１０℃前後の室温より低い方が良好な酸化膜が得られた。このため、ゲイト電極の上面および側面にバリヤ型の陽極酸化物１０、１１が形成された。陽極酸化物１０、１１の厚さは印加電圧に比例し、例えば、印加電圧が１５０Ｖでは２０００Åの陽極酸化物が形成された。陽極酸化物１０、１１の厚さは必要とされるオフセットの大きさによって決定した。３０００Å以上の厚さの陽極酸化物を得るには２５０Ｖ以上の高電圧を印加するが必要であるが、薄膜トランジスタの特性に悪影響を及ぼすので、３０００Å以下の厚さとすることが好ましい。本実施例では、印加電圧を８０〜１５０Ｖまで上昇させ、必要とする陽極酸化膜１０、１１の厚さによって電圧を選択した。
　【００５３】
　注目すべきは、バリヤ型の陽極酸化が後の工程であるにもかかわらず、多孔質の陽極酸化物の外側にバリヤ型の陽極酸化物ができるのではなく、バリヤ型の陽極酸化物１０、１１は多孔質陽極酸化物８、９とゲイト電極４、５の間に形成されることである。
　そして、ドライエッチング法（もしくはウェットエッチング法）によって絶縁膜３をエッチングした。このエッチング深さは任意であり、下に存在する活性層が露出するまでエッチングをおこなっても、その途中でとめてもよい。しかし、量産性・歩留り・均一性の観点からは、活性層に至るまでエッチングすることが望ましい。この際には陽極酸化物８、９、およびゲイト電極４、５に覆われた領域の下側の絶縁膜（ゲイト絶縁膜）には、もとの厚さの絶縁膜１２、１３が残される。（図１０ｃ）
　【００５４】
　その後、陽極酸化物８、９を除去した。エッチャントとしては、燐酸系の溶液、例えば、燐酸、酢酸、硝酸の混酸等が好ましい。この際、燐酸系のエッチャントにおいては、多孔質陽極酸化物のエッチングレートはバリヤ型陽極酸化物のエッチングレートの１０倍以上である。したがって、バリヤ型の陽極酸化物１０、１１は、燐酸系のエッチャントでは実質的にエッチングされないので、内側のゲイト電極を守ることができた。
　【００５５】
　この構造で加速したＮ型もしくはＰ型の不純物のイオンを活性層に注入することによって、ソース・ドレインを形成した。まず、左側の薄膜トランジスタ領域をマスク１４によって覆った状態で、イオンドーピング法によって、比較的低速（典型的には、加速電圧は５〜３０ｋＶ）の燐イオンを照射した。本実施例では、加速電圧は２０ｋＶとし、ドーピングガスとしてはフォスフィン（ＰＨ３）を９い、ドーズ量は５×１０１４〜５×１０１５ｃｍ−２とした。この工程では、燐イオンは絶縁膜１３を透過できないので、活性層のうち、表面の露出された領域のみに燐イオンが注入され、Ｎチャネル型薄膜トランジスタのドレイン１５、ソース１６が形成された。（図１０ｄ）
　【００５６】
　次に、同じくイオンドーピング法によって、比較的高速（典型的には、加速電圧は６０〜１２０ｋＶ）の燐イオンを照射した。本実施例では、加速電圧は９０ｋＶとし、ドーズ量は１×１０１３〜５×１０１４ｃｍ−２とした。この工程では、燐イオンは絶縁膜１３を透過して、その下の領域にも到達するが、ドーズ量が少ないので、低濃度のＮ型領域１７、１８が形成された。（図１０ｅ）
　【００５７】
　燐イオンのドーピングが終了したのち、マスク１４を除去し、今度は、Ｎチャネル型薄膜トランジスタをマスクして、同様に、Ｐチャネル型薄膜トランジスタにもソース１９、ドレイン２０、低濃度のＰ型領域２１、２２を形成した。そして、ＫｒＦエキシマレーザ（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、活性層中に導入された不純物イオンの活性化をおこなった。
　【００５８】
　最後に、ＣＶＤ法によって、全面に層間絶縁物２３として酸化珪素膜を厚さ３０００〜６０００Å形成した。そして、薄膜トランジスタのソース・ドレインにコンタクトホールを形成し、アルミニウム配線・電極２４、２５、２６を形成した。さらに２００〜４００℃で水素アニールをおこなった。以上によって、薄膜トランジスタを用いた相補型インバータ回路が完成した。（図１０ｆ）
　以上において、インバータ回路で説明をおこなったが、他の回路においても同様である。また、ここではコプラナ型の薄膜トランジスタについて説明したが、コプラナ型のみならず逆スタガ型など他の型の薄膜トランジスタでも本発明には対応できる。
　【００５９】
　【発明の効果】
　本発明によると、例えばレーザ結晶化工程おいて、アナログバッファを構成するソースフォロワのしきい値電圧Ｖｔｈがばらついていても、ソースフォロワを並列接続するようにしたため、アナログバッファの薄膜トランジスタのしきい値電圧のばらつきを平均化することができる。
　【００６０】
　また、アナログバッファを構成するソースフォロワを複数個並列に構成し、その中の決まった数にレーザ光が重なって照射されるようにすることで、アナログバッファの特性のばらつきを抑制することができる。
　【００６１】
　具体的には、レーザ照射幅を所定の規則に従って配置されたソースファロワの間隔のｎ倍（ｎ≦３）とし、かつ一部のソースファロワでレーザ光が重ねるようにすることで、アナログバッファの特性を平均化することができる。即ち、レーザ光の照射回数の異なるソースファロワの組合せを、複数のアナログバッファにおいて、同じものとすることができるため、アナログバッファ毎の特性のばらつきを平均化することができる。
　【００６２】
　そして、このようなアナログバッファを用いることで、例えば、液晶表示装置において、表示のばらつきのないものを実現することができる。
【図面の簡単な説明】
　【図１】
　本発明によるアクティブマトリクス型表示装置における実施例のアナログバッファの回路図を示す。
　【図２】
　本発明によるアクティブマトリクス型表示装置における実施例のアナログバッファの回路図を示す。
　【図３】
　本発明によるアクティブマトリクス型表示装置における実施例のアナログバッファの回路図を示す。
　【図４】
　本発明によるアクティブマトリクス型表示装置における実施例のアナログバッファの回路図を示す。
　【図５】
　本発明によるアクティブマトリクス型表示装置における実施例のアナログバッファの回路図を示す。
　【図６】
　従来のアクティブマトリクス型表示装置におけるアナログバッファの回路図を示す。
　【図７】
　従来のアナログバッファ製造工程のレーザ照射の概略図を示す。
　【図８】
　従来のアナログバッファに使用される薄膜トランジスタ製造時のレーザ光源位置ｘと薄膜トランジスタのしきい値電圧Ｖｔｈの関係を示す図を示す。
　【図９】
　従来のアクティブマトリクス型表示装置の概略図を示す。
　【図１０】
　相補型インバータ回路の製造法を示す。
　【図１１】
　従来のノーマリホワイトの液晶素子における印加電圧と透過率の係を表した図を示す。
　【符号の説明】
　　１，２　　　　　　　　島状領域（活性層）
　　３　　　　　　　　　　酸化珪素膜（ゲイト絶縁膜）
　　４，５　　　　　　　　ゲイト電極
　　６，７　　　　　　　　マスク膜
　　８，９　　　　　　　　陽極酸化物
　　１０，１１　　　　　　バリア型の陽極酸化物
　　１２，１３　　　　　　絶縁膜
　　１４　　　　　　　　　マスク
　　１５　　　　　　　　　ドレイン
　　１６　　　　　　　　　ソース
　　１７，１８　　　　　　低濃度のＮ型領域
　　１９　　　　　　　　　ソース
　　２０　　　　　　　　　ドレイン
　　２０，２１　　　　　　Ｐ型領域
　　２３　　　　　　　　　層間絶縁物
　　２４，２５，２６　　　電極