(57)【要約】  大型化することなく部品の高密度実装が可能な複合モジュールを得る。  多層回路基板からなるメイン基板（１０）と、該メイン基板（１０）の下面（１０ａ）に搭載されたサブ基板（２０）と、該サブ基板（２０）を被覆するようにメイン基板（１０）の下面（１０ａ）に設けられ、実装基板（１００）への実装面（３０ａ）を構成する封止層（３０）と、実装基板（１００）への接続のために実装面（３０ａ）に設けられた端子電極（４１ａ），（４１ｂ）と、を備えた複合モジュール。端子電極は、メイン基板（１０）から直接的に引き出された第１の端子電極（４１ａ）と、サブ基板（２０）から直接的に引き出された第２の端子電極（４１ｂ）とからなる。
2010041589.tif 000002
【特許請求の範囲】
【請求項１】
メイン基板と、
前記メイン基板の一方主面に搭載されたサブ基板と、
前記サブ基板の少なくとも一部分を被覆するように前記メイン基板の一方主面に設けられ、実装基板への実装面を構成する封止層と、
前記実装基板への接続のために前記実装面に設けられた端子電極と、
を備え、
前記端子電極は、前記メイン基板から直接的に引き出された第１の端子電極と、前記サブ基板から直接的に引き出された第２の端子電極とからなること、
を特徴とする複合モジュール。
【請求項２】
前記メイン基板は多層回路基板であること、を特徴とする請求項１に記載の複合モジュール。
【請求項３】
前記サブ基板は、磁性体基板又は前記メイン基板よりも高い誘電率を有する誘電体基板であること、を特徴とする請求項１又は請求項２に記載の複合モジュール。
【請求項４】
前記メイン基板の前記一方主面には、グランド電位にある第１の接続電極及び機能素子に接続された第２の接続電極が形成されており、
前記第１の接続電極の少なくとも一つは層間接続電極を介して前記第１の端子電極に接続されており、
前記第２の接続電極の少なくとも一つは前記サブ基板に設けた電極を介して前記第２の端子電極に接続されていること、
を特徴とする請求項１ないし請求項３のいずれかに記載の複合モジュール。
【請求項５】
前記層間接続電極は前記封止層に設けたビアホール導体であることを特徴とする請求項４に記載の複合モジュール。
【請求項６】
前記層間接続電極は前記サブ基板の表面に設けた電極であることを特徴とする請求項４に記載の複合モジュール。
【請求項７】
前記サブ基板にコイル状のインダクタが内蔵されていることを特徴とする請求項１ないし請求項６のいずれかに記載の複合モジュール。
【請求項８】
前記サブ基板の一方主面及び他方主面には、前記インダクタの両端部に接続された電極と、サブ基板に設けたビアホール導体を介して接続された電極、及び／又は、サブ基板の一方主面から一端面さらに他方主面にわたって設けた電極とが形成されていること、を特徴とする請求項７に記載の複合モジュール。
【請求項９】
前記サブ基板の一方主面及び他方主面には、サブ基板に設けたビアホール導体を介して接続された電極、及び／又は、サブ基板の一方主面から一端面さらに他方主面にわたって設けた電極が形成されており、これらの電極は前記第２の端子電極に接続されていること、を特徴とする請求項１ないし請求項７のいずれかに記載の複合モジュール。
【請求項１０】
前記封止層は前記サブ基板の一方主面を全体的に被覆しており、
前記第２の端子電極は前記封止層に設けた層間接続電極を介して前記サブ基板の一方主面に設けた電極に接続されていること、
を特徴とする請求項１ないし請求項９のいずれかに記載の複合モジュール。
【請求項１１】
前記封止層は前記サブ基板をその一方主面と同一平面を構成するように被覆しており、
前記サブ基板の一方主面に設けた電極が第２の端子電極として機能していること、
を特徴とする請求項１ないし請求項１０のいずれかに記載の複合モジュール。
【請求項１２】
前記メイン基板の他方主面に、受動表面実装部品及び／又は能動表面実装部品が搭載されていること、を特徴とする請求項１ないし請求項１１のいずれかに記載の複合モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合モジュール、特に、多層回路基板をメイン基板としてその主面に半導体素子やコンデンサなどの機能素子を搭載したＤＣ−ＤＣコンバータなどの複合モジュールに関する。
【背景技術】
【０００２】
特許文献１には、多層回路基板をベースにして、該基板の一方主面に半導体素子やコンデンサなどの機能素子を搭載して樹脂材で被覆した複合モジュールが記載されている。樹脂材にレーザなどで多層回路基板にまで達するまで形成した孔に電極ペーストを充填してビアホール導体とし、該ビアホール導体の一端を樹脂材の表面に形成した入出力端子に接続している。これにて、多層回路基板の両主面に機能素子を搭載した小型の複合モジュールを得ることができる。【０００３】
この複合モジュールでは多層回路基板の両主面に複数の機能素子を搭載することが可能となる。しかしながら、多層回路基板に対してコンデンサやインダクタなどの表面実装部品の搭載数が多くなると、多層回路基板の面積を大きくしないと必要な数のビアホール導体を樹脂材に形成することができず、複合モジュール自体が大型化してしまう。大型化を避けるには、ビアホール導体の数を減らすことになるが、これでは多層回路基板に搭載できる部品数を確保できない。即ち、搭載部品の高密度実装と小型化は両立できず、いずれかを犠牲にしなければならないのが現状であった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２８１１６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、大型化することなく部品の高密度実装が可能な複合モジュールを提供することにある。
【課題を解決するための手段】
【０００６】
前記目的を達成するため、本発明の一形態である複合モジュールは、
メイン基板と、
前記メイン基板の一方主面に搭載されたサブ基板と、
前記サブ基板の少なくとも一部分を被覆するように前記メイン基板の一方主面に設けられ、実装基板への実装面を構成する封止層と、
前記実装基板への接続のために前記実装面に設けられた端子電極と、
を備え、
前記端子電極は、前記メイン基板から直接的に引き出された第１の端子電極と、前記サブ基板から直接的に引き出された第２の端子電極とからなること、
を特徴とする。【０００７】
前記複合モジュールにおいては、メイン基板から直接的に引き出された第１の端子電極に加えて、メイン基板の一方主面に搭載されたサブ基板からも直接的に引き出された第２の端子電極を設けるようにしたため、メイン基板に搭載する部品が増加したとしても、メイン基板を大型化することなく必要な端子電極を増やすことができる。【０００８】
即ち、本複合モジュールにおいて、サブ基板は汎用品ではなく専用品であり、サブ基板に設けた電極を介して実装用の第２の端子電極を設けており、あるいは、サブ基板に設けた電極を実装用の第２の端子電極として利用している。
【発明の効果】
【０００９】
従って、本発明に係る複合モジュールによれば、メイン基板を大型化することなく、メイン基板への高密度実装が可能になる。
【図面の簡単な説明】
【００１０】
【図１】第１実施例である複合モジュールを示す断面図である。
【図２】第２実施例である複合モジュールを示す断面図である。
【図３】サブ基板の第１変形例を示す斜視図である。
【図４】サブ基板の第２変形例を示す斜視図である。
【図５】第３実施例であるＤＣ−ＤＣコンバータの回路構成を示すブロック図である。
【図６】前記ＤＣ−ＤＣコンバータを示し、（Ａ）は断面図、（Ｂ）は下面図である。
【発明を実施するための形態】
【００１１】
以下、本発明に係る複合モジュールの実施例を添付図面を参照して説明する。なお、各図において、共通する部品、部分には同じ符号を付し、重複する説明は省略する。
【００１２】
（第１実施例、図１参照）
図１に、第１実施例である複合モジュール１Ａを示す。この複合モジュール１Ａは、例えば携帯電話に組み込まれる実装基板１００上に搭載されるもので、主として、メイン基板１０と、該メイン基板１０の一方主面である下面１０ａに搭載されたサブ基板２０と、サブ基板２０をも含んで被覆するようにメイン基板１０の下面１０ａに設けた封止層３０と、該封止層３０の下面（以下、実装面３０ａと記す）に設けた第１の端子電極４１ａ及び第２の端子電極４１ｂとを備えている。さらに、メイン基板１０の他方主面である上面１０ｂには、ＩＣチップ５０、インダクタやキャパシタなどのチップ部品５２が搭載され、封止層５５にて被覆されている。
【００１３】
メイン基板１０は、低温焼成セラミックからなる多層回路基板であり、内部に図示しない電極が設けられ、これらの内部電極と接続された電極１１、第１の接続電極１２ａ及び第２の接続電極１２ｂがその上下面に形成されている。電極１１は上面に搭載されたＩＣチップ５０の電極５０ａやチップ部品５２の電極５２ａとはんだなどを介して接続されている。
【００１４】
サブ基板２０は、多層の磁性体基板又はメイン基板１０よりも高い誘電率を有する多層の誘電体基板であり、内部には例えばコイル状のインダクタ２１が形成されている。このサブ基板２０の上面には電極２５が形成され、下面には電極２６が形成されている。電極２５，２６はそれぞれサブ基板２０に設けた層間接続電極（ビアホール導体）２７を介して接続されている。また、インダクタ２１の両端部はサブ基板２０の上面に設けた図示しない電極を介してメイン基板１０に内蔵された図示しないコンデンサなどの機能素子、あるいは、メイン基板１０の図示しない内部電極及び電極１１を介してＩＣチップ５０又はチップ部品５２に接続されている。
【００１５】
電極２５はメイン基板１０の下面１０ａに設けた第２の接続電極１２ｂとはんだなどを介して接続されている。接続電極１２ｂはメイン基板１０に内蔵された図示しないコンデンサなどの機能素子、あるいは、メイン基板１０の図示しない内部電極及び電極１１を介してＩＣチップ５０又はチップ部品５２に接続されている。なお、接続電極１２ｂはメイン基板１０に内蔵された図示しないグランド電極に接続されていてもよい。
【００１６】
封止層３０，５５はエポキシ系などの樹脂材からなる。封止層３０の下面は実装基板１００への実装面３０ａとされ、実装面３０ａには第１の端子電極４１ａ及び第２の端子電極４１ｂが形成されている。端子電極４１ａは封止層３０に形成した層間接続電極３５ａを介して第１の接続電極１２ａに接続されている。接続電極１２ａはメイン基板１０に内蔵された図示しないグランド電極に接続されている。また、実装面３０ａに形成した端子電極４１ｂは封止層３０に形成した層間接続電極３５ｂを介してサブ基板２０の下面に設けた電極２６に接続されている。封止層３０の層間接続電極３５ａ，３５ｂはビアホール導体として形成されている。
【００１７】
以上の構成からなる複合モジュール１Ａは、実装基板１００の表面に形成したランド１０１にはんだなどを介して接続される。なお、実装面３０ａには図１に示した端子電極４１ａ，４１ｂ以外にも種々の端子電極が設けられており、また、実装基板１００の表面にもランド１０１以外の種々のランドが設けられている。
【００１８】
前記複合モジュール１Ａにおいて、実装面３０ａには、メイン基板１０（接続電極１２ａ）から直接的に引き出された第１の端子電極４１ａに加えて、メイン基板１０の一方主面（下面１０ａ）に搭載されたサブ基板２０（電極２６）から直接的に引き出された第２の端子電極４１ｂを設けるようにしたため、メイン基板１０に搭載した部品の数が増加して実装面３０ａに形成すべき端子電極の数が増加した場合であっても、サブ基板２０に設けた電極２５，２６を介してその直下に位置する端子電極４１ｂを用いて実装基板１００のランド１０１と接続すればよく、メイン基板１０を大型化することなく実装基板１００と接続するための必要な端子電極を増やすことができる。
【００１９】
ところで、サブ基板２０として磁性体基板や誘電体基板を用いた場合、サブ基板２０内にグランド線路を形成するとノイズがグランド線路に乗りやすくなり、浮遊容量や浮遊インダクタンスの影響により理想的なグランド線路が形成できない。本第１実施例では、接続電極１２ａ、端子電極４１ａ及び層間接続電極３５ａをグランド線路として用いており、このグランド線路は実装基板１００までの距離を最短にするように配置され、サブ基板２０内には配置されていないため、不要なキャパシタンス成分やインダクタンス成分を抑制することができる。
【００２０】
また、メイン基板１０の一方主面に搭載されたサブ基板２０に設けたインダクタ２１は、チップ部品ではなく、内蔵されたコイル状であるため、磁束が透過する面積を大きくすることができ、大きなインダクタンス値とすることができる。しかも、このインダクタ２１はサブ基板２０がメイン基板１０よりも高い透磁率を有する場合は、より大きなインダクタンス値とすることができる。
【００２１】
（第２実施例、図２参照）
図２に、第２実施例である複合モジュール１Ｂを示す。この複合モジュール１Ｂは、封止層３０をサブ基板２０の一方主面（下面２０ａ）と同一平面を構成するようにメイン基板１０の下面１０ａを被覆しており、実装面３０ａは封止層３０の下面とサブ基板２０の下面２０ａとで構成されている。それゆえ、サブ基板２０の下面２０ａに設けた電極２６が実装基板１００のランド１０１への接続用端子電極として機能している。
【００２２】
本第２実施例の他の構成は前記第１実施例と同様であり、その作用効果も第１実施例と同様である。
【００２３】
（サブ基板の第１変形例、図３参照）
図３に、サブ基板の第１変形例を示す。このサブ基板２０Ａは、前記第１実施例で示したビアホール導体２７、電極２５，２６に加えて、内蔵したインダクタ２１の一端に接続した電極２２ａ及び他端に接続した電極２２ｂをサブ基板２０Ａの上面及び下面に設け、サブ基板２０Ａの上面から一端面さらに下面にわたって電極２８を設けたものである。
【００２４】
インダクタ２１の電極２２ａは前記メイン基板１０の下面に設けた電極にはんだなどを介して接続され、電極２２ｂは封止層３０に設けたビアホール導体を介して実装面３０ａに設けた端子電極に接続される。また、サブ基板２０Ａの表面に設けた電極２８は、例えば、封止層３０に設けた層間接続電極３５ａ（図１及び図２参照）に代えてグランド線路として用いられる。
【００２５】
第１変形例においては、サブ基板２０Ａの上下面に、インダクタ２１の入出力用の電極２２ａ，２２ｂ、ビアホール導体２７に接続された電極２５，２６、及び、サブ基板２０Ａの表面に設けた電極２８が設けられており、これらの電極２２ａ，２２ｂ，２５，２６，２８はサブ基板２０Ａに形成されているので、位置ずれを生じることがなく、端子電極との実装精度を確保することができる。特に、サブ基板２０Ａに、インダクタ２１の入出力用の電極２２ａ，２２ｂと他の電極２５，２６，２８とを設けていることで、入出力用の電極２２ａ，２２ｂと他の電極２５，２６，２８との位置ずれが生じない。また、サブ基板２０Ａに設けた電極２６，２８を第２の端子電極４１ｂに接続してビアホール導体２７や電極２８自体を層間接続電極として機能させることで、メイン基板１０の小型化を図ることができる。
【００２６】
なお、このサブ基板２０Ａが前記第２実施例に適用される場合、電極２２ｂ，２８は実装基板１００のランドに直接はんだなどを介して接続されていてもよい。
【００２７】
（サブ基板の第２変形例、図４参照）
図４に、サブ基板の第２変形例を示す。このサブ基板２０Ｂは、コンデンサを内蔵したもので、両端部には電極２３ａ，２３ｂが形成され、中央部分には電極２４ａ，２４ｂが形成されている。電極２３ａ，２３ｂはコンデンサの入出力端子として機能し、例えば、メイン基板１０の下面１０ａに設けた電極にはんだなどを介して接続される。電極２４ａ，２４ｂは、例えば、封止層３０に設けた層間接続電極３５ａ（図１及び図２参照）に代えてグランド線路として用いられる。
【００２８】
このサブ基板２０Ｂが前記第２実施例に適用される場合、電極２３ａ，２３ｂ，２４ａ，２４ｂは実装基板１００のランドに直接はんだなどを介して接続される。
【００２９】
（第３実施例、図５及び図６参照）
第３実施例は、携帯電話の実装基板に搭載される降圧型ＤＣ−ＤＣコンバータとして構成したものである。このＤＣ−ＤＣコンバータ１Ｃは、図５に示す等価回路で説明すると、電界効果型トランジスタからなるスイッチング素子を含むＩＣチップ５０を中心として構成され、入力端子電極Ｖｉｎ及び出力端子電極Ｖｏｕｔを備え、入力側に挿入されたコンデンサＣｉｎはグランド端子電極ＧＮＤ１に接続され、出力側に挿入されたインダクタＬｏｕｔはコンデンサＣｏｕｔを介してグランド端子電極ＧＮＤ３に接続されている。さらに、ＩＣチップ５０は電源用などの端子電極Ｖｄｄ，Ｖｃｏｎ，Ｖｅｎ、グランド端子電極ＧＮＤ２を備えている。
【００３０】
ＤＣ−ＤＣコンバータ１Ｃの構成は、前記第１実施例として示した複合モジュール１Ａと基本的には同じであり、図６においては、対応するエレメントに図５に示したそれぞれの素子や電極の符号を付している。
【００３１】
詳しくは、入力端子電極Ｖｉｎは封止層３０に設けた図示しない層間接続電極及びメイン基板１０の図示しない内部電極を介してコンデンサＣｉｎやＩＣチップ５０に接続されている。グランド端子電極ＧＮＤ１は層間接続電極３５ａ及びメイン基板１０の図示しない内部電極を介してコンデンサＣｉｎに接続されている。端子電極Ｖｄｄは層間接続電極３５ｂ，２７及びメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。端子電極Ｖｃｏｎ，Ｖｅｎは、前記端子電極Ｖｄｄと同様に、封止層３０に設けた図示しない層間接続電極及びメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。
【００３２】
さらに、グランド端子電極ＧＮＤ２は層間接続電極３５ｂ，２７及びメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。出力端子電極Ｖｏｕｔは封止層３０に設けた図示しない層間接続電極を介してインダクタＬｏｕｔの一端に接続され、インダクタＬｏｕｔの他端は図示しない外部電極及びメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。グランド端子電極ＧＮＤ３は層間接続電極３５ａ及びメイン基板１０の図示しない内部電極を介してコンデンサＣｏｕｔに接続されている。また、コンデンサＣｏｕｔはメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。
【００３３】
以上説明したように、ＤＣ−ＤＣコンバータ１Ｃは基本的には前記第１実施例と同様の構成を備え、その作用効果は第１実施例と同様である。
【００３４】
（他の実施例）
なお、本発明に係る複合モジュールは前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００３５】
特に、メイン基板には、コンデンサ、インダクタ、抵抗などの受動表面実装部品や、ＩＣチップなどの能動表面実装部品の様々な種類の部品を搭載することができ、各実施例以外の複合モジュールを構成することができる。
【産業上の利用可能性】
【００３６】
以上のように、本発明は、ＤＣ−ＤＣコンバータなどの複合モジュールに有用であり、特に、大型化することなく部品の高密度実装が可能である点で優れている。
【符号の説明】
【００３７】
１Ａ，１Ｂ…複合モジュール
１Ｃ…ＤＣ−ＤＣコンバータ
１０…メイン基板
１２ａ…第１の接続電極
１２ｂ…第２の接続電極
２０，２０Ａ，２０Ｂ…サブ基板
２２ａ，２２ｂ…電極
２５，２６…電極
２７…層間接続電極
２８…電極
３０…封止層
３５ａ，３５ｂ…層間接続電極
４１ａ…第１の端子電極
４１ｂ…第２の端子電極
１００…実装基板
【図１】
2010041589.tif 000003
【図２】
2010041589.tif 000004
【図３】
2010041589.tif 000005
【図４】
2010041589.tif 000006
【図５】
2010041589.tif 000007
【図６】
2010041589.tif 000008
【手続補正書】
【提出日】平成22年4月2日(2010.4.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メイン基板と、
前記メイン基板の一方主面に搭載された磁性体からなるサブ基板と、
前記サブ基板の少なくとも一部分を被覆するように前記メイン基板の一方主面に設けられ、実装基板への実装面を構成する封止層と、
前記実装基板への接続のために前記実装面に設けられた端子電極と、
を備え、
前記端子電極は、前記メイン基板から直接的に引き出された第１の端子電極と、前記サブ基板から直接的に引き出された第２の端子電極とからなり、
前記メイン基板の一方主面に形成された接続電極の少なくとも一つは前記サブ基板に設けた電極を介して前記第２の端子電極に接続されており、
前記サブ基板に設けた電極は、サブ基板の一方主面及び他方主面に形成されており、かつ、サブ基板に設けたビアホール導体を介して接続されていること、
を特徴とする複合モジュール。
【請求項２】
前記メイン基板は多層回路基板であること、を特徴とする請求項１に記載の複合モジュール。
【請求項３】
前記メイン基板の前記一方主面には、グランド電位にある第１の接続電極及び機能素子に接続された第２の接続電極が形成されており、
前記第１の接続電極の少なくとも一つは層間接続電極を介して前記第１の端子電極に接続されており、
前記第２の接続電極の少なくとも一つは前記サブ基板に設けた電極を介して前記第２の端子電極に接続されていること、
を特徴とする請求項１又は請求項２に記載の複合モジュール。
【請求項４】
前記層間接続電極は前記封止層に設けたビアホール導体であることを特徴とする請求項３に記載の複合モジュール。
【請求項５】
前記層間接続電極は前記サブ基板の表面に設けた電極であることを特徴とする請求項３に記載の複合モジュール。
【請求項６】
前記サブ基板にコイル状のインダクタが内蔵されていることを特徴とする請求項１ないし請求項５のいずれかに記載の複合モジュール。
【請求項７】
前記サブ基板の一方主面及び他方主面には、前記インダクタの両端部に接続された電極と、及び／又は、サブ基板の一方主面から一端面さらに他方主面にわたって設けた電極とが形成されていること、を特徴とする請求項６に記載の複合モジュール。
【請求項８】
前記サブ基板の一方主面及び他方主面には、サブ基板の一方主面から一端面さらに他方主面にわたって設けた電極が形成されており、該電極は前記第２の端子電極に接続されていること、を特徴とする請求項１ないし請求項６のいずれかに記載の複合モジュール。
【請求項９】
前記封止層は前記サブ基板の一方主面を全体的に被覆しており、
前記第２の端子電極は前記封止層に設けた層間接続電極を介して前記サブ基板の一方主面に設けた電極に接続されていること、
を特徴とする請求項１ないし請求項８のいずれかに記載の複合モジュール。
【請求項１０】
前記封止層は前記サブ基板をその一方主面と同一平面を構成するように被覆しており、
前記サブ基板の一方主面に設けた電極が第２の端子電極として機能していること、
を特徴とする請求項１ないし請求項８のいずれかに記載の複合モジュール。
【請求項１１】
前記メイン基板の他方主面に、受動表面実装部品及び／又は能動表面実装部品が搭載されていること、を特徴とする請求項１ないし請求項１０のいずれかに記載の複合モジュール。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合モジュール、特に、多層回路基板をメイン基板としてその主面に半導体素子やコンデンサなどの機能素子を搭載したＤＣ−ＤＣコンバータなどの複合モジュールに関する。
【背景技術】
【０００２】
特許文献１には、多層回路基板をベースにして、該基板の一方主面に半導体素子やコンデンサなどの機能素子を搭載して樹脂材で被覆した複合モジュールが記載されている。樹脂材にレーザなどで多層回路基板にまで達するまで形成した孔に電極ペーストを充填してビアホール導体とし、該ビアホール導体の一端を樹脂材の表面に形成した入出力端子に接続している。これにて、多層回路基板の両主面に機能素子を搭載した小型の複合モジュールを得ることができる。
【０００３】
この複合モジュールでは多層回路基板の両主面に複数の機能素子を搭載することが可能となる。しかしながら、多層回路基板に対してコンデンサやインダクタなどの表面実装部品の搭載数が多くなると、多層回路基板の面積を大きくしないと必要な数のビアホール導体を樹脂材に形成することができず、複合モジュール自体が大型化してしまう。大型化を避けるには、ビアホール導体の数を減らすことになるが、これでは多層回路基板に搭載できる部品数を確保できない。即ち、搭載部品の高密度実装と小型化は両立できず、いずれかを犠牲にしなければならないのが現状であった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２８１１６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、大型化することなく部品の高密度実装が可能な複合モジュールを提供することにある。
【課題を解決するための手段】
【０００６】
前記目的を達成するため、本発明の一形態である複合モジュールは、
メイン基板と、
前記メイン基板の一方主面に搭載された磁性体からなるサブ基板と、
前記サブ基板の少なくとも一部分を被覆するように前記メイン基板の一方主面に設けられ、実装基板への実装面を構成する封止層と、
前記実装基板への接続のために前記実装面に設けられた端子電極と、
を備え、
前記端子電極は、前記メイン基板から直接的に引き出された第１の端子電極と、前記サブ基板から直接的に引き出された第２の端子電極とからなり、
前記メイン基板の一方主面に形成された接続電極の少なくとも一つは前記サブ基板に設けた電極を介して前記第２の端子電極に接続されており、
前記サブ基板に設けた電極は、サブ基板の一方主面及び他方主面に形成されており、かつ、サブ基板に設けたビアホール導体を介して接続されていること、
を特徴とする。
【０００７】
前記複合モジュールにおいては、メイン基板から直接的に引き出された第１の端子電極に加えて、メイン基板の一方主面に搭載されたサブ基板からも直接的に引き出された第２の端子電極を設けるようにしたため、メイン基板に搭載する部品が増加したとしても、メイン基板を大型化することなく必要な端子電極を増やすことができる。
【０００８】
即ち、本複合モジュールにおいて、サブ基板は汎用品ではなく専用品であり、サブ基板に設けた電極を介して実装用の第２の端子電極を設けており、あるいは、サブ基板に設けた電極を実装用の第２の端子電極として利用している。
【発明の効果】
【０００９】
従って、本発明に係る複合モジュールによれば、メイン基板を大型化することなく、メイン基板への高密度実装が可能になる。
【図面の簡単な説明】
【００１０】
【図１】第１実施例である複合モジュールを示す断面図である。
【図２】第２実施例である複合モジュールを示す断面図である。
【図３】サブ基板の第１変形例を示す斜視図である。
【図４】サブ基板の第２変形例を示す斜視図である。
【図５】第３実施例であるＤＣ−ＤＣコンバータの回路構成を示すブロック図である。
【図６】前記ＤＣ−ＤＣコンバータを示し、（Ａ）は断面図、（Ｂ）は下面図である。
【発明を実施するための形態】
【００１１】
以下、本発明に係る複合モジュールの実施例を添付図面を参照して説明する。なお、各図において、共通する部品、部分には同じ符号を付し、重複する説明は省略する。
【００１２】
（第１実施例、図１参照）
図１に、第１実施例である複合モジュール１Ａを示す。この複合モジュール１Ａは、例えば携帯電話に組み込まれる実装基板１００上に搭載されるもので、主として、メイン基板１０と、該メイン基板１０の一方主面である下面１０ａに搭載されたサブ基板２０と、サブ基板２０をも含んで被覆するようにメイン基板１０の下面１０ａに設けた封止層３０と、該封止層３０の下面（以下、実装面３０ａと記す）に設けた第１の端子電極４１ａ及び第２の端子電極４１ｂとを備えている。さらに、メイン基板１０の他方主面である上面１０ｂには、ＩＣチップ５０、インダクタやキャパシタなどのチップ部品５２が搭載され、封止層５５にて被覆されている。
【００１３】
メイン基板１０は、低温焼成セラミックからなる多層回路基板であり、内部に図示しない電極が設けられ、これらの内部電極と接続された電極１１、第１の接続電極１２ａ及び第２の接続電極１２ｂがその上下面に形成されている。電極１１は上面に搭載されたＩＣチップ５０の電極５０ａやチップ部品５２の電極５２ａとはんだなどを介して接続されている。
【００１４】
サブ基板２０は、多層の磁性体基板又はメイン基板１０よりも高い誘電率を有する多層の誘電体基板であり、内部には例えばコイル状のインダクタ２１が形成されている。このサブ基板２０の上面には電極２５が形成され、下面には電極２６が形成されている。電極２５，２６はそれぞれサブ基板２０に設けた層間接続電極（ビアホール導体）２７を介して接続されている。また、インダクタ２１の両端部はサブ基板２０の上面に設けた図示しない電極を介してメイン基板１０に内蔵された図示しないコンデンサなどの機能素子、あるいは、メイン基板１０の図示しない内部電極及び電極１１を介してＩＣチップ５０又はチップ部品５２に接続されている。
【００１５】
電極２５はメイン基板１０の下面１０ａに設けた第２の接続電極１２ｂとはんだなどを介して接続されている。接続電極１２ｂはメイン基板１０に内蔵された図示しないコンデンサなどの機能素子、あるいは、メイン基板１０の図示しない内部電極及び電極１１を介してＩＣチップ５０又はチップ部品５２に接続されている。なお、接続電極１２ｂはメイン基板１０に内蔵された図示しないグランド電極に接続されていてもよい。
【００１６】
封止層３０，５５はエポキシ系などの樹脂材からなる。封止層３０の下面は実装基板１００への実装面３０ａとされ、実装面３０ａには第１の端子電極４１ａ及び第２の端子電極４１ｂが形成されている。端子電極４１ａは封止層３０に形成した層間接続電極３５ａを介して第１の接続電極１２ａに接続されている。接続電極１２ａはメイン基板１０に内蔵された図示しないグランド電極に接続されている。また、実装面３０ａに形成した端子電極４１ｂは封止層３０に形成した層間接続電極３５ｂを介してサブ基板２０の下面に設けた電極２６に接続されている。封止層３０の層間接続電極３５ａ，３５ｂはビアホール導体として形成されている。
【００１７】
以上の構成からなる複合モジュール１Ａは、実装基板１００の表面に形成したランド１０１にはんだなどを介して接続される。なお、実装面３０ａには図１に示した端子電極４１ａ，４１ｂ以外にも種々の端子電極が設けられており、また、実装基板１００の表面にもランド１０１以外の種々のランドが設けられている。
【００１８】
前記複合モジュール１Ａにおいて、実装面３０ａには、メイン基板１０（接続電極１２ａ）から直接的に引き出された第１の端子電極４１ａに加えて、メイン基板１０の一方主面（下面１０ａ）に搭載されたサブ基板２０（電極２６）から直接的に引き出された第２の端子電極４１ｂを設けるようにしたため、メイン基板１０に搭載した部品の数が増加して実装面３０ａに形成すべき端子電極の数が増加した場合であっても、サブ基板２０に設けた電極２５，２６を介してその直下に位置する端子電極４１ｂを用いて実装基板１００のランド１０１と接続すればよく、メイン基板１０を大型化することなく実装基板１００と接続するための必要な端子電極を増やすことができる。
【００１９】
ところで、サブ基板２０として磁性体基板や誘電体基板を用いた場合、サブ基板２０内にグランド線路を形成するとノイズがグランド線路に乗りやすくなり、浮遊容量や浮遊インダクタンスの影響により理想的なグランド線路が形成できない。本第１実施例では、接続電極１２ａ、端子電極４１ａ及び層間接続電極３５ａをグランド線路として用いており、このグランド線路は実装基板１００までの距離を最短にするように配置され、サブ基板２０内には配置されていないため、不要なキャパシタンス成分やインダクタンス成分を抑制することができる。
【００２０】
また、メイン基板１０の一方主面に搭載されたサブ基板２０に設けたインダクタ２１は、チップ部品ではなく、内蔵されたコイル状であるため、磁束が透過する面積を大きくすることができ、大きなインダクタンス値とすることができる。しかも、このインダクタ２１はサブ基板２０がメイン基板１０よりも高い透磁率を有する場合は、より大きなインダクタンス値とすることができる。
【００２１】
（第２実施例、図２参照）
図２に、第２実施例である複合モジュール１Ｂを示す。この複合モジュール１Ｂは、封止層３０をサブ基板２０の一方主面（下面２０ａ）と同一平面を構成するようにメイン基板１０の下面１０ａを被覆しており、実装面３０ａは封止層３０の下面とサブ基板２０の下面２０ａとで構成されている。それゆえ、サブ基板２０の下面２０ａに設けた電極２６が実装基板１００のランド１０１への接続用端子電極として機能している。
【００２２】
本第２実施例の他の構成は前記第１実施例と同様であり、その作用効果も第１実施例と同様である。
【００２３】
（サブ基板の第１変形例、図３参照）
図３に、サブ基板の第１変形例を示す。このサブ基板２０Ａは、前記第１実施例で示したビアホール導体２７、電極２５，２６に加えて、内蔵したインダクタ２１の一端に接続した電極２２ａ及び他端に接続した電極２２ｂをサブ基板２０Ａの上面及び下面に設け、サブ基板２０Ａの上面から一端面さらに下面にわたって電極２８を設けたものである。
【００２４】
インダクタ２１の電極２２ａは前記メイン基板１０の下面に設けた電極にはんだなどを介して接続され、電極２２ｂは封止層３０に設けたビアホール導体を介して実装面３０ａに設けた端子電極に接続される。また、サブ基板２０Ａの表面に設けた電極２８は、例えば、封止層３０に設けた層間接続電極３５ａ（図１及び図２参照）に代えてグランド線路として用いられる。
【００２５】
第１変形例においては、サブ基板２０Ａの上下面に、インダクタ２１の入出力用の電極２２ａ，２２ｂ、ビアホール導体２７に接続された電極２５，２６、及び、サブ基板２０Ａの表面に設けた電極２８が設けられており、これらの電極２２ａ，２２ｂ，２５，２６，２８はサブ基板２０Ａに形成されているので、位置ずれを生じることがなく、端子電極との実装精度を確保することができる。特に、サブ基板２０Ａに、インダクタ２１の入出力用の電極２２ａ，２２ｂと他の電極２５，２６，２８とを設けていることで、入出力用の電極２２ａ，２２ｂと他の電極２５，２６，２８との位置ずれが生じない。また、サブ基板２０Ａに設けた電極２６，２８を第２の端子電極４１ｂに接続してビアホール導体２７や電極２８自体を層間接続電極として機能させることで、メイン基板１０の小型化を図ることができる。
【００２６】
なお、このサブ基板２０Ａが前記第２実施例に適用される場合、電極２２ｂ，２８は実装基板１００のランドに直接はんだなどを介して接続されていてもよい。
【００２７】
（サブ基板の第２変形例、図４参照）
図４に、サブ基板の第２変形例を示す。このサブ基板２０Ｂは、コンデンサを内蔵したもので、両端部には電極２３ａ，２３ｂが形成され、中央部分には電極２４ａ，２４ｂが形成されている。電極２３ａ，２３ｂはコンデンサの入出力端子として機能し、例えば、メイン基板１０の下面１０ａに設けた電極にはんだなどを介して接続される。電極２４ａ，２４ｂは、例えば、封止層３０に設けた層間接続電極３５ａ（図１及び図２参照）に代えてグランド線路として用いられる。
【００２８】
このサブ基板２０Ｂが前記第２実施例に適用される場合、電極２３ａ，２３ｂ，２４ａ，２４ｂは実装基板１００のランドに直接はんだなどを介して接続される。
【００２９】
（第３実施例、図５及び図６参照）
第３実施例は、携帯電話の実装基板に搭載される降圧型ＤＣ−ＤＣコンバータとして構成したものである。このＤＣ−ＤＣコンバータ１Ｃは、図５に示す等価回路で説明すると、電界効果型トランジスタからなるスイッチング素子を含むＩＣチップ５０を中心として構成され、入力端子電極Ｖｉｎ及び出力端子電極Ｖｏｕｔを備え、入力側に挿入されたコンデンサＣｉｎはグランド端子電極ＧＮＤ１に接続され、出力側に挿入されたインダクタＬｏｕｔはコンデンサＣｏｕｔを介してグランド端子電極ＧＮＤ３に接続されている。さらに、ＩＣチップ５０は電源用などの端子電極Ｖｄｄ，Ｖｃｏｎ，Ｖｅｎ、グランド端子電極ＧＮＤ２を備えている。
【００３０】
ＤＣ−ＤＣコンバータ１Ｃの構成は、前記第１実施例として示した複合モジュール１Ａと基本的には同じであり、図６においては、対応するエレメントに図５に示したそれぞれの素子や電極の符号を付している。
【００３１】
詳しくは、入力端子電極Ｖｉｎは封止層３０に設けた図示しない層間接続電極及びメイン基板１０の図示しない内部電極を介してコンデンサＣｉｎやＩＣチップ５０に接続されている。グランド端子電極ＧＮＤ１は層間接続電極３５ａ及びメイン基板１０の図示しない内部電極を介してコンデンサＣｉｎに接続されている。端子電極Ｖｄｄは層間接続電極３５ｂ，２７及びメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。端子電極Ｖｃｏｎ，Ｖｅｎは、前記端子電極Ｖｄｄと同様に、封止層３０に設けた図示しない層間接続電極及びメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。
【００３２】
さらに、グランド端子電極ＧＮＤ２は層間接続電極３５ｂ，２７及びメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。出力端子電極Ｖｏｕｔは封止層３０に設けた図示しない層間接続電極を介してインダクタＬｏｕｔの一端に接続され、インダクタＬｏｕｔの他端は図示しない外部電極及びメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。グランド端子電極ＧＮＤ３は層間接続電極３５ａ及びメイン基板１０の図示しない内部電極を介してコンデンサＣｏｕｔに接続されている。また、コンデンサＣｏｕｔはメイン基板１０の図示しない内部電極を介してＩＣチップ５０に接続されている。
【００３３】
以上説明したように、ＤＣ−ＤＣコンバータ１Ｃは基本的には前記第１実施例と同様の構成を備え、その作用効果は第１実施例と同様である。
【００３４】
（他の実施例）
なお、本発明に係る複合モジュールは前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００３５】
特に、メイン基板には、コンデンサ、インダクタ、抵抗などの受動表面実装部品や、ＩＣチップなどの能動表面実装部品の様々な種類の部品を搭載することができ、各実施例以外の複合モジュールを構成することができる。
【産業上の利用可能性】
【００３６】
以上のように、本発明は、ＤＣ−ＤＣコンバータなどの複合モジュールに有用であり、特に、大型化することなく部品の高密度実装が可能である点で優れている。
【符号の説明】
【００３７】
１Ａ，１Ｂ…複合モジュール
１Ｃ…ＤＣ−ＤＣコンバータ
１０…メイン基板
１２ａ…第１の接続電極
１２ｂ…第２の接続電極
２０，２０Ａ，２０Ｂ…サブ基板
２２ａ，２２ｂ…電極
２５，２６…電極
２７…層間接続電極
２８…電極
３０…封止層
３５ａ，３５ｂ…層間接続電極
４１ａ…第１の端子電極
４１ｂ…第２の端子電極
１００…実装基板
【手続補正書】
【提出日】平成22年7月23日(2010.7.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メイン基板と、
前記メイン基板の一方主面に搭載された磁性体からなるサブ基板と、
前記サブ基板の少なくとも一部分を被覆するように前記メイン基板の一方主面に設けられ、実装基板への実装面を構成する封止層と、
前記実装基板への接続のために前記実装面に設けられた端子電極と、
を備え、
前記端子電極は、前記メイン基板から直接的に引き出された第１の端子電極と、前記サブ基板から直接的に引き出された第２の端子電極とからなり、
前記サブ基板にインダクタが内蔵されており、
前記メイン基板の一方主面に形成された前記インダクタの入出力電極に接続される接続電極以外の接続電極の少なくとも一つは前記サブ基板に前記インダクタとは独立して設けたビアホール導体を介して前記第２の端子電極に接続されていること、
を特徴とする複合モジュール。
【請求項２】
前記メイン基板は多層回路基板であること、を特徴とする請求項１に記載の複合モジュール。
【請求項３】
前記メイン基板の前記一方主面には、グランド電位にある第１の接続電極及び機能素子に接続された第２の接続電極が形成されており、
前記第１の接続電極の少なくとも一つは層間接続電極を介して前記第１の端子電極に接続されており、
前記第２の接続電極の少なくとも一つは前記サブ基板に設けた電極を介して前記第２の端子電極に接続されていること、
を特徴とする請求項１又は請求項２に記載の複合モジュール。
【請求項４】
前記層間接続電極は前記封止層に設けたビアホール導体であることを特徴とする請求項３に記載の複合モジュール。
【請求項５】
前記層間接続電極は前記サブ基板の表面に設けた電極であることを特徴とする請求項３に記載の複合モジュール。
【請求項６】
前記サブ基板の一方主面及び他方主面には、前記インダクタの両端部に接続された電極と、及び／又は、サブ基板の一方主面から一端面さらに他方主面にわたって設けた電極とが形成されていること、を特徴とする請求項１ないし請求項５のいずれかに記載の複合モジュール。
【請求項７】
前記サブ基板の一方主面及び他方主面には、サブ基板の一方主面から一端面さらに他方主面にわたって設けた電極が形成されており、該電極は前記第２の端子電極に接続されていること、を特徴とする請求項１ないし請求項５のいずれかに記載の複合モジュール。
【請求項８】
前記封止層は前記サブ基板の一方主面を全体的に被覆しており、
前記第２の端子電極は前記封止層に設けた層間接続電極を介して前記サブ基板の一方主面に設けた電極に接続されていること、
を特徴とする請求項１ないし請求項７のいずれかに記載の複合モジュール。
【請求項９】
前記封止層は前記サブ基板をその一方主面と同一平面を構成するように被覆しており、
前記サブ基板の一方主面に設けた電極が第２の端子電極として機能していること、
を特徴とする請求項１ないし請求項７のいずれかに記載の複合モジュール。
【請求項１０】
前記メイン基板の他方主面に、受動表面実装部品及び／又は能動表面実装部品が搭載されていること、を特徴とする請求項１ないし請求項９のいずれかに記載の複合モジュール。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
前記目的を達成するため、本発明の一形態である複合モジュールは、
メイン基板と、
前記メイン基板の一方主面に搭載された磁性体からなるサブ基板と、
前記サブ基板の少なくとも一部分を被覆するように前記メイン基板の一方主面に設けられ、実装基板への実装面を構成する封止層と、
前記実装基板への接続のために前記実装面に設けられた端子電極と、
を備え、
前記端子電極は、前記メイン基板から直接的に引き出された第１の端子電極と、前記サブ基板から直接的に引き出された第２の端子電極とからなり、
前記サブ基板にインダクタが内蔵されており、
前記メイン基板の一方主面に形成された前記インダクタの入出力電極に接続される接続電極以外の接続電極の少なくとも一つは前記サブ基板に前記インダクタとは独立して設けたビアホール導体を介して前記第２の端子電極に接続されていること、
を特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
１Ａ，１Ｂ…複合モジュール
１Ｃ…ＤＣ−ＤＣコンバータ
１０…メイン基板
１２ａ…第１の接続電極
１２ｂ…第２の接続電極
２０，２０Ａ，２０Ｂ…サブ基板
２１…インダクタ
２２ａ，２２ｂ…電極
２５，２６…電極
２７…層間接続電極
２８…電極
３０…封止層
３５ａ，３５ｂ…層間接続電極
４１ａ…第１の端子電極
４１ｂ…第２の端子電極
１００…実装基板
【手続補正書】
【提出日】平成22年10月13日(2010.10.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メイン基板と、
前記メイン基板の一方主面に搭載された磁性体からなるサブ基板と、
前記サブ基板の少なくとも一部分を被覆するように前記メイン基板の一方主面に設けられ、実装基板への実装面を構成する封止層と、
前記実装基板への接続のために前記実装面に設けられた端子電極と、
を備え、
前記端子電極は、前記メイン基板から直接的に引き出された第１の端子電極と、前記サブ基板から直接的に引き出された第２の端子電極とからなり、
前記サブ基板にインダクタが内蔵されており、
前記メイン基板の一方主面に形成された前記インダクタの入出力電極に接続される接続電極以外の接続電極の少なくとも一つは前記サブ基板に前記インダクタとは独立して設けたビアホール導体を介して前記第２の端子電極に接続されており、
前記メイン基板の他方主面に、受動表面実装部品及び／又は能動表面実装部品が搭載されており、
前記ビアホール導体は前記受動表面実装部品及び／又は前記能動表面実装部品に接続されていること、
を特徴とする複合モジュール。
【請求項２】
前記メイン基板は多層回路基板であること、を特徴とする請求項１に記載の複合モジュール。
【請求項３】
前記メイン基板の前記一方主面には、グランド電位にある第１の接続電極及び機能素子に接続された第２の接続電極が形成されており、
前記第１の接続電極の少なくとも一つは層間接続電極を介して前記第１の端子電極に接続されており、
前記第２の接続電極の少なくとも一つは前記サブ基板に設けた電極を介して前記第２の端子電極に接続されていること、
を特徴とする請求項１又は請求項２に記載の複合モジュール。
【請求項４】
前記層間接続電極は前記封止層に設けたビアホール導体であることを特徴とする請求項３に記載の複合モジュール。
【請求項５】
前記層間接続電極は前記サブ基板の表面に設けた電極であることを特徴とする請求項３に記載の複合モジュール。
【請求項６】
前記サブ基板の一方主面及び他方主面には、前記インダクタの両端部に接続された電極と、及び／又は、サブ基板の一方主面から一端面さらに他方主面にわたって設けた電極とが形成されていること、を特徴とする請求項１ないし請求項５のいずれかに記載の複合モジュール。
【請求項７】
前記サブ基板の一方主面及び他方主面には、サブ基板の一方主面から一端面さらに他方主面にわたって設けた電極が形成されており、該電極は前記第２の端子電極に接続されていること、を特徴とする請求項１ないし請求項５のいずれかに記載の複合モジュール。
【請求項８】
前記封止層は前記サブ基板の一方主面を全体的に被覆しており、
前記第２の端子電極は前記封止層に設けた層間接続電極を介して前記サブ基板の一方主面に設けた電極に接続されていること、
を特徴とする請求項１ないし請求項７のいずれかに記載の複合モジュール。
【請求項９】
前記封止層は前記サブ基板をその一方主面と同一平面を構成するように被覆しており、
前記サブ基板の一方主面に設けた電極が第２の端子電極として機能していること、
を特徴とする請求項１ないし請求項７のいずれかに記載の複合モジュール。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
前記目的を達成するため、本発明の一形態である複合モジュールは、
メイン基板と、
前記メイン基板の一方主面に搭載された磁性体からなるサブ基板と、
前記サブ基板の少なくとも一部分を被覆するように前記メイン基板の一方主面に設けられ、実装基板への実装面を構成する封止層と、
前記実装基板への接続のために前記実装面に設けられた端子電極と、
を備え、
前記端子電極は、前記メイン基板から直接的に引き出された第１の端子電極と、前記サブ基板から直接的に引き出された第２の端子電極とからなり、
前記サブ基板にインダクタが内蔵されており、
前記メイン基板の一方主面に形成された前記インダクタの入出力電極に接続される接続電極以外の接続電極の少なくとも一つは前記サブ基板に前記インダクタとは独立して設けたビアホール導体を介して前記第２の端子電極に接続されており、
前記メイン基板の他方主面に、受動表面実装部品及び／又は能動表面実装部品が搭載されており、
前記ビアホール導体は前記受動表面実装部品及び／又は前記能動表面実装部品に接続されていること、
を特徴とする。
【手続補正書】
【提出日】平成23年1月24日(2011.1.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メイン基板と、
前記メイン基板の一方主面に搭載された磁性体からなるサブ基板と、
前記サブ基板の少なくとも一部分を被覆するように前記メイン基板の一方主面に設けられ、実装基板への実装面を構成する封止層と、
前記実装基板への接続のために前記実装面に設けられた端子電極と、
を備え、
前記端子電極は、前記メイン基板から直接的に引き出された第１の端子電極と、前記サブ基板から直接的に引き出された第２の端子電極とからなり、
前記サブ基板にインダクタが内蔵されており、
前記メイン基板の一方主面に形成された前記インダクタの入出力電極に接続される接続電極以外の接続電極の少なくとも一つは前記サブ基板に前記インダクタとは独立して設けたビアホール導体を介して前記第２の端子電極に接続されており、
前記メイン基板の他方主面に、受動表面実装部品及び／又は能動表面実装部品が搭載されており、
前記ビアホール導体は前記受動表面実装部品及び／又は前記能動表面実装部品に接続されていること、
を特徴とする複合モジュール。
【請求項２】
前記メイン基板は多層回路基板であること、を特徴とする請求項１に記載の複合モジュール。
【請求項３】
前記メイン基板の前記一方主面には、グランド電位にある第１の接続電極及び機能素子に接続された第２の接続電極が形成されており、
前記第１の接続電極の少なくとも一つは層間接続電極を介して前記第１の端子電極に接続されており、
前記第２の接続電極の少なくとも一つは前記サブ基板に設けた電極を介して前記第２の端子電極に接続されていること、
を特徴とする請求項１又は請求項２に記載の複合モジュール。
【請求項４】
前記層間接続電極は前記封止層に設けたビアホール導体であることを特徴とする請求項３に記載の複合モジュール。
【請求項５】
前記層間接続電極は前記サブ基板の表面に設けた電極であることを特徴とする請求項３に記載の複合モジュール。
【請求項６】
前記サブ基板の一方主面及び他方主面には、前記インダクタの両端部に接続された電極と、及び／又は、サブ基板の一方主面から一端面さらに他方主面にわたって設けた電極とが形成されていること、を特徴とする請求項１ないし請求項５のいずれかに記載の複合モジュール。
【請求項７】
前記封止層は前記サブ基板の一方主面を全体的に被覆しており、
前記第２の端子電極は前記封止層に設けた層間接続電極を介して前記サブ基板の一方主面に設けた電極に接続されていること、
を特徴とする請求項１ないし請求項６のいずれかに記載の複合モジュール。
【請求項８】
前記封止層は前記サブ基板をその一方主面と同一平面を構成するように被覆しており、
前記サブ基板の一方主面に設けた電極が第２の端子電極として機能していること、
を特徴とする請求項１ないし請求項６のいずれかに記載の複合モジュール。
【国際調査報告】
2010041589.tif 000009
2010041589.tif 000010
2010041589.tif 000011
2010041589.tif 000012