(57)【要約】  所定のプログラムデータに応じて入力論理データに対する出力論理データの論理関係が変化するプログラマブルデバイスであって、電子ビームが照射可能に設けられ、電子ビームが照射されることで電荷を蓄積してプログラムデータを記憶する複数のフローティング電極と、複数のフローティング電極が蓄積した電荷量に応じて、入力論理データに対する出力論理データの論理関係が変化するプログラマブル論理アレイとを備えるプログラマブルデバイスが提供される。
2010038257.tif 000002
【特許請求の範囲】
【請求項１】
与えられるプログラムデータに応じて入力論理データに対する出力論理データの論理関係が変化するプログラマブルデバイスであって、
電子ビームが照射可能に設けられ、前記電子ビームが照射されることで電荷を蓄積して前記プログラムデータを記憶する複数のフローティング電極と、
複数の前記フローティング電極が蓄積した電荷量に応じて、入力論理データに対する出力論理データの論理関係が変化するプログラマブル論理アレイと
を備えるプログラマブルデバイス。
【請求項２】
前記プログラマブル論理アレイは、
複数の回路ブロックと、
それぞれの前記回路ブロックと、他のいずれの前記回路ブロックとを接続するかを、複数の前記フローティング電極に蓄積された電荷量に応じて選択する複数のトランジスタと
を有する
請求項１に記載のプログラマブルデバイス。
【請求項３】
前記フローティング電極は、前記トランジスタのゲート電極として設けられる
請求項２に記載のプログラマブルデバイス。
【請求項４】
複数の前記トランジスタは、第１の回路ブロックおよび第２の回路ブロック、第１の回路ブロックおよび第３の回路ブロック、ならびに、第２の回路ブロックおよび第３の回路ブロックを接続するか否かを、それぞれの前記フローティング電極に電子ビームにより蓄積された電荷量に応じて選択する
請求項３に記載のプログラマブルデバイス。
【請求項５】
前記プログラマブル論理アレイは、
それぞれの前記回路ブロックに対して共通に設けられる複数の共通接続配線と、
それぞれの前記回路ブロックに対応して設けられ、対応する前記回路ブロックの入力および出力を、いずれの前記共通接続配線に接続するかを選択する複数の回路接続部と
を更に有し、
前記回路接続部は、前記回路ブロックの入力および出力ごとに、複数の共通接続配線に対応する複数の前記トランジスタを有し、前記回路ブロックの入力および出力の各端子を、いずれの前記共通接続配線に接続するかを選択する
請求項４に記載のプログラマブルデバイス。
【請求項６】
前記プログラマブル論理アレイは、
所定の前記回路ブロックを、他の所定の前記回路ブロックに接続するか否かを、前記共通接続配線および前記回路接続部を介さずに切り替える個別接続部を更に有し、
前記個別接続部は、所定の前記回路ブロックと、他の所定の前記回路ブロックとを接続するか否かを、前記フローティング電極に電子ビームにより蓄積された電荷量に応じて選択する前記トランジスタを有する
請求項５に記載のプログラマブルデバイス。
【請求項７】
前記共通接続配線は、複数の行方向配線、および、複数の前記行方向配線と交差する複数の列方向配線を含み、
前記プログラマブル論理アレイは、それぞれの前記行方向配線を、いずれの前記列方向配線に接続するかを選択する配線接続部を更に有し、
前記配線接続部は、それぞれの前記フローティング電極に電子ビームにより蓄積された電荷量に応じて、それぞれの前記行方向配線を、いずれの前記列方向配線に接続するかを選択する複数の前記トランジスタを有する
請求項５または６に記載のプログラマブルデバイス。
【請求項８】
それぞれの前記フローティング電極の表面を覆う絶縁膜と、
前記絶縁膜の表面から前記フローティング電極まで貫通する導電材料のビアと
を更に備える請求項１から７のいずれかに記載のプログラマブルデバイス。
【請求項９】
前記絶縁膜の表面において前記ビアを囲むように設けられ、基準電位に接続されるガードリングを更に備える
請求項８に記載のプログラマブルデバイス。
【請求項１０】
それぞれの前記フローティング電極の表面を覆う絶縁膜を更に備え、
前記絶縁膜には、前記絶縁膜の表面から前記フローティング電極まで貫通する貫通孔が形成される
請求項１から７のいずれかに記載のプログラマブルデバイス。
【請求項１１】
それぞれの前記フローティング電極の表面の少なくとも一部が表出するように、前記フローティング電極の表面を覆う絶縁膜を更に備える
請求項１から７のいずれかに記載のプログラマブルデバイス。
【請求項１２】
前記プログラマブルデバイスは、半導体基板上に所定の材料を積層して形成され、
前記絶縁膜は、前記半導体基板上における最上層に形成される
請求項８から１１のいずれかに記載のプログラマブルデバイス。
【請求項１３】
所定のプログラムデータに応じた電荷を各フローティング電極に保持し、前記フローティング電極に記憶したプログラムデータに応じて機能するプログラマブルデバイスに対して、前記プログラムデータを書き込むデータ書込方法であって、
書き込むべき前記プログラムデータに応じて、前記フローティング電極に電子ビームを照射するデータ書込方法。
【請求項１４】
前記フローティング電極の表面は絶縁膜で覆われており、
前記電子ビームを前記絶縁膜に照射し、前記絶縁膜をトンネルする電子により、前記フローティング電極に電荷を蓄積する
請求項１３に記載のデータ書込方法。
【請求項１５】
前記フローティング電極の表面は絶縁膜で覆われており、前記絶縁膜には、前記絶縁膜の表面から前記フローティング電極まで貫通する導電材料のビアが形成され、
前記絶縁膜の表面に表出した前記ビアに前記電子ビームを照射して、前記フローティング電極に電荷を蓄積する
請求項１３または１４に記載のデータ書込方法。
【請求項１６】
前記フローティング電極の表面は絶縁膜で覆われており、前記絶縁膜には、前記絶縁膜の表面から前記フローティング電極まで貫通する貫通孔が形成され、
前記貫通孔を介して前記フローティング電極に前記電子ビームを照射する
請求項１３または１４に記載のデータ書込方法。
【請求項１７】
前記フローティング電極の表面の一部は絶縁膜で覆われており、
前記絶縁膜で覆われていない前記フローティング電極の表面に前記電子ビームを照射する
請求項１３または１４に記載のデータ書込方法。
【請求項１８】
前記フローティング電極に紫外線を照射することで、前記フローティング電極に蓄積した電荷を放電させ、前記プログラマブルデバイスに書き込んだデータを消去する
請求項１３から１７のいずれかに記載のデータ書込方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラマブルデバイス、およびデータ書込方法に関する。
【背景技術】
【０００２】
ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等のプログラマブル論理回路は、複数の論理ブロックを有し、それらの論理ブロックまたは論理素子の接続関係をユーザのプログラミングにより切り替えることができる（例えば、特許文献１参照）。プログラマブル論理回路において、それぞれの論理ブロック間を接続するか否かは、例えば複数の論理ブロック間を繋ぐ配線上に設けられたスイッチングトランジスタにより制御される。【０００３】
特許文献１：特開平８−２０４５４３号公報【０００４】
当該スイッチングトランジスタは、ユーザによりプログラムされたデータによりスイッチング状態が変化する。例えば、それぞれのスイッチングトランジスタのゲート端子には、プログラムデータに応じた電圧が与えられる。これにより、ユーザのプログラムに応じて、各論理ブロックの接続関係を変更することができる。また、ユーザによりプログラムされたデータは、デバイス内に設けられたメモリに記憶される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記の通り、それぞれのスイッチングトランジスタのゲート端子には、ユーザのプログラムに応じた電圧が供給される。このため、プログラマブル論理回路には、それぞれのスイッチングトランジスタに当該電圧を供給する配線が設けられ、論理ブロック等を形成できる領域が狭くなってしまう。また、プログラマブル論理回路には、ユーザのプログラムを格納するメモリが設けられる。これによっても、論理ブロック等を形成できる領域が狭くなってしまう。【０００６】
そこで本発明は、上記の課題を解決することのできるプログラマブルデバイス、およびデータ書込方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の形態においては、所定のプログラムデータに応じて入力論理データに対する出力論理データの論理関係が変化するプログラマブルデバイスであって、電子ビームが照射可能に設けられ、電子ビームが照射されることで電荷を蓄積してプログラムデータを記憶する複数のフローティング電極と、複数のフローティング電極が蓄積した電荷量に応じて、入力論理データに対する出力論理データの論理関係が変化するプログラマブル論理アレイとを備えるプログラマブルデバイスが提供される。【０００８】
また、本発明の第２の形態においては、所定のプログラムデータに応じた電荷を各フローティング電極に保持し、フローティング電極に記憶したプログラムデータに応じて機能するプログラマブルデバイスに対して、プログラムデータを書き込むデータ書込方法であって、書き込むべきプログラムデータに応じて、フローティング電極に電子ビームを照射するデータ書込方法が提供される。【０００９】
なお、上記の発明の概要は、発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係るプログラマブルデバイス１０の機能ブロック図を示す。
【図２】プログラマブル論理アレイ１２の内部構成の一例を示す概略図である。
【図３】回路接続部１０７の構成例を示す図である。
【図４】切替部１０２の構成例を示す図である。
【図５】プログラマブル論理アレイ１２の他の構成例を示す図である。
【図６】個別接続部１０９の構成例を示す図である。
【図７】回路接続部１０７の他の構成例を示す図である。
【図８】トランジスタ１０１の上面図である。
【図９】図８にＡ−Ａ'で示す断面における断面図である。
【図１０】トランジスタ１０１の他の構成例を示す断面図である。
【図１１】トランジスタ１０１のさらに他の構成例を示す断面図である。
【図１２】トランジスタ１０１のさらに他の構成例を示す断面図である。
【符号の説明】
【００１１】
１０・・・プログラマブルデバイス、１１・・・データ入力端子、１２・・・プログラマブル論理アレイ、１３・・・キャッシュメモリ、１４・・・データ出力端子、１５・・・入出力回路、２０・・・回路ブロック、３１・・・行方向配線、３２・・・列方向配線、５１・・・入力配線、５２・・・出力配線、７１・・・個別配線、８１・・・バッファ回路、９１・・・入力ドライバ回路、９２・・・出力ドライバ回路、１０１・・・トランジスタ、１０２・・・切替部、１０７・・・回路接続部、１０８・・・配線接続部、１０９・・・個別接続部、１１０・・・半導体基板、１１１・・・ソース領域、１１３・・・ドレイン領域、１１５・・・分離領域、１２１・・・絶縁膜、１２２・・・絶縁膜、１２３・・・絶縁膜、１３１・・・フローティング電極、１５１・・・ビア、１６１・・・パターン配線、１６２・・・パターン配線、１６４・・・パターン配線、１７１・・・ガードリング、１７２・・・ガードリング、１８４・・・ガード端子、１９１・・・貫通孔、２００・・・パッケージ部
【発明を実施するための最良の形態】
【００１２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００１３】
図１は、本発明の実施形態に係るプログラマブルデバイス１０の機能ブロック図を示す。プログラマブルデバイス１０は、与えられるプログラムデータに応じて入力論理データに対する出力論理データの論理関係が変化するデバイスであって、データ入力端子１１と、プログラマブル論理アレイ１２と、キャッシュメモリ１３と、データ出力端子１４とを備える。プログラマブルデバイス１０は、例えばＰＬＤ、ＦＰＧＡ等であってよい。また、入力論理データに対する出力論理データの論理関係とは、入力論理データのそれぞれの値に対する、出力論理データの値を示す関係であってよい。また、プログラムデータは、プログラマブルデバイス１０のユーザ、製造者等から与えられてよい。【００１４】
プログラマブル論理アレイ１２は、外部からデータ入力端子１１を介して与えられる入力論理データに対応する出力論理データをキャッシュメモリ１３に出力する論理演算回路であり、所定のプログラムデータを書き込むことにより内部回路の論理構造を所定に変更することができる。キャッシュメモリ１３は、プログラマブル論理アレイ１２からの出力論理データを格納する。キャッシュメモリ１３は、例えば外部からのアクセスを受け付けることにより、格納するデータの一部乃至全部を、データ出力端子１４を介して外部に出力する。【００１５】
図２は、プログラマブル論理アレイ１２の内部構成の一例を示す概略図である。なお図２では、プログラマブル論理アレイ１２の一部を示す。プログラマブル論理アレイ１２は、入出力回路１５、複数の回路ブロック２０、複数の列方向配線３２、複数の行方向配線３１、複数の回路接続部１０７、および、複数の配線接続部１０８を有する。また、回路接続部１０７および配線接続部１０８は、それぞれ複数のトランジスタ１０１を有してよい。【００１６】
複数のトランジスタ１０１は、それぞれの回路ブロック２０と、他のそれぞれの回路ブロック２０とを接続するか否かを選択する。例えば複数のトランジスタ１０１は、少なくとも第１の回路ブロック２０−１および第２の回路ブロック２０−２、第１の回路ブロック２０−１および第３の回路ブロック２０−３、ならびに、第２の回路ブロック２０−２および第３の回路ブロック２０−３のそれぞれについて、回路ブロック２０間を接続するか否かを選択してよい。【００１７】
本例のプログラマブル論理アレイ１２では、複数のトランジスタ１０１の状態に応じて、複数の回路ブロック２０の接続関係が選択される。例えば、ユーザから与えられるプログラムデータに応じてトランジスタ１０１のオン／オフを制御することで、プログラムデータに応じた論理構造を有する回路を形成することができる。【００１８】
なお、本例におけるトランジスタ１０１は、ゲート端子としてフローティング電極を有する。つまり、それぞれのトランジスタ１０１は、フローティング電極に蓄積された電荷量に応じて、オン状態およびオフ状態を切り替える。【００１９】
本例において、それぞれのフローティング電極は、プログラマブルデバイス１０のパッケージ前、または、パッケージ後の少なくともいずれかにおいて、電子ビームが照射可能に設けられる。例えばプログラマブルデバイス１０は、パッケージ前において、それぞれのフローティング電極における表面の少なくとも一部が表出するように製造されてよい。【００２０】
ここで、ユーザから与えられるプログラムデータに応じて、それぞれのフローティング電極に電子ビームを照射することで、それぞれのトランジスタ１０１のオン／オフ状態を、電子ビームでフローティング電極に注入した電荷量で直接的に制御することができる。このため、トランジスタ１０１にゲート電圧を印加する配線を設けなくてよい。従って、回路ブロック２０等を形成できる領域を拡大することができる。【００２１】
これに対し、一般のプログラマブルデバイスでは、当該トランジスタのオン／オフ状態のきりかえは、ユーザのプログラムデータに応じた電圧を、それぞれのトランジスタ１０１のゲート端子に印加することで行われる。しかし、係るプログラマブルデバイスでは、ゲート電圧を供給する配線が、それぞれのトランジスタについて設けられ、また、ユーザのプログラムデータを記憶するメモリ領域が設けられる。このため、回路ブロック２０等を形成できる領域が狭くなってしまう。【００２２】
このように、本例におけるプログラマブルデバイス１０は、回路ブロック２０等を、より高密度に形成することができる。以下では、プログラマブル論理アレイ１２の構成例を説明する。なお、行方向配線３１および列方向配線３２は、複数の回路ブロック２０に対して共通に設けられる共通接続配線の一例である。【００２３】
複数の回路ブロック２０は、例えばマトリクス状に配置される。また、列方向において隣接するそれぞれの回路ブロック２０の間には、所定の本数の行方向配線３１が設けられ、行方向において隣接するそれぞれの回路ブロック２０の間には、所定の本数の列方向配線３２が設けられる。本例では、それぞれの回路ブロック２０の間には、４本の行方向配線３１、および、４本の列方向配線３２が設けられるが、これらの配線の本数は、４本に限定されない。ただし、それぞれの回路ブロック２０に隣接して設けられる行方向配線３１および列方向配線３２の総数は、当該回路ブロック２０の入出力端子の数より多いことが好ましい。【００２４】
それぞれの回路ブロック２０は、所定数の入力端子Ｉｎ、および、所定数の出力端子Ｏｕｔを有する。本例において入力端子Ｉｎは、入力配線５１を介して、隣接して設けられた所定本数の列方向配線３２のいずれかに接続される。回路接続部１０７は、それぞれの回路ブロック２０に対応して設けられる。それぞれの回路接続部１０７における複数のトランジスタ１０１は、対応する回路ブロック２０の入力端子Ｉｎおよび出力端子Ｏｕｔを、いずれの列方向配線３２および行方向配線３１に接続するかを選択する。【００２５】
例えばトランジスタ１０１は、それぞれの入力配線５１について、隣接して設けられた所定本数の列方向配線３２と一対一に対応して設けられる（例えば、トランジスタ１０１−１、１０１−２、１０１−３、１０１−４）。このような構造により、それぞれの入力配線５１は、オン状態に設定されたトランジスタ１０１に対応する列方向配線３２と電気的に接続される。【００２６】
同様に本例の出力端子Ｏｕｔは、出力配線５２を介して、隣接して設けられた所定本数の行方向配線３１のいずれかに接続される。本例では、回路接続部１０７の複数のトランジスタ１０１が、それぞれの出力配線５２を、いずれの行方向配線３１に電気的に接続するかを決定する。【００２７】
例えばトランジスタ１０１は、それぞれの出力配線５２において、隣接して設けられた所定本数の行方向配線３１と一対一に対応して設けられる。このような構造により、それぞれの出力配線５２は、オン状態に設定されたトランジスタ１０１に対応する行方向配線３１と電気的に接続される。【００２８】
なお、それぞれの行方向配線３１は、複数の列方向配線３２と交差して設けられる。例えば、それぞれの行方向配線３１は、全ての列方向配線３２と交差して設けられてよい。また、それぞれの行方向配線３１は、交差する列方向配線３２のうち、所定の列方向配線３２と電気的に接続されてよい。例えばそれぞれの行方向配線３１は、いずれか一つの列方向配線３２と電気的に接続されてよい。【００２９】
配線接続部１０８は、それぞれの行方向配線３１を、いずれの列方向配線３２に接続するかを選択する。例えば配線接続部１０８は、予め固定された配線により、それぞれの行方向配線３１を、所定の列方向配線３２と電気的に接続してよい。また、図２に示すように、配線接続部１０８は、それぞれの行方向配線３１を、いずれの列方向配線３２と電気的に接続するかを選択する複数の切替部１０２を有してよい。本例の切替部１０２は、トランジスタ１０１を用いる。【００３０】
切替部１０２は、それぞれの行方向配線３１と、それぞれの列方向配線３２との交差点ごとに設けられてよい。この場合、それぞれの切替部１０２は、対応する行方向配線３１および列方向配線３２を電気的に接続するかを選択する。【００３１】
このような構造により、任意の回路ブロック２０間において、任意の入力配線５１および出力配線５２を接続することができる。例えば、回路ブロック２０−１の出力配線５２−ａと、回路ブロック２０−４の入力配線５１−ｂとを接続する場合を説明する。【００３２】
この場合、出力配線５２−ａおよび入力配線５１−ｂを、対応する配線に接続するように、それぞれの切替部１０２の状態を制御する。ここで、対応する配線とは、切替部１０２により電気的に接続された行方向配線３１および列方向配線３２の組み合わせの配線であってよい。例えば、図２における切替部１０２−ａがオン状態の場合、当該切替部１０２−ａを介して電気的に接続される行方向配線３１ａ−４および列方向配線３２ｂ−４が、対応する配線となる。また他の例では、対応する配線とは、同一の配線であってもよい。【００３３】
この場合、出力配線５２−ａに対応するトランジスタ１０１のうち、行方向配線３１ａ−４に対応するトランジスタ１０１−ａをオン状態にする。また、入力配線５１−ｂに対応するトランジスタ１０１のうち、列方向配線３２ｂ−４に対応するトランジスタ１０１−ｂをオン状態にする。このような構成により、出力配線５２−ａおよび入力配線５１−ｂを、電気的に接続することができる。このように、それぞれのトランジスタ１０１の状態を制御することで、任意の回路ブロック２０間において、任意の入力配線５１および出力配線５２を接続することができる。【００３４】
また、入出力回路１５は、プログラマブル論理アレイ１２において処理すべき信号を、データ入力端子１１を介して受け取り、プログラマブル論理アレイ１２に供給する。例えば入出力回路１５は、いずれかの行方向配線３１または列方向配線３２に対して、当該信号を供給してよい。入出力回路１５が、いずれの行方向配線３１または列方向配線３２に信号を供給するかは、入出力回路１５の入力端子について、複数の行方向配線３１または複数の列方向配線３２に対応して設けた複数のトランジスタ１０１を用いて選択してよい。【００３５】
また、入出力回路１５は、プログラマブル論理アレイ１２において処理した信号を受け取り、キャッシュメモリ１３に記憶する。例えば入出力回路１５は、いずれかの行方向配線３１または列方向配線３２から、当該信号を受け取ってよい。入出力回路１５が、いずれの行方向配線３１または列方向配線３２に信号を供給するかは、入出力回路１５の出力端子について、複数の行方向配線３１または複数の列方向配線３２に対応して設けた複数のトランジスタ１０１を用いて選択してよい。【００３６】
このような構成において、それぞれのトランジスタ１０１のオン／オフ状態を制御することで、入出力回路１５の入力端子および出力端子を、任意の回路ブロック２０に接続することができる。また、プログラマブル論理アレイ１２は、複数の入出力回路１５を有してもよい。この場合、それぞれの入出力回路１５の端子が、他の入出力回路１５とは異なる行方向配線３１または列方向配線３２と接続されるように、それぞれのトランジスタ１０１を制御してよい。【００３７】
このように、プログラマブル論理アレイ１２には、多数のトランジスタ１０１が設けられるが、本例のトランジスタ１０１に対しては、ゲート電圧を供給する配線を設けなくともよい。つまり、プログラマブル論理アレイ１２において、配線が占める面積の割合を小さくすることができる。このため、回路ブロック２０等を、より高密度に形成することができる。【００３８】
図３は、回路接続部１０７の構成例を示す図である。上述したように、回路接続部１０７は、回路ブロック２０の入力端子Ｉｎおよび出力端子Ｏｕｔ毎に複数のトランジスタ１０１を有する。当該複数のトランジスタ１０１は、回路ブロック２０間に設けられた複数の行方向配線３１または複数の列方向配線３２と一対一に対応して設けられる。それぞれのトランジスタ１０１は、回路ブロック２０の対応する端子と、対応する行方向配線３１または列方向配線３２との間に設けられ、当該端子と当該配線とを接続するか否かを選択する。このような構造により、回路ブロック２０の各端子を、任意の配線に選択的に接続することができる。【００３９】
また、配線接続部１０８も同様に、配線接続部１０８を通過する行方向配線３１毎に複数のトランジスタ１０１を有してよい。当該複数のトランジスタ１０１は、当該配線接続部１０８を通過する複数の列方向配線３２と一対一に対応して設けられる。それぞれのトランジスタ１０１は、対応する行方向配線３１と、対応する列方向配線３２との間に設けられ、これらの配線を接続するか否かを選択してよい。【００４０】
なお上述した例では、一つの回路接続部１０７または配線接続部１０８においてオン状態となるトランジスタ１０１は一つであったが、他の例では、一つの回路接続部１０７または配線接続部１０８において複数のトランジスタ１０１がオン状態に制御されてよい。例えば、入力端子Ｉｎに対応する回路接続部１０７において複数のトランジスタ１０１がオン状態に設定される場合、入力端子Ｉｎには、トランジスタ１０１により選択された複数の列方向配線３２が伝送する値の論理和が入力される。また、出力端子Ｏｕｔに対応する回路接続部１０７において複数のトランジスタ１０１がオン状態に設定される場合、出力端子Ｏｕｔが出力する論理値が、トランジスタ１０１により選択された複数の行方向配線３１に並列に与えられる。【００４１】
図４は、切替部１０２の構成例を示す図である。上述したように、切替部１０２は、列方向配線３２および行方向配線３１のそれぞれの交差点に設けられてよい。本例では、配線の交差点に対して、上側の列方向配線３２を列方向配線３２−ｕ、下側の列方向配線３２を列方向配線３２−ｄ、右側の行方向配線３１を行方向配線３１−ｒ、左側の行方向配線３１を行方向配線３１−ｌとして説明する。【００４２】
切替部１０２は、これらの列方向配線３２−ｕ、列方向配線３２−ｄ、行方向配線３１−ｒ、および、行方向配線３１−ｌを、それぞれ電気的に接続するか否かを選択するトランジスタ１０１を有する。つまり、切替部１０２は、列方向配線３２−ｕと列方向配線３２−ｄとの間、列方向配線３２−ｕと行方向配線３１−ｌとの間、列方向配線３２−ｕと行方向配線３１−ｒとの間、列方向配線３２−ｄと行方向配線３１−ｒとの間、列方向配線３２−ｄと行方向配線３１−ｌとの間、および、行方向配線３１−ｒと行方向配線３１−ｌとの間に、それぞれトランジスタ１０１を有する。【００４３】
これらのトランジスタ１０１の状態を制御することで、切替部１０２は、任意の配線を接続することができる。なお、切替部１０２におけるトランジスタ１０１も、電子ビームによりフローティング電極に蓄積された電荷量に応じてオン／オフの状態が切り替わるトランジスタであってよい。これにより、切替部１０２におけるトランジスタ１０１に、ゲート電圧を供給する配線を設けなくともよいので、プログラマブル論理アレイ１２において、配線が占める面積の割合を小さくすることができる。【００４４】
図５は、プログラマブル論理アレイ１２の他の構成例を示す図である。本例のプログラマブル論理アレイ１２は、図２に関連して説明したプログラマブル論理アレイ１２の構成に加え、個別接続部１０９および個別配線７１を更に有する。個別接続部１０９は、共通接続配線、回路接続部１０７、および、配線接続部１０８を介さずに、所定の回路ブロック２０および他の回路ブロック２０の端子を、個別配線７１を用いて電気的に接続する。【００４５】
本例では、個別接続部１０９および個別配線７１が、回路ブロック２０−３のいずれかの入力端子と、回路ブロック２０−４の所定の出力端子とを接続する例を用いて説明する。この場合、個別接続部１０９は、回路ブロック２０−３と、回路ブロック２０−３の入力端子に対応する回路接続部１０７との間において、回路ブロック２０−３の入力配線５１のいずれかを選択する。個別接続部１０９は、複数のトランジスタ１０１を用いて、いずれかの入力配線５１を選択してよい。個別接続部１０９は、選択した入力配線５１を、個別配線７１に電気的に接続する。【００４６】
個別配線７１は、個別接続部１０９により選択された入力配線５１を、回路ブロック２０−４と、回路ブロック２０−４の出力端子に対応する回路接続部１０７との間における所定の出力配線５２に電気的に接続する。これにより、所定の回路ブロック２０間を、行方向配線３１および列方向配線３２を介さずに接続することができる。【００４７】
行方向配線３１および列方向配線３２は、複数の回路ブロック２０で共通に用いる共通接続配線であるので、ある回路ブロック２０が所定の共通接続配線を用いる場合、他の回路ブロック２０は、当該共通接続配線を用いることができない場合がある。このため、回路ブロック２０間の接続の自由度を高めるには、多くの共通接続配線を予め設けることが好ましい。しかし、共通接続配線を多く設けると、回路ブロック２０を配置できる領域が狭くなってしまう。【００４８】
これに対し本例のプログラマブル論理アレイ１２は、例えば接続される可能性が比較的に高いことが予め想定される回路ブロック２０間に、個別接続部１０９および個別配線７１を設ける。これにより、これらの回路ブロック２０は、共通接続配線を用いずに接続できるので、共通接続配線の本数を減少させても、回路ブロック２０間の接続の自由度を確保することができる。【００４９】
図６は、個別接続部１０９の構成例を示す図である。個別接続部１０９は、所定の回路ブロック２０における複数の入力配線５１と一対一に対応する、複数のトランジスタ１０１を有してよい。それぞれのトランジスタ１０１は、対応する入力配線５１と、他の回路ブロック２０における所定の出力配線５２とを、個別配線７１を介して電気的に接続するか否かを選択する。例えばそれぞれのトランジスタ１０１は、対応する入力配線５１と、個別配線７１との間に設けられてよい。【００５０】
個別接続部１０９におけるトランジスタ１０１も、電子ビームによりフローティング電極に蓄積された電荷量に応じてオン／オフの状態が切り替わるトランジスタであってよい。これにより、個別接続部１０９におけるトランジスタ１０１に、ゲート電圧を供給する配線を設けなくともよいので、プログラマブル論理アレイ１２において、配線が占める面積の割合を小さくすることができる。【００５１】
図７は、回路接続部１０７の他の構成例を示す図である。入力配線５１に接続される回路接続部１０７は、図３に関連して説明した回路接続部１０７の構成に加え、複数のバッファ回路８１および複数の入力ドライバ回路９１を更に有する。【００５２】
バッファ回路８１は、トランジスタ１０１と同様に、回路ブロック２０の入力端子Ｉｎ毎に複数ずつ設けられる。バッファ回路８１は、それぞれのトランジスタ１０１と、対応する列方向配線３２との間に設けられ、列方向配線３２から受け取った信号を、トランジスタ１０１に伝送する。【００５３】
入力ドライバ回路９１は、回路ブロック２０の入力端子Ｉｎ毎に一つ設けられる。例えば入力ドライバ回路９１は、各トランジスタ１０１と、入力端子Ｉｎとの間の入力配線５１上に設けられてよい。入力ドライバ回路９１は、対応する複数のバッファ回路８１が出力する信号を増幅して回路ブロック２０に入力する。【００５４】
それぞれのトランジスタ１０１は、複数のバッファ回路８１に対応して設けられ、対応するバッファ回路８１に信号を出力させるか、または、対応するバッファ回路８１の出力をハイインピーダンス状態にするか、を切り替える。プログラマブル論理アレイ１２では、一つの入力端子Ｉｎに対応する複数のトランジスタ１０１のうち、いずれか一つがオン状態となる。このため、各トランジスタ１０１に対してドライバ回路を設けずとも、本例のように共通の入力ドライバ回路９１を入力端子毎に設けることで、ドライバ回路の個数を低減することができる。【００５５】
また、出力配線５２に接続される回路接続部１０７は、図３に関連して説明した回路接続部１０７の構成に加え、複数のバッファ回路８１および複数の出力ドライバ回路９２を更に有する。バッファ回路８１は、トランジスタ１０１と同様に、回路ブロック２０の出力端子Ｏｕｔ毎に複数ずつ設けられる。バッファ回路８１は、出力ドライバ回路９２を介して回路ブロック２０から受け取った信号を、対応する行方向配線３１に伝送する。【００５６】
出力ドライバ回路９２は、回路ブロック２０の出力端子Ｏｕｔ毎に一つ設けられる。例えば出力ドライバ回路９２は、各トランジスタ１０１と、出力端子Ｏｕｔとの間の出力配線５２上に設けられてよい。出力ドライバ回路９２は、回路ブロック２０から受け取った信号を増幅して、複数のバッファ回路８１に供給する。【００５７】
なお、本例の回路接続部１０７におけるトランジスタ１０１も、電子ビームによりフローティング電極に蓄積された電荷量に応じてオン／オフの状態が切り替わるトランジスタであってよい。これにより、回路接続部１０７におけるトランジスタ１０１に、ゲート電圧を供給する配線を設けなくともよいので、プログラマブル論理アレイ１２において、配線が占める面積の割合を小さくすることができる。次に、プログラマブル論理アレイ１２のトランジスタ１０１について、より具体的な構成例を図示して説明する。【００５８】
図８は、トランジスタ１０１の上面図である。また、図９は、図８にＡ−Ａ'で示す断面における断面図である。トランジスタ１０１は、例えば半導体基板１１０上に所定の半導体プロセスにより形成されてよく、Ｐ型あるいはＮ型のチャネル特性を有する。なお、以下の説明では、トランジスタ１０１は、Ｎ型のチャネル特性を有するものとする。【００５９】
トランジスタ１０１は、半導体基板１１０上に二酸化シリコン等の絶縁性の物質により形成される複数の分離領域１１５により仕切られた領域に設けられ、ソース領域１１１、ドレイン領域１１３、フローティング電極１３１、ビア１５１、およびガードリング１７１を含む。【００６０】
ソース領域１１１およびドレイン領域１１３は、半導体基板１１０の表層部に互いに離間して形成される。ソース領域１１１およびドレイン領域１１３は、例えばポリシリコンの半導体基板１１０の上面から所定の深さまでリンイオンを注入することにより形成されてよい。トランジスタ１０１がＮ型のチャネル特性を有する場合、半導体基板１１０はＰ型の基板であるのに対し、ソース領域１１１およびドレイン領域１１３は、Ｎ型の領域であってよい。【００６１】
フローティング電極１３１は、半導体基板１１０上に二酸化シリコン等の絶縁性の物質を積層して形成される絶縁膜１２１を挟んでソース領域１１１およびドレイン領域１１３と対向して設けられる。本例において、フローティング電極１３１は、半導体基板１１０の面方向においてソース領域１１１とドレイン領域１１３との間に設けられてよい。【００６２】
絶縁膜１２２は、フローティング電極１３１の表面を覆うように設けられてよい。また、絶縁膜１２２の上層に形成される絶縁膜１２３は、プログラマブル論理アレイ１２が形成される半導体基板１１０上において、最上層に形成されてよい。絶縁膜１２２および絶縁膜１２３の間には、後述するパターン配線等が形成されてよい。【００６３】
ビア１５１は、導電性の物質により形成され、絶縁膜１２３の表面からフローティング電極１３１まで貫通して設けられる。本例において、フローティング電極１３１上には、絶縁性の物質を積層した絶縁膜１２２および絶縁膜１２３が形成されており、ビア１５１は、これら絶縁膜１２２、１２３を貫通して設けられ、その一端が絶縁膜１２３の表面に露出する。ビア１５１の一端は、半導体基板１１０上に形成された層のうち、最上層に表出することが好ましい。【００６４】
パターン配線１６１およびパターン配線１６２は、絶縁膜１２２と絶縁膜１２３との間に設けられる。パターン配線１６１は、半導体基板１１０上に設けられるソース端子１８１とソース領域１１１とを電気的に接続する。パターン配線１６２は、半導体基板１１０上に設けられるドレイン端子１８２とドレイン領域１１３とを電気的に接続する。【００６５】
ガードリング１７１は、例えば導電性の金属材料により形成され、絶縁膜１２３の表面においてビア１５１を囲むように設けられる。本例において、ガードリング１７１は、基準電位に接続されるガード端子１８４とパターン配線１６４を介して電気的に接続する。なお、ガードリング１７１は、本例のようにビア１５１の周囲に円環状に形成される形態に限定されず、例えば方形あるいは多角形状に形成されてもよい。また、ガード端子１８４は、例えばプログラマブル論理アレイ１２のＧＮＤ端子を介して接地電位に接続されてよい。【００６６】
このような構造により、ビア１５１の表面に電子ビームを照射することで、フローティング電極１３１に電荷を蓄積することができる。つまり、トランジスタ１０１のゲート電極として機能するフローティング電極１３１に対して、配線等を介さずに、電子ビームにより直接的に電荷を蓄積することができ、トランジスタ１０１をオン状態またはオフ状態に制御することができる。【００６７】
ユーザまたは製造者等は、オン状態（またはオフ状態）に制御したいトランジスタ１０１のフローティング電極１３１に、所定の強度の電子ビームを所定の時間照射してよい。このように、プログラマブル論理アレイ１２は、それぞれのトランジスタ１０１に対して、プログラムデータに応じてそれぞれ電子ビームを照射することで、プログラマブル論理アレイ１２の回路構成をプログラムデータに応じた設定に容易に変更することができる。【００６８】
なお、本例において、ビア１５１に対して電子ビームを照射したときに、照射された電子ビームに含まれる電子の一部がビア１５１の周囲に散乱することがある。しかしながら、上記のようにビア１５１の周囲に導電性のガードリング１７１が設けられているので、散乱した電子はガードリング１７１によりトラップされる。したがって、トランジスタ１０１において、散乱した電子が例えば絶縁膜１２３に取り込まれることにより、絶縁膜１２３に経時的に電荷が蓄積されるのを防ぐことができる。【００６９】
一方、トランジスタ１０１のフローティング電極１３１に蓄積させた電荷は、当該フローティング電極１３１に紫外線を照射することにより消去することができる。すなわち、記憶させたデータを消去したいトランジスタ１０１のフローティング電極に対して例えば紫外線照射装置等を用いて紫外線を照射して当該フローティング電極１３１に蓄積した電荷を放電させることにより、当該トランジスタ１０１を初期状態にリセットすることができる。【００７０】
なお、上記の消去動作は、プログラマブル論理アレイ１２全体、すなわち複数のトランジスタ１０１について一括して実施してもよく、また、スポット径を極小さく絞ることのできる紫外線レーザ、あるいは紫外線ランプおよびマスク等により、照射部位を限定することにより、特定のトランジスタ１０１について実施してもよい。【００７１】
なお、既にフローティング電極１３１に電荷が蓄積されている（データが書き込まれている）トランジスタ１０１に対して新たなデータを書き込む場合、当該トランジスタ１０１に紫外線を照射して当該トランジスタ１０１のフローティング電極１３１に蓄積した電荷を放電させてから、書き込むべき新たなデータに応じた照射量で当該トランジスタ１０１に電子ビームを照射して当該フローティング電極１３１に当該データに応じた電荷を新たに蓄積させてよい。【００７２】
図１０は、トランジスタ１０１の他の構成例を示す断面図である。本例のトランジスタ１０１は、図１０に示すように、図９を参照して説明した上記のトランジスタ１０１におけるビア１５１に替えて、例えばパターンエッチングにより形成される貫通孔１９１を有する。その他については、上記のトランジスタ１０１と同じ構成を有するので説明を省略する。本例のように、トランジスタ１０１のトランジスタ１０１が貫通孔１９１を有することにより、フローティング電極１３１に対して貫通孔１９１を介して電子ビームを照射することができる。【００７３】
なお、図９および図１０を参照して説明したトランジスタ１０１は、何れもフローティング電極１３１の上方にビア１５１あるいは貫通孔１９１を設けることにより電子ビームの照射により与えられる電荷がフローティング電極１３１により確実に注入される構成としていた。しかしながら、例えばフローティング電極１３１上における絶縁膜１２２および絶縁膜１２３の厚さを、フローティング電極１３１に対して電子ビームが照射されたときにその電子ビームが絶縁膜１２２および絶縁膜１２３をトンネルしてフローティング電極１３１まで十分到達できる程度に小さくすることにより、フローティング電極１３１と絶縁膜１２３の表面とを繋ぐビア１５１あるいは貫通孔１９１を設けなくても、電子ビームの照射によりフローティング電極１３１に電荷を蓄積させることができる。【００７４】
図１１は、トランジスタ１０１のさらに他の構成例を示す断面図である。本例のトランジスタ１０１は、図１１に示すように、図９を参照して説明した上記のトランジスタ１０１におけるガードリング１７１に替えて、ガードリング１７２を有する。なお、ガードリング１７２以外の構成については、上記のトランジスタ１０１と同じであるので説明を省略する。【００７５】
ガードリング１７２は、例えば、絶縁膜１２３におけるビア１５１の周縁部をパターンエッチングした後、当該エッチングにより形成されたエッチング溝に導電材料を堆積させることにより形成される。なお、図１１にはガードリング１７２の断面図のみを示すが、ビア１５１の周縁部におけるガードリング１７２の形状については、上記のガードリング１７１と同様であってよい。トランジスタ１０１が本例のようなガードリング１７２を有することにより、プログラマブル論理アレイ１２に対する外部からの接触等によりガードリングが剥離するのを防ぐことができる。【００７６】
図１２は、トランジスタ１０１のさらに他の構成例を示す断面図である。本例のトランジスタ１０１において、絶縁膜１２２は、フローティング電極１３１の表面を覆いつつ当該フローティング電極１３１の表面の少なくとも一部が表出するように設けられる。また、絶縁膜１２２上におけるフローティング電極１３１の周縁部にガードリング１７１が設けられる。また、絶縁膜１２２上には、当該絶縁膜１２２上に設けられるパターン配線１６１、１６２、ガードリング１７１、およびフローティング電極１３１の上面を覆うように、半導体基板１１０上における最上層にパッケージ部２００が形成される。【００７７】
この場合、パッケージ部２００を形成する前に、それぞれのフローティング電極１３１に対して、絶縁膜１２２で覆われていない領域に電子ビームを照射してよい。パッケージ部２００は、フローティング電極１３１にプログラムデータに応じた電荷を蓄積させた後、当該プログラマブル論理アレイ１２を内包するように設けられてよい。パッケージ部２００には、絶縁性の樹脂材料が好ましく用いられる。【００７８】
また、図１２に示すプログラマブル論理アレイ１２において、パッケージ部２００の上面とトランジスタ１０１のフローティング電極１３１とを接続するビアを有してもよい。この場合、プログラマブル論理アレイ１２をパッケージ部２００でパッケージングした後で、当該ビアに対して電子ビームを照射することによりトランジスタ１０１のフローティング電極１３１に対して新たなプログラムデータに応じた電荷を書き込むことができる。【００７９】
この場合、パッケージ部２００に設けられたビアを覆うように第２のパッケージ部を設けてよい。第２のパッケージ部は、着脱できることが好ましい。これにより、プログラマブル論理アレイ１２に新たなプログラムデータを書き込む場合、第２のパッケージ部を取り外してビアを表出させることができる。【００８０】
また、パッケージ前におけるプログラマブルデバイス１０を形成する半導体プロセスのいずれかの工程において、それぞれのフローティング電極１３１に電子ビームが照射してもよい。この場合、フローティング電極１３１は、当該工程において電子ビームが照射可能に設けられていればよい。他の工程では、フローティング電極１３１は、全面が絶縁膜で覆われていてよい。また、半導体プロセスのいずれかの工程において紫外線を用いる工程が有る場合、電子ビームを照射する工程は、紫外線を用いる工程より後であることが好ましい。【００８１】
以上、発明を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【図１】
2010038257.tif 000003
【図２】
2010038257.tif 000004
【図３】
2010038257.tif 000005
【図４】
2010038257.tif 000006
【図５】
2010038257.tif 000007
【図６】
2010038257.tif 000008
【図７】
2010038257.tif 000009
【図８】
2010038257.tif 000010
【図９】
2010038257.tif 000011
【図１０】
2010038257.tif 000012
【図１１】
2010038257.tif 000013
【図１２】
2010038257.tif 000014
【国際調査報告】
2010038257.tif 000015
2010038257.tif 000016
2010038257.tif 000017
2010038257.tif 000018