【事件の表示】
　特許第３０２６４６５号「セラミック薄膜混成配線基板および製造方法」の請求項２及び５に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３０２６４６５号の請求項２及び５に係る特許を取り消す。
【理　由】
１
　本件特許３０２６４６５号の請求項２及び５に係る発明は、平成４年３月１０日（１９９２．３．１０）に出願され、平成１２年１月２８日（２０００．１．２８）にその特許の設定登録がなされ、その後、表記の異議申立人より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１３年３月９日に訂正請求がなされたものである。
　
２
　(1)　訂正の内容
　ａ　特許請求の範囲の請求項２の「配線パッドの間隙部を平坦に埋める有機絶縁層」を「配線パッドの間隙部に形成され、且つ表面が平坦研削された有機絶縁層」と訂正する。
　ｂ　特許請求の範囲の請求項５の記載について上記ａと同じ趣旨の訂正をする。
　
　(2) 訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正事項ａ及びｂについては、特許明細書の特許請求の範囲に記載された「有機絶縁層」の表面状態を方法的記載をもってより具体的な構成に限定しようとするものである。
　したがって、上記訂正事項ａ及びｂは、特許請求の範囲の減縮を目的とするものである。
　また上記訂正事項ａ及びｂは、段落【０００９】に記載されていた事項であるから、願書に添付した明細書又は図面に記載した事項の範囲内での訂正であり、実質上特許請求の範囲を拡張し又は変更するものでもない。
　
　(3)  むすび
　以上のとおりであるから、上記訂正請求は、特許法１２０条の四第２項及び同条第３項で準用する特許法１２６条の規定に適合するので、当該訂正を認める。
　
３
　(1)　本件発明
　上記
２
「【請求項２】平坦化した表面に配線パッドを設けたセラミックス多層配線基板上に薄膜配線層を多層に積層したセラミック薄膜混成配線基板において、上記セラミックス多層配線基板表面の配線パッドの間隙部
に形成され、且つ表面が平坦研削された
【請求項５】 請求項２において、上記有機絶縁層をポリイミド樹脂材により形成するようにしたことを特徴とするセラミック薄膜混成配線基板。」
　
　(2)  引用刊行物記載の発明
　当審で通知した取消の理由で引用した刊行物１（特開平２―２６７９９６号公報〈甲第１号証〉）及び刊行物２（特開昭６１―３００９９号公報〈甲第２号証〉）には、以下のような事項が記載されている。
　ア　上記刊行物１には、その第３頁右上欄１１行〜右下欄７行および第１図に、発明の実施例が、「本発明に基づく薄膜多層基板の製造方法の−実施例を第１図（ａ）〜（ｈ）により説明する。第１図（ａ）において、１はセラミック基板であり、図示はないがそれ自体が多層構造となっており、電源回路等、複数層の厚膜導体パターンが形成されている。２は銅の導体パターンである。
　この上全面に感光性ポリイミド液をスピンコート法により塗布し、第１図（ｂ）に示すように第一の塗布膜3aを形成する。この第一の塗布膜3aの厚さは、導体パターン２の厚さが５μｍ、感光性ポリイミド液の樹脂分濃度が50％の場合は10μｍとする。
　次に約50℃でプリベークした後、導体パターン２と同一のパターンを有するフォトマスクを用いて塗布膜3aの導体パターン２直上部分以外を紫外線露光し、更に現像処理を施すと、感光性ポリイミド液がネガ型フォトレジストと同様の性質を持つため、第１図（ｃ）に示すように塗布膜3aの導体パターン２直上部分が除去される。
　次に約100℃で約１時間加熱して溶剤を蒸発させた後、約400℃で約30分加熱すると樹脂はポリイミド化して塗布膜3aは収縮し、厚さが約５μｍとなって第１図（ｄ）に示すように導体パターン２との段差が無くなる。
　この上に第１図（ｅ）に示すように再びポリイミド液を塗布し、加熱すると第１図（ｆ）に示すように第二の塗布膜3bが形成される。ポリイミド液の樹脂分濃度が50％の場合、当初の膜厚10μｍならば加熱収縮後に５μｍとなり、第一の塗布膜3aと合わせて10μｍの、表面が平坦な有機絶縁層３が出来上がる。
　この上にスパッタ法等により導体層を形成し、これをフォトエッチング法でエッチングすることにより第２層目の導体パターン２が形成される。この手法を繰り返すことにより第１図の如き薄膜多層配線基板を製造する。」と示されている。
　すなわち、刊行物１には、本件特許の請求項２に係る発明の構成である「平坦化した表面に導体パターンを設けたセラミックス多層配線基板上に薄膜配線層を多層に積層したセラミック薄膜混成配線基板において、上記セラミックス多層配線基板表面の導体パターンの間隙部を平坦にする有機絶縁層を備えたことを特徴とするセラミック薄膜配線基板。」及び請求項５に係る発明の構成である「有機絶縁層をポリイミド樹脂材により形成する」点が記載されている。
　イ　上記刊行物２は、セラミック積層配線基板と薄膜多層配線部間に樹脂膜を形成する発明に関するもので、その第２頁右上欄１１行〜右下欄１行及び第３図においては、発明の実施例が、「第３図は本発明に係る多層配線基板を示す一部被断斜視図で、《中略》符号２１で示すものはポリイミド系の樹脂膜で、前記セラミック積層配線基板６の表面を覆うようにこの基板６と前記絶縁薄膜１０間に形成されている。この樹脂膜２１上には接続パッド２２および前記薄膜配線７，８の特性インピーダンスを補正するための薄膜状接地配線パターン２３が形成されている。」と示されている。
　
　(3)周知事実について
　ア　周知例１として示す特開平３―２６８３９２号公報には、多層配線板の製造方法に関する発明が記載され、公報２頁右下欄１０行ないし３頁左上欄１２行及び第１図には「続いて、メッキレジストパターン７を溶剤で剥離した後、ポリイミドワニスPIQ-3200（日立化成工業（株）製商品名）を塗布し、窒素気流中で350℃、40分加熱して絶縁層４を形成した（第１図(C)）。《中略》
　次に、基板１に対する面積比が4.0%である研磨面６を有する研磨治具９を走査（回転数:1000RPM、移動速度:6mm/秒）して平坦化研磨を行った。《中略》容易に平坦化が可能であった。」と記載されている。
　イ　周知例２として示す特開昭６３―２３９８９８号公報には、多層配線基板の形成方法に関する発明が記載され、公報２頁左下欄９行ないし１６行「ポリイミドワニス（日立化成工業（株）製，ＰＩＸ−Ｌ１１０）を塗布する。《中略》こうして得られたポリイミド膜５の表面を研磨により平坦化し、第１層絶縁膜ポリイミド６を形成する。」と記載されている。
　
　(4)  対比・判断
　本件請求項２及び５係る発明と刊行物１に記載された発明とを比較すると、
　両者は、「平坦化した表面に配線パッドを設けたセラミックス多層配線基板上に薄膜配線層を多層に積層したセラミック薄膜混成配線基板において、上記セラミックス多層配線基板表面の配線パッドの間隙部を平坦にする有機絶縁層（請求項５ではポリイミド樹脂に限定）を備えたことを特徴とするセラミック薄膜混成配線基板。」である点で一致し、
刊行物１には、
Ａ
Ｂ
　しかしながら、
Ａ
　
Ｂ
　
　(5)  むすび
　以上のとおり、本件請求項２及び５に係る発明は、上記引用刊行物に記載された発明及び周知事実に基づいて当業者が容易に発明することができたものであるから、本件請求項２及び５に係る発明についての特許は特許法２９条２項の規定に違反してされたものである。
　したがって、本件請求項２及び５に係る発明についての特許は、拒絶の査定をしなければならない特許出願に対してされたものと認める。
　よって、特許法の一部を改正する法律（平成６年法律第１１６号）附則１４条の規定に基づく特許法の一部を改正する法律の施行に伴う経過措置を定める政令（平成７年政令２０５号）４条２項の規定により、結論のとおり決定する。
【異議決定日】
平成１３年６月１２日（２００１．６．１２）
【訂正の要旨】
　特許第３０２６４６５号の明細書を以下のとおりに訂正する。
　（特許請求の範囲）
　ａ　請求項２の「配線パッドの間隙部を平坦に埋める有機絶縁層」を特許請求の範囲の減縮を目的として「配線パッドの間隙部に形成され、且つ表面が平坦研削された有機絶縁層」と訂正する。
　ｂ　請求項５の記載について上記ａと同じ趣旨の訂正をする。
（５４）【発明の名称】
セラミック薄膜混成配線基板および製造方法
（５７）【特許請求の範囲】
　【請求項１】　平坦化した表面に配線パッドを設けたセラミックス多層配線基板上に薄膜配線層を多層に積層したセラミック薄膜混成配線基板において、上記セラミックス多層配線基板表面の配線パッドの間隙部を平坦に埋めるガラス層を備えたことを特徴とするセラミック薄膜混成配線基板。
　【請求項２】　平坦化した表面に配線パッドを設けたセラミックス多層配線基板上に薄膜配線層を多層に積層したセラミック薄膜混成配線基板において、上記セラミックス多層配線基板表面の配線パッドの間隙部
に形成され、かつ表面が平坦研削された
　【請求項３】　請求項１において、上記ガラス層を熱膨張率が４０〜６０×１０−７／℃のＢ２Ｏ３−ＳｉＯ２系ガラス材により形成するようにしたことを特徴とするセラミック薄膜混成配線基板。
　【請求項４】　請求項１において、上記ガラス層をＺｎＯ−Ｂ２Ｏ３−ＳｉＯ２系ガラス材により形成するようにしたことを特徴とするセラミック薄膜混成配線基板。
　【請求項５】　請求項２において、上記有機絶縁層をポリイミド樹脂材により形成するようにしたことを特徴とするセラミック薄膜混成配線基板。
　【請求項６】　請求項１ないし５のいずれかにおいて、上記配線パッドを導体粉末を含むペ−ストの印刷により形成するようにしたことを特徴とするセラミック薄膜混成配線基板。
　【請求項７】　請求項１ないし６のいずれかにおいて、上記セラミックス多層配線基板を、ムライト粉末とアルミナ、シリカ、マグネシア系ガラス粉を重量比７：３の混合材の焼結により形成するようにしたことを特徴とするセラミック薄膜混成配線基板。
　【請求項８】　平坦化した表面に配線パッドを設けたセラミックス多層配線基板上に薄膜配線層を多層に積層するセラミック薄膜混成配線基板の製造方法において、上記セラミックス多層配線基板表面にガラス粉末を含むペ−ストをスクリ−ン印刷する工程と、上記スクリ−ン印刷されたガラス粉末を軟化溶融する熱処理工程と、上記熱処理により形成されたガラス層の表面を上記配線パッド面が露出するまで平面研削する工程とを備えたことを特徴とするセラミック薄膜混成配線基板の製造方法。
　【請求項９】　平坦化した表面に配線パッドを設けたセラミックス多層配線基板上に薄膜配線層を多層に積層するセラミック薄膜混成配線基板の製造方法において、上記セラミックス多層配線基板表面に上記有機絶縁層を設ける工程と、上記有機絶縁層の表面を上記配線パッド面が露出するまで平面研削する工程とを備えたことを特徴とするセラミック薄膜混成配線基板の製造方法。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】本発明は電子装置用の配線基板に係り、とくに電子部品の実装密度が高い電子計算機用などに好適なセラミック薄膜混成配線基板に関する。
　【０００２】
　【従来の技術】大形計算機などの電子装置用配線基板においては、搭載するＬＳＩ等素子の接続距離を短縮して処理速度を向上することが強く要求されている。特開昭６０−１４８１９１号公報には、配線の多層化が容易なグリーンシート法によるセラミック多層基板上に、主に有機物を絶縁層とした高密度配線用の薄膜多層配線を形成することが開示されている。
　【０００３】また、上記セラミック多層基板のセラミックス粉末間の接着性と、セラミックス粉末と導電層となる金属粉末部間の接着性を確保し、同時に緻密化して焼結収縮量の整合をとるために、セラミックスに数％から１０％のガラス成分を混入して溶融ガラスにより液相焼結するようにしてしていた。
　【０００４】また、上記セラミック多層基板は、成形時の導体材料とセラミックの不均一性や、焼結時の収縮率のミスマッチ等により通常０．１ｍｍ／２５ｍｍ程度の反りを生じ、その上にホトリゾグラフィ技術により薄膜パターンを形成するとパターン露光装置の焦点深度の関係でパターン精度が制約されるという問題があった。このため上記従来技術においては、セラミック多層基板の表面を研削して平坦化したのちに薄膜多層配線を形成するようにしていた。
　【０００５】また、セラミック基板は上記焼き縮みにより収縮し、その収縮度もばらつくので、セラミック基板の焼結後に形成される上記薄膜配線の配線接続位置とセラミック基板の薄膜配線接続位置がずれて配線が困難になるという問題があった。このため、セラミック基板の表面に上記焼き縮み量をカバ−する広さの配線パッドを設けるようにしていた。
　【０００６】また、上記配線パッドを蒸着、スパッタリングやそれらを下地としてめっきする方法により薄く形成して、表面に形成する薄膜配線部に対する凹凸の影響を少なくするようにしていた。
　【０００７】
　【発明が解決しようとする課題】しかし、上記セラミック多層基板には数〜１０μｍの大きさのセラミック粉末を用いるので、焼結後の表面には上記粉末の粒径による凹凸や焼結後の微小な空隙部（ボイド）等による凹凸、小穴等が発生し、これらの凹凸によってその上に形成する薄膜配線に欠陥が生じ、この欠陥により薄膜パターンの微細化が阻害されるという問題が残されていた。本発明の目的は、上記凹凸を除去して上記セラミックと薄膜界面を平滑化することにより薄膜配線の欠陥を除去した高配線密度のセラミック薄膜混成配線基板を提供することにある。
　【０００８】
　【課題を解決するための手段】上記課題を解決するために、上記セラミックス多層配線基板表面の配線パッドの間隙部をガラス層または有機絶縁層により平坦に埋めるようにする。また、上記ガラス層を熱膨張率が４０〜６０×１０−７／℃のＢ２Ｏ３−ＳｉＯ２系ガラス材、またはＺｎＯ−Ｂ２Ｏ３−ＳｉＯ２系ガラス材により形成するようにする。また、上記有機絶縁層をポリイミド樹脂材により形成するようにする。また、上記配線パッドを導体粉末を含むペ−ストの印刷により形成するようにする。
　【０００９】また上記セラミックス多層配線基板を、ムライト粉末とアルミナ、シリカ、マグネシア系ガラス粉を重量比７：３の混合材の焼結により形成するようにする。さらに上記ガラス層を、ガラス粉末を含むペ−ストをスクリ−ン印刷して熱処理し、その表面を上記配線パッド面が露出するまで平面研削して形成する。また有機絶縁層をスクリ−ン印刷して熱処理し、その表面を上記配線パッド面が露出するまで平面研削して形成する。
　【００１０】
　【作用】上記ガラス層または有機絶縁層により、配線パッド面とその間隙部が一つの平坦なな平面になるので、その上に形成する薄膜配線層はセラミック基板表面の凹凸、ボイド等の欠陥部の影響を受けることがない。また上記熱膨張率が４０〜６０×１０−７／℃のＢ２Ｏ３−ＳｉＯ２系ガラス材、またはＢ２Ｏ３−ＳｉＯ２系ガラス材等により形成されたガラス層、または上記有機絶縁層はセラミック基板表面に熱歪少なく強固に密着する。また、上記ガラス層または有機絶縁層は導体粉末を含むペ−ストの印刷により形成された配線パッドの厚みによる凹凸を平坦に埋める。また、上記ムライト粉末とアルミナ、シリカ、マグネシア系ガラス粉の混合材の焼結により形成されたセラミックス多層配線基板はその誘電率を低減して信号の伝播速度を早める。
　【００１１】
　【実施例】〔実施例　１〕
図１は本発明によるセラミック薄膜混成配線基板の実施例の製造プロセス図である。工程Ｉにおいてセラミック多層基板１を以下のようにして製作した。まず、アルミナ粉末とアルミナ・シリカ・マグネシア系ガラス粉末を重量比９：１で混合し、これにポリビニールブチラールと可塑剤を加えてドクターブレード法により０．３ｍｍ厚さのグリーンシートに成形した。
　【００１２】このグリーンシート上の所定の位置に０．１５ｍｍφのスルーホールをパンチングにより形成し、各スルーホール部にタングステン粉末を印刷法により充填後、同様の印刷法によりタングステンペーストの導体パターンを形成した。次いで、上記グリーンシート（１５０ｍｍ×１５０ｍｍ）を所定枚数重ね合せ圧着し、Ｎ２，Ｈ２の混合ガス雰囲気で１６００℃、２時間の熱処理を行って焼結し、セラミック多層基板１を完成させた。なお、薄膜形成面（上面）側のグリーンシート４枚にはスルーホールパターンのみを形成し、焼結後の上記４枚のグリーンシートの格子状スルーホールパターンのピッチが０．５ｍｍとなるように、セラミック多層基板１の焼結時の収縮率を１５％にして設計した。
　【００１３】工程ＩＩではセラミック多層基板１の表面を研磨する。焼結後のセラミック多層基板１の薄膜形成面には０．１５〜０．８ｍｍ程度の反りが発生するので、この反りおよびうねりが２０μｍ以下となるようにダイヤモンド粉により平面研磨する。なお、上記研磨では表面のスルーホール部のみを研磨するので、内部の多層配線部分は影響を受けず、上記研磨面にはセラミックス部と、スルーホール２のタングステンパターンが露出する。試作結果をみると、上記セラミック面には焼結時に生じるボイド５の露出により、５〜２０μｍφの凹みが１００個／ｍｍ２程度発生し、また、焼結収縮率の設計値からのずれ（略０．３％）によりタングステンパタ−ン位置が設計値から最大０．１５ｍｍ程度ずれていた。
　【００１４】工程ＩＩＩではスル−ホ−ル２の上にパッドパタ−ン７を取付ける。各パッドパタ−ン７は厚さ２０μｍの直径３５０μｍの円形とし、これらをセラミック基板表面の研磨面にモリブデン粉末のペ−ストを使用したスクリ−ン印刷により０．５ｍｍピッチの格子状に形成した。図２に示すように、各パッドパタ−ン７を対応する各スル−ホ−ル２の露出面に重ね合わた位置に形成する。このときパッドパタ−ン７の直径を３５０μｍとすれば、焼結時に生じた各スル−ホ−ルパタ−ン７の位置ずれを吸収することができる。
　【００１５】工程ＩＶでは、還元雰囲気で１５００℃、１時間の熱処理してパッドパタ−ン７を焼き付け、その上にエチルセルロ−スを溶剤とする熱膨張率が４０〜６０×１０−７／℃のＢ２Ｏ３−ＳｉＯ２系ガラス粉末のペ−スト膜を５０μｍの厚さにスクリ−ン印刷する。次いで、この基板を上記ガラスの軟化溶融温度（９００〜１１００℃）で１〜６時間の熱処理してガラス層内の気泡を消滅させると同時に、研磨面のボイド５に起因する凹部６に上記ガラスを流入させガラス層８を形成する。なお、上記熱処理によりガラス層８は厚さ約２５μｍにまで収縮した。
　【００１６】次いで上記ガラス層８の表面をパッドパタ−ン７が露出するまで平面研磨し、次いでセラミック多層基板１の裏面の入出力ピンパッド４にめっき処理を施してセラミック多層基板１を完成させた。完成後のセラミック多層基板１表面の凸凹欠陥密度は、５μｍφ以上の凸凹欠陥が０．０１個／ｃｍ２程度にまで低減され、微細薄膜パターン形成に好適な面状態を示した。
　【００１７】工程Ｖにおいては薄膜多層配線を形成する。まず基板表面に有機膜を、キュア後の厚さが１０μｍとなるようにポリイミド系有機材料のワニスをスビニングし、その後熱処理して形成する。通常、上記有機膜の表面には基板表面の凹凸に起因した大小の凹凸が無数に生ずるが、本発明では工程ＩＩおよびＩＶにおいて表面を平滑化しているので、５μｍφ以上、深さ２μｍ以上の凹部が皆無になる。
　【００１８】上記有機膜のキュア後に、有機膜にφ３０μｍのスルーホール１４をフォトエッチングにより形成した。上記基板表面の研磨工程を入れない従来基板では上記スルーホール径の誤差が±２０μｍ程度であり、スルーホール１４の微細化は実用的にはφ５０μｍが限界であった。これに対し上記本発明のスルーホール径では±２μｍの精度が得られるので実用的にはスルーホール１４を２μｍにまで微細化できることになる。すなわち、スルーホール密度を従来基板に比べて略１桁向上することができるのである。
　【００１９】次いで上記有機膜上にＣｒ／Ａｌ／Ｃｒの膜を順次０．１μｍ，５μｍ，０．１μｍの厚さでスパッタリングにより成膜し、次いでこれをフォトエッチングして薄膜導体９の配線パタ−ンを形成した。以後、同様な膜構成にてスルーホール形成と配線形成を繰り返し、所望の層数の薄膜多層配線を形成した。上記薄膜導体９の幅は５μｍ程度の微細化することができる。また、上記薄膜導体９とスルーホール１４を形成した薄膜配線層１０層にはセラミック多層基板１の表面の凹凸、反りに起因した断線、ショート不良等が認められなかった。
　【００２０】〔実施例　２〕
表１の設計諸元の論理ＬＳＩ搭載用基板を実施例１の製造方法により作成した。表１に示すセラミック部配線幅１００μｍは現状の印刷配線技術技術におけるの最小幅である。また、セラミック部スル−ホ−ル径の１２０μｍは、パンチング用ポンチの直径の下限が実用強度的に１００〜１５０μｍであることより設定した。すなわち本実施例では、現行技術におけるセラミック多層基板の限界配線密度を実現する。
　【００２１】また、セラミック部格子ピッチを５００μｍとし、基本的にセラミック多層基板内の１本の配線導体３を各格子間に配線するようにした。したがって、基板の薄膜形成面側には、スル−ホ−ル２が５００μｍピッチに配置される。同様に、薄膜導体９はスル−ホ−ル１４間に１本形成するようにし、その格子ピッチを１２５μｍ、スル−ホ−ル径、配線幅を各々３０μｍとした。上記薄膜配線はさらに微細化可能であるが、配線抵抗を考慮してこの値に設計した。また、薄膜部配線層数は製造歩留まりからみて１０とした。
　【００２２】本実施例のセラミック薄膜混成配線基板には、信号端子数３００、電源端子数６００、大きさ１０×１０ｍｍ２の２０ｋゲ−トのＬＳＩ１１を、図２に示すようにはんだボ−ル１２によりフェ−スダウンボンディングして搭載する。ＬＳＩ１１の各端子には薄膜線層１０を貫通するスル−ホ−ル１４が１個づつ割り当てられ、いくつかの配線層１５を介して他のＬＳＩ端子に接続される。上記ＬＳＩは、薄膜部格子間に形成した配線と、薄膜層間をつなぐスル−ホ−ルにより接続され、薄膜配線層１０内で接続が完了しない端子にはセラミック多層基板１のスル−ホ−ル２が割り当てられ、セラミック基板内で配線される。通常、上記接続に必要な薄膜部のスル−ホ−ル数はＬＳＩ端子数の２倍程度である。
　【００２３】論理ＬＳＩを搭載する電子装置においては、ＬＳＩ間配線部における信号の遅延が大きな装置性能の決定要素となるので上記遅延の短縮が重要な課題となっており、ＬＳＩの実装密度向上が強く要求されている。本発明により薄膜配線部は十分なスル−ホ−ル密度を有するので、ＬＳＩ面積内でその端子の全てを接続するに必要なスル−ホ−ル数を確保でき、多数のＬＳＩをすきまなく最短距離で配置することができる。
　【００２４】従来のセラミック薄膜混成配線基板において、上記ＬＳＩ接続に必要なスル−ホ−ル数を確保するとほぼ２７ｍｍ×２７ｍｍの面積が必要となる。上記ＬＳＩの大きさは１０×１０ｍｍ２なので本発明によりその搭載ピッチが１／２．７に短縮できたことになる。上記本発明のセラミック薄膜混成配線基板を電子計算機に適用した結果、演算速度を３０％向上させることができた。これは上記配線距離の短縮に基づいている。
　【００２５】〔実施例　３〕
実施例１における、セラミック多層基板１の薄膜形成面側のグリーンシート４枚のスルーホールパターン径を３５０μｍ、研磨後に形成するパッドパタ−ン径を１５０μｍとして図３の構成としても、同様な欠陥密度低減結果が得られた。
　【００２６】〔実施例　４〕
セラミック基板材料としてムライト粉末と、アルミナ、シリカ、マグネシア系ガラス粉末を重量で７：３の割合で混合し、実施例１または実施例３と同様のスルーホールとパターンゐ形成して薄膜形成面処理、薄膜形成を行い、同様な結果を得た。また、セラミック部の誘電率が実施例１の約９に対して６以下に下がったのでセラミック部配線での信号伝播速度を３０％向上することができた。
　【００２７】〔実施例　５〕
実施例１，３におけるパッドパタ−ン７を銅粉末とガラス粉末の混合ペ−ストにより形成し、これをＮ２雰囲気における９００℃、１時間の熱処理で基板に焼き付け、さらに、ガラス層８をＺｎＯ−Ｂ２Ｏ３−ＳｉＯ２系結晶化ガラス粉末の７５０℃熱処理で形成し、同様な効果ば得られた。
　【００２８】〔実施例　６〕
実施例１，３におけるパッドパタ−ン７をＣｒ膜とＣｕ膜をそれぞれ厚み０．５μｍ、７μｍにスパッタリングして全面成膜後ホトエッチングして形成し、その上にＺｎＯ−Ｂ２Ｏ３−ＳｉＯ２系結晶化ガラス粉末を７５０℃で熱処理してガラス層８を形成した。同様な効果が得られた。
　【００２９】〔実施例　７〕
実施例３〜６の製造方法を実施例２の電子装置に適用したところ、実施例２と同様の信号遅延低減効果を得ることができた。
　【００３０】
　【発明の効果】配線パッドを備えたセラミック基板表面を平坦化することにより、セラミック基板表面の凹凸、ボイド等の欠陥部、並びに配線パッドによる凹凸等によって発生する薄膜配線部の凹凸を、例えば５μｍφ以上、深さ２μｍ以上の凹部が皆無となる程度にまで低減し、これにより薄膜配線の欠陥密度を大幅に低減することができる。
　【００３１】また、上記欠陥密度の低減により、薄膜配線部のスルーホールを微細化してその密度を略１桁向上し、さらに薄膜配線導体の幅を５μｍ程度にまで微細化することができる。上記スルーホールと薄膜配線幅の微細化により、ＬＳＩ搭載に必要な接続面積を例えば１／７に短縮することができる。以上により、ＬＳＩ等の電子部品の搭載密度を高め、配線長を短縮して信号遅延を低減することのできる大形計算機用等に好適なセラミック薄膜混成配線基板を提供することができる。
　【００３２】
　【表１】
【図面の簡単な説明】
　【図１】本発明によるセラミック薄膜混成配線基板の製造プロセス図である。
　【図２】ＬＳＩを搭載した本発明のセラミック薄膜混成配線基板の部分断面図である。
　【図３】本発明のセラミック薄膜混成配線基板の部分断面図である。
　【符号の説明】
１　セラミック多層基板
２　スルーホール
３　配線導体
４　入出力ピンパッド
５　ボイド
６　凹部
７　パッドパターン
８　ガラス層
９　薄膜導体
１０　薄膜配線層
１１　ＬＳＩ
１２　はんだボール
１５、１８　配線層