(57)【要約】  互いに平行に延びるように設けられた複数の表示用配線（３）と、各表示用配線（３）の一方の端部側に設けられ、各表示用配線（３）に接続された駆動回路（４４ａａ）と、各表示用配線（３）の他方の端部に絶縁状態で交差するように設けられた第１配線（Ｗａ）と、各表示用配線（３）の一方の端部に絶縁状態で交差すると共に、第１配線（Ｗａ）に接続されるように設けられた第２配線（Ｗｂ）とを備え、各表示用配線（３）が断線したときに、断線した表示用配線（３）の他方側に対して、駆動回路（４４ａａ）からの表示用信号が第２配線（Ｗｂ）及び第１配線（Ｗａ）の順に増幅回路（Ａ）を介して供給されるように構成され、第２配線（Ｗｂ）は、駆動回路（４４ａａ）からの表示用信号が互いに異なる複数の経路（Ｐａ、Ｐｂ）を介して第１配線（Ｗａ）に供給されるように構成されている。
2010041361.tif 000002
【特許請求の範囲】
【請求項１】
互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、
上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
上記各表示用配線の他方の端部に絶縁状態で交差するように設けられた第１配線と、
上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続されるように設けられた第２配線とを備え、
上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に増幅回路を介して供給されるように構成された表示装置であって、
上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成されていることを特徴とする表示装置。
【請求項２】
互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、
上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
上記各表示用配線の他方の端部に絶縁状態で交差するように設けられ、増幅回路を有する第１配線と、
上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続されるように設けられた第２配線とを備え、
上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に供給されるように構成された表示装置であって、
上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成されていることを特徴とする表示装置。
【請求項３】
請求項１又は２に記載された表示装置において、
上記複数の経路は、互いに独立するように設けられていることを特徴とする表示装置。
【請求項４】
請求項１乃至３の何れか１つに記載された表示装置において、
上記増幅回路は、上記駆動回路に内蔵されていることを特徴とする表示装置。
【請求項５】
請求項１乃至３の何れか１つに記載された表示装置において、
上記増幅回路は、上記駆動回路に複数内蔵され、
上記第１配線及び第２配線は、上記各増幅回路毎に設けられていることを特徴とする表示装置。
【請求項６】
請求項１乃至５の何れか１つに記載された表示装置において、
上記複数の表示用配線は、隣り合う複数本毎に複数のブロックに区分され、
上記駆動回路は、上記各ブロック毎に設けられていることを特徴とする表示装置。
【請求項７】
請求項１又は２に記載された表示装置において、
上記駆動回路を１つ有していることを特徴とする表示装置。
【請求項８】
請求項７に記載された表示装置において、
上記増幅回路は、上記駆動回路に複数内蔵され、
上記第１配線及び第２配線は、上記各増幅回路毎に設けられていることを特徴とする表示装置。
【請求項９】
請求項８に記載された表示装置において、
上記各第２配線は、上記複数の経路が互いに独立するように設けられていることを特徴とする表示装置。
【請求項１０】
請求項８に記載された表示装置において、
上記各第１配線は、互いに異なる方向に引き出された第１引出配線部及び第２引出配線部により構成され、
上記第１引出配線部は、上記複数の表示用配線を構成する一方側の配線群に交差していると共に、上記第２引出配線部は、該複数の表示用配線を構成する他方側の配線群に交差していることを特徴とする表示装置。
【請求項１１】
請求項１乃至１０の何れか１つに記載された表示装置において、
上記駆動回路は、上記表示パネルに設けられ、
上記表示パネルには、フィルム基板が取り付けられ、
上記第１配線及び第２配線は、上記フィルム基板を経由するように設けられていることを特徴とする表示装置。
【請求項１２】
請求項１乃至１０の何れか１つに記載された表示装置において、
上記表示パネルには、フィルム基板が取り付けられ、
上記駆動回路は、上記フィルム基板に設けられ、
上記フィルム基板には、プリント基板が取り付けられ、
上記第１配線及び第２配線は、上記フィルム基板及びプリント基板を経由するように設けられていることを特徴とする表示装置。
【請求項１３】
請求項１乃至１０の何れか１つに記載された表示装置において、
上記駆動回路、第１配線及び第２配線は、上記表示パネルに設けられていることを特徴とする表示装置。
【請求項１４】
互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、
上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
上記各表示用配線の他方の端部に絶縁状態で交差するように設けられた第１配線と、
上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続するように設けられた第２配線とを備え、
上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に増幅回路を介して供給されるように構成され、
上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成された表示装置の製造方法であって、
上記各表示用配線の断線の存在を検出する断線検出工程と、
上記断線検出工程で断線が検出された表示用配線の他方の端部と上記第１配線との交差部分、及び該表示用配線の一方の端部と上記第２配線との交差部分にレーザ光を照射する断線修正工程とを備えることを特徴とする表示装置の製造方法。
【請求項１５】
互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、
上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
上記各表示用配線の他方の端部に絶縁状態で交差するように設けられ、増幅回路を有する第１配線と、
上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続するように設けられた第２配線とを備え、
上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に供給されるように構成され、
上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成された表示装置の製造方法であって、
上記各表示用配線の断線の存在を検出する断線検出工程と、
上記断線検出工程で断線が検出された表示用配線の他方の端部と上記第１配線との交差部分、及び該表示用配線の一方の端部と上記第２配線との交差部分にレーザ光を照射する断線修正工程とを備えることを特徴とする表示装置の製造方法。
【請求項１６】
請求項１４又は１５に記載された表示装置の製造方法において、
上記断線修正工程では、上記第２配線の複数の経路のうち、上記表示用配線の一方の端部に接続された経路以外の接続を解除することを特徴とする表示装置の製造方法。
【請求項１７】
請求項１４乃至１６の何れか１つに記載された表示装置の製造方法において、
上記断線修正工程では、上記断線検出工程で断線が検出された表示用配線から先の上記第１配線を切断することを特徴とする表示装置の製造方法。
【請求項１８】
互いに平行に延びるように設けられた複数の表示用配線と、
上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
上記各表示用配線の他方の端部に絶縁状態で交差するように設けられた第１配線と、
上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続されるように設けられた第２配線とを備え、
上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に増幅回路を介して供給されるように構成されたアクティブマトリクス基板であって、
上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成されていることを特徴とするアクティブマトリクス基板。
【請求項１９】
互いに平行に延びるように設けられた複数の表示用配線と、
上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
上記各表示用配線の他方の端部に絶縁状態で交差するように設けられ、増幅回路を有する第１配線と、
上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続されるように設けられた第２配線とを備え、
上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に供給されるように構成されたアクティブマトリクス基板であって、
上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成されていることを特徴とするアクティブマトリクス基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法、並びにアクティブマトリクス基板に関し、特に、アクティブマトリクス基板及び表示装置に配設された表示用配線の断線修正技術に関するものである。
【背景技術】
【０００２】
液晶表示装置は、例えば、互いに対向して配置されたアクティブマトリクス基板及び対向基板を備えている。このアクティブマトリクス基板は、表示用配線として、例えば、互いに平行に延びるように設けられた複数のゲート線と、各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線とを備えている。そのため、このアクティブマトリクス基板を備えた液晶表示装置では、ゲート線やソース線の表示用配線に断線が発生すると、断線が発生した表示用配線において、駆動回路からの表示用信号がその断線箇所から先に供給されないので、表示品位が著しく悪化してしまうという問題がある。【０００３】
この問題を解決するために、画像を表示する表示領域の外側に、断線修正用の配線と、その配線に設けられた増幅回路とを備えた種々の液晶表示装置が提案されている（例えば、特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１６０６７７号公報
【特許文献２】特開２０００−３２１５９９号公報
【特許文献３】特開２００８−５８３３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図２１は、特許文献１の図１に記載された液晶表示装置に対応する従来の液晶表示装置１５０の平面図である。【０００６】
液晶表示装置１５０は、図２１に示すように、液晶表示パネル１４０と、液晶表示パネル１４０の図中上端にそれぞれ取り付けられた２つのソース側ＴＣＰ（Tape Carrier Package）１４１ａと、液晶表示パネル１４０の図中左端に取り付けられたゲート側ＴＣＰ１４１ｂと、各ソース側ＴＣＰ１４１ａの図中上端にそれぞれ取り付けられたソース側ＰＷＢ（Printed Wiring Board）１４５ａと、ゲート側ＴＣＰ１４１ｂの図中左端に取り付けられたゲート側ＰＷＢ１４５ｂと、ソース側ＰＷＢ１４５ａの図中左端及びゲート側ＰＷＢ１４５ｂの図中上端にそれぞれ取り付けられたＦＰＣ（Flexible Printed Circuit）１４１ｃとを備えている。【０００７】
液晶表示パネル１４０は、図２１に示すように、画像表示を行う表示領域Ｄにおいて、互いに平行に延びるように設けられた複数のソース線１０３と、各ソース線１０３と直交する方向に互いに平行に延びるように設けられた複数のゲート線（不図示）とを備えている。ここで、複数のソース線１０３は、複数のブロックＢａ及びＢｂに区分され、各ブロックＢａ及びＢｂ毎に設けられたＴＣＰ１４１ａ上のソースドライバ１４４ａにそれぞれ接続されている。【０００８】
また、液晶表示装置１５０は、図２１に示すように、各ソース線１０３の図中下端部に交差するように液晶表示パネル１４０の図中下辺に沿って延び、ゲート側ＴＣＰ１４１ｂ、ゲート側ＰＷＢ１４５ｂ及びＦＰＣ１４１ｃを介して、ソース側ＰＷＢ１４５ａの図中上辺に沿って延びるように設けられた２本の第１配線Ｗａと、液晶表示パネル１４０の各ブロックＢａ及びＢｂ毎に表示領域Ｄの外側で各ソース線１０３の図中上端部に交差すると共に、ソース側ＰＷＢ１４５ａ上の各第１配線Ｗａに半田付けで接続するようにＬ字状に設けられた２本の第２配線Ｗｂとを備えている。ここで、ソース側ＰＷＢ１４５ａには、図２１に示すように、各第１配線Ｗａの図中左端部に増幅回路Ａが設けられている。【０００９】
上記構成の液晶表示装置１５０において、図２１に示すように、ソース線１０３がＸ部で断線した場合には、例えば、断線したソース線１０３の図中下側部分と図中外側の第１配線Ｗａとの交差部分Ｍａ、及び断線したソース線１０３の図中上側部分と図中右側の第２配線Ｗｂとの交差部分Ｍｂにそれぞれレーザ光を照射すると共に、図中右側の第２配線Ｗｂの図中右側の接続端子Ｓａと接続端子Ｓｂとを半田付けすることにより、断線したソース線１０３の図中下側部分と図中外側の第１配線Ｗａとの導通、断線したソース線１０３の図中上側部分と図中右側の第２配線Ｗｂとの導通、及び図中外側の第１配線Ｗａと図中右側の第２配線Ｗｂとの導通をそれぞれ取ることになる。これにより、Ｘ部よりも図中下側のソース線１０３には、図２１に示すように、ＴＣＰ１４１ａ上のソースドライバ１４４ａからの表示用信号（ソース信号）が、図中右側の第２配線Ｗｂ、及び図中外側の増幅回路Ａを有する第１配線Ｗａを介して供給されることになり、断線箇所（Ｘ部）から先のソース線１０３にもソースドライバ１４４ａからのソース信号が供給されるので、ソース線１０３の断線を修正することができる。【００１０】
しかしながら、上記構成の液晶表示装置１５０では、図２１に示すように、各第２配線Ｗｂが各ブロックに配置する全てのソース線１０３に交差しているので、仮に、各ブロックの端部（図中右端部）に配置するソース線１０３が断線して、それを修正する場合には、１ブロック分の第２配線Ｗｂの電気抵抗、及び１ブロック分の第２配線Ｗｂと各ソース線１０３との交差部分の電気容量の負荷がかかることにより、断線を修正したソース線１０３の断線箇所から先の部分では、ソース信号が遅延してしまう。そうなると、断線を修正したソース線１０３に沿った各画素は、充電不足により輝度が異なってしまうので、視認されるおそれがある。【００１１】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、断線を修正した表示用配線における信号遅延を抑制することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明は、各表示用配線の一方の端部に交差する第２配線を、駆動回路からの表示用信号が互いに異なる複数の経路を介して各表示用配線の他方の端部に交差する第１配線に供給されるように構成したものである。【００１３】
具体的に本発明に係る表示装置は、互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の他方の端部に絶縁状態で交差するように設けられた第１配線と、上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続されるように設けられた第２配線とを備え、上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に増幅回路を介して供給されるように構成された表示装置であって、上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成されていることを特徴とする。【００１４】
上記の構成によれば、各表示用配線の一方の端部に交差する第２配線が、各表示用配線の一方の端部側に設けられた駆動回路からの表示用信号が互いに異なる複数の経路を介して各表示用配線の他方の端部に交差する第１配線に供給されるように構成されているので、仮に、複数の表示用配線が隣り合う複数本毎にｎ（ｎは、２以上の自然数）等分され、第２配線の各経路が、ｎ等分された複数の表示用配線毎に配置するならば、第２配線が単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線の各経路の電気抵抗がＲ／ｎとなり、第２配線の各経路と表示用配線との交差部分の電気容量がＣ／ｎとなり、第２配線の各経路の時定数がτ＝ＲＣ／ｎ２となる。ここで、断線した表示用配線の他方側には、駆動回路からの表示用信号が第２配線及び第１配線の順に増幅回路を介して供給されるので、上記のように、第２配線の各経路の時定数が小さくなることにより、断線を修正した表示用配線における信号遅延を抑制することが可能になる。【００１５】
また、本発明に係る表示装置は、互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の他方の端部に絶縁状態で交差するように設けられ、増幅回路を有する第１配線と、上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続されるように設けられた第２配線とを備え、上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に供給されるように構成された表示装置であって、上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成されていることを特徴とする。【００１６】
上記の構成によれば、各表示用配線の一方の端部に交差する第２配線が、各表示用配線の一方の端部側に設けられた駆動回路からの表示用信号が互いに異なる複数の経路を介して各表示用配線の他方の端部に交差する第１配線に供給されるように構成されているので、仮に、複数の表示用配線が隣り合う複数本毎にｎ（ｎは、２以上の自然数）等分され、第２配線の各経路が、ｎ等分された複数の表示用配線毎に配置するならば、第２配線が単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線の各経路の電気抵抗がＲ／ｎとなり、第２配線の各経路と表示用配線との交差部分の電気容量がＣ／ｎとなり、第２配線の各経路の時定数がτ＝ＲＣ／ｎ２となる。ここで、断線した表示用配線の他方側には、駆動回路からの表示用信号が第２配線及び第１配線の順に増幅回路を介して供給されるので、上記のように、第２配線の各経路の時定数が小さくなることにより、断線を修正した表示用配線における信号遅延を抑制することが可能になる。【００１７】
上記複数の経路は、互いに独立するように設けられていてもよい。【００１８】
上記の構成によれば、第２配線の複数の経路が互いに独立するように設けられているので、第２配線が具体的に各経路毎に分割されていることになる。【００１９】
上記増幅回路は、上記駆動回路に内蔵されていてもよい。【００２０】
上記の構成によれば、増幅回路が駆動回路に内蔵されているので、表示パネルに取り付ける外付け基板を削減することが可能になる。【００２１】
上記増幅回路は、上記駆動回路に複数内蔵され、上記第１配線及び第２配線は、上記各増幅回路毎に設けられていてもよい。【００２２】
上記の構成によれば、増幅回路が駆動回路に複数内蔵され、第１配線及び第２配線が各増幅回路毎に設けられているので、増幅回路の個数分だけの本数の表示用配線の断線を修正することが可能になる。【００２３】
上記複数の表示用配線は、隣り合う複数本毎に複数のブロックに区分され、上記駆動回路は、上記各ブロック毎に設けられていてもよい。【００２４】
上記の構成によれば、各ブロック毎に駆動回路が設けられているので、各ブロック毎に表示用配線の断線を修正することが可能になる。【００２５】
上記駆動回路を１つ有していてもよい。【００２６】
上記の構成によれば、駆動回路が１つであるので、断線が発生した表示用配線の位置による信号遅延が起こり易いものの、上記のように、断線を修正した表示用配線における信号遅延が抑制されるので、本発明の作用効果が有効に奏される。【００２７】
上記増幅回路は、上記駆動回路に複数内蔵され、上記第１配線及び第２配線は、上記各増幅回路毎に設けられていてもよい。【００２８】
上記の構成によれば、増幅回路が駆動回路に複数内蔵され、第１配線及び第２配線が各増幅回路毎に設けられているので、増幅回路の個数分だけの本数の表示用配線の断線を修正することが可能になる。【００２９】
上記各第２配線は、上記複数の経路が互いに独立するように設けられていてもよい。【００３０】
上記の構成によれば、各第２配線の複数の経路が互いに独立するように設けられているので、各第２配線が具体的に各経路毎に分割されていることになる。【００３１】
上記各第１配線は、互いに異なる方向に引き出された第１引出配線部及び第２引出配線部により構成され、上記第１引出配線部は、上記複数の表示用配線を構成する一方側の配線群に交差していると共に、上記第２引出配線部は、該複数の表示用配線を構成する他方側の配線群に交差していてもよい。【００３２】
上記の構成によれば、各第１配線が互いに異なる方向に引き出された第１引出配線部及び第２引出配線部により構成されているので、各第１配線における電気抵抗及び容量が小さくなることにより、断線を修正した表示用配線における信号遅延を抑制することが可能になる。【００３３】
上記駆動回路は、上記表示パネルに設けられ、上記表示パネルには、フィルム基板が取り付けられ、上記第１配線及び第２配線は、上記フィルム基板を経由するように設けられていてもよい。【００３４】
上記の構成によれば、駆動回路が表示パネルに設けられ、第１配線及び第２配線がフィルム基板を経由するように設けられているので、駆動回路の周囲の配線レイアウトを単純化することが可能になる。【００３５】
上記表示パネルには、フィルム基板が取り付けられ、上記駆動回路は、上記フィルム基板に設けられ、上記フィルム基板には、プリント基板が取り付けられ、上記第１配線及び第２配線は、上記フィルム基板及びプリント基板を経由するように設けられていてもよい。【００３６】
上記の構成によれば、駆動回路がフィルム基板に設けられ、第１配線及び第２配線がフィルム基板及びプリント基板を経由するように設けられているので、フィルム基板における配線レイアウトを単純化することが可能になる。【００３７】
上記駆動回路、第１配線及び第２配線は、上記表示パネルに設けられていてもよい。【００３８】
上記の構成によれば、駆動回路、第１配線及び第２配線が表示パネルに設けられているので、例えば、表示パネルに取り付けられたフィルム基板における配線レイアウトを単純化することが可能になる。【００３９】
また、本発明に係る表示装置の製造方法は、互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の他方の端部に絶縁状態で交差するように設けられた第１配線と、上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続するように設けられた第２配線とを備え、上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に増幅回路を介して供給されるように構成され、上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成された表示装置の製造方法であって、上記各表示用配線の断線の存在を検出する断線検出工程と、上記断線検出工程で断線が検出された表示用配線の他方の端部と上記第１配線との交差部分、及び該表示用配線の一方の端部と上記第２配線との交差部分にレーザ光を照射する断線修正工程とを備えることを特徴とする。【００４０】
上記の方法によれば、各表示用配線の一方の端部に交差する第２配線が、各表示用配線の一方の端部側に設けられた駆動回路からの表示用信号が互いに異なる複数の経路を介して各表示用配線の他方の端部に交差する第１配線に供給されるように構成されているので、仮に、複数の表示用配線が隣り合う複数本毎にｎ（ｎは、２以上の自然数）等分され、第２配線の各経路が、ｎ等分された複数の表示用配線毎に配置するならば、第２配線が単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線の各経路の電気抵抗がＲ／ｎとなり、第２配線の各経路と表示用配線との交差部分の電気容量がＣ／ｎとなり、第２配線の各経路の時定数がτ＝ＲＣ／ｎ２となる。ここで、断線検出工程で断線が検出された表示用配線の他方側には、断線修正工程において、断線が検出された表示用配線と第１配線及び第２配線との各交差部分にレーザ光を照射することにより、駆動回路からの表示用信号が第２配線及び第１配線の順に増幅回路を介して供給されるので、上記のように、第２配線の各経路の時定数が小さくなることにより、断線を修正した表示用配線における信号遅延を抑制することが可能になる。【００４１】
また、本発明に係る表示装置の製造方法は、互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の他方の端部に絶縁状態で交差するように設けられ、増幅回路を有する第１配線と、上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続するように設けられた第２配線とを備え、上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に供給されるように構成され、上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成された表示装置の製造方法であって、上記各表示用配線の断線の存在を検出する断線検出工程と、上記断線検出工程で断線が検出された表示用配線の他方の端部と上記第１配線との交差部分、及び該表示用配線の一方の端部と上記第２配線との交差部分にレーザ光を照射する断線修正工程とを備えることを特徴とする。【００４２】
上記の方法によれば、各表示用配線の一方の端部に交差する第２配線が、各表示用配線の一方の端部側に設けられた駆動回路からの表示用信号が互いに異なる複数の経路を介して各表示用配線の他方の端部に交差する第１配線に供給されるように構成されているので、仮に、複数の表示用配線が隣り合う複数本毎にｎ（ｎは、２以上の自然数）等分され、第２配線の各経路が、ｎ等分された複数の表示用配線毎に配置するならば、第２配線が単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線の各経路の電気抵抗がＲ／ｎとなり、第２配線の各経路と表示用配線との交差部分の電気容量がＣ／ｎとなり、第２配線の各経路の時定数がτ＝ＲＣ／ｎ２となる。ここで、断線検出工程で断線が検出された表示用配線の他方側には、断線修正工程において、断線が検出された表示用配線と第１配線及び第２配線との各交差部分にレーザ光を照射することにより、駆動回路からの表示用信号が第２配線及び第１配線の順に増幅回路を介して供給されるので、上記のように、第２配線の各経路の時定数が小さくなることにより、断線を修正した表示用配線における信号遅延を抑制することが可能になる。【００４３】
上記断線修正工程では、上記第２配線の複数の経路のうち、上記表示用配線の一方の端部に接続された経路以外の接続を解除してもよい。【００４４】
上記の方法によれば、断線修正工程では、第２配線の複数の経路のうち、表示用配線の一方の端部に接続された経路以外の接続を解除することにより、断線を修正した後に不要になる経路における電気抵抗及び電気容量が削除されるので、断線修正後の第２配線にかかる負荷を軽くすることが可能になる。【００４５】
上記断線修正工程では、上記断線検出工程で断線が検出された表示用配線から先の上記第１配線を切断してもよい。【００４６】
上記の方法によれば、断線修正工程では、断線検出工程で断線が検出された表示用配線から先の第１配線を切断することにより、断線を修正した後に不要になる第１配線の先の部分における電気抵抗及び電気容量が削除されるので、断線修正後の第１配線にかかる負荷を軽くすることが可能になる。【００４７】
また、本発明に係るアクティブマトリクス基板は、互いに平行に延びるように設けられた複数の表示用配線と、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の他方の端部に絶縁状態で交差するように設けられた第１配線と、上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続されるように設けられた第２配線とを備え、上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に増幅回路を介して供給されるように構成されたアクティブマトリクス基板であって、上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成されていることを特徴とする。【００４８】
上記の構成によれば、各表示用配線の一方の端部に交差する第２配線が、各表示用配線の一方の端部側に設けられた駆動回路からの表示用信号が互いに異なる複数の経路を介して各表示用配線の他方の端部に交差する第１配線に供給されるように構成されているので、仮に、複数の表示用配線が隣り合う複数本毎にｎ（ｎは、２以上の自然数）等分され、第２配線の各経路が、ｎ等分された複数の表示用配線毎に配置するならば、第２配線が単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線の各経路の電気抵抗がＲ／ｎとなり、第２配線の各経路と表示用配線との交差部分の電気容量がＣ／ｎとなり、第２配線の各経路の時定数がτ＝ＲＣ／ｎ２となる。ここで、断線した表示用配線の他方側には、駆動回路からの表示用信号が第２配線及び第１配線の順に増幅回路を介して供給されるので、上記のように、第２配線の各経路の時定数が小さくなることにより、アクティブマトリクス基板において、断線を修正した表示用配線における信号遅延を抑制することが可能になる。【００４９】
また、本発明に係るアクティブマトリクス基板は、互いに平行に延びるように設けられた複数の表示用配線と、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の他方の端部に絶縁状態で交差するように設けられ、増幅回路を有する第１配線と、上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続されるように設けられた第２配線とを備え、上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に供給されるように構成されたアクティブマトリクス基板であって、上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成されていることを特徴とする。【００５０】
上記の構成によれば、各表示用配線の一方の端部に交差する第２配線が、各表示用配線の一方の端部側に設けられた駆動回路からの表示用信号が互いに異なる複数の経路を介して各表示用配線の他方の端部に交差する第１配線に供給されるように構成されているので、仮に、複数の表示用配線が隣り合う複数本毎にｎ（ｎは、２以上の自然数）等分され、第２配線の各経路が、ｎ等分された複数の表示用配線毎に配置するならば、第２配線が単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線の各経路の電気抵抗がＲ／ｎとなり、第２配線の各経路と表示用配線との交差部分の電気容量がＣ／ｎとなり、第２配線の各経路の時定数がτ＝ＲＣ／ｎ２となる。ここで、断線した表示用配線の他方側には、駆動回路からの表示用信号が第２配線及び第１配線の順に増幅回路を介して供給されるので、上記のように、第２配線の各経路の時定数が小さくなることにより、アクティブマトリクス基板において、断線を修正した表示用配線における信号遅延を抑制することが可能になる。
【発明の効果】
【００５１】
本発明によれば、各表示用配線の一方の端部に交差する第２配線が、駆動回路からの表示用信号が互いに異なる複数の経路を介して各表示用配線の他方の端部に交差する第１配線に供給されるように構成されているので、断線を修正した表示用配線における信号遅延を抑制することができる。
【図面の簡単な説明】
【００５２】
【図１】図１は、実施形態１に係る液晶表示装置５０ａの平面図である。
【図２】図２は、液晶表示装置５０ａを構成するアクティブマトリクス基板２０ａの１つの画素を示す平面図である。
【図３】図３は、図２中のIII−III線に沿ったアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル４０ａの断面図である。
【図４】図４は、図１中のIV−IV線に沿ったアクティブマトリクス基板２０ａの断面図である。
【図５】図５は、実施形態２に係る液晶表示装置５０ｂの平面図である。
【図６】図６は、実施形態３に係る液晶表示装置５０ｃの平面図である。
【図７】図７は、実施形態４に係る断線修正前の液晶表示装置５０ｄの平面図である。
【図８】図８は、実施形態４に係る断線修正後の液晶表示装置５０ｄの平面図である。
【図９】図９は、実施形態５に係る断線修正前の液晶表示装置５０ｅの平面図である。
【図１０】図１０は、実施形態５に係る断線修正後の液晶表示装置５０ｅの平面図である。
【図１１】図１１は、実施形態６に係る液晶表示装置５０ｆの平面図である。
【図１２】図１２は、実施形態７に係る液晶表示装置５０ｇの平面図である。
【図１３】図１３は、実施形態８に係る液晶表示装置５０ｈの平面図である。
【図１４】図１４は、実施形態９に係る液晶表示装置５０ｉの平面図である。
【図１５】図１５は、実施形態１０に係る液晶表示装置５０ｊの平面図である。
【図１６】図１６は、実施形態１１に係る液晶表示装置５０ｋの平面図である。
【図１７】図１７は、実施形態１２に係る液晶表示装置５０ｍの平面図である。
【図１８】図１８は、実施形態１３に係る液晶表示装置５０ｎの平面図である。
【図１９】図１９は、実施形態１４に係る液晶表示装置５０ｐの平面図である。
【図２０】図２０は、実施形態１５に係る液晶表示装置５０ｑの平面図である。
【図２１】図２１は、従来の液晶表示装置１５０の平面図である。
【発明を実施するための形態】
【００５３】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
【００５４】
《発明の実施形態１》
図１〜図４は、本発明に係る表示装置及びその製造方法、並びにアクティブマトリクス基板の実施形態１を示している。
【００５５】
具体的に、図１は、本実施形態の液晶表示装置５０ａの平面図であり、図２は、液晶表示装置５０ａを構成するアクティブマトリクス基板２０ａの１つの画素を示す平面図である。また、図３は、図２中のIII−III線に沿ったアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル４０ａの断面図であり、図４は、図１中のIV−IV線に沿ったアクティブマトリクス基板２０ａの断面図である。
【００５６】
液晶表示装置５０ａは、図１に示すように、液晶表示パネル４０ａと、液晶表示パネル４０ａの図中上端にＡＣＦ（Anisotropic Conductive Film、不図示）を介してそれぞれ取り付けられた２つのソース側ＴＣＰ４１ａａと、液晶表示パネル４０ａの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＴＣＰ４１ｂａと、各ソース側ＴＣＰ４１ａａの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられたソース側ＰＷＢ４５ａａと、ゲート側ＴＣＰ４１ｂａの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＰＷＢ４５ｂと、ソース側ＰＷＢ４５ａａの図中左端及びゲート側ＰＷＢ４５ｂの図中上端にそれぞれ取り付けられたＦＰＣ４１ｃとを備えている。
【００５７】
液晶表示パネル４０ａは、図３に示すように、互いに対向して配置されたアクティブマトリクス基板２０ａ及び対向基板３０と、アクティブマトリクス基板２０ａ及び対向基板３０の間に設けられた液晶層２５とを備えている。
【００５８】
また、液晶表示パネル４０ａでは、図１に示すように、画像表示を行う表示領域Ｄが規定され、表示領域Ｄが互いに平行に延びる２つのブロックＢａ及びＢｂを有している。
【００５９】
アクティブマトリクス基板２０ａは、図１〜図３に示すように、表示領域Ｄにおいて、絶縁基板１０ａ上に互いに平行に延びるように表示用配線として設けられた複数のゲート線１ａと、各ゲート線１ａの間に互いに平行に延びるように設けられた複数の容量線１ｂと、各ゲート線１ａ及び各容量線１ｂを覆うように設けられたゲート絶縁膜１１と、ゲート絶縁膜１１上に各ゲート線１ａと直交する方向に互いに平行に延びるように表示用配線として設けられた複数のソース線３と、各ゲート線１ａ及び各ソース線３の交差部分にそれぞれ設けられた複数のＴＦＴ（Thin Film Transistor）５と、各ＴＦＴ５及び各ソース線３を覆うように設けられた層間絶縁膜１２と、層間絶縁膜１２上にマトリクス状に設けられた複数の画素電極６と、各画素電極６を覆うように設けられた配向膜（不図示）とを備えている。
【００６０】
ＴＦＴ５は、図２及び図３に示すように、各ゲート線１ａの側方に突出した部分であるゲート電極１ａａと、ゲート電極１ａａを覆うように設けられたゲート絶縁膜１１と、ゲート絶縁膜１１上でゲート電極１ａａに対応する位置に島状に設けられた半導体層２と、半導体層２上で互いに対峙するように設けられたソース電極３ａ及びドレイン電極３ｂとを備えている。ここで、ソース電極３ａは、図２に示すように、各ソース線３の側方に突出した部分である。また、ドレイン電極３ｂは、図２に示すように、容量線１ｂに重なる領域まで延設されることにより補助容量を構成すると共に、容量線１ｂ上で層間絶縁膜１２に形成されたコンタクトホール１２ａを介して画素電極６に接続されている。
【００６１】
対向基板３０は、図３に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に枠状に且つその枠内に格子状に設けられたブラックマトリクス１６と、ブラックマトリクス１６の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層を含むカラーフィルタ１７と、ブラックマトリクス１６及びカラーフィルタ１７を覆うように設けられた共通電極１８と、共通電極１８上に柱状に設けられたフォトスペーサ（不図示）と、共通電極１８を覆うように設けられた配向膜（不図示）とを備えている。
【００６２】
液晶層２５は、電気光学特性を有するネマチックの液晶材料などにより構成されている。
【００６３】
ソース側ＴＣＰ４１ａａは、図１に示すように、ソースドライバ４４ａが実装されたフィルム基板である。ここで、ソースドライバ４４ａには、各ブロックＢａ及びＢｂに配置する各ソース線３が接続されている。
【００６４】
ゲート側ＴＣＰ４１ｂａは、図１に示すように、ゲートドライバ４４ｂが実装されたフィルム基板である。ここで、ゲートドライバ４４ｂには、各ゲート線１ａが接続されている。
【００６５】
液晶表示装置５０ａは、図１に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ａの図中下辺に沿って延びると共に、ゲート側ＴＣＰ４１ｂａ、ゲート側ＰＷＢ４５ｂ及びＦＰＣ４１ｃを介して、ソース側ＰＷＢ４５ａａの図中上辺に沿って延びるように設けられた２本の第１配線Ｗａを有している。ここで、各第１配線Ｗａは、図１に示すように、ソース側ＰＷＢ４５ａａ上の図中左端部に増幅回路Ａを有している。また、ソース側ＰＷＢ４５ａａにおいて、図１に示すように、図中の外側の第１配線Ｗａには、後述する第２配線Ｗｂの接続端子Ｓｂに半田付けするための接続端子Ｓａａが設けられ、図中内側の第１配線Ｗａには、同じく第２配線Ｗｂの接続端子Ｓｂに半田付けするための接続端子Ｓａｂが設けられている。
【００６６】
また、液晶表示装置５０ａは、図１に示すように、各ブロックＢａ及びＢｂにおいて、図中の左側の配線群中の各ソース線３の図中上端部に交差するようにＬ字状に設けられた第１経路Ｐａと、図中の右側の配線群中の各ソース線３の図中上端部に交差するように略Ｕ字状に設けられた第２経路Ｐｂとを備えた２本の第２配線Ｗｂを有している。
【００６７】
上記構成の液晶表示装置５０ａでは、画像の最小単位である各画素において、ゲートドライバ４４ｂからゲート信号がゲート線１ａを介してゲート電極１ａａに送られて、ＴＦＴ５がオン状態になったときに、ソースドライバ４４ａａからソース信号がソース線３を介してソース電極３ａに送られて、半導体層２及びドレイン電極３ｂを介して、画素電極６に所定の電荷が書き込まれる。このとき、アクティブマトリクス基板２０ａの各画素電極６と対向基板３０の共通電極１８との間において電位差が生じ、液晶層２５に所定の電圧が印加される。そして、液晶表示装置５０ａでは、液晶層２５に印加する電圧の大きさによって液晶層２５の配向状態を変えることにより、液晶層２５の光透過率を調整して画像が表示される。
【００６８】
次に、本実施形態の液晶表示装置５０ａの製造方法（及び修正方法）について一例を挙げて説明する。本実施形態の製造方法は、アクティブマトリクス基板作製工程、対向基板作製工程、液晶表示パネル作製工程、断線検出工程、断線修正工程及び実装工程を備える。
【００６９】
＜アクティブマトリクス基板作製工程＞
まず、ガラス基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜などを順に成膜し、その後、フォトリソグラフィによりパターニングして、ゲート線１ａ、ゲート電極１ａａ、容量線１ｂ、第１配線Ｗａのパネル部分、及び第２配線Ｗｂのパネル部分を厚さ４０００Å程度に形成する。
【００７０】
続いて、ゲート線１ａ、ゲート電極１ａａ、容量線１ｂ、第１配線Ｗａのパネル部分、及び第２配線Ｗｂのパネル部分が形成された基板全体に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、例えば、窒化シリコン膜などを成膜し、ゲート絶縁膜１１を厚さ４０００Å程度に形成する。
【００７１】
さらに、ゲート絶縁膜１１が形成された基板全体に、プラズマＣＶＤ法により、例えば、真性アモルファスシリコン膜、及びリンがドープされたｎ＋アモルファスシリコン膜を連続して成膜し、その後、フォトリソグラフィによりゲート電極１ａａ上に島状にパターニングして、厚さ２０００Å程度の真性アモルファスシリコン層、及び厚さ５００Å程度のｎ＋アモルファスシリコン層が積層された半導体形成層を形成する。
【００７２】
そして、上記半導体形成層が形成された基板全体に、スパッタリング法により、例えば、アルミニウム膜及びチタン膜などを成膜し、その後、フォトリソグラフィによりパターニングして、ソース線３、ソース電極３ａ及びドレイン電極３ｂを厚さ２０００Å程度に形成する。
【００７３】
続いて、ソース電極３ａ及びドレイン電極３ｂをマスクとして上記半導体形成層のｎ＋アモルファスシリコン層をエッチングすることにより、チャネル部をパターニングして、半導体層２及びそれを備えたＴＦＴ５を形成する。
【００７４】
さらに、ＴＦＴ５が形成された基板全体に、スピンコート法により、例えば、アクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、ドレイン電極３ｂ上にコンタクトホール１２ａを有する層間絶縁膜１２を厚さ２μｍ程度に形成する。
【００７５】
そして、層間絶縁膜１２上の基板全体に、スパッタリング法により、例えば、ＩＴＯ（Indium Tin Oxide）膜を成膜し、その後、フォトリソグラフィによりパターニングして、画素電極６を厚さ１０００Å程度に形成する。
【００７６】
最後に、画素電極６が形成された基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行って、配向膜を厚さ１０００Å程度に形成する。
【００７７】
以上のようにして、アクティブマトリクス基板２０ａを作製することができる。
【００７８】
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法により、例えば、カーボンなどの微粒子が分散されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、ブラックマトリクス１６を厚さ１．５μｍ程度に形成する。
【００７９】
続いて、ブラックマトリクス１６が形成された基板上に、例えば、赤、緑又は青に着色されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することによりパターニングして、選択した色の着色層（例えば、赤色層）を厚さ２．０μｍ程度に形成する。さらに、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成して、カラーフィルタ１７を形成する。
【００８０】
さらに、カラーフィルタ１７が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜を成膜して、共通電極１８を厚さ１５００Å程度に形成する。
【００８１】
その後、共通電極１８が形成された基板全体に、スピンコート法により、フェノールノボラック系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、フォトスペーサを厚さ４μｍ程度に形成する。
【００８２】
最後に、上記フォトスペーサが形成された基板全体に、印刷法によりポリイミド系樹脂を塗布し、その後、ラビング処理を行って、配向膜を厚さ１０００Å程度に形成する。
【００８３】
以上のようにして、対向基板３０を作製することができる。
【００８４】
＜液晶表示パネル作製工程＞
まず、例えば、ディスペンサを用いて、上記対向基板作製工程で作製された対向基板３０に、紫外線硬化及び熱硬化併用型樹脂などにより構成されたシール材を枠状に描画する。
【００８５】
続いて、上記シール材が描画された対向基板３０におけるシール材の内側の領域に液晶材料を滴下する。
【００８６】
さらに、上記液晶材料が滴下された対向基板３０と、上記アクティブマトリクス基板作製工程で作製されたアクティブマトリクス基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
【００８７】
最後に、上記貼合体に挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシール材を硬化させる。
【００８８】
以上のようにして、液晶表示パネル４０ａを作製することができる。その後、液晶表示パネル４０ａの表面及び裏面に偏光板をそれぞれ貼り付ける。なお、偏光板の貼り付けは、断線検出工程の前や後述する実装工程で行ってもよい。ここで、実装工程で偏光板の貼り付けを行う場合には、断線検出工程で断線が検出されなかった液晶表示パネル４０ａ又は断線修正工程で断線が修正された液晶表示パネル４０ａの表面及び裏面に偏光板をそれぞれ貼り付ける。
【００８９】
その後、作製された液晶表示パネル４０ａに対して、下記の断線検出工程を行い、ソース線３に断線の存在が検出された場合には、下記の断線修正工程を行うことにより、断線を修正する。
【００９０】
＜断線検出工程＞
例えば、各ゲート線１ａにバイアス電圧−１０Ｖ、周期１６．７ｍｓｅｃ、パルス幅５０μｓｅｃの＋１５Ｖのパルス電圧のゲート検査信号を入力して全てのＴＦＴ５をオン状態にする。さらに、各ソース線３に１６．７ｍｓｅｃ毎に極性が反転する±２Ｖの電位のソース検査信号を入力して、各ＴＦＴ５のソース電極３ａ及びドレイン電極３ｂを介して画素電極６に±２Ｖに対応した電荷を書き込む。それと同時に、共通電極１８に直流で−１Ｖの電位の共通電極検査信号を入力する。
【００９１】
このとき、画素電極６と共通電極１８との間に構成される液晶容量に電圧が印加され、その画素電極６で構成する画素が点灯状態になり、ノーマリーホワイトモード（電圧無印加時に白表示）では、白表示から黒表示となる。このとき、液晶表示パネル４０ａの裏面側に光源を配置することにより、その表示状態を目視により確認することができる。
【００９２】
なお、上記液晶表示パネル作製工程において、液晶表示パネル４０ａに偏光板を貼り付けない場合には、液晶表示パネル４０ａの表面側、及び液晶表示パネル４０ａと光源との間に、偏光板をそれぞれ配置して、表示状態を確認する。
【００９３】
また、断線が発生したソース線に沿った画素では、その画素電極６に所定の電荷が書き込むことができず、非点灯（輝点）となるので、ソース線３の断線箇所（Ｘ部）が検出される。
【００９４】
＜断線修正工程＞
まず、上記断線検出工程においてＸ部で断線が検出されたソース線３と第１配線Ｗａとの交差部分Ｍａ（図１参照）、及びそのソース線３と第２配線Ｗｂとの交差部分Ｍｂ（図１参照）に、図４に示すように、ＹＡＧレーザなどから発振されたレーザ光Ｌを絶縁基板１０ａ側から照射することにより、各交差部分Ｍａ及びＭｂのゲート絶縁膜１１にコンタクトホールＣを形成して、各配線を形成するメタル層を溶融させて、断線したソース線３の図１中下側部分と第１配線Ｗａとの導通、断線したソース線３の図１中上側部分と第２配線Ｗｂとの導通をそれぞれ取る。
【００９５】
続いて、断線したソース線３の図１中下側部分に接続された図１中外側の第１配線Ｗａの接続端子Ｓａａと、図１中右側の第２配線Ｗｂの接続端子Ｓｂとを半田付けにより接続することにより、図１中外側の第１配線Ｗａと図１中右側の第２配線Ｗｂとの導通を取る。
【００９６】
また、図１に示すように、図１右側の第２配線Ｗｂにおいて、第２経路Ｐｂをレーザ光の照射によりＹａ部で切断してもよい。これにより、断線を修正した後に不要になる第２経路Ｐｂにおける電気抵抗及び電気容量が削除されるので、断線修正後の第２配線Ｗｂにかかる負荷を軽くすることができる。
【００９７】
さらに、図１に示すように、図１外側の第１配線Ｗａをレーザ光の照射によりＹｂ部で切断してもよい。これにより、断線を修正した後に不要になる第１配線Ｗａの先の部分における電気抵抗及び電気容量が削除されるので、断線修正後の第１配線Ｗａにかかる負荷を軽くすることができる。
【００９８】
＜実装工程＞
予め、ゲート側ＰＷＢ４５ｂ及びソース側ＰＷＢ４５ａａに、２つのソース側ＴＣＰ４１ａａ、ゲート側ＴＣＰ４１ｂａ、ＦＰＣ４１ｃをＡＣＦを介してそれぞれ貼り付けておき、上記断線検出工程で断線が検出されなかった液晶表示パネル４０ａ又は断線修正工程で断線が修正された液晶表示パネル４０ａに、各ソース側ＴＣＰ４１ａａ、ゲート側ＴＣＰ４１ｂａをＡＣＦを介してそれぞれ貼り付ける。
【００９９】
以上のようにして、本実施形態の液晶表示装置５０ａを製造することができる。
【０１００】
以上説明したように、本実施形態の液晶表示装置５０ａ及びその製造方法によれば、各ブロックＢａ及びＢｂにおいて、各ソース線３の一方の端部に交差する第２配線Ｗｂが、各ソース線３の一方の端部側に設けられたソースドライバ４４ａからのソース信号が互いに異なる複数の経路Ｐａ及びＰｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成され、複数のソース線３が隣り合う複数本毎にほぼ２等分され、第２配線Ｗｂの各経路Ｐａ及びＰｂが、ほぼ２等分された複数のソース線３に配置されているので、第２配線Ｗｂが単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線Ｗｂの各経路Ｐａ及びＰｂの電気抵抗がＲ／２となり、第２配線Ｗｂの各経路Ｐａ及びＰｂとソース線３との交差部分の電気容量がＣ／２となり、第２配線Ｗｂの各経路Ｐａ及びＰｂの時定数がτ＝ＲＣ／４となる。ここで、断線検出工程で断線が検出されたソース線３の他方側には、断線修正工程において、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分にレーザ光Ｌを照射することにより、ソースドライバ４４ａａからのソース信号が第２配線Ｗｂ及び第１配線Ｗａの順に増幅回路Ａを介して供給されるので、上記のように、第２配線Ｗｂの各経路Ｐａ及びＰｂの時定数が小さくなることにより、断線を修正したソース線３における信号遅延を抑制することができる。
【０１０１】
また、本実施形態の液晶表示装置５０ａによれば、各ブロックＢａ及びＢｂ毎にソースドライバ４４ａが設けられているので、各ブロックＢａ及びＢｂ毎にソース線３の断線を修正することができる。
【０１０２】
《発明の実施形態２》
図５は、本実施形態の液晶表示装置５０ｂの平面図である。なお、以下の各実施形態において、図１〜図４と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【０１０３】
液晶表示装置５０ｂは、図５に示すように、液晶表示パネル４０ｂと、液晶表示パネル４０ｂの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられた２つのソース側ＳＯＦ（System on Film）４１ａｂと、液晶表示パネル４０ａの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｂとを備えている。
【０１０４】
液晶表示パネル４０ｂは、図５に示すように、第１配線Ｗａ及び第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。
【０１０５】
ソース側ＳＯＦ４１ａｂは、図５に示すように、増幅回路Ａを内蔵するソースドライバ４４ａｂが実装されたフィルム基板である。ここで、ソースドライバ４４ａｂには、各ブロックＢａ及びＢｂに配置する各ソース線３が接続されている。
【０１０６】
ゲート側ＳＯＦ４１ｂｂは、図５に示すように、ゲートドライバ４４ｂが実装されたフィルム基板である。
【０１０７】
液晶表示装置５０ｂは、図５に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｂの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｂを介して、各ソース側ＳＯＦ４１ａｂのソースドライバ４４ａｂの図中左端部にそれぞれ延びるように設けられた２本の第１配線Ｗａを有している。ここで、各第１配線Ｗａは、図５に示すように、ソースドライバ４４ａｂの内部を通る際に、増幅回路Ａを経由するように構成されている。
【０１０８】
また、液晶表示装置５０ｂは、図５に示すように、各ブロックＢａ及びＢｂにおいて、図中の左側の配線群中の各ソース線３の図中上端部に交差するように略Ｌ字状に設けられた第１経路Ｐａと、図中の右側の配線群中の各ソース線３の図中上端部に交差するように略Ｕ字状に設けられた第２経路Ｐｂとを備えた２本の第２配線Ｗｂを有している。
【０１０９】
上記構成の液晶表示装置５０ｂは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１１０】
本実施形態の液晶表示装置５０ｂ及びその製造方法によれば、上記実施形態１と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｂからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１１１】
また、本実施形態の液晶表示装置５０ｂによれば、増幅回路Ａがソースドライバ４４ａｂに内蔵されているので、液晶表示パネル４０ｂに取り付ける外付け基板を削減することができる。
【０１１２】
《発明の実施形態３》
図６は、本実施形態の液晶表示装置５０ｃの平面図である。
【０１１３】
上記実施形態２では、ソースドライバ４４ａｂに増幅回路Ａが１つ内蔵されていたが、本実施形態では、ソースドライバ４４ａｃに増幅回路Ａが２つ内蔵されている。
【０１１４】
液晶表示装置５０ｃは、図６に示すように、液晶表示パネル４０ｃと、液晶表示パネル４０ｃの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられた２つのソース側ＳＯＦ４１ａｃと、液晶表示パネル４０ｃの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｃとを備えている。
【０１１５】
液晶表示パネル４０ｃは、図６に示すように、第１配線Ｗａ及び第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。
【０１１６】
ソース側ＳＯＦ４１ａｃは、図６に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｃが実装されたフィルム基板である。ここで、ソースドライバ４４ａｃには、各ブロックＢａ及びＢｂに配置する各ソース線３が接続されている。
【０１１７】
ゲート側ＳＯＦ４１ｂｃは、図６に示すように、ゲートドライバ４４ｂが実装されたフィルム基板である。
【０１１８】
液晶表示装置５０ｃは、図６に示すように、ブロックＢａにおいて、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｃの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｃを介して、図中左側のソース側ＳＯＦ４１ａｃのソースドライバ４４ａｃの両端部にそれぞれ延びるように設けられた２本の第１配線Ｗａを有し、ブロックＢｂにおいて、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｃの図中下辺及び右辺に沿って延び、図中右側のソース側ＳＯＦ４１ａｃのソースドライバ４４ａｃの両端部にそれぞれ延びるように設けられた２本の第１配線Ｗａを有している。ここで、各第１配線Ｗａは、図６に示すように、ソースドライバ４４ａｃの内部を通る際に、増幅回路Ａを経由するように構成されている。
【０１１９】
また、液晶表示装置５０ｃは、図６に示すように、各ブロックＢａ及びＢｂにおいて、図中の左側の配線群中の各ソース線３の図中上端部に交差するように略Ｌ字状（又は略Ｕ字状）に設けられた第１経路Ｐａと、図中の右側の配線群中の各ソース線３の図中上端部に交差するように略Ｕ字状（又は略Ｌ字状）に設けられた第２経路Ｐｂとを備えた４本の第２配線Ｗｂを有している。ここで、各ブロックＢａ及びＢｂにおいて、図６に示すように、図中内側の第２配線Ｗｂは、図中外側の第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中内側の第１配線Ｗａに接続されている。
【０１２０】
上記構成の液晶表示装置５０ｃは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１２１】
本実施形態の液晶表示装置５０ｃ及びその製造方法によれば、上記実施形態１と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｃからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１２２】
《発明の実施形態４》
図７は、本実施形態の断線修正前の液晶表示装置５０ｄの平面図であり、図８は、本実施形態の断線修正後の液晶表示装置５０ｄの平面図である。
【０１２３】
上記各実施形態では、液晶表示パネルに対してソースドライバが２つ設けられていたが、本実施形態では、液晶表示パネル４０ｄに対してソースドライバ４４ａｄが１つ設けられている。
【０１２４】
液晶表示装置５０ｄは、図７に示すように、液晶表示パネル４０ｄと、液晶表示パネル４０ｄの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｄと、液晶表示パネル４０ａの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｄとを備えている。
【０１２５】
液晶表示パネル４０ｄは、図７に示すように、第１配線Ｗａ及び第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。
【０１２６】
ソース側ＳＯＦ４１ａｄは、図７に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。ここで、ソースドライバ４４ａｄには、図中左側の配線群Ｇａ、及び図中右側の配線群Ｇｂに配置する各ソース線３が接続されている。
【０１２７】
ゲート側ＳＯＦ４１ｂｄは、図７に示すように、ゲートドライバ４４ｂが実装されたフィルム基板である。
【０１２８】
液晶表示装置５０ｄは、図７に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｄの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｄを介して、ソース側ＳＯＦ４１ａｄのソースドライバ４４ａｄの図中左端部に延びるように、また、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｄの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｄのソースドライバ４４ａｄの図中右端部に延びるように、それぞれ設けられた２本の第１配線Ｗａを有している。ここで、各第１配線Ｗａは、図７に示すように、ソースドライバ４４ａｄの内部を通る際に、増幅回路Ａを経由するように構成されている。
【０１２９】
また、液晶表示装置５０ｄは、図７に示すように、図中の左側の配線群Ｇａ中の各ソース線３の図中上端部に交差するように略Ｌ字状（又は略Ｕ字状）に設けられた第１経路Ｐａと、図中の右側の配線群Ｇｂ中の各ソース線３の図中上端部に交差するように略Ｕ字状（又は略Ｌ字状）に設けられた第２経路Ｐｂとを備えた２本の第２配線Ｗｂを有している。ここで、図７に示すように、図中内側の第２配線Ｗｂは、図中左側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中右側に引き回された第１配線Ｗａに接続されている。
【０１３０】
上記構成の液晶表示装置５０ｄは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、図８に示すように、断線が検出されたソース線３と第１配線Ｗａとの交差部分Ｍａ、及びそのソース線３と第２配線Ｗｂとの交差部分Ｍｂに、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１３１】
また、図８に示すように、図中外側の第２配線Ｗｂにおいて、第２経路Ｐｂをレーザ光の照射によりＹｃ部で切断してもよい。これにより、断線を修正した後に不要になる第２経路Ｐｂの先の部分における電気抵抗及び電気容量が削除されるので、断線修正後の第２配線Ｗｂにかかる負荷を軽くすることができる。
【０１３２】
さらに、図８に示すように、図中内側の第１配線Ｗａをレーザ光の照射によりＹｄ部で切断してもよい。これにより、断線を修正した後に不要になる第１配線Ｗａの先の部分における電気抵抗及び電気容量が削除されるので、断線修正後の第１配線Ｗａにかかる負荷を軽くすることができる。
【０１３３】
本実施形態の液晶表示装置５０ｄ及びその製造方法によれば、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、上記実施形態１と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１３４】
《発明の実施形態５》
図９は、本実施形態の断線修正前の液晶表示装置５０ｅの平面図であり、図１０は、本実施形態の断線修正後の液晶表示装置５０ｅの平面図である。
【０１３５】
上記実施形態４では、各第１配線Ｗａが一方向に引き出されるように設けられていたが、本実施形態では、各第１配線Ｗａが互いに異なる２方向に引き出されるように設けられている。
【０１３６】
液晶表示装置５０ｅは、図９に示すように、液晶表示パネル４０ｅと、液晶表示パネル４０ｅの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｅと、液晶表示パネル４０ｅの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｅとを備えている。
【０１３７】
液晶表示パネル４０ｅは、図９に示すように、第１配線Ｗａ及び第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。
【０１３８】
ソース側ＳＯＦ４１ａｅは、図９に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１３９】
ゲート側ＳＯＦ４１ｂｅは、図９に示すように、ゲートドライバ４４ｂが実装されたフィルム基板である。
【０１４０】
液晶表示装置５０ｅは、図９に示すように、図中の左側の配線群Ｇａ中の各ソース線３の図中下端部に交差するように液晶表示パネル４０ｅの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｅを介して、ソース側ＳＯＦ４１ａｅの図中左辺及び上辺に沿って延びるように設けられた第１引出配線部Ｅａと、図中の右側の配線群Ｇｂ中の各ソース線３の図中下端部に交差するように液晶表示パネル４０ｅの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｅの図中右辺及び上辺に沿って延びるように設けられた第２引出配線部Ｅｂとを備えた２本の第１配線Ｗａを有している。
【０１４１】
また、液晶表示装置５０ｅは、図９に示すように、図中の左側の配線群Ｇａ中の各ソース線３の図中上端部に交差するように略Ｌ字状（又は略Ｕ字状）に設けられた第１経路Ｐａと、図中の右側の配線群Ｇｂ中の各ソース線３の図中上端部に交差するように略Ｕ字状（又は略Ｌ字状）に設けられた第２経路Ｐｂとを備えた２本の第２配線Ｗｂを有している。ここで、図９に示すように、図中内側の第２配線Ｗｂは、液晶表示パネル４０ｅにおいて図中外側の第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、液晶表示パネル４０ｅにおいて図中内側に引き回された第１配線Ｗａに接続されている。
【０１４２】
上記構成の液晶表示装置５０ｅは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、図１０に示すように、断線が検出されたソース線３と第１配線Ｗａとの交差部分Ｍａ、及びそのソース線３と第２配線Ｗｂとの交差部分Ｍｂに、レーザ光Ｌをそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１４３】
また、図１０に示すように、図中外側の第２配線Ｗｂにおいて、第２経路Ｐｂをレーザ光の照射によりＹｃ部で切断してもよい。これにより、断線を修正した後に不要になる第２経路Ｐｂの先の部分における電気抵抗及び電気容量が削除されるので、断線修正後の第２配線Ｗｂにかかる負荷を軽くすることができる。
【０１４４】
さらに、図１０に示すように、液晶表示パネル４０ｅにおいて図中内側の第１配線Ｗａをレーザ光の照射によりＹｄ部で切断してもよい。これにより、断線を修正した後に不要になる第１配線Ｗａの先の部分における電気抵抗及び電気容量が削除されるので、断線修正後の第１配線Ｗａにかかる負荷を軽くすることができる。
【０１４５】
本実施形態の液晶表示装置５０ｅ及びその製造方法によれば、上記実施形態４と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、上記実施形態１と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１４６】
また、本実施形態の液晶表示装置５０ｅによれば、各第１配線Ｗａが互いに異なる方向に引き出された第１引出配線部Ｅａ及び第２引出配線部Ｅｂにより構成されているので、各第１配線Ｗａにおける電気抵抗及び電気容量が小さくなることにより、断線を修正したソース線３における信号遅延を抑制することができる。
【０１４７】
《発明の実施形態６》
図１１は、本実施形態の液晶表示装置５０ｆの平面図である。
【０１４８】
上記実施形態４では、第２配線Ｗｂを構成する第１経路Ｐａ及び第２経路Ｐｂが先端で分割され、互いに独立するように設けられていたが、本実施形態では、第１経路Ｐａ及び第２経路Ｐｂが連結されている。
【０１４９】
液晶表示装置５０ｆは、図１１に示すように、液晶表示パネル４０ｆと、液晶表示パネル４０ｆの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｆと、液晶表示パネル４０ｆの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｄとを備えている。
【０１５０】
液晶表示パネル４０ｆは、図１１に示すように、第２配線Ｗｂの配線レイアウトを除いて、上記実施形態４の液晶表示パネル４０ｄと実質的に同じである。
【０１５１】
ソース側ＳＯＦ４１ａｆは、図１１に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１５２】
液晶表示装置５０ｆは、図１１に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｆの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｄを介して、ソース側ＳＯＦ４１ａｄのソースドライバ４４ａｄの図中左端部に延びるように、また、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｆの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｄのソースドライバ４４ａｄの図中右端部に延びるように、それぞれ設けられた２本の第１配線Ｗａを有している。
【０１５３】
また、液晶表示装置５０ｆは、図１１に示すように、各ソース線３の図中上端部に交差するように略枠状に設けられた２本の第２配線Ｗｂを有している。ここで、各第２配線Ｗｂは、図１１に示すように、ソースドライバ４４ａｄからのソース信号を第１配線Ｗａに、時計回りに供給する第１経路Ｐａと、反時計回りに供給する第２経路Ｐｂとを備えている。ここで、図１１に示すように、図中内側の第２配線Ｗｂは、図中左側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中右側に引き回された第１配線Ｗａに接続されている。
【０１５４】
上記構成の液晶表示装置５０ｆは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１５５】
本実施形態の液晶表示装置５０ｆ及びその製造方法によれば、上記実施形態４及び５と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、上記実施形態１と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１５６】
《発明の実施形態７》
図１２は、本実施形態の液晶表示装置５０ｇの平面図である。
【０１５７】
上記実施形態６では、各第１配線Ｗａが一方向に引き出されるように設けられていたが、本実施形態では、各第１配線Ｗａが互いに異なる２方向に引き出されるように設けられている。
【０１５８】
液晶表示装置５０ｇは、図１２に示すように、液晶表示パネル４０ｇと、液晶表示パネル４０ｇの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｇと、液晶表示パネル４０ｇの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｅとを備えている。
【０１５９】
液晶表示パネル４０ｇは、図１２に示すように、第１配線Ｗａの配線レイアウトを除いて、上記実施形態６の液晶表示パネル４０ｆと実質的に同じである。
【０１６０】
ソース側ＳＯＦ４１ａｇは、図１２に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１６１】
液晶表示装置５０ｇは、図１２に示すように、図中の左側の配線群Ｇａ中の各ソース線３の図中下端部に交差するように液晶表示パネル４０ｇの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｅを介して、ソース側ＳＯＦ４１ａｇの図中左辺及び上辺に沿って延びるように設けられた第１引出配線部Ｅａと、図中の右側の配線群Ｇｂ中の各ソース線３の図中下端部に交差するように液晶表示パネル４０ｇの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｇの図中右辺及び上辺に沿って延びるように設けられた第２引出配線部Ｅｂとを備えた２本の第１配線Ｗａを有している。
【０１６２】
また、液晶表示装置５０ｇは、図１２に示すように、各ソース線３の図中上端部に交差するように略枠状に設けられた２本の第２配線Ｗｂを有している。ここで、各第２配線Ｗｂは、図１２に示すように、ソースドライバ４４ａｄからのソース信号を第１配線Ｗａに、時計回りに供給する第１経路Ｐａと、反時計回りに供給する第２経路Ｐｂとを備えている。ここで、図１２に示すように、図中内側の第２配線Ｗｂは、液晶表示パネル４０ｇにおいて図中外側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、液晶表示パネル４０ｇにおいて図中内側に引き回された第１配線Ｗａに接続されている。
【０１６３】
上記構成の液晶表示装置５０ｇは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１６４】
本実施形態の液晶表示装置５０ｇ及びその製造方法によれば、上記実施形態４〜６と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、上記実施形態６と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１６５】
また、本実施形態の液晶表示装置５０ｇによれば、各第１配線Ｗａが互いに異なる方向に引き出されて分岐した第１引出配線部Ｅａ及び第２引出配線部Ｅｂにより構成されているので、各第１配線Ｗａにおける電気抵抗及び電気容量が小さくなることにより、断線を修正したソース線３における信号遅延を抑制することができる。
【０１６６】
《発明の実施形態８》
図１３は、本実施形態の液晶表示装置５０ｈの平面図である。
【０１６７】
上記実施形態６及び７では、各第２配線Ｗｂが２つの経路を有していたが、本実施形態では、各第２配線Ｗｂが３つの経路を有している。
【０１６８】
液晶表示装置５０ｈは、図１３に示すように、液晶表示パネル４０ｈと、液晶表示パネル４０ｈの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｈと、液晶表示パネル４０ｈの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｄとを備えている。
【０１６９】
液晶表示パネル４０ｈは、図１３に示すように、第２配線Ｗｂの配線レイアウトを除いて、上記実施形態６の液晶表示パネル４０ｆと実質的に同じである。
【０１７０】
ソース側ＳＯＦ４１ａｈは、図１３に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１７１】
液晶表示装置５０ｈは、図１３に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｈの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｄを介して、ソース側ＳＯＦ４１ａｈのソースドライバ４４ａｄの図中左端部に延びるように、また、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｈの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｈのソースドライバ４４ａｄの図中右端部に延びるように、それぞれ設けられた２本の第１配線Ｗａを有している。
【０１７２】
また、液晶表示装置５０ｈは、図１３に示すように、各ソース線３の図中上端部に交差するように略８の字状に設けられた２本の第２配線Ｗｂを有している。ここで、各第２配線Ｗｂは、図１３に示すように、ソースドライバ４４ａｄからのソース信号を第１配線Ｗａに、時計回りに供給する第１経路Ｐａと、反時計回りに供給する第２経路Ｐｂと、その中央を通って供給する第３経路Ｐｃとを備えている。また、図１３に示すように、図中内側の第２配線Ｗｂは、図中左側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中右側に引き回された第１配線Ｗａに接続されている。
【０１７３】
上記構成の液晶表示装置５０ｈは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１７４】
本実施形態の液晶表示装置５０ｈ及びその製造方法によれば、上記実施形態４〜７と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ、第２経路Ｐｂ及び第３経路Ｐｃを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１７５】
《発明の実施形態９》
図１４は、本実施形態の液晶表示装置５０ｉの平面図である。
【０１７６】
上記実施形態８では、各第２配線Ｗｂの３つの経路が連結していたが、本実施形態では、各第２配線Ｗｂの３つの経路が互いに独立するように設けられている。
【０１７７】
液晶表示装置５０ｉは、図１４に示すように、液晶表示パネル４０ｉと、液晶表示パネル４０ｉの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｉと、液晶表示パネル４０ｉの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｄとを備えている。
【０１７８】
液晶表示パネル４０ｉは、図１４に示すように、第２配線Ｗｂの配線レイアウトを除いて、上記実施形態８の液晶表示パネル４０ｈと実質的に同じである。
【０１７９】
ソース側ＳＯＦ４１ａｉは、図１４に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１８０】
液晶表示装置５０ｉは、図１４に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｈの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｄを介して、ソース側ＳＯＦ４１ａｉのソースドライバ４４ａｄの図中左端部に延びるように、また、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｉの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｉのソースドライバ４４ａｄの図中右端部に延びるように、それぞれ設けられた２本の第１配線Ｗａを有している。
【０１８１】
また、液晶表示装置５０ｉは、図１４に示すように、図中の左側の配線群Ｇａ中の各ソース線３の図中上端部に交差するように略Ｌ字状に設けられた第１経路Ｐａと、図中の右側の配線群Ｇｂ中の各ソース線３の図中上端部に交差するように略Ｕ字状に設けられた第２経路Ｐｂと、図中の中央側の配線群Ｇｃ中の各ソース線３の図中上端部に交差するように略Ｔ字状に設けられた第３経路Ｐｃとを備えた２本の第２配線Ｗｂを有している。ここで、図１４に示すように、図中内側の第２配線Ｗｂは、図中左側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中右側に引き回された第１配線Ｗａに接続されている。
【０１８２】
上記構成の液晶表示装置５０ｉは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１８３】
本実施形態の液晶表示装置５０ｉ及びその製造方法によれば、上記実施形態４〜８と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ、第２経路Ｐｂ及び第３経路Ｐｃを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成され、各配線群Ｇａ、Ｇｂ及びＧｃにより複数のソース線３が隣り合う複数本毎にほぼ３等分され、第２配線Ｗｂの各経路Ｐａ、Ｐｂ及びＰｃが、ほぼ３等分された複数のソース線３毎に配置されているので、第２配線Ｗｂが単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線Ｗｂの各経路Ｐａ、Ｐｂ及びＰｃの電気抵抗がＲ／３となり、第２配線Ｗｂの各経路Ｐａ、Ｐｂ及びＰｃとソース線３との交差部分の電気容量がＣ／３となり、第２配線の各経路の時定数がτ＝ＲＣ／９となることにより、断線を修正したソース線３における信号遅延を抑制することができる。
【０１８４】
《発明の実施形態１０》
図１５は、本実施形態の液晶表示装置５０ｊの平面図である。
【０１８５】
上記実施形態９では、第３経路Ｐｃがソースドライバ４４ａｄの中央部分を通っていたが、本実施形態では、第３経路Ｐｃがソースドライバ４４ａｄの外側を通っている。
【０１８６】
液晶表示装置５０ｊは、図１５に示すように、液晶表示パネル４０ｊと、液晶表示パネル４０ｊの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｊと、液晶表示パネル４０ｊの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｄとを備えている。
【０１８７】
液晶表示パネル４０ｊは、図１５に示すように、第２配線Ｗｂの配線レイアウトを除いて、上記実施形態９の液晶表示パネル４０ｉと実質的に同じである。
【０１８８】
ソース側ＳＯＦ４１ａｊは、図１５に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１８９】
液晶表示装置５０ｊは、図１５に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｊの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｄを介して、ソース側ＳＯＦ４１ａｊのソースドライバ４４ａｄの図中左端部に延びるように、また、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｊの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｊのソースドライバ４４ａｄの図中右端部に延びるように、それぞれ設けられた２本の第１配線Ｗａを有している。
【０１９０】
また、液晶表示装置５０ｊは、図１５に示すように、図中の左側の配線群Ｇａ中の各ソース線３の図中上端部に交差するように略Ｌ字状に設けられた第１経路Ｐａと、図中の右側の配線群Ｇｂ中の各ソース線３の図中上端部に交差するように略Ｕ字状に設けられた第２経路Ｐｂと、図中の中央側の配線群Ｇｃ中の各ソース線３の図中上端部に交差するように略Ｗ字状に設けられた第３経路Ｐｃとを備えた２本の第２配線Ｗｂを有している。ここで、図１５に示すように、図中内側の第２配線Ｗｂは、図中左側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中右側に引き回された第１配線Ｗａに接続されている。
【０１９１】
上記構成の液晶表示装置５０ｊは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１９２】
本実施形態の液晶表示装置５０ｊ及びその製造方法によれば、上記実施形態４〜９と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、上記実施形態９と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ、第２経路Ｐｂ及び第３経路Ｐｃを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１９３】
《発明の実施形態１１》
図１６は、本実施形態の液晶表示装置５０ｋの平面図である。
【０１９４】
上記実施形態９及び１０では、各第２配線Ｗｂが３つの経路を有していたが、本実施形態では、各第２配線Ｗｂが４つの経路を有している。
【０１９５】
液晶表示装置５０ｋは、図１６に示すように、液晶表示パネル４０ｋと、液晶表示パネル４０ｋの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｋと、液晶表示パネル４０ｋの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｄとを備えている。
【０１９６】
液晶表示パネル４０ｋは、図１６に示すように、第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１０の液晶表示パネル４０ｊと実質的に同じである。
【０１９７】
ソース側ＳＯＦ４１ａｋは、図１６に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１９８】
液晶表示装置５０ｋは、図１６に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｋの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｄを介して、ソース側ＳＯＦ４１ａｋのソースドライバ４４ａｄの図中左端部に延びるように、また、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｋの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｋのソースドライバ４４ａｄの図中右端部に延びるように、それぞれ設けられた２本の第１配線Ｗａを有している。
【０１９９】
また、液晶表示装置５０ｋは、図１６に示すように、図中の左端の配線群Ｇａ中の各ソース線３の図中上端部に交差するように略Ｌ字状に設けられた第１経路Ｐａと、図中の左から２番目の配線群Ｇｂ中の各ソース線３の図中上端部に交差するように略Ｗ字状に設けられた第２経路Ｐｂと、図中の左から３番目の配線群Ｇｃ中の各ソース線３の図中上端部に交差するように略Ｗ字状に設けられた第３経路Ｐｃと、図中の右端の配線群Ｇｄ中の各ソース線３の図中上端部に交差するように略Ｕ字状に設けられた第４経路Ｐｄとを備えた２本の第２配線Ｗｂを有している。ここで、図１６に示すように、図中内側の第２配線Ｗｂは、図中左側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中右側に引き回された第１配線Ｗａに接続されている。
【０２００】
上記構成の液晶表示装置５０ｋは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０２０１】
本実施形態の液晶表示装置５０ｋ及びその製造方法によれば、上記実施形態４〜１０と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ、第２経路Ｐｂ、第３経路Ｐｃ及び第４経路Ｐｄを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成され、各配線群Ｇａ、Ｇｂ、Ｇｃ及びＧｄにより複数のソース線３が隣り合う複数本毎にほぼ４等分され、第２配線Ｗｂの各経路Ｐａ、Ｐｂ、Ｐｃ及びＰｄが、ほぼ４等分された複数のソース線３毎に配置されているので、第２配線Ｗｂが単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線Ｗｂの各経路Ｐａ、Ｐｂ、Ｐｃ及びＰｄの電気抵抗がＲ／４となり、第２配線Ｗｂの各経路Ｐａ、Ｐｂ、Ｐｃ及びＰｄとソース線３との交差部分の電気容量がＣ／４となり、第２配線の各経路の時定数がτ＝ＲＣ／１６となることにより、断線を修正したソース線３における信号遅延を抑制することができる。
【０２０２】
《発明の実施形態１２》
図１７は、本実施形態の液晶表示装置５０ｍの平面図である。
【０２０３】
上記実施形態１１では、各第２配線Ｗｂが４つの経路を有していたが、本実施形態では、各第２配線Ｗｂが５つの経路を有している。
【０２０４】
液晶表示装置５０ｍは、図１７に示すように、液晶表示パネル４０ｍと、液晶表示パネル４０ｍの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｍと、液晶表示パネル４０ｍの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｄとを備えている。
【０２０５】
液晶表示パネル４０ｍは、図１７に示すように、第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１１の液晶表示パネル４０ｋと実質的に同じである。
【０２０６】
ソース側ＳＯＦ４１ａｍは、図１７に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０２０７】
液晶表示装置５０ｍは、図１７に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｍの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｄを介して、ソース側ＳＯＦ４１ａｍのソースドライバ４４ａｄの図中左端部に延びるように、また、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｍの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｍのソースドライバ４４ａｄの図中右端部に延びるように、それぞれ設けられた２本の第１配線Ｗａを有している。
【０２０８】
また、液晶表示装置５０ｍは、図１７に示すように、図中の左端の配線群Ｇａ中の各ソース線３の図中上端部に交差するように略Ｌ字状に設けられた第１経路Ｐａと、図中の左から２番目の配線群Ｇｂ中の各ソース線３の図中上端部に交差するように略Ｗ字状に設けられた第２経路Ｐｂと、図中の中央の配線群Ｇｃ中の各ソース線３の図中上端部に交差するように略Ｔ字状に設けられた第３経路Ｐｃと、図中の右から２番目の配線群Ｇｄ中の各ソース線３の図中上端部に交差するように略Ｗ字状に設けられた第４経路Ｐｄと、図中の右端の配線群Ｇｅ中の各ソース線３の図中上端部に交差するように略Ｕ字状に設けられた第５経路Ｐｅとを備えた２本の第２配線Ｗｂを有している。ここで、図１７に示すように、図中内側の第２配線Ｗｂは、図中左側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中右側に引き回された第１配線Ｗａに接続されている。
【０２０９】
上記構成の液晶表示装置５０ｍは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０２１０】
本実施形態の液晶表示装置５０ｍ及びその製造方法によれば、上記実施形態４〜１１と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ、第２経路Ｐｂ、第３経路Ｐｃ、第４経路Ｐｄ及び第５経路Ｐｅを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成され、各配線群Ｇａ、Ｇｂ、Ｇｃ、Ｇｄ及びＧｅにより複数のソース線３が隣り合う複数本毎にほぼ５等分され、第２配線Ｗｂの各経路Ｐａ、Ｐｂ、Ｐｃ、Ｐｄ及びＰｅが、ほぼ５等分された複数のソース線３毎に配置されているので、第２配線Ｗｂが単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線Ｗｂの各経路Ｐａ、Ｐｂ、Ｐｃ、Ｐｄ及びＰｅの電気抵抗がＲ／５となり、第２配線Ｗｂの各経路Ｐａ、Ｐｂ、Ｐｃ、Ｐｄ及びＰｅとソース線３との交差部分の電気容量がＣ／５となり、第２配線の各経路の時定数がτ＝ＲＣ／２５となることにより、断線を修正したソース線３における信号遅延を抑制することができる。
【０２１１】
《発明の実施形態１３》
図１８は、本実施形態の液晶表示装置５０ｎの平面図である。
【０２１２】
上記各実施形態では、ソースドライバがフィルム基板上に設けられていたが、本実施形態では、ソースドライバ４４ａｎが液晶表示パネル４０ｎ上に設けられている。
【０２１３】
液晶表示装置５０ｎは、図１８に示すように、液晶表示パネル４０ｎと、液晶表示パネル４０ｎの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＦＰＣ４１ａｎと、液晶表示パネル４０ｎの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＦＰＣ（不図示）とを備えている。
【０２１４】
液晶表示パネル４０ｎは、図１８に示すように、図中上辺に沿って実装されたソースドライバ４４ａｎを有し、第１配線Ｗａ及び第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。ここで、ソースドライバ４４ａｎには、各ソース線３が接続されている。
【０２１５】
ソース側ＦＰＣ４１ａｎは、図１８に示すように、液晶表示パネル４０ｎを外部に接続するためのフィルム基板である。
【０２１６】
液晶表示装置５０ｎは、図１８に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｎの図中下辺及び左辺に沿って延びると共に、ソース側ＦＰＣ４１ａｎを介して、ソースドライバ４４ａｎの図中左端部に延びるように設けられた第１配線Ｗａを有している。ここで、第１配線Ｗａは、図１８に示すように、ソースドライバ４４ａｎの内部を通る際に、増幅回路Ａを経由するように構成されている。
【０２１７】
また、液晶表示装置５０ｎは、図１８に示すように、各ソース線３の図中上端部に交差するように略枠状に設けられた第２配線Ｗｂを有している。ここで、第２配線Ｗｂは、図１８に示すように、ソースドライバ４４ａｎからのソース信号を第１配線Ｗａに、時計回りに供給する第１経路Ｐａと、反時計回りに供給する第２経路Ｐｂとを備えている。
【０２１８】
上記構成の液晶表示装置５０ｎは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａとの交差部分Ｍａ、及びそのソース線３と第２配線Ｗｂとの交差部分Ｍｂに、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０２１９】
本実施形態の液晶表示装置５０ｎ及びその製造方法によれば、上記実施形態５と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｎからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０２２０】
また、本実施形態の液晶表示装置５０ｎによれば、ソースドライバ４４ａｎが液晶表示パネル４０ｎに設けられ、第１配線Ｗａ及び第２配線Ｗｂがソース側ＦＰＣ４１ａｎを経由するように設けられているので、ソースドライバ４４ａｎの周囲の配線レイアウトを単純化することができる。
【０２２１】
《発明の実施形態１４》
図１９は、本実施形態の液晶表示装置５０ｐの平面図である。
【０２２２】
上記実施形態１３では、第１配線Ｗａ及び第２配線Ｗｂがソース側ＦＰＣ４１ａｎを経由していたが、本実施形態では、第１配線Ｗａ及び第２配線Ｗｂがソース側ＳＯＦ４１ａｐ及びソース側ＰＷＢ４５ａｐを経由している。
【０２２３】
液晶表示装置５０ｐは、図１９に示すように、液晶表示パネル４０ｐと、液晶表示パネル４０ｐの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｐと、ソース側ＳＯＦ４１ａｐの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＰＷＢ４５ａｐと、液晶表示パネル４０ｐの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＦＰＣ（不図示）とを備えている。
【０２２４】
液晶表示パネル４０ｐは、図１９に示すように、第１配線Ｗａ及び第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。
【０２２５】
ソース側ＳＯＦ４１ａｐは、図１９に示すように、増幅回路Ａを内蔵するソースドライバ４４ａｐが実装されたフィルム基板である。ここで、ソースドライバ４４ａｐには、各ソース線３が接続されている。
【０２２６】
液晶表示装置５０ｐは、図１９に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｐの図中下辺及び左辺に沿って延びると共に、ソース側ＳＯＦ４１ａｐ及びソース側ＰＷＢ４５ａｐを介して、ソースドライバ４４ａｐの図中左端部に延びるように設けられた第１配線Ｗａを有している。ここで、第１配線Ｗａは、図１９に示すように、ソースドライバ４４ａｐの内部を通る際に、増幅回路Ａを経由するように構成されている。
【０２２７】
また、液晶表示装置５０ｐは、図１９に示すように、各ソース線３の図中上端部に交差するように略枠状に設けられた第２配線Ｗｂを有している。ここで、第２配線Ｗｂは、図１９に示すように、ソースドライバ４４ａｐからのソース信号を第１配線Ｗａに、時計回りに供給する第１経路Ｐａと、反時計回りに供給する第２経路Ｐｂとを備えている。
【０２２８】
上記構成の液晶表示装置５０ｐは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａとの交差部分Ｍａ、及びそのソース線３と第２配線Ｗｂとの交差部分Ｍｂに、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０２２９】
本実施形態の液晶表示装置５０ｐ及びその製造方法によれば、上記実施形態５と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｐからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０２３０】
また、本実施形態の液晶表示装置５０ｐによれば、ソースドライバ４４ａｐがソース側ＳＯＦ４１ａｐに設けられ、第１配線Ｗａ及び第２配線Ｗｂがソース側ＳＯＦ４１ａｐ及びソース側ＰＷＢ４５ａｐを経由するように設けられているので、ソース側ＳＯＦ４１ａｐにおける配線レイアウトを単純化することができる。
【０２３１】
《発明の実施形態１５》
図２０は、本実施形態の液晶表示装置５０ｑの平面図である。
【０２３２】
上記実施形態１３では、第１配線Ｗａ及び第２配線Ｗｂがソース側ＦＰＣ４１ａｎを経由し、上記実施形態１４では、第１配線Ｗａ及び第２配線Ｗｂがソース側ＳＯＦ４１ａｐ及びソース側ＰＷＢ４５ａｐを経由していたが、本実施形態では、第１配線Ｗａ及び第２配線Ｗｂが液晶表示パネル４０ｑ内のみに配置されている。
【０２３３】
液晶表示装置５０ｑは、図２０に示すように、液晶表示パネル４０ｑと、液晶表示パネル４０ｑの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＦＰＣ４１ａｑと、液晶表示パネル４０ｑの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＦＰＣ（不図示）とを備えている。
【０２３４】
液晶表示パネル４０ｑは、図２０に示すように、図中上辺に沿ってソースドライバ４４ａｑが実装され、第１配線Ｗａ及び第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１３の液晶表示パネル４０ｎと実質的に同じである。
【０２３５】
ソース側ＦＰＣ４１ａｑは、図２０に示すように、液晶表示パネル４０ｑを外部に接続するためのフィルム基板である。
【０２３６】
液晶表示装置５０ｑは、図２０に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｑの図中下辺及び左辺に沿って延びると共に、ソースドライバ４４ａｑの図中左端部に延びるように設けられた第１配線Ｗａを有している。ここで、第１配線Ｗａは、図２０に示すように、ソースドライバ４４ａｑの内部を通る際に、増幅回路Ａを経由するように構成されている。
【０２３７】
また、液晶表示装置５０ｑは、図２０に示すように、各ソース線３の図中上端部に交差するように略枠状に設けられた第２配線Ｗｂを有している。ここで、第２配線Ｗｂは、図２０に示すように、ソースドライバ４４ａｑからのソース信号を第１配線Ｗａに、時計回りに供給する第１経路Ｐａと、反時計回りに供給する第２経路Ｐｂとを備えている。
【０２３８】
上記構成の液晶表示装置５０ｑは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａとの交差部分Ｍａ、及びそのソース線３と第２配線Ｗｂとの交差部分Ｍｂに、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０２３９】
本実施形態の液晶表示装置５０ｑ及びその製造方法によれば、上記実施形態５と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｑからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０２４０】
また、本実施形態の液晶表示装置５０ｑによれば、ソースドライバ４４ａｑ、第１配線Ｗａ及び第２配線Ｗｂが液晶表示パネル４０ｑに設けられているので、液晶表示パネル４０ｑに取り付けられたソース側ＦＰＣ４１ａｑにおける配線レイアウトを単純化することができる。
【０２４１】
上記各実施形態では、液晶表示パネルを作製した後に、断線を修正する液晶表示装置及びその製造方法を例示したが、本発明は、上記実施形態１５の液晶表示パネル４０ｑを構成するアクティブマトリクス基板を作製した後に、断線を修正してもよい。この場合、アクティブマトリクス基板は、対向基板との間に液晶層を封入することにより液晶表示装置を構成してもよく、また、例えば、Ｘ線センサーなどのように、各画素電極に帯電する電荷を読み取るセンサー基板を構成してもよい。なお、後者の場合には、液晶層や液晶層を封入しておくための対向基板が不要である。
【０２４２】
また、上記各実施形態では、表示装置として、液晶表示装置を例示したが、本発明は、有機ＥＬ（Electro Luminescence）表示装置やＦＥＤ（Field Emission Display）などの他の表示装置にも適用することができる。
【０２４３】
また、上記各実施形態では、断線を修正する表示用配線として、ソース線を例示したが、本発明は、ゲート線の断線の修正にも適用できるだけでなく、ゲート線及びソース線の間が短絡した場合に、その短絡した部分を挟むようにゲート線又はソース線をレーザ光の照射などにより切断して、ゲート線又はソース線を断線状態にした後に、そのゲート線又はソース線の断線を上記各実施形態のように修正することにより、ゲート線及びソース線の間の短絡の修正にも適用することができる。
【０２４４】
また、上記各実施形態では、第１配線及び第２配線が液晶表示パネルにおいてそれぞれ一体に形成されていたが、第１配線及び第２配線は、互いに接続可能に設けられた複数の配線部によりそれぞれ構成されていてもよい。
【０２４５】
また、上記実施形態１〜５では、第２配線Ｗｂの第１経路Ｐａ及び第２経路Ｐｂがソースドライバの中央の位置で分割された構成を例示したが、第１経路Ｐａ及び第２経路Ｐｂは、ソース線の配線群の両端で断線を修正したときの各経路の負荷（電気抵抗と電気容量との積）が等しくなるように、適宜位置を調整して分割してもよい。
【産業上の利用可能性】
【０２４６】
以上説明したように、本発明は、断線を修正した表示用配線における信号遅延を抑制することができるので、ソースドライバの個数の削減が要望されるパーソナルナビゲーション、産業機器、情報端末などの用途の中小型機種を始め、ノートパソコン、モニター、液晶テレビなどの用途の液晶表示装置について有用である。
【符号の説明】
【０２４７】
Ａ      増幅回路
Ｂａ〜Ｂｅ    ブロック
Ｅａ    第１引出配線部
Ｅｂ    第２引出配線部
Ｇａ〜Ｇｅ    配線群
Ｌ      レーザ光
Ｐａ〜Ｐｅ    経路
Ｗａ    第１配線
Ｗｂ    第２配線
３      ソース線（表示用配線）
２０ａ        アクティブマトリクス基板
４０ａ〜４０ｋ，４０ｍ，４０ｎ，４０ｐ，４０ｑ    液晶表示パネル
４１ａａ      ソース側ＴＣＰ（フィルム基板）
４１ａｂ〜４１ａｋ，４１ａｍ，４１ａｎ，４１ａｐ  ソース側ＳＯＦ（フィルム基板）
４１ａｑ      ソース側ＦＰＣ（フィルム基板）
４４ａ        ソースドライバ（駆動回路）
４５ａａ，４５ａｐ    ソース側ＰＷＢ（プリント基板）
５０ａ〜５０ｋ，５０ｍ，５０ｎ，５０ｐ，５０ｑ    液晶表示装置
【図１】
2010041361.tif 000003
【図２】
2010041361.tif 000004
【図３】
2010041361.tif 000005
【図４】
2010041361.tif 000006
【図５】
2010041361.tif 000007
【図６】
2010041361.tif 000008
【図７】
2010041361.tif 000009
【図８】
2010041361.tif 000010
【図９】
2010041361.tif 000011
【図１０】
2010041361.tif 000012
【図１１】
2010041361.tif 000013
【図１２】
2010041361.tif 000014
【図１３】
2010041361.tif 000015
【図１４】
2010041361.tif 000016
【図１５】
2010041361.tif 000017
【図１６】
2010041361.tif 000018
【図１７】
2010041361.tif 000019
【図１８】
2010041361.tif 000020
【図１９】
2010041361.tif 000021
【図２０】
2010041361.tif 000022
【図２１】
2010041361.tif 000023
【手続補正書】
【提出日】平成23年11月29日(2011.11.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、
上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
上記各表示用配線の他方の端部に絶縁状態で交差するように設けられた第１配線と、
上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続されるように設けられた第２配線とを備え、
上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に増幅回路を介して供給されるように構成された表示装置であって、
上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成されていると共に、上記複数の経路が互いに独立するように複数に分岐して、該各分岐した先端同士が上記複数の表示用配線の少なくとも１つの間で分かれていることを特徴とする表示装置。
【請求項２】
請求項１に記載された表示装置において、
上記増幅回路は、上記駆動回路に内蔵されていることを特徴とする表示装置。
【請求項３】
請求項１又は２に記載された表示装置において、
上記増幅回路は、上記駆動回路に複数内蔵され、
上記第１配線及び第２配線は、上記各増幅回路毎に設けられていることを特徴とする表示装置。
【請求項４】
請求項１乃至３の何れか１つに記載された表示装置において、
上記複数の表示用配線は、隣り合う複数本毎に複数のブロックに区分され、
上記駆動回路は、上記各ブロック毎に設けられていることを特徴とする表示装置。
【請求項５】
請求項１に記載された表示装置において、
上記駆動回路を１つ有していることを特徴とする表示装置。
【請求項６】
請求項５に記載された表示装置において、
上記増幅回路は、上記駆動回路に複数内蔵され、
上記第１配線及び第２配線は、上記各増幅回路毎に設けられていることを特徴とする表示装置。
【請求項７】
請求項６に記載された表示装置において、
上記各第１配線は、互いに異なる方向に引き出された第１引出配線部及び第２引出配線部により構成され、
上記第１引出配線部は、上記複数の表示用配線を構成する一方側の配線群に交差していると共に、上記第２引出配線部は、該複数の表示用配線を構成する他方側の配線群に交差していることを特徴とする表示装置。
【請求項８】
請求項１乃至７の何れか１つに記載された表示装置において、
上記駆動回路は、上記表示パネルに設けられ、
上記表示パネルには、フィルム基板が取り付けられ、
上記第１配線及び第２配線は、上記フィルム基板を経由するように設けられていることを特徴とする表示装置。
【請求項９】
請求項１乃至７の何れか１つに記載された表示装置において、
上記表示パネルには、フィルム基板が取り付けられ、
上記駆動回路は、上記フィルム基板に設けられ、
上記フィルム基板には、プリント基板が取り付けられ、
上記第１配線及び第２配線は、上記フィルム基板及びプリント基板を経由するように設けられていることを特徴とする表示装置。
【請求項１０】
請求項１乃至７の何れか１つに記載された表示装置において、
上記駆動回路、第１配線及び第２配線は、上記表示パネルに設けられていることを特徴とする表示装置。
【請求項１１】
請求項１乃至１０の何れか１つに記載された表示装置において、
上記第１配線は、増幅回路を有していることを特徴とする表示装置。
【請求項１２】
互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、
上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
上記各表示用配線の他方の端部に絶縁状態で交差するように設けられた第１配線と、
上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続するように設けられた第２配線とを備え、
上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に増幅回路を介して供給されるように構成され、
上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成されていると共に、上記複数の経路が互いに独立するように複数に分岐して、該各分岐した先端同士が上記複数の表示用配線の少なくとも１つの間で分かれた表示装置の製造方法であって、
上記各表示用配線の断線の存在を検出する断線検出工程と、
上記断線検出工程で断線が検出された表示用配線の他方の端部と上記第１配線との交差部分、及び該表示用配線の一方の端部と上記第２配線との交差部分にレーザ光を照射する断線修正工程とを備えることを特徴とする表示装置の製造方法。
【請求項１３】
請求項１２に記載された表示装置の製造方法において、
上記断線修正工程では、上記第２配線の複数の経路のうち、上記表示用配線の一方の端部に接続された経路以外の接続を解除することを特徴とする表示装置の製造方法。
【請求項１４】
請求項１２又は１３に記載された表示装置の製造方法において、
上記断線修正工程では、上記断線検出工程で断線が検出された表示用配線から先の上記第１配線を切断することを特徴とする表示装置の製造方法。
【請求項１５】
互いに平行に延びるように設けられた複数の表示用配線と、
上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、
上記各表示用配線の他方の端部に絶縁状態で交差するように設けられた第１配線と、
上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続されるように設けられた第２配線とを備え、
上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に増幅回路を介して供給されるように構成されたアクティブマトリクス基板であって、
上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されていると共に、上記複数の経路が互いに独立するように複数に分岐して、該各分岐した先端同士が上記複数の表示用配線の少なくとも１つの間で分かれていることを特徴とするアクティブマトリクス基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法、並びにアクティブマトリクス基板に関し、特に、アクティブマトリクス基板及び表示装置に配設された表示用配線の断線修正技術に関するものである。
【背景技術】
【０００２】
液晶表示装置は、例えば、互いに対向して配置されたアクティブマトリクス基板及び対向基板を備えている。このアクティブマトリクス基板は、表示用配線として、例えば、互いに平行に延びるように設けられた複数のゲート線と、各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線とを備えている。そのため、このアクティブマトリクス基板を備えた液晶表示装置では、ゲート線やソース線の表示用配線に断線が発生すると、断線が発生した表示用配線において、駆動回路からの表示用信号がその断線箇所から先に供給されないので、表示品位が著しく悪化してしまうという問題がある。
【０００３】
この問題を解決するために、画像を表示する表示領域の外側に、断線修正用の配線と、その配線に設けられた増幅回路とを備えた種々の液晶表示装置が提案されている（例えば、特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１６０６７７号公報
【特許文献２】特開２０００−３２１５９９号公報
【特許文献３】特開２００８−５８３３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図２１は、特許文献１の図１に記載された液晶表示装置に対応する従来の液晶表示装置１５０の平面図である。
【０００６】
液晶表示装置１５０は、図２１に示すように、液晶表示パネル１４０と、液晶表示パネル１４０の図中上端にそれぞれ取り付けられた２つのソース側ＴＣＰ（Tape Carrier Package）１４１ａと、液晶表示パネル１４０の図中左端に取り付けられたゲート側ＴＣＰ１４１ｂと、各ソース側ＴＣＰ１４１ａの図中上端にそれぞれ取り付けられたソース側ＰＷＢ（Printed Wiring Board）１４５ａと、ゲート側ＴＣＰ１４１ｂの図中左端に取り付けられたゲート側ＰＷＢ１４５ｂと、ソース側ＰＷＢ１４５ａの図中左端及びゲート側ＰＷＢ１４５ｂの図中上端にそれぞれ取り付けられたＦＰＣ（Flexible Printed Circuit）１４１ｃとを備えている。
【０００７】
液晶表示パネル１４０は、図２１に示すように、画像表示を行う表示領域Ｄにおいて、互いに平行に延びるように設けられた複数のソース線１０３と、各ソース線１０３と直交する方向に互いに平行に延びるように設けられた複数のゲート線（不図示）とを備えている。ここで、複数のソース線１０３は、複数のブロックＢａ及びＢｂに区分され、各ブロックＢａ及びＢｂ毎に設けられたＴＣＰ１４１ａ上のソースドライバ１４４ａにそれぞれ接続されている。
【０００８】
また、液晶表示装置１５０は、図２１に示すように、各ソース線１０３の図中下端部に交差するように液晶表示パネル１４０の図中下辺に沿って延び、ゲート側ＴＣＰ１４１ｂ、ゲート側ＰＷＢ１４５ｂ及びＦＰＣ１４１ｃを介して、ソース側ＰＷＢ１４５ａの図中上辺に沿って延びるように設けられた２本の第１配線Ｗａと、液晶表示パネル１４０の各ブロックＢａ及びＢｂ毎に表示領域Ｄの外側で各ソース線１０３の図中上端部に交差すると共に、ソース側ＰＷＢ１４５ａ上の各第１配線Ｗａに半田付けで接続するようにＬ字状に設けられた２本の第２配線Ｗｂとを備えている。ここで、ソース側ＰＷＢ１４５ａには、図２１に示すように、各第１配線Ｗａの図中左端部に増幅回路Ａが設けられている。
【０００９】
上記構成の液晶表示装置１５０において、図２１に示すように、ソース線１０３がＸ部で断線した場合には、例えば、断線したソース線１０３の図中下側部分と図中外側の第１配線Ｗａとの交差部分Ｍａ、及び断線したソース線１０３の図中上側部分と図中右側の第２配線Ｗｂとの交差部分Ｍｂにそれぞれレーザ光を照射すると共に、図中右側の第２配線Ｗｂの図中右側の接続端子Ｓａと接続端子Ｓｂとを半田付けすることにより、断線したソース線１０３の図中下側部分と図中外側の第１配線Ｗａとの導通、断線したソース線１０３の図中上側部分と図中右側の第２配線Ｗｂとの導通、及び図中外側の第１配線Ｗａと図中右側の第２配線Ｗｂとの導通をそれぞれ取ることになる。これにより、Ｘ部よりも図中下側のソース線１０３には、図２１に示すように、ＴＣＰ１４１ａ上のソースドライバ１４４ａからの表示用信号（ソース信号）が、図中右側の第２配線Ｗｂ、及び図中外側の増幅回路Ａを有する第１配線Ｗａを介して供給されることになり、断線箇所（Ｘ部）から先のソース線１０３にもソースドライバ１４４ａからのソース信号が供給されるので、ソース線１０３の断線を修正することができる。
【００１０】
しかしながら、上記構成の液晶表示装置１５０では、図２１に示すように、各第２配線Ｗｂが各ブロックに配置する全てのソース線１０３に交差しているので、仮に、各ブロックの端部（図中右端部）に配置するソース線１０３が断線して、それを修正する場合には、１ブロック分の第２配線Ｗｂの電気抵抗、及び１ブロック分の第２配線Ｗｂと各ソース線１０３との交差部分の電気容量の負荷がかかることにより、断線を修正したソース線１０３の断線箇所から先の部分では、ソース信号が遅延してしまう。そうなると、断線を修正したソース線１０３に沿った各画素は、充電不足により輝度が異なってしまうので、視認されるおそれがある。
【００１１】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、断線を修正した表示用配線における信号遅延を抑制することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明は、各表示用配線の一方の端部に交差する第２配線を、駆動回路からの表示用信号が互いに異なる複数の経路を介して各表示用配線の他方の端部に交差する第１配線に供給されるように構成したものである。
【００１３】
具体的に本発明に係る表示装置は、互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の他方の端部に絶縁状態で交差するように設けられた第１配線と、上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続されるように設けられた第２配線とを備え、上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に増幅回路を介して供給されるように構成された表示装置であって、上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成されていると共に、上記複数の経路が互いに独立するように複数に分岐して、該各分岐した先端同士が上記複数の表示用配線の少なくとも１つの間で分かれていることを特徴とする。
【００１４】
上記の構成によれば、各表示用配線の一方の端部に交差する第２配線が、各表示用配線の一方の端部側に設けられた駆動回路からの表示用信号が互いに異なる複数の経路を介して各表示用配線の他方の端部に交差する第１配線に供給されるように構成されているので、仮に、複数の表示用配線が隣り合う複数本毎にｎ（ｎは、２以上の自然数）等分され、第２配線の各経路が、ｎ等分された複数の表示用配線毎に配置するならば、第２配線が単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線の各経路の電気抵抗がＲ／ｎとなり、第２配線の各経路と表示用配線との交差部分の電気容量がＣ／ｎとなり、第２配線の各経路の時定数がτ＝ＲＣ／ｎ２となる。ここで、断線した表示用配線の他方側には、駆動回路からの表示用信号が第２配線及び第１配線の順に増幅回路を介して供給されるので、上記のように、第２配線の各経路の時定数が小さくなることにより、断線を修正した表示用配線における信号遅延を抑制することが可能になる。
【００１５】
上記増幅回路は、上記駆動回路に内蔵されていてもよい。
【００１６】
上記の構成によれば、増幅回路が駆動回路に内蔵されているので、表示パネルに取り付ける外付け基板を削減することが可能になる。
【００１７】
上記増幅回路は、上記駆動回路に複数内蔵され、上記第１配線及び第２配線は、上記各増幅回路毎に設けられていてもよい。
【００１８】
上記の構成によれば、増幅回路が駆動回路に複数内蔵され、第１配線及び第２配線が各増幅回路毎に設けられているので、増幅回路の個数分だけの本数の表示用配線の断線を修正することが可能になる。
【００１９】
上記複数の表示用配線は、隣り合う複数本毎に複数のブロックに区分され、上記駆動回路は、上記各ブロック毎に設けられていてもよい。
【００２０】
上記の構成によれば、各ブロック毎に駆動回路が設けられているので、各ブロック毎に表示用配線の断線を修正することが可能になる。
【００２１】
上記駆動回路を１つ有していてもよい。
【００２２】
上記の構成によれば、駆動回路が１つであるので、断線が発生した表示用配線の位置による信号遅延が起こり易いものの、上記のように、断線を修正した表示用配線における信号遅延が抑制されるので、本発明の作用効果が有効に奏される。
【００２３】
上記増幅回路は、上記駆動回路に複数内蔵され、上記第１配線及び第２配線は、上記各増幅回路毎に設けられていてもよい。
【００２４】
上記の構成によれば、増幅回路が駆動回路に複数内蔵され、第１配線及び第２配線が各増幅回路毎に設けられているので、増幅回路の個数分だけの本数の表示用配線の断線を修正することが可能になる。
【００２５】
上記各第１配線は、互いに異なる方向に引き出された第１引出配線部及び第２引出配線部により構成され、上記第１引出配線部は、上記複数の表示用配線を構成する一方側の配線群に交差していると共に、上記第２引出配線部は、該複数の表示用配線を構成する他方側の配線群に交差していてもよい。
【００２６】
上記の構成によれば、各第１配線が互いに異なる方向に引き出された第１引出配線部及び第２引出配線部により構成されているので、各第１配線における電気抵抗及び容量が小さくなることにより、断線を修正した表示用配線における信号遅延を抑制することが可能になる。
【００２７】
上記駆動回路は、上記表示パネルに設けられ、上記表示パネルには、フィルム基板が取り付けられ、上記第１配線及び第２配線は、上記フィルム基板を経由するように設けられていてもよい。
【００２８】
上記の構成によれば、駆動回路が表示パネルに設けられ、第１配線及び第２配線がフィルム基板を経由するように設けられているので、駆動回路の周囲の配線レイアウトを単純化することが可能になる。
【００２９】
上記表示パネルには、フィルム基板が取り付けられ、上記駆動回路は、上記フィルム基板に設けられ、上記フィルム基板には、プリント基板が取り付けられ、上記第１配線及び第２配線は、上記フィルム基板及びプリント基板を経由するように設けられていてもよい。
【００３０】
上記の構成によれば、駆動回路がフィルム基板に設けられ、第１配線及び第２配線がフィルム基板及びプリント基板を経由するように設けられているので、フィルム基板における配線レイアウトを単純化することが可能になる。
【００３１】
上記駆動回路、第１配線及び第２配線は、上記表示パネルに設けられていてもよい。
【００３２】
上記の構成によれば、駆動回路、第１配線及び第２配線が表示パネルに設けられているので、例えば、表示パネルに取り付けられたフィルム基板における配線レイアウトを単純化することが可能になる。
【００３３】
上記第１配線は、増幅回路を有していてもよい。
【００３４】
上記の構成によれば、第１配線が増幅回路を有しているので、断線した表示用配線の他方側には、駆動回路からの表示用信号が第２配線及び第１配線の順に増幅回路を介して具体的に供給される。
【００３５】
また、本発明に係る表示装置の製造方法は、互いに平行に延びるように複数の表示用配線が設けられた表示パネルと、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の他方の端部に絶縁状態で交差するように設けられた第１配線と、上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続するように設けられた第２配線とを備え、上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に増幅回路を介して供給されるように構成され、上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されるように構成されていると共に、上記複数の経路が互いに独立するように複数に分岐して、該各分岐した先端同士が上記複数の表示用配線の少なくとも１つの間で分かれた表示装置の製造方法であって、上記各表示用配線の断線の存在を検出する断線検出工程と、上記断線検出工程で断線が検出された表示用配線の他方の端部と上記第１配線との交差部分、及び該表示用配線の一方の端部と上記第２配線との交差部分にレーザ光を照射する断線修正工程とを備えることを特徴とする。
【００３６】
上記の方法によれば、各表示用配線の一方の端部に交差する第２配線が、各表示用配線の一方の端部側に設けられた駆動回路からの表示用信号が互いに異なる複数の経路を介して各表示用配線の他方の端部に交差する第１配線に供給されるように構成されているので、仮に、複数の表示用配線が隣り合う複数本毎にｎ（ｎは、２以上の自然数）等分され、第２配線の各経路が、ｎ等分された複数の表示用配線毎に配置するならば、第２配線が単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線の各経路の電気抵抗がＲ／ｎとなり、第２配線の各経路と表示用配線との交差部分の電気容量がＣ／ｎとなり、第２配線の各経路の時定数がτ＝ＲＣ／ｎ２となる。ここで、断線検出工程で断線が検出された表示用配線の他方側には、断線修正工程において、断線が検出された表示用配線と第１配線及び第２配線との各交差部分にレーザ光を照射することにより、駆動回路からの表示用信号が第２配線及び第１配線の順に増幅回路を介して供給されるので、上記のように、第２配線の各経路の時定数が小さくなることにより、断線を修正した表示用配線における信号遅延を抑制することが可能になる。
【００３７】
上記断線修正工程では、上記第２配線の複数の経路のうち、上記表示用配線の一方の端部に接続された経路以外の接続を解除してもよい。
【００３８】
上記の方法によれば、断線修正工程では、第２配線の複数の経路のうち、表示用配線の一方の端部に接続された経路以外の接続を解除することにより、断線を修正した後に不要になる経路における電気抵抗及び電気容量が削除されるので、断線修正後の第２配線にかかる負荷を軽くすることが可能になる。
【００３９】
上記断線修正工程では、上記断線検出工程で断線が検出された表示用配線から先の上記第１配線を切断してもよい。
【００４０】
上記の方法によれば、断線修正工程では、断線検出工程で断線が検出された表示用配線から先の第１配線を切断することにより、断線を修正した後に不要になる第１配線の先の部分における電気抵抗及び電気容量が削除されるので、断線修正後の第１配線にかかる負荷を軽くすることが可能になる。
【００４１】
また、本発明に係るアクティブマトリクス基板は、互いに平行に延びるように設けられた複数の表示用配線と、上記各表示用配線の一方の端部側に設けられ、該各表示用配線に接続された駆動回路と、上記各表示用配線の他方の端部に絶縁状態で交差するように設けられた第１配線と、上記各表示用配線の一方の端部に絶縁状態で交差すると共に、上記第１配線に接続されるように設けられた第２配線とを備え、上記各表示用配線が断線したときに、該断線した表示用配線の他方側に対して、上記駆動回路からの表示用信号が上記第２配線及び第１配線の順に増幅回路を介して供給されるように構成されたアクティブマトリクス基板であって、上記第２配線は、上記駆動回路からの表示用信号が互いに異なる複数の経路を介して上記第１配線に供給されていると共に、上記複数の経路が互いに独立するように複数に分岐して、該各分岐した先端同士が上記複数の表示用配線の少なくとも１つの間で分かれていることを特徴とする。
【００４２】
上記の構成によれば、各表示用配線の一方の端部に交差する第２配線が、各表示用配線の一方の端部側に設けられた駆動回路からの表示用信号が互いに異なる複数の経路を介して各表示用配線の他方の端部に交差する第１配線に供給されるように構成されているので、仮に、複数の表示用配線が隣り合う複数本毎にｎ（ｎは、２以上の自然数）等分され、第２配線の各経路が、ｎ等分された複数の表示用配線毎に配置するならば、第２配線が単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線の各経路の電気抵抗がＲ／ｎとなり、第２配線の各経路と表示用配線との交差部分の電気容量がＣ／ｎとなり、第２配線の各経路の時定数がτ＝ＲＣ／ｎ２となる。ここで、断線した表示用配線の他方側には、駆動回路からの表示用信号が第２配線及び第１配線の順に増幅回路を介して供給されるので、上記のように、第２配線の各経路の時定数が小さくなることにより、アクティブマトリクス基板において、断線を修正した表示用配線における信号遅延を抑制することが可能になる。
【発明の効果】
【００４３】
本発明によれば、各表示用配線の一方の端部に交差する第２配線が、駆動回路からの表示用信号が互いに異なる複数の経路を介して各表示用配線の他方の端部に交差する第１配線に供給されるように構成されているので、断線を修正した表示用配線における信号遅延を抑制することができる。
【図面の簡単な説明】
【００４４】
【図１】図１は、実施形態１に係る液晶表示装置５０ａの平面図である。
【図２】図２は、液晶表示装置５０ａを構成するアクティブマトリクス基板２０ａの１つの画素を示す平面図である。
【図３】図３は、図２中のIII−III線に沿ったアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル４０ａの断面図である。
【図４】図４は、図１中のIV−IV線に沿ったアクティブマトリクス基板２０ａの断面図である。
【図５】図５は、実施形態２に係る液晶表示装置５０ｂの平面図である。
【図６】図６は、実施形態３に係る液晶表示装置５０ｃの平面図である。
【図７】図７は、実施形態４に係る断線修正前の液晶表示装置５０ｄの平面図である。
【図８】図８は、実施形態４に係る断線修正後の液晶表示装置５０ｄの平面図である。
【図９】図９は、実施形態５に係る断線修正前の液晶表示装置５０ｅの平面図である。
【図１０】図１０は、実施形態５に係る断線修正後の液晶表示装置５０ｅの平面図である。
【図１１】図１１は、実施形態６に係る液晶表示装置５０ｆの平面図である。
【図１２】図１２は、実施形態７に係る液晶表示装置５０ｇの平面図である。
【図１３】図１３は、実施形態８に係る液晶表示装置５０ｈの平面図である。
【図１４】図１４は、実施形態９に係る液晶表示装置５０ｉの平面図である。
【図１５】図１５は、実施形態１０に係る液晶表示装置５０ｊの平面図である。
【図１６】図１６は、実施形態１１に係る液晶表示装置５０ｋの平面図である。
【図１７】図１７は、実施形態１２に係る液晶表示装置５０ｍの平面図である。
【図１８】図１８は、実施形態１３に係る液晶表示装置５０ｎの平面図である。
【図１９】図１９は、実施形態１４に係る液晶表示装置５０ｐの平面図である。
【図２０】図２０は、実施形態１５に係る液晶表示装置５０ｑの平面図である。
【図２１】図２１は、従来の液晶表示装置１５０の平面図である。
【発明を実施するための形態】
【００４５】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
【００４６】
《発明の実施形態１》
図１〜図４は、本発明に係る表示装置及びその製造方法、並びにアクティブマトリクス基板の実施形態１を示している。
【００４７】
具体的に、図１は、本実施形態の液晶表示装置５０ａの平面図であり、図２は、液晶表示装置５０ａを構成するアクティブマトリクス基板２０ａの１つの画素を示す平面図である。また、図３は、図２中のIII−III線に沿ったアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル４０ａの断面図であり、図４は、図１中のIV−IV線に沿ったアクティブマトリクス基板２０ａの断面図である。
【００４８】
液晶表示装置５０ａは、図１に示すように、液晶表示パネル４０ａと、液晶表示パネル４０ａの図中上端にＡＣＦ（Anisotropic Conductive Film、不図示）を介してそれぞれ取り付けられた２つのソース側ＴＣＰ４１ａａと、液晶表示パネル４０ａの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＴＣＰ４１ｂａと、各ソース側ＴＣＰ４１ａａの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられたソース側ＰＷＢ４５ａａと、ゲート側ＴＣＰ４１ｂａの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＰＷＢ４５ｂと、ソース側ＰＷＢ４５ａａの図中左端及びゲート側ＰＷＢ４５ｂの図中上端にそれぞれ取り付けられたＦＰＣ４１ｃとを備えている。
【００４９】
液晶表示パネル４０ａは、図３に示すように、互いに対向して配置されたアクティブマトリクス基板２０ａ及び対向基板３０と、アクティブマトリクス基板２０ａ及び対向基板３０の間に設けられた液晶層２５とを備えている。
【００５０】
また、液晶表示パネル４０ａでは、図１に示すように、画像表示を行う表示領域Ｄが規定され、表示領域Ｄが互いに平行に延びる２つのブロックＢａ及びＢｂを有している。
【００５１】
アクティブマトリクス基板２０ａは、図１〜図３に示すように、表示領域Ｄにおいて、絶縁基板１０ａ上に互いに平行に延びるように表示用配線として設けられた複数のゲート線１ａと、各ゲート線１ａの間に互いに平行に延びるように設けられた複数の容量線１ｂと、各ゲート線１ａ及び各容量線１ｂを覆うように設けられたゲート絶縁膜１１と、ゲート絶縁膜１１上に各ゲート線１ａと直交する方向に互いに平行に延びるように表示用配線として設けられた複数のソース線３と、各ゲート線１ａ及び各ソース線３の交差部分にそれぞれ設けられた複数のＴＦＴ（Thin Film Transistor）５と、各ＴＦＴ５及び各ソース線３を覆うように設けられた層間絶縁膜１２と、層間絶縁膜１２上にマトリクス状に設けられた複数の画素電極６と、各画素電極６を覆うように設けられた配向膜（不図示）とを備えている。
【００５２】
ＴＦＴ５は、図２及び図３に示すように、各ゲート線１ａの側方に突出した部分であるゲート電極１ａａと、ゲート電極１ａａを覆うように設けられたゲート絶縁膜１１と、ゲート絶縁膜１１上でゲート電極１ａａに対応する位置に島状に設けられた半導体層２と、半導体層２上で互いに対峙するように設けられたソース電極３ａ及びドレイン電極３ｂとを備えている。ここで、ソース電極３ａは、図２に示すように、各ソース線３の側方に突出した部分である。また、ドレイン電極３ｂは、図２に示すように、容量線１ｂに重なる領域まで延設されることにより補助容量を構成すると共に、容量線１ｂ上で層間絶縁膜１２に形成されたコンタクトホール１２ａを介して画素電極６に接続されている。
【００５３】
対向基板３０は、図３に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に枠状に且つその枠内に格子状に設けられたブラックマトリクス１６と、ブラックマトリクス１６の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層を含むカラーフィルタ１７と、ブラックマトリクス１６及びカラーフィルタ１７を覆うように設けられた共通電極１８と、共通電極１８上に柱状に設けられたフォトスペーサ（不図示）と、共通電極１８を覆うように設けられた配向膜（不図示）とを備えている。
【００５４】
液晶層２５は、電気光学特性を有するネマチックの液晶材料などにより構成されている。
【００５５】
ソース側ＴＣＰ４１ａａは、図１に示すように、ソースドライバ４４ａが実装されたフィルム基板である。ここで、ソースドライバ４４ａには、各ブロックＢａ及びＢｂに配置する各ソース線３が接続されている。
【００５６】
ゲート側ＴＣＰ４１ｂａは、図１に示すように、ゲートドライバ４４ｂが実装されたフィルム基板である。ここで、ゲートドライバ４４ｂには、各ゲート線１ａが接続されている。
【００５７】
液晶表示装置５０ａは、図１に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ａの図中下辺に沿って延びると共に、ゲート側ＴＣＰ４１ｂａ、ゲート側ＰＷＢ４５ｂ及びＦＰＣ４１ｃを介して、ソース側ＰＷＢ４５ａａの図中上辺に沿って延びるように設けられた２本の第１配線Ｗａを有している。ここで、各第１配線Ｗａは、図１に示すように、ソース側ＰＷＢ４５ａａ上の図中左端部に増幅回路Ａを有している。また、ソース側ＰＷＢ４５ａａにおいて、図１に示すように、図中の外側の第１配線Ｗａには、後述する第２配線Ｗｂの接続端子Ｓｂに半田付けするための接続端子Ｓａａが設けられ、図中内側の第１配線Ｗａには、同じく第２配線Ｗｂの接続端子Ｓｂに半田付けするための接続端子Ｓａｂが設けられている。
【００５８】
また、液晶表示装置５０ａは、図１に示すように、各ブロックＢａ及びＢｂにおいて、図中の左側の配線群中の各ソース線３の図中上端部に交差するようにＬ字状に設けられた第１経路Ｐａと、図中の右側の配線群中の各ソース線３の図中上端部に交差するように略Ｕ字状に設けられた第２経路Ｐｂとを備えた２本の第２配線Ｗｂを有している。
【００５９】
上記構成の液晶表示装置５０ａでは、画像の最小単位である各画素において、ゲートドライバ４４ｂからゲート信号がゲート線１ａを介してゲート電極１ａａに送られて、ＴＦＴ５がオン状態になったときに、ソースドライバ４４ａａからソース信号がソース線３を介してソース電極３ａに送られて、半導体層２及びドレイン電極３ｂを介して、画素電極６に所定の電荷が書き込まれる。このとき、アクティブマトリクス基板２０ａの各画素電極６と対向基板３０の共通電極１８との間において電位差が生じ、液晶層２５に所定の電圧が印加される。そして、液晶表示装置５０ａでは、液晶層２５に印加する電圧の大きさによって液晶層２５の配向状態を変えることにより、液晶層２５の光透過率を調整して画像が表示される。
【００６０】
次に、本実施形態の液晶表示装置５０ａの製造方法（及び修正方法）について一例を挙げて説明する。本実施形態の製造方法は、アクティブマトリクス基板作製工程、対向基板作製工程、液晶表示パネル作製工程、断線検出工程、断線修正工程及び実装工程を備える。
【００６１】
＜アクティブマトリクス基板作製工程＞
まず、ガラス基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜などを順に成膜し、その後、フォトリソグラフィによりパターニングして、ゲート線１ａ、ゲート電極１ａａ、容量線１ｂ、第１配線Ｗａのパネル部分、及び第２配線Ｗｂのパネル部分を厚さ４０００Å程度に形成する。
【００６２】
続いて、ゲート線１ａ、ゲート電極１ａａ、容量線１ｂ、第１配線Ｗａのパネル部分、及び第２配線Ｗｂのパネル部分が形成された基板全体に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、例えば、窒化シリコン膜などを成膜し、ゲート絶縁膜１１を厚さ４０００Å程度に形成する。
【００６３】
さらに、ゲート絶縁膜１１が形成された基板全体に、プラズマＣＶＤ法により、例えば、真性アモルファスシリコン膜、及びリンがドープされたｎ＋アモルファスシリコン膜を連続して成膜し、その後、フォトリソグラフィによりゲート電極１ａａ上に島状にパターニングして、厚さ２０００Å程度の真性アモルファスシリコン層、及び厚さ５００Å程度のｎ＋アモルファスシリコン層が積層された半導体形成層を形成する。
【００６４】
そして、上記半導体形成層が形成された基板全体に、スパッタリング法により、例えば、アルミニウム膜及びチタン膜などを成膜し、その後、フォトリソグラフィによりパターニングして、ソース線３、ソース電極３ａ及びドレイン電極３ｂを厚さ２０００Å程度に形成する。
【００６５】
続いて、ソース電極３ａ及びドレイン電極３ｂをマスクとして上記半導体形成層のｎ＋アモルファスシリコン層をエッチングすることにより、チャネル部をパターニングして、半導体層２及びそれを備えたＴＦＴ５を形成する。
【００６６】
さらに、ＴＦＴ５が形成された基板全体に、スピンコート法により、例えば、アクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、ドレイン電極３ｂ上にコンタクトホール１２ａを有する層間絶縁膜１２を厚さ２μｍ程度に形成する。
【００６７】
そして、層間絶縁膜１２上の基板全体に、スパッタリング法により、例えば、ＩＴＯ（Indium Tin Oxide）膜を成膜し、その後、フォトリソグラフィによりパターニングして、画素電極６を厚さ１０００Å程度に形成する。
【００６８】
最後に、画素電極６が形成された基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行って、配向膜を厚さ１０００Å程度に形成する。
【００６９】
以上のようにして、アクティブマトリクス基板２０ａを作製することができる。
【００７０】
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法により、例えば、カーボンなどの微粒子が分散されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、ブラックマトリクス１６を厚さ１．５μｍ程度に形成する。
【００７１】
続いて、ブラックマトリクス１６が形成された基板上に、例えば、赤、緑又は青に着色されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することによりパターニングして、選択した色の着色層（例えば、赤色層）を厚さ２．０μｍ程度に形成する。さらに、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成して、カラーフィルタ１７を形成する。
【００７２】
さらに、カラーフィルタ１７が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜を成膜して、共通電極１８を厚さ１５００Å程度に形成する。
【００７３】
その後、共通電極１８が形成された基板全体に、スピンコート法により、フェノールノボラック系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、フォトスペーサを厚さ４μｍ程度に形成する。
【００７４】
最後に、上記フォトスペーサが形成された基板全体に、印刷法によりポリイミド系樹脂を塗布し、その後、ラビング処理を行って、配向膜を厚さ１０００Å程度に形成する。
【００７５】
以上のようにして、対向基板３０を作製することができる。
【００７６】
＜液晶表示パネル作製工程＞
まず、例えば、ディスペンサを用いて、上記対向基板作製工程で作製された対向基板３０に、紫外線硬化及び熱硬化併用型樹脂などにより構成されたシール材を枠状に描画する。
【００７７】
続いて、上記シール材が描画された対向基板３０におけるシール材の内側の領域に液晶材料を滴下する。
【００７８】
さらに、上記液晶材料が滴下された対向基板３０と、上記アクティブマトリクス基板作製工程で作製されたアクティブマトリクス基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
【００７９】
最後に、上記貼合体に挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシール材を硬化させる。
【００８０】
以上のようにして、液晶表示パネル４０ａを作製することができる。その後、液晶表示パネル４０ａの表面及び裏面に偏光板をそれぞれ貼り付ける。なお、偏光板の貼り付けは、断線検出工程の前や後述する実装工程で行ってもよい。ここで、実装工程で偏光板の貼り付けを行う場合には、断線検出工程で断線が検出されなかった液晶表示パネル４０ａ又は断線修正工程で断線が修正された液晶表示パネル４０ａの表面及び裏面に偏光板をそれぞれ貼り付ける。
【００８１】
その後、作製された液晶表示パネル４０ａに対して、下記の断線検出工程を行い、ソース線３に断線の存在が検出された場合には、下記の断線修正工程を行うことにより、断線を修正する。
【００８２】
＜断線検出工程＞
例えば、各ゲート線１ａにバイアス電圧−１０Ｖ、周期１６．７ｍｓｅｃ、パルス幅５０μｓｅｃの＋１５Ｖのパルス電圧のゲート検査信号を入力して全てのＴＦＴ５をオン状態にする。さらに、各ソース線３に１６．７ｍｓｅｃ毎に極性が反転する±２Ｖの電位のソース検査信号を入力して、各ＴＦＴ５のソース電極３ａ及びドレイン電極３ｂを介して画素電極６に±２Ｖに対応した電荷を書き込む。それと同時に、共通電極１８に直流で−１Ｖの電位の共通電極検査信号を入力する。
【００８３】
このとき、画素電極６と共通電極１８との間に構成される液晶容量に電圧が印加され、その画素電極６で構成する画素が点灯状態になり、ノーマリーホワイトモード（電圧無印加時に白表示）では、白表示から黒表示となる。このとき、液晶表示パネル４０ａの裏面側に光源を配置することにより、その表示状態を目視により確認することができる。
【００８４】
なお、上記液晶表示パネル作製工程において、液晶表示パネル４０ａに偏光板を貼り付けない場合には、液晶表示パネル４０ａの表面側、及び液晶表示パネル４０ａと光源との間に、偏光板をそれぞれ配置して、表示状態を確認する。
【００８５】
また、断線が発生したソース線に沿った画素では、その画素電極６に所定の電荷が書き込むことができず、非点灯（輝点）となるので、ソース線３の断線箇所（Ｘ部）が検出される。
【００８６】
＜断線修正工程＞
まず、上記断線検出工程においてＸ部で断線が検出されたソース線３と第１配線Ｗａとの交差部分Ｍａ（図１参照）、及びそのソース線３と第２配線Ｗｂとの交差部分Ｍｂ（図１参照）に、図４に示すように、ＹＡＧレーザなどから発振されたレーザ光Ｌを絶縁基板１０ａ側から照射することにより、各交差部分Ｍａ及びＭｂのゲート絶縁膜１１にコンタクトホールＣを形成して、各配線を形成するメタル層を溶融させて、断線したソース線３の図１中下側部分と第１配線Ｗａとの導通、断線したソース線３の図１中上側部分と第２配線Ｗｂとの導通をそれぞれ取る。
【００８７】
続いて、断線したソース線３の図１中下側部分に接続された図１中外側の第１配線Ｗａの接続端子Ｓａａと、図１中右側の第２配線Ｗｂの接続端子Ｓｂとを半田付けにより接続することにより、図１中外側の第１配線Ｗａと図１中右側の第２配線Ｗｂとの導通を取る。
【００８８】
また、図１に示すように、図１右側の第２配線Ｗｂにおいて、第２経路Ｐｂをレーザ光の照射によりＹａ部で切断してもよい。これにより、断線を修正した後に不要になる第２経路Ｐｂにおける電気抵抗及び電気容量が削除されるので、断線修正後の第２配線Ｗｂにかかる負荷を軽くすることができる。
【００８９】
さらに、図１に示すように、図１外側の第１配線Ｗａをレーザ光の照射によりＹｂ部で切断してもよい。これにより、断線を修正した後に不要になる第１配線Ｗａの先の部分における電気抵抗及び電気容量が削除されるので、断線修正後の第１配線Ｗａにかかる負荷を軽くすることができる。
【００９０】
＜実装工程＞
予め、ゲート側ＰＷＢ４５ｂ及びソース側ＰＷＢ４５ａａに、２つのソース側ＴＣＰ４１ａａ、ゲート側ＴＣＰ４１ｂａ、ＦＰＣ４１ｃをＡＣＦを介してそれぞれ貼り付けておき、上記断線検出工程で断線が検出されなかった液晶表示パネル４０ａ又は断線修正工程で断線が修正された液晶表示パネル４０ａに、各ソース側ＴＣＰ４１ａａ、ゲート側ＴＣＰ４１ｂａをＡＣＦを介してそれぞれ貼り付ける。
【００９１】
以上のようにして、本実施形態の液晶表示装置５０ａを製造することができる。
【００９２】
以上説明したように、本実施形態の液晶表示装置５０ａ及びその製造方法によれば、各ブロックＢａ及びＢｂにおいて、各ソース線３の一方の端部に交差する第２配線Ｗｂが、各ソース線３の一方の端部側に設けられたソースドライバ４４ａからのソース信号が互いに異なる複数の経路Ｐａ及びＰｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成され、複数のソース線３が隣り合う複数本毎にほぼ２等分され、第２配線Ｗｂの各経路Ｐａ及びＰｂが、ほぼ２等分された複数のソース線３に配置されているので、第２配線Ｗｂが単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線Ｗｂの各経路Ｐａ及びＰｂの電気抵抗がＲ／２となり、第２配線Ｗｂの各経路Ｐａ及びＰｂとソース線３との交差部分の電気容量がＣ／２となり、第２配線Ｗｂの各経路Ｐａ及びＰｂの時定数がτ＝ＲＣ／４となる。ここで、断線検出工程で断線が検出されたソース線３の他方側には、断線修正工程において、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分にレーザ光Ｌを照射することにより、ソースドライバ４４ａａからのソース信号が第２配線Ｗｂ及び第１配線Ｗａの順に増幅回路Ａを介して供給されるので、上記のように、第２配線Ｗｂの各経路Ｐａ及びＰｂの時定数が小さくなることにより、断線を修正したソース線３における信号遅延を抑制することができる。
【００９３】
また、本実施形態の液晶表示装置５０ａによれば、各ブロックＢａ及びＢｂ毎にソースドライバ４４ａが設けられているので、各ブロックＢａ及びＢｂ毎にソース線３の断線を修正することができる。
【００９４】
《発明の実施形態２》
図５は、本実施形態の液晶表示装置５０ｂの平面図である。なお、以下の各実施形態において、図１〜図４と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００９５】
液晶表示装置５０ｂは、図５に示すように、液晶表示パネル４０ｂと、液晶表示パネル４０ｂの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられた２つのソース側ＳＯＦ（System on Film）４１ａｂと、液晶表示パネル４０ａの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｂとを備えている。
【００９６】
液晶表示パネル４０ｂは、図５に示すように、第１配線Ｗａ及び第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。
【００９７】
ソース側ＳＯＦ４１ａｂは、図５に示すように、増幅回路Ａを内蔵するソースドライバ４４ａｂが実装されたフィルム基板である。ここで、ソースドライバ４４ａｂには、各ブロックＢａ及びＢｂに配置する各ソース線３が接続されている。
【００９８】
ゲート側ＳＯＦ４１ｂｂは、図５に示すように、ゲートドライバ４４ｂが実装されたフィルム基板である。
【００９９】
液晶表示装置５０ｂは、図５に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｂの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｂを介して、各ソース側ＳＯＦ４１ａｂのソースドライバ４４ａｂの図中左端部にそれぞれ延びるように設けられた２本の第１配線Ｗａを有している。ここで、各第１配線Ｗａは、図５に示すように、ソースドライバ４４ａｂの内部を通る際に、増幅回路Ａを経由するように構成されている。
【０１００】
また、液晶表示装置５０ｂは、図５に示すように、各ブロックＢａ及びＢｂにおいて、図中の左側の配線群中の各ソース線３の図中上端部に交差するように略Ｌ字状に設けられた第１経路Ｐａと、図中の右側の配線群中の各ソース線３の図中上端部に交差するように略Ｕ字状に設けられた第２経路Ｐｂとを備えた２本の第２配線Ｗｂを有している。
【０１０１】
上記構成の液晶表示装置５０ｂは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１０２】
本実施形態の液晶表示装置５０ｂ及びその製造方法によれば、上記実施形態１と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｂからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１０３】
また、本実施形態の液晶表示装置５０ｂによれば、増幅回路Ａがソースドライバ４４ａｂに内蔵されているので、液晶表示パネル４０ｂに取り付ける外付け基板を削減することができる。
【０１０４】
《発明の実施形態３》
図６は、本実施形態の液晶表示装置５０ｃの平面図である。
【０１０５】
上記実施形態２では、ソースドライバ４４ａｂに増幅回路Ａが１つ内蔵されていたが、本実施形態では、ソースドライバ４４ａｃに増幅回路Ａが２つ内蔵されている。
【０１０６】
液晶表示装置５０ｃは、図６に示すように、液晶表示パネル４０ｃと、液晶表示パネル４０ｃの図中上端にＡＣＦ（不図示）を介してそれぞれ取り付けられた２つのソース側ＳＯＦ４１ａｃと、液晶表示パネル４０ｃの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｃとを備えている。
【０１０７】
液晶表示パネル４０ｃは、図６に示すように、第１配線Ｗａ及び第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。
【０１０８】
ソース側ＳＯＦ４１ａｃは、図６に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｃが実装されたフィルム基板である。ここで、ソースドライバ４４ａｃには、各ブロックＢａ及びＢｂに配置する各ソース線３が接続されている。
【０１０９】
ゲート側ＳＯＦ４１ｂｃは、図６に示すように、ゲートドライバ４４ｂが実装されたフィルム基板である。
【０１１０】
液晶表示装置５０ｃは、図６に示すように、ブロックＢａにおいて、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｃの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｃを介して、図中左側のソース側ＳＯＦ４１ａｃのソースドライバ４４ａｃの両端部にそれぞれ延びるように設けられた２本の第１配線Ｗａを有し、ブロックＢｂにおいて、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｃの図中下辺及び右辺に沿って延び、図中右側のソース側ＳＯＦ４１ａｃのソースドライバ４４ａｃの両端部にそれぞれ延びるように設けられた２本の第１配線Ｗａを有している。ここで、各第１配線Ｗａは、図６に示すように、ソースドライバ４４ａｃの内部を通る際に、増幅回路Ａを経由するように構成されている。
【０１１１】
また、液晶表示装置５０ｃは、図６に示すように、各ブロックＢａ及びＢｂにおいて、図中の左側の配線群中の各ソース線３の図中上端部に交差するように略Ｌ字状（又は略Ｕ字状）に設けられた第１経路Ｐａと、図中の右側の配線群中の各ソース線３の図中上端部に交差するように略Ｕ字状（又は略Ｌ字状）に設けられた第２経路Ｐｂとを備えた４本の第２配線Ｗｂを有している。ここで、各ブロックＢａ及びＢｂにおいて、図６に示すように、図中内側の第２配線Ｗｂは、図中外側の第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中内側の第１配線Ｗａに接続されている。
【０１１２】
上記構成の液晶表示装置５０ｃは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１１３】
本実施形態の液晶表示装置５０ｃ及びその製造方法によれば、上記実施形態１と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｃからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１１４】
《発明の実施形態４》
図７は、本実施形態の断線修正前の液晶表示装置５０ｄの平面図であり、図８は、本実施形態の断線修正後の液晶表示装置５０ｄの平面図である。
【０１１５】
上記各実施形態では、液晶表示パネルに対してソースドライバが２つ設けられていたが、本実施形態では、液晶表示パネル４０ｄに対してソースドライバ４４ａｄが１つ設けられている。
【０１１６】
液晶表示装置５０ｄは、図７に示すように、液晶表示パネル４０ｄと、液晶表示パネル４０ｄの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｄと、液晶表示パネル４０ａの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｄとを備えている。
【０１１７】
液晶表示パネル４０ｄは、図７に示すように、第１配線Ｗａ及び第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。
【０１１８】
ソース側ＳＯＦ４１ａｄは、図７に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。ここで、ソースドライバ４４ａｄには、図中左側の配線群Ｇａ、及び図中右側の配線群Ｇｂに配置する各ソース線３が接続されている。
【０１１９】
ゲート側ＳＯＦ４１ｂｄは、図７に示すように、ゲートドライバ４４ｂが実装されたフィルム基板である。
【０１２０】
液晶表示装置５０ｄは、図７に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｄの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｄを介して、ソース側ＳＯＦ４１ａｄのソースドライバ４４ａｄの図中左端部に延びるように、また、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｄの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｄのソースドライバ４４ａｄの図中右端部に延びるように、それぞれ設けられた２本の第１配線Ｗａを有している。ここで、各第１配線Ｗａは、図７に示すように、ソースドライバ４４ａｄの内部を通る際に、増幅回路Ａを経由するように構成されている。
【０１２１】
また、液晶表示装置５０ｄは、図７に示すように、図中の左側の配線群Ｇａ中の各ソース線３の図中上端部に交差するように略Ｌ字状（又は略Ｕ字状）に設けられた第１経路Ｐａと、図中の右側の配線群Ｇｂ中の各ソース線３の図中上端部に交差するように略Ｕ字状（又は略Ｌ字状）に設けられた第２経路Ｐｂとを備えた２本の第２配線Ｗｂを有している。ここで、図７に示すように、図中内側の第２配線Ｗｂは、図中左側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中右側に引き回された第１配線Ｗａに接続されている。
【０１２２】
上記構成の液晶表示装置５０ｄは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、図８に示すように、断線が検出されたソース線３と第１配線Ｗａとの交差部分Ｍａ、及びそのソース線３と第２配線Ｗｂとの交差部分Ｍｂに、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１２３】
また、図８に示すように、図中外側の第２配線Ｗｂにおいて、第２経路Ｐｂをレーザ光の照射によりＹｃ部で切断してもよい。これにより、断線を修正した後に不要になる第２経路Ｐｂの先の部分における電気抵抗及び電気容量が削除されるので、断線修正後の第２配線Ｗｂにかかる負荷を軽くすることができる。
【０１２４】
さらに、図８に示すように、図中内側の第１配線Ｗａをレーザ光の照射によりＹｄ部で切断してもよい。これにより、断線を修正した後に不要になる第１配線Ｗａの先の部分における電気抵抗及び電気容量が削除されるので、断線修正後の第１配線Ｗａにかかる負荷を軽くすることができる。
【０１２５】
本実施形態の液晶表示装置５０ｄ及びその製造方法によれば、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、上記実施形態１と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１２６】
《発明の実施形態５》
図９は、本実施形態の断線修正前の液晶表示装置５０ｅの平面図であり、図１０は、本実施形態の断線修正後の液晶表示装置５０ｅの平面図である。
【０１２７】
上記実施形態４では、各第１配線Ｗａが一方向に引き出されるように設けられていたが、本実施形態では、各第１配線Ｗａが互いに異なる２方向に引き出されるように設けられている。
【０１２８】
液晶表示装置５０ｅは、図９に示すように、液晶表示パネル４０ｅと、液晶表示パネル４０ｅの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｅと、液晶表示パネル４０ｅの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｅとを備えている。
【０１２９】
液晶表示パネル４０ｅは、図９に示すように、第１配線Ｗａ及び第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。
【０１３０】
ソース側ＳＯＦ４１ａｅは、図９に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１３１】
ゲート側ＳＯＦ４１ｂｅは、図９に示すように、ゲートドライバ４４ｂが実装されたフィルム基板である。
【０１３２】
液晶表示装置５０ｅは、図９に示すように、図中の左側の配線群Ｇａ中の各ソース線３の図中下端部に交差するように液晶表示パネル４０ｅの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｅを介して、ソース側ＳＯＦ４１ａｅの図中左辺及び上辺に沿って延びるように設けられた第１引出配線部Ｅａと、図中の右側の配線群Ｇｂ中の各ソース線３の図中下端部に交差するように液晶表示パネル４０ｅの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｅの図中右辺及び上辺に沿って延びるように設けられた第２引出配線部Ｅｂとを備えた２本の第１配線Ｗａを有している。
【０１３３】
また、液晶表示装置５０ｅは、図９に示すように、図中の左側の配線群Ｇａ中の各ソース線３の図中上端部に交差するように略Ｌ字状（又は略Ｕ字状）に設けられた第１経路Ｐａと、図中の右側の配線群Ｇｂ中の各ソース線３の図中上端部に交差するように略Ｕ字状（又は略Ｌ字状）に設けられた第２経路Ｐｂとを備えた２本の第２配線Ｗｂを有している。ここで、図９に示すように、図中内側の第２配線Ｗｂは、液晶表示パネル４０ｅにおいて図中外側の第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、液晶表示パネル４０ｅにおいて図中内側に引き回された第１配線Ｗａに接続されている。
【０１３４】
上記構成の液晶表示装置５０ｅは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、図１０に示すように、断線が検出されたソース線３と第１配線Ｗａとの交差部分Ｍａ、及びそのソース線３と第２配線Ｗｂとの交差部分Ｍｂに、レーザ光Ｌをそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１３５】
また、図１０に示すように、図中外側の第２配線Ｗｂにおいて、第２経路Ｐｂをレーザ光の照射によりＹｃ部で切断してもよい。これにより、断線を修正した後に不要になる第２経路Ｐｂの先の部分における電気抵抗及び電気容量が削除されるので、断線修正後の第２配線Ｗｂにかかる負荷を軽くすることができる。
【０１３６】
さらに、図１０に示すように、液晶表示パネル４０ｅにおいて図中内側の第１配線Ｗａをレーザ光の照射によりＹｄ部で切断してもよい。これにより、断線を修正した後に不要になる第１配線Ｗａの先の部分における電気抵抗及び電気容量が削除されるので、断線修正後の第１配線Ｗａにかかる負荷を軽くすることができる。
【０１３７】
本実施形態の液晶表示装置５０ｅ及びその製造方法によれば、上記実施形態４と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、上記実施形態１と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１３８】
また、本実施形態の液晶表示装置５０ｅによれば、各第１配線Ｗａが互いに異なる方向に引き出された第１引出配線部Ｅａ及び第２引出配線部Ｅｂにより構成されているので、各第１配線Ｗａにおける電気抵抗及び電気容量が小さくなることにより、断線を修正したソース線３における信号遅延を抑制することができる。
【０１３９】
《発明の実施形態６》
図１１は、本実施形態の液晶表示装置５０ｆの平面図である。
【０１４０】
上記実施形態４では、第２配線Ｗｂを構成する第１経路Ｐａ及び第２経路Ｐｂが先端で分割され、互いに独立するように設けられていたが、本実施形態では、第１経路Ｐａ及び第２経路Ｐｂが連結されている。
【０１４１】
液晶表示装置５０ｆは、図１１に示すように、液晶表示パネル４０ｆと、液晶表示パネル４０ｆの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｆと、液晶表示パネル４０ｆの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｄとを備えている。
【０１４２】
液晶表示パネル４０ｆは、図１１に示すように、第２配線Ｗｂの配線レイアウトを除いて、上記実施形態４の液晶表示パネル４０ｄと実質的に同じである。
【０１４３】
ソース側ＳＯＦ４１ａｆは、図１１に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１４４】
液晶表示装置５０ｆは、図１１に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｆの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｄを介して、ソース側ＳＯＦ４１ａｄのソースドライバ４４ａｄの図中左端部に延びるように、また、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｆの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｄのソースドライバ４４ａｄの図中右端部に延びるように、それぞれ設けられた２本の第１配線Ｗａを有している。
【０１４５】
また、液晶表示装置５０ｆは、図１１に示すように、各ソース線３の図中上端部に交差するように略枠状に設けられた２本の第２配線Ｗｂを有している。ここで、各第２配線Ｗｂは、図１１に示すように、ソースドライバ４４ａｄからのソース信号を第１配線Ｗａに、時計回りに供給する第１経路Ｐａと、反時計回りに供給する第２経路Ｐｂとを備えている。ここで、図１１に示すように、図中内側の第２配線Ｗｂは、図中左側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中右側に引き回された第１配線Ｗａに接続されている。
【０１４６】
上記構成の液晶表示装置５０ｆは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１４７】
本実施形態の液晶表示装置５０ｆ及びその製造方法によれば、上記実施形態４及び５と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、上記実施形態１と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１４８】
《発明の実施形態７》
図１２は、本実施形態の液晶表示装置５０ｇの平面図である。
【０１４９】
上記実施形態６では、各第１配線Ｗａが一方向に引き出されるように設けられていたが、本実施形態では、各第１配線Ｗａが互いに異なる２方向に引き出されるように設けられている。
【０１５０】
液晶表示装置５０ｇは、図１２に示すように、液晶表示パネル４０ｇと、液晶表示パネル４０ｇの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｇと、液晶表示パネル４０ｇの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｅとを備えている。
【０１５１】
液晶表示パネル４０ｇは、図１２に示すように、第１配線Ｗａの配線レイアウトを除いて、上記実施形態６の液晶表示パネル４０ｆと実質的に同じである。
【０１５２】
ソース側ＳＯＦ４１ａｇは、図１２に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１５３】
液晶表示装置５０ｇは、図１２に示すように、図中の左側の配線群Ｇａ中の各ソース線３の図中下端部に交差するように液晶表示パネル４０ｇの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｅを介して、ソース側ＳＯＦ４１ａｇの図中左辺及び上辺に沿って延びるように設けられた第１引出配線部Ｅａと、図中の右側の配線群Ｇｂ中の各ソース線３の図中下端部に交差するように液晶表示パネル４０ｇの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｇの図中右辺及び上辺に沿って延びるように設けられた第２引出配線部Ｅｂとを備えた２本の第１配線Ｗａを有している。
【０１５４】
また、液晶表示装置５０ｇは、図１２に示すように、各ソース線３の図中上端部に交差するように略枠状に設けられた２本の第２配線Ｗｂを有している。ここで、各第２配線Ｗｂは、図１２に示すように、ソースドライバ４４ａｄからのソース信号を第１配線Ｗａに、時計回りに供給する第１経路Ｐａと、反時計回りに供給する第２経路Ｐｂとを備えている。ここで、図１２に示すように、図中内側の第２配線Ｗｂは、液晶表示パネル４０ｇにおいて図中外側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、液晶表示パネル４０ｇにおいて図中内側に引き回された第１配線Ｗａに接続されている。
【０１５５】
上記構成の液晶表示装置５０ｇは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１５６】
本実施形態の液晶表示装置５０ｇ及びその製造方法によれば、上記実施形態４〜６と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、上記実施形態６と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１５７】
また、本実施形態の液晶表示装置５０ｇによれば、各第１配線Ｗａが互いに異なる方向に引き出されて分岐した第１引出配線部Ｅａ及び第２引出配線部Ｅｂにより構成されているので、各第１配線Ｗａにおける電気抵抗及び電気容量が小さくなることにより、断線を修正したソース線３における信号遅延を抑制することができる。
【０１５８】
《発明の実施形態８》
図１３は、本実施形態の液晶表示装置５０ｈの平面図である。
【０１５９】
上記実施形態６及び７では、各第２配線Ｗｂが２つの経路を有していたが、本実施形態では、各第２配線Ｗｂが３つの経路を有している。
【０１６０】
液晶表示装置５０ｈは、図１３に示すように、液晶表示パネル４０ｈと、液晶表示パネル４０ｈの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｈと、液晶表示パネル４０ｈの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｄとを備えている。
【０１６１】
液晶表示パネル４０ｈは、図１３に示すように、第２配線Ｗｂの配線レイアウトを除いて、上記実施形態６の液晶表示パネル４０ｆと実質的に同じである。
【０１６２】
ソース側ＳＯＦ４１ａｈは、図１３に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１６３】
液晶表示装置５０ｈは、図１３に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｈの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｄを介して、ソース側ＳＯＦ４１ａｈのソースドライバ４４ａｄの図中左端部に延びるように、また、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｈの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｈのソースドライバ４４ａｄの図中右端部に延びるように、それぞれ設けられた２本の第１配線Ｗａを有している。
【０１６４】
また、液晶表示装置５０ｈは、図１３に示すように、各ソース線３の図中上端部に交差するように略８の字状に設けられた２本の第２配線Ｗｂを有している。ここで、各第２配線Ｗｂは、図１３に示すように、ソースドライバ４４ａｄからのソース信号を第１配線Ｗａに、時計回りに供給する第１経路Ｐａと、反時計回りに供給する第２経路Ｐｂと、その中央を通って供給する第３経路Ｐｃとを備えている。また、図１３に示すように、図中内側の第２配線Ｗｂは、図中左側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中右側に引き回された第１配線Ｗａに接続されている。
【０１６５】
上記構成の液晶表示装置５０ｈは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１６６】
本実施形態の液晶表示装置５０ｈ及びその製造方法によれば、上記実施形態４〜７と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ、第２経路Ｐｂ及び第３経路Ｐｃを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１６７】
《発明の実施形態９》
図１４は、本実施形態の液晶表示装置５０ｉの平面図である。
【０１６８】
上記実施形態８では、各第２配線Ｗｂの３つの経路が連結していたが、本実施形態では、各第２配線Ｗｂの３つの経路が互いに独立するように設けられている。
【０１６９】
液晶表示装置５０ｉは、図１４に示すように、液晶表示パネル４０ｉと、液晶表示パネル４０ｉの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｉと、液晶表示パネル４０ｉの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｄとを備えている。
【０１７０】
液晶表示パネル４０ｉは、図１４に示すように、第２配線Ｗｂの配線レイアウトを除いて、上記実施形態８の液晶表示パネル４０ｈと実質的に同じである。
【０１７１】
ソース側ＳＯＦ４１ａｉは、図１４に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１７２】
液晶表示装置５０ｉは、図１４に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｈの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｄを介して、ソース側ＳＯＦ４１ａｉのソースドライバ４４ａｄの図中左端部に延びるように、また、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｉの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｉのソースドライバ４４ａｄの図中右端部に延びるように、それぞれ設けられた２本の第１配線Ｗａを有している。
【０１７３】
また、液晶表示装置５０ｉは、図１４に示すように、図中の左側の配線群Ｇａ中の各ソース線３の図中上端部に交差するように略Ｌ字状に設けられた第１経路Ｐａと、図中の右側の配線群Ｇｂ中の各ソース線３の図中上端部に交差するように略Ｕ字状に設けられた第２経路Ｐｂと、図中の中央側の配線群Ｇｃ中の各ソース線３の図中上端部に交差するように略Ｔ字状に設けられた第３経路Ｐｃとを備えた２本の第２配線Ｗｂを有している。ここで、図１４に示すように、図中内側の第２配線Ｗｂは、図中左側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中右側に引き回された第１配線Ｗａに接続されている。
【０１７４】
上記構成の液晶表示装置５０ｉは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１７５】
本実施形態の液晶表示装置５０ｉ及びその製造方法によれば、上記実施形態４〜８と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ、第２経路Ｐｂ及び第３経路Ｐｃを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成され、各配線群Ｇａ、Ｇｂ及びＧｃにより複数のソース線３が隣り合う複数本毎にほぼ３等分され、第２配線Ｗｂの各経路Ｐａ、Ｐｂ及びＰｃが、ほぼ３等分された複数のソース線３毎に配置されているので、第２配線Ｗｂが単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線Ｗｂの各経路Ｐａ、Ｐｂ及びＰｃの電気抵抗がＲ／３となり、第２配線Ｗｂの各経路Ｐａ、Ｐｂ及びＰｃとソース線３との交差部分の電気容量がＣ／３となり、第２配線の各経路の時定数がτ＝ＲＣ／９となることにより、断線を修正したソース線３における信号遅延を抑制することができる。
【０１７６】
《発明の実施形態１０》
図１５は、本実施形態の液晶表示装置５０ｊの平面図である。
【０１７７】
上記実施形態９では、第３経路Ｐｃがソースドライバ４４ａｄの中央部分を通っていたが、本実施形態では、第３経路Ｐｃがソースドライバ４４ａｄの外側を通っている。
【０１７８】
液晶表示装置５０ｊは、図１５に示すように、液晶表示パネル４０ｊと、液晶表示パネル４０ｊの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｊと、液晶表示パネル４０ｊの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｄとを備えている。
【０１７９】
液晶表示パネル４０ｊは、図１５に示すように、第２配線Ｗｂの配線レイアウトを除いて、上記実施形態９の液晶表示パネル４０ｉと実質的に同じである。
【０１８０】
ソース側ＳＯＦ４１ａｊは、図１５に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１８１】
液晶表示装置５０ｊは、図１５に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｊの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｄを介して、ソース側ＳＯＦ４１ａｊのソースドライバ４４ａｄの図中左端部に延びるように、また、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｊの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｊのソースドライバ４４ａｄの図中右端部に延びるように、それぞれ設けられた２本の第１配線Ｗａを有している。
【０１８２】
また、液晶表示装置５０ｊは、図１５に示すように、図中の左側の配線群Ｇａ中の各ソース線３の図中上端部に交差するように略Ｌ字状に設けられた第１経路Ｐａと、図中の右側の配線群Ｇｂ中の各ソース線３の図中上端部に交差するように略Ｕ字状に設けられた第２経路Ｐｂと、図中の中央側の配線群Ｇｃ中の各ソース線３の図中上端部に交差するように略Ｗ字状に設けられた第３経路Ｐｃとを備えた２本の第２配線Ｗｂを有している。ここで、図１５に示すように、図中内側の第２配線Ｗｂは、図中左側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中右側に引き回された第１配線Ｗａに接続されている。
【０１８３】
上記構成の液晶表示装置５０ｊは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１８４】
本実施形態の液晶表示装置５０ｊ及びその製造方法によれば、上記実施形態４〜９と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、上記実施形態９と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ、第２経路Ｐｂ及び第３経路Ｐｃを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０１８５】
《発明の実施形態１１》
図１６は、本実施形態の液晶表示装置５０ｋの平面図である。
【０１８６】
上記実施形態９及び１０では、各第２配線Ｗｂが３つの経路を有していたが、本実施形態では、各第２配線Ｗｂが４つの経路を有している。
【０１８７】
液晶表示装置５０ｋは、図１６に示すように、液晶表示パネル４０ｋと、液晶表示パネル４０ｋの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｋと、液晶表示パネル４０ｋの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｄとを備えている。
【０１８８】
液晶表示パネル４０ｋは、図１６に示すように、第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１０の液晶表示パネル４０ｊと実質的に同じである。
【０１８９】
ソース側ＳＯＦ４１ａｋは、図１６に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１９０】
液晶表示装置５０ｋは、図１６に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｋの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｄを介して、ソース側ＳＯＦ４１ａｋのソースドライバ４４ａｄの図中左端部に延びるように、また、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｋの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｋのソースドライバ４４ａｄの図中右端部に延びるように、それぞれ設けられた２本の第１配線Ｗａを有している。
【０１９１】
また、液晶表示装置５０ｋは、図１６に示すように、図中の左端の配線群Ｇａ中の各ソース線３の図中上端部に交差するように略Ｌ字状に設けられた第１経路Ｐａと、図中の左から２番目の配線群Ｇｂ中の各ソース線３の図中上端部に交差するように略Ｗ字状に設けられた第２経路Ｐｂと、図中の左から３番目の配線群Ｇｃ中の各ソース線３の図中上端部に交差するように略Ｗ字状に設けられた第３経路Ｐｃと、図中の右端の配線群Ｇｄ中の各ソース線３の図中上端部に交差するように略Ｕ字状に設けられた第４経路Ｐｄとを備えた２本の第２配線Ｗｂを有している。ここで、図１６に示すように、図中内側の第２配線Ｗｂは、図中左側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中右側に引き回された第１配線Ｗａに接続されている。
【０１９２】
上記構成の液晶表示装置５０ｋは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０１９３】
本実施形態の液晶表示装置５０ｋ及びその製造方法によれば、上記実施形態４〜１０と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ、第２経路Ｐｂ、第３経路Ｐｃ及び第４経路Ｐｄを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成され、各配線群Ｇａ、Ｇｂ、Ｇｃ及びＧｄにより複数のソース線３が隣り合う複数本毎にほぼ４等分され、第２配線Ｗｂの各経路Ｐａ、Ｐｂ、Ｐｃ及びＰｄが、ほぼ４等分された複数のソース線３毎に配置されているので、第２配線Ｗｂが単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線Ｗｂの各経路Ｐａ、Ｐｂ、Ｐｃ及びＰｄの電気抵抗がＲ／４となり、第２配線Ｗｂの各経路Ｐａ、Ｐｂ、Ｐｃ及びＰｄとソース線３との交差部分の電気容量がＣ／４となり、第２配線の各経路の時定数がτ＝ＲＣ／１６となることにより、断線を修正したソース線３における信号遅延を抑制することができる。
【０１９４】
《発明の実施形態１２》
図１７は、本実施形態の液晶表示装置５０ｍの平面図である。
【０１９５】
上記実施形態１１では、各第２配線Ｗｂが４つの経路を有していたが、本実施形態では、各第２配線Ｗｂが５つの経路を有している。
【０１９６】
液晶表示装置５０ｍは、図１７に示すように、液晶表示パネル４０ｍと、液晶表示パネル４０ｍの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｍと、液晶表示パネル４０ｍの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＳＯＦ４１ｂｄとを備えている。
【０１９７】
液晶表示パネル４０ｍは、図１７に示すように、第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１１の液晶表示パネル４０ｋと実質的に同じである。
【０１９８】
ソース側ＳＯＦ４１ａｍは、図１７に示すように、２つの増幅回路Ａを内蔵するソースドライバ４４ａｄが実装されたフィルム基板である。
【０１９９】
液晶表示装置５０ｍは、図１７に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｍの図中下辺に沿って延びると共に、ゲート側ＳＯＦ４１ｂｄを介して、ソース側ＳＯＦ４１ａｍのソースドライバ４４ａｄの図中左端部に延びるように、また、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｍの図中下辺及び右辺に沿って延びると共に、ソース側ＳＯＦ４１ａｍのソースドライバ４４ａｄの図中右端部に延びるように、それぞれ設けられた２本の第１配線Ｗａを有している。
【０２００】
また、液晶表示装置５０ｍは、図１７に示すように、図中の左端の配線群Ｇａ中の各ソース線３の図中上端部に交差するように略Ｌ字状に設けられた第１経路Ｐａと、図中の左から２番目の配線群Ｇｂ中の各ソース線３の図中上端部に交差するように略Ｗ字状に設けられた第２経路Ｐｂと、図中の中央の配線群Ｇｃ中の各ソース線３の図中上端部に交差するように略Ｔ字状に設けられた第３経路Ｐｃと、図中の右から２番目の配線群Ｇｄ中の各ソース線３の図中上端部に交差するように略Ｗ字状に設けられた第４経路Ｐｄと、図中の右端の配線群Ｇｅ中の各ソース線３の図中上端部に交差するように略Ｕ字状に設けられた第５経路Ｐｅとを備えた２本の第２配線Ｗｂを有している。ここで、図１７に示すように、図中内側の第２配線Ｗｂは、図中左側に引き回された第１配線Ｗａに接続され、図中外側の第２配線Ｗｂは、図中右側に引き回された第１配線Ｗａに接続されている。
【０２０１】
上記構成の液晶表示装置５０ｍは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａ及び第２配線Ｗｂとの各交差部分に、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０２０２】
本実施形態の液晶表示装置５０ｍ及びその製造方法によれば、上記実施形態４〜１１と同様に、ソースドライバ４４ａｄが１つであるので、断線が発生したソース線３の位置による信号遅延が起こり易いものの、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｄからのソース信号が互いに異なる第１経路Ｐａ、第２経路Ｐｂ、第３経路Ｐｃ、第４経路Ｐｄ及び第５経路Ｐｅを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成され、各配線群Ｇａ、Ｇｂ、Ｇｃ、Ｇｄ及びＧｅにより複数のソース線３が隣り合う複数本毎にほぼ５等分され、第２配線Ｗｂの各経路Ｐａ、Ｐｂ、Ｐｃ、Ｐｄ及びＰｅが、ほぼ５等分された複数のソース線３毎に配置されているので、第２配線Ｗｂが単にＬ字状に設けられた場合（図２１参照、第２配線の時定数τ＝ＲＣ）と比較して、第２配線Ｗｂの各経路Ｐａ、Ｐｂ、Ｐｃ、Ｐｄ及びＰｅの電気抵抗がＲ／５となり、第２配線Ｗｂの各経路Ｐａ、Ｐｂ、Ｐｃ、Ｐｄ及びＰｅとソース線３との交差部分の電気容量がＣ／５となり、第２配線の各経路の時定数がτ＝ＲＣ／２５となることにより、断線を修正したソース線３における信号遅延を抑制することができる。
【０２０３】
《発明の実施形態１３》
図１８は、本実施形態の液晶表示装置５０ｎの平面図である。
【０２０４】
上記各実施形態では、ソースドライバがフィルム基板上に設けられていたが、本実施形態では、ソースドライバ４４ａｎが液晶表示パネル４０ｎ上に設けられている。
【０２０５】
液晶表示装置５０ｎは、図１８に示すように、液晶表示パネル４０ｎと、液晶表示パネル４０ｎの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＦＰＣ４１ａｎと、液晶表示パネル４０ｎの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＦＰＣ（不図示）とを備えている。
【０２０６】
液晶表示パネル４０ｎは、図１８に示すように、図中上辺に沿って実装されたソースドライバ４４ａｎを有し、第１配線Ｗａ及び第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。ここで、ソースドライバ４４ａｎには、各ソース線３が接続されている。
【０２０７】
ソース側ＦＰＣ４１ａｎは、図１８に示すように、液晶表示パネル４０ｎを外部に接続するためのフィルム基板である。
【０２０８】
液晶表示装置５０ｎは、図１８に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｎの図中下辺及び左辺に沿って延びると共に、ソース側ＦＰＣ４１ａｎを介して、ソースドライバ４４ａｎの図中左端部に延びるように設けられた第１配線Ｗａを有している。ここで、第１配線Ｗａは、図１８に示すように、ソースドライバ４４ａｎの内部を通る際に、増幅回路Ａを経由するように構成されている。
【０２０９】
また、液晶表示装置５０ｎは、図１８に示すように、各ソース線３の図中上端部に交差するように略枠状に設けられた第２配線Ｗｂを有している。ここで、第２配線Ｗｂは、図１８に示すように、ソースドライバ４４ａｎからのソース信号を第１配線Ｗａに、時計回りに供給する第１経路Ｐａと、反時計回りに供給する第２経路Ｐｂとを備えている。
【０２１０】
上記構成の液晶表示装置５０ｎは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａとの交差部分Ｍａ、及びそのソース線３と第２配線Ｗｂとの交差部分Ｍｂに、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０２１１】
本実施形態の液晶表示装置５０ｎ及びその製造方法によれば、上記実施形態５と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｎからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０２１２】
また、本実施形態の液晶表示装置５０ｎによれば、ソースドライバ４４ａｎが液晶表示パネル４０ｎに設けられ、第１配線Ｗａ及び第２配線Ｗｂがソース側ＦＰＣ４１ａｎを経由するように設けられているので、ソースドライバ４４ａｎの周囲の配線レイアウトを単純化することができる。
【０２１３】
《発明の実施形態１４》
図１９は、本実施形態の液晶表示装置５０ｐの平面図である。
【０２１４】
上記実施形態１３では、第１配線Ｗａ及び第２配線Ｗｂがソース側ＦＰＣ４１ａｎを経由していたが、本実施形態では、第１配線Ｗａ及び第２配線Ｗｂがソース側ＳＯＦ４１ａｐ及びソース側ＰＷＢ４５ａｐを経由している。
【０２１５】
液晶表示装置５０ｐは、図１９に示すように、液晶表示パネル４０ｐと、液晶表示パネル４０ｐの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＳＯＦ４１ａｐと、ソース側ＳＯＦ４１ａｐの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＰＷＢ４５ａｐと、液晶表示パネル４０ｐの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＦＰＣ（不図示）とを備えている。
【０２１６】
液晶表示パネル４０ｐは、図１９に示すように、第１配線Ｗａ及び第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１の液晶表示パネル４０ａと実質的に同じである。
【０２１７】
ソース側ＳＯＦ４１ａｐは、図１９に示すように、増幅回路Ａを内蔵するソースドライバ４４ａｐが実装されたフィルム基板である。ここで、ソースドライバ４４ａｐには、各ソース線３が接続されている。
【０２１８】
液晶表示装置５０ｐは、図１９に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｐの図中下辺及び左辺に沿って延びると共に、ソース側ＳＯＦ４１ａｐ及びソース側ＰＷＢ４５ａｐを介して、ソースドライバ４４ａｐの図中左端部に延びるように設けられた第１配線Ｗａを有している。ここで、第１配線Ｗａは、図１９に示すように、ソースドライバ４４ａｐの内部を通る際に、増幅回路Ａを経由するように構成されている。
【０２１９】
また、液晶表示装置５０ｐは、図１９に示すように、各ソース線３の図中上端部に交差するように略枠状に設けられた第２配線Ｗｂを有している。ここで、第２配線Ｗｂは、図１９に示すように、ソースドライバ４４ａｐからのソース信号を第１配線Ｗａに、時計回りに供給する第１経路Ｐａと、反時計回りに供給する第２経路Ｐｂとを備えている。
【０２２０】
上記構成の液晶表示装置５０ｐは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａとの交差部分Ｍａ、及びそのソース線３と第２配線Ｗｂとの交差部分Ｍｂに、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０２２１】
本実施形態の液晶表示装置５０ｐ及びその製造方法によれば、上記実施形態５と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｐからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０２２２】
また、本実施形態の液晶表示装置５０ｐによれば、ソースドライバ４４ａｐがソース側ＳＯＦ４１ａｐに設けられ、第１配線Ｗａ及び第２配線Ｗｂがソース側ＳＯＦ４１ａｐ及びソース側ＰＷＢ４５ａｐを経由するように設けられているので、ソース側ＳＯＦ４１ａｐにおける配線レイアウトを単純化することができる。
【０２２３】
《発明の実施形態１５》
図２０は、本実施形態の液晶表示装置５０ｑの平面図である。
【０２２４】
上記実施形態１３では、第１配線Ｗａ及び第２配線Ｗｂがソース側ＦＰＣ４１ａｎを経由し、上記実施形態１４では、第１配線Ｗａ及び第２配線Ｗｂがソース側ＳＯＦ４１ａｐ及びソース側ＰＷＢ４５ａｐを経由していたが、本実施形態では、第１配線Ｗａ及び第２配線Ｗｂが液晶表示パネル４０ｑ内のみに配置されている。
【０２２５】
液晶表示装置５０ｑは、図２０に示すように、液晶表示パネル４０ｑと、液晶表示パネル４０ｑの図中上端にＡＣＦ（不図示）を介して取り付けられたソース側ＦＰＣ４１ａｑと、液晶表示パネル４０ｑの図中左端にＡＣＦ（不図示）を介して取り付けられたゲート側ＦＰＣ（不図示）とを備えている。
【０２２６】
液晶表示パネル４０ｑは、図２０に示すように、図中上辺に沿ってソースドライバ４４ａｑが実装され、第１配線Ｗａ及び第２配線Ｗｂの配線レイアウトを除いて、上記実施形態１３の液晶表示パネル４０ｎと実質的に同じである。
【０２２７】
ソース側ＦＰＣ４１ａｑは、図２０に示すように、液晶表示パネル４０ｑを外部に接続するためのフィルム基板である。
【０２２８】
液晶表示装置５０ｑは、図２０に示すように、各ソース線３の図中下端部に交差するように液晶表示パネル４０ｑの図中下辺及び左辺に沿って延びると共に、ソースドライバ４４ａｑの図中左端部に延びるように設けられた第１配線Ｗａを有している。ここで、第１配線Ｗａは、図２０に示すように、ソースドライバ４４ａｑの内部を通る際に、増幅回路Ａを経由するように構成されている。
【０２２９】
また、液晶表示装置５０ｑは、図２０に示すように、各ソース線３の図中上端部に交差するように略枠状に設けられた第２配線Ｗｂを有している。ここで、第２配線Ｗｂは、図２０に示すように、ソースドライバ４４ａｑからのソース信号を第１配線Ｗａに、時計回りに供給する第１経路Ｐａと、反時計回りに供給する第２経路Ｐｂとを備えている。
【０２３０】
上記構成の液晶表示装置５０ｑは、上記実施形態１の液晶表示装置５０ａにおける配線レイアウトを変更すれば製造することができ、第１配線Ｗａ及び第２配線Ｗｂがそれぞれ予め接続されているので、断線が検出されたソース線３と第１配線Ｗａとの交差部分Ｍａ、及びそのソース線３と第２配線Ｗｂとの交差部分Ｍｂに、レーザ光をそれぞれ照射するだけで、ソース線３の断線を修正することができる。
【０２３１】
本実施形態の液晶表示装置５０ｑ及びその製造方法によれば、上記実施形態５と同様に、各ソース線３の一方の端部に交差する第２配線Ｗｂが、ソースドライバ４４ａｑからのソース信号が互いに異なる第１経路Ｐａ及び第２経路Ｐｂを介して各ソース線３の他方の端部に交差する第１配線Ｗａに供給されるように構成されているので、断線を修正したソース線３における信号遅延を抑制することができる。
【０２３２】
また、本実施形態の液晶表示装置５０ｑによれば、ソースドライバ４４ａｑ、第１配線Ｗａ及び第２配線Ｗｂが液晶表示パネル４０ｑに設けられているので、液晶表示パネル４０ｑに取り付けられたソース側ＦＰＣ４１ａｑにおける配線レイアウトを単純化することができる。
【０２３３】
上記各実施形態では、液晶表示パネルを作製した後に、断線を修正する液晶表示装置及びその製造方法を例示したが、本発明は、上記実施形態１５の液晶表示パネル４０ｑを構成するアクティブマトリクス基板を作製した後に、断線を修正してもよい。この場合、アクティブマトリクス基板は、対向基板との間に液晶層を封入することにより液晶表示装置を構成してもよく、また、例えば、Ｘ線センサーなどのように、各画素電極に帯電する電荷を読み取るセンサー基板を構成してもよい。なお、後者の場合には、液晶層や液晶層を封入しておくための対向基板が不要である。
【０２３４】
また、上記各実施形態では、表示装置として、液晶表示装置を例示したが、本発明は、有機ＥＬ（Electro Luminescence）表示装置やＦＥＤ（Field Emission Display）などの他の表示装置にも適用することができる。
【０２３５】
また、上記各実施形態では、断線を修正する表示用配線として、ソース線を例示したが、本発明は、ゲート線の断線の修正にも適用できるだけでなく、ゲート線及びソース線の間が短絡した場合に、その短絡した部分を挟むようにゲート線又はソース線をレーザ光の照射などにより切断して、ゲート線又はソース線を断線状態にした後に、そのゲート線又はソース線の断線を上記各実施形態のように修正することにより、ゲート線及びソース線の間の短絡の修正にも適用することができる。
【０２３６】
また、上記各実施形態では、第１配線及び第２配線が液晶表示パネルにおいてそれぞれ一体に形成されていたが、第１配線及び第２配線は、互いに接続可能に設けられた複数の配線部によりそれぞれ構成されていてもよい。
【０２３７】
また、上記実施形態１〜５では、第２配線Ｗｂの第１経路Ｐａ及び第２経路Ｐｂがソースドライバの中央の位置で分割された構成を例示したが、第１経路Ｐａ及び第２経路Ｐｂは、ソース線の配線群の両端で断線を修正したときの各経路の負荷（電気抵抗と電気容量との積）が等しくなるように、適宜位置を調整して分割してもよい。
【産業上の利用可能性】
【０２３８】
以上説明したように、本発明は、断線を修正した表示用配線における信号遅延を抑制することができるので、ソースドライバの個数の削減が要望されるパーソナルナビゲーション、産業機器、情報端末などの用途の中小型機種を始め、ノートパソコン、モニター、液晶テレビなどの用途の液晶表示装置について有用である。
【符号の説明】
【０２３９】
Ａ      増幅回路
Ｂａ〜Ｂｅ    ブロック
Ｅａ    第１引出配線部
Ｅｂ    第２引出配線部
Ｇａ〜Ｇｅ    配線群
Ｌ      レーザ光
Ｐａ〜Ｐｅ    経路
Ｗａ    第１配線
Ｗｂ    第２配線
３      ソース線（表示用配線）
２０ａ        アクティブマトリクス基板
４０ａ〜４０ｋ，４０ｍ，４０ｎ，４０ｐ，４０ｑ    液晶表示パネル
４１ａａ      ソース側ＴＣＰ（フィルム基板）
４１ａｂ〜４１ａｋ，４１ａｍ，４１ａｎ，４１ａｐ  ソース側ＳＯＦ（フィルム基板）
４１ａｑ      ソース側ＦＰＣ（フィルム基板）
４４ａ        ソースドライバ（駆動回路）
４５ａａ，４５ａｐ    ソース側ＰＷＢ（プリント基板）
５０ａ〜５０ｋ，５０ｍ，５０ｎ，５０ｐ，５０ｑ    液晶表示装置
【国際調査報告】
2010041361.tif 000024
2010041361.tif 000025
2010041361.tif 000026
2010041361.tif 000027
2010041361.tif 000028
2010041361.tif 000029
2010041361.tif 000030
2010041361.tif 000031