(57)【要約】  負荷からのフィードバックを得ることなく、負荷の軽重に応じて自動的且つ連続的にＰＦＣコンバータの出力電圧を最適な値に制御できるようにしたスイッチング電源装置を構成する。  ＰＦＣコンバータ（１０１）の入力端（Ｐ１１−Ｐ１２）には交流入力電源Ｖａｃが入力され、出力端（Ｐ２１−Ｐ２２）にはＤＣ−ＤＣコンバータ（１００）が接続される。ＤＣ−ＤＣコンバータ（１００）の出力には負荷（９９）が接続される。ディジタル信号処理回路（１３）は、出力電圧の目標値に対する出力電圧の検出値の誤差である出力電圧誤差と入力電圧の検出値との積を電流基準振幅値とし、この電流基準振幅値とインダクタに流れる電流との差に応じてスイッチング素子（Ｑ１）のオン時間を制御する。また、負荷が軽負荷状態から重負荷状態になるにつれて出力電圧が上昇するように、出力電圧の目標値または出力電圧誤差を電流基準振幅値の比例値で補正する。
2010109694.tif 000002
【特許請求の範囲】
【請求項１】
交流入力電源から入力される交流電圧を整流する整流回路と、前記整流回路の後段に接続された、インダクタ及びスイッチング素子を含む直列回路と、前記スイッチング素子に並列接続された整流平滑回路と、前記交流入力電源から入力される入力電流が前記交流電圧に対して相似形となるように前記スイッチング素子を制御するスイッチング制御手段と、を備えたＰＦＣコンバータと、
前記ＰＦＣコンバータの後段に接続された、少なくとも１次巻線及び２次巻線を有するトランスと、前記１次巻線に接続される１次側回路と、前記２次巻線に接続されて負荷へ電源電圧を出力する２次側回路とを含む絶縁型ＤＣ−ＤＣコンバータと、を有するスイッチング電源装置であって、
前記交流入力電源から入力される入力電圧を検出する入力電圧検出手段と、
前記インダクタに流れる電流または前記スイッチング素子に流れる電流を検出する電流検出手段と、
前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、
を備え、
前記スイッチング制御手段は、前記出力電圧の目標値に対する前記出力電圧の検出値の誤差である出力電圧誤差と前記入力電圧の検出値との積を電流基準振幅値とし、この電流基準振幅値と前記電流検出手段によって検出された電流との差に応じて前記スイッチング素子のオン時間を制御する手段であり、
前記負荷が軽負荷状態から重負荷状態になるにつれて、前記出力電圧が上昇するように、前記出力電圧の目標値または前記出力電圧誤差を、前記電流基準振幅値の比例値で補正する出力電圧制御値補正手段を設けたスイッチング電源装置。
【請求項２】
交流入力電源から入力される交流電圧を整流する整流回路と、前記整流回路の後段に接続された、インダクタ及びスイッチング素子を含む直列回路と、前記スイッチング素子に並列接続された整流平滑回路と、前記交流入力電源から入力される入力電流が前記交流電圧に対して相似形となるように前記スイッチング素子を制御するスイッチング制御手段と、を備えたＰＦＣコンバータと、
前記ＰＦＣコンバータの後段に接続された、少なくとも１次巻線及び２次巻線を有するトランスと、前記１次巻線に接続される１次側回路と、前記２次巻線に接続されて負荷へ電源電圧を出力する２次側回路とを含む絶縁型ＤＣ−ＤＣコンバータと、を有するスイッチング電源装置であって、
前記交流入力電源から入力される入力電圧を検出する入力電圧検出手段と、
前記インダクタに流れる電流または前記スイッチング素子に流れる電流を検出する電流検出手段と、
前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、
を備え、
前記スイッチング制御手段は、前記出力電圧の目標値に対する前記出力電圧の検出値の誤差である出力電圧誤差と前記入力電圧の検出値との積を電流基準振幅値とし、前記電流検出手段によって検出された電流が前記電流基準振幅値に達したときに前記スイッチング素子をオフする手段であり、
前記負荷が軽負荷状態から重負荷状態になるにつれて、前記出力電圧が上昇するように、前記出力電圧の目標値または前記出力電圧誤差を、前記電流検出手段により検出された電流の実効値または平均値、及び前記電流基準振幅値の比例値で補正する出力電圧制御値補正手段を設けたスイッチング電源装置。
【請求項３】
前記スイッチング制御手段及び前記出力電圧制御値補正手段は、前記出力電圧の目標値に相当するディジタル値を保持するＤＳＰ（Digital Signal Processor）で構成され、前記出力電圧制御値補正手段は、前記ディジタル値を前記電流基準振幅値の比例値で補正するようにした、請求項１または２に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、交流電源を入力して直流電圧を出力する電源装置に関し、特に高調波電流を抑制するＰＦＣコンバータを備えたスイッチング電源装置に関するものである。
【背景技術】
【０００２】
商用電源に接続される電気機器は、その電力容量に応じて高調波電流規制があり、商用電源を入力とするスイッチング電源装置はそれをクリアするためにＰＦＣ（力率改善回路）コンバータを備えている場合が多い。【０００３】
商用交流電源を入力電源とする一般的なスイッチング電源装置は、商用交流電源を整流平滑して直流電圧に変換した後、それをＤＣ−ＤＣコンバータでスイッチングするので入力電流は不連続となり、正弦波から大きく歪む。このことが高調波電流の生じる原因である。【０００４】
そこで、この高調波電流を抑制することを目的として、全波整流回路の後段で且つ平滑コンデンサによる平滑回路の手前にＰＦＣコンバータが設けられている。
このＰＦＣコンバータはチョッパ回路で構成され、入力電流波形が入力電圧波形に相似形で同位相の正弦波状になるように動作する。そのため高調波電流が一定レベル以下に抑えられ、力率も改善される。【０００５】
このようなＰＦＣコンバータは一種の昇圧コンバータであるので、ＰＦＣコンバータ自体の変換効率の良し悪しが電源装置全体の電力変換効率に影響を及ぼす。ＰＦＣコンバータの出力電圧を不必要に昇圧すると電力変換効率は低下する。【０００６】
後段のＤＣ−ＤＣコンバータ回路及びその負荷状態に関わらず、ＰＦＣコンバータの出力電圧（＝後段のＤＣ−ＤＣコンバータの入力電圧）が一定になるように制御すると、軽負荷の場合、後段のＤＣ−ＤＣコンバータにとっては、過剰に高い入力電圧が印加されて電力変換効率が低下する。【０００７】
これを防ぐ従来技術として特許文献１、特許文献２がある。
特許文献１の電源装置は、ＰＦＣコンバータが入力電圧のピーク値よりある一定値だけ高い電圧を出力するように制御するものである。【０００８】
特許文献２の電源装置は、負荷からのフィードバックに応じて、軽負荷である時はＰＦＣコンバータの動作を止めるものである。
ここで、特許文献２に示されているスイッチング電源装置の構成を、図１を参照して説明する。図１に示すスイッチング電源装置は、広範囲の交流入力電圧１を直流電圧に変換する整流器２、この整流出力をＤＣ−ＤＣコンバータ４ａに供給する昇圧型電力変換器３ａ、その制御を行うＰＦＣ制御回路４２ａ、負荷の状態を検出する負荷検出回路４１、出力電圧の制御を行う出力電圧制御部４３、ＰＦＣ制御回路の動作／停止を切り替えるＰＦＣオン／オフ回路４４を備えている。【０００９】
ＰＦＣオン／オフ回路４４は、負荷検出回路４１の検出出力値と負荷状態を判定するための判定基準値とを比較し、その比較結果によりＰＦＣ制御回路４２ａはＰＦＣコンバータの動作又は停止を行なう。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−２６８８９７号公報
【特許文献２】特開２００７−１８１３６２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、特許文献１の電源装置では、負荷に関係なく入力電圧のみによってＰＦＣコンバータの出力電圧が決まってしまうという問題があった。特許文献２の電源装置では、負荷の軽重を検出し、フィードバックするための専用の回路が必要になる、という問題があった。【００１２】
そこで、この発明の目的は、負荷からのフィードバックを得ることなく、負荷の軽重に応じて自動的且つ連続的にＰＦＣコンバータの出力電圧を最適な値に制御できるようにしたスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１３】
前記課題を解決するために、この発明は次のように構成する。
（１）交流入力電源から入力される交流電圧を整流する整流回路と、前記整流回路の後段に接続された、インダクタ及びスイッチング素子を含む直列回路と、前記スイッチング素子に並列接続された整流平滑回路と、前記交流入力電源から入力される入力電流が前記交流電圧に対して相似形となるように前記スイッチング素子を制御するスイッチング制御手段と、を備えたＰＦＣコンバータと、
前記ＰＦＣコンバータの後段に接続された、少なくとも１次巻線及び２次巻線を有するトランスと、前記１次巻線に接続される１次側回路と、前記２次巻線に接続されて負荷へ電源電圧を出力する２次側回路とを含む絶縁型ＤＣ−ＤＣコンバータと、を有するスイッチング電源装置であって、
前記交流入力電源から入力される入力電圧を検出する入力電圧検出手段と、
前記インダクタに流れるまたは前記スイッチング素子に流れる電流を検出する電流検出手段と、
前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、
を備え、
前記スイッチング制御手段は、前記出力電圧の目標値に対する前記出力電圧の検出値の誤差である出力電圧誤差と前記入力電圧の検出値との積を電流基準振幅値とし、この電流基準振幅値と前記電流検出手段によって検出された電流との差に応じて前記スイッチング素子のオン時間を制御する手段であり、
前記負荷が軽負荷状態から重負荷状態になるにつれて、前記出力電圧が上昇するように、前記出力電圧の目標値または前記出力電圧誤差を前記電流基準振幅値の比例値で補正する出力電圧制御値補正手段を設けたことを特徴とする。【００１４】
（２）交流入力電源から入力される交流電圧を整流する整流回路と、前記整流回路の後段に接続された、インダクタ及びスイッチング素子を含む直列回路と、前記スイッチング素子に並列接続された整流平滑回路と、前記交流入力電源から入力される入力電流が前記交流電圧に対して相似形となるように前記スイッチング素子を制御するスイッチング制御手段と、を備えたＰＦＣコンバータと、
前記ＰＦＣコンバータの後段に接続された、少なくとも１次巻線及び２次巻線を有するトランスと、前記１次巻線に接続される１次側回路と、前記２次巻線に接続されて負荷へ電源電圧を出力する２次側回路とを含む絶縁型ＤＣ−ＤＣコンバータと、を有するスイッチング電源装置であって、
前記交流入力電源から入力される入力電圧を検出する入力電圧検出手段と、
前記インダクタに流れる電流または前記スイッチング素子に流れる電流を検出する電流検出手段と、
前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、
を備え、
前記スイッチング制御手段は、前記出力電圧の目標値に対する前記出力電圧の検出値の誤差である出力電圧誤差と前記入力電圧の検出値との積を電流基準振幅値とし、前記電流検出手段によって検出された電流が前記電流基準振幅値に達したときに前記スイッチング素子をオフする手段であり、
前記負荷が軽負荷状態から重負荷状態になるにつれて、前記出力電圧が上昇するように、前記出力電圧の目標値または前記出力電圧誤差を、前記電流検出手段により検出された電流の実効値または平均値、及び前記電流基準振幅値の比例値で補正する出力電圧制御値補正手段を設けたことを特徴とする。【００１５】
（３）前記スイッチング制御手段及び前記出力電圧制御値補正手段は、前記出力電圧目標値に相当するディジタル値を保持するＤＳＰ（Digital Signal Processor）で構成され、前記出力電圧制御値補正手段は、前記ディジタル値を前記電流基準振幅値の比例値で補正するようにしたことを特徴とする。
【発明の効果】
【００１６】
この発明によれば、負荷の軽重に応じて、ＰＦＣコンバータの出力電圧値がそれぞれ最適な値に設定され、後段のＤＣ−ＤＣコンバータの電力変換効率を負荷状態に応じて最適化でき、その結果、ＡＣ−ＤＣコンバータ全体としての電力変換効率を高めることができる。
【図面の簡単な説明】
【００１７】
【図１】特許文献２に示されているスイッチング電源装置の構成を示す図である。
【図２】第１の実施形態に係るスイッチング電源装置２０１の回路図である。
【図３】電流連続モードで制御が行われている状態におけるスイッチング周期の単位でのＰＦＣコンバータ１０１の電圧・電流の波形図である。
【図４】ＤＣ−ＤＣコンバータ１００への供給電力ＰｏとＰＦＣコンバータ１０１の出力電圧Ｖｏとの関係を示す図である。
【図５】図２に示したディジタル信号処理回路１３の処理内容をブロック化して表した図である。
【図６】出力電圧のフィードバック制御に関するブロック図である。
【図７】図６（Ａ），（Ｂ）に示したフィードバック系の負荷供給電力対出力電圧の関係を示す図である。
【図８】第２の実施形態に係るスイッチング電源装置に適用するディジタル信号処理回路（ＤＳＰ）の処理内容をブロック化して表した図である。
【図９】第３の実施形態に係るスイッチング電源装置に備えるＰＦＣコンバータの、入力電圧をパラメータとした、出力電力Ｐｏに対する出力電圧Ｖｏの特性を示す図である。
【図１０】第４の実施形態に係る出力電圧誤差増幅器の回路図である。
【図１１】第５の実施形態に係るスイッチング電源装置２０２の回路図である。
【図１２】図１１中のＰＦＣコンバータ１０４の４つのタイミングでの電流経路を示す図である。
【図１３】第６の実施形態に係るスイッチング電源装置２０３の回路図である。
【図１４】図１３各部の電圧・電流の波形図である。
【発明を実施するための形態】
【００１８】
《第１の実施形態》
第１の実施形態に係るスイッチング電源装置２０１について図２〜図７を参照して説明する。
図２は第１の実施形態に係るスイッチング電源装置２０１の回路図である。図２において符号Ｐ１１，Ｐ１２はＰＦＣコンバータ１０１の入力端、符号Ｐ２１，Ｐ２２はＰＦＣコンバータ１０１の出力端である。入力端Ｐ１１−Ｐ１２には商用交流電源である交流入力電源Ｖａｃが入力され、出力端Ｐ２１−Ｐ２２にはＤＣ−ＤＣコンバータ１００が接続される。
【００１９】
ＤＣ−ＤＣコンバータ１００は、少なくとも１次巻線及び２次巻線を有するトランスと、その１次巻線に接続される１次側回路と、２次巻線に接続されて負荷へ電源電圧を出力する２次側回路とを含む絶縁型ＤＣ−ＤＣコンバータである。
ＤＣ−ＤＣコンバータ１００の出力には負荷９９が接続され、ＤＣ−ＤＣコンバータ１００によって安定化された直流電圧が供給される。
【００２０】
ＰＦＣコンバータ１０１の入力段には交流入力電源Ｖａｃの交流電圧を全波整流するダイオードブリッジＢ１を設けている。ダイオードブリッジＢ１はこの発明の「整流回路」に相当する。ダイオードブリッジＢ１の出力側にはインダクタＬ１及びスイッチング素子Ｑ１、さらに電流検出用抵抗Ｒｃｄの直列回路を接続している。スイッチング素子Ｑ１の両端には、ダイオードＤ１及び平滑コンデンサＣ１で構成される整流平滑回路を並列接続している。前記インダクタＬ１、スイッチング素子Ｑ１、ダイオードＤ１及び平滑コンデンサＣ１によっていわゆる昇圧チョッパ回路を構成している。
【００２１】
電流検出用抵抗Ｒｃｄ及びその信号を入力するディジタル信号処理回路１３の入力部は、この発明の「電流検出手段」に相当する。
【００２２】
ダイオードブリッジＢ１の出力側の両端間には入力電圧検出回路１１を設けている。また出力端Ｐ２１−Ｐ２２間に出力電圧検出回路１２を設けている。ディジタル信号処理回路１３はＤＳＰで構成していて、ディジタル信号処理によってこのＰＦＣコンバータ１０１を制御する。すなわち、ディジタル信号処理回路１３は入力電圧検出回路１１の出力信号をディジタル値で入力し、交流入力電源の電圧の瞬時値を検知する。また、前記出力電圧の目標値に相当するディジタル値を保持し、出力電圧検出回路１２の出力信号を入力して出力電圧を検知するとともにスイッチング素子Ｑ１を所定のスイッチング周波数でオン／オフする。
【００２３】
ディジタル信号処理回路１３は、この発明の「スイッチング制御手段」に相当する。前記入力電圧検出回路１１及びその信号を入力するディジタル信号処理回路１３の入力部は、この発明の「入力電圧検出手段」に相当する。また、前記出力電圧検出回路１２及びその信号を入力するディジタル信号処理回路１３の入力部は、この発明の「出力電圧検出手段」に相当する。
【００２４】
さらに、ディジタル信号処理回路１３はＤＣ−ＤＣコンバータ１００との間で通信を行うためのポートを備えていて、たとえばデータの通信または信号の入出力を行い、ＤＣ−ＤＣコンバータ１００に対してコンバータの状態等を常に送信したり、入力電圧、出力電圧、出力電流等を送信したり、ＤＣ−ＤＣコンバータ１００側から負荷状態等を受信してスイッチング制御に反映したりする。
【００２５】
図３は、電流連続モードで制御が行われている状態におけるスイッチング周期の単位でのＰＦＣコンバータ１０１の電圧・電流の波形図である。
【００２６】
ディジタル信号処理回路１３は、ＰＦＣコンバータ１０１に対する入力電流、すなわちインダクタＬ１に流れる電流の平均値、が全波整流波形に相似形となるようにスイッチング制御を行う。このようにして入力電圧と相似形の入力電流が流れることにより、高調波が抑制され、力率が改善される。
【００２７】
図３において（Ａ）は商用電源周波数の半周期単位での、インダクタＬ１に流れる電流の平均値Ｉｉの電流波形、（Ｂ）はその一部の時間軸を拡大して表した、スイッチング周期の単位でのインダクタＬ１に流れる電流ＩＬの波形図、（Ｃ）はスイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｄｓの波形図である。
【００２８】
スイッチング素子Ｑ１のオン期間ＴｏｎではインダクタＬ１に電流ＩＬが流れ、インダクタＬ１の両端間電圧及びインダクタＬ１のインダクタンスに応じて定まる傾きで電流ＩＬは上昇する。その後、スイッチング素子Ｑ１のオフ期間Ｔｏｆｆで、インダクタＬ１の両端電圧とそのインダクタンスによって定まる傾きで電流ＩＬは下降する。このように電流リップルΔＩＬの幅でインダクタＬ１に流れる電流ＩＬがスイッチング周期で変動する。
【００２９】
図４は、ＤＣ−ＤＣコンバータ１００への供給電力ＰｏとＰＦＣコンバータ１０１の出力電圧Ｖｏとの関係を示す図である。
例えば、ＤＣ−ＤＣコンバータ１００への供給電力Ｐｏ＝０のとき、ＰＦＣコンバータの出力電圧Ｖｏは２９０Ｖ、ＤＣ−ＤＣコンバータ１００への供給電力Ｐｏ＝１６００Ｗのとき、ＰＦＣコンバータの出力電圧Ｖｏは約３９０Ｖとする。
【００３０】
ＰＦＣコンバータの出力電圧の最小値は次の条件を満足するように決定する。
（１）全入力電圧で昇圧動作させるために、交流入力電源から入力される電圧のピーク値より高くする。
（２）Ｅ＝ＣＶ2／２  のエネルギーを瞬時停電で所定時間以上供給する。
（３）後段のＤＣ−ＤＣコンバータが動作可能な最低電圧以上の電圧を出力する。
【００３１】
上記（２）を考慮すると、負荷が軽いときは出力電圧を低く、負荷が重いときには出力電圧を高くする必要がある。出力電圧を負荷に応じて変更することで、軽〜中負荷の領域で不必要な昇圧を行わなくてすむため、効率を改善することができる。
【００３２】
設計例は次のとおりである。
コンデンサＣ１の容量：９８０μＦ
ＤＣ−ＤＣコンバータ１００の最低動作電圧：２９０Ｖ
瞬時停電保持時間：２５ｍｓ
図５は、図２に示したディジタル信号処理回路１３の処理内容をブロック化して表した図である。
図５において、加算要素３１は、後述する出力電圧目標値Ｖｒｅｆに対する出力電圧検出値ｖｏの誤差ｅｖを求める。出力電圧誤差増幅器３２は、誤差ｅｖに対して所定の比例係数を乗じて電流基準振幅値Ｖｍを求める（通常、ＰＦＣにおける誤差増幅器は、出力電圧が入力電圧のリップルに応答しないようにする必要があるため、高域遮断特性を持つ）。乗算器３３は、電流基準振幅値Ｖｍに対して入力電圧検出値Ｖｉを乗じて電流基準値ｉｒを求める。加算要素３４は、電流基準値ｉｒに対するインダクタ電流検出値ｉＬの差分である入力電流誤差値ｅｉを求める。入力電流誤差増幅器３５は入力電流誤差値ｅｉに応じてパルス生成器に対する変調信号Ｄを発生する。パルス生成器３６は前記変調信号Ｄに基づいて、二値論理信号であるパルス信号を出力する。このパルス信号はスイッチング素子Ｑ１に対するスイッチング制御信号である。すなわちスイッチング制御信号を前記電流誤差値ｅｉに応じた値でＰＷＭ変調する。これによりスイッチング素子Ｑ１のオン時間が制御される。
【００３３】
係数要素３８は前記電流基準振幅値Ｖｍに対して所定の係数を乗じた値、すなわち前記電流基準振幅値Ｖｍの比例値を発生する。加算要素３９は、係数要素３８が発生する値を基準値ｖｒ０に加算して出力電圧目標値Ｖｒｅｆを求める。この係数要素３８及び加算要素３９が、この発明の「出力電圧制御値補正手段」に相当する。
【００３４】
係数要素３８は、出力電圧誤差増幅器３２の出力Ｖｍに応じて出力電圧目標値Ｖｒｅｆを変化させる。そのため、条件によっては異常発振することがある。そのような場合は係数要素３８に高域遮断特性をもたせる。このことにより、電流基準振幅値Ｖｍが急激に変化する場合でもＶｒｅｆの変化は低速になって、過渡的な応答が回避できる。
【００３５】
なお、以上に示した例では、出力電圧の目標値Ｖｒｅｆを電流基準振幅値の比例値で補正する例を示したが、補正対象は出力電圧誤差ｅｖであってもよい。
【００３６】
図６は、出力電圧のフィードバック制御に関するブロック図である。図６（Ａ）は、図５に示した、加算要素３１、出力電圧誤差増幅器３２、係数要素３８、加算要素３９によるフィードバック系のブロック図である。図６（Ｂ）は、比較例であり、図５に示した係数要素３８及び加算要素３９を設けない場合のブロック図である。
【００３７】
図６（Ｂ）に示す比較例のフィードバック系では、出力電圧目標値Ｖｒｅｆに対する出力電圧検出値ｖｏの誤差ｅｖが求められ、出力電圧誤差増幅器３２は電流基準振幅値Ｖｍを出力し、制御対象（ＰＦＣコンバータ）５０は電流基準振幅値Ｖｍを基にして出力電圧（出力電圧検出値ｖｏ）を制御する。
【００３８】
一方、図６（Ａ）に示すフィードバック系では、更に係数要素３８が電流基準振幅値Ｖｍに対して係数を乗じた値を基準値ｖｒ０に加算して出力電圧目標値Ｖｒｅｆを補正する。
【００３９】
図７は図６（Ａ），（Ｂ）に示したフィードバック系の負荷供給電力対出力電圧の関係を示す図である。
図６（Ｂ）に示した通常のＰ制御（Ｐ補償）では、負荷が重くなることにともなって出力電圧が低下するが、図６（Ａ）の「Ｐ補償＋目標値補正」の制御で出力電圧が一定とすることができる。しかし、本発明はさらに、その目標値の補正量を大きくして、負荷が重くなる程（軽負荷状態から重負荷状態になるにつれて）、出力電圧を上昇させる。
【００４０】
前記出力電圧誤差増幅器３２の出力Ｖｍは電流基準振幅の情報であるため、負荷が増大するとＶｍも増大する。よってＶｍに応じてＶｒｅｆを補正することで、出力電圧を増加させることができる。
このようにして、負荷が変動してもそれぞれに適した出力電圧に変更され、効率を改善することができる。
【００４１】
以上に示したように、ディジタル信号処理回路１３をＤＳＰで構成することにより、信号の劣化やノイズの混入、素子バラツキの影響がないため、高精度な目標値の補正が行える。また、条件判断や条件分岐を細かく複雑に行える。例えば負荷が重いときは目標値も大きくなっているが、この状態で負荷が急激に小さくなったことを検出すると、出力電圧目標値Ｖｒｅｆを初期値にリセットする。このことによって、負荷が急激に小さくなったときの出力電圧の跳ね上がりを抑制する。
【００４２】
《第２の実施形態》
図８は、第２の実施形態に係るスイッチング電源装置に適用するディジタル信号処理回路（ＤＳＰ）の処理内容をブロック化して表した図である。スイッチング電源装置全体の構成は図２に示したものと同様である。
図８おいて、加算要素３１は、出力電圧目標値Ｖｒｅｆに対する出力電圧検出値ｖｏの誤差ｅｖを求める。出力電圧誤差増幅器３２は、誤差ｅｖに対して所定の比例係数を乗じて電流基準振幅値Ｖｍを求める。乗算器３３は、電流基準振幅値Ｖｍに対して入力電圧検出値Ｖｉを乗じて電流基準値ｉｒを求める。加算要素３４は、電流基準値ｉｒに対するインダクタ電流検出値ｉＬの差分である入力電流誤差値ｅｉを求める。入力電流誤差増幅器３５は入力電流誤差値ｅｉに応じてパルス生成器に対する変調信号Ｄを発生する。パルス生成器３６は前記変調信号Ｄに基づいてパルス信号を出力する。
【００４３】
実効値検出部３７はインダクタ電流検出値ｉＬの実効値または平均値に対して所定の係数を乗じた値を発生する。加算要素３９は、実効値検出部３７が発生する値を基準値ｖｒ０に加算して出力電圧目標値Ｖｒｅｆを求める。この実効値検出部３７及び加算要素３９が、この発明の「出力電圧制御値補正手段」に相当する。
【００４４】
このように負荷供給電流の実効値または平均値によって負荷供給電力を検出し、負荷が増大すると、それに応じてｖｒｅｆを補正することで、出力電圧を増加させることができる。
このようにして、負荷が変動してもそれぞれに適した出力電圧に変更され、効率を改善することができる。
【００４５】
なお、第１の実施形態の場合と同様に、出力電圧の目標値Ｖｒｅｆを電流基準振幅値の比例値で補正することに代えて、出力電圧誤差ｅｖを電流基準振幅値の比例値で補正するようにしてもよい。
【００４６】
《第３の実施形態》
第３の実施形態に係るスイッチング電源装置は、第１・第２の実施形態で示したスイッチング電源装置において、入力電圧も考慮し、入力電圧に応じてＰＦＣコンバータの出力電圧を変化させるものである。図９は、入力電圧をパラメータとした、出力電力Ｐｏに対する出力電圧Ｖｏの特性を示す図である。
【００４７】
既に述べたとおり、ＰＦＣコンバータの出力電圧は入力電圧より高くする必要がある。したがって、その条件を満足させるために、入力電圧を考慮してＰＦＣコンバータの出力電圧を変更するには、例えば次の方法で変更する。
【００４８】
図９（Ａ）に示すように、出力電力Ｐｏに対する出力電圧Ｖｏの傾き・切片を入力電圧に応じて変更する。
または、図９（Ｂ）に示すように、出力電圧の下限を設定する。すなわち、負荷の変動に対して出力電圧が一定となる領域と変動する領域を設ける。
【００４９】
このようにして、ＰＦＣコンバータの出力電圧を入力電圧より高く保ちつつ、ＤＣ−ＤＣコンバータの電力変換効率を負荷状態に応じて最適にでき、その結果、ＡＣ−ＤＣコンバータ全体としての電力変換効率を高めることができる。
【００５０】
《第４の実施形態》
第１の実施形態で図２に示したスイッチング電源装置では、ＤＳＰによるディジタル信号処理回路１３を用いてスイッチング制御を行うようにしたが、第４の実施形態は、図５に示した出力電圧誤差増幅器３２をアナログ素子で構成する例である。
【００５１】
図１０は第４の実施形態に係る出力電圧誤差増幅器の回路図である。オペアンプＯＰの非反転入力端子（＋）の入力電圧Ｖｒｅｆは次の（１）式で表される。ここでＶｍはオペアンプＯＰの出力電圧（出力電圧誤差増幅器の出力）、Ｖｏは出力電圧検出値、Ｖｒｅｆは出力電圧目標値である。
【００５２】
Vref＝（vr0／Rr1＋Vm／Rr3）／（1／Rr1＋1／Rr2＋1／Rr3）  …（１）
但し、抵抗Ｒｒ２に対してコンデンサＣｒｅｆが並列接続されているので、このコンデンサＣｒｅｆの容量が大きくなるほど、時間経過あたりの出力電圧目標値Ｖｒｅｆの変化は小さくなる。すなわちローパスフィルタの作用を備えることになる。
【００５３】
《第５の実施形態》
図１１は第５の実施形態に係るスイッチング電源装置２０２の回路図である。また図１２はＰＦＣコンバータ１０４の４つのタイミングでの電流経路を示す図である。
【００５４】
図１１に示すＰＦＣコンバータ１０４はダイオードブリッジを介さずに２つのインダクタと２つのスイッチング素子とを備えた、ダイオードブリッジレスＰＦＣコンバータである。
【００５５】
図１１において、符号Ｐ１１，Ｐ１２はＰＦＣコンバータ１０４の入力端、符号Ｐ２１，Ｐ２２はＰＦＣコンバータ１０４の出力端である。入力端Ｐ１１−Ｐ１２には商用交流電源である交流入力電源Ｖａｃが入力され、出力端Ｐ２１−Ｐ２２にはＤＣ−ＤＣコンバータ１００が接続される。
【００５６】
ＤＣ−ＤＣコンバータ１００の出力には負荷９９が接続され、ＤＣ−ＤＣコンバータ１００によって安定化された直流電圧が供給される。
【００５７】
ＰＦＣコンバータ１０４の入力段には、入力電圧検出回路１１を設け、一方のラインにインダクタＬ１を直列に接続している。インダクタＬ１の後段には、ダイオードＤ１，Ｄ２及びスイッチング素子Ｑ１，Ｑ２によるブリッジ回路を接続している。スイッチング素子Ｑ１，Ｑ２のソースとグランドとの間には電流検出用抵抗Ｒ２１，Ｒ２２を接続している。ブリッジ回路の出力には平滑コンデンサＣ１からなる平滑回路を並列接続している。
【００５８】
図１２（Ａ）は、交流入力電源の正の半サイクルで、スイッチング素子Ｑ１，Ｑ２が共にオン状態であるときの電流経路、図１２（Ｂ）は、交流入力電源の正の半サイクルで、スイッチング素子Ｑ１，Ｑ２が共にオフ状態であるときの電流経路である。
【００５９】
また、図１２（Ｃ）は、交流入力電源の負の半サイクルで、スイッチング素子Ｑ１，Ｑ２が共にオン状態であるときの電流経路、図１２（Ｄ）は、交流入力電源の負の半サイクルで、スイッチング素子Ｑ１，Ｑ２が共にオフ状態であるときの電流経路である。
【００６０】
交流入力電源の正の半サイクルで、Ｑ１，Ｑ２がオン状態であるとき、図１２（Ａ）に示す経路で電流が流れて、インダクタＬ１に励磁エネルギーが蓄積され、Ｑ１，Ｑ２がオフ状態であるとき、図１２（Ｂ）に示す経路で電流が流れて、インダクタＬ１から励磁エネルギーが放出される。このとき、Ｑ２の寄生ダイオードを介して電流が流れる。同様に、交流入力電源の負の半サイクルで、Ｑ１，Ｑ２がオン状態であるとき、図１２（Ｃ）に示す経路で電流が流れて、インダクタＬ１に励磁エネルギーが蓄積され、Ｑ１，Ｑ２がオフ状態であるとき、図１２（Ｄ）に示すタイミングで、インダクタＬ１から励磁エネルギーが放出される。このとき、Ｑ１の寄生ダイオードを介して電流が流れる。
【００６１】
電流検出用抵抗Ｒ２１は、交流入力電源の正の半サイクルでＱ１のオン期間において、インダクタＬ１に流れる電流を検出するために設けている。また、電流検出用抵抗Ｒ２２は、交流入力電源の負の半サイクルでＱ２のオン期間において、インダクタＬ１に流れる電流を検出するために設けている。図１１に示したディジタル信号処理回路１３は、スイッチング素子Ｑ１，Ｑ２のオン期間の中央で、電流検出用抵抗Ｒ２１，Ｒ２２の降下電圧をサンプリングすることによってインダクタＬ１に流れる電流の平均値を検出する。
【００６２】
図１１に示したディジタル信号処理回路１３は、電流連続モードで平均電流制御を行う場合、出力電圧の目標値に対する出力電圧の検出値の誤差である出力電圧誤差と入力電圧の検出値との積を電流基準振幅値とし、この電流基準振幅値と、スイッチング素子Ｑ１，Ｑ２に流れる電流との差に応じてスイッチング素子Ｑ１，Ｑ２のオン時間を制御する。そして、負荷が軽負荷状態から重負荷状態になるにつれて、出力電圧が上昇するように、出力電圧の目標値または出力電圧誤差を電流基準振幅値の比例値で補正する。
【００６３】
また、図１１に示したディジタル信号処理回路１３は、臨界モードでピーク電流制御を行う場合、出力電圧の目標値に対する出力電圧の検出値の誤差である出力電圧誤差と入力電圧の検出値との積を電流基準振幅値とし、スイッチング素子Ｑ１またはＱ２に流れる電流が電流基準振幅値に達したときにスイッチング素子Ｑ１またはＱ２をオフする。そして、負荷が軽負荷状態から重負荷状態になるにつれて、出力電圧が上昇するように、出力電圧の目標値または出力電圧誤差を電流基準振幅値の比例値で補正する。
【００６４】
《第６の実施形態》
図１３は第６の実施形態に係るスイッチング電源装置２０３の回路図である。また図１４は図１３各部の電圧・電流波形図である。
【００６５】
図２や図１１に示した例ではＤＣ−ＤＣコンバータ１００への出力電圧Ｖｏを出力電圧検出回路１２で検出するようにしたが、ＰＦＣコンバータの出力にＤＣ−ＤＣコンバータ等の電圧コンバータが接続される場合には、そのＤＣ−ＤＣコンバータの出力電圧を検出してＰＦＣコンバータの制御に用いることができる。第６の実施形態はその例である。図１３においてＰＦＣコンバータは、ダイオードブリッジＢ１、インダクタＬ１、ダイオードＤ１、スイッチング素子Ｑ１、平滑コンデンサＣ１を備えている。この構成は第１の実施形態で図２に示したものと同様である。但し、図２に示した電流検出用抵抗Ｒｃｄ及び入力電圧検出回路１１の構成については簡略化して表している。
【００６６】
スイッチング電源装置２０３は、トランスＴ２、スイッチング素子Ｑ２、整流ダイオードＤ２及び平滑コンデンサＣ２を含むＤＣ−ＤＣコンバータを備えている。
【００６７】
図１３においてディジタル信号処理回路１３はＤＳＰで構成されるが、この例では動作内容を等価的な回路で表している。すなわち、ＰＦＣ制御部は、第１の実施形態で図５に示した構成と同様である。但し、出力電圧誤差増幅器３２の出力値である電流基準振幅値Ｖｍを入力し、スイッチング素子Ｑ１に対するＰＷＭ信号（ＰＷＭ１）を出力する回路部分は単一のブロック３０で簡略化して表している。
【００６８】
前記ディジタル信号処理回路１３においてＤＣ−ＤＣコンバータ制御部は、前記ＤＣ−ＤＣコンバータの出力電圧Ｖｏ２の変化に応じて変化する検出電圧Ｖｉｒを発生する出力電圧検出回路を備えている。また前記検出電圧Ｖｉｒと、スイッチング素子Ｑ２に流れる電流ｉＦＥＴの比例電圧とを比較するコンパレータ６０、コンパレータ６０の出力でリセットされ、発振器６２の出力でセットされるフリップフロップ６１を備えている。
【００６９】
図１４に示すように、発振器６２の出力がハイレベルになった時、ＰＷＭ２が立ち上がり、前記ＤＣ−ＤＣコンバータのスイッチング素子Ｑ２に流れる電流ｉＦＥＴの電流値が前記出力電圧検出値Ｖｉｒを超えた時、フリップフロップ６１の出力信号ＰＷＭ２が立ち下がる。
【００７０】
ＤＣ−ＤＣコンバータの出力電力が大きくなると出力電圧検出値Ｖｉｒは高くなる関係にある。
【００７１】
前記ＰＦＣ制御部において係数要素３８は前記出力電圧検出値Ｖｉｒに対して所定の係数を乗じた値を発生する。加算要素３９は、係数要素３８が発生する値を基準値Ｖｒ０に加算して出力電圧目標値Ｖｒｅｆを求める。以降の動作は図５及び図８に示した回路の動作と同様である。
【００７２】
このようにしてＰＦＣコンバータの出力電圧を入力して動作するＤＣ−ＤＣコンバータの出力電圧検出値を基にしてＰＦＣコンバータの出力電圧を変更するようにしてもよい。
【符号の説明】
【００７３】
Ｂ１…ダイオードブリッジ
Ｃ１…平滑コンデンサ
Ｄ…変調信号
Ｄ１，Ｄ２…ダイオード
ｅｉ…入力電流誤差値
ｅｖ…出力電圧誤差
Ｉｉ…平均値
ｉＬ…インダクタ電流検出値
ｉｒ…電流基準値
Ｌ１…インダクタ
Ｐ１１，Ｐ１２…入力端
Ｐ２１，Ｐ２２…出力端
Ｑ１，Ｑ２…スイッチング素子
Ｒ２１，Ｒ２２…電流検出用抵抗
Ｒｃｄ…電流検出用抵抗
Ｖａｃ…交流入力電源
Ｖｄｓ…ソース間電圧
Ｖｉ…入力電圧検出値
Ｖｍ…電流基準振幅値
Ｖｏ…出力電圧
ｖｏ…出力電圧検出値
ｖｒ０…基準値
Ｖｒｅｆ…出力電圧目標値
１１…入力電圧検出回路
１２…出力電圧検出回路
１３…ディジタル信号処理回路
３１…加算要素
３２…出力電圧誤差増幅器
３３…乗算器
３４…加算要素
３５…入力電流誤差増幅器
３６…パルス生成器
３７…実効値検出部
３８…係数要素
３９…加算要素
９９…負荷
１００…ＤＣ−ＤＣコンバータ
１０１…ＰＦＣコンバータ
１０４…ＰＦＣコンバータ
２０１〜２０３…スイッチング電源装置
【図１】
2010109694.tif 000003
【図２】
2010109694.tif 000004
【図３】
2010109694.tif 000005
【図４】
2010109694.tif 000006
【図５】
2010109694.tif 000007
【図６】
2010109694.tif 000008
【図７】
2010109694.tif 000009
【図８】
2010109694.tif 000010
【図９】
2010109694.tif 000011
【図１０】
2010109694.tif 000012
【図１１】
2010109694.tif 000013
【図１２】
2010109694.tif 000014
【図１３】
2010109694.tif 000015
【図１４】
2010109694.tif 000016
【手続補正書】
【提出日】平成24年3月13日(2012.3.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】
交流入力電源から入力される交流電圧を整流する整流回路と、前記整流回路の後段に接続された、インダクタ及びスイッチング素子を含む直列回路と、前記スイッチング素子に並列接続された整流平滑回路と、前記交流入力電源から入力される入力電流が前記交流電圧に対して相似形となるように前記スイッチング素子を制御するスイッチング制御手段と、
を備えたＰＦＣコンバータと、
前記ＰＦＣコンバータの後段に接続された、少なくとも１次巻線及び２次巻線を有するトランスと、前記１次巻線に接続される１次側回路と、前記２次巻線に接続されて負荷へ電源電圧を出力する２次側回路とを含む絶縁型ＤＣ−ＤＣコンバータと、を有するスイッチング電源装置であって、
前記交流入力電源から入力される入力電圧を検出する入力電圧検出手段と、
前記インダクタに流れる電流または前記スイッチング素子に流れる電流を検出する電流検出手段と、
前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、
を備え、
前記スイッチング制御手段は、前記出力電圧の目標値に対する前記出力電圧の検出値の誤差である出力電圧誤差と前記入力電圧の検出値との積を電流基準振幅値とし、この電流基準振幅値と前記電流検出手段によって検出された電流との差に応じて前記スイッチング素子のオン時間を制御する手段であり、
前記負荷が軽負荷状態から重負荷状態になるにつれて、前記出力電圧が上昇するように、前記出力電圧の目標値または前記出力電圧誤差を、前記電流検出手段により検出された電流の実効値または平均値で補正する出力電圧制御値補正手段を設けたスイッチング電源装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
（２）交流入力電源から入力される交流電圧を整流する整流回路と、前記整流回路の後段に接続された、インダクタ及びスイッチング素子を含む直列回路と、前記スイッチング素子に並列接続された整流平滑回路と、前記交流入力電源から入力される入力電流が前記交流電圧に対して相似形となるように前記スイッチング素子を制御するスイッチング制御手段と、を備えたＰＦＣコンバータと、
前記ＰＦＣコンバータの後段に接続された、少なくとも１次巻線及び２次巻線を有するトランスと、前記１次巻線に接続される１次側回路と、前記２次巻線に接続されて負荷へ電源電圧を出力する２次側回路とを含む絶縁型ＤＣ−ＤＣコンバータと、を有するスイッチング電源装置であって、
前記交流入力電源から入力される入力電圧を検出する入力電圧検出手段と、
前記インダクタに流れる電流または前記スイッチング素子に流れる電流を検出する電流検出手段と、
前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、
を備え、
前記スイッチング制御手段は、前記出力電圧の目標値に対する前記出力電圧の検出値の誤差である出力電圧誤差と前記入力電圧の検出値との積を電流基準振幅値とし、この電流基準振幅値と前記電流検出手段によって検出された電流との差に応じて前記スイッチング素子のオン時間を制御する手段であり、
前記負荷が軽負荷状態から重負荷状態になるにつれて、前記出力電圧が上昇するように、前記出力電圧の目標値または前記出力電圧誤差を、前記電流検出手段により検出された電流の実効値または平均値で補正する出力電圧制御値補正手段を設けたことを特徴とする。
【国際調査報告】
2010109694.tif 000017
2010109694.tif 000018
2010109694.tif 000019
2010109694.tif 000020