【事件の表示】
　特許第３００８１４６号「半導体素子収納用セラミックパッケージとその製造方法」の請求項１〜６に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３００８１４６号の請求項１、２に係る特許を維持する。
【理　由】
［１］手続の経緯
　特許第３００８１４６号（平成５年９月１６日（優先権主張１９９２年１０月２６日、日本）出願、平成１１年１２月３日設定登録）は、異議申立人京セラ株式会社により特許異議の申立てがなされ、取消理由が通知され、その指定期間内である平成１２年１２月２８日に訂正請求がなされた後、新たに取消理由が通知され、その指定期間内である平成１３年５月２４日に上記訂正請求を取り下げるとともに、新たに訂正請求がなされたものである。
　
［２］訂正の適否についての判断
（１）訂正事項
（１−１）訂正事項ａ
　本件特許の請求項１〜３、６を削除する。
　
（１−２）訂正事項ｂ
　本件特許に係る願書に添付した明細書（以下、「特許明細書」という。）の請求項４を請求項１に繰り上げるとともに、以下のとおり訂正する。
　「【請求項１】　パッケージの表面に、外部端子と、該外部端子に接続される導体パターンＡと、該外部端子に接続されない導体パターンＢとを有する半導体素子収納用セラミックパッケージの製造方法であって、該導体パターンＢを一端が外部端子に接続された短絡導体パターンで短絡する工程と、前記外部端子と導体パターンＡおよび導体パターンＢを電解メッキ処理する工程と、前記電解メッキ処理した後、該導体パターンＢと前記短絡導体パターンとの短絡状態を切断し、該導体パターンＢをフローティング状態とする工程とを有し、しかも、前記導体パターンＡと、前記導体パターンＢと、前記短絡導体パターンとは同時に印刷されて形成され、更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンＢの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、前記導体パターンＢと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われていることを特徴とする半導体素子収納用セラミックパッケージの製造方法。」
　
（１−３）訂正事項ｃ
　特許明細書の請求項５を請求項２に繰り上げるとともに、以下のとおり訂正する。
　「【請求項２】　短絡導体パターンがグランド用外部端子、又はグランド電位層を介してグランド用外部端子に接続されている請求項１記載の半導体素子収納用セラミックパッケージの製造方法。」
　
（１−４）訂正事項ｄ
　特許明細書の段落【０００９】、【００１０】を削除するとともに、以下の段落番号をそれぞれ繰り上げる。
　
（１−５）訂正事項ｅ
　特許明細書の段落【００１１】を、「そして、上記目的を達成するための手段としての本発明の半導体素子収納用セラミックパッケージの製造方法は、パッケージの表面に、外部端子と、該外部端子に接続される導体パターンＡと、該外部端子に接続されない導体パターンＢとを有する半導体素子収納用セラミックパッケージの製造方法であって、該導体パターンＢを一端が外部端子に接続された短絡導体パターンで短絡する工程と、前記外部端子と導体パターンＡおよび導体パターンＢを電解メッキ処理する工程と、前記電解メッキ処理した後、該導体パターンＢと前記短絡導体パターンとの短絡状態を切断し、該導体パターンＢをフローティング状態とする工程とを有し、しかも、前記導体パターンＡと、前記導体パターンＢと、前記短絡導体パターンとは同時に印刷されて形成され、更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンＢの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、前記導体パターンＢと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われている。」と訂正する。
　
（１−６）訂正事項ｆ
　特許明細書の段落【００１２】を、「また、本発明の他の半導体素子収納用セラミックパッケージの製造方法は、前記発明において、電解メッキ処理用短絡導体パターンがグランド用外部端子、又はグランド電位層を介してグランド用外部端子に接続されている構成としている。」と訂正する。
　
（１−７）訂正事項ｇ
　特許明細書の段落【０００１】の２箇所、【０００６】、【０００７】、【０００８】、【００１３】、及び【００３２】に記載の「セラミックパッケージとその製造方法」を、「セラミックパッケージの製造方法」と訂正する。
　
（１−８）訂正事項ｈ
　特許明細書の段落【００１４】の５箇所、及び【００２８】に記載の「短縮」を、「短絡」と訂正する。
　
（２）訂正の目的の適否、新規事項の追加の有無、及び拡張・変更の存否
（２−１）訂正事項ａについて
　訂正事項ａは、本件特許の請求項１〜３、６を削除するものであって、特許請求の範囲の減縮に該当する。
　
（２−２）訂正事項ｂについて
　訂正事項ｂは、請求項４を請求項１に繰り上げるとともに、さらに「しかも、前記導体パターンＡと、前記導体パターンＢと、前記短絡導体パターンとは同時に印刷されて形成され、更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンＢの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、前記導体パターンＢと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われていること」の構成を付加するものであって、明りょうでない記載の釈明及び特許請求の範囲の減縮に該当する。
　
（２−３）訂正事項ｃについて
　訂正事項ｃは、特許明細書の請求項５を請求項２に繰り上げるとともに、引用する請求項を請求項４から請求項１に訂正するものであって、明りょうでない記載の釈明に該当する。
　
（２−４）訂正事項ｄについて
　訂正事項ｄは、特許明細書の段落【０００９】、【００１０】を削除するとともに、以下の段落番号をそれぞれ繰り上げるものであって、明りょうでない記載の釈明に該当する。
　
（２−５）訂正事項ｅについて
　訂正事項ｅは、特許明細書の請求項４を請求項１に繰り上げて、訂正した請求項１の構成に整合させるものであって、明りょうでない記載の釈明に該当する。
　
（２−６）訂正事項ｆについて
　訂正事項ｆは、特許明細書の段落【００１２】に記載された「少なくとも短絡導体パターンの上面が、・・・接続され、かつ少なくとも短絡導体パターンの上面が、絶縁層で覆われている構成」を削除するものであって、明りょうでない記載の釈明に該当する。
　
（２−７）訂正事項ｇ及びｈについて
　「セラミックパッケージとその製造方法」を「セラミックパッケージの製造方法」と訂正し、「短縮」を「短絡」と訂正するのは、明りょうでない記載の釈明及び誤記の訂正に該当する。
　
　そして、上記訂正事項ａ〜ｈについては、いずれも願書に添付した明細書又は図面に記載した事項の範囲内においてした訂正であり、実質上特許請求の範囲を拡張し、又は変更するものではない。
　
（３）まとめ
　以上のとおりであるから、上記訂正事項ａ〜ｈは、平成６年法律第１１６号附則第６条第１項の規定によりなお従前の例によるとされる、特許法第１２０条の４第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書き、及び第２項の規定に適合するので、当該訂正を認める。
　
［３］異議申立てについて
（１）異議申立ての概要
　異議申立人京セラ株式会社は、証拠として、
甲第１号証：特開昭６０−１７０２４７号公報
甲第２号証：特開昭５９−１６５４９１号公報
参考資料１：実願昭６０−４４２４８（実開昭６１−１６２０５６号）のマイクロフィルム
を提出して、本件特許の請求項１〜６に係る発明は、甲第１、２号証に記載された発明であること、及び甲第１、２号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、上記請求項１〜６に係る発明についての特許は、同法第１１３条第１項の規定に該当し、取り消されるべきである旨主張している。
　
（２）本件発明
　訂正明細書の請求項１、２に係る発明（以下、「本件発明１、２」という。）は、訂正明細書の特許請求の範囲の請求項１、２に記載された以下のとおりのものである。
　「【請求項１】　パッケージの表面に、外部端子と、該外部端子に接続される導体パターンＡと、該外部端子に接続されない導体パターンＢとを有する半導体素子収納用セラミックパッケージの製造方法であって、該導体パターンＢを一端が外部端子に接続された短絡導体パターンで短絡する工程と、前記外部端子と導体パターンＡおよび導体パターンＢを電解メッキ処理する工程と、前記電解メッキ処理した後、該導体パターンＢと前記短絡導体パターンとの短絡状態を切断し、該導体パターンＢをフローティング状態とする工程とを有し、しかも、前記導体パターンＡと、前記導体パターンＢと、前記短絡導体パターンとは同時に印刷されて形成され、更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンＢの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、前記導体パターンＢと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われていることを特徴とする半導体素子収納用セラミックパッケージの製造方法。
【請求項２】　短絡導体パターンがグランド用外部端子、又はグランド電位層を介してグランド用外部端子に接続されている請求項１記載の半導体素子収納用セラミックパッケージの製造方法。」
　
（３）甲各号証の記載事項
（３−１）甲第１号証
　甲第１号証の特開昭６０−１７０２４７号公報には、半導体用セラミックパッケージにおいて、外部端子と導通のない表面配線パターンにもメッキを可能にする電気メッキ方法に関する発明が第２図とともに開示され、さらに以下の事項が記載されている。
　
　従来技術について
　「外部端子と導通のない表面配線パターンは予めパターン形成の際外部端子と導通のある配線パターンと接続させ、電気メッキを施した後レーザ等により接続されたパターン部をカットする方法を取っていた・・・。」（１頁右欄２〜６行）
　
　発明の概要について
　「本発明では、電気メッキを行なう前に外部端子と導通のないメッキ必要部分と外部端子と導通のある部分とを導電性ペーストにより接続させ、外部端子と導通のない部分にもメッキを施すことが出来、メッキ後導電性ペーストを除去すればよい。しかし本方法では導電性ペースト上にもメッキが析出し、ペーストの除去が困難なことおよび余分なＡｕが析出することによりＡｕ代の浪費に結がるがペースト上に更に絶縁体を施すことにより除去が容易となりまた余分なメッキが析出しないことより好適な電気メッキ方法である。」（２頁左上欄１〜１２行）
　
　実施例について
　「実施例１（第２図参照）電気メッキ前にリードフレーム１と接続のない表面配線５と接続のある表面配線４との導通を図るため、導電性ペースト・・・を６のようにスクリーン印刷もしくは刷毛で塗布し、接続した後、・・・乾燥する。その後、ペースト上に絶縁体としてスクリーン印刷用のメッキレジストをスクリーン印刷もしくは刷毛でペーストと同様に塗布，乾燥を行なう。メッキレジストを塗布する目的はペーストのみの場合、ペースト上にもメッキが析出し、メッキ後のペースト剥離が困難でしかも高価なＡｕがペースト上に析出しないよう行なうものである。しかる後、メッキの前処理を経て電気Ｎｉメッキ、電気Ａｕメッキを行なう。メッキ後、トリクレン・・・中に浸潰し、超音波をかけ、メッキレジスト、導電性ベーストの剥離を行なう。
　この方法により、リードフレームと接続のない表面配線上にもメッキが可能となる。
　実施例２は実施例１と同様導電性ペーストを塗布，乾燥した後、絶縁体としてポリエステルテープをペースト上に粘着させ、電気メッキ後テープを剥がした後、実施例１と同様にトリクレンにて導電性ペーストの剥離を行う。この方
法でもリードフレームと接続のない表面配線上にもメッキが可能である。」（２頁右上欄４行〜左下欄１１行）
　
（３−２）甲第２号証
　甲第２号証の特開昭５９−１６５４９１号公報には、配線基板における端子等の金属露出部を効率的に電解メッキする方法に関する発明が第２、３図とともに開示され、さらに以下の事項が記載されている。
　
　「外部端子に接続されている外部ネットと外部端子に接続されていない内部ネットを有する配線基板の電解メッキ方法であって、前記内部ネットの各端子を一時的に短絡して外部端子に接続する工程と、外部端子を電極に接続して電解メッキを行なう工程と、メッキ後に内部ネットの各端子の短絡を解除する工程とを含む配線基板における露出金属部の電解メッキ方法。」（特許請求の範囲）
　
　実施例について
　「第２図は、内部ネットを有する配線基板２２の例で、基板２２上には論理素子２４、記憶素子２６、その他の素子２８が搭載されている。この中で外部端子と接続されている外部ネットは３０、３２、３４であり、外部端子と接続関係にない内部ネットは３６、３８である。従って第２図の場合には論理素子２４の各端子を点線４０で示すように相互に短絡すれば、内部ネット３６、３８は外部端子に接続されることとなる。あとは外部端子を電極に接続して電解メッキを施せば、外部端子のみならず内部ネット３６、３８の全ての端子も同時にメッキされる。
　第３図は短絡手段の一例を示す簡略平面図で４２は素子が搭載され、素子のリードや電気的端子が電気的に接続される端子である。端子４２はその端子４２直下の内層にスルーホールで接続されている。端子４２にはさらに各々導体パターン４４が連結され、点線で示すように端子４２を露出して各導体パターン４４を短絡するため導電ペースト４６を帯状に塗布する。・・・導電パターン４４は実際の電気回路としては利用されず、導電ペースト４６を塗布できる長さがあれば充分で、配線負荷容量の増加はそれ程大きくない。端子４２の少なくとも１つは外部端子に接続されている。こうして外部端子を陰極にして電解メッキを施すことにより、露出した端子４２上に金等のメッキが施される。」（２頁左下欄７行〜右下欄１５行）
　
（３−３）参考資料１
　参考資料１の実願昭６０−４４２４８（実開昭６１−１６２０５６号）のマイクロフィルムには、１つのパッケージ内に２個以上のチップを搭載する集積回路用パッケージに関する発明が１、２図とともに開示されている。
　
（４）対比・判断
（４−１）本件発明１について
　本件発明１と甲第１号証に記載されたものとを対比すると、甲第１号証に記載された「外部端子と導通のある表面配線４」、「外部端子と導通のない表面配線５」、及び「導電性ペースト６」は、本件発明１の　「導体パターンＡ」、「導体パターンＢ」、及び「短絡導体パターン」に相当する。
　さらに、甲第１号証に記載されたものにおいて、導電性ペーストを剥離することにより、外部端子と導通のない表面配線５は電気的にフローテイング状態となることは明らかである。
　してみると、両者は、本件発明１の構成に沿って記載すると、「パッケージの表面に、外部端子と、該外部端子に接続される導体パターンＡと、該外部端子に接続されない導体パターンＢとを有する半導体素子収納用セラミックパッケージの製造方法であって、該導体パターンＢを短絡導体パターンで短絡する工程と、前記外部端子と導体パターンＡおよび導体パターンＢを電解メッキ処理する工程と、前記電界メッキ処理した後、該導体パターンＢと前記短絡導体パターンとの短絡状態を切断し、該導体パターンＢをフローテイング状態とする工程とを有」する点で一致するものの、以下の点で相違する。
　
　本件発明１は、「導体パターンＡと、導体パターンＢと、一端が外部端子に接続された短絡導体パターンとは同時に印刷されて形成され、更に、各導体パターンの印刷の後に、短絡導体パターンと導体パターンＢの短絡部分にパッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、導体パターンＢと短絡導体パターンの短絡状態の切断は、絶縁層の上から、レーザー切断によって行われている」のに対し、甲第１号証に記載されたものはそのようなものではない点。
 
　そこで、上記相違点について検討すると、甲第１号証には、従来技術の記載として、外部端子と導通のない表面配線パターンを形成する際に、外部端子と導通のある配線パターンと接続させ、電気メッキを施した後、レーザにより接続されたパターン部をカットすることは記載されているものの、外部端子と導通のある表面配線４と、外部端子と導通のない表面配線５と、導電性ペースト６とが同時に印刷されて形成されることも、導電性ペースト６の一端が外部端子に接続されることも、さらに、各導体パターンの印刷の後に、短絡導体パターンと導体パターンの短絡部分にパッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層を形成し、導体パターンと短絡導体パターンの短絡状態の切断は絶縁層の上から行われることについても、甲第１号証には何も記載されていないし、示唆もされていない。
　また、甲第２号証をみても、外部ネットと内部ネットとを導電ペーストを塗布してそれぞれのネットの端子に電解メッキを施した後、導電ペーストを除去することは記載されているものの、上記の相違点については何も記載されていないし、示唆もされていない。
　してみると、本件発明１は、甲第１、２号証に記載された発明ではないし、甲第１、２号証に記載されたものから容易に想到することもできない。
　
（４−２）本件発明２について
　本件発明２は、本件発明１を引用するものであるから、本件発明２は、本件発明１と同様に、甲第１、２号証に記載された発明ではないし、甲第１、２号証に記載されたものから容易に想到することもできない。
　
　そして、本件発明１、２は、少なくとも短絡導体パターンの上面を絶縁層で覆ったことにより、ワイヤボンデイングする際に、ボンデイング用ワイヤが垂れて短絡導体パターンとショートする危険性を防止できるとともに、短絡導体パターンをグランド電位にした場合には、一端が外部端子に接続された短絡導体パターンとフローテイング状態の導体パターンの容量的、誘導的な結合が他のフローテイング状態の導体パターンに与える電気的な悪影響を回避できることが可能になるという、明細書に記載されている顕著な作用効果を奏するものである。
　
［５］むすび
　以上のとおりであるから、特許異議の申立ての理由及び証拠によっては本件発明１、２についての特許を取り消すことはできない。
　また、他に本件発明１、２についての特許を取り消すべき理由を発見しない。
　したがって、本件発明１、２についての特許は、拒絶の査定をしなければならない特許出願に対してされたものとは認めない。
　よって、平成６年法律第１１６号附則第１４条の規定に基づく平成７年政令第２０５号第４条第２項の規定により、結論のとおり決定する。
【異議決定日】
平成１３年１０月１２日（２００１．１０．１２）
【訂正の要旨】
訂正の要旨
（１）訂正事項ａ
　特許請求の範囲の減縮を目的として、本件特許の請求項１〜３、６を削除する。
（２）訂正事項ｂ
　明りょうでない記載の釈明及び特許請求の範囲の減縮を目的として、本件特許に係る願書に添付した明細書（以下、「特許明細書」という。）の請求項４を請求項１に繰り上げるとともに、以下のとおり訂正する。
　「【請求項１】　パッケージの表面に、外部端子と、該外部端子に接続される導体パターンＡと、該外部端子に接続されない導体パターンＢとを有する半導体素子収納用セラミックパッケージの製造方法であって、該導体パターンＢを一端が外部端子に接続された短絡導体パターンで短絡する工程と、前記外部端子と導体パターンＡおよび導体パターンＢを電解メッキ処理する工程と、前記電解メッキ処理した後、該導体パターンＢと前記短絡導体パターンとの短絡状態を切断し、該導体パターンＢをフローティング状態とする工程とを有し、しかも、前記導体パターンＡと、前記導体パターンＢと、前記短絡導体パターンとは同時に印刷されて形成され、更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンＢの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、前記導体パターンＢと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われていることを特徴とする半導体素子収納用セラミックパッケージの製造方法。」
（３）訂正事項ｃ
　明りょうでない記載の釈明を目的として、特許明細書の請求項５を請求項２に繰り上げるとともに、以下のとおり訂正する。
　「【請求項２】　短絡導体パターンがグランド用外部端子、又はグランド電位層を介してグランド用外部端子に接続されている請求項１記載の半導体素子収納用セラミックパッケージの製造方法。」
（４）訂正事項ｄ
　明りょうでない記載の釈明を目的として、特許明細書の段落【０００９】、【００１０】を削除するとともに、以下の段落番号をそれぞれ繰り上げる。
（５）訂正事項ｅ
　明りょうでない記載の釈明を目的として、特許明細書の段落【００１１】を、「そして、上記目的を達成するための手段としての本発明の半導体素子収納用セラミックパッケージの製造方法は、パッケージの表面に、外部端子と、該外部端子に接続される導体パターンＡと、該外部端子に接続されない導体パターンＢとを有する半導体素子収納用セラミックパッケージの製造方法であって、該導体パターンＢを一端が外部端子に接続された短絡導体パターンで短絡する工程と、前記外部端子と導体パターンＡおよび導体パターンＢを電解メッキ処理する工程と、前記電解メッキ処理した後、該導体パターンＢと前記短絡導体パターンとの短絡状態を切断し、該導体パターンＢをフローティング状態とする工程とを有し、しかも、前記導体パターンＡと、前記導体パターンＢと、前記短絡導体パターンとは同時に印刷されて形成され、更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンＢの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され、前記導体パターンＢと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われている。」と訂正する。
（６）訂正事項ｆ
　明りょうでない記載の釈明を目的として、特許明細書の段落【００１２】を、「また、本発明の他の半導体素子収納用セラミックパッケージの製造方法は、前記発明において、電解メッキ処理用短絡導体パターンがグランド用外部端子、又はグランド電位層を介してグランド用外部端子に接続されている構成としている。」と訂正する。
（７）訂正事項ｇ
　明りょうでない記載の釈明を目的として、特許明細書の段落【０００１】の２箇所、【０００６】、【０００７】、【０００８】、【００１３】、及び【００３２】に記載の「セラミックパッケージとその製造方法」を、「セラミックパッケージの製造方法」と訂正する。
（８）訂正事項ｈ
　誤記の訂正を目的として、特許明細書の段落【００１４】の５箇所、及び【００２８】に記載の「短縮」を、「短絡」と訂正する。
（５４）【発明の名称】
半導体素子収納用セラミックパッケージの製造方法
（５７）【特許請求の範囲】
　【請求項１】　パッケージの表面に、外部端子と
、
、
と
　該導体パターンＢを一端が外部端子に接続された短絡導体パターンで短絡する工程と、
　前記外部端子と導体パターンＡおよび導体パターンＢを電解メッキ処理する工程と、
　前記電解メッキ処理した後、該導体パターンＢと前記短絡導体パターンとの短絡状態を切断し、該導体パターンＢをフローティング状態とする工程
とを有し、
　
しかも、前記導体パターンＡと、前記導体パターンＢと、前記短絡導体パターンとは同時に印刷されて形成され、
　
更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンＢの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され
　
前記導体パターンＢと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われている
　【請求項２】　短絡導体パターンがグランド用外部端子、又はグランド電位層を介してグランド用外部端子に接続されている請求項
１記載
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、半導体素子収納用セラミックパッケー
ジの
の製
　【０００２】
　【従来の技術】
　近年、デバイスの高速・高集積化に伴い、１つのパッケージ内に複数のＩＣチップや回路部品を搭載することが要請されている。該ＩＣチップ間や回路部品間を結線するために、外部端子に接続されない、所謂、フローティング状態の導体パターンが必要となってくる。
　【０００３】
　ところで、半導体素子収納用セラミックパッケージは、複数枚のグリーンシートを作製して、必要なスルーホールを設け、また必要な導体パターンを印刷し、このグリーンシートを積層・焼成し、更に、パッケージの外表面に形成された導体パターンは、酸化等から保護するために表面処理することで作成されている。そして、この表面処理としては、通常、ＮｉメッキやＡｕメッキが用いられ、このメッキ処理としては、作業性の観点より、外部端子に電極を接続して行なう電解メッキ法が採用されている。しかし、この電解メッキ法の場合、前記フローティング状態の導体パターンについては、外部端子に接続されていないため施せないという問題がある。そして、この場合には、通常、無電解メッキが施されている。
　【０００４】
　【発明が解決しようとする課題】
　しかし、この無電解メッキの場合、量産性，品質の点において、電解メッキに比べて劣り、かつ安価に供給することができないという問題がある。ところで、このような問題に対処して、近年、『フローティング状態の導体パターンについて、該導体パターンの端子を一時的に導電ペーストにより短絡し、電解メッキ槽内で該導電ペーストを介して導通させて、電解メッキを施した後、該端子の短絡を、該導電ペーストを除去することで解除する手法』が提案されている（特公平１−３８３９６号公報参照）。
　【０００５】
　しかし、この手法の場合、次のような課題がある。すなわち、
▲１▼　導電ペーストを、電解メッキ処理後に除去しなければならず、かつ該除去処理が正確に行えない場合があり、その量産性に限度がある。
▲２▼　該除去処理が正確に行えない場合は、パッケージ自体が不良品となる。
▲３▼　導電ペーストがメッキ液に溶けて、メッキ液を汚す。
　等の課題がある。
　【０００６】
　本発明は、上述した課題に対処して創案したものであって、その目的とする処は、前述した従来の課題を解決した半導体素子収納用セラミックパッケー
ジの製
　【０００７】
　また、本発明の目的は、外部端子に接続されないフローティング状態の導体パターンを有する半導体素子収納用セラミックパッケージにおいて、該パッケージの表面に位置する導体パターンに電解メッキ法で、Ａｕ，Ｎｉメッキ等のメッキ処理を可能にした半導体素子収納用セラミックパッケー
ジの製
　【０００８】
　更に、本発明の目的は、フローティング状態の導体パターンヘの隣接する他の導体パターンとの電気的な悪影響を回避可能にした半導体素子収納用セラミックパッケー
ジの
　【０００９】
　【課題を解決するための手段】
　
そして、上記目的を達成するための手段としての
パッケージの表面に、
、
、
と
しかも、前記導体パターンＡと、前記導体パターンＢと、前記短絡導体パターンとは同時に印刷されて形成され、更に、前記各導体パターンの印刷の後に、前記短絡導体パターンと前記導体パターンＢの短絡部分に前記パッケージのグリーンシートと同一材質のものをペースト状にして印刷形成された絶縁層が形成され
前記導体パターンＢと前記短絡導体パターンの短絡状態の切断は、前記絶縁層の上から、レーザー切断によって行われている
　【００１０】
　また、本発明の他の半導体素子収納用セラミックパッケージの製造方法は、前記発明において、電解メッキ処理用短絡導体パターンがグランド用外部端子、又はグランド電位層を介してグランド用外部端子に接続されている構成と
している。
　【００１１】
　【作用】
　本発明の半導体素子収納用セラミックパッケージ
の製
　【００１２】
　また、
短絡
短絡
短絡
短絡
短絡
短絡
　【００１３】
　更に、少なくとも短絡導体パターンの上面を絶縁層で覆った構成にあっては、半導体素子と導体パターンＢにワイヤボンディングする際に、ボンディング用ワイヤが垂れて短絡導体パターンとショートする危険性を防止できるように作用する。
　【００１４】
　【実施例】
　以下、図面を参照しながら、本発明を具体化した実施例について説明する。ここに、図１〜図３は、本発明の第１実施例を示し、図１は本実施例のパッケージに半導体素子をマウントした平面図、図２（ａ）〜図２（ｃ）は本発明の製造方法を説明するための工程図、図３（ａ）〜図３（ｃ）は、図２（ａ）〜図２（ｃ）に対応する断面図、図４は図２（ｃ）の斜視図、図５は第２実施例を示し、図５（ａ）は短絡導体パターンをグランド用外部端子に接続した状態の分解図、図５（ｂ）は短絡導体パターンをグランド電位層に接続した状態の分解図、図６は第３実施例を示し、図６（ａ）は短絡導体パターンと導体パターンＢとの短絡時の斜視図、図６（ｂ）は短絡部分を切断した後の斜視図である。なお、本発明は、上述した実施例に限定されるものでなく、本発明の要旨を変更しない範囲内で変形実施できる構成を含む。
　【００１５】
　−実施例１−
　本実施例の半導体素子収納用セラミックパッケージは、概略すると、外部端子（リードピン、その他の端子）１に接続される複数個の導体パターンＡ１，Ａ２，Ａ３，・・・よりなるパターン群である導体パターンＡと、外部端子１に接続されない複数個のフローティング状態の導体パターンＢ１，Ｂ２，Ｂ３，・・・よりなるパターン群である導体パターンＢを短絡導体パターン２で短絡して、該導体パターンＢを電解メッキ処理可能にすると共に、該電解メッキ処理後に、該短絡導体パターン２と導体パターンＢとの短絡状態を切断して、導体パターンＢを複数個のフローティング状態の導体パターンとした構成よりなる。
　【００１６】
　半導体素子収納用セラミックパッケージは、図３（ｃ）に示すように、所定の導体パターン等が印刷・形成された４枚のグリーンシート３ａ，３ｂ，３ｃ，３ｄ・・を積層し焼成した後、外表面に位置する導体パターンが電解メッキ処理されて形成されている。具体的には、２枚のグリーンシート３ａ，３ｂの上に、半導体素子４，４を搭載するための凹所５，５を形成する孔が穿設され、かつ該凹所５，５の周囲に外部端子１に接続される導体パターンＡと、該凹所５，５の境界凸面６に外部端子１に接続されない導体パターンＢと、該導体パターンＢを短絡する短絡導体パターン２を有するグリーンシート３ｃが積層され、さらにその上に凹所５，５が表出する大きい孔が穿設され、かつスルーホール７，７・・が穿設されたグリーンシート３ｄが積層され、グリーンシート３ｄのスルーホール７，７・・上面に外部端子１，１・・用のパッド８，８・・を設けた後に焼成し、外表面に位置する導体パターンが電解メッキ処理されて形成されている。なお、導体パターンＡと導体パターンＢおよび短絡導体パターン２は、同時に印刷されている。
　【００１７】
　ここで、フローティング状態の導体パターンＢとは、外部端子１に接続されていない複数個（本）の導体パターンＢ１，Ｂ２，Ｂ３，・・・よりなるパターン群である。従って、導体パターンＢは、外部端子１に接続される導体パターンＡと異なり、そのままの状態では、電解メッキを施すことができない。そこで、該処理するために、導体パターンＢは、導体印刷による導体短絡パターン２で短絡されている。ここで、導体短絡パターン２は、導体パターンＡのいずれかを介して間接的に、あるいは直接に外部端子１に接続されている。そして、メッキ処理後は、短絡導体パターン２とフローティングパターンは切断され、電気的に分断された状態とされている。
　【００１８】
　次に、本実施例の半導体素子収納用セラミックパッケージの製造方法について説明する。本実施例の製造方法は、概略すると、▲１▼グリーンシート作成工程、▲２▼スルーホール穿設・導体パターン印刷工程、▲３▼グリーンシート積層・焼成工程、▲４▼電解メッキ処理工程、▲５▼切断工程、の５つの工程を有する。以下、各工程について説明する。
　【００１９】
　−グリーンシート作成工程−
　本工程は、ドクターブレード法等によって、アルミナを主成分とする生セラミックシート（グリーンシート）を複数枚作成する工程である。ここでは、４枚のグリーンシート３ａ，３ｂ，３ｃ，３ｄを作成している。そして、グリーンシート３ｃには、半導体素子４，４を搭載するための凹所５，５を形成する２つの孔が設けられ、また、グリーンシート３ｄには、凹所５，５を外表面に表出させるための大きい孔が設けられている。
　【００２０】
　−スルーホール穿設・導体パターン印刷工程−
　本工程は、グリーンシート３ａ，３ｂ，３ｃ，３ｄに必要なスルーホールを穿設し、導体パターンを印刷する工程である。グリーンシート３ｃには、外部端子１に接続される導体パターンＡと、外部端子１に接続されない導体パターンＢ、および短絡導体パターン２が印刷されている（図２（ａ））。ここで、導体パターンＡ，Ｂ，２は、通常、タングステンやモリブデン等の金属ペーストをスクリーン印刷することで形成されている。また、グリーンシート３ｄには、スルーホール７，７・・が穿設され、またスルーホール７，７・・の上面に外部端子１，１・・を設けるためのパッド８，８・・が設けられている。導体パターンＢは、外部端子１に接続されない導体パターンＢ１，Ｂ２，Ｂ３，・・・よりなるパターン群であるため、そのままの状態では電解メッキを施すことができない。そこで、導体パターンＢを短絡導体パターン２によって短絡し、換言すれば、接続することで、全ての導体パターンＡ，Ｂを、外部端子１，１・・によって接続状態とする。
　【００２１】
　−グリーンシート積層・焼成工程−
　グリーンシート３ａ、３ｂ、３ｃ、３ｄを積層、圧着し、所定温度で焼成する。その後、パッド８に外部端子１をろう付けする（図２（ｂ））の状態）。
　【００２２】
　−電解メッキ処理工程−
　本工程は、導体パターンＡ、導体パターンＢ、その他セラミックパッケージの露出金属部分に電解メッキを施す工程である。外部端子１をメッキ用電極に接続し、電解メッキ液槽内に浸漬して電解メッキ処理することで、該露出金属部分に電解メッキすることができる。ここで、導体パターンＢは、前工程によって、短絡導体パターン２で短絡されているので、外部端子１と接続される導体パターンＡと同様に、電解メッキ処理がなされる。なお、電解メッキとしては、Ｎｉメッキ、Ａｕメッキを行う（図２（ｂ）の状態）。
　【００２３】
　−切断工程−
　本工程は、電解メッキ処理を終えた後、導体パターンＢと短絡導体パターン２との短絡状態を切断し、導体パターンＢをフローティング状態の導体パターンとする工程である（図２ｃ参照）。すなわち、導体パターンＢは短絡導体パターン２で短絡された状態にあるので、該短絡状態を切断するために、レーザー、ウォータージェット、あるいはサンドブラスト等の精密カッティングで、オープン状態（離隔状態）とする。
　【００２４】
　そして、このようにして作製した半導体素子収納用セラミックパッケージは、その凹所５，５に、半導体素子４，４を搭載し、かつ半導体素子４，４間をボンディング用ワイヤ１０により、フローティング状態の導体パターンＢを介して接続することができる（図１参照）。
　【００２５】
　次に、本実施例の作用・効果を確認するために、本実施例の製造方法による場合と、前述した従来例方法による場合について、図２（ｂ）のパターンを用いて、その作業性、量産性、品質についての比較を行った処、本実施例方法の場合は、従来例に比べて、Ｎｉ、Ａｕメッキ液の汚れが少なく液を交換する必要が少なかった。又、従来例方法は、電解メッキ処理後の短縮パターンを除去する際、短縮パターンが完全に除去できず、ショート不良のおそれとなるものが出た。これは、両方法とも、電解メッキ処理するに際し、フローティング状態の導体パターンを形成する導体パターンＢを一旦短絡して電解メッキを施す点では、共通する思想を有するが、本実施例方法の場合、電解メッキ後に、導体パターンＢと短絡導体パターンとの短絡状態を切断することで、フローティング状態の導体パターンを形成するのに対して、従来例方法が、該電解メッキ用短絡導体パターンを取り除くようにしていることに起因すると考えられる。
　【００２６】
　−実施例２−
　本実施例は、前述した実施例１において、短絡導体パターン２を、図５（ａ）に示すように、グリーンシート３ｄにスルーホール１４を設け、他の層（図面では、グリーンシート３ｄ）を介してグランド用外部端子１３に接続、あるいは、図５（ｂ）に示すように、スルーホール１５を介して下層（グリーンシート３ａ）のグランド電位層１６に接続し、短絡導体パターン２をグランド電位にした構成としている。そして、本実施例の場合、短絡導体パターン２が、グランド用外部端子１３あるいはグランド電位層１６に接続されるので、該
短絡
　【００２７】
　次に、本実施例の作用・効果を確認するために、本実施例手法を講じた半導体素子収納用パッケージ（以下、本実施例製品という）と、短絡導体パターンをグランド電位に接続していない半導体セラミックパッケージ（この場合は短絡導体ターンをＮ／Ｃ端子に接続した場合について計算した。以下、従来例製品という）について、例えば、４番ピンと５番ピンの間の誘導結合を計算したところ、本実施例は１／５程度の値に低減でき、誘導結合の低減によるクロストークの低減が確かめられた。この結果より、本実施例製品の場合、ＩＣチップの駆動による短絡導体パターンの電位変動がないので、雑音発生、ＩＣの誤動作発生のおそれを回避できることが確認できた。
　【００２８】
　−実施例３−
　本実施例は、前述した実施例１、２において、短絡導体パターン２と導体パターンＢの上面の一部に、図６に示すように、絶縁層２０を設けた構成よりなる。すなわち、実施例１において、導体パターン印刷工程の後に短絡導体パターン２と導体パターンＢとの短絡部分に絶縁層２０を形成する工程を設け、該短絡部分を絶縁層２０で覆った状態で、該電解メッキ処理工程で、導体パターンＢ、導体パターンＡの露出部分を電解メッキした後、次の切断工程で、該短絡部分を、絶縁層２０の上から、レーザー等により切断した構成とし、絶縁層２０によって、導体パターンＢから切断された短絡導体パターン２がパッケージの表面に露出しない構成よりなる。なお、短絡導体パターン全面を絶縁層２０でおおえば十分で、導体パターンＢの一部まで覆わなくても良い。
　【００２９】
　従って、本実施例は、絶縁層２０を設けることにより、搭載する半導体素子４，４と導体パターンＢをワイヤボンディングする際に、ボンディング用ワイヤ１０が垂れて短絡導体パターン２とショートする危険性を防止することができる。ここで、絶縁層２０は、グリーンシート３と同じ材質のものをペースト状にして、印刷により形成している。
　【００３０】
　【発明の効果】
　以上の説明より明らかなように、本発明の半導体素子収納用セラミックパッケージ
の製
　【００３１】
　また、短絡導体パターンをグランド電位にした構成にあっては、該短絡導体パターンとフローティング状態の導体パターンの容量的、誘導的な結合が他のフローティング状態の導体パターンに与える電気的な悪影響を回避できるという効果を有する。ところで、該短絡導体パターンは、通常、任意の外部端子に接続される。例えば、短絡導体パターンが、他のどこにも接続されないノンコネクト端子に接続された状態の場合、搭載したＩＣチップの駆動により、該フローティング状態の特定の導体パターンの電位変動が起こると、短絡導体パターンの電位変動が引き起こされる。そして、それが、他のフローティング状態の導体パターンの電位変動を発生させ、特に、近年のように、導体パターン間が細密化されてくると、これらがＩＣチップの誤動作などの原因となる。しかし、短絡導体パターンをグランド電位とすることで、上記の不安定な動作を回避できる。
　【００３２】
　更に、少なくとも短絡導体パターンの上面を絶縁層で覆った構成にあっては、半導体素子と導体パターンＢをワイヤボンディングする際に、ボンディング用ワイヤが垂れて短絡導体パターンとショートする危険性を防止できるという効果を有する。
【図面の簡単な説明】
　【図１】　本発明の第１実施例にＩＣチップをマウントした状態を示す平面図である。
　【図２】　第１実施例の製造方法を説明するための工程図である。
　【図３】　図２（ａ）〜図２（ｃ）に対応する断面図である。
　【図４】　斜視図である。
　【図５】　本発明の第２実施例を示し、図５（ａ）は短絡導体パターンをグランド用外部端子に接続した状態の分解図、図５（ｂ）は短絡導体パターンをグランド電位層に接続した状態の分解図である。
　【図６】　本発明の第３実施例を示し、図６（ａ）は短絡導体パターンと導体パターンとの短絡時の斜視図と概略断面図、図６（ｂ）は短絡部分を切断した後の斜視図と概略断面図である。
　【符号の説明】
　Ａ・・・外部端子に接続される導体パターン（パターン群）、Ａ１，Ａ２，Ａ３，・・・外部端子に接続される各導体パターン、Ｂ・・・外部端子に接続されないフローティング状態の導体パターン（パターン群）、Ｂ１，Ｂ２，Ｂ３，・・・外部端子に接続されないフローティング状態の各導体パターン、１・・・外部端子、２・・・短絡導体パターン、３ａ，３ｂ，３ｃ，３ｄ・・・グリーンシート、４・・・半導体素子、５・・・凹所、６・・・境界凸面、７・・・スルーホール、８・・・外部端子用のパッド、１０・・・ボンディング用ワイヤ、１３・・・グランド用外部端子、１４・・・スルーホール、１５・・・スルーホール、１６・・・グランド電位層、２０・・・絶縁層