【事件の表示】
　特許第３１４４３８５号「半導体装置とその製造方法」の請求項１ないし４に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第３１４４３８５号の請求項に係る特許を維持する。
【理　由】
 １．本件発明
　特許第３１４４３８５号（平成１０年７月１５日出願、平成１３年１月５日設定登録。）の請求項１〜４に係る発明は、その特許請求の範囲の請求項１〜４に記載された次のとおりのものである。
「【請求項１】同一の半導体基板上に低い電圧で動作する第１のＭＯＳトラジスタと、高い電圧で動作する第２のＭＯＳトランジスタとを形成する半導体装置において、
　前記第１のＭＯＳトランジスタのドレイン領域と前記第２のＭＯＳトランジスタのドレイン領域とがそれぞれＬＤＤ構造を有するように構成し、前記第１のＭＯＳトランジスタのＬＤＤ領域の下側にのみ、基板不純物濃度を濃くした領域を設けるように構成したことを特徴とする半導体装置。（以下、本件第１発明という。）
　【請求項２】前記第２のＭＯＳトランジスタのゲート絶縁膜は、前記第１のＭＯＳトランジスタのゲート絶縁膜より厚く形成したことを特徴とする請求項１記載の半導体装置。（以下、本件第２発明という。）
　【請求項３】同一の半導体基板上に低い電圧で動作する第１のＭＯＳトランジスタと、高い電圧で動作する第２のＭＯＳトランジスタとを形成する半導体装置の製造方法において、
　前記第１のＭＯＳトランジスタに、ＬＤＤ領域及びこのＬＤＤ領域の下側に基板不純物濃度を濃くした領域を設ける第１の工程と、前記第２のＭＯＳトランジスタに、ＬＤＤ領域のみを形成する第２の工程と、を含むことを特徴とする半導体装置の製造方法。（以下、本件第３発明という。）
　【請求項４】前記第２の工程を実行した後、前記第１の工程を実行することを特徴とする請求項３記載の半導体装置の製造方法。（以下、本件第４発明という。） 」
　
２．申立ての理由の概要
　申立人は、証拠として甲第１号証（特開平８−１１１４６１号公報）、甲第２号証（特開平３−６８５５号公報）、甲第３号証（特開平８−２３０３１号公報）、甲第４号証（特開平６−２４４１９６号公報）及び甲第５号証（特開平２−１８７０６３号公報）を提出し、請求項１、３、４に係る発明は甲第１号証〜甲第４号証に記載された発明に基づいて、また、請求項２に係る発明は甲第１号証〜甲第５号証に記載された発明に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができないものであるから、請求項１、２、３、４に係る発明についての特許は特許法第１１３条第２号に該当するので、取り消されるべきものである旨主張している。
　
３．申立人が提出した甲各号証記載の発明
　ア．甲第１号証（特開平８−１１１４６１号公報）には、以下の点が記載されている。
　「また、アクセストランジスタとしてＮチャネル高しきい値トランジスタを用いる場合、このトランジスタの形成の際には、ソース／ドレイン形成用イオン注入のフォトレジスト工程において、その領域はマスクでおおい、スルーゲートでイオン注入を行わずに高しきい値の形成を達成する。従って、トランジスタの拡散層は濃度の薄い低濃度拡散層領域（ＬＤＤ）のみで成り立っており、抵抗が高くなる。このためどうしても、メモリーセルの保持能力特性がやや劣るようになる。」（【従来の技術及びその問題点】の欄、段落【０００５】）
　「また、メモリ半導体装置に適用する場合、保持能力に優れたメモリーセル（例えばＤＲＡＭセル）を形成できる半導体装置及び半導体装置の製造方法を提供することを目的とする。」（【発明の目的】の欄、段落【０００７】）
　「本実施例の半導体装置は、特に出来上がり構造を示す図９に明示されるように、図の（Ａ）で示す部分にＮチャネル高しきい値トランジスタ部、（Ｂ）で示す部分にＮチャネル中しきい値トランジス部、（Ｃ）で示す部分にＰチャネル中しきい値トランジスタ部、（Ｄ）で示す部分にＰチャネル低しきい値トランジス部を形成した半導体装置について、本発明を適用したものである。
　本実施例の半導体装置は、図９に示すように、半導体基板１（ここではシリコン基板）上に、２以上のＮチャネルトランジスタ（Ａ）（Ｂ）が形成されている半導体装置であって、少なくとも１つのＮチャネルトランジスタ（Ｂ）には低濃度拡散層領域２１ｂ，２２ｂとＮ領域（ここではＮ−領域）先端をおおう不純物導入領域（ここではいわゆるポケットイオン注入領域）とを形成し、他の少なくとも１つのＮチャネルトランジスタ（Ａ）には低濃度拡散層領域及びＮ領域先端をおおう不純物導入領域はともに形成することなく高濃度拡散層領域３１ａ，３２ａを形成したものである。」（段落【００１８】〜【００１９】）
　「次に、図４に示すように、図中の（Ｃ）（Ｄ）で示されるＰチャネルトランジスタ領域と、（Ａ）で示されるＮチャネル高しきい値トランジスタ部になる領域をマスクＭ３で覆い、図中の（Ｂ）で示されるＮチャネル中しきい値トランジスタ部となる領域に次のイオン注入を施す。まずヒ素を１３乗のオーダーで回転イオン注入し、低濃度拡散層領域（ＬＤＤ）２１ｂ，２２ｂを形成する。次にショートチャネル効果低減を目的に、いわゆるポケットイオン注入として、ここではＢＦ２をＮ−領域先端を覆うように斜め４５°でやや深めに回転イオン注入する。」（段落【００３１】）
　「次に、図７に示すように、図中（Ｃ）（Ｄ）で示されるＰチャネルトランジスタ領域をマスクＭ５で覆い、（Ａ）（Ｂ）で示す領域に次のイオン注入を施す。
　まず、ヒ素を１５乗のオーダーでイオン注入し、ソース／ドレイン領域となる高濃度拡散層領域３１ａ，３２ａ，３１ｂ，３２ｂを形成する。なおこの際、斜め４５°の回転イオン注入を施すことによって、Ｎ＋先端はサイドウォールの内側に入り、低濃度拡散層領域（ＬＤＤ）２１ｂ，２２ｂ及び前記ポケットイオン注入（図４参照）の入っていない（Ａ）部は、Ｎチャネル高しきい値トランジスタ部となる。」（段落【００３４】〜【００３５】）
　以上まとめると、甲第１号証には「同一の半導体基板上にＮチャネル中しきい値トラジスタ（Ｂ）と、Ｎチャネル高しきい値トランジスタ（Ａ）とを形成する半導体装置において、前記Ｎチャネル中しきい値トランジスタ（Ｂ）のドレイン領域に低濃度拡散層領域（ＬＤＤ領域）を有するように構成するとともに、該低濃度拡散層領域（ＬＤＤ領域）の先端をおおう不純物導入領域（ポケットイオン注入領域）を設けるように構成し、Ｎチャネル高しきい値トランジスタ（Ａ）には低濃度拡散層領域（ＬＤＤ領域）及びＮ領域先端をおおう不純物導入領域（ポケットイオン注入領域）はともに形成することなく高濃度拡散層領域を形成したことを特徴とする半導体装置。（以下、甲第１号証の第１発明という。）」及び「同一の半導体基板上にＮチャネル中しきい値トラジスタ（Ｂ）と、Ｎチャネル高しきい値トランジスタ（Ａ）とを形成する半導体装置の製造方法において、前記Ｎチャネル中しきい値トランジスタ（Ｂ）に低濃度拡散層領域（ＬＤＤ領域）及び該低濃度拡散層領域（ＬＤＤ領域）の先端をおおう不純物導入領域（ポケットイオン注入領域）を設ける工程と、Ｎチャネル高しきい値トランジスタ（Ａ）には低濃度拡散層領域（ＬＤＤ領域）及びＮ領域先端をおおう不純物導入領域（ポケットイオン注入領域）はともに形成することなく高濃度拡散層領域を形成する工程と、を含むことを特徴とする半導体装置の製造方法。（以下、甲第１号証の第２発明という。）」が記載されているものと認められる。
　
　イ．甲第２号証（特開平３−６８５５号公報）には、以下の点が記載されている。  
　「第６図は従来の半導体装置における第２の実施例の模式側断面図で、５１、５２、５４ａ〜６０は第５図と同じ物を、６１は下地酸化膜、６２は側壁絶縁膜、６３はn型不純物領域、６４はｐ型ウエル領域を示しいる。
　同図においては、ｐ−型シリコン(Ｓｉ)基板５１に設けられたｐ型ウエル領域６４に薄いゲート酸化膜５６ａを介して比較的短いチャネル長のゲート電極５７ａ が設けられ、このゲート電極５７ａの側壁にセルフアラインに設けられた絶縁膜(側壁絶縁膜)６２下部領域から外側にｎ＋型ソースドレイン領域（５４ａ，５４ｂ)が設けられ、側壁絶縁膜６２下部領域にはｎ型不純物領域６３が設けられ、前記両領域は接して設けられ、及びｎ＋型ソースドレイン領域（５４ａ，５４ｂ)と接した低濃度のｐ型チャネルストッパー領域５２ａを持つＬＤＤ構造の低耐圧ショ−トチャネルトランジスタが形成されており、一方厚いゲート酸化膜５６ｂを介して比較的長いチャネル長のゲート電極５７ｂが設けられ、このゲート電極５７ｂの側壁にセルフアラインに設けられた側壁絶縁膜６２下部領域から外側にｎ＋型ソースドレイン領域（５４ｃ，５４ｄ）が設けられ、側壁絶縁膜６２下部領域にはｎ型不純物領域６３が設けられ、前記両領域は接して設けられ、及び少なくともｎ＋型ドレイン領域５４ｄとは離間した高濃度のｐ型チャネルストッパー領域５２ｂを持つオフセットゲ−ト構造の高耐圧トランジスタが形成されている。」（第３頁左上欄第４行〜右上欄第１０行）
　以上まとめると、甲第２号証には「同一の半導体基板上に低耐圧トランジスタ及び高耐圧トランジスタを形成する半導体装置において、低耐圧トランジスタがＬＤＤ構造を有し、高耐圧トランジスタがオフセット領域を有する半導体装置」及び「同一の半導体基板上に低耐圧トランジスタ及び高耐圧トランジスタを形成する半導体装置の製造方法において、上記高耐圧トランジスタにＬＤＤ構造を設ける工程と上記低耐圧トランジスタにオフセット領域を設ける工程を含むことを特徴とする半導体装置の製造方法」が記載されているものと認められる。
　
　ウ．甲第３号証（特開平８−２３０３１号公報）には、以下の点が記載されている。
　「本発明は、以上述べた、電源電圧の低下に従い、トランジスタ構造の改良が必要となり、電源電圧によって素子の使い分けをしなければならないといったシステム上の素子使用の不自由さを改善するために、同一素子上に高電圧がかかる入出力用のトランジスタと、低電圧で高駆動能力を実現するコア用のトランジスタとの２種類を同時に作りこむことができる半導体装置とその製造方法を提供することを目的とする。」（段落【０００８】）
「次に、本発明の第２の実施例について説明する。図５は本発明の第２の実施例を示す半導体装置の断面図、図６はその半導体装置の製造工程断面図である。以下、その半導体装置の製造方法について説明する。まず、図６（ａ）に示すように、シリコン基板３１に必要に応じてウェル、素子分離のためのフィールド酸化膜３２を形成した後、ゲート絶縁膜３３、多結晶シリコン膜を生成し、通常のゲートホトリソ、エッチングにより、入出力部分Ａ、コア部分Ｂともに、同時にゲート電極３４を形成した後、ホトリソにより、入出力部分Ａにのみレジスト３５が残るようにし、３１Ｐ＋を３０ＫｅＶで４×１０13ｉｏｎｓ／ｃｍ2 程度でイオン注入し、第１のＬＤＤ（Ｎ−）層３６を形成する。
　次に、図６（ｂ）に示すように、レジスト３５を除去後、逆にコア部分Ｂのみレジスト３７が残るように再度ホトリソを行い、３１Ｐ＋を７０ＫｅＶで６×１０13ｉｏｎｓ／ｃｍ２程度を、傾き角度θが約４５°（なお、θは３０°〜４５°でもよい）の傾きで斜めにイオン注入し、第２のＬＤＤ（Ｎ−）層３８を形成する。」（段落【００２２】〜【００２３】）
　「以上、詳細に説明したように、本発明によれば、同一素子上にＬＤＤ（Ｎ−）層寄生抵抗の異なる二種類のトランジスタを形成することができるようにしたので、高電圧のかかる入出力部分を寄生抵抗の大きなトランジスタとし、ホットキャリア耐性を向上させることができ、コア部分を寄生抵抗の小さなトランジスタとして、高駆動能力を持たせることができる。」（段落【００２６】）
　以上まとめると、甲第３号証には「同一の半導体基板上に高電圧がかかる入出力用のトランジスタと低電圧がかかるコア用のトランジスタとを形成する半導体装置において、高電圧がかかる入出力用のトランジスタと低電圧がかかるコア用のトランジスタの両者がＬＤＤ層を有する半導体装置」及び「同一の半導体基板上に高電圧がかかる入出力用のトランジスタと低電圧がかかるコア用のトランジスタを有する半導体装置の製造方法において、上記各トランジスタにＬＤＤ領域を設ける工程を含むことを特徴とする半導体装置の製造方法」が記載されているものと認められる。
　
　エ．甲第４号証（特開平６−２４４１９６号公報）には、以下の点が記載されている。
　「このように、ＭＩＳＦＥＴのゲート長（Ｌｇ）を0.４〜0.３μｍ以下に微細化しようとすると、ＭＩＳＦＥＴの電流駆動能力を低下させずに短チャネル効果を有効に抑制することが困難となる。
　その対策として、ＭＩＳＦＥＴのソース領域およびドレイン領域の下部にこれらと異なる導電型の半導体領域（以下、ポケット領域ともいう）を形成し、ドレイン領域から延びる空乏層の広がりをこのポケット領域によって抑制しようという技術が提案されている。」（段落【０００４】〜【０００５】）
　「上記ｐ型ウエル３の表面に形成された低不純物濃度のｎ−半導体領域６の下部には、このｎ−半導体領域６とは異なる導電型で、かつｐ型ウエル３よりも高不純物濃度のｐ型半導体領域からなるポケット領域８Ａが設けられている。このポケット領域８Ａは、前記高不純物濃度のｎ+ 半導体領域７よりも浅い位置に設けられている。」（段落【００２６】）
　以上まとめると、上記低不純物濃度のｎ−半導体領域６とはＬＤＤ領域のことであるから、「ＭＯＳトランジスタのＬＤＤ領域の下側にのみ基板不純物濃度を濃くした領域（ポケット領域）を設ける」点が記載されている。
　
　オ．甲第５号証（特開平２−１８７０６３号公報）には、以下の点が記載されている。
　「同一半導体チップ内に異なる電源電圧下で動作するＭＯＳトランジスタ回路を作り込んでなるものにおいて、高い電源電圧下で動作する回路内のＭＯＳトランジスタのゲート酸化膜の厚みを低い電源電圧下で動作する回路内のＭＯＳトランジスタのゲート酸化膜の厚みよりも大きくしたことを特徴とするＭＯＳ集積回路装置。」（特許請求の範囲）
　
４．対比・判断
（１）本件第１発明について
　甲第１号証の第１発明と本件第１発明とを対比すると、いずれも同一の半導体基板上に仕様の異なる第１のＭＯＳトランジスタ及び第２のＭＯＳトランジスタを形成した半導体装置に関するものであって、甲第１号証に記載された「低濃度拡散層領域（ＬＤＤ領域）の先端をおおう不純物導入領域（ポケットイオン注入領域）」は本件第１発明のＬＤＤ領域の下側にのみ設けられた「基板不純物濃度を濃くした領域」に相当している。
　したがって、甲第１号証の第１発明と本件第１発明とは、「同一の半導体基板上に仕様の異なる第１のＭＯＳトラジスタと第２のＭＯＳトランジスタとを形成する半導体装置において、前記第１のＭＯＳトランジスタのドレイン領域がＬＤＤ構造を有するように構成し、前記第１のＭＯＳトランジスタのＬＤＤ領域の下側にのみ、基板不純物濃度を濃くした領域を設けるように構成したことを特徴とする半導体装置」の点で一致しており、甲第１号証の第１発明においては同一の基板上に形成する第１及び第２のＭＯＳトランジスタがそれぞれ中しきい値及び高しきい値のＭＯＳトランジスタであるが、本件第１発明においては同一の基板上に形成する第１及び第２のＭＯＳトランジスタがそれぞれ低い電圧及び高い電圧（ここで言うところの「電圧」とは発明の詳細な説明を参酌すると「電源電圧」のことと認められる。）で動作するＭＯＳトランジスタである点（以下、第１の相違点という。）、並びに、甲第１号証の第１発明は第２のＭＯＳトランジスタのドレイン領域がＬＤＤ構造を有していない点（以下、第２の相違点という。）で相違している。
　最初に、上記第１の相違点について検討する。
　ＭＯＳトランジスタのしきい値電圧の高低とＭＯＳトランジスタが動作する電源電圧の高低とは全く異なる概念であるので、「中しきい値トランジスタ」及び「高しきい値トランジスタ」を形成した甲第１号証の第１発明と「低い電圧で動作する第１のＭＯＳトラジスタ」及び「高い電圧で動作する第２のＭＯＳトランジスタ」を形成した本件第１発明とは同一基板内に形成するＭＯＳトランジスタが全く異なっている。そして、同一基板内に形成するＭＯＳトランジスタとして、しきい値の異なる第１及び第２のＭＯＳトランジスタに代えて動作する電源電圧の異なる第１及び第２のＭＯＳトランジスタとすることを動機づける証拠は異議申立人によっては一切提示されていない。
　次に、上記第２の相違点について検討する。
　甲第１号証の第１発明は、「 アクセストランジスタとしてＮチャネル高しきい値トランジスタを用いる場合」に「トランジスタの拡散層は濃度の薄い低濃度拡散層領域（ＬＤＤ）のみで成り立っており抵抗が高くなる」ため「メモリーセルの保持能力特性がやや劣るようになる」という従来技術の問題点に対して、「保持能力に優れたメモリーセル（例えばＤＲＡＭセル）を形成できる半導体装置及び半導体装置の製造方法を提供すること」が目的であり、そのために「他の少なくとも１つのＮチャネルトランジスタ（Ａ）には低濃度拡散層領域及びＮ領域先端をおおう不純物導入領域はともに形成することなく高濃度拡散層領域を形成」することを特徴としたものである。すなわち、第２のＭＯＳトランジスタ（Ｎチャネル高しきい値トランジスタ（Ａ））には低濃度拡散層領域（ＬＤＤ領域）及びＮ領域先端をおおう不純物導入領域（ポケット領域）はともに形成しないという点が甲第１号証の第１発明の特徴であるから、たとえＬＤＤ領域を形成することが甲第２号証及び甲第３号証に記載のように周知の技術であったとしても、甲第１号証に記載された発明において第２のＭＯＳトランジスタにＬＤＤ領域を形成することはできない。
　したがって、甲第１号証の第１発明において、しきい値の異なる第１及び第２のＭＯＳトランジスタに代えて動作する電源電圧の異なる第１及び第２のＭＯＳトランジスタとすること、及び第２のＭＯＳトランジスタのドレイン領域にＬＤＤ構造を設けることのいずれも当業者にとって容易になし得たこととはいえない。また、ＬＤＤ領域の下側にのみ基板不純物濃度を濃くした領域（ポケット領域）を設ける点について記載された甲第４号証を検討してもこの結論は変わらない。
　よって、本件第１発明は甲第１号証乃至甲第４号証に記載の発明から当業者が容易に発明をすることができたものではない。
　
（２）本件第２発明について
　本件第２発明は、本件第１発明におけるゲート絶縁膜の厚さの点をさらに限定したものであり、ゲート絶縁膜の厚さの点について記載された甲第５号証を考慮しても、上記「（１）本件第１発明について」の欄において検討した理由と同様の理由により、本件第２発明は甲第１号証乃至甲第５号証に記載の発明から当業者が容易に発明をすることができたものではない。
　
（３）本件第３発明について
　甲第１号証の第２発明と本件第３発明とを対比すると、甲第１号証の第２発明と本件第３発明とは、「同一の半導体基板上に仕様の異なる第１のＭＯＳトランジスタと第２のＭＯＳトランジスタとを形成する半導体装置の製造方法において、前記第１のＭＯＳトランジスタに、ＬＤＤ領域及びこのＬＤＤ領域の下側に基板不純物濃度を濃くした領域を設ける第１の工程を含むことを特徴とする半導体装置の製造方法。」の点で一致しており、甲第１号証の第２発明においては同一の基板上に形成する第１及び第２のＭＯＳトランジスタがそれぞれ中しきい値及び高しきい値のＭＯＳトランジスタであるが、本件第３発明においては同一の基板上に形成する第１及び第２のＭＯＳトランジスタがそれぞれ低い電圧及び高い電圧（ここで言うところの「電圧」とは発明の詳細な説明を参酌すると「電源電源」のことと認められる。）で動作するＭＯＳトランジスタである点、並びに、甲第１号証の第２発明は第２のＭＯＳトランジスタ（Ｎチャネル高しきい値トランジスタ（Ａ））にＬＤＤ領域のみを形成する第２の工程を有していない点で相違している。
　そして、上記「（１）本件第１発明について」の欄において上記第１及び第２の相違点について検討した理由と同様の理由によって、甲第１号証の第２発明において、しきい値の異なる第１及び第２のＭＯＳトランジスタに代えて動作する電源電圧の異なる第１及び第２のＭＯＳトランジスタとすること、及び第２のＭＯＳトランジスタにＬＤＤ領域のみを形成する工程を含むようにすることのいずれも当業者にとって容易になし得たこととはいえない。
　よって、本件第３発明は甲第１号証及び甲第４号証に記載の発明から当業者が容易に発明をすることができたものではない。
　
（４）本件第４発明について
　本件第４発明は、本件第３発明において第２の工程を実行した後第１の工程を実行する点をさらに限定したものであり、上記「（３）本件第３発明について」の欄において検討した理由と同様の理由により、本件第４発明は甲第１号証乃至甲第４号証に記載の発明から当業者が容易に発明をすることができたものではない。
　
５．むすび
　したがって、特許異議申立ての理由及び証拠によっては、請求項１〜４に係る発明についての特許を取り消すことはできない。
　また、他に請求項１〜４に係る発明についての特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１３年１１月１６日（２００１．１１．１６）