【事件の表示】
　特許第３１０１４９１号「表示駆動回路」の請求項１に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　本件特許異議の申立てを却下する。
【理　由】
１．手続の経緯
　特許第３１０１４９１号の請求項１に係る発明についての出願は、平成６年５月２５日に出願され、平成１２年８月１８日に設定登録され、その後、古川京子から特許異議の申立てがなされ、平成１３年６月２８日付で取消理由通知がなされ、その指定期間内である平成１３年９月７日に訂正請求がなされたものである。
　
２．訂正の適否
２−１．訂正事項
　平成１３年９月７日付訂正請求書による訂正は、特許請求の範囲を下記のように訂正するものである。
　
「【請求項１】　表示データが供給されるシフトレジスタと、前記シフトレジスタの表示データをラッチするラッチ回路と、タイミング信号に応じて前記ラッチ回路にラッチされる表示データに基づきセグメント信号を発生するセグメントドライバと、前記タイミング信号に応じてコモン信号を発生するコモンドライバとを具備する表示駆動回路において、
  電源電圧が所定値以下になると出力信号を発生する電圧検出手段と、
  該電圧検出手段の出力信号を保持する保持手段と、
  該保持手段の出力信号に応じて、前記セグメント信号と前記コモン信号とのレベル差を、消灯状態となるように制御する制御手段と、
　前記電源電圧が所定値以上であることを検出した際に、前記表示データがすべて前記シフトレジスタに取り込まれたことを検出して、前記セグメント信号と前記コモン信号とのレベル差を、点灯可能状態となるように制御する手段とを備えることを特徴とする表示駆動回路。
【請求項２】　表示データに制御データを付加し、前記制御データ又は前記保持手段の出力信号の一方に応じて、前記セグメント信号と前記コモン信号とのレベル差を、消灯状態となるように制御する手段を備えることを特徴とする請求項１記載の表示駆動回路。
【請求項３】　表示データが供給されるシフトレジスタと、前記シフトレジスタの表示データをラッチするラッチ回路と、タイミング信号に応じて前記ラッチ回路にラッチされる表示データに基づきセグメント信号を発生するセグメントドライバと、前記タイミング信号に応じてコモン信号を発生するコモンドライバとを具備する表示駆動回路において、
  電源電圧が所定値以下になると出力信号を発生する電圧検出手段と、
  該電圧検出手段の出力信号を保持する保持手段と、
  表示データに制御データを付加し、前記制御データ又は前記保持手段の出力信号の一方に応じて、前記セグメント信号と前記コモン信号とのレベル差を、消灯状態となるように制御する制御手段を設けたことを特徴とする表示駆動回路。」
　
２−２．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正は、訂正前の請求項１を削除するとともに、訂正前の請求項１を引用する請求項２を独立形式の新たな請求項１とし、また、訂正前の請求項１および２を引用する請求項３のうち、訂正前の請求項２を引用する請求項３を訂正後の請求項１を引用する新たな請求項２とし、訂正前の請求項１を引用する請求項３を、独立形式の新たな請求項３に訂正するものであって、特許請求の範囲の減縮を目的とし、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、又は変更するものではない。
　
２−３．独立特許要件
　上記訂正明細書の請求項１から３(訂正前の請求項２および３)(以下単に「請求項１」〜「請求項３」という。)に係る訂正は、特許異議の申立てがされていない請求項についての訂正であって、特許請求の範囲の減縮を目的としたものに該当するから、請求項１から３に係る発明の独立特許要件について検討する。
　
２−３−１．請求項１に係る発明
　請求項１の「電源電圧が所定値以上であることを検出した際に、前記表示データがすべて前記シフトレジスタに取り込まれたことを検出して、前記セグメント信号と前記コモン信号とのレベル差を、点灯可能状態となるように制御する手段」は、特許異議申立人古川京子が提出した特開昭６１−１０５５９４号公報(以下「刊行物１」という。)、特開平３−１４１３２１号公報(以下「刊行物２」という。)のいずれにも記載も示唆もされていない。そして、これらの点が、当業者に容易になし得たものと認めることもできない。
　したがって、請求項１に係る発明は、刊行物１，２に記載された発明に基づき当業者が容易に発明できたものとすることができない。
　
２−３−２．請求項２に係る発明
　請求項２は請求項１を引用するものであるので、上記「２−３−１．請求項１に係る発明」の欄で述べたのと同様な理由で、請求項２に係る発明は、刊行物１，２に記載された発明に基づき当業者が容易に発明できたものとすることができない。
　
２−３−３．請求項３に係る発明
　請求項３の「表示データに制御データを付加し、前記制御データ又は前記保持手段の出力信号の一方に応じて、前記セグメント信号と前記コモン信号とのレベル差を、消灯状態となるように制御する制御手段」は、刊行物１，２のいずれにも記載も示唆もされていない。そして、これらの点が、当業者に容易になし得たものと認めることもできない。
　したがって、請求項３に係る発明は、刊行物１，２に記載された発明に基づき当業者が容易に発明できたものとすることができない。
　
２−４．むすび
　以上のとおりであるから、上記訂正は、特許法第１２０条の４第２項及び第３項で準用する同法第１２６条第２から４項に適合するので、当該訂正を認める。
　
３．特許異議の申立てについての判断
　特許異議の申立ての対象である訂正前の請求項１に係る発明は、訂正の結果削除され、特許異議の申立ての対象が存在しないので、この特許異議の申立ては、不適法な申立であって、その補正をすることができないものである。
　したがって、本件特許異議の申立ては、特許法第１２０条の６第１項で準用する同法第１３５条の規定によって却下すべきものである。
　よって、結論の通り決定する。
【異議決定日】
平成１３年９月２５日（２００１．９．２５）
【訂正の要旨】
訂正の要旨
　平成１３年９月７日付訂正請求書による訂正は、特許請求の範囲を下記のように訂正するものである。
「【請求項１】　表示データが供給されるシフトレジスタと、前記シフトレジスタの表示データをラッチするラッチ回路と、タイミング信号に応じて前記ラッチ回路にラッチされる表示データに基づきセグメント信号を発生するセグメントドライバと、前記タイミング信号に応じてコモン信号を発生するコモンドライバとを具備する表示駆動回路において、
　電源電圧が所定値以下になると出力信号を発生する電圧検出手段と、
　該電圧検出手段の出力信号を保持する保持手段と、
　該保持手段の出力信号に応じて、前記セグメント信号と前記コモン信号とのレベル差を、消灯状態となるように制御する制御手段と、
　前記電源電圧が所定値以上であることを検出した際に、前記表示データがすべて前記シフトレジスタに取り込まれたことを検出して、前記セグメント信号と前記コモン信号とのレベル差を、点灯可能状態となるように制御する手段とを備えることを特徴とする表示駆動回路。
　【請求項２】　表示データに制御データを付加し、前記制御データ又は前記保持手段の出力信号の一方に応じて、前記セグメント信号と前記コモン信号とのレベル差を、消灯状態となるように制御する手段を備えることを特徴とする請求項１記載の表示駆動回路。
　【請求項３】　表示データが供給されるシフトレジスタと、前記シフトレジスタの表示データをラッチするラッチ回路と、タイミング信号に応じて前記ラッチ回路にラッチされる表示データに基づきセグメント信号を発生するセグメントドライバと、前記タイミング信号に応じてコモン信号を発生するコモンドライバとを具備する表示駆動回路において、
　電源電圧が所定値以下になると出力信号を発生する電圧検出手段と、
　該電圧検出手段の出力信号を保持する保持手段と、
　表示データに制御データを付加し、前記制御データ又は前記保持手段の出力信号の一方に応じて、前記セグメント信号と前記コモン信号とのレベル差を、消灯状態となるように制御する制御手段を設けたことを特徴とする表示駆動回路。」
（５４）【発明の名称】
液晶駆動回路
（５７）【特許請求の範囲】
　【請求項１】　表示データが供給されるシフトレジスタと、前記シフトレジスタの表示データをラッチするラッチ回路と、タイミング信号に応じて前記ラッチ回路にラッチされる表示データに基づきセグメント信号を発生するセグメントドライバと、前記タイミング信号に応じてコモン信号を発生するコモンドライバとを具備する表示駆動回路において、
　電源電圧が所定値以下になると出力信号を発生する電圧検出手段と、
　該電圧検出手段の出力信号を保持する保持手段と、
　該保持手段の出力信号に応じて、前記セグメント信号と前記コモン信号とのレベル差を、消灯状態となるように制御する制御手段
と、
　
前記電源電圧が所定値以上であることを検出した際に、前記表示データがすべて前記シフトレジスタに取り込まれたことを検出して、前記セグメント信号と前記コモン信号とのレベル差を、点灯可能状態となるように制御する手段とを備える
　【請求項２】　
表示データに制御データを付加し、前記制御データ又は前記保持手段の出力信号の一方に応じて、前記セグメント信号と前記コモン信号とのレベル差を、消灯状態となるように制御する手段を備えることを特徴とする請求項１記載の表示駆動回路。
　【請求項３】　
表示データが供給されるシフトレジスタと、前記シフトレジスタの表示データをラッチするラッチ回路と、タイミング信号に応じて前記ラッチ回路にラッチされる表示データに基づきセグメント信号を発生するセグメントドライバと、前記タイミング信号に応じてコモン信号を発生するコモンドライバとを具備する表示駆動回路において、
　
電源電圧が所定値以下になると出力信号を発生する電圧検出手段と、
　
該電圧検出手段の出力信号を保持する保持手段と、
　
表示データに制御データを付加し、前記制御データ又は前記保持手段の出力信号の一方に応じて、前記セグメント信号と前記コモン信号とのレベル差を、消灯状態となるように制御する制御手段を備えることを特徴とする表示駆動回路。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、液晶等の表示回路を駆動する表示駆動回路に関する。
　【０００２】
　【従来の技術】
　一般に、表示回路は複数のセグメントを有しており、それらセグメントに共通にコモン信号を印加すると共に、それぞれのセグメントにセグメント信号を印加して表示を行う。コモン信号は一定の波形パターンが繰り返し表われる信号であり、前記コモン信号を基準として表示データに対応したセグメント信号を発生させ、セグメントの消灯または点灯を行う。
　【０００３】
　このような表示回路を制御するセグメント信号を発生する回路は図２に示される回路により構成される。図２において、入力端子（１）を介して印加される入力クロックに同期して、表示データが入力端子（２）からシフトレジスタ（３）に印加される。表示データがすべてシフトレジスタ（３）取り込まれると、ラッチ回路、（４）を構成するラッチ回路（４ａ）乃至（４ｆ）のＣ端子にラッチ信号が印加され、シフトレジスタ（３）の表示データがラッチ回路（４）にラッチされる。
　【０００４】
　その後、ラッチ回路（４）にラッチされた表示データはセグメントドライバ（５）に印加される。即ち、ラッチ回路（４ａ），（４ｂ）及び（４ｃ）のＱ出力は第１ドライバ（５ａ）に印加され、ラッチ回路（４ｄ），（４ｅ）及び（４ｆ）のＱ出力は第２ドライバ（５ｂ）に印加される。そして、コモン信号を発生するコモンドライバ（図示せず）に印加されるタイミング信号に基づいて、第１及び第２ドライバ（５ａ）及び（５ｂ）からそれぞれセグメント信号が発生する。
　【０００５】
　また、電圧検出回路（６）は、電流投入時や減電時に、電源電圧が所定値以下になると、リセット信号を発生し、該リセット信号をラッチ回路（４ａ）乃至（４ｆ）のリセット端子に印加する。その結果、すべてのラッチ回路はリセットされ、セグメントドライバ（５）は表示回路を消灯する消灯信号となるセグメント信号を発生する。
　【０００６】
　【発明が解決しようとする課題】
　しかしながら、図２の回路では、表示回路の消灯はラッチ回路のリセット手段によって行われるので、それぞれのラッチ回路にリセット手段を設けなくてはならない。特に、ＩＣ化した場合ラッチ回路の占める割合が大きく、デューティを多くしたり、また、表示回路のセグメントを多くすれば、表示データの数は多くなり、ラッチ回路の数も多くなる。当然リセット手段の数も多くなる為、全体の素子数が多くなり、図２の回路はＩＣ化に不向きなものとなっていた。
　【０００７】
　【課題を解決するための手段】
　本発明は上述の点に鑑み成されたものであり、表示データが供給されるシフトレジスタと、前記シフトレジスタの表示データをラッチするラッチ回路と、タイミング信号に応じて前記ラッチ回路にラッチされる表示データに基づきセグメント信号を発生するセグメントドライバと、前記タイミング信号に応じてコモン信号を発生するコモンドライバとから成る表示駆動回路において、電源電圧が所定値以下になると出力信号を発生する電圧検出手段と、該電圧検出手段の出力信号を保持する保持手段と、該保持手段の出力信号に応じて、少なくとも前記コモン信号の発生を禁止する禁止手段と、を備えたことを特徴とする。
　【０００８】
　また、前記電圧検出手段の出力信号が無くなり、表示データが前記シフトレジスタに取り込まれることにより、少なくとも前記コモン信号の発生を再開させる手段とを備えることを特徴とする。
　さらに、表示データに制御データを付加し、前記制御データ又は前記保持手段の出力信号の一方に応じて禁止手段を制御する手段を備えたことを特徴とする。
　【０００９】
　【作用】
　本発明に依れば、電源電圧が所定値より低くなると、電圧検出手段から出力信号が発生し、前記出力信号は保持手段に保持される。そして、保持手段の出力信号により、コモンドライバからのコモン信号の発生が禁止されるため、減電時や電源投入時に表示を消灯させることができる。
　【００１０】
　また、電源電圧が所定値以上になってから最初の表示データがシフトレジスタにすべて取り込まれると、コモン信号が再び発生し始め、表示の点灯が再開される。
　さらに、制御データを表示データ中に設け、保持手段の出力信号と共に前記制御データに応じて、禁止手段を制御し、制御データにより強制消灯や点灯を行うことができる。
　【００１１】
　【実施例】
　図１は本発明の一実施例を示す図であり、１／３デューティー・１／２バイアス方式の液晶表示駆動の場合を示すものである。（７）はＣＥ（チップイネーブル）端子、（８）はＤＩ（データ入力）端子、（９）はＣＬ（クロック）端子、（１０）はシフトレジスタ、（１１）はシフトレジスタ（１０）のビット数と等しい数を有すると共にリセット機能のないラッチ回路（１２）は第１信号生成回路（１３）と、発生禁止回路となる第１ナンドゲート（１４）と、第１バッファ回路（１５）とから成るセグメントドライバ、（１６）は第２信号生成回路（１７）と、発生禁止回路となる第２ナンドゲート（１８）と、第２バッファ回路（１９）とから成るコモンドライバ（２０）はタイミング信号を発生するタイミング回路、（２１）は電源電圧のレベルを検出する電圧検出回路、（２２）はＣＥ信号の立ち下がりで出力信号を発生する切り出し回路、（２３）は電圧検出回路（２１）及び切り出し回路（２２）の出力信号に応じてリセット・セットされるＤ−Ｓフリップフロップである。
　【００１２】
　図１において、通常動作の場合、ＤＩ端子（８）を介して表示データが印加される。表示データが印加される前、ＣＥ端子（７）、ＤＩ端子（８）及びＣＬ端子（９）はすべて“Ｌ”レベルにあるが、表示データが印加される時、ＣＥ端子（７）に印加されるＣＥ信号が“Ｌ”から“Ｈ”レベルに変化する。その後、クロック信号がＣＬ端子（９）に、表示データがクロック信号に同期してＤＩ端子（８）に印加される。表示データ及びクロック信号は、ＣＥ信号により一方の入力が“Ｈ”レベルとなるアンドゲート（２４）を通過し、表示データはクロック信号に同期してシフトレジスタ（１０）に取り込まれる。すべての表示データがシフトレジスタ（１０）に取り込まれると、ＣＥ信号が“Ｈ”から“Ｌ”レベルに変化し、アンドゲート（２４）は一方の入力が“Ｌ”レベルとなり、表示データ及びクロック信号の通過が禁止される。
　【００１３】
　また、切り出し回路（２２）において、ＣＥ信号が“Ｈ”から“Ｌ”レベルになる立ち下がりを検出し、“Ｈ”レベルとなる出力パルスが発生する。そして、前記出力パルスがラッチ回路（１１）に印加され、シフトレジスタ（１０）の表示データがラッチ回路（１１）に取り込まれる。一方、切り出し回路（２２）の出力パルスはＲ−Ｓフリップフロップ（２３）のＳ端子にも印加される。その為、Ｒ−Ｓフリップフロップ（２３）のＱ端子から“Ｈ”レベルの出力信号が発生し、第１及び第２ナンドゲート（１４）及び（１８）に印加され、第１及び第２ナンドゲート（１４）及び（１８）は導通状態にある。尚、電圧検出回路（２１）において、電源電圧ＶＣＣは所定レベルより大きく、“Ｌ”レベルの出力信号が発生する。
　【００１４】
　ところで、タイミング回路（２０）から発生するタイミング信号は第２信号生成回路（１７）に印加され、前記タイミング信号に応じて第２信号生成回路（１７）からそれぞれ２つの出力信号が発生する。前記出力信号は導通状態にあるナンドゲート（１８）を介して第２バッファ回路（１９）に印加され、ナンドゲート（１８）の出力信号に応じて“Ｈ”レベル、“Ｌ”レベル、中間レベルの３レベルのコモン信号が第２バッファ回路（１９）から発生する。第２バッファ回路（１９）の出力端を図１の如くそれぞれＣＯＭ１，ＣＯＭ２，ＣＯＭ３とすると、図３の如くＣＯＭ１，ＣＯＭ２，ＣＯＭ３の順にコモン信号が発生する。
　【００１５】
　このようにコモン信号が発生している状態で、ラッチ回路（１１）にラッチされた表示データは、第１信号生成回路（１３）にそれぞれ３ビット毎に印加される。そして、タイミング回路（２０）の前記タイミング信号に応じて、第１信号生成回路（１３）は３ビットの表示データのうち１ビットを選択する。第１信号生成回路（１３）の出力信号は導通状態にあるナンドゲート（１４）を介して第１バッファ回路（１５）に印加され、反転された後、セグメント信号が第１バッファ回路（１５）から発生する。ここで、第１信号生成回路（１３）において、例えば、出力端ＣＯＭ１のコモン信号が発生していると図１の如くラッチ回路（１１）から印加される３ビットの表示データのうち左側の表示データが選択され、出力端ＣＯＭ２のコモン信号発生時真中の表示データが、そして、出力端ＣＯＭ３のコモン信号発生時右側の表示データが選択される。
　【００１６】
　上記したように発生したセグメント信号とコモン信号とのレベル差が“Ｈ”と“Ｌ”とのレベル差であれば、液晶セグメント（図示せず）を点灯させることができ、また、前記レベル差が０または中間レベル等に等しい値であれば、液晶セグメントは消灯される。尚、例えば出力端ＣＯＭ１乃至３のコモン信号に対して、液晶セグメントを表示させようとする場合、セグメント信号を図３の如く、それぞれのコモン信号とのレベル差が“Ｈ”レベルと“Ｌ”レベルとのレベル差になるように発生させればよい。よって、このようにして、コモン信号に同期して、表示データに応じてセグメント信号を発生させることにより、表示データに応じた表示を行うことができる。
　【００１７】
　ところで、電源投入時及び減電時、電圧検出回路（２１）において、電源電圧が所定レベル以下であることが検出されると、電圧検出回路（２１）から“Ｈ”レベルの出力信号が発生し、Ｒ−Ｓフリップフロップ（２３）のＲ端子に印加される。そして、Ｒ−Ｓフリップフロップ（２３）はリセット状態となり、Ｑ端子から“Ｌ”レベルの出力信号が発生し、第１及び第２ナンドゲート（１４）及び（１８）の一方の入力に印加される。その為、第１ナンドゲート（１４）の出力信号は、第１信号生成回路（１３）の出力レベルに依らず常に“Ｈ”レベルとなり、第１信号生成回路（１３）の出力信号は第１バッファ回路（１５）で反転されるので、セグメント信号はすべて“Ｌ”レベルになる。また、第２ナンドゲート（１８）の出力信号も第２信号生成回路（１７）の出力信号に依らず“Ｈ”レベルとなり、第２バッファ回路（１９）の出力信号、即ち、コモン信号はすべて中間レベルになる。よって、セグメント信号とコモン信号とのレベル差は常に中間レベルと等しくなり、表示画面は消灯される。
　【００１８】
　そして、電圧検出回路（２１）において、電源電圧が所定レベル以上であることが検出されると、電圧検出回路（２１）の出力信号は“Ｈ”レベルから“Ｌ”レベルになる。“Ｈ”から“Ｌ”レベルになった直後の最初の表示データがシフトレジスタ（１０）にすべて印加されると、切り出し回路（２２）から出力パルスが発生する。これにより、Ｒ−Ｓフリップフロップ（２３）はセット状態となり、Ｑ端子から“Ｈ”レベルの出力信号が発生し、セグメント信号及びコモン信号が第１及び第２ナンドゲート（１４）及び（１８）を通過可能の状態になる。
よって、電圧検出回路（２１）の出力レベルが“Ｌ”レベルになって、最初の表示データがすべてシフトレジスタ（１０）に印加されるまで、表示画面は消灯状態を保ち、その後は、表示データに応じた表示が行われる。
　【００１９】
　また、表示データ中に表示画面を制御する制御ビットを設けた場合、図１のシフトレジスタ（１０）及びラッチ回路（１１）に制御ビット用のレジスタ及びラッチ回路をそれぞれ設け、前記ラッチ回路の出力をオアゲート（２５）を介して第１及び第２ナンドゲート（１４）及び（１８）に印加されるように構成する。このような構成にした場合、制御ビットを含む表示データがすべてシフトレジスタ（１０）に印加されると、次に表示データはラッチ回路（１１）に取り込まれる。そして、表示データはセグメントドライバ（１２）に印加され、一方、制御ビットはオアゲート（２５）を介して第１及び第２ナンドゲート（１４）及び（１８）に印加される。制御ビットが“Ｌ”レベルであると、第１及び第２信号生成回路（１３）及び（１７）の出力信号はそれぞれ第１及び第２ナンドゲート（１４）及び（１８）を通過し、第１及び第２バッファ回路（１５）及び（１９）に印加される。その為、表示が表示データに応じて行われる。逆に、制御ビットが“Ｈ”レベルにあると、第１及び第２ナンドゲート（１４）及び（１８）は第１及び第２信号生成回路（１３）及び（１７）の出力信号を遮断するので、セグメント信号は“Ｌ”レベルになり、コモン信号は中間レベルになり、表示画面は強制的に消灯される。このようにすれば、表示画面の強制点灯・消灯を簡単に行える。
　【００２０】
　また、図１の回路の駆動方式は１／３デューティ駆動方式であるが、デューティを１／２デューティ、１／４デューティ等、１／ｍデューティ駆動方式にしても、セグメント信号の数が同じであれば、第１ナンドゲート（１４）の数を増やさなくとも、消灯することができる。
　【００２１】
　【発明の効果】
　本発明に依れば、セグメント信号及びコモン信号を消灯用の信号を発生させることにより、表示画面の消去を行うことができるので、素子数を減少させることができ、ＩＣ化に向いた回路構成をすることができる。特にデューティーやセグメント数が多い場合には、表示データを取り込むラッチ回路群にリセット回路を設けた時と比べ、顕著に素子を少なくできる。
【図面の簡単な説明】
　【図１】
　本発明の一実施例を示すブロック図である。
　【図２】
　従来例を示すブロック図である。
　【図３】
　本発明の一実施例の動作を示すタイミングフローチャートである。
　【符号の説明】
　７　　　ＣＥ端子
　８　　　ＤＩ端子
　９　　　ＣＬ端子
　１０　　シフトレジスタ
　１１　　ラッチ回路群
　１２　　セグメントドライバ
　１３　　第１信号生成回路
　１４　　第１ナンドゲート
　１５　　第１バッファ回路
　１６　　コモンドライバ
　１７　　第２信号生成回路
　１８　　第２ナンドゲート
　１９　　第２バッファ回路
　２０　　タイミング回路
　２１　　電圧検出回路
　２２　　切り出し回路
　２３　　Ｒ−Ｓフリップフロップ