【事件の表示】
　特願２０１６−５４５７２７「集積回路パッケージ基板」拒絶査定不服審判事件〔平成２７年　４月２３日国際公開、ＷＯ２０１５／０５７２１６、平成２８年１０月２７日国内公表、特表２０１６−５３３６４６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯 
　本願は、平成２５年１０月１６日を国際出願日とする出願であって、平成２９年４月１８日付け拒絶理由通知に対する応答時、同年６月２９日付けで手続補正がなされ、同年１２月７日付け最後の拒絶理由通知に対する応答時、平成３０年３月７日付けで手続補正がなされたが、当該手続補正について、同年７月１３日付けで補正の却下の決定がなされるとともに、同日付けで拒絶査定がなされ、これに対して、同年１１月５日付けで拒絶査定不服審判の請求及び手続補正がなされたものである。
 　 
第２　平成３０年１１月５日付けの手続補正についての補正却下の決定 
［補正却下の決定の結論］ 
　平成３０年１１月５日付けの手続補正を却下する。 
［理　由］ 
１．補正後の本願発明 
　平成３０年１１月５日付けの手続補正（以下、「本件補正」という。）により、特許請求の範囲の請求項１については、
　本件補正前（平成２９年６月２９日付け手続補正により補正されたもの）に 、
「【請求項１】
　集積回路（ＩＣ）パッケージ基板を形成する方法であって、
　前記パッケージ基板の第１の表面上に第１のラミネーション層を、前記パッケージ基板の第２の表面上に配置された１または複数の電気的接点上に第１の表面処理部を堆積させる段階と、
　前記第１のラミネーション層を前記パッケージ基板の前記第１の表面から除去して、前記第１の表面上に配置された前記１または複数の電気的接点を露出させる段階と、
　前記パッケージ基板の前記第２の表面上に第２のラミネーション層を、前記パッケージ基板の前記第１の表面上に配置された前記１または複数の電気的接点上に第２の表面処理部を堆積させる段階と、
　前記第２のラミネーション層を前記パッケージ基板の前記第２の表面から除去する段階とを備え、
　前記第１の表面は、前記第２の表面の反対側に配置され、
　前記第１の表面上には第１のはんだレジストが形成され、前記第１のはんだレジストは、前記第１の表面上に配置された前記１または複数の電気的接点を内側に含む少なくとも１つの開口を有し、
　前記第２の表面上には第２のはんだレジストが形成され、前記第２のはんだレジストは、前記第２の表面上に配置された前記１または複数の電気的接点上にそれぞれ形成された１または複数の開口を有し、
　前記第１のラミネーション層は、前記第１の表面上に配置された前記１または複数の電気的接点上に前記第１の表面処理部が堆積するのを防止し、
　前記第２のラミネーション層は、前記第２の表面上に配置された前記１または複数の電気的接点上に前記第２の表面処理部が堆積するのを防止する、方法。」 
とあったものが、
「【請求項１】
　集積回路（ＩＣ）パッケージ基板を形成する方法であって、
　前記パッケージ基板の第１の表面上に第１のラミネーション層を、前記パッケージ基板の第２の表面上に配置された１または複数の電気的接点上に第１の表面処理部を堆積させる段階と、
　前記第１のラミネーション層を前記パッケージ基板の前記第１の表面から除去して、前記第１の表面上に配置され
た複
　前記パッケージ基板の前記第２の表面上に第２のラミネーション層を、前記パッケージ基板の前記第１の表面上に配置された前
記複
　前記第２のラミネーション層を前記パッケージ基板の前記第２の表面から除去する段階とを備え、
　前記第１の表面は、前記第２の表面の反対側に配置され、
　前記第１の表面上には第１のはんだレジストが形成され、前記第１のはんだレジストは、前記第１の表面上に配置された前
記複
　前記第２の表面上には第２のはんだレジストが形成され、前記第２のはんだレジストは、前記第２の表面上に配置された前記１または複数の電気的接点上にそれぞれ形成された１または複数の開口を有し、
　前記第１のラミネーション層は、前記第１の表面上に配置された前
記複
　前記第２のラミネーション層は、前記第２の表面上に配置された前記１または複数の電気的接点上に前記第２の表面処理部が堆積するのを防止
し、
　
前記第１の表面上に配置された前記複数の電気的接点のうちの少なくとも２つの隣接する電気的接点は、前記パッケージ基板の誘電体層中に埋設されたダイ相互接続領域の１または複数の電気ルーティング機能部により電気的に接続されてい
と補正された。 
　上記補正は、 
 (a)請求項１に記載された発明を特定するために必要な事項である、第１の表面上に配置された「電気的接点」について、「１または複数の」とあったものを「複数の」とし、電気的接点の数を「複数」の場合のみに限定し、　 (b)同じく第１の表面上に配置された「電気的接点」について、「少なくとも２つの隣接する電気的接点は、前記パッケージ基板の誘電体層中に埋設されたダイ相互接続領域の１または複数の電気ルーティング機能部により電気的に接続されている」旨の限定を付加するものである。 
　よって、本件補正は、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 
　
２．独立特許要件について
　そこで、本件補正後の上記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項に規定する要件を満たすか）否かについて以下に検討する。 
 　 
２−１．特許法第３６条第６項第１号
　請求項１には「・・前記第１のはんだレジストは、前記第１の表面上に配置された前記複数の電気的接点を内側に含む
少なくとも１つの開口
　しかしながら、明細書（発明の詳細な説明）には、段落【００２２】に「・・ダイ相互接続領域は、上に配置された１または複数の導電性パッド（例えば、図３の銅パッド３１１）を有し得る。ダイ相互接続領域の複数のパッドは、表面レベルの金属（例えば、図３のパッド３１２ａ〜ｂ）に電気的に接続され得る。ダイ相互接続領域は、内部に埋め込まれた複数の導電性の配線（図示せず）を有し得る。複数の導電性の配線は、ダイ相互接続領域上に配置された複数の導電性パッドの間に電気的接続を確立し得る。・・」と記載され、また、段落【００２５】に「・・複数の開口は、ダイ側表面レベルの複数の金属接点を介してダイをパッケージ基板（例えば、図１のダイ１０２ａ〜ｂ）に取り付け・・・・られることを可能にするように形成され得る。」と記載されているのみであり、上記のように、１つの「開口」の内側に含まれる「少なくとも２つの隣接する電気的接点」をダイ相互接続領域の電気ルーティング機能部により電気的に接続することについては記載も示唆もされていない。さらに付言しておくと、いわゆるＮＳＭＤ方式を採用する場合、本件出願の図１でいえば、「ダイ１０２ａ」に接続されるパッド間ピッチが非常に小さい複数のダイボンドパッドがはんだレジストの１つの開口の内側に位置するようにされ、同様に、「ダイ１０２ｂ」に接続されるパッド間ピッチが非常に小さい複数のダイボンドパッドがはんだレジストの他の１つの開口の内側に位置するようにされるのが普通であるといえ、「ダイ１０２ａ」に接続されるダイボンドパッドと「ダイ１０２ｂ」に接続されるダイボンドパッドとはたとえそれが隣接していても、その両パッド間の間隔は、同じダイに接続されるダイボンドパッドのパッド間ピッチほど非常に小さいというわけではないから、このような異なるダイにそれぞれ接続される２つのダイボンドパッド同士を１つの開口の内側に位置するようにすることはないはずである。
　したがってこの点において、本願補正発明は、発明の詳細な説明に記載されたものとは認められない。
　よって、本件出願は、特許請求の範囲の記載が特許法第３６条第６項第１号に規定する要件を満たしていないから、本件補正発明は、特許出願の際独立して特許を受けることができないものである。
２−２．特許法第２９条第２項
（１）引用例 
　原査定の拒絶の理由に引用された特開２００５−２１３６００号公報（以下、「引用例」という。）には、「配線基板の製造方法」について、図面とともに以下の各記載がある（なお、下線は当審で付与した。）。 
　ア．「【００１４】
　
本発明の配線基板は、第１主面及び第２主面を有しており
前記配線基板の主体部分を構成する材料としては、樹脂
などを挙げることができる
【００１５】
　
配線基板に使用される好適な樹脂としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などが挙げられる
　イ．「【００５７】
［第１の実施形態］
【００５８】
　以下、本発明を具体化した第１実施形態の配線基板１１及びその製造方法を、図１〜図１４に基づき詳細に説明する。図１は、本実施形態の配線基板１１を示す要部断面図である。図２は配線基板１１のフリップチップ接続面（以下「ＦＣ接続面」とする。）を示す概略平面図、図３は配線基板１１のランドグリッドアレイ接続面（以下「ＬＧＡ接続面」とする。）を示す概略平面図である。図４〜図１３は、本実施形態の配線基板１１の製造工程を説明するための概略図である。図１４は、本実施形態の配線基板１１の製造工程を説明するためのフローチャートである。
【００５９】
　図１に示されるように、この
配線基板１１を構成する基板１２は、平面視で略矩形状の多層板状部材であり、ＦＣ接続面１３（第１主面）及びＬＧＡ接続面１４（第２主面）を有している
基板１２のＦＣ接続面１３（第１主面）の表面は、ソルダーレジスト２１によってほぼ全体的に覆われている。基板１２のＬＧＡ接続面１４（第２主面）の表面も、ソルダーレジスト２２によってほぼ全体的に覆われている
【００６０】
　図１，図２に示されるように、
基板１２のＦＣ接続面１３（第１主面）側においてその略中央部には、略矩形状のダイエリア（電子部品搭載領域）が設定されている。ダイエリアには、電子部品の一種である矩形状の半導体集積回路チップ１６が搭載可能となっている。ダイエリア内には、半導体集積回路チップ１６側との電気的な接続を図るためのＦＣ用パッド１７（めっき層付きの第１主面側接続端子）が多数かつ格子状に形成されている（図２参照）。一方、基板１２のＬＧＡ接続面１４（第２主面）側には特に電子部品搭載領域は設定されておらず、その代わりに図示しないマザーボード（他の基板）が接続可能となっている。そのため、基板１２のＬＧＡ接続面１４のほぼ全域には、マザーボード側に取り付けられたソケット６１の接触子６２（接続端子）に圧接するＬＧＡ用パッド１８（めっき層付きの第２主面側接続端子）が多数かつ格子状に形成されている（図３参照）
　　　　　　　　・・・・・（中　略）・・・・・
【００６４】
　図１に示されるように、
ソルダーレジスト２１の所定箇所には、ＦＣ用パッド１７を露出させる開口部２５が形成されている。ソルダーレジスト２２の所定箇所には、ＬＧＡ用パッド１８を露出させる開口部２７が形成されている
　 
　ウ．「【００６８】
　次に、本実施形態の
配線基板１１の製造方法を図４〜図１４に基づいて順に説明する
　　　　　　　　・・・・・（中　略）・・・・・
【００７１】
　次に、図１４のステップＳ１１０において、
ＦＣ接続面１３（第１主面）側に、略矩形状をなすマスク材８１を、第１主面側銅端子２３を覆うようにして配置する
さらに、マスク材８１の外周部分に粘着テープ８２（粘着材）を貼り付ける
これにより、マスク材８１がその一部を露出させた状態でＦＣ接続面１３に固定される
　　　　　　　　・・・・・（中　略）・・・・・
【００７３】
　
次に、
無電解ニッケルめっき浴に前記基板１２を浸漬し、無電解ニッケルめっきを行う。その結果、図８に示されるように、ＬＧＡ接続面１４（第２主面）側の第２主面側銅端子２４の表面上にのみ、無電解ニッケルめっき層３８が形成される（無電解ニッケルめっき工程）
【００７４】
　
次に、
基板１２を置換金めっき浴に移し替えて無電解フラッシュ金めっき（第１金めっき）を行う（第１めっき工程）
さらに、
無電解厚付け金めっきを行う（第２めっき工程）。その結果、図８に示すように、ＬＧＡ接続面１４（第２主面）側の無電解フラッシュ金めっき層３０の表面上に無電解厚付け金めっき層３９が形成され、ＬＧＡ用パッド１８が形成される
【００７５】
　
このような無電解ニッケルめっき工程、第１めっき工程及び第２めっき工程の際、ＦＣ接続面１３（第１主面）側はマスク材８１及び粘着テープ８２により確実に保護されている。ゆえに、めっき浴がＦＣ接続面１３（第１主面）側に接触しなくなり、ＬＧＡ接続面１４（第２主面）側の所定部分にのみめっきを析出させることができる
【００７６】
　
次に、
図９に示すように、粘着テープ８２を引き剥がし、マスク材８１を取り除く（除去工程）
【００７７】
　
次に、
前記基板１２のＬＧＡ接続面１４（第２主面）側に、略矩形状をなすマスク材８５を、前記ＬＧＡ用パッド１８を覆うようにして配置する
さらに、マスク材８５の外周部分に、粘着テープ８６（粘着材）を図１０のように貼り付ける
これにより、マスク材８５がその一部を露出させた状態でＬＧＡ接続面１４に固定される
【００７８】
　
次に
無電解ニッケルめっき浴に前記基板１２を含浸し、無電解ニッケルめっきを行う。その結果、図１１に示されるように、ＦＣ接続面１３（第１主面）側の第１主面側銅端子２３の表面上に、無電解ニッケルめっき層２９が形成される（無電解ニッケルめっき工程）
【００７９】
　
次に、
基板１２を置換金めっき浴に移し替えて無電解フラッシュ金めっきを行うことにより、ＦＣ接続面１３（第１主面）側の無電解ニッケルめっき層２９の表面上に、図１１に示すような無電解フラッシュ金めっき層２６を形成する（第１めっき工程）
【００８０】
　
このような無電解ニッケルめっき工程及び第１めっき工程の際、ＬＧＡ接続面１４（第２主面）側は粘着テープ８６により確実に保護されている。ゆえに、めっき浴がＬＧＡ接続面１４（第２主面）側にあるＬＧＡ用パッド１８に接触しなくなり、ＦＣ接続面１３（第１主面）側の所定部分にめっきを析出させることができる
【００８１】
　
次に、
基板１２を置換金めっき浴から取り出し、図１２に示すように粘着テープ８６を引き剥がし、マスク材８５を取り除く（除去工程）
　 
　・上記引用例に記載の「配線基板の製造方法」における「配線基板」は、上記「ア．」の記載事項によれば、樹脂などを主体成分とし、第１主面及び第２主面を有してなるものである。
　・さらに、上記「イ．」の記載事項、及び図１によれば、「配線基板」の第１主面（ＦＣ接続面１３）には、半導体集積回路チップ１６が搭載可能であり、半導体集積回路チップ１６側との電気的な接続を図るためのめっき層付きの第１主面側接続端子（ＦＣ用パッド１７）が複数形成され、一方、「配線基板」の第２主面（ＬＧＡ接続面１４）には、マザーボードが接続可能であり、マザーボード側との電気的な接続を図るためのめっき層付きの第２主面側接続端子（ＬＧＡ用パッド１８）が複数形成されてなるものである。そして、第１主面（ＦＣ接続面１３）の表面はソルダーレジスト２１によってほぼ全体的に覆われ、ソルダーレジスト２１の所定箇所にはめっき層付きの第１主面側接続端子（ＦＣ用パッド１７）をそれぞれ露出させる複数の開口部２５が形成され、第２主面（ＬＧＡ接続面１４）の表面もソルダーレジスト２２によってほぼ全体的に覆われ、ソルダーレジスト２２の所定箇所にはめっき層付きの第２主面側接続端子（ＬＧＡ用パッド１８）をそれぞれ露出させる複数の開口部２７が形成されてなるものである。
　・上記「ウ．」の記載事項、及び図４、５、８〜１２によれば、「配線基板」は、以下のような工程を経て製造されるものである。
 (a)第１主面（ＦＣ接続面１３）側に、第１主面側接続端子（第１主面側銅端子２３）を覆うようにマスク材８１を配置し、粘着テープ８２を用いて固定する工程。
 (b)第２主面（ＬＧＡ接続面１４）側の第２主面側接続端子（第２主面側銅端子２４）の表面上に所定のめっき層（無電解ニッケルめっき層３８、無電解フラッシュ金めっき層３０及び無電解厚付け金めっき層３９）を形成する工程。かかる工程の際、第１主面（ＦＣ接続面１３）側はマスク材８１等により保護されているため、かかる第１主面（ＦＣ接続面１３）側にめっきが析出することを防止できる。
 (c)マスク材８１等を取り除く工程。
 (d)第２主面（ＬＧＡ接続面１４）側に、第２主面側接続端子（第２主面側銅端子２４）を覆うようにマスク材８５を配置し、粘着テープ８６を用いて固定する工程。
 (e)第１主面（ＦＣ接続面１３）側の第１主面側接続端子（第１主面側銅端子２３）の表面上に所定のめっき層（無電解ニッケルめっき層２９及び無電解フラッシュ金めっき層２６）を形成する工程。かかる工程の際、第２主面（ＬＧＡ接続面１４）側はマスク材８５等により保護されているため、かかる第２主面（ＬＧＡ接続面１４）側にめっきが析出することを防止できる。
 (f)マスク材８５等を取り除く工程。
　
　したがって、上記記載事項及び図面を総合勘案すると、引用例には、次の発明（以下、「引用発明」という。）が記載されている。 
「樹脂などを主体成分とし、半導体集積回路チップが搭載可能であり、当該半導体集積回路チップ側との電気的な接続を図るためのめっき層付きの第１主面側接続端子が複数形成された第１主面、及びマザーボードが接続可能であり、該マザーボード側との電気的な接続を図るためのめっき層付きの第２主面側接続端子が複数形成された第２主面を有する配線基板の製造方法であって、
　前記第１主面側に、前記第１主面側接続端子を覆うようにマスク材８１を配置し、粘着テープを用いて固定する工程と、
　前記第２主面側の前記第２主面側接続端子の表面上に所定のめっき層を形成する工程と、
　前記マスク材８１等を取り除く工程と、
　前記第２主面側に、前記第２主面側接続端子を覆うようにマスク材８５を配置し、粘着テープを用いて固定する工程と、
　前記第１主面側の前記第１主面側接続端子の表面上に所定のめっき層を形成する工程と、
　前記マスク材８５等を取り除く工程と、を備え、
　前記マスク材８１等は、前記第２主面側の前記第２主面側接続端子の表面上に所定のめっき層を形成する工程の際に、前記第１主面側にめっきが析出することを防止し、また、前記マスク材８５等は、前記第１主面側の前記第１主面側接続端子の表面上に所定のめっき層を形成する工程の際に、前記第２主面側にめっきが析出することを防止し、
　前記第１主面の表面はソルダーレジスト２１によってほぼ全体的に覆われ、当該ソルダーレジスト２１の所定箇所にはめっき層付きの第１主面側接続端子をそれぞれ露出させる複数の開口部が形成され、前記第２主面の表面もソルダーレジスト２２によってほぼ全体的に覆われ、当該ソルダーレジスト２２の所定箇所にはめっき層付きの第２主面側接続端子をそれぞれ露出させる複数の開口部が形成されてなる、配線基板の製造方法。」
　 
（２）対比 
　そこで、本願補正発明と引用発明とを対比すると、 
　ア．引用発明における「樹脂などを主体成分とし、半導体集積回路チップが搭載可能であり、当該半導体集積回路チップ側との電気的な接続を図るためのめっき層付きの第１主面側接続端子が複数形成された第１主面、及びマザーボードが接続可能であり、該マザーボード側との電気的な接続を図るためのめっき層付きの第２主面側接続端子が複数形成された第２主面を有する配線基板の製造方法であって」によれば、
　引用発明における「配線基板」は、一方の主面である第１主面に半導体集積回路チップを搭載可能であり、他方の主面である第２主面はマザーボードに接続可能なものであることから、本願補正発明でいう「集積回路（ＩＣ）パッケージ基板」に相当するといえ、
　本願補正発明と引用発明とは、「集積回路（ＩＣ）パッケージ基板を形成する方法」である点で一致する。
　
　イ．引用発明における「前記第１主面側に、前記第１主面側接続端子を覆うようにマスク材８１を配置し、粘着テープを用いて固定する工程と、前記第２主面側の前記第２主面側接続端子の表面上に所定のめっき層を形成する工程と」によれば、
 (a)引用発明の配線基板における「第１主面」、「第２主面」は、それぞれ本願補正発明でいうパッケージ基板における「第１の表面」、「第２の表面」に相当し、
 (b)引用発明における「マスク材８１」は、本願補正発明でいう「第１のラミネーション層」に相当し、引用発明における「前記第１主面側に、前記第１主面側接続端子を覆うようにマスク材８１を配置し、粘着テープを用いて固定する工程」は、本願補正発明の「前記パッケージ基板の第１の表面上に第１のラミネーション層を」「堆積させる段階」に相当し、
 (c)引用発明における、第２主面に複数形成された「第２主面側接続端子」、その表面上に形成される「所定のめっき層」は、それぞれ本願補正発明でいう第２の表面上に配置された複数の「電気的接点」、その電気的接点上に堆積される「第１の表面処理部」に相当し、引用発明における「前記第２主面側の前記第２主面側接続端子の表面上に所定のめっき層を形成する工程」は、本願補正発明の「前記パッケージ基板の第２の表面上に配置された複数の電気的接点上に第１の表面処理部を堆積させる段階」に相当する。
　したがって、本願補正発明と引用発明とは、「前記パッケージ基板の第１の表面上に第１のラミネーション層を、前記パッケージ基板の第２の表面上に配置された複数の電気的接点上に第１の表面処理部を堆積させる段階と」を備えるものである点で一致する。
　さらに、引用発明の配線基板における「第１主面」は、「第２主面」の反対側の面であることは自明なことであるから、
　本願補正発明と引用発明とは、「前記第１の表面は、前記第２の表面の反対側に配置され」てなるものである点でも一致する。
　ウ．引用発明における「前記マスク材８１等を取り除く工程と」によれば、
　引用発明における、第１主面に複数形成された「第１主面側接続端子」は、本願補正発明でいう第１の表面上に配置された複数の「電気的接点」に相当し、引用発明においても、マスク材８１等を取り除くことによって当然、マスクされていた第１主面に複数形成された第１主面側接続端子が露出されることになるから、
　本願補正発明と引用発明とは、「前記第１のラミネーション層を前記パッケージ基板の前記第１の表面から除去して、前記第１の表面上に配置された複数の電気的接点を露出させる段階と」を備えるものである点で一致する。
　
　エ．引用発明における「前記第２主面側に、前記第２主面側接続端子を覆うようにマスク材８５を配置し、粘着テープを用いて固定する工程と、
　前記第１主面側の前記第１主面側接続端子の表面上に所定のめっき層を形成する工程と」によれば、
 (a)引用発明における「マスク材８５」は、本願補正発明でいう「第２のラミネーション層」に相当し、引用発明における「前記第２主面側に、前記第２主面側接続端子を覆うようにマスク材８５を配置し、粘着テープを用いて固定する工程」は、本願補正発明の「前記パッケージ基板の前記第２の表面上に第２のラミネーション層を」「堆積させる段階」に相当し、
 (b)引用発明における、第１主面に複数形成された第１主面側接続端子の表面上に形成される「所定のめっき層」は、本願補正発明でいう第１の表面上に配置された複数の電気的接点上に堆積される「第２の表面処理部」に相当し、引用発明における「前記第１主面側の前記第１主面側接続端子の表面上に所定のめっき層を形成する工程」は、本願補正発明の「前記パッケージ基板の前記第１の表面上に配置された前記複数の電気的接点上に第２の表面処理部を堆積させる段階」に相当する。
　したがって、本願補正発明と引用発明とは、「前記パッケージ基板の前記第２の表面上に第２のラミネーション層を、前記パッケージ基板の前記第１の表面上に配置された前記複数の電気的接点上に第２の表面処理部を堆積させる段階と」を備えるものである点で一致する。
　オ．引用発明における「前記マスク材８５等を取り除く工程」は、本願補正発明の「前記第２のラミネーション層を前記パッケージ基板の前記第２の表面から除去する段階」に相当する。
　カ．引用発明における「前記マスク材８１等は、前記第２主面側の前記第２主面側接続端子の表面上に所定のめっき層を形成する工程の際に、前記第１主面側にめっきが析出することを防止し・・」によれば、当然、第１主面に複数形成された第１主面側接続端子の表面上に、第２主面側接続端子の表面上に形成すべき所定のめっき層が析出することが防止されるものであることから、
　本願補正発明と引用発明とは、「前記第１のラミネーション層は、前記第１の表面上に配置された前記複数の電気的接点上に前記第１の表面処理部が堆積するのを防止」するものである点で一致する。
　また同様に、引用発明における「・・また、前記マスク材８５等は、前記第１主面側の前記第１主面側接続端子の表面上に所定のめっき層を形成する工程の際に、前記第２主面側にめっきが析出することを防止し」によれば、当然、第２主面に複数形成された第２主面側接続端子の表面上に、第１主面側接続端子の表面上に形成すべき所定のめっき層が析出することが防されるものであることから、
　本願補正発明と引用発明とは、「前記第２のラミネーション層は、前記第２の表面上に配置された前記複数の電気的接点上に前記第２の表面処理部が堆積するのを防止」するものである点で一致する。
　
　キ．引用発明における「前記第１主面の表面はソルダーレジスト２１によってほぼ全体的に覆われ、当該ソルダーレジスト２１の所定箇所にはめっき層付きの第１主面側接続端子をそれぞれ露出させる複数の開口部が形成され・・」によれば、
　引用発明における、第１主面をほぼ全体的に覆う「ソルダーレジスト２１」は、本願補正発明でいう、第１の表面上に形成された「第１のはんだレジスト」に相当し、
　本願補正発明でいう、第１の表面上に配置された複数の電気的接点を内側に含む少なくとも１つの「開口」は、複数の電気的接点を露出させるためのものであるから、引用発明の「ソルダーレジスト２１」に形成された、めっき層付きの第１主面側接続端子をそれぞれ露出させる複数の「開口部」は、本願補正発明の「開口」に対応するものであり、
　本願補正発明と引用発明とは、「前記第１の表面上には第１のはんだレジストが形成され、前記第１のはんだレジストは、前記第１の表面上に配置された前記複数の電気的接点の表面を露出させる開口を有」するものである点で共通するということができる。
　ただし、複数の電気的接点の表面を露出させるための「開口」について、本願補正発明では、「複数の電気的接点を内側に含む」少なくとも１つの開口である、つまり、いわゆるＮＳＭＤ方式を採用するものであるのに対し、引用発明では、めっき層付きの第１主面側接続端子をそれぞれ露出させる複数の開口部であり、いわゆるＳＭＤ方式を採用するものである（引用例の図４も参照）点で相違している。
　また、引用発明における「・・前記第２主面の表面もソルダーレジスト２２によってほぼ全体的に覆われ、当該ソルダーレジスト２２の所定箇所にはめっき層付きの第２主面側接続端子をそれぞれ露出させる複数の開口部が形成されてなる・・」によれば、
　引用発明における、第２主面をほぼ全体的に覆う「ソルダーレジスト２２」は、本願補正発明でいう、第２の表面上に形成された「第２のはんだレジスト」に相当し、
　引用発明の「ソルダーレジスト２２」に形成された、めっき層付きの第２主面側接続端子をそれぞれ露出させる複数の「開口部」は、本願補正発明でいう、第２の表面上に配置された複数の電気的接点上にそれぞれ形成された複数の「開口」に相当するといえる（どちらもいわゆるＳＭＤ方式である）。
　したがって、本願補正発明と引用発明とは、「前記第２の表面上には第２のはんだレジストが形成され、前記第２のはんだレジストは、前記第２の表面上に配置された前記複数の電気的接点上にそれぞれ形成された複数の開口を有」するものである点で一致する。
　よって、本願補正発明と引用発明とは、 
「集積回路（ＩＣ）パッケージ基板を形成する方法であって、
　前記パッケージ基板の第１の表面上に第１のラミネーション層を、前記パッケージ基板の第２の表面上に配置された複数の電気的接点上に第１の表面処理部を堆積させる段階と、
　前記第１のラミネーション層を前記パッケージ基板の前記第１の表面から除去して、前記第１の表面上に配置された複数の電気的接点を露出させる段階と、
　前記パッケージ基板の前記第２の表面上に第２のラミネーション層を、前記パッケージ基板の前記第１の表面上に配置された前記複数の電気的接点上に第２の表面処理部を堆積させる段階と、
　前記第２のラミネーション層を前記パッケージ基板の前記第２の表面から除去する段階とを備え、
　前記第１の表面は、前記第２の表面の反対側に配置され、
　前記第１の表面上には第１のはんだレジストが形成され、前記第１のはんだレジストは、前記第１の表面上に配置された前記複数の電気的接点の表面を露出させる開口を有し、
　前記第２の表面上には第２のはんだレジストが形成され、前記第２のはんだレジストは、前記第２の表面上に配置された前記複数の電気的接点上にそれぞれ形成された複数の開口を有し、
　前記第１のラミネーション層は、前記第１の表面上に配置された前記複数の電気的接点上に前記第１の表面処理部が堆積するのを防止し、
　前記第２のラミネーション層は、前記第２の表面上に配置された前記複数の電気的接点上に前記第２の表面処理部が堆積するのを防止する、方法。」 
である点で一致し、以下の点で相違する。 
［相違点１］　 
　第１のはんだレジストが有する、複数の電気的接点の表面を露出させるための「開口」について、本願補正発明では、「複数の電気的接点を内側に含む」少なくとも１つの開口である、つまり、いわゆるＮＳＭＤ方式を採用するものであるのに対し、引用発明では、めっき層付きの第１主面側接続端子をそれぞれ露出させる複数の開口部であり、いわゆるＳＭＤ方式を採用するものである点。
　
［相違点２］ 
　第１の表面上に配置された複数の電気的接点について、本願補正発明では、そのうちの「少なくとも２つの隣接する電気的接点は、前記パッケージ基板の誘電体層中に埋設されたダイ相互接続領域の１または複数の電気ルーティング機能部により電気的に接続されている」旨特定するのに対し、引用発明ではそのような特定を有していない点。
　
（３）判断 
　上記相違点について検討する。 
［相違点１］について 
　配線基板上にソルダーレジストを形成する場合、ソルダーレジストを基板上に設けられた接続端子（パッドやランド）の一部にオーバーラップするように設ける、つまり、接続端子の表面の一部が露出するように接続端子上にそれぞれ開口を設けるようにするいわゆるＳＭＤ方式と、ソルダーレジストを接続端子と間隔を空けて設ける、つまり、ソルダーレジストに開口を設け、その開口の内側に接続端子が含まれるようにするいわゆるＮＳＭＤ方式とはいずれも周知の技術である。そして、原査定の拒絶の理由に引用された特開２０１３−１０５９０８号公報（以下、「引用例２」という。）には、一方の主面（表面）側に半導体チップが搭載され、他方の主面（裏面）側をマザーボード等に接続可能な配線基板であって、半導体チップが搭載される一方の主面（表面）側に設けられるソルダーレジスト層に対して、複数の配線導体にそれぞれ形成され、半導体チップの電極と接続される複数の凸部を取り囲む位置に開口縁を有する開口、すなちわＮＳＭＤ形状の開口を設けるようにした技術事項が記載（特に【請求項１】、段落【０００２】、【００２２】〜【００３５】、図１〜３を参照）されているところであり、引用発明においても、半導体集積回路チップが搭載される第１主面の表面に設けられるソルダーレジスト２１に形成される開口部として、ＳＭＤ方式のものに代えてＮＳＭＤ方式のものを採用し、相違点１に係る構成とすることは当業者であれば適宜なし得ることである。
　なお、請求人は平成３１年２月２０日提出の上申書において、「・・引用文献７に記載の発明を引用文献１に記載の発明に組み合わせて、ＮＳＭＤ形状の開口１４ａ内に複数の第１主面側銅端子２３を含め、それらの表面に無電解ニッケルメッキ及び無電解フラッシュ金メッキによりメッキ層２９、２６を形成すれば、複数の第１主面側銅端子２３が横方向に膨張して互いにブリッジすることになるから、当業者あれば引用文献１に記載の配線基板の製造方法において引用文献７に記載のＮＳＭＤ形状の開口５ａが形成されたソルダーレジスト層５を形成することを適用することは想到し得ない。このように引用文献１に記載の発明に引用文献７に記載の発明を組み合わせることには阻害要因が認められる・・」と主張している。
　しかしながら、引用発明において、引用文献７（上記引用例２）に記載されたＮＳＭＤ形状の開口とする技術事項を適用しようとする場合、隣接する第１主面側接続端子同士がその表面に形成されるめっき層によって短絡することがないように、めっき層の厚さが厚くなり過ぎないようにめっき時間等を調整したり、置換めっき法を採用するなどの配慮を当業者であれば当然に行うことであって、請求人が主張するような組み合わせの阻害要因があるとはいえない。
　よって、請求人の上記主張は採用できない。
　
［相違点２］について 
　半導体技術分野において、パッケージ基板上に複数のダイ（チップ）を搭載してマルチチップ化を図ることは例えば原査定の拒絶の理由に引用された特表２０１１−５１５８４２号公報（以下、「引用例３」という。）に記載（段落【０００２】、図１，２を参照）のように周知の技術事項であり、引用発明においても、パッケージ基板上に複数のダイ（チップ）を搭載する構成とすることは当業者が適宜なし得ることである。
　ここで、上記引用例３には、複数のダイを搭載してなるマイクロエレクトロニクスパッケージの基板において、当該基板は有機基板であり、増大したＩ／Ｏ密度を提供することができるようにするために、前記基板にシリコンパッチを埋め込み、一方のダイと接続されるインターコネクト構造と他方のダイと接続されるインターコネクト構造であって少なくとも２つの隣接するインターコネクト構造を、シリコンプロセスを用いて製造される前記シリコンパッチ中の微細な電気的導電線で互いに接続するようにした技術事項が記載（特に【請求項１】、段落【００１２】、【００１５】〜【００２２】、図１，２を参照）されている。そして、上述のように引用発明においてもパッケージ基板上に複数のダイ（チップ）を搭載する構成とした際、引用発明における樹脂などを主体成分とする配線基板に対して、かかる引用例３のシリコンパッチを埋め込み、当該シリコンパッチ中の電気的導電線で少なくとも２つの隣接する接続端子を接続するという技術事項を採用し、相違点２に係る構成とすることも当業者であれば容易になし得ることである。
　なお、請求人は平成３１年２月２０日提出の上申書において、「・・引用文献６に記載された小ピッチで複数のダイを搭載してマルチチップ化するためのシリコンパッチ１２０を、引用文献１に記載の基板に埋設して、これを用いて、単一の半導体集積回路チップ１６のバンプ７６に接続するためにそれらに合わせて形成されたＦＣ用パッドを電気接続することは、当業者あれば想到し得ない。このように引用文献１に記載の発明に引用文献６に記載の発明を組み合わせることには阻害要因が認められる・・」と主張している。
　しかしながら、引用文献１（上記引用例）には配線基板上に１つの半導体集積回路チップを搭載する例が記載されているものの、そもそも引用文献１（上記引用例）に記載された発明は、配線基板上に１つの半導体集積回路チップのみを搭載することを前提とする発明ではなく、複数の半導体集積回路チップを搭載するようにすることを排除するものではない。そして、上述したようにパッケージ基板上に複数のダイ（チップ）を搭載してマルチチップ化を図ることは周知の技術事項であることも踏まえると、請求人が主張するような組み合わせの阻害要因があるとはいえない。
　よって、請求人の上記主張は採用できない。
　
　そして、上記各相違点を総合的に判断しても本願補正発明が奏する効果は、引用発明及び引用例２，３にそれぞれ記載の技術事項から当業者が予測できたものであって、格別顕著なものがあるとはいえない。
（４）むすび 
　以上のとおり、本願補正発明は、引用発明及び引用例２，３にそれぞれ記載の技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。 
３．本件補正についてのむすび
　したがって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
第３　本願発明について 
　平成３０年１１月５日付けの手続補正は上記のとおり却下され、また、同年３月７日付けの手続補正についても同年７月１３日付けで補正の却下の決定がなされているので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２９年６月２９日付け手続補正書の特許請求の範囲の請求項１に記載された、次のとおりのものである。 
「【請求項１】
　集積回路（ＩＣ）パッケージ基板を形成する方法であって、
　前記パッケージ基板の第１の表面上に第１のラミネーション層を、前記パッケージ基板の第２の表面上に配置された１または複数の電気的接点上に第１の表面処理部を堆積させる段階と、
　前記第１のラミネーション層を前記パッケージ基板の前記第１の表面から除去して、前記第１の表面上に配置された前記１または複数の電気的接点を露出させる段階と、
　前記パッケージ基板の前記第２の表面上に第２のラミネーション層を、前記パッケージ基板の前記第１の表面上に配置された前記１または複数の電気的接点上に第２の表面処理部を堆積させる段階と、
　前記第２のラミネーション層を前記パッケージ基板の前記第２の表面から除去する段階とを備え、
　前記第１の表面は、前記第２の表面の反対側に配置され、
　前記第１の表面上には第１のはんだレジストが形成され、前記第１のはんだレジストは、前記第１の表面上に配置された前記１または複数の電気的接点を内側に含む少なくとも１つの開口を有し、
　前記第２の表面上には第２のはんだレジストが形成され、前記第２のはんだレジストは、前記第２の表面上に配置された前記１または複数の電気的接点上にそれぞれ形成された１または複数の開口を有し、
　前記第１のラミネーション層は、前記第１の表面上に配置された前記１または複数の電気的接点上に前記第１の表面処理部が堆積するのを防止し、
　前記第２のラミネーション層は、前記第２の表面上に配置された前記１または複数の電気的接点上に前記第２の表面処理部が堆積するのを防止する、方法。」
 　 
１．引用例 
　原査定の拒絶の理由で引用された引用例及びその記載事項は、前記「第２　２−２．（１）」に記載したとおりである。 
 　 
２．対比・判断 
　本願発明は、前記「第２　２−２．」で検討した本願補正発明の発明特定事項である、第１の表面上に配置された「電気的接点」について、「１または複数の」とあったものを「複数の」とし、電気的接点の数を「複数」の場合のみとする限定を省き、同じく第１の表面上に配置された「電気的接点」について、「少なくとも２つの隣接する電気的接点は、前記パッケージ基板の誘電体層中に埋設されたダイ相互接続領域の１または複数の電気ルーティング機能部により電気的に接続されている」旨の限定を省いたものに相当する。 
　そうすると、本願発明の発明特定事項を全て含み、更に他の限定事項（上記「第２　２−２．（２）」で認定した相違点２に係る構成など）を付加したものに相当する本願補正発明が前記「第２　２−２．（３）」に記載したとおり、引用発明及び引用例２，３にそれぞれ記載の技術事項に基づいて当業者が容易に発明をすることができたものであるから、本願補正発明から上記他の限定事項（相違点２に係る構成など）を省いた本願発明も、同様の理由により、引用発明及び引用例２に記載の技術事項に基づいて当業者が容易に発明をすることができたものである。
３．むすび 
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。 
　よって、結論のとおり審決する。