【事件の表示】
　特許第３１１０６８１号「無線ディジタル電話システム用の加入者装置システム」の特許請求の範囲の請求項１に記載された発明に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１１０６８１号の特許請求の範囲の請求項１に記載された発明に係る特許を維持する。
【理　由】
第１　手続きの経緯
　本件特許第３１１０６８１号に係る出願は、西暦１９８６年８月７日にアメリカ合衆国にした特許出願に基づくパリ条約第４条の規定による優先権を主張して昭和６２年３月３０日に出願した特願昭６２−７４５７３号の一部を特許法第４４条第１項の規定により分割して平成８年８月１６日に新たな特許出願としたものであって、同１２年９月１４日にその発明について特許権の設定の登録がされたところ、同１３年５月２１日に畑仲真由美より特許請求の範囲の請求項１に記載された発明に係る特許について特許異議の申立てがされ、これにより、当審における合議の結果、該特許について、同年９月１８日付けで取消理由が通知され、その指定期間内である同１４年４月１日付けで特許異議意見書と訂正請求書が提出されたものである。
　
第２　訂正の適否
　１　訂正の要旨
　平成１４年４月１日付け訂正の請求に係る訂正の要旨は、訂正請求書の「（３）訂正事項」の欄に記載された事項からみて、次のものと認める。
　明細書の特許請求の範囲の請求項１を、特許請求の範囲の減縮を目的として、次のとおり訂正する。
　（ｉ）明細書の特許請求の範囲の請求項１の２４行目（特許公報２欄１０行目参照）「特定の割り当てられた動作周波数」を「特定の割り当てられた動作周波数、すなわち受信した前記入力アナログ信号の周波数に前記加入者装置システムが合わせる割り当てられた動作周波数」と訂正する。
　（ii）明細書の特許請求の範囲の請求項１の４３行目ないし４５行目（特許公報３欄１４行目ないし１６行目参照）「前記信号を互いに等しい長さの多数のスロットから各々が構成される複数のフレームに分割し、」を「前記第１および第２の周波数の前記信号を互いに等しい長さの互いに同期した多数のスロットから各々が構成される互いに同期した複数のフレームにそれぞれ分割し、」と訂正する。
　
　２　訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　（１）訂正事項（ｉ）について
　　　ア　この訂正は、明細書の特許請求の範囲の請求項１に記載された「割り当てられた動作周波数」を、その下位概念である「割り当てられた動作周波数、すなわち受信した前記入力アナログ信号の周波数に前記加入者装置システムが合わせる割り当てられた動作周波数」と訂正するものであって、特許請求の範囲の減縮に相当するものであるから、特許法第１２０条の４第２項ただし書き第１号に掲げる事項を目的とするものである。
　　　イ　また、割り当てられた動作周波数を入力アナログ信号の周波数に加入者装置システムが合わせることは、明細書の段落番号【００２９】ないし【００３０】、【００３９】ないし【００４２】及び【００５０】並びにＦＩＧ．１（図１：本発明を実施した加入者装置の概略図、モデムプロセッサ４０からＤ／Ａ変換器１３４及び線路１３６経由でシンセサイザ７２への調整入力ＡＤＪ１３８に至る周波数補正信号）及びＦＩＧ．６（図６：図１に示したシンセサイザのブロック図）の記載から読み取れることであるから、この訂正は、特許法第１２０条の４第３項において準用する特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる特許法第１２６条第１項ただし書きの規定に適合するものである。
　　　ウ　更に、この訂正は、明細書に記載した発明が解決しようとする課題ないし発明の効果を本質的に変更するものではなく、実質上特許請求の範囲を拡張又は変更するものではないから、特許法第１２０条の４第３項において準用する特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる特許法第１２６条第２項の規定に適合するものである。
　（２）訂正事項（ii）について
　　　ア　この訂正は、明細書の特許請求の範囲の請求項１に記載された「前記信号」、「互いに等しい長さの多数のスロット」及び「多数のスロットから各々が構成される複数のフレームに分割し、」を、それぞれ、その下位概念である「前記第１および第２の周波数の前記信号」、「互いに等しい長さの互いに同期した多数のスロット」及び「多数のスロットから各々が構成される互いに同期した複数のフレームにそれぞれ分割し、」と訂正するものであって、特許請求の範囲の減縮に相当するものであるから、特許法第１２０条の４第２項ただし書き第１号に掲げる事項を目的とするものである。
　　　イ　また、第１および第２の周波数の信号を互いに等しい長さの互いに同期した多数のスロットから各々が構成される互いに同期した複数のフレームにそれぞれ分割することは、明細書の段落番号【００２１】ないし【００２４】、【００３９】、【００４２】及び【００５１】の記載から読み取れることであるから、この訂正は、特許法第１２０条の４第３項において準用する特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる特許法第１２６条第１項ただし書きの規定に適合するものである。
　　　ウ　更に、この訂正は、明細書に記載した発明が解決しようとする課題ないし発明の効果を本質的に変更するものではなく、実質上特許請求の範囲を拡張又は変更するものではないから、特許法第１２０条の４第３項において準用する特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる特許法第１２６条第２項の規定に適合するものである。
　
　３　独立特許要件
　前記２（１）ないし（２）に認定のとおり、訂正事項（ｉ）ないし（ii）に係る訂正は、いずれも、特許請求の範囲の減縮を目的とするものであって、特許法第１２０条の４第２項ただし書き第１号の場合に該当するものであるが、当該訂正は、特許異議の申立てのされた請求項についてのものであるから、同法第１２０条の４第３項において準用する特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる特許法第１２６条第３項の規定に適合するものであるか否か、即ち、独立特許要件を満たすものであるか否かの検討は要しないものである。
　
　４　以上のとおりであって、平成１４年４月１日付け訂正の請求については拒絶すべき理由が見当たらないから、当該訂正は認める。
　
第３　特許異議申立てについて
　１　本件発明
　前記第２に認定したとおり訂正が認められることから、特許請求の範囲の請求項１に記載された発明（以下、「本件発明」という。）は、訂正された明細書の特許請求の範囲の請求項１に記載されたとおりの次の事項により構成されるものである。
「複数の動作周波数の中の割り当てられた一つの動作周波数で動作できる無線ディジタル電話システム用の加入者装置システムであって、
　ディジタル化ビットストリームを構成する入力信号を入力信号源（１０）から受け、前記ビットストリームを予め定めたコードに従って符号変換するとともに前記加入者装置システムの機能を制御するベースバンドプロセッサ（２２）と、
　前記ベースバンドプロセッサに結合されそのベースバンドプロセッサの制御する機能に関連する情報と供給を受けた情報とを記憶する記憶ユニット（３２）と、
　前記ベースバンドプロセッサとの間で互いに信号授受を行うとともに前記記憶ユニットにより前記ベースバンドプロセッサとの間でデータ交換を行う前記ベースバンドプロセッサと協動可能なコントローラであって、種々の機能を発揮するようにそのコントローラを制御するプログラム制御手段に結合されたコントローラ（４０）と、
　信号処理されたディジタル化ビットストリームを前記コントローラ（４０）よりも後段で受け出力アナログ信号に変換するディジタル−アナログ変換器（５２）と、
　入力アナログ信号を取り込み前記コントローラ（４０）による処理のためにディジタル化ビットストリームに変換するアナログ−ディジタル変換器（１１２）と、
　特定の割り当てられた動作周波数、すなわち受信した前記入力アナログ信号の周波数に前記加入者装置システムが合わせる割り当てられた動作周波数で動作し、任意の前記割り当てられた周波数につき、第１の出力（ＬＯ１）と、固定の所定周波数を発生する回路（２１６）と、前記第１の出力（ＬＯ１）を前記固定の所定周波数と混合して第２の出力（ＬＯ２）を生ずるミキサと、前記第１の出力（ＬＯ１）を前記出力アナログ信号と合成して前記動作周波数で定まる所定の所望ＲＦ周波数のＲＦ送信信号を生ずる第１の合成回路（７６）と、前記第２の出力（ＬＯ２）を増幅ずみのＲＦ周波数のＲＦ受信信号と合成して前記入力アナログ信号を生ずる第２の合成回路（９６）とを含み、前記割り当てられた動作周波数の指示だけを前記ベースバンドプロセッサから受ける周波数シンセサイザと、
　前記ＲＦ送信信号を増幅ずみのＲＦ送信アナログ信号に変換する第１の増幅器（８４）と、
　ＲＦ受信信号を前記増幅ずみのＲＦ受信アナログ信号に変換する第２の増幅器（９４）と
を含む加入者装置システムにおいて、
　第１の周波数で信号を受信しその第１の周波数から所定の周波数だけずれた第２の周波数で信号を送信し、前記第１および第２の周波数の前記信号を互いに等しい長さの互いに同期した多数のスロットから各々が構成される互いに同期した複数フレームにそれぞれ分割し、前記第１の周波数の前記フレームの各々の前半の一つのスロットが情報信号の受信用のチャンネルを構成し前記第２の周波数の前記フレームの各々の後半の一つのスロットが情報信号の送信用のチャンネルを構成する加入者装置システム。」
（なお、前記コントローラは、「プログラム制御手段」に結合されていることからみて、いわゆる“プロセッサ”であると解し、また、前記周波数シンセサイザは、明細書の発明の詳細な説明及び図面の記載からみて、“「特定の割り当てられた動作周波数、すなわち受信した前記入力アナログ信号の周波数に前記加入者装置システムが合わせる割り当てられた動作周波数で動作し、任意の前記割り当てられた周波数につき、第１の出力（ＬＯ１）と、固定の所定周波数を発生する回路（２１６）と、前記第１の出力（ＬＯ１）を前記固定の所定周波数と混合して第２の出力（ＬＯ２）を生ずるミキサと」を含み、「前記割り当てられた動作周波数の指示だけを前記ベースバンドプロセッサから受ける」”いわゆる“周波数シンセサイザ”の部分、「前記第１の出力（ＬＯ１）を前記出力アナログ信号と合成して前記動作周波数で定まる所定の所望ＲＦ周波数のＲＦ送信信号を生ずる第１の合成回路（７６）」の部分及び「前記第２の出力（ＬＯ２）を増幅ずみのＲＦ周波数のＲＦ受信信号と合成して前記入力アナログ信号を生ずる第２の合成回路（９６）」の部分に分けて解するのが相当である。）
　
　２　特許異議の申立ての概要
　特許異議申立人畑仲真由美は、理由として、本件発明は、本件特許出願前に甲第１、甲第２、甲第３、甲第４−１、甲第４−２、甲第４−３及び甲第５各号証に記載された発明に基づいて当業者が容易に発明をすることができたものであって、特許法第２９条第２項の規定により特許を受けることができないものであるから、本件発明に係る特許は、この理由により拒絶の査定をしなければならない特許出願に対してされたものに該当し、取り消されるべきである旨主張すると共に、証拠として、特開昭５５−１２０２３５号公報（昭和５５年（１９８０）９月１６日特許庁発行）、「電子通信学会論文誌　’８１／９　Ｖｏｌ．Ｊ６４−Ｂ　Ｎｏ．９」（１９８１年９月発行，ｐｐ．１０１６−１０２３，木下耕太他２名論文「ＴＤ−ＦＤＭＡ移動通信方式の検討」の項）、特開昭５７−１１５０３９号公報（昭和５７年（１９８２）７月１７日特許庁発行）、「電気通信研究所　研究実用化報告　２６巻７号」（昭和５２年（１９７７）７月２２日日本電信電話公社武蔵野電気通信研究所発行，ｐｐ．１９８７−２００９，木下耕太他２名論文「自動車電話方式用移動機」の項）、「電気通信研究所　研究実用化報告　２６巻７号」（昭和５２年（１９７７）７月２２日日本電信電話公社武蔵野電気通信研究所発行，ｐｐ．１８７１−１８８８，吉川憲昭他２名論文「自動車電話無線回線制御」の項）、「電気通信研究所　研究実用化報告　２６巻７号」（昭和５２年（１９７７）７月２２日日本電信電話公社武蔵野電気通信研究所発行，ｐｐ．１８３７−１８５３，鎌田光帯他２名論文「自動車電話無線方式」の項）及び「昭和５５年電子通信学会通信部門全国大会」（昭和５５年電子通信学会発行，ｐ．２−２８２，木下耕太他３名論文「４８５　ＴＤＭＡ移動無線電話実験装置」の項）（以上、甲第１、甲第２、甲第３、甲第４−１、甲第４−２、甲第４−３及び甲第５各号証の順）を提示している。
　
　３　甲号証の内容
　（１）甲第１号証
　　　ア　甲第１号証には、時分割多重移動通信方式に関する発明が記載されており、これについて、次の各事項が図面と共に記載されている。
　　　（ａ）「この発明は複数の移動局と共通の基地局との間において共通の搬送波を利用する時分割多重移動通信方式に関するものである。」（１頁左下欄２０行目ないし右下欄２行目）
　　　（ｂ）「従来のこの種の移動通信方式における移動機は第１図に示すように、空中線１より基地局からの電波が受信され、その受信電波は送受分波器２を通り、更に受信増幅器３を通じて受信用ミクサ４に供給される。この受信信号はシンセサイザ５よりの局部信号とミクサ４で周波数混合され、この混合出力は第２中間周波ミクサ６において、水晶発振器７からの局部信号と周波数混合される。その混合出力は復調器８で復調されて出力端子９へ供給される。一方、入力端子１１からの送信されるべき入力信号により、水晶発振器１２からの一定周波数信号が、変調部１３で変調される。その変調出力はシンセサイザ５からの局部信号と、送信用ミクサ１４で周波数混合される。その周波数混合出力は電力増幅器１５で増幅され、これより送受分波器２を通じて空中線１より送信される。
　シンセサイザ５においては水晶発振器１６の出力と、可変分周器１７の出力とが位相比較器１８で位相比較される。その比較出力は低域通過フィルタ１９を通じて電圧制御発振器２１に与えられ、その電圧制御発振器２１の発振周波数が制御される。電圧制御発振器２１の出力はシンセサイザ５の出力としてミクサ４及び１４へ供給される。シンセサイザ５の分周器１７の分周比を変更することにより送受信搬送波を切替えていた。或いはシンセサイザ５の代りに複数の水晶発振器を設け、その発振器を切替えることにより送受信の搬送波を切替えていた。」（１頁右下欄１０行目ないし２頁左上欄１７行目）
　　　（ｃ）「第３図は基地局から移動（決定注：「移動」は、“移動機”の誤記と認められる。）への信号のフレーム構成実施例である。１フレームＴＦは１つの制御用タイムスロットＴＳｃと複数の通話用タイムスロットＴＳｄ１〜ＴＳｄｎよりなり、制御用タイムスロットＴＳｃは各フレームの始めに位置し、フレーム同期信号Ｆを含む。移動機への着信がない場合は、基地局から制御用タイムスロットＴＳｃにより空線信号ＩＳと、移動機が発呼する場合に使用するタイムスロット指定信号ＴＡとを送出する。移動機は空線信号ＩＳが受信されている間は、発呼の許可が与えられていると判断し、発呼の場合はタイムスロット指定信号ＴＡにより指定されたタイムスロットＴＳｄｉにバースト状呼出信号を送出して発呼を行なう。
　移動機へ着呼のある場合は、基地局では空線信号ＩＳを止め、その代りに呼び出すべき移動機の番号ＮＯと通話を行なうタイムスロット指定信号ＴＡとを制御用タイムスロットＴＳｃを通じて送出する。自分の移動機番号を受信した移動機はタイムスロット指定信号ＴＡにより指定されたタイムスロットＴＳｄｉを通じて受信及び送信を行ない通話を行なう。基地局から送信される各通話用タイムスロットＴＳｄｉ〜ＴＳｄｎは符号化された音声信号ＤＡＴＡと回線断信号、送信出力制御信号Ｃとよりなる。」（２頁右下欄１３行目ないし３頁左上欄１７行目）
　　　（ｄ）「第４図は、移動機から基地局へのバースト状信号のフレーム構成の実施例である。移動機は基地局から指定されたタイムスロットにバースト状信号ＢＳｉを送出する。各移動機からのバースト状信号が基地局で衝突しないように基地局はバースト状信号の送出時刻にガードタイムＧＴを設ける。移動機はバースト状信号ＢＳｉを基地局受信機の同期用のプリアンブル信号Ｐ、音声信号ＤＡＴＡ及びフック状態信号、受信電圧信号等Ｃ’で構成して送出する。発呼の場合は音声信号ＤＡＴＡの代りにダイアル信号及び自分の移動機番号を送出する。」（３頁右上欄３行目ないし１３行目）
　　　（ｅ）「第６図は移動機の実施例を示し、第１図と対応する部分には同一符号を付けてある。復調器８の復調出力はフレーム同期信号検出回路６７にも供給される。これよりフレーム同期信号Ｆが検出され、その出力によりタイミング信号発生回路６８が制御される。この回路６８のタイミング信号により回路６９において制御用タイムスロットＴＳｃ中の移動機番号ＮＯ、空線信号ＩＳ、タイムスロット指定信号ＴＡが分離される。これ等信号が解読され、その移動機の移動機番号ＮＯが検出されると、呼出器１が駆動される。またタイムスロット指定信号ＴＡによりタイミング信号発生回路６８より得られているタイミングをもとにゲート信号が回路７２で作成される。このゲート信号により時間伸長器７３が制御される。つまり、時間伸長器７３はタイムスロット指定信号ＴＡにより指定された通話用タイムスロットのみ復調器８の出力を取込み、これをフレームＴＦにわたって時間伸長し、その伸長された信号は復号器７４で音声信号に復号されて端子７０に送出される。
　一方、端子７５よりの音声信号は符号器７６で符号化され、更に時間圧縮器７７で時間圧縮される。その時間圧縮はゲート信号発生回路７２よりのゲート信号により制御されて、タイムスロット指定信号ＴＡにより指定され（決定注：「指定され」は、“指定された”の誤記と認められる。）タイムスロットにバースト状信号が得られるようにされる。このバースト状信号により変調器１３が駆動される。」（３頁右下欄７行目ないし４頁左上欄１３行目）
　　　イ　また、この分野の技術常識に照らせば、前記記載事項について、次の各技術事項を指摘することができる。
　　　（ｆ）符号器７６は、端子７５よりのアナログ信号である音声信号を符号化することによってディジタル信号を生成するものであるから、その出力は、“ディジタル化ビットストリーム”ということができるものであること
　　　（ｇ）フレーム同期信号検出回路６７、タイミング信号発生回路６８、移動機番号ＮＯ及びタイムスロット指定信号ＴＡを解読する回路６９、ゲート信号発生回路７２、時間伸長器７３並びに時間圧縮器７７は、移動機の機能を制御する手段を構成するものであること
　　　（ｈ）変調は、直流信号、即ち、ディジタル化ビットストリームを伝送するのに適した信号、典型的には交流信号、即ち、出力アナログ信号に変換することを指すから、変調器１３は、時間圧縮器７７で時間圧縮された、言い換えれば、信号処理されたディジタル化ビットストリームを受けてそれを出力アナログ信号に変換するものであること
　　　（ｉ）復調は、前記変調と逆の変換をすることを指すから、復調器８は、（第２中間周波ミクサ６から出力された）交流信号、即ち、アナログ信号を取り込んでそれを直流信号、即ち、ディジタル化ビットストリームに変換するものであること
　　　（ｊ）移動局と基地局との間で授受される信号は、無線周波のアナログ信号、即ち、“ＲＦアナログ信号”と称されるものであること
　　　（ｋ）送信又は受信は、通常、複数のフレームを使って行なわれること
　　　（ｌ）送信に使われるタイムスロット及び受信に使われるタイムスロットは、移動局が基地局に情報信号を送信したり、基地局から情報信号を受信したりするための、いわば、“チャンネル”を構成するものであること
　　　ウ　以上アないイの事項を総合すれば、甲第１号証には、次の事項により構成される発明（以下、「引用発明」という。）が記載されているということができる。
　複数の移動局と共通の基地局との間において共通の搬送波を利用する時分割多重移動通信方式用の移動機であって、
　ディジタル化ビットストリームを構成する入力信号を入力信号源から受けるともに前記移動機の機能を制御する（フレーム同期信号検出回路６７、タイミング信号発生回路６８、移動機番号及びタイムスロット指定信号を解読する回路６９、ゲート信号発生回路７２、時間伸長器並びに時間圧縮器７７を主要素とする）処理手段と、
　信号処理されたディジタル化ビットストリームを前記処理手段よりも後段で受け出力アナログ信号に変換する変調器１３と、
　入力アナログ信号を取り込み前記処理手段による処理のためにディジタル化ビットストリームに変換する復調器８と、
　局部信号を発生するシンセサイザ５と、
　前記局部信号を前記出力アナログ信号と周波数混合してＲＦ送信アナログ信号を生ずる送信用ミクサ１４と、
　前記局部信号を増幅ずみのＲＦ受信アナログ信号と周波数混合して前記入力アナログ信号を生ずる受信用ミクサ４と、
　前記ＲＦ送信アナログ信号を増幅ずみのＲＦ送信アナログ信号に変換する電力増幅器１５と、
　ＲＦ受信アナログ信号を前記増幅ずみのＲＦ受信アナログ信号に変換する受信増幅器３と
を含む移動機において、
　ＲＦ受信アナログ信号及びＲＦ送信アナログ信号を互いに等しい長さの多数のタイムスロットから各々が構成される複数フレームに分割し、前記フレームの各々の一つのタイムスロットが情報信号の受信用のチャンネルを構成し前記フレームの各々の一つのタイムスロットが情報信号の送信用のチャンネルを構成する移動機
　（２）甲第２号証
　甲第２号証には、ＴＤ−ＦＤＭＡ移動通信方式に関して、次の各事項が記載されている。
　　　（ｍ）「同時送受話の公衆移動通信では，使用周波数帯域を基地局から移動機への回線（下り回線）に用いる帯域と，移動機から基地局への回線（上り回線）に用いる帯域に分離し，両回線の周波数間隔を一定とする２周波方式が用いられる．」（１０１８頁左欄３６行目ないし４０行目）
　　　（ｎ）「下り回線では，無線基地局において一つの無線搬送波源により発生された搬送波をベースバンドパルス段において１列のパルス列として時分割多重した信号で変調して送出し，各移動機でこれを受信し，ゲート選択するという方法が採られる．従って，各移動機は搬送波，フレーム及びクロックのいずれについても基地局に従属した位相同期系を構成することができる．上り回線では，各移動機の送信搬送波源およびクロック源は相互に非同期の関係にあり，且つ，各移動機と基地局の距離，すなわち伝搬遅延時間がばらつくため基地局受信機入力点で，各移動機からの搬送波およびクロックを相互同期状態にするのは非常に困難であるのでクロック非同期とせざるを得ない．回線使用効率を向上させるためには，短時間で各々のバースト信号を受信する必要がある．このためには，搬送波同期を必要としない検波方式，および同期復帰時間の短いクロック同期回路を実現しなければならない．…（略）…バースト信号の送出方法としては，ＡＬＯＨＡ方式などもあるが，ここでは回線使用効率の高い基地局がバースト信号の送出時刻を指示するＴＤＭＡ方式に議論を絞る．ＴＤＭＡ方式では基地局受信機において隣接バースト信号が時間的にオーバラップしないように，下り回線でバースト信号の送出時刻を指示しなければならない．前述のようにクロック非同期で，且つ基地局と移動機間の伝搬遅延時間にばらつきがあるため，バースト信号の時間的オーバーラップを避けるためには，バースト信号間にガードタイムを設ける必要がある．」（１０１８頁右欄９行目ないし１０１９頁左欄１７行目。なお、前記において、“…（略）…”は、記載省略箇所を示す。以下同様とする。）
　　　（ｏ）「３２ｋｂｉｔ／ｓの符号化の場合は４チャネル多重／１波，１６ｋｂｉｔ／ｓの場合は８チャネル多重／１波が妥当な値と考えられる．以上示したように多重度が４〜８チャネル／１波であるので，大容量システムを構成するには多数の搬送波を用い搬送波周波数とタイムスロットの両者の指定を行うTime and Frequency Division Multiple Access(ＴＤ−ＦＤＭＡ）とする必要がある．」（１０２０頁右欄３３行目ないし４０行目）
　　　（ｐ）「ＴＤ−ＦＤＭＡ方式においてＶ−ｃｈを指定するためには，搬送波周波数とタイムスロットの両者を指定する必要がある．」（１０２１頁左欄８行目ないし１０行目）
　（３）甲第３号証
　甲第３号証には、ディジタル移動無線システムに関して、次の各事項が図面と共に記載されている。
　　　（ｑ）「それぞれの方向の通信に対して異なった周波数を用いるかわりに、移動体を（決定注：「移動体を」は“移動体と”の誤記と認められる。）基地局との間の相互通信は１つの時分割チャンネルで処理される。」（５頁右上欄５行目ないし８行目）
　　　（ｒ）「本発明の時分割再送特性による模範的な移動体から基地への、そして基地から移動体への伝送における単一機構が第３図に示されている。基地機構は２つの基準間隔と２つの通報間隔を含む４つの時間間隔をもっている。Ｔ＝０で開始し、基地局とそれと交信中のすべての移動体が同期していると仮定すると、基準間隔ＲＩ１の間、移動体１０からは基地局１４へ搬送波バーストを送る。移動体１０によって送られる搬送波バーストによって、基地局１４は移動体を認識し、それに応じて、アンテナ素子の共通整相を可能にする。…（略）…特定な時分割設計の例を第３図中の拡大図に示している。こゝで基準間隔は多くの単一な時間スロットに分割されている。こゝではこれらはＡ〜Ｈと名付けられていて、交信中の８つに分かれた移動体と基地局の組に対して、１対１の関係で結ばれていて、互いに干渉することができる。そこでもし模範的な基地局が基準副間隔Ｂの間、受信できる状態ならば、その基地と交信を希望している移動体は、同一の副間隔Ｂの間にその基準信号を送る。そこで、それぞれの基地局は基準間隔内の先に示した時間スロットの間だけ受信機を“ｏｎ”にする。…（略）…いったん基地局が、それと組み合わされた基準信号によって移動体を認識すると、移動体はそこで、その通信を基地へ通報間隔ＭＩ１の間に、伝送する。…（略）…通報間隔ＭＩ１が終わると移動体は基地に関しての移動体の位置情報を更新するために基準間隔ＲＩ２の間に、第２の搬送波バーストを送る。…（略）…いったん位置情報が更新されると、基地から移動体への通信は、通報間隔ＭＩ２の間に伝送される。」（６頁左下欄８行目ないし７頁左下欄１７行目）
　（４）甲第４−１号証
　　　ア　甲第４−１号証には、自動車電話方式用移動機に関して、次の各事項が図面と共に記載されている。
　　　（ｓ）「８００ＭＨｚ帯の発振回路としてシンセサイザを使用する場合，その構成法は種々あるが移動機に適用可能な構成法としては次に示す回路形式が考えられる．（ｉ）ＶＣＯ逓倍形式…（略）…各種シンセサイザ回路形式のブロックダイヤ（決定注：「ブロックダイヤ」は、“ブロックダイヤグラム”の誤記と認められる。）を図６に示す．ＶＣＯ逓倍形式は，１５０ＭＨｚ帯で発振するＶＣＯの出力を６逓倍して８００ＭＨｚとする回路形式である．１５０ＭＨｚ帯を直接可変分周するのは困難であるので，基準水晶を逓倍して，ＶＣＯ出力をミックスダウンした後，可変分周する方法を用いる．この回路形式はスプリアスが発生しにくく，回路構成が簡易で，量産に適している．」（１９９２頁左欄７行目ないし２１行目。なお、図６については、（ａ）「ＶＣＯ逓倍形式」を参照されたい。）
　　　（ｔ）「移動機は切替チャネル数が多く（６００チャネル），１群として制御される移動機数も非常に多い．このように多チャネル切替機能をもつ多数の移動機を移動通信特有の複雑な伝ぱん特性下で安定に制御するには，高度な制御技術が要求される．したがって，移動機が具備すべき制御機能も複雑にならざるを得ない．これらの制御はすべて制御部で行っており，その基本機能は，（ｉ）各制御フローの実行，（ii）無線基地局との信号の授受，(iii）移動機無線部の制御，（iv）電話機の制御である．」（２００３頁左欄７行目ないし１６行目）
　　　（ｕ）「制御部の構成部品の大部分は論理素子である．…（略）…表７は回路設計にあたっての基本条件である布線論理方式とプログラム論理方式を比較したものであり，少なくとも自動車電話の導入期においてはプログラム論理方式が有利である．…（略）…すべての制御機能をソフトウェアで処理することは処理速度等の点で不可能である．このためソフトウェアとハードウェアの機能を表８に示すように分担させた．制御の中枢である信号の照合，発生および制御フローの実行をソフトウェアで処理している．制御部のブロックダイヤグラムを図３４に示す．制御フローを記憶するＲＯＭ（read only memory），制御途中のデータを一時的に記憶するＲＡＭ（randam access memory）および送受信部，シンセサイザ部，電話機を制御するための周辺回路がＣＰＵ（central processing unit)によって制御されている．」（２００３頁右欄４行目ないし２７行目）
　　　イ　また、表及び図について、次の各技術事項を指摘することができる。
　　　（ｖ）表１（１９８８頁）には、移動機の主要諸元が示され、その中で、送信周波数について「８３０．０２５ＭＨｚ〜８４５．０００ＭＨｚ」及び受信周波数について「８６０．０２５ＭＨｚ〜８７５．０００ＭＨｚ」並びに送受信間隔について「３０ＭＨｚ」との各記載がある。
　　　（ｗ）前記図６（ａ）には、チャネル指定信号が可変分周器に入力されることが示されている。
　　　（ｘ）前記図３４には、前記チャネル指定信号がＣＰＵの制御を受けてチャネル番号ラッチからシンセサイザに送出されることが示されている。
　（５）甲第４−２号証
　甲第４−２号証には、自動車電話無線回線制御に関して、次の事項が記載されている。
　　　（ｙ）「通話チャネル設定，位置登録等のため制御チャネルに使用する制御信号は，移動機番号，通話チャネル番号など多くの情報量を要するため，ディジタル信号を用いる．」（１８７５頁右欄１４行目ないし１６行目）
　（６）甲第４−３号証
　甲第４−３号証には、自動車電話無線方式に関して、次の事項が記載されている。
　　　（ｚ）「（１）送信周波数帯と受信周波数帯を分離する．
　無線基地局送信系と移動機送信系の使用周波数帯を分離して干渉妨害を軽減させるとともにアンテナを送受共用し，鉄塔，アンテナ系の経済化をはかる．」（１８４３頁左欄１行目ないし４行目）
　（７）甲第５号証
　甲第５号証に記載された事項について、次の技術事項を指摘することができる。
　　　（AA）基地局装置が、符号器、変調器、送信周波数変換器、電力増幅器、高周波増幅器、チャネル指定可能な局発用シンセサイザ、受信周波数変換器、復調器、復号器及び制御手段であるＣＰＵ等から構成されること
　
　４　特許異議申立てについての判断
　（１）本件発明と引用発明との対比
　　　ア　本件発明でいう「無線ディジタル電話システム用の加入者装置システム」は、引用発明でいう「複数の移動局と共通の基地局との間において共通の搬送波を利用する時分割多重移動通信方式用の移動機」を包摂し、本件発明の「ディジタル化ビットストリームを構成する入力信号を入力信号源（１０）から受け、前記ビットストリームを予め定めたコードに従って符号変換するとともに前記加入者装置システムの機能を制御するベースバンドプロセッサ（２２）と、前記ベースバンドプロセッサに結合されそのベースバンドプロセッサの制御する機能に関連する情報と供給を受けた情報とを記憶する記憶ユニット（３２）と、前記ベースバンドプロセッサとの間で互いに信号授受を行うとともに前記記憶ユニットにより前記ベースバンドプロセッサとの間でデータ交換を行う前記ベースバンドプロセッサと協動可能なコントローラであって、種々の機能を発揮するようにそのコントローラを制御するプログラム制御手段に結合されたコントローラ（４０）」と引用発明の「ディジタル化ビットストリームを構成する入力信号を入力信号源から受けるともに前記移動機の機能を制御する（フレーム同期信号検出回路６７、タイミング信号発生回路６８、移動機番号及びタイムスロット指定信号を解読する回路６９、ゲート信号発生回路７２、時間伸長器７３並びに時間圧縮器７７を主要素とする）処理手段」とは、“ディジタル化ビットストリームを構成する入力信号を入力信号源から受けるとともに加入者装置システムの機能を制御する処理手段”である点で等価であり、本件発明の「ディジタル−アナログ変換器（５２）」及び「アナログ−ディジタル変換器（１１２）」は、それぞれ、引用発明の「変調器１３」及び「復調器６」と同義であり、本件発明の“「特定の割り当てられた動作周波数、すなわち受信した前記入力アナログ信号の周波数に前記加入者装置システムが合わせる割り当てられた動作周波数で動作し、任意の前記割り当てられた周波数につき、第１の出力（ＬＯ１）と、固定の所定周波数を発生する回路（２１６）と、前記第１の出力（ＬＯ１）を前記固定の所定周波数と混合して第２の出力（ＬＯ２）を生ずるミキサと」を含み、「前記割り当てられた動作周波数の指示だけを前記ベースバンドプロセッサから受ける」”いわゆる“周波数シンセサイザ”の部分と引用発明の「局部信号を発生するシンセサイザ５」とは、“周波数シンセサイザ”である点で等価であり、本件発明の「第１の合成回路（７６）」及び「第２の合成回路（９６）」は、それぞれ、引用発明の「送信用ミクサ１４」及び「受信用ミクサ４」と同義であり、本件発明の「第１の増幅器（８４）」及び「第２の増幅器（９４）」は、それぞれ、引用発明の「電力増幅器１５」及び「受信増幅器３」と同義であり、本件発明の「スロット」は、引用発明の「タイムスロット」と同義である。
　　　イ　以上のことから、本件発明と引用発明とは、
　無線ディジタル電話システム用の加入者装置システムであって、
　ディジタル化ビットストリームを構成する入力信号を入力信号源から受けるとともに前記加入者装置システムの機能を制御する処理手段と、
　信号処理されたディジタル化ビットストリームを前記処理手段よりも後段で受け出力アナログ信号に変換するディジタル−アナログ変換器と、
　入力アナログ信号を取り込み前記処理手段による処理のためにディジタル化ビットストリームに変換するアナログ−ディジタル変換器と、
　周波数シンセサイザと、
　前記周波数シンセサイザの出力を前記出力アナログ信号と合成してＲＦ周波数のＲＦ送信信号を生ずる第１の合成回路と、
　前記周波数シンセサイザの出力を増幅ずみのＲＦ周波数のＲＦ受信信号と合成して前記入力アナログ信号を生ずる第２の合成回路と、
　前記ＲＦ送信信号を増幅ずみのＲＦ送信アナログ信号に変換する第１の増幅器と、
　ＲＦ受信信号を前記増幅ずみのＲＦ受信アナログ信号に変換する第２の増幅器と
を含む加入者装置システムにおいて、
　ＲＦ受信アナログ信号及びＲＦ送信アナログ信号を互いに等しい長さの多数のスロットから各々が構成される複数フレームに分割し、前記フレームの各々の一つのスロットが情報信号の受信用のチャンネルを構成し前記フレームの一つのスロットが情報信号の送信用のチャンネルを構成する加入者装置システム
である点で一致し、次の４点で相違する。
〈相違点〉
　・相違点１
　加入者装置システムが、本件発明では、複数の動作周波数の中の割り当てられた一つの動作周波数で動作できるものであるのに対して、引用発明では、そのようなものではない点
　・相違点２
　処理手段が、本件発明では、ディジタル化ビットストリームを構成する入力信号を入力信号源（１０）から受け、前記ビットストリームを予め定めたコードに従って符号変換するとともに前記加入者装置システムの機能を制御するベースバンドプロセッサ（２２）と、前記ベースバンドプロセッサに結合されそのベースバンドプロセッサの制御する機能に関連する情報と供給を受けた情報とを記憶する記憶ユニット（３２）と、前記ベースバンドプロセッサとの間で互いに信号授受を行うとともに前記記憶ユニットにより前記ベースバンドプロセッサとの間でデータ交換を行う前記ベースバンドプロセッサと協動可能なコントローラであって、種々の機能を発揮するようにそのコントローラを制御するプログラム制御手段に結合されたコントローラ（４０）とからなるものであるのに対して、引用発明では、ディジタル化ビットストリームを構成する入力信号を入力信号源から受けるともに前記移動機の機能を制御する（フレーム同期信号検出回路６７、タイミング信号発生回路６８、移動機番号及びタイムスロット指定信号を解読する回路６９、ゲート信号発生回路７２、時間伸長器７３並びに時間圧縮器７７を主要素とする）手段である点
　・相違点３
　本件発明では、周波数シンセサイザが、特定の割り当てられた動作周波数、すなわち受信した前記入力アナログ信号の周波数に前記加入者装置システムが合わせる割り当てられた動作周波数で動作し、任意の前記割り当てられた周波数につき、第１の出力（ＬＯ１）と、固定の所定周波数を発生する回路（２１６）と、前記第１の出力（ＬＯ１）を前記固定の所定周波数と混合して第２の出力（ＬＯ２）を生ずるミキサとを含み、前記割り当てられた動作周波数の指示だけを前記ベースバンドプロセッサから受けるというものであると共に、第１の合成回路が、前記第１の出力（ＬＯ１）を前記出力アナログ信号と合成して前記動作周波数で定まる所定の所望ＲＦ周波数のＲＦ送信信号を生ずるというものであり、第２の合成回路が、前記第２の出力（ＬＯ２）を増幅ずみのＲＦ周波数のＲＦ受信信号と合成して前記入力アナログ信号を生ずるというものであるのに対して、引用発明では、周波数シンセサイザが、単に、局部信号を発生するというものであると共に、第１の合成回路が、前記局部信号を前記出力アナログ信号と周波数混合してＲＦ送信アナログ信号を生ずるというものであり、第２の合成回路が、前記局部信号を増幅ずみのＲＦ受信アナログ信号と周波数混合して前記入力アナログ信号を生ずるというものである点
　・相違点４
　本件発明が、第１の周波数で信号を受信しその第１の周波数から所定の周波数だけずれた第２の周波数で信号を送信し、前記第１および第２の周波数の前記信号を互いに等しい長さの互いに同期した多数のスロットから各々が構成される互いに同期した複数フレームにそれぞれ分割し、前記第１の周波数の前記フレームの各々の前半の一つのスロットが情報信号の受信用のチャンネルを構成し前記第２の周波数の前記フレームの各々の後半の一つのスロットが情報信号の送信用のチャンネルを構成するというものであるのに対して、引用発明が、ＲＦ受信アナログ信号及びＲＦ送信アナログ信号を互いに等しい長さの多数のタイムスロットから各々が構成される複数フレームに分割し、前記フレームの各々の一つのタイムスロットが情報信号の受信用のチャンネルを構成し前記フレームの各々の一つのタイムスロットが情報信号の送信用のチャンネルを構成するというものである点
　（２）相違点についての判断
　　　ア　相違点１について
　　　（ア）前記３（ｏ）に示したように、甲第２号証には、移動通信方式に関して、ＴＤＭＡ方式による多重度には限度があるから、大容量システムを構成するには多数の搬送波を用い搬送波周波数とタイムスロットの両者の指定を行うＴＤ−ＦＤＭＡ方式とする必要のあることが記載され、また、同（ｖ）ないし（ｘ）に示したように、甲第４−１号証には、移動通信における車載端末機としての自動車電話方式用移動機に関して、送信周波数及び受信周波数を、それぞれ、８３０．０２５ＭＨｚから８４５．０００ＭＨｚの範囲及び８６０．０２５ＭＨｚから８７５．０００ＭＨｚの範囲で用いること及びＣＰＵから指定されたチャネル指定信号がシンセサイザの可変分周器に入力され、それにより、シンセサイザの発生する周波数を変化させることが記載されているから、以上総合すれば、引用発明において、加入者装置システムを複数の動作周波数の中の割り当てられた一つの動作周波数で動作できるものとすることは、本件出願前に当業者が構築しようとするシステムの規模等を考慮して適宜になし得た単なる設計的事項に過ぎないというしかない。
　　　（イ）したがって、この相違点１は格別のものではない。
　　　イ　相違点２について
　　　（ア）この相違点２は、処理手段が、本件発明では、入力信号源から受けたディジタル化ビットストリームを予め定めたコードに従って符号変換するものであるのに対して、引用発明では、そのようなものではない点の差異１と、処理手段が、本件発明では、ベースバンドプロセッサと、前記ベースバンドプロセッサに結合されそのベースバンドプロセッサの制御する機能に関連する情報と供給を受けた情報とを記憶する記憶ユニット（３２）と、前記ベースバンドプロセッサとの間で互いに信号授受を行うとともに前記記憶ユニットにより前記ベースバンドプロセッサとの間でデータ交換を行う前記ベースバンドプロセッサと協動可能なコントローラであって、種々の機能を発揮するようにそのコントローラを制御するプログラム制御手段に結合されたコントローラ（４０）とからなる、言うなれば、マルチ・プロセッサ構成のものであるのに対して、引用発明では、そのようなものではない点の差異２に分けて論じることができる。
　　　（イ）そこで、前記２つの差異について検討する。
　先ず、差異１について検討する。
　例えば、特開昭５９−１８２４９９号公報（昭和５９年（１９８４）１０月１７日特許庁発行）に記載の事項によれば、音声信号について、ＲＥＬＰ（残差励振形線形予測）方式により符号変換することは本件特許出願前に当業者に周知の技術事項と認められ、また、該周知の技術事項と引用発明とは、いずれも、音声信号を処理するという共通の技術分野に属するものであるから、引用発明において、処理手段を、入力信号源から受けたディジタル化ビットストリームを予め定めたコードに従って符号変換するものとすることは、本件特許出願前に当業者が容易に想到実施し得たことに過ぎない。
　次に、差異２について検討する。
　前記３（ｔ）ないし（ｕ）に示したように、甲第４−１号証には、移動機が具備すべき制御をＣＰＵにより行うことが記載され、また、２つ以上のプロセッサからなる、いわゆる“マルチ・プロセッサ・システム”は、例を示すまでもなく、本件特許出願前に当業者に周知のものであるところ、そのようなシステムは、通常、２以上のプロセッサとこれらプロセッサに共有される記憶ユニットとから構成されるものであるから、以上総合すれば、引用発明において、処理手段を、ベースバンドプロセッサと、前記ベースバンドプロセッサに結合されそのベースバンドプロセッサの制御する機能に関連する情報と供給を受けた情報とを記憶する記憶ユニットと、前記ベースバンドプロセッサとの間で互いに信号授受を行うとともに前記記憶ユニットにより前記ベースバンドプロセッサとの間でデータ交換を行う前記ベースバンドプロセッサと協動可能なコントローラであって、種々の機能を発揮するようにそのコントローラを制御するプログラム制御手段に結合されたコントローラとからなる、言うなれば、マルチ・プロセッサ構成のものとすることは、本件特許出願前に当業者が容易になし得た構成変更に相当することと言う外はない。
　　　（ウ）したがって、この相違点２も格別のものではない。
　　　ウ　相違点３について
　　　（ア）この相違点３は、本件発明では、周波数シンセサイザが、特定の割り当てられた動作周波数、すなわち受信した前記入力アナログ信号の周波数に前記加入者装置システムが合わせる割り当てられた動作周波数で動作すると共に、前記割り当てられた動作周波数の指示だけを前記ベースバンドプロセッサから受けるというものであり、また、ＲＦ送信アナログ信号又はＲＦ受信アナログ信号が、前記動作周波数で定まるＲＦ周波数のものであるのに対して、引用発明では、そのようなものではない点の差異１と、周波数シンセサイザが、本件発明では、第１の出力（ＬＯ１）と、固定の所定周波数を発生する回路（２１６）と、前記第１の出力（ＬＯ１）を前記固定の所定周波数と混合して第２の出力（ＬＯ２）を生ずるミキサとを含むものであるのに対して、引用発明では、単に、局部信号を発生するというものである点の差異２に分けて論じることができる。
　　　（イ）そこで、前記２つの差異について検討する。
　先ず、差異２について検討する。
　前記３（ｂ）に示したように、甲第１号証には、従来の移動機についてではあるが、送信と受信とで搬送波を切り換えること、即ち、送信信号の周波数と受信信号の周波数とを異ならせることが記載されている（２頁左上欄１２行目ないし１７行目に「シンセサイザ５の分周器１７の分周比を変更することにより送受信搬送波を切替えていた。或いはシンセサイザ５の代わりに複数の水晶発振器を設け、その発信器を切替えることにより送受信の搬送波を切り替えていた」と記載されている。）ところ、同（ｍ）に示したように、甲第２号証には、基地局から移動機への回線に用いる帯域と移動機から基地局への回線に用いる帯域とに分離すること、即ち、両回線の周波数間隔を一定とする２周波方式のことが記載され（なお、前記３（ｚ）に示したように、甲第４−３号証にも、２周波方式のことが記載されている。）、また、同（ｖ）及び（ｓ）に示したように、甲第４−１号証には、送受信間隔が３０ＭＨｚであることが記載され、その図６（ａ）には、ＶＣＯ逓倍形式のシンセサイザの回路構成が示されていて、該図中の「基準水晶（Ｘ０１）」は、その回路構成からみて、本件発明でいう「固定の所定周波数を発生する回路（２１６）」に相当することが読み取れるから、引用発明において、周波数シンセサイザを、第１の出力と、固定の所定周波数を発生する回路と、前記第１の出力を前記固定の所定周波数と混合して第２の出力を生ずるミキサとを含むものとすることは、本件の特許出願前に当業者が容易に想到実施し得たことといわざるを得ない。
（なお、両発明の第１の合成回路及び第２の合成回路自体についての違いは、前記差異に吸収されることであるから、改めて論じない。）
　次に、差異１について検討する。
　引用発明において、加入者装置システムを複数の動作周波数の中の割り当てられた一つの動作周波数で動作できるものとすることが本件特許出願前に当業者が構築しようとするシステムの規模等を考慮して適宜になし得た単なる設計的事項に過ぎないことは、前記アに認定したとおりであり、また、甲第４−１号証に、ＣＰＵから指定されたチャネル指定信号をシンセサイザの可変分周器に入力することが記載されていることも、同アで指摘したとおりであるが、周波数シンセサイザを、特定の割り当てられた動作周波数、すなわち受信した入力アナログ信号の周波数に加入者装置システムが合わせる割り当てられた動作周波数で動作するものとすることは、甲号証のいずれにも記載されていず、また、示唆もされていない。
　前記３（ｎ）に示したように、甲第２号証には、各移動機は、下り回線では、搬送波について、基地局に従属した位相同期系を構成することができると記載されているが、上り回線では、そのような同期系を構成することは困難であると記載されており、また、他の甲号証には、そのような同期系に関する記載は一切見当たらない。
　　　（ウ）してみれば、この相違点３については、本件特許出願前に当業者が容易に克服し得たものとすることはできない。
　　　エ　相違点４について
　　　（ア）前記３（ｒ）に示したように、甲第３号証には、移動体と基地局との間のメッセージフォームについて、基準間隔ＲＩ１、該基準間隔ＲＩ１に続く通報間隔ＭＩ１及び該通報間隔ＭＩ１に続く基準間隔ＲＩ２を移動体から基地局への送信用の時間スロットとし、前記基準間隔ＲＩ２に続く通報間隔ＭＩ２を基地局から移動体への送信用の時間スロットとすること、言い換えれば、１つのフレームの一部を送信用とし、他の一部を受信用とすることが記載されているが、同（ｑ）に示したように、これは、送信周波数と受信周波数が同じであること、すなわち、単一周波数の利用を前提としたものであって、１つのフレームの一部を送信用とし、他の一部を受信用とすることは、単一周波数の利用からくる不可避的な当然の帰結でしかなく、このような単一周波数における技術を送信周波数と受信周波数が異なるシステムに適用することは直ちにはできないというべきである。
　　　（イ）してみると、この相違点４についても、本件特許出願前に当業者が容易に克服し得たものとすることはできない。
　　　オ　そして、本件発明は、前記相違点３及び４に係る構成を備えることにより、前記各号証に記載された発明にはない特有の作用効果を奏するものと認められる。
　（３）特許異議申立人の主張について
　特許異議申立人畑仲真由美の主張については、先の説示に全て網羅されているから、改めて論じる必要がない。
　（４）以上のことから、本件発明が本件特許出願前に前記各号証に記載された発明に基づいて当業者が容易に発明をすることができたものではないことは明らかである。
　（５）よって、本件発明に係る特許は、特許異議申立人畑仲真由美の申し立てた理由及び提示した証拠によっては取り消すことができない。
　
　５　また、他に、本件発明に係る特許について取り消すべき理由を発見しない。
　
第４　結び
　以上のとおりであるから、本件発明に係る特許については、拒絶の査定をしなければならない特許出願に対してされたものとすることはできない。
　そして、前記第１に認定のとおり、本件特許出願は、原出願が、昭和６２年３月３０日にされたものであって、特許法等の一部を改正する法律（平成６年法律第１１６号）の施行前にした特許出願に相当するから、同法律附則第１４条の規定に基づく特許法等の一部を改正する法律の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第２項の規定を適用し、よって、結論のとおり決定する。
【異議決定日】
平成１４年７月３０日（２００２．７．３０）
【訂正の要旨】
　（ｉ）明細書の特許請求の範囲の請求項１の２４行目（特許公報２欄１０行目参照）「特定の割り当てられた動作周波数」を「特定の割り当てられた動作周波数、すなわち受信した前記入力アナログ信号の周波数に前記加入者装置システムが合わせる割り当てられた動作周波数」と訂正する。
　（ｉｉ）明細書の特許請求の範囲の請求項１の４３行目ないし４５行目（特許公報３欄１４行目ないし１６行目参照）「前記信号を互いに等しい長さの多数のスロットから各々が構成される複数のフレームに分割し、」を「前記第１および第２の周波数の前記信号を互いに等しい長さの互いに同期した多数のスロットから各々が構成される互いに同期した複数のフレームにそれぞれ分割し、」と訂正する。
（５４）【発明の名称】
無線ディジタル電話システム用の加入者装置システム
（５７）【特許請求の範囲】
　【請求項１】複数の動作周波数の中の割り当てられた一つの動作周波数で動作できる無線ディジタル電話システム用の加入者装置システムであって、
　ディジタル化ビットストリームを構成する入力信号を入力信号源（１０）から受け、前記ビットストリームを予め定めたコードに従って符号変換するとともに前記加入者装置システムの機能を制御するベースバンドプロセッサ（２２）と、
　前記ベースバンドプロセッサに結合されそのベースバンドプロセッサの制御する機能に関連する情報と供給を受けた情報とを記憶する記憶ユニット（３２）と、
　前記ベースバンドプロセッサとの間で互いに信号授受を行うとともに前記記憶ユニットにより前記ベースバンドプロセッサとの間でデータ交換を行う前記ベースバンドプロセッサと協動可能なコントローラであって、種々の機能を発揮するようにそのコントローラを制御するプログラム制御手段に結合されたコントローラ（４０）と、
　信号処理されたディジタル化ビットストリームを前記コントローラ（４０）よりも後段で受け出力アナログ信号に変換するディジタル−アナログ変換器（５２）と、
　入力アナログ信号を取り込み前記コントローラ（４０）による処理のためにディジタル化ビットストリームに変換するアナログ−ディジタル変換器（１１２）と、
　特定の割り当てられた動作周波数
、すなわち受信した前記入力アナログ信号の周波数に前記加入者装置システムが合わせる割り当てられた動作周波数
　前記ＲＦ送信信号を増幅ずみのＲＦ送信アナログ信号に変換する第１の増幅器（８４）と、
　ＲＦ受信信号を前記増幅ずみのＲＦ受信アナログ信号に変換する第２の増幅器（９４）と
を含む加入者装置システムにおいて、
　第１の周波数で信号を受信しその第１の周波数から所定の周波数だけずれた第２の周波数で信号を送信し、
前記第１および第２の周波数の
互いに同期した
互いに同期した
それぞれ
　【請求項２】前記ベースバンドプロセッサの制御する機能の一つが反響消去である請求項１記載の加入者装置システム。
　【請求項３】前記入力信号の少なくともいくつかをチャンネルに受け、特定のチャンネルが制御チャンネルであるか音声チャンネルであるかを判定する手段を前記コントローラが含む請求項１記載の加入者装置システム。
　【請求項４】前記ディジタル−アナログ変換器（５２）が第１のアナログ信号を発生し、前記第１のアナログ信号をＩＦ周波数の信号に変換するアップコンバータ（６４）をさらに含む請求項１記載の加入者装置システム。
　【請求項５】前記コントローラに接続され受信被変調信号をビットストリームに再変換する復調器をさらに含む請求項１記載の加入者装置システム。
　【請求項６】入来信号中のチャンネルの形式および前記加入者装置システムの送信モードまたは受信モードの判定を行う選択器であって、繰返しフレームを所定の時間間隔で発生する選択器をさらに含む請求項３記載の加入者装置システム。
　【請求項７】前記フレームの各々の前半の一つのスロットが受信モードを構成し前記フレームの各々の後半の一つのスロットが送信モードを構成し、それらスロットの各々がそのスロット内の残余のデータの受信タイミングの確立のためのユニークワードを初期データの一部として含む請求項６記載の加入者装置システム。
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は加入者装置（ユニット）と基地局とを無線接続するディジタル無線電話装置（システム）用の加入者装置に関する。
　【０００２】
　【発明が解決しようとする課題】
　この種の加入者装置は基地局経由で公衆電話交換網と無線接続されてディジタル無線加入者電話システムを構成するのものであり、小型・低廉・高性能が求められるが、これら要求を十分に満たすものはまだ開発されていない。
　【０００３】
　【課題を解決するための手段】
　加入者装置は、入力，出力信号を一つの型式のビットストリームから別の型式のビットストリームに符号変換したりエコー消却を行うなど種々の機能を実行するベースバンドプロセッサを有する。また、このベースバンドプロセッサは、加入者装置内蔵の周波数シンセサイザに使用されるべき所望の動作周波数を通知することによって制御マイクロプロセッサとしても動作する。さらに、このベースバンドプロセッサは発揮すべき種々の機能または受容すべき種々の機能を受け入れて記憶する記憶装置に結合されている。
　【０００４】
　上記ベースバンドプロセッサはモデムプロセッサに直接アクセス手段（これは両プロセッサによる同時アクセスを防ぐ）によって結合されるが、これら両プロセッサは互いに信号授受し、モデムプロセッサ（これはこの加入者装置におけるマスタとして働く）は直接アクセス手段を介してベースバンドプロセッサのメモリにアクセスできる。しかし、ロックアウト装置が備えられ、それによって、場合により、モデムプロセッサによるベースバンドプロセッサの制御が防止される。
　【０００５】
　モデムプロセッサは、アナログ信号への変換を受ける周波数変換ずみの複素信号を介して所定のサンプリング速度で送信する。このアナログ信号はブランキングプロセスによってデグリッチングを受ける。デグリッチされた信号はアップコンバートされ、濾波されて、その後増幅されるＩＦ信号が形成される。増幅ＩＦ信号の周波数は上記周波数シンセサイザの発生した周波数に加えられ、その出力ＲＦ信号は増幅され、アンテナに送られる。
　【０００６】
　加入者装置は連続的に繰り返すフレームを用い、各フレームの一つの部分の期間に送信を行い、各フレームの他の一つの部分の期間に受信を行う。これら部分は「スロット」と呼ばれる。基地局から受信した特定の信号を基にして、ベースバンドプロセッサは加入者装置を送信モードにするか受信モードにするかを決定する開始信号を発生する。
　【０００７】
　この加入者装置の起動と起動との期間にはトレーニングモードが用いられる。そこでは、モデムプロセッサからの既知の信号がループバック信号と比較され、補正定数を発生して、温度変化、部品定数変化等によるＩＦ信号の望ましくない変動を補償する。これら補正定数は実際の受信信号の補正の際に用いるために記憶される。
　【０００８】
　復調の期間中は、被変調ディジタル信号は時間多重化したＩサンプルおよびＱサンプルの形でモデムプロセッサに送られ、デマルチプレクスされる。デマルチプレクスされたＩサンプルおよびＱサンプルは誤差の最小化のために等化器・周波数補正回路に送られ、そこで、加入者装置の同期誤り、および周波数シンセサイザ出力の誤りの訂正のための周波数補正信号を発生する。
　【０００９】
　本明細書において用いる頭文字および用語の定義を次に示す。
　【００１０】
　　頭文字　　　　　定義
　　Ａ／Ｄ　・・・　アナログ−ディジタル変換器
　　ＡＤＪ　・・・　調整入力
　　ＡＦＣ　・・・　自動周波数制御
　　ＡＧＣ　・・・　自動利得制御
　　ＢＬＡＮＫＩＮＧ・・起動期間中に信号を所定の振幅レベルに保持させる制御手段
　　ＣＯＤＥＣ・・　組合せコーダ・デコーダ
　　ＣＰＥ　・・・　顧客備付け装置（電話機）
　　Ｄ／Ａ　・・・　ディジタル−アナログ変換器
　　ＤＭＡ　・・・　直接メモリアクセス
　　ＤＰＳＫ・・・　差動位相シフト・キーイング変調
　　ＤＳ　　・・・　データ選択
　　ＥＥＰＲＯＭ・　電気的に消去可能でプログラム可能な読出専用メモリ
　　ＥＰＲＯＭ　・　消去可能でプログラム可能な読出専用メモリ
　　ＦＩＦＯ・・・　先入れ先出しメモリ
　　ＦＩＲ　・・・　有限インパルス応答
　　ＧＬＩＴＣＨ・　グリッチ（望ましくない遷移信号）
　　ＨＯＬＤ・・・　あきモード
　　Ｉ　　　・・・　同相
　　ＩＦ　　・・・　中間周波数
　　Ｋｂｐｓ・・・　キロビット／秒
　　ｎＳ　　・・・　ナノ秒
　　ＰＡＬ　・・・　プログラム可能なアレイ論理
　　ＰＣＭ　・・・　パルスコード変調
　　ＰＲＯＭ・・・　プログラム可能な読出専用メモリ
　　ＰＳＫ　・・・　位相シフト・キーイング変調
　　Ｑ　　　・・・　直角位相
　　ＲＡＭ　・・・　ランダムアクセスメモリ
　　ＲＥＬＰ・・・　残差励起線形分析予測
　　ＲＦ　　・・・　無線周波数
　　Ｒ／Ｗ　・・・　読取／書込
　　Ｓ／Ｈ　・・・　サンプル／ホールド
　　ＳＬＩＣ・・・　加入者ループインタフェース回路
　　ＳＴＲＯＢＥ・　サンプリング信号
　　ＵＡＲＴ・・・　汎用非同期受信器送信器
　　ＶＣＸＯ・・・　電圧制御水晶発振器
　　ＸＦ　　・・・　他のプロセッサへの信号供給に用いられる外部フラグ出力
　【発明の実施の形態】
　各図において、同一の記号、文字は同一構成部分を指す。図１には顧客備付け装置（ＣＰＥ）への接続用のコネクタ１０が示されている。線路対１２がコネクタ１０をＳＬＩＣに接続しており、リレー１８を介してリンガ回路１６に接続可能である。ＳＬＩＣ１４は、回転ダイヤル、送受器状態、線路テストなどからの電池電圧、過電圧保護、リンギング、信号検知のような種々の機能をもたらす標準チップである。ＳＬＩＣ１４は複数の音声を入力信号および出力信号に分離するハイブリッド回路も備えている。ＳＬＩＣ１４はベースバンドプロセッサ２２との間に入／出力線を有するコーデック（ＣＯＤＥＣ）２０に結合され、それによって、入力信号検出ではアナログ音声信号をディジタル信号すなわち６４Ｋｂｐｓ　ｕ−ｌａｗＰＣＭに変換し、出力信号検出ではディジタル信号をアナログ音声信号に変換する。ＳＬＩＣ１４がベースバンドプロセッサ２２に直接結合できるようにコーデックをバイパスするのが望ましいこともある。コネクタ２４とＵＡＲＴ２６、すなわちべースバンドプロセッサへの直接のディジタル接続を形成するＵＡＲＴ２６とを経由するべースバンドプロセッサへの別のアクセスがあり、それによるとＳＬＩＣおよびコーデックをバイパスすることになる。この直接アクセス接続は二つの目的を果たす。一つは、所望の場合はディジタル信号だけを通過させ、それによってアナログ接続は全てバイパスすること、もう一つは、保守および試験を容易にするためにプロセッサおよびメモリへの直接アクセスを可能にすることである。
　【００１１】
　ベースバンドプロセッサ２２は種々の機能を有しているが、その一つは、たとえば残差励起線形分析予測（ＲＥＬＰ）などによってもたらされるコード変換（ｔｒａｎｓｃｏｄｉｎｇ）機能によって６４Ｋｂｐｓ　ＰＣＭ信号を１４．５７・・Ｋｂｐｓに変換する機能である。ベースバンドプロセッサ２２はまたエコー消去を行い、さらに、たとえば、加入者装置内蔵の周波数シンセサイザに所望の動作周波数を知らせることによって制御マイクロプロセッサとしても動作する。ベースバンドプロセッサ２２は直列ＥＥＰＲＯＭ３０およびブートストラップメモリチップ２８に結合される。ＥＥＰＲＯＭ３０は、電気的に消去可能な不揮発性メモリで、選択した記憶ビットをそれら以外の記憶ビットを消去することなく電気的に消去できる。このＥＥＰＲＯＭ３０は加入者識別番号およびネットワーク識別番号（加入者識別番号が用いられる基地局）の両方を記憶するのに用いられる。さらに、ベースバンドプロセッサ２２は受信信号を記憶するフルスピードＲＡＭ３２に結合される。ＲＡＭ３２はまたキャッシュ（ｃａｃｈｅ）手段を有し、さらにＲＥＬＰ変換、エコー消去その他の制御機能用のランダムアクセスメモリとしても用いられる。ベースバンドプロセッサ２２はまた、ＲＥＬＰ、エコー消去機能や制御機能のような他の機能を記憶するハーフスピードＥＰＲＯＭ３４およびフルスピードＰＲＯＭ３６にも結合される。また、ベースバンドプロセッサ２２は直接メモリアクセス（ＤＭＡ）３８を介してモデムプロセッサ４０にも結合してある。
　【００１２】
　ＤＭＡ３８はベースバンドプロセッサおよびモデムプロセッサの両方がＲＡＭ３２に同時にアクセスすることを防ぐ。
　【００１３】
　ＤＭＡインタフェースはベースバンドプロセッサとモデムプロセッサとの間で音声および制御データを転送するのに用いられる。モデムプロセッサ４０はマスタとして作用し、ホールド線路（図示せず）を介してベースバンドプロセッサ２２を制御する。モデムプロセッサ４０はベースバンドプロセッサ２２にアクセスし、その処理を停止させ、制御線、アドレスバスおよびデータバスを三状態出力の高インピーダンス状態にする機能を有する。これによって、モデムプロセッサ４０はＤＭＡインタフェースを介してベースバンドプロセッサのＤＭＡメモリにアクセスし、それに対する読出／書込を行うことが可能になる。
　【００１４】
　この動作はモデムプロセッサ４０がそのＸＦビット（これはベースバンドプロセッサのホールド入力にゲートされる）を主張することによって達成される。べースバンドプロセッサはこの指令を受けるとその時点での命令の実行を終了し、その処理を停止し、その制御データおよびアドレスバスを三状態出力の高インピーダンス状態にし、モデムプロセッサにホールド確認信号を返送する。モデムプロセッサ４０は、ホールド指令を発生した直後に、ベースバンドプロセッサによるホールド確認信号の送出を待ち受けながら他のタスク（ｔａｓｋｓ）を続ける、ホールド確認信号を受信すると、モデムプロセッサはべースバンドプロセッサの制御線、データバスおよびアドレスバスの制御を行い、ＤＭＡ　ＲＡＭ３２に対する読出しまたは書込みを行う。モデムプロセッサはＤＭＡ　ＲＡＭへのアクセスを終了すると、べースバンドプロセッサへのホールド入力を除去し、それによってベースバンドプロセッサは中断していた処理を再開する。ベースバンドプロセッサはまたそれ自身のＸＦビットを高く設定することによってモデムプロセッサをロックアウト（ｌｏｃｋ　ｏｕｔ）する機能を有する。このビットはモデムプロセッサからのホールドとともにゲートされ、ベースバンドプロセッサがホールド状態に入る前の任意の時点でホールド線路を無効にすることができる。モデムプロセッサはアドレスバスの１０ビットとデータバスの１６ビット全部を用いる。それはまた、３本の制御線、すなわちＳＴＲＯＢＥ，Ｒ／ＷおよびＤＳを用いる。
　【００１５】
　上述の諸信号にしたがってＲＡＭ３２からの信号を両方向に機能中のベースバンドプロセッサ２２またはモデムプロセッサ４０がとり込む。これら二つのプロセッサは、キャッシュとして用いられるように配置されているＲＡＭ３２の一部を介して信号授受する。モデムプロセッサ４０はまたこのプロセッサ用のプログラムを含むフルスピードＰＲＯＭ４４にも結合される。
　【００１６】
　モデムプロセッサ４０は、変調モードでは、ＦＩＦＯ４６経由で３２０ＫＨｚのサンプリング速度で信号を補間器４８に送る。補間器４８はこのサンプリング速度を実効的に５倍に増加させ１６００キロサンプル／秒（１．６メガサンプル／秒）に変換する。この補間器４８は、積分器として作用する水晶フィルタ（後述）と協動して実効的に５タップＦＩＲフィルタと同等に機能する。このＦＩＲフィルタの実動化のためのディジタルハードウェアおよびアナログハードウェアのこのような用い方は全てをディジタルハードウェアで構成した従来のＦＩＲの実動化とは異なる。上記補間器出力はＰＡＬ５０に送られる。
　【００１７】
　ＰＡＬ５０は、１６００キロサンプル／秒の信号とともに、タイミング発生器５１から４００ＫＨｚ矩形波を受ける一種のミキサとして構成されている。この１６００キロサンプル／秒信号は搬送波抑圧で所望の２０ＫＨｚ帯域幅を有する１６キロシンボル／秒ＰＳＫ信号を表す。実際上は、ＰＡＬは周波数変換器とみなすことができる。ＰＡＬ回路は、４００ＫＨｚ矩形波による制御の下に２の補数を生ずる機能を発揮するように構成されている場合は、実効的に時間多重化した直角位相混合を行い、また２０ＫＨｚ幅のベースバンド信号を４００ＫＨｚに変換する。
　【００１８】
　ＰＡＬ５０の出力は時間多重化し周波数変換した複素信号であって、この信号はディジタル信号からアナログ信号への変換のためのＤ／Ａ変換器５２に送られる。Ｄ／Ａ変換器５２の出力はブランキング発生モジュール５８からデグリッチング（ｄｅｇｌｉｔｃｈｉｎｇ）／ブランキング　（ｂｌａｎｋｉｎｇ）パルス５６の供給を受けるミキサ５４に送られる。グリッチエネルギー（ｇｌｉｔｃｈ　ｅｎｅｒｇｙ）はデータをサンプリングする通信システムにおいて雑音の主な原因になる。グリッチエネルギーは入力の一つのワードから次のワードへの過渡期間に発生する。Ｄ／Ａ変換器では、各到来ビットはその状態に応じて出力アナログレベルに変化を生じさせることがある。種々のビットから生じるそのような変化は通常は同時には起こらず、したがってグリッチ（ｇｌｉｔｃｈ）が生じる。この問題に対する従来の解決法はＤ／Ａの次段にサンプル・ホールド回路を用いたり、デグリッチングＤ／Ａを用いたりするものである。しかしこれら代替法は両方ともコストが高すぎる。「ブランキング」はミキサ５４の出力を、上記過渡期間（通常はディジタルスイッチング時間の前の３５ｎｓおよび同時間のあとの１３０ｎｓ）の間は中間基準レベルに戻し、Ｄ／Ａ出力で起こる大きなグリッチスパイク（ｇｌｉｔｃｈ　ｓｐｉｋｅｓ）をそれによって抑制する。ブランキングは問題となっている中央周波数から離れた高調波を発生させるけれども、比較的狭いＩＦフィルタリングを用いることによってこれらの高調波を実質的に除去できる。このブランキング法は出力中のサンプリング速度に起因する不要成分も減少させる。
　【００１９】
　ミキサ５４の出力６０はアップコンバータ６４内のミキサ６２に送られる。ミキサ６２は２０ＭＨｚ入力６５（これは２０ＭＨｚ線路６６と共通である）を有する。ミキサ６２の出力は入力６５からの２０ＭＨｚとミキサ５４からの４００ＫＨｚ信号の和で、２０．４ＭＨｚの出力となる。この出力は、ＩＦ信号となるこの和だけを増幅器７０に送る水晶フィルタ６８に送られる。
　【００２０】
　シンセサイザは７２で示してある。このシンセサイザ内には出力ＬＯ１を与えるシンセサイザモジュールを備える。このシンセサイザモジュールの内では、出力ＬＯ１の周波数よりも５ＭＨｚ低い周波数で出力ＬＯ１を追跡する第２の出力ＬＯ２を第２の回路が抽出する。シンセサイザ７２は基準として８０ＭＨｚ　ＶＣＸＯを用いる。出力ＬＯ１は、増幅器７０からＩＦ出力も受けるミキサ７６に線路７４を通して送られる。ＩＦ信号は２０．４ＭＨｚの周波数値を有するから、たとえばミキサ７６の出力で４５５．５ＭＨｚの周波数を必要とする場合は、周波数４３５．１ＭＨｚを発生するようにシンセサイザを動作させ、これを上記２０．４ＭＨｚに加えて所望の周波数４５５．５ＭＨｚを生ずるようにする。ミキサ７６の出力は可変利得増幅器８０によって増幅される。べースバンドプロセッサ２２は、基地局からの特定の信号のデコード動作（ｄｅｃｏｄｉｎｇ）に基づき、線路８１およびＤ／Ａ変換器８２経由で可変利得増幅器８０に利得制御信号を送る。可変利得増幅器８０は限定された帯域幅を有するから、ミキサ７６によって発生した不要の差周波数は通過させない。増幅器８０の出力は線路８３を通って電力増幅器８４に送られ、この電力増幅器８４はＲＦ信号がリレー８６を介してアンテナ８８に至る前に最後の増幅を行う。
　【００２１】
　この加入者装置はフレームを４５ミリ秒毎に繰り返すシステムを用いている。このシステムでは、加入者装置は各フレーム（ｆｒａｍｅ）の後半部の一部の期間に送信を行い、各フレームの前半部の一部の期間に受信を行う。これら前半部および後半部の上記「一部の期間」を（必ずしも等しくなくてもよい）同じ長さにする構成が考えられる。１フレームの期間全体にわたって等しい長さの四つの部分を加入者に利用できるようにするもう一つの構成（１６−ａｒｙ）も考えられる。これら四つの部分の各々をスロット（ｓｌｏｔ）と呼ぶ。各スロットは、そのスロット内の残りのデータの受信用のタイミングを確立するのにそのユニットが用いるユニークワードを初期データの一部として含む。それら四つのスロットのうちの最初のスロットの前には、最初のスロットとして基地局によって任意に指定されるスロットを判定するのに用いられるＡＭホール（ＡＭ　ｈｏｌｅ）が存在する。このＡＭホールおよび上述のユニークワードは基地局からの入力信号の一部である。ＡＭホールの長さはあるＲＦチャンネルが制御チャンネルであるか音声チャンネルであるかを判定するのに用いられる。
　【００２２】
　データ信号は１１６で表された信号の平均の大きさから取り出される。その平均の大きさに比例した閾値を未平均化の大きさと比較する。上記未平均化の大きさが所定の期間にわたって上記閾値よりも小さい場合は、ＡＭホールが検出されたと仮定する。モデムプロセッサ４０はＡＭホールが判定されてＲＡＭ３２に生じる時刻をＲＡＭ３２に記憶させる。ベースバンドプロセッサ２２は、（ａ）変調モード（４−ａｒｙまたは１６−ａｒｙ）、（ｂ）ＡＭホールが生じてＲＡＭ３２に記憶された時刻、および（ｃ）別途判定したユニークワード受信時刻（これらはベースバンドプロセッサによって別々に決定される）を基礎として、加入者装置が送信モードか受信モードかになるべき時刻を示す起動信号を発生する。この起動信号は回線９０を経由してフレーム同期モジュール９１に供給される。
　【００２３】
　フレーム同期モジュール９１は起動信号を二つのパルス列に変換する。一方のパルス列は線路９２を経由して電力増幅器８４に供給されそれを使用可能にし、リレー８６を作動させて増幅器８４の出力をアンテナ８８に接続する。線路９２にパルス列が印加されている間は、加入者装置は送信モードになる。リレー８６はそのように作動しないときは、アンテナ８８を前置増幅器９４の入力に接続するように構成されている。
　【００２４】
　フレーム同期モジュール９１からの他方のパルス列は線路９３を経由して前置増幅器９４に供給されそれを使用可能にする。加入者装置はこのパルス列の印加の間は受信モードになる。前置増幅器９４は受信信号をミキサ９６に通過させる。このミキサ９６はまたシンセサイザ７２からの出力ＬＯ２も線路９８を介して受信する。ミキサ９６の出力は水晶フィルタ１００に送られ、その出力はＩＦ増幅器１０２に送られる。
　【００２５】
　モデムプロセッサ４０は線路８９を経由して、上記データ信号（線路１１６における信号の平均の大きさから取り出される）をＤ／Ａ変換器１０４に送り、そのＤ／Ａ変換器１０４は線路１０６経由で増幅器１０２に送られるアナログＡＧＣ電圧信号を発生し、ＩＦ信号が常に同じ振幅になるように補償するためにはどの程度の利得が要求されるかをこの増幅器１０２に示す。増幅器１０２は水晶フィルタ１００からの出力も供給する。増幅器１０２の出力はミキサ１０８に送られる。ミキサ１０８には線路１０９から２０ＫＨｚの入力も供給され、４００ＭＨｚの信号を発生する。この４００ＭＨｚの信号はサンプル・ホールド回路１１０、Ａ／Ｄ変換器１１２およびＦＩＦＯ１１４からなるＡ／Ｄ変換モジュールに送られる。
　【００２６】
　Ａ／Ｄ変換モジュールの出力は６４キロサンプル／秒で、この出力は線路１１６を介してモデムプロセッサ４０に送られる。モデムプロセッサ４０はこの信号を復調し、復調出力データをＲＡＭ３２のキャッシュ部（これは、ＲＥＬＰ変換用のベースバンドプロセッサ２２によってアクセスされる）に送られる。生成出力は連続パルス列べースで６４ｋｂｐｓ　ＰＣＭを有する。この出力はコーデックに送られる。コーデックはこれをアナログ信号に変換する。このアナログ信号はＳＬＩＣに送られ、ＳＬＩＣはこれを電話機に送る。別の場合には、キャッシュからの１６ｋｂｐｓはＵＡＲＴ２６に送られるディジタル信号にデコードできる。
　【００２７】
　トレーニングモードで用いられるときは、二つのリレー１２０、１２２間にループバック（ｌｏｏｐｂａｃｋ）１１８が備えられる。このループバック（これはＲＦ側でなくＩＦ側にある）は必要とされる素子の数を減少させる。トレーニングモードは、ＩＦ増幅器７０に設定された送信機素子の残余部分を通して既知の信号をモデムプロセッサによって送出するモードである。リレー１２０、１２２が動作状態にあるので、増幅器７０の出力は水晶フィルタ１００の入力に接続される。
　【００２８】
　また、ベースバンドプロセッサ２２の出力は線路９０を通ってフレーム同期モジュール９１と融合し、線路９３上のパルスでトレーニングモード期間中に増幅器９４を完全にディスエーブルさせる。さらに、トレーニングモード期間中には、フレーム同期モジュール９１は増幅器８４を完全にディスエーブルする別のパルスを線路９２上に発生する。変調器によって発生された既知の信号は復調器に戻された実際の信号と比較される。その際、補助プログラムが、温度変化、素子定数の変化など種々の因子による変化を補償するために設定される。補正定数はＲＡＭ３２に記憶される。モデムはこれらの記憶された定数を受信信号に適用する。トレーニングモードは加入者装置の起動と次の起動との間の間隔に生じる。
　【００２９】
　シンセサイザモジュール７２は受信信号から取り出される８０ＭＨｚ信号の発振器（ＶＣＸＯ）を有している。この発振器の発生する８０ＭＨｚ信号は線路１２４を介して４分周回路１２６に送られる。この分周回路の出力はミキサ６２および１０８に送られる。この出力はまた二つのプロセッサにも送られクロックパルス（矩形波）を発生する。さらに、上記８０ＭＨｚ信号は線路１２４を介して５分周回路１３０、次に同期モジュール５１に送られる。モデムプロセッサは入力信号の中心周波数とクロック周波数との間の任意の周波数差を判定する。
　【００３０】
　この周波数差はモデムプロセッサ４０によって線路１３２経由でＤ／Ａ変換器１３４に与えられる。Ｄ／Ａ変換器１３４の出力は、線路１３６およびＡＤＪ入力１３８経由でＶＣＸＯ（後述）に供給され、生成周波数差を最小にするのに必要な方向にＶＣＸＯの出力周波数を変化させるようにする。同期外れ検出信号が回線１４０経由でベースバンドプロセッサ２２に供給され、シンセサイザの同期外れを示す。
　【００３１】
　図２に示されるように、モデムプロセッサ４０は線路１５２経由でデータを受けるＤＰＳＫ変換器１５０を有する。データは次に１６ＫＨｚシンボル／秒の速度でＦＩＲフィルタ１５４に送られる。ＦＩＲフィルタ１５４の出力１５６には１０個の複素サンプル／シンボル時間多重化ＩＱ対を含む非同期データが得られる。この出力は非同期から同期への変換を行う上記ＦＩＦＯ４６に送られる。１６０，０００対データ語／秒の形のＦＩＦＯ４６の出力は上記補間器４８に送られ、その補間器４８はＩＱ対をデマルチプレクスし、１．６ＭＨｚでＩＱサンプルを再多重化する。
　【００３２】
　１６−ａｒｙ変調構成では、２進入力パルス列は４ビットシンボルに分割される。１６−ａｒｙ　ＰＳＫでは、４ビットシンボルは所定のシンボル周期の期間内のキャリア位相を決定する。２進入力をＰＳＫ波形に変換するタスクは変調器によってなされる。
　【００３３】
　図３はサンプル系列（Ｓ）１６０がモデムプロセッサ４０のＤＰＳＫ変換器１５０で同相（Ｉ）サンプルおよび直角位相（Ｑ）サンプルの系列に変換される態様を示す。シンボルは１６２に示されるように最初に逆グレイコード化（ｉｎｖｅｒｓｅ　Ｇｒａｙ　ｅｎｃｏｄｅｄ）される。これは、復調器内で最も起こりそうなシンボル判定のため生じるビット誤りの数を最小にするためになされる。
　【００３４】
　逆グレイコード符号化装置１６２の出力は位相量子化装置１６４、すなわち現在のシンボルによって導入された絶対位相値θを判定する位相量子化装置１６４に送られる。この位相値は差動エンコーダ１６６に送られ、そこで絶対位相値θｉ′を計算する。θｉ′は現在の差動位相θと直前の位相θｉ−１′とのモジュロ１６和を表す。
　【００３５】
　　θｉ′＝（θｉ＋θｉ−１′）ＭＯＤ　１６
　モジュロ１６加算は角度を加算するときになされるモジュロ３６０加算に対応する。
　【００３６】
　差動位相θｉ′はｃｏｓおよびｓｉｎ参照テーブルに送られ、現在のシンボルのＩ成分およびＱ成分を計算する。
　【００３７】
　ＩサンプルおよびＱサンプルは６タップ有限インパルス応答（ＦＩＲ）フィルタ１５４（図４に詳細を示す）に送られる。ＦＩＲフィルタ１５４の機能はＩサンプルおよびＱサンプルからオーバーサンプリングによるＰＳＫ波形を生成することである。Ｑサンプルは“ｈｉ．ｊ”（ｊ＝１〜１０）と表示された１０個の６タップＦＩＲフィルタから成るバンクに送られる。同様に、Ｉサンプルも　“ｈＱ．ｊ”と表示された１０個のフィルタから成るバンクに送られる。これら２０個のフィルタの出力は図示のように、フィルタの入力でのＩ，Ｑサンプル対のサンプリング速度の１０倍のサンプリング速度で信号伝送する単一の並列バス上に時分割多重化される。
　【００３８】
　図５により詳細に示した補間器４８は入力１８０とＰＡＬ５０に線路１８７経由で接続したリレー１８２とを備えている。リレー１８２は入力１８０と線路１８４との間で可動である。モデムプロセッサまたは所望の補助メモリから供給可能な任意の入力１８７も線路１８３からの入力の乗算用の乗算器１８５も線路１８３に随意に挿入できる。リレー１８２は線路１８３によってＰＡＬ５０に接続され、線路１８４はＱメモリ１９０からの入力１８８を有するＩメモリ１８６から続く。１．６ＭＨｚ入力が参照数字１９２、１９４でそれぞれ示されたＩ／ＱメモリおよびＱ／Ｉメモリ両方に与えられる。補間器４８は多重化したＩサンプル、Ｑサンプルを１６０ＫＨｚの速度でデマルチプレクスし、次に再サンプリングを行い、８００ＫＨｚの速度で再多重化する。
　【００３９】
　上述した機能のシンセサイザ７２を図６に示す。この図において、ＡＤＪ入力１３８からの信号を受信する８０ＭＨｚ　ＶＣＸＯモジュール２００が示されている。この入力によってＶＣＸＯモジュール２００の正確な周波数を制御する。ＶＣＸＯモジュール２００の出力は線路２０２を経由してシンセサイザ２０４に接続される。このシンセサイザ２０４は、線路２０２上の信号と正しく同期して４３８．６２５と４３９．６５ＭＨｚの間の周波数を合成できる。特定の周波数を線路１２８（図１にも図示）上の入力信号によって選択する。
　【００４０】
　シンセサイザ２０４の出力は線路２０６を介してフィルタ２０８に送られ、ＬＯ１となる。シンセサイザ２０４の出力はまた線路２１０を介して同期変換器２１２に送られる。ＶＣＸＯ２００の出力は線路２１４を介して１６分周モジュール２１６に送られ、そのモジュールの５ＭＨｚ出力は線路２１８を介して同期変換器モジュール２１２に送られる。線路２１４上の出力は基準出力２２１にも接続される。
　【００４１】
　モジュール２１２は線路２１０上の周波数から線路２１８からの５ＭＨｚ入力を減算し差周波数を発生する。この差周波数はフィルタ２２０を通過してＬＯ２となる。こうして、ＬＯ２として現れる周波数は４３３．６２５〜４３４．６５ＭＨｚの間で変化し、それによってＬＯ２の周波数はＬＯ１の周波数よりも常に５ＭＨｚ低い値になる。
　【００４２】
　さらに、線路２２２経由のシンセサイザ２０４の出力と線路２２４経由の同期変換器２１２の出力とが同期検出器２２６で合成されるが、この合成は、線路２０６の周波数と線路２０２の周波数とが非同期の場合または同期変換器２１２の周波数出力が線路２０６の周波数および１６分周モジュール２１６の出力周波数の組合せと非同期の場合に同期外れ（ロック外れ）信号を線路１４０（図１にも図示）に送出するように行う。
　【００４３】
　１６分周モジュール２１６を伴う一つのシンセサイザ２０４と同期変換器２１２とのこの組合せで従来の二つの別々のシンセサイザによる回路と同じ機能が得られるが、より少ない部品ですみ、より安定度が高く、許容範囲などもより大きい。
　【００４４】
　図７は操作者インタフェースをテストするのに好適な回路を示す。この回路に関連して、モデムプロセッサ２２（図１に図示）は１ＫＨｚ　ｓｉｎ波をディジタル的に発生する。このｓｉｎ波をコーデック２０（図１に図示）に送り、コーデック２０でこれをアナログｓｉｎ波に変換する。このアナログｓｉｎ波をＳＬＩＣ１４のハイブリッド機能により線路対１２に送る。リレーＫ（図１に図示せず）をコネクタ１０にすぐ隣接して挿入し、コネクタ１０を回路から分離できるようにする。開放リレーＫにおける無終端線路対１２からの反射信号はＳＬＩＣのハイブリッド機能によって帰還され、コーデック２０によってディジタル信号に変換される。このディジタル信号はベースバンドプロセッサ２２に送られる。ベースバンドプロセッサ２２は反射信号ともとの信号とを比較し、望ましくないインピーダンスや接続、例えば接地が線路対１２に存在するかどうかを判別する。
　【００４５】
　図８はモデムプロセッサ４０の復調部を示し、この図において、高精度のサンプル・ホールド回路１１０はミキサ１０８（図１に図示）から４００ＫＨｚ出力の供給を受けている。サンプル・ホールド回路１１０のサンプリング窓の不確定性は２５ナノ秒以下であり、その出力はＡ／Ｄ変換器１１２に送られる。Ａ／Ｄ変換器１１２の出力は線路１１６を介してモデムプロセッサ４０に送られる（全部図１に図示）。線路１１６の入力は、シンボルあたり二つの複素サンプル対の形の時間多重化されたＩサンプルおよびＱサンプル（何らかの混乗算積ひずみを含み得る）を含む。上記時間多重化したＩサンプルＱサンプルはデマルチプレクサ２９８に供給されデマルチプレクスされる。デマルチプレクスされたＩサンプルＱサンプルは等化器モジュール３００に与えられる。等化器モジュールの目的は、（ａ）受信データストリームの誤りエネルギー、（ｂ）０．０５Ｔ（Ｔは１／１６０００秒）だけ遅延したデータストリームの修正誤りエネルギー、（ｃ）０．０５Ｔだけ進んだデータストリームの修正誤りエネルギー、（ｄ）上側隣接チャンネル（所望の受信周波数＋２５ＫＨｚ）からのデータストリームのエネルギー、および（ｅ）下側隣接チャンネル（所望の受信周波数−２５ＫＨｚ）のデータストリームからのエネルギーを最小にすることである。
　【００４６】
　等化器は上記五つのエネルギーを最小にすることによって決定されるフィルタ重みを有する複素２８タップＦＩＲフィルタである。この目的のために五つのトレーニング信号を変調器によって発生する。それらトレーニング信号は、（ａ）受信機クロックと送信機クロックとが同期した所望の周波数の信号、（ｂ）受信機クロックを送信機クロックに対して０．０５Ｔだけ進めた以外は（ａ）と同じ信号、（ｃ）０．０５Ｔだけ遅延を受けている以外は（ｂ）と同じ信号、（ｄ）搬送周波数を２５ＫＨｚだけ高くした以外は（ａ）と同じ信号、および（ｅ）搬送周波数を２５ＫＨｚだけ低くした以外は（ｄ）と同じ信号、である。（ｄ）および（ｅ）の場合、２５ＫＨｚだけずれたトレーニング信号を生成するために、モデムプロセッサは送信ＦＩＲフィルタ係数を２５ＫＨｚだけシフトさせる。
　【００４７】
　五つのトレーニング信号の各々を印加している期間に実際の入力をひと組の所望出力と比較することによって、ひと組の重みづけ係数が得られる。これらの係数を等化器によって実動化すると、上記目的が達成される。これらの重みづけ係数はＲＡＭ３２に記憶される。
　【００４８】
　等化されたＩサンプル，Ｑサンプルはモジュール３０２に送られ、そのモジュール３０２は等化されたＩサンプル，Ｑサンプルの比のアークタンジェントを出力として発生する。この出力３０４は受信信号の位相を表わす。
　【００４９】
　等化したＩサンプルおよびＱサンプルは粗周波数モジュール３０６（詳細は図９に図示）にも供給される。Ｉサンプル，Ｑサンプルは加算されて下側波帯３０８（図９に図示）を発生する。同時に、Ｉサンプル，Ｑサンプル間の差をとって上側波帯３１０を発生する。次に上側波帯および下側波帯の両方についてクロック３１２および３１４で大きさの計算がそれぞれ実行される。これら大きさの間の差をとる計算がブロック３１６でなされる。この差３１８が周波数誤差を表す。
　【００５０】
　図８に示されるように、アークタンジェントモジュール３０２の出力３０４はＡＦＣおよびシンボル同期トラッキングモジュール３２０（詳細は図１０）に送られる。図１０に３２２で示した位相補正値は検出位相３０４から減算され、線路３２４に補正位相を生じる。この補正位相３２４はシンボル検出器３２６に送られ、このシンボル検出器が位相値の形でシンボルを検出し、その位相値を最も近い２２．５°増分に量子化する。量子化位相３２８はブロック３３０で補正位相３２４から減算される。これによって位相誤り信号３３２が生じる。この誤り信号３３２は３３４で総括的に示した二次ループフィルタに送られ、このフィルタで出力３３８への周波数補正信号ともう一つの出力３３６への位相補正値とを計算する。この周波数補正信号は図１の線路１３２を介してＶＣＸＯに与えられる。
　【００５１】
　誤り信号３３２は線路３４０を介してシンボル同期トラッキングモジュール３４２に送られる。このモジュールにはシンボル検出モジュール３２６からの出力も線路３４４経由で供給する。シンボル同期トラッキングモジュール３４２は、いくつかの所定数のシンボル期間にわたって位相をトラッキングし、最初のシンボルの初期位相および最後のシンボルの位相を見て、次に勾配を判定する。位相対時間関数から、零交叉がどの時点で実際に起こったかを判定し、その時点と零交叉生起想定時点とを比較して、その差を補正するタイミング調整を計算する。シンボルクロックは次のスロットの初めに調整する。シンボル同期トラッキングモジュール３４２はタイミングモジュール５１（図１に図示）出力３４６を生ずる。
　【００５２】
　ＡＦＣおよびシンボル同期モジュール３２０からの周波数補正信号３３８は重みづけモジュール３４８（図８に図示）に与えられ、重みづけを受ける。モジュール３４８の出力３５０は加算モジュール３５２に供給され、モジュール３０６の出力３１８と加算されてＤ／Ａ変換器１３４への出力３５４を発生する。そのＤ／Ａ変換器からの出力は、１３８でシンセサイザに供給されるものとして図１に示される。
　【００５３】
　上述した本発明は種々の個別の構成要素を含んでいるが、十分に大きな容量のモデムプロセッサ内に、たとえば、フルスピードＰＲＯＭ４４、ＦＩＦＯ４６、補間器４８およびＰＡＬ５０などの構成要素の大多数のものの機能を含ませることができる。このことは、フレーム同期モジュール９１、ブランキング発生モジュール５８、タイミングモジュール５１、４分周回路、５分周回路、およびシンセサイザ７２の一部または全部などの構成要素についてもあてはまる。また、べースバンドプロセッサとモデムプロセッサを、コーデックおよびＵＡＲＴ内蔵の簡単なユニットに結合することもできる。
【図面の簡単な説明】
　【図１】本発明を実施した加入者装置の概略図。
　【図２】図１に示したモデムプロセッサの変調器部分のブロック図。
　【図３】図２に示したＤＰＳＫ変換ユニットのブロック図。
　【図４】図２に示したＦＩＲフィルタの構造および機能を示す図。
　【図５】図１に示した補間器のブロック図。
　【図６】図１に示したシンセサイザのブロック図。
　【図７】図１に示した加入者装置の変形の例を示す図。
　【図８】図１に示したモデムプロセッサの復調器部分のブロック図。
　【図９】図８に示した粗周波数制御モジュールのブロック図。
　【図１０】図８に示したＡＦＣおよびシンボル同期モジュールのブロック図。
　【符号の説明】
　１０，２４　　コネクタ
　１４　　　　　ＳＬＩＣ
　１６　　　　　信号器回路
　２０　　　　　コーデック
　２２　　　　　ベースバンドプロセッサ
　２６　　　　　ＵＡＲＴ
　３０　　　　　ＥＥＰＲＯＭ
　３２　　　　　フルスピードＲＡＭ
　３４　　　　　ハーフスピードＥＰＲＯＭ
　３６，４４　　フルスピードＰＲＯＭ
　３８　　　　　ＤＭＡ
　４０　　　　　モデムプロセッサ
　４６，１１４　ＦＩＦＯ
　４８　　　　　補間器
　５０　　　　　ＰＡＬ
　５１　　　　　同期モジュール
　５２，８２，１０４，１３４　　Ｄ／Ａ変換器
　５４，６０，６２，７６，９６　　ミキサ
　５８　　　　　ブランキング発生モジュール
　６４　　　　　アップコンバータ
　６８，１００　水晶フィルタ
　７０　　　　　増幅器
　７２　　　　　周波数シンセサイザ
　８０　　　　　可変ゲート増幅器
　８４　　　　　電力増幅器
　８８　　　　　アンテナ
　９１　　　　　フレーム同期モジュール
　９４　　　　　前置増幅器
　１１０　　　　サンプル・ホールド回路
　１１２　　　　Ａ／Ｄ変換器
　１２６　　　　４分周回路
　１３０　　　　５分周回路