【事件の表示】
　特許第３１０７３１２号「アクティブマトリクス表示装置」の請求項１、２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１０７３１２号の請求項１に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３１０７３１２号の請求項１、２に係る発明についての出願は、平成２年１１月２８日に特許出願され、平成１２年９月８日にその発明についての特許権の設定登録がされ、その後、その特許について、異議申立人斉藤忠により特許異議の申立てがなされ、取消の理由が通知され、その指定期間内である平成１３年１０月４日に訂正請求がなされたものである。
　
２．訂正の適否についての判断
(1) 訂正の内容
　特許権者が求めている訂正の内容は、以下ａ，ｂのとおりである。
　
ア．訂正事項ａ
　特許請求の範囲の請求項１を削除する。
　
イ．訂正事項ｂ
　特許請求の範囲の請求項２を請求項１とした上で、さらに、その記載中の「ＣＭＯＳＦＥＴのうち」を「ＣＭＯＳＦＥＴによるインバータのうち」とし、その記載を次のとおりとする。
「表示部ＴＦＴと同一基板上に一体形成したＣＭＯＳ周辺回路を備えたアクティブマトリクス表示装置において、前記ＣＭＯＳ周辺回路を形成するＣＭＯＳＦＥＴによるインバータのうち、ＮチャンネルのＴＦＴは、ゲート電極が２個直列に接続されかつゲート電極を共通とした構造を有し、シングルゲートのＴＦＴよりもソースドレイン間の耐圧が向上した構成であることを特徴とするアクティブマトリクス表示装置。」（以下、「本件発明」という。）
　
(2) 訂正の目的の適否、新規事項の有無、及び、特許請求の範囲の拡張・変更の存否
　上記訂正事項ａは、特許請求の範囲の減縮を目的とした明細書の訂正に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
　また、上記訂正事項ｂは、上記訂正事項ａに付随的に生じる記載の不備を解消した上で、さらに、その記載中「ＣＭＯＳＦＥＴのうち」を「ＣＭＯＳＦＥＴによるインバータのうち」と限定したものであり、明瞭でない記載の釈明及び特許請求の範囲の減縮を目的とした訂正に該当する。そして、「ＣＭＯＳＦＥＴによるインバータ」は、特許明細書の「例えば、インバータは第４図に示すようにゲート電極４３がデュアルゲート構造のＮチャンネルＴＦＴ４１とシングルゲート構造のＰチャンネルＴＦＴ４２とから成る。」（特許公報２頁左欄４９行〜右欄２行）との記載及び第４図の記載から、導き出すことができるので、願書に最初に添付した明細書又は図面に記載された事項の範囲内であり、新規事項の追加に該当しないし、実質的に特許請求の範囲を拡張又は変更するものではない。
　
(3) むすび
　したがって、上記訂正は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、特許法第１２０条の４第３項で準用する平成６年法律第１１６号による改正前の第１２６条第１項ただし書及び第２項の規定に適合するので、当該訂正を認める。
　
３．特許異議の申立て
(1) 申立ての理由の概要
　申立人は、下記の甲第１及び２号証を提出し、特許第３１０７３１２号の請求項１、２に係る発明は、甲第１及び２号証に記載された発明に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定に違反してなされたものであるから、その特許は取り消されるべきものであり、また、同じく請求項１，２にかかる発明の特許は、その明細書が特許法第３６条第４項第２号（申立人は、「特許法第３６条第５項第２号」と述べているが、明らかに「特許法第３６条第４項第２号」の誤りであると認める。）に規定する要件を満たしていない特許出願に対してなされたものであるから、取り消されるべきものである旨主張している。
　甲第１号証：特開昭６３−７３２９５号公報（刊行物１）
　甲第２号証：特開平２−８４７７３号公報（刊行物２）
　
(2) 本件発明
　上記２．で示したように上記訂正が認められるから、本件発明は、平成１３年１０月４日付けの訂正請求書により訂正された特許請求の範囲の請求項１に記載されたとおりのものである。（上記訂正事項ｂ参照。）
　
(3) 引用刊行物に記載された発明
　当審が平成１３年７月２５日付けの取消理由で通知した特開昭６３−７３２９５号公報（刊行物１）には、
「第１図及び第２図に本発明の画像表示装置の駆動回路の異なる実施例を示す。」（３頁左上欄１０行〜１１行）、及び、
「第２図の実施例に於いて、第１図の実施例と異なる所はその出力回路(52')にある。即ち該回路(52')はｐチャンネルＴＦＴ(14)(24)(34)(44)とｎチャンネルＴＦＴ(15)(25)(35)(45)とを相補的に接続したものであり、スイッチングの時以外はｐチャンネルＴＦＴかｎチャンネルＴＦＴかの何れかのＴＦＴがＯＦＦとなっているので、電流消費が小さい。」（３頁左下欄４行〜１０行）と記載され、
第２図には、出力回路52'にＣＭＯＳＦＥＴが用いられている回路図が、第４図には、液晶パネル１と出力回路52を備えた画像表示装置が、それぞれ示されている。
同じく特開平２−８４７７３号公報（刊行物２）には、
「第１図（ｈ）に示されるように、フォトリソグラフィ法によりゲート電極１−１１を形成する。この時、結晶粒界１−８及び再結晶化シリコン島１−４と１−５の上部には前記ゲート電極材料が残らないようにゲート電極を形成する。その後、不純物イオンをイオン注入し不純物領域１−１３及び１−１４及び１−１５を形成する。１−１６で示される部分は全くの結晶領域でありこれはＭＯＳ型薄膜トランジスタのチャネル領域となる。そして１−１３はソース領域であり１−１４はドレイン領域である。１−１２は前記イオン注入時の不純物イオンビームを示している。前記不純物としては、Ｎｃｈトランジスタを作製する場合はＰ＋あるいはＡｓ＋を用い、Ｐｃｈトランジスタを作製する場合はＢ＋等を用いる。」（４頁右下欄３行〜１７行）、
「デュアルゲート型である場合には、薄膜トランジスタのＯＦＦ領域に特有のＯＦＦリーク電流のはねあがりを抑えることができる。チャネル領域は結晶粒界が存在しない全くの結晶領域であるので、単結晶シリコン薄膜を用いた場合と同様な特性が得られる。」（５頁左下欄最終行〜右下欄６行）、及び、
「非晶質絶縁基板上に優れた特性の薄膜トランジスタを作製することが可能となるので、ドライバー回路を同一基板上に集積したアクティブマトリクス基板に応用した場合にも十分な高速動作が実現される。」（６頁左上欄２行〜６行）と記載され、
第１図には、デュアルゲート型の薄膜トランジスタが示されている。
　
(4) 対比・判断
(4)−１．特許法第２９条第２項について
　本件発明と申立人が提出した刊行物１及び２記載の発明とを比較すると、刊行物１及び２のいずれにも「ＣＭＯＳ周辺回路を形成するＣＭＯＳＦＥＴによるインバータのうち、ＮチャンネルのＴＦＴは、ゲート電極が２個直列に接続されかつゲート電極を共通とした構造を有し、シングルゲートのＴＦＴよりもソースドレイン間の耐圧が向上した構成」とする点が、記載も示唆もされていない。
　また、刊行物１及び２には、ＣＭＯＳ周辺回路を構成するＣＭＯＳＦＥＴを備えたアクティブマトリクス表示装置及びＮｃｈトランジスタのゲートをデュアルゲートとする点がそれぞれ記載されているものの、これらの刊行物記載の発明を組み合わせたとしても、Ｐｃｈトランジスタと比較して耐圧が低いＮｃｈトランジスタをデュアルゲートとする構成は、当業者が容易に想定しえたものであるとは言えないし、他に上記点が当業者にとって容易に想定できる根拠も見当たらない。
　そして、本件発明は、上記点により、特許明細書記載の「耐圧が低いＮチャンネルＴＦＴをデュアルゲート構造にすることにより耐圧を大きくし、走査信号線へ十分な電圧振幅のパルスを出力することが可能となる。」（本件特許公報第２頁左欄第４０行〜第４３行）という顕著な効果を奏するものである。
　よって、本件発明は、申立人が提出した刊行物１及び２に記載された発明に基づいて当業者が容易に発明できたものではない。
　
(4)−２．特許法第３６条第４項第２号について
　申立人は、本件発明の「ＣＭＯＳ周辺回路を構成するＣＭＯＳＦＥＴのうち、ＮチャンネルのＴＦＴは、シングルゲートのＴＦＴよりもソースドレイン間の耐圧が向上した構成である」点は、特性によって物の発明を表現し、その具体的な構造については何ら特定されていない旨、及び、ＴＦＴの特性は各種条件によって影響を受けるものであるから、「シングルゲートのＴＦＴよりもソースドレイン間の耐圧が向上」する点は、発明の構成が特定できない旨主張している。
　しかしながら、平成１３年１０月４日の訂正により、「ＮチャンネルのＴＦＴは、ゲート電極が２個直列に接続されかつゲート電極を共通とした構造を有する」点が、本件発明の必須の構成要件に加わり、この点は「ＮチャンネルのＴＦＴは、シングルゲートのＴＦＴよりもソースドレイン間の耐圧が向上した構成」を具体的に特定するものであるから、この訂正により、申立人が主張する明細書に関する記載不備が解消したものと認められる。
　
(5) むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件発明の特許を取り消すことはできない。
　また、他に本件発明の特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１３年１０月３１日（２００１．１０．３１）
【訂正の要旨】
ア．訂正事項ａ
　特許請求の範囲の請求項１を削除する。
イ．訂正事項ｂ
　特許請求の範囲の請求項２を請求項１とした上で、さらに、その記載中の「ＣＭＯＳＦＥＴのうち」を「ＣＭＯＳＦＥＴによるインバータのうち」とし、その記載を次のとおりとする。
「表示部ＴＦＴと同一基板上に一体形成したＣＭＯＳ周辺回路を備えたアクティブマトリクス表示装置において、前記ＣＭＯＳ周辺回路を形成するＣＭＯＳＦＥＴによるインバータのうち、ＮチャンネルのＴＦＴは、ゲート電極が２個直列に接続されかつゲート電極を共通とした構造を有し、シングルゲートのＴＦＴよりもソースドレイン間の耐圧が向上した構成であることを特徴とするアクティブマトリクス表示装置。」（以下、「本件発明」という。）
（５４）【発明の名称】
アクティブマトリクス表示装置
（５７）【特許請求の範囲】
（１）表示部ＴＦＴと同一基板上に一体形成したＣＭＯＳ周辺回路を備えたアクティブマトリクス表示装置において、
　前記ＣＭＯＳ周辺回路を構成するＣＭＯＳＦＥＴ
によるインバータ
ゲート電極が２個直列に接続されかつゲート電極を共通とした構造を有し、
【発明の詳細な説明】
［産業上の利用分野］
　本発明はアクティブマトリクス表示装置に係わり、内蔵される走査信号駆動回路の回路構成に関するものである。
［従来の技術］
　アクティブマトリクス表示装置が小型高精細化される場合、絵素部のＴＦＴを形成すると同時に走査信号駆動回路やデータ信号駆動回路も同一基板上に製造されることが行われている。駆動回路を内蔵することの利点は、駆動用ＩＣを外付け実装するよりも低コスト化が図れること、及びパネルモジュールサイズをより小型化できること、等があげられる。これらの特徴を生かして１インチ程度の大きさの駆動回路を内蔵した液晶表示装置がビューファインダー用として既に商品化されている。一般に内蔵される駆動回路は，ＮＴＳＣ方式の場合走査側で１５．７５ｋＨｚ、データ側で数ＭＨｚで動作しなければならないので、回路を構成しているＴＦＴにはアモルファスシリコンより移動度が大きいポリシリコンが使用される。
　第１図は駆動回路内蔵アクティブマトリクス液晶表示装置を示している。走査信号線５と、データ信号線６の交点にＴＦＴ４がある。表示部３は、このＴＦＴがマトリクス状に配置されたＴＦＴ基板と対向電極基板とその２つの間に注入された液晶とから成る。走査信号線５は走査信号駆動回路１に、データ信号線６はデータ信号駆動回路２に接続されている。これら内蔵駆動回路は消費電力が小さくできることからＣＭＯＳ回路で構成されることが多い。第２図は、走査信号駆動回路の構成の一例を示しており、ＣＭＯＳスタティック型シフトレジスタ７とバッファ部８から成る。ＣＭＯＳ回路の基本構成要素であるインバータ９のレイアウトパターンを第３図に示す。これはゲート電極３３が１個であるシングルゲート構造のＮチャンネルＴＦＴ３１およびＰチャンネルＴＦＴ３２，ＧＮＤ線３４及び電源線３５から成っている。この例の液晶表示装置では、シフトレジスタを動作させる電源電圧と同じ電圧をもつパルスが順次、走査信号線５に出力されることにより走査信号線上の絵素ＴＦＴ４がＯＮ状態になり、データ信号線６から転送されてくるデータ電圧が絵素に書き込まれ、その電圧で液晶の透過率を制御することにより表示がおこなわれる。
［発明が解決しようとする課題］
　ポリシリコンＴＦＴを用いた表示装置で表示品位の高い画面を得るには、絵素ＴＦＴのゲート電極に１５Ｖ以上の十分なゲート電圧を印加する必要がある。ところが、一般にポリシリコンＴＦＴの場合、ＮチャンネルＴＦＴのソース・ドレイン間の耐圧は１６Ｖ前後と低い。したがって内蔵駆動回路のＮチャンネルＴＦＴは耐圧付近で動作させることになり安定した駆動に対して信頼性が問題となる。
［問題を解決するための手段］
　一般にポリシリコンＴＦＴの場合、ゲート電極が１個のシングルゲート構造よりもＴＦＴが２個直列に接続されかつゲート電極を共通とした構造（以後、デュアルゲート構造と称す）の方がドレイン接合部での電界が緩和されるので、ソース・ドレイン間の耐圧が大きい。そこで走査信号駆動回路を構成するＴＦＴの中でＮチャンネルＴＦＴをデュアルゲート構造にする。
［作用］
　上記手段によれば、耐圧が低いＮチャンネルＴＦＴをデュアルゲート構造にすることにより耐圧を大きくし、走査信号線へ十分な電圧振幅のパルスを出力することが可能になる。
［実施例］
　本発明の実施例について説明する。第２図のシフトレジスタ及びバッファを構成しているＮチャンネルＴＦＴをデュアルゲート構造にすることにより、走査信号駆動回路の耐圧を向上し走査信号線に十分な電圧をもつパルスを供給することができる。この場合、例えばインバータは第４図に示すようにゲート電極４３がデュアルゲート構造のＮチャンネルＴＦＴ４１とシングルゲート構造のＰチャンネルＴＦＴ４２とから成る。第５図は、走査信号駆動回路の論理部は低電圧で駆動し、昇圧回路で走査信号線へは十分な電圧パルスを供給する実施例である。これは第２図の駆動回路のバッファの代わりに昇圧回路５１を設ける。シフトレジスタは耐圧より十分低い例えば１０Ｖ程度の電源電圧で動作させ、昇圧回路により１５Ｖ以上の電圧パルスとして走査信号線に出力する。したがってシフトレジスタ部のＮチャンネルＴＦＴは第３図に示すような通常のシングルゲート構造でもよい。この昇圧回路５１の一走査信号線分の回路構成の一例が５２であり、５３は高電圧源に接続されており、５４がＰチャンネルＴＦＴで、５５がＮチャンネルＴＦＴである。ＮチャンネルＴＦＴ５５をデュアルゲート構造にしておくことにより、耐圧に対する問題は解決される。さらに対向駆動を行えば、絵素ＴＦＴのゲート電極に印加する電圧を下げることができる。その対向駆動について第６図で説明する。走査駆動回路から電圧ＶＧの出力パルス６１（３走査線分を図示している）が走査線に出力されている時、その走査線に接続されている絵素ＴＦＴがＯＮ状態になる。その間、データ信号駆動回路からデータ信号６２が出力される。対向駆動をしない場合は液晶には、対向電圧ＶＣＯＭとデータ信号電圧との差である±ＶＳが印加される。一方、対向駆動の場合、６３に示すように絵素ＴＦＴがＯＮ状態の時、対向電極に逆極性のパルス電圧ＶＣＯＭ±ＶＣを印加することにより、液晶には６４に示すように±（ＶＳ＋ＶＣ）の電圧が印加される。したがって対向駆動において、対向駆動をしない場合と同じ表示特性を保つ、すなわち液晶に印加される電圧を等しくするとしたらデータ信号駆動回路から出力するデータ信号の電圧をＶＣだけ低くできる。この時、データ信号の絵素への書き込み特性を損なう事なく走査信号の電圧ＶＧをＶＣだけ下げることができる。すなわち表示品位を良好に保ったまま走査信号駆動回路の動作電源電圧を下げることができる。また別の見方をすれば、対向駆動においては、対向駆動をしない時と同じ電圧の走査信号で書き込みを行えば表示品位を向上することもできる。
［発明の効果］
　以上説明したように本発明によれば、走査信号駆動回路から絵素ＴＦＴに十分な電圧を供給でき、表示品位の向上を可能とする。
【図面の簡単な説明】
　第１図は、駆動回路内蔵アクティブマトリクス液晶表示装置である。第２図は、走査信号駆動回路の論理回路図である。第３図は、シングルゲート構造のインバーターであり、第４図は、デュアルゲート構造のインバーターを示す。第５図は、昇圧回路を含む走査信号駆動回路である。第６図は、対向駆動のパルス印加例である。
１……走査信号駆動回路、２……データ信号駆動回路、３……表示部，４……絵素ＴＦＴ、５……走査信号線、６……データ信号線、７……シフトレジスタ、８……バッファ、９……イバータ、４１……デュアルゲート構造のＮチャンネルＴＦＴ、５１、５２……昇圧回路、６１……走査信号パルス、６３……対向駆動時の対向電圧、６４……対向駆動時の液晶に印加される電圧。