【事件の表示】
　特許第３１８１７７１号「液晶パネルの駆動方法」の請求項１、２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　本件特許異議の申立てを却下する。
【理　由】
１．手続の経緯
　本件特許第３１８１７７１号は、平成５年１０月２７日（優先権主張　平成４年１２月２４日、平成５年３月２４日）に出願され、平成１３年４月２０日に特許権の設定登録がなされたが、その請求項１及び２に係る特許について、旭硝子株式会社より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１４年４月２６日に訂正請求がなされたものである。
２．訂正の適否についての判断
（１）訂正の内容
　特許権者は、明細書中の特許請求の範囲の請求項１−５において、もとの請求項１、２を削除し、もとの請求項３、４、５をそれぞれ請求項１、２、３とする訂正を請求する。
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正は、特許請求の範囲の減縮に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものでもない。
（３）むすび
　以上のとおりであるから、上記訂正は、特許法第１２０条の４第２項の規定並びに同条第３項で準用する第１２６条第２項及び第３項の規定に適合するので、当該訂正を認める。
３．特許異議の申立てについての判断
　訂正の結果、請求項１及び２が削除されたので、特許異議の申立ての対象が存在しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１４年７月４日（２００２．７．４）
【訂正の要旨】
訂正の要旨
　明細書中の特許請求の範囲の請求項１−５において、もとの請求項１、２を削除し、もとの請求項３、４、５をそれぞれ請求項１、２、３と訂正する。
（５４）【発明の名称】
液晶パネルの駆動方法
（５７）【特許請求の範囲】
　【請求項１】　多数（Ｎ本）の走査電極と多数の信号電極との間に液晶を介在してなる液晶パネルの駆動方法において、
　複数（Ｌ本）の走査電極からなる走査電極群を一括して同時に選択し、前記走査電極群の各走査電極に走査信号を供給し、前記走査信号と同期して前記信号電極にデータ信号を供給し、前記走査電極群を順次走査してフレーム走査を行なうとともに、
　前記走査電極群が選択された時の各走査電極に与えられる走査信号は、複数の電圧レベルを持ち、
　前記複数電圧レベルの一つが割り当てられた各走査電極の各走査信号は、前記走査電極群において直交した組み合わせパタンを構成し、前記組み合わせパタンは複数のフレーム走査毎に繰り返され、
　前記信号電極には、走査信号Ｆｉ（ｔ）と表示データＩｉｊから次の数式によって計算されるデータ信号電圧Ｇｊ（ｔ）が印加され、
　【数１】
　ここで、Ｖ（Ｌ＋１）ｊは、Ｌ本毎に加えられる仮想ラインのデータであり次の数式によって計算され、
　【数２】
　Ｎ＋１本目に加えられるべき仮想ラインのデータをＬ本の走査電極の選択毎に仮想ラインのデータを等分割して加える事を特徴とする液晶パネルの駆動方法。
　【請求項２】　多数（Ｎ本）の走査電極と多数の信号電極との間に液晶を介在してなる液晶パネルの駆動方法において、
　複数（Ｌ本）の走査電極からなる走査電極群を一括して同時に選択し、前記走査電極群の各走査電極に走査信号を供給し、前記走査信号と同期して前記信号電極にデータ信号を供給し、前記走査電極群を順次走査してフレーム走査を行なうとともに、
　前記走査電極群が選択された時の各走査電極に与えられる走査信号は、複数の電圧レベルを持ち、
　前記複数電圧レベルの一つが割り当てられた各走査電極の各走査信号は、前記走査電極群において直交した組み合わせパタンを構成し、前記組み合わせパタンは複数のフレーム走査毎に繰り返され、
　前記信号電極には、走査信号Ｆｉ（ｔ）と表示データＩｉｊから次の数式によって計算されるデータ信号電圧Ｇｊ（ｔ）が印加され、
　【数３】
　ここで、Ｖｋｊは、Ｌ本毎に加えられる仮想ラインのデータであり次の数式によって計算され、
　【数４】
　Ｌ＋１本目に加えられるべき仮想ラインのデータをＬ本の走査電極の選択毎にＬ本分のデータから計算して加える事を特徴とする液晶パネルの駆動方法。
　【請求項３】　多数（Ｎ本）の走査電極と多数の信号電極との間に液晶を介在してなる液晶パネルの駆動方法において、
　複数（Ｌ本）の走査電極からなる走査電極群を一括して同時に選択し、前記走査電極群の各走査電極に走査信号を供給し、前記走査信号と同期して前記信号電極にデータ信号を供給し、前記走査電極群を順次走査してフレーム走査を行なうとともに、
　前記走査電極群が選択された時の各走査電極に与えられる走査信号は、複数の電圧レベルを持ち、
　前記複数電圧レベルの一つが割り当てられた各走査電極の各走査信号は、前記走査電極群において直交した組み合わせパタンを構成し、前記組み合わせパタンは複数のフレーム走査毎に繰り返され、
　前記信号電極には、走査信号Ｆｉ（ｔ）と表示データＩｉｊから次の数式によって計算されるデータ信号電圧Ｇｊ（ｔ）が印加され、
　【数５】
　ここで、Ｖｋｊは、Ｌ本毎に加えられる仮想ラインのデータであり次の数式によって計算され、
　【数６】
　Ｌ＋１本目に加えられるべき仮想ラインのデータをＬ本の走査電極の選択毎にＡ回前に選択されたＬ本分のデータから計算して加える事を特徴とする液晶パネルの駆動方法（ここで、Ａは一桁の整数）。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は液晶表示装置に関する。より詳しくは、ＳＴＮ液晶等を用いた単純マトリクスパネルの駆動方式に関する。さらに詳しくは、複数ライン同時選択方式に適した駆動方法に関する。
　【０００２】
　【従来の技術】
　液晶表示装置は小型、軽量、薄型、低消費電力を特徴としており、他の表示装置と比べて優位性がある為近年実用化が強力に進められている。液晶表示装置は大きくアクティブマトリクス型と単純マトリクス型に分けられる。前者は各画素毎に薄膜トランジスタ等の三端子素子あるいはＭＩＭ等の二端子素子を付けて液晶を駆動する方式であり、画素の分割数が増えてもスタティック駆動と変わらないコントラストが得られる。しかしながら、各画素毎に薄膜半導体素子を形成する為構造が複雑になり大面積化する程製造コストが高くなる。これに対して、後者は行状の走査電極と列状の信号電極間にＴＮ液晶やＳＴＮ液晶を保持したものであり、製造コストが比較的低いという利点がある。しかしながら、電圧平均化法により時分割駆動を行なう為、分割数が多くなるとＯＮ時とＯＦＦ時の実効値の差が小さくなりコントラストが低下してくる。
　【０００３】
　参考の為、単純マトリクス型液晶表示装置の駆動法として従来より採用されている電圧平均化法について簡潔に説明する。この方法は各走査電極を順次１本ずつ選択し、選択されるタイミングに合わせて全信号電極にＯＮ／ＯＦＦに相当するデータ信号を与えるものである。その結果、各画素に印加される電圧は、全走査電極（Ｎ本）を選択する１フレーム期間の中で１回（１／Ｎ分の時間）高い印加電圧となり、残りの時間（（Ｎ−１）／Ｎ分）は一定のバイアス電圧となる。使用される液晶材料の応答速度が遅い場合には、１フレーム期間における印加電圧波形の実効値に応じた輝度の変化が得られる。しかしながら、分割数を大きくとりフレーム周波数が下がると、１フレーム期間と液晶の応答時間との差が小さくなり、液晶は印加されるパルス毎に応答しフレーム応答現象と呼ばれる輝度のちらつきが現われコントラストが低下する。図１５はこのフレーム応答現象を示すグラフであり、走査電極が選択された時に透過率が上昇し、その後の非選択期間では透過率が減少してしまう。
　【０００４】
　電圧平均化法におけるフレーム応答現象の問題に対処する方策として、高電圧パルスの幅を狭めた「高周波数化」と、高電圧パルスとバイアス電圧の電位差を小さくする「バイアスレベル最適化」が提案されている。図１６は高周波数化を行なった場合の透過率変化を示したグラフである。図１５のグラフに比べ、パルス幅を縮小した分フレーム周波数が上がる。選択時の高電圧パルスが短い周期で印加される為に透過率が下がりきらないうちに次の高電圧パルスが供給され全体の透過率が上昇する。しかしながら、この高周波数化方式には限界があり、印加波形の歪の増大によって画像の均一性を著しく損なう。
　【０００５】
　一方、図１７はバイアスレベル最適化を行なった場合における透過率の変化を示したグラフである。非選択期間のバイアス電圧レベルを大きくする事により選択時と非選択時の実効値の差が小さくなり、図１５のグラフに比べ非選択時の透過率の低下が減少している。しかしながら、このバイアスレベル最適化方式にも限界があり、バイアスレベルの変更はＯＮ／ＯＦＦの電圧比を低下させコントラストの悪化を伴なう。
　【０００６】
　こうした電圧平均化法の問題点に対し、矛盾のない解決策として「複数ライン同時選択法（Ｍｕｌｔｉｐｌｅ　Ｌｉｎｅ　Ｓｅｌｅｃｔｉｏｎ）」が提案されている。例えば、ＳＩＤ１９９２においてオプトレックス社により報告がある（ＳＩＤ’９２　ＤＩＧＥＳＴ　ｐｐ２３２−２３５，１９９２）。又、これと類似する方式として米国イン・フォーカス・システムズ社が「全ライン同時選択法（Ａｃｔｉｖｅ　Ａｄｄｒｅｓｓｉｎｇ　Ｍｅｔｈｏｄ）」を発表している（ＳＩＤ’９２　ＤＩＧＥＳＴ　ｐｐ２２８−２３１，１９９２）。これらの同時選択法は高周波数化の原理に基くが、従来の１ライン毎の選択ではなく、複数ラインを同時に選択する事によって、見掛け上高周波数化と同等の効果を得るものである。１ライン毎の選択ではなく複数のラインを同時に選択するので、任意の表示を得る為には工夫が必要になる。即ち、元の画像信号を演算処理して信号電極に供給する必要がある。その基本的な演算方法は、Ｔ．Ｎ．Ｒｕｃｋｍｏｎｇａｔｈａｎが１９８８年に発表している（１９８８　ＩＤＲＣ，ｐｐ８０−８５，１９８８）。
　【０００７】
　さらに上述した複数ライン同時選択法と組み合わせ可能な「単純マトリクスのパルス電圧変調による階調方法（Ｐｕｌｓｅ−Ｈｅｉｇｈｔ　Ｍｏｄｕｌａｔｉｏｎ（ＰＨＭ）Ｇｒａｙ　Ｓｈａｄｉｎｇ　Ｍｅｔｈｏｄｓ　ｆｏｒ　Ｐａｓｓｉｖｅ　Ｍａｔｒｉｘ）」が提案されている。例えば、ＪＡＰＡＮ　ＤＩＳＰＬＡＹ　１９９２において米国イン・フォーカス・システムズ社により報告がある（ＪＡＰＡＮ　ＤＩＳＰＬＡＹ　１９９２−６９）。このパルス電圧変調階調方法では、現実の複数走査ラインに加えて仮想の走査ラインを設けている。仮想ラインに位置する画素に対して仮想の表示データが与えられる。この仮想データは、現実の画素に与えられる表示データ（ドットデータ）に基いて演算される。一方、各信号ラインに供給する信号波形は、上述した複数ライン同時選択法に従い現実の表示データ及び仮想表示データを演算処理して求められる。この様に仮想ラインを設ける事により、各画素に対して表示データに応じた正しい実効電圧が印加される。換言すると、仮想ラインは表示データに応じた正しい実効電圧を印加する為に調整用として設けられたものであり、実際の液晶パネル電極構成に含まれるものではない。
　【０００８】
　【発明が解決しようとする課題】
　ところで上述した複数ライン同時選択法を単純マトリクス型液晶パネルの駆動に適用する為、実用的且つ効率的な回路構成を具体化する事が課題となっている。そこで、本発明は複数ライン同時選択法に適した駆動回路構成を提供する事を第一目的とする。
　【０００９】
　複数ライン同時選択法は、行状の走査電極群と列状の信号電極群との間に液晶層を介在してなるマトリクスパネルをドットデータに基きコモンドライバ及びセグメントドライバを介して駆動する場合、直交信号の組を逐次コモンドライバに供給し走査電極群を所定のライン数毎に組順次で選択駆動するとともに、ドットデータの組と直交信号の組の積和演算により得られた積和信号をセグメントドライバに供給し組順次走査に同期して信号電極群を駆動するものである。コモンドライバは所定の電圧レベルを有する直交信号の組を走査信号として走査電極に印加する。セグメントドライバは表示パタンを表わすドットデータに応じて変動する電圧レベルを有する積和信号を受け入れ、これをデータ信号として信号電極に供給する。この際、ハードウェア構成上の利点及びドライバ用ＩＣ部品の共通化を図る上で、コモンドライバとセグメントドライバとの間で耐圧の均衡をとる事が課題となっている。そこで本発明はかかる耐圧の均衡を図る事を第二目的とする。
　【００１０】
　複数ライン同時選択法では、走査電極群に印加される直交信号はどの様な波形でも基本的には良いが、同時選択したラインを全て同一極性の電圧パルスで走査する場合が必ず半サイクルの中に１回生じる。一方各信号電極線に印加されるデータ信号波形は、前述した様にドットデータの組と直交信号の組の積和演算により求められる。従って、ドットデータが任意の表示パタンであれば非選択期間のバイアス電圧は半サイクル中任意に加わる事になるが、表示パタンが全点灯又は全消灯の場合、非選択期間のバイアス電圧は同時選択したラインが全て同一極性の電圧パルスで走査する期間に集中して加わる事になる。この為光学応答にむらが発生し表示パタンに依存してコントラストに差が出るという課題がある。そこで、本発明はかかる表示パタンに依存する光学応答のむらを改善する事を第三目的とする。
　【００１１】
　複数ライン同時選択法においては走査電極線に印加される電圧は、同時選択したラインの波形が異なった波形でなくてはならない為、前述した様に直交信号を用いる。従って同時に選択するライン数が増えるに従って、走査電極線に印加する波形で同時に選択した１本目のラインと最後のラインとの周波数の差が大きくなってしまう。一方信号電極線に印加されるデータ信号はドットデータと直交信号の積和により計算され、実際に液晶に印加されるバイアス電圧は直交信号とデータ信号との合成になる。同時選択ライン数ｎが全ライン数Ｎの平方根より小さい場合、信号電極線の電圧に比べ走査電極線の電圧が高くなり合成された波形の周波数は走査電極線側の波形が支配的になる。逆に同時選択ライン数がＮの平方根より大きい場合、走査電極線より信号電極線の電圧が表示パタンに依存して高くなり合成された波形の周波数は信号電極側の波形が支配的になる。一般的に液晶を駆動する場合、周波数特性があり周波数の差によって透過率が変化してしまう。以上の事から同時選択ライン数ｎが全ライン数Ｎに比べ比較的小さい場合、同時に選択した１本目のラインと最後のラインとでは透過率の差が出てしまい画面上に同時に選択した本数の幅で横に縞模様のむらが出てしまうという課題がある。そこで、本発明はかかる周波数依存性に起因する縞模様のむらを改善する事を第四目的とする。
　【００１２】
　複数ライン同時選択法においてパルス電圧変調により階調表示を行なう場合、仮想ラインに割り当てられる仮想の表示ドットデータは現実のドットデータに基き計算される。ドットデータは階調表示の場合例えば−１〜＋１まで連続した値をとる。パルス電圧変調方式では仮想ドットデータの値は表示ドットデータが０の時最大となり全ライン数Ｎの平方根値に等しい。従って、全ライン数Ｎが大きくなるに従って仮想ドットデータの値も大きくなる。この為表示パタンが丁度全点灯状態と全消灯状態の中間レベルになると、仮想ラインを含む最後の複数ラインを同時選択した時にパルス性の高い電圧が信号電極線に印加される事になる。以上の様に、表示パタンによっては信号電極線にパルス性の高い電圧が加わる為、液晶に加わるバイアス電圧の周波数特性が変化し透過率の差が出てしまうという課題がある。そこで本発明は、パルス電圧変調による階調表示を行なった場合に生じるパルス性の高い電圧を分散化し液晶の周波数依存性に起因する透過率の差を抑制する事を第五目的とする。
　【００１３】
　【課題を解決するための手段】
　図１を参照して本発明の基本的な構成を説明する。図示する様に、本発明にかかる液晶表示装置は一般的な構成要素としてマトリクスパネル１とコモンドライバ２とセグメントドライバ３とを備えている。マトリクスパネル１は行状の走査電極群４と列状の信号電極群５との間に液晶層を介在させた構造を有している。液晶層としては例えばＳＴＮ液晶を用いる事ができる。コモンドライバ２は走査電極群４に接続されておりこれを駆動する。セグメントドライバ３は信号電極群５に接続されておりこれを駆動する。
　【００１４】
　本発明の第一目的を達成する為、フレームメモリ６と直交信号発生手段７と積和演算手段８と同期手段９とを具備している。フレームメモリ６は入力されたドットデータをフレーム毎に保持する。なお、ドットデータは走査電極群４と信号電極群５の交差部に規定される画素（ドット）に対応する画像データである。直交信号発生手段７は互いに直交関係にある複数の直交信号を発生し、これを逐次適当な組み合わせパタンでコモンドライバ２に供給し、この組み合わせパタンに応じて走査電極群を所定の組順次で選択駆動する。図では、模式的に３本の走査電極を１組とし同時に駆動する例を表わしている。積和演算手段８はフレームメモリ６から逐次読み出されるドットデータの組と直交信号発生手段７から転送される直交信号の組との間で所定の積和演算を行ない、その結果をセグメントドライバ３に供給して信号電極群５の駆動を行なう。同期手段９はフレームメモリ６からのドットデータ読み出しタイミングと直交信号発生手段７からの信号転送タイミングを互いに同期させる。１サイクルで組順次走査を複数回繰り返す事により所望の画像表示が得られる。なお、本発明にかかる液晶表示装置はフレームメモリ６に対するドットデータの書き込み／読み出しを制御する為Ｒ／Ｗアドレス手段１０を備えている。このアドレス手段１０は同期手段９により制御され、所定の読み出しアドレス信号をフレームメモリ６に供給する。加えて、駆動制御手段１１を含んでおり、同期手段９の制御を受けてコモンドライバ２及びセグメントドライバ３に所定のクロック信号を供給する。
　【００１５】
　以下、複数ライン選択法において４本の走査電極を同時に選択する場合を説明する。図２は４ライン同時駆動の波形図である。Ｆ１（ｔ）〜Ｆ８（ｔ）は各走査電極に印加される電圧波形を示し、Ｇ１（ｔ）〜Ｇ３（ｔ）は各信号電極に印加する電圧波形を示している。走査信号波形は（０，１）において完備な正規直交関数であるＷａｌｓｈ関数に基いて設定されている。０の場合を−Ｖｒ、１の場合を＋Ｖｒ、非選択期間を０Ｖとする。上から４本ずつ１組として選択し、下に向って組順次走査する。４回の走査でＷａｌｓｈ関数の１周期に相当し前半サイクルが終了する。次の１周期では極性を反転して後半サイクルを行ない直流成分が入らない様にする。
　【００１６】
　一方、各信号電極に印加される電圧波形については個々のドットデータをＩｉｊ（ｉはマトリクスの行番号を表わし、ｊは同じく列番号を表わす）とし、画素がＯＮの時はＩｉｊ＝−１、ＯＦＦの時はＩｉｊ＝＋１とすると、各信号電極に与えられるデータ信号Ｇｊ（ｔ）は基本的に以下の積和演算処理を行なう事により設定される。
　【００１７】
　【数７】
　【００１８】
　但し、非選択期間における走査信号電圧は０レベルである事から、上記式における和算処理は選択ラインのみの合計となる。従って、４ライン同時選択の場合、データ信号が取り得る電位は５レベルとなる。つまりデータ信号に必要な電位レベルは（同時選択数＋１）個となる。
　【００１９】
　図３はＷａｌｓｈ関数を示す波形図である。４ライン同時選択の場合、例えば上から４個のＷａｌｓｈ関数を用いて走査信号波形を作成する。図２と図３を対比すれば理解される様に、例えばＦ１（ｔ）は１番目のＷａｌｓｈ関数Ｗ１に対応している。Ｗ１は１周期に渡って全てハイレベルとなっているので、Ｆ１（ｔ）の４個のパルスは（１，１，１，１）の様に配列される。Ｆ２（ｔ）は２番目のＷａｌｓｈ関数Ｗ２に対応している。Ｗ２は１周期のうち前半でハイレベルとなり後半でローレベルとなる。これに応じてＦ２（ｔ）に含まれるパルスは（１，１，０，０）の様に配列される。同様に、Ｆ３（ｔ）は３番目のＷａｌｓｈ関数Ｗ３に対応しており、そのパルスは（１，０，０，１）の様に配列される。さらに、Ｆ４（ｔ）は４番目のＷａｌｓｈ関数Ｗ４に対応しており、そのパルスは（１，０，１，０）の様に配列される。以上の説明から明らかな様に、１組の走査電極に印加される走査信号は直交関係に基く適当な組み合わせパタン（１，１，１，１），（１，１，０，０），（１，０，０，１），（１，０，１，０）で表わされる。図２の場合には、２番目の組に対しても同一の組み合わせパタンに従って直交信号Ｆ５（ｔ）〜Ｆ８（ｔ）が印加される。以下同様に、３番目以降の組に対しても同一の組み合わせパタンに従い所定の走査信号が印加される。
　【００２０】
　以上、複数ライン同時選択法によれば、高電圧パルス間の間隔が減少し、パルス幅を小さくする事なく高周波数化と同等の効果が得られる。又、高電圧パルスとバイアス電圧との電位差が減少し、ＯＮ／ＯＦＦ選択比を悪化せずにバイアス電圧の増大が可能になり、フレーム応答によるコントラストの悪化を抑制する事が可能になる。図４は、１／２４０Ｄｕｔｙ駆動における、走査電極の行選択期間に対するコントラスト比の依存性を示すグラフである。図から明らかな様に、電圧平均化法に比べ複数ライン同時選択法のコントラスト比が改善されている。複数同時選択法の特徴は、高速駆動液晶表示装置におけるフレーム応答の抑制、表示品位の均一性向上、供給電圧の低減化、直流成分の除去等が挙げられる。
　【００２１】
　次に、本発明の第二目的を達成する為の手段を説明する。即ち、単純マトリクス型液晶パネルの複数ライン同時駆動方法において、組毎に同時選択される走査電極のライン数を最適化するという手段を講じて、セグメントドライバの耐圧とコモンドライバの耐圧との間の均衡を図った。具体的には、走査電極群の全ライン数をＮとすると、各部に含まれる走査電極のライン数ｎをＮの平方根の近傍に設定する。一般に、組毎に同時選択される走査電極のライン数が大きくなると直交信号の次数もこれに応じて高くなる。即ち、１サイクルに含まれる選択パルス個数が多くなる為電圧の分散化が進み、直交信号のパルス電圧レベルは低くなる。従って、同時選択ライン数が大きくなる程コモンドライバに要求される耐圧は低くなる。一方、同時選択ライン数が多くなる程積和信号は複雑化し必要な電圧レベル数が増大する。この結果同時選択ライン数が増加すると積和信号のレベルは上昇し、セグメントドライバに要求される耐圧は高くなる。従って、コモンドライバとセグメントドライバの耐圧は同時選択ライン数ｎに関し互いに逆の関係にある。そこで、本発明ではこの同時選択ライン数ｎを最適化する事により、セグメントドライバの耐圧とコモンドライバの耐圧との間の均衡を図る様にしている。
　【００２２】
　続いて、本発明の第三目的を達成する為の手段を説明する。複数ライン選択法においては、通常、画面の上から複数本ずつ同時に選択し下に向って走査する。その時、複数本同時に選択した時の走査電極に与える走査信号波形の位相を、直前に選択された信号波形の位相からずらす事によって、全ＯＮ・ＯＦＦを表示した時に非選択期間に液晶にかかるバイアス電圧が、１／２サイクル中の１回フレーム走査期間内に集中しないで分散する様にする。位相の差は、１回フレーム走査する期間内に、走査電極線に与える波形の関数を最低１周期分ずれる様にする。従って必ずしも隣り合った複数ライン間の位相をずらさなくても、何回か選択する毎に１位相ずらして１回フレーム走査期間内に１周期ずれる様にしても良い。又画面の上から下へ向って走査せずに画面上を下から上へ又はランダムに順次選択した場合も同様である。複数ライン選択法では前述した通り、表示パタンによってコントラストに差が出るが走査電極線の波形の位相をずらす事により光学応答が一様になり全ＯＮ・ＯＦＦ時のフレーム応答及びコントラストを向上することができる。
　【００２３】
　さらに、本発明の第四目的を達成する為の手段を説明する。複数ライン選択法においては、通常、画面の上から複数本ずつ同時に選択し下に向って走査し、複数同上から下まで走査する事により直交関数の１周期が終わる。その時、複数本同時に選択した時の走査電極に与える走査信号波形を、直前の１サイクルと次の１サイクルとで用いる、同時に選択した各ラインの波形パタンを入れ替える事により、各ラインの周波数を均一にして、同時に選択した本数の幅で出る横縞模様のむらをなくす。波形パタンの入れ替えはサイクル毎に、２本目のパタンを１本目、３本目のパタンを２本目という様にずらしていって、１本のラインに直交関数のパタンが均等に現われる様にするのが一番良いが、周波数の高いラインと低いラインとを交互に入れ替えるだけでもある程度の効果がある。又、走査電極に加える波形の周波数を平均化する為なので、各ラインの波形パタンを入れ替えるのは、１サイクル毎とは限らず、数サイクル毎に入れ替えても良く、直流成分が液晶に印加されない様に波形パタンを選べば１／２サイクルでも良い。上記方法は画面の上から下へ向って走査せずに画面を下から上へ又はランダムに順次選択した場合も同様である。従来の複数ライン選択法では前述した通り、同時に選択した本数の幅で横方向に縞模様のむらが生じるが、本発明による走査電極線の波形パタンを直交関数の周期を単位として入れ替える事により、各ラインの周波数が平均化して、横縞模様がなくなり画面が均一になる。
　【００２４】
　最後に、本発明の第五目的を達成する為の手段を説明する。即ち、複数ライン選択法において電圧変調により階調表示を行なう場合、Ｎ＋１本目に仮想ラインを設けるのではなく、複数本選択する毎に仮想ラインを設けて、Ｎ＋１本目に集中していた実効値を波形全体に分散させる事により信号電極線にパルス性の高い電圧が加わらない様にする。実際には、Ｖ（Ｌ＋１）のデータを以下の数式８に従って計算し、信号電極線に印加されるデータ信号Ｇｉ（ｔ）は以下の数式９に従って計算する。つまり複数本選択毎に仮想データであるＶ（Ｌ＋１）を加える事により信号電極線の電圧が決まる。この時Ｖ（Ｌ＋１）はＶ（Ｎ＋１）の場合の√Ｌ／Ｎ倍になっている為、√Ｌ程度になり高い電圧は加わらない事となる。
　【００２５】
　【数８】
　【００２６】
　【数９】
　【００２７】
従来の複数ライン選択法で階調表示をした場合、表示パタンによっては透過率の差が出るが、本発明では仮想ラインデータを複数本選択毎に分散させて印加する事により、実際に液晶に印加される波形は表示パタンに関係なく走査電極線の周波数が支配的になり、画面内が均一になる。
　【００２８】
　又、複数本選択する毎に仮想ラインを設ける際、Ｎ＋１本目に集中していた実効値をＬ本選択毎に計算して波形全体に分散させる事により信号電極線にパルス性の高い電圧が加わらない様にしても良い。この場合には、Ｖｋｊのデータを以下の数式１０に従って計算し、信号電極線に印加されるデータ信号Ｇｊ（ｔ）は以下の数式１１に従って計算する。つまり複数本選択毎に仮想データであるＶｋｊを計算して加える事により信号電極線の電圧が決まる。この時Ｖｋｊは最大値で√Ｌになり高い電圧は加わらない事となる。
　【００２９】
　【数１０】
　【００３０】
　【数１１】
　【００３１】
従来の複数ライン選択法で階調表示をした場合、表示パタンによっては透過率の差が出るが、本発明では仮想ラインデータを複数本選択毎に分散させて印加する事により、実際に液晶に印加される波形は表示パタンに関係なく走査電極線の周波数が支配的になり、画面内が均一になる。
　【００３２】
　以上説明した様に、複数本選択毎に仮想データであるＶｋｊを計算して加える事により信号電極線の電圧が決まる。この時加えられるＶｋｊは選択されているＬ本のデータではなく、次の数式１２に示す様に１回又は数回前に選択されたＬ本のデータにより計算しても良い。
　【００３３】
　【数１２】
　【００３４】
１回又は数回前に選択された時点でメモリより読み出されたＬ本のデータから仮想データＶｋｊの計算をする事により駆動回路において演算時間を長くとれて簡素化できる。
　【００３５】
　【作用】
　本発明の第１側面によれば、単純マトリクス型液晶パネルの複数ライン同時選択に適した実用的且つ効率的な駆動を行なう為、フレームメモリと直交信号発生手段と積和演算手段と同期手段を備えている。フレームメモリは入力されたドットデータをフレーム毎に保持する。直交信号発生手段は互いに直交関係にある複数の直交信号を発生し、これを逐次適当な組み合わせパタンでコモンドライバに供給し、この組み合わせパタンに応じて走査電極群を所定の組順次で選択駆動する。積和演算手段はドットデータの組と直交信号の組との間で積和演算を行ない、その結果をセグメントドライバに供給して信号電極群の駆動を行なう。かかる構成により１サイクルで組順次走査を複数回繰り返す事により所望の画像表示が行なわれる。
　【００３６】
　本発明の第２側面によれば、行状の走査電極群と列状の走査電極群との間に液晶層を介在してなるマトリクスパネルをドットデータに基きコモンドライバ及びセグメントドライバを介して駆動する。この時、直交信号の組を逐次コモンドライバに供給し走査電極群を所定のライン数毎に組順次で選択駆動する。又、ドットデータの組と直交信号の組の積和演算により得られた積和信号をセグメントドライバに供給し組順次走査に同期して信号電極群を駆動する。この場合、組毎に同時選択される走査電極のライン数を最適化してセグメントドライバの耐圧とコモンドライバの耐圧との間の均衡を図っている。具体的には走査電極群の全ライン数をＮとすると、各組に含まれる走査電極のライン数ｎをＮの平方根の近傍に設定すれば良い。
　【００３７】
　本発明の第３側面によれば、直交関数の同じ位相の値を１回走査する期間内全てに用いる代わりに、複数本同時に選択する毎に直交関数の位相をずらす事によって、全点灯又は全消灯表示した時非選択期間に液晶に印加されるバイアス電圧が半サイクル中の１回走査期間内に集中しない様にする。位相の差は１回走査する期間に走査電極線の波形を規定する直交関数が最低１周期分ずれる様にする。この様に走査電極に印加される波形の位相を前の選択時の位相と代える事によって、表示パタンに依存したコントラストの差を抑え、又フレーム応答も減少できる。
　【００３８】
　本発明の第４側面によれば、同時に選択した走査電極の波形をサイクル毎に入れ替える事により、同時に選択した本数の幅で横方向に出る縞模様のむらを抑え、画面内を均一にできる。複数ライン同時選択法においては、通常画面の上から複数本ずつ同時に選択し下に向って走査し、複数回上から下まで走査する事により直交関数の１周期が終わる。この場合、複数本同時に選択した時の走査電極に与える走査信号波形を、直前の１サイクルと次の１サイクルとで用いる同時に選択した各ラインの波形パタンを入れ替える事により、各ラインの周波数を均一にして横縞模様のむらをなくすものである。
　【００３９】
　本発明の第５側面によれば、パルス電圧変調を用いた階調表示において、Ｎ＋１本目に仮想ラインを設けるのではなく、複数本選択する毎に仮想ラインを設け、Ｎ＋１本目に集中していた実効値を波形全体に分散させる事により信号電極線にパルス性の高い電圧が印加されない様にしている。従って電圧の高いパルスは表示パタンによって代わる事のない走査電極側だけにして、画面内を均一にする。又、仮想ラインに割り当てられる仮想のドットデータを複数ライン同時選択毎に計算する事により、信号電極線にパルス性の高い電圧が加わらない様にしている。この場合、仮想ドットデータを現在の表示データではなく過去の表示データに基いて演算する事により、駆動回路の高速化並びに簡素化を図る事が可能になる。
　【００４０】
　【実施例】
　以下図面を参照して本発明の好適な実施例を詳細に説明する。図５は、図１に示した基本的な回路構成を具体化した実施例を示す回路図である。（Ａ）に示す様に、本例はシリアル／パラレル（Ｓ／Ｐ）変換回路２１を備えており、入力されたシリアルドットデータを８ビット毎のパラレルドットデータに変換する。なお、ドットデータはデジタルＲＧＢ信号として与えられる。Ｓ／Ｐ変換回路２１には複数のメモリユニット２２〜２５が接続されている。各メモリユニットは各行に対応しており、夫々８ビットずつに区切ってドットデータを記録する。例えば、第一メモリユニット２２は第１行に割り当てられたドットデータを８個ずつ区切って記録する。以下同様に、第二メモリユニット２３は第２行に割り当てられたドットデータを８ビットずつ区切って記録する。この様に、複数のメモリユニット２２〜２５は図１に示したフレームメモリ６に対応している。又、書き込みタイミング発生回路２６を備えており、ドットクロック（Ｄｏｔ　Ｃｌｏｃｋ）を受け入れる他、シリアル／パラレル変換回路２１からフレーム信号ＦＲＭ、クロック信号ＣＬ１，ＣＬ２を受け入れ、メモリユニットに対して書き込み信号ＷＥ、書き込みゲート信号Ｇ、読み出しクロック信号ＣＫを出力する。
　【００４１】
　なお、クロック信号ＣＬ１はシリアルドットデータのビット配列に対応しており、他のクロック信号ＣＬ２は８ビット単位に対応している。さらに、一対の書き込みアドレス発生回路２７及び読み出しアドレス発生回路２８を備えており、アドレス切換回路２９を介してメモリユニット２２〜２５に接続されている。書き込みアドレス発生回路２７は書き込みタイミング発生回路２６に接続されておりその制御を受ける。以上、書き込みタイミング発生回路２６、書き込みアドレス発生回路２７、読み出しアドレス発生回路２８、アドレス切換回路２９は、図１に示したＲ／Ｗアドレス手段１０に対応している。ところで読み出しアドレス発生回路２８は読み出しタイミング発生回路３０に接続されておりその制御を受ける。この読み出しタイミング発生回路３０は、図１に示した同期手段９に対応している。
　【００４２】
　図５の（Ｂ）に示す様に、読み出しタイミング発生回路３０はＷａｌｓｈ関数発生回路３１に接続している。このＷａｌｓｈ関数発生回路３１は、図１に示した直交信号発生手段７に対応している。さらに、読み出しタイミング発生回路３０は駆動信号発生回路３２にも接続しており、所定のクロック信号を出力する。このクロック信号はセグメントドライバ及びコモンドライバの駆動制御に用いられる。従って、駆動信号発生回路３２は、図１に示した駆動制御手段１１に対応している。Ｗａｌｓｈ関数発生回路３１の出力はレベル変換回路３３を介してコモンドライバに接続されている。最後に、メモリユニット２２〜２５の出力端子とＷａｌｓｈ関数発生回路３１の出力端子には８個の演算器ユニット３４〜４１が接続されている。これらの演算器ユニットは、図１に示した積和演算手段８に対応している。８個の演算器ユニット３４〜４１は８ビットのドットデータの夫々に対応している。例えば、１番目の演算器ユニット３４は１列目の信号電極に関して積和演算を行ない対応するデータ信号を作成する。同様に、２番目の演算器ユニット３５は２列目の信号電極に関し積和演算を行ない対応するデータ信号を作成する。以下同様に８番目の演算器ユニット４１は８列目の信号電極に関し積和演算を行ない対応するデータ信号を作成する。この様にして作成された８列分のデータ信号は８／４変換回路４２を介してセグメントドライバに転送される。
　【００４３】
　なお、本例に採用したセグメントドライバは１ドット当たり３ビットのデータ信号を受け取り最大で８電圧レベルを選択してマトリクスパネルに出力できる能力がある。前述した様に、４ライン同時選択の場合信号電圧波形として５レベル必要であり、このセグメントドライバは必要な能力を備えている。但し、１回のデータ入力数は３ビット×４に限られている。従って、８／４変換回路４２を介して、１回につき４ドット分の信号データをセグメントドライバに転送する様にしている。なお、本例ではコモンドライバもセグメントドライバと同一の構造を採用している。
　【００４４】
　以下、図６〜図８を参照して、図５に示した回路の各部の動作を詳細に説明する。図６は個々のメモリユニツトの構成並びに動作を説明する為の模式的なブロック図である。ここでは例示として１番目のメモリユニット２２を示しておりＲＡＭメモリ２２１を備えている。このＲＡＭメモリは例えば１行目に割り当てられたドットデータを８ビットずつ記録する。入力バッファ２２２を備えておりシリアル／パラレル変換回路から８ビット単位で入力されるドットデータを一時保持する。保持されたドットデータはアドレス切換回路を介して書き込みアドレス発生回路から供給される書き込みアドレス信号に基きＲＡＭメモリ２２１の所定番地に記録される。又出力ラッチ２２３を備えており、ＲＡＭメモリ２２１から読み出されたドットデータを８ビットずつラッチし、順次演算器ユニット側に転送出力する。この際、ＲＡＭメモリ２２１はアドレス切換回路を介して、読み出しアドレス発生回路から供給された読み出しアドレス信号に応じてドットデータを読み出す。なお、入力バッファ２２２は書き込みタイミング発生回路から供給される書き込みゲート信号Ｇにより制御され、出力ラッチ２２３は読み出しクロック信号ＣＫにより制御され、ＲＡＭメモリ２２１は書き込み信号ＷＥに応じて制御されている。
　【００４５】
　図７はＷａｌｓｈ関数発生回路３１の具体的な構成及び動作を説明する為の回路図である。この関数発生回路３１は、４個の４ビットディップスイッチ（Ｄｉｐ　Ｓｗ）３１１〜３１４を有している。さらに、３個のセレクタ３１５，３１６，３１７と１個のコントローラ３１８を備えている。４個のディップスイッチ３１１〜３１４は、直交関係を満たす所望の組み合わせパタンを記録している。この組み合わせパタンは図２に示した通りである。
　【００４６】
　１番目のディップスイッチ３１１は第１回走査における組み合わせパタン１，１，１，１に設定されている。即ち、第１回走査ではＦ１，Ｆ２，Ｆ３，Ｆ４はともに論理レベル１のパルスとなる。２番目のディップスイッチ３１２は第２回走査における組み合わせパタン１，１，０，０に設定されている。即ち、第２回走査においてＦ１＝１であり、Ｆ２＝１であり、Ｆ３＝０であり、Ｆ４＝０となっている。同様に、３番目のディップスイッチ３１３は第３回走査分の組み合わせパタン１，０，０，１に設定されている。即ち第３回走査において、Ｆ１＝１，Ｆ２＝０，Ｆ３＝０，Ｆ４＝１となっている。
　【００４７】
　４番目のディップスイッチ３１４は第４回走査分の組み合わせパタン１，０，１，０に設定されている。第４回走査においてＦ１＝１，Ｆ２＝０，Ｆ３＝１，Ｆ４＝０である。３個のセレクタ３１５，３１６，３１７はコントローラ３１８により制御され、各走査毎に所定のディップスイッチを選択する様になっている。コントローラ３１８は行ライン送り信号（Ｃｌｏｃｋ）及びスキャンスタート信号（Ｌｏａｄ）に応答して各セレクタを切り換え制御する。第１回走査では、セレクタ３１５，３１７を介して１番目のディップスイッチ３１１が選ばれ、所定の直交信号Ｆ１，Ｆ２，Ｆ３，Ｆ４が出力される。これら４個の直交信号はレベル変換回路を介し走査信号としてコモンドライバに供給される。
　【００４８】
　なおレベル変換回路は０／１レベルの直交信号を＋Ｖｒ／０／−Ｖｒレベルの走査信号に変換するものである。これらの直交信号は演算器ユニットにも転送される。第１回走査中は（１，１，１，１）の組み合わせパタンを有する４個の直交信号が組順次で出力される。第２回走査に移行すると、セレクタ３１５，３１７を介して２番目のディップスイッチ３１２が選択され、所定のパタン（１，１，０，０）を有する４個の直交関数Ｆ１，Ｆ２，Ｆ３，Ｆ４が出力される。以下同様に、第３回走査ではセレクタ３１６，３１７を介して３番目のディップスイッチ３１３が出力側に接続される。第４回走査ではセレクタ３１６，３１７を介して４番目のディップスイッチ３１４が出力側に接続される。
　【００４９】
　図８は演算器ユニットの構成及び動作を説明する為の回路図である。ここでは、例示として１番目の演算器ユニット３４を示してある。この演算器ユニット３４は４個の排他的論理和回路（ＸＯＲ）３４１〜３４４を備えている。１番目のＸＯＲ３４１は走査電極の第１行に割り当てられた直交関数Ｆ１と、走査電極の第１行及び信号電極の第１列の交点に割り当てられたドットデータＩ１１を互いに積算処理する。同様に、２番目のＸＯＲ３４２は第２行に割り当てられた直交関数Ｆ２と第２行／第１列に割り当てられたドットデータＩ２１の積算処理を行なう。３番目のＸＯＲ３４３は第３行に割り当てられた直交関数Ｆ３と第３行／第１列に割り当てられたドットデータＩ３１の積算処理を行なう。最後に、４番目のＸＯＲ３４４は第４行に割り当てられた直交関数Ｆ４と第４行／第１列に割り当てられたドットデータＩ４１の積算処理を行なう。これら４個のＸＯＲの後段には、４個の論理積回路３４５〜３４８と５個の排他的論理和回路３４９〜３５３の組み合わせからなる和算部が接続しており、４個の積算結果を全て和算処理し、信号電極の第１列に割り当てるべきデータ信号Ｇ１を作成する。以下同様に、図５に示した２番目の演算器ユニット３５は第２列に割り当てるデータ信号Ｇ２を作成する。なお、前述した様にデータ信号は５個の電圧レベルをとる可能性があり、デジタル形式では図８に示す様に３ビットデータとして与えられる。この３ビットデータはセグメントドライバに直接供給する事ができる。
【００５０】
　次に、横ずらし複数ライン同時選択方式について説明する。複数ライン同時選択法においては直交関係が保たれている限り、走査電極に印加される電圧波形は適当な組み合わせパタンを用いる事ができる。しかしながら、図２に示した組み合わせパタンでは、同時選択されたラインが全て＋Ｖｒ又は−Ｖｒで走査される場合が１／２サイクル中に１回生じる。例えば、前半サイクルの第１回走査では同時選択された全てのラインに＋Ｖｒが印加され、後半サイクルの第１回走査では同時選択されたラインが全て−Ｖｒの印加電圧を受ける。一方、信号電極に印加される電圧波形はドットデータに基き前述した積和演算式に基き計算される。従って、ドットデータが任意の表示パタンを表わす場合には、非選択期間のバイアス電圧は１／２サイクル中任意に加わる事になる。しかしながら、表示パタンが全ＯＮ又は全ＯＦＦの場合、非選択期間のバイアス電圧は同時選択したラインが全て＋Ｖｒ又は−Ｖｒで走査される期間に集中して加わる事となる。この為、光学応答にむらが発生し表示パタンによってコントラストに差が出る倶れがある。
　【００５１】
　図９はこの様な表示パタンによるコントラストの差がいかなる場合に発生するかを示すものであり、４ライン同時選択の場合、表示パタンによって実際に液晶に印加される電圧波形と光学応答を模式的に表わしている。（Ａ）は任意パタンを表示した場合を示し、（Ｂ）は全ＯＮパタンを表示した場合である。グラフから明らかな様に、全ＯＮパタンでは第１回走査期間中にバイアス電圧が集中しコントラストに差が生じてしまう。
　【００５２】
　かかる不具合に対処する為横ずらし方式が有効である。複数ライン同時選択方式においては、通常画面の上から複数本ずつ同時に選択し下に向って走査する。この時、複数本同時に選択した時の走査電極に印加する走査信号波形の位相を、直前に選択された走査信号波形の位相とずらす事によって、全ＯＮ・ＯＦＦ表示をした時に非選択期間に液晶にかかるバイアス電圧が、１／２サイクル中の１フレーム走査期間に集中しないで分散させる事ができる。この位相差は、１フレーム走査期間内に走査電極に印加する波形の組み合わせパタンを最低１周期分ずれる様にする。従って、必ずしも隣り合った複数ライン間の位相をずらさなくても、何回か選択する毎に１位相ずらす事によって１フレーム走査期間内に１周期シフトする様にしても良い。又、画面の上から下へ向って走査せずに、画面上を下から上へ又はランダムに組順次選択した場合も同様である。複数ライン同時選択法では直交関数の組み合わせパタンを固定した場合、前述した通り表示パタンによってコントラストに差が出るが、走査信号の電圧波形の位相をずらす事により光学応答が均一化され、全ＯＮ・ＯＦＦ時のフレーム応答を抑制し且つコントラストを向上する事が可能である。
　【００５３】
　図１０は横ずらし駆動波形の一例を示したものである。４本同時選択した場合において、走査信号の電圧波形をＷａｌｓｈ関数に基き設定し、４本１組で同時選択する毎に１位相をずらす様にしたものである。図１０において、Ｆｉ（ｔ）は走査信号波形を表わしており、４本ずつ選択しマトリクスパネルの上から下へ組順次で走査していく。先ず１回目の走査では、Ｆ１，Ｆ２，Ｆ３，Ｆ４を夫々＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒにセットする。次のＦ５，Ｆ６，Ｆ７，Ｆ８では１位相ずらした＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒをセットする。同様にＦ９以降は順次１位相ずつずらした走査信号を走査電極に印加する。一方、信号電極には、前述した積和演算式に従って算出されたＧ１（ｔ），Ｇ２（ｔ），Ｇ３（ｔ）のデータ信号を印加する。図２に示した全ＯＮ時のＧ２（ｔ）及び全ＯＦＦ時のＧ３（ｔ）と異なり、１回目のフレーム走査期間に集中していた信号電極に加わる電圧が４回選択される毎に１回発生する様になり、１／２サイクル全体に渡って均等に分散される。
　【００５４】
　従って表示パタンが全ＯＮの時液晶層に印加される波形は図１１に示した様になる。図９の（Ｂ）に示した様な光学応答のむらがなくなり、図９の（Ａ）に示した任意パタンと同様な透過率になる。以上説明した様に、横ずらし駆動方式によれば全ＯＮパタンの場合においても、液晶パネルの光透過率がフレーム走査の周期に応じて低下する事がなく、安定して高いレベルを維持する事ができる。又、全ＯＮパタンにおいても透過率の揺れがなくなり、任意パタン時の光学応答と同様になる。従って表示パタンによるコントラストの差がなくなりフレーム応答も抑制できる。
　【００５５】
　図１２は、図１０に示した横ずらし組み合わせパタンを実現するＷａｌｓｈ関数発生回路の具体的な構成を示す回路図である。基本的には、図７に示したＷａｌｓｈ関数発生回路と同一の構造を有しており、図５に示した液晶表示装置の駆動回路に組み込む事ができる。異なる点は、コントローラ３１８に横シフタ３１９が接続されている事である。この横シフタ３１９はスキャンスタートに応じて発生するクロック信号（Ｃｌｏｃｋ）と１／２サイクル毎に発生するクリア信号（Ｃｌｅａｒ）の供給を受け、コントローラ３１８を介して直交信号の組み合わせパタンの位相シフトを実現する。具体的には、組順次走査において第１組に対してはセレクタ３１５，３１７を介して１番目のディップスイッチ３１１が選択され、組み合わせパタン１，１，１，１が出力される。従って、Ｆ１＝１，Ｆ２＝１，Ｆ３＝１，Ｆ４＝１となる。次の第２組に対しては、セレクタ３１５，３１７を介して２番目のディップスイッチ３１２が選択され組み合わせパタン１，１，０，０が出力される。従って、図１０に示した通り、Ｆ５＝１，Ｆ６＝１，Ｆ７＝０，Ｆ８＝０となる。
　【００５６】
　同様に、第３組に対してはセレクタ３１６，３１７を介して３番目のディップスイッチ３１３が選択され組み合わせパタン１，０，０，１が選択される。４番目の組に対してはセレクタ３１６，３１７を介して４番目のディップスイッチ３１４が選択され、１，０，１，０が出力される。以下組毎に組み合わせパタンがシフトしていき１回目のフレーム走査が終了する。２回目のフレーム走査では横シフタ３１９の制御によりスタート位置が１番目のディップスイッチ３１１から２番目のディップスイッチ３１２に移行する。従って、第１組に対してはセレクタ３１５，３１７を介して２番目のディップスイッチ３１２が選択され、対応する組み合わせパタン１，１，０，０が出力される。従って、図１０に示した様にＦ１＝１，Ｆ２＝１，Ｆ３＝０，Ｆ４＝０となる。次の２番目の組に対してはセレクタ３１６，３１７を介して３番目のディップスイッチ３１３が選択され、対応する組み合わせパタン１，０，０，１が出力される。従って、Ｆ５＝１，Ｆ６＝０，Ｆ７＝０，Ｆ８＝１となる。
　【００５７】
　最後に、直交関数の組み合わせパタンの縦ずらし駆動について説明する。図２に示した固定組み合わせパタンの走査信号を用いた場合には、第１行目の走査電極に供給される走査信号Ｆ１は図３に示した第一のＷａｌｓｈ関数Ｗ１に従って１，１，１，１の配列パタンを有する。この配列パタンは１／２サイクル終了後そのまま極性反転される。従って、第二サイクルの前半では、又同様に１，１，１，１の配列パタンとなり、Ｆ１は１サイクル周期の信号となる。２番目の走査信号Ｆ２は第二のＷａｌｓｈ関数Ｗ２に従った配列パタンを有しており１，１，０，０となる。従って、Ｆ２は１／２サイクル周期の信号となる。同様に、Ｆ３も１／２サイクル周期の信号となる。但し、Ｆ２と位相がずれている。４番目の走査信号Ｆ４は第四のＷａｌｓｈ関数Ｗ４に応じた配列パタンを有しており１／２サイクル中１，０，１，０の配列パタンを有する。従って、Ｆ４は１／４サイクル周期の信号である。この様に、固定された組み合わせパタンを各サイクルについて繰り返し用いると、Ｆ１の周波数はＦ４に比べ４倍となり、Ｆ２及びＦ３の周波数はＦ４の２倍となる。液晶の応答特性には周波数依存性があり、個々の走査電極の間でフレーム応答に対するばらつきが生じ、表示品質に悪影響を与える惧れがある。特に同時選択ライン数が総ライン数に比べ小さい場合顕著になる。
　【００５８】
　複数ライン選択法において、走査電極線の波形はどの様な波形でも基本的には良いが、同時選択したラインの波形が異なった波形でなくてはならない為、直交関数等を用いる。従って同時に選択するライン数が増えるに従って、走査電極線に加える波形で同時に選択した１本目と最後のラインとの周波数の差が大きくなってしまう。信号電極線に印加されるデータ信号は表示パタンと直交関数の積和により計算され、実際に液晶に印加される波形は走査電極線と信号電極線との合成になる。同時選択ライン数ｎが√Ｎ本より小さい場合、信号電極線の電圧に比べ走査電極線の電圧が高くなり合成された波形の周波数は走査電極線の波形が支配的になる。逆に同時選択ライン数が√Ｎ本より大きい場合、走査電極線より信号電極線の電圧が表示パタンによっては高くなり合成された波形の周波数は信号電極の波形が支配的になる。又、液晶を駆動する場合、図１８に示す様に周波数特性があり周波数の差によって透過率の差が出てしまう。以上の事から同時選択ライン数ｎが総ライン数Ｎに比べ比較的小さい場合、同時に選択した１本目のラインと最後のラインとでは透過率の差が出てしまい画面上に同時に選択した本数の幅で横に縞模様のむらが出てしまう。
　【００５９】
　そこで、各走査電極に印加される走査信号の周波数を均一化させる為に、図１３に示した縦ずらし方式が有効である。図示する様に、第一サイクルの前半では図２と同様な組み合わせパタンになる。即ち、Ｆ１はＷ１に対応しており、Ｆ２はＷ２に対応しており、Ｆ３はＷ３に対応しており、Ｆ４はＷ４に対応している。第一サイクルの後半では単に極性反転が行なわれるだけである。次に、第二サイクルでは配列パタンの縦ずらしが行なわれており、Ｗ１，Ｗ２，Ｗ３，Ｗ４の組み合わせパタンが、Ｗ４，Ｗ１，Ｗ２，Ｗ３となっている。即ち、Ｆ１はＷ４に従って１，０，１，０の配列パタンとなり、Ｆ２はＷ１に従って１，１，１，１の配列パタンとなり、Ｆ３はＷ２に従って１，１，０，０となり、Ｆ４はＷ３に従って１，０，０，１となる。
　【００６０】
　なお、第二サイクルの後半では極性反転が行なわれる。続く第三サイクルでは縦ずらしが又一つ行なわれる為、組み合わせパタンはＷ３，Ｗ４，Ｗ１，Ｗ２で表わされる。同様に、第四サイクルでは組み合わせパタンがＷ２，Ｗ３，Ｗ４，Ｗ１で表わされる。第五サイクルになると第一サイクルの組み合わせパタンＷ１，Ｗ２，Ｗ３，Ｗ４に戻る事になる。図１３のタイミングチャートから明らかな様に、Ｆ１，Ｆ２，Ｆ３，Ｆ４の何れについても、各サイクルを通して見ると異なった周波数成分が混在しており、フレーム応答が均一化できる。なお、何れのサイクルにおいても縦ずらしに関わらず直交関係が保持されている事は言うまでもない。又、この縦ずらし方式では、順次シフトする代わりに、サイクル毎に入れ替えを行なっても良い。さらに、１サイクル毎ではなく、数サイクル毎に縦ずらしを行なっても良い。
　【００６１】
　図１４は上述した縦ずらしに好適なＷａｌｓｈ関数発生回路の構成例を示す回路図である。基本的には図７に示したＷａｌｓｈ関数発生回路３１と同一の構造を有しており、図５に示した駆動回路にそのまま組み込む事が可能である。異なる点は、セレクタ３１７の後段に縦シフタ３１０が付加されている事である。この縦シフタ３１０は１／２サイクル毎に発生する信号（Ｃｙｃｌｅ）に応じて動作し、上述した縦ずらしを行なう。第一サイクルの前半ではセレクタ３１７から出力された４個の走査信号をそのまま対応する走査電極に転送する。第一サイクルの後半では極性反転を行なう。次に、第二サイクルに移行するとセレクタ３１７から出力された４個の走査信号を順次１行ずつサイクリックにずらして走査電極に転送する。第二サイクルの後半で極性反転を行なった後、第三サイクルの前半に入ると同様に１行だけサイクリックな縦ずらしを行なう。
　【００６２】
　図１９は縦ずらし駆動波形の他の例を示したものであり、図１３に示した例とはずらし方向が逆の関係にある。複数ライン選択法の４本同時選択した場合において、走査電極には前記Ｗａｌｓｈ関数を用い、１サイクル毎に１本下の波形パタンをセットする様にしたものである。図１９においてＦｉ（ｔ）は走査電極に印加する波形で、４本ずつ選択し液晶パネルの上から下へ順次走査していく。先ず最初のサイクルでは１本目に（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ）とセットし、２本目に（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ）とセットし、３本目に（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ）とセットし、４本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ）をセットする。次のサイクルでは、１本目に前サイクルの２本目のパタンである（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ）をセットし、同時に２本目に（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ）、３本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ）、４本目に（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ）とセットする。その後は同様にサイクル毎に１本ずつパタンをずらして走査電極に印加する様にする。一方、信号電極には、サイクル毎にＦｉ（ｔ）のパタンを変えて積和演算したＧ１（ｔ），Ｇ２（ｔ），Ｇ３（ｔ）のデータを印加する。従ってサイクル毎に微妙な透過率の差は出るが、４本毎に出る横方向の縞模様はなくなる。
　【００６３】
　図２０は複数ライン選択法の７本同時選択した場合において、走査電極には前記Ｗａｌｓｈ関数を用い、１サイクル毎に、１本目と７本目、２本目と６本目、３本目と５本目を入れ替えた波形パタンをセットする様にしたものである。図２０においてＦｉ（ｔ）は走査電極に加わる波形で、７本ずつ選択し液晶パネルの上から下へ順次走査していく。
　【００６４】
　先ず最初のサイクルでは、
　１本目に
（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ）、
　２本目に
（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ）、
　３本目に
（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ）、
　４本目に
（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ）、
　５本目に
（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ）、
　６本目に
（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ）、
　７本目に
（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ）を夫々印加する。
　【００６５】
　次のサイクルでは、
　１本目に
（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ）、
　２本目に
（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ）、
　３本目に
（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ）、
　４本目に
（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ）、
　５本目に
（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ）、
　６本目に
（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ）、
　７本目に
（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ）とセットする。次は最初のサイクルに戻り繰り返して走査電極に印加する様にする。
　【００６６】
　信号電極には、積和演算により求めたＧ１（ｔ），Ｇ２（ｔ），Ｇ３（ｔ）のデータを印加する。横方向の縞模様は完全にはなくならないが、画面のむらは実用上問題なくなる。
　次に図２１は、本発明に従って走査ライン数を最適化した複数ライン同時駆動方法を表わす模式的な説明図である。単純マトリクスパネル１は行状の走査電極群４と列状の信号電極群５との間に液晶層を介在させた構造を有する。信号電極群５の全ライン数は一般にＮで表わされる。図示の例では簡略化の為Ｎ＝１６に設定されている。一方信号電極群５のライン数は一般にＭで表わす。図示の例では簡略化の為Ｍ＝１２としている。又、液晶層としては例えばＳＴＮ液晶を用いる事ができる。この単純マトリクスパネル１は、走査電極群４に接続されたコモンドライバ２及び信号電極群５に接続されたセグメントドライバ３を介して駆動され、与えられたドットデータＩｉｊに基き所望の画像表示を行なう。このドットデータＩｉｊは走査電極群４と信号電極群５の各交点に規定される画素に対応して割り当てられるものである。ｉは行番号を表わしｊは列番号を表わす。本例では、ドットデータＩｉｊは対応する画素がＯＮの時−１の値をとり、ＯＦＦの時＋１の値をとる。
　【００６７】
　直交信号Ｆｉの組が逐次コモンドライバ２に供給され、走査電極群４を所定のライン数毎に組順次で選択駆動する。一方ドットデータＩｉｊの組と直交信号Ｆｉの組の積和演算により得られた積和信号Ｇｊがセグメントドライバ３に供給され、組順次走査に同期して信号電極群５を駆動する。本発明では、組毎に同時選択される走査電極のライン数を最適化してセグメントドライバ３の耐圧とコモンドライバ２の耐圧との間の均衡を図っている。この最適化条件は、一般に走査電極群４の全ライン数をＮとし各組に含まれる走査電極のライン数をｎとすると、略ｎ＝（Ｎの平方根）で表わされる。例えば、図示の例では走査電極群４の全ライン数は１６でありその平方根は４となる。従って、各組に含まれる走査電極のライン数は４に設定されている。即ち、１６本の走査電極は４本毎に組分けされ、第１組ｎ１、第２組ｎ２、第３組ｎ３、第４組ｎ４が得られる。
　【００６８】
　引き続き、図２１に示した信号波形を参照して複数ライン同時駆動を詳細に説明する。Ｆ１（ｔ），Ｆ２（ｔ），Ｆ３（ｔ），…，Ｆ１６（ｔ）は対応する走査電極に印加される直交信号の電圧波形を示している。各直交信号は（０，１）において完備な正規直交関数であるＷａｌｓｈ関数（図３）に基いて設定されている。本例では図３において上から４個の互いに直交するＷａｌｓｈ関数を用いて直交信号の組を設定している。例えば、走査電極群の第１組ｎ１に与えられる直交信号については、Ｆ１（ｔ）が１番目のＷａｌｓｈ関数に対応している。１番目のＷａｌｓｈ関数は１周期において全てハイレベルであるので、Ｆ１（ｔ）は（１，１，１，１）のパルス列となる。
　【００６９】
　なお、本例では１の場合を＋Ｖｒの電圧レベルとし、０の場合を−Ｖｒの電圧レベルとし、非選択期間を０電圧レベルとしている。同様に、Ｆ２（ｔ）は２番目のＷａｌｓｈ関数が対応しており（１，１，０，０）のパルス列となる。Ｆ３（ｔ）は３番目のＷａｌｓｈ関数に対応しており（１，０，０，１）のパルス列となる。Ｆ４（ｔ）は４番目のＷａｌｓｈ関数に対応しており（１，０，１，０）のパルス列となる。組順次走査を行なう場合には、先ず最初に第１組ｎ１に対して直交関数Ｆ１（ｔ）〜Ｆ４（ｔ）の第一パルスを印加する。以下、下に向って走査し２番目の組ｎ２を選択する。この際印加される直交関数Ｆ５（ｔ）〜Ｆ８（ｔ）は、第１組ｎ１に印加されたＦ１（ｔ）〜Ｆ４（ｔ）をそのままシフトしたものである。この組順次選択を第４組ｎ４まで一通り行なうと第一走査が完了する。以下同様にして第二走査、第三走査、第四走査を行ない、Ｗａｌｓｈ関数の１周期分に相当する駆動を完結する。次の１周期では直交信号の極性を反転して同様な組順次走査を４回繰り返し直流成分が入らない様にしている。
　【００７０】
　一方図２１のタイミングチャートにおいてＧｊ（ｔ）は各信号電極に印加される積和信号の電圧波形を示している。この積和信号Ｇｊ（ｔ）は以下の式で示す様に、ドットデータＩｉｊの組と直交信号Ｆｉ（ｔ）の組の積和演算により求められる。
　【００７１】
　【数１３】
　【００７２】
　但し、この積和演算では、非選択期間における直交信号の電圧が０レベルである事から、実際には選択ラインについてのみの合計となる。従って、４ライン同時選択の場合、積和信号がとり得る電位は５レベルとなる。つまり、データ信号として積和信号に必要な電位レベルは（同時選択ライン数ｎ＋１）個となる。
　【００７３】
　かかる複数ライン同時駆動方式によれば、高電圧パルス間の間隔が減少し、パルス幅を小さくせずに高周波数化と同等の効果が得られる。又、高電圧パルスとバイアス電圧との電位差が減少し、ＯＮ／ＯＦＦ選択比を悪化せずにバイアス電圧の増大が可能となり、フレーム応答による表示コントラストの悪化を抑制する事が可能になる。さらに、本発明においては、組毎に同時選択される走査電極のライン数を最適化してセグメントドライバの耐圧とコモンドライバの耐圧との間の均衡を図る様にしている。
　【００７４】
　例えば、図２１に示した例において、１６本の走査電極を４本毎の組に分けて最適化を図っている。図２１のタイミングチャートに示す様に、互いに直交関係にある４個の直交信号を用いて組順次走査を４回繰り返す事により１画面分の表示が行なえる。組順次走査を４回行なう事により、結果的に選択パルスが分散化した事になり直交信号の電圧レベルは低く抑えられコモンドライバに要求される耐圧も大きくならない。仮に２本毎に組分けすると組順次走査を２回繰り返す事により１サイクルが完結する。この為、選択パルスが分散されず大きな駆動電圧が必要になる。逆に、８本毎に組分けすれば、４本毎に組分けした場合に比べ一層低電圧化が図れる。しかしながら、この場合には逆にセグメントドライバ側に印加される積和信号の電圧レベルが増大してしまう。前述した様に、積和信号に必要な電圧レベルの個数は（同時選択ライン数ｎ＋１）で与えられる。ｎ＝４の場合には５レベルが必要とされるのに対し、ｎ＝８にすると９レベルが必要となり積和信号の高電圧化が避けられず、従ってセグメントドライバに要求される耐圧も増大してしまう。
　【００７５】
　図２２は同時選択ライン数ｎに対するドライバ耐圧の依存性を示すグラフであり実測データに基いている。この実測では全走査電極ライン数Ｎ＝２４０の単純マトリクス型パネルを複数ライン同時選択法により駆動したものである。この際、同時選択ライン数ｎを変化させ任意の画像表示を行なった場合における直交信号及び積和信号の電圧レベルを実測して、セグメントドライバ及びコモンドライバに要求される耐圧を求めたものである。グラフから明らかな様に、コモンドライバ耐圧は同時選択ライン数ｎの増加とともに減少する一方、セグメントドライバの耐圧は同時選択ライン数ｎの増加とともに上昇する。丁度、ｎ＝（Ｎの平方根）の関係を満たす領域近傍で両耐圧は互いに均衡し、その値は約１５Ｖである。セグメントドライバ及びコモンドライバとして共用のドライバＩＣを用いる場合、同時選択ライン数ｎを最適化する事により結果的にドライバ耐圧を最小レベルに抑える事が可能になる。
　【００７６】
　図２３は、同じく走査電極群の全うイン数がＮ＝４００の場合におけるドライバ耐圧測定結果である。グラフから明らかな様に、コモンドライバ耐圧は同時選択ライン数ｎの増加とともに減少し、逆にセグメントドライバ耐圧は同時選択ライン数ｎの増加とともに上昇している。両耐圧はｎ＝（Ｎの平方根）の近傍領域で均衡している。この時、ドライバ耐圧として約２０Ｖが必要になる。
　【００７７】
　最後に、電圧変調を用いた複数ライン選択法による階調表示を説明する。本発明の理解を容易にする為、先ず階調表示の原理を述べる。以下、複数ライン選択法において、Ｌ本を同時に選択した場合について説明する。図２４は、３ライン（Ｌ＝３）を同時に選択して駆動する場合の波形の従来例を示す。図２４においてＦ１（ｔ）〜Ｆ５（ｔ）は走査電極線に与える電圧波形を示し、Ｇ１（ｔ）〜Ｇ３（ｔ）は信号電極線に与える電圧波形を示している。走査電極線の波形は、（０，１）において完備な正規直交関数であるＷａｌｓｈ関数を用い、０の場合を−Ｖｒ（Ｖ）、１の場合を＋Ｖｒ（Ｖ）、非選択期間を０（Ｖ）とした。上からＬ本ずつ選択し、下に向って走査し、数回の走査でＷａｌｓｈ関数の１周期になり、次の１周期は極性を反転して直流成分が入らない様にする。信号電極線の波形は、総ライン数がＮ本で、任意の表示パタンＩｉｊ（ｉは走査電極方向、ｊは信号電極方向）を表示するとして、階調レベルが連続に変化して−１≦Ｉｉｊ≦＋１とすると、各信号電極線に与えられるデータ信号は基本的に以下の式を満足する様に求められる。
　【００７８】
　【数１４】
　【００７９】
　【数１５】
　【００８０】
　上記式において、Ｖ（Ｎ＋１）はＮ＋１本目に設けた仮想ラインのデータであり、非選択期間の走査電極線の電圧が０（Ｖ）である事から、実際には選択ラインのみの合計になり、信号電極線に加える電圧Ｇｊ（ｔ）は（Ｎ／Ｌ−１）回目までは、第一項だけを計算すれば良く、又、最後のＬ本の選択時には第一項に加え上記式に従って第二項を加える事になる。この複数ライン同時選択法で得られる効果は以下の通りである。
　【００８１】
　（１）高電圧パルス間の間隔が減少し、パルス幅を小さくせずに高周波数化時と同等の効果が得られる。
　（２）高電圧パルスとバイアス電圧との電位差が減少し、ＯＮ／ＯＦＦ選択比を悪化せずにバイアス電圧の増大が可能になり、フレーム応答によるコントラストの悪化を抑制する事が可能になる。
　【００８２】
　ところで、上記式に従って仮想ライン（Ｎ＋１）のデータＶ（Ｎ＋１）を計算すると、Ｉｉｊが−１〜１まで連続した値をとるので、最大はＩｉｊが０の時で√Ｎになる。従って、Ｎが大きくなるに従ってＶ（Ｎ＋１）の値も大きくなってしまい信号電極線の波形が表示パタンによっては最後の複数ラインを選択した時にパルス性の高い電圧が印加されたり、されなかったりする。実際に液晶に印加される波形は走査電極線と信号電極線との間の合成Ｕｉｊ（ｔ）＝Ｆｉ（ｔ）−Ｇｊ（ｔ）になり図２４のＦ１（ｔ）−Ｇ１（ｔ）、Ｆ２（ｔ）−Ｇ２（ｔ）等の様になる。同時選択ライン数Ｌが√Ｎ本より小さい場合、信号電極線の電圧に比べ走査電極線の電圧が高くなり合成された波形の周波数は走査電極線の波形が支配的になる。逆に同時ライン数Ｌが√Ｎ本より大きい場合、走査電極線より信号電極線の電圧が表示パタンによっては高くなり合成された波形の周波数は信号電極の波形が支配的になる。又、液晶を駆動する場合、周波数特性があり周波数の差によって透過率の差が出てしまう。以上の事から同時選択ライン数Ｌが総ライン数Ｎに比べ比較的小さい場合、走査電極線の波形が支配的であるのに対し、上記式に示される様な従来の計算では表示パタンによっては信号電極線にパルス性の高い電圧が加わる事により液晶への印加波形の周波数特性が変化し透過率の差が出てしまう。
　【００８３】
　以上の点に鑑み、本発明では階調表示の場合の積和演算方法を改良している。
　図２５は本発明の駆動波形の一例を示したものである。総ライン数が２４０本で同時選択ライン数が３本の場合において、走査電極に前記Ｗａｌｓｈ関数を用いたものである。図２５においてＦｉ（ｔ）は走査電極にかける波形で、３本ずつ選択し液晶パネルの上から下へ順次走査していく。１本目に（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ）、２本目に（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ）、３本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ）をセットする。仮想ラインには（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ）をセットする。一方信号電極線に印加されるデータ信号Ｇｊ（ｔ）は以下の数式によって計算される。表示パタンを図の様に走査線１本目に−１、２本目に−１／２、３本目に０としてＦ４（ｔ）以降の非選択期間のパタンを、−１，０，１／２として計算すると夫々、Ｇ１（ｔ），Ｇ２（ｔ），Ｇ３（ｔ）となる。
　【００８４】
　【数１６】
　【００８５】
　【数１７】
　【００８６】
　図２４に示した様に、従来の計算方法では、信号電極線Ｇｊ（ｔ）に表示パタンによっては走査電極線と同じくらいの高い電圧が加わってしまうが、本発明による計算方法によれば、図２５の様になり、どの様な表示パタンであろうと信号電極線Ｇｊ（ｔ）には高い電圧が加わらない事となる。従って実際に液晶に加わる波形は、図２５のＵ１１（ｔ），Ｕ２２（ｔ），Ｕ３３（ｔ）の様になり、どの様な表示パタンであっても似た様な波形になる。
　【００８７】
　図２６は総ライン数が２４０本で同時選択ライン数が７本の場合において、走査電極に前記Ｗａｌｓｈ関数を用いたものである。図２６においてＦｉ（ｔ）は走査電極にかける波形で、７本ずつ選択し液晶パネルの上から下へ順次走査していく。
　【００８８】
　１本目に
（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ）
　２本目に
（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ）
　３本目に
（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ）
　４本目に
（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ）
　５本目に
（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ）
　６本目に
（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ）
　７本目に
（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ）
　仮想、ラインに、
（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ）
とセットする。
　【００８９】
　信号電極線に印加されるデータ信号Ｇｊ（ｔ）は、上記式によって計算される。表示パタンを図の様に、走査線１本目に−１、２本目に−１／２、３本目に−１／４、４本目に０、５本目に１／４、６本目に１／２、７本目に１とし、Ｆ４（ｔ）以降の非選択期間のパタンを、−１，−１／２，０として計算すると夫々、Ｇ１（ｔ），Ｇ２（ｔ），Ｇ３（ｔ）となる。この場合も３本同時選択同様、各画素への印加波形は図中Ｕｉｊ（ｔ）の様になり、表示パタンによる波形の違いを極力抑える事ができる。
　【００９０】
　又、複数本選択する毎に仮想ラインを設ける際、Ｎ＋１本目に集中していた実効値をＬ本選択毎に計算して波形全体に分散させる事により信号電極線にパルス性の高い電圧が加わらない様にしても良い。この場合には、Ｖｋｊのデータを以下の数式１８に従って計算し、信号電極線に印加されるデータ信号Ｇｊ（ｔ）は以下の数式１９に従って計算する。つまり複数本選択毎に仮想データであるＶｋｊを計算して加える事により信号電極線の電圧が決まる。この時Ｖｋｊは最大値で√Ｌになり高い電圧は加わらない事となる。
　【００９１】
　【数１８】
　【００９２】
　【数１９】
　【００９３】
従来の複数ライン選択法で階調表示をした場合、表示パタンによっては透過率の差が出るが、本発明では仮想ラインデータを複数本選択毎に分散させて印加する事により、実際に液晶に印加される波形は表示パタンに関係なく走査電極線の周波数が支配的になり、画面内が均一になる。
　【００９４】
　以上説明した様に、複数本選択毎に仮想データであるＶｋｊを計算して加える事により信号電極線の電圧が決まる。この時加えられるＶｋｊは選択されているＬ本のデータではなく、次の数式２０に示す様に１回又は数回前に選択されたＬ本のデータにより計算しても良い。
　【００９５】
　【数２０】
　【００９６】
１回又は数回前に選択された時点でメモリより読み出されたＬ本のデータから仮想データＶｋｊの計算をする事により駆動回路において演算時間を長くとれて簡素化できる。
　信号電極線に印加される電圧Ｇｊ（ｔ）を計算する場合、パネルの画素数を２４０×３２０×３（ＲＧＢ）として、フレーム周波数が６０Ｈｚの時、１画素当たり７２ｎｓとなる。従って演算結果をためておくバッファメモリを持たずに信号電圧Ｇｊ（ｔ）を演算しながら直接ドライバＩＣへ供給すると、４画素単位で計算して２８８ｎｓ、８画素単位で５７６ｎｓで演算が終了する必要がある。ここでデータメモリからの読み出し、及び演算時間等を考えると、回路を高速化するか、演算回路を複数用意して同時に計算する必要がある。本発明による仮想データＶｋｊの計算方法によれば、１回前に選択した時のデータを用いる事ができ、Ｉｉｊを２乗してＬからの減算を１回前の選択時に演算して、平方根の演算を今回の選択時に演算する事ができ、時間的に余裕ができる。従って同時に演算する画素数を減らす事ができ、駆動回路の簡素化ができる。
　【００９７】
　【発明の効果】
　以上説明した様に、本発明によれば、単純マトリクス型液晶パネルの駆動回路に直交信号発生手段を設け、互いに直交関係にある複数の直交信号を発生している。さらに、これを逐次適当な組み合わせパタンでコモンドライバに供給し、この組み合わせパタンに応じて走査電極群を所定の組順次で選択駆動する様にしている。この為、実用的且つ効率的な回路構成で単純マトリクス型液晶パネルの複数ライン同時駆動が可能になるという効果がある。直交信号の適当な組み合わせパタンを固定としこれを繰り返し供給しても良いが、場合によっては組順次駆動毎に横ずらしした組み合わせパタンや、サイクル毎に縦ずらしした組み合わせパタンを採用する事もできる。本発明にかかる直交信号発生手段は直交関係を保持したまま種々多様な組み合わせパタンを作成でき、フレーム応答の抑制やコントラストの改善に極めて効果的である。
　【００９８】
　又、本発明によれば、直交信号の組を逐次コモンドライバに供給し走査電極群を所定のライン数毎に組順次で選択駆動するとともに、ドットデータの組と直交信号の組の積和演算により得られた積和信号をセグメントドライバに供給し組順次走査に同期して信号電極群を駆動する複数ライン同時駆動方法において、組毎に同時選択される走査電極のライン数を最適化する事により、セグメントドライバの耐圧とコモンドライバの耐圧との間の均衡を図る事ができるという効果がある。
　【００９９】
　さらに本発明による横ずらし駆動方法によれば、全ＯＮパタンの場合においても、液晶セルの光の透過率がフレーム走査の周期に応じて低下する事がなく、安定して高いレベルを維持する事ができる。又、従来例の様な全ＯＮパタンに見られる透過率の揺れがなくなり、任意パタン時の光学応答と同様になる。従って表示パタンによるコントラストの差がなくなり、フレーム応答も減少する。さらに本発明による縦ずらし駆動方法によれば、走査電極線にかかる波形パタンの周波数の差によって発生する横方向の縞模様のむらがなくなり、均一な画面が得られる。加えて本発明による階調駆動方法によれば、信号電極線の波形に関し表示パタンによって出るパルス性の高い電圧がなくなり、液晶に印加される波形は表示バタンに関係なく走査電極線の周波数が支配的になり、画面内が均一になる。この際、信号電圧Ｇｊ（ｔ）の計算に必要な仮想データＶｋｊの計算を１回又は数回前の選択時より始める事ができ、データメモリからの読み出し、演算等を何回かの選択時間に分割して行なう事ができ、駆動回路を簡素化、小型化できる。
【図面の簡単な説明】
　【図１】
　本発明にかかる液晶表示装置の基本的な構成を示すブロック図である。
　【図２】
　複数ライン同時駆動の実施例を示すタイミングチャートである。
　【図３】
　直交関数の一例であるＷａｌｓｈ関数を示す波形図である。
　【図４】
　液晶パネルの行選択時間に対するコントラスト比の依存性を示すグラフである。
　【図５】
　図１に示した液晶表示装置駆動回路の具体的な構成例を示す回路図である。
　【図６】
　図５に示した駆動回路に含まれるメモリユニットの構成例を示す回路図である。
　【図７】
　同じく図５に示した駆動回路に含まれるＷａｌｓｈ関数発生回路の構成例を示す回路図である。
　【図８】
　同じく図５に示した駆動回路に含まれる演算器ユニットの構成例を示す回路図である。
　【図９】
　単純マトリクス型液晶パネルの光学応答を示すグラフである。
　【図１０】
　横ずらし方式に基く複数ライン同時駆動を示すタイミングチャートである。
　【図１１】
　液晶パネルの光学応答を示すグラフである。
　【図１２】
　横ずらし駆動に好適なＷａｌｓｈ関数発生回路の構成例を示す回路図である。
　【図１３】
　縦ずらし方式に基く複数ライン同時駆動を示すタイミングチャートである。
　【図１４】
　縦ずらし駆動に好適なＷａｌｓｈ関数発生回路の構成例を示す回路図である。
　【図１５】
　従来の単純マトリクス型液晶表示装置の光学応答を示すグラフである。
　【図１６】
　同じく従来の単純マトリクス型液晶表示装置の光学応答を示すグラフである。
　【図１７】
　同じく従来の単純マトリクス型液晶表示装置の光学応答を示すグラフである。
　【図１８】
　単純マトリクス型液晶表示装置の周波数依存性を示すグラフである。
　【図１９】
　縦ずらし方式に基く複数ライン同時駆動の他の例を示すタイミングチャートである。
　【図２０】
　縦ずらし方式に基く複数ライン同時駆動の別の例を示すタイミングチャートである。
　【図２１】
　本発明にかかる複数ライン同時駆動方法の選択ライン本数最適化説明図である。
　【図２２】
　ドライバ耐圧と同時選択ライン数との関係を示すグラフである。
　【図２３】
　同じくドライバ耐圧と同時選択ライン数との関係を示すグラフである。
　【図２４】
　従来のパルス電圧変調による階調表示方法を示すタイミングチャートである。
　【図２５】
　本発明にかかるパルス電圧変調を用いた階調表示方法を示すタイミングチャートである。
　【図２６】
　同じく本発明にかかるパルス電圧変調を用いた階調表示方法の他の例を示すタイミングチャートである。
　【符号の説明】
　１　　マトリクスパネル
　２　　コモンドライバ
　３　　セグメントドライバ
　４　　走査電極群
　５　　信号電極群
　６　　フレームメモリ
　７　　直交信号発生手段
　８　　積和演算手段
　９　　同期手段
　１０　Ｒ／Ｗアドレス手段
　１１　駆動制御手段
　２１　シリアル／パラレル変換回路
　２２　メモリユニット
　２３　メモリユニット
　２４　メモリユニット
　２５　メモリユニット
　２６　書き込みタイミング発生回路
　２７　書き込みアドレス発生回路
　２８　読み出しアドレス発生回路
　２９　アドレス切換回路
　３０　読み出しタイミング発生回路
　３１　Ｗａｌｓｈ関数発生回路
　３２　駆動信号発生回路
　３３　レベル変換回路
　３４　演算器ユニット
　３５　演算器ユニット
　３６　演算器ユニット
　３７　演算器ユニット
　３８　演算器ユニット
　３９　演算器ユニット
　４０　演算器ユニット
　４１　演算器ユニット
　４２　８／４変換回路