【事件の表示】
　特願２０１５−　５３６４５「ブレードサーバ、ブレードシステム、ＢＭＣ、チップセットおよびエンクロージャマネージャ」拒絶査定不服審判事件〔平成２８年　９月２９日出願公開、特開２０１６−１７３７４４、請求項の数（２）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２７年３月１７日の出願であって，平成３０年９月５日付けで拒絶の理由が通知され，同年１１月９日に意見書とともに手続補正書が提出され，同年１２月５日付けで拒絶査定（謄本送達日同年１２月１８日）がなされ，これに対して平成３１年３月１５日に審判請求がなされるとともに手続補正がなされ，同年４月８日付けで審査官により特許法１６４条３項の規定に基づく報告がなされたものである。
第２　原査定の概要
　原査定（平成３０年１２月５日付け拒絶査定）の概要は次のとおりである。
（進歩性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
・請求項　１−３
・引用文献等　１−４
　　　　　　　　　　　　　　＜引用文献等一覧＞
１.特開２００９−１９３４５３号公報
２.特開２０１２−１５０５４３号公報
３.特開２０１３−１６１２１０号公報
４.特開２００８−１８１４４２号公報
第３　審判請求時の補正について
　審判請求時の補正（平成３１年３月１５日付けの手続補正（以下，「本件補正」という。））につき，特許法１７条の２第３項から第６項までの要件に適合するものか否か，以下に検討する。
１　補正の内容
　本件補正により，平成３０年１１月９日付けの手続補正により補正された特許請求の範囲，
「　【請求項１】
　ＣＰＵと、該ＣＰＵが処理の実行において使用するシステムメモリとを備えたブレードサーバであって、
　インタフェースを介してエンクロージャマネージャに接続されたＢＭＣと、前記ＢＭＣとインタフェースを介して接続されるＢＭＣメモリと、前記システムメモリおよび前記ＢＭＣと、それぞれインタフェースを介して接続されるチップセットとを備え、
　前記ＢＭＣは、ＡＣ電源が投入されると、予め格納された第１の命令コードにしたがって、自身と前記ＢＭＣメモリの初期化を行うと共に、前記エンクロージャマネージャからＢＭＣファームウエアを読み出し、当該読み出したＢＭＣファームウエアを前記初期化された前記ＢＭＣメモリにロードすると共に実行し、
　前記チップセットは、ＤＣ電源が投入されると、予め格納された第２の命令コードにしたがって、前記ＢＭＣを介して前記エンクロージャマネージャからＢＩＯＳファームウエアを読み出し、当該読み出したＢＩＯＳファームウエアを前記システムメモリにロードすると共に実行する
　ブレードサーバ。
　　【請求項２】
　請求項１に記載の１または複数の前記ブレードサーバと、
　前記ブレードサーバに対する前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを格納する不揮発性メモリと、前記ＢＭＣから、前記ＢＭＣファームウエアまたは前記ＢＩＯＳファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記ＢＭＣに関連付けられた前記ブレードサーバに対する前記ＢＭＣファームウエアまたは前記ＢＩＯＳファームウエアを読み出すコントローラとを備えた前記エンクロージャマネージャと
　を備えたブレードシステム。
　　【請求項３】
　ＣＰＵと、該ＣＰＵが処理の実行において使用するシステムメモリとを備えたブレードサーバのコントローラであるＢＭＣとの接続インタフェースと、
　前記ブレードサーバに対するＢＭＣファームウエアとＢＩＯＳファームウエアとを格納する不揮発性メモリと、
　前記ＢＭＣから、前記ＢＭＣファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記ＢＭＣに関連付けられた前記ブレードサーバに対する前記ＢＭＣファームウエアを読み出し、前記ＢＩＯＳファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記ＢＭＣに関連付けられた前記ブレードサーバに対する前記ＢＩＯＳファームウエアを読み出すコントローラと
　を備えたエンクロージャマネージャ。」（以下，上記引用の請求項各項を「補正前の請求項」という）は，
「　【請求項１】
　
ＣＰＵと、該ＣＰＵが処理の実行において使用するシステムメモリと、インタフェースを介してエンクロージャマネージャに接続されたＢＭＣと、前記ＢＭＣとインタフェースを介して接続されるＢＭＣメモリと、前記システムメモリおよび前記ＢＭＣと、それぞれインタフェースを介して接続されるチップセットとを備え、
　前記ＢＭＣは、ＡＣ電源が投入されると、予め格納された第１の命令コードにしたがって、自身と前記ＢＭＣメモリの初期化を行うと共に、前記エンクロージャマネージャからＢＭＣファームウエアを読み出し、当該読み出したＢＭＣファームウエアを前記初期化された前記ＢＭＣメモリにロードすると共に実行し、
　前記チップセットは、ＤＣ電源が投入されると、予め格納された第２の命令コードにしたがって、前記ＢＭＣを介して前記エンクロージャマネージャからＢＩＯＳファームウエアを読み出し、当該読み出したＢＩＯＳファームウエアを前記システムメモリにロードすると共に実行する、
１
のブ
　前記ブレードサーバに対する前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを格納する不揮発性メモリと、
　
、
、
　前記コントローラは、自システムに、前記ＡＣ電源及び前記ＤＣ電源が投入される前に、前記コントローラを管理する管理ＰＣと通信を行い、前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを前記不揮発性メモリに格納する
前記エンクロージャマネージャと
　を備えたブレードシステム。
　　【請求項２】
　ＣＰＵと、該ＣＰＵが処理の実行において使用するシステムメモリとを備えたブレードサーバのコントローラであるＢＭＣとの接続インタフェースと、
　前記ブレードサーバに対するＢＭＣファームウエアとＢＩＯＳファームウエアとを格納する不揮発性メモリと、
　前記ＢＭＣから、前記ＢＭＣファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記ＢＭＣに関連付けられた前記ブレードサーバに対する前記ＢＭＣファームウエアを読み出し、前記ＢＩＯＳファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記ＢＭＣに関連付けられた前記ブレードサーバに対する前記ＢＩＯＳファームウエアを読み出すコントローラと
　を備え
、
　前記コントローラは、前記ブレードサーバ及び自装置を備えるシステムに、ＡＣ電源及びＤＣ電源が投入される前に、前記コントローラを管理する管理ＰＣと通信を行い、前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを前記不揮発性メモリに格納する
　
２　補正事項
　本件補正は，以下の補正事項１乃至３を含むものである。
（１）補正事項１
　補正前の請求項１を引用する補正前の請求項２を独立形式にあらため，補正前の請求項１を削除し，補正後の請求項１とする補正。
（２）補正事項２
　補正前の請求項２に対し，「前記コントローラは、前記ブレードサーバ及び自装置を備えるシステムに、ＡＣ電源及びＤＣ電源が投入される前に、前記コントローラを管理する管理ＰＣと通信を行い、前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを前記不揮発性メモリに格納する」との限定事項を付加し，補正後の請求項１とする補正。
（３）補正事項３
　補正前の請求項３に対し，「前記コントローラは、自システムに、前記ＡＣ電源及び前記ＤＣ電源が投入される前に、前記コントローラを管理する管理ＰＣと通信を行い、前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを前記不揮発性メモリに格納する」との限定事項を付加し，補正後の請求項２とする補正。
３　新規事項について
　本件補正が特許法１７条の２第３項の規定を満たすものであるか否か，即ち，本件補正が，願書に最初に添付された，明細書，特許請求の範囲及び図面（以下，これを「当初明細書等」という）に記載した事項の範囲内でなされたものであるかについて，以下に検討する。
（１）補正の根拠
　審判請求人は平成３１年３月１５日付け審判請求書において，特に上記補正事項２及び３に関し，当初明細書等の請求項１及び２，段落００３０，００４１及び００４４−００５５，並びに図２及び４に基づくものである旨を主張している。
　そのうち，本願明細書段落００３０，００４１，００４４乃至００５５には次の記載が認められる。（下線は，当審で説明のために付加。以下同様。）
「【００３０】
　
ＥＭコントローラ２１０は、ネットワークインタフェース２６１を介して、管理ソフトウエア２５１を搭載した管理ＰＣ２５０に接続されており、管理ソフトウエア２５１により管理される
「【００４１】
　
ＥＭコントローラ２１０は、管理ＰＣ２５０の管理ソフトウエア２５１と通信を行うと共に、管理ソフトウエア２５１の指示に基づいてＢＭＣ用ＲＯＭ２３０およびＢＩＯＳ用ＲＯＭ２４０に格納されるＢＭＣＦＷ、ＢＩＯＳＦＷをアップデートする
「【００４４】
　図２は、ＡＣ電源がオンされた際のブレードシステム１００の動作を示すフローチャートである。図２を参照して、
ＡＣ電源がオンされた際のブレードシステム１００の動作
【００４５】
　ブレードシステム１００にＡＣ電源がオンされると、ＣＰＵブレード１１０−１乃至１１０−ｎのＢＭＣ１６０（プロセッサ１６１）は、不揮発性メモリ１６２から命令コードを読み出すと共に実行する。これにより、ＥＭコントローラ２１０との通信のために必要となるＢＭＣ１６０のハードウエア（ＨＷ）初期化（Ｓ１０１）、ＢＭＣ用メモリ１５０の初期化が行われる（Ｓ１０２）。
【００４６】
　続いて、ＢＭＣ１６０は、上記命令コードにしたがってＥＭコントローラ２１０に、自身が搭載されるＣＰＵブレードの識別番号（ＣＰＵブレード番号）とともに、ＢＭＣ１６０の起動要求を送る（Ｓ１０３）。
ＥＭコントローラ２１０は、ＢＭＣ１６０から起動要求を受けると、受け取ったＣＰＵブレード番号に応じたＢＭＣＦＷを格納するアドレス（格納アドレス）を、管理テーブル２２０から取得する
【００４７】
　ここで、図３は、管理テーブル２２０の一例を示す図である。図３に示すように、管理テーブル２２０は、ＣＰＵブレード番号、ＢＭＣバージョン、ＢＭＣ用ＲＯＭ２３０におけるＢＭＣ格納アドレス、ＢＩＯＳバージョンおよびＢＩＯＳ用ＲＯＭ２４０におけるＢＩＯＳ格納アドレスの各値を格納する。このように、
管理テーブル２２０は、ＣＰＵブレード番号に、ＢＭＣに関連する情報（ＢＭＣバージョン、ＢＭＣ格納アドレス）とＢＩＯＳに関連する情報（ＢＩＯＳバージョン、ＢＩＯＳ格納アドレス）とを関連付けた状態で格納している
【００４８】
　
ＥＭコントローラ２１０は、Ｓ１０４において取得した格納アドレスに基づいてＢＭＣ用ＲＯＭ２３０からＢＭＣＦＷイメージを読み出す
読み出されたＢＭＣＦＷイメージは、ＥＭコントローラ２１０からＢＭＣ１６０に渡される
【００４９】
　ロードが完了すると、ＢＭＣ１６０は、ＢＭＣ用メモリ１５０にロードしたＢＭＣＦＷの開始アドレスに処理を移し、ＢＭＣＦＷを実行することによりＢＭＣ１６０を起動する（Ｓ１０８）。
【００５０】
　次に、
ＣＰＵブレード１１０−１にＤＣ電源がオンされた際のブレードシステム１００の動作
【００５１】
　ＣＰＵブレード１１０−１にＤＣ電源がオンされると、ＣＰＵ１２０は、リセットベクタからプログラムの実行を開始する（Ｓ２０１）。チップセット１３０（プロセッサ１３１）は、ＣＰＵ１２０からリセット命令を受けると、不揮発性メモリ１３２から命令コードを読み出すと共に実行する。これにより、ＢＭＣ１６０との通信のために必要となるチップセット１３０自身のＨＷ初期化（Ｓ２０２）、システムメモリ１４０の初期化（Ｓ２０３）が行われる。
【００５２】
　続いてチップセット１３０は、上記命令コードにしたがって、ＢＭＣ１６０にＢＩＯＳの起動要求を送る（Ｓ２０４）。
ＢＭＣ１６０は、ＢＩＯＳの起動要求に応じて、自身が搭載されるＣＰＵブレードの識別番号（ＣＰＵブレード番号）と共に、ＢＩＯＳの起動要求をＥＭコントローラ２１０に送る
【００５３】
　
ＥＭコントローラ２１０は、ＢＭＣ１６０からＢＩＯＳ起動要求を受けると、受け取ったＣＰＵブレード番号に関連付けられたＢＩＯＳＦＷを格納する格納アドレスを、管理テーブル２２０から取得する
【００５４】
　
ＥＭコントローラ２１０は、Ｓ２０６において取得した格納アドレスに基づいてＢＩＯＳ用ＲＯＭ２４０からＢＩＯＳＦＷイメージを読み出す
読み出されたＢＩＯＳＦＷイメージは、ＢＭＣ１６０に渡され
さらにチップセット１３０に渡される
【００５５】
　チップセット１３０は、取得したＢＩＯＳＦＷイメージをシステムメモリ１４０にロードする（Ｓ２１０）。ロードが完了すると、チップセット１３０は、ＣＰＵ１２０に割り込み通知を行う（Ｓ２１１）。ＣＰＵ１２０は、割り込み通知を受けると、システムメモリ１４０にロードされたＢＩＯＳＦＷの開始アドレスに処理を移し、ＢＩＯＳＦＷを実行することによりＢＩＯＳを起動する（Ｓ２１２）。」
　以上の記載（特に下線部）から，次の技術的事項を読み取ることができる。
「ＥＭコントローラ２１０は，ネットワークインタフェース２６１を介して，管理ソフトウエア２５１を搭載した管理ＰＣ２５０に接続されており，管理ソフトウエア２５１により管理され，
　ＥＭコントローラ２１０は，管理ＰＣ２５０の管理ソフトウエア２５１と通信を行うと共に，管理ソフトウエア２５１の指示に基づいてＢＭＣ用ＲＯＭ２３０およびＢＩＯＳ用ＲＯＭ２４０に格納されるＢＭＣＦＷ，ＢＩＯＳＦＷをアップデートし，
　ＡＣ電源がオンされた際のブレードシステム１００の動作は，
　　ＥＭコントローラ２１０が，ＢＭＣ１６０から起動要求を受けると，受け取ったＣＰＵブレード番号に応じたＢＭＣＦＷを格納するアドレス（格納アドレス）を，管理テーブル２２０から取得し，
　　管理テーブル２２０は，ＣＰＵブレード番号に，ＢＭＣに関連する情報（ＢＭＣバージョン，ＢＭＣ格納アドレス）とＢＩＯＳに関連する情報（ＢＩＯＳバージョン，ＢＩＯＳ格納アドレス）とを関連付けた状態で格納していて，
　　ＥＭコントローラ２１０は，取得した格納アドレスに基づいてＢＭＣ用ＲＯＭ２３０からＢＭＣＦＷイメージを読み出すとともに読み出されたＢＭＣＦＷイメージは，ＥＭコントローラ２１０からＢＭＣ１６０に渡され，
　ＣＰＵブレード１１０−１にＤＣ電源がオンされた際のブレードシステム１００の動作は，
　　ＢＭＣ１６０が，ＢＩＯＳの起動要求に応じて，自身が搭載されるＣＰＵブレードの識別番号（ＣＰＵブレード番号）と共に，ＢＩＯＳの起動要求をＥＭコントローラ２１０に送り，
　　ＥＭコントローラ２１０は，ＢＭＣ１６０からＢＩＯＳ起動要求を受けると，受け取ったＣＰＵブレード番号に関連付けられたＢＩＯＳＦＷを格納する格納アドレスを，管理テーブル２２０から取得し，取得した格納アドレスに基づいてＢＩＯＳ用ＲＯＭ２４０からＢＩＯＳＦＷイメージを読み出すとともに読み出されたＢＩＯＳＦＷイメージは，ＢＭＣ１６０に渡され，さらにチップセット１３０に渡されること。」
（２）当審の判断
　上記技術的事項には，管理ＰＣ２５０の管理ソフトウェア２５１とＥＭコントローラ２１０との協働によって，ＢＭＣ用ＲＯＭ２３０およびＢＩＯＳ用ＲＯＭ２４０に格納されるＢＭＣＦＷ及びＢＩＯＳＦＷのアップデートが行われることを読み取ることはできるが，その時期が，ブレードシステム１００のＡＣ電源のオン及びＣＰＵブレード１１０−１のＤＣ電源のオンに対して，いつの時点であるのかの明記はない。
　しかしながら，本願発明は，当初明細書等の段落００１２乃至００１４に記載された，
（１）ＢＩＯＳＦＷイメージやＢＭＣＦＷイメージを格納するフラッシュＲＯＭに不具合や故障が生じた場合，被疑のＣＰＵブレードを一旦取り外して交換および調査する必要があり，復旧に時間を要するので多大な保守コストがかかること（段落００１２），
（２）ネットワークを経由して接続される管理ソフトウェアにより各ＣＰＵブレードに搭載されたＢＭＣ，ＢＩＯＳの管理を行う場合，使用されるネットワーク帯域によっては情報取得に時間がかかるという欠点があり，ネットワーク経由でＦＷイメージを配布するデプロイメントサービスを実施するシステムでは，各ＣＰＵブレード内部のＢＩＯＳおよびＢＭＣにＦＷアップデートを行う最低限のプログラムが書き込まれた不揮発性メモリが実装された上で，当該プログラムとネットワークのデプロイメントシステムが連携してＦＷイメージのロードを行うが，このＦＷイメージの配布は，ＣＰＵブレード毎に個別に実施されるので，ネットワーク帯域または回線品質によってはＦＷアップデート完了までに時間がかかり，それに伴って保守コストがかかること（段落００１３），及び
（３）ＢＩＯＳＦＷやＢＭＣＦＷを格納したフラッシュＲＯＭをブレードシステムがそれぞれ搭載する場合，フラッシュＲＯＭに格納されているＢＭＣＦＷ，ＢＩＯＳＦＷのアップデートにおいて，アップデートの対象となるＣＰＵブレードが複数ある場合，ＣＰＵブレード毎に搭載するフラッシュＲＯＭが異なる部品であるので，フラッシュＲＯＭのインタフェースが異なり，そのためにアップデートの仕組みが異なるため，フラッシュＲＯＭそれぞれ個別のアップデート用プログラムが必要となり，ＢＭＣＦＷ，ＢＩＯＳＦＷのアップデートのための開発コストがかかること（段落００１４）
といった本願発明が解決しようとする課題に対し，開発コストおよび保守コストを削減することが可能なブレードシステム等を提供することを主要な目的とする（段落００１６）ものである。
　そうすると，上記「アップデート」を行うためには，ブレードシステム及びＣＰＵブレードの電源投入がなされ，当該「アップデート」が行われる対象となるデータを事前に管理ＰＣ５０から取得する必要があることを当業者は理解するといえ，補正事項２及び３に係る「自システムに、前記ＡＣ電源及び前記ＤＣ電源が投入される前に、前記コントローラを管理する管理ＰＣと通信を行い、前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを前記不揮発性メモリに格納する」とは，その程度のことを意味し，当初明細書等の記載から当業者にとって自明な事項といえる。
　また，補正事項１は，当初明細書等に新たな技術的事項を加えるものでないことは明らかである。
　したがって，本件補正は，当初明細書等の記載の範囲内においてなされたものといえる。
（３）新規事項のむすび
　したがって，補正事項１乃至３を含む本件補正は，特許法１７条の２第３項の規定に違反するものではない。
４　目的要件について
　本件補正が，特許法第１７条の２第５項の規定を満たすものであるか否か，即ち，本件補正が，特許法１７条の２第５項に規定する請求項の削除，特許請求の範囲の減縮（特許法３６条５項の規定により請求項に記載した発明を特定するために必要な事項を限定するものであって，その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る）（以下，「限定的減縮」という），誤記の訂正，或いは，明りょうでない記載の釈明（拒絶理由通知に係る拒絶の理由に示す事項についてするものに限る）の何れかを目的としたものであるかについて，以下に検討する。
（１）補正事項１について
　補正事項１は，補正前の請求項１を引用する補正前の請求項２を独立形式にあらため，補正前の請求項１を削除し，補正後の請求項１とするものである。
　そうすると，補正事項１の目的要件は，請求項の削除に該当する。
（２）補正事項２について
　補正事項２は，補正前の請求項２の特定事項である「コントローラ」に対して，「自システムに、前記ＡＣ電源及び前記ＤＣ電源が投入される前に、前記コントローラを管理する管理ＰＣと通信を行い、前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを前記不揮発性メモリに格納する」という限定事項を追加するものといえる。
　そうすると，補正事項２の目的要件は，限定的減縮に該当する。
（３）補正事項３について
　補正事項３は，補正事項２と同じく，補正前の請求項３の「コントローラ」に対して，「前記ブレードサーバ及び自装置を備えるシステムに、ＡＣ電源及びＤＣ電源が投入される前に、前記コントローラを管理する管理ＰＣと通信を行い、前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを前記不揮発性メモリに格納する」という限定事項を追加するものといえる。
　そうすると，補正事項３の目的要件は，限定的減縮に該当する。
（４）目的要件むすび
　本件補正は，特許法第１７条の２第５項の規定を満たしている。
５　本件補正についてのむすび
　上記「３　新規事項について」で検討したとおり，本件補正は，特許法１７条の２第３項の規定に違反するものとはいえず，また，「４　目的要件について」において検討したとおり，本件補正は，特許法１７条の２第５項１号及び同項２号に掲げる事項を目的として，適法になされたものである。
第４　本願発明
　本願請求項１及び２に係る発明（以下「本願発明１」及び「本願発明２」という。）は，平成３１年３月１５日付けの手続補正書の特許請求の範囲の請求項１及び２に記載された，次のとおりのものと認める。
「　【請求項１】
　ＣＰＵと、該ＣＰＵが処理の実行において使用するシステムメモリと、インタフェースを介してエンクロージャマネージャに接続されたＢＭＣと、前記ＢＭＣとインタフェースを介して接続されるＢＭＣメモリと、前記システムメモリおよび前記ＢＭＣと、それぞれインタフェースを介して接続されるチップセットとを備え、
　前記ＢＭＣは、ＡＣ電源が投入されると、予め格納された第１の命令コードにしたがって、自身と前記ＢＭＣメモリの初期化を行うと共に、前記エンクロージャマネージャからＢＭＣファームウエアを読み出し、当該読み出したＢＭＣファームウエアを前記初期化された前記ＢＭＣメモリにロードすると共に実行し、
　前記チップセットは、ＤＣ電源が投入されると、予め格納された第２の命令コードにしたがって、前記ＢＭＣを介して前記エンクロージャマネージャからＢＩＯＳファームウエアを読み出し、当該読み出したＢＩＯＳファームウエアを前記システムメモリにロードすると共に実行する、
１または複数のブレードサーバと、
　前記ブレードサーバに対する前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを格納する不揮発性メモリと、
　前記ＢＭＣから、前記ＢＭＣファームウエアまたは前記ＢＩＯＳファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記ＢＭＣに関連付けられた前記ブレードサーバに対する前記ＢＭＣファームウエアまたは前記ＢＩＯＳファームウエアを読み出すコントローラと、を備え、
　前記コントローラは、自システムに、前記ＡＣ電源及び前記ＤＣ電源が投入される前に、前記コントローラを管理する管理ＰＣと通信を行い、前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを前記不揮発性メモリに格納する
前記エンクロージャマネージャと
　を備えたブレードシステム。
　　【請求項２】
　ＣＰＵと、該ＣＰＵが処理の実行において使用するシステムメモリとを備えたブレードサーバのコントローラであるＢＭＣとの接続インタフェースと、
　前記ブレードサーバに対するＢＭＣファームウエアとＢＩＯＳファームウエアとを格納する不揮発性メモリと、
　前記ＢＭＣから、前記ＢＭＣファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記ＢＭＣに関連付けられた前記ブレードサーバに対する前記ＢＭＣファームウエアを読み出し、前記ＢＩＯＳファームウエアの読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記ＢＭＣに関連付けられた前記ブレードサーバに対する前記ＢＩＯＳファームウエアを読み出すコントローラと
　を備え、
　前記コントローラは、前記ブレードサーバ及び自装置を備えるシステムに、ＡＣ電源及びＤＣ電源が投入される前に、前記コントローラを管理する管理ＰＣと通信を行い、前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを前記不揮発性メモリに格納する
　エンクロージャマネージャ。」
第５　引用例
１　引用例１に記載された事項及び引用発明
　原査定の拒絶の理由において引用した，本願の出願前に既に公知である，特開２００９−１９３４５３号公報（平成２１年８月２７日公開。以下，これを「引用例１」という。）には，関連する図面と共に，次の事項が記載されている。
Ａ　「【００１７】
［ブレードシステム］
　まず、
本発明のブレードシステムの実施形態
　図１は、本実施形態のブレードシステムの外観構成を示す斜視図、図２は、ブレードシステムの機能構成を示すブロック図である。
【００１８】
　本実施形態の
ブレードシステムは、
ＣＰＵブレード（CPU　Blade）１０（１０−１〜１０−ｎ）と、エンクロージャマネージャ（Enclosure　Manager、ＥＭ）４０とを備えている。
　ＣＰＵブレード１０は、１台でサーバコンピュータとしての機能を有するブレードであって、エンクロージャ（筐体）に一又は二以上収納されている。
各ＣＰＵブレード１０は、
ＣＰＵ１１と、North　Bridge１２と、South　Bridge１３と、システムメモリ１４と、ＢＭＣ（Baseboard　Management　Controller）２０とを有している
【００１９】
　
ＣＰＵ１１とNorth　Bridge１２とは、インタフェース３１を介して接続されている。ＣＰＵ１１とSouth　Bridge１３とは、インタフェース３２を介して接続されている
　
North　Bridge１２とSouth　Bridge１３とは、インタフェース３３を介して接続されている。North　Bridge１２とシステムメモリ１４とは、インタフェース３４を介して接続されている
　
South　Bridge１３とＢＭＣ２０とは、インタフェース３５、３６を介して接続されている
【００２０】
　システムメモリ１４は、図３に示すように、物理アドレスによって各メモリ空間が割り当てられている。
　この割り当てられるメモリ空間には、システムＲＡＭ空間、不揮発性メモリ空間、ＰＣＩメモリホール空間、システムマネージメントＲＡＭ空間、システムＲＡＭ空間、シャドウＲＡＭ空間、コンベンショナルＲＡＭ空間がある。
　システムマネージメントＲＡＭ空間には、システムマネージメントモード時のみ実行される命令が格納される。なお、システムマネージメントＲＡＭは、システムマネージメントモードのときだけアクセス可能な空間である。
　シャドウＲＡＭ空間には、ランタイムで実行される命令が格納される。
　コンベンショナルＲＡＭ空間には、POSTの実行速度を上げるために、POST中のみ実行される命令が格納される。
【００２１】
　
ＢＭＣ２０は、
ＢＭＣファームウェア（ＢＭＣ用管理手段）２１と、バスインタフェース制御部２２と、メモリインタフェース制御部２３と、ＫＣＳインタフェース制御部２４と、ネットワークインタフェース制御部２５と、システムＢＩＯＳイメージバッファ（ＢＭＣ用記憶手段）２６とを有している
　
ＢＭＣファームウェア２１は、ＢＭＣ２０の有する機能を制御するファームウェアである
【００２２】
　バスインタフェース制御部２２は、インタフェース３５を介してSouth　Bridge１３と接続されている。
　メモリインタフェース制御部２３は、バスインタフェース制御部２２とシステムＢＩＯＳイメージバッファ２６との間に接続されている。
　ＫＣＳインタフェース制御部２４は、バスインタフェース制御部２２と接続されている。
　ネットワークインタフェース制御部２５は、ＥＭ４０と接続されている。
【００２３】
　
システムＢＩＯＳイメージバッファ（ＢＭＣ用システムＢＩＯＳイメージバッファ）２６は、ＢＭＣファームウェア２１から送られてきたＣＰＵブレードシステムＢＩＯＳイメージを格納する
　ＢＩＯＳは、ＣＰＵ１１によって実行されるソフトウエアであって、ＣＰＵブレード１０に電源が供給されてから、ＯＳブートまでの間に実行されるＰＯＳＴ部分と、ＳＭＩ信号がＳＭＩ発生手段（図示せず）によってＣＰＵ１１へ通知されたときに実行されるＳＭＩコード部分とを有している。
【００２４】
　
ＥＭ４０は、ブレードシステム全体を管理，制御する機能を有しており、
ＥＭファームウェア（ＥＭ用管理手段）４１と、ネットワークインタフェース制御部（受信手段）４２と、ネットワークインタフェース制御部４３と、システムＢＩＯＳイメージバッファ４４と、不揮発性メモリ４５とを有している
【００２５】
　
ＥＭファームウェア４１は、ＥＭ４０の有する機能を制御するファームウェアである
　
ネットワークインタフェース制御部４２は、管理ＰＣ５０と接続されている
　
ネットワークインタフェース制御部４３は、ＢＭＣ２０と接続されている
　
ＣＰＵブレードシステムＢＩＯＳイメージバッファ（ＥＭ用システムＢＩＯＳイメージバッファ）４４は、ＣＰＵブレードシステムＢＩＯＳイメージを格納（記憶）する
　
また、ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４は、ＣＰＵブレード−ＢＩＯＳ対応テーブルを格納している。ＣＰＵブレード−ＢＩＯＳ対応テーブルは、
装置識別番号とバージョンとＣＰＵブレードシステムＢＩＯＳイメージとを要素として、これらを対応付けたテーブルである
【００２６】
　
不揮発性メモリ４５は、ＥＭファームウェア４１の命令やＣＰＵブレードシステムＢＩＯＳイメージデータを格納している
　なお、ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４と不揮発性メモリ４５とを併せて「ＥＭ用記憶手段」という。
　また、ＥＭ４０は、ＥＭファームウェア４１等が１枚の基板上に組み込まれてカード状に形成することができる（ＥＭカード）。」
Ｂ　「【００３０】
（システムＢＩＯＳイメージの獲得、更新）
　前提として、ＥＭ４０の不揮発性メモリ４５内にＣＰＵブレードシステムＢＩＯＳイメージが格納されているものとする。
　
ブレードシステム１のＡＣ電源をＯＮすることにより、ブレードシステム１を管理するＥＭ４０が起動する
　
ＥＭ４０のＥＭファームウェア４１は、不揮発性メモリ４５内に格納されているＣＰＵブレードシステムＢＩＯＳイメージを獲得し
ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４へ格納する
【００３１】
　また、
ＥＭファームウェア４１は、ネットワーク６０を介して、管理ＰＣ５０からＣＰＵブレードシステムＢＩＯＳイメージを獲得する
この獲得したＣＰＵブレードシステムＢＩＯＳイメージのバージョンと、ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４に格納されているＣＰＵブレードシステムＢＩＯＳイメージのバージョンとを比較する
比較の結果、管理ＰＣ５０から獲得したＣＰＵブレードシステムＢＩＯＳイメージのバージョンの方が新しい場合、ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４内のＣＰＵブレードシステムＢＩＯＳイメージを管理ＰＣ５０から獲得したＣＰＵブレードシステムＢＩＯＳイメージに更新する
【００３２】
　ＥＭファームウェア４１は、ブレードスロット（図示せず）に装着されたＣＰＵブレード１０の装置情報を獲得するために、ＣＰＵブレード１０上に実装されているＢＭＣ２０とＥＭ４０との間のインタフェース７０経由により、ＢＭＣ２０との通信を開始し、装置情報送信要求信号をＢＭＣ２０へ送信する（ステップ１６）。
　ＢＭＣ２０のＢＭＣファームウェア２１は、装置情報送信要求信号を受信すると、装置情報をＥＭ４０に送信する（ステップ１７）。これにより、ＥＭ４０は、ブレードスロットに実装されたＣＰＵブレード情報を獲得する（ステップ１８）。
【００３３】
　
ＢＭＣファームウェア２１は、
ＥＭ４０とＢＭＣ２０との間のインタフェース７０を経由して、ＣＰＵブレードシステムＢＩＯＳイメージ要求（システムＢＩＯＳイメージ送信要求）をＥＭ４０に送信する
【００３４】
　
ＥＭファームウェア４１は、
　検索の結果、
装置識別番号に対応するＣＰＵブレードシステムＢＩＯＳイメージがＣＰＵブレード−ＢＩＯＳ対応テーブルにおいて抽出されると、このＣＰＵブレードシステムＢＩＯＳイメージがＣＰＵブレードシステムＢＩＯＳイメージバッファ４４から取り出されＢＭＣ２０へ送信される
　
ＢＭＣファームウェア２１は、送信してきたＣＰＵブレードシステムＢＩＯＳイメージを受信し、これをシステムＢＩＯＳイメージバッファ２６に格納する
【００３５】
　
ＣＰＵブレード１０において、システムリセットが解除されると
、ＣＰＵ１１は、リセットベクタから命令実行を開始する
　
ＣＰＵ１１は、
リードリクエストを発行し
North　Bridge１２へ送信する
North　Bridge１２は、そのリードリクエストを受信すると、インタフェース３３を経由して、South　Bridge１３へ送信する
South　Bridge１３は、そのリードリクエストを受信すると、インタフェース３５を経由して、ＢＭＣ２０へ送信する
【００３６】
　
ＢＭＣ２０のバスインタフェース制御部２２は、そのリードリクエストを受信すると、
　メモリインタフェース２３は、そのリードリクエストをデコードすると、
システムＢＩＯＳイメージバッファ２６内のデータをレスポンスとし、インタフェース３５を経由して、South　Bridge１３へ送信する
South　Bridge１３は、そのレスポンスを受信すると、インタフェース３３を経由して、North　Bridge１２へ送信する
North　Bridge１２は、そのレスポンスを受信すると、インタフェース３１を経由して、ＣＰＵ１１へ送信する
　
ＣＰＵ１１は、そのレスポンスを受信すると、命令を実行していく
　以上上記Ａ及びＢより，引用例１には，次の発明（以下「引用発明」という。）が記載されているといえる。
「１又は複数のＣＰＵブレード（CPU　Blade）１０（１０−１〜１０−ｎ）と，エンクロージャマネージャ（Enclosure　Manager，ＥＭ）４０とを備えた，ブレードシステムであって，
　各ＣＰＵブレード１０は，ＣＰＵ１１と，North　Bridge１２と，South　Bridge１３と，システムメモリ１４と，ＢＭＣ（Baseboard　Management　Controller）２０とを有し，
　ＣＰＵ１１とNorth　Bridge１２とは，インタフェース３１を介して接続され，ＣＰＵ１１とSouth　Bridge１３とは，インタフェース３２を介して接続され，
　North　Bridge１２とSouth　Bridge１３とは，インタフェース３３を介して接続され，North　Bridge１２とシステムメモリ１４とは，インタフェース３４を介して接続され，South　Bridge１３とＢＭＣ２０とは，インタフェース３５，３６を介して接続され，
　ＢＭＣ２０は，ＢＭＣファームウェア（ＢＭＣ用管理手段）２１と，バスインタフェース制御部２２と，メモリインタフェース制御部２３と，ＫＣＳインタフェース制御部２４と，ネットワークインタフェース制御部２５と，システムＢＩＯＳイメージバッファ（ＢＭＣ用記憶手段）２６とを有し，
　ＢＭＣファームウェア２１は，ＢＭＣ２０の有する機能を制御するファームウェアであり，
　システムＢＩＯＳイメージバッファ（ＢＭＣ用システムＢＩＯＳイメージバッファ）２６は，ＢＭＣファームウェア２１から送られてきたＣＰＵブレードシステムＢＩＯＳイメージを格納し，
　ＥＭ４０は，ブレードシステム全体を管理，制御する機能を有し，ＥＭファームウェア（ＥＭ用管理手段）４１と，ネットワークインタフェース制御部（受信手段）４２と，ネットワークインタフェース制御部４３と，システムＢＩＯＳイメージバッファ４４と，不揮発性メモリ４５とを有し，
　ＥＭファームウェア４１は，ＥＭ４０の有する機能を制御するファームウェアであり，
　ネットワークインタフェース制御部４２は，管理ＰＣ５０と接続され，
　ネットワークインタフェース制御部４３は，ＢＭＣ２０と接続され，
　ＣＰＵブレードシステムＢＩＯＳイメージバッファ（ＥＭ用システムＢＩＯＳイメージバッファ）４４は，ＣＰＵブレードシステムＢＩＯＳイメージを格納（記憶）し，
　また，ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４は，ＣＰＵブレード−ＢＩＯＳ対応テーブルを格納していて，ＣＰＵブレード−ＢＩＯＳ対応テーブルは，装置識別番号とバージョンとＣＰＵブレードシステムＢＩＯＳイメージとを要素として，これらを対応付けたテーブルであり，
　不揮発性メモリ４５は，ＥＭファームウェア４１の命令やＣＰＵブレードシステムＢＩＯＳイメージデータを格納し，
　ブレードシステム１のＡＣ電源をＯＮすることにより，ブレードシステム１を管理するＥＭ４０が起動し，
　ＥＭ４０のＥＭファームウェア４１は，不揮発性メモリ４５内に格納されているＣＰＵブレードシステムＢＩＯＳイメージを獲得し，ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４へ格納し，
　ＥＭファームウェア４１は，ネットワーク６０を介して，管理ＰＣ５０からＣＰＵブレードシステムＢＩＯＳイメージを獲得し，この獲得したＣＰＵブレードシステムＢＩＯＳイメージのバージョンと，ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４に格納されているＣＰＵブレードシステムＢＩＯＳイメージのバージョンとを比較し，比較の結果，管理ＰＣ５０から獲得したＣＰＵブレードシステムＢＩＯＳイメージのバージョンの方が新しい場合，ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４内のＣＰＵブレードシステムＢＩＯＳイメージを管理ＰＣ５０から獲得したＣＰＵブレードシステムＢＩＯＳイメージに更新し，
　ＢＭＣファームウェア２１は，ＥＭ４０とＢＭＣ２０との間のインタフェース７０を経由して，ＣＰＵブレードシステムＢＩＯＳイメージ要求（システムＢＩＯＳイメージ送信要求）をＥＭ４０に送信し，
　ＥＭファームウェア４１は，装置識別番号に対応するＣＰＵブレードシステムＢＩＯＳイメージがＣＰＵブレード−ＢＩＯＳ対応テーブルにおいて抽出されると，このＣＰＵブレードシステムＢＩＯＳイメージがＣＰＵブレードシステムＢＩＯＳイメージバッファ４４から取り出されＢＭＣ２０へ送信され，
　ＢＭＣファームウェア２１は，送信されてきたＣＰＵブレードシステムＢＩＯＳイメージを受信し，これをシステムＢＩＯＳイメージバッファ２６に格納し，
　ＣＰＵブレード１０において，システムリセットが解除されると，ＣＰＵ１１は，リセットベクタから命令実行を開始し，
　ＣＰＵ１１は，リードリクエストを発行し，North　Bridge１２へ送信し，North　Bridge１２は，そのリードリクエストを受信すると，インタフェース３３を経由して，South　Bridge１３へ送信し，South　Bridge１３は，そのリードリクエストを受信すると，インタフェース３５を経由して，ＢＭＣ２０へ送信し，
　ＢＭＣ２０のバスインタフェース制御部２２は，そのリードリクエストを受信すると，システムＢＩＯＳイメージバッファ２６内のデータをレスポンスとし，インタフェース３５を経由して，South　Bridge１３へ送信し，South　Bridge１３は，そのレスポンスを受信すると，インタフェース３３を経由して，North　Bridge１２へ送信し，North　Bridge１２は，そのレスポンスを受信すると，インタフェース３１を経由して，ＣＰＵ１１へ送信し，
　ＣＰＵ１１は，そのレスポンスを受信すると，命令を実行していく
ブレードシステム。」
２　引用例２に記載された事項
　原査定の拒絶の理由において引用した，本願の出願前に既に公知である，特開２０１２−１５０５４３号公報（平成２４年８月９日公開。以下，これを「引用例２」という。）には，関連する図面と共に，次の事項が記載されている。
Ｃ　「【００１８】
　本発明によれば、
複数のマザーボードを格納した集合型のＰＣシステムにおいて、ＢＩＯＳを格納する記憶装置の削減が可能となるファームウェア管理システム
Ｄ　「【００２１】
　
ファームウェア管理システム１は、情報処理装置１０及び管理装置２０を備える構成である。情報処理装置１０は、複数のマザーボード１１０ａ〜１１０ｎ、及びバックプレーン１２０を備える
【００２２】
　複数のマザーボード１１０ａ〜１１０ｎは、同一種類のマザーボードでなくてもよい。すなわち、情報処理装置１０は、別の種類のマザーボードを複数備えることが可能である。
【００２３】
　
マザーボード１１０ａは、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）１１１ａ、補助記憶装置１１２ａ、主記憶装置１１３ａ、及びチップセット１１４ａを備える
Ｅ　「【００４２】
　
マザーボード１１０ａへのＤＣ電源が投入されると、
ＣＰＵ１１１ａ内の全てのレジスタが初期化される（Ｓ２０）。レジスタの初期化後に、ＣＰＵ１１１ａは、命令フェッチを開始する（Ｓ２１）。命令フェッチの開始に応じて、ＣＰＵ１１１ａは、ＢＩＯＳイメージのリードリクエストをバックプレーン１２０内のＢＩＯＳイメージバッファ制御部１２２に対して発行する
【００４３】
　ＢＩＯＳイメージバッファ１２３ａは、リードリクエストに応じてＢＩＯＳを転送する（Ｓ２５）。ＢＩＯＳを受信したＢＩＯＳイメージバッファ制御部１２２は、当該ＢＩＯＳをＣＰＵ１１１ａに転送する（Ｓ２６）。ＣＰＵ１１１ａは、命令を順次実行し、ＢＩＯＳを主記憶装置１１３ａにコピーする。主記憶装置１１３ａにコピーされたＢＩＯＳは適宜実行される。
【００４４】
　前述のように、バックプレーン１２０内には、マザーボード１１０ａ〜１１０ｎの各々に対応するＢＩＯＳを記憶するＢＩＯＳイメージバッファ１２３ａ〜１２３ｎが備えられている。そのため、マザーボード１１０ａへのＤＣ電源時に、当該マザーボード１１０ａに対応するＢＩＯＳイメージバッファ１２３ａを参照することにより、適切にＢＩＯＳを使用可能となる。」
Ｆ　「【００６１】
　なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、本実施の形態にかかる
上述のファームウェア管理システムをブレードシステムに適応することも可能である
【００６２】
　
ブレードシステムとは、ブレード収納ユニットと呼ばれる筺体内にＣＰＵブレードと呼ばれるブレード型のサーバを複数台収納する
【００６３】
　ブレードシステムの利点として、複数サーバをブレード収納ユニット内に管理できるため、運用管理が容易になる点が挙げられる。加えて、サーバ間あるいはサーバとスイッチ間をブレード収納ユニット内に装備されたバックプレーンと呼ばれる基盤により接続できるため、ケーブル配線を大幅に削減できる。さらに、ＣＰＵブレードやスイッチモジュールは、ブレードシステム全体を停止させることなく独立して挿抜可能であり、ブレードシステムの増設が容易に行える。故障の際にもモジュールの交換を容易に行うことができる。以上、説明したように、ブレードシステムは、サーバ統合を容易に実現可能である。ＣＰＵブレードは、ＣＰＵ、ＨＤＤ（ハードディスクドライブ）、メモリ、Ｉ／Ｏバス、ストレージ等が１枚の基板上に搭載し、サーバ装置として動作可能である。
【００６４】
　
ＣＰＵブレードを用いたブレードシステムにおいても上述のファーム管理システムの動作概念を適用することが可能
…（中略）…
【００６９】
　さらに、
ＣＰＵブレードに実装されているＢＭＣ（Ｂａｓｅｂｏａｒｄ　Ｍａｎａｇｅｍｅｎｔ　Ｃｏｎｔｒｏｌｌｅｒ）のファームウェアについても図１に示したシステムの構成を応用できる
【００７０】
　
ＣＰＵブレード６０は、マザーボード１１０ａ〜１１０ｎに対応する。ミッドプレーン７０は、バックプレーン１２０に対応する。バスインターフェイス制御部７１は、バスインターフェイス制御部１２１ａ〜１２１ｎに対応する。ＢＭＣＦＷイメージバッファ制御部７２は、ＢＩＯＳイメージバッファ制御部１２２に対応する。ＢＭＣＦＷイメージバッファ７３ａ〜７３ｎは、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎに対応する
３　引用例３に記載された事項
　原査定の拒絶の理由において引用した，本願の出願前に既に公知である，特開２０１３−１６１２１０号公報（平成２５年８月１９日公開。以下，これを「引用例３」という。）には，関連する図面と共に，次の事項が記載されている。
Ｇ　「【００２２】
　
ＣＰＵ１１は、起動時にファームウェアであるＢＩＯＳ１１２を実行し、ＢＭＣ３１１は、ファームウェアであるＢＭＣＦＷ（Baseboard Management Controller Firm Ware）３１３を実行する
Ｈ　「【００４１】
　まず、
ＡＣ電源がＯＮにされると、ＢＭＣ３１１は、図示しないメモリからＢＭＣＦＷ３１３のプログラムの情報を読み出して実行し、ＢＭＣＦＷ３１３は、各構成部品のＦＲＵ情報にアクセスして情報を確認（取得）する（ステップＳａ１）
５　引用例４に記載された事項
　原査定の拒絶の理由において引用した，本願の出願前に既に公知である，特開２００８−１８１４４２号公報（平成２０年８月７日公開。以下，これを「引用例４」という。）には，関連する図面と共に，次の事項が記載されている。
Ｉ　「【００４５】
　次に、図７を参照して、実施例としてシステムが起動するまでの動作について詳細に説明する。
　（１）ステップＳ２０１
　
最初に、システムのＡＣ電源をＯｎする
　（２）ステップＳ２０２
　
ＢＭＣ２０９は、ＡＣ電源がＯｎされると、不揮発性半導体メモリ２１０内の固定された位置に存在するＢＭＣのＦｉｒｍＷａｒｅのＢｏｏｔ　Ｂｌｏｃｋより起動され、ＤＣ電源がＯｎされる前にＢＩＯＳを起動できるように準備をする。ここでは準備として、ＢＭＣ２０９は初期化される
　（３）ステップＳ２０３
　
次に、システムのＤＣ電源をＯｎする。ＤＣ電源をＯｎする場合、ＢＩＯＳの起動の準備が完了した後、プログラム制御による自律的な起動が好適である
　（４）ステップＳ２０４
　
ＢＭＣ２０９は、ＤＣ電源がＯｎされると、不揮発性半導体メモリ２１０内にあるＢＩＯＳの領域の情報をテーブル４０１より取得する。そして、アドレスデコーダ２０７とセレクタ２０８を制御することで、取得したＢＩＯＳの領域をＣＰＵ１０１のアドレス空間にマップする
　（５）ステップＳ２０５
　ＣＰＵ１０１は、そのマップされたＢＩＯＳを実行し、システムを起動する。」
第６　対比・判断
１　本願発明１について
（１）対比
　本願発明１と引用発明とを対比する。
（あ）引用発明の「１又は複数のＣＰＵブレード（CPU　Blade）１０（１０−１〜１０−ｎ）」，「ＣＰＵ１１」，「North　Bridge１２と，South　Bridge１３」，「システムメモリ１４」，「ＢＭＣ（Baseboard　Management　Controller）２０」，「エンクロージャマネージャ（Enclosure　Manager，ＥＭ）４０」及び「ブレードシステム」は，それぞれ本願発明１の「１または複数のブレードサーバ」，「ＣＰＵ」，「チップセット」，「システムメモリ」，「ＢＭＣ」，「エンクロージャマネージャ」及び「ブレードシステム」に相当する。
（い）引用発明の「システムメモリ１４」は，「ＣＰＵ１１」が処理を実行する際に用いるものであることは明らかである。
　また引用発明の「ＢＭＣ２０」は，「ネットワークインタフェース制御部２５」を有し，「ＥＭ４０」は，「ネットワークインタフェース制御部（受信手段）４２」及び「ネットワークインタフェース制御部４３」を有し，「ＥＭ４０とＢＭＣ２０との間のインタフェース７０」を介して「ＢＭＣ２０と接続され」るものであるから，引用発明は“インタフェースを介してエンクロージャマネージャに接続されたＢＭＣ”を有することは明らかである。
　さらに，引用発明の「North　Bridge１２とシステムメモリ１４とは，インタフェース３４を介して接続され，South　Bridge１３とＢＭＣ２０とは，インタフェース３５，３６を介して接続され」ていることから，引用発明は“前記システムメモリおよび前記ＢＭＣと，それぞれインタフェースを介して接続されるチップセット”を有している。
　以上のことから，上記（あ）の認定も踏まえると，引用発明と本願発明１とは，下記の点で相違するものの，“ＣＰＵと，該ＣＰＵが処理の実行において使用するシステムメモリと，インタフェースを介してエンクロージャマネージャに接続されたＢＭＣと，前記システムメモリおよび前記ＢＭＣと，それぞれインタフェースを介して接続されるチップセットとを備え”る“１または複数のブレードサーバ”を有する点で一致する。
（う）引用発明は，「ＣＰＵブレード１０において，システムリセットが解除されると，ＣＰＵ１１は，リセットベクタから命令実行を開始し，
　ＣＰＵ１１は，リードリクエストを発行し，North　Bridge１２へ送信し，North　Bridge１２は，そのリードリクエストを受信すると，インタフェース３３を経由して，South　Bridge１３へ送信し，South　Bridge１３は，そのリードリクエストを受信すると，インタフェース３５を経由して，ＢＭＣ２０へ送信し，
　ＢＭＣ２０のバスインタフェース制御部２２は，そのリードリクエストを受信すると，システムＢＩＯＳイメージバッファ２６内のデータをレスポンスとし，インタフェース３５を経由して，South　Bridge１３へ送信し，South　Bridge１３は，そのレスポンスを受信すると，インタフェース３３を経由して，North　Bridge１２へ送信し，North　Bridge１２は，そのレスポンスを受信すると，インタフェース３１を経由して，ＣＰＵ１１へ送信」するが，当該「システムＢＩＯＳイメージバッファ２６内のデータ」は，「ＢＭＣファームウェア２１」が，「ＥＭ４０とＢＭＣ２０との間のインタフェース７０を経由して，ＣＰＵブレードシステムＢＩＯＳイメージ要求（システムＢＩＯＳイメージ送信要求）をＥＭ４０に送信し」，「ＥＭファームウェア４１」が，「装置識別番号に対応するＣＰＵブレードシステムＢＩＯＳイメージがＣＰＵブレード−ＢＩＯＳ対応テーブルにおいて抽出され」て，「ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４から取り出され」たものであり，「ＣＰＵブレードシステムＢＩＯＳイメージ」が「ＢＭＣ２０へ送信され」，「ＢＭＣファームウェア２１」によって，送信されてきた「ＣＰＵブレードシステムＢＩＯＳイメージ」が「システムＢＩＯＳイメージバッファ２６に格納」されたものであり，当該「ＣＰＵブレードシステムＢＩＯＳイメージ」は，本願発明１の「ＢＩＯＳファームウエア」に対応するといえる。
　そして，「North　Bridge１２」及び「South　Bridge１３」が，上記「リードリクエスト」や「レスポンス」の処理を行うのは，「システムリセットが解除」されて，「ＣＰＵ１１」が「リセットベクタから命令実行を開始」した後であることから，所定のＤＣ電源が投入された後であることは当業者にとって明らかであり，また，当該処理にあたって，所定の命令コードが存在することも当業者にとって明らかである。
　上記（あ）の認定も踏まえ，以上を総合すると，引用発明は，“チップセット”が，“ＤＣ電源が投入されると，予め格納された第２の命令コードにしたがって，ＢＭＣを介してエンクロージャマネージャからＢＩＯＳファームウエアを読み出”しているともいい得ることから，引用発明と本願発明１とは，下記の点で相違するものの，“前記チップセットは，ＤＣ電源が投入されると，予め格納された第２の命令コードにしたがって，前記ＢＭＣを介して前記エンクロージャマネージャからＢＩＯＳファームウエアを読み出”す点で一致する。
（え）引用発明の「ＥＭ４０」は，「不揮発性メモリ４５」を備え，当該「不揮発性メモリ４５」は，「ＥＭファームウェア４１の命令やＣＰＵブレードシステムＢＩＯＳイメージデータを格納」するものであり，上記（う）の認定も踏まえれば，引用発明と本願発明１とは，下記の点で相違するものの，“エンクロージャマネージャ”が“前記ブレードサーバに対する前記ＢＩＯＳファームウエアを格納する不揮発性メモリ”を備える点で一致する。
（お）引用発明は，「ＢＭＣファームウェア２１」が「ＥＭ４０とＢＭＣ２０との間のインタフェース７０を経由して，ＣＰＵブレードシステムＢＩＯＳイメージ要求（システムＢＩＯＳイメージ送信要求）をＥＭ４０に送信」し，「ＥＭファームウェア４１」が「装置識別番号に対応するＣＰＵブレードシステムＢＩＯＳイメージがＣＰＵブレード−ＢＩＯＳ対応テーブルにおいて抽出されると，このＣＰＵブレードシステムＢＩＯＳイメージがＣＰＵブレードシステムＢＩＯＳイメージバッファ４４から取り出されＢＭＣ２０へ送信され」るものであり，上記（あ）の認定も踏まえれば，引用発明と本願発明１とは，“エンクロージャマネージャ”が“前記ＢＭＣから，前記ＢＩＯＳファームウエアの読み出し要求を受けると，前記メモリに格納される，当該読み出し要求を送出した前記ＢＭＣに関連付けられた前記ブレードサーバに対する前記ＢＩＯＳファームウエアを読み出すコントローラ”を備える点で一致する。
（か）以上，（あ）乃至（お）の検討から，引用発明と本願発明１とは，次の一致点及び相違点を有する。
〈一致点〉
　ＣＰＵと，該ＣＰＵが処理の実行において使用するシステムメモリと，インタフェースを介してエンクロージャマネージャに接続されたＢＭＣと，前記システムメモリおよび前記ＢＭＣと，それぞれインタフェースを介して接続されるチップセットとを備え，
　前記チップセットは，ＤＣ電源が投入されると，予め格納された第２の命令コードにしたがって，前記ＢＭＣを介して前記エンクロージャマネージャからＢＩＯＳファームウエアを読み出す，
１または複数のブレードサーバと，
　前記ブレードサーバに対する前記ＢＩＯＳファームウエアを格納する不揮発性メモリと，
　前記ＢＭＣから，前記ＢＩＯＳファームウエアの読み出し要求を受けると，前記メモリに格納される，当該読み出し要求を送出した前記ＢＭＣに関連付けられた前記ブレードサーバに対する前記ＢＩＯＳファームウエアを読み出すコントローラとを備える
前記エンクロージャマネージャと
　を備えたブレードシステム。
〈相違点１〉
　本願発明１は，「ＢＭＣとインタフェースを介して接続されるＢＭＣメモリ」を有するのに対し，引用発明は，「ＢＭＣ２０」が「ＢＭＣファームウェア（ＢＭＣ用管理手段）２１」，「メモリインタフェース制御部２３」，「システムＢＩＯＳイメージバッファ（ＢＭＣ用記憶手段）２６」などを有するものの，いずれもＢＭＣメモリであるとの特定がなされていない点。
〈相違点２〉
　本願発明１は，「前記ＢＭＣは、ＡＣ電源が投入されると、予め格納された第１の命令コードにしたがって、自身と前記ＢＭＣメモリの初期化を行うと共に、前記エンクロージャマネージャからＢＭＣファームウエアを読み出し、当該読み出したＢＭＣファームウエアを前記初期化された前記ＢＭＣメモリにロードすると共に実行」するものであるのに対し，引用発明は，「ブレードシステム１のＡＣ電源をＯＮすることにより，ブレードシステム１を管理するＥＭ４０が起動」し，「ＥＭ４０のＥＭファームウェア４１」が「不揮発性メモリ４５内に格納されているＣＰＵブレードシステムＢＩＯＳイメージを獲得し，ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４へ格納」し，「ＢＭＣファームウェア２１」が「ＥＭ４０とＢＭＣ２０との間のインタフェース７０を経由して，ＣＰＵブレードシステムＢＩＯＳイメージ要求（システムＢＩＯＳイメージ送信要求）をＥＭ４０に送信」し，「ＥＭファームウェア４１」が「ＣＰＵブレードシステムＢＩＯＳイメージ」を「ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４から取り出」して「ＢＭＣ２０へ送信」し，「ＢＭＣファームウェア２１は，送信されてきたＣＰＵブレードシステムＢＩＯＳイメージを受信し，これをシステムＢＩＯＳイメージバッファ２６に格納」するものであるが，「ＢＭＣメモリの初期化」や「読み出したＢＭＣファームウエアを前記初期化された前記ＢＭＣメモリにロードすると共に実行」することなどを特定するものではない点。
〈相違点３〉
　本願発明１の「チップセット」は，「読み出したＢＩＯＳファームウエアを前記システムメモリにロードすると共に実行する」ものであるのに対し，引用発明は，「レスポンス」である「システムＢＩＯＳイメージバッファ２６内のデータ」が「South　Bridge１３」に送信され，「South　Bridge１３は，そのレスポンス」を「North　Bridge１２へ送信し，North　Bridge１２は，そのレスポンスを受信すると，インタフェース３１を経由して，ＣＰＵ１１へ送信」することは特定されるものの，「South　Bridge１３」や「North　Bridge１２」が，読み出した「システムＢＩＯＳイメージバッファ２６内のデータ」を「システムメモリ１４」にロードすると共に実行することは特定されていない点。
〈相違点４〉
　本願発明１の「エンクロージャマネージャ」に備えられる「不揮発性メモリ」が，「ＢＩＯＳファームウエア」のほか「ＢＭＣファームウエア」を格納するものであるのに対し，引用発明の「ＥＭ４０」に備えられる「不揮発性メモリ４５」には，「ＥＭファームウェア４１の命令やＣＰＵブレードシステムＢＩＯＳイメージデータ」は格納されるものの，「ＢＭＣファームウエア」を格納することが特定されていない点。
〈相違点５〉
　本願発明１が，「ＢＭＣ」から，「前記ＢＭＣファームウエア」の「読み出し要求を受けると、前記不揮発性メモリに格納される、当該読み出し要求を送出した前記ＢＭＣに関連付けられた前記ブレードサーバに対する前記ＢＭＣファームウエア」を「エンクロージャマネージャ」が備える「コントローラ」が読み出すのに対し，引用発明の「ＢＭＣ２０」は，「ＢＭＣファームウェア（ＢＭＣ用管理手段）２１」を有し，「ＥＭ４０」が有する「ＥＭファームウェア４１」により，「装置識別番号に対応するＣＰＵブレードシステムＢＩＯＳイメージ」を「ＢＭＣ２０へ送信」するものの，ＢＭＣファームウエアを「ＥＭ４０」の「ＥＭファームウェア４１」が読み出すことは特定されていない点。
〈相違点６〉
　本願発明１は，「コントローラは、自システムに、前記ＡＣ電源及び前記ＤＣ電源が投入される前に、前記コントローラを管理する管理ＰＣと通信を行い、前記ＢＭＣファームウエアと前記ＢＩＯＳファームウエアとを前記不揮発性メモリに格納する」のに対し，引用発明は，「ＥＭファームウェア４１は，ネットワーク６０を介して，管理ＰＣ５０からＣＰＵブレードシステムＢＩＯＳイメージを獲得し，この獲得したＣＰＵブレードシステムＢＩＯＳイメージのバージョンと，ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４に格納されているＣＰＵブレードシステムＢＩＯＳイメージのバージョンとを比較し，比較の結果，管理ＰＣ５０から獲得したＣＰＵブレードシステムＢＩＯＳイメージのバージョンの方が新しい場合，ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４内のＣＰＵブレードシステムＢＩＯＳイメージを管理ＰＣ５０から獲得したＣＰＵブレードシステムＢＩＯＳイメージに更新」するものであり，「前記ＡＣ電源及び前記ＤＣ電源」の投入と「管理ＰＣ５０」との通信のタイミングや，「ＣＰＵブレードシステムＢＩＯＳイメージ」のほかにＢＭＣファームウエアの不揮発性メモリへの格納については特定されていない点。
（２）相違点についての判断
　事案に鑑み，先に上記相違点４及び５について検討する。
　引用発明は，「ＢＭＣ２０の有する機能を制御するファームウェア」であるところの「ＢＭＣファームウェア２１」を「ＢＭＣ２０」が有し，当該「ＢＭＣファームウェア２１」が「ＥＭ４０とＢＭＣ２０との間のインタフェース７０を経由して，ＣＰＵブレードシステムＢＩＯＳイメージ要求（システムＢＩＯＳイメージ送信要求）をＥＭ４０に送信」したり，「装置識別番号に対応するＣＰＵブレードシステムＢＩＯＳイメージ」が「ＥＭ４０」側の「ＣＰＵブレードシステムＢＩＯＳイメージバッファ４４」から取り出されて「ＢＭＣ２０」の「ＢＭＣファームウェア２１」が「これをシステムＢＩＯＳイメージバッファ２６に格納」したりするものである。このことはすなわち，引用発明において，「ＢＭＣファームウェア２１」自体を「ＥＭ４０」側から取得する動機付けを欠くものといわざるを得ない。
　この点，すなわちエンクロージャマネージャ側からＢＭＣファームウエアをＢＭＣ側に送信して，ＢＭＣが当該送信されたＢＭＣファームウエアによって動作を行うことは，その他引用例２乃至４の上記記載事項Ｃ乃至Ｉにも記載がなく，当業者といえども，引用発明及び引用例２乃至４に記載の技術に基づいて本願発明１を容易に発明できたとまではいえない。
　したがって，上記その余の相違点について判断するまでもなく，本願発明１は，当業者であっても，引用発明及び引用例２乃至４に記載された技術的事項に基づいて容易に発明できたものとはいえない。
２　本願発明２について
　本願発明２も，本願発明１の上記相違点４及び５と同様の構成を備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明及び引用例２乃至４に記載された技術的事項に基づいて容易に発明できたものとはいえない。
第７　原査定について
＜特許法２９条２項について＞
　審判請求時の補正により，本願発明１及び２は，上記第４に示したとおりに補正され，上記第６に示したとおり，当業者であっても，拒絶査定において引用された引用文献１乃至４（上記第５における引用例１乃至４）に基づいて，容易に発明できたものとはいえない。したがって，原査定の理由を維持することはできない。
第８　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。