(57)【要約】  半導体結晶層形成基板の上に、第１半導体結晶層、第２半導体結晶層および第３半導体結晶層をこの順に有し、第１半導体結晶層の第１エッチング剤によるエッチング速度および第３半導体結晶層の第１エッチング剤によるエッチング速度の何れもが、第２半導体結晶層の第１エッチング剤によるエッチング速度よりも大きく、第１半導体結晶層の第２エッチング剤によるエッチング速度および第３半導体結晶層の第２エッチング剤によるエッチング速度の何れもが、第２半導体結晶層の第２エッチング剤によるエッチング速度よりも小さい半導体基板を提供する。
2014017063.tif 000002
【特許請求の範囲】
【請求項１】
半導体結晶層形成基板の上に、第１半導体結晶層、第２半導体結晶層および第３半導体結晶層を有し、前記半導体結晶層形成基板、前記第１半導体結晶層、前記第２半導体結晶層および前記第３半導体結晶層が、前記半導体結晶層形成基板、前記第１半導体結晶層、前記第２半導体結晶層、前記第３半導体結晶層、の順に位置し、
前記第１半導体結晶層の第１エッチング剤によるエッチング速度および前記第３半導体結晶層の前記第１エッチング剤によるエッチング速度の何れもが、前記第２半導体結晶層の前記第１エッチング剤によるエッチング速度よりも大きく、
前記第１半導体結晶層の第２エッチング剤によるエッチング速度および前記第３半導体結晶層の前記第２エッチング剤によるエッチング速度の何れもが、前記第２半導体結晶層の前記第２エッチング剤によるエッチング速度よりも小さい
半導体基板。
【請求項２】
第４半導体結晶層をさらに有し、前記半導体結晶層形成基板、前記第１半導体結晶層、前記第２半導体結晶層、前記第３半導体結晶層および前記第４半導体結晶層が、前記半導体結晶層形成基板、前記第１半導体結晶層、前記第２半導体結晶層、前記第３半導体結晶層、前記第４半導体結晶層の順に位置し、
前記第１半導体結晶層の第１エッチング剤によるエッチング速度および前記第３半導体結晶層の前記第１エッチング剤によるエッチング速度の何れもが、前記第４半導体結晶層の前記第１エッチング剤によるエッチング速度よりも大きく、
前記第１半導体結晶層の第２エッチング剤によるエッチング速度および前記第３半導体結晶層の前記第２エッチング剤によるエッチング速度の何れもが、前記第４半導体結晶層の前記第２エッチング剤によるエッチング速度よりも小さい
請求項１に記載の半導体基板。
【請求項３】
前記半導体結晶層形成基板の前記第１エッチング剤によるエッチング速度が、前記第２半導体結晶層の前記第１エッチング剤によるエッチング速度と同等であり、
前記半導体結晶層形成基板の前記第２エッチング剤によるエッチング速度が、前記第２半導体結晶層の前記第２エッチング剤によるエッチング速度と同等である
請求項１に記載の半導体基板。
【請求項４】
前記半導体結晶層形成基板がＩｎＰからなり、前記第１半導体結晶層および前記第３半導体結晶層がＩｎＧａＡｓまたはＩｎＡｓからなり、前記第２半導体結晶層がＩｎＰからなる
請求項１に記載の半導体基板。
【請求項５】
前記半導体結晶層形成基板がＩｎＰからなり、前記第１半導体結晶層および前記第３半導体結晶層がＩｎＧａＡｓまたはＩｎＡｓからなり、前記第２半導体結晶層および前記第４半導体結晶層がＩｎＰからなる
請求項２に記載の半導体基板。
【請求項６】
前記第３半導体結晶層が半導体積層構造であり、
前記半導体積層構造が、ＩｎＰに格子整合または擬格子整合する、複数の半導体層からなる
請求項４に記載の半導体基板。
【請求項７】
前記半導体結晶層形成基板がＧａＡｓまたはＧｅからなり、前記第１半導体結晶層および前記第３半導体結晶層がＳｉＧｅからなり、前記第２半導体結晶層がＧｅからなる
請求項１に記載の半導体基板。
【請求項８】
前記半導体結晶層形成基板がＧａＡｓまたはＧｅからなり、前記第１半導体結晶層および前記第３半導体結晶層がＳｉＧｅからなり、前記第２半導体結晶層および前記第４半導体結晶層がＧｅからなる
請求項２に記載の半導体基板。
【請求項９】
半導体結晶層形成基板の上に、第１半導体結晶層、第２半導体結晶層および第３半導体結晶層を、前記第１半導体結晶層、前記第２半導体結晶層、前記第３半導体結晶層の順に、エピタキシャル成長法により形成するステップを有し、
前記第１半導体結晶層、前記第２半導体結晶層および前記第３半導体結晶層が、前記第１半導体結晶層の第１エッチング剤によるエッチング速度および前記第３半導体結晶層の前記第１エッチング剤によるエッチング速度の何れもが、前記第２半導体結晶層の前記第１エッチング剤によるエッチング速度よりも大きく、前記第１半導体結晶層の第２エッチング剤によるエッチング速度および前記第３半導体結晶層の前記第２エッチング剤によるエッチング速度の何れもが、前記第２半導体結晶層の前記第２エッチング剤によるエッチング速度よりも小さいものである
半導体基板の製造方法。
【請求項１０】
半導体結晶層形成基板の上に、第１半導体結晶層、第２半導体結晶層、第３半導体結晶層および第４半導体結晶層を、前記第１半導体結晶層、前記第２半導体結晶層、前記第３半導体結晶層、前記第４半導体結晶層の順に、エピタキシャル成長法により形成するステップを有し、
前記第１半導体結晶層、前記第２半導体結晶層、前記第３半導体結晶層および前記第４半導体結晶層が、前記第１半導体結晶層の第１エッチング剤によるエッチング速度および前記第３半導体結晶層の前記第１エッチング剤によるエッチング速度の何れもが、前記第２半導体結晶層の前記第１エッチング剤によるエッチング速度および前記第４半導体結晶層の前記第１エッチング剤によるエッチング速度の何れよりも大きく、前記第１半導体結晶層の第２エッチング剤によるエッチング速度および前記第３半導体結晶層の前記第２エッチング剤によるエッチング速度の何れもが、前記第２半導体結晶層の前記第２エッチング剤によるエッチング速度および前記第４半導体結晶層の前記第２エッチング剤によるエッチング速度の何れよりも小さいものである
半導体基板の製造方法。
【請求項１１】
請求項１に記載の半導体基板の上に第１カバー層のパターンを形成するステップと、
前記第１カバー層をマスクとし、前記第３半導体結晶層をエッチングする第１エッチングステップと、
前記第１エッチングステップでパターニングされた前記第３半導体結晶層を覆う第２カバー層のパターンを形成するステップと、
前記第２カバー層をマスクとし、前記第２エッチング剤を用いて、前記第２半導体結晶層をエッチングする第２エッチングステップと、
前記第１半導体結晶層を、前記第１エッチング剤を用いたエッチングにより除去し、前記第２カバー層で覆われた前記第２半導体結晶層および前記第３半導体結晶層を前記半導体結晶層形成基板から分離するステップと
を有する複合基板の製造方法。
【請求項１２】
前記第１エッチングステップにおいて、前記第１エッチング剤を用いて前記第３半導体結晶層をエッチングする
請求項１１に記載の複合基板の製造方法。
【請求項１３】
前記第２カバー層が、前記第３半導体結晶層を覆うとともに、前記半導体結晶層形成基板の裏面および側面を覆う
請求項１１に記載の複合基板の製造方法。
【請求項１４】
請求項１に記載の半導体基板の上に第１カバー層のパターンを形成するステップと、
前記第１カバー層をマスクとし、前記第３半導体結晶層をエッチングする第１エッチングステップと、
前記第１カバー層または前記第１エッチングステップでパターニングされた前記第３半導体結晶層をマスクとし、前記第２エッチング剤を用いて、前記第２半導体結晶層をエッチングする第２エッチングステップと、
前記第１エッチングステップでパターニングされた前記第３半導体結晶層および前記第２エッチングステップでパターニングされた前記第２半導体結晶層を覆う第３カバー層のパターンを形成するステップと、
前記第１半導体結晶層を、前記第１エッチング剤を用いたエッチングにより除去し、前記第３カバー層で覆われた前記第２半導体結晶層および前記第３半導体結晶層を前記半導体結晶層形成基板から分離するステップと
を有する複合基板の製造方法。
【請求項１５】
前記第３カバー層が、前記第３半導体結晶層および前記第２半導体結晶層を覆うとともに、前記半導体結晶層形成基板の裏面および側面を覆う
請求項１４に記載の複合基板の製造方法。
【請求項１６】
請求項２に記載の半導体基板の上に第１カバー層のパターンを形成するステップと、
前記第１カバー層をマスクとし、前記第４半導体結晶層をエッチングする第１エッチングステップと、
前記第１カバー層または前記第１エッチングステップでパターニングされた前記第４半導体結晶層をマスクとし、前記第３半導体結晶層をエッチングする第２エッチングステップと、
前記第１エッチングステップでパターニングされた前記第４半導体結晶層および前記第２エッチングステップでパターニングされた前記第３半導体結晶層を覆う第４カバー層のパターンを形成するステップと、
前記第４カバー層をマスクとし、前記第２エッチング剤を用いて、前記第２半導体結晶層をエッチングする第３エッチングステップと、
前記第１半導体結晶層を、前記第１エッチング剤を用いたエッチングにより除去し、前記第４カバー層で覆われた前記第２半導体結晶層、前記第３半導体結晶層および前記第４半導体結晶層を前記半導体結晶層形成基板から分離するステップと
を有する複合基板の製造方法。
【請求項１７】
前記第１エッチングステップにおいて、前記第２エッチング剤を用いて前記第４半導体結晶層をエッチングし、
前記第２エッチングステップにおいて、前記第１エッチング剤を用いて前記第３半導体結晶層をエッチングする
請求項１６に記載の複合基板の製造方法。
【請求項１８】
前記第４カバー層が、前記第４半導体結晶層および前記第３半導体結晶層を覆うとともに、前記半導体結晶層形成基板の裏面および側面を覆う
請求項１６に記載の複合基板の製造方法。
【請求項１９】
請求項２に記載の半導体基板の上に第１カバー層のパターンを形成するステップと、
前記第１カバー層をマスクとし、前記第４半導体結晶層および前記第３半導体結晶層をエッチングし、更に前記第２エッチング剤を用いて前記第２半導体結晶層をエッチングする第１エッチングステップと、
前記第１エッチングステップでパターニングされた前記第４半導体結晶層、前記第３半導体結晶層および前記第２半導体結晶層を覆う第５カバー層のパターンを形成するステップと、
前記第１半導体結晶層を、前記第１エッチング剤を用いたエッチングにより除去し、前記第５カバー層で覆われた前記第２半導体結晶層、前記第３半導体結晶層および前記第４半導体結晶層を前記半導体結晶層形成基板から分離するステップと
を有する複合基板の製造方法。
【請求項２０】
前記第５カバー層が、前記第４半導体結晶層、前記第３半導体結晶層および前記第２半導体結晶層を覆うとともに、前記半導体結晶層形成基板の裏面および側面を覆う
請求項１９に記載の複合基板の製造方法。
【請求項２１】
前記分離するステップの前に、前記半導体基板の前記第３半導体結晶層が形成された側の表面と、転写先基板の表面とを向い合せ、前記半導体基板と前記転写先基板とを貼り合せるステップをさらに有し、
前記分離するステップにおいて、前記第２半導体結晶層および前記第３半導体結晶層を含む半導体結晶層を前記転写先基板に残した状態で、前記半導体基板と前記転写先基板とを分離する
請求項１１に記載の複合基板の製造方法。
【請求項２２】
請求項１に記載の半導体基板の全面を覆う第６カバー層を形成するステップと、
前記第３半導体結晶層の上の前記第６カバー層の一部をパターニングして除去するステップと、
前記第３半導体結晶層の上の前記第６カバー層をマスクとし、前記第３半導体結晶層をエッチングするステップと、
前記第２半導体結晶層を、前記第２エッチング剤を用いたエッチングにより除去し、前記第６カバー層および前記第１半導体結晶層で覆われた前記半導体結晶層形成基板から前記第３半導体結晶層を分離するステップと、
を有する複合基板の製造方法。
【請求項２３】
前記第３半導体結晶層をエッチングするステップの後、前記分離するステップの前に、前記第３半導体結晶層の表面と転写先基板の表面とを向い合せ、前記半導体基板と前記転写先基板とを貼り合せるステップをさらに有し、
前記分離するステップにおいて、前記第３半導体結晶層を前記転写先基板に残した状態で、前記半導体基板と前記転写先基板とを分離する
請求項２２に記載の複合基板の製造方法。
【請求項２４】
前記第３半導体結晶層をエッチングするステップの後、前記貼り合せるステップの前に、前記第６カバー層をマスクとし、前記第２エッチング剤を用いて前記第２半導体結晶層をエッチングするステップをさらに有する
請求項２３に記載の複合基板の製造方法。
【請求項２５】
半導体結晶層形成基板の上に、第１半導体結晶層、第２半導体結晶層および第３半導体結晶層を有し、前記半導体結晶層形成基板、前記第１半導体結晶層、前記第２半導体結晶層および前記第３半導体結晶層が、前記半導体結晶層形成基板、前記第１半導体結晶層、前記第２半導体結晶層、前記第３半導体結晶層、の順に位置し、
前記半導体結晶層形成基板の第２エッチング剤によるエッチング速度および前記第２半導体結晶層の前記第２エッチング剤によるエッチング速度の何れもが、前記第１半導体結晶層の前記第２エッチング剤によるエッチング速度および前記第３半導体結晶層の前記第２エッチング剤によるエッチング速度の何れよりも大きい半導体基板を用いて複合基板を製造する製造方法であって、
前記半導体基板の全面を覆う第６カバー層を形成するステップと、
前記第３半導体結晶層上の第６カバー層の一部をパターニングして除去するステップと、
前記第３半導体結晶層上の前記第６カバー層をマスクとし、前記第３半導体結晶層をエッチングするステップと、
前記第２半導体結晶層を、前記第２エッチング剤を用いたエッチングにより除去し、前記第６カバー層および前記第１半導体結晶層で覆われた前記半導体結晶層形成基板から前記第３半導体結晶層を分離するステップと、
を有する複合基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板、半導体基板の製造方法及び複合基板の製造方法に関する。
【背景技術】
【０００２】
ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体は、高い電子移動度を有する。また、Ｇｅ、ＳｉＧｅ等のＩＶ族半導体は、高い正孔移動度を有する。よって、ＩＩＩ−Ｖ族化合物半導体でＮチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor、本明細書においては単に「ｎＭＯＳＦＥＴ」という場合がある。）を構成し、ＩＶ族半導体でＰチャネル型のＭＯＳＦＥＴ（本明細書においては単に「ｐＭＯＳＦＥＴ」という場合がある。）を構成すれば、高い性能を備えたＣＭＯＳＦＥＴ（Complementary Metal-Oxide-Semiconductor Field Effect Transistor）を実現することができる。非特許文献１には、ＩＩＩ−Ｖ族化合物半導体をチャネルとするＮチャネル型ＭＯＳＦＥＴと、ＧｅをチャネルとするＰチャネル型ＭＯＳＦＥＴとが、単一基板に形成されたＣＭＯＳＦＥＴ構造が開示されている。【０００３】
単一基板（たとえばシリコン基板）上に、ＩＩＩ−Ｖ族化合物半導体結晶層およびＩＶ族半導体結晶層というような異種材料を形成する技術として、半導体結晶層成長基板に形成した半導体結晶層を転写先基板に転写する技術が知られている。たとえば非特許文献２には、ＧａＡｓ基板上に犠牲層としてＡｌＡｓ層を形成し、当該犠牲層（ＡｌＡｓ層）上に形成したＧｅ層を、シリコン基板に転写する技術が開示されている。
[非特許文献１]  S. Takagi, et al., SSE, vol. 51, pp. 526-536, 2007.
[非特許文献２]  Y. Bai and E. A. Fitzgerald, ECS Transactions, 33 (6) 927-932 (2010)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＩＩＩ−Ｖ族化合物半導体をチャネルとするＮチャネル型ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor、本明細書においては単に「ｎＭＩＳＦＥＴ」という場合がある。）と、ＩＶ族半導体をチャネルとするＰチャネル型ＭＩＳＦＥＴ（本明細書においては単に「ｐＭＩＳＦＥＴ」という場合がある。）とを、一つの基板上に形成するには、ｎＭＩＳＦＥＴ用のＩＩＩ−Ｖ族化合物半導体結晶層と、ｐＭＩＳＦＥＴ用のＩＶ族半導体結晶層とを単一基板上に形成する技術が必要になる。また、ｎＭＩＳＦＥＴとｐＭＩＳＦＥＴをＬＳＩ（Large Scale Integration）として製造することを考慮すれば、既存製造装置および既存工程の活用が可能なシリコン基板上に、ｎＭＩＳＦＥＴあるいはｐＭＩＳＦＥＴ用の半導体結晶層を形成することが好ましい。非特許文献２の技術を用いることで、ＩＩＩ−Ｖ族化合物半導体結晶層およびＩＶ族半導体結晶層を単一基板上に形成することができ、これら半導体結晶層を、製造に有利なシリコン基板上に形成することができる。【０００５】
しかし、非特許文献２の技術では、犠牲層をエッチングし除去することにより、半導体結晶層を半導体結晶層形成基板から分離する。よって、半導体結晶層の分離に際し、半導体結晶層に対する犠牲層のエッチング選択比が大きいエッチング剤、つまり、半導体結晶層は実質的にエッチングされない一方、犠牲層のエッチング速度は大きいエッチング剤を用いる必要がある。犠牲層は、その上に半導体結晶層がエピタキシャル成長法により形成可能であることが前提であるから、半導体結晶層をエピタキシャル成長可能とする要件と、エッチング選択比が十分である要件の両方を満たす必要があり、半導体結晶層の材料によっては、犠牲層およびエッチング剤の選択が困難になる場合がある。特に、半導体結晶層がＩＩＩ−Ｖ族化合物半導体である場合、ヘテロ接合を用いて電子デバイスを作成することが多く、半導体結晶層が複数層の積層となる場合が多い。このような場合であっても、積層を構成する複数の半導体結晶層の全てに対し犠牲層のエッチング選択比は要求されるので、エッチング剤の選択がより難しくなる傾向にあり、適切なエッチング剤が存在しない場合もある。【０００６】
本発明の目的は、犠牲層を用いて半導体結晶層を基板から分離する場合に、半導体結晶層の材料または構造によらず、適切な犠牲層とエッチング剤との組み合わせが選択可能な技術を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様においては、半導体結晶層形成基板の上に、第１半導体結晶層、第２半導体結晶層および第３半導体結晶層を有し、半導体結晶層形成基板、第１半導体結晶層、第２半導体結晶層および第３半導体結晶層が、半導体結晶層形成基板、第１半導体結晶層、第２半導体結晶層、第３半導体結晶層、の順に位置し、第１半導体結晶層の第１エッチング剤によるエッチング速度および第３半導体結晶層の第１エッチング剤によるエッチング速度の何れもが、第２半導体結晶層の第１エッチング剤によるエッチング速度よりも大きく、第１半導体結晶層の第２エッチング剤によるエッチング速度および第３半導体結晶層の第２エッチング剤によるエッチング速度の何れもが、第２半導体結晶層の第２エッチング剤によるエッチング速度よりも小さい半導体基板を提供する。【０００８】
第４半導体結晶層をさらに有してもよく、この場合、半導体結晶層形成基板、第１半導体結晶層、第２半導体結晶層、第３半導体結晶層および第４半導体結晶層が、半導体結晶層形成基板、第１半導体結晶層、第２半導体結晶層、第３半導体結晶層、第４半導体結晶層の順に位置し、第１半導体結晶層の第１エッチング剤によるエッチング速度および第３半導体結晶層の第１エッチング剤によるエッチング速度の何れもが、第４半導体結晶層の第１エッチング剤によるエッチング速度よりも大きく、第１半導体結晶層の第２エッチング剤によるエッチング速度および第３半導体結晶層の第２エッチング剤によるエッチング速度の何れもが、第４半導体結晶層の第２エッチング剤によるエッチング速度よりも小さくてもよい。半導体結晶層形成基板の第１エッチング剤によるエッチング速度が、第２半導体結晶層の第１エッチング剤によるエッチング速度と同等であってもよく、半導体結晶層形成基板の第２エッチング剤によるエッチング速度が、第２半導体結晶層の第２エッチング剤によるエッチング速度と同等であってもよい。【０００９】
半導体結晶層形成基板がＩｎＰからなる場合、第１半導体結晶層および第３半導体結晶層がＩｎＧａＡｓまたはＩｎＡｓからなり、第２半導体結晶層がＩｎＰからなるものであってもよい。この場合、半導体基板が第４半導体結晶層をさらに有する場合には、第４半導体結晶層はＩｎＰからなるものであってもよい。第３半導体結晶層が半導体積層構造であってもよく、この場合、半導体積層構造が、ＩｎＰに格子整合または擬格子整合する複数の半導体層からなるものであることが好ましい。【００１０】
半導体結晶層形成基板がＧａＡｓまたはＧｅからなる場合、第１半導体結晶層および第３半導体結晶層がＳｉＧｅからなり、第２半導体結晶層がＧｅからなるものであってもよい。この場合、半導体基板が第４半導体結晶層をさらに有する場合には、第４半導体結晶層はＧｅからなるものであってもよい。【００１１】
本発明の第２の態様においては、半導体結晶層形成基板の上に、第１半導体結晶層、第２半導体結晶層および第３半導体結晶層を、第１半導体結晶層、第２半導体結晶層、第３半導体結晶層の順に、エピタキシャル成長法により形成するステップを有し、第１半導体結晶層、第２半導体結晶層および第３半導体結晶層が、第１半導体結晶層の第１エッチング剤によるエッチング速度および第３半導体結晶層の第１エッチング剤によるエッチング速度の何れもが、第２半導体結晶層の第１エッチング剤によるエッチング速度よりも大きく、第１半導体結晶層の第２エッチング剤によるエッチング速度および第３半導体結晶層の第２エッチング剤によるエッチング速度の何れもが、第２半導体結晶層の第２エッチング剤によるエッチング速度よりも小さいものである半導体基板の製造方法を提供する。【００１２】
本発明の第３の態様においては、半導体結晶層形成基板の上に、第１半導体結晶層、第２半導体結晶層、第３半導体結晶層および第４半導体結晶層を、第１半導体結晶層、第２半導体結晶層、第３半導体結晶層、第４半導体結晶層の順に、エピタキシャル成長法により形成するステップを有し、第１半導体結晶層、第２半導体結晶層、第３半導体結晶層および第４半導体結晶層が、第１半導体結晶層の第１エッチング剤によるエッチング速度および第３半導体結晶層の第１エッチング剤によるエッチング速度の何れもが、第２半導体結晶層の第１エッチング剤によるエッチング速度および第４半導体結晶層の第１エッチング剤によるエッチング速度の何れよりも大きく、第１半導体結晶層の第２エッチング剤によるエッチング速度および第３半導体結晶層の第２エッチング剤によるエッチング速度の何れもが、第２半導体結晶層の第２エッチング剤によるエッチング速度および第４半導体結晶層の第２エッチング剤によるエッチング速度の何れよりも小さいものである半導体基板の製造方法を提供する。【００１３】
本発明の第４の態様においては、上記した半導体基板の上に第１カバー層のパターンを形成するステップと、第１カバー層をマスクとし、第３半導体結晶層をエッチングする第１エッチングステップと、第１エッチングステップでパターニングされた第３半導体結晶層を覆う第２カバー層のパターンを形成するステップと、第２カバー層をマスクとし、第２エッチング剤を用いて、第２半導体結晶層をエッチングする第２エッチングステップと、第１半導体結晶層を、第１エッチング剤を用いたエッチングにより除去し、第２カバー層で覆われた第２半導体結晶層および第３半導体結晶層を半導体結晶層形成基板から分離するステップとを有する複合基板の製造方法を提供する。第１エッチングステップにおいて、第１エッチング剤を用いて第３半導体結晶層をエッチングしてよい。【００１４】
本発明の第５の態様においては、上記した半導体基板の上に第１カバー層のパターンを形成するステップと、第１カバー層をマスクとし、第３半導体結晶層をエッチングする第１エッチングステップと、第１カバー層または第１エッチングステップでパターニングされた第３半導体結晶層をマスクとし、第２エッチング剤を用いて、第２半導体結晶層をエッチングする第２エッチングステップと、第１エッチングステップでパターニングされた第３半導体結晶層および第２エッチングステップでパターニングされた第２半導体結晶層を覆う第３カバー層のパターンを形成するステップと、第１半導体結晶層を、第１エッチング剤を用いたエッチングにより除去し、第３カバー層で覆われた第２半導体結晶層および第３半導体結晶層を半導体結晶層形成基板から分離するステップとを有する複合基板の製造方法を提供する。第１エッチングステップにおいて、第１エッチング剤を用いて第３半導体結晶層をエッチングしてよい。【００１５】
本発明の第６の態様においては、上記した、第４半導体結晶層を有する半導体基板の上に第１カバー層のパターンを形成するステップと、第１カバー層をマスクとし、第４半導体結晶層をエッチングする第１エッチングステップと、第１カバー層または第１エッチングステップでパターニングされた第４半導体結晶層をマスクとし、第３半導体結晶層をエッチングする第２エッチングステップと、第１エッチングステップでパターニングされた第４半導体結晶層および第２エッチングステップでパターニングされた第３半導体結晶層を覆う第４カバー層のパターンを形成するステップと、第４カバー層をマスクとし、第２エッチング剤を用いて、第２半導体結晶層をエッチングする第３エッチングステップと、第１半導体結晶層を、第１エッチング剤を用いたエッチングにより除去し、第４カバー層で覆われた第２半導体結晶層、第３半導体結晶層および第４半導体結晶層を半導体結晶層形成基板から分離するステップとを有する複合基板の製造方法を提供する。第１エッチングステップにおいて、第２エッチング剤を用いて第４半導体結晶層をエッチングし、第２エッチングステップにおいて、第１エッチング剤を用いて第３半導体結晶層をエッチングしてよい。【００１６】
本発明の第７の態様においては、上記した、第４半導体結晶層を有する半導体基板の上に第１カバー層のパターンを形成するステップと、第１カバー層をマスクとし、第４半導体結晶層および第３半導体結晶層をエッチングし、更に第２エッチング剤を用いて第２半導体結晶層をエッチングする第１エッチングステップと、第１エッチングステップでパターニングされた第４半導体結晶層、第３半導体結晶層および第２半導体結晶層を覆う第５カバー層のパターンを形成するステップと、第１半導体結晶層を、第１エッチング剤を用いたエッチングにより除去し、第５カバー層で覆われた第２半導体結晶層、第３半導体結晶層および第４半導体結晶層を半導体結晶層形成基板から分離するステップとを有する複合基板の製造方法を提供する。【００１７】
上記した第４の態様から第７の態様の夫々において、第２カバー層、第３カバー層、第４カバー層および第５カバー層の夫々は、夫々の態様に応じて第３半導体結晶層等を覆うとともに、半導体結晶層形成基板の裏面および側面を覆うものであってもよい。【００１８】
上記した第４の態様から第７の態様において、分離するステップの前に、半導体基板の第３半導体結晶層が形成された側の表面と、転写先基板の表面とを向い合せ、半導体基板と転写先基板とを貼り合せるステップをさらに有してもよく、この場合、分離するステップにおいて、第２半導体結晶層および第３半導体結晶層を含む半導体結晶層を転写先基板に残した状態で、半導体基板と転写先基板とを分離することができる。【００１９】
本発明の第８の態様においては、上記した半導体基板の全面を覆う第６カバー層を形成するステップと、第３半導体結晶層の上の第６カバー層の一部をパターニングして除去するステップと、第３半導体結晶層の上の第６カバー層をマスクとし、第３半導体結晶層をエッチングするステップと、第２半導体結晶層を、第２エッチング剤を用いたエッチングにより除去し、第６カバー層および第１半導体結晶層で覆われた半導体結晶層形成基板から第３半導体結晶層を分離するステップと、を有する複合基板の製造方法を提供する。【００２０】
第３半導体結晶層をエッチングするステップの後、分離するステップの前に、第３半導体結晶層の表面と転写先基板の表面とを向い合せ、半導体基板と転写先基板とを貼り合せるステップをさらに有してもよく、この場合、分離するステップにおいて、第３半導体結晶層を転写先基板に残した状態で、半導体基板と転写先基板とを分離することができる。第３半導体結晶層をエッチングするステップの後、貼り合せるステップの前に、第６カバー層をマスクとし、第２エッチング剤を用いて第２半導体結晶層をエッチングするステップをさらに有してもよい。【００２１】
本発明の第９の態様においては、半導体結晶層形成基板の上に、第１半導体結晶層、第２半導体結晶層および第３半導体結晶層を有し、半導体結晶層形成基板、第１半導体結晶層、第２半導体結晶層および第３半導体結晶層が、半導体結晶層形成基板、第１半導体結晶層、第２半導体結晶層、第３半導体結晶層、の順に位置し、半導体結晶層形成基板の第２エッチング剤によるエッチング速度および第２半導体結晶層の第２エッチング剤によるエッチング速度の何れもが、第１半導体結晶層の第２エッチング剤によるエッチング速度および第３半導体結晶層の第２エッチング剤によるエッチング速度の何れよりも大きい半導体基板を用いて複合基板を製造する製造方法であって、半導体基板の全面を覆う第６カバー層を形成するステップと、第３半導体結晶層の上の第６カバー層の一部をパターニングして除去するステップと、第３半導体結晶層の上の第６カバー層をマスクとし、第３半導体結晶層をエッチングするステップと、第２半導体結晶層を、第２エッチング剤を用いたエッチングにより除去し、第６カバー層および第１半導体結晶層で覆われた半導体結晶層形成基板から第３半導体結晶層を分離するステップと、を有する複合基板の製造方法を提供する。
【図面の簡単な説明】
【００２２】
【図１】半導体基板１００を示した断面図である。
【図２】半導体基板１００を用いた複合基板の製造方法の一例を工程順に示した断面図である。
【図３】半導体基板１００を用いた複合基板の製造方法の一例を工程順に示した断面図である。
【図４】半導体基板１００を用いた複合基板の製造方法の一例を工程順に示した断面図である。
【図５】半導体基板１００を用いた複合基板の製造方法の一例を工程順に示した断面図である。
【図６】半導体基板１００を用いた複合基板の製造方法の一例を工程順に示した断面図である。
【図７】半導体基板１００を用いた複合基板の製造方法の一例における変更例を工程順に示した断面図である。
【図８】半導体基板１００を用いた複合基板の製造方法の一例における変更例を工程順に示した断面図である。
【図９】半導体基板１００を用いた複合基板の製造方法の他の例を工程順に示した断面図である。
【図１０】半導体基板１００を用いた複合基板の製造方法の他の例を工程順に示した断面図である。
【図１１】半導体基板１００を用いた複合基板の製造方法の他の例を工程順に示した断面図である。
【図１２】半導体基板２００を示した断面図である。
【図１３】半導体基板２００を用いた複合基板の製造方法の一例を工程順に示した断面図である。
【図１４】半導体基板２００を用いた複合基板の製造方法の一例を工程順に示した断面図である。
【図１５】半導体基板２００を用いた複合基板の製造方法の一例を工程順に示した断面図である。
【図１６】半導体基板２００を用いた複合基板の製造方法の一例を工程順に示した断面図である。
【図１７】半導体基板２００を用いた複合基板の製造方法の一例を工程順に示した断面図である。
【図１８】半導体基板２００を用いた複合基板の製造方法の一例を工程順に示した断面図である。
【図１９】半導体基板２００を用いた複合基板の製造方法の他の例を工程順に示した断面図である。
【図２０】半導体基板２００を用いた複合基板の製造方法の他の例を工程順に示した断面図である。
【図２１】半導体基板２００を用いた複合基板の製造方法の他の例を工程順に示した断面図である。
【図２２】半導体基板２００を用いた複合基板の製造方法のさらに他の例を工程順に示した断面図である。
【図２３】半導体基板２００を用いた複合基板の製造方法のさらに他の例を工程順に示した断面図である。
【図２４】半導体基板２００を用いた複合基板の製造方法のさらに他の例を工程順に示した断面図である。
【図２５】半導体基板２００を用いた複合基板の製造方法のさらに他の例を工程順に示した断面図である。
【図２６】半導体基板１００を用いた複合基板の製造方法のさらに他の例を工程順に示した断面図である。
【図２７】半導体基板１００を用いた複合基板の製造方法のさらに他の例を工程順に示した断面図である。
【図２８】半導体基板１００を用いた複合基板の製造方法のさらに他の例を工程順に示した断面図である。
【図２９】半導体基板１００を用いた複合基板の製造方法のさらに他の例を工程順に示した断面図である。
【図３０】半導体基板１００を用いた複合基板の製造方法のさらに他の例を工程順に示した断面図である。
【発明を実施するための形態】
【００２３】
（実施形態１）
図１は、半導体基板１００を示した断面図である。半導体基板１００は、半導体結晶層形成基板１０２の上に、第１半導体結晶層１０４、第２半導体結晶層１０６および第３半導体結晶層１０８を有する。半導体結晶層形成基板１０２、第１半導体結晶層１０４、第２半導体結晶層１０６および第３半導体結晶層１０８は、半導体結晶層形成基板１０２、第１半導体結晶層１０４、第２半導体結晶層１０６、第３半導体結晶層１０８、の順に位置する。第１半導体結晶層１０４は犠牲層として機能する層であり、第２半導体結晶層１０６はエッチングストッパとして機能する層であり、第３半導体結晶層１０８は転写され、半導体デバイスの活性層等に利用される層である。
【００２４】
半導体結晶層形成基板１０２は、高品位な第３半導体結晶層１０８を形成するための基板である。好ましい半導体結晶層形成基板１０２の材料は、第３半導体結晶層１０８の材料、形成方法等に依存する。一般に、半導体結晶層形成基板１０２は、形成しようとする第３半導体結晶層１０８と格子整合または擬格子整合する材料からなることが望ましい。たとえば、第３半導体結晶層１０８としてＩｎＰ層をエピタキシャル成長法により形成する場合、半導体結晶層形成基板１０２は、ＩｎＰ単結晶基板が好ましく、ＧａＡｓ基板、Ｓｉ基板等を選択することができる。たとえば、第３半導体結晶層１０８としてＧａＡｓ層またはＧｅ層をエピタキシャル成長法により形成する場合、半導体結晶層形成基板１０２は、ＧａＡｓ単結晶基板が好ましく、ＩｎＰ、サファイア、Ｇｅ、または、ＳｉＣの単結晶基板が選択可能である。半導体結晶層形成基板１０２がＧａＡｓ単結晶基板またはＩｎＰ単結晶基板である場合、第３半導体結晶層１０８が形成される面方位として（１００）面または（１１１）面が挙げられる。
【００２５】
第１半導体結晶層１０４は、半導体結晶層形成基板１０２と、第２半導体結晶層１０６および第３半導体結晶層１０８とを分離するための犠牲層である。第１半導体結晶層１０４がエッチングにより除去されることで、半導体結晶層形成基板１０２と、第２半導体結晶層１０６および第３半導体結晶層１０８とが分離する。半導体結晶層形成基板１０２としてＩｎＰ単結晶基板が、第２半導体結晶層１０６としてＩｎＰ層が選択される場合、第１半導体結晶層１０４はＩｎＧａＡｓ層またはＩｎＡｓ層が選択でき、ＩｎＡｓ層またはＩｎｘＧａ１−ｘＡｓ層（１＞ｘ＞０．５３）が好ましい。半導体結晶層形成基板１０２としてＧａＡｓ単結晶基板またはＧｅ単結晶基板が選択され、第２半導体結晶層１０６としてＧｅ層が選択される場合、第１半導体結晶層１０４はＳｉＧｅ層が好ましい。半導体結晶層形成基板１０２としてＧａＡｓ単結晶基板が、第２半導体結晶層１０６としてＧａＡｓ層が選択される場合、第１半導体結晶層１０４はＡｌＡｓ層が好ましく、ＩｎＡｌＡｓ層、ＩｎＧａＰ層、ＩｎＡｌＰ層、ＩｎＧａＡｌＰ層、ＡｌＳｂ層が選択できる。第１半導体結晶層１０４の厚さが大きくなると、第３半導体結晶層１０８の結晶性が低下する傾向にあるから、第１半導体結晶層１０４の厚さは、犠牲層としての機能が確保できる限り薄いことが好ましい。第１半導体結晶層１０４の厚さは、０．１ｎｍ〜１０μｍの範囲で選択できる。
【００２６】
第２半導体結晶層１０６は、犠牲層である第１半導体結晶層１０４をエッチングする際のエッチングストッパ層である。第２半導体結晶層１０６は、第１半導体結晶層１０４に対するエッチング選択比が確保されていればよい。第２半導体結晶層１０６の具体例は、上記で例示したとおり、ＩｎＰ層、Ｇｅ層、または、ＧａＡｓ層である。第２半導体結晶層１０６の厚さが大きくなると、第３半導体結晶層１０８の結晶性が低下する傾向にあるから、第２半導体結晶層１０６の厚さは、エッチングストッパ層としての機能が確保できる限り薄いことが好ましい。本例においてエッチングストッパ層の機能とは、第１半導体結晶層１０４をエッチングする場合に、第３半導体結晶層１０８を保護する機能である。第２半導体結晶層１０６の厚さは、０．１ｎｍ〜１０μｍの範囲で選択できる。
【００２７】
第３半導体結晶層１０８は、第１半導体結晶層１０４がエッチングされることで半導体結晶層形成基板１０２から分離され、転写先基板等に転写される転写対象層である。第３半導体結晶層１０８は、半導体デバイスの活性層等に利用される。第３半導体結晶層１０８が半導体結晶層形成基板１０２上にエピタキシャル成長法等により形成されることで、第３半導体結晶層１０８の結晶性が高品位に実現される。更に、第３半導体結晶層１０８が転写先基板に転写されることで、転写先基板との格子整合等を考慮すること無く、第３半導体結晶層１０８を任意の転写先基板上に形成することが可能になる。
【００２８】
第３半導体結晶層１０８として、ＩＩＩ−Ｖ族化合物半導体からなる結晶層、ＩＶ族半導体からなる結晶層もしくはＩＩ−ＶＩ族化合物半導体からなる結晶層が挙げられる。ＩＩＩ−Ｖ族化合物半導体として、ＡｌｕＧａｖＩｎ１−ｕ―ｖＮｍＰｎＡｓｑＳｂ１−ｍ−ｎ−ｑ（０≦ｕ≦１、０≦ｖ≦１、０≦ｍ≦１、０≦ｎ≦１、０≦ｑ≦１）、例えば、ＧａＡｓ、ＩｎｙＧａ１−ｙＡｓ（０＜ｙ＜１）、ＩｎＰまたはＧａＳｂが挙げられる。ＩＶ族半導体として、ＧｅまたはＧｅｘＳｉ１−ｘ（０＜ｘ＜１）が挙げられる。ＩＩ−ＶＩ族化合物半導体として、ＺｎＯ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅまたはＣｄＴｅ等が挙げられる。ＩＶ族半導体がＧｅｘＳｉ１−ｘである場合、ＧｅｘＳｉ１−ｘのＧｅ組成比ｘは、０．９以上であることが好ましい。Ｇｅ組成比ｘを０．９以上とすることにより、Ｇｅに近い半導体特性を得ることができる。第３半導体結晶層１０８として、上記の結晶層または積層体を用いることにより、第３半導体結晶層１０８を高移動度な電界効果トランジスタ、特に高移動度な相補型電界効果トランジスタの活性層に用いることが可能になる。
【００２９】
第３半導体結晶層１０８は、以上に例示したものに限られず、例示した以外の半導体層も適用可能である。また、第３半導体結晶層１０８は複数種類の半導体層を積層した半導体積層体であってもよい。本発明で得られる半導体積層体の構造として、例えば、ＡｌＧａＡｓバッファ層、ｎ型ＡｌＧａＡｓ電子供給層、ＩｎｘＧａ１−ｘＡｓ（０＜ｘ≦０．４）チャネル層、ｎ型ＡｌＧａＡｓ電子供給層およびｎ型ＡｌＧａＡｓコンタクト層を有するＨＥＭＴ（High Electron Mobility Transistor）構造が挙げられる。また、本発明で得られる半導体積層体の構造として、ｐ型ＧａＡｓベース層、ｎ型ＧａＡｓコンタクト層およびｎ型ＩｎＧａＰエミッタ層を有するＨＢＴ（Heterojunction Bipolar Transistor）構造が挙げられる。また、本発明で得られる半導体積層体の構造として、ＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）構造、ＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER）構造、赤色ＬＥＤ（Light Emitting Diode）構造、半導体レーザー構造、フォトダイオード構造、太陽電池構造が挙げられる。ただし、ここで挙げたものは一例であり、本発明はＩＩＩ−Ｖ族半導体ヘテロ接合を用いたデバイス構造全般に適用が可能である。
【００３０】
第３半導体結晶層１０８の厚さは、０．１ｎｍ〜５００μｍの範囲で適宜選択することができる。第３半導体結晶層１０８の厚さは、０．１ｎｍ以上１μｍ未満であることが好ましい。第３半導体結晶層１０８を１μｍ未満とすることにより、たとえば極薄ボディＭＩＳＦＥＴ等の高性能トランジスタの製造に適した複合基板に用いることができる。
【００３１】
第１半導体結晶層１０４を犠牲層として機能させ、第２半導体結晶層１０６をエッチングストッパ層として機能させ、第３半導体結晶層１０８を半導体結晶層形成基板１０２から分離するには、半導体結晶層形成基板１０２、第１半導体結晶層１０４、第２半導体結晶層１０６および第３半導体結晶層１０８のそれぞれにおけるエッチング速度の関係は、以下の条件を満たすことを要する。すなわち、第１半導体結晶層１０４の第１エッチング剤によるエッチング速度および第３半導体結晶層１０８の第１エッチング剤によるエッチング速度の何れもが、第２半導体結晶層１０６の第１エッチング剤によるエッチング速度よりも大きい。また、第１半導体結晶層１０４の第２エッチング剤によるエッチング速度および第３半導体結晶層１０８の第２エッチング剤によるエッチング速度の何れもが、第２半導体結晶層１０６の第２エッチング剤によるエッチング速度よりも小さい。これらのようなエッチング速度の関係を有することにより、後に説明する複合基板の製造方法において、第１半導体結晶層１０４を犠牲層として機能させ、第２半導体結晶層１０６をエッチングストッパ層として機能させ、第３半導体結晶層１０８を半導体結晶層形成基板１０２から分離することができる。
【００３２】
なお、半導体結晶層形成基板１０２の第１エッチング剤によるエッチング速度が、第２半導体結晶層１０６の第１エッチング剤によるエッチング速度と同等であってもよい。また、半導体結晶層形成基板１０２の第２エッチング剤によるエッチング速度が、第２半導体結晶層１０６の第２エッチング剤によるエッチング速度と同等であってもよい。「エッチング剤」には、「エッチング液」と「エッチングガス」の両方を含む。つまり、本明細書におけるエッチングは、ウェットエッチングとドライエッチングの両方を含む。
【００３３】
また、半導体結晶層形成基板１０２がＩｎＰからなり、第１半導体結晶層１０４および第３半導体結晶層１０８がＩｎＧａＡｓまたはＩｎＡｓからなり、第２半導体結晶層１０６がＩｎＰからなってもよい。第１半導体結晶層１０４および第３半導体結晶層１０８に用いるＩｎＧａＡｓまたはＩｎＡｓは、ＩｎＰに格子整合する。ＩｎＧａＡｓを用いる場合、ＩｎｘＧａ１−ｘＡｓ（１＞ｘ＞０．５３）であることが好ましい。半導体結晶層形成基板１０２がＧａＡｓまたはＧｅからなり、第１半導体結晶層１０４および第３半導体結晶層１０８がＳｉＧｅからなり、第２半導体結晶層１０６がＧｅからなるものであってもよい。
【００３４】
半導体結晶層形成基板１０２がＩｎＰ単結晶基板である場合、第３半導体結晶層１０８は半導体積層構造であってもよい。この場合、半導体積層構造が、ＩｎＰに格子整合または擬格子整合する、複数の半導体層からなるものであることが好ましい。半導体積層構造は、量子井戸を構成してもよい。また、半導体積層構造は、第３半導体結晶層１０８の厚さ方向で格子定数が徐々に大きくまたは小さくなるよう設計された歪超格子構造であってもよい。この場合、第３半導体結晶層１０８の上に結晶層を形成する場合であっても、当該結晶層をＩｎＰに格子整合または擬格子整合させる必要はない。
【００３５】
第１半導体結晶層１０４、第２半導体結晶層１０６および第３半導体結晶層１０８は、半導体結晶層形成基板１０２上に、順次、エピタキシャル成長法、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法またはＡＬＤ（Atomic Layer Deposition）法により形成する。エピタキシャル成長法には、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法またはＭＢＥ（Molecular Beam Epitaxy）法を利用することができる。第１半導体結晶層１０４、第２半導体結晶層１０６または第３半導体結晶層１０８としてＩＩＩ−Ｖ族化合物半導体結晶層をＭＯＣＶＤ法で形成する場合、ソースガスとして、ＴＭＧａ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩｎ（トリメチルインジウム）、ＡｓＨ３（アルシン）、ＰＨ３（ホスフィン）等を用いることができる。第１半導体結晶層１０４、第２半導体結晶層１０６または第３半導体結晶層１０８としてＩＶ族半導体結晶層をＣＶＤ法で形成する場合、ソースガスとして、ＧｅＨ４（ゲルマン）、ＳｉＨ４（シラン）またはＳｉ２Ｈ６（ジシラン）等を用いることができる。キャリアガスには水素を用いることができる。ソースガスの複数の水素原子基の一部を塩素原子または炭化水素基で置換した化合物を用いることもできる。反応温度は、３００℃から９００℃の範囲で、好ましくは４００〜８００℃の範囲内で適宜選択することができる。ソースガス供給量や反応時間を適宜選択することで第１半導体結晶層１０４、第２半導体結晶層１０６または第３半導体結晶層１０８の厚さを制御することができる。
【００３６】
（実施形態２）
図２から図６は、半導体基板１００を用いた複合基板の製造方法の一例を工程順に示した断面図である。本実施形態２の複合基板の製造方法は、実施形態１で説明した半導体基板１００を用いる。
【００３７】
図２に示すように、半導体基板１００の上に第１カバー層１２０のパターンを形成する。第１カバー層１２０の下方にある第３半導体結晶層１０８が後述する転写先基板に転写されることになる。第１カバー層１２０は、無機物または有機物の何れでもよい。無機物として、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮ、ＺｒＯ２を例示することができる。有機物として、フォトレジスト、ワックス（Apiezon-W等）、シリコーンゴム（ＰＤＭＳ等）を例示することができる。無機物の第１カバー層１２０は、原子層堆積法（ＡＬＤ）またはＣＶＤ法により形成することができる。ステップカバレッジの良さを考慮すればＡＬＤ法が望ましい。有機物の第１カバー層１２０は、スピンコート等により形成することができる。第１カバー層１２０のパターンは、フォトレジストとリソグラフィを用いて任意の形状で形成することができる。
【００３８】
次に、図３に示すように、第１カバー層１２０をマスクとし、第１エッチング剤を用いて、第３半導体結晶層１０８をエッチングする（第１エッチングステップ）。第３半導体結晶層１０８がＩｎ０．５３Ｇａ０．４７Ａｓである場合、第１エッチング剤として、リン酸および過酸化水素を有する水溶液を例示することができる。
【００３９】
次に、図４に示すように、第１エッチングステップでパターニングされた第３半導体結晶層１０８を覆う第２カバー層１３０のパターンを形成する。本例の第２カバー層１３０は、第３半導体結晶層１０８の表面および側面を覆う。第３半導体結晶層１０８の側面を覆う第２カバー層１３０の端部は、第２半導体結晶層１０６に接する。つまり、第３半導体結晶層１０８の全面は、第２カバー層１３０および第２半導体結晶層１０６により覆われる。第２カバー層１３０の材料および形成方法は、第１カバー層１２０と同様である。第２カバー層１３０の形成前に第１カバー層１２０を除去しても除去しなくてもよい。第１カバー層１２０を除去しない場合、第３半導体結晶層１０８の全面は、第１カバー層１２０、第２カバー層１３０および第２半導体結晶層１０６により覆われる。
【００４０】
次に、図５に示すように、第２カバー層１３０をマスクとし、第２エッチング剤を用いて、第２半導体結晶層１０６をエッチングする（第２エッチングステップ）。第２半導体結晶層１０６がＩｎＰである場合、第２エッチング剤として、塩酸水溶液を例示することができる。
【００４１】
最後に、図６に示すように、第１半導体結晶層１０４を、第１エッチング剤を用いたエッチングにより除去し、第２カバー層１３０で覆われた第２半導体結晶層１０６および第３半導体結晶層１０８を半導体結晶層形成基板１０２から分離する。
【００４２】
本実施形態２の複合基板の製造方法では、第３半導体結晶層１０８の半導体結晶層形成基板１０２からの分離の際に、第３半導体結晶層１０８が、第２カバー層１３０および第２半導体結晶層１０６により囲まれ、第１エッチング剤に暴露されることがない。よって、第３半導体結晶層１０８として第１半導体結晶層１０４と同様な材料を用いることができ、活性層として利用される第３半導体結晶層１０８の材料に制限されることなくエッチング剤（第１エッチング剤）を選択することができる。よって、複合基板の製造の自由度が向上し、製造が容易になる。なお、第３半導体結晶層１０８のエッチングに用いるエッチング剤は、第１エッチング剤でなくともよい。
【００４３】
なお、図５に示す段階の後、図７に示すように、転写先基板２２０に第２カバー層１３０を貼り合わせ、図８に示すように、第３半導体結晶層１０８を半導体結晶層形成基板１０２から分離してもよい。この場合、分離された第３半導体結晶層１０８（第２カバー層１３０および第２半導体結晶層１０６を含む）が転写先基板２２０に付着されるので、回収が容易になる。
【００４４】
（実施形態３）
図９から図１１は、半導体基板１００を用いた複合基板の製造方法の他の例を工程順に示した断面図である。半導体基板１００の上に第１カバー層１２０のパターンを形成し、第１カバー層１２０をマスクとして、第１エッチング剤を用いて、第３半導体結晶層１０８をエッチングする（第１エッチングステップ）までは、実施形態２と同様である。
【００４５】
次に、図９に示すように、第１カバー層１２０または第１エッチングステップでパターニングされた第３半導体結晶層１０８をマスクとし、第２エッチング剤を用いて、第２半導体結晶層１０６をエッチングする（第２エッチングステップ）。次に、図１０に示すように、第１エッチングステップでパターニングされた第３半導体結晶層１０８および第２エッチングステップでパターニングされた第２半導体結晶層１０６を覆う第３カバー層１４０のパターンを形成する。本例の第３カバー層１４０は、第３半導体結晶層１０８の表面および側面と、第２半導体結晶層１０６の側面を覆う。第２半導体結晶層１０６および第３半導体結晶層１０８の側面を覆う第３カバー層１４０の端部は、第１半導体結晶層１０４に接する。第３カバー層１４０の材料および形成方法は、第１カバー層１２０と同様である。さらに、図１１に示すように、第１半導体結晶層１０４を、第１エッチング剤を用いたエッチングにより除去し、第３カバー層１４０で覆われた第２半導体結晶層１０６および第３半導体結晶層１０８を半導体結晶層形成基板１０２から分離する。
【００４６】
このような複合基板の製造方法でも、実施形態２と同様の効果が得られる。なお、本実施形態３でも、実施形態２と同様に転写先基板２２０を適用することが可能である。
【００４７】
（実施形態４）
図１２は、半導体基板２００を示した断面図である。本実施形態４の半導体基板２００は、第４半導体結晶層２１０を有する点を除き、実施形態１の半導体基板１００と同様である。よって、重複した説明は省略する。
【００４８】
第４半導体結晶層２１０の材料は、第２半導体結晶層１０６と同様である。ただし、第４半導体結晶層２１０は、第３半導体結晶層１０８とともにヘテロ接合を構成するものであり、半導体デバイスの活性層として利用されるものである。なお、第４半導体結晶層２１０の製造方法は、第２半導体結晶層１０６の製造方法と同様である。
【００４９】
すなわち、半導体基板２００は、第４半導体結晶層２１０をさらに有し、半導体結晶層形成基板１０２、第１半導体結晶層１０４、第２半導体結晶層１０６、第３半導体結晶層１０８および第４半導体結晶層２１０が、半導体結晶層形成基板１０２、第１半導体結晶層１０４、第２半導体結晶層１０６、第３半導体結晶層１０８、第４半導体結晶層２１０の順に位置する。第１半導体結晶層１０４の第１エッチング剤によるエッチング速度および第３半導体結晶層１０８の第１エッチング剤によるエッチング速度の何れもが、第４半導体結晶層２１０の第１エッチング剤によるエッチング速度よりも大きい。また、第１半導体結晶層１０４の第２エッチング剤によるエッチング速度および第３半導体結晶層１０８の第２エッチング剤によるエッチング速度の何れもが、第４半導体結晶層２１０の第２エッチング剤によるエッチング速度よりも小さい。本例において、第２半導体結晶層１０６のエッチング速度と、第４半導体結晶層２１０のエッチング速度は、エッチング剤によらず同等である。
【００５０】
半導体結晶層形成基板１０２がＩｎＰからなり、第１半導体結晶層１０４および第３半導体結晶層１０８がＩｎＧａＡｓまたはＩｎＡｓからなり、第２半導体結晶層１０６および第４半導体結晶層２１０がＩｎＰからなるものを例示することができる。あるいは、半導体結晶層形成基板１０２がＧａＡｓまたはＧｅからなり、第１半導体結晶層１０４および第３半導体結晶層１０８がＳｉＧｅからなり、第２半導体結晶層１０６および第４半導体結晶層２１０がＧｅからなるものを例示することができる。
【００５１】
（実施形態５）
図１３から図１８は、半導体基板２００を用いた複合基板の製造方法の一例を工程順に示した断面図である。図１３に示すように、半導体基板２００の上に第１カバー層１２０のパターンを形成し、図１４に示すように、第１カバー層１２０をマスクとし、第２エッチング剤を用いて、第４半導体結晶層２１０をエッチングする（第１エッチングステップ）。図１５に示すように、第１カバー層１２０または第１エッチングステップでパターニングされた第４半導体結晶層２１０をマスクとし、第１エッチング剤を用いて、第３半導体結晶層１０８をエッチングする（第２エッチングステップ）。なお、第３半導体結晶層１０８のエッチングに用いるエッチング剤は、第１エッチング剤でなくともよい。また、第４半導体結晶層２１０のエッチングに用いるエッチング剤は、第２エッチング剤でなくともよい。
【００５２】
図１６に示すように、第１エッチングステップでパターニングされた第４半導体結晶層２１０および第２エッチングステップでパターニングされた第３半導体結晶層１０８を覆う第４カバー層１５０のパターンを形成する。図１７に示すように、第４カバー層１５０をマスクとし、第２エッチング剤を用いて、第２半導体結晶層１０６をエッチングする（第３エッチングステップ）。最後に図１８に示すように、第１半導体結晶層１０４を、第１エッチング剤を用いたエッチングにより除去し、第４カバー層１５０で覆われた第２半導体結晶層１０６、第３半導体結晶層１０８および第４半導体結晶層２１０を半導体結晶層形成基板１０２から分離する。
【００５３】
上記した複合基板の製造方法によれば、第３半導体結晶層１０８および第４半導体結晶層２１０が異なる材料からなり、エッチング剤の選択が大きく制限される場合であっても、第３半導体結晶層１０８および第４半導体結晶層２１０が、第４カバー層１５０および第２半導体結晶層１０６で囲まれるので、第３半導体結晶層１０８および第４半導体結晶層２１０、特に第１エッチング剤により容易に腐食される第３半導体結晶層１０８が、第１半導体結晶層１０４のエッチング時に第１エッチング剤に暴露されることがない。また、第４半導体結晶層２１０が、第４カバー層１５０および第３半導体結晶層１０８に囲まれるので、第２エッチング剤により容易に腐食される第４半導体結晶層２１０が、第２半導体結晶層１０６のエッチング時に第２エッチング剤に暴露されることがない。よって、第３半導体結晶層１０８として第１半導体結晶層１０４と同様な材料を用いることができ、第４半導体結晶層２１０とヘテロ接合を形成する第３半導体結晶層１０８の材料に制限されることなくエッチング剤（第１エッチング剤）を選択することができる。よって、複合基板の製造の自由度が向上し、製造が容易になる。なお、本実施形態５でも、実施形態２と同様に転写先基板２２０を適用することが可能である。
【００５４】
（実施形態６）
図１９から図２１は、半導体基板２００を用いた複合基板の製造方法の他の例を工程順に示した断面図である。半導体基板２００の上に第１カバー層１２０のパターンを形成し、第１カバー層１２０をマスクとし、第２エッチング剤を用いて第４半導体結晶層２１０を、第１エッチング剤を用いて第３半導体結晶層１０８を、エッチングするまでは実施形態５と同様である。本実施形態では、図１９に示すように、さらに第２エッチング剤を用いて第２半導体結晶層１０６を順次エッチングする（第１エッチングステップ）。次に、図２０に示すように、第１エッチングステップでパターニングされた第４半導体結晶層２１０、第３半導体結晶層１０８および第２半導体結晶層１０６を覆う第５カバー層１６０のパターンを形成する。さらに、図２１に示すように、第１半導体結晶層１０４を、第１エッチング剤を用いたエッチングにより除去し、第５カバー層１６０で覆われた第２半導体結晶層１０６、第３半導体結晶層１０８および第４半導体結晶層２１０を半導体結晶層形成基板１０２から分離する。
【００５５】
このような複合基板の製造方法でも、実施形態５と同様の効果が得られる。なお、本実施形態６でも、実施形態２と同様に転写先基板２２０を適用することが可能である。
【００５６】
なお、上記した実施形態において、第１半導体結晶層１０４、第２半導体結晶層１０６および第３半導体結晶層１０８のセット、または、第１半導体結晶層１０４、第２半導体結晶層１０６、第３半導体結晶層１０８および第４半導体結晶層２１０のセットは、複数セットが繰り返し半導体結晶層形成基板１０２上に積層されてもよく、この場合、最上層のセットに対し、上記複合基板の製造方法を適用して、第２半導体結晶層１０６および第３半導体結晶層１０８等を転写先基板２２０に転写し、続いて、一つ下のセットに対し同様に第２半導体結晶層１０６および第３半導体結晶層１０８等の転写を実施できる。これにより、半導体結晶層形成基板１０２へのエピタキシャル成長工程を短縮することができる。
【００５７】
また、上記した実施形態において、第２カバー層１３０、第３カバー層１４０、第４カバー層１５０および第５カバー層１６０の夫々は、その態様に応じて第３半導体結晶層１０８等を覆うとともに、半導体結晶層形成基板１０２の裏面および側面を覆ってもよい。たとえば、実施形態５において、第４カバー層１５０が半導体結晶層形成基板１０２の裏面および側面を覆う例を説明する。図２２から図２５は、半導体基板２００を用いた複合基板の製造方法のさらに他の例を工程順に示した断面図である。
【００５８】
第４半導体結晶層２１０および第３半導体結晶層１０８をドライエッチングによりパターニングした後、図２２に示すように、第４半導体結晶層２１０および第３半導体結晶層１０８を覆うとともに半導体結晶層形成基板１０２の裏面および側面を覆うカバー層３０２（第４カバー層１５０に相当）を形成する。本例では、第４半導体結晶層２１０および第３半導体結晶層１０８は複数の分割体に分割されている。また、本例のカバー層３０２は、露出した第２半導体結晶層１０６の表面にも形成されている。カバー層３０２として、たとえばＡＬＤ法を用いて形成したＡｌ２Ｏ３層（ＡＬＤ−Ａｌ２Ｏ３層）を例示することができる。ＡＬＤ−Ａｌ２Ｏ３層の成長温度として３００℃、原料ガスとしてＴＭＡ（トリメチルアルミニウム）および水（Ｈ２Ｏ)が例示できる。ＡＬＤ−Ａｌ２Ｏ３層の厚さはたとえば３３ｎｍとすることができる。ＡＬＤ−Ａｌ２Ｏ３層は形成後にポストアニール処理をすることができる。
【００５９】
図２３に示すように、第４半導体結晶層２１０および第３半導体結晶層１０８のパターンを含むように、カバー層３０２のパターンを形成する。本例では、カバー層３０２のうち、第４半導体結晶層２１０および第３半導体結晶層１０８を覆っていない部分をエッチングして、カバー層３０２のパターンを形成する。そして、カバー層３０２をマスクとして第２半導体結晶層１０６および第１半導体結晶層１０４をエッチングする。図２４に示すように、転写先基板３０４を貼り合わせた後、図２５に示すように、第１半導体結晶層１０４を、第１エッチング剤を用いたエッチング（たとえばウェットエッチング）により除去し、カバー層３０２および第２半導体結晶層１０６で覆われた、第３半導体結晶層１０８および第４半導体結晶層２１０を半導体結晶層形成基板１０２から分離することができる。
【００６０】
なお、図２２から図２５に示したカバー層３０２を形成する方法は、上記したいずれの実施形態においても適用できる。図２２から図２５に示した方法によれば、半導体結晶層形成基板１０２の裏面および側面がカバー層３０２により覆われ、半導体結晶層形成基板１０２が保護される。
【００６１】
（実施形態７）
図２６から図３０は、半導体基板１００を用いた複合基板の製造方法のさらに他の例を工程順に示した断面図である。実施形態７の方法は、半導体結晶層形成基板１０２の裏面および側面をカバー層４０２で覆い、かつ、表面を第１半導体結晶層１０４で覆うことで、半導体結晶層形成基板１０２に対してエッチング選択比がない材質からなる第２半導体結晶層１０６であっても犠牲層として用いることができる例を説明する。本例では、半導体結晶層形成基板１０２の第２エッチング剤によるエッチング速度および第２半導体結晶層１０６の第２エッチング剤によるエッチング速度の何れもが、第１半導体結晶層１０４の第２エッチング剤によるエッチング速度および第３半導体結晶層１０８の第２エッチング剤によるエッチング速度の何れよりも大きい。
【００６２】
図２６に示すように、半導体基板１００の全面をカバー層４０２で覆う。カバー層４０２として、たとえばＡＬＤ法を用いて形成したＡｌ２Ｏ３層（ＡＬＤ−Ａｌ２Ｏ３層）を例示することができる。ＡＬＤ−Ａｌ２Ｏ３層の成長温度として３００℃、原料ガスとしてＴＭＡ（トリメチルアルミニウム）および水（Ｈ２Ｏ)が例示できる。ＡＬＤ−Ａｌ２Ｏ３層の厚さはたとえば３３ｎｍとすることができる。ＡＬＤ−Ａｌ２Ｏ３層は形成後にポストアニール処理をすることができる。
【００６３】
図２７に示すように、第３半導体結晶層１０８上にカバー層４０２をパターニングし、図２８に示すように、パターニングしたカバー層４０２をマスクとして第３半導体結晶層１０８をエッチングする。図２８に示すように、第３半導体結晶層１０８をエッチングした後、転写先基板４０４を貼り合わせる前に、第２半導体結晶層１０６を、たとえばドライエッチング法によりエッチングしてもよい。図２９に示すように、転写先基板４０４を貼り合わせた後、図３０に示すように、第２半導体結晶層１０６を、第２エッチング剤を用いたエッチング（たとえばウェットエッチング）により除去し、第３半導体結晶層１０８を半導体結晶層形成基板１０２から分離することができる。半導体結晶層形成基板１０２が第２エッチング剤によりエッチングされるものであっても、半導体結晶層形成基板１０２はカバー層４０２および第１半導体結晶層１０４により保護されているので、第２エッチング剤に晒されることがなく、エッチングから保護される。
【００６４】
（実施形態７の実施例）
半導体結晶層形成基板１０２である２インチＩｎＰ基板上に１００ｎｍのＩｎ０．５３Ｇａ０．４７Ａｓ層（カバー層として機能する第１半導体結晶層１０４）、１００ｎｍのＩｎＰ層（犠牲層として機能する第２半導体結晶層１０６）、２００ｎｍのＩｎ０．５３Ｇａ０．４７Ａｓ層（活性層として機能する第３半導体結晶層１０８）を低圧ＭＯＣＶＤ法によるエピタキシャル結晶成長法を用いて、順次形成し、多層膜基板を作製した。その後、多層膜基板をＡＬＤ装置に導入し、ＡＬＤ法により約３３ｎｍのＡｌ２Ｏ３（カバー層４０２）でコーティングした。ＡＬＤ−Ａｌ２Ｏ３の堆積条件は３００℃、３００サイクル、アルミニウム原料としてＴＭＡ（トリメチルアルミニウム）、酸化剤にＨ２Ｏを用いた。ＡＬＤ法を用いることで多層膜基板の表面・裏面・側面に均一なＡｌ２Ｏ３を堆積できた。ここで、ＡＬＤ−Ａｌ２Ｏ３層のコーティング効果（酸性溶液に対する耐性）を強固なものとするために、窒素中でのポストアニール処理を６００℃で９０秒間行った。
【００６５】
なお、Ａｌ２Ｏ３層のコーティング効果については、ＩｎＰ基板（半導体結晶層をエピタキシャル成長させていない基板）で別途確かめた。すなわち、上記と同条件でＡｌ２Ｏ３をＩｎＰ基板にコーティングして後、ＩｎＰ基板を塩酸に浸漬したが、５時間以上たってもエッチングは進行せず、浸漬前の状態を維持していた。
【００６６】
本実施例では、ライン幅３００μｍ／ピッチ２００μｍのライン＆スペースパターン（ＬＳパターン）のポジ型レジスト膜を多層膜基板上に形成し、当該レジスト膜をマスクにして、ＣＨＦ３ガスを用いたドライエッチングによりＡＬＤ-Ａｌ２Ｏ３層をエッチングした。レジストはアセトン洗浄とアッシングにより除去し、エッチングした段差を接触式段差計で測定し、約４０ｎｍの測定値を得た。Ａｌ２Ｏ３層の設計値３３ｎｍよりもやや大きい値であるが、Ａｌ２Ｏ３層の下地のＩｎ０．５３Ｇａ０．４７Ａｓ層の一部がエッチングされたためである。次にパターニングしたＡｌ２Ｏ３層をマスクとして、りん酸：過酸化水素水溶液（３：１：５０）を用いてＩｎ０．５３Ｇａ０．４７Ａｓ層をエッチング加工した。このエッチャントはＩｎＰをほとんど溶かさないため、エッチングはＩｎＰ層（犠牲層、第２半導体結晶層１０６）に達したところで止まった。当該エッチングによりＡｌ２Ｏ３／Ｉｎ０．５３Ｇａ０．４７Ａｓ層（活性層、第３半導体結晶層１０８）を複数の分割体に分割した。次に、加工済み多層膜基板表面のＡｌ２Ｏ３層と４インチＳｉ基板を貼りあわせるプロセスを行った。Ａｌ２Ｏ３層表面と転写先基板であるＳｉ基板の表面にアルゴンイオンビームを照射して、当該表面を活性化した。その後、Ａｌ２Ｏ３層の表面とＳｉ基板の表面を向かい合わせ、加工済み多層膜基板とＳｉ基板とを貼り合わせた。圧着は常温で行った。
【００６７】
最後に、Ａｌ２Ｏ３／Ｉｎ０．５３Ｇａ０．４７Ａｓ層の隣接する分割体間の溝による空洞にエッチング液を導入し、犠牲層であるＩｎＰ層（第２半導体結晶層１０６）をエッチングにより除去して、Ｓｉ基板上にＡｌ２Ｏ３／Ｉｎ０．５３Ｇａ０．４７Ａｓ層を残した状態で多層膜基板とＳｉ基板とを分離した。ＩｎＰ層のエッチングは、貼り合わせ基板の側面を、２３℃、ＨＣｌ濃度が１０質量％のエッチング液（１０％塩化水素水溶液）に浸漬させ、空洞内に毛細管現象によりエッチング液を供給し、そのまま放置することで実行した。Ｉｎ０．５３Ｇａ０．４７Ａｓ層は上記のＨＣｌエッチャントにはほとんど溶けない。またＩｎＰ基板はＡｌ２Ｏ３層とＩｎ０．５３Ｇａ０．４７Ａｓ層（カバー層）により保護されているので、ＨＣｌエッチャントに晒されることがなく保護された。以上のようにして、４インチＳｉ基板上に、厚さ２００ｎｍ、３００／２００μｍＬＳパターンのＩｎ０．５３Ｇａ０．４７Ａｓ層を有する半導体結晶層形成基板が得られた。
【００６８】
なお本明細書において、層または基板などの第１の要素の「上」に第２の要素があるという場合は、第２の要素が第１の要素の上に直接的に配置される場合だけでなく、第２の要素および第１の要素の間にその他の要素が介在して、第２の要素が第１の要素の上に間接的に配置される場合も含むことができる。第１の要素の「上」に第２の要素を形成する場合も、前記と同様に、第１の要素の上に直接的または間接的に第２の要素を形成する場合を含むことができる。また、「上」、「下」等の方向を指す語句は、半導体基板、複合基板およびデバイスにおける相対的な方向を示しており、地面等の外部の基準面に対する絶対的な方向を示さなくてもよい。
【符号の説明】
【００６９】
１００…半導体基板、１０２…半導体結晶層形成基板、１０４…第１半導体結晶層、１０６…第２半導体結晶層、１０８…第３半導体結晶層、１２０…第１カバー層、１３０…第２カバー層、１４０…第３カバー層、１５０…第４カバー層、１６０…第５カバー層、２００…半導体基板、２１０…第４半導体結晶層、２２０…転写先基板、３０２…カバー層、３０４…転写先基板、４０２…カバー層、４０４…転写先基板
【図１】
2014017063.tif 000003
【図２】
2014017063.tif 000004
【図３】
2014017063.tif 000005
【図４】
2014017063.tif 000006
【図５】
2014017063.tif 000007
【図６】
2014017063.tif 000008
【図７】
2014017063.tif 000009
【図８】
2014017063.tif 000010
【図９】
2014017063.tif 000011
【図１０】
2014017063.tif 000012
【図１１】
2014017063.tif 000013
【図１２】
2014017063.tif 000014
【図１３】
2014017063.tif 000015
【図１４】
2014017063.tif 000016
【図１５】
2014017063.tif 000017
【図１６】
2014017063.tif 000018
【図１７】
2014017063.tif 000019
【図１８】
2014017063.tif 000020
【図１９】
2014017063.tif 000021
【図２０】
2014017063.tif 000022
【図２１】
2014017063.tif 000023
【図２２】
2014017063.tif 000024
【図２３】
2014017063.tif 000025
【図２４】
2014017063.tif 000026
【図２５】
2014017063.tif 000027
【図２６】
2014017063.tif 000028
【図２７】
2014017063.tif 000029
【図２８】
2014017063.tif 000030
【図２９】
2014017063.tif 000031
【図３０】
2014017063.tif 000032
【国際調査報告】
2014017063.tif 000033
2014017063.tif 000034
2014017063.tif 000035
2014017063.tif 000036