(57)【要約】  本発明は、簡易な回路構成によって半導体スイッチング素子のスイッチング損失とサージ電圧をともに低減することができる電力変換装置を提供することを目的とする。  本発明に係る電力変換装置は、抗電界以上の電界を印加すると静電容量が大幅に増加する非線形コンデンサを、スイッチングデバイスのＯＮ／ＯＦＦ制御電極と高電位側電極の間に接続している（図１参照）。
2014061114.tif 000002
【特許請求の範囲】
【請求項１】
オン／オフを制御するための電極を備えた半導体スイッチングデバイスと、
前記半導体スイッチングデバイスの高電位側端子に接続された配線と、前記電極に接続された配線との間に接続されたコンデンサと、
を備え、
前記コンデンサに印加される電界と前記コンデンサの電荷密度との間の対応関係を表す特性は、前記電界が大きくなるのにともなって、前記電荷密度が高くなるとともに前記電界に対する前記電荷密度の増分が大きくなる領域を有する
ことを特徴とする電力変換装置。
【請求項２】
前記コンデンサは、ヒステリシス特性を有する誘電体材料を用いて構成されている
ことを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記コンデンサは、前記特性の前記領域が、前記コンデンサの抗電界よりも大きい電界に対応する領域となるように構成されている
ことを特徴とする請求項２記載の電力変換装置。
【請求項４】
前記コンデンサの抗電界は、
前記電力変換装置の動作中において前記半導体スイッチング素子の両端に印加される電圧であって、前記電力変換装置に電力を供給する電源の電圧以下のもののなかで最大の電圧が前記コンデンサに印加されたときに、前記コンデンサへ印加される電界強度と同じ電界強度となるように構成されている
ことを特徴とする請求項３記載の電力変換装置。
【請求項５】
前記コンデンサの抗電界は、
前記電力変換装置の動作中において前記半導体スイッチング素子の両端に印加される電圧であって、前記電力変換装置に電力を供給する電源の電圧以下のもののなかで最大の電圧が前記コンデンサに印加されたときに、前記コンデンサへ印加される電界強度よりも大きい電界強度となるように構成されている
ことを特徴とする請求項３記載の電力変換装置。
【請求項６】
前記コンデンサは、非線形の前記特性を有する反強誘電体材料を用いて構成されている
ことを特徴とする請求項２記載の電力変換装置。
【請求項７】
前記半導体スイッチングデバイスの高電位側端子に接続された配線と、前記電極に接続された配線との間に、前記コンデンサと直列に抵抗素子を接続した
ことを特徴とする請求項１記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチングデバイスを用いた電力変換装置に関する。
【背景技術】
【０００２】
半導体スイッチング素子を用いた電力変換装置は、例えば上アームと下アームそれぞれにおいて半導体スイッチングデバイスを設け、上下の半導体スイッチングデバイスが交互にスイッチングすることにより、主電源が供給する電力を所望の形態に変換して負荷へ供給する。半導体スイッチングデバイスの例として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を用いることができる。【０００３】
上記のような電力変換装置においては、半導体スイッチングデバイスや還流ダイオードに電流が流れる際に抵抗成分によって生じる導通損失や、スイッチングデバイスのＯＮ／ＯＦＦを切り替える際に電流と電圧の積として生じるスイッチング損失を低減することが求められている。従来広く用いられてきた還流ダイオードは、電荷と正孔が移動することによって電流が流れるＳｉ−ＰｉＮダイオードである。この場合、スイッチングデバイスを導通状態から非導通状態へ切り替える際に、リカバリ電流と呼ばれる電流が還流ダイオードに流れて損失が生じる。【０００４】
還流ダイオードの損失を低減するためには、原理的にリカバリ電流が流れない、電荷の移動のみで電流が流れるＳＢＤ（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）を用いればよい。しかし、シリコン（Ｓｉ）を用いてＳＢＤを高耐電圧化すると、電流を流す方向へデバイスを厚くする必要があり、導通損失が増大する。そこで、シリコンと比較して電界破壊強度が大きいワイドギャップ半導体（ＳｉＣやＧａＮ）を用いてＳＢＤを製作することにより、デバイスを薄くすることができる。これにより、導通損失とスイッチング損失をともに低減することが図られている。【０００５】
一方、半導体スイッチングデバイスを高速に動作させ、電流変化（ｄｉ／ｄｔ）と電圧変化（ｄｖ／ｄｔ）を急峻にすることにより、電流と電圧の積として生じるスイッチング損失を低減することも考えられる。ただし、電流変化を急峻にすると、電力変換装置を構成する主回路が有する寄生インダクタンスによってサージ電圧が発生し、半導体スイッチングデバイスを破損させる可能性がある。すなわち、電流変化（ｄｉ／ｄｔ）と主回路インダクタンス（Ｌｍ：寄生インダクタンスの和）との積により、サージ電圧（ΔＶ＝Ｌｍ×ｄｉ／ｄｔ）が発生し、電源電圧（Ｅ）とサージ電圧（ΔＶ）の和（Ｅ＋ΔＶ）が半導体スイッチングデバイスの耐電圧を超えて破損させる可能性がある。【０００６】
上記のようなサージ電圧を抑制するため、主回路インダクタンスを低減する技術や電流変化（ｄｉ／ｄｔ）を抑制する技術が提案されている。インダクタンスは、電流が流れることによって生じる磁束が空間に蓄えられるエネルギーであり、磁束を抑制することによってインダクタンスを低減することができる。そのため、電力変換装置の主回路は一般に、電流経路を近距離で対向させて磁束を相殺し、インダクタンスを低減している。ただし大容量変換装置においては、使用する電圧が数ｋＶ〜数十ｋＶであり、絶縁や沿面距離を確保する必要上、磁束を相殺する効果は限定的であり、したがって主回路インダクタンスを低減する効果にも限界がある。【０００７】
下記特許文献１には、電流変化（ｄｉ／ｄｔ）を制御する技術が記載されている。同文献においては、コンデンサとツェナーダイオードを直列接続した回路をＩＧＢＴのコレクタ端子とゲート端子間に並列接続している。ＩＧＢＴをターンオフするとき、コレクタ−エミッタ間の電圧が上昇し、同時にコレクタ−ゲート間電圧が上昇する。コレクタ端子とゲート端子間にかかる電圧がツェナーダイオードの降伏電圧を超えるまでは、電圧変化が急峻であるためスイッチング損失の増大を抑制することができる。ツェナーダイオードにかかる電圧が降伏電圧を超えると、ＩＧＢＴの帰還容量と並列にコンデンサが接続された状態となり、等価的にＩＧＢＴの帰還容量が大きくなる。この等価的に増大した帰還容量を充電するため、コレクタ電流の変化（ｄｉ／ｄｔ）が小さくなるので、サージ電圧（ΔＶ）を抑制することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７-２９５５４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記特許文献１に記載されている技術では、ＩＧＢＴのコレクタ端子とゲート端子間に接続されているツェナーダイオードの導通損失が発生するため、電力変換装置の効率が低下すると考えられる。【００１０】
本発明は、上記のような課題に鑑みてなされたものであり、簡易な回路構成によって半導体スイッチング素子のスイッチング損失とサージ電圧をともに低減することができる電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る電力変換装置は、抗電界以上の電界を印加すると静電容量が大幅に増加する非線形コンデンサを、スイッチングデバイスのＯＮ／ＯＦＦ制御電極と高電位側電極の間に接続している。
【発明の効果】
【００１２】
本発明に係る電力変換装置によれば、スイッチングデバイスに印加される電圧が抗電界に対応する値以下である間は電圧変化が急峻であるため、スイッチング損失を抑制することができる。また、スイッチングデバイスに印加される電圧が抗電界に対応する値以上になると、コンデンサの静電容量が大きくなって電流変化を抑制するので、サージ電圧を抑えることができる。
【図面の簡単な説明】
【００１３】
【図１】実施形態１に係る電力変換装置の回路図である。
【図２】サージ抑制回路３に含まれるコンデンサの電荷密度−電界強度特性を示す図である。
【図３】半導体スイッチングデバイス１を導通状態から非導通状態へ遷移させるときの電流変化と電圧変化を示す図である。
【図４】半導体スイッチングデバイス１を非導通状態から導通状態へ遷移させるときの電流変化と電圧変化を示す図である。
【図５】実施形態２に係る電力変換装置の回路図である。
【図６】実施形態３に係る電力変換装置の回路図である。
【図７】実施形態４に係る電力変換装置の回路図である。
【発明を実施するための形態】
【００１４】
＜実施の形態１＞
図１は、本発明の実施形態１に係る電力変換装置の回路図である。図１に示す回路は、半導体スイッチングデバイス１、半導体スイッチングデバイス１を駆動させるための駆動回路２、サージ抑制回路３、直流平滑コンデンサ１０、直流電源１３、負荷１４、還流ダイオード１５を備える。半導体スイッチングデバイス１には電流１６が流れ、電圧１７がコレクタ−エミッタ間に印加される。サージ抑制回路３の両端（半導体スイッチングデバイス１のコレクタ−ゲート間）には電圧１８が印加される。負荷１４には電流１９が流れる。図１に示す回路は、寄生インダクタンス１２を有する。半導体スイッチングデバイス１は、寄生容量として帰還容量２０と入力容量２１を有する。
【００１５】
直流電源１３は、交流電源を整流回路で整流したものを用いてもよい。本実施形態１においては、半導体スイッチングデバイス１はＩＧＢＴであることを想定するが、その他の半導体スイッチングデバイス（ＭＯＳＦＥＴ、ＧＴＯなど）を用いる場合でも本発明と同様の効果を発揮することができる。
【００１６】
サージ抑制回路３は、後述する非線形コンデンサを有する。同コンデンサは、半導体スイッチングデバイス１の高電位側（ＩＧＢＴの場合はコレクタ側）端子またはこれに接続された配線と、半導体スイッチングデバイス１のＯＮ／ＯＦＦ制御電極（ＩＧＢＴの場合はゲート電極）またはこれに接続された配線との間に接続されている。
【００１７】
図２は、サージ抑制回路３に含まれるコンデンサの電荷密度−電界強度特性を示す図である。サージ抑制回路３が有するコンデンサは、図２の特性４に示すような特性を有する非線形コンデンサである。なお比較のため、線形コンデンサの特性５を併記した。抗電界６は、非線形コンデンサにおいて電荷密度−電界強度特性が変化する電界値である。領域２３は、特性４において電界強度に対する電荷密度の増分が低い領域、領域２４は電界強度に対する電荷密度の増分が高い領域であり、抗電界６がこれら領域の境界となる。電界強度に対する電荷密度の変化率は、静電容量と等価である。
【００１８】
従来広く用いられてきた線形コンデンサは、電界強度によらず静電容量が一定であるため、電界強度に対し電荷密度が線形に変化する。これに対し本発明におけるサージ抑制回路３に含まれるコンデンサは、抗電界６を境界にして静電容量の増分が大幅に変化する特性を有する。この特性によって発揮される効果については、後述の図３〜図４を用いて改めて説明する。なお、抗電界６の値は、直流電源１３の電圧が非線形コンデンサに印加されたときにかかる電界強度となるように、特性４を構成しておく。
【００１９】
図２のような非線形特性を有する材料としては、例えば反強誘電体材料が考えられる。反強誘電体材料は、図２に示すように電荷密度−電界強度特性がヒステリシスを有する。上記と同様の特性を有する材料であれば、その他の材料を採用してもよい。
【００２０】
図３は、半導体スイッチングデバイス１を導通状態から非導通状態へ遷移させるときの電流変化と電圧変化を示す図である。図３において、サージ抑制回路３を設けない場合の電流１６と電圧１７の変化をそれぞれ電流１６ａと電圧１７ａに示し、線形コンデンサを用いてサージ抑制回路３を構成した場合の電流１６と電圧１７の変化をそれぞれ電流１６ｂと電圧１７ｂに示し、本実施形態１における電流１６と電圧１７の変化をそれぞれ電流１６ｃと電圧１７ｃに示した。以下、図３に示す電流１６と電圧１７の変化についてそれぞれ説明する。
【００２１】
半導体スイッチングデバイス１が導通状態であるとき、いずれの場合においても電流１６は同じである。電圧１７は、素子抵抗による僅かな電圧を除いて、０に近い値となっている。
【００２２】
半導体スイッチングデバイス１を非導通状態に遷移させると、帰還容量２０が充電されることによってコレクタ−ゲート間の電圧１８が上昇し、同時にコレクタ−エミッタ間の電圧１７が上昇する。サージ抑制回路３のコンデンサにかかる電界強度が抗電界６（＝直流電源１３の電圧）を超えるまでは、非線形コンデンサの静電容量が小さいため、半導体スイッチングデバイス１のコレクタ−ゲート間には帰還容量２０のみが存在する状態とほぼ等価である。したがって、帰還容量２０を充電する時間に対応して、電圧１７ｃが直流電源１３の電圧まで立ち上がる。サージ抑制回路３を設けない場合における電圧１７ａも同様に立ち上がる。線形コンデンサを用いる場合は、帰還容量の大きな半導体スイッチングデバイスと等価となるので、電圧１７ｂの立ち上がりは遅くなる。電圧１７ｃの変化（ｄｖ／ｄｔ）は電圧１７ａと同様に急峻であるため、スイッチング損失の増大を抑制することができる。その後、半導体スイッチングデバイス１が完全な非導通状態に近づくにしたがって、電流１６は減少する。
【００２３】
電圧１７ｃが直流電源１３の電圧まで立ち上がり、非線形コンデンサにかかる電界強度が抗電界６を超えたとき、非線形コンデンサの静電容量の増分が大幅に増加するので、この時点以降は半導体スイッチングデバイス１のコレクタ−ゲート間に帰還容量２０と非線形コンデンサの合成容量が存在しているとみなすことができる。すなわち等価的に帰還容量２０が大きくなる。その結果、等価的に増大した帰還容量２０を充電する電流が必要になるため、半導体スイッチングデバイス１に流れる電流１６ｃの変化率（ｄｉ／ｄｔ）が小さくなる。線形コンデンサを用いた場合の電流１６ｂも同様に変化する。電圧１７ｃは、等価的に増大した帰還容量２０の効果によって立ち上がりが遅くなる。電圧１７ｂも同様である。電流１６ａについては帰還容量２０を増大させる効果が得られないので、急峻に変化し、変化率（ｄｉ／ｄｔ）が大きくなる。
【００２４】
寄生インダクタンス１２に蓄えられたエネルギーは、寄生インダクタンス１２と電流１６の変化率（ｄｉ／ｄｔ）の積によってサージ電圧となり、半導体スイッチングデバイス１に印加される。本実施形態１によれば、電流１６ｃの変化率が電流１６ｂと同程度に小さくなるので、半導体スイッチングデバイス１をターンオフする際のサージ電圧を抑制することができる。
【００２５】
一方、線形コンデンサを用いる場合、電圧１７ｂの立ち上がりが遅いため、電流１６ｂが立ち下がり始めるタイミングも遅くなる。これにより、半導体スイッチングデバイス１をターンオフする際のスイッチング損失が大きくなってしまう。これに対し本実施形態１においては、コレクタ−エミッタ間の電圧１７が抗電界６に対応する値に達するまでは電圧１７ｃが急峻に立ち上がるので、半導体スイッチングデバイス１をターンオフする際のスイッチング損失を抑えることができる。
【００２６】
図４は、半導体スイッチングデバイス１を非導通状態から導通状態へ遷移させるときの電流変化と電圧変化を示す図である。各符号については図３と同様である。以下、図４に示す電流１６と電圧１７の変化についてそれぞれ説明する。
【００２７】
半導体スイッチングデバイス１を導通状態に遷移させると、寄生容量の影響によって電圧１７と電流１６がいったん立ち上がった後、電圧１７は図３の初期状態まで次第に降下し、電流１６は次第に増加する。
【００２８】
サージ抑制回路３の非線形コンデンサにかかる電界強度が抗電界６を下回るまでは、半導体スイッチングデバイス１のコレクタ−ゲート間に、等価的に増大した帰還容量２０が存在するため、放電に要する時間は長くなる。電界強度が抗電界６（＝直流電源１３の電圧）を下回ると、非線形コンデンサの静電容量が大幅に小さくなるので電荷が急激に放出され、サージ抑制回路３を設けていない場合と同様のスイッチング動作となる。
【００２９】
＜実施の形態１：まとめ＞
以上のように、本実施形態１に係る電力変換装置は、半導体スイッチングデバイス１の高電位側とゲート電極の間に非線形コンデンサを接続し、ターンオフ時の電圧変化を高速に維持しつつ電流変化を小さく抑えている。これにより、スイッチング損失とサージ電圧をともに効果的に抑制することができる。
【００３０】
また、本実施形態１に係る電力変換装置は、上記動作を非線形コンデンサによって発揮することができるので、特許文献１のようにサージ抑制回路３内にツェナーダイオードを設ける必要はない。これにより、ツェナーダイオードによる損失は発生しないので回路効率を向上させることができる。また、ツェナーダイオードの信頼性に関する懸念も考慮する必要がないので、装置の信頼性の観点においても好適である。
【００３１】
なお、本実施形態１においては、抗電界６は直流電源１３の電圧が非線形コンデンサに印加されたときの電界強度となるようにすることとしたが、必ずしも厳密にこれに一致する必要はなく、これよりも高い電界強度に達した時点で抗電界６となるような特性を採用することもできる。ただしこの場合は、図３の電圧１７ｃの傾きが緩やかになり始めるタイミングが遅れるので、その限りにおいては、サージ電圧やスイッチング損失を抑制する効果が減退することに留意されたい。
【００３２】
＜実施の形態２＞
図５は、本発明の実施形態２に係る電力変換装置の回路図である。本実施形態２においては、実施形態１のサージ抑制回路３に代えて、非線形コンデンサに対して直列に抵抗を接続したサージ抑制回路３’を設けた。その他の構成は実施形態１と同様である。
【００３３】
サージ抑制回路３’の抵抗を調整することにより、抗電界６の前後における非線形コンデンサの静電容量の変化にともなう電荷の移動速度を任意に設計することができる。これにより、半導体スイッチングデバイス１のスイッチング動作時において任意の電流・電圧波形を設計し、急峻な電流・電圧によって生じるノイズを抑制することができる。この抵抗は、非線形コンデンサの等価直列抵抗によって代用することもできる。
【００３４】
＜実施の形態３＞
図６は、本発明の実施形態３に係る電力変換装置の回路図である。本実施形態３においては、実施形態１〜２で説明したものと同様の回路構成を用いて、２レベルの３相電力変換装置を構成した。その他の点については実施形態１〜２と同様である。本実施形態３により、実施形態１〜２と同様にスイッチング損失とサージ電圧を抑制する効果を、２レベル３相電力変換装置においても発揮することができる。
【００３５】
＜実施の形態４＞
図７は、本発明の実施形態４に係る電力変換装置の回路図である。本実施形態４においては、実施形態１〜２で説明したものと同様の回路構成を用いて、３レベルの３相電力変換装置を構成した。その他の点については実施形態１〜２と同様である。なお図７においては、３相のうち１相のみを図示した。本実施形態４により、実施形態１〜２と同様にスイッチング損失とサージ電圧を抑制する効果を、３レベル３相電力変換装置においても発揮することができる。
【００３６】
なお、３レベル３相電力変換装置においては、抗電界６を直流電源１３の電圧の半値が非線形コンデンサに印加されたときにかかる電界強度とする必要がある。ただし実施形態１で説明したものと同様の理由により、必ずしも直流電源１３の電圧の半値と厳密に一致させる必要はない。
【符号の説明】
【００３７】
１：半導体スイッチングデバイス、２：駆動回路、３：サージ抑制回路、１０：直流平滑コンデンサ、１２：寄生インダクタンス、１３：直流電源、１４：負荷、１５：還流ダイオード、２０：帰還容量、２１：入力容量。
【図１】
2014061114.tif 000003
【図２】
2014061114.tif 000004
【図３】
2014061114.tif 000005
【図４】
2014061114.tif 000006
【図５】
2014061114.tif 000007
【図６】
2014061114.tif 000008
【図７】
2014061114.tif 000009
【国際調査報告】
2014061114.tif 000010
2014061114.tif 000011
2014061114.tif 000012
2014061114.tif 000013