(57)【要約】  第１導電型の半導体基板と、前記半導体基板の第１の表面上に形成された前記第１導電型の半導体よりなる柱状構造体と、前記柱状構造体を囲うように形成された光吸収層と、前記光吸収層を囲うように形成された半導体層とを有する。
2014045334.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の第１の表面上に形成された前記第１導電型の半導体よりなる柱状構造体と、
前記柱状構造体を囲うように形成された光吸収層と、
前記光吸収層を囲うように形成された半導体層と
を有することを特徴とする半導体受光素子。
【請求項２】
請求項１記載の半導体受光素子において、
前記光吸収層と前記半導体層との間に形成されたキャリア増倍層を更に有する
ことを特徴とする半導体受光素子。
【請求項３】
請求項２記載の半導体受光素子において、
前記光吸収層と前記キャリア増倍層との間に形成されたグレーデッド層と電界降下層とを更に有する
ことを特徴とする半導体受光素子。
【請求項４】
請求項３記載の半導体受光素子において、
前記電界降下層、前記キャリア増倍層及び前記半導体層の上面部に形成された前記第１導電型とは逆導電型の第２導電型の半導体領域を更に有する
ことを特徴とする半導体受光素子。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体受光素子において、
前記半導体層は、前記第１導電型とは逆導電型の第２導電型を有する
ことを特徴とする半導体受光素子。
【請求項６】
請求項１乃至５のいずれか１項に記載の半導体受光素子において、
前記半導体基板の第２の表面に形成され、前記光吸収層に入射する光を集光する集光手段を更に有する
ことを特徴とする半導体受光素子。
【請求項７】
請求項１乃至５のいずれか１項に記載の半導体受光素子において、
前記半導体基板の第２の表面側に配置された光導波路と、
前記光導波路から出力された光の光路を変換して前記光吸収層に入射する光路変換手段とを更に有する
ことを特徴とする半導体受光素子。
【請求項８】
請求項１乃至７のいずれか１項に記載の半導体受光素子において、
前記半導体基板に電気的に接続された第１の電極と、
前記半導体層に電気的に接続された第２の電極とを更に有する
ことを特徴とする半導体受光素子。
【請求項９】
請求項８記載の半導体受光素子において、
前記第２の電極は、前記半導体層の側面部分から前記柱状導電体、前記光吸収層及び前記半導体層の上面上に延在して形成されており、前記上面においてミラーを形成している
ことを特徴とする半導体受光素子。
【請求項１０】
請求項１乃至９のいずれか１項に記載の半導体受光素子において、
前記柱状構造体の半径をｒ０、前記光吸収層の外周の半径をｒ１、前記光吸収層の吸収係数をａとして、
ｒ１／ｒ０＞ｅｘｐ（ａ／２×１０４）
の関係を有する
ことを特徴とする半導体受光素子。
【請求項１１】
請求項１記載の半導体受光素子において、
前記光吸収層は、前記柱状構造体を囲うように形成された筒状の量子井戸層を含む
ことを特徴とする半導体受光素子。
【請求項１２】
請求項１１記載の半導体受光素子において、
前記半導体層は、前記第１導電型を有する
ことを特徴とする半導体受光素子。
【請求項１３】
請求項１１又は１２記載の半導体受光素子において、
前記半導体基板に電気的に接続された第１の電極と、
前記半導体層に電気的に接続された第２の電極とを更に有する
ことを特徴とする半導体受光素子。
【請求項１４】
第１導電型の半導体基板上に、前記第１導電型の半導体よりなる柱状構造体を形成する工程と、
前記柱状構造体を囲うように光吸収層を形成する工程と、
前記光吸収層を囲うように半導体層を形成する工程と
を有することを特徴とする半導体受光素子の製造方法。
【請求項１５】
請求項１４記載の半導体受光素子の製造方法において、
前記光吸収層を形成する工程の後、前記半導体層を形成する工程の前に、前記光吸収層を囲うようにキャリア増倍層を形成する工程を更に有する
ことを特徴とする半導体受光素子の製造方法。
【請求項１６】
請求項１４記載の半導体受光素子の製造方法において、
前記光吸収層を形成する工程の後、前記キャリア増倍層を形成する工程の前に、前記光吸収層を囲うようにグレーデッド層を形成する工程と、前記グレーデッド層を囲うように電界降下層を形成する工程とを更に有する
ことを特徴とする半導体受光素子の製造方法。
【請求項１７】
請求項１４記載の半導体受光素子の製造方法において、
前記光吸収層を形成する工程では、前記柱状構造体を囲うように配置された筒状の量子井戸層を含む前記光吸収層を形成する
ことを特徴とする半導体受光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体受光素子及びその製造方法に関する。
【背景技術】
【０００２】
イメージングアレイの小型化や高密度集積化に向けて、小型で高性能な半導体受光素子が求められている。一般的な半導体受光素子としては、基板の平面上に光吸収層と導電層とを積層し、膜面に対して垂直に光を入射する表面受光型の半導体受光素子が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０９−２８３７８６号公報
【特許文献２】特開２００６−３０３５０８号公報
【特許文献３】特開２００６−３３９４１３号公報
【特許文献４】特開２０１１−１２４４５０号公報
【特許文献５】国際公開第２００５／００８７８７号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の平面受光型の半導体受光素子では、有効に電界を印加してキャリアを引き抜くために積層可能な光吸収層の膜厚に制限があった。このため、面内サイズを小さくすると受光面積が小さくなり感度が低下してしまう。【０００５】
本発明の目的は、受光感度を損なうことなく小型化を可能にしうる受光素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の一観点によれば、第１導電型の半導体基板と、前記半導体基板の第１の表面上に形成された前記第１導電型の半導体よりなる柱状構造体と、前記柱状構造体を囲うように形成された光吸収層と、前記光吸収層を囲うように形成された半導体層とを有する半導体受光素子が提供される。【０００７】
また、実施形態の他の観点によれば、第１導電型の半導体基板上に、前記第１導電型の半導体よりなる柱状構造体を形成する工程と、前記柱状構造体を囲うように光吸収層を形成する工程と、前記光吸収層を囲うように半導体層を形成する工程とを有する半導体受光素子の製造方法が提供される。
【発明の効果】
【０００８】
開示の半導体受光素子及びその製造方法によれば、半導体基板上に形成された柱状構造体を囲うように円筒状に光吸収層を配置するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１実施形態による半導体受光素子の構造を示す平面図及び概略断面図である。
【図２】図２は、半導体受光素子の受光面直径と規格化吸収量との関係を示すグラフである。
【図３】図３は、柱状構造体に対する光吸収層の面積の割合と増大係数との関係を示すグラフ（その１）である。
【図４】図４は、柱状構造体に対する光吸収層の面積の割合と増大係数との関係を示すグラフ（その２）である。
【図５】図５は、第１実施形態による半導体受光素子の具体的な構造の一例を示す概略断面図（その１）である。
【図６】図６は、第１実施形態による半導体受光素子の具体的な構造の一例を示す概略断面図（その２）である。
【図７】図７は、第１実施形態による半導体受光素子の製造方法を示す工程断面図（その１）である。
【図８】図８は、第１実施形態による半導体受光素子の製造方法を示す工程断面図（その２）である。
【図９】図９は、第１実施形態による半導体受光素子の製造方法を示す工程断面図（その３）である。
【図１０】図１０は、第２実施形態による半導体受光素子の構造を示す概略断面図である。
【図１１】図１１は、第３実施形態による半導体受光素子の構造を示す概略断面図である。
【図１２】図１２は、第４実施形態による半導体受光素子の構造を示す概略断面図である。
【図１３】図１３は、第５実施形態による半導体受光素子の構造を示す平面図及び概略断面図である。
【図１４】図１４は、光吸収層の表面に対して垂直に光が入射する場合の光吸収層の膜厚と量子効率との関係を示すグラフである。
【図１５】図１５は、光吸収層の表面に対して平行に光が入射する場合の光吸収層の膜厚と量子効率との関係を示すグラフである。
【図１６】図１６は、ＭＢ積と光吸収層の膜厚との関係を示すグラフである。
【図１７】図１７は、第５実施形態による半導体受光素子の製造方法を示す工程断面図（その１）である。
【図１８】図１８は、第５実施形態による半導体受光素子の製造方法を示す工程断面図（その２）である。
【図１９】図１９は、第５実施形態による半導体受光素子の製造方法を示す工程断面図（その３）である。
【図２０】図２０は、第５実施形態による半導体受光素子の製造方法を示す工程断面図（その４）である。
【図２１】図２１は、第５実施形態の変形例による半導体受光素子及びその製造方法を示す概略断面図（その１）である。
【図２２】図２２は、第５実施形態の変形例による半導体受光素子及びその製造方法を示す概略断面図（その２）である。
【図２３】図２３は、第６実施形態による半導体受光素子の構造を概略断面図（その１）である。
【図２４】図２４は、第６実施形態による半導体受光素子の構造を概略断面図（その２）である。
【図２５】図２５は、第７実施形態による半導体受光素子の構造を概略断面図である。
【図２６】図２６は、第７実施形態による半導体受光素子の製造方法を示す工程断面図（その１）である。
【図２７】図２７は、第７実施形態による半導体受光素子の製造方法を示す工程断面図（その２）である。
【図２８】図２８は、第７実施形態による半導体受光素子の製造方法を示す工程断面図（その３）である。
【図２９】図２９は、第７実施形態による半導体受光素子の製造方法を示す工程断面図（その４）である。
【発明を実施するための形態】
【００１０】
［第１実施形態］
第１実施形態による半導体受光素子及びその製造方法について図１乃至図９を用いて説明する。
【００１１】
図１は、本実施形態による半導体受光素子の構造を示す平面図及び概略断面図である。図２は、半導体受光素子の受光面直径と規格化吸収量との関係を示すグラフである。図３及び図４は、柱状構造体に対する光吸収層の面積の割合と増大係数との関係を示すグラフである。図５及び図６は、本実施形態による半導体受光素子の具体的な構造の一例を示す概略断面図である。図７乃至図９は、本実施形態による半導体受光素子の製造方法を示す工程断面図である。
【００１２】
はじめに、本実施形態による半導体受光素子の構造について図１を用いて説明する。図１（ａ）は本実施形態による半導体受光素子の平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ′線断面図である。
【００１３】
第１導電型の半導体基板１０上には、第１導電型（ｐ型又はｎ型）の半導体よりなる柱状構造体２０が形成されている。柱状構造体２０が形成された領域を除く半導体基板１０上には、絶縁膜１６が形成されている。絶縁膜１６上に突出する柱状構造体２０の側壁部分には、柱状構造体２０の周囲を囲うようにｉ型半導体層よりなる光吸収層２４が形成されている。光吸収層２４の側壁部分には、光吸収層２４の周囲を囲うように第２導電型（ｎ型又はｐ型）の半導体層３２が形成されている。半導体層３２の側壁部分には、半導体層３２の周囲を囲うように第２導電型電極３８が形成されている。半導体基板１０の裏面には、第１導電型電極４４が形成されている。
【００１４】
このように、本実施形態による半導体受光素子は、柱状構造体２０、光吸収層２４及び半導体層３２によりｐｉｎ接合が形成されたｐｉｎ接合型フォトダイオードである。光吸収層２４及び半導体層３２は柱状構造体２０を囲うように、柱状構造体２０を中心とした同心円筒状に配置されており、ｐｉｎ接合も半導体基板１０に垂直な円筒状に形成される。
【００１５】
検出対象の光は、半導体基板１０の上方（図１（ｂ）において上側）から入射される。また、第１導電型電極４４及び第２導電型電極３８を介してｐｉｎ接合に印加される電界の印加方向、すなわちキャリアの移動方向は、ｐｉｎ接合を形成する円筒の直径方向である。すなわち、検出対象の光の入射方向と、ｐｉｎ接合に印加される電界の印加方向とは、互いに交差する方向である。
【００１６】
したがって、本実施形態による半導体受光素子では、検出対象の光の入射方向に沿った光吸収層２４の厚さ（高さ）により受光感度を制御することができ、キャリアの移動方向に沿った光吸収層２４の厚さ（膜厚）により高速応答特性を制御することができる。光吸収層２４の高さと膜厚は独立して制御することが可能であり、これにより、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。
【００１７】
光吸収層における全吸収量Ａは、光吸収層の表面積をＳ、光吸収層の膜厚をｔ、光吸収層における光吸収係数をａとして、式（１）のように表される。
【００１８】
Ａ∝Ｓ（１／ａ）（１−ｅ−ａｔ）    …（１）
式（１）の関係をもとにして検討した結果、本願発明者等は、本実施形態による半導体受光素子を用いることで、光吸収量を低下させることなく、受光面積を縮小できることをも新たに見出した。
【００１９】
図２に、典型的な直接遷移型半導体を想定した、光吸収係数ａが１０−４ｃｍ−１の光吸収層を用いた場合における、受光面直径に対する規格化吸収量（式（１）の右辺に相当）を計算した結果を示す。図中、比較例は光吸収層の膜厚が１μｍの平面受光型の半導体受光素子の場合であり、実施例は直径１００ｎｍ、長さ３μｍの柱状構造体２０の側壁部分に光導電層を設けた本実施形態の半導体受光素子の場合である。
【００２０】
図２に示すように、実施例の半導体受光素子では、同等の光吸収量を得るための受光面直径を、比較例の半導体受光素子よりも小さくすることができる。例えば、受光面の直径が１００μｍである比較例の半導体受光素子と同等の光吸収量を実現する場合、実施例の半導体受光素子では受光面の直径を７５μｍにまで縮小することができる。
【００２１】
このように、本実施形態による半導体受光素子によれば、光吸収量を低下することなく、受光面の面積を縮小することができる。
【００２２】
また、実施例の半導体受光素子は、受光面の面積Ｓを同じにした場合においても、比較例の半導体受光素子よりも光吸収量を大きくすることができる。
【００２３】
光吸収量の比Ｒは、柱状構造体２０の半径をｒ０、柱状構造体２０の長さ（高さ）をｈ、光吸収層２４の半径（外径）をｒ１、光吸収層２４の膜厚をｔ、光吸収層２４の光吸収係数をａとして、式（２）のように表される。
【００２４】
Ｒ＝（１−ｒ０２／ｒ１２）（（１−ｅ−ａｈ）／ｅ−ａｔ）    …（２）
図３に、典型的な直接遷移型半導体を想定した、光吸収係数ａが１０−４ｃｍ−１の光吸収層を用いた場合における、柱状構造体２０に対する光吸収層２４の面積の割合に対する増大係数を計算した結果を示す。図３の計算例は、光吸収層の膜厚が０．８μｍの平面受光型の半導体受光素子（比較例）と比較したものであり、柱状構造体２０の長さを４μｍとして計算を行った。
【００２５】
増大係数（Enhancement factor）は１よりも大きければ比較例の半導体受光素子よりも光吸収量が大きいことを示す。図３の例では、比較例の半導体受光素子よりも最大で７５％程度、光吸収量を大きくできることが判る。
【００２６】
また、本願発明者等は、更に検討を進めた結果、間接遷移型半導体を光吸収層とする半導体受光素子、例えばＳｉＧｅ系受光素子において間接遷移領域の波長で使用する際に特に効果が大きいことを新たに見出した。
【００２７】
図４に、光吸収係数ａが１０２ｃｍ−１の間接遷移型半導体の光吸収層を用いた場合における、柱状構造体２０に対する光吸収層２４の面積の割合に対する増大係数を計算した結果を示す。図４の計算例は、光吸収層の膜厚が０．８μｍの平面受光型の半導体受光素子（比較例）と比較したものであり、柱状構造体２０の長さを４μｍとして計算を行った。
【００２８】
図４の例では、比較例の半導体受光素子よりも最大で４００％程度、光吸収量を大きくできることが判る。
【００２９】
なお、柱状構造体２０は光の吸収に寄与しないため、柱状構造体２０の表面積に対して光吸収層２４の表面積をある値以上に大きくしたときに効果が得られる。本願発明者等が検討を進めた結果、その境界が近似的に式（３）のように表されることを新たに見出した。
【００３０】
ｒ１／ｒ０＞ｅｘｐ（ａ／２×１０４）    …（３）
本実施形態による半導体受光素子は、以下の副次的な効果がある。第１点は、ｐｎ接合方向で見たときに光吸収層２４の膜厚が薄いため、高速応答が可能という点である。第２点は、やはりｐｎ接合方向で見たときに光吸収層２４が薄いため、低い逆バイアスで動作が可能となる点である。効果の程度としては、同じ電界をかけるために必要なバイアスは膜厚に比例することから、本実施形態による半導体受光素子の径方向の膜厚が従来型の膜厚の１／２となれば、バイアスも半分に低減することが可能となる。第３点は、円筒状にｐｎ接合が形成されているため、漏れ電流が抑制できる点である。
【００３１】
図５及び図６は、本実施形態による半導体受光素子の具体的な構成例を示す図である。
【００３２】
図５は、光吸収層２４をｉ−ＩｎＧａＡｓ層により形成した半導体受光素子の例である。
【００３３】
ｎ−ＩｎＰ基板１０Ａ上には、ｎ−ＩｎＰ柱状構造体２０Ａが形成されている。ｎ−ＩｎＰ柱状構造体２０Ａが形成された領域を除くｎ−ＩｎＰ基板１０Ａ上には、シリコン酸化膜１６Ａが形成されている。絶縁膜１６Ａ上に突出するｎ−ＩｎＰ柱状構造体２０Ａの側壁部分には、ｉ−ＩｎＧａＡｓ光吸収層２４Ａが形成されている。ｉ−ＩｎＧａＡｓ光吸収層２４Ａの側壁部分には、ｐ−ＩｎＰ層３２Ａが形成されている。ｐ−ＩｎＰ層３２Ａの側壁部分には、ｐ型電極３８Ａが形成されている。ｎ−ＩｎＰ基板１０Ａの裏面には、ｎ型電極４４Ａが形成されている。
【００３４】
図６は、光吸収層２４をｉ−ＳｉＧｅ層により形成した半導体受光素子の例である。
【００３５】
ｎ−Ｓｉ基板１０Ｂ上には、ｎ−Ｓｉ柱状構造体２０Ｂが形成されている。ｎ−Ｓｉ柱状構造体２０Ｂが形成された領域を除くｎ−Ｓｉ基板１０Ｂ上には、シリコン酸化膜１６Ｂが形成されている。絶縁膜１６Ｂ上に突出するｎ−Ｓｉ柱状構造体２０Ｂの側壁部分には、ｉ−ＳｉＧｅ光吸収層２４Ｂが形成されている。ｉ−ＳｉＧｅ光吸収層２４Ｂの側壁部分には、ｐ−Ｓｉ層３２Ｂが形成されている。ｐ−Ｓｉ層３２Ｂの側壁部分には、ｐ型電極３８Ｂが形成されている。ｎ−Ｓｉ基板１０Ｂの裏面には、ｎ型電極４４Ｂが形成されている。
【００３６】
なお、本実施形態による半導体受光素子の構成材料は、図５及び図６に限定されるものではなく、ｐｉｎ接合型フォトダイオードを形成する種々の材料の組み合わせを適宜選択することができる。また、各部の導電型を逆導電型としてもよい。
【００３７】
また、柱状構造体２０の断面形状は、必ずしも円形である必要はない。例えば、三角形や六角形等の多角形形状でもよいし、楕円形状でもよい。
【００３８】
次に、本実施形態による半導体受光素子の製造方法について図７乃至図９を用いて説明する。ここでは、図５に示す半導体受光素子を例にして製造方法を説明するが、他の材料を用いた半導体受光素子についても同様の方法により製造することができる。
【００３９】
まず、不純物濃度が例えば５×１０１７ｃｍ−３〜１×１０１９ｃｍ−３のｎ−ＩｎＰ基板１０Ａ上に、例えばＣＶＤ法により、マスクとなるシリコン酸化膜１６Ａを形成する。
【００４０】
次いで、ｎ−ＩｎＰ柱状構造体２０Ａの形成予定領域のシリコン酸化膜１６Ａを除去し、シリコン酸化膜１６Ａを除去することにより露出したｎ−ＩｎＰ基板１０Ａ上に、Ａｕ等の金属微粒子１８を堆積する（図７（ａ））。
【００４１】
例えば、シリコン酸化膜１６Ａ上に、ｎ−ＩｎＰ柱状構造体２０Ａの形成予定領域を露出するフォトレジスト膜（図示せず）を形成後、このフォトレジスト膜をマスクとしてｎ−ＩｎＰ柱状構造体２０Ａの形成予定領域のシリコン酸化膜１６Ａを除去する。金属微粒子を堆積した後にフォトレジスト膜を除去することにより、ｎ−ＩｎＰ柱状構造体２０Ａの形成予定領域に選択的に金属微粒子１８を残存させる。
【００４２】
次いで、例えばＭＯＶＰＥ法により、金属微粒子１８を触媒として、シリコン酸化膜１６Ａで覆われていない領域のｎ−ＩｎＰ基板１０上に、例えば半径が１００ｎｍで長さが４μｍのｎ−ＩｎＰ柱状構造体２０Ａを形成する（図７（ｂ））。ＩｎＰの原料としては、特に限定されるものではないが、例えば、トリメチルインジウム（ＴＭＩｎ）とホスフィン（ＰＨ３）とを用いることができる。ｎ型のドーパントとして硫黄（Ｓ）を用いる場合にあっては、例えば、硫化水素（Ｈ２Ｓ）を原料として用いる。不純物濃度は、例えば、５×１０１７ｃｍ−３〜１×１０１９ｃｍ−３程度とする。成長温度は、例えば３８０℃〜４００℃、Ｖ／III比（ＰＨ３とＴＭＩとの流量比）は、例えば１００〜５００程度とする。
【００４３】
次いで、一般的なエッチング技術により、ｎ−ＩｎＰ柱状構造体２０Ａの先端部に残存する金属微粒子１８を除去する。
【００４４】
次いで、例えばＭＯＶＰＥ法により、ｎ−ＩｎＰ柱状構造体２０Ａの側面部分に、例えば膜厚が４００ｎｍ程度のｉ−ＩｎＧａＡＳ光吸収層２４Ａを形成する。ＩｎＧａＡｓの原料としては、特に限定されるものではないが、例えば、ＴＭＩｎと、トリエチルガリウム（ＴＥＧａ）と、アルシン（ＡＳＨ３）とを用いることができる。
【００４５】
こうして半径（ｒ０）が１００ｎｍのｎ−ＩｎＰ柱状構造体２０Ａと、半径（ｒ１）が５００ｎｍのｉ−ＩｎＧａＡＳ光吸収層２４Ａとを形成する。なお、この関係を式（３）に当てはめると、
ｒ１／ｒ０＝５００／１００＝５＞ｅｘｐ（１０４／２×１０４）
となり、式（３）の関係を満たす。
【００４６】
次いで、例えばＭＯＶＰＥ法により、ｉ−ＩｎＧａＡＳ光吸収層２４Ａが形成されたｎ−ＩｎＰ柱状構造体２０Ａの側面部分に、ｐ−ＩｎＰ層３２Ａを形成する（図７（ｃ））。ＩｎＰの原料としては、特に限定されるものではないが、例えば、ＴＭＩｎとＰＨ３とを用いることができる。ｐ型のドーパントとして亜鉛（Ｚｎ）を用いる場合にあっては、例えば、ジエチル亜鉛（ＤＥＺ）を原料として用いる。不純物濃度は、例えば、５×１０１７ｃｍ−３〜１×１０１９ｃｍ−３程度とする。
【００４７】
なお、ｉ−ＩｎＧａＡＳ光吸収層２４Ａ及びｐ−ＩｎＰ層３２Ａは、成長条件を適宜制御することにより、ｎ−ＩｎＰ柱状構造体２０Ａの側面部に選択的に形成することもできるし、ｎ−ＩｎＰ柱状構造体２０Ａの上端部上をも覆うように形成することもできる。
【００４８】
例えば、成長温度を５３０℃〜５８０℃とし、ＩｎＧａＡＳについてはＶ／III比（ＡｓＨ３とＴＭＩ＋ＴＥＧとの流量比）を３００〜１０００、ＩｎＰについてはＶ／III比（ＰＨ３とＴＭＩとの流量比）を１０００〜３０００として成長を行う。これにより、ｉ−ＩｎＧａＡＳ光吸収層２４Ａ及びｐ−ＩｎＰ層３２Ａを、ｎ−ＩｎＰ柱状構造体２０Ａの側面部に選択的に、すなわちｎ−ＩｎＰ柱状構造体２０Ａの径方向に成長することができる。
【００４９】
或いは、成長温度を４５０℃〜５００℃とし、ＩｎＧａＡＳについてはＶ／III比（ＡｓＨ３とＴＭＩ＋ＴＥＧとの流量比）を２０〜６０、ＩｎＰについてはＶ／III比（ＰＨ３とＴＭＩとの流量比）を１００〜３００として成長を行う。これにより、ｉ−ＩｎＧａＡＳ光吸収層２４Ａ及びｐ−ＩｎＰ層３２Ａを、ｎ−ＩｎＰ柱状構造体２０Ａの上端部をも覆うように形成することができる。
【００５０】
図７（ｃ）に示す例ではｉ−ＩｎＧａＡＳ光吸収層２４Ａ及びｐ−ＩｎＰ層３２Ａを、ｎ−ＩｎＰ柱状構造体２０Ａの側面部に選択的に形成しているが、ｎ−ＩｎＰ柱状構造体２０Ａの上端部上をも覆うように形成してもよい。
【００５１】
次いで、例えばＣＶＤ法によりシリコン酸化膜を堆積後、フォトリソグラフィ及びエッチングによりこのシリコン酸化膜をパターニングする。これにより、ｎ−ＩｎＰ柱状構造体２０Ａ、ｉ−ＩｎＧａＡＳ光吸収層２４Ａ及びｐ−ＩｎＰ層３２Ａの上面部に、シリコン酸化膜よりなる絶縁膜３６を選択的に残存させる（図８（ａ））。
【００５２】
次いで、全面に、例えばスパッタ法により、ｐ型電極３８Ａとなる金属膜３８ａを堆積する（図８（ｂ））。
【００５３】
次いで、全面に、レジスト膜４２を堆積する（図８（ｃ））。
【００５４】
次いで、ｎ−ＩｎＰ柱状構造体２０Ａの上面が露出するまで、レジスト膜４２、金属膜３８ａ及び絶縁膜３６をエッチングし、ｐ型電極３８Ａを形成する（図９（ａ））。なお、絶縁膜３６は必ずしも除去する必要はなく、ｎ−ＩｎＰ柱状構造体２０Ａ上、ｉ−ＩｎＧａＡＳ光吸収層２４Ａ上及びｐ−ＩｎＰ層３２Ａ上に残存させるようにしてもよい。
【００５５】
ｎ−ＩｎＰ柱状構造体２０Ａの上端部上をも覆うようにｉ−ＩｎＧａＡＳ光吸収層２４Ａ及びｐ−ＩｎＰ層３２Ａを形成した場合には、本工程においてｎ−ＩｎＰ柱状構造体２０Ａの上面上のｉ−ＩｎＧａＡＳ光吸収層２４Ａ及びｐ−ＩｎＰ層３２Ａも除去する。
【００５６】
次いで、レジスト膜４２を除去する（図９（ｂ））。
【００５７】
次いで、ｎ−ＩｎＰ基板１０Ａの裏面を加工した後にｎ型電極４４Ａを形成し、本実施形態による半導体受光素子を完成する（図９（ｃ））。
【００５８】
なお、光吸収層２４をｉ−ＳｉＧｅ層により形成した図６に示す半導体受光素子の場合は、ＳｉＧｅの成長原料として、例えばジシラン（Ｓｉ２Ｈ６）及びゲルマン（ＧｅＨ４）を用いることができる。
【００５９】
このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように円筒状にｐｉｎ構造を形成するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
【００６０】
［第２実施形態］
第２実施形態による半導体受光素子及びその製造方法について図１０を用いて説明する。図１乃至図９に示す第１実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
【００６１】
図１０は、本実施形態による半導体受光素子の構造を示す概略断面図である。
【００６２】
本実施形態による半導体受光素子は、図１０に示すように、柱状構造体２０が円錐台形状を有している点で、円柱形状を有している第１実施形態による半導体受光素子と異なっている。
【００６３】
柱状構造体２０は、必ずしも上端部と下端部の径が同じである円柱形状である必要はなく、上端部の径と下端部の径とが異なった錐台形状としてもよい。錐台形状は、上端部の径が下端部の径より大きくてもよいが、半導体基板１０と柱状構造体２０との間の接触面積が大きくなり界面抵抗を小さくできる等の観点から、上端部の径が下端部の径より小さい方が好ましい。
【００６４】
また、柱状構造体２０の断面形状は、必ずしも円形である必要はない。例えば、三角形や六角形等の多角形形状でもよいし、楕円形状でもよい。また、柱状構造体２０の側面部の傾きは、必ずしも一定である必要はない。
【００６５】
本実施形態による半導体受光素子の製造方法は、柱状構造体２０の成長条件が異なるほかは第１実施形態による半導体受光素子の製造方法と同様である。
【００６６】
柱状構造体２０は、成膜条件を適宜設定することにより、第１実施形態に示すような円柱状にすることもできるし、本実施形態に示すような円錐台形状にすることもできる。
【００６７】
例えば、第１実施形態に示したようなテーパのないｎ−ＩｎＰ柱状構造体２０Ａは、前述のように、成長温度を例えば３８０℃〜４００℃、Ｖ／III比（ＰＨ３とＴＭＩとの流量比）を例えば１００〜５００程度とすることにより、形成することができる。一般的には、成長温度が高く、Ｖ／III比が大きくなると、柱状構造体２０の軸方向の成長時に底部からの径方向成長が起こりやすくなるため、徐々にテーパを生じる。テーパの程度が小さい場合は、微量の塩化水素（ＨＣｌ）を成長時に同時に供給することによって、軸方向成長時の径方向成分をエッチングしてテーパを抑制することもできる。
【００６８】
一方、本実施形態のようにテーパを有する錐台形状のｎ−ＩｎＰ柱状構造体２０Ａを形成する場合には、成長温度を高めに、Ｖ／III比を大きめに設定する。例えば、成長温度を例えば４２０℃〜４５０℃、Ｖ／III比（ＰＨ３とＴＭＩとの流量比）を例えば５００〜１０００程度とする。これにより、錐台形状のｎ−ＩｎＰ柱状構造体２０Ａを形成することができる。
【００６９】
ＩｎＰよりなる柱状構造体２０のみならず、他の材料よりなる柱状構造体２０を形成する場合にも、同様の手法によって柱状構造体２０の形状を制御することができる。
【００７０】
このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように円筒状にｐｉｎ構造を形成するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
【００７１】
［第３実施形態］
第３実施形態による半導体受光素子及びその製造方法について図１１を用いて説明する。図１乃至図１０に示す第１及び第２実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
【００７２】
図１１は、本実施形態による半導体受光素子の構造を示す概略断面図である。
【００７３】
はじめに、本実施形態による半導体受光素子の構造について図１１を用いて説明する。
【００７４】
ｐ＋−ＩｎＰ基板等の半導体基板１０上には、ｐ＋−ＩｎＰ等よりなる柱状構造体２０が形成されている。柱状構造体２０が形成された領域を除く半導体基板１０上には、シリコン酸化膜等よりなる絶縁膜１６が形成されている。絶縁膜１６上に突出する柱状構造体２０の側壁部分には、ｎ−ＩｎＧａＡｓ等よりなる光吸収層２４が形成されている。光吸収層２４の側壁部分には、ｎ−ＩｎＰ等よりなるキャリア増倍層３０が形成されている。キャリア増倍層３０の側壁部分には、ｎ＋−ＩｎＰ等よりなる半導体層３２が形成されている。半導体層３２の側壁部分には、第２導電型（ｎ型）電極３８が形成されている。半導体基板１０の裏面には、第１導電型（ｐ型）電極４４が形成されている。
【００７５】
このように、本実施形態による半導体受光素子は、図１に示す半導体受光素子の光吸収層２４と半導体層３２との間にキャリア増倍層３０を更に配した、いわゆるアバランシェフォトダイオード（ＡＰＤ）型の受光素子である。
【００７６】
ＡＰＤ型の受光素子の場合にも、第１及び第２実施形態に示したｐｉｎ型の受光素子の場合と同様、高速応答が可能、低電圧動作が可能、漏れ電流の抑制が可能、といった効果を実現することができる。
【００７７】
本実施形態による半導体受光素子の製造方法は、光吸収層２４を形成する工程の後、半導体層３２を形成する工程の前に、キャリア増倍層３０を形成する工程を更に有するほかは、図７乃至図９に示す第１実施形態による半導体受光素子の製造方法と同様である。
【００７８】
このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように円筒状にＡＰＤ構造を形成するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
【００７９】
［第４実施形態］
第４実施形態による半導体受光素子及びその製造方法について図１２を用いて説明する。図１乃至図１１に示す第１乃至第３実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
【００８０】
図１２は、本実施形態による半導体受光素子の構造を示す概略断面図である。
【００８１】
本実施形態による半導体受光素子は、図１２に示すように、第１実施形態による半導体受光素子を１つの受光素子として、一枚の半導体基板１０上に複数の受光素子を２次元アレイ状に配置した２次元受光素子アレイである。複数の受光素子が形成された半導体基板１０上には、表面にフレネルレンズ５２が形成された基板５０が配置されており、受光素子に効率的に入射光を入射できるようになっている。
【００８２】
第１実施形態による半導体受光素子は、前述のように、面内サイズが小さく受光感度が高いものである。したがって、これを用いて２次元アレイ素子を形成することにより、受光感度を落とすことなく装置を小型化することができる。
【００８３】
なお、図１２には、第１実施形態による半導体受光素子を用いて２次元受光素子アレイを形成した例を示したが、第２又は第３実施形態による半導体受光素子を用いて２次元受光素子アレイを形成してもよい。
【００８４】
［第５実施形態］
第５実施形態による半導体受光素子及びその製造方法について図１３乃至図２２を用いて説明する。図１乃至図１２に示す第１乃至第４実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
【００８５】
図１３は、本実施形態による半導体受光素子の構造を示す平面図及び概略断面図である。図１４は、光吸収層の表面に対して垂直に光が入射する場合の光吸収層の膜厚と量子効率との関係を示すグラフである。図１５は、光吸収層の表面に対して平行に光が入射する場合の光吸収層の膜厚と量子効率との関係を示すグラフである。図１６は、ＭＢ積と光吸収層の膜厚との関係を示すグラフである。図１７乃至図２０は、本実施形態による半導体受光素子の製造方法を示す工程断面図である。図２１及び図２２は、本実施形態の変形例による半導体受光素子及びその製造方法を示す概略断面図である。
【００８６】
はじめに、本実施形態による半導体受光素子の構造について図１３を用いて説明する。図１３（ａ）は本実施形態による半導体受光素子の平面図であり、図１３（ｂ）は図１３（ａ）のＡ−Ａ′線断面図である。
【００８７】
第１導電型の半導体基板１０上には、第１導電型の半導体よりなる柱状構造体２０が形成されている。半導体基板１０としては、特に限定されるものではないが、例えばｎ＋−ＩｎＰ基板を適用することができる。柱状構造体２０は、特に限定されるものではないが、例えばｎ＋−ＩｎＰにより形成することができる。
【００８８】
柱状構造体２０の側壁部分には、柱状構造体２０の周囲を囲うように、第１導電型の半導体層２２が形成されている。半導体層２２は、特に限定されるものではないが、例えばｎ＋−ＩｎＰ層により形成することができる。
【００８９】
半導体層２２の側壁部分には、半導体層２２の周囲を囲うように、光を吸収するｉ型半導体層よりなる光吸収層２４が形成されている。光吸収層２４は、特に限定されるものではないが、例えば、ｉ−ＩｎＧａＡｓ層により形成することができる。
【００９０】
光吸収層２４の側壁部分には、光吸収層２４の周囲を囲うように、グレーデッド層２６が形成されている。グレーデッド層２６は、特に限定されるものではないが、例えばｉ−ＩｎＧａＡｓＰ層により形成することができる。グレーデッド層２６は、光吸収層２４と後述の電界降下層２８との間におけるエネルギーバンドの不連続性を補間するための層であり、例えばＩｎＧａＡｓ組成からＩｎＰ組成へ徐々に或いは段階的に変化する層である。
【００９１】
グレーデッド層２６の側壁部分には、グレーデッド層２６の周囲を囲うように、電界強度を降下させる第１導電型の半導体層よりなる電界降下層２８が形成されている。電界降下層２８は、特に限定されるものではないが、例えばｎ＋−ＩｎＰ層により形成することができる。
【００９２】
電界降下層２８の側壁部分には、電界降下層２８の周囲を囲うように、アバランシェ増幅を生じさせるｉ型半導体層よりなるキャリア増倍層３０が形成されている。キャリア増倍層３０は、特に限定されるものではないが、例えばｉ−ＩｎＰ層により形成することができる。
【００９３】
キャリア増倍層３０の側壁部分には、キャリア増倍層３０の周囲を囲うように、第２導電型（ｐ型又はｎ型）の半導体層３２が形成されている。半導体層３２は、特に限定されるものではないが、例えばｐ＋−ＩｎＰ層により形成することができる。
【００９４】
柱状構造体２０、半導体層２２、光吸収層２４、グレーデッド層２６、電界降下層２８、キャリア増倍層３０及び半導体層３２の上端部上には、絶縁膜３６が形成されている。絶縁膜３６上には、半導体層３２の側壁部分に延在するように、第２導電型電極３８が形成されている。
【００９５】
光吸収層２４、グレーデッド層２６、電界降下層２８、キャリア増倍層３０及び半導体層３２と半導体基板１０との境界部分の半導体基板１０内には、ガードリング１４が形成されている。また、光吸収層２４、グレーデッド層２６、電界降下層２８、キャリア増倍層３０及び半導体層３２と絶縁膜３６との境界部分の光吸収層２４、グレーデッド層２６、電界降下層２８、キャリア増倍層３０及び半導体層３２内には、ガードリング３４が形成されている。なお、ガードリング１４，３４は、必ずしも形成する必要はないが、高電界によるエッジブレイクダウンを防止する観点からは形成することが望ましい。
【００９６】
こうして、半導体基板１０の表面側（図１３（ｂ）において上側）に、ＡＰＤ受光部が形成されている。
【００９７】
ＡＰＤ受光部に隣接する半導体基板１０の表面上には、第１導電型電極４４が形成されている。
【００９８】
ＡＰＤ受光部が形成された部分に対向する半導体基板１０の裏面（図１３（ｂ）において下側）は、球面状に加工されており、レンズ４６を形成している。レンズ４６が形成された半導体基板１０の裏面には、無反射膜４８が形成されている。
【００９９】
このように、本実施形態による半導体受光素子は、半導体基板１０の裏面側から入射される光をＡＰＤ受光部において検出するＡＰＤ型の受光素子である。光吸収層２４は柱状構造体２０を囲うように、柱状構造体２０を中心とした同心円筒状に配置されており、ＡＰＤの積層構造も半導体基板１０に垂直な円筒状に形成される。
【０１００】
半導体基板１０の裏面側（図１３（ｂ）において下側）から入射される検出対象の光は、レンズ４６により集光されてＡＰＤ受光部に入射される。また、第１導電型電極４４及び第２導電型電極３８を介してＡＰＤの積層構造に印加される電界の印加方向、すなわちキャリアの移動方向は、ＡＰＤの積層構造を形成する円筒の直径方向である。すなわち、検出対象の光の入射方向と、ＡＰＤの積層構造に印加される電界の印加方向とは、互いに交差する方向である。
【０１０１】
受光素子の高速応答特性を改善するためには、キャリアが走行する時間を短くするために、光吸収層を薄くすることが望ましい。一方、光の吸収効率を高くするためには、光の吸収長以上に光吸収層を厚くすることが望ましい。
【０１０２】
ｐｎ接合面に垂直に光を入射する一般的な受光素子の構造では、これら要求は相反するものであり、例えば１０Ｇｂｐｓ以上のような高速システム用の受光素子では、高速応答特性と良好な量子効率とを同時に実現することは難しい。
【０１０３】
１０Ｇｂｐｓ以上の応答速度のＡＰＤ、例えば４０Ｇｂｐｓ用ＡＰＤを実現するためには走行時間の短縮のために光吸収層の膜厚を更に薄くすることが求められる。そのためｐｎ接合面に垂直に光を入射する構造では、量子効率は低下する一方である。そのうえ、増倍機構を持つＡＰＤの応答速度の制限要因は、キャリアの走行時間のほかにキャリア増倍層での増倍時間が追加される。よって、これらの要因を考慮してＡＰＤのＭＢ積を設計することが求められる。
【０１０４】
４０Ｇｐｂｓの基幹ネットワークでは、ビットレートの７０％である２８ＧＨｚの帯域が必要となる。最適増倍率７倍で動作させるためには、ＭＢ積２００ＧＨｚ以上の値が求められる。ところが、１０Ｇｂｐｓ用ＡＰＤで実績のあるＩｎＰキャリア増倍層においてこのような高いＭＢ積を再現よく安定に実現させる技術は、まだない。
【０１０５】
増倍層にＩｎＰ材料を用いて更なる高速化を狙う場合は、光吸収層、増倍層を今まで以上に薄くすることが不可欠である。また、その上で量子効率の値が維持される必要がある。
【０１０６】
この点、本実施形態による半導体受光素子では、検出対象の光の入射方向に沿った光吸収層２４の厚さ（高さ）により受光感度を制御することができ、キャリアの移動方向に沿った光吸収層２４の厚さ（膜厚）により高速応答特性を制御することができる。光吸収層２４の高さと膜厚は独立して制御することが可能であり、これにより、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。
【０１０７】
また、絶縁膜３６上に形成された第２導電型電極３８は、入射光に対してはミラーとしても作用し、光吸収層２４で吸収されずに第２導電型電極３８に到達した光を反射して再び光吸収層２４に入射する効果も有する。したがって、ミラーを形成しない構造と比較して、同じ量子効率を得るための素子長（柱状構造体２０の高さ）を、およそ半分程度に短くすることができる。
【０１０８】
図１４は、光吸収層の表面に対して垂直に光が入射する場合の光吸収層の膜厚と量子効率との関係を計算により求めた結果を示すグラフである。図１５は、光吸収層の表面に対して平行に光が入射する場合の光吸収層の膜厚と量子効率との関係を計算により求めた結果を示すグラフである。
【０１０９】
光吸収層の表面に対して垂直に光が入射する場合、図１４に示すように、光吸収層の膜厚が０．１μｍのときの量子効率は約１０％程度と低く、ＡＰＤの感度は下がる。
【０１１０】
一方、膜厚０．１μｍの円筒状の光吸収層に対して円筒の中心軸に沿って光が入射する場合、図１５に示すように、進行方向に長さ８μｍ伝搬させることで量子効率は５０％程度となり、十分な感度となる。光吸収層上にミラーを配置した構造では、素子長を半分にすることができるので、約４μｍの素子長で５０％の量子効果を実現することが可能となる。
【０１１１】
図１６は、キャリア増倍層の膜厚を０．０５μｍ、素子長を４μｍとした場合におけるＭＢ積と光吸収層の膜厚との関係を計算により求めた結果を示すグラフである。
【０１１２】
図１６に示すように、光吸収層の膜厚を約０．１５μｍ以下とすることによりＭＢ積は２００ＧＨｚ以上となり、４０Ｇｂｐｓ用の仕様値をクリアすることができる。本実施形態による構造を用いることで、既存の構造のおよそ２．５倍以上のＭＢ積を実現することが可能となる。
【０１１３】
次に、本実施形態による半導体受光素子の構造について図１７乃至図２０を用いて説明する。ここでは、ｉ−ＩｎＧａＡｓ層よりなる光吸収層２４を有するＡＰＤ型の半導体受光素子を例にして製造方法を説明するが、他の材料を用いた半導体受光素子についても同様の方法により製造することができる。
【０１１４】
まず、半導体基板１０上に、フォトレジスト膜やシリコン酸化膜等の絶縁膜よりなるマスク膜１２を形成する。半導体基板１０は、特に限定されるものではないが、例えば、Ｓｉ濃度が１×１０１８ｃｍ−３のｎ＋−ＩｎＰ基板を適用することができる。
【０１１５】
次いで、フォトリソグラフィによりマスク膜１２をパターニングし、マスク膜１２にガードリング１４の形成予定領域を露出する開口部を形成する。
【０１１６】
次いで、マスク膜１２をマスクとして、ベリリウム（Ｂｅ）をイオン注入する（図１７（ａ））。
【０１１７】
次いで、マスク膜１２を除去した後、不活性ガス雰囲気柱で熱処理を行い注入したベリリウムを活性化し、ガードリング１４を形成する（図１７（ｂ））。
【０１１８】
次いで、例えばＣＶＤ法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる絶縁膜１６を形成する。
【０１１９】
次いで、フォトリソグラフィにより絶縁膜１６をパターニングし、柱状構造体２０の形成予定領域の絶縁膜１６を除去する。
【０１２０】
次いで、絶縁膜１６を除去することにより露出した半導体基板１０上に、Ａｕ等の金属微粒子１８を堆積する（図１７（ｃ））。
【０１２１】
例えば、絶縁膜１６上に、柱状構造体２０の形成予定領域を露出するフォトレジスト膜を形成後、このフォトレジスト膜をマスクとして絶縁膜１６を除去する。金属微粒子１８を堆積した後にフォトレジスト膜とともにリフトオフすることにより、柱状構造体２０の形成予定領域に選択的に金属微粒子１８を残存させる。
【０１２２】
次いで、例えばＭＯＶＰＥ法により、金属微粒子１８を触媒として、絶縁膜１６で覆われていない領域の半導体基板１０上に、例えば長さが４μｍの柱状構造体２０を形成する。柱状構造体２０は、特に限定されるものではないが、例えば、Ｓｉ濃度が１×１０１８ｃｍ−３のｎ＋−ＩｎＰにより形成することができる。
【０１２３】
なお、本実施形態では円錐台形状の柱状構造体２０を形成しているが、第１実施形態の場合と同様、円柱形状の柱状構造体２０としてもよい。
【０１２４】
次いで、柱状構造体２０の先端部に残存する金属微粒子１８を除去する（図１８（ａ））。
【０１２５】
次いで、フォトリソグラフィにより絶縁膜１６をパターニングし、柱状構造体２０の周縁部分の絶縁膜１６を除去する。
【０１２６】
次いで、例えばＭＯＶＰＥ法により、柱状構造体２０の側面部分に、半導体層２２、光吸収層２４、グレーデッド層２６、電界降下層２８、キャリア増倍層３０及び半導体層３２を、順次形成し、ＡＰＤ受光部を形成する（図１８（ｂ））。
【０１２７】
半導体層２２は、特に限定されるものではないが、例えば、Ｓｉ濃度が１×１０１８ｃｍ−３のｎ＋−ＩｎＰ層により形成することができる。光吸収層２４は、特に限定されるものではないが、例えば、膜厚が０．１μｍのｉ−ＩｎＧａＡｓ層により形成することができる。グレーデッド層２６は、特に限定されるものではないが、例えばｉ−ＩｎＧａＡｓＰ層により形成することができる。電界降下層２８は、特に限定されるものではないが、例えばＳｉ濃度が１×１０１８ｃｍ−３のｎ＋−ＩｎＰ層により形成することができる。キャリア増倍層３０は、特に限定されるものではないが、例えば膜厚が５０ｎｍのｉ−ＩｎＰ層により形成することができる。半導体層３２は、特に限定されるものではないが、例えば、Ｚｎ濃度が１×１０１８ｃｍ−３のｐ＋−ＩｎＰ層により形成することができる。
【０１２８】
次いで、例えばウェットエッチングにより、絶縁膜１６を除去する。
【０１２９】
なお、柱状構造体２０の周縁部分の絶縁膜１６は、ＡＰＤ受光部の積層構造を形成する前の工程において、必ずしも除去する必要はない。この場合、ＡＰＤ受光部の積層構造は、第１乃至第３実施形態の場合と同様、絶縁膜１６上に形成される（図２１参照）。
【０１３０】
次いで、ＡＰＤ受光部を露出するフォトレジスト膜（図示せず）をマスクとしてベリリウム（Ｂｅ）をイオン注入する。
【０１３１】
次いで、フォトレジスト膜を除去した後、不活性ガス雰囲気柱で熱処理を行い注入したベリリウムを活性化し、ガードリング３４を形成する（図１８（ｃ））。
【０１３２】
次いで、例えばＣＶＤ法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる絶縁膜３６を形成する（図１９（ａ））。
【０１３３】
次いで、フォトリソグラフィにより絶縁膜３６をパターニングし、ＡＰＤ受光部の上面部以外の絶縁膜３６を除去する（図１９（ｂ））。
【０１３４】
次いで、例えば蒸着法によりＡｕ膜を堆積し、ＡＰＤ受光部の上面部から側面部に渡って、ミラーを兼ねるｐ型電極３８を形成する（図１９（ｃ））。この際、ＡＰＤ受光部の上面には絶縁膜３６が形成されているためｐ型電極３８は合金化されず、高い反射率を維持することができる。
【０１３５】
次いで、例えば蒸着法によりＡｕ膜を堆積し、ＡＰＤ受光部の周縁部の半導体基板１０上に、ｎ型電極４４を形成する（図２０（ａ））。
【０１３６】
次いで、半導体基板１０の裏面側にフォトレジスト膜を形成後、表面張力を利用してフォトレジスト膜を整形してイオンミリングエッチングを行い、フォトレジスト膜の形状を半導体基板１０に転写することにより、半導体基板１０の裏面にレンズ４６を形成する。
【０１３７】
なお、半導体基板１０の裏面にレンズ４６を形成する代わりに、例えば図２２に示すように、高屈折率差グレーティング（ＨＣＧ：High-index Contrast Grating）５４を形成してもよい。高屈折率差グレーティング５４は、例えば、シリコン酸化膜５６内に埋め込まれたアモルファスシリコンのパターン５８により形成することができる。例えば、半導体基板１０の裏面にシリコン酸化膜とアモルファスシリコン膜とを堆積し、アモルファスシリコン膜をグレーティングのパターンに加工した後、更にシリコン酸化膜を堆積することにより、形成することができる。
【０１３８】
次いで、レンズ４６を形成した半導体基板１０の裏面に、無反射膜４８を形成し、本実施形態による半導体受光素子を完成する。
【０１３９】
このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように円筒状にＡＰＤ構造を形成するので、受光感度の向上と高速応答特性の向上との双方を同時に実現することができる。また、受光素子を小型化することができる。
【０１４０】
［第６実施形態］
第６実施形態による半導体受光素子及びその製造方法について図２３及び図２４を用いて説明する。図１乃至図２１に示す第１乃至第５実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
【０１４１】
図２３及び図２４は、本実施形態による半導体受光素子の構造を示す概略断面図である。
【０１４２】
本実施形態では、第５実施形態による半導体受光素子と光導波路とを集積した半導体受光素子の例を示す。
【０１４３】
図２３は、表面に光導波路６２及び高屈折率差グレーティング６４が形成された半導体基板６０上に、第５実施形態による半導体受光素子が形成されたものである。光導波路６２から入射された光を高屈折率差グレーティング５４で光路変換することにより、ＡＰＤ受光部に導くことができる。
【０１４４】
例えば、シリコン基板６０の表面に、前述の高屈折率差グレーティング５４の製造方法と同様にして、光導波路６２及び高屈折差グレーティング６４を形成して表面を平坦化する。その後、平坦化面上に半導体基板１０を貼り合わせ、２０μｍ程度の厚さまで研磨した後、第５実施形態による半導体受光素子の製造方法と同様にしてＡＰＤ受光部を形成する。
【０１４５】
図２４は、表面に光導波路６２及びミラー６６が形成された半導体基板６０上に、第５実施形態による半導体受光素子が形成されたものである。光導波路６２から入射された光をミラー６６で反射し、ＡＰＤ受光部に導くことができる。
【０１４６】
例えば、光導波路６２を形成する部分の半導体基板６０をエッチングで除去した後、前述の高屈折率差グレーティング５４の製造方法と同様にして、光導波路６２を形成する。その後、光導波路６２の出射端を垂直にエッチングし、同時に不要部分を除去する。ＩＣＰエッチング等により斜め反射鏡部を形成して金属膜を堆積することにより、ミラー６６を形成する。別途製造した半導体受光素子は、半導体基板１０の裏面を研磨しておく。半導体基板６０の表面及び半導体基板６０の裏面に例えばＡｕＳｎを蒸着してパッド部６８を形成し、赤外線を用いたアライメント方法で位置合わせして互いをフリップチップボンディングする。
【０１４７】
このように、本実施形態によれば、ＡＰＤ受光部に光効率で光を導入することができ、検出効率を向上することができる。
【０１４８】
［第７実施形態］
第７実施形態による半導体受光素子及びその製造方法について図２５乃至図２９を用いて説明する。図１乃至図２４に示す第１乃至第６実施形態による半導体受光素子と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
【０１４９】
図２５は、本実施形態による半導体受光素子の構造を示す概略断面図である。図２６乃至図２９は、本実施形態による半導体受光素子の製造方法を示す工程断面図である。
【０１５０】
はじめに、本実施形態による半導体受光素子の構造について図２５を用いて説明する。
【０１５１】
半絶縁性ＧａＡｓ基板７０上には、ｎ−ＧａＡｓ層７２が形成されている。ｎ−ＧａＡｓ層７２上には、ｎ−ＧａＡｓ柱状構造体７８が形成されている。ｎ−ＧａＡｓ柱状構造体７８が形成された領域を除くｎ−ＧａＡｓ層７２上には、絶縁膜７４が形成されている。ｎ−ＧａＡｓ柱状構造体７８の側壁部分には、ｎ−ＧａＡｓ柱状構造体７８の周囲を囲うように、光吸収層としての多重量子井戸構造の活性層８０が形成されている。活性層８０の多重量子井戸構造は、ｎ−ＧａＡｓ柱状構造体７８を軸とする同心円筒方向に積層して形成されている。活性層８０の側壁部分には、活性層８０を囲うように、ｎ−ＧａＡｓ層８２が形成されている。ｎ−ＧａＡｓ層８２の側壁部分には、ｎ−ＧａＡｓ層８２を囲うように、電極９４が形成されている。電極９４から離間した領域の絶縁膜７４には、ｎ−ＧａＡｓ層７２に達する開口部８４が形成されており、開口部８４内のｎ−ＧａＡｓ層７２上には、電極９０が形成されている。
【０１５２】
このように、本実施形態による半導体受光素子は、半絶縁性ＧａＡｓ基板７０の表面に対して垂直に形成されたｎ−ＧａＡｓ柱状構造体７８の側壁部分に、ｎ−ＧａＡｓ柱状構造体７８の周囲を囲うように、多重量子井戸構造の活性層８０が形成されている。すなわち、活性層８０の多重量子井戸の積層方向は、半絶縁性ＧａＡｓ基板７０の表面に対して交差する方向、典型的には半絶縁性ＧａＡｓ基板７０の表面に対して垂直な方向である。
【０１５３】
本実施形態による半導体受光素子は、特に限定されるものではないが、例えば赤外線の検知用に使用される受光素子である。
【０１５４】
量子井戸型の赤外線検知器は、赤外線に対して活性な半導体層（活性層）と、その両端に形成された電極とによって形成される。活性層は、量子井戸構造を持ち、量子井戸の束縛準位にはキャリアが束縛されている。検知器に赤外線が入射すると、井戸に束縛されているキャリアが赤外線を吸収して励起され、サブバンド間遷移することで束縛を脱する。電極間に電圧を印加することで励起されたキャリアは電極に集められ、光電流を形成する。検知器に流れる電流量を計測することで、赤外線を検知することができる。
【０１５５】
一般的に、赤外線撮像装置は、赤外線検知器素子を２次元アレイ状に配置して利用する。検知器素子の２次元的配列の作製は、半導体基板上に素子結晶を成長し、これを画素分離することで行われる。このため、量子井戸型の赤外線検知器の場合、基板の表面に対して平行に量子井戸層が形成されるため、画素の配置と量子井戸層とは平行であり、赤外線は量子井戸層に対して垂直に入射する状態で利用される。
【０１５６】
量子井戸に束縛されたキャリアが入射赤外線の吸収によってサブバンド間遷移するためには、入射赤外線が量子井戸に垂直な電界成分を持つ必要がある。赤外線はその進行方向に対して垂直な電界成分のみを持つため、量子井戸層に対して垂直に入射する赤外線は活性層で吸収されない。このため、一般的な量子井戸検知器には、赤外線の進行方向を変えるための回折格子が設けられている。
【０１５７】
しかしながら、回折させたい赤外線の波長によって格子の適切な構造は異なるため、異なる波長に対する赤外線検知器を作製する場合には、それぞれの波長用に個別に回折格子を設計することが求められる。また、回折格子による赤外線の回折角度によっても光吸収確率は変動するため、赤外線の回折角度をも考慮して回折格子を設計することが求められる。
【０１５８】
これに対し、本実施形態による半導体受光素子では、活性層８０の多重量子井戸の積層方向が、半絶縁性ＧａＡｓ基板７０の表面に対して交差する方向、典型的には半絶縁性ＧａＡｓ基板７０の表面に対して垂直な方向になっている。このため、半絶縁性ＧａＡｓ基板７０に対して垂直に入射する赤外線は、量子井戸層に対して垂直な電界成分を有する。したがって、検出対象の赤外光を半絶縁性ＧａＡｓ基板７０の裏面側（図２５において下側）から入射すると、この赤外線は活性層８０において吸収され、電極９０，９４間に流れる電流として検出することができる。
【０１５９】
このため、本実施形態による半導体受光素子では、検出対象の赤外線の進行方向を変えるための回折格子は不要であり、回折格子を形成する工程をなくすことができる。また、検出対象の赤外線の波長毎に回折格子を設計する必要もなく、設計工数も削減することができる。これにより、半導体受光素子の製造コストを大幅に削減することができる。
【０１６０】
次に、本実施形態による半導体受光素子の製造方法について図２６乃至図２９を用いて説明する。
【０１６１】
まず、例えば半絶縁性ＧａＡｓ基板７０上に、例えばＭＯＶＰＥ法により、例えば膜厚５００ｎｍのｎ−ＧａＡｓ層７２を成長する（図２６（ａ））。ＧａＡｓの原料には、例えば、トリエチルガリウム（ＴＥＧａ）とアルシン（ＡｓＨ３）とを用いることができる。ｎ型のドーパントとしては、例えば硫黄（Ｓ）を用いることができ、硫黄の原料としては、例えば硫化水素（Ｈ２Ｓ）を用いることができる。不純物濃度は、例えば５×１０１７ｃｍ−３〜１×１０１９ｃｍ−３とする。
【０１６２】
次いで、ｎ−ＧａＡｓ層７２上に、例えばＣＶＤ法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる絶縁膜７４を形成する。
【０１６３】
次いで、フォトリソグラフィにより絶縁膜７４をパターニングし、ｎ−ＧａＡｓ柱状構造体７８の形成予定領域の絶縁膜７４を除去する。
【０１６４】
次いで、絶縁膜７４を除去することにより露出したｎ−ＧａＡｓ層７２上に、Ａｕ等の金属微粒子７６を堆積する（図２６（ｂ））。
【０１６５】
例えば、絶縁膜７４上に、ｎ−ＧａＡｓ柱状構造体７８の形成予定領域を露出するフォトレジスト膜を形成後、このフォトレジスト膜をマスクとして絶縁膜７４を除去する。金属微粒子７６を堆積した後にフォトレジスト膜とともにリフトオフすることにより、ｎ−ＧａＡｓ柱状構造体７８の形成予定領域に選択的に金属微粒子７６を残存させる。
【０１６６】
次いで、例えばＭＯＶＰＥ法により、金属微粒子７６を触媒として、絶縁膜７４で覆われていない領域のｎ−ＧａＡｓ層７２上に、例えば長さが４μｍのｎ−ＧａＡｓ柱状構造体７８を形成する（図２６（ｃ））。ｎ−ＧａＡｓ柱状構造体７８の成長温度は、例えば４５０℃とする。
【０１６７】
次いで、一般的なエッチング技術により、金属微粒子７６を除去する。
【０１６８】
次いで、例えばＭＯＶＰＥ法により、ｎ−ＧａＡｓ柱状構造体７８の側面部分に、多重量子井戸構造の活性層８０と、例えば膜厚２００ｎｍのｎ−ＧａＡｓ層８２とを成長する（図２７（ａ））。
【０１６９】
活性層８０は、例えば、膜厚３０ｎｍのＡｌ０．３Ｇａ０．７Ａｓバリア層の成長と、例えば膜厚２．５ｎｍのＩｎ０．３Ｇａ０．７Ａｓ井戸層の成長とを例えば１０回繰り返した後、さらにＡｌ０．３Ｇａ０．７Ａｓバリア層を成長することにより形成する。成長条件は、例えば成長温度を５００℃とし、Ｇａ原料にＴＥＧａを、Ａｌ原料にトリエチルアルミニウム（ＴＥＡｌ）を、Ａｓ原料にアルシンを、インジウム原料にトリメチルインジウム（ＴＭＩｎ）を、それぞれ用いる。
【０１７０】
ｎ−ＧａＡｓ層８２の不純物濃度は、例えば５×１０１７ｃｍ−３〜１×１０１９ｃｍ−３とする。
【０１７１】
次いで、フォトリソグラフィ及びエッチングにより、電極９０，９４の形成予定領域に、ｎ−ＧａＡｓ層７２に達する開口部８４を形成する（図２７（ｂ））。
【０１７２】
次いで、フォトリソグラフィにより、電極９０と電極９４とを分離する分離領域を覆うフォトレジスト膜８６を形成する（図２７（ｃ））。
【０１７３】
次いで、電極９０及び電極９４となる金属膜８８を堆積後、不要部分の金属膜８８をフォトレジスト膜８６とともにリフトオフする。これにより、開口部８４内に、金属膜８８よりなる電極９０を形成する（図２８（ａ））。
【０１７４】
次いで、全面に、レジスト膜９２を塗布する（図２８（ｂ））。
【０１７５】
次いで、一般的なエッチング技術により、ｎ−ＧａＡｓ柱状構造体７８、活性層８０及びｎ−ＧａＡｓ層８２の上面上のレジスト膜９２及び金属膜８８を除去する。これにより、ｎ−ＧａＡｓ層８２の側壁部分に形成された金属膜８８よりなる電極９４を形成する（図２９（ａ））。
【０１７６】
次いで、レジスト膜９２を除去し、本実施形態による半導体受光素子を完成する（図２９（ｂ））。
【０１７７】
このように、本実施形態によれば、半導体基板に対して垂直な柱状構造体を囲うように多重量子井戸構造を形成するので、赤外線の入射方向を変えることなく高感度で検出することができる。
【０１７８】
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
【０１７９】
例えば、第３実施形態に示すアバランシェフォトダイオード型の半導体受光素子において、柱状構造体２０を、第２実施形態による半導体受光素子のような錐台形状としてもよい。
【０１８０】
また、第４実施形態では、第１実施形態による半導体受光素子を用いて２次元受光素子アレイを形成したが、第２又は第３実施形態による半導体受光素子を用いて２次元受光素子アレイを形成してもよい。また、第５乃至第７実施形態による半導体受光素子をアレイ状に配置し、２次元受光素子アレイを形成してもよい。
【０１８１】
また、第３実施形態による半導体受光素子において、第５実施形態による半導体受光素子のＡＰＤ受光部の積層構造を適用してもよい。ガードリング１４，３４を更に設けるようにしてもよい。
【０１８２】
また、第７実施形態では、円柱状の柱状構造体７８を有する半導体受光素子を示したが、第２或いは第５実施形態のように、円錐台状の柱状構造体を有する半導体受光素子としてもよい。
【０１８３】
また、上記第７実施形態では、多重量子井戸構造の活性層８０を有する半導体受光素子を示したが、必ずしも量子井戸層を複数層設ける必要はない。
【０１８４】
また、上記実施形態に記載した半導体受光素子の構造、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
【符号の説明】
【０１８５】
１０…半導体基板
１０Ａ…ｎ−ＩｎＰ基板
１０Ｂ…ｎ−Ｓｉ基板
１２…マスク膜
１４，３４…ガードリング
１６，３６…絶縁膜
１６Ａ，１６Ｂ，５６…シリコン酸化膜
１８，７６…金属微粒子
２０…柱状構造体
２０Ａ…ｎ−ＩｎＰ柱状構造体
２０Ｂ…ｎ−Ｓｉ柱状構造体
２２…第１導電型半導体層
２４…光吸収層
２４Ａ…ＩｎＧａＡｓ光吸収層
２４Ｂ…ＳｉＧｅ光吸収層
２６…グレーデッド層
２８…電界降下層
３０…キャリア増倍層
３２…第２導電型半導体層
３２Ａ…ｐ−ＩｎＰ層
３２Ｂ…ｐ−Ｓｉ層
３８…第２導電型電極
３８Ａ，３８Ｂ…ｐ型電極
４２…レジスト膜
４４…第１導電型電極
４４Ａ，４４Ｂ…ｎ型電極
４６…レンズ
４８…無反射膜
５０…基板
５２…フレネルレンズ
５４，６４…高屈折差グレーティング
５８…パターン
６０…半導体基板
６２…光導波路
６６…ミラー
６８…パッド部
７０…半絶縁性ＧａＡｓ基板
７２…ｎ−ＧａＡｓ層
７４…絶縁膜
７８…ｎ−ＧａＡｓ柱状構造体
８０…活性層
８２…ｎ−ＧａＡｓ層
８４…開口部
８６…フォトレジスト膜
８８…金属膜
９０，９４…電極
９２…レジスト膜
【図１】
2014045334.tif 000003
【図２】
2014045334.tif 000004
【図３】
2014045334.tif 000005
【図４】
2014045334.tif 000006
【図５】
2014045334.tif 000007
【図６】
2014045334.tif 000008
【図７】
2014045334.tif 000009
【図８】
2014045334.tif 000010
【図９】
2014045334.tif 000011
【図１０】
2014045334.tif 000012
【図１１】
2014045334.tif 000013
【図１２】
2014045334.tif 000014
【図１３】
2014045334.tif 000015
【図１４】
2014045334.tif 000016
【図１５】
2014045334.tif 000017
【図１６】
2014045334.tif 000018
【図１７】
2014045334.tif 000019
【図１８】
2014045334.tif 000020
【図１９】
2014045334.tif 000021
【図２０】
2014045334.tif 000022
【図２１】
2014045334.tif 000023
【図２２】
2014045334.tif 000024
【図２３】
2014045334.tif 000025
【図２４】
2014045334.tif 000026
【図２５】
2014045334.tif 000027
【図２６】
2014045334.tif 000028
【図２７】
2014045334.tif 000029
【図２８】
2014045334.tif 000030
【図２９】
2014045334.tif 000031
【手続補正書】
【提出日】平成27年3月12日(2015.3.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の第１の表面上に形成された前記第１導電型の半導体よりなる柱状構造体と、
前記柱状構造体を囲うように形成された光吸収層と、
前記光吸収層を囲うように形成された半導体層と
を有することを特徴とする半導体受光素子。
【請求項２】
請求項１記載の半導体受光素子において、
前記光吸収層と前記半導体層との間に形成されたキャリア増倍層を更に有する
ことを特徴とする半導体受光素子。
【請求項３】
請求項２記載の半導体受光素子において、
前記光吸収層と前記キャリア増倍層との間に形成されたグレーデッド層と電界降下層とを更に有する
ことを特徴とする半導体受光素子。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体受光素子において、
前記半導体基板の第２の表面に形成され、前記光吸収層に入射する光を集光する集光手段を更に有する
ことを特徴とする半導体受光素子。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体受光素子において、
前記半導体基板に電気的に接続された第１の電極と、
前記半導体層に電気的に接続された第２の電極とを更に有する
ことを特徴とする半導体受光素子。
【請求項６】
請求項５記載の半導体受光素子において、
前記第２の電極は、前記半導体層の側面部分から前記柱状構造体、前記光吸収層及び前記半導体層の上面上に延在して形成されており、前記上面においてミラーを形成している
ことを特徴とする半導体受光素子。
【請求項７】
請求項１乃至６のいずれか１項に記載の半導体受光素子において、
前記柱状構造体の半径をｒ０、前記光吸収層の外周の半径をｒ１、前記光吸収層の吸収係数をａとして、
ｒ１／ｒ０＞ｅｘｐ（ａ／２×１０４）
の関係を有する
ことを特徴とする半導体受光素子。
【請求項８】
請求項１記載の半導体受光素子において、
前記光吸収層は、前記柱状構造体を囲うように形成された筒状の量子井戸層を含む
ことを特徴とする半導体受光素子。
【請求項９】
第１導電型の半導体基板上に、前記第１導電型の半導体よりなる柱状構造体を形成する工程と、
前記柱状構造体を囲うように光吸収層を形成する工程と、
前記光吸収層を囲うように半導体層を形成する工程と
を有することを特徴とする半導体受光素子の製造方法。
【手続補正書】
【提出日】平成27年10月20日(2015.10.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の第１の表面上に形成された前記第１導電型の半導体よりなる柱状構造体と、
前記柱状構造体を囲うように形成された光吸収層と、
前記光吸収層を囲うように形成された半導体層と、
前記半導体基板の第２の表面上に形成された第１の電極と、
前記半導体層の側面部分の周囲に形成された第２の電極と、
を有することを特徴とする半導体受光素子。
【請求項２】
請求項１記載の半導体受光素子において、
前記光吸収層と前記半導体層との間に形成されたキャリア増倍層を更に有する
ことを特徴とする半導体受光素子。
【請求項３】
請求項２記載の半導体受光素子において、
前記光吸収層と前記キャリア増倍層との間に形成されたグレーデッド層と電界降下層とを更に有する
ことを特徴とする半導体受光素子。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体受光素子において、
前記半導体基板の第２の表面に形成され、前記光吸収層に入射する光を集光する集光手段を更に有する
ことを特徴とする半導体受光素子。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体受光素子において、
前記第２の電極は、前記半導体層の側面部分から前記柱状構造体、前記光吸収層及び前記半導体層の上面上に延在して形成されており、前記上面においてミラーを形成している
ことを特徴とする半導体受光素子。
【請求項６】
請求項１乃至５のいずれか１項に記載の半導体受光素子において、
前記柱状構造体の半径をｒ０、前記光吸収層の外周の半径をｒ１、前記光吸収層の吸収係数をａとして、
ｒ１／ｒ０＞ｅｘｐ（ａ／２×１０４）
の関係を有する
ことを特徴とする半導体受光素子。
【請求項７】
請求項１記載の半導体受光素子において、
前記光吸収層は、前記柱状構造体を囲うように形成された筒状の量子井戸層を含む
ことを特徴とする半導体受光素子。
【請求項８】
第１導電型の半導体基板の第１の表面上に、前記第１導電型の半導体よりなる柱状構造体を形成する工程と、
前記柱状構造体を囲うように光吸収層を形成する工程と、
前記光吸収層を囲うように半導体層を形成する工程と、
前記半導体基板の第２の表面上に第１の電極を形成する工程と、
前記半導体層の側面部分の周囲に第２の電極を形成する工程と、
を有することを特徴とする半導体受光素子の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
実施形態の一観点によれば、第１導電型の半導体基板と、前記半導体基板の第１の表面上に形成された前記第１導電型の半導体よりなる柱状構造体と、前記柱状構造体を囲うように形成された光吸収層と、前記光吸収層を囲うように形成された半導体層と、前記半導体基板の第２の表面上に形成された第１の電極と、前記半導体層の側面部分の周囲に形成された第２の電極と、を有する半導体受光素子が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
また、実施形態の他の観点によれば、第１導電型の半導体基板の第１の表面上に、前記第１導電型の半導体よりなる柱状構造体を形成する工程と、前記柱状構造体を囲うように光吸収層を形成する工程と、前記光吸収層を囲うように半導体層を形成する工程と、前記半導体基板の第２の表面上に第１の電極を形成する工程と、前記半導体層の側面部分の周囲に第２の電極を形成する工程と、を有する半導体受光素子の製造方法が提供される。
【国際調査報告】
2014045334.tif 000032
2014045334.tif 000033
2014045334.tif 000034
2014045334.tif 000035