Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成27年5月26日(2015.5.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
動き補償された(motion compensated)動き予測(motion prediction)を使用して、画像のシーケンスを定義するビデオデータを符号化する方法であって、
復号化に使用される参照画像(references pictures)のリストを構成する(constructing)ステップと、
ｎタプル(n-tuples)（ｘ０，ｘ１，．．．，ｘＭ−１）を構成することによって動き補償パラメータを定義するステップであって、ｘｍは、運動ベクトル場(motion vector field)即ちｍ＝０、．．．、Ｍ−１のｍ番目のコンポーネントの予測パラメータを指定し、前記動き場に対してＭ個のコンポーネントが存在し、予測パラメータの値ｘｍは、動きベクトル予測値および参照画像インデックス(indices)のすべての定義された(defined)組み合わせから構成される組の要素に、オプション「／」、ｘｍ∈｛”／”，０，１，．．．，ｒｍ−１｝を加えたものであり、オプション「／」は、前記コンポーネントが使用されないことを指定し、他のオプション０、１、．．．、ｒｍ−１は、ｒｍ個の組み合わせの１つを指定するステップと、
すべての可能なｎタプルの組のＴ個のｎタプルのサブセットを提供するステップと、
前記ｎタプルへの参照によってインター符号化(coded)ブロックを予測するために使用する動き補償パラメータを定義するステップと
を含む方法。
【請求項２】
運動ベクトル場コンポーネントｍに対して１つの運動(motion)ベクトル予測モードだけが許可され、前記予測オプションは、参照画像の選択によって決定され、ｒｍは、運動ベクトル場コンポーネントｍに利用できる参照画像の数である請求項１に記載の方法。
【請求項３】
前記サブセットのｎタプルが符号化される順序は、シンボルｓ＝｛ｓ０，．．．，ｓＴ−１｝の事前に定義された組へのマッピングを決定し、より短いシンボルは、より低い(lower order)予測モードに割り当てられることが好ましい請求項１または２に記載の方法。
【請求項４】
Ｔ個のｎタプルの前記サブセットは、ｎタプルの前記サブセットのサイズＴを符号化することによって提供され、その後に、各ｎタプルの自動派生(automatic derivation)または明示的な信号伝送(explicit signalling)が行われ、ｘ０、ｘ１、．．．、ｘＭ−１は、各ｎタプルに対して符号化されるのが好ましく、ｎタプルｔ（ｔ＝０，．．．，Ｔ−１）は、予測（方向）モードのシンボルｓｔにマッピングされ、好ましくは、ｎタプルジェネレータは、
ｎタプルにおける前記参照画像の重み付けされた時間距離(weighted temporal distance)、
ｎタプルにおける参照画像の時間方向(temporal direction)、および
ｎタプルにおける「／」でないエントリの数
のいずれか１つ以上に基づいて前記順序を計算することによってＴ個のｎタプルを生成する
請求項２または３に記載の方法。
【請求項５】
前記予測モードは、前記現在定義されている位置に対するそれらの相対的運動位置(relative movement position)を符号化することによって再順序付けされる(reordered)前記請求項のいずれか１項に記載の方法。
【請求項６】
明示的に(explicitly)信号伝送されるｎタプルの組は、ビデオビットストリームの画像またはスライス(slice)とは別にパケットで指定され、前記現在の画像のアクティブな組を指定するときに参照される前記請求項のいずれか１項に記載の方法。
【請求項７】
動き補償された動き予測を使用して、画像のシーケンスを定義するビデオデータを復号化する方法であって、
すべての可能なｎタプル（ｘ０，ｘ１，．．．，ｘＭ−１）の組のＴ個のｎタプルのサブセットを構成するステップであって、ｘｍは、前記運動ベクトル場ｍ＝０、．．．、Ｍ−１のｍ番目のコンポーネントの予測パラメータを指定し、前記動き場に対してＭ個のコンポーネントが存在し、予測パラメータの値ｘｍは、動きベクトル予測値および参照画像インデックスのすべての定義された組み合わせから構成される組の要素に、オプション「／」、ｘｍ∈｛”／”，０，１，．．．，ｒｍ−１｝を加えたものであり、オプション「／」は、前記コンポーネントが使用されないことを指定し、他のオプション０、１、．．．、ｒｍ−１は、ｒｍ個の組み合わせの１つを指定するステップと、
前記ｎタプルへの参照によってインター符号化ブロックを予測するために使用する動き補償パラメータを復号化するステップと
を含む方法。
【請求項８】
運動ベクトル場コンポーネントｍに対して１つの運動ベクトル予測モードだけが許可され、前記予測オプションは、参照画像の選択によって決定され、ｒｍは、運動ベクトル場コンポーネントｍに利用できる参照画像の数である請求項７に記載の方法。
【請求項９】
前記サブセットの前記ｎタプルが符号化される順序は、シンボルｓ＝｛ｓ０，．．．，ｓＴ−１｝の事前に定義された組へのマッピングを決定し、より短いシンボルは、より低い予測モードに割り当てられることが好ましい請求項７または８に記載の方法。
【請求項１０】
Ｔ個のｎタプルの前記サブセットは、ｎタプルの前記サブセットのサイズＴを復号化することによって構成され、その後に、自動派生または各ｎタプルの明示的な信号伝送が行われ、ｘ０、ｘ１、．．．、ｘＭ−１は、各ｎタプルに対して復号化されるのが好ましく、ｎタプルｔ（ｔ＝０，．．．，Ｔ−１）は、予測（方向）モードのシンボルｓｔにマッピングされ、好ましくは、Ｔ個のｎタプルは、
ｎタプルにおける前記参照画像の重み付けされた時間距離、
ｎタプルにおける参照画像の時間方向、および
ｎタプルにおける「／」でないエントリの数
のいずれか１つ以上に基づいて前記順序を計算することによって得られる
請求項８または９に記載の方法。
【請求項１１】
前記予測モードは、前記現在定義されている位置に対するそれらの相対的運動位置を符号化することによって再順序付けされる請求項７から１０のいずれか１項に記載の方法。
【請求項１２】
明示的に信号伝送されたｎタプルの組は、前記画像またはビデオビットストリームのスライスとは別にパケットで指定され、前記現在の画像のアクティブな組を指定するときに参照される請求項７から１１のいずれか１項に記載の方法。
【請求項１３】
プログラム可能な手段に、前記請求項のいずれか１項に記載の方法を実装させる命令を含むコンピュータプログラム製品。
【請求項１４】
請求項１から６のいずれか１項に従って動作するように適応および構成されたビデオエンコーダ。
【請求項１５】
請求項７から１２のいずれか１項に従って動作するように適応および構成されたビデオデコーダ。
【手続補正書】
【提出日】平成27年5月20日(2015.5.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
試料がプラズマ処理されるプラズマ処理室と、前記プラズマ処理室の外に配置された誘導アンテナと、前記プラズマ処理室の上部を気密に封止する誘電体窓と、前記誘導アンテナと前記誘電体窓の間に配置されたファラデーシールドと、前記誘導アンテナに高周波電力を供給する高周波電源とを備えるプラズマ処理装置において、
前記ファラデーシールドの構造または前記誘電体窓の構造が前記ファラデーシールドの外周部と前記誘電体窓の外周部の下端との間の静電容量が前記ファラデーシールドの中心部と前記誘電体窓の中心部の下端との間の静電容量より小さくなるような構造であることを特徴とするプラズマ処理装置。
【請求項２】
請求項１に記載のプラズマ処理装置において、
前記ファラデーシールドの外周部から前記誘電体窓の外周部までの距離が前記ファラデーシールドの中心部から前記誘電体窓の中心部までの距離より長いことを特徴とするプラズマ処理装置。
【請求項３】
請求項１または請求項２に記載のプラズマ処理装置において、
前記誘電体窓の中心部の厚さが前記誘電体窓の外周部の厚さより厚いことを特徴とするプラズマ処理装置。
【請求項４】
請求項１または請求項２に記載のプラズマ処理装置において、
前記ファラデーシールドの中心部の厚さが前記ファラデーシールドの外周部の厚さより厚いことを特徴とするプラズマ処理装置。
【請求項５】
請求項３に記載のプラズマ処理装置において、
前記誘電体窓の誘電率より小さい誘電率の誘電体が配置された空隙部が前記誘電体窓の外周部に形成されていることを特徴とするプラズマ処理装置。
【請求項６】
請求項４に記載のプラズマ処理装置において、
前記誘電体窓の誘電率より小さい誘電率の誘電体が配置された空隙部が前記ファラデーシールドの外周部に形成されていることを特徴とするプラズマ処理装置。
【請求項７】
試料がプラズマ処理されるプラズマ処理室と、前記プラズマ処理室の外に配置された誘導アンテナと、前記プラズマ処理室の上部を気密に封止する誘電体窓と、前記誘導アンテナに高周波電力を供給する高周波電源とを備えるプラズマ処理装置において、
前記誘電体窓の外周部の下方に形成されたシース厚さを前記誘電体窓の中心部の下方に形成されたシース厚さより薄くする機構をさらに備えることを特徴とするプラズマ処理装置。
【請求項８】
試料がプラズマ処理されるプラズマ処理室と、前記プラズマ処理室の外に配置された誘導アンテナと、前記プラズマ処理室の上部を気密に封止する誘電体窓と、前記誘導アンテナに高周波電力を供給する高周波電源とを備えるプラズマ処理装置において、
前記誘電体窓の外周部の下方に形成されたシース電圧を前記誘電体窓の中心部の下方に形成されたシース電圧より小さくする機構をさらに備えることを特徴とするプラズマ処理装置。
【請求項９】
請求項７または請求項８に記載のプラズマ処理装置において、
前記誘導アンテナと前記誘電体窓の間に配置されたファラデーシールドをさらに備え、
前記ファラデーシールドの外周部から前記誘電体窓の外周部までの距離が前記ファラデーシールドの中心部から前記誘電体窓の中心部までの距離より長いことを特徴とするプラズマ処理装置。
【請求項１０】
請求項７または請求項８に記載のプラズマ処理装置において、
前記誘電体窓の中心部の厚さが前記誘電体窓の外周部の厚さより厚いことを特徴とするプラズマ処理装置。
【手続補正書】
【提出日】平成27年9月24日(2015.9.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極と、を有する半導体装置の作製方法であって、
前記酸化物半導体層上に、前記ソース電極及び前記ドレイン電極となる、導電層を形成し、
前記導電層上に、絶縁層を形成し、
前記絶縁層上に、ハードマスク層を形成し、
前記ハードマスク層上に、レジストを形成し、
前記レジストに、電子ビームを照射して、前記酸化物半導体層のチャネル形成領域と重なる領域に第１の開口を形成し、
前記第１の開口を有するレジストを用いて、前記ハードマスク層に第２の開口を形成し、
前記ハードマスク層を用いて、前記絶縁層をエッチングし、かつ前記導電層をエッチングして、前記ソース電極及び前記ドレイン電極を形成することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記絶縁層の表面を、ＣＭＰ法を用いて平坦化し、
前記平坦な表面上に、前記ハードマスク層を形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記ハードマスク層は、アモルファスシリコンを有することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成27年11月3日(2015.11.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート電極と、ソース電極と、ドレイン電極と、半導体層と、を有するトランジスタと、前記ゲート電極に電気的に接続する第１の配線と、前記ソース電極に電気的に接続する第２の配線と、前記ドレイン電極に電気的に接続する画素電極と、容量配線と、溝部と、を有し、
前記半導体層は、前記第１の配線と、前記第２の配線と、前記画素電極と、前記容量配線と重畳し、
前記溝部は、前記第１の配線上に、前記第１の配線の線幅方向を横切って形成され、
前記溝部は、前記容量配線上に、前記容量配線の線幅方向を横切って形成され、
前記溝部は、前記第２の配線が延伸する方向に沿って、前記画素電極の端部を越えて形成され、
前記溝部は、底面において前記半導体層が除去され、前記第１の配線および前記容量配線と、絶縁層を介して重畳していることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記溝部の幅が１μｍ以上であることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記半導体層は酸化物半導体を含むことを特徴とする半導体装置。
【手続補正書】
【提出日】平成27年9月24日(2015.9.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のメモリセルと、第２のメモリセルと、を有し、
前記第１のメモリセルは、第１のトランジスタと、前記第１のトランジスタと電気的に接続された第１の容量及び第２の容量と、を有し、
前記第２のメモリセルは、第２のトランジスタと、前記第２のトランジスタと電気的に接続された第３の容量及び第４の容量と、を有し、
前記第１のトランジスタは、チャネルが形成される第１の酸化物半導体層を有し、
前記第２のトランジスタは、チャネルが形成される第２の酸化物半導体層を有し、
前記第１のトランジスタの第１のゲートは、前記第１の酸化物半導体層の上方に設けられ、
前記第２のトランジスタの第１のゲートは、前記第２の酸化物半導体層の上方、且つ、前記第１の酸化物半導体層の下方に設けられ、前記第１のトランジスタの第２のゲートとして機能し、
前記第２のトランジスタの第２のゲートは、前記第２の酸化物半導体層の下方に設けられることを特徴とする半導体記憶装置。
【請求項２】
請求項１において、
前記第１の酸化物半導体層は、前記第１の容量の一方の電極、及び、前記第２の容量の一方の電極として機能し、
前記第１の容量の他方の電極は、前記第１のトランジスタの第１のゲートと同層に設けられ、
前記第２の酸化物半導体層は、前記第３の容量の一方の電極、及び、前記第４の容量の一方の電極として機能し、
前記第３の容量の他方の電極は、前記第２のトランジスタの第１のゲートと同層に設けられ、前記第２の容量の他方の電極として機能し、
前記第４の容量の他方の電極は、前記第２のトランジスタの第２のゲートと同層に設けられることを特徴とする半導体記憶装置。
【請求項３】
請求項１又は請求項２において、
前記第１のトランジスタの第１のゲートは、前記第１のトランジスタのチャネル幅方向において、前記第１の酸化物半導体層の端部を越えて設けられ、
前記第２のトランジスタの第１のゲートは、前記第２のトランジスタのチャネル幅方向において、前記第２の酸化物半導体層の端部を越えて設けられ、且つ、前記第１のトランジスタのチャネル幅方向において、前記第１の酸化物半導体層の端部を越えて設けられ、
前記第２のトランジスタの第２のゲートは、前記第２のトランジスタのチャネル幅方向において、前記第２の酸化物半導体層の端部を越えて設けられることを特徴とする半導体記憶装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第１の容量の他方の電極は、前記第１のトランジスタのチャネル幅方向において、前記第１の酸化物半導体層の端部を越えて設けられ、
前記第３の容量の他方の電極は、前記第２のトランジスタのチャネル幅方向において、前記第２の酸化物半導体層の端部を越えて設けられ、且つ、前記第１のトランジスタのチャネル幅方向において、前記第１の酸化物半導体層の端部を越えて設けられ、
前記第４の容量の他方の電極は、前記第２のトランジスタのチャネル幅方向において、前記第２の酸化物半導体層の端部を越えて設けられることを特徴とする半導体記憶装置。
【手続補正書】
【提出日】平成27年1月20日(2015.1.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
酸化物膜上の第１の酸化物半導体膜と、
前記第１の酸化物半導体膜上の第２の酸化物半導体膜と、
前記第２の酸化物半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜を介して前記第２の酸化物半導体膜と重なる領域を有するゲート電極と、
を有し、
前記第１の酸化物半導体膜、及び前記第２の酸化物半導体膜は、少なくともインジウム、ガリウム、及び亜鉛を含む酸化物膜であり、
前記第１の酸化物半導体膜のインジウムの割合は、前記第２の酸化物半導体膜のインジウムの割合よりも小さく、
前記第１の酸化物半導体膜のガリウムの割合は、前記第２の酸化物半導体膜のガリウムの割合よりも大きいことを特徴とする半導体装置。
【請求項２】
酸化物膜上の第１の酸化物半導体膜と、
前記第１の酸化物半導体膜上の第２の酸化物半導体膜と、
前記第２の酸化物半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜を介して前記第２の酸化物半導体膜と重なる領域を有するゲート電極と、
前記ゲート電極上に形成された絶縁膜と、
を有し、
前記第１の酸化物半導体膜、及び前記第２の酸化物半導体膜は、少なくともインジウム、ガリウム、及び亜鉛を含む酸化物膜であり、
前記第１の酸化物半導体膜のインジウムの割合は、前記第２の酸化物半導体膜のインジウムの割合よりも小さく、
前記第１の酸化物半導体膜のガリウムの割合は、前記第２の酸化物半導体膜のガリウムの割合よりも大きいことを特徴とする半導体装置。
【請求項３】
酸化物膜上の第１の酸化物半導体膜と、
前記第１の酸化物半導体膜上の第２の酸化物半導体膜と、
前記第２の酸化物半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜を介して前記第２の酸化物半導体膜と重なる領域を有するゲート電極と、
前記ゲート電極上に形成された絶縁膜と、
前記絶縁膜、前記ゲート絶縁膜、及び前記第２の酸化物半導体膜を貫通する開口部において、前記第２の酸化物半導体膜の側面と接するソース電極、及びドレイン電極と、
を有し、
前記第１の酸化物半導体膜、及び前記第２の酸化物半導体膜は、少なくともインジウム、ガリウム、及び亜鉛を含む酸化物膜であり、
前記第１の酸化物半導体膜のインジウムの割合は、前記第２の酸化物半導体膜のインジウムの割合よりも小さく、
前記第１の酸化物半導体膜のガリウムの割合は、前記第２の酸化物半導体膜のガリウムの割合よりも大きいことを特徴とする半導体装置。
【請求項４】
請求項２又は請求項３において、
前記絶縁膜は、酸化アルミニウム膜を含み、
前記酸化アルミニウムは、膜密度が３．２ｇ／ｃｍ３以上であることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第２の酸化物半導体膜は、前記第１の酸化物半導体膜の上面に垂直な方向に沿うように、ｃ軸が配向した結晶領域を有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成27年1月20日(2015.1.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
リソグラフィー装置であって、
基板を回転させる回転機構と、
前記基板に形成されたアライメントマークの第１方向における位置を第１精度で計測する第１計測と、前記基板に形成されたアライメントマークの第２方向における位置を前記第１精度より高い第２精度で計測する第２計測とを行う計測部と、
前記基板上における２つの方向のうち要求される重ね合わせ精度がより高い方向が前記第２方向に合うように前記回転機構を制御する制御部と、
を備えることを特徴とするリソグラフィー装置。
【請求項２】
前記基板を保持する基板ステージを備え、
前記回転機構は、前記基板ステージの上に前記基板を置く前に前記基板を回転させる、
ことを特徴とする請求項１に記載のリソグラフィー装置。
【請求項３】
前記基板を保持する基板ステージを備え、
前記回転機構は、前記基板ステージを回転させる、ことを特徴とする請求項１に記載のリソグラフィー装置。
【請求項４】
前記リソグラフィー装置は、荷電粒子線で基板に描画を行う描画装置であり、
前記制御部は、前記回転機構による前記基板の回転に整合するように、前記描画に用いるデータを変更する、ことを特徴とする請求項１ないし請求項３のうちいずれか１項に記載のリソグラフィー装置。
【請求項５】
前記リソグラフィー装置は、マスクに形成されたパターンを前記基板に投影して当該基板を露光する露光装置であり、
前記制御部は、前記回転機構による前記基板の回転に整合するように、前記マスクを回転させる、ことを特徴とする請求項１ないし請求項３のうちいずれか１項に記載のリソグラフィー装置。
【請求項６】
前記計測部は、前記第１計測における光学的な倍率より前第２計測における光学的な倍率が高い、ことを特徴とする請求項１ないし請求項５のうちいずれか１項に記載のリソグラフィー装置。
【請求項７】
前記計測部は、前記第１計測におけるセンサーの分解能より前第２計測におけるセンサーの分解能が高い、ことを特徴とする請求項１ないし請求項６のうちいずれか１項に記載のリソグラフィー装置。
【請求項８】
物品を製造する方法であって、
請求項１ないし請求項７のうちいずれか１項に記載のリソグラフィー装置を用いて基板にパターンを形成する工程と、
前記工程で前記パターンを形成された前記基板を加工する工程と、
を含むことを特徴とする方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明は、リソグラフィー装置であって、基板を回転させる回転機構と、前記基板に形成されたアライメントマークの第１方向における位置を第１精度で計測する第１計測と、前記基板に形成されたアライメントマークの第２方向における位置を前記第１精度より高い第２精度で計測する第２計測とを行う計測部と、前記基板上における２つの方向のうち要求される重ね合わせ精度がより高い方向が前記第２方向に合うように前記回転機構を制御する制御部と、を備えることを特徴とする。
【手続補正書】
【提出日】平成26年11月21日(2014.11.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
中央部から外周縁部に向かって複数の溝が形成され、絶縁容器を貫通した固定電極棒の内端部に装着された固定電極、及び中央部から外周縁部に向かって複数の溝が形成され、上記絶縁容器を出入り自在に貫通した可動電極棒の内端部に装着されて上記固定電極と離接する可動電極を有する真空バルブにおいて、
上記固定電極と上記固定電極棒間、及び上記可動電極と上記可動電極棒間は、それぞれろう付け接合すると共に、上記固定電極と可動電極、又はこれらの電極に対向して設けられた部材には、上記溝の内端部が位置する箇所に、余剰溶融ろう材を流し込む凹部を設けたことを特徴とする真空バルブ。
【請求項２】
上記凹部は、電極棒、電極のスペーサー、及び電極の補強板のうちいずれかの部材、又は上記電極に設けたことを特徴とする請求項１に記載の真空バルブ。
【請求項３】
上記凹部は、電極棒の外径よりも内側に配置したことを特徴とする請求項１又は請求項２に記載の真空バルブ。
【請求項４】
上記凹部は、貫通孔又は有底穴で形成したことを特徴とする請求項１〜請求項３のいずれか１項に記載の真空バルブ。
【請求項５】
上記凹部は、リング状、螺旋状、直線状の有底溝のうちいずれかの有底溝で形成したことを特徴とする請求項１〜請求項３のいずれか１項に記載の真空バルブ。
【請求項６】
上記貫通孔及び上記有底穴は、上記溝の内端部の溝幅よりも大きくしたことを特徴とする請求項４に記載の真空バルブ。
【請求項７】
上記有底溝は、上記溝の内端部の溝幅よりも大きくしたことを特徴とする請求項５に記載の真空バルブ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
この発明に係る真空バルブは、中央部から外周縁部に向かって複数の溝が形成され、絶縁容器を貫通した固定電極棒の内端部に装着された固定電極、及び中央部から外周縁部に向かって複数の溝が形成され、上記絶縁容器を出入り自在に貫通した可動電極棒の内端部に装着されて上記固定電極と離接する可動電極を有する真空バルブにおいて、上記固定電極と上記固定電極棒間、及び上記可動電極と上記可動電極棒間は、それぞれろう付け接合すると共に、上記固定電極と可動電極、又はこれらの電極に対向して設けられた部材には、上記溝の内端部（電極の溝奥部）が位置する箇所に余剰溶融ろう材を流し込む凹部を設けたものである。
【手続補正書】
【提出日】平成27年9月15日(2015.9.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
負極と、
正極と、を有し、
前記負極は、
負極集電体と、
負極活物質層と、を有し、
前記負極集電体は、共通部と、前記共通部から突出した複数の突起と、を有し、
前記複数の突起は、第１の突起と、第２の突起とを有し、
前記負極活物質層は、前記第１の突起の側面に設けられた第１の領域と、前記第２の突起の側面に設けられた第２の領域と、を有し、
前記負極活物質層は、前記第１の突起の上面には、設けられず、
前記負極活物質層は、前記第２の突起の上面には、設けられず、
前記第１の突起は、前記第２の突起と間隔を有して配置され、
前記間隔は、前記正極からのキャリアイオンの挿入によって前記負極活物質層が膨張する際、前記負極活物質層の理論容量に達する前に、前記第１の領域と、前記第２の領域とが接する距離であることを特徴とする蓄電装置。
【請求項２】
請求項１において、
前記負極は、グラフェンを有し、
前記グラフェンは、前記第１の突起及び前記第２の突起を覆い、
前記グラフェンと前記第１の領域との間、及び前記グラフェンと前記第２の領域との間に、酸化シリコン層を有することを特徴とする蓄電装置。
【手続補正書】
【提出日】平成27年9月14日(2015.9.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】二次電池用負極及びその製造方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集電体と、
活物質層と、を有し、
前記集電体は、基礎部と、前記基礎部から突出した、複数の突出部と、を有し、
前記複数の突出部は、第１の突出部と、第２の突出部とを有し、
前記第１の突出部及び前記第２の突出部は、前記活物質層で覆われ、
前記基礎部は、チタンからなり、
前記突出部は、チタンからなり、
前記活物質層は、シリコンからなり、
前記活物質層は、前記第１の突出部と、前記第２の突出部との間において、キャリアイオンの挿入による膨張が生じる領域を有することを特徴とする二次電池用負極。
【請求項２】
請求項１において、
前記第１の突出部は、上面形状が円形であり、
前記第２の突出部は、上面形状が矩形であることを特徴とする二次電池用負極。
【請求項３】
請求項１又は請求項２において、
前記活物質層を覆う、グラフェンを有することを特徴とする二次電池用負極。
【請求項４】
集電体と、
活物質層と、
グラフェンと、を有し、
前記集電体は、基礎部と、前記基礎部から突出した、複数の突出部と、を有し、
前記複数の突出部は、第１の突出部と、第２の突出部とを有する二次電池用負極の作製方法であって、
電気泳動法により、前記活物質層に酸化グラフェンを電着し、
前記酸化グラフェンを還元して、前記グラフェンを形成することを特徴とする二次電池用負極の製造方法。
【請求項５】
請求項４において、
前記還元は、真空又は不活性ガスの雰囲気中で、１５０℃以上に加熱することで行われることを特徴とする二次電池用負極の製造方法。
【請求項６】
請求項４において、
前記還元は、前記活物質層が設けられた前記集電体と、対極とを、電解液に浸漬して、前記集電体に、前記酸化グラフェンの還元反応が生じる電位を供給して行われることを特徴とする二次電池用負極の製造方法。
【請求項７】
請求項６において、
前記集電体に供給する電位は、リチウムの酸化還元電位を基準にして、１．６Ｖ以上２．４Ｖ以下であることを特徴とする二次電池用負極の製造方法。
【手続補正書】
【提出日】平成27年1月8日(2015.1.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体領域と、
前記半導体領域上の、第１の絶縁膜と、
前記第１の絶縁膜上の、フローティングゲートと、
前記フローティングゲート上の、第２の絶縁膜と、
前記第２の絶縁膜上の、コントロールゲートと、を有し、
前記フローティングゲートは、インジウム又は亜鉛のいずれか一と、窒素とを有することを特徴とする半導体装置。
【請求項２】
半導体領域と、
前記半導体領域上の、第１の絶縁膜と、
前記第１の絶縁膜上の、フローティングゲートと、
前記フローティングゲート上の、第２の絶縁膜と、
前記第２の絶縁膜上の、コントロールゲートと、を有し、
前記フローティングゲートは、第１の導電層と、前記第１の導電層上の第２の導電層とを有し、
前記第２の導電層は、インジウム又は亜鉛のいずれか一と、窒素とを有することを特徴とする半導体装置。
【請求項３】
半導体領域と、
前記半導体領域上の、第１の絶縁膜と、
前記第１の絶縁膜上の、フローティングゲートと、
前記フローティングゲート上の、第２の絶縁膜と、
前記第２の絶縁膜上の、コントロールゲートと、を有し、
前記フローティングゲートは、インジウム又は亜鉛のいずれか一と、窒素とを有し、
前記コントロールゲートは、インジウム又は亜鉛のいずれか一と、窒素とを有することを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第２の絶縁膜は、前記第１の絶縁膜の膜厚より大きな膜厚を有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成27年1月8日(2015.1.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体領域と、
前記半導体領域上の、第１の絶縁膜と、
前記第１の絶縁膜上の、電荷蓄積層と、
前記電荷蓄積層上の、第２の絶縁膜と、
前記第２の絶縁膜上の、コントロールゲートと、を有し、
前記コントロールゲートは、インジウム又は亜鉛のいずれか一と、窒素とを有することを特徴とする半導体装置。
【請求項２】
半導体領域と、
前記半導体領域上の、第１の絶縁膜と、
前記第１の絶縁膜上の、電荷蓄積層と、
前記電荷蓄積層上の、第２の絶縁膜と、
前記第２の絶縁膜上の、コントロールゲートと、を有し、
前記コントロールゲートは、第１の導電層と、前記第１の導電層上の第２の導電層と、を有し、
前記第１の導電層は、インジウム又は亜鉛のいずれか一と、窒素とを有することを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記半導体領域は、ソース領域と、ドレイン領域とを有し、
前記ソース領域の周囲に、第１の領域を有し、
前記ドレイン領域の周囲に、第２の領域を有し、
前記半導体領域は、ｐ型を示し、
前記第１の領域は、前記半導体領域よりも、ｐ型を示す不純物の濃度が高く、
前記第２の領域は、前記半導体領域よりも、ｐ型を示す不純物の濃度が高く、
前記ソース領域は、前記コントロールゲートと重ならない領域を有し、
前記ドレイン領域は、前記コントロールゲートと重ならない領域を有し、
前記第１の領域は、前記コントロールゲートと重なる領域を有し、
前記第２の領域は、前記コントロールゲートと重なる領域を有することを特徴とする半導体装置。
【請求項４】
第１の半導体領域と、
前記第１の半導体領域上の、第２の半導体領域と、
前記第２の半導体領域上の、第１の絶縁膜と、
前記第１の絶縁膜上の、電荷蓄積層と、
前記電荷蓄積層上の、第２の絶縁膜と、
前記第２の絶縁膜上の、コントロールゲートと、を有し、
前記コントロールゲートは、インジウム又は亜鉛のいずれか一と、窒素とを有し、
前記第２の半導体領域が示す導電型は、前記第１の半導体領域が示す導電型と異なることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記コントロールゲートは、さらに酸素を有し、
前記酸素は、前記窒素の２倍乃至５倍で含有されていることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記コントロールゲートの組成式は、ＩｎａＧａｂＺｎｃＯｄＮｅ、（０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、０＜ｄ≦１、０＜ｅ≦１）と示されることを特徴とする半導体装置。
【手続補正書】
【提出日】平成27年1月8日(2015.1.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
＜適用例１＞
図１３は、上記第１〜第３の実施の形態において説明した半導体装置１Ａ〜１Ｃを適用した固体撮像装置（固体撮像装置１）の全体構成を表したものである。固体撮像装置１は、例えばＣＭＯＳイメージセンサであり、撮像エリアとしての画素部１０Ａと、例えば行走査部１３１、水平選択部１３３、列走査部１３４およびシステム制御部１３２からなる回路部１３０とを有している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
列走査部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１３４による選択走査により、垂直信号線Ｌsigの各々を通して伝送される各画素の信号が順番に水平信号線１９に出力され、当該水平信号線１９を通して外部へ伝送される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
システム制御部１３２は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、固体撮像装置１の内部情報などのデータを出力するものである。システム制御部１３２はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１３３および列走査部１３４などの回路部分の駆動制御を行う。
【手続補正４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１半導体基板の一面側に第１の配線層を有する第１の素子基板と、
前記第１の素子基板に貼り合わせられると共に、第２半導体基板の一面側に第２の配線層を有する第２の素子基板と、
前記第１および第２の素子基板のうちの少なくとも一部を貫通すると共に、前記第１および第２の配線層を電気的に接続する貫通電極と、
前記貫通電極に対向して設けられ、かつ前記第１および第２の半導体基板のうちの一方を貫通して設けられた絶縁層と
を備えた半導体装置。
【請求項２】
前記第２の素子基板上に前記第１の素子基板が積層され、
前記第１の素子基板の表面から、前記第１の半導体基板および前記第１の配線層をこの順に介して前記第２の配線層の表面までを貫通する貫通孔を有し、
前記貫通電極は、前記貫通孔のうちの前記第１および第２の配線層間の領域を埋め込んで形成され、
前記絶縁層は、前記貫通孔のうちの前記貫通電極上の領域を埋め込んで形成されている
請求項１に記載の半導体装置。
【請求項３】
前記第１の配線層は、前記貫通孔の一部を構成する開口部を有する
請求項２に記載の半導体装置。
【請求項４】
前記貫通孔の内壁の全部が金属薄膜により覆われている
請求項２または３に記載の半導体装置。
【請求項５】
前記貫通孔の内壁の前記貫通電極に対向する領域のみが金属薄膜により覆われている
請求項２または３に記載の半導体装置。
【請求項６】
前記貫通電極は、銅（Ｃｕ）またはニッケル（Ｎｉ）を含んで構成されている
請求項１に記載の半導体装置。
【請求項７】
前記絶縁膜は、シリコン酸化膜または感光性樹脂より構成されている
請求項１に記載の半導体装置。
【請求項８】
前記第１の素子基板上に、保護膜が設けられている
請求項２に記載の半導体装置。
【請求項９】
第１半導体基板の一面側に第１の配線層を有する第１の素子基板と、第２半導体基板の一面側に第２の配線層を有する第２の素子基板とを貼り合わせる工程と、
前記第１および第２の素子基板のうちの少なくとも一部を貫通すると共に、前記第１および第２の配線層を電気的に接続する貫通電極を形成する工程と、
前記貫通電極に対向すると共に、前記第１および第２の半導体基板のうちの一方を貫通する絶縁層を形成する工程と
を含む半導体装置の製造方法。
【請求項１０】
前記第２の素子基板上に前記第１の素子基板を貼り合わせた後、
前記第１の素子基板の表面から、前記第１の半導体基板および前記第１の配線層をこの順に介して前記第２の配線層の表面までを貫通する貫通孔を形成し、
形成した貫通孔のうちの前記第１および第２の配線層間の領域を埋め込んで、前記貫通電極を形成した後、前記貫通孔のうちの前記貫通電極上の領域を埋め込んで、前記絶縁層を形成する
請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記貫通電極を、無電解めっきにより形成する
請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記絶縁層を形成する際には、
前記貫通電極の形成後、前記貫通孔を埋め込み、かつ前記第１の素子基板上の全面にわたって絶縁膜材料を成膜した後、成膜した絶縁膜材料を研磨することにより前記絶縁層を形成する
請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
前記貫通電極を、電解めっきにより形成する
請求項１０に記載の半導体装置の製造方法。
【請求項１４】
前記貫通電極を形成する工程では、前記貫通孔内に析出されるめっき膜により前記第１および第２の配線層が接続された後であって前記貫通孔が充填される前に、前記電解めっきを停止することにより、前記貫通電極を形成する
請求項１０または１３に記載の半導体装置の製造方法。
【請求項１５】
前記貫通電極を形成する工程では、前記貫通孔内にめっき膜を析出させた後、前記めっき膜の前記第１の配線層上の領域を選択的に除去することにより、前記貫通電極を形成する
請求項１０または１３に記載の半導体装置の製造方法。
【請求項１６】
前記貫通電極を、銅（Ｃｕ）またはニッケル（Ｎｉ）により構成する
請求項９に記載の半導体装置の製造方法。
【請求項１７】
前記絶縁膜は、シリコン酸化膜または感光性樹脂より構成する
請求項９に記載の半導体装置の製造方法。
【請求項１８】
第１半導体基板の一面側に第１の配線層を有する第１の素子基板と、
前記第１の素子基板に貼り合わせられると共に、第２半導体基板の一面側に第２の配線層を有する第２の素子基板と、
前記第１および第２の素子基板のうちの少なくとも一部を貫通すると共に、前記第１および第２の配線層を電気的に接続する貫通電極と、
前記貫通電極に対向して設けられ、かつ前記第１および第２の半導体基板のうちの一方を貫通して設けられた絶縁層と
を含む固体撮像装置。
【請求項１９】
前記第１の素子基板には、画素として光電変換素子を含む画素部が形成され、
前記第２の素子基板には、前記画素部を駆動するための回路部が形成されている
請求項１８に記載の固体撮像装置。
【請求項２０】
第１半導体基板の一面側に第１の配線層を有する第１の素子基板と、
前記第１の素子基板に貼り合わせられると共に、第２半導体基板の一面側に第２の配線層を有する第２の素子基板と、
前記第１および第２の素子基板のうちの少なくとも一部を貫通すると共に、前記第１および第２の配線層を電気的に接続する貫通電極と、
前記貫通電極に対向して設けられ、かつ前記第１および第２の半導体基板のうちの一方を貫通して設けられた絶縁層と
を含む固体撮像装置を有する電子機器。
【手続補正書】
【提出日】平成27年1月19日(2015.1.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
画素領域および周辺回路領域を有する固体撮像装置であって、
前記周辺回路領域に配され、前記周辺回路領域の回路に信号を伝達する信号線と、
前記画素領域および前記周辺回路領域に配され、前記信号線が通る絶縁層と、
前記画素領域および前記周辺回路領域であって、前記絶縁層の上に配置された配線と、
前記周辺回路領域であって、前記絶縁層の上に配置されたダミーパターンと、を備え、
前記画素領域および前記周辺回路領域であって、前記配線および前記ダミーパターンの上に配置された平坦化層と、を備え、
前記周辺回路領域における前記配線は、複数の導電パターンを含み、前記複数の導電パターンの間に前記ダミーパターンが配置され、前記ダミーパターンは、前記配線に対して電気的に絶縁されており、
前記配線および前記ダミーパターンは最上層の配線層を構成し、
前記絶縁層は前記最上層の配線層の１つ下の配線層を構成し、
前記ダミーパターンは、平面視において前記信号線の上に重なるように配置されている
ことを特徴とする固体撮像装置。
【請求項２】
前記平坦化層は、樹脂を含む、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記画素領域における前記配線と前記周辺回路領域における前記配線とが相互に電気的に接続されている、
ことを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記導電パターンとそれに隣接する前記ダミーパターンとの間隔が３０ミクロン以下である、
ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記配線は、電源線および接地線の少なくとも一方を含む、
ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記ダミーパターンは、電気的に浮遊である、
ことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
【請求項７】
画素領域および周辺回路領域と、該画素領域および前記周辺回路領域に設けられた複数の配線層を有する固体撮像装置であって、
前記周辺回路領域に配され、前記周辺回路領域の回路に信号を伝達する第１の配線と、
前記画素領域および前記周辺回路領域に配され、前記第１の配線を有する第１の配線層と、
前記画素領域および前記周辺回路領域であって、前記第１の配線層の上に配置された複数の導電パターンを含む第２の配線と、
前記複数の導電パターンの間に位置するように、前記周辺回路領域、かつ、前記第１の配線層の上に配置されたダミーパターンと、
前記画素領域および前記周辺回路領域に配され、前記第２の配線および前記ダミーパターンを有する第２の配線層と、を備え、
前記複数の配線層のうち、前記第２の配線層は最上層であり、
前記ダミーパターンは、前記第２の配線に対して電気的に絶縁されており、
前記ダミーパターンは、平面視において前記第１の配線の上に重なるように配置されている、
ことを特徴とする固体撮像装置。
【請求項８】
前記ダミーパターンは、電気的に浮遊である、
ことを特徴とする請求項７に記載の固体撮像装置。
【請求項９】
請求項１乃至８のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理する処理部と、を含む、
ことを特徴とするカメラ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の１つの側面は、画素領域および周辺回路領域を有する固体撮像装置であって、前記周辺回路領域に配され、前記周辺回路領域の回路に信号を伝達する信号線と、前記画素領域および前記周辺回路領域に配され、前記信号線が通る絶縁層と、前記画素領域および前記周辺回路領域であって、前記絶縁層の上に配置された配線と、前記周辺回路領域であって、前記絶縁層の上に配置されたダミーパターンと、を備え、前記画素領域および前記周辺回路領域であって、前記配線および前記ダミーパターンの上に配置された平坦化層と、を備え、前記周辺回路領域における前記配線は、複数の導電パターンを含み、前記複数の導電パターンの間に前記ダミーパターンが配置され、前記ダミーパターンは、前記配線に対して電気的に絶縁されており、
前記配線および前記ダミーパターンは最上層の配線層を構成し、前記絶縁層は前記最上層の配線層の１つ下の配線層を構成し、前記ダミーパターンは、平面視において前記信号線の上に重なるように配置されている。
【手続補正書】
【提出日】平成26年11月27日(2014.11.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
設定情報に基づいて、第１の分周数で入力クロックを分周することによって第１の位相を有する第１の分周クロックを生成するとともに、第２の分周数で前記入力クロックを分周することによって第２の位相を有する第２の分周クロックを生成するクロック生成回路と、
入力信号を順次シフトし前記設定情報に基づき遅延された出力信号を出力する複数段のシフトレジスタを含むカウンタ回路と、を備え、
前記カウンタ回路は、前記設定情報に基づいて、前記シフトレジスタの各段に対し前記第１及び第２の分周クロックのいずれかを選択的に供給して前記各段の動作タイミングを個別に制御するとともに、前記シフトレジスタの各段の出力信号のいずれかを選択的に取り出して前記出力信号として出力する、ことを特徴とする半導体装置。
【請求項２】
前記第１及び第２の分周クロックは、前記設定情報のあるピースに対し、前記分周数が互いに同一であるとともに、前記位相が互いに異なることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記クロック生成回路で使用される複数の分周数は、２分周及び４分周を含み、前記設定情報に基づき遅延が小さい範囲内では前記第１及び第２の分周クロックのそれぞれが２分周クロックであり、前記設定情報に基づき遅延が大きい範囲内では前記第１及び第２の分周クロックのそれぞれが４分周クロックであることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記入力クロックの位相を基準として、前記２分周クロックは互いに１８０度位相が異なる２つの位相のいずれかを有し、前記４分周クロックは９０度ずつ位相がずれた４つの位相のいずれかを有する、ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１の分周クロックの前記位相は前記入力クロックと同一の位相であり、前記第２の分周クロックの前記位相は前記入力クロックと異なる位相であることを特徴とする請求項３又は４に記載の半導体装置。
【請求項６】
前記カウンタ回路は、
クロック制御信号に基づいて前記シフトレジスタのうち所定段のクロック端子に前記第１及び第２の分周クロックのいずれかを選択的に供給するクロックセレクタと、
選択信号に基づいて前記シフトレジスタのうち所定段の出力端子から出力される信号を選択し、該信号は前記出力信号として出力される、出力セレクタと、を含むことを特徴とする請求項１から５のいずれかに記載の半導体装置。
【請求項７】
前記カウンタ回路は、前記クロック制御信号を生成して前記クロックセレクタに供給するとともに、前記選択信号を生成して前記出力セレクタに供給するデコーダをさらに含むことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記カウンタ回路に含まれる前記シフトレジスタは、複数個のフリップフロップを縦続接続して構成されることを特徴とする請求項１から７のいずれかに記載の半導体装置。
【請求項９】
各々の前記フリップフロップは、前記第１又は第２の分周クロックの立ち上りエッジに同期して前記入力信号をラッチすることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記複数のフリップフロップにおいて、初段からＮ段目までのフリップフロップの各クロック端子には前記第１の分周クロックが供給され、Ｎ＋１段目から最終段までのフリップフロップの各クロック端子には前記第１又は前記第２の分周クロックが選択的に供給される、ことを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記Ｎ＋１段目から最終段までのフリップフロップの各出力端子から前記出力信号が選択的に取り出されることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記入力信号はコマンド信号であることを特徴とする請求項１から１１のいずれかに記載の半導体装置。
【請求項１３】
前記出力信号は、前記設定情報に基づいて、前記入力信号としてのコマンド信号を所定の時間だけ遅延させることによって得られる信号であることを特徴とする請求項１から１２のいずれかに記載の半導体装置。
【請求項１４】
前記出力信号はメモリセルアレイの周辺回路にコマンド信号として供給されることを特徴とする請求項１から１３のいずれかに記載の半導体装置。
【請求項１５】
第１制御信号に基づいて複数のクロック信号からあるクロック信号を選択する第１選択回路と、
データ入力ノードと、第１データ信号を出力するデータ出力ノードと、前記選択されたクロック信号を受けるクロック入力ノードと、を含む第１ラッチ回路と、
前記第１ラッチ回路の前記出力ノードに繋がれたデータ入力ノードと、第２データ信号を出力するデータ出力ノードと、前記選択されたクロック信号を受けるクロック入力ノードと、を含む第２ラッチ回路と、
第２制御信号に基づいて前記第１および第２データ信号を含む複数の出力データ信号からある出力データ信号を選択する第２選択回路と、を備えることを特徴とする半導体装置。
【請求項１６】
前記複数のクロック信号のそれぞれは独立した位相を有することを特徴とする請求項１５に記載の半導体装置。
【請求項１７】
データ入力ノードと、前記第１ラッチ回路の前記データ入力ノードに繋がれたデータ出力ノードと、前記複数のクロック信号のうちのひとつを受けるクロック入力ノードと、を含む第３ラッチ回路をさらに備えることを特徴とする請求項１５または１６に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
本発明の半導体装置は、設定情報に基づいて、第１の分周数で入力クロックを分周することによって第１の位相を有する第１の分周クロックを生成するとともに、第２の分周数で前記入力クロックを分周することによって第２の位相を有する第２の分周クロックを生成するクロック生成回路と、入力信号を順次シフトし前記設定情報に基づき遅延された出力信号を出力する複数段のシフトレジスタを含むカウンタ回路とを備え、前記カウンタ回路は、前記設定情報に基づいて、前記シフトレジスタの各段に対し前記第１及び第２の分周クロックのいずれかを選択的に供給して前記各段の動作タイミングを個別に制御するとともに、前記シフトレジスタの各段の出力信号のいずれかを選択的に取り出して前記出力信号として出力することを特徴としている。