【事件の表示】
　特願２０１７−５５６２０６「シード層上に成長層を施す方法」拒絶査定不服審判事件〔平成２８年１１月２４日国際公開、ＷＯ２０１６／１８４５２３、平成３０年　８月１６日国内公表、特表２０１８−５２３２８７、請求項の数（７）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、２０１５年５月２１日を国際出願日とする出願であって、平成２９年１０月２６日に特許協力条約第３４条補正の翻訳文提出書が提出され、平成３１年２月２１日付けで拒絶理由が通知され、令和１年５月９日に意見書及び手続補正書が提出されたが、同年６月３日付けで拒絶査定（原査定）がされ、これに対して、同年９月１０日に拒絶査定不服審判が請求されると同時に手続補正書が提出され、令和２年６月１０日付けで拒絶理由通知がされ、同年８月６日付けで意見書及び手続補正書が提出されたものである。
第２　本願発明
　本願請求項１−７に係る発明（以下、それぞれ「本願発明１」−「本願発明７」という。）は、令和２年８月６日付けの手続補正で補正された特許請求の範囲の請求項１−７に記載された事項により特定される発明であり、本願発明１は以下のとおりの発明である。
「【請求項１】
　半導体素子を製造するための成長層（１４）のマスキングのためのマスク（６）をシード層（２）上にインプリントし、前記シード層（２）上に前記成長層（１４）を施す方法であって、
　第１の工程で、シード層表面（２ｏ）を備えた第１の基板（１）の準備を行い、
　第２の工程で、湿式化学的堆積方法により前記シード層表面（２ｏ）上でのマスク材料（３）の堆積を行い、
　第３のプロセス工程で、前記堆積されたマスク材料（３）の上方でのインプリントスタンプ（４）の位置決めを行い、
　第４のプロセス工程で、前記マスク材料（３）の構造化を行い、
　第５のプロセス工程で、前記マスク材料（３）の硬化を行い、
　第６のプロセス工程で、前記マスク材料（３）からの前記インプリントスタンプ（４）の離型を行い、
　第７のプロセス工程で、残留層（１２）が存在する場合、この種の残留層（１２）のエッチングを行い、
　第８のプロセス工程で、前記シード層表面（２ｏ）の到達可能な領域の被覆を行い、
　第９のプロセス工程で、成長層材料をさらに供給することにより、前記成長層（１４）を所望の高さにまで成長させ、
　第１０のプロセス工程で、前記成長層（１４）の第２の基板（１’）への貼り合わせを行い、
　第１１のプロセス工程で、前記第１の基板（１）の除去を行い、
　前記シード層（２）および／または前記成長層（１４）は、シード層材料としておよび／または成長層材料として次に挙げられた材料：
　Ｓｉ、ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＡｓ、ＧａＳｂ、ＡｌＮ、ＩｎＮ、ＧａＰ、ＢｅＴｅ、ＺｎＯ、ＣｕＩｎＧａＳｅ2、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｈｇ(1-x)Ｃｄ(x)Ｔｅ、ＢｅＳｅ、ＨｇＳ、ＡｌxＧａ(1-x)Ａｓ、ＧａＳ、ＧａＳｅ、ＧａＴｅ、ＩｎＳ、ＩｎＳｅ、ＩｎＴｅ、ＣｕＩｎＳｅ2、ＣｕＩｎＳ2、ＣｕＩｎＧａＳ2、ＳｉＣ、ＳｉＧｅの１種以上から、エピタキシャルにかつ／または単結晶に形成されている／形成される、方法。」
　なお、本願発明２−７の概要は以下のとおりである。
　本願発明２−７は、本願発明１を減縮した発明である。
第３　引用文献、引用発明等
１．引用文献１について
ア　原査定の拒絶の理由に引用された引用文献１（米国特許出願公開第２０１５／００９３８４７号明細書）には、図面とともに次の事項が記載されている（下線は合議体が付与した。なお、日本語訳として、ファミリ文献特開２０１５−５１５１４６号公報の記載を用いた。日本語訳の段落番号は当該公報に記載の段落番号である。）。
「TECHNICAL FIELD
[0001] The present invention is provided to: economically manufacture a nano to micron sized pattern on a substrate of a light emitting diode including a convex section, which includes any one selected from the group consisting SiO2, Si3N4, and a combination thereof, using a nano printing or nano imprinting process; efficiently form the nano to micron sized pattern on the substrate of the light emitting diode formed of sapphire monocrystal and the like, using this process; and form gallium nitride or the like having a small crystal defectthereby significantly increasing performance of the light emitting diode. 」
（「【技術分野】
【０００１】 
本発明は、ナノプリンティングまたはナノインプリント工程を用いてＳｉＯ２、Ｓｉ３Ｎ４及びこれらの組み合わせからなる群から選択されたいずれか１つを含む凸部を有する発光ダイオード基板にナノレベルのパターンを経済的に製造し、これを用いてサファイア単結晶などの発光ダイオード基板にナノレベルのパターンを効率的に形成し、これに結晶欠陥が少ない窒化ガリウムなどを形成させて発光ダイオードの性能を画期的に増大させるためのものである。」）
「[0003] The performance of the light emitting diode is generally determined based on internal quantum efficiency according to how many photons are generated by injected (injection) electrons and 
light extraction efficiency according to how many photons can be emitted to an outside of a light emitting diode device
[0004] ・・・When light generated in a multi quantum well (MQW) region, which is an active layer (a light emitting layer) of the light emitting diode, is emitted, 
total reflection is generated at a boundary between the light emitting diode device
sapphire substrate, or the like
[0005] In order to overcome the limitation of the nitride-based light emitting diode, 
a research has been attempted for effectively reducing total reflection through diffused reflection of light
when the epitaxial layer is grown on a patterned sapphire substrate (PSS), similarly, the light extraction efficiency may be effectively improved due to the diffused reflection effect of the light
（「【０００３】
　発光ダイオードの性能は、多量に注入された電子がいかに多くの光子を生成するかによる内部量子効率と、
生成された光子をいかに多く発光ダイオード素子の外部に放出するかによる光抽出効率
【０００４】
・・・発光ダイオードの活性層（発光層）であるＭＱＷ領域（・・・）から生成した光が放出される場合、
発光ダイオード素子と
サファイア基板などとの境界で全反射が発生する
【０００５】
　このような窒化物系発光ダイオードの限界を克服するために、素子表面の・・・
光の乱反射を介して全反射を効果的に低減させようとする研究
ＰＳＳ（Ｐａｔｔｅｒｎｅｄ　ｓａｐｐｈｉｒｅ　ｓｕｂｓｔｒａｔｅ）にエピタキシャル層を成長させた場合、同じく光の乱反射効果により光抽出効率を効果的に改善することができる
「[Technical Problem]
[0006] Currently, the patterned sapphire substrate (PSS) is mainly manufactured through a photolithography process and a dry and wet etching process, and specification of most of the patterns is about several microns. An extent 
in improvement of the light extraction efficiency of the light emitting diode due to the diffused reflection of the light
a diameter and cycle of the micro pattern of a conventionally commercialized PSS should be reduced to a nano grade
[0007] Since the photolithography, which is a patterning technique used for manufacturing of the PSS, is expensive and application of the nano to micron sized pattern increases manufacturing cost of products and significantly decreases economic feasibility, the light extraction efficiency cannot be easily improved through the conventional method and the PSS. Accordingly, in order to additionally improve efficiency of the light emitting diode, instead of the expensive photolithography, a patterning technique capable of economically manufacturing the nano to micron sized pattern is needed.
[0008] In addition, a process of coating a gallium nitride film, which has a small amount of lattice defects, on a sapphire substrate or the like having the nano to micron sized pattern is needed. As a result, total reflection in the substrate may be reduced and light emission efficiency may be improved. 」
「【発明の概要】
【発明が解決しようとする課題】
【０００６】
　現在、ＰＳＳの場合、主に、フォトリソグラフィ工程と乾式及び湿式エッチング工程を介して製作され、パターンのスペックはほとんどが数マイクロレベルにとどまっている。
光の乱反射による発光ダイオードの光抽出効率の向上
既常用化されているＰＳＳのミクロンレベルパターンの直径及び周期をナノレベルに縮小する必要があり
【０００７】
　現在、ＰＳＳの製作のために用いるパターニング技術であるフォトリソグラフィは、工程コストが高価である上、ナノレベルのパターンを適用するには製品の製造単価が高く経済性がよくないため、現在の方法では、ＰＳＳによるこれ以上の光抽出効率の向上を期待することができない。したがって、発光ダイオードのさらなる効率向上のために、高価なフォトリソグラフィの代わりとなるナノレベルのパターンを経済的に製作できるパターニング技術が必要であった。
【０００８】
　また、ナノレベルのパターンでサファイア基板などに格子欠陥の少ない窒化ガリウム膜を加えることができる工程が要請される。これにより、基板内の全反射を低減し、発光効率を向上させることができる。」）
「[0018] The substrate may be any one selected from the group consisting of a sapphire substrate, a silicon substrate, and a quartz substrate. When the substrate is the sapphire substrate, the convex section including any one selected from the group consisting of SiO2, Si3N4, and a combination thereof is formed on the substrate, and as a gallium nitride film is formed thereon, a seed is formed on the bottom section to which the sapphire substrate is exposed so that a gallium nitride crystal grows; and thus, lattice defects may be significantly reduced. 」
（「【００１８】
　前記基板は、サファイア基板、シリコン基板及びクオーツ基板からなる群から選択されたいずれか１つとすることができ、サファイア基板とすることができる。前記基板がサファイア基板の場合には、前記ＳｉＯ２、Ｓｉ３Ｎ４、及びこれらが組み合わせからなる群から選択されたいずれか１つを含む凸部が前記基板上に形成され、これに窒化ガリウム膜が形成されながら、サファイア基板が露出している底部にシードが形成されて窒化ガリウム結晶が成長し、格子欠陥を極めて低減することができる。」）
「[Advantageous Effects of Invention]
[0021] In the present invention, as a diameter and a cycle of a pattern of a substrate for a light emitting diode are reduced to a nano grade,・・・In particular, since the patterning for the light emitting diode does not require precise alignment, the nano print (or imprint) process, which is a direct pattern transfer method, may be appropriately applied, and a sub-micron pattern may be easily formed. Accordingly, in comparison with the conventional photolithography process for manufacturing the PSS, when the nano print (or imprint) technique is applied to the PSS process, performance of the product may be further improved and economic feasibility may be accomplished, and mass production of high efficiency PSS light emitting diode becomes possible. ・・・」
（「【発明の効果】
【００２１】
　本発明では、発光ダイオード用基板のパターンの直径及び周期をナノレベルに縮小することを介して発光ダイオードの内部量子効率及び光抽出効率を極大化させようとする。・・・特に発光ダイオードのためのパターニングは、正確なアライメント（・・・）を必要としないために直接パターン転写方式であるナノプリント（またはインプリント）工程を適用するのに適切であり、サブミクロンレベルのパターンを容易に形成することができる。したがって、ＰＳＳを製作するための従来のフォトリソグラフィ工程と比較してナノプリント（またはインプリント）技術をＰＳＳ工程に適用した場合、製品性能がさらに向上すると共に、経済性を高めることができ、高効率ＰＳＳ発光ダイオードの量産化を可能とする。・・・」）
「[0029] 
FIG. 1 is a schematic view showing a manufacturing a substrate for a light emitting diode according to an embodiment of the present invention.
[0030] The method of manufacturing a substrate for a light emitting diode according to the embodiment of the present invention 
includes a convex section forming step of forming a convex section including any one selected from the group consisting of SiO2, Si3N4, and a combination thereof on one surface of a substrate, and a crystallization step of annealing the substrate including the convex section to crystallize the convex section of the nano to micron sized pattern
[0031] 
The convex section forming step may include nano imprinting including a first step of forming a pattern material coating layer on the substrate using a solution including any one selected from the group consisting of a precursor of SiO2, a precursor of Si3N4, and a combination thereof; and a second step of positioning and pressing a nano mold on the pattern material coating layer to form the convex section
[0032] ・・・ as the precursor of the SiO2 and the precursor of the Si3N4, ・・・
[0033] The convex section forming step may include a third step of forming a pattern material coating layer on one surface of the nano mold using any one (solution) selected from the group consisting of the precursor of SiO2, the precursor of Si3N4, and the combination thereof, and a fourth step of positioning and pressing the nano mold formed on the pattern material coating layer against the substrate to form the convex section. The third step may include a step of curing the pattern material coating layer. Before forming the convex section, the substrate may be processed through UV ozone processing, piranha solution processing, O2 processing, or plasma processing to improve the adhesive force between the pattern material coating layer formed on the nano mold and the substrate.
[0034] The pressing of the nano printing or nano imprinting may be performed at 100 to 250 C. and 1 to 30 bars. The nano printing or nano imprinting may be effectively performed within the range of the temperature and pressure.
[0035] 
The nano mold
may be a flexible replica polymer mold
[0036] The nano mold may be formed of a material capable of effectively absorbing the solvent of the solution that forms the pattern material coating layer. In this case, the convex section may be easily formed using the pattern material coating layer. The material may include any one polymer selected from the group consisting of PDMS, PVA, PDMS, and a combination thereof. In this case, since the nano mold is formed as a flexible polymer mold, the nano printing or nano imprinting may be easily performed. In addition, when the nano mold is formed of PDMS, solvent absorption ability of the solution that forms the pattern material coating layer may be improved due to high moisture permeability.
[0037] The nano mold may form the nano to micron sized pattern in which a lower end diameter A of the convex section formed on the substrate is 0.1 to 3 times a light emission wavelength of the light emitting diode. As shown in FIG. 4, the lower end diameter A denotes a diameter of a cross-section of the convex section of the surface of the convex section in contact with the bottom section.
[0038] 
The substrate may be a sapphire substrate, a silicon substrate, or a quartz substrate, which is used as an LED substrate
The substrate may include any one selected from the group consisting of Al2O3, SiC, Si, SiO2, quartz, AlN, GaN, Si3N4, and MgO.
[0039] 
An etching step may be further included between the convex section forming step and the crystallization step
[0040] In 
the crystallization step in which the substrate including the convex section is annealed to crystallize the convex section of the nano to micron sized pattern,
・・・
[0045] 
The method of manufacturing the substrate for the light emitting diode may further include a buffer layer forming step of further forming a buffer layer formed as a GaN layer or the like on the substrate on which the crystallized convex section is formed, after the crystallization step
・・・
[0048] FIG. 4 is a conceptual view of a light emitting diode of the present invention. Referring to FIG. 4, 
through the above-mentioned method, a substrate for a light emitting diode on which the convex section of the nano to micron sized pattern, and an n-GaN layer, an MQW layer, and p-GaN, which are formed thereon, may be sequentially formed
（「【００２４】
　
図１は本発明の一実施形態による発光ダイオード用基板の製造方法を示す概要図
【００２５】
　本発明の一実施形態による発光ダイオード用基板の製造方法は、
基板の一面に、ＳｉＯ２、Ｓｉ３Ｎ４及びこれらの組み合わせからなる群から選択されたいずれか１つを含む凸部を形成する凸部形成段階と、そして前記凸部を含む基板を熱処理してナノパターンの凸部を結晶化する結晶化段階とを含む
【００２６】
　
前記凸部形成段階は、前記基板にＳｉＯ２の前駆体、Ｓｉ３Ｎ４の前駆体及びこれらの組み合わせからなる群から選択されたいずれか１つの溶液としてパターン物質コーティング層を形成する第１段階と
前記パターン物質コーティング層にナノモールドを位置させ、加圧して前記凸部を形成する第２段階とを含むナノインプリンティング工程を含むことができる
【００２７】
　前記ＳｉＯ２の前駆体またはＳｉ３Ｎ４の前駆体としては、・・・
【００２８】
　前記凸部形成段階は、ナノモールドの一面に、ＳｉＯ２の前駆体、Ｓｉ３Ｎ４の前駆体及びこれらの組み合わせからなる群から選択されたいずれか１つの溶液としてパターン物質コーティング層を形成する第３段階と、そして前記パターン物質コーティング層が形成されたナノモールドを前記基板に位置させ、加圧して前記凸部を形成する第４段階とを含むものとすることができる。前記第３段階は、パターン物質コーティング層をキュアリングする段階をさらに含むことができる。前記凸部を形成する前に、前記基板は、ＵＶオゾン処理、ピラニア（ｐｉｒａｎｈａ）溶液処理、Ｏ２処理、またはプラズマ処理をして前記ナノモールドに形成されたパターン物質コーティング層と基板との接着力を向上させることができる。
【００２９】
　前記ナノプリンティングまたはナノインプリンティングは、１００〜２５０℃で１〜３０バーで加圧したものとすることができる。前記温度と圧力の範囲でナノプリンティングまたはナノインプリンティングが効果的に行われることができる。
【００３０】
　
前記ナノモールドは
柔軟高分子複製モールドとする
【００３１】
　前記ナノモールドは、前記パターン物質コーティング層を形成する溶液の溶媒を効果的に吸収する素材からなることができる。このような場合には、パターン物質コーティング層を用いた凸部の形成が容易とすることができる。前記素材は、ＰＤＭＳ、ＰＶＡ、ＰＤＭＳ及びこれらの組み合わせからなる群から選択されたいずれか１つの高分子を含むことができる。このような場合には、前記ナノモールドが柔軟性高分子モールドからなり、ナノプリンティングまたはナノインプリンティング工程が容易に行われる。また前記モールドの素材がＰＤＭＳである場合には、高透湿性により前記パターン物質コーティング層を形成する溶液の溶媒吸収能力を向上させることができる。
【００３２】
　前記ナノモールドは、基板に形成された凸部の下端径（Ａ）が発光ダイオードの発光波長の０．１〜３倍であるナノパターンを形成するものとすることができる。ここで、下端径（Ａ）は、前記図４に示すように、凸部が底部と接する面での凸部断面の直径を意味する。
【００３３】
　
前記基板は、ＬＥＤ基板として活用されているサファイア基板、シリコン基板、クオーツ基板とすることができ
前記基板は、Ａｌ２Ｏ３、ＳｉＣ、Ｓｉ、ＳｉＯ２、クオーツ（Ｑｕａｒｔｚ）、ＡｌＮ、ＧａＮ、Ｓｉ３Ｎ４及びＭｇＯからなる群から選択されたいずれか１つを含むものとすることができる
【００３４】
　
前記凸部形成段階と前記結晶化段階との間には、エッチング段階がさらに含まれる
【００３５】
　
前記凸部を含む基板を熱処理してナノパターンの凸部を結晶化する結晶化段階
・・・
【００４０】
　
前記発光ダイオード用基板の製造方法は、結晶化段階以後に、前記結晶化された凸部が形成された基板にＧａＮ層などからなるバッファ層をさらに形成するバッファ層の形成段階をさらに含むことができる
・・・
【００４３】
　前記図４は本発明の発光ダイオードの概念図であって、前記図４を参照すると、
前記方法によりナノパターンの凸部が形成された発光ダイオード用基板とその上部に形成されたｎ−ＧａＮ層、ＭＱＷ層、そしてｐ−ＧａＮが順に形成されたものとすることができる
　図１は、「本発明の一実施形態による発光ダイオード用基板の製造方法を示す概要図」であり、以下のとおりのものである。
　図１から、「１．基板」の準備を行い、「２．パターン物質をコーティング」し、「３．高分子モールド（柔軟高分子複製モールド整列及び加圧」を行い、「４．高分子モールド（柔軟高分子複製モールド）分離」を行い、「５．追加的なエッチング工程（残余層除去）」を行い、「６．熱処理工程」を行う、発光ダイオード用基板の製造方法であることが、見てとれる。
         
イ　したがって、上記引用文献１には次の発明（以下、「引用発明」という。）が記載されていると認められる。
「発光ダイオード用基板の上部に、ｎ−ＧａＮ層、ＭＱＷ層、そしてｐ−ＧａＮを順に形成する、発光ダイオードの製造方法であって、
　前記発光ダイオード用基板の製造方法は、第１工程で基板の準備を行い、第２工程でパターン物質をコーティングし、第３工程で柔軟高分子複製モールドの整列及び加圧を行い、第４工程で柔軟高分子複製モールドの分離を行い、第５工程で追加的なエッチング工程（残余層除去）を行い、第６工程で熱処理工程を行うものであり、
　第２工程〜第５工程の、基板の一面に、ＳｉＯ２、Ｓｉ３Ｎ４及びこれらの組み合わせからなる群から選択されたいずれか１つを含む凸部を形成する凸部形成段階と、そして、第６工程の、前記凸部を含む基板を熱処理してナノパターンの凸部を結晶化する結晶化段階とを含み、
　前記凸部形成段階は、
　　前記基板にＳｉＯ２の前駆体、Ｓｉ３Ｎ４の前駆体及びこれらの組み合わせからなる群から選択されたいずれか１つの溶液としてパターン物質コーティング層を形成する前記第２工程と、前記パターン物質コーティング層にナノモールド（柔軟高分子複製モールド）を位置させ、加圧して前記凸部を形成する前記第３工程とを含むナノインプリンティング工程を含み、
　前記基板は、ＬＥＤ基板として活用されているサファイア基板、シリコン基板、クオーツ基板とすることができ、前記基板は、Ａｌ２Ｏ３、ＳｉＣ、Ｓｉ、ＳｉＯ２、クオーツ（Ｑｕａｒｔｚ）、ＡｌＮ、ＧａＮ、Ｓｉ３Ｎ４及びＭｇＯからなる群から選択されたいずれか１つを含むものとすることができ、
　前記凸部形成段階と前記結晶化段階との間には、前記第５工程のエッチング段階がさらに含まれ、
　前記結晶化段階以後に、前記結晶化された凸部が形成された基板にＧａＮ層などからなるバッファ層をさらに形成するバッファ層の形成段階をさらに含むことができ、
　前記方法によりナノパターンの凸部が形成された前記発光ダイオード用基板の上部に、前記ｎ−ＧａＮ層、前記ＭＱＷ層、そして前記ｐ−ＧａＮを順に形成する、発光ダイオードの製造方法。」
２．引用文献２について
　また、原査定で周知技術を示す文献として引用された引用文献２（特開２０１５−４１７５０号公報）には、図面とともに次の事項が記載されている。
「【００２５】
　（第１の方法）
　図５を参照して、第１の方法によりＩＩＩ族窒化物複合基板１０を準備する工程は、特に制限はないが、効率的に複合基板を製造する観点から、支持基板１１を準備するサブ工程（図５（Ａ１））と、支持基板１１上に接合膜１２ａを形成するサブ工程（図５（Ａ２））と、
下地基板１３０上にＩＩＩ族窒化物膜１３を形成する工程
支持基板１１に形成された接合膜１２ａと下地基板１３０に形成されたＩＩＩ族窒化物膜１３に形成された接合膜１２ｂとを貼り合わせて接合基板１０Ｌを形成する工程
接合基板１０Ｌから下地基板１３０を除去する工程
　したがって、上記引用文献２には、「下地基板１３０（ベース基板）上に形成したＩＩＩ族窒化物膜１３（ＧａＮ層）を支持基板１３０（他の基板）に貼り合わせにより移設する」という技術的事項が記載されていると認められる。
３．引用文献３について
　また、原査定で周知技術を示す文献として引用された引用文献３（特開２０１４−７５５６５号公報）には、図面とともに次の事項が記載されている。
「【００１２】
　本発明の実施する為の形態は、基板形成から素子形成、実装時に用いるヒートシンク材までスルーで見て、簡素な工程及び安価な材料により、高価なＧａＮ層の使用を最小限にするものである。具体的には、パワー素子においてはヒートシンク部（図２参照）が必須であることに着目し、ヒートシンク基板を支持台としてＳｉベース基板を使わずに実装できるようにして、Ｓｉベース基板の使用を不要にすることである。これにより熱伝導を良くして、ＧａＮ素子の大きさを小さくするものである。１０μｍ厚のＧａＮ層内に形成された素子で発生する熱はＳｉなどの基板を無くすることにより、直接ヒートシンク基板へ伝わり、それがリードフレームへ伝わる。しかし、ＧａＮ素子の支持台となる基板（第一の基板）にＧａＮ膜を形成するには１０００℃以上の高温で処理することが必要であり、金属からなるヒートシンク基板では熱膨張係数。融点、酸化などの点から制限を受ける。その為、実装する時には支持台となるヒートシンクをＧａＮ素子の作成工程においては支持台とすることはできない。この為にＧａＮ膜の支持台としては高温度に耐える
サファイア基板を用いて、ＧａＮ素子の作成工程の後には、サファイア基板を除去し、ヒートシンク材に置き換える手法
【００１３】
　具体的な手順としては、Ｇａ系化合物半導体の薄膜層（第２の薄膜）を形成した
サファイア基板（ベース基板
に１０μｍ厚のＧａＮ膜を形成
最終的には不要となる基板となる透明なガラス基板（第２基板）を
貼り合せる
サファイア基板を除去する
（第一の基板除去）
その後、
ヒートシンク基板（第３の基板）を
貼り合せる
ガラス基板は除去される
　したがって、上記引用文献３には、「サファイア基板（ベース基板）上に形成したＧａＮ膜をガラス基板（第２基板）に貼り合せにより移設し、サファイア基板を除去し、その後、ヒートシンク基板（他の基板）を貼り合せ、ガラス基板を除去し、ヒートシンク基板にＧａＮ膜を移設する」という技術的事項が記載されていると認められる。
４．引用文献４について
　また、原査定で周知技術を示す文献として引用された引用文献４（特開２０１０−１１４１１２号公報）には、図面とともに次の事項が記載されている。
「【００２４】
次に、前記窒化ガリウム系化合物半導体層の形成方法で得られた
第１の基板（サファイア基板など）上の窒化ガリウム系化合物半導体層を他の基板へ移設する本発明の移設方法
第１の基板と第２の基板を貼り合わせる
第１の基板上のエピタキシャル層を第２の基板に移設する
第２の基板に移設されたエピタキシャル層の少なくとも一部を第３の基板に接合し、第２の基板とエピタキシャル層を前記分離層で分離してエピタキシャル層を第２の基板から第３の基板に移設する
　したがって、上記引用文献４には、「第１の基板（ベース基板）上に形成した窒化ガリウム系化合物半導体層（ＧａＮ系層）を第２の基板（他の基板）に貼り合わせにより移設し、第２の基板に移設された窒化ガリウム系化合物半導体層（ＧａＮ系層）の少なくとも一部を第２の基板から第３の基板に移設する」という技術的事項が記載されていると認められる。
５．引用文献５について
　また、原査定の拒絶の理由で引用された引用文献５（特開２００３−７６１６号公報）には、図面とともに次の事項が記載されている。
「【００６３】このとき、
マスク２１はＧａＮ結晶のエピタキシャル成長を阻害する材料であるＳｉＯ2 によって構成されているので、ＧａＮ膜１５はマスク２１の上には成長せず、ＧａＮ膜１２のうちマスク２１の開口部に位置する部分の上からエピタキシャル成長を始める
【００６４】そして、図３（ｄ）に示すように、マスク２１の開口部の上方に成長するＧａＮ結晶と、マスク２１の各開口部の上端からマスク２１の上に沿ってラテラル成長するＧａＮ結晶とが合体して、最終的に、マスク２１及びその開口部全体を覆うＧａＮ膜１５が形成される。
【００６５】このとき、ＧａＮ膜１５のうちマスク２１の開口部の上方に位置する領域においては、ＧａＮ膜１２とサファイア基板１１との格子不整合により生じた，垂直方向に伸びる転位などの欠陥が伝搬しているが、ＧａＮ膜１５のうちマスク２１の上方に位置する領域においては、ＧａＮ膜１２中の転位などの欠陥の伝播は妨げられていて、ほとんど転位が存在しない。本実施形態においては、ＧａＮ膜１５のうちマスク２１の上方に位置する領域の転位密度は、第１の実施形態で作製したＧａＮ膜１５よりも１〜２桁低い。
【００６６】その後、図３（ｅ）に示す工程で、基板温度を室温まで下げる。このとき、熱分解層１４によってサファイア基板１１とＧａＮ膜１２，１５とが付着した状態であっても、熱分解層１４は液滴を含む流動体によって構成されているので、ＧａＮ膜１２，１５には、サファイア基板１１とＧａＮ膜１２，１５との熱膨張率差による熱応力はほとんど印加されない。その後、サファイア基板１１をＧａＮ膜１２，１５及びマスク２１から分離除去する。その結果、ＧａＮ膜１２，１５，マスク２１及び熱分解層１４により、サファイア基板１１とほぼ同じ面積を有するＧａＮ基板２３（フリースタンディングの窒化物半導体ウエハ）が得られる。
【００６７】本実施形態によると、第１の実施形態と同じ効果を発揮することができる。加えて、本実施形態によると、部分的に転位密度の低い領域を有するＧａＮ基板２３を得ることができる。
【００６８】なお、ＧａＮ基板２３の裏面，つまりサファイア基板１１と接合されていた面を
研磨により平坦にしてもよい
ＧａＮ膜１２
が除去されるまで研磨を行なってもよい
　したがって、上記引用文献５には、「シード層となるＧａＮ膜１２を除去する」という技術的事項が記載されていると認められる。
６．引用文献６について
　また、原査定の拒絶の理由で引用された引用文献６（特開２００２−２８４６００号公報）には、図面とともに次の事項が記載されている。
「【００８６】・・・
（実施例１３）図２は本発明の窒化ガリウム結晶基板の製造方法を適用した窒化ガリウムエピタキシャル積層基板の他の実施例を示す断面図である。以下、図１に示した実施例と同様の部材には共通の符号を用いた。
【００８７】出発基板としての直径５０．８ｍｍ（約２インチ）の単結晶サファイアＣ面基板１上に、
金属膜としての金の膜２を
蒸着させた
窓を開け、金膜２を露出させた
金膜２の表面に窒化アルミニウム膜３を１００ｎｍの厚さに成長させた
窒化ガリウムは、はじめ窓部に選択的に成長し、マスク６の窓が埋まるとマスク上では横方向成長で基板全面を覆い、最終的に平坦な表面を有する窒化ガリウム膜となった
【００８８】この基板をＨＶＰＥ炉内に移し、さらに基板表面に窒化ガリウムを３００μｍの厚さに堆積させた。成長に用いた原料はアンモニア及び塩化ガリウムである。成長条件は、圧力が常圧で、基板温度が１０５０℃で、成長速度が８０μｍ／ｈである。成長終了後図２に示す積層基板７が得られた。
【００８９】ＨＶＰＥ炉から取り出した積層基板７を王水に浸漬し、
金膜２を溶解除去する
　したがって、上記引用文献６には、「シード層となる金属２を除去する」という技術的事項が記載されていると認められる。
第４　対比・判断
１．本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると、次のことがいえる。
ア　引用発明における「第１工程」、「第２工程」、「第３工程」、「第４工程」、「第５工程」は、それぞれ、本願発明１における「第１の工程」、「第２の工程」、「『第３のプロセス工程』ないし『第４のプロセス工程』」、「第６のプロセス工程」、「第７のプロセス工程」に対応する。
イ　引用発明における「発光ダイオード」、「基板」、「パターン物質コーティング層」、「ＳｉＯ２の前駆体、Ｓｉ３Ｎ４の前駆体及びこれらの組み合わせからなる群から選択されたいずれか１つの溶液」は、それぞれ、本願発明１における「半導体素子」、「第１の基板」、「マスク」、「マスク材料」に相当する。
ウ　引用発明における「第２工程」は、「ＳｉＯ２の前駆体、Ｓｉ３Ｎ４の前駆体及びこれらの組み合わせからなる群から選択されたいずれか１つの溶液としてパターン物質コーティング層を形成する」段階であるから、本願発明１における「湿式化学的堆積方法」による「堆積を行」う工程に対応する。
エ　引用発明における「第３工程」は、「柔軟高分子複製モールドの整列及び加圧を行い」、「前記パターン物質コーティング層にナノモールド（柔軟高分子複製モールド）を位置させ、加圧して前記凸部を形成する前記第３工程」であるところ、「ナノモールド（柔軟高分子複製モールド）」は、本願発明１の「インプリントスタンプ」に相当するから、本願発明１と引用発明とは、「第３のプロセス工程で、前記堆積されたマスク材料の上方でのインプリントスタンプの位置決めを行い、第４のプロセス工程で、前記マスク材料の構造化を行」うものである点で一致する。
オ　引用発明における「第４工程」は、「柔軟高分子複製モールドの分離を行」う工程であるから、本願発明１と引用発明とは、第４の工程後に「前記マスク材料からの前記インプリントスタンプの離型を行」うものである点で一致する。
カ　引用発明における「第５工程」は、「追加的なエッチング工程（残余層除去）を行」う工程であるから、本願発明１と引用発明とは、「残留層が存在する場合、この種の残留層のエッチングを行」うものである点で一致する。
キ　引用発明は、「前記方法によりナノパターンの凸部が形成された前記発光ダイオード用基板の上部に、前記ｎ−ＧａＮ層、前記ＭＱＷ層、そして前記ｐ−ＧａＮを順に形成する」ものであるところ、「『前記方法により』『形成された』『ナノパターンの凸部』」は、本願発明１における「半導体素子を製造するための成長層（１４）のマスキングのためのマスク（６）」、に相当し、また、引用発明における「前記ｎ−ＧａＮ層、前記ＭＱＷ層、そして前記ｐ−ＧａＮを順に形成する」は、本願発明１における「被覆を行い」に相当し、かつ、引用発明における「前記ｎ−ＧａＮ層、前記ＭＱＷ層、そして前記ｐ−ＧａＮ」は、本願発明１における「成長層」に相当するといえる。
　したがって、本願発明１と引用発明とは、「半導体素子を製造するための成長層のマスキングのためのマスクをインプリントし、前記成長層を施す方法」であって、「被覆を行い」、「成長層材料をさらに供給することにより、前記成長層を所望の高さにまで成長させ」るものであり、また、技術常識に照らすと、「前記成長層」は、「エピタキシャルにかつ／または単結晶に形成されている／形成される」点で一致する。
ク　したがって、本願発明１と引用発明との間には、次の一致点、相違点があるといえる。
＜一致点＞
「半導体素子を製造するための成長層のマスキングのためのマスクをインプリントし、前記成長層を施す方法であって、
　第１の工程で、第１の基板の準備を行い、
　第２の工程で、湿式化学的堆積方法によりマスク材料の堆積を行い、
　第３のプロセス工程で、前記堆積されたマスク材料の上方でのインプリントスタンプの位置決めを行い、
　第４のプロセス工程で、前記マスク材料の構造化を行い、
　第５のプロセス工程で、前記マスク材料からの前記インプリントスタンプの離型を行い、
　第６のプロセス工程で、残留層が存在する場合、この種の残留層のエッチングを行い、
　第７のプロセス工程で、被覆を行い、
　第８のプロセス工程で、成長層材料をさらに供給することにより、前記成長層を所望の高さにまで成長させ、
　前記成長層は、エピタキシャルにかつ／または単結晶に形成されている／形成される、方法。」
＜相違点＞
＜相違点１＞
　本願発明１は、「マスク（６）をシード層（２）上にインプリントし、前記シード層（２）上に前記成長層（１４）を施す方法」であって、「第１の工程で、シード層表面（２ｏ）を備えた第１の基板（１）の準備を行い」、「第２の工程で、湿式化学的堆積方法により前記シード層表面（２ｏ）上でのマスク材料（３）の堆積を行い」、「第８のプロセス工程で、前記シード層表面（２ｏ）の到達可能な領域の被覆を行い」という構成のものである。
　それに対し、引用発明において、第１の工程で、準備を行う基板は、「シード層表面（２ｏ）を備えた第１の基板（１）」ではなく（以下「相違点１Ａ」という。）、第２の工程のパターン物質コーティング層の堆積は、「前記シード層表面（２ｏ）上」での堆積ではなく（以下「相違点１Ｂ」という。）、第８のプロセス工程で行われる被覆は、「前記シード層表面（２ｏ）の到達可能な領域の被覆」ではなく（以下「相違点１Ｃ」という。）、第２工程〜第５工程で、パターン物質コーティング層を「シード層（２）上」にインプリントし、「前記シード層（２）上」にｎ−ＧａＮ層、ＭＱＷ層、そしてｐ−ＧａＮ（上記成長層）を施す方法ではない（以下「相違点１Ｄ」という。）点。
＜相違点２＞
　本願発明１は、「第５のプロセス工程で、前記マスク材料（３）の硬化を行い」という構成を備えるのに対し、引用発明はそのような構成を備えていない点。
＜相違点３＞
　本願発明１は、「第１０のプロセス工程で、前記成長層（１４）の第２の基板（１’）への貼り合わせを行い、第１１のプロセス工程で、前記第１の基板（１）の除去を行い」という構成を備えるのに対し、引用発明はそのような構成を備えていない点。
＜相違点４＞
　本願発明１は、「前記シード層（２）および／または前記成長層（１４）は、シード層材料としておよび／または成長層材料として次に挙げられた材料：
　Ｓｉ、ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＡｓ、ＧａＳｂ、ＡｌＮ、ＩｎＮ、ＧａＰ、ＢｅＴｅ、ＺｎＯ、ＣｕＩｎＧａＳｅ2、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｈｇ(1-x)Ｃｄ(x)Ｔｅ、ＢｅＳｅ、ＨｇＳ、ＡｌxＧａ(1-x)Ａｓ、ＧａＳ、ＧａＳｅ、ＧａＴｅ、ＩｎＳ、ＩｎＳｅ、ＩｎＴｅ、ＣｕＩｎＳｅ2、ＣｕＩｎＳ2、ＣｕＩｎＧａＳ2、ＳｉＣ、ＳｉＧｅの１種以上から、エピタキシャルにかつ／または単結晶に形成されている／形成される」という構成を備えるのに対し、引用発明は、「シード層」を備えるものではなく、また、「ｎ−ＧａＮ層、ＭＱＷ層、そしてｐ−ＧａＮ」（成長層）は、その材料として、上記のような材料から形成されている／形成されるという構成を備えていない点。
（２）相違点についての判断
ア　相違点３について
　事案に鑑み、まず、相違点３について検討する。
（ア）上記第３の１．で摘記の引用文献１の発明の詳細な説明の段落[0004]〜[0008]の記載を参照すると、引用文献１には、既常用化されているＰＳＳ（Ｐａｔｔｅｒｎｅｄ　ｓａｐｐｈｉｒｅ　ｓｕｂｓｔｒａｔｅ）にエピタキシャル層を成長させた場合、生成した光が、発光ダイオード素子と基板などとの境界で発生する全反射を効果的に低減させて、光の乱反射効果により光抽出効率を効果的に改善することができた旨、及び、ナノプリント（またはインプリント）技術をＰＳＳ工程に適用する旨が記載されていると解される。
　ここで、「光抽出効率」とは、同段落[0003]にもその定義が記載されているように、「活性層で生成された光子を発光ダイオード素子の外部に放出する効率」である。
　したがって、引用発明で製造される発光ダイオードは、発光ダイオード素子と基板などとの境界における光の乱反射効果を利用することが前提であるといえる。
（イ）そうすると、乱反射効果を利用するために、引用発明においては、「前記方法によりナノパターンの凸部が形成された発光ダイオード用基板の上部に、前記ｎ−ＧａＮ層、前記ＭＱＷ層、そして前記ｐ−ＧａＮを順に形成する」とともに、第１工程で準備された「基板」、並びに、「バッファ層」及び／又は「前記方法により」形成された「ナノパターンの凸部」とを除去せずに残しておく方法であることが、必須であると解される。
　したがって、引用発明において、第１工程で準備された「基板」を除去する工程を追加することは、阻害要因があるといえる。
　また、技術常識から、引用発明において、「前記ｎ−ＧａＮ層、前記ＭＱＷ層、そして前記ｐ−ＧａＮ」（成長層）のｐ−ＧａＮ層には、発光ダイオードのアノード電極を形成せねばならず、「前記成長層の第２の基板への貼り合わせ」を行う工程を追加することは、動機付けがない。
　
（ウ）ここで、引用文献２ないし引用文献４に記載されているとおり、「ベース基板上に形成したＧａＮ層を他の基板に貼り合わせにより移設すること」が、周知技術であったといえる。
　しかしながら、「ベース基板上に形成したＧａＮ層を他の基板に貼り合わせにより移設すること」が周知技術であるとしても、上記（イ）のとおりであるから、引用発明に当該周知技術を適用することは動機付けがなく、また、引用発明において、第１工程で準備された「基板」を除去する工程を追加することは阻害要因があり、いずれも、当業者が容易になし得たということができない。
　したがって、引用発明において、引用文献２−４に記載された周知技術に基づき、相違点３に係る本願発明１の構成とすることは、当業者が容易になし得たとはいえない。
イ　よって、上記相違点１、２、４について判断するまでもなく、本願発明１は、当業者であっても、引用発明、引用文献２−４に記載された周知技術に基づいて容易に発明できたものであるとはいえない。
２．本願発明２−６について
　本願発明２−６も、本願発明１の「第１０のプロセス工程で、前記成長層（１４）の第２の基板（１’）への貼り合わせを行い、第１１のプロセス工程で、前記第１の基板（１）の除去を行い」と同一の構成を備えるものであるから、本願発明１と同じ理由により、当業者であっても、引用発明、引用文献２−４に記載された周知技術に基づいて容易に発明できたものであるとはいえない。
３．本願発明７について
　引用文献５には、シード層となるＧａＮ層１２を除去する技術が開示されており、引用文献６には、シード層となる金属２を除去する技術が開示されているものの、本願発明７も、本願発明１の「第１０のプロセス工程で、前記成長層（１４）の第２の基板（１’）への貼り合わせを行い、第１１のプロセス工程で、前記第１の基板（１）の除去を行い」と同一の構成を備えるものであるから、本願発明１と同じ理由により、当業者であっても、引用発明、引用文献２−４に記載された周知技術、引用文献５、６に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
第５　原査定の概要及び原査定についての判断
　原査定は、請求項１−７について、上記引用文献１に記載された発明、引用文献２−４に記載された周知技術に基づいて、当業者が容易に発明できたものであり、請求項８について、上記引用文献１に記載された発明、引用文献２−４に記載された周知技術、引用文献５、６に記載された技術的事項に基づいて、当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができないというものであり、引用文献２−４などに記載されているように、ベース基板上に形成したＧａＮ層を他の基板に貼りあわせにより移設することは周知技術であり、引用文献１において、当該周知技術を用いることに格別な困難性は認められないとの判断がされている。
　ここで、審判請求と同時になされた手続補正（令和１年９月１０日付けの手続補正）により、原査定時の請求項２は削除されており、原査定時の請求項１、８に係る発明は、本願発明１、７がそれぞれ対応する。
　上記「第４」の「１．」、「２．」で検討したとおり、「ベース基板上に形成したＧａＮ層を他の基板に貼り合わせにより移設すること」が周知技術であるとしても、引用発明に当該周知技術を適用することは動機付けがなく、また、引用発明において、第１工程で準備された「基板」を除去する工程を追加することは阻害要因があり、いずれも、当業者が容易になし得たということができず、引用発明において、引用文献２−４に記載された周知技術に基づき、相違点３に係る本願発明１の構成とすることは、当業者が容易になし得たとはいえない。
　よって、本願発明１−６は、当業者であっても、引用発明、引用文献２−４に記載された周知技術に基づいて容易に発明できたものであるとはいえない。
　また、上記「第４」の「３．」で検討したとおり、本願発明７は、  当業者であっても、引用発明、引用文献２−４に記載された周知技術、引用文献５、６に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
　よって、原査定を維持することはできない。
第６　当審拒絶理由について
１．特許法第３６条第６項第２号について
（１）当審では、請求項１の「半導体素子を製造するためのシード層（２）上にマスキングされた成長層（１４）を施す方法であって、・・・インプリントし、第１の工程で・・・」との記載は、日本語として不明りょうであるとの拒絶の理由を通知しているが、令和２年８月６日付けの手続補正において、「半導体素子を製造するための成長層（１４）のマスキングのためのマスク（６）をシード層（２）上にインプリントし、前記シード層（２）上に前記成長層（１４）を施す方法であって、第１の工程で・・・」と補正された結果、この拒絶の理由は解消した。
第７　むすび
　以上のとおり、本願発明１−６は、当業者であっても、引用発明、引用文献２−４に記載された周知技術に基づいて容易に発明できたものであるとはいえず、また、本願発明７は、当業者であっても、引用発明、引用文献２−４に記載された周知技術、引用文献５、６に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
　したがって、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。