【手続補正書】
【提出日】平成27年6月22日(2015.6.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
物理ブロードキャストチャネル（ＰＢＣＨ）を備えるダウンリンク送信を受信することと、
前記ＰＢＣＨを復号すること、であって、
第１の復号されたＰＢＣＨペイロードを入手するためと、前記復号することは、複数の無線フレームにまたがって実行される、
前記第１の復号されたＰＢＣＨペイロードの巡回冗長検査（ＣＲＣ）が許容可能であるかどうかを判定するためと、前記ＣＲＣに関して判定することは、前記複数の無線フレームのうちの第１の無線フレームの復号中に実行される、
前記第１の復号されたＰＢＣＨペイロードに関連する冗長性値（ＲＶ）インデックスが選択された値未満であるかどうかを判定するために、
前記ＰＢＣＨを復号することと、
前記第１の復号されたＰＢＣＨペイロードの前に入手された第２の復号されたＰＢＣＨペイロードに、少なくとも部分的に基づいて、前記第１の復号されたＰＢＣＨペイロードに関係するエラー条件を検出することと、
前記エラー条件を検出することに応答して前記第１の復号されたＰＢＣＨペイロードを拒絶することと
を備える、
ワイヤレス通信システム内でブロードキャストチャネルを復号する方法。
【請求項２】
前記ＰＢＣＨは、
前記第１の復号されたＰＢＣＨペイロードについて成功の巡回冗長検査が達成されるまで復号され、
前記ＰＢＣＨを復号することは複数の仮説をテストすることを備える、
請求項１に記載の方法。
【請求項３】
前記エラー条件を検出することは、
前記第１の復号されたＰＢＣＨペイロードに関連する帯域幅（ＢＷ）フィールドが前記第２の復号されたＰＢＣＨペイロードに関連するＢＷフィールドと一致しないことを判定すること、
前記第１の復号されたＰＢＣＨペイロードに関連する前記ＢＷフィールドおよび前記第１の復号されたＰＢＣＨペイロードに関連する予約済みビットがそれぞれ前記第２の復号されたＰＢＣＨペイロードに関連するＢＷフィールドおよび前記第２の復号されたＰＢＣＨペイロードに関連する予約済みビットと一致しないことを判定すること、または
それらの組み合わせ、
のうちの１つまたは複数を備える、請求項２に記載の方法。
【請求項４】
前記エラー条件を検出することは、
前記第１の復号されたＰＢＣＨペイロードに関連するシステムフレーム番号が前記第１の復号されたＰＢＣＨペイロードに関連するフレームと前記第２の復号されたＰＢＣＨペイロードに関連するフレームとの間のＰＢＣＨフレームの不正な個数を示すことを判定すること、
冗長性値（ＲＶ）インデックスが前記ＰＢＣＨの既知のフレーム境界に関する期待値と矛盾することを判定すること、
物理制御フォーマットインジケータチャネル（ＰＣＦＩＣＨ）値が期待される物理ＨＡＲＱインジケータチャネル（ＰＨＩＣＨ）持続時間と矛盾することを判定すること、または
それらの組み合わせ、
のうちの１つまたは複数を備える、請求項２に記載の方法。
【請求項５】
前記ＰＣＦＩＣＨ値は、前記ＰＣＦＩＣＨ値が１または２であり、前記ＰＨＩＣＨ持続時間が１ＯＦＤＭシンボルよりも大きいまたは少ない時に、前記期待されるＰＨＩＣＨ持続時間と矛盾すると判定される、請求項４に記載の方法。
【請求項６】
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが許容可能と判定される時に前記第１の復号されたＰＢＣＨペイロードを格納すること、
をさらに備え、
前記エラー条件を検出することは、前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが前記複数の無線フレームのうちの第２のフレームの復号中に許容可能であるかどうかを判定することを備え、前記複数の無線フレームのうちの前記第２のフレームは、前記複数の無線フレームのうちの前記第１のフレームより時間的に後である、
請求項１に記載の方法。
【請求項７】
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが前記複数の無線フレームのうちの前記第２のフレームの前記復号中に許容可能であることを判定することと、
前記第１の復号されたＰＢＣＨペイロードに関連するＲＶインデックスが、前記複数の無線フレームのうちの前記第１のフレームが前記複数の無線フレームのうちの前記第２のフレームの直前である時の特定の値であることを判定することと、
前記第１の復号されたＰＢＣＨペイロードが、前記第２の復号されたＰＢＣＨペイロードと一致することを判定することと、
に応答して前記第１の復号されたＰＢＣＨペイロードを受け入れること
をさらに備える、請求項６に記載の方法。
【請求項８】
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが前記複数の無線フレームのうちの前記第２のフレームの前記復号中に許容可能であることを判定することと、
前記第１の復号されたＰＢＣＨペイロードに関連するＲＶインデックスが、前記複数の無線フレームのうちの前記第１のフレームが前記複数の無線フレームのうちの前記第２のフレームの直前である時の特定の値ではないことを判定することと、
前記第１の復号されたＰＢＣＨペイロードが、前記第２の復号されたＰＢＣＨペイロードと一致しないことを判定することと、
に応答して、前記第２の復号されたＰＢＣＨペイロードを破棄し、前記第１の復号されたＰＢＣＨペイロードを格納すること
をさらに備える、請求項６に記載の方法。
【請求項９】
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが許容可能でないことを判定することに応答して前記第１の復号されたＰＢＣＨペイロードを破棄することをさらに備える、請求項６に記載の方法。
【請求項１０】
複数の復号されたペイロードのプリアンブルに対する複数の巡回冗長検査（ＣＲＣ）を比較することであって、前記第１の復号されたＰＢＣＨペイロードは、前記複数の復号されたペイロードのうちの１つである、比較することと、
複数の復号されたペイロードが許容可能なＣＲＣに関連する時に最大個数のＣＲＣ合格に関連する少なくとも１つの復号されたペイロードを選択することと、
複数の前記復号されたペイロードが前記最大個数のＣＲＣ合格に関連する時に最大の冗長性値インデックスに関連する前記少なくとも１つの復号されたペイロードのうちの１つを選択することと
によって前記エラー条件が前記第１の復号されたＰＢＣＨペイロードに関係するかどうかを判定すること
をさらに備える、請求項１に記載の方法。
【請求項１１】
プログラムコードを記録した非トランジトリなコンピュータ可読記憶媒体であって、前記プログラムコードが、
物理ブロードキャストチャネル（ＰＢＣＨ）を備えるダウンリンク送信を受信するためのプログラムコードと、
第１の復号されたＰＢＣＨペイロードを入手するために前記ＰＢＣＨを復号するためと、前記復号することは、複数の無線フレームにまたがって実行される、
前記第１の復号されたＰＢＣＨペイロードの巡回冗長検査（ＣＲＣ）が許容可能であるかどうかを判定するためと、前記ＣＲＣに関して判定することは、前記複数の無線フレームのうちの第１の無線フレームの復号中に実行される、
前記第１の復号されたＰＢＣＨペイロードに関連する冗長性値（ＲＶ）インデックスが選択された値未満であるかどうかを判定するための、
プログラムコードと、
前記第１の復号されたＰＢＣＨペイロードの前に入手された第２の復号されたＰＢＣＨペイロードに、少なくとも部分的に基づいて、前記第１の復号されたＰＢＣＨペイロードに関係するエラー条件を検出するためのプログラムコードと、
前記エラー条件を検出することに応答して前記第１の復号されたＰＢＣＨペイロードを拒絶するためのプログラムコードと
を備える、
非トランジトリなコンピュータ可読記憶媒体。
【請求項１２】
前記ＰＢＣＨを復号するためのプログラムコードは、前記第１の復号されたＰＢＣＨペイロードについて成功の巡回冗長検査が達成されるまで実行され、前記復号するためのプログラムコードは、複数の仮説をテストするためのプログラムコードを備える、請求項１１に記載の非トランジトリなコンピュータ可読記憶媒体。
【請求項１３】
前記エラー条件を検出するための前記プログラムコードは、
前記第１の復号されたＰＢＣＨペイロードに関連する帯域幅（ＢＷ）フィールドが前記第２の復号されたＰＢＣＨペイロードに関連するＢＷフィールドと一致しないことを判定するためのプログラムコード、
前記第１の復号されたペイロードに関連する前記ＢＷフィールドおよび前記第１の復号されたＰＢＣＨペイロードに関連する予約済みビットがそれぞれ前記第２の復号されたＰＢＣＨペイロードに関連するＢＷフィールドおよび前記第２の復号されたＰＢＣＨペイロードに関連する予約済みビットと一致しないことを判定するためのプログラムコード、または
それらの組み合わせ、
のうちの１つまたは複数を備える、請求項１２に記載の非トランジトリなコンピュータ可読記憶媒体。
【請求項１４】
前記エラー条件を検出するためのプログラムコードは、
前記第１の復号されたＰＢＣＨペイロードに関連するシステムフレーム番号（ＳＦＮ）が前記第１の復号されたＰＢＣＨペイロードに関連するフレームと前記第２の復号されたＰＢＣＨペイロードに関連するフレームとの間のＰＢＣＨフレームの不正な個数を示すことを判定するためのプログラムコード、
冗長性値（ＲＶ）インデックスが前記ＰＢＣＨの既知のフレーム境界に関する期待値と共に含まれることを判定するためのプログラムコード、
物理制御フォーマットインジケータチャネル（ＰＣＦＩＣＨ）値が期待される物理ＨＡＲＱインジケータチャネル（ＰＨＩＣＨ）持続時間と矛盾することを判定するためのプログラムコード、または
それらの組み合わせ、
のうちの１つまたは複数を備える、請求項１２に記載の非トランジトリなコンピュータ可読記憶媒体。
【請求項１５】
前記ＰＣＦＩＣＨ値は、前記ＰＣＦＩＣＨ値が１または２であり、前記ＰＨＩＣＨ持続時間が１ＯＦＤＭシンボルよりも大きいまたは少ない時に、前記期待されるＰＨＩＣＨ持続時間と矛盾すると判定される、請求項１４に記載の非トランジトリなコンピュータ可読記憶媒体。
【請求項１６】
前記プログラムコードが、前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが許容可能と判定される時に前記第１の復号されたＰＢＣＨペイロードを格納するためのプログラムコード、
をさらに備え、
前記エラー条件を検出するためのプログラムコードが、前記第１の復号されたＰＢＣＨペイロードのＣＲＣが前記複数の無線フレームのうちの第２のフレームの復号中に許容可能であるかどうかを判定するプログラムコードを備え、前記複数の無線フレームのうちの前記第２のフレームは、前記複数の無線フレームのうちの前記第１のフレームより時間的に後である、
請求項１１に記載の非トランジトリなコンピュータ可読記憶媒体。
【請求項１７】
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが、前記復号するためのプログラムコードが前記複数の無線フレームのうちの前記第２のフレームを復号している時に許容可能であることを判定することと、
前記第１の復号されたＰＢＣＨペイロードに関連するＲＶインデックスが、前記複数の無線フレームのうちの前記第１のフレームが前記複数の無線フレームのうちの前記第２のフレームの直前である時の特定の値であることを判定することと、
前記第１の復号されたＰＢＣＨペイロードが、前記第２の復号されたＰＢＣＨペイロードと一致することを判定することと、
に応答して前記第１の復号されたＰＢＣＨペイロードを受け入れるためのプログラムコード、
をさらに備える、請求項１６に記載の非トランジトリなコンピュータ可読記憶媒体。
【請求項１８】
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが、前記復号するためのプログラムコードが前記複数の無線フレームのうちの前記第２のフレームを復号している時に許容可能であることを判定することと、
前記第１の復号されたＰＢＣＨペイロードに関連するＲＶインデックスが、前記複数の無線フレームのうちの前記第１のフレームが前記複数の無線フレームのうちの前記第２のフレームの直前である時の特定の値ではないことを判定することと、
前記第１の復号されたＰＢＣＨペイロードが、前記第２の復号されたＰＢＣＨペイロードと一致しないことを判定することと、
に応答して、前記第２の復号されたＰＢＣＨペイロードを破棄し、前記第１の復号されたＰＢＣＨペイロードを格納するためのプログラムコード、
をさらに備える、請求項１６に記載の非トランジトリなコンピュータ可読記憶媒体。
【請求項１９】
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが許容可能でないことを判定することに応答して前記第１の復号されたＰＢＣＨペイロードを破棄するためのプログラムコードをさらに備える、請求項１６に記載の非トランジトリなコンピュータ可読記憶媒体。
【請求項２０】
前記エラー条件が前記第１の復号されたＰＢＣＨペイロードに関係するかどうかを判定するためのプログラムコードをさらに備え、前記判定するためのプログラムコードは、
複数の復号されたペイロードのプリアンブルに対する複数のＣＲＣを比較するためのプログラムコードであって、前記第１の復号されたＰＢＣＨペイロードは、前記複数の復号されたペイロードのうちの１つである、比較するプログラムコードと、
複数の復号されたペイロードが許容可能なＣＲＣに関連する時に最大個数の巡回冗長検査合格に関連する少なくとも１つの復号されたペイロードを選択するプログラムコードと、
複数の前記復号されたペイロードが前記最大個数のＣＲＣ合格に関連する時に最大の冗長性値インデックスに関連する、前記少なくとも１つの復号されたペイロードのうちの１つを選択するプログラムコードと
を備える、請求項１１に記載の非トランジトリなコンピュータ可読記憶媒体。
【請求項２１】
物理ブロードキャストチャネル（ＰＢＣＨ）を備えるダウンリンク送信を受信するための手段と、
前記ＰＢＣＨを復号するための手段であって、
第１の復号されたＰＢＣＨペイロードを入手するためと、前記ＰＢＣＨは、複数の無線フレームにまたがって復号され、
前記第１の復号されたＰＢＣＨペイロードの巡回冗長検査（ＣＲＣ）が許容可能であるかどうかを判定するためと、前記ＣＲＣに関して判定することは、前記複数の無線フレームのうちの第１の無線フレームの復号中に実行される、
前記第１の復号されたＰＢＣＨペイロードに関連する冗長性値（ＲＶ）インデックスが選択された値未満であるかどうかを判定するための、
前記ＰＢＣＨを復号するための手段と、
前記第１の復号されたＰＢＣＨペイロードの前に入手された第２の復号されたＰＢＣＨペイロードに、少なくとも部分的に基づいて、前記第１の復号されたＰＢＣＨペイロードに関係するエラー条件を検出するための手段と、
前記エラー条件を検出することに応答して前記第１の復号されたＰＢＣＨペイロードを拒絶するための手段と
を備える、
装置。
【請求項２２】
前記ＰＢＣＨは、前記第１の復号されたＰＢＣＨペイロードについて成功の巡回冗長検査（ＣＲＣ）が達成されるまで復号され、
前記復号するための手段は、複数の仮説をテストするための手段をさらに備える、請求項２１に記載の装置。
【請求項２３】
前記エラー条件を検出するための手段は、
前記第１の復号されたＰＢＣＨペイロードに関連する帯域幅（ＢＷ）フィールドが前記第２の復号されたＰＢＣＨペイロードに関連するＢＷフィールドと一致しないことを判定すること、
前記第１の復号されたペイロードに関連する前記ＢＷフィールドおよび前記第１の復号されたＰＢＣＨペイロードに関連する予約済みビットがそれぞれ前記第２の復号されたＰＢＣＨペイロードに関連するＢＷフィールドおよび前記第２の復号されたＰＢＣＨペイロードに関連する予約済みビットと一致しないことを判定すること、または
それらの組み合わせ、
のうちの１つまたは複数を備える、請求項２２に記載の装置。
【請求項２４】
前記エラー条件を検出するための手段は、
前記第１の復号されたＰＢＣＨペイロードに関連するシステムフレーム番号が前記第１の復号されたＰＢＣＨペイロードに関連するフレームと前記第２の復号されたＰＢＣＨペイロードに関連するフレームとの間のＰＢＣＨフレームの不正な個数を示すことを判定すること、
冗長性値（ＲＶ）インデックスが前記ＰＢＣＨの既知のフレーム境界に関する期待値と共に含まれることを判定すること、
物理制御フォーマットインジケータチャネル（ＰＣＦＩＣＨ）値が期待される物理ハイブリッドＡＲＱインジケータチャネル（ＰＨＩＣＨ）持続時間と矛盾することを判定すること、または
それらの組み合わせ
のうちの１つまたは複数を備える、請求項２２に記載の装置。
【請求項２５】
前記ＰＣＦＩＣＨ値は、前記ＰＣＦＩＣＨ値が１または２であり、前記ＰＨＩＣＨ持続時間が１ＯＦＤＭシンボルよりも大きいまたは少ない時に、前記期待されるＰＨＩＣＨ持続時間と矛盾する、請求項２４に記載の装置。
【請求項２６】
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが許容可能と判定される時に前記第１の復号されたＰＢＣＨペイロードを格納するための手段をさらに備え、
前記エラー条件を検出するための手段は、前記第１の復号されたＰＢＣＨペイロードのＣＲＣが前記複数の無線フレームのうちの第２のフレームの復号中に許容可能であるかどうかを判定するための手段を備え、前記複数の無線フレームのうちの前記第２のフレームは、前記複数の無線フレームのうちの前記第１のフレームより時間的に後である、
請求項２１に記載の装置。
【請求項２７】
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが前記複数の無線フレームのうちの前記第２のフレームの前記復号中に許容可能であることを判定することと、
前記第１の復号されたＰＢＣＨペイロードに関連するＲＶインデックスが、前記複数の無線フレームのうちの前記第１のフレームが前記複数の無線フレームのうちの前記第２のフレームの直前である時の特定の値であることを判定することと、
前記第１の復号されたＰＢＣＨペイロードが、第２の復号されたＰＢＣＨペイロードと一致することを判定することと、
に応答して前記第１の復号されたＰＢＣＨペイロードを受け入れるための手段、
をさらに備える、請求項２６に記載の装置。
【請求項２８】
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが前記複数の無線フレームのうちの前記第２のフレームの前記復号中に許容可能であることを判定することと、
前記第１の復号されたＰＢＣＨペイロードに関連するＲＶインデックスが、前記複数の無線フレームのうちの前記第１のフレームが前記複数の無線フレームのうちの前記第２のフレームの直前である時の特定の値ではないことを判定することと、
前記第１の復号されたＰＢＣＨペイロードが、前記第２の復号されたＰＢＣＨペイロードと一致しないことを判定することと、
に応答して、前記第２の復号されたＰＢＣＨペイロードを破棄し、前記第１の復号されたＰＢＣＨペイロードを格納するための手段、
をさらに備える、請求項２６に記載の装置。
【請求項２９】
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが許容可能でないことを判定することに応答して前記第１の復号されたＰＢＣＨペイロードを破棄するための手段をさらに備える、請求項２６に記載の装置。
【請求項３０】
前記エラー条件が前記第１の復号されたＰＢＣＨペイロードに関係するかどうかを判定するための手段をさらに備え、前記判定するために手段は、
複数の復号されたペイロードのプリアンブルに対する複数のＣＲＣを比較するための手段であって、前記第１の復号されたＰＢＣＨペイロードは、前記複数の復号されたペイロードのうちの１つである、比較するための手段と、
前記複数の復号されたペイロードが許容可能なＣＲＣに関連する時に最大個数のＣＲＣ合格に関連する少なくとも１つの復号されたペイロードを選択するための手段と、
複数の前記復号されたペイロードが前記最大個数のＣＲＣ合格に関連する時に最大の冗長性値インデックスに関連する前記少なくとも１つの復号されたペイロードのうちの１つを選択するための手段と
を備える、請求項２１に記載の装置。
【請求項３１】
メモリユニットと、
物理ブロードキャストチャネル（ＰＢＣＨ）を備えるダウンリンク送信を受信するように構成されたトランシーバと、
前記メモリユニットに結合された少なくとも１つのプロセッサと、
を備え、前記少なくとも１つのプロセッサは、
前記ＰＢＣＨを復号するようにであって、
第１の復号されたＰＢＣＨペイロードを入手するためと、前記ＰＢＣＨは、複数の無線フレームにまたがって復号される、
前記第１の復号されたＰＢＣＨペイロードの巡回冗長検査（ＣＲＣ）が許容可能であるかどうかを判定するためと、前記ＣＲＣに関して判定することは、前記複数の無線フレームのうちの第１の無線フレームの復号中に実行される、
前記第１の復号されたＰＢＣＨペイロードに関連する冗長性値（ＲＶ）インデックスが選択された値未満であるかどうかを判定するために、
前記ＰＢＣＨを復号するように、と、
前記第１の復号されたＰＢＣＨペイロードの前に入手された第２の復号されたＰＢＣＨペイロードに、少なくとも部分的に基づいて、前記第１の復号されたＰＢＣＨペイロードに関係するエラー条件を検出するように、と、
前記エラー条件を検出することに応答して前記第１の復号されたＰＢＣＨペイロードを拒絶するように、
構成される、
装置。
【請求項３２】
前記少なくとも１つのプロセッサは、
前記第１の復号されたＰＢＣＨペイロードについて成功の巡回冗長検査（ＣＲＣ）が達成されるまで前記ＰＢＣＨを復号し、
複数の仮説をテストする、
ようにさらに構成される、請求項３１に記載の装置。
【請求項３３】
前記少なくとも１つのプロセッサは、
前記第１の復号されたＰＢＣＨペイロードに関連する帯域幅（ＢＷ）フィールドが前記第２の復号されたＰＢＣＨペイロードに関連するＢＷフィールドと一致しないことを判定すること、
前記第１の復号されたペイロードに関連する前記ＢＷフィールドおよび前記第１の復号されたＰＢＣＨペイロードに関連する予約済みビットがそれぞれ前記第２の復号されたＰＢＣＨペイロードに関連するＢＷフィールドおよび前記第２の復号されたＰＢＣＨペイロードに関連する予約済みビットと一致しないことを判定すること、または
それらの組み合わせ、
のうちの１つまたは複数に少なくとも部分的に基づいて前記エラー条件を検出するようにさらに構成される、請求項３２に記載の装置。
【請求項３４】
前記少なくとも１つのプロセッサは、
前記第１の復号されたＰＢＣＨペイロードに関連するシステムフレーム番号（ＳＦＮ）が前記第１の復号されたＰＢＣＨペイロードに関連するフレームと前記第２の復号されたＰＢＣＨペイロードに関連するフレームとの間のＰＢＣＨフレームの不正な個数を示すことを判定すること、
冗長性値（ＲＶ）インデックスが前記ＰＢＣＨの既知のフレーム境界に関する期待値と共に含まれることを判定すること、
物理制御フォーマットインジケータチャネル（ＰＣＦＩＣＨ）値が期待される物理ハイブリッドＡＲＱインジケータチャネル（ＰＨＩＣＨ）持続時間と矛盾することを判定すること、または
それらの組み合わせ、
のうちの１つまたは複数に少なくとも部分的に基づいて前記エラー条件を検出するようにさらに構成される、請求項３２に記載の装置。
【請求項３５】
前記ＰＣＦＩＣＨ値は、前記ＰＣＦＩＣＨ値が１または２であり、前記ＰＨＩＣＨ持続時間が１ＯＦＤＭシンボルよりも大きいまたは少ない時に、前記期待されるＰＨＩＣＨ持続時間と矛盾する、請求項３４に記載の装置。
【請求項３６】
前記少なくとも１つのプロセッサは、
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが許容可能と判定される時に前記第１の復号されたＰＢＣＨペイロードを格納し、
前記第１の復号されたＰＢＣＨペイロードのＣＲＣが前記複数の無線フレームのうちの第２のフレームの復号中に許容可能であるかどうかを判定することに少なくとも部分的に基づいて前記エラー条件を検出し、前記複数の無線フレームのうちの前記第２のフレームは、前記複数の無線フレームのうちの前記第１のフレームより時間的に後である
ようにさらに構成される、請求項３１に記載の装置。
【請求項３７】
前記少なくとも１つのプロセッサは、
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが前記複数の無線フレームのうちの前記第２のフレームの前記復号中に許容可能であることを判定することと、
前記第１の復号されたＰＢＣＨペイロードに関連するＲＶインデックスが、前記複数の無線フレームのうちの前記第１のフレームが前記複数の無線フレームのうちの前記第２のフレームの直前である時の特定の値であることを判定することと、
前記第１の復号されたＰＢＣＨペイロードが、前記第２の復号されたＰＢＣＨペイロードと一致することを判定することと、
に応答して前記第１の復号されたＰＢＣＨペイロードを受け入れる、ようにさらに構成される、請求項３６に記載の装置。
【請求項３８】
前記少なくとも１つのプロセッサは、
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが前記複数の無線フレームのうちの前記第２のフレームの前記復号中に許容可能であることを判定することと、
前記第１の復号されたＰＢＣＨペイロードに関連するＲＶインデックスが、前記複数の無線フレームのうちの前記第１のフレームが前記複数の無線フレームのうちの前記第２のフレームの直前である時の特定の値ではないことを判定することと、
前記第１の復号されたＰＢＣＨペイロードが、前記第２の復号されたＰＢＣＨペイロードと一致しないことを判定することと、
に応答して、前記第２の復号されたＰＢＣＨペイロードを破棄し、前記第１の復号されたＰＢＣＨペイロードを格納する、
ようにさらに構成される、請求項３６に記載の装置。
【請求項３９】
前記少なくとも１つのプロセッサは、
前記第１の復号されたＰＢＣＨペイロードの前記ＣＲＣが許容可能でないことを判定することに応答して前記第１の復号されたＰＢＣＨペイロードを破棄する、ようにさらに構成される、請求項３６に記載の装置。
【請求項４０】
前記少なくとも１つのプロセッサは、
前記エラー条件が前記第１の復号されたＰＢＣＨペイロードに関係するかどうかを判定し、
前記エラー条件が前記第１の復号されたＰＢＣＨペイロードに関係するかどうかを判定することであって、
複数の復号されたペイロードのプリアンブルに対する複数のＣＲＣを比較することと、前記第１の復号されたＰＢＣＨペイロードは、前記複数の復号されたペイロードのうちの１つである、
複数の復号されたペイロードが許容可能なＣＲＣに関連する時に最大個数のＣＲＣ合格に関連する少なくとも１つの復号されたペイロードを選択することと、
複数の前記復号されたペイロードが前記最大個数のＣＲＣ合格に関連する時に最大の冗長性値インデックスに関連する前記少なくとも１つの復号されたペイロードのうちの１つを選択することと
に少なくとも部分的に基づいて前記エラー条件が前記第１の復号されたＰＢＣＨペイロードに関係するかどうかを判定する、
ようにさらに構成される、請求項３１に記載の装置。