【事件の表示】
　特願２０１７−５４７３９５「位相ロックループ（ＰＬＬ）アーキテクチャ」拒絶査定不服審判事件〔平成２８年　９月１５日国際公開、ＷＯ２０１６／１４４４８６、平成３０年　４月２６日国内公表、特表２０１８−５１１９９１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２０１６年（平成２８年）２月１２日（優先権主張 平成２７年３月１０日、米国）を国際出願日とする特許出願であって、その手続の経緯は以下のとおりである。
　平成２９年　９月　８日　　：手続補正書の提出
　平成３０年　１月３１日付け：拒絶理由通知書
　平成３０年　３月２８日　　：意見書、手続補正書の提出
　平成３０年　４月　５日付け：拒絶理由通知書
　平成３０年　５月２９日　　：意見書、手続補正書の提出
　平成３０年　６月１２日付け：拒絶査定
　平成３０年　８月　９日　　：拒絶査定不服審判の請求
第２　本願発明について
　本願の請求項１〜２４に係る発明は、 特許請求の範囲の請求項１〜２４に記載された事項により特定されるものと認められるところ、その請求項１９に係る発明（以下「本願発明」という。）は、以下のとおりのものである。
「【請求項１９】
　フィードバック信号を生成するために、電圧制御発振器（ＶＣＯ）の出力信号の周波数を分割するように構成された周波数分割器と、
　基準信号と前記フィードバック信号との間の位相差を検出するための手段と、
　前記検出された位相差に基づいて制御電圧を発生するための手段と、ここにおいて、前記制御電圧は、アナログループフィルタを使用して発生される、
　位相補正を行うために、前記制御電圧を使用して前記ＶＣＯの第１のキャパシタンスを同調させるための手段と、
　前記制御電圧をデジタル信号に変換するための手段と、
　前記デジタル信号を積分するための手段と、
　周波数追跡を行うために、前記積分されたデジタル信号に基づいて前記ＶＣＯの第２のキャパシタンスを同調させるための手段と、
　動作点電圧を発生するための手段と、
　ほぼ前記動作点電圧に前記制御電圧の中心を置くための手段と
を備える、装置。」
第３　原査定における拒絶の理由
　原査定の拒絶の理由は、この出願の請求項１〜４、１３〜１５及び１９〜２１に係る発明は、本願の優先権主張の日の前に頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用文献１に記載された発明及び引用文献３に記載された技術並びに引用文献５及び６に示される周知技術に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない、というものである。（請求項５〜１２、１６〜１８及び２２〜２４に係る発明については省略。）
引用文献１：特開２００６−１２１３６５号公報
引用文献３：特表２００５−５３８６６７号公報
引用文献５：特開２００６−３３８０３号公報
引用文献６：特開２００６−２７９５２４号公報
（当審注：原査定にて「引用文献２」と記載されているものは、審査経緯に鑑み、「引用文献３」の誤記と認める。）
第４　引用文献の記載事項
１　引用文献１には、図面とともに、次の記載がある。なお、下線は強調のために当審が付した。
（１）「【００１９】
  すなわち、図１に示す
ＰＬＬ回路１０は、位相比較器（ＰＦＤ）１２と、チャージポンプ（ＣＰ）１４と、ループフィルタ（ＬＦ）１６と、周波数粗調整回路（ＣＴ）１８と、電圧制御発振器（ＶＣＯ）２０と、分周器（１／Ｎ）２２とを備えている。
（２）「【００２２】
  続いて、
ループフィルタ１６は、チャージポンプ１４の出力とグランドとの間に直列に接続された抵抗素子３２および容量素子３４と、同じくチャージポンプ１４の出力とグランドとの間に接続された容量素子３６とによって構成されるローパスフィルタである。
（３）「【００２６】
  電圧制御発振器２０は、図４に示すように、ＬＣ発振回路およびその出力ノードに接続された複数のスイッチドキャパシタを備えている。また、各々のスイッチドキャパシタ４６は、発振回路の出力ノードとグランドとの間に直列に接続された容量素子４８及びスイッチ５０を備えている。各々のスイッチ５０のオンオフ制御入力には、周波数粗調整回路１８のカウンタ４０のカウント値が入力されている。」
（４）「【００２９】
  
ＰＬＬ回路１０では、位相比較器１２により、基準信号ｒｅｆと分周器２０の出力信号との間の位相差が検出され、その検出結果であるアップ信号ＵＰｐｆｄおよびダウン信号ＤＯＷＮｐｆｄが出力される。
【００３０】
  
位相比較器１２からアップ信号ＵＰｐｆｄが出力されると、チャージポンプ１４のスイッチ２６がオンし、直流電流源２４によって、容量素子３６及び容量素子３４がチャージアップされコントロール電圧Ｖｔｕｎｅが上昇する。逆に、ダウン信号ＤＯＷＮｐｆｄが出力されるとスイッチ２８がオンし、直流電流源３０によって容量素子３６及び容量素子３４がディスチャージされ、コントロール電圧Ｖｔｕｎｅが下降する。
【００３１】
  
周波数粗調整回路１８では、比較器３８により、コントロール電圧Ｖｔｕｎｅと基準電圧とが比較される。例えば、コントロール電圧Ｖｔｕｎｅが基準電圧の上限値以上であった場合、アップ信号ＵＰｃｔｒが出力され、下限値以下であった場合、ダウン信号ＤＯＷＮｃｔｒが出力される。これらのアップ信号ＵＰｃｔｒおよびダウン信号ＤＯＷＮｃｔｒに応じて、カウンタ４０のカウント値がアップカウントまたはダウンカウントされる。
（当審注：段落【００２９】中の「分周器２０」は、「分周器２２」の誤記と認める。）
（５）「【００３３】
  
電圧制御発振器２０では、周波数粗調整回路１８のカウンタ４０のカウント値に応じて、各々のスイッチドキャパシタ４６のスイッチ５０のオンオフが切り替えられ、その発振周波数がスイッチドキャパシタ４６の容量素子４８の容量値を単位として粗調整される。
（６）「【００３５】
  また、
電圧制御発振器２０では、ループフィルタ１６を介して入力されるコントロール電圧Ｖｔｕｎｅの電圧値に応じて、その発振周波数が可変容量４４の容量値に応じて微調整される。
（７）「【００３７】
  すなわち、前述の周波数粗調整回路１８において、基準電圧の上限値および下限値は、可変容量４４の容量値を変更することによって対応することが可能なコントロール電圧Ｖｔｕｎｅの範囲（ファインチューンレンジ）を表す。コントロール電圧Ｖｔｕｎｅがファインチューンレンジ内で変化する場合には、可変容量４４の容量値を変更することによって、電圧制御発振器２０の発振周波数が微調整される。
【００３８】
  一方、コントロール電圧Ｖｔｕｎｅがファインチューンレンジを超えて変化した場合には、スイッチドキャパシタ４６のオンオフが切り替えられ、容量素子４８の容量値を単位として全体の容量値が変更され、これに応じて電圧制御発振器２０の発振周波数が粗調整されるとともに、コントロール電圧Ｖｔｕｎｅの電圧値に応じて電圧制御発振器２０の発振周波数が微調整される。
【００３９】
  続いて、
電圧制御発振器２０の出力信号は、分周器２２により１／Ｎの周波数に分周され、位相比較器１２に入力される。以後同様にして、基準信号ｒｅｆと分周器２２の出力信号との間の位相差が検出され、上述するように、電圧制御発振器２０の出力信号の発振周波数が繰り返し変更されることにより、基準信号ｒｅｆと電圧制御発振器２０の出力信号との間の位相および周波数が同期（ロック）される。
（８）図１
（９）図４
２　前記１によれば、引用文献１には、次の発明（以下、「引用発明」という。）が記載されていると認められる。
　「位相比較器（ＰＦＤ）１２と、チャージポンプ（ＣＰ）１４と、ループフィルタ（ＬＦ）１６と、周波数粗調整回路（ＣＴ）１８と、電圧制御発振器（ＶＣＯ）２０と、分周器（１／Ｎ）２２とを備えるＰＬＬ回路１０であって、
　ループフィルタ１６は、チャージポンプ１４の出力とグランドとの間に直列に接続された抵抗素子３２および容量素子３４と、同じくチャージポンプ１４の出力とグランドとの間に接続された容量素子３６とによって構成されるローパスフィルタであり、
　ＰＬＬ回路１０では、位相比較器１２により、基準信号ｒｅｆと分周器２２の出力信号との間の位相差が検出され、その検出結果であるアップ信号ＵＰｐｆｄおよびダウン信号ＤＯＷＮｐｆｄが出力され、
　位相比較器１２からアップ信号ＵＰｐｆｄが出力されると、チャージポンプ１４のスイッチ２６がオンし、直流電流源２４によって、容量素子３６及び容量素子３４がチャージアップされコントロール電圧Ｖｔｕｎｅが上昇し、ダウン信号ＤＯＷＮｐｆｄが出力されるとスイッチ２８がオンし、直流電流源３０によって容量素子３６及び容量素子３４がディスチャージされ、コントロール電圧Ｖｔｕｎｅが下降し、
　周波数粗調整回路１８では、比較器３８により、コントロール電圧Ｖｔｕｎｅと基準電圧とが比較され、コントロール電圧Ｖｔｕｎｅが基準電圧の上限値以上であった場合、アップ信号ＵＰｃｔｒが出力され、下限値以下であった場合、ダウン信号ＤＯＷＮｃｔｒが出力され、これらのアップ信号ＵＰｃｔｒおよびダウン信号ＤＯＷＮｃｔｒに応じて、カウンタ４０のカウント値がアップカウントまたはダウンカウントされ、
　電圧制御発振器２０では、周波数粗調整回路１８のカウンタ４０のカウント値に応じて、各々のスイッチドキャパシタ４６のスイッチ５０のオンオフが切り替えられ、その発振周波数がスイッチドキャパシタ４６の容量素子４８の容量値を単位として粗調整され、
　電圧制御発振器２０では、ループフィルタ１６を介して入力されるコントロール電圧Ｖｔｕｎｅの電圧値に応じて、その発振周波数が可変容量４４の容量値に応じて微調整され、
　電圧制御発振器２０の出力信号は、分周器２２により１／Ｎの周波数に分周され、位相比較器１２に入力され、
　基準信号ｒｅｆと分周器２２の出力信号との間の位相差が検出され、上述するように、電圧制御発振器２０の出力信号の発振周波数が繰り返し変更されることにより、基準信号ｒｅｆと電圧制御発振器２０の出力信号との間の位相および周波数が同期（ロック）される
ＰＬＬ回路１０。」
第５　対比
１　引用発明は「ＰＬＬ回路１０」であり、ＰＬＬ回路は明らかに装置であるから、本願発明と引用発明とは「装置」である点で一致する。
　引用発明のＰＬＬ回路１０は「基準信号ｒｅｆと電圧制御発振器２０の出力信号との間の位相および周波数が同期（ロック）される」ように動作するのであるから、引用発明の「基準信号ｒｅｆ」及び「電圧制御発振器２０」は、それぞれ本願発明の「基準信号」及び「電圧制御発振器２０」に相当する。
　引用発明のＰＬＬ回路１０は、基準信号ｒｅｆと「分周器２２の出力信号」とを「位相比較器１２」で比較することにより、「電圧制御発振器２０」の出力信号の位相及び周波数を基準信号ｒｅｆと同期させるものであり、該「分周器２２の出力信号」がＰＬＬ回路１０におけるフィードバック制御のための信号であることは明らかであるから、引用発明の「分周器２２」、「分周器２２の出力信号」及び「位相比較器１２」は、それぞれ本願発明の「周波数分割器」、「フィードバック信号」及び「位相差を検出するための手段」に相当する。
　以上によれば、本願発明と引用発明とは、「フィードバック信号を生成するために、電圧制御発振器（ＶＣＯ）の出力信号の周波数を分割するように構成された周波数分割器と、基準信号と前記フィードバック信号との間の位相差を検出するための手段と、を備える、装置。」である点で一致する。
２　引用発明の「コントロール電圧Ｖｔｕｎｅ」は、「ループフィルタ１６を介して」電圧制御発振器２０に「入力される」ものである。そして、引用発明の「ループフィルタ１６」は、「抵抗素子３２」と「容量素子３４」がグランドとの間に接続されており、「容量素子３６」がグランドとの間に接続されているから、ローパスフィルタである。さらに、引用発明は「位相比較器１２からアップ信号ＵＰｐｆｄが出力されると、チャージポンプ１４のスイッチ２６がオンし、直流電流源２４によって、容量素子３６及び容量素子３４がチャージアップされコントロール電圧Ｖｔｕｎｅが上昇し、ダウン信号ＤＯＷＮｐｆｄが出力されるとスイッチ２８がオンし、直流電流源３０によって容量素子３６及び容量素子３４がディスチャージされ、コントロール電圧Ｖｔｕｎｅが下降」するものである。
　以上によれば、引用発明の「コントロール電圧Ｖｔｕｎｅ」は本願発明の「制御電圧」に相当する。そして、引用発明の「コントロール電圧Ｖｔｕｎｅ」は、位相比較器１２からのアップ信号ＵＰｐｆｄ及びＤＯＷＮｐｆｄに基づいて、チャージポンプ１４並びに「ループフィルタ１６」を構成する「容量素子３６」及び「容量素子３４」により発生されるものであるから、引用発明の少なくとも「ループフィルタ１６」は、本願発明の「前記検出された位相差に基づいて制御電圧を発生するための手段」に相当する。
　ここで、引用発明の「ループフィルタ１６」は、前述の構成と動作に鑑みればアナログのローパスフィルタであると認められるから、本願発明と引用発明とは「前記制御電圧は、アナログループフィルタを使用して発生される」点で一致する。
３　引用発明の「電圧制御発振器２０」は、「ループフィルタ１６を介して入力されるコントロール電圧Ｖｔｕｎｅの電圧値に応じて、その発振周波数が可変容量４４の容量値に応じて微調整され」るものであるから、引用発明の「可変容量４４」は、本願発明の「前記ＶＣＯの第１のキャパシタンス」に相当する。
　そして、ＰＬＬ回路の技術常識によれば、電圧制御発振器から出力される発振周波数を調整することにより、当該出力の位相と基準信号の位相との同期も達成されるのだから、本願発明と引用発明とは「位相補正を行うために、前記制御電圧を使用して前記ＶＣＯの第１のキャパシタンスを同調させるための手段」を備える点で一致する。
４　引用発明は「周波数粗調整回路１８では、比較器３８により、コントロール電圧Ｖｔｕｎｅと基準電圧とが比較され、コントロール電圧Ｖｔｕｎｅが基準電圧の上限値以上であった場合、アップ信号ＵＰｃｔｒが出力され、下限値以下であった場合、ダウン信号ＤＯＷＮｃｔｒが出力され、これらのアップ信号ＵＰｃｔｒおよびダウン信号ＤＯＷＮｃｔｒに応じて、カウンタ４０のカウント値がアップカウントまたはダウンカウントされ」るものである。ここで、引用発明の「アップ信号ＵＰｃｔｒ」及び「ダウン信号ＤＯＷＮｃｔｒ」は、コントロール電圧Ｖｔｕｎｅが基準電圧よりも高いか否か及び低いか否かの２値を表す信号であるから、本願発明の「デジタル信号」に相当する。そして、引用発明の「カウント値」は、「アップ信号ＵＰｃｔｒ」及び「ダウン信号ＤＯＷＮｃｔｒ」に応じてそれぞれカウントアップ及びカウントダウンされるものであるから、「アップ信号ＵＰｃｔｒ」を１、「ダウン信号ＤＯＷＮｃｔｒ」を−１として、それらを総計すなわち積分したものといえる。
　以上によれば、引用発明の「カウント値」は、本願発明の「積分されたデジタル信号」に相当し、引用発明の「比較器３８」及び「カウンタ４０」は、それぞれ本願発明の「前記制御電圧をデジタル信号に変換するための手段」及び「前記デジタル信号を積分する手段」に相当する。
５　引用発明の「電圧制御発振器２０」は、「周波数粗調整回路１８のカウンタ４０のカウント値に応じて、各々のスイッチドキャパシタ４６のスイッチ５０のオンオフが切り替えられ、その発振周波数がスイッチドキャパシタ４６の容量素子４８の容量値を単位として粗調整され」るのであるから、引用発明の「スイッチドキャパシタ４６」は、本願発明の「前記ＶＣＯの第２のキャパシタンス」に相当し、本願発明と引用発明とは「周波数追跡を行うために、前記積分されたデジタル信号に基づいて前記ＶＣＯの第２のキャパシタンスを同調させるための手段」を備える点で一致する。
６　前記１〜５によれば、本願発明と引用発明との一致点及び相違点は、以下のとおりである。
〈一致点〉
　「フィードバック信号を生成するために、電圧制御発振器（ＶＣＯ）の出力信号の周波数を分割するように構成された周波数分割器と、
　基準信号と前記フィードバック信号との間の位相差を検出するための手段と、
　前記検出された位相差に基づいて制御電圧を発生するための手段と、ここにおいて、前記制御電圧は、アナログループフィルタを使用して発生される、
　位相補正を行うために、前記制御電圧を使用して前記ＶＣＯの第１のキャパシタンスを同調させるための手段と、
　前記制御電圧をデジタル信号に変換するための手段と、
　前記デジタル信号を積分するための手段と、
　周波数追跡を行うために、前記積分されたデジタル信号に基づいて前記ＶＣＯの第２のキャパシタンスを同調させるための手段と、
を備える、装置。」である点。
〈相違点〉
　本願発明は「動作点電圧を発生するための手段」及び「ほぼ前記動作点電圧に前記制御電圧の中心を置くための手段」を有するのに対し、引用発明は当該手段を備えていることが明らかとはいえない点。
第６　判断
１　相違点について
　引用発明は、「チャージポンプ１４の出力とグランドとの間に直列に接続された抵抗素子３２および容量素子３４」及び「チャージポンプ１４の出力とグランドとの間に接続された容量素子３６」を備えるものであり、「位相比較器１２からアップ信号ＵＰｐｆｄが出力されると、チャージポンプ１４のスイッチ２６がオンし、直流電流源２４によって、容量素子３６及び容量素子３４がチャージアップされコントロール電圧Ｖｔｕｎｅが上昇し、ダウン信号ＤＯＷＮｐｆｄが出力されるとスイッチ２８がオンし、直流電流源３０によって容量素子３６及び容量素子３４がディスチャージされ、コントロール電圧Ｖｔｕｎｅが下降」するものである。
　上記のように構成された引用発明において、容量素子３４の一端がグランドに接続されているから、この一端はグランド電位に保持される。そして、容量素子３４に蓄電されていない場合には、容量素子３４の両端は同一電位となるから、この場合には他端もグランド電位となる。そして、容量素子３４に電荷が蓄積されている場合には、蓄積された電荷に応じて容量素子３４の他端の電位がグランド電位に対して上下に変動することが明らかである。このことは容量素子３６についても同様である。また、抵抗素子３２については、チャージポンプ１４と容量素子３４との間の電流に応じた電圧降下が生じることが明らかである。
　そうすると、抵抗素子３２と容量素子３６との接続点のコントロール電圧Ｖｔｕｎｅは、グランド電位を基準電圧として上下に変動することが明らかである。このような基準電圧は、通常、動作点電圧と呼ばれるものであり、したがって、引用発明における容量素子３４及び３６をグランドに接続する構成は「動作点電圧を発生するための手段」であるといえる。
　他方、コントロール電圧Ｖｔｕｎｅが、基準電圧であるグランド電位に対して上下にどの程度変動するのかは、引用文献１の記載からは必ずしも明らかではない。しかしながら、制御電圧の上下変動が想定される場合、電圧の増加及び減少のどちらにも同程度に対応できるように設計することが自然である。そうすると、引用発明において、上下に変動するコントロール電圧Ｖｔｕｎｅの中心電圧をグランド電位にほぼ一致させることは、当業者の通常の創作能力の発揮に過ぎず、格別のことではない。
　以上によれば、前記相違点に係る構成は、引用発明から容易になし得るものである。
２　効果について
　本願明細書によれば、本願の発明を実施するための形態は、以下の３つの効果を奏するとされている。
〈効果１〉ＰＬＬ３１０は、図１中のＰＬＬ１１０の欠点を緩和する。第１に、バラクタ３５２は、ＰＬＬの性能へのバラクタ非線形性の影響を低減するために、比較的小さい線形領域にわたって動作させられ得る。これは、（バラクタ３５２を制御する）比例回路３６０は、位相補正を行うために、比較的小さい範囲にわたってバラクタ３５２を同調する必要があるにすぎないことがあるからである。バラクタ３５２は、キャパシタバンク３５５によって行われる周波数追跡のために広い同調範囲を必要としない。（【００３１】）
〈効果２〉ＰＬＬ３１０は、図１中のＰＬＬ１１０の欠点を緩和する。・・・第２に、アナログループフィルタ３３０は、大きい積分キャパシタを必要とせず、それにより、図１中のループフィルタ１３０と比較してアナログループフィルタ３３０のサイズを著しく低減する。これは、積分が積分回路３６２において実行されるからである。（【００３１】）
〈効果３〉ＰＬＬ３１０はまた、図２中のデジタルＰＬＬ２１０の欠点を緩和する。最初に、ＰＬＬ３１０は、ＴＤＣを使用せず、したがって、上記で説明されたＴＤＣに関連する問題を回避する。これは、ＡＤＣ３６４は、十分に低い位相量子化ノイズ（phase quantization noise）を達成するのに十分に高い時間分解能を用いて実装することが困難であり得る、基準信号ＲＥＦのエッジとフィードバック信号ＦＢのエッジとの間の時間差をデジタル信号に変換することの代わりに、電圧（たとえば、制御電圧ＶＣＴＲＬ）をデジタル信号に変換するからである。（【００３２】）
　まず、効果１について検討すると、本願の発明を実施するための形態はともかく、本願発明は、バラクタを線形領域で動作することについての限定を含まない。したがって、効果１のうち、バラクタ非線形性の影響を低減するという点については、本願発明の効果であるとは認められない。
　そして、バラクタが広い同調範囲を必要としないという点については、引用発明が「コントロール電圧Ｖｔｕｎｅがファインチューンレンジ内で変化する場合には、可変容量４４の容量値を変更することによって、電圧制御発振器２０の発振周波数が微調整され」（【００３７】）、「一方、コントロール電圧Ｖｔｕｎｅがファインチューンレンジを超えて変化した場合には、スイッチドキャパシタ４６のオンオフが切り替えられ・・・これに応じて電圧制御発振器２０の発振周波数が粗調整されるとともに、コントロール電圧Ｖｔｕｎｅの電圧値に応じて電圧制御発振器２０の発振周波数が微調整される」（【００３８】）ものであることに鑑みれば、コントロール電圧Ｖｔｕｎｅによる可変容量４４の調整範囲は微調整の域を出ないのであるから、引用発明も本願発明と同様に、「バラクタが広い同調範囲を必要としない」という効果を奏する。
　次いで、効果２について検討すると、本願発明は、「アナログループフィルタ中に大きい積分キャパシタを必要としない」ことを必須の要件としてはいない。したがって、効果２は本願発明の効果であるとは認められない。
　仮に、効果２が本願発明の効果であるとしても、効果１で検討したように、引用発明においては「バラクタが広い同調範囲を必要としない」のであるから、引用発明のコントロール電圧Ｖｔｕｎｅの変動範囲は小さいものであると認められ、そのようなコントロール電圧Ｖｔｕｎｅを積分するための容量素子３４は、比較的小さな容量で足りると認められる。したがって、引用発明も本願発明と同様に、「アナログループフィルタ中に大きい積分キャパシタを必要としない」という効果を奏する。
　最後に、効果３について検討すると、引用発明は本願発明と同様に「電圧をデジタル信号に変換する」構成を有するのであるから、引用発明も本願発明と同様の効果を奏することが明らかである。
　以上によれば、本願発明の効果は格別のものとは認められない。
第７　むすび
　以上のとおり、本願発明は、引用発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。