【事件の表示】
　特願２０１６−１０５６０８「ターボ符号を実装する場合に使用するパリティビットのストリームにおける問題のあるパンクチャパターンの検出、回避および／または訂正」拒絶査定不服審判事件〔平成２８年　９月２３日出願公開、特開２０１６−１７１５９３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２００３年（平成１５年）１２月３日（パリ条約による優先権主張外国庁受理２００２年１２月１６日　米国、２００３年１月３０日　米国、２００３年５月１５日　米国、２００３年８月１１日　米国）を国際出願日とする出願である特願２００５−５０８５４７号の一部を、平成２１年７月２２日に新たな特許出願としたものである特願２００９−１７１３４２号の一部を、平成２２年５月２７日に新たな特許出願としたものである特願２０１０−１２１３３６号の一部を、平成２５年１０月２８日に新たな特許出願としたものである特願２０１３−２２３３３９号の一部を、平成２８年５月２６日に新たな特許出願としたものであって、その手続の経緯は以下のとおりである。
　平成２９年　５月　８日付け：拒絶理由通知書
　平成２９年　９月１３日　　：意見書、手続補正書の提出
　平成３０年　２月　６日付け：拒絶理由通知書
　平成３０年　８月１４日　　：意見書、手続補正書の提出
　平成３０年１２月　３日付け：拒絶査定
　平成３１年　４月１１日　　：拒絶査定不服審判の審判請求書、手続補正　　　　　　　　　　　　　　　書の提出
第２　平成３１年４月１１日にされた手続補正についての補正の却下の決定
［補正の却下の決定の結論］
　平成３１年４月１１日にされた手続補正（以下、「本件補正」という。）を却下する。
［理由］
１　本件補正について（補正の内容）
（１）本件補正後の特許請求の範囲の記載
　本件補正により、特許請求の範囲の請求項１の記載は、次のとおり補正された。（下線部は、補正箇所である。）
「【請求項１】
　無線通信において使用する装置において、
　系統的なビットをインタリーブし、第１のパリティビットをインタリーブし、第２のパリティビットをインタリーブするように構成された、一つ以上のインタリーバと、
　前記インタリーブされた系統的なビット、前記インタリーブされた第１のパリティビット、及び前記インタリーブされた第２のパリティビットを、バッファリングするように構成されたバッファと、
　複数の冗長型に基づいて、送信のためのビットを選択するように構成されたレートマッチングユニットであって、前記複数の冗長型のうちの少なくとも１つについて、前記インタリーブされた第１のパリティビットおよび前記インタリーブされた第２のパリティビットより優先して前記インタリーブされた系統的なビットを選択し、前記複数の冗長型のうちの他の少なくとも１つについて、前記インタリーブされた系統的なビットより優先して前記インタリーブされた第１のパリティビットおよび前記インタリーブされた第２のパリティビットを選択する、レートマッチングユニットと、を備え、
　
前記インタリーブされた第１のパリティビットのビット及び前記インタリーブされた第２のパリティビットのビットは交互に前記バッファに書き込まれる、
　装置。」
（２）本件補正前の特許請求の範囲
　本件補正前の、平成３０年８月１４日にされた手続補正により補正された特許請求の範囲の請求項１の記載は次のとおりである。
「【請求項１】
　無線通信において使用する装置において、
　系統的なビットをインタリーブし、第１のパリティビットをインタリーブし、第２のパリティビットをインタリーブするように構成された、一つ以上のインタリーバと、
　前記インタリーブされた系統的なビット、前記インタリーブされた第１のパリティビット、及び前記インタリーブされた第２のパリティビットを、バッファリングするように構成されたバッファと、
　複数の冗長型に基づいて、送信のためのビットを選択するように構成されたレートマッチングユニットであって、前記複数の冗長型のうちの少なくとも１つについて、前記インタリーブされた第１のパリティビットおよび前記インタリーブされた第２のパリティビットより優先して前記インタリーブされた系統的なビットを選択し、前記複数の冗長型のうちの他の少なくとも１つについて、前記インタリーブされた系統的なビットより優先して前記インタリーブされた第１のパリティビットおよび前記インタリーブされた第２のパリティビットを選択する、レートマッチングユニットと、
を備える装置。」
２　補正の適否
（２−１）補正事項について
　本件補正は、本件補正前の請求項１に記載された発明を特定するために必要な事項である「前記インタリーブされた系統的なビット、前記インタリーブされた第１のパリティビット、及び前記インタリーブされた第２のパリティビットを、バッファリングするように構成されたバッファ」について、「
前記インタリーブされた第１のパリティビットのビット及び前記インタリーブされた第２のパリティビットのビットは交互に前記バッファに書き込まれる
（２−２）本件補正による新規事項の有無について
　事案に鑑み、本件補正事項が本願の願書に最初に添付された明細書、特許請求の範囲又は図面（以下、「当初明細書等」という。）に記載された事項の範囲内においてなされたものであるか否かについて検討する。
　本件補正による新規事項の有無について検討するにあたって、当初明細書等には、次の記載がある。（下線は当審にて付与した。）
（ア）「【００３５】
　一実施形態においては、パリティビットＰ１およびＰ２に対するパンクチャのバイアスは、１つの段階のレートマッチングに対して実施される。
図１０は、ターボ符号化されたＨＳ−ＤＳＣＨを使用する、ＨＳＤＰＡ用の３ＧＰＰのレートマッチングのための回路６００を示す図式的なブロック図である。
回路６００は、ビットの分離回路６０５、第１レートマッチング段階６１０、仮想のインクリメンタルな冗長（ＩＲ）のバッファ６１５、第２レートマッチング段階６２０およびビットの集合化回路６２５を含む。
動作においては、系統的なビット、パリティ１（Ｐ１）およびパリティ２（Ｐ２）のビットは、第１レートマッチング段階６１０、仮想のＩＲのバッファ６１５、第２レートマッチング段階６２０およびビットの集合化回路６２５を介して処理される。
系統的なビット、パリティ１（Ｐ１）およびパリティ２（Ｐ２）のビットは、ビットの集合化回路６２５において結合されて、単一のデータ出力Ｎdataが得られる。
（イ）「【０２０６】
　ＨＡＲＱの
ビットの集合化は、Ｎrow×Ｎcolのサイズの矩形のインターリーバを使用して達成される。
【０２０７】
　１６ＱＡＭに対してＮrow＝４、およびＱＰＳＫに対してＮrow＝２
　Ｎcol＝Ｎdata／Ｎrow
ただし、
Ｎdataが使用される。
【０２０８】
　データは、第１の列から開始して、インターリーバへ一列毎に書き込まれるとともに、インターリーバから一列毎に読み取られる。」
（ウ）「【０２１２】
　Ｎc＝０およびＮr＞０の場合には、系統的なビットは、行１．．．Ｎrに書き込まれる。
【０２１３】
　そうでない場合には、系統的なビットは、最初のＮc列において行１．．．Ｎr＋１に書き込まれ、およびＮr＞０であれば、残りのＮcol〜Ｎc列においてやはり行１．．．Ｎrに書き込まれる。
【０２１４】
　
残りの空所は、パリティビットで充填される。パリティビットは、列に関して、それぞれの列の残りの行に書き込まれる。パリティ１のビットおよびパリティ２のビットは、最低インデックス数を有する第１の利用可能な列におけるパリティ２ビットから開始して、交互の順で書き込まれる。
（エ）図１０
（２−２−１）「バッファ」について
　本件補正事項である「前記インタリーブされた第１のパリティビットのビット及び前記インタリーブされた第２のパリティビットのビットは交互に
前記バッファ
前記バッファ
仮想のインクリメンタルな冗長（ＩＲ）のバッファ６１５
　また、当初明細書等には、「バッファ」なる文言が、【００３５】や【図１０】以外の【００２５】、【００７３】、【０１０１】、【０１０４】、【０１０７】、【０１４２】、【０１４３】、【０１５０】、【０１５４】にも存在するが、これらが“参照符号６１５で示される「仮想のインクリメンタルな冗長（ＩＲ）のバッファ６１５」”以外のバッファを意図するものである旨の記載や示唆はなく、ましてや、「前記インタリーブされた第１のパリティビットのビット及び前記インタリーブされた第２のパリティビットのビットが交互に書き込まれる」対象である「バッファ」であることを示す記載や示唆はない。
（２−２−２）「レートマッチングユニット」について
　当初明細書等には、レートマッチングユニットの具体例として、「第１レートマッチング段階６１０」及び「第２レートマッチング段階６２０」が記載されている。
　第１レートマッチング段階（なお、【０１４９】では、「第１段階レートマッチング」と表現されている。）については、その具体的な機能に関して、当初明細書等の【０１４９】から【０１５４】に記載されており、要約すると、「第１レートマッチング段階では、仮想のＩＲのバッファにおいて利用可能なソフトビットの最大数であるＮＩＲがレートマッチング前のＴＴＩにおける符号化されるビット数であるＮＴＴＩ以上である場合には透過的となり、ＮＩＲがＮＴＴＩより小さい場合には、パリティビットのストリームは、パンクチャ（消去）が行われる」というものである。
　一方、第２レートマッチング段階については、その具体的な機能に関して、当初明細書等の【０１６５】から【０１７０】に記載されており、要約すると、「第２レートマッチング段階では、ＲＶ（冗長型）のパラメータｓ及びｒにより、系統的なビット（ｓ＝１）に優先順位をつける伝送と系統的ではないビット（ｓ＝０）に優先順位をつける伝送とを区別することができ、Ｎｄａｔａ≦Ｎｓｙｓ＋Ｎｐ１＋Ｎｐ２に対してパンクチャリングが実行され、Ｎｄａｔａ  Ｎｓｙｓ + Ｎｐ１ + Ｎｐ２に対して反復が行われる」というものである。（なお、Ｎｄａｔａは、１つのＴＴＩにおけるＨＳ−ＤＳＣＨに対して利用可能なビット数であり、Ｎｄａｔａ＝Ｐ×３×Ｎｄａｔａ１と定義されるもの。Ｎｓｙｓは、第２レートマッチング前の系統的なビット数。ＮＰ１は、第２レートマッチング前のパリティ１のビット数。ＮＰ２は、第２レートマッチング前のパリティ２のビット数。Ｐは、ＨＳ−ＤＳＣＨに使用される物理チャネルの数。）
　してみると、系統的なビットと系統的ではないビットの優先順位を区別できる機能を備えているのは、第２レートマッチング段階であるのだから、請求項１に記載されている「
レートマッチングユニット
第２レートマッチング段階６２０
（２−２−３）「前記インタリーブされた第１のパリティビットのビット及び前記インタリーブされた第２のパリティビットのビットが交互に書き込まれる書き込み先」について
　「前記インタリーブされた第１のパリティビットのビット及び前記インタリーブされた第２のパリティビットのビットが
交互に
　また、上記（ア）の記載にあるように、最終的に、上記回路６００では、「系統的なビット、パリティ１（Ｐ１）およびパリティ２（Ｐ２）のビットは、ビットの集合化回路６２５において結合されて、単一のデータ出力Ｎdataが得られる」ものである。
　そして、上記（イ）には上記ビットの集合化回路６２５におけるビットの集合化のための具体的な方法として、「Ｎrow×Ｎcolのサイズの矩形のインターリーバ」を用いることが記載されており、上記（ウ）には、上記「Ｎrow×Ｎcolのサイズの矩形のインターリーバ」に系統的なビットを書き込んだ後の、「残りの空所」にパリティビットを充填することが示されてされている。
　さらに、上記（ウ）には、このパリティビットの「Ｎrow×Ｎcolのサイズの矩形のインターリーバ」への充填方法、すなわち書き込み方法として、「パリティ１のビットおよびパリティ２のビットは、最低インデックス数を有する第１の利用可能な列におけるパリティ２ビットから開始して、交互の順で書き込まれる」ことが記載されている。
　以上の記載を踏まえると、上記（ウ）の「パリティ１のビットおよびパリティ２のビットは、最低インデックス数を有する第１の利用可能な列におけるパリティ２ビットから開始して、交互の順で書き込まれる。」という記載における「パリティ１のビットおよびパリティ２のビット」が「交互の順で書き込まれる」対象は、「第２レートマッチング段階６２０」の後段に位置する「ビットの集合化回路６２５」が備える「Ｎrow×Ｎcolのサイズの矩形のインターリーバ」である。
　してみると、「
前記インタリーブされた第１のパリティビットのビット及び前記インタリーブされた第２のパリティビットのビットが交互に書き込まれる書き込み先
Ｎrow×Ｎcolのサイズの矩形のインターリーバ
（２−２−４）小活
　上記（２−２−１）から（２−２−３）で検討した様に、「前記インタリーブされた第１のパリティビットのビット及び前記インタリーブされた第２のパリティビットのビットが交互に書き込まれる書き込み先」は、参照符号６２５で示されるビットの集合化回路６２５が備える「Ｎrow×Ｎcolのサイズの矩形のインターリーバ」であり、本件補正事項で特定されている「前記バッファ」（即ち、「仮想のインクリメンタルな冗長（ＩＲ）のバッファ６１５」）ではないから、本件補正事項である「前記インタリーブされた第１のパリティビットのビット及び前記インタリーブされた第２のパリティビットのビットは交互に
前記バッファ
　なお、上記（ア）や（エ）には「第２レートマッチング段階６２０」の前段に「仮想のインクリメンタルな冗長（ＩＲ）のバッファ６１５」が設けられ、「パリティ１（Ｐ１）およびパリティ２（Ｐ２）のビット」が該「バッファ６１５」に入力されることは示されているものの、具体的な書き込みについては当初明細書等のその他の箇所にも何ら記載されていない。
　以上のとおりであるから、本件補正事項は当初明細書等には記載されておらず、また、当該本件補正事項が当初明細書等の記載から自明であるとする根拠も見いだせない。
　そうすると、本件補正は当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものである。
（２−３）請求人の主張について
　請求人は、拒絶査定不服審判の審判請求書において、本願発明の詳細な説明の段落【０２１４】の記載を補正の根拠と主張しているが、上記（２−２）で検討したとおり、段落【０２１４】に記載された事項は、本件補正事項に関するものではないから、請求人の上記主張を採用することはできない。
（２−４）まとめ
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項の規定（新規事項の追加）に違反するものであり、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　よって、上記補正却下の決定の結論のとおり決定する。
第３　本願発明について
１　本願発明
　本件補正は、上記のとおり却下されたので、本願の請求項に係る発明は、平成３０年８月１４日にされた手続補正により補正された特許請求の範囲の請求項１ないし１２に記載された事項により特定されるものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載された事項により特定される前記「第２［理由］１（２）」に記載のとおりのものである。
２　原査定の拒絶の理由
　原査定の拒絶の理由の概要は、この出願の請求項１ないし１２に係る発明は、本願の優先日前に頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用文献１に記載された発明及び、引用文献２と引用文献３に記載された周知な技術的事項に基づいて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない、というものである。
　引用文献１：Technical Specification Group Radio Access Network; High Speed Downlink Packet Access: Physical Layer Aspects (Release 5)，3GPP TR 25.858，3GPP，２００２年３月，V5.0.0
　引用文献２：特開２００１−５７５２１号公報
　引用文献３：Nortel Networks，Proposal for rate matching for Turbo Codes，3GPP R1-99467，１９９９年５月１２日（利用可能日），URL http://www.3gpp.org/ftp/tsg_ran/wg1_rl1/TSGR1_04/Docs/Pdfs/
３　引用文献の記載事項
（１）引用文献１の記載事項
　原査定の拒絶の理由で引用された引用文献１には、図面とともに、以下の記載事項がある。（なお、下線は当審にて付与した。）
（カ）表紙「3GPP TR 25.858 V5.0.0(2002-03)
Technical Report
3rd Generation Partnership Project;
Technical Specification Group Radio Access Network
High Speed Downlink Packet Access
Physical Layer Aspects
(Release 5)」
（仮訳：３ＧＰＰ　TR 25.858 V5.0.0(2002年3月)
技術レポート
第３世代パートナーシッププロジェクト；
技術仕様グループ無線アクセスネットワーク
高速ダウンリンクパケットアクセス
物理層の側面
（リリース５））
（キ）「1　　Scope
The purpose of this document is to capture the agreements and evaluation criteria of the different techniques being considered for HSDPA
（仮訳：１　範囲
この資料の目的は
ＨＳＤＰＡに関して考えられている様々な技術の合意と評価基準を獲得することである。
（ク）「5.5　　Physical-layer Hybrid-ARQ functionality
The physical-layer Hybrid-ARQ functionality is an extension of the release 99 rate matching. 
The Hybrid-ARQ functionality matches the number of bits at the output of the channel (turbo) coder to the total number of bits of the HS-DSCH physical channels. The Hybrid-ARQ functionality is controlled by the parameter RV (Redundancy Version), i.e. the exact set of bits at the output of the physical-layer Hybrid-ARQ functionality depends on the number of input bits, the number of output bits, and the RV parameter.
The physical-layer Hybrid ARQ functionality consists of two rate-matching stages as shown in Figure 2.
The first rate-matching stage
The second rate matching stage
（仮訳：５．５　物理層ハイブリッドＡＲＱ機能
物理層ハイブリッドＡＲＱ機能はリリース９９のレートマッチングの拡張版である。
ハイブリッドＡＲＱ機能はチャネル（ターボ）符号器の出力におけるビット数をＨＳ−ＤＳＣＨ物理チャネルの総ビット数に合わせる。ハイブリッドＡＲＱ機能はパラメータＲＶ（冗長バージョン）によって制御され、すなわち、物理層ハイブリッドＡＲＱ機能の出力における正確なビットのセットは、入力ビット数、出力ビット数及びＲＶパラメータに依存する。
物理層ハイブリッドＡＲＱ機能は図２に示すように２つのレートマッチング段階から構成される。
第１レートマッチング段階
第２レートマッチング段階
（ケ）「Figure 2. Physical layer Hybrid ARQ functionality」
（仮訳：図２．物理層ハイブリッドＡＲＱ機能）
（コ）「5.5.2 Parameter of Second Rate Matching Stage (Channel Rate Matching)
HARQ second stage rate matching for the HS-DSCH transport channel shall be done with the general method described in4.2.7.5 of TS25.212 with the following specific parameters.
The parameters of the second rate matching stage depend on the value of the RV parameters s and r. The parameter s can take the value 0 or 1 to distinguish self-decodable (s = 1) and non self-decodable (s = 0) transmissions.
Denote the number of bits before second rate matching as Nsys for the systematic bits, Np1 for the parity 1 bits, and Np2 for the parity 2 bits, respectively.
Ndata is the number of bits available to the CCTrCH in one radio frame
For Ndata≦ Nsys + Np1 + Np2 , puncturing is performed in the second rate matching stage. The number of transmitted systematic bits in a retransmission is Nt,sys = mim{Nsys ,Ndata} for a transmission of self-decodable type and Nt,sys = max{Ndata-(Np1＋Np2),0}  in the non self-decodable case.
For Ndata  Nsys + Np1 + Np2 repetition is performed in the second rate matching stage.
（仮訳：５．５．２　第２レートマッチング段階（チャネルレートマッチング）のパラメータ
ＨＳ−ＤＳＣＨ転送チャネルのためのＨＡＲＱの第２段階のレートマッチングは、ＴＳ２５．２１２の４．２．７．５に記載された一般的な方法に以下の特定のパラメータを用いて行われる。
第２レートマッチング段階のパラメータはＲＶパラメータsとrの値に依存する。パラメータsは、自己復号可能な送信（s = １）と非自己復号可能な送信（s = ０）とを区別するために、０または１の値をとる。
第２レートマッチング前のビット数を、系統的なビットに対してはNsys、パリティ１ビットに対してはNp1、パリティ２ビットに対してはNp2でそれぞれ表す。
Ndataは、１つの無線フレームにおけるＣＣＴｒＣＨに対して利用可能なビット数
Ndata ≦ Nsys + Np1 + Np2 に対して、パンクチャリングは第２レートマッチング段階で実行される。再送信において送信される系統的なビット数は、自己復号可能なタイプの送信に対してはNt,sys = mim{Nsys ,Ndata}、非自己復号可能な場合は、Nt,sys = max{Ndata-(Np1＋Np2),0}である。
Ndata  Nsys + Np1 + Np2に対して、第２レートマッチング段階において反復が行われる。
（ａ）引用文献１の表題及び上記（カ）と（キ）から明らかなように、引用文献１は無線アクセスネットワークにおける高速ダウンリンクパケットアクセス（High Speed Downlink Packet Access（HSDPA））の技術仕様に関する技術レポートであるから、上記（ク）ないし（コ）の記載が無線通信において使用する装置に関するものであることは明らかである。
（ｂ）上記（ケ）には「物理層ハイブリッドＡＲＱ機能」が、入力側から順に、「bit separation」（仮訳：ビット分割）、「First Rate Matching」（仮訳：第１レートマッチング）、「Virtual IR Buffer」（仮訳：仮想ＩＲバッファ）、「Second RateMatching」（仮訳：第２レートマッチング）、「bit collection」（仮訳：ビット集合化）から構成されることが示されている。
（ｃ）上記（ク）に記載されているように、上記（ケ）の「図２．物理層ハイブリッドＡＲＱ機能」は、「チャネル（ターボ）符号器の出力におけるビット数をＨＳ−ＤＳＣＨ物理チャネルの総ビット数に合わせる」ものであり、上記（ケ）からは、チャネル（ターボ）符号の「Systematic bits」（仮訳：系統的なビット）、「Parity 1 bits」（仮訳：パリティ１ビット）及び、「Parity 2 bits」（仮訳：パリティ２ビット）が、「First Rate Matching」（仮訳：第１レートマッチング）を介して、「Virtual IR Buffer」（仮訳：仮想ＩＲバッファ）にそれぞれ入力されることが認められる。
　また、上記「Virtual IR Buffer」（仮訳：仮想ＩＲバッファ）を通過した「Systematic bits」（仮訳：系統的なビット）、「Parity 1 bits」（仮訳：パリティ１ビット）及び、「Parity 2 bits」（仮訳：パリティ２ビット）が、後段の「Second Rate Matching」（仮訳：第２レートマッチング）にそれぞれ入力されることも上記（ケ）から認められる。
（ｄ）上記（ク）は上記（ケ）に示される図を説明するものであり、上記（ク）に「物理層ハイブリッドＡＲＱ機能は図２に示すように２つのレートマッチング段階から構成される」と記載されていることから、上記（ク）における「The first rate-matching stage」（仮訳：第１レートマッチング段階）と「The second rate matching stage」（仮訳：第２レートマッチング段階）は、それぞれ、上記（ケ）における「First Rate Matching」（仮訳：第１レートマッチング）と「Second Rate Matching」（仮訳：第２レートマッチング）を意味するものであることは明らかであるといえる。
　上記（カ）から（コ）及び、（ａ）から（ｄ）を総合すると、引用文献１には以下の発明が記載されている。（以下、「引用発明」という。）
「無線通信において使用する装置であって、
ハイブリッドＡＲＱ機能を備え、
前記ハイブリッドＡＲＱ機能はチャネル（ターボ）符号器の出力におけるビット数をＨＳ−ＤＳＣＨ物理チャネルの総ビット数に合わせるものであり、
前記ハイブリッドＡＲＱ機能はパラメータＲＶ（冗長バージョン）によって制御され、
前記ハイブリッドＡＲＱ機能は、仮想ＩＲバッファと第２レートマッチング段階を含み、
前記仮想ＩＲバッファには第２レートマッチング前の系統的なビット、パリティ１ビット、パリティ２ビットが入力され、
前記第２レートマッチング段階のパラメータはＲＶパラメータsに依存し、
前記パラメータsは、自己復号可能な送信（s = １）と非自己復号可能な送信（s = ０）とを区別するために、０または１の値をとり、
前記第２レートマッチング段階では、第２レートマッチング前のビット数を、系統的なビットに対してはNsys、パリティ１ビットに対してはNp1、パリティ２ビットに対してはNp2でそれぞれ表し、１つの無線フレームにおけるＣＣＴｒＣＨに対して利用可能なビット数をNdataと表した場合、Ndata ≦ Nsys + Np1 + Np2 に対して、パンクチャリングは第２レートマッチング段階で実行され、再送信において送信される系統的なビット数は、自己復号可能なタイプの送信に対してはNt,sys = mim{Nsys ,Ndata}、非自己復号可能な場合は、Nt,sys = max{Ndata-(Np1＋Np2),0}であり、Ndata  Nsys + Np1 + Np2に対して、第２レートマッチング段階において反復が行われる、
装置。」
（２）引用文献２、３の記載事項
　原査定の拒絶の理由で引用された引用文献２には、図面とともに、以下の記載事項がある。（なお、下線は当審にて付与した。）
（サ）「【０００１】
【発明の属する技術分野】こ
の発明は、通信システムのためのレート・マッチングおよびチャネル・インターリービングに関する。
【０００２】
【従来の技術】通信システムにおいて、前方誤り訂正（ＦＥＣ）を使用してデータのインターリービング（interleaving）を実行することにより、デインターリービング（deinterleaving）の際に、エラーを分散させてそれらの訂正を容易にすることは周知である。典型的には、そのようなインターリービングは、データブロックをインターリーブするブロック・インターリーバーを使用する。いわゆるターボ符号化（並列連接畳み込み符号化）は、インターリービングの前後で入力データからそれぞれのパリティビットを生成する２つの畳み込み符号器への入力間に置かれたインターリーバを使用する。特に
無線通信システムにおいて、ターボ符号化の使用が注目されてきており、よってインターリーバの形態も注目されてきている。
【０００３】また、いわゆる
第３世代のＣＤＭＡ（符号分割多重アクセス）無線通信システムでは、典型的には１０ｍｓの無線フレーム持続時間に対応するブロックにおいてデータをインターリーブする（すなわち順序を並べ替える）よう動作するチャネルすなわちフレーム間インターリーバを必要とする無線通信システムが開発されてきている。そのようなシステムでは、チャネル・インターリーバーは、レートマッチング機能の前または後ろのいずれかに設けられる。ここで、レートマッチング機能は、様々なデータレートが無線フレームレートに整合（マッチング）するよう、および典型的にはデータシンボル（このケースではデータビット）のパンクチャリング（puncturing：切り捨て）または反復（repetition）を実行するよう動作する。
（シ）「【００６４】上記に説明したように、所望のレートマッチングを達成するためのビットのパンクチャリングは、符号器２２によって提供されるＦＥＣ符号化に起因した冗長性を持つデータビットに適用される。
符号化の１つの好ましい形は、いわゆるターボ（並列連接畳み込み）符号化である。この場合、符号化されたデータビットは入力データビットそのものを有し、これを組織（systematic）データビットＳと呼ぶ。
（ス）「【００６５】このため、図５は、ターボ符号化によって符号化されたデータのチャネル・インターリービングおよびレートマッチングについての、図１の構成の一部に修正を加えたものを示す。図５を参照すると、ＦＥＣ符号器２２のうちの１つを構成する
ターボ符号器は、破線ボックス９０内に示され、周知なように、入力データビットをインターリーブするターボ符号インターリーバ９１と、インターリービングの前後で入力データビットを処理し、パリティビットＰ１およびＰ２を生成する２つの従来の符号器９２を備える。また、入力データビットは、組織ビットＳとして符号器出力に供給される。
【００６６】上記説明した１つのチャネル・インターリーバーの代わりに、
図５は、組織ビットストリームおよびパリティビットストリームに、個々のチャネル・インターリーバー９３が提供されることを示す。図５に示されるように、３つのチャネル・インターリーバー９３がある
【００６７】
チャネル・インターリーバー９３に続くレートマッチング機能を、破線ボックス９４内に示す。パンクチャリング機能９５を、チャネル・インターリーブされたパリティビットストリームにのみ適用し、それに対し反復機能９６を、パリティビットストリームおよび組織ビットストリームに提供することができる。
（セ）図５
（ｅ）上記（シ）には「ターボ（並列連接畳み込み）符号化である。この場合、符号化されたデータビットは入力データビットそのものを有し、これを組織（systematic）データビットＳと呼ぶ」と記載されており、ターボ符号化されたデータービットを「組織データビット」という用語で表現している。
　この「組織」という表現は「systematic」という英単語に対応するものであるから、引用文献２における「組織データビット」は、引用文献１においてターボ符号を構成する「systematic bits」の仮訳として用いている「系統的なビット」と同じであるといえる。
（ｆ）上記（ス）と（セ）から、「ターボ符号器９０」より出力された「組織ビットＳ」、「パリティビットＰ１」及び、「パリティビットＰ２」のそれぞれが、それぞれに対応する「チャネル・インターリーバ９３」に入力され、インターリーブされた後に「レートマッチング９４」に入力されることが認められる。
　また、原査定の拒絶の理由で引用された引用文献３には、図面とともに、以下の記載事項がある。（なお、下線は当審にて付与した。）
（タ）「1.0 Introduction
In 3GPP, the current assumption is that 8PCCC Turbo Codes are the coding scheme selected for data services requiring BER 10-3 to 10-6 inclusive. Puncturing might be needed to ensure rate matching on these services.」
（仮訳：１．０　イントロダクション
３ＧＰＰ
ターボ符号は
データサービスの符号化方法である。当該サービスにおけるレートマッチングを保証するためにはパンクチュアリングが必要となろう。
（チ）「FIGURE 1. 
Channel Interelaving Rate Matching for Turbo Coding
（仮訳：図１．
ターボ符号のためのチャネルインタリーブレートマッチング
（ｇ）上記（チ）は「ターボ符号のためのチャネルインタリーブレートマッチング」を図示したものであり、左ブロックは「Turbo Interleaver」(仮訳：ターボインタリーバ)、「Encoder#1」(仮訳：符号器＃１)と「Encoder#2」(仮訳：符号器＃２)を構成要素として含むことから、「ターボ符号器」であることは明らかである。
　上記「ターボ符号器」からは３つの出力がなされており、ターボ符号に関する技術常識やターボ符号器についても開示されている引用文献２の記載を踏まえれば、当該３つの出力のうち、「符号器＃１」や「符号器＃２」を介さない出力が一般的に英語にて”systematic bits”（引用文献１と同様に、仮訳として「系統的なビット」を用いることとする。）などと呼ばれるものであり、「符号器＃１」や「符号器＃２」を介する出力が一般的に第１のパリティビットや第２のパリティビットなどと呼ばれるものであることは自明であるといえる。
（ｈ）上記（ｇ）を踏まえると、上記（チ）から、「ターボ符号器」からの３つの出力（系統的ビット、第１のパリティビット、第２のパリティビット）が、それぞれに対応する「Channel Interleaver」（仮訳：チャネルインタリーバ）に入力されることが認められる。
（ｉ）上記（チ）の右ブロックは「RM-Puncture」（仮訳：ＲＭパンクチャ）と「RM-Repetition」（仮訳：ＲＭ反復）を構成要素として含んでいる。上記（タ）には「レートマッチングを保証するためにはパンクチュアリングが必要となろう。」と記載されており、上記（チ）が「ターボ符号のためのチャネルインタリーブレートマッチング」を図示したものであることを踏まえると、「RM-Puncture」や「RM-Repetition」における「RM」は「rate matching」（仮訳：レートマッチング）を意味していると理解することができる。
　したがって、上記（チ）の右ブロックは「レートマッチング」を示すブロックであると認められる。また、上記（チ）から、上記「レートマッチング」には「チャネルインタリーバ」を介して、「ターボ符号器」からの出力が入力されることも認められる。
　上記（サ）から（セ）、（タ）、（チ）、（ｅ）から（ｉ）の記載事項から、引用文献２、３には以下の周知技術が開示されている。
「ターボ符号器の出力である“系統的なビット”、“第１のパリティビット”及び、“第２のパリティビット”のそれぞれに対して“チャネル・インターリーバ”を設け、各ビットをインタリーブした後に“レートマッチング”を行う。」との周知技術。
４　対比
　本願発明と引用発明とを対比する。
　本願発明において符号化方式は特定されておらず、本願発明の名称が『ターボ符号を実装する場合に使用するパリティビットのストリームにおける問題のあるパンクチャパターンの検出、回避および／または訂正』であること、当初明細書等の段落【０００１】の『本発明は、一般的には、ターボ符号の使用全般に関し、より詳細には、ターボ符号器を使用して、パンクチャが行われたターボ符号における性能劣化の検出および訂正の方法に関する。』との記載、同段落【００３５】の『図１０は、ターボ符号化されたＨＳ−ＤＳＣＨを使用する、ＨＳＤＰＡ用の３ＧＰＰのレートマッチングのための回路６００を示す図式的なブロック図である。』との記載、ターボ符号が系統ビット（systematic bit）と複数のパリティビットから構成されることが技術常識であることを鑑みると、本願発明は、当初明細書等に開示されているターボ符号化方式を前提としたもの、もしくは、少なくともターボ符号化方式を用いた実施例を包含していると解される。
（４−１）「前記インタリーブされた系統的なビット、前記インタリーブされた第１のパリティビット、及び前記インタリーブされた第２のパリティビットを、バッファリングするように構成されたバッファ」について
　引用発明における「ハイブリッドＡＲＱ機能」は、「仮想ＩＲバッファと第２レートマッチング段階を含み、前記仮想ＩＲバッファには第２レートマッチング前の系統的なビット、パリティ１ビット、パリティ２ビットが入力され」るものである。
　そして、前記「系統的なビット、パリティ１ビット、パリティ２ビット」は、「チャネル（ターボ）符号器の出力におけるビット数をＨＳ−ＤＳＣＨ物理チャネルの総ビット数に合わせる」ために「ハイブリッドＡＲＱ機能」で処理されるものであるから、それぞれ、本願発明でいう『系統的なビット』、『第１のパリティビット』及び、『第２のパリティビット』に相当する。
　また、引用発明における「ハイブリッドＡＲＱ機能」が備える「仮想ＩＲバッファ」には、第２レートマッチング前の「系統的なビット、パリティ１ビット、パリティ２ビット」が入力、すなわち、バッファリングされるのであるから、引用発明における「仮想ＩＲバッファ」と本願発明における『バッファ』とは、本願発明における『系統的なビット』、『第１のパリティビット』及び、『第２のパリティビット』が、それぞれ『インタリーブされた』ものであるという点は別として、『系統的なビット、第１のパリティビット、及び第２のパリティビットを、バッファリングするように構成されたバッファ』という点で共通する。
（４−２）「複数の冗長型に基づいて、送信のためのビットを選択するように構成されたレートマッチングユニットであって、前記複数の冗長型のうちの少なくとも１つについて、前記インタリーブされた第１のパリティビットおよび前記インタリーブされた第２のパリティビットより優先して前記インタリーブされた系統的なビットを選択し、前記複数の冗長型のうちの他の少なくとも１つについて、前記インタリーブされた系統的なビットより優先して前記インタリーブされた第１のパリティビットおよび前記インタリーブされた第２のパリティビットを選択する、レートマッチングユニット」について
（４−２−１）
　当初明細書等には、「レートマッチングユニット」の具体例として、「第１レートマッチング段階６１０」及び「第２レートマッチング段階６２０」が記載されているが、「レートマッチングユニット」については、平成３１年４月１１日に請求された拒絶査定不服審判の請求の際に同時に提出された補正書において補正されていない構成であるから、本願発明における『レートマッチングユニット』とは、上記「第２　平成３１年４月１１日にされた手続補正についての補正の却下の決定」２（２−２−２）で言及したとおり、具体的には当初明細書等の記載において、参照符号６２０で示される「
第２レートマッチング段階６２０
（４−２−２）
　本願発明に係る「レートマッチングユニット」である「第２レートマッチング段階６２０」で実行する具体的な処理内容について、当初明細書等の段落【０１６５】から段落【０１７０】には、以下のとおり記載されている。（以下、当初明細書等の段落【０１６５】から段落【０１７０】に記載されている「第２レートマッチング段階６２０」で実行する具体的な処理内容を単に「本願実施例」という。また、下線は当審にて付与した。）
『【０１６５】
　
第２レートマッチング段階のパラメータは、ＲＶのパラメータｓおよびｒの値に依存する。パラメータｓは、０または１の値をとり、系統的なビット（ｓ＝１）に優先順位をつける伝送と系統的ではないビット（ｓ＝０）に優先順位をつける伝送とを区別することができる。
【０１６６】
　
第２レートマッチング前のビット数を、系統的なビットに対してはＮsys、パリティ１のビットに対してはＮp1、パリティ２のビットに対してはＮp2でそれぞれ表す。
Ｎdataは、１つのＴＴＩにおけるＨＳ−ＤＳＣＨに対して利用可能なビット数
【０１６７】
　
Ｎdata≦Ｎsys＋Ｎpl＋Ｎp2に対して、パンクチャリングは第２レートマッチング段階で実行される。伝送において伝送される系統的なビットの数は、系統的なビットを優先する伝送に対しては、Ｎt,sys＝ｍｉｎ｛Ｎsys，Ｎdata｝であり、系統的ではないビットを優先させる伝送に対しては、Ｎt,sys＝ｍａｘ｛Ｎdata−（Ｎp1＋Ｎp2），０｝である。
【０１６８】
  Ｎdata＞ＮSYS＋Ｎpl＋Ｎp2に対して、第２レートマッチング段階において反復が行われる。・・・以下省略・・・』
（４−２−３）
　そこで、本願発明に係る「レートマッチングユニット」の実施例と引用発明における「第２レートマッチング段階」で実行する処理内容とを比較する。
　引用発明における「第２レートマッチング段階」で実行する処理内容は、「第２レートマッチング段階のパラメータは、ＲＶパラメータｓに依存し、前記パラメータｓは、自己復号可能な送信（ｓ = １）と非自己復号可能な送信（s = ０）とを区別するために、０または１の値をとり、」、そして、１つの無線フレームにおけるＣＣＴｒＣＨに対して利用可能なビット数である
Ｎdataと第２レートマッチング前の“
Ｎdata≦Ｎsys＋Ｎpl＋Ｎp2」
Ｎt,sys＝ｍｉｎ｛Ｎsys，Ｎdata｝
Ｎt,sys＝ｍａｘ｛Ｎdata−（Ｎp1＋Ｎp2），０｝
　一方、本願実施例は、「第２レートマッチング段階のパラメータは、ＲＶのパラメータｓおよびｒの値に依存し、パラメータｓは、０または１の値をとり、系統的なビット（ｓ＝１）に優先順位をつける伝送と系統的ではないビット（ｓ＝０）に優先順位をつける伝送とを区別することができ」、そして、「１つのＴＴＩにおけるＨＳ−ＤＳＣＨに対して利用可能なビット数である
Ｎdataと第２レートマッチング前の“
Ｎdata≦Ｎsys＋Ｎpl＋Ｎp2」
Ｎt,sys＝ｍｉｎ｛Ｎsys，Ｎdata｝
Ｎt,sys＝ｍａｘ｛Ｎdata−（Ｎp1＋Ｎp2），０｝
　ここで、本願実施例と引用発明における「Ｎdata」について着目すると、本願実施例では「Ｎdata」は「１つのＴＴＩにおけるＨＳ−ＤＳＣＨに対して利用可能なビット数」と定義されている一方で、引用発明では「Ｎdata」は「１つの無線フレームにおけるＣＣＴｒＣＨに対して利用可能なビット数」と定義されている。
　まず、本願実施例における「１つのＴＴＩ」と引用発明における「１つの無線フレーム」との関係について検討する。本願の当初明細書等の段落【０００３】に『３ＧＰＰの通信システムのＵｕ
無線インターフェース
複数の連続したシステム時間のフレームにまたがることのできる所与の伝送時間の間隔（ＴＴＩ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｔｉｍｅ  Ｉｎｔｅｒｖａｌ）で伝送される。代表的なシステム時間のフレームは、１０ミリ秒であり、およびＴＴＩは、現在、１、２、４または８個のそのような時間フレームにまたがって指定される。
　次に、本願実施例と引用発明とで送信に用いられるチャネルについて検討すると、本願実施例では「ＨＳ−ＤＳＣＨ」であるのに対し、引用発明では「ＣＣＴｒＣＨ」である点で相違している。しかしながら、レートマッチング後のデータをどのようなチャネルを用いて送信するかということは、本願実施例における「第２レートマッチング段階」や引用発明における「第２レートマッチング段階」が共に「Ｎdata」というビット数を出力するために行う処理内容自体に影響するものではない。（なお、規格文書である「3GPP TS 25.308 v5.2.0 (2002-3), Technical Specification, 3rd Generation Partnership Project; Technical Specification Group Radio Access Network; High Speed Downlink Packet Access (HSDPA); Overall description; Stage2 (Release 5)」（仮訳：３ＧＰＰ　TR 25.308 V5.2.0(2002年3月)、技術レポート、第３世代パートナーシッププロジェクト；技術仕様グループ無線アクセスネットワーク；高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）；全体的な説明；ステージ２（リリース５））の「5.2.1 HS-DSCH Characteristics」（仮訳：５．２．１　ＨＳ−ＤＳＣＨの特徴）には「An HS-DSCH transport channel is processed and decoded from one CCTrCH;」（仮訳：１つのＨＳ−ＤＳＣＨトランスポートチャネルは１つのＣＣＴｒＣＨから処理され、復号される。）と記載されており、「ＣＣＴｒＣＨ」と「ＨＳ−ＤＳＣＨ」は１対１の対応関係にあることが示されている。）
　してみると、本願実施例と引用発明とにおける上記チャネルに関する相違は、本願実施例における「第２レートマッチング段階」における処理内容と引用発明における「第２レートマッチング段階」の処理内容との対比判断に影響を与えるものではないといえる。
　そして、「
Ｎdata≦Ｎsys＋Ｎpl＋Ｎp2」
Ｎt,sys＝ｍｉｎ｛Ｎsys，Ｎdata｝
Ｎt,sys＝ｍａｘ｛Ｎdata−（Ｎp1＋Ｎp2），０｝
　してみると、引用発明における「第２レートマッチング段階」で実行する処理内容は、本願実施例と同様のものといえるから、引用発明における「第２レートマッチング段階」と本願発明の「レートマッチングユニット」とは、『複数の冗長型に基づいて、送信のためのビットを選択するように構成されたレートマッチングユニットであって、前記複数の冗長型のうちの少なくとも１つについて、前記第１のパリティビットおよび前記第２のパリティビットより優先して前記系統的なビットを選択し、前記複数の冗長型のうちの他の少なくとも１つについて、前記系統的なビットより優先して前記第１のパリティビットおよび前記第２のパリティビットを選択する、レートマッチングユニット』という点で共通する。
５．一致点及び相違点
　上記「４．対比」で検討したことを踏まえると、本願発明と引用発明とは、
「無線通信において使用する装置において、
系統的なビット、第１のパリティビット、第２のパリティビットを、バッファリングするように構成されたバッファと、
複数の冗長型に基づいて、送信のためのビットを選択するように構成されたレートマッチングユニットであって、前記複数の冗長型のうちの少なくとも１つについて、前記第１のパリティビットおよび前記第２のパリティビットより優先して前記系統的なビットを選択し、前記複数の冗長型のうちの他の少なくとも１つについて、前記系統的なビットより優先して前記第１のパリティビットおよび前記第２のパリティビットを選択する、レートマッチングユニットと、
を備える装置。」で一致し、以下の点で相違している。
［相違点］
　本願発明は『系統的なビットをインタリーブし、第１のパリティビットをインタリーブし、第２のパリティビットをインタリーブするように構成された、一つ以上のインタリーバ』を『バッファ』の前段に備えるのに対し、引用発明がこれらのインタリーバを備えるかどうかは明らかでない点。
６　判断
　引用文献２、３に開示されているように、「ターボ符号器の出力における系統的なビット、第１のパリティビット及び、第２のパリティビットのそれぞれに対するチャネル・インターリーバを設け、各ビットをインタリーブした後にレートマッチングを行う技術事項」は、ターボ符号器の出力に対してレートマッチングを行う際に用いられる周知技術である。
　そこで、バースト誤りなどによるデータ欠損に対する耐性を高めるため、引用発明に引用文献２、３に開示されている周知技術を適用して、本願発明とすることは、当業者であれば、容易に想到し得たものである。
　したがって、本願発明は、引用発明及び、引用文献２と引用文献３に記載された技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
第４　むすび
　以上のとおり、本願発明は、引用発明及び、引用文献２と引用文献３に記載された技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。