【手続補正書】
【提出日】平成27年7月24日(2015.7.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の電極パッドが形成された表面、および前記表面の反対側に位置する裏面を有する半導体チップと、
前記半導体チップが搭載されているチップ搭載面、前記チップ搭載面の反対側に位置する実装面、前記チップ搭載面に配置され、前記半導体チップの前記複数の電極パッドと電気的に接続されている複数のボンディングパッド、前記実装面に配置され、前記複数のボンディングパッドと電気的に接続される複数の第１ランド、および前記複数のボンディングパッドと前記複数の第１ランドを電気的に接続する複数層の配線層を有する配線基板と、
を有し、
前記配線基板は、
前記複数のボンディングパッドと電気的に接続される複数の第１ビア配線、前記複数の第１ビア配線の周囲に、前記複数の第１ビア配線と離間して設けられている第１導体プレーン、および前記複数の第１ビア配線および前記第１導体プレーンを覆う第１絶縁層を備える第１配線層と、
前記複数の第１ビア配線と電気的に接続されている複数の第２層配線、前記複数の第２層配線と電気的に接続されている複数の第２ビア配線、前記複数の第２層配線および前記複数の第２ビア配線の周囲に、前記複数の第２層配線および前記複数の第２ビア配線と離間して設けられている第２導体プレーン、および、前記複数の第２層配線、前記複数の第２ビア配線、および前記第２導体プレーンを覆う第２絶縁層を備え、前記第１配線層よりも前記実装面側に位置している第２配線層と、
前記複数の第２ビア配線と電気的に接続されている複数の第１スルーホールランド、前記複数の第１スルーホールランドの周囲に、前記複数の第１スルーホールランドと離間して設けられている第３導体プレーン、および、前記複数の第１スルーホールランドおよび前記第３導体プレーンを覆う第３絶縁層を備え、前記第２配線層よりも前記実装面側に位置している第３配線層と、
前記第３配線層が形成されている第１面、前記第１面の反対側に位置する第２面、前記第１または第２面のうち、一方から他方に向かって貫通するように形成されている複数のスルーホール、および、前記複数のスルーホールの内壁のそれぞれを覆うように形成され、かつ、前記複数の第１スルーホールランドのそれぞれと一体に形成されている複数のスルーホール配線、を備えているコア絶縁層と、
を有し、
側面視において、前記複数の第２層配線は前記第１配線層の前記第１導体プレーンと前記第３配線層の前記第３導体プレーンに挟まれており、
前記第１配線層の前記第１導体プレーンには、前記第３配線層の前記複数の第１スルーホールランドと厚さ方向に重なる位置に、前記複数の第１スルーホールランドのそれぞれの平面積よりも大きい開口面積を有し、前記第１絶縁層が開口部内全体に埋め込まれている複数の第１開口部が形成されており、
前記第２配線層の前記第２導体プレーンには、前記第１配線層の前記複数の第１開口部のそれぞれと厚さ方向に重なる位置に、前記複数の第１スルーホールランドのそれぞれの平面積よりも大きい開口面積を有している複数の第２開口部が形成されており、
平面視において、前記複数の第２ビア配線のそれぞれは、前記複数の第１および第２開口部内に形成されている半導体装置。
【請求項２】
請求項１において、
前記配線基板は、
前記コア絶縁層の前記第２面に形成され、かつ前記複数のスルーホール配線のそれぞれと一体に形成される複数の第２スルーホールランド、前記複数の第２スルーホールランドの周囲に、前記複数の第２スルーホールランドと離間して設けられている第４導体プレーン、および、前記複数の第２スルーホールランドおよび前記第４導体プレーンを覆う第４絶縁層を備え、前記コア絶縁層よりも前記実装面側に位置している第４配線層と、
前記複数の第２スルーホールランドと電気的に接続されている複数の第３ビア配線、前記複数の第３ビア配線の周囲に、前記複数の第３ビア配線と離間して設けられている第５導体プレーン、および、前記複数の第３ビア配線および前記第５導体プレーンを覆う第５絶縁層を備え、前記第４配線層よりも前記実装面側に位置している第５配線層と、
前記複数の第３ビア配線と電気的に接続されている複数の第４ビア配線、前記複数の第４ビア配線と電気的に接続されている前記複数の第１ランド、前記複数の第１ランドおよび前記複数の第４ビア配線の周囲に、前記複数の第１ランドおよび前記複数の第４ビア配線と離間して設けられている第６導体プレーン、および前記複数の第４ビア配線および前記第６導体プレーンを覆う第６絶縁層を備える第６配線層と、
を有し、
前記複数の第１ランドのそれぞれの平面積は、前記複数の第２スルーホールランドのそれぞれの平面積よりも大きく、
前記第４配線層の前記第４導体プレーンには、前記第６配線層の前記複数の第１ランドと厚さ方向に重なる位置に、前記複数の第１ランドのそれぞれの平面積よりも大きい開口面積を有する複数の第３開口部が形成されており、
前記第５配線層の前記第５導体プレーンには、前記第４配線層の前記複数の第３開口部のそれぞれと厚さ方向に重なる位置に、前記複数の第１ランドのそれぞれの平面積よりも大きい開口面積を有する複数の第４開口部が形成されており、
平面視において、前記複数の第４ビア配線のそれぞれは、前記複数の第３および第４開口部内に形成されている半導体装置。
【請求項３】
請求項２において、
前記第１配線層に形成される前記複数の第１開口部のそれぞれの開口面積は、
前記第５配線層に形成される前記複数の第４開口部のそれぞれの開口面積よりも小さい半導体装置。
【請求項４】
請求項３において、
前記第４配線層に形成された前記複数の第２スルーホールランドと、前記第６絶縁層に形成された前記複数の第１ランドとは、厚さ方向に重なっている半導体装置。
【請求項５】
請求項４において、
前記第１配線層に形成される前記複数の第１開口部のそれぞれの開口面積は、
前記第４配線層に形成される前記複数の第３開口部のそれぞれの開口面積よりも小さい半導体装置。
【請求項６】
請求項５において、
前記第１配線層に形成される前記複数の第１開口部、前記第２配線層に形成される前記複数の第２開口部のそれぞれ開口形状および開口面積は同じであり、
平面視において、前記複数の第１開口部の輪郭と前記複数の第２開口部の輪郭は重なる半導体装置。
【請求項７】
請求項６において、
前記第４配線層に形成される前記複数の第３開口部、前記第５配線層に形成される前記複数の第４開口部のそれぞれ開口形状および開口面積は同じであり、
平面視において、前記複数の第３開口部の輪郭と前記複数の第４開口部の輪郭は重なる半導体装置。
【請求項８】
請求項３において、
前記第４配線層に形成された前記複数の第２スルーホールランドと、前記第６絶縁層に形成された前記複数の第１ランドとは、厚さ方向に重なっていない半導体装置。
【請求項９】
請求項８において、
前記第５配線層には、前記複数の第３ビア配線と電気的に接続されている複数の第５層配線が形成されており、
前記第６配線層の前記複数の第４ビア配線は、前記複数の第５層配線のそれぞれを介して前記複数の第３ビア配線と電気的に接続されており、
側面視において、前記複数の第５層配線は前記第４配線層の前記第４導体プレーンと前記第６配線層の前記第６導体プレーンに挟まれている半導体装置。
【請求項１０】
請求項９において、
前記第４配線層に形成される前記複数の第３開口部のそれぞれの開口面積は、
前記第５配線層に形成される前記複数の第４開口部のそれぞれの開口面積よりも小さい半導体装置。
【請求項１１】
請求項１０において、
前記第５配線層の前記第５導体プレーンには、前記第４配線層の前記複数の第２スルーホールランドと厚さ方向に重なる位置に、前記複数の第２スルーホールランドのそれぞれの平面積よりも大きい開口面積を有し、前記第５絶縁層が開口部内全体に埋め込まれている複数の第５開口部が形成されており、
前記第６配線層の前記第６導体プレーンには、前記第５配線層の前記複数の第５開口部のそれぞれと厚さ方向に重なる位置に、前記複数の第２スルーホールランドのそれぞれの平面積よりも大きい開口面積を有している複数の第６開口部が形成されており、
平面視において、前記複数の第３ビア配線のそれぞれは、前記複数の第５および第６開口部内に形成されている半導体装置。
【請求項１２】
請求項８において、
前記配線基板の前記チップ搭載面側において、前記複数のボンディングパッドは、前記配線基板の前記複数の第２層配線を介して前記半導体チップへの入力信号が伝送される複数の入力用ボンディングパッドと、前記配線基板の前記複数の第２層配線に対して前記半導体チップからの出力信号が伝送される複数の出力用ボンディングパッドと、の対がそれぞれまとまって配置されており、
前記配線基板の前記実装面において、前記複数の第１ランドのうち、前記複数の入力用ボンディングパッドと電気的に接続される複数の入力用ランドと、前記複数の出力用ボンディングパッドと電気的に接続される複数の出力用ランドとは、異なる位置にそれぞれまとまって配置されている半導体装置。
【請求項１３】
請求項１において、
前記複数の第１ランドの平面積は、前記複数の第１スルーホールランドの平面積よりも大きく、
前記複数の第１開口部、および前記複数の第２開口部の開口面積は、前記複数の第１ランドの平面積よりも小さい半導体装置。
【請求項１４】
請求項１において、
前記複数の第２層配線のそれぞれは、差動信号が流れる一対の信号配線から成る半導体装置。
【請求項１５】
請求項１において、
前記第１配線層には、前記複数のボンディングパッドのうちの第２ボンディングパッドと電気的に接続され、かつ、前記複数の第２層配線とは電気的に分離されている第１層配線が形成されており、
前記複数の第２層配線に流れる電気信号の伝送速度は、前記第１層配線に流れる電気信号の伝送速度よりも大きい半導体装置。
【請求項１６】
請求項１において、
前記第１配線層には、前記複数のボンディングパッドのうちの第２ボンディングパッドと電気的に接続され、かつ、前記複数の第２層配線とは電気的に分離されている第１層配線が形成されており、
平面視において、前記第１層配線と前記複数の第２層配線は重ならないように配置されている半導体装置。
【請求項１７】
請求項１において、
前記第１、第２および第３導体プレーンには、接地電位が供給されている半導体装置。
【請求項１８】
複数の電極パッドが形成された表面、および前記表面の反対側に位置する裏面を有する半導体チップと、
前記半導体チップが搭載されているチップ搭載面、前記チップ搭載面の反対側に位置する実装面、前記チップ搭載面に配置され、前記半導体チップの前記複数の電極パッドと電気的に接続されている複数のボンディングパッド、前記実装面に配置され、前記複数のボンディングパッドと電気的に接続される複数の第１ランド、および前記複数のボンディングパッドと前記複数の第１ランドを電気的に接続する複数層の配線層を有する配線基板と、
を有し、
前記配線基板は、
前記複数の第１ランド、前記複数の第１ランドと電気的に接続される複数の第１ビア配線、前記複数の第１ランドおよび前記複数の第１ビア配線の周囲に、前記複数の第１ランドおよび前記複数の第１ビア配線と離間して設けられている第１導体プレーン、および前記複数の第１ビア配線および前記第１導体プレーンを覆う第１絶縁層を備える第１配線層と、
前記複数の第１ビア配線と電気的に接続されている複数の第２層配線、前記複数の第２層配線と電気的に接続されている複数の第２ビア配線、前記複数の第２層配線および前記複数の第２ビア配線の周囲に、前記複数の第２層配線および前記複数の第２ビア配線と離間して設けられている第２導体プレーン、および、前記複数の第２層配線、前記複数の第２ビア配線、および前記第２導体プレーンを覆う第２絶縁層を備え、前記第１配線層よりも前記チップ搭載面側に位置している第２配線層と、
前記複数の第２ビア配線と電気的に接続されている複数の第１スルーホールランド、前記複数の第１スルーホールランドの周囲に、前記複数の第１スルーホールランドと離間して設けられている第３導体プレーン、および、前記複数の第１スルーホールランドおよび前記第３導体プレーンを覆う第３絶縁層を備え、前記第２配線層よりも前記チップ搭載面側に位置している第３配線層と、
前記第３配線層が形成されている第１面、前記第１面の反対側に位置する第２面、前記第１または第２面のうち、一方から他方に向かって貫通するように形成されている複数のスルーホール、および、前記複数のスルーホールの内壁のそれぞれを覆うように形成され、かつ、前記複数の第１スルーホールランドのそれぞれと一体に形成されている複数のスルーホール配線、を備えている第４絶縁層と、
を有し、
側面視において、前記複数の第２層配線は前記第１配線層の前記第１導体プレーンと前記第３配線層の前記第３導体プレーンに挟まれており、
平面視において、前記複数の第１スルーホールランドと前記複数の第１ランドは、それぞれ厚さ方向に重ならない位置に配置され、
前記第２配線層の前記第２導体プレーンには、前記第１配線層の前記複数の第１ランドと厚さ方向に重なる位置に、前記複数の第１ランドのそれぞれの平面積よりも大きい開口面積を有している複数の第１開口部が形成されており、
前記第３配線層の前記第３導体プレーンには、前記第２配線層の前記複数の第１開口部のそれぞれと厚さ方向に重なる位置に、前記複数の第１ランドのそれぞれの平面積よりも大きい開口面積を有している複数の第２開口部が形成されており、
平面視において、前記複数の第１ビア配線のそれぞれは、前記複数の第１および第２開口部内に形成されている半導体装置。
【請求項１９】
複数の電極パッドが形成された表面、および前記表面の反対側に位置する裏面を有する半導体チップと、
前記半導体チップが搭載されているチップ搭載面、前記チップ搭載面の反対側に位置する実装面、前記チップ搭載面に配置され、前記半導体チップの前記複数の電極パッドと電気的に接続されている複数のボンディングパッド、前記実装面に配置され、前記複数のボンディングパッドと電気的に接続される複数の第１ランド、および前記複数のボンディングパッドと前記複数の第１ランドを電気的に接続する複数層の配線層を有する配線基板と、
を有し、
前記配線基板は、
前記複数の第１ランド、前記複数の第１ランドと電気的に接続される複数の第１ビア配線、前記複数の第１ランドおよび前記複数の第１ビア配線の周囲に、前記複数の第１ランドおよび前記複数の第１ビア配線と離間して設けられている第１導体プレーン、および前記複数の第１ビア配線および前記第１導体プレーンを覆う第１絶縁層を備える第１配線層と、
前記複数の第１ビア配線と電気的に接続されている複数の第２層配線、前記複数の第２層配線と電気的に接続されている複数の第２ビア配線、前記複数の第２層配線および前記複数の第２ビア配線の周囲に、前記複数の第２層配線および前記複数の第２ビア配線と離間して設けられている第２導体プレーン、および、前記複数の第２層配線、前記複数の第２ビア配線、および前記第２導体プレーンを覆う第２絶縁層を備え、前記第１配線層よりも前記チップ搭載面側に位置している第２配線層と、
前記複数の第２ビア配線と電気的に接続されている複数の第１スルーホールランド、前記複数の第１スルーホールランドの周囲に、前記複数の第１スルーホールランドと離間して設けられている第３導体プレーン、および、前記複数の第１スルーホールランドおよび前記第３導体プレーンを覆う第３絶縁層を備え、前記第２配線層よりも前記チップ搭載面側に位置している第３配線層と、
前記第３配線層が形成されている第１面、前記第１面の反対側に位置する第２面、前記第１または第２面のうち、一方から他方に向かって貫通するように形成されている複数のスルーホール、および、前記複数のスルーホールの内壁のそれぞれを覆うように形成され、かつ、前記複数の第１スルーホールランドのそれぞれと一体に形成されている複数のスルーホール配線、を備えている第４絶縁層と、
を有し、
側面視において、前記複数の第２層配線は前記第１配線層の前記第１導体プレーンと前記第３配線層の前記第３導体プレーンに挟まれており、
平面視において、前記複数の第１スルーホールランドと前記複数の第１ランドは、それぞれ厚さ方向に重ならない位置に配置され、
前記第２配線層の前記第２導体プレーンには、前記第１配線層の前記複数の第１スルーホールランドと厚さ方向に重なる位置に、前記複数の第１スルーホールランドのそれぞれの平面積よりも大きい開口面積を有している複数の第１開口部が形成されており、
前記第１配線層の前記第１導体プレーンには、前記第２配線層の前記複数の第１開口部のそれぞれと厚さ方向に重なる位置に、前記複数の第１スルーホールランドのそれぞれの平面積よりも大きい開口面積を有している複数の第２開口部が形成されており、
平面視において、前記複数の第２ビア配線のそれぞれは、前記複数の第１および第２開口部内に形成されている半導体装置。