(57)【要約】  非磁性体層を挟む層数を減らし、かつ空隙を意図的に設けることもなく、直流重畳特性を向上させることができる積層型インダクタ素子を提供する。  導体パターン（３１）は、外周縁部のうち端面電極（７５）、端面電極（７６）、端面電極（９５）、および端面電極（９６）に隣接する箇所が、平面視して内側に向かって凹んでいる。すなわち、これらの箇所については、線幅が狭くなっている。さらに、導体パターン（３１）の当該線幅が狭くなっている箇所の外周縁部と、端面電極との間には、非磁性体ペースト（３５）が形成されている。このように、導体パターン（３１）と端面電極との隙間に非磁性体ペースト（３５）を塗布することにより、当該非磁性体ペースト（３５）が塗布された箇所が非磁性体フェライト層（１３）を挿入する場合と同じ機能を有することになる。
2014069050.tif 000002
【特許請求の範囲】
【請求項１】
複数の磁性体基板が積層されてなる磁性体層と、
複数の非磁性体基板が積層されてなり、最外層に配置される非磁性体層と、
前記積層される基板間に設けられたコイルを、積層方向に接続したインダクタと、
を備えた積層型インダクタ素子であって、
前記磁性体層において、前記素子本体の端面に設けられた端面電極と前記コイルの外周縁部との間に非磁性体が形成されていることを特徴とする積層型インダクタ素子。
【請求項２】
前記コイルは、前記端面電極に隣接する箇所の線幅が、他の箇所よりも狭く、
前記比磁性体は、当該狭い箇所の外周縁部と前記端面電極との間に形成されていることを特徴とする請求項１に記載の積層型インダクタ素子。
【請求項３】
前記非磁性体層は、素子本体の中間層にも配置されていることを特徴とする請求項１または請求項２に記載の積層型インダクタ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のセラミックグリーンシートに導体パターンを形成して積層してなる積層型インダクタ素子に関するものである。
【背景技術】
【０００２】
従来、磁性体材料からなるセラミックグリーンシートに導体パターンを印刷し、積層してなる積層型インダクタ素子が知られている。【０００３】
積層型インダクタ素子をＤＣ−ＤＣコンバータ用チョークコイル等に用いる場合、大きなインダクタンス値が求められる。また、直流抵抗成分が低く、直流重畳特性が高いことが求められる。【０００４】
負荷電流の低い領域でのインダクタンス値低下を抑制するためには、磁性体/比磁性体と電極材料間の熱膨張係数差により生じる応力を緩和することが望ましい。このためには、積層体内部に空隙を設けることが提案されている（例えば特許文献１を参照）。【０００５】
直流抵抗成分を低くするためには、導体パターンの線幅を太くする、あるいは厚みを厚くする、等が考えられる。ただし、線幅を太くすると、面積を必要とするため、実装面積に制約があることを考慮すると、厚みを厚くすることが好ましい。【０００６】
また、直流重畳特性を高くするためには、積層基板の内部に非磁性体層を挟むことが考えられる（例えば特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平４−６５８０７号公報
【特許文献２】特開２０００−１８２８３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、導電パターンの厚みを厚くしたり、応力緩和を行うために導電パターン上に空隙を設けるためのたとえばカーボンペーストなどを設けたりすると、導体パターンや空隙を設ける材料の厚みによって磁性体基板を積層する際に段差が生じる。したがって、導体パターンの縁近傍に圧着時の圧力がかかりにくくなり、焼成後に当該導体パターンがセラミックから剥がれるデラミネーション（層間剥離）が起きる可能性があった。【０００９】
また、非磁性体層を挟む場合、非磁性体からなるセラミックグリーンシートを用意する必要があり、積層基板全体の厚みが増すという課題がある。また、多くの非磁性体層を挟むと、負荷電流の低い領域でのインダクタンス値が下がり過ぎる、という課題もある。【００１０】
そこで、この発明は、非磁性体層を挟む層数を減らし、直流重畳特性を向上させることができる積層型インダクタ素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の積層型インダクタ素子は、複数の磁性体基板が積層されてなる磁性体層と、複数の非磁性体基板が積層されてなり、最外層に配置される非磁性体層と、前記積層される基板間に設けられたコイルを、積層方向に接続したインダクタと、を備えている。そして、積層型インダクタ素子は、前記磁性体層において、前記素子本体の端面に設けられた端面電極と前記コイルの外周縁部との間に非磁性体が形成されていることを特徴とする。【００１２】
このように、コイルの外周縁部と端面電極との隙間に非磁性体（非磁性体ペースト）を塗布することにより、当該非磁性体ペーストが塗布された箇所が非磁性体フェライト層を挟み込む場合と同じ機能を有することになる。したがって、非磁性体フェライト層をさらに挟み込む必要もなく、直流重畳特性を向上させることができる。また、非磁性体ペーストを塗布する層の数を変更することにより、磁気抵抗を変更することができるため、インダクタとしての直流重畳特性を制御することもできる。さらに、非磁性体ペーストは、コイルの外周縁部と端面電極との間の段差をなくすことになるため、圧着時に当該箇所にも圧力がかかり、デラミネーションの発生を抑えることができる。【００１３】
なお、コイルは、前記端面電極に隣接する箇所の線幅が、他の箇所よりも狭く、前記比磁性体は、当該狭い箇所の外周縁部と前記端面電極との間に形成されていることが好ましい。【００１４】
例えば、コイルの外周縁部のうち端面電極に隣接する箇所を、平面視して内側に向かって凹ませる。これにより、コイルの全体としてはできるだけ線幅を広くして直流抵抗成分を下げながら、端面電極とコイルが接触することを防止する。そして、当該凹み箇所に非磁性体ペーストが塗布されるため、非磁性体用の形成箇所を別途設ける必要なく、当該コイルの外周縁部と端面電極との間に非磁性体を形成することができる。【００１５】
なお、非磁性体層は、素子本体の中間層にも配置されている態様としてもよい。
【発明の効果】
【００１６】
この発明によれば、焼成後にコイルパターンがセラミックから剥がれるデラミネーションの発生を抑えることができる。また、非磁性ペーストを塗布する層数を制御することによって、磁気抵抗をコントロールすることができ、コイルとしての直流重畳特性を制御することができる。
【図面の簡単な説明】
【００１７】
【図１】ＤＣ−ＤＣコンバータの縦断面図である。
【図２】ＤＣ−ＤＣコンバータの平面図である。
【図３】磁性体基板製造工程を示す図である。
【発明を実施するための形態】
【００１８】
図１は、本発明の積層基板を備えたＤＣ−ＤＣコンバータモジュールの縦断面構造を模式的に表した図である。
【００１９】
積層基板は、複数のセラミックグリーンシートを積層した積層体からなる。積層基板は、最外層のうち表面（上面）側から裏面（下面）側に向かって順に、非磁性体フェライト層１１、磁性体フェライト層１２、非磁性体フェライト層１３、磁性体フェライト層１４、および非磁性体フェライト層１５が配置されている。
【００２０】
図２（Ａ）は、ＤＣ−ＤＣコンバータモジュールの部品搭載状態における最上面（第１層目）の平面図であり、図２（Ｂ）は搭載部品を省略した場合の最上面の平面図である。図２（Ｃ）は、磁性体フェライト層１２のうち、導体パターン３１が形成された磁性体基板の平面図である。図２（Ｄ）は、その下層に配置された磁性体基板の平面図であり、図２（Ｅ）は、さらにその下層に配置された磁性体基板の平面図である。
【００２１】
図１および図２（Ｂ）に示すように、積層基板の積層方向の最上面には、複数の部品実装用の電極が形成されている。図１および図２（Ｂ）においては、制御ＩＣ５１の入力端子５５と接続される電極２１Ａ、制御ＩＣ５１のグランド端子５６と接続される電極２１Ｂ、制御ＩＣ５１の出力端子５７と接続される電極２１Ｃ、および出力側コンデンサ５２の端子に接続される電極２１Ｄを示す。
【００２２】
積層基板の積層方向の最下面には、当該ＤＣ−ＤＣコンバータが実装される、実装基板側のランド電極等と接続されるための各種電極が形成されている。図１においては、入力電極２５および出力電極２６を示す。
【００２３】
図１、および図２（Ａ）〜図２（Ｅ）に示すように、積層基板の端面には、端面電極７５、端面電極７６、端面電極９５、および端面電極９６が形成されている。
【００２４】
図１および図２（Ｂ）に示すように、電極２１Ａは、ビアホールや内部配線を介して端面電極７５と電気的に接続されている。電極２１Ｂは、ビアホールや内部配線を介して端面電極９５と電気的に接続されている。また、電極２１Ｄは、ビアホールや内部配線を介して端面電極７６と電気的に接続されている。
【００２５】
また、図１に示すように、端面電極７５は、入力電極２５と電気的に接続され、端面電極７６は、出力電極２６と電気的に接続されている。これにより、電極２１Ａは、入力電極２５と電気的に接続される。電極２１Ｄは、出力電極２６と電気的に接続される。端面電極９５および端面電極９６は、最上面の各種電極（例えば部品搭載用の電極２１Ｂ）を最下面のグランド用電極（不図示）に接続する。
【００２６】
導体パターン３１は、ビアホールにより層間接続されることにより、磁性体フェライト層１２、非磁性体フェライト層１３、および磁性体フェライト層１４を挟んで螺旋状に配線されている。これによりコイル導体が形成され、積層基板がインダクタとして機能し、制御ＩＣ５１や各種コンデンサ等の電子部品を搭載することにより、ＤＣ−ＤＣコンバータモジュールとして機能する。
【００２７】
例えば、降圧型のＤＣ−ＤＣコンバータである場合、制御ＩＣ５１の出力端子５７に導体パターン３１が接続される。そして、導体パターン３１の出力側は、出力側コンデンサ５２に接続され、出力側コンデンサ５２および導体パターン３１の出力側は、端面電極７６等の各種配線を介して出力電極２６に接続される。
【００２８】
なお、中間層である非磁性体フェライト層１３は、磁気的には磁性体フェライト層１２および磁性体フェライト層１４間に空隙が存在する場合と等価であるように機能し、インダクタとしての直流重畳特性を向上させるものである。ただし、本発明においては、必須の構成要素ではない。
【００２９】
最外層の非磁性体フェライト層１１および非磁性体フェライト層１５は、磁性体フェライト層１２および磁性体フェライト層１４の上面側および下面側をそれぞれ被覆する機能を有する。また、相対的に熱収縮率の高い磁性体フェライト層１２および磁性体フェライト層１４を、相対的に熱収縮率の低い非磁性体フェライト層１１および非磁性体フェライト層１５で挟みこむことで、焼成により素子全体を圧縮して強度を向上させるために設けられている。
【００３０】
そして、図２（Ｃ）〜図２（Ｅ）に示すように、本実施形態の導体パターン３１は、外周縁部のうち端面電極７５、端面電極７６、端面電極９５、および端面電極９６に隣接する箇所が、平面視して内側に向かって凹んでいる。すなわち、これらの箇所については、線幅が狭くなっている。これにより、導体パターン３１の全体としてはできるだけ線幅を広くして導体パターン３１自体の直流抵抗成分を下げながら、各端面電極と導体パターン３１が接触することを防止することができる。ただし、このように導体パターン３１の一部の線幅を狭くすることは、本発明において必須の構成要素ではない。
【００３１】
そして、図２（Ｃ）乃至図２（Ｅ）に示すように、導体パターン３１の当該線幅が狭くなっている箇所の外周縁部と、端面電極との間には、非磁性体ペースト３５が形成されている。
【００３２】
本実施形態の積層基板は、このように、導体パターン３１と端面電極との隙間に非磁性体ペースト３５を形成することにより、当該非磁性体ペースト３５が形成された箇所が非磁性体フェライト層１３を挿入する場合と同じ機能を有することになる。したがって、上述した非磁性体フェライト層１３をなくす、あるいは非磁性体フェライト層の枚数を減らすことができ、積層基板として低背化を実現することができる。また、さらなる非磁性体基板を追加することなく、直流重畳特性を向上させることができる。
【００３３】
なお、非磁性体ペースト３５は、全ての層の導体パターン３１に形成されている必要はない。特に、非磁性体ペースト３５を形成する層の数を変更することにより、磁気抵抗を変更することができるため、厚みを変更することなく、インダクタとしての直流重畳特性を制御することもできる。
【００３４】
さらに、非磁性体ペースト３５は、導体パターン３１の外周縁部と端面電極との間に存在していた段差をなくすことになるため、圧着時に当該箇所に圧力がかかり、デラミネーションの発生を抑えることができる。
【００３５】
なお、非磁性体ペースト３５と端面電極は、接触させる必要はなく、例えばわずかに隙間が空いていてもよい。特に、積層基板の製造時に、端面電極と隙間を空けて非磁性体ペースト３５を印刷すると、印刷時の滲みにより当該非磁性体ペースト３５が端面電極に接触する程度に近接する、あるいは接触することになる。
【００３６】
次に、上記積層基板の製造方法について説明する。図３は、積層基板の製造工程のうち、磁性体基板について示した図である。
【００３７】
まず、図３（Ａ）に示すように、磁性体基板のセラミックグリーンシート（マザーシート）を複数、用意する。そして、図３（Ｂ）に示すように、個片化後に各積層基板の端面となる位置にパンチ等で矩形状の孔を開ける。
【００３８】
そして、図３（Ｃ）に示すように、図３（Ｂ）で開けた孔に導電性材料を埋めるとともに、内部配線（導体パターン３１）を形成する。
【００３９】
その後、図３（Ｄ）に示すように、各導体パターンの外周縁部と端面電極との間に、非磁性体ペースト３５を印刷により形成する。本実施形態では、導体パターン３１の内側に向かって凹んでいる箇所を非磁性体ペースト３５で埋める例を示しているが、当該凹んでいる箇所を全て埋める必要はない。例えば、上述したように、端面電極と隙間を空けて非磁性体ペースト３５を印刷してもよい。
【００４０】
その後、図３（Ｅ）に示すように、複数の磁性体基板を積層し、圧着する。なお、図示はしていないが、このとき、最外層および内層に非磁性体基板が配置される。このようにして、マザー積層体を得る。
【００４１】
最後に、図３（Ｆ）に示すように、図３（Ｂ）で先に開けた矩形状の孔とは異なる方向（直交する方向）にパンチ等でさらに矩形状の孔を開ける。なお、図３（Ｂ）の工程で開ける孔の形状、および図３（Ｆ）の工程で開ける孔の形状は、矩形に限らず、楕円や円形等、どのような形状であってもよい。
【００４２】
これにより、図３（Ｆ）の工程で開けた矩形状の孔がスルーホールとなり、図３（Ｂ）の工程で開けた矩形状の孔（導電性材料が埋められたもの）が端面電極となる。
【００４３】
そして、このマザー積層体を焼成して、後にブレイクすることで、本発明の積層基板が得られる。
【符号の説明】
【００４４】
１１，１３，１５…非磁性体フェライト層
１２，１４…磁性体フェライト層
２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ…電極
２５…入力電極
２６…出力電極
３１…導体パターン
３５…非磁性体ペースト
７５，７６，９５，９６…端面電極
【図１】
2014069050.tif 000003
【図２】
2014069050.tif 000004
【図３】
2014069050.tif 000005
【手続補正書】
【提出日】平成28年5月17日(2016.5.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の磁性体基板が積層されてなる磁性体層と、
複数の非磁性体基板が積層されてなり、最外層に配置される非磁性体層と、
前記積層される基板間に設けられたコイルを、積層方向に接続したインダクタと、
を備えた積層型インダクタ素子であって、
前記磁性体層において、前記素子本体の端面に設けられた端面電極と前記コイルの外周縁部との間に非磁性体が形成され、
前記コイルは、前記端面電極に隣接する箇所の線幅が、他の箇所よりも狭く、
前記非磁性体は、当該狭い箇所の外周縁部と前記端面電極との間に形成されていることを特徴とする記載の積層型インダクタ素子。
【請求項２】
前記非磁性体層は、素子本体の中間層にも配置されていることを特徴とする請求項１に記載の積層型インダクタ素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
負荷電流の低い領域でのインダクタンス値低下を抑制するためには、磁性体/非磁性体と電極材料間の熱膨張係数差により生じる応力を緩和することが望ましい。このためには、積層体内部に空隙を設けることが提案されている（例えば特許文献１を参照）。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
なお、コイルは、前記端面電極に隣接する箇所の線幅が、他の箇所よりも狭く、前記非磁性体は、当該狭い箇所の外周縁部と前記端面電極との間に形成されていることが好ましい。
【国際調査報告】
2014069050.tif 000006
2014069050.tif 000007
2014069050.tif 000008
2014069050.tif 000009