(57)【要約】  外部電極の周縁端部の近傍における積層セラミック素子の強度低下やそれに起因する信頼性の低下などを引き起こすことのない、信頼性の高い積層セラミック電子部品およびその製造方法を提供する。  外部電極３５ａ，３５ｂが少なくともＳｉを含有する無機物質を含み、外部電極の周縁端部４４ａ，４４ｂにおける、積層セラミック素子３３を構成するセラミック層３２との界面に、少なくともＳｉ、Ｔｉ、およびＢａを含む結晶相Ｃが形成されており、かつ、外部電極の周縁端部から５μｍ以内の領域における、セラミック層との界面に形成された結晶相Ｃの面積とガラス相Ｇの面積との関係を示す結晶相面積比率の値が７５〜９８％の範囲となるようにする。  結晶相面積比率(％)＝{結晶相面積／(結晶相面積＋ガラス相面積)}×１００
2014057751.tif 000002
【特許請求の範囲】
【請求項１】
内部電極とセラミック層とが積層された構造を有する積層セラミック素子に、前記内部電極と電気的に導通するように外部電極が配設されてなる積層セラミック電子部品であって、
前記外部電極が少なくともＳｉを含有する無機物質を含み、
前記外部電極の周縁端部における、前記積層セラミック素子を構成する前記セラミック層との界面に、少なくともＳｉ、Ｔｉ、およびＢａを含む結晶相が形成されており、かつ、
前記外部電極の周縁端部から５μｍ以内の領域における、前記セラミック層との界面に形成された前記結晶相の面積とガラス相の面積との関係を示す下記結晶相面積比率の値が７５〜９８％の範囲にあること
を特徴とする積層セラミック電子部品。
結晶相面積比率(％)＝{結晶相面積／(結晶相面積＋ガラス相面積)}×１００
【請求項２】
内部電極とセラミック層とが積層された構造を有する積層セラミック素子に、前記内部電極と電気的に導通するように外部電極が配設されてなる積層セラミック電子部品の製造方法であって、
前記積層セラミック素子に、少なくともＳｉを含有する外部電極形成用の導電性ペーストを付与し、前記積層セラミック素子と前記導電性ペーストとの界面にＳｉと、Ｔｉと、Ｂａとが存在する状態とする工程と、
前記導電性ペーストを焼き付けることにより前記外部電極を形成する工程と、
酸素起電力６５０〜８５０ｍＶの雰囲気中、トップ温度８５０〜１０００℃の条件下に熱処理を施すことにより、前記外部電極の周縁端部における、前記積層セラミック素子を構成する前記セラミック層との界面に、少なくともＳｉ、Ｔｉ、およびＢａを含む結晶相を生成させるとともに、前記外部電極の周縁端部から５μｍ以内の領域における、前記結晶相の面積とガラス相の面積との関係を示す下記結晶相面積比率が７５〜９８％の範囲となるように前記結晶相を生成させる工程と
を備えていることを特徴とする積層セラミック電子部品の製造方法。
結晶相面積比率(％)＝{結晶相面積／(結晶相面積＋ガラス相面積)}×１００
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、積層セラミックコンデンサなどの積層セラミック電子部品およびその製造方法に関し、詳しくは、内部電極を備えた積層セラミック素子の表面に、前記内部電極と導通するように配設された外部電極を備えた積層セラミック電子部品および該積層セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
例えば、積層セラミック電子部品の代表的なものの１つである積層セラミックコンデンサは、複数の内部電極がセラミック層を介して積層された積層セラミック素子と、内部電極と導通するように積層セラミック素子の表面に配設された外部電極とを備えた構造を有している。【０００３】
そして、このような積層セラミック電子部品の外部電極として、例えば、セラミック焼結体からなるベアチップの表面に接する第１層と、この第１層に積層形成された第２層からなる２層構造を有し、第１層を金属レジネートを有機バインダおよび有機溶剤に分散させた導電性ペーストを用いて形成し、第２層を金属粉末を熱硬化性樹脂および有機溶剤に分散させた導電性ペーストを用いて形成した外部電極が提案されている（特許文献１参照）。【０００４】
また、他の外部電極として、セラミック焼結体からなるベアチップの表面に接する外部電極であって、金属レジネートを有機バインダおよび有機溶剤に分散させた導電性ペーストを用いて形成した外部電極が提案されている（特許文献２参照）。【０００５】
そして、これらの外部電極は、めっき層を形成する際の耐めっき液性が良好で、これらの外部電極を備えた電子部品は、優れた電気的特性、信頼性、機械的特性を実現することができるとされている。【０００６】
しかしながら、金属レジネートを用いた導電性ペーストは一般に高価で、製品のコストの増大を招くなどの問題がある。【０００７】
一方、これらの金属レジネートを含む導電性ペーストとは異なり、例えば、導電成分である金属粉末と、ガラスフリットと、有機ビヒクルとを含む導電性ペーストを用いて形成される外部電極も、積層セラミックコンデンサなどの積層セラミック電子部品に広く提供されている。【０００８】
ところで、例えば、図３に示すように、表面実装型の積層セラミックコンデンサ１３０は、一般的に、複数の内部電極１３１ａ，１３１ｂがセラミック層１３２を介して積層された焼結済みの積層セラミック素子１３３（セラミックコンデンサ素子）の両端面１３４ａ，１３４ｂに、内部電極１３１ａ，１３１ｂと導通するように外部電極１３５ａ，１３５ｂが配設された構造を有している。【０００９】
そして、外部電極１３５ａ，１３５ｂは、積層セラミック素子１３３の両端面１３４ａ，１３４ｂから、積層セラミック素子１３３の側面１３６に回り込むように形成されている。なお、直方体形状のセラミック素体１３３は、４つの側面を備えており、外部電極１３５ａ，１３５ｂは、両端面１３４ａ，１３４ｂのそれぞれから、４つの側面に回り込んでいる。【００１０】
また、外部電極１３５ａ，１３５ｂには、はんだ付け時のくわれ（外部電極のはんだへの溶解）を防止するためにＮｉめっき膜を形成したり、さらには、はんだ付け性を確保するために、Ｎｉめっき膜上に、Ｓｎめっき膜を形成したりすることが行われることが多い。【００１１】
しかしながら、外部電極１３５ａ，１３５ｂ上にめっき膜を形成する工程（めっき工程）で、外部電極１３５ａ，１３５ｂの回り込み部分の先端部（回り込み先端部）１４４ａ，１４４ｂから、積層セラミック素子１３３と外部電極１３５ａ，１３５ｂの間にめっき液が浸入し、セラミック成分が溶出する。その結果、外部電極１３５ａ，１３５ｂの回り込み先端部１４４ａ，１４４ｂの近傍における積層セラミック素子１３３の強度が低下してリフロー時にクラックを発生したり、たわみ強度が不十分になって信頼性が低下したりするという問題点がある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平９−１９０９５０号公報
【特許文献２】特開平９−２６６１２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、上記課題を解決するものであり、外部電極の周縁端部の近傍における積層セラミック素子の強度低下やそれに起因する信頼性の低下などを引き起こすことのない、信頼性の高い積層セラミック電子部品およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明の積層セラミック電子部品は、
内部電極とセラミック層とが積層された構造を有する積層セラミック素子に、前記内部電極と電気的に導通するように外部電極が配設されてなる積層セラミック電子部品であって、
前記外部電極が少なくともＳｉを含有する無機物質を含み、
前記外部電極の周縁端部における、前記積層セラミック素子を構成する前記セラミック層との界面に、少なくともＳｉ、Ｔｉ、およびＢａを含む結晶相が形成されており、かつ、
前記外部電極の周縁端部から５μｍ以内の領域における、前記セラミック層との界面に形成された前記結晶相の面積とガラス相の面積との関係を示す下記結晶相面積比率の値が７５〜９８％の範囲にあること
を特徴としている。
結晶相面積比率(％)＝{結晶相面積／(結晶相面積＋ガラス相面積)}×１００【００１５】
また、本発明の積層セラミック電子部品の製造方法は、
内部電極とセラミック層とが積層された構造を有する積層セラミック素子に、前記内部電極と電気的に導通するように外部電極が配設されてなる積層セラミック電子部品の製造方法であって、
前記積層セラミック素子に、少なくともＳｉを含有する外部電極形成用の導電性ペーストを付与し、前記積層セラミック素子と前記導電性ペーストとの界面にＳｉと、Ｔｉと、Ｂａとが存在する状態とする工程と、
前記導電性ペーストを焼き付けることにより前記外部電極を形成する工程と、
酸素起電力６５０〜８５０ｍＶの雰囲気中、トップ温度８５０〜１０００℃の条件下に熱処理を施すことにより、前記外部電極の周縁端部における、前記積層セラミック素子を構成する前記セラミック層との界面に、少なくともＳｉ、Ｔｉ、およびＢａを含む結晶相を生成させるとともに、前記外部電極の周縁端部から５μｍ以内の領域における、前記結晶相の面積とガラス相の面積との関係を示す下記結晶相面積比率が７５〜９８％の範囲となるように前記結晶相を生成させる工程と
を備えていること特徴としている。
結晶相面積比率(％)＝{結晶相面積／(結晶相面積＋ガラス相面積)}×１００
【発明の効果】
【００１６】
本発明の積層セラミック電子部品は、上述のように、外部電極が少なくともＳｉを含有する無機物質を含み、外部電極の周縁端部における、積層セラミック素子を構成するセラミック層との界面に、少なくともＳｉ、Ｔｉ、およびＢａを含む結晶相を形成するとともに、外部電極の周縁端部から５μｍ以内の領域における、セラミック層との界面に形成された結晶相の面積とガラス相の面積との関係を示す結晶相面積比率の値が７５〜９８％の範囲になるようにしているので、外部電極の表面にめっき膜を形成する場合に、めっき液が外部電極の周縁端部と、積層セラミック素子を構成するセラミック層との界面に浸入しにくく、かつ、仮に外部電極の周縁端部とセラミック層との界面にめっき液が浸入したとしても、Ｓｉ、Ｔｉ、およびＢａを含む結晶相が、耐めっき液性に優れているため、めっき液のさらに奥への浸入を抑制、防止することが可能になる。
その結果、外部電極の周縁端部の近傍における、セラミック層からのセラミック構成成分の溶出を抑制することが可能になり、積層セラミック素子の強度低下やそれに起因する信頼性の低下などを引き起こすおそれの少ない、信頼性の高い積層セラミック電子部品を得ることができるようになる。【００１７】
また、本発明の積層セラミック電子部品の製造方法は、上述のように、導電性ペーストを焼き付けて外部電極を形成した後、上述の所定の条件で熱処理を施すことにより、外部電極の周縁端部における、積層セラミック素子を構成するセラミック層との界面に、少なくともＳｉ、Ｔｉ、およびＢａを含む結晶相を生成させるとともに、外部電極の周縁端部から５μｍ以内の領域における、結晶相の面積とガラス相の面積との関係を示す結晶相面積比率が７５〜９８％の範囲となるように結晶相を生成させるようにしているので、外部電極の表面にめっき膜を形成する場合にも、めっき液が外部電極の周縁端部と、セラミック層との界面に浸入しにくく、外部電極の回り込み先端部の近傍における、セラミック構成成分の溶出や、それに起因する積層セラミック素子の強度低下などを引き起こすことのない、信頼性の高い積層セラミック電子部品を確実に製造することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態にかかる積層セラミック電子部品の構成を模式的に示す斜視図である。
【図２】本発明の一実施形態にかかる積層セラミック電子部品の構成を模式的に示す断面図である。
【図３】一般的な積層セラミック電子部品（積層セラミックコンデンサ）の構成を示す断面図である。
【発明を実施するための形態】
【００１９】
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
【００２０】
［積層セラミックコンデンサ］
図１は本発明の一実施形態にかかる積層セラミック電子部品（ここでは積層セラミックコンデンサ）を示す斜視図、図２は図１のＡ−Ａ線断面図である。
【００２１】
図１，２に示すように、積層セラミックコンデンサ３０は、複数の内部電極３１ａ，３１ｂがセラミック層３２を介して積層された焼結済みの積層セラミック素子３３（セラミックコンデンサ素子）を備えている。
また、積層セラミック素子３３の両端面３４ａ，３４ｂに、内部電極３１ａ，３１ｂの一端側が交互に引き出されている。
【００２２】
そして、各内部電極３１ａ，３１ｂと導通するように、積層セラミック素子３３の両端面３４ａ，３４ｂには、一対の外部電極３５ａ，３５ｂが配設されている。
【００２３】
外部電極３５ａ，３５ｂは、積層セラミック素子３３の両端面３４ａ，３４ｂから、積層セラミック素子３３の側面３６に回り込むように形成されている。なお、直方体形状のセラミック素体３３は、４つの側面３６を備えており、外部電極３５ａ，３５ｂは、両端面３４ａ，３４ｂのそれぞれから、４つの側面３６に回り込んでいる。
【００２４】
また、この積層セラミックコンデンサ３０においては、外部電極３５ａ，３５ｂの回り込み部分の先端部（周縁端部）４４ａ，４４ｂと、積層セラミック素子３３を構成するセラミック層３２との界面に、図２に模式的に示すように、少なくともＳｉ、Ｔｉ、およびＢａとを含む結晶相Ｃと、ガラス相Ｇとが所定の割合で存在するように構成されている。
【００２５】
すなわち、外部電極３５ａ，３５ｂの回り込み部分の先端部（周縁端部）４４ａ，４４ｂから５μｍ以内の領域Ｒ（図２）における、外部電極３５ａ，３５ｂと積層セラミック素子３３を構成するセラミック層３２との界面に形成された結晶相Ｃの面積とガラス相Ｇの面積との関係を示す結晶相面積比率（結晶相面積比率(％)＝{結晶相面積／(結晶相面積＋ガラス相面積)}×１００）の値が７５〜９８％の範囲となるように構成されている。
【００２６】
なお、この積層セラミックコンデンサ３０において、セラミック層３２は、ＢａおよびＴｉを主成分とするペロブスカイト構造を有する誘電体セラミックから形成されており、また、内部電極３１ａ，３１ｂは、Ｎｉからなる卑金属電極である。
【００２７】
また、外部電極３５ａ，３５ｂは、Ｃｕ粉末を導電成分として、これにガラスフリットなどを配合した導電性ペーストを塗布して焼き付けることにより形成されたＣｕ焼き付け電極層である。
【００２８】
また、外部電極３５ａ，３５ｂ上には、Ｎｉめっき膜３６ａ，３６ｂが形成され、さらにＮｉめっき膜３６ａ，３６ｂ上にＳｎめっき膜３７ａ，３７ｂが形成されている。
【００２９】
［積層セラミックコンデンサの製造方法］
次に、本発明の実施形態にかかる積層セラミックコンデンサ３０の製造方法について説明する。
【００３０】
（１）まず、Ｂａ、Ｔｉを含むペロブスカイト型化合物からなるセラミック誘電体粉末に対し、有機バインダ、有機溶剤、可塑剤、および分散剤を所定の割合で配合して混合し、セラミックスラリーを調整する。
【００３１】
（２）それから、このセラミックスラリーを、樹脂フィルム上に、乾燥後の厚みが４．０μｍになるようにシート成形して、セラミックグリーンシートを作製する。
【００３２】
（３）次に、このセラミックグリーンシートに、焼成後の積層セラミック素子の大きさ（幅：３．２ｍｍ、長さ：１．６ｍｍ）に対応するようなパターンで、内部電極形成用の導電性ペーストを、乾燥後の厚みが２μｍになるようにスクリーン印刷する。
【００３３】
なお、内部電極形成用の導電性ペーストに用いられる導電成分（金属成分）に特別の制約はないが、卑金属粉末であるＮｉ、Ｎｉ合金、Ｃｕ、Ｃｕ合金などを用いたものを適宜用いることができる。
この実施形態では、平均粒径０．３μｍのＮｉ粉末５０重量部と、ブチルカルビトールにエチルセルロース１０重量部を溶解した樹脂溶液４５重量部と、残部の分散剤および増粘剤とを配合してなる導電性ペーストを用いた。
【００３４】
（４）それから、導電性ペーストをスクリーン印刷したセラミックグリーンシートを樹脂フィルムから剥離後、３５０枚重ねて、圧着することにより積層体を形成し、この積層体を所定の大きさにカットして個々の未焼成の積層セラミック素子（チップ）に分割する。
【００３５】
（５）そして、分割された個々の積層セラミック素子を、窒素雰囲気中、４００℃、１０ｈｒの条件で脱脂処理した後、窒素−水素−水蒸気混合雰囲気中、トップ温度１２００℃、酸素分圧１０-9〜１０-10ＭＰａの条件で焼成する。
【００３６】
（６）次に、得られた焼成後の積層セラミック素子に、Ｃｕ粉末７０重量部、ホウケイ酸亜鉛系ガラスフリットと石英とを８：２で混合したガラスフリット１０重量部、ブチルカルビトールにエチルセルロース２０重量部を溶かした樹脂溶液２０重量部を含有する導電性ペースト（外部電極ペースト）を、乾燥後の厚みが５０μｍになるようにディップ法により塗布し、乾燥させる。なお、塗布した導電性ペーストの厚みは、積層セラミック素子３３の両端面３４ａ，３４ｂにおける厚みである。
【００３７】
（７）その後、窒素−Ａｉｒ−水蒸気混合雰囲気もしくは窒素−水素−水蒸気混合雰囲気中、トップ温度８００℃、酸素起電力が２８０ｍＶの条件で焼成することにより、外部電極（Ｃｕ焼き付け電極層）を形成する。
【００３８】
（８）それから、外部電極（Ｃｕ焼き付け電極層）を形成した後の積層セラミック素子を、表１に示す条件で熱処理して、外部電極の周縁端部における、セラミック層との界面に、少なくともＳｉと、Ｔｉと、Ｂａとを含む結晶相と、ガラス相を所定の割合で生成させる。
なお、表１の試験番号１および２の試料は、熱処理条件が本発明の要件を満たさない比較例の試料であり、試験番号３〜８は、熱処理条件が本発明の要件を満たす実施例の試料である。
【００３９】
（９）次に、外部電極（Ｃｕ焼き付け電極層）上に、Ｎｉめっきを施して、外部電極を覆うようにＮｉめっき膜を形成し、さらにＮｉめっき膜上に、Ｓｎめっきを施して、Ｎｉめっき膜を覆うようにＳｎめっき膜を形成する。
これにより、図１，２に示すような構造を有する積層セラミックコンデンサが得られる。
【００４０】
［特性の評価］
上述のようにして作製した試料（積層セラミックコンデンサ）について、外部電極３５ａ，３５ｂの回り込み部分の先端部（周縁端部）４４ａ，４４ｂから５μｍ以内の領域Ｒ（図２）における、外部電極３５ａ，３５ｂと積層セラミック素子３３を構成するセラミック層３２との界面に形成された結晶相Ｃ（図２）とガラス相Ｇ（図２）の生成状態（結晶相面積比率）、結晶相の元素特性を調べるとともに、たわみ試験を行った。以下に説明を行う。
【００４１】
（１）結晶相およびガラス層の生成状態
外部電極の回り込み部分の先端部（周縁端部）から５μｍ以内の領域における、セラミック層との界面における結晶相およびガラス相の生成状態を調べるために、積層セラミックコンデンサの幅（Ｗ）方向中央部を、長さ（Ｌ）方向に沿って、厚み（Ｔ）方向に切断した断面（図２参照）の四隅の外部電極３５ａ，３５ｂの周縁端部４４ａ，４４ｂから５μｍ以内の領域Ｒを、ＦＩＢ（Focused Ion Beam）を用いて研磨処理した後、ＳＩＭ（Secondary Ion Microscopy）を用いて観察した。
【００４２】
観察したＳＩＭ像のチャネリングコントラストの違いから、外部電極の周縁端部から５μｍ以内の領域における、セラミック層との界面における結晶相およびガラス相の面積の関係を調べた。
【００４３】
また、結晶相と判定した箇所については、その箇所をＦＩＢ加工で切り取り、ＴＥＭ(Transmission Electron Microscope)を用いてスポット回折を行い、結晶ピークがあることを確認した。
また、ガラス相と判定した箇所についても、同様にその箇所をＦＩＢ加工で切り取り、ＴＥＭを用いてスポット回折を行い、結晶ピークがないことを確認した。
【００４４】
また、ＳＩＭ像から判断した結晶相およびガラス相をマーキングし、画像処理によりそれぞれの面積を算出し、下記式により結晶相面積比率の平均を求めた（少数点以下は四捨五入して算出）。
結晶相面積比率(％)＝{結晶相面積／(結晶相面積＋ガラス相面積)}×１００
その結果を表１に併せて示す。
【００４５】
（２）結晶相の元素特性
外部電極の周縁端部から５μｍ以内の領域における外部電極と、セラミック層との界面における結晶相の組成を調べるために、積層セラミックコンデンサの幅（Ｗ）方向中央部を、長さ（Ｌ）方向に沿って、厚み（Ｔ）方向に切断した断面（図２参照）の四隅の、外部電極とセラミック層との界面をＦＩＢを用いて研磨処理した後、ＦＥ−ＷＤＸ（Field-Emission Wavelength-Dispersive X-ray Spectrometry）を用いて定性分析を行い、Ｓｉ、Ｂａ、Ｔｉ元素の存在を調べた。その結果を表１に併せて示す。
【００４６】
【表１】
2014057751.tif 000003
【００４７】
（３）たわみ試験
ガラスエポキシ基板に上述のようにして作製した積層セラミックコンデンサ（試料）をはんだ実装し、１．０ｍｍ／ｓの速さで荷重を加え、たわみ量が１．５ｍｍに達してから５±１ｓ間保持した。その後、積層セラミックコンデンサを断面研磨し、研磨面を観察してクラックの発生の有無を調べた。そして、試験に供した試料に対するクラックの発生の認められた試料の数からクラックの発生率を算出した（ｎ＝２０）。その結果を表１に併せて示す。
【００４８】
表１に示すように、外部電極（Ｃｕ焼き付け電極層）を形成した後の熱処理（結晶相を生成させるための熱処理）を行っていない試験番号１の試料と、熱処理は行っているが、熱処理時の条件（トップ温度および雰囲気の酸素起電力）が本発明の要件を満たさない試験番号２の試料の場合、たわみ試験において、高い割合でクラックが発生することが確認された。
【００４９】
一方、本発明の要件を満たす条件下で熱処理を行った、試験番号３〜８の試料は、外部電極の回り込み部分の先端部（周縁端部）から５μｍ以内の領域における、外部電極とセラミック層との界面の結晶相面積比率が、７５〜９８％の範囲にあること、および、たわみ試験の結果が良好であることが確認された。
【００５０】
また、上記結晶相は、少なくともＳｉ、Ｂａ、およびＴｉを含む結晶相であることが確認された。なお、この結晶相は、Ｎｉめっき液に溶出しないことから、結晶相が増えることにより、結果として外部電極の回り込み部分の先端部（周縁端部）の耐Ｎｉめっき液性が向上し、強度が向上する。
【００５１】
なお、この実施形態では、結晶相面積比率の上限が９８％となっているが、これはこの実施形態の作製方法では、結晶相面積比率が９８％までの試料しか作製することができなかったことによる。
【００５２】
上記実施形態では、結晶相に含まれるＳｉが導電性ペースト（外部電極ペースト）から供給され、ＴｉとＢａが積層セラミック素子を構成するセラミック層から供給される場合（すなわち、導電性ペーストに由来するＳｉと、セラミック層に由来するＴｉとＢａとを含む結晶相が形成される場合）を例にとって説明したが、本発明においては、結晶相を構成するＳｉ、Ｔｉ、およびＢａは、外部電極形成用材料（外部電極ペースト）に含まれていてもよく、また、積層セラミック素子を構成するセラミック層に含まれていてもよい。
【００５３】
また、Ｓｉ、Ｔｉ、およびＢａの任意の一部が、外部電極形成用材料（外部電極ペースト）に含まれており、残りが、セラミック層に含まれていてもよい。
【００５４】
例えば、具体的な例として、Ｓｉ、Ｔｉ、およびＢａのすべてが、外部電極形成用材料（外部電極ペースト）を構成するガラス成分に含まれていてもよい。外部電極ペーストの特性を改善する目的で、外部電極ペーストを構成するガラス材料として、ＴｉやＢａを添加したホウケイ酸系ガラスを用いる場合などにおいては、積層セラミック素子を構成するセラミック層として、ＴｉやＢａを含まないセラミック材料を用いることが可能である。
【００５５】
本発明は、さらにその他の点においても、上記実施形態に限定されるものではなく、積層セラミック電子部品を構成する内部電極や外部電極の具体的な配設態様やめっき膜を形成する場合の具体的な条件などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【符号の説明】
【００５６】
３０              積層セラミックコンデンサ
３１ａ，３１ｂ    内部電極
３２              セラミック層
３３              焼結済みの積層セラミック素子
３４ａ，３４ｂ    セラミックコンデンサ素子の両端面
３５ａ，３５ｂ    外部電極
３６              積層セラミック素子の側面
３６ａ，３６ｂ    Ｎｉめっき膜
３７ａ，３７ｂ    Ｓｎめっき膜
４４ａ，４４ｂ    外部電極の回り込み部分の先端部（周縁端部）
Ｃ                結晶相
Ｇ                ガラス相
Ｒ                外部電極の周縁端部から５μｍ以内の領域
Ｌ                積層セラミックコンデンサの長さ
Ｔ                積層セラミックコンデンサの厚み
Ｗ                積層セラミックコンデンサの幅
【図１】
2014057751.tif 000004
【図２】
2014057751.tif 000005
【図３】
2014057751.tif 000006
【国際調査報告】
2014057751.tif 000007
2014057751.tif 000008
2014057751.tif 000009
2014057751.tif 000010