(57)【要約】  主電流ライン（４１）に設けられ、インダクタ（Ｌ１）、ＦＥＴ（１１）及びダイオード（Ｄ１）を有する降圧コンバータと、ＦＥＴ（１１）を駆動するドライブ回路（３０）と、ドライブ回路（３０）へ印加する駆動電圧を印加伝送する駆動電圧ライン（４２）と、主電流ライン（４１）及び駆動電圧ライン（４２）の間に接続されたキャパシタ（Ｃ１）と、主電流ライン（４１）の電位を基準とし、入力電圧を定電圧化して、駆動電圧ライン（４２）に供給する定電圧回路（２０）と、定電圧回路（２０）による定電圧化後の電圧より高い外部制御電圧を、駆動電圧ライン（４２）へ印加伝送するブートストラップダイオード（Ｄ２）とを備える。これにより、入力電源のオフ期間が短期間であっても、動作開始時のスイッチ素子のスイッチング制御を確実に行い、所望の出力電圧が得られるスイッチング電源装置を提供する。
2013187269.tif 000002
【特許請求の範囲】
【請求項１】
入力端子及び出力端子を接続する主電流ラインと、
前記主電流ラインに設けられ、インダクタ、スイッチ素子及び第１のダイオードを有する降圧コンバータと、
前記スイッチ素子を駆動する駆動回路と、
前記駆動回路へ駆動電圧を印加する駆動電圧ラインと、
前記主電流ライン及び前記駆動電圧ラインの間に接続されたキャパシタと、
外部から入力される外部制御電圧を前記駆動電圧ラインへ印加するブートストラップダイオードと、
前記主電流ラインの電位を基準とし、前記入力端子から入力される入力電圧を定電圧化して、前記外部制御電圧より低い電圧を前記駆動電圧ラインに供給する定電圧回路と、
を備えるスイッチング電源装置。
【請求項２】
前記定電圧回路は、
コレクタ及びベースが前記入力端子に接続され、エミッタが前記駆動電圧ラインに接続されたトランジスタと、
アノードが前記主電流ラインに接続され、カソードが前記トランジスタのベースに接続されたツェナーダイオードと、
を有する請求項１に記載のスイッチング電源装置。
【請求項３】
前記入力端子と前記定電圧回路との間に設けられ、前記定電圧回路からの逆流電流を防止する第２のダイオードを備える、請求項１又は２に記載のスイッチング電源装置。
【請求項４】
前記駆動電圧ラインと前記定電圧回路との間に設けられ、前記定電圧回路からの逆流電流を防止する第３のダイオードを備える、請求項１から３の何れかに記載のスイッチング電源装置。
【請求項５】
前記降圧コンバータは、出力側にＬＥＤが接続されている、請求項１から請求項４の何れかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関し、特にブートストラップ回路を備えるスイッチング電源装置に関するものである。
【背景技術】
【０００２】
従来、降圧コンバータなどのスイッチング電源装置において、ブートストラップ回路を備えたものがある。特許文献１には、降圧コンバータを備えたスイッチング電源装置が開示されている。降圧コンバータのスイッチ素子は回路上、ハイサイドのスイッチ素子であるので、その制御のためには、グランドレベルより高い電位側を基準とする制御電圧を生成する必要があり、そのためにダイオード及びコンデンサを備えたブートストラップ回路が設けられている。【０００３】
特許文献２では、直流電源の両端に直列に２個の半導体スイッチ素子を制御信号により交互にオン／オフさせて、２個のスイッチング素子の中点に接続された負荷に電力を供給する回路において、直流電源のハイサイド側に接続されたスイッチング素子を駆動するための電源を供給するために、ブートストラップ回路を用いた駆動回路が示されている。ローサイド側スイッチング素子がオンすると、補助電源からダイオードを介してブートストラップ回路のキャパシタに充電が行われる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−５６７７６号公報
【特許文献２】特開２００７−６２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の回路構成では、ブートストラップ回路のキャパシタには入力電圧が直接充電されるため、ＦＥＴドライブ回路の耐圧を超える大きい入力電圧が入力されるような場合、特許文献１に係る降圧コンバータは適用出来ないといった問題がある。また、特許文献２の回路では、ローサイド側のスイッチング素子がオンすることによりブートストラップ回路のキャパシタに充電が行われるため、このブートストラップ回路をダイオード整流の降圧コンバータに適用した場合、コンバータが一旦停止させて再起動させたような場合であって、出力側にあるキャパシタ又は負荷等の電荷が放電しきれず、電荷が残留している状態で起動された場合には、ブートストラップ回路のキャパシタには入力電圧が充電されなくなり、ブートストラップ回路として機能せず、スイッチ素子を確実に駆動できないといった問題もある。【０００６】
そこで、本発明の目的は、入力電源のオフ期間が短期間であっても、ブートストラップ回路のキャパシタの充電を可能とし、オフ期間後の動作開始時のスイッチ素子のスイッチング制御を可能とし、所望の出力電圧が得られるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係るスイッチング電源装置は、入力端子及び出力端子を接続する主電流ラインと、前記主電流ラインに設けられ、インダクタ、スイッチ素子及び第１のダイオードを有する降圧コンバータと、前記スイッチ素子を駆動する駆動回路と、前記駆動回路へ駆動電圧を印加する駆動電圧ラインと、前記主電流ライン及び前記駆動電圧ラインの間に接続されたキャパシタと、外部から入力される外部制御電圧を前記駆動電圧ラインへ印加するブートストラップダイオードと、前記主電流ラインの電位を基準とし、前記入力端子から入力される入力電圧を定電圧化して、前記外部制御電圧より低い電圧を前記駆動電圧ラインに供給する定電圧回路とを備えることを特徴とする。【０００８】
この構成では、ブートストラップ回路のキャパシタに充電された電圧により、主電流ラインを基準とする駆動電圧が駆動回路に供給されるので、スイッチ素子の制御に必要な電圧を得ることができる。初期の起動時など、駆動電圧ラインの電位が例えばグランド電位であるとき、外部制御電圧によりブートストラップ回路のキャパシタが充電される。このとき定電圧回路が供給する電圧は外部制御電圧よりも低いので、ブートストラップ回路のキャパシタは定電圧回路からは充電されない。【０００９】
また定常動作時においても、スイッチング動作によりブートストラップ回路のキャパシタの基準電位がグランド電位となった際に、外部制御電圧でブートストラップ回路のキャパシタが充電される。このときでも定電圧回路が供給する電圧は外部制御電圧よりも低いので、キャパシタは定電圧回路からは充電されない。しかし、その後、主電流ラインが定常電位となったときは、キャパシタは既に外部制御電圧で充電されているので、このときでも定電圧回路からは充電されない。その後、スイッチング電源装置が一旦停止され、出力端子間電圧が高い（平滑キャパシタに電圧が残留している）状態の場合には、外部制御電圧でブートストラップ回路のキャパシタを充電することはできないが、入力端子間電圧は出力端子間電圧よりも高くなるので（降圧コンバータであるので）、主電流ラインを基準電位とする定電圧回路によってブートストラップ回路のキャパシタが充電される。【００１０】
このように、スイッチング電源装置が一旦停止した後の短時間での再起動の場合のように、出力端子間電圧が高い（平滑キャパシタに電圧が残留している）状態の場合に限り、主電流ラインを基準電位とする定電圧回路から定電圧化された電圧によってブートストラップ回路のキャパシタが充電され、駆動回路へ駆動電圧が印加されて、再起動が可能となる。定常動作時には定電圧回路が動作しないので、定常動作時における定電圧回路での抵抗損失が無く、高効率化が図れる。【００１１】
前記定電圧回路は、コレクタ及びベースが前記入力端子に接続され、エミッタが前記駆動電圧ラインに接続されたトランジスタと、アノードが前記主電流ラインに接続され、カソードが前記トランジスタのベースに接続されたツェナーダイオードとを有することが好ましい。【００１２】
この構成では、部品数の少ない回路で、かつ、安定化した定電圧を駆動電圧ラインへ供給できる。【００１３】
前記スイッチング電源装置は、前記入力端子と前記定電圧回路との間に設けられ、前記定電圧回路からの逆流電流を防止する第２のダイオードを備えていることが好ましい。【００１４】
この構成では、逆バイアスの印加を防止でき、他の素子の破損等を防ぐことができる。【００１５】
前記スイッチング電源装置は、前記駆動電圧ラインと前記定電圧回路との間に設けられ、前記定電圧回路からの逆バイアスの印加を防止する第４のダイオードを備えていることが好ましい。【００１６】
この構成では、逆バイアスの印加を防止でき、他の素子の破損等を防ぐことができる。【００１７】
前記降圧コンバータは、出力側にＬＥＤが接続されている構成が好ましい。【００１８】
この構成では、ＬＥＤを短時間にオンオフさせてもＬＥＤを確実に点灯させることができる。
【発明の効果】
【００１９】
本発明によれば、スイッチング電源装置が一旦停止した後の短期間の再起動時であっても、ブートストラップ回路のキャパシタを所定の駆動電圧に充電できる。このため、スイッチング電源装置の動作開始時に降圧コンバータのスイッチ素子を確実にスイッチング制御でき、所望の出力を得ることができる。
【図面の簡単な説明】
【００２０】
【図１】実施形態１に係るスイッチング電源装置の回路図。
【図２】実施形態２に係るスイッチング電源装置の回路図。
【発明を実施するための形態】
【００２１】
（実施形態１）
図１は実施形態１に係るスイッチング電源装置の回路図を示す。本実施形態に係るスイッチング電源装置１０１は、入力端子Ｐｉ（＋），Ｐｉ（−）から入力される入力電圧Ｖｉを降圧コンバータで降圧して、出力端子Ｐｏ（＋），Ｐｏ（−）から出力電圧Ｖｏを出力する。入力端子Ｐｉ（＋），Ｐｉ（−）には直流電圧源Ｅが接続されている。出力端子Ｐｏ（＋），Ｐｏ（−）には、ＬＥＤ等、定電流駆動する負荷が接続されている。以下の説明では、入力端子Ｐｉ（＋）と出力端子Ｐｏ（＋）とを接続する線路は、主電流ライン４１という。
【００２２】
スイッチング電源装置１０１の降圧コンバータは、ｎ型ＭＯＳ−ＦＥＴ（以下、ＦＥＴという）１１、インダクタＬ１及びダイオードＤ１を備えている。ＦＥＴ１１は本発明のスイッチ素子に相当し、ダイオードＤ１は、本発明の第１のダイオードに相当する。
【００２３】
ＦＥＴ１１及びインダクタＬ１は直列接続され、主電流ライン４１に設けられている。より詳しくは、ＦＥＴ１１のドレインは入力端子Ｐｉ（＋）に接続し、ソースはインダクタＬ１を介して出力端子Ｐｏ（＋）に接続している。ダイオードＤ１のカソードはＦＥＴ１１及びインダクタＬ１の接続点に接続し、アノードは、入力端子Ｐｉ（−）と出力端子Ｐｏ（−）とを繋ぐグランドラインに接続している。
【００２４】
スイッチング電源装置１０１は、ドライブ回路３０、レベルシフト回路３１及び制御回路３２を備えている。ドライブ回路３０は本発明の駆動回路に相当する。
【００２５】
制御回路３２は、例えば、グランドラインに設けられた抵抗（不図示）等を介して出力電流を検出し、所定の出力電流Ｉｏが得られるよう、ＦＥＴ１１をスイッチング制御するための駆動信号をレベルシフト回路３１へ出力する。制御回路３２は、外部電源ライン４３を通じて入力される外部制御電圧Ｖｃｃにより動作する。なお、外部電源ライン４３には、デカップリングコンデンサ又は平滑容量としてのキャパシタＣ２が接続されている。
【００２６】
レベルシフト回路３１は、制御回路３２から出力された駆動信号のレベルシフトを行い、ドライブ回路３０へ出力する。
【００２７】
ドライブ回路３０は、レベルシフト回路３１でレベルシフトされた駆動信号に基づいて、ＦＥＴ１１をスイッチング制御する。このとき、ドライブ回路３０は、ブートストラップ回路１０によって駆動信号の電圧レベルを底上げし、ＦＥＴ１１のゲートへ印加する。ブートストラップ回路１０からドライブ回路３０へは、駆動電圧ライン４２を通じて駆動電圧が供給される。
【００２８】
ブートストラップ回路１０は、キャパシタＣ１及びブートストラップダイオードＤ２を有している。キャパシタＣ１は、駆動電圧ライン４２及び主電流ライン４１の間に接続されている。ブートストラップダイオードＤ２は、カソードが駆動電圧ライン４２に接続され、アノードが外部電源ライン４３に接続されている。
【００２９】
また、スイッチング電源装置１０１は、主電流ライン４１の電位を基準として、入力電圧Ｖｉを定電圧Ｖｂに定電圧化して駆動電圧ライン４２へ供給する定電圧回路２０を備えている。定電圧回路２０は、抵抗Ｒ１、トランジスタ１２及びツェナーダイオードＤｚを有している。トランジスタ１２は、ベースが抵抗Ｒ１を介して入力端子Ｐｉ（＋）に接続され、コレクタが入力端子Ｐｉ（＋）に接続され、エミッタが駆動電圧ライン４２に接続されている。ツェナーダイオードＤｚは、ツェナー電圧がほぼ定電圧Ｖｂに等しく、アノードが主電流ライン４１に接続され、カソードがトランジスタ１２のベースに接続されている。
【００３０】
本実施形態では、外部制御電圧Ｖｃｃは、定電圧回路２０のツェナーダイオードＤｚのツェナー電圧（定電圧Ｖｂ）より高く設定してある。以下、具体的に数値を挙げてスイッチング電源装置１０１の動作を説明する。入力電圧Ｖｉは８０Ｖ、出力電圧Ｖｏは５０Ｖ、外部制御電圧Ｖｃｃは１５Ｖ、定電圧Ｖｂは１２Ｖとする。
【００３１】
スイッチング電源装置１０１の定常動作時には、ＦＥＴ１１のスイッチング制御が行われるため、キャパシタＣ１が充電される基準電位となる、主電流ライン４１におけるダイオードＤ１のカソードの電位は、ＦＥＴ１１のオンオフにより変動する。例えば、ＦＥＴ１１がオンの場合、ダイオードＤ１のカソードの電位はＶｉｎ（８０Ｖ）となり、ＦＥＴ１１がオフの場合、ダイオードＤ１のカソードの電位はほぼグランド電位となる。
【００３２】
したがって、ＦＥＴ１１がオフのときに、外部電源ライン４３からブートストラップダイオードＤ２を通る経路ＡでキャパシタＣ１には１５Ｖの外部制御電圧Ｖｃｃが充電される。定電圧回路２０による１２Ｖの定電圧Ｖｂからは、キャパシタＣ１は充電されない。このように、スイッチング電源装置１０１の定常動作時には、外部電源ライン４３からキャパシタＣ１に電圧が充電され、その充電電圧が駆動電圧として、ドライブ回路３０に供給される。これにより、ドライブ回路３０に対して駆動電圧が供給され、ドライブ回路３０はＦＥＴ１１のゲート・ソース間にドライブ電圧を印加することができ、ＦＥＴ１１を確実にスイッチング制御できる。
【００３３】
また、スイッチング電源装置１０１が動作停止し、オフ期間が十分に長い場合、キャパシタＣｏの電荷は放電されて、キャパシタＣｏの電荷の残留はないため、ダイオードＤ１のカソード電位はほぼグランド電位となり、キャパシタＣ１には外部電源ライン４３からブートストラップダイオードＤ２を通る経路Ａで１５Ｖの外部制御電圧Ｖｃｃが充電される。
【００３４】
一方で、スイッチング電源装置１０１が動作停止し、短期間のオフ期間で再起動する場合、キャパシタＣｏの電荷が放電しきれずに、キャパシタＣｏに電荷が残留することがある。特に、負荷がＬＥＤ等のダイオード特性を有する場合、一定以上の電圧がかからないと電流が流れないため、キャパシタＣｏは放電しにくい。そのため、例えば主電流ライン４１の電位を１３Ｖとすると、外部電源ライン４３は、主電流ライン４１及び駆動電圧ライン４２とほぼ同電位となる。この場合、ブートストラップダイオードＤ２は、キャパシタＣｏの電荷の残留がなくなるまでの間、非導通となり、キャパシタＣ１には、外部制御電圧Ｖｃｃによっては充電されない。
【００３５】
しかし、このように主電流ライン４１の電位が高い場合であっても、ＦＥＴ１１のオフ期間に、トランジスタ１２は主電流ライン４１を基準電位としてツェナー電圧（定電圧Ｖｂの１２Ｖ）分高い電位で動作する。このため、定電圧回路２０のトランジスタ１２が動作し、８０Ｖの入力電圧Ｖｉの定電圧化後の１２Ｖの定電圧Ｖｂが、トランジスタ１２からキャパシタＣ１を通る経路Ｂで、キャパシタＣ１には１２Ｖの定電圧Ｖｂが充電される。
【００３６】
以上のように、スイッチング電源装置１０１が動作停止し、短期間のオフ期間後に再起動する場合であっても、定電圧回路２０によりブートストラップ回路１０のキャパシタＣ１に電圧を充電できる。このため、ドライブ回路３０はＦＥＴ１１を安定的にスイッチング制御できる。
【００３７】
また、仮に定電圧回路２０による定電圧化後の定電圧ＶｂでキャパシタＣ１を常時充電する構成とした場合、定電圧回路２０で抵抗損失が発生する。しかし、本実施形態では、定常動作時には、定電圧回路２０による定電圧化後の電圧より高い外部制御電圧ＶｃｃからキャパシタＣ１を充電するため、定電圧回路２０は動作せず、前記抵抗損失を低減できる。
【００３８】
（実施形態２）
図２は実施形態２に係るスイッチング電源装置の回路図を示す。本実施形態に係るスイッチング電源装置１０２は、実施形態１と基本的な回路構成は同じである。以下、実施形態１と相違する点について説明する。
【００３９】
入力端子Ｐｉ（＋）と定電圧回路２０との間にダイオード（本発明の第２のダイオード）Ｄ３と抵抗Ｒ２が設けられている。ダイオードＤ３は、アノードが入力端子Ｐｉ（＋）に接続され、カソードが抵抗Ｒ２及び抵抗Ｒ１を介してトランジスタ１２のベースに接続されている。また、トランジスタ１２のコレクタは、抵抗Ｒ３を介して抵抗Ｒ２に接続されている。ブートストラップ回路１０のブートストラップダイオードＤ２には、抵抗Ｒ４が直列接続されている。また、トランジスタ１２のエミッタと駆動電圧ライン４２の間にダイオード（本発明の第３のダイオード）Ｄ４が設けられている。
【００４０】
上記のダイオードＤ３は、定電圧回路２０に逆バイアスが印加されることを防止することを目的としている。例えば入力電圧Ｖｉが急激に低下した場合、ＦＥＴ１１のボディダイオードの作用により入力端子Ｐｉ（＋）とダイオードＤ１のカソードは同電位になるが、キャパシタＣ１には電荷が残っている場合、定電圧回路に逆バイアスが印加される。しかし、ダイオードＤ３を設けることで、トランジスタ１２のベース・エミッタ間が逆バイアス電圧で破壊されることを防止できる。また、抵抗Ｒ２，Ｒ３，Ｒ４は過電流防止のための素子であり、各素子の破壊を防止できる。
【００４１】
ダイオードＤ４は、定電圧回路２０に逆バイアスが印加されることを防止する。実施形態１に記載の通り、外部制御電圧Ｖｃｃは、定電圧回路２０のツェナーダイオードＤｚのツェナー電圧（定電圧Ｖｂ）より高く設定してあるため、トランジスタ１２のベース・エミッタ間には逆バイアスが印加される。しかし、ダイオードＤ４を設けることで、トランジスタ１２のベース・エミッタ間が逆バイアス電圧で破壊されることを防止できる。
【００４２】
以上、スイッチング電源装置の具体的構成などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。
【符号の説明】
【００４３】
１０−ブートストラップ回路
１１−ＦＥＴ（スイッチ素子）
１２−トランジスタ
２０−定電圧回路
３０−ドライブ回路
３１−レベルシフト回路
３２−制御回路
４１−主電流ライン
４２−駆動電圧ライン
４３−外部電源ライン
１０１，１０２−スイッチング電源装置
Ｃ１−キャパシタ
Ｄ１−ダイオード（第１のダイオード）
Ｄ２−ブートストラップダイオード
Ｄ３−ダイオード（第２のダイオード）
Ｄ４−ダイオード（第３のダイオード）
Ｄｚ−ツェナーダイオード
Ｌ１−インダクタ
【図１】
2013187269.tif 000003
【図２】
2013187269.tif 000004
【手続補正書】
【提出日】平成27年8月24日(2015.8.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力電圧を入力する入力端子、及び出力電圧を出力する出力端子を接続する主電流ラインと、
前記主電流ラインに設けられ、インダクタ、スイッチ素子及び第１のダイオードを有する降圧コンバータと、
前記スイッチ素子を駆動する駆動回路と、
前記駆動回路へ駆動電圧を印加する駆動電圧ラインと、
前記主電流ライン及び前記駆動電圧ラインの間に接続されたキャパシタと、
外部から入力される外部制御電圧を前記駆動電圧ラインへ印加するブートストラップダイオードと、
前記主電流ラインの電位を基準とし、前記入力電圧を定電圧化して、前記外部制御電圧より低い電圧を前記駆動電圧ラインに供給する定電圧回路と、
を備えるスイッチング電源装置。
【請求項２】
前記定電圧回路は、
コレクタ及びベースが前記入力端子に接続され、エミッタが前記駆動電圧ラインに接続されたトランジスタと、
アノードが前記主電流ラインに接続され、カソードが前記トランジスタのベースに接続されたツェナーダイオードと、
を有する請求項１に記載のスイッチング電源装置。
【請求項３】
前記入力端子と前記定電圧回路との間に設けられ、前記定電圧回路からの逆流電流を防止する第２のダイオードを備える、請求項１又は２に記載のスイッチング電源装置。
【請求項４】
前記駆動電圧ラインと前記定電圧回路との間に設けられ、前記定電圧回路からの逆流電流を防止する第３のダイオードを備える、請求項１から３の何れかに記載のスイッチング電源装置。
【請求項５】
前記降圧コンバータは、出力側にＬＥＤが接続されている、請求項１から請求項４の何れかに記載のスイッチング電源装置。
【国際調査報告】
2013187269.tif 000005
2013187269.tif 000006
2013187269.tif 000007
2013187269.tif 000008