(57)【要約】  ランプ生成回路（２７）は、ゲイン制御信号の上位ビット値に応じて２のべき乗で逓倍した傾きのランプ波形を発生させる参照信号発生回路（３）と、マイナスゲイン設定時には、下位ビットで表されるコード範囲を２＾ｍ（ｍは自然数）に区分した分割エリアに応じた２＾ｍ種類の分周クロックを選択出力するクロック制御回路（６）と、ゲイン制御信号値に応じてランプ波形のための開始電圧と終了電圧とを設定し、マイナスゲイン設定時には、隣接分割エリア間のランプ駆動クロックの周期比と、基準ゲイン設定時のランプ信号振幅及び各分割エリアにおける最大ランプ信号振幅の比とが等しくなるように、各分割エリアのランプ信号振幅を設定する可変ゲイン回路（２）と、減衰比を設定する減衰器（４）とを備える。
2013179615.tif 000002
【特許請求の範囲】
【請求項１】
単位時間の変化量が一定であるステップ電圧を、ゲイン制御信号の上位ビット値に応じて入力クロック周波数が所定の２のべき乗で逓倍されたランプ駆動クロックに同期させて、所定の開始電圧から所定の終了電圧まで出力することによりランプ波形を発生させる参照信号発生回路と、
（１）ゲイン制御信号値が基準ゲイン設定値より低いマイナスゲインを示す場合、前記ゲイン制御信号の下位ビットで表されるコード範囲が２＾ｍ（ｍ＞０の整数）に区分された分割エリアを、前記基準ゲイン設定時のゲイン制御信号値に近いものから順に、及び、ベースクロックを１／｛２＾（ｍ＋１）−ｎ｝（０≦ｎ＜２＾ｍの整数）に分数分周した２＾ｍ種類の分周クロックを、周波数の低い順に、前記分割エリアに対する前記参照信号発生回路の入力クロックとして１対１に対応付けて、前記分割エリアに応じた前記参照信号発生回路の入力クロックを選択出力し、（２）前記ゲイン制御信号値が前記基準ゲイン設定値以上のプラスゲインである場合、前記分周した２＾ｍ種類の分周クロックのうちの最も周波数の低いクロックを、前記参照信号発生回路の入力クロックとして選択し出力するクロック制御回路と、  
前記クロック制御回路から選択出力される前記参照信号発生回路の入力クロックと、前記基準ゲイン設定時の前記参照信号発生回路の入力クロックとの周期比に等しい倍率に制御された基準電圧を出力する基準電圧制御回路と、
（１）前記ゲイン制御信号値が前記基準ゲイン設定値である場合のランプ信号の傾斜と前記ゲイン制御信号値が任意のゲイン設定値である場合のランプ信号の傾斜との比で定められる増幅率が、前記ゲイン制御信号値に対して線形となるように、ランプ信号振幅を指数関数的に制御し、（２）前記基準電圧制御回路から出力された前記基準電圧を受けて、前記ゲイン制御信号値が前記マイナスゲインを示す場合、隣接する前記分割エリア間の前記ランプ駆動クロックの周期比と、前記基準ゲイン設定時のランプ信号振幅及び各分割エリアにおける最大ランプ信号振幅の比とが等しくなるように、各分割エリアのランプ波形を規定する前記開始電圧と前記終了電圧とを設定する可変ゲイン回路と、
前記参照信号発生回路の後段に接続され、前記参照信号発生回路で発生した前記ランプ波形を減衰させることによりランプ信号を出力する減衰器とを備える
ランプ生成回路。
【請求項２】
前記減衰器は、
（１）前記ゲイン制御信号値が前記マイナスゲインを示す場合には、減衰比を所定値に固定し、（２）前記ゲイン制御信号値が前記基準ゲイン設定値以上のプラスゲインを示す場合には、前記減衰比を可変制御して前記増幅率を含めた系全体の増幅率が前記ゲイン制御信号値に対して線形となるように前記減衰比を設定し、（３）当該減衰比により前記参照信号発生回路で発生した前記ランプ波形を減衰させることによりランプ信号を出力する
請求項１に記載のランプ生成回路。
【請求項３】
前記参照信号発生回路は、
複数の単位抵抗が直列に接続されたラダー抵抗列と、
前記ラダー抵抗列の各接続点である各分圧点を選択するスイッチと、
前記スイッチの開閉を切り換えるシフトレジスタとを備え、
前記シフトレジスタは、（１）前記スイッチにより選択された前記分圧点の電圧が連続的に発生してランプ波形が発生するように、前記ラダー抵抗列の両端のいずれか一方に近い側の前記スイッチから前記ランプ駆動クロックに同期して順次スイッチ開閉を切り替え、（２）さらに、複数のフリップフロップとセレクタとが交互に縦列に接続され、前記ゲイン制御信号の上位ビット値に応じて前記セレクタを制御することにより、前記複数のフリップフロップのうち連続する２のべき乗個のフリップフロップごとの前記分圧点が前記ランプ駆動クロックに同期して切り替わり、（３）前記シフトレジスタによる２のべき乗個のフリップフロップごとの前記分圧点の電圧の発生により、前記ゲイン制御信号の上位ビット値に応じて、前記ランプ波形の傾斜を２のべき乗倍ごとに可変させる
請求項１または２に記載のランプ生成回路。
【請求項４】
前記減衰比は、前記ゲイン制御信号値が前記プラスゲインを示す場合、前記ゲイン制御信号の上位ビット値に応じて２のべき乗比で可変制御される
請求項２に記載のランプ生成回路。
【請求項５】
請求項１〜４のいずれか１項に記載のランプ生成回路と、
光電変換素子を含む単位画素が行列状に２次元配置されるとともに、前記単位画素の行列状配置に対して列毎に列信号線が配線されてなる画素アレイ部と、
前記画素アレイ部の各単位画素を行毎に選択制御する行走査部と、
前記行走査部によって選択制御された行の単位画素から前記列信号線を介して出力されるアナログ信号と参照信号である前記ランプ信号とを比較する比較器と、
上記比較器の比較開始時刻から比較器の出力が反転するまでの時間をカウントするカウンタと、
列毎に配置され、上記カウンタでカウントされた値を保持するデジタルメモリと、
外部システムより入力されるマスタークロック及び制御情報を基に、前記ランプ信号生成用のベースクロック、タイミング信号及び前記ゲイン制御信号を生成するタイミング制御部とを備え、
前記ランプ生成回路は、
前記ベースクロック及び前記ゲイン制御信号を受けて前記ランプ信号を発生する
固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサに代表される固体撮像素子に適用可能なアナログデジタル変換回路（以下ＡＤＣと表記）、特にシングルスロープ型（あるいは、積分型、カウンタ型とも呼ばれる）ＡＤＣを搭載した固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、デジタルカメラにおいては、コンパクト機から一眼レフ機に至るまで、高速連写や動画撮影が標準機能として搭載され普及している。【０００３】
高画素の撮像素子の画像データを高速に読み出す方式として、画素配列の各列にＡＤＣを内蔵し、水平走査期間内に画素配列一行分の画素出力信号のＡＤ変換を一度に処理する列並列ＡＤ変換方式が一般的に利用されている。この場合のＡＤＣの回路方式としては、画素ピッチで決まる各列幅の領域に収まる回路規模の小さいシングルスロープ型ＡＤＣ（以後ＳＳ−ＡＤＣと記載）が一般的によく用いられている。ＳＳ−ＡＤＣは、カウンタのカウント値と相関を持ったランプ信号を参照信号としてコンパレータに入力し、アナログ信号と参照ランプ信号との一致をコンパレータが検知した時点でのカウント値を、ＡＤ変換結果として出力するものである。【０００４】
一方、固体撮像素子が高解像度になってきたことで、低ノイズ化が望まれている。一般に、固体撮像装置から発生するノイズとしては、ＦＰＮ（Ｆｉｘｅｄ  Ｐａｔｔｅｒｎ  Ｎｏｉｓｅ）とランダムノイズとに大別できる。ＦＰＮについては、発生する列がデバイス毎に固定していることから、固体撮像装置の後段でのデジタル信号処理による補正技術により、デバイス毎に最適化されて大部分を除去できる。ランダムノイズについては、補正処理は困難であるが、一般的に正規分布に従い、画面全体にランダムに現れるノイズのため、視覚的には認識しづらいものである。しかし、ＳＳ−ＡＤＣの参照ランプ信号に重畳するノイズが主要因となるランダムノイズ成分は、ノイズが発生する行とレベルとが不規則である。このことから、画面の縦方向への分布は正規分布に従わず、ランダムな横線ノイズとして目だってしまう特徴をもつ。【０００５】
なお、ランプ生成回路の構成としては、ラダー抵抗型電圧ＤＡＣや電流型ＤＡＣ等が用いられている（特許文献１および特許文献２）。【０００６】
また、ランプ信号電圧の時間変化率であるランプ信号電圧の傾きを大きくする方法として、ランプ信号の開始電圧と終了電圧との差を広げることの他に、ランプ信号の駆動周波数を高くすることでも実現できる（特許文献２）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第６９５６４１３号明細書
【特許文献２】特許第４６８２７５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記ランプ信号の傾きを制御するアナログ可変ゲイン制御は、ＡＤＣの分解能が上がるにつれて、きめ細かなゲイン調整精度が必要である。また、可変範囲についても、画素信号の混合画素数に応じてマイナス側の可変範囲を広くとる必要がある。【０００９】
しかしながら、特許文献１に示されたラダー抵抗型電圧ＤＡＣを用いたランプ生成回路においては、フルスケール電流を調整してランプの傾きを制御するが、ラダー抵抗端点の電圧が決まってしまう。これにより、ランプ信号の開始電圧と終了電圧との差の最大幅が電源電圧範囲に制約される問題がある。すなわち、ランプ信号の開始電圧と終了電圧との差を広げる方法だけでは、ある程度の傾き以上の範囲を制御することができない。【００１０】
上記問題は、ランプ信号の駆動周波数を上げる手段を併用してランプ信号の傾きを急峻にする方法により回避できる。つまり、ラダー抵抗の分圧点を選択するスイッチを開始電圧側から終了電圧側へ向かって順次切り替える制御を行うシフトレジスタのクロック周波数をｍ倍に高くすることで傾きをｍ倍に上げることが出来る。これにより、例えばｍ＝２の場合、ランプ信号の傾きを、１倍からマイナスゲイン方向へ２倍に大きくしていく場合、傾きが２倍に到達する１ステップ前まではフルスケール電流を増加させることで傾きを急峻にする。そして、傾き２倍の設定時には、シフトレジスタのクロックを２逓倍に切り替えて、フルスケール電流を傾き１倍の時の電流に戻す。これにより、ランプ信号の傾き制御の連続性を保ちつつ、傾き１倍と同じフルスケール電流で傾き２倍のランプ信号を生成させることができる。その後、引き続き、傾き２倍から４倍までの範囲についても、上記対策と同様にして、傾きが４倍に到達する１ステップ前まではフルスケール電流を増加させて傾きを急峻にする。そして、傾き４倍の設定時には、クロック周波数をさらに２逓倍に上げることにより、傾き制御の連続性を保ちながら、傾き１倍と同じフルスケール電流で傾き４倍のランプ信号を生成させることができる。以下同様に繰り返すことで、マイナスゲインのランプ信号の傾きを連続的に制御することが可能となる。【００１１】
しかし、これらの対策を施した状態では、ＳＳ−ＡＤＣの入力信号電圧レンジが損なわれるという問題と、フルスケール電流による消費電力増加が避けられないという問題が残る。画素信号の標準振幅に合わせたランプ信号の傾き時（１倍とする）のゲインを０ｄＢと規定した場合、−６ｄＢ設定（傾き２倍）の１ステップ前のゲイン時のランプ信号の振幅は、０ｄＢ時のおよそ２倍となっている。つまり、ラダー抵抗型電圧ＤＡＣでは、画素信号の標準振幅に合わせたランプ信号の振幅は、ランプ信号の最大振幅の１／２以下の範囲に制限して使わなければならない。したがって電源電圧の低電圧化や、画素飽和振幅の大きいイメージセンサに用いた場合、電圧レンジが不足し必要なランプ信号振幅が確保できないという問題が生じる。【００１２】
また、０ｄＢ時から−６ｄＢ間で、フルスケール電流に最大約２倍の差があり設定ゲインによって消費電力の変化が大きい。これは配線寄生抵抗によるドロップで回路のＧＮＤ電位がゲインに応じて変動する要因になり、ＧＮＤを共有している周辺回路の特性への影響が懸念される。【００１３】
これに対し、シフトレジスタクロックの周波数を任意の倍率で逓倍できるようにすれば、フルスケール電流の制御は不要となるが、そのためには、専用にＰＬＬやＶＣＯなどを搭載する必要があり面積増大などデメリットが大きく現実的ではない。【００１４】
本発明は上記課題に着目し、画素信号の標準振幅に対応するランプ信号振幅を電源電圧範囲の制約下で最大限に確保しつつ消費電力増加を抑え、さらにはランダム横線ノイズが抑制されたランプ生成回路及び固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の一態様に係るランプ生成装置は、ゲイン制御信号の上位ビット値に応じて入力クロック周波数を所定の２のべき乗で逓倍してランプ駆動クロックを生成する機能を内部に有し、単位時間の変化量が一定であるステップ電圧を、所定の開始電圧から所定の終了電圧まで前記ランプ駆動クロックに同期して出力することによりランプ波形を発生させる参照信号発生回路と、ゲイン制御信号値が基準ゲイン設定値より低いマイナスゲインを示す場合、前記ゲイン制御信号の下位ビットで表されるコード範囲を２＾ｍ（ｍ＞０の整数）に区分した分割エリアを前記基準ゲイン設定時のゲイン制御信号値に近いものから順に、及び、ベースクロックを１／｛２＾（ｍ＋１）−ｎ)（０≦ｎ＜２＾ｍの整数｝に分数分周した２＾ｍ種類の分周クロックを周波数の低い順に、前記分割エリアに対する前記参照信号発生回路の入力クロックとして１対１に対応付けて、前記ゲイン制御信号値が属する前記分割エリアに応じた前記参照信号発生回路の入力クロックを選択出力し、前記ゲイン制御信号値が前記基準ゲイン設定値以上のプラスゲインである場合、前記分周した２＾ｍ種類の分周クロックのうちの最も周波数の低いクロックを、前記参照信号発生回路の入力クロックとして選択し出力するクロック制御回路と、前記クロック制御回路から選択出力される前記参照信号発生回路の入力クロックと、前記基準ゲイン設定時の前記参照信号発生回路の入力クロックとの周期比に等しい倍率に制御された基準電圧を出力する基準電圧制御回路と、前記ゲイン制御信号値に応じて前記参照信号発生回路に供給される前記開始電圧と前記終了電圧とを設定し、前記ゲイン制御信号値が前記基準ゲイン設定値である場合のランプ信号の傾斜と前記ゲイン制御信号値が任意のゲイン設定値である場合のランプ信号の傾斜との比で定められる増幅率が、前記ゲイン制御信号値に対して線形となるように、ランプ信号振幅を指数関数的に制御し、前記基準電圧制御回路から出力された前記基準電圧を受けて、前記ゲイン制御信号値が前記マイナスゲインを示す場合、隣接する前記分割エリア間の前記ランプ駆動クロックの周期比と、前記基準ゲイン設定時のランプ信号振幅及び各分割エリアにおける最大ランプ信号振幅の比とが等しくなるように、各分割エリアのランプ波形を規定する前記開始電圧と前記終了電圧とを設定する可変ゲイン回路と、前記参照信号発生回路の後段に接続され、前記ゲイン制御信号値が前記マイナスゲインを示す場合には、減衰比を所定値に固定し、前記ゲイン制御信号値が前記基準ゲイン設定値以上のプラスゲインを示す場合には前記減衰比を可変制御して前記増幅率を含めた系全体の増幅率が前記ゲイン制御信号値に対して線形となるように前記減衰比を設定し、当該減衰比により前記参照信号発生回路で発生した前記ランプ波形を減衰させることによりランプ信号を出力する減衰器とを備えることを特徴とする。【００１６】
上記構成では、ゲイン制御信号の上位ビットでの逓倍処理、下位ビットでのベースクロックの分周切り替え処理を組み合わせている。【００１７】
参照電圧発生回路におけるクロック逓倍機能は、ゲイン制御信号の上位ビットに応じて入力クロック周波数を２のべき乗で逓倍する構成とすることで、ゲイン制御信号の上位ビットの１ＬＳＢの制御でランプ信号の時間軸が２倍単位で可変される。これにより、上位ビット制御で６ｄＢ単位の粗調整の可変ゲイン機能が実現する。【００１８】
また、クロック制御回路で生成される複数の周波数のクロックについては、高周波のベースクロックを分周したものとし、ベースクロック周期単位での分周比制御（すなわち入力クロックの周期をベースクロック周期の整数倍にする）で生成する。これにより、基準クロックの逓倍処理が、ベースクロックパルスのマスクキング処理など簡単な回路構成で実現できる。【００１９】
このように、ゲイン制御信号の上位ビットによる周波数２倍単位の切り替えと、下位ビットによる周波数２倍以下の範囲での切り替えを組み合わせることで、分周で生成する周波数の種類を多く増やすことなく全範囲の周波数切り替えに対応できる。【００２０】
また、ゲイン制御信号の上位ビットが可変ゲインの６ｄＢの粗調整を担うので、下位ビットは可変ゲイン制御の連続性を保つため必然的に０ｄＢ〜６ｄＢ間の微調整の可変ゲイン機能を担うこととなる。この０ｄＢ〜６ｄＢ間の範囲において、ランプ信号の開始電圧と終了電圧との差電圧を制御する可変ゲイン回路とクロック制御回路とを併用する。これにより、ＡＤ変換に必要な電圧幅として利用されずランプ信号の傾きを制御するためだけに使われている電圧幅を節約する効果が得られる。【００２１】
クロック制御回路では、ゲイン制御信号の下位ビットのコード範囲を区分する区間数に等しい種類の分周クロックを生成する。そして、隣接する区間でのランプ信号の傾き制御を連続的にするために、境界点でランプ信号の傾斜が一致するように可変ゲイン回路によるランプ信号振幅制御と連携して入力クロック周波数の切り替えを行う。【００２２】
つまり、可変ゲイン回路は、境界点の下位ビットコードの前後において、隣接区間の２種類の入力クロック周波数が切り替わると同時に、その周期比に等しい比率でランプ信号の振幅を切り替える機能を備えている。【００２３】
また、減衰器は、電源電圧範囲の制約下で最大化されたランプ信号振幅をＡＤ変換に必要な振幅へ縮小すると同時に、ノイズを抑制する機能を担う。特に低照度の撮像時に目立つノイズを抑制するため、マイナスゲインを含め、ある所定のゲイン設定以下の範囲では固定の減衰比が設定され、ある所定のゲイン設定よりも高ゲイン側（つまりゲイン制御信号値が所定値より大きい領域）で減衰比を絞るように可変制御する。減衰比の制御はランプ信号振幅の縮小比率を可変する機能であり、実質的には可変ゲイン回路の増幅率制御と等価な機能と言える。このため、可変ゲイン回路の増幅率と減衰比を乗じたトータルの増幅率がゲイン制御信号値に対して線形となるように、減衰比と可変ゲイン回路の増幅率が制御される。【００２４】
以上により、チップ面積の増大を伴うことなく、電源電圧範囲に対してランプ信号振幅を広く確保できる。よって、電源電圧の低電圧化や画素飽和出力の大きい固体撮像素子に適用しても、ランプ信号振幅を十分広く確保でき、消費電力を低減できると共に、ランプ信号に乗るランダムノイズを抑制できる。また、マイナスゲイン範囲において、ランプ信号開始電圧とランプ信号終了電圧との差電圧の変動幅も少なくなる。これにより、設定ゲインによる電源電流の変動が少なくなり、電源やグラウンドの共通インピーダンスを介した電圧変動による周辺回路への影響が軽減できる効果も得られる。【００２５】
また、前記参照信号発生回路は、複数の単位抵抗が直列に接続されたラダー抵抗列と、前記ラダー抵抗列の各接続点である各分圧点を選択するスイッチと、前記スイッチの開閉を切り換えるシフトレジスタとを備え、前記シフトレジスタは、前記スイッチにより選択された前記分圧点の電圧が連続的に発生してランプ波形が発生するように、前記ラダー抵抗列の両端のいずれか一方に近い側の前記スイッチから前記ランプ駆動クロックに同期して順次スイッチ開閉を切り替え、さらに、複数のフリップフロップとセレクタとが交互に縦列に接続され、前記ゲイン制御信号の上位ビット値に応じて前記セレクタを制御することにより、前記複数のフリップフロップのうち連続する２のべき乗個のフリップフロップごとの前記分圧点が前記ランプ駆動クロックに同期して切り替わり、前記シフトレジスタによる２のべき乗個のフリップフロップごとの前記分圧点の電圧の発生により、前記ゲイン制御信号の上位ビット値に応じて、前記ランプ波形の傾斜を２のべき乗倍ごとに可変させてもよい。【００２６】
また、前記減衰比は、前記ゲイン制御信号値が前記プラスゲインを示す場合、前記ゲイン制御信号の上位ビット値に応じて２のべき乗比で可変制御されてもよい。【００２７】
また、本発明は、上記のような特徴を有するランプ生成装置として実現することができるだけでなく、このようなランプ生成装置を備える固体撮像装置としても、上記と同様の効果が奏される。
【発明の効果】
【００２８】
本発明に係るランプ生成回路及び固体撮像装置によれば、チップ面積の増大を伴うことなく、電源電圧範囲に対してランプ信号振幅を広く確保できる。よって、電源電圧の低電圧化や画素飽和出力の大きい固体撮像素子に適用しても、ランプ信号振幅を十分広く確保でき、ランダム横線ノイズの低減された良好な画質が得られる効果を奏する。
【図面の簡単な説明】
【００２９】
【図１】図１は、本開示のＳＳ−ＡＤＣを備える固体撮像装置を示す構造平面図である。
【図２】図２は、実施の形態１に係るランプ生成回路の構成図の一例である。
【図３Ａ】図３Ａは、従来の参照信号発生回路の構成例を表す図である。
【図３Ｂ】図３Ｂは、従来の参照信号発生回路の構成例におけるシフトレジスタの構成を表す図である。
【図４Ａ】図４Ａは、実施の形態１に係る参照信号発生回路の構成例を表す図である。
【図４Ｂ】図４Ｂは、実施の形態１に係る参照信号発生回路の構成例におけるシフトレジスタの構成を表す図である。
【図５】図５は、実施の形態１に係る可変ゲイン回路の構成例を表す図である。
【図６】図６は、マイナスゲイン範囲での可変ゲイン回路の制御によるランプ信号の傾斜を表す図である。
【図７】図７は、実施の形態１に係る基準電圧制御回路の構成例を表す図である。
【図８Ａ】図８Ａは、従来構成における可変ゲイン特性を表す図である。
【図８Ｂ】図８Ｂは、実施の形態１に係るランプ生成回路の可変ゲイン特性を表す図である。
【図９】図９は、実施の形態１に係る減衰器の構成例を表す図である。
【図１０】図１０は、実施の形態２に係るランプ生成回路の構成図の一例である。
【図１１】図１１は、実施の形態２に係るランプ生成回路の可変ゲイン特性を表す図である。
【図１２】図１２は、実施の形態２に係る減衰器の第１の構成例を示す図である。
【図１３】図１３は、実施の形態２に係る減衰器の第２の構成例を示す図である。
【発明を実施するための形態】
【００３０】
以下、実施の形態に係るランプ生成回路及び固体撮像装置ついて、図面を参照しながらその詳細を説明する。
【００３１】
（実施の形態１） 
＜１  固体撮像装置の構成＞
図１は、本開示のＳＳ−ＡＤＣを備える固体撮像装置を示す構造平面図である。同図において、固体撮像装置２１は、複数の単位画素２３が行および列に配列された画素アレイ２２と、画素アレイ２２の外部に設けられた、垂直列ごとに配置された比較器２４、カウンタ２５及びデジタルメモリ２６と、比較器２４にＡＤ変換用の参照電圧ＲＡＭＰを供給するランプ生成回路２７と、高速インターフェース（高速Ｉ／Ｆ）２８とを備えている。図１では、画素アレイ２２のカラーフィルタ配列として、４画素一組で繰り返すベイヤー配列の場合を例示している。
【００３２】
比較器２４、カウンタ２５及びデジタルメモリ２６は、ＳＳ−ＡＤＣ（シングルスロープ型ＡＤＣ）を構成している。この固体撮像装置２１が有するＳＳ−ＡＤＣは、カウンタ２５のカウント値と相関を持ったランプ信号を参照信号として比較器２４に入力する。そして、アナログ信号と当該参照ランプ信号との一致を比較器２４が検知した時点でのカウント値をＡＤ変換結果として出力する。上述した、画素アレイの各行毎の画素データの読み出し、各列に内蔵された列ＡＤＣによる並列的なＡＤ変換、当該ＡＤ変換結果として得られる行毎のデジタル画像データの出力、という一連の動作が繰り返される。この一連の動作により、２次元の画素配列の映像信号が時系列データとして出力される。
【００３３】
固体撮像装置２１の画素信号の処理過程においては、ＡＤＣの性能を最大限に引き出すため、及び、量子化ノイズによるＳ／Ｎ劣化を抑えるために、画素信号の出力を、ＡＤＣの入力ダイナミックレンジに最適な振幅に増幅するアナログ可変ゲイン処理が必要である。上記ＳＳ−ＡＤＣでは、このアナログ可変ゲイン機能を、参照ランプ信号の傾き制御によって実現している。具体的には、外部からランプ生成回路２７に入力されるデジタルのゲイン制御信号に応じて、参照ランプ信号の開始電圧と終了電圧との差を可変している。これにより、ランプ信号の傾きが制御され、ＡＤＣ分解能あたりの電圧精度を可変することで可変ゲイン処理を実現している。
【００３４】
また、高画素の固体撮像装置２１においては、動画撮像時に、縦横に隣接した同色複数画素の読み出し信号の混合あるいは間引きを行うことで、１フレームあたりのデータ量を軽くし高速動画撮影を実現する手段がとられる場合がある。特に画素混合時は、各画素信号に対してビット長を圧縮するためマイナスゲインをかける処理を行う。つまり、参照ランプ信号の傾きを急峻にすることで分解能あたりの電圧を大きくするとともに、比較器２４の比較が短時間に終了する。これにより、ＡＤ変換時間が短縮され、フレームレートを高くすることができる。
【００３５】
また、固体撮像装置２１は、列アドレスや列走査を制御する水平走査回路（列走査回路ともいう）２９と、行アドレスや行走査を制御する行走査部に相当する垂直走査回路３０と、タイミング制御部３１とを備えている。タイミング制御部３１は、端子３２ａを介してマスタークロックＭＣＬＫを受け取り、端子３２ｂを介して外部システム３２からタイミング設定データや各種制御信号の情報（データＤＡＴＡ）を受け取る。そして、種々の内部クロックや制御信号を生成し水平走査回路２９や垂直走査回路３０、及びランプ生成回路２７などを制御する。
【００３６】
また、各単位画素２３は、垂直走査回路３０で制御される水平信号線（行制御線ともいう）Ｖ１〜Ｖｍ及び画素信号を比較器２４に伝達する垂直信号線（列信号線ともいう）Ｈ１〜Ｈｎに接続される。各単位画素２３からの画素信号は、水平信号線（Ｖ１、Ｖ２、・・・Ｖｍ）ごとに、垂直信号線（Ｈ０、Ｈ１、・・・、Ｈｎ）を経由して比較器２４に入力される。比較器２４は、このアナログの画素信号とランプ生成回路２７で生成される参照電圧ＲＡＭＰとを比較する。カウンタ２５は、比較器２４の比較処理が完了するまでの時間をカウントする。デジタルメモリ２６は、カウントされた時間情報を保持する。この一連の動作によりＡＤ変換機能を実現している。
【００３７】
また、比較器２４の一方の入力端子には、他の比較器２４の一方の入力端子と共通に、ランプ生成回路２７で生成される階段状（実際には配線負荷などによる鈍りで傾斜状となるものも含める）の参照電圧ＲＡＭＰが入力される。また、他方の入力端子には、それぞれ対応する垂直信号線（Ｈ１、Ｈ２、・・・Ｈｎ）が接続され、画素アレイ２２から画素信号電圧が個々に入力される。比較器２４の出力信号はカウンタ２５に供給される。
【００３８】
カウンタ２５は、比較器２４に入力される参照電圧ＲＡＭＰの傾斜が開始すると同時にクロック信号でのカウント（計数）を開始する。そして、垂直信号線（Ｈ１、Ｈ２、・・・Ｈｎ）を介して入力されたアナログの画素信号と参照電圧ＲＡＭＰとの比較一致により、比較器２４からパルス信号が得られるまでカウントすることでＡＤ変換を行う。
【００３９】
また、この際、ＡＤ変換とともに、垂直信号線（Ｈ１、Ｈ２、・・・Ｈｎ）を介して入力されたアナログ電圧の画素信号に対して、画素リセット直後のリセット成分Ｖｒｓｔ（ノイズを含む）と真の（受光光量に応じた）信号成分を含むデータ成分（リセット成分Ｖｒｓｔ＋信号成分Ｖｓｉｇ）との差分をとる処理を行う。すなわち、リセット信号のＡＤ変換と、受光光量に応じた信号のＡＤ変換とをそれぞれ行う。そして、双方のＡＤ変換結果の差分処理によって、ＡＤ変換の列間の誤差要因となる各列のクロックスキューやカウンタディレイ等のばらつきを排除して、真の信号レベルＶｓｉｇのみを取り出すことが可能になる。つまり、デジタルＣＤＳ(Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関２重サンプリング）が可能となる。
【００４０】
なお、図１では、例えば、リセット成分Ｖｒｓｔ（ノイズを含む）をダウンカウントし、データ成分（リセット成分Ｖｒｓｔ＋信号成分Ｖｓｉｇ）をアップカウントすることで真の信号成分Ｖｓｉｇのみを取り出す構成である。このＡＤ変換でデジタル化された画素データは、水平走査回路２９からの水平選択信号によって順次転送され、高速Ｉ／Ｆ２８を経由して出力される。
【００４１】
タイミング制御部３１は、外部システム３２からマスタークロックＭＣＬＫとゲイン制御情報（データＤＡＴＡ）とを受け取る。これにより、タイミング制御部３１は、ランプ生成回路２７を駆動するベースクロックＣＬＫ０及びリセット信号ＳＲを生成してランプ生成回路２７に送る。また、タイミング制御部３１は、デジタル制御信号ＤＩＮを介してゲイン制御情報をランプ生成回路２７に送る。
【００４２】
ランプ生成回路２７は、入力されたベースクロックＣＬＫ０、リセット信号ＳＲ、及びデジタル制御信号ＤＩＮを基に、ゲイン設定コードＧＣ、ゲイン区間識別信号ＧＡＳ及びランプ発生用クロックを内部で生成する。これと、実施の形態１及び２で説明する動作により、ランプ信号ＲＡＭＰを発生し比較器２４へ出力する。
【００４３】
＜１．１  ランプ生成回路の構成＞
図２は、実施の形態１に係るランプ生成回路の構成図の一例である。同図に記載されたランプ生成回路２７は、基準電圧ＶＩＮを発生する基準電圧制御回路１と、ランプ信号の開始電圧ＶＴＯＰ及び終了電圧ＶＢＴＭを可変制御する可変ゲイン回路２と、ランプ信号を発生する参照信号発生回路３と、ランプ信号振幅をＡＤ変換に必要な振幅に調整する減衰器４と、デジタル制御信号ＤＩＮを受けてランプ生成回路２７を構成する各ブロックの制御信号を発生する制御回路５と、外部クロックＣＬＫ０を基にランプ発生用クロックＣＫＲを発生するクロック制御回路６とを備えている。
【００４４】
制御回路５は、デジタル制御信号ＤＩＮが入力され、デジタル制御信号ＤＩＮにより伝達されるゲイン制御信号値にもとづいて、ゲイン区間識別信号ＧＡＳ［ｍ：１］、およびｋビットのゲイン設定コードＧＣ［ｋ：１］を出力する。
【００４５】
ゲイン区間識別信号ＧＡＳ［ｍ：１］は、ゲイン制御信号値が基準ゲイン設定より低いマイナスゲインの領域において、ゲイン設定コードＧＣ［ｋ：１］の下位ビットで表されるコード範囲を２ｍ｛ｍ＞１の整数｝のエリアに分ける。ゲイン区間識別信号ＧＡＳ［ｍ：１］は、ゲイン設定コードＧＣ［ｋ：１］が属しているエリア情報をｍビットの信号で示す信号であり、基準電圧制御回路１及びクロック制御回路６に入力される。
【００４６】
ゲイン設定コードＧＣ［ｋ：１］は可変ゲイン回路２を制御し、その上位（ｋ−ｐ）ビットの信号ＧＣ［ｋ：ｐ＋１］は参照信号発生回路３に入力される。
【００４７】
また、減衰器４の減衰比は所定の固定値に設定されている。
【００４８】
以上のように構成されたランプ生成回路２７の動作を以下に説明するが、説明を簡単化するため、ゲイン設定コードが１０ビット（ｋ＝１０、ｐ＝６）、すなわち上位ビットが４ビットであり下位ビットが６ビットである場合について説明する。
【００４９】
図２において、デジタル制御信号ＤＩＮは、ゲイン制御信号値及び可変ゲイン６ｄＢ以下のエリア分割情報を、制御回路５へ入力する。
【００５０】
制御回路５は、入力されたデジタル制御信号ＤＩＮに含まれる情報を基に、ランプ生成回路２７を構成する各ブロックの制御信号を制御する。ここで、ゲイン設定コードＧＣ［１０：１］を、上位４ビットで６ｄＢ刻みのゲイン制御、下位６ビットで０〜６ｄＢ範囲のゲイン制御となるように割り当てる。
【００５１】
上位ビット及び下位ビットのゲイン制御の割り当てについては、マイナスゲイン範囲で機能する、参照信号発生回路３に内蔵されているクロック逓倍回路の構成によっても決定することができる。
【００５２】
＜１．１．１  参照信号発生回路の構成＞
図３Ａは、従来の参照信号発生回路の構成例を表す図である。また、図３Ｂは、従来の参照信号発生回路の構成例におけるシフトレジスタの構成を表す図である。参照信号発生回路が、図３Ａに示されるようなラダー抵抗型ＤＡＣの方式の場合、通常は図３Ｂに示されるシフトレジスタ７ａの各フリップフロップの出力によりランプ信号を発生させる。具体的には、分圧点切り替えのスイッチ選択を、ＶＴＯＰ側からＶＢＴＭ側に向けて、隣接するＳＷ１→ＳＷ２→ＳＷ３…の順に切り替えることでランプ信号を発生させる。
【００５３】
一方、図４Ａは、実施の形態１に係る参照信号発生回路の構成例を表す図である。また、図４Ｂは、実施の形態１に係る参照信号発生回路の構成例におけるシフトレジスタの構成を表す図である。図４Ａに記載された参照信号発生回路３は、複数の単位抵抗ｒが直列に接続されたラダー抵抗列と、当該ラダー抵抗列の各接続点である各分圧点を選択するスイッチ（ＳＷ１、ＳＷ２、・・・）と、当該スイッチの開閉を切り換えるシフトレジスタ７ｂとを備える。ここで、各分圧点の電圧は、単位時間の変化量が一定であるステップ電圧であり、参照信号発生回路３は、各分圧点の電圧を開始電圧ＶＴＯＰから終了電圧ＶＢＴＭまでランプ駆動クロックに同期して出力することによりランプ波形を発生する。
【００５４】
シフトレジスタ７ｂは、スイッチにより選択された分圧点の電圧が連続的に発生してランプ波形が発生するように、上記ラダー抵抗列の端部（ＶＴＯＰ端子）に近い側のスイッチＳＷ１からランプ駆動クロックに同期して順次スイッチ開閉を切り替える。さらに、本実施の形態に係る参照信号発生回路３は、図３Ａ及び図３Ｂに記載されたランプ信号発生方式に対して、図４Ｂのシフトレジスタ７ｂのように、シフト制御回路８が設けられた構成によりランプ信号を発生させる。シフトレジスタ７ｂは、例えば、複数のフリップフロップ９と３入力セレクタ１０とが交互に縦列に接続された構成となっている。シフト制御回路８が、ゲイン制御信号の上位ビットの値に応じて３入力セレクタを制御することにより、複数のフリップフロップ９のうち連続する２のべき乗個のフリップフロップ９ごとの分圧点がランプ駆動クロックに同期して切り替わる。なお、ランプ駆動クロックは、ゲイン制御信号の上位ビット値に応じて入力クロック周波数を所定の２のべき乗で逓倍したクロックである。これにより、ゲイン制御信号の上位ビットの値に応じて、ランプ波形の傾斜を２のべき乗倍ごとに可変させる。
【００５５】
具体的には、ゲイン制御信号の上位ビットの設定値に応じてスイッチを２個毎、４個毎、８個毎、…というように２のべき乗の個数のラダー抵抗をスキップするようにＳＷ選択を切り替えることにより、ランプ信号の傾斜はそれぞれ２倍、４倍、８倍、…と制御される。入力クロック周波数を所定の２のべき乗で逓倍してランプ駆動クロックを生成するランプ信号の傾斜を２倍、４倍、８倍と急峻にすることは、可変ゲインとして−６ｄＢステップの切り替え制御に相当する。
【００５６】
従って、参照信号発生回路３が、例えば、図４Ａ及び図４Ｂに記載された構成をとることで、マイナスゲイン範囲に限らず全ゲイン範囲において、上位ビットを６ｄＢステップの切り替え制御に、下位ビットを０〜６ｄＢ間の微調整切り替えに割り当てる。これにより、可変ゲイン切り替えステップを均等に割り付けることができる。
【００５７】
＜１．１．２  可変ゲイン回路の構成＞
可変ゲイン回路２は、ゲイン制御信号値に応じて参照信号発生回路３に供給されるランプ信号の開始電圧ＶＴＯＰと終了電圧ＶＢＴＭとを設定する。そして、可変ゲイン回路２は、ゲイン制御信号値が基準ゲイン設定値である場合のランプ信号の傾斜とゲイン制御信号値が任意のゲイン設定値である場合のランプ信号の傾斜との比で定められる増幅率が、ゲイン制御信号値に対して線形となるように、ランプ信号振幅（ＶＴＯＰ−ＶＢＴＭ）を指数関数的に制御する。また、基準電圧制御回路１から出力された基準電圧ＶＩＮを受けて、ゲイン制御信号値がマイナスゲインを示す場合、隣接する分割エリア間のランプ駆動クロックの周期比と、基準ゲイン設定時のランプ信号振幅及び各分割エリアにおける最大ランプ信号振幅の比とが等しくなるように、各分割エリアのランプ波形を規定する開始電圧ＶＴＯＰと終了電圧ＶＢＴＭとを設定する。
【００５８】
図５は、実施の形態１に係る可変ゲイン回路の構成例を表す図である。同図に示されるように、ゲイン設定コードＧＣ［１０：１］の上位４ビットＧＣ［１０：７］は、セレクタ１４に入力される。これに基づいて、セレクタ１４がデコード処理され、Ｒ２Ｒ型抵抗回路の２のべき乗に重み付けされた分圧点が選択され、バッファ１５を経由して当該分圧点の電圧が開始電圧ＶＢＴＭとして出力される。また、電流ＤＡＣ１２の出力ノード電圧は、増幅器１３のフィードバック制御により所定の電圧に維持され、バッファ１５を経由して終了電圧ＶＴＯＰとして出力される。
【００５９】
セレクタ１４は、上位ビットがマイナスゲイン範囲のコードを示す場合は、開始電圧ＶＴＯＰから最も離れた分圧点を終了電圧ＶＢＴＭとして固定的に選択する。また、セレクタ１４は、０ｄＢ以上のコード範囲では、終了電圧ＶＢＴＭとしての分圧点を上位ビットの値に応じて選択する。この０ｄＢ以上のコード範囲での選択動作は、プラスゲイン範囲における上位ビットによる６ｄＢステップの切り替え制御に相当する。
【００６０】
一方、下位６ビットＧＣ［６：１］は、ｄＢリニア変換部１１により対数線形化処理が施され、変換後のコードが電流ＤＡＣ１２に入力される。電流ＤＡＣ１２のフルスケール電流は基準電圧ＶＩＮにより制御される。この構成により、電流ＤＡＣ１２の出力電流は下位ビットの分解能で基準電圧ＶＩＮと関連付けられた電流の１倍から２倍までの範囲で可変される。これは前述した０〜６ｄＢ間の微調整切り替えに相当する。
【００６１】
これら上位ビットと下位ビットによる制御の組み合わせにより、可変ゲイン回路２は、全体としてゲイン設定コード値に対するゲイン値が線形関係となるように、ランプ信号の振幅（開始電圧ＶＴＯＰと終了電圧ＶＢＴＭとの差）を指数関数的に制御する機能を実現する。
【００６２】
なお、ゲイン設定コードＧＣ［１０：１］が基準ゲイン設定を示す時の開始電圧ＶＴＯＰと終了電圧ＶＢＴＭとの差電圧（所謂ランプ信号の標準振幅）は、基準電圧制御回路１から出力される基準電圧ＶＩＮを制御することにより調整される。
【００６３】
＜１．１．３  マイナスゲイン範囲でのゲイン制御＞
次に、マイナスゲイン範囲でのゲイン制御について説明する。
【００６４】
クロック制御回路６は、ゲイン制御信号値が基準ゲイン設定値より低いマイナスゲインを示す場合、当該ゲイン制御信号の下位ビットで表されるコード範囲を２＾ｍ（ｍ＞０の整数）に区分した分割エリアを基準ゲイン設定時のゲイン制御信号値に近いものから順に、及び、ベースクロックを１／｛２＾（ｍ＋１）−ｎ)（０≦ｎ＜２＾ｍの整数｝に分数分周した２＾ｍ種類の分周クロックを周波数の低い順に、分割エリアに対する参照信号発生回路３の入力クロックとして１対１に対応付けて、ゲイン制御信号値が属する分割エリアに応じた参照信号発生回路３の入力クロックを選択出力する。また、クロック制御回路６は、ゲイン制御信号値が基準ゲイン設定値以上のプラスゲインである場合、分周した２＾ｍ種類の分周クロックのうちの最も周波数の低いクロックを、参照信号発生回路３の入力クロックとして選択し出力する。
【００６５】
図２において、デジタル制御信号ＤＩＮにより伝達されるゲイン制御信号値が基準ゲイン設定より低いマイナスゲイン範囲を示している場合、ゲイン区間識別信号ＧＡＳ［ｍ：１］は、ゲイン設定コードの下位６ビットで表されるコード範囲６４コードが、例えば、４区間に分けられる（ｍ＝２の場合）ときに、当該ゲイン設定コードＧＣ［６：１］が属するエリアを表す信号を２ビットで示している。すなわち、デジタル制御信号ＤＩＮによって設定された可変ゲイン６ｄＢ以下のエリア分割情報として、まず、ゲイン設定コードの下位６ビットで表される０〜６３のコード値のうち、エリア境界コード３箇所のコード情報が制御回路５で予め設定される。そして、当該ゲイン設定コードと上記エリア境界コードとの比較結果から、当該ゲイン設定コードが０〜６３の内のどの分割エリアに属するかを識別し、ＧＡＳ［２：１］＝［０，０］［０，１］［１，０］［１，１］で示される４区間の識別コードが基準電圧制御回路１及びクロック制御回路６に入力される。
【００６６】
クロック制御回路６は、ベースクロックＣＬＫ０を基に、エリア分割数に対応する種類の分数分周クロックを発生し、ゲイン区間識別信号ＧＡＳの値に対応する分周比のクロックを選択しランプ発生用クロックＣＫＲとして参照信号発生回路３に出力する。なお、発生する分数分周クロックの相互の周波数比は、ゲイン設定コードの上位ビットのゲイン切り替えステップ相当の周波数比以下とする必要がある。すなわち、エリア分割数が４の場合、４種類の分数分周クロックのうち最も高い周波数と最も低い周波数の比が上位ビット制御による周波数切り替えである２倍以下となるようにベースクロック周波数と分周比を決定する必要がある。
【００６７】
以上の法則に基づいて決定された本実施の形態に係る４種類の分数分周クロックは、（１／４が１／８倍の２逓倍であるため）ベースクロックに対して、１／８倍、１／７倍、１／６倍、１／５倍の分周クロックとなる。
【００６８】
また、このとき、基準電圧制御回路１は、上記エリア分割数に対応する種類の基準電圧を発生し、ゲイン区間識別信号ＧＡＳの値に対応する基準電圧を選択し、可変ゲイン回路２の基準電圧ＶＩＮとして出力する。発生する基準電圧はクロック制御回路６で発生している分数分周クロックの周期比に関連付けられている。
【００６９】
図６は、マイナスゲイン範囲での可変ゲイン回路の制御によるランプ信号の傾斜を表す図である。具体的には、マイナスゲイン範囲でのゲイン区間識別信号ＧＡＳ、ランプ発生用クロックＣＫＲの切り替え及び基準電圧ＶＩＮの切り替え、可変ゲイン回路２の制御によるランプ信号ＲＧＯの傾斜可変の関係を図示している。
【００７０】
ランプ信号終了電圧ＶＢＴＭが、ゲイン設定コードＧＣの制御により図の太線上を遷移することによりランプ信号ＲＧＯの傾斜が可変する。プラスゲイン範囲では、終了電圧ＶＢＴＭが、開始電圧ＶＴＯＰから０ｄＢ時の終了電圧ＶＢＴＭまでの値を選択することにより、ランプ信号ＲＧＯの傾斜が設定される。一方、ゲイン設定コードＧＣが０ｄＢ設定からマイナスゲイン側の第１のエリア境界コードまで可変した場合には、終了電圧ＶＢＴＭは、０ｄＢ時の終了電圧ＶＢＴＭからＡ点まで遷移し、ランプ信号ＲＧＯの傾斜を急峻にしていく。この範囲の分周クロックは１／８倍が選択され、ＧＡＳ信号は［０，０］となっている。この時のランプ信号振幅は、０ｄＢ振幅の（４２０＋６０）／４２０倍  ＝  ８／７倍の関係となっている。
【００７１】
その後、分周クロックを１／７倍に切り替え、ＧＡＳ信号は［０，１］に変更され、Ｂ点へ遷移するが、この時、ランプ信号ＲＧＯの振幅は７／８倍に同時に切り替えられる。つまり、基準電圧制御回路１から出力される基準電圧ＶＩＮを、ＧＡＳ信号が［０，０］の時の電圧に対し７／８倍の電圧に変更する。これにより、ランプ信号ＲＧＯの傾斜制御に連続性を持たせることができる。
【００７２】
以下同様に、ゲイン設定コードＧＣが第２のエリア境界コードに達するまで、終了電圧ＶＢＴＭはＢ点から下がっていく。ゲイン設定コードＧＣが第２のエリア境界コードに達すると、分周クロックを１／６倍に切り替え、ＧＡＳ信号は［１，０］に変更され、基準電圧ＶＩＮはＧＡＳ信号が［０，１］の時の電圧に対し６／７倍の電圧に変更される。
【００７３】
この一連の動作を、ゲイン設定コードの下位ビットで表されるコード範囲の４分割エリアに対して繰り返し行う。そうすると、ゲイン設定コードの上位ビット切り替えにより、−６ｄＢ時のＶＢＴＭ電圧（Ｃ点）に到達する。このとき、Ｃ点での基準電圧ＶＩＮと分周クロック及びＧＡＳ信号値は、０ｄＢ時と同一となっており、相違点は参照信号発生回路３のクロック逓倍回路によりランプ発生用クロックＣＫＲが倍速化されている点である。よって、ランプ信号の振幅は同一で傾斜が２倍になっている。
【００７４】
以降、ゲイン設定コードの上位ビット切り替えの度（つまり６ｄＢ毎）に以上の制御を繰り返し行うことで、連続的にランプ信号の傾斜が制御される。なお、ランプ信号の振幅が最大となるのは、ゲイン区間識別信号ＧＡＳが［１，１］すなわち、分周クロックが１／５倍で動作するエリアにあるＤ点の時で、その振幅は０ｄＢ時の振幅の５／４倍である。
【００７５】
図７は、実施の形態１に係る基準電圧制御回路の構成例を表す図である。同図に記載された基準電圧制御回路１は、上述したマイナスゲイン範囲でのゲイン制御に対応した基準電圧ＶＩＮを出力できる構成となっている。つまり、所定電圧Ｖ０に対して、７／８倍、６／８倍、５／８倍の分圧点を、ゲイン区間識別信号ＧＡＳ［２：１］の値に応じてセレクタ１４ａにより選択し、基準電圧ＶＩＮとして出力する。つまり、基準電圧制御回路１は、クロック制御回路６から選択出力される参照信号発生回路３の入力クロックと、基準ゲイン設定時の参照信号発生回路３の入力クロックとの周期比に等しい倍率に制御された基準電圧を出力する。
【００７６】
なお、境界エリア間のゲイン設定コードの幅は、ランプ信号の振幅比から自ずと決定される。例えば、１／８分周クロックで動作するエリア（図の０ｄＢ時のＶＢＴＭ電圧からＡ点まで遷移するまでのエリア）のゲイン設定コード数は、このエリアでの振幅比が０ｄＢ振幅の８／７倍であるので、ゲインに換算すると、２０・ＬＯＧ（８／７）＝１．１６ｄＢとなる。
【００７７】
６ｄＢ（６４コード）に対する比から、このエリアのコード数は、
｛（２０・ＬＯＧ１０（８／７））／（２０・ＬＯＧ１０２）｝×６４
＝１２．３３  ≒１２
となる。小数点以下については、制御の単調連続性を維持する範囲で切り上げか切捨てによりコード幅を決定できる。
【００７８】
他のエリアについても、各分周クロックで動作するエリアの振幅比から同様に算出することができる。
【００７９】
＜１．１．４  ゲイン設定コードに対するランプ信号振幅の可変特性＞
次に、ランプ生成回路２７から出力されるランプ信号について、ゲイン設定コードに対する開始電圧ＶＴＯＰと終了電圧ＶＢＴＭとの差であるランプ信号振幅の可変特性について説明する。
【００８０】
図８Ａは、従来構成における可変ゲイン特性を表す図である。また、図８Ｂは、実施の形態１に係るランプ生成回路の可変ゲイン特性を表す図である。
【００８１】
図８Ａからわかるように、従来構成の可変ゲイン特性としては、開始電圧ＶＴＯＰと０ｄＢ時の終了電圧ＶＢＴＭの差で示されるランプ信号ＲＧＯの標準振幅は、ランプ信号ＲＧＯの可変電圧幅の１／２となっている。これは、マイナスゲイン範囲におけるフルスケール電流の増減幅を確保する必要があるためである。これにより、全ゲイン範囲で利用できるＡＤＣ入力レンジが、動作可能な電圧レンジに対して１／２倍に損なわれている。
【００８２】
これに対し、図８Ｂに示される本実施の形態のランプ生成回路２７では、ランプ信号ＲＧＯの標準振幅は、動作可能な電圧レンジに対して４／５倍となっている。これにより、従来構成に比べて、ＡＤＣ入力レンジは１．６倍に広げることが可能となっている。すなわち、参照信号発生回路３から出力されるランプ信号ＲＧＯの振幅は、従来構成による場合の１．６倍大きくなる。
【００８３】
＜１．１．５  減衰器の構成＞
減衰器４は、参照信号発生回路３の後段に接続され、ゲイン制御信号値がマイナスゲインを示す場合には、減衰比を所定値に固定する。一方、ゲイン制御信号値がプラスゲインを示す場合には、減衰比を可変制御して系全体の増幅率がゲイン制御信号値に対して線形となるように当該減衰比を設定する。上記減衰比により、減衰器４は、参照信号発生回路３で発生したランプ波形を減衰させることによりランプ信号を出力する。つまり、減衰器４は、参照信号発生回路３から出力されるランプ信号ＲＧＯの振幅を、必要なランプ信号振幅へと調整する。例えば、減衰器４の減衰比を５／８にすることで、上述した従来構成の１．６倍大きいランプ信号ＲＧＯを、従来構成のランプ信号と同等の振幅へと調整することが可能となる。
【００８４】
図９は、実施の形態１に係る減衰器の構成例を表す図である。同図に記載された減衰器４の構成は、容量Ｃ１及びＣ２を直列に接続した分圧回路と、バッファ１５と、分圧ノード電圧の初期化スイッチとで構成される。理想的な減衰比はＣ１／（Ｃ１＋Ｃ２）となるが、実際には、バッファ１５入力部のトランジスタゲート容量などの寄生成分を含めて実効的に５／８倍となるように容量値を決定する。分圧ノード電圧は、参照信号発生回路３がランプ信号を開始する前にリセット信号ＳＲが入力され、所定の電圧に初期化される。
【００８５】
以上の構成により、電源電圧を低く設定できることになり、消費電力を低減できると共に、ランプ信号に乗るランダムノイズを抑制できる。例えば、従来構成では、電源電圧３．３Ｖに対して確保できる動作可能な電圧レンジを２．５Ｖとした場合、減衰比が１倍であってもＡＤ変換が可能な画素飽和出力は１．２５Ｖ以下である。これに対して、本実施の形態のランプ生成回路２７によれば、電源電圧２．８Ｖ及び減衰比を５／８倍に設定しても、上記画素飽和出力と同等の電圧レベルを確保することができる。
【００８６】
また、マイナスゲイン範囲において、開始電圧ＶＴＯＰと終了電圧ＶＢＴＭとの差電圧の変動幅も少なくなるので、設定ゲインによる電源電流の変動が少なくなる。これにより、電源やグラウンドの共通インピーダンスを介した電圧変動による周辺回路への影響が軽減できる効果も得られる。
【００８７】
なお、本実施の形態に係る参照信号発生回路３が有するラダー抵抗型電圧ＤＡＣは、終了電圧ＶＢＴＭが可変ゲイン回路２から供給される形態を示したが、特許文献１の構成のように、ラダー抵抗端の一方に電流が供給される形態でも同様に実現できる。この場合は、図８Ｂに示された可変電圧と等価な制御特性を持った可変電流を供給することで、等価な終了電圧ＶＢＴＭを発生することができ、全く同じ効果を得ることが可能となる。
【００８８】
また、本実施の形態に係る可変ゲイン回路２の制御特性として、開始電圧ＶＴＯＰは一定値の場合を説明したが、開始電圧ＶＴＯＰと終了電圧ＶＢＴＭとの差電圧が同等の可変特性を示す構成であれば、同一の効果を得るため、本発明の範囲に含められる。
【００８９】
以上、本実施の形態に係るランプ生成回路２７によれば、ゲイン制御信号の上位ビットでの逓倍処理、下位ビットでのベースクロックの分周切り替え処理を組み合わせる。
【００９０】
参照信号発生回路３におけるクロック逓倍機能は、ゲイン制御信号の上位ビットに応じて入力クロック周波数を２のべき乗で逓倍する構成とすることで、ゲイン制御信号の上位ビットの１ＬＳＢの制御でランプ信号の時間軸が２倍単位で可変される。これにより、上位ビット制御で６ｄＢ単位の粗調整の可変ゲイン機能が実現する。
【００９１】
また、クロック制御回路６で生成される複数の周波数のクロックについては、高周波のベースクロックを分周したものとし、ベースクロック周期単位での分周比制御（すなわち入力クロックの周期をベースクロック周期の整数倍にする）で生成する。これにより、基準クロックの逓倍処理が、ベースクロックパルスのマスクキング処理など簡単な回路構成で実現できる。
【００９２】
このように、ゲイン制御信号の上位ビットによる周波数２倍単位の切り替えと、下位ビットによる周波数２倍以下の範囲での切り替えを組み合わせることで、分周で生成する周波数の種類を多く増やすことなく全範囲の周波数切り替えに対応できる。
【００９３】
また、ゲイン制御信号の上位ビットが可変ゲインの６ｄＢの粗調整を担うので、下位ビットは可変ゲイン制御の連続性を保つため必然的に０ｄＢ〜６ｄＢ間の微調整の可変ゲイン機能を担うこととなる。この０ｄＢ〜６ｄＢ間の範囲において、ランプ信号の開始電圧ＶＴＯＰと終了電圧ＶＢＴＭとの差電圧を制御する可変ゲイン回路２とクロック制御回路６とが併用される。これにより、ＡＤ変換に必要な電圧幅として利用されずランプ信号の傾きを制御するためだけに使われている電圧幅を節約する効果が得られる。
【００９４】
クロック制御回路６では、ゲイン制御信号の下位ビットのコード範囲を区分する区間数に等しい種類の分周クロックを生成し、隣接する区間でのランプ信号の傾き制御を連続的にする。このために、境界点でランプ信号の傾斜が一致するように可変ゲイン回路によるランプ信号振幅制御と連携して入力クロック周波数の切り替えを行う。
【００９５】
つまり、可変ゲイン回路２は、境界点の下位ビットコードの前後において、隣接区間の２種類の入力クロック周波数が切り替わると同時に、その周期比に等しい比率でランプ信号の振幅を切り替える機能を備えている。
【００９６】
また、減衰器４は、電源電圧範囲の制約下で最大化されたランプ信号振幅をＡＤ変換に必要な振幅へ縮小すると同時に、ノイズを抑制する機能を担う。特に、低照度の撮像時に目立つノイズを抑制するため、マイナスゲインを含め、ある所定のゲイン設定以下の範囲では固定の減衰比が設定される。一方、ある所定のゲイン設定よりも高ゲイン側（つまりゲイン制御信号値が所定値より大きい領域）では減衰比を絞るように可変制御する。減衰比の制御はランプ信号振幅の縮小比率を可変する機能であり、実質的には可変ゲイン回路の増幅率制御と等価な機能と言える。このため、可変ゲイン回路の増幅率と減衰比を乗じたトータルの増幅率がゲイン制御信号値に対して線形となるように、減衰比と可変ゲイン回路の増幅率が制御される。
【００９７】
以上、本実施の形態に係るランプ生成回路２７を有する固体撮像装置２１の構成により、単位画素に入射する光量に応じて、外部システムからのフィードバックによるゲイン制御により、ランダム横線ノイズが抑制された良質な撮像画像を得ることが可能となる。また、画素サイズの大きい撮像装置や、次世代有機膜イメージセンサなど、画素出力信号振幅の増大に対しても、従来構成よりも低電源電圧化が可能となり消費電力を削減することが可能となる。
【００９８】
（実施の形態２）
図１０は、実施の形態２に係るランプ生成回路の構成図の一例である。同図に記載されたランプ生成回路３７は、基準電圧ＶＩＮを発生する基準電圧制御回路１と、ランプ信号の開始電圧ＶＴＯＰ及び終了電圧ＶＢＴＭを可変制御する可変ゲイン回路２ａと、ランプ信号を発生する参照信号発生回路３と、ランプ信号振幅をＡＤ変換に必要な振幅に調整する減衰器４ａと、デジタル制御信号ＤＩＮを受けて各ブロックの制御信号を発生する制御回路５と、外部クロックＣＬＫ０を基にランプ発生用クロックＣＫＲを発生するクロック制御回路６とを備えている。
【００９９】
本実施の形態に係るランプ生成回路３７は、実施の形態１に係るランプ生成回路２７と比較して、（１）ランプ信号振幅をＡＤ変換に必要な振幅に調整する減衰器４ａに、制御回路５から上位ビット信号ＧＣ［ｋ：ｐ＋１］が入力されている点、及び（２）可変ゲイン回路２ａの開始電圧ＶＴＯＰ及び終了電圧ＶＢＴＭの制御特性、が異なる。また、ランプ生成回路３７以外の固体撮像装置の構成要素は、実施の形態１に係る固体撮像装置２１の構成要素と同じである。本実施の形態においては、マイナスゲイン範囲の分周クロック切り替えおよび基準電圧ＶＩＮの切り替え動作については実施の形態１と実質的に同一のため説明を割愛し、動作の異なるプラスゲイン範囲の制御に絞って説明する。また、以下の説明にあたり、実施の形態１と同様に、ゲイン設定コードを１０ビット（ｋ＝１０、ｐ＝６）、すなわち、上位ビットを４ビット、下位ビットを６ビットとした場合を仮定する。
【０１００】
図１１は、実施の形態２に係るランプ生成回路の可変ゲイン特性を表す図である。つまり、同図に記載された可変ゲイン特性は、可変ゲイン回路２ａのゲイン制御特性である。同図において、ゲイン設定コードＧＣが６ｄＢ未満の範囲では、図８Ａに記載された実施の形態１に係る可変ゲイン回路２のゲイン制御特性と同一の特性となる。一方、ゲイン設定コードＧＣが６ｄＢ以上の範囲では、上位ビットの切り替わり毎に０ｄＢ〜６ｄＢの範囲の終了電圧ＶＢＴＭの制御特性を繰り返すようになっている。本実施の形態では、この制御特性に対してゲイン設定コードＧＣに対応したランプ信号の傾きを実現するために、上位ビットの切り替わりに連動して、減衰器４ａの減衰率を変化させる。
【０１０１】
図１２は、実施の形態２に係る減衰器の第１の構成例を示す図である。同図において、実施の形態１で用いた減衰器４との相違点は、ゲイン設定コードＧＣの上位ビットの設定に応じて、容量Ｃ３〜Ｃｎの接続をスイッチで制御する構成になっている点である。
【０１０２】
スイッチ制御回路１６は、ゲイン設定コードＧＣの上位４ビットの設定が０ｄＢを示すコードを起点として、６ｄＢ毎、つまり上位ビット１コード毎に減衰比が１／２倍になるように容量Ｃ３〜Ｃｎの接続をスイッチで制御する。つまり、上位ビットｋコード分による減衰比は｛Ｃ１／（Ｃ１＋Ｃ２）｝×２−ｋ倍となる。つまり、上記減衰比は、ゲイン制御信号値がプラスゲインを示す場合、ゲイン制御信号の上位ビット値に応じて２のべき乗比で可変制御される。
【０１０３】
この減衰比の切り替えを可変ゲインに換算すると、６ｄＢ毎の可変ゲインに相当する。よって、可変ゲイン回路２ａのプラスゲイン範囲の制御において、ゲイン設定コードの上位ビットによるゲイン制御機能を減衰器４ａに持たせた形となり、系全体の可変ゲイン特性は、実施の形態１の特性（図８Ｂ）と等価となる。
【０１０４】
これにより、実施の形態１で得られる効果に加えて、設定ゲインが高くなるほど、ランプ信号に乗るランダムノイズが抑制される。よって、ランプ生成回路３７を固体撮像装置に搭載すると、特に、低照度撮像時の画像においてランダム横線ノイズが低減される効果が得られる。
【０１０５】
なお、図１１の可変ゲイン特性において、ゲイン設定コードＧＣが６ｄＢ以上の範囲での上位ビット１コード毎の終了電圧ＶＢＴＭの制御の繰り返し回数は任意で構わない。このとき、例えば、繰り返し１回とする場合には、当該可変ゲイン特性において、６ｄＢ時点の１回の繰り返し後の１２ｄＢ以上の範囲の特性は図８Ｂの可変ゲイン特性のように連続的になる。この時の減衰比はＣ１／（Ｃ１＋Ｃ２）×（１／２）で固定となる。この関係は任意の回数の場合に対して一般化できる。
【０１０６】
ところで、図１２に示した減衰器の各スイッチはＭＯＳトランジスタにより構成される場合が考えられる。その場合、容量に接続されるソース・ドレインには、ゲートや基板に対する寄生容量が存在するため、スイッチがオフして容量の一端が切り離されても、寄生容量のカップリング効果によって、切り離された容量の実効値はゼロにはならない。その結果、ゲイン設定コードの上位ビットによる２のべき乗比に誤差が含まれ、下位ビットの微調整と上位ビットの切り替わり点でゲイン制御の連続性が実現されない問題がある。
【０１０７】
そこで、これを回避するための構成例を図１３に示す。
【０１０８】
図１３は、実施の形態２に係る減衰器の第２の構成例を示す図である。図１３において、切替容量Ｃｃ０〜Ｃｃ（ｎ−１）は２のべき乗の重み付けされた値を持っており、スイッチによって一端をグランドか入力端子ＲＧＯに接続切替される構成になっている。
【０１０９】
制御方法の一例として、スイッチ制御回路は、各スイッチの切替制御信号を温度計コードにデコードする機能を備えたものとし、ゲイン設定コードが６ｄＢ未満の範囲では切替容量Ｃｃ０〜Ｃｃ（ｎ−１）が全て入力端子側に接続されるようにする。ゲイン設定コードが６ｄＢを超えた場合、スイッチ制御回路によって、入力端子に接続されている切替容量のうち最も値の大きいＣｃ（ｎ−１）のみをグランド側に接続する。すると、減衰比計算式の分子の値を１／２にすることができる。以降、連続的にゲイン設定６ｄＢ増加毎に温度計コードによって値の大きい容量から順にグランド側に切り替えると、２のべき乗比で減衰比を可変することができる。
【０１１０】
図１２の構成と異なる点は、全ての制御状態において全ての容量が動作に寄与している点である。この構成によって、スイッチの寄生容量を含めて分母の値が常に一定に保たれることになる。スイッチ切替えによって入力端子側に接続される各容量の値は２のべき乗の重み付けを持っていることから、分子の値は２のべき乗で可変されることとなる。さらに、スイッチのチャネル幅を、接続される容量値に比例するサイズにし、寄生容量にも重み付けを持たせることで、より正確な制御が実現できる。
【０１１１】
以上、本開示のランプ生成回路及び固体撮像装置について、実施の形態１及び２に基づいて説明してきたが、本開示のランプ生成回路及び固体撮像装置は、実施の形態１及び２に限定されるものではない。実施の形態１及び２における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１及び２に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示の固体撮像装置を内蔵したカメラなど各種機器も本発明に含まれる。
【０１１２】
例えば、実施の形態１に係るランプ生成回路２７または実施の形態２に係るランプ生成回路３７と、画素アレイ２２と、画素アレイ２２の各単位画素２３を行毎に選択制御する垂直走査回路３０と、垂直走査回路３０によって選択制御された行の単位画素２３から列信号線を介して出力されるアナログ信号と上記ランプ生成回路から出力されたランプ信号とを比較する比較器２４と、比較器２４の比較開始時刻から比較器２４の出力が反転するまでの時間をカウントするカウンタ２５と、列毎に配置され、カウンタ２５でカウントされた値を保持するデジタルメモリ２６と、外部システムより入力されるマスタークロック及び制御情報を基に、ランプ信号生成用のベースクロック、タイミング信号及びゲイン制御信号を生成するタイミング制御部３１とを備え、上記ランプ生成回路が、ベースクロック及びゲイン制御信号を受けてランプ信号を発生することを特徴とする固体撮像装置も本発明の範囲に含まれる。
【産業上の利用可能性】
【０１１３】
本発明に係るランプ生成回路は、電源電圧の低電圧化およびノイズ特性の改善を実現することができ、例えば、ＭＯＳ固体撮像装置、有機膜固体撮像装置、デジタルスチルカメラ、ムービーカメラ、カメラ付き携帯電話機、監視カメラ、医療用内視鏡カメラ等に適用できる。
【符号の説明】
【０１１４】
１    基準電圧制御回路
２、２ａ    可変ゲイン回路
３    参照信号発生回路
４、４ａ    減衰器
５    制御回路
６    クロック制御回路
７ａ、７ｂ    シフトレジスタ
８    シフト制御回路
９    フリップフロップ
１０    ３入力セレクタ
１１    ｄＢリニア変換部
１２    電流ＤＡＣ
１３    増幅器
１４、１４ａ    セレクタ
１５    バッファ
１６    スイッチ制御回路
２１    固体撮像装置
２２    画素アレイ
２３    単位画素
２４    比較器
２５    カウンタ
２６    デジタルメモリ
２７、３７    ランプ生成回路
２８    高速インターフェース（高速Ｉ／Ｆ）
２９    水平走査回路
３０    垂直走査回路
３１    タイミング制御部
３２    外部システム
３２ａ、３２ｂ    端子
【図１】
2013179615.tif 000003
【図２】
2013179615.tif 000004
【図３Ａ】
2013179615.tif 000005
【図３Ｂ】
2013179615.tif 000006
【図４Ａ】
2013179615.tif 000007
【図４Ｂ】
2013179615.tif 000008
【図５】
2013179615.tif 000009
【図６】
2013179615.tif 000010
【図７】
2013179615.tif 000011
【図８Ａ】
2013179615.tif 000012
【図８Ｂ】
2013179615.tif 000013
【図９】
2013179615.tif 000014
【図１０】
2013179615.tif 000015
【図１１】
2013179615.tif 000016
【図１２】
2013179615.tif 000017
【図１３】
2013179615.tif 000018
【国際調査報告】
2013179615.tif 000019
2013179615.tif 000020
2013179615.tif 000021
2013179615.tif 000022