【手続補正書】
【提出日】平成27年7月10日(2015.7.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シングルエンド信号を与えるように構成された不平衡ポートと、
前記不平衡ポートと内部ノードの間に接続された第１のコンデンサーと、
前記内部ノードと平衡ポートの第１の差動端子との間に接続されたインダクターと、
前記第１の差動端子とグランドの間にシャント素子として接続された第２のコンデンサーと、
前記内部ノードと前記平衡ポートの第２の差動端子との間に接続された第３のコンデンサー
を備え、
前記第２の差動端子にはシャント素子は接続されないことからなる、バラン。
【請求項２】
前記シングルエンド信号は、ダイ、リッド、及び基板のうちの少なくとも１つから構成されたRF回路の不平衡ポートによって提供される無線周波数（RF）信号を含む、請求項１のバラン。
【請求項３】
前記RF回路は、複数の音響共振器、またはアンテナ回路を構成する少なくとも１つのフィルターダイから構成される、請求項２のバラン。
【請求項４】
前記第１のコンデンサー、前記第２のコンデンサー、前記第３のコンデンサー、及び前記インダクターのうちの少なくとも１つは、前記RF回路のダイ、リッド、及び基板のうちの少なくとも１つの中に実装され、または、前記RF回路のダイ、リッド、及び基板のうちの少なくとも１つの上に実装される、請求項２のバラン。
【請求項５】
前記インダクター及び前記第３のコンデンサーは、前記平衡ポートを提供する第１の直列共振LC回路を形成し、
前記第１のコンデンサー、前記インダクター、及び前記第２のコンデンサーは、前記不平衡ポートを提供する第２の直列共振LC回路を形成する、請求項１のバラン。
【請求項６】
前記第３のコンデンサーの第３の静電容量値C3は、
【数８】
2014239425.tif 000001
として実質的に決定され、
前記第2のコンデンサーの第２の静電容量値C2は、前記第３の静電容量値C3の２倍に実質的に等しく、前記第１のコンデンサーの第１の静電容量値C1は、前記第２の静電容量値C2に実質的に等しく、前記インダクターのインダクタンス値L1は、
【数９】
2014239425.tif 000002
として実質的に決定され、ここで、ｆは、前記バランの目標設計周波数であって、該目標設計周波数は応用例の動作周波数に依存し、ωは２πｆに等しく、Raは、グランドを基準とした前記不平衡ポートの基準インピーダンスであり、Rbは、前記平衡ポートの前記第１及び第２の差動端子の各々の基準インピーダンスであって、該第１及び第２の差動端子の各々はグランドを基準とする、請求項１のバラン。
【請求項７】
前記第１のコンデンサーはDCブロックとして作用する、請求項１のバラン。
【請求項８】
前記内部ノードと前記第２の差動端子の間において、前記第３のコンデンサーに並列に接続されたバイパスインダクターであって、DC供給接点を介してDCの供給を可能にするバイパスインダクターをさらに備える、請求項１のバラン。
【請求項９】
少なくとも１つの請求項８のバランと、
前記少なくとも１つのバランの前記平衡ポートの前記第１の差動端子に接続された第１のトランジスタと、
前記少なくとも１つのバランの前記平衡ポートの前記第２の差動端子に接続された第２のトランジスタと、
DC電圧源と前記少なくとも１つのバランの前記DC供給接点との間に直列に接続された供給用インダクターと、
前記供給用インダクターとグランドの間に接続された少なくとも１つの阻止コンデンサー
を備えるプッシュプル増幅回路。
【請求項１０】
シングルエンド信号を加えるように構成された不平衡ポートと、
前記不平衡ポートと内部ノードの間に接続された第１のインダクターと、
前記内部ノードと平衡ポートの第１の差動端子との間に接続されたコンデンサーと、
前記第１の差動端子とグランドの間にシャント素子として接続された第２のインダクターと、
前記内部ノードと前記平衡ポートの第２の差動端子との間に接続された第３のインダクター
を備え、
前記第２の差動端子にはシャント素子は接続されないことからなる、バラン。
【請求項１１】
前記シングルエンド信号は、ダイ、リッド、及び基板のうちの少なくとも１つから構成されたRF回路の不平衡ポートによって提供される無線周波数（RF）信号を含む、請求項１０のバラン。
【請求項１２】
前記RF回路は、複数の音響共振器を構成する少なくとも１つのフィルターダイから構成される、請求項１１のバラン。
【請求項１３】
前記第１のインダクター、前記第２のインダクター、前記第３のインダクター、及び前記コンデンサーのうちの少なくとも１つは、前記RF回路のダイ、リッド、及び基板のうちの少なくとも１つの中に実装され、または、前記RF回路のダイ、リッド、及び基板のうちの少なくとも１つの上に実装される、請求項１１のバラン。
【請求項１４】
前記コンデンサー及び前記第３のインダクターは、前記平衡ポートを提供する第１の直列共振LC回路を形成し、
前記第１のインダクター、前記コンデンサー、及び前記第２のインダクターは、前記シングルエンドポートを提供する第２の直列共振LC回路を形成する、請求項１０のバラン。
【請求項１５】
前記第３のインダクターの第３のインダクタンス値L3は、
【数１０】
2014239425.tif 000003
として実質的に決定され、
前記コンデンサーの静電容量値C1は、
【数１１】
2014239425.tif 000004
として実質的に決定され、
前記第2のインダクターの第２のインダクタンス値L2は、
【数１２】
2014239425.tif 000005
として実質的に決定され、
前記第１のインダクターの第１のインダクタンス値L1は、前記第２のインダクタンス値L2に実質的に等しく、ｆは、前記バランの目標設計周波数であって、該目標設計周波数は応用例の動作周波数に依存し、ωは２πｆに等しく、Raは、グランドを基準とした前記不平衡ポートの基準インピーダンスであり、Rbは、前記平衡ポートの前記第１及び第２の差動端子の各々の基準インピーダンスであって、該第１及び第２の差動端子の各々はグランドを基準とする、請求項１０のバラン。
【請求項１６】
前記内部ノードと前記第１の差動端子の間において、前記コンデンサーに並列に接続されたバイパスインダクターであって、DC供給接点を介してDCの供給を可能にするバイパスインダクターをさらに備える、請求項１０のバラン。
【請求項１７】
少なくとも１つの請求項１６のバランと、
前記少なくとも１つのバランの前記平衡ポートの前記第１の差動端子に接続された第１のトランジスタと、
前記少なくとも１つのバランの前記平衡ポートの前記第２の差動端子に接続された第２のトランジスタと、
DC電圧源と前記少なくとも１つのバランの前記DC供給接点との間に直列に接続された供給用インダクターと、
前記供給用インダクターとグランドの間に接続された少なくとも１つの阻止コンデンサー
を備えるプッシュプル増幅回路。
【請求項１８】
４LC素子バランであって、
グランドを基準とするシングエンド端子を備え、かつ、シングルエンド信号を加えるように構成された不平衡ポートと、
差動信号を加えるように構成された第１の差動端子及び第２の差動端子を備える平衡ポートと、
前記第１の差動端子と前記第２の差動端子の間に接続された第１の直列共振LC回路であって、第１のタイプの第１の要素、及び、該第１の要素に直列に接続された第２のタイプの１つの要素を備える第１の直列共振LC回路と、
前記シングルエンド端子とグランドの間に接続された第２の直列共振LC回路であって、該第２の直列共振LC回路は、前記第１のタイプの第２の要素及び第３の要素と、これらの要素に直列に接続された前記第２のタイプの前記１つの要素を備え、前記第１のタイプの前記第２の要素は、前記シングルエンド端子と前記第２のタイプの前記１つの要素との間に接続され、前記第１のタイプの前記第３の要素は、前記第２のタイプの前記１つの要素とグランドとの間に接続される、第２の直列共振LC回路
を備え、
前記第２のタイプの前記１つの要素は、前記第1及び第２の直列共振LC回路によって共有され、
前記第１の差動端子は、前記第２のタイプの前記１つの要素と前記第１のタイプの前記第３の要素との間に接続され、
前記第１のタイプの前記第３の要素は、前記第１の差動端子にシャント素子として接続され、
前記第１のタイプのどの要素も前記第２の差動端子にシャント素子として接続されず、及び、前記第２のタイプのどの要素も前記第２の差動端子にシャント素子として接続されないことからなる、４LC素子バラン。
【請求項１９】
前記第１のタイプの要素はコンデンサーであり、前記第２のタイプの要素はインダクターである、請求項１８のバラン。
【請求項２０】
前記第１のタイプの要素はインダクターであり、前記第２のタイプの要素はコンデンサーである、請求項１８のバラン。
【請求項２１】
シングルエンド信号を加えるように構成された不平衡ポートであって、第１の複素ポートインピーダンスを有するシングルエンド端子を備える不平衡ポートと、
前記不平衡ポートと内部ノードの間に接続された第１のサセプタンス要素であって、物理的に実現可能なLC素子から構成される第１のサセプタンス要素と、
前記内部ノードと平衡ポートの第１の差動端子との間に接続されたリアクタンス要素であって、該平衡ポートは、それぞれが第２の複素ポートインピーダンスを有する複数の差動端子を有することからなる、リアクタンス要素と、
前記第１の差動端子とグランドの間に接続された第２のサセプタンス要素と、
前記内部ノードと前記平衡ポートの第２の差動端子との間に接続された第３のサセプタンス要素
を備え、
前記第２の差動端子にはシャントサセプタンス要素及びシャントリアクタンス要素は接続されないことからなる、バラン。
【請求項２２】
第３のサセプタンス値B3が、
【数１３】
2014239425.tif 000006
として実質的に決定され、
リアクタンス値X0は、前記第３のサセプタンス値B3の逆数に実質的に等しく、第２のサセプタンス値B2は、前記第３のサセプタンス値B3の２倍に実質的に等しく、第１のサセプタンス値B1は、第１のリアクタンス値X1の逆数の負の数に実質的に等しく、前記第１のリアクタンス値X1は、
【数１４】
2014239425.tif 000007
として実質的に決定され、ここで、Zaは、グランドを基準とした前記不平衡ポートの基準インピーダンスであり、Zbは、前記平衡ポートの前記第１及び第２の差動端子の各々の基準インピーダンスであり、該第１及び第２の差動端子の各々はグランドを基準とし、Ybは、Zbの逆数に等しく、Reは、実数部を表しており、Imは、虚数部を表している、請求項２１のバラン。
【請求項２３】
第３のサセプタンス値B3は、
【数１５】
2014239425.tif 000008
として実質的に決定され、
リアクタンス値X0は、前記第３のサセプタンス値B3の逆数に実質的に等しく、第２のサセプタンス値B2は、前記第３のサセプタンス値B3の２倍に実質的に等しく、第１のサセプタンス値B1は、第１のリアクタンス値X1の逆数の負の数に実質的に等しく、前記第１のリアクタンス値X1は、
【数１６】
2014239425.tif 000009
として実質的に決定され、ここで、Zaは、グランドを基準とした前記不平衡ポートの基準インピーダンスであり、Zbは、前記平衡ポートの前記第１及び第２の差動端子の各々の基準インピーダンスであり、該第１及び第２の差動端子の各々はグランドを基準とし、Ybは、Zbの逆数に等しく、Reは、実数部を表しており、Imは、虚数部を表している、請求項２１のバラン。