(57)【要約】  相互変調歪に起因するノイズを防止することができる回路内蔵基板を提供するとともに、当該回路内蔵基板を備える複合モジュールを提供することを目的とする。  回路内蔵基板（１）が、基板本体（２）と、基板本体（２）内に設けられた内部電極（３）により形成され、ＲＦ信号が入力される電気回路と、基板本体（２）において電気回路に接続して設けられ、下地金属層と該下地金属層の少なくとも一部を被覆するニッケル層とを有する外部電極（４）と、基板本体（２）に配置された永久磁石（５）とを備えることにより、外部電極（４）のニッケル層で発生する相互変調歪に起因するノイズを防止することができる。
2014045775.tif 000002
【特許請求の範囲】
【請求項１】
基板本体と、
前記基板本体内に設けられた内部電極により形成され、ＲＦ信号が入力される電気回路と、
前記基板本体に前記電気回路に接続して設けられ、下地金属層と該下地金属層の少なくとも一部を被覆するニッケル層とを有する外部電極と、
前記基板本体に配置された磁石と
を備えることを特徴とする回路内蔵基板。
【請求項２】
前記磁石が前記外部電極に近接していることを特徴とする請求項１に記載の回路内蔵基板。
【請求項３】
前記磁石が、前記基板本体の一方主面または他方主面に配置されていることを特徴とする請求項１または２に記載の回路内蔵基板。
【請求項４】
前記基板本体の前記一方主面または前記他方主面に凹部が形成され、
前記磁石が、前記凹部に配設されていることを特徴とする請求項３に記載の回路内蔵基板。
【請求項５】
前記磁石が、前記基板本体の一方主面および他方主面を除く側面に配置されていることを特徴とする請求項１または２に記載の回路内蔵基板。
【請求項６】
前記電気回路がフィルタ回路であることを特徴とする請求項１ないし５のいずれかに記載の回路内蔵基板。
【請求項７】
前記請求項１ないし６のいずれかに記載の回路内蔵基板を備える複合モジュールであって、
前記基板本体の一方主面に実装された電子部品を備えることを特徴とする複合モジュール。
【請求項８】
前記請求項３または４に記載の回路内蔵基板を備える複合モジュールであって、
前記基板本体の前記一方主面に実装された電子部品を備え、
前記磁石は、前記基板本体の前記一方主面側に前記電子部品を囲むように配置されていることを特徴とする複合モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦ信号が入力される電気回路が内蔵された回路内蔵基板およびこの回路内蔵基板を備える複合モジュールに関する。
【背景技術】
【０００２】
従来、図６の電子部品の一例に示すように、セラミック積層体１０１の内部に形成された内部電極１０２と、当該セラミック積層体１０１の表面に形成された外部接続用の外部電極１０３とを備えるセラミック電子部品１００が知られている（特許文献１）。この種のセラミック電子部品１００の外部電極１０３は、主に、セラミック積層体１０１の表面に形成されたＣｕなどの下地金属層１０４と、該下地金属層１０４を被覆するニッケル（Ｎｉ）層１０５と、該Ｎｉ層を被覆する錫（Ｓｎ）層１０６とで構成されている。この場合、Ｎｉ層１０５は下地金属層１０４に対して拡散の少ない層として設けられ、Ｓｎ層１０６はセラミック電子部品１００をマザー基板等に半田により接続するときの半田の濡れ性を向上するための層として設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２８１４００号（段落００１３、図１等参照）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記した電子部品１００の中には、例えば、セラミック積層体１０１にキャパシタ素子やインダクタ素子で構成されるフィルタ回路等が形成された回路内蔵基板がある。この種の回路内蔵基板を、例えば、携帯電話等の高周波信号（ＲＦ信号）が用いられる電子機器に搭載した場合、回路内蔵基板に形成された外部電極にＲＦ信号が流れる。【０００５】
このように、外部電極にＲＦ信号が流れる場合、ＲＦ信号はその表皮効果により、例えば、外部電極の最表層にあるＳｎ層を流れようとするが、通常、Ｓｎ層の厚みは薄く形成されるため、Ｓｎ層の下層に位置するＮｉ層にまでＲＦ信号が流れる場合がある。【０００６】
ところで、磁性体（強磁性体）であるＮｉ層は、図７に示すような磁気ヒステリシス曲線で示される磁束密度―磁場特性（Ｂ−Ｈ特性）を有する。このとき、磁場に対して磁束密度が飽和する領域Ｒ１とそれ以外の非飽和領域Ｒ２が存在するが、当該非飽和領域Ｒ２でＲＦ信号が流れると、特に、同時に複数の周波数の異なるＲＦ信号が入力された場合、相互変調歪（ＩＭＤ：Ｉｎｔｅｒ  Ｍｏｄｕｌａｔｉｏｎ  Ｄｉｓｔｏｒｔｉｏｎ）が生じる。【０００７】
したがって、上記したように、同時に複数の周波数の異なるＲＦ信号を使用する通信システムにおいて、このような回路内蔵基板を使用する場合は、回路内蔵基板から発生したノイズにより通信特性が劣化するおそれがあるため、相互変調歪に起因するノイズを防止する技術が要求されていた。【０００８】
本発明は、上記した課題に鑑みてなされたものであり、相互変調歪に起因するノイズを防止することができる回路内蔵基板を提供するとともに、当該回路内蔵基板を備える複合モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記した目的を達成するために、本発明の回路内蔵基板は、基板本体と、前記基板本体内に設けられた内部電極により形成され、ＲＦ信号が入力される電気回路と、前記基板本体に前記電気回路に接続して設けられ、下地金属層と該下地金属層の少なくとも一部を被覆するニッケル層とを有する外部電極と、前記基板本体に配置された磁石とを備えることを特徴としている。【００１０】
このように構成すると、外部電極のＮｉ層が、その磁気ヒステリシス曲線における磁束密度の飽和領域まで磁化するための外部磁場を、基板本体に配置された磁石により印加することができるため、Ｎｉ層にＲＦ信号が流れた場合であっても、相互変調歪が生じず、回路内蔵基板の外部電極で生じる相互変調歪に起因したノイズを防止することができる。【００１１】
また、前記磁石が前記外部電極に近接していることが好ましい。このように構成すると、外部電極のＮｉ層が磁束密度の飽和領域まで磁化するための外部磁場を、磁石により効率よく印加することができるため、基板本体に配置する磁石の選択自由度が向上する。【００１２】
また、前記磁石が、前記基板本体の一方主面または他方主面に配置されていてもよい。このように構成することで、外部電極のＮｉ層が、磁束密度の飽和領域まで磁化するための外部磁場を磁石により印加することができるため、回路内蔵基板の外部電極で生じる相互変調歪に起因するノイズを防止することができる。【００１３】
また、前記基板本体の前記一方主面または前記他方主面に凹部が形成され、前記磁石が、前記凹部に配設されていてもよい。このように構成することにより、磁石の基板本体の主面から高さを低くできるため、回路内蔵基板の低背化を図ることができる。【００１４】
また、前記磁石が、前記基板本体の一方主面および他方主面を除く側面に配置されていてもよい。このように構成することにより、磁石の基板本体の主面からの高さを低くすることができるため、回路内蔵基板の低背化を図ることができる。【００１５】
また、前記電気回路がフィルタ回路であってもよい。このように構成することにより、フィルタ回路が内蔵された回路内蔵基板に本発明を適用することができる。【００１６】
また、上記した目的を達成するために、本発明の複合モジュールは、上記した回路内蔵基板を備える複合モジュールであって、前記基板本体の一方主面に実装された電子部品を備えることを特徴としている。【００１７】
このように構成することにより、相互変調歪に起因するノイズの発生を防止することができる回路内蔵基板を備えた複合モジュールを提供することができる。また、電子部品の端子電極に、Ｎｉ層が形成されている場合には、電子部品側で発生する相互変調歪に起因するノイズを防止することもできる。【００１８】
また、基板本体の一方主面に配置される磁石を備える回路内蔵基板、あるいは、基板本体の一方主面に凹部が形成され該凹部に磁石が配置された回路内蔵基板であって、前記基板本体の前記一方主面に実装された電子部品を備え、前記磁石は、前記基板本体の前記一方主面側に前記電子部品を囲むように配置されていてもよい。【００１９】
このように構成することにより、電子部品側で発生する相互変調歪に起因するノイズを効率よく防止することができる。また、基板本体の一方主面（凹部を形成せずに）に電子部品を囲むように磁石が配置されている場合には、磁石により電子部品が保護された状態になるため、外部衝撃により電子部品が破損するのを防止することもできる。
【発明の効果】
【００２０】
本発明によれば、基板本体に設けられた外部電極のＮｉ層が、その磁気ヒステリシス曲線における磁束密度の飽和領域まで磁化するための外部磁場を基板本体に配置された磁石により印加することができるため、外部電極のＮｉ層で発生する相互変調歪に起因するノイズを防止することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１実施形態にかかる回路内蔵基板の正面図である。
【図２】図１のＡ領域の拡大断面図である。
【図３】図１の回路内蔵基板を備える複合モジュールの一例を示す図である。
【図４】本発明の第２実施形態にかかる回路内蔵基板の正面図である。
【図５】本発明の第３実施形態にかかる回路内蔵基板の正面図である。
【図６】従来のセラミック電子部品の縦断面図である。
【図７】Ｎｉ層のＢ―Ｈ特性を示す図である。
【発明を実施するための形態】
【００２２】
（回路内蔵基板の構成）
本発明の一実施形態にかかる回路内蔵基板１について、図１および図２を参照して説明する。なお、図１は回路内蔵基板１の正面図であり、図２は図１のＡ領域の拡大断面図であり、外部電極の層構造を示している。
【００２３】
この実施形態にかかる回路内蔵基板１は、図１に示すように、基板本体２と、該基板本体２内に設けられた内部電極３により形成され高周波信号（ＲＦ信号）が入力される電気回路と、基板本体２に電気回路に接続して設けられた外部電極４と、基板本体２の一方主面２ａに配置された永久磁石５（本発明における磁石に相当）とを備え、例えば、ＲＦ信号が用いられる携帯電話などの電子機器のマザー基板に搭載される。なお、この実施形態では、電気回路の一例としてフィルタ回路が基板本体２の内部電極３により形成されている。
【００２４】
基板本体２は、例えば、低温同時焼成セラミック（ＬＴＣＣ）多層基板、ガラスエポキシ樹脂多層基板などからなり、基板本体２内には内部電極３やビア導体（図示せず）などが形成されている。そして、基板本体２内に形成されたＣｕなどの導電性材料からなる内部電極３やビア導体により、キャパシタ素子やインダクタ素子が形成され、これらの各素子によりフィルタ回路が形成される。
【００２５】
なお、基板本体２に形成される電気回路は、フィルタ回路に限らず、例えば、増幅回路や、複数のフィルタ回路を組み合わせた分波回路（ダイプレクサ）であってもよい。また、必ずしも内部電極３のみでフィルタ回路を形成する必要はなく、基板本体２に例えばチップコンデンサ等を実装して、内部電極３により形成されたキャパシタ素子やインダクタ素子と当該チップコンデンサなどとを組み合わせてフィルタ回路を形成する構成であってもよい。さらに、基板本体２は多層構造のものでなくてもかまわない。
【００２６】
ところで、基板本体２は、複数の基板本体２の集合体を個々に分割して製造する。このとき、例えば、基板本体２がＬＴＣＣ多層基板である場合、その製造方法は、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーがシート化されたセラミックグリーンシートを形成し、このセラミックグリーンシートの所定位置に、レーザー加工などによりビアホールが形成され、形成されたビアホールにＡｇやＣｕなどを含む導体ペーストが充填されて、層間接続用のビア導体が形成され、導体ペーストによる印刷により種々の内部電極３が形成される。その後、各セラミックグリーンシートを積層、圧着することによりセラミック積層体を形成して、１０００℃前後の低い温度で焼成する、所謂、低温焼成して基板本体２の集合体を製造する。このようにして製造した基板本体２の集合体を、ダイシングなどにより個々の基板本体２に分割して、該基板本体２の一方主面２ａおよび他方主面２ｂを除く側面２ｃに後述する外部電極４を形成するとともに、基板本体２の一方主面２ａに永久磁石５を配置して回路内蔵基板１を製造する。
【００２７】
外部電極４は、回路内蔵基板１を外部のマザー基板等と接続させたるための電極であり、図２に示すように、基板本体２の側面２ｃに形成されたＣｕ層４ａ（本発明における下地金属層に相当）と、該Ｃｕ層４ａを被覆するＮｉ層４ｂと、さらにＮｉ層４ｂを被覆するＳｎ層４ｃとを有する。また、外部電極４の各層４ａ，４ｂ，４ｃそれぞれは、めっき等で形成され、外部電極４は基板本体２の内部電極３により形成されたフィルタ回路に接続される。
【００２８】
なお、外部電極４を基板本体２の他方主面２ｂに形成してもよく、また、基板本体２の側面２ｃと他方主面２ｂの両面に外部電極４を形成する構成であってもよい。また、Ｃｕ層４ａを被覆するＮｉ層４ｂは、必ずしもＣｕ層４ａの全てを被覆しなくてもよく、少なくともＣｕ層４ａの一部を被覆していればよい。
【００２９】
永久磁石５は、外部電極４のＮｉ層４ｂが、その磁気ヒステリシス曲線における磁束密度の飽和領域Ｒ１まで磁化するための外部磁場を印加するものであり、基板本体２の一方主面２ａに配置される。このとき、固体の永久磁石５と基板本体２とを絶縁性接着剤を用いて接着することにより、永久磁石５を基板本体２に配置する。なお、粉末磁石入りのペースト樹脂を基板本体２に塗布・硬化し、その後、硬化した樹脂を研磨等により成形することにより、永久磁石５を基板本体２に配置してもよい。また、永久磁石５の形状は、平面視で矩形状、Ｌ字状、ロ字状、Ｉ字状など、種々の形状を選択することができる。
【００３０】
また、使用する永久磁石５の一例としては、フェライト磁石が挙げられるが、外部電極４のＮｉ層４ｂが磁束密度の飽和領域まで磁化するための外部磁場を印加できるものであれば、どのような永久磁石を使用してもよい。また、Ｎｉ層４ｂに効率よく外部磁場を印加するために、永久磁石５を外部電極４に近接して配置することが好ましい。
【００３１】
（複合モジュールの構成）
次に、回路内蔵基板１に電子部品７が実装された複合モジュール６の一例について、図３を参照して説明する。なお、図３（ａ）は複合モジュール６の正面図であり、（ｂ）は平面図である。
【００３２】
この複合モジュール６は、図３に示すように、回路内蔵基板１と、該回路内蔵基板１の基板本体２の一方主面２ａに実装されたＩＣやチップコンデンサ等の電子部品７とを備え、例えば、複数のフィルタ回路を組み合わせた分波器（ダイプレクサ）やフィルタ回路を基板本体２内部に備えたスイッチモジュールや無線ＬＡＮモジュール、Ｂｌｕｅｔｏｏｔｈ（登録商標）モジュールとして使用される。
【００３３】
このとき、外部電極４は、基板本体２の側面２ｃに設けられたものに加えて、一方主面２ａにも電子部品７との接続用の実装電極（図示せず）として設けられる。また、回路内蔵基板１が備える永久磁石５は、図３（ｂ）に示すように、平面視がロ字状に形成され、基板本体２の一方主面２ａ側に電子部品７を囲むように配置される。なお、その他の構成は、図１を参照して説明した回路内蔵基板１と同じであるため、同一符号を付すことにより説明を省略する。
【００３４】
なお、永久磁石５を、必ずしも平面視でロ字状に形成して電子部品７の周囲の全てを囲むように配置する必要はなく、例えば、永久磁石５を平面視でＬ字状やコの字状に形成して、電子部品７を部分的に囲うように配置してもよい。また、上記した形状を１つの永久磁石５で形成する必要はなく、例えば、それぞれ直方体や立方体等で形成された複数の永久磁石５を組み合わせて上記した形状にする構成であってもよい。
【００３５】
このように構成することにより、回路内蔵基板１の外部電極４（Ｎｉ層４ｂ）で発生する相互変調歪に起因するノイズを防止することができるとともに、例えば、電子部品７の端子電極にＮｉ層が形成されている場合は、電子部品７側で発生する相互変調歪に起因するノイズも防止することができる複合モジュール６を提供することができる。
【００３６】
また、永久磁石５を基板本体２の一方主面２ａ上に電子部品７を囲むように配置することにより、永久磁石５による外部磁場を効率よく電子部品７の端子電極に印加することができるため、さらにノイズの影響を抑制することができる。また、永久磁石５により電子部品７が保護された状態になるため、外部衝撃により電子部品７が破損するのを防止することもできる。
【００３７】
したがって、上記した実施形態によれば、基板本体２の一方主面２ａに永久磁石５を配置することにより、外部電極４のＮｉ層４ｂが、磁束密度の飽和領域まで磁化するための外部磁場を印加することができるため、Ｎｉ層４ｂにＲＦ信号が流れた場合であっても、相互変調歪が生じず、回路内蔵基板１の外部電極４で生じる相互変調歪に起因したノイズを防止することができる。
【００３８】
また、永久磁石５を外部電極４に近接して配置した場合は、外部電極４のＮｉ層４ｂに対して、効率よく外部磁場を印加できるため、基板本体２に配置する永久磁石５の選択自由度が向上する。
【００３９】
（第２実施形態）
本発明の第２実施形態にかかる回路内蔵基板１ａについて、図４を参照して説明する。なお、図４は回路内蔵基板１ａの正面図である。
【００４０】
この実施形態にかかる回路内蔵基板１ａが、図１を参照して説明した第１実施形態の回路内蔵基板１と異なるところは、図４に示すように、永久磁石５ａが基板本体２の一方主面２ａおよび他方主面２ｂを除く側面２ｃに配置されている点である。その他の構成は第１実施形態の回路内蔵基板１と同じであるため、同一符号を付すことにより説明を省略する。
【００４１】
この場合、第１実施形態の回路内蔵基板１が、基板本体２の一方主面２ａ上に永久磁石５を配置しているのに対し、回路内蔵基板１ａは、基板本体２の側面２ｃに永久磁石５ａを配置しているため、回路内蔵基板１と比較して回路内蔵基板１ａの厚みｔ１を薄くでき、これにより回路内蔵基板１ａの低背化を図ることができる。
【００４２】
なお、図４に示す回路内蔵基板１ａでは、永久磁石５ａが、外部電極４が形成された基板本体２の側面２ｃと異なる側面２ｃに配置されているが、例えば、外部電極４が形成された基板本体２の側面２ｃと同一面に永久磁石５ａを配置してもよく、かつ、当該外部電極４に接するように永久磁石５ａを近接配置してもよい。このように構成することにより、外部電極４のＮｉ層４ｂに効率よく外部磁場を印加できるため、永久磁石５ａの選択自由度が向上する。
【００４３】
また、この実施形態においても、外部電極４を基板本体２の他方主面２ｂに形成してもよい。
【００４４】
（第３実施形態）
本発明の第３実施形態にかかる回路内蔵基板１ｂについて、図５を参照して説明する。なお、図５は回路内蔵基板１ｂの正面図である。
【００４５】
この実施形態にかかる回路内蔵基板１ｂが、図１を参照して説明した第１実施形態の回路内蔵基板１と異なるところは、図５に示すように、基板本体２の他方主面２ｂに凹部８が形成され、永久磁石５ｂが当該凹部８に配設されている点である。その他の構成は、第１実施形態の回路内蔵基板１と同じであるため、同一符号を付すことにより説明を省略する。
【００４６】
このように、永久磁石５ｂを基板本体２に形成された凹部８に配設することにより、回路内蔵基板１ｂの低背化を図ることができるとともに、回路内蔵基板１ｂのサイズ（平面視での面積）を小さくすることができる。なお、永久磁石５ｂを配設する箇所は、基板本体２の他方主面２ｂに限らず、一方主面２ａや側面２ｃに形成された凹部に永久磁石５ｂを配設してもかまわない。
【００４７】
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。
【００４８】
例えば、上記した第２、第３実施形態の回路内蔵基板１ａ，１ｂの一方主面（基板本体２の一方主面２ａ）に電子部品７を実装して、複合モジュールとする構成でもよい。
【００４９】
また、図３に示す複合モジュール６において、第３実施形態の回路内蔵基板１ｂと同様に、基板本体２の一方主面２ａに平面視がロ字状の凹部を形成して、該凹部に永久磁石５を配設する構成であってもかまわない。
【００５０】
また、基板本体２に配置する永久磁石５，５ａ，５ｂは、一箇所に限らず、例えば、基板本体２の一方主面２ａと側面２ｃの両方に配置してもよく、また、基板本体２の同一面に複数個の永久磁石５，５ａ，５ｂを配置してもよい。
【産業上の利用可能性】
【００５１】
本発明は、ＲＦ信号が用いられるものであって、基板本体２の内部電極３や外部電極４にＮｉ層を有するものであれば、どのような回路内蔵基板に対しても通用することができる。
【符号の説明】
【００５２】
１，１ａ，１ｂ  回路内蔵基板
２              基板本体
２ａ            一方主面
２ｂ            他方主面
２ｃ            側面
３              内部電極
４              外部電極
４ａ            Ｃｕ層（下地金属層）
４ｂ            Ｎｉ層（ニッケル層）
５，５ａ，５ｂ  永久磁石（磁石）
６              複合モジュール
７              電子部品
８              凹部
【図１】
2014045775.tif 000003
【図２】
2014045775.tif 000004
【図３】
2014045775.tif 000005
【図４】
2014045775.tif 000006
【図５】
2014045775.tif 000007
【図６】
2014045775.tif 000008
【図７】
2014045775.tif 000009
【手続補正書】
【提出日】平成26年12月8日(2014.12.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
上記した目的を達成するために、本発明の回路内蔵基板は、基板本体と、前記基板本体内に設けられた内部電極により形成され、ＲＦ信号が入力される電気回路と、前記基板本体に前記電気回路に接続して設けられ、下地金属層と該下地金属層の少なくとも一部を被覆するニッケル層とを有する外部電極と、前記基板本体の一方主面または他方主面に配置された磁石とを備え、前記基板本体の前記一方主面または前記他方主面に凹部が形成され、前記磁石が、前記凹部に配設されていることを特徴としている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
このように構成すると、外部電極のＮｉ層が、その磁気ヒステリシス曲線における磁束密度の飽和領域まで磁化するための外部磁場を、基板本体に配置された磁石により印加することができるため、Ｎｉ層にＲＦ信号が流れた場合であっても、相互変調歪が生じず、回路内蔵基板の外部電極で生じる相互変調歪に起因したノイズを防止することができる。また、磁石を基板本体の一方主面または他方主面に配置すると、外部電極のＮｉ層が、磁束密度の飽和領域まで磁化するための外部磁場を磁石により印加することができるため、回路内蔵基板の外部電極で生じる相互変調歪に起因するノイズを防止することができる。また、磁石を凹部に配設することで、磁石の基板本体の主面から高さを低くできるため、回路内蔵基板の低背化を図ることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板本体と、
前記基板本体内に設けられた内部電極により形成され、ＲＦ信号が入力される電気回路と、
前記基板本体に前記電気回路に接続して設けられ、下地金属層と該下地金属層の少なくとも一部を被覆するニッケル層とを有する外部電極と、
前記基板本体の一方主面または他方主面に配置された磁石とを備え、
前記基板本体の前記一方主面または前記他方主面に凹部が形成され、
前記磁石が、前記凹部に配設されていることを特徴とする回路内蔵基板。
【請求項２】
前記磁石が前記外部電極に近接していることを特徴とする請求項１に記載の回路内蔵基板。
【請求項３】
前記電気回路がフィルタ回路であることを特徴とする請求項１または２に記載の回路内蔵基板。
【請求項４】
前記請求項１ないし３のいずれかに記載の回路内蔵基板を備える複合モジュールであって、
前記基板本体の一方主面に実装された電子部品を備えることを特徴とする複合モジュール。
【請求項５】
前記請求項１に記載の回路内蔵基板を備える複合モジュールであって、
前記基板本体の前記一方主面に実装された電子部品を備え、
前記磁石は、前記基板本体の前記一方主面側に前記電子部品を囲むように配置されていることを特徴とする複合モジュール。
【手続補正書】
【提出日】平成27年2月18日(2015.2.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板本体と、
前記基板本体内に設けられた内部電極により形成され、ＲＦ信号が入力される電気回路と、
前記基板本体に前記電気回路に接続して設けられ、下地金属層と該下地金属層の少なくとも一部を被覆するニッケル層とを有する外部電極と、
前記基板本体の一方主面または他方主面に配置された磁石とを備え、
前記基板本体の前記一方主面または前記他方主面に凹部が形成され、
前記磁石が、前記凹部に配設されていることを特徴とする回路内蔵基板。
【請求項２】
前記電気回路がフィルタ回路であることを特徴とする請求項１に記載の回路内蔵基板。
【請求項３】
前記請求項１または２に記載の回路内蔵基板を備える複合モジュールであって、
前記基板本体の一方主面に実装された電子部品を備えることを特徴とする複合モジュール。
【請求項４】
前記請求項１に記載の回路内蔵基板を備える複合モジュールであって、
前記基板本体の前記一方主面に実装された電子部品を備え、
前記磁石は、前記基板本体の前記一方主面側に前記電子部品を囲むように配置されていることを特徴とする複合モジュール。
【国際調査報告】
2014045775.tif 000010
2014045775.tif 000011
2014045775.tif 000012
2014045775.tif 000013
2014045775.tif 000014