(57)【要約】  本発明の第１の態様における撮像ユニットは、画素を有する第１面と、第１面とは反対の面であって、画素から読み出された画素信号を出力する出力部が設けられた第２面とを有する撮像チップと、第１面に対向して配置され、配線パターンを有する透光基板と、第２面に対向して配置され、撮像チップを支持する実装基板と、実装基板に配置され、出力部から出力された画素信号を配線パターンへ中継する中継部とを備える撮像ユニット。本発明の第２の態様における撮像装置は、上記の撮像ユニットを備える。第２の態様における撮像ユニットは、受光面と受光面とは反対側の実装面とを有する撮像チップと、撮像チップの実装面に対向して配置され、撮像チップと接続される配線パターンを有する実装基板と、撮像チップの受光面に対向して配置される透光基板と、実装基板の配線パターンと透光基板とを接続する接続部とを備える。
2014013742.tif 000002
【特許請求の範囲】
【請求項１】
画素を有する第１面と、前記第１面とは反対の面であって、前記画素から読み出された画素信号を出力する出力部が設けられた第２面とを有する撮像チップと、
前記第１面に対向して配置され、配線パターンを有する透光基板と、
前記第２面に対向して配置され、前記撮像チップを支持する実装基板と、
前記実装基板に配置され、前記出力部から出力された前記画素信号を前記配線パターンへ中継する中継部と
を備える撮像ユニット。
【請求項２】
前記中継部は、前記配線パターンと前記出力部とを接続するバンプを含む請求項１に記載の撮像ユニット。
【請求項３】
前記撮像チップと並列して配置され、前記配線パターンを介して入力された前記画素信号を処理する信号処理チップを備える請求項１または２に記載の撮像ユニット。
【請求項４】
受光面と前記受光面とは反対側の実装面とを有する撮像チップと、
前記撮像チップの前記実装面に対向して配置され、前記撮像チップと接続される配線パターンを有する実装基板と、
前記撮像チップの前記受光面に対向して配置される透光基板と、
前記実装基板の前記配線パターンと前記透光基板とを接続する接続部と
を備える撮像ユニット。
【請求項５】
前記透光基板は、配線パターンを有し、前記接続部は、前記実装基板の前記配線パターンと前記透光基板の前記配線パターンとを接続する請求項４に記載の撮像ユニット。
【請求項６】
前記撮像チップと並列して配置され、前記撮像チップから出力された画素信号を処理する信号処理チップを備える請求項４または５に記載の撮像ユニット。
【請求項７】
前記実装基板の線膨張係数と前記透光基板の線膨張係数との差は、前記撮像チップの線膨張係数と前記透光基板の線膨張係数の差よりも小さい請求項１から６のいずれか１項に記載の撮像ユニット。
【請求項８】
前記撮像チップと前記実装基板の間に、伝熱剤が塗布された請求項１から７のいずれか１項に記載の撮像ユニット。
【請求項９】
前記実装基板の前記撮像チップに対向する面とは反対の面に配接された放熱部材を備える請求項１から８のいずれか１項に記載の撮像ユニット。
【請求項１０】
前記実装基板の前記撮像チップに対向する面とは反対の面に配接された放熱部材を備え、前記放熱部材は、前記信号処理チップにも接する請求項３または６に記載の撮像ユニット。
【請求項１１】
前記放熱部材は、前記実装基板および前記信号処理チップと、同一平面で接する請求項１０に記載の撮像ユニット。
【請求項１２】
前記撮像チップと前記透光基板の間の空間を密封空間とする、封止部材を備える請求項１から１１のいずれか１項に記載の撮像ユニット。
【請求項１３】
請求項１から１２のいずれか１項に記載の撮像ユニットを備えた撮像装置。
【請求項１４】
ウェハに形成された画素と電気的に接続された、前記画素の出力である画素信号を出力するための出力部を、前記ウェハの第２面に形成する出力部形成段階と、
前記第２面に対向させて実装基板を配設する実装基板配設段階と、
前記ウェハの前記第２面とは反対側の面を研削して、前記画素に入射光を入射させる第１面を形成する研削段階と、
前記ウェハおよび前記実装基板をチップ単位で分離して個片化する個片化段階と、
前記画素に対応する領域の外側である周辺領域に配線パターンが設けられた透光基板を、前記第１面に対向して前記画素を覆うように配設すると共に、前記配線パターンと前記出力部とを中継部によって接続する透光基板配設段階と
を有する撮像ユニットの製造方法。
【請求項１５】
前記画素信号を処理する処理回路を有する信号処理チップを、前記配線パターンに接続して前記透光基板に配設する信号処理チップ配設段階と
を有する請求項１４に記載の撮像ユニットの製造方法。
【請求項１６】
前記実装基板における前記ウェハに対向する面とは反対側の面に接して、放熱部材を配設する放熱部材配設段階と
を有する請求項１４または１５に記載の撮像ユニットの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像ユニット、撮像装置、および撮像ユニットの製造方法に関する。
【背景技術】
【０００２】
ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）構造の撮像ユニットが知られている。ＣＯＧ構造の撮像ユニットは、フリップチップ実装技術により透光基板と撮像チップとが直接接続される。
［先行技術文献］
［特許文献］
［特許文献１］  特開２００９−２４６１５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
フリップチップ実装工程において透光基板及び撮像チップを加熱あるいは冷却すると、撮像チップに反りが発生する。これにより撮像チップの反りに起因してバンプに応力がかかり、バンプが破損するおそれがある。
【課題を解決するための手段】
【０００４】
本発明の第１の態様における撮像ユニットは、画素を有する第１面と、第１面とは反対の面であって、画素から読み出された画素信号を出力する出力部が設けられた第２面とを有する撮像チップと、第１面に対向して配置され、配線パターンを有する透光基板と、第２面に対向して配置され、撮像チップを支持する実装基板と、実装基板に配置され、出力部から出力された画素信号を配線パターンへ中継する中継部とを備える。【０００５】
本発明の第２の態様における撮像ユニットは、受光面と受光面とは反対側の実装面とを有する撮像チップと、撮像チップの実装面に対向して配置され、撮像チップと接続される配線パターンを有する実装基板と、撮像チップの受光面に対向して配置される透光基板と、実装基板の配線パターンと透光基板とを接続する接続部とを備える。【０００６】
本発明の第３の態様における撮像装置は、上記の撮像ユニットを備える。【０００７】
本発明の第４の態様における撮像ユニットの製造方法は、ウェハに形成された画素と電気的に接続された、画素の出力である画素信号を出力するための出力部を、ウェハの第２面に形成する出力部形成段階と、第２面に対向させて実装基板を配設する実装基板配設段階と、ウェハの第２面とは反対側の面を研削して、画素に入射光を入射させる第１面を形成する研削段階と、ウェハおよび実装基板をチップ単位で分離して個片化する個片化段階と、画素に対応する領域の外側である周辺領域に配線パターンが設けられた透光基板を、第１面に対向して画素を覆うように配設すると共に、配線パターンと出力部とを中継部によって接続する透光基板配設段階とを有する。【０００８】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態の撮像ユニットの構成を示す図である。
【図２】本実施形態の撮像装置の構成を示すブロック図である。
【図３】撮像ユニットの製造方法を説明する図である。
【図４】撮像ユニットの製造方法を説明する図である。
【図５】撮像ユニットの他の構成を示す図である。
【発明を実施するための形態】
【００１０】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１１】
図１は、本実施形態の撮像ユニット１０の構成を示す図である。撮像ユニット１０は、ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）構造の撮像ユニットである。撮像ユニット１０は、撮像チップ１００、透光基板２００、実装基板３００、信号処理チップ４００、および放熱部材５００を含んで構成される。
【００１２】
撮像チップ１００は、裏面照射型のＭＯＳイメージセンサである。撮像チップ１００は、受光面である第１面１１１側に画素領域１０１を有する。画素領域１０１は、入射光を光電変換する画素を複数含む。第１面１１１とは反対側の実装面である第２面１１２には、画素から読み出された画素信号を出力する出力部である出力端子１０２が配列されている。出力端子１０２は、第２面１１２の両端部に外側に延伸する形態で配列されている。撮像チップ１００は、画素領域１０１の外側の領域に初段アンプを含むカラム回路を有する。
【００１３】
透光基板２００は、ホウケイ酸ガラス、石英ガラス、無アルカリガラス、耐熱ガラス等により形成されたカバーガラスである。透光基板２００は、撮像チップ１００の第１面１１１に対向して配置され、画素領域１０１を覆っている。透光基板２００は、撮像チップ１００に対向する側の面に、信号処理チップ４００へ画素信号を中継する第１配線パターン２０１を有する。
【００１４】
第１配線パターン２０１に設けられた電極パッド２０２は、第１バンプ６０１を介して、撮像チップ１００の出力端子１０２に電気的に接続されている。本実施形態では、第１バンプ６０１は、出力端子１０２から出力された画素信号を第１配線パターン２０１へ中継する中継部の少なくとも一部として機能する。電極パッド２０２と出力端子１０２の接続部分は、当該接続部分を取り囲むように形成された接着剤７０１により接着されている。接着剤７０１はさらに、撮像チップ１００の周囲を取り囲むように形成されている。これにより、画素領域１０１と透光基板２００の間の空間は、密封されている。つまり、接着剤７０１は、封止部材としても機能する。また、透光基板２００は、外部へ画素信号を中継する第２配線パターン２０４を有する。
【００１５】
実装基板３００は、撮像チップ１００の第２面１１２に対向して配置されて撮像チップ１００を支持する。したがって、実装基板３００は、支持基板としての役割を担う。実装基板３００の線膨張係数は、透光基板２００の線膨張係数より小さい。また、実装基板３００の線膨張係数と透光基板２００の線膨張係数との差は、撮像チップ１００の線膨張係数と透光基板２００の線膨張係数の差よりも小さくてもよい。
【００１６】
実装基板３００には、配線パターンが形成されていてもよい。実装基板３００に配線パターンが形成されていれば、出力端子１０２から出力された画素信号は、実装基板３００の配線パターンを経由して、透光基板２００の第１配線パターン２０１へ送信される。この場合には、第１バンプ６０１は、実装基板３００の配線パターンと透光基板２００とを接続する接続部とみなすこともできる。
【００１７】
本実施形態の撮像ユニット１０では、撮像チップ１００と透光基板２００を直接バンプ接合するのではなく、撮像チップ１００と透光基板２００の間の線膨張係数を持つ実装基板３００を介している。撮像チップ１００と透光基板２００の間に実装基板３００を介することにより、透光基板２００と実装基板３００の線膨張係数の差を、撮像チップ１００と透光基板２００の線膨張係数の差に比べて小さくすることができる。したがって、第１バンプ６０１にかかる応力を緩和することができる。
【００１８】
ここで、撮像チップ１００は裏面照射型のＭＯＳイメージセンサであるので、製造段階において撮像チップの裏面側が研削される。一方、信号処理チップ４００は製造段階において研削されない場合もある。したがって、撮像チップ１００と信号処理チップ４００の厚みは異なる。このため、撮像チップ１００および信号処理チップ４００の両方に接するよう放熱部材を配置するためには、撮像チップ１００と信号処理チップ４００の厚みの差に応じた段差加工が放熱部材に対して必要になり得る。
【００１９】
本実施形態の撮像ユニット１０では、撮像チップ１００の第２面１１２に対向して実装基板３００が配置されている。この実装基板３００の厚さは、信号処理チップ４００と撮像チップ１００の厚みの差に応じて調整される。したがって、撮像チップ１００の第２面１１２側に実装基板３００を配置することにより、放熱部材５００における同一平面状に実装基板３００と信号処理チップ４００を配置できる。
【００２０】
なお、撮像チップ１００と実装基板３００の間に伝熱剤が塗布されていてもよい。伝熱材として、空気よりも熱伝導性の高い樹脂を用いることができる。これにより、撮像チップ１００のカラム回路で発生した熱を実装基板３００側に効率よく放熱できる。伝熱剤は、撮像チップ１００と実装基板３００の間の領域全体に充填されてもよい。この場合には、伝熱剤と実装基板３００の接触面積が増えるので、熱抵抗を低下させることができる。したがって、より放熱効果を高めることができる。
【００２１】
信号処理チップ４００は、第１配線パターン２０１を介して入力された画素信号を処理する処理回路を有する。信号処理チップ数は、画素信号の読み出し方式に応じて適宜決定される。本実施形態では、画素信号の読み出し方式として２チャンネル読み出しを採用する。したがって、本実施形態では、信号処理チップ数は２つである。
【００２２】
信号処理チップ４００は、撮像チップ１００と並列して配置される。より詳細には、透光基板２００における、画素領域１０１を覆う領域の外側である周辺領域に載置される。信号処理チップ４００は、撮像チップ１００から離れた位置に第２バンプ６０２、透光基板２００、および第１バンプ６０１を介して配置されている。したがって、信号処理チップ４００で発生した熱は、第２バンプ６０２から透光基板２００に伝達され、さらに透光基板２００から第１バンプ６０１に伝達された後、撮像チップ１００に達する。撮像チップと信号処理チップが積層されている場合に比べて、信号処理チップ４００から撮像チップ１００までの熱の伝達経路が長くなるので、信号処理チップ４００から撮像チップ１００へ伝達される熱を低減できる。したがって、信号処理チップ４００の熱に起因する画素領域の温度上昇を抑えることができるので、暗電流を低減することができる。その結果、画質の低下を防止できる。
【００２３】
信号処理チップ４００は、電極パッド４０１および電極パッド４０２を有する。電極パッド４０１は、第２バンプ６０２を介して、第１配線パターン２０１の電極パッド２０３に電気的に接続されている。電極パッド４０１と電極パッド２０３の接続部分は、当該接続部分を取り囲むように形成された接着剤７０２により接着されている。電極パッド４０２は、第３バンプ６０３を介して、第２配線パターン２０４の電極パッド２０５に電気的に接続されている。電極パッド４０２と電極パッド２０５の接続部分は、当該接続部分を取り囲むように形成された接着剤７０３により接着されている。
【００２４】
さらに、第２配線パターン２０４は、図示しないフレキシブル基板に電気的に接続され、フレキシブル基板を介して外部に送信される。以上の構成により、画素領域の画素信号は、撮像チップ１００の非入射面側から出力端子１０２に取り出された後、第１バンプ６０１によって入射面側へ伝送され、さらに透光基板２００および信号処理チップ４００を介して、外部に伝送される。
【００２５】
放熱部材５００は、熱伝導性の高い材料、例えば金属等により形成される。金属として、銅、ニッケル合金、鉄、アルミニウム等を用いることができる。放熱部材５００は、実装基板３００のうち撮像チップ１００に対向する面とは反対側の面に接して配設されている。放熱部材５００は、信号処理チップ４００のうち第１配線パターン２０１と接続される面とは反対側の面にも接している。放熱部材５００が撮像チップ１００と信号処理チップ４００に接しているので、撮像チップ１００と信号処理チップ４００の両方で発生した熱を放熱できる。なお、放熱部材５００は、フィン状に形成されてもよい。これにより、放熱部材５００の放熱面積が大きくなるので、より放熱特性を高めることができる。
【００２６】
ここで、第１バンプ６０１の高さは、撮像チップ１００の厚み分だけ第２バンプ６０２および第３バンプ６０３よりも高くなっている。実装基板３００の厚さは信号処理チップ４００と撮像チップ１００の厚みの差に応じて調整されると説明したが、第１バンプ６０１および第２バンプとの関係で言うと、実装基板３００の厚みは、信号処理チップ４００および第２バンプ６０２の合計厚みと第１バンプ６０１の厚みの差に応じて調整されるとも言える。つまり、信号処理チップ４００と第２バンプ６０２の厚みの和と、実装基板３００と第１バンプ６０１の厚みの和が等しくなるように、実装基板３００の厚みは調整される。実装基板３００の厚みを適宜調整することによって、放熱部材５００における同一平面状に撮像チップ１００と信号処理チップ４００を配置することができる。したがって、放熱部材５００に段差加工を施さなくてもよい。放熱部材５００は、例えば後述する撮像装置のボディに取り付けられる。
【００２７】
撮像チップとして裏面照射型のＭＯＳイメージセンサを用いる場合に、撮像チップの第２面側に信号処理チップを積層する構成が採用されれば、画素信号を信号処理チップに伝送するためのＴＳＶ（シリコン貫通電極）が撮像チップに形成される。この場合には、ＴＳＶを形成する分だけ撮像チップの幅の増大を招いていた。
【００２８】
本実施形態の撮像ユニット１０では、出力端子１０２を外側に延伸して形成するとともに、透光基板２００を介して撮像チップ１００の出力端子１０２と信号処理チップ４００の第１配線パターンが電気的に接続している。撮像チップ１００にＴＳＶを形成しないので、撮像チップ１００を小型化できる。
【００２９】
図２は、本実施形態に係る撮像装置の構成を示すブロック図である。撮像装置８００は、撮影光学系としての撮影レンズ８２０を備え、撮影レンズ８２０は、光軸ＯＡに沿って入射する被写体光束を撮像ユニット１０へ導く。撮影レンズ８２０は、撮像装置８００に対して着脱できる交換式レンズであっても構わない。撮像装置８００は、撮像ユニット１０、システム制御部８０１、駆動部８０２、ワークメモリ８０４、記録部８０５、および表示部８０６を主に備える。
【００３０】
撮影レンズ８２０は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。なお、図２では瞳近傍に配置された仮想的な１枚のレンズで代表して表している。駆動部８０２は、システム制御部８０１からの指示に従って撮像ユニット１０のタイミング制御、領域制御等の電荷蓄積制御を実行する制御回路である。
【００３１】
撮像ユニット１０は、画素信号をシステム制御部８０１の画像処理部８１１へ引き渡す。画像処理部８１１は、ワークメモリ８０４をワークスペースとして種々の画像処理を施し、画像データを生成する。例えば、ＪＰＥＧファイル形式の画像データを生成する場合は、ホワイトバランス処理、ガンマ処理等を施した後に圧縮処理を実行する。生成された画像データは、記録部８０５に記録されるとともに、表示信号に変換されて表示部８０６に表示される。
【００３２】
図３は、撮像ユニット１０の製造方法を説明する図である。具体的には、図３は、ウェハレベルでの処理工程を示す。まず、図３（ａ）に示すように、入射光を光電変換する画素を複数含む画素領域１０１が複数形成されたウェハ１１０を準備し、当該画素領域１０１と電気的に接続された、画素の出力である画素信号を出力するための出力端子１０２をウェハ１１０の第２面１１２に形成する（端子形成段階）。
【００３３】
次に、図３（ｂ）に示すように、実装基板３１０を第２面１１２に対向させて配設する（実装基板配設段階）。これにより、出力端子１０２は、ウェハ１１０と実装基板３１０に挟まれた状態となる。
【００３４】
次に、図３（ｃ）に示すように、ウェハの第２面１１２とは反対側の面を研削して、画素に入射光を入射させる第１面１１１を形成する（研削段階）。研削されることにより、研削後のウェハ１２０の厚みは、研削前のウェハ１１０に比べて薄くなる。研削方法として、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）、ＢＧ（Ｂａｃｋ  Ｇｒｉｎｄｉｎｇ）を利用することができる。
【００３５】
次に、図３（ｄ）に示すように、実装基板３１０側を紙面下側に配置した状態で、ウェハにおける隣接する画素領域１０１間の領域を一部エッチングする。これにより、第２面１１２に形成された出力端子１０２を露出させる。
【００３６】
次に、ウェハおよび実装基板を、画素領域１０１を含む単位回路領域ごとに切り出す。これにより、図３（ｅ）に示すように、チップ単位で分離して個片化する（個片化段階）。
【００３７】
図４は、撮像ユニット１０の製造方法を説明する図である。具体的には、個片化以降の工程を示す。個片化以降の工程については、各撮像チップに対する処理は共通しているので、一つの撮像チップに着目して説明する。
【００３８】
図４（ａ）に示すように、画素に対応する領域の外側である周辺領域に第１配線パターン２０１が設けられた透光基板２００を撮像チップ１００の第１面１１１に対向して画素を覆うように配設するとともに、第１配線パターン２０１と出力端子１０２とを接続する（透光基板配設段階）。具体的には、撮像チップ１００の出力端子１０２に、接着剤７０１をディスペンサにより形成する。接着剤７０１として、熱硬化性樹脂を用いることができる。接着剤７０１が形成された撮像チップ１００と、予め第１配線パターン２０１の電極パッド２０２に第１バンプ６０１が形成された透光基板２００とを位置あわせした後、撮像チップ１００上に透光基板２００を貼り合わせる。撮像チップ１００と透光基板２００の貼り合わせは、加熱状態で行われる。
【００３９】
次に、図４（ｂ）に示すように、画素信号を処理する処理回路を有する信号処理チップ４００を、第１配線パターン２０１、第２配線パターン２０４に接続して透光基板２００に配設する（信号処理チップ配設段階）。具体的には、信号処理チップ４００の電極パッド４０１に、接着剤７０２をディスペンサにより形成する。同様に、信号処理チップ４００の電極パッド４０２に、接着剤７０３をディスペンサにより形成する。そして、接着剤７０２、接着剤７０３が形成された信号処理チップ４００と、予め電極パッド２０３に第２バンプ６０２が、電極パッド２０５に第３バンプ６０３が形成された透光基板２００とを位置合わせした後、信号処理チップ４００上に透光基板２００を貼り合わせる。信号処理チップ４００と透光基板２００の貼り合わせも、加熱状態で行われる。
【００４０】
次に、図４（ｃ）に示すように、実装基板３００の撮像チップ１００側の面とは反対側の面、および信号処理チップ４００の透光基板２００側の面とは反対側の面に接して、放熱部材５００を配設する。
【００４１】
本実施形態の撮像ユニット１０の製造方法では、ウェハをエッチングして出力端子１０２を露出した後、出力端子１０２と電極パッド２０２をバンプ接合している。プロセスが複雑なＴＳＶを撮像チップ１００に形成しないので、プロセスを簡略化できる。
【００４２】
以上の説明では、実装基板３００が撮像チップ１００と透光基板２００の間の線膨張係数を有することにより応力を緩和した。実装基板３００それ自体が撮像チップ１００と透光基板２００の間の線膨張係数を持たなくても、撮像チップ１００と透光基板２００の間の線膨張係数を持つ膜を実装基板３００に形成してもよい。撮像チップ１００の引っ張り方向とは逆方向に引っ張る特性を持つ膜を形成することにより、加熱あるいは冷却による撮像ユニットの変形を抑制できる。当該膜は、ＳｉＯＮ系の膜によって実現できる。ＳｉＯＮ系の膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって形成できる。ＳｉＯＮ系の膜における窒素および酸素の比率を変えたり、当該膜の形成条件を変えたりすることによって、膜の特性を変えることができる。
【００４３】
以上の説明では、一つの放熱部材５００が撮像チップ１００と信号処理チップ４００の両方に接していたが、チップ毎に独立した放熱部材５００を設けてもよい。これにより、各チップの発熱量に応じて放熱部材５００のサイズを最適化できる。信号処理チップ４００の発熱量は、撮像チップ１００の発熱量より多いので、信号処理チップ４００に配置する放熱部材の面積を、撮像チップ１００に配置する放熱部材の面積より大きくするのが好ましい。例えば、信号処理チップ４００に配置する放熱部材をフィン状に形成するとよい。
【００４４】
また、実装基板３００の表面に出力端子１０２から出力された画素信号を第１配線パターン２０１へ中継する第３配線パターンが形成されていてもよい。この場合には、出力端子１０２を撮像チップ１００の外側に延伸させなくてもよい。すなわち、撮像チップ１００の非入射面に出力端子１０２を配置し、当該出力端子１０２と第３配線パターンをバンプ接合する。そして、第１配線パターン２０１と第３配線パターンを第１バンプ６０１により接続する。出力端子１０２と第１配線パターン２０１は、第１バンプ６０１および第３配線パターンを介して接続されることになる。つまり、第１バンプ６０１および第３配線パターンが、出力端子１０２から出力された画素信号を第１配線パターン２０１へ中継する中継部として機能する。また、出力端子１０２と第１配線パターンをワイヤボンディングによって電気的に接続することもできる。
【００４５】
以上の説明では、画素領域１０１と、画素信号を処理する処理回路とが別々のチップに形成されていたが、同一のチップに形成されていてもよい。図５は、撮像ユニット１０の他の構成を示す図である。図５に示す撮像ユニット１０は、撮像チップ１００、透光基板２００、実装基板３００、放熱部材５００、およびフレキシブル基板７１０を含んで構成される。図５に示す撮像チップ１００は、第１面１１１側に画素領域１０１を有する。第１面１１１とは反対の面である第２面１１２には、画素から読み出された画素信号を出力する出力部である出力端子１０２が配列されている。出力端子１０２は、第２面１１２の両端部に外側に延伸する形態で配列されている。撮像チップ１００は、画素領域１０１の外側の領域に初段アンプを含むカラム回路を有する。また、撮像チップ１００は、画素信号を処理する処理回路を有する。
【００４６】
図５に示す撮像ユニット１０においても、撮像チップ１００と透光基板２００を直接バンプ接合するのではなく、撮像チップ１００と透光基板２００の間の線膨張係数を持つ実装基板３００を介している。撮像チップ１００と透光基板２００の間に実装基板３００を介することにより、透光基板２００と実装基板３００の線膨張係数の差は、撮像チップ１００と透光基板２００の線膨張係数の差に比べて小さくなる。したがって、第１バンプ６０１にかかる応力を緩和することができる。
【００４７】
図５に示す撮像ユニット１０においては、フレキシブル基板７１０は、電極パッド４０１および電極パッド４０２を有する。電極パッド４０１は、第２バンプ６０２を介して、第１配線パターン２０１の電極パッド２０３に電気的に接続されている。電極パッド４０１と電極パッド２０３の接続部分は、当該接続部分を取り囲むように形成された接着剤７０２により接着されている。電極パッド４０２は、第３バンプ６０３を介して、第２配線パターン２０４の電極パッド２０５に電気的に接続されている。電極パッド４０２と電極パッド２０５の接続部分は、当該接続部分を取り囲むように形成された接着剤７０３により接着されている。図５に示す撮像ユニット１０によれば、画素領域の画素信号は、撮像チップ１００の非入射面側から出力端子１０２に取り出された後、撮像チップ１００内の処理回路によって処理される。その後、第１バンプ６０１によって入射面側へ伝送され、さらに透光基板２００およびフレキシブル基板７１０を介して、外部に伝送される。
【００４８】
以上の説明では、出力端子１０２は、撮像チップ１００の第２面１１２側に形成されていたが、第１面１１１側に形成されてもよい。
【００４９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【００５０】
請求の範囲、明細書、および図面中の製造工程の手順に関して、便宜上「まず、」、「次に、」等を用いて説明しているが、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００５１】
１０  撮像ユニット、１００  撮像チップ、１０１  画素領域、１０２  出力端子、１１０  ウェハ、１１１  第１面、１１２  第２面、１２０  ウェハ、２００  透光基板、２０１  第１配線パターン、２０２  電極パッド、２０３  電極パッド、２０４  第２配線パターン、２０５  電極パッド、３００  実装基板、３１０  実装基板、４００  信号処理チップ、４０１  電極パッド、４０２  電極パッド、５００  放熱部材、６０１  第１バンプ、６０２  第２バンプ、６０３  第３バンプ、７０１  接着剤、７０２  接着剤、７０３  接着剤、７１０  フレキシブル基板、８００  撮像装置、８０１  システム制御部、８０２  駆動部、８０４  ワークメモリ、８０５  記録部、８０６  表示部、８１１  画像処理部、８２０  撮影レンズ
【図１】
2014013742.tif 000003
【図２】
2014013742.tif 000004
【図３】
2014013742.tif 000005
【図４】
2014013742.tif 000006
【図５】
2014013742.tif 000007
【国際調査報告】
2014013742.tif 000008
2014013742.tif 000009
2014013742.tif 000010
2014013742.tif 000011