(57)【要約】  半導体素子収納用パッケージ３であって、上面に凹部Ｐまたは上面から下面にかけて貫通部Ｈを有する矩形状のセラミックパッケージ３１と、セラミックパッケージ３１の下面に一辺Ａから他辺Ｂに向かって凹部Ｐまたは貫通部Ｈと重なる領域にまで延在するように取り付けられた、一辺Ａ側の幅よりも他辺Ｂ側の幅が狭い放熱板３２とを備えている。また、半導体素子収納用パッケージ３は、セラミックパッケージ３１の下面に他辺Ｂに沿って設けられた複数の第１リードピン３３と、セラミックパッケージ３１の下面に放熱板３２の幅が狭い箇所を挟んで両側に設けられた一対の第２リードピン３４とを備えている。
2013172420.tif 000002
【特許請求の範囲】
【請求項１】
上面に凹部または上面から下面にかけて貫通部を有する矩形状のセラミックパッケージと、
前記セラミックパッケージの下面に一辺から他辺に向かって前記凹部または前記貫通部と重なる領域にまで延在するように取り付けられた、前記一辺側の幅よりも前記他辺側の幅が狭い放熱板と、
前記セラミックパッケージの前記下面に前記他辺に沿って設けられた複数の第１リードピンと、
前記セラミックパッケージの下面に前記放熱板の幅が狭い箇所を挟んで両側に設けられた一対の第２リードピンとを備えたことを特徴とする半導体素子収納用パッケージ。
【請求項２】
請求項１に記載の半導体素子収納用パッケージであって、
前記放熱板の幅が狭い箇所には、幅方向の両側に湾曲した切欠きが設けられており、一対の前記第２リードピンは、前記切欠きに対応して配置されていることを特徴とする半導体素子収納用パッケージ。
【請求項３】
請求項１または請求項２に記載の半導体素子収納用パッケージと、
前記半導体素子収納用パッケージの前記セラミックパッケージの前記凹部に実装された半導体素子と備えたことを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置と、
前記半導体装置が実装される実装基板とを備え、
前記実装基板は、上面に前記第１リードピンに接続される信号線が形成されており、下面に前記第２リードピンに接続されるグランド層が形成されていることを特徴とする実装構造体。
【請求項５】
請求項４に記載の実装構造体であって、
前記実装基板は、フィルム状の絶縁シートの上面に前記信号線が形成されており、前記絶縁シートの下面に前記グランド層が形成された構成であることを特徴とする実装構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子収納用パッケージ、半導体装置および実装構造体に関する。
【背景技術】
【０００２】
従来から、光通信や高速信号処理の分野等で使用される、半導体レーザダイオードまたはフォトダイオード等の半導体素子、半導体素子を収納するための半導体素子収納用パッケージが知られている。このようなパッケージの内部に半導体素子を収納して、半導体素子をパッケージの外部と電気的に接続されるように組み立てることによって半導体装置が構成される。なお、半導体素子を収納したパッケージの下面の一辺に沿ってリードピンを設けたものが提案されている（例えば、実開平３−８８３４７号公報参照）。【０００３】
外部の実装基板の一辺の幅が半導体装置の一辺の幅しか取れない小型の実装基板を用いる場合は、半導体装置の下面の一辺にしかリードピンを設けることができない。仮に、半導体装置の下面の四辺全てにリードピンを設けた場合は、実装基板に設ける信号線のピッチが狭ピッチとなり、実装基板上の信号線の引き回しパターンが複雑化する。さらには、リードピンが意図しない信号線と電気的に接続される虞が高まり、製造歩留りが悪化する可能性がある。【０００４】
ところで、半導体素子収納用パッケージは、単に下面の一辺に沿ってリードピンを設けた場合は、リードピンを外部の基板に接続した状態では、半導体素子からリードピンに熱が伝わり、リードピンが、あるいはリードピンと外部の基板とを接続する接合材が熱膨張を起こすことで、パッケージが傾きやすい構造となっている。【０００５】
本発明は、半導体素子からリードピンに熱が伝わっても、パッケージが傾くのを低減することが可能な半導体素子収納用パッケージ、半導体装置および実装構造体を提供することを目的とする。
【発明の開示】
【０００６】
本発明の一実施形態に係る半導体素子収納用パッケージは、上面に凹部または上面から下面にかけて貫通部を有する矩形状のセラミックパッケージと、前記セラミックパッケージの下面に一辺から他辺に向かって前記凹部と重なる領域にまで延在するように取り付けられた、前記一辺側の幅よりも前記他辺側の幅が狭い放熱板とを備えている。また、半導体素子収納用パッケージは、前記セラミックパッケージの前記下面に前記他辺に沿って設けられた複数の第１リードピンと、前記セラミックパッケージの下面に前記放熱板の幅が狭い箇所を挟んで両側に設けられた一対の第２リードピンとを備えている。
【０００７】
本発明の一実施形態に係る半導体装置は、前記半導体素子収納用パッケージと、前記半導体素子収納用パッケージの前記矩形状のセラミックパッケージの前記凹部に実装された半導体素子とを備えている。
【０００８】
本発明の一実施形態に係る実装構造体は、前記半導体装置と、前記半導体装置が実装される実装基板とを備えている。また、実装構造体は、前記実装基板が、上面に前記第１リードピンに接続される信号線が形成されており、下面に前記第２リードピンに接続されるグランド層が形成されている。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態に係る半導体装置の蓋体を取り外した、セラミックパッケージの内部を示した概観斜視図である。
【図２】本発明の一実施形態に係る半導体装置の概観斜視図であって、第１リードピン、第２リードピンおよび放熱板を示している。
【図３】本発明の一実施形態に係る半導体装置の蓋体を取り外した平面図である。
【図４】本発明の一実施形態に係る半導体装置の下面を示した裏面図である。
【図５】本発明の一実施形態に係る半導体装置の第１リードピンおよび第２リードピンを示した側面図である。
【図６】本発明の一実施形態に係る半導体装置の断面図であって、図４のＸ−Ｘに沿った断面を示している。
【図７】図７（Ａ）は、半導体装置を外部の実装基板に実装している状態を示した実装構造体の側面図である。図７（Ｂ）は、外部の実装基板の上面を示した平面図である。図７（Ｃ）は、外部の実装基板の下面を示した裏面図である。
【図８】本発明の別の実施形態に係る半導体装置の蓋体を取り外した、セラミックパッケージの内部を示した概観斜視図である。
【図９】本発明の別の実施形態に係る半導体装置の蓋体を取り外した平面図である。
【図１０】本発明の別の実施形態に係る半導体装置の下面を示した裏面図である。
【図１１】本発明の別の実施形態に係る半導体装置の断面図であって、図１０のＹ−Ｙに沿った断面を示している。
【図１２】一変形例に係る半導体装置の蓋体を取り外した平面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の一実施形態に係る半導体素子収納用パッケージ、半導体装置および実装構造体について、図面を参照しながら説明する。
【００１１】
＜半導体装置の構成＞
半導体装置１は、外部からの電気信号を半導体素子で信号処理して外部に出力するための装置であって、例えばＩＣ、ＬＳＩ、発光ダイオード、半導体レーザダイオードまたはフォトダイオード等の半導体素子２を実装するのに用いるものである。半導体装置１は、半導体素子収納用パッケージ３に半導体素子２を実装したものである。半導体装置１は、半導体素子収納用パッケージ３と、半導体素子収納用パッケージ３の矩形状のセラミックパッケージ３１の凹部Ｐに実装された半導体素子２とを備えている。
【００１２】
半導体装置１は、リードピンを外部の実装基板５に差し込んで実装するものである。リードピンは、半導体素子収納用パッケージ３の下面に設けられることで、外部の実装基板５に設けられた信号線やグランド層に半田等の導電部材を介して接続して用いられる。そして、リードピンと外部の実装基板５とを電気的に接続する。このようにして、半導体素子２と外部の実装基板５との間で電気信号を送受信することができたり、グランド層に接続することができたりする。
【００１３】
半導体素子収納用パッケージ３は、上面に凹部Ｐを有する矩形状のセラミックパッケージ３１と、セラミックパッケージ３１の下面に一辺Ａから他辺Ｂに向かって凹部Ｐと重なる領域にまで延在するように取り付けられた、セラミックパッケージ３１の一辺Ａ側の幅よりもセラミックパッケージの他辺Ｂ側の幅が狭い放熱板３２と、を備えている。さらに、半導体素子収納用パッケージ３は、セラミックパッケージ３１の下面に他辺Ｂに沿って設けられた複数の第１リードピン３３と、セラミックパッケージ３１の下面に放熱板３２の幅が狭い箇所を挟んで両側に設けられた一対の第２リードピン３４とを備えている。ここで、凹部Ｐは、基板３１１の上面と枠体３１２とで囲まれる領域によって形成される。
【００１４】
セラミックパッケージ３１は、半導体素子２を実装することが可能な板状体の基板３１１と、基板３１１上に半導体素子２を実装する領域を取り囲んで設けられた枠体３１２とを備えている。基板３１１は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等からなる絶縁層を複数層積層したものである。基板３１１は、矩形状の板状体であって、平面視して、四隅が面取りされているが、面取りされている箇所を含めず、一辺の長さが例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、基板３１１は、上下方向の厚みが例えば０．３ｍｍ以上６ｍｍ以下に設定されている。なお、基板３１１の上面および内部には、電気信号が伝送される、モリブデンまたはマンガン等の金属を含む配線導体が形成されている。
【００１５】
また、基板３１１の上面には、半導体素子２を取り囲むように枠体３１２が設けられている。枠体３１２は、基板３１１の四辺に沿って設けられている。枠体３１２は、枠状部材であって、半導体素子２を外部から保護するものである。枠体３１２は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等からなる絶縁層を複数層積層したものである。なお、枠体３１２は、基板３１１と一体的に形成されていてもよいし、基板３１１と別個独立に形成されていてもよい。基板３１１と枠体３１２とが別個独立に形成された場合には、基板３１１と枠体３１２とは、例えば半田またはろう材や樹脂接合材、ガラス接合材等の接合部材を介して接合される。
【００１６】
また、枠体３１２は、上下方向の厚みが例えば０．３ｍｍ以上６ｍｍ以下であって、半導体素子２の厚みよりも大きく設定されている。また、枠体３１２は、平面視して、四隅が面取りされているが、面取りされている箇所を含めず、外縁の一辺の長さが例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、枠体３１２は、平面視して、内縁の一辺の長さが例えば３ｍｍ以上４８ｍｍ以下に設定されている。
【００１７】
また、枠体３１２上には、半導体素子２を覆うように蓋体４が設けられる。蓋体４は、枠体３１２で囲まれる領域を気密封止するものである。蓋体４は、例えば、銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金、あるいは酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミックスからなる。また、蓋体４は、枠体３１２の上面に、例えば半田またはろう材等の接合部材を介して接合される。
【００１８】
枠体３１２で囲まれた領域は、真空状態または窒素ガス等が充填されており、蓋体４を枠体３１２上に設けることで、枠体３１２で囲まれる領域を気密封止された状態にすることができる。蓋体４は、所定雰囲気で、枠体３１２上に載置され、枠体３１２の封止用導体パターン上に接合されたシールリングと蓋体４の封止部材とが溶接されるように所定電流を蓋体４に印加して、シーム溶接を行なうことによって枠体３１２上に取り付けられる。また、蓋体４は、例えば半田、ろう材、ガラス接合材または樹脂接合材等の接合材を介して取り付けることができる。
【００１９】
基板３１１の下面には、図２に示すように、放熱板３２、第１リードピン３３および第２リードピン３４が設けられている。放熱板３２は、半導体素子２の発する熱が半導体素子収納用パッケージ３を介して伝わる。そして、伝わった熱は、放熱板３２から大気中や外部の実装基板５に放熱される。放熱板３２は、セラミックパッケージ３１の下面の一辺Ａから他辺Ｂに向かって、凹部Ｐと重なる領域にまで延在している。放熱板３２は、凹部Ｐと重なる領域に設けられることで、半導体素子２から直下に伝わる熱を効率よく外部に向かって放熱することができる。また、放熱板３２は、セラミックパッケージ３１の一辺Ａ側の幅よりも他辺Ｂ側の幅が狭くなるように形成されている。
【００２０】
また、放熱板３２は、例えば、銅、アルミニウムまたは銅−タングステン等の熱伝導性の優れた材料からなる。放熱板３２は、図４に示すように、一辺Ａ側の辺の長さ（幅）が、例えば４ｍｍ以上５０ｍｍ以下であって、他辺Ｂ側の辺の長さ（幅）が、例えば３ｍｍ以上４９ｍｍ以下に設定されている。また、一辺Ａ側の辺と他辺Ｂ側の辺とをつなぐ辺の長さは、例えば４ｍｍ以上４９ｍｍ以下に設定されている。なお、放熱板３２の熱伝導率は、例えば１５０Ｗ／（ｍ・Ｋ）以上３８０Ｗ／（ｍ・Ｋ）以下に設定されている。
【００２１】
また、放熱板３２の幅が狭い箇所には、幅方向の両側に湾曲した切欠きＣが設けられている。そして、放熱板３２の幅が狭い箇所は、これら切欠きＣの部位において一対の第２リードピン３４で挟まれている。また、放熱板３２は、第２リードピン３４と間を空けて設けられている。なお、切欠きＣの曲率半径は、例えば０．６ｍｍ以上２ｍｍ以下に設定されている。
【００２２】
第２リードピン３４と切欠きＣとの関係について説明する。第２リードピン３４は、切欠きＣの近傍に設けられている。第２リードピン３４は、平面視して切欠きＣが設けられている放熱板３２の角を形成する二辺が交差する領域内に、少なくとも一部が位置しているように配置されることが好ましい。第２リードピン３４を切欠きＣの近傍に設けることで、第２リードピン３４から放熱板３２までの距離を短くするとともに、平面視して第２リードピンの放熱板３２によって取り囲まれる領域を大きくすることができる。さらに、平面視して放熱板３２の面積を大きくすることができるとともに、外部の実装基板５との接続面積を大きくすることができる。その結果、第２リードピン３４の熱を放熱板３２に伝えやすくすることができ、第２リードピン３４が熱によって、外部の基板に対して外れにくくすることができるとともに、半導体素子収納用パッケージ３の半導体素子２から外部の実装基板５への放熱性を向上することができる。
【００２３】
第１リードピン３３は、セラミックパッケージ３１の基板３１１の下面の他辺Ｂに沿って複数設けられている。第１リードピン３３は、セラミックパッケージ３１に設けられた配線導体に電気的に接続されている。そして、第１リードピン３３は、半導体素子２に電気的に接続されている。第１リードピン３３は、円柱状であって、直径が例えば１ｍｍ以上２ｍｍ以下であって、上下方向の長さが例えば２ｍｍ以上１０ｍｍ以下に設定されている。なお、第１リードピン３３は、例えば、銅−鉄、鉄−ニッケルまたは鉄−ニッケル−コバルト等の導電性材料からなる。
【００２４】
第２リードピン３４は、セラミックパッケージ３１の基板３１１の下面に、放熱板３２の幅狭の箇所を間に挟むように設けられている。第２リードピン３４は、セラミックパッケージ３１に設けられた配線導体に電気的に接続されている。そして、第２リードピン３４は、半導体素子２に電気的に接続されている。第２リードピン３４は、円柱状であって、直径が例えば１ｍｍ以上２ｍｍ以下であって、上下方向の長さが例えば２ｍｍ以上１０ｍｍ以下に設定されている。なお、第２リードピン３４は、例えば、銅−鉄、鉄−ニッケルまたは鉄−ニッケル−コバルト等の導電性材料からなる。
【００２５】
第１リードピン３３および第２リードピン３４は、いずれも外部の実装基板５に差し込まれる。第１リードピン３３および第２リードピン３４は、半田を介してそれぞれ外部の実装基板５に電気的に独立して接続される。
【００２６】
仮に、セラミックパッケージ３１の基板３１１の下面には、第２リードピン３４がなく、第１リードピン３３のみしか存在しない場合は、外部の実装基板５に接続された第１リードピン３３が半導体素子２から伝わる熱によって、第１リードピン３３と外部の実装基板５とを電気的に接続するための半田が熱膨張・熱収縮する。複数の第１リードピン３３は、基板３１１の一辺に沿って設けられているため、複数の第１リードピン３３は、一辺に対して傾く方向に応力が加わりやすい。そして、外部の実装基板５に対して、一辺に沿って配置された第１リードピン３３を基点として、セラミックパケージ３１が傾く虞が大きい。そこで、セラミックパッケージ３１の基板３１１の下面に、放熱板３２を設けて、半導体素子２の熱を放熱板３２を介して外部に放熱しやすくすることで、複数の第１リードピン３３が高温になるのを抑制することができる。さらに、放熱板３２に一対の切欠きＣを設けて、切欠きＣを設けた箇所に第２リードピン３４を設ける。そして、複数の第１リードピン３３を基点としてセラミックパッケージ３１が傾こうとするのを、第２リードピン３４が外部の実装基板５と接続されていることで、抑えることができる。
【００２７】
第１リードピン３３は、セラミックパッケージ３１の基板３１１の下面の一辺に沿って設けられており、残りの三辺には設けられていない。このように、第１リードピン３３は、残りの三辺に設けないことで、セラミックパッケージ３１を外部の実装基板５に対して重なる領域を、複数の第１リードピン３３が設けられている箇所とすることができる。そのため、セラミックパッケージ３１の基板３１１の下面の全周にピンを設けたものと比較して、外部の実装基板５と重なる領域を小さくすることができる。その結果、図７に示すように、外部の実装基板５の小型化に寄与することができる。また、第２リードピン３４は、第１リードピン３３の近傍に設けることで、外部の実装基板５と重なる領域が大きくなるのを抑えるとともに、セラミックパッケージ３１が傾こうとするのを抑えることができる。
【００２８】
本実施形態に係る半導体装置１は、一辺にピンを設けたセラミックパッケージ３１において、セラミックパッケージ３１の下面に放熱板３２を設けて、半導体素子収納用パッケージ３の放熱性を向上させることができる。さらに、第２リードピン３４を放熱板３２を挟んで配置することで、放熱性を向上させた半導体素子収納用パッケージ３が傾こうとするのを効果的に抑えることができ、外部の実装基板５に対する実装信頼性を良好に維持することができる。
【００２９】
＜実装構造体＞
本実施形態に係る実装構造体は、図７（Ａ）に示すように、半導体装置１と、半導体装置１を実装する実装基板５とを備えている。実装基板５は、半導体装置１の下面の幅に対応する大きさであって、半導体装置１の幅が例えば２５ｍｍの場合であれば、実装基板５の幅が例えば２４ｍｍ以上３０ｍｍ以下のものが用いられる。
【００３０】
実装基板５の上面には、図７（Ｂ）に示すように、複数の信号線Ｓおよびグランド層Ｇが形成されている。信号線Ｓは、第１リードピン３３に半田などの導電性部材を介して電気的に接続される。また、第１グランド層Ｇ１は、第２リードピン３４に半田などの導電性部材を介して電気的に接続される。信号線Ｓの線幅は、第１リードピン３３の直径の大きさに対応している。実装基板５には、第１リードピン３３を差し込むことが可能なライン上に配置された複数の第１貫通孔３３ｐと、第２リードピン３４を差し込むことが可能な一対の第２貫通孔３４ｐとを備えている。
【００３１】
また、実装基板５の下面には、図７（Ｃ）に示すように、第１貫通孔３３ｐの周囲を除くようにして第２グランド層Ｇ２が形成されている。第２グランド層Ｇ２は、複数の信号線Ｓと重なるように配置されている。そして、信号線Ｓに流れる電気信号が周囲のノイズなどの影響を第２グランド層Ｇ２によって受けにくくすることができる。
【００３２】
実装基板５は、フィルム状の絶縁シートであって、１層構造であることが好ましい。複数の絶縁シートを重ね合わせた構造の場合は、絶縁シート同士の間に各種の電極として機能する導電層を介在させることになる。導電層と絶縁シートを交互に複数積層した構造では、信号線の配線パターンが複雑化し、狭幅の実装基板５には使用することが困難である。そこで、上面にのみ信号線Ｓが形成されており、下面にグランド層Ｇが形成された、狭幅の実装基板５に対しては、下面の一辺に沿って形成されたリードピンを備えた半導体装置を用いることが適している。さらに、線状に複数の第１リードピン３３が配置されているのみでは、半導体装置が実装基板５に対して不安定になるので、一対の第２リードピン３４を設けることで、実装基板５に対して半導体装置を安定させることができるとともに、半導体素子２の熱によって生じる実装基板５の撓みや変形を抑制することができる。さらに、第２リードピン３４を第２グランド層Ｇ２に電気的に接続し、信号線には電気的に接続せず、さらに、実装基板５の上面のみに信号線の配線パターンを形成し、実装基板５の下面には信号線の配線パターンを形成しないことで、配線パターンの複雑化や半田による電気的な短絡等の問題を解消することができる。
【００３３】
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。ここで、他の実施形態について説明する。なお、他の実施形態に係る半導体装置のうち、上述した実施形態に係る半導体装置と同様な部分については、同一の符号を付して適宜説明を省略する。例えば、図８から図１２に示すように、上面から下面にかけて貫通部Ｈを有するセラミックパッケージ３１ｘを用いてもよい。セラミックパッケージ３１ｘの貫通部Ｈは、セラミックパッケージ３１ｘの下面に設けられた放熱板３２で塞がれている。そして、放熱板３２上には、台座３５が設けられている。台座３５は、半導体素子２を実装することができるものであって、貫通部Ｈに設けられる。台座３５は、半導体素子２が発生した熱を放熱板３２に伝達しやすいように、熱伝導率の優れた材料が用いられる。もしくは、半導体素子２が、放熱板３２に直接実装されてもよい。そして、台座３５の周囲は、貫通部Ｈの内面からは間Ｐが空いており、台座３５が熱膨張を起こしても、セラミックパッケージ３１ｘに応力が加わりにくい構造となっているとともに、半導体素子２からの熱が枠体３１２に伝達され難い構造となっている。また、枠体３１２上には、蓋体４が接続されるシールリング３６が設けられている。なお、半導体素子２は、セラミックパッケージ３１ｘに形成された配線導体にワイヤボンディングによって電気的に接続されている。
【００３４】
また、貫通部Ｈは、図１２に示すように、平面視したときの矩形状の角に対向して凹部Ｃが設けられている。凹部Ｃは、セラミックパッケージ３１ｘと放熱板３２との熱膨張係数差によって角に集中して生じる応力を分散することができ、セラミックパッケージ３１に生じるクラックや放熱板３２が剥がれることを抑制することができる。
【００３５】
また、セラミックパッケージ３１ｘ、放熱板３２、第１リードピン３３および第２リードピン３４、さらに貫通部Ｈは、平面視して一辺Ａから他辺Ｂに至る中心線に対して軸対称に設けられてもよい。その結果、セラミックパッケージ３１、放熱板３２、第１リードピン３３および第２リードピン３４との熱膨張係数差によって生じる応力が、半導体素子収納用パッケージ３に偏って分布することが抑制される。その結果、半導体素子収納用パッケージ３は、セラミックパッケージ３１や放熱板３２の歪や変形を抑制することができるとともに、外部の実装基板５に対する半導体装置１の傾きを抑制することができる。
【００３６】
＜半導体装置の製造方法＞
ここで、図１または図２に示す半導体装置１の製造方法について説明する。まず、半導体素子収納用パッケージ３を準備する。半導体素子収納用パッケージ３を構成するセラミックパッケージ３１が、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物を得る。そして、混合物から複数のグリーンシートを作製する。
【００３７】
また、タングステンまたはモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを得る。そして、セラミックグリーンシートに配線導体としてのメタライズパターンや放熱板３２の接続部としてのメタライズパターン、第１リードピン３３および第２リードピン３４が接合されるメタライズパターンを、それぞれ所定パターンで印刷し、複数のセラミックグリーンシートを積層することで、基板３１１を準備することができる。
【００３８】
また、枠体３１２は、基板３１１と同様に、複数のセラミックグリーンシートを積層して、半導体素子２を実装するために、予めパンチ等で貫通孔を形成することで作製することができる。そして、枠体３１２は、基板３１１の上面に積層される。さらに、基体３１１と枠体３１２は、所定の温度で同時に焼成されることによって一体的に形成することができる。このようにして、セラミックパッケージ３１を作製することができる。
【００３９】
次に、放熱板３２、第１リードピン３３および第２リードピン３４を準備する。放熱板３２、第１リードピン３３および第２リードピン３４は、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属研磨等の金属加工法を用いることで、所定形状に製作される。なお、放熱板３２は、型枠から取り出したインゴットに対して、切欠きＣや外周縁に相当する個所を研磨して、切欠きＣを形成することができる。
【００４０】
そして、セラミックパッケージ３１の下面に設けられたメタライズパターンに対して、放熱板３２、第１リードピン３３および第２リードピン３４をろう材を介して接続する。このようにして、半導体素子収納用パッケージ３を作製することができる。
【００４１】
次に、半導体素子収納用パッケージ３の凹部Ｐに半導体素子２を実装する。そして、半導体素子２は、ボンディングワイヤや配線導体を介して第１リードピン３３および第２リードピン３４に電気的に接続することができる。さらに、枠体３１２内の気密性を保つ状態で、蓋体４を枠体３１２上に接続することで、半導体装置１を作製することができる。
【図１】
2013172420.tif 000003
【図２】
2013172420.tif 000004
【図３】
2013172420.tif 000005
【図４】
2013172420.tif 000006
【図５】
2013172420.tif 000007
【図６】
2013172420.tif 000008
【図７】
2013172420.tif 000009
【図８】
2013172420.tif 000010
【図９】
2013172420.tif 000011
【図１０】
2013172420.tif 000012
【図１１】
2013172420.tif 000013
【図１２】
2013172420.tif 000014
【国際調査報告】
2013172420.tif 000015
2013172420.tif 000016
2013172420.tif 000017
2013172420.tif 000018