(57)【要約】  オフ時の高バイアス下であっても、ゲート電極近傍の電界が緩和され、破壊されにくいスイッチング素子を提供する。スイッチング素子１は、キャリア走行層１３と、キャリア走行層１３の上面に形成され、バンドギャップがキャリア走行層１３より大きくキャリア走行層１３とヘテロ接合するキャリア供給層１４と、ソース電極１５とドレイン電極１６と、当該ソース電極１５とドレイン電極１６の間に配置されたゲート電極１７とを備え、キャリア走行層１３とドレイン電極１６の間に、不純物ドープ層２０を介在させてなる。不純物ドープ層２０は、ヘテロ接合により生じた二次元キャリアガス層１８を構成するキャリアと同導電型の不純物が高濃度にドープされた半導体層であり、スイッチング素子１がオフ状態時に、不純物ドープ層２０内に空乏層２３ｂが形成されることにより、ゲート電極１７近傍に生じる高電界を分散させる。
2014050740.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体層と、
前記第１半導体層の上面に形成され、バンドギャップが前記第１半導体層より大きく前記第１半導体層とヘテロ接合する第２半導体層と、
前記第１半導体層と電気的に接続する第１電極と、
前記第１半導体層と電気的に接続し、前記第１半導体層の表面に平行な方向に前記第１電極と離間して形成される第２電極と、
前記第２半導体層の上層に形成された、前記表面に垂直な方向から見て前記第１電極と前記第２電極の間に位置する制御電極と、を備え、
前記制御電極の電位に応じて、
前記第１半導体層と前記第２半導体層との接合界面に生じる二次元キャリアガス層により、前記第１電極と前記第２電極が電気的に接続されるオン状態と、
少なくとも前記制御電極下方の前記第１半導体層と前記第２半導体層との接合界面において前記二次元キャリアガス層が生じないことにより、前記第１電極と前記第２電極の電気的接続が遮断されるオフ状態とが切り替えられるスイッチング素子であって、
前記第１半導体層の上面上の所定の第１領域に、前記二次元キャリアガス層を構成するキャリアと同導電型の不純物がドープされた第３半導体層が形成され、
前記第２電極が、前記第３半導体層を介して前記第１半導体層と電気的に接続することを特徴とするスイッチング素子。
【請求項２】
前記第２電極と前記第１電極の間に電圧が印加され、且つ前記オフ状態であるとき、
前記第３半導体層内の多数キャリアが前記第２電極との界面側に移動するとともに、前記第１半導体層との界面付近の多数キャリアが空乏化して、前記第３半導体層内に高抵抗の領域が形成されることを特徴とする請求項１に記載のスイッチング素子。
【請求項３】
前記第３半導体層が、前記第１半導体層の凹部上に形成され、
前記第３半導体層が、その側面において前記二次元キャリアガス層と接することを特徴とする請求項１又は２に記載のスイッチング素子。
【請求項４】
前記第３半導体層の下面と前記第１半導体層の上面との間に、前記第１半導体層よりもバンドギャップの大きな第４半導体層を備えることを特徴とする請求項３に記載のスイッチング素子。
【請求項５】
前記第３半導体層が、前記第１半導体層の上面上の前記第１領域と離間した第２領域に、前記第１領域上に形成された前記第３半導体層と分離されるように形成され、
前記第１電極が、前記第２領域上に形成された前記第３半導体層を介して前記第１半導体層と電気的に接続することを特徴とする請求項１〜４の何れか一項に記載のスイッチング素子。
【請求項６】
前記第２電極が、前記表面に垂直な方向から見て、前記第３半導体層の形成領域の一部上に形成されていることを特徴とする請求項１〜５の何れか一項に記載のスイッチング素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＨＥＭＴ（High Electron Mobility Transistor）等に代表されるスイッチング素子に関する。
【背景技術】
【０００２】
ＧａＮ（窒化ガリウム）に代表されるIII-Ｖ族化合物半導体である窒化物半導体は、近年、スイッチング素子への応用が期待されている。これは、窒化物半導体が、従来のシリコン（Ｓｉ）を用いた半導体と比べ、バンドギャップが３．４ｅＶ程度と大きく、絶縁破壊電界が１０倍高く、電子飽和速度が２．５倍大きい等、パワーデバイスに好適な特性を有していることによる。【０００３】
例えば、炭化珪素（ＳｉＣ）やサファイアなどの基板上に、ＧａＮ／ＡｌＧａＮのヘテロ構造を設けたスイッチング素子が提案されている。かかるスイッチング素子では、ＧａＮの結晶構造（ウルツ鉱型）のｃ軸方向における非対称性構造に起因する自発分極に加え、ＡｌＧａＮとＧａＮの格子不整合に起因するピエゾ効果による分極により、１×１０１３ｃｍ−２程度の高濃度の二次元電子ガス層がＧａＮ／ＡｌＧａＮ界面において生じる。かかる二次元電子ガス層の電子密度を制御し、所定の電極間が電気的に接続される状態（オン状態）と、所定の電極間が電気的に接続されない状態（オフ状態）と、を切り替えることで、スイッチング素子としての利用が可能になる。【０００４】
上記のスイッチング素子について、その構造を図１１の断面図に示す。【０００５】
図１１に示す従来構成のスイッチング素子１００は、基板１０１、基板１０１の上面に形成されるバッファ層１０２、バッファ層１０２の上面に形成されるアンドープのＧａＮからなるキャリア走行層１０３、キャリア走行層１０３の上面に形成されるＡｌＧａＮからなるキャリア供給層１０４、キャリア供給層１０４の上面に形成されるソース電極１０５とドレイン電極１０６、及び、キャリア供給層１０４の上面に形成され、ソース電極１０５とドレイン電極１０６の間に形成されるゲート電極１０７を備える。【０００６】
さらに、ゲート絶縁膜１１０が、ゲートリーク抑制のためにゲート電極１０７とキャリア供給層１０４の間に設けられている。【０００７】
上記のスイッチング素子１００は、ノーマリオン型の素子であり、ゲート電極１０７の電位がソース電極１０５と同電位（０Ｖ）の場合であっても、またゲート電極１０７に電圧を印加しないオープンの場合であっても、キャリア走行層１０３のキャリア供給層１０４と接する界面に二次元電子ガス層１０８が生じ、オン状態となる。ドレイン電極１０６の電位をソース電極１０５の電位より高くすることで、ドレイン電極１０６とソース電極１０５の間に電流が流れる。【０００８】
一方で、ゲート電極１０７の電位をソース電極１０５の電位を基準として閾値電圧より低電位の負電位にすると、ゲート電極１０７の下方において、キャリア走行層１０３のキャリア供給層１０４と接する界面に二次元電子ガス層１０８が生じず、オフ状態となる。この状態では、ドレイン電極１０６とソース電極１０５の間に電流は流れない。【０００９】
図１２は、オフ状態におけるスイッチング素子１００の要部を模式的に示す断面図である。スイッチング素子１００がオフ状態になると、図１２に示すように、ゲート電極１０７の下方に空乏領域１１１が形成される。このとき、パワーデバイス用のスイッチング素子１００では、ドレイン電極１０６とソース電極１０５の間に高い電位差（例えば、電源電圧に相当する数１００Ｖ程度）が生じる。これによりゲート電極１０７下方の空乏領域１１１のドレイン電極１０６側に高電界１１２が生じ、最悪の場合素子が破壊される虞がある。【００１０】
上記の問題の解決策としては、ゲート電極１０７を少なくともドレイン電極側に張り出した構造（フィールドプレート構造）とし、ドレイン電極１０６側のゲート電極１０７下方に発生する電界を緩和する手法が、一般的に知られている。【００１１】
図１３に示すように、スイッチング素子２００は、基板２０１、基板２０１の上面に形成されるバッファ層２０２、バッファ層２０２の上面に形成されるアンドープのＧａＮからなるキャリア走行層２０３、キャリア走行層２０３の上面に形成されるＡｌＧａＮからなるキャリア供給層２０４、キャリア供給層２０４の上面に形成されるソース電極２０５とドレイン電極２０６、キャリア供給層２０４の上面に形成され、基板２０１に垂直な方向から見てソース電極２０５とドレイン電極２０６の間に形成されるゲート電極２０７、必要に応じてゲート電極２０７の下面にゲート絶縁膜２１０を備え、ゲート電極２０７が、少なくともドレイン電極２０６に向かってキャリア供給層２０４の上面に形成されたパッシベーション層（絶縁層）２０９上を延伸する構造となっている。【００１２】
しかしながら、ゲート電極にフィールドプレート構造を採用した場合であっても、ソース‐ドレイン間に数１００Ｖの電圧が加わった際にゲート電極２０７の近傍で発生する高電界２１２を十分緩和するには至らない。結果として、例えば数１００時間の長時間、ソース‐ドレイン間に高電圧が印加された状態で、スイッチング素子２００のオフ状態が継続すると、高電界に長時間さらされることで、最悪の場合素子が破壊される。【００１３】
オフ時のゲート電極近傍の電界を緩和させる手法としては、特許文献１に記載のＧａＮ系ＭＯＳＦＥＴと同様に不純物をドープした電界緩和（ＲＥＳＵＲＦ：Ｒｅｄｕｃｅｄ  ＳＵＲｆａｃｅ  Ｆｉｅｌｄ）領域をキャリア走行層内に設ける手法が考えられる。オフ時には、ゲート電極に集中して印加されていた電界が電界緩和領域にも分散して印加されるようになるため、電界効果トランジスタの耐圧が向上すると考えられる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００９−８８０８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献１において、電界緩和領域は、ゲート電極のドレイン側端部の下方からドレイン側のＮ＋コンタクト領域までの広範囲に渡って形成され、しかも、そのシートキャリア濃度が１×１０１２ｃｍ−２から５×１０１３ｃｍ−２の比較的高濃度にドープされている。このため、キャリア走行層、特に二次元電子ガス層での不純物散乱による移動度の低下が著しい。この結果、オン状態時に十分なドレイン電流が得られない可能性が生じる。【００１６】
本発明は、上記の問題を鑑み、オフ状態時に素子に高電圧が加わっても破壊しにくく、また、オン状態時に十分なドレイン電流が得られるスイッチング素子を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するための本発明に係るスイッチング素子は、
第１半導体層と、
前記第１半導体層の上面に形成され、バンドギャップが前記第１半導体層より大きく前記第１半導体層とヘテロ接合する第２半導体層と、
前記第１半導体層と電気的に接続する第１電極と、
前記第１半導体層と電気的に接続し、前記第１半導体層の表面に平行な方向に前記第１電極と離間して形成される第２電極と、
前記第２半導体層の上層に形成された、前記表面に垂直な方向から見て前記第１電極と前記第２電極の間に位置する制御電極と、を備え、
前記制御電極の電位に応じて、
前記第１半導体層と前記第２半導体層との接合界面に生じる二次元キャリアガス層により、前記第１電極と前記第２電極が電気的に接続されるオン状態と、
少なくとも前記制御電極下方の前記第１半導体層と前記第２半導体層との接合界面において前記二次元キャリアガス層が生じないことにより、前記第１電極と前記第２電極の電気的接続が遮断されるオフ状態とが切り替えられるスイッチング素子であって、
前記第１半導体層の上面上の所定の第１領域に、前記二次元キャリアガス層を構成するキャリアと同導電型の不純物がドープされた第３半導体層が形成され、
前記第２電極が、前記第３半導体層を介して前記第１半導体層と電気的に接続することを第１の特徴とする。【００１８】
上記第１の特徴のスイッチング素子は、更に、
前記第２電極と前記第１電極の間に電圧が印加され、且つ前記オフ状態であるとき、
前記第３半導体層内の多数キャリアが前記第２電極との界面側に移動するとともに、前記第１半導体層との界面付近の多数キャリアが空乏化して、前記第３半導体層内に高抵抗の領域が形成されることを第２の特徴とする。【００１９】
上記第１又は第２の特徴のスイッチング素子は、更に、
前記第３半導体層が、前記第１半導体層の凹部上に形成され、
前記第３半導体層が、その側面において前記二次元キャリアガス層と接することを第３の特徴とする。【００２０】
上記第３の特徴のスイッチング素子は、更に、
前記第３半導体層の下面と前記第１半導体層の上面との間に、前記第１半導体層よりもバンドギャップの大きな第４半導体層を備えることを第４の特徴とする。【００２１】
上記第１乃至第４の特徴のスイッチング素子は、更に、
前記第３半導体層が、前記第１半導体層の上面上の前記第１領域と離間した第２領域に、前記第１領域上に形成された前記第３半導体層と分離されるように形成され、
前記第１電極が、前記第２領域上に形成された前記第３半導体層を介して前記第１半導体層と電気的に接続することが好ましい。【００２２】
上記第１乃至第４の何れかの特徴のスイッチング素子は、更に、
前記第２電極が、前記表面に垂直な方向から見て、前記第３半導体層の形成領域の一部上に形成されていることを第５の特徴とする。【００２３】
上記第１乃至第５の何れかの特徴のスイッチング素子は、更に、
前記第３半導体層が、高濃度にドープされた低抵抗のｎ型半導体層であり、
前記二次元キャリアガス層が二次元電子ガスであることを第６の特徴とする。【００２４】
上記第６の特徴のスイッチング素子は、更に、
前記第１半導体層、前記第２半導体層、及び、前記第３半導体層の夫々が、窒化物半導体で構成され、
前記第３半導体層が、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｔｅ、Ｏ、Ｓｅの少なくとも何れかの元素を不純物として含むことが好ましい。【００２５】
上記第６の特徴のスイッチング素子は、更に、
前記第１半導体層が、ＩｎＸＧａ１−ＸＮ（但し、０≦Ｘ≦１）からなり、
前記第２半導体層が、ＩｎＹＡｌＺＧａ１−Ｙ−ＺＮ（但し、０≦Ｙ≦１、０＜Ｚ≦１）からなり、
前記第３半導体層が、ＩｎＵＡｌＶＧａ１−Ｕ−ＶＮ（但し、０≦Ｕ≦１、０≦Ｖ≦１）に不純物をドープしてなることが好ましい。
【発明の効果】
【００２６】
上記第１乃至第６の何れかの特徴のスイッチング素子は、第１半導体層（キャリア走行層）と第２半導体層（キャリア供給層）の接合界面に形成される２次元キャリアガス層により第１電極（ソース）と第２電極（ドレイン）の間のオンオフが制御されるＨＥＭＴ構造のスイッチング素子であり、第１半導体層と第２電極の間に、不純物がドープされた第３半導体層を介在させてなる。【００２７】
スイッチング素子がオフ状態の場合に、第２電極の電位が上昇すると、二次元キャリアガス層中のキャリアが第３半導体層内に移動するとともに、第２電極下方の第３半導体層中の多数キャリアが上方の第２電極側に引き寄せられる。しかしながら、二次元キャリアガス層は制御電極による空乏化で途切れており、第１電極から第３半導体層へのキャリアの供給はほとんどない。したがって、第３半導体層内では、上方は多数キャリアが蓄積する一方で、下方は多数キャリアが空乏化し高抵抗化する。結果、二次元キャリアガス層と第２電極の間に高抵抗な空乏領域が存在することになる。【００２８】
かかる第３半導体層内の空乏領域に電界が分散されることで、その分、制御電極（ゲート）近傍の電界が緩和され、スイッチング素子が破壊されにくくなる。【００２９】
一方、スイッチング素子がオン状態の場合には、スイッチング素子に高電圧が印加されず、第２電極の電位はあまり上昇しないため、第３半導体層の多数キャリアが上方の第２電極付近に集中することはない。結果として、二次元キャリアガス層と第２電極の間に高抵抗化した空乏領域が発生せず、スイッチング素子のオン抵抗は低く抑えられ、十分なドレイン電流が得られる。【００３０】
また、オン状態時に、何らかの理由で一時的に第２電極の電位が上昇しても、二次元キャリアガス層を介した第１電極から第３半導体層へのキャリア供給があるため、第３半導体層内に空乏領域は発生しない。【００３１】
すなわち、本発明は、スイッチング素子のオフ状態においてのみ第３半導体層内に高抵抗化した空乏領域を発生させて制御電極近傍の電界を分散させることで、オフ時の高耐圧とオン時の低オン抵抗を両立させるものである。【００３２】
以上、本発明によれば、不純物ドープされた第３半導体層を第１半導体層と第２電極の間に設けることで、オフ状態時に素子に高電圧が加わっても破壊されにくく、また、オン状態時に十分なドレイン電流が得られるスイッチング素子を実現することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１実施形態に係るスイッチング素子の構成を示す構造断面図
【図２】本発明の第１実施形態に係るスイッチング素子の構成を示す構造断面図
【図３】本発明の第２実施形態に係るスイッチング素子の構成を示す構造断面図
【図４】本発明の第２実施形態に係るスイッチング素子の構成を示す構造断面図
【図５】本発明の第３実施形態に係るスイッチング素子の構成を示す構造断面図
【図６】本発明の第３実施形態に係るスイッチング素子の構成を示す構造断面図
【図７】本発明の第４実施形態に係るスイッチング素子の構成を示す構造断面図
【図８】本発明の第４実施形態に係るスイッチング素子の構成を示す構造断面図
【図９】本発明の別実施形態に係るスイッチング素子の構成を示す構造断面図
【図１０】本発明の別実施形態に係るスイッチング素子の構成を示す構造断面図
【図１１】従来のスイッチング素子の構成を示す構造断面図
【図１２】従来構成のスイッチング素子において、オフ状態時の課題を説明するための模式図
【図１３】ゲート電極にフィールドプレート構造を採用した従来のスイッチング素子の構成を示す構造断面図
【発明を実施するための形態】
【００３４】
以下に、本発明のスイッチング素子の実施形態について、図面を参照して説明する。なお、以下に説明する各実施形態に係るスイッチング素子は、夫々、本発明の実施形態の一つに過ぎないものであり、本発明はこれらの実施形態に制限されるものではない。また、各実施形態に係るスイッチング素子は、その一部もしくは全部を、矛盾の無い範囲で組み合わせて実施することが可能である。
【００３５】
〈第１実施形態〉
本発明の一実施形態に係るスイッチング素子１（以降、適宜「本発明素子１」と称する）の構成例を図１及び図２に示す。図１及び図２は、本発明素子１の基板に垂直な面における構造断面図である。図１が本発明素子１のオン状態時の様子を、図２が本発明素子１のオフ状態時の様子を、夫々、模式的に示している。尚、以降の実施形態の説明に用いる図では、同一の構成要素には同一の符号を付すこととし、また、名称及び機能も同一であるので、同様の説明を繰り返すことはしない。また、図１及び図２に示される断面図では、適宜、要部が強調して示されており、図面上の各構成部分の寸法比と実際の寸法比とは必ずしも一致するものではない。これは以降に示す断面図について同様とする。
【００３６】
図１及び図２に示すように、本発明素子１は、基板１１、基板１１の上面に形成されるバッファ層１２、バッファ層１２の上面に形成されるキャリア走行層（第１半導体層）１３、キャリア走行層１３の上面に形成されるキャリア供給層（第２半導体層）１４、キャリア走行層１３と電気的に接続するソース電極（第１電極）１５、キャリア走行層１３と電気的に接続し、キャリア走行層１３の表面に平行な方向にソース電極１５と離間して形成されるドレイン電極（第２電極）１６、キャリア走行層１３の表面に垂直な方向から見てソース電極１５とドレイン電極１６の間に配置されるゲート電極（制御電極）１７、キャリア供給層１４の上面においてソース電極１５とドレイン電極１６とゲート電極１７の間を満たすように形成されるパッシベーション層１９、不純物ドープ層（第３半導体層）２０、及び、ゲート絶縁膜２１を備える。
【００３７】
基板１１は、例えば、シリコン、炭化珪素（ＳｉＣ）、サファイア、窒化ガリウム（ＧａＮ）、酸化亜鉛（ＺｎＯ）、ガリウム砒素（ＧａＡｓ）等から選択される。バッファ層１２は、例えば、ＡｌＷＧａ１−ＷＮ（但し、０≦Ｗ≦１）が挙げられる。したがって、バッファ層１２は、Ｗ＝１の場合のＡｌＮや、Ｗ＝０の場合のＧａＮを含みうる。基板１１及びバッファ層１２は、本発明素子１が好適に動作する限り、どのようなものを選択してもよい。
【００３８】
キャリア走行層１３は、例えば、厚さが１μｍ以上５μｍ以下のアンドープのＧａＮからなる。あるいは、ＩｎＸＧａ１−ＸＮ（但し、０≦Ｘ≦１）であってもよい。したがって、キャリア走行層１３は、Ｘ＝１の場合のＩｎＮや、Ｘ＝０の場合のＧａＮを含みうる。
【００３９】
キャリア供給層１４は、例えば、厚さが１０ｎｍ以上１００ｎｍ以下のＡｌＺＧａ１−ＺＮ（但し、０＜Ｚ≦１）からなる。０．１≦Ｚ≦０．３がより好ましい。あるいは、ＩｎＹＡｌＺＧａ１−Ｙ−ＺＮ（但し、０≦Ｙ≦１、０＜Ｚ≦１）であってもよい。キャリア供給層１４のバンドギャップは、キャリア走行層１３のバンドギャップよりも大きく、キャリア走行層１３とキャリア供給層１４はヘテロ接合している。そして、かかるヘテロ接合界面の近傍に、二次元キャリアガス層１８が生じる。本発明素子１において、かかる二次元キャリアガス層１８がチャネルに相当する。
【００４０】
ソース電極１５、ドレイン電極１６、及び、ゲート電極１７は、夫々、Ｔｉ、Ａｌ、Ｃｕ、Ａｕ、Ｐｔ、Ｗ、Ｔａ、Ｒｕ、Ｉｒ、Ｐｄ、Ｈｆ等の金属元素や、これらの金属元素のうち少なくとも２種類を含む合金、あるいは、これらの金属元素のうち少なくとも１つを含む窒化物等からなる。ソース電極１５、ドレイン電極１６、及び、ゲート電極１７は、それぞれが単層であってもよいし、各層の組成の異なる積層構造であってもよい。ただし、ソース電極１５とドレイン電極１６は、キャリア走行層１３に対してオーミック接合し、ゲート電極１７は、ゲート絶縁膜２１がない場合は、キャリア走行層１３及びキャリア供給層１４に対してショットキー接合する。ゲート絶縁膜２１がある場合は、ゲート電極１７の材料について上記の制約はない。ゲート電極１７は、フィールドプレート構造を有し、直接或いはゲート絶縁膜２１を介してキャリア供給層１４と接続するとともに、パッシベーション層１９上をソース電極１５及びドレイン電極１６に向かって延伸している。なお、ゲート電極１７は、ソース電極１５とドレイン電極１６の間に配置されるが、ソース電極１５側に片寄って配置される。
【００４１】
ゲート絶縁膜２１は、例えば、ＳｉＯＸ、ＡｌＯＸ、ＨｆＯＸ、ＬａＯＸ、ＺｒＯＸ、ＹＯＸ、ＳｉＮ、ＡｌＮ等の絶縁性の高い酸化物や窒化物からなり、必要に応じてゲート電極１７の下面に形成される。
【００４２】
不純物ドープ層２０が、キャリア走行層１３の上面上の所定の領域に、ドレイン電極１６の下方に形成されている。不純物ドープ層２０は、二次元キャリアガス層１８を構成するキャリアと同導電型の不純物が高濃度にドープされた半導体層である。すなわち、不純物ドープ層２０は、二次元キャリアガス層１８を構成するキャリアが電子であれば、ｎ型の半導体層であり、正孔であれば、ｐ型の半導体層である。
【００４３】
不純物ドープ層２０としては、例えば、不純物がドープされたＩｎＵＡｌＶＧａ１−Ｕ−ＶＮ（但し、０≦Ｕ≦１、０≦Ｖ≦１）を挙げることができる。ドープされる不純物については、不純物ドープ層２０内にキャリアを導入できるものであれば、制限を受けるものではないが、キャリアが電子の場合、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｔｅ、Ｏ、Ｓｅ等が好ましい。
【００４４】
より具体的には、不純物ドープ層２０が厚さ１００ｎｍ以上１０μｍ以下のＧａＮの場合、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｔｅ、Ｏ、Ｓｅ等の元素を、シートキャリア濃度が１×１０１２ｃｍ−２から５×１０１４ｃｍ−２の範囲で（体積密度では、１×１０１８ｃｍ−３から１．２×１０２２ｃｍ−３の範囲で）含むことが好ましい。
【００４５】
本発明素子１は、ゲート電極１７の電圧印加状態に応じて、オン状態とオフ状態が切り替わる。図１に示す通り、オン状態では、キャリア走行層１３とキャリア供給層１４とのヘテロ接合界面に二次元キャリアガス層１８が形成されており、かかる二次元キャリアガス層１８及び不純物ドープ層２０を介してソース電極１５とドレイン電極１６の間が導通状態となる。一方、図２に示す通り、オフ状態では、ゲート電極１７にソース電極１５に対して−１０Ｖ程度の負電圧が印加されると、空乏層２２がゲート電極１７の下方のキャリア走行層１３内に広がり、結果、空乏層２２内のキャリア走行層１３とキャリア供給層１４のヘテロ接合界面に二次元キャリアガス層１８が形成されず、ソース電極１５とドレイン電極１６の間の接続が遮断される。
【００４６】
本発明素子１がオフ状態のとき、ドレイン電極１６の電位は数１００Ｖ程度の高電圧（例えば、６００Ｖ）に達する。このとき、二次元キャリアガス層１８中のキャリアが不純物ドープ層２０内に移動するとともに、ドレイン電極１６の下方にある不純物ドープ層２０内のキャリアが上方のドレイン電極１６付近に引き寄せられる。しかしながら、二次元キャリアガス層２０はゲート電極１７により形成された空乏層２２内で途切れており、ソース電極１５から不純物ドープ層２０への電子の供給はほとんどない。したがって、不純物ドープ層２０内に、上方はキャリアの蓄積した蓄積領域２３ａ、下方はキャリアが空乏化し高抵抗化した空乏領域２３ｂが形成される。
【００４７】
この結果、空乏領域２３ｂに電界がかかり、その分、ゲート電極１７近傍の電界が分散されることになり、本発明素子１が破壊されにくくなる。
【００４８】
一方、オン状態の時には本発明素子１に高電圧が印加されず、ドレイン電極１６の電位はあまり上昇しないため、不純物ドープ層２０のキャリアが上方のドレイン電極１６付近に蓄積されることはない。結果として、二次元キャリアガス層１８とドレイン電極１６の間に高抵抗化した空乏領域が発生せず、本発明素子１のオン抵抗は低く抑えられ、十分なドレイン電流が得られる。
【００４９】
また、オン状態の時に、何らかの理由で一時的にドレイン電極１６の電位が上昇し、不純物ドープ層２０内のキャリアがドレイン電極１６付近に引き寄せられたとしても、二次元キャリアガス層１８を介したソース電極１５から不純物ドープ層２０への電子の供給があるため、不純物ドープ層２２内に空乏領域は発生しない。
【００５０】
このように、本発明素子１は、不純物ドープ層２０を設けたことで、オフ状態でのゲート電極１７近傍の電界を緩和することができ、長時間に渡って素子の破壊を抑制できる。
【００５１】
なお、本発明素子１は、例えば（１）基板１１上に、バッファ層１２、キャリア走行層１３、キャリア供給層１４をこの順に形成し、（２）パッシベーション層１９を堆積し、（３）所定の領域に、キャリア走行層１３に達する深さの第１の開口部を形成し、かかる第１の開口部内に不純物ドープ層２０を形成し、（４）所定の領域に、キャリア走行層１３に達する深さの第２の開口部、及び、キャリア供給層１４（或いは、キャリア供給層１４上のゲート絶縁膜２１）に達する深さの第３の開口部を形成し、（５）第２の開口部内、第３の開口部内、並びに、不純物ドープ層２０上に、ソース電極１５、ゲート電極１６、及び、ドレイン電極を夫々形成することにより、作製される。このとき、バッファ層１２、キャリア走行層１３、キャリア供給層１４、及び、不純物ドープ層２０は、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法やＭＢＥ（Molecular Beam Epitaxy）法等の各種製膜方法で形成できる。
【００５２】
〈第２実施形態〉
本発明の一実施形態に係るスイッチング素子２（以降、適宜「本発明素子２」と称する）の構成例を図３及び図４に示す。図３及び図４は、本発明素子２の基板に垂直な面における構造断面図である。図３が本発明素子２のオン状態時の様子を、図４が本発明素子２のオフ状態時の様子を、夫々、模式的に示している。
【００５３】
図３及び図４に示すように、本発明素子２は、第１実施形態における本発明素子１と同様、基板１１、バッファ層１２、キャリア走行層（第１半導体層）１３、キャリア供給層（第２半導体層）１４、ソース電極（第１電極）１５、ドレイン電極（第２電極）１６、ゲート電極（制御電極）１７、パッシベーション層１９、不純物ドープ層（第３半導体層）２０、及び、ゲート絶縁膜２１を備える。
【００５４】
本発明素子２は、本発明素子１の構成に加え、所定の領域において、ドレイン電極１６および不純物ドープ層２０の真下に位置するキャリア走行層１３がエッチング等で上面が凹状に加工されている。そして、キャリア走行層１３に形成された凹部上に不純物ドープ層２０が形成される結果、不純物ドープ層２０は、その側面において直接二次元キャリアガス層１８と接する。本発明素子２は、この点を除き図１及び図２に示した本発明素子１と同様であり、重複する部分については詳細な説明を省略する。
【００５５】
このような構成とすることで、不純物ドープ層２０が二次元キャリアガス層１８と接することになるため、オン状態でのオン抵抗がより低く抑えられ、十分なドレイン電流を確保できる。さらに、オフ状態時において、二次元キャリアガス層１８は、不純物ドープ層２０内の空乏領域２３ｂと直接接するため、ゲート電極１７近傍に集中する電界を一部受け持ち分散させることができる。
【００５６】
〈第３実施形態〉
本発明の一実施形態に係るスイッチング素子３（以降、適宜「本発明素子３」と称する）の構成例を図５及び図６に示す。図５及び図６は、本発明素子３の基板に垂直な面における構造断面図である。図５が本発明素子３のオン状態時の様子を、図６が本発明素子３のオフ状態時の様子を、夫々、模式的に示している。
【００５７】
図５及び図６に示すように、本発明素子３は、第１実施形態における本発明素子１及び第２実施形態における本発明素子２と同様、基板１１、バッファ層１２、キャリア走行層（第１半導体層）１３、キャリア供給層（第２半導体層）１４、ソース電極（第１電極）１５、ドレイン電極（第２電極）１６、ゲート電極（制御電極）１７、パッシベーション層１９、不純物ドープ層（第３半導体層）２０、及び、ゲート絶縁膜２１を備える。
【００５８】
本発明素子３は、本発明素子１の構成に加え、不純物ドープ層２０が上方のドレイン電極１６の射影を内包するように配置されている。換言すると、ドレイン電極１６が、基板１１表面に垂直な方向から見て、不純物ドープ層２０の形成領域の一部上に形成されている。この点を除き図１及び図２に示した本発明素子１と同様であり、重複する部分については詳細な説明を省略する。
【００５９】
このような構成とすることで、オフ状態の時に発生する不純物ドープ層２０内の高抵抗化した空乏領域２３ｂが、不純物ドープ層２０内において基板に対し平行な方向にも広がるため、キャリア供給層１４やパッシベーション層１９、二次元キャリアガス１８を介したリーク電流が抑制される。
【００６０】
〈第４実施形態〉
本発明の一実施形態に係るスイッチング素子４（以降、適宜「本発明素子４」と称する）の構成例を図７及び図８に示す。図７及び図８は、本発明素子４の基板に垂直な面における構造断面図である。図７が本発明素子４のオン状態時の様子を、図８が本発明素子４のオフ状態時の様子を、夫々、模式的に示している。
【００６１】
図７及び図８に示すように、本発明素子３は、第１実施形態における本発明素子１、第２実施形態における本発明素子２、及び第３実施形態における本発明素子３と同様、基板１１、バッファ層１２、キャリア走行層（第１半導体層）１３、キャリア供給層（第２半導体層）１４、ソース電極（第１電極）１５、ドレイン電極（第２電極）１６、ゲート電極（制御電極）１７、パッシベーション層１９、不純物ドープ層（第３半導体層）２０、及び、ゲート絶縁膜２１を備える。
【００６２】
本発明素子４は、上記の本発明素子２の構成に加え、不純物ドープ層２０の下面と、キャリア走行層１３の上面との間に、キャリア走行層１３よりもバンドギャップの大きなバリア層（第４半導体層）２４を備えている。この点を除き図３及び図４に示した本発明素子２と同様であり、重複する部分については詳細な説明を省略する。
【００６３】
バリア層２４としては、例えば、キャリア走行層１３をＩｎＸＧａ１−ＸＮ（但し、０≦Ｘ≦１）としたとき、ＩｎＳＡｌＴＧａ１−Ｓ−ＴＮ（但し、０≦Ｓ≦１、０＜Ｔ≦１）を挙げることができる。
【００６４】
このような構成とすることで、バリア層２４の存在により、ドレイン電極１６とキャリア走行層１３間のリーク電流を抑制することができる。その結果、オフ状態時に、キャリア走行層１３から不純物ドープ層２０へのキャリアの供給が抑制されるため、比較的ドレイン電極１６が小さい状態であっても、不純物ドープ層２０の空乏化が進み、高抵抗化した空乏領域２３ｂが発生してゲート電極１７の電界を緩和させやすくなる。
【００６５】
以上、本実施形態のスイッチング素子（本発明素子１〜４）によれば、本発明によれば、不純物ドープ層２０をキャリア走行層１３（第１半導体層）とドレイン電極１６の間に設けることで、オフ状態時に素子に高電圧が加わっても破壊されにくく、また、オン状態時に十分なドレイン電流が得られるスイッチング素子を実現できる。
【００６６】
〈別実施形態〉
以下に、別実施形態について説明する。
【００６７】
〈１〉上記第１〜第４実施形態では、二次元キャリアガス層１８を構成するキャリアが電子の場合を挙げたが、本発明はこれに限られるものではなく、二次元キャリアガス層１８を構成するキャリアが正孔の場合にも本発明を適用できる。しかしながら、窒化物半導体にあっては、正孔よりも電子の移動度が大きいため、二次元キャリアガス層１８を構成するキャリアが電子の場合が好適である。
【００６８】
〈２〉また、上記実施形態では、本発明素子１〜４がノーマリオン型のスイッチング素子である場合を想定しているが、本発明はこれに限られるものではなく、ノーマリオフ型のスイッチング素子に対しても本発明を適用できる。
【００６９】
〈３〉上記実施形態において、本発明素子１〜４は、ドレイン電極１６とキャリア走行層１３の間に不純物ドープ層２０を備えたものであるが、さらに、ソース電極１５とキャリア走行層１３の間にも不純物ドープ層２０を備えていても構わない。例えば、図９及び図１０に示す本発明に係るスイッチング素子（以下、適宜「本発明素子５」と称する）は、本発明素子１において、ソース電極１５とキャリア走行層１３の間に不純物ドープ層２０（２０ａ）を介在させたものである。なお、図９が本発明素子５のオン状態時の様子を、図１０が本発明素子５のオフ状態時の様子を、夫々、模式的に示している。不純物ドープ層２０は、ソース電極１５とキャリア走行層１３の間に形成された不純物ドープ層２０ａと、ドレイン電極１６とキャリア走行層１３の間に形成された不純物ドープ層２０ｂとに分離形成されている。
【００７０】
このように本発明素子５を構成しても、オフ状態時には、ドレイン電極１６と接続する不純物ドープ層２０ｂ内にキャリアが空乏化し高抵抗化した空乏領域２３ｂが形成されるため、本発明素子１〜４と同様、素子に高電圧が加わっても破壊されにくく、また、オン状態時に十分なドレイン電流が得られるスイッチング素子を実現できる。
【００７１】
さらに、本発明素子５は、その製造工程において、不純物ドープ層２０（２０ａ、２０ｂ）の形成と、ソース電極１５及びドレイン電極１６の形成を、同一のマスクを用いて製造できるため、不純物ドープ層２０を形成するためのマスクが不要となり、低コストで、上記の高耐圧で大ドレイン電流が得られるスイッチング素子の製造が可能となる。
【産業上の利用可能性】
【００７２】
本発明は、スイッチング素子に利用可能であり、特に、パワーデバイスに適用されるスイッチング素子において好適に利用可能である。
【符号の説明】
【００７３】
１〜４：  本発明に係るスイッチング素子（本発明素子）
１１、１０１、２０１：  基板
１２、１０２、２０２：  バッファ層
１３、１０３、２０３：  キャリア走行層（第１半導体層）
１４、１０４、２０４：  キャリア供給層（第２半導体層）
１５、１０５、２０５：  ソース電極（第１電極）
１６、１０６、２０６：  ドレイン電極（第２電極）
１７、１０７、２０７：  ゲート電極（制御電極）
１８、１０８、２０８：  二次元キャリアガス層
１９、２０９：  パッシベーション層（絶縁層）
２０、２０ａ、２０ｂ：  不純物ドープ層（第３半導体層）
２３ａ：  蓄積領域
２３ｂ：  空乏領域
２１、１１０、２１０：  ゲート絶縁膜
２２、１１１、２１１：  空乏領域
２４：  バリア層（第４半導体層）
１００、２００：  従来構成のスイッチング素子
１１２、２１２：  電界
【図１】
2014050740.tif 000003
【図２】
2014050740.tif 000004
【図３】
2014050740.tif 000005
【図４】
2014050740.tif 000006
【図５】
2014050740.tif 000007
【図６】
2014050740.tif 000008
【図７】
2014050740.tif 000009
【図８】
2014050740.tif 000010
【図９】
2014050740.tif 000011
【図１０】
2014050740.tif 000012
【図１１】
2014050740.tif 000013
【図１２】
2014050740.tif 000014
【図１３】
2014050740.tif 000015
【手続補正書】
【提出日】平成26年12月16日(2014.12.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１半導体層と、
前記第１半導体層の上面に形成され、バンドギャップが前記第１半導体層より大きく前記第１半導体層とヘテロ接合する第２半導体層と、
前記第１半導体層と電気的に接続する第１電極と、
前記第１半導体層と電気的に接続し、前記第１半導体層の表面に平行な方向に前記第１電極と離間して形成される第２電極と、
前記第２半導体層の上層に形成された、前記表面に垂直な方向から見て前記第１電極と前記第２電極の間に位置する制御電極と、を備え、
前記制御電極の電位に応じて、
前記第１半導体層と前記第２半導体層との接合界面に生じる二次元キャリアガス層により、前記第１電極と前記第２電極が電気的に接続されるオン状態と、
少なくとも前記制御電極下方の前記第１半導体層と前記第２半導体層との接合界面において前記二次元キャリアガス層が生じないことにより、前記第１電極と前記第２電極の電気的接続が遮断されるオフ状態とが切り替えられるスイッチング素子であって、
前記第１半導体層の上面上の所定の第１領域に、前記二次元キャリアガス層を構成するキャリアと同導電型の不純物がドープされた第３半導体層が形成され、
前記第２電極が、前記第３半導体層を介して前記第１半導体層と電気的に接続し、
前記第３半導体層が、前記第１半導体層の凹部上に形成され、
前記第３半導体層が、その側面において前記二次元キャリアガス層と接し、
前記第３半導体層の下面と前記第１半導体層の上面との間に、前記第１半導体層よりもバンドギャップの大きな第４半導体層を備えることを特徴とするスイッチング素子。
【請求項２】
前記第２電極と前記第１電極の間に電圧が印加され、且つ前記オフ状態であるとき、
前記第３半導体層内の多数キャリアが前記第２電極との界面側に移動するとともに、前記第１半導体層との界面付近の多数キャリアが空乏化して、前記第３半導体層内に高抵抗の領域が形成されることを特徴とする請求項１に記載のスイッチング素子。
【請求項３】
前記第３半導体層が、前記第１半導体層の上面上の前記第１領域と離間した第２領域に、前記第１領域上に形成された前記第３半導体層と分離されるように形成され、
前記第１電極が、前記第２領域上に形成された前記第３半導体層を介して前記第１半導体層と電気的に接続することを特徴とする請求項１又は２に記載のスイッチング素子。
【請求項４】
前記第２電極が、前記表面に垂直な方向から見て、前記第３半導体層の形成領域の一部上に形成されていることを特徴とする請求項１〜３の何れか一項に記載のスイッチング素子。
【手続補正書】
【提出日】平成27年1月26日(2015.1.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
本発明素子１がオフ状態のとき、ドレイン電極１６の電位は数１００Ｖ程度の高電圧（例えば、６００Ｖ）に達する。このとき、二次元キャリアガス層１８中のキャリアが不純物ドープ層２０内に移動するとともに、ドレイン電極１６の下方にある不純物ドープ層２０内のキャリアが上方のドレイン電極１６付近に引き寄せられる。しかしながら、二次元キャリアガス層１８はゲート電極１７により形成された空乏層２２内で途切れており、ソース電極１５から不純物ドープ層２０への電子の供給はほとんどない。したがって、不純物ドープ層２０内に、上方はキャリアの蓄積した蓄積領域２３ａ、下方はキャリアが空乏化し高抵抗化した空乏領域２３ｂが形成される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
また、オン状態の時に、何らかの理由で一時的にドレイン電極１６の電位が上昇し、不純物ドープ層２０内のキャリアがドレイン電極１６付近に引き寄せられたとしても、二次元キャリアガス層１８を介したソース電極１５から不純物ドープ層２０への電子の供給があるため、不純物ドープ層２０内に空乏領域は発生しない。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
なお、本発明素子１は、例えば（１）基板１１上に、バッファ層１２、キャリア走行層１３、キャリア供給層１４をこの順に形成し、（２）パッシベーション層１９を堆積し、（３）所定の領域に、キャリア走行層１３に達する深さの第１の開口部を形成し、かかる第１の開口部内に不純物ドープ層２０を形成し、（４）所定の領域に、キャリア走行層１３に達する深さの第２の開口部、及び、キャリア供給層１４（或いは、キャリア供給層１４上のゲート絶縁膜２１）に達する深さの第３の開口部を形成し、（５）第２の開口部内、第３の開口部内、並びに、不純物ドープ層２０上に、ソース電極１５、ゲート電極１７、及び、ドレイン電極１６を夫々形成することにより、作製される。このとき、バッファ層１２、キャリア走行層１３、キャリア供給層１４、及び、不純物ドープ層２０は、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法やＭＢＥ（Molecular Beam Epitaxy）法等の各種製膜方法で形成できる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
このような構成とすることで、オフ状態の時に発生する不純物ドープ層２０内の高抵抗化した空乏領域２３ｂが、不純物ドープ層２０内において基板に対し平行な方向にも広がるため、キャリア供給層１４やパッシベーション層１９、二次元キャリアガス層１８を介したリーク電流が抑制される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
図７及び図８に示すように、本発明素子４は、第１実施形態における本発明素子１、第２実施形態における本発明素子２、及び第３実施形態における本発明素子３と同様、基板１１、バッファ層１２、キャリア走行層（第１半導体層）１３、キャリア供給層（第２半導体層）１４、ソース電極（第１電極）１５、ドレイン電極（第２電極）１６、ゲート電極（制御電極）１７、パッシベーション層１９、不純物ドープ層（第３半導体層）２０、及び、ゲート絶縁膜２１を備える。
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
2014050740.tif 000016
【国際調査報告】
2014050740.tif 000017
2014050740.tif 000018
2014050740.tif 000019
2014050740.tif 000020