【手続補正書】
【提出日】平成27年10月9日(2015.10.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
それぞれ高電位電源と低電位電源との間に接続された表示素子と、前記表示素子の駆動を制御する画素回路と、を有し、行方向及び列方向に沿ってマトリクス状に設けられた複数の画素と、
複数のリセット配線を有し、前記行方向に延出し前記複数の画素の画素回路に接続された複数の制御線と、を備え、
前記画素回路は、
前記表示素子に接続されたソース電極と、リセット配線に接続されたドレイン電極と、ゲート電極とを有した駆動トランジスタと、
前記高電位電源及び駆動トランジスタのドレイン電極間に接続され、前記高電位電源及び駆動トランジスタのドレイン電極間を導通状態又は非導通状態に切替える出力スイッチと、
映像信号線及び前記駆動トランジスタのゲート電極間に接続され、前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、
前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量と、を備え、
前記複数の画素の中、前記列方向に隣合う複数の画素は、前記出力スイッチを共用している表示装置。
【請求項２】
前記複数の画素は、第１画素と、前記第１画素に前記列方向に隣合う第２画素と、前記第１画素に前記行方向に隣合う第３画素と、前記第２画素に前記行方向に隣合い前記第３画素に前記列方向に隣合う第４画素とを有し、
前記第１乃至第４画素は、前記出力スイッチを共用している請求項１に記載の表示装置。
【請求項３】
前記第１乃至第４画素は、赤色の画像を表示するように構成された画素、緑色の画像を表示するように構成された画素、青色の画像を表示するように構成された画素、及び無彩色の画像を表示するように構成された画素である請求項２に記載の表示装置。
【請求項４】
前記複数の画素において、前記行方向には、赤色の画像を表示するように構成された画素、緑色の画像を表示するように構成された画素、青色の画像を表示するように構成された画素、及び無彩色の画像を表示するように構成された画素が並べられ、前記列方向には、同一色の画像を表示するように構成された画素が並べられている請求項２に記載の表示装置。
【請求項５】
前記出力スイッチは、前記第１乃至第４画素の中央部に設けられている請求項２に記載の表示装置。
【請求項６】
前記映像信号線及び画素スイッチは、絶縁膜を挟んで設けられ、対向し、前記絶縁膜に形成されたコンタクトホールを通って接続され、
前記複数の画素の中、前記行方向に隣合う２つの画素は、前記コンタクトホールを共用している請求項１に記載の表示装置。
【請求項７】
前記複数の制御線に接続された走査線駆動回路と、
前記映像信号線に接続された信号線駆動回路と、をさらに備え、
前記複数の制御線は、前記出力スイッチに接続された第１走査線と、前記画素スイッチに接続された第２走査線と、をさらに有し、
前記走査線駆動回路は、前記第１走査線及び第２走査線に制御信号を与え、前記出力スイッチ及び画素スイッチの状態を切替え、
前記信号線駆動回路は、前記映像信号線に初期化信号又は映像信号を与える、請求項１に記載の表示装置。
【請求項８】
前記走査線駆動回路は、
リセット電源と、
第３走査線と、
前記リセット電源及びリセット配線間に接続され、前記第３走査線を通して与えられる制御信号により、前記リセット電源及びリセット配線間を導通状態又は非導通状態に切替えるリセットスイッチと、をさらに備える請求項７に記載の表示装置。
【請求項９】
他のリセット電源と、
第４走査線と、
前記他のリセット電源及びリセット配線間に接続され、前記第４走査線を通して与えられる制御信号により、前記他のリセット電源及びリセット配線間を導通状態又は非導通状態に切替える他のリセットスイッチと、をさらに備える請求項８に記載の表示装置。
【請求項１０】
前記画素回路は、前記駆動トランジスタのソース電極及び定電位の配線間に接続された補助容量をさらに備えている請求項１に記載の表示装置。
【請求項１１】
前記定電位の配線は前記高電位電源に接続されている請求項１０に記載の表示装置。
【請求項１２】
複数の出力部を有した走査線駆動回路をさらに備え、
前記複数の出力部の各々は、前記複数の制御線に接続され、複数行に設けられた前記複数の画素の画素回路に制御信号を与える請求項１に記載の表示装置。
【請求項１３】
前記複数の出力部の各々に接続された前記複数の制御線は、前記複数のリセット配線であり、
前記制御信号は、リセット信号である請求項１２に記載の表示装置。
【請求項１４】
前記複数の出力部の各々は、
リセット電源及び前記リセット配線間に接続され、与えられる制御信号により、前記リセット電源及びリセット配線間を導通状態又は非導通状態に切替えるリセットスイッチを備える請求項１３に記載の表示装置。
【請求項１５】
前記複数の出力部の各々は、
他のリセット電源及び前記リセット配線間に接続され、与えられる制御信号により、前記他のリセット電源及びリセット配線間を導通状態又は非導通状態に切替える他のリセットスイッチをさらに備える請求項１４に記載の表示装置。
【請求項１６】
前記複数の出力部の各々は、４行以上に設けられた前記複数の画素の画素回路に制御信号を与える請求項１２に記載の表示装置。
【請求項１７】
前記駆動トランジスタは、Ｎチャネル型の薄膜トランジスタで形成されている請求項１に記載の表示装置。
【請求項１８】
前記出力スイッチ及び画素スイッチは、Ｎチャネル型の薄膜トランジスタ及びＰチャネル型の薄膜トランジスタの一方で形成されている請求項１７に記載の表示装置。
【請求項１９】
前記複数の制御線は、それぞれ前記画素スイッチをオン又はオフに制御し、それぞれ前記行方向に延出した第１ゲート線及び第２ゲートを有し、
前記複数のリセット配線は、前記リセット配線である第１リセット配線を有し、
前記複数の画素は、それぞれ前記画素であり前記第１ゲート線と前記第１リセット配線とに接続された複数の第１画素と、それぞれ前記画素であり前記第２ゲート線と前記第１リセット配線とに接続された複数の第２画素と、を有し、
前記複数の第１画素の各々と前記複数の第２画素の各々とは、前記列方向において前記出力スイッチを共用し、前記行方向に配置され、前記列方向に互いに隣合い、
第１タイミングにおいて、前記複数の第１画素の各々と前記複数の第２画素の各々との前記複数の駆動トランジスタの前記複数のドレイン電極は前記第１リセット配線を通してリセット信号を受け、前記複数の第１画素の各々と前記複数の第２画素の各々との前記複数の駆動トランジスタの前記複数のゲート電極は初期化信号を受け、前記複数の第１画素の各々と前記複数の第２画素の各々との前記出力スイッチはオフとなり、
前記第１タイミングの後の第２タイミングにおいて、前記複数の第１画素の各々の前記駆動トランジスタの前記ゲート電極と前記保持容量とは映像信号を受け、前記複数の第１画素の各々の前記画素スイッチは、オンとなり、前記複数の第２画素の各々の前記画素スイッチは、オフとなり、
前記第２タイミングの後の第３タイミングにおいて、前記複数の第２画素の各々の前記駆動トランジスタの前記ゲート電極と前記保持容量とは前記映像信号を受け、前記複数の第２画素の各々の前記画素スイッチは、オンとなり、前記複数の第１画素の各々の前記画素スイッチは、オフとなり、
前記第３タイミングの後の第４タイミングにおいて、前記複数の第１画素の各々と前記複数の第２画素の各々との前記駆動トランジスタは、前記複数の第１画素の各々と前記複数の第２画素の各々との前記保持容量に保持された前記映像信号に基づいて前記複数の第１画素の各々と前記複数の第２画素の各々との前記表示素子の光を放射するための駆動電流を流し、前記複数の第１画素の各々と前記複数の第２画素の各々との前記出力スイッチは、オンとなる請求項１に記載の表示装置。
【請求項２０】
前記第１タイミングと前記第２タイミングとの間の第５タイミングにおいて、前記複数の第１画素の各々と前記複数の第２画素の各々との前記複数の駆動トランジスタの前記ドレイン電極は前記高電位電源を受け、前記複数の第１画素の各々と前記複数の第２画素の各々との前記複数の駆動トランジスタの前記ゲート電極は前記初期化信号を受け、前記複数の第１画素の各々と前記複数の第２画素の各々との前記出力スイッチはオンとなり、
前記第２タイミングにおいて、前記複数の第１画素の各々と前記複数の第２画素の各々との前記複数の駆動トランジスタの前記ドレイン電極は前記高電位電源を受け、前記複数の第１画素の各々と前記複数の第２画素の各々との前記出力スイッチはオンとなり、
前記第３タイミングにおいて、前記複数の第１画素の各々と前記複数の第２画素の各々との前記複数の駆動トランジスタの前記ドレイン電極は前記高電位電源を受け、前記複数の第１画素の各々と前記複数の第２画素の各々との前記出力スイッチはオンとなる請求項１９に記載の表示装置。
【請求項２１】
前記第１タイミングと前記第２タイミングとの間の第５タイミングにおいて、前記複数の第１画素の各々と前記複数の第２画素の各々との前記複数の駆動トランジスタの前記ドレイン電極は前記リセット信号と異なる別のリセット信号を受け、前記複数の第１画素の各々と前記複数の第２画素の各々との前記複数の駆動トランジスタの前記ゲート電極は前記初期化信号を受け、前記複数の第１画素の各々と前記複数の第２画素の各々との前記出力スイッチはオフとなり、
前記第２タイミングにおいて、前記複数の第１画素の各々と前記複数の第２画素の各々との前記複数の駆動トランジスタの前記ドレイン電極は前記別のリセット信号を受け、前記複数の第１画素の各々と前記複数の第２画素の各々との前記出力スイッチはオフとなり、
前記第３タイミングにおいて、前記複数の第１画素の各々と前記複数の第２画素の各々との前記複数の駆動トランジスタの前記ドレイン電極は前記別のリセット信号を受け、前記複数の第１画素の各々と前記複数の第２画素の各々との前記出力スイッチはオフとなる請求項１９に記載の表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】表示装置
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
一実施形態に係る表示装置は、
それぞれ高電位電源と低電位電源との間に接続された表示素子と、前記表示素子の駆動を制御する画素回路と、を有し、行方向及び列方向に沿ってマトリクス状に設けられた複数の画素と、
複数のリセット配線を有し、前記行方向に延出し前記複数の画素の画素回路に接続された複数の制御線と、を備え、
前記画素回路は、
前記表示素子に接続されたソース電極と、リセット配線に接続されたドレイン電極と、ゲート電極とを有した駆動トランジスタと、
前記高電位電源及び駆動トランジスタのドレイン電極間に接続され、前記高電位電源及び駆動トランジスタのドレイン電極間を導通状態又は非導通状態に切替える出力スイッチと、
映像信号線及び前記駆動トランジスタのゲート電極間に接続され、前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、
前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量と、を備え、
前記複数の画素の中、前記列方向に隣合う複数の画素は、前記出力スイッチを共用している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１２２
【補正方法】変更
【補正の内容】
【０１２２】
補助容量Ｃａｄは、駆動トランジスタＤＲＴのソース電極及び定電位の配線間に接続されていればよい。定電位の配線としては、高電位電源線ＳＬａや、低電位電源線ＳＬｂや、リセット配線Ｓｇｒを挙げることができる。  
本発明の実施形態は、表示装置及び表示装置の駆動方法に限らず、各種の表示装置及び表示装置の駆動方法に適用することが可能である。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］行方向及び列方向に沿ってマトリクス状に設けられた複数の画素を備え、
前記複数の画素の各々は、
高電位電源及び低電位電源間に接続された表示素子と、
前記表示素子に接続されたソース電極と、リセット配線に接続されたドレイン電極と、ゲート電極とを有した駆動トランジスタと、
前記高電位電源及び駆動トランジスタのドレイン電極間に接続され、前記高電位電源及び駆動トランジスタのドレイン電極間を導通状態又は非導通状態に切替える出力スイッチと、
映像信号線及び前記駆動トランジスタのゲート電極間に接続され、前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、
前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量と、を備え、
前記複数の画素の中、前記列方向に隣合う複数の画素は、前記出力スイッチを共用している表示装置。
［２］前記複数の画素は、第１画素と、前記第１画素に前記列方向に隣合う第２画素と、前記第１画素に前記行方向に隣合う第３画素と、前記第２画素に前記行方向に隣合い前記第３画素に前記列方向に隣合う第４画素とを有し、
前記第１乃至第４画素は、前記出力スイッチを共用している［１］に記載の表示装置。
［３］前記第１乃至第４画素は、赤色の画像を表示するように構成された画素、緑色の画像を表示するように構成された画素、青色の画像を表示するように構成された画素、及び無彩色の画像を表示するように構成された画素である［２］に記載の表示装置。
［４］前記複数の画素において、前記行方向には、赤色の画像を表示するように構成された画素、緑色の画像を表示するように構成された画素、青色の画像を表示するように構成された画素、及び無彩色の画像を表示するように構成された画素が並べられ、前記列方向には、同一色の画像を表示するように構成された画素が並べられている［２］に記載の表示装置。
［５］前記出力スイッチは、前記第１乃至第４画素の中央部に設けられている［２］に記載の表示装置。
［６］前記映像信号線及び画素スイッチは、絶縁膜を挟んで設けられ、対向し、前記絶縁膜に形成されたコンタクトホールを通って接続され、
前記複数の画素の中、前記行方向に隣合う２つの画素は、前記コンタクトホールを共用している［１］に記載の表示装置。
［７］前記出力スイッチに接続された第１走査線と、
前記画素スイッチに接続された第２走査線と、
前記第１走査線及び第２走査線に接続され、前記第１走査線及び第２走査線に制御信号を与え、前記出力スイッチ及び画素スイッチの状態を切替える走査線駆動回路と、
前記映像信号線に接続され、前記映像信号線に初期化信号又は映像信号を与える信号線駆動回路と、をさらに備える［１］に記載の表示装置。
［８］前記走査線駆動回路は、
リセット電源と、
第３走査線と、
前記リセット電源及びリセット配線間に接続され、前記第３走査線を通して与えられる制御信号により、前記リセット電源及びリセット配線間を導通状態又は非導通状態に切替えるリセットスイッチと、をさらに備える［７］に記載の表示装置。
［９］他のリセット電源と、
第４走査線と、
前記他のリセット電源及びリセット配線間に接続され、前記第４走査線を通して与えられる制御信号により、前記他のリセット電源及びリセット配線間を導通状態又は非導通状態に切替える他のリセットスイッチと、をさらに備える［８］に記載の表示装置。
［１０］前記複数の画素の各々は、前記駆動トランジスタのソース電極及びリセット配線間に接続された補助容量をさらに備えている［８］に記載の表示装置。
［１１］前記複数の画素の各々は、前記駆動トランジスタのソース電極及び定電位の配線間に接続された補助容量をさらに備えている［１］に記載の表示装置。
［１２］前記定電位の配線は前記高電位電源に接続されている［１１］に記載の表示装置。
［１３］前記駆動トランジスタは、Ｎチャネル型の薄膜トランジスタで形成されている［１］に記載の表示装置。
［１４］前記出力スイッチ及び画素スイッチは、Ｎチャネル型の薄膜トランジスタ及びＰチャネル型の薄膜トランジスタの一方で形成されている［１３］に記載の表示装置。
［１５］行方向及び列方向に沿ってマトリクス状に設けられた複数の画素を備え、前記複数の画素の各々は、高電位電源及び低電位電源間に接続された表示素子と、前記表示素子に接続されたソース電極とリセット配線に接続されたドレイン電極とゲート電極とを有した駆動トランジスタと、前記高電位電源及び駆動トランジスタのドレイン電極間に接続され前記高電位電源及び駆動トランジスタのドレイン電極間を導通状態又は非導通状態に切替える出力スイッチと、映像信号線及び前記駆動トランジスタのゲート電極間に接続され前記映像信号線を通して与えられる信号を前記駆動トランジスタのゲート電極側に取り込むかどうかを切替える画素スイッチと、前記駆動トランジスタのソース電極及びゲート電極間に接続された保持容量とを備え、前記複数の画素の中、前記列方向に隣合う複数の画素は前記出力スイッチを共用している表示装置の駆動方法において、
ドレイン初期化期間に、前記リセット配線を通して前記駆動トランジスタのドレイン電極にリセット信号を与え、
前記ドレイン初期化期間に続くゲート初期化期間に、前記駆動トランジスタのドレイン電極に前記リセット信号を与えた状態で、前記映像信号線及び画素スイッチを通して前記駆動トランジスタのゲート電極に初期化信号を与え、前記駆動トランジスタを初期化し、
前記ゲート初期化期間に続くオフセットキャンセル期間に、前記駆動トランジスタのゲート電極に初期化信号を与えた状態で、前記高電位電源から前記出力スイッチを通して前記駆動トランジスタに電流を流し、前記駆動トランジスタの閾値オフセットをキャンセルし、
前記オフセットキャンセル期間に続く映像信号書き込み期間において、前記映像信号線及び画素スイッチを通して前記駆動トランジスタのゲート電極に映像信号を与え、前記高電位電源から前記出力スイッチ、駆動トランジスタ及び表示素子を通して前記低電位電源に電流を流し、
前記映像信号書き込み期間に続く表示期間に、前記高電位電源から前記出力スイッチ及び駆動トランジスタを通して前記表示素子に、前記映像信号に応じた駆動電流を流す、表示装置の駆動方法。
［１６］一水平走査期間内に、前記映像信号線に前記初期化信号及び映像信号を順に与える、［１５］に記載の表示装置の駆動方法。
［１７］前記ゲート初期化期間と前記映像信号書き込み期間との間に、前記オフセットキャンセル期間を複数設ける、［１５］に記載の表示装置の駆動方法。