(57)【要約】  第１サブ画素群と、第２サブ画素群と、がゲートバスラインと直交する方向に交互に配置されており、第１サブ画素と第２サブ画素とは、対称軸を挟んで線対称な形状を有しており、複数の第１サブ画素の各々は、ラビング方向に対して時計回りに角度αだけ傾斜した複数の第１帯状電極を備え、複数の第２サブ画素の各々は、ラビング方向に対して反時計回りに角度αだけ傾斜した複数の第２帯状電極を備え、複数のソースバスラインの各々は、ラビング方向に対して時計回りに角度βだけ傾斜した第１傾斜部と、ラビング方向に対して反時計回りに角度βだけ傾斜した第２傾斜部と、を備え、ラビング方向は、ゲートバスラインと直交する方向であり、複数のスペーサーの各々は、ソースバスラインの近傍に配置され、かつ、ラビング方向と平行に一直線状に配置されている。
2014054578.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板の間に複数のスペーサーが配置され、前記複数のスペーサーによって保持された前記一対の基板の間の隙間に液晶層が配置されてなる液晶表示装置であって、
互いに隣接して配置された複数のソースバスラインと、
前記複数のソースバスラインと交差するように互いに隣接して配置された複数のゲートバスラインと、を備え、
複数の第１サブ画素からなる第１サブ画素群と、複数の第２サブ画素からなる第２サブ画素群と、が前記ゲートバスラインと直交する方向に交互に配置されており、
前記複数の第１サブ画素の各々は、ラビング方向に対して時計回りに角度α（０°＜α＜９０°）だけ傾斜した部分を有する複数の第１帯状電極を備え、
前記複数の第２サブ画素の各々は、ラビング方向に対して反時計回りに角度α（０°＜α＜９０°）だけ傾斜した部分を有する複数の第２帯状電極を備え、
前記複数のソースバスラインの各々は、ラビング方向に対して時計回りに角度β（０°＜β＜９０°）だけ傾斜し、かつ、前記第１サブ画素の縁に沿って延びる第１傾斜部と、ラビング方向に対して反時計回りに角度β（０°＜β＜９０°）だけ傾斜し、かつ、前記第２サブ画素の縁に沿って延びる第２傾斜部と、を備え、
前記ラビング方向は、前記ゲートバスラインと直交する方向であり、
前記複数のスペーサーの各々は、前記ソースバスラインの近傍に配置され、かつ、前記ラビング方向と平行に一直線状に配置されている液晶表示装置。
【請求項２】
前記複数のスペーサーの各々は、前記複数のゲートバスラインの各々と重なる位置に配置されている請求項１に記載の液晶表示装置。
【請求項３】
前記複数のスペーサーの各々は、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置されている請求項１または２に記載の液晶表示装置。
【請求項４】
前記複数のスペーサーは、前記複数のソースバスラインの各々に対して前記ゲートバスラインと平行な方向における一方側に配置された複数の第１スペーサーからなる第１スペーサー群と、前記複数のソースバスラインの各々に対して前記一方側とは反対の他方側に配置された複数の第２スペーサーからなる第２スペーサー群と、を備え、
前記第１スペーサー群と前記第２スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されている請求項３に記載の液晶表示装置。
【請求項５】
前記複数のスペーサーは、前記一対の基板の双方の基板に接する複数のメインスペーサーと、前記一対の基板のうち一方の基板に接する複数のサブスペーサーと、を備え、
前記複数のスペーサーのうち少なくとも前記複数のサブスペーサーの各々は、前記ラビング方向と平行に一直線状に配置されている請求項１または２に記載の液晶表示装置。
【請求項６】
前記複数のスペーサーは、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分と重なる位置に配置された複数の第３スペーサーからなる第３スペーサー群と、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置された複数の第４スペーサーからなる第４スペーサー群と、を備え、
前記第３スペーサー群と前記第４スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されている請求項１または２に記載の液晶表示装置。
【請求項７】
前記第１サブ画素群と前記第２サブ画素群との各々は、互いに隣接して配置された複数の赤色サブ画素と複数の青色サブ画素とを備え、前記複数の第４スペーサーの各々は、前記赤色サブ画素と前記青色サブ画素との境界部よりも前記青色サブ画素の側に配置されている請求項６に記載の液晶表示装置。
【請求項８】
前記第１サブ画素と前記第２サブ画素とは、前記ゲートバスラインと平行な対称軸を挟んで線対称な形状を有している請求項１から７までのいずれか一項に記載の液晶表示装置。
【請求項９】
前記複数の第１帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第１帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第１帯状電極の並び方向と一致しており、
前記複数の第２帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第２帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第２帯状電極の並び方向と一致している請求項１から８までのいずれか一項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
本願は、２０１２年１０月３日に、日本に出願された特願２０１２−２２１７５０号に基づき優先権を主張し、その内容をここに援用する。
【背景技術】
【０００２】
液晶表示装置において、液晶層に電界を印加する方式として横電界方式が従来から知られている。横電界方式の液晶表示装置では、液晶層を挟持する一対の基板のうち、一方の基板上にコモン電極と画素電極とを設け、液晶層に対して概ね横方向（概ね基板に平行な方向）の電界を印加する。この場合、液晶分子のダイレクタが基板に対して垂直方向に立ち上がらないため、視野角が広くなるという利点が得られる。【０００３】
横電界方式の液晶表示装置には、電極構成の違いによって、ＩＰＳ（In-Plane Switching）方式の液晶表示装置と、ＦＦＳ（Fringe Field Switching）方式の液晶表示装置と、がある。横電界方式の液晶表示装置では、サブ画素内に複数の帯状電極が形成され、複数の帯状電極の並び方向に液晶層の配向が制御される。液晶表示装置には、視野角を改善するため、画素内をマルチドメイン化した構成が知られている。マルチドメイン化の方法としては、互いに隣接するサブ画素同士で帯状電極の向きを異ならせる方法が知られている。【０００４】
液晶表示装置においては、一対の基板を所定の間隔（ギャップ）だけ離間するスペーサーが基板の液晶層側の面に設けられている。このようなスペーサーとしては、特許文献１に記載のような柱状のスペーサーが知られている。特許文献１の柱状スペーサーは、レジスト等を用いて基板上に直接形成されるものである。基板のそれぞれの対向面上に柱状スペーサーが形成された基板には、配向膜が形成され、ラビング処理が施される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２３２８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の柱状スペーサーは、ラビング処理前に形成されるため、ラビング処理時に柱状スペーサーのラビング方向下流側にラビング不良が生じることがある。そのため、特許文献１では、柱状スペーサーの密度を小さくし、このようなラビング不良に起因する配向不良の発生を抑制している。【０００７】
ところで、特許文献１の液晶表示装置においては、柱状スペーサーは、矩形のサブ画素の長辺に沿って一定の間隔で点在している。前述のように、画素内をマルチドメイン化する方法としては、上下に隣接する２つのサブ画素の帯状電極を互いに反対方向に傾斜させ、各々のサブ画素の形状を前記傾斜方向に沿った形状とすることが提案されている。このようなマルチドメイン構造において、特許文献1に記載のように、柱状スペーサーをサブ画素の長辺に沿って配置すると、柱状スペーサーが上下方向に千鳥状に配置されることになる。その場合、特許文献１のように柱状スペーサーの密度を小さくしても、ラビング不良に起因する配向不良の発生を十分に抑制することができない。【０００８】
本発明は、上記の課題を解決するためになされたものであって、スペーサーに起因する配向不良を抑制することが可能な液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明は以下の手段を採用した。
（１）すなわち、本発明の第一の態様に係る液晶表示装置は、一対の基板の間に複数のスペーサーが配置され、前記複数のスペーサーによって保持された前記一対の基板の間の隙間に液晶層が配置されてなる液晶表示装置であって、互いに隣接して配置された複数のソースバスラインと、前記複数のソースバスラインと交差するように互いに隣接して配置された複数のゲートバスラインと、を備え、複数の第１サブ画素からなる第１サブ画素群と、複数の第２サブ画素からなる第２サブ画素群と、が前記ゲートバスラインと直交する方向に交互に配置されており、前記複数の第１サブ画素の各々は、ラビング方向に対して時計回りに角度α（０°＜α＜９０°）だけ傾斜した部分を有する複数の第１帯状電極を備え、前記複数の第２サブ画素の各々は、ラビング方向に対して反時計回りに角度α（０°＜α＜９０°）だけ傾斜した部分を有する複数の第２帯状電極を備え、前記複数のソースバスラインの各々は、ラビング方向に対して時計回りに角度β（０°＜β＜９０°）だけ傾斜し、かつ、前記第１サブ画素の縁に沿って延びる第１傾斜部と、ラビング方向に対して反時計回りに角度β（０°＜β＜９０°）だけ傾斜し、かつ、前記第２サブ画素の縁に沿って延びる第２傾斜部と、を備え、前記ラビング方向は、前記ゲートバスラインと直交する方向であり、前記複数のスペーサーの各々は、前記ソースバスラインの近傍に配置され、かつ、前記ラビング方向と平行に一直線状に配置されている。【００１０】
（２）上記（１）に記載の液晶表示装置では、前記複数のスペーサーの各々は、前記複数のゲートバスラインの各々と重なる位置に配置されていてもよい。【００１１】
（３）上記（１）または（２）に記載の液晶表示装置では、前記複数のスペーサーの各々は、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置されていてもよい。【００１２】
（４）上記（３）に記載の液晶表示装置では、前記複数のスペーサーは、前記複数のソースバスラインの各々に対して前記ゲートバスラインと平行な方向における一方側に配置された複数の第１スペーサーからなる第１スペーサー群と、前記複数のソースバスラインの各々に対して前記一方側とは反対の他方側に配置された複数の第２スペーサーからなる第２スペーサー群と、を備え、前記第１スペーサー群と前記第２スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されていてもよい。【００１３】
（５）上記（１）または（２）に記載の液晶表示装置では、前記複数のスペーサーは、前記一対の基板の双方の基板に接する複数のメインスペーサーと、前記一対の基板のうち一方の基板に接する複数のサブスペーサーと、を備え、前記複数のスペーサーのうち少なくとも前記複数のサブスペーサーの各々は、前記ラビング方向と平行に一直線状に配置されていてもよい。【００１４】
（６）上記（１）または（２）に記載の液晶表示装置では、前記複数のスペーサーは、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分と重なる位置に配置された複数の第３スペーサーからなる第３スペーサー群と、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置された複数の第４スペーサーからなる第４スペーサー群と、を備え、前記第３スペーサー群と前記第４スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されていてもよい。【００１５】
（７）上記（６）に記載の液晶表示装置では、前記第１サブ画素群と前記第２サブ画素群との各々は、互いに隣接して配置された複数の赤色サブ画素と複数の青色サブ画素とを備え、前記複数の第４スペーサーの各々は、前記赤色サブ画素と前記青色サブ画素との境界部よりも前記青色サブ画素の側に配置されていてもよい。【００１６】
（８）上記（１）から（７）までのいずれか一項に記載の液晶表示装置では、前記第１サブ画素と前記第２サブ画素とは、前記ゲートバスラインと平行な対称軸を挟んで線対称な形状を有していてもよい。【００１７】
（９）上記（１）から（８）までのいずれか一項に記載の液晶表示装置では、前記複数の第１帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第１帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第１帯状電極の並び方向と一致しており、前記複数の第２帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第２帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第２帯状電極の並び方向と一致していてもよい。
【発明の効果】
【００１８】
本発明によれば、スペーサーに起因する配向不良を抑制することが可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態に係る液晶表示装置の概略構成を示す分解斜視図である。
【図２】第１実施形態に係るサブ画素と帯状電極との配置を説明するための平面図である。
【図３】第１実施形態に係るスペーサーの配置を説明するための平面図である。
【図４】図３のＨ−Ｈ線に沿った、液晶表示装置の断面図である。
【図５】比較例に係る液晶表示装置の作用を説明するための平面図である。
【図６】第１実施形態に係る液晶表示装置の作用を説明するための平面図である。
【図７】第２実施形態に係るスペーサーの配置を説明するための平面図である。
【図８】図７のＩ−Ｉ線に沿った、液晶表示装置の断面図である。
【図９】第３実施形態に係るスペーサーの配置を説明するための平面図である。
【発明を実施するための形態】
【００２０】
[第１実施形態]
以下、本発明の第１実施形態について、図１〜図６を用いて説明する。
本実施形態の液晶表示装置は、液晶層を挟持する一対の基板のうち、一方の基板上に一対の電極を備え、これら一対の電極間に印加する電界で液晶を駆動する横電界方式の液晶表示装置である。本実施形態では、一例として、ＦＦＳ方式を用いたアクティブマトリクス方式の液晶表示装置を挙げて説明する。
【００２１】
図１は、第１実施形態に係る液晶表示装置１の概略構成を示す分解斜視図である。
なお、以下の各図面においては、各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。
【００２２】
本実施形態の液晶表示装置１は、図１に示すように、観察者から見て奥側から、バックライト２と、偏光板３と、液晶セル４と、偏光板５と、を備えている。本実施形態の液晶表示装置１は、透過型の液晶表示装置であって、バックライト２から射出される光の透過率を液晶セル４によって制御して表示を行う。
【００２３】
液晶セル４は、対向配置された薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）アレイ基板６と対向基板７とを有し、ＴＦＴアレイ基板６と対向基板７との間に液晶層８が挟持されている。液晶層８にはポジ型の液晶材料を用いるのが一般的であるが、ネガ型の液晶材料を用いても良い。ＴＦＴアレイ基板６は、基板９上にマトリクス状に配列された複数のサブ画素３０を有し、これら複数のサブ画素３０によって表示領域（画面）が構成されている。対向基板７には、基板１１上にカラーフィルター１２が備えられている。
【００２４】
図２は、対向基板７側から見た、ＴＦＴアレイ基板６の表示領域の一部を示す平面図である。図２は、第１実施形態に係るサブ画素と帯状電極との配置を説明するための平面図である。
図２において、符号Ｖ１は、基板１１の一面に平行な第１方向であり、符号Ｖ２は、基板１１の一面に平行かつ第１方向Ｖ１と直交する第２方向である。符号Ｖｓは、第１方向Ｖ１と平行な軸（対称軸）である。符号Ｖｒは、配向膜に対してラビング処理を行うラビング方向である。ラビング方向Ｖｒは、第１方向Ｖ１と直交する方向（第２方向Ｖ２と平行な方向）である。
尚、図２においては、便宜上、対向基板７を構成するブラックマトリクス２３を図示している。
【００２５】
図２に示すように、ＴＦＴアレイ基板６には、互いに平行に隣接して配置された複数のソースバスライン(ＳＬ１〜ＳＬｍ)と、複数のソースバスライン(ＳＬ１〜ＳＬｍ)と交差するように互いに平行に隣接して配置された複数のゲートバスライン(ＧＬ１〜ＧＬｎ)と、複数の画素電極と、が設けられている。
【００２６】
以下の説明においては、ソースバスラインを総称してソースバスラインＳＬと記載することがある。ゲートバスラインを総称してゲートバスラインＧＬと記載することがある。
【００２７】
ソースバスラインＳＬのうちゲートバスラインＧＬと平面視重なる部分は、ゲートバスラインＧＬの延在方向に対して直交した直線状となっている。
【００２８】
尚、図示はしないが、ソースバスラインＳＬとゲートバスラインＧＬとが交差する交差部の近傍にはＴＦＴが設けられている。
【００２９】
ＴＦＴは、ゲートバスラインＧＬと電気的に接続されたゲート電極１４（図４参照）と、ゲート絶縁膜１３と、ゲート絶縁膜１３の下に配置された半導体層と、ソースバスラインＳＬと電気的に接続されたソース電極１６と、画素電極と電気的に接続されたドレイン電極と、を備えている。半導体層は、例えば、非結晶シリコン、多結晶シリコン、酸化物半導体（ＩｎＧａＺｎＯｘなど）で構成されている。
【００３０】
複数のゲートバスライン(ＧＬ１〜ＧＬｎ)には、図示略のゲートドライバーから、ＧＬ１、ＧＬ２、ＧＬ３、・・・ＧＬｎの順に、スキャン信号が順次的に供給される。このスキャン信号に応答して、ＴＦＴが水平ライン単位で駆動される。
複数のソースバスライン(ＳＬ１〜ＳＬｍ)には、図示略のソースドライバーから、ゲートバスラインＧＬにスキャン信号が供給される１水平期間ごとに、１水平ライン分の画像信号が供給される。
【００３１】
ＴＦＴアレイ基板６には、複数のソースバスライン(ＳＬ１〜ＳＬｍ)と複数のゲートバスライン(ＧＬ１〜ＧＬｎ)とが互いに交差して配置されている。隣り合う２本のソースバスラインＳＬと隣り合う２本のゲートバスラインとによって囲まれた領域が一つのサブ画素となる。
【００３２】
本実施形態では、複数のソースバスライン(ＳＬ１〜ＳＬｍ)と複数のゲートバスライン(ＧＬ１〜ＧＬｎ)とに平面視重なる領域に、ブラックマトリクス２３が形成されている。
即ち、ブラックマトリクス２３の開口部２３ｈの形状が、サブ画素の形状を規定している。ＴＦＴアレイ基板６には、表示の最小単位であるサブ画素（第１サブ画素３１及び第２サブ画素３２）がマトリクス状に配置されている。
尚、本文中では、第１サブ画素３１及び第２サブ画素３２を総称してサブ画素と称することがある。また、ソースバスラインＳＬの幅及びゲートバスラインＧＬの幅は、それぞれブラックマトリクス２３の幅よりも細くなっている。
【００３３】
サブ画素のサイズは、例えば横幅Ｗ１が２０μｍ程度、縦幅Ｗ２が６０μｍ程度となっている。ここで、横幅Ｗ１は、サブ画素の第１方向Ｖ１における長さである。縦幅Ｗ２は、サブ画素の第２方向Ｖ２における長さである。
【００３４】
図３は、対向基板７側の配向膜表面に複数のスペーサー４０が配置された状態を示す平面図である。
図３に示すように、本実施形態では、Ｒ（赤）色光を出力する赤色サブ画素３０Ｒと、Ｇ（緑）色光を出力する緑色サブ画素３０Ｇと、Ｂ（青）色光を出力する青色サブ画素３０Ｂと、の３個のサブ画素で、１個の画素Ｐを構成している。赤色サブ画素３０Ｒ、緑色サブ画素３０Ｇ及び青色サブ画素３０Ｂは、第１方向Ｖ１に沿ってこの順に配置されている。
【００３５】
次に、液晶表示装置１の断面構成について、図４を参照しながら説明する。
図４は、図３のＨ−Ｈ線に沿った、液晶表示装置１の断面図である。図４においては、便宜上、図１で示したバックライト２、偏光板３及び偏光板５や配向膜等の図示を省略している。
【００３６】
先ず、ＴＦＴアレイ基板６の構成について説明する。
図４に示すように、基板９上には、ゲート絶縁膜１３が形成されている。基板９としては、ガラス基板等の透明基板を用いることができる。ゲート絶縁膜１３の形成材料としては、例えば窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはこれらの積層膜等の無機絶縁性材料を用いることができる。
【００３７】
ゲート絶縁膜１３上には、ゲート電極１４が形成されている。ゲート電極１４の形成材料としては、例えばＷ（タングステン）／ＴａＮ（窒化タンタル）の積層膜、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ａｌ（アルミニウム）等を用いることができる。なお、ゲート電極１４は、ゲートバスラインＧＬの一部によって構成されている。
【００３８】
ゲート電極１４上には、層間絶縁膜１５が形成されている。層間絶縁膜１５の形成材料としては、上述のゲート絶縁膜１３と同様の無機絶縁性材料を用いることができる。
【００３９】
層間絶縁膜１５上には、ソース電極１６が形成されている。ソース電極１６の形成材料としては、上述のゲート電極１４と同様の導電性材料を用いることができる。
【００４０】
層間絶縁膜１５上には、ソース電極１６を覆うように有機絶縁膜１７が形成されている。有機絶縁膜１７の形成材料としては、例えばポリイミド、ポリアミド、アクリル、ポリイミドアミド、ベンゾシクロブテン等の有機絶縁性材料を用いることができる。
【００４１】
有機絶縁膜１７上には、共通電極１８（対向電極）が形成されている。共通電極１８の形成材料としては、例えばＩＴＯ（Indium Tin Oxide、インジウム錫酸化物）、ＩＺＯ（Indium Zinc Oxide、インジウム亜鉛酸化物）等の透明導電性材料を用いることができる。
【００４２】
共通電極１８上には、絶縁膜１９が形成されている。絶縁膜１９の形成材料としては、上述のゲート絶縁膜１３と同様の無機絶縁性材料を用いることができる。
【００４３】
尚、図示はしないが、絶縁膜１９上には、画素電極が形成されている。画素電極の形成材料としては、上述の共通電極１８と同様の透明導電性材料を用いることができる。絶縁膜１９上には、画素電極を覆うように配向膜が形成されている。配向膜は、液晶層８を構成する液晶分子を水平配向させる配向規制力を有している。
【００４４】
次に、対向基板７の構成について説明する。
基板１１としては、ガラス基板等の透明基板を用いることができる。対向基板７は、基板１１にカラーフィルター１２とブラックマトリクス２３とが形成された、カラーフィルター基板である。対向基板７の液晶層８の側には、図示しない配向膜が形成されている。
【００４５】
ＴＦＴアレイ基板６と対向基板７との間には、各々がラビング方向と平行に配列された複数列のスペーサー４０が配置されている。スペーサー４０は、柱状スペーサーである。
【００４６】
図２に戻り、ＴＦＴアレイ基板６には、第１方向Ｖ１に配列された複数の平行四辺形の第１サブ画素３１からなる第１サブ画素群３３と、第１方向Ｖ１に配列された複数の平行四辺形の第２サブ画素３２からなる第２サブ画素群３４と、が第２方向Ｖ２に交互に配置されている。第１サブ画素３１と第２サブ画素３２とは、対称軸Ｖｓを挟んで線対称な形状を有している。
【００４７】
複数のゲートバスライン(ＧＬ１〜ＧＬｎ)の各々は、第１方向Ｖ１に延在している。複数のソースバスライン(ＳＬ１〜ＳＬｍ)の各々は、第１サブ画素３１の４辺のうち第１方向Ｖ１と交差する辺Ｅ１と、第２サブ画素３２の４辺のうち第１サブ画素３１の辺Ｅ１に隣接する辺Ｅ２と、のそれぞれに沿って屈曲している。
【００４８】
言い換えると、複数のソースバスライン(ＧＬ１〜ＧＬｎ)の各々は、ラビング方向Ｖｒに対して時計回りに角度β（０°＜β＜９０°）だけ傾斜し、かつ、第１サブ画素３１の縁（辺Ｅ１）に沿って延びる第１傾斜部と、ラビング方向Ｖｒに対して反時計回りに角度β（０°＜β＜９０°）だけ傾斜し、かつ、第２サブ画素３２の縁（辺Ｅ２）に沿って延びる第２傾斜部と、を備えている。
尚、角度βと角度αとは、互いに同じ角度であることが好ましいが、若干異なる角度であってもよい。
【００４９】
複数の第１サブ画素３１の各々には、第１画素電極２１が配置されている。複数の第２サブ画素３２の各々には、第２画素電極２２が配置されている。尚、本文中では、第１画素電極２１及び第２画素電極２２を総称して画素電極と称することがある。
【００５０】
第１画素電極２１は、所定の間隔を空けて互いに平行に配置された複数の第１帯状電極２１ａと、複数の第１帯状電極２１ａを連結する第１連結部２１ｂと、を備えている。複数の第１帯状電極２１ａは、図２の上下に設けられた２つの第１連結部２１ｂによって一体に連結され、電気的に接続されている。複数の第１帯状電極２１ａの各々は、ラビング方向Ｖｒに対して時計回りに角度α（０°＜α＜９０°）だけ傾斜している。本実施形態においては、一例として、第１帯状電極２１ａは、ラビング方向Ｖｒに対して時計回りに１０°だけ傾斜している。尚、複数の第１帯状電極２１ａの各々は、電極全体が前記角度αだけ傾斜しているが、これに限らず、前記角度αだけ傾斜した部分を有していてもよい。
【００５１】
複数の第１帯状電極２１ａに駆動信号を供給しない非駆動時には、液晶層８の配向方向がラビング方向Ｖｒと一致する。一方、複数の第１帯状電極２１ａに駆動信号を供給する駆動時には、液晶層８の配向方向が複数の第１帯状電極２１ａの並び方向（第１帯状電極２１ａの長手方向と直交する方向）と一致する。
【００５２】
第２画素電極２２は、所定の間隔を空けて互いに平行に配置された複数の第２帯状電極２２ａと、複数の第２帯状電極２２ａを連結する第２連結部２２ｂと、を備えている。複数の第２帯状電極２２ａは、図２の上下に設けられた２つの第２連結部２２ｂによって一体に連結され、電気的に接続されている。複数の第２帯状電極２２ａの各々は、ラビング方向Ｖｒに対して反時計回りに角度α（０°＜α＜９０°）だけ傾斜している。本実施形態においては、一例として、第２帯状電極２２ａは、ラビング方向Ｖｒに対して反時計回りに１０°だけ傾斜している。尚、複数の第２帯状電極２２ａの各々は、電極全体が前記角度αだけ傾斜しているが、これに限らず、前記角度αだけ傾斜した部分を有していてもよい。
【００５３】
複数の第２帯状電極２２ａに駆動信号を供給しない非駆動時には、液晶層８の配向方向がラビング方向Ｖｒと一致する。一方、複数の第２帯状電極２２ａに駆動信号を供給する駆動時には、液晶層８の配向方向が複数の第２帯状電極２２ａの並び方向（第２帯状電極２２ａの長手方向と直交する方向）と一致する。
【００５４】
画素電極２０と共通電極１８との間に電圧を印加しない非駆動時には、第１サブ画素３１及び第２サブ画素３２のそれぞれで液晶分子の配向方向は、対称軸Ｖｓに対して対称になる。画素電極２０と共通電極１８との間に電圧を印加する駆動時には、第１サブ画素３１及び第２サブ画素３２のそれぞれで液晶分子の回転方向は、対称軸Ｖｓに対して対称になる。即ち、液晶表示装置１では、非駆動時と駆動時とで液晶分子の回転方向が対称軸Ｖｓと垂直方向に対して対称になる。このように本実施形態では、対称軸Ｖｓを挟んで隣り合う２つのサブ画素を用いて画素をデュアルドメイン化した構成となっている。
【００５５】
図３は、第１実施形態に係るスペーサー４０の配置を説明するための平面図である。
図３において、符号ＣＬ１は、ソースバスラインＳＬの中心線である。尚、符号ＣＬ１は、ブラックマトリクス２３のうち、ソースバスラインＳＬと重なる部分の中心線ともいえる。
【００５６】
図３に示すように、複数のスペーサー４０の各々は、ソースバスラインＳＬの近傍に配置され、かつ、ラビング方向Ｖｒと平行に一直線状に配置されている。本実施形態では、各スペーサー４０の中心が一直線状に配置されている。
但し、ソースバスラインＳＬに沿って隣り合う位置に配置された２つのスペーサーをそれぞれＳＰ１、ＳＰ２としたときに、ゲートバスラインＧＬに沿った方向のＳＰ１の中心とＳＰ２の中心との間の距離ＪがＫｃｏｓγよりも小さければよい（Ｊ＜Ｋｃｏｓγ）。
ここで、サブ画素の縁（辺Ｅ１又はＥ２）の長さをＫ、サブ画素の縁の傾斜角度をγ（９０°−β）とする。最も望ましいのは、各スペーサー４０の中心が一直線状に配置されていることである。
即ち、一直線状とは、ソースバスラインＳＬに沿って隣り合う位置に配置された２つのスペーサーをそれぞれＳＰ１、ＳＰ２としたときに、ゲートバスラインＧＬに沿った方向のＳＰ１の中心とＳＰ２の中心との間の距離ＪがＫｃｏｓγよりも小さい状態を含む。
【００５７】
複数のスペーサー４０の各々は、複数のゲートバスライン(ＧＬ１〜ＧＬｎ)の各々と重なる位置に配置されている。複数のスペーサー４０の各々は、ブラックマトリクス２３の形成領域内に配置されている。スペーサー４０は、平面視円形であり、例えば直径は１２μｍ程度である。尚、スペーサー４０の形状は、平面視矩形等、種々の形状を採用することができる。
【００５８】
複数のスペーサー４０の各々は、複数のソースバスライン(ＳＬ１〜ＳＬｍ)と複数のゲートバスライン(ＧＬ１〜ＧＬｍ)とが交差する部分とは重ならない位置に配置されている。
【００５９】
複数のスペーサー４０は、複数のソースバスライン(ＳＬ１〜ＳＬｍ)の各々に対して第１方向Ｖ１における一方側（左側、青色サブ画素３０Ｂ側）に配置された複数の第１スペーサー４１からなる第１スペーサー群４３と、複数のソースバスライン(ＳＬ１〜ＳＬｍ)の各々に対して一方側とは反対の他方側（右側、赤色サブ画素３０Ｒ側）に配置された複数の第２スペーサー４２からなる第２スペーサー群４４と、を備えている。
【００６０】
ここで、「複数のソースバスライン(ＳＬ１〜ＳＬｍ)の各々に対して第１方向Ｖ１における一方側」とは、「複数のソースバスライン(ＳＬ１〜ＳＬｍ)の各々の中心線ＣＬ１に対して第１方向Ｖ１における一方側」を意味する。「複数のソースバスライン(ＳＬ１〜ＳＬｍ)の各々に対して他方側」とは、「複数のソースバスライン(ＳＬ１〜ＳＬｍ)の各々の中心線ＣＬ１に対して他方側」を意味する。以下の説明においても同様である。
【００６１】
本実施形態では、第１スペーサー群４３と第２スペーサー群４４とが、第２方向Ｖ２に交互に配置されている。これにより、複数のスペーサー４０がラビング方向Ｖｒと平行に直線状（図３に示す破線部）に配置された構成となっている。
【００６２】
次に、本実施形態に係る液晶表示装置１の作用について図５及び図６を用いて説明する。
図５は、比較例に係る液晶表示装置１Ｘの作用を説明するための平面図である。
図６は、第１実施形態に係る液晶表示装置１の作用を説明するための平面図である。
図５及び図６においては、便宜上、液晶表示装置の構成要素のうち、ソースバスラインＳＬ、ゲートバスラインＧＬ及びスペーサー４０以外の構成要素の図示を省略している。
図５及び図６において、下側はラビング処理始端側（ラビング処理が開始される側）であり、上側はラビング処理終端側（ラビング処理が終わる側）である。
【００６３】
図５に示すように、比較例に係る液晶表示装置１Ｘは、サブ画素の長辺に沿ってスペーサー４０Ｘを配置したものである。この液晶表示装置１Ｘにおいては、複数のスペーサー４０Ｘの各々が、ソースバスラインＳＬとゲートバスラインＧＬとが交差する部分（ソースバスラインＳＬの中心線とゲートバスラインＧＬの中心線との交点）に重なる位置に配置されている。
【００６４】
そうすると、ソースバスラインＳＬが第１サブ画素３１の辺Ｅ１及び第２サブ画素３２の辺Ｅ２のそれぞれに沿って屈曲しているため、複数のスペーサー４０Ｘが鋸歯状にジグザグに並ぶ。この場合、スペーサー４０Ｘの形成後に、配向膜を布でこするラビング処理を行うと、スペーサー４０Ｘには一定の高さがあるため、スペーサー４０Ｘの周辺にはラビング処理が十分に施されない領域４０ＡＸが生じる。領域４０ＡＸは、スペーサー４０ｘを起点にラビング終端側に影のように線状に生じる。
【００６５】
このようにラビング処理が十分に施されない領域４０ＡＸが生じると、液晶分子の配向不良が生じることがある。そうすると、光漏れや表示ムラが発生したり、斜めから見た場合に画面が色づいたように認識されたりしてしまう。
【００６６】
本実施形態においても、図６に示すように、スペーサー４０の周辺にはラビング処理が十分に施されない領域４０Ａが生じる。しかしながら、本実施形態では、複数のスペーサー４０がラビング方向Ｖｒと平行に直線状に配置されているため、ラビング処理が十分に施されない領域４０Ａの幅ＷＡが、比較例に係る幅ＷＡｘよりも狭くなる。よって、液晶分子の配向不良を抑制し、光漏れや表示ムラが発生したり、斜めから見た場合に画面が色づいたように認識されたりしてしまうことを抑制することができる。
【００６７】
尚、本実施形態では、一例として、ＦＦＳ方式を用いた液晶表示装置１を挙げて説明したが、これに限らない。例えば、ＩＰＳ方式を用いた液晶表示装置においても本発明を適用可能である。
【００６８】
[第２実施形態]
以下、本発明の第２実施形態について、図７及び図８を用いて説明する。
本実施形態に係る液晶表示装置１０１の基本構成は第１実施形態と同一であり、スペーサー１４０がメインスペーサー１４１とサブスペーサー１４２とを有する点、複数のスペーサー１４０の配置構成、が第１実施形態と異なる。したがって、本実施形態では、液晶表示装置１０１の基本構成の説明は省略し、スペーサー１４０の構成について説明する。
【００６９】
図７は、第２実施形態に係るスペーサー１４０の配置を説明するための平面図である。
図７では、対向基板７側の配向膜表面に複数のスペーサー１４０が配置された状態を示している。
図７において、符号ＣＬ１は、ソースバスラインＳＬの中心線である。尚、符号ＣＬ１は、ブラックマトリクス２３のうち、ソースバスラインＳＬと重なる部分の中心線ともいえる。符号ＣＬ２は、ゲートバスラインＧＬの中心線である。尚、符号ＣＬ２は、ブラックマトリクス２３のうち、ゲートバスラインＧＬと重なる部分の中心線ともいえる。
【００７０】
図７に示すように、複数のスペーサー１４０は、一対の基板の双方の基板に接する複数のメインスペーサー１４１と、一対の基板のうち一方の基板に接する複数のサブスペーサー１４２と、を備えている。
【００７１】
図８は、図７のＩ−Ｉ線に沿った、液晶表示装置１０１の断面図である。図８においては、便宜上、図１で示したバックライト２、偏光板３及び偏光板５や配向膜等の図示を省略している。
【００７２】
図８に示すように、メインスペーサー１４１は、ＴＦＴアレイ基板６及び対向基板７の双方の基板に接している。メインスペーサー１４１は、ＴＦＴアレイ基板６と対向基板７との間の隙間を所定の間隔に保持するためのスペーサーである。
【００７３】
サブスペーサー１４２の高さはメインスペーサー１４１の高さよりも低い。サブスペーサー１４２は、対向基板７には接しているが、ＴＦＴアレイ基板６には接していない。液晶表示装置１０１を対向基板７の側から押したときに、サブスペーサー１４２はＴＦＴアレイ基板６に接する。サブスペーサー１４２は、液晶表示装置１０１を対向基板７の側から押したときの押し圧に対する強度を向上させるためのスペーサーである。
【００７４】
図７に戻り、複数のメインスペーサー１４１の各々は、複数のソースバスライン(ＳＬ１〜ＳＬｍ)と複数のゲートバスライン(ＧＬ１〜ＧＬｎ)とが交差する部分と重なる位置に配置されている。一方、複数のサブスペーサー１４２の各々は、複数のソースバスライン(ＳＬ１〜ＳＬｍ)と複数のゲートバスライン(ＧＬ１〜ＧＬｎ)とが交差する部分と重ならない位置に配置されている。複数のサブスペーサー１４２の各々は、ラビング方向Ｖｒと平行に一直線状に配置されている。
【００７５】
ここで、複数のソースバスライン(ＳＬ１〜ＳＬｍ)と複数のゲートバスライン(ＧＬ１〜ＧＬｎ)とが交差する部分とは、「複数のソースバスライン(ＳＬ１〜ＳＬｍ)の中心線ＣＬ１と複数のゲートバスライン(ＧＬ１〜ＧＬｎ)の中心線ＣＬ２との交点」を意味する。以下の説明においても同様である。
【００７６】
複数のサブスペーサー１４２は、複数のソースバスライン(ＳＬ１〜ＳＬｍ)の各々に対して第１方向Ｖ１における一方側（左側、青色サブ画素３０Ｂ側）に配置された複数の第１サブスペーサー１４３からなる第１サブスペーサー群１４５と、複数のソースバスライン(ＳＬ１〜ＳＬｍ)の各々に対して一方側とは反対の他方側（右側、赤色サブ画素３０Ｒ側）に配置された複数の第２サブスペーサー１４４からなる第２サブスペーサー群１４６と、を備えている。
【００７７】
本実施形態では、第１サブスペーサー群１４５と第２サブスペーサー群１４６とが、第２方向Ｖ２に交互に配置されている。これにより、複数のサブスペーサー１４２がラビング方向Ｖｒと平行に直線状に配置された構成となっている。
【００７８】
ただし、第１サブスペーサー群１４５及び第２サブスペーサー群１４６のそれぞれには、第１サブスペーサー１４３及び第２サブスペーサー１４４のそれぞれが配置されていない部分（サブスペーサー１４２が配置されていない部分）がある。このサブスペーサー１４２が配置されていない部分において、メインスペーサー１４１が、ソースバスラインＳＬとゲートバスラインＧＬとが交差する部分と重なる位置に配置されている。即ち、全体としては、複数のスペーサー１４０がラビング方向Ｖｒと平行に概ね直線状に配置された構成となっている。
【００７９】
ここで、概ね直線状とは、ソースバスラインＳＬに沿って隣り合う位置に配置された２つのスペーサーをそれぞれＳＰ１、ＳＰ２としたときに、ゲートバスラインＧＬに沿った方向のＳＰ１の中心とＳＰ２の中心との間の距離ＪがＫｃｏｓγよりも小さい状態を含む（Ｊ＜Ｋｃｏｓγ）。
尚、本実施形態では、メインスペーサーのゲートバスラインＧＬに沿った方向の幅とサブスペーサーのゲートバスラインＧＬに沿った方向の幅とが概ね等しいが、メインスペーサーの直径がサブスペーサーの直径よりも小さく、かつ、サブスペーサーのゲートバスラインに沿った幅内にメインスペーサーが配置されていることが好ましい。これにより、複数のスペーサーがラビング方向Ｖｒと平行に直線状に配置される。
【００８０】
本実施形態に係る液晶表示装置１０１においても、液晶分子の配向不良を抑制し、光漏れや表示ムラが発生したり、斜めから見た場合に画面が色づいたように認識されたりしてしまうことを抑制することができる。さらに、本実施形態によれば、液晶セル厚を液晶表示装置全体で均一の厚みに保持しつつ押し圧に対する強度を向上させることができる。
【００８１】
尚、本実施形態では、メインスペーサー１４１が、ソースバスラインＳＬとゲートバスラインＧＬとが交差する部分と重なる位置に配置されているがこれに限らない。例えば、メインスペーサー１４１が、ソースバスラインＳＬとゲートバスラインＧＬとが交差する部分と重ならない位置（サブスペーサー１４２が配置される位置）に配置されていてもよい。これにより、複数のスペーサー１４０がラビング方向Ｖｒと平行に直線状に配置された構成とすることができる。ただし、液晶セル厚を液晶表示装置全体で均一の厚みに保持する観点からは、メインスペーサー１４１は、ソースバスラインＳＬとゲートバスラインＧＬとが交差する部分と重なる位置に配置されているのが好ましい。
【００８２】
[第３実施形態]
以下、本発明の第２実施形態について、図９を用いて説明する。
本実施形態に係る液晶表示装置２０１の基本構成は第１実施形態と同一であり、複数のスペーサー２４０が第３スペーサー２４１と第４スペーサー２４２とを有する点、複数のスペーサー２４０の配置構成、が第１実施形態と異なる。したがって、本実施形態では、液晶表示装置２０１の基本構成の説明は省略し、スペーサー２４０の構成について説明する。
【００８３】
図９は、第３実施形態に係るスペーサー２４０の配置を説明するための平面図である。
図９では、対向基板７側の配向膜表面に複数のスペーサー２４０が配置された状態を示している。
図９において、符号ＣＬ１は、ソースバスラインＳＬの中心線である。尚、符号ＣＬ１は、ブラックマトリクス２３のうち、ソースバスラインＳＬと重なる部分の中心線ともいえる。符号ＣＬ２は、ゲートバスラインＧＬの中心線である。尚、符号ＣＬ２は、ブラックマトリクス２３のうち、ゲートバスラインＧＬと重なる部分の中心線ともいえる。
【００８４】
図９に示すように、複数のスペーサー２４０は、複数のソースバスライン(ＳＬ１〜ＳＬｍ)と複数のゲートバスライン(ＧＬ１〜ＧＬｎ)とが交差する部分と重なる位置に配置に配置された複数の第３スペーサー２４１からなる第３スペーサー群２４３と、複数のソースバスライン(ＳＬ１〜ＳＬｍ)と複数のゲートバスライン(ＧＬ１〜ＧＬｎ)とが交差する部分とは重ならない位置に配置された複数の第４スペーサー２４２からなる第４スペーサー群２４４と、を備えている。
【００８５】
第１サブ画素群３３と第２サブ画素群３４との各々は、互いに隣接して配置された複数の赤色サブ画素３０Ｒと複数の青色サブ画素３０Ｂとを備えている。
【００８６】
本実施形態では、第３スペーサー群２４３と第４スペーサー群２４４とが第２方向Ｖ２に交互に配置されている。具体的には、複数の第４スペーサー２４２の各々は、赤色サブ画素３０Ｒと青色サブ画素３０Ｂとの境界部（赤色サブ画素３０Ｒと青色サブ画素３０Ｂと間のブラックマトリクス２３の形成領域）よりも青色サブ画素３０Ｂの側に配置されている。これにより、ラビング処理が十分に施されない領域が、青色サブ画素３０Ｂの側に生じるように構成されている。
【００８７】
本実施形態に係る液晶表示装置２０１においても、液晶分子の配向不良を抑制し、光漏れや表示ムラが発生したり、斜めから見た場合に画面が色づいたように認識されたりしてしまうことを抑制することができる。さらに、本実施形態によれば、光漏れや色づきを認識しにくくすることができる。光漏れや色づきは赤色よりも青色の方が人の目には認識し難いからである。
【００８８】
尚、本実施形態では、複数の第４スペーサーの各々が、赤色サブ画素３０Ｒと青色サブ画素３０Ｂとの境界部よりも青色サブ画素３０Ｂの側に配置されているがこれに限らない。例えば、複数の第４スペーサーの各々が赤色サブ画素３０Ｒと青色サブ画素３０Ｂとの境界部よりも赤色サブ画素３０Ｒの側に配置されていてもよい。ただし、光漏れや色づきを認識しにくくする観点からは、複数の第４スペーサーの各々は、赤色サブ画素３０Ｒと青色サブ画素３０Ｂとの境界部よりも青色サブ画素３０Ｂの側に配置されているのが好ましい。
また、複数の第４スペーサーの各々が、緑色サブ画素３０Ｇと青色サブ画素３０Ｂとの間等、他の色のサブ画素間に配置されていてもよい。
【００８９】
以上、図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は上記の実施形態に限定されないことは言うまでもない。上記の実施形態において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
その他、液晶表示装置の各構成要素の形状、数、配置、材料、形成方法等に関する具体的な記載は、上記の実施形態に限定されることなく、適宜変更が可能である。
【産業上の利用可能性】
【００９０】
本発明は、液晶表示装置に利用可能である。
【符号の説明】
【００９１】
１，１０１，２０１…液晶表示装置、６…ＴＦＴアレイ基板，７…対向基板、８…液晶層、２１ａ…第１帯状電極、２２ａ…第２帯状電極、３０…サブ画素、３０Ｒ…赤色サブ画素、３０Ｂ…青色サブ画素、３１…第１サブ画素、３３…第１サブ画素群、３２…第２サブ画素、３４…第２サブ画素群、４０，１４０，２４０…スペーサー、４１…第１スペーサー、４２…第２スペーサー、４３…第１スペーサー群、４４…第２スペーサー群、１４１…メインスペーサー、１４２…サブスペーサー、２４１…第３スペーサー、２４２…第４スペーサー、２４３…第３スペーサー群、２４４…第４スペーサー群、Ｖ１…第１方向、Ｖ２…第２方向、Ｖｒ…ラビング方向、ＳＬ…ソースバスライン、ＧＬ…ゲートバスライン、Ｅ１…第１サブ画素の４辺のうち第１方向と交差する辺、Ｅ２…第２サブ画素の４辺のうち、第１サブ画素の４辺のうち第１方向と交差する辺に隣接する辺
【図１】
2014054578.tif 000003
【図２】
2014054578.tif 000004
【図３】
2014054578.tif 000005
【図４】
2014054578.tif 000006
【図５】
2014054578.tif 000007
【図６】
2014054578.tif 000008
【図７】
2014054578.tif 000009
【図８】
2014054578.tif 000010
【図９】
2014054578.tif 000011
【手続補正書】
【提出日】平成27年3月25日(2015.3.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一対の基板の間に複数のスペーサーが配置され、前記複数のスペーサーによって保持された前記一対の基板の間の隙間に液晶層が配置されてなる液晶表示装置であって、
互いに隣接して配置された複数のソースバスラインと、
前記複数のソースバスラインと交差するように互いに隣接して配置された複数のゲートバスラインと、を備え、
複数の第１サブ画素からなる第１サブ画素群と、複数の第２サブ画素からなる第２サブ画素群と、が前記ゲートバスラインと直交する方向に交互に配置されており、
前記複数の第１サブ画素の各々は、ラビング方向に対して時計回りに角度α（０°＜α＜９０°）だけ傾斜した部分を有する複数の第１帯状電極を備え、
前記複数の第２サブ画素の各々は、ラビング方向に対して反時計回りに角度α（０°＜α＜９０°）だけ傾斜した部分を有する複数の第２帯状電極を備え、
前記複数のソースバスラインの各々は、ラビング方向に対して時計回りに角度β（０°＜β＜９０°）だけ傾斜し、かつ、前記第１サブ画素の縁に沿って延びる第１傾斜部と、ラビング方向に対して反時計回りに角度β（０°＜β＜９０°）だけ傾斜し、かつ、前記第２サブ画素の縁に沿って延びる第２傾斜部と、を備え、
前記ラビング方向は、前記ゲートバスラインと直交する方向であり、
前記複数のスペーサーの各々は、前記ソースバスラインの近傍に配置され、かつ、前記ラビング方向と平行に一直線状に配置され、
前記複数のスペーサーの各々は、前記複数のゲートバスラインの各々と重なる位置に配置され、
前記複数のスペーサーの各々は、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置されている液晶表示装置。
【請求項２】
前記複数のスペーサーは、前記複数のソースバスラインの各々に対して前記ゲートバスラインと平行な方向における一方側に配置された複数の第１スペーサーからなる第１スペーサー群と、前記複数のソースバスラインの各々に対して前記一方側とは反対の他方側に配置された複数の第２スペーサーからなる第２スペーサー群と、を備え、
前記第１スペーサー群と前記第２スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されている請求項１に記載の液晶表示装置。
【請求項３】
前記複数のスペーサーは、前記一対の基板の双方の基板に接する複数のメインスペーサーと、前記一対の基板のうち一方の基板に接する複数のサブスペーサーと、を備え、
前記複数のスペーサーのうち少なくとも前記複数のサブスペーサーの各々は、前記ラビング方向と平行に一直線状に配置されている請求項１に記載の液晶表示装置。
【請求項４】
前記複数のスペーサーは、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分と重なる位置に配置された複数の第３スペーサーからなる第３スペーサー群と、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置された複数の第４スペーサーからなる第４スペーサー群と、を備え、
前記第３スペーサー群と前記第４スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されている請求項１に記載の液晶表示装置。
【請求項５】
前記第１サブ画素群と前記第２サブ画素群との各々は、互いに隣接して配置された複数の赤色サブ画素と複数の青色サブ画素とを備え、前記複数の第４スペーサーの各々は、前記赤色サブ画素と前記青色サブ画素との境界部よりも前記青色サブ画素の側に配置されている請求項４に記載の液晶表示装置。
【請求項６】
前記第１サブ画素と前記第２サブ画素とは、前記ゲートバスラインと平行な対称軸を挟んで線対称な形状を有している請求項１から５までのいずれか一項に記載の液晶表示装置。
【請求項７】
前記複数の第１帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第１帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第１帯状電極の並び方向と一致しており、
前記複数の第２帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第２帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第２帯状電極の並び方向と一致している請求項１から６までのいずれか一項に記載の液晶表示装置。
【手続補正書】
【提出日】平成28年4月27日(2016.4.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一対の基板の間に複数のスペーサーが配置され、前記複数のスペーサーによって保持された前記一対の基板の間の隙間に液晶層が配置されてなる液晶表示装置であって、
互いに隣接して配置された複数のソースバスラインと、
前記複数のソースバスラインと交差するように互いに隣接して配置された複数のゲートバスラインと、を備え、
複数の第１サブ画素からなる第１サブ画素群と、複数の第２サブ画素からなる第２サブ画素群と、が前記ゲートバスラインと直交する方向に交互に配置されており、
前記複数の第１サブ画素の各々は、ラビング方向に対して時計回りに角度α（０°＜α＜９０°）だけ傾斜した部分を有する複数の第１帯状電極を備え、
前記複数の第２サブ画素の各々は、ラビング方向に対して反時計回りに角度α（０°＜α＜９０°）だけ傾斜した部分を有する複数の第２帯状電極を備え、
前記複数のソースバスラインの各々は、ラビング方向に対して時計回りに角度β（０°＜β＜９０°）だけ傾斜し、かつ、前記第１サブ画素の縁に沿って延びる第１傾斜部と、ラビング方向に対して反時計回りに角度β（０°＜β＜９０°）だけ傾斜し、かつ、前記第２サブ画素の縁に沿って延びる第２傾斜部と、を備え、
前記ラビング方向は、前記ゲートバスラインと直交する方向であり、
前記複数のスペーサーの各々は、前記ソースバスラインの近傍に配置され、かつ、前記ラビング方向と平行に一直線状に配置され、
前記複数のスペーサーの各々は、前記複数のゲートバスラインの各々と重なる位置に配置され、
前記複数のスペーサーの各々は、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置され、
前記複数のスペーサーは、前記複数のソースバスラインの各々に対して前記ゲートバスラインと平行な方向における一方側に配置された複数の第１スペーサーからなる第１スペーサー群と、前記複数のソースバスラインの各々に対して前記一方側とは反対の他方側に配置された複数の第２スペーサーからなる第２スペーサー群と、を備え、
前記第１スペーサー群と前記第２スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されている、液晶表示装置。
【請求項２】
一対の基板の間に複数のスペーサーが配置され、前記複数のスペーサーによって保持された前記一対の基板の間の隙間に液晶層が配置されてなる液晶表示装置であって、
互いに隣接して配置された複数のソースバスラインと、
前記複数のソースバスラインと交差するように互いに隣接して配置された複数のゲートバスラインと、を備え、
複数の第１サブ画素からなる第１サブ画素群と、複数の第２サブ画素からなる第２サブ画素群と、が前記ゲートバスラインと直交する方向に交互に配置されており、
前記複数の第１サブ画素の各々は、ラビング方向に対して時計回りに角度α（０°＜α＜９０°）だけ傾斜した部分を有する複数の第１帯状電極を備え、
前記複数の第２サブ画素の各々は、ラビング方向に対して反時計回りに角度α（０°＜α＜９０°）だけ傾斜した部分を有する複数の第２帯状電極を備え、
前記複数のソースバスラインの各々は、ラビング方向に対して時計回りに角度β（０°＜β＜９０°）だけ傾斜し、かつ、前記第１サブ画素の縁に沿って延びる第１傾斜部と、ラビング方向に対して反時計回りに角度β（０°＜β＜９０°）だけ傾斜し、かつ、前記第２サブ画素の縁に沿って延びる第２傾斜部と、を備え、
前記ラビング方向は、前記ゲートバスラインと直交する方向であり、
前記複数のスペーサーの各々は、前記ソースバスラインの近傍に配置され、かつ、前記ラビング方向と平行に一直線状に配置され、
前記複数のスペーサーは、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分と重なる位置に配置された複数の第３スペーサーからなる第３スペーサー群と、前記複数のソースバスラインと前記複数のゲートバスラインとが交差する部分とは重ならない位置に配置された複数の第４スペーサーからなる第４スペーサー群と、を備え、
前記第３スペーサー群と前記第４スペーサー群とが前記ゲートバスラインと直交する方向に交互に配置されている、液晶表示装置。
【請求項３】
前記第１サブ画素群と前記第２サブ画素群との各々は、互いに隣接して配置された複数の赤色サブ画素と複数の青色サブ画素とを備え、前記複数の第４スペーサーの各々は、前記赤色サブ画素と前記青色サブ画素との境界部よりも前記青色サブ画素の側に配置されている請求項２に記載の液晶表示装置。
【請求項４】
前記複数のスペーサーの各々は、前記複数のゲートバスラインの各々と重なる位置に配置されている請求項２または３に記載の液晶表示装置。
【請求項５】
前記第１サブ画素と前記第２サブ画素とは、前記ゲートバスラインと平行な対称軸を挟んで線対称な形状を有している請求項１から４までのいずれか一項に記載の液晶表示装置。
【請求項６】
前記複数の第１帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第１帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第１帯状電極の並び方向と一致しており、
前記複数の第２帯状電極に駆動信号を供給しない非駆動時には、前記液晶層の配向方向が前記ラビング方向と一致し、前記複数の第２帯状電極に駆動信号を供給する駆動時には、前記液晶層の配向方向が前記複数の第２帯状電極の並び方向と一致している請求項１から５までのいずれか一項に記載の液晶表示装置。
【国際調査報告】
2014054578.tif 000012
2014054578.tif 000013
2014054578.tif 000014