(57)【要約】200nm以下の強誘電体膜厚でもメモリウィンドウが広く優れたデータ保持特性と優れたパルス書換え耐性等を持つFeFET（強誘電体電界効果トランジスタ）を提供する。ソース領域12とドレイン領域13を有する半導体基体10上に、絶縁体11およびゲート電極導体4がこの順に積層された構造を有するFeFETであって、絶縁体11が基体10上に第一絶縁体1、第二絶縁体2の順に積層されて構成され、第二絶縁体2の主成分がストロンチウムとカルシウムとビスマスとタンタルの酸化物である。
2013183547.tif 000002
【特許請求の範囲】
【請求項１】
ソース領域とドレイン領域を有する半導体基体上に、絶縁体およびゲート電極導体がこの順に積層された構造を有する半導体強誘電体記憶トランジスタにおいて、前記絶縁体がストロンチウムとカルシウムとビスマスとタンタルの酸化物から成る強誘電性絶縁体を含むことを特徴とする半導体強誘電体記憶トランジスタ。
【請求項２】
前記絶縁体が前記基体上に第一絶縁体、第二絶縁体の順に積層されて構成され、前記第二絶縁体の主成分が前記ストロンチウムとカルシウムとビスマスとタンタルの酸化物であることを特徴とする請求項1に記載の半導体強誘電体記憶トランジスタ。
【請求項３】
前記絶縁体が前記基体上に第一絶縁体、第二絶縁体、第三絶縁体の順に積層されて構成され、前記第二絶縁体の主成分が前記ストロンチウムとカルシウムとビスマスとタンタルの酸化物であることを特徴とする請求項1に記載の半導体強誘電体記憶トランジスタ。
【請求項４】
前記ストロンチウムとカルシウムとビスマスとタンタルの酸化物において、カルシウム元素のストロンチウム元素に対する比率が３分の２以下であることを特徴とする請求項1から請求項3のいずれかに記載の半導体強誘電体記憶トランジスタ。
【請求項５】
前記ストロンチウムとカルシウムとビスマスとタンタルの酸化物がビスマス層状ペロブスカイト型の結晶構造を有することを特徴とする請求項1から請求項３のいずれかに記載の半導体強誘電体記憶トランジスタ。
【請求項６】
前記第一絶縁体が、ハフニウムの酸化物、ハフニウムとアルミニウムの酸化物、ハフニウムを含む酸化物、ストロンチウムとチタンの酸化物、それらの中のいずれか２以上の複合酸化物、または、それらの中のいずれか２以上の酸化物の積層酸化物であることを特徴とする請求項２または請求項３に記載の半導体強誘電体記憶トランジスタ。
【請求項７】
前記第三絶縁体がハフニウム酸化物、ハフニウムとアルミニウムの酸化物、ハフニウムを含む酸化物、ストロンチウムとチタンの酸化物、それらの中のいずれか２以上の複合酸化物、または、それらの中のいずれか２以上の酸化物の積層酸化物であることを特徴とする請求項３に記載の半導体強誘電体記憶トランジスタ。
【請求項８】
前記絶縁体の膜厚が250nm以下であることを特徴とする請求項１から7のいずれかに記載の半導体強誘電体記憶トランジスタ。
【請求項９】
前記第一または第三絶縁体の膜厚が15nm以下であることを特徴とする請求項２から８のいずれかに記載の半導体強誘電体記憶トランジスタ。
【請求項１０】
半導体基体の表面清浄工程と絶縁体堆積工程とゲート電極導体形成工程と熱処理工程を含む、
ソース領域とドレイン領域を有する半導体基体上に、ストロンチウムとカルシウムとビスマスとタンタルの酸化物から成る強誘電性絶縁体を含む絶縁体およびゲート電極導体がこの順に積層された構造を有する半導体強誘電体記憶トランジスタの製造方法。
【請求項１１】
前記熱処理工程の温度が760℃以上833℃以下であることを特徴とする請求項１０に記載の半導体強誘電体記憶トランジスタの製造方法。
【請求項１２】
前記絶縁体堆積工程の中のストロンチウムとカルシウムとビスマスとタンタルの酸化物から成る強誘電性絶縁体堆積工程が、ストロンチウムとカルシウムとビスマスとタンタルの組成比の異なる複数の酸化物ターゲットを用いたパルスレーザ堆積法もしくはスパッタリング法であることを特徴とする請求項１０に記載の半導体強誘電体記憶トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体強誘電体記憶トランジスタ、半導体強誘電体メモリおよび半導体強誘電体記憶トランジスタの製造方法に関し、特にトランジスタ自体がメモリの機能を有する半導体強誘電体記憶トランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
ゲート絶縁材料に強誘電体を含む電界効果トランジスタ（以下強誘電体ゲート電界効果トランジスタ、FeFET）は、近年６４キロビットのNAND型フラッシュメモリアレイチップに応用されるなど、重要な技術的発展を遂げている。従来型のNANDフラッシュメモリに比べてFeFET をNANDフラッシュメモリ(Fe-NANDと呼ばれる)に適用すると書込み電圧を約3分の1にでき、書換え回数の耐性が格段によい。すなわちFe-NANDは省エネルギーで高書換え耐性のメモリとしての特長を有している。高集積メモリのメモリセルとして用いるためにFeFETの寸法の縮小化が要求される。ゲート長Lgの小さいFeFETを実現するためには、作製プロセスの点で強誘電体を含むゲート絶縁体の厚さも薄くすることが通常必要である。Lg=1μmに対してゲート絶縁体の厚さLiがLi=400nmであったとしても、ゲート絶縁体断面の縦横比はA=Li/Lg=0.4と低く、段差形成エッチングや段差被覆成膜等の作製プロセスの困難さは小さいが、Lg=100nmまで微細になるとLi=400nmでA=４となり作製プロセスの困難さは増す。高集積メモリではLgが100nmを切り、50nm以細の寸法が要求され、必然的にLiを小さくすることが要求される。【０００３】
シリコンSi基板上に絶縁バッファー層Hf-Al-Oを、さらにその上に強誘電体層を形成し、さらにその上にゲート金属を形成したトランジスタがデータ保持特性、パルス書換え耐性の優れた強誘電体ゲート電界効果トランジスタであることが、特許文献１によって開示されている。ゲート金属をPtとし、強誘電体層材料をSrBi2Ta2O9とし、絶縁バッファー層をHf-Al-OとするSi基板上に形成したPt/SrBi2Ta2O9/Hf-Al-O/Siの構造の FeFETは、公開特許文献１の実施例が示すように強誘電体層の厚さが400nmであると、FeFETのゲート電圧Vgに対するドレイン電流Id特性(Id-Vg特性)が示すメモリウィンドウ（Memory Window）は1.6Vであった。nチャネルのFeFETで言うと、Vgを負から正へ増加させて測定したId-Vg曲線と、Vgを正から負へ減少させて測定したId-Vg曲線は異なる軌跡を示し異なるしきい値電圧（Threshold Voltage）を持つ。言い換えると、Vgを負から正へ変化させ負に戻して（あるいは正から負へ変化させ正に戻して）測定したId-Vg曲線は、ヒステリシス曲線を描く。これらのしきい値電圧の差がメモリウィンドウである。本願明細書ではこの異なる二つの軌跡上でId=1 x 10-6 Aとなる電圧をしきい値電圧とし、その差をメモリウィンドウとした。なお、多くの場合、しきい値電圧より小さいサブしきい値電圧と呼ばれる領域のどこで比較してもメモリウィンドウの大きさはほとんど変わらない。前記異なるしきい値電圧に相当する２つの状態には論理状態“０”と“１”が割り当てられる。どちらが“１”かどちらが“０”かはその都度定義できるので重要ではない。1.6Vのメモリウィンドウは前記２つの状態を識別するのに十分と言える。多数個のFeFETをアレイ状に並べて高密度メモリとして使う際にはそれぞれのFeFETの前記２状態に相当する２つのしきい値電圧のばらつきが問題となる。FeFETのしきい値電圧のばらつきの原因はゲート寸法、膜厚のばらつき等様々である。多数個のFeFETのメモリウィンドウの平均値がしきい値の各々のばらつきと比較して無視できない程小さくなると、高集積メモリを構成したFeFETの“０”と“１”の識別に誤りが生じることがある。一般的には高集積メモリを構成するFeFET のメモリウィンドウは大きいことが望ましい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2004-304143号公報
【非特許文献】
【０００５】
【非特許文献１】Materials Letters vol.62 pp.2891-2893 2008年
【非特許文献２】Materials Letters vol.62 pp.3243-3245 2008年
【非特許文献３】Materials Chemistry and Physics vol.110 pp.402-405 2008年
【非特許文献４】Applied Physics Express vol.1 Article Number 051601 2008年
【非特許文献５】Journal of Crystal Growth vol.310 pp.2520-2524 2008年
【非特許文献６】Applied Physics Letters vol.92 Article Number 192905 2008年
【非特許文献７】Journal of Alloys and Compounds vol.458 pp.500-503 2008年
【非特許文献８】International Journal of Modern Physics B vol.19 pp.3173-3183 2005年
【非特許文献９】Journal of Applied Physics vol.103 Article Number 084108 2008年
【非特許文献１０】Applied Physics Letters vol.78 pp.2925-2927 2001年
【発明の概要】
【発明が解決しようとする課題】
【０００６】
高集積のメモリを目指すとゲート長Lgが100nmを切るようなFeFETが必要となってくる。しかし、前記のように作製プロセス上の理由から比Aが大きい構成は避けることが好ましい。Pt/SrBi2Ta2O9/Hf-Al-O/Siの構造のFeFETの強誘電体SrBi2Ta2O9の膜厚を200nm以下にすることが好ましいが、後の参照例で示すように強誘電体膜厚を小さくするとメモリウィンドウは小さくなる。高集積メモリを構成する多数のFeFETのしきい値電圧のばらつきを抑制する制御回路設計による工夫もできるので、必ずしも200nm膜厚のSrBi2Ta2O9を使ったFeFETが実用的に不都合である訳ではないが、優れたデータ保持特性と優れたパルス書換え耐性等のFeFETが本来持つ優れた性能を維持しながら200nm以下の強誘電体膜厚でもメモリウィンドウが広いような強誘電体材料の開発は解決すべき課題である。浮遊ゲートを持つFETから成り現在量産の主流であるNANDフラッシュメモリはパルス書換え回数は1万回(104回)程度であるので、本願発明のデバイスにおいては、パルス書換え回数が明確に10万回を超える特性を持つことが要求される。【０００７】
強誘電体材料の基本性能は、図４２(a)に示すように加わる電界（E）とそれに応答した強誘電体に電気分極（P）の関係（P-E曲線）で表わされる。電界を-E- scanmax とE+ scanmax の間で掃引すると、強誘電体の電気分極は図４２(a)のようなヒステリシス曲線を描き、E=E+ scanmaxでPは最大値P+maxを取りE=-E- scanmaxで 負方向の最大値-P-maxを取る。 右側のヒステリシス曲線でP=0となる電界が抗電界Ec である。-E- scanmax とE+ scanmaxを大きくすると-P-maxとP+maxも大きくなる。加える-E- scanmax とE+ scanmaxが非飽和の電気分極を与える範囲であれば、抗電界Ecも大きくなる。それが飽和の電気分極を与える範囲に入るとEcはそれ以上大きくならない。【０００８】
P-E曲線は図４２(b)に示すように強誘電体（F）の両側を金属（M）で挟んだMFM構造を用いて測られる。電界の代わりに両金属間に電圧を与え、電圧を強誘電体の膜厚で割った量が電界である。このようにして測定されたP-E曲線は、MFM構造の強誘電体キャパシタ（C）と強誘電体を用いない通常のトランジスタ（T）を組み合わせて2T2C、1T1Cと呼ばれる単位をメモリセルとする高集積メモリに応用されている。一方、トランジスタ自体がメモリの機能を有するFeFETの代表的な構造であるMFISゲート構造では図４２(c)が示すように、金属（M）、強誘電体（F）、絶縁体（I）と半導体（S）が積層している。MFM構造で直接測定されたP-E曲線が表すFの特性と、MFIS構造のFの特性は別物である。強誘電性発現のための熱処理工程によってMFISゲート構造のIとF層の間に、MFM構造には出来ない変成層が出来たりするからである。また、強誘電性は強誘電体の結晶方位に依存するが、結晶方位は下地の状態に大いに依存し、この下地はMFM構造でM層、MFIS構造でI層と、構造に依存して異なる。MFIS構造ではF層のP-E特性が直接測定できない上に、MFISのMとSの間に電圧を加えた際に、I層とSの表面付近に出来る空乏層Dにも電圧が加わるため、正確にF層にいくらの電圧が加わっているか分からない。言い換えれば-E- scanmax とE+ scanmaxが正確には分からないわけである。以上のように、2T2C、1T1CのメモリではMFMのキャパシタを実際に試作評価することでメモリセルの性能を予見できるのと同様に、FeFETにおいてもMFMのキャパシタではなくMFISのトランジスタを実際に作ってその性能を測定評価することが、FeFETの研究開発では必要不可欠である。【０００９】
而して、MFMキャパシタの試作評価で取得したEc値はMFISのFeFETのメモリウィンドウを推し量る一つの目安になる。大きいEcは大きいヒステリシスのP-E曲線を意味するから、FeFETの大きいメモリウィンドウが期待できるからである。
公表された文献でSrBi2Ta2O9より上記Ecの大きい候補材料として、非特許文献1〜10によって、 MnをドープしたBi3.15Nd0.85Ti3O12、YをドープしたBi4Ti3O12、Ka0.5La0.5Bi4Ti4O15、NdとMnをドープしたBiFeO3、Bi3.2Y0.8Ti3O12、TiとZnをドープしたBiFeO3、SrBi2(Ta0.5Nb0.5)2O9、Sr1-xCaxBi2Ta2O9、Ba2-xSrxNaNb5O15、CaBi2Ta2O9等が知られているが、繰り返しになるが、得られたEcは強誘電体層の両側を金属で挟んだMFMにより得られた値である。これらをFeFETに適用した例はほとんどない。FeFETでは半導体と強誘電体の特性の両立が必要であるが、FeFETの強誘電体と半導体の界面の状態がMFM の構造とは全く異なる。MFMで大きいEcを示すことが知られている強誘電体材料であったとしても、それをMFISのFeFETに用いた場合にも大きいメモリウィンドウを示すことは自明ではない。なぜなら、MFISのFeFETの試作の結果、I層との界面が本質的によくないこともあるし、MFISの強誘電体の下地の状態がMFM のそれとは異なるためにMFISの強誘電体結晶の方位が強誘電体特性を有効に引き出せないこともあるからである。200nm以下の膜厚でもメモリウィンドウが広く優れたデータ保持特性と優れたパルス書換え耐性等を持つか否かは実際にFeFETを試作し性能を測定することでしか知りえない。本願発明者は、机上での推論に甘んずることなく鋭意実験試作を重ね、本発明に至った。
本発明は、200nm以下の強誘電体膜厚でもメモリウィンドウが広く優れたデータ保持特性と優れたパルス書換え耐性等を持つFeFETを提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本願発明によれば、ソース領域とドレイン領域を有する半導体基体上に、絶縁体およびゲート電極導体がこの順に積層された構造を有する半導体強誘電体記憶トランジスタにおいて、前記絶縁体がストロンチウムとカルシウムとビスマスとタンタルの酸化物から成る強誘電性絶縁体を含むことを特徴とする半導体強誘電体記憶トランジスタ、が提供される。【００１１】
また、上記の目的を達成するために、本願発明によれば、ソース領域とドレイン領域を有する半導体基体上に、絶縁体およびゲート電極導体がこの順に積層された構造を有する半導体強誘電体記憶トランジスタにおいて、前記絶縁体が前記基体上に第一絶縁体、第二絶縁体の順に積層されて構成され、前記第二絶縁体の主成分がストロンチウムとカルシウムとビスマスとタンタルの酸化物であることを特徴とする半導体強誘電体記憶トランジスタ、が提供される。【００１２】
また、上記の目的を達成するために、本願発明によれば、ソース領域とドレイン領域を有する半導体基体上に、絶縁体およびゲート電極導体がこの順に積層された構造を有する半導体強誘電体記憶トランジスタにおいて、前記絶縁体が前記基体上に第一絶縁体、第二絶縁体、第三絶縁体の順に積層されて構成され、前記第二絶縁体の主成分がストロンチウムとカルシウムとビスマスとタンタルの酸化物であることを特徴とする半導体強誘電体記憶トランジスタ、が提供される。【００１３】
そして、好ましくは、前記ストロンチウムとカルシウムとビスマスとタンタルの酸化物において、カルシウム元素のストロンチウム元素に対する比率が３分の２以下である。また、好ましくは、前記ストロンチウとカルシウムとビスマスとタンタルの酸化物がビスマス層状ペロブスカイト型の結晶構造を有する。【００１４】
また、好ましくは、第一絶縁体が、ハフニウムの酸化物、ハフニウムとアルミニウムの酸化物、ハフニウムを含む酸化物、ストロンチウムとチタンの酸化物、それらの中のいずれか２以上の複合酸化物、または、それらの中のいずれか２以上の酸化物の積層酸化物である。また、好ましくは、第三絶縁体がハフニウム酸化物、ハフニウムとアルミニウムの酸化物、ハフニウムを含む酸化物、ストロンチウムとチタンの酸化物、それらの中のいずれか２以上の複合酸化物、または、それらの中のいずれか２以上の酸化物の積層酸化物である。また、好ましくは、絶縁体の膜厚が250nm以下であり、第一または第三絶縁体の膜厚が15nm以下である。【００１５】
また、上記の目的を達成するために、本願発明によれば、半導体基体の表面清浄工程と絶縁体堆積工程とゲート電極導体形成工程と熱処理工程を含む、ソース領域とドレイン領域を有する半導体基体上に、ストロンチウムとカルシウムとビスマスとタンタルの酸化物から成る強誘電性絶縁体を含む絶縁体およびゲート電極導体がこの順に積層された構造を有する半導体強誘電体記憶トランジスタの製造方法、が提供される。【００１６】
そして、好ましくは、前記熱処理工程の温度が760℃以上833℃以下である。また、好ましくは、前記絶縁体堆積工程の中のストロンチウムとカルシウムとビスマスとタンタルの酸化物から成る強誘電性絶縁体堆積工程が、ストロンチウムとカルシウムとビスマスとタンタルの組成比の異なる複数の酸化物ターゲットを用いたパルスレーザ堆積法もしくはスパッタリング法である。
【発明の効果】
【００１７】
本発明によれば、メモリウィンドウが広く優れたデータ保持特性と優れたパルス書換え耐性等を持つFeFETを200nmないしそれより薄い強誘電体薄膜で形成することができるため、優れた特性を有するFeFETを 50nmを切るような微細なゲート長で実現することが可能になり、ひいては低消費電力・高密度なFeFETによる不揮発性メモリを提供することが可能になる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第一の実施形態を示す断面図。
【図２】本発明の第二の実施形態を示す断面図。
【図３】本発明の第三の実施形態を示す断面図。
【図４】x=0.1、y=200nm、Z=800℃で作製した実施例１のトランジスタのId-Vg特性。
【図５】x=0.1、y=200nm、Z=800℃で作製した実施例１のトランジスタのIg-Vg特性。
【図６】x=0.1、y=200nm、Z=800℃で作製した実施例１のトランジスタの1回交互パルスを与えた後および108回交互パルスを与えた後のId-Vg特性。
【図７】x=0.1、y=200nm、Z=800℃で作製した実施例１のトランジスタのパルス書換え耐性特性、すなわちヒステリシス曲線の左右のブランチのしきい値電圧と交互パルスの繰返し回数との関係を示す図。
【図８】x=0.1、y=200nm、Z=800℃で作製した実施例１のトランジスタのデータ保持特性。
【図９】5種類のxに対する実施例１のトランジスタのメモリウィンドウと熱処理温度Zの関係を示す図。
【図１０】x=0.2、y=200nm、Z=813℃で作製した実施例２のトランジスタのId-Vg特性。
【図１１】x=0.2、y=200nm、Z=813℃で作製した実施例２のトランジスタのIg-Vg特性。
【図１２】x=0.2、y=200nm、Z=813℃で作製した実施例２のトランジスタの1回交互パルスを与えた後及び108回交互パルスを与えた後のId-Vg特性。
【図１３】x=0.2、y=200nm、Z=813℃で作製した実施例２のトランジスタのパルス書換え耐性特性、すなわちヒステリシス曲線の左右のブランチのしきい値電圧と交互パルスの繰返し回数との関係を示す図。
【図１４】x=0.2、y=200nm、Z=813℃で作製した実施例２のトランジスタのデータ保持特性。
【図１５】Z=788℃とZ=813℃で作製した実施例２のトランジスタのメモリウィンドウとxの関係を示す図。
【図１６】実施例２のトランジスタのメモリウィンドウと膜厚ｙとの関係を示す図。
【図１７】Z=813℃で作製したy=120nmの実施例２のトランジスタに対応するＸＲＤモニター試料のｘ線回折評価結果。
【図１８】Z=813℃で作製したy=160nmの実施例２のトランジスタに対応するＸＲＤモニター試料のｘ線回折評価結果。
【図１９】第一絶縁体のHfとAlの組成比が11:9で、x=0.2でy= 200nm Z=813℃である実施例２のトランジスタのId-Vg特性。
【図２０】第1のターゲットの元素組成比がSr:Ca:Bi:Ta = 0.8: 0.2 : 3 : 2であり第2のターゲットの元素組成比がSr:Ca:Bi:Ta = 1 : 0 : 2.8 : 2.3の複数ターゲットを用いて第二絶縁体を形成したＸＲＤモニター試料のｘ線回折評価結果。
【図２１】第1のターゲットの元素組成比がSr:Ca:Bi:Ta = 0.8: 0.2 : 3 : 2であり第2のターゲットの元素組成比がSr:Ca:Bi:Ta = 1 : 0 : 2.8 : 2.3の複数ターゲットを用いて第二絶縁体を形成したトランジスタの Id-Vg特性。
【図２２】第一絶縁体がハフニウム酸化物である実施例３の第1の例のトランジスタのId-Vg特性。
【図２３】第一絶縁体がハフニウム酸化物である実施例３の第1の例のトランジスタのパルス書換え耐性。
【図２４】第一絶縁体がハフニウム酸化物である実施例３の第1の例のトランジスタのデータ保持特性。
【図２５】第一絶縁体がハフニウム酸化物である実施例３の第2の例のトランジスタのId-Vg特性。
【図２６】第一絶縁体がハフニウム酸化物である実施例３の第2の例のトランジスタのパルス書換え耐性。
【図２７】第一絶縁体がハフニウム酸化物である実施例３の第2の例のトランジスタのデータ保持特性。
【図２８】第一絶縁体がSrTiO3である実施例３の第3の例のトランジスタのId-Vg特性。
【図２９】第一絶縁体がSrTiO3である実施例３の第3の例のトランジスタのパルス書換え耐性。
【図３０】第一絶縁体をハフニウム・アルミニウム酸化物とSrTiO3の積層膜とした実施例３の第4の例のトランジスタのId-Vg特性。
【図３１】第一絶縁体をハフニウム・アルミニウム酸化物とSrTiO3の積層膜とした実施例３の第4の例のトランジスタのパルス書換え耐性。
【図３２】実施例３の第1の例に対応するＸＲＤモニター試料のＸＲＤ評価の結果。
【図３３】実施例３の第2の例に対応するＸＲＤモニター試料のＸＲＤ評価の結果。
【図３４】実施例３の第3の例に対応するＸＲＤモニター試料のＸＲＤ評価の結果。
【図３５】実施例３の第4の例に対応するＸＲＤモニター試料のＸＲＤ評価の結果。
【図３６】本発明の第一の実施形態のトランジスタに対応するＸＲＤモニター試料のＸＲＤ評価の結果。
【図３７】本発明の第一の実施形態のトランジスタの例のId-Vg特性。
【図３８】本発明の第一の実施形態のトランジスタの例のIg-Vg特性。
【図３９】本発明の第一の実施形態のトランジスタの例のパルス書換え耐性。
【図４０】実施例５の第1の例のトランジスタのId-Vg特性。
【図４１】実施例５の第2の例のトランジスタのId-Vg特性。
【図４２】(a) 電界（E）と強誘電体に生じる電気分極（P）の関係を示すP-E曲線、(b) P-E曲線を測定するための強誘電体（F）の両側を金属（M）で挟んだMFM構造、(c) MFIS型のFeFETの構造。
【発明を実施するための形態】
【００１９】
［第一の実施形態］
図１は、本発明の第一の実施形態を示す断面図である。１０が半導体基体である。ここで、ソース領域１２とドレイン領域１３を有する半導体基板または半導体領域をまとめて半導体基体と呼ぶ。トランジスタ作製中の熱処理工程で半導体基体の表面が若干酸化層に変成することもある。FeFETの電気特性が維持されればこの変成自体は問題ない。本願発明ではこの変成された表面酸化層を含めて半導体基体と見なす。半導体基体１０は、シリコンSiであってもゲルマニウムGeであってもSiとGeの混晶であっても、あるいはSiCやGaAsなどの化合物半導体であってもよく、その材料に限定されない。さらに、半導体基板に代えてＳＯＩ(silicon on insulator) 基板を用いてよい。図中の１１が、ストロンチウムとカルシウムとビスマスとタンタルの酸化物、Sr-Ca-Bi-Ta-O、から成る強誘電性絶縁体を含む絶縁体である。４はゲート電極導体であり、絶縁体１１と良好な界面を持つ導体であれば何でもよいが、その材料はAuやPtやIrのような貴金属や、TiNやTaNのような窒化物導体、IrO2やRuOやLaSrCoO3やSrRuO3、RuO、ZnOのような酸化物導体であるとよい。また、Pt/TiN/Ti、IrO２/Ir等の積層膜であってもよい。半導体基体１０、ゲート電極導体４に関しては、第二、第三の実施形態においても同様である。
【００２０】
［第二の実施形態］
図２は、本発明の第二の実施形態を示す断面図である。絶縁体１１は半導体基体１０上に第一絶縁体１、第二絶縁体２の順に積層されて構成され、第二絶縁体２の主成分が前記ストロンチウム・カルシウム・ビスマス・タンタル酸化物Sr-Ca-Bi-Ta-Oである。第一絶縁体１は、半導体基体１０の性能と第二絶縁体２の性能の両方を発揮させると同時にリーク電流が小さいことが要求され、ハフニウム酸化物Hf-O、ハフニウム・アルミニウム酸化物Hf-Al-O、ハフニウムシリケートHf-Si-Oなどのハフニウムを含む酸化物、ストロンチウム・チタン酸化物Sr-Ti-O、および、それらの複合酸化物もしくはそれらの積層物、さらには、ZrO2、ジルコニウムシリケートZr-Si-O、Zr-Al-Si-O、La-Al-O、酸化ランタンLa-Oであれば、上記の要求を満足させることが出来る。
【００２１】
［第三の実施形態］
図３は、本発明の第三の実施形態を示す断面図である。絶縁体１１は半導体基体１０上に第一絶縁体１、第二絶縁体２、第三絶縁体３の順に積層されて構成され、第二絶縁体２の主成分が前記ストロンチウム・カルシウム・ビスマス・タンタル酸化物である。第一絶縁体１は、半導体基体１０の性能と第二絶縁体２の性能の両方を発揮させると同時にリーク電流が小さいことが要求され、Hf-O、Hf-Al-O、Hf-Si-Oなどのハフニウムを含む酸化物、Sr-Ti-O、シリコン酸化物Si-O、シリコン窒化物Si-N、シリコン酸窒化物Si-O-Nおよび、それらの複合膜もしくはそれらの積層膜、さらには、ZrO2、 Zr-Si-O、Zr-Al-Si-O、La-Al-O、 La-Oであれば、上記の要求を満足させることが出来る。第三絶縁体３は、ゲート電極導体の性能と第二絶縁体２の性能の両方を発揮させると同時にリーク電流が小さいことが要求され、Hf-O、Hf-Al-O、Hf-Si-Oなどのハフニウムを含む酸化物、Sr-Ti-O、および、それらの複合酸化物もしくは積層物、さらには、ZrO2、 Zr-Si-O、Zr-Al-Si-O、La-Al-O、 La-O、タンタル酸化物Ta-Oであれば、上記の要求を満足させることが出来る。
【００２２】
本発明の実施形態において、絶縁体１１の膜厚は限定されるものではないが、本発明の解決すべき課題に鑑み250nm以下が重要な厚さとなる。ゲート電極導体４と半導体基体１０の間に電圧（以下ゲート電圧）を加えたときに強誘電性を呈する絶縁体２にできるだけ大きい電圧が加わることが、強誘電体の分極の大きいスイッチングを起こさせるのに有効である。この意味でも第一絶縁体１と第三絶縁体３が上記に列記したような誘電率の大きい材料で主に構成されることが望ましい。本発明の趣旨からして第一絶縁体１と第三絶縁体３の厚さは小さくするべきでそれぞれ15nm以下が望ましい厚さとなる。そして、第二絶縁体２の望ましい膜厚は、200nm以下である。
【００２３】
次に、本発明の実施形態の製造方法について説明する。製造方法は、半導体基体の表面洗浄工程、前記絶縁体堆積工程、ゲート電極導体形成工程と熱処理工程を含む。
［半導体基体の表面洗浄工程］
まず半導体基体１０を用意する。標準的な表面洗浄法で半導体基体１０を洗浄後、基体材料がSiかSiCであれば希フッ酸あるいは緩衝フッ酸で表面の残留酸化層を除去する。
【００２４】
［絶縁体堆積工程］
第一絶縁体１の形成法は、薄膜の形成法であれば何でもよく、パルスレーザ堆積法、スパッタリング法、蒸着法、MOCVD(metal organic chemical vapor deposition)法、MOD(metal organic decomposition:有機金属分解)法、ゾルゲル法、ＡＬＤ法が15nm以下の厚さを実現する上で特によい。第一絶縁体１として高誘電率の絶縁体膜を形成する。半導体基体と高誘電率絶縁膜の間に極薄1nm程度以下のシリコン酸化膜、シリコン窒素化膜、シリコン酸窒素化膜を形成してもよい。高誘電率の絶縁体膜を形成するためには、半導体基体の温度を上げるとよい場合がある。薄膜の形成法によっても異なるが、その温度は20℃から775℃の間にあることが好ましい。第一絶縁体１の成膜時の雰囲気ガスは、酸素、窒素もしくはそれらの混合ガスが好ましい。
【００２５】
第一の実施形態の絶縁体１１と第二、第三の実施形態の第二絶縁体２の製造工程では、ストロンチウム・カルシウム・ビスマス・タンタル酸化物を主成分とする絶縁体を形成する。その形成法は、薄膜の形成法であれば特に限定されるものではなく、パルスレーザ堆積法、スパッタリング法、蒸着法、ALD法、MOCVD法、MOD法、ゾルゲル法などが有効である。形成中に半導体基体の温度を上げるとよい場合がある。薄膜の形成法によっても異なるが、その温度は250℃から500℃の間にあることが好ましい。この工程がストロンチウム・カルシウム・ビスマス・タンタル酸化物の結晶化のための熱処理工程を兼ねることもできる。その際の好適な基体温度は700℃から830℃の間が好適である。ストロンチウムとカルシウムの元素組成比が重要なパラメータである。これらどの方法でもストロンチウムとカルシウムの元素組成を制御できる。スパッタリング法では、この元素組成比が異なるターゲットを用意することもできるし、ストロンチウム・ビスマス・タンタル・酸素のターゲットとカルシウム・ビスマス・タンタル・酸素のターゲットを用意し、それらのスパッタリング条件を変えることにより任意にストロンチウムとカルシウムの元素組成を制御できる。
【００２６】
パルスレーザ堆積法でストロンチウム・カルシウム・ビスマス・タンタル酸化物を主成分とする絶縁体を形成する方法についてさらに説明する。ひとつの方法は単一ターゲット法では、単純にストロンチウムとカルシウムとビスマスとタンタルの組成比の決まった酸化物ターゲットを用意し、このターゲットにレーザ光を照射しターゲット材料を蒸発させ堆積させる。もう一つの方法は、複数ターゲット法である。ストロンチウムとカルシウムとビスマスとタンタルの組成比の異なる複数の酸化物ターゲットを用いる。ここで組成比はゼロ以上の正の数である。元素ストロンチウム、カルシウム、ビスマス、タンタルのそれぞれの元素は、複数の酸化物ターゲットの中の少なくとも一つの酸化物ターゲットの中に必ず含有されるようにする。ターゲット毎に堆積条件と堆積時間を定め、用意した複数のターゲットから材料を蒸発させ堆積させる。場合によってはこの過程を繰り返す。このようにして所望の元素組成比のストロンチウム・カルシウム・ビスマス・タンタル酸化物を堆積させる。堆積時間を短くし過程の繰り返しの回数を増やすと、より均一に元素が混じることになる。堆積中に作製工程中の半導体強誘電体記憶トランジスタの温度を適切に上げるか、もしくは、堆積後の好適な工程で熱処理をすることにより強誘電性を発現するストロンチウム・カルシウム・ビスマス・タンタル酸化物を形成する。複数ターゲット法により丹念に条件出しをすることにより最も好適な組成比を持ったストロンチウムとカルシウムとビスマスとタンタル酸化膜が形成できる。この複数ターゲット法はスパッタリング法においても活用できる。スパッタリング法ではターゲットにレーザ光を照射する代わりに、アルゴンもしくはアルゴンと酸素の混合ガス中でｒｆパワーを投入し放電を起こし、ターゲット材料を蒸発させる。スパッタリング堆積中のガス圧力は、0.01Torrから1Torrの範囲で、投入パワーは200Wから600Wである。
【００２７】
第三絶縁体３の形成法は、薄膜の形成法であれば何でもよくパルスレーザ堆積法、スパッタリング法、蒸着法、MOCVD法、MOD)法、ゾルゲル法、ＡＬＤ法が15nm以下の厚さを実現する上で特によい。第三絶縁体３の成膜時の雰囲気ガスは、酸素、窒素もしくはそれらの混合ガスが好ましい。
【００２８】
［ゲート電極導体形成工程］
ゲート電極導体４の形成法は、薄膜の形成法であれば何でもよくパルスレーザ堆積法、スパッタリング法、蒸着法、MOCVD法、MOD法、ゾルゲル法などがある。
【００２９】
［熱処理工程］
この工程の主目的は、ストロンチウム・カルシウム・ビスマス・タンタル酸化物から成る絶縁体の結晶化を行うことである。この結晶化によって強誘電性が好適に発現する。この熱処理工程の温度をZと記す。酸素雰囲気中、酸素と窒素の混合ガス雰囲気中、酸素とアルゴンの混合ガス雰囲気中など様々な方法が許容される。圧力は、大気圧だけでなく、大気圧より減圧ないし加圧された条件が適宜選択される。
【００３０】
後に説明されるｘ線回折法による評価のためのモニター試料（以下ＸＲＤモニター試料）は、上記［半導体基体の表面洗浄工程］から［熱処理工程］までの工程を経て作製されたものである。ｘ線回折法はθ−２θ法で行った。トランジスタ構造を作るためには、たとえば、ゲート電極導体の上にフォトリソグラフィーや電子ビームソグラフィーの方法で有機レジストや無機レジストのパターンを形成した後、反応性イオンエッチング法、高密度反応性イオンエッチング法やイオンミリング法で上記レジストで覆われていない部分を除去する。自己整合ゲート構造のトランジスタでは、イオンインプランテーション法等の不純物ドーピング法で半導体基体に不純物を添加し、適宜不純物活性化のアニールを行う。不純物活性化のアニールの工程が上記強誘電性を好適に発現させるための熱処理工程を兼ねることもあり得る。非自己整合ゲート構造のトランジスタでは、上記パターンのエッチングは少なくともゲート金属導体のエッチングを済ませれば事足りる。別途レジストパターンを形成し、予め半導体基体上に形成しておいたソース領域とドレイン領域が現れるまでエッチングを行う。
【実施例１】
【００３１】
実施例１は第二の実施形態（図２参照）に係る。シリコン材料でできたn-チャネルトランジスタ用の半導体基体を用いた。第一絶縁体の材料は、ハフニウム・アルミニウム酸化物であり、パルスレーザ堆積法を用いた。ターゲットはHfとAlとOで構成され、HfとAlの組成比は3:2とした。膜厚は7nmである。堆積中の雰囲気ガスは窒素で圧力は0.11Torrである。半導体基体の温度は220℃である。第二絶縁体はパルスレーザ堆積法で堆積した。単一ターゲットの方法を用い、ターゲットはストロンチウムとカルシウムとビスマスとタンタルと酸素で構成される。ストロンチウムとカルシウムの元素組成比（Sr:Ca=1-x:x）を変えたものをいくつか用意した。ターゲット中のストロンチウムとカルシウムとビスマスとタンタルの組成比はSr:Ca:Bi:Ta = 1-x : x : 3 : 2とした。第二絶縁体の厚みyも幾通りか変化させた。堆積中の雰囲気酸素ガスの圧力は56mTorrとした。半導体基体の温度は415℃である。ゲート電極導体としては、約200nmの厚みの白金Ptを電子ビーム蒸着法で堆積させた。熱処理工程の熱処理は、幾通りかの温度（Z）で30分間大気圧酸素雰囲気中で行った。【００３２】
x=0.1、y=200nm、Z=800℃で作製した実施例１のId-Vg特性を図４に示す。ドレイン電極にドレイン電圧Vd=0.1Vを印加し、ソース電極と基板電極にソース電圧Vsと基板電圧VsubをVs=Vsub=0Vの条件で印加し、この特性を測定した。図から分かるように、ゲート電圧の-4Vと6V間の往復の掃引に対して、FeFET特有のヒステリシス曲線がみられ、左右のヒステリシス曲線の差であるメモリウィンドウは0.89Vであった。ゲートリーク電流Ig-Vg特性を図５に示す。Vgを0から6V への掃引と0から−6Vへの掃引を行い、この特性を取った。図５の縦軸の｜Ig｜は、Igの絶対値を意味する。ゲート電極にパルス幅10μsで−4V のパルスとパルス幅10μsで6Vのパルスを交互に繰り返し与えた後にId-Vg特性を計測した。図６に1回交互パルス（Alternate Pulse）を与えた後のId-Vg特性（破線）と108回交互パルスを与えた後のId-Vg特性（実線）を示す。他の回数の後のId-Vg特性はここに書いた曲線と重なって見難いので記載を省略した。ヒステリシス曲線の左右のブランチのしきい値電圧と加えた交互パルスを繰り返し与えた回数（Number of Cycles）の関係をプロットしたパルス書換え耐性特性を図７に示す。図７の実線で結んだ丸印の点が右側のブランチ、破線で結んだ丸印の点が左側のブランチのしきい値電圧である。次にデータ保持特性を示す。6Vで0.1sのパルスをゲート電極に与えた後、データ保持のモードに入り適当な時間間隔でドレイン電流値を読み出した。データ保持時にはゲート電極に保持電圧1.2Vを与えた。読出し時にはさらにVd=0.1VとしてIdを読み取った。図8の上側の曲線がその結果であり、オン状態が1週間以上保持されていることが分かる。また、−4Vで0.1sのパルスをゲート電極に与えた後、データ保持のモードに入り適当な時間間隔でドレイン電流値を読み出した。データ保持時にはゲート電極に保持電圧1.2Vを与えた。読出し時にはさらにVd=0.1VとしてIdを読み取った。図８の下側の曲線がその結果であり、オフ状態が1週間以上保持されていることが分かる。1週間経過後もオン状態とオフ状態のドレイン電流の比は3ケタ以上あり、両曲線の外挿線を描いてみると10年単位のデータ保持特性が可能であることを示している。【００３３】
x =0.1、 x=0.2、 x=0.5と比較用にx=0、 x=1.0の5個ターゲットを用意し、単一ターゲット法で様々な条件で実施例１および比較例のトランジスタを作製した。図９の横軸は熱処理温度Z℃で縦軸は作製トランジスタのId-Vg特性から得られるメモリウィンドウを表している。図９はZが748 ℃以上で833℃以下の結果を示している。▲、■、●、◆、▼の印はx=0、x =0.1、x=0.2、x=0.5、x=1.0の結果をそれぞれ示している。x=0の従来からあるトランジスタの特性と比べて、x=0.1とx=0.2のターゲットから作ったトランジスタのメモリウィンドウは格段に大きい。また、図９から760 ℃以上で833℃以下の熱処理温度が好適であるであることが分かる。
x=1.0の結果はすなわちCaBi2Ta2O9の結果であり、図９から分かるようにメモリウィンドウはほぼ0Vである。つまりFeFETとしての動作は全くしていない。段落［０００９］で述べたようにCaBi2Ta2O9はMFMのキャパシタとしては大きいEcを呈する材料の一つである。［０００９］の末尾で述べたように机上の推論だけでは全く役に立たず発明に至るには実際にFeFETを試作して特性を測定評価しなければならないことの良い実例になっている。
【実施例２】
【００３４】
実施例２も第二の実施形態（図２参照）に係る。シリコン材料でできたn-チャネルトランジスタ用の半導体基体を用いた。第一絶縁体１の材料は、ハフニウム・アルミニウム酸化物であり、パルスレーザ堆積法を用いた。ターゲットはHfとAlとOで構成され、HfとAlの組成比は3:2とした。膜厚は7nmである。堆積中の雰囲気ガスは窒素で圧力は0.11Torrである。半導体基体の温度は220℃である。第二絶縁体２はパルスレーザ堆積法で堆積した。複数ターゲット法を用い、二つのターゲットを用意した。第1のターゲットは、ストロンチウムとカルシウムとビスマスとタンタルと酸素で構成され、その元素組成比はSr:Ca:Bi:Ta = 0.5: 0.5 : 3 : 2であり、第2のターゲットは、ストロンチウムとビスマスとタンタルと酸素で構成され、その元素組成比はSr:Ca:Bi:Ta = 1 : 0:  3 : 2である。
第1のターゲットを用いての堆積時間をt1とし、第2のターゲットを用いての堆積時間をt2とした。t1+t2の時間で10nmの厚さの層を堆積し、この過程を繰り返した。t1とt2を適宜選択し、ストロンチウムとカルシウムの元素組成比（Sr:Ca=1-x:x）の異なるものを多数作製した。【００３５】
第二絶縁体の厚みyも幾通りか変化させた。第二絶縁体堆積中の雰囲気酸素ガスの圧力は56mTorrとした。半導体基体の温度は415℃である。ゲート電極導体としては、約200nmの厚みの白金Ptを電子ビーム蒸着法で堆積させた。熱処理工程の熱処理は、幾通りかの温度（Z）で30分間大気圧酸素雰囲気中で行った。
x=0.2、y=200nm、Z=813℃で作製した実施例２のトランジスタのId-Vg特性を図１０に示す。ドレイン電極のドレイン電圧はVd=0.1Vであり、ソース電極と基板電極に印加するソース電圧Vsと基板電圧VsubはVs=Vsub=0Vでこの条件で特性を測定した。図１０から分かるようにゲート電圧の-4Vと6V間の往復の掃引に対して、FeFET特有のヒステリシス曲線がみられ、左右のヒステリシス曲線の差であるメモリウィンドウは0.97Vであった。ゲートリーク電流Ig-Vg特性を図１１に示す。Vgについて0から6V への掃引と0から−6Vへの掃引を行い、この特性を測定した。パルス幅10μsで−4V のパルスとパルス幅10μsで6Vのパルスを交互に繰り返し与えた後に測定したId-Vg特性を図１２に示す。ヒステリシス曲線の左右のブランチしきい値電圧と加えた交互に繰り返し与えたパルス回数の関係をプロットしたパルス書換え耐性特性を図１３に示す。次にデータ保持特性を示す。6Vで0.1sのパルスをゲート電極に与えた後、データ保持のモードに入り適当な時間間隔でドレイン電流値を読み出した。データ保持時にはゲート電極に保持電圧1.2Vを与えた。読出し時にはさらにVd=0.1VとしてIdを読み出した。図１４の上側の曲線がその結果であり、オン状態が5.8日以上保持されていることが分かる。−4Vで0.1sのパルスをゲート電極に与えた後、データ保持のモードに入り適当な時間間隔でドレイン電流知を読み出した。データ保持時にはゲート電極に保持電圧1.2Vを与えた。読出し時にはさらにVd=0.1VとしてIdを読み出した。図１４の下側の曲線がその結果であり、オフ状態が3.7日以上保持されていることが分かる。約4日経過後もオン状態とオフ状態のドレイン電流の比は約４ケタあり、両曲線の外挿線を描いてみると10年単位のデータ保持特性が可能であることを示している。【００３６】
第1のターゲットを用いての堆積時間をt1とし、第2のターゲットを用いての堆積時間t2を調整して異なるx値を持つ多くのトランジスタを作製した。図１５がその結果であり横軸はx、縦軸はメモリウィンドウである。膜厚はy=200nmである。図１５中の▲印はZ=813℃、■印はZ=788℃の熱処理を行ったトランジスタの結果である。図9の単一ターゲット法での結果も図１５の曲線上によく載り、単一ターゲット法でも複数ターゲット法でも等しくよいトランジスタを作製できる。図１５の中のx＝0の結果はカルシウムを含まない従来技術の結果である。図から分かるようにほんの少しでもカルシウムが入るとメモリウィンドウはx=0のトランジスタのメモリウィンドウより大きい。図１５からxの好適な範囲は、0より大きく0.4より小さい範囲である。言い換えると、カルシウム元素のストロンチウム元素に対する比率が0より大きく3分の2以下であると好適である。より好ましくは、その比率が0より大きく13分の7以下であり、最も好ましくは1９分の1以上7分の3以下である。【００３７】
膜厚yが200nmだけでなくそれより小さいトランジスタも作製した。図１６はその結果であり、横軸の量はy、縦軸は作製トランジスタのメモリウィンドウである。図１６中の■印はx=0.2でZ=813℃で作製したトランジスタの結果であり、●印はx=0.2でZ=788℃で作製したトランジスタの結果である。▲印はカルシウムを含まず（x=0）、Z=813℃で作製した参照トランジスタの結果である。図１６が示すようにカルシウムを含む場合のy=120nmのトランジスタのメモリウィンドウは、カルシウムを含まない場合のy=200nmのトランジスタのメモリウィンドウに匹敵する。この結果は、本発明がゲート長の短いトランジスタの作製に有用であることを明確に示している。このZ=813℃でy=120nmのトランジスタに対応するＸＲＤモニター試料のｘ線回折評価の結果が図１７に示されており、Z=813℃でy=160nmのトランジスタに対応するＸＲＤモニター試料の結果が図１８に示されている。図１７と図１８中の●印のピークはビスマス層状ペロブスカイト型の結晶構造に対応し、これで第二絶縁体の主成分であるストロンチウム・カルシウム・ビスマス・タンタル酸化物がビスマス層状ペロブスカイト型の結晶構造を含有していることが分かる。なお、図中の■印のピークはシリコン半導体基体の結晶構造に対応するピーク、▲印のピークはゲート電極導体Ｐｔに関する結晶構造に対応するピークである。【００３８】
ターゲットの組成は上記に固定されたものではない。この実施例の追加例として、ターゲットの組成比を変えて行った結果も紹介する。第1の例は、第一絶縁体の材料は、ハフニウム・アルミニウム酸化物であるが、HfとAlの組成比は11:9とした。膜厚は7nmのままである。上記の2種類のターゲットの複数ターゲット法でx=0.2でy= 200nmの第二絶縁体を形成した。ゲート電極導体は白金で厚みは200nmである。Z=813℃とした。図１９にId-Vg特性の結果を示す。第2の例は、第一絶縁体の材料は、ハフニウム・アルミニウム酸化物でありHfとAlの組成比は3:2に戻した。一方、第二絶縁体の第1のターゲットは、その元素組成比はSr:Ca:Bi:Ta = 0.8: 0.2 : 3 : 2であり、第2のターゲットは、ストロンチウムとビスマスとタンタルと酸素で構成され、その元素組成比はSr:Ca:Bi:Ta = 1 : 0 : 2.8 : 2.3である。複数ターゲット法で第二絶縁体を形成しx=0.1のトランジスタを作製した。結果として、平均組成Sr:Ca:Bi:Ta = 0.9: 0.1 : 2.9 : 2.15の単一ターゲットでの作製と等価と見なすこともできる。ゲート電極導体は白金で厚みは200nmである。Z=813℃とした。このトランジスタに対応するＸＲＤモニター試料のｘ線回折評価の結果を図２０に示す。第二絶縁体の主成分であるストロンチウム・カルシウム・ビスマス・タンタル酸化物がビスマス層状ペロブスカイト型の結晶構造を含有していることが分かる。前記のモニター試料と同様に、図中の■印のピークはシリコン半導体基体の結晶構造に対応するピーク、▲印のピークはゲート電極導体Ｐｔに関する結晶構造に対応するピークである。図２１にこのトランジスタのId-Vg特性の結果を示す。メモリウィンドウ0.76Vが得られている。図１９、図２１に示すように、第一絶縁体のHfとAlの組成と、第二絶縁体のBiとTaの組成は、固定されたものではない。
【実施例３】
【００３９】
実施例３も第二の実施形態（図２参照）に係る。シリコン材料でできたn-チャネルトランジスタ用の半導体基体を用いた。実施例１と実施例２では、第一絶縁体はハフニウム・アルミニウム酸化物で構成されたが、本実施例では、第一絶縁体の材料として様々なものを用いた。代わりに第二絶縁体の形成条件は固定した。すなわち、単一ターゲット法でx=0.2で元素組成比Sr:Ca:Bi:Ta = 0.8: 0.2 : 3 : 2のターゲットを用いた。y=200nmである。ゲート電極導体は白金で厚みは200nmである。
第1の例では、第一絶縁体のターゲットをハフニア（ハフニウム酸化物）とした。これをパルスレーザ堆積法で7nm堆積した。堆積中の雰囲気ガスは酸素で圧力は0.063Torrであった。半導体基体の温度は220℃とした。熱処理工程の温度はZ=788℃とした。第2の例でも、第一絶縁体のターゲットをハフニアとした。これをパルスレーザ堆積法で7nm堆積した。堆積中の雰囲気ガスは窒素で圧力は0.11Torrであった。半導体基体の温度は220℃とした。Z=788℃とした。第3の例では第一絶縁体のターゲットをSrTiO3とした。これをパルスレーザ堆積法で12nm堆積した。堆積中の雰囲気ガスは酸素で圧力は0.056Torrであった。半導体基体の温度は415℃とした。Z=813℃とした。第4の例では、第一絶縁体をハフニウム・アルミニウム酸化物とSrTiO3の積層膜とした。先ずハフニウム・アルミニウム酸化物を堆積し、次にSrTiO3を堆積した。ハフニウム・アルミニウム酸化物ターゲットのHfとAlの組成比は3:2とした。膜厚は7nmである。堆積中の雰囲気ガスは窒素で圧力は0.11Torrである。半導体基体の温度は220℃である。SrTiO3の膜厚は13nmである。堆積中の雰囲気ガスは酸素で圧力は0.08Torrである。SrTiO3堆積中の半導体基体の温度は775℃とした。Z=813℃とした。
第1の例のトランジスタに対するId-Vg特性、パルス書換え耐性、データ保持特性の結果を図２２、図２３、図２４にそれぞれ示した。第2の例のトランジスタに対するId-Vg特性、パルス書換え耐性、データ保持特性の結果を図２５、図２６、図２７にそれぞれ示した。第3の例のトランジスタに対するId-Vg特性、パルス書換え耐性、の結果を図２８、図２９にそれぞれ示した。第4の例のトランジスタに対するId-Vg特性、パルス書換え耐性、の結果を図３０、図３１にそれぞれ示した。第1、第2、第3、第4トランジスタのメモリウィンドウは、それぞれ1.12V、1.01V、0.90V、1.08Vであり、図９や図１５に示したカルシウムを含まないストロンチウムとビスマスとタンタル酸化物で第二絶縁体を構成した参照トランジスタのメモリウィンドウより大きい。第1の例から第4の例に対応するＸＲＤモニター試料のＸＲＤ評価の結果を図３２から図３５に示す。それぞれの図でビスマス層状ペロブスカイトの結晶構造が確認できる。
【実施例４】
【００４０】
実施例４は第一の実施形態（図１参照）に係る。ここでは、半導体基体１０としてn型ソース領域とn型ドレイン領域を有するp型半導体基板を用いた。緩衝フッ酸で表面の残留酸化層を除去後、ストロンチウム・カルシウム・ビスマス・タンタル酸化物から成る絶縁体１１を形成した。複数ターゲット法で絶縁体１１を形成した。用いたターゲットは2つである。第1のターゲットは、ストロンチウムとカルシウムとビスマスとタンタルと酸素で構成され、その元素組成比はSr:Ca:Bi:Ta = 0.5: 0.5 : 3 : 2であり、第2のターゲットは、ストロンチウムとビスマスとタンタルと酸素で構成され、その元素組成比はSr:Ca:Bi:Ta = 1 : 0:  3 : 2である。第1のターゲットの堆積と第2のターゲットの堆積を連続的に行い10nmの厚さの層を堆積し、この過程を繰り返した。絶縁体11の厚みは200nmである。ストロンチウムとカルシウムの元素組成比（Sr:Ca=1-x:x）のxは0.2である。レーザ堆積法で堆積中の半導体基体の温度は415℃、酸素ガス雰囲気の圧力は56mTorrであった。ゲート電極導体はPtを200nm電子ビーム蒸着法で堆積した。ゲート電極導体としては、約200nmの厚みの白金Ptを電子ビーム蒸着法で堆積させた。熱処理工程の熱処理は、813℃30分間大気圧酸素雰囲気中で行った。図３６は対応するＸＲＤモニター試料のＸＲＤ評価の結果を示す。ビスマス層状ペロブスカイトの結晶構造が確認できる。図３７は-5Vから7Vの間でゲート電圧を掃引したときのId-Vg特性、図３８は0Vから7Vにゲート電圧を変化させ、さらに0Vから-7Vにゲート電圧を変化させた時のIg-Vg特性、図３９はパルス書換え耐性の結果を表す。
【実施例５】
【００４１】
実施例５は第三の実施形態（図３参照）に係る。シリコン材料でできたn-チャネルトランジスタ用の半導体基体を用いた。その第1の例では、第一絶縁体のターゲットをハフニア（ハフニウム酸化物）とした。これをパルスレーザ堆積法で7nm堆積した。堆積中の雰囲気ガスは酸素で圧力は0.063Torrであった。半導体基体の温度は220℃とした。第二絶縁体の形成条件については、単一ターゲット法でx=0.2で元素組成比Sr:Ca:Bi:Ta = 0.8: 0.2 : 3 : 2のターゲットを用いた。y=200nmである。第三絶縁体のターゲットをハフニア（ハフニウム酸化物）とした。これをパルスレーザ堆積法で25nm堆積した。堆積中の雰囲気ガスは酸素で圧力は0.063Torrであった。半導体基体の温度は220℃とした。ゲート電極導体としては、約200nmの厚みの白金Ptを電子ビーム蒸着法で堆積させた。熱処理は、788℃30分間大気圧酸素雰囲気中で行った。第2の例では、第一絶縁体のターゲットをハフニア（ハフニウム酸化物）とした。これをパルスレーザ堆積法で7nm堆積した。堆積中の雰囲気ガスは窒素で圧力は0.11Torrであった。半導体基体の温度は220℃とした。第二絶縁体の形成条件については、単一ターゲット法でx=0.2で元素組成比Sr:Ca:Bi:Ta = 0.8: 0.2 : 3 : 2のターゲットを用いた。y=200nmである。第三絶縁体のターゲットをハフニア（ハフニウム酸化物）とした。これをパルスレーザ堆積法で25nm堆積した。堆積中の雰囲気ガスは窒素で圧力は0.11Torrであった。半導体基体の温度は220℃とした。ゲート電極導体としては、約200nmの厚みの白金Ptを電子ビーム蒸着法で堆積させた。熱処理は、813℃30分間大気圧酸素雰囲気中で行った。図４０に第1の例のId-Vg特性、図４１に第2の例のId-Vg特性の測定結果を示す。この実施例では、第三絶縁体を含むためこれのない場合に比較して大きいゲート電圧は必要であるが、第1の例では-7Vと9Vの間のゲート電圧の掃引でメモリウィンドウ0.81V、 第2の例では-6Vと8Vの間のゲート電圧の掃引でメモリウィンドウ0.92Vを得た。これらは、後に述べる他の物理機構の現象が起こる前の電圧範囲であり、FeFETとしての動作が保証されるゲート電圧印加範囲である。これらのメモリウィンドウは、参照しているCaを含まないFeFETのメモリウィンドウより広い。【００４２】
以上好ましい実施例について説明したが、これらについて若干の補足説明を付記する。第１点目は、実施例ではn-チャネルのFeFETのデータについて説明したが、p-チャネルのFeFETにも全く同様にこれらの記述は当てはまることである。適宜、ゲート電圧とドレイン電流の正負は反転して考えればよい。第２点目は、印加するVgの絶対値を大きくすることによってメモリウィンドウを大きくするには限度があることである。確かにある範囲のVgでは、ゲートに加える正の電圧を大きくすればId-Vg曲線の左側の曲線はさらに左にシフトし、ゲートに加える負の電圧の絶対値を大きくすればId-Vg曲線の右側の曲線はさらに右にシフトし、メモリウィンドウは広がる。しかし、印加するVgの絶対値をさらに大きくしていくと、上記シフトの向きの逆転が始まる。これは、半導体と強誘電体との間あるいはゲート導体と強誘電体との間で荷電粒子の移動と捕獲等の、強誘電体の分極反転とは異なる物理機構の記憶現象が起こっていることを意味する。上記実施例等でメモリウィンドウを論じる根拠となるデータは、これらの荷電粒子の移動と捕獲等の物理機構の現象が現れない範囲のVgの印加の条件のもとで得たものである。第３点目は、データ保持特性の測定時にゲートに保持電圧を与えてしきい値電圧の偏りを補正することがあるが、しきい値電圧は半導体基板のチャネルの不純物濃度の変更によって適宜調整することが出来るので、本願発明のデータ保持特性測定時の保持電圧の印加は不揮発性メモリとしての特性に影響を与えない。
【符号の説明】
【００４３】
１  絶縁体１１内の第一絶縁体
２  絶縁体１１内の第二絶縁体
３  絶縁体１１内の第三絶縁体
４  ゲート電極導体
１０  半導体基体
１１  絶縁体
１２  半導体基体内のソース領域
１３  半導体基体内のドレイン領域
【図１】
2013183547.tif 000003
【図２】
2013183547.tif 000004
【図３】
2013183547.tif 000005
【図４】
2013183547.tif 000006
【図５】
2013183547.tif 000007
【図６】
2013183547.tif 000008
【図７】
2013183547.tif 000009
【図８】
2013183547.tif 000010
【図９】
2013183547.tif 000011
【図１０】
2013183547.tif 000012
【図１１】
2013183547.tif 000013
【図１２】
2013183547.tif 000014
【図１３】
2013183547.tif 000015
【図１４】
2013183547.tif 000016
【図１５】
2013183547.tif 000017
【図１６】
2013183547.tif 000018
【図１７】
2013183547.tif 000019
【図１８】
2013183547.tif 000020
【図１９】
2013183547.tif 000021
【図２０】
2013183547.tif 000022
【図２１】
2013183547.tif 000023
【図２２】
2013183547.tif 000024
【図２３】
2013183547.tif 000025
【図２４】
2013183547.tif 000026
【図２５】
2013183547.tif 000027
【図２６】
2013183547.tif 000028
【図２７】
2013183547.tif 000029
【図２８】
2013183547.tif 000030
【図２９】
2013183547.tif 000031
【図３０】
2013183547.tif 000032
【図３１】
2013183547.tif 000033
【図３２】
2013183547.tif 000034
【図３３】
2013183547.tif 000035
【図３４】
2013183547.tif 000036
【図３５】
2013183547.tif 000037
【図３６】
2013183547.tif 000038
【図３７】
2013183547.tif 000039
【図３８】
2013183547.tif 000040
【図３９】
2013183547.tif 000041
【図４０】
2013183547.tif 000042
【図４１】
2013183547.tif 000043
【図４２】
2013183547.tif 000044
【手続補正書】
【提出日】平成27年2月17日(2015.2.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上記の目的を達成するために、本願発明によれば、ソース領域とドレイン領域を有する半導体基体上に、絶縁体およびゲート電極導体がこの順に積層された構造を有する半導体強誘電体記憶トランジスタにおいて、前記絶縁体がストロンチウムとカルシウムとビスマスとタンタルの酸化物から成る強誘電性絶縁体を含み、当該強誘電性絶縁体は、カルシウム元素のストロンチウム元素に対する比率が０より大きく７／１３以下であって、ビスマス層状ペロブスカイト型の結晶構造を有することを特徴とする半導体強誘電体記憶トランジスタ、が提供される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また、上記の目的を達成するために、本願発明によれば、ソース領域とドレイン領域を有する半導体基体上に、絶縁体およびゲート電極導体がこの順に積層された構造を有する半導体強誘電体記憶トランジスタにおいて、前記絶縁体が前記基体上に第一絶縁体、第二絶縁体の順に積層されて構成され、前記第二絶縁体の主成分がストロンチウムとカルシウムとビスマスとタンタルの前記強誘電性絶縁体であることを特徴とする半導体強誘電体記憶トランジスタ、が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
また、上記の目的を達成するために、本願発明によれば、ソース領域とドレイン領域を有する半導体基体上に、絶縁体およびゲート電極導体がこの順に積層された構造を有する半導体強誘電体記憶トランジスタにおいて、前記絶縁体が前記基体上に第一絶縁体、第二絶縁体、第三絶縁体の順に積層されて構成され、前記第二絶縁体の主成分がストロンチウムとカルシウムとビスマスとタンタルの前記強誘電性絶縁体であることを特徴とする半導体強誘電体記憶トランジスタ、が提供される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、上記の目的を達成するために、本願発明によれば、半導体基体の表面洗浄工程と絶縁体堆積工程とゲート電極導体形成工程と熱処理工程を含む半導体強誘電体記憶トランジスタの製造方法であって、ソース領域とドレイン領域を有する半導体基体上に、ストロンチウムとカルシウムとビスマスとタンタルの酸化物から成る強誘電性絶縁体を含む絶縁体およびゲート電極導体がこの順に積層された構造を有し、当該強誘電性絶縁体は、カルシウム元素のストロンチウム元素に対する比率が０より大きく７／１３以下であって、ビスマス層状ペロブスカイト型の結晶構造を有する半導体強誘電体記憶トランジスタの製造方法、が提供される。
【手続補正６】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ソース領域とドレイン領域を有する半導体基体上に、絶縁体およびゲート電極導体がこの順に積層された構造を有する半導体強誘電体記憶トランジスタにおいて、
前記絶縁体がストロンチウムとカルシウムとビスマスとタンタルの酸化物から成る強誘電性絶縁体を含み、
当該強誘電性絶縁体は、カルシウム元素のストロンチウム元素に対する比率が０より大きく７／１３以下であって、ビスマス層状ペロブスカイト型の結晶構造を有することを特徴とする半導体強誘電体記憶トランジスタ。
【請求項２】
前記絶縁体が前記基体上に第一絶縁体、第二絶縁体の順に積層されて構成され、前記第二絶縁体の主成分が請求項１に記載された強誘電性絶縁体であることを特徴とする請求項１に記載の半導体強誘電体記憶トランジスタ。
【請求項３】
前記絶縁体が前記基体上に第一絶縁体、第二絶縁体、第三絶縁体の順に積層されて構成され、前記第二絶縁体の主成分が請求項１に記載された強誘電性絶縁体であることを特徴とする請求項１に記載の半導体強誘電体記憶トランジスタ。
【請求項４】
前記第一絶縁体が、ハフニウムの酸化物、ハフニウムとアルミニウムの酸化物、ハフニウムシリケート、ハフニウムを含む酸化物、ストロンチウムとチタンの酸化物、酸化ジルコニウム、ジルコニウムシリケート、ジルコニアアルミノシリケート、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、酸化ランタン、ランタンアルミネートの中のいずれか２以上の複合酸化物、または、それらの中のいずれか２以上の酸化物の積層酸化物であることを特徴とする請求項２または請求項３に記載の半導体強誘電体記憶トランジスタ。
【請求項５】
前記第三絶縁体がハフニウム酸化物、ハフニウムとアルミニウムの酸化物、ハフニウムシリケート、ハフニウムを含む酸化物、ストロンチウムとチタンの酸化物、酸化ジルコニウム、ジルコニウムシリケート、ジルコニアアルミノシリケート、ランタンアルミネート、酸化ランタン、タンタル酸化物の中のいずれか２以上の複合酸化物、または、それらの中のいずれか２以上の複合酸化物、または、それらの中のいずれか２以上の酸化物の積層酸化物であることを特徴とする請求項３に記載の半導体強誘電体記憶トランジスタ。
【請求項６】
前記絶縁体の膜厚が250nm以下であることを特徴とする請求項１から５のいずれか１項に記載の半導体強誘電体記憶トランジスタ。
【請求項７】
前記第一または第三絶縁体の膜厚が15nm以下であることを特徴とする請求項２から６のいずれか１項に記載の半導体強誘電体記憶トランジスタ。
【請求項８】
半導体基体の表面清浄工程と絶縁体堆積工程とゲート電極導体形成工程と熱処理工程を含む半導体強誘電体記憶トランジスタの製造方法であって、
ソース領域とドレイン領域を有する半導体基体上に、ストロンチウムとカルシウムとビスマスとタンタルの酸化物から成る強誘電性絶縁体を含む絶縁体およびゲート電極導体がこの順に積層された構造を有し、
当該強誘電性絶縁体は、カルシウム元素のストロンチウム元素に対する比率が０より大きく７／１３以下であって、ビスマス層状ペロブスカイト型の結晶構造を有することを特徴とする半導体強誘電体記憶トランジスタの製造方法。
【請求項９】
前記熱処理工程の温度が760℃以上833℃以下であることを特徴とする請求項８に記載の半導体強誘電体記憶トランジスタの製造方法。
【請求項１０】
前記絶縁体堆積工程の中のストロンチウムとカルシウムとビスマスとタンタルの酸化物から成る強誘電性絶縁体堆積工程が、ストロンチウムとカルシウムとビスマスとタンタルの組成比の異なる複数の酸化物ターゲットを用いたパルスレーザ堆積法もしくはスパッタリング法であることを特徴とする請求項８に記載の半導体強誘電体記憶トランジスタの製造方法。
【国際調査報告】
2013183547.tif 000045
2013183547.tif 000046
2013183547.tif 000047
2013183547.tif 000048