【手続補正書】
【提出日】平成27年2月13日(2015.2.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
発光部駆動用トランジスタＴＲDrvのゲート電極は、インバータ回路３０の出力端に接続されている。また、発光部駆動用トランジスタＴＲDrvの一方のソース／ドレイン電極は、電流供給線ＣＳＬを介して、表示装置に備えられた定電流供給部１０１に接続されている。更には、発光部駆動用トランジスタＴＲDrvの他方のソース／ドレイン電極は、発光部１０に接続されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
容量部Ｃ1の他端は、インバータ回路３０の入力端（入力ノード）に接続されている。また、発光部１０は発光ダイオードから成る。尚、定電流供給部１０１、走査回路１０２、制御パルス生成回路１０３、画像信号出力回路１０４等は、表示装置に配設されていてもよいし、外部に配設されていてもよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
また、走査線ＳＣＬを通して与えられる走査信号が高レベルになるときには、インバータ１４を介した走査信号の反転信号に応答して、制御部３５を構成する第２スイッチ回路（ｐチャネル型電界効果トランジスタＴＲ18）がオン状態になる。これにより、１段目のＣＭＯＳインバータ３１が第２スイッチ回路（ｐチャネル型電界効果トランジスタＴＲ18）を通して高電位側の電源Ｖddに接続されるため、コンパレータ装置１２が作動状態となる。その結果、制御パルスＬＣＰの高レベル区間であっても、コンパレータ装置１２を作動させる必要があるときには、コンパレータ装置１２を確実に作動状態とすることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
定電流源４２は、例えばｐチャネル型電界効果トランジスタＴＲ27によって構成されている。ｐチャネル型電界効果トランジスタＴＲ27のゲート電極に、定電圧回路４３で生成される一定の電圧が印加されることで、定電流源４２は差動回路４１に対して定電流を供給する。定電圧回路４３は、例えば、高電位側の電源Ｖddと低電位側の電源ＧＮＤとの間に直列に接続された、ｐチャネル型電界効果トランジスタＴＲ31，ＴＲ32、及び、ｎチャネル型電界効果トランジスタＴＲ33，ＴＲ34から成る。尚、ｐチャネル型電界効果トランジスタＴＲ32及びｎチャネル型電界効果トランジスタＴＲ33，ＴＲ34は、ゲート電極とドレイン電極とが共通に接続されたダイオード接続構成となっている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
差動回路４１において、ｐチャネル型電界効果トランジスタＴＲ22のドレイン電極とｎチャネル型電界効果トランジスタＴＲ24のドレイン電極との共通接続点（ノード）が、出力端（出力ノード）となる。この出力端には、ソース接地回路４４の入力端が接続されている。ソース接地回路４４は、高電位側の電源Ｖddと低電位側の電源ＧＮＤとの間に直列に接続された、ｐチャネル型電界効果トランジスタＴＲ25と、ｎチャネル型電界効果トランジスタＴＲ26とから成り、電界効果トランジスタＴＲ25のゲート電極には定電圧回路４３から一定の電圧が印加され、電界効果トランジスタＴＲ26のゲート電極が差動回路４１の出力端に接続されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
図１０に示した例において、信号電圧書込み期間にあっては、制御パルスＬＣＰの電圧は、例えば、３ボルト以上である。従って、信号電圧書込み期間にあっては、コンパレータ装置１２，１２’は、出力部から第２の所定電圧（Ｈ）を出力するので、発光部駆動用トランジスタＴＲDrvはオフ状態にある。画素ブロック発光期間において、制御パルスＬＣＰの電圧が下降し始め、制御パルスＬＣＰの鋸波形の電圧が信号電圧ＶSigに基づく電位以下になると、コンパレータ装置１２，１２’は、出力部から第１の所定電圧（Ｌ）を出力する。その結果、発光部駆動用トランジスタＴＲDrvはオン状態となり、電流供給線ＣＳＬから発光部１０に電流が供給され、発光部１０が発光する。制御パルスＬＣＰの電圧は約１ボルトまで下降し、次いで、上昇に転じる。そして、制御パルスＬＣＰの鋸波形の電圧が信号電圧ＶSigに基づく電位を超えると、コンパレータ装置１２，１２’は、出力部から第２の所定電圧（Ｈ）を出力する。その結果、発光部駆動用トランジスタＴＲDrvはオフ状態となり、電流供給線ＣＳＬから発光部１０への電流の供給が遮断され、発光部１０は発光を中止する。即ち、信号電圧（発光強度信号）ＶSigに基づく電位が制御パルスＬＣＰの鋸波形を切り取る時間の間のみ、発光部１０を発光させることができる。そして、このときの発光部１０の輝度は、切り取られる時間の長短に依存する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１１０
【補正方法】変更
【補正の内容】
【０１１０】
尚、本開示は以下のような構成を取ることもできる。
［Ａ０１］《コンパレータ装置》
制御パルスと信号電圧に基づく電位とを比較する比較部、及び、
制御パルスによって比較部の作動／不作動を制御する制御部、
を備えるコンパレータ装置。
［Ａ０２］《コンパレータ装置：第１の構成》
比較部は、
信号電圧が入力される信号書込みトランジスタ、
制御パルスが入力され、信号書込みトランジスタと逆相の信号でオン／オフ動作を行う制御パルス用トランジスタ、
インバータ回路、並びに、
信号書込みトランジスタ及び制御パルス用トランジスタに一端が接続され、他端がインバータ回路に接続され、信号書込みトランジスタの作動に基づき、信号電圧に基づく電位を保持する容量部、
を有する［Ａ０１］に記載のコンパレータ装置。
［Ａ０３］制御パルスは、鋸波形の電圧変化を有し、
制御部は、インバータ回路に対して直列に接続され、制御パルスの鋸波形の電圧に応じてオン／オフ動作を行うスイッチ回路を有する［Ａ０２］に記載のコンパレータ装置。
［Ａ０４］制御部は、スイッチ回路に対して並列に接続され、コンパレータ装置の作動期間でオン状態になる第２スイッチ回路を有する［Ａ０３］に記載のコンパレータ装置。
［Ａ０５］制御部は、インバータ回路に対して直列に接続された抵抗要素を有する［Ａ０３］又は［Ａ０４］に記載のコンパレータ装置。
［Ａ０６］制御部は、インバータ回路に対して直列に接続され、インバータ回路に流れる電流を抑える定電流源を有する［Ａ０３］乃至［Ａ０５］のいずれか１項に記載のコンパレータ装置。
［Ａ０７］インバータ回路は、インバータが、少なくとも２段縦続接続されて成り、
定電流源は、１段目のインバータに対して高電位側／低電位側の電源の一方の側に接続され、２段目のインバータに対して高電位側／低電位側の電源の他方の側に接続されている［Ａ０６］に記載のコンパレータ装置。
［Ａ０８］《コンパレータ装置：第２の構成》
比較部は、
信号電圧と制御パルスとを２入力とする差動回路、及び、
差動回路に定電流を供給する定電流源、
を有する［Ａ０１］に記載のコンパレータ装置。
［Ａ０９］］比較部は、更に、
信号電圧が入力される信号書込みトランジスタ、及び、
信号書込みトランジスタに接続され、信号書込みトランジスタの作動に基づき、信号電圧に基づく電位を保持する容量部、
を有する［Ａ０８］に記載のコンパレータ装置。
［Ａ１０］制御パルスは、鋸波形の電圧変化を有し、
制御部は、定電流源に対して直列に接続され、制御パルスの鋸波形の電圧に応じてオン／オフ動作を行うスイッチ回路を有する［Ａ０８］又は［Ａ０９］に記載のコンパレータ装置。
［Ａ１１］制御部は、定電流源を構成するトランジスタのゲート電極に定電圧を与える定電圧回路に対して直列に接続され、制御パルスの鋸波形の電圧に応じてオン／オフ動作を行う第２スイッチ回路を有する［Ａ１０］に記載のコンパレータ装置。
［Ｂ０１］《表示装置》
発光部、及び、発光部を駆動する駆動回路から構成された画素が、複数、２次元マトリクス状に配列されて成り、
各駆動回路は、
制御パルスと信号電圧に基づく電位とを比較し、比較結果に基づく所定電圧を出力するコンパレータ装置、並びに、
コンパレータ装置からの所定電圧に応じて発光部に電流を供給し、発光部を発光させる発光部駆動用トランジスタ、
を備えており、
コンパレータ装置は、
制御パルスと信号電圧に基づく電位とを比較する比較部、及び、
制御パルスによって比較部の作動／不作動を制御する制御部、
を備えている表示装置。
［Ｂ０２］複数の画素は、第１の方向及び第２の方向に２次元マトリクス状に配列され、画素群は第１の方向に沿ってＰ個の画素ブロックに分割されており、
第１番目の画素ブロックに属する画素を構成する発光部から、第Ｐ番目の画素ブロックに属する画素を構成する発光部まで、画素ブロック毎に、順次、一斉に発光させ、且つ、一部の画素ブロックに属する画素を構成する発光部を発光させているとき、残りの画素ブロックに属する画素を構成する発光部を発光させないように構成された［Ｂ０１］に記載の表示装置。
［Ｂ０３］複数の制御パルスに基づき、発光部が、複数回、発光する［Ｂ０１］又は［Ｂ０２］に記載の表示装置。
［Ｂ０４］複数の制御パルスの時間間隔は一定である［Ｂ０３］に記載の表示装置。
［Ｂ０５］１表示フレーム内における制御パルスの数よりも、１表示フレーム内における駆動回路に供給される制御パルスの数は少ない［Ｂ０１］乃至［Ｂ０４］のいずれか１項に記載の表示装置。
［Ｂ０６］１表示フレームにおいて、常に、いずれかの画素ブロックが発光している［Ｂ０１］乃至［Ｂ０５］のいずれか１項に記載の表示装置。
［Ｂ０７］１表示フレームにおいて、発光していない画素ブロックが存在する［Ｂ０１］乃至［Ｂ０５］のいずれか１項に記載の表示装置。
［Ｂ０８］鋸波形の電圧変化を有する制御パルスを生成する制御パルス生成回路を１つ備えている［Ｂ０１］乃至［Ｂ０７］のいずれか１項に記載の表示装置。
［Ｂ０９］１つの制御パルスの電圧の絶対値は、時間の経過と共に、増加し、次いで、減少する［Ｂ０１］乃至［Ｂ０８］のいずれか１項に記載の表示装置。
［Ｂ１０］時間の経過と共に変化する制御パルスの電圧によってガンマ補正がなされる［Ｂ０９］に記載の表示装置。
［Ｂ１１］時間を変数とした制御パルスの電圧の変化率の絶対値は、定数２．２に比例する［Ｂ１０］に記載の表示装置。
［Ｂ１２］発光部は発光ダイオードから構成されている［Ｂ０１］乃至［Ｂ１１］のいずれか１項に記載の表示装置。
［Ｂ１３］《表示装置：第１の構成》
比較部は、
信号電圧が入力される信号書込みトランジスタ、
制御パルスが入力され、信号書込みトランジスタと逆相の信号でオン／オフ動作を行う制御パルス用トランジスタ、
インバータ回路、並びに、
信号書込みトランジスタ及び制御パルス用トランジスタに一端が接続され、他端がインバータ回路に接続され、信号書込みトランジスタの作動に基づき、信号電圧に基づく電位を保持する容量部、
を有する［Ｂ０１］乃至［Ｂ１２］のいずれか１項に記載の表示装置。
［Ｂ１４］制御パルスは、鋸波形の電圧変化を有し、
制御部は、インバータ回路に対して直列に接続され、制御パルスの鋸波形の電圧に応じてオン／オフ動作を行うスイッチ回路を有する［Ｂ１３］に記載の表示装置。
［Ｂ１５］制御部は、スイッチ回路に対して並列に接続され、コンパレータ装置の作動期間でオン状態になる第２スイッチ回路を有する［Ｂ１４］に記載の表示装置。
［Ｂ１６］制御部は、インバータ回路に対して直列に接続された抵抗要素を有する［Ｂ１４］又は［Ｂ１５］に記載の表示装置。
［Ｂ１７］制御部は、インバータ回路に対して直列に接続され、インバータ回路に流れる電流を抑える定電流源を有する［Ｂ１４］乃至［Ｂ１６］のいずれか１項に記載の表示装置。
［Ｂ１８］インバータ回路は、インバータが、少なくとも２段縦続接続されて成り、
定電流源は、１段目のインバータに対して高電位側／低電位側の電源の一方の側に接続され、２段目のインバータに対して高電位側／低電位側の電源の他方の側に接続されている［Ｂ１７］に記載の表示装置。
［Ｂ１９］《表示装置：第２の構成》
比較部は、
信号電圧と制御パルスとを２入力とする差動回路、及び、
差動回路に定電流を供給する定電流源、
を有する［Ｂ０１］乃至［Ｂ１２］のいずれか１項に記載の表示装置。
［Ｂ２０］］比較部は、更に、
信号電圧が入力される信号書込みトランジスタ、及び、
信号書込みトランジスタに接続され、信号書込みトランジスタの作動に基づき、信号電圧に基づく電位を保持する容量部、
を有する［Ｂ１９］に記載の表示装置。
［Ｂ２１］制御パルスは、鋸波形の電圧変化を有し、
制御部は、定電流源に対して直列に接続され、制御パルスの鋸波形の電圧に応じてオン／オフ動作を行うスイッチ回路を有する［Ｂ１９］又は［Ｂ２０］に記載の表示装置。
［Ｂ２２］制御部は、定電流源を構成するトランジスタのゲート電極に定電圧を与える定電圧回路に対して直列に接続され、制御パルスの鋸波形の電圧に応じてオン／オフ動作を行う第２スイッチ回路を有する［Ｂ２１］に記載の表示装置。
［Ｂ２３］各画素ブロックにおいて、第２の方向に配列された１列に属する全ての画素における信号書込みトランジスタは、一斉に作動状態となる［Ｂ１３］乃至［Ｂ２２］のいずれか１項に記載の表示装置。
［Ｂ２４］各画素ブロックにおいて、第２の方向に配列された１列に属する全ての画素における信号書込みトランジスタが一斉に作動状態となる動作が、第１の方向に配列された第１行目に属する全ての画素における信号書込みトランジスタから最終行に属する全ての画素における信号書込みトランジスタまで、順次、行われる［Ｂ２３］に記載の表示装置。
［Ｂ２５］各画素ブロックにおいて、第２の方向に配列された１列に属する全ての画素における信号書込みトランジスタが一斉に作動状態となる動作が、第１の方向に配列された第１行目に属する全ての画素における信号書込みトランジスタから最終行に属する全ての画素における信号書込みトランジスタまで、順次、行われた後、該画素ブロックに制御パルスが供給される［Ｂ２４］に記載の表示装置。
［Ｂ２６］第２の方向に配列された１列に属する画素は、制御パルス線に接続されており、
制御パルス線には、所定の間隔で、ボルテージフォロワー回路（バッファ回路）が配設されている［Ｂ０１］乃至［Ｂ２５］のいずれか１項に記載の表示装置。
［Ｃ０１］《表示装置の駆動方法》
発光部、及び、発光部を駆動する駆動回路から構成された画素が、複数、２次元マトリクス状に配列されて成り、
各駆動回路は、
制御パルスと信号電圧に基づく電位とを比較し、比較結果に基づく所定電圧を出力するコンパレータ装置、並びに、
コンパレータ装置からの所定電圧に応じて発光部に電流を供給し、発光部を発光させる発光部駆動用トランジスタ、
を備えている表示装置の駆動方法であって、
制御パルスによってコンパレータ装置の作動／不作動を制御する表示装置の駆動方法。
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2014150482.tif 000001
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2014150482.tif 000002
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2014150482.tif 000003