(57)【要約】  フォトダイオード（ＰＤ）が配置されている領域を覆う態様で、ゲート電極（ＮＬＧＥ、ＰＬＧＥ）の側壁面にオフセットスペーサ膜（ＯＳＳ）が形成される。次に、オフセットスペーサ膜等を注入マスクとして、エクステンション領域（ＬＮＬＤ、ＬＰＬＤ）が形成される。次に、フォトダイオードが配置されている領域を覆うオフセットスペーサ膜を除去する処理が施される。次に、ゲート電極の側壁面にサイドウォール絶縁膜（ＳＷＩ）が形成される。次に、サイドウォール絶縁膜等を注入マスクとしてソース・ドレイン領域（ＨＰＤＦ、ＬＰＤＦ、ＨＮＤＦ、ＬＮＤＦ）が形成される。
2014068634.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部、前記光電変換部において生成された電荷を転送する転送用トランジスタおよび前記電荷を信号として処理する第１周辺トランジスタを有する撮像装置の製造方法であって、
半導体基板に素子分離絶縁膜を形成することにより、前記光電変換部および前記転送用トランジスタが形成される画素領域、ならびに、前記第１周辺トランジスタが形成される第１周辺領域を含む、素子形成領域を規定する工程と、
前記画素領域に前記転送用トランジスタの転送ゲート電極を形成するとともに、前記第１周辺領域に前記第１周辺トランジスタの第１周辺ゲート電極を形成する工程を含む、ゲート電極を形成する工程と、
前記転送ゲート電極を挟んで、一方の側に位置する前記画素領域の部分に光電変換部を形成する工程と、
前記素子形成領域および前記ゲート電極を覆うように、オフセットスペーサ膜となる第１絶縁膜を形成する工程と、
前記第１絶縁膜のうち前記光電変換部を覆う部分を残して、前記第１絶縁膜に異方性エッチング処理を施すことにより、前記ゲート電極の側壁面に前記オフセットスペーサ膜を形成する工程と、
ウェットエッチング処理を施すことにより、前記光電変換部を覆う前記第１絶縁膜の部分を除去する工程と、
前記第１絶縁膜の部分が除去された後、前記ゲート電極の側壁面にサイドウォール絶縁膜を形成する工程と、
を備えた、撮像装置の製造方法。
【請求項２】
前記光電変換部を覆う前記第１絶縁膜の部分を除去する工程は、前記半導体基板の全面にウェットエッチング処理を施すことにより、残された前記第１絶縁膜を除去する工程を含む、請求項１記載の撮像装置の製造方法。
【請求項３】
前記光電変換部を覆う前記第１絶縁膜の部分を除去する工程は、
前記第１絶縁膜のうち、前記光電変換部を覆う部分を露出し、他の部分を覆うレジストパターンを形成する工程と、
前記レジストパターンをマスクとしてウェットエッチング処理を施すことにより、露出した前記第１絶縁膜の部分を除去する工程と
を含む、請求項１記載の撮像装置の製造方法。
【請求項４】
前記素子形成領域を規定する工程は、
第２周辺トランジスタが形成される第２周辺領域を規定する工程と、
前記画素領域として、赤色、緑色および青色にそれぞれ対応する第１画素領域、第２画素領域および第３画素領域を規定する工程と
を含み、
前記光電変換部を形成する工程は、前記光電変換部として、前記第１画素領域に第１光電変換部を形成し、前記第２画素領域に第２光電変換部を形成し、前記第３画素領域に第３光電変換部を形成する工程を含み、
前記第１光電変換部、前記第２光電変換部および前記第３光電変換部を含む前記画素領域、前記第１周辺領域ならびに前記第２周辺領域を覆うように、シリサイド化阻止膜を形成する工程と、
前記シリサイド化阻止膜に所定の加工を施すことにより、前記シリサイド化阻止膜のうち、前記第２周辺トランジスタを覆う部分を残して、前記第１周辺トランジスタを覆う部分を除去する工程と、
前記第１周辺トランジスタに対して金属シリサイド膜を形成する工程と
を有し、
前記シリサイド化阻止膜に所定の加工を施す工程では、前記第１光電変換部、前記第２光電変換部および前記第３光電変換部のうち、少なくともいずれか一の光電変換部を覆う前記シリサイド化阻止膜の部分が残される、請求項１記載の撮像装置の製造方法。
【請求項５】
前記シリサイド化阻止膜に所定の加工を施す工程では、前記第１光電変換部、前記第２光電変換部および前記第３光電変換部のうち、二つの光電変換部を覆う前記シリサイド化阻止膜の部分が残され、
前記二つの光電変換部のうち一方の光電変換部に残される前記シリサイド化阻止膜の膜厚と、他方の光電変換部に残される前記シリサイド化阻止膜の膜厚とは異なるように形成される、請求項４記載の撮像装置の製造方法。
【請求項６】
前記サイドウォール絶縁膜を形成する工程では、少なくとも二層からなるサイドウォール絶縁膜が形成され、
前記サイドウォール絶縁膜を形成する工程の前に、前記ゲート電極の側壁面に形成された前記オフセットスペーサ膜が除去される場合には、前記サイドウォール絶縁膜を形成する工程では、前記オフセットスペーサ膜が除去された前記ゲート電極の側壁面に、前記サイドウォール絶縁膜として、三層からなるサイドウォール絶縁膜が形成され、
前記ゲート電極および前記サイドウォール絶縁膜を注入マスクとして、所定導電型の不純物を注入することにより、ソース・ドレイン領域を形成する工程を備えた、請求項１記載の撮像装置の製造方法。
【請求項７】
前記ソース・ドレイン領域を形成した後、三層からなる前記サイドウォール絶縁膜のうち、三層目のサイドウォール絶縁膜を、ウェットエッチング処理を施すことにより除去する工程を備えた、請求項６記載の撮像装置の製造方法。
【請求項８】
光電変換部、前記光電変換部において生成された電荷を転送する転送用トランジスタおよび前記電荷を信号として処理する第１周辺トランジスタを有する撮像装置の製造方法であって、
半導体基板に素子分離絶縁膜を形成することにより、前記光電変換部および前記転送用トランジスタが形成される画素領域、ならびに、前記第１周辺トランジスタが形成される第１周辺領域を含む、素子形成領域を規定する工程と、
前記画素領域に前記転送用トランジスタの転送ゲート電極を形成するとともに、前記第１周辺領域に前記第１周辺トランジスタの第１周辺ゲート電極を形成する工程を含む、ゲート電極を形成する工程と、
前記転送ゲート電極を挟んで、一方の側に位置する前記画素領域の部分に光電変換部を形成する工程と、
前記素子形成領域および前記ゲート電極を覆うように、オフセットスペーサ膜となる第１絶縁膜を形成する工程と、
前記第１絶縁膜のうち前記光電変換部を覆う部分を残して、前記第１絶縁膜に異方性エッチング処理を施すことにより、前記ゲート電極部の側壁面に前記オフセットスペーサ膜を形成する工程と、
前記光電変換部を覆う前記第１絶縁膜の部分および前記ゲート電極の側壁面に形成された前記オフセットスペーサ膜を覆うように、サイドウォール絶縁膜となる第２絶縁膜を形成する工程と、
前記光電変換部を覆う前記第２絶縁膜の部分を残して、前記第２絶縁膜に異方性エッチングを施すことにより、前記ゲート電極の側壁面に前記サイドウォール絶縁膜を形成する工程と
を備えた、撮像装置の製造方法。
【請求項９】
前記素子形成領域を規定する工程は、
第２周辺トランジスタが形成される第２周辺領域を規定する工程と、
前記画素領域として、赤色、緑色および青色にそれぞれ対応する第１画素領域、第２画素領域および第３画素領域を規定する工程と
を含み、
前記光電変換部を形成する工程は、前記光電変換部として、前記第１画素領域に第１光電変換部を形成し、前記第２画素領域に第２光電変換部を形成し、前記第３画素領域に第３光電変換部を形成する工程を含み、
前記第１光電変換部、前記第２光電変換部および前記第３光電変換部を含む前記画素領域、前記第１周辺領域ならびに前記第２周辺領域を覆うように、シリサイド化阻止膜を形成する工程と、
前記シリサイド化阻止膜に所定の加工を施すことにより、前記シリサイド化阻止膜のうち、前記第２周辺トランジスタを覆う部分を残して、前記第１周辺トランジスタを覆う部分を除去する工程と、
前記第１周辺トランジスタに対して金属シリサイド膜を形成する工程と
を有し、
前記シリサイド化阻止膜に所定の加工を施す工程では、前記第１光電変換部、前記第２光電変換部および前記第３光電変換部のうち、少なくともいずれか一の光電変換部を覆う前記シリサイド化阻止膜の部分が残される、請求項８記載の撮像装置の製造方法。
【請求項１０】
前記シリサイド化阻止膜に所定の加工を施す工程では、前記第１光電変換部、前記第２光電変換部および前記第３光電変換部のうち、二つの光電変換部を覆う前記シリサイド化阻止膜の部分が残され、
前記二つの光電変換部のうち一方の光電変換部に残される前記シリサイド化阻止膜の膜厚と、他方の光電変換部に残される前記シリサイド化阻止膜の膜厚とは異なるように形成される、請求項８記載の撮像装置の製造方法。
【請求項１１】
光電変換部、前記光電変換部において生成された電荷を転送する転送用トランジスタ、前記電荷を信号として処理する第１周辺トランジスタを有する撮像装置であって、
半導体基板に形成された素子分離絶縁膜によってそれぞれ規定され、画素領域および第１周辺領域を含む、素子形成領域と、
前記画素領域に形成された前記転送用トランジスタの転送ゲート電極、および、前記第１周辺領域に形成された前記第１周辺トランジスタの第１周辺ゲート電極を含む、前記素子形成領域に形成されたゲート電極と、
前記転送ゲート電極を挟んで、一方の側に位置する前記画素領域の部分に形成された光電変換部と、
前記転送ゲート電極を挟んで、他方の側に位置する前記画素領域の部分に形成された浮遊拡散領域と、
前記光電変換部が配置されている領域を除く態様で、前記ゲート電極の側壁面に形成されたオフセットスペーサ膜と、
前記オフセットスペーサ膜を覆うように、前記ゲート電極の側壁面に形成されたサイドウォール絶縁膜と
を備え、
前記オフセットスペーサ膜は、前記転送ゲート電極において、前記光電変換部が配置されている側に位置する側壁面には形成されず、前記浮遊拡散領域が配置されている側に位置する側壁面に形成された、撮像装置。
【請求項１２】
前記素子形成領域は、
第２周辺トランジスタが形成される第２周辺領域と、
前記画素領域として規定される、赤色、緑色および青色にそれぞれ対応する第１画素領域、第２画素領域および第３画素領域と
を含み、
前記光電変換部は、
前記第１画素領域に形成された第１光電変換部と、
前記第２画素領域に形成された第２光電変換部と、
前記第３画素領域に形成された第３光電変換部と
を含み、
前記第１周辺トランジスタを覆わず、前記第２周辺トランジスタを覆うように形成されたシリサイド化阻止膜と、
前記第２周辺トランジスタに対して形成されず、前記第１周辺トランジスタに対して形成された金属シリサイド膜と
を備え、
前記シリサイド化阻止膜は、前記第１光電変換部、前記第２光電変換部および前記第３光電変換部のうち、少なくともいずれか一の光電変換部を覆うように形成された、請求項１１記載の撮像装置。
【請求項１３】
前記シリサイド化阻止膜は、前記第１光電変換部、前記第２光電変換部および前記第３光電変換部のうち、二つの光電変換部を覆うように形成され、
前記二つの光電変換部のうち一方の光電変換部に残される前記シリサイド化阻止膜の膜厚と、他方の光電変換部に残される前記シリサイド化阻止膜の膜厚とは異なる、請求項１２記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置の製造方法および撮像装置に関し、特に、イメージセンサー用のフォトダイオードを備えた撮像装置の製造方法に好適に利用できるものである。
【背景技術】
【０００２】
デジタルカメラ等には、たとえば、ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサーを備えた撮像装置が適用されている。そのような撮像装置では、入射する光を電荷に変換するフォトダイオードが配置された画素領域と、フォトダイオードによって変換された電荷を電気信号として処理等する周辺回路が配置された周辺回路領域とが形成されている。画素領域では、フォトダイオードにおいて発生した電荷は、転送用トランジスタによって浮遊拡散領域へ転送される。転送された電荷は、周辺回路領域において、増幅用トランジスタによって電気信号に変換されて、画像信号として出力される。撮像装置を開示した文献として、特開２０１０−５６５１５号公報（特許文献１）および特開２００６−３１９１５８号公報（特許文献２）がある。【０００３】
撮像装置においては、高感度化と低消費電力化に向けて微細化が進められている。微細化に伴い、電気信号を処理する電界効果型トランジスタのゲート電極のゲート長が１００ｎｍ以下になると、実効的なゲート長を確保してトランジスタ特性を改善するための方策が採られている。すなわち、サイドウォール絶縁膜を形成する前に、ゲート電極の側壁面にオフセットスペーサ膜が形成された状態で、エクステンション注入（ＬＤＤ（Lightly  Doped  Drain）注入）が行われる。これにより、電界効果型トランジスタの実効的なゲート長が確保されることになる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−５６５１５号公報
【特許文献２】特開２００６−３１９１５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の撮像装置では、次のような問題点があった。オフセットスペーサ膜は、ゲート電極等を覆うように半導体基板の表面に形成された、サイドウォールスペーサ膜となる絶縁膜の全面に、異方性エッチング処理（エッチバック処理）を施すことによって形成される。このため、フォトダイオードには、フォトダイオードを覆う絶縁膜を除去する際のドライエッチング処理によって、ダメージ（プラズマダメージ）が生じてしまう。フォトダイオードにダメージが生じると、暗電流が増加し、フォトダイオードに光が入射しなくても電流が流れてしまうことになる。【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態に係る撮像装置の製造方法では、素子形成領域およびゲート電極を覆うように、オフセットスペーサ膜となる第１絶縁膜を形成する。第１絶縁膜のうち光電変換部を覆う部分を残して、第１絶縁膜に異方性エッチング処理を施すことにより、ゲート電極の側壁面にオフセットスペーサ膜を形成する。ウェットエッチング処理を施すことにより、光電変換部を覆う第１絶縁膜の部分を除去する。【０００８】
他の実施の形態に係る撮像装置の製造方法では、素子形成領域およびゲート電極を覆うように、オフセットスペーサ膜となる第１絶縁膜を形成する。第１絶縁膜のうち光電変換部を覆う部分を残して、第１絶縁膜に異方性エッチング処理を施すことにより、ゲート電極部の側壁面にオフセットスペーサ膜を形成する。【０００９】
さらに他の実施の形態に係る撮像装置では、転送ゲート電極を挟んで、一方の側に位置する画素領域の部分に光電変換部が形成されている。光電変換部が配置されている領域を除く態様で、ゲート電極の側壁面にオフセットスペーサ膜が形成されている。
【発明の効果】
【００１０】
一実施の形態に係る撮像装置の製造方法によれば、暗電流が抑制される撮像装置を製造することができる。【００１１】
他の実施の形態に係る撮像装置の製造方法によれば、暗電流が抑制される撮像装置を製造することができる。【００１２】
さらに他の実施の形態に係る撮像装置によれば、暗電流を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】各実施の形態に係る撮像装置における画素領域の回路を示すブロック図である。
【図２】各実施の形態に係る撮像装置の画素領域の等価回路を示す図である。
【図３】各実施の形態に係る撮像装置の一の画素領域の等価回路を示す図である。
【図４】各実施の形態に係る撮像装置の画素領域の下部の平面レイアウトの一例を示す部分平面図である。
【図５】各実施の形態に係る撮像装置の画素領域の上部の平面レイアウトの一例を示す部分平面図である。
【図６】各実施の形態に係る撮像装置の製造方法における主要部分を示す部分フローチャートである。
【図７Ａ】実施の形態１に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図７Ｂ】実施の形態１に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図８Ａ】同実施の形態において、図７Ａおよび図７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図８Ｂ】同実施の形態において、図７Ａおよび図７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図９Ａ】同実施の形態において、図８Ａおよび図８Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図９Ｂ】同実施の形態において、図８Ａおよび図８Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１０Ａ】同実施の形態において、図９Ａおよび図９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１０Ｂ】同実施の形態において、図９Ａおよび図９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１１Ａ】同実施の形態において、図１０Ａおよび図１０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１１Ｂ】同実施の形態において、図１０Ａおよび図１０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１２Ａ】同実施の形態において、図１１Ａおよび図１１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１２Ｂ】同実施の形態において、図１１Ａおよび図１１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１３Ａ】同実施の形態において、図１２Ａおよび図１２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１３Ｂ】同実施の形態において、図１２Ａおよび図１２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１４Ａ】同実施の形態において、図１３Ａおよび図１３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１４Ｂ】同実施の形態において、図１３Ａおよび図１３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１５Ａ】同実施の形態において、図１４Ａおよび図１４Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１５Ｂ】同実施の形態において、図１４Ａおよび図１４Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１６Ａ】同実施の形態において、図１５Ａおよび図１５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１６Ｂ】同実施の形態において、図１５Ａおよび図１５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１７Ａ】同実施の形態において、図１６Ａおよび図１６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１７Ｂ】同実施の形態において、図１６Ａおよび図１６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１８Ａ】同実施の形態において、図１７Ａおよび図１７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１８Ｂ】同実施の形態において、図１７Ａおよび図１７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１９Ａ】同実施の形態において、図１８Ａおよび図１８Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１９Ｂ】同実施の形態において、図１８Ａおよび図１８Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２０Ａ】同実施の形態において、図１９Ａおよび図１９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２０Ｂ】同実施の形態において、図１９Ａおよび図１９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２１Ａ】同実施の形態において、図２０Ａおよび図２０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２１Ｂ】同実施の形態において、図２０Ａおよび図２０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２１Ｃ】同実施の形態において、図２０Ａおよび図２０Ｂに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図２２】同実施の形態において、図２１Ａ〜図２１Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図２３Ａ】同実施の形態において、図２２に示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図２３Ｂ】同実施の形態において、図２２に示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２３Ｃ】同実施の形態において、図２２に示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２４Ａ】同実施の形態において、図２３Ａ〜図２３Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２４Ｂ】同実施の形態において、図２３Ａ〜図２３Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図２４Ｃ】同実施の形態において、図２３Ａ〜図２３Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２５Ａ】同実施の形態において、図２４Ａ〜図２４Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２５Ｂ】同実施の形態において、図２４Ａ〜図２４Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図２５Ｃ】同実施の形態において、図２４Ａ〜図２４Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２６Ａ】同実施の形態において、図２５Ａ〜図２５Ｃに示す工程の後に行われ工程を示す画素領域等の断面図である。
【図２６Ｂ】同実施の形態において、図２５Ａ〜図２５Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図２６Ｃ】同実施の形態において、図２５Ａ〜図２５Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２７Ａ】比較例に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図２７Ｂ】比較例に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図２８Ａ】図２７Ａおよび図２７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２８Ｂ】図２７Ａおよび図２７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図２９Ａ】図２８Ａおよび図２８Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図２９Ｂ】図２８Ａおよび図２８Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３０Ａ】図２９Ａおよび図２９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３０Ｂ】図２９Ａおよび図２９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３１Ａ】図３０Ａおよび図３０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３１Ｂ】図３０Ａおよび図３０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３２Ａ】図３１Ａおよび図３１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３２Ｂ】図３１Ａおよび図３１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３３Ａ】図３２Ａおよび図３２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３３Ｂ】図３２Ａおよび図３２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３４Ａ】図３３Ａおよび図３３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３４Ｂ】図３３Ａおよび図３３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３５Ａ】図３４Ａおよび図３４Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３５Ｂ】図３４Ａおよび図３４Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３６Ａ】図３５Ａおよび図３５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３６Ｂ】図３５Ａおよび図３５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３７Ａ】図３６Ａおよび図３６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３７Ｂ】図３６Ａおよび図３６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３８Ａ】図３７Ａおよび図３７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図３８Ｂ】図３７Ａおよび図３７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図３９Ａ】実施の形態２に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図３９Ｂ】実施の形態２に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図４０Ａ】同実施の形態において、図３９Ａおよび図３９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４０Ｂ】同実施の形態において、図３９Ａおよび図３９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４０Ｃ】同実施の形態において、図３９Ａおよび図３９Ｂに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図４１】同実施の形態において、図４０Ａ〜図４０Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図４２Ａ】同実施の形態において、図４１に示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図４２Ｂ】同実施の形態において、図４１に示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４３Ａ】同実施の形態において、図４２Ａおよび図４２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４３Ｂ】同実施の形態において、図４２Ａおよび図４２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４３Ｃ】同実施の形態において、図４２Ａおよび図４２Ｂに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図４４Ａ】同実施の形態において、図４３Ａ〜図４３Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４４Ｂ】同実施の形態において、図４３Ａ〜図４３Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４４Ｃ】同実施の形態において、図４３Ａ〜図４３Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図４５】同実施の形態において、図４４Ａ〜図４４Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図４６Ａ】同実施の形態において、図４５に示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図４６Ｂ】同実施の形態において、図４５に示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４６Ｃ】同実施の形態において、図４５に示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４７Ａ】同実施の形態において、図４６Ａ〜図４６Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４７Ｂ】同実施の形態において、図４６Ａ〜図４６Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図４７Ｃ】同実施の形態において、図４６Ａ〜図４６Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４８Ａ】同実施の形態において、図４７Ａ〜図４７Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図４８Ｂ】同実施の形態において、図４７Ａ〜図４７Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図４８Ｃ】同実施の形態において、図４７Ａ〜図４７Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図４９】実施の形態１または実施の形態２において、撮像装置の画素領域におけるシリサイドプロテクション膜等の作用効果を説明するための図である。
【図５０Ａ】実施の形態３に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図５０Ｂ】実施の形態３に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図５１Ａ】同実施の形態において、図５０Ａおよび図５０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５１Ｂ】同実施の形態において、図５０Ａおよび図５０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５２Ａ】同実施の形態において、図５１Ａおよび図５１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５２Ｂ】同実施の形態において、図５１Ａおよび図５１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５３Ａ】同実施の形態において、図５２Ａおよび図５２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５３Ｂ】同実施の形態において、図５２Ａおよび図５２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５４Ａ】同実施の形態において、図５３Ａおよび図５３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５４Ｂ】同実施の形態において、図５３Ａおよび図５３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５５Ａ】同実施の形態において、図５４Ａおよび図５４Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５５Ｂ】同実施の形態において、図５４Ａおよび図５４Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５６Ａ】同実施の形態において、図５５Ａおよび図５５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５６Ｂ】同実施の形態において、図５５Ａおよび図５５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５７Ａ】同実施の形態において、図５６Ａおよび図５６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５７Ｂ】同実施の形態において、図５６Ａおよび図５６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５８Ａ】同実施の形態において、図５７Ａおよび図５７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５８Ｂ】同実施の形態において、図５７Ａおよび図５７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図５９Ａ】同実施の形態において、図５８Ａおよび図５８Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図５９Ｂ】同実施の形態において、図５８Ａおよび図５８Ｂに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図５９Ｃ】同実施の形態において、図５８Ａおよび図５８Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６０Ａ】同実施の形態において、図５９Ａ〜図５９Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６０Ｂ】同実施の形態において、図５９Ａ〜図５９Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図６０Ｃ】同実施の形態において、図５９Ａ〜図５９Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６１Ａ】同実施の形態において、図６０Ａ〜図６０Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６１Ｂ】同実施の形態において、図６０Ａ〜図６０Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図６１Ｃ】同実施の形態において、図６０Ａ〜図６０Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６２Ａ】実施の形態４に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図６２Ｂ】実施の形態４に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図６３Ａ】同実施の形態において、図６２Ａおよび図６２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６３Ｂ】同実施の形態において、図６２Ａおよび図６２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６４】同実施の形態において、図６３Ａおよび図６３Ｂに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図６５Ａ】同実施の形態において、図６４に示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６５Ｂ】同実施の形態において、図６４に示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６５Ｃ】同実施の形態において、図６４に示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図６６Ａ】同実施の形態において、図６５Ａ〜図６５Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６６Ｂ】同実施の形態において、図６５Ａ〜図６５Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６６Ｃ】同実施の形態において、図６５Ａ〜図６５Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図６７Ａ】同実施の形態において、図６６Ａ〜図６６Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６７Ｂ】同実施の形態において、図６６Ａ〜図６６Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６７Ｃ】同実施の形態において、図６６Ａ〜図６６Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図６８Ａ】同実施の形態において、図６７Ａ〜図６７Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６８Ｂ】同実施の形態において、図６７Ａ〜図６７Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図６８Ｃ】同実施の形態において、図６７Ａ〜図６７Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図６９Ａ】同実施の形態において、図６８Ａ〜図６８Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図６９Ｂ】同実施の形態において、図６８Ａ〜図６８Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図６９Ｃ】同実施の形態において、図６８Ａ〜図６８Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図７０Ａ】同実施の形態において、図６９Ａ〜図６９Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図７０Ｂ】同実施の形態において、図６９Ａ〜図６９Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図７０Ｃ】同実施の形態において、図６９Ａ〜図６９Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図７１】実施の形態３または実施の形態４において、撮像装置の画素領域におけるシリサイドプロテクション膜等の作用効果を説明するための図である。
【図７２Ａ】実施の形態５に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図７２Ｂ】実施の形態５に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図７３】同実施の形態において、図７２Ａおよび図７２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図７４Ａ】同実施の形態において、図７３に示す工程の後に行われる工程を示す画素領域等の断面図である。
【図７４Ｂ】同実施の形態において、図７３に示す工程の後に行われる工程を示す周辺領域の断面図である。
【図７５Ａ】同実施の形態において、図７４Ａおよび図７４Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図７５Ｂ】同実施の形態において、図７４Ａおよび図７４Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図７６Ａ】同実施の形態において、図７５Ａおよび図７５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図７６Ｂ】同実施の形態において、図７５Ａおよび図７５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図７７Ａ】同実施の形態において、図７６Ａおよび図７６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図７７Ｂ】同実施の形態において、図７６Ａおよび図７６Ｂに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図７７Ｃ】同実施の形態において、図７６Ａおよび図７６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図７８Ａ】同実施の形態において、図７７Ａ〜図７７Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図７８Ｂ】同実施の形態において、図７７Ａ〜図７７Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図７８Ｃ】同実施の形態において、図７７Ａ〜図７７Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図７９Ａ】実施の形態６に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図７９Ｂ】実施の形態６に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図８０Ａ】同実施の形態において、図７９Ａおよび図７９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図８０Ｂ】同実施の形態において、図７９Ａおよび図７９Ｂに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図８０Ｃ】同実施の形態において、図７９Ａおよび図７９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図８１Ａ】同実施の形態において、図８０Ａ〜図８０Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図８１Ｂ】同実施の形態において、図８０Ａ〜図８０Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図８１Ｃ】同実施の形態において、図８０Ａ〜図８０Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図８２Ａ】実施の形態７に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図８２Ｂ】実施の形態７に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図８３Ａ】同実施の形態において、図８２Ａおよび図８２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図８３Ｂ】同実施の形態において、図８２Ａおよび図８２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図８４Ａ】同実施の形態において、図８３Ａおよび図８３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図８４Ｂ】同実施の形態において、図８３Ａおよび図８３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図８５Ａ】同実施の形態において、図８４Ａおよび図８４Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図８５Ｂ】同実施の形態において、図８４Ａおよび図８４Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図８６Ａ】同実施の形態において、図８５Ａおよび図８５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図８６Ｂ】同実施の形態において、図８５Ａおよび図８５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図８７Ａ】同実施の形態において、図８６Ａおよび図８６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図８７Ｂ】同実施の形態において、図８６Ａおよび図８６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図８８Ａ】同実施の形態において、図８７Ａおよび図８７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図８８Ｂ】同実施の形態において、図８７Ａおよび図８７Ｂに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図８８Ｃ】同実施の形態において、図８７Ａおよび図８７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図８９Ａ】同実施の形態において、図８８Ａ〜図８８Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図８９Ｂ】同実施の形態において、図８８Ａ〜図８８Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図８９Ｃ】同実施の形態において、図８８Ａ〜図８８Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図９０Ａ】実施の形態８に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図９０Ｂ】実施の形態８に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図９１Ａ】同実施の形態において、図９０Ａおよび図９０Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図９１Ｂ】同実施の形態において、図９０Ａおよび図９０Ｂに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図９１Ｃ】同実施の形態において、図９０Ａおよび図９０Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図９２Ａ】同実施の形態において、図９１Ａ〜図９１Ｃに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図９２Ｂ】同実施の形態において、図９１Ａ〜図９１Ｃに示す工程の後に行われる工程を示す画素領域ごとの断面図である。
【図９２Ｃ】同実施の形態において、図９１Ａ〜図９１Ｃに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図９３Ａ】実施の形態９に係る撮像装置の製造方法の一工程を示す画素領域等の断面図である。
【図９３Ｂ】実施の形態９に係る撮像装置の製造方法の一工程を示す周辺領域の断面図である。
【図９４Ａ】同実施の形態において、図９３Ａおよび図９３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図９４Ｂ】同実施の形態において、図９３Ａおよび図９３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図９５Ａ】同実施の形態において、図９４Ａおよび図９４Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図９５Ｂ】同実施の形態において、図９４Ａおよび図９４Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図９６Ａ】同実施の形態において、図９５Ａおよび図９５Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図９６Ｂ】同実施の形態において、図９５Ａおよび図９５Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図９７Ａ】同実施の形態において、図９６Ａおよび図９６Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図９７Ｂ】同実施の形態において、図９６Ａおよび図９６Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図９８Ａ】同実施の形態において、図９７Ａおよび図９７Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図９８Ｂ】同実施の形態において、図９７Ａおよび図９７Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図９９Ａ】同実施の形態において、図９８Ａおよび図９８Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図９９Ｂ】同実施の形態において、図９８Ａおよび図９８Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１００Ａ】同実施の形態において、図９９Ａおよび図９９Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１００Ｂ】同実施の形態において、図９９Ａおよび図９９Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１０１Ａ】同実施の形態において、図１００Ａおよび図１００Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１０１Ｂ】同実施の形態において、図１００Ａおよび図１００Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１０２Ａ】同実施の形態において、図１０１Ａおよび図１０１Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１０２Ｂ】同実施の形態において、図１０１Ａおよび図１０１Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１０３Ａ】同実施の形態において、図１０２Ａおよび図１０２Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１０３Ｂ】同実施の形態において、図１０２Ａおよび図１０２Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１０４Ａ】同実施の形態において、図１０３Ａおよび図１０３Ｂに示す工程の後に行われる工程を示す画素領域等の断面図である。
【図１０４Ｂ】同実施の形態において、図１０３Ａおよび図１０３Ｂに示す工程の後に行われる工程を示す周辺領域の断面図である。
【図１０５】同実施の形態において、三層からなるサイドウォール絶縁膜による作用効果を説明するための図である。
【発明を実施するための形態】
【００１４】
はじめに、撮像装置の概要について説明する。図１および図２に示すように、撮像装置ＩＳは、マトリクス状に配置された複数の画素ＰＥによって構成される。画素ＰＥのそれぞれには、ｐｎ接合型のフォトダイオードＰＤが形成されている。フォトダイオードＰＤにおいて光電変換された電荷は、画素ごとに電圧変換回路ＶＴＣによって電圧に変換される。電圧に変換された信号は、信号線を通じて、水平走査回路ＨＳＣおよび垂直走査回路ＶＳＣに読み出される。水平走査回路ＨＶＣと電圧変換回路ＶＴＣとの間には、列回路ＲＣが接続されている。
【００１５】
各画素では、図３に示すように、フォトダイオードＰＤ、転送用トランジスタＴＴ、増幅用トランジスタＡＴ、選択用トランジスタＳＴおよびリセット用トランジスタＲＴが互いに電気的に接続されている。フォトダイオードＰＤでは、被写体からの光が電荷として蓄積される。転送用トランジスタＴＴは、電荷を不純物領域（浮遊拡散領域）へ転送する。リセット用トランジスタＲＴは、電荷が浮遊拡散領域へ転送される前に、浮遊拡散領域の電荷をリセットする。
【００１６】
浮遊拡散領域に転送された電荷は、増幅用トランジスタＡＴのゲート電極に入力されて、電圧（Ｖｄｄ）に変換されて増幅される。画素の特定の行を選択する信号が選択用トランジスタＳＴのゲート電極に入力されると、電圧に変換された信号が画像信号（Ｖｓｉｇ）として読み出される。
【００１７】
図４に示すように、フォトダイオードＰＤ、転送用トランジスタＴＴ、増幅用トランジスタＡＴ、選択用トランジスタＳＴおよびリセット用トランジスタＲＴは、半導体基板に素子分離絶縁膜を形成することによって規定された複数の素子形成領域における所定の素子形成領域ＥＦ１、ＥＦ２、ＥＦ３、ＥＦ４に配置されている。
【００１８】
転送用トランジスタＴＴが素子形成領域ＥＦ１に形成されている。その素子形成領域ＥＦ１を横切るように転送用トランジスタＴＴのゲート電極ＴＧＥが形成されている。ゲート電極ＴＧＥを挟んで一方の側に位置する素子形成領域ＥＦ１の部分にフォトダイオードＰＤが形成され、他方の側に位置する素子形成領域ＥＦ１の部分に浮遊拡散領域ＦＤＲが形成されている。素子形成領域ＥＦ２には、ゲート電極ＡＧＥを含む増幅用トランジスタＡＴが形成されている。素子形成領域ＥＦ３には、ゲート電極ＳＧＥを含む選択用トランジスタＳＴが形成されている。素子形成領域ＥＦ４には、ゲート電極ＲＧＥを含むリセット用トランジスタＲＴが形成されている。
【００１９】
フォトダイオードＰＤ、転送用トランジスタＴＴ、増幅用トランジスタＡＴ、選択用トランジスタＳＴおよびリセット用トランジスタＲＴを覆うように、複数層の層間絶縁膜（図示せず）が形成されている。一の層間絶縁膜と他の層間絶縁膜との間に金属配線が形成されている。図５に示すように、第３配線Ｍ３を含む金属配線は、フォトダイオードＰＤが配置されている領域を覆わないように形成されている。フォトダイオードＰＤの直上には、光を集光するマイクロレンズＭＬが配置されている。
【００２０】
次に、撮像装置の製造方法の概要について説明する。各実施の形態に係る撮像装置の製造方法では、オフセットスペーサ膜を形成する際のフォトダイオードへのエッチングダメージを防止するために、フォトダイオードが配置されている領域を覆う態様でオフセットスペーサ膜が形成され、その後、そのフォトダイオードを覆うオフセットスペーサ膜をウェットエッチング処理によって除去するか、そのオフセットスペーサ膜をそのまま残す処理が施される。
【００２１】
その主要工程のフローチャートを図６に示す。図６に示すように、転送用トランジスタを含む電界効果型トランジスタのゲート電極が形成される（ステップＳ１）。次に、フォトダイオードが配置されている領域を覆う態様で、ゲート電極の側壁面にオフセットスペーサ膜が形成される（ステップＳ２）。その後、オフセットスペーサ膜等を注入マスクとして、電界効果型トランジスタのエクステンション（ＬＤＤ）領域が形成される。
【００２２】
次に、フォトダイオードが配置されている領域を覆うオフセットスペーサ膜を除去する場合には、ウェットエッチング処理によって除去される（ステップＳ３およびステップＳ４）。一方、フォトダイオードが配置されている領域を覆うオフセットスペーサ膜を除去しない場合には、オフセットスペーサ膜はそのまま残される（ステップＳ３およびステップＳ５）。
【００２３】
次に、ゲート電極の側壁面にサイドウォール絶縁膜が形成される（ステップＳ６）。その後、サイドウォール絶縁膜等を注入マスクとして、電界効果型トランジスタのソース・ドレイン領域が形成される。次に、フォトダイオードへ入射する光の光量を上げるために、シリサイドプロテクション膜の振分けが行われる（ステップＳ７）。シリサイドプロテクション膜は、フォトダイオードを覆うオフセットスペーサ膜（絶縁膜）が残されている場合と、オフセットスペーサ膜（絶縁膜）が残されていない場合とについて、画素ごとに作り分けられることになる。
【００２４】
以下、各実施の形態において、オフセットスペーサ膜とシリサイドプロテクション膜の形成態様のバリエーションについて、具体的に説明する。
【００２５】
実施の形態１
【００２６】
ここでは、オフセットスペーサ膜を全面ウェットエッチング処理によって除去し、画素領域に対して、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明する。
【００２７】
図７Ａおよび図７Ｂに示すように、半導体基板に素子分離絶縁膜ＥＩを形成することによって、素子形成領域として、画素領域ＲＰＥ、画素トランジスタ領域ＲＰＴ、第１周辺領域ＲＰＣＬおよび第２周辺領域ＲＰＣＡが規定される。画素領域ＲＰＥには、フォトダイオードおよび転送用トランジスタが形成されることになる。画素トランジスタ領域ＲＰＴには、リセット用トランジスタ、増幅用トランジスタおよび選択用トランジスタが形成されることになる。なお、工程図として、図面の簡略化のために、これらのトランジスタを一のトランジスタによって代表させる。
【００２８】
第１周辺領域ＲＰＣＬでは、電界効果型トランジスタが形成される領域として、さらに、領域ＲＮＨ、ＲＰＨ、ＲＮＬ、ＲＰＬが規定される。領域ＲＮＨには、相対的に高い電圧（たとえば、３．３Ｖ程度）によって駆動するｎチャネル型の電界効果型トランジスタが形成されることになる。また、領域ＲＰＨには、相対的に高い電圧（たとえば、３．３Ｖ程度）によって駆動するｐチャネル型の電界効果型トランジスタが形成されることになる。領域ＲＮＬには、相対的に低い電圧（たとえば、１．５Ｖ程度）によって駆動するｎチャネル型の電界効果型トランジスタが形成されることになる。また、領域ＲＰＬには、相対的に低い電圧（たとえば、１．５Ｖ程度）によって駆動するｐチャネル型の電界効果型トランジスタが形成されることになる。
【００２９】
第２周辺領域ＲＰＣＡでは、電界効果型トランジスタが形成される領域として、領域ＲＡＴが規定される。領域ＲＡＴには、相対的に高い電圧（たとえば、３．３Ｖ程度）によって駆動するｎチャネル型の電界効果型トランジスタが形成されることになる。領域ＲＡＴに形成される電界効果型トランジスタは、アナログ信号を処理する。
【００３０】
次に、写真製版処理によって所定のレジストパターン（図示せず）を形成し、そのレジストパターンを注入マスクとして、所定導電型の不純物を注入する工程を順次行うことにより、所定導電型のウェルがそれぞれ形成される。図８Ａおよび図８Ｂに示すように、画素領域ＲＰＥおよび画素トランジスタ領域ＲＰＴでは、ＰウェルＰＰＷＬとＰウェルＰＰＷＨが形成される。第１周辺領域ＲＰＣＬでは、ＰウェルＨＰＷ、ＬＰＷとＮウェルＨＮＷ、ＬＮＷが形成される。第２周辺領域ＲＰＣＡでは、ＰウェルＨＰＷが形成される。
【００３１】
ＰウェルＰＰＷＬの不純物濃度は、ＰウェルＰＰＷＨの不純物濃度よりも低い。ＰウェルＰＰＷＨは、半導体基板ＳＵＢの表面からＰウェルＰＰＷＬよりも浅い領域にわたり形成されている。ＰウェルＨＰＷ、ＬＰＷおよびＮウェルＨＮＷ、ＬＮＷは、半導体基板ＳＵＢの表面から所定の深さにわたりそれぞれ形成されている。
【００３２】
次に、熱酸化処理と、熱酸化処理によって形成される絶縁膜を部分的に除去する処理とを組み合わせることによって、膜厚の異なるゲート絶縁膜が形成される。画素領域ＲＰＥおよび画素トランジスタ領域ＲＰＴでは、相対的に膜厚の厚いゲート絶縁膜ＧＩＣが形成される。第１周辺領域ＲＰＣＬの領域ＲＮＨ、ＲＰＨ、ＲＡＴでは、相対的に膜厚の厚いゲート絶縁膜ＧＩＣが形成される。第１周辺領域ＲＰＣＬの領域ＲＮＬ、ＲＰＬでは、相対的に膜厚の薄いゲート絶縁膜ＧＩＮが形成される。ゲート絶縁膜ＧＩＣの膜厚は、たとえば、約７ｎｍ程度とされる。
【００３３】
次に、ゲート絶縁膜ＧＩＣ、ＧＩＮを覆うように、ゲート電極となるポリシリコン膜等の導電膜（図示せず）が形成される。次に、その導電膜に所定の写真製版処理とエッチング処理を施すことにより、ゲート電極が形成される。画素領域ＲＰＥには、転送用トランジスタのゲート電極ＴＧＥが形成される。画素トランジスタ領域ＲＰＴには、リセット用トランジスタ、増幅用トランジスタまたは選択用トランジスタのゲート電極ＰＥＧＥが形成される。
【００３４】
第１周辺領域ＲＰＣＬの領域ＲＮＨには、ゲート電極ＮＨＧＥが形成される。領域ＲＰＨには、ゲート電極ＰＨＧＥが形成される。領域ＲＮＬには、ゲート電極ＮＬＧＥが形成される。領域ＲＰＬには、ゲート電極ＰＬＧＥが形成される。第２周辺領域ＲＰＣＡの領域ＲＡＴには、ゲート電極ＮＨＧＥが形成される。ゲート電極ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥは、それぞれのゲート長方向の長さが、ゲート電極ＮＬＧＥ、ＰＬＧＥのゲート長方向の長さよりも長くなるように形成される。
【００３５】
次に、画素領域ＲＰＥにフォトダイオードが形成される。ゲート電極ＴＧＥを挟んで一方の側に位置するＰウェルＰＰＷＬの表面を露出し、他の領域を覆うレジストパターン（図示せず）が形成される。次に、そのレジストパターンを注入マスクとして、ｎ型の不純物を注入することにより、半導体基板ＳＵＢの表面（ＰウェルＰＰＷＬの表面）から所定の深さにわたり、ｎ型領域ＮＲが形成される。さらに、ｐ型の不純物を注入することにより、半導体基板ＳＵＢの表面から所定の深さよりも浅い深さにわたり、ｐ型領域ＰＲが形成される。ｎ型領域ＮＲとｐウェルＰＰＷＬとのｐｎ接合によって、フォトダイオードＰＤが形成される。
【００３６】
次に、相対的に高い電圧で駆動する電界効果型トランジスタが形成される領域ＲＰＴ、ＲＮＨ、ＲＡＴ、ＲＰＨのそれぞれにエクステンション（ＬＤＤ）領域が形成される。図９Ａおよび図９Ｂに示すように、所定の写真製版処理を施すことにより、画素トランジスタ領域ＲＰＴ、領域ＲＮＨおよび領域ＲＡＴを露出し、他の領域を覆うレジストパターンＭＨＮＬが形成される。
【００３７】
次に、レジストパターンＭＨＮＬおよびゲート電極ＰＥＧＥ、ＮＨＧＥ等を注入マスクとして、ｎ型の不純物を注入することにより、露出した画素トランジスタ領域ＲＰＴ、領域ＲＮＨおよび領域ＲＡＴのそれぞれに、ｎ型のエクステンション領域ＨＮＬＤが形成される。また、画素領域ＲＰＥでは、ゲート電極ＴＧＥを挟んで、フォトダイオードＰＤが形成されている側とは反対側のＰウェルＰＰＷＨの部分に、エクステンション領域ＨＮＬＤが形成される。その後、レジストパターンＭＨＮＬが除去される。
【００３８】
次に、所定の写真製版処理を施すことにより、図１０Ａおよび図１０Ｂに示すように、領域ＲＰＨを露出し、他の領域を覆うレジストパターンＭＨＰＬが形成される。次に、そのレジストパターンＭＨＰＬおよびゲート電極ＰＨＧＥを注入マスクとして、ｐ型の不純物を注入することにより、露出した領域ＲＰＨにｐ型のエクステンション領域ＨＰＬＤが形成される。その後、レジストパターンＭＨＰＬが除去される。
【００３９】
次に、図１１Ａおよび図１１Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥを覆うように、オフセットスペーサ膜となる絶縁膜ＯＳＳＦが形成される。この絶縁膜ＯＳＳＦは、たとえば、ＴＥＯＳ（Tetra  Ethyl  Ortho  Silicate  glass）系のシリコン酸化膜等からなる。また、絶縁膜ＯＳＳＦの膜厚は、たとえば、１５ｎｍ程度とされる。
【００４０】
次に、所定の写真製版処理を施すことにより、フォトダイオードＰＤが配置されている領域を覆い、他の領域を露出するレジストパターンＭＯＳＥ（図１２Ａ参照）が形成される。次に、図１２Ａおよび図１２Ｂに示すように、レジストパターンＭＯＳＥをエッチングマスクとして、露出している絶縁膜ＯＳＳＦに異方性エッチング処理が施される。これにより、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの上面上に位置する絶縁膜ＯＳＳＦの部分が除去されて、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの側壁面上に残される絶縁膜ＯＳＳＦの部分により、オフセットスペーサ膜ＯＳＳが形成される。その後、レジストパターンＭＯＳＥが除去される。
【００４１】
次に、相対的に低い電圧で駆動する電界効果型トランジスタが形成される領域ＲＮＬ、ＲＰＬのそれぞれにエクステンション（ＬＤＤ）領域が形成される。図１３Ａおよび図１３Ｂに示すように、所定の写真製版処理を施すことにより、領域ＲＮＬを露出し、他の領域を覆うレジストパターンＭＬＮＬが形成される。次に、レジストパターンＭＬＮＬ、オフセットスペーサ膜ＯＳＳおよびゲート電極ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、露出した領域ＲＮＬにエクステンション領域ＬＮＬＤが形成される。その後、レジストパターンＭＬＮＬが除去される。
【００４２】
次に、所定の写真製版処理を施すことにより、図１４Ａおよび図１４Ｂに示すように、領域ＲＰＬを露出し、他の領域を覆うレジストパターンＭＬＰＬが形成される。次に、そのレジストパターンＭＬＰＬ、オフセットスペーサ膜ＯＳＳおよびゲート電極ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、露出した領域ＲＰＬにエクステンション領域ＬＰＬＤが形成される。その後、レジストパターンＭＬＰＬが除去される。
【００４３】
次に、図１５Ａおよび図１５Ｂに示すように、半導体基板ＳＵＢの全面にウェットエッチング処理（二重矢印参照）を施すことにより、フォトダイオードＰＤを覆うオフセットスペーサ膜ＯＳＳ（絶縁膜ＯＳＳＦ）およびゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの側壁面に形成されたオフセットスペーサ膜ＯＳＳが除去される。このとき、フォトダイオードＰＤでは、ウェットエッチング処理によってオフセットスペーサ膜ＯＳＳ（絶縁膜ＯＳＳＦ）が除去されることで、ドライエッチング処理によってオフセットスペーサ膜を除去する場合と比べて、ダメージが及ぶことはない。
【００４４】
次に、図１６Ａおよび図１６Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥを覆うように、サイドウォール絶縁膜となる絶縁膜ＳＷＦが形成される。絶縁膜ＳＷＦとして、酸化膜の上に窒化膜を積層させた二層からなる絶縁膜が形成される。なお、各図では、図面の簡略化のために絶縁膜ＳＷＦは単層として示す。
【００４５】
次に、フォトダイオードＰＤが配置されている領域を覆い、他の領域を露出するレジストパターンＭＳＷ（図１７Ａ参照）が形成される。次に、図１７Ａおよび図１７Ｂに示すように、レジストパターンＭＳＷをエッチングマスクとして、露出している絶縁膜ＳＷＦに異方性エッチング処理が施される。これにより、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの上面上に位置する絶縁膜ＳＷＦの部分が除去されて、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの側壁面上に残される絶縁膜ＳＷＦの部分により、サイドウォール絶縁膜ＳＷＩが形成される。その後、レジストパターンＭＳＷが除去される。
【００４６】
次に、ｐチャネル型の電界効果型トランジスタが形成される領域ＲＰＨ、ＲＰＬのそれぞれにソース・ドレイン領域が形成される。図１８Ａおよび図１８Ｂに示すように、所定の写真製版処理を施すことにより、領域ＲＰＨ、ＲＰＬを露出し、他の領域を覆うレジストパターンＭＰＤＦが形成される。次に、レジストパターンＭＰＤＦ、サイドウォール絶縁膜ＳＷＩおよびゲート電極ＰＨＧＥ、ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、領域ＲＰＨにはソース・ドレイン領域ＨＰＤＦが形成され、領域ＲＰＬにはソース・ドレイン領域ＬＰＤＦが形成される。その後、レジストパターンＭＰＤＦが除去される。
【００４７】
次に、ｎチャネル型の電界効果型トランジスタが形成される領域ＲＰＴ、ＲＮＨ、ＲＮＬ、ＲＡＴのそれぞれにソース・ドレイン領域が形成される。図１９Ａおよび図１９Ｂに示すように、所定の写真製版処理を施すことにより、領域ＲＰＴ、ＲＮＨ、ＲＮＬ、ＲＡＴを露出し、他の領域を覆うレジストパターンＭＮＤＦが形成される。次に、レジストパターンＭＮＤＦ、サイドウォール絶縁膜ＳＷＩおよびゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、領域ＲＰＴ、ＲＮＨ、ＲＡＴのそれぞれには、ソース・ドレイン領域ＨＮＤＦが形成され、領域ＲＮＬにはソース・ドレイン領域ＬＮＤＦが形成される。また、このとき、画素領域ＲＰＥでは、浮遊拡散領域ＦＤＲが形成される。その後、レジストパターンＭＮＤＦが除去される。
【００４８】
これまでの工程により、画素領域ＲＰＥでは転送用トランジスタＴＴが形成される。画素トランジスタ領域ＲＰＴでは、ｎチャネル型の電界効果型トランジスタＮＨＴが形成される。第１周辺領域ＲＰＣＬの領域ＲＮＨでは、ｎチャネル型の電界効果型トランジスタＮＨＴが形成される。領域ＲＰＨでは、ｐチャネル型の電界効果型トランジスタＰＨＴが形成される。領域ＲＮＬでは、ｎチャネル型の電界効果型トランジスタＮＬＴが形成される。領域ＲＰＬでは、ｐチャネル型の電界効果型トランジスタＰＬＴが形成される。第２周辺領域ＲＰＣＡの領域ＲＡＴでは、ｎチャネル型の電界効果型トランジスタＮＨＡＴが形成される。
【００４９】
次に、電界効果型トランジスタＮＨＴ、ＰＨＴ、ＮＬＴ、ＰＬＴ、ＮＨＡＴのうち、金属シリサイド膜を形成しない電界効果型トランジスタＮＨＡＴに対して、シリサイド化を阻止するシリサイドプロテクション膜が形成される。また、このシリサイドプロテクション膜は、画素領域ＲＰＥにおいて反射防止膜として利用され、シリサイドプロテクション膜が形成される画素領域と形成されない画素領域とに振り分けられる。
【００５０】
図２０Ａおよび図２０Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、シリサイド化を阻止するシリサイドプロテクション膜ＳＰ１が形成される。シリサイドプロテクション膜ＳＰ１として、たとえば、シリコン酸化膜等が形成される。次に、図２１Ａおよび図２１Ｂに示すように、領域ＲＡＴと所定の画素領域ＲＰＥを覆い、他の領域を露出するレジストパターンＭＳＰ１が形成される。画素領域ＲＰＥでは、赤色、緑色および青色のそれぞれに対応する画素領域が複数形成されている。
【００５１】
ここで、図２１Ｃに示すように、画素領域ＲＰＥでは、３つの色のうち、所定の一色に対応する画素領域ＲＰＥＣに対してシリサイドプロテクション膜を形成するために、レジストパターンＭＳＰ１は、画素領域ＲＰＥＣを覆い、残りの二色に対応する画素領域ＲＰＥＡ、ＲＰＥＢを露出するように形成される。
【００５２】
次に、図２２に示すように、レジストパターンＭＳＰ１をエッチングマスクとして、ウェットエッチング処理を施すことにより、露出したシリサイドプロテクション膜ＳＰ１が除去される。次に、レジストパターンＭＳＰ１を除去することにより、図２３Ａに示すように、画素領域ＲＰＥＣに残されたシリサイドプロテクション膜ＳＰ１が露出する。このとき、図２３Ｂおよび図２３Ｃに示すように、第２周辺領域ＲＰＣＡの領域ＲＡＴでは、残されたシリサイドプロテクション膜ＳＰ１が露出する。一方、画素トランジスタ領域ＲＰＴ、第１周辺領域ＲＰＣＬでは、シリサイドプロテクション膜ＳＰ１が除去される。
【００５３】
次に、サリサイド（SALICIDE：Self  ALIgned  siliCIDE）法により、金属シリサイド膜が形成される。まず、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥを覆うように、コバルト等の所定の金属膜（図示せず）が形成される。次に、所定の熱処理を施して金属とシリコンとを反応させることによって、金属シリサイド膜ＭＳ（図２４Ａ〜図２４Ｃ参照）が形成される。その後、未反応の金属が除去される。こうして、図２４Ａおよび図２４Ｂに示すように、画素領域ＲＰＥでは、画素領域ＲＰＥＡ、ＲＰＥＢ、ＲＰＥＣのそれぞれの転送用トランジスタＴＴのゲート電極ＴＧＥの上面の一部および浮遊拡散領域ＦＤＲの表面に金属シリサイド膜ＭＳが形成される。画素トランジスタＲＴＰでは、電界効果型トランジスタのゲート電極ＰＥＧＥの上面およびソース・ドレイン領域ＨＮＤＦの表面に金属シリサイド膜ＭＳが形成される。
【００５４】
図２４Ｃに示すように、第１周辺領域ＲＰＣＬでは、電界効果型トランジスタＮＨＴのゲート電極ＮＨＧＥの上面およびソース・ドレイン領域ＨＮＤＦの表面に金属シリサイド膜ＭＳが形成される。電界効果型トランジスタＰＨＴのゲート電極ＰＨＧＥの上面およびソース・ドレイン領域ＨＰＤＦの表面に金属シリサイド膜ＭＳが形成される。電界効果型トランジスタＮＬＴのゲート電極ＮＬＧＥの上面およびソース・ドレイン領域ＬＮＤＦの表面に金属シリサイド膜ＭＳが形成される。電界効果型トランジスタＰＬＴのゲート電極ＰＬＧＥの上面およびソース・ドレイン領域ＬＰＤＦの表面に金属シリサイド膜ＭＳが形成される。一方、第２周辺領域ＲＰＣＡでは、シリサイドプロテクション膜ＳＰ１が形成されていることによって、金属シリサイド膜は形成されない。
【００５５】
次に、図２５Ａ、図２５Ｂおよび図２５Ｃに示すように、転送用トランジスタＴＴおよび電界効果型トランジスタＮＨＴ、ＰＨＴ、ＮＬＴ、ＰＬＴ、ＮＨＡＴ等を覆うように、ストレスライナー膜ＳＬが形成される。ストレスライナー膜ＳＬとして、たとえば、シリコン酸化膜の上にシリコン窒化膜を積層させた積層膜が形成される。次に、そのストレスライナー膜ＳＬを覆うように、コンタクト層間膜として第１層間絶縁膜ＩＦ１が形成される。次に、所定の写真製版処理を施すことにより、コンタクトホールを形成するためのレジストパターン（図示せず）が形成される。
【００５６】
次に、そのレジストパターンをエッチングマスクとして、第１層間絶縁膜ＩＦ１等に異方性エッチング処理を施すことにより、画素領域ＲＰＥでは、浮遊拡散領域ＦＤＲに形成された金属シリサイド膜ＭＳの表面を露出するコンタクトホールＣＨが形成される。画素トランジスタ領域ＲＰＴでは、ソース・ドレイン領域ＨＮＤＦに形成された金属シリサイド膜ＭＳの表面を露出するコンタクトホールＣＨが形成される。
【００５７】
第１周辺領域ＲＰＣＬでは、ソース・ドレイン領域ＨＮＤＦ、ＨＰＤＦ、ＬＮＤＦ、ＬＰＤＦのそれぞれに形成された金属シリサイド膜ＭＳの表面を露出するコンタクトホールＣＨが形成される。第２周辺領域ＲＰＣＡでは、ソース・ドレイン領域ＨＮＤＦの表面を露出するコンタクトホールＣＨが形成される。その後、レジストパターンが除去される。
【００５８】
次に、図２６Ａ、図２６Ｂおよび図２６Ｃに示すように、コンタクトホールＣＨのそれぞれにコンタクトプラグＣＰが形成される。次に、第１層間絶縁膜ＩＦ１の表面に接するように第１配線Ｍ１が形成される。その第１配線Ｍ１を覆うように、第２層間絶縁膜ＩＦ２が形成される。次に、第２層間絶縁膜ＩＦを貫通するように、対応する第１配線Ｍ１に電気的に接続される第１ヴィアＶ１がそれぞれ形成される。次に、第２層間絶縁膜ＩＦ２の表面に接するように、第２配線Ｍ２が形成される。第２配線Ｍ２のそれぞれは、対応する第１ヴィアＶ１に電気的に接続される。
【００５９】
次に、第２配線Ｍ２を覆うように第３層間絶縁膜ＩＦ３が形成される。次に、第３層間絶縁膜ＩＦ３を貫通するように、対応する第２配線Ｍ２に電気的に接続される第２ヴィアＶ２がそれぞれ形成される。次に、第３層間絶縁膜ＩＦ３の表面に接するように、第３配線Ｍ３が形成される。第３配線Ｍ３のそれぞれは、対応する第２ヴィアＶ２に電気的に接続される。次に、第３配線Ｍ３を覆うように第４層間絶縁膜ＩＦ４が形成される。次に、第４層間絶縁膜ＩＦ４の表面に接するように、たとえば、シリコン窒化膜等の絶縁膜ＳＮＩが形成される。次に、画素領域ＲＰＥでは、赤色、緑色および青色のいずれかに対応する所定のカラーフィルターＣＦが形成される。その後、画素領域ＲＰＥでは、光を集光させるマイクロレンズＭＬが配置される。こうして、撮像装置の主要部分が完成する。
【００６０】
上述した撮像装置では、ウェットエッチング処理を施すことにより、オフセットスペーサ膜を除去することで、ドライエッチング処理を施すことにより、オフセットスペーサ膜を除去する場合と比べて、フォトダイオードに対するエッチングダメージをなくすことができる。このことについて、比較例に係る撮像装置の製造方法との関係で説明する。なお、比較例に係る撮像装置において、実施の形態に係る撮像装置と同一部材については、その実施の形態に係る撮像装置の部材の参照符号の頭に符号「Ｃ」を付した参照符号を使用し、必要な場合を除き、その説明を繰り返さないこととする。
【００６１】
まず、図７Ａおよび図７Ｂ〜図１０Ａおよび図１０Ｂに示す工程と同様の工程を経て、図２７Ａおよび図２７Ｂに示すように、ゲート電極ＣＴＧＥ、ＣＰＥＧＥ、ＣＮＨＧＥ、ＣＰＨＧＥ、ＣＮＬＧＥ、ＣＰＬＧＥを覆うように、オフセットスペーサ膜となる絶縁膜ＣＯＳＳＦが形成される。次に、図２８Ａおよび図２８Ｂに示すように、絶縁膜ＣＯＳＳＦの全面に異方性エッチング処理を施すことにより、ゲート電極ＣＴＧＥ、ＣＰＥＧＥ、ＣＮＨＧＥ、ＣＰＨＧＥ、ＣＮＬＧＥ、ＣＰＬＧＥの側壁面上にオフセットスペーサ膜ＣＯＳＳが形成される。このとき、フォトダイオードＣＰＤにはダメージ（プラズマダメージ）が生じることになる
【００６２】
次に、図２９Ａおよび図２９Ｂに示すように、レジストパターンＣＭＬＮＬ、オフセットスペーサ膜ＣＯＳＳおよびゲート電極ＣＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、露出した領域ＣＲＮＬにエクステンション領域ＣＬＮＬＤが形成される。その後、レジストパターンＣＭＬＮＬが除去される。次に、図３０Ａおよび図３０Ｂに示すように、レジストパターンＣＭＬＰＬ、オフセットスペーサ膜ＣＯＳＳおよびゲート電極ＣＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、露出した領域ＣＲＰＬにエクステンション領域ＣＬＰＬＤが形成される。その後、レジストパターンＣＭＬＰＬが除去される。
【００６３】
次に、図３１Ａおよび図３１Ｂに示すように、ゲート電極ＣＴＧＥ、ＣＰＥＧＥ、ＣＮＨＧＥ、ＣＰＨＧＥ、ＣＮＬＧＥ、ＣＰＬＧＥを覆うように、サイドウォール絶縁膜となる絶縁膜ＣＳＷＦが形成される。次に、図３２Ａおよび図３２Ｂに示すように、フォトダイオードＣＰＤを覆うレジストパターンＣＭＳＷをエッチングマスクとして、露出している絶縁膜ＣＳＷＦに異方性エッチング処理を施すことにより、ゲート電極ＣＴＧＥ、ＣＰＥＧＥ、ＣＮＨＧＥ、ＣＰＨＧＥ、ＣＮＬＧＥ、ＣＰＬＧＥの側壁面上にサイドウォール絶縁膜ＣＳＷＩが形成される。サイドウォール絶縁膜ＣＳＷＩは、ゲート電極ＣＴＧＥ、ＣＰＥＧＥ、ＣＮＨＧＥ、ＣＰＨＧＥ、ＣＮＬＧＥ、ＣＰＬＧＥの側壁面上に位置するオフセットスペーサ膜ＣＯＳＳを覆うように形成される。その後、レジストパターンＣＭＳＷが除去される。
【００６４】
次に、図３３Ａおよび図３３Ｂに示すように、レジストパターンＣＭＰＤＦ、サイドウォール絶縁膜ＣＳＷＩ、オフセットスペーサ膜ＣＯＳＳおよびゲート電極ＣＰＨＧＥ、ＣＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、領域ＣＲＰＨにはソース・ドレイン領域ＣＨＰＤＦが形成され、領域ＣＲＰＬにはソース・ドレイン領域ＣＬＰＤＦが形成される。その後、レジストパターンＣＭＰＤＦが除去される。
【００６５】
次に、図３４Ａおよび図３４Ｂに示すように、レジストパターンＣＭＮＤＦ、サイドウォール絶縁膜ＣＳＷＩ、オフセットスペーサ膜ＣＯＳＳおよびゲート電極ＣＴＧＥ、ＣＰＥＧＥ、ＣＮＨＧＥ、ＣＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、領域ＣＲＰＴ、ＣＲＮＨ、ＣＲＡＴのそれぞれには、ソース・ドレイン領域ＣＨＮＤＦが形成され、領域ＣＲＮＬにはソース・ドレイン領域ＣＬＮＤＦが形成される。また、このとき、画素領域ＣＲＰＥでは、浮遊拡散領域ＣＦＤＲが形成される。その後、レジストパターンＣＭＮＤＦが除去される。
【００６６】
次に、図３５Ａおよび図３５Ｂに示すように、ゲート電極ＣＴＧＥ、ＣＰＥＧＥ、ＣＮＨＧＥ、ＣＰＨＧＥ、ＣＮＬＧＥ、ＣＰＬＧＥ等を覆うように、シリサイドプロテクション膜ＣＳＰが形成される。次に、領域ＣＲＡＴを覆い、他の領域を露出するレジストパターンＣＭＳＰ（図３６Ｂ参照）が形成される。次に、図３６Ａおよび図３６Ｂに示すように、レジストパターンＣＭＳＰをエッチングマスクとして、ウェットエッチング処理を施すことにより、露出したシリサイドプロテクション膜ＣＳＰが除去される。その後、レジストパターンＣＭＳＰが除去される。
【００６７】
次に、図３７Ａおよび図３７Ｂに示すように、サリサイド法によって、領域ＣＲＡＴを除いて、金属シリサイド膜ＣＭＳが形成される。その後、図２５Ａおよび図２５Ｃに示す工程と同様の工程と、図２６Ａおよび図２６Ｃに示す工程と同様の工程を経て、図３８Ａおよび図３８Ｂに示すように、比較例に係る撮像装置の主要部分が完成する。
【００６８】
比較例に係る撮像装置では、図２８Ａおよび図２８Ｂに示すように、オフセットスペーサ膜ＣＯＳＳは、絶縁膜ＣＯＳＳＦの全面に異方性エッチング処理を施すことによって形成される。このため、画素領域ＣＲＰＥでは、異方性エッチング処理に伴って、フォトダイオードＣＰＤにダメージ（プラズマダメージ）が生じることになる。フォトダイオードＣＰＤにダメージが生じると、暗電流が増加し、フォトダイオードＣＰＤに光が入射しなくても電流が流れてしまう不具合が生じる。
【００６９】
比較例に対して実施の形態１に係る撮像装置の製造方法では、絶縁膜ＯＳＳＦに異方性エッチング処理を施すことにより、オフセットスペーサ膜ＯＳＳを形成する際には、フォトダイオードＰＤはレジストパターンＭＯＳＥによって覆われている（図１２Ａおよび図１２Ｂ参照）。これにより、異方性エッチング処理に伴うダメージ（プラズマダメージ）がフォトダイオードＰＤに生じることはない。
【００７０】
また、フォトダイオードＰＤを覆う絶縁膜ＯＳＳＦは、オフセットスペーサ膜等を注入マスクとしてエクステンション領域ＬＮＬＤ、ＬＰＬＤを形成した後に、オフセットスペーサ膜ＯＳＳとともに、ウェットエッチング処理を施すことによって除去される（図１５Ａおよび図１５Ｂ参照）。このウェットエッチング処理によって、フォトダイオードＰＤにダメージが生じることもない。その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
【００７１】
さらに、画素領域ＲＰＥでは、反射防止膜として機能するサイドウォール絶縁膜ＳＷＩを形成する前に、フォトダイオードＰＤを覆う絶縁膜ＯＳＳＦが除去される（図１５Ａ、図１５Ｂ、図１６Ａおよび図１６Ｂ参照）。これにより、フォトダイオードＰＤに入射する光量が低減するのを抑制することができ、撮像装置の感度の劣化を防止することができる。
【００７２】
また、図２６Ｂに示すように、画素領域ＲＰＥでは、反射防止膜として機能するシリサイドプロテクション膜が形成される画素領域ＲＰＥＣと、シリサイドプロテクション膜が形成されない画素領域ＲＰＥＡ、ＲＰＥＢとが配置されている。これにより、光の色（波長）に応じて、フォトダイオードＰＤを覆う膜を透過してフォトダイオードに入射する光の強度（集光率）を調整することができて、画素の感度を所望の感度に合わせることができる。これについては、実施の形態２において、具体的に説明する。
【００７３】
実施の形態２
【００７４】
実施の形態１では、撮像装置の画素領域において、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明した。ここでは、オフセットスペーサ膜を全面ウェットエッチング処理によって除去し、シリサイドプロテクション膜の膜厚を振り分ける場合について説明する。なお、実施の形態１において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
【００７５】
まず、図７Ａおよび図７Ｂに示す工程から図１４Ａおよび図１４Ｂに示す工程と同様の工程を経た後、図１５Ａおよび図１５Ｂに示す工程と同様の工程により、画素領域ＲＰＥを覆う絶縁膜ＯＳＳＦが、オフセットスペーサ膜ＯＳＳとともに、ウェットエッチング処理によって除去される。その後、図１６Ａおよび図１６Ｂに示す工程から図１９Ａおよび図１９Ｂに示す工程と同様の工程を経た後、画素領域に対してシリサイドプロテクション膜の膜厚の振分けが行われる。
【００７６】
まず、図３９Ａおよび図３９Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、一層目のシリサイドプロテクション膜ＳＰ１が形成される。次に、図４０Ａおよび図４０Ｂに示すように、所定の画素領域ＲＰＥを覆い、他の領域を露出するレジストパターンＭＳＰ１が形成される。すでに述べたように、画素領域ＲＰＥでは、赤色、緑色および青色のそれぞれに対応する画素領域が複数形成されている。ここで、図４０Ｃに示すように、画素領域ＲＰＥでは、３つの色のうち、所定の一色に対応する画素領域ＲＰＥＢに対して一層目のシリサイドプロテクション膜を形成するために、レジストパターンＭＳＰ１は、画素領域ＲＰＥＢを覆い、残りの二色に対応する画素領域ＲＰＥＡ、ＲＰＥＣを露出するように形成される。
【００７７】
次に、図４１に示すように、レジストパターンＭＳＰ１をエッチングマスクとして、ウェットエッチング処理を施すことにより、露出したシリサイドプロテクション膜ＳＰ１が除去される。その後、レジストパターンＭＳＰ１を除去することにより、図４２Ａに示すように、画素領域ＲＰＥＢに残されたシリサイドプロテクション膜ＳＰ１が露出する。このとき、図４２Ｂに示すように、第１周辺領域ＲＰＣＬを覆うシリサイドプロテクション膜ＳＰ１が除去されるとともに、第２周辺領域ＲＰＣＡの領域ＲＡＴを覆うシリサイドプロテクション膜ＳＰ１も除去されることになる。
【００７８】
次に、図４３Ａおよび図４３Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、二層目のシリサイドプロテクション膜ＳＰ２が形成される。このとき、図４３Ｃに示すように、画素領域ＲＰＥにおいて、一層目のシリサイドプロテクション膜ＳＰ１が形成された画素領域ＲＰＥＢでは、そのシリサイドプロテクション膜ＳＰ１とゲート電極ＴＧＥ等を覆うように、シリサイドプロテクション膜ＳＰ２が形成される。シリサイドプロテクション膜ＳＰ１が形成されていない画素領域ＲＰＥＡ、ＲＰＥＣでは、絶縁膜ＳＷＦおよびゲート電極ＴＧＥを覆うように、シリサイドプロテクション膜ＳＰ２が形成される。
【００７９】
次に、図４４Ａおよび図４４Ｂに示すように、所定の画素領域ＲＰＥと第２周辺領域ＲＰＣＡの領域ＲＡＴを覆い、他の領域を露出するレジストパターンＭＳＰ２が形成される。ここで、図４４Ｃに示すように、画素領域ＲＰＥでは、所定の一色に対応する画素領域ＲＰＥＢに対して二層目のシリサイドプロテクション膜を形成し、他の所定の一色に対応する画素領域ＲＰＥＣに対して一層目のシリサイドプロテクション膜を形成するために、レジストパターンＭＳＰ２は、画素領域ＲＰＥＢ、ＲＰＥＣを覆い、画素領域ＲＰＥＡを露出するように形成される。
【００８０】
次に、図４５に示すように、レジストパターンＭＳＰ２をエッチングマスクとして、ウェットエッチング処理を施すことにより、露出したシリサイドプロテクション膜ＳＰ２が除去される。その後、レジストパターンＭＳＰ２を除去することにより、図４６Ａに示すように、画素領域ＲＰＥＢ、ＲＰＥＣに残されたシリサイドプロテクション膜ＳＰ２がそれぞれ露出する。これにより、画素領域ＲＰＥＢでは、二層のシリサイドプロテクション膜ＳＰ１、ＳＰ２が形成され、画素領域ＲＰＥＣでは、一層のシリサイドプロテクション膜ＳＰ２が形成される。また、画素領域ＲＰＥＡでは、シリサイドプロテクション膜は形成されない。こうして、画素領域ＲＰＥに対して、シリサイドプロテクション膜の膜厚が振り分けられることになる。
【００８１】
一方、図４６Ｂおよび図４６Ｃに示すように、画素トランジスタ領域ＲＰＴおよび第１周辺領域ＲＰＣＬでは、シリサイドプロテクション膜ＳＰ２が除去される。第２周辺領域ＲＰＣＡの領域ＲＡＴでは、残されたシリサイドプロテクション膜ＳＰ２が露出する。
【００８２】
次に、サリサイド法により、金属シリサイド膜が形成される。図４７Ａおよび図４７Ｂに示すように、画素領域ＲＰＥでは、転送用トランジスタＴＴのゲート電極ＴＧＥの上面の一部および浮遊拡散領域ＦＤＲの表面に金属シリサイド膜ＭＳが形成される。画素トランジスタＲＴＰでは、電界効果型トランジスタのゲート電極ＰＥＧＥの上面およびソース・ドレイン領域ＨＮＤＦの表面に金属シリサイド膜ＭＳが形成される。図４７Ｃに示すように、第１周辺領域ＲＰＣＬでは、ゲート電極ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの上面およびソース・ドレイン領域ＨＮＤＦ、ＨＰＤＦ、ＬＮＤＦ、ＬＰＤＦの表面に金属シリサイド膜ＭＳが形成される。一方、第２周辺領域ＲＰＣＡでは、シリサイドプロテクション膜ＳＰ２が形成されていることによって、金属シリサイド膜は形成されない。
【００８３】
その後、図２５Ａ、図２５Ｂおよび図２５Ｃに示す工程と同様の工程を経た後、図２６Ａ、図２６Ｂおよび図２６Ｃに示す工程と同様の工程を経て、図４８Ａ、図４８Ｂおよび図４８Ｃに示すように、撮像装置の主要部分が完成する。
【００８４】
実施の形態２に係る撮像装置の製造方法では、実施の形態１に係る撮像装置の製造方法と同様に、オフセットスペーサ膜ＯＳＳを形成する際には、フォトダイオードＰＤはレジストパターンＭＯＳＥによって覆われている。そして、そのフォトダイオードＰＤを覆う絶縁膜ＯＳＳＦは、エクステンション領域ＬＮＬＤ、ＬＰＬＤを形成した後に、オフセットスペーサ膜ＯＳＳとともに、ウェットエッチング処理を施すことによって除去される。これにより、実施の形態１において説明したように、フォトダイオードＰＤにダメージが生じることがなく、その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
【００８５】
また、実施の形態２に係る撮像装置の画素領域ＲＰＥでは、オフセットスペーサ膜となる絶縁膜が除去されて、反射防止膜として機能するシリサイドプロテクション膜の膜厚が振り分けられている。具体的には、画素領域ＲＰＥでは、相対的に膜厚の厚いシリサイドプロテクション膜ＳＰ１、ＳＰ２が形成された画素領域ＲＰＥＢと、相対的に膜厚の薄いシリサイドプロテクション膜ＳＰ２が形成された画素領域ＲＰＥＣと、シリサイドプロテクション膜が形成されていない画素領域ＲＰＥＡとが配置されている（図５１Ｂ参照）。
【００８６】
一方、実施の形態１に係る撮像装置の画素領域ＰＲＥでは、オフセットスペーサ膜となる絶縁膜が除去されて、シリサイドプロテクション膜ＳＰ１が形成されている画素領域ＲＰＥＣと、シリサイドプロテクション膜が形成されていない画素領域ＲＰＥＡ、ＲＰＥＢとが配置されている（図２６Ｂ参照）。
【００８７】
これにより、光の色（波長）に応じて、フォトダイオードＰＤを覆う膜（積層膜）を透過してフォトダイオードに入射する光の強度（集光率）を上げることができる。このことについて、赤色、緑色および青色のうちの一の光を例に挙げ、フォトダイオードを覆う積層膜の透過率とシリサイドプロテクション膜等の膜厚との関係について説明する。
【００８８】
図４９に示すように、まず、フォトダイオードを覆うサイドウォール絶縁膜ＳＷＩを酸化膜と窒化膜との２層とする。シリサイドプロテクション膜ＳＰを酸化膜とする。ストレスライナー膜ＳＬを酸化膜と窒化膜との２層とする。
【００８９】
このとき、発明者らによって評価された、フォトダイオードを覆う積層膜の透過率と、シリサイドプロテクション膜（酸化膜）とストレスライナー膜の酸化膜とを合わせた膜厚との関係をグラフに示す。グラフに示すように、シリサイドプロテクション膜等の膜厚に依存して、透過率が変動していることがわかる。
【００９０】
この結果は、赤色、緑色または青色に分光した光の一例に対するグラフであるが、一例以外の光についても、透過率がシリサイドプロテクション膜等の膜厚に依存して変動することが、発明者らによって確認されている。このことから、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分けること、また、シリサイドプロテクション膜が形成される画素領域では、その膜厚を振り分けることで、たとえば、デジタルカメラ等に求められるスペックに応じた、最適の画素領域を備えた撮像装置を製造することができる。すなわち、シリサイドプロテクション膜の膜厚を調整することによって、画素の感度を上げたり、あるいは、画素の感度が上がり過ぎないように感度を抑えることができ、画素の感度を所望の感度に精度よく合わせることが可能になる。
【００９１】
実施の形態３
【００９２】
ここでは、オフセットスペーサ膜を残し、画素領域では、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明する。なお、実施の形態１において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
【００９３】
まず、図７Ａおよび図７Ｂに示す工程から図１２Ａおよび図１２Ｂに示す工程と同様の工程を経た後、レジストパターンＭＬＰＬを除去することにより、図５０Ａおよび図５０Ｂに示すように、フォトダイオードＰＤを覆う絶縁膜ＯＳＳＦおよびゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの側壁面上に形成されたオフセットスペーサ膜ＯＳＳが露出する。
【００９４】
次に、図５１Ａおよび図５１Ｂに示すように、所定の写真製版処理を施すことにより、領域ＲＮＬを露出し、他の領域を覆うレジストパターンＭＬＮＬが形成される。次に、レジストパターンＭＬＮＬ、オフセットスペーサ膜ＯＳＳおよびゲート電極ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、露出した領域ＲＮＬにエクステンション領域ＬＮＬＤが形成される。その後、レジストパターンＭＬＮＬが除去される。
【００９５】
次に、所定の写真製版処理を施すことにより、図５２Ａおよび図５２Ｂに示すように、領域ＲＰＬを露出し、他の領域を覆うレジストパターンＭＬＰＬが形成される。次に、そのレジストパターンＭＬＰＬ、オフセットスペーサ膜ＯＳＳおよびゲート電極ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、露出した領域ＲＰＬにエクステンション領域ＬＰＬＤが形成される。その後、レジストパターンＭＬＰＬが除去される。
【００９６】
次に、図５３Ａおよび図５３Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥおよびオフセットスペーサ膜ＯＳＳを覆うように、サイドウォール絶縁膜となる絶縁膜ＳＷＦが形成される。次に、所定の写真製版処理を施すことにより、フォトダイオードＰＤが配置されている領域を覆い、他の領域を露出するレジストパターンＭＳＷ（図５４Ａ参照）が形成される。次に、図５４Ａおよび図５４Ｂに示すように、レジストパターンＭＳＷをエッチングマスクとして、露出している絶縁膜ＳＷＦに異方性エッチング処理が施される。
【００９７】
これにより、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの上面上に位置する絶縁膜ＳＷＦの部分が除去されて、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの側壁面上に残される絶縁膜ＳＷＦの部分により、サイドウォール絶縁膜ＳＷＩが形成される。サイドウォール絶縁膜ＳＷＩはオフセットスペーサ膜ＯＳＳを覆うように形成される。その後、レジストパターンＭＳＷが除去される。
【００９８】
次に、図５５Ａおよび図５５Ｂに示すように、所定の写真製版処理を施すことにより、領域ＲＰＨ、ＲＰＬを露出し、他の領域を覆うレジストパターンＭＰＤＦが形成される。次に、レジストパターンＭＰＤＦ、サイドウォール絶縁膜ＳＷＩ、オフセットスペーサ膜ＯＳＳおよびゲート電極ＰＨＧＥ、ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、領域ＲＰＨにはソース・ドレイン領域ＨＰＤＦが形成され、領域ＲＰＬにはソース・ドレイン領域ＬＰＤＦが形成される。その後、レジストパターンＭＰＤＦが除去される。
【００９９】
次に、図５６Ａおよび図５６Ｂに示すように、所定の写真製版処理を施すことにより、領域ＲＰＴ、ＲＮＨ、ＲＮＬ、ＲＡＴを露出し、他の領域を覆うレジストパターンＭＮＤＦが形成される。次に、レジストパターンＭＮＤＦ、サイドウォール絶縁膜ＳＷＩ、オフセットスペーサ膜ＯＳＳおよびゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、領域ＲＰＴ、ＲＮＨ、ＲＡＴのそれぞれには、ソース・ドレイン領域ＨＮＤＦが形成され、領域ＲＮＬにはソース・ドレイン領域ＬＮＤＦが形成される。また、このとき、画素領域ＲＰＥでは、浮遊拡散領域ＦＤＲが形成される。その後、レジストパターンＭＮＤＦが除去される。
【０１００】
次に、図５７Ａおよび図５７Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、シリサイド化を阻止するシリサイドプロテクション膜ＳＰ１が形成される。次に、図２１Ａ〜図２１Ｃに示す工程と同様の態様で、図５８Ａおよび図５８Ｂに示すように、領域ＲＡＴと所定の一色に対応する画素領域ＲＰＥ（ＲＰＥＣ）を覆い、他の領域を露出するレジストパターンＭＳＰ１が形成される。次に、レジストパターンＭＳＰ１をエッチングマスクとして、ウェットエッチング処理を施すことにより、露出したシリサイドプロテクション膜ＳＰ１が除去される。その後、レジストパターンＭＳＰ１を除去することにより、図５９Ａ、図５９Ｂおよび図５９Ｃに示すように、画素領域ＲＰＥのうち、画素領域ＲＰＥＣに残されたシリサイドプロテクション膜ＳＰ１が露出する。また、第２周辺領域ＲＰＣＡの領域ＲＡＴに残されたシリサイドプロテクション膜ＳＰ１が露出する。
【０１０１】
次に、サリサイド法により、金属シリサイド膜が形成される。図６０Ａおよび図６０Ｂに示すように、画素領域ＲＰＥでは、転送用トランジスタＴＴのゲート電極ＴＧＥの上面の一部および浮遊拡散領域ＦＤＲの表面に金属シリサイド膜ＭＳが形成される。画素トランジスタＲＴＰでは、電界効果型トランジスタＮＨＴのゲート電極ＰＥＧＥの上面およびソース・ドレイン領域ＨＮＤＦの表面に金属シリサイド膜ＭＳが形成される。図６０Ｃに示すように、第１周辺領域ＲＰＣＬでは、ゲート電極ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの上面およびソース・ドレイン領域ＨＮＤＦ、ＨＰＤＦ、ＬＮＤＦ、ＬＰＤＦの表面に金属シリサイド膜ＭＳが形成される。一方、第２周辺領域ＲＰＣＡでは、シリサイドプロテクション膜ＳＰ１が形成されていることによって、金属シリサイド膜は形成されない。
【０１０２】
その後、図２５Ａ、図２５Ｂおよび図２５Ｃに示す工程と同様の工程を経た後、図２６Ａ、図２６Ｂおよび図２６Ｃに示す工程と同様の工程を経て、図６１Ａ、図６１Ｂおよび図６１Ｃに示すように、撮像装置の主要部分が完成する。
【０１０３】
実施の形態３に係る撮像装置の製造方法では、オフセットスペーサ膜ＯＳＳを形成する際には、フォトダイオードＰＤはレジストパターンＭＯＳＥによって覆われている。そして、そのフォトダイオードＰＤを覆う絶縁膜ＯＳＳＦは、除去されることなく残される。これにより、ドライエッチング処理を施すことによってオフセットスペーサ膜が除去される比較例に係る撮像装置と比べて、フォトダイオードＰＤにダメージが生じることがなく、その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
【０１０４】
また、図６１Ｂに示すように、画素領域ＲＰＥでは、オフセットスペーサ膜ＯＳＳ（ＯＳＳＦ）が残されて、反射防止膜として機能するシリサイドプロテクション膜が形成される画素領域ＲＰＥＣと、シリサイドプロテクション膜が形成されない画素領域ＲＰＥＡ、ＲＰＥＢとが配置されている。これにより、光の色（波長）に応じて、フォトダイオードＰＤを覆う膜を透過してフォトダイオードに入射する光の強度（集光率）を調整することができて、画素の感度を所望の感度に合わせることができる。これについては、実施の形態４において、具体的に説明する。
【０１０５】
さらに、実施の形態３に係る撮像装置では、電界効果型トランジスタＮＨＴ、ＰＨＴ、ＮＬＴ、ＰＬＴ、ＮＨＡＴのソース・ドレイン領域ＨＮＤＦ、ＨＰＤＦ、ＬＮＤＦ、ＬＰＤＦは、ゲート電極ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥと、そのゲート電極の側壁面に形成されたオフセットスペーサ膜ＯＳＳおよびサイドウォール絶縁膜ＳＷＩを注入マスクとして形成される（図５５Ｂおよび図５６Ｂ参照）。
【０１０６】
その電界効果型トランジスタＮＨＴ、ＰＨＴ、ＮＬＴ、ＰＬＴ、ＮＨＡＴでは、低電圧により駆動する電界効果型トランジスタＮＬＴ、ＰＬＴのゲート電極ＮＬＧＥ、ＰＬＧＥのゲート長方向の長さは、高電圧により駆動する電界効果型トランジスタＮＨＴ、ＰＨＴ、ＮＨＡＴのゲート電極ＮＨＧＥ、ＰＨＧＥのゲート長方向の長さよりも短く設定されている。このため、電界効果型トランジスタＮＬＴ、ＰＬＴのソース・ドレイン領域ＬＮＤＦ、ＬＰＤＦでは、オフセットスペーサ膜がゲート電極の側壁面に形成されていない場合と比較すると、ゲート長方向の距離が確保されて、電界効果型トランジスタとしての特性変動を抑制することができる。
【０１０７】
実施の形態４
【０１０８】
実施の形態３に係る撮像装置の画素領域では、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明した。ここでは、オフセットスペーサ膜を残し、シリサイドプロテクション膜の膜厚を振り分ける場合について説明する。なお、実施の形態１において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
【０１０９】
図５０Ａおよび図５０Ｂに示す工程から図５６Ａおよび図５６Ｂに示す工程と同様の工程を経た後、画素領域に対してシリサイドプロテクション膜の膜厚の振分けが行われる。図６２Ａおよび図６２Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、一層目のシリサイドプロテクション膜ＳＰ１が形成される。次に、所定の写真製版処理を施すことにより、図６３Ａおよび図６３Ｂに示すように、所定の画素領域ＲＰＥを覆い、他の領域を露出するレジストパターンＭＳＰ１が形成される。
【０１１０】
ここで、実施の形態２の場合と同様に、画素領域ＲＰＥでは、３つの色のうち、所定の一色に対応する画素領域ＲＰＥＢ（図６４参照）に対して一層目のシリサイドプロテクション膜を形成するために、レジストパターンＭＳＰ１は、画素領域ＲＰＥＢを覆い、残りの二色に対応する画素領域ＲＰＥＡ、ＲＰＥＣを露出するように形成される。
【０１１１】
次に、図６４に示すように、レジストパターンＭＳＰ１をエッチングマスクとして、ウェットエッチング処理を施すことにより、露出したシリサイドプロテクション膜ＳＰ１が除去される。このとき、第２周辺領域ＲＰＣＡの領域ＲＡＴを覆うシリサイドプロテクション膜ＳＰ１も除去されることになる。その後、レジストパターンＭＳＰ１を除去される。次に、図６５Ａおよび図６５Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、二層目のシリサイドプロテクション膜ＳＰ２が形成される。
【０１１２】
このとき、図６５Ｃに示すように、画素領域ＲＰＥにおいて、一層目のシリサイドプロテクション膜ＳＰ１が形成された画素領域ＲＰＥＢでは、そのシリサイドプロテクション膜ＳＰ１とゲート電極ＴＧＥ等を覆うように、シリサイドプロテクション膜ＳＰ２が形成される。シリサイドプロテクション膜ＳＰ１が形成されていない画素領域ＲＰＥＡ、ＲＰＥＣでは、絶縁膜ＳＷＦおよびゲート電極ＴＧＥを覆うように、シリサイドプロテクション膜ＳＰ２が形成される。
【０１１３】
次に、所定の写真製版処理を施すことにより、図６６Ａおよび図６６Ｂに示すように、所定の画素領域ＲＰＥと第２周辺領域ＲＰＣＡの領域ＲＡＴを覆い、他の領域を露出するレジストパターンＭＳＰ２が形成される。ここで、図６６Ｃに示すように、画素領域ＲＰＥでは、所定の一色に対応する画素領域ＲＰＥＢに対して二層目のシリサイドプロテクション膜を形成し、他の所定の一色に対応する画素領域ＲＰＥＣに対して一層目のシリサイドプロテクション膜を形成するために、レジストパターンＭＳＰ２は、画素領域ＲＰＥＢ、ＲＰＥＣを覆い、画素領域ＲＰＥＡを露出するように形成される。
【０１１４】
次に、図６７Ａ、図６７Ｂおよび図６７Ｃに示すように、レジストパターンＭＳＰ２をエッチングマスクとして、ウェットエッチング処理を施すことにより、露出したシリサイドプロテクション膜ＳＰ２が除去される。その後、レジストパターンＭＳＰ２を除去することにより、図６８Ａおよび図６８Ｂに示すように、画素領域ＲＰＥおよび領域ＲＡＴに残されたシリサイドプロテクション膜ＳＰ２が露出する。これにより、図６８Ｃに示すように、画素領域ＲＰＥＢでは、二層のシリサイドプロテクション膜ＳＰ１、ＳＰ２が形成され、画素領域ＲＰＥＣでは、一層のシリサイドプロテクション膜ＳＰ２が形成される。また、画素領域ＲＰＥＡでは、シリサイドプロテクション膜は形成されない。こうして、画素領域ＲＰＥに対して、シリサイドプロテクション膜の膜厚が振り分けられることになる。
【０１１５】
次に、サリサイド法により、金属シリサイド膜が形成される。図６９Ａおよび図６９Ｂに示すように、画素領域ＲＰＥでは、転送用トランジスタＴＴのゲート電極ＴＧＥの上面の一部および浮遊拡散領域ＦＤＲの表面に金属シリサイド膜ＭＳが形成される。画素トランジスタＲＴＰでは、電界効果型トランジスタのゲート電極ＰＥＧＥの上面およびソース・ドレイン領域ＨＮＤＦの表面に金属シリサイド膜ＭＳが形成される。図６９Ｃに示すように、第１周辺領域ＲＰＣＬでは、ゲート電極ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの上面およびソース・ドレイン領域ＨＮＤＦ、ＨＰＤＦ、ＬＮＤＦ、ＬＰＤＦの表面に金属シリサイド膜ＭＳが形成される。一方、第２周辺領域ＲＰＣＡでは、シリサイドプロテクション膜ＳＰ２が形成されていることによって、金属シリサイド膜は形成されない。
【０１１６】
その後、図２５Ａ、図２５Ｂおよび図２５Ｃに示す工程と同様の工程を経た後、図２６Ａ、図２６Ｂおよび図２６Ｃに示す工程と同様の工程を経て、図７０Ａ、図７０Ｂおよび図７０Ｃに示すように、撮像装置の主要部分が完成する。
【０１１７】
実施の形態４に係る撮像装置の製造方法では、実施の形態３に係る撮像地の製造方法と同様に、オフセットスペーサ膜ＯＳＳを形成する際には、フォトダイオードＰＤはレジストパターンＭＯＳＥによって覆われている。そして、そのフォトダイオードＰＤを覆う絶縁膜ＯＳＳＦは、除去されることなく残される。これにより、ドライエッチング処理を施すことによってオフセットスペーサ膜が除去される比較例に係る撮像装置と比べて、フォトダイオードＰＤにダメージが生じることがなく、その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
【０１１８】
また、実施の形態４に係る撮像装置の画素領域ＲＰＥでは、オフセットスペーサ膜となる絶縁膜は除去されず残されて、その残された絶縁膜を覆うように反射防止膜として機能するシリサイドプロテクション膜の膜厚が振り分けられている。具体的には、画素領域ＲＰＥでは、相対的に膜厚の厚いシリサイドプロテクション膜ＳＰ１、ＳＰ２が形成された画素領域ＲＰＥＢと、相対的に膜厚の薄いシリサイドプロテクション膜ＳＰ２が形成された画素領域ＲＰＥＣと、シリサイドプロテクション膜が形成されていない画素領域ＲＰＥＡとが配置されている（図７０Ｂ参照）。
【０１１９】
一方、実施の形態３に係る撮像装置の画素領域ＰＲＥでは、オフセットスペーサ膜となる絶縁膜は除去されず残されて、シリサイドプロテクション膜ＳＰ１が形成されている画素領域ＲＰＥＣと、シリサイドプロテクション膜が形成されていない画素領域ＲＰＥＡ、ＲＰＥＢとが配置されている（図６１Ｂ参照）。
【０１２０】
これにより、光の色（波長）に応じて、フォトダイオードＰＤを覆う膜を透過してフォトダイオードに入射する光の強度（集光率）を上げることができる。このことについて、赤色、緑色および青色のうち、一の光を例に挙げ、フォトダイオードを覆う積層膜の透過率とシリサイドプロテクション膜等の膜厚との関係について説明する。
【０１２１】
図７１に示すように、まず、オフセットスペーサ膜ＯＳＳを酸化膜とする。フォトダイオードを覆うサイドウォール絶縁膜ＳＷＩを酸化膜と窒化膜との２層とする。シリサイドプロテクション膜ＳＰを酸化膜とする。ストレスライナー膜ＳＬを酸化膜と窒化膜との２層とする。
【０１２２】
このとき、発明者らによって評価された、フォトダイオードを覆う積層膜の透過率と、シリサイドプロテクション膜（酸化膜）とストレスライナー膜の酸化膜とを合わせた膜厚との関係をグラフに示す。グラフに示すように、シリサイドプロテクション膜等の膜厚に依存して、透過率が変動していることがわかる。
【０１２３】
この結果は、赤色、緑色または青色に分光した光の一例に対するグラフであるが、一例以外の光についても、透過率がシリサイドプロテクション膜等の膜厚に依存して変動することが、発明者らによって確認されている。このことから、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分けること、また、シリサイドプロテクション膜が形成される画素領域では、その膜厚を振り分けることで、たとえば、デジタルカメラ等に求められるスペックに応じた、最適の画素領域を備えた撮像装置を製造することができる。すなわち、シリサイドプロテクション膜の膜厚を調整することによって、画素の感度を上げたり、あるいは、画素の感度が上がり過ぎないように感度を抑えることができ、画素の感度を所望の感度に精度よく合わせることが可能になる。
【０１２４】
さらに、実施の形態４に係る撮像装置では、実施の形態３の場合と同様に、相対的にゲート長方向の長さが短いゲート電極ＮＬＧＥ、ＰＬＧＥを有する電界効果型トランジスタＮＬＴ、ＰＬＴのソース・ドレイン領域ＬＮＤＦ、ＬＰＤＦは、ゲート電極ＮＬＧＥ、ＰＬＧＥと、そのゲート電極の側壁面に形成されたオフセットスペーサ膜ＯＳＳおよびサイドウォール絶縁膜ＳＷＩを注入マスクとして形成される。これにより、電界効果型トランジスタＮＬＴ、ＰＬＴのソース・ドレイン領域ＬＮＤＦ、ＬＰＤＦでは、オフセットスペーサ膜がゲート電極の側壁面に形成されていない場合と比較すると、ゲート長方向の距離が確保されて、電界効果型トランジスタとしての特性変動を抑制することができる。
【０１２５】
実施の形態５
【０１２６】
ここでは、エッチングマスクを用いてオフセットスペーサ膜を除去し、画素領域では、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明する。なお、実施の形態１において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
【０１２７】
まず、図７Ａおよび図７Ｂに示す工程から図１４Ａおよび図１４Ｂに示す工程と同様の工程を経た後、図７２Ａおよび図７２Ｂに示すように、所定の写真製版処理を施すことにより、フォトダイオードＰＤを覆うオフセットスペーサ膜ＯＳＳとなる絶縁膜ＯＳＳＦを露出し、他の領域を覆うレジストパターンＭＯＳＳが形成される。次に、図７３に示すように、そのレジストパターンＭＯＳＳをエッチングマスクとして、ウェットエッチング処理を施すことにより、フォトダイオードＰＤを覆うオフセットスペーサ膜ＯＳＳとなる絶縁膜ＯＳＳＦが除去される。その後、レジストパターンＭＯＳＳが除去される。
【０１２８】
次に、図７４Ａおよび図７４Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥおよびオフセットスペーサ膜ＯＳＳを覆うように、サイドウォール絶縁膜となる絶縁膜ＳＷＦが形成される。次に、フォトダイオードＰＤが配置されている領域を覆い、他の領域を露出するレジストパターンＭＳＷ（図７５Ａ参照）が形成される。次に、図７５Ａおよび図７５Ｂに示すように、レジストパターンＭＳＷをエッチングマスクとして、露出している絶縁膜ＳＷＦに異方性エッチング処理が施される。
【０１２９】
これにより、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの上面上に位置する絶縁膜ＳＷＦの部分が除去されて、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの側壁面上に残される絶縁膜ＳＷＦの部分により、サイドウォール絶縁膜ＳＷＩが形成される。サイドウォール絶縁膜ＳＷＩはオフセットスペーサ膜を覆うように形成される。その後、レジストパターンＭＳＷが除去される。
【０１３０】
次に、図１８Ａおよび図１８Ｂ（図５５Ａおよび図５５Ｂ）に示す工程と同様の工程により、ソース・ドレイン領域ＨＰＤＦ、ＬＰＤＦ（図７６Ｂ参照）が形成される。次に、図１９Ａおよび図１９Ｂ（図５６Ａおよび図５６Ｂ）に示す工程と同様の工程により、ソース・ドレイン領域ＨＮＤＦ、ＬＮＤＦ（図７６Ａおよび図７６Ｂ参照）が形成される。次に、図７６Ａおよび図７６Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、シリサイド化を阻止するシリコン酸化膜等のシリサイドプロテクション膜ＳＰ１が形成される。
【０１３１】
次に、図２１Ａ、図２１Ｂおよび図２１Ｃに示す工程から図２３Ａ、図２３Ｂおよび図２３Ｃに示す工程と同様の工程を経て、図７７Ａ、図７７Ｂおよび図７７Ｃに示すように、画素領域ＲＰＥのうち、画素領域ＲＰＥＣにシリサイドプロテクション膜ＳＰ１が形成される。また、第２周辺領域ＲＰＣＡの領域ＲＡＴにシリサイドプロテクション膜ＳＰ１が形成される。次に、図２４Ａ、図２４Ｂおよび図２４Ｃに示す工程と同様の工程を経て、金属シリサイド膜ＭＳ（図７８Ａ等参照）が形成される。このとき、第２周辺領域ＲＰＣＡでは、シリサイドプロテクション膜ＳＰ１が形成されていることによって、金属シリサイド膜は形成されない。
【０１３２】
その後、図２５Ａ、図２５Ｂおよび図２５Ｃに示す工程と同様の工程を経た後、図２６Ａ、図２６Ｂおよび図２６Ｃに示す工程と同様の工程を経て、図７８Ａ、図７８Ｂおよび図７８Ｃに示すように、撮像装置の主要部分が完成する。
【０１３３】
実施の形態５に係る撮像装置の製造方法では、フォトダイオードＰＤを覆うオフセットスペーサ膜となる絶縁膜ＯＳＳＦは、レジストパターンＭＯＳＳをエッチングマスクとして、ウェットエッチング処理を施すことによって除去される。これにより、実施の形態１において説明したように、フォトダイオードＰＤにダメージが生じることがなく、その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
【０１３４】
また、実施の形態５に係る撮像装置の画素領域ＲＰＥでは、オフセットスペーサ膜となる絶縁膜が除去されて、反射防止膜として機能するシリサイドプロテクション膜が形成される画素領域ＲＰＥＣと、シリサイドプロテクション膜が形成されない画素領域ＲＰＥＡ、ＲＰＥＢとが配置されている。これにより、主として実施の形態２において説明したように、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分けることで、画素の感度を上げたり、あるいは、画素の感度が上がり過ぎないように感度を抑えることができ、画素の感度を所望の感度に精度よく合わせることが可能になる。
【０１３５】
さらに、実施の形態５に係る撮像装置では、実施の形態３の場合と同様に、相対的にゲート長方向の長さが短いゲート電極ＮＬＧＥ、ＰＬＧＥを有する電界効果型トランジスタＮＬＴ、ＰＬＴのソース・ドレイン領域ＬＮＤＦ、ＬＰＤＦは、ゲート電極ＮＬＧＥ、ＰＬＧＥと、そのゲート電極の側壁面に形成されたオフセットスペーサ膜ＯＳＳおよびサイドウォール絶縁膜ＳＷＩを注入マスクとして形成される。これにより、電界効果型トランジスタＮＬＴ、ＰＬＴのソース・ドレイン領域ＬＮＤＦ、ＬＰＤＦでは、オフセットスペーサ膜がゲート電極の側壁面に形成されていない場合と比較すると、ゲート長方向の距離が確保されて、電界効果型トランジスタとしての特性変動を抑制することができる。
【０１３６】
実施の形態６
【０１３７】
実施の形態５に係る撮像装置の画素領域では、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明した。ここでは、エッチングマスクを用いてオフセットスペーサ膜を除去し、画素領域では、シリサイドプロテクション膜の膜厚を振り分ける場合について説明する。なお、実施の形態１において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
【０１３８】
図７２Ａおよび図７２Ｂに示す工程から図７５Ａおよび図７５Ｂに示す工程と同様の工程を経た後、画素領域に対してシリサイドプロテクション膜の膜厚の振分けが行われる。図７９Ａおよび図７９Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、一層目のシリサイドプロテクション膜ＳＰ１が形成される。
【０１３９】
次に、図４０Ａおよび図４０Ｂに示す工程から図４６Ｂおよび図４６Ｃに示す工程と同様の工程を経て、図８０Ａ、図８０Ｂおよび図８０Ｃに示すように、画素領域ＲＰＥＢでは、二層のシリサイドプロテクション膜ＳＰ１、ＳＰ２が形成され、画素領域ＲＰＥＣでは、一層のシリサイドプロテクション膜ＳＰ２が形成される。また、画素領域ＲＰＥＡでは、シリサイドプロテクション膜は形成されない。また、第２周辺領域ＲＰＣＡでは、シリサイドプロテクション膜ＳＰ２が形成される。こうして、画素領域ＲＰＥに対して、シリサイドプロテクション膜の膜厚が振り分けられることになる。
【０１４０】
次に、図２４Ａ、図２４Ｂおよび図２４Ｃに示す工程と同様の工程を経て、金属シリサイド膜ＭＳ（図８１Ａ等参照）が形成される。このとき、第２周辺領域ＲＰＣＡでは、シリサイドプロテクション膜ＳＰ２が形成されていることによって、金属シリサイド膜は形成されない。
【０１４１】
その後、図２５Ａ、図２５Ｂおよび図２５Ｃに示す工程と同様の工程を経た後、図２６Ａ、図２６Ｂおよび図２６Ｃに示す工程と同様の工程を経て、図８１Ａ、図８１Ｂおよび図８１Ｃに示すように、撮像装置の主要部分が完成する。
【０１４２】
実施の形態６に係る撮像装置の製造方法では、実施の形態５の場合と同様に、フォトダイオードＰＤを覆うオフセットスペーサ膜となる絶縁膜ＯＳＳＦは、レジストパターンＭＯＳＳをエッチングマスクとして、ウェットエッチング処理を施すことによって除去される。これにより、実施の形態１において説明したように、フォトダイオードＰＤにダメージが生じることがなく、その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
【０１４３】
また、実施の形態６に係る撮像装置の画素領域ＲＰＥでは、オフセットスペーサ膜となる絶縁膜が除去されて、反射防止膜として機能するシリサイドプロテクション膜の膜厚が振り分けられている。これにより、主として実施の形態２において説明したように、シリサイドプロテクション膜が形成される画素領域では、その膜厚を振り分けることで、画素の感度を上げたり、あるいは、画素の感度が上がり過ぎないように感度を抑えることができ、画素の感度を所望の感度に精度よく合わせることが可能になる。
【０１４４】
さらに、実施の形態６に係る撮像装置では、実施の形態３の場合と同様に、相対的にゲート長方向の長さが短いゲート電極ＮＬＧＥ、ＰＬＧＥを有する電界効果型トランジスタＮＬＴ、ＰＬＴのソース・ドレイン領域ＬＮＤＦ、ＬＰＤＦは、ゲート電極ＮＬＧＥ、ＰＬＧＥと、そのゲート電極の側壁面に形成されたオフセットスペーサ膜ＯＳＳおよびサイドウォール絶縁膜ＳＷＩを注入マスクとして形成される。これにより、電界効果型トランジスタＮＬＴ、ＰＬＴのソース・ドレイン領域ＬＮＤＦ、ＬＰＤＦでは、オフセットスペーサ膜がゲート電極の側壁面に形成されていない場合と比較すると、ゲート長方向の距離が確保されて、電界効果型トランジスタとしての特性変動を抑制することができる。
【０１４５】
実施の形態７
【０１４６】
ここでは、画素領域等にオフセットスペーサ膜を残し、その残されたオフセットスペーサ膜を全面ウェットエッチング処理によって除去し、画素領域では、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明する。なお、実施の形態１において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
【０１４７】
図７Ａおよび図７Ｂに示す工程から図１１Ａおよび図１１Ｂに示す工程と同様の工程を経て、図８２Ａおよび図８２Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥを覆うように、オフセットスペーサ膜となる絶縁膜ＯＳＳＦが形成される。
【０１４８】
次に、所定の写真製版処理を施すことにより、画素領域ＲＰＥおよび画素トランジスタ領域ＲＰＴを覆い、他の領域を露出するレジストパターンＭＯＳＥ（図８３Ａ参照）が形成される。次に、図８３Ａおよび図８３Ｂに示すように、レジストパターンＭＯＳＥをエッチングマスクとして、露出している絶縁膜ＯＳＳＦに異方性エッチング処理が施される。これにより、ゲート電極ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの上面上に位置する絶縁膜ＯＳＳＦの部分が除去されて、ゲート電極ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの側壁面上に残される絶縁膜ＯＳＳＦの部分により、オフセットスペーサ膜ＯＳＳが形成される。その後、レジストパターンＭＯＳＥが除去される。
【０１４９】
次に、図８４Ａおよび図８４Ｂに示すように、所定の写真製版処理を施すことにより、領域ＲＮＬを露出し、他の領域を覆うレジストパターンＭＬＮＬが形成される。次に、レジストパターンＭＬＮＬ、オフセットスペーサ膜ＯＳＳおよびゲート電極ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、露出した領域ＲＮＬにエクステンション領域ＬＮＬＤが形成される。その後、レジストパターンＭＬＮＬが除去される。
【０１５０】
次に、所定の写真製版処理を施すことにより、図８５Ａおよび図８５Ｂに示すように、領域ＲＰＬを露出し、他の領域を覆うレジストパターンＭＬＰＬが形成される。次に、そのレジストパターンＭＬＰＬ、オフセットスペーサ膜ＯＳＳおよびゲート電極ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、露出した領域ＲＰＬにエクステンション領域ＬＰＬＤが形成される。その後、レジストパターンＭＬＰＬが除去される。
【０１５１】
次に、図８６Ａおよび図８６Ｂに示すように、半導体基板ＳＵＢの全面にウェットエッチング処理を施すことにより、画素領域ＲＰＥおよび画素トランジスタ領域ＲＰＴを覆うオフセットスペーサ膜ＯＳＳ（絶縁膜ＯＳＳＦ）およびゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの側壁面に形成されたオフセットスペーサ膜ＯＳＳが除去される。
【０１５２】
次に、図１６Ａおよび図１６Ｂに示す工程から図１９Ａおよび図１９Ｂに示す工程と同様の工程を経た後、図８７Ａおよび図８７Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、シリサイドプロテクション膜ＳＰ１が形成される。
【０１５３】
次に、図２１Ａ、図２１Ｂおよび図２１Ｃに示す工程から図２３Ａ、図２３Ｂおよび図２３Ｃに示す工程と同様の工程を経て、図８８Ａ、図８８Ｂおよび図８８Ｃに示すように、画素領域ＲＰＥのうち、画素領域ＲＰＥＣにシリサイドプロテクション膜ＳＰ１が形成される。また、第２周辺領域ＲＰＣＡの領域ＲＡＴにシリサイドプロテクション膜ＳＰ１が形成される。次に、図２４Ａ、図２４Ｂおよび図２４Ｃに示す工程と同様の工程を経て、金属シリサイド膜ＭＳ（図８９Ａ等参照）が形成される。このとき、第２周辺領域ＲＰＣＡでは、シリサイドプロテクション膜ＳＰ１が形成されていることによって、金属シリサイド膜は形成されない。
【０１５４】
その後、図２５Ａ、図２５Ｂおよび図２５Ｃに示す工程と同様の工程を経た後、図２６Ａ、図２６Ｂおよび図２６Ｃに示す工程と同様の工程を経て、図８９Ａ、図８９Ｂおよび図８９Ｃに示すように、撮像装置の主要部分が完成する。
【０１５５】
実施の形態７に係る撮像装置の製造方法では、画素領域ＲＰＥおよび画素トランジスタ領域ＲＰＴを覆うオフセットスペーサ膜となる絶縁膜ＯＳＳＦは、オフセットスペーサ膜ＯＳＳとともに、全面ウェットエッチング処理を施すことによって除去される（図８７Ａおよび図８７Ｂ参照）。これにより、実施の形態１において説明したように、フォトダイオードＰＤにダメージが生じることがなく、その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
【０１５６】
また、実施の形態７に係る撮像装置の画素領域ＲＰＥでは、オフセットスペーサ膜となる絶縁膜が除去されて、反射防止膜として機能するシリサイドプロテクション膜が形成される画素領域ＲＰＥＣと、シリサイドプロテクション膜が形成されない画素領域ＲＰＥＡ、ＲＰＥＢとが配置されている。これにより、主として実施の形態２において説明したように、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分けることで、画素の感度を上げたり、あるいは、画素の感度が上がり過ぎないように感度を抑えることができ、画素の感度を所望の感度に精度よく合わせることが可能になる。
【０１５７】
実施の形態８
【０１５８】
実施の形態７に係る撮像装置の画素領域では、シリサイドプロテクション膜を形成する画素領域と、シリサイドプロテクション膜を形成しない画素領域とに振り分ける場合について説明した。ここでは、画素領域等にオフセットスペーサ膜を残し、その残されたオフセットスペーサ膜を全面ウェットエッチング処理によって除去し、画素領域では、画素領域では、シリサイドプロテクション膜の膜厚を振り分ける場合について説明する。なお、実施の形態１において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
【０１５９】
図８２Ａおよび図８２Ｂに示す工程から図８６Ａおよび図８６Ｂに示す工程と同様の工程を経た後、画素領域に対してシリサイドプロテクション膜の膜厚の振分けが行われる。図９０Ａおよび図９０Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、一層目のシリサイドプロテクション膜ＳＰ１が形成される。
【０１６０】
次に、図４０Ａおよび図４０Ｂに示す工程から図４６Ｂおよび図４６Ｃに示す工程と同様の工程を経て、図９１Ａ、図９１Ｂおよび図９１Ｃに示すように、画素領域ＲＰＥＢでは、二層のシリサイドプロテクション膜ＳＰ１、ＳＰ２が形成され、画素領域ＲＰＥＣでは、一層のシリサイドプロテクション膜ＳＰ２が形成される。また、画素領域ＲＰＥＡでは、シリサイドプロテクション膜は形成されない。また、第２周辺領域ＲＰＣＡでは、シリサイドプロテクション膜ＳＰ２が形成される。こうして、画素領域ＲＰＥに対して、シリサイドプロテクション膜の膜厚が振り分けられることになる。
【０１６１】
次に、図２４Ａ、図２４Ｂおよび図２４Ｃに示す工程と同様の工程を経て、金属シリサイド膜ＭＳ（図９２Ａ等参照）が形成される。このとき、第２周辺領域ＲＰＣＡでは、シリサイドプロテクション膜ＳＰ２が形成されていることによって、金属シリサイド膜は形成されない。
【０１６２】
その後、図２５Ａ、図２５Ｂおよび図２５Ｃに示す工程と同様の工程を経た後、図２６Ａ、図２６Ｂおよび図２６Ｃに示す工程と同様の工程を経て、図９２Ａ、図９２Ｂおよび図９２Ｃに示すように、撮像装置の主要部分が完成する。
【０１６３】
実施の形態８に係る撮像装置の製造方法では、実施の形態７の場合と同様に、画素領域ＲＰＥおよび画素トランジスタ領域ＲＰＴを覆うオフセットスペーサ膜となる絶縁膜ＯＳＳＦは、オフセットスペーサ膜ＯＳＳとともに、全面ウェットエッチング処理を施すことによって除去される（図８６Ａおよび図８６Ｂ参照）。これにより、実施の形態１において説明したように、フォトダイオードＰＤにダメージが生じることがなく、その結果、撮像装置では、ダメージに起因する暗電流を低減することができる。
【０１６４】
また、実施の形態８に係る撮像装置の画素領域ＲＰＥでは、オフセットスペーサ膜となる絶縁膜が除去されて、反射防止膜として機能するシリサイドプロテクション膜の膜厚が振り分けられている。これにより、主として実施の形態２において説明したように、シリサイドプロテクション膜が形成される画素領域では、その膜厚を振り分けることで、画素の感度を上げたり、あるいは、画素の感度が上がり過ぎないように感度を抑えることができ、画素の感度を所望の感度に精度よく合わせることが可能になる。
【０１６５】
実施の形態９
【０１６６】
各実施の形態では、サイドウォール絶縁膜として、二層からなるサイドウォール絶縁膜を例に挙げて説明した。ここでは、実施の形態１に係る撮像装置の製造方法において、サイドウォール絶縁膜として、三層からなるサイドウォール絶縁膜を形成する場合について説明する。なお、実施の形態１において説明した撮像装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
【０１６７】
図７Ａおよび図７Ｂに示す工程から図１１Ａおよび図１１Ｂに示す工程と同様の工程を経て、図９３Ａおよび図９３Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥを覆うように、オフセットスペーサ膜となる絶縁膜ＯＳＳＦが形成される。次に、所定の写真製版処理を施すことにより、フォトダイオードＰＤが配置されている領域を覆い、他の領域を露出するレジストパターンＭＯＳＥ（図９４Ａ参照）が形成される。次に、図９４Ａおよび図９４Ｂに示すように、レジストパターンＭＯＳＥをエッチングマスクとして、露出している絶縁膜ＯＳＳＦに異方性エッチング処理を施すことにより、オフセットスペーサ膜ＯＳＳが形成される。その後、レジストパターンＭＯＳＥが除去される。
【０１６８】
次に、図９５Ａおよび図９５Ｂに示すように、所定の写真製版処理を施すことにより、領域ＲＮＬを露出し、他の領域を覆うレジストパターンＭＬＮＬが形成される。次に、レジストパターンＭＬＮＬ、オフセットスペーサ膜ＯＳＳおよびゲート電極ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、露出した領域ＲＮＬにエクステンション領域ＬＮＬＤが形成される。その後、レジストパターンＭＬＮＬが除去される。
【０１６９】
次に、所定の写真製版処理を施すことにより、図９６Ａおよび図９６Ｂに示すように、領域ＲＰＬを露出し、他の領域を覆うレジストパターンＭＬＰＬが形成される。次に、そのレジストパターンＭＬＰＬ、オフセットスペーサ膜ＯＳＳおよびゲート電極ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、露出した領域ＲＰＬにエクステンション領域ＬＰＬＤが形成される。その後、レジストパターンＭＬＰＬが除去される。
【０１７０】
次に、図９７Ａおよび図９７Ｂに示すように、半導体基板ＳＵＢの全面にウェットエッチング処理を施すことにより、フォトダイオードＰＤを覆うオフセットスペーサ膜ＯＳＳ（絶縁膜ＯＳＳＦ）およびゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの側壁面に形成されたオフセットスペーサ膜ＯＳＳが除去される。
【０１７１】
次に、図９８Ａおよび図９８Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥを覆うように、サイドウォール絶縁膜となる絶縁膜が形成される。その絶縁膜として、酸化膜ＳＷＦ１、窒化膜ＳＷＦ２および酸化膜ＳＷＦ３を順次積層させた三層からなる絶縁膜が形成される。次に、フォトダイオードＰＤが配置されている領域を覆い、他の領域を露出するレジストパターンＭＳＷ（図９９Ａ参照）が形成される。
【０１７２】
次に、図９９Ａおよび図９９Ｂに示すように、レジストパターンＭＳＷをエッチングマスクとして、露出している絶縁膜ＳＷＦ３、ＳＷＦ２、ＳＷＦ１に異方性エッチング処理を施すことにより、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥの側壁面上に、サイドウォール絶縁膜ＳＷＩ１、ＳＷＩ２、ＳＷＩ３が形成される。その後、レジストパターンＭＳＷが除去される。
【０１７３】
次に、図１００Ａおよび図１００Ｂに示すように、所定の写真製版処理を施すことにより、領域ＲＰＨ、ＲＰＬを露出し、他の領域を覆うレジストパターンＭＰＤＦが形成される。次に、レジストパターンＭＰＤＦ、サイドウォール絶縁膜ＳＷＩ１〜ＳＷＩ３およびゲート電極ＰＨＧＥ、ＰＬＧＥを注入マスクとして、ｐ型の不純物を注入することにより、領域ＲＰＨにはソース・ドレイン領域ＨＰＤＦが形成され、領域ＲＰＬにはソース・ドレイン領域ＬＰＤＦが形成される。その後、レジストパターンＭＰＤＦが除去される。
【０１７４】
次に、図１０１Ａおよび図１０１Ｂに示すように、所定の写真製版処理を施すことにより、領域ＲＰＴ、ＲＮＨ、ＲＮＬ、ＲＡＴを露出し、他の領域を覆うレジストパターンＭＮＤＦが形成される。次に、レジストパターンＭＮＤＦ、サイドウォール絶縁膜ＳＷＩ１〜ＳＷＩ３およびゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＮＬＧＥを注入マスクとして、ｎ型の不純物を注入することにより、領域ＲＰＴ、ＲＮＨ、ＲＡＴのそれぞれには、ソース・ドレイン領域ＨＮＤＦが形成され、領域ＲＮＬにはソース・ドレイン領域ＬＮＤＦが形成される。また、このとき、画素領域ＲＰＥでは、浮遊拡散領域ＦＤＲが形成される。その後、レジストパターンＭＮＤＦが除去される。
【０１７５】
次に、半導体基板ＳＵＢの全面にウェットエッチング処理が施される。これにより、図１０２Ａおよび図１０２Ｂに示すように、三層からなるサイドウォール絶縁膜ＳＷＩ１〜ＳＷＩ３のうち、最上層に位置するサイドウォール絶縁膜ＳＷＩ３が除去される。ここで、最上層のサイドウォール絶縁膜ＳＷＩ３を除去することで、二層からなるサイドウォール絶縁膜を形成した場合と実質的に同じ構造になる。
【０１７６】
次に、図１０３Ａおよび図１０３Ｂに示すように、ゲート電極ＴＧＥ、ＰＥＧＥ、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ等を覆うように、シリサイド化を阻止するシリコン酸化膜等のシリサイドプロテクション膜ＳＰ１が形成される。次に、図２１Ａ、図２１Ｂおよび図２１Ｃに示す工程から図２６Ａ、図２６Ｂおよび図２６Ｃに示す工程と同様の工程を経て、図１０４Ａおよび図１０４Ｂに示すように、撮像装置の主要部分が完成する。
【０１７７】
実施の形態９に係る撮像装置の製造方法では、実施の形態１において説明したダメージに起因する暗電流を低減することができる効果と、最適の画素領域を備えた撮像装置を製造することができる効果に加えて、次のような効果が得られる。
【０１７８】
まず、図１０５の上段に示すように、比較例に係る撮像装置における、たとえば、転送用トランジスタＣＴＴでは、ゲート電極ＣＴＧＥの側壁面にオフセットスペーサ膜ＣＯＳＳが残される。そのオフセットスペーサ膜ＣＯＳＳを覆うように、ゲート電極ＣＴＧＥの側壁面にサイドウォール絶縁膜ＣＳＷＩが形成されている。サイドウォール絶縁膜ＣＳＷＩは、サイドウォール絶縁膜ＣＳＷＩ１とサイドウォール絶縁膜ＣＳＷＩ２の二層からなる。
【０１７９】
転送用トランジスタＣＴＴの浮遊拡散領域ＣＦＤＲは、ゲート電極ＣＴＧＥ、オフセットスペーサ膜ＣＯＳＳおよびサイドウォール絶縁膜ＣＳＷＩを注入マスクとして形成される。このとき、ゲート電極ＣＴＧＥの側壁面の直下の位置から浮遊拡散領域ＣＦＤＲまでの距離（長さ）を距離ＤＣとする。
【０１８０】
次に、図１０５の中段に示すように、実施の形態１に係る撮像装置における転送用トランジスタＴＴでは、ゲート電極ＴＧＥの側壁面には、オフセットスペーサ膜は残されず、サイドウォール絶縁膜ＳＷＩが形成される。サイドウォール絶縁膜ＳＷＩは、サイドウォール絶縁膜ＳＷＩ１とサイドウォール絶縁膜ＳＷＩ２の二層からなる。転送用トランジスタＴＴの浮遊拡散領域ＦＤＲは、ゲート電極ＴＧＥおよびサイドウォール絶縁膜ＳＷＩを注入マスクとして形成される。このとき、ゲート電極ＴＧＥの側壁面の直下の位置から浮遊拡散領域ＦＤＲまでの距離（長さ）を距離Ｄ１とする。
【０１８１】
次に、図１０５の下段に示すように、実施の形態９に係る撮像装置における転送用トランジスタＴＴでは、ゲート電極ＴＧＥの側壁面には、オフセットスペーサ膜は残されず、サイドウォール絶縁膜ＳＷＩが形成される。サイドウォール絶縁膜ＳＷＩは、サイドウォール絶縁膜ＳＷＩ１、サイドウォール絶縁膜ＳＷＩ２およびサイドウォール絶縁膜ＳＷＩ３の三層からなる。転送用トランジスタＴＴの浮遊拡散領域ＦＤＲは、ゲート電極ＴＧＥおよびサイドウォール絶縁膜ＳＷＩを注入マスクとして形成される。このとき、ゲート電極ＴＧＥの側壁面の直下の位置から浮遊拡散領域ＦＤＲまでの距離（長さ）を距離Ｄ２とする。
【０１８２】
そうすると、距離Ｄ１は、オフセットスペーサ膜が除去されている分、比較例における距離ＤＣよりも短くなる。一方、距離Ｄ２は、オフセットスペーサ膜が除去されているものの、サイドウォール絶縁膜ＳＷＩが三層からなることで、距離Ｄ１よりも長くなる。これにより、実施の形態９に係る撮像装置では、ゲート電極ＴＧＥの側壁面の直下の位置から浮遊拡散領域ＦＤＲまでの距離（長さ）が確保されて、転送用トランジスタＴＴのトランジスタ特性の変動を抑制することができる。
【０１８３】
なお、ここでは、転送用ゲート電極を例に挙げて説明したが、オフセットスペーサ膜が除去される他の電界効果型トランジスタについても、同様に、トランジスタ特性の変動を抑制することができる。また、実施の形態１の製造方法をベースとして説明したが、当該製造方法に限られず、オフセットスペーサ膜が除去される撮像装置の製造方法に適用することができる。
【０１８４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１８５】
ＩＳ  撮像装置、ＰＥ  画素、ＰＥＡ  画素Ａ、ＰＥＢ  画素Ｂ、ＰＥＣ  画素Ｃ、ＶＳＣ  垂直走査回路、ＨＳＣ  水平走査回路、ＰＤ  フォトダイオード、ＮＲ  ｎ型領域、ＰＲ  ｐ型領域、ＶＴＣ  電圧変換回路、ＲＣ  列回路、ＴＴ  転送用トランジスタ、ＴＧＥ  ゲート電極、ＦＤＲ  浮遊拡散領域、ＲＴ  リセット用トランジスタ、ＲＧＥ  ゲート電極、ＡＴ  増幅用トランジスタ、ＡＧＥ  ゲート電極、ＳＴ  選択用トランジスタ、ＳＧＥ  ゲート電極、ＰＥＧＥ  ゲート電極、ＳＵＢ  半導体基板、ＥＩ  素子分離絶縁膜、ＥＦ１、ＥＦ２、ＥＦ３、ＥＦ４  素子形成領域、ＲＰＥ、ＲＰＥＡ、ＲＰＥＢ、ＲＰＥＣ  画素領域、ＲＰＴ  画素トランジスタ領域、ＲＰＣＬ  第１周辺領域、ＲＰＣＡ  第２周辺領域、ＲＮＨ、ＲＰＨ、ＲＮＬ、ＲＰＬ、ＲＡＴ  領域、ＮＨＴ、ＰＨＴ、ＮＬＴ、ＰＬＴ、ＮＨＡＴ  電界効果型トランジスタ、ＰＰＷＬ、ＰＰＷＨ  Ｐウェル、ＨＰＷ  Ｐウェル、ＨＮＷ  Ｎウェル、ＬＰＷ  Ｐウェル、ＬＮＷ  Ｎウェル、ＧＩＣ、ＧＩＮ  ゲート絶縁膜、ＮＨＧＥ、ＰＨＧＥ、ＮＬＧＥ、ＰＬＧＥ、ＰＥＧＥ  ゲート電極、ＨＮＬＤ、ＨＰＬＤ  エクステンション領域、ＯＳＳ  オフセットスペーサ膜、ＬＮＬＤ、ＬＰＬＤ  エクステンション領域、ＳＷＦ  絶縁膜、ＳＷＩ  サイドウォール絶縁膜、ＳＷＦ１、ＳＷＦ２、ＳＷＦ３  絶縁膜、ＳＷＩ１、ＳＷＩ２、ＳＷＩ３  サイドウォール絶縁膜、ＨＰＤＦ、ＬＰＤＦ、ＨＮＤＦ、ＬＮＤＦ  ソース・ドレイン領域、ＳＰ１、ＳＰ２  シリサイドプロテクション膜、ＭＳ  金属シリサイド膜、ＳＬ  ストレスライナー膜、ＩＦ１  第１層間絶縁膜、ＣＨ  コンタクトホール、ＣＰ  コンタクトプラグ、Ｍ１  第１配線、ＩＦ２  第２層間絶縁膜、Ｖ１  第１ヴィア、Ｍ２  第２配線、ＩＦ３  第３層間絶縁膜、Ｖ２  第２ヴィア、Ｍ３  第３配線、ＩＦ４  第４層間絶縁膜、ＳＮＩ  絶縁膜、ＣＦ  カラーフィルター、ＭＬ  マイクロレンズ、ＭＨＮＬ、ＭＨＰＬ、ＭＯＳＥ、ＭＯＳＳ、ＭＬＮＬ、ＭＬＰＬ、ＭＳＷ、ＭＰＤＦ、ＭＮＤＦ、ＭＳＰ１、ＭＳＰ２  レジストパターン。
【図１】
2014068634.tif 000003
【図２】
2014068634.tif 000004
【図３】
2014068634.tif 000005
【図４】
2014068634.tif 000006
【図５】
2014068634.tif 000007
【図６】
2014068634.tif 000008
【図７Ａ】
2014068634.tif 000009
【図７Ｂ】
2014068634.tif 000010
【図８Ａ】
2014068634.tif 000011
【図８Ｂ】
2014068634.tif 000012
【図９Ａ】
2014068634.tif 000013
【図９Ｂ】
2014068634.tif 000014
【図１０Ａ】
2014068634.tif 000015
【図１０Ｂ】
2014068634.tif 000016
【図１１Ａ】
2014068634.tif 000017
【図１１Ｂ】
2014068634.tif 000018
【図１２Ａ】
2014068634.tif 000019
【図１２Ｂ】
2014068634.tif 000020
【図１３Ａ】
2014068634.tif 000021
【図１３Ｂ】
2014068634.tif 000022
【図１４Ａ】
2014068634.tif 000023
【図１４Ｂ】
2014068634.tif 000024
【図１５Ａ】
2014068634.tif 000025
【図１５Ｂ】
2014068634.tif 000026
【図１６Ａ】
2014068634.tif 000027
【図１６Ｂ】
2014068634.tif 000028
【図１７Ａ】
2014068634.tif 000029
【図１７Ｂ】
2014068634.tif 000030
【図１８Ａ】
2014068634.tif 000031
【図１８Ｂ】
2014068634.tif 000032
【図１９Ａ】
2014068634.tif 000033
【図１９Ｂ】
2014068634.tif 000034
【図２０Ａ】
2014068634.tif 000035
【図２０Ｂ】
2014068634.tif 000036
【図２１Ａ】
2014068634.tif 000037
【図２１Ｂ】
2014068634.tif 000038
【図２１Ｃ】
2014068634.tif 000039
【図２２】
2014068634.tif 000040
【図２３Ａ】
2014068634.tif 000041
【図２３Ｂ】
2014068634.tif 000042
【図２３Ｃ】
2014068634.tif 000043
【図２４Ａ】
2014068634.tif 000044
【図２４Ｂ】
2014068634.tif 000045
【図２４Ｃ】
2014068634.tif 000046
【図２５Ａ】
2014068634.tif 000047
【図２５Ｂ】
2014068634.tif 000048
【図２５Ｃ】
2014068634.tif 000049
【図２６Ａ】
2014068634.tif 000050
【図２６Ｂ】
2014068634.tif 000051
【図２６Ｃ】
2014068634.tif 000052
【図２７Ａ】
2014068634.tif 000053
【図２７Ｂ】
2014068634.tif 000054
【図２８Ａ】
2014068634.tif 000055
【図２８Ｂ】
2014068634.tif 000056
【図２９Ａ】
2014068634.tif 000057
【図２９Ｂ】
2014068634.tif 000058
【図３０Ａ】
2014068634.tif 000059
【図３０Ｂ】
2014068634.tif 000060
【図３１Ａ】
2014068634.tif 000061
【図３１Ｂ】
2014068634.tif 000062
【図３２Ａ】
2014068634.tif 000063
【図３２Ｂ】
2014068634.tif 000064
【図３３Ａ】
2014068634.tif 000065
【図３３Ｂ】
2014068634.tif 000066
【図３４Ａ】
2014068634.tif 000067
【図３４Ｂ】
2014068634.tif 000068
【図３５Ａ】
2014068634.tif 000069
【図３５Ｂ】
2014068634.tif 000070
【図３６Ａ】
2014068634.tif 000071
【図３６Ｂ】
2014068634.tif 000072
【図３７Ａ】
2014068634.tif 000073
【図３７Ｂ】
2014068634.tif 000074
【図３８Ａ】
2014068634.tif 000075
【図３８Ｂ】
2014068634.tif 000076
【図３９Ａ】
2014068634.tif 000077
【図３９Ｂ】
2014068634.tif 000078
【図４０Ａ】
2014068634.tif 000079
【図４０Ｂ】
2014068634.tif 000080
【図４０Ｃ】
2014068634.tif 000081
【図４１】
2014068634.tif 000082
【図４２Ａ】
2014068634.tif 000083
【図４２Ｂ】
2014068634.tif 000084
【図４３Ａ】
2014068634.tif 000085
【図４３Ｂ】
2014068634.tif 000086
【図４３Ｃ】
2014068634.tif 000087
【図４４Ａ】
2014068634.tif 000088
【図４４Ｂ】
2014068634.tif 000089
【図４４Ｃ】
2014068634.tif 000090
【図４５】
2014068634.tif 000091
【図４６Ａ】
2014068634.tif 000092
【図４６Ｂ】
2014068634.tif 000093
【図４６Ｃ】
2014068634.tif 000094
【図４７Ａ】
2014068634.tif 000095
【図４７Ｂ】
2014068634.tif 000096
【図４７Ｃ】
2014068634.tif 000097
【図４８Ａ】
2014068634.tif 000098
【図４８Ｂ】
2014068634.tif 000099
【図４８Ｃ】
2014068634.tif 000100
【図４９】
2014068634.tif 000101
【図５０Ａ】
2014068634.tif 000102
【図５０Ｂ】
2014068634.tif 000103
【図５１Ａ】
2014068634.tif 000104
【図５１Ｂ】
2014068634.tif 000105
【図５２Ａ】
2014068634.tif 000106
【図５２Ｂ】
2014068634.tif 000107
【図５３Ａ】
2014068634.tif 000108
【図５３Ｂ】
2014068634.tif 000109
【図５４Ａ】
2014068634.tif 000110
【図５４Ｂ】
2014068634.tif 000111
【図５５Ａ】
2014068634.tif 000112
【図５５Ｂ】
2014068634.tif 000113
【図５６Ａ】
2014068634.tif 000114
【図５６Ｂ】
2014068634.tif 000115
【図５７Ａ】
2014068634.tif 000116
【図５７Ｂ】
2014068634.tif 000117
【図５８Ａ】
2014068634.tif 000118
【図５８Ｂ】
2014068634.tif 000119
【図５９Ａ】
2014068634.tif 000120
【図５９Ｂ】
2014068634.tif 000121
【図５９Ｃ】
2014068634.tif 000122
【図６０Ａ】
2014068634.tif 000123
【図６０Ｂ】
2014068634.tif 000124
【図６０Ｃ】
2014068634.tif 000125
【図６１Ａ】
2014068634.tif 000126
【図６１Ｂ】
2014068634.tif 000127
【図６１Ｃ】
2014068634.tif 000128
【図６２Ａ】
2014068634.tif 000129
【図６２Ｂ】
2014068634.tif 000130
【図６３Ａ】
2014068634.tif 000131
【図６３Ｂ】
2014068634.tif 000132
【図６４】
2014068634.tif 000133
【図６５Ａ】
2014068634.tif 000134
【図６５Ｂ】
2014068634.tif 000135
【図６５Ｃ】
2014068634.tif 000136
【図６６Ａ】
2014068634.tif 000137
【図６６Ｂ】
2014068634.tif 000138
【図６６Ｃ】
2014068634.tif 000139
【図６７Ａ】
2014068634.tif 000140
【図６７Ｂ】
2014068634.tif 000141
【図６７Ｃ】
2014068634.tif 000142
【図６８Ａ】
2014068634.tif 000143
【図６８Ｂ】
2014068634.tif 000144
【図６８Ｃ】
2014068634.tif 000145
【図６９Ａ】
2014068634.tif 000146
【図６９Ｂ】
2014068634.tif 000147
【図６９Ｃ】
2014068634.tif 000148
【図７０Ａ】
2014068634.tif 000149
【図７０Ｂ】
2014068634.tif 000150
【図７０Ｃ】
2014068634.tif 000151
【図７１】
2014068634.tif 000152
【図７２Ａ】
2014068634.tif 000153
【図７２Ｂ】
2014068634.tif 000154
【図７３】
2014068634.tif 000155
【図７４Ａ】
2014068634.tif 000156
【図７４Ｂ】
2014068634.tif 000157
【図７５Ａ】
2014068634.tif 000158
【図７５Ｂ】
2014068634.tif 000159
【図７６Ａ】
2014068634.tif 000160
【図７６Ｂ】
2014068634.tif 000161
【図７７Ａ】
2014068634.tif 000162
【図７７Ｂ】
2014068634.tif 000163
【図７７Ｃ】
2014068634.tif 000164
【図７８Ａ】
2014068634.tif 000165
【図７８Ｂ】
2014068634.tif 000166
【図７８Ｃ】
2014068634.tif 000167
【図７９Ａ】
2014068634.tif 000168
【図７９Ｂ】
2014068634.tif 000169
【図８０Ａ】
2014068634.tif 000170
【図８０Ｂ】
2014068634.tif 000171
【図８０Ｃ】
2014068634.tif 000172
【図８１Ａ】
2014068634.tif 000173
【図８１Ｂ】
2014068634.tif 000174
【図８１Ｃ】
2014068634.tif 000175
【図８２Ａ】
2014068634.tif 000176
【図８２Ｂ】
2014068634.tif 000177
【図８３Ａ】
2014068634.tif 000178
【図８３Ｂ】
2014068634.tif 000179
【図８４Ａ】
2014068634.tif 000180
【図８４Ｂ】
2014068634.tif 000181
【図８５Ａ】
2014068634.tif 000182
【図８５Ｂ】
2014068634.tif 000183
【図８６Ａ】
2014068634.tif 000184
【図８６Ｂ】
2014068634.tif 000185
【図８７Ａ】
2014068634.tif 000186
【図８７Ｂ】
2014068634.tif 000187
【図８８Ａ】
2014068634.tif 000188
【図８８Ｂ】
2014068634.tif 000189
【図８８Ｃ】
2014068634.tif 000190
【図８９Ａ】
2014068634.tif 000191
【図８９Ｂ】
2014068634.tif 000192
【図８９Ｃ】
2014068634.tif 000193
【図９０Ａ】
2014068634.tif 000194
【図９０Ｂ】
2014068634.tif 000195
【図９１Ａ】
2014068634.tif 000196
【図９１Ｂ】
2014068634.tif 000197
【図９１Ｃ】
2014068634.tif 000198
【図９２Ａ】
2014068634.tif 000199
【図９２Ｂ】
2014068634.tif 000200
【図９２Ｃ】
2014068634.tif 000201
【図９３Ａ】
2014068634.tif 000202
【図９３Ｂ】
2014068634.tif 000203
【図９４Ａ】
2014068634.tif 000204
【図９４Ｂ】
2014068634.tif 000205
【図９５Ａ】
2014068634.tif 000206
【図９５Ｂ】
2014068634.tif 000207
【図９６Ａ】
2014068634.tif 000208
【図９６Ｂ】
2014068634.tif 000209
【図９７Ａ】
2014068634.tif 000210
【図９７Ｂ】
2014068634.tif 000211
【図９８Ａ】
2014068634.tif 000212
【図９８Ｂ】
2014068634.tif 000213
【図９９Ａ】
2014068634.tif 000214
【図９９Ｂ】
2014068634.tif 000215
【図１００Ａ】
2014068634.tif 000216
【図１００Ｂ】
2014068634.tif 000217
【図１０１Ａ】
2014068634.tif 000218
【図１０１Ｂ】
2014068634.tif 000219
【図１０２Ａ】
2014068634.tif 000220
【図１０２Ｂ】
2014068634.tif 000221
【図１０３Ａ】
2014068634.tif 000222
【図１０３Ｂ】
2014068634.tif 000223
【図１０４Ａ】
2014068634.tif 000224
【図１０４Ｂ】
2014068634.tif 000225
【図１０５】
2014068634.tif 000226
【手続補正書】
【提出日】平成27年4月15日(2015.4.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光電変換部、前記光電変換部において生成された電荷を転送する転送用トランジスタおよび前記電荷を信号として処理する第１周辺トランジスタを有する撮像装置の製造方法であって、
半導体基板に素子分離絶縁膜を形成することにより、前記光電変換部および前記転送用トランジスタが形成される画素領域、ならびに、前記第１周辺トランジスタが形成される第１周辺領域を含む、素子形成領域を規定する工程と、
前記画素領域に前記転送用トランジスタの転送ゲート電極を形成するとともに、前記第１周辺領域に前記第１周辺トランジスタの第１周辺ゲート電極を形成する工程を含む、ゲート電極を形成する工程と、
前記転送ゲート電極を挟んで、一方の側に位置する前記画素領域の部分に光電変換部を形成する工程と、
前記素子形成領域および前記ゲート電極を覆うように、オフセットスペーサ膜となる第１絶縁膜を形成する工程と、
前記第１絶縁膜のうち前記光電変換部を覆う部分を残して、前記第１絶縁膜に異方性エッチング処理を施すことにより、前記ゲート電極の側壁面に前記オフセットスペーサ膜を形成する工程と、
ウェットエッチング処理を施すことにより、前記光電変換部を覆う前記第１絶縁膜の部分を除去する工程と、
前記第１絶縁膜の部分が除去された後、前記ゲート電極の側壁面にサイドウォール絶縁膜を形成する工程と、
を備えた、撮像装置の製造方法。
【請求項２】
前記光電変換部を覆う前記第１絶縁膜の部分を除去する工程は、前記半導体基板の全面にウェットエッチング処理を施すことにより、残された前記第１絶縁膜を除去する工程を含む、請求項１記載の撮像装置の製造方法。
【請求項３】
前記光電変換部を覆う前記第１絶縁膜の部分を除去する工程は、
前記第１絶縁膜のうち、前記光電変換部を覆う部分を露出し、他の部分を覆うレジストパターンを形成する工程と、
前記レジストパターンをマスクとしてウェットエッチング処理を施すことにより、露出した前記第１絶縁膜の部分を除去する工程と
を含む、請求項１記載の撮像装置の製造方法。
【請求項４】
前記素子形成領域を規定する工程は、
第２周辺トランジスタが形成される第２周辺領域を規定する工程と、
前記画素領域として、赤色、緑色および青色にそれぞれ対応する第１画素領域、第２画素領域および第３画素領域を規定する工程と
を含み、
前記光電変換部を形成する工程は、前記光電変換部として、前記第１画素領域に第１光電変換部を形成し、前記第２画素領域に第２光電変換部を形成し、前記第３画素領域に第３光電変換部を形成する工程を含み、
前記第１光電変換部、前記第２光電変換部および前記第３光電変換部を含む前記画素領域、前記第１周辺領域ならびに前記第２周辺領域を覆うように、シリサイド化阻止膜を形成する工程と、
前記シリサイド化阻止膜に所定の加工を施すことにより、前記シリサイド化阻止膜のうち、前記第２周辺トランジスタを覆う部分を残して、前記第１周辺トランジスタを覆う部分を除去する工程と、
前記第１周辺トランジスタに対して金属シリサイド膜を形成する工程と
を有し、
前記シリサイド化阻止膜に所定の加工を施す工程では、前記第１光電変換部、前記第２光電変換部および前記第３光電変換部のうち、少なくともいずれか一の光電変換部を覆う前記シリサイド化阻止膜の部分が残される、請求項１記載の撮像装置の製造方法。
【請求項５】
前記シリサイド化阻止膜に所定の加工を施す工程では、前記第１光電変換部、前記第２光電変換部および前記第３光電変換部のうち、二つの光電変換部を覆う前記シリサイド化阻止膜の部分が残され、
前記二つの光電変換部のうち一方の光電変換部に残される前記シリサイド化阻止膜の膜厚と、他方の光電変換部に残される前記シリサイド化阻止膜の膜厚とは異なるように形成される、請求項４記載の撮像装置の製造方法。
【請求項６】
前記サイドウォール絶縁膜を形成する工程では、少なくとも二層からなるサイドウォール絶縁膜が形成され、
前記サイドウォール絶縁膜を形成する工程の前に、前記ゲート電極の側壁面に形成された前記オフセットスペーサ膜が除去される場合には、前記サイドウォール絶縁膜を形成する工程では、前記オフセットスペーサ膜が除去された前記ゲート電極の側壁面に、前記サイドウォール絶縁膜として、三層からなるサイドウォール絶縁膜が形成され、
前記ゲート電極および前記サイドウォール絶縁膜を注入マスクとして、所定導電型の不純物を注入することにより、ソース・ドレイン領域を形成する工程を備えた、請求項１記載の撮像装置の製造方法。
【請求項７】
前記ソース・ドレイン領域を形成した後、三層からなる前記サイドウォール絶縁膜のうち、三層目のサイドウォール絶縁膜を、ウェットエッチング処理を施すことにより除去する工程を備えた、請求項６記載の撮像装置の製造方法。
【請求項８】
光電変換部、前記光電変換部において生成された電荷を転送する転送用トランジスタおよび前記電荷を信号として処理する第１周辺トランジスタを有する撮像装置の製造方法であって、
半導体基板に素子分離絶縁膜を形成することにより、前記光電変換部および前記転送用トランジスタが形成される画素領域、ならびに、前記第１周辺トランジスタが形成される第１周辺領域を含む、素子形成領域を規定する工程と、
前記画素領域に前記転送用トランジスタの転送ゲート電極を形成するとともに、前記第１周辺領域に前記第１周辺トランジスタの第１周辺ゲート電極を形成する工程を含む、ゲート電極を形成する工程と、
前記転送ゲート電極を挟んで、一方の側に位置する前記画素領域の部分に光電変換部を形成する工程と、
前記素子形成領域および前記ゲート電極を覆うように、オフセットスペーサ膜となる第１絶縁膜を形成する工程と、
前記第１絶縁膜のうち前記光電変換部を覆う部分を残して、前記第１絶縁膜に異方性エッチング処理を施すことにより、前記ゲート電極の側壁面に前記オフセットスペーサ膜を形成する工程と、
前記光電変換部を覆う前記第１絶縁膜の部分および前記ゲート電極の側壁面に形成された前記オフセットスペーサ膜を覆うように、サイドウォール絶縁膜となる第２絶縁膜を形成する工程と、
前記光電変換部を覆う前記第２絶縁膜の部分を残して、前記第２絶縁膜に異方性エッチングを施すことにより、前記ゲート電極の側壁面に前記サイドウォール絶縁膜を形成する工程と
を備えた、撮像装置の製造方法。
【請求項９】
前記素子形成領域を規定する工程は、
第２周辺トランジスタが形成される第２周辺領域を規定する工程と、
前記画素領域として、赤色、緑色および青色にそれぞれ対応する第１画素領域、第２画素領域および第３画素領域を規定する工程と
を含み、
前記光電変換部を形成する工程は、前記光電変換部として、前記第１画素領域に第１光電変換部を形成し、前記第２画素領域に第２光電変換部を形成し、前記第３画素領域に第３光電変換部を形成する工程を含み、
前記第１光電変換部、前記第２光電変換部および前記第３光電変換部を含む前記画素領域、前記第１周辺領域ならびに前記第２周辺領域を覆うように、シリサイド化阻止膜を形成する工程と、
前記シリサイド化阻止膜に所定の加工を施すことにより、前記シリサイド化阻止膜のうち、前記第２周辺トランジスタを覆う部分を残して、前記第１周辺トランジスタを覆う部分を除去する工程と、
前記第１周辺トランジスタに対して金属シリサイド膜を形成する工程と
を有し、
前記シリサイド化阻止膜に所定の加工を施す工程では、前記第１光電変換部、前記第２光電変換部および前記第３光電変換部のうち、少なくともいずれか一の光電変換部を覆う前記シリサイド化阻止膜の部分が残される、請求項８記載の撮像装置の製造方法。
【請求項１０】
前記シリサイド化阻止膜に所定の加工を施す工程では、前記第１光電変換部、前記第２光電変換部および前記第３光電変換部のうち、二つの光電変換部を覆う前記シリサイド化阻止膜の部分が残され、
前記二つの光電変換部のうち一方の光電変換部に残される前記シリサイド化阻止膜の膜厚と、他方の光電変換部に残される前記シリサイド化阻止膜の膜厚とは異なるように形成される、請求項８記載の撮像装置の製造方法。
【請求項１１】
光電変換部、前記光電変換部において生成された電荷を転送する転送用トランジスタ、前記電荷を信号として処理する第１周辺トランジスタを有する撮像装置であって、
半導体基板に形成された素子分離絶縁膜によってそれぞれ規定され、画素領域および第１周辺領域を含む、素子形成領域と、
前記画素領域に形成された前記転送用トランジスタの転送ゲート電極、および、前記第１周辺領域に形成された前記第１周辺トランジスタの第１周辺ゲート電極を含む、前記素子形成領域に形成されたゲート電極と、
前記転送ゲート電極を挟んで、一方の側に位置する前記画素領域の部分に形成された光電変換部と、
前記転送ゲート電極を挟んで、他方の側に位置する前記画素領域の部分に形成された浮遊拡散領域と、
前記光電変換部が配置されている領域を除く態様で、前記ゲート電極の側壁面に形成されたオフセットスペーサ膜と、
前記オフセットスペーサ膜を覆うように、前記ゲート電極の側壁面に形成されたサイドウォール絶縁膜と
を備え、
前記オフセットスペーサ膜は、前記転送ゲート電極において、前記光電変換部が配置されている側に位置する側壁面には形成されず、前記浮遊拡散領域が配置されている側に位置する側壁面に形成された、撮像装置。
【請求項１２】
前記素子形成領域は、
第２周辺トランジスタが形成される第２周辺領域と、
前記画素領域として規定される、赤色、緑色および青色にそれぞれ対応する第１画素領域、第２画素領域および第３画素領域と
を含み、
前記光電変換部は、
前記第１画素領域に形成された第１光電変換部と、
前記第２画素領域に形成された第２光電変換部と、
前記第３画素領域に形成された第３光電変換部と
を含み、
前記第１周辺トランジスタを覆わず、前記第２周辺トランジスタを覆うように形成されたシリサイド化阻止膜と、
前記第２周辺トランジスタに対して形成されず、前記第１周辺トランジスタに対して形成された金属シリサイド膜と
を備え、
前記シリサイド化阻止膜は、前記第１光電変換部、前記第２光電変換部および前記第３光電変換部のうち、少なくともいずれか一の光電変換部を覆うように形成された、請求項１１記載の撮像装置。
【請求項１３】
前記シリサイド化阻止膜は、前記第１光電変換部、前記第２光電変換部および前記第３光電変換部のうち、二つの光電変換部を覆うように形成され、
前記二つの光電変換部のうち一方の光電変換部に残される前記シリサイド化阻止膜の膜厚と、他方の光電変換部に残される前記シリサイド化阻止膜の膜厚とは異なる、請求項１２記載の撮像装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
はじめに、撮像装置の概要について説明する。図１および図２に示すように、撮像装置ＩＳは、マトリクス状に配置された複数の画素ＰＥによって構成される。画素ＰＥのそれぞれには、ｐｎ接合型のフォトダイオードＰＤが形成されている。フォトダイオードＰＤにおいて光電変換された電荷は、画素ごとに電圧変換回路ＶＴＣによって電圧に変換される。電圧に変換された信号は、信号線を通じて、水平走査回路ＨＳＣおよび垂直走査回路ＶＳＣに読み出される。水平走査回路ＨＳＣと電圧変換回路ＶＴＣとの間には、列回路ＲＣが接続されている。
【国際調査報告】
2014068634.tif 000227
2014068634.tif 000228
2014068634.tif 000229
2014068634.tif 000230