(57)【要約】  電力用半導体モジュール（１０１）は、複数のトランジスタチップ（１１）及びダイオードチップ（１２）が配置された第１フレーム（１）及び第２フレーム（２）と、第１フレームに隣接する第１中間フレーム（５）と、第２フレームに隣接する第２中間フレーム（６）と、第１中間フレームに電気的に接続されて第１フレームの上方に配置された第３フレーム（３）と、第２中間フレームに電気的に接続されて第２フレームの上方に配置された第４フレーム（４）と、第１フレームの延長上に設けられた電源端子部（２２）と、第４フレームの延長上に設けられた接地端子部（２３）と、第２フレーム及び第３フレームが電気的に繋がれた延長上に設けられた出力端子部（２４）とを備える。第３フレーム（３）及び第４フレーム（４）は、互いに平行に配置されており、第３フレーム（３）及び第４フレーム（４）に発生する誘起電圧が互いに逆方向となるように、電源端子部、接地端子部及び出力端子部が配置されている。
2013171996.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１トランジスタ及び第１ダイオードが配置された第１フレームと、
複数の第２トランジスタ及び第２ダイオードが配置された第２フレームと、
前記第１フレームに隣接する第１中間フレームと、
前記第２フレームに隣接する第２中間フレームと、
前記第１中間フレームに電気的に接続されて、前記第１フレームの上方に配置された第３フレームと、
前記第２中間フレームに電気的に接続されて、前記第２フレームの上方に配置された第４フレームと、
前記第１フレームの延長上に設けられた電源端子と、
前記第４フレームの延長上に設けられた接地端子と、
前記第２フレーム及び前記第３フレームが電気的に繋がれた延長上に設けられた出力端子とを備え、
前記第１トランジスタのドレイン電極は、前記第１フレームに接続され、
前記第１トランジスタのソース電極及び前記第１ダイオードのアノード電極は、前記第１中間フレームに金属の第１接続線で接続され、
前記第２トランジスタのドレイン電極は、前記第２フレームに接続され、
前記第２トランジスタのソース電極及び前記第２ダイオードのアノード電極は、前記第２中間フレームに金属の第２接続線で接続され、
前記第１トランジスタ及び前記第２トランジスタの近傍に、ゲート端子及びソース端子が配置され、
全ての前記フレームは、放熱板の上に、樹脂系材料で構成された絶縁体を介して配置され、全ての前記フレームの少なくとも一部が、モールド樹脂で覆われており、
前記第３フレーム及び前記第４フレームは、互いに平行に配置されており、前記第３フレーム及び前記第４フレームに発生する誘起電圧が互いに逆方向となるように、前記電源端子、前記接地端子及び前記出力端子が配置されていることを特徴とする電力用半導体モジュール。
【請求項２】
前記第１中間フレームに前記第３フレームの足が接続され、
前記第２中間フレームに前記第４フレームの足が接続され、
前記第３フレームの足は、複数の前記第１接続線の間に配置され、
前記第４フレームの足は、複数の前記第２接続線の間に配置されていることを特徴とする、請求項１に記載の電力用半導体モジュール。
【請求項３】
前記第３フレームは、前記第１トランジスタ及び前記第１ダイオードの上方を覆うように配置されており、
前記第４フレームは、前記第２トランジスタ及び前記第２ダイオードの上方を覆うように配置されている、ことを特徴とする、請求項１に記載の電力用半導体モジュール。
【請求項４】
前記第１トランジスタのゲート電極は、前記第１中間フレームとは反対の側に配置され、
前記第２トランジスタのゲート電極は、前記第２中間フレームとは反対の側に配置されていることを特徴とする、請求項１に記載の電力用半導体モジュール。
【請求項５】
複数の第１トランジスタ及び第１ダイオードが配置された第１金属導電体島と、
複数の第２トランジスタ及び第２ダイオードが配置された第２金属導電体島と、
前記第１金属導電体島に隣接する第１中間金属導電体島と、
前記第２金属導電体島に隣接する第２中間金属導電体島と、
前記第１中間金属導電体島に電気的に接続されて、前記第１金属導電体島の上方に配置された第５フレームと、
前記第２中間金属導電体島に電気的に接続されて、前記第２金属導電体島の上方に配置された第６フレームと、
前記第１金属導電体島の延長上に設けられた電源端子と、
前記第６フレームの延長上に設けられた接地端子と、
前記第２金属導電体島及び前記第５フレームが電気的に繋がり、前記第２金属導電体島に接続された出力端子とを備え、
前記第１トランジスタのドレイン電極は、前記第１金属導電体島に接続され、
前記第１トランジスタのソース電極及び前記第１ダイオードのアノード電極は、前記第１中間金属導電体島に金属の第１接続線で接続され、
前記第２トランジスタのドレイン電極は、前記第２金属導電体島に接続され、
前記第２トランジスタのソース電極及び前記第２ダイオードのアノード電極は、前記第２中間金属導電体島に金属の第２接続線で接続され、
前記第１トランジスタ及び前記第２トランジスタの近傍に、ゲート端子及びソース端子が配置され、
全ての前記金属導電体島は、放熱板の上に、セラミック材料で構成された絶縁体を介して配置され、全ての前記金属導電体島の少なくとも一部が、ゲル状の樹脂で覆われており、
前記第５フレーム及び前記第６フレームは、互いに平行に配置されており、前記第５フレーム及び前記第６フレームに発生する誘起電圧が互いに逆方向となるように、前記電源端子、前記接地端子及び前記出力端子が配置されていることを特徴とする電力用半導体モジュール。
【請求項６】
前記第１中間金属導電体島に前記第５フレームの足が接続され、
前記第２中間金属導電体島に前記第６フレームの足が接続され、
前記第５フレームの足は、複数の前記第１接続線の間に配置され、
前記第６フレームの足は、複数の前記第２接続線の間に配置されていることを特徴とする、請求項５に記載の電力用半導体モジュール。
【請求項７】
前記第５フレームは、前記第１トランジスタ及び前記第１ダイオードの上方を覆うように配置されており、
前記第６フレームは、前記第２トランジスタ及び前記第２ダイオードの上方を覆うように配置されている、ことを特徴とする、請求項５に記載の電力用半導体モジュール。
【請求項８】
前記第１接続線及び前記第２接続線は、リボンで構成されていることを特徴とする、請求項１または５に記載の電力用半導体モジュール。
【請求項９】
前記第１接続線及び前記第２接続線は、クリップで構成されていることを特徴とする、請求項１または５に記載の電力用半導体モジュール。
【請求項１０】
前記第１トランジスタのゲート電極は、前記第１中間金属導電体島とは反対の側に配置され、
前記第２トランジスタのゲート電極は、前記第２中間金属導電体島とは反対の側に配置されていることを特徴とする、請求項５に記載の電力用半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力用半導体モジュールの構造に関するものである。
【背景技術】
【０００２】
電力を変換する電力用半導体モジュールは、省エネルギーの観点から高効率化が求められている。【０００３】
その為に、半導体素子としては、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）から、ワイドバンドギャップ系電力用半導体素子（ＳｉＣ、ＧａＮ）を用いたトランジスタへの移行が進んでいる。特に、炭化珪素（ＳｉＣ）を用いた絶縁ゲート型トランジスタは、高耐圧で低オン抵抗を実現でき、ユニポーラ型デバイスが故に高速動作が可能であり、実用化が期待されている。【０００４】
動作中のモジュールの発熱は、そのほとんどを半導体素子からの発熱が占める。デバイスに電流が流れている時に発熱する導通損失によるものと、デバイスがオン状態からオフ状態、オフ状態からオン状態に移行する際のスイッチング時に発生するスイッチング損失によるものが、半導体素子からの発熱のほとんどの割合を占める。【０００５】
前述したようにワイドバンドギャップ系材料で構成される電力用半導体素子を用いれば、スイッチング損失を大幅に低減できるので、同じ損失での高周波動作が可能となる。その結果、リアクトルや容量の大きさを小さくでき、電力変換装置を小さく構成することができる。従って、インバーター自体の容積を大幅に低減出来るために、装置自体の構成を小型集積化することが可能となるので、期待されている。【０００６】
ここで、デバイスの高速動作化を実現する為には、平滑コンデンサーの電源側からモジュール各相を通してグラウンド側までのインダクタンスの低減化が重要な因子となる。電源電圧の高電圧化、大電流化、及びデバイスの高速化に伴い、このインダクタンス値が大きくなるとデバイスには悪影響となる。具体的には、オン時には貫通電流、オフ時には跳ね上がり電圧が問題となり、最悪の場合、素子の破壊につながる。【０００７】
特に、大電流化に伴い複数チップを実装する構成では、パッケージサイズが大きくなるので、大電流化とインダクタンス値は相反する関係になる。【０００８】
特許文献１には、複数電力用半導体チップを搭載した際に、モジュールが低インダクタンスを実現する為の従来技術が開示されている。【０００９】
図１０に、特許文献１に記載の、従来の電力用半導体モジュールの平面図を示す。【００１０】
この電力用半導体モジュールでは、大電流化する為にアーム内でチップを並列に並べる配置をとり、バスバーを中央に配置し、ハイサイド側素子群７３とローサイド側素子群７４がバスバーを挟むような構成としている。【００１１】
バスバーの正極側内部電極７１とバスバーの負極側内部電極７２が相対するように配置して、互いの電流が逆向きに流れるような構成をとることによりインダクタンスの低減効果を図っている。【００１２】
このように、従来の電力用半導体モジュールでは、電流が逆向きに流れるバスバーを近くに配置することで磁界を打ち消しあう原理（相互インダクタンスの効果）を利用することで、低インダクタンス化を図っている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−２２９６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記した従来の電力用半導体モジュールの構成では、モジュールサイズが大型化し、インダクタンス成分の十分な低減を実現できなかった。【００１５】
すなわち、バスバーの正極側内部電極７１及びバスバーの負極側内部電極７２には大電流が流れるので、インダクタンス低減の為に、これらを幅広く構成しなければならない。その結果、モジュールサイズはこのバスバー領域の分だけ大型化して、電流経路全体が広くなってしまう。そして、電流経路全体が広くなった分、インダクタンス成分が大きくなってしまうので、インダクタンス成分の十分な低減効果を得ることができない。【００１６】
本発明は、上記従来の課題を考慮して、モジュールサイズを小型化して配線インダクタンスを低減できる電力用半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１７】
上述した課題を解決するために、第１の本発明は、
複数の第１トランジスタ及び第１ダイオードが配置された第１フレームと、
複数の第２トランジスタ及び第２ダイオードが配置された第２フレームと、
前記第１フレームに隣接する第１中間フレームと、
前記第２フレームに隣接する第２中間フレームと、
前記第１中間フレームに電気的に接続されて、前記第１フレームの上方に配置された第３フレームと、
前記第２中間フレームに電気的に接続されて、前記第２フレームの上方に配置された第４フレームと、
前記第１フレームの延長上に設けられた電源端子と、
前記第４フレームの延長上に設けられた接地端子と、
前記第２フレーム及び前記第３フレームが電気的に繋がれた延長上に設けられた出力端子とを備え、
前記第１トランジスタのドレイン電極は、前記第１フレームに接続され、
前記第１トランジスタのソース電極及び前記第１ダイオードのアノード電極は、前記第１中間フレームに金属の第１接続線で接続され、
前記第２トランジスタのドレイン電極は、前記第２フレームに接続され、
前記第２トランジスタのソース電極及び前記第２ダイオードのアノード電極は、前記第２中間フレームに金属の第２接続線で接続され、
前記第１トランジスタ及び前記第２トランジスタの近傍に、ゲート端子及びソース端子が配置され、
全ての前記フレームは、放熱板の上に、樹脂系材料で構成された絶縁体を介して配置され、全ての前記フレームの少なくとも一部が、モールド樹脂で覆われており、
前記第３フレーム及び前記第４フレームは、互いに平行に配置されており、前記第３フレーム及び前記第４フレームに発生する誘起電圧が互いに逆方向となるように、前記電源端子、前記接地端子及び前記出力端子が配置されていることを特徴とする電力用半導体モジュールである。【００１８】
また、第２の本発明は、
前記第１中間フレームに前記第３フレームの足が接続され、
前記第２中間フレームに前記第４フレームの足が接続され、
前記第３フレームの足は、複数の前記第１接続線の間に配置され、
前記第４フレームの足は、複数の前記第２接続線の間に配置されていることを特徴とする、第１の本発明の電力用半導体モジュールである。【００１９】
また、第３の本発明は、
前記第３フレームは、前記第１トランジスタ及び前記第１ダイオードの上方を覆うように配置されており、
前記第４フレームは、前記第２トランジスタ及び前記第２ダイオードの上方を覆うように配置されている、ことを特徴とする、第１の本発明の電力用半導体モジュールである。【００２０】
また、第４の本発明は、
前記第１トランジスタのゲート電極は、前記第１中間フレームとは反対の側に配置され、
前記第２トランジスタのゲート電極は、前記第２中間フレームとは反対の側に配置されていることを特徴とする、第１の本発明の電力用半導体モジュールである。【００２１】
また、第５の本発明は、
複数の第１トランジスタ及び第１ダイオードが配置された第１金属導電体島と、
複数の第２トランジスタ及び第２ダイオードが配置された第２金属導電体島と、
前記第１金属導電体島に隣接する第１中間金属導電体島と、
前記第２金属導電体島に隣接する第２中間金属導電体島と、
前記第１中間金属導電体島に電気的に接続されて、前記第１金属導電体島の上方に配置された第５フレームと、
前記第２中間金属導電体島に電気的に接続されて、前記第２金属導電体島の上方に配置された第６フレームと、
前記第１金属導電体島の延長上に設けられた電源端子と、
前記第６フレームの延長上に設けられた接地端子と、
前記第２金属導電体島及び前記第５フレームが電気的に繋がり、前記第２金属導電体島に接続された出力端子とを備え、
前記第１トランジスタのドレイン電極は、前記第１金属導電体島に接続され、
前記第１トランジスタのソース電極及び前記第１ダイオードのアノード電極は、前記第１中間金属導電体島に金属の第１接続線で接続され、
前記第２トランジスタのドレイン電極は、前記第２金属導電体島に接続され、
前記第２トランジスタのソース電極及び前記第２ダイオードのアノード電極は、前記第２中間金属導電体島に金属の第２接続線で接続され、
前記第１トランジスタ及び前記第２トランジスタの近傍に、ゲート端子及びソース端子が配置され、
全ての前記金属導電体島は、放熱板の上に、セラミック材料で構成された絶縁体を介して配置され、全ての前記金属導電体島の少なくとも一部が、ゲル状の樹脂で覆われており、
前記第５フレーム及び前記第６フレームは、互いに平行に配置されており、前記第５フレーム及び前記第６フレームに発生する誘起電圧が互いに逆方向となるように、前記電源端子、前記接地端子及び前記出力端子が配置されていることを特徴とする電力用半導体モジュールである。【００２２】
また、第６の本発明は、
前記第１中間金属導電体島に前記第５フレームの足が接続され、
前記第２中間金属導電体島に前記第６フレームの足が接続され、
前記第５フレームの足は、複数の前記第１接続線の間に配置され、
前記第６フレームの足は、複数の前記第２接続線の間に配置されていることを特徴とする、第５の本発明の電力用半導体モジュールである。【００２３】
また、第７の本発明は、
前記第５フレームは、前記第１トランジスタ及び前記第１ダイオードの上方を覆うように配置されており、
前記第６フレームは、前記第２トランジスタ及び前記第２ダイオードの上方を覆うように配置されている、ことを特徴とする、第５の本発明の電力用半導体モジュールである。【００２４】
また、第８の本発明は、
前記第１接続線及び前記第２接続線は、リボンで構成されていることを特徴とする、第１または第５の本発明の電力用半導体モジュールである。【００２５】
また、第９の本発明は、
前記第１接続線及び前記第２接続線は、クリップで構成されていることを特徴とする、第１または第５の本発明の電力用半導体モジュールである。【００２６】
また、第１０の本発明は、
前記第１トランジスタのゲート電極は、前記第１中間金属導電体島とは反対の側に配置され、
前記第２トランジスタのゲート電極は、前記第２中間金属導電体島とは反対の側に配置されていることを特徴とする、第５の本発明の電力用半導体モジュールである。
【発明の効果】
【００２７】
本発明により、モジュールサイズを小型化して配線インダクタンスを低減できる電力用半導体モジュールを提供できる。
【図面の簡単な説明】
【００２８】
【図１】（ａ）本発明の実施の形態１における電力用半導体モジュールの平面図、（ｂ）本発明の実施の形態１における電力用半導体モジュールの、図１（ａ）のＡ−Ａ´における断面図、（ｃ）本発明の実施の形態１における電力用半導体モジュールの変形例の断面図
【図２】（ａ）〜（ｆ）本発明の実施の形態１の電力用半導体モジュールの組立フローを示す平面図
【図３】（ａ）本発明の実施の形態２における電力用半導体モジュールの平面図、（ｂ）本発明の実施の形態２における電力用半導体モジュールの、図３（ａ）のＢ−Ｂ´における断面図、（ｃ）本発明の実施の形態２における電力用半導体モジュールの変形例の断面図
【図４】（ａ）〜（ｆ）本発明の実施の形態２の電力用半導体モジュールの組立フローを示す平面図
【図５】（ａ）本発明の実施の形態３における電力用半導体モジュールの平面図、（ｂ）本発明の実施の形態３における電力用半導体モジュールの、図５（ａ）のＡ−Ａ´における断面図
【図６】（ａ）〜（ｅ）本発明の実施の形態３の電力用半導体モジュールの組立フローを示す平面図
【図７】本発明の実施の形態３における電力用半導体モジュールの等価回路図
【図８】（ａ）本発明の実施の形態４における電力用半導体モジュールの平面図、（ｂ）本発明の実施の形態４における電力用半導体モジュールの、図８（ａ）のＢ−Ｂ´における断面図
【図９】（ａ）〜（ｅ）本発明の実施の形態４の電力用半導体モジュールの組立フローを示す平面図
【図１０】従来の電力用半導体モジュールの平面図
【発明を実施するための形態】
【００２９】
（実施の形態１）
本発明の実施の形態１の樹脂封止型の電力用半導体モジュールの平面図であるモジュール構成１０１を図１（ａ）に示す。
【００３０】
また、図１（ａ）におけるＡ−Ａ´で切断した本実施の形態１の電力用半導体モジュールの断面構成１０２を図１（ｂ）に示す。
【００３１】
また、図２（ａ）〜図２（ｆ）に、本実施の形態１の電力用半導体モジュールの組立フロー図を示す。図２（ａ）〜図２（ｆ）は、それぞれ、本実施の形態１の電力用半導体モジュールの組立時の平面図を示している。
【００３２】
本実施の形態１の電力用半導体モジュールの構成について説明する前に、まず、図２（ａ）〜図２（ｆ）を用いて本実施の形態１の電力用半導体モジュールの組立工程について説明する。
【００３３】
図２（ａ）は、下地のリードフレームである、第１フレーム１、第２フレーム２、第１中間フレーム５、第２中間フレーム６、ハイサイド側ゲート端子７、ローサイド側ソース端子２０、ハイサイド側ソース端子８、及びローサイド側ゲート端子２１の平面図である。ここで、実際には、これらのリードがバラバラにならないように枠に固定され、最終モールドが完了した後に枠から切り離されるが、この部分の詳細説明に関しては省略する。
【００３４】
図２（ｂ）において、図２（ａ）で説明したリードフレーム上に半導体素子であるトランジスタチップ１１、及びダイオードチップ１２がダイボンディングされることで実装される。トランジスタチップ１１として、ＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタを実装する。このとき、第１フレーム１及び第２フレーム２に実装されるトランジスタチップ１１のドレイン電極またはコレクタ電極は、第１フレーム１及び第２フレーム２に接続され、第１フレーム１及び第２フレーム２に実装されるダイオードチップ１２のカソード電極も、第１フレーム１及び第２フレーム２に接続される。
【００３５】
本実施の形態１の電力用半導体モジュールでは、１アームにＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタチップ１１を３つ、ダイオードチップ１２を３つ、交互に配置する例を示している。
【００３６】
その後、第１フレーム１に実装されたトランジスタチップ１１のソース電極またはエミッタ電極が第１中間フレーム５にワイヤー接続され、第２フレーム２に実装されたトランジスタチップ１１のソース電極またはエミッタ電極が第２中間フレーム６にワイヤー接続される。
【００３７】
さらに、第１フレーム１に実装されたトランジスタチップ１１のゲートパッド１３とリードフレームのハイサイド側のゲート端子７がワイヤー接続され、トランジスタチップ１１のソースパッドとリードフレームのハイサイド側のソース端子８がワイヤー接続される。同様に、第２フレーム２に実装されたトランジスタチップ１１のゲートパッド１３とリードフレームのローサイド側のゲート端子２１がワイヤー接続され、トランジスタチップ１１のソースパッドとリードフレームのローサイド側のソース端子２０がワイヤー接続される。
【００３８】
次に、図２（ｃ）において、バスバーとして機能する正電極側の第３フレーム３と、負電極側の第４フレーム４を準備する。
【００３９】
そして、図２（ｄ）において、第４フレーム４を第２フレーム２の上方に配置し、第４フレーム４の足が、第２中間フレーム６に金属接合される。
【００４０】
次に、図２（ｅ）において、第３フレーム３を第１フレーム１の上方に配置し、第３フレーム３を、接合点５０で第２フレーム２に金属接合する。また、第３フレーム３の足が、第１中間フレーム５に金属接合される。
【００４１】
その後、図２（ｆ）において、絶縁樹脂１８によりモールドされ、絶縁樹脂の外枠１９で規定される形状で全体を封止することで、モジュールが固定化される。
【００４２】
このような組立フローを経ることで、本実施の形態１の電力用半導体モジュールが完成する。
【００４３】
次に、図１（ａ）及び図１（ｂ）を用いて、図２（ａ）〜図２（ｆ）に示した組立フローを経て作製した本実施の形態１の電力用半導体モジュールの構成について説明する。
【００４４】
第１フレーム１上及び第２フレーム２上に、複数の半導体チップがダイボンド材により接着されることで実装される。これらの半導体チップは、トランジスタチップ１１及びダイオードチップ１２で構成される。
【００４５】
第１フレーム１及び第２フレーム２は、放熱板１７上に絶縁体１６を介して配置される。放熱板１７は、熱伝導率の大きいＣｕ、Ａｌといった材料で構成するのが良い。絶縁体１６は、熱伝導性が良く、かつ電気絶縁性の良い材料で構成するのが良い。
【００４６】
配線全体は、絶縁樹脂１８によりモールドされ、絶縁樹脂の外枠１９によりモジュールの形状が定義される。
【００４７】
なお、トランジスタチップ１１としてＳｉＣ−ＭＯＳＦＥＴを用いる本実施の形態１の電力用半導体モジュールの構成が、本発明の電力用半導体モジュールの一例にあたる。また、第１フレーム１上に実装するトランジスタチップ１１及びダイオードチップ１２が、それぞれ、本発明の第１トランジスタ及び第１ダイオードの一例にあたる。また、第２フレーム２上に実装するトランジスタチップ１１及びダイオードチップ１２が、それぞれ、本発明の第２トランジスタ及び第２ダイオードの一例にあたる。
【００４８】
第１フレーム１と第２フレーム２の間に、これらのフレームより幅の狭い第１中間フレーム５及び第２中間フレーム６が、第１中間フレーム５は第１フレーム１に近い側に略平行に、第２中間フレーム６は第２フレーム２に近い側に略平行に配置されている。
【００４９】
第１中間フレーム５及び第２中間フレーム６は、電力用半導体モジュールの中心線、すなわち図１（ａ）の平面図において、モジュール構成１０１を上下に二等分する線を基準として、その中心線を挟んで相対する位置に配置されている。
【００５０】
第１フレーム１上のトランジスタチップ１１のソース電極またはエミッタ電極から第１中間フレーム５に金属の接続線９で接続されており、第１フレーム１上のダイオードチップ１２のアノード電極から第１中間フレーム５に金属の接続線１０で接続されている。第１中間フレーム５上の、金属の接続線９、１０が無い場所に、第１フレーム１の上方に配置されている第３フレーム３の足が接続されている。
【００５１】
第２フレーム２上のトランジスタチップ１１のソース電極またはエミッタ電極から第２中間フレーム６に金属の接続線９で接続されており、第２フレーム２上のダイオードチップ１２のアノード電極から第２中間フレーム６に金属の接続線１０で接続されている。第２中間フレーム６上の、金属の接続線９、１０が無い場所に、第２フレーム２の上方に配置されている第４フレーム４の足が接続されている。
【００５２】
なお、第１フレーム１上のトランジスタチップ１１及びダイオードチップ１２と第１中間フレーム５とを接続する金属の接続線９及び１０が、本発明の金属の第１接続線の一例にあたる。また、第２フレーム２上のトランジスタチップ１１及びダイオードチップ１２と第２中間フレーム６とを接続する金属の接続線９及び１０が、本発明の金属の第２接続線の一例にあたる。
【００５３】
第３フレーム３は、第１フレーム１の半導体チップ搭載領域、すなわち３つのトランジスタチップ１１及び３つのダイオードチップ１２が実装されている領域の上方を少なくとも覆う構成とすることが望ましい。また同様に、第４フレーム４は、第２フレーム２の半導体チップ搭載領域を少なくとも覆う構成とすることが望ましい。
【００５４】
第１フレーム１上のトランジスタチップ１１のソース電極またはエミッタ電極から第１中間フレーム５に接続するのに用いられる金属の接続線９は、通常であれば、Ａｌのワイヤーを複数本で構成し、大電流にも対応している。
【００５５】
最近では、Ａｌのリボン、Ｃｕのリボンで構成することで、接合信頼性を向上させつつ、さらなる大電流化、高放熱性を実現することができる。また、金属の接続線９に代えて、Ａｌクリップ、Ｃｕクリップ、その他材料からなるクリップを用いても同様の機能を実現することが可能である。
【００５６】
ダイオードチップ１２のアノード電極から第１中間フレーム５に接続するのに用いられる金属の接続線１０も、上記と同様である。
【００５７】
また、第２フレーム２上のトランジスタチップ１１及びダイオードチップ１２と、第２中間フレーム６とを結線するのに用いられる金属の接続線９及び１０も、上記と同様である。
【００５８】
第１フレーム１の延長上の電源端子部２２は、電極としての機能を有しており、Ｐ（電源）端子として機能する。
【００５９】
第４フレーム４の延長上の接地端子部２３は、電極としての機能を有しており、Ｎ（接地）端子として機能する。
【００６０】
第３フレーム３と第２フレーム２は、Ｐ端子及びＮ端子とは逆側に配置されている金属接合点５０で結線されており、第３フレーム３の延長上の出力端子部２４は、電極としての機能を有しており、Ｏ（出力）端子として機能する。
【００６１】
図１（ａ）に示すように、第３フレーム３と第４フレーム４を互いに平行に配置するとともに、Ｐ端子及びＮ端子とは逆側にＯ端子を配置したことで、正極側バスバーである第３フレーム３と負極側バスバーである第４フレーム４の各電流が逆方向に流れ、相互インダクタンスの効果で、インダクタンスを低減させることができる。換言すれば、第３フレーム３及び第４フレーム４に発生する誘起電圧が互いに逆方向となるように、電源端子部２２（Ｐ端子）、接地端子部２３（Ｎ端子）及び出力端子部２４（Ｏ端子）が配置されている。
【００６２】
このような構成により、第１中間フレーム５、第２中間フレーム６、第３フレーム３及び第４フレーム４を組み合わせて用いることで、半導体チップ上の空間を幅広の低インダクタンス化を実現できる配線（バスバー）として利用することができるので、電力用半導体モジュールの小形化も実現でき、半導体チップを搭載している第１フレーム１と第２フレーム２の配置を近接させることができる為に、更なる低インダクタンス化を実現することを達成することが可能となる。
【００６３】
ゲート配線に関しては、ゲートドライバーからの距離を最短に構成するのが有利である。従って、それぞれのトランジスタの近傍に、ゲート配線用のリードとしてハイサイド側ゲート端子７及びローサイド側ゲート端子２１と、ソース配線用のリードとしてハイサイド側ソース端子８及びローサイド側ソース端子２０を形成しておくのがよい。
【００６４】
それぞれのトランジスタチップ１１にゲートドライバーを配置する構成が望ましいが、特に、高速動作が必要でない用途では複数のトランジスタチップのゲート、ソースを１つのリードにまとめるような構成でもよい。
【００６５】
ゲート配線用のリードであるハイサイド側ゲート端子７及びローサイド側ゲート端子２１には、トランジスタチップ１１のゲートパッド１３から金属のゲート配線１４を形成する。また、ソース配線用のリードであるハイサイド側ソース端子８及びローサイド側ソース端子２０には、金属のソース配線１５を形成する。
【００６６】
この構成により、トランジスタチップ１１から、ゲート配線用のリード及びソース配線用のリードまでは、金属配線により電気的に接続される。
【００６７】
但し、第１フレーム１上のトランジスタチップ１１のゲート電極は、図１（ａ）に示すように、電力用半導体モジュール中央の第１中間フレーム５とは反対側に配置されるような構成とし、第２フレーム２上のトランジスタチップ１１のゲート電極は、電力用半導体モジュール中央の第２中間フレーム６とは反対側に配置されるような構成とするのが、配線も短くなり有利である。
【００６８】
これらのフレーム間を絶縁する為に、図１（ｂ）に示すように、下面側に配置される放熱板１７上に絶縁体１６を配置し、その上に各フレームを配置し、絶縁樹脂の外枠１９で規定されるように絶縁樹脂１８によってモールドをする構成をとるのが望ましい。
【００６９】
ここに示した例に限らず、半導体チップの数や配置は、電力用半導体モジュールの電流定格で任意の組み合わせで決定されるものであるので、特に規定されるものではない。
【００７０】
半導体チップ数の最小構成単位は、トランジスタチップ１つのみ、または、トランジスタチップ及びダイオードチップが１つの構成であるが、このような構成であってもデバイスの高速動作を達成する為にはインダクタンス低減の要求があるので、本実施の形態１の電力用半導体モジュールの構成を適用することによる効果は大きい。
【００７１】
特に、トランジスタチップの数とダイオードチップの数がそろっている必要はなく、これらの数がそろっていなくても、本実施の形態１の効果は発揮される。
【００７２】
（実施の形態２）
実施の形態１では、樹脂封止型のモジュールで本発明を説明してきたが、本発明のコンセプトは、これに限るものではなく、金属絶縁基板上に形成するモジュールに適用しても同様の効果が得られる。その他の形態でも、同様の効果が得られる。
【００７３】
本発明の実施の形態２として、金属絶縁基板型の電力用半導体モジュールの平面図であるモジュール構成１０３を図３（ａ）に示す。
【００７４】
また、図３（ａ）におけるＢ−Ｂ´で切断した本実施の形態２の電力用半導体モジュールの断面構成１０４を図３（ｂ）に示す。
【００７５】
また、図４（ａ）〜図４（ｆ）に、本実施の形態２の電力用半導体モジュールの組立フロー図を示す。図４（ａ）〜図４（ｆ）は、それぞれ、本実施の形態２の電力用半導体モジュールの組立時の平面図を示している。
【００７６】
本実施の形態２の電力用半導体モジュールの構成について説明する前に、まず、図４（ａ）〜図４（ｆ）を用いて本実施の形態２の電力用半導体モジュールの組立工程について説明する。
【００７７】
図４（ａ）は、下地のセラミック基板上の配線パターン図である。
【００７８】
銅箔のパターンである、第１金属導電体島３１、第２金属導電体島３３、第１中間金属導電体島３５、第２中間金属導電体島３６、接地端子形成用島４４、ハイサイド側ゲート端子３７、ローサイド側ソース端子２５、ハイサイド側ソース端子３８、ローサイド側ゲート端子２６が基板上に形成されている。このセラミック基板がケース４９に取り付けられている。
【００７９】
図３（ｂ）に絶縁体４６として示しているセラミック基板は、接着層６３を介して放熱板４７上に取り付けられて構成されるが、この部分の詳細説明に関しては説明を省略する。
【００８０】
図４（ｂ）において、リードフレームである第１金属導電体島３１及び第２金属導電体島３３上に、半導体素子であるトランジスタチップ４１及びダイオードチップ４２がダイボンディングされることで実装される。トランジスタチップ４１として、ＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタを実装する。このとき、第１金属導電体島３１及び第２金属導電体島３３に実装されるトランジスタチップ４１のドレイン電極またはコレクタ電極は、第１金属導電体島３１及び第２金属導電体島３３に接続され、第１金属導電体島３１及び第２金属導電体島３３に実装されるダイオードチップ４２のカソード電極も、第１金属導電体島３１及び第２金属導電体島３３に接続される。
【００８１】
本実施の形態２の電力用半導体モジュールでは、１アームにＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタチップ１１を３つ、ダイオードチップ１２を３つ、交互に配置する例を示している。
【００８２】
その後、第１金属導電体島３１に実装されたトランジスタチップ４１のソース電極またはエミッタ電極が第１中間金属導電体島３５にワイヤー接続され、第２金属導電体島３３に実装されたトランジスタチップ４１のソース電極またはエミッタ電極が第２中間金属導電体島３６にワイヤー接続される。
【００８３】
さらに、第１金属導電体島３１に実装されたトランジスタチップ４１のゲートパッドとリードフレームのハイサイド側のゲート端子３７がワイヤー接続され、トランジスタチップ４１のソースパッドとリードフレームのハイサイド側のソース端子３８がワイヤー接続される。同様に、第２金属導電体島３３に実装されたトランジスタチップ４１のゲートパッドとリードフレームのローサイド側のゲート端子２６がワイヤー接続され、トランジスタチップ４１のソースパッドとリードフレームのローサイド側のソース端子２５がワイヤー接続される。
【００８４】
次に、図４（ｃ）において、バスバーとして機能する正電極側の第５フレーム３２と、負電極側の第６フレーム３４を準備する。
【００８５】
そして、図４（ｄ）において、第６フレーム３４を第２金属導電体島３３の上方に配置し、第６フレーム３４の足が、第２中間金属導電体島３６に金属接合される。
【００８６】
次に、図４（ｅ）において、第５フレーム３２を第１金属導電体島３１の上方に配置し、第５フレーム３２を、接合点５１で第２金属導電体島３３に金属接合する。また、第５フレーム３２の足が、第１中間金属導電体島３５に金属接合される。
【００８７】
その後、図４（ｆ）において、電源端子２７、接地端子２８及び出力端子２９を形成する。最後に、ケース４９にシリコーンゲル４８を注入することで絶縁強度を安定化される。
【００８８】
このような組立フローを経ることで、本実施の形態２の電力用半導体モジュールが完成する。
【００８９】
次に、図３（ａ）及び図３（ｂ）を用いて、図４（ａ）〜図４（ｆ）に示した組立フローを経て作製した本実施の形態２の電力用半導体モジュールの構成について説明する。
【００９０】
絶縁体４６は、セラミック基板で構成される。例えば、窒化アルミ（ＡｌＮ）基板、窒化珪素（ＳｉＮ）基板が最適で、その他、アルミナ（Ａｌ２Ｏ３）基板といったものもよく用いられ、その表面に大電流を流せる厚い金属配線が形成される。
【００９１】
図３（ａ）に示すように、互いに略並行に配置された第１金属導電体島３１と第２金属導電体島３３の間に、これらの島より幅の狭い第１中間金属導電体島３５及び第２中間金属導電体島３６が、第１中間金属導電体島３５は第１金属導電体島３１に近い側に略平行に、第２中間金属導電体島３６は第２金属導電体島３３に近い側に略平行に配置されている。
【００９２】
第１中間金属導電体島３５及び第２中間金属導電体島３６は、電力用半導体モジュールの中心線、すなわち図３（ａ）の平面図において、ケース４９の外形を上下に二等分する線を基準として、その中心線を挟んで相対する位置に配置されている。
【００９３】
第１金属導電体島３１上及び第２金属導電体島３３上に、複数の半導体チップがダイボンド材により接着されることで実装される。これらの半導体チップは、トランジスタチップ４１及びダイオードチップ４２で構成される。
【００９４】
第１金属導電体島３１及び第２金属導電体島３３は、放熱板４７上に絶縁体４６を介して配置される。第１金属導電体島３１、第２金属導電体島３３は、絶縁体４６に接着層６２により固定される。放熱板４７は、熱伝導率の大きいＣｕ、Ａｌといった材料で構成するのが良い。絶縁体４６は、放熱板４７に接着層６３により固定される。絶縁体４６は、熱伝導性が良く、かつ電気絶縁性の良い材料で構成するのが良い。
【００９５】
なお、トランジスタチップ４１としてＳｉＣ−ＭＯＳＦＥＴを用いる本実施の形態２の電力用半導体モジュールの構成が、本発明の電力用半導体モジュールの一例にあたる。また、第１金属導電体島３１上に実装するトランジスタチップ４１及びダイオードチップ４２が、それぞれ、本発明の第１トランジスタ及び第１ダイオードの一例にあたる。また、第２金属導電体島３３上に実装するトランジスタチップ４１及びダイオードチップ４２が、それぞれ、本発明の第２トランジスタ及び第２ダイオードの一例にあたる。
【００９６】
本実施の形態２の電力用半導体モジュール全体は、ケース４９により外形が決められ、高耐熱シリコーンゲル４８等により満たされ、耐電圧等を確保する。
【００９７】
第１金属導電体島３１上のトランジスタチップ４１のソース電極またはエミッタ電極から第１中間金属導電体島３５に金属の接続線３９で接続されており、第１金属導電体島３１上のダイオードチップ４２のアノード電極から第１中間金属導電体島３５に金属の接続線４０で接続されている。第１金属導電体島３１上の、金属の接続線３９、４０が無い場所に、第１金属導電体島３１の上方に配置されている第５フレーム３２の足が接続されている。
【００９８】
第２金属導電体島３３上のトランジスタチップ４１のソース電極またはエミッタ電極から第２中間金属導電体島３６に金属の接続線３９で接続されており、第２金属導電体島３３上のダイオードチップ４２のアノード電極から第２中間金属導電体島３６に金属の接続線４０で接続されている。第２中間金属導電体島３６上の、金属の接続線３９、４０が無い場所に、第２金属導電体島３３の上方に配置されている第６フレーム３４の足が接続されている。
【００９９】
なお、第１金属導電体島３１上のトランジスタチップ４１及びダイオードチップ４２と第１中間金属導電体島３５とを接続する金属の接続線３９及び４０が、本発明の金属の第１接続線の一例にあたる。また、第２金属導電体島３３上のトランジスタチップ４１及びダイオードチップ４２と第２中間金属導電体島３６とを接続する金属の接続線３９及び４０が、本発明の金属の第２接続線の一例にあたる。
【０１００】
第５フレーム３２は、第１金属導電体島３１の半導体チップ搭載領域、すなわち３つのトランジスタチップ４１及び３つのダイオードチップ４２が実装されている領域の上方を少なくとも覆う構成とすることが望ましい。また同様に、第６フレーム３４は、第２金属導電体島３３の半導体チップ搭載領域を少なくとも覆う構成とすることが望ましい。
【０１０１】
第１金属導電体島３１上のトランジスタチップ４１のソース電極またはエミッタ電極から第１中間金属導電体島３５に接続するのに用いられる金属の接続線３９は、通常であれば、Ａｌのワイヤーを複数本で構成し、大電流にも対応している。
【０１０２】
最近では、Ａｌのリボン、Ｃｕのリボンで構成することで、接合信頼性を向上させつつ、さらなる大電流化、高放熱性を実現することができる。また、金属の接続線３９に代えて、Ａｌクリップ、Ｃｕクリップ、その他材料からなるクリップを用いても同様の機能を実現することが可能である。
【０１０３】
ダイオードチップ４２のアノード電極から第１中間金属導電体島３５に接続するのに用いられる金属の接続線４０も、上記と同様である。
【０１０４】
第１金属導電体島３１の延長部分は、電極としての機能を有しており、Ｐ（電源）端子２７として機能する。
【０１０５】
第６フレーム３４の延長部分は、電極としての機能を有しており、Ｎ（接地）端子２８と接続される。ここで、接地端子（Ｎ）形成用島４４を設けておき、ここに第６フレームを接合点４３と接合させることで端子を形成するのが望ましい。
【０１０６】
第５フレーム３２と第２金属導電体島３３は、Ｐ端子２７及びＮ端子２８とは逆側に配置されている金属接合点５１で結線されており、第２金属導電体島３３の延長部分は、電極としての機能を有しており、Ｏ（出力）２９端子として機能する。
【０１０７】
このように、第１中間金属導電体島３５及び第２中間金属導電体島３６を利用することで、半導体チップ上の空間をバスバーとして構成することができるので、バスバーを少なくとも半導体チップが占める領域分広げることができるようになり、幅広の配線を用いて低インダクタンス化を実現することが可能となる。
【０１０８】
また、電力用半導体モジュールのサイズも大幅に低減させることが可能となる。従って、配線長も短くなり更に低インダクタンス化が図れるので効果が大きい。
【０１０９】
ゲート配線に関しては、ゲートドライバーからの距離を最短に構成するのが有利である。従って、それぞれのトランジスタの近傍に、ゲート配線用のリードとしてハイサイド側ゲート端子３７及びローサイド側ゲート端子２６と、ソース配線用のリードとしてハイサイド側ソース端子３８及びローサイド側ソース端子２５を形成しておくのがよい。
【０１１０】
それぞれのトランジスタチップ４１にゲートドライバーを配置する構成が望ましいが、特に、高速動作が必要でない用途では複数のトランジスタチップのゲート、ソースを１つのリードにまとめるような構成でもよい。
【０１１１】
この構成により、トランジスタチップ４１から、ゲート配線用のリード及びソース配線用のリードまでは、金属配線により電気的に接続される。
【０１１２】
但し、第１金属導電体島３１上のトランジスタチップ４１のゲート電極は、図３（ａ）に示すように、電力用半導体モジュール中央の第１中間金属導電体島３５とは反対側に配置されるような構成とし、第２金属導電体島３３上のトランジスタチップ４１のゲート電極は、電力用半導体モジュール中央の第２中間金属導電体島３６とは反対側に配置されるような構成とするのが、配線も短くなり有利である。
【０１１３】
これらのフレーム間を絶縁する為に、下面側に配置される放熱板４７上に絶縁体４６を配置し、その上に各フレームを配置し、シリコーンゲル４８にて封止する構成をとるのが望ましい。
【０１１４】
ここに示した例に限らず、半導体チップの数や配置は、電力用半導体モジュールの電流定格で任意の組み合わせで決定されるものであるので、特に規定されるものではない。
【０１１５】
半導体チップ数の最小構成単位は、トランジスタチップ１つのみ、または、トランジスタチップ及びダイオードチップが１つの構成であるが、このような構成であってもデバイスの高速動作を達成する為にはインダクタンス低減の要求があるので、本実施の形態２の電力用半導体モジュールの構成を適用することによる効果は大きい。
【０１１６】
なお、本実施の形態２の構成においても、実施の形態１と同様に、トランジスタチップの数とダイオードチップの数がそろっている必要はない。
【０１１７】
以上に説明したように、各実施の形態の電力用半導体モジュールの構成によれば、半導体素子上の空間に幅広なリードフレームを配置することで正極バスバー、負極バスバーを構成するので、配線インダクタンスを低減でき、モジュールサイズを小型化することができる。その結果、ノイズに強い電力用半導体モジュールの構成にすることが可能になる。また、半導体素子に直接バスバー接続させることが無い為に、接合信頼性を格段に向上させることが可能になる。
【０１１８】
なお、図１０に示した従来の構成では、バスバーと半導体チップを直接接合させる為、構成している半導体チップ間に温度分布があると、接合界面に大きなストレスがかかりデバイスの信頼性を劣化させるという課題もあった。より詳細には、温度が高い部分では膨張が大きく低温の部分では膨張が小さいことから、長期間の使用後にバスバーと半導体チップとの接合部にクラックが入ったり、半導体チップとダイパッド間のダイボンド材にクラックが入ったりといった不具合が起こることも判明した。様々な試験の結果、複数の半導体チップを一つのバスバーで連結することは信頼性確保上好ましくない構成であることも判明した。
【０１１９】
各実施の形態で説明した本発明の構成によれば、半導体チップとフレーム間接合の代わりにフレームとフレーム間の金属接合で結線が実現できる為に、より大きな熱、振動ストレスを印加することで強固な接合を実現できる。半導体チップと中間フレームの接合に関しては、半導体チップ毎の配線とすることで半導体チップ間に温度分布が発生してもそれぞれの半導体チップとフレーム間接合が個別に信頼性を確保できれば全体の信頼性を向上させることができる。このような構成にすることで、上記で説明した従来の課題を解決できることが判明した。
【０１２０】
以上に説明したように、本発明の電力用半導体モジュールの構成によれば、困難である半導体チップとバスバーの強接合を実現できなくても、中間フレームと幅広なバスバーフレームを組み合わせる構成により、正極側バスバー及び負極側バスバーを共に半導体チップ上の空間に配置できるようになる為に幅広の構成を実現できるので、配線インダクタンスを従来技術と比べて大幅に低減することが可能になる。これにより、モジュール全体としてノイズに強く信頼性の高い電力用半導体モジュールを提供することが可能になる。また、同時にバスバー領域を確保する必要が無い為に、モジュールサイズを小形化することが可能となる。
【０１２１】
なお、上記実施の形態では、第１中間フレーム５と第２中間フレーム６が、第１フレーム１と第２フレーム２との間に配置されている場合について説明したが（図１（ｂ）参照）、これに限らず例えば、図１（ｃ）に示す様に、第１中間フレーム５と第２中間フレーム６が、第１フレーム１及び第２フレーム２の外側に配置されていても良い。ここで、図１（ｃ）は、本発明の実施の形態１における図１（ａ）、（ｂ）に示した電力用半導体モジュールの変形例としての電力用半導体モジュールの断面構成１０２’を示す断面図である。
【０１２２】
また、上記実施の形態では、第１中間金属導電体島３５と第２中間金属導電体島３６が、第１金属導電体島３１と第２金属導電体島３３との間に配置されている場合について説明したが（図３（ｂ）参照）、これに限らず例えば、図３（ｃ）に示す様に、第１中間金属導電体島３５と第２中間金属導電体島３６が、第１金属導電体島３１及び第２金属導電体島３３の外側に配置されていても良い。ここで、図３（ｃ）は、本発明の実施の形態１における図３（ａ）、（ｂ）に示した電力用半導体モジュールの変形例としての電力用半導体モジュールの断面構成１０４’を示す断面図である。
【０１２３】
（実施の形態３）
本発明の実施の形態３の樹脂封止型の電力用半導体モジュールの平面図であるモジュール構成１１０１を図５（ａ）に示す。
【０１２４】
また、図５（ａ）におけるＡ−Ａ´で切断した本実施の形態３の電力用半導体モジュールの断面構成１１０２を図５（ｂ）に示す。
【０１２５】
また、図６（ａ）〜図６（ｅ）に、本実施の形態３の電力用半導体モジュールの組立フロー図を示す。図６（ａ）〜図６（ｅ）は、それぞれ、本実施の形態３の電力用半導体モジュールの組立時の平面図を示している。
【０１２６】
本実施の形態３の電力用半導体モジュールの構成について説明する前に、まず、図６（ａ）〜図６（ｅ）を用いて本実施の形態３の電力用半導体モジュールの組立工程について説明する。
【０１２７】
図６（ａ）は、下地のリードフレームである、第１フレーム３０１、第２フレーム３０２、第１中間フレーム３０５、第２中間フレーム３０６、ハイサイド側ゲート端子３０７、ローサイド側ソース端子３２０、ハイサイド側ソース端子３０８、及びローサイド側ゲート端子３２１の平面図である。ここで、実際には、これらのリードがバラバラにならないように枠に固定され、最終モールドが完了した後に枠から切り離されるが、この部分の詳細説明に関しては省略する。
【０１２８】
図６（ｂ）において、図６（ａ）で説明したリードフレーム上に半導体素子であるトランジスタチップ３１１、及びダイオードチップ３１２がダイボンディングされることで実装される。トランジスタチップ３１１として、ＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタを実装する。このとき、第１フレーム３０１及び第２フレーム３０２に実装されるトランジスタチップ３１１のドレイン電極またはコレクタ電極は、第１フレーム３０１及び第２フレーム３０２に接続され、第１フレーム３０１及び第２フレーム３０２に実装されるダイオードチップ３１２のカソード電極も、第１フレーム３０１及び第２フレーム３０２に接続される。
【０１２９】
本実施の形態３の電力用半導体モジュールでは、１アームにＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタチップ３１１を３つ、ダイオードチップ３１２を３つ、交互に配置する例を示している。
【０１３０】
その後、第１フレーム３０１に実装されたトランジスタチップ３１１のソース電極またはエミッタ電極が第１中間フレーム３０５にワイヤー接続され、第２フレーム３０２に実装されたトランジスタチップ３１１のソース電極またはエミッタ電極が第２中間フレーム３０６にワイヤー接続される。
【０１３１】
さらに、第１フレーム３０１に実装されたトランジスタチップ３１１のゲートパッド３１３とリードフレームのハイサイド側のゲート端子３０７がワイヤー接続され、トランジスタチップ３１１のソースパッドとリードフレームのハイサイド側のソース端子３０８がワイヤー接続される。同様に、第２フレーム３０２に実装されたトランジスタチップ３１１のゲートパッド３１３とリードフレームのローサイド側のゲート端子３２１がワイヤー接続され、トランジスタチップ３１１のソースパッドとリードフレームのローサイド側のソース端子３２０がワイヤー接続される。
【０１３２】
次に、図６（ｃ）において、バスバーとして機能する正電極側の第３フレーム３０３と、負電極側の第４フレーム３０４を準備する。実際には、第３フレーム３０３及び第４フレーム３０４の形状を加工し、それらのリードフレーム間に絶縁体１２００を配置して接着させる。このようにして、絶縁体１２００を介して第３フレーム３０３及び第４フレーム３０４が平行に配置された複合体を形成する。
【０１３３】
そして、図６（ｄ）において、図６（ｃ）において形成した第３フレーム３０３及び第４フレーム３０４の複合体を、第１フレーム３０１及び第２フレーム３０２の上方に配置し、第３フレーム３０３の足が第１中間フレーム３０５に金属接合され、第４フレーム３０４の足が、第２中間フレーム３０６に金属接合される。またこのとき、第３フレーム３０３の足が、接合点３５０で第２フレーム３０２に金属接合される。
【０１３４】
その後、図６（ｅ）において、絶縁樹脂３１８によりモールドされ、絶縁樹脂の外枠３１９で規定される形状で全体を封止することで、モジュールが固定化される。
【０１３５】
このような組立フローを経ることで、本実施の形態３の電力用半導体モジュールが完成する。
【０１３６】
次に、図５（ａ）及び図５（ｂ）を用いて、図６（ａ）〜図６（ｅ）に示した組立フローを経て作製した本実施の形態３の電力用半導体モジュールの構成について説明する。
【０１３７】
第１フレーム３０１上及び第２フレーム３０２上に、複数の半導体チップがダイボンド材により接着されることで実装される。これらの半導体チップは、トランジスタチップ３１１及びダイオードチップ３１２で構成される。
【０１３８】
第１フレーム３０１及び第２フレーム３０２は、放熱板３１７上に絶縁体３１６を介して配置される。放熱板３１７は、熱伝導率の大きいＣｕ、Ａｌといった材料で構成するのが良い。絶縁体３１６は、熱伝導性が良く、かつ電気絶縁性の良い材料で構成するのが良い。
【０１３９】
配線全体は、絶縁樹脂３１８によりモールドされ、絶縁樹脂の外枠３１９によりモジュールの形状が定義される。
【０１４０】
なお、トランジスタチップ３１１としてＳｉＣ−ＭＯＳＦＥＴを用いる本実施の形態３の電力用半導体モジュールの構成が、本発明の電力用半導体モジュールの一例にあたる。また、第１フレーム３０１上に実装するトランジスタチップ３１１及びダイオードチップ３１２が、それぞれ、本発明の第１トランジスタ及び第１ダイオードの一例にあたる。また、第２フレーム３０２上に実装するトランジスタチップ３１１及びダイオードチップ３１２が、それぞれ、本発明の第２トランジスタ及び第２ダイオードの一例にあたる。また、絶縁体３１６が、本発明の第１絶縁体の一例にあたる。
【０１４１】
第１フレーム３０１及び第２フレーム３０２の外側に、これらのフレームより幅の狭い第１中間フレーム３０５及び第２中間フレーム３０６が、第１中間フレーム３０５は第１フレーム３０１に近い側に略平行に、第２中間フレーム３０６は第２フレーム３０２に近い側に略平行に配置されている。
【０１４２】
第１フレーム３０１上のトランジスタチップ３１１のソース電極またはエミッタ電極から第１中間フレーム３０５に金属の接続線３０９で接続されており、第１フレーム３０１上のダイオードチップ３１２のアノード電極から第１中間フレーム３０５に金属の接続線３１０で接続されている。第１中間フレーム３０５上の、金属の接続線３０９、１０が無い場所に、第１フレーム３０１の上方に配置されている第３フレーム３０３の足が接続されている。
【０１４３】
第２フレーム３０２上のトランジスタチップ３１１のソース電極またはエミッタ電極から第２中間フレーム３０６に金属の接続線３０９で接続されており、第２フレーム３０２上のダイオードチップ３１２のアノード電極から第２中間フレーム３０６に金属の接続線３１０で接続されている。第２中間フレーム３０６上の、金属の接続線３０９、１０が無い場所に、第２フレーム３０２の上方に配置されている第４フレーム３０４の足が接続されている。
【０１４４】
なお、第１フレーム３０１上のトランジスタチップ３１１及びダイオードチップ３１２と第１中間フレーム３０５とを接続する金属の接続線３０９及び１０が、本発明の金属の第１接続線の一例にあたる。また、第２フレーム３０２上のトランジスタチップ３１１及びダイオードチップ３１２と第２中間フレーム３０６とを接続する金属の接続線３０９及び１０が、本発明の金属の第２接続線の一例にあたる。
【０１４５】
更に、第３フレーム３０３は、第４フレーム３０４と上下方向に重ねて配置し、それらの間に絶縁体１２００を挟むことで絶縁耐圧を確保した上での最近接構造とし、第１フレーム３０１と第２フレーム３０２上に配置されたトランジスタチップ３１１及びダイオードチップ３１２を覆うように構成するのが望ましい。
【０１４６】
なお、絶縁体１２００が、本発明の第２絶縁体の一例にあたる。
【０１４７】
ここで、絶縁体１２００は、第３フレーム３０３と第４フレーム３０４間の距離を確保する目的で設けるものなので、他にこれらのフレーム間距離を確保する手段があれば、絶縁体１２００を設ける必要はなく、別の手段を用いてこれらのフレーム間距離を確保するようにしてもよい。
【０１４８】
第３フレーム３０３及び第４フレーム３０４間の絶縁体１２００は、絶縁樹脂またはセラミックで構成するのが望ましい。
【０１４９】
また、絶縁体１２００の厚みは、耐圧と電気特性のトレードオフの関係で適切に設定される。フレーム間距離が近ければ近い程、インダクタンスは低減するが、耐圧は低下する。フレーム間距離が離れれば離れる程、耐圧は向上できるが磁界の打ち消し効果は低下し、インダクタンスは大きくなる。
【０１５０】
絶縁体１２００がセラミックで構成される場合、最大電界強度は１ＭＶ/ｃｍ程度以下に
設定されるのが適切である。１ｋＶの耐電圧を確保する為には１０μｍの厚みが必要になる。実際には、これ以上の電界を印加しても即座に破壊ということにはならないが、３００℃以上の高温環境で２０年以上のライフを確保しようとすれば１ＭＶ/ｃｍ程度以下に
設定するのが好ましい。
【０１５１】
実際の絶縁体１２００の厚みとしては、耐電圧に依存することになるが、最薄の設定として（耐電圧／（１ＭＶ／ｃｍ））に設定するのが望ましい。このように設定することでインダクタンス低減効果を最大限に発揮できる。実際の電力用半導体モジュールに必要な耐電圧として、最低１ｋＶ以上は必要となるので、絶縁体１２００の厚みの最薄の構成としては、１０μｍ以上となる。
【０１５２】
また、絶縁体１２００の厚みの上限としては、１ｍｍ程度以下に設定することが望ましい。このように設定することでインダクタンス低減効果を発揮させることが可能になる。
【０１５３】
図７に、本実施の形態３における電力用半導体モジュールの等価回路図を示す。
【０１５４】
図７に示すＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ６及びＬ７は、トランジスタチップ３１１と第１中間フレーム３０５及び第２中間フレーム３０６間のインダクタンスを示している。Ｌ４及びＬ８は、それぞれ第３フレーム３０３及び第４フレーム３０４が有する配線インダクタンスとなる。これらは、幅広なバスバーを用いることで低減可能であるが、図５（ａ）に示すように、Ｐ（電源）端子とＮ（接地）端子を、電力用半導体モジュールの側面のうち同じ側面側に配置し、Ｏ（出力）端子を相対する反対側の側面側に配置して、第３フレーム３０３に流れる電流の向きと第４フレーム３０４に流れる電流の向きが反対向きになるように構成することで、磁界の打ち消し効果によるインダクタンス低減効果を用いて配線インダクタンスのさらなる低減を実現でき、事実上、Ｌ４及びＬ８を無視できる程度まで低減することが可能になる。
【０１５５】
その結果、実際のインダクタンスとしてはソース電極と中間リードを繋ぐ配線のインダクタンス（Ｌ１、Ｌ２、Ｌ３、Ｌ５、Ｌ６及びＬ７）のみが実質のインダクタンス値となるが、１チップ当たりの電流量は全体の電流量に比べて小さいので、電力用半導体モジュール全体の電気特性は良好な動作を実現することができる。
【０１５６】
このように、Ｌ４及びＬ８を事実上無視できる程度まで低減できることにより、大電流を流した時のトランジスタのスイッチングがオフ時のサージ電圧の発生、スイッチングがオン・オフ時のゲート発振等のゲート駆動上の不具合を抑制することができる。これが、本実施の形態３の電力用半導体モジュールの特徴である。
【０１５７】
また、第１フレーム３０１、第２フレーム３０２、第３フレーム３０３及び第４フレーム３０４の位置関係においても、より好ましい構成があるので、その構成について以下に説明する。
【０１５８】
本来、第１フレーム３０１及び第２フレーム３０２上に位置する第３フレーム３０３及び第４フレーム３０４の上下の位置関係は、上記で説明したインダクタンスのＬ４及びＬ８の低減効果に影響を及ぼさない。従って、第１フレーム３０１及び第２フレーム３０２と、第３フレーム３０３及び第４フレーム３０４間の距離を十分に確保できていれば、第３フレーム３０３及び第４フレーム３０４の上下の配置構成は、いずれの構成も可能である。しかし、第３フレーム３０３及び第４フレーム３０４の足を短くしていくと、第３フレーム３０３及び第４フレーム３０４の上下の配置構成において悪影響が出てくる構成がある。
【０１５９】
第３フレーム３０３及び第４フレーム３０４の足を短くできれば、更なるインダクタンスの低減化を実現できる上に、これらのフレームが放熱板としても機能するようになるのでさらに有利な構造となる。
【０１６０】
この効果を効果的に発揮させる為には、つまり、第３フレーム３０３及び第４フレーム３０４の足を短くしていく場合には、第４フレーム３０４の上側に第３フレーム３０３を配置する構成が望ましい。第４フレーム３０４は、接地されているので、電位が固定することによりノイズに強い構造にすることが可能となる。
【０１６１】
しかし、仮に、第３フレーム３０３が第４フレームの下側に配置され第３フレーム３０３が第１フレーム３０１及び第２フレーム３０２の直上に配置されている構造とした場合に、第３フレーム３０３及び第４フレーム３０４の足を短くしていけば、悪影響を及ぼす構成となってしまう。
【０１６２】
具体的には、第２フレーム３０２上のローサイド側のトランジスタチップ３１１のゲート入力信号にノイズを生み出す原因となる。これは、第３フレーム３０３とゲート配線３１４が容量結合を持ち、第３フレーム３０３の電圧は０Ｖ〜電源電圧まで変動することにより発生する。より具体的には、ローサイド側のトランジスタチップ３１１がオフした瞬間、第３フレーム３０３の電圧は電源電圧まで上昇する。その際に、ローサイド側のトランジスタチップ３１１がオフ状態にも関わらずゲート配線が正の電圧に吊り上げられることにより起こる。特に、ローサイド側のトランジスタチップ３１１を駆動するドライバーの電源は共通で駆動させる場合が多く、その結果、ドライバー入力信号線距離が長くなるのでノイズ耐性はハイサイド側よりも弱い。従って、ローサイド側の素子のノイズ耐性を向上させる為にも、第２フレーム３０２に搭載されたトランジスタチップ３１１直上のバスバーは、接地された第４フレーム３０４であることがノイズ耐性の観点からも好ましい。
【０１６３】
第１フレーム３０１上のトランジスタチップ３１１のソース電極またはエミッタ電極から第１中間フレーム３０５に接続するのに用いられる金属の接続線３０９は、通常であれば、Ａｌのワイヤーを複数本で構成し、大電流にも対応している。
【０１６４】
最近では、Ａｌのリボン、Ｃｕのリボンで構成することで、接合信頼性を向上させつつ、さらなる大電流化、高放熱性を実現することができる。また、金属の接続線３０９に代えて、Ａｌクリップ、Ｃｕクリップ、その他材料からなるクリップを用いても同様の機能を実現することが可能である。
【０１６５】
ダイオードチップ３１２のアノード電極から第１中間フレーム３０５に接続するのに用いられる金属の接続線３１０も、上記と同様である。
【０１６６】
また、第２フレーム３０２上のトランジスタチップ３１１及びダイオードチップ３１２と、第２中間フレーム３０６とを結線するのに用いられる金属の接続線３０９及び１０も、上記と同様である。
【０１６７】
第１フレーム３０１の延長上の電源端子部３２２は、電極としての機能を有しており、Ｐ（電源）端子として機能する。
【０１６８】
第４フレーム３０４の延長上の接地端子部３２３は、電極としての機能を有しており、Ｎ（接地）端子として機能する。
【０１６９】
第３フレーム３０３と第２フレーム３０２は、Ｐ端子及びＮ端子とは逆側に配置されている金属接合点３５０で結線されており、第２フレーム３０２の延長上の出力端子部３２４は、電極としての機能を有しており、Ｏ（出力）端子として機能する。
【０１７０】
このような構成により、第１中間フレーム３０５、第２中間フレーム３０６、第３フレーム３０３及び第４フレーム３０４を組み合わせて用いることで、半導体チップ上の空間を幅広の配線（バスバー）配置として有効活用させることができるので、さらなる電力用半導体モジュールの小形化を実現でき、低インダクタンス化にはより有利な構造となる。半導体チップを搭載している第１フレーム３０１と第２フレーム３０２を近接させることができる為に、配線長が短くなり更なる低インダクタンス化を実現することが可能となる。
【０１７１】
ゲート配線３１４に関しては、ハイサイド側ゲート端子３０７及びローサイド側ゲート端子３２１と、それぞれに対応するトランジスタチップ３１１のゲートパッド３１３間に金属ワイヤーで繋ぎ込まれる。
【０１７２】
ソース配線３１５に関しては、ハイサイド側ソース端子３０８及びローサイド側ソース端子３２０と、それぞれに対応するトランジスタチップ３１１のソース電極間に金属ワイヤーで繋ぎ込まれる。
【０１７３】
これらのフレーム間の絶縁を確保する為に、図５（ｂ）に示すように、下面側に配置される放熱板３１７上に絶縁体３１６を配置し、その上に各フレームを配置し、外形が絶縁樹脂の外枠３１９で規定されるように絶縁樹脂３１８によってモールドをする構成にするのが望ましい。
【０１７４】
ここに示した例に限らず、半導体チップの数や配置は、電力用半導体モジュールの電流定格で任意の組み合わせで決定されるものであるので、特に規定されるものではない。
【０１７５】
半導体チップ数の最小構成単位は、トランジスタチップ１つのみ、または、トランジスタチップ及びダイオードチップが１つの構成であるが、このような構成であってもデバイスの高速動作を達成する為にはインダクタンス低減の要求があるので、本実施の形態３の電力用半導体モジュールの構成を適用することによる効果は大きい。
【０１７６】
特に、トランジスタチップの数とダイオードチップの数がそろっている必要はなく、これらの数がそろっていなくても、本実施の形態３の効果は発揮される。
【０１７７】
本実施の形態３の電力用半導体モジュールの構成によれば、半導体素子上の空間を用いて幅広なリードフレームである第３フレーム３０３及び第４フレーム３０４を重ねて配置し、第３フレーム３０３で正極側バスバーを構成し、第４フレーム３０４で負極側バスバーを構成することで配線インダクタンスを低減でき、モジュールサイズを小型化することが可能となる。特に、正極側バスバーと負極側バスバーとの間に絶縁体１２００を挟むことで、絶縁耐圧を確保した上で最近接構造とでき、加えて、第３フレーム３０３及び第４フレーム３０４のそれぞれにおいて、電流を逆向きに流す構成を取ることで、相互インダクタンスの効果で、ソース電極側のインダクタンス値を大幅に低減でき、大電流を流してもより安定した駆動を可能とする。換言すれば、第３フレーム３０３及び第４フレーム３０４に発生する誘起電圧が互いに逆方向となるように、各部が配置されている。
【０１７８】
その結果、ノイズに強い電力用半導体モジュールの構成にすることが可能になる。また、半導体素子に直接バスバー接続させることが無い為に、接合信頼性を格段に向上させた構成とすることができる。
【０１７９】
（実施の形態４）
実施の形態３では、樹脂封止型のモジュールで本発明を説明してきたが、本発明のコンセプトは、これに限るものではなく、金属絶縁基板上に形成するモジュールに適用しても同様の効果が得られる。その他の形態でも、同様の効果が得られる。
【０１８０】
本発明の実施の形態４として、金属絶縁基板型の電力用半導体モジュールの平面図であるモジュール構成１１０３を図８（ａ）に示す。
【０１８１】
また、図８（ａ）におけるＢ−Ｂ´で切断した本実施の形態４の電力用半導体モジュールの断面構成１１０４を図８（ｂ）に示す。
【０１８２】
また、図９（ａ）〜図９（ｅ）に、本実施の形態４の電力用半導体モジュールの組立フロー図を示す。図９（ａ）〜図９（ｅ）は、それぞれ、本実施の形態４の電力用半導体モジュールの組立時の平面図を示している。
【０１８３】
本実施の形態４の電力用半導体モジュールの構成について説明する前に、まず、図９（ａ）〜図９（ｅ）を用いて本実施の形態４の電力用半導体モジュールの組立工程について説明する。
【０１８４】
図９（ａ）は、下地のセラミック基板上の配線パターン図である。
【０１８５】
銅箔のパターンである、第１金属導電体島３３１、第２金属導電体島３３３、第１中間金属導電体島３３５、第２中間金属導電体島３３６、接地端子形成用島３４４、ハイサイド側ゲート端子３３７、ローサイド側ソース端子３２５、ハイサイド側ソース端子３３８、ローサイド側ゲート端子３２６が基板上に形成されている。
【０１８６】
第１金属導電体島３３１及び第２金属導電体島３３３は、これらのパターン上に半導体チップが実装される。また、ハイサイド側ゲート端子３３７及びハイサイド側ソース端子３３８は、それぞれゲートパッド、ソースパッドに電気信号を送る為のリードである。同様に、ローサイド側ゲート端子３２６及びローサイド側ソース端子３２５も、それぞれ、ゲートパッド、ソースパッドに電気信号を送る為のリードが形成されるパターンである。
【０１８７】
これらの配線パターンが形成されたセラミック基板が、ケース３４９に取り付けられている。図８（ｂ）に絶縁体３４６として示しているセラミック基板は、接着層３６３を介して放熱板３４７上に取り付けられて構成されるが、この部分の詳細説明に関しては説明を省略する。
【０１８８】
図９（ｂ）において、リードフレームである第１金属導電体島３３１及び第２金属導電体島３３３上に、半導体素子であるトランジスタチップ３４１及びダイオードチップ３４２がダイボンディングされることで実装される。トランジスタチップ３４１として、ＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタを実装する。このとき、第１金属導電体島３３１及び第２金属導電体島３３３に実装されるトランジスタチップ３４１のドレイン電極またはコレクタ電極は、第１金属導電体島３３１及び第２金属導電体島３３３に接続され、第１金属導電体島３３１及び第２金属導電体島３３３に実装されるダイオードチップ３４２のカソード電極も、第１金属導電体島３３１及び第２金属導電体島３３３に接続される。
【０１８９】
本実施の形態４の電力用半導体モジュールでは、１アームにＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタチップ３１１を３つ、ダイオードチップ３１２を３つ、交互に配置する例を示している。
【０１９０】
その後、第１金属導電体島３３１に実装されたトランジスタチップ３４１のソース電極またはエミッタ電極が第１中間金属導電体島３３５にワイヤー接続され、第２金属導電体島３３３に実装されたトランジスタチップ３４１のソース電極またはエミッタ電極が第２中間金属導電体島３３６にワイヤー接続される。
【０１９１】
さらに、第１金属導電体島３３１に実装されたトランジスタチップ３４１のゲートパッドとリードフレームのハイサイド側のゲート端子３３７がワイヤー接続され、トランジスタチップ３４１のソースパッドとリードフレームのハイサイド側のソース端子３３８がワイヤー接続される。同様に、第２金属導電体島３３３に実装されたトランジスタチップ３４１のゲートパッドとリードフレームのローサイド側のゲート端子３２６がワイヤー接続され、トランジスタチップ３４１のソースパッドとリードフレームのローサイド側のソース端子３２５がワイヤー接続される。
【０１９２】
次に、図９（ｃ）において、バスバーとして機能する正電極側の第５フレーム３３２と、負電極側の第６フレーム３３４を準備する。実際には、第５フレーム３３２及び第６フレーム３３４の形状を加工し、それらのリードフレーム間に絶縁体１２０１を配置して接着させる。このようにして、絶縁体１２０１を介して第５フレーム３３２及び第６フレーム３３４が平行に配置された複合体を形成する。
【０１９３】
そして、図９（ｄ）において、図９（ｃ）において形成した第５フレーム３３２及び第６フレーム３３４の複合体を、第１金属導電体島３３１及び第２金属導電体島３３３の上方に配置し、第５フレーム３３２の足が第１中間金属導電体島３３５に金属接合され、第６フレーム３３４の足が、第２中間金属導電体島３３６に金属接合される。またこのとき、第５フレーム３３２の足が、接合点３５１で第２金属導電体島３３３に金属接合される。
【０１９４】
その後、図９（ｅ）において、電源端子３２７、接地端子３２８及び出力端子３２９を形成する。最後に、ケース３４９にシリコーンゲル３４８を注入することで絶縁強度が安定化される。
【０１９５】
このような組立フローを経ることで、本実施の形態４の電力用半導体モジュールが完成する。
【０１９６】
次に、図８（ａ）及び図８（ｂ）を用いて、図９（ａ）〜図９（ｅ）に示した組立フローを経て作製した本実施の形態４の電力用半導体モジュールの構成について説明する。
【０１９７】
絶縁体３４６は、セラミック基板で構成される。例えば、窒化アルミ（ＡｌＮ）基板、窒化珪素（ＳｉＮ）基板が最適で、その他、アルミナ（Ａｌ２Ｏ３）基板といったものもよく用いられ、その表面に大電流を流せる厚い金属配線が形成される。
【０１９８】
図８（ａ）に示すように、互いに略並行に配置された第１金属導電体島３３１と第２金属導電体島３３３の外側に、これらの島より幅の狭い第１中間金属導電体島３３５及び第２中間金属導電体島３３６が、第１中間金属導電体島３３５は第１金属導電体島３３１に近い側に略平行に、第２中間金属導電体島３３６は第２金属導電体島３３３に近い側に略平行に配置されている。
【０１９９】
第１金属導電体島３３１上及び第２金属導電体島３３３上に、複数の半導体チップがダイボンド材により接着されることで実装される。これらの半導体チップは、トランジスタチップ３４１及びダイオードチップ３４２で構成される。
【０２００】
第１金属導電体島３３１及び第２金属導電体島３３３は、放熱板３４７上に絶縁体３４６を介して配置される。第１金属導電体島３３１及び第２金属導電体島３３３は、絶縁体３４６に接着層３６２により固定される。放熱板３４７は、熱伝導率の大きいＣｕ、Ａｌといった材料で構成するのが良い。絶縁体３４６は、放熱板３４７に接着層３６３により固定される。絶縁体３４６は、熱伝導性が良く、かつ電気絶縁性の良い材料で構成するのが良い。
【０２０１】
なお、トランジスタチップ３４１としてＳｉＣ−ＭＯＳＦＥＴを用いる本実施の形態４の電力用半導体モジュールの構成が、本発明の電力用半導体モジュールの一例にあたる。また、第１金属導電体島３３１上に実装するトランジスタチップ３４１及びダイオードチップ３４２が、それぞれ、本発明の第１トランジスタ及び第１ダイオードの一例にあたる。また、第２金属導電体島３３３上に実装するトランジスタチップ３４１及びダイオードチップ３４２が、それぞれ、本発明の第２トランジスタ及び第２ダイオードの一例にあたる。また、絶縁体３４６が、本発明の第１絶縁体の一例にあたる。
【０２０２】
本実施の形態４の電力用半導体モジュール全体は、ケース３４９により外形が決められ、高耐熱シリコーンゲル３４８等により満たされ、耐電圧等を確保する。
【０２０３】
第１金属導電体島３３１上のトランジスタチップ３４１のソース電極またはエミッタ電極から第１中間金属導電体島３３５に金属の接続線３３９で接続されており、第１金属導電体島３３１上のダイオードチップ３４２のアノード電極から第１中間金属導電体島３３５に金属の接続線４０で接続されている。第１中間金属導電体島３３５上の、金属の接続線３３９、３４０が無い場所に、第１金属導電体島３３１の上方に配置されている第５フレーム３３２の足が接続されている。
【０２０４】
第２金属導電体島３３３上のトランジスタチップ３４１のソース電極またはエミッタ電極から第２中間金属導電体島３３６に金属の接続線３３９で接続されており、第２金属導電体島３３３上のダイオードチップ３４２のアノード電極から第２中間金属導電体島３３６に金属の接続線４０で接続されている。第２中間金属導電体島３３６上の、金属の接続線３３９、３４０が無い場所に、第２金属導電体島３３３の上方に配置されている第６フレーム３３４の足が接続されている。
【０２０５】
なお、第１金属導電体島３３１上のトランジスタチップ３４１及びダイオードチップ３４２と第１中間金属導電体島３３５とを接続する金属の接続線３３９及び３４０が、本発明の金属の第１接続線の一例にあたる。また、第２金属導電体島３３３上のトランジスタチップ３４１及びダイオードチップ３４２と第２中間金属導電体島３３６とを接続する金属の接続線３３９及び３４０が、本発明の金属の第２接続線の一例にあたる。
【０２０６】
更に、第５フレーム３３２は第６フレーム３３４との間に絶縁体１２０１を挟むように配置され、第１金属導電体島３３１と第２金属導電体島３３３上に配置されたトランジスタチップ３４１及びダイオードチップ３４２を覆うように構成するのが望ましい。
【０２０７】
なお、絶縁体１２０１が、本発明の第２絶縁体の一例にあたる。
【０２０８】
第５フレーム３３２及び第６フレーム３３４間の絶縁体１２０１は、絶縁樹脂またはセラミックで構成するのが望ましい。
【０２０９】
また、絶縁体１２０１の厚みは、耐圧と電気特性のトレードオフの関係で適切に設定されるのは実施の形態３において説明した通りであるので詳細の説明は省略する。インダクタンス低減効果を発揮するのに、絶縁体１２０１の厚みを１０μｍ以上、１ｍｍ以下に設定するのも実施の形態３において説明した通りである。
【０２１０】
第１金属導電体島３３１上のトランジスタチップ３４１のソース電極またはエミッタ電極から第１中間金属導電体島３３５に接続するのに用いられる金属の接続線３３９は、通常であれば、Ａｌのワイヤーを複数本で構成し、大電流にも対応している。
【０２１１】
最近では、Ａｌのリボン、Ｃｕのリボンで構成することで、接合信頼性を向上させつつ、さらなる大電流化、高放熱性を実現することができる。また、金属の接続線３３９に代えて、Ａｌクリップ、Ｃｕクリップ、その他材料からなるクリップを用いても同様の機能を実現することが可能である。
【０２１２】
ダイオードチップ３４２のアノード電極から第１中間金属導電体島３３５に接続するのに用いられる金属の接続線４０も、上記と同様である。
【０２１３】
また、第２金属導電体島３３３上のトランジスタチップ３４１及びダイオードチップ３４２と、第２中間金属導電体島３３６とを結線するのに用いられる金属の接続線３３９、３４０も、上記と同様である。
【０２１４】
第１金属導電体島３３１の延長部分は、電極としての機能を有しており、Ｐ（電源）端子３２７として機能する。
【０２１５】
第６フレーム３３４の延長部分は、電極としての機能を有しており、Ｎ端子（接地端子）３２８と接続される。ここで、接地端子（Ｎ）形成用島３４４を設けておき、ここに第６フレームを接合点３４３と接合させることで端子を形成するのが望ましい。
【０２１６】
第５フレーム３３２と第２金属導電体島３３３は、Ｐ端子（電源端子）３２７及びＮ端子（接地端子）３２８とは逆側に配置されている金属接合点３５１で結線されており、第２金属導電体島３３３の延長部分は、電極としての機能を有しており、Ｏ端子（出力端子）３２９として機能する。
【０２１７】
このような構成により、第１中間金属導電体島３３５、第２中間金属導電体島３３６、第５フレーム３３２及び第６フレーム３３４を組み合わせて用いることで、半導体チップ上の空間を幅広の低インダクタンス化を実現できる配線（バスバー）として利用することができるので、電力用半導体モジュールの小形化も実現でき、半導体チップを搭載している第１金属導電体島３３１と第２金属導電体島３３３の配置を近接させることができる為に、更なる低インダクタンス化を実現することを達成することが可能となる。
【０２１８】
また、電力用半導体モジュールのサイズも大幅に低減させることが可能となる。従って、配線長も短くなり更に低インダクタンス化が図れるので効果が大きい。
【０２１９】
ゲート配線に関しては、ハイサイド側ゲート端子３３７及びローサイド側ゲート端子３２６と、それぞれに対応するトランジスタチップ３４１のゲートパッド間に金属ワイヤーで繋ぎ込まれる。
【０２２０】
ソース配線に関しては、ハイサイド側ソース端子３３８及びローサイド側ソース端子３２５と、それぞれに対応するトランジスタチップ３４１のソース電極間に金属ワイヤーで繋ぎ込まれる。
【０２２１】
下面側に配置される放熱板３４７上に絶縁体３４６を配置し、その上に各フレームを配置している構成で、外枠で規定されるケース３４９にシリコーンゲル３４８等を注入して絶縁を確保することで、本実施の形態４の電力用半導体モジュールは完成する。
【０２２２】
ここに示した例に限らず、半導体チップの数や配置は、電力用半導体モジュールの電流定格で任意の組み合わせで決定されるものであるので、特に規定されるものではない。
【０２２３】
半導体チップ数の最小構成単位は、トランジスタチップ１つのみ、または、トランジスタチップ及びダイオードチップが１つの構成であるが、このような構成であってもデバイスの高速動作を達成する為にはインダクタンス低減の要求があるので、本実施の形態４の電力用半導体モジュールの構成を適用することによる効果は大きい。
【０２２４】
なお、本実施の形態４の構成においても、実施の形態３と同様に、トランジスタチップの数とダイオードチップの数がそろっている必要はない。
【０２２５】
なお、図１０に示した従来の構成では、バスバーと半導体チップを直接接合させる為、構成している半導体チップ間に温度分布があると、接合界面に大きなストレスがかかりデバイスの信頼性を劣化させるという課題もあった。より詳細には、温度が高い部分では膨張が大きく低温の部分では膨張が小さいことから、長期間の使用後にバスバーと半導体チップとの接合部にクラックが入ったり、半導体チップとダイパッド間のダイボンド材にクラックが入ったりといった不具合が起こることも判明した。様々な試験の結果、複数の半導体チップを一つのバスバーで連結することは信頼性確保上好ましくない構成であることも判明した。
【０２２６】
各実施の形態で説明した本発明の構成によれば、半導体チップとフレーム間接合の代わりにフレームとフレーム間の金属接合で結線が実現できる為に、より大きな熱、振動ストレスを印加することで強固な接合を実現できる。半導体チップと中間フレームの接合に関しては、半導体チップ毎の配線とすることで半導体チップ間に温度分布が発生してもそれぞれの半導体チップとフレーム間接合が個別に信頼性を確保できれば全体の信頼性を向上させることができる。このような構成にすることで、上記で説明した従来の課題を解決できることが判明した。
【０２２７】
以上に説明したように、本発明の電力用半導体モジュールの構成によれば、困難である半導体チップとバスバーの強接合を実現できなくても、中間フレームを利用して幅広な正極側バスバー及び負極側バスバーを半導体チップ上の空間で重ね合わせることで最近接の構成を取ることにより、従来技術に比べて、配線インダクタンスを大幅に低減することが可能になる。これにより、モジュール全体としてノイズに強く信頼性の高い電力用半導体モジュールを提供することが可能になる。
【０２２８】
上記の通り、本発明の電力用半導体モジュールによれば、
複数の第１トランジスタ及び第１ダイオードが配置された第１フレームと、
複数の第２トランジスタ及び第２ダイオードが配置された、前記第１フレームに隣接する第２フレームと、
前記第１フレーム及び前記第２フレームの外側に配置され、前記第１フレームに隣接する第１中間フレームと、
前記第１フレーム及び前記第２フレームの外側に配置され、前記第２フレームに隣接する第２中間フレームと、
前記第１中間フレームに電気的に接続されて、前記第１フレームの上方に配置された第３フレームと、
前記第２中間フレームに電気的に接続されて、前記第２フレームの上方に配置された第４フレームと、
前記第１フレームの延長上に設けられた電源端子と、
前記第４フレームの延長上に設けられた接地端子と、
前記第２フレーム及び前記第３フレームが電気的に繋がれた延長上に設けられた出力端子とを備え、
前記第１トランジスタのドレイン電極は、前記第１フレームに接続され、
前記第１トランジスタのソース電極及び前記第１ダイオードのアノード電極は、前記第１中間フレームに金属の第１接続線で接続され、
前記第２トランジスタのドレイン電極は、前記第２フレームに接続され、
前記第２トランジスタのソース電極及び前記第２ダイオードのアノード電極は、前記第２中間フレームに金属の第２接続線で接続され、
前記第１中間フレーム及び前記第２中間フレームの近傍に、ゲート端子及びソース端子が配置され、
全ての前記フレームは、放熱板の上に、樹脂系材料で構成された第１絶縁体を介して配置され、全ての前記フレームの少なくとも一部が、モールド樹脂で覆われており、
第２絶縁体が、前記第３フレーム及び前記第４フレームの間に挟まれており、前記第３フレーム及び前記第４フレームには、上下方向に互いに重なっている部分があり、
前記第３フレーム及び前記第４フレームを流れる各電流が互いに逆方向に流れるように構成されていることを特徴とする。
【０２２９】
また、本発明の電力用半導体モジュールによれば、
前記第１中間フレームに前記第３フレームの足が接続され、
前記第２中間フレームに前記第４フレームの足が接続され、
前記第３フレームの足は、複数の前記第１接続線の間に配置され、
前記第４フレームの足は、複数の前記第２接続線の間に配置されていることを特徴とする。
【０２３０】
また、本発明の電力用半導体モジュールによれば、
前記第４フレームは、前記第１フレーム及び前記第２フレームの上方に配置され、
前記第３フレームは、前記第４フレームの上方に配置されている。
【０２３１】
また、本発明の電力用半導体モジュールによれば、
前記電源端子及び前記接地端子は、前記電力用半導体モジュールの側面のうち同じ側面側に配置されており、
前記出力端子は、前記電力用半導体モジュールの側面のうち、前記電源端子及び前記接地端子とは反対側の側面側に配置されている。
【０２３２】
また、本発明の電力用半導体モジュールによれば、
複数の第１トランジスタ及び第１ダイオードが配置された第１金属導電体島と、
複数の第２トランジスタ及び第２ダイオードが配置された、前記第１金属導電体島に隣接する第２金属導電体島と、
前記第１金属導電体島及び前記第２金属導電体島の外側に配置され、前記第１金属導電体島に隣接する第１中間金属導電体島と、
前記第１金属導電体島及び前記第２金属導電体島の外側に配置され、前記第２金属導電体島に隣接する第２中間金属導電体島と、
前記第１中間金属導電体島に電気的に接続されて、前記第１金属導電体島の上方に配置された第５フレームと、
前記第２中間金属導電体島に電気的に接続されて、前記第２金属導電体島の上方に配置された第６フレームと、
前記第１金属導電体島の延長上に設けられた電源端子と、
前記第６フレームの延長上に設けられた接地端子と、
前記第２金属導電体島及び前記第５フレームが電気的に繋がり、前記第２金属導電体島に接続された出力端子とを備え、
前記第１トランジスタのドレイン電極は、前記第１金属導電体島に接続され、
前記第１トランジスタのソース電極及び前記第１ダイオードのアノード電極は、前記第１中間金属導電体島に金属の第１接続線で接続され、
前記第２トランジスタのドレイン電極は、前記第２金属導電体島に接続され、
前記第２トランジスタのソース電極及び前記第２ダイオードのアノード電極は、前記第２中間金属導電体島に金属の第２接続線で接続され、
前記第１中間金属導電体島及び前記第２中間金属導電体島の近傍に、ゲート端子及びソース端子が配置され、
全ての前記金属導電体島は、放熱板の上に、セラミック材料で構成された第１絶縁体を介して配置され、全ての前記金属導電体島の少なくとも一部が、ゲル状の樹脂で覆われており、
第２絶縁体が、前記第５フレーム及び前記第６フレームの間に挟まれており、前記第５フレーム及び前記第６フレームには、上下方向に互いに重なっている部分があり、
前記第５フレーム及び前記第６フレームを流れる各電流が互いに逆方向に流れるように構成されていることを特徴とする。
【０２３３】
また、本発明の電力用半導体モジュールによれば、
前記第１中間金属導電体島に前記第５フレームの足が接続され、
前記第２中間金属導電体島に前記第６フレームの足が接続され、
前記第５フレームの足は、複数の前記第１接続線の間に配置され、
前記第６フレームの足は、複数の前記第２接続線の間に配置されている。
【０２３４】
また、本発明の電力用半導体モジュールによれば、
前記第５フレームは、前記第６フレームの上方に配置されている。
【０２３５】
また、本発明の電力用半導体モジュールによれば、
前記第１接続線及び前記第２接続線は、リボンで構成されている。
【０２３６】
また、本発明の電力用半導体モジュールによれば、
前記第１接続線及び前記第２接続線は、クリップで構成されている。
【０２３７】
また、上記構成により、モジュールサイズを小型化して配線インダクタンスを低減でき、ノイズに強い電力用半導体モジュールを提供できる。
【産業上の利用可能性】
【０２３８】
本発明に係る電力用半導体モジュールは、モジュールサイズを小型化して配線インダクタンスを低減できる効果を有し、電源電圧の高電圧化、大電流化及びデバイスの高速化等が要求される場合に利用する電力用半導体モジュール等として有用である。
【符号の説明】
【０２３９】
１  第１フレーム
２  第２フレーム
３  第３フレーム
４  第４フレーム
５  第１中間フレーム
６  第２中間フレーム
７  ハイサイド側ゲート端子
８  ハイサイド側ソース端子
９、１０  金属の接続線
１１  トランジスタチップ
１２  ダイオードチップ
１３  ゲートパッド
１４  ゲート配線
１５  ソース配線
１６  絶縁体
１７  放熱板
１８  絶縁樹脂
１９  絶縁樹脂の外枠
２０  ローサイド側ソース端子
２１  ローサイド側ゲート端子
２２  電源端子部（Ｐ）
２３  接地端子部（Ｎ）
２４  出力端子部（Ｏ）
２５  ローサイド側ソース端子
２６  ローサイド側ゲート端子
２７  電源端子（Ｐ）
２８  接地端子（Ｎ）
２９  出力端子（Ｏ）
３１  第１金属導電体島
３２  第５フレーム
３３  第２金属導電体島
３４  第６フレーム
３５  第１中間金属導電体島
３６  第２中間金属導電体島
３７  ハイサイド側ゲート端子
３８  ハイサイド側ソース端子
３９、４０  金属の接続線
４１  トランジスタチップ
４２  ダイオードチップ
４３  接合点
４４  接地端子（Ｎ）形成用島
４６  絶縁体
４７  放熱板
４８  シリコーンゲル
４９  ケース
５０、５１  接合点
６２、６３  接着層
７１  バスバーの正極側内部電極
７２  バスバーの負極側内部電極
７３  ハイサイド側素子群
７４  ローサイド側素子群
１０１  モジュール構成
１０２  モジュール断面構成
１０３  モジュール構成
１０４  モジュール断面構成
３０１  第１フレーム
３０２  第２フレーム
３０３  第３フレーム
３０４  第４フレーム
３０５  第１中間フレーム
３０６  第２中間フレーム
３０７  ハイサイド側ゲート端子
３０８  ハイサイド側ソース端子
３０９、３１０  金属の接続線
３１１  トランジスタチップ
３１２  ダイオードチップ
３１３  ゲートパッド
３１４  ゲート配線
３１５  ソース配線
３１６  絶縁体
３１７  放熱板
３１８  絶縁樹脂
３１９  絶縁樹脂の外枠
３２０  ローサイド側ソース端子
３２１  ローサイド側ゲート端子
３２２  電源端子部（Ｐ）
３２３  接地端子部（Ｎ）
３２４  出力端子部（Ｏ）
３２５  ローサイド側ソース端子
３２６  ローサイド側ゲート端子
３２７  電源端子（Ｐ）
３２８  接地端子（Ｎ）
３２９  出力端子（Ｏ）
３３１  第１金属導電体島
３３２  第５フレーム
３３３  第２金属導電体島
３３４  第６フレーム
３３５  第１中間金属導電体島
３３６  第２中間金属導電体島
３３７  ハイサイド側ゲート端子
３３８  ハイサイド側ソース端子
３３９、３４０  金属の接続線
３４１  トランジスタチップ
３４２  ダイオードチップ
３４３  接合点
３４４  接地端子（Ｎ）形成用島
３４６  絶縁体
３４７  放熱板
３４８  シリコーンゲル
３４９  ケース
３５０、３５１  接合点
３６２、３６３  接着層
１１０１  モジュール構成
１１０２  モジュール断面構成
１１０３  モジュール構成
１１０４  モジュール断面構成
１２００、１２０１  絶縁体
【図１】
2013171996.tif 000003
【図２】
2013171996.tif 000004
【図３】
2013171996.tif 000005
【図４】
2013171996.tif 000006
【図５】
2013171996.tif 000007
【図６】
2013171996.tif 000008
【図７】
2013171996.tif 000009
【図８】
2013171996.tif 000010
【図９】
2013171996.tif 000011
【図１０】
2013171996.tif 000012
【手続補正書】
【提出日】平成26年11月14日(2014.11.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力用半導体モジュールの構造に関するものである。
【背景技術】
【０００２】
電力を変換する電力用半導体モジュールは、省エネルギーの観点から高効率化が求められている。
【０００３】
その為に、半導体素子としては、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）から、ワイドバンドギャップ系電力用半導体素子（ＳｉＣ、ＧａＮ）を用いたトランジスタへの移行が進んでいる。特に、炭化珪素（ＳｉＣ）を用いた絶縁ゲート型トランジスタは、高耐圧で低オン抵抗を実現でき、ユニポーラ型デバイスが故に高速動作が可能であり、実用化が期待されている。
【０００４】
動作中のモジュールの発熱は、そのほとんどを半導体素子からの発熱が占める。デバイスに電流が流れている時に発熱する導通損失によるものと、デバイスがオン状態からオフ状態、オフ状態からオン状態に移行する際のスイッチング時に発生するスイッチング損失によるものが、半導体素子からの発熱のほとんどの割合を占める。
【０００５】
前述したようにワイドバンドギャップ系材料で構成される電力用半導体素子を用いれば、スイッチング損失を大幅に低減できるので、同じ損失での高周波動作が可能となる。その結果、リアクトルや容量の大きさを小さくでき、電力変換装置を小さく構成することができる。従って、インバーター自体の容積を大幅に低減出来るために、装置自体の構成を小型集積化することが可能となるので、期待されている。
【０００６】
ここで、デバイスの高速動作化を実現する為には、平滑コンデンサーの電源側からモジュール各相を通してグラウンド側までのインダクタンスの低減化が重要な因子となる。電源電圧の高電圧化、大電流化、及びデバイスの高速化に伴い、このインダクタンス値が大きくなるとデバイスには悪影響となる。具体的には、オン時には貫通電流、オフ時には跳ね上がり電圧が問題となり、最悪の場合、素子の破壊につながる。
【０００７】
特に、大電流化に伴い複数チップを実装する構成では、パッケージサイズが大きくなるので、大電流化とインダクタンス値は相反する関係になる。
【０００８】
特許文献１には、複数電力用半導体チップを搭載した際に、モジュールが低インダクタンスを実現する為の従来技術が開示されている。
【０００９】
図１０に、特許文献１に記載の、従来の電力用半導体モジュールの平面図を示す。
【００１０】
この電力用半導体モジュールでは、大電流化する為にアーム内でチップを並列に並べる配置をとり、バスバーを中央に配置し、ハイサイド側素子群７３とローサイド側素子群７４がバスバーを挟むような構成としている。
【００１１】
バスバーの正極側内部電極７１とバスバーの負極側内部電極７２が相対するように配置して、互いの電流が逆向きに流れるような構成をとることによりインダクタンスの低減効果を図っている。
【００１２】
このように、従来の電力用半導体モジュールでは、電流が逆向きに流れるバスバーを近くに配置することで磁界を打ち消しあう原理（相互インダクタンスの効果）を利用することで、低インダクタンス化を図っている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−２２９６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記した従来の電力用半導体モジュールの構成では、モジュールサイズが大型化し、インダクタンス成分の十分な低減を実現できなかった。
【００１５】
すなわち、バスバーの正極側内部電極７１及びバスバーの負極側内部電極７２には大電流が流れるので、インダクタンス低減の為に、これらを幅広く構成しなければならない。その結果、モジュールサイズはこのバスバー領域の分だけ大型化して、電流経路全体が広くなってしまう。そして、電流経路全体が広くなった分、インダクタンス成分が大きくなってしまうので、インダクタンス成分の十分な低減効果を得ることができない。
【００１６】
本発明は、上記従来の課題を考慮して、モジュールサイズを小型化して配線インダクタンスを低減できる電力用半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１７】
上述した課題を解決するために、第１の本発明は、
複数の第１トランジスタ及び第１ダイオードが配置された第１フレームと、
複数の第２トランジスタ及び第２ダイオードが配置された第２フレームと、
前記第１フレームに隣接する第１中間フレームと、
前記第２フレームに隣接する第２中間フレームと、
前記第１中間フレームに電気的に接続されて、前記第１フレームの上方に配置された第３フレームと、
前記第２中間フレームに電気的に接続されて、前記第２フレームの上方に配置された第４フレームと、
前記第１フレームの延長上に設けられた電源端子と、
前記第４フレームの延長上に設けられた接地端子と、
前記第２フレーム及び前記第３フレームが電気的に繋がれた延長上に設けられた出力端子とを備え、
前記第１トランジスタのドレイン電極は、前記第１フレームに接続され、
前記第１トランジスタのソース電極及び前記第１ダイオードのアノード電極は、前記第１中間フレームに金属の第１接続線で接続され、
前記第２トランジスタのドレイン電極は、前記第２フレームに接続され、
前記第２トランジスタのソース電極及び前記第２ダイオードのアノード電極は、前記第２中間フレームに金属の第２接続線で接続され、
前記第１トランジスタ及び前記第２トランジスタの近傍に、ゲート端子及びソース端子が配置され、
全ての前記フレームは、放熱板の上に、樹脂系材料で構成された絶縁体を介して配置され、全ての前記フレームの少なくとも一部が、モールド樹脂で覆われており、
前記第３フレーム及び前記第４フレームは、互いに平行に配置されており、前記第３フレーム及び前記第４フレームに発生する誘起電圧が互いに逆方向となるように、前記電源端子、前記接地端子及び前記出力端子が配置されていることを特徴とする電力用半導体モジュールである。
【００１８】
また、第２の本発明は、
前記第１中間フレームに前記第３フレームの足が接続され、
前記第２中間フレームに前記第４フレームの足が接続され、
前記第３フレームの足は、複数の前記第１接続線の間に配置され、
前記第４フレームの足は、複数の前記第２接続線の間に配置されていることを特徴とする、第１の本発明の電力用半導体モジュールである。
【００１９】
また、第３の本発明は、
前記第３フレームは、前記第１トランジスタ及び前記第１ダイオードの上方を覆うように配置されており、
前記第４フレームは、前記第２トランジスタ及び前記第２ダイオードの上方を覆うように配置されている、ことを特徴とする、第１の本発明の電力用半導体モジュールである。
【００２０】
また、第４の本発明は、
前記第１トランジスタのゲート電極は、前記第１中間フレームとは反対の側に配置され、
前記第２トランジスタのゲート電極は、前記第２中間フレームとは反対の側に配置されていることを特徴とする、第１の本発明の電力用半導体モジュールである。
【００２１】
また、第５の本発明は、
複数の第１トランジスタ及び第１ダイオードが配置された第１金属導電体島と、
複数の第２トランジスタ及び第２ダイオードが配置された第２金属導電体島と、
前記第１金属導電体島に隣接する第１中間金属導電体島と、
前記第２金属導電体島に隣接する第２中間金属導電体島と、
前記第１中間金属導電体島に電気的に接続されて、前記第１金属導電体島の上方に配置された第５フレームと、
前記第２中間金属導電体島に電気的に接続されて、前記第２金属導電体島の上方に配置された第６フレームと、
前記第１金属導電体島の延長上に設けられた電源端子と、
前記第６フレームの延長上に設けられた接地端子と、
前記第２金属導電体島及び前記第５フレームが電気的に繋がり、前記第２金属導電体島に接続された出力端子とを備え、
前記第１トランジスタのドレイン電極は、前記第１金属導電体島に接続され、
前記第１トランジスタのソース電極及び前記第１ダイオードのアノード電極は、前記第１中間金属導電体島に金属の第１接続線で接続され、
前記第２トランジスタのドレイン電極は、前記第２金属導電体島に接続され、
前記第２トランジスタのソース電極及び前記第２ダイオードのアノード電極は、前記第２中間金属導電体島に金属の第２接続線で接続され、
前記第１トランジスタ及び前記第２トランジスタの近傍に、ゲート端子及びソース端子が配置され、
全ての前記金属導電体島は、放熱板の上に、セラミック材料で構成された絶縁体を介して配置され、全ての前記金属導電体島の少なくとも一部が、ゲル状の樹脂で覆われており、
前記第５フレーム及び前記第６フレームは、互いに平行に配置されており、前記第５フレーム及び前記第６フレームに発生する誘起電圧が互いに逆方向となるように、前記電源端子、前記接地端子及び前記出力端子が配置されていることを特徴とする電力用半導体モジュールである。
【００２２】
また、第６の本発明は、
前記第１中間金属導電体島に前記第５フレームの足が接続され、
前記第２中間金属導電体島に前記第６フレームの足が接続され、
前記第５フレームの足は、複数の前記第１接続線の間に配置され、
前記第６フレームの足は、複数の前記第２接続線の間に配置されていることを特徴とする、第５の本発明の電力用半導体モジュールである。
【００２３】
また、第７の本発明は、
前記第５フレームは、前記第１トランジスタ及び前記第１ダイオードの上方を覆うように配置されており、
前記第６フレームは、前記第２トランジスタ及び前記第２ダイオードの上方を覆うように配置されている、ことを特徴とする、第５の本発明の電力用半導体モジュールである。
【００２４】
また、第８の本発明は、
前記第１接続線及び前記第２接続線は、リボンで構成されていることを特徴とする、第１または第５の本発明の電力用半導体モジュールである。
【００２５】
また、第９の本発明は、
前記第１接続線及び前記第２接続線は、クリップで構成されていることを特徴とする、第１または第５の本発明の電力用半導体モジュールである。
【００２６】
また、第１０の本発明は、
前記第１トランジスタのゲート電極は、前記第１中間金属導電体島とは反対の側に配置され、
前記第２トランジスタのゲート電極は、前記第２中間金属導電体島とは反対の側に配置されていることを特徴とする、第５の本発明の電力用半導体モジュールである。
【発明の効果】
【００２７】
本発明により、モジュールサイズを小型化して配線インダクタンスを低減できる電力用半導体モジュールを提供できる。
【図面の簡単な説明】
【００２８】
【図１】（ａ）本発明の実施の形態１における電力用半導体モジュールの平面図、（ｂ）本発明の実施の形態１における電力用半導体モジュールの、図１（ａ）のＡ−Ａ´における断面図、（ｃ）本発明の実施の形態１における電力用半導体モジュールの変形例の断面図
【図２】（ａ）〜（ｆ）本発明の実施の形態１の電力用半導体モジュールの組立フローを示す平面図
【図３】（ａ）本発明の実施の形態２における電力用半導体モジュールの平面図、（ｂ）本発明の実施の形態２における電力用半導体モジュールの、図３（ａ）のＢ−Ｂ´における断面図、（ｃ）本発明の実施の形態２における電力用半導体モジュールの変形例の断面図
【図４】（ａ）〜（ｆ）本発明の実施の形態２の電力用半導体モジュールの組立フローを示す平面図
【図５】（ａ）本発明の実施の形態３における電力用半導体モジュールの平面図、（ｂ）本発明の実施の形態３における電力用半導体モジュールの、図５（ａ）のＡ−Ａ´における断面図
【図６】（ａ）〜（ｅ）本発明の実施の形態３の電力用半導体モジュールの組立フローを示す平面図
【図７】本発明の実施の形態３における電力用半導体モジュールの等価回路図
【図８】（ａ）本発明の実施の形態４における電力用半導体モジュールの平面図、（ｂ）本発明の実施の形態４における電力用半導体モジュールの、図８（ａ）のＢ−Ｂ´における断面図
【図９】（ａ）〜（ｅ）本発明の実施の形態４の電力用半導体モジュールの組立フローを示す平面図
【図１０】従来の電力用半導体モジュールの平面図
【発明を実施するための形態】
【００２９】
（実施の形態１）
本発明の実施の形態１の樹脂封止型の電力用半導体モジュールの平面図であるモジュール構成１０１を図１（ａ）に示す。
【００３０】
また、図１（ａ）におけるＡ−Ａ´で切断した本実施の形態１の電力用半導体モジュールの断面構成１０２を図１（ｂ）に示す。
【００３１】
また、図２（ａ）〜図２（ｆ）に、本実施の形態１の電力用半導体モジュールの組立フロー図を示す。図２（ａ）〜図２（ｆ）は、それぞれ、本実施の形態１の電力用半導体モジュールの組立時の平面図を示している。
【００３２】
本実施の形態１の電力用半導体モジュールの構成について説明する前に、まず、図２（ａ）〜図２（ｆ）を用いて本実施の形態１の電力用半導体モジュールの組立工程について説明する。
【００３３】
図２（ａ）は、下地のリードフレームである、第１フレーム１、第２フレーム２、第１中間フレーム５、第２中間フレーム６、ハイサイド側ゲート端子７、ローサイド側ソース端子２０、ハイサイド側ソース端子８、及びローサイド側ゲート端子２１の平面図である。ここで、実際には、これらのリードがバラバラにならないように枠に固定され、最終モールドが完了した後に枠から切り離されるが、この部分の詳細説明に関しては省略する。
【００３４】
図２（ｂ）において、図２（ａ）で説明したリードフレーム上に半導体素子であるトランジスタチップ１１、及びダイオードチップ１２がダイボンディングされることで実装される。トランジスタチップ１１として、ＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタを実装する。このとき、第１フレーム１及び第２フレーム２に実装されるトランジスタチップ１１のドレイン電極またはコレクタ電極は、第１フレーム１及び第２フレーム２に接続され、第１フレーム１及び第２フレーム２に実装されるダイオードチップ１２のカソード電極も、第１フレーム１及び第２フレーム２に接続される。
【００３５】
本実施の形態１の電力用半導体モジュールでは、１アームにＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタチップ１１を３つ、ダイオードチップ１２を３つ、交互に配置する例を示している。
【００３６】
その後、第１フレーム１に実装されたトランジスタチップ１１のソース電極またはエミッタ電極が第１中間フレーム５にワイヤー接続され、第２フレーム２に実装されたトランジスタチップ１１のソース電極またはエミッタ電極が第２中間フレーム６にワイヤー接続される。
【００３７】
さらに、第１フレーム１に実装されたトランジスタチップ１１のゲートパッド１３とリードフレームのハイサイド側のゲート端子７がワイヤー接続され、トランジスタチップ１１のソースパッドとリードフレームのハイサイド側のソース端子８がワイヤー接続される。同様に、第２フレーム２に実装されたトランジスタチップ１１のゲートパッド１３とリードフレームのローサイド側のゲート端子２１がワイヤー接続され、トランジスタチップ１１のソースパッドとリードフレームのローサイド側のソース端子２０がワイヤー接続される。
【００３８】
次に、図２（ｃ）において、バスバーとして機能する正電極側の第３フレーム３と、負電極側の第４フレーム４を準備する。
【００３９】
そして、図２（ｄ）において、第４フレーム４を第２フレーム２の上方に配置し、第４フレーム４の足が、第２中間フレーム６に金属接合される。
【００４０】
次に、図２（ｅ）において、第３フレーム３を第１フレーム１の上方に配置し、第３フレーム３を、接合点５０で第２フレーム２に金属接合する。また、第３フレーム３の足が、第１中間フレーム５に金属接合される。
【００４１】
その後、図２（ｆ）において、絶縁樹脂１８によりモールドされ、絶縁樹脂の外枠１９で規定される形状で全体を封止することで、モジュールが固定化される。
【００４２】
このような組立フローを経ることで、本実施の形態１の電力用半導体モジュールが完成する。
【００４３】
次に、図１（ａ）及び図１（ｂ）を用いて、図２（ａ）〜図２（ｆ）に示した組立フローを経て作製した本実施の形態１の電力用半導体モジュールの構成について説明する。
【００４４】
第１フレーム１上及び第２フレーム２上に、複数の半導体チップがダイボンド材により接着されることで実装される。これらの半導体チップは、トランジスタチップ１１及びダイオードチップ１２で構成される。
【００４５】
第１フレーム１及び第２フレーム２は、放熱板１７上に絶縁体１６を介して配置される。放熱板１７は、熱伝導率の大きいＣｕ、Ａｌといった材料で構成するのが良い。絶縁体１６は、熱伝導性が良く、かつ電気絶縁性の良い材料で構成するのが良い。
【００４６】
配線全体は、絶縁樹脂１８によりモールドされ、絶縁樹脂の外枠１９によりモジュールの形状が定義される。
【００４７】
なお、トランジスタチップ１１としてＳｉＣ−ＭＯＳＦＥＴを用いる本実施の形態１の電力用半導体モジュールの構成が、本発明の電力用半導体モジュールの一例にあたる。また、第１フレーム１上に実装するトランジスタチップ１１及びダイオードチップ１２が、それぞれ、本発明の第１トランジスタ及び第１ダイオードの一例にあたる。また、第２フレーム２上に実装するトランジスタチップ１１及びダイオードチップ１２が、それぞれ、本発明の第２トランジスタ及び第２ダイオードの一例にあたる。
【００４８】
第１フレーム１と第２フレーム２の間に、これらのフレームより幅の狭い第１中間フレーム５及び第２中間フレーム６が、第１中間フレーム５は第１フレーム１に近い側に略平行に、第２中間フレーム６は第２フレーム２に近い側に略平行に配置されている。
【００４９】
第１中間フレーム５及び第２中間フレーム６は、電力用半導体モジュールの中心線、すなわち図１（ａ）の平面図において、モジュール構成１０１を上下に二等分する線を基準として、その中心線を挟んで相対する位置に配置されている。
【００５０】
第１フレーム１上のトランジスタチップ１１のソース電極またはエミッタ電極から第１中間フレーム５に金属の接続線９で接続されており、第１フレーム１上のダイオードチップ１２のアノード電極から第１中間フレーム５に金属の接続線１０で接続されている。第１中間フレーム５上の、金属の接続線９、１０が無い場所に、第１フレーム１の上方に配置されている第３フレーム３の足が接続されている。
【００５１】
第２フレーム２上のトランジスタチップ１１のソース電極またはエミッタ電極から第２中間フレーム６に金属の接続線９で接続されており、第２フレーム２上のダイオードチップ１２のアノード電極から第２中間フレーム６に金属の接続線１０で接続されている。第２中間フレーム６上の、金属の接続線９、１０が無い場所に、第２フレーム２の上方に配置されている第４フレーム４の足が接続されている。
【００５２】
なお、第１フレーム１上のトランジスタチップ１１及びダイオードチップ１２と第１中間フレーム５とを接続する金属の接続線９及び１０が、本発明の金属の第１接続線の一例にあたる。また、第２フレーム２上のトランジスタチップ１１及びダイオードチップ１２と第２中間フレーム６とを接続する金属の接続線９及び１０が、本発明の金属の第２接続線の一例にあたる。
【００５３】
第３フレーム３は、第１フレーム１の半導体チップ搭載領域、すなわち３つのトランジスタチップ１１及び３つのダイオードチップ１２が実装されている領域の上方を少なくとも覆う構成とすることが望ましい。また同様に、第４フレーム４は、第２フレーム２の半導体チップ搭載領域を少なくとも覆う構成とすることが望ましい。
【００５４】
第１フレーム１上のトランジスタチップ１１のソース電極またはエミッタ電極から第１中間フレーム５に接続するのに用いられる金属の接続線９は、通常であれば、Ａｌのワイヤーを複数本で構成し、大電流にも対応している。
【００５５】
最近では、Ａｌのリボン、Ｃｕのリボンで構成することで、接合信頼性を向上させつつ、さらなる大電流化、高放熱性を実現することができる。また、金属の接続線９に代えて、Ａｌクリップ、Ｃｕクリップ、その他材料からなるクリップを用いても同様の機能を実現することが可能である。
【００５６】
ダイオードチップ１２のアノード電極から第１中間フレーム５に接続するのに用いられる金属の接続線１０も、上記と同様である。
【００５７】
また、第２フレーム２上のトランジスタチップ１１及びダイオードチップ１２と、第２中間フレーム６とを結線するのに用いられる金属の接続線９及び１０も、上記と同様である。
【００５８】
第１フレーム１の延長上の電源端子部２２は、電極としての機能を有しており、Ｐ（電源）端子として機能する。
【００５９】
第４フレーム４の延長上の接地端子部２３は、電極としての機能を有しており、Ｎ（接地）端子として機能する。
【００６０】
第３フレーム３と第２フレーム２は、Ｐ端子及びＮ端子とは逆側に配置されている金属接合点５０で結線されており、第３フレーム３の延長上の出力端子部２４は、電極としての機能を有しており、Ｏ（出力）端子として機能する。
【００６１】
図１（ａ）に示すように、第３フレーム３と第４フレーム４を互いに平行に配置するとともに、Ｐ端子及びＮ端子とは逆側にＯ端子を配置したことで、正極側バスバーである第３フレーム３と負極側バスバーである第４フレーム４のそれぞれの電流が逆方向に流れ、相互インダクタンスの効果で、インダクタンスを低減させることができる。換言すれば、第３フレーム３及び第４フレーム４に発生する誘起電圧が互いに逆方向となるように、電源端子部２２（Ｐ端子）、接地端子部２３（Ｎ端子）及び出力端子部２４（Ｏ端子）が配置されている。
【００６２】
このような構成により、第１中間フレーム５、第２中間フレーム６、第３フレーム３及び第４フレーム４を組み合わせて用いることで、半導体チップ上の空間を幅広の低インダクタンス化を実現できる配線（バスバー）として利用することができるので、電力用半導体モジュールの小形化も実現でき、半導体チップを搭載している第１フレーム１と第２フレーム２の配置を近接させることができる為に、更なる低インダクタンス化を実現することを達成することが可能となる。
【００６３】
ゲート配線に関しては、ゲートドライバーからの距離を最短に構成するのが有利である。従って、それぞれのトランジスタの近傍に、ゲート配線用のリードとしてハイサイド側ゲート端子７及びローサイド側ゲート端子２１と、ソース配線用のリードとしてハイサイド側ソース端子８及びローサイド側ソース端子２０を形成しておくのがよい。
【００６４】
それぞれのトランジスタチップ１１にゲートドライバーを配置する構成が望ましいが、特に、高速動作が必要でない用途では複数のトランジスタチップのゲート、ソースを１つのリードにまとめるような構成でもよい。
【００６５】
ゲート配線用のリードであるハイサイド側ゲート端子７及びローサイド側ゲート端子２１には、トランジスタチップ１１のゲートパッド１３から金属のゲート配線１４を形成する。また、ソース配線用のリードであるハイサイド側ソース端子８及びローサイド側ソース端子２０には、金属のソース配線１５を形成する。
【００６６】
この構成により、トランジスタチップ１１から、ゲート配線用のリード及びソース配線用のリードまでは、金属配線により電気的に接続される。
【００６７】
但し、第１フレーム１上のトランジスタチップ１１のゲート電極は、図１（ａ）に示すように、電力用半導体モジュール中央の第１中間フレーム５とは反対側に配置されるような構成とし、第２フレーム２上のトランジスタチップ１１のゲート電極は、電力用半導体モジュール中央の第２中間フレーム６とは反対側に配置されるような構成とするのが、配線も短くなり有利である。
【００６８】
これらのフレーム間を絶縁する為に、図１（ｂ）に示すように、下面側に配置される放熱板１７上に絶縁体１６を配置し、その上に各フレームを配置し、絶縁樹脂の外枠１９で規定されるように絶縁樹脂１８によってモールドをする構成をとるのが望ましい。
【００６９】
ここに示した例に限らず、半導体チップの数や配置は、電力用半導体モジュールの電流定格で任意の組み合わせで決定されるものであるので、特に規定されるものではない。
【００７０】
半導体チップ数の最小構成単位は、トランジスタチップ１つのみ、または、トランジスタチップ及びダイオードチップが１つの構成であるが、このような構成であってもデバイスの高速動作を達成する為にはインダクタンス低減の要求があるので、本実施の形態１の電力用半導体モジュールの構成を適用することによる効果は大きい。
【００７１】
特に、トランジスタチップの数とダイオードチップの数がそろっている必要はなく、これらの数がそろっていなくても、本実施の形態１の効果は発揮される。
【００７２】
（実施の形態２）
実施の形態１では、樹脂封止型のモジュールで本発明を説明してきたが、本発明のコンセプトは、これに限るものではなく、金属絶縁基板上に形成するモジュールに適用しても同様の効果が得られる。その他の形態でも、同様の効果が得られる。
【００７３】
本発明の実施の形態２として、金属絶縁基板型の電力用半導体モジュールの平面図であるモジュール構成１０３を図３（ａ）に示す。
【００７４】
また、図３（ａ）におけるＢ−Ｂ´で切断した本実施の形態２の電力用半導体モジュールの断面構成１０４を図３（ｂ）に示す。
【００７５】
また、図４（ａ）〜図４（ｆ）に、本実施の形態２の電力用半導体モジュールの組立フロー図を示す。図４（ａ）〜図４（ｆ）は、それぞれ、本実施の形態２の電力用半導体モジュールの組立時の平面図を示している。
【００７６】
本実施の形態２の電力用半導体モジュールの構成について説明する前に、まず、図４（ａ）〜図４（ｆ）を用いて本実施の形態２の電力用半導体モジュールの組立工程について説明する。
【００７７】
図４（ａ）は、下地のセラミック基板上の配線パターン図である。
【００７８】
銅箔のパターンである、第１金属導電体島３１、第２金属導電体島３３、第１中間金属導電体島３５、第２中間金属導電体島３６、接地端子形成用島４４、ハイサイド側ゲート端子３７、ローサイド側ソース端子２５、ハイサイド側ソース端子３８、ローサイド側ゲート端子２６が基板上に形成されている。このセラミック基板がケース４９に取り付けられている。
【００７９】
図３（ｂ）に絶縁体４６として示しているセラミック基板は、接着層６３を介して放熱板４７上に取り付けられて構成されるが、この部分の詳細説明に関しては説明を省略する。
【００８０】
図４（ｂ）において、リードフレームである第１金属導電体島３１及び第２金属導電体島３３上に、半導体素子であるトランジスタチップ４１及びダイオードチップ４２がダイボンディングされることで実装される。トランジスタチップ４１として、ＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタを実装する。このとき、第１金属導電体島３１及び第２金属導電体島３３に実装されるトランジスタチップ４１のドレイン電極またはコレクタ電極は、第１金属導電体島３１及び第２金属導電体島３３に接続され、第１金属導電体島３１及び第２金属導電体島３３に実装されるダイオードチップ４２のカソード電極も、第１金属導電体島３１及び第２金属導電体島３３に接続される。
【００８１】
本実施の形態２の電力用半導体モジュールでは、１アームにＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタチップ４１を３つ、ダイオードチップ４２を３つ、交互に配置する例を示している。
【００８２】
その後、第１金属導電体島３１に実装されたトランジスタチップ４１のソース電極またはエミッタ電極が第１中間金属導電体島３５にワイヤー接続され、第２金属導電体島３３に実装されたトランジスタチップ４１のソース電極またはエミッタ電極が第２中間金属導電体島３６にワイヤー接続される。
【００８３】
さらに、第１金属導電体島３１に実装されたトランジスタチップ４１のゲートパッドとリードフレームのハイサイド側のゲート端子３７がワイヤー接続され、トランジスタチップ４１のソースパッドとリードフレームのハイサイド側のソース端子３８がワイヤー接続される。同様に、第２金属導電体島３３に実装されたトランジスタチップ４１のゲートパッドとリードフレームのローサイド側のゲート端子２６がワイヤー接続され、トランジスタチップ４１のソースパッドとリードフレームのローサイド側のソース端子２５がワイヤー接続される。
【００８４】
次に、図４（ｃ）において、バスバーとして機能する正電極側の第５フレーム３２と、負電極側の第６フレーム３４を準備する。
【００８５】
そして、図４（ｄ）において、第６フレーム３４を第２金属導電体島３３の上方に配置し、第６フレーム３４の足が、第２中間金属導電体島３６に金属接合される。
【００８６】
次に、図４（ｅ）において、第５フレーム３２を第１金属導電体島３１の上方に配置し、第５フレーム３２を、接合点５１で第２金属導電体島３３に金属接合する。また、第５フレーム３２の足が、第１中間金属導電体島３５に金属接合される。
【００８７】
その後、図４（ｆ）において、電源端子２７、接地端子２８及び出力端子２９を形成する。最後に、ケース４９にシリコーンゲル４８を注入することで絶縁強度を安定化される。
【００８８】
このような組立フローを経ることで、本実施の形態２の電力用半導体モジュールが完成する。
【００８９】
次に、図３（ａ）及び図３（ｂ）を用いて、図４（ａ）〜図４（ｆ）に示した組立フローを経て作製した本実施の形態２の電力用半導体モジュールの構成について説明する。
【００９０】
絶縁体４６は、セラミック基板で構成される。例えば、窒化アルミ（ＡｌＮ）基板、窒化珪素（ＳｉＮ）基板が最適で、その他、アルミナ（Ａｌ2Ｏ3）基板といったものもよく用いられ、その表面に大電流を流せる厚い金属配線が形成される。
【００９１】
図３（ａ）に示すように、互いに略並行に配置された第１金属導電体島３１と第２金属導電体島３３の間に、これらの島より幅の狭い第１中間金属導電体島３５及び第２中間金属導電体島３６が、第１中間金属導電体島３５は第１金属導電体島３１に近い側に略平行に、第２中間金属導電体島３６は第２金属導電体島３３に近い側に略平行に配置されている。
【００９２】
第１中間金属導電体島３５及び第２中間金属導電体島３６は、電力用半導体モジュールの中心線、すなわち図３（ａ）の平面図において、ケース４９の外形を上下に二等分する線を基準として、その中心線を挟んで相対する位置に配置されている。
【００９３】
第１金属導電体島３１上及び第２金属導電体島３３上に、複数の半導体チップがダイボンド材により接着されることで実装される。これらの半導体チップは、トランジスタチップ４１及びダイオードチップ４２で構成される。
【００９４】
第１金属導電体島３１及び第２金属導電体島３３は、放熱板４７上に絶縁体４６を介して配置される。第１金属導電体島３１、第２金属導電体島３３は、絶縁体４６に接着層６２により固定される。放熱板４７は、熱伝導率の大きいＣｕ、Ａｌといった材料で構成するのが良い。絶縁体４６は、放熱板４７に接着層６３により固定される。絶縁体４６は、熱伝導性が良く、かつ電気絶縁性の良い材料で構成するのが良い。
【００９５】
なお、トランジスタチップ４１としてＳｉＣ−ＭＯＳＦＥＴを用いる本実施の形態２の電力用半導体モジュールの構成が、本発明の電力用半導体モジュールの一例にあたる。また、第１金属導電体島３１上に実装するトランジスタチップ４１及びダイオードチップ４２が、それぞれ、本発明の第１トランジスタ及び第１ダイオードの一例にあたる。また、第２金属導電体島３３上に実装するトランジスタチップ４１及びダイオードチップ４２が、それぞれ、本発明の第２トランジスタ及び第２ダイオードの一例にあたる。
【００９６】
本実施の形態２の電力用半導体モジュール全体は、ケース４９により外形が決められ、高耐熱シリコーンゲル４８等により満たされ、耐電圧等を確保する。
【００９７】
第１金属導電体島３１上のトランジスタチップ４１のソース電極またはエミッタ電極から第１中間金属導電体島３５に金属の接続線３９で接続されており、第１金属導電体島３１上のダイオードチップ４２のアノード電極から第１中間金属導電体島３５に金属の接続線４０で接続されている。第１中間金属導電体島３５上の、金属の接続線３９、４０が無い場所に、第１金属導電体島３１の上方に配置されている第５フレーム３２の足が接続されている。
【００９８】
第２金属導電体島３３上のトランジスタチップ４１のソース電極またはエミッタ電極から第２中間金属導電体島３６に金属の接続線３９で接続されており、第２金属導電体島３３上のダイオードチップ４２のアノード電極から第２中間金属導電体島３６に金属の接続線４０で接続されている。第２中間金属導電体島３６上の、金属の接続線３９、４０が無い場所に、第２金属導電体島３３の上方に配置されている第６フレーム３４の足が接続されている。
【００９９】
なお、第１金属導電体島３１上のトランジスタチップ４１及びダイオードチップ４２と第１中間金属導電体島３５とを接続する金属の接続線３９及び４０が、本発明の金属の第１接続線の一例にあたる。また、第２金属導電体島３３上のトランジスタチップ４１及びダイオードチップ４２と第２中間金属導電体島３６とを接続する金属の接続線３９及び４０が、本発明の金属の第２接続線の一例にあたる。
【０１００】
第５フレーム３２は、第１金属導電体島３１の半導体チップ搭載領域、すなわち３つのトランジスタチップ４１及び３つのダイオードチップ４２が実装されている領域の上方を少なくとも覆う構成とすることが望ましい。また同様に、第６フレーム３４は、第２金属導電体島３３の半導体チップ搭載領域を少なくとも覆う構成とすることが望ましい。
【０１０１】
第１金属導電体島３１上のトランジスタチップ４１のソース電極またはエミッタ電極から第１中間金属導電体島３５に接続するのに用いられる金属の接続線３９は、通常であれば、Ａｌのワイヤーを複数本で構成し、大電流にも対応している。
【０１０２】
最近では、Ａｌのリボン、Ｃｕのリボンで構成することで、接合信頼性を向上させつつ、さらなる大電流化、高放熱性を実現することができる。また、金属の接続線３９に代えて、Ａｌクリップ、Ｃｕクリップ、その他材料からなるクリップを用いても同様の機能を実現することが可能である。
【０１０３】
ダイオードチップ４２のアノード電極から第１中間金属導電体島３５に接続するのに用いられる金属の接続線４０も、上記と同様である。
【０１０４】
第１金属導電体島３１の延長部分は、電極としての機能を有しており、Ｐ（電源）端子２７として機能する。
【０１０５】
第６フレーム３４の延長部分は、電極としての機能を有しており、Ｎ（接地）端子２８と接続される。ここで、接地端子（Ｎ）形成用島４４を設けておき、ここに第６フレームを接合点４３と接合させることで端子を形成するのが望ましい。
【０１０６】
第５フレーム３２と第２金属導電体島３３は、Ｐ端子２７及びＮ端子２８とは逆側に配置されている金属接合点５１で結線されており、第２金属導電体島３３の延長部分は、電極としての機能を有しており、Ｏ（出力）端子２９として機能する。
【０１０７】
このように、第１中間金属導電体島３５及び第２中間金属導電体島３６を利用することで、半導体チップ上の空間をバスバーとして構成することができるので、バスバーを少なくとも半導体チップが占める領域分広げることができるようになり、幅広の配線を用いて低インダクタンス化を実現することが可能となる。
【０１０８】
また、電力用半導体モジュールのサイズも大幅に低減させることが可能となる。従って、配線長も短くなり更に低インダクタンス化が図れるので効果が大きい。
【０１０９】
ゲート配線に関しては、ゲートドライバーからの距離を最短に構成するのが有利である。従って、それぞれのトランジスタの近傍に、ゲート配線用のリードとしてハイサイド側ゲート端子３７及びローサイド側ゲート端子２６と、ソース配線用のリードとしてハイサイド側ソース端子３８及びローサイド側ソース端子２５を形成しておくのがよい。
【０１１０】
それぞれのトランジスタチップ４１にゲートドライバーを配置する構成が望ましいが、特に、高速動作が必要でない用途では複数のトランジスタチップのゲート、ソースを１つのリードにまとめるような構成でもよい。
【０１１１】
この構成により、トランジスタチップ４１から、ゲート配線用のリード及びソース配線用のリードまでは、金属配線により電気的に接続される。
【０１１２】
但し、第１金属導電体島３１上のトランジスタチップ４１のゲート電極は、図３（ａ）に示すように、電力用半導体モジュール中央の第１中間金属導電体島３５とは反対側に配置されるような構成とし、第２金属導電体島３３上のトランジスタチップ４１のゲート電極は、電力用半導体モジュール中央の第２中間金属導電体島３６とは反対側に配置されるような構成とするのが、配線も短くなり有利である。
【０１１３】
これらのフレーム間を絶縁する為に、下面側に配置される放熱板４７上に絶縁体４６を配置し、その上に各フレームを配置し、シリコーンゲル４８にて封止する構成をとるのが望ましい。
【０１１４】
ここに示した例に限らず、半導体チップの数や配置は、電力用半導体モジュールの電流定格で任意の組み合わせで決定されるものであるので、特に規定されるものではない。
【０１１５】
半導体チップ数の最小構成単位は、トランジスタチップ１つのみ、または、トランジスタチップ及びダイオードチップが１つの構成であるが、このような構成であってもデバイスの高速動作を達成する為にはインダクタンス低減の要求があるので、本実施の形態２の電力用半導体モジュールの構成を適用することによる効果は大きい。
【０１１６】
なお、本実施の形態２の構成においても、実施の形態１と同様に、トランジスタチップの数とダイオードチップの数がそろっている必要はない。
【０１１７】
以上に説明したように、各実施の形態の電力用半導体モジュールの構成によれば、半導体素子上の空間に幅広なリードフレームを配置することで正極バスバー、負極バスバーを構成するので、配線インダクタンスを低減でき、モジュールサイズを小型化することができる。その結果、ノイズに強い電力用半導体モジュールの構成にすることが可能になる。また、半導体素子に直接バスバー接続させることが無い為に、接合信頼性を格段に向上させることが可能になる。
【０１１８】
なお、図１０に示した従来の構成では、バスバーと半導体チップを直接接合させる為、構成している半導体チップ間に温度分布があると、接合界面に大きなストレスがかかりデバイスの信頼性を劣化させるという課題もあった。より詳細には、温度が高い部分では膨張が大きく低温の部分では膨張が小さいことから、長期間の使用後にバスバーと半導体チップとの接合部にクラックが入ったり、半導体チップとダイパッド間のダイボンド材にクラックが入ったりといった不具合が起こることも判明した。様々な試験の結果、複数の半導体チップを一つのバスバーで連結することは信頼性確保上好ましくない構成であることも判明した。
【０１１９】
各実施の形態で説明した本発明の構成によれば、半導体チップとフレーム間接合の代わりにフレームとフレーム間の金属接合で結線が実現できる為に、より大きな熱、振動ストレスを印加することで強固な接合を実現できる。半導体チップと中間フレームの接合に関しては、半導体チップ毎の配線とすることで半導体チップ間に温度分布が発生してもそれぞれの半導体チップとフレーム間接合が個別に信頼性を確保できれば、全体の信頼性を向上させることができる。このような構成にすることで、上記で説明した従来の課題を解決できることが判明した。
【０１２０】
以上に説明したように、本発明の電力用半導体モジュールの構成によれば、困難である半導体チップとバスバーの強接合を実現できなくても、中間フレームと幅広なバスバーフレームを組み合わせる構成により、正極側バスバー及び負極側バスバーを共に半導体チップ上の空間に配置できるようになる為に幅広の構成を実現できるので、配線インダクタンスを従来技術と比べて大幅に低減することが可能になる。これにより、モジュール全体としてノイズに強く信頼性の高い電力用半導体モジュールを提供することが可能になる。また、同時にバスバー領域を確保する必要が無い為に、モジュールサイズを小形化することが可能となる。
【０１２１】
なお、上記実施の形態では、第１中間フレーム５と第２中間フレーム６が、第１フレーム１と第２フレーム２との間に配置されている場合について説明したが（図１（ｂ）参照）、これに限らず例えば、図１（ｃ）に示す様に、第１中間フレーム５と第２中間フレーム６が、第１フレーム１及び第２フレーム２の外側に配置されていても良い。ここで、図１（ｃ）は、本発明の実施の形態１における図１（ａ）、（ｂ）に示した電力用半導体モジュールの変形例としての電力用半導体モジュールの断面構成１０２'を示す断面図である。
【０１２２】
また、上記実施の形態では、第１中間金属導電体島３５と第２中間金属導電体島３６が、第１金属導電体島３１と第２金属導電体島３３との間に配置されている場合について説明したが（図３（ｂ）参照）、これに限らず例えば、図３（ｃ）に示す様に、第１中間金属導電体島３５と第２中間金属導電体島３６が、第１金属導電体島３１及び第２金属導電体島３３の外側に配置されていても良い。ここで、図３（ｃ）は、本発明の実施の形態２における図３（ａ）、（ｂ）に示した電力用半導体モジュールの変形例としての電力用半導体モジュールの断面構成１０４'を示す断面図である。
【０１２３】
（実施の形態３）
本発明の実施の形態３の樹脂封止型の電力用半導体モジュールの平面図であるモジュール構成１１０１を図５（ａ）に示す。
【０１２４】
また、図５（ａ）におけるＡ−Ａ´で切断した本実施の形態３の電力用半導体モジュールの断面構成１１０２を図５（ｂ）に示す。
【０１２５】
また、図６（ａ）〜図６（ｅ）に、本実施の形態３の電力用半導体モジュールの組立フロー図を示す。図６（ａ）〜図６（ｅ）は、それぞれ、本実施の形態３の電力用半導体モジュールの組立時の平面図を示している。
【０１２６】
本実施の形態３の電力用半導体モジュールの構成について説明する前に、まず、図６（ａ）〜図６（ｅ）を用いて本実施の形態３の電力用半導体モジュールの組立工程について説明する。
【０１２７】
図６（ａ）は、下地のリードフレームである、第１フレーム３０１、第２フレーム３０２、第１中間フレーム３０５、第２中間フレーム３０６、ハイサイド側ゲート端子３０７、ローサイド側ソース端子３２０、ハイサイド側ソース端子３０８、及びローサイド側ゲート端子３２１の平面図である。ここで、実際には、これらのリードがバラバラにならないように枠に固定され、最終モールドが完了した後に枠から切り離されるが、この部分の詳細説明に関しては省略する。
【０１２８】
図６（ｂ）において、図６（ａ）で説明したリードフレーム上に半導体素子であるトランジスタチップ３１１、及びダイオードチップ３１２がダイボンディングされることで実装される。トランジスタチップ３１１として、ＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタを実装する。このとき、第１フレーム３０１及び第２フレーム３０２に実装されるトランジスタチップ３１１のドレイン電極またはコレクタ電極は、第１フレーム３０１及び第２フレーム３０２に接続され、第１フレーム３０１及び第２フレーム３０２に実装されるダイオードチップ３１２のカソード電極も、第１フレーム３０１及び第２フレーム３０２に接続される。
【０１２９】
本実施の形態３の電力用半導体モジュールでは、１アームにＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタチップ３１１を３つ、ダイオードチップ３１２を３つ、交互に配置する例を示している。
【０１３０】
その後、第１フレーム３０１に実装されたトランジスタチップ３１１のソース電極またはエミッタ電極が第１中間フレーム３０５にワイヤー接続され、第２フレーム３０２に実装されたトランジスタチップ３１１のソース電極またはエミッタ電極が第２中間フレーム３０６にワイヤー接続される。
【０１３１】
さらに、第１フレーム３０１に実装されたトランジスタチップ３１１のゲートパッド３１３とリードフレームのハイサイド側のゲート端子３０７がワイヤー接続され、トランジスタチップ３１１のソースパッドとリードフレームのハイサイド側のソース端子３０８がワイヤー接続される。同様に、第２フレーム３０２に実装されたトランジスタチップ３１１のゲートパッド３１３とリードフレームのローサイド側のゲート端子３２１がワイヤー接続され、トランジスタチップ３１１のソースパッドとリードフレームのローサイド側のソース端子３２０がワイヤー接続される。
【０１３２】
次に、図６（ｃ）において、バスバーとして機能する正電極側の第３フレーム３０３と、負電極側の第４フレーム３０４を準備する。実際には、第３フレーム３０３及び第４フレーム３０４の形状を加工し、それらのリードフレーム間に絶縁体１２００を配置して接着させる。このようにして、絶縁体１２００を介して第３フレーム３０３及び第４フレーム３０４が平行に配置された複合体を形成する。
【０１３３】
そして、図６（ｄ）において、図６（ｃ）において形成した第３フレーム３０３及び第４フレーム３０４の複合体を、第１フレーム３０１及び第２フレーム３０２の上方に配置し、第３フレーム３０３の足が第１中間フレーム３０５に金属接合され、第４フレーム３０４の足が、第２中間フレーム３０６に金属接合される。またこのとき、第３フレーム３０３の足が、接合点３５０で第２フレーム３０２に金属接合される。
【０１３４】
その後、図６（ｅ）において、絶縁樹脂３１８によりモールドされ、絶縁樹脂の外枠３１９で規定される形状で全体を封止することで、モジュールが固定化される。
【０１３５】
このような組立フローを経ることで、本実施の形態３の電力用半導体モジュールが完成する。
【０１３６】
次に、図５（ａ）及び図５（ｂ）を用いて、図６（ａ）〜図６（ｅ）に示した組立フローを経て作製した本実施の形態３の電力用半導体モジュールの構成について説明する。
【０１３７】
第１フレーム３０１上及び第２フレーム３０２上に、複数の半導体チップがダイボンド材により接着されることで実装される。これらの半導体チップは、トランジスタチップ３１１及びダイオードチップ３１２で構成される。
【０１３８】
第１フレーム３０１及び第２フレーム３０２は、放熱板３１７上に絶縁体３１６を介して配置される。放熱板３１７は、熱伝導率の大きいＣｕ、Ａｌといった材料で構成するのが良い。絶縁体３１６は、熱伝導性が良く、かつ電気絶縁性の良い材料で構成するのが良い。
【０１３９】
配線全体は、絶縁樹脂３１８によりモールドされ、絶縁樹脂の外枠３１９によりモジュールの形状が定義される。
【０１４０】
なお、トランジスタチップ３１１としてＳｉＣ−ＭＯＳＦＥＴを用いる本実施の形態３の電力用半導体モジュールの構成が、本発明の電力用半導体モジュールの一例にあたる。また、第１フレーム３０１上に実装するトランジスタチップ３１１及びダイオードチップ３１２が、それぞれ、本発明の第１トランジスタ及び第１ダイオードの一例にあたる。また、第２フレーム３０２上に実装するトランジスタチップ３１１及びダイオードチップ３１２が、それぞれ、本発明の第２トランジスタ及び第２ダイオードの一例にあたる。また、絶縁体３１６が、第１絶縁体の一例にあたる。
【０１４１】
第１フレーム３０１及び第２フレーム３０２の外側に、これらのフレームより幅の狭い第１中間フレーム３０５及び第２中間フレーム３０６が、第１中間フレーム３０５は第１フレーム３０１に近い側に略平行に、第２中間フレーム３０６は第２フレーム３０２に近い側に略平行に配置されている。
【０１４２】
第１フレーム３０１上のトランジスタチップ３１１のソース電極またはエミッタ電極から第１中間フレーム３０５に金属の接続線３０９で接続されており、第１フレーム３０１上のダイオードチップ３１２のアノード電極から第１中間フレーム３０５に金属の接続線３１０で接続されている。第１中間フレーム３０５上の、金属の接続線３０９、３１０が無い場所に、第１フレーム３０１の上方に配置されている第３フレーム３０３の足が接続されている。
【０１４３】
第２フレーム３０２上のトランジスタチップ３１１のソース電極またはエミッタ電極から第２中間フレーム３０６に金属の接続線３０９で接続されており、第２フレーム３０２上のダイオードチップ３１２のアノード電極から第２中間フレーム３０６に金属の接続線３１０で接続されている。第２中間フレーム３０６上の、金属の接続線３０９、３１０が無い場所に、第２フレーム３０２の上方に配置されている第４フレーム３０４の足が接続されている。
【０１４４】
なお、第１フレーム３０１上のトランジスタチップ３１１及びダイオードチップ３１２と第１中間フレーム３０５とを接続する金属の接続線３０９及び３１０が、本発明の金属の第１接続線の一例にあたる。また、第２フレーム３０２上のトランジスタチップ３１１及びダイオードチップ３１２と第２中間フレーム３０６とを接続する金属の接続線３０９及び３１０が、本発明の金属の第２接続線の一例にあたる。
【０１４５】
更に、第３フレーム３０３は、第４フレーム３０４と上下方向に重ねて配置し、それらの間に絶縁体１２００を挟むことで絶縁耐圧を確保した上での最近接構造とし、第１フレーム３０１と第２フレーム３０２上に配置されたトランジスタチップ３１１及びダイオードチップ３１２を覆うように構成するのが望ましい。
【０１４６】
なお、絶縁体１２００が、第２絶縁体の一例にあたる。
【０１４７】
ここで、絶縁体１２００は、第３フレーム３０３と第４フレーム３０４間の距離を確保する目的で設けるものなので、他にこれらのフレーム間距離を確保する手段があれば、絶縁体１２００を設ける必要はなく、別の手段を用いてこれらのフレーム間距離を確保するようにしてもよい。
【０１４８】
第３フレーム３０３及び第４フレーム３０４間の絶縁体１２００は、絶縁樹脂またはセラミックで構成するのが望ましい。
【０１４９】
また、絶縁体１２００の厚みは、耐圧と電気特性のトレードオフの関係で適切に設定される。フレーム間距離が近ければ近い程、インダクタンスは低減するが、耐圧は低下する。フレーム間距離が離れれば離れる程、耐圧は向上できるが磁界の打ち消し効果は低下し、インダクタンスは大きくなる。
【０１５０】
絶縁体１２００がセラミックで構成される場合、最大電界強度は１ＭＶ/ｃｍ程度以下に設定されるのが適切である。１ｋＶの耐電圧を確保する為には１０μｍの厚みが必要になる。実際には、これ以上の電界を印加しても即座に破壊ということにはならないが、３００℃以上の高温環境で２０年以上のライフを確保しようとすれば１ＭＶ/ｃｍ程度以下に設定するのが好ましい。
【０１５１】
実際の絶縁体１２００の厚みとしては、耐電圧に依存することになるが、最薄の設定として（耐電圧／（１ＭＶ／ｃｍ））に設定するのが望ましい。このように設定することでインダクタンス低減効果を最大限に発揮できる。実際の電力用半導体モジュールに必要な耐電圧として、最低１ｋＶ以上の耐電圧は必要となるので、絶縁体１２００の厚みの最薄の構成としては、厚みが１０μｍ以上となる。
【０１５２】
また、絶縁体１２００の厚みの上限としては、１ｍｍ程度以下に設定することが望ましい。このように設定することでインダクタンス低減効果を発揮させることが可能になる。
【０１５３】
図７に、本実施の形態３における電力用半導体モジュールの等価回路図を示す。
【０１５４】
図７に示すＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ６及びＬ７は、トランジスタチップ３１１と第１中間フレーム３０５及び第２中間フレーム３０６間のインダクタンスを示している。Ｌ４及びＬ８は、それぞれ第３フレーム３０３及び第４フレーム３０４が有する配線インダクタンスとなる。これらは、幅広なバスバーを用いることで低減可能であるが、図５（ａ）に示すように、Ｐ（電源）端子とＮ（接地）端子を、電力用半導体モジュールの側面のうち同じ側面の側に配置し、Ｏ（出力）端子を相対する反対側の側面の側に配置して、第３フレーム３０３に流れる電流の向きと第４フレーム３０４に流れる電流の向きが反対向きになるように構成することで、磁界の打ち消し効果によるインダクタンス低減効果を用いて配線インダクタンスのさらなる低減を実現でき、事実上、Ｌ４及びＬ８を無視できる程度まで低減することが可能になる。
【０１５５】
その結果、実際のインダクタンスとしてはソース電極と中間リードを繋ぐ配線のインダクタンス（Ｌ１、Ｌ２、Ｌ３、Ｌ５、Ｌ６及びＬ７）のみが実質のインダクタンス値となるが、１チップ当たりの電流量は全体の電流量に比べて小さいので、電力用半導体モジュール全体の電気特性は良好な動作を実現することができる。
【０１５６】
このように、Ｌ４及びＬ８を事実上無視できる程度まで低減できることにより、大電流を流した時のトランジスタのスイッチングがオフ時のサージ電圧の発生、スイッチングがオン・オフ時のゲート発振等のゲート駆動上の不具合を抑制することができる。これが、本実施の形態３の電力用半導体モジュールの特徴である。
【０１５７】
また、第１フレーム３０１、第２フレーム３０２、第３フレーム３０３及び第４フレーム３０４の位置関係においても、より好ましい構成があるので、その構成について以下に説明する。
【０１５８】
本来、第１フレーム３０１及び第２フレーム３０２上に位置する第３フレーム３０３及び第４フレーム３０４の上下の位置関係は、上記で説明したインダクタンスのＬ４及びＬ８の低減効果に影響を及ぼさない。従って、第１フレーム３０１及び第２フレーム３０２と、第３フレーム３０３及び第４フレーム３０４間の距離を十分に確保できていれば、第３フレーム３０３及び第４フレーム３０４の上下の配置構成は、いずれの構成も可能である。しかし、第３フレーム３０３及び第４フレーム３０４の足を短くしていくと、第３フレーム３０３及び第４フレーム３０４の上下の配置構成において悪影響が出てくる構成がある。
【０１５９】
第３フレーム３０３及び第４フレーム３０４の足を短くできれば、更なるインダクタンスの低減化を実現できる上に、これらのフレームが放熱板としても機能するようになるのでさらに有利な構造となる。
【０１６０】
この効果を効果的に発揮させる為には、つまり、第３フレーム３０３及び第４フレーム３０４の足を短くしていく場合には、第４フレーム３０４の上側に第３フレーム３０３を配置する構成が望ましい。第４フレーム３０４は、接地されているので、電位が固定することによりノイズに強い構造にすることが可能となる。
【０１６１】
しかし、仮に、第３フレーム３０３が第４フレームの下側に配置され第３フレーム３０３が第１フレーム３０１及び第２フレーム３０２の直上に配置されている構造とした場合に、第３フレーム３０３及び第４フレーム３０４の足を短くしていけば、悪影響を及ぼす構成となってしまう。
【０１６２】
具体的には、第２フレーム３０２上のローサイド側のトランジスタチップ３１１のゲート入力信号はノイズを生み出す原因となる。これは、第３フレーム３０３とゲート配線３１４が容量結合を持ち、第３フレーム３０３の電圧は０Ｖ〜電源電圧まで変動することにより発生する。より具体的には、ローサイド側のトランジスタチップ３１１がオフした瞬間、第３フレーム３０３の電圧は電源電圧まで上昇する。これは、その際に、ローサイド側のトランジスタチップ３１１がオフ状態にも関わらずゲート配線が正の電圧に吊り上げられることにより起こる。特に、ローサイド側のトランジスタチップ３１１を駆動するドライバーの電源は共通で駆動させる場合が多く、その結果、ドライバー入力信号線距離が長くなるのでノイズ耐性はハイサイド側よりも弱い。従って、ローサイド側の素子のノイズ耐性を向上させる為にも、第２フレーム３０２に搭載されたトランジスタチップ３１１直上のバスバーは、接地された第４フレーム３０４であることがノイズ耐性の観点からも好ましい。
【０１６３】
第１フレーム３０１上のトランジスタチップ３１１のソース電極またはエミッタ電極から第１中間フレーム３０５に接続するのに用いられる金属の接続線３０９は、通常であれば、Ａｌのワイヤーを複数本で構成し、大電流にも対応している。
【０１６４】
最近では、Ａｌのリボン、Ｃｕのリボンで構成することで、接合信頼性を向上させつつ、さらなる大電流化、高放熱性を実現することができる。また、金属の接続線３０９に代えて、Ａｌクリップ、Ｃｕクリップ、その他材料からなるクリップを用いても同様の機能を実現することが可能である。
【０１６５】
ダイオードチップ３１２のアノード電極から第１中間フレーム３０５に接続するのに用いられる金属の接続線３１０も、上記と同様である。
【０１６６】
また、第２フレーム３０２上のトランジスタチップ３１１及びダイオードチップ３１２と、第２中間フレーム３０６とを結線するのに用いられる金属の接続線３０９及び１０も、上記と同様である。
【０１６７】
第１フレーム３０１の延長上の電源端子部３２２は、電極としての機能を有しており、Ｐ（電源）端子として機能する。
【０１６８】
第４フレーム３０４の延長上の接地端子部３２３は、電極としての機能を有しており、Ｎ（接地）端子として機能する。
【０１６９】
第３フレーム３０３と第２フレーム３０２は、Ｐ端子及びＮ端子とは逆側に配置されている金属接合点３５０で結線されており、第２フレーム３０２の延長上の出力端子部３２４は、電極としての機能を有しており、Ｏ（出力）端子として機能する。
【０１７０】
このような構成により、第１中間フレーム３０５、第２中間フレーム３０６、第３フレーム３０３及び第４フレーム３０４を組み合わせて用いることで、半導体チップ上の空間を幅広の配線（バスバー）配置として有効活用させることができるので、さらなる電力用半導体モジュールの小形化を実現でき、低インダクタンス化にはより有利な構造となる。半導体チップを搭載している第１フレーム３０１と第２フレーム３０２を近接させることができる為に、配線長が短くなり更なる低インダクタンス化を実現することが可能となる。
【０１７１】
ゲート配線３１４に関しては、ハイサイド側ゲート端子３０７及びローサイド側ゲート端子３２１と、それぞれに対応するトランジスタチップ３１１のゲートパッド３１３間に金属ワイヤーで繋ぎ込まれる。
【０１７２】
ソース配線３１５に関しては、ハイサイド側ソース端子３０８及びローサイド側ソース端子３２０と、それぞれに対応するトランジスタチップ３１１のソース電極間に金属ワイヤーで繋ぎ込まれる。
【０１７３】
これらのフレーム間の絶縁を確保する為に、図５（ｂ）に示すように、下面側に配置される放熱板３１７上に絶縁体３１６を配置し、その上に各フレームを配置し、外形が絶縁樹脂の外枠３１９で規定されるように絶縁樹脂３１８によってモールドをする構成にするのが望ましい。
【０１７４】
ここに示した例に限らず、半導体チップの数や配置は、電力用半導体モジュールの電流定格で任意の組み合わせで決定されるものであるので、特に規定されるものではない。
【０１７５】
半導体チップ数の最小構成単位は、トランジスタチップ１つのみ、または、トランジスタチップ及びダイオードチップが１つの構成であるが、このような構成であってもデバイスの高速動作を達成する為にはインダクタンス低減の要求があるので、本実施の形態３の電力用半導体モジュールの構成を適用することによる効果は大きい。
【０１７６】
特に、トランジスタチップの数とダイオードチップの数がそろっている必要はなく、これらの数がそろっていなくても、本実施の形態３の効果は発揮される。
【０１７７】
本実施の形態３の電力用半導体モジュールの構成によれば、半導体素子上の空間を用いて幅広なリードフレームである第３フレーム３０３及び第４フレーム３０４を重ねて配置し、第３フレーム３０３で正極側バスバーを構成し、第４フレーム３０４で負極側バスバーを構成することで配線インダクタンスを低減でき、モジュールサイズを小型化することが可能となる。特に、正極側バスバーと負極側バスバーとの間に絶縁体１２００を挟むことで、絶縁耐圧を確保した上で最近接構造とでき、加えて、第３フレーム３０３及び第４フレーム３０４のそれぞれにおいて、電流を逆向きに流す構成を取ることで、相互インダクタンスの効果で、ソース電極側のインダクタンス値を大幅に低減でき、大電流を流してもより安定した駆動を可能とする。換言すれば、第３フレーム３０３及び第４フレーム３０４に発生する誘起電圧が互いに逆方向となるように、各部が配置されている。
【０１７８】
その結果、ノイズに強い電力用半導体モジュールの構成にすることが可能になる。また、半導体素子に直接バスバー接続させることが無い為に、接合信頼性を格段に向上させた構成とすることができる。
【０１７９】
（実施の形態４）
実施の形態３では、樹脂封止型のモジュールで本発明を説明してきたが、本発明のコンセプトは、これに限るものではなく、金属絶縁基板上に形成するモジュールに適用しても同様の効果が得られる。その他の形態でも、同様の効果が得られる。
【０１８０】
本発明の実施の形態４として、金属絶縁基板型の電力用半導体モジュールの平面図であるモジュール構成１１０３を図８（ａ）に示す。
【０１８１】
また、図８（ａ）におけるＢ−Ｂ´で切断した本実施の形態４の電力用半導体モジュールの断面構成１１０４を図８（ｂ）に示す。
【０１８２】
また、図９（ａ）〜図９（ｅ）に、本実施の形態４の電力用半導体モジュールの組立フロー図を示す。図９（ａ）〜図９（ｅ）は、それぞれ、本実施の形態４の電力用半導体モジュールの組立時の平面図を示している。
【０１８３】
本実施の形態４の電力用半導体モジュールの構成について説明する前に、まず、図９（ａ）〜図９（ｅ）を用いて本実施の形態４の電力用半導体モジュールの組立工程について説明する。
【０１８４】
図９（ａ）は、下地のセラミック基板上の配線パターン図である。
【０１８５】
銅箔のパターンである、第１金属導電体島３３１、第２金属導電体島３３３、第１中間金属導電体島３３５、第２中間金属導電体島３３６、接地端子形成用島３４４、ハイサイド側ゲート端子３３７、ローサイド側ソース端子３２５、ハイサイド側ソース端子３３８、ローサイド側ゲート端子３２６が基板上に形成されている。
【０１８６】
第１金属導電体島３３１及び第２金属導電体島３３３は、これらのパターン上に半導体チップが実装される。また、ハイサイド側ゲート端子３３７及びハイサイド側ソース端子３３８は、それぞれゲートパッド、ソースパッドに電気信号を送る為のリードである。同様に、ローサイド側ゲート端子３２６及びローサイド側ソース端子３２５も、それぞれ、ゲートパッド、ソースパッドに電気信号を送る為のリードが形成されるパターンである。
【０１８７】
これらの配線パターンが形成されたセラミック基板が、ケース３４９に取り付けられている。図８（ｂ）に絶縁体３４６として示しているセラミック基板は、接着層３６３を介して放熱板３４７上に取り付けられて構成されるが、この部分の詳細説明に関しては説明を省略する。
【０１８８】
図９（ｂ）において、リードフレームである第１金属導電体島３３１及び第２金属導電体島３３３上に、半導体素子であるトランジスタチップ３４１及びダイオードチップ３４２がダイボンディングされることで実装される。トランジスタチップ３４１として、ＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタを実装する。このとき、第１金属導電体島３３１及び第２金属導電体島３３３に実装されるトランジスタチップ３４１のドレイン電極またはコレクタ電極は、第１金属導電体島３３１及び第２金属導電体島３３３に接続され、第１金属導電体島３３１及び第２金属導電体島３３３に実装されるダイオードチップ３４２のカソード電極も、第１金属導電体島３３１及び第２金属導電体島３３３に接続される。
【０１８９】
本実施の形態４の電力用半導体モジュールでは、１アームにＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴといったトランジスタチップ３４１を３つ、ダイオードチップ３４２を３つ、交互に配置する例を示している。
【０１９０】
その後、第１金属導電体島３３１に実装されたトランジスタチップ３４１のソース電極またはエミッタ電極が第１中間金属導電体島３３５にワイヤー接続され、第２金属導電体島３３３に実装されたトランジスタチップ３４１のソース電極またはエミッタ電極が第２中間金属導電体島３３６にワイヤー接続される。
【０１９１】
さらに、第１金属導電体島３３１に実装されたトランジスタチップ３４１のゲートパッドとリードフレームのハイサイド側のゲート端子３３７がワイヤー接続され、トランジスタチップ３４１のソースパッドとリードフレームのハイサイド側のソース端子３３８がワイヤー接続される。同様に、第２金属導電体島３３３に実装されたトランジスタチップ３４１のゲートパッドとリードフレームのローサイド側のゲート端子３２６がワイヤー接続され、トランジスタチップ３４１のソースパッドとリードフレームのローサイド側のソース端子３２５がワイヤー接続される。
【０１９２】
次に、図９（ｃ）において、バスバーとして機能する正電極側の第５フレーム３３２と、負電極側の第６フレーム３３４を準備する。実際には、第５フレーム３３２及び第６フレーム３３４の形状を加工し、それらのリードフレーム間に絶縁体１２０１を配置して接着させる。このようにして、絶縁体１２０１を介して第５フレーム３３２及び第６フレーム３３４が平行に配置された複合体を形成する。
【０１９３】
そして、図９（ｄ）において、図９（ｃ）において形成した第５フレーム３３２及び第６フレーム３３４の複合体を、第１金属導電体島３３１及び第２金属導電体島３３３の上方に配置し、第５フレーム３３２の足が第１中間金属導電体島３３５に金属接合され、第６フレーム３３４の足が、第２中間金属導電体島３３６に金属接合される。またこのとき、第５フレーム３３２の足が、接合点３５１で第２金属導電体島３３３に金属接合される。
【０１９４】
その後、図９（ｅ）において、電源端子３２７、接地端子３２８及び出力端子３２９を形成する。最後に、ケース３４９にシリコーンゲル３４８を注入することで絶縁強度が安定化される。
【０１９５】
このような組立フローを経ることで、本実施の形態４の電力用半導体モジュールが完成する。
【０１９６】
次に、図８（ａ）及び図８（ｂ）を用いて、図９（ａ）〜図９（ｅ）に示した組立フローを経て作製した本実施の形態４の電力用半導体モジュールの構成について説明する。
【０１９７】
絶縁体３４６は、セラミック基板で構成される。例えば、窒化アルミ（ＡｌＮ）基板、窒化珪素（ＳｉＮ）基板が最適で、その他、アルミナ（Ａｌ2Ｏ3）基板といったものもよく用いられ、その表面に大電流を流せる厚い金属配線が形成される。
【０１９８】
図８（ａ）に示すように、互いに略並行に配置された第１金属導電体島３３１と第２金属導電体島３３３の外側に、これらの島より幅の狭い第１中間金属導電体島３３５及び第２中間金属導電体島３３６が、第１中間金属導電体島３３５は第１金属導電体島３３１に近い側に略平行に、第２中間金属導電体島３３６は第２金属導電体島３３３に近い側に略平行に配置されている。
【０１９９】
第１金属導電体島３３１上及び第２金属導電体島３３３上に、複数の半導体チップがダイボンド材により接着されることで実装される。これらの半導体チップは、トランジスタチップ３４１及びダイオードチップ３４２で構成される。
【０２００】
第１金属導電体島３３１及び第２金属導電体島３３３は、放熱板３４７上に絶縁体３４６を介して配置される。第１金属導電体島３３１及び第２金属導電体島３３３は、絶縁体３４６に接着層３６２により固定される。放熱板３４７は、熱伝導率の大きいＣｕ、Ａｌといった材料で構成するのが良い。絶縁体３４６は、放熱板３４７に接着層３６３により固定される。絶縁体３４６は、熱伝導性が良く、かつ電気絶縁性の良い材料で構成するのが良い。
【０２０１】
なお、トランジスタチップ３４１としてＳｉＣ−ＭＯＳＦＥＴを用いる本実施の形態４の電力用半導体モジュールの構成が、本発明の電力用半導体モジュールの一例にあたる。また、第１金属導電体島３３１上に実装するトランジスタチップ３４１及びダイオードチップ３４２が、それぞれ、本発明の第１トランジスタ及び第１ダイオードの一例にあたる。また、第２金属導電体島３３３上に実装するトランジスタチップ３４１及びダイオードチップ３４２が、それぞれ、本発明の第２トランジスタ及び第２ダイオードの一例にあたる。また、絶縁体３４６が、第１絶縁体の一例にあたる。
【０２０２】
本実施の形態４の電力用半導体モジュール全体は、ケース３４９により外形が決められ、高耐熱シリコーンゲル３４８等により満たされ、耐電圧等を確保する。
【０２０３】
第１金属導電体島３３１上のトランジスタチップ３４１のソース電極またはエミッタ電極から第１中間金属導電体島３３５に金属の接続線３３９で接続されており、第１金属導電体島３３１上のダイオードチップ３４２のアノード電極から第１中間金属導電体島３３５に金属の接続線３４０で接続されている。第１中間金属導電体島３３５上の、金属の接続線３３９、３４０が無い場所に、第１金属導電体島３３１の上方に配置されている第５フレーム３３２の足が接続されている。
【０２０４】
第２金属導電体島３３３上のトランジスタチップ３４１のソース電極またはエミッタ電極から第２中間金属導電体島３３６に金属の接続線３３９で接続されており、第２金属導電体島３３３上のダイオードチップ３４２のアノード電極から第２中間金属導電体島３３６に金属の接続線３４０で接続されている。第２中間金属導電体島３３６上の、金属の接続線３３９、３４０が無い場所に、第２金属導電体島３３３の上方に配置されている第６フレーム３３４の足が接続されている。
【０２０５】
なお、第１金属導電体島３３１上のトランジスタチップ３４１及びダイオードチップ３４２と第１中間金属導電体島３３５とを接続する金属の接続線３３９及び３４０が、本発明の金属の第１接続線の一例にあたる。また、第２金属導電体島３３３上のトランジスタチップ３４１及びダイオードチップ３４２と第２中間金属導電体島３３６とを接続する金属の接続線３３９及び３４０が、本発明の金属の第２接続線の一例にあたる。
【０２０６】
更に、第５フレーム３３２は第６フレーム３３４との間に絶縁体１２０１を挟むように配置され、第１金属導電体島３３１と第２金属導電体島３３３上に配置されたトランジスタチップ３４１及びダイオードチップ３４２を覆うように構成するのが望ましい。
【０２０７】
なお、絶縁体１２０１が、第２絶縁体の一例にあたる。
【０２０８】
第５フレーム３３２及び第６フレーム３３４間の絶縁体１２０１は、絶縁樹脂またはセラミックで構成するのが望ましい。
【０２０９】
また、絶縁体１２０１の厚みは、耐圧と電気特性のトレードオフの関係で適切に設定されるのは実施の形態３において説明した通りであるので詳細の説明は省略する。インダクタンス低減効果を発揮するのに、絶縁体１２０１の厚みを１０μｍ以上、１ｍｍ以下に設定するのも実施の形態３において説明した通りである。
【０２１０】
第１金属導電体島３３１上のトランジスタチップ３４１のソース電極またはエミッタ電極から第１中間金属導電体島３３５に接続するのに用いられる金属の接続線３３９は、通常であれば、Ａｌのワイヤーを複数本で構成し、大電流にも対応している。
【０２１１】
最近では、Ａｌのリボン、Ｃｕのリボンで構成することで、接合信頼性を向上させつつ、さらなる大電流化、高放熱性を実現することができる。また、金属の接続線３３９に代えて、Ａｌクリップ、Ｃｕクリップ、その他材料からなるクリップを用いても同様の機能を実現することが可能である。
【０２１２】
ダイオードチップ３４２のアノード電極から第１中間金属導電体島３３５に接続するのに用いられる金属の接続線３４０も、上記と同様である。
【０２１３】
また、第２金属導電体島３３３上のトランジスタチップ３４１及びダイオードチップ３４２と、第２中間金属導電体島３３６とを結線するのに用いられる金属の接続線３３９、３４０も、上記と同様である。
【０２１４】
第１金属導電体島３３１の延長部分は、電極としての機能を有しており、Ｐ（電源）端子３２７として機能する。
【０２１５】
第６フレーム３３４の延長部分は、電極としての機能を有しており、Ｎ端子（接地端子）３２８と接続される。ここで、接地端子（Ｎ）形成用島３４４を設けておき、ここに第６フレームを接合点３４３と接合させることで端子を形成するのが望ましい。
【０２１６】
第５フレーム３３２と第２金属導電体島３３３は、Ｐ端子（電源端子）３２７及びＮ端子（接地端子）３２８とは逆側に配置されている金属接合点３５１で結線されており、第２金属導電体島３３３の延長部分は、電極としての機能を有しており、Ｏ端子（出力端子）３２９として機能する。
【０２１７】
このような構成により、第１中間金属導電体島３３５、第２中間金属導電体島３３６、第５フレーム３３２及び第６フレーム３３４を組み合わせて用いることで、半導体チップ上の空間を幅広の低インダクタンス化を実現できる配線（バスバー）として利用することができるので、電力用半導体モジュールの小形化も実現でき、半導体チップを搭載している第１金属導電体島３３１と第２金属導電体島３３３の配置を近接させることができる為に、更なる低インダクタンス化を実現することを達成することが可能となる。
【０２１８】
また、電力用半導体モジュールのサイズも大幅に低減させることが可能となる。従って、配線長も短くなり更に低インダクタンス化が図れるので効果が大きい。
【０２１９】
ゲート配線に関しては、ハイサイド側ゲート端子３３７及びローサイド側ゲート端子３２６と、それぞれに対応するトランジスタチップ３４１のゲートパッド間に金属ワイヤーで繋ぎ込まれる。
【０２２０】
ソース配線に関しては、ハイサイド側ソース端子３３８及びローサイド側ソース端子３２５と、それぞれに対応するトランジスタチップ３４１のソース電極間に金属ワイヤーで繋ぎ込まれる。
【０２２１】
下面側に配置される放熱板３４７上に絶縁体３４６を配置し、その上に各フレームを配置している構成で、外枠で規定されるケース３４９にシリコーンゲル３４８等を注入して絶縁を確保することで、本実施の形態４の電力用半導体モジュールは完成する。
【０２２２】
ここに示した例に限らず、半導体チップの数や配置は、電力用半導体モジュールの電流定格で任意の組み合わせで決定されるものであるので、特に規定されるものではない。
【０２２３】
半導体チップ数の最小構成単位は、トランジスタチップ１つのみ、または、トランジスタチップ及びダイオードチップが１つの構成であるが、このような構成であってもデバイスの高速動作を達成する為にはインダクタンス低減の要求があるので、本実施の形態４の電力用半導体モジュールの構成を適用することによる効果は大きい。
【０２２４】
なお、本実施の形態４の構成においても、実施の形態３と同様に、トランジスタチップの数とダイオードチップの数がそろっている必要はない。
【０２２５】
なお、図１０に示した従来の構成では、バスバーと半導体チップを直接接合させる為、構成している半導体チップ間に温度分布があると、接合界面に大きなストレスがかかりデバイスの信頼性を劣化させるという課題もあった。より詳細には、温度が高い部分では膨張が大きく低温の部分では膨張が小さいことから、長期間の使用後にバスバーと半導体チップとの接合部にクラックが入ったり、半導体チップとダイパッド間のダイボンド材にクラックが入ったりといった不具合が起こることも判明した。様々な試験の結果、複数の半導体チップを一つのバスバーで連結することは信頼性確保上好ましくない構成であることも判明した。
【０２２６】
各実施の形態で説明した本発明の構成によれば、半導体チップとフレーム間接合の代わりにフレームとフレーム間の金属接合で結線が実現できる為に、より大きな熱、振動ストレスを印加することで強固な接合を実現できる。半導体チップと中間フレームの接合に関しては、半導体チップ毎の配線とすることで半導体チップ間に温度分布が発生してもそれぞれの半導体チップとフレーム間接合が個別に信頼性を確保できれば、全体の信頼性を向上させることができる。このような構成にすることで、上記で説明した従来の課題を解決できることが判明した。
【０２２７】
以上に説明したように、本発明の電力用半導体モジュールの構成によれば、困難である半導体チップとバスバーの強接合を実現できなくても、中間フレームを利用して幅広な正極側バスバー及び負極側バスバーを半導体チップ上の空間で重ね合わせることで最近接の構成を取ることにより、従来技術に比べて、配線インダクタンスを大幅に低減することが可能になる。これにより、モジュール全体としてノイズに強く信頼性の高い電力用半導体モジュールを提供することが可能になる。
【０２２８】
上記の通り、本発明の電力用半導体モジュールによれば、
複数の第１トランジスタ及び第１ダイオードが配置された第１フレームと、
複数の第２トランジスタ及び第２ダイオードが配置された、前記第１フレームに隣接する第２フレームと、
前記第１フレーム及び前記第２フレームの外側に配置され、前記第１フレームに隣接する第１中間フレームと、
前記第１フレーム及び前記第２フレームの外側に配置され、前記第２フレームに隣接する第２中間フレームと、
前記第１中間フレームに電気的に接続されて、前記第１フレームの上方に配置された第３フレームと、
前記第２中間フレームに電気的に接続されて、前記第２フレームの上方に配置された第４フレームと、
前記第１フレームの延長上に設けられた電源端子と、
前記第４フレームの延長上に設けられた接地端子と、
前記第２フレーム及び前記第３フレームが電気的に繋がれた延長上に設けられた出力端子とを備え、
前記第１トランジスタのドレイン電極は、前記第１フレームに接続され、
前記第１トランジスタのソース電極及び前記第１ダイオードのアノード電極は、前記第１中間フレームに金属の第１接続線で接続され、
前記第２トランジスタのドレイン電極は、前記第２フレームに接続され、
前記第２トランジスタのソース電極及び前記第２ダイオードのアノード電極は、前記第２中間フレームに金属の第２接続線で接続され、
前記第１中間フレーム及び前記第２中間フレームの近傍に、ゲート端子及びソース端子が配置され、
全ての前記フレームは、放熱板の上に、樹脂系材料で構成された第１絶縁体を介して配置され、全ての前記フレームの少なくとも一部が、モールド樹脂で覆われており、
第２絶縁体が、前記第３フレーム及び前記第４フレームの間に挟まれており、前記第３フレーム及び前記第４フレームには、上下方向に互いに重なっている部分があり、
前記第３フレーム及び前記第４フレームを流れるそれぞれの電流が互いに逆方向に流れるように構成されていることを特徴とする。
【０２２９】
また、本発明の電力用半導体モジュールによれば、
前記第１中間フレームに前記第３フレームの足が接続され、
前記第２中間フレームに前記第４フレームの足が接続され、
前記第３フレームの足は、複数の前記第１接続線の間に配置され、
前記第４フレームの足は、複数の前記第２接続線の間に配置されている。
【０２３０】
また、本発明の電力用半導体モジュールによれば、
前記第４フレームは、前記第１フレーム及び前記第２フレームの上方に配置され、
前記第３フレームは、前記第４フレームの上方に配置されている。
【０２３１】
また、本発明の電力用半導体モジュールによれば、
前記電源端子及び前記接地端子は、前記電力用半導体モジュールの側面のうち同じ側面の側に配置されており、
前記出力端子は、前記電力用半導体モジュールの前記側面のうち、前記電源端子及び前記接地端子とは反対側の側面の側に配置されている。
【０２３２】
また、本発明の電力用半導体モジュールによれば、
複数の第１トランジスタ及び第１ダイオードが配置された第１金属導電体島と、
複数の第２トランジスタ及び第２ダイオードが配置された、前記第１金属導電体島に隣接する第２金属導電体島と、
前記第１金属導電体島及び前記第２金属導電体島の外側に配置され、前記第１金属導電体島に隣接する第１中間金属導電体島と、
前記第１金属導電体島及び前記第２金属導電体島の外側に配置され、前記第２金属導電体島に隣接する第２中間金属導電体島と、
前記第１中間金属導電体島に電気的に接続されて、前記第１金属導電体島の上方に配置された第５フレームと、
前記第２中間金属導電体島に電気的に接続されて、前記第２金属導電体島の上方に配置された第６フレームと、
前記第１金属導電体島の延長上に設けられた電源端子と、
前記第６フレームの延長上に設けられた接地端子と、
前記第２金属導電体島及び前記第５フレームが電気的に繋がり、前記第２金属導電体島に接続された出力端子とを備え、
前記第１トランジスタのドレイン電極は、前記第１金属導電体島に接続され、
前記第１トランジスタのソース電極及び前記第１ダイオードのアノード電極は、前記第１中間金属導電体島に金属の第１接続線で接続され、
前記第２トランジスタのドレイン電極は、前記第２金属導電体島に接続され、
前記第２トランジスタのソース電極及び前記第２ダイオードのアノード電極は、前記第２中間金属導電体島に金属の第２接続線で接続され、
前記第１中間金属導電体島及び前記第２中間金属導電体島の近傍に、ゲート端子及びソース端子が配置され、
全ての前記金属導電体島は、放熱板の上に、セラミック材料で構成された第１絶縁体を介して配置され、全ての前記金属導電体島の少なくとも一部が、ゲル状の樹脂で覆われており、
第２絶縁体が、前記第５フレーム及び前記第６フレームの間に挟まれており、前記第５フレーム及び前記第６フレームには、上下方向に互いに重なっている部分があり、
前記第５フレーム及び前記第６フレームを流れるそれぞれの電流が互いに逆方向に流れるように構成されていることを特徴とする。
【０２３３】
また、本発明の電力用半導体モジュールによれば、
前記第１中間金属導電体島に前記第５フレームの足が接続され、
前記第２中間金属導電体島に前記第６フレームの足が接続され、
前記第５フレームの足は、複数の前記第１接続線の間に配置され、
前記第６フレームの足は、複数の前記第２接続線の間に配置されている。
【０２３４】
また、本発明の電力用半導体モジュールによれば、
前記第５フレームは、前記第６フレームの上方に配置されている。
【０２３５】
また、本発明の電力用半導体モジュールによれば、
前記第１接続線及び前記第２接続線は、リボンで構成されている。
【０２３６】
また、本発明の電力用半導体モジュールによれば、
前記第１接続線及び前記第２接続線は、クリップで構成されている。
【０２３７】
また、上記構成により、モジュールサイズを小型化して配線インダクタンスを低減でき、ノイズに強い電力用半導体モジュールを提供できる。
【産業上の利用可能性】
【０２３８】
本発明に係る電力用半導体モジュールは、モジュールサイズを小型化して配線インダクタンスを低減できる効果を有し、電源電圧の高電圧化、大電流化及びデバイスの高速化等が要求される場合に利用する電力用半導体モジュール等として有用である。
【符号の説明】
【０２３９】
１  第１フレーム
２  第２フレーム
３  第３フレーム
４  第４フレーム
５  第１中間フレーム
６  第２中間フレーム
７  ハイサイド側ゲート端子
８  ハイサイド側ソース端子
９、１０  金属の接続線
１１  トランジスタチップ
１２  ダイオードチップ
１３  ゲートパッド
１４  ゲート配線
１５  ソース配線
１６  絶縁体
１７  放熱板
１８  絶縁樹脂
１９  絶縁樹脂の外枠
２０  ローサイド側ソース端子
２１  ローサイド側ゲート端子
２２  電源端子部（Ｐ）
２３  接地端子部（Ｎ）
２４  出力端子部（Ｏ）
２５  ローサイド側ソース端子
２６  ローサイド側ゲート端子
２７  電源端子（Ｐ）
２８  接地端子（Ｎ）
２９  出力端子（Ｏ）
３１  第１金属導電体島
３２  第５フレーム
３３  第２金属導電体島
３４  第６フレーム
３５  第１中間金属導電体島
３６  第２中間金属導電体島
３７  ハイサイド側ゲート端子
３８  ハイサイド側ソース端子
３９、４０  金属の接続線
４１  トランジスタチップ
４２  ダイオードチップ
４３  接合点
４４  接地端子（Ｎ）形成用島
４６  絶縁体
４７  放熱板
４８  シリコーンゲル
４９  ケース
５０、５１  接合点
６２、６３  接着層
７１  バスバーの正極側内部電極
７２  バスバーの負極側内部電極
７３  ハイサイド側素子群
７４  ローサイド側素子群
１０１  モジュール構成
１０２  モジュール断面構成
１０３  モジュール構成
１０４  モジュール断面構成
３０１  第１フレーム
３０２  第２フレーム
３０３  第３フレーム
３０４  第４フレーム
３０５  第１中間フレーム
３０６  第２中間フレーム
３０７  ハイサイド側ゲート端子
３０８  ハイサイド側ソース端子
３０９、３１０  金属の接続線
３１１  トランジスタチップ
３１２  ダイオードチップ
３１３  ゲートパッド
３１４  ゲート配線
３１５  ソース配線
３１６  絶縁体
３１７  放熱板
３１８  絶縁樹脂
３１９  絶縁樹脂の外枠
３２０  ローサイド側ソース端子
３２１  ローサイド側ゲート端子
３２２  電源端子部（Ｐ）
３２３  接地端子部（Ｎ）
３２４  出力端子部（Ｏ）
３２５  ローサイド側ソース端子
３２６  ローサイド側ゲート端子
３２７  電源端子（Ｐ）
３２８  接地端子（Ｎ）
３２９  出力端子（Ｏ）
３３１  第１金属導電体島
３３２  第５フレーム
３３３  第２金属導電体島
３３４  第６フレーム
３３５  第１中間金属導電体島
３３６  第２中間金属導電体島
３３７  ハイサイド側ゲート端子
３３８  ハイサイド側ソース端子
３３９、３４０  金属の接続線
３４１  トランジスタチップ
３４２  ダイオードチップ
３４３  接合点
３４４  接地端子（Ｎ）形成用島
３４６  絶縁体
３４７  放熱板
３４８  シリコーンゲル
３４９  ケース
３５０、３５１  接合点
３６２、３６３  接着層
１１０１  モジュール構成
１１０２  モジュール断面構成
１１０３  モジュール構成
１１０４  モジュール断面構成
１２００、１２０１  絶縁体
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の第１トランジスタ及び第１ダイオードが配置された第１フレームと、
複数の第２トランジスタ及び第２ダイオードが配置された第２フレームと、
前記第１フレームに隣接する第１中間フレームと、
前記第２フレームに隣接する第２中間フレームと、
前記第１中間フレームに電気的に接続されて、前記第１フレームの上方に配置された第３フレームと、
前記第２中間フレームに電気的に接続されて、前記第２フレームの上方に配置された第４フレームと、
前記第１フレームの延長上に設けられた電源端子と、
前記第４フレームの延長上に設けられた接地端子と、
前記第２フレーム及び前記第３フレームが電気的に繋がれた延長上に設けられた出力端子とを備え、
前記第１トランジスタのドレイン電極は、前記第１フレームに接続され、
前記第１トランジスタのソース電極及び前記第１ダイオードのアノード電極は、前記第１中間フレームに金属の第１接続線で接続され、
前記第２トランジスタのドレイン電極は、前記第２フレームに接続され、
前記第２トランジスタのソース電極及び前記第２ダイオードのアノード電極は、前記第２中間フレームに金属の第２接続線で接続され、
前記第１トランジスタ及び前記第２トランジスタの近傍に、ゲート端子及びソース端子が配置され、
全ての前記フレームは、放熱板の上に、樹脂系材料で構成された絶縁体を介して配置され、全ての前記フレームの少なくとも一部が、モールド樹脂で覆われており、
前記第３フレーム及び前記第４フレームは、互いに平行に配置されており、前記第３フレーム及び前記第４フレームに発生する誘起電圧が互いに逆方向となるように、前記電源端子、前記接地端子及び前記出力端子が配置されていることを特徴とする電力用半導体モジュール。
【請求項２】
前記第１中間フレームに前記第３フレームの足が接続され、
前記第２中間フレームに前記第４フレームの足が接続され、
前記第３フレームの足は、複数の前記第１接続線の間に配置され、
前記第４フレームの足は、複数の前記第２接続線の間に配置されていることを特徴とする、請求項１に記載の電力用半導体モジュール。
【請求項３】
前記第３フレームは、前記第１トランジスタ及び前記第１ダイオードの上方を覆うように配置されており、
前記第４フレームは、前記第２トランジスタ及び前記第２ダイオードの上方を覆うように配置されている、ことを特徴とする、請求項１に記載の電力用半導体モジュール。
【請求項４】
前記第１トランジスタのゲート電極は、前記第１中間フレームとは反対の側に配置され、
前記第２トランジスタのゲート電極は、前記第２中間フレームとは反対の側に配置されていることを特徴とする、請求項１に記載の電力用半導体モジュール。
【請求項５】
複数の第１トランジスタ及び第１ダイオードが配置された第１金属導電体島と、
複数の第２トランジスタ及び第２ダイオードが配置された第２金属導電体島と、
前記第１金属導電体島に隣接する第１中間金属導電体島と、
前記第２金属導電体島に隣接する第２中間金属導電体島と、
前記第１中間金属導電体島に電気的に接続されて、前記第１金属導電体島の上方に配置された第５フレームと、
前記第２中間金属導電体島に電気的に接続されて、前記第２金属導電体島の上方に配置された第６フレームと、
前記第１金属導電体島の延長上に設けられた電源端子と、
前記第６フレームの延長上に設けられた接地端子と、
前記第２金属導電体島及び前記第５フレームが電気的に繋がり、前記第２金属導電体島に接続された出力端子とを備え、
前記第１トランジスタのドレイン電極は、前記第１金属導電体島に接続され、
前記第１トランジスタのソース電極及び前記第１ダイオードのアノード電極は、前記第１中間金属導電体島に金属の第１接続線で接続され、
前記第２トランジスタのドレイン電極は、前記第２金属導電体島に接続され、
前記第２トランジスタのソース電極及び前記第２ダイオードのアノード電極は、前記第２中間金属導電体島に金属の第２接続線で接続され、
前記第１トランジスタ及び前記第２トランジスタの近傍に、ゲート端子及びソース端子が配置され、
全ての前記金属導電体島は、放熱板の上に、セラミック材料で構成された絶縁体を介して配置され、全ての前記金属導電体島の少なくとも一部が、ゲル状の樹脂で覆われており、
前記第５フレーム及び前記第６フレームは、互いに平行に配置されており、前記第５フレーム及び前記第６フレームに発生する誘起電圧が互いに逆方向となるように、前記電源端子、前記接地端子及び前記出力端子が配置されていることを特徴とする電力用半導体モジュール。
【請求項６】
前記第１中間金属導電体島に前記第５フレームの足が接続され、
前記第２中間金属導電体島に前記第６フレームの足が接続され、
前記第５フレームの足は、複数の前記第１接続線の間に配置され、
前記第６フレームの足は、複数の前記第２接続線の間に配置されていることを特徴とする、請求項５に記載の電力用半導体モジュール。
【請求項７】
前記第５フレームは、前記第１トランジスタ及び前記第１ダイオードの上方を覆うように配置されており、
前記第６フレームは、前記第２トランジスタ及び前記第２ダイオードの上方を覆うように配置されている、ことを特徴とする、請求項５に記載の電力用半導体モジュール。
【請求項８】
前記第１接続線及び前記第２接続線は、リボンで構成されていることを特徴とする、請求項１または５に記載の電力用半導体モジュール。
【請求項９】
前記第１接続線及び前記第２接続線は、クリップで構成されていることを特徴とする、請求項１または５に記載の電力用半導体モジュール。
【請求項１０】
前記第１トランジスタのゲート電極は、前記第１中間金属導電体島とは反対の側に配置され、
前記第２トランジスタのゲート電極は、前記第２中間金属導電体島とは反対の側に配置されていることを特徴とする、請求項５に記載の電力用半導体モジュール。
【国際調査報告】
2013171996.tif 000013
2013171996.tif 000014