(57)【要約】  高周波電力増幅器で発生する歪を補償するカーテシアンループ伝達遅延を短くし、短時間で歪補償を収束させ、高効率化することを目的とする。  高周波電力増幅器と、高周波電力増幅器の奇対称歪と偶対称歪の各次数の歪補償信号の係数を独立に生成する前置歪補償回路と、高周波電力増幅器の電源電圧を直交変調ＯＦＤＭ入力信号で可変させる手段と、デジタル周波数変換と高周波帯ＡＤＣと高周波帯ＤＡＣを有し、高周波電力増幅器の出力と直交変調ＯＦＤＭ入力信号とから誤差歪補償信号を作成し、高周波電力増幅器の電源電圧を直交変調ＯＦＤＭ入力信号で可変させる時定数分の遅延器を、上記の歪補償回路の前段に挿入する。
2014050218.tif 000002
【特許請求の範囲】
【請求項１】
高周波帯に周波数変換したＯＦＤＭ入力信号または高周波帯のＯＦＤＭ入力信号を電力増幅する高周波電力増幅器の歪を補償する歪補償回路において、
該高周波電力増幅器の各次数の奇対称歪補償係数信号をＯＦＤＭ信号を直交変調しデジタルアップコンバートした高周波信号または高周波ＩＦ信号または高周波帯の入力信号の高周波ＯＦＤＭ入力信号（以下高周波ＯＦＤＭ入力信号）から独立に生成する奇対称歪補償信号生成回路と、生成した各次数の奇対称歪補償係数信号をコアリングした奇対称歪補償コアリング信号と該高周波電力増幅器の出力と高周波ＯＦＤＭ入力信号との誤差とから誤差奇対称歪補償信号を作成し、奇対称歪補償係数信号と誤差奇対称歪補償信号を加算した奇対称歪補償信号を高周波ＯＦＤＭ入力信号に加算する奇対称歪補償信号加算回路と、
該高周波電力増幅器の各次数の偶対称歪補償係数信号を高周波ＯＦＤＭ入力信号から独立に生成する偶対称歪補償信号生成回路と、生成した各次数の偶対称歪補償係数信号をコアリングした偶対称歪補償コアリング信号と該高周波電力増幅器の出力と高周波ＯＦＤＭ入力信号との誤差とから誤差偶対称歪補償信号を作成し、偶対称歪補償係数信号と誤差偶対称歪補償信号を加算した偶対称歪補償信号を高周波ＯＦＤＭ入力信号に加算する偶対称歪補償信号加算回路とを有し、
奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路。
【請求項２】
高周波帯に周波数変換したＯＦＤＭ入力信号を電力増幅する高周波電力増幅器の歪を補償する歪補償回路において、
該高周波電力増幅器の各次数の奇対称歪補償係数信号をＯＦＤＭ信号を直交変調したＯＦＤＭ入力信号（以下直交変調ＯＦＤＭ入力信号）から独立に生成する奇対称歪補償信号生成回路と、生成した各次数の奇対称歪補償係数信号をコアリングした奇対称歪補償コアリング信号と該高周波電力増幅器の出力と直交変調ＯＦＤＭ入力信号との誤差とから誤差奇対称歪補償信号を作成し、奇対称歪補償係数信号と誤差奇対称歪補償信号を加算した奇対称歪補償信号を直交変調ＯＦＤＭ入力信号に加算する奇対称歪補償信号加算回路と、該高周波電力増幅器の各次数の偶対称歪補償係数信号を直交変調ＯＦＤＭ入力信号から独立に生成する偶対称歪補償信号生成回路と、生成した各次数の偶対称歪補償係数信号をコアリングした偶対称歪補償コアリング信号と該高周波電力増幅器の出力と直交変調ＯＦＤＭ入力信号との誤差とから誤差偶対称歪補償信号を作成し、偶対称歪補償係数信号と誤差偶対称歪補償信号を加算した偶対称歪補償信号を直交変調ＯＦＤＭ入力信号に加算する偶対称歪補償信号加算回路とを有し、
奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路。
【請求項３】
請求項1乃至請求項２の前置歪補償回路とエンベロープ（包絡線）・トラッキング方式の電力増幅システム（ＥＥＲ）高周波電力増幅器とを用い、高周波電力増幅器の電源電圧を直交変調ＯＦＤＭ入力信号で可変させる時定数分の遅延器を、上記の歪補償回路の前段に挿入したことを特徴とする送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅器により電力増幅された無線電波送信を行う送信装置から出力される歪み成分を減少させる歪み補償に関する。
【背景技術】
【０００２】
直交周波数分割多重(Orthogonal Frequency Division
Multiplexing：ＯＦＤＭ)変調方式（以下ＯＦＤＭ方式と称す）と位相振幅変調（Quadrature Amplitude Modulation）方式（以下ＱＡＭ方式と称す）が地上デジタル放送やマルチメディア放送などに採用されている。地上デジタル放送やマルチメディア放送の変調信号は、構成単位期間で構成され、信号の平均電力とピーク電力が大きく異なる。【０００３】
電力増幅システムで、ピーク電力を出力することができるような一定電圧を電力増幅器に供給することで線形性を確保すると、ピーク電力を出力している時間はごくわずかであり、結果として、増幅器の電源効率を低下させていた。この問題を解決するための技術として、特許文献４のようなエンベロープ（包絡線）・トラッキング方式の電力増幅システム（ＥＥＲ）が知られている。増幅器の電源電圧を変化させると、増幅器の特性も変化する。効率を改善するため、ＡＢ級プッシュプル増幅器にすると、小振幅時とピーク時とで増幅器の特性も変化する。
ところで、ＭＯＳ−ＦＥＴはソース・ゲート間に電圧を印加するだけで導通するので、turn-on方向の過渡応答が速いが、ゲート電荷引き抜かれるまで導通し続けるので、turn-off方向の過渡応答は遅くなる。そのため、時間軸波形の上下で非対称な歪が大きくなり、周波数軸の上下でも非対称な歪が大きくなる。さらに、ＭＯＳ−ＦＥＴは、温度で導通抵抗が変化する。また、GaN製のＭＯＳ−ＦＥＴは、ドレイン電極電圧によるゲート電界の積算量に比例して、ゲート電極に電子がトラップされ、導通抵抗が劣化する（非特許文献７参照）。これらの変化や劣化を総称して、履歴性歪またはメモリ歪と称させる。【０００４】
従来の非線形歪の前置補償技術、特に、奇数次歪の独立補償の技術の例としては、特許文献１に記載のものがある。
高周波数電力増幅器は信号の広帯域化に伴い、一般に過去の信号に影響を受けて歪が増加するいわゆるメモリ効果が顕著になり、ヒステリシスな特性や偶対称の歪が増加する。そして、前置歪補償の回路規模が大きくなる。そこで、高周波数電力増幅器のメモリ効果による前置歪補償の回路規模を削減する方法が非特許文献１に提案されている。
特許文献２には、偶数次の時間差を用いる歪の前置補償技術が開示されている。
特許文献３には、振幅の微分と位相の微分を用いる歪の前置補償技術が開示されている。
しかし、特許文献２や特許文献３の偶数次歪を振幅微分と位相微分補償する技術では、メモリ効果の偶数次歪が変化しても、メモリ効果の偶数次歪を低減する前置補償の収束に時間がかかるといった欠点があった。【０００５】
また、カーテシアンループ送信器は、増幅器の出力信号をベースバンド部にフィードバックし、増幅前後の信号を比較して誤差を検出、補正し、送信器の線形性を高めることができます。しかし、このフィードバックの経路上にはチップの入出力や配線などが含まれるため、その分信号伝達に遅延が発生します。この遅延の影響は周波数の大きさに比例して大きくなるため、広帯域化すると安定性が劣化してしまう課題がありました。そこで、今回、従来のフィードバック経路に加えて周波数変換器を経由しない経路を追加し、安定性に影響を与える高周波成分のみその経路を通過させて遅延の影響を軽減しました（非特許文献６参照）。非特許文献６では複雑なアナログフィードバック経路が追加され、大電力増幅には適用困難だった。【０００６】
したがって、広帯域ＯＦＤＭでは、増幅器の電源電圧を変化させ増幅器の特性も変化する特許文献４のようなＥＥＲと、収束に時間がかかる特許文献１から特許文献５の歪の前置補償技術とを組み合わせて、効率を向上させることが困難だった。
そこで、特許文献５のような、RF入力とRF帰還とをFFTし、AM/PM変換歪とスペクトル再成長歪とメモリ効果歪との歪係数を算出する。RF入力電力と歪係数を用いてRFの直交復調後のI/Q入力をリニアに補償し直交変調し増幅する技術が、地上デジタル放送に実用化された。
また、非特許文献８では、キャリア増幅器とピーク増幅器と合成回路とのドハティ増幅でＩＭ＝−３０ｄＢを実現し、歪補償でＩＭ＝−４１ｄＢを実現し、複雑な非線形フィルタを用いて履歴性（メモリ）歪補償を追加してＩＭ＝−５３ｄＢと電力効率２７％と低歪と高効率を実現した地上デジタル放送用送信機が製品化されていた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】ＷＯ２００４／０４５０６７号公報
【特許文献２】特開２００５−１０１９０８号公報
【特許文献３】特開２００８−２９４５１８号公報
【特許文献４】特開２０１１−０４９７５４号公報
【特許文献５】ＵＳ２０１１／００３２０３３
【非特許文献】
【０００８】
【非特許文献１】本江  直樹，宮谷  徹彦，大久保  陽一，赤岩  芳彦，“メモリ効果を有する電力増幅器に対するデジタルプレディストータ”，電子情報通信学会論文誌  Ｖｏｌ．Ｊ８８−Ｂ  Ｎｏ．１０  ｐｐ．２０６２−２０７１，  ２００５／１０／０１
【非特許文献２】アナログデバイセズ  直交補正ＡＤＣ  ＡＤ９２６９
【非特許文献３】アナログデバイセズ  ５００ＭｓｐｓＡＤＣ  ＡＤ９４３４
【非特許文献４】テキサスインスツルメンツ  ８００Ｍｓｐｓ直交補正ＤＡＣ  ＤＡＣ５６８８
【非特許文献５】フリースケール  470-860MHz DVB-T(8kOFDM8MHz)125W MOS-FET  MRFEVP8600H
【非特許文献６】東芝  研究発表  http://www.toshiba.co.jp/rdc/rd/detail_j/1002_02.htm
【非特許文献７】日経エレクトロニクス  ２０１１08.22号p67-p76(p74)
【非特許文献８】東芝  映像情報メディア学会技術報告  ITE  Technical  Report  Vol.36,No.10RCT2012-47(feb.2012)
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、高周波電力増幅器で発生するメモリ効果の偶数次歪を偶数次歪を振幅微分と位相微分補償する特許文献２や特許文献３の技術では、カーテシアンループで、増幅器の出力信号をベースバンド部にフィードバックし、増幅前後の信号を比較して誤差を検出、補正する信号伝達に、ベースバンドの直交変調とＤ／Ａと周波数変換とフィルタの出力までの遅延と、周波数変換とフィルタとＡ／Ｄと直交復調の帰還までの遅延との合計の長いカーテシアンループ伝達遅延が存在するため、平均電力が少なくピーク電力が大きいＯＦＤＭの特性のために、メモリ効果の偶数次歪が変化しても、メモリ効果の時定数よりもカーテシアンループ伝達遅延が長いため、メモリ効果の偶数次歪を低減する前置歪補償の収束に時間がかかる。
また、高周波電力増幅器の電源電圧を直交変調ＯＦＤＭ入力信号で可変させる時定数よりもカーテシアンループ伝達遅延が長いため、前置歪補償の収束に時間がかかる。
さらに、ＡＢ級ピーク変動時定数よりもカーテシアンループ伝達遅延が長いため、前置歪補償の収束に時間がかかる。【００１０】
そこで、キャリア増幅器とピーク増幅器と合成回路とのドハティ増幅を不要にし、プッシュプル増幅で包絡線に電源電圧を追従させ、ドハティ増幅より高効率化を実現する。具体的には、カーテシアンループ伝達遅延を短くし、短時間で収束させ、前置歪補償を包絡線に追従して、プッシュプル増幅で包絡線に電源電圧を追従させ、高効率化することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記の目的を達成するために、高周波帯に周波数変換したＯＦＤＭ入力信号または高周波帯のＯＦＤＭ入力信号を電力増幅する高周波電力増幅器の歪を補償する歪補償回路において、該高周波電力増幅器の各次数の奇対称歪補償係数信号をＯＦＤＭ信号を直交変調しデジタルアップコンバートした高周波信号または高周波ＩＦ信号または高周波帯の入力信号の高周波ＯＦＤＭ入力信号（以下高周波ＯＦＤＭ入力信号）から独立に生成する奇対称歪補償信号生成回路と、生成した各次数の奇対称歪補償係数信号をコアリングした奇対称歪補償コアリング信号と該高周波電力増幅器の出力と高周波ＯＦＤＭ入力信号との誤差とから誤差奇対称歪補償信号を作成し、奇対称歪補償係数信号と誤差奇対称歪補償信号を加算した奇対称歪補償信号を高周波ＯＦＤＭ入力信号に加算する奇対称歪補償信号加算回路と、該高周波電力増幅器の各次数の偶対称歪補償係数信号を高周波ＯＦＤＭ入力信号から独立に生成する偶対称歪補償信号生成回路と、生成した各次数の偶対称歪補償係数信号をコアリングした偶対称歪補償コアリング信号と該高周波電力増幅器の出力と高周波ＯＦＤＭ入力信号との誤差とから（包絡線に追従する）誤差偶対称歪補償信号を作成し、偶対称歪補償係数信号と誤差偶対称歪補償信号を加算した偶対称歪補償信号を高周波ＯＦＤＭ入力信号に加算する偶対称歪補償信号加算回路とを有し、奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路である。【００１２】
さらに、高周波帯に周波数変換したＯＦＤＭ入力信号を電力増幅する高周波電力増幅器の歪を補償する歪補償回路において、
該高周波電力増幅器の各次数の奇対称歪補償係数信号をＯＦＤＭ信号を直交変調したＯＦＤＭ入力信号（以下直交変調ＯＦＤＭ入力信号）から独立に生成する奇対称歪補償信号生成回路と、生成した各次数の奇対称歪補償係数信号をコアリングした奇対称歪補償コアリング信号と該高周波電力増幅器の出力と直交変調ＯＦＤＭ入力信号との誤差とから誤差奇対称歪補償信号を作成し、奇対称歪補償係数信号と誤差奇対称歪補償信号を加算した奇対称歪補償信号を直交変調ＯＦＤＭ入力信号に加算する奇対称歪補償信号加算回路と、該高周波電力増幅器の各次数の偶対称歪補償係数信号を直交変調ＯＦＤＭ入力信号から独立に生成する偶対称歪補償信号生成回路と、生成した各次数の偶対称歪補償係数信号をコアリングした偶対称歪補償コアリング信号と該高周波電力増幅器の出力と直交変調ＯＦＤＭ入力信号との誤差とから（包絡線に追従する）誤差偶対称歪補償信号を作成し、偶対称歪補償係数信号と誤差偶対称歪補償信号を加算した偶対称歪補償信号を直交変調ＯＦＤＭ入力信号に加算する偶対称歪補償信号加算回路とを有し、奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路である。【００１３】
また、上記の歪補償回路と、高周波電力増幅器の電源電圧を直交変調ＯＦＤＭ入力信号で可変させる、エンベロープ（包絡線）・トラッキング方式の電力増幅システム（ＥＥＲ）の高周波電力増幅器とを用いたことを特徴とする送信機である。【００１４】
さらに、上記の送信機において、高周波電力増幅器の電源電圧を直交変調ＯＦＤＭ入力信号で可変させる時定数分の遅延器を、上記の歪補償回路の前段に挿入したことを特徴とする送信機である。
【発明の効果】
【００１５】
以上説明したように本発明によれば、メモリ効果の時定数よりもカーテシアンループ伝達遅延を短くし、電力増幅器で発生するメモリ効果の偶数次歪を補償して、短時間で収束することが可能になる。
【図面の簡単な説明】
【００１６】
【図１Ａ】本発明の１実施例の送信機を示すブロック図（直交変調後に補償する手段としてデジタル周波数変換と高周波帯ＡＤＣと高周波帯ＤＡＣを有し、カーテシアンループ内に直交変調と直交復調と平均化回路を有しない。）
【図１Ｂ】本発明の１実施例の送信機を示すブロック図（直交変調後に補償する手段として直交補正ＡＤＣと直交補正ＤＡＣを有し、カーテシアンループ内に直交変調と直交復調と平均化回路を有しない。）
【図２】本発明の１実施例の奇対称歪信号発生回路を示すブロック図（自動係数算出）
【図３】本発明の１実施例の偶対称歪信号発生回路を示すブロック図（自動係数算出）
【図４Ａ】高周波電力増幅器のメモリ効果歪の時定数とカーテシアンループ内に直交変調と直交復調と平均化回路を有する歪補償の（カーテシアン）ループ時定数（遅延）とＥＲＲ（電源電圧変化の）時定数（遅延）とOFDMベースバンド入力信号を示す模式図
【図４Ｂ】高周波電力増幅器の高周波出力信号の包絡線検波トラッキング（ERR）電源電圧（ベースバンド入力信号と近似）と高周波電力増幅器のメモリ効果歪の時定数（遅延）とＥＲＲ（電源電圧変化の）時定数（遅延）とカーテシアンループ内に直交変調と直交復調と平均化回路を有しない歪補償のループ時定数とOFDM高周波入力信号とOFDM高周波出力信号の包絡線を示す模式図（(ａ)高周波増幅器の高周波出力信号の包絡線検波トラッキング（ERR）電源電圧（ベースバンド入力信号と近似）、(ｂ)OFDM高周波入力信号とOFDM高周波出力信号の包絡線）
【図５Ａ】OFDM高周波入力信号の包絡線とコアリングスレッシュホールドラインを示す模式図
【図５Ｂ】OFDM高周波入力信号のコアリング後の包絡線を示す模式図
【図６】カーテシアンループ内に直交変調と直交復調と平均化回路を有する送信機を示すブロック図
【発明を実施するための形態】
【００１７】
以下に本発明について説明する。まず、歪について説明する。
特許文献２や特許文献３の偶数次歪を振幅微分と位相微分補償する技術では、カーテシアンループ内に直交変調と直交復調と平均化回路を有する送信機を示すブロック図の図６のように、カーテシアンループで、増幅器の出力信号をベースバンド部にフィードバックし、増幅前後の信号を比較して誤差を検出、補正する信号伝達に、ベースバンドの直交変調とＤ／Ａと周波数変換とフィルタの出力までの遅延と、周波数変換とフィルタとＡ／Ｄと直交復調の帰還までの遅延との合計の長いカーテシアンループ（伝達）遅延が存在する。そのため、高周波電力増幅器のメモリ効果歪の時定数とカーテシアンループ内に直交変調と直交復調と平均化回路を有する歪補償のカーテシアンループ時定数とOFDMベースバンド入力信号を示す模式図の図４Ａのように、平均電力が少なくピーク電力が大きいＯＦＤＭの特性により、メモリ効果の偶数次歪が変化しても、メモリ効果の時定数（遅延）と（カーテシアン）ループ時定数（遅延）とＥＲＲ（電源電圧変化の）時定数（遅延）とよりもカーテシアンループ（伝達）遅延が長い。さらに、カーテシアンループ（伝達）遅延が長いために、メモリ効果の偶数次歪を低減する前置補償の収束に時間がかかる。
【００１８】
また、高周波電力増幅器の電源電圧を直交変調ＯＦＤＭ入力信号で可変させる、高周波出力信号の包絡線検波トラッキングERR時定数よりもカーテシアンループ（伝達）遅延が長い。さらに、カーテシアンループ（伝達）遅延が長いために、前置補償の収束に時間がかかる。
さらに、図示しないＡＢ級ピーク変動時定数よりもカーテシアンループ（伝達）遅延が長いため、前置補償の収束に時間がかかる。
そのため、歪低減量を多くできない
【００１９】
そこで、メモリ効果の時定数よりもカーテシアンループ（伝達）遅延を短くする。さらに、高周波電力増幅器の電源電圧を直交変調ＯＦＤＭ入力信号で可変させる時定数よりも短くする。ＡＢ級ピーク変動時定数よりも短くする。
また、本方式の直交変調後に補償する手段としてデジタル周波数変換と高周波帯ＡＤＣと高周波帯ＤＡＣを有するか、直交変調後に補償において直交補正ＡＤＣと直交補正ＤＡＣを有することにより、カーテシアンループ内に直交変調と直交復調と平均化回路を有しないため、高周波電力増幅器の高周波出力信号の包絡線検波トラッキング（ERR）電源電圧（ベースバンド入力信号と近似）と高周波電力増幅器のメモリ効果歪の時定数と時定数とカーテシアンループ内に直交変調と直交復調と平均化回路を有しない歪補償のループ時定数とOFDM高周波入力信号とOFDM高周波出力信号の包絡線を示す模式図の図４Ｂのように、対称な歪と非対称は歪をそれぞれ独立に検出し更にそれぞれ独立に補償するカーテシアンループ（伝達）遅延を短くすることが可能となり、短時間に収束する。
そのため、歪低減量を多くできる。
【実施例１】
【００２０】
次に、本発明の１実施例の送信機を示すブロック図（直交変調後に補償でデジタルアップコンバータ（Digital  Up  Converter）とデジタルダウンコンバータ（Digital  Down  Converter）のデジタル周波数変換と高周波帯ＡＤＣと高周波帯ＤＡＣ）の図１Ａと、本発明の１実施例の奇対称歪信号発生回路を示すブロック図の図２と、本発明の１実施例の偶対称歪信号発生回路を示すブロック図（自動係数算出）の図３と、高周波電力増幅器のメモリ効果歪の時定数とベースバンド入力信号比較時の歪補償のカーテシアンループ時定数とOFDMベースバンド入力信号を示す模式図の図４Ａと、高周波電力増幅器の高周波出力信号の包絡線検波トラッキング（ERR）電源電圧（ベースバンド入力信号と近似）と高周波電力増幅器のメモリ効果歪の時定数と高周波での入力信号比較時の歪補償のループ時定数とOFDM高周波入力信号とOFDM高周波出力信号の包絡線を示す模式図の図４ＢとOFDM高周波入力信号の包絡線とコアリングスレッシュホールドラインを示す模式図の図５Ａと、OFDM高周波入力信号のコアリング後の包絡線を示す模式図の図５Ｂと、を用いて、本発明の１実施例の構成と動作とを説明する。【００２１】
実施例１では、入力信号のサンプル前との差分（微分を近似したもの）をとり、係数と入力信号を複素乗算しメモリ効果の振幅の微分成分を近似し、入力信号のサンプル前との差分（微分を近似したもの）をとり、メモリ効果の偶数次歪の微分成分を近似し、その結果を線形結合することで、メモリ効果の偶数次歪の逆特性を近似する。【００２２】
本発明の変調器内蔵歪補償回路３８に内蔵されたOFDM変調器１から出力されたデジタル入力信号は直交変調器（直交変調）４で変調され、遅延器４４とデジタルアップコンバータ４１を通り、加算器２２及び遅延器１８へ入力される。遅延器１８で遅延された入力信号は、歪係数検出回路３９に入力される。加算器２２の出力信号は加算器３へ入力され、加算器３の出力信号はDAC５でアナログ信号に変換された後、歪補償回路３８から出力されて、高周波電力増幅器（電力増幅器）７にて規定のレベルに電力増幅される。電力増幅器７から出力された出力信号は方向性結合器８とBPF９とを介してアンテナ１０より電波送信される。【００２３】
一方方向性結合器８で分配された信号は、Ａ／Ｄ変換器（ＡＤＣ）１５でデジタル信号に変換される。変換された信号は可変増幅器（ＡＧＣ）１５で適切なレベルの信号にゲイン調整され、歪係数検出回路３９に入力される。
この時、遅延器１８により加算器２５に入力される2つの信号の遅延時間が同じになるように調整している。【００２４】
入力信号から、奇対称歪信号生成回路２０と偶対称歪信号生成回路２３にて奇対称な３次歪（A3、P3）〜７次歪（A7、P7）、偶対称な２歪次歪（A2、P2）、のそれぞれの係数(大きさ)を独立に検出し、その奇対称歪係数と偶対称歪係数とは、コアリング回路３２と４３とで図５Ｂのようにピークのみにコアリングされ、遅延器４５と４６とで加算器２５の出力の歪（入力と帰還との差）信号と遅延をそろえられ、加算器２５の出力の歪（入力と帰還との差）信号と乗算器２４と３４とで乗算され、奇対称歪係数と偶対称歪係数と加算器４０と４８とで加算され、奇対称歪補償信号と偶対称歪補償信号となる。そして、奇対称歪加算回路３６及び偶対称歪加算回路３７で入力信号に加算される。【００２５】
奇対称歪係数検出と奇対称歪加算とは特許文献１と同様なので、詳細説明は省略して簡単に説明し、偶対称歪係数検出と偶対称歪加算を中心に本発明の特異点を説明する。
本発明の１実施例の送信機を示すブロック図の図１Ａの偶対称歪信号生成回路２３における、偶対称な振幅２次歪（A2）、偶対称な位相２歪（P2）の係数検出について、本発明の１実施例の偶対称歪発生回路を示すブロック図（振幅微分と位相微分）の図２Ｂを用いて、説明する。【００２６】
入力信号は絶対値化回路５１にて複素数信号の絶対値のreal信号に変換される。変換されたreal信号は遅延器（Ｄ）５２と加算器５４とで１サンプル前との差分（微分を近似したもの）出力をとる。変換されたreal信号は実効値逆数算出回路６２で実効値の逆数を算出し、乗算器５６で加算器５４の差分出力と乗算する。さらに、乗算器５６出力と入力信号とを乗算器５８で乗算して、偶対称な振幅２次微分歪係数を算出する。【００２７】
また、入力信号は遅延器（Ｄ）５３と加算器５５とで１サンプル前との差分（微分を近似したもの）出力をとる。さらに入力信号は実効値逆数算出回路６３で実効値の逆数を算出し、乗算器５７で加算器５５の差分出力と乗算し、乗算器５９で係数0.6378と乗算し振幅偶対称な位相２次微分歪係数を算出する。
乗算器５８出力と乗算器５９出力とを加算器６０で加算し、メモリ効果の偶対称な振幅２次歪（A2）、偶対称な位相２歪（P2）の係数を出力する。【００２８】
本発明の１実施例の送信機を示すブロック図の図１Ａを用いて、歪加算について説明する。図１Ａにおいて、偶対称歪加算回路２３を出力した現在の入力信号の偶対称歪信号は、コアリング回路４３でコアリングされて、遅延器４５で（カーテシアン）ループ（伝達）遅延分を遅延された遅延入力信号の偶対称歪信号となる。さらに、加算器２５で生成された（カーテシアン）ループ（伝達）遅延の誤差信号と乗算器３０で乗算され、（カーテシアン）ループ（伝達）遅延偶対称歪誤差信号となる。また、現在の入力信号の偶対称歪信号は（カーテシアン）ループ（伝達）遅延偶対称歪誤差信号と加算器４９で加算され、（カーテシアン）ループ（伝達）遅延歪誤差を加味した現在の入力信号の偶対称歪信号となり、現在の入力信号に加算器３で混合される。【００２９】
また、図１Ａにおいて、奇対称歪加算回路２０を出力した現在の入力信号の奇対称歪信号は、コアリング回路３２でコアリングされて、遅延器４６で（カーテシアン）ループ（伝達）遅延分を遅延された遅延入力信号の奇対称歪信号となる。さらに、加算器２５で生成された（カーテシアン）ループ（伝達）遅延の誤差信号と乗算器３４で乗算され、（カーテシアン）ループ（伝達）遅延奇対称歪誤差信号となる。また、現在の入力信号の偶対称歪信号は（カーテシアン）ループ（伝達）遅延奇対称歪誤差信号と加算器４８で加算され、（カーテシアン）ループ（伝達）遅延歪誤差を加味した現在の入力信号の奇対称歪信号となり、現在の入力信号に加算器２２で混合される。【００３０】
本発明の１実施例では、カーテシアンループ内に直交変調と直交復調とUp/Down周波数変換とBPFと位相器と平均化回路がなく、低遅延で電源電圧包絡線可変に追従させている。さらに、遅延が短く安定なため（カーテシアン）ループ（伝達）遅延を補償する遅延器１８と遅延器４５と遅延器４６とＥＲＲ電源電圧変化の時定数（遅延）を補償する遅延器４４との遅延器の固定化が可能となっている。
また、平均化回路のかわりに、入力信号コアリングでＡ級定常時安定化し低遅延でＡＢ級ピークに追従させている。【００３１】
その結果、直交変調後に補償する手段としてデジタル周波数変換と高周波帯ＡＤＣと高周波帯ＤＡＣを有することにより、カーテシアンループ内に直交変調と直交復調と平均化回路を有しないため、高周波電力増幅器の高周波出力信号の包絡線検波トラッキング（ERR）電源電圧（ベースバンド入力信号と近似）と高周波電力増幅器のメモリ効果歪の時定数と時定数とカーテシアンループ内に直交変調と直交復調と平均化回路を有しない歪補償のループ時定数とOFDM高周波入力信号とOFDM高周波出力信号の包絡線を示す模式図の図４Ｂのように、対称な歪と非対称は歪をそれぞれ独立に検出し更にそれぞれ独立に補償するカーテシアンループ伝達遅延を、メモリ効果の時定数や高周波出力信号の包絡線検波トラッキングERR時定数（遅延）や図示しないＡＢ級ピーク変動時定数（遅延）と同等まで短くすることが可能となり、歪改善量を大きくしても短時間に収束する。
【実施例２】
【００３２】
次に、実施例２を説明する。実施例１と同様な構成や動作の説明は省略し、相違点のみ説明する。【００３３】
本発明の１実施例の構成と動作とを説明に、本発明の１実施例の送信機を示すブロック図（直交変調後に補償でデジタルアップコンバータ（Digital  Up  Converter）とデジタルダウンコンバータ（Digital  Down  Converter）のデジタル周波数変換と高周波帯ＡＤＣと高周波帯ＤＡＣ）の図１Ａではなく、本発明の１実施例の送信機を示すブロック図（直交変調後に補償で直交補正ＡＤＣと直交補正ＤＡＣ）の図１Ｂを用いる。【００３４】
図１Ｂにおいて、本発明の変調器内蔵歪補償回路３８に内蔵されたOFDM変調器１から出力されたデジタル入力信号は直交変調器（直交変調）４で変調され、遅延器４４を通り、加算器２２及び遅延器１８へ入力される。遅延器１８で遅延された入力信号は、歪係数検出回路３９に入力される。加算器２２の出力信号は加算器３へ入力され、加算器３の出力信号はDAC５でアナログ信号に変換された後、歪補償回路３８から出力されて、ミキサ４０と発振器１３とで周波数変換され、BPF６で不要波を除去し、高周波電力増幅器（電力増幅器）７にて規定のレベルに電力増幅される。電力増幅器７から出力された出力信号は方向性結合器８とBPF９とを介してアンテナ１０より電波送信される。【００３５】
一方方向性結合器８で分配された信号は、ミキサ１１と発振器１３で周波数変換され、不要波をBPF１２で除去した後、変調器内蔵歪補償回路３６へ入力される。入力された信号は直交補償Ａ／Ｄ変換器（ＡＤＣ）１５でデジタル信号に変換される。変換された信号は可変増幅器（ＡＧＣ）１５で適切なレベルの信号にゲイン調整され、加算器２０に入力される。【００３６】
本発明の１実施例では、カーテシアンループ内に直交変調と直交復調と位相器と平均化回路がなく、低遅延で、電源電圧包絡線可変に追従している。さらに、遅延が短く安定なため（カーテシアン）ループ（伝達）遅延を補償する遅延器１８と遅延器４５と遅延器４６とＥＲＲ電源電圧変化の時定数（遅延）を補償する遅延器４４との遅延器の固定化が可能となっている。【００３７】
また、平均化回路のかわりに、入力信号コアリングでＡ級定常時安定化し低遅延でＡＢ級ピークに追従させている。【００３８】
その結果、直交変調後に補償する手段として直交補正ＡＤＣと直交補正ＤＡＣを有することにより、カーテシアンループ内に直交変調と直交復調と平均化回路を有しないため、高周波電力増幅器の高周波出力信号の包絡線検波トラッキング（ERR）電源電圧（ベースバンド入力信号と近似）と高周波電力増幅器のメモリ効果歪の時定数と時定数とカーテシアンループ内に直交変調と直交復調と平均化回路を有しない歪補償のループ時定数とOFDM高周波入力信号とOFDM高周波出力信号の包絡線を示す模式図の図４Ｂのように、対称な歪と非対称は歪をそれぞれ独立に検出し更にそれぞれ独立に補償するカーテシアンループ伝達遅延を、メモリ効果の時定数や高周波出力信号の包絡線検波トラッキングERR時定数や図示しないＡＢ級ピーク変動時定数と同等まで短くすることが可能となり、歪改善量を大きくしても短時間に収束する。【００３９】
本発明は、実施例１や実施例２に限らず、高周波帯の入力信号を電力増幅する高周波電力増幅器の各次数の奇対称歪補償信号の係数を独立に生成する前置歪補償回路において、入力信号のメモリ効果の偶数次歪の補償信号の複数の係数をそれぞれ独立に生成する歪前置補償回路に広く適用できる。
【産業上の利用可能性】
【００４０】
本発明は特に、周波数９０ＭＨｚ〜１０８ＭＨｚと周波数２０８ＭＨｚ〜２２２ＭＨｚの４００Ｗマルチメデイア放送用送信機等、中心周波数と信号帯域との比の比帯域が１から大きく異ならなく比帯域が高い、ピーク電力と平均電力の差が大きいデジタル変調で大電力の送信機に広く適用できる。
【符号の説明】
【００４１】
１：ＯＦＤＭ変調器（OFDM-MODデジタル出力）、４４：ＯＦＤＭ変調器（OFDM-MODアナログ出力）、
４：直交変調器（直交変調）、５：Ｄ／Ａ変換器（ＤＡＣ）、
１６，４３：直交復調器（直交復調）、
１１，４０：ミキサ、６，９，１２：ＢＰＦ、１３：発振器、
１４，４１：Ａ／Ｄ変換器（ＡＤＣ）、１５，４２：可変増幅器（ＡＧＣ）、
７：高周波電力増幅器（電力増幅器）、８：方向性結合器、１０：アンテナ、
２，２１，２４，３４，３６，３７，５６，５７，５８，６１，６９，７６，７７，７８，８１：乗算器、
３，２２，２５，５４，５５，６０，７４，７５，８０，８２：加算器、
２０，２９：奇対称歪信号生成回路、２３：偶対称歪信号生成回路、３５：平均化回路、
３６：奇対称歪加算回路、３７：偶対称歪加算回路、
４１：デジタルアップコンバータ（Digital  Up  Converter），
４２：デジタルダウンコンバータ（Digital  Down  Converter），
３８：変調器内蔵歪補償回路、４８：歪補償回路、
３９，４７：歪係数検出回路、３２，４３：コアリング回路、
１９，２８，７０：２乗回路、５１，７１：絶対値化回路、
６２，６３，６７：実効値逆数算出回路、
１７：移相器、：１８，４４，４５，４６，５２，５３，７２，７３：遅延器、
６６：固定値の0.6378を自動で算出する回路、６８：固定値の0.7996を自動で算出する回路、 
【図１Ａ】
2014050218.tif 000003
【図１Ｂ】
2014050218.tif 000004
【図２】
2014050218.tif 000005
【図３】
2014050218.tif 000006
【図４Ａ】
2014050218.tif 000007
【図４Ｂ】
2014050218.tif 000008
【図５Ａ】
2014050218.tif 000009
【図５Ｂ】
2014050218.tif 000010
【図６】
2014050218.tif 000011
【手続補正書】
【提出日】平成27年4月28日(2015.4.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高周波帯に周波数変換したＯＦＤＭ入力信号または高周波帯のＯＦＤＭ入力信号を電力増幅する高周波電力増幅器の歪を補償する歪補償回路において、
該高周波電力増幅器の各次数の奇対称歪補償係数信号をＯＦＤＭ信号を直交変調しデジタルアップコンバートした高周波信号または高周波ＩＦ信号または高周波帯の入力信号の高周波ＯＦＤＭ入力信号（以下高周波ＯＦＤＭ入力信号）から独立に生成する奇対称歪補償信号生成回路と、生成した各次数の奇対称歪補償係数信号をコアリングした奇対称歪補償コアリング信号と該高周波電力増幅器の出力と高周波ＯＦＤＭ入力信号との誤差とから誤差奇対称歪補償信号を作成し、奇対称歪補償係数信号と誤差奇対称歪補償信号を加算した奇対称歪補償信号を高周波ＯＦＤＭ入力信号に加算する奇対称歪補償信号加算回路と、
該高周波電力増幅器の各次数の偶対称歪補償係数信号を高周波ＯＦＤＭ入力信号から独立に生成する偶対称歪補償信号生成回路と、生成した各次数の偶対称歪補償係数信号をコアリングした偶対称歪補償コアリング信号と該高周波電力増幅器の出力と高周波ＯＦＤＭ入力信号との誤差とから誤差偶対称歪補償信号を作成し、偶対称歪補償係数信号と誤差偶対称歪補償信号を加算した偶対称歪補償信号を前記奇対称歪補償信号加算回路からの信号に加算する偶対称歪補償信号加算回路とを有し、
奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路。
【請求項２】
高周波帯に周波数変換したＯＦＤＭ入力信号を電力増幅する高周波電力増幅器の歪を補償する歪補償回路において、
該高周波電力増幅器の各次数の奇対称歪補償係数信号をＯＦＤＭ信号を直交変調したＯＦＤＭ入力信号（以下直交変調ＯＦＤＭ入力信号）から独立に生成する奇対称歪補償信号生成回路と、生成した各次数の奇対称歪補償係数信号をコアリングした奇対称歪補償コアリング信号と該高周波電力増幅器の出力と直交変調ＯＦＤＭ入力信号との誤差とから誤差奇対称歪補償信号を作成し、奇対称歪補償係数信号と誤差奇対称歪補償信号を加算した奇対称歪補償信号を直交変調ＯＦＤＭ入力信号に加算する奇対称歪補償信号加算回路と、該高周波電力増幅器の各次数の偶対称歪補償係数信号を直交変調ＯＦＤＭ入力信号から独立に生成する偶対称歪補償信号生成回路と、生成した各次数の偶対称歪補償係数信号をコアリングした偶対称歪補償コアリング信号と該高周波電力増幅器の出力と直交変調ＯＦＤＭ入力信号との誤差とから誤差偶対称歪補償信号を作成し、偶対称歪補償係数信号と誤差偶対称歪補償信号を加算した偶対称歪補償信号を前記奇対称歪補償信号加算回路からの信号に加算する偶対称歪補償信号加算回路とを有し、
奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路。
【請求項３】
請求項1乃至請求項２の前置歪補償回路とエンベロープ（包絡線）・トラッキング方式の電力増幅システム（ＥＥＲ）高周波電力増幅器とを用い、高周波電力増幅器の電源電圧を直交変調ＯＦＤＭ入力信号で可変させる時定数分の遅延器を、上記の歪補償回路の前段に挿入したことを特徴とする送信機。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明は、上記の目的を達成するために、高周波帯に周波数変換したＯＦＤＭ入力信号または高周波帯のＯＦＤＭ入力信号を電力増幅する高周波電力増幅器の歪を補償する歪補償回路において、該高周波電力増幅器の各次数の奇対称歪補償係数信号をＯＦＤＭ信号を直交変調しデジタルアップコンバートした高周波信号または高周波ＩＦ信号または高周波帯の入力信号の高周波ＯＦＤＭ入力信号（以下高周波ＯＦＤＭ入力信号）から独立に生成する奇対称歪補償信号生成回路と、生成した各次数の奇対称歪補償係数信号をコアリングした奇対称歪補償コアリング信号と該高周波電力増幅器の出力と高周波ＯＦＤＭ入力信号との誤差とから誤差奇対称歪補償信号を作成し、奇対称歪補償係数信号と誤差奇対称歪補償信号を加算した奇対称歪補償信号を高周波ＯＦＤＭ入力信号に加算する奇対称歪補償信号加算回路と、該高周波電力増幅器の各次数の偶対称歪補償係数信号を高周波ＯＦＤＭ入力信号から独立に生成する偶対称歪補償信号生成回路と、生成した各次数の偶対称歪補償係数信号をコアリングした偶対称歪補償コアリング信号と該高周波電力増幅器の出力と高周波ＯＦＤＭ入力信号との誤差とから（包絡線に追従する）誤差偶対称歪補償信号を作成し、偶対称歪補償係数信号と誤差偶対称歪補償信号を加算した偶対称歪補償信号を前記奇対称歪補償信号加算回路からの信号に加算する偶対称歪補償信号加算回路とを有し、奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
さらに、高周波帯に周波数変換したＯＦＤＭ入力信号を電力増幅する高周波電力増幅器の歪を補償する歪補償回路において、
該高周波電力増幅器の各次数の奇対称歪補償係数信号をＯＦＤＭ信号を直交変調したＯＦＤＭ入力信号（以下直交変調ＯＦＤＭ入力信号）から独立に生成する奇対称歪補償信号生成回路と、生成した各次数の奇対称歪補償係数信号をコアリングした奇対称歪補償コアリング信号と該高周波電力増幅器の出力と直交変調ＯＦＤＭ入力信号との誤差とから誤差奇対称歪補償信号を作成し、奇対称歪補償係数信号と誤差奇対称歪補償信号を加算した奇対称歪補償信号を直交変調ＯＦＤＭ入力信号に加算する奇対称歪補償信号加算回路と、該高周波電力増幅器の各次数の偶対称歪補償係数信号を直交変調ＯＦＤＭ入力信号から独立に生成する偶対称歪補償信号生成回路と、生成した各次数の偶対称歪補償係数信号をコアリングした偶対称歪補償コアリング信号と該高周波電力増幅器の出力と直交変調ＯＦＤＭ入力信号との誤差とから（包絡線に追従する）誤差偶対称歪補償信号を作成し、偶対称歪補償係数信号と誤差偶対称歪補償信号を加算した偶対称歪補償信号を前記奇対称歪補償信号加算回路からの信号に加算する偶対称歪補償信号加算回路とを有し、奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明の変調器内蔵歪補償回路３８に内蔵されたOFDM変調器１から出力されたデジタル入力信号は直交変調器（直交変調）４で変調され、遅延器４４とデジタルアップコンバータ４１を通り、加算器２２及び遅延器１８へ入力される。遅延器１８で遅延された入力信号は、歪係数検出のための乗算器３０と乗算器３４に入力される。加算器２２の出力信号は加算器３へ入力され、加算器３の出力信号はDAC５でアナログ信号に変換された後、歪補償回路３８から出力されて、高周波電力増幅器（電力増幅器）７にて規定のレベルに電力増幅される。電力増幅器７から出力された出力信号は方向性結合器８とBPF９とを介してアンテナ１０より電波送信される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
一方方向性結合器８で分配された信号は、Ａ／Ｄ変換器（ＡＤＣ）１４でデジタル信号に変換される。変換された信号は可変増幅器（ＡＧＣ）１５で適切なレベルの信号にゲイン調整され、歪係数検出のための乗算器３０と乗算器３４に入力される。
この時、遅延器１８により加算器２５に入力される2つの信号の遅延時間が同じになるように調整している。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
入力信号から、奇対称歪信号生成回路２０と偶対称歪信号生成回路２３にて奇対称な３次歪（A3、P3）〜７次歪（A7、P7）、偶対称な２次歪（A2、P2）、のそれぞれの係数(大きさ)を独立に検出し、その奇対称歪係数と偶対称歪係数とは、コアリング回路３２と４３とで図５Ｂのようにピークのみにコアリングされ、遅延器４５と４６とで加算器２５の出力の歪（入力と帰還との差）信号と遅延をそろえられ、加算器２５の出力の歪（入力と帰還との差）信号と乗算器３０と３４とで乗算され、奇対称歪係数と偶対称歪係数と加算器４９と４８とで加算され、奇対称歪補償信号と偶対称歪補償信号となる。そして、奇対称歪加算回路３６及び偶対称歪加算回路３７で入力信号に加算される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
奇対称歪係数検出と奇対称歪加算とは特許文献１と同様なので、詳細説明は省略して簡単に説明し、偶対称歪係数検出と偶対称歪加算を中心に本発明の特異点を説明する。
本発明の１実施例の送信機を示すブロック図の図１Ａの偶対称歪信号生成回路２３における、偶対称な振幅２次歪（A2）、偶対称な位相２次歪（P2）の係数検出について、本発明の１実施例の偶対称歪発生回路を示すブロック図（振幅微分と位相微分）の図３を用いて、説明する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
また、入力信号は遅延器（Ｄ）５３と加算器５５とで１サンプル前との差分（微分を近似したもの）出力をとる。さらに入力信号は実効値逆数算出回路６３で実効値の逆数を算出し、乗算器５７で加算器８２の差分出力と乗算し、乗算器５９で係数0.6378と乗算し振幅偶対称な位相２次微分歪係数を算出する。
乗算器５８出力と乗算器５９出力とを加算器６０で加算し、メモリ効果の偶対称な振幅２次歪（A2）、偶対称な位相２次歪（P2）の係数を出力する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
本発明の１実施例の送信機を示すブロック図の図１Ａを用いて、歪加算について説明する。図１Ａにおいて、偶対称歪信号生成回路２３を出力した現在の入力信号の偶対称歪信号は、コアリング回路４３でコアリングされて、遅延器４５で（カーテシアン）ループ（伝達）遅延分を遅延された遅延入力信号の偶対称歪信号となる。さらに、加算器２５で生成された（カーテシアン）ループ（伝達）遅延の誤差信号と乗算器３４で乗算され、（カーテシアン）ループ（伝達）遅延偶対称歪誤差信号となる。また、現在の入力信号の偶対称歪信号は（カーテシアン）ループ（伝達）遅延偶対称歪誤差信号と加算器４８で加算され、（カーテシアン）ループ（伝達）遅延歪誤差を加味した現在の入力信号の偶対称歪信号となり、現在の入力信号に加算器３で混合される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
また、図１Ａにおいて、奇対称歪信号生成回路２０を出力した現在の入力信号の奇対称歪信号は、コアリング回路３２でコアリングされて、遅延器４６で（カーテシアン）ループ（伝達）遅延分を遅延された遅延入力信号の奇対称歪信号となる。さらに、加算器２５で生成された（カーテシアン）ループ（伝達）遅延の誤差信号と乗算器３０で乗算され、（カーテシアン）ループ（伝達）遅延奇対称歪誤差信号となる。また、現在の入力信号の奇対称歪信号は（カーテシアン）ループ（伝達）遅延奇対称歪誤差信号と加算器４９で加算され、（カーテシアン）ループ（伝達）遅延歪誤差を加味した現在の入力信号の奇対称歪信号となり、現在の入力信号に加算器２２で混合される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
図１Ｂにおいて、本発明の変調器内蔵歪補償回路３８に内蔵されたOFDM変調器１から出力されたデジタル入力信号は直交変調器（直交変調）４で変調され、遅延器４４を通り、乗算器２及び遅延器１８へ入力される。遅延器１８で遅延された入力信号は、歪係数検出のための乗算器３０と乗算器３４に入力される。乗算器２の出力信号は加算器３へ入力され、加算器３の出力信号はDAC５でアナログ信号に変換された後、歪補償回路３８から出力されて、ミキサ４０と発振器１３とで周波数変換され、BPF６で不要波を除去し、高周波電力増幅器（電力増幅器）７にて規定のレベルに電力増幅される。電力増幅器７から出力された出力信号は方向性結合器８とBPF９とを介してアンテナ１０より電波送信される。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
一方方向性結合器８で分配された信号は、ミキサ１１と発振器１３で周波数変換され、不要波をBPF１２で除去した後、変調器内蔵歪補償回路３８へ入力される。入力された信号は直交補償Ａ／Ｄ変換器（ＡＤＣ）１４でデジタル信号に変換される。変換された信号は可変増幅器（ＡＧＣ）１５で適切なレベルの信号にゲイン調整され、加算器２５に入力される。
【国際調査報告】
2014050218.tif 000012
2014050218.tif 000013
2014050218.tif 000014
2014050218.tif 000015