(57)【要約】フライングキャパシタ方式マルチレベル電力変換回路において、実回路では、主半導体スイッチの特性にばらつきがあり、回路中に寄生抵抗、寄生容量、および寄生インダクタンスなどの寄生要素があることにより、フライングキャパシタの充電量および放電量が理想条件の場合と異なってしまい、フライングキャパシタの電圧について規定値からの変動を抑えるためにフライングキャパシタ電圧の検出のための電圧センサと主半導体スイッチ制御機構を必要とした。さらにレベル数が増加すると実用的にならなかった。本発明では主回路にさらにフライングキャパシタの電圧のばらつきを調整電流により抑制する閉回路を具備することにより、個々のフライングキャパシタ電圧の検出を行う電圧センサと主半導体スイッチ制御機構を不要とし、自動的にフライングキャパシタの電圧を規定値に調整する回路を提供する。
2014042118.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、１つ以上のフライングキャパシタと４つ以上の主半導体スイッチと主回路の入力端および出力端からなるフライングキャパシタ回路方式のマルチレベル電源変換回路であって、
前記フライングキャパシタは、前記入力端の一方に２つ以上の前記主半導体スイッチを直列に接続した第１の直列スイッチ列の隣接する主半導体スイッチの間の各ノードと、入力端の他方に同数の主半導体スイッチを直列に接続した第２の直列スイッチ列の隣接する主半導体スイッチの間の各ノードとの間に順次接続されていて、
前記主回路の出力端は、第１の直列スイッチ素子列と第２の直列スイッチ素子列の開放端を接続したノードであって、
前記主回路にはさらに抵抗からなる閉回路が具備されており、
前記フライングキャパシタを介して出力電流が流れるすべての充電および放電動作モードにおいて、前記閉回路の前記抵抗を介して、前記フライングキャパシタの充電電流および放電電流が流れることにより、前記フライングキャパシタの電圧値の検出を行わずに、自動的に前記フライングキャパシタの電圧を規定値に調整する機能を有することを特徴とするフライングキャパシタ回路方式のマルチレベル電力変換回路。
【請求項２】
少なくとも、第１の直列スイッチ列を構成するすべての前記主半導体スイッチ、または第２の直列スイッチ列を構成するすべての前記主半導体スイッチが、一つの半導体または絶縁体による基板上に作製されていることを特徴とする請求項１に記載のマルチレベル電力変換回路。
【請求項３】
前記抵抗は、前記主回路の出力端と、前記主回路の出力端に接続された負荷の出力端の間に、接続されていることを特徴とする請求項１乃至２のいずれか１項に記載のマルチレベル電力変換回路。
【請求項４】
前記抵抗は、前記主回路の出力端と、前記入力端の一方に、接続されていることを特徴とする請求項１乃至２のいずれか１項に記載のマルチレベル電力変換回路。
【請求項５】
前記抵抗は、前記主回路の出力端と、前記主回路の入力端に直列に接続された複数の入力電源のいずれかの中間点に、接続されていることを特徴とする請求項１乃至２のいずれか１項に記載のマルチレベル電力変換回路。
【請求項６】
前記抵抗は、２つ以上の抵抗の直列接続により構成されており、
隣接する前記抵抗の間の各ノードが、隣接する前記主半導体スイッチの間の各ノードと
接続されていることを特徴とする請求項１乃至２のいずれか１項に記載のマルチレベル電力変換回路。
【請求項７】
前記抵抗は、第１の直列スイッチ列または第２の直列スイッチ列のすべての主半導体スイッチそれぞれに対して並列に接続されていることを特徴とする請求項１乃至２のいずれか１項に記載のマルチレベル電力変換回路。
【請求項８】
前記抵抗は、第１の直列スイッチ列および第２の直列スイッチ列のすべての主半導体スイッチそれぞれに対して並列に接続されていることを特徴とする請求項１乃至２のいずれか１項に記載のマルチレベル電力変換回路。
【請求項９】
前記抵抗の抵抗値は、すべて同じであることを特徴とする請求項６乃至８のいずれか１項に記載のマルチレベル電力変換回路。
【請求項１０】
前記閉回路において、さらに前記抵抗体に対して直列接続された半導体スイッチを具備することを特徴とする請求項１乃至９のいずれか１項に記載のマルチレベル電力変換回路。
【請求項１１】
前記閉回路において、さらに前記抵抗体に対して直列接続されたキャパシタを具備することを特徴とする請求項１乃至９のいずれか１項に記載のマルチレベル電力変換回路。
【請求項１２】
前記閉回路において、さらに前記抵抗体に対して並列接続されたキャパシタを具備することを特徴とする請求項１乃至１１のいずれか１項に記載のマルチレベル電力変換回路。
【請求項１３】
前記抵抗は、半導体トランジスタであり、前記半導体トランジスタのゲート端子およびドレイン端子が短絡されていることを特徴とする請求項１乃至１２のいずれか１項に記載のマルチレベル電力変換回路。
【請求項１４】
前記抵抗は、半導体双方向スイッチであることを特徴とする請求項１乃至１３のいずれか１項に記載のマルチレベル電力変換回路。
【請求項１５】
請求項１乃至１４のいずれか１項に記載のマルチレベル電力変換回路において、
前記負荷を交流入力電源とし、
前記入力電源を負荷として構成したＡＣ−ＤＣ電力変換回路。
【請求項１６】
請求項１乃至１４のいずれか１項に記載のマルチレベル電力変換回路を用いたマルチレベル電力変換装置。
【請求項１７】
請求項１５に記載のＡＣ−ＤＣ電力変換回路を用いたＡＣ−ＤＣ電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチレベル電力変換回路に関するものであり、とくにフライングキャパシタ回路方式のマルチレベル電力変換回路において、フライングキャパシタの電圧を自動的に調整する回路技術および装置に関する。
【背景技術】
【０００２】
一般的に、電力変換装置における電力変換回路には、２値の電圧を出力することのできる２レベル電力変換回路が用いられている。【０００３】
２レベル電力変換回路における課題として以下の３つが挙げられる。まず一つ目の課題として、出力電圧に高調波が多く含まれ、高調波成分の少ない良好な交流または直流を出力するための大きな高調波フィルタが必要されることが挙げられる。二つ目として、スイッチングに伴い多くの電磁ノイズが発生することが挙げられる。三つ目の課題は、スイッチング損失が大きいため、効率向上に限界がある。【０００４】
２レベル電力変換回路における上記の課題を解決するため、３値以上の電圧を出力することのできるマルチレベル電力変換回路の研究開発が行われており、一部で実用化が始まっている。マルチレベル電力変換回路では、レベル数を増やすに従い、より交流または直流に近い電圧波形を出力することが出来るため、２レベル変換回路と比較して、高調波フィルタの小型化が可能になる。また、主回路スイッチング素子一つ当たりに印加される電圧が低くなるため、電磁ノイズの低減、およびスイッチング損失の低減が可能となる。【０００５】
一方、マルチレベル電力変換回路における課題として、キャパシタ電圧の制御が挙げられる。マルチレベル電力変換回路では、出力電圧を合成するためのキャパシタの電圧を規定値に保つための制御が必要とされる。キャパシタの電圧が規定値から逸脱すると、出力波形のひずみ、電磁ノイズの増大、主回路主半導体スイッチの破壊、さらにはキャパシタ自身の破壊など様々な問題が発生する。【０００６】
素子またはキャパシタの破壊の問題は、とくにワンチップ集積回路において深刻な問題となる。ワンチップ集積回路とは、半導体プロセスにより絶縁基板または半導体基板上に複数の半導体素子や受動部品を集積化した回路のことである。ワンチップ集積回路では、個別の素子の取り換えが出来ないため、一つの素子が破壊されると集積回路全体を取り換える必要がある。【０００７】
マルチレベル電力変換回路における回路方式は、いくつか提案されており、例えばフライングキャパシタ回路方式、ダイオードクランプ回路方式、およびカスケードＨブリッチ回路方式などが挙げられる。【０００８】
以下では、フライングキャパシタ回路方式を例に挙げ、上記のマルチレベル電力変換回路における課題を具体的に説明する。フライングキャパシタ回路方式は、主半導体スイッチの制御により、複数のフライングキャパシタの電圧を加減算することで、３値以上の電圧を出力することのできるマルチレベル電力変換回路である。図１に従来技術におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図を示す。図１は３値以上の任意の出力レベル数を有するＮレベルのマルチレベル電力変換回路として描かれており、そのためフライングキャパシタ１３とフライングキャパシタ１４の間の回路が省略されている。また図１では、簡略化のため、一相分の回路構成のみについて描いている。複数の相を有する回路構成においては、図１の回路の個数が増える。例えば、三相交流の場合、図１の回路が３つになる。【０００９】
図１に示すように、入力電源１、主回路２、そして負荷５から構成されている。また、主回路２の中には、フライングキャパシタ回路３が含まれている。負荷の出力端１０の接続先は、回路が応用される用途によって異なるが、例えば、入力電源Ｅdの高電圧側、入力電源Ｅdの低電圧側、入力電源Ｅdの中間点、他相の負荷出力端などに接続することが出来る。
このとき、電圧の高い方からｎ番目のフライングキャパシタＣnの電圧Ｖnは、以下の（１）式で表される規定値に保つことが要求される。【００１０】
【数１】
2014042118.tif 000003
【００１１】
ただし、Ｎはレベル数を表す３以上の整数、ｎは１以上かつＮ−２以下の整数、およびＶINは入力電圧である。【００１２】
主回路２におけるすべての主半導体スイッチが全く同一の特性を有し、かつ回路中に寄生インダクタンスや寄生キャパシタンスの存在しない、理想的なフライングキャパシタ回路方式のマルチレベル電力変換回路では、レベル数に応じた複数の位相の異なるキャリア波と変調波を比較する一般的な制御信号生成法により各フライングキャパシタの充放電を均一にすることができるため、各フライングキャパシタの電圧は、（１）式で表される規定値で一定になる。【００１３】
以下では、その原理を、図２に示す３レベルのフライングキャパシタ回路方式のマルチレベル電力変換回路を用いて説明する。
３レベルのマルチレベル電力変換回路におけるフライングキャパシタは一つだけであり、図２ではフライングキャパシタ１１で表されている。【００１４】
負荷電流がフライングキャパシタを通る動作モードにおける主半導体スイッチの状態を図２２にまとめる。充電および放電において、フライングキャパシタを通過する電流の向きに対応したそれぞれ２種類の主半導体スイッチの状態の組み合わせがある。ここで、図２２における導通とは、主半導体スイッチのゲートに対してオン状態にあたる電圧が印加されている状態を意味し、または主半導体スイッチに対して逆方向の電圧が印加された逆導通状態を意味している。また、図２２における開放とは、主半導体スイッチに対して順方向の電圧が印加されており、かつゲートに対してオフ状態にあたる電圧が印加されている状態を意味している。【００１５】
図２２の動作モードにおける等価回路は図２３で表され、フライングキャパシタ１１の充電および放電は、負荷５を介した負荷電流の経路６で表すことができる。動作モードの遷移はスイッチング周波数で行われ、充電と放電の動作モードをスイッチング一周期中に同じ時間だけ出現させるように制御することで、スイッチング周期ごとにフライングキャパシタの充電と放電の電荷量が等しくなり、原理的にはフライングキャパシタの電圧は規定値で一定となる。【００１６】
上記では、簡易的に３レベルを例に挙げて説明した。レベル数が４レベル以上の場合、複数のフライングキャパシタを介して充電および放電を行う動作モードが存在するが、３レベルと同様に、原理的にはフライングキャパシタの電圧は規定値で一定となる。【００１７】
しかしながら、現実の電力変換回路では、主半導体スイッチの特性にばらつきが存在し、また、回路中に寄生抵抗、寄生容量、および寄生インダクタンスなどの寄生要素が存在する。これによって、主回路の主半導体スイッチのスイッチング時間や制御信号の遅延などにばらつきが生じるため、フライングキャパシタの充電量および放電量が理想条件の場合と異なってしまい、フライングキャパシタの電圧が上記の規定値から変動する。【００１８】
この課題を解決し、フライングキャパシタの電圧を規定値に保つ方法として、例えば非特許文献１が開示されている。非特許文献１の方法では、各フライングキャパシタの電圧を検出し、検出した電圧を基に、主半導体スイッチの制御をしてフライングキャパシタの充放電をすることで、フライングキャパシタの電圧を規定値に調整する。しかしながら、レベル数の増加に応じて非常に多くの電圧センサを用意する必要があり、変換器の体積やコストの面で現実的ではない。また、レベル数を多くするほど回路の動作モードの数が指数関数的に増加し、その中から各フライングキャパシタの電圧に応じて、１つの動作モードを選択するのは現実的に不可能である。
【先行技術文献】
【非特許文献】
【００１９】
【非特許文献１】Mostafa Khazraei, Hossein Sepahvand, Keith A. Corzine, and MehdiFerdowsi:「Active Capacitor Voltage Balancing inSingle-Phase Flying-Capacitor Multilevel Power Converters」,IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, VOL. 59, NO. 2,FEBRUARY 2012
【発明の概要】
【発明が解決しようとする課題】
【００２０】
本発明における課題は、フライングキャパシタ回路方式におけるマルチレベル電力変換回路において、フライングキャパシタ電圧の検出を行わず、自動的にフライングキャパシタの電圧を規定値に調整する回路を提供することである。
【課題を解決するための手段】
【００２１】
本発明は、フライングキャパシタ回路方式におけるマルチレベル電力変換回路において、フライングキャパシタ電圧の検出を行わず、自動的にフライングキャパシタの電圧を規定値に調整する回路を提供するものであり、具体的には、次のようなマルチレベル電力変換回路および装置を提供することにより、上記の課題は解決される。【００２２】
（１）少なくとも、１つ以上のフライングキャパシタと４つ以上の主半導体スイッチと主回路の入力端および出力端からなるフライングキャパシタ回路方式のマルチレベル電源変換回路であって、前記フライングキャパシタは、前記入力端の一方に２つ以上の前記主半導体スイッチを直列に接続した第１の直列スイッチ列の隣接する主半導体スイッチの間の各ノードと、入力端の他方に同数の主半導体スイッチを直列に接続した第２の直列スイッチ列の隣接する主半導体スイッチの間の各ノードとの間に順次接続されていて、前記主回路の出力端は、第１の直列スイッチ素子列と第２の直列スイッチ素子列の開放端を接続したノードであって、前記主回路にはさらに抵抗からなる閉回路が具備されており、前記フライングキャパシタを介して出力電流が流れるすべての充電および放電動作モードにおいて、前記閉回路の前記抵抗を介して、前記フライングキャパシタの充電電流および放電電流が流れることにより、前記フライングキャパシタの電圧値の検出を行わずに、自動的に前記フライングキャパシタの電圧を規定値に調整する機能を有することを特徴とするフライングキャパシタ回路方式のマルチレベル電力変換回路である。【００２３】
（２）少なくとも、第１の直列スイッチ列を構成するすべての主半導体スイッチ、または第２の直列スイッチ列を構成するすべての主半導体スイッチが、一つの半導体または絶縁体による基板上に作製されていることを特徴とするマルチレベル電力変換回路。【００２４】
（３）前記抵抗は、前記主回路の出力端と、前記主回路の出力端に接続された負荷の出力端の間に、接続されていることを特徴とするマルチレベル電力変換回路である。【００２５】
（４）前記抵抗は、前記主回路の出力端と、前記入力端の一方に、接続されていることを特徴とするマルチレベル電力変換回路である。
（５）前記抵抗は、前記主回路の出力端と、前記主回路の入力端に直列に接続された複数の入力電源のいずれかの中間点に、接続されていることを特徴とするマルチレベル電力変換回路である。【００２６】
（６）前記抵抗は、２つ以上の抵抗の直列接続により構成されており、隣接する前記抵抗の間の各ノードが、隣接する前記主半導体スイッチの間の各ノードと接続されていることを特徴とするマルチレベル電力変換回路である。
（７）前記抵抗は、第１の直列スイッチ列または第２の直列スイッチ列のすべての主半導体スイッチそれぞれに対して並列に接続されていることを特徴とするマルチレベル電力変換回路である。
（８）前記抵抗は、第１の直列スイッチ列および第２の直列スイッチ列のすべての主半導体スイッチそれぞれに対して並列に接続されていることを特徴とするマルチレベル電力変換回路である。【００２７】
（９）前記抵抗の抵抗値は、すべて同じであることを特徴とする(６)〜(８)に記載するマルチレベル電力変換回路である。【００２８】
（１０）前記閉回路において、さらに前記抵抗体に対して直列接続された半導体スイッチを具備することを特徴とする(１)〜(９)に記載するマルチレベル電力変換回路である。
（１１）前記閉回路において、さらに前記抵抗体に対して直列接続されたキャパシタを具備することを特徴とする(１)〜(９)に記載するマルチレベル電力変換回路である。
（１２）前記閉回路において、さらに前記抵抗体に対して並列接続されたキャパシタを具備することを特徴とする(１)〜(１１)に記載するマルチレベル電力変換回路である。【００２９】
（１３）前記抵抗は、半導体トランジスタであり、前記半導体トランジスタのゲート端子およびドレイン端子が短絡されていることを特徴とする(１)〜(１２)に記載するマルチレベル電力変換回路である。
（１４）前記抵抗は、半導体双方向スイッチであることを特徴とする(１)〜(１３)に記載するマルチレベル電力変換回路である。【００３０】
（１５）(１)〜(１４)に記載するマルチレベル電力変換回路において、前記負荷を交流入力電源とし、前記入力電源を負荷として構成したＡＣ−ＤＣ電力変換回路である。
（１６）(１)〜(１４)に記載するマルチレベル電力変換回路を用いたマルチレベル電力変換装置である。
（１７）(１５)に記載するＡＣ−ＤＣ電力変換回路を用いたＡＣ−ＤＣ電力変換装置。
【発明の効果】
【００３１】
この発明によれば、フライングキャパシタ回路方式のマルチレベル電力変換回路において、フライングキャパシタの電圧値の検出を行わずに、自動的に前記フライングキャパシタの電圧を規定値に調整する機能を持たせることが可能となる。フライングキャパシタの電圧値の検出を必要とする従来技術と比較して、フライングキャパシタの電圧を高速で規定値に調整することが可能であり、また、この回路を用いたマルチレベル電力変換装置の損失の低減、ノイズの低減、作製コストの低減、装置の小型化および信頼性の向上が可能である。【００３２】
また、上記（２）では、主半導体スイッチがワンチップ集積化された、マルチレベル電力変換回路において、素子の破壊を防ぎ、この回路を用いたマルチレベル電力変換装置の信頼性を大幅に向上できる。【００３３】
また、上記（３）では、負荷の出力端の接続先によらずにフライングキャパシタの電圧を規定値に調整する機能が得られるため、この回路を用いたマルチレベル電力変換装置の汎用性が高まり、装置の作製コストをさらに低減できる。【００３４】
また、上記（４）では、負荷の形状および寸法に依存しないで、主半導体スイッチの直近に前記抵抗を配置することが可能となり、これによって前記閉回路における寄生インダクタンスを低減することが可能となり、フライングキャパシタの電圧をさらに高速で規定値に調整する効果が得られる。
また、上記（５）では、上記（３）および（４）の効果が同時に得られ、これによって汎用性が高く、低コストであり、フライングキャパシタの電圧を高速で規定値に調整する効果が得られる。【００３５】
また、上記（６）では、前記閉回路における前記抵抗が消費する電力と、フライングキャパシタの電圧を規定値に調整する能力のトレードオフが改善され、前記抵抗の消費電力の低減が可能となる。
また、上記（７）では、上記（６）の効果に加えて、各フライングキャパシタに対して独立に、規定値からのずれを調整するための調整電流の大きさを設計できるため、フライングキャパシタの電圧を規定値に調整する能力のトレードオフがさらに改善され、前記抵抗の消費電力の低減が可能となる。
また、上記（８）では、上記（７）の効果に加えて、各フライングキャパシタの充電および放電のための調整電流の大きさを独立に設計できるため、フライングキャパシタの電圧を規定値に調整する能力のトレードオフがさらに改善され、前記抵抗の消費電力の低減が可能となる。【００３６】
また、上記（９）では、回路の汎用性が向上し、様々な用途に利用可能な汎用性の高いマルチレベル電力変換回路が実現できるため、この回路を用いたマルチレベル電力変換装置の汎用性が高まり、装置の作製コストを低減できる。【００３７】
また、上記（１０）では、フライングキャパシタの電圧が安定している場合や、電圧を調整する目的とは別に、前記抵抗に電流が流れてしまう動作モードにおいて、前記閉回路を開放して電流を遮断することで、前記抵抗における無駄な損失を低減することが可能である。
また、上記（１１）では、前記（１０）と同様の効果に加え、前記閉回路の電流を制御なしに自動で遮断することが可能となるため、上記閉回路に流れる電流を高速で自動的に遮断することが可能となる。
また、上記（１２）では、前記閉回路における前記抵抗が消費する電力と、フライングキャパシタの電圧を規定値に調整する能力のトレードオフが改善され、前記抵抗の消費電力の低減が可能となる。【００３８】
また、上記（１３）では、前記閉回路における前記抵抗が消費する電力と、フライングキャパシタの電圧を規定値に調整する能力のトレードオフが改善され、前記抵抗の消費電力の低減が可能となる。
また、上記（１４）では、前記閉回路における前記抵抗が消費する電力と、フライングキャパシタの電圧を規定値に調整する能力のトレードオフが改善され、前記抵抗の消費電力の低減が可能となる。【００３９】
また、上記（１５）では、ＡＣ−ＤＣ電力変換回路において、本発明を適用することが可能となる。
また、上記（１６）では、マルチレベル電力変換装置において、本発明を適用することが可能となる。
また、上記（１７）では、ＡＣ−ＤＣ電力変換装置において、本発明を適用することが可能となる。
【図面の簡単な説明】
【００４０】
【図１】図１は従来技術におけるフライングキャパシタ電力変換回路の構成図である。
【図２】図２は従来技術における３レベルのフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の一例である。
【図３】図３は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の概念図である。
【図４】図４は本発明における３レベルのフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の一例である。
【図５】図５は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の基本構成図である。
【図６】図６は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の変形例である。
【図７】図７は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の変形例である。
【図８】図８は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の変形例である。
【図９】図９は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の変形例である。
【図１０】図１０は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の変形例である。
【図１１】図１１は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の変形例である。
【図１２】図１２は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の変形例である。
【図１３】図１３は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の変形例である。
【図１４】図１４は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の変形例である。
【図１５】図１５は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の変形例である。
【図１６】図１６は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の変形例である。
【図１７】図１７は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の変形例である。
【図１８】図１８は本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の構成図の変形例である。
【図１９】図１９は実施例１における５レベルのフライングキャパシタ回路方式のマルチレベル電力変換装置のシミュレーション結果である。
【図２０】図２０は実施例２における５レベルのフライングキャパシタ回路方式のマルチレベル電力変換装置のシミュレーション結果である。
【図２１】図２１は実施例３における３レベルのフライングキャパシタ回路方式のマルチレベル電力変換装置の実験結果である。
【図２２】図２２は従来技術における３レベルのフライングキャパシタ回路方式のマルチレベル電力変換回路の充放電動作モードにおける主半導体スイッチの状態を示す表である。
【図２３】図２３は従来技術における３レベルのフライングキャパシタ回路方式のマルチレベル電力変換回路の充放電動作モードにおける等価回路を表わす回路図である。
【図２４】図２４は本発明における３レベルのフライングキャパシタ回路方式のマルチレベル電力変換回路の充放電動作モードにおける等価回路を表わす回路図である。
【発明を実施するための形態】
【００４１】
以下では、まず本発明を実施するための形態（以下、実施の形態）について説明を行う。次に、実施例１および実施例２において、シミュレーションを用いた仮想的な実験結果を示す。また、実施例３では、実機を用いた測定結果を示す。
【００４２】
本実施の形態では、ＤＣ−ＤＣ電力変換装置（入出力が直流）に用いられるＤＣ−ＤＣ電力変換回路、およびＤＣ−ＡＣ電力変換装置（入力が直流、出力が交流）に用いられるＤＣ−ＡＣ電力変換回路における、本発明によるフライングキャパシタ回路方式のマルチレベル電力変換回路について説明する。
【００４３】
図３に本発明におけるフライングキャパシタ回路方式のマルチレベル電力変換回路の概念図を示す。フライングキャパシタを介して出力電流が流れるすべての動作モードにおいて、負荷５を介さず、かつ調整抵抗４１を介して、フライングキャパシタの充電および放電のための調整電流が流れる閉回路を形成するように調整抵抗４１を配置する。これによって、調整電流の経路７に沿って調整電流が流れ、フライングキャパシタの電圧値の検出を行わずに、自動的にフライングキャパシタの電圧を規定値に調整することが可能となる。
【００４４】
図２に示した従来技術における３レベルのマルチレベル電力変換回路と比較しながら、本発明におけるマルチレベル電力変換回路の構成をより具体的に説明する。
【００４５】
図４に、本発明による３レベルのフライングキャパシタ回路方式におけるマルチレベル電力変換回路の一例を示す。図４では一例として、電圧調整回路の出力端４２および負荷の出力端１０は共に入力電源１の低電圧側に接続して描かれている。図４における本発明による３レベルのマルチレベル電力変換回路におけるフライングキャパシタ１１の、充電および放電動作モードにおける主半導体スイッチ２１、２２、２６および２７の状態は、図２２に示した従来技術と同じである。
【００４６】
この時の等価回路を図２４に示す。電圧調整回路４によって、負荷５を介さずに、フライングキャパシタ１１の充電または放電を行う調整電流を流すための閉回路を形成する。これによって、他の回路方式におけるマルチレベル電力変換回路には無い、フライングキャパシタ回路方式に特有の現象として、フライングキャパシタの電圧を規定値に戻そうとする方向に、自動的に調整電流７が流れる。これによってフライングキャパシタ１１の電圧検出、およびそれを主半導体スイッチ２１、２２、２６および２７の制御にフィードバックするアクティブな制御を必要としないで、自動的にフライングキャパシタ１１の電圧を、上記（１）式で表される規定値に調整する機能が得られる。
【００４７】
より具体的には、上記（１）式にＮ＝３およびｎ＝１を代入して得られる、Ｖ1＝０.５×ＶINで表される規定値に調整する機能が得られる。これによって、フライングキャパシタ電圧の変動に連動した高速な電圧の調整が可能となる。フライングキャパシタの電圧値の検出を必要とする従来技術と比較して、フライングキャパシタの電圧を高速で規定値に調整することが可能であり、また、この回路を用いたマルチレベル電力変換装置の損失の低減、ノイズの低減、作製コストの低減、装置の小型化および信頼性の向上が可能である。
【００４８】
また、図４では、簡易的に３レベルを例に挙げて本発明の回路構成および効果を説明したが、レベル数が４レベル以上の場合においても、３レベルと同様に、フライングキャパシタの電圧を自動的に調整する効果が得られる。
【００４９】
より一般化された回路構成として、出力電圧としてＮ値を出力することが可能な、本発明におけるＮレベルのフライングキャパシタ回路方式のマルチレベル電力変換回路の基本構成図を図５に示す。
【００５０】
本発明によるＮレベルのマルチレベル電力変換回路における回路構成は、図５に描かれるように、少なくとも、１つ以上のフライングキャパシタ１１〜１５からなるフライングキャパシタ回路３、およびフライングキャパシタ回路３を含み、かつ４つ以上の主半導体スイッチ２１〜３０と主回路の出力端９からなる主回路２、および入力電源１、および前記主回路の出力端９に接続された負荷５からなるフライングキャパシタ回路方式のマルチレベル電源変換回路であって、フライングキャパシタ１１〜１５は、入力電源１の一端に２つ以上の前記主半導体スイッチ２１〜２５を直列に接続した第１の直列スイッチ列の隣接する主半導体スイッチの間の各ノードと、入力電源の他端に２つ以上の主半導体スイッチ２６〜３０を直列に接続した第２の直列スイッチ列の隣接する主半導体スイッチの間の各ノードとの間に順次接続されていて、主回路の出力端９は、第１の直列スイッチ素子列と第２の直列スイッチ素子列の開放端を接続したノードであって、主回路２にはさらに調整抵抗４１からなる閉回路が具備されており、フライングキャパシタ１１〜１５を介して出力電流が流れるすべての充電および放電動作モードにおいて、負荷５を介さず、かつ前記閉回路の調整抵抗４１を介して、フライングキャパシタ１１〜１５の充電電流および放電電流が流れることにより、フライングキャパシタ１１〜１５の電圧値の検出を行わずに、自動的にフライングキャパシタ１１〜１５の電圧を規定値に調整する機能を有することを特徴とするフライングキャパシタ回路方式のマルチレベル電力変換回路である。また、図５では、簡略化のため、一相分の回路構成のみについて描いている。複数の相を有する場合は、図５の回路構成による回路の数が増え、例えば三相交流であれば図５の回路構成による回路が３つに増える。
【００５１】
ここで、電圧の高い方からｎ番目のフライングキャパシタＣnの電圧の規定値Ｖnは、以下の（２）式で表される値とする。
【００５２】
【数２】
2014042118.tif 000004
【００５３】
ただし、Ｎはレベル数を表す３以上の整数、ｎは１以上かつＮ−２以下の整数、およびＶINは入力電圧である。
【００５４】
電圧調整回路４は調整抵抗４１により構成されている。調整抵抗４１は、金属系、セラミック系、および半導体による抵抗を用いることが出来る。例えば、巻線抵抗器やチップ抵抗器などを用いることが出来る。
【００５５】
主回路２を構成する主半導体スイッチ２１〜３０には、逆導通特性を有する半導体スイッチを用いることが出来る。例えば、図５に描かれるように、各主半導体スイッチ２１〜３０として、それぞれＮチャネル型ノーマリーオフ型のＭＯＳＦＥＴ（酸化膜ゲート電界効果型トランジスタ）および逆並列に接続されたダイオードを用いることが出来る。ここで逆並列とは、トランジスタのドレインとダイオードのカソードを接続し、かつトランジスタのソースとダイオードのアノードを接続した回路構成のことである。ダイオードが無くても図５の回路は動作可能であるが、ダイオードを取り付けることで逆導通特性が改善し、これによって回路の損失を低減できる。
【００５６】
フライングキャパシタ回路３を構成するフライングキャパシタ１１〜１５には、様々なキャパシタを用いることが出来る。例えば、誘電体を用いたセラミックキャパシタ、プラスチック・フィルムキャパシタ、およびアルミ電解キャパシタなどの各種電解キャパシタ、および半導体のＰＮ接合容量を使ったキャパシタなどを用いることが出来る。
【００５７】
電圧調整回路の出力端４２は、以下のように接続することが出来る。まず、図６のように、電圧調整回路の出力端４２を、負荷の出力端１０に接続することが出来る。図６の回路構成では、調整抵抗４１は負荷５に対して並列に接続されている。これによって、負荷の出力端１０の接続先によらずにフライングキャパシタの電圧を規定値に調整する機能が得られるため、この回路を用いたマルチレベル電力変換装置の汎用性が高まり、装置の作製コストをさらに低減できる。
【００５８】
また、図７のように、電圧調整回路の出力端４２を、入力電源Ｅdの低電圧側に接続することが出来る。
【００５９】
また、図８のように、電圧調整回路の出力端４２を、入力電源Ｅdの高電圧側に接続することが出来る。これによって、負荷５の形状および寸法に依存しないで、主半導体スイッチ２１〜３０の直近に調整抵抗４１を配置することが可能となり、これによって前記閉回路における寄生インダクタンスを低減することが可能となり、フライングキャパシタの電圧をさらに高速で規定値に調整する効果が得られる。
【００６０】
また、図５では、一つの入力電源１だけで描かれているが、複数の直流電源を直列接続したもので置き換えても良く、そのような場合は、直流電源を接続した中間点に、電圧調整回路の出力端４２を接続することが可能である。
【００６１】
例えば、図９のように、入力電圧ＶINの半分の値ＶIN／２の値５７を出力する２つ入力電源１の中間点に、電圧調整回路の出力端４２を、接続することが出来る。これによって、負荷の出力端１０の接続先によらずにフライングキャパシタの電圧を規定値に調整する機能が得られるため、この回路を用いたマルチレベル電力変換装置の汎用性が高まり、装置の作製コストをさらに低減できる。さらに、負荷５の形状および寸法に依存しないで、主半導体スイッチ２１〜３０の直近に抵抗４１を配置することが可能となり、これによって前記閉回路における寄生インダクタンスを低減することが可能となり、フライングキャパシタの電圧をさらに高速で規定値に調整する効果が得られる。
【００６２】
また、本実施の形態では、簡略化のため、一相分の回路構成のみについて描いているが、複数の相を有する回路構成においては、他相の負荷出力端などに接続することが出来る。
【００６３】
また、本発明におけるマルチレベル電力変換回路は、電圧調整回路４が消費する電力（以下、調整電力）と、フライングキャパシタの電圧を規定値に調整する能力（以下、調整力）の間にトレードオフ関係が存在する。具体的には、調整抵抗４１の抵抗値を小さくすると調整力が高まり、フライングキャパシタの電圧がより規定値に近づくが、それに伴って調整電力も増加してしまう。
【００６４】
このトレードオフ関係を改善する方法として、電圧調整回路４を構成する調整抵抗４１は、半導体素子によって置き換えることが可能である。通常の抵抗は印加電圧に対して電流が線形に変化するのに対して、半導体素子を用いることで、電圧の変化とともにスーパーリニアに電流が上昇することにより、トレードオフ関係が改善される。また、半導体素子に置き換えることで、トレードオフの改善とともに、装置の信頼性向上、小型化、および低コスト化が可能となる。
【００６５】
具体的には、ＤＣ−ＤＣ電力変換回路において、調整抵抗４１を、ダイオード、ツェナーダイオード、またはゲート端子をドレイン端子と短絡した電界効果型トランジスタ、またはベース端子をコレクタ端子と短絡したバイポーラトランジスタで置き換えることが可能である。これによって、上記の調整力と調整電力の間のトレードオフを改善できる。
【００６６】
また、ＤＣ−ＡＣ電力変換回路およびＡＣ−ＤＣ電力変換回路において、調整抵抗４１を、アノード同士またはカソード同士を直列接続した、ダイオードまたはツェナーダイオードで置き換えることが出来、また、お互いのアノードとカソードを接続し、これによるダイオードまたはツェナーダイオードの逆並列回路で置き換えることが出来、また、ゲート端子をドレイン端子と短絡した電界効果型トランジスタのソース同士またはドレイン同士を直列接続した調整双方向スイッチで置き換えることが可能であり、また、ベース端子をコレクタ端子と短絡したバイポーラトランジスタのエミッタ同士またはコレクタ同士を直列接続した調整双方向スイッチで置き換えることが可能である。
【００６７】
その一例として、図１０にゲート端子をドレイン端子と短絡した電界効果型トランジスタのソース同士を直列接続した調整双方向スイッチ５４を用いた構成図を示す。
【００６８】
また、図１１のように、電圧調整抵抗４１に対して、調整キャパシタ５５を並列に挿入することが可能である。これによって、調整電力と調整力のトレードオフ関係を改善できる。
【００６９】
また、図１２のように、電圧調整抵抗４１に対して、調整スイッチ５３を直列に挿入することによって、負荷の消費電力が低い場合や、電圧調整に関係しない電流が電圧調整回路４に流れる動作モードにおいて、調整スイッチ５３を開放することで、電圧調整回路４における無駄な損失を低減することが可能である。これによって、調整電力と調整力のトレードオフ関係を改善できる。
【００７０】
また、図１３のように、調整抵抗４１に対して、調整キャパシタ５６を直列に挿入することによって、負荷の消費電力が低い場合や、電圧調整に関係しない電流が電圧調整回路４に流れる動作モードにおいて、電圧調整回路４における無駄な損失を低減することが可能である。これによって、調整電力と調整力のトレードオフ関係を改善できる。
【００７１】
また、図３〜１３、図２４では、調整抵抗４１および電圧調整回路の出力端４２はそれぞれ一つだけであるが、複数の調整抵抗および電圧調整回路の出力端を設けることも可能である。具体的には、２つ以上の調整抵抗の直列接続において、隣接する調整抵抗の間の各ノードを電圧調整回路の出力端として、この電圧調整回路の出力端を、隣接する主半導体スイッチの間の各ノードと接続することが出来る。一例として、２つの調整抵抗を用いた構成図を図１４に示す。調整抵抗４１ａと調整抵抗４１ｂの間のノードを、電圧調整回路の出力端４２ａとして、隣接する主半導体スイッチの間の任意のノードに接続する。
【００７２】
図３〜１３、図２４のように調整抵抗が一つの場合、すべてのフライングキャパシタ１１〜１５に対して、調整力が一義的に決定されるのに対して、複数の調整抵抗を用いることで、各フライングキャパシタに対して、大きさの異なる調整電流を流すことが出来る。これによって、調整電力と調整力のトレードオフ関係を改善できる。
【００７３】
また、図１４の電圧調整回路の出力端４２ｂは、図６〜１０と同様の接続が可能である。また、図１４では、簡略化のため、一相分の回路構成のみについて描いているが、複数の相を有する回路構成においては、他相の負荷出力端などに接続することが出来る。また、各調整抵抗４１ａおよび４１ｂは、図１１〜１３に示したものと同様の主旨の変形が行える。例えば、図１２の変形例と同様に、各調整抵抗４１ａ、４１ｂに対して、それぞれに調整電流を遮断するための調整スイッチを取り付けることが出来る。
【００７４】
また、図１４の発展形として、図１５のように、入力電源の低電位側の主半導体スイッチ２６〜３０を直列に接続した直列スイッチ列における、すべての主半導体スイッチ２６〜３０それぞれに対して、並列に調整抵抗３６〜４０を接続することが出来る。これによって、回路が複雑化するものの、各フライングキャパシタ１１〜１５に対して独立に、規定値からのずれを調整するための調整電流の大きさを設計でき、また調整電流の流れる閉回路の数が増加するため、調整電力と調整力のトレードオフを改善できる。ここで、図１５の各調整抵抗３６〜４０は、図１１〜１３に示したものと同様の主旨の変形が行える。例えば、図１２の変形例と同様に、各調整抵抗３６〜４０に対して、それぞれに調整電流を遮断するための調整スイッチを取り付けることが出来る。
【００７５】
また、図１４の発展形として、図１６のように、入力電源の高電位側の主半導体スイッチ２１〜２５を直列に接続した直列スイッチ列における、すべての主半導体スイッチ２１〜２５それぞれに対して、並列に調整抵抗３１〜３５を接続することが出来る。これによって、回路が複雑化するものの、各フライングキャパシタ１１〜１５に対して独立に、規定値からのずれを調整するための調整電流の大きさを設計でき、また、調整電流の流れる閉回路の数がさらに増加するため、調整電力と調整力のトレードオフを改善できる。ここで、図１６の各調整抵抗３１〜３５は、図１１〜１３に示したものと同様の主旨の変形が行える。例えば、図１２の変形例と同様に、各調整抵抗３１〜３５に対して、それぞれに調整電流を遮断するための調整スイッチを取り付けることが出来る。
【００７６】
図１５および１６のさらなる発展形として、図１７のように、主回路２のすべての主半導体スイッチ２１〜３０に対して、並列に調整抵抗３１〜４０を接続することが出来る。これにより、回路が複雑化するものの、図１５および１６の回路における効果に加えて、各フライングキャパシタの充電および放電のための調整電流の大きさを独立に設計でき、また、調整電流の流れる閉回路の数がさらに増加するため、調整電力と調整力のトレードオフのさらなる改善が可能となる。ここで、図１７の各調整抵抗３１〜４０は、図１１〜１３に示したものと同様の主旨の変形が行える。例えば、図１２の変形例と同様に、各調整抵抗３１〜４０に対して、それぞれに調整電流を遮断するための調整スイッチを取り付けることが出来る。
【００７７】
マルチレベル電力変換回路に接続される負荷５の特性によって、各フライングキャパシタ１１〜１５の電圧変動の大きさが異なる。よって、個別の負荷特性に対して最適化するため、図１４〜１７の調整抵抗４１ａ、４１ｂ、３１〜４０の個々の抵抗値を個別に最適化することで、電圧調整回路４の消費電力を減らしつつ、最も電圧調整効果を発揮させることが出来る。
【００７８】
具体的には、負荷を介して充電および放電電流が多く流れる動作モードにおいて、そのとき調整電流が流れる調整抵抗の抵抗値を、他の調整抵抗に対して低くすることで、調整電力と調整力のトレードオフを改善することが出来る。
【００７９】
ただし、図１４〜１７のように複数の調整抵抗を用いる場合、すべての調整抵抗４１ａ、４１ｂ、３１〜４０の値を同一に設計しても良い。これによって、様々な用途に応じたマルチレベル電力変換装置において適用可能な、汎用性の高いマルチレベル電力変換回路を提供することが可能となり、電力変換装置の作製コストを低減できる。すべての調整抵抗の値を同一に設計した場合においても、単一の調整抵抗による図３〜１３、図２４の回路構成と比較して、調整電流の流れる閉回路の数が多いため、調整電力と調整力のトレードオフを改善できる。
【００８０】
また、図３〜１７、図２４における電圧調整回路４の回路構成は、本発明の主旨を逸脱しない範囲で組み合わせることが可能である。一例として、図８と図１５における電圧調整回路４を組み合わせた回路構成を、図１８に示す。
【００８１】
また、図３〜図１８、図２４では、入力電源１が直流電源として描かれているが、キャパシタで置き換えることが可能である。
【００８２】
また、図３〜図１８、図２４では、簡略化のためゲート制御回路が描かれていないが、それぞれの主半導体スイッチ２１〜３０について、それぞれゲート制御回路が取り付けられる。
【００８３】
また、図３〜図１８、図２４では、各主半導体スイッチ２１〜３０は、それぞれＮチャネル型ノーマリーオフ型のＭＯＳＦＥＴとダイオードにより描かれているが、本発明はこれに限定されるものではなく、各主半導体スイッチ２１〜３０には、逆導通特性を有する半導体スイッチであれば何でも用いることが出来る。
【００８４】
また、逆導通特性を改善するため、図３〜１８、図２４のように、各主半導体スイッチ２１〜３０は、トランジスタおよび逆向きに接続されたダイオードにより構成されることが望ましいが、トランジスタ自体も逆導通特性を有するのでダイオードを省略しても動作が可能である。また、Ｐチャネル型やノーマリーオン型のＭＯＳＦＥＴを用いることもできる。
【００８５】
ただし、Ｐチャネル型のトランジスタの場合、接続するダイオードのアノードをトランジスタのドレインと接続し、かつダイオードのカソードをトランジスタのソースと接続する必要がある。また、ＭＯＳＦＥＴ以外にも、ＭＩＳＦＥＴ（絶縁ゲート電界効果型トランジスタ）、ＨＦＥＴ（ヘテロ接合電界効果型トランジスタ）、ＪＦＥＴ（接合型電界効果型トランジスタ）、ＢＴ（バイポーラトランジスタ）、およびＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの半導体トランジスタで置き換えることが出来る。また、主回路を構成する主半導体スイッチ２１〜３０には、上記の半導体トランジスタを２種類以上組み合わせて使うことも可能である。図３〜１８、図２４において、主半導体スイッチ２１〜３０は、すべて同じ向きに同一種を直列接続として例示したが、例えばＮチャネル型トランジスタとＰチャネル型トランジスタを併用して主回路を構成した場合は、Ｐチャネル型トランジスタの接続はドレインとソースが逆の接続となる。また、トランジスタを作る材料としては、Ｓｉ以外にも、ＧａＡｓ、ＳｉＣ、およびＧａＮなどの各種の半導体を用いることが出来る。具体例として、ＧａＡｓ−ＨＦＥＴ、ＳｉＣ−ＭＯＳＦＥＴ、ＳｉＣ−ＪＦＥＴ、ＳｉＣ−ＳＩＴ、ＧａＮ−ＭＯＳＦＥＴ、およびＧａＮ−ＨＦＥＴなどが挙げられる。ただし、主半導体スイッチの特性ばらつきは、フライングキャパシタ電圧が規定値から変動する要因となるため、図３〜１８における主半導体スイッチＳn（ｎは整数）およびそれと対をなすＳｐn（ただし、ＳnとＳｐnのｎは同じ整数）には、同じ特性の半導体スイッチを用いることが望ましく、また、すべての主半導体スイッチ２１〜３０において同じ特性の半導体スイッチを用いることがさらに望ましい。
【００８６】
また、主半導体スイッチ２１〜３０を構成するダイオードとしては、Ｓｉによる各種ダイオードの他に、ＳｉＣやＧａＮを用いたショットキーバリアダイオードやＰｉＮダイオードを用いることで、スイッチング損失を大幅に低減することが出来る。
【００８７】
また、本実施の形態では、ＤＣ−ＤＣ電力変換回路、およびＤＣ−ＡＣ電力変換回路について述べたが、図３〜図１８の入力と出力を入れかえた、ＡＣ−ＤＣ電力変換回路（入力が交流、出力が直流）においても、フライングキャパシタ電圧を自動的に規定値に調整する効果が得られる。具体的には、図３〜図１８、図２４における入力電源１を負荷に置き換え、かつ負荷５を交流電源に置き換えることで、ＡＣ−ＤＣ電力変換回路において、本発明を適用することが出来る。さらに、本発明または各種のＡＣ−ＤＣ電力変換回路と、本発明によるＤＣ−ＡＣ電力変換回路を組み合わせたＡＣ−ＤＣ−ＤＣ−ＡＣ電力変換回路により、ＡＣ−ＡＣ電力変換回路において、本発明を適用することが出来る。
【００８８】
また、図３〜図１８、図２４では、ＤＣ−ＤＣ電力変換器、およびＤＣ−ＡＣ電力変換器について説明したが、本発明は、ＤＣ−ＡＣ電力変換器において、とくに効果が得られ、さらに負荷が誘導性であることを特徴とするＤＣ−ＡＣ電力変換器において最も効果が得られる。
【００８９】
また、本発明における電力変換回路は、個別のディスクリート素子を用いてプリント基板上、モジュール内、および樹脂パッケージ内などに集積化して形成することが出来る。また、図１４〜１７のように主半導体スイッチ２１〜３０に対して、調整抵抗３１〜４０が並列に挿入される場合には、主半導体スイッチとそれに対して並列に接続された調整抵抗を、同一のパッケージ内に実装することが望ましい。これによって、高速な電圧調整が可能となる。また、究極的には半導体または絶縁体の基板上に、ワンチップで集積化して形成することが最も望ましい。
【００９０】
ワンチップ化を行う回路の範囲として、主半導体スイッチ２１〜２５、および主半導体スイッチ２６〜３０を、それぞれワンチップ化することが可能であり、またすべての主半導体スイッチ２１〜３０をワンチップ化することがさらに望ましく、さらにすべての主半導体スイッチ２１〜３０およびすべてのフライングキャパシタ１１〜１５をワンチップ化することがさらに望ましい。また、調整抵抗も主半導体スイッチとワンチップ化することが望ましく、これにより高速な電圧調整が可能となる。ワンチップ化により基板上に一体で形成することにより、全体として一つの部品としてふるまうため、部品点数の大幅な低減が可能となり、信頼性が格段に向上する。また、半導体プロセスにより大量に作製可能であるため、作製コストを低減できる。ワンチップ化を行う材料としては、Ｓｉ、ＧａＡｓ、およびＧａＮを用いることが望ましい。
【００９１】
しかしながら、ワンチップ化された回路では、フライングキャパシタの電圧が規定値から逸脱して、それによって回路内の素子が壊れた場合、個別の素子の取り換えが出来ないため、従来技術によるフライングキャパシタではワンチップ化された回路全体の取り換えを必要とし、現実的に用いることが出来ない。本発明による自動的な電圧調整機能は、このような素子の破壊を防ぎ、ワンチップ化されたマルチレベル電力変換回路の信頼性を大幅に向上させることを可能にする。
【実施例１】
【００９２】
図６の回路構成における本発明の効果を、シミュレーションによる仮想実験により検証した。回路は、５レベルのＤＣ−ＡＣ電力変換装置における、フライングキャパシタ回路方式のマルチレベル電力変換回路である。従来技術の回路構成には、図１を用いた。本発明における回路構成には、図６を用いた。５レベルであるため、Ｎは５であり、フライングキャパシタはＣ１、Ｃ２、およびＣ３の３つであり、また主半導体スイッチはＳ1、Ｓ2、Ｓ3、Ｓ4、Ｓｐ1、Ｓｐ2、Ｓｐ3およびＳｐ4の８個である。【００９３】
計算条件としては、入力電圧が２００Ｖ、フライングキャパシタの静電容量が１０μＦ、負荷は抵抗値が３０Ωの抵抗とインダクタンスが８０ｍＨのインダクタの直列回路、出力基本波周波数が５０Ｈｚ、キャリア周波数が２ｋＨｚ（スイッチング周期１ｍｓ）、および変調率が１.０、および調整抵抗の抵抗値は５ｋΩとした。ただし、従来技術による回路では、調整抵抗は取り付けていない。また、このシミュレーションによる仮想実験では、主半導体スイッチの特性にばらつきを模擬するため、主半導体スイッチＳ3のスイッチングに１μｓのスイッチング遅れを持たせた。【００９４】
Ｃ1、Ｃ2、およびＣ3の電圧の波形について、時間に対する積分を行い、積分した時間で割った平均の電圧を、それぞれＶ1、Ｖ2、およびＶ3とする。Ｖ1、Ｖ2、およびＶ3を、上記（２）式で表される規定値Ｖnによって、下記（３）式で規格化した誤差電圧率ＶＤnを図１９に示す。【００９５】
【数３】
2014042118.tif 000005
【００９６】
ただし、Ｎはレベル数を表す３以上の整数であり、ｎは１以上かつＮ−２以下の整数である。
従来技術では、Ｃ1、Ｃ2、およびＣ3における、規格化誤差率はそれぞれ、−２２.１％、−２.１％、および−３６.５％であった。一方、本発明では、−８.７％、＋１.０％、−０.９％となり、規定値に近づくことが分かった。【００９７】
また、マルチレベル電力変換回路における別の回路方式であるダイオードクランプ回路方式において、本発明における図６のように、負荷に対して並列に調整抵抗を入れて、シミュレーションを行った。その結果、ダイオードクランプ回路では、負荷に対して並列に調整抵抗を入れても、出力を合成するためのキャパシタの電圧値を調整する効果は、全く見られなかった。本発明は、フライングキャパシタ回路方式のマルチレベル電力変換回路に特有の現象として、その効果が得られることが分かった。
【実施例２】
【００９８】
図１７の回路構成における本発明の効果を、シミュレーションによる仮想実験により検証した。回路は、５レベルのＤＣ−ＡＣ電力変換装置における、フライングキャパシタ回路方式のマルチレベル電力変換回路である。従来技術の回路構成には、図１を用いた。本発明における回路構成には、図１７を用いた。５レベルであるため、Ｎは５であり、フライングキャパシタはＣ1、Ｃ2、およびＣ3の３つであり、また主半導体スイッチはＳ1、Ｓ2、Ｓ3、Ｓ4、Ｓｐ1、Ｓｐ2、Ｓｐ3およびＳｐ4の８個である。【００９９】
計算条件は、実施例１と同様に、入力電圧が２００Ｖ、フライングキャパシタの静電容量が１０μＦ、負荷は抵抗値が３０Ωの抵抗とインダクタンスが８０ｍＨのインダクタの直列回路、出力基本波周波数が５０Ｈｚ、キャリア周波数が２ｋＨｚ（スイッチング周期１ｍｓ）、変調率が１.０、および各主半導体スイッチに並列接続された調整抵抗の抵抗値はそれぞれ５ｋΩとした。ただし、従来技術における回路には、調整抵抗は取り付けていない。また、このシミュレーションによる仮想実験では、主半導体スイッチの特性にばらつきを模擬するため、主半導体スイッチＳ3のスイッチングに１μｓのスイッチング遅れを持たせた。【０１００】
Ｃ1、Ｃ2、およびＣ3の電圧の波形について、時間に対する積分を行い、積分した時間で割った平均の電圧を、それぞれＶ1、Ｖ2、およびＶ3とする。Ｖ1、Ｖ2、およびＶ3を、上記（２）式で表される規定値Ｖnによって、下記（４）式で規格化した誤差電圧率ＶＤnを図２０に示す。【０１０１】
【数４】
2014042118.tif 000006
【０１０２】
ただし、Ｎはレベル数を表す３以上の整数であり、ｎは１以上かつＮ−２以下の整数である。
従来技術では、Ｃ1、Ｃ2、およびＣ3における、規格化誤差率はそれぞれ、−２２.１％、−２.１％、および−３６.５％であった。一方、本発明では、＋０.５％、＋１.１％、−２.０％となり、より規定値に近づくことが分かった。【０１０３】
また、図１９と２０の比較で分かるように、＜実施例１＞における図６の回路構成と比較して、＜実施例２＞における図１７の回路構成の方が、より規定値に近づくことが分かった。これは、図６の回路では調整抵抗が１つだけであるのに対して、図１７の回路構成では、主半導体スイッチと同じ数だけ調整抵抗があり、そのため調整電流が流れる経路が多く、より本発明の効果が得られたものと推察される。
【実施例３】
【０１０４】
ＤＣ−ＡＣ電力変換装置を試作して、本発明による効果を実験により検証した。回路は、３レベルのフライングキャパシタ回路方式のマルチレベル電力変換回路である。従来技術の回路構成には、図１を用いた。本発明における回路構成には、図１７を用いた。３レベルであるため、Ｎは３であり、フライングキャパシタはＣ1が１つだけであり、また主半導体スイッチはＳ1、Ｓ2、Ｓｐ1およびＳｐ2の４個である。【０１０５】
測定条件は、入力電圧が１００Ｖ、フライングキャパシタの静電容量が８.２μＦ、負荷は抵抗値が１０Ωの抵抗とインダクタンスが４０ｍＨのインダクタの直列回路、出力基本波周波数が５０Ｈｚ、およびキャリア周波数が２ｋＨｚとした。主半導体スイッチは、すべて同じ型番の市販されているＳｉ−ＭＯＳＦＥＴを用いた。このＳｉ−ＭＯＳＦＥＴの耐圧およびオン抵抗はそれぞれ６００Ｖおよび０.１９Ωであった。各主半導体スイッチに並列接続された調整抵抗の抵抗値はそれぞれ５ｋΩまたは１ｋΩとした。また、調整抵抗を取り付けない従来技術による電力変換装置についても、比較のために作製した。従来技術による電力変換器は、調整抵抗を取り付けないことを除いて、回路構成はすべて上記の本発明による電力変換装置と同じである。【０１０６】
Ｃ1の電圧の波形について、時間に対する積分を行い、積分した時間で割った平均の電圧を、Ｖ1とする。Ｖ1を、上記（１）式で表される規定値Ｖnによって、下記（２）式で規格化した誤差電圧率ＶＤnを図２１に示す。【０１０７】
【数５】
2014042118.tif 000007
【０１０８】
ただし、Ｎはレベル数を表す３以上の整数であり、ｎは１以上かつＮ−２以下の整数である。【０１０９】
従来技術では、Ｃ1の、規格化誤差率は−５４％であった。一方、本発明では、電圧調整抵抗が５ｋΩおよび１ｋΩにおいて、それぞれ−２６％および−２.０％であった。本発明により、フライングキャパシタ電圧が規定値に近づくことが分かった。また、調整抵抗の抵抗値が小さいほど、より規定値に近づく、つまり調整力が高いことが分かった。【０１１０】
一方、電力変換装置の入力電力に対する電圧調整回路が占める損失の割合は、電圧調整抵抗が５ｋΩおよび１ｋΩそれぞれにおいて、０.２２％および１.０８％であった。調整抵抗の抵抗値が低くなると、調整力が高まる一方、調整電力が増加するトレードオフの関係が見られた。ただし、調整抵抗が１ｋΩにおいても、調整電力はわずか１.０８％であり、また電力変換装置全体の変換効率は９０％以上と大きく、本発明により実用に十分な低損失の電圧調整回路を提供できることが分かった。
【産業上の利用可能性】
【０１１１】
本発明は、モータ駆動装置、太陽光発電や風力発電などの電源装置、無停電電源装置（UPS）などの電源装置、および電子機器の電源装置などに用いることが出来る。
【符号の説明】
【０１１２】
１  Ｅd：入力直流電源
２  ＰＣＣ：主回路
３  ＦＣ：フライングキャパシタ回路
４  ＶＢＣ：電圧調整回路
５  ＬＤ：負荷
６  ＩLD：負荷電流の経路
７  ＩVBC：調整電流の経路
８  ＶIN：入力電圧
９  ＴPCC：主回路の出力端
１０  ＴLD：負荷の出力端
１１〜１５  Ｃ1〜ＣN-2：フライングキャパシタ
２１〜２５  Ｓ1〜ＳN-1：主半導体スイッチ
２６〜３０  Ｓｐ1〜ＳｐN-1：主半導体スイッチ
３１〜３５  Ｒ1〜ＲN-1：調整抵抗
３６〜４０  Ｒｐ1〜ＲｐN-1：調整抵抗
４１、４１ａ、４１ｂ  Ｒ0、Ｒ01、Ｒ02：調整抵抗
４２、４２ａ、４２ｂ  ＴVBC、ＴVBC1、ＴｂVBC2：調整回路の出力端
４３〜４７  Ｔ1〜ＴN-1：調整回路の出力端
４８〜５２  Ｔｐ1〜ＴｐN-1：調整回路の出力端
５３  ＳＷ：調整スイッチ
５４  ＲFET：調整双方向スイッチ
５５  Ｃp：調整キャパシタ
５６  Ｃs：調整キャパシタ
５７  Ｖin／２：入力電圧の半分
５８  Ｖ1：フライングキャパシタＣ1の電圧
５９  Ｖ2：フライングキャパシタＣ2の電圧
６０  Ｖ3：フライングキャパシタＣ3の電圧
【図１】
2014042118.tif 000008
【図２】
2014042118.tif 000009
【図３】
2014042118.tif 000010
【図４】
2014042118.tif 000011
【図５】
2014042118.tif 000012
【図６】
2014042118.tif 000013
【図７】
2014042118.tif 000014
【図８】
2014042118.tif 000015
【図９】
2014042118.tif 000016
【図１０】
2014042118.tif 000017
【図１１】
2014042118.tif 000018
【図１２】
2014042118.tif 000019
【図１３】
2014042118.tif 000020
【図１４】
2014042118.tif 000021
【図１５】
2014042118.tif 000022
【図１６】
2014042118.tif 000023
【図１７】
2014042118.tif 000024
【図１８】
2014042118.tif 000025
【図１９】
2014042118.tif 000026
【図２０】
2014042118.tif 000027
【図２１】
2014042118.tif 000028
【図２２】
2014042118.tif 000029
【図２３】
2014042118.tif 000030
【図２４】
2014042118.tif 000031
【国際調査報告】
2014042118.tif 000032
2014042118.tif 000033
2014042118.tif 000034
2014042118.tif 000035