【手続補正書】
【提出日】平成27年6月18日(2015.6.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されるセラミック本体と、
前記複数の誘電体層の各々を介して交互に配置される複数の第１内部電極及び複数の第２内部電極を含む活性層と、
前記複数の第１内部電極において、前記セラミック本体の実装面に露出するように延長されて形成され、前記セラミック本体の長さ方向に沿って離隔されるように配置される第１リード部及び第２リード部と、
前記複数の第２内部電極において、前記セラミック本体の実装面に露出するように延長されて形成され、前記第１リード部及び前記第２リード部の間に配置される第３リード部と、
前記セラミック本体の実装面に前記セラミック本体の長さ方向に沿って離隔されるように配置され、前記第１リード部と接続される第１外部電極及び前記第２リード部と接続される第２外部電極と、
前記セラミック本体の実装面に前記第１外部電極及び前記第２外部電極の間に配置され、前記第３リード部と接続される第３外部電極と、を含み、
前記第１リード部から前記第３リード部のうち少なくとも一つは、少なくとも片側の一部が傾斜延長部で形成される、積層セラミックキャパシタ。
【請求項２】
前記複数の第１内部電極及び前記複数の第２内部電極は、前記セラミック本体の長さ方向の両面から離隔されるように配置される、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１リード部から前記第３リード部のうち少なくとも一つは、前記複数の第１内部電極または前記複数の第２内部電極から傾斜されるように延長された傾斜延長部、及び前記傾斜延長部から前記セラミック本体の実装面に向かって垂直に延長された垂直延長部を含む、請求項１または２に記載の積層セラミックキャパシタ。
【請求項４】
前記第１リード部から前記第３リード部は、前記複数の第１内部電極及び前記複数の第２内部電極から傾斜されるように延長された傾斜延長部、及び前記傾斜延長部から前記セラミック本体の実装面に向かって垂直に延長された垂直延長部を含み、
前記第１リード部または前記第２リード部と前記第３リード部の垂直延長部の間に設けられる第１スペース部の面積をＳａ、前記第１リード部または前記第２リード部と前記第３リード部の傾斜延長部の間に設けられる第２スペース部の面積をＳｂと規定するとき、０．３８３≦Ｓａ／Ｓｂ≦１２である、請求項１または２に記載の積層セラミックキャパシタ。
【請求項５】
前記第１リード部から前記第３リード部は、前記複数の第１内部電極及び前記複数の第２内部電極から傾斜されるように延長された傾斜延長部、及び前記傾斜延長部から前記セラミック本体の実装面に向かって垂直に延長された垂直延長部を含み、
前記第１リード部または前記第２リード部と前記第３リード部の垂直延長部の間に設けられる第１スペース部の面積をＳａ、前記第１リード部または前記第２リード部と前記第３リード部の傾斜延長部の間に設けられる第２スペース部の面積をＳｂ、Ｓａ＋ＳｂをＳｔと規定するとき、０．２７７≦Ｓａ／Ｓｔ≦０．９２３である、請求項１または２に記載の積層セラミックキャパシタ。
【請求項６】
前記第１外部電極から前記第３外部電極は、前記セラミック本体の幅方向の両面の一部にそれぞれ延長されるように形成される、請求項１から５の何れか１項に記載の積層セラミックキャパシタ。
【請求項７】
前記第１外部電極から前記第３外部電極は、それぞれに対応するリード部と接触して連結された導電層、及び前記導電層を覆うように形成されためっき層を含む、請求項１から６の何れか１項に記載の積層セラミックキャパシタ。
【請求項８】
前記めっき層は、前記導電層を覆うように形成されたニッケル（Ｎｉ）めっき層、及び前記ニッケルめっき層を覆うように形成されたすず（Ｓｎ）めっき層を含む、請求項７に記載の積層セラミックキャパシタ。
【請求項９】
前記複数の第１内部電極において、前記セラミック本体の実装面に対向する面に露出するように延長されて形成され、前記セラミック本体の長さ方向に沿って離隔されるように配置される第４リード部及び第５リード部と、
前記複数の第２内部電極において、前記セラミック本体の実装面に対向する面に露出するように延長されて形成され、前記第４リード部及び前記第５リード部の間に配置される第６リード部と、
前記セラミック本体の実装面に対向する面に配置される絶縁層と、を含む、請求項１から８の何れか１項に記載の積層セラミックキャパシタ。
【請求項１０】
前記複数の第１内部電極は、長さ方向に離隔され、前記セラミック本体の実装面に対向する面に露出する第４リード部及び第５リード部を有し、
前記複数の第２内部電極は、前記セラミック本体の実装面に対向する面に露出し、前記第４リード部及び前記第５リード部の間に前記第４リード部及び前記第５リード部とそれぞれ離隔されて形成された第６リード部を有し、
前記セラミック本体の実装面に対向する面に長さ方向に離隔されて形成され、前記第４リード部と接続された第４外部電極及び前記第５リード部と接続された第５外部電極と、
前記セラミック本体の実装面に対向する面に前記第４外部電極及び前記第５外部電極とそれぞれ離隔されて形成され、前記第６リード部と接続された第６外部電極と、を含む、請求項１から８の何れか１項に記載の積層セラミックキャパシタ。
【請求項１１】
前記第４リード部から前記第６リード部のうち少なくとも一つは、少なくとも片側の一部が傾斜延長部で形成される、請求項１０に記載の積層セラミックキャパシタ。
【請求項１２】
前記第４リード部から前記第６リード部のうち少なくとも一つは、前記複数の第１内部電極または前記複数の第２内部電極から傾斜されるように延長された傾斜延長部、及び前記傾斜延長部から前記セラミック本体の実装面に対向する面に向かって垂直に延長された垂直延長部を含む、請求項１０または１１に記載の積層セラミックキャパシタ。
【請求項１３】
前記第４リード部から前記第６リード部は、前記複数の第１内部電極及び前記複数の第２内部電極から傾斜されるように延長された傾斜延長部、及び前記傾斜延長部から前記セラミック本体の実装面に対向する面に向かって垂直に延長された垂直延長部を含み、
前記第４リード部または前記第５リード部と前記第６リード部の垂直延長部の間に設けられる第１スペース部の面積をＳａ、前記第４リード部または前記第５リード部と前記第６リード部の傾斜延長部の間に設けられる第２スペース部の面積をＳｂと規定するとき、０．３８３≦Ｓａ／Ｓｂ≦１２である、請求項１０または１１に記載の積層セラミックキャパシタ。
【請求項１４】
前記第４リード部から前記第６リード部は、前記複数の第１内部電極及び前記複数の第２内部電極から傾斜されるように延長された傾斜延長部、及び前記傾斜延長部から前記セラミック本体の実装面に対向する面に向かって垂直に延長された垂直延長部を含み、
前記第４リード部または前記第５リード部と前記第６リード部の垂直延長部の間に設けられる第１スペース部の面積をＳａ、前記第４リード部または前記第５リード部と前記第６リード部の傾斜延長部の間に設けられる第２スペース部の面積をＳｂ、Ｓａ＋ＳｂをＳｔと規定するとき、０．２７７≦Ｓａ／Ｓｔ≦０．９２３である、請求項１０または１１に記載の積層セラミックキャパシタ。
【請求項１５】
前記第４外部電極から前記第６外部電極は、前記セラミック本体の幅方向の両面の一部にそれぞれ延長されるように形成される、請求項１０から１４の何れか１項に記載の積層セラミックキャパシタ。
【請求項１６】
前記第４外部電極から前記第６外部電極は、それぞれに対応するリード部と接触して連結された導電層、及び前記導電層を覆うように形成されためっき層を含む、請求項１０から１５の何れか１項に記載の積層セラミックキャパシタ。
【請求項１７】
前記めっき層は、前記導電層を覆うように形成されたニッケル（Ｎｉ）めっき層、及び前記ニッケルめっき層を覆うように形成されたすず（Ｓｎ）めっき層を含む、請求項１６に記載の積層セラミックキャパシタ。
【請求項１８】
前記活性層の幅方向の両面に配置されたカバー層をさらに含む、請求項１から１７の何れか１項に記載の積層セラミックキャパシタ。
【請求項１９】
前記傾斜延長部が曲線からなる、請求項１から１８の何れか１項に記載の積層セラミックキャパシタ。
【請求項２０】
複数の誘電体層が積層されるセラミック本体と、
前記複数の誘電体層の各々を介して交互に配置される複数の第１内部電極及び複数の第２内部電極を含む活性層と、
前記複数の第１内部電極において、前記セラミック本体の実装面に露出するように延長されて形成され、前記セラミック本体の長さ方向に沿って離隔されるように配置される第１リード部及び第２リード部と、
前記複数の第２内部電極において、前記セラミック本体の実装面に露出するように延長されて形成され、前記第１リード部及び前記第２リード部の間に配置される第３リード部と、
前記セラミック本体の実装面に前記セラミック本体の長さ方向に沿って離隔されるように配置され、前記第１リード部と接続される第１外部電極及び前記第２リード部と接続される第２外部電極と、
前記セラミック本体の実装面に前記第１外部電極及び前記第２外部電極の間に配置され、前記第３リード部と接続される第３外部電極と、を含み、
前記第１リード部及び前記第２リード部を互いに連結し、前記セラミック本体の実装面と連結される部分の片側が一つの曲線からなり、
前記第３リード部は、少なくとも片側の一部が曲線からなる、積層セラミックキャパシタ。
【請求項２１】
前記複数の第１内部電極及び前記複数の第２内部電極は、前記セラミック本体の長さ方向の両面から離隔されるように配置される、請求項２０に記載の積層セラミックキャパシタ。
【請求項２２】
前記複数の第１内部電極において、前記セラミック本体の実装面に対向する面に露出するように延長されて形成され、前記セラミック本体の長さ方向に沿って離隔されるように配置される第４リード部及び第５リード部と、
前記複数の第２内部電極において、前記セラミック本体の実装面に対向する面に露出するように延長されて形成され、前記第４リード部及び前記第５リード部の間に配置される第６リード部と、
前記セラミック本体の実装面に対向する面に配置される絶縁層と、を含む、請求項２０または２１に記載の積層セラミックキャパシタ。
【請求項２３】
前記複数の第１内部電極は、長さ方向に離隔され、前記セラミック本体の実装面に対向する面に露出する第４リード部及び第５リード部を有し、
前記複数の第２内部電極は、前記セラミック本体の実装面に対向する面に露出し、前記第４リード部及び前記第５リード部の間に前記第４リード部及び前記第５リード部とそれぞれ離隔されて形成された第６リード部を有し、
前記セラミック本体の実装面に対向する面に長さ方向に離隔されて形成され、前記第４リード部と連結された第４外部電極及び前記第５リード部と連結された第５外部電極と、
前記セラミック本体の実装面に対向する面に前記第４外部電極及び前記第５外部電極とそれぞれ離隔されて形成され、前記第６リード部と連結された第６外部電極と、を含む、請求項２０または２１に記載の積層セラミックキャパシタ。
【請求項２４】
前記第４リード部及び前記第５リード部を互いに連結し、前記セラミック本体の実装面に対向する面に連結される部分の片側が一つの曲線からなり、
前記第６リード部は、少なくとも片側の一部が曲線からなる、請求項２３に記載の積層セラミックキャパシタ。
【請求項２５】
第１電極パッドから第３電極パッドを有する基板と、
前記第１電極パッドから前記第３電極パッド上に第１外部電極から第３外部電極がそれぞれ配置される請求項１から２４のいずれか一項に記載の積層セラミックキャパシタと、を含む、積層セラミックキャパシタの実装基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【発明の名称】積層セラミックキャパシタ及びその実装基板
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタ及びその実装基板に関する。
【背景技術】
【０００２】
最近は、電子製品の小型化及び高容量化に伴い、電子製品に用いられる電子部品も小型化及び高容量化が求められている。
【０００３】
このうち、積層セラミックキャパシタの場合、等価直列インダクタンス（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｉｎｄｕｃｔａｎｃｅ、以下「ＥＳＬ」）が大きくなると、電子製品の性能が低下する可能性があり、適用される電子部品が小型化及び高容量化するほど積層セラミックキャパシタのＥＳＬ増加が電子部品の性能低下に及ぼす影響は相対的に大きくなる。
【０００４】
特に、ＩＣの高性能化に伴い、デカップリングキャパシタの使用が増加している。これにより、外部端子間の距離を減少させて電流経路を減少させることでキャパシタのインダクタンスを減らすことができる垂直積層型３端子構造のＭＬＣＣ、いわゆる「ＬＩＣＣ（Ｌｏｗ  Ｉｎｄｕｃｔａｎｃｅ  Ｃｈｉｐ  Ｃａｐａｃｉｔｏｒ）」に対するニーズが高まっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国公開特許第２００９−０１１７６８６号公報
【特許文献２】韓国登録特許第０９２０６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、垂直積層型３端子キャパシタにおいて、低ＥＳＬの特性を向上させることができる積層セラミックキャパシタ及びその実装基板を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一側面は、セラミック本体の実装面に３つの外部電極を離隔されるように配置し、第１及び第２内部電極において、セラミック本体の実装面に露出するように延長されて形成される第１から第３リード部のうち少なくとも一つは、少なくとも片側の一部が傾斜延長部で形成される積層セラミックキャパシタを提供する。
【発明の効果】
【０００８】
本発明の一実施形態によると、内部電極のリード部において、少なくとも片側の一部を傾斜延長部で形成することにより、電流経路（ｃｕｒｒｅｎｔ  ｐａｔｈ）を減少させてＥＳＬを低減させ、ＥＳＬ散布を改善させることができる効果がある。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態による積層セラミックキャパシタをひっくり返して概略的に示した斜視図である。
【図２】図１の積層セラミックキャパシタにおけるセラミック本体をひっくり返して示した斜視図である。
【図３】図１の積層セラミックキャパシタにおける外部電極を省略して示した分解斜視図である。
【図４】図１の積層セラミックキャパシタを示した断面図である。
【図５】本発明の他の実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図６】図５の積層セラミックキャパシタにおける外部電極を省略して示した分解斜視図である。
【図７】図５の積層セラミックキャパシタを示した断面図である。
【図８】本発明のさらに他の実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図９】図８の積層セラミックキャパシタにおけるセラミック本体を示した斜視図である。
【図１０】図８の積層セラミックキャパシタにおける外部電極を省略して示した分解斜視図である。
【図１１】図８の積層セラミックキャパシタを示した断面図である。
【図１２】本発明の積層セラミックキャパシタにおけるリード部の一形態を示した平面図である。
【図１３】本発明の積層セラミックキャパシタにおけるリード部の他の一形態を示した平面図である。
【図１４】図８の積層セラミックキャパシタが基板に実装された形状を示した斜視図である。
【図１５】図８の積層セラミックキャパシタが基板に実装された形状を示した断面図である。
【発明を実施するための形態】
【００１０】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００１１】
また、本発明の実施形態を明確に説明するために六面体の方向を定義すると、図面に示されたＬ、Ｗ及びＴはそれぞれ長さ方向、幅方向及び厚さ方向を示す。ここで、幅方向は、誘電体層が積層された積層方向と同一の概念で用いられることができる。
【００１２】
［積層セラミックキャパシタ］
図１は本発明の一実施形態による積層セラミックキャパシタをひっくり返して概略的に示した斜視図であり、図２は図１の積層セラミックキャパシタにおけるセラミック本体をひっくり返して示した斜視図であり、図３は図１の積層セラミックキャパシタにおける外部電極を省略して示した分解斜視図であり、図４は図１の積層セラミックキャパシタを示した断面図である。
【００１３】
図１から図４を参照すると、本実施形態による積層セラミックキャパシタ１００は、複数の誘電体層１１１が積層されたセラミック本体１１０、複数の第１及び第２内部電極１２０、１３０を含む活性層、及び第１から第３外部電極１４１〜１４３を含む。
【００１４】
本実施形態の積層セラミックキャパシタ１００は、総３つの外部端子を有する、いわゆる３端子キャパシタとみなすことができる。
【００１５】
セラミック本体１１０は、相対する厚さ方向の第１面Ｓ１及び第２面Ｓ２、第１面Ｓ１と第２面Ｓ２を連結し、相対する幅方向の第５面Ｓ５及び第６面Ｓ６、及び相対する長さ方向の第３面Ｓ３及び第４面Ｓ４を有することができる。
【００１６】
以下では、本実施形態において、積層セラミックキャパシタ１００の実装面は、セラミック本体１１０の第１面Ｓ１と定義して説明する。
【００１７】
上記セラミック本体１１０は、複数の誘電体層１１１を積層してから焼成して形成され、その形状に特に制限されないが、図面に示されているように六面体状を有することができる。
【００１８】
ただし、このようなセラミック本体１１０の形状、寸法及び誘電体層１１１の積層数は本実施形態に示されるものに限定されない。
【００１９】
また、セラミック本体１１０を形成する複数の誘電体層１１１は、焼結された状態で、隣接する誘電体層１１１間の境界が走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認できないほど一体化されていることができる。
【００２０】
このようなセラミック本体１１０は、キャパシタの容量形成に寄与する部分で、複数の内部電極を有する活性層、及びマージン部として上記活性層の幅方向の両面に形成されたカバー層１１２、１１３を含むことができる。
【００２１】
上記活性層は、誘電体層１１１を介して複数の第１及び第２内部電極１２０、１３０を幅方向に交互に積層して形成されることができる。
【００２２】
このとき、誘電体層１１１の厚さは、積層セラミックキャパシタ１００の容量設計に応じて任意に変更することができ、焼成後の１層の厚さが０．０１〜１．００μｍになるように構成することが好ましいが、本発明はこれに限定されない。
【００２３】
また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができるが、十分な静電容量が得られるものであれば、本発明はこれに限定されない。
【００２４】
また、誘電体層１１１には、上記セラミック粉末とともに、必要に応じて、セラミック添加剤や有機溶剤、可塑剤、結合剤、分散剤などがさらに添加されることができる。
【００２５】
このとき、誘電体層１１１の形成に用いられるセラミック粉末の平均粒径は、特に制限されないが、本発明の目的を達成するために調節されることができる。例えば、４００ｎｍ以下に調節されることができるが、本発明はこれに限定されない。
【００２６】
カバー層１１２、１１３は、内部電極を含まないことを除いては、誘電体層１１１と同一材質及び構成を有することができる。
【００２７】
また、カバー層１１２、１１３は、単一誘電体層または２つ以上の誘電体層を上記活性層の幅方向の両面にそれぞれさらに積層して形成されることができ、基本的に物理的または化学的ストレスによる第１及び第２内部電極１２０、１３０の損傷を防止する役割をすることができる。
【００２８】
第１及び第２内部電極１２０、１３０は、異なる極性を有する電極であり、セラミック本体１１０の内部に形成され、誘電体層１１１を介して対向するように配置される。
【００２９】
このとき、第１及び第２内部電極１２０、１３０は、その間に配置された誘電体層１１１によって電気的に絶縁されることができる。
【００３０】
このような第１及び第２内部電極１２０、１３０は、隣接する内部電極と重畳されて容量形成に寄与する容量部、及び上記容量部の一部が延長されてセラミック本体１１０の外部に露出するリード部を含む。
【００３１】
上記リード部は、特に制限されないが、例えば、上記容量部を構成する内部電極の長さに比べてさらに短い長さを有することができる。
【００３２】
また、第１及び第２内部電極１２０、１３０の厚さは、用途によって決定されることができる。例えば、セラミック本体１１０のサイズを考慮して０．２〜１．０μｍの範囲内にあるように決定することができるが、本発明はこれに限定されない。
【００３３】
なお、第１及び第２内部電極１２０、１３０を形成する材料は、特に制限されない。例えば、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）の合金などの貴金属材料、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上の物質からなる導電性ペーストなどを用いて形成されることができる。
【００３４】
さらに、上記導電性ペーストの印刷方法は、スクリーン印刷法やグラビア印刷法などを用いることができるが、本発明はこれに限定されない。
【００３５】
本実施形態において、第１内部電極１２０は、長さ方向に離隔され、セラミック本体１１０の第１面Ｓ１に露出する第１及び第２リード部１２１、１２２を有し、第３及び第４面Ｓ３、Ｓ４から一定距離離隔されて形成されることができる。
【００３６】
また、第２内部電極１３０は、セラミック本体１１０の第１面Ｓ１に露出し、第１及び第２リード部１２１、１２２の間に第１及び第２リード部１２１、１２２とそれぞれ一定距離離隔されて形成された第３リード部１３１を有し、第３及び第４面Ｓ３、Ｓ４から一定距離離隔されるように配置されることができる。
【００３７】
このとき、第１から第３リード部１２１、１２２、１３１のうち少なくとも一つは、セラミック本体１１０の第１面Ｓ１と連結される部分の少なくとも片側の一部が傾斜延長部で形成されることができる。
【００３８】
また、上記傾斜延長部は、必要に応じて、直線ではなく曲線からなることもできる。
【００３９】
本実施形態において、第１及び第２リード部１２１、１２２は、第１内部電極１２０の容量部とセラミック本体１１０の第１面Ｓ１を連結する内側が、第１内部電極１２０から傾斜されるように延長された傾斜延長部、及びこの傾斜延長部からセラミック本体１１０の第１面Ｓ１に向かって垂直に延長されるように形成された垂直延長部を含むことができる。
【００４０】
このとき、第１及び第２リード部１２１、１２２は、必要に応じて、第１内部電極１２０の容量部とセラミック本体１１０の第１面Ｓ１を連結する外側も同様に、第１内部電極１２０から傾斜されるように延長された傾斜延長部、及びこの傾斜延長部からセラミック本体１１０の第１面Ｓ１に向かって垂直に延長されるように形成された垂直延長部を含むように構成することができる。
【００４１】
また、第３リード部１３１は、第２内部電極１３０の容量部とセラミック本体１１０の第１面Ｓ１を連結する片側が、第２内部電極１３０から傾斜されるように延長された傾斜延長部、及びこの傾斜延長部からセラミック本体１１０の第１面Ｓ１に向かって垂直に延長されるように形成された垂直延長部を含むことができる。
【００４２】
このとき、第３リード部１３１は、必要に応じて、第２内部電極１３０の容量部とセラミック本体１１０の第１面Ｓ１を連結する両側も同様に、第２内部電極１３０から傾斜されるように延長された傾斜延長部、及びこの傾斜延長部からセラミック本体１１０の第１面Ｓ１に向かって垂直に延長されるように形成された垂直延長部を含むように構成することができる。
【００４３】
ここで、第１または第２リード部１２１、１２２と第３リード部１３１の垂直延長部の間に設けられる第１スペース部の面積をＳａ、第１または第２リード部１２１、１２２と第３リード部１３１の傾斜延長部の間に設けられる第２スペース部の面積をＳｂ、上記Ｓａ＋ＳｂをＳｔと規定するとき、０．３８３≦Ｓａ／Ｓｂ≦１２及び０．２７７≦Ｓａ／Ｓｔ≦０．９２３であることができる。
【００４４】
一般に、積層セラミック電子部品は、セラミック本体の長さ方向に相対する両面に外部電極が配置されることができる。
【００４５】
しかし、この場合、外部電極に交流電圧が印加されると、電流経路が長くなって電流ループがさらに大きく形成される可能性があり、誘導磁場のサイズが大きくなってインダクタンスが増加するおそれがある。
【００４６】
上記のような問題を解決すべく、本発明の一実施形態によると、電流経路を減少させるために、セラミック本体１１０の実装面である第１面Ｓ１に第１から第３外部電極１４１〜１４３を配置することができる。
【００４７】
この場合、第１及び第２外部電極１４１、１４２と第３外部電極１４３の間隔が小さいため、電流ループが減少してインダクタンスを低減させることができる。
【００４８】
第１及び第２外部電極１４１、１４２は、セラミック本体１１０の面第１面Ｓ１に長さ方向に離隔されて形成され、第１及び第２リード部１２１、１２２とそれぞれ連結されて接続される。また、第３外部電極１４３は、セラミック本体１１０の第１面Ｓ１に第１及び第２外部電極１４１、１４２の間で第１及び第２外部電極１４１、１４２とそれぞれ一定距離離隔されて形成され、第３リード部１３１と連結されて接続される。
【００４９】
また、第１から第３外部電極１４１〜１４３は、静電容量を形成するために、第１及び第２内部電極１２０、１３０に対応するリード部とそれぞれ電気的に連結され、必要に応じて、セラミック本体１１０の第５及び第６面Ｓ５、Ｓ６の一部まで延長されてバンドが形成されることができる。
【００５０】
このとき、第１から第３リード部１２１、１２２、１３１は、第１から第３外部電極１４１〜１４３の内側にそれぞれ位置することができる。このため、第１から第３外部電極１４１〜１４３の幅は、第１から第３リード部１２１、１２２、１３１の長さよりそれぞれ大きく形成されることができる。上記構造によると、第１から第３リード部１２１、１２２、１３１がセラミック本体１１０の第１面Ｓ１に露出しないため、セラミック本体１１０の第１面Ｓ１に別途の絶縁層を形成しなくてもよい。
【００５１】
一方、このような第１から第３外部電極１４１〜１４３は、３重層構造で形成されることができ、それぞれに対応する内部電極のリード部と接触して連結される第１から第３導電層１４１ａ〜１４３ａ、第１から第３導電層１４１ａ〜１４３ａをそれぞれ覆うように形成された第１から第３ニッケル（Ｎｉ）めっき層１４１ｂ〜１４３ｂ、及び第１から第３ニッケルめっき層１４１ｂ〜１４３ｂをそれぞれ覆うように形成された第１から第３すず（Ｓｎ）めっき層１４１ｃ〜１４３ｃを含む。
【００５２】
第１から第３導電層１４１ａ〜１４３ａは、第１及び第２内部電極１２０、１３０と同一材質の導電性物質で形成されることができるが、これに限定されず、例えば、銅（Ｃｕ）や銀（Ａｇ）、ニッケル（Ｎｉ）などの金属粉末で形成されることができる。また、上記金属粉末にガラスフリットを添加して製造された導電性ペーストを塗布してから焼成することで形成されることができる。
【００５３】
［実験例］
本発明の実施例及び比較例による積層セラミックキャパシタは以下のように製作された。
【００５４】
まず、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥して１．８μｍの厚さを有するように製造された複数のセラミックグリーンシートを設ける。
【００５５】
次に、上記セラミックグリーンシート上にスクリーンを用いてニッケル内部電極用導電性ペーストを塗布し、上記セラミックグリーンシートの第１面に露出する第１及び第２リード部を有する第１内部電極、及び上記第１及び第２リード部と離隔されて上記セラミックグリーンシートの第１面に露出する第３リード部を有する第２内部電極を形成する。
【００５６】
このとき、上記第１及び第２内部電極は、上記第１から第３リード部が上記第１及び第２内部電極から傾斜されるように延長された傾斜延長部、及び上記傾斜延長部から上記セラミック本体の実装面に向かって垂直に延長された垂直延長部を含むように形成する。
【００５７】
その後、上記セラミックグリーンシートを約２００層積層し、第１及び第２内部電極が形成されていないセラミックグリーンシートを幅方向の両面にさらに積層して積層体を製造し、この積層体を８５℃において１０００ｋｇｆ／ｃｍ２の圧力条件で等圧圧縮成形（ｉｓｏｓｔａｔｉｃ  ｐｒｅｓｓｉｎｇ）した。
【００５８】
続いて、圧着されたセラミック積層体を個別のチップ状に切断し、切断されたチップは大気雰囲気において約２３０℃、６０時間維持して脱バインダーを行った。
【００５９】
次いで、約１，２００℃において内部電極が酸化しないようにＮｉ／ＮｉＯ平衡酸素分圧より低い１０−１１から１０−１０ａｔｍの酸素分圧下の還元雰囲気で焼成してセラミック本体を設けた。
【００６０】
焼成後の積層チップキャパシタのチップサイズは、長さ×幅（Ｌ×Ｗ）が約１．０ｍｍ×０．５ｍｍ（Ｌ×Ｗ、１００５サイズ）であった。ここで、製作公差は、長さ×幅（Ｌ×Ｗ）が±０．１ｍｍ内の範囲になるように設定した。
【００６１】
次に、セラミック本体の第１面に第１及び第２内部電極のリード部にそれぞれ対応するように第１から第３外部電極を形成する工程を経て積層セラミックキャパシタを完成させた。その後、デラミネーション（Ｄｅｌａｍｉｎａｔｉｏｎ）不良の発生有無及び等価直列インダクタンス（ＥＳＬ）を測定するテストを行って表１に示した。各試験は、サンプル試料２００個に対して行われた。
【００６２】
【表１】
2015088747.tif 000001
【００６３】
ここで、上記第１または第２リード部と上記第３リード部の垂直延長部の間に設けられる第１スペース部の面積をＳａ、上記第１または第２リード部と上記第３リード部の傾斜延長部の間に設けられる第２スペース部の面積をＳｂ、及び上記Ｓａ＋ＳｂをＳｔと規定する。
【００６４】
上記表１を参照すると、全体のスペース部の面積Ｓｔに対するリード部の垂直延長部の間に設けられる第１スペース部の面積Ｓａの比Ｓａ／Ｓｔが０．９２３以下のサンプル１〜１７の場合、ＥＳＬが４５ｐＨ以下と低く、上記Ｓａ／Ｓｔが０．９２３を超過するサンプル１８及び１９の場合、ＥＳＬが４５を超過したことが確認できた。
【００６５】
したがって、上記Ｓａ／Ｓｔは、０．９２３以下であることが好ましい。
【００６６】
また、リード部の傾斜延長部の間に設けられて形成される第２スペース部の面積Ｓｂに対する垂直延長部の間に設けられる第１スペース部の面積Ｓａの比Ｓａ／Ｓｂが０．３８３未満のサンプル１〜３の場合、デラミネーション不良が発生した。
【００６７】
したがって、上記Ｓａ／Ｓｂは、０．３８３以上であることが好ましい。
【００６８】
［変形例］
図５は本発明の他の実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図６は図５の積層セラミックキャパシタにおける外部電極を省略して示した分解斜視図であり、図７は図５の積層セラミックキャパシタを示した断面図である。
【００６９】
ここで、セラミック本体１１０の構造は、上述した一実施形態と同一であるため、重複を避けるためにこれに関する具体的な説明を省略し、上述した一実施形態と異なる構造を有する第１及び第２内部電極１２０、１３０及び絶縁層１５０について詳細に説明する。
【００７０】
図５から図７を参照すると、本実施形態の積層セラミックキャパシタ１００'は、セラミック本体１１０の実装面に対向する第２面Ｓ２に絶縁層１５０が配置されることができる。
【００７１】
第１内部電極１２０は、セラミック本体１１０の第２面Ｓ２に露出してセラミック本体１１０の第２面Ｓ２に形成された絶縁層１５０と接触する第４及び第５リード部１２３、１２４を有することができる。
【００７２】
第２内部電極１３０は、第４及び第５リード部１２３、１２４の間に配置され、セラミック本体１１０の第２面Ｓ２に露出して絶縁層１５０と接触する第６リード部１３２を有することができる。
【００７３】
図８は本発明のさらに他の実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図９は図８の積層セラミックキャパシタにおけるセラミック本体を示した斜視図であり、図１０は図８の積層セラミックキャパシタにおける外部電極を省略して示した分解斜視図であり、図１１は図８の積層セラミックキャパシタを示した断面図である。
【００７４】
ここで、セラミック本体１１０の構造は、上述した一実施形態と同一であるため、重複を避けるためにこれに関する具体的な説明を省略し、上述した一実施形態と異なる構造を有する第４から第６外部電極１４４〜１４６と第１及び第２内部電極１２０、１３０について具体的に説明する。
【００７５】
図８から図１１を参照すると、本実施形態の積層セラミックキャパシタ１００"は、第４から第６外部電極１４４〜１４６がセラミック本体１１０の第２面Ｓ２に第１から第３外部電極１４１〜１４３と相対するように配置される。
【００７６】
このとき、第４から第６外部電極１４４〜１４６は、必要に応じて、セラミック本体１１０の第５及び第６面Ｓ５、Ｓ６の一部まで延長されるように形成されることができる。
【００７７】
このような第４から第６外部電極１４４〜１４６は、３重層構造で形成されることができ、それぞれに対応する内部電極のリード部と接触して連結される第４から第６導電層１４４ａ〜１４６ａ、第４から第６導電層１４４ａ〜１４６ａを覆うように形成されたニッケル（Ｎｉ）めっき層１４４ｂ〜１４６ｂ、及び第４から第６ニッケルめっき層１４４ｂ〜１４６ｂを覆うように形成されたすず（Ｓｎ）めっき層１４４ｃ〜１４６ｃを含む。
【００７８】
第１内部電極１２０は、セラミック本体１１０の第２面Ｓ２に露出してセラミック本体１１０の第２面Ｓ２に形成された第４及び第５外部電極１４４、１４５とそれぞれ接続される第４及び第５リード部１２３、１２４を有することができる。
【００７９】
第２内部電極１３０は、第４及び第５リード部１２３、１２４の間に配置され、セラミック本体１１０の第２面Ｓ２に露出して第６外部電極１４６と接触する第６リード部１３２を有することができる。
【００８０】
上記の通り、積層セラミックキャパシタ１００"の内部及び外部構造を上下対称構造に形成する場合、キャパシタの方向性を除去することができる。
【００８１】
即ち、積層セラミックキャパシタ１００"が上下対称構造に形成されるため、基板への実装時に実装面が逆になって発生する不良を防止することができる。
【００８２】
したがって、積層セラミックキャパシタ１００"の第１及び第２面Ｓ１、Ｓ２のいかなる面も実装面として提供されることができるため、積層セラミックキャパシタ１００"を基板へ実装時に実装面の方向を考慮しなくてもよいという長所がある。
【００８３】
このとき、第４から第６リード部１２３、１２４、１３２のうち少なくとも一つは、セラミック本体１１０の第２面Ｓ２と連結される部分の少なくとも片側の一部が傾斜延長部で形成されることができる。
【００８４】
また、上記傾斜延長部は、必要に応じて、直線ではなく曲線からなることもできる。
【００８５】
本実施形態において、第４及び第５リード部１２３、１２４は、第１内部電極１２０の容量部とセラミック本体１１０の第２面Ｓ２を連結する内側が、第１内部電極１２０から傾斜されるように延長された傾斜延長部、及びこの傾斜延長部からセラミック本体１１０の第２面Ｓ２に向かって垂直に延長されるように形成された垂直延長部を含むことができる。
【００８６】
このとき、第４及び第５リード部１２３、１２４は、必要に応じて、第１内部電極１２０の容量部とセラミック本体１１０の第２面Ｓ２を連結する外側も同様に、第１内部電極１２０から傾斜されるように延長された傾斜延長部、及びこの傾斜延長部からセラミック本体１１０の第２面Ｓ２に向かって垂直に延長されるように形成された垂直延長部を含むように構成することができる。
【００８７】
また、第６リード部１３２は、第２内部電極１３０の容量部とセラミック本体１１０の第２面Ｓ２を連結する片側が、第２内部電極１３０から傾斜されるように延長された傾斜延長部、及びこの傾斜延長部からセラミック本体１１０の第２面Ｓ２に向かって垂直に延長されるように形成された傾斜延長部を含むことができる。
【００８８】
このとき、第６リード部１３２は、必要に応じて、第２内部電極１３０の容量部とセラミック本体１１０の第２面Ｓ２を連結する両側も同様に、第２内部電極１３０から傾斜されるように延長された傾斜延長部、及びこの傾斜延長部からセラミック本体１１０の第２面Ｓ２に向かって垂直に延長されるように形成された垂直延長部を含むように構成することができる。
【００８９】
ここで、第４または第５リード部１２３、１２４と第６リード部１３２の垂直延長部の間に設けられる第１スペース部の面積をＳａ、第４または第５リード部１２３、１２４と第６リード部１３２の傾斜延長部の間に設けられる第２スペース部の面積をＳｂ、上記Ｓａ＋ＳｂをＳｔと規定するとき、０．３８３≦Ｓａ／Ｓｂ≦１２及び０．２７７≦Ｓａ／Ｓｔ≦０．９２３であることができる。
【００９０】
一方、上記表１に示された第１から第３リード部の間に設けられた第１及び第２スペース部の寸法によるデラミネーション不良の発生有無、及びＥＳＬ値は、上記第４から第６リード部の間に設けられたスペース部の寸法にも同一に適用されることができる。
【００９１】
図１２は本発明の積層セラミックキャパシタにおけるリード部の一形態を示した平面図である。
【００９２】
図１２を参照すると、第１及び第２内部電極１２００、１３００の第１から第６リード部１２１０〜１２４０、１３１０、１３２０とセラミック本体１１０の第１または第２面が連結される部分の少なくとも片側は、直線からなる傾斜延長部のみで構成されることができる。
【００９３】
ここで、第１及び第２内部電極１２００、１３００と第１から第６外部電極１４１〜１４６の他の形成構造は、上述した一実施形態と類似するため、重複を避けるためにこれに関する具体的な説明を省略する。
【００９４】
図１３は本発明の積層セラミックキャパシタにおけるリード部の他の一形態を示した平面図である。
【００９５】
図１３を参照すると、第１内部電極１２００'の第１及び第２リード部１２１０'、１２２０'を互いに連結し、セラミック本体１１０の第１面Ｓ１と連結される片側は一つの曲線からなることができる。同様に、第１内部電極１２００'の第４及び第５リード部１２３０'、１２４０'を互いに連結し、セラミック本体１１０の第２面Ｓ２と連結される片側は一つの曲線からなることができる。
【００９６】
また、第２内部電極１３００'の第３及び第６リード部１３１０'、１３２０'は、セラミック本体１１０の第１または第２面と連結される両側が曲線からなることができる。
【００９７】
ここで、第１及び第２内部電極１２００'、１３００'と第１から第６外部電極１４１〜１４６の基本的な構造は、上述した一実施形態と類似するため、重複を避けるためにこれに関する具体的な説明を省略する。
【００９８】
［積層セラミックキャパシタの実装基板］
図１４は図８の積層セラミックキャパシタが基板に実装された形状を示した斜視図であり、図１５は図１４の断面図である。
【００９９】
図１４及び図１５を参照すると、本実施形態による積層セラミックキャパシタの実装基板２００は、積層セラミックキャパシタが実装される基板２１０、及び基板２１０の上面に離隔されるように形成された第１から第３電極パッド２２１、２２２、２２３を含む。
【０１００】
このとき、積層セラミックキャパシタは、第１から第３外部電極１４１〜１４３がそれぞれ第１から第３電極パッド２２１、２２２、２２３上に接触するように位置した状態で、はんだ２３０によって基板２１０と電気的に連結されることができる。
【０１０１】
一方、図１５における図面符号２２４は接地端子、図面符号２２５は電源端子を示す。
【０１０２】
また、本実施形態は図８の積層セラミックキャパシタを実装する形態に図示して説明したが、本発明はこれに限定されず、一例として図１及び図５に示された積層セラミックキャパシタも類似した構造で基板に実装して実装基板を構成することができる。
【０１０３】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【０１０４】
１００、１００'、１００"  積層セラミックキャパシタ
１１０  セラミック本体
１１１  誘電体層
１１２、１１３  カバー層
１２０、１２００、１２００'第１内部電極
１２１〜１２４  第１、第２、第４、第５リード部
１３０、１３００、１３００'第２内部電極
１３１、１３２  第３及び第６リード部
１４１〜１４６  第１から第６外部電極
２００  実装基板
２１０  基板
２２１、２２２、２２３  第１から第３電極パッド
２３０  はんだ