(57)【要約】  スイッチング素子（Ｑ１）のターンオフ後、スイッチング素子（Ｑ２）の寄生ダイオード（ＤＱ２）が導通している期間中にスイッチング素子（Ｑ２）をターンオンすることにより、スイッチング素子（Ｑ２）のゼロ電圧スイッチングを実現する。その後、スイッチング素子（Ｑ２）に流れる電流が負から正（ドレインからソースに向かう方向）に転じて該電流が所定閾値に達したとき、スイッチング素子（Ｑ２）をターンオフする。その後において、スイッチング素子（Ｑ１）の寄生ダイオード（ＤＱ１）が導通している期間中にスイッチング素子（Ｑ１）をターンオンすることにより、スイッチング素子（Ｑ１）のゼロ電圧スイッチングを実現する。
2013190914.tif 000002
【特許請求の範囲】
【請求項１】
電力入力部からの供給電流の通過をオン／オフする第１スイッチング素子と、前記第１スイッチング素子を介して入力される電力の蓄積及び電力出力部への放出を行う第１インダクタと、前記電力出力部への電流を整流する整流ダイオードと、前記電力出力部における電圧を平滑する平滑用コンデンサと、を備えたスイッチング電源回路において、
前記第１スイッチング素子のオン期間に前記電力入力部から前記第１スイッチング素子及び前記第１インダクタに流れる電流の経路に挿入された第２インダクタと、
第２スイッチング素子と電圧源とを直列に接続して形成された直列回路と、
前記第１スイッチング素子がターンオンする際に前記第１スイッチング素子の両端に加わる電圧及び前記第２スイッチング素子がターンオンする際に前記第２スイッチング素子の両端に加わる電圧が所定値以下となるように、前記第１スイッチング素子のターンオン並びに前記第２スイッチング素子のターンオン及びターンオフを制御する制御回路と、備え、
前記直列回路は、
前記第２インダクタ及び前記第１スイッチング素子間の接続点と前記電力出力部との間に接続されている、
前記接続点と前記電力入力部の負極電位を有する基準電位点との間に接続されている、
前記接続点と前記電力入力部との間に接続されている、又は、
前記接続点と前記整流ダイオードの端子との間に接続されている
ことを特徴とするスイッチング電源回路。
【請求項２】
前記制御回路は、前記第２スイッチング素子に流れる電流及び前記第２インダクタに流れる電流の内の少なくとも一方に応じて、前記第２スイッチング素子のターンオフを制御する
ことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記電圧源は、第２電圧源からの交流電圧を整流及び平滑して得られた直流電圧を出力する
ことを特徴とする請求項１又は請求項２に記載のスイッチング電源回路。
【請求項４】
前記第２電圧源は第３インダクタから成り、前記第３インダクタの誘起電圧にて前記交流電圧が形成される
ことを特徴とする請求項３に記載のスイッチング電源回路。
【請求項５】
前記第３インダクタは前記第１インダクタと磁気的に結合している
ことを特徴とする請求項４に記載のスイッチング電源回路。
【請求項６】
前記制御回路は、前記第１スイッチング素子のターンオフから所定時間の経過後に前記第２スイッチング素子をターンオンし、その後、前記第２スイッチング素子に流れる電流及び前記第２インダクタに流れる電流の内の少なくとも一方に応じて前記第２スイッチング素子をターンオフし、前記第２スイッチング素子のターンオフから所定時間の経過後に前記第１スイッチング素子をターンオンし、前記電力出力部の電圧に応じて前記第１スイッチング素子を再びターンオフするタイミングを決定する
ことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項７】
前記電力入力部は、交流電源と、前記交流電源からの交流電力を整流する整流回路と、該整流によって得られる脈動電圧の電力を蓄積するコンデンサから形成され、前記脈動電圧を当該スイッチング電源回路に入力し、
前記制御回路を含む制御部は、前記脈動電圧と、前記電力出力部の電圧と、前記第１スイッチング素子又は前記第１インダクタに流れる電流とに基づいて、前記交流電源に対する当該スイッチング電源回路を含む回路の力率を制御する
ことを特徴とする請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路に関する。
【背景技術】
【０００２】
スイッチング電源回路の低損失化を図るべく、スイッチング素子を、その印加電圧が略ゼロであるときにスイッチングする方法が特許文献１に開示されている。図１０は、特許文献１の開示回路に対応するスイッチング電源回路９０１の回路図である。電源回路９０１は、電力入力部９０２からの直流電圧Ｖｉｎを他の直流電圧Ｖｏに変換して出力する（Ｖｉｎ＜Ｖｏ）。【０００３】
図１０の電源回路９０１では、スイッチング素子Ｑ１のオン期間中にインダクタＬ２にエネルギが蓄積され、スイッチング素子Ｑ１のオフ期間ではコンデンサＣ１が充電された後に放電状態に変化する。この放電期間中にスイッチング素子Ｑ２をターンオフすることによって、スイッチング素子Ｑ１の寄生容量に蓄えられた電荷を放電して、スイッチング素子両端の電圧が実質的にゼロの状態でスイッチング素子のターンオン（これをゼロ電圧スイッチングと呼ぶ）を行うようにしている。電源回路９０１は、コンデンサＣ１の充電電圧が一定値Ｖｃに維持されていることを前提としている。スイッチング素子Ｑ１側がコンデンサＣ１の正極である。【０００４】
図１１に、図１０の電源回路９０１の動作タイミングチャートを示す。図１１において、縦軸は電圧又は電流に対応し、横軸は時間に対応している。図１１において、波形９１１〜９１９は、夫々、スイッチング素子Ｑ１のゲート信号Ｑ１ｇの電圧波形、スイッチング素子Ｑ２のゲート信号Ｑ２ｇの電圧波形、インダクタＬ１に流れる電流Ｌ１ｉの波形、インダクタＬ２に流れる電流Ｌ２ｉの波形、スイッチング素子Ｑ１に流れる電流Ｑ１ｉの波形、スイッチング素子Ｑ２に流れる電流Ｑ２ｉの波形、ダイオードＤ１に流れる電流Ｄ１ｉの波形、スイッチング素子Ｑ１のドレイン−ソース間電圧Ｑ１ｖの波形、スイッチング素子Ｑ２のドレイン−ソース間電圧Ｑ２ｖの波形である。電流Ｑ１ｉ、Ｑ２ｉにおいて、ドレインからソースに流れる電流の極性を正にとる。【０００５】
まず、ゲート信号Ｑ１ｇがハイレベルとされてスイッチング素子Ｑ１がオンになっている期間（図１１の時刻Ｔ０以前の期間）には、電力入力部９０２の正極、インダクタＬ１、インダクタＬ２、スイッチング素子Ｑ１及び電力入力部９０２の負極を通過する経路で、スイッチング素子Ｑ１の電流Ｑ１ｉとインダクタＬ１の電流Ｌ１ｉとインダクタＬ２の電流Ｌ２ｉが流れて、電流Ｑ１ｉ、Ｌ１ｉ及びＬ２ｉが直線的に（Ｖｉｎ／（Ｌ１＋Ｌ２）の傾きで）増加していく。スイッチング素子Ｑ１のオン期間中には、スイッチング素子Ｑ２はオフになっており、結果、電流Ｑ２ｉはゼロになっている。時刻Ｔ０における電流Ｌ１ｉ、Ｌ２ｉ及びＱ１ｉの値をＩｐにて表す（Ｉｐ＞０）。【０００６】
時刻Ｔ０において、スイッチング素子Ｑ１がオフされると、スイッチング素子Ｑ１の電流Ｑ１ｉがＩｐからゼロに減少すると共にスイッチング素子Ｑ１のドレイン‐ソース間電圧Ｑ１ｖが増加し、スイッチング素子Ｑ２のソースからドレインに向かって電流Ｑ２ｉが流れ始めてスイッチング素子Ｑ２のドレイン-ソース間電圧Ｑ２ｖが減少する。時刻Ｔ０においてスイッチング素子Ｑ１がオフされたときに流れ始める電流Ｑ２ｉの初期値は（−Ｉｐ）である。【０００７】
電圧Ｑ１ｖが時刻Ｔ１において電圧“Ｖｏ＋Ｖｃ”に達すると、電力入力部９０２の正極、インダクタＬ１、ダイオードＤ１、コンデンサＣｏ及び電力入力部９０２の負極を通過する経路と、インダクタＬ１、インダクタＬ２、スイッチング素子Ｑ２の寄生ダイオード、コンデンサＣ１及びコンデンサＣｏを通過する経路とで電流が流れ、結果、電流Ｌ１ｉが直線的に（（Ｖｏ−Ｖｉｎ）／Ｌ１の傾きで）減少すると共に電流Ｌ２ｉが直線的に（−Ｖｃ／Ｌ２の傾きで）に減少し、且つ、電流Ｑ２ｉが直線的に（Ｖｃ／Ｌ２の傾きで）増加すると共に電流Ｄ１ｉ（＝Ｌ１ｉ−Ｌ２ｉ）が直線的に増加し、時刻Ｔ２において電流Ｑ２ｉがゼロになる。制御回路９１０は、時刻Ｔ１及びＴ２間の期間、即ち、スイッチング素子Ｑ２に負の電流Ｑ２ｉが流れている期間中にスイッチング素子Ｑ２をターンオンすることで、スイッチング素子Ｑ２のゼロ電圧スイッチングを実現する。【０００８】
時刻Ｔ０以後、“Ｖｃ／Ｌ２”の傾きで（−Ｉｐ）から増加してきた電流Ｑ２ｉは、時刻Ｔ２にてゼロになった後も、同一の傾き“Ｖｃ／Ｌ２”で増加し続ける。時刻Ｔ３でゲート信号Ｑ２ｇをローレベルにすることで、インダクタＬ２とスイッチング素子Ｑ１の出力容量とスイッチング素子Ｑ２の出力容量とで共振動作が開始され、電圧Ｑ１ｖが減少してゆくと共に電圧Ｑ２ｖが増加してゆき、時刻Ｔ４において電圧Ｑ１ｖはゼロになる。また、この共振動作により、時刻Ｔ３以後、後述の時刻Ｔ５に至るまで、スイッチング素子Ｑ１の寄生ダイオードが導通して負の電流Ｑ１ｉが流れる。尚、コンデンサＣ１の充電電圧Ｖｃが一定である場合、“（コンデンサＣ１の充電電流）＝（コンデンサＣ１の放電電流）”が成立するため、時刻ｔ３において、Ｌ２ｉ＝−Ｉｐ且つＱ２ｉ＝Ｉｐ、となる。【０００９】
制御回路９１０は、時刻Ｔ４にて電圧Ｑ１ｖがゼロになった後、スイッチング素子Ｑ１に負の電流Ｑ１ｉが流れている期間中に（即ち時刻Ｔ４及びＴ５間の期間中に）、ゲート信号Ｑ１ｇをハイレベルにすることでスイッチング素子Ｑ１のゼロ電圧スイッチングを実現する。時刻Ｔ３以後、電流Ｑ１ｉ及びＬ２ｉは直線的に（Ｖｏ／Ｌ２の傾きで）増加し、電流Ｄ１ｉは直線的に減少し、時刻Ｔ６において、Ｄ１ｉ＝０且つＬ１ｉ＝Ｌ２ｉ＝Ｑ１ｉ、となる。【００１０】
尚、特許文献２には、特許文献１の回路構成の改良を狙った構成が開示されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許５７３６８４２号明細書
【特許文献２】特許第４１１４５３７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図１０の電源回路９０１において、ゼロ電圧スイッチングに利用されるエネルギは“Ｌ２×Ｉｐ２÷２”である。従って、電源回路９０１の入力電圧（Ｖｉｎ）や出力電流が大きく変化してＩｐの値が大きく変化すると、インダクタＬ２の蓄積エネルギが大きく変化し、コンデンサＣ１の充電電圧が一定であるという前提条件が崩れて、ゼロ電圧スイッチングの実現が困難となる（この内容については後にも詳細に説明される）。即ち、電源回路９０１では、幅広い入力電圧及び出力電流の範囲においてゼロ電圧スイッチングを実現することが困難であった。特に、高調波電流規制機能を有するスイッチング電源回路においては、交流電圧を整流した後、平滑することなくスイッチングを行うため、入力電圧が大きく変動する。そのため、ゼロ電圧スイッチングが確実に行われないことによる損失の増加が顕著となる。尚、特許文献２の開示方法にも改良の余地があると考えられる。【００１３】
そこで本発明は、低損失化に寄与するスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る電力入力部からの供給電流の通過をオン／オフする第１スイッチング素子と、前記第１スイッチング素子を介して入力される電力の蓄積及び電力出力部への放出を行う第１インダクタと、前記電力出力部への電流を整流する整流ダイオードと、前記電力出力部における電圧を平滑する平滑用コンデンサと、を備えたスイッチング電源回路において、前記第１スイッチング素子のオン期間に前記電力入力部から前記第１スイッチング素子及び前記第１インダクタに流れる電流の経路に挿入された第２インダクタと、第２スイッチング素子と電圧源とを直列に接続して形成された直列回路と、前記第１スイッチング素子がターンオンする際に前記第１スイッチング素子の両端に加わる電圧及び前記第２スイッチング素子がターンオンする際に前記第２スイッチング素子の両端に加わる電圧が所定値以下となるように、前記第１スイッチング素子のターンオン並びに前記第２スイッチング素子のターンオン及びターンオフを制御する制御回路と、備え、前記直列回路は、前記第２インダクタ及び前記第１スイッチング素子間の接続点と前記電力出力部との間に接続されている、前記接続点と前記電力入力部の負極電位を有する基準電位点との間に接続されている、前記接続点と前記電力入力部との間に接続されている、又は、前記接続点と前記整流ダイオードの端子との間に接続されていることを特徴とする。【００１５】
これにより、スイッチング電源回路の入力電圧及び出力電流の広範囲に亘る変化にも対応して、各スイッチング素子のスイッチング損失を低減させることができる。【００１６】
具体的には例えば、前記制御回路は、前記第２スイッチング素子に流れる電流及び前記第２インダクタに流れる電流の内の少なくとも一方に応じて、前記第２スイッチング素子のターンオフを制御すると良い。【００１７】
また例えば、前記電圧源は、第２電圧源からの交流電圧を整流及び平滑して得られた直流電圧を出力しても良い。【００１８】
この際例えば、前記第２電圧源は第３インダクタから成り、前記第３インダクタの誘起電圧にて前記交流電圧が形成されてもよい。【００１９】
第３インダクタの誘起電圧を利用して電圧源を形成することにより、少ない部品点数で電圧源を形成することができる。【００２０】
また例えば、前記第３インダクタは前記第１インダクタと磁気的に結合していてもよい。【００２１】
これにより、元々必要な第１インダクタを利用して第３インダクタの誘起電圧を得ることができ、部品点数の増大抑制が図られる。【００２２】
また具体的は例えば、前記制御回路は、前記第１スイッチング素子のターンオフから所定時間の経過後に前記第２スイッチング素子をターンオンし、その後、前記第２スイッチング素子に流れる電流及び前記第２インダクタに流れる電流の内の少なくとも一方に応じて前記第２スイッチング素子をターンオフし、前記第２スイッチング素子のターンオフから所定時間の経過後に前記第１スイッチング素子をターンオンし、前記電力出力部の電圧に応じて前記第１スイッチング素子を再びターンオフするタイミングを決定しても良い。【００２３】
また例えば、前記電力入力部は、交流電源と、前記交流電源からの交流電力を整流する整流回路と、該整流によって得られる脈動電圧の電力を蓄積するコンデンサから形成され、前記脈動電圧を当該スイッチング電源回路に入力し、前記制御回路を含む制御部は、前記脈動電圧と、前記電力出力部の電圧と、前記第１スイッチング素子又は前記第１インダクタに流れる電流とに基づいて、前記交流電源に対する当該スイッチング電源回路を含む回路の力率を制御しても良い。【００２４】
これにより、スイッチング損失の低減と力率の改善を実現することが可能となる。
【発明の効果】
【００２５】
本発明によれば、低損失化に寄与するスイッチング電源回路を提供することが可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態に係るスイッチング電源回路の概略全体構成図である。
【図２】本発明の第１実施形態に係るスイッチング電源回路の構成図である。
【図３】本発明の第１実施形態に係るスイッチング電源回路の動作タイミングチャートである。
【図４】本発明の第１実施形態に係るスイッチング電源回路の回路図である。
【図５】本発明の第２実施形態に係るスイッチング電源回路の構成図である。
【図６】本発明の第３実施形態に係るスイッチング電源回路の構成図である。
【図７】本発明の第４実施形態に係るスイッチング電源回路の構成図である。
【図８】本発明の第５実施形態に係るスイッチング電源回路の構成図である。
【図９】本発明の第６実施形態に係るスイッチング電源回路の構成図である。
【図１０】従来のスイッチング電源回路の回路図である。
【図１１】図１０のスイッチング電源回路の動作タイミングチャートである。
【発明を実施するための形態】
【００２７】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、状態量又は部材等を参照する記号又は符号を記すことによって該記号又は符号に対応する情報、信号、物理量、状態量又は部材等の名称を省略又は略記することがある。また、図１０の従来回路と本実施形態の回路との対比を容易にするため、従来回路の説明で用いた記号と同一の記号を本実施形態の説明にも使用するが、本実施形態の説明を解釈する場合には、従来回路の説明文は無視され、本実施形態の記載が優先される。
【００２８】
図１は、本発明の実施形態に係るスイッチング電源回路１の概略全体構成図である。電源回路１は、電力入力部２から供給された電圧Ｖｉｎを有する入力電力をスイッチングによって電圧Ｖｏを有する出力電力に変換し、出力電力を電力出力部３に出力する。電力入力部２及び電力出力部３の内の少なくとも一方が、電源回路１の構成要素に含まれていると考えても良い。電力入力部２は正極及び負極を有し、電力入力部２の負極はグランドに接続されている。グランドは、電力入力部２の負極電位と一致する基準電位を持った基準電位点である。電圧Ｖｉｎ及びＶｏは負の電圧であっても良いが、以下では、電圧Ｖｉｎ及びＶｏは正の電圧であるとする。
【００２９】
＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図２は、第１実施形態に係る電源回路１としてのスイッチング電源回路１Ａの構成図である。第１実施形態において、電力入力部２ａは、電力入力部２の例であり、直流電圧Ｖｉｎを出力する（後述の第２〜第５実施形態においても同様）。電源回路１Ａは、制御回路１０と、電圧源１１と、電流検出部１２と、ダイオード（整流ダイオード）Ｄ１と、コンデンサ（平滑用コンデンサ）Ｃｏと、第１インダクタＬ１及び第２インダクタＬ２と、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２と、を備えている。電源回路１Ａでは昇圧コンバータ方式が採用されているため、Ｖｉｎ＜Ｖｏである（後述される図５、図６、図７及び図９の電源回路１Ｂ、１Ｃ、１Ｄ及び１Ｆにおいても同様）。
【００３０】
第１実施形態において、電力入力部２ａは、グランドを基準として直流電圧Ｖｉｎを自身の正極から出力する（後述の第２〜第５実施形態においても同様）。電力入力部２ａの正極はインダクタＬ１を介してインダクタＬ２の一端に接続され、インダクタＬ２の他端はスイッチング素子Ｑ１を介してグランドに接続されている。インダクタＬ１及びＬ２間の接続点はダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードはコンデンサＣｏの正極に接続されている。コンデンサＣｏの負極はグランドに接続されている。コンデンサＣｏの正極が電力出力部３（図１参照）に相当し、コンデンサＣｏの正極電圧が電力出力部３（図１参照）の電圧Ｖｏに相当する。インダクタＬ２及びスイッチング素子Ｑ１間の接続点と、ダイオードＤ１及びコンデンサＣｏ間の接続点（即ちダイオードＤ１のカソード）との間に、電圧源１１、電流検出部１２及びスイッチング素子Ｑ２の直列回路が接続されている。
【００３１】
スイッチング素子Ｑ１及びＱ２は、Ｎチャンネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field-Effect  Transistor）である。スイッチング素子Ｑ１において、ドレインはインダクタＬ２に接続され、ソースはグランドに接続されている。スイッチング素子Ｑ２において、ドレインはダイオードＤ１のカソードに接続され、ソースは電流検出部１２を介して電圧源１１の負極に接続されている。電圧源１１の正極は、インダクタＬ２及びスイッチング素子Ｑ１間の接続点（従ってスイッチング素子Ｑ１のドレイン）に接続されている。ダイオードＤＱ１及びＤＱ２は、夫々、スイッチング素子Ｑ１及びＱ２の寄生ダイオード（ボディダイオード）である。従って、ダイオードＤＱ１は、スイッチング素子Ｑ１のソースからドレインに向かう方向を順方向としてスイッチング素子Ｑ１のソース及びドレインに並列接続され、ダイオードＤＱ２は、スイッチング素子Ｑ２のソースからドレインに向かう方向を順方向としてスイッチング素子Ｑ２のソース及びドレインに並列接続されている。
【００３２】
電圧源１１は、自身の負極を基準として一定の直流電圧Ｖ１１を自身の正極から出力する定電圧源である。電流検出部１２は、スイッチング素子Ｑ２のドレイン及びソース間に流れる電流Ｑ２ｉを検出する電流センサである。但し、電流検出部１２は、インダクタＬ２に流れる電流Ｌ２ｉを検出するものであっても良い。この場合例えば、電流検出部１２は、インダクタＬ１及びダイオードＤ１間の接続点とインダクタＬ２との間に挿入されても良いし、スイッチング素子Ｑ１及び電圧源１１間の接続点とインダクタＬ２との間に挿入されても良い。或いは、電流検出部１２は電流Ｑ２ｉ及びＬ２ｉの双方を検出しても良い。
【００３３】
制御回路１０は、電流検出部１２の検出電流情報（即ち、電流Ｑ２ｉ又は電流Ｌ２ｉの検出値）と、出力電圧情報とに基づき、スイッチング素子Ｑ１及びＱ２のオン／オフ制御を行う。スイッチング電源回路１Ａには、出力電圧Ｖｏを検出する電圧検出部（不図示）が設けられており、出力電圧情報は出力電圧Ｖｏの検出値を示す情報である（後述の他の実施形態のスイッチング電源回路においても同様）。但し、図２において、出力電圧情報が制御回路１０に与えられている様子の図示は割愛している（後述の図４〜図８においても同様）。制御回路１０は、インダクタＬ１又はスイッチング素子Ｑ１に流れる電流の情報をも更に用いて、スイッチング素子Ｑ１及びＱ２のオン／オフ制御を行っても良い（その情報の利用方法例については第６実施形態にて後述）。
【００３４】
図３は、電源回路１Ａの動作タイムチャートである。図３において、縦軸は電圧又は電流に対応し、横軸は時間に対応している。図３において、波形３１１〜３１９は、夫々、スイッチング素子Ｑ１のゲート信号Ｑ１ｇの電圧波形、スイッチング素子Ｑ２のゲート信号Ｑ２ｇの電圧波形、インダクタＬ１に流れる電流Ｌ１ｉの波形、インダクタＬ２に流れる電流Ｌ２ｉの波形、スイッチング素子Ｑ１に流れる電流（ドレイン電流）Ｑ１ｉの波形、スイッチング素子Ｑ２に流れる電流（ドレイン電流）Ｑ２ｉの波形、ダイオードＤ１に流れる電流Ｄ１ｉの波形、スイッチング素子Ｑ１のドレイン−ソース間電圧（ソース電位を基準としたドレイン電位）Ｑ１ｖの波形、スイッチング素子Ｑ２のドレイン−ソース間電圧（ソース電位を基準としたドレイン電位）Ｑ２ｖの波形である。
【００３５】
スイッチング素子Ｑ１のゲート信号Ｑ１ｇは、スイッチング素子Ｑ１のソース電位を基準としたスイッチング素子Ｑ１のゲート電位を表す（ゲート信号Ｑ２ｇも同様）。制御回路１０は、ハイレベルの電圧信号又はハイレベルよりも低いローレベルの電圧信号をスイッチング素子Ｑ１及びＱ２のゲートに供給する。スイッチング素子Ｑ１のゲートにハイレベルの電圧信号が供給されたとき、スイッチング素子Ｑ１はオンとなり（スイッチング素子Ｑ１のドレイン及びソース間が導通し）、スイッチング素子Ｑ１のゲートにローレベルの電圧信号が供給されたとき、スイッチング素子Ｑ１はオフとなる（スイッチング素子Ｑ１のドレイン及びソース間が遮断される）。スイッチング素子Ｑ２についても同様である。電流Ｌ１ｉにおいて、電力入力部２ａからインダクタＬ１及びＬ２間の接続点に流れる電流の極性を正にとる。電流Ｌ２ｉにおいて、インダクタＬ１及びＬ２間の接続点からインダクタＬ２及びスイッチング素子Ｑ１間の接続点に流れる電流の極性を正にとる。スイッチング素子Ｑ１において、電流Ｑ１ｉは、スイッチング素子Ｑ１のドレイン−ソース間に流れる電流であり、寄生ダイオードＤＱ１に流れる電流成分も含む（スイッチング素子Ｑ２も同様）。電流Ｑ１ｉ及びＱ２ｉにおいて、ドレインからソースに向かう電流の極性を正にとる。
【００３６】
図３を参照して、電源回路１Ａの動作を説明する。尚、時刻ｔ０〜ｔ６の順に時間が進行するものとする。また、以下の数式において、Ｌ１、Ｌ２は、夫々、インダクタＬ１及びＬ２のインダクタンス値を表すものとする。また、スイッチング素子Ｑ１がオンになっている期間、オフになっている期間を、夫々、スイッチング素子Ｑ１のオン期間、オフ期間とも言う（スイッチング素子Ｑ２についても同様）。
【００３７】
まず、ゲート信号Ｑ１ｇがハイレベルとされてスイッチング素子Ｑ１がオンになっている期間（図３の時刻ｔ０以前の期間）には、電力入力部２ａの正極、インダクタＬ１、インダクタＬ２、スイッチング素子Ｑ１及び電力入力部２ａの負極を通過する経路で、スイッチング素子Ｑ１の電流Ｑ１ｉとインダクタＬ１の電流Ｌ１ｉとインダクタＬ２の電流Ｌ２ｉが流れて、電流Ｑ１ｉ、Ｌ１ｉ及びＬ２ｉが直線的に（Ｖｉｎ／（Ｌ１＋Ｌ２）の傾きで）増加していく。スイッチング素子Ｑ１のオン期間中には、スイッチング素子Ｑ２はオフになっており、結果、電流Ｑ２ｉはゼロになっている。
【００３８】
時刻ｔ０において、制御回路１０がゲート信号Ｑ１ｇをハイレベルからローレベルに切り替えてスイッチング素子Ｑ１をターンオフさせる。時刻ｔ０における電流Ｌ１ｉ、Ｌ２ｉ及びＱ１ｉの値をＩｐにて表す（Ｉｐ＞０）。時刻ｔ０において、スイッチング素子Ｑ１がオフされると、スイッチング素子Ｑ１の電流Ｑ１ｉがＩｐからゼロに減少すると共にスイッチング素子Ｑ１のドレイン‐ソース間電圧Ｑ１ｖが増加し、スイッチング素子Ｑ２のソースからドレインに向かって電流Ｑ２ｉが流れ始めてスイッチング素子Ｑ２のドレイン-ソース間電圧Ｑ２ｖが減少する。時刻ｔ０においてスイッチング素子Ｑ１がオフされたときに流れ始める電流Ｑ２ｉの初期値は（−Ｉｐ）である。
【００３９】
時刻ｔ０から上昇した電圧Ｑ１ｖが時刻ｔ１において電圧“Ｖｏ＋Ｖ１１”に達すると、電力入力部２ａの正極、インダクタＬ１、ダイオードＤ１、コンデンサＣｏ及び電力入力部２ａの負極を通過する経路と、インダクタＬ１、インダクタＬ２、電圧源１１、電流検出部１２、スイッチング素子Ｑ２の寄生ダイオードＤＱ２及びコンデンサＣｏを通過する経路とで電流が流れ、結果、電流Ｌ１ｉが直線的に（（Ｖｏ−Ｖｉｎ）／Ｌ１の傾きで）減少すると共に電流Ｌ２ｉが直線的に（−Ｖ１１／Ｌ２の傾きで）に減少し、且つ、電流Ｑ２ｉが直線的に（Ｖ１１／Ｌ２の傾きで）増加すると共に電流Ｄ１ｉ（＝Ｌ１ｉ−Ｌ２ｉ）が直線的に増加し、時刻ｔ２において電流Ｑ２ｉがゼロになる。制御回路１０は、時刻ｔ１及びｔ２間の期間、即ち、スイッチング素子Ｑ２に負の電流Ｑ２ｉが流れている期間中に、ゲート信号Ｑ２ｇをローレベルからハイレベルに切り替えることで（スイッチング素子Ｑ２をターンオンすることで）、スイッチング素子Ｑ２のゼロ電圧スイッチングを実現する。
【００４０】
スイッチング素子Ｑ２において、寄生ダイオードＤＱ２の導通期間中、厳密には、寄生ダイオードＤＱ２の電圧降下分だけソースードレイン間電圧Ｑ２ｖは負の値をとるが、ドレインよりもソース側が高電位になっている状態でのターンオンは一般的にスイッチング損失を発生させない。故に、寄生ダイオードＤＱ２の導通期間中におけるソースードレイン間電圧Ｑ２ｖをゼロとみなし、その期間中におけるスイッチング素子Ｑ２のターンオンをスイッチング素子Ｑ２のゼロ電圧スイッチングと呼ぶ。スイッチング素子Ｑ１についても同様である。
【００４１】
時刻ｔ０以後、“Ｖ１１／Ｌ２”の傾きで（−Ｉｐ）から増加してきた電流Ｑ２ｉは、時刻ｔ２にてゼロになった後も、同一の傾き“Ｖ１１／Ｌ２”で増加し続け、時刻ｔ３において所定閾値Ｉｔｈに達する（Ｉｔｈ＞０）。これに対応して、時刻ｔ０以後、“−Ｖ１１／Ｌ２”の傾きでＩｐから減少してきた電流Ｌ２ｉは、時刻ｔ２にてゼロになった後も、同一の傾き“−Ｖ１１／Ｌ２”で減少し続け、時刻ｔ３において（−Ｉｔｈ）に達する。電流検出部１２は、上述の如く電流Ｑ２ｉ又はＬ２ｉの検出値を制御回路１０に伝達している（図２の回路例では電流Ｑ２ｉの検出値）。制御回路１０は、電流検出部１２の検出値から、電流Ｑ２ｉが所定値Ｉｔｈにまで増加したことを確認すると（或いは、電流Ｌ２ｉが所定値（−Ｉｔｈ）にまで減少したことを確認すると）、ゲート信号Ｑ２ｇをローレベルにすることでスイッチング素子Ｑ２をターンオフさせる。
【００４２】
スイッチング素子Ｑ２のターンオフによって、インダクタＬ２とスイッチング素子Ｑ１の出力容量とスイッチング素子Ｑ２の出力容量とで共振動作が開始され、電圧Ｑ１ｖが減少してゆくと共に電圧Ｑ２ｖが増加してゆき、時刻ｔ４において電圧Ｑ１ｖはゼロになる。また、この共振動作により、時刻ｔ３以後、後述の時刻ｔ５に至るまで、スイッチング素子Ｑ１の寄生ダイオードＤＱ１が導通して負の電流Ｑ１ｉが流れる。尚、スイッチング素子Ｑ１の出力容量とは、スイッチング素子Ｑ１のソース−ドレイン間の静電容量（寄生容量）を指す（スイッチング素子Ｑ２についても同様）。
【００４３】
制御回路１０は、時刻ｔ４にて電圧Ｑ１ｖがゼロになった後、スイッチング素子Ｑ１に負の電流Ｑ１ｉが流れている期間中に（即ち時刻ｔ４及びｔ５間の期間中に）、ゲート信号Ｑ１ｇをローレベルからハイレベルに切り替えることで（スイッチング素子Ｑ１をターンオンすることで）、スイッチング素子Ｑ１のゼロ電圧スイッチングを実現する。時刻ｔ３以後、電流Ｑ１ｉ及びＬ２ｉは直線的に（Ｖｏ／Ｌ２の傾きで）増加し、電流Ｄ１ｉは直線的に減少し、時刻ｔ６において、Ｄ１ｉ＝０且つＬ１ｉ＝Ｌ２ｉ＝Ｑ１ｉ、となる。時刻ｔ６の後、制御回路１０は、出力電圧情報（出力電圧Ｖｏの検出値）に基づいて、スイッチング素子Ｑ１の次回のターンオフタイミングを決定する。
【００４４】
図３の電流Ｑ２ｉの波形３１６の如く、電圧源１１の入力電流と電圧源１１の出力電流は等しくないことも多い。電圧源１１の入力電流とは、スイッチング素子Ｑ１及びインダクタＬ２の接続点から電圧源１１に流れ込む電流を指し、電圧源１１の出力電流とは、電圧源１１からスイッチング素子Ｑ１及びインダクタＬ２の接続点に流れ出す電流を指す。
スイッチング素子Ｑ２に流れる電流Ｑ２ｉが電圧源１１を通過するのであるから、電圧源１１において入力電流と出力電流が等しくないとは、電流Ｑ２ｉにおける負の最大値（−Ｉｐ）と正の最大値（Ｉｔｈ）が等しくないことを意味する。図３の例では、“電圧源１１の入力電流”＜“電圧源１１の出力電流”、即ち、｜Ｉｐ｜＜｜Ｉｔｈ｜、である。
【００４５】
図２の電圧源１１の入力電流を図１０のコンデンサＣ１の充電電流（即ち、図１０におけるＱ２からＣ１に向かう方向の電流）と見立てると共に図２の電圧源１１の出力電流を図１０のコンデンサＣ１の放電電流（即ち、図１０におけるＣ１からＱ２に向かう方向の電流）と見立てたとき、図３の状況（“電圧源１１の入力電流＜電圧源１１の出力電流”の状況）は、図１０の構成における“コンデンサＣ１の充電電流＜コンデンサＣ１の放電電流”の状況に相当し、その状況が図１０の回路に現れたとき、図１０のコンデンサＣ１の電圧Ｖｃが低下する。図１０の回路は、コンデンサＣ１の電圧Ｖｃが一定値に維持されていることを前提としているため、“｜Ｉｐ｜＜｜Ｉｔｈ｜”に対応する不等式“コンデンサＣ１の充電電流＜コンデンサＣ１の放電電流”が成立してコンデンサＣ１の電圧Ｖｃが低下すると、ゼロ電圧スイッチングを達成できない。これに対し、図２の回路では電圧源１１が設けられているため、｜Ｉｐ｜がゼロ電圧スイッチングに必要な所定電圧値Ｉｔｈより小さくても、スイッチング素子Ｑ２のターンオン後、確実にＱ２ｉ（＝−Ｌ２ｉ）をＩｔｈまで上げることができる。即ち、図２の回路では、｜Ｉｐ｜の値に依存せず、確実にゼロ電圧スイッチングを達成可能である。
【００４６】
スイッチング電源回路の入力電圧（Ｖｉｎ）や出力電流の変化に伴ってＩｐの値が変化するが、本実施形態の如くスイッチング電源回路を構成すれば、入力電圧及び出力電流の広範囲に亘る変化にも対応して、確実にスイッチング素子Ｑ１及びＱ２のゼロ電圧スイッチングを実現することができる。
【００４７】
図４に、電圧源１１及び電流検出部１２の具体的回路構成例を含む、電源回路１Ａの回路図を示す。図４の電源回路１Ａでは、電圧源１１が、インダクタＬ１と磁気的に結合したインダクタＬ３と、インダクタＬ３に並列接続された整流平滑回路にて形成されている。該整流平滑回路は、ダイオードＤ２及びコンデンサＣ１から成る。図４の電源回路１Ａでは、電流検出部１２が抵抗Ｒ１にて形成されている。より具体的には、図４の電源回路１Ａにおいて、スイッチング素子Ｑ２のソースが抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端は、コンデンサＣ１の負極とインダクタＬ３の一端に共通接続されている。インダクタＬ３の他端はダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードはコンデンサＣ１の正極に接続されると共にインダクタＬ２及びスイッチング素子Ｑ１のドレイン間の接続点に接続されている。
【００４８】
図４の電源回路１Ａにおいて、スイッチング素子Ｑ１がオン／オフすると、インダクタＬ３には、インダクタＬ１の両端子間電圧の巻数比（インダクタＬ１としてのコイルの巻数に対する、インダクタＬ３としてのコイルの巻数の比）倍の電圧であって、インダクタＬ１の両端子間電圧の極性と同じ極性を持つ電圧が誘起される。第２電圧源とも呼ぶことのできるインダクタＬ３（第３インダクタ）による交流の誘起電圧をダイオードＤ２にて整流し、コンデンサＣ１にて平滑することで、コンデンサＣ１の正極及び負極間電圧を一定電圧（直流電圧Ｖ１１）に保っている（即ち、定電圧源１１を実現している）。この構成によれば、ゼロ電圧スイッチングの実現の際に、コンデンサＣ１の放電電流（図３の時刻ｔ２及びｔ３間のＱ２ｉの総電流量）がコンデンサＣ１の充電電流（図３の時刻ｔ０及びｔ２間のＱ２ｉの総電流量）よりも大きくなっても、インダクタＬ３の誘起電圧の整流平滑により、放電電流から見た充電電流の不足分が補充されるので、コンデンサＣ１の充電電圧は定電圧（Ｖ１１）に維持される。
【００４９】
図４の回路構成では、インダクタの誘起電圧を利用して電圧源１１が形成されるため、少ない部品点数で電圧源１１を形成することができる。尚、図４の回路では、インダクタＬ３をインダクタＬ１と磁気結合させているが、これに限定されず、インダクタＬ３を、インダクタＬ２と磁気結合させても良いし、電源回路１Ａと電気的に接続された他のコンバータ（不図示）のインダクタ又はトランスと磁気結合させても良く、これらによっても同様の効果が得られる。
【００５０】
また、図４の回路では、抵抗Ｒ１の両端間電圧が電流Ｑ２ｉの値に応じた電圧信号として制御回路１０に与えられることで電流Ｑ２ｉの検出が実現される。尚、電流検出部１２を抵抗Ｒ１以外の素子（例えばカレントトランス）を用いて形成しても良い。また、電流検出部１２は、スイッチング素子Ｑ２のドレイン−ソース間電圧Ｑ２ｖを検出することで電流Ｑ２ｉを検出しても良い。この場合、電流検出部１２は、電圧Ｑ２ｖを検出して、検出電圧値と、既知のオン抵抗値（即ち、スイッチング素子Ｑ２がオンのときにおける、スイッチング素子Ｑ２のドレイン−ソース間の抵抗値）とに基づき、電流Ｑ２ｉの値を検出すればよい。電圧Ｑ２ｖに基づく電流Ｑ２ｉの検出はスイッチング素子Ｑ２のオフ期間には利用できないが、スイッチング素子Ｑ２のターンオフタイミング（ｔ３）を決めるために電流検出部１２の検出結果が利用されるため、スイッチング素子Ｑ２のオン期間中のＱ２ｉが分かれば足る。
【００５１】
＜＜第２実施形態＞＞
本発明の第２実施形態を説明する。第２実施形態及び後述の第３〜第７実施形態は、第１実施形態を基礎とする実施形態であり、第２〜第７実施形態において特に述べない事項に関しては、矛盾なき限り、第１実施形態の記載が第２〜第７実施形態にも適用される。
図５は、第２実施形態に係る電源回路１としてのスイッチング電源回路１Ｂの構成図である。電源回路１Ｂは、第１実施形態の電源回路１Ａが有する構成要素と同じ構成要素を有しており、電源回路１Ｂにおける電圧源１１及び電流検出部１２の詳細構成は、第１実施形態で述べた電圧源１１及び電流検出部１２の詳細構成と同じであって良い。
【００５２】
電力入力部２ａ、インダクタＬ１、インダクタＬ２、スイッチング素子Ｑ１、ダイオードＤ１及びコンデンサＣｏの接続関係は、電源回路１Ａ及び１Ｂ間で同じである。但し、図２の電圧回路１Ａでは、スイッチング素子Ｑ２及び電圧源１１の直列回路が、インダクタＬ２及びスイッチング素子Ｑ１の接続点と電力出力部（コンデンサＣｏの正極）との間に接続されているのに対し、図５の電源回路１Ｂでは、その直列回路が、インダクタＬ２及びスイッチング素子Ｑ１の接続点とグランドとの間に接続されている。
【００５３】
より具体的には、図５の電源回路１Ｂにおいて、電圧源１１の負極はグランドに接続され、電圧源１１の正極はスイッチング素子Ｑ２のドレインに接続され、スイッチング素子Ｑ２のソースは電流検出部１２を介してインダクタＬ２及びスイッチング素子Ｑ１のドレイン間の接続点に接続されている。電源回路１Ｂにおいても、電流検出部１２は、電流Ｑ２ｉに代えて或いは電流Ｑ２ｉに加えて電流Ｌ２ｉを検出しても良い。電源回路１Ｂにおいても、電源回路１Ａと同様の方法にてスイッチング素子Ｑ１及びＱ２のゼロ電圧スイッチングを実現できる。
【００５４】
＜＜第３実施形態＞＞
本発明の第３実施形態を説明する。図６は、第３実施形態に係る電源回路１としてのスイッチング電源回路１Ｃの構成図である。電源回路１Ｃは、第１実施形態の電源回路１Ａが有する構成要素と同じ構成要素を有しており、電源回路１Ｃにおける電圧源１１及び電流検出部１２の詳細構成は、第１実施形態で述べた電圧源１１及び電流検出部１２の詳細構成と同じであって良い。
【００５５】
電力入力部２ａ、インダクタＬ１、インダクタＬ２、スイッチング素子Ｑ１、ダイオードＤ１及びコンデンサＣｏの接続関係は、電源回路１Ａ及び１Ｃ間で同じである。但し、図２の電圧回路１Ｃでは、スイッチング素子Ｑ２及び電圧源１１の直列回路が、インダクタＬ２及びスイッチング素子Ｑ１の接続点と電力入力部２ａとの間に接続されている。
【００５６】
より具体的には、図６の電源回路１Ｃにおいて、電圧源１１の負極は電力入力部２ａの正極及びインダクタＬ１間の接続点に接続され、電圧源１１の正極はスイッチング素子Ｑ２のドレインに接続され、スイッチング素子Ｑ２のソースは電流検出部１２を介してインダクタＬ２及びスイッチング素子Ｑ１のドレイン間の接続点に接続されている。電源回路１Ｃにおいても、電流検出部１２は、電流Ｑ２ｉに代えて或いは電流Ｑ２ｉに加えて電流Ｌ２ｉを検出しても良い。電源回路１Ｃにおいても、電源回路１Ａと同様の方法にてスイッチング素子Ｑ１及びＱ２のゼロ電圧スイッチングを実現できる。
【００５７】
＜＜第４実施形態＞＞
本発明の第４実施形態を説明する。第４実施形態では、電圧源１１の具体的構成の変形例を説明する。図７は、第４実施形態に係る電源回路１としてのスイッチング電源回路１Ｄの構成図である。電源回路１Ｄは、図２の電源回路１Ａが有する構成要素と同じ構成要素を有している。但し、電源回路１Ｄにおける電圧源１１の内部構成が、第１実施形態で示したそれ（図４参照）と異なり、電源回路１Ｄの電圧源１１は、一定の直流電圧Ｖ１３を出力する電圧源１３と、コンデンサＣ１及びＣ２と、ダイオードＤ３と、電圧インバータ１４とで形成される。電流検出部１２の具体的構成は第１実施形態と同様であって良い。図７の電源回路１Ｄでは、例として、電圧源１１及びスイッチング素子Ｑ２間に挿入された抵抗Ｒ１にて電流検出部１２を形成している。電圧源１１の詳細構成が異なる点を除けば、電力入力部２ａ、インダクタＬ１、インダクタＬ２、スイッチング素子Ｑ１、ダイオードＤ１、コンデンサＣｏ、電圧源１１、電流検出部１２及びスイッチング素子Ｑ２の接続関係は、電源回路１Ａ及び１Ｄ間で同じである。
【００５８】
電圧インバータ１４は、一対の入力端子及び一対の出力端子を有している。図７の例では、電圧インバータ１４の入力端子は端子１４ａ及び１４ｃから成り、電圧インバータ１４の出力端子は端子１４ｂ及び１４ｃから成る。電圧インバータ１４は、端子１４ｃの電位を基準として端子１４ａ及び１４ｃ間に加わる正の入力電圧を負の出力電圧に変換し、この負の出力電圧を、端子１４ｃの電位を基準として端子１４ｂ及び１４ｃ間に出力する。ダイオードＤ３及びコンデンサＣ２は整流平滑回路を形成している。電圧インバータ１４として、スイッチドキャパシタ方式を採用したデバイスが一般的に知られている。
【００５９】
電源回路１Ｄにおいて、電圧源１３の負極はグランドに接続され、電圧源１３の正極はダイオードＤ３のアノードに接続され、ダイオードＤ３のカソードは端子１４ａに接続され、コンデンサＣ１の正極及び負極は夫々端子１４ｃ及び１４ｂに接続され、端子１４ａ及び１４ｃ間にコンデンサＣ２が接続され、コンデンサＣ１の正極はインダクタＬ２及びスイッチング素子Ｑ１のドレイン間の接続点に接続され、コンデンサＣ１の負極は電流検出部１２を介してスイッチング素子Ｑ２のソースに接続されている。
【００６０】
スイッチング素子Ｑ１がオンすると、電圧源１３、ダイオードＤ３及びコンデンサＣ２を通過する経路で電流が流れ、コンデンサＣ２が電圧Ｖ１３に充電される。スイッチング素子Ｑ１がオフすると、ダイオードＤ３のカソード電位はダイオードＤ３のアノード電位より高電位になるため、ダイオードＤ３はオフとなる。このような動作を伴う回路は一般的にブートストラップ回路と呼ばれている。電圧インバータ１４は、自身への入力電圧、即ちコンデンサＣ２の充電電圧（＝Ｖ１３）を所望の負電圧に変換しコンデンサＣ１の充電電圧を定電圧に維持する。
【００６１】
第４実施形態においても第１実施形態と同様の効果が得られる。図７に示す電圧源１１の回路構成を、上述の第２又は第３実施形態の電圧源１１に適用しても良いし、後述の第５及び第６実施形態の電圧源１１に適用しても良い。
【００６２】
＜＜第５実施形態＞＞
本発明の第５実施形態を説明する。第１〜第４実施形態では、スイッチング電源回路１に昇圧コンバータ方式を採用しているが、スイッチング電源回路１に降圧コンバータ方式を採用しても構わない。図８は、第５実施形態に係る電源回路１としてのスイッチング電源回路１Ｅの構成図である。電源回路１Ｅでは降圧コンバータ方式が採用されているため、Ｖｉｎ＞Ｖｏである。電源回路１Ｅは、第１実施形態の電源回路１Ａが有する構成要素と同じ構成要素を有しており、電源回路１Ｅにおける電圧源１１及び電流検出部１２の詳細構成は、第１又は第４実施形態で述べた電圧源１１及び電流検出部１２の詳細構成と同じであって良い。但し、電源回路１Ｅでは、降圧コンバータ方式の採用に伴い、インダクタＬ２及びスイッチング素子Ｑ１の接続点とダイオードＤ１の端子（ダイオードＤ１、インダクタＬ１及びインダクタＬ２間の接続点）との間に、スイッチング素子Ｑ２及び電圧源１１の直列回路が接続されている。
【００６３】
以下、電源回路１Ｅにおける詳細な部品接続関係を説明する。電力入力部２ａの正極はスイッチング素子Ｑ１のドレインに接続され、電力入力部２ａの負極はグランドに接続されている。スイッチング素子Ｑ１のソースはインダクタＬ２の一端に接続されていると共に電流検出部１２を介してスイッチング素子Ｑ２のドレインに接続されている。インダクタＬ２の他端は、電圧源１１の正極、ダイオードＤ１のカソード及びインダクタＬ１の一端に共通接続され、インダクタＬ１の他端はコンデンサＣｏの正極に接続されている。コンデンサＣｏの負極及びダイオードＤ１のアノードはグランドに接続されている。スイッチング素子Ｑ２のソースは電圧源１１の負極に接続されている。
【００６４】
電源回路１Ｅにおいても、電源回路１Ａと同様の方法にてスイッチング素子Ｑ１及びＱ２のゼロ電圧スイッチングを実現でき、これによって第１実施形態と同様の効果が得られる。
【００６５】
＜＜第６実施形態＞＞
本発明の第６実施形態を説明する。図９は、第６実施形態に係る電源回路１としてのスイッチング電源回路１Ｆの構成図である。電源回路１Ｆは、第１実施形態の電源回路１Ａが有する構成要素と同じ構成要素を有しており、更に電流検出部１５を有している。電源回路１Ｆにおける電圧源１１及び電流検出部１２の詳細構成は、第１又は第４実施形態で述べた電圧源１１及び電流検出部１２の詳細構成と同じであって良い。
【００６６】
インダクタＬ１、インダクタＬ２、スイッチング素子Ｑ１、ダイオードＤ１、コンデンサＣｏ、スイッチング素子Ｑ２、電流検出部１２及び電圧源１１の接続関係は、電源回路１Ａ及び１Ｆ間で同じである。電流検出部１５は、スイッチング素子Ｑ１のドレイン及びソース間に流れる電流Ｑ１ｉを検出する電流センサである。但し、電流検出部１５は、インダクタＬ１に流れる電流Ｌ１ｉを検出するものであっても良い。或いは、電流検出部１５は電流Ｑ１ｉ及びＬ１ｉの双方を検出しても良い。図９の回路例では、スイッチング素子Ｑ１のソースとグランドとの間に電流検出部１５が挿入されている。電流検出部１５の構成は上述の電流検出部１２のそれと同様であって良い。
【００６７】
電源回路１Ｆにおいて電力入力部２（図１参照）は電力入力部２ｂとして形成されている。電力入力部２ｂは、交流電圧Ｖｉｎ＿ａｃを出力する交流電源（例えば商用交流電源）と、交流電圧Ｖｉｎ＿ａｃを全波整流するダイオードブリッジ（整流回路）ＢＤ１と、全波整流によって得られる脈動電圧の電力を蓄積するコンデンサＣ３と、から成る。ダイオードブリッジＢＤ１の全波整流によって得られた脈動電圧がコンデンサＣ３に加わると共に入力電圧Ｖｉｎとして電源回路１Ｆに入力される。コンデンサＣ３の正極はインダクタＬ１を介してインダクタＬ２及びダイオードＤ１間の接続点に接続され、コンデンサＣ３の負極はグランドに接続されている。
【００６８】
電源回路１Ｆの制御回路１０は、符号１６〜２５によって参照される各部位を備え、電流検出部１２の検出電流情報（即ち、電流Ｑ２ｉ又は電流Ｌ２ｉの検出値）と、電流検出部１５の検出電流情報（即ち、電流Ｑ１ｉ又は電流Ｌ１ｉの検出値）と、出力電圧情報と、入力電圧情報とに基づき、スイッチング素子Ｑ１及びＱ２のオン／オフ制御を行うことで、スイッチング素子Ｑ１及びＱ２のゼロ電圧スイッチングに加えて力率改善をも実現する。電源回路１Ｆには、出力電圧Ｖｏを検出する電圧検出部（不図示）、及び、コンデンサＣ３に加わる脈動電圧としての入力電圧Ｖｉｎを検出する電圧検出部（不図示）が設けられている。出力電圧情報及び入力電圧情報は、夫々、出力電圧Ｖｏの検出値を示す情報及び入力電圧Ｖｉｎの検出値を示す情報である。
【００６９】
誤差増幅器１６は、出力電圧Ｖｏ（又は出力電圧Ｖｏを分圧して得た電圧）を所定の基準電圧と比較し、それらの差に比例する電圧信号を出力する。マルチプライヤ１７は、誤差増幅器１６の出力電圧信号と、入力電圧情報である上記脈動電圧を示す電圧信号と乗算し、乗算結果の信号（全波整流電圧波形状の電圧信号）を出力する。比較器１８は、マルチプライヤ１７の出力信号を電流検出部１５の出力信号（即ち、電流Ｑ１ｉ又はＬ１ｉに比例した電圧信号）と比較する。
【００７０】
比較器１８は、電流検出部１５の出力信号がマルチプライヤ１７の出力信号よりも大きい第１状態においてハイレベルの電圧信号を出力し、電流検出部１５の出力信号がマルチプライヤ１７の出力信号よりも小さい第２状態においてローレベルの電圧信号を出力する。比較器１８の出力信号はＲＳ型フリッププロップとして形成されたフリッププロップ２１のリセット端子に入力される。従って、第２状態から第１状態への切り替わり時において、比較器１８からのハイレベルの電圧信号がフリッププロップ２１のリセット端子に入力され、結果、フリッププロップ２１のＱ端子からドライバ２２を介してローレベルの電圧信号がスイッチング素子Ｑ１のゲートに供給されてスイッチング素子Ｑ１がターンオフする。この動作は図３の時刻ｔ０における動作に相当し、この動作によって、インダクタＬ１及びスイッチング素子Ｑ１に流れる電流のピーク値が、入力電圧Ｖｉｎ（上記脈動電圧）に比例した値となる。このことは、交流電源から見て、電源回路１Ｆと電源回路１Ｆの電力出力部に接続される負荷とを含めた全体回路が抵抗負荷あるかのように作用していることと等価である。つまり、制御回路１０は、入力電圧情報、出力電圧情報及び電流検出部１５の検出電流情報に基づき、交流電源（交流電圧Ｖｉｎ＿ａｃによる交流電力）に対する上記全体回路の力率を制御及び改善することができる。
【００７１】
比較器１８からのハイレベルの電圧信号はデッドタイム生成回路２３を介してＲＳ型フリッププロップとして形成されたフリッププロップ２４のセット端子に入力され、フリッププロップ２４のＱ端子からの信号はドライバ２５を介してスイッチング素子Ｑ２のゲートに供給される。故に、スイッチング素子Ｑ１のターンオフから所定のデッドタイムが経過した後に、スイッチング素子Ｑ２のターンンオンが実現される。この動作は、図３の時刻ｔ１及びｔ２間の動作に相当する。
【００７２】
一方、電流検出部１２の出力信号（即ち、電流Ｑ２ｉ又はＬ２ｉに比例した電圧信号）が比較器１９に入力される。比較器１９は、電流検出部１２の出力信号を所定の電流値（Ｉｔｈ）に対応する電圧信号と比較し、電流検出部１２の出力信号にて示される電流値が所定の電流値以上になったとき、ハイレベルの電圧信号をフリップフリップ２４のリセット端子に出力する。結果、フリップフリップ２４のＱ端子からローレベルの電圧信号が出力され、そのローレベルの電圧信号がドライバ２５を介してスイッチング素子Ｑ２のゲートに供給されることでスイッチング素子Ｑ２のターンオフが実現される。この動作は、図３の時刻３の動作に相当する。
【００７３】
また、比較器１９からのハイレベルの電圧信号はデッドタイム生成回路２０を介してフリッププロップ２１のセット端子に入力されている。フリップフロップ２１のＱ端子からの出力信号はドライバ２２を介してスイッチング素子Ｑ１のゲートに供給されるため、スイッチング素子Ｑ２のターンオフから所定のデッドタイムが経過した後にスイッチング素子Ｑ１のターンオンが実現される。この動作は、図３の時刻ｔ４及びｔ５間の動作に相当する。
【００７４】
上述の如く、電源回路１Ｆでは、第１実施形態で述べた効果を実現できると共に、力率改善をも実現することができる。即ち、力率改善回路を有するスイッチング電源回路においても、入力電圧及び出力電流の広範囲に亘る変化にも対応して、確実にスイッチング素子Ｑ１及びＱ２のゼロ電圧スイッチングを実現することができる。尚、図９では、第１実施形態の回路構成に対して力率改善機能を有する第６実施形態の制御回路１０を適用しているが、第６実施形態を第２〜第５実施形態の何れかに適用しても良い（即ち、図９の制御回路１０を、第２〜第５実施形態の電源回路１Ｂ〜１Ｅの何れかの制御回路１０として用いても良い）。
【００７５】
＜＜第７実施形態＞＞
本発明の第７実施形態を説明する。第７実施形態では、第１〜第６実施形態の全部に共通する事項又は第１〜第６実施形態の一部に関連する事項を説明する。第７実施形態で述べるスイッチング電源回路１及び制御回路１０とは、スイッチング電源回路１Ａ〜１Ｆの任意の何れか及びスイッチング電源回路１Ａ〜１Ｆの任意の何れかの制御回路１０を指す。
【００７６】
スイッチング電源回路１において、スイッチング素子Ｑ１は、電力入力部２（２ａ、２ｂ）からの供給電流の通過をオン／オフし、インダクタＬ１は、スイッチング素子Ｑ１を介して電力入力部２（２ａ、２ｂ）から自身に入力される電力の蓄積と、その蓄積した電力の電力出力部３への放出を行い、ダイオードＤ１（整流ダイオード）は、電力出力部３へ向かう電流の整流を行い、コンデンサＣｏ（平滑用コンデンサ）は、電力出力部３における電圧（Ｖｏ）を平滑し、インダクタＬ２は、スイッチング素子Ｑ１のオン期間に電力入力部２（２ａ、２ｂ）からスイッチング素子Ｑ１及びインダクタＬ１に流れる電流の経路に挿入され、制御回路１０は、スイッチング素子Ｑ２及び電圧源１１の直列回路を利用して、スイッチング素子Ｑ１のターンオン時にスイッチング素子Ｑ１の両端に加わる電圧Ｑ１ｖ及びスイッチング素子Ｑ２のターンオン時にスイッチング素子Ｑ２の両端に加わる電圧Ｑ２ｖが共に所定値ＶＲＥＦ以下となるように、スイッチング素子Ｑ１のターンオン並びにスイッチング素子Ｑ２のターンオン及びターンオフのタイミングを決定及び制御する。
【００７７】
電圧Ｑ１ｖ及びＱ２ｖが所定値ＶＲＥＦ以下とは、電圧Ｑ１ｖ及びＱ２ｖの絶対値が所定値ＶＲＥＦ以下であることを指し、ＶＲＥＦ≧０である。寄生ダイオードＤＱ１、ＤＱ２の導通時における電圧Ｑ１ｖ、Ｑ２ｖをゼロとみなしたならば所定値ＶＲＥＦはゼロであっても良い。寄生ダイオードＤＱ１の導通時にスイッチング素子Ｑ１をターンオンさせることは、スイッチング素子Ｑ１のターンオン時の電圧Ｑ１ｖが所定値ＶＲＥＦ以下であることに属し、寄生ダイオードＤＱ２の導通時にスイッチング素子Ｑ２をターンオンさせることは、スイッチング素子Ｑ２のターンオン時の電圧Ｑ２ｖが所定値ＶＲＥＦ以下であることに属する。
【００７８】
制御回路１０は、電流Ｑ２ｉ又はＬ２ｉに応じてスイッチング素子Ｑ２のターンオフのタイミングを決定及び制御することができるが、制御回路１０は、電流Ｑ２ｉ及びＬ２ｉの双方に応じてスイッチング素子Ｑ２のターンオフのタイミングの決定及び制御を行っても良い。それらの双方を参照する場合でも、制御回路１０は、結局、図３に示す如く、電流Ｑ２ｉが増加してきて閾値Ｉｔｈに達したとき、或いは、電流Ｌ２ｉが減少してきて閾値（−Ｉｔｈ）に達したときに、スイッチング素子Ｑ２のターンオフを行う。
【００７９】
ゼロ電圧スイッチングを実現するために、制御回路１０は、スイッチング素子Ｑ１をターンオフした時刻（ｔ０）から所定時間が経過した時刻においてスイッチング素子Ｑ２をターンオンする。スイッチング素子Ｑ２をターンオンするタイミングにおいて寄生ダイオードＤＱ２が導通しているように、電源回路１の回路特性に応じて、その所定時間の長さを予め設定しておけば良い。その後、電流Ｑ２ｉ又はＬ２ｉが所定閾値（Ｉｔｈ、又は、−Ｉｔｈ）に達したとき、制御回路１０は、スイッチング素子Ｑ２をターンオフし、スイッチング素子Ｑ２をターンオフした時刻（ｔ３）から所定時間が経過した時刻においてスイッチング素子Ｑ１をターンオンする。スイッチング素子Ｑ１をターンオンするタイミングにおいて寄生ダイオードＤＱ１が導通しているように、電源回路１の回路特性に応じて、その所定時間の長さを予め設定しておけば良い。そして、制御回路１０は、出力電圧情報（出力電圧Ｖｏの検出値）に基づいて、スイッチング素子Ｑ１を再びターンオフするタイミングを決定する。故に、制御回路１０は、出力電圧情報に基づいて、スイッチング素子Ｑ１のオンオフの繰り返し周波数（即ち、スイッチング素子Ｑ１のスイッチング周波数）及びデューティ比を制御することになる。
【００８０】
＜＜変形等＞＞
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。上述の実施形態に適用可能な注釈事項として、以下に、注釈１及び注釈２を記す。各注釈に記載した内容は、矛盾なき限り、任意に組み合わせることが可能である。
【００８１】
［注釈１］
上述した回路例では、スイッチング素子Ｑ１及びＱ２がＮチャンネル型のＭＯＳＦＥＴとして形成されているが、スイッチング電源回路１（１Ａ〜１Ｆ）において、スイッチング素子Ｑ１及びＱ２をＰチャンネル型のＭＯＳＦＥＴとして形成するようにしても良いし、ＭＯＳＦＥＴに分類されない半導体スイッチング素子（接合型電界効果トランジスタ、バイポーラトランジスタなど）にてスイッチング素子Ｑ１及びＱ２を形成しても良い。
【００８２】
［注釈２］
この際、スイッチング素子Ｑ１及びＱ２の形成によりダイオードＤＱ１及びＤＱ２が寄生ダイオードとして付随形成されないのであれば、ダイオードＤＱ１及びＤＱ２を別個の部品としてスイッチング電源回路１（１Ａ〜１Ｆ）に設ければ良い。また、スイッチング素子Ｑ１及びＱ２の形成によって寄生ダイオードが付随形成された場合においても、ダイオードＤＱ１及びＤＱ２を別個の部品としてスイッチング電源回路１（１Ａ〜１Ｆ）に設けるようにしても良い。
【符号の説明】
【００８３】
１、１Ａ〜１Ｆ  スイッチング電源回路  
２、２ａ、２ｂ  電力入力部
３  電力出力部
１０  制御回路
１１  電圧源
１２、１５  電流検出部
Ｑ１、Ｑ２  スイッチング素子
Ｌ１、Ｌ２  インダクタ
【図１】
2013190914.tif 000003
【図２】
2013190914.tif 000004
【図３】
2013190914.tif 000005
【図４】
2013190914.tif 000006
【図５】
2013190914.tif 000007
【図６】
2013190914.tif 000008
【図７】
2013190914.tif 000009
【図８】
2013190914.tif 000010
【図９】
2013190914.tif 000011
【図１０】
2013190914.tif 000012
【図１１】
2013190914.tif 000013
【手続補正書】
【提出日】平成25年7月29日(2013.7.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電力入力部からの供給電流の通過をオン／オフする第１スイッチング素子と、前記第１スイッチング素子を介して入力される電力の蓄積及び電力出力部への放出を行う第１インダクタと、前記電力出力部への電流を整流する整流ダイオードと、前記電力出力部における電圧を平滑する平滑用コンデンサと、を備えたスイッチング電源回路において、
前記第１スイッチング素子のオン期間に前記電力入力部から前記第１スイッチング素子及び前記第１インダクタに流れる電流の経路に挿入された第２インダクタと、
第２スイッチング素子と電圧源とを直列に接続して形成された直列回路と、
前記第１スイッチング素子がターンオンする際に前記第１スイッチング素子の両端に加わる電圧及び前記第２スイッチング素子がターンオンする際に前記第２スイッチング素子の両端に加わる電圧が所定値以下となるように、前記第１スイッチング素子のターンオン並びに前記第２スイッチング素子のターンオン及びターンオフを制御する制御回路と、備え、
前記直列回路は、
前記第２インダクタ及び前記第１スイッチング素子間の接続点と前記電力出力部との間に接続されている、
前記接続点と前記電力入力部の負極電位を有する基準電位点との間に接続されている、
前記接続点と前記電力入力部との間に接続されている、又は、
前記接続点と前記整流ダイオードの端子との間に接続され、
前記制御回路は、前記電力出力部における電圧に依存することなく、前記第２スイッチング素子に流れる電流及び前記第２インダクタに流れる電流の内の少なくとも一方に応じて、前記第２スイッチング素子のターンオフを制御する
ことを特徴とするスイッチング電源回路
【請求項２】
前記電圧源は、第２電圧源からの交流電圧を整流及び平滑して得られた直流電圧を出力する
ことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記第２電圧源は第３インダクタから成り、前記第３インダクタの誘起電圧にて前記交流電圧が形成される
ことを特徴とする請求項２に記載のスイッチング電源回路。
【請求項４】
前記第３インダクタは前記第１インダクタと磁気的に結合している
ことを特徴とする請求項３に記載のスイッチング電源回路。
【請求項５】
前記制御回路は、前記第１スイッチング素子のターンオフから所定時間の経過後に前記第２スイッチング素子をターンオンし、その後、前記第２スイッチング素子に流れる電流及び前記第２インダクタに流れる電流の内の少なくとも一方に応じて前記第２スイッチング素子をターンオフし、前記第２スイッチング素子のターンオフから所定時間の経過後に前記第１スイッチング素子をターンオンし、前記電力出力部の電圧に応じて前記第１スイッチング素子を再びターンオフするタイミングを決定する
ことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項６】
前記電力入力部は、交流電源と、前記交流電源からの交流電力を整流する整流回路と、該整流によって得られる脈動電圧の電力を蓄積するコンデンサから形成され、前記脈動電圧を当該スイッチング電源回路に入力し、
前記制御回路を含む制御部は、前記脈動電圧と、前記電力出力部の電圧と、前記第１スイッチング素子又は前記第１インダクタに流れる電流とに基づいて、前記交流電源に対する当該スイッチング電源回路を含む回路の力率を制御する
ことを特徴とする請求項１に記載のスイッチング電源回路。
【手続補正書】
【提出日】平成26年10月9日(2014.10.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電力入力部からの供給電流の通過をオン／オフする第１スイッチング素子と、前記第１スイッチング素子を介して入力される電力の蓄積及び電力出力部への放出を行う第１インダクタと、前記電力出力部への電流を整流する整流ダイオードと、前記電力出力部における電圧を平滑する平滑用コンデンサと、を備えたスイッチング電源回路において、
前記第１スイッチング素子のオン期間に前記電力入力部から前記第１スイッチング素子及び前記第１インダクタに流れる電流の経路に挿入された第２インダクタと、
第２スイッチング素子と電圧源とを直列に接続して形成された直列回路と、
前記第２スイッチング素子に流れる電流又は前記第２インダクタに流れる電流を検出する電流検出部と、
前記第１スイッチング素子がターンオンする際に前記第１スイッチング素子の両端に加わる電圧及び前記第２スイッチング素子がターンオンする際に前記第２スイッチング素子の両端に加わる電圧が所定値以下となるように、前記第１スイッチング素子のターンオン並びに前記第２スイッチング素子のターンオン及びターンオフを制御する制御回路と、備え、
前記直列回路は、
前記第２インダクタ及び前記第１スイッチング素子間の接続点と前記電力出力部との間に接続されている、
前記接続点と前記電力入力部の負極電位を有する基準電位点との間に接続されている、
前記接続点と前記電力入力部との間に接続されている、又は、
前記接続点と前記整流ダイオードの端子との間に接続され、
前記制御回路は、
前記第１スイッチング素子のターンオフから所定時間の経過後に前記第２スイッチング素子をターンオンし、その後、前記電流検出部の検出電流値が所定の閾値に達したタイミングで前記第２スイッチング素子をターンオフし、前記タイミングから所定時間の経過後に前記第１スイッチング素子をターンオンする
ことを特徴とするスイッチング電源回路。
【請求項２】
前記電圧源は、第２電圧源からの交流電圧を整流及び平滑して得られた直流電圧を出力する
ことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記第２電圧源は第３インダクタから成り、前記第３インダクタの誘起電圧にて前記交流電圧が形成される
ことを特徴とする請求項２に記載のスイッチング電源回路。
【請求項４】
前記第３インダクタは前記第１インダクタと磁気的に結合している
ことを特徴とする請求項３に記載のスイッチング電源回路。
【請求項５】
前記制御回路は、前記第１スイッチング素子のターンオフを経て前記第１スイッチング素子をターンオンした後、前記電力出力部の電圧に応じて前記第１スイッチング素子を再びターンオフするタイミングを決定する
ことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項６】
前記電力入力部は、交流電源と、前記交流電源からの交流電力を整流する整流回路と、該整流によって得られる脈動電圧の電力を蓄積するコンデンサから形成され、前記脈動電圧を当該スイッチング電源回路に入力し、
前記制御回路を含む制御部は、前記脈動電圧と、前記電力出力部の電圧と、前記第１スイッチング素子又は前記第１インダクタに流れる電流とに基づいて、前記交流電源に対する当該スイッチング電源回路を含む回路の力率を制御する
ことを特徴とする請求項１に記載のスイッチング電源回路。
【国際調査報告】
2013190914.tif 000014
2013190914.tif 000015