(57)【要約】  本技術は、オーバーフロー構造を有する画素を実用化することができるようにする固体撮像装置、駆動方法、および電子機器に関する。低駆動能力トランジスタは、オーバーフロー構造を有する画素の転送トランジスタのゲート電極に入力する転送パルスを発生する。高駆動能力トランジスタは、低駆動能力トランジスタと並列に接続され、転送パルスを発生する。駆動回路は、低駆動能力トランジスタを駆動させた後、低駆動能力トランジスタを停止させ、高駆動能力トランジスタを駆動させる。本技術は、例えば、CMOSイメージセンサに適用することができる。
2014007107.tif 000002
【特許請求の範囲】
【請求項１】
オーバーフロー構造を有する画素の転送トランジスタのゲート電極に入力する信号を発生する低駆動能力トランジスタと、
前記低駆動能力トランジスタと並列に接続され、前記ゲート電極に入力する信号を発生する高駆動能力トランジスタと、
前記低駆動能力トランジスタを駆動させた後、前記低駆動能力トランジスタを停止させ、前記高駆動能力トランジスタを駆動させる駆動部と
を備える固体撮像装置。
【請求項２】
オーバーフロー構造を有する画素の転送トランジスタのゲート電極に入力する信号を発生する低駆動能力トランジスタと、
前記低駆動能力トランジスタと並列に接続され、前記ゲート電極に入力する信号を発生する高駆動能力トランジスタと
を備える固体撮像装置が、
前記低駆動能力トランジスタを駆動させた後、前記低駆動能力トランジスタを停止させ、前記高駆動能力トランジスタを駆動させる駆動ステップ
を含む駆動方法。
【請求項３】
オーバーフロー構造を有する画素と、
前記画素の転送トランジスタのゲート電極に入力する信号を発生する低駆動能力トランジスタと、
前記低駆動能力トランジスタと並列に接続され、前記ゲート電極に入力する信号を発生する高駆動能力トランジスタと、
前記低駆動能力トランジスタを駆動させた後、前記低駆動能力トランジスタを停止させ、前記高駆動能力トランジスタを駆動させる駆動部と、
前記画素により生成される電気信号に対応する画像データを出力する出力部と
を備える電子機器。
【請求項４】
オーバーフロー構造を有する画素の転送トランジスタのゲート電極に入力する第１の電位の信号を発生する第１のトランジスタと、
前記第１のトランジスタと並列に接続され、前記ゲート電極に入力する前記第１の電位より高い第２の電位の信号を発生する第２のトランジスタと、
前記第１のトランジスタを駆動させた後、前記第１のトランジスタを停止させ、前記第２のトランジスタを駆動させる駆動部と
を備える固体撮像装置。
【請求項５】
前記第１の電位は、前記第２の電位の半分である
請求項４に記載の固体撮像装置。
【請求項６】
前記駆動部は、前記第１のトランジスタを停止させた後、所定の期間後に前記第２のトランジスタを駆動させる
請求項４に記載の固体撮像装置。
【請求項７】
オーバーフロー構造を有する画素の転送トランジスタのゲート電極に入力する第１の電位の信号を発生する第１のトランジスタと、
前記第１のトランジスタと並列に接続され、前記ゲート電極に入力する前記第１の電位より高い第２の電位の信号を発生する第２のトランジスタと
を備える
固体撮像装置が、
前記第１のトランジスタを駆動させた後、前記第１のトランジスタを停止させ、前記第２のトランジスタを駆動させる駆動ステップ
を含む駆動方法。
【請求項８】
オーバーフロー構造を有する画素と、
前記画素の転送トランジスタのゲート電極に入力する第１の電位の信号を発生する第１のトランジスタと、
前記第１のトランジスタと並列に接続され、前記ゲート電極に入力する前記第１の電位より高い第２の電位の信号を発生する第２のトランジスタと、
前記第１のトランジスタを駆動させた後、前記第１のトランジスタを停止させ、前記第２のトランジスタを駆動させる駆動部と、
前記画素により生成される電気信号に対応する画像データを出力する出力部と
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置、駆動方法、および電子機器に関し、特に、オーバーフロー構造を有する画素を実用化することができるようにした固体撮像装置、駆動方法、および電子機器に関する。
【背景技術】
【０００２】
固体撮像装置として、CMOS（Complementary Metal-Oxide Semiconductor）集積回路と同様のプロセスで製造できるCMOS型固体撮像装置（以下、CMOSイメージセンサという）が知られている。【０００３】
CMOSイメージセンサは、CMOSプロセスに付随した微細化技術により、画素ごとに増幅機能を持つアクティブ型の構造を容易に作成することができることを特徴とする。また、CMOSイメージセンサは、画素アレイ部を駆動する駆動回路や画素アレイ部の各画素から出力される信号を処理する信号処理回路などの周辺回路を、画素アレイ部と同一のチップ（基板）上に集積できることを特徴とする。このような特徴を有することにより、CMOSイメージセンサは注目され、CMOSイメージセンサに関して多くの研究や開発がなされている。【０００４】
その結果、近年、同一の画素の縦方向に青色と赤色のそれぞれの波長の光を光電変換する光電変換部が設けられ、緑色の光電変換部は有機光電変換膜を有する固体撮像装置が提案されている（例えば、特許文献１参照）。【０００５】
この固体撮像装置では、緑色の光電変換部は、有機光電変換膜で光電変換された信号電荷をシリコン（Ｓｉ）基板上に形成された高濃度Ｎ型拡散層に伝達するコンタクト部を有する。そして、光量に応じて信号電荷がＰ型不純物領域の電位障壁をオーバーフローして乗り越え、Ｎ型の蓄積部で蓄積される。蓄積部に蓄積された信号電荷は、転送トランジスタによりフローティングディフージョン（ＦＤ）に転送される。【０００６】
このように信号電荷をオーバーフローさせて蓄積部に供給する構造は、オーバーフロー構造と呼ばれる。なお、ここでは、信号電荷のキャリアは電子であるものとして説明したが、ホールの場合も極性が入れ替わること以外電子の場合と同様である。【０００７】
オーバーフロー構造を有するCMOSイメージセンサにおいても、オーバーフロー構造を有しない一般的なCMOSイメージセンサと同様に、垂直駆動回路のトランジスタにより、各色の画素の転送トランジスタのゲート電極に対して所定の電位の信号が印加される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−１３８９２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、オーバーフロー構造を有する画素を備えるCMOSイメージセンサでは、実用化に向けて工夫が必要であった。【００１０】
本技術は、このような状況に鑑みてなされたものであり、オーバーフロー構造を有する画素を実用化することができるようにするものである。
【課題を解決するための手段】
【００１１】
本技術の第１の側面の固体撮像装置は、オーバーフロー構造を有する画素の転送トランジスタのゲート電極に入力する信号を発生する低駆動能力トランジスタと、前記低駆動能力トランジスタと並列に接続され、前記ゲート電極に入力する信号を発生する高駆動能力トランジスタと、前記低駆動能力トランジスタを駆動させた後、前記低駆動能力トランジスタを停止させ、前記高駆動能力トランジスタを駆動させる駆動部とを備える固体撮像装置である。【００１２】
本技術の第１の側面の駆動方法は、本技術の第１の側面の固体撮像装置に対応する。【００１３】
本技術の第１の側面においては、オーバーフロー構造を有する画素の転送トランジスタのゲート電極に入力する信号を発生する低駆動能力トランジスタが駆動された後、前記低駆動能力トランジスタが停止され、前記低駆動能力トランジスタと並列に接続され、前記ゲート電極に入力する信号を発生する高駆動能力トランジスタが駆動される。【００１４】
本技術の第２の側面の電子機器は、オーバーフロー構造を有する画素と、前記画素の転送トランジスタのゲート電極に入力する信号を発生する低駆動能力トランジスタと、前記低駆動能力トランジスタと並列に接続され、前記ゲート電極に入力する信号を発生する高駆動能力トランジスタと、前記低駆動能力トランジスタを駆動させた後、前記低駆動能力トランジスタを停止させ、前記高駆動能力トランジスタを駆動させる駆動部と、前記画素により生成される電気信号に対応する画像データを出力する出力部とを備える電子機器である。【００１５】
本技術の第２の側面においては、オーバーフロー構造を有する画素と、前記画素の転送トランジスタのゲート電極に入力する信号を発生する低駆動能力トランジスタと、前記低駆動能力トランジスタと並列に接続され、前記ゲート電極に入力する信号を発生する高駆動能力トランジスタとが備えられ、前記低駆動能力トランジスタが駆動された後、前記低駆動能力トランジスタが停止されて、前記高駆動能力トランジスタが駆動され、前記画素により生成される電気信号に対応する画像データが出力される。【００１６】
本技術の第３の側面の固体撮像装置は、オーバーフロー構造を有する画素の転送トランジスタのゲート電極に入力する第１の電位の信号を発生する第１のトランジスタと、前記第１のトランジスタと並列に接続され、前記ゲート電極に入力する前記第１の電位より高い第２の電位の信号を発生する第２のトランジスタと、前記第１のトランジスタを駆動させた後、前記第１のトランジスタを停止させ、前記第２のトランジスタを駆動させる駆動部とを備える固体撮像装置である。【００１７】
本技術の第３の側面においては、オーバーフロー構造を有する画素の転送トランジスタのゲート電極に入力する第１の電位の信号を発生する第１のトランジスタが駆動された後、前記第１のトランジスタが停止され、前記第１のトランジスタと並列に接続され、前記ゲート電極に入力する前記第１の電位より高い第２の電位の信号を発生する第２のトランジスタが駆動される。【００１８】
本技術の第４の側面の電子機器は、オーバーフロー構造を有する画素と、前記画素の転送トランジスタのゲート電極に入力する第１の電位の信号を発生する第１のトランジスタと、前記第１のトランジスタと並列に接続され、前記ゲート電極に入力する前記第１の電位より高い第２の電位の信号を発生する第２のトランジスタと、前記第１のトランジスタを駆動させた後、前記第１のトランジスタを停止させ、前記第２のトランジスタを駆動させる駆動部と、前記画素により生成される電気信号に対応する画像データを出力する出力部とを備える電子機器である。【００１９】
本技術の第４の側面においては、オーバーフロー構造を有する画素と、前記画素の転送トランジスタのゲート電極に入力する第１の電位の信号を発生する第１のトランジスタと、前記第１のトランジスタと並列に接続され、前記ゲート電極に入力する前記第１の電位より高い第２の電位の信号を発生する第２のトランジスタとが備えられ、前記第１のトランジスタが駆動された後、前記第１のトランジスタが停止されて、前記第２のトランジスタが駆動され、前記画素により生成される電気信号に対応する画像データが出力される。
【発明の効果】
【００２０】
本技術によれば、オーバーフロー構造を有する画素を実用化することができる。
【図面の簡単な説明】
【００２１】
【図１】本技術を適用した電子機器の一実施の形態の構成例を示すブロック図である。
【図２】図１のイメージセンサの構成例を示す図である。
【図３】図２の画素の回路構成例を示す図である。
【図４】画素の概略を示す断面図である。
【図５】転送パルスの一例を示すタイミングチャートである。
【図６】縦型転送路のポテンシャルエネルギーを示す図である。
【図７】転送パルス発生回路の第１の構成例を示す回路図である。
【図８】転送パルスの第１の例を示すタイミングチャートである。
【図９】転送パルス発生回路の第２の構成例を示す回路図である。
【図１０】転送パルスの第２の例を示すタイミングチャートである。
【発明を実施するための形態】
【００２２】
＜一実施の形態＞
［電子機器の一実施の形態の構成例］
図１は、本技術を適用した電子機器の一実施の形態の構成例を示すブロック図である。
【００２３】
電子機器１０は、光学ブロック１１、イメージセンサ１２、カメラ信号処理部１３、画像データ処理部１４、表示部１５、外部インタフェース（I/F）部１６、メモリ部１７、メディアドライブ１８、OSD（On Screen Display）部１９、および制御部２０を備える。また、制御部２０には、ユーザインタフェース(I/F)部２１が接続されている。
【００２４】
さらに、画像データ処理部１４や外部インタフェース部１６、メモリ部１７、メディアドライブ１８、OSD部１９、制御部２０等は、バス２２を介して互いに接続されている。電子機器１０は、被写体を撮像し、その結果得られる画像を表示部１５に表示させたり、画像データをメディアドライブ１８に記録させたりする。
【００２５】
具体的には、電子機器１０の光学ブロック１１は、フォーカスレンズや絞り機構等により構成される。光学ブロック１１は、被写体の光学像をイメージセンサ１２の受光面に結像させる。
【００２６】
イメージセンサ１２は、CMOSイメージセンサやMOS（Metal-Oxide Semiconductor）型の固体撮像装置などにより構成される。イメージセンサ１２は、光学ブロック１１からの光を受光し、受光により得られる光学像を光電変換して、電気信号を生成する。イメージセンサ１２は、生成された電気信号をカメラ信号処理部１３に供給する。
【００２７】
カメラ信号処理部１３は、イメージセンサ１２から供給された電気信号に対してニー補正やガンマ補正、色補正等の種々のカメラ信号処理を行う。カメラ信号処理部１３は、出力部として機能し、カメラ信号処理の結果得られる画像データを、画像データ処理部１４に出力する。
【００２８】
画像データ処理部１４は、カメラ信号処理部１３から供給された画像データの符号化処理を行う。画像データ処理部１４は、符号化処理を行うことにより生成された符号化データを外部インタフェース部１６やメディアドライブ１８に供給する。また、画像データ処理部１４は、外部インタフェース部１６やメディアドライブ１８から供給された符号化データの復号化処理を行う。
【００２９】
画像データ処理部１４は、復号化処理を行うことにより生成された画像データを表示部１５に供給する。また、画像データ処理部１４は、カメラ信号処理部１３から供給された画像データを表示部１５に供給する処理や、OSD部１９から取得した表示用データを、画像データに重畳させて表示部１５に供給する。
【００３０】
表示部１５は、画像データ処理部１４から供給される、画像データ、または、表示用データが重畳された画像データに対応する画像を表示する。
【００３１】
外部インタフェース部１６は、例えば、USB（Universal Serial Bus）入出力端子などで構成され、画像の印刷を行う場合に、プリンタと接続される。また、外部インタフェース部１６には、必要に応じてドライブが接続され、磁気ディスク、光ディスク等のリムーバブルメディアが適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて、メモリ部１７にインストールされる。さらに、外部インタフェース部１６は、LAN（Local Area Network）やインターネット等の所定のネットワークに接続されるネットワークインタフェースを有する。
【００３２】
メモリ部１７は、制御部２０により実行されるプログラムや制御部２０が処理を行う上で必要な各種のデータ等を記憶する。メモリ部１７に記憶されているプログラムは、電子機器１０の起動時などの所定タイミングで制御部２０により読み出されて実行される。
【００３３】
メディアドライブ１８には、記録メディアが装着され、メディアドライブ１８は、記録メディアを駆動し、画像データ処理部１４から供給される画像データを記録する。メディアドライブ１８で駆動される記録メディアとしては、例えば、磁気ディスク、光磁気ディスク、光ディスク、または半導体メモリ等の、読み書き可能な任意のリムーバブルメディアが用いられる。
【００３４】
また、記録メディアは、リムーバブルメディアとしての種類も任意であり、テープデバイスであってもよいし、ディスクであってもよいし、メモリカードであってもよい。もちろん、非接触IC（Integrated Circuit）カード等であってもよい。また、メディアドライブ１８と記録メディアを一体化し、例えば、内蔵型ハードディスクドライブやＳＳＤ（Solid State Drive）等のように、非可搬性の記憶媒体により構成されるようにしてもよい。
【００３５】
OSD部１９は、記号、文字、または図形からなるメニュー画面やアイコンなどの表示用データを生成して画像データ処理部１４に出力する。
【００３６】
制御部２０は、ＣＰＵ（Central Processing Unit）等を用いて構成されている。制御部２０は、プログラムを実行することで、電子機器１０がユーザ操作に応じた動作となるように各部を制御する。
【００３７】
具体的には、制御部２０は、例えば、ユーザインタフェース部２１からの指示にしたがって、メディアドライブ１８から符号化データを読み出し、それを外部インタフェース部１６から、ネットワークを介して接続される他の装置に供給させることができる。また、制御部２０は、ネットワークを介して他の装置から供給される符号化データや画像データを、外部インタフェース部１６を介して取得し、それを画像データ処理部１４に供給したりすることができる。
【００３８】
ユーザインタフェース部２１は、ユーザからの操作を受け、その操作に対応する指示を制御部２０に供給する。
【００３９】
［イメージセンサの構成例］
図２は、図１のイメージセンサ１２の構成例を示す図である。
【００４０】
図２のイメージセンサ１２は、光電変換素子を含む画素３１が行列状（マトリックス状）に２次元配置されてなる画素アレイ部３２、垂直駆動回路３３、カラム処理部３４、水平駆動回路３５、水平信号線３６、出力回路３７、およびタイミング制御回路３８により構成される。これらは、全て同一のシリコンからなる半導体基板３９上に集積される。
【００４１】
画素アレイ部３２には、画素３１がｍ行ｎ列分（ｍ，ｎは１以上の整数）だけ２次元配置される。また、このｍ行ｎ列の画素３１に対して行ごとに行制御線（図示せず）が配線され、列ごとに垂直信号線３１Ａが配線される。なお、図２では、図面を簡略化するため、１０行１２列分の画素３１だけを図示する。
【００４２】
画素３１は、被写体からの光を受光し、受光により得られる光学像を光電変換して電気信号を生成する。画素３１は、垂直駆動回路３３から行制御線を介して供給される選択パルスに応じて、生成された電気信号をカラム処理部３４に供給する。
【００４３】
垂直駆動回路３３は、シフトレジスタなどによって構成される。垂直駆動回路３３は、タイミング制御回路３８から供給されるクロック信号や制御信号に基づいて、画素アレイ部３２の各画素３１を行単位で順次選択し、選択された行の各画素３１に対して行制御線を介して選択パルスを供給する。これにより、電気信号が行単位でカラム処理部３４に供給される。
【００４４】
カラム処理部３４には、画素アレイ部３２の画素３１の各列に対応してカラム信号処理回路３４Ａが設けられている。カラム信号処理回路３４Ａは、タイミング制御回路３８から供給されるクロック信号や制御信号に基づいて、１行分の画素３１から出力される電気信号を列ごとに取得する。
【００４５】
カラム信号処理回路３４Ａは、電気信号に対して画素３１固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling（相関二重サンプリング）)、信号増幅、A/D（Analog／Digital）変換などの信号処理を行う。そして、カラム信号処理回路３４Ａは、水平駆動回路３５からの選択パルスに応じて、信号処理後の電気信号を、水平信号線３６を介して出力回路３７に供給する。
【００４６】
水平駆動回路３５は、シフトレジスタなどによって構成される。水平駆動回路３５は、タイミング制御回路３８から供給されるクロック信号や制御信号に基づいて、各カラム信号処理回路３４Ａを順次選択し、選択されたカラム信号処理回路３４Ａに選択パルスを供給する。これにより、信号処理後の電気信号が画素３１単位で水平信号線３６を介して出力回路３７に供給される。
【００４７】
出力回路３７は、各カラム信号処理回路３４Ａから水平信号線３６を介して順に供給される電気信号に対して種々の信号処理を施し、図１のカメラ信号処理部１３に供給する。具体的には、例えば、出力回路３７は、電気信号をそのままバッファリングし、バッファリングされた電気信号をカメラ信号処理部１３に供給する。または、出力回路３７は、電気信号に対して黒レベル調整、列ごとのばらつきの補正、信号増幅などの信号処理を施してバッファリングし、バッファリングされた電気信号をカメラ信号処理部１３に供給する。
【００４８】
タイミング制御回路３８は、垂直同期信号Vsync、水平同期信号Hsync、およびマスタークロックMCKに基づいて、垂直駆動回路３３、カラム処理部３４、および水平駆動回路３５などの動作の基準となるクロック信号や制御信号などを生成する。そして、タイミング制御回路３８は、生成されたクロック信号や制御信号などを垂直駆動回路３３、カラム処理部３４、および水平駆動回路３５などに供給する。
【００４９】
［画素の回路構成例］
図３は、図２の画素３１の回路構成例を示す図である。
【００５０】
図３に示すように、画素３１は、光電変換素子５１、転送トランジスタ５２、ＦＤ（フローティングディフュージョン）５３、リセットトランジスタ５４、増幅トランジスタ５５、および選択トランジスタ５６により構成される。
【００５１】
ここでは、転送トランジスタ５２、リセットトランジスタ５４、増幅トランジスタ５５、および選択トランジスタ５６として、NチャネルMOSトランジスタを用いた例を示しているが、PチャネルMOSトランジスタを用いることも可能である。
【００５２】
また、画素３１には、所定の電位ＶＤＤ（例えば、２．５Ｖ）の電源が接続される。また、画素３１には、行制御線として、リセット配線７１、転送配線７２、および選択配線７３が配線される。
【００５３】
光電変換素子５１は、アノードが第１の電源電位、例えばグランドに接続されている。光電変換素子５１は、被写体からの光を、その光の光量に応じた電荷量の信号電荷（光電子）に光電変換し、信号電荷を蓄積する。
【００５４】
転送トランジスタ５２は、ドレインがＦＤ５３に、ソースが光電変換素子５１のカソードに、ゲートが転送配線７２にそれぞれ接続されている。転送トランジスタ５２は、図２の垂直駆動回路３３から転送配線７２を介して転送パルスＴＲＦがゲートに供給されると、オン（導通）状態となって、光電変換素子５１に蓄積されている信号電荷をＦＤ５３に転送する。
【００５５】
リセットトランジスタ５４は、ドレインが、電源が接続される電源配線７０に、ソースがＦＤ５３に、ゲートがリセット配線７１にそれぞれ接続されている。リセットトランジスタ５４は、垂直駆動回路３３からリセット配線７１を介してリセットパルスＲＳＴがゲートに供給されるとオン状態となり、ＦＤ５３の信号電荷を電源配線７０に捨てることによってＦＤ５３をリセットする。
【００５６】
増幅トランジスタ５５は、ドレインが電源配線７０に、ソースが選択トランジスタ５６のドレインに、ゲートがＦＤ５３にそれぞれ接続されている。増幅トランジスタ５５は、ＦＤ５３の電位に対応した信号を選択トランジスタ５６に供給する。即ち、増幅トランジスタ５５は、光電変換素子５１に蓄積された信号電荷に対応する電気信号を選択トランジスタ５６に供給する。
【００５７】
選択トランジスタ５６は、ドレインが増幅トランジスタ５５のソースに、ソースが垂直信号線３１Ａに、ゲートが選択配線７３にそれぞれ接続されている。選択トランジスタ５６は、垂直駆動回路３３から選択配線７３を介して選択パルスＳＥＬがゲートに供給されると、オン状態となって、増幅トランジスタ５５から出力される電気信号を、垂直信号線３１Ａを介してカラム信号処理回路３４Ａに供給する。
【００５８】
以上のように、垂直駆動回路３３は、転送パルスＴＲＦにより、光電変換素子５１からＦＤ５３への信号電荷の転送動作を制御する。また、垂直駆動回路３３は、リセットパルスＲＳＴにより、ＦＤ５３のリセット動作を制御する。さらに、垂直駆動回路３３は、選択パルスＳＥＬにより、画素３１を電気信号を出力する画素として選択する選択動作を制御する。
【００５９】
［画素の断面図］
図４は、画素３１の概略を示す断面図である。
【００６０】
なお、図４では、イメージセンサ１２が、半導体基板３９の表面側（図中下側）の転送トランジスタ５２が形成される側とは反対側の裏面側（図中上側）から光が入射される裏面照射型のCMOSイメージセンサであるものとする。
【００６１】
また、図４では、図面を簡略化するため、転送トランジスタ５２、リセットトランジスタ５４、増幅トランジスタ５５、および選択トランジスタ５６のうちの転送トランジスタ５２のみを図示する。
【００６２】
図４に示すように、画素３１は、赤色、緑色、青色それぞれについて、光電変換素子５１、転送トランジスタ５２等を設けている。半導体基板３９の裏面側には、外側から順に、オンチップレンズ８１、平坦化膜８２、上部電極８３、有機光電変換膜８４、絶縁膜８５、絶縁膜８６が設けられている。
【００６３】
オンチップレンズ８１は、被写体からの光を光電変換素子５１に集光させる。オンチップレンズ８１から出射された光は、平坦化膜８２と上部電極８３を介して有機光電変換膜８４に入射される。
【００６４】
平坦化膜８２には、後述する縦型転送路９６、および、延長部９２ａを遮光する遮光膜８２Ａが形成される。遮光膜８２Ａとしては、例えばＡｌ，Ｔｉ，Ｗ等を用いることができる。図４では、遮光膜８２Ａは、上部電極８３上に絶縁膜を介して形成されるものとするが、この場合、遮光膜８２Ａの電位が固定されない。従って、遮光膜８２Ａは、上部電極８３と接触するように形成されてもよい。この場合、遮光膜８２Ａの電位が上部電極８３と等電位に保持される。
【００６５】
上部電極８３は、例えば、インジウム錫（ＩＴＯ）膜、酸化インジウム亜鉛膜等の透明導電膜で構成され、上部電極８３には、固定の負電圧ＶＬが印加される。
【００６６】
有機光電変換膜８４は、緑色の光電変換素子５１Ｇであり、緑色の波長の光を吸収する特性を有する。有機光電変換膜８４は、例えば、ローダーミン系色素、メラシアニン系色素、キナクリドン等を含む有機光電変換材料で構成される。有機光電変換膜８４は、入射された光のうちの緑色の光を受光し、光電変換する。これにより、有機光電変換膜８４には、電子とホールの対が形成される。
【００６７】
絶縁膜８５には、下部電極８５Ａが形成される。下部電極８５Ａは、例えば、インジウム錫（ＩＴＯ）膜、酸化インジウム亜鉛膜等の透明導電膜で構成され、下部電極８５Ａには、電圧ＶＬよりも高い電圧ＶＨが印加される。
【００６８】
これにより、有機光電変換膜８４により形成された電子とホールの対のうちの電子が、電圧ＶＬよりも高い電圧ＶＨが印加されている下部電極８５Ａに引かれる。なお、電圧ＶＨは、後述するオーバーフローバリアの電位によって決定される。一方、ホールは、負電圧ＶＬが印加された上部電極８３に引かれ、図示しない配線を通じて排出される。
【００６９】
絶縁膜８６は、反射防止膜であり、例えば酸化ハフニウムにより構成される。この場合、半導体基板３９の裏面側にホールが励起された状態となるため、下部電極８５Ａへの電圧ＶＨの印加により半導体基板３９の裏面側の界面に発生する暗電流を抑制することができる。
【００７０】
絶縁膜８６には、半導体基板３９の裏面側に設けられた接続部１０１に接続されるコンタクトプラグ８６Ａが貫通するように形成される。コンタクトプラグ８６Ａは、下部電極８５Ａに引かれた電子の信号電荷を接続部１０１に転送する。
【００７１】
半導体基板３９には、ｐ型の半導体領域からなるウェル領域９１が形成される。ウェル領域９１には、青色の光電変換素子５１Ｂと赤色の光電変換素子５１Ｒが、光の入射方向に積層するように形成される。
【００７２】
光電変換素子５１Ｂは、半導体基板３９の裏面側に形成されたｎ型不純物によるｎ型半導体領域９２と、その一部が半導体基板３９の表面側に達するように延長して形成された延長部９２ａにより構成される。
【００７３】
ｎ型半導体領域９２には、被写体からの光が、オンチップレンズ８１、平坦化膜８２、上部電極８３、有機光電変換膜８４、絶縁膜８５、および絶縁膜８６を介して照射される。このとき、有機光電変換膜８４により緑色の光は吸収されるので、ｎ型半導体領域９２に照射される光は、緑色以外の光である。
【００７４】
ｎ型半導体領域９２は、照射された光のうちの波長の短い青色の光を吸収して光電変換を行い、その結果得られる信号電荷を蓄積する。延長部９２ａは、その信号電荷を半導体基板３９の表面側に出力する。なお、延長部９２ａの表面側には、ホール蓄積層となる高濃度のｐ型半導体領域９３が形成されている。
【００７５】
光電変換素子５１Ｒは、半導体基板３９の表面側に形成されたｎ型半導体領域９４により構成される。ｎ型半導体領域９４の表面側には、ホール蓄積層となる高濃度のｐ型半導体領域９５が形成されている。
【００７６】
ｎ型半導体領域９４には、被写体からの光が、オンチップレンズ８１、平坦化膜８２、上部電極８３、有機光電変換膜８４、絶縁膜８５、絶縁膜８６、およびｎ型半導体領域９２を介して照射される。なお、有機光電変換膜８４により緑色の光は吸収され、ｎ型半導体領域９２により青色の光も吸収されるので、ｎ型半導体領域９４に照射される光は、赤色の光である。ｎ型半導体領域９４は、照射された赤色の光を吸収して光電変換を行い、その結果得られる信号電荷を蓄積し、蓄積された信号電荷を半導体基板３９の表面側に出力する。
【００７７】
光電変換素子５１Ｂ（５１Ｒ）において、半導体基板３９の界面にｐ型半導体領域９３（９５）が形成されることにより、半導体基板３９の界面で発生する暗電流を抑制することができる。
【００７８】
また、ウェル領域９１には、コンタクトプラグ８６Ａから転送される信号電荷を半導体基板３９の表面側に出力する縦型転送路９６が形成される。縦型転送路９６は、オーバーフロー構造を有し、半導体基板３９の裏面側から順に、接続部１０１、電位障壁層１０２、および電荷蓄積層１０３が並ぶことにより構成される。
【００７９】
接続部１０１は、高不純物濃度のｎ型不純物領域からなる。接続部１０１には、コンタクトプラグ８６Ａから転送される信号電荷が供給される。電位障壁層１０２は、低濃度のｐ型不純物領域からなり、接続部１０１と電荷蓄積層１０３間においてオーバーフローバリアを構成する。
【００８０】
接続部１０１において、接続部１０１の飽和電荷量を超えた信号電荷は、電位障壁層１０２を超えて、電荷蓄積層１０３にオーバーフローされる。即ち、接続部１０１では、信号電荷が縦方向にオーバーフローされる。電荷蓄積層１０３は、接続部１０１よりも低濃度のｎ型不純物領域で構成され、オーバーフローされた信号電荷を蓄積する。電荷蓄積層１０３は、蓄積された信号電荷を半導体基板３９の表面側に出力する。
【００８１】
なお、電荷蓄積層１０３の表面側には、ホール蓄積層となる高濃度のｐ型半導体領域１０４が形成されている。これにより、半導体基板３９の界面で発生する暗電流を抑制することができる。
【００８２】
また、ウェル領域９１には、半導体基板３９の表面側に、延長部９２ａに隣接して青色用のＦＤ５３Ｂが形成され、光電変換素子５１Ｒに隣接して赤色用のＦＤ５３Ｒが形成され、縦型転送路９６に隣接して緑色用のＦＤ５３Ｇが形成される。ＦＤ５３Ｂ、ＦＤ５３Ｒ、およびＦＤ５３Ｇは、ｎ型の高濃度不純物領域により構成される。
【００８３】
さらに、半導体基板３９の表面側には、層間絶縁膜８７Ａを介して複数層（本実施の形態では３層）に積層された配線８７Ｃを有する多層配線層８７が形成される。
【００８４】
多層配線層８７には、光電変換素子５１Ｂに対応して青色の転送トランジスタ５２Ｂが設けられ、光電変換素子５１Ｒに対応して赤色の転送トランジスタ５２Ｒが設けられる。また、光電変換素子５１Ｇに対応して緑色の転送トランジスタ５２Ｇが設けられる。
【００８５】
転送トランジスタ５２Ｂのゲート電極１１１Ｂは、延長部９２ａ付近の半導体基板３９上に層間絶縁膜８７Ａを介して形成され、転送トランジスタ５２Ｒのゲート電極１１１Ｒは、光電変換素子５１Ｒ付近の半導体基板３９上に層間絶縁膜８７Ａを介して形成される。また、ゲート電極１１１Ｇは、縦型転送路９６付近の半導体基板３９上に層間絶縁膜８７Ａを介して形成される。ゲート電極１１１Ｂ、ゲート電極１１１Ｒ、およびゲート電極１１１Ｇは、例えばポリシリコンで構成される。
【００８６】
ゲート電極１１１Ｂに転送パルスＴＲＦが印加されると、転送トランジスタ５２Ｂは、ｎ型半導体領域９２に蓄積され、延長部９２ａを介して出力される青色の光に対応する信号電荷を、ＦＤ５３Ｂに供給する。また、ゲート電極１１１Ｒに転送パルスＴＲＦが印加されると、転送トランジスタ５２Ｒは、ｎ型半導体領域９４に蓄積され、出力される赤色の光に対応する信号電荷を、ＦＤ５３Ｒに供給する。
【００８７】
さらに、ゲート電極１１１Ｇに転送パルスＴＲＦが印加されると、転送トランジスタ５２Ｇは、電荷蓄積層１０３に蓄積され、出力される緑色の光に対応する信号電荷を、ＦＤ５３Ｇに供給する。
【００８８】
以上のように、画素３１は、縦型転送路９６を有するので、電荷蓄積層１０３をゲート電極１１１Ｇに近接して形成でき、電荷蓄積層１０３からＦＤ５３Ｇへの転送が有利になる。
【００８９】
なお、本実施の形態では、光電変換素子５１Ｇとして有機光電変換膜８４が設けられたが、青色や赤色の光電変換素子として有機光電変換膜を設けるようにしてもよい。例えば、青色の光電変換素子として有機光電変換膜を設ける場合、有機光電変換膜は、青色の波長の光を吸収する特性を有する。そして、図４の光電変換素子５１Ｂと同様に構成される光電変換素子は、緑色の光電変換素子として機能し、光電変換素子５１Ｒと同様に構成される光電変換素子は、赤色の光電変換素子として機能する。
【００９０】
また、赤色の光電変換素子として有機光電変換膜を設ける場合、有機光電変換膜は、赤色の波長の光を吸収する特性を有する。そして、図４の光電変換素子５１Ｂと同様に構成される光電変換素子は、青色の光電変換素子として機能し、光電変換素子５１Ｒと同様に構成される光電変換素子は、緑色の光電変換素子として機能する。
【００９１】
青色の光を光電変換する有機光電変換膜としては、クマリン酸色素、トリス−８−ヒドリキシキノリＡｌ（Ａｌｑ３）、メラシアニン系色素等を含む有機光電変換材料を用いることができる。また、赤色の光を光電変換する有機光電変換膜としては、フタロシアニン系色素を含む有機光電変換材料を用いることができる。
【００９２】
但し、本実施の形態のように、半導体基板３９内に光電変換素子５１Ｂと光電変換素子５１Ｒを設ける場合、光電変換素子５１Ｂと光電変換素子５１Ｒの間で分光される光の波長の差分が大きいため、分光特性が良い。
【００９３】
［転送パルスＴＲＦにより発生するウェル領域の揺れの説明］
図５は、転送パルスＴＲＦの一例を示すタイミングチャートである。
【００９４】
なお、図５において、横軸は時刻（ｔ）を表し、縦軸は電位を表す。また、時刻の早い順に、時刻ｔ０、時刻ｔ１、時刻ｔ２、時刻ｔ３、時刻ｔ４、時刻ｔ５とする。
【００９５】
図５の例では、時刻ｔ０において、選択配線７３の電位は、低電位Ｖlow（例えば、グランドの電位ＧＮＤ）から高電位Ｖhighに変化し、時刻ｔ５において、高電位Ｖhighから低電位Ｖlowに戻る。即ち、時刻ｔ０から時刻ｔ５までの間、選択パルスＳＥＬが選択トランジスタ５６のゲートに供給される。
【００９６】
また、時刻ｔ０において、リセット配線７１の電位は、低電位Ｖlowから高電位Ｖhighに変化し、時刻ｔ１において、高電位Ｖhighから低電位Ｖlowに戻る。即ち、時刻ｔ０から時刻ｔ１までの間、リセットパルスＲＳＴがリセットトランジスタ５４のゲートに供給される。
【００９７】
以上のように、時刻ｔ０から時刻ｔ１までの間、選択トランジスタ５６のゲートに選択パルスＳＥＬが供給され、リセットトランジスタ５４のゲートにリセットパルスＲＳＴが供給される。従って、この間、リセットトランジスタ５４によりＦＤ５３がリセットされ、カラム信号処理回路３４Ａには、何等の電気信号も供給されない。
【００９８】
そして、時刻ｔ２において、転送配線７２の電位は、低電位Ｖlowから高電位Ｖhighに変化し、時刻ｔ３において、高電位Ｖhighから低電位Ｖlowに戻る。即ち、時刻ｔ２から時刻ｔ３までの間、転送パルスＴＲＦが転送トランジスタ５２のゲート（ゲート電極１１１Ｂ，１１１Ｒ，１１１Ｇ）に供給される。このとき、リセットトランジスタ５４のゲートには、リセットパルスＲＳＴが供給されていない。
【００９９】
従って、時刻ｔ２から時刻ｔ３までの間、転送トランジスタ５２によりＦＤ５３に転送された信号電荷は捨てられず、増幅トランジスタ５５と選択トランジスタ５６により、その信号電荷に対応する電気信号がカラム信号処理回路３４Ａに供給される。
【０１００】
その後、時刻ｔ４において、リセット配線７１および転送配線７２の電位は、低電位Ｖlowから高電位Ｖhighに変化し、時刻ｔ５において、高電位Ｖhighから低電位Ｖlowに戻る。即ち、時刻ｔ４から時刻ｔ５までの間、リセットパルスＲＳＴがリセットトランジスタ５４のゲートに供給され、転送パルスＴＲＦが転送トランジスタ５２のゲートに供給される。
【０１０１】
従って、この間、転送トランジスタ５２により光電変換素子５１に蓄積されている信号電荷がＦＤ５３に転送され、リセットトランジスタ５４により、その信号電荷が捨てられる。よって、時刻ｔ４から時刻ｔ５までの間、選択トランジスタ５６のゲートに選択パルスＳＥＬが供給されるが、カラム信号処理回路３４Ａには、何等の電気信号も供給されない。
【０１０２】
以上のように、図５の例では、時刻ｔ２から時刻ｔ３までの間、カラム信号処理回路３４Ａに、被写体からの光に対応する電気信号が供給される。
【０１０３】
図６は、転送パルスＴＲＦが図５の転送パルスＴＲＦである場合の縦型転送路９６のポテンシャルエネルギーを示す図である。
【０１０４】
図６のＡに示すように、転送パルスＴＲＦが転送トランジスタ５２のゲートに供給されない場合、縦型転送路９６の電位障壁層１０２は、ポテンシャルエネルギーが所定値であるオーバーフローバリアを構成している。
【０１０５】
しかしながら、図５に示したような転送パルスＴＲＦが転送トランジスタ５２のゲートに供給される場合、転送パルスＴＲＦの立ち上がりと立ち下がりは急峻である。従って、転送パルスＴＲＦの立ち上がりと立ち下がり時にウェル領域９１の揺れが発生する。これにより、転送パルスＴＲＦの立ち上がり時、ウェル領域９１がプラスバイアス側に揺れ、電位障壁層１０２のポテンシャルエネルギーは、所定値より小さくなる。
【０１０６】
従って、接続部１０１を介してコンタクトプラグ８６Ａから転送される信号電荷のうちの本来オーバーフローされない電荷がノイズ電荷として電荷蓄積層１０３にオーバーフローされる。その結果、撮像された画像において、暗電流の増加や、色ずれなどの画質劣化が発生する。
【０１０７】
そこで、電子機器１０の垂直駆動回路３３は、立ち上がりが急峻ではない転送パルスＴＲＦを発生する。
【０１０８】
［転送パルス発生回路の第１の構成例］
図７は、垂直駆動回路３３のうちの転送パルスＴＲＦを発生する転送パルス発生回路の第１の構成例を示す回路図である。
【０１０９】
図７の転送パルス発生回路１３０は、電源配線１３１と制御配線１３３Ａに接続された低駆動能力トランジスタ１３２と、電源配線１３１と制御配線１３３Ｂに接続された高駆動能力トランジスタ１３４が、コンデンサ１３５に並列に接続されることにより構成される。
【０１１０】
具体的には、電源配線１３１は、高電位Ｖhighの電源に接続されている。低駆動能力トランジスタ１３２は、高駆動能力トランジスタ１３４に比べて低駆動能力のトランジスタであり、高駆動能力トランジスタ１３４に比べてオン状態で出力される電荷は少ない。低駆動能力トランジスタ１３２は、ドレインが電源配線１３１に、ゲートが制御配線１３３Ａに、ソースがコンデンサ１３５にそれぞれ接続されている。低駆動能力トランジスタ１３２は、制御配線１３３Ａから所定のパルスがゲートに入力されると、オン状態となって、高電位Ｖhighの電源による電荷をコンデンサ１３５に供給する。
【０１１１】
制御配線１３３Ａには、低駆動能力トランジスタ１３２と高駆動能力トランジスタ１３４の駆動を制御する駆動回路１３３が接続されている。制御配線１３３Ａは、駆動回路１３３から出力される所定のパルスを低駆動能力トランジスタ１３２に供給する。制御配線１３３Ｂには、制御配線１３３Ａと同様に、駆動回路１３３が接続されている。制御配線１３３Ｂは、駆動回路１３３から出力される所定のパルスを高駆動能力トランジスタ１３４に供給する。
【０１１２】
高駆動能力トランジスタ１３４は、低駆動能力トランジスタ１３２に比べて高駆動能力のトランジスタであり、低駆動能力トランジスタ１３２に比べてオン状態で出力される電荷が多い。高駆動能力トランジスタ１３４は、ドレインが電源配線１３１に、ゲートが制御配線１３３Ｂに、ソースがコンデンサ１３５にそれぞれ接続されている。高駆動能力トランジスタ１３４は、制御配線１３３Ｂから所定のパルスがゲートに入力されると、オン状態となって、電源による電荷をコンデンサ１３５に供給する。
【０１１３】
コンデンサ１３５は、低駆動能力トランジスタ１３２と高駆動能力トランジスタ１３４から供給される電荷を蓄積することにより、転送パルスＴＲＦを発生する。即ち、低駆動能力トランジスタ１３２と高駆動能力トランジスタ１３４は、コンデンサ１３５を介して転送パルスＴＲＦを発生する。発生された転送パルスＴＲＦは、転送配線７２に供給される。
【０１１４】
［転送パルスの第１の例］
図８は、図７の転送パルス発生回路１３０により発生する転送パルスＴＲＦを示すタイミングチャートである。
【０１１５】
なお、図８において、横軸は時刻（ｔ）を表し、縦軸は電位を表す。また、時刻の早い順に、時刻ｔ０、時刻ｔ１、時刻ｔ１１、時刻ｔ１２、時刻ｔ１３、時刻ｔ１４、時刻ｔ４、時刻ｔ５とする。図８の時刻ｔ０、時刻ｔ１、時刻ｔ４、および時刻ｔ５は、図５と同一のものであり、説明については適宜省略する。
【０１１６】
図８の例では、選択パルスＳＥＬとリセットパルスＲＳＴが図５の例と同様に発生する。そして、時刻ｔ１１において、制御配線１３３Ａの電位は、低電位Ｖlowから高電位Ｖhighに変化し、時刻ｔ１２において、高電位Ｖhighから低電位Ｖlowに戻る。
【０１１７】
即ち、時刻ｔ１１から時刻ｔ１２までの間、駆動回路１３３は、制御配線１３３Ａを介して低駆動能力トランジスタ１３２のゲートにパルスを供給することにより、低駆動能力トランジスタ１３２を駆動させる。そして、時刻ｔ１２において、駆動回路１３３は、低駆動能力トランジスタ１３２へのパルスの供給を停止し、低駆動能力トランジスタ１３２を停止させる。
【０１１８】
その結果、時刻ｔ１１から時刻ｔ１２までの間、電荷がコンデンサ１３５にゆっくり蓄積され、転送配線７２の電位は低電位Ｖlowから所定の電位Ｖまで緩やかに上昇する。
【０１１９】
その後、時刻ｔ１２において、制御配線１３３Ｂの電位が、低電位Ｖlowから高電位Ｖhighに変化し、時刻ｔ１３において、高電位Ｖhighから低電位Ｖlowに戻る。即ち、時刻ｔ１２から時刻ｔ１３までの間、駆動回路１３３は、制御配線１３３Ｂを介して高駆動能力トランジスタ１３４のゲートにパルスを供給することにより、高駆動能力トランジスタ１３４を駆動させる。そして、時刻ｔ１３において、駆動回路１３３は、低駆動能力トランジスタ１３４へのパルスの供給を停止し、低駆動能力トランジスタ１３４を停止させる。
【０１２０】
その結果、時刻ｔ１２から時刻ｔ１３までの間、電荷がコンデンサ１３５に素早く蓄積されて、転送配線７２の電位は電位Ｖから高電位Ｖhighまで急激に上昇する。そして、時刻ｔ１３において、コンデンサ１３５に電荷が蓄積されなくなり、転送配線７２の電位は低電位Ｖlowに戻る。
【０１２１】
また、時刻ｔ１４において、制御配線１３３Ａの電位は、再び低電位Ｖlowから高電位Ｖhighに変化し、時刻ｔ４において、高電位Ｖhighから低電位Ｖlowに戻る。これにより、再び電荷がコンデンサ１３５にゆっくり蓄積され、転送配線７２の電位は低電位Ｖlowから電位Ｖまで緩やかに上昇する。
【０１２２】
そして、時刻ｔ４において、制御配線１３３Ｂの電位が、低電位Ｖlowから高電位Ｖhighに変化し、時刻ｔ５において、高電位Ｖhighから低電位Ｖlowに戻る。これにより、電荷が素早くコンデンサ１３５に蓄積されて、転送配線７２の電位は電位Ｖから高電位Ｖhighまで急激に上昇し、時刻ｔ５において、転送配線７２の電位は、低電位Ｖlowに戻る。
【０１２３】
以上のように、転送パルス発生回路１３０では、駆動回路１３３が、転送パルスＴＲＦの立ち上がり時に、低駆動能力トランジスタ１３２を駆動させた後、低駆動能力トランジスタ１３２を停止させ、高駆動能力トランジスタ１３４を駆動させる。従って、転送パルスＴＲＦの立ち上りは緩やかになる。よって、ウェル領域９１の揺れが発生せず、ノイズ電荷の電荷蓄積層１０３へのオーバーフローを抑制することができる。その結果、撮像された画像の画質劣化を抑制することができる。
【０１２４】
また、転送パルス発生回路１３０では、低駆動能力トランジスタ１３２と高駆動能力トランジスタ１３４のドレインに印加される電圧が同一である。従って、低駆動能力トランジスタ１３２から高駆動能力トランジスタ１３４への切り替え時に、低駆動能力トランジスタ１３２と高駆動能力トランジスタ１３４が同時にオン状態になっても、低駆動能力トランジスタ１３２と高駆動能力トランジスタ１３４の間で貫通電流が発生しない。よって、切り替え時に低駆動能力トランジスタ１３２と高駆動能力トランジスタ１３４の両方を停止させる期間を設ける必要がない。
【０１２５】
さらに、転送パルスＴＲＦの立ち下がり時には、ウェル領域９１はマイナスバイアス側に揺れるため、電位障壁層１０２のポテンシャルエネルギーは、所定値より大きくなる。従って、本来オーバーフローされない電荷がノイズ電荷として電荷蓄積層１０３にオーバーフローされることはないため、転送パルス発生回路１３０は、転送パルスＴＲＦの立ち下がりを鈍らせる回路を有しない。これにより、転送パルスＴＲＦの立ち下がり時間を短縮することができる。その結果、撮像時間を短縮することができる。
【０１２６】
［転送パルス発生回路の第２の構成例］
図９は、垂直駆動回路３３のうちの転送パルスＴＲＦを発生する転送パルス発生回路の第２の構成例を示す回路図である。
【０１２７】
図９の転送パルス発生回路１５０は、電源配線１５１Ａと制御配線１５３Ａに接続されたトランジスタ１５２と、電源配線１５１Ｂと制御配線１５３Ｂに接続されたトランジスタ１５４が、コンデンサ１５５に並列に接続されることにより構成される。
【０１２８】
具体的には、電源配線１５１Ａは、高電位Ｖhighと低電位Ｖlowの中間（半分）の中間電位Ｖmidの電源に接続され、電源配線１５１Ｂは、高電位Ｖhighの電源に接続されている。
【０１２９】
トランジスタ１５２は、ドレインが電源配線１５１Ａに、ゲートが制御配線１５３Ａに、ソースがコンデンサ１５５にそれぞれ接続されている。トランジスタ１５２は、制御配線１５３Ａから所定のパルスがゲートに入力されると、オン状態となって、中間電位Ｖmidの電源による電荷をコンデンサ１５５に供給する。
【０１３０】
制御配線１５３Ａには、トランジスタ１５２とトランジスタ１５４の駆動を制御する駆動回路１５３が接続されている。制御配線１５３Ａは、駆動回路１５３から出力される所定のパルスをトランジスタ１５２に供給する。制御配線１５３Ｂには、制御配線１５３Ａと同様に、駆動回路１５３が接続されている。制御配線１５３Ｂは、駆動回路１５３から出力される所定のパルスをトランジスタ１５４に供給する。
【０１３１】
トランジスタ１５４は、ドレインが電源配線１５１Ｂに、ゲートが制御配線１５３Ｂに、ソースがコンデンサ１５５にそれぞれ接続されている。トランジスタ１５４は、制御配線１５３Ｂから所定のパルスがゲートに入力されると、オン状態となって、高電位Ｖhighの電源による電荷をコンデンサ１５５に供給する。
【０１３２】
コンデンサ１５５は、トランジスタ１５２とトランジスタ１５４から供給される電荷を蓄積することにより、転送パルスＴＲＦを発生する。即ち、トランジスタ１５２とトランジスタ１５４は、コンデンサ１５５を介して転送パルスＴＲＦを発生する。発生された転送パルスＴＲＦは、転送配線７２に供給される。
【０１３３】
［転送パルスの第２の例］
図１０は、図９の転送パルス発生回路１５０により発生する転送パルスＴＲＦを示すタイミングチャートである。
【０１３４】
なお、図１０において、横軸は時刻（ｔ）を表し、縦軸は電位を表す。また、時刻の早い順に、時刻ｔ０、時刻ｔ１、時刻ｔ２１、時刻ｔ２２、時刻ｔ２３、時刻ｔ２４、時刻ｔ２５、時刻ｔ２６、時刻ｔ４、時刻ｔ５とする。図１０の時刻ｔ０、時刻ｔ１、時刻ｔ４、および時刻ｔ５は、図５と同一のものであり、説明については適宜省略する。
【０１３５】
図１０の例では、選択パルスＳＥＬとリセットパルスＲＳＴが図５の例と同様に発生する。そして、時刻ｔ２１において、制御配線１５３Ａの電位は、低電位Ｖlowから高電位Ｖhighに変化し、時刻ｔ２２において、高電位Ｖhighから低電位Ｖlowに戻る。
【０１３６】
即ち、時刻ｔ２１から時刻ｔ２２までの間、駆動回路１５３は、制御配線１５３Ａを介してトランジスタ１５２のゲートにパルスを供給することにより、トランジスタ１５２を駆動させる。そして、時刻ｔ２２において、駆動回路１５３は、トランジスタ１５２へのパルスの供給を停止し、トランジスタ１５２を停止させる。
【０１３７】
その結果、時刻ｔ２１から時刻ｔ２２までの間、中間電位Ｖmidの電源による電荷がコンデンサ１５５に蓄積され、転送配線７２の電位は、低電位Ｖlowから中間電位Ｖmidに変化する。そして、時刻ｔ２２において、コンデンサ１５５に電荷が蓄積されなくなり、転送配線７２の電位は低電位Ｖlowに戻る。
【０１３８】
その後、時刻ｔ２２から時刻ｔ２３までの間（例えば、１クロック分の時間）、制御配線１５３Ａと制御配線１５３Ｂの電位は、低電位Ｖlowのままにされる。これにより、コンデンサ１５５に電荷が蓄積されず、転送配線７２の電位は低電位Ｖlowのままになる。
【０１３９】
そして、時刻ｔ２３において、制御配線１５３Ｂの電位が、低電位Ｖlowから高電位Ｖhighに変化し、時刻ｔ２４において、高電位Ｖhighから低電位Ｖlowに戻る。即ち、時刻ｔ２３から時刻ｔ２４までの間、駆動回路１５３は、制御配線１５３Ｂを介してトランジスタ１５４のゲートにパルスを供給することにより、トランジスタ１５４を駆動させる。そして、時刻ｔ２４において、駆動回路１５３は、トランジスタ１５４へのパルスの供給を停止し、トランジスタ１５４を停止させる。
【０１４０】
その結果、時刻ｔ２３から時刻ｔ２４までの間、高電位Ｖhighの電源による電荷がコンデンサ１５５に蓄積されて、転送配線７２の電位は低電位Ｖlowから高電位Ｖhighに変化する。そして、時刻ｔ２４において、コンデンサ１５５に電荷が蓄積されなくなり、転送配線７２の電位は低電位Ｖlowに戻る。
【０１４１】
また、時刻ｔ２５において、制御配線１５３Ａの電位は、再び低電位Ｖlowから高電位Ｖhighに変化し、時刻ｔ２６において、高電位Ｖhighから低電位Ｖlowに戻る。これにより、時刻ｔ２５から時刻ｔ２６までの間、再び中間電位Ｖmidの電源による電荷がコンデンサ１５５に蓄積され、転送配線７２の電位は低電位Ｖlowから中間電位Ｖmidに上昇する。そして、時刻ｔ２６において、コンデンサ１５５に電荷が蓄積されなくなり、転送配線７２の電位は低電位Ｖlowに戻る。
【０１４２】
そして、時刻ｔ２６から時刻ｔ４までの間（例えば、１クロック分の時間）、制御配線１５３Ａと制御配線１５３Ｂの電位は、低電位Ｖlowのままにされる。これにより、コンデンサ１５５に電荷が蓄積されず、転送配線７２の電位は低電位Ｖlowのままになる。
【０１４３】
その後、時刻ｔ４において、制御配線１５３Ｂの電位が、低電位Ｖlowから高電位Ｖhighに変化し、時刻ｔ５において、高電位Ｖhighから低電位Ｖlowに戻る。これにより、時刻ｔ４から時刻ｔ５までの間、高電位Ｖhighの電源による電荷がコンデンサ１５５に蓄積されて、転送配線７２の電位は低電位Ｖlowから高電位Ｖhighに変化する。そして、時刻ｔ５において、コンデンサ１５５に電荷が蓄積されなくなり、転送配線７２の電位は低電位Ｖlowに戻る。
【０１４４】
以上のように、転送パルス発生回路１５０では、駆動回路１５３が、転送パルスＴＲＦの立ち上がり時に、トランジスタ１５２を駆動させて転送パルスＴＲＦの電位を一旦中間電位Ｖmidにした後、トランジスタ１５２を停止させる。そして、駆動回路１５３は、トランジスタ１５４を駆動させて転送パルスＴＲＦの電位を高電位Ｖhighにする。従って、転送パルスＴＲＦの電位が一度に高電位Ｖhighまで上昇しないので、ウェル領域９１の揺れが発生せず、ノイズ電荷の電荷蓄積層１０３へのオーバーフローを抑制することができる。その結果、撮像された画像の画質劣化を抑制することができる。
【０１４５】
また、駆動回路１５３は、駆動対象をトランジスタ１５２からトランジスタ１５４に切り替えるときに、制御配線１５３Ａと制御配線１５３Ｂの電位を低電位Ｖlowにして、転送トランジスタ５２をオフにする期間を設ける。これにより、トランジスタ１５２とトランジスタ１５４が同時にオン状態になることにより、トランジスタ１５２とトランジスタ１５４の間に貫通電流が発生することを防止することができる。
【０１４６】
さらに、転送パルス発生回路１５０は、転送パルス発生回路１３０と同様に、転送パルスＴＲＦの立ち下がりを鈍らせる回路を有しない。これにより、転送パルスＴＲＦの立ち下がり時間を短縮することができる。その結果、撮像時間を短縮することができる。
【０１４７】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１４８】
例えば、転送パルス発生回路１３０（１５０）において並列に接続されるトランジスタの数は２に限定されず、２以上であればよい。この場合、転送パルス発生回路１３０に設けられる各トランジスタの駆動能力は異なる。また、転送パルス発生回路１５０に設けられる各トランジスタに接続される電源の電位は、低電位Ｖlowから高電位Ｖhighまでの間の異なる電位である。
【０１４９】
また、イメージセンサ１２は、縦方向のオーバーフロー構造を有する縦型転送路９６を有するのではなく、横方向のオーバーフロー構造を有する横型転送路を有するようにしてもよい。
【０１５０】
さらに、本技術は、以下のような構成もとることができる。
【０１５１】
（１）
オーバーフロー構造を有する画素の転送トランジスタのゲート電極に入力する信号を発生する低駆動能力トランジスタと、
前記低駆動能力トランジスタと並列に接続され、前記ゲート電極に入力する信号を発生する高駆動能力トランジスタと、
前記低駆動能力トランジスタを駆動させた後、前記低駆動能力トランジスタを停止させ、前記高駆動能力トランジスタを駆動させる駆動部と
を備える固体撮像装置。
（２）
オーバーフロー構造を有する画素の転送トランジスタのゲート電極に入力する信号を発生する低駆動能力トランジスタと、
前記低駆動能力トランジスタと並列に接続され、前記ゲート電極に入力する信号を発生する高駆動能力トランジスタと
を備える固体撮像装置が、
前記低駆動能力トランジスタを駆動させた後、前記低駆動能力トランジスタを停止させ、前記高駆動能力トランジスタを駆動させる駆動ステップ
を含む駆動方法。
（３）
オーバーフロー構造を有する画素と、
前記画素の転送トランジスタのゲート電極に入力する信号を発生する低駆動能力トランジスタと、
前記低駆動能力トランジスタと並列に接続され、前記ゲート電極に入力する信号を発生する高駆動能力トランジスタと、
前記低駆動能力トランジスタを駆動させた後、前記低駆動能力トランジスタを停止させ、前記高駆動能力トランジスタを駆動させる駆動部と、
前記画素により生成される電気信号に対応する画像データを出力する出力部と
を備える電子機器。
（４）
オーバーフロー構造を有する画素の転送トランジスタのゲート電極に入力する第１の電位の信号を発生する第１のトランジスタと、
前記第１のトランジスタと並列に接続され、前記ゲート電極に入力する前記第１の電位より高い第２の電位の信号を発生する第２のトランジスタと、
前記第１のトランジスタを駆動させた後、前記第１のトランジスタを停止させ、前記第２のトランジスタを駆動させる駆動部と
を備える固体撮像装置。
（５）
前記第１の電位は、前記第２の電位の半分である
前記（４）に記載の固体撮像装置。
（６）
前記駆動部は、前記第１のトランジスタを停止させた後、所定の期間後に前記第２のトランジスタを駆動させる
前記（４）または（５）に記載の固体撮像装置。
（７）
オーバーフロー構造を有する画素の転送トランジスタのゲート電極に入力する第１の電位の信号を発生する第１のトランジスタと、
前記第１のトランジスタと並列に接続され、前記ゲート電極に入力する前記第１の電位より高い第２の電位の信号を発生する第２のトランジスタと
を備える
固体撮像装置が、
前記第１のトランジスタを駆動させた後、前記第１のトランジスタを停止させ、前記第２のトランジスタを駆動させる駆動ステップ
を含む駆動方法。
（８）
オーバーフロー構造を有する画素と、
前記画素の転送トランジスタのゲート電極に入力する第１の電位の信号を発生する第１のトランジスタと、
前記第１のトランジスタと並列に接続され、前記ゲート電極に入力する前記第１の電位より高い第２の電位の信号を発生する第２のトランジスタと、
前記第１のトランジスタを駆動させた後、前記第１のトランジスタを停止させ、前記第２のトランジスタを駆動させる駆動部と、
前記画素により生成される電気信号に対応する画像データを出力する出力部と
を備える電子機器。
【符号の説明】
【０１５２】
１０  電子機器，  １２  イメージセンサ，  １４  画像データ処理部，  ３１  画素，  １３２  低駆動能力トランジスタ，  １３３  駆動回路，  １３４  高駆動能力トランジスタ，  １５２  トランジスタ，  １５３  駆動回路，  １５４  トランジスタ
【図１】
2014007107.tif 000003
【図２】
2014007107.tif 000004
【図３】
2014007107.tif 000005
【図４】
2014007107.tif 000006
【図５】
2014007107.tif 000007
【図６】
2014007107.tif 000008
【図７】
2014007107.tif 000009
【図８】
2014007107.tif 000010
【図９】
2014007107.tif 000011
【図１０】
2014007107.tif 000012
【国際調査報告】
2014007107.tif 000013
2014007107.tif 000014