(57)【要約】  ダブルリサーフ構造からなる高耐圧分離構造を有する半導体装置であって、低電位領域と高電位領域とを分離する高耐圧分離構造を備える。高耐圧分離構造は、平面形状が環状の帯状で、直線部分と、当該直線部分に繋がるコーナー部分とからなる。高耐圧分離構造において、ｎ型のウェル領域の基板おもて側の表面層には、ｎ型のウェル領域の外周に沿ってｐ型のリサーフ領域が形成されている。リサーフ領域の単位面積当たりの総不純物量を直線部分に比べてコーナー部分で少なくすることで、コーナー部分での耐圧曲線（３２）のピーク値となるドーズ量の位置（３２ａ）を直線部分での耐圧曲線（３１）のピーク値となるドーズ量の位置（３１ａ）に合わせることができる。その結果、素子耐圧を高くすることができて、プロセスのばらつきによる素子耐圧の低下を抑制することができる。
2013179784.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板のおもて面の表面層に選択的に形成された第２導電型のウェル領域と、
前記ウェル領域の内部に環状の平面形状で形成された第１導電型の第１領域と、
前記ウェル領域の内部の前記第１領域よりも内側に環状の平面形状で形成された第２導電型の第２領域と、
前記ウェル領域の内部の、前記第１領域と前記第２領域との間に形成された第１導電型のリサーフ領域と、
前記半導体基板と前記リサーフ領域とにより前記ウェル領域を挟み込むダブルリサーフ構造からなる高耐圧分離構造と、
を備え、
前記高耐圧分離構造は、直線部分と、前記直線部分に繋がる一定の曲率を有するコーナー部分とからなる平面形状を有し、
前記コーナー部分の前記リサーフ領域は、高濃度領域と、前記高濃度領域よりも拡散深さが浅く不純物濃度の低い低濃度領域とを有し、
前記リサーフ領域の前記直線部分の単位面積当たりの第１の正味の総不純物量および前記リサーフ領域の前記コーナー部分の単位面積当たりの第２の正味の総不純物量は共に１．４×１０12［／ｃｍ2］以下であり、
前記ウェル領域の第３の正味の総不純物量は２．８×１０12［／ｃｍ2］以下であり、
前記第３の正味の総不純物量から前記第１の正味の総不純物量を差し引いた値および前記第３の正味の総不純物量から前記第２の正味の総不純物量を差し引いた値は共に１．４×１０12［／ｃｍ2］以下であり、
前記第１の正味の総不純物量は前記第２の正味の総不純物量より少ないことを特徴とする半導体装置。
【請求項２】
前記リサーフ領域よりも外側に、前記ウェル領域を囲むように、前記半導体基板のおもて面から前記ウェル領域の深さ以上の深さで形成された第１導電型の分離領域をさらに備えたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の正味の総不純物量が前記第２の正味の総不純物量よりも少ない量が２０％以下であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体基板と前記リサーフ領域とは電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記高濃度領域と前記低濃度領域とは、互いに接し、かつ交互に繰り返し配置されることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
【請求項６】
請求項１に記載の半導体装置の製造方法であって、
前記半導体基板上に前記ウェル領域を第２導電型の不純物のイオン注入と熱処理とで形成する第１の工程と、
前記高耐圧分離構造の前記直線部分と前記コーナー部分とに前記リサーフ領域を第１導電型不純物のイオン注入と熱処理とで形成する第２の工程と、
を含み、
前記第２の工程において、前記コーナー部分を部分的にマスクで遮蔽して、前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量を、前記直線部分の前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量より少なくすることを特徴とする半導体装置の製造方法。
【請求項７】
前記第２の工程において、前記直線部分の耐圧が最大になるドーズ量から前記コーナー部分の耐圧が最大になるドーズ量を差し引いたドーズ量の前記第１導電型不純物を前記マスクにより遮蔽して、前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量を少なくすることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第２の工程において、前記直線部分の予め求めた前記リサーフ領域のドーズ量に対する耐圧曲線の最大耐圧と、前記コーナー部分の予め求めた前記リサーフ領域のドーズ量に対する耐圧曲線の最大耐圧とが一致するように、前記マスクの遮蔽率を調整して前記リサーフ領域の正味の総不純物量を調整することを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ダブルリサーフ構造を有する半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
高耐圧の半導体装置において、高耐圧を実現する手法としてダブルリサーフ構造の高耐圧分離構造が知られている。図１３は、ダブルリサーフ構造の高耐圧分離構造を有する半導体装置の概念断面図である。図１３に示すように、ダブルリサーフ構造とは、ｎ型の半導体層１０２がｐ型の半導体層１０１，１０３により挟まれた構造である。【０００３】
このようなダブルリサーフ構造の半導体装置では、高耐圧を確保するためには、下記非特許文献１に記載されているように、ダブルリサーフ条件である下記（１）式〜（３）式を満たすようにｐ型の拡散層１０３の単位面積当たりの総電荷量Ｑpおよびｎ型の拡散層１０２の単位面積当たりの総電荷量Ｑnを調整しなければならない。下記（１）式は、下記非特許文献１の（９）式である。下記（２）式は、下記非特許文献１の（１０）式である。下記（３）式は、下記非特許文献１の（１１）式および（１２）式である。【０００４】
各拡散層の単位面積当たりの総電荷量は、各拡散層の単位面積当たりの正味の総不純物量と等価である。拡散層の単位面積当たりの正味の総不純物量とは、拡散層の深さ方向の不純物プロファイルにおいて、単位体積あたりのｐ型不純物量とｎ型不純物量とをそれぞれ拡散層の深さに渡って積分することで得られる、単位面積あたりの拡散層のｐ型総不純物量とｎ型総不純物量との差分のことである。【０００５】
【数１】
2013179784.tif 000003
【０００６】
【数２】
2013179784.tif 000004
【０００７】
【数３】
2013179784.tif 000005
【０００８】
この（１）式〜（３）式からも分かるように、ダブルリサーフ構造において高耐圧を確保するためには、ｐ型の拡散層１０３の単位面積当たりの総電荷量Ｑpおよびｎ型の拡散層１０２の単位面積当たりの総電荷量Ｑnのバランスを上記（１）式〜（３）式の範囲で最適に保つことが必要となる。ここで総電荷量や総不純物量の「総」とは各層の深さ方向に積分した全量を示すために付けたものである。【０００９】
尚、図１６は、用語を説明する解説図である。図１６（ａ）はイオン注入のドーズ量を説明する説明図である。イオン注入のドーズ量とはシリコン層に注入される不純物イオンのシリコン層に入る前の不純物量である。以下、拡散層を形成するためのイオン注入のドーズ量を、当該拡散層のドーズ量と示す。図１６（ｂ）は、後述する高耐圧分離構造１４の直線部分１５の単位面積当たりの総不純物量を説明する図である。図１６（ｃ）は、後述する高耐圧分離構造１４のコーナー部分１６の単位面積当たりの総不純物量を説明する図である。図１６（ｄ）は高耐圧分離構造１４の単位面積当たりの正味の総不純物量を説明する図である。単位面積当たりの総電荷量は単位面積当たりの正味の不純物量に電荷素量ｑ（＝１．６０２×１０-19クーロン）を乗じた値になる。総不純物量とは、シリコン層に注入される不純物イオンのシリコン層に入った後の不純物量である。このため、図１６（ｂ）に示すように、マスクによってシリコン層が遮蔽されていない場合には、総不純物量はドーズ量と等しい（総不純物量＝ドーズ量）。一方、図１６（ｃ）に示すように、マスクによってシリコン層が選択的に遮蔽されている場合には、シリコン層に入る不純物イオンが少なくなるため、総不純物量はドーズ量よりも少ない（総不純物量＜ドーズ量）。【００１０】
図１４は、従来のダブルリサーフ構造を有する高耐圧分離構造６４を備えた半導体装置５００の構成を示す説明図である。図１４（ａ）は半導体装置５００の要部平面図であり、図１４（ｂ）は図１４（ａ）のＡ−Ａ線およびＢ−Ｂ線で切断した要部断面図である。図１４（ａ）のＡ−Ａ線およびＢ−Ｂ線で切断した断面は同じになる。この高耐圧分離構造６４とは、集積回路などにおいて、低電位領域６３と高電位領域６２とを分離する耐圧構造のことである。【００１１】
図１４（ａ）において、高耐圧分離構造６４の平面形状は略矩形をなす環状の一定幅の帯状であり、高耐圧分離構造６４は高電位領域６２を取り囲んでいる。高耐圧分離構造６４は、直線部分６５と、当該直線部分６５の端部に繋がる一定曲率の曲線形状のコーナー部分６６と、で構成される。【００１２】
図１４（ｂ）において、ｐ型のシリコン基板５１のおもて面の表面層に深さ約１０μｍ程度のｎ型の拡散層５２が形成されている。この拡散層５２の基板おもて面の表面層には深さ約２μｍのｐ型の拡散層５３が形成されている。この拡散層５３とシリコン基板５１とは、基板外周部で、深さ方向にｎ型の拡散層５２を貫通する深いｐ型の拡散層５４を介して繋がっている。高耐圧分離構造６４で囲まれたｎ型の拡散層５２の内側にはｎ型の拡散層５２である高電位領域６２が形成されている。高耐圧分離構造６４の縦方向（深さ方向）の構成は、基板おもて面側からｐ型の拡散層５３、ｎ型の拡散層５２およびｐ型シリコン基板５１の順に重なる三層構造のダブルリサーフ構造である。【００１３】
拡散層５２は、高濃度ｎ型領域５６を介して高電位となる電極５９と電気的に接続され、拡散層５３は、高濃度ｐ型領域５７を介して低電位となる電極６０と電気的に接続されている。電極５９および電極６０は、層間絶縁膜５８上に延在し、それぞれフィールドプレート６１ａおよびフィールドプレート６１ｂと電気的に接続されている。符号５５はＬＯＣＯＳ（選択酸化膜）である。【００１４】
つぎに、前記の高耐圧分離構造６４の働きを説明する。電極６０がＧＮＤ電位に固定された状態で電極５９の電位を上げると、拡散層５２を介して高電位領域６２の電位が上がる。そして、拡散層５２と拡散層５３との間のｐｎ接合、および、拡散層５２とシリコン基板５１との間のｐｎ接合からは空乏層が伸び、電極５９の電位数百Ｖで拡散層５２と拡散層５３とが完全に空乏化する。これによって、電極５９と電極６０との間での電界集中が抑制されるため、電極５９と電極６０との間を高耐圧にすることができて、高電位領域６２の電位を同一基板上の低電位領域６３よりも高い電位に持ち上げることができる。【００１５】
また、下記特許文献１では、高電位領域と高電位領域より浅いｐオフセット領域の耐圧構造領域とをコストダウンのために同一マスクで形成し、形成された耐圧構造領域の底面を波形にすることが記載されている。【００１６】
また、下記特許文献２では、横型ＭＯＳＦＥＴ半導体装置をチップ上にレイアウトした際にできる折り返し部の耐圧を延長ドレインのレイアウトを工夫することで高くし、横型ＭＯＳＦＥＴ半導体装置全体のブレークダウン電圧を高くできることが記載されている。【００１７】
また、下記特許文献３では、ｎドリフト層の表面層に空乏層のストッパの働きをするｎ+領域の底面をコーナー部分だけを波形に形成することで耐圧を改善した例が記載されている。また、下記特許文献４では、ダブルリサーフ構造で空乏層が伸びる内側において、この内側に配置される主電極とｐｎ接合との距離を空乏層が伸び易いコーナー部分で直線部分より距離を大きくして耐圧を改善することが記載されている。【００１８】
また、下記特許文献５では、耐圧構造部の表面のｎ層をｐ層とｎ層とで形成して耐圧を改善することが記載されている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特許第３７７８０６１号公報
【特許文献２】特許第３３５６５８６号公報
【特許文献３】特許第３４５６０５４号公報
【特許文献４】特許第３８０２９３５号公報
【特許文献５】特許第４５３４３０３号公報
【非特許文献】
【００２０】
【非特許文献１】Ｄｅｓｉｇｎ  ａｎｄ  Ｏｐｔｉｍｉｚａｔｉｏｎ  ｏｆ  Ｄｏｕｂｌｅ−ＲＥＳＵＲＦ  Ｈｉｇｈ−Ｖｏｌｔａｇｅ  Ｌａｔｅｒａｌ  Ｄｅｖｉｃｅｓ  ｆｏｒ  ａ  Ｍａｎｕｆａｃｔｕｒａｂｌｅ  Ｐｒｏｃｅｓｓ，ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，（米国），ＩＥＥＥ，ＪＵＬＹ  ２００３，ＶＯＬ．５０，ＮＯ．７，ＰＰ．１６９７−１７０１
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、図１４のダブルリサーフ構造において、最大耐圧を出すための各拡散層５２，５３の単位面積当たりの正味の総電荷量（これは単位面積当たりの正味の総不純物量と等価である）の最適条件（最適値）は、高耐圧分離構造６４の直線部分（以下、単に直線部分とする）６５とコーナー部分（以下、単にコーナー部分とする）６６とで異なる。これは空乏層の伸び方が直線部分６５とコーナー部分６６とで異なるためと推測される。【００２２】
図１５は、図１４の半導体装置５００において、直線部分６５とコーナー部分６６とのそれぞれについて、ｐ型の拡散層５３のイオン注入でのドーズ量と耐圧との関係をシミュレーションした結果を示す特性図である。横軸のドーズ量とはイオン注入された単位面積当たりの総不純物量であり、単位体積あたりの不純物量を深さ方向に積分した量のことである。また、ｎ型の拡散層５２のドーズ量は４．０×１０12／ｃｍ2であり、直線部分６５とコーナー部分６６とでｐ型の拡散層５３のドーズ量は同じである。すなわち、直線部分６５およびコーナー部分６６のｐ型の拡散層５３は同時にイオン注入して形成される。【００２３】
図１５から分かるように、直線部分６５でのドーズ量に対するシミュレーションで求めた耐圧曲線７１のピークと、コーナー部分６６のピークでのドーズ量に対するシミュレーションで求めた耐圧曲線７２のピークとにずれが生じる。そのため、ｐ型の拡散層５３のドーズ量の最適値（ドーズ量に対する耐圧曲線７１，７２でピーク耐圧となるドーズ量のこと）は、直線部分６５に対してコーナー部分６６ではドーズ量の小さい方にずれる。また、ピーク耐圧は、直線部分６５に対してコーナー部分６６では低くなる。これはコーナー部分６６の電界強度が直線部分６５の電界強度に比べて高くなるためである。【００２４】
前記のように、直線部分６５とコーナー部分６６とではドーズ量に対するシミュレーションで求めた耐圧曲線７１，７２にずれがある。このため、素子耐圧は、両者の耐圧曲線７１，７２の内、低い方の耐圧曲線に沿って律速されて低くなる。【００２５】
図１５において、素子耐圧のピーク値はシミュレーションで求めた両耐圧曲線７１，７２の交わる箇所の耐圧である。拡散層５３のドーズ量をこの両耐圧曲線７１，７２の交わる箇所のドーズ量より低い方向に移動させた場合、素子耐圧は直線部分６５の耐圧曲線７１に沿って低下する。一方、拡散層５３のドーズ量を両耐圧曲線７１，７２の交わる箇所のドーズ量より高い方向に移動させた場合、素子耐圧はコーナー部分６６の耐圧曲線７２に沿って低下する。すなわち、実際の拡散層５３のドーズ量がプロセスのばらつきによりシミュレーションで求めた耐圧曲線７１，７２の交わる箇所のドーズ量（ドーズ量の最適値）からずれた場合、素子耐圧は急激に低下する。また、素子耐圧のピーク値は両耐圧曲線７１，７２のピーク値よりも低くなる。具体的にさらに説明する。【００２６】
図１５において、プロセスのばらつきによる拡散層５３のドーズ量のばらつきを、例えば±１０％とし、素子耐圧の低下が最小になるように拡散層５３のドーズ量の中心値（５．３×１０12／ｃｍ2）を決定した場合、素子耐圧の最高値はコーナー部分６６の耐圧で律速されて１７００Ｖとなる。また、プロセスのばらつきによる素子耐圧の最低値は直線部分６５とコーナー部分６６とで同じ耐圧となる１４００Ｖである。【００２７】
前記のことから、ダブルリサーフ構造の高耐圧分離構造６４において、素子耐圧のピーク値をさらに高くすることができ、プロセスのばらつきによる素子耐圧の低下をさらに小さくできる方策が強く望まれている。【００２８】
また、上記特許文献１〜上記特許文献５では、ダブルリサーフ構造の高耐圧分離構造において、コーナー部分を部分的にマスクしてシリコンに注入される不純物量を直線部分の不純物量より少なくすることで、素子耐圧を向上した半導体装置については記載されていない。【００２９】
この発明は、上述した従来技術による問題点を解消するため、ダブルリサーフ構造において、素子耐圧を高くすることができ、プロセスのばらつきによる素子耐圧の低下を小さくすることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００３０】
上述した課題を解決し、本発明の目的を達成するため、この発明に係る半導体装置は、つぎの特徴を有する。第１導電型の半導体基板のおもて面の表面層に、第２導電型のウェル領域が選択的に形成されている。前記ウェル領域の内部に環状の平面形状で第１導電型の第１領域が形成されている。前記ウェル領域の内部の前記第１領域よりも内側に環状の平面形状で第２導電型の第２領域が形成されている。前記ウェル領域の内部の、前記第１領域と前記第２領域との間に第１導電型のリサーフ領域が形成されている。前記半導体基板と前記リサーフ領域とにより前記ウェル領域を挟み込むダブルリサーフ構造からなる高耐圧分離構造が形成されている。前記高耐圧分離構造は、直線部分と、前記直線部分に繋がる一定の曲率を有するコーナー部分とからなる。前記コーナー部分の前記リサーフ領域は、高濃度領域と、前記高濃度領域よりも拡散深さが浅く不純物濃度の低い低濃度領域とを有する。前記リサーフ領域の前記直線部分の単位面積当たりの第１の正味の総不純物量および前記リサーフ領域の前記コーナー部分の単位面積当たりの第２の正味の総不純物量は共に１．４×１０12［／ｃｍ2］以下である。前記ウェル領域の第３の正味の総不純物量は２．８×１０12［／ｃｍ2］以下である。前記第３の正味の総不純物量から前記第１の正味の総不純物量を差し引いた値および前記第３の正味の総不純物量から前記第２の正味の総不純物量を差し引いた値は共に１．４×１０12［／ｃｍ2］以下である。前記第１の正味の総不純物量は前記第２の正味の総不純物量より少ない。【００３１】
また、この発明に係る半導体装置は、上述した発明において、前記リサーフ領域よりも外側に、前記ウェル領域を囲むように、前記半導体基板のおもて面から前記ウェル領域の深さ以上の深さで形成された第１導電型の分離領域をさらに備えるとよい。【００３２】
また、この発明に係る半導体装置は、上述した発明において、前記第１の正味の総不純物量が前記第２の正味の総不純物量よりも少ない量が２０％以下であるとよい。【００３３】
また、この発明に係る半導体装置は、上述した発明において、前記半導体基板と前記リサーフ領域とは電気的に接続されているとよい。【００３４】
また、この発明に係る半導体装置は、上述した発明において、前記高濃度領域と前記低濃度領域とは、互いに接し、かつ交互に繰り返し配置される構成とするとよい。【００３５】
また、上述した課題を解決し、本発明の目的を達成するため、この発明に係る半導体装置の製造方法は、上述した半導体装置の製造方法であって、つぎの特徴を有する。まず、前記半導体基板上に前記ウェル領域を第２導電型の不純物のイオン注入と熱処理とで形成する第１の工程を行う。つぎに、前記高耐圧分離構造の前記直線部分と前記コーナー部分とに前記リサーフ領域を第１導電型不純物のイオン注入と熱処理とで形成する第２の工程を行う。そして、前記第２の工程において、前記コーナー部分を部分的にマスクで遮蔽して、前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量を、前記直線部分の前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量より少なくする。【００３６】
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第２の工程において、前記直線部分の耐圧が最大になるドーズ量から前記コーナー部分の耐圧が最大になるドーズ量を差し引いたドーズ量の前記第１導電型不純物を前記マスクにより遮蔽して、前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量を少なくするとよい。【００３７】
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第２の工程において、前記直線部分の予め求めた前記リサーフ領域のドーズ量に対する耐圧曲線の最大耐圧と、前記コーナー部分の予め求めた前記リサーフ領域のドーズ量に対する耐圧曲線の最大耐圧とが一致するように、前記マスクの遮蔽率を調整して前記リサーフ領域の正味の総不純物量を調整するとよい。
【発明の効果】
【００３８】
この発明に係る半導体装置および半導体装置の製造方法によれば、素子耐圧の高い半導体装置を提供することができるという効果を奏する。また、この発明に係る半導体装置および半導体装置の製造方法によれば、直線部分とコーナー部分とに同時にイオン注入および熱処理することにより、直線部分とコーナー部分とにそれぞれ分けてイオン注入を行う場合に比べて、プロセスのばらつきが小さくなり、素子耐圧の低下を小さくすることができるという効果を奏する。
【図面の簡単な説明】
【００３９】
【図１】図１は、この発明の実施の形態１に係る半導体装置１００の構成の要部を示す平面図である。
【図２】図２は、この発明の実施の形態１に係る半導体装置１００の構成の要部を示す断面図である。
【図３】図３は、この発明の実施の形態１に係る半導体装置１００の高耐圧分離構造１４において、耐圧とリサーフ領域３のイオン注入でのドーズ量との関係を示す特性図である。
【図４】図４は、図３を基に、コーナー部分１６のリサーフ領域３を形成するためのｐ型不純物の遮蔽率と半導体装置の耐圧との関係を示した特性図である。
【図５】図５は、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。
【図６】図６は、図５に続く、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。
【図７】図７は、図６に続く、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。
【図８】図８は、図７に続く、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。
【図９】図９は、図８に続く、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。
【図１０】図１０は、図９に続く、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。
【図１１】図１１は、図１０に続く、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。
【図１２】図１２は、図５のイオン注入のとき用いるレジストマスク１７の平面図である。
【図１３】図１３は、ダブルリサーフ構造の高耐圧分離構造を有する半導体装置の概念断面図である。
【図１４】図１４は、従来のダブルリサーフ構造を有する高耐圧分離構造６４を備えた半導体装置５００の構成を示す説明図である。
【図１５】図１５は、図１４の半導体装置５００において、直線部分６５とコーナー部分６６とのそれぞれについて、ｐ型の拡散層５３のイオン注入でのドーズ量と耐圧との関係をシミュレーションした結果を示す特性図である。
【図１６】図１６は、用語を説明する解説図である。
【図１７】図１７は、インバータ回路を構成するＩＧＢＴのゲート駆動回路図である。
【発明を実施するための形態】
【００４０】
以下に添付図面を参照して、この発明に係る半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００４１】
（実施の形態１）
図１は、この発明の実施の形態１に係る半導体装置１００の構成の要部を示す平面図である。図２は、この発明の実施の形態１に係る半導体装置１００の構成の要部を示す断面図である。図２（ａ）は図１をＡ−Ａ線で切断した高耐圧分離構造１４の直線部分１５の要部断面図であり、図２（ｂ）は図１のＢ−Ｂ線で切断した高耐圧分離構造１４のコーナー部分１６の要部断面図である。図２（ｃ）は、図１をＡ−Ａ線で切断した高耐圧分離構造１４の直線部分１５の別の一例を示す要部断面図である。
【００４２】
以下で説明する高耐圧分離構造１４とは、集積回路などにおいて、低電位領域１３と高電位領域１２とを分離する耐圧構造のことである。ここで高電位領域１２とは高電圧電源から電圧が印加される高電位側の領域であり、低電位領域１３とは高電圧電源より低い低電圧電源から電圧が印加される低電位側の領域のことである。
【００４３】
図１７は、インバータ回路を構成するＩＧＢＴのゲート駆動回路図である。図１７は、ＣＯＭ電位と高電圧電源Ｖｄｃとの間に接続されたインバータ回路を構成するＩＧＢＴのゲート駆動回路図であり、図１の半導体装置１００が高耐圧ＩＣ（ＨＶＩＣ）の一部として適用される例を示している。高耐圧ＩＣは、上側アームのＩＧＢＴ２０１の低電位側の主端子であるエミッタ電位（Ｖｓ）を基準とする低電圧電源Ｖｂにより動作するハイサイド駆動回路と、図示しない制御回路からハイサイド駆動回路に信号を伝達するレベルシフタと、図示しない制御回路からの信号を受けて下側アームのＩＧＢＴ２０２を駆動し、下側アームのＩＧＢＴ２０２の低電位側の主端子であるエミッタ電位（ＣＯＭ電位）を基準とする低電圧電源Ｖｃｃにより動作するローサイド駆動回路と、を備えている。レベルシフタにはレベルシフト抵抗が接続されており、高耐圧ＩＣは、このレベルシフト抵抗に流す電流をレベルシフタで制御することにより、制御回路の信号をハイサイド駆動回路に伝達する仕組みである。
【００４４】
高電位領域１２は、ハイサイド駆動回路が形成される領域であり、低電位領域１３は、ローサイド駆動回路が形成される領域である。高電位領域１２は、Ｖｓを基準とする電源により動作するものであり、ＩＧＢＴ２０１がオン状態では、Ｖｓの電位は高電圧電源Ｖｄｃとなり、高電位領域１２には高電位が印加される。低電位領域１３は、高電位領域１２と同一のシリコン基板１に高電位領域１２を囲むように配置され、高耐圧分離構造１４によって高電位領域１２と電気的に分離されている。
【００４５】
図１において、高耐圧分離構造１４の平面形状は略矩形をなす環状の一定幅の帯状であり、高耐圧分離構造１４は高電位領域１２を取り囲んでいる。高耐圧分離構造１４の平面形状の外形は、直線部分１５と、当該直線部分１５の端部に繋がる一定曲率の曲線形状の４つのコーナー部分１６と、を備えている。高耐圧分離構造１４の幅は、約２００μｍであり、高耐圧分離構造１４のコーナー部分１６の曲率半径は約８０μｍである。
【００４６】
図２において、ｐ型のシリコン基板１のおもて面の表面層に深さ約１０μｍ程度のｎ型のウェル領域２が形成されている。このウェル領域２の平面形状は、略矩形形状であり、外形が直線部分と拡散方向に凸のコーナー部分とを備えている。ウェル領域２は、高電位領域１２から高耐圧分離構造１４にわたって形成されている。このウェル領域２の端部の基板おもて面の表面層には、ウェル領域２の平面形状の外周に沿って深さ約２μｍのｐ型のリサーフ領域３が環状の平面形状で形成されている。このリサーフ領域３とシリコン基板１とは、リサーフ領域３の外周部で、ウェル領域２の深さと同程度に深いｐ型の拡散層４（分離領域）を介して繋がっている。これによって、シリコン基板１とリサーフ領域３とは電気的に接続されている。リサーフ領域３は拡散層４と接することなく離れて形成してもよい。この場合、リサーフ領域３は電位的に浮いた領域となる。また、拡散層４は、図２（ｃ）のように浅く形成してもよい。高耐圧分離構造１４で囲まれたｎ型のウェル領域２の内側にはｎ型のウェル領域２である高電位領域１２が形成されている。高耐圧分離構造１４の縦方向（深さ方向）の構成は、基板おもて面側からｐ型のリサーフ領域３、ｎ型のウェル領域２およびｐ型のシリコン基板１の順に重なる３層構造のダブルリサーフ構造である。
【００４７】
ウェル領域２は、高電位が印加される電極９と高濃度ｎ型領域６（コンタクト領域）を介して電気的に接続されている。高濃度ｎ型領域６は、高耐圧分離構造１４の高電位領域１２側に形成されている。リサーフ領域３は、低電位が印加される電極１０と高濃度ｐ型領域７（コンタクト領域）を介して電気的に接続されている。高濃度ｐ型領域７は、高耐圧分離構造１４の低電位領域１３側に形成されている。なお、リサーフ領域３が拡散層４と離れて形成されている場合は、高濃度ｐ型領域７は、拡散層４の表面層に形成される。また、電極９および電極１０は、層間絶縁膜８によって電気的に絶縁されている。また、電極９および電極１０は、層間絶縁膜８上に延在し、高耐圧分離構造１４においてそれぞれフィールドプレート１１ａおよびフィールドプレート１１ｂと電気的に接続されている。シリコン基板１のおもて面と層間絶縁膜８との間には、ＬＯＣＯＳ（選択酸化膜）５が選択的に形成されている。
【００４８】
図２（ｂ）において、高耐圧分離構造１４のコーナー部分（以下、単にコーナー部分とする）１６のリサーフ領域３は、不純物濃度が高く拡散深さが深い箇所３ｄと、不純物濃度が低く拡散深さが浅い箇所３ｅとが交互に配置されている。この両箇所３ｄ，３ｅは図２（ｂ）では接続しており、その底面３ａは波形になっている。両箇所３ｄ、３ｅは互いに離れていても構わない。また、リサーフ領域３の単位面積当たりの総不純物量およびリサーフ領域３の単位面積当たりの正味の総不純物量は、高耐圧分離構造１４の直線部分１５（以下、単に直線部分１５とする）よりコーナー部分１６で少なくなっている。リサーフ領域３の単位面積当たりの総不純物量およびリサーフ領域３の単位面積当たりの正味の総不純物量は、図３に示すリサーフ領域３のドーズ量に対するシミュレーションで求めた耐圧曲線３２ｂの耐圧が最大になるリサーフ領域３のドーズ量から求められる。尚、リサーフ領域３の単位面積当たりの総不純物量およびリサーフ領域３の単位面積当たりの正味の総不純物量とは前記した通りである。
【００４９】
ウェル領域２の単位面積当たりの正味の総不純物量は、直線部分１５とコーナー部分１６との両者共に１．０×１０12／ｃｍ2である。リサーフ領域３の単位面積当たりの正味の総不純物量は、直線部分１５で１．０×１０12／ｃｍ2であり、コーナー部分１６で０．９×１０12／ｃｍ2である。この各拡散層の単位面積当たりの正味の総不純物量がそれぞれの拡散層の単位面積当たりの総電荷量に相当する。また拡散プロフィルから算出される拡散層の単位面積当たりの正味の総不純物量は、拡散層のドーズ量より小さな値になる。これはイオン注入後の熱処理で拡散したｐ型不純物とｎ型不純物とが互いにコンペンセート（補償）し合ってその量を減じるためである。
【００５０】
リサーフ領域３の単位面積当たりの正味の総不純物量（単位面積当たりの総電荷量Ｑp）、および、ウェル領域２の単位面積当たりの正味の総不純物量（単位面積当たりの総電荷量Ｑn）は、いずれも上記（１）式〜（３）式に示したダブルリサーフ条件であるＱp≦１．４×１０12［／ｃｍ2］、Ｑn≦２．８×１０12［／ｃｍ2］、および、Ｑn−Ｑp≦１．４×１０12［／ｃｍ2］の範囲を満たしている。
【００５１】
図３は、この発明の実施の形態１に係る半導体装置１００の高耐圧分離構造１４において、耐圧とリサーフ領域３のイオン注入でのドーズ量との関係を示す特性図である。ウェル領域２のドーズ量は４．０×１０12／ｃｍ2である。耐圧曲線３１は直線部分１５のリサーフ領域３のドーズ量に対するシミュレーションで求めた耐圧曲線であり、耐圧曲線３２ｂはマスクでリサーフ領域３のドーズ量を遮蔽しない場合のコーナー部分１６のリサーフ領域３のドーズ量に対するシミュレーションで求めた耐圧曲線である。耐圧曲線３２はマスクでリサーフ領域３のドーズ量を１０％遮蔽した場合のコーナー部分１６のリサーフ領域３のドーズ量に対する耐圧曲線であり、耐圧曲線３２ｂから求めた耐圧曲線である。図３の耐圧曲線３１，３２ｂは予めシミュレーションで求めた特性図である。勿論、これらの耐圧曲線３１，３２ｂは実験で求めても構わない。
【００５２】
直線部分１５において、リサーフ領域３を形成するためのｐ型不純物はシリコン基板１内にすべて注入される。このため、直線部分１５のリサーフ領域３のドーズ量は、リサーフ領域３の単位面積当たりの総不純物量と一致する。一方、コーナー部分１６において、リサーフ領域３を形成するためのｐ型不純物はマスクで１０％遮蔽されるため、シリコン基板１に注入される単位面積当たりのｐ型総不純物量は１０％減少する。従って、リサーフ領域３の単位面積当たりの総不純物量は、コーナー部分１６のリサーフ領域３のドーズ量よりも１０％減少する。このように、リサーフ領域３の単位面積当たりの総不純物量が１０％減少するということは、リサーフ領域３の正味の総不純物量（図１６を参照のこと）も１０％減少することを意味する。
【００５３】
リサーフ領域３のドーズ量を直線部分１５およびコーナー部分１６共に５．５×１０12／ｃｍ2とすることで、直線部分１５の最高耐圧は２０００Ｖとなり、コーナー部分１６の最高耐圧は１９００Ｖとなる。素子耐圧はコーナー部分１６の最高耐圧で律速されるため１９００Ｖとなり、従来構造の最高耐圧の１７００Ｖより高くなる。但し、コーナー部分１６の実際のドーズ量はマスクで遮蔽されるので５．５×１０12／ｃｍ2の１０％減である。
【００５４】
また、プロセスのばらつきが±１０％ある場合には、直線部分１５の最低耐圧は１７００Ｖであり、コーナー部分１６の最低耐圧は１６００Ｖとなる。従って、素子耐圧はコーナー部分１６の最低耐圧で律速されるため１６００Ｖとなる。この１６００Ｖの電圧は従来構造の最低電圧の１４００Ｖより高くなる。これは素子耐圧の低下を従来構造よりも小さく抑えることができることを意味している。
【００５５】
また、リサーフ領域３のドーズ量を５．５×１０12／ｃｍ2とした場合、直線部分１５ではシリコン基板１に注入されるｐ型不純物の単位面積当たりの総不純物量はリサーフ領域３のドーズ量と同じ５．５×１０12／ｃｍ2となる。一方、コーナー部分１６のシリコン基板１に注入されるｐ型不純物はマスクで１０％遮蔽される。このため、コーナー部分１６では、リサーフ領域３の単位面積当たりの総不純物量はリサーフ領域３のドーズ量から１０％減少して４．９５×１０12／ｃｍ2となる。従って、コーナー部分１６のリサーフ領域３の単位面積当たりの正味の総不純物量も前記したように１０％減少する。
【００５６】
前記のことから、コーナー部分１６をマスクで１０％遮蔽し、コーナー部分１６においてシリコン基板１内に注入されるイオン注入量（単位面積当たりの総不純物量）を１０％減ずることで、５．５×１０12／ｃｍ2のドーズ量をイオン注入したときに、直線部分１５の耐圧曲線３１のピーク値となり、コーナー部分１６の耐圧曲線３２のピーク値になる。すなわち、マスクで遮蔽しないときのコーナー部分１６の耐圧曲線３２ｂのピーク値となるリサーフ領域３のドーズ量をマスクで遮蔽することで、コーナー部分１６の耐圧曲線３２のピーク値をリサーフ領域３のドーズ量の１０％大きい方に移動させることができる。その結果、直線部分１５の耐圧曲線３１のピーク値となるドーズ量と、コーナー部分１６の耐圧曲線３２のピーク値となるドーズ量とを一致させることができる。
【００５７】
前記のことから、本発明のポイントを説明する。コーナー部分１６での耐圧曲線３２のピーク値となるドーズ量と、直線部分１５での耐圧曲線３１のピーク値となるドーズ量とを予めシミュレーションで求める。つぎに、イオン注入時にコーナー部分１６を部分的にマスクで遮蔽する。直線部分１５での耐圧曲線３１のピーク値となるドーズ量がイオン注入でシリコン基板１に注入されたとき、コーナー部分１６のシリコン基板１に注入されるイオン注入量を前記のコーナー部分１６での耐圧曲線３２のピーク値となるドーズ量になるように、前記のマスクの遮蔽率を調整して合せる。これによって、コーナー部分１６での耐圧曲線３２のピーク値となるドーズ量と、直線部分１５での耐圧曲線３１のピーク値となるドーズ量とを一致させることができる。
【００５８】
その結果、前記したように、素子耐圧をコーナー部分１６の耐圧曲線３２のほぼピーク値まで向上させ、プロセスのばらつきによる素子耐圧の低下をコーナー部分１６の耐圧曲線３２で決まる最低耐圧まで上げることができる。これにより、従来のダブルリサーフ構造の素子耐圧より高く、プロセスのばらつきによる素子耐圧の低下を従来のダブルリサーフ構造での素子耐圧の低下より小さくすることができる。
【００５９】
また、図３から分かるように、リサーフ領域３のすべてのドーズ量の範囲でコーナー部分１６の耐圧曲線３２よりも直線部分１５の耐圧曲線３１が上回るため、本実施の形態においては素子耐圧はコーナー部分１６の耐圧曲線３２で決まることになる。
【００６０】
図３では、コーナー部分１６のシリコン基板１内に注入されるｐ型不純物の遮蔽率を１０％とした場合について説明したが、本発明は遮蔽率を種々変更した場合であっても従来構造よりも半導体装置１００の耐圧（素子耐圧）を向上させることができる。前述したように、リサーフ領域３のコーナー部分１６を形成する場合において、マスクで遮蔽しないでｐ型不純物をイオン注入した場合の耐圧は耐圧曲線３２ｂとなる。そして、コーナー部分１６のリサーフ領域３を形成するためのｐ型不純物をマスクで１０％遮蔽することで耐圧曲線３２ｂが耐圧曲線３２へ移動する。例えば、コーナー部分１６のリサーフ領域３を形成するためのｐ型不純物をマスクで遮蔽する量を徐々に増やしていくと耐圧曲線３２ｂが耐圧曲線３２の位置へと徐々に移動すると推測される。このような知見に基づき、コーナー部分１６のリサーフ領域３を形成するためのｐ型不純物の遮蔽率と半導体装置１００の耐圧との関係を図４において示す。図４は、図３を基に、コーナー部分１６のリサーフ領域３を形成するためのｐ型不純物の遮蔽率と半導体装置の耐圧との関係を示した特性図である。図４中の「耐圧」とは、リサーフ領域３のドーズ量が設定値から±１０％の範囲でばらついた場合の耐圧の最小値が最大となるようにドーズ量を設定した場合の耐圧である。また「最低耐圧」は、リサーフ領域３ドーズ量が設定値から±１０％の範囲でばらついた場合の耐圧の最小値である。このグラフより、直線部分１５に比べて２０％少なくなるまでは、半導体装置１００の耐圧は従来に比べて上昇する。よって、コーナー部分１６のリサーフ領域３の正味の総不純物量が直線部分１５のリサーフ領域３の正味の総不純物量より少ない量（コーナー部マスク遮蔽率）が２０％以下である場合は、従来に比べて耐圧を向上させることができる。従来とは、コーナー部マスク遮蔽率がゼロの場合である。
【００６１】
また、コーナー部マスク遮蔽率を７％から１３％の範囲内とするとより好ましい。
【００６２】
（実施の形態２）
つぎに、実施の形態２に係る半導体装置の製造方法について、図１，図２の半導体装置１００を製造する場合を例に説明する。図５〜図１１は、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。図５（ａ）〜図５（ｃ）に示す断面図は直線部分１５とコーナー部分１６との断面を示し両者は同一である。また、図６〜図１１において、分図を示すアルファベット（ｄ，ｅ，ｆ，・・）の後に続く「−１」の分図は直線部分１５の断面図であり、「−２」の分図はコーナー部分１６の断面図である。図５〜図１１は、半導体装置を構成するダブルリサーフ構造の高耐圧分離構造１４の製造工程である。
【００６３】
まず、比抵抗４００Ωｃｍのｐ型のシリコン基板１のおもて面にｎ型のウェル領域２を形成するためのレジストマスク２０を形成する。そして、レジストマスク２０をマスクとして、シリコン基板１のおもて面からＰ（リン）イオンを加速エネルギーが５０ｋｅＶで、ドーズ量が４．０×１０12／ｃｍ2の条件で注入する（図５（ａ））。
【００６４】
つぎに、レジストマスク２０を除去した後、シリコン基板１のおもて面にｐ型の拡散層４を形成するためのレジストマスク２１を形成する。そして、レジストマスク２１をマスクとして、シリコン基板１のおもて面からＢ（ボロン）イオンを加速エネルギーが１５０ｋｅＶで、ドーズ量が３．０×１０12／ｃｍ2の条件で注入する（図５（ｂ））。
【００６５】
つぎに、レジストマスク２１を除去した後、処理温度が１２００℃で、処理時間が３００分の熱拡散を行い、ウェル領域２と拡散層４とを形成する（図５（ｃ））。つぎに、リサーフ領域３を形成するためのレジストマスク１７（コーナー部分１６における遮蔽率１０％）を形成する。そして、レジストマスク１７をマスクとして、シリコン基板１のおもて面からＢイオンを加速エネルギーが５０ｋｅＶで、ドーズ量が５．５×１０12／ｃｍ2の条件で注入する。このとき、直線部分１５のシリコン基板１内に入り込むＢイオンの単位面積当たりの不純物量が５．５×１０12／ｃｍ2である場合、コーナー部分１６では、レジストマスク１７によって直線部分１５よりも１０％多くマスクされているため、実質、シリコン基板１内に入り込むＢイオンの単位面積当たりの不純物量は４．９５×１０12／ｃｍ2となる（図６（ｄ−１），図６（ｄ−２））。
【００６６】
図１２は、図５のイオン注入のとき用いるレジストマスク１７の平面図である。図１２（ａ）は、コーナー部分１６に円形のドット状のマスク部１７ａを形成した遮蔽パターンを有するレジストマスク１７の平面レイアウトである。図１２（ｂ）は、コーナー部分１６に湾曲した細い帯状のマスク部１７ｂを形成した遮蔽パターンを有するレジストマスク１７の平面レイアウトである。尚、図１２（ａ）の円形のドット状のマスク部１７ａを三角形や四角形、多角形のドット状のマスク部に換えても構わない。また、図１２（ｂ）の湾曲した細い帯状のマスク部１７ｂを放射状直線の帯状のマスク部としても構わない。
【００６７】
このように、リサーフ領域３を形成するためのイオン注入においては、図１２に示したようなコーナー部分１６のウェル領域２を覆う遮蔽部分の面積密度が、直線部分１５のウェル領域２を覆う遮蔽部分の面積密度よりも高いレジストマスク１７を用いる。ここでは、コーナー部分１６におけるレジストマスク１７の遮蔽部分１８に対する非遮蔽部分１９の割合を遮蔽率とした場合、直線部分１５では遮蔽率は０％（遮蔽しない）、コーナー部分１６では遮蔽率は１０％である。コーナー部分１６で遮蔽率を１０％より増やしても減らしても直線部分１５とコーナー部分１６とで最適条件（耐圧曲線のピーク）が一致しなくなる。そのため、レジストマスク１７の遮蔽率は１０％程度が好ましい。
【００６８】
つぎに、レジストマスク１７を除去した後、処理温度が１１５０℃程度で、処理時間が２４０分程度の熱拡散を行い、リサーフ領域３を形成する（図７（ｅ−１），図７（ｅ−２））。上述したようにコーナー部分１６のウェル領域２は所定の遮蔽パターンでマスク部１７ａ，１７ｂに覆われているため、コーナー部分１６のウェル領域２にはＢイオンが注入されない部分が選択的に生じている。このため、コーナー部分１６のリサーフ領域３には、不純物濃度が高く拡散深さが深い箇所３ｄと、不純物濃度が低く拡散深さが浅い箇所３ｅとが形成される。つぎに、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法でシリコン窒化膜を形成した上で、ウェル領域２とリサーフ領域３との上の一部のシリコン窒化膜を残してエッチングする。つぎに、処理温度が１０００℃の酸素雰囲気中での熱処理を行い、ＬＯＣＯＳ（選択酸化膜）５を形成する（図８（ｆ−１）、図８（ｆ−２））。
【００６９】
つぎに、ウェル領域２の上の活性領域にＡｓ（砒素）イオンを加速エネルギーが３０ｋｅＶで、ドーズ量が３．０×１０15／ｃｍ2の条件で注入し、ウェル領域２のコンタクトを取るための高濃度ｎ型領域６を形成する。つぎに、リサーフ領域３の上の活性領域にＢＦ2（フッ化ボロン）イオンを加速エネルギーが３０ｋｅＶで、ドーズ量が３．０×１０15／ｃｍ2の条件で注入し、リサーフ領域３のコンタクトを取るための高濃度ｐ型領域７を形成する（図９（ｇ−１）、図９（ｇ−２））。
【００７０】
つぎに、シリコン基板１のおもて面に層間絶縁膜８を形成した後、熱処理を行い、ＡｓイオンおよびＢＦ2イオンの活性化を行う（図１０（ｈ−１）、図１０（ｈ−２））。つぎに、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により層間絶縁膜８を選択的に除去し、高濃度ｎ型領域６および高濃度ｐ型領域７の上にコンタクトホールを形成した後、スパッタリング法により層間絶縁膜８上にコンタクトホール内部に埋め込むようにアルミニウム膜を形成する。その後、アルミニウム膜のエッチングを行い、電極９、電極１０、フィールドプレート１１ａおよびフィールドプレート１１ｂを形成することにより（図１１（ｉ−１）、図１１（ｉ−２））、半導体装置１００が完成する。
【００７１】
以上、説明したように、各実施の形態によれば、リサーフ領域３を形成するためのイオン注入時に、所定の遮断パターンで配置されたマスク部１７ａ，１７ｂを有するレジストマスク１７でコーナー部分１６を選択的に遮蔽することにより、コーナー部分１６のリサーフ領域３の単位面積当たりの総不純物量が直線部分１５のリサーフ領域３の単位面積当たりの総不純物量よりも少ない高耐圧分離構造１４が形成される。また、コーナー部分１６の最適条件となるリサーフ領域３のドーズ量を直線部分１５の最適条件となるリサーフ領域３のドーズ量に合わせることができる。その結果、コーナー部分１６のリサーフ領域３のドーズ量と直線部分１５のリサーフ領域３のドーズ量とを同一にして、従来の耐圧構造より高耐圧を実現することができる。
【００７２】
また、各実施の形態によれば、コーナー部分１６の耐圧曲線３２を直線部分１５の耐圧曲線３１の内側にすべて入り込むようにレジストマスク１７による遮蔽率を調節することで、従来の耐圧構造より高耐圧を実現することができる。
【００７３】
また、各実施の形態においては、前記したように、イオン注入時に遮蔽マスク（レジストマスク１７）を用いて、基板おもて面側の拡散層（リサーフ領域３）の単位面積当たりの正味の総不純物量を直線部分１５に比べてコーナー部分１６で少なくする。これら直線部分１５およびコーナー部分１６における拡散層の正味の総不純物量を共に所定のリサーフ条件を満たしながら、前記の遮蔽マスクを用いて、直線部分１５とコーナー部分１６とに同時にイオン注入と熱処理とを行う。このように直線部分１５とコーナー部分１６とに同時にイオン注入を行った場合でも、遮蔽マスクを用いることで、直線部分１５とコーナー部分１６とで予め求めたそれぞれの耐圧曲線３１，３２ｂの最大値（３１ａ，３２ｃ）になるように拡散層の正味の総不純物量をそれぞれ合わせる（リサーフ領域３のドーズ量をマスクで遮蔽しない場合のコーナー部分１６の耐圧曲線３２ｂを、耐圧曲線３１のピーク値におけるリサーフ領域３のドーズ量でピークを示す耐圧曲線３２にまで移動させる）ことができる。直線部分１５とコーナー部分１６とを共に最大耐圧にすることで、従来構造よりも素子耐圧を高くすることができる。さらに、直線部分１５とコーナー部分１６とに同時にイオン注入を行うことにより、直線部分１５とコーナー部分１６とにそれぞれ別けてイオン注入を行う場合に比べて、プロセスのばらつきが小さくなり、素子耐圧の低下を小さくすることができる。
【００７４】
以上において本発明では、シリコン基板を用いる場合を例に説明しているが、これに限るものではなく、シリコン基板に代えて、ＳｉＣ基板や化合物半導体基板を用いてもよい。また、本発明において半導体基板は、不純物濃度が均一に製造された半導体ウエハや、半導体ウエハ上に不純物濃度が均一に形成されたエピタキシャル成長層を形成した半導体基板であってもよい。エピタキシャル成長層を形成した半導体基板の場合、不純物濃度が均一に形成されたエピタキシャル成長層にウェル領域およびリサーフ領域を形成する。また、各実施の形態では第１導電型をｐ型とし、第２導電型をｎ型としたが、本発明は第１導電型をｎ型とし、第２導電型をｐ型としても同様に成り立つ。
【産業上の利用可能性】
【００７５】
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、ダブルリサーフ構造を有する半導体装置に有用である。
【符号の説明】
【００７６】
１  ｐ型のシリコン基板
２  ｎ型のウェル領域
３  ｐ型のリサーフ領域
３ａ  リサーフ領域の底面
３ｄ  リサーフ領域の拡散深さの深い箇所
３ｅ  リサーフ領域の拡散深さの浅い箇所
４  ｐ型の拡散層
５  ＬＯＣＯＳ
６  高濃度ｎ型領域
７  高濃度ｐ型領域
８  層間絶縁膜
９  電極（高電位側）
１０  電極（低電位側）
１１ａ  フィールドプレート（高電位側）
１１ｂ  フィールドプレート（低電位側）
１２  高電位領域
１３  低電位領域
１４  高耐圧分離構造
１５  直線部分
１６  コーナー部分
１７，２０，２１  レジストマスク
１７ａ  レジストマスクのドット状のマスク部
１７ｂ  レジストマスクの細い帯状のマスク部
１８  遮蔽部分
１９  非遮蔽部分
３１  直線部分１５の予め求めた耐圧曲線
３２  コーナー部分１６の予め求めた耐圧曲線を遮蔽マスクで移動させた耐圧曲線
３２ｂ  コーナー部分１６の予め求めた耐圧曲線
１００  半導体装置
【図１】
2013179784.tif 000006
【図２】
2013179784.tif 000007
【図３】
2013179784.tif 000008
【図４】
2013179784.tif 000009
【図５】
2013179784.tif 000010
【図６】
2013179784.tif 000011
【図７】
2013179784.tif 000012
【図８】
2013179784.tif 000013
【図９】
2013179784.tif 000014
【図１０】
2013179784.tif 000015
【図１１】
2013179784.tif 000016
【図１２】
2013179784.tif 000017
【図１３】
2013179784.tif 000018
【図１４】
2013179784.tif 000019
【図１５】
2013179784.tif 000020
【図１６】
2013179784.tif 000021
【図１７】
2013179784.tif 000022
【手続補正書】
【提出日】平成25年9月27日(2013.9.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板のおもて面の表面層に選択的に形成された第２導電型のウェル領域と、
前記ウェル領域の内部に環状の平面形状で形成された第１導電型の第１領域と、
前記ウェル領域の内部の前記第１領域よりも内側に環状の平面形状で形成された第２導電型の第２領域と、
前記ウェル領域の内部の、前記第１領域と前記第２領域との間に形成された第１導電型のリサーフ領域と、
前記半導体基板と前記リサーフ領域とにより前記ウェル領域を挟み込むダブルリサーフ構造からなる高耐圧分離構造と、
を備え、
前記高耐圧分離構造は、直線部分と、前記直線部分に繋がる一定の曲率を有するコーナー部分とからなる平面形状を有し、
前記コーナー部分の前記リサーフ領域は、高濃度領域と、前記高濃度領域よりも拡散深さが浅く不純物濃度の低い低濃度領域とを有し、
前記リサーフ領域の前記直線部分の単位面積当たりの第１の正味の総不純物量および前記リサーフ領域の前記コーナー部分の単位面積当たりの第２の正味の総不純物量は共に１．４×１０１２［／ｃｍ２］以下であり、
前記ウェル領域の第３の正味の総不純物量は２．８×１０１２［／ｃｍ２］以下であり、
前記第３の正味の総不純物量から前記第１の正味の総不純物量を差し引いた値および前記第３の正味の総不純物量から前記第２の正味の総不純物量を差し引いた値は共に１．４×１０１２［／ｃｍ２］以下であり、
前記第２の正味の総不純物量は前記第１の正味の総不純物量より少ないことを特徴とする半導体装置。
【請求項２】
前記リサーフ領域よりも外側に、前記ウェル領域を囲むように、前記半導体基板のおもて面から前記ウェル領域の深さ以上の深さで形成された第１導電型の分離領域をさらに備えたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の正味の総不純物量が前記第１の正味の総不純物量よりも少ない量が２０％以下であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体基板と前記リサーフ領域とは電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記高濃度領域と前記低濃度領域とは、互いに接し、かつ交互に繰り返し配置されることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
【請求項６】
請求項１に記載の半導体装置の製造方法であって、
前記半導体基板上に前記ウェル領域を第２導電型の不純物のイオン注入と熱処理とで形成する第１の工程と、
前記高耐圧分離構造の前記直線部分と前記コーナー部分とに前記リサーフ領域を第１導電型不純物のイオン注入と熱処理とで形成する第２の工程と、
を含み、
前記第２の工程において、前記コーナー部分を部分的にマスクで遮蔽して、前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量を、前記直線部分の前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量より少なくすることを特徴とする半導体装置の製造方法。
【請求項７】
前記第２の工程において、前記直線部分の耐圧が最大になるドーズ量から前記コーナー部分の耐圧が最大になるドーズ量を差し引いたドーズ量の前記第１導電型不純物を前記マスクにより遮蔽して、前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量を少なくすることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第２の工程において、前記直線部分の予め求めた前記リサーフ領域のドーズ量に対する耐圧曲線の最大耐圧と、前記コーナー部分の予め求めた前記リサーフ領域のドーズ量に対する耐圧曲線の最大耐圧とが一致するように、前記マスクの遮蔽率を調整して前記リサーフ領域の正味の総不純物量を調整することを特徴とする請求項６に記載の半導体装置の製造方法。
【手続補正書】
【提出日】平成26年8月11日(2014.8.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ダブルリサーフ構造を有する半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
高耐圧の半導体装置において、高耐圧を実現する手法としてダブルリサーフ構造の高耐圧分離構造が知られている。図１３は、ダブルリサーフ構造の高耐圧分離構造を有する半導体装置の概念断面図である。図１３に示すように、ダブルリサーフ構造とは、ｎ型の半導体層１０２がｐ型の半導体層１０１，１０３により挟まれた構造である。
【０００３】
このようなダブルリサーフ構造の半導体装置では、高耐圧を確保するためには、下記非特許文献１に記載されているように、ダブルリサーフ条件である下記（１）式〜（３）式を満たすようにｐ型の拡散層１０３の単位面積当たりの総電荷量Ｑpおよびｎ型の拡散層１０２の単位面積当たりの総電荷量Ｑnを調整しなければならない。下記（１）式は、下記非特許文献１の（９）式である。下記（２）式は、下記非特許文献１の（１０）式である。下記（３）式は、下記非特許文献１の（１１）式および（１２）式である。
【０００４】
各拡散層の単位面積当たりの総電荷量は、各拡散層の単位面積当たりの正味の総不純物量と等価である。拡散層の単位面積当たりの正味の総不純物量とは、拡散層の深さ方向の不純物プロファイルにおいて、単位体積あたりのｐ型不純物量とｎ型不純物量とをそれぞれ拡散層の深さに渡って積分することで得られる、単位面積あたりの拡散層のｐ型総不純物量とｎ型総不純物量との差分のことである。
【０００５】
【数１】
2013179784.tif 000023
【０００６】
【数２】
2013179784.tif 000024
【０００７】
【数３】
2013179784.tif 000025
【０００８】
この（１）式〜（３）式からも分かるように、ダブルリサーフ構造において高耐圧を確保するためには、ｐ型の拡散層１０３の単位面積当たりの総電荷量Ｑpおよびｎ型の拡散層１０２の単位面積当たりの総電荷量Ｑnのバランスを上記（１）式〜（３）式の範囲で最適に保つことが必要となる。ここで総電荷量や総不純物量の「総」とは各層の深さ方向に積分した全量を示すために付けたものである。
【０００９】
尚、図１６は、用語を説明する解説図である。図１６（ａ）はイオン注入のドーズ量を説明する説明図である。イオン注入のドーズ量とはシリコン層に注入される不純物イオンのシリコン層に入る前の不純物量である。以下、拡散層を形成するためのイオン注入のドーズ量を、当該拡散層のドーズ量と示す。図１６（ｂ）は、後述する高耐圧分離構造１４の直線部分１５の単位面積当たりの総不純物量を説明する図である。図１６（ｃ）は、後述する高耐圧分離構造１４のコーナー部分１６の単位面積当たりの総不純物量を説明する図である。図１６（ｄ）は高耐圧分離構造１４の単位面積当たりの正味の総不純物量を説明する図である。単位面積当たりの総電荷量は単位面積当たりの正味の不純物量に電荷素量ｑ（＝１．６０２×１０-19クーロン）を乗じた値になる。総不純物量とは、シリコン層に注入される不純物イオンのシリコン層に入った後の不純物量である。このため、図１６（ｂ）に示すように、マスクによってシリコン層が遮蔽されていない場合には、総不純物量はドーズ量と等しい（総不純物量＝ドーズ量）。一方、図１６（ｃ）に示すように、マスクによってシリコン層が選択的に遮蔽されている場合には、シリコン層に入る不純物イオンが少なくなるため、総不純物量はドーズ量よりも少ない（総不純物量＜ドーズ量）。
【００１０】
図１４は、従来のダブルリサーフ構造を有する高耐圧分離構造６４を備えた半導体装置５００の構成を示す説明図である。図１４（ａ）は半導体装置５００の要部平面図であり、図１４（ｂ）は図１４（ａ）のＡ−Ａ線およびＢ−Ｂ線で切断した要部断面図である。図１４（ａ）のＡ−Ａ線およびＢ−Ｂ線で切断した断面は同じになる。この高耐圧分離構造６４とは、集積回路などにおいて、低電位領域６３と高電位領域６２とを分離する耐圧構造のことである。
【００１１】
図１４（ａ）において、高耐圧分離構造６４の平面形状は略矩形をなす環状の一定幅の帯状であり、高耐圧分離構造６４は高電位領域６２を取り囲んでいる。高耐圧分離構造６４は、直線部分６５と、当該直線部分６５の端部に繋がる一定曲率の曲線形状のコーナー部分６６と、で構成される。
【００１２】
図１４（ｂ）において、ｐ型のシリコン基板５１のおもて面の表面層に深さ約１０μｍ程度のｎ型の拡散層５２が形成されている。この拡散層５２の基板おもて面の表面層には深さ約２μｍのｐ型の拡散層５３が形成されている。この拡散層５３とシリコン基板５１とは、基板外周部で、深さ方向にｎ型の拡散層５２を貫通する深いｐ型の拡散層５４を介して繋がっている。高耐圧分離構造６４で囲まれたｎ型の拡散層５２の内側にはｎ型の拡散層５２である高電位領域６２が形成されている。高耐圧分離構造６４の縦方向（深さ方向）の構成は、基板おもて面側からｐ型の拡散層５３、ｎ型の拡散層５２およびｐ型シリコン基板５１の順に重なる三層構造のダブルリサーフ構造である。
【００１３】
拡散層５２は、高濃度ｎ型領域５６を介して高電位となる電極５９と電気的に接続され、拡散層５３は、高濃度ｐ型領域５７を介して低電位となる電極６０と電気的に接続されている。電極５９および電極６０は、層間絶縁膜５８上に延在し、それぞれフィールドプレート６１ａおよびフィールドプレート６１ｂと電気的に接続されている。符号５５はＬＯＣＯＳ（選択酸化膜）である。
【００１４】
つぎに、前記の高耐圧分離構造６４の働きを説明する。電極６０がＧＮＤ電位に固定された状態で電極５９の電位を上げると、拡散層５２を介して高電位領域６２の電位が上がる。そして、拡散層５２と拡散層５３との間のｐｎ接合、および、拡散層５２とシリコン基板５１との間のｐｎ接合からは空乏層が伸び、電極５９の電位数百Ｖで拡散層５２と拡散層５３とが完全に空乏化する。これによって、電極５９と電極６０との間での電界集中が抑制されるため、電極５９と電極６０との間を高耐圧にすることができて、高電位領域６２の電位を同一基板上の低電位領域６３よりも高い電位に持ち上げることができる。
【００１５】
また、下記特許文献１では、高電位領域と高電位領域より浅いｐオフセット領域の耐圧構造領域とをコストダウンのために同一マスクで形成し、形成された耐圧構造領域の底面を波形にすることが記載されている。
【００１６】
また、下記特許文献２では、横型ＭＯＳＦＥＴ半導体装置をチップ上にレイアウトした際にできる折り返し部の耐圧を延長ドレインのレイアウトを工夫することで高くし、横型ＭＯＳＦＥＴ半導体装置全体のブレークダウン電圧を高くできることが記載されている。
【００１７】
また、下記特許文献３では、ｎドリフト層の表面層に空乏層のストッパの働きをするｎ+領域の底面をコーナー部分だけを波形に形成することで耐圧を改善した例が記載されている。また、下記特許文献４では、ダブルリサーフ構造で空乏層が伸びる内側において、この内側に配置される主電極とｐｎ接合との距離を空乏層が伸び易いコーナー部分で直線部分より距離を大きくして耐圧を改善することが記載されている。
【００１８】
また、下記特許文献５では、耐圧構造部の表面のｎ層をｐ層とｎ層とで形成して耐圧を改善することが記載されている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特許第３７７８０６１号公報
【特許文献２】特許第３３５６５８６号公報
【特許文献３】特許第３４５６０５４号公報
【特許文献４】特許第３８０２９３５号公報
【特許文献５】特許第４５３４３０３号公報
【非特許文献】
【００２０】
【非特許文献１】Ｄｅｓｉｇｎ  ａｎｄ  Ｏｐｔｉｍｉｚａｔｉｏｎ  ｏｆ  Ｄｏｕｂｌｅ−ＲＥＳＵＲＦ  Ｈｉｇｈ−Ｖｏｌｔａｇｅ  Ｌａｔｅｒａｌ  Ｄｅｖｉｃｅｓ  ｆｏｒ  ａ  Ｍａｎｕｆａｃｔｕｒａｂｌｅ  Ｐｒｏｃｅｓｓ，ＩＥＥＥ  Ｔｒａｎｓ．ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，（米国），ＩＥＥＥ，ＪＵＬＹ  ２００３，ＶＯＬ．５０，ＮＯ．７，ＰＰ．１６９７−１７０１
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、図１４のダブルリサーフ構造において、最大耐圧を出すための各拡散層５２，５３の単位面積当たりの正味の総電荷量（これは単位面積当たりの正味の総不純物量と等価である）の最適条件（最適値）は、高耐圧分離構造６４の直線部分（以下、単に直線部分とする）６５とコーナー部分（以下、単にコーナー部分とする）６６とで異なる。これは空乏層の伸び方が直線部分６５とコーナー部分６６とで異なるためと推測される。
【００２２】
図１５は、図１４の半導体装置５００において、直線部分６５とコーナー部分６６とのそれぞれについて、ｐ型の拡散層５３のイオン注入でのドーズ量と耐圧との関係をシミュレーションした結果を示す特性図である。横軸のドーズ量とはイオン注入された単位面積当たりの総不純物量であり、単位体積あたりの不純物量を深さ方向に積分した量のことである。また、ｎ型の拡散層５２のドーズ量は４．０×１０12／ｃｍ2であり、直線部分６５とコーナー部分６６とでｐ型の拡散層５３のドーズ量は同じである。すなわち、直線部分６５およびコーナー部分６６のｐ型の拡散層５３は同時にイオン注入して形成される。
【００２３】
図１５から分かるように、直線部分６５でのドーズ量に対するシミュレーションで求めた耐圧曲線７１のピークと、コーナー部分６６のピークでのドーズ量に対するシミュレーションで求めた耐圧曲線７２のピークとにずれが生じる。そのため、ｐ型の拡散層５３のドーズ量の最適値（ドーズ量に対する耐圧曲線７１，７２でピーク耐圧となるドーズ量のこと）は、直線部分６５に対してコーナー部分６６ではドーズ量の小さい方にずれる。また、ピーク耐圧は、直線部分６５に対してコーナー部分６６では低くなる。これはコーナー部分６６の電界強度が直線部分６５の電界強度に比べて高くなるためである。
【００２４】
前記のように、直線部分６５とコーナー部分６６とではドーズ量に対するシミュレーションで求めた耐圧曲線７１，７２にずれがある。このため、素子耐圧は、両者の耐圧曲線７１，７２の内、低い方の耐圧曲線に沿って律速されて低くなる。
【００２５】
図１５において、素子耐圧のピーク値はシミュレーションで求めた両耐圧曲線７１，７２の交わる箇所の耐圧である。拡散層５３のドーズ量をこの両耐圧曲線７１，７２の交わる箇所のドーズ量より低い方向に移動させた場合、素子耐圧は直線部分６５の耐圧曲線７１に沿って低下する。一方、拡散層５３のドーズ量を両耐圧曲線７１，７２の交わる箇所のドーズ量より高い方向に移動させた場合、素子耐圧はコーナー部分６６の耐圧曲線７２に沿って低下する。すなわち、実際の拡散層５３のドーズ量がプロセスのばらつきによりシミュレーションで求めた耐圧曲線７１，７２の交わる箇所のドーズ量（ドーズ量の最適値）からずれた場合、素子耐圧は急激に低下する。また、素子耐圧のピーク値は両耐圧曲線７１，７２のピーク値よりも低くなる。具体的にさらに説明する。
【００２６】
図１５において、プロセスのばらつきによる拡散層５３のドーズ量のばらつきを、例えば±１０％とし、素子耐圧の低下が最小になるように拡散層５３のドーズ量の中心値（５．３×１０12／ｃｍ2）を決定した場合、素子耐圧の最高値はコーナー部分６６の耐圧で律速されて１７００Ｖとなる。また、プロセスのばらつきによる素子耐圧の最低値は直線部分６５とコーナー部分６６とで同じ耐圧となる１４００Ｖである。
【００２７】
前記のことから、ダブルリサーフ構造の高耐圧分離構造６４において、素子耐圧のピーク値をさらに高くすることができ、プロセスのばらつきによる素子耐圧の低下をさらに小さくできる方策が強く望まれている。
【００２８】
また、上記特許文献１〜上記特許文献５では、ダブルリサーフ構造の高耐圧分離構造において、コーナー部分を部分的にマスクしてシリコンに注入される不純物量を直線部分の不純物量より少なくすることで、素子耐圧を向上した半導体装置については記載されていない。
【００２９】
この発明は、上述した従来技術による問題点を解消するため、ダブルリサーフ構造において、素子耐圧を高くすることができ、プロセスのばらつきによる素子耐圧の低下を小さくすることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００３０】
上述した課題を解決し、本発明の目的を達成するため、この発明に係る半導体装置は、つぎの特徴を有する。第１導電型の半導体基板のおもて面の表面層に、第２導電型のウェル領域が選択的に形成されている。前記ウェル領域の内部に環状の平面形状で第１導電型の第１領域が形成されている。前記ウェル領域の内部の前記第１領域よりも内側に環状の平面形状で第２導電型の第２領域が形成されている。前記ウェル領域の内部の、前記第１領域と前記第２領域との間に第１導電型のリサーフ領域が形成されている。前記半導体基板と前記リサーフ領域とにより前記ウェル領域を挟み込むダブルリサーフ構造からなる高耐圧分離構造が形成されている。前記高耐圧分離構造は、直線部分と、前記直線部分に繋がる一定の曲率を有するコーナー部分とからなる平面形状を有している。前記コーナー部分の前記リサーフ領域は、高濃度領域と、前記高濃度領域よりも拡散深さが浅く不純物濃度の低い低濃度領域とを有する。前記リサーフ領域の前記直線部分の単位面積当たりの第１の正味の総不純物量および前記リサーフ領域の前記コーナー部分の単位面積当たりの第２の正味の総不純物量は共に１．４×１０12［／ｃｍ2］以下である。前記ウェル領域の第３の正味の総不純物量は２．８×１０12［／ｃｍ2］以下である。前記第３の正味の総不純物量から前記第１の正味の総不純物量を差し引いた値および前記第３の正味の総不純物量から前記第２の正味の総不純物量を差し引いた値は共に１．４×１０12［／ｃｍ2］以下である。前記第２の正味の総不純物量は前記第１の正味の総不純物量より少ない。
【００３１】
また、この発明に係る半導体装置は、上述した発明において、前記リサーフ領域よりも外側に、前記ウェル領域を囲むように、前記半導体基板のおもて面から前記ウェル領域の深さ以上の深さで形成された第１導電型の分離領域をさらに備えるとよい。
【００３２】
また、この発明に係る半導体装置は、上述した発明において、前記第２の正味の総不純物量が前記第１の正味の総不純物量よりも少ない量が２０％以下であるとよい。
【００３３】
また、この発明に係る半導体装置は、上述した発明において、前記半導体基板と前記リサーフ領域とは電気的に接続されているとよい。
【００３４】
また、この発明に係る半導体装置は、上述した発明において、前記高濃度領域と前記低濃度領域とは、互いに接し、かつ交互に繰り返し配置される構成とするとよい。
【００３５】
また、上述した課題を解決し、本発明の目的を達成するため、この発明に係る半導体装置の製造方法は、上述した半導体装置の製造方法であって、つぎの特徴を有する。まず、前記半導体基板上に前記ウェル領域を第２導電型の不純物のイオン注入と熱処理とで形成する第１の工程を行う。つぎに、前記高耐圧分離構造の前記直線部分と前記コーナー部分とに前記リサーフ領域を第１導電型不純物のイオン注入と熱処理とで形成する第２の工程を行う。そして、前記第２の工程において、前記コーナー部分を部分的にマスクで遮蔽して、前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量を、前記直線部分の前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量より少なくする。
【００３６】
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第２の工程において、前記直線部分の耐圧が最大になるドーズ量から前記コーナー部分の耐圧が最大になるドーズ量を差し引いたドーズ量の前記第１導電型不純物を前記マスクにより遮蔽して、前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量を少なくするとよい。
【００３７】
また、この発明に係る半導体装置の製造方法は、上述した発明において、前記第２の工程において、前記直線部分の予め求めた前記リサーフ領域のドーズ量に対する耐圧曲線の最大耐圧と、前記コーナー部分の予め求めた前記リサーフ領域のドーズ量に対する耐圧曲線の最大耐圧とが一致するように、前記マスクの遮蔽率を調整して前記リサーフ領域の正味の総不純物量を調整するとよい。
【発明の効果】
【００３８】
この発明に係る半導体装置および半導体装置の製造方法によれば、素子耐圧の高い半導体装置を提供することができるという効果を奏する。また、この発明に係る半導体装置および半導体装置の製造方法によれば、直線部分とコーナー部分とに同時にイオン注入および熱処理することにより、直線部分とコーナー部分とにそれぞれ分けてイオン注入を行う場合に比べて、プロセスのばらつきが小さくなり、素子耐圧の低下を小さくすることができるという効果を奏する。
【図面の簡単な説明】
【００３９】
【図１】図１は、この発明の実施の形態１に係る半導体装置１００の構成の要部を示す平面図である。
【図２】図２は、この発明の実施の形態１に係る半導体装置１００の構成の要部を示す断面図である。
【図３】図３は、この発明の実施の形態１に係る半導体装置１００の高耐圧分離構造１４において、耐圧とリサーフ領域３のイオン注入でのドーズ量との関係を示す特性図である。
【図４】図４は、図３を基に、コーナー部分１６のリサーフ領域３を形成するためのｐ型不純物の遮蔽率と半導体装置の耐圧との関係を示した特性図である。
【図５】図５は、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。
【図６】図６は、図５に続く、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。
【図７】図７は、図６に続く、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。
【図８】図８は、図７に続く、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。
【図９】図９は、図８に続く、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。
【図１０】図１０は、図９に続く、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。
【図１１】図１１は、図１０に続く、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。
【図１２】図１２は、図５のイオン注入のとき用いるレジストマスク１７の平面図である。
【図１３】図１３は、ダブルリサーフ構造の高耐圧分離構造を有する半導体装置の概念断面図である。
【図１４】図１４は、従来のダブルリサーフ構造を有する高耐圧分離構造６４を備えた半導体装置５００の構成を示す説明図である。
【図１５】図１５は、図１４の半導体装置５００において、直線部分６５とコーナー部分６６とのそれぞれについて、ｐ型の拡散層５３のイオン注入でのドーズ量と耐圧との関係をシミュレーションした結果を示す特性図である。
【図１６】図１６は、用語を説明する解説図である。
【図１７】図１７は、インバータ回路を構成するＩＧＢＴのゲート駆動回路図である。
【発明を実施するための形態】
【００４０】
以下に添付図面を参照して、この発明に係る半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００４１】
（実施の形態１）
図１は、この発明の実施の形態１に係る半導体装置１００の構成の要部を示す平面図である。図２は、この発明の実施の形態１に係る半導体装置１００の構成の要部を示す断面図である。図２（ａ）は図１をＡ−Ａ線で切断した高耐圧分離構造１４の直線部分１５の要部断面図であり、図２（ｂ）は図１のＢ−Ｂ線で切断した高耐圧分離構造１４のコーナー部分１６の要部断面図である。図２（ｃ）は、図１をＡ−Ａ線で切断した高耐圧分離構造１４の直線部分１５の別の一例を示す要部断面図である。
【００４２】
以下で説明する高耐圧分離構造１４とは、集積回路などにおいて、低電位領域１３と高電位領域１２とを分離する耐圧構造のことである。ここで高電位領域１２とは高電圧電源から電圧が印加される高電位側の領域であり、低電位領域１３とは高電圧電源より低い低電圧電源から電圧が印加される低電位側の領域のことである。
【００４３】
図１７は、インバータ回路を構成するＩＧＢＴのゲート駆動回路図である。図１７は、ＣＯＭ電位と高電圧電源Ｖｄｃとの間に接続されたインバータ回路を構成するＩＧＢＴのゲート駆動回路図であり、図１の半導体装置１００が高耐圧ＩＣ（ＨＶＩＣ）の一部として適用される例を示している。高耐圧ＩＣは、上側アームのＩＧＢＴ２０１の低電位側の主端子であるエミッタ電位（Ｖｓ）を基準とする低電圧電源Ｖｂにより動作するハイサイド駆動回路と、図示しない制御回路からハイサイド駆動回路に信号を伝達するレベルシフタと、図示しない制御回路からの信号を受けて下側アームのＩＧＢＴ２０２を駆動し、下側アームのＩＧＢＴ２０２の低電位側の主端子であるエミッタ電位（ＣＯＭ電位）を基準とする低電圧電源Ｖｃｃにより動作するローサイド駆動回路と、を備えている。レベルシフタにはレベルシフト抵抗が接続されており、高耐圧ＩＣは、このレベルシフト抵抗に流す電流をレベルシフタで制御することにより、制御回路の信号をハイサイド駆動回路に伝達する仕組みである。
【００４４】
高電位領域１２は、ハイサイド駆動回路が形成される領域であり、低電位領域１３は、ローサイド駆動回路が形成される領域である。高電位領域１２は、Ｖｓを基準とする電源により動作するものであり、ＩＧＢＴ２０１がオン状態では、Ｖｓの電位は高電圧電源Ｖｄｃとなり、高電位領域１２には高電位が印加される。低電位領域１３は、高電位領域１２と同一のシリコン基板１に高電位領域１２を囲むように配置され、高耐圧分離構造１４によって高電位領域１２と電気的に分離されている。
【００４５】
図１において、高耐圧分離構造１４の平面形状は略矩形をなす環状の一定幅の帯状であり、高耐圧分離構造１４は高電位領域１２を取り囲んでいる。高耐圧分離構造１４の平面形状の外形は、直線部分１５と、当該直線部分１５の端部に繋がる一定曲率の曲線形状の４つのコーナー部分１６と、を備えている。高耐圧分離構造１４の幅は、約２００μｍであり、高耐圧分離構造１４のコーナー部分１６の曲率半径は約８０μｍである。
【００４６】
図２において、ｐ型のシリコン基板１のおもて面の表面層に深さ約１０μｍ程度のｎ型のウェル領域２が形成されている。このウェル領域２の平面形状は、略矩形形状であり、外形が直線部分と拡散方向に凸のコーナー部分とを備えている。ウェル領域２は、高電位領域１２から高耐圧分離構造１４にわたって形成されている。このウェル領域２の端部の基板おもて面の表面層には、ウェル領域２の平面形状の外周に沿って深さ約２μｍのｐ型のリサーフ領域３が環状の平面形状で形成されている。このリサーフ領域３とシリコン基板１とは、リサーフ領域３の外周部で、ウェル領域２の深さと同程度に深いｐ型の拡散層４（分離領域）を介して繋がっている。これによって、シリコン基板１とリサーフ領域３とは電気的に接続されている。リサーフ領域３は拡散層４と接することなく離れて形成してもよい。この場合、リサーフ領域３は電位的に浮いた領域となる。また、拡散層４は、図２（ｃ）のように浅く形成してもよい。高耐圧分離構造１４で囲まれたｎ型のウェル領域２の内側にはｎ型のウェル領域２である高電位領域１２が形成されている。高耐圧分離構造１４の縦方向（深さ方向）の構成は、基板おもて面側からｐ型のリサーフ領域３、ｎ型のウェル領域２およびｐ型のシリコン基板１の順に重なる３層構造のダブルリサーフ構造である。
【００４７】
ウェル領域２は、高電位が印加される電極９と高濃度ｎ型領域６（コンタクト領域）を介して電気的に接続されている。高濃度ｎ型領域６は、高耐圧分離構造１４の高電位領域１２側に形成されている。リサーフ領域３は、低電位が印加される電極１０と高濃度ｐ型領域７（コンタクト領域）を介して電気的に接続されている。高濃度ｐ型領域７は、高耐圧分離構造１４の低電位領域１３側に形成されている。なお、リサーフ領域３が拡散層４と離れて形成されている場合は、高濃度ｐ型領域７は、拡散層４の表面層に形成される。また、電極９および電極１０は、層間絶縁膜８によって電気的に絶縁されている。また、電極９および電極１０は、層間絶縁膜８上に延在し、高耐圧分離構造１４においてそれぞれフィールドプレート１１ａおよびフィールドプレート１１ｂと電気的に接続されている。シリコン基板１のおもて面と層間絶縁膜８との間には、ＬＯＣＯＳ（選択酸化膜）５が選択的に形成されている。
【００４８】
図２（ｂ）において、高耐圧分離構造１４のコーナー部分（以下、単にコーナー部分とする）１６のリサーフ領域３は、不純物濃度が高く拡散深さが深い箇所３ｄと、不純物濃度が低く拡散深さが浅い箇所３ｅとが交互に配置されている。この両箇所３ｄ，３ｅは図２（ｂ）では接続しており、その底面３ａは波形になっている。両箇所３ｄ、３ｅは互いに離れていても構わない。また、リサーフ領域３の単位面積当たりの総不純物量およびリサーフ領域３の単位面積当たりの正味の総不純物量は、高耐圧分離構造１４の直線部分１５（以下、単に直線部分１５とする）よりコーナー部分１６で少なくなっている。リサーフ領域３の単位面積当たりの総不純物量およびリサーフ領域３の単位面積当たりの正味の総不純物量は、図３に示すリサーフ領域３のドーズ量に対するシミュレーションで求めた耐圧曲線３２ｂの耐圧が最大になるリサーフ領域３のドーズ量から求められる。尚、リサーフ領域３の単位面積当たりの総不純物量およびリサーフ領域３の単位面積当たりの正味の総不純物量とは前記した通りである。
【００４９】
ウェル領域２の単位面積当たりの正味の総不純物量は、直線部分１５とコーナー部分１６との両者共に１．０×１０12／ｃｍ2である。リサーフ領域３の単位面積当たりの正味の総不純物量は、直線部分１５で１．０×１０12／ｃｍ2であり、コーナー部分１６で０．９×１０12／ｃｍ2である。この各拡散層の単位面積当たりの正味の総不純物量がそれぞれの拡散層の単位面積当たりの総電荷量に相当する。また拡散プロフィルから算出される拡散層の単位面積当たりの正味の総不純物量は、拡散層のドーズ量より小さな値になる。これはイオン注入後の熱処理で拡散したｐ型不純物とｎ型不純物とが互いにコンペンセート（補償）し合ってその量を減じるためである。
【００５０】
リサーフ領域３の単位面積当たりの正味の総不純物量（単位面積当たりの総電荷量Ｑp）、および、ウェル領域２の単位面積当たりの正味の総不純物量（単位面積当たりの総電荷量Ｑn）は、いずれも上記（１）式〜（３）式に示したダブルリサーフ条件であるＱp≦１．４×１０12［／ｃｍ2］、Ｑn≦２．８×１０12［／ｃｍ2］、および、Ｑn−Ｑp≦１．４×１０12［／ｃｍ2］の範囲を満たしている。
【００５１】
図３は、この発明の実施の形態１に係る半導体装置１００の高耐圧分離構造１４において、耐圧とリサーフ領域３のイオン注入でのドーズ量との関係を示す特性図である。ウェル領域２のドーズ量は４．０×１０12／ｃｍ2である。耐圧曲線３１は直線部分１５のリサーフ領域３のドーズ量に対するシミュレーションで求めた耐圧曲線であり、耐圧曲線３２ｂはマスクでリサーフ領域３のドーズ量を遮蔽しない場合のコーナー部分１６のリサーフ領域３のドーズ量に対するシミュレーションで求めた耐圧曲線である。耐圧曲線３２はマスクでリサーフ領域３のドーズ量を１０％遮蔽した場合のコーナー部分１６のリサーフ領域３のドーズ量に対する耐圧曲線であり、耐圧曲線３２ｂから求めた耐圧曲線である。図３の耐圧曲線３１，３２ｂは予めシミュレーションで求めた特性図である。勿論、これらの耐圧曲線３１，３２ｂは実験で求めても構わない。
【００５２】
直線部分１５において、リサーフ領域３を形成するためのｐ型不純物はシリコン基板１内にすべて注入される。このため、直線部分１５のリサーフ領域３のドーズ量は、リサーフ領域３の単位面積当たりの総不純物量と一致する。一方、コーナー部分１６において、リサーフ領域３を形成するためのｐ型不純物はマスクで１０％遮蔽されるため、シリコン基板１に注入される単位面積当たりのｐ型総不純物量は１０％減少する。従って、リサーフ領域３の単位面積当たりの総不純物量は、コーナー部分１６のリサーフ領域３のドーズ量よりも１０％減少する。このように、リサーフ領域３の単位面積当たりの総不純物量が１０％減少するということは、リサーフ領域３の正味の総不純物量（図１６を参照のこと）も１０％減少することを意味する。
【００５３】
リサーフ領域３のドーズ量を直線部分１５およびコーナー部分１６共に５．５×１０12／ｃｍ2とすることで、直線部分１５の最高耐圧は２０００Ｖとなり、コーナー部分１６の最高耐圧は１９００Ｖとなる。素子耐圧はコーナー部分１６の最高耐圧で律速されるため１９００Ｖとなり、従来構造の最高耐圧の１７００Ｖより高くなる。但し、コーナー部分１６の実際のドーズ量はマスクで遮蔽されるので５．５×１０12／ｃｍ2の１０％減である。
【００５４】
また、プロセスのばらつきが±１０％ある場合には、直線部分１５の最低耐圧は１７００Ｖであり、コーナー部分１６の最低耐圧は１６００Ｖとなる。従って、素子耐圧はコーナー部分１６の最低耐圧で律速されるため１６００Ｖとなる。この１６００Ｖの電圧は従来構造の最低電圧の１４００Ｖより高くなる。これは素子耐圧の低下を従来構造よりも小さく抑えることができることを意味している。
【００５５】
また、リサーフ領域３のドーズ量を５．５×１０12／ｃｍ2とした場合、直線部分１５ではシリコン基板１に注入されるｐ型不純物の単位面積当たりの総不純物量はリサーフ領域３のドーズ量と同じ５．５×１０12／ｃｍ2となる。一方、コーナー部分１６のシリコン基板１に注入されるｐ型不純物はマスクで１０％遮蔽される。このため、コーナー部分１６では、リサーフ領域３の単位面積当たりの総不純物量はリサーフ領域３のドーズ量から１０％減少して４．９５×１０12／ｃｍ2となる。従って、コーナー部分１６のリサーフ領域３の単位面積当たりの正味の総不純物量も前記したように１０％減少する。
【００５６】
前記のことから、コーナー部分１６をマスクで１０％遮蔽し、コーナー部分１６においてシリコン基板１内に注入されるイオン注入量（単位面積当たりの総不純物量）を１０％減ずることで、５．５×１０12／ｃｍ2のドーズ量をイオン注入したときに、直線部分１５の耐圧曲線３１のピーク値となり、コーナー部分１６の耐圧曲線３２のピーク値になる。すなわち、マスクで遮蔽しないときのコーナー部分１６の耐圧曲線３２ｂのピーク値となるリサーフ領域３のドーズ量をマスクで遮蔽することで、コーナー部分１６の耐圧曲線３２のピーク値をリサーフ領域３のドーズ量の１０％大きい方に移動させることができる。その結果、直線部分１５の耐圧曲線３１のピーク値となるドーズ量と、コーナー部分１６の耐圧曲線３２のピーク値となるドーズ量とを一致させることができる。
【００５７】
前記のことから、本発明のポイントを説明する。コーナー部分１６での耐圧曲線３２のピーク値となるドーズ量と、直線部分１５での耐圧曲線３１のピーク値となるドーズ量とを予めシミュレーションで求める。つぎに、イオン注入時にコーナー部分１６を部分的にマスクで遮蔽する。直線部分１５での耐圧曲線３１のピーク値となるドーズ量がイオン注入でシリコン基板１に注入されたとき、コーナー部分１６のシリコン基板１に注入されるイオン注入量を前記のコーナー部分１６での耐圧曲線３２のピーク値となるドーズ量になるように、前記のマスクの遮蔽率を調整して合せる。これによって、コーナー部分１６での耐圧曲線３２のピーク値となるドーズ量と、直線部分１５での耐圧曲線３１のピーク値となるドーズ量とを一致させることができる。
【００５８】
その結果、前記したように、素子耐圧をコーナー部分１６の耐圧曲線３２のほぼピーク値まで向上させ、プロセスのばらつきによる素子耐圧の低下をコーナー部分１６の耐圧曲線３２で決まる最低耐圧まで上げることができる。これにより、従来のダブルリサーフ構造の素子耐圧より高く、プロセスのばらつきによる素子耐圧の低下を従来のダブルリサーフ構造での素子耐圧の低下より小さくすることができる。
【００５９】
また、図３から分かるように、リサーフ領域３のすべてのドーズ量の範囲でコーナー部分１６の耐圧曲線３２よりも直線部分１５の耐圧曲線３１が上回るため、本実施の形態においては素子耐圧はコーナー部分１６の耐圧曲線３２で決まることになる。
【００６０】
図３では、コーナー部分１６のシリコン基板１内に注入されるｐ型不純物の遮蔽率を１０％とした場合について説明したが、本発明は遮蔽率を種々変更した場合であっても従来構造よりも半導体装置１００の耐圧（素子耐圧）を向上させることができる。前述したように、リサーフ領域３のコーナー部分１６を形成する場合において、マスクで遮蔽しないでｐ型不純物をイオン注入した場合の耐圧は耐圧曲線３２ｂとなる。そして、コーナー部分１６のリサーフ領域３を形成するためのｐ型不純物をマスクで１０％遮蔽することで耐圧曲線３２ｂが耐圧曲線３２へ移動する。例えば、コーナー部分１６のリサーフ領域３を形成するためのｐ型不純物をマスクで遮蔽する量を徐々に増やしていくと耐圧曲線３２ｂが耐圧曲線３２の位置へと徐々に移動すると推測される。このような知見に基づき、コーナー部分１６のリサーフ領域３を形成するためのｐ型不純物の遮蔽率と半導体装置１００の耐圧との関係を図４において示す。図４は、図３を基に、コーナー部分１６のリサーフ領域３を形成するためのｐ型不純物の遮蔽率と半導体装置の耐圧との関係を示した特性図である。図４中の「耐圧」とは、リサーフ領域３のドーズ量が設定値から±１０％の範囲でばらついた場合の耐圧の最小値が最大となるようにドーズ量を設定した場合の耐圧である。また「最低耐圧」は、リサーフ領域３ドーズ量が設定値から±１０％の範囲でばらついた場合の耐圧の最小値である。このグラフより、直線部分１５に比べて２０％少なくなるまでは、半導体装置１００の耐圧は従来に比べて上昇する。よって、コーナー部分１６のリサーフ領域３の正味の総不純物量が直線部分１５のリサーフ領域３の正味の総不純物量より少ない量（コーナー部マスク遮蔽率）が２０％以下である場合は、従来に比べて耐圧を向上させることができる。従来とは、コーナー部マスク遮蔽率がゼロの場合である。
【００６１】
また、コーナー部マスク遮蔽率を７％から１３％の範囲内とするとより好ましい。
【００６２】
（実施の形態２）
つぎに、実施の形態２に係る半導体装置の製造方法について、図１，図２の半導体装置１００を製造する場合を例に説明する。図５〜図１１は、この発明の実施の形態２に係る半導体装置の製造方法を工程順に示す要部製造工程断面図である。図５（ａ）〜図５（ｃ）に示す断面図は直線部分１５とコーナー部分１６との断面を示し両者は同一である。また、図６〜図１１において、分図を示すアルファベット（ｄ，ｅ，ｆ，・・）の後に続く「−１」の分図は直線部分１５の断面図であり、「−２」の分図はコーナー部分１６の断面図である。図５〜図１１は、半導体装置を構成するダブルリサーフ構造の高耐圧分離構造１４の製造工程である。
【００６３】
まず、比抵抗４００Ωｃｍのｐ型のシリコン基板１のおもて面にｎ型のウェル領域２を形成するためのレジストマスク２０を形成する。そして、レジストマスク２０をマスクとして、シリコン基板１のおもて面からＰ（リン）イオンを加速エネルギーが５０ｋｅＶで、ドーズ量が４．０×１０12／ｃｍ2の条件で注入する（図５（ａ））。
【００６４】
つぎに、レジストマスク２０を除去した後、シリコン基板１のおもて面にｐ型の拡散層４を形成するためのレジストマスク２１を形成する。そして、レジストマスク２１をマスクとして、シリコン基板１のおもて面からＢ（ボロン）イオンを加速エネルギーが１５０ｋｅＶで、ドーズ量が３．０×１０12／ｃｍ2の条件で注入する（図５（ｂ））。
【００６５】
つぎに、レジストマスク２１を除去した後、処理温度が１２００℃で、処理時間が３００分の熱拡散を行い、ウェル領域２と拡散層４とを形成する（図５（ｃ））。つぎに、リサーフ領域３を形成するためのレジストマスク１７（コーナー部分１６における遮蔽率１０％）を形成する。そして、レジストマスク１７をマスクとして、シリコン基板１のおもて面からＢイオンを加速エネルギーが５０ｋｅＶで、ドーズ量が５．５×１０12／ｃｍ2の条件で注入する。このとき、直線部分１５のシリコン基板１内に入り込むＢイオンの単位面積当たりの不純物量が５．５×１０12／ｃｍ2である場合、コーナー部分１６では、レジストマスク１７によって直線部分１５よりも１０％多くマスクされているため、実質、シリコン基板１内に入り込むＢイオンの単位面積当たりの不純物量は４．９５×１０12／ｃｍ2となる（図６（ｄ−１），図６（ｄ−２））。
【００６６】
図１２は、図５のイオン注入のとき用いるレジストマスク１７の平面図である。図１２（ａ）は、コーナー部分１６に円形のドット状のマスク部１７ａを形成した遮蔽パターンを有するレジストマスク１７の平面レイアウトである。図１２（ｂ）は、コーナー部分１６に湾曲した細い帯状のマスク部１７ｂを形成した遮蔽パターンを有するレジストマスク１７の平面レイアウトである。尚、図１２（ａ）の円形のドット状のマスク部１７ａを三角形や四角形、多角形のドット状のマスク部に換えても構わない。また、図１２（ｂ）の湾曲した細い帯状のマスク部１７ｂを放射状直線の帯状のマスク部としても構わない。
【００６７】
このように、リサーフ領域３を形成するためのイオン注入においては、図１２に示したようなコーナー部分１６のウェル領域２を覆う遮蔽部分の面積密度が、直線部分１５のウェル領域２を覆う遮蔽部分の面積密度よりも高いレジストマスク１７を用いる。ここでは、コーナー部分１６におけるレジストマスク１７の遮蔽部分１８に対する非遮蔽部分１９の割合を遮蔽率とした場合、直線部分１５では遮蔽率は０％（遮蔽しない）、コーナー部分１６では遮蔽率は１０％である。コーナー部分１６で遮蔽率を１０％より増やしても減らしても直線部分１５とコーナー部分１６とで最適条件（耐圧曲線のピーク）が一致しなくなる。そのため、レジストマスク１７の遮蔽率は１０％程度が好ましい。
【００６８】
つぎに、レジストマスク１７を除去した後、処理温度が１１５０℃程度で、処理時間が２４０分程度の熱拡散を行い、リサーフ領域３を形成する（図７（ｅ−１），図７（ｅ−２））。上述したようにコーナー部分１６のウェル領域２は所定の遮蔽パターンでマスク部１７ａ，１７ｂに覆われているため、コーナー部分１６のウェル領域２にはＢイオンが注入されない部分が選択的に生じている。このため、コーナー部分１６のリサーフ領域３には、不純物濃度が高く拡散深さが深い箇所３ｄと、不純物濃度が低く拡散深さが浅い箇所３ｅとが形成される。つぎに、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法でシリコン窒化膜を形成した上で、ウェル領域２とリサーフ領域３との上の一部のシリコン窒化膜を残してエッチングする。つぎに、処理温度が１０００℃の酸素雰囲気中での熱処理を行い、ＬＯＣＯＳ（選択酸化膜）５を形成する（図８（ｆ−１）、図８（ｆ−２））。
【００６９】
つぎに、ウェル領域２の上の活性領域にＡｓ（砒素）イオンを加速エネルギーが３０ｋｅＶで、ドーズ量が３．０×１０15／ｃｍ2の条件で注入し、ウェル領域２のコンタクトを取るための高濃度ｎ型領域６を形成する。つぎに、リサーフ領域３の上の活性領域にＢＦ2（フッ化ボロン）イオンを加速エネルギーが３０ｋｅＶで、ドーズ量が３．０×１０15／ｃｍ2の条件で注入し、リサーフ領域３のコンタクトを取るための高濃度ｐ型領域７を形成する（図９（ｇ−１）、図９（ｇ−２））。
【００７０】
つぎに、シリコン基板１のおもて面に層間絶縁膜８を形成した後、熱処理を行い、ＡｓイオンおよびＢＦ2イオンの活性化を行う（図１０（ｈ−１）、図１０（ｈ−２））。つぎに、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により層間絶縁膜８を選択的に除去し、高濃度ｎ型領域６および高濃度ｐ型領域７の上にコンタクトホールを形成した後、スパッタリング法により層間絶縁膜８上にコンタクトホール内部に埋め込むようにアルミニウム膜を形成する。その後、アルミニウム膜のエッチングを行い、電極９、電極１０、フィールドプレート１１ａおよびフィールドプレート１１ｂを形成することにより（図１１（ｉ−１）、図１１（ｉ−２））、半導体装置１００が完成する。
【００７１】
以上、説明したように、各実施の形態によれば、リサーフ領域３を形成するためのイオン注入時に、所定の遮断パターンで配置されたマスク部１７ａ，１７ｂを有するレジストマスク１７でコーナー部分１６を選択的に遮蔽することにより、コーナー部分１６のリサーフ領域３の単位面積当たりの総不純物量が直線部分１５のリサーフ領域３の単位面積当たりの総不純物量よりも少ない高耐圧分離構造１４が形成される。また、コーナー部分１６の最適条件となるリサーフ領域３のドーズ量を直線部分１５の最適条件となるリサーフ領域３のドーズ量に合わせることができる。その結果、コーナー部分１６のリサーフ領域３のドーズ量と直線部分１５のリサーフ領域３のドーズ量とを同一にして、従来の耐圧構造より高耐圧を実現することができる。
【００７２】
また、各実施の形態によれば、コーナー部分１６の耐圧曲線３２を直線部分１５の耐圧曲線３１の内側にすべて入り込むようにレジストマスク１７による遮蔽率を調節することで、従来の耐圧構造より高耐圧を実現することができる。
【００７３】
また、各実施の形態においては、前記したように、イオン注入時に遮蔽マスク（レジストマスク１７）を用いて、基板おもて面側の拡散層（リサーフ領域３）の単位面積当たりの正味の総不純物量を直線部分１５に比べてコーナー部分１６で少なくする。これら直線部分１５およびコーナー部分１６における拡散層の正味の総不純物量を共に所定のリサーフ条件を満たしながら、前記の遮蔽マスクを用いて、直線部分１５とコーナー部分１６とに同時にイオン注入と熱処理とを行う。このように直線部分１５とコーナー部分１６とに同時にイオン注入を行った場合でも、遮蔽マスクを用いることで、直線部分１５とコーナー部分１６とで予め求めたそれぞれの耐圧曲線３１，３２ｂの最大値（３１ａ，３２ｃ）になるように拡散層の正味の総不純物量をそれぞれ合わせる（リサーフ領域３のドーズ量をマスクで遮蔽しない場合のコーナー部分１６の耐圧曲線３２ｂを、耐圧曲線３１のピーク値におけるリサーフ領域３のドーズ量でピークを示す耐圧曲線３２にまで移動させる）ことができる。直線部分１５とコーナー部分１６とを共に最大耐圧にすることで、従来構造よりも素子耐圧を高くすることができる。さらに、直線部分１５とコーナー部分１６とに同時にイオン注入を行うことにより、直線部分１５とコーナー部分１６とにそれぞれ別けてイオン注入を行う場合に比べて、プロセスのばらつきが小さくなり、素子耐圧の低下を小さくすることができる。
【００７４】
以上において本発明では、シリコン基板を用いる場合を例に説明しているが、これに限るものではなく、シリコン基板に代えて、ＳｉＣ基板や化合物半導体基板を用いてもよい。また、本発明において半導体基板は、不純物濃度が均一に製造された半導体ウエハや、半導体ウエハ上に不純物濃度が均一に形成されたエピタキシャル成長層を形成した半導体基板であってもよい。エピタキシャル成長層を形成した半導体基板の場合、不純物濃度が均一に形成されたエピタキシャル成長層にウェル領域およびリサーフ領域を形成する。また、各実施の形態では第１導電型をｐ型とし、第２導電型をｎ型としたが、本発明は第１導電型をｎ型とし、第２導電型をｐ型としても同様に成り立つ。
【産業上の利用可能性】
【００７５】
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、ダブルリサーフ構造を有する半導体装置に有用である。
【符号の説明】
【００７６】
１  ｐ型のシリコン基板
２  ｎ型のウェル領域
３  ｐ型のリサーフ領域
３ａ  リサーフ領域の底面
３ｄ  リサーフ領域の拡散深さの深い箇所
３ｅ  リサーフ領域の拡散深さの浅い箇所
４  ｐ型の拡散層
５  ＬＯＣＯＳ
６  高濃度ｎ型領域
７  高濃度ｐ型領域
８  層間絶縁膜
９  電極（高電位側）
１０  電極（低電位側）
１１ａ  フィールドプレート（高電位側）
１１ｂ  フィールドプレート（低電位側）
１２  高電位領域
１３  低電位領域
１４  高耐圧分離構造
１５  直線部分
１６  コーナー部分
１７，２０，２１  レジストマスク
１７ａ  レジストマスクのドット状のマスク部
１７ｂ  レジストマスクの細い帯状のマスク部
１８  遮蔽部分
１９  非遮蔽部分
３１  直線部分１５の予め求めた耐圧曲線
３２  コーナー部分１６の予め求めた耐圧曲線を遮蔽マスクで移動させた耐圧曲線
３２ｂ  コーナー部分１６の予め求めた耐圧曲線
１００  半導体装置
【手続補正書】
【提出日】平成27年5月25日(2015.5.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板のおもて面の表面層に選択的に形成された第２導電型のウェル領域と、
前記ウェル領域の内部に環状の平面形状で形成された第１導電型の第１領域と、
前記ウェル領域の内部の前記第１領域よりも内側に環状の平面形状で形成された第２導電型の第２領域と、
前記ウェル領域の内部の、前記第１領域と前記第２領域との間に形成された第１導電型のリサーフ領域と、
前記半導体基板と前記リサーフ領域とにより前記ウェル領域を挟み込むダブルリサーフ構造からなる高耐圧分離構造と、
を備え、
前記高耐圧分離構造は、直線部分と、前記直線部分に繋がる一定の曲率を有するコーナー部分とからなる平面形状を有し、
前記コーナー部分の前記リサーフ領域は、高濃度領域と、前記高濃度領域よりも拡散深さが浅く不純物濃度の低い低濃度領域とを有し、
前記リサーフ領域の前記直線部分の単位面積当たりの第１の正味の総不純物量および前記リサーフ領域の前記コーナー部分の単位面積当たりの第２の正味の総不純物量は共に１．４×１０12［／ｃｍ2］以下であり、
前記ウェル領域の第３の正味の総不純物量は２．８×１０12［／ｃｍ2］以下であり、
前記第３の正味の総不純物量から前記第１の正味の総不純物量を差し引いた値および前記第３の正味の総不純物量から前記第２の正味の総不純物量を差し引いた値は共に１．４×１０12［／ｃｍ2］以下であり、
前記第２の正味の総不純物量は前記第１の正味の総不純物量より少なく、
前記リサーフ領域の前記コーナー部分での耐圧は、前記リサーフ領域の前記直線部分での耐圧よりも低いことを特徴とする半導体装置。
【請求項２】
前記リサーフ領域よりも外側に、前記ウェル領域を囲むように、前記半導体基板のおもて面から前記ウェル領域の深さ以上の深さで形成された第１導電型の分離領域をさらに備えたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の正味の総不純物量が前記第１の正味の総不純物量よりも少ない量が２０％以下であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記半導体基板と前記リサーフ領域とは電気的に接続されていることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
【請求項５】
前記高濃度領域と前記低濃度領域とは、互いに接し、かつ交互に繰り返し配置されることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
【請求項６】
第１導電型の半導体基板のおもて面の表面層に選択的に形成された第２導電型のウェル領域と、
前記ウェル領域の内部に環状の平面形状で形成された第１導電型の第１領域と、
前記ウェル領域の内部の前記第１領域よりも内側に環状の平面形状で形成された第２導電型の第２領域と、
前記ウェル領域の内部の、前記第１領域と前記第２領域との間に形成された第１導電型のリサーフ領域と、
前記半導体基板と前記リサーフ領域とにより前記ウェル領域を挟み込むダブルリサーフ構造からなる高耐圧分離構造と、を備え、
前記高耐圧分離構造は、直線部分と、前記直線部分に繋がる一定の曲率を有するコーナー部分とからなる平面形状を有し、
前記コーナー部分の前記リサーフ領域は、高濃度領域と、前記高濃度領域よりも拡散深さが浅く不純物濃度の低い低濃度領域とを有し、
前記リサーフ領域の前記直線部分の単位面積当たりの第１の正味の総不純物量および前記リサーフ領域の前記コーナー部分の単位面積当たりの第２の正味の総不純物量は共に１．４×１０12［／ｃｍ2］以下であり、
前記ウェル領域の第３の正味の総不純物量は２．８×１０12［／ｃｍ2］以下であり、
前記第３の正味の総不純物量から前記第１の正味の総不純物量を差し引いた値および前記第３の正味の総不純物量から前記第２の正味の総不純物量を差し引いた値は共に１．４×１０12［／ｃｍ2］以下であり、
前記第２の正味の総不純物量は前記第１の正味の総不純物量より少ない半導体装置の製造方法であって、
前記半導体基板上に前記ウェル領域を第２導電型の不純物のイオン注入と熱処理とで形成する第１の工程と、
前記高耐圧分離構造の前記直線部分と前記コーナー部分とに前記リサーフ領域を第１導電型不純物のイオン注入と熱処理とで形成する第２の工程と、
を含み、
前記第２の工程において、前記コーナー部分を部分的にマスクで遮蔽し、前記直線部分の耐圧が最大になるドーズ量から前記コーナー部分の耐圧が最大になるドーズ量を差し引いたドーズ量の前記第１導電型不純物を前記マスクにより遮蔽して前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量を少なくすることで、前記コーナー部分の前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量を、前記直線部分の前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量より少なくすることを特徴とする半導体装置の製造方法。
【請求項７】
第１導電型の半導体基板のおもて面の表面層に選択的に形成された第２導電型のウェル領域と、
前記ウェル領域の内部に環状の平面形状で形成された第１導電型の第１領域と、
前記ウェル領域の内部の前記第１領域よりも内側に環状の平面形状で形成された第２導電型の第２領域と、
前記ウェル領域の内部の、前記第１領域と前記第２領域との間に形成された第１導電型のリサーフ領域と、
前記半導体基板と前記リサーフ領域とにより前記ウェル領域を挟み込むダブルリサーフ構造からなる高耐圧分離構造と、を備え、
前記高耐圧分離構造は、直線部分と、前記直線部分に繋がる一定の曲率を有するコーナー部分とからなる平面形状を有し、
前記コーナー部分の前記リサーフ領域は、高濃度領域と、前記高濃度領域よりも拡散深さが浅く不純物濃度の低い低濃度領域とを有し、
前記リサーフ領域の前記直線部分の単位面積当たりの第１の正味の総不純物量および前記リサーフ領域の前記コーナー部分の単位面積当たりの第２の正味の総不純物量は共に１．４×１０12［／ｃｍ2］以下であり、
前記ウェル領域の第３の正味の総不純物量は２．８×１０12［／ｃｍ2］以下であり、
前記第３の正味の総不純物量から前記第１の正味の総不純物量を差し引いた値および前記第３の正味の総不純物量から前記第２の正味の総不純物量を差し引いた値は共に１．４×１０12［／ｃｍ2］以下であり、
前記第２の正味の総不純物量は前記第１の正味の総不純物量より少ない半導体装置の製造方法であって、
前記半導体基板上に前記ウェル領域を第２導電型の不純物のイオン注入と熱処理とで形成する第１の工程と、
前記高耐圧分離構造の前記直線部分と前記コーナー部分とに前記リサーフ領域を第１導電型不純物のイオン注入と熱処理とで形成する第２の工程と、
を含み、
前記第２の工程において、前記直線部分の予め求めた前記リサーフ領域のドーズ量に対する耐圧曲線の最大耐圧と、前記コーナー部分の予め求めた前記リサーフ領域のドーズ量に対する耐圧曲線の最大耐圧とが一致するように遮蔽率を調整したマスクで前記コーナー部分を部分的に遮蔽して前記リサーフ領域の正味の総不純物量を調整することにより、前記コーナー部分の前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量を、前記直線部分の前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量より少なくすることを特徴とする半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
上述した課題を解決し、本発明の目的を達成するため、この発明に係る半導体装置は、つぎの特徴を有する。第１導電型の半導体基板のおもて面の表面層に、第２導電型のウェル領域が選択的に形成されている。前記ウェル領域の内部に環状の平面形状で第１導電型の第１領域が形成されている。前記ウェル領域の内部の前記第１領域よりも内側に環状の平面形状で第２導電型の第２領域が形成されている。前記ウェル領域の内部の、前記第１領域と前記第２領域との間に第１導電型のリサーフ領域が形成されている。前記半導体基板と前記リサーフ領域とにより前記ウェル領域を挟み込むダブルリサーフ構造からなる高耐圧分離構造が形成されている。前記高耐圧分離構造は、直線部分と、前記直線部分に繋がる一定の曲率を有するコーナー部分とからなる平面形状を有している。前記コーナー部分の前記リサーフ領域は、高濃度領域と、前記高濃度領域よりも拡散深さが浅く不純物濃度の低い低濃度領域とを有する。前記リサーフ領域の前記直線部分の単位面積当たりの第１の正味の総不純物量および前記リサーフ領域の前記コーナー部分の単位面積当たりの第２の正味の総不純物量は共に１．４×１０12［／ｃｍ2］以下である。前記ウェル領域の第３の正味の総不純物量は２．８×１０12［／ｃｍ2］以下である。前記第３の正味の総不純物量から前記第１の正味の総不純物量を差し引いた値および前記第３の正味の総不純物量から前記第２の正味の総不純物量を差し引いた値は共に１．４×１０12［／ｃｍ2］以下である。前記第２の正味の総不純物量は前記第１の正味の総不純物量より少ない。前記リサーフ領域の前記コーナー部分での耐圧は、前記リサーフ領域の前記直線部分での耐圧よりも低い。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
また、上述した課題を解決し、本発明の目的を達成するため、この発明に係る半導体装置の製造方法は、第１導電型の半導体基板のおもて面の表面層に選択的に形成された第２導電型のウェル領域と、前記ウェル領域の内部に環状の平面形状で形成された第１導電型の第１領域と、前記ウェル領域の内部の前記第１領域よりも内側に環状の平面形状で形成された第２導電型の第２領域と、前記ウェル領域の内部の、前記第１領域と前記第２領域との間に形成された第１導電型のリサーフ領域と、前記半導体基板と前記リサーフ領域とにより前記ウェル領域を挟み込むダブルリサーフ構造からなる高耐圧分離構造と、を備え、前記高耐圧分離構造は、直線部分と、前記直線部分に繋がる一定の曲率を有するコーナー部分とからなる平面形状を有し、前記コーナー部分の前記リサーフ領域は、高濃度領域と、前記高濃度領域よりも拡散深さが浅く不純物濃度の低い低濃度領域とを有し、前記リサーフ領域の前記直線部分の単位面積当たりの第１の正味の総不純物量および前記リサーフ領域の前記コーナー部分の単位面積当たりの第２の正味の総不純物量は共に１．４×１０12［／ｃｍ2］以下であり、前記ウェル領域の第３の正味の総不純物量は２．８×１０12［／ｃｍ2］以下であり、前記第３の正味の総不純物量から前記第１の正味の総不純物量を差し引いた値および前記第３の正味の総不純物量から前記第２の正味の総不純物量を差し引いた値は共に１．４×１０12［／ｃｍ2］以下であり、前記第２の正味の総不純物量は前記第１の正味の総不純物量より少ない半導体装置の製造方法であって、つぎの特徴を有する。まず、前記半導体基板上に前記ウェル領域を第２導電型の不純物のイオン注入と熱処理とで形成する第１の工程を行う。つぎに、前記高耐圧分離構造の前記直線部分と前記コーナー部分とに前記リサーフ領域を第１導電型不純物のイオン注入と熱処理とで形成する第２の工程を行う。そして、前記第２の工程において、前記コーナー部分を部分的にマスクで遮蔽し、前記直線部分の耐圧が最大になるドーズ量から前記コーナー部分の耐圧が最大になるドーズ量を差し引いたドーズ量の前記第１導電型不純物を前記マスクにより遮蔽して前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量を少なくすることで、前記コーナー部分の前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量を、前記直線部分の前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量より少なくする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
また、上述した課題を解決し、本発明の目的を達成するため、この発明に係る半導体装置の製造方法は、第１導電型の半導体基板のおもて面の表面層に選択的に形成された第２導電型のウェル領域と、前記ウェル領域の内部に環状の平面形状で形成された第１導電型の第１領域と、前記ウェル領域の内部の前記第１領域よりも内側に環状の平面形状で形成された第２導電型の第２領域と、前記ウェル領域の内部の、前記第１領域と前記第２領域との間に形成された第１導電型のリサーフ領域と、前記半導体基板と前記リサーフ領域とにより前記ウェル領域を挟み込むダブルリサーフ構造からなる高耐圧分離構造と、を備え、前記高耐圧分離構造は、直線部分と、前記直線部分に繋がる一定の曲率を有するコーナー部分とからなる平面形状を有し、前記コーナー部分の前記リサーフ領域は、高濃度領域と、前記高濃度領域よりも拡散深さが浅く不純物濃度の低い低濃度領域とを有し、前記リサーフ領域の前記直線部分の単位面積当たりの第１の正味の総不純物量および前記リサーフ領域の前記コーナー部分の単位面積当たりの第２の正味の総不純物量は共に１．４×１０12［／ｃｍ2］以下であり、前記ウェル領域の第３の正味の総不純物量は２．８×１０12［／ｃｍ2］以下であり、前記第３の正味の総不純物量から前記第１の正味の総不純物量を差し引いた値および前記第３の正味の総不純物量から前記第２の正味の総不純物量を差し引いた値は共に１．４×１０12［／ｃｍ2］以下であり、前記第２の正味の総不純物量は前記第１の正味の総不純物量より少ない半導体装置の製造方法であって、つぎの特徴を有する。まず、前記半導体基板上に前記ウェル領域を第２導電型の不純物のイオン注入と熱処理とで形成する第１の工程を行う。つぎに、前記高耐圧分離構造の前記直線部分と前記コーナー部分とに前記リサーフ領域を第１導電型不純物のイオン注入と熱処理とで形成する第２の工程を行う。そして、前記第２の工程において、前記直線部分の予め求めた前記リサーフ領域のドーズ量に対する耐圧曲線の最大耐圧と、前記コーナー部分の予め求めた前記リサーフ領域のドーズ量に対する耐圧曲線の最大耐圧とが一致するように遮蔽率を調整したマスクで前記コーナー部分を部分的に遮蔽して前記リサーフ領域の正味の総不純物量を調整することにより、前記コーナー部分の前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量を、前記直線部分の前記半導体基板内に入り込む前記第１導電型不純物のイオン注入量より少なくする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】削除
【補正の内容】
【国際調査報告】
2013179784.tif 000026
2013179784.tif 000027
2013179784.tif 000028
2013179784.tif 000029
2013179784.tif 000030
2013179784.tif 000031