(57)【要約】  半導体装置（１００）は、半導体基体（１）と、上部の一部に溝を有し、半導体基体（１００）の第１の主面上に配置された第１導電型のドリフト領域（２）と、溝の底部においては中央部を除いた角部の周囲のみに配置された第２導電型の電界緩和領域（４）と、溝に埋め込まれたアノード電極（９）と、半導体基体（１００）の第１の主面に対向する第２の主面上に配置されたカソード電極（１０）とを備える。
2014061724.tif 000002
【特許請求の範囲】
【請求項１】
半導体基体と、
上部の一部に溝を有し、前記半導体基体の第１の主面上に配置された第１導電型のドリフト領域と、
前記溝の底部においては中央部を除いた角部の周囲のみに配置された第２導電型の電界緩和領域と、
前記溝に埋め込まれたアノード電極と、
前記半導体基体の前記第１の主面に対向する第２の主面上に配置されたカソード電極と
を備えることを特徴とする半導体装置。
【請求項２】
前記溝の側面を覆って前記電界緩和領域が配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
イオン注入により、前記ドリフト領域の上部の一部に第２導電型の電界緩和領域を選択的に形成し、
前記電界緩和領域で周囲を囲まれた前記ドリフト領域及び前記電界緩和領域の内側部分をエッチングして、前記ドリフト領域の上部の一部に前記電界緩和領域で側面を囲まれた溝を形成し、
前記溝を埋め込んで前記ドリフト領域上にアノード電極を形成し、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する
ことを特徴とする半導体装置の製造方法。
【請求項４】
前記溝を形成することには、
前記電界緩和領域で周囲を囲まれた前記ドリフト領域の表面と前記電界緩和領域の表面とが露出する開口部を有するエッチングマスクを形成し、
前記エッチングマスクの開口部に沿って、端部が前記電界緩和領域上に位置するようにサイドウォールを形成し、
前記エッチングマスクと前記サイドウォールをマスクにして、前記ドリフト領域及び前記電界緩和領域の内側部分をエッチングすること
が含まれることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記溝を形成した後に、前記溝の側面に露出した前記電界緩和領域を酸化して犠牲酸化膜を形成し、
前記犠牲酸化膜をエッチング除去することにより、前記溝の底部の角部のみに前記電界緩和領域を残す
ことを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項６】
前記溝を形成することは、前記溝の側面に露出する前記電界緩和領域をエッチングするために、前記溝の側面が底面に対してテーパをもつように前記溝を形成することである
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項７】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
前記ドリフト領域の上部の一部に溝を形成し、
前記溝の底部においては中央部を除いた角部の周囲のみに第２導電型の電界緩和領域を形成し、
前記溝を埋め込んで前記ドリフト領域上にアノード電極を形成し、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する
ことを特徴とする半導体装置の製造方法。
【請求項８】
前記溝を形成する際に、前記溝の底部にマイクロトレンチが形成されるエッチング条件を使用し、
前記電界緩和領域を形成することには、
イオン注入により、前記溝の内面に前記電界緩和領域を形成し、
前記溝の側面と底面に露出した前記電界緩和領域をエッチング除去することにより、前記溝の底部の角部のみに前記電界緩和領域を残すこと
が含まれることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記溝の底部の角部のみに前記電界緩和領域を残すことには、
前記溝の側面と底面に露出した前記電界緩和領域を酸化して犠牲酸化膜を形成し、
前記犠牲酸化膜をエッチング除去すること
が含まれることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記電界緩和領域を形成することは、前記ドリフト領域の表面に対して斜めの方向から前記溝の底部の角部及び側面にイオンを注入することによって、前記溝の底部の中央部を除いた前記角部及び前記側面に前記電界緩和領域を形成することである
ことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１１】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
前記ドリフト領域の上部の一部に溝を形成し、
前記溝の側面上にサイドウォールを形成し、
前記サイドウォールが形成された溝の内部を埋め込んでアノード電極を形成し、
前記サイドウォールを除去し、
前記溝の側面と前記アノード電極との間にイオン注入することにより、前記溝の底部において角部の周囲のみに第２導電型の電界緩和領域を形成し、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する
ことを特徴とする半導体装置の製造方法。
【請求項１２】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
前記ドリフト領域の上部の一部に溝を形成し、
前記溝の底部において角部の周囲のみに第２導電型の電界緩和領域を形成し、
前記溝の内部及び前記ドリフト領域上にアノード電極を形成し、
前記アノード電極の前記溝の内部に埋め込まれた領域に、イオン注入によって第２導電型不純物をドープし、
前記溝が形成された領域の残余の領域において前記ドリフト領域上に形成された前記アノード電極に、イオン注入によって第１導電型不純物をドープし、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、溝構造を有する整流用の半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
整流用半導体装置の特性改善のために、種々の半導体装置が提案されている。例えば、半導体装置の溝（トレンチ）底部の全体にイオン注入することによって溝底部の角部における電界緩和を行う方法が提案されている（例えば、特許文献１参照）。電界緩和のための領域（以下において「電界緩和領域」という。）を溝底部に配置することにより、半導体装置の耐圧を向上させることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１２８９２６号公報
【発明の概要】
【０００４】
しかしながら、電界緩和領域を溝底部に配置すると、半導体装置の電流が流れる領域が限定される。これは、イオン注入によって高抵抗化された電界緩和領域に電流が流れないためであり、溝底部を電流が流れない分の電流が減少する。その結果、半導体装置の順方向電流が減少するという問題が生じる。
【０００５】
上記問題点に鑑み、本発明の目的は、耐圧向上のために電界緩和領域が溝底部に形成され、且つ順方向電流の減少が抑制された半導体装置及びその製造方法を提供することである。
【０００６】
本発明の一態様に係わる半導体装置は、半導体基体の第１の主面上に配置され、溝が表面に形成された第１導電型のドリフト領域と、溝底部の角部の周囲に配置された第２導電型の電界緩和領域と、溝に埋め込まれたアノード電極と、半導体基体の第２の主面上に配置されたカソード電極とを備える。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明の第１の実施形態に係る半導体装置の構成を示す模式的な断面図である。
【図２】図２は、図１に示す半導体装置のオフ状態における動作を説明するための模式的な断面図である。
【図３】図３は、図１に示す半導体装置のオン状態における動作を説明するための模式的な断面図である。
【図４】図４は、第１の実施形態に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。
【図５】図５は、第１の実施形態に係る半導体装置の製造方法における、図４の後に行う製造工程を説明するための断面図である。
【図６】図６は、第１の実施形態に係る半導体装置の製造方法における、図５の後に行う製造工程を説明するための断面図である。
【図７】図７は、第１の実施形態に係る半導体装置の製造方法における、図６の後に行う製造工程を説明するための断面図である。。
【図８】図８は、第１の実施形態に係る半導体装置の製造方法における、図７の後に行う製造工程を説明するための断面図である。
【図９】図９は、第１の実施形態に係る半導体装置の製造方法における、図８の後に行う製造工程を説明するための断面図である。
【図１０】図１０は、第１の実施形態に係る半導体装置の製造方法における、図９の後に行う製造工程を説明するための断面図である。
【図１１】図１１は、第１の実施形態に係る半導体装置の製造方法における、図１０の後に行う製造工程を説明するための断面図である。
【図１２】図１２は、第１の実施形態の変形例に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。
【図１３】図１３は、第１の実施形態の変形例に係る半導体装置の製造方法における、図１２の後に行う製造工程を説明するための断面図である。
【図１４】図１４は、第１の実施形態の変形例に係る半導体装置の製造方法における、図１３の後に行う製造工程を説明するための断面図である。
【図１５】図１５は、第１の実施形態の変形例に係る半導体装置の製造方法における、図１４の後に行う製造工程を説明するための断面図である。
【図１６】図１６は、第１の実施形態の変形例に係る半導体装置の製造方法における、図１５の後に行う製造工程を説明するための断面図である。
【図１７】図１７は、第２の実施形態に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。
【図１８】図１８は、第２の実施形態に係る半導体装置の製造方法における、図１７の後に行う製造工程を説明するための断面図である。
【図１９】図１９は、第２の実施形態に係る半導体装置の製造方法における、図１８の後に行う製造工程を説明するための断面図である。
【図２０】図２０は、第２の実施形態に係る半導体装置の製造方法における、図１９の後に行う製造工程を説明するための断面図である。
【図２１】図２１は、第２の実施形態の変形例に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。
【図２２】図２２は、第２の実施形態の変形例に係る半導体装置の製造方法における、図２１の後に行う製造工程を説明するための断面図である。
【図２３】図２３は、第３の実施形態に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。
【図２４】図２４は、第３の実施形態に係る半導体装置の製造方法における、図２３の後に行う製造工程を説明するための断面図である。
【図２５】図２５は、第３の実施形態に係る半導体装置の製造方法における、図２４の後に行う製造工程を説明するための断面図である。
【図２６】図２６は、第３の実施形態に係る半導体装置の製造方法における、図２５の後に行う製造工程を説明するための断面図である。
【図２７】図２７は、第３の実施形態に係る半導体装置の製造方法における、図２６の後に行う製造工程を説明するための断面図である。
【図２８】図２８は、第３の実施形態に係る半導体装置の製造方法における、図２７の後に行う製造工程を説明するための断面図である。
【図２９】図２９は、第３の実施形態に係る半導体装置の製造方法における、図２８の後に行う製造工程を説明するための断面図である。
【図３０】図３０は、第４の実施形態に係る半導体装置の製造方法を説明するための製造工程を示す断面図である。
【図３１】図３１は、第４の実施形態に係る半導体装置の製造方法における、図３０の後に行う製造工程を説明するための断面図である。
【図３２】図３２は、第４の実施形態に係る半導体装置の製造方法における、図３１の後に行う製造工程を説明するための断面図である。
【図３３】図３３は、第４の実施形態に係る半導体装置の製造方法における、図３２の後に行う製造工程を説明するための断面図である。
【図３４】図３４は、第４の実施形態に係る半導体装置の製造方法における、図３３の後に行う製造工程を説明するための断面図である。
【図３５】図３５は、第４の実施形態に係る半導体装置のオフ状態における動作を説明するための模式的な断面図である。
【図３６】図３６は、第４の実施形態に係る半導体装置のオン状態における動作を説明するための模式的な断面図である。
【発明を実施するための形態】
【０００８】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【０００９】
又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１０】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置１００は、図１に示すように、半導体基体１と、第１導電型のドリフト領域２と、第２導電型の電界緩和領域４とを備える。ドリフト領域２は、その上部の一部に溝を有し、半導体基体１の第１の主面１１上に配置されている。電界緩和領域４は、ドリフト領域２に形成された溝の底部において中央部を除いた角部の周囲のみに配置されている。電界緩和領域４は、溝の側面の周囲に配置されているが、溝の底部においては角部以外の領域の周囲には配置されていない。
【００１１】
第１導電型と第２導電型とは互いに反対導電型である。すなわち、第１導電型がＮ型であれば、第２導電型はＰ型であり、第１導電型がＰ型であれば、第２導電型はＮ型である。以下では、第１導電型がＮ型、第２導電型がＰ型の場合を例示的に説明する。なお、半導体基体１は高濃度のＮ型の炭化珪素（ＳｉＣ）基体であるとし、ドリフト領域２は低濃度のＮ型のＳｉＣ層であるとする。
【００１２】
図１に示すように、ドリフト領域２に形成された溝は、ドリフト領域２の表面に開口部が形成されて半導体基体１に向けて延伸している。溝の底部はドリフト領域２の内部に位置し、溝は半導体基体１に達していない。
【００１３】
溝を埋め込むようにしてアノード電極９が形成され、ドリフト領域２の上面にもアノード電極９が配置されている。一方、第１の主面１１に対向する半導体基体１の第２の主面１２上にカソード電極１０が配置されている。
【００１４】
以下に、図１に示した半導体装置１００の基本的な動作について、図２〜図３を参照して説明する。
【００１５】
アノード電極９を基準としてカソード電極１０に正の電圧を印加した状態（以下において「オフ状態」という。）では、半導体領域とアノード電極９間に生じるエネルギー障壁に阻まれて、アノード電極９側の電子は半導体領域側に移動しない。したがって、通常はオフ状態で半導体装置１００には電流が流れない。この場合の動作を、図２を参照して説明する。アノード電極９を基準としてカソード電極１０に正の電圧を印加すると、アノード電極側の電子は、半導体領域とアノード電極９の間の障壁に阻まれ、半導体領域側に移動しない。このため、通常では電流が流れないが、電界集中が起こる箇所から逆漏れ電流がカソード電極１０からアノード電極９へ流れる。溝構造のダイオードの場合、溝端に電界が集中し逆漏れ電流が流れる。これに対して、第１の実施形態の構造では溝端に第２導電型の電界緩和領域４が設置されているために、図２に示すように第２導電型の電界緩和領域４から空乏層２０２が広がり溝端の電界が緩和される。また、電界緩和領域４から広がった空乏層２０２は溝底にも広がるため底全体の電界を緩和することができる。なお、図２に示すように、アノード電極９の上面からもドリフト領域２に空乏層２０１が広がる。
【００１６】
一方、アノード電極９を基準としてカソード電極１０に負の電圧を印加した状態（以下において「オン状態」という。）では、ドリフト領域２などの半導体領域の電子がアノード電極９側に移動し、アノード電極９からカソード電極１０に電流が流れる。この場合の動作を図３を参照して説明する。アノード電極９を基準としてカソード電極１０に負の電圧を印加すると、半導体側の電子がアノード電極９側に移動し、アノード電極９からカソード電極１０へ順方向電流１３０が流れる。この時、溝の底部の中央部には第２導電型の電界緩和領域４が無いため、図３に示すように溝底部の中央部を通して順方向電流１３０を流すことができる。
【００１７】
次に、図４〜図１１を参照して、半導体装置１００の製造方法の例を説明する。
【００１８】
先ず、図４に示すように、Ｎ+型炭化珪素からなる半導体基体１の第１の主面１１上に、Ｎ-型炭化珪素からなるドリフト領域２をエピタキシャル成長などにより形成する。
【００１９】
次に、ドリフト領域２内に電界緩和領域４を形成する。具体的には、図５に示すように、ドリフト領域２の上面に酸化膜を形成し、この酸化膜をパターニングして、電界緩和領域４を形成する箇所の上方の酸化膜が選択的に除去されたエッチングマスク３を形成する。そして、エッチングマスク３をマスクとして、図５に矢印で示したようにドリフト領域２にＰ型不純物のイオン注入を行い、電界緩和領域４を形成する。なお、電界緩和領域４は、半導体基体１の第１の主面１１の法線に平行な方向から見てドリフト領域２の一部を囲むように形成される。例えば、電界緩和領域４に周囲を囲まれたドリフト領域２の上方から見た形状は矩形状である。
【００２０】
電界緩和領域４のＰ型不純物としては、アルミニウム（Ａｌ）やボロン（Ｂ）などが使用される。電界緩和領域４の形成時に、基体温度を６００℃程度に設定し、ドリフト領域２が加熱された状態でイオン注入することによって、不純物イオンが注入された領域に結晶欠陥が生じるのを抑制することができる。
【００２１】
なお、酸化膜のパターニングには、一般的なフォトリソグラフィ技術を用いることができる。即ち、酸化膜上でパターニングされたフォトレジスト膜をマスクにして、ドリフト領域２上の酸化膜をエッチングする。エッチング方法としては、フッ酸を用いたウェットエッチングや、反応性イオンエッチングなどのドライエッチングなどを採用可能である。酸化膜をパターニングした後、フォトレジスト膜を酸素プラズマや硫酸などを用いて除去する。
【００２２】
電界緩和領域４を形成した後、溝を形成する領域上方のエッチングマスク３が露出するようにパターニングされたフォトレジスト膜を、エッチングマスク３上に形成する。具体的には、ドリフト領域２の電界緩和領域４で周囲を囲まれた領域及び電界緩和領域４上のエッチングマスク３を露出させる。そして、図６に示すように、フォトレジスト膜５１をエッチングマスクにしてエッチングマスク３をエッチング除去し、溝を形成する領域のドリフト領域２及び電界緩和領域４の上面を露出させる。つまり、電界緩和領域４で周囲を囲まれたドリフト領域２の表面上と電界緩和領域４の表面上を露出する開口部が、エッチングマスク３に形成される。
【００２３】
次に、図７に示すように、溝の側面にサイドウェールを形成するための酸化膜６を、エッチングマスク３、ドリフト領域２及びエッチングマスク３上に形成する。そして、酸化膜６をドライエッチングすることにより、図８に示すように、溝が形成される領域が露出するエッチングマスク３の開口部の周囲に酸化膜６の一部が残り、サイドウォール７が形成される。このとき、エッチングマスク３の開口部に沿って端部（内側の周縁）が電界緩和領域４上に位置するように、サイドウォール７を形成する。つまり、溝を形成するマスクの開口部の端部が、電界緩和領域４上に位置する。
【００２４】
その後、エッチングマスク３及びサイドウォール７をマスクにしたエッチングにより、図９に示すように、ドリフト領域２の上部の一部に溝８を形成する。具体的には、電界緩和領域４で周囲を囲まれたドリフト領域２と電界緩和領域４の内側部分とをエッチング除去して、ドリフト領域２の上部の一部に電界緩和領域４で側面を囲まれた溝８を形成する。このように、電界緩和領域４の溝８の側面に露出した部分がエッチングされる。なお、図９に示すように、溝８の底部が電界緩和領域４の底面よりも低くならないように、溝８が形成される。溝８を形成後、エッチングマスク３及びサイドウォール７が除去される。
【００２５】
次いで、図１０に示すように、溝８の全体を埋め込んで、ドリフト領域２上にアノード電極９が形成される。更に、図１１に示すように、半導体基体１の第２の主面１２上にカソード電極１０が形成される。以上により、図１に示した半導体装置１００が完成する。
【００２６】
上記に説明したように、図１に示した半導体装置１００では、溝８の側壁に沿った部分にのみイオン注入が行われる。このイオン注入により形成される電界緩和領域４によって、溝８の底部の角部に集中する電界が緩和される。これにより、オフ状態でのリーク電流の発生が抑制される。
【００２７】
一方、溝８の底部には、角部を除いて電界緩和領域４が形成されない。このため、オン状態において、溝８の底部の角部以外の領域、即ち角部と角部の間の中央部を通過してアノード電極９からカソード電極１０に電流が流れる。その結果、電界緩和領域４の形成によって逆方向耐圧を向上しつつ、半導体装置１００の順方向電流の減少を抑制できる。
【００２８】
また、溝８の側面を覆って電界緩和領域４が配置されるため、溝８の底部において第２導電型（Ｎ型）−第１導電型（Ｐ型）−第２導電型（Ｎ型）の順に半導体領域が配置されることになる。即ち、溝８の底部が接合バリアダイオード（Junction Barrier Diode）構造であり、このため、溝８の底部全体に電界緩和効果をもたせることができる。
【００２９】
なお、上記に説明した半導体装置１００の製造方法では、ドリフト領域２内での電界緩和領域４の形成の後に、電界緩和領域４に周囲を囲まれた溝８がセルフアラインで形成される。このため、マスクを使用した形成の際に生じる溝８底部の角部と電界緩和領域４のアライメントずれが生じない。
【００３０】
また、端部（内側の周縁）が電界緩和領域４の表面の中に位置するようにサイドウォール７が形成される。このため、エッチングマスク３とサイドウォール７をマスクにしたエッチングによって、溝８の壁面に電界緩和領域４を残すことができる。つまり、溝８の側面に電界緩和領域４が確実に露出される。
【００３１】
次に、図１２〜図１６を参照して、半導体装置１００の製造方法の変形例を説明する。以下の製造方法では、犠牲酸化とエッチングによって側面の電界緩和領域４が除去された溝が形成される。つまり、溝８の底部の角部のみに電界緩和領域４が形成される。
【００３２】
図４〜図９を参照して説明した方法と同様にして、図１２に示すように、半導体基体１上に形成されたドリフト領域２の上部の一部に、電界緩和領域４で側面を囲まれた溝８を形成する。
【００３３】
その後、図１３に示すように、溝８の内面に犠牲酸化膜１５を形成する。このとき、溝８の側面に露出した部分の電界緩和領域４が酸化される。
【００３４】
犠牲酸化膜１５の形成には、例えば、溝８の内部を９００℃〜１３００℃で熱酸化する。このとき、溝８の底面の酸化レートよりも側面の酸化レートの方が高い。このため、熱酸化によって、溝８の底部の角部に酸化されない電界緩和領域４を残して、溝８の側面に犠牲酸化膜１５を形成することができる。
【００３５】
次いで、図１４に示すように犠牲酸化膜１５がエッチング除去される。例えば、フッ酸を用いたエッチングによって、溝８の側面の犠牲酸化膜１５が除去される。
【００３６】
上記の犠牲酸化膜１５の形成とエッチング除去を繰り返すことにより、図１５に示すように、溝８の側面が底面に対してテーパをもつように溝８が形成される。そして、溝８の底部の角部のみに電界緩和領域４が残る。その後、図１６に示すように、アノード電極９とカソード電極１０を形成することにより、半導体装置１００が完成する。
【００３７】
溝８の側面に電界緩和領域４を形成しないことにより、溝８の側面においてもアノード電極９とドリフト領域２との電気的な接続を得ることができる。つまり、オン状態において、溝８の側面を通過してアノード電極９からカソード電極１０に電流が流れる。
【００３８】
或いは、溝８の側面に接する電界緩和領域４を除去するために、エッチングによって溝８の側面が底面に対してテーパをもつように溝を形成してもよい。例えば、電界緩和領域４を形成した後、溝８の側面がテーパ状に形成される条件で、ドリフト領域２の上部の一部をエッチング除去することにより、図１５に示した形状が得られる。その後、図１６と同様に、溝８を覆うようにアノード電極９が形成され、半導体基体１の第２の主面１２上にカソード電極１０が形成される。この製造方法によっても、溝８がテーパ形状に形成されて、溝８の底部の角部のみに電界緩和領域４が配置される。
【００３９】
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置１００の製造方法を、図１７〜図２０を参照して説明する。
【００４０】
先ず、図４に示したように、不純物濃度の高い半導体基体１上に不純物濃度の低いドリフト領域２を形成する。そして、図１７に示すように、溝８を形成する領域のドリフト領域２の上面が露出したエッチングマスク３を形成する。エッチングマスク３をマスクとして、エッチングによりマイクロトレンチと呼ばれる小さな溝ができる条件で、ドリフト領域２に溝８を形成する。このときのエッチングには、例えばエッチングガスとして酸素（Ｏ２）ガス、六フッ化硫黄（ＳＦ６）ガスを用いる。エッチング条件は、アンテナ出力３００〜５００Ｗ、バイアス出力５０〜１００Ｗであり、このような条件でＳｉＣウェハをドライエッチングすることにより、図１７に示すように、マイクロトレンチ８１が底部の角部に存在する溝８が形成される。このとき、側面が底面に対してテーパをもつように溝８が形成される。なお、マイクロトレンチとは、溝８（トレンチ）の側面及び底面との境界部に形成されたエッチングによる窪み（または抉り）である。
【００４１】
次に、図１８に示すように、溝８の内部全体に不純物イオンを注入する。これにより、溝８の底部、側面、及び、マイクロトレンチ８１が形成された底部の角部に電界緩和領域４が形成される。
【００４２】
次いで、図１９に示すように、溝８内部で横方向エッチングを行う。例えば、図１３〜図１５を参照して説明した犠牲酸化と犠牲酸化膜の除去とを繰り返す方法、或いは、塩素雰囲気中の熱エッチングによって、溝８の内面をエッチングする。図２０に横方向エッチングが完了した状態を示す。図２０に示すように、溝８の底部の中央部もエッチング除去され、マイクロトレンチ８１が形成された領域周辺の電界緩和領域４のみが残される。つまり、溝８の底部の角部のみに電界緩和領域４が配置された状態が得られる。
【００４３】
その後、溝８を埋め込むようにアノード電極９を形成し、半導体基体１の第２の主面上にカソード電極１０を形成することにより、半導体装置１００が完成する。
【００４４】
以上に説明した第２の実施形態に係る半導体装置１００の製造方法によっても、溝８の底部の角部のみに電界緩和領域４が形成される。その結果、逆方向耐圧を向上しつつ、半導体装置１００の順方向電流の減少を抑制できる。
【００４５】
また、第２の実施形態に係る半導体装置１００の製造方法では、マイクロトレンチ８１が形成される条件で溝８を形成した後、電界緩和領域４をイオン注入によって形成する。そして、溝８内部のエッチングによって底部の角部のみに電界緩和領域４が残される。上記製造方法を用いることにより、電界緩和領域４を形成するためのイオン注入エネルギーが、ドリフト領域２の表面からイオン注入する場合よりも小さくて済む。また、第１の実施形態に比べて工程を短縮することができる。
【００４６】
また、溝８の底部の角部のみに電界緩和領域４を形成するために、ドリフト領域２の表面に対して斜め方向からイオン注入してもよい。その方法を、図２１〜図２２を参照して以下に説明する。
【００４７】
先ず、半導体基体１の第１の主面１１上にドリフト領域２を形成した後、ドライエッチングによってドリフト領域２の上部の一部に溝８を形成する。次いで、図２１に示すように、ドリフト領域２の表面に対して斜めの方向から、溝８の内部に不純物イオンを注入する。これにより、溝８の側面に電界緩和領域４が形成される。このとき、溝８の底部の角部には不純物イオンが注入され、且つ角部以外の底部には不純物イオンが注入されないように、ドリフト領域２の表面に対するイオン注入の角度が設定される。
【００４８】
次いで、例えば、図１３〜図１５を参照して説明した犠牲酸化と犠牲酸化膜の除去とを繰り返す方法などを用いて、溝８の側面に形成された電界緩和領域４をエッチング除去する。その結果、図２２に示すように、溝８の底部の角部のみに電界緩和領域４が配置された状態が得られる。その後、アノード電極９及びカソード電極１０を形成することにより、半導体装置１００が完成する。
【００４９】
以上に説明した製造方法によれば、溝８を形成した後に、溝８の側面に対して斜めの方向からイオン注入を行うことによって、角部以外の溝８の底部を除いて、溝８の内部に露出した領域に電界緩和領域４が形成される。このため、少ない工程で溝８の角部と側面に電界緩和領域４を形成できる。
【００５０】
（第３の実施形態）
本発明の第３の実施形態に係る半導体装置１００の製造方法を、図２３〜図２９を参照して説明する。
【００５１】
先ず、不純物濃度の高い半導体基体１上に不純物濃度の低いドリフト領域２を形成し、更にドリフト領域２上にアノード電極層９０を形成する。
【００５２】
次いで、図２３に示すように、エッチングマスク（不図示）を用いたドライエッチングによって、アノード電極層９０を貫通し、ドリフト領域２の内部に達する溝８を形成する。
【００５３】
その後、図２４に示すように、少なくとも溝８を完全に埋め込むようにして、溝８の内面とドリフト領域２の上面に、後述するサイドウォールを形成するためのサイドウォール形成膜２１を形成する。サイドウォール形成膜２１には、例えば酸化シリコン（ＳｉＯ２）膜などの酸化膜が採用される。次いで、サイドウォール形成膜２１をドライエッチングによってエッチングして、図２５に示すように、溝８の側面上にサイドウォール２２を形成する。このとき、溝８の底部の中央部は露出する。
【００５４】
次に、図２６に示すように、サイドウォール２２に側面が覆われた溝８を埋め込むようにして、アノード電極９を形成する。次いで、図２７に示すように、サイドウォール２２の上面が露出するまでアノード電極９の上部をエッチバックする。
【００５５】
その後、サイドウォール２２をエッチング除去する。これにより、図２８に示すように、溝８の側面とアノード電極９間に空隙が形成される。そして、図２９に示すように、溝８の上方から溝８の側面とアノード電極９との空隙にイオン注入することにより、アノード電極９の側面を通過した不純物イオンが溝８の底部の角部に注入される。このとき、アノード電極層９０の溝８が形成されていない領域にマスク材（不図示）を配置し、このマスク材が配置されていない領域に不純物イオンを注入する。これにより、溝８の底部の角部のみに電界緩和領域４が形成される。電界緩和領域４の形成と同時に、アノード電極９に不純物イオンがドープされる。
【００５６】
そして、半導体基体１の第２の主面１２上にカソード電極１０を形成することにより、半導体装置１００が完成する。アノード電極層９０とアノード電極９とにより、半導体装置１００のアノードが構成される。
【００５７】
第３の実施形態に係る半導体装置１００の製造方法では、溝８の側面上にサイドウォール２２を形成した後に、例えばポリシリコン膜を成長させて溝８内にアノード電極９を形成する。そして、エッチバックによってポリシリコン膜の溝８に埋め込まれた部分のみが残される。これにより、溝８の側面上に形成されたサイドウォール２２を除去することができる。サイドウォール２２を除去することにより溝８の底部の角部が露出し、この角部の周囲に不純物イオンが選択的に注入される。
【００５８】
第３の実施形態に係る半導体装置１００の製造方法によれば、少ない工程でアノード電極９としての導電型ポリシリコン電極と電界緩和領域４とを形成することができる。
【００５９】
（第４の実施形態）
本発明の第４の実施形態に係る半導体装置１００の製造方法を、図３０〜図３４を参照して説明する。第４の実施形態に係る半導体装置１００の製造方法は、ＳｉＣからなるヘテロジャンクションダイオード（ＨＪＤ）の製造方法である。以下に説明するように、ＳｉＣ界面との間で相対的に高いエネルギー障壁を形成するＰ型のポリシリコン膜が溝の内部に埋め込まれ、ＳｉＣ界面との間で相対的に低いエネルギー障壁を形成するＮ型のポリシリコン膜が溝の形成された領域を除いたドリフト領域２の上面に形成される。
【００６０】
先ず、半導体基体１の第１の主面１１上にドリフト領域２を形成した後、ドライエッチングによってドリフト領域２の上部の一部に溝を形成する。次いで、例えば、図１３〜図１５を参照して説明した犠牲酸化と犠牲酸化膜の除去とを繰り返す方法や溝８をテーパ形状に形成する方法を用いて、図３０に示す構造を得る。即ち、溝８の底部の角部に電界緩和領域４が形成されている。
【００６１】
次に、図３１に示すように、溝８を埋め込むようにしてドリフト領域２上にアノード電極９となるポリシリコン膜１９を成長させる。
【００６２】
次いで、パターニングにより溝８の上方が開口されたフォトレジスト膜５２をマスクにして、図３２に示すように、ポリシリコン膜１９にイオン注入を行う。具体的には、アノード電極９においてアクセプタとなるＰ型（第２導電型）の不純物をポリシリコン膜１９にドープして、第２導電型不純物注入領域１９２を形成する。
【００６３】
更に、パターニングにより第２導電型不純物注入領域１９２の上方のみに配置されたフォトレジスト膜５３をマスクにして、図３３に示すように、ポリシリコン膜１９にイオン注入を行う。具体的には、アノード電極９においてドナーとなるＮ型（第１導電型）の不純物をポリシリコン膜１９にドープして、第１導電型不純物注入領域１９１を形成する。
【００６４】
その後、第１導電型不純物注入領域１９１及び第２導電型不純物注入領域１９２中の不純物を活性化するアニールを行い、図３４に示すように、第１導電型アノード電極領域９１と第２導電型アノード電極領域９２を形成する。つまり、アノード電極９の溝８の内部に埋め込まれた領域に第２導電型不純物がドープされて、第２導電型アノード電極領域９２が形成される。そして、溝８が形成された領域の残余の領域においてドリフト領域２上に形成されたアノード電極９に第１導電型不純物がドープされて、第１導電型アノード電極領域９１が形成される。
【００６５】
そして、半導体基体１の第２の主面１２上にカソード電極１０を形成することによって、半導体装置１００が完成する。
【００６６】
図３４に示した半導体装置１００の基本的な動作を、図３５及び図３６を参照して説明する。
【００６７】
アノード電極９を基準としてカソード電極１０に正の電圧を印加すると、図３５に示すように第２導電型アノード電極領域９２から空乏層２１１が広がり、障壁の低い第１導電型アノード電極領域９１までを覆い電界が緩和される形となる。また、溝端の第２電導型の電界緩和領域４から空乏層２１２が広がって溝端を覆うことで、電界が集中する溝端の電界が緩和される。
【００６８】
アノード電極９を基準としてカソード電極１０に負の電圧を印加すると、アノード電極９からカソード電極１０へ順方向電流１３０が流れる。この時、障壁の低い第１導電型アノード電極領域９１から大きな順方向電流が流れる。一方、第２導電型アノード電極領域９２では溝の底部の中央部及び側面には第２導電型の電界緩和領域４が無いため、図３６に示すように溝底部の中央部及び側面を通して順方向電流１４０を流すことができる。
【００６９】
以上に説明したように、第４の実施形態に係る半導体装置１００の製造方法では、溝８内部にエネルギー障壁の高い第２導電型アノード電極領域９２、溝が形成されていない領域にエネルギー障壁の低い第１導電型アノード電極領域９１をそれぞれ配置される。その結果、順方向に電圧を印加した場合には順方向電流を多く流すことができ、逆方向に電圧を印加した場合にはリーク電流を抑制できる半導体装置１００を実現できる。
【００７０】
以上、第１乃至第４の実施形態に沿って本発明の内容を説明したが、本発明はこれらの記載に限定されるものではなく、種々の変形及び改良が可能であることは、当業者には自明である。
【００７１】
特願２０１２−２３１４０１号（出願日：２０１２年１０月１９日）の全内容は、ここに援用される。
【産業上の利用可能性】
【００７２】
本発明の実施形態によれば、溝底部の全体には電界緩和領域４が形成されないため、順方向電流の減少が抑制された半導体装置及びその製造方法を提供できる。実施形態に係わる半導体装置及び半導体装置の製造方法は、溝が形成された整流用半導体装置を製造する製造業を含む電子機器産業に利用可能である。
【符号の説明】
【００７３】
１  半導体基体
２  ドリフト領域
４  電界緩和領域
６  酸化膜
７  サイドウォール
８  溝
９  アノード電極
１０  カソード電極
１１  第１の主面
１２  第２の主面
１５  犠牲酸化膜
１９  ポリシリコン膜
２２  サイドウォール
８１  マイクロトレンチ
９１  第１導電型アノード電極領域
９２  第２導電型アノード電極領域
１００  半導体装置
【図１】
2014061724.tif 000003
【図２】
2014061724.tif 000004
【図３】
2014061724.tif 000005
【図４】
2014061724.tif 000006
【図５】
2014061724.tif 000007
【図６】
2014061724.tif 000008
【図７】
2014061724.tif 000009
【図８】
2014061724.tif 000010
【図９】
2014061724.tif 000011
【図１０】
2014061724.tif 000012
【図１１】
2014061724.tif 000013
【図１２】
2014061724.tif 000014
【図１３】
2014061724.tif 000015
【図１４】
2014061724.tif 000016
【図１５】
2014061724.tif 000017
【図１６】
2014061724.tif 000018
【図１７】
2014061724.tif 000019
【図１８】
2014061724.tif 000020
【図１９】
2014061724.tif 000021
【図２０】
2014061724.tif 000022
【図２１】
2014061724.tif 000023
【図２２】
2014061724.tif 000024
【図２３】
2014061724.tif 000025
【図２４】
2014061724.tif 000026
【図２５】
2014061724.tif 000027
【図２６】
2014061724.tif 000028
【図２７】
2014061724.tif 000029
【図２８】
2014061724.tif 000030
【図２９】
2014061724.tif 000031
【図３０】
2014061724.tif 000032
【図３１】
2014061724.tif 000033
【図３２】
2014061724.tif 000034
【図３３】
2014061724.tif 000035
【図３４】
2014061724.tif 000036
【図３５】
2014061724.tif 000037
【図３６】
2014061724.tif 000038
【手続補正書】
【提出日】平成26年3月27日(2014.3.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基体と、
上部の一部に溝を有し、前記半導体基体の第１の主面上に配置された第１導電型のドリフト領域と、
前記溝の底部においては中央部を除いた角部の周囲のみに配置された第２導電型の電界緩和領域と、
前記溝に埋め込まれ、且つ前記ドリフト領域の上面に接続しているアノード電極と、
前記半導体基体の前記第１の主面に対向する第２の主面上に配置されたカソード電極と
を備えることを特徴とする半導体装置。
【請求項２】
前記溝の側面を覆って前記電界緩和領域が配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
イオン注入により、前記ドリフト領域の上部の一部に第２導電型の電界緩和領域を選択的に形成し、
前記電界緩和領域で周囲を囲まれた前記ドリフト領域及び前記電界緩和領域の内側部分をエッチングして、前記ドリフト領域の上部の一部に前記電界緩和領域で側面を囲まれた溝を形成し、
前記溝を埋め込んで前記ドリフト領域上にアノード電極を形成し、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する半導体装置の製造方法であって、
前記溝を形成することには、
前記電界緩和領域で周囲を囲まれた前記ドリフト領域の表面と前記電界緩和領域の表面とが露出する開口部を有するエッチングマスクを形成し、
前記エッチングマスクの開口部に沿って、端部が前記電界緩和領域上に位置するようにサイドウォールを形成し、
前記エッチングマスクと前記サイドウォールをマスクにして、前記ドリフト領域及び前記電界緩和領域の内側部分をエッチングすること、が含まれる
ことを特徴とする半導体装置の製造方法。
【請求項４】
（削除）
【請求項５】
前記溝を形成した後に、前記溝の側面に露出した前記電界緩和領域を酸化して犠牲酸化膜を形成し、
前記犠牲酸化膜をエッチング除去することにより、前記溝の底部の角部のみに前記電界緩和領域を残す
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】
前記溝を形成することは、前記溝の側面に露出する前記電界緩和領域をエッチングするために、前記溝の側面が底面に対してテーパをもつように前記溝を形成することである
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項７】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
前記ドリフト領域の上部の一部に溝を形成し、
前記溝の底部においては中央部を除いた角部の周囲のみに第２導電型の電界緩和領域を形成し、
前記溝を埋め込まれ且つ前記ドリフト領域の上面に接続するアノード電極を形成し、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する
ことを特徴とする半導体装置の製造方法。
【請求項８】
前記溝を形成する際に、前記溝の底部にマイクロトレンチが形成されるエッチング条件を使用し、
前記電界緩和領域を形成することには、
イオン注入により、前記溝の内面に前記電界緩和領域を形成し、
前記溝の側面と底面に露出した前記電界緩和領域をエッチング除去することにより、前記溝の底部の角部のみに前記電界緩和領域を残すこと
が含まれることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記溝の底部の角部のみに前記電界緩和領域を残すことには、
前記溝の側面と底面に露出した前記電界緩和領域を酸化して犠牲酸化膜を形成し、
前記犠牲酸化膜をエッチング除去すること
が含まれることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記電界緩和領域を形成することは、前記ドリフト領域の表面に対して斜めの方向から前記溝の底部の角部及び側面にイオンを注入することによって、前記溝の底部の中央部を除いた前記角部及び前記側面に前記電界緩和領域を形成することである
ことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１１】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
前記ドリフト領域の上部の一部に溝を形成し、
前記溝の側面上にサイドウォールを形成し、
前記サイドウォールが形成された溝の内部を埋め込んでアノード電極を形成し、
前記サイドウォールを除去し、
前記溝の側面と前記アノード電極との間にイオン注入することにより、前記溝の底部において角部の周囲のみに第２導電型の電界緩和領域を形成し、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する
ことを特徴とする半導体装置の製造方法。
【請求項１２】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
前記ドリフト領域の上部の一部に溝を形成し、
前記溝の底部において角部の周囲のみに第２導電型の電界緩和領域を形成し、
前記溝の内部及び前記ドリフト領域上にアノード電極を形成し、
前記アノード電極の前記溝の内部に埋め込まれた領域に、イオン注入によって第２導電型不純物をドープし、
前記溝が形成された領域の残余の領域において前記ドリフト領域上に形成された前記アノード電極に、イオン注入によって第１導電型不純物をドープし、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する
ことを特徴とする半導体装置の製造方法。
【手続補正書】
【提出日】平成27年5月1日(2015.5.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
次に、図７に示すように、溝の側面にサイドウェールを形成するための酸化膜６を、エッチングマスク３、ドリフト領域２及び電界緩和領域４上に形成する。そして、酸化膜６をドライエッチングすることにより、図８に示すように、溝が形成される領域が露出するエッチングマスク３の開口部の周囲に酸化膜６の一部が残り、サイドウォール７が形成される。このとき、エッチングマスク３の開口部に沿って端部（内側の周縁）が電界緩和領域４上に位置するように、サイドウォール７を形成する。つまり、溝を形成するマスクの開口部の端部が、電界緩和領域４上に位置する。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基体と、
上部の一部に溝を有し、前記半導体基体の第１の主面上に配置された第１導電型のドリフト領域と、
前記溝の底部においては中央部を除いた角部の周囲のみに配置された第２導電型の電界緩和領域と、
前記溝に埋め込まれ、且つ前記ドリフト領域の上面に接続しているアノード電極と、
前記半導体基体の前記第１の主面に対向する第２の主面上に配置されたカソード電極と
を備え、
前記溝の側面を覆って前記電界緩和領域が配置されている
ることを特徴とする半導体装置。
【請求項２】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
イオン注入により、前記ドリフト領域の上部の一部に第２導電型の電界緩和領域を選択的に形成し、
前記電界緩和領域で周囲を囲まれた前記ドリフト領域及び前記電界緩和領域の内側部分をエッチングして、前記ドリフト領域の上部の一部に前記電界緩和領域で側面を囲まれた溝を形成し、
前記溝を埋め込んで前記ドリフト領域上にアノード電極を形成し、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する半導体装置の製造方法であって、
前記溝を形成することには、
前記電界緩和領域で周囲を囲まれた前記ドリフト領域の表面と前記電界緩和領域の表面とが露出する開口部を有するエッチングマスクを形成し、
前記エッチングマスクの開口部に沿って、端部が前記電界緩和領域上に位置するようにサイドウォールを形成し、
前記エッチングマスクと前記サイドウォールをマスクにして、前記ドリフト領域及び前記電界緩和領域の内側部分をエッチングすること、が含まれる
ことを特徴とする半導体装置の製造方法。
【請求項３】
前記溝を形成した後に、前記溝の側面に露出した前記電界緩和領域を酸化して犠牲酸化膜を形成し、
前記犠牲酸化膜をエッチング除去することにより、前記溝の底部の角部のみに前記電界緩和領域を残す
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記溝を形成することは、前記溝の側面に露出する前記電界緩和領域をエッチングするために、前記溝の側面が底面に対してテーパをもつように前記溝を形成することである
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項５】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
前記ドリフト領域の上部の一部に溝を形成し、
前記溝の底部においては中央部を除いた角部の周囲のみに第２導電型の電界緩和領域を形成し、
前記溝を埋め込まれ且つ前記ドリフト領域の上面に接続するアノード電極を形成し、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する
ことを特徴とする半導体装置の製造方法。
【請求項６】
前記溝を形成する際に、前記溝の底部にマイクロトレンチが形成されるエッチング条件を使用し、
前記電界緩和領域を形成することには、
イオン注入により、前記溝の内面に前記電界緩和領域を形成し、
前記溝の側面と底面に露出した前記電界緩和領域をエッチング除去することにより、前記溝の底部の角部のみに前記電界緩和領域を残すこと
が含まれることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記溝の底部の角部のみに前記電界緩和領域を残すことには、
前記溝の側面と底面に露出した前記電界緩和領域を酸化して犠牲酸化膜を形成し、
前記犠牲酸化膜をエッチング除去すること
が含まれることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記電界緩和領域を形成することは、前記ドリフト領域の表面に対して斜めの方向から前記溝の底部の角部及び側面にイオンを注入することによって、前記溝の底部の中央部を除いた前記角部及び前記側面に前記電界緩和領域を形成することである
ことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項９】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
前記ドリフト領域の上部の一部に溝を形成し、
前記溝の側面上にサイドウォールを形成し、
前記サイドウォールが形成された溝の内部を埋め込んでアノード電極を形成し、
前記サイドウォールを除去し、
前記溝の側面と前記アノード電極との間にイオン注入することにより、前記溝の底部において角部の周囲のみに第２導電型の電界緩和領域を形成し、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する
ことを特徴とする半導体装置の製造方法。
【請求項１０】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
前記ドリフト領域の上部の一部に溝を形成し、
前記溝の底部において角部の周囲のみに第２導電型の電界緩和領域を形成し、
前記溝の内部及び前記ドリフト領域上にアノード電極を形成し、
前記アノード電極の前記溝の内部に埋め込まれた領域に、イオン注入によって第２導電型不純物をドープし、
前記溝が形成された領域の残余の領域において前記ドリフト領域上に形成された前記アノード電極に、イオン注入によって第１導電型不純物をドープし、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する
ことを特徴とする半導体装置の製造方法。
【手続補正書】
【提出日】平成27年12月21日(2015.12.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
次に、図７に示すように、溝の側面にサイドウォールを形成するための酸化膜６を、エッチングマスク３、ドリフト領域２及び電界緩和領域４上に形成する。そして、酸化膜６をドライエッチングすることにより、図８に示すように、溝が形成される領域が露出するエッチングマスク３の開口部の周囲に酸化膜６の一部が残り、サイドウォール７が形成される。このとき、エッチングマスク３の開口部に沿って端部（内側の周縁）が電界緩和領域４上に位置するように、サイドウォール７を形成する。つまり、溝を形成するマスクの開口部の端部が、電界緩和領域４上に位置する。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基体と、
上部の一部に溝を有し、前記半導体基体の第１の主面上に配置された第１導電型のドリフト領域と、
前記溝の底部の角部の周囲のみに配置された第２導電型の電界緩和領域と、
前記溝に埋め込まれ、且つ前記ドリフト領域の上面に接続しているアノード電極と、
前記半導体基体の前記第１の主面に対向する第２の主面上に配置されたカソード電極と
を備え、
前記ドリフト領域の上部と、前記電界緩和領域を除いた前記溝の側面と底部とに接続しているアノード電極の面を接合領域として、前記カソード電極との間に順方向電流を流す
ことを特徴とする半導体装置。
【請求項２】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
イオン注入により、前記ドリフト領域の上部の一部に第２導電型の電界緩和領域を選択的に形成し、
前記電界緩和領域で周囲を囲まれた前記ドリフト領域及び前記電界緩和領域の内側部分をエッチングして、前記ドリフト領域の上部の一部に前記電界緩和領域で側面を囲まれた溝を形成し、
前記溝を埋め込んで前記ドリフト領域上にアノード電極を形成し、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成する半導体装置の製造方法であって、
前記溝を形成することには、
前記電界緩和領域で周囲を囲まれた前記ドリフト領域の表面と前記電界緩和領域の表面とが露出する開口部を有するエッチングマスクを形成し、
前記エッチングマスクの開口部に沿って、端部が前記電界緩和領域上に位置するようにサイドウォールを形成し、
前記エッチングマスクと前記サイドウォールをマスクにして、前記ドリフト領域及び前記電界緩和領域の内側部分をエッチングすることが含まれ、
前記ドリフト領域の上部と、前記溝の底部の角部の周囲のみに配置された電界緩和領域を除いた当該溝の側面と底部とに接続しているアノード電極の面を接合領域として構成する
ことを特徴とする半導体装置の製造方法。
【請求項３】
前記溝を形成した後に、前記溝の側面に露出した前記電界緩和領域を酸化して犠牲酸化膜を形成し、
前記犠牲酸化膜をエッチング除去することにより、前記溝の底部の角部のみに前記電界緩和領域を残す
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記溝を形成することは、前記溝の側面に露出する前記電界緩和領域をエッチングするために、前記溝の側面が底面に対してテーパをもつように前記溝を形成することである
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項５】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
前記ドリフト領域の上部の一部に溝を形成し、
前記溝の底部の角部の周囲のみに第２導電型の電界緩和領域を形成し、
前記溝を埋め込まれ且つ前記ドリフト領域の上面に接続するアノード電極を形成し、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成し、
前記ドリフト領域の上部と、前記電界緩和領域を除いた前記溝の側面と底部とに接続しているアノード電極の面を接合領域として構成する
ことを特徴とする半導体装置の製造方法。
【請求項６】
前記溝を形成する際に、前記溝の底部の角部にマイクロトレンチが形成されるエッチング条件を使用し、
前記電界緩和領域を形成することには、
イオン注入により、前記溝の内面に前記電界緩和領域を形成し、
前記溝の底面の酸化レートよりも側面の酸化レートの方が高い熱酸化によって前記側面に犠牲酸化膜を形成し、
前記犠牲酸化膜をエッチングによって除去して前記角部のみに前記電界緩和領域を残すこと
が含まれることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記電界緩和領域を形成することは、前記ドリフト領域の表面に対して斜めの方向から前記溝の底部の角部及び側面にイオンを注入することによって、前記溝の底部の中央部を除いた前記角部及び前記側面に前記電界緩和領域を形成することである
ことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
前記ドリフト領域の上部の一部に溝を形成し、
前記溝の側面上にサイドウォールを形成し、
前記サイドウォールが形成された溝の内部を埋め込んでアノード電極を形成し、
前記サイドウォールを除去し、
前記溝の側面と前記アノード電極との間にイオン注入することにより、前記溝の底部において角部の周囲のみに第２導電型の電界緩和領域を形成し、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成することを含み、
前記ドリフト領域の上部と、前記溝の底部の角部の周囲のみに配置された電界緩和領域を除いた前記溝の側面と底部とに接続しているアノード電極の面を接合領域として構成する
ことを特徴とする半導体装置の製造方法。
【請求項９】
半導体基体の第１の主面上に第１導電型のドリフト領域を形成し、
前記ドリフト領域の上部の一部に溝を形成し、
前記溝の底部において角部の周囲のみに第２導電型の電界緩和領域を形成し、
前記溝の内部及び前記ドリフト領域上にアノード電極を形成し、
前記アノード電極の前記溝の内部に埋め込まれた領域に、イオン注入によって第２導電型不純物をドープし、
前記溝が形成された領域の残余の領域において前記ドリフト領域上に形成された前記アノード電極に、イオン注入によって第１導電型不純物をドープし、
前記半導体基体の前記第１の主面に対向する第２の主面上にカソード電極を形成することを含み、
前記ドリフト領域の上部と、前記電界緩和領域を除いた前記溝の側面と底部とに接続しているアノード電極の面を接合領域として構成する
ことを特徴とする半導体装置の製造方法。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１９
【補正方法】変更
【補正の内容】
【図１９】
2014061724.tif 000039
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図２０
【補正方法】変更
【補正の内容】
【図２０】
2014061724.tif 000040
【国際調査報告】
2014061724.tif 000041
2014061724.tif 000042
2014061724.tif 000043
2014061724.tif 000044