(57)【要約】  本願の発明にかかる半導体装置は、高電圧電源によりドレインとソースの間に電圧が印加されるトランジスタと、該高電圧電源よりも電圧の低い低電圧電源の電圧から、該トランジスタのソース電圧とゲート電圧を生成する駆動装置と、該低電圧電源と接続された分圧回路と、を備え、該ソース電圧が一定値より低くなったときに、該分圧回路の出力電圧を該ソースに印加することを特徴とする。
2014041666.tif 000002
【特許請求の範囲】
【請求項１】
高電圧電源によりドレインとソースの間に電圧が印加されるトランジスタと、  前記高電圧電源よりも電圧の低い低電圧電源の電圧から、前記トランジスタのソース電圧とゲート電圧を生成する駆動装置と、  前記低電圧電源と接続された分圧回路と、を備え、  前記ソース電圧が一定値より低くなったときに、前記分圧回路の出力電圧を前記ソースに印加することを特徴とする半導体装置。
【請求項２】
アノードが前記ソースに接続され、カソードが前記分圧回路の出力に接続されたツェナーダイオードを備え、  前記ツェナーダイオードの降伏電圧は、前記分圧回路の出力電圧より低いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記分圧回路の出力と、前記ツェナーダイオードと、前記ソースを結ぶ配線に直列に接続された抵抗素子を備えたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記高電圧電源の電圧は６００Ｖ〜１２００Ｖのいずれかであり、  前記低電圧電源の電圧は１２Ｖであり、  前記抵抗素子の抵抗値は２ＭΩ以上であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記駆動装置は、前記トランジスタをオンするときは、前記ソース電圧よりも前記ゲート電圧を高くし、前記トランジスタをオフするときは、前記ゲート電圧よりも前記ソース電圧を高くすることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記トランジスタは、インバータ回路の下アームを構成することを特徴とする請求項１乃至５のいずれか1項に記載の半導体装置。
【請求項７】
前記分圧回路の出力と前記ソースを電気的に接続又は分離するスイッチを備え、  前記スイッチは、前記トランジスタを遮断する信号である遮断信号が外部から前記駆動装置へ伝送された場合、又は前記駆動装置が異常を示す異常信号を外部に出力している場合に前記分圧回路の出力と前記ソースを電気的に接続し、それ以外の場合は前記分圧回路の出力と前記ソースを電気的に分離することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
昇圧ブロックと、  インバータブロックと、を備え、  前記トランジスタは、前記昇圧ブロックに形成された第１トランジスタと前記インバータブロックに形成された第２トランジスタを有し、    前記駆動装置は、前記第１トランジスタのゲート電圧とソース電圧を生成する第１駆動装置と、前記第２トランジスタのゲート電圧とソース電圧を生成する第２駆動装置とを有し、  前記分圧回路の出力と前記第１トランジスタのソースを電気的に接続又は分離する第１スイッチと、  前記分圧回路の出力と前記第２トランジスタのソースを電気的に接続又は分離する第２スイッチと、  前記第１スイッチは前記第１駆動装置が異常を示す第１異常信号を外部に出力しているときに前記分圧回路の出力と前記第１トランジスタの前記ソースを電気的に接続し、前記第１異常信号が出力されていないときに、前記分圧回路の出力と前記第１トランジスタの前記ソースを電気的に分離し、  前記第２スイッチは前記第２駆動装置が異常を示す第２異常信号を外部に出力しているときに前記分圧回路の出力と前記第２トランジスタの前記ソースを電気的に接続し、前記第２異常信号が出力されていないときに、前記分圧回路の出力と前記第２トランジスタの前記ソースを電気的に分離することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項９】
高電圧電源によりドレインとソースの間に電圧が印加されるトランジスタと、  前記高電圧電源よりも電圧の低い低電圧電源の電圧から、前記トランジスタのソース電圧とゲート電圧を生成する駆動装置と、  前記低電圧電源と電気的に接続され、前記低電圧電源の電圧が前記トランジスタのオン状態又はオフ状態を維持するために必要な電圧より低下したときに、前記高電圧電源と前記トランジスタを電気的に分離する分離部と、を備えたことを特徴とする半導体装置。
【請求項１０】
前記トランジスタはノーマリオフ型であることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項１１】
前記トランジスタはノーマリオン型であることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項１２】
前記トランジスタはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、又はダイヤモンドであることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
モータと、  高電圧電源によりドレインとソースの間に電圧が印加され、前記モータに電流供給するトランジスタと、  前記高電圧電源よりも電圧の低い低電圧電源の出力電圧から、前記トランジスタのソース電圧とゲート電圧を生成する駆動装置と、  前記低電圧電源と接続された分圧回路と、を備え、  前記ソース電圧が一定値より低くなったときに、前記分圧回路の出力電圧を前記ソースに印加することを特徴とする自動車。
【発明の詳細な説明】
【技術分野】
【０００１】  この発明は、大電流のスイッチングなどに用いられる半導体装置とその半導体装置を用いた自動車に関する。
【背景技術】
【０００２】  特許文献１にはトランジスタの駆動方式が開示されている。この駆動方式は、ゲートに電圧を印加するための制御電源がシャットダウンした場合に、主電源に接続されたゲートオフ電源と呼ばれる電源の電圧がゲートに印加される。これにより、制御電源がシャットダウンした場合に、トランジスタアーム短絡などの発生を回避する。トランジスタとしてはデプレッション型（ノーマリオン）を採用している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本特開２００４−２４２４７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】  トランジスタを制御するための電圧を供給する部分に何らかの異常が生じトランジスタに所定の電圧を供給できなくなることがある。この場合、トランジスタのゲート電圧とソース電圧が０Ｖ又は０Ｖに近い値となり、ノイズなどの影響でトランジスタがオンしてしまうことがあった。これにより電源の電荷が無駄に消費されてしまう問題があった。【０００５】  この問題を回避するために、トランジスタのソース電圧はゲート電圧よりも高くしておく必要がある。特許文献１では数百ボルトの主電源の電圧を低下させてゲートオフ電源を生成するので、装置が複雑となったり損失が増大したりする問題があった。また主電源の電圧には動作時サージなどが重畳されるので、ゲートオフ電源が不安定となる問題もあった。【０００６】  本発明は上述の問題を解決するためになされたものであり、トランジスタを制御するための電圧を供給する部分が正常に機能しない場合に、トランジスタが電源をショートすることを防止できる半導体装置と、それを用いた自動車を提供することを目的とする。
【課題を解決するための手段】
【０００７】  本願の発明にかかる半導体装置は、高電圧電源によりドレインとソースの間に電圧が印加されるトランジスタと、該高電圧電源よりも電圧の低い低電圧電源の電圧から、該トランジスタのソース電圧とゲート電圧を生成する駆動装置と、該低電圧電源と接続された分圧回路と、を備え、該ソース電圧が一定値より低くなったときに、該分圧回路の出力電圧を該ソースに印加することを特徴とする。【０００８】  本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【０００９】  この発明によれば、トランジスタに電圧を供給する部分が正常に機能しない場合に、ノイズの影響によりトランジスタがオンして電源がショートすることを防止できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係る自動車の模式図である。
【図２】図１の自動車の内部の半導体装置を示す回路図である。
【図３】本発明の実施の形態１に係る半導体装置の動作時の各部の電圧値を示す表である。
【図４】本発明の実施の形態２に係る半導体装置の回路図である。
【図５】本発明の実施の形態３に係る半導体装置の回路図である。
【図６】本発明の実施の形態４に係る半導体装置の回路図である。
【図７】本発明の実施の形態５に係る半導体装置の回路図である。
【図８】本発明の実施の形態６に係る半導体装置の回路図である。
【図９】本発明の実施の形態７に係る半導体装置の回路図である。
【発明を実施するための形態】
【００１１】  本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。なお、本発明の実施の形態における電圧は特記しない限りグラウンドとの電位差である。
【００１２】実施の形態１．  図１は、本発明の実施の形態１に係る自動車の模式図である。この自動車はエンジン１０とモータ１２を有し、これらを組み合わせて走行するハイブリッド車である。モータ１２はインバータ１４に接続されている。インバータ１４はリレー１６を介して高電圧電源１８から電圧供給を受ける。このインバータ１４は、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）２０と制御用電源系２２によって制御される。制御用電源系２２は低電圧電源２４から電圧供給を受ける。
【００１３】  図２は、図１の自動車の内部の半導体装置を示す回路図である。ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有するトランジスタ３０は、前述のインバータを構成する素子の一部である。トランジスタ３０はノーマリオフ型のデバイスであるエンハンスメント型電界効果トランジスタである。ノーマリオフ型のトランジスタはゲート−ソース間電圧（Ｖｇｓ）が０Ｖのときドレインとソースの間はオフとなり、Ｖｇｓが閾値電圧（例えば０．６Ｖ）を超えるとオンとなる。トランジスタ３０のドレインとソースの間には高電圧電源１８により電圧が印加される。トランジスタ３０はこの電圧をオンオフしてモータに電流供給する。高電圧電源１８の電圧は例えば６００Ｖ〜１２００Ｖのいずれかである。高電圧電源１８により電圧が供給される領域を高電圧系と称する。
【００１４】  トランジスタ３０のゲート（ｂ点）とソース（ａ点）には駆動装置４０が接続されている。駆動装置４０は、高電圧電源１８よりも電圧の低い低電圧電源２４を用いて発生される制御用電源の電圧から、トランジスタ３０のソース電圧とゲート電圧を生成する部分である。駆動装置４０の電圧は、低電圧電源２４から、制御用電源を構成するトランス駆動回路４２、トランス４４、及び整流・平滑回路４６によって発生される。なお、低電圧電源の電圧は例えば１２Ｖであり、駆動装置４０に加えられる制御用電源の電圧は例えば１５Ｖである。
【００１５】  低電圧電源２４には分圧回路５０が接続されている。分圧回路５０は低電圧電源２４の電圧を所定の電圧に分圧するものである。分圧回路５０は、抵抗素子５０ａ、５０ｂを備えている。抵抗素子５０ａと抵抗素子５０ｂの接続部が分圧回路５０の出力となっている。そして、分圧回路５０の出力は抵抗素子５２の一端に接続されている。抵抗素子５２は、低電圧電源２４と高電圧電源１８を電気的に分離するために形成されている。抵抗素子５２の抵抗値は例えば２ＭΩ以上であることが好ましい。
【００１６】  抵抗素子５２の他端にはツェナーダイオード５４が接続されている。ツェナーダイオード５４のアノードはトランジスタ３０のソースに接続され、カソード（ｃ点）は抵抗素子５２を介して分圧回路５０の出力に接続されている。ｃ点の電圧は分圧回路５０の出力により５Ｖに保たれている。ツェナーダイオード５４の降伏電圧は、分圧回路５０の出力電圧（ｃ点の電圧）より低い。本発明の実施の形態１に係るツェナーダイオード５４の降伏電圧は例えば２Ｖである。
【００１７】  抵抗素子５０ｂのうち、抵抗素子５０ａと接続される部分と反対側は抵抗素子５６を介してグラウンドと接続されている。これにより、分圧回路５０のグラウンドと高電圧系のグラウンドは抵抗素子５６で接続されている。抵抗素子５６の抵抗値は例えば２ＭΩ以上であることが好ましい。抵抗素子５６により、低電圧系（低電圧電源２４により電圧が供給される領域をいう）のグラウンドと高電圧系のグラウンドの電位差を若干の差を許しつつ一定の範囲内に収めることができる。
【００１８】  図３は、本発明の実施の形態１に係る半導体装置の動作時の各部の電圧値を示す表である。まず、正常動作環境下においてトランジスタ３０をオンするときは、駆動装置４０はソース電圧よりもゲート電圧を高くする。具体的には、ソース電圧を５Ｖとしゲート電圧を１５Ｖとする。正常動作環境下においてトランジスタをオフするときは、ゲート電圧よりもソース電圧を高くする。具体的にはソース電圧を５Ｖとしゲート電圧を０Ｖとする。つまり、正常動作環境下におけるＶｇｓ（ゲート電圧−ソース電圧）はトランジスタ３０をオンするときは１０Ｖとし、オフするときは−５Ｖとする。トランジスタ３０をオンするときのＶｇｓは、ノイズの影響を受けてもオン状態を維持できるようにトランジスタ３０の閾値電圧より十分大きくする。トランジスタ３０をオフするときにＶｇｓをマイナスの電圧値とするのはトランジスタ３０がノイズの影響を受けてもオフ状態を維持できるようにするためである。
【００１９】  このように、駆動装置４０は、ＥＣＵからの駆動信号に対応した電圧をトランジスタ３０のゲートに印加し、かつソースには５Ｖの電圧を印加する。これによりトランジスタ３０は、高電圧電源１８から印加された高電圧をスイッチングする。
【００２０】  次に、制御用電源のトランス駆動回路４２、トランス４４、もしくは整流・平滑回路４６、又は駆動装置４０に異常が生じて、トランジスタ３０のゲートとソースに所定の電圧を供給できなくなった場合について説明する。この場合、制御用電源（図２参照）は電圧を発生できずトランジスタ３０のゲート電圧とソース電圧が０Ｖ又は０Ｖに近い値となる。このとき、Ｖｇｓが０Ｖとなってしまう。ゲート電圧とソース電圧が０Ｖ又は０Ｖに近い値となると、ノイズの影響でトランジスタ３０がオンして高電圧電源１８の電力を無駄に消費したり、過電流が流れてトランジスタ３０が破損したりすることがある。
【００２１】  本発明の実施の形態１では、ツェナーダイオード５４のカソード（ｃ点）の電圧は５Ｖとなっているから、異常が生じてソース電圧が３Ｖ以下に低下した場合にツェナーダイオード５４に降伏電圧である２Ｖ以上の逆電圧が印加される。例えば、ソース電圧が０Ｖとなった場合、ツェナーダイオード５４に５Ｖの逆電圧が印加されてツェナーダイオード５４が降伏し、ソース電圧として３Ｖが印加される。
【００２２】  このように、制御用電源又は駆動装置４０の異常により駆動装置４０が所定の電圧を供給できなくなった場合に、分圧回路５０の出力電圧をソース（ａ点）に印加してソース電圧をゲート電圧よりも高くする。つまり、Ｖｇｓ＜０とする。よって、トランジスタ３０に電圧を供給する部分が正常に機能しない場合に、ノイズの影響によりトランジスタ３０がオンして高電圧電源１８がショートすることを防止できる。本発明は閾値電圧が低い（例えば０．６Ｖ）トランジスタを用いる場合において特に有効である。なお、本発明の実施の形態１に係る半導体装置を自動車に搭載すれば、制御用電源系の異常時にシステムを安定的に停止するフェールセーフ機能を有する自動車を提供できる。以下の実施の形態に係る半導体装置についても同様である。
【００２３】  本発明の実施の形態１に係る半導体装置では、ツェナーダイオード５４を用いて分圧回路５０の出力電圧をソースに印加することとしたので、非常に簡素な構成で上記効果を得ることができる。また、ツェナーダイオード５４の降伏電圧を変更することで、異常時にソースに印加する電圧を任意に変更できる。
【００２４】  駆動装置４０の中においてゲート電圧とソース電圧は別々に生成される。図２に示されるように、ソース電圧は、整流・平滑回路４６から供給された電圧を抵抗素子４０ａ、４０ｂで分圧して生成する。そして、図２のｄ点とｅ点がともに０Ｖとなり駆動装置４０に電圧が供給されなくなると駆動装置４０の出力はなくなりゲート電圧とソース電圧は０Ｖとなる。このとき分圧回路５０からソースに印加される電圧は、ソース（ａ点）とｄ点及びｅ点の間に抵抗素子４０ａ、４０ｂがあるため、維持できる。
【００２５】  本発明は、トランジスタ３０のソース電圧が一定値より低くなったときに、低電圧電源２４に接続された分圧回路５０の出力電圧をソースに印加してトランジスタ３０を確実にオフ状態とするものである。この特徴を逸脱しない範囲において様々な変形が可能である。例えば、ツェナーダイオード５４ではなくスイッチを用いて分圧回路５０の出力電圧をソースへ印加してもよい。
【００２６】  トランジスタ３０はエンハンスメント型としたが、ノーマリオン型のデバイスであるデプレッション型のトランジスタ又は接合型ＦＥＴを用いてもよい。ノーマリオン型のデバイスは閾値電圧が負でありＶｇｓが０Ｖのときにソース−ドレイン間はオンであり、Ｖｇｓが負の閾値電圧より低くなるときオフとなる。ノーマリオン型のデバイスを用いた場合、制御用電源又は駆動装置４０に異常が生じてトランジスタのゲート電圧とソース電圧が０Ｖ又は０Ｖに近い値になるとノイズの影響を受けなくてもトランジスタがオンして高電圧電源１８の電力を無駄に消費したり過電流が流れたりする可能性が高いが、本実施の形態によればそれを防止することができる。ノーマリオン型のデバイスを用いる場合は、正常時のソース電圧、及びツェナーダイオードのカソード電圧を図３に記載の電圧値より高く（例えば１０Ｖ）とすることで、異常時に一層安定的にトランジスタをオフすることができる。また、トランジスタ３０はＭＯＳ型に限定されず、バイポーラトランジスタでもよい。トランジスタ３０は、珪素で形成されてもよいが、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成すると好ましい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドがある。また、トランジスタ３０として絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）を用いてもよい。
【００２７】  抵抗素子５２は、図２に示す位置に限らず、分圧回路５０の出力と、ツェナーダイオード５４と、ソースを結ぶ配線に直列に接続されればよい。
【００２８】実施の形態２．  図４は、本発明の実施の形態２に係る半導体装置の回路図である。本発明の実施の形態２に係る半導体装置は、インバータ回路の下アームを構成するトランジスタのソースに分圧回路の出力電圧を印加することを特徴とする。
【００２９】  Ｕ相アームは上アームを構成するトランジスタ１００と下アームを構成するトランジスタ１０２を有している。Ｖ相アームは上アームを構成するトランジスタ１０４と下アームを構成するトランジスタ１０６を有している。Ｗ相アームは上アームを構成するトランジスタ１０８と下アームを構成するトランジスタ１１０を有している。
【００３０】  そして、下アームを構成するトランジスタ１０２、１０６、１１０のソースにはそれぞれツェナーダイオード５４ａ、５４ｂ、５４ｃのアノードが接続されている。そして、ツェナーダイオード５４ａ、５４ｂ、５４ｃのカソードには、それぞれ抵抗素子５２ａ、５２ｂ、５２ｃを介して、分圧回路５０の出力が接続されている。トランジスタ１０２、１０６、１１０について、各トランジスタのゲートとソースには実施の形態１と同様に駆動装置が接続される。これらの駆動装置には低電圧電源２４から制御用電源によって発生された制御用電圧が印加される。トランジスタ１００、１０４、１０８については、各トランジスタのゲートとソースに電圧レベルシフト回路を内蔵した駆動回路（不図示）が接続される。
【００３１】  トランジスタ１００、１０２、１０４、１０６、１０８、１１０の正常動作環境下の動作は実施の形態１と同様である。そして、下アームを構成するトランジスタ１０２、１０６、１１０のいずれかのソースのソース電圧が低下した場合は、ソース電圧が低下したソースに対してツェナーダイオードを介して分圧回路５０の出力電圧が印加される。
【００３２】  このように、下アームを構成するトランジスタに分圧回路５０の出力電圧を印加して下アームのトランジスタを確実にオフ状態とすることで、アーム短絡を抑制できる。図４では３相交流インバータを示したが、この技術は上アームと下アームを有するインバータに広く応用できる。
【００３３】実施の形態３．  図５は、本発明の実施の形態３に係る半導体装置の回路図である。本発明の実施の形態３に係る半導体装置は、ＥＣＵから駆動装置へ出される信号に応じて分圧回路５０の出力電圧をツェナーダイオード５４のカソードに印加するかしないかを切り替えることを特徴とする。
【００３４】  ツェナーダイオード５４のカソードと抵抗素子５２の間にスイッチ１２０が接続されている。スイッチ１２０は、抵抗素子５２とツェナーダイオード５４を介して、分圧回路５０の出力とトランジスタ３０のソースを電気的に接続又は分離するものである。スイッチ１２０のオンオフはＥＣＵ１０１から出される遮断信号Ｓｉによって制御される。遮断信号Ｓｉとは、ＥＣＵ１０１が、駆動装置４０内の温度、電流、又は電圧波形の目標値との差が一定値を超えた旨の通知を駆動装置４０から受けてトランジスタ３０を遮断すべきと判断したときに駆動装置４０へ出す信号である。
【００３５】  スイッチ１２０は、トランジスタ３０を遮断する信号である遮断信号Ｓｉが外部（ＥＣＵ１０１）から駆動装置４０へ伝送された場合にオンとなり分圧回路５０の出力とソースを電気的に接続し、それ以外の場合はオフとなり分圧回路５０の出力とソースを電気的に分離する。
【００３６】  本発明の実施の形態３に係る半導体装置によれば、遮断信号Ｓｉが出されたときに分圧回路５０からソース電圧を印加できるので高電圧電源１８がショートすることを防止できる。
【００３７】実施の形態４．  図６は、本発明の実施の形態４に係る半導体装置の回路図である。本発明の実施の形態４に係る半導体装置は、駆動装置４０が異常を示す異常信号を外部に出力しているか否かに応じて分圧回路５０の出力電圧をツェナーダイオード５４のカソードに印加するかしないかを切り替えることを特徴とする。
【００３８】  スイッチ１２０のオンオフは駆動装置４０から出される異常信号Ｓａによって制御される。異常信号Ｓａは、例えば、駆動装置４０内の温度、電流、又は電圧波形の目標値との差が一定値を超えたとき、又はトランジスタ３０の異常を検出したときに駆動装置４０内の保護回路がＥＣＵ１０１へ出す信号である。
【００３９】  スイッチ１２０は、駆動装置４０が異常を示す異常信号Ｓａを外部（ＥＣＵ１０１）に出力している場合に分圧回路５０の出力とソースを電気的に接続し、それ以外の場合は分圧回路５０の出力とソースを電気的に分離する。
【００４０】  本発明の実施の形態４に係る半導体装置によれば、異常信号Ｓａが出されたときに分圧回路５０からソース電圧を印加できるので高電圧電源１８がショートすることを防止できる。
【００４１】実施の形態５．  図７は、本発明の実施の形態５に係る半導体装置の回路図である。本発明の実施の形態５に係る半導体装置は、遮断信号か異常信号が出されているときに分圧回路５０の出力とソースを電気的に接続し、それ以外の場合は分圧回路５０の出力とソースを電気的に分離する。
【００４２】  本発明の実施の形態５に係る半導体装置はＯＲ回路１２２を備えている。遮断信号Ｓｉと異常信号ＳａがＯＲ回路１２２の入力となる。そして、ＯＲ回路１２２の出力によりスイッチ１２０のオンオフを切り替える。
【００４３】  本発明の実施の形態５に係る半導体装置によれば、遮断信号Ｓｉ又は異常信号Ｓａが出されたときに分圧回路５０からソース電圧を印加できるので高電圧電源１８がショートすることを防止できる。
【００４４】実施の形態６．  図８は、本発明の実施の形態６に係る半導体装置の回路図である。本発明の実施の形態６に係る半導体装置は、複数のブロック内のトランジスタのソースに対し、個別に分圧回路５０の出力を印加することを特徴とする。
【００４５】  本発明の実施の形態６に係る半導体装置は昇圧ブロック１５０とインバータブロック１５２を備えている。昇圧ブロック１５０とインバータブロック１５２にはそれぞれトランジスタが配置されている。つまり、昇圧ブロック１５０には第１トランジスタ１５０ａが形成され、インバータブロック１５２には第２トランジスタ１５２ａが形成されている。
【００４６】  昇圧ブロック１５０とインバータブロック１５２は個別に駆動装置を有している。具体的には、昇圧ブロック１５０内に収容され、第１トランジスタ１５０ａのゲート電圧とソース電圧を生成する駆動装置を第１駆動装置と称する。また、インバータブロック１５２内に収容され、第２トランジスタ１５０ｂのゲート電圧とソース電圧を生成する駆動装置を第２駆動装置と称する。第１駆動装置と第２駆動装置は実施の形態１の駆動装置と同じである。
【００４７】  ツェナーダイオード５４ａのカソードには第１スイッチ１２０ａが接続されている。第１スイッチ１２０ａは、分圧回路５０の出力と第１トランジスタ１５０ａのソースを電気的に接続又は分離するものである。第１スイッチ１２０ａのゲートは抵抗素子１５８を介して昇圧ブロック１５０の第１駆動装置に接続されている。第１スイッチ１２０ａは第１駆動装置が異常を示す第１異常信号Ｓａを外部に出力しているときに分圧回路５０の出力と第１トランジスタ１５０ａのソースを電気的に接続し、第１異常信号Ｓａが出力されていないときに、分圧回路５０の出力と第１トランジスタ１５０ａのソースを電気的に分離する。
【００４８】  ツェナーダイオード５４ｂのカソードには第２スイッチ１２０ｂが接続されている。第２スイッチ１２０ｂは、分圧回路５０の出力と第２トランジスタ１５２ａのソースを電気的に接続又は分離するものである。第２スイッチ１２０ｂのゲートは抵抗素子１５９を介してインバータブロック１５２の第２駆動装置に接続されている。第２スイッチ１２０ｂは第２駆動装置が異常を示す第２異常信号Ｓａを外部に出力しているときに分圧回路５０の出力と第２トランジスタ１５２ａのソースを電気的に接続し、第２異常信号が出力されていないときに、分圧回路５０の出力と第２トランジスタ１５２ａのソースを電気的に分離する。
【００４９】  本発明の実施の形態６に係る半導体装置によれば、異常信号を出しているブロックにおけるトランジスタのソースにのみ分圧回路５０の出力電圧を印加できる。
【００５０】実施の形態７．  図９は、本発明の実施の形態７に係る半導体装置の回路図である。本発明の実施の形態７に係る半導体装置は、低電圧電源２４の電圧が所定値以下となったときに、高電圧電源１８とトランジスタを電気的に分離することを特徴とする。
【００５１】  本発明の実施の形態７に係る半導体装置は、駆動装置やトランジスタを内部に有する半導体システム１６０を備えている。半導体システム１６０には、制御用電源１６２を介して低電圧電源２４の電圧が供給される。そして駆動装置が低電圧電源２４の電圧からトランジスタのゲート電圧とソース電圧を生成する。トランジスタのドレインとソースには高電圧電源１８の電圧が印加される。
【００５２】  高電圧電源１８とトランジスタを電気的に接続する配線の途中には分離部１６４が形成されている。分離部１６４はマグネットリレーで形成されている。この分離部１６４は低電圧電源２４と電気的に接続されている。そして、分離部１６４は、低電圧電源２４の電圧が所定値以下となったときに、高電圧電源１８とトランジスタを電気的に分離する。つまりリレーをオープンとする。従って、低電圧電源２４の電圧が所定値以下となったときにトランジスタが高電圧電源１８をショートすることを抑制できる。
【００５３】  なお所定値とは、例えばトランジスタのオン状態又はオフ状態を維持することができなくなる電圧のことをいう。この場合、低電圧電源２４の電圧が所定値より低下するとトランジスタをオン状態又はオフ状態とする電圧を生成できなくなる。
【００５４】  ここまでで説明した実施の形態１−７に係る半導体装置の特徴を適宜組み合わせてもよい。なお、実施の形態２−７に係る発明は少なくとも実施の形態１と同程度の変形が可能である。
【符号の説明】
【００５５】  １０  エンジン、  １２  モータ、  １４  インバータ、  １６  リレー、  １８  高電圧電源、  ２０  ＥＣＵ、  ２２  制御用電源系、  ２４  低電圧電源、  ３０  トランジスタ、  ４０  駆動装置、  ４０ａ，４０ｂ  抵抗素子、  ４２  トランス駆動回路、  ４４  トランス、  ４６  整流・平滑回路、  ５０  分圧回路、  ５０ａ，５０ｂ  抵抗素子、  ５２  抵抗素子、  ５４  ツェナーダイオード、  ５６  抵抗素子、  １２０  スイッチ、  １２２  ＯＲ回路、  １５０  昇圧ブロック、  １５２  インバータブロック
【図１】
2014041666.tif 000003
【図２】
2014041666.tif 000004
【図３】
2014041666.tif 000005
【図４】
2014041666.tif 000006
【図５】
2014041666.tif 000007
【図６】
2014041666.tif 000008
【図７】
2014041666.tif 000009
【図８】
2014041666.tif 000010
【図９】
2014041666.tif 000011
【手続補正書】
【提出日】平成26年11月20日(2014.11.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高電圧電源によりドレインとソースの間に電圧が印加されるトランジスタと、
前記高電圧電源よりも電圧の低い低電圧電源の電圧から、前記トランジスタのソース電圧とゲート電圧を生成する駆動装置と、
前記低電圧電源と接続された分圧回路と、を備え、
前記ソース電圧が一定値より低くなったときに、前記分圧回路の出力電圧を前記ソースに印加することを特徴とする半導体装置。
【請求項２】
アノードが前記ソースに接続され、カソードが前記分圧回路の出力に接続されたツェナーダイオードを備え、
前記ツェナーダイオードの降伏電圧は、前記分圧回路の出力電圧より低いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記分圧回路の出力と、前記ツェナーダイオードと、前記ソースを結ぶ配線に直列に接続された抵抗素子を備えたことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記高電圧電源の電圧は６００Ｖ〜１２００Ｖのいずれかであり、
前記低電圧電源の電圧は１２Ｖであり、
前記抵抗素子の抵抗値は２ＭΩ以上であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記駆動装置は、前記トランジスタをオンするときは、前記ソース電圧よりも前記ゲート電圧を高くし、前記トランジスタをオフするときは、前記ゲート電圧よりも前記ソース電圧を高くすることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記トランジスタは、インバータ回路の下アームを構成することを特徴とする請求項１乃至５のいずれか1項に記載の半導体装置。
【請求項７】
前記分圧回路の出力と前記ソースを電気的に接続又は分離するスイッチを備え、
前記スイッチは、前記トランジスタを遮断する信号である遮断信号が外部から前記駆動装置へ伝送された場合、又は前記駆動装置が異常を示す異常信号を外部に出力している場合に前記分圧回路の出力と前記ソースを電気的に接続し、それ以外の場合は前記分圧回路の出力と前記ソースを電気的に分離することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
昇圧ブロックと、
インバータブロックと、を備え、
前記トランジスタは、前記昇圧ブロックに形成された第１トランジスタと前記インバータブロックに形成された第２トランジスタを有し、  
前記駆動装置は、前記第１トランジスタのゲート電圧とソース電圧を生成する第１駆動装置と、前記第２トランジスタのゲート電圧とソース電圧を生成する第２駆動装置とを有し、
前記分圧回路の出力と前記第１トランジスタのソースを電気的に接続又は分離する第１スイッチと、
前記分圧回路の出力と前記第２トランジスタのソースを電気的に接続又は分離する第２スイッチと、
前記第１スイッチは前記第１駆動装置が異常を示す第１異常信号を外部に出力しているときに前記分圧回路の出力と前記第１トランジスタの前記ソースを電気的に接続し、前記第１異常信号が出力されていないときに、前記分圧回路の出力と前記第１トランジスタの前記ソースを電気的に分離し、
前記第２スイッチは前記第２駆動装置が異常を示す第２異常信号を外部に出力しているときに前記分圧回路の出力と前記第２トランジスタの前記ソースを電気的に接続し、前記第２異常信号が出力されていないときに、前記分圧回路の出力と前記第２トランジスタの前記ソースを電気的に分離することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項９】
高電圧電源によりドレインとソースの間に電圧が印加されるトランジスタと、
前記高電圧電源よりも電圧の低い低電圧電源の電圧から、前記トランジスタのソース電圧とゲート電圧を生成する駆動装置と、
前記低電圧電源と電気的に接続され、前記低電圧電源の電圧が前記トランジスタのオン状態又はオフ状態を維持するために必要な電圧より低下したときに、前記高電圧電源と前記トランジスタを電気的に分離する分離部と、を備えたことを特徴とする半導体装置。
【請求項１０】
前記トランジスタはノーマリオフ型であることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項１１】
前記トランジスタはノーマリオン型であることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項１２】
前記トランジスタはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、又はダイヤモンドであることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
モータと、
高電圧電源によりドレインとソースの間に電圧が印加され、前記モータに電流供給するトランジスタと、
前記高電圧電源よりも電圧の低い低電圧電源の出力電圧から、前記トランジスタのソース電圧とゲート電圧を生成する駆動装置と、
前記低電圧電源と接続された分圧回路と、を備え、
前記ソース電圧が一定値より低くなったときに、前記分圧回路の出力電圧を前記ソースに印加することを特徴とする自動車。
【手続補正書】
【提出日】平成27年7月15日(2015.7.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高電圧電源によりドレインとソースの間に電圧が印加されるトランジスタと、
前記高電圧電源よりも電圧の低い低電圧電源の電圧から、前記トランジスタのソース電圧とゲート電圧を生成する駆動装置と、
前記低電圧電源と接続された分圧回路と、を備え、
前記ソース電圧が一定値より低くなったときに、前記分圧回路の出力電圧を前記ソースに印加することを特徴とする半導体装置。
【請求項２】
アノードが前記ソースに接続され、カソードが前記分圧回路の出力に接続されたツェナーダイオードを備え、
前記ツェナーダイオードの降伏電圧は、前記分圧回路の出力電圧より低いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記分圧回路の出力と、前記ツェナーダイオードと、前記ソースを結ぶ配線に直列に接続された抵抗素子を備えたことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記高電圧電源の電圧は６００Ｖ〜１２００Ｖのいずれかであり、
前記低電圧電源の電圧は１２Ｖであり、
前記抵抗素子の抵抗値は２ＭΩ以上であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記駆動装置は、前記トランジスタをオンするときは、前記ソース電圧よりも前記ゲート電圧を高くし、前記トランジスタをオフするときは、前記ゲート電圧よりも前記ソース電圧を高くすることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記トランジスタは、インバータ回路の下アームを構成することを特徴とする請求項１乃至５のいずれか1項に記載の半導体装置。
【請求項７】
前記分圧回路の出力と前記ソースを電気的に接続又は分離するスイッチを備え、
前記スイッチは、前記トランジスタを遮断する信号である遮断信号が外部から前記駆動装置へ伝送された場合、又は前記駆動装置が異常を示す異常信号を外部に出力している場合に前記分圧回路の出力と前記ソースを電気的に接続し、それ以外の場合は前記分圧回路の出力と前記ソースを電気的に分離することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
昇圧ブロックと、
インバータブロックと、を備え、
前記トランジスタは、前記昇圧ブロックに形成された第１トランジスタと前記インバータブロックに形成された第２トランジスタを有し、  
前記駆動装置は、前記第１トランジスタのゲート電圧とソース電圧を生成する第１駆動装置と、前記第２トランジスタのゲート電圧とソース電圧を生成する第２駆動装置とを有し、
前記分圧回路の出力と前記第１トランジスタのソースを電気的に接続又は分離する第１スイッチと、
前記分圧回路の出力と前記第２トランジスタのソースを電気的に接続又は分離する第２スイッチと、を備え、
前記第１スイッチは前記第１駆動装置が異常を示す第１異常信号を外部に出力しているときに前記分圧回路の出力と前記第１トランジスタの前記ソースを電気的に接続し、前記第１異常信号が出力されていないときに、前記分圧回路の出力と前記第１トランジスタの前記ソースを電気的に分離し、
前記第２スイッチは前記第２駆動装置が異常を示す第２異常信号を外部に出力しているときに前記分圧回路の出力と前記第２トランジスタの前記ソースを電気的に接続し、前記第２異常信号が出力されていないときに、前記分圧回路の出力と前記第２トランジスタの前記ソースを電気的に分離することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項９】
前記トランジスタはノーマリオフ型であることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
【請求項１０】
前記トランジスタはノーマリオン型であることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
【請求項１１】
前記トランジスタはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、又はダイヤモンドであることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
モータと、
高電圧電源によりドレインとソースの間に電圧が印加され、前記モータに電流供給するトランジスタと、
前記高電圧電源よりも電圧の低い低電圧電源の出力電圧から、前記トランジスタのソース電圧とゲート電圧を生成する駆動装置と、
前記低電圧電源と接続された分圧回路と、を備え、
前記ソース電圧が一定値より低くなったときに、前記分圧回路の出力電圧を前記ソースに印加することを特徴とする自動車。
【国際調査報告】
2014041666.tif 000012
2014041666.tif 000013
2014041666.tif 000014
2014041666.tif 000015