【手続補正書】
【提出日】平成27年9月8日(2015.9.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリセルアレイと不揮発メモリ（ＮＶＭ）ストレージアレイを含むメモリ装置と、
前記メモリ装置から分離し、前記メモリセルアレイのフェイルアドレス（ｆａｉｌ  ａｄｄｒｅｓｓ）を決定し、前記フェイルアドレスを保存し、次いで前記ＮＶＭストレージアレイに保存するために前記フェイルアドレスを前記メモリ装置に伝送するテスト装置と、を含み、
前記メモリ装置をリペア（ｒｅｐａｉｒ）するために前記ＮＶＭストレージアレイから前記フェイルアドレスを読み出し（ｒｅａｄ）し、前記テスト装置と前記メモリ装置が単一パッケージ（ｓｉｎｇｌｅ  ｐａｃｋａｇｅ）に含まれることを特徴とするメモリシステム。
【請求項２】
前記テスト装置は、システムオンチップ（ｓｙｓｔｅｍ  ｏｎ  ａ  ｃｈｉｐ：ＳＯＣ）の少なくとも一部分を形成することを特徴とする、請求項１に記載のメモリシステム。
【請求項３】
前記ＮＶＭストレージアレイは、ＭとＮが２以上の整数であるとき、Ｍ×Ｎアレイを有するアンチフューズアレイ（Ａｎｔｉ−ｆｕｓｅ  Ａｒｒａｙ）を含むことを特徴とする、請求項２に記載のメモリシステム。
【請求項４】
前記テスト装置は、前記フェイルアドレスを決定するためのＥＣＣ（ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｎｇ  ｃｏｄｅ）エンジンを含むことを特徴とする、請求項１に記載のメモリシステム。
【請求項５】
前記テスト装置は、前記フェイルアドレスを決定するためのビースト（ｂｕｉｌｔ−ｉｎ  ｓｅｌｆ  ｔｅｓｔ；ＢＩＳＴ）回路を含むことを特徴とする、請求項１に記載のメモリシステム。
【請求項６】
前記テスト装置は、ＥＣＣエンジン（ＥＣＣ  Ｅｎｇｉｎｅ）をさらに含み、前記テスト装置は、前記ＢＩＳＴ回路と前記ＥＣＣエンジンから１つを使用して前記フェイルアドレスを決定することを特徴とする、請求項５に記載のメモリシステム。
【請求項７】
前記テスト装置は、前記フェイルアドレスを一時（ｔｅｍｐｏｒａｒｉｌｙ）保存するためのフェイルアドレスメモリ（Ｆａｉｌ  Ａｄｄｒｅｓｓ  Ｍｅｍｏｒｙ；ＦＡＭ）と、
前記ＦＡＭにあるフェイルアドレスの保存を制御し、前記フェイルアドレスを前記ＮＶＭストレージアレイに保存するために前記ＦＡＭから前記メモリ装置に出力するコントロールユニット（Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）と、をさらに含むことを特徴とする、請求項１に記載のメモリシステム。
【請求項８】
前記テスト装置は、前記フェイルアドレスを決定するための少なくとも１つのＥＣＣエンジンとＢＩＳＴ回路と、
前記フェイルアドレスを一時保存するためのフェイルアドレスメモリと、
中央処理装置（ＣＰＵ）から受信したコマンド（ｃｏｍｍａｎｄ）に応答して前記少なくとも１つのＥＣＣエンジンとＢＩＳＴ回路を制御し、ＦＡＭに前記フェイルアドレスの保存を制御するコントロールユニットと、
前記コントロールユニットに応答して前記フェイルアドレスを前記ＮＶＭストレージアレイに保存するために前記ＦＡＭから前記メモリ装置に出力するアドレス出力回路と、
書き込みデータをバッファ（ｂｕｆｆｅｒ）して前記メモリ装置に出力するデータバッファと、を含むことを特徴とする、請求項１に記載のメモリシステム。
【請求項９】
前記ＣＰＵから受信したコマンドは、テスト開始命令（ｔｅｓｔ  ｓｔａｒｔ  ｃｏｍｍａｎｄ）、テスト終了命令（ｔｅｓｔ  ｅｘｉｔ  ｃｏｍｍａｎｄ）、フェイルアドレス伝送開始命令、及びフェイルアドレス伝送終了命令のうちの１つを含むことを特徴とする、請求項８に記載のメモリシステム。
【請求項１０】
前記テスト装置は、システムオンチップ（ｓｙｓｔｅｍ  ｏｎ  ａ  ｃｈｉｐ：ＳＯＣ）の一部分を形成し、
中央処理装置（ＣＰＵ）と、
前記ＣＰＵから受信したコマンドに応答し、テスト装置とフェイルアドレスメモリ（ＦＡＭ）と、を含み、前記ＦＡＭは、前記フェイルアドレスを一時保存するメモリコントローラをさらに含むことを特徴とする、請求項１に記載のメモリシステム。
【請求項１１】
前記中央処理装置（ＣＰＵ）は、前記メモリ装置のテストを開始するためのテストコマンドを前記メモリコントローラに提供することを特徴とする、請求項１０に記載のメモリシステム。
【請求項１２】
前記ＣＰＵから受信したコマンドは、テスト開始命令、テスト終了命令、フェイルアドレス伝送開始命令、及びフェイルアドレス伝送終了命令のうちの１つを含むことを特徴とする、請求項１１に記載のメモリシステム。
【請求項１３】
前記テスト装置（ｔｅｓｔ  ｄｅｖｉｃｅ）は、テスト装備（ｔｅｓｔ  ｅｑｕｉｐｍｅｎｔ）の少なくとも一部分を形成することを特徴とする、請求項１に記載のメモリシステム。
【請求項１４】
前記テスト装備は、前記メモリ装置を一時的に安全に（ｔｅｍｐｏｒａｒｉｌｙ  ｓｅｃｕｒｅ）するソケット（ｓｏｃｋｅｔ）と、
前記メモリ装置に電気的にインタフェース（ｉｎｔｅｒｆａｃｅ）するプローブカード（ｐｒｏｂｅ  ｃａｒｄ）と、
前記メモリ装置をテストするために提供された多様なテストデータを発生するパターン生成器（ｐａｔｔｅｒｎ  ｇｅｎｅｒａｔｏｒ）と、をさらに含むことを特徴とする、請求項１３に記載のメモリシステム。
【請求項１５】
前記ＮＶＭストレージアレイは、アンチフューズアレイ（Ａｎｔｉ−ｆｕｓｅ  Ａｒｒａｙ）であることを特徴とする、請求項１に記載のメモリシステム。
【請求項１６】
前記メモリ装置は、前記フェイルアドレスを一時的に保存する臨時フェイルアドレスストレージ（ａ  ｔｅｍｐｏｒａｒｙ  ｆａｉｌ  ａｄｄｒｅｓｓ  ｓｔｏｒａｇｅ；ＴＦＡＳ）装置をさらに含むことを特徴とする、請求項１５に記載のメモリシステム。
【請求項１７】
前記メモリ装置は、前記ＴＦＡＳ装置と前記ＮＶＭストレージアレイに接続されたコントロールユニットをさらに含むことを特徴とする、請求項１６に記載のメモリシステム。
【請求項１８】
前記ＴＦＡＳ装置は、前記コントロールユニットによって提供されたモードイネーブル（ｍｏｄｅ  ｅｎａｂｌｅ）信号に応答して前記フェイルアドレスを前記ＮＶＭストレージアレイに伝達することを特徴とする、請求項１７に記載のメモリシステム。
【請求項１９】
前記コントロールユニットは、前記ＮＶＭストレージアレイに保存された前記フェイルアドレスを感知し、前記フェイルアドレスをベリファイ（ｖｅｒｉｆｙ）し、前記フェイルアドレスを前記テスト装置に伝送することを特徴とする、請求項１７に記載のメモリシステム。
【請求項２０】
前記メモリ装置は、前記ＮＶＭストレージアレイに接続されたリペアアドレスレジスタ（ｒｅｐａｉｒ  ａｄｄｒｅｓｓ  ｒｅｇｉｓｔｅｒ）と、
前記リペアアドレスレジスタに接続され、前記フェイルアドレスを外部アドレスと比較する比較ユニット（ｃｏｍｐａｒｉｎｇ  ｕｎｉｔ）と、
前記比較ユニットと前記メモリセルアレイに接続され、前記比較ユニットの比較結果に基づいて前記フェイルアドレスと前記外部アドレスから１つを選択するマルチフレクサ（ｍｕｌｔｉｐｌｅｘｅｒ）と、をさらに含むことを特徴とする、請求項１７に記載のメモリシステム。
【請求項２１】
前記メモリ装置は、ＮＡＮＤフラッシュ装置、ＰＲＡＭ装置またはＭＲＡＭ装置であることを特徴とする、請求項１に記載のメモリシステム。
【請求項２２】
前記メモリ装置は、ＤＲＡＭであることを特徴とする、請求項１に記載のメモリシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】メモリシステム
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、メモリシステムに関し、特に、テスト装置を用いて、不揮発性保存装置を含むメモリ装置をテストしてメモリセルをリペアするメモリシステムに関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
そこで、本発明は上記従来のメモリシステムにおける問題点に鑑みてなされたものであって、本発明の目的は、信頼性が向上されたメモリセルリペアのためのメモリシステムを提供することにある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上記目的を達成するためになされた本発明によるメモリシステムは、メモリセルアレイと不揮発メモリ（ＮＶＭ）ストレージアレイを含むメモリ装置と、前記メモリ装置から分離し、前記メモリセルアレイのフェイルアドレス（ｆａｉｌ  ａｄｄｒｅｓｓ）を決定し、前記フェイルアドレスを保存し、次いで前記ＮＶＭストレージアレイに保存するために前記フェイルアドレスを前記メモリ装置に伝送するテスト装置と、を含み、前記メモリ装置をリペア（ｒｅｐａｉｒ）するために前記ＮＶＭストレージアレイから前記フェイルアドレスを読み出し（ｒｅａｄ）し、前記テスト装置と前記メモリ装置が単一パッケージ（ｓｉｎｇｌｅ  ｐａｃｋａｇｅ）に含まれることを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
前記テスト装置は、システムオンチップ（ｓｙｓｔｅｍ  ｏｎ  ａ  ｃｈｉｐ：ＳＯＣ）の少なくとも一部分を形成することが好ましい。
前記ＮＶＭストレージアレイは、ＭとＮが２以上の整数であるとき、Ｍ×Ｎアレイを有するアンチフューズアレイ（Ａｎｔｉ−ｆｕｓｅ  Ａｒｒａｙ）を含むことが好ましい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
前記テスト装置は、前記フェイルアドレスを決定するためのＥＣＣ（ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｎｇ  ｃｏｄｅ）エンジンを含むことが好ましい。
前記テスト装置は、前記フェイルアドレスを決定するためのビースト（ｂｕｉｌｔ−ｉｎ  ｓｅｌｆ  ｔｅｓｔ；ＢＩＳＴ）回路を含むことが好ましい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
前記テスト装置は、ＥＣＣエンジン（ＥＣＣ  Ｅｎｇｉｎｅ）をさらに含み、前記テスト装置は、前記ＢＩＳＴ回路と前記ＥＣＣエンジンから１つを使用して前記フェイルアドレスを決定することが好ましい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
前記テスト装置は、前記フェイルアドレスを一時（ｔｅｍｐｏｒａｒｉｌｙ）保存するためのフェイルアドレスメモリ（Ｆａｉｌ  Ａｄｄｒｅｓｓ  Ｍｅｍｏｒｙ；ＦＡＭ）と、前記ＦＡＭにあるフェイルアドレスの保存を制御し、前記フェイルアドレスを前記ＮＶＭストレージアレイに保存するために前記ＦＡＭから前記メモリ装置に出力するコントロールユニット（Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）と、をさらに含むことが好ましい。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
前記テスト装置は、前記フェイルアドレスを決定するための少なくとも１つのＥＣＣエンジンとＢＩＳＴ回路と、前記フェイルアドレスを一時保存するためのフェイルアドレスメモリと、中央処理装置（ＣＰＵ）から受信したコマンド（ｃｏｍｍａｎｄ）に応答して前記少なくとも１つのＥＣＣエンジンとＢＩＳＴ回路を制御し、ＦＡＭに前記フェイルアドレスの保存を制御するコントロールユニットと、前記コントロールユニットに応答して前記フェイルアドレスを前記ＮＶＭストレージアレイに保存するために前記ＦＡＭから前記メモリ装置に出力するアドレス出力回路と、書き込みデータをバッファ（ｂｕｆｆｅｒ）して前記メモリ装置に出力するデータバッファと、を含むことが好ましい。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
前記ＣＰＵから受信したコマンドは、テスト開始命令（ｔｅｓｔ  ｓｔａｒｔ  ｃｏｍｍａｎｄ）、テスト終了命令（ｔｅｓｔ  ｅｘｉｔ  ｃｏｍｍａｎｄ）、フェイルアドレス伝送開始命令、及びフェイルアドレス伝送終了命令のうちの１つを含むことが好ましい。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
前記テスト装置は、システムオンチップ（ｓｙｓｔｅｍ  ｏｎ  ａ  ｃｈｉｐ：ＳＯＣ）の一部分を形成し、中央処理装置（ＣＰＵ）と、前記ＣＰＵから受信したコマンドに応答し、テスト装置とフェイルアドレスメモリ（ＦＡＭ）と、を含み、前記ＦＡＭは、前記フェイルアドレスを一時保存するメモリコントローラをさらに含むことが好ましい。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
前記中央処理装置（ＣＰＵ）は、前記メモリ装置のテストを開始するためのテストコマンドを前記メモリコントローラに提供することが好ましい。
前記ＣＰＵから受信したコマンドは、テスト開始命令、テスト終了命令、フェイルアドレス伝送開始命令、及びフェイルアドレス伝送終了命令のうちの１つを含むことが好ましい。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
前記テスト装置（ｔｅｓｔ  ｄｅｖｉｃｅ）は、テスト装備（ｔｅｓｔ  ｅｑｕｉｐｍｅｎｔ）の少なくとも一部分を形成することが好ましい。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
前記テスト装備は、前記メモリ装置を一時的に安全に（ｔｅｍｐｏｒａｒｉｌｙ  ｓｅｃｕｒｅ）するソケット（ｓｏｃｋｅｔ）と、前記メモリ装置に電気的にインタフェース（ｉｎｔｅｒｆａｃｅ）するプローブカード（ｐｒｏｂｅ  ｃａｒｄ）と、前記メモリ装置をテストするために提供された多様なテストデータを発生するパターン生成器（ｐａｔｔｅｒｎ  ｇｅｎｅｒａｔｏｒ）と、をさらに含むことが好ましい。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
前記ＮＶＭストレージアレイは、アンチフューズアレイ（Ａｎｔｉ−ｆｕｓｅ  Ａｒｒａｙ）であることが好ましい。
前記メモリ装置は、前記フェイルアドレスを一時的に保存する臨時フェイルアドレスストレージ（ａ  ｔｅｍｐｏｒａｒｙ  ｆａｉｌ  ａｄｄｒｅｓｓ  ｓｔｏｒａｇｅ；ＴＦＡＳ）装置をさらに含むことが好ましい。
前記メモリ装置は、前記ＴＦＡＳ装置と前記ＮＶＭストレージアレイに接続されたコントロールユニットをさらに含むことが好ましい。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
前記ＴＦＡＳ装置は、前記コントロールユニットによって提供されたモードイネーブル（ｍｏｄｅ  ｅｎａｂｌｅ）信号に応答して前記フェイルアドレスを前記ＮＶＭストレージアレイに伝達することが好ましい。
前記コントロールユニットは、前記ＮＶＭストレージアレイに保存された前記フェイルアドレスを感知し、前記フェイルアドレスをベリファイ（ｖｅｒｉｆｙ）し、前記フェイルアドレスを前記テスト装置に伝送することが好ましい。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
前記メモリ装置は、前記ＮＶＭストレージアレイに接続されたリペアアドレスレジスタ（ｒｅｐａｉｒ  ａｄｄｒｅｓｓ  ｒｅｇｉｓｔｅｒ）と、前記リペアアドレスレジスタに接続され、前記フェイルアドレスを外部アドレスと比較する比較ユニット（ｃｏｍｐａｒｉｎｇ  ｕｎｉｔ）と、前記比較ユニットと前記メモリセルアレイに接続され、前記比較ユニットの比較結果に基づいて前記フェイルアドレスと前記外部アドレスから１つを選択するマルチフレクサ（ｍｕｌｔｉｐｌｅｘｅｒ）と、をさらに含むことが好ましい。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
前記メモリ装置は、ＮＡＮＤフラッシュ装置、ＰＲＡＭ装置またはＭＲＡＭ装置であることが好ましい。
前記メモリ装置は、ＤＲＡＭであることが好ましい。