(57)【要約】  制御システム（１）は、むだ時間を有する制御対象（３）と、むだ時間を有し、制御対象（３）に並列フィードフォワードで接続するむだ時間ＰＦＣ（５）と、制御対象（３）及びむだ時間ＰＦＣ（５）に対してフィードバック制御を行う制御器（７）とを備える。むだ時間ＰＦＣ（５）は、例えば、むだ時間を有し、制御対象（３）に並列フィードフォワードで接続し、制御対象と併せた伝達関数から制御対象（３）及びＡＳＰＲ化補償器が有するむだ時間を除いたものがＡＳＰＲ条件を満たすＡＳＰＲ化補償器と、制御器（７）に並列フィードバックで接続し、制御対象（３）及びＡＳＰＲ化補償器が有するむだ時間を、制御器（７）の制御ループの外側に出すためのスミス予測器とをまとめたものと等価であるものである。
2013187414.tif 000002
【特許請求の範囲】
【請求項１】
むだ時間を有する制御対象に対する制御システムであって、
むだ時間を有し、前記制御対象に並列フィードフォワードで接続する並列フィードフォワード補償器と、
前記制御対象及び前記並列フィードフォワード補償器に対してフィードバック制御を行う制御器を備える制御システム。
【請求項２】
前記制御対象は、動特性を有する動特性要素とむだ時間要素を含むものであり、
前記並列フィードフォワード補償器は、補償要素及び補償むだ時間要素を含み、前記むだ時間要素だけでなく前記動特性要素にも並列接続するものであり、
前記制御器が、前記制御対象の出力及び前記並列フィードフォワード補償器の出力に基づき、制御信号を生成し、
前記制御対象及び前記並列フィードフォワード補償器は、前記制御信号に基づいて動作することにより、前記フィードバック制御が実現する、請求項１記載の制御システム。
【請求項３】
前記制御対象及び前記並列フィードフォワード補償器を併せた伝達関数は、前記制御対象が有するむだ時間及び前記並列フィードフォワード補償器が有するむだ時間を含まず、相対次数が０又は１であり、最高位係数が正であり、かつ、最小位相系であるというＡＳＰＲ条件を満たす、請求項１又は２に記載の制御システム。
【請求項４】
前記並列フィードフォワード補償器は、
むだ時間を有し、前記制御対象に並列フィードフォワードで接続し、前記制御対象と併せた伝達関数から前記制御対象が有するむだ時間及び当該ＡＳＰＲ化補償器が有するむだ時間を除いたものが前記ＡＳＰＲ条件を満たすＡＳＰＲ化補償器と、
前記制御器に並列フィードバックで接続し、前記制御対象が有するむだ時間及び前記ＡＳＰＲ化補償器が有するむだ時間を、前記制御器の制御ループの外側に出すためのスミス予測器とをまとめたものと等価である、請求項１から３のいずれかに記載の制御システム。
【請求項５】
前記制御対象が有するむだ時間及び前記ＡＳＰＲ化補償器が有するむだ時間がＴであり、
前記制御対象の伝達関数がＧ（ｓ）ｅ−Ｔｓであり、
前記ＡＳＰＲ化補償器の伝達関数がＦ（ｓ）ｅ−Ｔｓである場合に、
前記並列フィードフォワード補償器の伝達関数は、Ｇ（ｓ）＋Ｆ（ｓ）−Ｇ（ｓ）ｅ−Ｔｓである、請求項４記載の制御システム。
【請求項６】
むだ時間を有する制御対象に対する制御システムを設計する設計方法であって、
むだ時間を有し、前記制御対象に並列フィードフォワードで接続する並列フィードフォワード補償器、並びに、前記制御対象及び前記並列フィードフォワード補償器に対してフィードバック制御を行う制御器を設計する設計ステップを含む設計方法。
【請求項７】
むだ時間を有する制御対象に対する並列フィードフォワード補償器であって、
むだ時間を有し、前記制御対象に並列フィードフォワードで接続する並列フィードフォワード補償器。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、制御システム及び並列フィードフォワード補償器に関し、特に、むだ時間を有する制御対象に対する制御システム等に関する。
【背景技術】
【０００２】
現在、非特許文献１に記載されているように、並列フィードフォワード補償器（以下、「ＰＦＣ」という。）の設計法は、様々に提案されている。発明者は、長年、ＰＦＣの研究を行ってきている者である（非特許文献２参照）。【０００３】
また、非特許文献３には、むだ時間要素（time-delay  element）が直列に接続された系に対して、アクチュエータ等の付加的ダイナミクス（動特性）を含まず、むだ時間要素を直接含む部分のみに、スミス予測器によりむだ時間補償を行いそのむだ時間補償された部分に対しＰＦＣを並列接続するものが記載されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】岩井、外２名著，単純適応制御ＳＡＣ，森北出版，2008年
【非特許文献２】▲トウ▼、外２名著，不確かさをもつプロセス系に対する単純適応制御系設計，計測自動制御学会論文集，Vol.35，No.7，1999， pp.852-860
【非特許文献３】大塚、外１名著，B19  大脳−小脳ネットワークモデルに基づく適応制御型機械操縦者モデル，日本機械学会，第１１回「運動と振動の制御」シンポジウム講演論文集，2009，p.277-282.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、現在までに提案されているＰＦＣの設計法の多くは、むだ時間（遅延時間、time-delay）を陽に含まない制御対象に対する設計法であった。むだ時間を含む制御対象には、例えば、車両のトルクコンバータシステム等がある。そのため、このようなむだ時間を有する制御対象に対して、直接ＰＦＣを設計することはできなかった。【０００６】
発明者らは、非特許文献２にあるように、むだ時間を近似して設計する手法を提案した。しかしながら、保守的なＰＦＣの設計法と異なり、最終的に良好な制御性能が得られない場合もあった。【０００７】
また、非特許文献３は、アクチュエータ等の付加的ダイナミクスを含まず、むだ時間要素の部分のみに対して設計するものである。そのため、アクチュエータ等の付加的なダイナミクスの部分が考慮されておらず、むだ時間要素を含む系全体に対して安定性を確保することができなかった。これは、例えば、非特許文献３では、制御対象（非特許文献３の式(11)参照）は、４次であるのに対し、ＰＦＣ（非特許文献３の式(12)参照）は、２次のものであり、１次足りない点に端的に表れている。【０００８】
そこで、本願発明は、むだ時間を有する制御対象に対して、ＰＦＣを用いて、系全体として安定な出力フィードバック形式の適応制御系を構成することが可能な制御システム等を提案することを目的とする。
【課題を解決するための手段】
【０００９】
本願発明の第１の観点は、むだ時間を有する制御対象に対する制御システムであって、むだ時間を有し、前記制御対象に並列フィードフォワードで接続する並列フィードフォワード補償器と、前記制御対象及び前記並列フィードフォワード補償器に対してフィードバック制御を行う制御器を備えるものである。【００１０】
本願発明の第２の観点は、第１の観点の制御システムであって、前記制御対象は、動特性を有する動特性要素及びむだ時間要素を含むものであり、前記並列フィードフォワード補償器は、補償要素及び補償むだ時間要素を含み、前記むだ時間要素だけでなく前記動特性要素にも並列接続するものであり、前記制御器が、前記制御対象の出力及び前記並列フィードフォワード補償器の出力に基づき、制御信号を生成し、前記制御対象及び前記並列フィードフォワード補償器は、前記制御信号に基づいて動作することにより、前記フィードバック制御が実現するものである。【００１１】
本願発明の第３の観点は、第１又は第２の観点の制御システムであって、前記制御対象及び前記並列フィードフォワード補償器を併せた伝達関数は、前記制御対象が有するむだ時間及び前記並列フィードフォワード補償器が有するむだ時間を含まず、相対次数が０又は１であり、最高位係数が正であり、かつ、最小位相系であるというＡＳＰＲ条件を満たすものである。【００１２】
本願発明の第４の観点は、第１から第３のいずれかの観点の制御システムであって、前記並列フィードフォワード補償器は、むだ時間を有し、前記制御対象に並列フィードフォワードで接続し、前記制御対象と併せた伝達関数から前記制御対象が有するむだ時間及び当該ＡＳＰＲ化補償器が有するむだ時間を除いたものが前記ＡＳＰＲ条件を満たすＡＳＰＲ化補償器と、前記制御器に並列フィードバックで接続し、前記制御対象が有するむだ時間及び前記ＡＳＰＲ化補償器が有するむだ時間を、前記制御器の制御ループの外側に出すためのスミス予測器とをまとめたものと等価であるものである。【００１３】
本願発明の第５の観点は、第４の観点の制御システムであって、前記制御対象が有するむだ時間及び前記ＡＳＰＲ化補償器が有するむだ時間がＴであり、前記制御対象の伝達関数がＧ（ｓ）ｅ−Ｔｓであり、前記ＡＳＰＲ化補償器の伝達関数がＦ（ｓ）ｅ−Ｔｓである場合に、前記並列フィードフォワード補償器の伝達関数が、Ｇ（ｓ）＋Ｆ（ｓ）−Ｇ（ｓ）ｅ−Ｔｓであるものである。【００１４】
本願発明の第６の観点は、むだ時間を有する制御対象に対する制御システムを設計する設計方法であって、むだ時間を有し、前記制御対象に並列フィードフォワードで接続する並列フィードフォワード補償器、並びに、前記制御対象及び前記並列フィードフォワード補償器に対してフィードバック制御を行う制御器を設計する制御器設計ステップを含むものである。【００１５】
本願発明の第７の観点は、むだ時間を有する制御対象に対する並列フィードフォワード補償器であって、むだ時間を有し、前記制御対象に並列フィードフォワードで接続するものである。【００１６】
なお、並列フィードフォワード補償器や制御器は、むだ時間を有する制御対象において、むだ時間の公称値（近似値）とアクチュエータ等のダイナミクスを含む制御対象構成要素の近似モデルを用いて得られたモデルに基づいて設計されたものであってもよい。【００１７】
また、制御対象は、例えば、モーターや電磁弁のように、操作量を、変位、速度、力などの実際の物理量に変換する能動的な（ダイナミクスをもつ）装置である。むだ時間要素は、信号のゲインや位相の形は変化させずに、一定時間遅れて伝える要素である。アクチュエータ要素は、操作量を物理量に変換する要素でありダイナミクスをもつ。
【発明の効果】
【００１８】
本願発明の各観点によれば、むだ時間を有する制御対象に対して、同様にむだ時間を有する並列フィードフォワード補償器を設けることにより、直接的にＰＦＣを設計することが可能になる。そのため、系全体としてＡＳＰＲ化を実現することが可能となる。従来は、例えば、非特許文献３にあるように、スミス近似法を使っても、アクチュエータ等の付加的ダイナミクスを除き、むだ時間要素に対してのみ、ＡＳＰＲ化を実現するものであった。そのため、システム全体としての安定化は実現されていなかった。本願発明の各観点によれば、むだ時間要素だけでなく、アクチュエータ要素等も含めて、ＡＳＰＲ化を実現することができる。その結果、系全体としての安定化を実現することができる。【００１９】
特に、第３の観点にあるように、最終的に構成された制御系の性能は、むだ時間を除いた線形システムに対する制御系の性能により評価することができ、むだ時間を有する制御対象に対しても、むだ時間を含まない制御対象と同等の制御性能が得られ、安定した出力フィードバック形式の適応制御系を構成することが可能になる。【００２０】
その具体的な一例は、第４及び第５の観点にあるように、制御対象に並列フィードフォワードで接続したＡＳＰＲ化補償器によりＡＳＰＲ条件を満たすようにすることで、安定した出力フィードバック形式の適応制御系を構成できるようにし、さらに、スミス法により、むだ時間を制御ループの外側に出すことにより、むだ時間を含まない制御対象と同等の制御性能とすることが可能になるものと等価なものである。
【図面の簡単な説明】
【００２１】
【図１】本願発明の実施の形態の一例である制御システムの概略ブロック図である。
【図２】図１のむだ時間ＰＦＣ５を設計するための基本概念を示す第１図である。
【図３】図１のむだ時間ＰＦＣ５を設計するための基本概念を示す第２図である。
【図４】図１の制御システムの設計装置の一例を示す図である。（ａ）は、設計装置２２の構成の一例を示すブロック図である。（ｂ）は、設計装置２２の動作の一例を示すフロー図である。
【図５】むだ時間を2[sec]とした図１の制御システムの有用性を示す数値シミュレーション結果を示す図である。
【図６】むだ時間を10[sec]とした図１の制御システムの有用性を示す数値シミュレーション結果を示す図である。
【図７】むだ時間を30[sec]とした図１の制御システムの有用性を示す数値シミュレーション結果を示す図である。
【図８】適応制御器を用いた場合の図１の制御システムの有用性を示す数値シミュレーション結果を示す図である。
【図９】図１の制御システムの有用性を示すためのロックアップクラッチスリップシステムの一例を示すブロック図である。
【図１０】従来法による追従の数値シミュレーション結果を示す図である。
【図１１】図１の制御システムによる追従の数値シミュレーション結果を示す図である。
【発明を実施するための形態】
【００２２】
以下では、図面を参照して、本願発明の実施例について説明する。なお、本願発明は、この実施例に限定されるものではない。
【実施例】
【００２３】
図１は、本願発明の実施の形態の一例である制御システムの概略ブロック図である。制御システム１は、制御対象３（本願請求項の「制御対象」の一例）と、むだ時間ＰＦＣ５（本願請求項の「並列フィードフォワード補償器」の一例）と、制御器７（本願請求項の「制御器」の一例）を備える。制御システム１の入力信号（目標値）をｒとし、出力信号をｙ（ｔ）とする。【００２４】
制御対象３は、むだ時間（遅れ時間）を有するものである。例えば、車両のトルクコンバータシステムなどである。以下では、制御対象３が有するむだ時間をＴとし、伝達関数をＧ（ｓ）ｅ−Ｔｓとする。（Ｇ（ｓ）の部分は、制御対象のうち、むだ時間要素を除いたすべての構成要素である。これは、アクチュエータ要素等のダイナミクス（動特性）を含む要素であり、本願請求項の「動特性要素」の一例である。ｅ-Tsの部分が、本願請求項の「むだ時間要素」の一例である。）制御対象３の入力信号をｕ（ｔ）とし、出力信号をｙｔ（ｔ）とする。従来のＰＦＣ設計では、このような、直接的にむだ時間を有する制御対象全体に対して、ＰＦＣを設計することはできなかった。【００２５】
むだ時間ＰＦＣ５は、むだ時間を有し、制御対象３に並列フィードフォワードで接続するＰＦＣである。むだ時間ＰＦＣ５の入力信号はｕ（ｔ）であり、出力信号をｐ（ｔ）とする。伝達関数をＧPFCとする。ｙ（ｔ）は、ｙｔ（ｔ）＋ｐ（ｔ）である。具体的な設計の一例については、図２及び図３を参考に説明する。【００２６】
制御器７は、制御対象３及びむだ時間ＰＦＣ５に対して、出力フィードバックによる適応制御を行うものである。制御器７への入力信号をe（e＝ｒ−ｙ（ｔ））とする。制御器７の出力信号はｕ（ｔ）である。制御器７の伝達関数をＣとする。出力フィードバックに基づく適応制御は、制御対象となるシステムがＡＳＰＲ条件を満たす場合に、安定して実現することができる。ここで、ＡＳＰＲ条件は、相対次数が０か１であり、最高位計数が正であり、かつ、最小位相系であることである。制御対象３は、ＡＰＰＲ条件を満たすとは限らない。そのため、並列フィードフォワード補償器であるむだ時間ＰＦＣ５を導入することにより、制御器７の制御対象がＡＳＰＲ条件を満たすようにする。さらに、スミス法を利用することにより、むだ時間を制御ループの外側に出し、むだ時間を含まない制御対象と同等の制御性能とする。すなわち、以下に示すむだ時間ＰＦＣ５の一例は、スミス法の考えを利用したＰＦＣの設計により、実現するものである。【００２７】
図２（ａ）は、本実施例における基本概念を示す図である。図２（ａ）のシステムは、入力信号（目標値）がｒであり、出力信号をｙａ（ｔ）とする。図２（ａ）のシステムは、制御対象３に並列フィードフォワードでＡＳＰＲ化補償器１１（本願請求項の「ＡＳＰＲ化補償器」の一例）（伝達関数は、Ｆ（ｓ）・ｅ−Ｔｓ）を備える。ＡＳＰＲ化補償器１１の入力信号はｕ（ｔ）であり、出力信号をｐ１（ｔ）とする。Ｇ（ｓ）＋Ｆ（ｓ）は、ＡＳＰＲ条件を満たすとする。【００２８】
さらに、図２（ａ）のシステムは、制御器７の出力フィードバックとしてスミス予測器１３（本願請求項の「スミス予測器」の一例）（伝達関数は、Ｐ（ｓ））を備える。スミス予測器１３の入力信号はｕ（ｔ）であり、出力信号をｐ２（ｔ）とする【００２９】
Ｇａ（ｓ）を式(1)により定義する。そうすると、図２（ａ）は、図２（ｂ）と表すことができる。すなわち、制御対象３とＡＳＰＲ化補償器１１をまとめ、むだ時間ＡＳＰＲ系１５と表記する。図２（ｂ）より、ｒからｙａ（ｔ）までの伝達関数をＧya（ｓ）とおくと式(2)の関係式を導出することができる。【００３０】
図２（ｂ）のシステムを対象にスミス法を適用し、スミス予測器１３のＰ（ｓ）を式(3)とする。そうすると、式(2)は、式(4)と表すことができる。よって、特性方程式からむだ時間を除去することができる。図２（ｃ）は、これを図示したものである。すなわち、目標値変化のみに対する等価制御系は、図２（ｃ）のように図示することができる。図２（ｃ）では、制御器７の制御対象は、むだ時間ＡＳＰＲ系１５の伝達関数からむだ時間を除いたＡＳＰＲ系１７であり、制御ループの外に、むだ時間１９がある。図２（ｃ）より、むだ時間１９を制御ループの外側に出し、むだ時間を含まない制御対象と同等の制御性能とすることができることが分かる。【００３１】
図２（ａ）において、信号ｅは、ｅ＝ｒ−ｙａ（ｔ）＋ｐ２（ｔ）である。よって、ｙ（ｔ）をｙａ（ｔ）−ｐ２（ｔ）とすると、図３（ａ）と図示することができる。すなわち、図２（ａ）のスミス予測器１３は、図３（ａ）の予測器２１として、制御対象３に並列フィードフォワードに接続することができる。よって、図３のＡＳＰＲ化補償器１１と予測器２１とをまとめると、図３（ｂ）のむだ時間ＰＦＣ５を構成することができる。すなわち、図３（ｂ）より、むだ時間ＰＦＣ５の伝達関数は、式(5)と表現することができる。すなわち、ＧPFC＝Ｇ（ｓ）＋Ｆ（ｓ）−Ｇ（ｓ）ｅ−Ｔｓである。（ｅ-Tsの部分が、本願請求項の「補償むだ時間要素」の一例であり、その他の部分が、本願請求項の「補償要素」の一例である。）【００３２】
図３（ｂ）より、制御器７の制御対象は、Ｇ（ｓ）＋Ｆ（ｓ）であり、これは、ＡＳＰＲ条件を満足する。よって、出力フィードバックに基づく適応制御が実現可能となる。【００３３】
【数１】
2013187414.tif 000003
【００３４】
図４は、本願発明に係る制御システムの設計装置の一例を示す図である。（ａ）は、設計装置２２の構成の一例を示すブロック図である。（ｂ）は、設計装置２２の動作の一例を示すフロー図である。【００３５】
図４（ａ）を参照して、設計装置２２の構成の一例について説明する。設計装置２２は、入力部２３と、制御対象記憶部２５と、ＡＳＰＲ化補償器設計部２７と、ＡＳＰＲ化補償器記憶部２９と、スミス予測器設計部３１と、スミス予測器記憶部３３と、むだ時間ＰＦＣ設計部３５と、むだ時間ＰＦＣ記憶部３７と、制御器設計部３９と、制御器記憶部４１を備える。【００３６】
図４（ｂ）を参照して、設計装置２２の動作の一例について説明する。入力部２３により、制御対象についての情報が入力される（ステップＳＴ１）。制御対象についての情報は、例えば、伝達関数である。制御対象記憶部２５は、制御対象についての情報を記憶する。制御対象についての情報は、複数の要素に分けられる。複数の要素には、少なくとも、アクチュエータ要素と、むだ時間要素が含まれる。【００３７】
ＡＳＰＲ化補償器設計部２７は、ＡＳＰＲ化補償器を設計する（ステップＳＴ２）。ＡＳＰＲ化補償器設計部２７は、ＡＳＰＲ化補償器を、制御対象からむだ時間要素を除いたものとＡＳＰＲ化補償器からむだ時間要素を除いたものを加算したものがＡＳＰＲ条件を満たすように設計する。ＡＳＰＲ化補償器記憶部２９は、ＡＳＰＲ化補償器についての情報を記憶する（ステップＳＴ２）。【００３８】
スミス予測器設計部３１は、スミス予測器を設計する（ステップＳＴ３）。スミス予測器設計部３１は、制御対象とＡＳＰＲ化補償器を併せたものを対象にスミス法を適用し、スミス予測器を設計する。スミス予測器記憶部３３は、スミス予測器についての情報を記憶する。【００３９】
むだ時間ＰＦＣ設計部３５は、設計されたＡＳＰＲ化補償器及びスミス予測器から、むだ時間ＰＦＣを設計する（ステップＳＴ４）。むだ時間ＰＦＣ記憶部３７は、むだ時間ＰＦＣについての情報を記憶する。【００４０】
制御器設計部３９は、フィードバック制御を実現する制御器を設計する（ステップＳＴ５）。制御器記憶部４１は、制御器についての情報を記憶する。【００４１】
以下では、図１のむだ時間ＰＦＣ５の有用性について、数値シミュレーションにより、制御対象３を同定し、その同定誤差により評価する。図５〜図１１を参照して説明する。【００４２】
図５は、図１のシステムの有用性を示す数値シミュレーションの結果を示す図である。制御対象３は、Ｇ（ｓ）＝１／（１００ｓ２＋１０ｓ＋１）である。ＡＳＰＲ化補償器１１は、Ｆ（ｓ）＝０．０１／（ｓ＋１）である。むだ時間は、Ｔ＝２［ｓｅｃ］である。目標モデルは、ｒ（ｓ）＝０．１／（ｓ＋０．１）と与え、大きさ１のステップ応答を目標応答とする。シミュレーション時間は、ｓｉｍＴ＝100［ｓｅｃ］である。図５は、適応出力フィードバック手法を適用した結果である。波線は目標値を示し、実線が出力値を示す。ほぼ目標値追従を実現することができている。図６及び図７は、それぞれ、むだ時間をT=10[sec]及びT=30[sec]としたシステムに対する結果である。むだ時間の大きさに関係なく良好な結果となっている。なお、図８は、後述の適応制御器（式(6)）を用いた場合の結果（T=2[sec]）を示す。この場合、定常特性も改善できる。【００４３】
図９は、ロックアップクラッチスリップ制御への応用を説明するための図である。図９は、ロックアップクラッチスリップシステム（以下、「Ｌ−ｕｐシステム」という。）の一例を示すブロック図である。図９のＬ−ｕｐ制御システムの制御器方程式は、式(6)で表される。【００４４】
【数２】
2013187414.tif 000004
【００４５】
図１０及び図１１は、Ｌ−ｕｐシステムの制御について、従来法と本願発明の手法を比較する図である。従来法は、ＰＩＤ制御によるものである。Ｌ−ｕｐシステムは、変動が大きく，そのため、ＰＩＤ制御以外の従来法では、むだ時間のない場合はＰＩＤ制御よりも性能が良くても、むだ時間が存在する場合は、発散等の問題が生じることとなった。そのため、Ｌ−ｕｐシステムのように変動が大きくかつむだ時間の存在する場合には、ＰＩＤ制御が用いられてきた。【００４６】
図１０は、従来法の追従を示す図であり、図１１は、本願発明の手法を示す図である。図１０及び図１１で、横軸は時間であり、縦軸は出力である。（ａ）は８００ｒｐｍでの、（ｂ）は１２００ｒｐｍでの、（ｃ）は１６００ｒｐｍでのシミュレーション結果を示す。図１０にあるように、従来法では、高回転になるほど追従が困難になる。それに対し、本願発明の手法では、高回転でも、素早い追従が実現できている。
【産業上の利用可能性】
【００４７】
本願発明は、制御対象がむだ時間を含むものに利用することができ、例えば、機械システムやプロセス系の制御（例えば、ロックアップ機構付トルクコンバータを有する車両のロックアップクラッチスリップ制御など）などに利用可能である。
【符号の説明】
【００４８】
１  制御システム、３  制御対象、５  むだ時間ＰＦＣ、７  制御器、１１  ＡＳＰＲ化補償器、１３  スミス予測器、１５  むだ時間ＡＳＰＲ系、１７  ＡＳＰＲ系、１９  むだ時間、２１  予測器、２２  設計装置、２３  入力部、２５  制御対象記憶部、２７  ＡＳＰＲ化補償器設計部、２９  ＡＳＰＲ化補償器記憶部、３１  スミス予測器設計部、３３  スミス予測器記憶部、３５  むだ時間ＰＦＣ設計部、３７  むだ時間ＰＦＣ記憶部、３９  制御器設計部、４１  制御器記憶部
【図１】
2013187414.tif 000005
【図２】
2013187414.tif 000006
【図３】
2013187414.tif 000007
【図４】
2013187414.tif 000008
【図９】
2013187414.tif 000009
【図５】
2013187414.tif 000010
【図６】
2013187414.tif 000011
【図７】
2013187414.tif 000012
【図８】
2013187414.tif 000013
【図１０】
2013187414.tif 000014
【図１１】
2013187414.tif 000015
【国際調査報告】
2013187414.tif 000016
2013187414.tif 000017