(57)【要約】  小型化を図ることができ、かつ帯域外減衰量の拡大を図り得るフィルタ装置を提供する。  直列腕共振子と並列腕共振子とを有するラダー型回路構成のフィルタ装置であって、実装基板２４上に、フィルタ部品２３が搭載されており、フィルタ部品２３がチップ基板２１と弾性波フィルタチップ２２とを有し、複数の直列腕共振子及び並列腕共振子が弾性波フィルタチップ２２に構成されており、複数の並列腕共振子のそれぞれのグラウンド電位側端部とグラウンド電位との間にインダクタンスが接続されている回路構成を有し、複数のインダクタンスのうち少なくとも１つのインダクタンスがチップ基板２１に、残りの少なくとも１つのインダクタンスが実装基板２４に構成されている、フィルタ装置１。
2014045726.tif 000002
【特許請求の範囲】
【請求項１】
実装基板と、前記実装基板上に実装されたフィルタ部品とを備え、
前記フィルタ部品が、チップ基板と、
前記チップ基板上に搭載された弾性波フィルタチップとを有し、
前記弾性波フィルタチップが、入力端と出力端とを結ぶ直列腕に配置されており、かつ弾性波共振子からなる複数の直列腕共振子と、前記直列腕とグラウンド電位との間に接続される複数の並列腕とを有し、各並列腕に弾性波共振子からなる並列腕共振子が配置されている、ラダー型回路構成を有し、
前記並列腕に配置された並列腕共振子のグラウンド電位側端部と、グラウンド電位との間に接続される複数のインダクタンスをさらに備え、該複数のインダクタンスのうち、少なくとも１つのインダクタンスが前記チップ基板に、残りの少なくとも１つのインダクタンスが前記実装基板に構成されている、フィルタ装置。
【請求項２】
前記複数の並列腕共振子のグラウンド電位側端部とグラウンド電位との間に接続されている複数のインダクタンスが、１つの並列腕共振子のグラウンド電位側端部とグラウンド電位との間に接続される第１のインダクタンスと、複数の並列腕共振子のグラウンド電位側端部を共通接続してなる共通接続点とグラウンド電位との間に接続される第２のインダクタンスとを有する、請求項１に記載のフィルタ装置。
【請求項３】
前記チップ基板が第１の配線導体を有し、前記実装基板が第２の配線導体を有し、第１の配線導体の配線抵抗に比べ、第２の配線導体の配線抵抗が低くなっており、前記第２のインダクタンスが前記第２の配線導体によって前記実装基板に構成されている、請求項２に記載のフィルタ装置。
【請求項４】
前記第１のインダクタンスのうち、少なくとも一部のインダクタンスが前記チップ基板に構成されており、残りの第１のインダクタンスが前記実装基板に構成されている、請求項３に記載のフィルタ装置。
【請求項５】
前記第１のインダクタンスが前記チップ基板に構成されている、請求項３に記載のフィルタ装置。
【請求項６】
前記チップ基板が高温焼成セラミックスからなり、前記実装基板が前記高温焼成セラミックスよりも焼成温度が低い低温焼成セラミックスからなる、請求項１〜５のいずれか１項に記載のフィルタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、帯域通過型のフィルタ装置に関し、より詳細には、ラダー型回路構成を有するフィルタ装置に関する。
【背景技術】
【０００２】
従来、移動体通信機の帯域フィルタなどにラダー型回路構成の弾性表面波フィルタ装置が広く用いられている。【０００３】
下記の特許文献１には、このようなフィルタ装置の一例が開示されている。特許文献１に記載のフィルタ装置では、チップ基板上に、弾性表面波フィルタ素子が搭載されている。弾性表面波フィルタ素子は、圧電基板と、圧電基板の一方面に形成された電極構造とを有する。この電極構造は、直列腕共振子と、並列腕共振子と、これらの直列腕共振子及び並列腕共振子を電気的に接続する配線導体とを有する。上記弾性表面波フィルタ素子とチップ基板に設けられている電極ランドはボンディングワイヤーにより電気的に接続されている。また、チップ基板を有するパッケージ材の外表面には、表面実装用の端子電極が形成されている。【０００４】
従来、このようなラダー型回路構成のフィルタ装置において、直列腕共振子や並列腕共振子に、帯域調整などのためにインダクタンスを電気的に接続する構成が種々提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−３３２８８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載のフィルタ装置では、上記インダクタンスは、弾性表面波フィルタ素子を構成する圧電基板や、弾性表面波フィルタ素子が搭載されるパッケージ材、例えばチップ基板に形成されている。【０００７】
しかしながら、このようなフィルタ装置では、充分な帯域外減衰量を得ることが困難であった。【０００８】
また、ラダー型回路構成を有するフィルタ装置及び該フィルタ装置を実装基板に実装してなる構造の小型化を図ることが困難であった。【０００９】
本発明の目的は、帯域外減衰量を大きくすることができ、かつ小型化を図り得るフィルタ装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係るフィルタ装置は、実装基板と実装基板上に実装されたフィルタ部品とを備える。フィルタ部品は、チップ基板と、チップ基板上に搭載された弾性波フィルタチップとを有する。この弾性波フィルタチップは、ラダー型回路構成を有する。すなわち、ラダー型回路構成は、入力端と出力端とを結ぶ直列腕に配置された弾性波共振子からなる複数の直列腕共振子と、直列腕とグラウンド電位との間に接続される複数の並列腕とを有し、各並列腕に弾性波共振子からなる並列腕共振子が配置されている構成を有する。【００１１】
本発明では、前記並列腕に配置された並列腕共振子のグラウンド電位側端部と、グラウンド電位との間に接続される複数のインダクタンスがさらに備えられている。そして、複数のインダクタンスのうち、少なくとも１つのインダクタンスがチップ基板に、残りの少なくとも１つのインダクタンスが実装基板に構成されている。【００１２】
本発明に係るフィルタ装置のある特定の局面では、複数の並列腕共振子のグラウンド電位側端部とグラウンド電位との間に接続されている複数のインダクタンスが、第１のインダクタンスと第２のインダクタンスとを有する。第１のインダクタンスは、１つの並列腕共振子のグラウンド電位側端部とグラウンド電位との間に接続される。第２のインダクタンスは、複数の並列腕共振子のグラウンド電位側端部を共通接続してなる共通接続点とグラウンド電位との間に接続される。【００１３】
本発明に係るフィルタ装置の他の特定の局面では、前記チップ基板が第１の配線導体を有し、前記実装基板が第２の配線導体を有し、第１の配線導体の配線抵抗に比べ、第２の配線導体の配線抵抗が低くなっており、前記第２のインダクタンスが前記第２の配線導体によって前記実装基板に構成されている。【００１４】
本発明に係るフィルタ装置のさらに他の特定の局面では、前記第１のインダクタンスのうち、少なくとも一部のインダクタンスが前記チップ基板に構成されており、残りの第１のインダクタンスが前記実装基板に構成されている。【００１５】
本発明に係るフィルタ装置のさらに別の特定の局面では、前記第１のインダクタンスが前記チップ基板に構成されている。【００１６】
本発明に係るフィルタ装置のさらに他の特定の局面では、前記チップ基板が高温焼成セラミックスからなり、前記実装基板が前記高温焼成セラミックスよりも焼成温度が低い低温焼成セラミックスからなる。
【発明の効果】
【００１７】
本発明に係るフィルタ装置では、上記複数のインダクタンスが備えられているため、帯域外減衰量の拡大を図ることができ、かつ該複数のインダクタンスのうち少なくとも１つのインダクタンスがチップ基板に、残りの少なくとも１つのインダクタンスが実装基板に構成されているので、小型化を図ることができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の一実施形態に係るフィルタ装置の回路図である。
【図２】図２は、本発明の一実施例のフィルタ装置が適用されるデュプレクサの回路図である。
【図３】図３は、本発明の一実施形態に係るフィルタ装置の略図的断面図である。
【図４】図４は、第１のインダクタンス及び第２のインダクタンスのインピーダンス特性を示す図である。
【図５】図５は、本発明の一実施形態のフィルタ装置、第１の比較例のフィルタ装置及び第２の比較例のフィルタ装置の減衰量周波数特性を示す図である。
【図６】図６は、共振子に直列にインダクタンスを接続した場合のインダクタンスの値と、インピーダンス特性との関係を示す図である。
【図７】図７は、共振子に直列にインダクタンスが接続されている構成において、配線抵抗が存在する場合と、配線抵抗が存在しない場合の共振特性を示す図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
【００２０】
図１は、本発明の一実施形態に係るフィルタ装置の回路図である。本実施形態のフィルタ装置１は、入力端子２と出力端子３とを有する。入力端子２と出力端子３とを結ぶ直列腕に、複数の直列腕共振子Ｓ１〜Ｓ４が配置されている。直列腕とグラウンド電位とを結ぶように複数の並列腕４〜７が設けられている。各並列腕４〜７に、それぞれ、並列腕共振子Ｐ１〜Ｐ４が配置されている。
【００２１】
直列腕共振子Ｓ１〜Ｓ４及び並列腕共振子Ｐ１〜Ｐ４は、弾性表面波共振子からなる。
【００２２】
複数の並列腕共振子Ｐ１，Ｐ２のグラウンド電位側端部は共通接続点８に共通接続されている。共通接続点８とグラウンド電位との間に第２のインダクタンスＬ２が接続されている。並列腕共振子Ｐ３及び並列腕共振子Ｐ４の各グラウンド電位側端部とグラウンド電位との間に、それぞれ、第１のインダクタンスＬ１が接続されている。
【００２３】
ラダー型回路構成では、並列腕共振子Ｐ１〜Ｐ４の共振周波数と、直列腕共振子Ｓ１〜Ｓ４の反共振周波数により、低域側及び高域側の減衰極がそれぞれ構成される。すなわち、ラダー型フィルタの通過帯域は直列腕共振子Ｓ１〜Ｓ４及び並列腕共振子Ｐ１〜Ｐ４の共振特性を利用して構成されている。
【００２４】
上記フィルタ装置１は、例えば図２に示すデュプレクサの送信フィルタとして好適に用いられる。図２に示すデュプレクサ１１では、送信フィルタがフィルタ装置１により構成されている。すなわち、アンテナ端子１２に、送信フィルタとしてフィルタ装置１が接続されている。受信フィルタ１３は、第１，第２の縦結合共振子型弾性波フィルタ部を有する。受信フィルタ１３は、平衡−不平衡変換機能を有する。従って、アンテナ端子１２と、第１，第２の受信端子１４，１５との間に受信フィルタ１３が接続されている。
【００２５】
ところで、デュプレクサ１１などの小型化に伴って、フィルタ装置１も小型化が強く求められている。そこで、本実施形態のフィルタ装置１では、図３に示すように、チップ基板２１上に弾性波フィルタチップ２２が搭載されたフィルタ部品２３を有する。この弾性波フィルタチップ２２は、圧電基板と、圧電基板の片面に形成された電極構造とを有する。他方、チップ基板２１は、本実施形態では、チップ基板として一般的に用いられている高温焼成型絶縁性セラミックス（ＨＴＣＣ）からなる。もっとも、チップ基板２１は他の絶縁性材料により形成されていてもよい。
【００２６】
他方、上記チップ部品２３は、実装基板２４に実装されている。実装基板２４は、例えば前述したデュプレクサ１１において送信フィルタ１と受信フィルタ１３とを搭載するための基板である。あるいは、実装基板２４は電子回路側のプリント基板であってもよい。すなわち、実装基板２４は、上記チップ部品２３が搭載される基板であれば特に限定されるものではない。
【００２７】
本実施形態では、実装基板２４は低温焼成型絶縁性セラミックス（ＬＴＣＣ）により構成されている。もっとも、実装基板２４は他の絶縁性材料で形成されていてもよい。
【００２８】
また、上記チップ部品２３及びチップ基板２１の外側を被覆するように外装樹脂層２５が形成されている。外装樹脂層２５は、適宜の合成樹脂により形成することができる。外装樹脂層２５は必ずしも形成されずともよい。
【００２９】
本実施形態では、上記ラダー型回路構成の構成要素のうち、複数の第１のインダクタンスＬ１はチップ基板２１に形成されている。他方、複数の第２のインダクタンスＬ２は実装基板２４に形成されている。従って、第１のインダクタンスＬ１及び第２のインダクタンスＬ２が、弾性波フィルタチップ２２内に形成されていないため、弾性波フィルタチップ２２の小型化を図ることができる。加えて、第１のインダクタンスＬ１と第２のインダクタンスＬ２とが、チップ基板２１と実装基板２４とに分けて形成されているため、フィルタ装置１全体の小型化をも図り得る。
【００３０】
ところで、上記第１のインダクタンスＬ１や第２のインダクタンスＬ２のように、共振子に直列にインダクタンスを接続した構成により、共振特性を変化させることができる。図６において、一点鎖線は弾性表面波共振子自体の共振特性を示し、実線が弾性表面波共振子に１．０ｎＨのインダクタンスを直列に接続した場合の共振特性を示す。破線が弾性表面波共振子に２．０ｎＨのインダクタンスを直列に接続した場合の共振特性を示す。
【００３１】
図６から明らかなように、直列接続されるインダクタンスの値が大きくなるほど共振周波数が低周波数側にシフトしていくことがわかる。すなわち、インダクタンスを直列に接続することにより共振周波数を変化させることができる。また、比帯域を広げ得ることがわかる。
【００３２】
他方、図１に示したラダー型回路では、通過帯域は、並列腕共振子Ｐ１〜Ｐ４の共振特性と、直列腕共振子Ｓ１〜Ｓ４の共振特性とにより構成される。
【００３３】
従って、前述したように、例えば並列腕共振子Ｐ３，Ｐ４に第１のインダクタンスＬ１を接続することにより、さらに第１のインダクタンスＬ１の値を大きくすることにより共振周波数を低めることができる。よって、通過帯域を広げるように第１のインダクタンスＬ１により通過帯域を調整することができる。よって、第１のインダクタンスＬ１は、通過帯域を広げ得る機能を有するため、伸長コイルと必要に応じて略すこととする。
【００３４】
第２のインダクタンスＬ２も、並列腕共振子Ｐ１，Ｐ２に直列に接続されているため、同様に共振周波数を低めるように作用する。もっとも、第２のインダクタンスＬ２の場合には、並列腕共振子の共振周波数における減衰量をより一層大きくすることができる。すなわち、減衰極における減衰量をより一層大きくすることができる。これを、図４を参照して説明する。
【００３５】
図４の実線は、２個の弾性表面波共振子の共通接続点とグラウンド電位との間に１．０ｎＨの第２のインダクタンスを接続した場合の共振特性を示し、破線は１個の弾性表面波共振子のグラウンド電位側端部とグラウンド電位との間に２．０ｎＨの第１のインダクタンスを接続した構成の共振特性を示す。図４の実線から明らかなように、第２のインダクタンスＬ２の場合には、共振周波数におけるインピーダンス値を小さくすることができる。従って、ラダー型フィルタの低域側の減衰極における減衰量をより一層拡大することができる。
【００３６】
よって、第２のインダクタンスＬ２は、第１のインダクタンスＬ１と比べて、フィルタの通過帯域により大きな変動を与える。
【００３７】
図３に示したフィルタ装置１では、チップ基板２１が高温焼成型セラミックスからなり、実装基板２４が低温焼成型セラミックスからなる。チップ基板２１の材料として、高温焼成型セラミックスでは、配線材料として高温に耐え得る金属材料を用いなければならない。従って、チップ基板２１内に形成されるインダクタンスでは、導体として、Ｗなどの高融点金属を用いなければならない。ただし、Ｗは、低融点金属であるＣｕより導電率が高い。よって、チップ基板２１内のインダクタンスの抵抗が高くなり、抵抗値の増加に反比例してインダクタンスのＱ値が低下する。また、フィルタ装置１の配線材料として高融点金属であるＷ、Ｐｔ，Ｐｄなど比較的高価な材料を多く用いることは、経済的な点から望ましくない。
【００３８】
他方、実装基板２４は、低温で焼成されて形成されるものである。従って、配線抵抗が低く、低融点金属であるＣｕなどの金属でインダクタンスを構成することができる。また、Ｃｕは比較的安価な材料であるため、経済的な点からも望ましい。
【００３９】
前述したように、第２のインダクタンスＬ２のＱ値は、第１のインダクタンスＬ１のＱ値よりもフィルタ特性に大きな影響を与える。従って、本実施形態のように、第２のインダクタンスＬ２をＬＴＣＣなどの材料が用いられた実装基板２４側に設けることが望ましい。それによって、フィルタ特性に与える影響が大きい第２のインダクタンスＬ２を、配線抵抗の低いＣｕなどで形成することにより、第２のインダクタンスＬ２のＱ値を大きくすることができる。
【００４０】
図７は、弾性表面波共振子に直列に２．０ｎＨのインダクタンスを接続した構成における配線抵抗の大きさによる共振特性の変化を示す図である。配線抵抗がほぼ０Ωの場合の結果を破線で示し、配線抵抗が１Ωの場合の結果を実線で示す。図７から明らかなように、配線抵抗が大きければ、Ｑ値が低下して共振周波数におけるピークがなまり、インピーダンス比が小さくなっていることがわかる。従って、フィルタ特性に大きな影響を与える第２のインダクタンスＬ２は、上記のように、配線抵抗が低いＣｕなどにより形成することが望ましい。従って、上記実施形態のように、第２のインダクタンスＬ２を実装基板２４に構成することか望ましい。
【００４１】
もっとも、複数のインダクタンスを有するフィルタ装置１において、少なくとも１つのインダクタンスをチップ基板２１に、残りの少なくとも１つのインダクタンスを実装基板２４に分けて形成すれば、インダクタンスの実装容積をチップ基板２１と実装基板２４とに分散することができ、フィルタ装置１の小型化を図ることが容易となる。従って、本発明では、並列腕共振子とグラウンド電位との間に接続される複数のインダクタンスのうち、少なくとも１つのインダクタンスがチップ基板２１に、残りの少なくとも１つのインダクタンスが実装基板２４に構成されておればよい。
【００４２】
また、第２のインダクタンスＬ２は、配線抵抗が低い実装基板２４に構成されていることが望ましい。この場合、複数の第１のインダクタンスＬ１のうち、少なくとも１つの第１のインダクタンスＬ１が実装基板２４に形成されていてもよい。すなわち、複数の第１のインダクタンスＬ１は、少なくとも１つのインダクタンスＬ１が実装基板２４に、残りの第１のインダクタンスＬ１がチップ基板２１に形成されていてもよい。
【００４３】
さらに、上記実施形態では、ＬＴＣＣにより実装基板２４が、ＨＴＣＣによりチップ基板２１が形成されていた。しかしながら、本発明においては、チップ基板２１及び実装基板２４の材料はこれらに限定されるものではない。両者は、同じ絶縁性材料により形成されていてもよい。もっとも、好ましくは、形成される配線導体の配線抵抗が相対的に低い絶縁性材料と、相対的に高い絶縁性材料とを用いて、上記のように実装基板２４とチップ基板２１とを構成することが望ましい。この場合、チップ基板２１がＬＴＣＣで、実装基板２４がＨＴＣＣで構成されていてもよい。その場合には、第２のインダクタンスをチップ基板２１に、第１のインダクタンスが実装基板２４に形成することが望ましい。
【００４４】
なお、上記実施形態では、配線抵抗が低い導体としてＣｕ、高融点であるが配線抵抗が高い導体としてＷを例示した。しかしながら、本発明に用い得る配線導体の組み合わせは、上記の組み合わせに限定されるものではない。すなわち、相対的に配線抵抗が低い適宜の金属もしくは合金と、相対的に配線抵抗が高い適宜の金属もしくは合金により各配線導体を形成することができる。具体的には、Ｗ以外に、高融点であるＰｔ，Ｐｄなどの比較的配線抵抗が高い導体を用い得る。
【００４５】
また、上記実施形態では、直列腕共振子Ｓ１〜Ｓ４及び並列腕共振子Ｐ１〜Ｐ４は、弾性表面波共振子により構成したが、弾性境界波共振子やバルク弾性波共振子により構成してもよい。
【符号の説明】
【００４６】
１…フィルタ装置
２…入力端子
３…出力端子
４〜７…並列腕
８…共通接続点
１１…デュプレクサ
１２…アンテナ端子
１３…受信フィルタ
１４，１５…第１，第２の受信端子
２１…チップ基板
２２…弾性波フィルタチップ
２３…フィルタ部品
２４…実装基板
２５…外装樹脂層
Ｌ１，Ｌ２…第１，第２のインダクタンス
Ｐ１〜Ｐ４…並列腕共振子
Ｓ１〜Ｓ４…直列腕共振子
【図１】
2014045726.tif 000003
【図２】
2014045726.tif 000004
【図３】
2014045726.tif 000005
【図４】
2014045726.tif 000006
【図５】
2014045726.tif 000007
【図６】
2014045726.tif 000008
【図７】
2014045726.tif 000009
【手続補正書】
【提出日】平成26年9月25日(2014.9.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
実装基板と、
前記実装基板上に実装され、チップ基板と、前記チップ基板上に搭載された弾性波フィルタチップとを有するフィルタ部品とを備え、
前記チップ基板が、第１の配線導体を有し、前記実装基板が第２の配線導体を有し、前記第１の配線導体の配線抵抗に比べ、前記第２の配線導体の配線抵抗が低くなっており、
前記弾性波フィルタチップが、入力端と出力端とを結ぶ直列腕に配置されており、かつ弾性波共振子からなる複数の直列腕共振子と、前記直列腕とグラウンド電位との間に接続される複数の並列腕とを有し、各並列腕に弾性波共振子からなる並列腕共振子が配置されている、ラダー型回路構成を有し、
前記並列腕に配置された並列腕共振子のグラウンド電位側端部と、グラウンド電位との間に接続される複数のインダクタンスをさらに備え、該複数のインダクタンスのうち、少なくとも１つのインダクタンスが前記チップ基板に、残りの少なくとも１つのインダクタンスが前記実装基板に構成されており、
前記複数のインダクタンスが、１つの並列腕共振子のグラウンド電位側端部とグラウンド電位との間に接続される第１のインダクタンスと、複数の並列腕共振子のグラウンド電位側端部を共通接続してなる共通接続点とグラウンド電位との間に接続される第２のインダクタンスとを有し、前記第２のインダクタンスが前記第２の配線導体によって前記実装基板に構成されている、フィルタ装置。
【請求項２】
前記第１のインダクタンスのうち、少なくとも一部のインダクタンスが前記チップ基板に構成されており、残りの第１のインダクタンスが前記実装基板に構成されている、請求項１に記載のフィルタ装置。
【請求項３】
前記第１のインダクタンスが前記チップ基板に構成されている、請求項１に記載のフィルタ装置。
【請求項４】
前記チップ基板が高温焼成セラミックスからなり、前記実装基板が前記高温焼成セラミックスよりも焼成温度が低い低温焼成セラミックスからなる、請求項１〜３のいずれか１項に記載のフィルタ装置。
【国際調査報告】
2014045726.tif 000010
2014045726.tif 000011
2014045726.tif 000012
2014045726.tif 000013