(57)【要約】  高周波モジュール（１）は、積層基板（１１）とパワーアンプ（１２）とサーマルビア（９１，９２）とバンドパスフィルタ（１３）とを備える。パワーアンプ（１２）は、積層基板（１１）上に実装される。サーマルビア（９１，９２）は、パワーアンプ（１２）の直下の積層基板（１１）内に形成され、パワーアンプ（１２）の放熱に使用される。バンドパスフィルタ（１３）は、積層基板（１１）内に形成され、パワーアンプ（１２）と接続される。サーマルビア（９２）は、バンドパスフィルタ（１３）を構成するインダクタとして使用される。バンドパスフィルタ（１３）は、積層基板（１１）の積層方向から見て、パワーアンプ（１２）と重なる。
2014061448.tif 000002
【特許請求の範囲】
【請求項１】
積層基板と、
前記積層基板上に実装された高周波増幅回路と、
前記高周波増幅回路の直下の前記積層基板内に形成され、前記高周波増幅回路の放熱に使用されるサーマルビアと、
前記積層基板内に形成され、前記高周波増幅回路と接続され、インダクタとキャパシタとを有するＬＣ回路とを備え、
前記サーマルビアは、前記インダクタとして使用され、
前記ＬＣ回路は、前記積層基板の積層方向から見て、前記高周波増幅回路と重なることを特徴とする高周波モジュール。
【請求項２】
前記ＬＣ回路は、ＬＣフィルタであることを特徴とする請求項１に記載の高周波モジュール。
【請求項３】
前記サーマルビアは、前記積層基板を貫通していることを特徴とする請求項１または２に記載の高周波モジュール。
【請求項４】
前記ＬＣ回路は、ＬＣ並列共振回路を有し、
前記ＬＣ並列共振回路を構成する前記インダクタは、ループ状に形成されていることを特徴とする請求項１ないし３のいずれかに記載の高周波モジュール。
【請求項５】
前記高周波増幅回路は、縦続接続された複数の基本増幅回路を備え、
最終段の前記基本増幅回路の直下に形成された前記サーマルビアは、前記インダクタとして使用され、
他の前記基本増幅回路の直下にスペースが形成され、前記ＬＣ回路は、前記スペースに形成されることを特徴とする請求項１ないし４のいずれかに記載の高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波増幅回路とＬＣ回路とを備えた高周波モジュールに関する。
【背景技術】
【０００２】
高周波モジュールは、小型化、集積化等の利点を有するため、現在、広く普及している携帯電話等の無線通信装置に内蔵されている。高周波モジュールの一形態として、例えば、フィルタ回路、整合回路、増幅回路等から構成され、信号を送受信するために使用されるものがある。従来の高周波モジュールは、例えば、特許文献１ないし３に示されている。【０００３】
特許文献１および２に記載の高周波モジュールは、積層基板と高周波増幅回路とサーマルビアとフィルタ回路とを備えている。高周波増幅回路は、積層基板上に実装されている。サーマルビアは、高周波増幅回路の直下の積層基板内に形成され、積層基板を貫通している。フィルタ回路は、ＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）素子を使用したＳＡＷフィルタで構成され、高周波増幅回路の近傍に実装されている。【０００４】
特許文献３に記載の高周波モジュールは、特許文献２と同様に、積層基板と高周波増幅回路とサーマルビアとフィルタ回路とを備えている。高周波増幅回路は、積層基板上に実装されている。サーマルビアは、高周波増幅回路の直下の積層基板内に形成され、積層基板を貫通している。特許文献３のフィルタ回路はインダクタおよびキャパシタを組み合わせたＬＣフィルタ回路であり、インダクタおよびキャパシタはそれぞれサーマルビア近傍の積層基板内に設けられた電極パターンにより形成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１２１１４７号公報
【特許文献２】特開２００５−１２３９０９号公報
【特許文献３】特開２００５−１６６９８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１および２に記載の高周波モジュールの場合、ＳＡＷフィルタを積層基板上に実装するため、ＳＡＷフィルタを実装するためのスペースを積層基板上に確保する必要がある。【０００７】
特許文献３に記載の高周波モジュールの場合、ＬＣフィルタ回路は積層基板内に形成される。しかし、サーマルビアが高周波増幅回路の直下に配置されているため、ＬＣフィルタ回路を高周波増幅回路の直下に形成することができない。したがって、ＬＣフィルタ回路を形成するためのスペースを積層基板内に確保する必要がある。【０００８】
本発明の目的は、放熱性を維持しつつ、小型化された高周波モジュールを実現することにある。
【課題を解決するための手段】
【０００９】
本発明に係る高周波モジュールは、以下のように構成される。高周波モジュールは、積層基板と高周波増幅回路とサーマルビアとＬＣ回路とを備える。高周波増幅回路は、積層基板上に実装される。サーマルビアは、高周波増幅回路の直下の積層基板内に形成され、高周波増幅回路の放熱に使用される。ＬＣ回路は、積層基板内に形成され、高周波増幅回路と接続される。サーマルビアは、ＬＣ回路を構成するインダクタとして使用される。ＬＣ回路は、積層基板の積層方向から見て、高周波増幅回路と重なる。【００１０】
この構成では、ＬＣ回路を形成するためのスペースを別途確保する場合に比べて、高周波モジュールを小型化することができる。また、高周波モジュールの放熱性を維持することができる。【００１１】
また、本発明に係る高周波モジュールでは、ＬＣ回路は、ＬＣフィルタでもよい。【００１２】
サーマルビアは、放熱性を良くするために大きな断面積を有する。これにより、サーマルビアは、低い抵抗値を有する。この構成では、ＬＣフィルタのＱ値を上げ、ＬＣフィルタの減衰特性を改善することができる。【００１３】
また、本発明に係る高周波モジュールでは、好ましくは、サーマルビアは積層基板を貫通している。この構成では、高周波モジュールは十分な放熱性を得ることができる。【００１４】
また、本発明に係る高周波モジュールでは、ＬＣ回路がＬＣ並列共振回路を有し、ＬＣ並列共振回路を構成するインダクタは、ループ状に形成されてもよい。この構成では、ＬＣフィルタのＱ値をさらに上げ、ＬＣフィルタの減衰特性を改善することができる。【００１５】
また、本発明に係る高周波モジュールは、以下のように構成されてもよい。高周波増幅回路は、縦続接続された複数の基本増幅回路を備える。最終段の基本増幅回路の放熱に使用されるサーマルビアは、インダクタとして使用される。他の基本増幅回路に使用されるサーマルビアを除くことによりスペースが形成され、ＬＣ回路は、当該スペースに形成される。この構成では、所定のサーマルビアを除くことにより、高周波増幅回路の放熱性を維持しながら、高周波モジュールを小型化することができる。
【発明の効果】
【００１６】
本発明によると、ＬＣ回路を形成するためのスペースを別途確保する場合に比べて、高周波モジュールを小型化することができる。また、高周波モジュールの放熱性を維持することができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施形態に係る高周波モジュールの回路図である。
【図２】第１の実施形態に係る高周波モジュールの外観斜視図である。
【図３】第１の実施形態に係る高周波モジュールの要部断面図である。
【図４】第１の実施形態に係る高周波モジュールの積層図である。
【図５】第２の実施形態に係る高周波モジュールの要部断面図である。
【発明を実施するための形態】
【００１８】
本発明の第１の実施形態に係る高周波モジュールについて説明する。図１は、第１の実施形態に係る高周波モジュールの回路図である。高周波モジュール１は、パワーアンプ１２とバンドパスフィルタ１３とを備える。パワーアンプ１２は、本発明の高周波増幅回路に相当する。バンドパスフィルタ１３は本発明のＬＣ回路およびＬＣフィルタに相当する。
【００１９】
バンドパスフィルタ１３の一方端は、入力端子Ｔ１に接続されている。バンドパスフィルタ１３の他方端は、パワーアンプ１２の一方端に接続されている。パワーアンプ１２の他方端は、出力端子Ｔ２に接続されている。
【００２０】
入力端子Ｔ１は、キャパシタＣ４の一方端とキャパシタＣ６の一方端とに接続されている。入力端子Ｔ１とキャパシタＣ４，Ｃ６との接続点は、キャパシタＣ１とインダクタＬ１とから構成されるＬＣ並列共振回路を介してグランドに接続されている。
【００２１】
キャパシタＣ４の他方端は、キャパシタＣ５の一方端に接続されている。キャパシタＣ４，Ｃ５の接続点は、キャパシタＣ２とインダクタＬ２とから構成されるＬＣ並列共振回路を介してグランドに接続されている。
【００２２】
キャパシタＣ５の他方端は、キャパシタＣ６の他方端とパワーアンプ１２の一方端とに接続されている。キャパシタＣ５，Ｃ６とパワーアンプ１２との接続点は、キャパシタＣ３とインダクタＬ３とから構成されるＬＣ並列共振回路を介してグランドに接続されている。
【００２３】
バンドパスフィルタ１３は、キャパシタＣ１ないしＣ６およびインダクタＬ１ないしＬ３の値が適宜設定されることにより、特定の周波数帯域の信号のみ通過させる。バンドパスフィルタ１３は、入力された信号から不要な周波数帯域の信号を取り除く。不要な周波数帯域の信号が取り除かれた信号は、パワーアンプ１２に送られる。
【００２４】
図２は、第１の実施形態に係る高周波モジュールの外観斜視図である。図３は、第１の実施形態に係る高周波モジュールの要部断面図である。高周波モジュール１は、積層基板１１とパワーアンプ１２とサーマルビア９１，９２とを備える。
【００２５】
積層基板１１は、誘電体層と電極パターンとビアホールとを備える。ビアホールは、単なる誘電体層に形成された貫通孔ではなく、貫通孔内に形成された導体を含むものである。誘電体層と電極パターンとは積層され、ビアホールは誘電体層を貫通している。なお、以下では、積層基板１１の積層方向から見て略矩形状となる電極パターンを平板電極と称し、グランドとなる電極パターンをグランド電極と称し、その他の電極パターンを線路電極と称する。
【００２６】
パワーアンプ１２は、積層基板１１の第１の主面に実装されている。サーマルビア９１，９２は、パワーアンプ１２の直下に形成され、積層基板１１を貫通している。サーマルビア９１，９２の一端は、パワーアンプ１２に接続されている。サーマルビア９１，９２の他端は、グランド端子５５に接続されている。グランド端子５５は、積層基板１１の第２の主面（第１の主面と反対側の主面）に形成されている。
【００２７】
グランド電極７２は、第１の主面の近くに位置する誘電体層に形成されている。グランド電極７３は、第２の主面の近くに位置する誘電体層に形成されている。グランド電極７２，７３は、サーマルビア９１，９２に接続されている。平板電極８５は、グランド電極７２に対向するように形成されている。平板電極８９は、グランド電極７３に対向するように形成されている。平板電極８５，８９は、ビアホールと線路電極６１とを介してサーマルビア９２に接続されている。
【００２８】
グランド電極７２と平板電極８５とその間に挟まれた誘電体層とは、キャパシタＣ１１を構成する。グランド電極７３と平板電極８９とその間に挟まれた誘電体層とは、キャパシタＣ１２を構成する。キャパシタＣ１１，Ｃ１２は、図１に示すキャパシタＣ１を構成する。サーマルビア９２と線路電極６１と線路電極６１および平板電極８５、８９を接続するビアホールとは、インダクタＬ１として使用される。
【００２９】
また、サーマルビア９２と線路電極６１と線路電極６１および平板電極８５，８９を接続するビアホールとは、積層基板の積層方向に垂直な方向から見たとき、サーマルビア９２とグランド電極７３との接続点を始点として、ループ状に形成されている。このように、ビアホールを使用してインダクタをループ状に形成することにより、インダクタのＱ値を上げることができる。
【００３０】
バンドパスフィルタ１３は、キャパシタＣ１１，Ｃ１２、インダクタＬ１および図示されていない回路素子から構成される。バンドパスフィルタ１３は、積層基板１１の積層方向から見てパワーアンプ１２と部分的に重なるように、配置されている。
【００３１】
一般的に、キャパシタの容量を大きくする場合、キャパシタを１つの対向電極から構成すると、対向電極の主面の面積を大きくする必要がある。そして、対向電極の主面の面積が大きくなると、高周波モジュールのサイズを大きくする必要がある。しかし、キャパシタＣ１１，Ｃ１２を並列接続することによりキャパシタＣ１を構成すると、平板電極８５，８９の主面の面積を大きくすることなく、キャパシタＣ１の容量を大きくすることができる。そして、積層基板１１の主面に垂直な方向から見て重なるように、キャパシタＣ１１，Ｃ１２を配置することで、積層基板１１の主面の面積を大きくする必要がなくなる。したがって、高周波モジュール１のサイズを大きくせずに、大きな容量を等価的に有するキャパシタＣ１を高周波モジュール１内に形成することができる。
【００３２】
図４は、第１の実施形態に係る高周波モジュールの積層図である。積層基板１１は、番号順に積層された誘電体層１０１ないし１１６を備える。誘電体層１０１の主面は、積層基板１１の第１の主面となる。誘電体層１１６の主面は、積層基板１１の第２の主面となる。なお、図４に示された小丸印は、ビアホールを表す。
【００３３】
実装用ランド５１は、誘電体層１０１に略矩形の形状で形成されている。パワーアンプ１２は、実装用ランド５１上に実装される。サーマルビア９１，９２，９３，９４は、パワーアンプ１２の直下に形成され、積層基板１１を貫通している。サーマルビア９１，９２，９３，９４は、グランド端子５５およびグランド電極７１，７２，７３に接続されている。
【００３４】
グランド電極７１は、誘電体層１０３の略全面に形成されている。平板電極８２は、誘電体層１０４に形成されている。グランド電極７２は、誘電体層１０５の略全面に形成されている。平板電極８２は、誘電体層１０３を介してグランド電極７１と対向している。平板電極８２は、誘電体層１０４を介してグランド電極７２と対向している。平板電極８２とグランド電極７１，７２と誘電体層１０３，１０４とは、キャパシタＣ２を構成する。
【００３５】
平板電極８４，８５は、誘電体層１０６に形成されている。平板電極８６は、誘電体層１０７に形成されている。平板電極８６は、ビアホールを介して平板電極８２に接続されている。平板電極８４は、誘電体層１０５を介してグランド電極７２と対向している。平板電極８４とグランド電極７２と誘電体層１０５とは、キャパシタＣ３を構成する。平板電極８４は、誘電体層１０６を介して平板電極８６と対向している。平板電極８４，８６と誘電体層１０６とは、キャパシタＣ５を構成する。平板電極８５は、誘電体層１０５を介してグランド電極７２と対向している。平板電極８５とグランド電極７２と誘電体層１０５とは、キャパシタＣ１を構成する。平板電極８５は、誘電体層１０６を介して平板電極８６と対向している。平板電極８５，８６と誘電体層１０６とは、キャパシタＣ４を構成する。
【００３６】
線路電極６１は、誘電体層１０８ないし１１０に形成されている。線路電極６１の一端はサーマルビア９２に接続されている。線路電極６１の他端は、ビアホールを介して平板電極８５に接続されている。サーマルビア９２と線路電極６１と平板電極８５，８９および線路電極６１を接続するビアホールとは、インダクタＬ１として使用される。
【００３７】
線路電極６２は、誘電体層１０８ないし１１０に形成されている。線路電極６２の一端はサーマルビア９３に接続されている。線路電極６２の他端は、ビアホールを介して平板電極８２，８６に接続されている。サーマルビア９３と線路電極６２と平板電極８２および線路電極６２を接続するビアホールとは、インダクタＬ２として使用される。
【００３８】
線路電極６３は、誘電体層１０８ないし１１０に形成されている。線路電極６３の一端はサーマルビア９４に接続されている。線路電極６３の他端は、ビアホールを介して平板電極８４に接続されている。サーマルビア９４と線路電極６３と平板電極８４，８８および線路電極６３を接続するビアホールとは、インダクタＬ３として使用される。
【００３９】
線路電極６５は、誘電体層１０９に形成されている。線路電極６５の一端は、線路電極６３に接続されている。線路電極６５の他端は、バンドパスフィルタ１３の出力端子であり、パワーアンプ１２の入力端子に接続されている。
【００４０】
平板電極８７は、誘電体層１１３に形成されている。平板電極８８，８９は、誘電体層１１４に形成されている。グランド電極７３は、誘電体層１１５の略全面に形成されている。平板電極８８は、ビアホールを介して平板電極８４と接続されている。平板電極８９は、ビアホールを介して平板電極８５と接続されている。
【００４１】
平板電極８７は、誘電体層１１３を介して平板電極８８，８９と対向している。平板電極８７，８８，８９と誘電体層１１３とは、キャパシタＣ６を構成する。平板電極８８は、誘電体層１１４を介してグランド電極７３と対向している。平板電極８８とグランド電極７３と誘電体層１１４とは、キャパシタＣ３を構成する。平板電極８９は、誘電体層１１４を介してグランド電極７３と対向している。平板電極８９とグランド電極７３と誘電体層１１４とは、キャパシタＣ１を構成する。
【００４２】
グランド端子５５と高周波モジュール用入力端子５６と高周波モジュール用出力端子５７とは、誘電体層１１６に所定のパターンで形成されている。高周波モジュール用入力端子５６はビアホールを介して平板電極８９に接続されている。高周波モジュール用入力端子５６はバンドパスフィルタ１３の入力端子に対応している。
【００４３】
第１の実施形態によると、パワーアンプ１２の直下の積層基板１１内にバンドパスフィルタ１３の一部を形成する。これにより、フィルタを形成するためのスペースを別途確保する場合に比べて、高周波モジュール１を小型化することができる。なお、サーマルビアの本数を減らして、パワーアンプ１２の直下の積層基板１１内にバンドパスフィルタ１３の全部を形成してもよい。これにより、高周波モジュール１をさらに小型化することができる。
【００４４】
また、サーマルビア９２，９３，９４は、放熱性を良くするために大きな断面積を有する。これにより、サーマルビア９２，９３，９４は、低い抵抗値を有する。したがって、バンドパスフィルタ１３のインダクタとしてサーマルビア９２，９３，９４を使用することにより、バンドパスフィルタ１３のＱ値を上げ、バンドパスフィルタ１３の減衰特性を改善することができる。
【００４５】
すなわち、線路電極とビアホールとによりインダクタを形成し、バンドパスフィルタ１３のＱ値を上げようとする場合、線路電極の幅を大きくする、あるいは、ビアホールを太くする必要がある。このため、バンドパスフィルタ１３のサイズ、延いては、高周波モジュール１のサイズが大きくなる。しかし、バンドパスフィルタ１３では、積層基板１１にすでに形成されているサーマルビア９２，９３，９４をインダクタとして使用しているため、高周波モジュール１のサイズを大きくせず、バンドパスフィルタ１３のＱ値を上げることができる。
【００４６】
また、サーマルビア９１，９２，９３，９４が積層基板１１を貫通しているため、高周波モジュール１は、十分な放熱性を得ることができる。また、サーマルビア９１，９２，９３，９４は、低い抵抗値を有するとともに、グランド電極７１，７２，７３に直接的に接続されている。したがって、バンドパスフィルタ１３に特性の良いグランドを用いることができる。
【００４７】
なお、インダクタＬ１，Ｌ２，Ｌ３は、ビアホールと線路電極とにより形成されてもよい。また、インダクタＬ１，Ｌ２，Ｌ３は、ビアホールと線路電極とによりループ状に形成されてもよい。ビアホールと線路電極により構成されたインダクタがループ状の場合、ループ状でない場合に比べてバンドパスフィルタ１３のＱ値を上げ、バンドパスフィルタ１３の減衰特性を改善することができる。また、本発明に係るＬＣ回路は、ハイパスフィルタまたはローパスフィルタでもよい。
【００４８】
本発明の第２の実施形態に係る高周波モジュールについて説明する。図５は、第２の実施形態に係る高周波モジュールの要部断面図である。以下では、第１の実施形態と異なる点について説明する。
【００４９】
高周波モジュール１Ａは、第１の実施形態のパワーアンプ１２に代えて、パワーアンプ１２Ａ１，１２Ａ２，１２Ａ３が縦続接続されたパワーアンプ１２Ａを備える。パワーアンプ１２Ａ１，１２Ａ２，１２Ａ３は、本発明の基本増幅回路に相当する。パワーアンプ１２Ａは、本発明の高周波増幅回路に相当する。パワーアンプ１２Ａ１，１２Ａ２，１２Ａ３は、例えば、ＦＥＴまたはバイポーラトランジスタから構成される。
【００５０】
サーマルビア９１，９２は、最終段のパワーアンプ１２Ａ３の直下にのみ形成され、パワーアンプ１２Ａ１，１２Ａ２の直下に形成されていない。バンドパスフィルタ１３は、パワーアンプ１２Ａの略直下に形成されている。
【００５１】
最終段のパワーアンプ１２Ａ３は、パワーアンプ１２Ａ１，１２Ａ２に比べて大きい負荷を有する。これにより、最終段のパワーアンプ１２Ａ３からの発熱量は、パワーアンプ１２Ａからの発熱量の多くを占める。したがって、パワーアンプ１２Ａ１，１２Ａ２の直下にサーマルビアを形成しなくとも、最終段のパワーアンプ１２Ａ３の直下にサーマルビア９１，９２を形成すれば、放熱性を維持することができる。これにより、放熱性を維持しながら、高周波モジュール１Ａを小型化することができる。
【００５２】
なお、所望の放熱性を得られない場合、パワーアンプ１２Ａ２の直下にもサーマルビアを形成してもよい。また、縦続接続されるパワーアンプの数は、４つ以上でもよい。この場合、サーマルビアは、最終段のパワーアンプの直下と発熱量を無視できない他のパワーアンプの直下とに形成される。
【符号の説明】
【００５３】
１，１Ａ  高周波モジュール
１１  積層基板
１２，１２Ａ，１２Ａ１，１２Ａ２，１２Ａ３  パワーアンプ
１３  バンドパスフィルタ
５１  実装用ランド
５５  グランド端子
５６  高周波モジュール用入力端子
５７  高周波モジュール用出力端子
６１，６２，６３，６５  線路電極
７１，７２，７３  グランド電極
８２，８４，８５，８６，８７，８８，８９  平板電極
９１，９２，９３，９４  サーマルビア
１０１〜１１６  誘電体層
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ１１，Ｃ１２  キャパシタ
Ｌ１，Ｌ２，Ｌ３  インダクタ
【図１】
2014061448.tif 000003
【図２】
2014061448.tif 000004
【図３】
2014061448.tif 000005
【図４】
2014061448.tif 000006
【図５】
2014061448.tif 000007
【手続補正書】
【提出日】平成27年4月22日(2015.4.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
積層基板と、
前記積層基板上に実装された高周波増幅回路と、
前記高周波増幅回路の直下の前記積層基板内に形成され、前記高周波増幅回路の放熱に使用されるサーマルビアと、
前記積層基板内に形成され、前記高周波増幅回路と接続され、インダクタとキャパシタとを有するＬＣ回路とを備え、
前記積層基板は、その内層に形成されたグランド電極、および、前記グランド電極に対向する平板電極を含み、
前記グランド電極および前記平板電極は前記キャパシタを構成し、
前記サーマルビアは、前記インダクタとして使用され、
前記ＬＣ回路は、前記積層基板の積層方向から見て、前記高周波増幅回路と重なることを特徴とする高周波モジュール。
【請求項２】
前記ＬＣ回路は、ＬＣフィルタであることを特徴とする請求項１に記載の高周波モジュール。
【請求項３】
前記サーマルビアは、前記積層基板を貫通していることを特徴とする請求項１または２に記載の高周波モジュール。
【請求項４】
前記ＬＣ回路は、ＬＣ並列共振回路を有し、
前記ＬＣ並列共振回路を構成する前記インダクタは、ループ状に形成されていることを特徴とする請求項１ないし３のいずれかに記載の高周波モジュール。
【請求項５】
前記高周波増幅回路は、縦続接続された複数の基本増幅回路を備え、
最終段の前記基本増幅回路の直下に形成された前記サーマルビアは、前記インダクタとして使用され、
他の前記基本増幅回路の直下にスペースが形成され、前記ＬＣ回路は、前記スペースに形成されることを特徴とする請求項１ないし４のいずれかに記載の高周波モジュール。
【請求項６】
前記積層基板は、複数の前記グランド電極および複数の前記平板電極を含み、
それぞれの前記グランド電極はそれぞれの前記平板電極と前記キャパシタを構成する、請求項１ないし５のいずれかに記載の高周波モジュール。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明に係る高周波モジュールは、以下のように構成される。高周波モジュールは、積層基板と高周波増幅回路とサーマルビアとＬＣ回路とを備える。高周波増幅回路は、積層基板上に実装される。サーマルビアは、高周波増幅回路の直下の積層基板内に形成され、高周波増幅回路の放熱に使用される。ＬＣ回路は、積層基板内に形成され、高周波増幅回路と接続される。積層基板は、その内層に形成されたグランド電極、および、グランド電極に対向する平板電極を含む。グランド電極および平板電極はＬＣ回路のキャパシタを構成する。サーマルビアは、ＬＣ回路を構成するインダクタとして使用される。ＬＣ回路は、積層基板の積層方向から見て、高周波増幅回路と重なる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、本発明に係る高周波モジュールは、以下のように構成されてもよい。高周波増幅回路は、縦続接続された複数の基本増幅回路を備える。最終段の基本増幅回路の放熱に使用されるサーマルビアは、インダクタとして使用される。他の基本増幅回路に使用されるサーマルビアを除くことによりスペースが形成され、ＬＣ回路は、当該スペースに形成される。この構成では、所定のサーマルビアを除くことにより、高周波増幅回路の放熱性を維持しながら、高周波モジュールを小型化することができる。
また、本発明に係る高周波モジュールでは、積層基板は、複数のグランド電極および複数の平板電極を含み、それぞれのグランド電極はそれぞれの平板電極とキャパシタを構成してもよい。
【国際調査報告】
2014061448.tif 000008
2014061448.tif 000009
2014061448.tif 000010