【手続補正書】
【提出日】平成26年12月3日(2014.12.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第１の容量素子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２の容量素子は、前記第３のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２のトランジスタのゲートは、第３の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続されることを特徴とする半導体装置。
【請求項２】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、
前記第１のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第１の容量素子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２の容量素子は、前記第３のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２のトランジスタのゲートは、第３の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続されることを特徴とする半導体装置。
【請求項３】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、
前記第１のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第３のトランジスタのチャネル形成領域は、シリコンを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第１の容量素子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２の容量素子は、前記第３のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２のトランジスタのゲートは、第３の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続されることを特徴とする半導体装置。
【請求項４】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第１の容量素子と、第２の容量素子と、第３の容量素子と、第４の容量素子と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第１の容量素子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２の容量素子は、前記第３のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２のトランジスタのゲートは、第３の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第６のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３の容量素子は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４の容量素子は、前記第６のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第４のトランジスタのゲートは、第４の配線と電気的に接続され、
前記第５のトランジスタのゲートは、第５の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続されることを特徴とする半導体装置。
【請求項５】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第１の容量素子と、第２の容量素子と、第３の容量素子と、第４の容量素子と、を有し、
前記第１のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第４のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第５のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第１の容量素子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２の容量素子は、前記第３のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２のトランジスタのゲートは、第３の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第６のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３の容量素子は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４の容量素子は、前記第６のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第４のトランジスタのゲートは、第４の配線と電気的に接続され、
前記第５のトランジスタのゲートは、第５の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続されることを特徴とする半導体装置。
【請求項６】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第１の容量素子と、第２の容量素子と、第３の容量素子と、第４の容量素子と、を有し、
前記第１のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第３のトランジスタのチャネル形成領域は、シリコンを有し、
前記第４のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第５のトランジスタのチャネル形成領域は、酸化物半導体を有し、
前記第６のトランジスタのチャネル形成領域は、シリコンを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第１の容量素子は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２の容量素子は、前記第３のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２のトランジスタのゲートは、第３の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第６のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３の容量素子は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４の容量素子は、前記第６のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第４のトランジスタのゲートは、第４の配線と電気的に接続され、
前記第５のトランジスタのゲートは、第５の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続されることを特徴とする半導体装置。