(57)【要約】  非可逆回路素子において、複数の周波数帯域で動作が可能であり、低入力インピーダンスを実現すること。  永久磁石により直流磁界が印加されるフェライト３２に互いに絶縁状態で交差して配置された第１及び第２中心電極３５，３６を設けたハイパスタイプの第１及び第２アイソレータ１，２を備えた非可逆回路素子。第１中心電極３５の一端を入力ポートＰ１とし他端を出力ポートＰ２とし、第２中心電極３６の一端を入力ポートＰ１とし他端をグランドポートＰ３としている。第１アイソレータ１の通過周波数帯域は第２アイソレータ２の通過周波数帯域よりも高い。アイソレータ１，２の互いの入力部が電気的に接続されて一つの入力端子ＩＮとされ、入力端子ＩＮと第２アイソレータ２の入力ポートＰ１との間にローパスフィルタＬＰＦが挿入されている。
2014034347.tif 000002
【特許請求の範囲】
【請求項１】
永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差して配置された第１及び第２中心電極を設け、前記第１中心電極の一端を入力ポートとし他端を出力ポートとし、前記第２中心電極の一端を入力ポートとし他端をグランドポートとし、入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とを直列に接続したハイパスタイプの第１及び第２アイソレータを備え、
第１アイソレータの通過周波数帯域は第２アイソレータの通過周波数帯域よりも高く、
第１及び第２アイソレータの互いに入力部が電気的に接続されて一つの入力端子とされ、
前記入力端子と第２アイソレータの入力ポートとの間にローパスフィルタが挿入されていること、
を特徴とする非可逆回路素子。
【請求項２】
前記ローパスフィルタはインダクタとコンデンサとからなるＬ型又はπ型であること、を特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
前記ローパスフィルタが２段に接続されていること、を特徴とする請求項１に記載の非可逆回路素子。
【請求項４】
前記ローパスフィルタはストリップラインからなること、を特徴とする請求項１に記載の非可逆回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。
【背景技術】
【０００２】
従来、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、携帯電話などの移動体通信機器の送信回路部に使用されている。【０００３】
この種の非可逆回路素子として使用される２ポート型アイソレータとしては、特許文献１，２に記載のように、フェライトの表面に第１中心電極及び第２中心電極を互いに絶縁状態で交差して配置し、入力ポートに接続された第１中心電極の一端と、出力ポートに接続された第２中心電極の一端との間に抵抗が接続され、かつ、該抵抗と並列にコンデンサを接続したことを基本的な構成とするものが知られている。いずれも、挿入損失やアイソレーション特性の向上を図っている。【０００４】
ところで、近年では、１台の携帯電話で複数の周波数帯域での通信が可能となっている。これに対応するため、従来では、一つの周波数帯域ごとに一つのアイソレータを使用していたが、これでは部品点数が増加してしまう。そこで、複数の周波数帯域で使用可能な非可逆回路素子が求められている。つまり、入力部が一つで、出力部は複数の周波数帯域の信号を出力する少なくとも二つの出力形態である。【０００５】
本発明者は、複数の周波数帯域で使用するために、前記特許文献１又は前記特許文献２に記載の２ポート型アイソレータを一対組み合わせて一つの非可逆回路素子を構成することを考慮した。この２ポート型アイソレータは、ハイパスタイプであって、図１５に示すように、周波数ｆ１，ｆ２で動作するように組み合わせると、周波数ｆ２の高調波帯域が周波数ｆ１と重畳してしまい、通信不良が発生する。【０００６】
さらに、本発明者は、複数の周波数帯域で良好な動作が可能であるとともに、部品点数の増加や挿入損失の増大を極力抑えることを目的として、特許文献３に記載の非可逆回路素子を提案した。【０００７】
この非可逆回路素子は、図１６に記載のように、第１アイソレータ１００及び第２アイソレータ２００を組み合わせたもので、それぞれのアイソレータ１００，２００は、永久磁石（図示せず）により直流磁界が印加されるフェライト１３２に互いに絶縁状態で交差して配置された第１中心電極１３５（インダクタＬ１Ｈ，Ｌ１Ｌ）及び第２中心電極１３６（インダクタＬ２Ｈ，Ｌ２Ｌ）を設けたハイパスタイプとして構成されている。そして、第１アイソレータ１００の通過周波数帯域は第２アイソレータ２００の通過周波数帯域よりも高く設定され、第１び第２アイソレータ１００，２００の互いに入力部が電気的に接続されて一つの入力端子ＩＮとされ、それぞれの出力部は出力端子ＯＵＴ１，ＯＵＴ２とされている。また、入力端子ＩＮと第２アイソレータ２００の入力部との間にローパスフィルタＬＰＦが挿入されている。【０００８】
図１６に示す非可逆回路素子は、第１及び第２アイソレータ１００，２００の互いの入力部が電気的に接続されて一つの入力端子ＩＮとされ、一つの非可逆回路素子として機能する。しかも、入力端子ＩＮと第２アイソレータ２００の入力部との間にローパスフィルタＬＰＦが挿入されているため、通過周波数帯域が低い第２アイソレータ２００の高調波帯域が減衰され、通過周波数帯域が高い第１アイソレータ１００との混信が防止される。また、ローパスフィルタＬＰＦの挿入箇所は入力端子ＩＮと第２アイソレータ２００の入力部との間の一箇所であり、挿入損失の増大や部品点数の増加が抑制される。【０００９】
さらに、詳しくは、それぞれのアイソレータ１００，２００では、低挿入損失とするために、第１中心電極１３５の一端を入力ポートＰ１とし他端を出力ポートＰ２とし、第２中心電極１３６の一端を出力ポートＰ２とし他端をグランドポートＰ３とし、入力ポートＰ１と出力ポートＰ２との間に互いに並列に接続された抵抗Ｒ１Ｈ，Ｒ１ＬとコンデンサＣ１Ｈ，Ｃ１Ｌとを接続し、かつ、第２中心電極１３６と並列にコンデンサＣ２Ｈ，Ｃ２Ｌを接続している。第１中心電極１３５とコンデンサＣ１Ｈ，Ｃ１Ｌとが共振回路を形成し、第２中心電極１３６とコンデンサＣ２Ｈ，Ｃ２Ｌとが共振回路を形成している。さらに、入力ポートＰ１側及び出力ポートＰ２側にはインピーダンス調整用のコンデンサＣＳ１Ｈ，ＣＳ２Ｈ，ＣＳ１Ｌ，ＣＳ２Ｌなどが接続されている。【００１０】
前記アイソレータ１００，２００からなる非可逆回路素子は携帯電話の送信用回路に組み込まれる。即ち、入力端子ＩＮが送信側パワーアンプＰＡに整合回路６０，７０を介して接続され、出力端子ＯＵＴ１，ＯＵＴ２がデュープレクサなどを介してアンテナに接続される。【００１１】
通常、パワーアンプＰＡの出力インピーダンスは５Ω程度と低く、アイソレータ１００，２００のそれぞれの入力インピーダンスは５０Ω程度と高い。アイソレータ１００，２００としての入力インピーダンスを低くするには、第１及び第２中心電極１３５，１３６の交差角度を小さくすることによって可能であるが、アイソレータ１００，２００の小型化の要請により交差角度を小さくすること（入力インピーダンスを小さくすること）に限界を生じている。【００１２】
そこで、アイソレータ１００，２００とパワーアンプＰＡとの間にインダクタＬ１３とコンデンサＣ１４とからなる整合回路６０、及び、インダクタＬ１４とコンデンサＣ１５とからなる整合回路７０を介在させてインピーダンスを徐々に２５Ω、５０Ωと高くし、アイソレータ１００，２００のインピーダンスに整合させることが考えられる。しかしながら、整合回路６０，７０を介在させることは、挿入損失が増加し、かつ、送信用回路の部品点数やコストも増加することになる。挿入損失については、図１６に示すように、アイソレータ１００では、その挿入損失０．７ｄＢに整合回路６０，７０の挿入損失０．８ｄＢが加わり、都合１．５ｄＢとなってしまう。アイソレータ２００では、その挿入損失０．７ｄＢにローパスフィルタＬＰＦの挿入損失０．３ｄＢと整合回路６０，７０の挿入損失０．８ｄＢが加わり、都合１．８ｄＢとなってしまう。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特許第４１９７０３２号公報
【特許文献２】特許第４１５５３４２号公報
【特許文献３】特開２０１１−１７６６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
そこで、本発明の目的は、複数の周波数帯域で動作が可能であり、低入力インピーダンスを実現できる非可逆回路素子を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の一形態である非可逆回路素子は、
永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差して配置された第１及び第２中心電極を設け、前記第１中心電極の一端を入力ポートとし他端を出力ポートとし、前記第２中心電極の一端を入力ポートとし他端をグランドポートとし、入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とを直列に接続したハイパスタイプの第１及び第２アイソレータを備え、
第１アイソレータの通過周波数帯域は第２アイソレータの通過周波数帯域よりも高く、
第１及び第２アイソレータの互いに入力部が電気的に接続されて一つの入力端子とされ、
前記入力端子と第２アイソレータの入力ポートとの間にローパスフィルタが挿入されていること、
を特徴とする。【００１６】
前記非可逆回路素子における第１及び第２アイソレータは、第２中心電極のインダクタンスを第１中心電極のインダクタンスよりも大きく設定することにより、入力ポートから高周波信号が入力されると、第２中心電極や抵抗素子にはほとんど電流が流れず、第１中心電極に電流が流れ、出力ポートに出力される。一方、出力ポートから高周波信号が入力されると、高周波信号は非可逆作用によって第１中心電極を通過することなく抵抗素子に流れて熱として消費される。即ち、電流が減衰（アイソレーション）される。第２中心電極のインダクタンスが相対的に大きいことによって入力インピーダンスが低下し、入力インピーダンスを従来の半分程度に低くすることが可能である。それゆえ、パワーアンプとの間に介在される整合回路を省略あるいは少なくすることができ、それに伴って、送信側回路としての挿入損失が小さくなるとともに、部品点数やコストが低減される。【００１７】
また、前記非可逆回路素子においては、第１及び第２アイソレータの互いの入力部が電気的に接続されて一つの入力端子とされ、一つの非可逆回路素子として機能する。しかも、前記入力端子と第２アイソレータの入力ポートとの間にローパスフィルタが挿入されているため、通過周波数帯域が低い第２アイソレータの高調波帯域が減衰され、通過周波数帯域が高い第１アイソレータとの混信が防止される。また、ローパスフィルタの挿入箇所は前記入力端子と第２アイソレータの入力ポートとの間の１箇所であり、挿入損失の増大や部品点数の増加が抑制される。
【発明の効果】
【００１８】
本発明によれば、複数の周波数帯域で動作が可能であり、低入力インピーダンスを実現できる。
【図面の簡単な説明】
【００１９】
【図１】第１実施例である非可逆回路素子を示す等価回路図である。
【図２】前記非可逆回路素子の外観を示す斜視図である。
【図３】前記非可逆回路素子のそれぞれのアイソレータを構成するフェライト・磁石素子を示す分解斜視図である。
【図４】前記アイソレータによるインピーダンス変換量を示すグラフである。
【図５】前記アイソレータの入力インピーダンス特性を示すグラフである。
【図６】前記アイソレータのアイソレーション特性を示すグラフである。
【図７】前記アイソレータの挿入損失特性を示すグラフである。
【図８】前記アイソレータの出力インピーダンス特性を示すグラフである。
【図９】前記アイソレータの入力整合特性を示すスミス図である。
【図１０】前記アイソレータの出力整合特性を示すスミス図である。
【図１１】第２実施例である非可逆回路素子を示す等価回路図である。
【図１２】第３実施例である非可逆回路素子を示す等価回路図である。
【図１３】第４実施例である非可逆回路素子を示す等価回路図である。
【図１４】第５実施例である非可逆回路素子を示す等価回路図である。
【図１５】従来の２ポート型アイソレータを一対組み合わせた場合の挿入損失特性を示すグラフである。
【図１６】従来のアイソレータを含む送信側回路の等価回路図である。
【発明を実施するための形態】
【００２０】
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において、同じ部材、部分については共通する符号を付し、重複する説明は省略する。
【００２１】
（第１実施例、図１〜図１０参照）
第１実施例である非可逆回路素子は、図１の等価回路に示すように、２ポート型の第１アイソレータ１及び２ポート型の第２アイソレータ２を一体的なユニットとして構成（図２参照）したものである。第１及び第２アイソレータ１，２は、それぞれ、集中定数型アイソレータであり、マイクロ波磁性体（以下、フェライト３２と称する）に、インダクタＬ１Ｈ，Ｌ１Ｌを構成する第１中心電極３５とインダクタＬ２Ｈ，Ｌ２Ｌを構成する第２中心電極３６とが互いに絶縁状態で交差して配置されている。
【００２２】
アイソレータ１，２はともにハイパスタイプであり、第１アイソレータ１の通過周波数帯域は、第２アイソレータ２の通過周波数帯域よりも高く設定されている。第１及び第２アイソレータ１，２の互いの入力部が電気的に接続されて一つの入力端子ＩＮとされ、それぞれの出力部は出力端子ＯＵＴ１，ＯＵＴ２とされている。さらに、入力端子ＩＮと第２アイソレータ２の入力部（入力部とは入力ポートＰ１を意味する。但し、本実施例では入力ポートＰ１にコンデンサＣＳ１Ｌが挿入されている）との間にローパスフィルタＬＰＦが挿入されている。
【００２３】
以下に、第１及び第２アイソレータ１，２の回路構成を図１を参照して説明する。なお、各回路部品の符号の末尾に、第１アイソレータ１にあっては“Ｈ”を、第２アイソレータ２にあっては“Ｌ”を付し、以下の説明は第１アイソレータ１について行うが、第２アイソレータ２に関しても同様の構成である。
【００２４】
アイソレータ１は、フェライト３２の表面に第１及び第２中心電極３５，３６（インダクタＬ１Ｈ，Ｌ２Ｈ）を互いに絶縁状態で交差して配置し、交差部分に永久磁石４１（図２、図３参照）から直流磁界を印加することにより第１及び第２中心電極３５，３６を磁気的に結合させ、第１中心電極３５の一端を入力ポートＰ１とし他端を出力ポートＰ２とし、第２中心電極３６の一端を入力ポートＰ１とし他端をグランドポートＰ３としている。入力ポートＰ１は整合用コンデンサＣＳ１Ｈを介して入力端子ＩＮに接続され、出力ポートＰ２は整合用コンデンサＣＳ２Ｈを介して出力端子ＯＵＴ１に接続されている。
【００２５】
入力ポートＰ１と出力ポートＰ２との間には第１中心電極３５と並列に整合用コンデンサＣ１Ｈが接続されるとともに、抵抗Ｒ１ＨとＬＣ直列共振回路（インダクタＬ３ＨとコンデンサＣ３Ｈとならなる）とが第１中心電極３５と並列に接続されている。入力ポートＰ１と出力端子ＯＵＴ１との間には、さらに、コンデンサＣＪＨが接続されている。コンデンサＣＪＨは挿入損失とアイソレーションを調整するためのものである。但し、第２アイソレータ２においてコンデンサＣＪＨは省略されている。
【００２６】
本非可逆回路素子は携帯電話の送信用回路に組み込まれる。即ち、入力端子ＩＮが送信側パワーアンプＰＡに整合回路６０を介して接続され、出力端子ＯＵＴ１、ＯＵＴ２がデュープレクサなどを介してアンテナに接続される。
【００２７】
前記アイソレータ１，２においては、第２中心電極３６のインダクタンスを第１中心電極３５のインダクタンスよりも大きく設定することにより、入力ポートＰ１から高周波信号が入力されると、第２中心電極３６や抵抗Ｒ１Ｈにはほとんど電流が流れず、第１中心電極３５に電流が流れ、出力ポートＰ２に出力される。一方、出力ポートＰ２から高周波信号が入力されると、高周波信号は非可逆作用によって第１中心電極３５を通過することなく抵抗Ｒ１Ｈに流れて熱として消費される。即ち、電流が減衰（アイソレーション）される。第２中心電極３６のインダクタンスが相対的に大きいことによって入力インピーダンスが低下し、入力インピーダンスを従来の半分程度に低くすることが可能である。それゆえ、パワーアンプＰＡとの間に介在される整合回路を省略あるいは少なくすることができる。具体的には、図１６に示した整合回路７０を省略することができる。それに伴って、送信側回路としての挿入損失が小さくなるとともに、部品点数やコストが低減される。また、入力インピーダンスを低くするために第１及び第２中心電極３５，３６の交差角度を無理に小さくする必要もなくなる。
【００２８】
さらに、入力ポートＰ１から出力ポートＰ２へ信号が伝達される動作時において、抵抗Ｒ１ＨやＬＣ直列共振回路（インダクタＬ３ＨとコンデンサＣ３Ｈ）にも高周波電流はほとんど流れないため、該ＬＣ直列共振回路による損失は無視でき、挿入損失が増大することはない。一方、出力ポートＰ２に高周波電流が入力されると、抵抗Ｒ１ＨとＬＣ直列共振回路のインピーダンス特性によって広帯域に整合され、アイソレーション特性が向上する。
【００２９】
本第１実施例においては、入力端子ＩＮと第２アイソレータ２の入力部との間にローパスフィルタＬＰＦが挿入されている。このローパスフィルタＬＰＦは、インダクタＬ４ＬとコンデンサＣ４ＬとからなるＬ型の共振回路から構成されている。このローパスフィルタＬＰＦを挿入したことによるアイソレータ１，２の入力インピーダンス特性は図５に示すとおりであり、第１アイソレータ１の入力インピーダンス特性を示す曲線ａと第２アイソレータ２のインピーダンス特性を示す曲線ｂは区別できないほどほとんど重なっている。アイソレーション特性は図６に示すとおりであり、第１アイソレータ１のアイソレーション特性を曲線ａで示し、第２アイソレータ２のアイソレーション特性を曲線ｂで示す。
【００３０】
挿入損失特性は図７に示すとおりであり、第１アイソレータ１の挿入損失特性を曲線ａで示し、第２アイソレータ２の挿入損失特性を曲線ｂで示す。第１アイソレータ１の通過周波数帯域に対して、第２アイソレータ２の通過周波数帯域は低く設定されており、かつ、図７では図示されていないが、ローパスフィルタＬＰＦの挿入によって第２アイソレータ２の周波数帯域は第１アイソレータ１の通過周波数帯域に相当する帯域が大きく減衰されている。また、出力インピーダンス特性は図８に示すとおりであり、第１アイソレータ１の出力インピーダンス特性を曲線ａで示し、第２アイソレータ２の出力インピーダンス特性を曲線ｂで示す。
【００３１】
換言すれば、第２アイソレータ２の周波数帯域から見た第１アイソレータ１の周波数帯域に相当する帯域を減衰させることで略開放端とし、第１及び第２アイソレータ１，２の入力部を結合しても電気特性が大きく劣化することはない。一方、第１アイソレータ１の周波数帯域から見た第２アイソレータ２の周波数帯域は、第２アイソレータ２がハイパスタイプであるため、略開放端となり、合成を阻害しない。
【００３２】
以上のごとく、第１実施例においては、第１及び第２アイソレータ１，２の互いの入力部が電気的に接続されて一つの入力端子ＩＮとされ、一つの非可逆回路素子としてユニット化されている。しかも、入力端子ＩＮと第２アイソレータ２の入力部との間にローパスフィルタＬＰＦが挿入されているため、通過周波数帯域が低い第２アイソレータ２の高調波帯域が減衰され、通過周波数帯域が高い第１アイソレータ１との混信が防止される。また、ローパスフィルタＬＰＦの挿入箇所は入力端子ＩＮと第２アイソレータ２の入力部との間の一箇所であり、挿入損失の増大や部品点数の増加が抑制される。
【００３３】
次に、前記第１及び第２アイソレータ１，２の具体的な構成について、図２、図３を参照して説明する。図２に示すように、アイソレータ１，２は基板２０上に搭載されており、それぞれ、フェライト３２と一対の永久磁石４１とからなるフェライト・磁石素子３０と、チップタイプの各種素子で構成されている。
【００３４】
フェライト３２には、互いに電気的に絶縁された状態で第１中心電極３５及び第２中心電極３６が巻回されている。永久磁石４１はフェライト３２に対して直流磁界を厚み方向に印加するように、例えば、エポキシ系の接着剤４２（図３参照）を介して接着されている。
【００３５】
図３に示すように、第１中心電極３５はフェライト３２に１ターン巻回されており、一端電極３５ａが入力ポートＰ１とされ、他端電極３５ｂが出力ポートＰ２とされている。第２中心電極３６はフェライト３２に第１中心電極３５と所定の角度で交差した状態で４ターン（なお、ターン数は任意である）巻回されており、一端電極３５ａ（第１中心電極３５と共用）が入力ポートＰ１とされ、他端電極３６ａがグランドポートＰ３とされている。なお、図３では煩雑さを避けるためフェライト３２の背面側の電極は図示を省略している。
【００３６】
回路基板２０は、樹脂基材と導体箔を積層した樹脂基板であり、その上面には、図示しない端子電極が形成されており、これらの端子電極は回路基板２０の下面に形成した外部接続用端子ＩＮ，ＯＵＴ１，ＯＵＴ２，ＧＮＤ（図１参照）にビアホール導体（図示せず）を介して接続され、図１に示した等価回路を形成している。
【００３７】
ここで、アイソレータ１，２のポートＰ１−Ｐ２間におけるインピーダンス変換量と、第１及び第２中心電極３５，３６のインダクタンス比Ｌ２／Ｌ１について述べる。ここでは、第１中心電極３５のインダクタンス値をＬ１、第２中心電極３６のインダクタンス値をＬ２とする。以下に示す表１及び図４に、インダクタンス比Ｌ２／Ｌ１とポートＰ１−Ｐ２間のインピーダンス変換量との関係を示す。インダクタンス比Ｌ２／Ｌ１は第１及び第２中心電極３５，３６の巻数比に対応する。図４において、特性曲線Ａはインピーダンスの実部を示し、特性曲線Ｂはインピーダンスの虚部を示している。直線Ｃと実部特性曲線Ａとの交点は図１における実部のインピーダンス変換量２５Ω（入力２５Ω、出力５０Ω）を示している。
【００３８】
【表１】
2014034347.tif 000003
【００３９】
つまり、インダクタンス比Ｌ２／Ｌ１が増加することに伴って、インピーダンス変換量は実部、虚部ともに増加し、第１及び第２中心電極３５，３６の巻数を適切に設定することでインピーダンス変換量を調整することが可能になる。インピーダンスの虚部に関してはコンデンサＣＳ１Ｈ，ＣＳ２Ｈにて任意の値から０Ωに調整している。２５〜５０Ωの入力インピーダンス変換特性は図９のスミスチャートに示すとおりであり、中心は２５＋ｊ０Ωである。第１アイソレータ１の変換特性を示す曲線ａと第２アイソレータ２の変換特性を示す曲線ｂは区別できないほどほとんど重なっている。また、出力インピーダンス特性は図１０のスミスチャートに示すとおりであり、中心は５０＋ｊ０Ωである。第１アイソレータ１の変換特性を曲線ａで示し、第２アイソレータ２の変換特性を曲線ｂで示す。これにより、８２４〜９１５ＭＨｚ、１７１０〜１９８０ＭＨｚのそれぞれの帯域において、２５−５０Ωのインピーダンス変換機能を有することが分かる。
【００４０】
以上のごとく、アイソレータ１，２では２５−５０Ωのインピーダンス変換機能を備えているとともに、その挿入損失は０．７ｄＢと非常に低損失である。従って、図１に示すように、出力インピーダンスが５ΩのパワーアンプＰＡに対して一つの整合回路６０を介在させるだけでよく、換言すれば、図１６に示した整合回路７０を省略することができる。第１アイソレータ１では、その挿入損失０．７ｄＢに整合回路６０の挿入損失０．３ｄＢが加わり、トータルでは１．０ｄＢである。第２アイソレータ２では、その挿入損失０．７ｄＢにローパスフィルタＬＰＦの挿入損失０．３ｄＢと整合回路６０の挿入損失０．３ｄＢが加わり、トータルでは１．３ｄＢである。
【００４１】
（第２実施例、図１１参照）
第２実施例である非可逆回路素子は、図１１に示すように、基本的には前記第１実施例と同様の回路構成を有しており、入力端子ＩＮと第２アイソレータ２の入力部との間に２段のローパスフィルタＬＰＦ１，ＬＰＦ２を挿入している。ローパスフィルタＬＰＦ１，ＬＰＦ２はそれぞれインダクタＬ４ＬとコンデンサＣ４ＬからなるＬ型の共振回路を構成している。その作用効果は前記ローパスフィルタＬＰＦと同様である。
【００４２】
本第２実施例での作用効果は前記第１実施例と基本的には同様である。但し、第２アイソレータ２のトータルの挿入損失は、ＬＰＦ２を追加した分、０．３ｄＢ高くなる。一方、ＬＰＦ１，２による遮断特性が実施例１と比べて改善されるため、第１アイソレータ１の挿入損失は小さくなる。
【００４３】
（第３実施例、図１２参照）
第３実施例である非可逆回路素子は、図１２に示すように、基本的には前記第１実施例と同様の回路構成を有しており、入力端子ＩＮと第２アイソレータ２の入力部との間に挿入したローパスフィルタＬＰＦを、インダクタＬ４ＬとコンデンサＣ４Ｌ，Ｃ５Ｌとからなるπ型の共振回路で構成している。π型のローパスフィルタＬＰＦの作用効果もＬ型の前記ローパスフィルタＬＰＦと同様である。
【００４４】
本第３実施例での作用効果は前記第１実施例と基本的には同様である。但し、第２アイソレータ２に用いられているローパスフィルタＬＰＦの挿入損失は０．４ｄＢであり、第２アイソレータ２のトータルの挿入損失は１．４ｄＢである。
【００４５】
（第４実施例、図１３参照）
第４実施例である非可逆回路素子は、図１３に示すように、基本的には前記第１実施例と同様の回路構成を有しており、入力端子ＩＮと第２アイソレータ２の入力部との間にストリップラインＳＬＬを挿入している。ストリップラインＳＬＬはローパスフィルタとして機能し、その作用効果は前記ローパスフィルタＬＰＦと同様である。
【００４６】
本第４実施例での作用効果は前記第１実施例と基本的には同様である。但し、第２アイソレータ２に用いられているストリップラインＳＬＬの挿入損失は０．２ｄＢであり、第２アイソレータ２のトータルの挿入損失は１．２ｄＢである。
【００４７】
（第５実施例、図１４参照）
第５実施例である非可逆回路素子は、図１４に示すように、基本的には前記第１実施例と同様の回路構成を有しており、図１に示した等価回路からＬＣ直列共振回路（インダクタＬ３Ｈ，Ｌ３Ｌ、コンデンサＣ３Ｈ，Ｃ３Ｌ）を省略したものである。入力端子ＩＮと第２アイソレータ２の入力部との間にはＬ型の前記ローパスフィルタＬＰＦが挿入されており、その作用効果は前記第１実施例と同様である。挿入損失も第１実施例と同様の数値を示す。
【００４８】
（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００４９】
例えば、フェライト・磁石素子３０の構成や第１及び第２中心電極３５，３６の形状は種々に変更することができる。さらに、容量素子や抵抗素子は回路基板上に外付けしたチップ部品ではなく積層体である回路基板に内蔵されたものであってもよい。
【産業上の利用可能性】
【００５０】
以上のように、本発明は、非可逆回路素子に有用であり、特に、部品点数の増加や挿入損失の増大を抑えることができるとともに、低入力インピーダンスを実現でき、送信側回路の部品点数やコストの増加をも抑えることができる点で優れている。
【符号の説明】
【００５１】
３０…フェライト・磁石素子
３２…フェライト
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…グランドポート
ＬＰＦ，ＬＰＦ１，ＬＰＦ２…ローパスフィルタ
Ｌ４Ｌ…インダクタ
Ｃ４Ｌ，Ｃ５Ｌ…コンデンサ
ＳＬＬ…ストリップライン
Ｃ１Ｈ，Ｃ１Ｌ…コンデンサ
Ｒ１Ｈ，Ｒ１Ｌ…抵抗
ＩＮ…入力端子
ＯＵＴ１，ＯＵＴ２…出力端子
【図１】
2014034347.tif 000004
【図２】
2014034347.tif 000005
【図３】
2014034347.tif 000006
【図４】
2014034347.tif 000007
【図５】
2014034347.tif 000008
【図６】
2014034347.tif 000009
【図７】
2014034347.tif 000010
【図８】
2014034347.tif 000011
【図９】
2014034347.tif 000012
【図１０】
2014034347.tif 000013
【図１１】
2014034347.tif 000014
【図１２】
2014034347.tif 000015
【図１３】
2014034347.tif 000016
【図１４】
2014034347.tif 000017
【図１５】
2014034347.tif 000018
【図１６】
2014034347.tif 000019
【手続補正書】
【提出日】平成27年3月23日(2015.3.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差して配置された第１及び第２中心電極を設け、前記第１中心電極の一端を入力ポートとし他端を出力ポートとし、前記第２中心電極の一端を入力ポートとし他端をグランドポートとし、入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とを接続したハイパスタイプの第１及び第２アイソレータを備え、
第１アイソレータの通過周波数帯域は第２アイソレータの通過周波数帯域よりも高く、
第１及び第２アイソレータの互いに入力部が電気的に接続されて一つの入力端子とされ、
前記入力端子と第２アイソレータの入力ポートとの間にローパスフィルタが挿入されていること、
を特徴とする非可逆回路素子。
【請求項２】
前記ローパスフィルタはインダクタとコンデンサとからなるＬ型又はπ型であること、を特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
前記ローパスフィルタが２段に接続されていること、を特徴とする請求項１に記載の非可逆回路素子。
【請求項４】
前記ローパスフィルタはストリップラインからなること、を特徴とする請求項１に記載の非可逆回路素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の一形態である非可逆回路素子は、
永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差して配置された第１及び第２中心電極を設け、前記第１中心電極の一端を入力ポートとし他端を出力ポートとし、前記第２中心電極の一端を入力ポートとし他端をグランドポートとし、入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とを接続したハイパスタイプの第１及び第２アイソレータを備え、
第１アイソレータの通過周波数帯域は第２アイソレータの通過周波数帯域よりも高く、
第１及び第２アイソレータの互いに入力部が電気的に接続されて一つの入力端子とされ、
前記入力端子と第２アイソレータの入力ポートとの間にローパスフィルタが挿入されていること、
を特徴とする。
【国際調査報告】
2014034347.tif 000020
2014034347.tif 000021