(57)【要約】  画素アレイ部（１０２）に配置された画素セル（１０１）と、増幅トランジスタ（１２３）のソース電極、ドレイン電極にそれぞれ接続された垂直信号線（ＶＬ）、画素電源配線（ＶＤＤＣＥＬＬ）と、垂直信号線（ＶＬ）に電位（ＡＶＤＤ）を供給するためのＰｃｈトランジスタ（１２５、１２９）と、垂直信号線（ＶＬ）に電位（ＡＶＤＤ）よりも高い電位（ＰＢＩＡＳ＿Ｈ）を供給するためのＰｃｈトランジスタ（１３０）と、画素電源配線（ＶＤＤＣＥＬＬ）に電位（ＰＢＩＡＳ＿Ｈ）を供給するためのＰｃｈトランジスタ（１２９）と、を備え、転送トランジスタ（１２１）がオンしてフォトダイオード（１２０）によって光電変換された信号電荷をフローティングディフュージョン部（１２４）に転送する期間、Ｐｃｈトランジスタ（１２９、１３０）がオンして、垂直信号線（ＶＬ）と画素電源配線（ＶＤＤＣＥＬＬ）に電位（ＰＢＩＡＳ＿Ｈ）が印加される。
2013179597.tif 000002
【特許請求の範囲】
【請求項１】
各々が、光電変換素子と、当該光電変換素子によって光電変換された信号電荷をフローティングディフュージョンに転送する転送トランジスタと、前記フローティングディフュージョンをリセットするリセットトランジスタと、前記信号電荷量に応じた増幅信号を出力する増幅トランジスタと、を有する複数の画素セルが行列状に配置されてなる画素アレイ部と、
前記増幅トランジスタのソース電極に接続され、前記増幅トランジスタの出力を受ける垂直信号線と、
前記増幅トランジスタのドレイン電極に接続された画素電源配線と、
前記垂直信号線に第１の電位を供給するための第１の制御トランジスタと、
前記垂直信号線に前記第１の電位よりも高い第２の電位を供給するための第２の制御トランジスタと、
前記画素電源配線に前記第２の電位を供給するための第３の制御トランジスタと、を備え、
前記転送トランジスタがオンして前記信号電荷を前記フローティングディフュージョンに転送する期間、前記第２の制御トランジスタと第３の制御トランジスタがオンして、前記垂直信号線と前記画素電源配線に前記第２の電位が印加される
固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置は、さらに、
前記垂直信号線上に設けられ、前記増幅トランジスタと共にソースフォロワを形成する定電流源トランジスタと、
前記垂直信号線と定電流源トランジスタとの間の導通と非導通とを制御する第４の制御トランジスタと、を備え、
少なくとも前記第２の制御トランジスタと前記第３の制御トランジスタがオンしている期間、前記第４の制御トランジスタはオフしている
固体撮像装置。
【請求項３】
請求項１又は２に記載の固体撮像装置において、
前記第３の制御トランジスタは前記垂直信号線と前記画素電源配線との間の導通と非導通とを制御し、
前記画素電源配線は、前記第２の制御トランジスタと前記第３のトランジスタとを介して、前記第２の電位が供給される
固体撮像装置。
【請求項４】
請求項１〜３のうちのいずれか１項に記載の固体撮像装置において、
前記画素アレイ部に配置された前記垂直信号線を構成する第１のメタル配線と、前記画素電源配線を構成する第２のメタル配線とは、並行してレイアウトされている
固体撮像装置。
【請求項５】
請求項１〜４のうちのいずれか１項に記載の固体撮像装置は、さらに、
前記画素アレイ部のカラムに対応する各垂直信号線に設けられ且つ当該各垂直信号線に読み出された前記信号電荷をアナログ形式からデジタル形式に変換するカラム読出し回路と、
前記垂直信号線と前記カラム読出し回路との間の導通と非導通とを制御する第５の制御トランジスタを備え、
少なくとも前記第２の制御トランジスタと前記第３の制御トランジスタがオンしている期間、前記第５の制御トランジスタはオフしている
固体撮像装置。
【請求項６】
請求項１〜５のうちのいずれか１項に記載の固体撮像装置において、
前記転送トランジスタをオンするための制御電位として前記第２の電位を用いる
固体撮像装置。
【請求項７】
請求項１〜６のうちのいずれか１項に記載の固体撮像装置において、
前記垂直信号線に定電流を供給する前記定電流源トランジスタと、前記垂直信号線に前記第１の電位を供給するための前記第１の制御トランジスタと、前記垂直信号線に前記第２の電位を供給するための前記第２の制御トランジスタと、前記画素電源配線に前記第２の電位を供給する前記第３の制御トランジスタとが、前記画素アレイ部に対して上下に配置されている
固体撮像装置。
【請求項８】
各々が、光電変換素子と、当該光電変換素子によって光電変換された信号電荷をフローティングディフュージョンに転送する転送トランジスタと、前記フローティングディフュージョンをリセットするリセットトランジスタと、前記信号電荷量に応じた増幅信号を出力する増幅トランジスタと、を有する複数の画素セルが行列状に配置されてなる画素アレイ部と、
前記増幅トランジスタのソース電極に接続され、前記増幅トランジスタの出力を受ける垂直信号線と、
前記増幅トランジスタのドレイン電極に接続された画素電源配線と、
前記垂直信号線に第１の電位を供給するための第１の制御トランジスタと、
前記垂直信号線に前記第１の電位よりも高い第２の電位を供給するための第２の制御トランジスタと、
前記画素電源配線に前記第２の電位を供給する第３の制御トランジスタと、を備える固体撮像装置の駆動方法であって、
前記転送トランジスタがオンして前記信号電荷を前記フローティングディフュージョンに転送する期間、前記第２の制御トランジスタと第３の制御トランジスタがオンして、前記垂直信号線と前記画素電源配線に前記第２の電位が印加される
固体撮像装置の駆動方法。
【請求項９】
被写体を撮像する、請求項１〜７のうちのいずれか１項に記載の固体撮像装置と、
前記固体撮像装置に前記被写体から入射光を導く撮像光学系と、
前記固体撮像装置からの出力信号を処理する信号処理部と、を備える
撮影装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法、及び、固体撮像装置を撮像デバイスとして用いた撮影装置に関する。
【背景技術】
【０００２】
近年、固体撮像装置を内蔵したデジタルカメラ等が広く普及している。図５は、特許文献１に記載された従来技術に係る固体撮像装置の画素の構成を示す図である。図５に示すように、単位画素１は、フォトダイオード２、増幅トランジスタ３、転送トランジスタ５、リセットトランジスタ６、選択トランジスタ７、及び容量１７を有する。また、単位画素１内にはフローティングディフュージョン部（ＦＤ部）４が設けられている。【０００３】
トランジスタ１５は、ゲートに制御線１６が接続され、ドレイン及びソースが信号出力線１２及び電源に接続されている。制御線１６は、トランジスタ１５のゲートに信号（パルス）を印加して信号出力線１２の電位を制御するための制御線である。【０００４】
次に、図５に示した画素の動作について説明する。【０００５】
図６は、図５に示した画素の動作を説明するためのタイミングチャートである。【０００６】
図６において、信号ＳＣ、ＲＣ、ＴＣ、及びＶＣは、制御線１０、９、８、１６を介してトランジスタ７、６、５、１５にそれぞれ印加される駆動パルス信号であり、電位ＦＤ及びＳＯは、ＦＤ部４及び信号出力線１２の電位を示したものである。なお、図５におけるトランジスタ７、６、５はＮチャネル型ＭＯＳトランジスタであり、ゲート電位がハイレベル（“Ｈ”）でオン状態になり、ロウレベル（“Ｌ”）でオフ状態になる。また、トランジスタ１５はＰチャネル型ＭＯＳトランジスタであり、ゲート電位が“Ｈ”でオフ状態になり、“Ｌ”でオン状態になる。【０００７】
これらの従来技術に係る固体撮像装置の構成によれば、フォトダイオード２からＦＤ部４への信号電荷転送時、すなわち制御線８を介して転送トランジスタ５のゲートに供給される信号ＴＣが“Ｈ”となる期間（時刻Ｔ１５〜時刻Ｔ１６）においては、トランジスタ１５をオン状態にすることで、リセット電位に応じた出力電位が出ていた信号出力線１２の電位ＳＯを電源電位にし、この信号出力線１２の電位変化により信号出力線１２と容量結合されているＦＤ部４の電位ＦＤをΔＶ１だけ上昇させる。【０００８】
これにより、飽和電圧Ｖｓａｔ出力のための条件は（Ｖｒｓ−Ｖｓａｔ＋ΔＶ１）＞Ｖｄとなるので、飽和電圧の限界を決めるＶｄの値を従来よりも大きく設定することができ、より大きな飽和電圧を得ることが可能となる。したがって、高ダイナミックレンジを実現するＣＭＯＳ型固体撮像装置の駆動方法を提供することができ、従来のＣＭＯＳ型固体撮像装置に比べて、ダイナミックレンジを高くすることができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第４１９４５４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
固体撮像装置の消費電力の低減を実現するため、電源電圧の低電圧化が進んでいる。【００１１】
しかしながら、前述の従来技術に係る固体撮像装置において電源電圧を過度に低下させた場合、高いダイナミックレンジを安定的に得ることが困難になるという課題がある。。【００１２】
本発明は、かかる問題に鑑みてなされたものであって、電源電圧の低電圧化と高いダイナミックレンジとを両立する固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
開示される固体撮像装置の１つの態様は、各々が、光電変換素子と、当該光電変換素子によって光電変換された信号電荷をフローティングディフュージョンに転送する転送トランジスタと、前記フローティングディフュージョンをリセットするリセットトランジスタと、前記信号電荷量に応じた増幅信号を出力する増幅トランジスタと、を有する複数の画素セルが行列状に配置されてなる画素アレイ部と、前記増幅トランジスタのソース電極に接続され、前記増幅トランジスタの出力を受ける垂直信号線と、前記増幅トランジスタのドレイン電極に接続された画素電源配線と、前記垂直信号線に第１の電位を供給するための第１の制御トランジスタと、前記垂直信号線に前記第１の電位よりも高い第２の電位を供給するための第２の制御トランジスタと、前記画素電源配線に前記第２の電位を供給するための第３の制御トランジスタと、を備え、前記転送トランジスタがオンして前記信号電荷を前記フローティングディフュージョンに転送する期間、前記第２の制御トランジスタと前記第３の制御トランジスタがオンして、前記垂直信号線と前記画素電源配線に前記第２の電位が印加される。【００１４】
なお、これらの全般的または具体的な態様は、システム、方法、または集積回路で実現されてもよく、システム、方法、および集積回路の任意な組み合わせで実現されてもよい。
【発明の効果】
【００１５】
本態様によれば、信号電荷転送時に信号線と画素電源の両方を電源電位よりも高い電位にすることで、出力信号線及び画素電源とＦＤ部間の増幅トランジスタのゲート容量と、オーバーラップ容量と配線の寄生容量により、ＦＤ部の電位を上昇させることができ、電源電圧の低電圧化と飽和電荷の向上を両立させることが可能となる。【００１６】
また、増幅トランジスタのドレインとソース間に高い電位差を発生させることがないため、トランジスタの信頼性劣化を招かない。【００１７】
これらより、トランジスタの信頼性を確保しつつ、低消費電力化と高ダイナミックレンジの両立が可能となる。
【図面の簡単な説明】
【００１８】
【図１】図１は、イメージセンサの構成の概略を示すブロック図である。
【図２】図２は、第１の実施形態における固体撮像装置を構成する画素の構成例を示す図である。
【図３】図３は、図２に示す画素の動作を説明するためのタイミングチャートである。
【図４】図４は、第２の実施形態における固体撮像装置をカメラシステムに適用した場合の構成例を示す図である。
【図５】図５は、従来の固体撮像装置を構成する画素の構成を示す図である。
【図６】図６は、図５に示す画素の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【００１９】
（本発明の基礎となった知見）
本発明者は、背景技術の欄において記載した固体撮像装置に関し、以下の問題が生じることを見出した。
【００２０】
従来技術に係る固体撮像装置において電源電圧を過度に低下させた場合、リセット動作時のＦＤ部４の電位は電源電圧につれて低下することにより、フォトダイオード２からの信号読出しが困難になる。また、上記で示した信号電荷転送時に信号出力線１２を電源電圧に変化させ、寄生容量のカップリングでＦＤ部４の電位を変化させたとしても、十分にＦＤ部４の電位が上昇せず、フォトダイオード２からＦＤ部４への信号電荷の転送不良が発生する。
【００２１】
また、増幅トランジスタ３のドレイン側を電源電圧からさらに高い電位に変えているが、信号電荷転送時に増幅トランジスタ３はオンしているため、電流が流れ電圧ドロップが発生し、所望の高い電位をドレイン側に印加できないうえ、高い電位を与えるための回路は大きな駆動力が必要となり消費電力の増大を招く。
【００２２】
さらに、信号電荷転送時に増幅トランジスタ３のドレインに電源電圧より高い電位を印加することで、増幅トランジスタ３のドレインとソース間に大きな電位差が発生するため、増幅トランジスタ３のホットキャリア起因の信頼性劣化が懸念される。
【００２３】
このような問題を解決するために、開示される固体撮像装置の１つの態様は、各々が、光電変換素子と、当該光電変換素子によって光電変換された信号電荷をフローティングディフュージョンに転送する転送トランジスタと、前記フローティングディフュージョンをリセットするリセットトランジスタと、前記信号電荷量に応じた増幅信号を出力する増幅トランジスタと、を有する複数の画素セルが行列状に配置されてなる画素アレイ部と、前記増幅トランジスタのソース電極に接続され、前記増幅トランジスタの出力を受ける垂直信号線と、前記増幅トランジスタのドレイン電極に接続された画素電源配線と、前記垂直信号線に第１の電位を供給するための第１の制御トランジスタと、前記垂直信号線に前記第１の電位よりも高い第２の電位を供給するための第２の制御トランジスタと、前記画素電源配線に前記第２の電位を供給するための第３の制御トランジスタと、を備え、前記転送トランジスタがオンして前記信号電荷を前記フローティングディフュージョンに転送する期間、前記第２の制御トランジスタと前記第３の制御トランジスタがオンして、前記垂直信号線と前記画素電源配線に前記第２の電位が印加される。
【００２４】
また、前記固体撮像装置は、さらに、前記垂直信号線上に設けられ、前記増幅トランジスタと共にソースフォロワを形成する定電流源トランジスタと、前記垂直信号線と定電流源トランジスタとの間の導通と非導通とを制御する第４の制御トランジスタと、を備え、少なくとも前記第２の制御トランジスタと前記第３の制御トランジスタがオンしている期間、前記第４の制御トランジスタはオフしてもよい。
【００２５】
また、開示される固体撮像装置の駆動方法の１つの態様は、各々が、光電変換素子と、当該光電変換素子によって光電変換された信号電荷をフローティングディフュージョンに転送する転送トランジスタと、前記フローティングディフュージョンをリセットするリセットトランジスタと、前記信号電荷量に応じた増幅信号を出力する増幅トランジスタと、を有する複数の画素セルが行列状に配置されてなる画素アレイ部と、前記増幅トランジスタのソース電極に接続され、前記増幅トランジスタの出力を受ける垂直信号線と、前記増幅トランジスタのドレイン端子に接続された画素電源配線と、前記垂直信号線に第１の電位を供給するための第１の制御トランジスタと、前記垂直信号線に前記第１の電位よりも高い第２の電位を供給するための第２の制御トランジスタと、前記画素電源配線に前記第２の電位を供給するための第３の制御トランジスタを備える固体撮像装置の駆動方法であって、前記転送トランジスタがオンして前記信号電荷を前記フローティングディフュージョンに転送する期間、前記第２の制御トランジスタと前記第３の制御トランジスタがオンして、前記垂直信号線と前記画素電源配線に前記第２の電位が印加される。
【００２６】
本態様によれば、信号電荷転送時に信号線と画素電源の両方を電源電位よりも高い電位にすることで、出力信号線及び画素電源とＦＤ部間の増幅トランジスタのゲート容量と、オーバーラップ容量と配線の寄生容量により、ＦＤ部の電位を上昇させることができ、電源電圧の低電圧化と飽和電荷の向上を両立させることが可能となる。
【００２７】
また、増幅トランジスタのドレインとソース間に高い電位差を発生させることがないため、トランジスタの信頼性劣化を招かない。
【００２８】
これらより、トランジスタの信頼性を確保しつつ、低消費電力化と高ダイナミックレンジの両立が可能となる。
【００２９】
なお、これらの全般的または具体的な態様は、システム、方法、または集積回路で実現されてもよく、システム、方法、および集積回路の任意な組み合わせで実現されてもよい。
【００３０】
（第１の実施形態）
以下、第１の実施形態に係る固体撮像装置及びその駆動方法について、図面を参照しながら説明する。
【００３１】
なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００３２】
図１は、第１の実施形態に係る固体撮像装置の構成図である。
【００３３】
図１に示すように、本実施形態に係る固体撮像装置１００は、光電変換を行うフォトダイオードとトランジスタとからなる画素セル１０１が行列状に多数配置されてなる画素アレイ部１０２と、画素アレイ部１０２を駆動するドライバ回路１０３と、垂直走査回路１０４と、画素セル（単位セル）１０１の信号を各列回路に伝達する垂直信号線ＶＬとを備え、垂直信号線ＶＬには定電流源回路１０５と、カラム読出し回路１０６とが接続されている。カラム読出し回路１０６には１列の画素信号を受け且つ差分手段を有するノイズキャンセラ（ＣＤＳ）回路と、ＣＤＳ回路からの画素信号を受けるアナログデジタル変換回路（ＡＤＣ）を含む。そして、水平走査回路１０７により選択された列のアナログデジタル変換されたデータが固体撮像装置の外へ順次出力される。また、固体撮像装置１００は、各部を動作させるためのパルスを発生するタイミング発生回路（ＴＧ）１０８を備えている。
【００３４】
また、画素セル１０１は電源電圧を供給する画素電源配線ＶＤＤＣＥＬＬと接続され、画素電源配線ＶＤＤＣＥＬＬは電源を制御する電源制御回路１０９と接続されている。電源制御回路１０９は電源電圧ＡＶＤＤよりも高い電圧を生成する高電圧発生回路１１０と電源電圧ＡＶＤＤよりも低い電圧を生成する低電圧発生回路１１１、ＰＡＤ１１２からそれぞれ電圧が供給される。
【００３５】
カラム読出し回路１０６に含まれるＣＤＳ回路は、例えば画素アレイ部１０２に行列状に配列されている画素セル１０１の列ごとに接続されている。また、ＣＤＳ回路は、垂直走査回路１０４で選択された行の画素セル１０１から垂直信号線ＶＬを通って出力される信号に対して、ＣＤＳ（相関二重サンプリング）処理により、画素セル１０１で発生するリセットノイズや、トランジスタのしきい値バラツキに起因する画素固有の固定パターンノイズを除去する信号処理を行うと共に、信号処理後の画素信号を一時的に保持する。
【００３６】
アナログデジタル変換回路（ＡＤＣ）は、ＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ  ）機能と、アナログデジタル変換機能とを備えており、ＡＤＣによって、ＣＤＳ回路で保持されたアナログ信号である画素信号がデジタル信号に変換される。
【００３７】
図２は、第１の実施形態による固体撮像装置を構成する画素の構成例を示す図である。
【００３８】
図２に示すように、本回路例に係る画素セル１０１は、光電変換を行う素子、例えばフォトダイオード１２０、転送トランジスタ１２１、リセットトランジスタ１２２、及び増幅トランジスタ１２３を有している。各トランジスタ１２１〜１２３としては、例えばＮチャネルのＭＯＳトランジスタを用いてもよい。なお、ＮチャネルのＭＯＳトランジスタ（Ｎｃｈトランジスタ）は、ゲート電位が“Ｈｉｇｈ”レベルでオン状態となり、“Ｌｏｗ”レベルでオフ状態になるとする。また、ＰチャネルのＭＯＳトランジスタ（Ｐｃｈトランジスタ）は、ゲート電位が“Ｌｏｗ”レベルでオン状態となり、“Ｈｉｇｈ”レベルでオフ状態となるとする。
【００３９】
転送トランジスタ１２１は、フォトダイオード１２０のカソード電極とフローティングディフュージョン（ＦＤ）部１２４との間に接続されている。転送トランジスタ１２１のゲート電極には転送制御線ＴＲが接続されている。転送トランジスタ１２１のゲート電極に転送制御線ＴＲを介して転送パルスφＴＲにて“Ｈｉｇｈ”レベルが与えられると、転送トランジスタ１２１がオン状態となり、フォトダイオード１２０で光電変換されてフォトダイオード１２０に蓄積された信号電荷（具体的には電子）がＦＤ部１２４へ転送される。
【００４０】
リセットトランジスタ１２２については、ゲート電極にリセット制御線ＲＳが接続され、ドレイン電極に画素電源配線ＶＤＤＣＥＬＬが接続され、ソース電極にＦＤ部１２４が接続されている。フォトダイオード１２０からＦＤ部１２４へ信号電荷を転送する前に、リセットトランジスタ１２２のゲート電極にリセット制御線ＲＳを介してリセットパルスφＲＳにて“Ｈｉｇｈ”レベルが与えられると、リセットトランジスタ１２２がオン状態となり、ＦＤ部１２４の電位が電源電圧ＡＶＤＤにリセットされる。
【００４１】
増幅トランジスタ１２３については、ゲート電極がＦＤ部１２４と接続され、ドレイン電極が画素電源配線ＶＤＤＣＥＬＬと接続され、ソース電極が垂直信号線ＶＬと接続されている。増幅トランジスタ１２３は、リセットトランジスタ１２２によってリセットされた後のＦＤ部１２４の電位をリセットレベルとして垂直信号線ＶＬへ出力し、さらに、転送トランジスタ１２１によって信号電荷が転送された後のＦＤ部１２４の電位を信号レベルとして垂直信号線ＶＬへ出力する。
【００４２】
画素電源配線ＶＤＤＣＥＬＬは、電源電圧ＡＶＤＤの供給を制御するＰｃｈトランジスタ１２５と接続され、Ｐｃｈトランジスタ１２５のゲート電極に制御線ＮＳＷ＿Ｈを介して制御パルスφＮＳＷ＿Ｈにて“Ｌｏｗ”レベルが与えられると、Ｐｃｈトランジスタ１２５がオン状態となり、各画素セル１０１に電源電圧ＡＶＤＤが伝達される。
【００４３】
ここで、Ｐｃｈトランジスタ１２５は、垂直信号線ＶＬに第１の電位を供給するための第１の制御トランジスタの一例であり、電源電圧ＡＶＤＤは、当該第１の電位の一例である。
【００４４】
Ｎｃｈトランジスタ１２６は、画素電源配線ＶＤＤＣＥＬＬと、画素の非選択電圧ＰＢＩＡＳ＿Ｌを供給する配線ＢＩＡＳ＿Ｌとの間に接続され、ゲート電極に制御線ＳＷ＿Ｌを介して制御パルスφＳＷ＿Ｌにて“Ｈｉｇｈ”レベルが与えられると、Ｎｃｈトランジスタ１２６がオン状態となり、各画素セル１０１に画素の非選択電圧ＰＢＩＡＳ＿Ｌが伝達される。
【００４５】
Ｎｃｈトランジスタ１２７のドレイン電極は垂直信号線ＶＬと接続され、ソース電極は一定の電流を生成する定電流源トランジスタ１２８と接続されている。定電流源トランジスタ１２８のゲート電極には、一定電流を発生させるための電流生成電圧を供給する配線ＢＩＡＳ＿ＬＣが接続されている。Ｎｃｈトランジスタ１２７のゲート電極に制御線ＬＯＡＤＣＥＬＬを介して制御パルスφＬＯＡＤＣＥＬＬにて“Ｈｉｇｈ”レベルが与えられると、Ｎｃｈトランジスタ１２７がオン状態となり、増幅トランジスタ１２３に一定電流が流れ、ソースフォロワを形成する。
【００４６】
ここで、Ｎｃｈトランジスタ１２７は、垂直信号線ＶＬと定電流源トランジスタ１２８との間の導通と非導通とを制御する第４の制御トランジスタの一例である。
【００４７】
Ｐｃｈトランジスタ１２９のソース電極は垂直信号線ＶＬと接続され、ドレイン電極は画素電源配線ＶＤＤＣＥＬＬと接続されている。ゲート電極に制御線ＮＦＤ１を介して制御パルスφＮＦＤ１にて“Ｌｏｗ”レベルが与えられると、Ｐｃｈトランジスタ１２９がオンし、垂直信号線ＶＬと画素電源配線ＶＤＤＣＥＬＬが短絡される。これにより、画素電源配線ＶＤＤＣＥＬＬに電源電圧ＡＶＤＤが供給されている際に制御パルスφＮＦＤ１が与えられると、垂直信号線ＶＬに電源電圧ＡＶＤＤが供給される。
【００４８】
Ｐｃｈトランジスタ１３０のドレイン電極は電源電圧ＡＶＤＤよりも高い電圧ＰＢＩＡＳ＿Ｈを供給する配線ＢＩＡＳ＿Ｈと接続され、ソース電極は垂直信号線ＶＬと接続されている。Ｐｃｈトランジスタ１３０のゲート電極に制御線ＮＦＤ２を介して制御パルスφＮＦＤ２にて“Ｌｏｗ”レベルが与えられると、Ｐｃｈトランジスタ１３０がオン状態となり、各列の垂直信号線ＶＬに電源電圧ＡＶＤＤよりも高い電圧ＰＢＩＡＳ＿Ｈが供給される。
【００４９】
ここで、Ｐｃｈトランジスタ１３０は、垂直信号線ＶＬに前記第１の電位よりも高い第２の電位を供給するための第２の制御トランジスタの一例であり、電圧ＰＢＩＡＳ＿Ｈは、当該第２の電位の一例である。また、Ｐｃｈトランジスタ１２９は、垂直信号線ＶＬと画素電源配線ＶＤＤＣＥＬＬとの間の導通と非導通とを制御することで、画素電源配線ＶＤＤＣＥＬＬに前記第２の電位を供給するための第３の制御トランジスタの一例である。
【００５０】
また、垂直信号線ＶＬとカラム読出し回路１０６へ信号を伝える配線ＯＵＴＰＵＴとの間にＮｃｈトランジスタ１３１、Ｐｃｈトランジスタ１３２が並列に接続され、各々ゲート電極に制御線ＳＯ、ＮＳＯを伝達して制御パルスφＳＯ、φＮＳＯにてそれぞれ“Ｈｉｇｈ”レベルと“Ｌｏｗ”レベルが与えられると、Ｎｃｈトランジスタ１３１、Ｐｃｈトランジスタ１３２がオン状態となり、垂直信号線ＶＬからカラム読出し回路１０６へ信号が伝達する。
【００５１】
ここで、Ｎｃｈトランジスタ１３１およびＰｃｈトランジスタ１３２は、垂直信号線ＶＬとカラム読出し回路１０６との間の導通と非導通とを制御する第５の制御トランジスタの一例である。
【００５２】
容量１３３は、一方の電極にＦＤ部１２４が接続され、もう一方の電極には垂直信号線ＶＬが接続されている。つまり、ＦＤ部１２４と垂直信号線ＶＬは容量結合されている。また容量１３４は、一方の電極にＦＤ部１２４が接続され、もう一方の電極には画素電源配線ＶＤＤＣＥＬＬが接続されている。つまり、ＦＤ部１２４と画素電源配線ＶＤＤＣＥＬＬは容量結合されている。この容量１３３、１３４は、意図的に形成して組み込まれた容量であってもよいし、寄生容量であってもよい。
【００５３】
容量１３５は、一方の電極に垂直信号線ＶＬが接続され、もう一方の電極には画素電源ＶＤＤＣＥＬＬが接続されている。つまり、垂直信号線ＶＬと画素電源配線ＶＤＤＣＥＬＬは容量結合されている。この容量１３５は、垂直信号線ＶＬと画素電源配線ＶＤＤＣＥＬＬの配線間の寄生容量を主としている。そのような寄生容量を積極的に形成するために、画素アレイ部１０２に配置された垂直信号線ＶＬを構成する第１のメタル配線と、画素電源配線ＶＤＤＣＥＬＬを構成する第２のメタル配線とは、並行してレイアウトされていてもよい。
【００５４】
なお、定電流源回路１０５を画素アレイ部の上下に配置してもよい。この場合、垂直信号線ＶＬに画素電源配線ＶＤＤＣＥＬＬを短絡させるＰｃｈトランジスタ１２９が上下に配置されることで、画素アレイ部の上下で垂直信号線ＶＬと画素電源配線ＶＤＤＣＥＬＬが短絡することが可能となるため、垂直信号線ＶＬと画素電源配線ＶＤＤＣＥＬＬ間のインピーダンスが下がり、垂直信号線ＶＬに電源電圧ＡＶＤＤが短時間で伝達しやすくなる。
【００５５】
さらに、垂直信号線ＶＬと画素電源配線ＶＤＤＣＥＬＬと接続されたＰｃｈトランジスタ１３０が上下に配置されることで、垂直信号線ＶＬと画素電源配線ＶＤＤＣＥＬＬ間のインピーダンスが下がり、垂直信号線ＶＬに電源電圧ＡＶＤＤよりも高い電圧ＰＢＩＡＳ＿Ｈが短時間で伝達しやすくなる。
【００５６】
また、本実施形態では、画素セル１０１として、フォトダイオード１２０及び転送トランジスタ１２１をそれぞれ１つ含む構成を用いたが、これに限られず、フォトダイオード及び転送トランジスタをそれぞれ２つ以上含む構成を用いることも可能である。
【００５７】
また、リセット制御線と画素電源が接続されていたが、分かれた構成を用いることも可能である。
【００５８】
また、画素セル１０１の構成として、増幅トランジスタのソース側と垂直信号線ＶＬの間に選択トランジスタを設けた構成を用いることも可能である。
【００５９】
次に図３は、図２に示す画素の動作を説明するためのタイミングチャートの一例を示す。
【００６０】
まず、時刻ｔ１では、φＲＳが“Ｈｉｇｈ”レベルになり、ＦＤ部に電源電圧ＡＶＤＤが印加され、垂直信号線ＶＬの電位が上昇する。また、φＬＯＡＤＣＥＬＬが“Ｈｉｇｈ”レベルとなり、増幅トランジスタ１２３に一定の電流が流れソースフォロワを形成する。この図では記載していないが、同じ垂直信号線ＶＬに接続する他の画素のＦＤ部の電圧は非選択電圧ＰＢＩＡＳ＿Ｌに保持され、増幅トランジスタはオフしている。
【００６１】
時刻ｔ２にて、φＲＳは“Ｌｏｗ”レベルとなる。このとき、通常時はリセットトランジスタ１２２のスイッチングによるノイズにより、ＦＤ部の電位は段差が発生する。
【００６２】
時刻ｔ３において、φＳＯが“Ｌｏｗ”レベルとなり、垂直信号線ＶＬとカラム読出し回路１０６へ信号を伝える配線ＯＵＴＰＵＴ間は切断され、垂直信号線ＶＬの電位変動はカラム読出し回路１０６に伝達されないようになる。また、φＬＯＡＤＣＥＬＬが“Ｌｏｗ”レベルとなり、増幅トランジスタ１２３に電流が流れなくなる。これにより、垂直信号線ＶＬの電位は、増幅トランジスタ１２３がオフするまで電位が上昇する。具体的には増幅トランジスタ１２３のゲート電極に印加されている電位Ｖｆｄからその時のしきい値Ｖｔｈだけ低下した電位（Ｖｆｄ−Ｖｔｈ）が垂直信号線ＶＬに保持される。
【００６３】
時刻ｔ４において、φＮＦＤ１が“Ｌｏｗ”レベルとなる。これにより垂直信号線ＶＬが画素電源配線ＶＤＤＣＥＬＬと接続され、垂直信号線ＶＬに電源電圧ＡＶＤＤが供給される。これにより、垂直信号線ＶＬとＦＤ部は容量１３３で容量結合されているため、カップリングによりＦＤ部１２４の電位はΔＶ１上昇する。
【００６４】
時刻ｔ５において、φＮＳＷ＿Ｈが“Ｈｉｇｈ”レベルになる。これにより電源電圧ＡＶＤＤと画素の画素電源配線ＶＤＤＣＥＬＬが切断されるが、φＬＯＡＤＣＥＬＬは“Ｌｏｗ”レベルであり電流を流さない設定となっているため、画素電源配線ＶＤＤＣＥＬＬと垂直信号線ＶＬの電位は電源電圧ＡＶＤＤに保持される。
【００６５】
時刻ｔ６において、φＮＦＤ２が“Ｌｏｗ”レベルとなり、垂直信号線ＶＬに電源電圧ＡＶＤＤよりも高い電圧ＰＢＩＡＳ＿Ｈが伝達される。また、Ｐｃｈトランジスタ１２９がオン状態となっているため、電圧ＰＢＩＡＳ＿Ｈは、画素電源配線ＶＤＤＣＥＬＬにも伝達される。
【００６６】
このとき、垂直信号線ＶＬの電圧と画素電源配線ＶＤＤＣＥＬＬの電圧が電源電圧ＡＶＤＤから高い電圧ＰＢＩＡＳ＿Ｈへ上昇するが、画素アレイ部１０２の上部及び下部から同時に上昇する電圧が供給されるため、垂直信号線ＶＬと画素電源配線ＶＤＤＣＥＬＬとの間にある容量１３５は両電極が同じように電位変動を行うため、容量１３５による応答遅延がほぼなくなる。
【００６７】
これにより垂直信号線ＶＬと画素電源配線ＶＤＤＣＥＬＬの各電圧を電源電圧ＡＶＤＤから高い電圧ＰＢＩＡＳ＿Ｈに上げる時間の短縮が可能となり、さらに容量１３５にチャージされる電荷量が減少することから、高電圧発生回路１１０の負荷が低減し、駆動力を抑制することが可能となる。
【００６８】
このとき、垂直信号線ＶＬとＦＤ部は容量１３３で容量結合されているため、カップリングによりＦＤ部１２４の電位はΔＶ２上昇する。さらに、画素電源配線ＶＤＤＣＥＬＬとＦＤ部は容量１３４で容量結合されているため、カップリングによりＦＤ部１２４の電位はΔＶ３上昇する。これにより、電源電圧ＡＶＤＤが低消費電力で低下しても、高電圧発生回路１１０で発生する高い電圧ＰＢＩＡＳ＿Ｈは一定であるため、高い電圧ＰＢＩＡＳ＿Ｈによりフォトダイオード１２０の電荷転送時におけるＦＤ部電位が維持でき、フォトダイオード１２０の飽和出力の確保を可能とする。
【００６９】
また、増幅トランジスタには一定電流は流れないため、高電圧発生回路１１０は垂直信号線ＶＬと画素電源配線ＶＤＤＣＥＬＬに電源電圧ＡＶＤＤから高い電圧ＰＢＩＡＳ＿Ｈに変化させるだけの電荷をチャージする駆動力があればよいこととなり、高電圧発生回路１１０に対する負荷が軽減する。
【００７０】
時刻ｔ７において、φＴＲが“Ｈｉｇｈ”レベルとなり、転送トランジスタ１２１はオンし、フォトダイオード１２０から信号電荷がＦＤ部１２４へ転送される。このとき、ＦＤ部１２４の電位がカップリングによりΔＶ１＋ΔＶ２＋ΔＶ３上昇されているため、フォトダイオードの信号電荷はＦＤ部へ転送されやすくなっている。
【００７１】
時刻ｔ８において、φＴＲが“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルとなり、転送トランジスタ１２１はオフされる。
【００７２】
時刻ｔ９において、φＮＦＤ２が“Ｈｉｇｈ”レベルとなり、Ｐｃｈトランジスタ１３０がオフし、垂直信号線ＶＬに高い電圧ＰＢＩＡＳ＿Ｈの電位が供給されなくなる。
【００７３】
時刻ｔ１０において、φＮＳＷ＿Ｈが“Ｌｏｗ”レベルとなり、Ｐｃｈトランジスタ１２５がオンし、画素電源配線ＶＤＤＣＥＬＬに電源電圧ＡＶＤＤが供給される。なお、Ｐｃｈトランジスタ１２５があることにより、高電圧発生回路１１０から生成される高い電圧ＰＢＩＡＳ＿Ｈと電源電圧ＡＶＤＤが短絡することを防止している。これにより、高電圧発生回路１１０から電源電圧ＡＶＤＤの方向に電流が流れ、電源電圧ＰＢＩＡＳ＿Ｈの電位が低下することを抑制している。
【００７４】
時刻ｔ１１において、φＮＦＤ１が“Ｈｉｇｈ”レベルとなり、Ｐｃｈトランジスタ１２９がオフし、画素電源配線ＶＤＤＣＥＬＬと垂直信号線ＶＬとの接続を切り離す。
【００７５】
時刻ｔ１２において、φＬＯＡＤＣＥＬＬが“Ｈｉｇｈ”レベルとなり、増幅トランジスタ１２３に一定電流を流す。これにより、増幅トランジスタ１２３と定電流源トランジスタ１２８によりソースフォロワを形成し、垂直信号線ＶＬは増幅トランジスタ１２３のゲート電極の電位レベルに応じた電位レベルになる。
【００７６】
時刻ｔ１３において、φＳＯが“Ｈｉｇｈ”レベルとなりカラム読出し回路１０６に接続されるＯＵＴＰＵＴに垂直信号線ＶＬの電位が伝達する。なお、信号電荷の転送時の垂直信号線ＶＬの電源電圧ＡＶＤＤを超える高い電圧ＰＢＩＡＳ＿Ｈがカラム読出し回路１０６に伝播すると、電位変動起因のノイズが発生する。このため、φＳＯを制御することによりカラム読出し回路１０６に電荷転送時の垂直信号線ＶＬの電位変動を伝播させず、ノイズ発生を抑制する。
【００７７】
時刻ｔ１４において、φＬＯＡＤＣＥＬＬが“Ｌｏｗ”レベルとなり、増幅トランジスタ１２３に電流が流れなくなる。
【００７８】
時刻ｔ１５において、φＮＳＷ＿Ｈが“Ｈｉｇｈ”レベルとなり、画素電源配線ＶＤＤＣＥＬＬへの電源電圧ＡＶＤＤの供給は遮断され、φＳＷ＿Ｌが“Ｈｉｇｈ”レベルとなり、画素電源配線ＶＤＤＣＥＬＬの電位は画素の非選択電圧ＰＢＩＡＳ＿Ｌとなる。このとき、垂直信号線ＶＬの電位も増幅トランジスタ１２３を介して低下する。
【００７９】
時刻ｔ１６において、φＲＳが“Ｈｉｇｈ”レベルとなり、リセットトランジスタ１２２がオンとなり、ＦＤ部に画素電源配線ＶＤＤＣＥＬＬの画素非選択電圧ＰＢＩＡＳ＿Ｌが印加される。
【００８０】
時刻ｔ１７において、φＲＳが“Ｌｏｗ”レベルとなり、リセットトランジスタ１２２がオフされる。これにより、ＦＤ部に非選択電圧ＰＢＩＡＳ＿Ｌが印加され、増幅トランジスタ１２３がオフされる。
【００８１】
時刻ｔ１８において、φＮＳＷ＿Ｈが“Ｌｏｗ”レベルとなり、φＳＷ＿Ｈが“Ｌｏｗ”レベルとなることで、画素電源配線ＶＤＤＣＥＬＬには電源電圧ＡＶＤＤが供給される。
【００８２】
以上、説明したように第１の実施形態によれば、フォトダイオード１２０からＦＤ部１２４への信号電荷の転送時にＰｃｈトランジスタ１２９、１３０をオンにすることで、垂直信号線ＶＬと画素電源配線ＶＤＤＣＥＬＬの電位を電源電圧よりも高い電圧ＰＢＩＡＳ＿Ｈに印加し、垂直信号線ＶＬと画素電源配線ＶＤＤＣＥＬＬの各々と容量結合されているＦＤ部１２４の電位を上昇させることができる。
【００８３】
また、垂直信号線ＶＬの電位を一度電源電圧ＡＶＤＤに上昇させてから(時刻ｔ４)、ＰＢＩＡＳ＿Ｈに上昇させる（時刻ｔ６）ことで、高電圧発生回路１１０に対する消費電荷量を低減することができ、負荷を軽くすることが可能となり、高電圧発生回路１１０の駆動力を低減させて、回路面積の縮小を図ることができる。
【００８４】
また、高電圧発生回路１１０で発生される高い電圧ＰＢＩＡＳ＿Ｈは転送トランジスタ１２１のゲート電極の制御パルスφＴＲの“Ｈｉｇｈ”レベルの電圧として使用することも可能である。ここで、フォトダイオード１２０からの信号電荷の転送のしやすさは、転送トランジスタのチャネル部の電位とＦＤ部の電位の大小関係に依存する。そのため、高い電圧ＰＢＩＡＳ＿Ｈを転送トランジスタのゲート電極とＦＤ部の電位上昇に用いることで、ＰＢＩＡＳ＿Ｈの電圧がばらついても、転送トランジスタのチャネル部の電位とＦＤ部の電位は同じ方向にばらつくため、大小関係を保持しやすくなり、信号電荷の転送できるＰＢＩＡＳ＿Ｈの電圧レベル範囲を広げることが可能となる。
【００８５】
このため、より大きな飽和出力を得ることが可能となり、電源電圧ＡＶＤＤが低下してもＦＤ部の電位はＢＩＡＳ＿Ｈを制御することでコントロールが可能となるため、低消費電力と大きな飽和出力の両立が可能となる。
【００８６】
なお、第１の実施形態で述べた固体撮像装置及びその駆動方法は、画素の構造に依らず有効であり、例えば、裏面照射型、積層型などのセンサにも使用可能である。
【００８７】
（第２の実施形態）
以下、第２の実施形態に係る撮影装置について、図面を参照しながら説明する。なお、本実施形態は、前述の第１の実施形態の（各変形例を含む）固体撮像装置を、例えば、動画撮影可能なビデオカメラや静止画撮影用のデジタルスチルカメラに内蔵されるカメラ等の撮影装置に適用したものである。
【００８８】
図４は、本実施形態の撮影装置の構成を示すブロック図である。
【００８９】
図４に示すように、撮影装置１４０は、固体撮像装置１４１と、固体撮像装置１４１に被写体からの入射光を導く撮像光学系１４２と、固体撮像装置１４１からの出力信号を処理する信号処理部１４３と、固体撮像装置１４１を駆動する駆動回路１４４と、駆動回路１４４を制御するシステム制御部１４５とを備えている。
【００９０】
ここで、図４に示す撮影装置１４０において、固体撮像装置１４１として、前述の第１の実施形態（各変形例を含む）の固体撮像装置が使用される。
【００９１】
また、駆動回路１４４は、システム制御部１４５から駆動モードに応じた制御信号を受け、固体撮像装置１４１に駆動モード信号を供給する。駆動モード信号を供給された固体撮像装置１４１においては、タイミング発生回路（図１のＴＧ１０８）が、駆動モード信号に対応した駆動パルスを発生して、固体撮像装置１４１内の各ブロックに供給する。
【００９２】
また、信号処理部１４３は、固体撮像装置１４１から出力された画像信号を受けて、当該画像信号に対して各種の信号処理を行う。
【００９３】
以上のように、ビデオカメラやデジタルスチルカメラなどに用いられる本実施形態の撮影装置においては、前述の第１の実施形態（各変形例を含む）の固体撮像装置が用いられているため、消費電力を抑制し、高ダイナミックレンジによる撮像画像の画質をより向上させることができる。
【００９４】
以上、本発明の態様に係る固体撮像装置、及び撮影装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つまたは複数の態様の範囲内に含まれてもよい。
【産業上の利用可能性】
【００９５】
本発明は、固体撮像装置、固体撮像装置の駆動方法、及び、固体撮像装置を撮像デバイスとして用いた撮影装置に関し、例えばビデオカメラやデジタルカメラ等に好適である。
【符号の説明】
【００９６】
１００  固体撮像装置
１０１  画素セル（単位セル）
１０２  画素アレイ部
１０３  ドライバ回路
１０４  垂直走査回路
１０５  定電流源回路
１０６  カラム読出し回路
１０７  水平走査回路
１０８  タイミング発生回路
１０９  電源制御回路
１１０  高電圧発生回路
１１１  低電圧発生回路
１１２  ＰＡＤ
１２０  フォトダイオード
１２１  転送トランジスタ
１２２  リセットトランジスタ
１２３  増幅トランジスタ
１２４  フローティングディフュージョン部
１２５、１２９、１３０、１３２  Ｐｃｈトランジスタ
１２６、１２７、１３１  Ｎｃｈトランジスタ
１２８  定電流源トランジスタ
１３３、１３４、１３５  容量
１４０  撮影装置
１４１  固体撮像装置
１４２  撮像光学系
１４３  信号処理部
１４４  駆動回路
１４５  システム制御部
ＶＬ  垂直信号線
ＶＤＤＣＥＬＬ  画素電源配線
【図１】
2013179597.tif 000003
【図２】
2013179597.tif 000004
【図３】
2013179597.tif 000005
【図４】
2013179597.tif 000006
【図５】
2013179597.tif 000007
【図６】
2013179597.tif 000008
【国際調査報告】
2013179597.tif 000009
2013179597.tif 000010
2013179597.tif 000011
2013179597.tif 000012