(57)【要約】  半導体結晶層形成基板の上方に、犠牲層および半導体結晶層を有し、半導体結晶層形成基板、犠牲層および半導体結晶層が、半導体結晶層形成基板、犠牲層、半導体結晶層の順に位置する半導体基板であって、半導体結晶層形成基板の犠牲層側の界面から半導体結晶層の途中までの任意の断面位置に、半導体結晶層形成基板または犠牲層を構成する複数種類の原子から選択された一の種類の第１原子の拡散を抑制する拡散抑制層を有する半導体基板を提供する。
2013187076.tif 000002
【特許請求の範囲】
【請求項１】
半導体結晶層形成基板の上方に、犠牲層および半導体結晶層を有し、
前記半導体結晶層形成基板、前記犠牲層および前記半導体結晶層が、前記半導体結晶層形成基板、前記犠牲層、前記半導体結晶層の順に位置する半導体基板であって、
前記半導体結晶層形成基板の前記犠牲層側の界面から前記半導体結晶層の途中までの任意の断面位置に、前記半導体結晶層形成基板または前記犠牲層を構成する複数種類の原子から選択された一の種類の第１原子の拡散を抑制する拡散抑制層を有する
半導体基板。
【請求項２】
前記半導体結晶層形成基板または前記犠牲層が、単一種類または複数種類のＶ族の原子を含み、
前記拡散抑制層が、前記半導体結晶層形成基板または前記犠牲層に含まれるＶ族原子のうち最も多く含まれるＶ族原子の原子半径より小さな原子半径のＶ族原子を有する
請求項１に記載の半導体基板。
【請求項３】
前記犠牲層が、ＩＩＩ−Ｖ族半導体からなり、
前記拡散抑制層が、ＩＩＩ−Ｖ族半導体からなり、
前記半導体結晶層が、ＩＶ族半導体からなる
請求項１または請求項２に記載の半導体基板。
【請求項４】
前記犠牲層が、ＡｌａＧａｂＩｎ（１−ａ−ｂ）ＡｓｃＰ１−ｃ（０．９≦ａ≦１、０≦ｂ≦０．１、０．９≦ａ＋ｂ≦１、０＜ｃ≦１）からなる
請求項３に記載の半導体基板。
【請求項５】
前記半導体結晶層が、ＣｄＳｉｅＧｅｆＳｎ（１−ｄ−ｅ−ｆ）（０≦ｄ＜１、０≦ｅ＜１、０＜ｆ≦１、０＜ｄ＋ｅ＋ｆ≦１）からなる
請求項３または請求項４に記載の半導体基板。
【請求項６】
前記半導体結晶層形成基板が、単結晶ＧａＡｓまたは単結晶Ｇｅからなり、
前記犠牲層が、単結晶ＡｌＡｓからなり、
前記半導体結晶層が、単結晶Ｇｅからなり、
前記拡散抑制層が、単結晶ＩｎＧａＰからなり、
前記第１原子が、Ａｌ原子、Ｇａ原子またはＡｓ原子である
請求項３から請求項５の何れか一項に記載の半導体基板。
【請求項７】
前記拡散抑制層が、前記犠牲層と前記半導体結晶層との間、または、前記半導体結晶層の途中に位置し、
前記半導体結晶層形成基板または前記犠牲層が、Ｇａ原子およびＡｓ原子から選択された１以上の原子を含み、
前記拡散抑制層が、Ｇａ原子を除くＩＩＩ族原子およびＡｓ原子を除くＶ族原子で構成されるＩＩＩ−Ｖ族半導体結晶層である
請求項３から請求項５の何れか一項に記載の半導体基板。
【請求項８】
前記半導体結晶層形成基板が、単結晶ＧａＡｓまたは単結晶Ｇｅからなり、
前記犠牲層が、単結晶ＡｌＡｓからなり、
前記半導体結晶層が、単結晶Ｇｅからなり、
前記拡散抑制層が、単結晶ＩｎＡｌＰからなり、
前記第１原子が、Ｇａ原子またはＡｓ原子である
請求項７に記載の半導体基板。
【請求項９】
前記単結晶Ｇｅからなる前記半導体結晶層のＸ線回折法による（００４）面の回折スペクトル半値幅が、４０arcsec以下である
請求項６または請求項８に記載の半導体基板。
【請求項１０】
前記半導体結晶層の平坦性が、自乗平均面粗さ（Ｒｍｓ）で２ｎｍ以下である
請求項９に記載の半導体基板。
【請求項１１】
半導体結晶層形成基板の上方に、犠牲層および半導体結晶層を、前記半導体結晶層形成基板、前記犠牲層、前記半導体結晶層の順に位置するよう、エピタキシャル成長法により形成するステップと、
前記犠牲層を形成した後であって前記半導体結晶層を形成する前、または、前記半導体結晶層を形成する途中に、前記半導体結晶層形成基板または前記犠牲層を構成する複数種類の原子から選択された一の種類の第１原子の拡散を抑制する拡散抑制層を形成するステップと、
を有する半導体基板の製造方法。
【請求項１２】
請求項１１に記載の製造方法により製造された半導体基板を用いて複合基板を製造する複合基板の製造方法であって、
前記半導体結晶層または前記半導体結晶層より上層に形成された層の表面であって転写先基板または前記転写先基板に形成された層に接することとなる第１表面と、前記転写先基板または前記転写先基板に形成された層の表面であって前記第１表面に接することとなる第２表面と、が向かい合うように、前記半導体基板と前記転写先基板とを貼り合わせるステップと、
前記犠牲層をエッチングし、前記半導体結晶層を前記転写先基板側に残した状態で、前記転写先基板と前記半導体基板とを分離するステップと、
を有する複合基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板、半導体基板の製造方法および複合基板の製造方法に関する。
【背景技術】
【０００２】
ＧａＡｓ、ＩｎＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体は、高い電子移動度を有する。また、Ｇｅ、ＳｉＧｅ等のＩＶ族半導体は、高い正孔移動度を有する。よって、ＩＩＩ−Ｖ族化合物半導体でＮチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor、本明細書においては単に「ｎＭＯＳＦＥＴ」という場合がある。）を構成し、ＩＶ族半導体でＰチャネル型のＭＯＳＦＥＴ（本明細書においては単に「ｐＭＯＳＦＥＴ」という場合がある。）を構成すれば、高い性能を備えたＣＭＯＳＦＥＴ（Complementary Metal-Oxide-Semiconductor Field Effect Transistor）が実現できる。非特許文献１には、ＩＩＩ−Ｖ族化合物半導体をチャネルとするＮチャネル型ＭＯＳＦＥＴとＧｅをチャネルとするＰチャネル型ＭＯＳＦＥＴとが、単一基板に形成されたＣＭＯＳＦＥＴ構造が開示されている。【０００３】
単一基板（たとえばシリコン基板）上に、ＩＩＩ−Ｖ族化合物半導体層およびＩＶ族半導体結晶層というような異種材料を形成する技術として、結晶成長用基板に形成した半導体結晶層を、単一基板に転写する技術が知られている。たとえば非特許文献２には、ＧａＡｓ基板上に犠牲層としてＡｌＡｓ層を形成し、当該犠牲層（ＡｌＡｓ層）上に形成したＧｅ層を、シリコン基板に転写する技術が開示されている。
[先行技術文献]
[非特許文献]
[非特許文献１]  S. Takagi, et al., SSE, vol. 51, pp. 526-536, 2007.
[非特許文献２]  Y. Bai and E. A. Fitzgerald, ECS Transactions, 33 (6) 927-932 (2010)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＩＩＩ−Ｖ族化合物半導体をチャネルとするＮチャネル型ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor、本明細書においては単に「ｎＭＩＳＦＥＴ」という場合がある。）と、ＩＶ族半導体をチャネルとするＰチャネル型ＭＩＳＦＥＴ（本明細書においては単に「ｐＭＩＳＦＥＴ」という場合がある。）とを、一つの基板上に形成するには、ｎＭＩＳＦＥＴ用のＩＩＩ−Ｖ族化合物半導体と、ｐＭＩＳＦＥＴ用のＩＶ族半導体とを単一基板上に形成する技術が必要になる。また、単一基板をＬＳＩ（Large Scale Integration）として製造することを考慮すれば、既存製造装置および既存工程の活用が可能なシリコン基板上にｎＭＩＳＦＥＴ用のＩＩＩ−Ｖ族化合物半導体結晶層およびｐＭＩＳＦＥＴ用のＩＶ族半導体結晶層を形成することが好ましい。【０００５】
半導体結晶層形成基板として、ＧａＡｓ等のＩＩＩ−Ｖ族化合物単結晶基板を用い、半導体結晶層を半導体結晶層形成基板からエッチングにより剥離する際の犠牲層として、ＡｌＡｓ等ＩＩＩ−Ｖ族化合物半導体結晶層を用い、Ｇｅ等のＩＶ族半導体をエピタキシャル成長させることで、転写用の半導体結晶層を形成する場合がある。Ｇａ等のＩＩＩ族原子およびＡｓ等のＶ族原子は、Ｇｅ等のＩＶ族半導体内部でドナーまたはアクセプタとして機能することがある。従って、半導体結晶層をエピタキシャル成長により形成する際には、半導体結晶層形成基板または犠牲層からの意図しない不純物原子の混入を極力避ける必要がある。【０００６】
本発明の目的は、転写用の半導体結晶層をエピタキシャル成長法により形成する場合の、半導体結晶層への意図しない不純物原子の混入を抑制することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様においては、半導体結晶層形成基板の上方に、犠牲層および半導体結晶層を有し、半導体結晶層形成基板、犠牲層および半導体結晶層が、半導体結晶層形成基板、犠牲層、半導体結晶層の順に位置する半導体基板であって、半導体結晶層形成基板の犠牲層側の界面から半導体結晶層の途中までの任意の断面位置に、半導体結晶層形成基板または犠牲層を構成する複数種類の原子から選択された一の種類の第１原子の拡散を抑制する拡散抑制層を有する半導体基板を提供する。【０００８】
半導体結晶層形成基板または犠牲層が、単一種類または複数種類のＶ族の原子を含んでよく、この場合、拡散抑制層が、半導体結晶層形成基板または犠牲層に含まれるＶ族原子のうち最も多く含まれるＶ族原子の原子半径より小さな原子半径のＶ族原子を有してもよい。犠牲層として、ＩＩＩ−Ｖ族半導体層を挙げることができ、拡散抑制層として、ＩＩＩ−Ｖ族半導体層を挙げることができ、半導体結晶層として、ＩＶ族半導体層を挙げることができる。犠牲層として、より具体的には、ＡｌａＧａｂＩｎ（１−ａ−ｂ）ＡｓｃＰ１−ｃ（０．９≦ａ≦１、０≦ｂ≦０．１、０．９≦ａ＋ｂ≦１、０＜ｃ≦１）からなる層を挙げることができる。半導体結晶層として、より具体的には、ＣｄＳｉｅＧｅｆＳｎ（１−ｄ−ｅ−ｆ）（０≦ｄ＜１、０≦ｅ＜１、０＜ｆ≦１、０＜ｄ＋ｅ＋ｆ≦１）からなる層を挙げることができる。これらの場合、半導体結晶層形成基板として、単結晶ＧａＡｓ基板または単結晶Ｇｅからなる基板が挙げられ、犠牲層として、単結晶ＡｌＡｓからなる層が挙げられ、半導体結晶層として、単結晶Ｇｅからなる層が挙げられ、拡散抑制層として、単結晶ＩｎＧａＰからなる層が挙げられ、第１原子として、Ａｌ原子、Ｇａ原子またはＡｓ原子が挙げられる。【０００９】
拡散抑制層が、犠牲層と半導体結晶層との間、または、半導体結晶層の途中に位置する場合、半導体結晶層形成基板または犠牲層が、Ｇａ原子およびＡｓ原子から選択された１以上の原子を含んでよく、この場合、拡散抑制層として、Ｇａ原子を除くＩＩＩ族原子およびＡｓ原子を除くＶ族原子で構成されるＩＩＩ−Ｖ族半導体結晶層が挙げられる。この場合、半導体結晶層形成基板として、単結晶ＧａＡｓまたは単結晶Ｇｅからなる基板が挙げられ、犠牲層として、単結晶ＡｌＡｓからなる層が挙げられ、半導体結晶層として、単結晶Ｇｅからなる層が挙げられ、拡散抑制層として、単結晶ＩｎＡｌＰからなる層が挙げられ、第１原子として、Ｇａ原子またはＡｓ原子が挙げられる。【００１０】
上述した半導体結晶層が単結晶Ｇｅからなる場合、半導体結晶層のＸ線回折法による（００４）面の回折スペクトル半値幅として、４０arcsec以下のものが挙げられる。半導体結晶層の平坦性として、自乗平均面粗さ（Ｒｍｓ）で２ｎｍ以下のものが挙げられる。【００１１】
本発明の第２の態様においては、半導体結晶層形成基板の上方に、犠牲層および半導体結晶層を、半導体結晶層形成基板、犠牲層、半導体結晶層の順に位置するよう、エピタキシャル成長法により形成するステップと、犠牲層を形成した後であって半導体結晶層を形成する前、または、半導体結晶層を形成する途中に、半導体結晶層形成基板または犠牲層を構成する複数種類の原子から選択された一の種類の第１原子の拡散を抑制する拡散抑制層を形成するステップと、を有する半導体基板の製造方法を提供する。また、本発明の第３の態様においては、上述した製造方法により製造された半導体基板を用いて複合基板を製造する複合基板の製造方法であって、半導体結晶層または半導体結晶層より上層に形成された層の表面であって転写先基板または転写先基板に形成された層に接することとなる第１表面と、転写先基板または転写先基板に形成された層の表面であって第１表面に接することとなる第２表面と、が向かい合うように、半導体基板と転写先基板とを貼り合わせるステップと、犠牲層をエッチングし、半導体結晶層を転写先基板側に残した状態で、転写先基板と半導体基板とを分離するステップと、を有する複合基板の製造方法を提供する。
【図面の簡単な説明】
【００１２】
【図１】実施形態１の半導体基板１００を示した断面図である。
【図２】半導体基板１００の変更例を示した断面図である。
【図３】半導体基板１００の変更例を示した断面図である。
【図４】実施形態２の複合基板の製造方法を工程順に示した断面図である。
【図５】実施形態２の複合基板の製造方法を工程順に示した断面図である。
【図６】実施形態２の複合基板の製造方法を工程順に示した断面図である。
【図７】実施形態２の複合基板の製造方法を工程順に示した断面図である。
【発明を実施するための形態】
【００１３】
（実施形態１）
図１は、実施形態１の半導体基板１００を示した断面図である。半導体基板１００は、半導体結晶層を有する複合基板をエピタキシャルリフトオフ法により形成する場合に用いることができる半導体基板である。半導体基板１００は、半導体結晶層形成基板１０２と、犠牲層１０４と、半導体結晶層１０６と、拡散抑制層１０８とを有する。半導体結晶層形成基板１０２、犠牲層１０４、半導体結晶層１０６および拡散抑制層１０８は、半導体結晶層形成基板１０２、犠牲層１０４、拡散抑制層１０８、半導体結晶層１０６の順に位置する。
【００１４】
半導体結晶層形成基板１０２は、高品位な半導体結晶層１０６を形成するための基板である。好ましい半導体結晶層形成基板１０２の材料は、半導体結晶層１０６の材料、形成方法等に依存する。一般に、半導体結晶層形成基板１０２は、形成しようとする半導体結晶層１０６と格子整合または擬格子整合する材料からなることが望ましい。たとえば、半導体結晶層１０６としてＧａＡｓ層をエピタキシャル成長法により形成する場合、半導体結晶層形成基板１０２は、ＧａＡｓ単結晶基板が好ましく、ＩｎＰ、サファイア、Ｇｅ、または、ＳｉＣの単結晶基板が選択可能である。半導体結晶層形成基板１０２がＧａＡｓ単結晶基板である場合、半導体結晶層１０６が形成される面方位として（１００）面または（１１１）面が挙げられる。
【００１５】
犠牲層１０４は、半導体結晶層形成基板１０２と半導体結晶層１０６とを分離するための層である。犠牲層１０４がエッチングにより除去されることで、半導体結晶層形成基板１０２と半導体結晶層１０６とが分離する。犠牲層１０４のエッチングに際し、半導体結晶層形成基板１０２および半導体結晶層１０６の少なくとも一部がエッチングされずに残る必要がある。このため、犠牲層１０４のエッチング速度は、半導体結晶層形成基板１０２および半導体結晶層１０６のエッチング速度より大きい必要があり、好ましくは数倍以上大きい。犠牲層１０４として、ＩＩＩ−Ｖ族化合物半導体層を挙げることができる。具体的には、犠牲層１０４の材料として、ＡｌａＧａｂＩｎ（１−ａ−ｂ）ＡｓｃＰ１−ｃ（０．９≦ａ≦１、０≦ｂ≦０．１、０．９≦ａ＋ｂ≦１、０＜ｃ≦１）を例示することができる。半導体結晶層形成基板１０２としてＧａＡｓ単結晶基板が、半導体結晶層１０６としてＧａＡｓ層が選択される場合、犠牲層１０４はＡｌＡｓ層が好ましい。犠牲層１０４として、ＩｎＡｌＡｓ層、ＩｎＧａＰ層、ＩｎＡｌＰ層、ＩｎＧａＡｌＰ層、ＡｌＳｂ層、または、ＡｌＧａＡｓ層を選択することもできる。犠牲層１０４の厚さが大きくなると、半導体結晶層１０６の結晶性が低下する傾向にあるから、犠牲層１０４の厚さは、犠牲層としての機能が確保できる限り薄いことが好ましい。犠牲層１０４の厚さは、０．１ｎｍ〜１０μｍの範囲で選択できる。
【００１６】
半導体結晶層１０６は、後に説明する転写先基板に転写される転写対象層である。半導体結晶層１０６は、半導体デバイスの活性層等に利用される。半導体結晶層１０６が半導体結晶層形成基板１０２上にエピタキシャル成長法等により形成されることで、半導体結晶層１０６の結晶性が高品位に実現される。更に、半導体結晶層１０６が転写先基板に転写されることで、転写先基板との格子整合等を考慮すること無く、高品位の半導体結晶層１０６を任意の転写先基板上に形成することが可能になる。
【００１７】
半導体結晶層１０６として、ＩＩＩ−Ｖ族化合物半導体からなる結晶層、ＩＶ族半導体からなる結晶層もしくはＩＩ−ＶＩ族化合物半導体からなる結晶層、または、これら結晶層を複数積層した積層体が挙げられる。ＩＩＩ−Ｖ族化合物半導体として、ＡｌｕＧａｖＩｎ１−ｕ―ｖＮｍＰｎＡｓｑＳｂ１−ｍ−ｎ−ｑ（０≦ｕ≦１、０≦ｖ≦１、０≦ｍ≦１、０≦ｎ≦１、０≦ｑ≦１）、例えば、ＧａＡｓ、ＩｎｙＧａ１−ｙＡｓ（０＜ｙ＜１）、ＩｎＰまたはＧａＳｂが挙げられる。ＩＶ族半導体として、ＣｄＳｉｅＧｅｆＳｎ（１−ｄ−ｅ−ｆ）（０≦ｄ＜１、０≦ｅ＜１、０＜ｆ≦１、０＜ｄ＋ｅ＋ｆ≦１）が挙げられる。具体的には、ｄ＝０の場合が挙げられる。すなわちＳｉｅＧｅｆＳｎ（１−ｅ−ｆ）（０≦ｅ＜１、０＜ｆ≦１、０＜ｅ＋ｆ≦１）が挙げられる。より具体的には、ｄ＝（１−ｅ−ｆ）＝０の場合が挙げられる。すなわちＧｅｘＳｉ１−ｘ（０＜ｘ≦１）が挙げられる。さらに具体的にはｘ＝１の場合が挙げられる。すなわちＧｅが挙げられる。ＩＩ−ＶＩ族化合物半導体として、ＺｎＯ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅまたはＣｄＴｅ等が挙げられる。ＩＶ族半導体がＧｅｘＳｉ１−ｘ（０＜ｘ＜１）である場合、ＧｅｘＳｉ１−ｘのＧｅ組成比ｘは、０．９以上であることが好ましい。Ｇｅ組成比ｘを０．９以上とすることにより、Ｇｅに近い半導体特性を得ることができる。半導体結晶層１０６として、上記の結晶層または積層体を用いることにより、半導体結晶層１０６を高移動度な電界効果トランジスタ、特に高移動度な相補型電界効果トランジスタの活性層に用いることが可能になる。
【００１８】
半導体結晶層１０６の厚さは、０．１ｎｍ〜５００μｍの範囲で適宜選択することができる。半導体結晶層１０６の厚さは、０．１ｎｍ以上１μｍ未満であることが好ましい。半導体結晶層１０６の厚さを１μｍ未満とすることにより、たとえば極薄ボディＭＩＳＦＥＴ等の高性能トランジスタの製造に適した複合基板に用いることができる。
【００１９】
拡散抑制層１０８は、半導体結晶層形成基板１０２または犠牲層１０４を構成する複数種類の原子から選択された一の種類の第１原子の拡散を抑制する。拡散抑制層１０８は、半導体結晶層形成基板１０２の犠牲層１０４側の界面（本例では、半導体結晶層形成基板１０２と犠牲層１０４との界面）から半導体結晶層１０６の途中までの任意の断面位置に形成することができる。図１では、拡散抑制層１０８が、犠牲層１０４と半導体結晶層１０６との間に位置する半導体基板１００を例示している。他に、図２に示すように、拡散抑制層１０８が、半導体結晶層１０６の途中に位置する場合、図３に示すように、拡散抑制層１０８が、半導体結晶層形成基板１０２と犠牲層１０４との間に位置する場合を例示することができる。
【００２０】
拡散抑制層１０８が、半導体結晶層形成基板１０２の犠牲層１０４側の界面から半導体結晶層１０６の途中までの任意の断面位置に形成されることで、半導体結晶層形成基板１０２からの第１原子の拡散を抑制できる。第１原子は多くの場合、半導体結晶層１０６においてドナーまたはアクセプタとして機能するため、半導体結晶層１０６の性能を低下させる要因になる。しかし、拡散抑制層１０８を形成することで第１原子の半導体結晶層１０６への侵入を抑制し、高い品質の半導体結晶層１０６を提供することができる。拡散抑制層１０８が、図１または図２に示すように、犠牲層１０４と半導体結晶層１０６との間に形成された場合には、犠牲層１０４からの第１原子の拡散も抑制され、半導体結晶層１０６の品質をより高めることができる。拡散抑制層１０８として、ＩＩＩ−Ｖ族半導体を挙げることができる。より具体的には、拡散抑制層１０８の材料として、ＩｎＧａＰまたはＩｎＡｌＰが挙げられる。
【００２１】
拡散抑制層１０８がＩｎＧａＰである場合、厚さを５ｎｍ〜１０００ｎｍの範囲、好ましくは１０ｎｍ〜５００ｎｍの範囲、さらに好ましくは５０ｎｍ〜１００ｎｍの範囲とすることができる。拡散抑制層１０８がＩｎＡｌＰである場合、厚さを５ｎｍ〜１０００ｎｍの範囲、好ましくは１０ｎｍ〜５００ｎｍの範囲、さらに好ましくは５０ｎｍ〜１００ｎｍの範囲とすることができる。これら拡散抑制層１０８の厚さは、その上に形成される半導体結晶層１０６の形成温度、形成時間（厚さ）によって好ましい範囲が変動する。たとえば半導体結晶層１０６を６００℃〜６５０℃の形成温度、１分から１０分の形成時間で形成する場合、拡散抑制層１０８がＩｎＧａＰである場合の厚さは５０ｎｍ〜１００ｎｍが好ましく、拡散抑制層１０８がＩｎＡｌＰである場合の厚さは５０ｎｍ〜１００ｎｍが好ましい。
【００２２】
半導体結晶層形成基板１０２または犠牲層１０４が、単一種類または複数種類のＶ族原子を含む場合、拡散抑制層１０８は、半導体結晶層形成基板１０２または犠牲層１０４に含まれるＶ族原子のうち最も多く含まれるＶ族原子の原子半径より小さな原子半径のＶ族原子を有するものとすることができる。たとえば、半導体結晶層形成基板１０２または犠牲層１０４に含まれるＶ族原子がＡｓ原子である場合、拡散抑制層１０８は、Ａｓ原子より原子半径の小さいＶ族原子であるＰを含むＩＩＩ−Ｖ族半導体、たとえばＩｎＧａＰ、からなることが好ましい。半導体結晶層形成基板１０２または犠牲層１０４に含まれるＶ族原子がＡｓ原子およびＰ原子であり、Ａｓ原子が半導体結晶層形成基板１０２または犠牲層１０４に含まれるＶ族原子のうち最も多く含まれる原子である場合、拡散抑制層１０８は、Ａｓ原子より原子半径が小さなＰ原子またはＮ原子を含むＩＩＩ−Ｖ族半導体結晶層であることが好ましい。Ｐ原子またはＮ原子を含むＩＩＩ−Ｖ族半導体として、たとえばＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＮ、および、ＡｌＧａＮを例示することができる。拡散抑制層１０８が、半導体結晶層形成基板１０２または犠牲層１０４に最も多く含まれるＶ族原子より原子半径が小さなＶ族原子を有するＩＩＩ−Ｖ族半導体結晶層であることから、拡散抑制層１０８におけるＩＩＩ−Ｖ族原子間の結合エネルギーが大きく、第１原子の拡散を阻止する能力を高くすることができる。
【００２３】
犠牲層１０４としてＩＩＩ−Ｖ族半導体層を例示することができ、拡散抑制層１０８としてＩＩＩ−Ｖ族半導体層を例示することができ、半導体結晶層１０６としてＩＶ族半導体層を例示することができる。たとえば、半導体結晶層形成基板１０２が、単結晶ＧａＡｓまたは単結晶Ｇｅからなり、犠牲層１０４が、単結晶ＡｌＡｓからなり、半導体結晶層１０６が、単結晶Ｇｅからなり、拡散抑制層１０８が、単結晶ＩｎＧａＰからなる場合において、第１原子として、Ａｌ原子、Ｇａ原子またはＡｓ原子を例示することができる。
【００２４】
拡散抑制層１０８が、犠牲層１０４と半導体結晶層１０６との間、または、半導体結晶層１０６の途中に位置する場合、半導体結晶層形成基板１０２または犠牲層１０４が、Ｇａ原子およびＡｓ原子から選択された１以上の原子を含んでよい。この場合、拡散抑制層１０８が、Ｇａ原子を除くＩＩＩ族原子およびＡｓ原子を除くＶ族原子で構成されるＩＩＩ−Ｖ族半導体結晶層であることが好ましい。拡散抑制層１０８がＧａ原子およびＡｓ原子を含まないため、拡散抑制層１０８からのＧａ原子およびＡｓ原子の供給が発生せず、半導体結晶層１０６の純度品質をさらに高めることができる。この場合、半導体結晶層形成基板１０２として単結晶ＧａＡｓ基板または単結晶Ｇｅ基板を、犠牲層１０４として単結晶ＡｌＡｓ層を、半導体結晶層１０６として単結晶Ｇｅ層を、拡散抑制層１０８として単結晶ＩｎＡｌＰ層を、第１原子としてＧａ原子またはＡｓ原子を例示することができる。
【００２５】
半導体結晶層１０６が単結晶Ｇｅからなるものである場合、Ｘ線回折法による（００４）面の回折スペクトル半値幅を４０arcsec以下とすることができる。また、半導体結晶層１０６の平坦性は自乗平均面粗さ（Ｒｍｓ）で２ｎｍ以下とすることができる。必要により、半導体結晶層１０６の表面を研磨により平坦化してもよい。なお、半導体結晶層形成基板１０２と犠牲層１０４との間にバッファ層を形成してもよい。半導体結晶層形成基板１０２がＧａＡｓである場合、バッファ層としてＧａＡｓ層が挙げられる。
【００２６】
本実施形態１の半導体基板１００は、半導体結晶層形成基板１０２上に、犠牲層１０４、拡散抑制層１０８および半導体結晶層１０６を、順次形成することにより製造できる。
【００２７】
犠牲層１０４は、エピタキシャル成長法、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法またはＡＬＤ（Atomic Layer Deposition）法により形成することができる。エピタキシャル成長法として、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法またはＭＢＥ（Molecular Beam Epitaxy）法を利用することができる。犠牲層１０４をＭＯＣＶＤ法で形成する場合、ソースガスとして、ＴＭＧａ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩｎ（トリメチルインジウム）、ＡｓＨ３（アルシン）、ＰＨ３（ホスフィン）等を用いることができる。キャリアガスには水素を用いることができる。ソースガスの複数の水素原子基の一部を塩素原子または炭化水素基で置換した化合物を用いることもできる。成長温度（反応温度とも称される）は、３００℃から９００℃の範囲で、好ましくは４００〜８００℃の範囲内で適宜選択することができる。ソースガス供給量や反応時間を適宜選択することで犠牲層１０４の厚さを制御することができる。
【００２８】
拡散抑制層１０８は、エピタキシャル成長法またはＡＬＤ法により形成することができる。エピタキシャル成長法として、ＭＯＣＶＤ法またはＭＢＥ法を利用することができる。拡散抑制層１０８がＩＩＩ−Ｖ族化合物半導体からなり、ＭＯＣＶＤ法で形成する場合、ソースガスとして、ＴＭＧａ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩｎ（トリメチルインジウム）、ＡｓＨ３（アルシン）、ＰＨ３（ホスフィン）等を用いることができる。キャリアガスには水素を用いることができる。ソースガスの複数の水素原子基の一部を塩素原子または炭化水素基で置換した化合物を用いることもできる。成長温度は、３００℃から９００℃の範囲で、好ましくは４００〜８００℃の範囲内で適宜選択することができる。ソースガス供給量や反応時間を適宜選択することで拡散抑制層１０８の厚さを制御することができる。
【００２９】
半導体結晶層１０６は、エピタキシャル成長法またはＡＬＤ法により形成することができる。エピタキシャル成長法には、ＭＯＣＶＤ法、ＭＢＥ法を利用することができる。半導体結晶層１０６がＩＩＩ−Ｖ族化合物半導体からなり、ＭＯＣＶＤ法で形成する場合、ソースガスとして、ＴＭＧａ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩｎ（トリメチルインジウム）、ＡｓＨ３（アルシン）、ＰＨ３（ホスフィン）等を用いることができる。半導体結晶層１０６がＩＶ族化合物半導体からなり、ＣＶＤ法で形成する場合、ソースガスとして、ＧｅＨ４（ゲルマン）、ＳｉＨ４（シラン）またはＳｉ２Ｈ６（ジシラン）等を用いることができる。キャリアガスには水素を用いることができる。ソースガスの複数の水素原子基の一部を塩素原子または炭化水素基で置換した化合物を用いることもできる。成長温度は、３００℃から９００℃の範囲で、好ましくは４００〜８００℃の範囲内で適宜選択することができる。ソースガス供給量や反応時間を適宜選択することで半導体結晶層１０６の厚さを制御することができる。
【００３０】
（実施形態２）
図４〜図７は、実施形態２の複合基板の製造方法を工程順に示した断面図である。本実施形態２の製造方法は、実施形態１で説明した半導体基板１００を用いる。実施形態１で説明したように半導体基板１００を用意する。
【００３１】
次に、図４に示すように、転写先基板１２０の表面と半導体結晶層形成基板１０２の半導体結晶層１０６の表面とを向かい合わせる。ここで、半導体結晶層１０６の表面は、半導体結晶層形成基板１０２に形成された層の表面であって転写先基板１２０または転写先基板１２０に形成された層に接することとなる「第１表面１１２」の一例である。また、転写先基板１２０の表面は、転写先基板１２０または転写先基板１２０に形成された層の表面であって第１表面１１２に接することとなる「第２表面１２２」の一例である。
【００３２】
転写先基板１２０は、半導体結晶層１０６が転写される先の基板である。転写先基板１２０は、半導体結晶層１０６を活性層として利用する電子デバイスが最終的に配置されるターゲット基板であってもよく、半導体結晶層１０６がターゲット基板に転写されるまでの中間状態における、仮置き基板であってもよい。つまり、第２半導体結晶層１０６は、転写先基板１２０から、他の基板に更に転写されてもよい。転写先基板１２０は、有機物または無機物の何れからなるものでもよい。転写先基板１２０として、シリコン基板、ＳＯＩ（Silicon on Insulator）基板、ガラス基板、サファイア基板、ＳｉＣ基板、ＡｌＮ基板を例示することができる。他に、転写先基板１２０は、セラミックス基板、プラスチック基板等の絶縁体基板、金属等の導電体基板であっても良い。転写先基板１２０にシリコン基板またはＳＯＩ基板を用いる場合、既存のシリコンプロセスで用いられる製造装置が利用でき、既知のシリコンプロセスにおける知見を利用して、研究開発および製造の効率を高めることができる。
【００３３】
転写先基板１２０が、シリコン基板等、容易には曲がらない硬い基板である場合、転写する半導体結晶層１０６が機械的振動等から保護され、半導体結晶層１０６の結晶品質を高く保つことができる。転写先基板１２０が、プラスチック等、可撓性を有する基板である場合、後に説明する犠牲層１０４のエッチング工程において、可撓性基板を半導体結晶層形成基板１０２から離れる方向に曲げ、エッチング液を速やかに供給し、転写先基板１２０と半導体結晶層形成基板１０２との分離を迅速に行うことができる。
【００３４】
図５に示すように、第１表面１１２である半導体結晶層１０６の表面と、第２表面１２２である転写先基板１２０の表面とが接合されるように、転写先基板１２０と半導体結晶層形成基板１０２とを貼り合わせる。
【００３５】
貼り合わせのとき、転写先基板１２０と半導体結晶層１０６との接着性を強化する接着性強化処理を、転写先基板１２０の表面（第２表面１２２）および半導体結晶層１０６の表面（第１表面１１２）に施してもよい。接着性強化処理は、転写先基板１２０の表面（第２表面１２２）または半導体結晶層１０６の表面（第１表面１１２）の何れか一方にだけ施してもよい。接着性強化処理として、イオンビーム生成器によるイオンビーム活性化を例示することができる。照射するイオンは、たとえばアルゴンイオンである。接着性強化処理として、プラズマ活性化を施してもよい。プラズマ活性化として、酸素プラズマ処理を例示することができる。接着性強化処理により、転写先基板１２０と半導体結晶層１０６との接着性を強化することができる。接着性強化処理に代えて、転写先基板１２０上に、接着層を予め形成しておいても良い。接着性強化処理を行う場合、貼り合わせは室温で行うことができる。
【００３６】
また、貼り合わせに続き、転写先基板１２０および半導体結晶層形成基板１０２に荷重を印加し、転写先基板１２０を半導体結晶層形成基板１０２に圧着することができる。圧着により接着強度を向上させることができる。圧着時または圧着後に熱処理を行ってもよい。熱処理温度として５０〜６００℃が好ましく、さらに好ましくは１００℃〜４００℃がよい。荷重は、１ＭＰａ〜１ＧＰａの範囲で適宜選択できる。なお、接着層を用いて転写先基板１２０と半導体結晶層形成基板１０２を接着する場合、圧着は必要ない。
【００３７】
次に、図６に示すように、半導体結晶層形成基板１０２および転写先基板１２０の全部または一部（好ましくは全部）をエッチング液に浸漬して犠牲層１０４をエッチングする。犠牲層１０４のエッチングにより、半導体結晶層１０６を転写先基板１２０側に残した状態で、転写先基板１２０と半導体結晶層形成基板１０２とを分離することができる。
【００３８】
なお、犠牲層１０４は、選択的にエッチングすることができる。ここで「選択的にエッチングする」とは、犠牲層１０４と同様にエッチング液に晒される他の部材、たとえば半導体結晶層１０６も犠牲層１０４と同様にエッチングされるものの、犠牲層１０４のエッチング速度が他の部材のエッチング速度より高くなるようエッチング液の材料その他の条件を選択し、実質的に犠牲層１０４だけを「選択的に」エッチングすることをいう。犠牲層１０４がＡｌＡｓ層である場合、エッチング液として、ＨＣｌ、ＨＦ、リン酸、クエン酸、過酸化水素水、アンモニア、水酸化ナトリウムの水溶液または水を例示することができる。エッチング中の温度は、１０〜９０℃の範囲で制御することが好ましい。エッチング時間は、１分〜２００時間の範囲で適宜制御することができる。
【００３９】
エッチング液に超音波を印加しつつ犠牲層１０４をエッチングすることもできる。超音波の印加により、エッチング速度を増すことができる。また、エッチング処理中に紫外線を照射したり、エッチング液を撹拌したりしてもよい。なお、ここではエッチング液による犠牲層１０４のエッチングの例を説明したが、犠牲層１０４は、ドライ方式によりエッチングすることも可能である。
【００４０】
以上のようにして、犠牲層１０４がエッチングにより除去されると、半導体結晶層１０６を転写先基板１２０側に残した状態で、転写先基板１２０と半導体結晶層形成基板１０２とが分離する。これにより、半導体結晶層１０６が転写先基板１２０に転写される。さらに拡散抑制層１０８を除去すると、図７に示すように、転写先基板１２０上に半導体結晶層１０６を有する複合基板が製造される。
【００４１】
上記した実施形態１の複合基板の製造方法によれば、拡散抑制層１０８により不純物原子の拡散が抑制され、高い純度が維持された半導体結晶層１０６を転写先基板１２０上に形成することができる。
【００４２】
なお、上記した実施形態２では、半導体結晶層１０６を半導体結晶層形成基板１０２から転写先基板１２０に転写する例を説明したが、さらに他の転写先基板に転写してもよい。また、半導体結晶層１０６と転写先基板１２０との間には、適宜接着層を形成してもよい。接着層は有機物または無機物の何れでもよい。有機物の接着層として、ポリイミド膜またはレジスト膜を例示することができる。この場合、接着層はスピンコート法等の塗布法により形成することができる。無機物の接着層として、Ａｌ２Ｏ３、ＡｌＮ、Ｔａ２Ｏ５、ＺｒＯ２、ＨｆＯ２、ＳｉＯｘ（例えばＳｉＯ２）、ＳｉＮｘ（例えばＳｉ３Ｎ４）およびＳｉＯｘＮｙのうちの少なくとも１からなる層、またはこれらの中から選ばれた少なくとも２層の積層を例示することができる。この場合、接着層は、ＡＬＤ法、熱酸化法、蒸着法、ＣＶＤ法、スパッタ法により形成することができる。接着層の厚さは、０．１ｎｍ〜１００μｍの範囲とすることができる。
【００４３】
また、半導体結晶層形成基板１０２上に犠牲層１０４、拡散抑制層１０８および半導体結晶層１０６を形成した後、半導体結晶層形成基板１０２と転写先基板１２０とを貼り合わせる前に、半導体結晶層１０６の一部を活性領域とする電子デバイスを、半導体結晶層１０６に形成してもよい。この場合、半導体結晶層１０６は、そこに電子デバイスを有した状態で転写されることとなる。半導体結晶層１０６は、転写の度に表裏が逆転するので、当該方法を用いれば、半導体結晶層１０６の表裏両面に電子デバイスを作成することができる。
【００４４】
上記した実施の形態では、半導体結晶層１０６が最終的に転写される基板について特に言及していないが、当該基板をシリコンウェハ等の半導体基板、ＳＯＩ基板または絶縁体基板上に半導体層が形成されたものとし、当該半導体基板、ＳＯＩ層または半導体層に予めトランジスタ等電子デバイスが形成されていてもよい。つまり、すでに電子デバイスが形成された基板上に、上記した方法を用いて半導体結晶層１０６を転写により形成できる。これにより、材料組成等が大きく異なる半導体デバイスをモノリシックに形成することができるようになる。特に、半導体結晶層１０６に電子デバイスを予め形成した後に、上述したような予め電子デバイスが形成された基板上に転写により半導体結晶層１０６を形成すると、製造プロセスが大きく異なる異種材料からなる電子デバイスを容易にモノリシックに形成することができるようになる。
【００４５】
上記した実施の形態は、以下のように変更することも可能である。すなわち、半導体結晶層形成基板１０２としてＧａＡｓ基板を用いることができ、半導体結晶層形成基板１０２上に、犠牲層１０４として、たとえばＡｌＡｓ層を形成できる。ＡｌＡｓ層は、低圧ＭＯＣＶＤ法によるエピタキシャル成長法を用いた結晶成長により形成でき、たとえば、原料をトリメチルアルミニウム（ＴＭＡｌ）およびアルシン（ＡｓＨ３）、成長温度を６００℃として形成できる。犠牲層１０４上に、半導体結晶層１０６を形成する。本例の半導体結晶層１０６は、第１のＧｅ層、第２のＧｅ層、および、第３のＧｅ層を有する。第１のＧｅ層は、犠牲層１０４上に形成される。第１のＧｅ層は、たとえば低圧ＣＶＤ法によるエピタキシャル成長法を用いた結晶成長により形成でき、たとえばモノゲルマン（ＧｅＨ４）を原料とし、成長時の成長温度を５５０℃、反応圧力を４０Ｔｏｒｒとして形成できる。ＡｌＡｓ層および第１のＧｅ層の厚さは、各々１５０ｎｍおよび１００ｎｍとすることができる。
【００４６】
半導体結晶層形成基板１０２を反応室から予備室に退避させ、たとえば塩化水素ガスを用いたエッチング法により反応室を洗浄した後、予備室に退避させていた半導体結晶層形成基板１０２を反応室に戻す。そして、第１のＧｅ層上に、さらに第２のＧｅ層を形成する。第２のＧｅ層は、たとえば１００ｎｍの厚さで形成できる。第２のＧｅ層は、たとえば低圧ＣＶＤ法によるエピタキシャル成長法を用いた結晶成長により形成でき、原料をモノゲルマン（ＧｅＨ４）とし、成長温度を６５０℃、反応圧力を６Ｔｏｒｒとすることができる。第２のＧｅ層上に、さらに拡散抑制層１０８として、たとえばＩｎＧａＰ層あるいはＩｎＡｌＰ層を低圧ＭＯＣＶＤ法によるエピタキシャル結晶成長法を用いて形成できる。拡散抑制層１０８であるＩｎＧａＰ層あるいはＩｎＡｌＰ層の上に、第２のＧｅ層と同様の第３のＧｅ結晶層を形成できる。第３のＧｅ層の厚さは、たとえば１．０μｍとすることができる。以上のようにして、半導体結晶層１０６の途中に拡散抑制層１０８（ＩｎＧａＰ層あるいはＩｎＡｌＰ層）を有する半導体基板を製造できる。
【００４７】
（実施例）
半導体結晶層形成基板１０２として、（１００）面から（１１０）面に向けて２度傾斜した１５０ｍｍ径のＧａＡｓ基板を用いた。ＧａＡｓ基板上に、拡散抑制層１０８として、ＩｎＧａＰ層を、低圧ＭＯＣＶＤ法によるエピタキシャル成長法を用いた結晶成長により形成した。ＩｎＧａＰ層の上に、犠牲層１０４として、ＡｌＡｓ層を低圧ＭＯＣＶＤ法によるエピタキシャル成長法を用いた結晶成長により形成した。ＡｌＡｓ層のエピタキシャル成長では、原料をトリメチルアルミニウム（ＴＭＡｌ）およびアルシン（ＡｓＨ３）、成長温度を６００℃とした。ＡｌＡｓ層の上に、半導体結晶層１０６として、Ｇｅ層を低圧ＣＶＤ法によるエピタキシャル成長法を用いた結晶成長により形成した。Ｇｅ層のエピタキシャル成長では、原料をモノゲルマン（ＧｅＨ４）とし、成長温度を６５０℃、反応圧力を６Ｔｏｒｒとした。以上のようにして、ＧａＡｓ基板上にＩｎＧａＰ層、ＡｌＡｓ層およびＧｅ層を順に有する半導体基板を作成した。ＩｎＧａＰ層、ＡｌＡｓ層およびＧｅ層の厚さは、それぞれ１００ｎｍ、１５０ｎｍおよび１．４μｍとした。
【００４８】
（比較例）
比較例として拡散抑制層を有さない半導体基板を作成した。すなわち、実施例同様のＧａＡｓ基板を用い、拡散抑制層を形成することなく、犠牲層１０４として実施例同様のＡｌＡｓ層を作成し、半導体結晶層１０６として実施例同様のＧｅ層を形成した。ただし、ＡｌＡｓ層とＧｅ層の間に成長温度を５５０℃、反応圧力を４０ＴｏｒｒとしたＧｅ層を１００ｎｍの厚さで形成した。
【００４９】
実施例の半導体基板と比較例１の半導体基板のそれぞれについて、１．４μｍ厚さのＧｅ層表面をＳＩＭＳ（二次イオン質量スペクトル）により分析した。実施例のＧｅ層の表面から深さ０．１μｍの位置と深さ０．２μｍの位置の間におけるＧａ濃度の平均値が、１．３×１０１6ｃｍ−３であった。これに対し、比較例の同様な条件におけるＳＩＭＳ分析では、Ｇａ濃度の平均値は１．９×１０１７ｃｍ−３であった。実施例の半導体基板では、比較例と比べて１桁以上のＧａ原子抑制効果が確認できた。
【符号の説明】
【００５０】
１００…半導体基板、１０２…半導体結晶層形成基板、１０４…犠牲層、１０６…半導体結晶層、１０８…拡散抑制層、１１２…第１表面、１２０…転写先基板、１２２…第２表面
【図１】
2013187076.tif 000003
【図２】
2013187076.tif 000004
【図３】
2013187076.tif 000005
【図４】
2013187076.tif 000006
【図５】
2013187076.tif 000007
【図６】
2013187076.tif 000008
【図７】
2013187076.tif 000009
【国際調査報告】
2013187076.tif 000010
2013187076.tif 000011
2013187076.tif 000012
2013187076.tif 000013