【事件の表示】
　特願２０１７−１２１６９３「固体撮像装置」拒絶査定不服審判事件〔平成２９年１１月　２日出願公開、特開２０１７−１９９９２４、請求項の数（４）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２４年３月８日に出願された特許出願（特願２０１２−５１４２７号）の一部を、平成２８年３月４日に特許法第４４条第１項の規定による新たな特許出願（特願２０１６―４２４７０号）とし、更にその一部を平成２９年６月２１日に更に新たな特許出願としたものであって、平成２９年６月２６日付けで上申書が提出され、平成３０年８月３日付けで拒絶理由通知がされ、同年１０月９日付けで手続補正がされるとともに意見書が提出され、平成３１年３月１２日付けで最後の拒絶理由通知がされ、同年５月１７日付けで手続補正がされるとともに意見書が提出され、令和１年１０月８日付けで拒絶理由通知がされ、同年１２月１３日付けで手続補正がされるとともに意見書が提出され、同年１２月２７日付けで拒絶査定（原査定）がされ、これに対し、令和２年３月２日に拒絶査定不服審判の請求がされると同時に手続補正がされたものである。
第２　原査定の概要
　原査定（令和１年１２月２７日付け拒絶査定）の概要は次のとおりである。
１．（新規性）本願請求項１−８、１１−１７に係る発明は、その原出願の出願前に日本国内又は外国において、頒布された下記の引用文献１に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
２．（進歩性）本願請求項１−８、１１−１７に係る発明は、その出願前に日本国内又は外国において、頒布された下記の引用文献１に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その原出願の出願前にその発明の属する技術の分野における通常の知識を有する者（以下、「当業者」という。）が容易に発明をすることができたものであり、本願請求項９、１０に係る発明は、その出願前に日本国内又は外国において、頒布された下記の引用文献１、２に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その原出願の出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
　１．特開２０１０−２１９３３９号公報
　２．特開２００９−２９００００号公報
第３　審判請求時の補正について
　審判請求時の補正は、特許法第１７条の２第３項から第６項までの要件に違反しているものとはいえない。
　審判請求時の補正によって、請求項１の補正前の「前記第４の配線部と前記第５の配線部との間隔の全部が、前記第３の配線部と重なる配置を有し」との記載を、補正後の「前記第４の配線部と前記第５の配線部との間隔の全部が、
前記第１の配線部と前記第２の配線部との間隔と重なる位置に配置された同一の
　「前記第１の配線部と前記第２の配線部との間隔と重なる位置に配置された同一の」という事項を追加する補正は、「前記第４の配線部と前記第５の配線部との間隔の全部」が重なる配置の対象である「前記第３の配線部」を、「
前記第１の配線部と前記第２の配線部との間隔と重なる位置に配置された同一の
　また、「断面視における前記接合面と垂直な方向において、前記第４の配線部と前記第５の配線部との間隔の全部が、前記第１の配線部と前記第２の配線部との間隔と重なる位置に配置された同一の前記第３の配線部と重なる配置を有し」という構成は、本願の原出願の出願当初の明細書の段落【００２９】−【００４１】、図３に記載されている事項であるから、当該補正は新規事項を追加するものではないといえる。
　そして、「第４　本願発明」から「第６　対比・判断」までに示すように、補正後の請求項１−４に係る発明は、独立特許要件を満たすものである。
第４　本願発明
　本願請求項１−４に係る発明（以下、それぞれ「本願発明１」−「本願発明４」という。）は、令和２年３月２日付けの手続補正で補正された特許請求の範囲の請求項１−４に記載された事項により特定される発明であり、以下のとおりの発明である。
「【請求項１】
　光電変換素子を含む画素が複数配列された画素領域を有する第１の半導体基体と、
　前記第１の半導体基体上に設けられた第１の多層配線層と、を有する第１の半導体チップ部と、
　ロジック回路が形成された第２の半導体基体と、
　前記第２の半導体基体上に設けられた第２の多層配線層と、を有する第２の半導体チップ部とを備え、
　前記第１の多層配線層は、前記第１の半導体基体に対して、前記光電変換素子に光が入射する側と反対側に設けられ、
　前記第１の多層配線層は、第１の配線層と、第３の配線層とを有し、
　前記第１の配線層は、第１の配線部と、断面視において前記第１の半導体チップ部と前記第２の半導体チップ部との接合面と平行な方向において、前記第１の配線部と間隔を開けて隣に設けられた第２の配線部とを含み、
　前記第３の配線層は、第４の配線部と、断面視において前記接合面と平行な方向において、前記第４の配線部と間隔を開けて隣に設けられた第５の配線部とを含み、
　前記第２の多層配線層は、第２の配線層を有し、前記第２の配線層は、第３の配線部を含み、
　前記第１の半導体チップ部の前記第１の多層配線層側と、前記第２の半導体チップ部の前記第２の多層配線層側とが対向して、前記第１の半導体チップ部と前記第２の半導体チップ部とが積層され、
　断面視における前記接合面と垂直な方向において、前記第１の配線部と前記第２の配線部との間隔の全部が、前記第３の配線部と重なる配置を有し、
　断面視における前記接合面と垂直な方向において、前記第４の配線部と前記第５の配線部との間隔の全部が、前記第１の配線部と前記第２の配線部との間隔と重なる位置に配置された同一の前記第３の配線部と重なる配置を有し、
　前記第１の配線部、前記第２の配線部、前記第４の配線部、及び、前記第５の配線部は、前記第１の配線部と前記第２の配線部との間隔と、前記第４の配線部と前記第５の配線部との間隔とが、断面視において前記接合面と垂直な方向において重ならない配置を有する
　固体撮像装置。
【請求項２】
　前記接合面と垂直な方向において、前記第１の配線部と前記第４の配線部とは断面視で少なくとも一部が重なり、前記第１の配線部と前記第４の配線部との断面視での重なり量は、前記垂直な方向における断面視での前記第１の配線部と前記第４の配線部との対向面同士の間の距離よりも大きい請求項１に記載の固体撮像装置。
【請求項３】
　断面視において、前記接合面と平行な方向における前記第３の配線部の長さは、前記平行な方向における前記第１の配線部または前記第２の配線部の長さよりも大きい請求項１に記載の固体撮像装置。
【請求項４】
　断面視において、前記第２の配線層は複数の前記第３の配線部を有し、前記第３の配線部同士が隣り合う間隔が、前記第１の配線部と前記第２の配線部との間隔よりも大きい請求項１に記載の固体撮像装置。」
第５　引用文献、引用発明等
１．引用文献１について
　原査定の拒絶の理由に引用された引用文献１には、図面とともに次の事項が記載されている。
「【技術分野】
【０００１】 
　本発明は、固体撮像装置に関し、特に、グローバルシャッタ機能を有するＣＭＯＳ型の固体撮像装置とその製造方法に関する。また、その固体撮像装置の駆動方法及び、その固体撮像装置を用いた電子機器に関する。」
「【００１７】
　〈１．第１の実施形態：固体撮像装置〉
　［１．１ 固体撮像装置全体の構成］
　図１は、本発明の第１の実施形態に係る固体撮像装置１の全体を示す概略構成図である。
　本実施形態例の固体撮像装置１は、シリコンからなる
基板１１上に配列された複数の画素２から構成される画素部３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される
【００１８】
　
画素２は、フォトダイオードからなる光電変換部と、電荷蓄積容量部と、複数のＭＯＳトランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列される
【００１９】
　画素部３は、２次元アレイ状に規則的に複数配列された画素２から構成される。画素部３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。
【００２０】
　制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。」
「【００２５】
　［１．２ 要部の構成］
　次に、図２〜図３を用いて、本実施形態例の固体撮像装置１の要部の概略構成について説明する。
図２は、本実施形態例に係る固体撮像装置１の１画素分の概略断面構成図
【００２６】
　本実施形態例の
固体撮像装置１は
光電変換部ＰＤが形成された第１の基板８０と、電荷蓄積容量部６１及び複数のＭＯＳトランジスタが形成された第２の基板８１とを有して構成されている
第１の基板８０及び第２の基板８１は、積層して張り合わされた構成とされている
光電変換部ＰＤが形成された第１の基板８０側が、光Ｌが入射される光入射面を構成しており
【００２７】
　 図３Ａ，Ｂを用いて、第１の基板８０及び第２の基板８１の構成について詳述する。
【００２８】
　まず、第１の基板８０について説明する。 
第１の基板８０は
光電変換部ＰＤと、第１転送トランジスタＴｒ１のドレインとされる不純物領域１６が形成された半導体基板１２と、その半導体基板１２上部に形成された、多層配線層１７とから構成されている
【００２９】
　半導体基板１２は、Ｎ型のシリコン基板により形成され、その半導体基板１２上部には、Ｐ型ウェル層１３が形成されている。Ｐ型ウェル層１３は半導体基板１２にＰ型の不純物をイオン注入することにより形成することができる。
【００３０】
　光電変換部ＰＤは、Ｐ型ウェル層１３に形成されたＮ型ウェル層１４と、Ｎ型ウェル層１４に接する領域であって、Ｐ型ウェル層１３の表面側に形成されたＰ＋型不純物領域１５により構成されている。Ｎ型ウェル層１４は、Ｐ型ウェル層１３の所望の領域にＮ型の不純物をイオン注入することにより形成されている。また、Ｐ＋型不純物領域１５は、Ｐ型ウェル層１３の所望の領域にＰ型の不純物を高濃度にイオン注入することにより形成されている。この光電変換部ＰＤにおいては、Ｐ＋型不純物領域１５とＮ型ウェル層１４とのｐｎ接合、及びＮ型ウェル層１４とＰ型ウェル層１３とのｐｎ接合の効果により、ＨＡＤ（Hole Accumulation Diode:登録商標）構造が構成される。 このような構成を有する光電変換部ＰＤでは、入射した光Ｌの光量に応じた信号電荷が生成され、Ｐ＋型不純物領域１５とＮ型ウェル層１４との間に形成された空乏層に光電変換された信号電荷が蓄積される。
【００３１】
　不純物領域１６は、Ｐ型ウェル層１３表面側であって、光電変換部ＰＤから所定の距離だけ離した領域に形成されており、光電変換部ＰＤから転送されてくる信号電荷を一時的に蓄積する領域とされる。この不純物領域１６は、Ｐ型ウェル層１３の所望の領域にＮ型の不純物を高濃度にイオン注入することにより形成される。 本実施形態例では、光電変換部ＰＤと不純物領域１６との間の領域が、第１転送トランジスタＴｒ１のチャネル部とされる。
【００３２】
　多層配線層１７は、半導体基板１２の、光電変換部ＰＤや不純物領域１６が形成されたＰ型ウェル層１３上部に形成されている。
多層配線層１７では、第１転送トランジスタＴｒ１を構成するゲート電極１９と、ゲート電極１９上部に形成される第１配線層Ｍ１と、第１配線層Ｍ１上部に形成される第２配線層Ｍ２とが、層間絶縁膜１８を介して積層されて構成されている
【００３３】
　ゲート電極１９は、Ｐ型ウェル層１３に形成された光電変換部ＰＤと不純物領域１６との間のチャネル部上部に、図示しないゲート絶縁膜を介して形成されている。
【００３４】
　第１配線層Ｍ１では、第１接続配線２３と第２接続配線２２とがそれぞれ構成されている。第１接続配線２３は、層間絶縁膜１８に形成されたコンタクト部２１を介して不純物
【００３５】
　
第２配線層Ｍ２では、第１接続電極２７と第２接続電極２６とがそれぞれ構成されており、第１接続電極２７及び第２接続電極２６は、多層配線層１７表面に露出して形成されている
【００３６】
　以上の構成を有する第１の基板８０においては、半導体基板１２の第１接続電極２７、第２接続電極２６が形成される側とは反対側が光入射側とされる。また、後述するが、第１の基板における半導体基板１２は、後の工程で所定の厚さにまで除去されるものである。
【００３７】
　次に、第２の基板８１について説明する。 
第２の基板８１は、図３Ｂに示すように、複数のＭＯＳトランジスタのソース・ドレインとされる不純物領域３０，３１，３２，３４，３５が形成された半導体基板２８と、その半導体基板２８上部に形成された多層配線層３６とから構成されている。そして、多層配線層３６には、電荷蓄積容量部６１が形成されている
【００３８】
　半導体基板２８は、Ｎ型のシリコン基板により形成され、この半導体基板２８上部には、Ｐ型ウェル層２９が形成されている。Ｐ型ウェル層２９は半導体基板２８にＰ型の不純物をイオン注入することにより形成することができる。 第２転送トランジスタＴｒ２、リセットトランジスタＴｒ３、増幅トランジスタＴｒ４、選択トランジスタＴｒ５を構成する各不純物領域３０，３１，３２，３４，３５は、Ｐ型ウェル層２９表面側の所望の領域に、それぞれ形成されている。これらの不純物領域３０，３１，３２，３４，３５は、Ｐ型ウェル層２９の所望の領域にＮ型の不純物を高濃度にイオン注入することにより形成されるものである。
【００３９】
　
不純物領域３０は、第２転送トランジスタＴｒ２のソースとされる
【００４０】
　多層配線層３６は、半導体基板２８の、不純物領域３０，３１，３２，３４，３５が形成されたＰ型ウェル層２９上部に形成されている。
多層配線層３６では、各ＭＯＳトランジスタを構成するゲート電極３８，３９，４０，４１と、第１配線層Ｍ１’と、第２配線層Ｍ２’と、第３配線層Ｍ３’が、層間絶縁膜３７を介して積層されて構成されている
【００４１】
　各ゲート電極３８，３９，４０，４１は、各ＭＯＳトランジスタを構成するチャネル部上に、図示しないゲート絶縁膜を介して形成されている。不純物領域３０と不純物領域３１間のＰ型ウェル層２９上部に形成されるゲート電極３８は、第２転送トランジスタＴｒ２のゲート電極３８とされる。また、不純物領域３１と不純物領域３２間のＰ型ウェル層２９上部に形成されるゲート電極３９は、リセットトランジスタＴｒ３のゲート電極とされる。また、不純物領域３２と不純物領域３４間のＰ型ウェル層２９上部に形成されるゲート電極４０は、増幅トランジスタＴｒ４のゲート電極とされる。また、不純物領域３４と不純物領域３５間のＰ型ウェル層２９上部に形成されるゲート電極４１は、選択トランジスタＴｒ５のゲート電極とされる。
【００４２】
　
第１配線層Ｍ１’は、ゲート電極３８，３９，４０，４１上部に層間絶縁膜３７を介して形成されており、この第１配線層Ｍ１’では第１接続配線５０、第２接続配線４９、選択配線４８、及び垂直信号線９がそれぞれ構成されている
【００４３】
　
第２配線層Ｍ２’では、第３接続配線５２、及び電荷保持用電極５１が構成されている
電荷保持用電極５１は、後述するが、電荷蓄積容量部６１を構成する電極である
電荷保持用電極５１は電荷蓄積容量部６１の容量値が十分に得られる大きさに形成されている
【００４４】
　そして、
第２配線層Ｍ２’の第３接続配線５２及び電荷保持用電極５１上部には、誘電体層５３が形成され、第３配線層Ｍ３’は、誘電体層５３を介して第２配線層Ｍ２’上部に形成されている
【００４５】
　
第３配線層Ｍ３’では、第１接続電極５６と第２接続電極５７とがそれぞれ構成されており、第１接続電極５６及び第２接続電極５７は、多層配線層３６表面に露出して形成されている
第１接続電極５６は
第２配線層Ｍ２’で構成された電荷保持用電極５１上部に延在して形成されている
【００４６】
　なお、図３Ｂにおいては図示を省略するが、第２転送トランジスタＴｒ２のゲート電極３８には、第２転送パルスを供給するための第２転送配線が接続されている。同じく、リセットトランジスタＴｒ３のゲート電極３９にも、リセットパルスを供給するためのリセット配線が接続されている。そして、これらの第２転送配線及びリセット配線は多層配線層３６に形成されている所望の配線層によって形成されている。
【００４７】
　そして、本実施形態例の固体撮像装置１は、
第２の基板８１上部に、第１の基板８０及び第２の基板８１の互いの第１接続電極５６，２７
及び第２接続電極５７，２６同士が接続されるように第１の基板８０が積層された構成とされている
【００４８】
　また、本実施形態例の固体撮像装置１では、第１接続電極５６は遮光膜を兼ねるものであり、第２転送トランジスタＴｒ２のソースとなる不純物領域３０は第１接続電極５６に遮光されている。このため、不純物領域３０への光の入射が抑制され、不要な信号電荷の発生が抑制されるので、混色が低減される。そしてこの場合、光電変換部ＰＤの開口部分を除く全ての領域が遮光されることが好ましい。」
　図１−図３は、以下のとおりのものである。　
　図２及び図３Ａから、第１配線層Ｍ１で構成されている第１接続配線２３と第２接続配線２２は、間隔を開けて隣に設けられていることが見てとれる。
　図２及び図３Ａから、第１配線層Ｍ２で構成されている第１接続配線２７と第２接続配線２６は、間隔を開けて隣に設けられていることが見てとれる。
　図２及び図３Ａから、第３配線層Ｍ３’で構成されている第１接続電極５６と第２接続電極５７は、間隔を開けて隣に設けられていることが見てとれる。
　図２から、第２配線層Ｍ２の第１接続電極２６と第２接続電極２７との間隔の全部が、第２配線層Ｍ２’の電荷保持用電極５１と重なり、第１配線層Ｍ１の第１接続配線２２と第２接続配線２３との間隔の全部は、電荷保持用電極５１とは重ならず、第３配線層Ｍ３’の第１接続電極５６と重なる配置を有していることが見てとれる。
　したがって、上記引用文献１には次の発明（以下、「引用発明」という。）が記載されていると認められる。
「基板１１上に配列された複数の画素２から構成される画素部３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成され、画素２は、フォトダイオードからなる光電変換部と、電荷蓄積容量部と、複数のＭＯＳトランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列され、
　画素部３は、光電変換部ＰＤが形成された第１の基板８０と、電荷蓄積容量部６１及び複数のＭＯＳトランジスタが形成された第２の基板８１とが積層して張り合わされた構成とされている固体撮像装置１であって、
　光電変換部ＰＤが形成された第１の基板８０側が、光Ｌが入射される光入射面を構成しており、
　第１の基板８０は、光電変換部ＰＤと、第１転送トランジスタＴｒ１のドレインとされる不純物領域１６が形成された半導体基板１２と、その半導体基板１２上部に形成された、多層配線層１７とから構成され、
　多層配線層１７では、第１転送トランジスタＴｒ１を構成するゲート電極１９と、ゲート電極１９上部に形成される第１配線層Ｍ１と、第１配線層Ｍ１上部に形成される第２配線層Ｍ２とが、層間絶縁膜１８を介して積層されて構成され、
　第１配線層Ｍ１では、第１接続配線２３と第２接続配線２２とが、間隔を開けて隣に設けられ、
　第２配線層Ｍ２では、第１接続電極２７と第２接続電極２６とが、間隔を開けて隣に設けられ、第１接続電極２７及び第２接続電極２６は、多層配線層１７表面に露出して形成され、
　第２の基板８１は、複数のＭＯＳトランジスタのソース・ドレインとされる不純物領域３０，３１，３２，３４，３５が形成された半導体基板２８と、その半導体基板２８上部に形成された多層配線層３６とから構成され、多層配線層３６には、電荷蓄積容量部６１が形成され、不純物領域３０は、第２転送トランジスタＴｒ２のソースとされ、
　多層配線層３６では、各ＭＯＳトランジスタを構成するゲート電極３８，３９，４０，４１と、第１配線層Ｍ１’と、第２配線層Ｍ２’と、第３配線層Ｍ３’が、層間絶縁膜３７を介して積層されて構成され、
　第１配線層Ｍ１’は、ゲート電極３８，３９，４０，４１上部に層間絶縁膜３７を介して形成されており、この第１配線層Ｍ１’では第１接続配線５０、第２接続配線４９、選択配線４８、及び垂直信号線９がそれぞれ構成され、
　第２配線層Ｍ２’では、第３接続配線５２、及び電荷保持用電極５１が構成され、
　電荷保持用電極５１は、所定の領域に延在して形成され、電荷蓄積容量部６１を構成する電極であるため、電荷保持用電極５１は電荷蓄積容量部６１の容量値が十分に得られる大きさに形成されており、
　第２配線層Ｍ２’の第３接続配線５２及び電荷保持用電極５１上部には、誘電体層５３が形成され、第３配線層Ｍ３’は、誘電体層５３を介して第２配線層Ｍ２’上部に形成され、
　第３配線層Ｍ３’では、第１接続電極５６と第２接続電極５７とが、間隔を開けて隣に設けられ、第１接続電極５６及び第２接続電極５７は、多層配線層３６表面に露出して形成され、
　第１接続電極５６は、第２配線層Ｍ２’で構成された電荷保持用電極５１上部に延在して形成され、
　電荷保持用電極５１と、その上部に誘電体層５３を介して形成される第１接続電極５６により、電荷蓄積容量部６１が形成され、
　第２の基板８１上部に、第１の基板８０及び第２の基板８１の互いの第１接続電極５６，２７、及び第２接続電極５７，２６同士が接続されるように第１の基板８０が積層された構成とされ、
　第２配線層Ｍ２の第１接続電極２６と第２接続電極２７との間隔の全部が、第２配線層Ｍ２’の電荷保持用電極５１と重なり、第１配線層Ｍ１の第１接続配線２２と第２接続配線２３との間隔の全部は、電荷保持用電極５１とは重ならず、第３配線層Ｍ３’の第１接続電極５６と重なる配置を有している
　固体撮像装置１。」
２．引用文献２について
　また、原査定の拒絶の理由に引用された上記引用文献２の段落【０００８】、【００３０】−【００５１】及び図３−図８の記載からみて、当該引用文献２には、「裏面照射型の固体撮像装置において、受光面とは反対側の面である表面側からの光の光電変換素子への入射を抑制することができる固体撮像装置を提供することを目的として、第１の配線層３１−１中に、電気的に接続された配線３１１Ａと、電気的に切断された（電気的にフローティングである）ダミー配線３１１Ｂとにより、遮光構造を形成する構成」が記載され、「当該構成により、表面側から見たシリコン基板の、配線による被覆率を１００％となるように配置したので、受光面とは反対側の不要な光の光電変換素子２１への入射を遮ることができる。」という技術的事項が記載されていると認められる。
第６　対比・判断
１．本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると、次のことがいえる。
ア　引用発明における「光電変換部ＰＤ」、「画素部３」、「第１の基板８０」、「半導体基板１２」、「多層配線層１７」、「第２の基板８１」、「半導体基板２８」、「多層配線層３６」は、それぞれ、本願発明１における「光電変換素子」、「画素領域」、「第１の半導体チップ部」、「第１の半導体基体」、「第１の多層配線層」、「第２の半導体チップ部」、「第２の半導体基体」、「第２の多層配線層」に相当する。
イ　本願発明１の「光電変換素子を含む画素が複数配列された画素領域を有する第１の半導体基体と、前記第１の半導体基体上に設けられた第１の多層配線層と、を有する第１の半導体チップ部と、ロジック回路が形成された第２の半導体基体と、前記第２の半導体基体上に設けられた第２の多層配線層と、を有する第２の半導体チップ部とを備え」、「前記第１の多層配線層は、前記第１の半導体基体に対して、前記光電変換素子に光が入射する側と反対側に設けられ」、「前記第１の半導体チップ部の前記第１の多層配線層側と、前記第２の半導体チップ部の前記第２の多層配線層側とが対向して、前記第１の半導体チップ部と前記第２の半導体チップ部とが積層され」ることと、引用発明の「基板１１上に配列された複数の画素２から構成される画素部３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成され、画素２は、フォトダイオードからなる光電変換部と、電荷蓄積容量部と、複数のＭＯＳトランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列され、画素部３は、光電変換部ＰＤが形成された第１の基板８０と、電荷蓄積容量部６１及び複数のＭＯＳトランジスタが形成された第２の基板８１とが積層して張り合わされた構成とされている固体撮像装置１であって、光電変換部ＰＤが形成された第１の基板８０側が、光Ｌが入射される光入射面を構成しており、第１の基板８０は、光電変換部ＰＤと、第１転送トランジスタＴｒ１のドレインとされる不純物領域１６が形成された半導体基板１２と、その半導体基板１２上部に形成された、多層配線層１７とから構成され」、「第２の基板８１上部に、第１の基板８０及び第２の基板８１の互いの第１接続電極５６，２７、及び第２接続電極５７，２６同士が接続されるように第１の基板８０が積層された構成とされ」ることとを対比する。
　引用発明は、「基板１１上に配列された複数の画素２から構成される画素部３と、・・・等を有して構成され、画素２は、フォトダイオードからなる光電変換部と、電荷蓄積容量部と、複数のＭＯＳトランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列され」、「画素部３は、光電変換部ＰＤが形成された第１の基板８０側が、光Ｌが入射される光入射面を構成しており」、「第１の基板８０は、光電変換部ＰＤと、第１転送トランジスタＴｒ１のドレインとされる不純物領域１６が形成された半導体基板１２と、その半導体基板１２上部に形成された、多層配線層１７とから構成され」ている。
　したがって、本願発明１と引用発明とは、「光電変換素子を含む画素が複数配列された画素領域を有する第１の半導体基体と、前記第１の半導体基体上に設けられた第１の多層配線層と、を有する第１の半導体チップ部と、第２の半導体基体と、前記第２の半導体基体上に設けられた第２の多層配線層と、を有する第２の半導体チップ部とを備え」、「前記第１の多層配線層は、前記第１の半導体基体に対して、前記光電変換素子に光が入射する側と反対側に設けられ」る点で共通する。
　また、引用発明は、「光電変換部ＰＤが形成された第１の基板８０と、電荷蓄積容量部６１及び複数のＭＯＳトランジスタが形成された第２の基板８１とが積層して張り合わされた構成とされて」おり、しかも、「第２配線層Ｍ２では、第１接続電極２７と第２接続電極２６とが、間隔を開けて隣に設けられ、第１接続電極２７及び第２接続電極２６は、多層配線層１７表面に露出して形成され」、「第３配線層Ｍ３’では、第１接続電極５６と第２接続電極５７とが、間隔を開けて隣に設けられ、第１接続電極５６及び第２接続電極５７は、多層配線層３６表面に露出して形成され」、「第２の基板８１上部に、第１の基板８０及び第２の基板８１の互いの第１接続電極５６，２７、及び第２接続電極５７，２６同士が接続されるように第１の基板８０が積層された構成とされ」るものであるから、「第１の基板８０の多層配線層１７側と、第２の基板８１の多層配線３７側とが対向して、第１の基板８０と第２の基板８１とが積層された」ものであるといえる。
　したがって、本願発明１と引用発明とは、「前記第１の半導体チップ部の前記第１の多層配線層側と、前記第２の半導体チップ部の前記第２の多層配線層側とが対向して、前記第１の半導体チップ部と前記第２の半導体チップ部とが積層され」る点で一致する。
ウ　本願発明１の「前記第１の多層配線層は、第１の配線層と、第３の配線層とを有し、前記第１の配線層は、第１の配線部と、断面視において前記第１の半導体チップ部と前記第２の半導体チップ部との接合面と平行な方向において、前記第１の配線部と間隔を開けて隣に設けられた第２の配線部とを含み、前記第３の配線層は、第４の配線部と、断面視において前記接合面と平行な方向において、前記第４の配線部と間隔を開けて隣に設けられた第５の配線部とを含み」と、引用発明の「多層配線層１７では、第１転送トランジスタＴｒ１を構成するゲート電極１９と、ゲート電極１９上部に形成される第１配線層Ｍ１と、第１配線層Ｍ１上部に形成される第２配線層Ｍ２とが、層間絶縁膜１８を介して積層されて構成され、第１配線層Ｍ１では、第１接続配線２３と第２接続配線２２とが、間隔を開けて隣に設けられ、第２配線層Ｍ２では、第１接続電極２７と第２接続電極２６とが、間隔を開けて隣に設けられ、第１接続電極２７及び第２接続電極２６は、多層配線層１７表面に露出して形成され」ることとを対比する。
　引用発明における、「第１配線層Ｍ１」、第１配線層Ｍ１の「第１接続配線２３」、「第２接続配線２２」は、それぞれ、本願発明１における「第３の配線層」、「第５の配線部」、「第４の配線部」に相当し、引用発明における「第２配線層Ｍ２」、第２配線層Ｍ２の「第１接続配線２７」、「第２接続配線２６」は、それぞれ、本願発明１における、「第１の配線層」、「第２の配線部」、「第１の配線部」に相当する。
　したがって、本願発明１と引用発明とは、「前記第１の多層配線層は、第１の配線層と、第３の配線層とを有し、前記第１の配線層は、第１の配線部と、断面視において前記第１の半導体チップ部と前記第２の半導体チップ部との接合面と平行な方向において、前記第１の配線部と間隔を開けて隣に設けられた第２の配線部とを含み、前記第３の配線層は、第４の配線部と、断面視において前記接合面と平行な方向において、前記第４の配線部と間隔を開けて隣に設けられた第５の配線部とを含」む点で一致する。
エ　本願発明１の「前記第２の多層配線層は、第２の配線層を有し、前記第２の配線層は、第３の配線部を含み」と、引用発明の「多層配線層３６では、各ＭＯＳトランジスタを構成するゲート電極３８，３９，４０，４１と、第１配線層Ｍ１’と、第２配線層Ｍ２’と、第３配線層Ｍ３’が、層間絶縁膜３７を介して積層されて構成され、第１配線層Ｍ１’は、ゲート電極３８，３９，４０，４１上部に層間絶縁膜３７を介して形成されており、この第１配線層Ｍ１’では第１接続配線５０、第２接続配線４９、選択配線４８、及び垂直信号線９がそれぞれ構成され、第２配線層Ｍ２’では、第３接続配線５２、及び電荷保持用電極５１が構成され、電荷保持用電極５１は、所定の領域に延在して形成され、電荷蓄積容量部６１を構成する電極であるため、電荷保持用電極５１は電荷蓄積容量部６１の容量値が十分に得られる大きさに形成されており」とを対比する。
　引用発明における、「第２配線層Ｍ２’」、第２配線層Ｍ２’の「電荷保持用電極５１」は、それぞれ、本願発明１における、「第２の配線層」、「第３の配線部」に相当する。
　したがって、本願発明１と引用発明は、「前記第２の多層配線層は、第２の配線層を有し、前記第２の配線層は、第３の配線部を含」む点で一致する。
オ　本願発明１の「断面視における前記接合面と垂直な方向において、前記第１の配線部と前記第２の配線部との間隔の全部が、前記第３の配線部と重なる配置を有し、断面視における前記接合面と垂直な方向において、前記第４の配線部と前記第５の配線部との間隔の全部が、前記第１の配線部と前記第２の配線部との間隔と重なる位置に配置された同一の前記第３の配線部と重なる配置を有し、前記第１の配線部、前記第２の配線部、前記第４の配線部、及び、前記第５の配線部は、前記第１の配線部と前記第２の配線部との間隔と、前記第４の配線部と前記第５の配線部との間隔とが、断面視において前記接合面と垂直な方向において重ならない配置を有する」と、引用発明の「第２配線層Ｍ２の第１接続電極２６と第２接続電極２７との間隔の全部が、第２配線層Ｍ２’の電荷保持用電極５１と重なり、第１配線層Ｍ１の第１接続配線２２と第２接続配線２３との間隔の全部は、電荷保持用電極５１とは重ならず、第３配線層Ｍ３’の第１接続電極５６と重なる配置を有している」とを対比する。
　引用発明の「第３配線層Ｍ３’」は「多層配線層３６」（第２の多層配線層）を構成する配線層であるから、本願発明１の「同一の前記第３の配線部」と、引用発明の「第３配線層Ｍ３’の第１接続電極５６」とは、「第２の半導体チップ」が有する「第２の多層配線層」が有する配線部である点で共通する。
　また、引用発明において、「第２配線層Ｍ２の第１接続電極２６と第２接続電極２７との間隔の全部が、第２配線層Ｍ２’の電荷保持用電極５１と重なり、第１配線層Ｍ１の第１接続配線２２と第２接続配線２３との間隔の全部は、電荷保持用電極５１とは重ならず、第３配線層Ｍ３’の第１接続電極５６と重なる配置を有している」から、「第２配線層Ｍ２の第２接続電極２６、第１接続電極２７、第１配線層Ｍ１の第２接続配線２２、及び、第１接続配線２３は、第２接続電極２６と第１接続電極２７との間隔と、第２接続配線２２と第１接続配線２３との間隔とが、断面視において、第１の基板８０と第２の基板８１との接合面と垂直な方向において重ならない配置を有する」といえる。
　そうすると、本願発明１と引用発明とは、「断面視における前記接合面と垂直な方向において、前記第１の配線部と前記第２の配線部との間隔の全部が、前記第３の配線部と重なる配置を有し、断面視における前記接合面と垂直な方向において、前記第４の配線部と前記第５の配線部との間隔の全部が、前記第２の多層配線層が有する配線部と重なる配置を有し、前記第１の配線部、前記第２の配線部、前記第４の配線部、及び、前記第５の配線部は、前記第１の配線部と前記第２の配線部との間隔と、前記第４の配線部と前記第５の配線部との間隔とが、断面視において前記接合面と垂直な方向において重ならない配置を有する」する点で共通する。
カ　以上をまとめると、本願発明１と引用発明との間には、次の一致点、相違点があるといえる。
＜一致点＞
「光電変換素子を含む画素が複数配列された画素領域を有する第１の半導体基体と、
　前記第１の半導体基体上に設けられた第１の多層配線層と、を有する第１の半導体チップ部と、
　第２の半導体基体と、
　前記第２の半導体基体上に設けられた第２の多層配線層と、を有する第２の半導体チップ部とを備え、
　前記第１の多層配線層は、前記第１の半導体基体に対して、前記光電変換素子に光が入射する側と反対側に設けられ、
　前記第１の多層配線層は、第１の配線層と、第３の配線層とを有し、
　前記第１の配線層は、第１の配線部と、断面視において前記第１の半導体チップ部と前記第２の半導体チップ部との接合面と平行な方向において、前記第１の配線部と間隔を開けて隣に設けられた第２の配線部とを含み、
　前記第３の配線層は、第４の配線部と、断面視において前記接合面と平行な方向において、前記第４の配線部と間隔を開けて隣に設けられた第５の配線部とを含み、
　前記第２の多層配線層は、第２の配線層を有し、前記第２の配線層は、第３の配線部を含み、
　前記第１の半導体チップ部の前記第１の多層配線層側と、前記第２の半導体チップ部の前記第２の多層配線層側とが対向して、前記第１の半導体チップ部と前記第２の半導体チップ部とが積層され、
　断面視における前記接合面と垂直な方向において、前記第１の配線部と前記第２の配線部との間隔の全部が、前記第３の配線部と重なる配置を有し、
　断面視における前記接合面と垂直な方向において、前記第４の配線部と前記第５の配線部との間隔の全部が、前記第２の多層配線が有する配線部と重なる配置を有し、
　前記第１の配線部、前記第２の配線部、前記第４の配線部、及び、前記第５の配線部は、前記第１の配線部と前記第２の配線部との間隔と、前記第４の配線部と前記第５の配線部との間隔とが、断面視において前記接合面と垂直な方向において重ならない配置を有する
　固体撮像装置。」
＜相違点＞
＜相違点１＞
　本願発明１は、「ロジック回路が形成された第２の半導体基体」を備えるのに対し、引用発明の「半導体基板２８」はそのような構成を備えていない点。
＜相違点２＞
　第４の配線部と第５の配線部との間隔について、本願発明１は、「断面視における前記接合面と垂直な方向において、前記第４の配線部と前記第５の配線部との間隔の全部が、前記第１の配線部と前記第２の配線部との間隔と重なる位置に配置された同一の前記第３の配線部と重なる配置を有し」という構成を備えるのに対し、引用発明は、第１配線層Ｍ１の第２接続配線２２（第４の配線部）と第１接続配線２３（第５の配線部）との間隔は、第２配線層Ｍ１の第２接続電極２６（第１の配線部）と第１接続電極２７（第２の配線部）との間隔と重なる位置に配置された電荷保持用電極５１（前記第１の配線部と前記第２の配線部との間隔と重なる位置に配置された同一の前記第３の配線部）と重なる配置を有するという構成を備えるものではない点。
（２）相違点についての判断
ア　相違点２について
　事案に鑑み、相違点２を先に検討する。
　引用発明において、「第１接続電極５６は、第２配線層Ｍ２’で構成された電荷保持用電極５１上部に延在して形成され、電荷保持用電極５１と、その上部に誘電体層５３を介して形成される第１接続電極５６により、電荷蓄積容量部６１が形成され」るものであり、第１の基板８０の第１転送トランジスタＴｒ１の構成は変更せずに（第２接続配線２２と第１接続配線２３との間隔の位置は変更せずに）、電荷保持用電極５１が第２接続配線２２と第１接続配線２３との間隔の全部と重なるように、電荷保持用電極５１を、図２における左側方向に延長させて延在したものとすることは、第３接続配線５２が左側にシフトすることとなり、画素２が大きくなるので、動機付けがあるとはいえず、むしろ、阻害要因がある。
　または、第２の基板８１の電荷保持用電極５１と第３接続配線５２との間隔の位置は変更せずに、電荷保持用電極５１が第２接続配線２２第１接続配線２３との間隔の全部と重なるように、第１の基板８０の第２接続配線２２と第１接続配線２３との間隔の位置を、図２の右側にシフトさせることは、画素２における、例えば、光電変換部ＰＤが小さくなること、あるいは、第１転送トランジスタＴｒ１のゲート電極と第２接続配線２２とを接続するコンタクト部の構成が複雑となるので、動機付けがあるとはいえず、むしろ、阻害要因がある。
　ここで、引用文献２に、「裏面照射型の固体撮像装置において、受光面とは反対側の面である表面側からの光の光電変換素子への入射を抑制することができる固体撮像装置を提供することを目的として、第１の配線層３１−１中に、電気的に接続された配線３１１Ａと、電気的に切断された（電気的にフローティングである）ダミー配線３１１Ｂとにより、遮光構造を形成する構成が記載され、当該構成により、表面側から見たシリコン基板の、配線による被覆率を１００％となるように配置したので、受光面とは反対側の不要な光の光電変換素子２１への入射を遮ることができる。」という技術的事項が記載されていると認められるとしても、引用発明において、電荷保持用電極５１が第２接続配線２２と第１接続配線２３との間隔の全部と重なるようにすることは、動機付けはなく、阻害要因があるから、引用発明において、相違点２に係る本願発明１の構成とすることは当業者が容易になし得たとはいえない。
イ　判断のまとめ
　したがって、上記相違点１について判断するまでもなく、本願発明１は、当業者であっても、引用発明及び引用文献２に記載された技術的事項に基づいて容易に発明をすることができたものであるとはいえない。
２．本願発明２−４について
　本願発明２−４も、本願発明１の「ロジック回路が形成された第２の半導体基体」と同一の構成、及び「断面視における前記接合面と垂直な方向において、前記第４の配線部と前記第５の配線部との間隔の全部が、前記第１の配線部と前記第２の配線部との間隔と重なる位置に配置された同一の前記第３の配線部と重なる配置を有し」と同一の構成を備えるものであるから、本願発明１と同じ理由により、当業者であっても、引用発明及び拒絶査定において引用された引用文献２に記載された技術的事項に基づいて容易に発明をすることができたものとはいえない。
第７　原査定について
　審判請求と同時になされた手続補正（令和２年３月２日付けの手続補正）により、原査定時の請求項３−１２、１５−１７は削除されており、原査定時の請求項１、２、１３、１４に係る発明は、本願発明１、２、３、４がそれぞれ対応する。
１．理由１（特許法第２９条第１項第３号）について
　本願発明１−４は、審判請求時の補正により、「断面視における前記接合面と垂直な方向において、前記第４の配線部と前記第５の配線部との間隔の全部が、前記第１の配線部と前記第２の配線部との間隔と重なる位置に配置された同一の前記第３の配線部と重なる配置を有し」という構成を有するものとなっているから、拒絶査定において引用された引用文献１に記載された発明であるとはいえない。
　したがって、原査定の理由１を維持することはできない。
２．理由２（特許法第２９条第２項）について
　本願発明１−４は、審判請求時の補正により、「断面視における前記接合面と垂直な方向において、前記第４の配線部と前記第５の配線部との間隔の全部が、前記第１の配線部と前記第２の配線部との間隔と重なる位置に配置された同一の前記第３の配線部と重なる配置を有し」という構成を有するものとなっており、当業者であっても、拒絶査定において引用された引用文献１に記載された発明及び引用文献２に記載された技術的事項に基づいて容易に発明をすることができたものとはいえない。
　したがって、原査定の理由２を維持することはできない。
第８　むすび
　以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。