(57)【要約】  回路設計支援装置３０は、スピントロニクス集積回路の構成を表す回路情報からＭＴＪ素子を識別するＭＴＪ素子識別部３３と、ＭＴＪ素子の特性を表すＭＴＪ素子特性情報と識別されたＭＴＪ素子に供給される電流値とに基づいて、磁化反転を生じさせるか否かを判断する磁化反転判断部３５と、ＭＴＪ素子の供給される電流値と磁化に関する時定数との関係を異なる理論モデルに基づいて近似した第１及び第２の式を記憶する近似式記憶部３７と、ＭＴＪ素子の抵抗値を出力する動作情報出力部３６とを備える。磁化反転判断部は、第１及び第２の式に基づいて磁化反転に要する時定数を演算する第１の演算手段と、演算された時定数から磁化反転確率を演算する第２の演算手段とを有し、磁化反転確率に基づいて磁化反転を生じさせるか否かを判断する。これにより、ＭＴＪ素子を含む集積回路の動作シミュレーションを高速且つ高精度に実施できる。
2014030490.tif 000002
【特許請求の範囲】
【請求項１】
ＭＴＪ素子を含むスピントロニクス集積回路の設計を支援する回路設計支援装置であって、
前記スピントロニクス集積回路の構成を表す回路情報（ネットリスト）から前記ＭＴＪ素子を識別するＭＴＪ素子識別部と、
前記ＭＴＪ素子の特性を表すＭＴＪ素子特性情報（モデルパラメータ）と、識別された前記ＭＴＪ素子に供給される電流値とに基づいて、前記ＭＴＪ素子に磁化反転を生じさせるか否かを判断する磁化反転判断部と、
前記ＭＴＪ素子についての供給される電流値と磁化に関する時定数との関係を互いに異なる理論モデルに基づいて近似した第１の式及び第２の式を記憶する近似式記憶部と、
前記ＭＴＪ素子の抵抗値を出力する動作情報出力部とを備え、
前記磁化反転判断部は、前記第１の式及び前記第２の式に基づいて磁化反転に要する時定数を演算する第１の演算手段と、
演算された時定数から磁化反転確率を演算する第２の演算手段とを有し、
前記磁化反転確率に基づいて前記磁化反転を生じさせるか否かを判断することを特徴とする回路設計支援装置。
【請求項２】
請求項１に記載の回路設計支援装置において、
前記第１の式及び前記第２の式は、それぞれ、前記ＭＴＪ素子に供給される電流値を変数として含み、
前記第１の演算手段は、前記ＭＴＪ素子に供給される電流値が任意のしきい値以上の場合に第１の式が主となり、小さい場合に第２の式が主となるように、前記第１の式と前記第２の式とが前記時定数の演算に寄与する割合を前記ＭＴＪ素子に供給される電流値によって変化させ、
前記磁化反転判断部は、前記磁化反転確率が任意のしきい値を超えた時に前記磁化反転を生じさせると判断することを特徴とする回路設計支援装置。
【請求項３】
請求項１に記載の回路設計支援装置において、
前記近似式記憶部は、前記第１の式及び前記第２の式が前記時定数の演算に寄与する割合を決定づける第３の式をさらに記憶し、
前記第３の式に含まれる係数が前記ＭＴＪ素子特性情報に基づくものであることを特徴とする回路設計支援装置。
【請求項４】
請求項３に記載の回路設計支援装置において、
前記第３の式がバターワース・フィルタ関数式で表わされることを特徴とする回路設計支援装置。
【請求項５】
請求項１に記載の回路設計支援装置において、
第２の演算手段は、前記ＭＴＪ素子に供給される電流値が、前記ＭＴＪ素子特性情報で設定されるしきい値電流以上の場合に前記磁化反転確率が上がり、小さい場合に前記磁化反転確率が下がるように演算することを特徴とする回路設計支援装置。
【請求項６】
ＭＴＪ素子を含むスピントロニクス集積回路の設計を支援する回路設計支援方法であって、
前記スピントロニクス集積回路の構成を表す回路情報（ネットリスト）から前記ＭＴＪ素子を識別する第１のステップと、
前記ＭＴＪ素子の特性を表すＭＴＪ素子特性情報（モデルパラメータ）と、識別されたＭＴＪ素子に供給される電流値とに基づいて、前記磁化反転を生じさせるか否かを判断する第２のステップと、
前記ＭＴＪ素子の抵抗値を出力する第３のステップとを含み、
前記第２のステップにおいて、前記磁化反転に要する時定数を前記電流値に基づいて演算し、その時定数に基づいて磁化反転確率を演算し、その磁化反転確率に基づいて前記磁化反転を生じさせるか否かを判断することを特徴とする回路設計支援方法。
【請求項７】
請求項６に記載の回路設計支援方法において、
前記第２のステップは、前記ＭＴＪ素子についての供給される電流値と磁化に関する時定数との関係を互いに異なる理論モデルに基づいて近似した式であって、それぞれ前記ＭＴＪ素子に供給される電流値を変数として含む第１の式及び第２の式を用い、前記ＭＴＪ素子に供給される電流値が任意のしきい値以上の場合に前記第１の式が主となり、小さい場合に前記第２の式が主となるように、前記第１の式と前記第２の式とが前記時定数の演算に寄与する割合を前記ＭＴＪ素子に供給される電流値によって変化させて前記時定数の演算を行い、かつ
前記磁化反転確率が任意のしきい値を超えた時に前記磁化反転を生じさせると判断することを特徴とする回路設計支援方法。
【請求項８】
コンピュータを、ＭＴＪ素子を含むスピントロニクス集積回路の設計を支援する回路設計支援装置として動作せせるプログラムであって、
前記コンピュータに、
前記スピントロニクス集積回路の構成を表す回路情報（ネットリスト）から前記ＭＴＪ素子を識別する第１のステップと、
前記ＭＴＪ素子の特性を表すＭＴＪ素子特性情報（モデルパラメータ）と、識別されたＭＴＪ素子に供給される電流値とに基づいて、前記磁化反転を生じさせるか否か判断する第２のステップと、
前記ＭＴＪ素子の抵抗値を出力する第３のステップとを、
実行させ、
前記第２のステップにおいて、前記磁化反転に要する時定数を前記電流値に基づいて演算し、その時定数に基づいて磁化反転確率を演算し、その磁化反転確率に基づいて前記磁化反転させるか否か判断することを特徴とするプログラム。
【請求項９】
請求項８に記載のプログラムにおいて、
前記第２のステップは、前記ＭＴＪ素子についての供給される電流値と磁化に関する時定数との関係を互いに異なる理論モデルに基づいて近似した式であって、それぞれ前記ＭＴＪ素子に供給される電流値を変数として含む第１の式及び第２の式を用い、前記ＭＴＪ素子に供給される電流値が任意のしきい値以上の場合に前記第１の式が主となり、小さい場合に前記第２の式が主となるように、前記第１の式と前記第２の式とが前記時定数の演算に寄与する割合を前記ＭＴＪ素子に供給される電流値によって変化させて前記時定数の演算を行い、かつ
前記磁化反転確率が任意のしきい値を超えた時に前記磁化反転を生じさせると判断することを特徴とするプログラム。
【請求項１０】
ＭＴＪ素子に供給される電流値と磁化反転に関する時定数との関係を互いに異なる理論モデルに基づいて近似した第１及び第２の近似式を記憶する近似式記憶部と、
前記ＭＴＪ素子を含む集積回路の構成を表す回路情報と、前記ＭＴＪ素子に関する素子特性情報とに基づいて、時刻ｔにおける前記ＭＴＪ素子に供給される電流値を求める演算部と、
求めた電流値と、前記第１及び第２の近似式とに基づいて、前記ＭＴＪ素子に磁化反転を生じさせるか否かを判定する磁化反転判断部と、
を備えることを特徴とする回路設計支援装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路設計支援装置、方法及びプログラムに関し、特にスピントロニクス集積回路の設計に利用される回路設計支援装置及びシミュレータプログラムに関する。
【背景技術】
【０００２】
今日の情報通信技術は、電子の電荷を利用する半導体デバイス技術と、電子のスピンを利用する磁気デバイス技術が別々に技術開発されてきた。近年はそれぞれの技術が成熟度を増し、半導体デバイスの情報処理性能の限界や、磁気デバイスの情報蓄積能力の限界という壁にぶつかりつつある。そこで、電子の電荷の自由度とスピンの自由度の両方を利用した相乗効果により、これら限界を打破しようというスピントロニクス技術が注目されている。
スピントロニクス素子の代表例が磁気抵抗素子（ＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）素子）である。典型的なＭＴＪ素子は、磁化が一方向に固定された固定磁性層（磁化固定層ともいう）と、磁化方向を二方向のうちの一方に任意に変えられる自由磁性層（磁化自由層ともいう）と、これら磁性層の間に形成されたトンネルバリア層を有している。１ビットの情報（“０”又は“１”）は、自由磁性層の磁化（方向）に割り当てられる。固定磁性層と自由磁性層との間に電圧を印加したときにＭＴＪ素子に流れる電流は、自由磁性層の磁化に依存して変化する。即ち、二枚の磁性層の磁化が互いに平行（同じ向き）になる場合、トンネルバリア層を通過するトンネル電流は増加する（低抵抗状態）。逆に二枚の磁性層の磁化が反平行（反対の向き）になる場合、トンネル電流は減少（高抵抗状態）する。この性質を利用してＭＴＪ素子に書込まれた情報を取り出すことができる。ＭＴＪ素子にある一定以上の磁場を印加する、あるいはスピン偏極電流を流すことにより、自由磁性層の磁化方向を反転させることで１ビットの情報を書き換える。
図１は典型的なＭＴＪ素子の状態遷移（状態（ａ）〜（ｄ））を示す図である。
図示のＭＴＪ素子は、固定磁性層１１と、自由磁性層１２と、それらの間に設けられたトンネルバリア層１３を有している。固定磁性層１１には上部電極ｎ１が接続され、自由磁性層１２には下部電極ｎ２が接続されている。ここで、上部電極ｎ１から下部電極ｎ２へ向かう方向を正の方向と定義し、この方向に流れる電流を正電流とする。逆に下部電極ｎ２から上部電極ｎ１へ向かう方向を負の方向と定義し、この方向に流れる電流を負電流とする。
状態（ａ）及び（ｃ）における固定磁性層１１の磁化の方向と自由磁性層１２の磁化の方向がそれぞれ矢印で示されている。状態（ａ）では、固定磁性層１１の磁化と自由磁性層１２の磁化が平行状態（低抵抗状態）にある。状態（ａ）にあるＭＴＪ素子は、状態（ｂ）を経て状態（ｃ）に遷移できる。状態（ｂ）では、ＭＴＪ素子の上部電極ｎ１と下部電極ｎ２との間に負電流Ｉｗ１を流している。状態（ｂ）において、自由磁性層１２の磁化方向が反転してＭＴＪ素子は、状態（ｃ）へ遷移する。状態（ｃ）では、固定磁性層１１の磁化と自由磁性層１２の磁化とが反平行状態（高抵抗状態）にある。また、状態（ｃ）のＭＴＪ素子は、状態（ｄ）を経て状態（ａ）に遷移できる。状態（ｄ）では、ＭＴＪ素子の上部電極ｎ１と下部電極ｎ２との間に正電流Ｉｗ０を流している。状態（ｄ）において、自由磁性層１２の磁化が反転してＭＴＪ素子は、状態（ａ）の平行状態（低抵抗状態）へ遷移する。
このスピントロニクスの分野では、ＭＴＪ素子を半導体デバイスに応用し、ＤＲＡＭに代わる大容量で高速、かつ不揮発性を兼ね備えた従来に存在しない性能を実現できる可能性のある磁気ランダムアクセスメモリ（ＭＲＡＭ）が実用化段階に入っている。ＭＲＡＭは従来の半導体メモリを不揮発化しようという試みであるが、さらに論理回路にもＭＴＪ素子を組み込んで演算機能と不揮発メモリ機能を同時に実現しようという試みも盛んである。例えば、非特許文献１にはＭＴＪ素子が持つビット情報と、電圧で入力されるビット情報とを論理演算するスピントロニクス要素論理回路が開示されている。このような様々なスピントロニクス要素論理回路が複雑に結線されて、より大規模で複雑な演算を、従来のＣＭＯＳ回路に比べて小面積で、且つ省電力で実行可能な論理回路を実現することができる。さらに、論理回路内部の論理情報は不揮発性であるので、電源切断前の演算結果が消失しない。よって、電源を切断する前に、演算結果を不揮発性記憶装置に記憶させる動作が不要である。このため、データバスにおける情報の転送量を削減できることによる論理回路の高性能化と省電力化を実現できる。また、電源を高頻度に切断することが可能になり、近年増加の一途をたどる非動作時のリーク電流を低減またはゼロにできる。このように、スピントロニクス要素論理回路は、従来実現が困難であった低電力設計を可能にする技術としても期待されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Ｙａｇａｍｉ，Ｋ．；Ｔｕｌａｐｕｒｋａｒ，Ａ．Ａ．；Ｆｕｋｕｓｈｉｍａ，Ａ．；Ｓｕｚｕｋｉ，Ｙ．“Ｉｎｓｐｅｃｔｉｏｎ  ｏｆ  Ｉｎｔｒｉｎｓｉｃ  Ｃｒｉｔｉｃａｌ  Ｃｕｒｒｅｎｔｓ  ｆｏｒ  Ｓｐｉｎ−Ｔｒａｎｓｆｅｒ  Ｍａｇｎｅｔｉｚａｔｉｏｎ  Ｓｗｉｔｃｈｉｎｇ”，ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＭＡＧＮＥＴＩＣＳ，ＶＯＬ．４１，ＮＯ．１０，ｐｐ．２６１５−２６１７，Ｏｃｔｏｂｅｒ  ２００５．
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＭＴＪ素子を組み込んだ集積回路を設計するには、設計された回路が仕様通りに動作するか回路シミュレータでシミュレーションして確認する必要がある。しかし、現在流通している商用の回路シミュレータ（一般にＳＰＩＣＥ：Ｓｉｍｕｌａｔｉｏｎ  Ｐｒｏｇｒａｍ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｅｍｐｈａｓｉｓと呼ばれる）は、トランジスタや抵抗、容量、インダクタのモデルには対応するものの、ＭＴＪ素子のモデルに対応するものは存在しない。そこで、ＭＴＪ素子の磁化反転過程及び抵抗特性を実現する等価回路を、理想電源や理想トランジスタ（あるいは理想スイッチ）等を使って作成し、それをサブサーキットとして利用する方法が考えられる。しかしながら、この方法では、１つのＭＴＪ素子を再現するのに数十素子を要し、さらに端子数も数十に達する。このため、計算量が著しく増大し、シミュレーション時間が爆発的に増加してしまう。よって、ＭＴＪ素子を含む大規模な論理演算回路の設計にＳＰＩＣＥを適用することは困難である。
また、上記の簡易的なＭＴＪ素子のサブサーキット・モデルでは、実デバイス上の諸特性が様々なパラメータによってアナログ的に変化する振る舞いを完全に模擬することが不可能である。例えば、磁化反転に要する臨界電流（Ｉｃ）と時間（τＰ）との間には、図２にドット（実測値）で示すようなＭＴＪ素子特有の相関関係がある。この相関関係が実測値に対して精度良くモデル化されていないと、動作マージンを保証する設計や、動作不良を未然に防ぐ設計をすることは困難である。しかしながら、磁化反転に要する電流値と時間の関係は、電流値の大小、あるいは磁化反転時間の長短によって異なる物理作用により決まるため、複雑で、高精度にモデル化を行うのは容易ではない。例えば、図２において、ＭＴＪ素子に供給される書き換え電流がＩｃ０よりも十分大きい場合（領域２）は電流の電子が持つスピントルクによる磁化反転が主となるモードであり、τＰは約１０ｎｓ以下となる。一方、書き換え電流がＩｃ０よりも小さい場合（領域１）は熱活性効果による磁化反転が主となるモードであり、τＰは約１００ｎｓ以上となる。これらスピントルク効果と熱活性効果の各々における磁化反転臨界電流値と時間の関係式は非特許文献１等により知られている（これら関係式については後述する）。しかし、これらの関係式は実測値に合う時間領域が限定的であって、実測値に合わない領域が存在する。例えば、τＰがおよそ１０ｎｓ〜１００ｎｓの範囲ではスピントルク効果の関係式、及び熱活性効果の関係式のいずれにも実測値はフィットしない。この時間領域は、スピントロニクス集積回路の回路設計を行う上で最も最適化が必要とされる領域であるから、この時間領域のフィッティング精度を向上させなければ致命的な回路設計ミスを起こしかねない。
本発明は、実際の素子が持つ磁化反転臨界電流値と時間の相関関係に着目し、特定の時間領域（あるいは電流値領域）によらず広範囲、且つ、高精度に当該相関関係を模擬できる回路設計支援装置、及び回路シミュレータを提供する。
【課題を解決するための手段】
【０００５】
本発明によれば、ＭＴＪ素子を含むスピントロニクス集積回路の設計を支援する装置を提供でき、その設計時間の短縮や信頼性の向上が期待できる。
具体的には、本回路設計支援装置は、スピントロニクス集積回路の構成を表す回路情報（ネットリスト）からＭＴＪ素子を識別するＭＴＪ素子識別部と、前記ＭＴＪ素子の特性を表すＭＴＪ素子特性情報（モデルパラメータ）と、識別された前記ＭＴＪ素子に供給される電流値とに基づいて、前記ＭＴＪ素子に磁化反転を生じさせるか否かを判断する磁化反転判断部と、前記ＭＴＪ素子についての供給される電流値と磁化に関する時定数との関係を互いに異なる理論モデルに基づいて近似した第１の式及び第２の式を記憶する近似式記憶部と、前記ＭＴＪ素子の抵抗値を出力する動作情報出力部とを備え、前記磁化反転判断部は、前記第１の式及び前記第２の式に基づいて磁化反転に要する時定数を演算する第１の演算手段と、演算された時定数から磁化反転確率を演算する第２の演算手段とを有し、前記磁化反転確率に基づいて前記磁化反転を生じさせるか否かを判断することを特徴とする。
また、前記第１の式及び前記第２の式は、それぞれ、前記ＭＴＪ素子に供給される電流値を変数として含み、前記第１の演算手段は、前記ＭＴＪ素子に供給される電流値が任意のしきい値以上の場合に第１の式が主となり、小さい場合に第２の式が主となるように、前記第１の式と前記第２の式とが前記時定数の演算に寄与する割合を前記ＭＴＪ素子に供給される電流値によって変化させ、前記磁化反転判断部は、前記磁化反転確率が任意のしきい値を超えた時に前記磁化反転を生じさせると判断することを特徴とする。
また、前記近似式記憶部は、前記第１の式及び前記第２の式が前記時定数の演算に寄与する割合を決定づける第３の式をさらに記憶し、前記第３の式に含まれる係数が前記ＭＴＪ素子特性情報に基づくものであることを特徴とする。
また、前記第３の式がバターワース・フィルタ関数式で表わされることを特徴とする。
また、第２の演算手段は、前記ＭＴＪ素子に供給される電流値が、前記ＭＴＪ素子特性情報で設定されるしきい値電流以上の場合に前記磁化反転確率が上がり、小さい場合に前記磁化反転確率が下がるように演算されることを特徴とする。
また、ＭＴＪ素子を含むスピントロニクス集積回路の設計を支援する回路設計方法であって、前記スピントロニクス集積回路の構成を表す回路情報（ネットリスト）から前記ＭＴＪ素子を識別する第１のステップと、前記ＭＴＪ素子の特性を表すＭＴＪ素子特性情報（モデルパラメータ）と、識別されたＭＴＪ素子に供給される電流値とに基づいて、前記磁化反転を生じさせるか否かを判断する第２のステップと、前記ＭＴＪ素子の抵抗値を出力する第３のステップとを含み、前記第２のステップにおいて、前記磁化反転に要する時定数を前記電流値に基づいて演算し、その時定数に基づいて磁化反転確率を演算し、その磁化反転確率に基づいて前記磁化反転を生じさせるか否かを判断することを特徴とする。
また、前記第２のステップは、前記ＭＴＪ素子についての供給される電流値と磁化に関する時定数との関係を互いに異なる理論モデルに基づいて近似した式であって、それぞれ前記ＭＴＪ素子に供給される電流値を変数として含む第１の式及び第２の式を用い、前記ＭＴＪ素子に供給される電流値が任意のしきい値以上の場合に前記第１の式が主となり、小さい場合に前記第２の式が主となるように、前記第１の式と前記第２の式とが前記時定数の演算に寄与する割合を前記ＭＴＪ素子に供給される電流値によって変化させて前記時定数の演算を行い、かつ前記磁化反転確率が任意のしきい値を超えた時に磁化反転を生じさせると判断することを特徴とする。
【発明の効果】
【０００６】
本発明は、ＭＴＪ素子を含む電子回路の動作シミュレーションを高速、且つ、高精度に実施することが可能な設計支援装置、及びプログラムを提供することができる。
【図面の簡単な説明】
【０００７】
図１は、典型的なＭＴＪ素子の状態遷移を説明するための図である。
図２は、磁化反転臨界電流Ｉｃと磁化緩和時間τＰとの関係を示すグラフである。
図３は、本発明の一実施の形態に係る電子回路設計支援装置の概略構成を示すブロック図である。
図４は、図３の電子回路設計支援装置を実現するために用いられるコンピュータシステムの概略構成を示すブロック図である。
図５は、図３の電子回路設計支援装置に含まれる磁化反転判断部の動作を説明するためのフローチャートである。
図６は、図５の磁化反転判断部の動作（演算）により求まる各部の動作（または状態）波形図である。
図７は、図３の電子回路設計支援装置に適用されるフィッティングカーブを示すグラフである。
図８は、図７のフィッティングカーブの実現に用いられるパラメータαに対する磁化緩和時間τＰの依存性を示すグラフである。
図９は、近似式から時定数を求める場合に解が発散しないよう、当該近似式中の不連続点の近傍でその近似式をテイラー展開し、項数をｋｍａｘとした場合の項数ｋｍａｘと誤差εとの関係を示すグラフである。
図１０は、ニュートン法により磁化緩和時間τＰから書き換え電流値Ｉｗを求める方法を説明するためのグラフである。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
図３は、本発明の一実施の形態における電子回路設計支援装置３０の構成を表す図である。図３に示す回路設計支援装置３０は、ＭＴＪ素子を含む回路を設計する支援装置であり、任意の回路情報に関して、その回路の構成要素であるＭＴＪ素子を含む様々な能動素子、受動素子のモデルパラメータに基づいて模擬動作させることが可能である。本支援装置３０は、回路情報入力部３１、素子情報入力部３２、ＭＴＪ素子識別部３３、電圧・電流演算部３４、磁化反転判断部３５、動作情報出力部３６、及び近似式記憶部３７を備える。
回路情報入力部３１には、設計対象のスピントロニクス集積回路の構成を表す回路情報、及び、回路に入力される信号波形情報が入力される。素子情報入力部３２は近似式記憶部３７とリンクしている。素子情報入力部３２には、ＣＭＯＳトランジスタ等の能動素子や抵抗、容量等の受動素子のモデルパラメータの他、ＭＴＪ素子の特性を表すモデルパラメータが入力される。これらモデルパラメータは、近似式記憶部３７に登録された近似式における係数値に対応する。
ＭＴＪ素子識別部３３は、入力される回路情報（ネットリスト）から回路に含まれるＭＴＪ素子を識別する。この識別機能は、素子情報入力部３２から入力されるＭＴＪ素子モデルパラメータを参照し、それに記載されたＭＴＪ素子モデル名と一致するモデル名がネットリストに含まれているかをチェックすることで実現される。
電圧・電流演算部３４は、ネットリストに含まれる各々の素子に流れる電流や、素子同士を接続する端子に生じる電圧を、回路情報入力部３１に入力された入力波形情報と素子情報入力部３２に入力されたモデルパラメータから演算する。本演算部３４は、各々のＭＴＪ素子に供給される書き換え電流やその両端のバイアス電圧を演算する機能を有する。
磁化反転判断部３５は、各々のＭＴＪ素子に供給される書き換え電流値から磁化反転に関わる時定数を算出し（第１の演算手段）、その時定数から磁化反転確率を算出し（第２の演算手段）、さらに算出した磁化反転確率に基づいてＭＴＪ素子に磁化反転を生じさせるか否かを判断する。時定数、及び磁化反転確率は近似式記憶部３７に格納された近似式と、ＭＴＪ素子モデルパラメータの値から演算される。
動作情報出力部３６は、ネットリストに予め記載された指示に従って、任意の端子の電圧や素子に流れる電流の他、ＭＴＪ素子の磁化状態、抵抗値、書き換え電流やセンス時の電流等の動作波形結果をディスプレイ表示、あるいは印刷などにより出力する。
本電子回路設計支援装置３０は、図４に示すコンピュータシステムにより実現可能である。図４に示すコンピュータシステム４０は、ネットリスト、モデルパラメータ等の磁化反転時間を算出する計算に必要な各種データが記憶される記憶媒体４１と、コンピュータ本体４２とを備えている。
記憶媒体４１は、コンピュータ読み取り可能な情報を非一時的に記憶する。記憶媒体４１には、ＭＴＪ素子の識別、電圧や電流の演算、及びＭＴＪ素子の磁化反転のタイミング判断を行うプログラムが格納されている。このプログラムは、以降に詳述するように、設計された回路情報からＭＴＪ素子を識別する第１のステップと、ＭＴＪ素子特性情報とＭＴＪ素子に供給される書き換え電流値から磁化反転させるか否かを判断する第２のステップと、ＭＴＪ素子の抵抗値を出力する第３のステップを少なくとも実現するプログラムである。このプログラムは、第２のステップにおいて、磁化反転に要する時定数をＭＴＪ素子に供給される電流値から演算し、その時定数から磁化反転確率を演算し、その磁化反転確率に基づいて磁化反転を生じさせるか否かを判断させることを特徴とする。
また、コンピュータ本体４２はデータの入出力を行う入出力装置４３と、記憶媒体４１から読み込まれたプログラムまたはデータを記憶する記憶装置４４と、全体の制御及び計算を行う演算装置４５と、計算結果を表示する表示装置４６とを備え、これらはバス４７により相互に接続されている。
このように構成されたコンピュータシステム４０において、回路情報入力部３１、及び、素子情報入力部３２は入出力装置４３により実現される。また、ＭＴＪ素子識別部３３、電圧・電流演算部３４、磁化反転判断部３５は演算装置４５により実現される。また、近似式記憶部３７は上記プログラムに組み込まれた状態で記憶装置４４により実現される。また、動作情報出力部３６は、表示装置４６により実現される。
例えば、演算装置４５は、記憶媒体４１から読み込まれて記憶装置４４に展開されたプログラムを実行し、ＭＴＪ素子に供給される電流値からそのＭＴＪ素子の磁化反転するタイミングを計算する。その際、演算装置４５は、入出力装置４３からバス４７を介して記憶装置４４に入力された、ＭＴＪ素子を含む回路情報と素子情報、及び記憶媒体４１により実現される近似式記憶部３７に格納された定数（係数）を含む近似式を用いる。また、演算装置４５は、ＭＴＪ素子の磁化状態に起因する抵抗値を含む動作情報を表示装置４６に表示させる。
次に、本実施の形態に係る電子回路設計支援装置３０の動作について説明する。
まず、電子回路設計支援装置３０が起動すると、図４に示される演算装置４５が記憶媒体４１、及び記憶装置４４に予め記憶されているプログラムを読み込んで実行する。これにより、演算装置４５によって以下に述べるように図３の各機能ブロックが実現される。即ち、演算装置４５は、回路情報（ネットリスト）、及び素子情報（モデルパラメータ）を参照して、ＭＴＪ素子を識別する。次に、演算装置４５は、各々の素子、端子における初期状態（電圧、電流等）を計算する。この時、ＭＴＪ素子の磁化状態、及び抵抗値は予めネットリスト、あるいはモデルパラメータで指定された状態にセットされる。続いて、演算装置４５は、入力信号情報やモデルパラメータ、近似式を活用して時間刻みΔｔづつシミュレーション時刻を進めながら、各時刻の状態を計算する。この時、ＭＴＪ素子の磁化状態が反転するか否かの判断がＭＴＪ素子に流れる書き換え電流をモニタリングすることにより実行される。ネットリストに記載されたシミュレーション終了時間まで時刻をΔｔずつ進め、上記計算がその度毎に実施される。この計算結果は、図４の記憶装置４４、及び記憶媒体４１に出力され、使用者は表示装置４６を介して動作波形データとして計算結果を観察することができる。
図５は本実施の形態における磁化反転判断部３５の演算フローを示している。ここで、シミュレーション上の時刻ｔ０からｔ１＝ｔ０＋Δｔに変化したと仮定する（ステップＡ０）。また、書き換え電流値Ｉｗは書き込みデータに応じて正負の符号を持つが、平行化及び反平行化のいずれの場合も基本的に同じ演算フローであるため、図５では書き換え電流値Ｉｗの絶対値を取り扱うこととする。
時刻ｔ１において、ＭＴＪ素子に流れる書き換え電流値｜Ｉｗ（ｔ１）｜が、モデルパラメータファイルにて設定される任意のしきい値電流｜Ｉｃ＿ｍｉｎ｜以上か否かを比較する（ステップＡ１）。
比較結果が、｜Ｉｗ（ｔ１）｜≧｜Ｉｃ＿ｍｉｎ｜（ステップＡ１でｙｅｓ）であれば、後述する近似式に従って、磁化緩和時定数τＰの算出を行う（ステップＡ２）。そうでなければ（ステップＡ１でｎｏ）、τＰの値は磁化反転を起こさない固有の時定数τＮＯＳＷに設定される（ステップＢ２）。この時定数τＮＯＳＷはモデルパラメータファイルに予め記載された値である。
次に、磁化緩和時定数τＰの値から磁化反転確率ＰＰＲＢを計算する。ステップＡ１で、｜Ｉｗ（ｔ１）｜≧｜Ｉｃ＿ｍｉｎ｜と判定された場合、電流印加時刻から時間ｔ経過した時の磁化反転確率ＰＰＲＢは、ＰＰＲＢ＝１−ｅｘｐ（−ｔ／τＰ）で求められる。この場合、磁化反転確率は時刻とともに増加する（ステップＡ３）。一方、ステップＡ１で｜Ｉｗ（ｔ１）｜＜｜Ｉｃ＿ｍｉｎ｜と判定された場合（これは書き換え電流の供給が停止して時間ｔ経過した場合に相当する）、磁化反転確率ＰＰＲＢは、ＰＰＲＢ＝ｅｘｐ（−ｔ／τＰ）で求められる。この場合、磁化反転確率は時刻とともに減少する（ステップＢ３）。
ステップＡ３で磁化反転確率ＰＰＲＢを求めた後、ステップＡ４において、求めた磁化反転確率ＰＰＲＢの絶対値と任意のしきい値｜Ｐｔｈ｜とを比較する。時刻ｔ１において磁化反転確率｜ＰＰＲＢ｜が｜Ｐｔｈ｜以上の場合、ＭＴＪ素子に磁化反転を生じさせ、これに伴ってＭＴＪ素子の抵抗値が変化する（ステップＡ５）。超えない場合はＭＴＪ素子に磁化反転を生じさせず、ＭＴＪ素子はその状態を保持する（ステップＢ５）。ステップＢ３で磁化反転確率ＰＰＲＢを求めた場合も、ＭＴＪ素子はその状態を保持する。
図６は、図５のフローチャートに基づいて過渡応答をシミュレーションした場合の各部における動作または状態を示す波形図である。ＭＴＪ素子の磁化を平行化するため、時刻Ｔ０からＴ１の期間において、書き換え電流パルスＩｗ０を正の方向に印加している。さらに、ＭＴＪ素子の磁化を反平行化するために、時刻Ｔ２からＴ３の期間において、書き換え電流パルスＩｗ１を負の方向に印加している。
時刻Ｔ０においてＩｗ０≧Ｉｃ＿ｍｉｎ０であるから、τＰがＩｗ０を変数として計算され、さらにＰＰＲＢが計算される。ＰＰＲＢがＰｔｈ０を超えるタイミング（時刻ＴＲ０）でＭＴＪ素子の磁化は反平行から平行状態に遷移し、その抵抗値Ｒｍｔｊは低抵抗化（ＲＡＰ→ＲＰ）される。すなわち、時刻Ｔ０からＴＲ０までの時間が磁化反転時間（磁化反転遅延ｔＷ０）となる。
時刻Ｔ１に達すると、書き換え電流Ｉｗの供給が停止され（Ｉｗ０＜Ｉｃ＿ｍｉｎ０）、τＰが一定（＝時定数τＮＯＳＷ）となる。時定数τＮＯＳＷは、磁化反転確率ＰＰＲＢを減少させ、最終的に０％にする。
時刻Ｔ２において｜Ｉｗ１｜≧｜Ｉｃ＿ｍｉｎ１｜であるから、τＰがＩｗ１を変数として計算され、さらにＰＰＲＢが計算される。ここで、反平行化の場合におけるＰＰＲＢの符号は負として定義している。｜ＰＰＲＢ｜が｜Ｐｔｈ１｜を超えるタイミング（時刻ＴＲ１）でＭＴＪ素子の磁化は平行から反平行状態に遷移し、その抵抗値Ｒｍｔｊは高抵抗化（ＲＰ→ＲＡＰ）される。すなわち、時刻Ｔ２からＴＲ１までの時間が磁化反転時間（磁化反転遅延ｔＷ１）となる。
時刻Ｔ３に達すると、書き換え電流の供給が停止され（｜Ｉｗ１｜＜｜Ｉｃ＿ｍｉｎ０｜）、τＰが一定（＝時定数τＮＯＳＷ）となり、磁化反転確率ＰＰＲＢは０に近づく。
本発明の実施の形態における磁化緩和時定数τＰの算出方法（ステップＡ２）の詳細を説明する前に、典型的なＭＴＪ素子における磁化反転電流と時間の関係について再び図２を参照して詳述する（この関係は非特許非特許文献１に開示されている）。なお、以下の説明では、ＭＴＪ素子に供給される書き換え電流Ｉｗと、磁化反転臨界電流Ｉｃを明確に区別して記載するが、本設計支援装置、及びプログラムに組み込む場合は、τＰの算出を行う過程において、Ｉｃ＝Ｉｗと同義に取り扱えるものとする。
図２において、上部分は、ＭＴＪ素子の磁化を平行化する際の磁化反転電流Ｉｃと時間ｌｎ（τＰ／ｔ０）との関係を示し、下部分は、ＭＴＪ素子の磁化を非平行化する際の磁化反転電流Ｉｃと時間ｌｎ（τＰ／ｔ０）との関係を示している。図２の上部分及び下部分のそれぞれにおいて、ドットは実測値を示し、実線（１）及び（２）は、その近似線を表している。
図２の近似線（１）は、熱活性モデルによる臨界電流Ｉｃを示しており、非特許文献１によれば次式で表わされる。
Ｉｃ＝Ｉｃ０｛１−ｆＴ（τＰ）｝              ・・・（１）
ｆＴ（τＰ）＝（ｋＢＴ／Ｅ）ｌｎ（τＰ／τ０）・・・（１’）
ここで、ｋＢはボルツマン定数、Ｔは絶対温度、Ｅはエネルギーバリア、τ０は熱反転における試行時間で１ｎｓとするのが一般的である。また、（１’）式で表われる項を熱活性項と呼ぶこととする。この近似式では、τＰ＞＞τ０の領域において（τＰは約１００ｎｓ以上）、実測値と良く合うことが知られている。
図２の近似線（２）は、スピントルク効果モデルによる臨界電流Ｉｃを示しており、非特許文献１によれば次式で表わされる。
Ｉｃ＝Ｉｃ０｛１＋ｆＳ（τＰ）｝                            ・・・（２）
ｆＳ（τＰ）＝（τｒｅｌａｚ／τＰ）・ｌｎ｛π／（２√（ｋＢＴ／Ｅ）））・・・（２’）
ここで、τｒｅｌａｘは磁気モーメントの緩和時間である。また、（２’）式で表わされる項を歳差項と呼ぶこととする。この近似式では、τＰがτｒｅｌａｘに近い領域において（約１０ｎｓ以下）、実測値と良く合うことが知られている。
（１）式と（２）式のどちらの式を使ってτＰを算出するか、ＭＴＪ素子に供給される書き換え電流値によって切り替える方法が考えられる。しかし、（１）式と（２）式の接線が存在しないため、切り替える基準となる電流値を決めることは困難である。
そこで本発明による実施の形態では、（１）式と（２）式を結合する新たな係数α、βを導入する。すなわち、磁化反転臨界電流Ｉｃは、
Ｉｃ＝Ｉｃ０｛１＋αｆＳ（τＰ）−βｆＴ（τＰ）｝・・・（３）
の式で表わすこととする。ここで、係数α及びβは、τＰあるいはＩｃに依存して値が変化する係数で０〜１の範囲をとる。例えば、τＰがτ０に比べて十分大きい熱活性モデルの領域ではαが０に近づき（歳差項はゼロに近づく）、βは１に近づく。一方、スピントルクモデルの領域ではαが１に近づき、βは０に近づく（熱活性項はゼロに近づく）。この様なα、βをフィッティング関数式として導入すれば良い。
（３）式による臨界電流Ｉｃと磁化緩和時定数τＰの関係を図７に太線で示す。図７に示す様に、α、βの導入によって、熱活性領域とスピントルク領域の間の領域、すなわち、（１）式と（２）式のいずれの式にもフィッティングできない領域においても、実測値にフィッティングさせることが可能な近似式を実現することができる。
α及びβの関数の一例として、バターワース・ローパスフィルタ関数式を挙げることができる。この関数は、次式で表わされる。
α＝１／（１＋ａ（τＰ／τ０）２ｍ）    ・・・（４）
β＝１−１／（１＋ｂ（τＰ／τ０）２ｎ）・・・（４’）
ここで、（４）及び（４’）式の各係数（ａ、ｂ、ｍ、ｎ）をモデルパラメータ化することで、スピントルク領域と熱活性領域の間の領域においても実測値にフィッティングさせることが可能となる。ここで、ａ＝ｂ、ｍ＝ｎとすることで（この場合、β＝１−αが成り立つ）、パラメータを削減しても差し支えない。また、β＝１固定にしてαだけを変化させても差し支えない。
図８は、（４）式のパラメータａを１に固定し（ａ＝１）、ｍの値を１から５まで変化させた場合のαの値をτＰを変数として図示したものである。αは、τＰが大きくなるに従って、単調減少する関数であり、ｍの値によって変化の急峻さを変えることができる。この特徴は、熱活性領域とスピントルク領域の間の領域におけるフィッティング式として活用できる点で最適である。
以上説明した（１）式から（４）式はτＰからＩｃを求めるための式であり、実測値に対してモデルパラメータを導出する際には便利である。しかし、本発明による電子回路設計支援装置、及びシミュレーション・プログラムにおける図５のステップＡ２においては、ＭＴＪ素子に供給される書き換え電流Ｉｗ（＝Ｉｃ）からτＰを算出する必要がある。すなわち、シミュレーション・プログラムにはこれらの式の逆関数を組み込む必要がある。（１）式や（２）式の逆関数は容易に導出できるものの、これらを結合した（３）式の逆関数を求めることは容易ではない。
そこで、本実施の形態では、（１）式の逆関数から算出される時定数τＰＴＡと、（２）式の逆関数から算出される時定数τＰＰＲに対して（３）式と同様な結合を実施することで最終的なτＰを算出する。
詳述すると、次式に示す（１）式の逆関数からτＰＴＡを算出する。
τＰＴＡ＝τ０・ｅｘｐ［（Ｅ／ｋＢＴ）｛１−（Ｉｃ／Ｉｃ０）｝］・・・（５）
また、次式に示す（２）式の逆関数からτＰＰＲを算出する。
τＰＰＲ＝τｒｅｌａｘ・ｌｎ｛π／（２√（ｋＢＴ／Ｅ））｝／｛（Ｉｃ／Ｉｃ０）−１｝・・・（６）
さらに、（３）式の導出と同様の考え方に基づき、次式で最終的なτＰを算出する。
τＰ＝γτＰＰＲ＋δτＰＴＡ・・・（７）
ここで、γ、及びδは次式で表わされる。
γ＝１−１／（１＋ａ（Ｉｃ／Ｉｃ０）２ｍ）・・・（８）
δ＝１／（１＋ｂ（Ｉｃ／Ｉｃ０）２ｎ）    ・・・（８’）
ここで、ａ、ｂ、ｍ、ｎはモデルパラメータである。（５）式から（８）式によれば、熱活性モデルとスピントルクモデルの両方に基づき、広範囲に渡ってフィッティング精度を確保できるτＰを算出することが可能である。例えば、書き換え電流Ｉｃ（＝Ｉｗ）がＩｃ０より十分大きい場合にはγは１に近づき、δは０に近づく。そのため、τＰの値はスピントルク効果から求まるτＰＰＲが支配的となる。一方、ＩｃがＩｃ０よりも小さい場合は、γは０に近づき、δは１に近づく。そのため、τＰの値は熱活性効果から求まるτＰＴＡが支配的となる。ＩｃがＩｃ０付近の場合は、両者の効果が混在する領域で、Ｉｗの値によってその比率が変化する。
ここで、（６）式には分母に｛（Ｉｃ／Ｉｃ０）−１｝の項があるため、もしＩｃ＝Ｉｃ０の場合はτＰＰＲが発散することに注意が必要である。この発散を防ぐため、Ｉｃ≦Ｉｃ０におけるτＰＰＲの値をパラメータ化しておくと良い。
あるいは、発散を防ぐ別な方法として、下式で表されるｇ（Ｉｃ）に近い値をとり、かつＩｃ＝Ｉｃ０で発散しない連続関数でｇ（Ｉｃ）を置き換えるという方法がある。
ｇ（Ｉｃ）≡１／｛（Ｉｃ／Ｉｃ０）−１｝・・・（９）
そのような連続関数の一例として、（９）式右辺をテイラー展開した関数がある。（６）式はスピントルク領域の式であるから、Ｉｃ＞Ｉｃ０（すなわち１＞Ｉｃ０／Ｉｃ）と考えてよく、（９）式を項（Ｉｃ０／Ｉｃ）でテイラー展開すると、次式となる。
2014030490.tif 000003
ｋｍａｘが有限の場合、Ｉｃ０／Ｉｃ＜１の条件下では、（１０）式右辺の加算の回数（ｋｍａｘ）が多ければ多いほど、元の（９）式に対する（１０）式の誤差εは、小さくなる。なお、誤差εは、次式で表される。
ε＝｛ｋｍａｘまで和をとった（１０）式右辺｝−（９）式右辺｝／｛（９）式右辺｝×１００・・・（１１）
数値計算上は、図９に示すｋｍａｘとεの関係を参考に、εが所望の範囲に収まるようにｋｍａｘを定める。
書き換え電流Ｉｗ（＝Ｉｃ）からτＰを算出する本発明の別の実施形態として、例えば本発明の（１）式から（４）式にて表されるτＰからＩｗを得る式をまず求めておき、続いて数値計算により逆関数を求める方法がある。数値計算法としては、ニュートン法などのアルゴリズムが有効である。このニュートン法を用いた逆関数計算法の一例を以下に示す。図１０に、本例の説明のため、次式に対するτＰをニュートン法により求める方法を図解的に示す。
Ｉｗ（τＰ）＝Ｉｗｃ（定数）・・・（１２）
明らかに、式Ｉｗ＝Ｉｗ（τＰ）の曲線と、直線Ｉｗ＝Ｉｗｃの交点が（１２）式の解である。
まず、適当な初期解τＰ０を設定する。Ｉｗ＝Ｉｗ（τＰ）上で、τ＝τＰ０における接線（接線１）を引き、Ｉｗ＝Ｉｗｃとの交点のｘ座標をτＰ１とする。続いて今度はＩｗ＝Ｉｗ（τＰ）上で、τ＝τＰ１における接線（接線２）を引き、Ｉｗ＝Ｉｗｃとの交点のｘ座標をτＰ２とする。この操作を繰り返し、ｎ−１回目のＩｗ（τＰｎ−１）とｎ回目のＩｗ（τＰｎ）との差が予め設定していた誤差値εｎよりも小さくなったときのτＰｎをもって、（１２）式の解とする。このτＰｎはすなわち、与えられたＩｗ＝Ｉｗｃに対するτＰの値である。
本発明の実施形態によれば、ＭＴＪ素子を含む電子回路の動作検証を高精度に短時間に実施することが可能な設計支援装置、及びプログラムを提供することができる。特に、スピントルクモデルの領域と熱活性モデルの領域の間の領域における書き換え特性が、実測値に非常に合う近似式を用いて計算することが可能となる。これは従来のサブサーキットモデルでは回路が複雑になりすぎて計算時間が膨大になるため事実上、実現不可能である。
以上、本発明について具体的な実施の形態を例示しながら説明した。本発明は上記実施の形態に限定されず、本発明の技術思想の範囲内において、適宜変更され得ることは明らかである。例えば、上記α、β、γ、δの係数の式はバターワース関数に限らず、他のフィルタ関数式を用いることも可能である。また、上記実施形態では、スピン注入方式のＭＴＪ素子を例示しながら説明をしたが、電流磁場を利用して書きかえる方式のＭＴＪ素子や磁壁移動の現象を利用するＭＴＪ素子にも本発明は適用可能である。また、ＭＴＪ素子に限らず、電流や電圧を供給して抵抗値が変化するその他の抵抗変化型素子（ＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）素子、ＰＲＡＭ（Ｐｈａｓｅ  ｃｈａｎｇｅ  ＲＡＭ）素子、原子スィッチ素子等）を含む回路への適用も本発明の範囲内であることは明白である。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）  本発明の特徴として、上に述べたように、磁化反転臨界電流Ｉｃを表す式として、熱活性項（１′）とスピントルク項（２′）を、係数αおよびβを用いて式（３）のように表すことを含む。
（付記２）  また、本発明の別な特徴として、時定数τＰから磁化反転臨界電流Ｉｃを求める方法を含む。そのひとつの方法として、熱活性領域におけるＩｃとτＰの関係式（１）、およびスピントルク領域におけるＩｃとτＰの関係式（２）のそれぞれの逆関数を求め（それぞれ式（５）、（６））、係数γおよびδを用いて式（７）のように表すことを含む。
（付記３）  また、時定数τＰから磁化反転臨界電流Ｉｃを求める別な方法として、例えば式（３）のようなτＰからＩｃを求める関係式をもとに、数値計算にて逆関数を求める、すなわち与えられたＩｃからτＰを計算する方法を含む。
（付記４）  また、本発明の別な特徴として、式（６）のＩｃ＝Ｉｃ０における発散を防ぐために、式（６）をＩｃ＝Ｉｃ０で発散しない連続関数で置き換えることを含む。
（付記５）  ＭＴＪ素子に供給される電流値と磁化反転に関する時定数との関係を互いに異なる理論モデルに基づいて近似した第１及び第２の近似式を記憶する近似式記憶部と、
前記ＭＴＪ素子を含む集積回路の構成を表す回路情報と、前記ＭＴＪ素子に関する素子特性情報とに基づいて、時刻ｔにおける前記ＭＴＪ素子に供給される電流値を求める演算部と、
求めた電流値と、前記第１及び第２の近似式とに基づいて、前記ＭＴＪ素子に磁化反転を生じさせるか否かを判定する磁化反転判断部と、
を備えることを特徴とする回路設計支援装置。
（付記６）  前記磁化反転判断部は、第１の近似式に基づいて得られる第１の演算結果と、前記第２の近似式に基づいて得られる第２の演算結果とを、前記求めた電流値の大小に応じて前記第１の演算結果及び前記第２の演算結果の一方が支配的となるように変化させるパラメータを用いて重み付け加算し、加算結果に基づいて前記磁化反転を生じさせるか否かを判断することを特徴とする付記５に記載の回路設計支援装置。
（付記７）  前記磁化反転判断部は、前記求めた電流値が第１のしきい値以上の場合に、前記磁化反転を生じさせるか否か判定することを特徴とする付記５又は付記６に記載の回路設計支援装置。
（付記８）  前記磁化反転判断部は、前記求めた電流値が第１のしきい値以上の場合に、前記第１及び第２の近似式に基づいて、前記求めた電流値に対応する時定数を求め、求めた時定数を用いてさらに磁化反転確率を求め、求めた磁化反転確率が第２のしきい値以上の場合に、前記磁化反転を生じさせると判断する、ことを特徴とする付記７に記載の回路設計支援装置。
（付記９）  前記磁化反転判断部は、前記求めた電流値が第１のしきい値より小さい場合に、前記求めた電流値に対応する時定数として予め定められた定数を採用し、採用した時定数を用いてさらに磁化反転確率を求める、ことを特徴とする付記８に記載の回路設計支援装置。
（付記１０）  前記演算部と前記磁化反転判定部は、Δｔ時間が経過する毎に動作を繰り返すことを特徴とする付記５乃至９のいずれかに記載の回路設計支援装置。
（付記１１）  ＭＴＪ素子を含む集積回路の構成を表す回路情報と、前記ＭＴＪ素子に関する素子特性情報とに基づいて、時刻ｔにおける前記ＭＴＪ素子に供給される電流値を求め、
前記ＭＴＪ素子に供給される電流値と磁化反転に関する時定数との関係を互いに異なる理論モデルに基づいて近似した第１及び第２の近似式と、前記求めた電流値とに基づいて、前記ＭＴＪ素子に磁化反転を生じさせるか否かを判定する、
ことを特徴とする回路設計支援方法。
（付記１２）  ＭＴＪ素子を含む集積回路の構成を表す回路情報と、前記ＭＴＪ素子に関する素子特性情報とに基づいて、時刻ｔにおける前記ＭＴＪ素子に供給される電流値を求めるステップと、
前記ＭＴＪ素子に供給される電流値と磁化反転に関する時定数との関係を互いに異なる理論モデルに基づいて近似した第１及び第２の近似式と、前記求めた電流値とに基づいて、前記ＭＴＪ素子に磁化反転を生じさせるか否かを判定するステップと、
をコンピュータに実行させることを特徴とするプログラム。
【符号の説明】
【０００９】
１１    磁化自由層
１２    磁化固定層
１３    バリア層
３０    電子回路設計支援装置
３１    回路情報入力部
３２    素子情報入力部
３３    ＭＴＪ素子識別部
３４    電圧・電流演算部
３５    磁化反転判断部
３６    動作情報出力部
３７    近似式記憶部
４０    コンピュータシステム
４１    記憶媒体
４２    コンピュータ本体
４３    入出力装置
４４    記憶装置
４５    演算装置
４６    表示装置
この出願は、２０１２年８月２３日に出願された日本出願特願２０１２−１８４１４２号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【図１】
2014030490.tif 000004
【図２】
2014030490.tif 000005
【図３】
2014030490.tif 000006
【図４】
2014030490.tif 000007
【図５】
2014030490.tif 000008
【図６】
2014030490.tif 000009
【図７】
2014030490.tif 000010
【図８】
2014030490.tif 000011
【図９】
2014030490.tif 000012
【図１０】
2014030490.tif 000013
【国際調査報告】
2014030490.tif 000014
2014030490.tif 000015