(57)【要約】炭化珪素を基板材料としたトレンチゲート型ＭＯＳＦＥＴのスーパージャンクション構造においては、炭化珪素はシリコンに比べ絶縁破壊電界が約一桁高いため、炭化珪素が高電界を維持できる反面、周辺に存在する絶縁酸化膜にも同様に高電界が印加されてしまい、従来の構造だとトレンチ底のゲート酸化膜にその高電界が印加され、炭化珪素が絶縁破壊に至る前の低い電圧にて絶縁酸化膜の絶縁破壊により素子が破壊されるという問題があった。本発明では、スーパージャンクションを構成するｐ型ピラー層をベース層に接する上部層とその下の下部層に分けて構成し、上部層の不純物濃度を下部層の不純物濃度よりも高くし、ピラー層の上部層と下部層の界面およびそのドリフト層との接点を、トレンチ溝の底部よりも下方に配置して、阻止状態においてｎ型ピラーの上部を下部よりも低電圧で空乏化することができて、酸化膜への電界抑制を、他の特性を犠牲にすることなく、達成できて素子の破壊を防止することに成功しました。
2013179820.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素基板上の第１の導電型のドリフト層と、
その上に積層した第２の導電型のベース層と、
ベース層の表面部の所定領域に形成された第１導電型のソース領域と、
ソース領域とベース領域を貫通するように形成したトレンチ溝と、
トレンチ溝内の少なくとも一部にゲート絶縁膜を介して形成したゲート電極と、
ドリフト層内にベース層と接するように形成した第２導電型のピラー層からなるスーパージャンクション層を備え、
前記第２導電型のピラー層はベース層に接する上部層とその下の下部層に分かれており、
上部層の不純物濃度が下部層の不純物濃度よりも高く、
前記第２導電型のピラー層の上部層と下部層の界面および前記界面と第１の導電型ピラー層との接点がトレンチ溝の底部よりも下方に位置する、
ことを特徴とする半導体装置。
【請求項２】
前記第２導電型のピラーの幅は上層部が下層部と同じもしくは広いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２導電型のピラー層は上方から見てトレンチ溝と平行なストライプ形状である請求項１乃至請求項２のいずれか１項に記載の半導体装置。
【請求項４】
前記第２導電型のピラー層は上方から見てトレンチ溝と垂直なストライプ形状である請求項１乃至請求項２のいずれか１項に記載の半導体装置。
【請求項５】
前記第２導電型のピラー層は上方から見て島状に点在しトレンチ溝はピラー層を中心とした六角形状である請求項１乃至請求項２のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素基板を用いて電力変換用半導体スイッチング装置を低オン抵抗かつ高耐圧化した炭化珪素半導体装置に関する。
【背景技術】
【０００２】
炭化珪素基板を用いた電力変換用半導体スイッチング装置として、トレンチゲート型ＭＯＳＦＥＴは単位セル構造が小さく電流密度が高いため、オン抵抗の低減に効果的である。
また、ドリフト層の抵抗が支配的となる高耐圧装置において、ドリフト層内にｐ型とｎ型のピラーを繰り返し形成したスーパージャンクション構造は、ドリフト層抵抗の低減に効果的である。これらの構造を組み合わせることにより、低抵抗で高耐圧のスイッチング装置が実現できる。【０００３】
この手法は、従来の電力用半導体材料のシリコンを基板とした半導体装置で使われており、例えば特許文献１の図２にはトレンチゲートの間にｐ型ピラー層を備えた構造が開示されている。【０００４】
この構造では、電界はｐベースからドレインへの縦方向だけでなく、ピラーから横方向にも存在し、電界が特定の部分に集中しない。
よってオン状態の電流経路であるｎ型ピラー層のｎ型不純物濃度を高くしても高耐圧を維持できる。【０００５】
しかしながら、炭化珪素はシリコンに比べ絶縁破壊電界が約一桁高いため、炭化珪素が高電界を維持できる反面、周辺に存在する絶縁酸化膜にも同様に高電界が印加されてしまい、従来の構造だとトレンチ底のゲート酸化膜にその高電界が印加され、炭化珪素が絶縁破壊に至る前の低い電圧にて絶縁酸化膜の絶縁破壊により素子が破壊される恐れがある。【０００６】
従来の構造ではトレンチ底のゲート酸化膜を保護する構造として、特許文献２に、ｐベースをトレンチから離れた位置で深くする構造が開示されている。
これによりｐベースから空乏層が延びトレンチゲート酸化膜が阻止状態において高電界から保護され、酸化膜の絶縁破壊による素子破壊が抑制され、高い耐圧が得られる。【０００７】
これに対して、ドリフト層内にｐ型ピラーを持つスーパージャンクション構造も空乏層を横方向に広げる意味では同じ効果を有するが、ｎ型とｐ型の両側に空乏層を広げるため、ｎ型側への広がりがトレンチゲート酸化膜を保護するには不十分である。
よってトレンチゲートのスーパージャンクション構造に適した酸化膜を保護する構造が必要となる。
特許文献３は、スーパージャンクション構造とｐベースの接合部分に高濃度のｐ型領域を設けた構造を開示している。
これによりブレークダウンを高濃度のｐ型領域の底面で発生できるので、アバランシェ電流をｐ＋コンタクトに流しやすくなり、アバランシェ耐量を向上させることが出来る。
しかしながら、トレンチゲート酸化膜を保護する効果に関して明らかでない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−４３９６６
【特許文献２】特開２００９−２６０２５３
【特許文献３】特開２０１２−３９０８２
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、炭化珪素を基板材料としたトレンチゲート型ＭＯＳＦＥＴのスーパージャンクション構造において、ゲート酸化膜を高電界から保護する構造を提供する。
【課題を解決するための手段】
【００１０】
本発明では、炭化珪素基板上の第１の導電型のドリフト層と、その上に積層した第２の導電型のベース層と、ベース層の表面部の所定領域に形成された第１導電型のソース領域と、ソース領域とベース領域を貫通するように形成したトレンチ溝と、トレンチ溝内の少なくとも一部にゲート絶縁膜を介して形成したゲート電極と、ドリフト層内にベース層と接するように形成した第２導電型のピラー層からなるスーパージャンクション層を備え、前記第２導電型のピラー層はベース層に接する上部層とその下の下部層に分かれており、上部層の不純物濃度が下部層の不純物濃度よりも高く、前記第２導電型のピラー層の上部層と下部層の界面および前記界面と第１の導電型ピラー層との接点がトレンチ溝の底部よりも下方に位置することを特徴とする半導体装置を提供する。【００１１】
これにより、ｐ型ピラー層の上部層がｎ型ピラーとの接点で高濃度であるため、阻止状態においてｐ型ピラー上層部に隣接するｎ型ピラー層が下部よりも低電圧で空乏化することができ、且つｐ型ピラー層の上部層とｎ型ピラーとの接点がトレンチゲート酸化膜よりも下方まで存在するため、ゲート酸化膜を空乏層により囲み、高電界から遮蔽することができ、酸化膜の絶縁破壊による素子破壊が抑制され、高い耐圧が得られる。【００１２】
また本発明は、前記第２導電型のピラーの幅は上層部が下層部と同じもしくは広いことを特徴とする上述の半導体装置を提供する。
これにより、阻止状態においてｐ型ピラー上層部に隣接するｎ型ピラー層がより低電圧で空乏化することができ、酸化膜の絶縁破壊による素子破壊が抑制され、高い耐圧が得られる。【００１３】
さらに、前記第２導電型のピラー層は上方から見てトレンチ溝と平行なストライプ形状である上述の半導体装置を提供する。【００１４】
また、前記第２導電型のピラー層は上方から見てトレンチ溝と垂直なストライプ形状である上述の半導体装置を提供する。【００１５】
最後に、前記第２導電型のピラー層は上方から見て島状に点在しトレンチ溝はピラー層を中心とした六角形状である上述の半導体装置を提供する。
【発明の効果】
【００１６】
本発明によれば、スーパージャンクションを構成するｐ型ピラー層の上部層がｎ型ピラーとの接点で高濃度であるため、阻止状態においてｐ型ピラー上層部に隣接するｎ型ピラー層が下部よりも低電圧で空乏化することができ、且つｐ型ピラー層の上部層とｎ型ピラーとの接点がトレンチゲート酸化膜よりも下方まで存在するため、ゲート酸化膜を空乏層により囲み、高電界から遮蔽することができ、酸化膜の絶縁破壊による素子破壊が抑制され、高い耐圧が得られる。
【図面の簡単な説明】
【００１７】
【図１】図１は本発明に係るストライプ状または島状の半導体装置の単位構造（単位セル）の断面図をあらわす。
【図２】図２はｐ型ピラーの不純物濃度が均一の場合と上部層で高濃度化した場合の酸化膜電界特性のセルピッチ依存性をあらわす図である。
【図３】図３はｐ型ピラーの不純物濃度が均一の場合と上部層で高濃度化した場合のオン抵抗特性のセルピッチ依存性をあらわす図である。
【図４】図４(ａ)は本発明のｐ型ピラーとゲートトレンチが平行に配置されたストライプ状の半導体装置の概略平面図である。図４(ｂ)は本発明のｐ型ピラーとゲートトレンチが垂直に配置されたストライプ状の半導体装置の概略平面図である。
【図５】図５は本発明の島状のｐ型ピラーをｎ型ピラーが囲む半導体装置の概略平面図である。
【発明を実施するための形態】
【実施例１】
【００１８】
図１は実施形態１に係るストライプ状または島状の半導体装置の単位構造(単位セル)の断面図をあらわす。
４Ｈ−ＳｉＣの低抵抗ｎ＋型基板１上にドリフト層２が堆積されている。
その上にスーパージャンクション領域３を構成するｐ型ピラー４とｎ型ピラー５が周期的に繰り返し配置されている。【００１９】
上方から見た形状はストライプ、または島状のｐ型ピラーをｎ型ピラーが囲む構造、例えば六角形などとする。
ｐ型ピラー層の上部は高濃度ｐ型層６となっており、ｎ型ピラーとの濃度比が高くなるため、阻止状態においてｎ型ピラーの上部が下部よりも低電圧で空乏化される。【００２０】
スーパージャンクション領域３の上にはｐ型ベース層７が積層されており、その表面からスーパージャンクション領域３に達するゲートトレンチ８が形成されている。【００２１】
ゲートトレンチ８を上方から見た方向は、図４に示したようにピラーの配列がストライプの場合は、ピラーと平行(図４(ａ))または垂直(図４(ｂ))など任意にすることが出来る。【００２２】
ｐ型ピラーとゲートトレンチが平行の場合は、ゲートトレンチはｎ型ピラー層の内側に貫通するよう配置する。
また、図５に示したようにｐ型ピラーが島状の場合もゲートトレンチの形状はｎ型ピラーの内側に貫通するよう、ｐ型ピラーを取り囲むｎ型ピラーの形状に沿って形成される。【００２３】
ゲートトレンチ８の内側にはゲート絶縁膜９およびゲート電極１０が形成されている。ｐ型ベース層７の表面にはゲートトレンチ８に隣接するよう高濃度ｎ＋ソース領域１１が選択的に形成され、ソース領域１１の間には選択的に高濃度ｐ＋ベースコンタクト領域１２が形成されている。【００２４】
ソース電極１３はソース領域１１の一部とベースコンタクト領域１２に低抵抗接続され、層間絶縁膜１４を介して上方に引き出されている。
基板裏面にはドレイン電極１５が低抵抗接続されている。【００２５】
図２と図３はｐ型ピラーの不純物濃度が均一の場合と、上部層で高濃度化した場合とで酸化膜特性とオン抵抗特性のセルピッチ依存性を比較した結果である。
セルピッチはｎ型ピラーの幅によって変化させている。【００２６】
図２の阻止状態におけるゲート酸化膜にかかる電界は、ｐ型ピラー上部を高濃度化することで大幅に低減しており、一方、図３のオン抵抗は２つの構造に違いはないことから、ｐ型ピラー上部を高濃度化することによって酸化膜への電界抑制が他の特性を犠牲にすることなく達成されているのが分かる。
【符号の説明】
【００２７】
１  ｎ＋型基板
２  ドリフト層
３  スーパージャンクション領域
４  ｐ型ピラー
５  ｎ型ピラー
６  高濃度ｐ型層
７  ｐ型ベース層
８  ゲートトレンチ
９  ゲート絶縁膜(酸化膜)
１０  ゲート電極
１１  高濃度ｎ＋ソース領域
１２  高濃度ｐ＋ベースコンタクト領域
１３  ソース電極
１４  層間絶縁膜
１５  ドレイン電極
【図１】
2013179820.tif 000003
【図２】
2013179820.tif 000004
【図３】
2013179820.tif 000005
【図４】
2013179820.tif 000006
【図５】
2013179820.tif 000007
【国際調査報告】
2013179820.tif 000008
2013179820.tif 000009