Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成26年11月27日(2014.11.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】蓄電装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
正極と、負極と、前記正極及び前記負極の間に設けられる電解質とを有し、
前記電解質は、イオン伝導性高分子化合物と、無機酸化物と、リチウム塩とを有し、
前記電解質において、前記イオン伝導性高分子化合物及び前記無機酸化物の合計に対して前記無機酸化物は３０ｗｔ％より多く５０ｗｔ％以下であり、
前記正極または前記負極は、活物質層を有し、
前記活物質層は、高分子化合物を有し、
前記高分子化合物の軟化点は、前記イオン電導性高分子化合物の軟化点以下であることを特徴とする蓄電装置。
【請求項２】
正極と、負極と、前記正極及び前記負極の間に設けられる電解質とを有し、
前記電解質は、イオン伝導性高分子化合物と、無機酸化物と、リチウム塩とを有し、
前記電解質において、前記イオン伝導性高分子化合物及び前記無機酸化物の合計に対して前記無機酸化物は３０ｗｔ％より多く５０ｗｔ％以下であり、
前記正極及び前記負極の少なくとも一方は、集電体上に活物質層が設けられており、
前記活物質層は、高分子化合物を有し、
前記高分子化合物の軟化点は、前記イオン電導性高分子化合物の軟化点以下であることを特徴とする蓄電装置。
【請求項３】
請求項１または請求項２において、
前記イオン伝導性高分子化合物は、ポリアルキレンオキサイドであることを特徴とする蓄電装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記無機酸化物は、酸化シリコン、酸化チタン、酸化ジルコニウム、酸化アルミニウム、酸化亜鉛、酸化鉄、酸化セリウム、酸化マグネシウム、酸化アンチモン、酸化ゲルマニウム、酸化リチウム、酸化グラファイト、チタン酸バリウム、及びメタ珪素酸リチウムの一以上であることを特徴とする蓄電装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記リチウム塩は、ＬｉＣＦ３ＳＯ３、ＬｉＰＦ６、ＬｉＢＦ４、ＬｉＳＣＮ、ＬｉＮ（Ｃ２Ｆ５ＳＯ２）２、ＬｉＮ（ＣＦ３ＳＯ２）２及びＬｉＣｌＯ４の一以上であることを特徴とする蓄電装置。
【手続補正書】
【提出日】平成26年11月19日(2014.11.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】発光素子の駆動方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも一方が透光性を備えた一対の電極と、前記一対の電極に挟持された発光性の物質を含む層とを有する発光素子の駆動方法であって、
前記発光素子に一定又は略一定の駆動電流を生じさせる第１の工程と、
前記発光素子に印加される電圧の絶対値を経時的に増加させる第２の工程と、を有し、
前記第１の工程において前記発光素子に印加される電圧が発光開始電圧以下となった場合に、前記第１の工程から前記第２の工程へと移行し、
前記第２の工程において前記発光素子に生じる電流の絶対値が、前記駆動電流よりも高い値から前記駆動電流よりも低い値へと変化した場合に、前記第２の工程から前記第１の工程へと移行することを特徴とする発光素子の駆動方法。
【請求項２】
請求項１において、
前記第２の工程において前記発光素子に経時的に増加する順方向バイアス電圧を印加することを特徴とする発光素子の駆動方法。
【請求項３】
請求項１において、
前記第２の工程において前記発光素子に経時的に増加する逆方向バイアス電圧を印加することを特徴とする発光素子の駆動方法。
【手続補正書】
【提出日】平成27年5月1日(2015.5.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
記憶された第１のデータと検索データである第２のデータとを照合することにより、前記第１のデータを判別する機能を有するメモリセルを有し、
前記メモリセルは、第１乃至第３のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートに電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第３のソース又はドレインの一方に電気的に接続され、
前記第１のトランジスタは、チャネル形成領域として酸化物半導体層を有し、
前記第２のトランジスタは、前記第３のトランジスタとは逆の導電型であり、
前記第１のトランジスタは、前記第１のデータの書き込みを制御する機能を有し、
前記第１のデータが前記メモリセルに書き込まれた場合は、前記第２のトランジスタのゲートの電位及び前記第３のトランジスタのゲートの電位が、前記第１のデータとなり、
前記第２のトランジスタのソース又はドレインの他方の電位を、前記第２のデータとし、前記第３のトランジスタのソース又はドレインの他方の電位を、前記第２のデータの反転データとすることで、前記照合を行うことを特徴とする記憶装置。
【請求項２】
記憶された第１のデータと検索データである第２のデータとを照合することにより、前記第１のデータを判別する機能を有するメモリセルを有し、
前記メモリセルは、第１乃至第４のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートに電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第３のソース又はドレインの一方に電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタは、チャネル形成領域として酸化物半導体層を有し、
前記第２のトランジスタは、前記第３のトランジスタとは逆の導電型であり、
前記第１のトランジスタは、前記第１のデータの書き込みを制御する機能を有し、
前記第１のデータが前記メモリセルに書き込まれた場合は、前記第２のトランジスタのゲートの電位及び前記第３のトランジスタのゲートの電位が、前記第１のデータとなり、
前記第２のトランジスタのソース又はドレインの他方の電位を、前記第２のデータとし、前記第３のトランジスタのソース又はドレインの他方の電位を、前記第２のデータの反転データとすることで、前記照合を行うことを特徴とする記憶装置。
【請求項３】
記憶された第１のデータと検索データである第２のデータとを照合することにより、前記第１のデータを判別する機能を有するメモリセルを有し、
前記メモリセルは、第１乃至第４のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートに電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第３のソース又はドレインの一方に電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方に電気的に接続され、
前記第１のトランジスタは、チャネル形成領域として酸化物半導体層を有し、
前記第２のトランジスタは、前記第３のトランジスタとは逆の導電型であり、
前記第１のトランジスタは、前記第１のデータの書き込みを制御する機能を有し、
前記第１のデータが前記メモリセルに書き込まれた場合は、前記第２のトランジスタのゲートの電位及び前記第３のトランジスタのゲートの電位が、前記第１のデータとなり、
前記第２のトランジスタのソース又はドレインの他方の電位を、前記第２のデータとし、前記第３のトランジスタのソース又はドレインの他方の電位を、前記第２のデータの反転データとすることで、前記照合を行うことを特徴とする記憶装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記照合を行う前に、前記第２のトランジスタのソース又はドレインの一方の電位を、ローレベルのときの前記第１のデータと同じ値にしておくことを特徴とする記憶装置。
【手続補正書】
【提出日】平成27年3月11日(2015.3.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の上部斜面と第２の上部斜面とを有する書き込みポールチップを備え、前記書き込みポールチップの空気ベアリング面に垂直な面に対する前記第１の上部斜面の角度は、前記第２の上部斜面の角度とは異なる、装置。
【請求項２】
前記書き込みポールチップの前記空気ベアリング面に垂直な面に対して、前記第１の上部斜面の角度は、前記第２の上部斜面の角度よりも大きい、請求項１に記載の装置。
【請求項３】
前記書き込みポールチップに隣接し、前記第１の上部斜面の角度と実質的に同じ角度を有するフロントシールドをさらに備える、請求項１または２に記載の装置。
【請求項４】
前記書き込みポールチップは、さらに底部斜面を含む、請求項１〜３のいずれか１項に記載の装置。
【請求項５】
前記第１の上部斜面は、前記第２の上部斜面よりも前記空気ベアリング面の近くに配置されている、請求項１〜４のいずれか１項に記載の装置。
【請求項６】
前記書き込みポールチップは、３つ以上の上部斜面を有する、請求項１〜５のいずれか１項に記載の装置。
【請求項７】
前記書き込みポールチップは、凹形状を有する底部斜面を含む、請求項１に記載の装置。
【手続補正書】
【提出日】平成27年5月11日(2015.5.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
列ドライバーと１以上のビット線と１以上のワード線と１以上のメモリセルとビット線制御トランジスタとビット線制御回路とを有し、
前記メモリセルはトランジスタとキャパシタとを有し、
前記ビット線制御トランジスタのチャネル形成領域は、酸化物半導体が用いられ、
前記トランジスタのソースは前記ビット線に接続し、
前記トランジスタのドレインは前記キャパシタの電極の一に接続し、
前記トランジスタのゲートは前記ワード線に接続し、
前記ビット線制御トランジスタのソースは前記ビット線に接続し、
前記ビット線制御トランジスタのドレインは前記列ドライバーに接続し、
前記ビット線制御トランジスタのゲートは前記ビット線制御回路に接続し、
前記ビット線制御回路は独立して電位を発生する手段の電極の一に接続することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記ビット線には２以上のビット線制御トランジスタが挿入されていることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記ビット線制御トランジスタのゲートは、前記独立して電位を発生する手段の負極と前記ビット線制御回路内のＮチャネル型トランジスタを介して接続することを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれかにおいて、
前記トランジスタのドレインは別のトランジスタのゲートに接続することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれかにおいて、
前記ビット線の最低電位は、前記ワード線の最低電位より１Ｖ以上高いことを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれかにおいて、
前記ビット線制御回路はインバータを有し、前記インバータの出力は前記ビット線制御トランジスタのゲートに接続することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれかにおいて、
前記ビット線制御トランジスタのゲートの最高電位は、前記ワード線の最高電位よりも１Ｖ以上高いことを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれかにおいて、
前記ビット線制御トランジスタのゲートの最低電位は、他のいずれの部分よりも低いことを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれかにおいて、
前記ビット線制御トランジスタのチャネル形成領域は逆導電型を有さない半導体が用いられていることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれかにおいて、
前記ビット線制御トランジスタのチャネル形成領域はバンドギャップが２．５電子ボルト以上の半導体が用いられていることを特徴とする半導体装置。
【手続補正書】
【提出日】平成27年5月11日(2015.5.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
列ドライバーと１以上のビット線と１以上のワード線と１以上のメモリセルと、バックゲートを有するトランジスタを有し、
前記メモリセルはトランジスタとキャパシタとを有し、
前記バックゲートを有するトランジスタのチャネル形成領域は、酸化物半導体が用いられ、
前記トランジスタのソースは前記ビット線に接続し、
前記トランジスタのドレインは前記キャパシタの電極の一に接続し、
前記トランジスタのゲートは前記ワード線に接続し、
前記バックゲートを有するトランジスタのソースは前記ビット線に接続し、
前記バックゲートを有するトランジスタのドレインは前記列ドライバーに接続し、
前記バックゲートを有するトランジスタのバックゲートの電位は、前記ワード線の最低電位よりも低いことを特徴とする半導体メモリ装置。
【請求項２】
請求項１において、
前記バックゲートを有するトランジスタのバックゲートに接続する配線は浮遊状態であることを特徴とする半導体メモリ装置。
【請求項３】
請求項１または請求項２において、
前記トランジスタのドレインは別のトランジスタのゲートに接続することを特徴とする半導体メモリ装置。
【請求項４】
請求項１乃至請求項３のいずれかにおいて、
前記ビット線の最低電位は、前記ワード線の最低電位より１Ｖ以上高いことを特徴とする半導体メモリ装置。
【請求項５】
請求項１乃至請求項４のいずれかにおいて、
１つ以上のセンスアンプ回路が前記ビット線に挿入されていることを特徴とする半導体メモリ装置。
【請求項６】
請求項１乃至請求項５のいずれかにおいて、
前記バックゲートを有するトランジスタのゲートを制御する回路を有することを特徴とする半導体メモリ装置。
【請求項７】
請求項１乃至請求項６のいずれかにおいて、
前記バックゲートを有するトランジスタのゲートの最高電位は、前記ワード線の最高電位よりも１Ｖ以上高いことを特徴とする半導体メモリ装置。
【請求項８】
請求項１乃至請求項７のいずれかにおいて、
前記バックゲートを有するトランジスタのバックゲートの電位は、他のいずれの部分よりも低いことを特徴とする半導体メモリ装置。
【請求項９】
請求項１乃至請求項８のいずれかにおいて、
前記バックゲートを有するトランジスタのチャネル形成領域は逆導電型を有さない半導体が用いられていることを特徴とする半導体メモリ装置。
【請求項１０】
請求項１乃至請求項９のいずれかにおいて、
前記バックゲートを有するトランジスタのチャネル形成領域はバンドギャップが２．５電子ボルト以上の半導体が用いられていることを特徴とする半導体メモリ装置。
【請求項１１】
請求項１乃至請求項１０のいずれかにおいて、
前記バックゲートを有するトランジスタのバックゲートは電池の負極に接続することを特徴とする半導体メモリ装置。
【手続補正書】
【提出日】平成26年12月15日(2014.12.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
尚、本変形例では、ゲート電極１２０Ｂ１，１２０Ｂ２が、本開示における「第１のゲート電極」の一具体例に相当し、ゲート電極１２０Ａ１，１２０Ａ２が、本開示における「第２のゲート電極」の一具体例に相当する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
但し、本変形例のトランジスタ１１１Ｋは、いわゆるボトムゲート構造を有するものである。上記実施の形態のトランジスタ１１１Ｂにおいて、２つのゲート電極のうちのゲート電極１２０Ａのみを備えた構造を有している。このような１つのゲート電極１２０Ａを有するトランジスタ１１１Ｋにおいて、上記トランジスタ１１１Ｂと同様、ソース・ドレイン電極１２８Ａ，１２８Ｂの一部がシールド電極層１２８ａ１，１２８ｂ１を兼ねている。このようなボトムゲート構造のトランジスタ１１１Ｋにおいても、シールド電極層１２８ａ１，１２８ｂ１によるシールド効果を得ることができる。
【手続補正書】
【提出日】平成27年5月27日(2015.5.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
結晶性を有する酸化物層と、ゲート絶縁層と、ゲート電極と、を有し、
前記酸化物層は、実質的にｉ型の領域と、ｎ型の領域を有し、
前記実質的にｉ型の領域は、前記ゲート絶縁層を介して、前記ゲート電極と重なる領域を有し、
前記ｎ型の領域は、窒素を含むことを特徴とする半導体装置。
【請求項２】
結晶性を有する酸化物層と、ゲート絶縁層と、ゲート電極と、を有し、
前記酸化物層は、実質的にｉ型の領域と、ｎ型の領域を有し、
前記実質的にｉ型の領域は、前記ゲート絶縁層を介して、前記ゲート電極と重なる領域を有し、
前記ｎ型の領域は、窒素を含み、
前記ｎ型の領域は、前記実質的にｉ型の領域よりも結晶性が高いことを特徴とする半導体装置。
【請求項３】
結晶性を有する酸化物層と、ゲート絶縁層と、ゲート電極と、ソース電極と、ドレイン電極と、を有し、
前記酸化物層は、チャネル形成領域と、窒素を含む第１の領域と、窒素を含む第２の領域と、を有し、
前記チャネル形成領域は、前記ゲート絶縁層を介して、前記ゲート電極と重なる領域を有し、
前記第１の領域は、前記ソース電極と電気的に接続され、
前記第２の領域は、前記ドレイン電極と電気的に接続され、
前記第１の領域は、前記チャネル形成領域より膜厚が小さい領域を有することを特徴とする半導体装置。
【請求項４】
結晶性を有する酸化物層を形成し、
前記酸化物層上に絶縁層を形成し、
前記絶縁層を介して前記酸化物層上にゲート電極を形成し、
前記ゲート電極をマスクとして、前記絶縁層をエッチングしてゲート絶縁層を形成し、
前記ゲート絶縁層から露出した前記酸化物層に窒素プラズマ処理を行い、前記酸化物層に窒素を含む領域を形成することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成27年4月24日(2015.4.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
チャネル形成領域を含む酸化物半導体膜を形成し、
前記酸化物半導体膜と接する領域を有する金属元素を含む膜を形成し、
加熱処理を行って前記金属元素を含む膜から前記酸化物半導体膜に金属元素を導入する工程と、前記金属元素を含む膜を通過して前記酸化物半導体膜にドーパントを導入する工程とを経て、前記酸化物半導体膜に低抵抗領域を形成し、
前記低抵抗領域は、前記チャネル形成領域を間に挟んで設けられ、前記チャネル形成領域より抵抗が低く、前記金属元素及び前記ドーパントを有することを特徴とする半導体装置の作製方法。
【請求項２】
チャネル形成領域を含む酸化物半導体膜を形成し、
前記チャネル形成領域と重畳して前記酸化物半導体膜上にゲート絶縁膜及びゲート電極層を形成し、
前記酸化物半導体膜、前記ゲート絶縁膜、及び前記ゲート電極層上に、前記酸化物半導体膜と接する領域を有する金属元素を含む膜を形成し、
前記ゲート絶縁膜及び前記ゲート電極層をマスクとして、前記金属元素を含む膜を通過して、前記酸化物半導体膜にドーパントを導入し、
加熱処理を行い、前記金属元素を含む膜から前記酸化物半導体膜に金属元素を導入して、前記酸化物半導体膜に低抵抗領域を形成し、
前記低抵抗領域は、前記チャネル形成領域を間に挟んで設けられ、前記チャネル形成領域より抵抗が低く、前記金属元素及び前記ドーパントを有することを特徴とする半導体装置の作製方法。
【請求項３】
請求項２において、
前記ドーパントを導入した酸化物半導体膜に前記金属元素を含む膜から金属元素を導入する加熱処理により、前記金属元素を含む膜を金属酸化物絶縁膜とすることを特徴とする半導体装置の作製方法。
【請求項４】
チャネル形成領域を含む酸化物半導体膜を形成し、
前記チャネル形成領域と重畳して前記酸化物半導体膜上にゲート絶縁膜及びゲート電極層を形成し、
前記酸化物半導体膜、前記ゲート絶縁膜、及び前記ゲート電極層上に、前記酸化物半導体膜と接する領域を有する金属元素を含む膜を形成し、
加熱処理を行い、前記金属元素を含む膜から前記酸化物半導体膜に金属元素を導入し、
前記ゲート絶縁膜及び前記ゲート電極層をマスクとして、前記金属元素を含む膜を通過して、前記酸化物半導体膜にドーパントを導入して、前記酸化物半導体膜に低抵抗領域を形成し、
前記低抵抗領域は、前記チャネル形成領域を間に挟んで設けられ、前記チャネル形成領域より抵抗が低く、前記金属元素及び前記ドーパントを有することを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において、
前記酸化物半導体膜に前記金属元素を含む膜から金属元素を導入する加熱処理により、前記金属元素を含む膜を金属酸化物絶縁膜とすることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一項において、
前記酸化物半導体膜と接してソース電極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一項において、
前記金属元素としてアルミニウム、チタン、モリブデン、タングステン、ハフニウム、タンタル、ランタン、バリウム、マグネシウム、ジルコニウム、及びニッケルのいずれかから選択される一以上を用いることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至６のいずれか一項において、
前記ドーパントとしてリン、砒素、アンチモン、ホウ素、アルミニウム、窒素、アルゴン、ヘリウム、ネオン、インジウム、フッ素、塩素、チタン、及び亜鉛のいずれかから選択される一以上を用いることを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至８のいずれか一項において、
前記金属元素を含む膜を形成する前に、前記酸化物半導体膜に加熱処理を行い、前記酸化物半導体膜中に含まれる水素若しくは水分を放出させることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項９において、
前記酸化物半導体膜中に含まれる水素若しくは水分を放出させる加熱処理を行った後に、前記酸化物半導体膜に酸素を導入することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成27年4月24日(2015.4.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
チャネル形成領域を含む酸化物半導体膜を形成し、
前記酸化物半導体膜と接する領域を有する金属元素を含む絶縁膜を形成し、
前記金属元素を含む絶縁膜を通過して前記酸化物半導体膜にドーパントを導入して、前記酸化物半導体膜に低抵抗領域を形成し、
前記低抵抗領域は、前記チャネル形成領域を間に挟んで設けられ、前記チャネル形成領域より抵抗が低く、前記ドーパントを含むことを特徴とする半導体装置の作製方法。
【請求項２】
チャネル形成領域を含む酸化物半導体膜を形成し、
前記チャネル形成領域と重畳して前記酸化物半導体膜上にゲート絶縁膜及びゲート電極層を形成し、
前記酸化物半導体膜、前記ゲート絶縁膜、及び前記ゲート電極層上に、前記酸化物半導体膜と接する領域を有する金属元素を含む絶縁膜を形成し、
前記ゲート絶縁膜及び前記ゲート電極層をマスクとして、前記金属元素を含む絶縁膜を通過して前記酸化物半導体膜にドーパントを導入して、前記酸化物半導体膜に低抵抗領域を形成し、
前記低抵抗領域は、前記チャネル形成領域を間に挟んで設けられ、前記チャネル形成領域より抵抗が低く、前記ドーパントを含むことを特徴とする半導体装置の作製方法。
【請求項３】
チャネル形成領域を含む酸化物半導体膜を形成し、
前記酸化物半導体膜上にゲート絶縁膜を形成し、
前記チャネル形成領域と重畳して前記ゲート絶縁膜上にゲート電極層を形成し、
前記酸化物半導体膜、前記ゲート絶縁膜、及び前記ゲート電極層上に、金属元素を含む絶縁膜を形成し、
前記ゲート電極層をマスクとして、前記ゲート絶縁膜及び前記金属元素を含む絶縁膜を通過して前記酸化物半導体膜にドーパントを導入して、前記酸化物半導体膜に低抵抗領域を形成し、
前記低抵抗領域は、前記チャネル形成領域を間に挟んで設けられ、前記チャネル形成領域より抵抗が低く、前記ドーパントを含むことを特徴とする半導体装置の作製方法。
【請求項４】
チャネル形成領域を含む酸化物半導体膜を形成し、
前記酸化物半導体膜上に、金属元素を含む絶縁膜を含むゲート絶縁膜を形成し、
前記チャネル形成領域と重畳して前記ゲート絶縁膜上にゲート電極層を形成し、
前記ゲート電極層をマスクとして、前記ゲート絶縁膜を通過して前記酸化物半導体膜にドーパントを導入して、前記酸化物半導体層に低抵抗領域を形成し、
前記低抵抗領域は、前記チャネル形成領域を間に挟んで設けられ、前記チャネル形成領域より抵抗が低く、前記ドーパントを含むことを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一項において、
前記酸化物半導体膜と接してソース電極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一項において、
前記金属元素を含む絶縁膜として酸化アルミニウム膜を用いることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至５のいずれか一項において、
前記金属元素としてアルミニウム、チタン、モリブデン、タングステン、ハフニウム、タンタル、ランタン、バリウム、マグネシウム、ジルコニウム、及びニッケルのいずれかから選択される一以上を用いることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至６のいずれか一項において、
前記ドーパントとしてリン、砒素、アンチモン、ホウ素、アルミニウム、窒素、アルゴン、ヘリウム、ネオン、インジウム、フッ素、塩素、チタン、及び亜鉛のいずれかから選択される一以上を用いることを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至８のいずれか一項において、
前記金属元素を含む絶縁膜を形成する前に、前記酸化物半導体膜に、前記酸化物半導体膜中に含まれる水素若しくは水分を放出させる加熱処理を行うことを特徴とする半導体装置の作製方法。
【請求項１０】
請求項９において、
前記酸化物半導体膜中に含まれる水素若しくは水分を放出させる加熱処理を行った後に、前記酸化物半導体膜に酸素を導入することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成27年6月17日(2015.6.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ベース板と、
上面導電層、基板および下面導電層を介して前記ベース板上に取り付けられた電子モジュールと、
前記ベース板に脱着可能に結合され、少なくとも１つの冷却部分を含むヒートシンク板であって、前記少なくとも１つの冷却装置が、
冷媒が流入する入口プレナムと、
前記入口プレナムに直交して結合され、前記入口プレナムから前記冷媒を受ける複数の入口多岐流路と、
前記入口多岐流路と並列に配置された複数の出口多岐流路と、
前記複数の出口多岐流路に直交して結合され、前記冷媒を排出する出口プレナムと、
を備える、ヒートシンク板と、
それぞれがミリメートルオーダーの幅および高さを有し、前記ベース板に前記入口及び出口多岐流路に直交して配置され、前記冷媒を前記複数の入口多岐流路から前記複数の出口多岐流路に誘導する複数のミリチャネルと、
前記少なくとも１つの冷却部分を取り囲んで配置され、前記少なくとも１つの冷却部分内の冷却材が漏れるのを防ぐシールと、
とを備える、電源モジュール。
【請求項２】
前記ヒートシンク板が、少なくとも１つの冷却部分が中に配置されたヒートシンク表面を備える、請求項１に記載の電源モジュール。
【請求項３】
前記ベース板が、複数のミリチャネルが中に配置された板面を備える、請求項２に記載の電源モジュール。
【請求項４】
前記ヒートシンク表面が、前記板面に対向して配置されている、請求項３に記載の電源モジュール。
【請求項５】
前記入口プレナムが、前記出口プレナムと並列に配置されている、請求項１に記載の電源モジュール。
【請求項６】
前記冷媒の前記入口プレナム中への流入と、前記冷媒の前記出口プレナムからの排出とが、同じ方向に沿っている、請求項５に記載の電源モジュール。
【請求項７】
前記複数の入口多岐流路中の各々の入口多岐流路が、前記入口プレナムから前記出口プレナムに向かって先細りになっている横断面を有する、請求項１に記載の電源モジュール。
【請求項８】
前記複数の出口多岐流路中の各々の出口多岐流路が、前記出口プレナムから前記入口プレナムに向かって先細りになっている横断面を有する、請求項１に記載の電源モジュール。
【請求項９】
前記冷媒が、プロピレングリコールと水の混合物を備える、請求項１に記載の電源モジュール。
【請求項１０】
ヒートシンク板の少なくとも１つの冷却部分の入口プレナムを経て冷媒を誘導する工程と、
前記冷媒を、前記入口プレナムから、前記ヒートシンク板の前記少なくとも１つの冷却部分で前記入口プレナムに直交して結合された複数の入口多岐流路に誘導する工程と、
上面導電層、基板および下面導電層を介してベース板上に取り付けられた電子モジュールを冷却するために、前記冷媒を、前記複数の入口多岐流路から、前記ヒートシンク板の前記少なくとも１つの冷却部分に前記入口多岐流路と並列に配置された複数の出口多岐流路に、それぞれがミリメートルオーダーの幅および高さを有し且つ前記入口及び出口多岐流路に直交して前記ベース板に配置された複数のミリチャネルを経て誘導する工程であって、前記ヒートシンク板が、脱着可能に前記ベース板に結合され、前記少なくとも１つの冷却部分を取り囲んで配置され且つ前記少なくとも１つの冷却部分内の冷却材が漏れるのを防ぐシールを備える、誘導する工程と、
前記冷媒を、前記複数の出口多岐流路から、前記複数の出口多岐流路に直交して結合された出口プレナムを経て排出する工程と、
を含む、方法。
【手続補正書】
【提出日】平成26年11月12日(2014.11.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１１
【補正方法】変更
【補正の内容】
【請求項１１】
前記第一の管理ソフトウェアの機能を用いてデバイスへアクセスするための認証情報を設定する第一の設定工程を更に有し、
前記第一の保持部では、
前記第一の設定工程で認証情報が設定された場合、当該設定された認証情報が、デバイスへアクセスするための情報として保持され、
前記第一の設定工程で認証情報が設定されていない場合、複数のデバイスで共通して利用するために管理されている認証情報が、デバイスへアクセスするための情報として保持されることを特徴とする請求項９または１０に記載の管理方法。
【手続補正書】
【提出日】平成27年5月8日(2015.5.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】キャッシュメモリ
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のメモリセルから構成されるラインを複数有するメモリセットと、前記メモリセットと対に設けられた比較回路と、制御部と、を有し、
前記メモリセルのそれぞれは、第１格納部と、第２格納部と、データ転送部と、を有し、
前記第１格納部は、前記制御部から入力される１ビットのデータを格納可能で、且つ、格納された１ビットのデータを前記比較回路に出力可能で、且つ、格納された１ビットのデータを前記データ転送部に転送可能で、
前記データ転送部は、前記第１格納部から転送された１ビットのデータを格納可能で、且つ、格納された１ビットのデータを前記第２格納部に転送可能で、
前記第２格納部は、前記データ転送部から転送された１ビットのデータを格納可能で、且つ、格納された１ビットのデータを前記第１格納部に転送可能で、
前記メモリセットは、前記制御部によって指定される前記ラインのいずれか１つを選択し、当該ラインを構成する前記メモリセルの前記第１格納部のそれぞれに前記制御部から入力される１ビットのデータを格納可能で、
且つ、前記メモリセットは、前記制御部によって指定される前記ラインのいずれか１つを選択し、当該ラインを構成する前記メモリセルの前記第１格納部のそれぞれから出力されるデータ群を前記比較回路に出力可能で、
前記比較回路は、前記メモリセットから出力された前記データ群に含まれるアドレスデータと、ＣＰＵから入力されたアドレスデータとが一致するか否かを比較し、
一致しない場合において、前記データ群を出力した前記ラインを構成する前記メモリセルのそれぞれは、前記第２格納部に格納された１ビットのデータを前記第１格納部に転送すると共に、前記メモリセットはデータの転送が行われた前記メモリセルの前記第１格納部のそれぞれから出力されるデータ群を前記比較回路に出力する、キャッシュメモリ。
【請求項２】
請求項１に記載のキャッシュメモリにおいて、
前記第１格納部と前記データ転送部とは、第１トランジスタを介して接続され、
前記データ転送部と前記第２格納部とは、第２トランジスタを介して接続され、
前記第２格納部と前記第１格納部とは、第３トランジスタを介して接続され、
前記第１トランジスタが、オン状態のときに前記第１格納部から前記データ転送部へ１ビットのデータが転送され、オフ状態のときに前記データ転送部は当該データを保持し、
前記第２トランジスタが、オン状態のときに前記データ転送部から前記第２格納部へ１ビットのデータが転送され、オフ状態のときに前記第２格納部は当該データを保持し、
前記第３トランジスタが、オン状態のときに前記第２格納部から前記第１格納部へ１ビットのデータが転送される、キャッシュメモリ。
【請求項３】
請求項１に記載のキャッシュメモリにおいて、
前記第１格納部は、２つのインバータが環状に接続されたインバータループを有し、
前記データ転送部は、一方の電極が接地された第１容量素子を有し、
前記第２格納部は、一方の電極が接地された第２容量素子を有し、
前記第１格納部と前記データ転送部とは、前記インバータループの一方のノードと、前記第１容量素子の他方の電極との間に、直列に接続される第１トランジスタを介して接続され、
前記データ転送部と前記第２格納部とは、前記第１容量素子の他方の電極と、前記第２容量素子の他方の電極との間に、直列に接続される第２トランジスタを介して接続され、
前記第２格納部と前記第１格納部とは、前記第２容量素子の他方の電極と、前記インバータループの他方のノードとの間に、直列に接続されるインバータと第３トランジスタを介して接続され、
前記第１トランジスタが、オン状態のときに前記第１格納部から前記データ転送部へ１ビットのデータが転送され、オフ状態のときに前記データ転送部は当該データを保持し、
前記第２トランジスタが、オン状態のときに前記データ転送部から前記第２格納部へ１ビットのデータが転送され、オフ状態のときに前記第２格納部は当該データを保持し、
前記第３トランジスタが、オン状態のときに前記第２格納部から前記第１格納部へ１ビットのデータが転送される、キャッシュメモリ。
【請求項４】
請求項３に記載のキャッシュメモリにおいて、
前記第１トランジスタ及び前記第２トランジスタは、オフ状態におけるリーク電流がチャネル幅１μｍあたり１×１０−１８Ａ以下である、キャッシュメモリ。
【請求項５】
請求項３又は請求項４に記載のキャッシュメモリにおいて、
前記第１トランジスタ及び前記第２トランジスタは、チャネルが形成される半導体層に酸化物半導体を含んで構成される、キャッシュメモリ。
【手続補正書】
【提出日】平成27年3月9日(2015.3.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】通信方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
リーダ／ライタが発振する電磁波を受信している期間のみ電源電圧を生成する無線タグを用いた通信方法であって、
前記リーダ／ライタが前記電磁波を変調することによってコマンドを送信するステップと、
前記無線タグが前記コマンドを受信するステップと、
前記無線タグが有する信号処理回路において、前記コマンドに従って信号処理を行うステップと、
前記信号処理回路が有する、レジスタとして機能する複数のフリップフロップ回路に保持されたデータを、それぞれ個別の記憶回路に保持させるステップと、
前記無線タグが、当該信号処理の結果に応じたレスポンスを、前記電磁波を変調することによって前記リーダ／ライタに返信するステップと、
前記リーダ／ライタが前記レスポンスを受信するステップと、を複数回繰り返すコマンドシーケンスを有し、
前記無線タグにおいて前記電源電圧の生成が停止して前記コマンドシーケンスが中断した後、前記電源電圧の生成が再開すると、前記記憶回路に保持されたデータを前記複数のフリップフロップ回路それぞれに入力し、
前記信号処理回路は前記データを用いて信号処理を行い、
前記無線タグが、当該信号処理の結果に応じたレスポンスを、前記電磁波を変調することによって前記リーダ／ライタに返信し、
前記リーダ／ライタは当該レスポンスを受信し、前記リーダ／ライタが前記電磁波を変調することによって当該レスポンスに応じたコマンドを送信し、
中断した前記コマンドシーケンスを再開し、
前記記憶回路は、チャネルが酸化物半導体層に形成されるエンハンスメント型のトランジスタと、前記トランジスタがオフ状態となることによってフローティングとなる保持ノードに一対の電極のうちの一方が電気的に接続された容量素子と、を有し、
前記フリップフロップ回路中のデータが保持されたノードの電位が前記トランジスタを介して前記保持ノードに入力されるように、前記記憶回路は前記フリップフロップ回路と電気的に接続されることを特徴とする通信方法。
【手続補正書】
【提出日】平成27年6月23日(2015.6.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
航空機の飛行管理システム（ＦＭＳ）および地上局のうちの少なくとも１つにおける使用のための気象データを選択する方法であって、
航空機軌道に沿った気象データベースにあるデータポイントを備える基準データセットを使用して基準航空機軌道を生成するステップであって、前記データポイントは関連気象データと共に空間位置を備える、ステップと、
前記基準データセットより少ないデータポイントを備える縮小データセットを使用して近似航空機軌道を生成するステップと、
前記基準航空機軌道を前記近似航空機軌道と比較するステップと、
前記比較に基づいて前記基準航空機軌道と前記近似航空機軌道との間の少なくとも１つの差異を判定するステップと、
前記判定された少なくとも１つの差異に対応する前記気象データベースにあるデータポイントを選択するステップであって、選択されたデータポイントは前記縮小データセット内にはない、ステップと、
前記選択されたデータポイントを前記縮小データセットに追加するステップと、
前記ＦＭＳおよび前記地上局のうちの前記少なくとも１つに前記選択されたデータポイントの前記関連気象データを提供するステップと、
を含む、方法。
【請求項２】
前記縮小データセットは、前記基準データセット内の前記データポイントのうちの少なくともいくつかを備える、請求項１記載の方法。
【請求項３】
少なくとも１つの差異を判定するステップは複数の差異を判定するステップを含み、データポイントを前記選択するステップは前記複数の差異のそれぞれのためのデータポイントを選択するステップを含む、請求項１または２に記載の方法。
【請求項４】
前記基準航空機軌道は、上昇フェーズ、航行フェーズ、および降下フェーズのうちの少なくとも１つを備える、請求項１から３のいずれかに記載の方法。
【請求項５】
航空機の飛行管理システム（ＦＭＳ）および地上局のうちの少なくとも１つにおける使用のための気象データを選択する方法であって、
ａ）航空機軌道に沿った気象データベースにあるデータポイントを備える基準データセットを使用して基準航空機軌道を生成するステップであって、前記データポイントは関連気象データと共に空間位置を備える、ステップと、
ｂ）前記基準データセットより少ないデータポイントを備える縮小データセットを使用して近似航空機軌道を生成するステップと、
ｃ）前記基準航空機軌道を前記近似航空機軌道と比較するステップと、
ｄ）前記比較に基づいて前記基準航空機軌道と前記近似航空機軌道との間の少なくとも１つの差異を判定するステップと、
ｅ）前記判定された少なくとも１つの差異に対応する前記気象データベースにあるデータポイントを選択するステップであって、選択されたデータポイントは前記縮小データセット内にはない、ステップと、
ｆ）前記縮小データセット内のデータポイントを前記選択されたデータポイントと取り替えるステップと、
ｇ）前記判定された少なくとも１つの差異が予め定められた誤差閾値を満たすまでステップｂ〜ｆを繰り返すステップと、
ｈ）前記飛行管理システムに前記縮小データセット内の前記データポイントのうちの少なくともいくつかから前記気象データを提供するステップと、
を含む、方法。
【請求項６】
前記予め定められた閾値を前記満たすステップは、予め定められた量より少ない前記少なくとも１つの差異を備える、請求項５に記載の方法。
【請求項７】
前記予め定められた閾値を前記満たすステップは、最低の誤差を有する前記データセットを見つけるステップを含む、請求項５に記載の方法。
【請求項８】
最後に判定された少なくとも１つの差異を前に判定された少なくとも１つの差異と比較するステップをさらに含む、請求項５から７のいずれかに記載の方法。
【請求項９】
前記比較するステップは、前記最後に判定された少なくとも１つの差異と前記前に判定された少なくとも１つの差異との間の改善を判定するステップを含む、請求項８に記載の方法。
【請求項１０】
前記縮小データセットと前記取り替えられたデータポイントを有する前記縮小データセットとの間の費用関数を比較するステップをさらに含む、請求項５から９のいずれかに記載の方法。
【手続補正書】
【提出日】平成26年12月4日(2014.12.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１層以上の繊維基材層及び２層以上の樹脂層を含み、両面の最外層が樹脂層である積層体の硬化物からなる絶縁性基板であって、
前記絶縁性基板に含まれる前記繊維基材層を第一の面側からその反対側の第二の面側に向かって順にＣｘ（ｘは１〜ｎで表される整数であり、ｎは繊維基材層の数である。）とし、
前記絶縁性基板の全体厚み（Ｂ３）を前記繊維基材層の数（ｎ）で均等に分割し、分割した各領域の厚み（Ｂ４）をさらに均等に２分割する位置を繊維基材層の基準位置とし、当該各々の基準位置を第一の面側から順にＡｘ（ｘは１〜ｎで表される整数であり、ｎは繊維基材層の数である。）としたときに、
前記繊維基材層のうち、少なくとも最も第一の面側に位置する繊維基材層が、対応する順位の基準位置よりも第一の面側に偏在し、第二の面側に偏在している繊維基材層がないことを特徴とする、絶縁性基板。
【請求項２】
前記繊維基材層のうち、対応する順位の基準位置よりも第一の面側に偏在する繊維基材層は、
当該繊維基材層の第一の面側の樹脂充填領域の厚み（Ｂ５）と、
当該繊維基材層の第二の面側の樹脂充填領域の厚み（Ｂ６）との比（Ｂ５／Ｂ６）が、０．１＜Ｂ５／Ｂ６＜１．２である、請求項１に記載の絶縁性基板。
【請求項３】
前記繊維基材層の数が１つ又は２つである、請求項１又は２に記載の絶縁性基板。
【請求項４】
前記均等に分割された厚みＢ４の各領域内に、それぞれ１つの繊維基材層が存在することを特徴とする請求項１乃至３のいずれか一項に記載の絶縁性基板。
【請求項５】
前記均等に分割された厚みＢ４の各領域のうち、対応する順位の基準位置よりも第一の面側に偏在する繊維基材層は、
当該繊維基材層の第一の面側の界面から当該繊維基材層が属する厚みＢ４の領域の当該第一の面側の境界までの距離（Ｂ７）と、
当該繊維基材層の第二の面側の界面から当該繊維基材層が属する厚みＢ４の領域の当該第二の面側の境界までの距離（Ｂ８）との比（Ｂ７／Ｂ８）が、０．１＜Ｂ７／Ｂ８＜０．９である、請求項１乃至４のいずれか一項に記載の絶縁性基板。
【請求項６】
２層以上の繊維基材層を含み、最も第一の面側に位置する繊維基材層、及び、最も第二の面側に位置する繊維基材層が、対応する順位の基準位置よりも前記第一の面側に配置されている、請求項１乃至５のいずれか一項に記載の絶縁性基材。
【請求項７】
厚みが０．０３ｍｍ以上０．５ｍｍ以下である、請求項１乃至６のいずれか一項に記載の絶縁性基板。
【請求項８】
プリプレグ１枚のみ又はプリプレグを２枚以上重ね合わせた積層体の硬化物からなる絶縁性基板において、
繊維基材層の第一の面側に第１樹脂層、第二の面側に第２樹脂層が設けられ、前記第１樹脂層の厚みが前記第２樹脂層の厚みよりも小さい非対称プリプレグを少なくとも１枚含むことを特徴とする、請求項１乃至７のいずれか一項に記載の絶縁性基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明によれば、絶縁性基板が含む繊維基材層のうち、少なくとも最も第一の面側に位置する繊維基材層が、対応する順位の基準位置よりも第一の面側に偏在し、第二の面側に偏在している繊維基材層がないことによって、当該絶縁性基板及びこの絶縁性基板を用いたプリント配線板が、前記繊維基材層が偏在する方向を外側にして反るか又は平坦に成形され、反りの方向や程度を制御することができる。従って、当該絶縁性基板又は当該プリント配線板に含まれる前記繊維基材層が偏在する方向を、半導体素子が搭載される面とは反対側を向くように合わせることによって、半導体素子が搭載される前のプリント配線板が意図的にプラス反り又は平坦の状態に制御され、その結果、当該プリント配線板に半導体素子を搭載した半導体装置のマイナス反りが軽減され又は完全に防止される。
また、本発明によれば、半導体装置の反りを制御するために導体回路層の数や回路パターンなどの回路設計を制約しないため、設計の自由度が高い。
【手続補正書】
【提出日】平成27年3月18日(2015.3.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
赤色を発する有機ＥＬ素子と緑色を発する有機ＥＬ素子と青色を発する有機ＥＬ素子とを有する表示装置であって、
前記青色を発する有機ＥＬ素子の光出射側にのみ発光効率を向上するための構造体が設けられていることを特徴とする表示装置。
【請求項２】
前記青色を発する有機ＥＬ素子の発光領域は、前記赤色を発する有機ＥＬ素子及び前記緑色を発する有機ＥＬ素子の発光領域よりも小さいことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記青色を発する有機ＥＬ素子は蛍光を発することを特徴とする請求項２に記載の表示装置。
【請求項４】
前記前記赤色を発する有機ＥＬ素子及び前記緑色を発する有機ＥＬ素子は燐光を発することを特徴とする請求項３に記載の表示装置。
【請求項５】
蛍光を発する有機ＥＬ素子と燐光を発する有機ＥＬ素子とを有する表示装置であって、前記蛍光を発する有機ＥＬ素子の光出射側にのみ発光効率を向上するための構造体が設けられていることを特徴とする表示装置。
【請求項６】
前記蛍光を発する有機ＥＬ素子の発光領域は、前記燐光を発する有機ＥＬ素子の発光領域よりも小さいことを特徴とする請求項５に記載の表示装置。
【請求項７】
前記有機ＥＬ素子は共振器構造を有することを特徴とする請求項１乃至６のいずれか１項に記載の表示装置。
【請求項８】
前記発光効率を向上するための構造体はレンズであることを特徴とする請求項１乃至７のいずれか１項に記載の表示装置。
【請求項９】
請求項１乃至８のいずれか一項に記載の表示装置を有することを特徴とするカメラ。
【手続補正書】
【提出日】平成26年12月11日(2014.12.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
【特許文献１】特開平１１−８０２１
【特許文献２】特許第２９８５９４３号公報
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上記構成によれば、工具により上記突起部を摘んだ状態から圧力をかけていくと、リング本体部の上部側が内側に傾斜してケーブル挿通空間を狭めていくと共に、突起連接部がリング中心部側に凸となるように湾曲していくことで、同軸ケーブルが圧締されていくことになる。このとき、突起連接部がリング中心部側に凸となるように湾曲するのは、突起連接部のリング外側面が上記のようにリング中心部側に凸となる形状で形成されていることで、突起部を介して印加される圧力の応力が、突起連接部の中央部に集中するためである。
このように本発明の同軸ケーブルかしめリングは、突起部を介して印加された圧力の応力が突起連接部の中央部に集中し、これに伴って当該突起連接部がリング中心側に凸に湾曲すること、及び同圧力の印加に応じてリング本体部上部が内側に傾斜することに伴い、同軸ケーブルの圧締が行われるものである。
このような構造によれば、従来のかしめリング１０１のように同軸ケーブルの圧締にあたり突起部と突起連接部の全体を押し潰す必要のある場合と比較して、かしめにあたり必要とされる力は低減することができる。つまりその分、かしめ作業の容易化が図られる。
また、上記のようにかしめ時には突起連接部がリング中心部側に湾曲されていくので、工具により或る程度の締め付けが行われた時点で、突起部同士が当接することとなる（締め付け時において図１２Ｂのように突起部間に突起連接部が介在するものとはならないため）。このため、それ以上圧力をかけたとしても、同軸ケーブルの圧締が為されないようにできる。すなわち、従来のかしめリング１０１のように、同軸ケーブルの過剰な締め付けが為されてしまうという事態の防止を図ることができる。
また、突起連接部がリング中心部側に湾曲する本発明によれば、かしめ後のリング外形寸法は、突起連接部が外側に湾曲するかしめリング１０１の場合と比較して、その分小さくすることができる。
【手続補正書】
【提出日】平成27年5月25日(2015.5.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電極と第２の電極に挟持された発光層を含む発光素子と、
前記発光素子が形成され、前記発光素子の外周に凹凸領域が形成された基板と、
前記基板と対向して設けられた封止基板と、
前記第１の電極、及び前記第２の電極に接続され、前記凹凸領域に形成された接続電極と、
前記基板と前記封止基板を接着するシール材と、を有し、
前記接続電極は、導電性ペーストにより形成され、
前記シール材は、前記発光素子の外周に形成された前記凹凸領域と、前記接続電極と、接する
ことを特徴とする照明装置。
【請求項２】
第１の電極と第２の電極に挟持された発光層を含む発光素子と、
前記発光素子が形成され、凹凸領域が形成された基板と、
前記基板と対向して設けられた封止基板と、
前記第１の電極、及び前記第２の電極に接続され、前記凹凸領域に形成された接続電極と、
前記基板と前記封止基板を接着するシール材と、を有し、
前記接続電極は、導電性ペーストにより形成され、
前記発光素子は、前記凹凸領域上に形成された平坦化樹脂上に形成され、
前記シール材は、前記発光素子の外周の前記凹凸領域と、前記接続電極と、接する
ことを特徴とする照明装置。
【請求項３】
基板上の一部に凹凸領域を形成し、
前記基板上の平坦部に第１の電極を形成し、
前記基板、前記凹凸領域、及び前記第１の電極上に導電性ペーストからなる接続電極を形成し、
前記第１の電極、及び前記接続電極上に隔壁を形成し、
前記第１の電極、及び前記隔壁上に発光層を形成し、
前記発光層、前記隔壁、及び前記接続電極上に第２の電極を形成し、
封止基板上にシール材を塗布し、
前記凹凸領域、及び前記凹凸領域上に形成された前記接続電極と前記シール材を接着し、
前記基板と前記封止基板を貼り合わせる
ことを特徴とする照明装置の作製方法。
【請求項４】
基板上に凹凸領域を形成し、
前記凹凸領域の一部に平坦化樹脂を形成し、
前記平坦化樹脂上に第１の電極を形成し、
前記基板、前記凹凸領域、前記平坦化樹脂、及び前記第１の電極上に導電性ペーストからなる接続電極を形成し、
前記第１の電極、及び前記接続電極上に隔壁を形成し、
前記第１の電極、及び前記隔壁上に発光層を形成し、
前記発光層、前記隔壁、及び前記接続電極上に第２の電極を形成し、
封止基板上にシール材を塗布し、
前記凹凸領域、及び前記凹凸領域上に形成された前記接続電極と前記シール材を接着し、
前記基板と前記封止基板を貼り合わせる
ことを特徴とする照明装置の作製方法。