(57)【要約】  固体撮像装置（１）は、複数の画素（１０）が行列状に配置された画素部（１２）を備え、画素（１０）は、光電変換部（２１）と、ＦＤ部（１１５）と、増幅トランジスタ（１１６）と、リセットトランジスタ（１１７）と、選択トランジスタ（２０２）とを備え、画素部（１２）は、列毎に、増幅トランジスタ（１１６）のドレインに接続された電源線（２５）と、選択トランジスタ（２０２）のソースに接続された列信号線（２３）と、リセットトランジスタ（１１７）のドレインに接続された第１のフィードバック線（２４）と、負帰還回路（４０５）と、正帰還回路（４０６）とを備え、負帰還回路（４０５）は、列信号線（２３）に出力された信号を第１のフィードバック線（２４）に負帰還し、正帰還回路（４０６）は、列信号線（２３）に出力された信号を電源線（２５）に正帰還する。
2014049901.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に複数の画素が行列状に配置された画素部とを備え、
前記複数の画素のそれぞれは、
入射光を信号電荷に光電変換する光電変換膜と、
前記光電変換膜の前記半導体基板側の面に形成された画素電極と、
前記光電変換膜の前記画素電極と反対側の面に形成された透明電極と、
前記画素電極と電気的に接続され、前記信号電荷を蓄積する電荷蓄積部と、
前記信号電荷の電荷量に応じた画素信号を出力する増幅トランジスタと、
前記電荷蓄積部の電位をリセットするリセットトランジスタと、
前記増幅トランジスタが前記画素信号を出力するタイミングを決定する選択トランジスタとを備え、
前記画素部は、画素列毎に、
同一列に配置された複数の前記増幅トランジスタのソースおよびドレインの一方に接続された電源線と、
同一列に配置された複数の前記選択トランジスタのソースおよびドレインの一方に接続された列信号線と、
同一列に配置された複数の前記リセットトランジスタのソースおよびドレインの一方に接続された第１のフィードバック線と、
入力端子が前記列信号線に接続され、出力端子が前記第１のフィードバック線に接続された第１の増幅部と、
入力端子が前記列信号線に接続された第２の増幅部とを備え、
前記第１の増幅部は、前記列信号線に出力された信号を前記第１のフィードバック線に負帰還し、
前記第２の増幅部は、前記列信号線に出力された信号を前記電源線に正帰還する
固体撮像装置。
【請求項２】
前記第２の増幅部は、
入力端子が前記列信号線に接続された、負の利得を有する増幅回路と、
ゲートがスイッチを介して前記増幅回路の出力端子に接続可能であり、ソースおよびドレインの一方が前記電源線に接続され、ソースおよびドレインの他方が電源に接続されたＭＯＳトランジスタとを備える
請求項１に記載の固体撮像装置。
【請求項３】
さらに、
前記画素信号を前記列信号線に読み出す第１の期間において、前記第１のフィードバック線に第１の電圧を供給し、
前記リセットトランジスタによりリセットされた前記電荷蓄積部の電位を前記列信号線に読み出す第２の期間において、前記第１のフィードバック線に前記第１の電圧を供給する駆動部を備える
請求項１または２に記載の固体撮像装置。
【請求項４】
前記第１の期間および前記第２の期間において、前記ＭＯＳトランジスタのソース−ドレイン間は導通状態である
請求項３に記載の固体撮像装置。
【請求項５】
半導体基板と、
前記半導体基板に複数の画素が行列状に配置された画素部とを備え、
前記複数の画素のそれぞれは、
入射光を信号電荷に光電変換する光電変換膜と、
前記光電変換膜の前記半導体基板側の面に形成された画素電極と、
前記光電変換膜の前記画素電極と反対側の面に形成された透明電極と、
前記画素電極と電気的に接続され、前記信号電荷を蓄積する電荷蓄積部と、
前記信号電荷の電荷量に応じた画素信号を出力する増幅トランジスタと、
前記電荷蓄積部の電位をリセットするリセットトランジスタと、
前記増幅トランジスタが前記画素信号を出力するタイミングを決定する選択トランジスタとを備え、
前記画素部は、画素列毎に、
同一列に配置された複数の前記増幅トランジスタのソースおよびドレインの一方に接続された電源線と、
同一列に配置された複数の前記選択トランジスタのソースおよびドレインの一方に接続された列信号線と、
同一列に配置された複数の前記リセットトランジスタのソースおよびドレインの一方に接続された第１のフィードバック線と、
入力端子が前記列信号線に接続され、出力端子が前記第１のフィードバック線に接続された第１の増幅部と、
入力端子が前記列信号線に接続された第２の増幅部と、
一方の端子がスイッチを介して前記第２の増幅部の出力端子に接続可能な帰還容量と、
一端が前記帰還容量の他方の端子に接続され、他端が前記複数の増幅トランジスタのゲートに接続された第２のフィードバック線とを備え、
前記第１の増幅部は、前記列信号線に出力された信号を前記第１のフィードバック線に負帰還し、
前記第２の増幅部は、前記列信号線に出力された信号を前記第２のフィードバック線に正帰還する
固体撮像装置。
【請求項６】
さらに、
前記画素信号を前記列信号線に読み出す第１の期間において、前記第１のフィードバック線に第１の電圧を供給し、
前記リセットトランジスタによりリセットされた前記電荷蓄積部の電位を前記列信号線に読み出す第２の期間において、前記第１のフィードバック線に前記第１の電圧を供給する駆動部を備える
請求項５に記載の固体撮像装置。
【請求項７】
前記第１の期間および前記第２の期間において、前記帰還容量の前記一方の端子は、定電圧源に接続される
請求項６に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に積層型の固体撮像装置に関する。
【背景技術】
【０００２】
特許文献１には、積層型の固体撮像装置が示されている。特許文献１に示された積層型の固体撮像装置では、信号電荷をリセットするときにノイズが発生する。具体的には、リセットパルスのオフ時の形状が急峻である場合、チャネル上の電荷がリセットトランジスタのソースおよびドレインのいずれかに移動するかはランダムに決まるため、それがｋＴＣノイズとして現れる。また、リセット信号線と画素電極等との間の容量結合によっても、ｋＴＣノイズが発生する。【０００３】
また、積層型の固体撮像装置は、相関二重サンプリングを用いてもｋＴＣノイズを完全にキャンセル出来ない。これは、積層型の固体撮像装置では、半導体基板上方に設けられた光電変換部と半導体基板とが金属等の導電性の高い材料で接続されていることに起因して、電荷を完全に転送できないからである。リセット後にｋＴＣノイズが残った状態において、次の信号電荷が加算されるため、ｋＴＣノイズが重畳された信号電荷が読み出される。このため、特許文献１に示された固体撮像装置は、ｋＴＣノイズが大きくなるという問題を有している。【０００４】
ｋＴＣノイズを低減するため、特許文献２のような技術が提案されている。【０００５】
図６は、特許文献２に開示された単位画素およびその周辺回路を示す図である。同図に示された単位画素５３１のリセットは、選択トランジスタ５４３とリセットトランジスタ５３５とをオンすることによって開始される。増幅トランジスタ５４７からの出力電圧と列共通負帰還回路５３３の参照電圧ＶＲとの差の逆位相を持つ信号が、リセットトランジスタ５３５を介してＦＤ部（電荷蓄積部）５２７へフィードバックされることにより、リセットトランジスタ５３５で発生するｋＴＣノイズが低減される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭５５−１２０１８２号公報
【特許文献２】米国特許第６７７７６６０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献２に開示された技術では、列共通負帰還回路５３３の利得をいくら大きくしても、リセットトランジスタ５３５のソース−ドレイン間容量に応じた量のｋＴＣノイズが残存してしまう。【０００８】
上記課題に鑑み、本発明は、残存するｋＴＣノイズを低減できる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明に係る固体撮像装置は、半導体基板と、前記半導体基板に複数の画素が行列状に配置された画素部とを備え、前記複数の画素のそれぞれは、入射光を信号電荷に光電変換する光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極と、前記画素電極と電気的に接続され、前記信号電荷を蓄積する電荷蓄積部と、前記信号電荷の電荷量に応じた画素信号を出力する増幅トランジスタと、前記電荷蓄積部の電位をリセットするリセットトランジスタと、前記増幅トランジスタが前記画素信号を出力するタイミングを決定する選択トランジスタとを備え、前記画素部は、画素列毎に、同一列に配置された複数の前記増幅トランジスタのソースおよびドレインの一方に接続された電源線と、同一列に配置された複数の前記選択トランジスタのソースおよびドレインの一方に接続された列信号線と、同一列に配置された複数の前記リセットトランジスタのソースおよびドレインの一方に接続された第１のフィードバック線と、入力端子が前記列信号線に接続され、出力端子が前記第１のフィードバック線に接続された第１の増幅部と、入力端子が前記列信号線に接続された第２の増幅部とを備え、前記第１の増幅部は、前記列信号線に出力された信号を前記第１のフィードバック線に負帰還し、前記第２の増幅部は、前記列信号線に出力された信号を前記電源線に正帰還することを特徴とする。
【発明の効果】
【００１０】
本発明に係る固体撮像装置によれば、ｋＴＣノイズを低減することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施形態に係る固体撮像装置の全体構成を示すブロック図である。
【図２】図２は、実施形態に係る固体撮像装置の３画素分の構造断面図である。
【図３】図３は、第１の実施形態に係る固体撮像装置の画素および制御回路の回路図である。
【図４】図４は、第１の実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。
【図５】図５は、第２の実施形態に係る固体撮像装置の画素および制御回路の回路図である。
【図６】図６は、特許文献２に開示された単位画素とその周辺回路を示す図である。
【発明を実施するための形態】
【００１２】
以下、実施形態に係る固体撮像装置について、図面を参照しながら説明する。なお、本発明に係る固体撮像装置ついて、実施形態及び図面を用いて説明を行うが、これは例示を目的としており、本発明に係る固体撮像装置がこれらに限定されることを意図しない。
【００１３】
（第１の実施形態）
本発明の第１の実施形態に係る固体撮像装置の全体構成を説明する。
【００１４】
図１は、実施形態に係る固体撮像装置の全体構成を示すブロック図である。同図に示された固体撮像装置１は、複数の画素１０が行列状に配置された画素部１２と、行信号駆動回路１３ａおよび１３ｂと、列毎に配置された列アンプ回路１４と、各列に配置された相関二重サンプリング（ＣＤＳ）回路などのノイズキャンセル回路１５と、水平駆動回路１６と、出力段アンプ１７とを備える。
【００１５】
図２は、実施形態に係る固体撮像装置の３画素分の構造断面図である。なお、実際の固体撮像装置では、画素部１２に、例えば、１０００万画素が行列状に配置されている。図２に示すように、固体撮像装置１は、マイクロレンズ１０１と、赤色カラーフィルタ１０４と、緑色カラーフィルタ１０３と、青色カラーフィルタ１０２と、保護膜１０５と、平坦化膜１０６と、上部電極１０７と、光電変換膜１０８と、電子ブロッキング層１０９と、電極間絶縁膜１１０と、下部電極１１１と、配線間絶縁膜１１２と、給電層１１３と、配線層１１４と、基板１１８と、ウェル１１９と、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）領域１２０と、層間絶縁層１２１とを備える。
【００１６】
基板１１８は、半導体基板であり、例えばシリコン基板である。また、Ｐ型のウェル１１９が、基板１１８に形成されている。また、ウェル１１９には、素子間を電気的に分離するＳＴＩ領域１２０が形成されている。ＳＴＩ領域１２０はＳｉＯ２で構成されていても良いし、高濃度のＰ型の不純物を注入した分離領域で構成されていても良い。ウェル１１９内には信号読み出し回路として、ＦＤ部（電荷蓄積部）１１５と、増幅トランジスタ１１６と、リセットトランジスタ１１７と、図示されてはいないが同一画素内に形成されている選択トランジスタとが形成されている。なお、ウェル１１９の導電型をＰ型と設定したが、Ｎ型であっても良い。
【００１７】
マイクロレンズ１０１は、入射光を効率よく集光するために、固体撮像装置１の最表面に、画素１０ごとに形成されている。
【００１８】
赤色カラーフィルタ１０４、緑色カラーフィルタ１０３および青色カラーフィルタ１０２は、カラー画像を撮像するために形成されている。また、赤色カラーフィルタ１０４、緑色カラーフィルタ１０３および青色カラーフィルタ１０２は、各マイクロレンズ１０１の直下、かつ保護膜１０５内に形成されている。１０００万画素分にわたって集光ムラおよび色ムラのないマイクロレンズ１０１およびカラーフィルタ群を形成するために、これらの光学素子は平坦化膜１０６上に形成されている。平坦化膜１０６は、例えば、ＳｉＮで構成される。
【００１９】
上部電極１０７は、平坦化膜１０６下であって、光電変換膜１０８の下部電極１１１と反対側の面に、画素部１２の全面にわたって形成されている。この上部電極１０７は、可視光を透過する透明電極である。例えば、上部電極１０７はＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）で構成される。
【００２０】
光電変換膜１０８は、光を信号電荷に変換する。具体的には、光電変換膜１０８は、上部電極１０７の下に形成されており、高い光吸収能を有する有機分子で構成されている。また、光電変換膜１０８の厚さは、例えば、約５００ｎｍである。また、光電変換膜１０８は、例えば、真空蒸着法を用いて形成される。上記有機分子は波長約４００ｎｍから約７００ｎｍの可視光全域にわたって高い光吸収能を有する。
【００２１】
電子ブロッキング層１０９は、光電変換膜１０８の下に形成されており、入射光の光電変換によって発生した正孔を伝導するとともに、下部電極１１１からの電子注入を阻止する。この電子ブロッキング層１０９は、高い平坦度を有する電極間絶縁膜１１０と下部電極１１１上に形成されている。電子ブロッキング層１０９は、例えば、有機材料で構成されている。
【００２２】
複数の下部電極１１１は、基板１１８の上方であって、光電変換膜１０８の基板１１８側の面に、行列状に配置された画素電極である。また、複数の下部電極１１１は、各々が０．２μｍの間隔で電気的に分離されている。具体的には、下部電極１１１は、電極間絶縁膜１１０間に形成されており、光電変換膜１０８で発生した正孔を収集する。この下部電極１１１は、例えば、ＴｉＮで構成される。また、下部電極１１１は、平坦化された厚さ約１００ｎｍの配線間絶縁膜１１２上に形成されている。
【００２３】
電極間絶縁膜１１０の下方、かつ配線間絶縁膜１１２下に給電層１１３が設けられている。この給電層１１３は、例えば、Ｃｕで構成される。具体的には、給電層１１３は、隣接する下部電極１１１の間、かつ下部電極１１１と基板１１８との間に形成されている。また、給電層１１３には、下部電極１１１とは独立した電位を供給可能である。具体的には、光電変換膜１０８が光電変換を行う露光動作時、および信号読み出し回路が信号電荷量に応じた画素信号を生成する読み出し動作時に、給電層１１３に、信号電荷を排斥するための電位が供給される。例えば、信号電荷が正孔の場合には正電圧が印加される。この構成により、各画素に、隣接画素から正孔が混入することを防止できる。なお、給電層１１３への電圧印加の制御は、例えば、固体撮像装置１が備える制御部（図示せず）により行なわれる。
【００２４】
給電層１１３には、配線層１１４が接続されている。また、配線層１１４は、信号読み出し回路のＦＤ部１１５および増幅トランジスタ１１６のゲート端子に接続されている。ＦＤ部１１５は、下部電極１１１と電気的に接続され、光電変換膜１０８からの信号電荷を蓄積する電荷蓄積部であり、さらに、リセットトランジスタ１１７のソースおよびドレインの一方を兼ねている。ウェル１１９に形成された信号読み出し回路は、複数の下部電極１１１の各々に発生する電流又は電圧の変化を検知することにより、信号電荷量に応じた画素信号を生成する。具体的には、増幅トランジスタ１１６は、下部電極１１１に発生する電流又は電圧の変化を増幅することにより、信号電荷量に応じた画素信号を生成する。
【００２５】
また、リセットトランジスタ１１７のゲート端子は、リセットトランジスタ制御線と接続され、リセットトランジスタ制御線の電位によりリセットトランジスタ１１７のオンオフが制御されている。例えば、リセットトランジスタ制御線の電位がハイレベルとされていると、リセットトランジスタ１１７がオンされる。また、リセットトランジスタ制御線の電位がローレベルとされていると、リセットトランジスタ１１７がオフされる。
【００２６】
また、選択トランジスタのゲート端子は選択トランジスタ制御線と接続され、選択トランジスタ制御線の電位により選択トランジスタのオンオフが制御されている。例えば、選択トランジスタ制御線の電位がハイレベルとされていると、選択トランジスタがオンされる。また、選択トランジスタ制御線の電位がローレベルとされていると、選択トランジスタがオフされる。
【００２７】
図３は、第１の実施形態に係る固体撮像装置の画素および制御回路の回路図である。具体的には、本実施形態における、画素部１２のｍ（ｍは自然数）行ｎ（ｎは自然数）列に属する画素１０の回路およびその制御回路の一例を表した図である。画素１０は、光電変換部２１と、リセットトランジスタ１１７と、増幅トランジスタ１１６と、選択トランジスタ２０２と、ＦＤ部１１５と、画素部１２の列毎に設けられた列信号線２３とを備える。
【００２８】
また、画素部１２の列毎に設けられた列共有回路は、負帰還回路４０５と、正帰還回路４０６と、第１の電流源トランジスタ４０７と、第２の電流源トランジスタ４１７と、スイッチＳＷ１と、負帰還回路４０５の出力線である第１のフィードバック線２４と、正帰還回路４０６の出力によって電位が制御される電源線２５とを備えている。
【００２９】
負帰還回路４０５は、入力端子が列信号線に接続され、出力端子が第１のフィードバック線２４に接続された第１の増幅部であり、列信号線２３に出力された信号を第１のフィードバック線２４に負帰還する。
【００３０】
スイッチＳＷ１の制御信号Ｓ１がハイレベルのときは、正帰還回路４０６の出力は、スイッチＳＷ１を介して第２の電流源トランジスタ４１７のゲートに接続される。制御信号Ｓ１がローレベルのときは、スイッチＳＷ１は一定電圧Ｖｇに接続される。同じ列に配置された画素１０は、同じ列共有回路に接続される。さらに、ある１つの行に配置された画素１０内の選択トランジスタ２０２のみをオンすることにより、１つの列共有回路は１つの画素１０のみに接続される。
【００３１】
正帰還回路４０６、スイッチＳＷ１および一定電圧Ｖｇを供給する定電圧源は、入力端子が列信号線２３に接続された第２の増幅部を構成し、当該第２の増幅部は、列信号線２３に出力された信号を電源線２５に正帰還する。
【００３２】
正帰還回路４０６は、入力端子が列信号線２３に接続された、負の利得を有する増幅回路であり、第２の電流源トランジスタ４１７は、ゲートがスイッチＳＷ１を介して正帰還回路４０６の出力端子に接続可能であり、ソースおよびドレインの一方が電源線２５に接続され、ソースおよびドレインの他方が電源電圧ＶＤＤに接続されたＭＯＳトランジスタである。
【００３３】
なお、図３では、画素１０内のリセットトランジスタ１１７と、増幅トランジスタ１１６と、選択トランジスタ２０２とは、Ｐチャネル型ＭＯＳトランジスタで構成されている。また、列共有回路内の第１の電流源トランジスタ４０７と、第２の電流源トランジスタ４１７とは、Ｎチャネル型ＭＯＳトランジスタで構成されている。各トランジスタのチャネル型は、それぞれ逆であっても良い。
【００３４】
次に、第１の実施形態に係る固体撮像装置の基本的な駆動方法を説明する。制御信号Ｓ１はローレベル、すなわち、スイッチＳＷ１は一定電圧Ｖｇに接続されているため、電源線２５には電源電圧ＶＤＤが供給されているとする。まず、光電変換部２１によって生成された信号電荷量に応じた画素信号Ｖｓｉｇが、増幅トランジスタ１１６と選択トランジスタ２０２とを介して列信号線２３に出力される。このとき、リセットトランジスタ１１７はオフ、読み出される行の選択トランジスタ２０２はオンになっている。
【００３５】
その後、リセットトランジスタ１１７をオンすることにより、ＦＤ部１１５の電位をリセットする。このあと、リセットトランジスタ１１７をオフするときに、ｋＴＣノイズが発生する。このとき、負帰還回路４０５を用いて、列信号線２３への出力信号と逆位相の信号を、第１のフィードバック線２４を介してＦＤ部１１５に出力する。この間にリセットトランジスタ１１７を徐々にオフすることによって、リセットトランジスタ１１７で発生するｋＴＣノイズを低減できる。
【００３６】
リセット完了の瞬間にＦＤ部１１５に残留するｋＴＣノイズの電荷量は、リセットトランジスタ１１７のソース−ドレイン間容量Ｃｆｂを無視すると、負帰還系の伝達関数を導出して解析すれば、式１で表される。
【００３７】
【数１】
2014049901.tif 000003
【００３８】
式１において、ｋはボルツマン定数、Ｔは絶対温度、ＣｐはＦＤ部１１５の容量、Ａ（正とする)は負帰還回路４０５の電圧利得である。
【００３９】
ところが、実際にはリセットトランジスタ１１７のソース−ドレイン間容量Ｃｆｂは無視できない。つまり、式１で表されるｋＴＣノイズの電荷量に加えて、リセットトランジスタ１１７のドレイン−ソース間容量Ｃｆｂに応じたノイズがＦＤ部１１５にさらに重畳される。これは、リセット完了後からリセット電圧を読み出すまでの間に、負帰還回路４０５の第１のフィードバック線２４の電圧Ｖｏが変化してしまうため、電圧Ｖｏの変化が容量Ｃｆｂを介してＦＤ部１１５に重畳されることが原因である。具体的には、リセット完了後もリセットトランジスタ１１７の制御信号が低下し続けると、リセットトランジスタ１１７のゲートと増幅トランジスタ１１６のゲートとの寄生容量により、増幅トランジスタ１１６のゲート電圧が大きく変化する。このとき、増幅トランジスタ１１６からの出力電圧が負帰還回路４０５の入力ダイナミックレンジを超えてしまうため、第１のフィードバック線２４の電圧Ｖｏが増幅トランジスタ１１６のゲート電圧に相関しないある一定値になってしまう。この現象は、負帰還回路４０５の入力ダイナミックレンジを大きく取れば解決できる。
【００４０】
しかしながら、リセット信号読み出し後、露光して、再び画素信号Ｖｓｉｇを読み出すときは、他の行の画素１０の動作が間に入るため、第１のフィードバック線２４の電圧Ｖｏは再び変化する。リセットトランジスタ１１７のドレイン−ソース間容量Ｃｆｂに応じたノイズがＦＤ部１１５にさらに重畳することを防ぐためには、画素信号Ｖｓｉｇを読み出すときの第１のフィードバック線２４の電圧Ｖｏは、前フレームでのリセット時の第１のフィードバック線２４の電圧Ｖｏと等しくなければならない。しかし、それぞれの画素リセット時の第１のフィードバック線２４の電圧Ｖｏを記憶するために行数分のメモリを配置することは、コストの面で現実的でない。そこで、例えば、負帰還回路４０５の電圧利得Ａを０にすることで、画素信号Ｖｓｉｇの読み出し時の第１のフィードバック線２４の電圧Ｖｏを固定する方法が考えられる。
【００４１】
画素信号読み出し期間およびリセット信号読み出し期間いずれの場合も、式１に対応し第１のフィードバック線２４に重畳されたノイズが、第１のフィードバック線２４の電圧Ｖｏを一定電圧に設定することにより消去される。従って、このときの第１のフィードバック線２４の電圧Ｖｏの変化量の標準偏差は、元々の第１のフィードバック線２４に重畳されたノイズに対応するため、式２で表される。
【００４２】
【数２】
2014049901.tif 000004
【００４３】
この電圧変化が容量Ｃｆｂを介してＦＤ部１１５に重畳される。重畳された電圧は、式３で表される。
【００４４】
【数３】
2014049901.tif 000005
【００４５】
式３で表される電圧の極性と、式１で表されるノイズによる電圧の極性は一致する。そのため、ＦＤ部１１５に重畳するｋＴＣノイズの電荷量は、式４で表される。なお、式４の基礎式である式１の導出の際に、容量Ｃｆｂを含めて計算していないため、式４の値は近似値となる。
【００４６】
【数４】
2014049901.tif 000006
【００４７】
式４から、容量ＣｆｂがＣｐに対して無視できない値である場合、ノイズが増大することが分かる。
【００４８】
図４は、第１の実施形態に係る固体撮像装置の駆動方法を示すタイミングチャートである。具体的には、図３に示した画素１０を含むｍ行目の画素およびその制御回路の駆動方法を示したタイミングチャートである。この駆動方法により、前述したＦＤ部１１５のｋＴＣノイズを抑制できる。
【００４９】
時刻ｔ１では、選択トランジスタ２０２の制御信号Ｖａｄｄはオン、リセットトランジスタ１１７の制御信号Ｖｒｅｓはオフされるため、信号電荷量に応じた画素信号Ｖｓｉｇが列信号線２３に読み出される。このとき、例えば、負帰還回路４０５の電圧利得Ａを０にすることで、第１のフィードバック線２４に第１の電圧が供給される。また、このときの正帰還回路４０６の電圧利得Ｂは０である。Ｓ１をローレベルにすることで、スイッチＳＷ１は一定電圧Ｖｇに接続されるため、電源線２５に電源電圧ＶＤＤが供給される。
【００５０】
時刻ｔ２では、制御信号Ｖｒｅｓがオンされるため、画素１０のリセットが開始される。このとき、負帰還回路４０５の電圧利得Ａを負に、正帰還回路４０６の電圧利得Ｂを正にする。また、Ｓ１をハイレベルにすることで、スイッチＳＷ１は正帰還回路４０６の出力と接続される。
【００５１】
時刻ｔ３では、制御信号Ｖｒｅｓが低下した結果、リセットトランジスタ１１７は非導通状態となる。そして、列信号線２３の電圧Ｖｓｉｇが低下し始める。これは、時刻ｔ３以降も制御信号Ｖｒｅｓが低下し続けるため、リセットトランジスタ１１７のゲートと増幅トランジスタ１１６のゲートとの寄生容量を介して、増幅トランジスタ１１６の出力電圧も低下することが原因である。また、正帰還回路４０６により、電源電圧ＶＤＤが制御されるため、電源線２５への出力電圧Ｖｄは変化する。そして、電源線２５への出力電圧Ｖｄの変化は、増幅トランジスタ１１６のゲート−ドレイン間容量Ｃｇｄを介してＦＤ部１１５に伝播する。このとき、Ｂの絶対値がＡの絶対値に対して小さい場合、その伝播はほぼ無視できる。
【００５２】
時刻ｔ４では、列信号線２３の電圧Ｖｓｉｇが負帰還回路４０５の入力ダイナミックレンジを超えた結果、第１のフィードバック線２４の電圧Ｖｏが一定となっている。
【００５３】
時刻ｔ５では、列信号線２３の電圧Ｖｓｉｇが正帰還回路４０６の入力ダイナミックレンジを超えた結果、電源線２５の電圧Ｖｄが一定となっている。
【００５４】
時刻ｔ６では、制御信号Ｖｒｅｓがローレベルとなる。この直後では、ＦＤ部１１５に残留するｋＴＣノイズに対応した電圧Ｖｓｉｇが、列信号線２３を介して第１のフィードバック線２４と電源線２５に重畳している。第１のフィードバック線２４の電圧Ｖｏの極性と電源線２５の電圧Ｖｄの極性とは逆である。
【００５５】
時刻ｔ７では、時刻ｔ１と同様に、例えば、負帰還回路４０５の電圧利得Ａを０にすることで、第１のフィードバック線２４に第１の電圧が供給される。また、このときＳ１をローレベルにすることで、スイッチＳＷ１は一定電圧Ｖｇに接続されるため、電源線２５には再度、電源電圧ＶＤＤが供給される。このときの電源線２５の電圧変化の標準偏差は、式２と同様に考えて、式５で表される。
【００５６】
【数５】
2014049901.tif 000007
【００５７】
符号が負であるのは、式２に対し、このとき変化した電源線２５の電圧Ｖｄは変化前の電圧Ｖｄと逆符号になることに対応している。この変化分がＣｇｄを介してＦＤ部１１５に重畳される。すなわち、ｋＴＣノイズの総電荷量は、式６で表される。
【００５８】
【数６】
2014049901.tif 000008
【００５９】
式６がゼロになるようなＡ及びＢを設定すれば、原理的にはｋＴＣノイズを０に出来る。実際には製造ばらつきなどの原因により０には出来ないが、格段にｋＴＣノイズを低減出来る。
【００６０】
以上のように、本実施形態に係る固体撮像装置は、半導体の基板１１８と、基板１１８に複数の画素１０が行列状に配置された画素部１２とを備える。
【００６１】
複数の画素１０のそれぞれは、入射光を信号電荷に光電変換する光電変換膜１０８と、光電変換膜１０８の基板１１８側の面に形成された下部電極１１１と、光電変換膜１０８の下部電極１１１と反対側の面に形成された上部電極１０７と、下部電極１１１と電気的に接続され、信号電荷を蓄積するＦＤ部１１５と、信号電荷の電荷量に応じた画素信号を出力する増幅トランジスタ１１６と、ＦＤ部１１５の電位をリセットするリセットトランジスタ１１７と、増幅トランジスタ１１６が画素信号を出力するタイミングを決定する選択トランジスタ２０２とを備える。
【００６２】
画素部１２は、画素列毎に、同一列に配置された複数の増幅トランジスタ１１６のソースおよびドレインの一方に接続された電源線２５と、同一列に配置された複数の選択トランジスタ２０２のソースおよびドレインの一方に接続された列信号線２３と、同一列に配置された複数のリセットトランジスタ１１７のソースおよびドレインの一方に接続された第１のフィードバック線２４と、入力端子が列信号線２３に接続され、出力端子が第１のフィードバック線２４に接続された負帰還回路４０５と、入力端子が列信号線２３に接続された正帰還回路４０６とを備え、負帰還回路４０５は、列信号線２３に出力された信号を第１のフィードバック線２４に負帰還し、正帰還回路４０６は、列信号線２３に出力された信号を電源線２５に正帰還する。
【００６３】
ここで、リセット完了の瞬間にＦＤ部１１５に残留するｋＴＣノイズの電荷量は、電源線２５の電圧変化の標準偏差と第１のフィードバック線２４の電圧変化の標準偏差との和で規定される。上記構成により、電源線２５の電圧変化の標準偏差と第１のフィードバック線２４の電圧変化の標準偏差とが相殺されるので、ｋＴＣノイズを低減することが可能となる。
【００６４】
また、正帰還回路４０６と、ゲートがスイッチＳＷ１を介して正帰還回路４０６の出力端子に接続可能であり、ソースおよびドレインの一方が電源線２５に接続され、ソースおよびドレインの他方が電源電圧ＶＤＤに接続された第２の電流源トランジスタ４１７とは、列信号線２３に出力された信号を電源線２５に正帰還する第２の増幅部を構成する。これにより、信号読み出し時（時刻ｔ１〜時刻ｔ２）およびリセット読み出し時（時刻ｔ７〜）において、スイッチＳＷ１を一定電圧Ｖｇに接続できるため、電源線２５には、電源電圧ＶＤＤが供給される。よって、読み出し時の増幅トランジスタ１１６のソースおよびドレインの一方の電位を安定して固定できる。
【００６５】
また、固体撮像装置の有する駆動回路は、画素信号を列信号線２３に読み出す第１の期間（時刻ｔ１〜時刻ｔ２）において、第１のフィードバック線２４に第１の電圧を供給し、リセットトランジスタ１１７によりリセットされたＦＤ部１１５の電位を列信号線２３に読み出す第２の期間（時刻ｔ７〜）において、第１のフィードバック線２４に上記第１の電圧を供給する。これにより、画素信号に依存せずに、安定してｋＴＣノイズを低減することが可能となる。なお、上記駆動回路は、リセットトランジスタ１１７のゲートに印加する制御信号を出力する行信号駆動回路１３ａおよび１３ｂの他、選択トランジスタ２０２のゲートに印加する制御信号およびスイッチＳＷ１の制御信号Ｓ１を出力する駆動回路を含む駆動部を構成する。
【００６６】
（第２の実施形態）
第２の実施形態に係る固体撮像装置について説明する。なお、第１の実施形態と実質的に同様の構成については、同じ番号を付して説明を省略する場合がある。第２の実施形態に係る固体撮像装置の全体構成と断面図は、第１の実施形態に係る固体撮像装置のそれらと実質的に同様であるため説明を割愛する。
【００６７】
図５は、第２の実施形態に係る固体撮像装置の画素および制御回路の回路図である。具体的には、本実施形態における、画素部１２のｍ（ｍは自然数）行ｎ（ｎは自然数）列に属する画素１０の回路およびその制御回路の一例を表した図である。第１の実施形態における画素１０の回路およびその制御回路と相違する構成を中心に説明する。
【００６８】
第２の実施形態に係る列共有回路は、第１の実施形態に係る列共有回路と比較して、さらに帰還容量４１２を設けている。帰還容量４１２の一方の端子に正帰還回路４０６の出力が接続されている。帰還容量４１２の他方の端子には、増幅トランジスタ１１６のゲートと接続された第２のフィードバック線２６が接続されている。帰還容量４１２の容量をＣ１とすると、ｋＴＣノイズの総電荷量は、式６のＣｇｄをＣ１に置き換えた式７で表される。
【００６９】
【数７】
2014049901.tif 000009
【００７０】
式７がゼロになるようなＡとＢとを設定すれば、原理的にはｋＴＣノイズを０に出来る。実際には製造ばらつきなどの原因により０には出来ないが、格段にｋＴＣノイズを低減することが出来る。
【００７１】
第１の実施形態では、電源線２５が増幅トランジスタ１１６へ電源電圧を供給する役割と正帰還の役割を担っていた。これに対して、第２の実施形態では、第２のフィードバック線２６が正帰還の役割を担っている。また、第１の実施形態では、Ｃｇｄは寄生容量であるのに対して、第２の実施形態では、帰還容量４１２として意図的に容量Ｃ１を形成するため、安定した動作が期待できる。
【００７２】
第２の実施形態に係る固体撮像装置の駆動方法は、第１の実施形態に係る固体撮像装置の駆動方法と同じである。第２の実施形態の場合は、正帰還回路４０６の出力の変化が、帰還容量４１２を介してＦＤ部１１５に重畳される。
【００７３】
以上のように、本実施形態に係る固体撮像装置は、半導体の基板１１８と、基板１１８に複数の画素１０が行列状に配置された画素部１２とを備える。
【００７４】
複数の画素１０のそれぞれは、入射光を信号電荷に光電変換する光電変換膜１０８と、光電変換膜１０８の基板１１８側の面に形成された下部電極１１１と、光電変換膜１０８の下部電極１１１と反対側の面に形成された上部電極１０７と、下部電極１１１と電気的に接続され、信号電荷を蓄積するＦＤ部１１５と、信号電荷の電荷量に応じた画素信号を出力する増幅トランジスタ１１６と、ＦＤ部１１５の電位をリセットするリセットトランジスタ１１７と、増幅トランジスタ１１６が画素信号を出力するタイミングを決定する選択トランジスタ２０２とを備える。
【００７５】
画素部１２は、画素列毎に、同一列に配置された複数の増幅トランジスタ１１６のソースおよびドレインの一方に接続された電源線２５と、同一列に配置された複数の選択トランジスタ２０２のソースおよびドレインの一方に接続された列信号線２３と、同一列に配置された複数のリセットトランジスタ１１７のソースおよびドレインの一方に接続された第１のフィードバック線２４と、入力端子が列信号線２３に接続され、出力端子が第１のフィードバック線２４に接続された負帰還回路４０５と、入力端子が列信号線２３に接続された正帰還回路４０６と、一方の端子がスイッチＳＷ１を介して正帰還回路４０６の出力端子に接続可能な帰還容量４１２と、一端が帰還容量４１２の他方の端子に接続され、他端が複数の増幅トランジスタ１１６のゲートに接続された第２のフィードバック線２６とを備え、負帰還回路４０５は、列信号線２３に出力された信号を第１のフィードバック線２４に負帰還し、正帰還回路４０６は、列信号線２３に出力された信号を第２のフィードバック線２６に正帰還する。
【００７６】
ここで、リセット完了の瞬間にＦＤ部１１５に残留するｋＴＣノイズの電荷量は、第２のフィードバック線２６の電圧変化の標準偏差と第１のフィードバック線２４の電圧変化の標準偏差との和で規定される。上記構成により、第２のフィードバック線２６の電圧変化の標準偏差と第１のフィードバック線２４の電圧変化の標準偏差とが相殺されるので、ｋＴＣノイズを低減することが可能となる。
【００７７】
また、固体撮像装置の有する駆動回路は、画素信号を列信号線２３に読み出す第１の期間（時刻ｔ１〜時刻ｔ２）において、第１のフィードバック線２４に第１の電圧を供給し、リセットトランジスタ１１７によりリセットされたＦＤ部１１５の電位を列信号線２３に読み出す第２の期間（時刻ｔ７〜）において、第１のフィードバック線２４に上記第１の電圧を供給する。これにより、画素信号に依存せずに、安定してｋＴＣノイズを低減することが可能となる。なお、上記駆動回路は、リセットトランジスタ１１７のゲートに印加する制御信号を出力する行信号駆動回路１３ａおよび１３ｂの他、選択トランジスタ２０２のゲートに印加する制御信号およびスイッチＳＷ１の制御信号Ｓ１を出力する駆動回路を含む駆動部を構成する。
【００７８】
また、第１の期間（時刻ｔ１〜時刻ｔ２）および第２の期間（時刻ｔ７〜）において、帰還容量４１２の一方の端子は、定電圧源Ｖｇに接続されている。よって、読み出し時の第２のフィードバック線２６の電位を安定して固定できる。
【００７９】
以上、本発明に係る固体撮像装置について、第１及び第２の実施形態に基づいて説明したが、本発明は上記実施形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施形態における各構成要素を任意に組み合わせてもよい。
【００８０】
また、上記実施形態に係る固体撮像装置は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
【００８１】
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【００８２】
また、上記断面図等において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。
【００８３】
また、上記実施形態に係る固体撮像装置の機能のうち少なくとも一部を組み合わせてもよい。
【００８４】
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。
【００８５】
また、上記説明では、ＭＯＳトランジスタを用いた例を示したが、他のトランジスタを用いてもよい。
【００８６】
更に、本発明の主旨を逸脱しない限り、本実施形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
【産業上の利用可能性】
【００８７】
本発明に係る固体撮像装置は、デジタルスチルカメラ、医療用カメラ、監視用カメラ、デジタル一眼レフカメラ、デジタルミラーレス一眼カメラ等への利用が可能である。
【符号の説明】
【００８８】
１    固体撮像装置
１０    画素
１２    画素部
１３ａ、１３ｂ    行信号駆動回路
１４    列アンプ回路
１５    ノイズキャンセル回路
１６    水平駆動回路
１７    出力段アンプ
２１    光電変換部
２３    列信号線
２４    第１のフィードバック線
２５    電源線
２６    第２のフィードバック線
１０１    マイクロレンズ
１０２    青色カラーフィルタ
１０３    緑色カラーフィルタ
１０４    赤色カラーフィルタ
１０５    保護膜
１０６    平坦化膜
１０７    上部電極
１０８    光電変換膜
１０９    電子ブロッキング層
１１０    電極間絶縁膜
１１１    下部電極
１１２    配線間絶縁膜
１１３    給電層
１１４    配線層
１１５、５２７    ＦＤ部（電荷蓄積部）
１１６、５４７    増幅トランジスタ
１１７、５３５    リセットトランジスタ
１１８    基板
１１９    ウェル
１２０    ＳＴＩ領域
１２１    層間絶縁層
２０２、５４３    選択トランジスタ
４０５    負帰還回路
４０６    正帰還回路
４０７    第１の電流源トランジスタ
４１２    帰還容量
４１７    第２の電流源トランジスタ
５３３    列共通負帰還回路
【図１】
2014049901.tif 000010
【図２】
2014049901.tif 000011
【図３】
2014049901.tif 000012
【図４】
2014049901.tif 000013
【図５】
2014049901.tif 000014
【図６】
2014049901.tif 000015
【手続補正書】
【提出日】平成27年3月9日(2015.3.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項４
【補正方法】変更
【補正の内容】
【請求項４】
前記第２の増幅部は、
入力端子が前記列信号線に接続された、負の利得を有する増幅回路と、
ゲートがスイッチを介して前記増幅回路の出力端子に接続可能であり、ソースおよびドレインの一方が前記電源線に接続され、ソースおよびドレインの他方が電源に接続されたＭＯＳトランジスタとを備え、
前記第１の期間および前記第２の期間において、前記ＭＯＳトランジスタのソース−ドレイン間は導通状態である
請求項３に記載の固体撮像装置。
【国際調査報告】
2014049901.tif 000016
2014049901.tif 000017
2014049901.tif 000018
2014049901.tif 000019