(57)【要約】  インク材料を用いた複数層の電子デバイス用パターンを、基板上に形成する方法であって、ゲート層用の第１のインク材料パターンを基板上に形成する第１のパターン形成工程と、ソース−ドレイン層用の第２のインク材料パターンを基板上に形成する第２のパターン形成工程と、半導体層用の第３のインク材料パターンを基板上に形成する第３のパターン形成工程と、前記第１のインク材料パターンと前記第２のインク材料パターンとの間を絶縁する絶縁層を基板上に形成する絶縁層形成工程と、前記形成された各層を一体的に改質する改質工程と、を有することを特徴とするパターン形成方法が提供される。
2014021423.tif 000002
【特許請求の範囲】
【請求項１】
インク材料を用いた複数層の電子デバイス用パターンを、基板上に形成する方法であって、
ゲート層用の第１のインク材料パターンを基板上に形成する第１のパターン形成工程と、
ソース−ドレイン層用の第２のインク材料パターンを基板上に形成する第２のパターン形成工程と、
半導体層用の第３のインク材料パターンを基板上に形成する第３のパターン形成工程と、
前記第１のインク材料パターンと前記第２のインク材料パターンとの間を絶縁する絶縁層を基板上に形成する絶縁層形成工程と、
前記形成された各層を一体的に改質する改質工程と、
を有することを特徴とするパターン形成方法。
【請求項２】
パシベーション層用の第４のインク材料パターンを基板上に形成する第４のパターン形成工程を更に有し、
前記改質工程は、
前記形成された各層を一体的に改質する、
ことを特徴とする請求項１に記載のパターン形成方法。
【請求項３】
ビア及び画素電極層用の第５のインク材料パターンを基板上に形成する第５のパターン形成工程を更に有し、
前記改質工程は、
前記形成された各層を一体的に改質する、
ことを特徴とする請求項１に記載のパターン形成方法。
【請求項４】
前記第５のパターン形成工程は、
前記第５のインク材料パターンを、空気より透過係数の大きなガス雰囲気中で基板上に形成する、
ことを特徴とする請求項３に記載のパターン形成方法。
【請求項５】
前記第１〜第３のパターン形成工程のいずれかと前記絶縁層形成工程とを１つの工程として、前記第１〜第３のインク材料パターンのいずれかと前記絶縁層とを積層した積層膜を基板に一体形成する、
ことを特徴とする請求項１に記載のパターン形成方法。
【請求項６】
前記形成された各層のうち、隣接する２層間に生じるミキシング層の厚さよりも前記隣接する層のそれぞれの厚さを大きくする、
ことを特徴とする請求項１に記載のパターン形成方法。
【請求項７】
インク材料の印刷を用いて電子デバイス用パターンを形成する方法であって、
メタル層を形成するための第１のインク材料パターンを印刷する第１のパターン形成工程と、
前記第１のパターン形成工程後、絶縁材料を塗布する塗布工程と、
前記塗布工程後、前記印刷された第１のインク材料パターンの位置に応じた位置に、メタル層を形成するための第２のインク材料パターンを印刷する第２のパターン形成工程と、
前記第２のパターン形成工程後、前記第１のインク材料パターン、前記絶縁材料及び前記第２のインク材料パターンを一体的に改質する改質工程と、
を含むことを特徴とするパターン形成方法。
【請求項８】
前記塗布工程後であって前記第２のパターン形成工程前に、前記塗布された絶縁材料を熱乾燥手段、自然乾燥手段、光乾燥手段又は荷電粒子乾燥手段の少なくともいずれかの手段により乾燥させる乾燥工程を更に含むことを特徴とする請求項７に記載のパターン形成方法。
【請求項９】
前記第１のインク材料パターン、前記絶縁材料及び前記第２のインク材料パターンは、
基板上に形成されることを特徴とする請求項７に記載のパターン形成方法。
【請求項１０】
前記第１のパターン形成工程及び前記第２のパターン形成工程では、反転印刷法により前記第１のインク材料パターン及び前記第２のインク材料パターンが印刷されることを特徴とする請求項７に記載のパターン形成方法。
【請求項１１】
前記改質工程は、前記第１のインク材料パターン、前記絶縁材料及び前記第２のインク材料パターンのうち最も改質しにくい材料の改質条件に基づき、一体的に焼成する請求項７に記載のパターン形成方法。
【請求項１２】
前記第１のインク材料パターン及び前記第２のインク材料パターンのインク材料は、１ミクロン又は１ミクロン未満のナノ材料を含む材料から構成される請求項７に記載のパターン形成方法。
【請求項１３】
前記塗布工程は、スピンコート法あるいはスリットノズルコート法により絶縁材料を塗布し、絶縁層を形成する請求項７に記載のパターン形成方法。
【請求項１４】
前記改質工程は、熱平衡加熱法により前記第１のインク材料パターン、前記絶縁材料及び前記第２のインク材料パターンを焼成する請求項１１に記載のパターン形成方法。
【請求項１５】
前記改質工程及び前記乾燥工程以外の工程では、前記第１のインク材料パターン、前記絶縁材料及び前記第２のインク材料パターンを加熱及び乾燥しない請求項８に記載のパターン形成方法。
【請求項１６】
メタル層を形成するために第１のインク材料パターンを印刷する第１のパターン形成工程と、
前記第１のパターン形成工程後、絶縁材料を塗布する塗布工程と、
前記塗布工程後、前記印刷された第１のインク材料パターンの位置に応じた位置に、メタル層を形成するための第２のインク材料パターンを印刷する第２のパターン形成工程と、
前記第２のパターン形成工程後、前記第１のインク材料パターン、前記絶縁材料及び前記第２のインク材料パターンを一体的に改質する改質工程と、
を含むパターン形成方法を用いて作製された電子デバイス。
【請求項１７】
インク材料の印刷を用いて電子デバイス用パターンを形成するパターン形成装置であって、
メタル層を形成するための第１のインク材料パターンを印刷する第１のパターン形成ステップと、
前記第１のパターン形成ステップ後、絶縁材料を塗布する塗布ステップと、
前記塗布ステップ後、前記印刷された第１のインク材料パターンの位置に応じた位置に、メタル層を形成するための第２のインク材料パターンを印刷する第２のパターン形成ステップと、
前記第２のパターン形成工程後、前記第１のインク材料パターン、前記絶縁材料及び前記第２のインク材料パターンを一体的に改質する改質ステップと、
を含むステップにより電子デバイス用パターンを形成することを特徴とするパターン形成装置。
【請求項１８】
請求項１に記載のパターン形成方法を用いて形成されたＴＦＴアレイ。
【請求項１９】
前記基板は、可撓性フィルム基板であること特徴とする請求項１に記載のパターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス用のパターン形成方法、電子デバイス及びパターン形成装置に関する。
【背景技術】
【０００２】
軽い、壊れにくい、フレキシブル化が容易等の特性を持つ有機材料を使用したエレクトロニクスデバイスは、照明、電子ペーパー、太陽電池等、多岐に渡たる有望市場にて利用の可能性が検討されている。また、エレクトロニクスデバイスは、ケイ素（Ｓｉ）等の無機・金属材料に性能面では未だ及ばない点があるものの、安価に作製できるなどの利点を生かしてユニークなアプリケーションの開拓が期待されている。エレクトロニクスデバイスが安価に作製できる理由としては、有機材料は溶液化が可能で、印刷法等によるボトムアップ作製法が適用できることによる。【０００３】
図１に有機ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）アレイを作製するための一般的な印刷プロセスの一例を示す。印刷法としては、特許文献１に開示された反転印刷法を使用することができる。反転印刷とは、一様にインクを塗った例えばＰＤＭＳ（シリコーンゴム）からなるブランケット板から印刷したいパターンの反転パターンを持つ凸版で不要インクを除き、被転写基板（フィルム）を上記平面基板に接触させ、インクを転写して印刷する手法である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３６８９５３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、印刷法を用いたエレクトロニクスデバイスの作製では、以下の課題を有する。第１の課題は、インクの改質を行うことで発生する膜表面の親水性のばらつきである。例えば、図３に示したゲート層１０の印刷パターンのインク表面Ａと基板Ｓの表面Ｂとが混在する印刷面では、それぞれの材料表面の親水性が異なるため、その上に印刷する、あるいは塗布する材料の表面ＳＵにミクロな凹凸ができる。この凹凸は、ソース−ドレイン層３０、４０の印刷パターンが切れる等、作製するデバイスの性能を低下させる要因となるため、印刷表面はできる限り平坦な方がよい。【０００６】
第２の課題は、エレクトロニクスデバイスの作製に長時間を要することである。例えば、印刷法を用いたエレクトロニクスデバイスによりＴＦＴアレイを１枚作るのに約１２時間半かかる。【０００７】
第３の課題は、印刷法を用いて各工程で印刷した各パターン（例えば、ゲート層１０とソース−ドレイン層３０、４０）の相対的位置がずれることである。これは、デバイス作製中の熱処理によって基板が収縮することによる。【０００８】
これらの課題に対して、積層される材料表面の凹凸をできる限り抑え、より短時間で印刷されたインクパターンを改質し、かつ下地層の変形及び歪によるパターンの位置ずれを抑制できれば、従来のプリンテッドエレクトロニクスデバイス作製ラインに比べて、短時間、高精度、高品質のデバイス作製を可能にすることができる。【０００９】
本発明の目的とするところは、材料表面の凹凸を抑え、パターンの位置ずれを抑制し、より短時間で電子デバイス用のパターンを形成することが可能な方法、該方法を用いて作製された電子デバイス、及び電子デバイスを作製するパターン形成装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明のある観点によれば、
インク材料を用いた複数層の電子デバイス用パターンを、基板上に形成する方法であって、
ゲート層用の第１のインク材料パターンを基板上に形成する第１のパターン形成工程と、
ソース−ドレイン層用の第２のインク材料パターンを基板上に形成する第２のパターン形成工程と、
半導体層用の第３のインク材料パターンを基板上に形成する第３のパターン形成工程と、
前記第１のインク材料パターンと前記第２のインク材料パターンとの間を絶縁する絶縁層を基板上に形成する絶縁層形成工程と、
前記形成された各層を一体的に改質する改質工程と、
を有することを特徴とするパターン形成方法が提供される。【００１１】
本発明の別の観点によれば、
インク材料の印刷を用いて電子デバイス用パターンを形成する方法であって、
メタル層を形成するための第１のインク材料パターンを印刷する第１のパターン形成工程と、
前記第１のパターン形成工程後、絶縁材料を塗布する塗布工程と、
前記塗布工程後、前記印刷された第１のインク材料パターンの位置に応じた位置に、メタル層を形成するための第２のインク材料パターンを印刷する第２のパターン形成工程と、
前記第２のパターン形成工程後、前記第１のインク材料パターン、前記絶縁材料及び前記第２のインク材料パターンを一体的に改質する改質工程と、
を含むことを特徴とするパターン形成方法が提供される。【００１２】
本発明の別の観点によれば、
メタル層を形成するために第１のインク材料パターンを印刷する第１のパターン形成工程と、
前記第１のパターン形成工程後、絶縁材料を塗布する塗布工程と、
前記塗布工程後、前記印刷された第１のインク材料パターンの位置に応じた位置に、メタル層を形成するための第２のインク材料パターンを印刷する第２のパターン形成工程と、
前記第２のパターン形成工程後、前記第１のインク材料パターン、前記絶縁材料及び前記第２のインク材料パターンを一体的に改質する改質工程と、
を含むパターン形成方法を用いて作製された電子デバイスが提供される。【００１３】
本発明の別の観点によれば、
インク材料の印刷を用いて電子デバイス用パターンを形成するパターン形成装置であって、
メタル層を形成するための第１のインク材料パターンを印刷する第１のパターン形成ステップと、
前記第１のパターン形成ステップ後、絶縁材料を塗布する塗布ステップと、
前記塗布ステップ後、前記印刷された第１のインク材料パターンの位置に応じた位置に、メタル層を形成するための第２のインク材料パターンを印刷する第２のパターン形成ステップと、
前記第２のパターン形成工程後、前記第１のインク材料パターン、前記絶縁材料及び前記第２のインク材料パターンを一体的に改質する改質ステップと、
を含むステップにより電子デバイス用パターンを形成することを特徴とするパターン形成装置が提供される。
【発明の効果】
【００１４】
本発明によれば、材料表面の凹凸を抑え、パターンの位置ずれを抑制し、より短時間で電子デバイス用のパターンを形成することが可能な方法、該方法を用いて作製された電子デバイス、及び電子デバイスを作製するパターン形成装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】有機ＴＦＴアレイの作製工程を示した図。
【図２】有機ＴＦＴアレイの断面図。
【図３】有機ＴＦＴアレイの作製時に生じる膜の凹凸を示した図。
【図４】有機ＴＦＴアレイの作製時間の内訳を示した図。
【図５】第１実施形態に係る有機ＴＦＴアレイの作製工程のフローチャート。
【図６】第１実施形態に係る有機ＴＦＴアレイの作製時間の内訳を示した図。
【図７】第１実施形態に係るプロセスの有機ＴＦＴアレイの膜質特性を示した表。
【図８】フィルム基板の位置合わせの精度を示した図。
【図９】第１実施形態に係るフィルム基板の位置合わせの精度を示した図。
【図１０】第１実施形態に係るプロセスの絶縁膜上の凹凸を示した図。
【図１１】一実施形態に係る反転印刷機を示した斜視図。
【図１２】一実施形態に係る反転印刷機の動作を説明するための図。
【図１３】４構造のＴＦＴを説明するための図。
【図１４】ＴＦＴの製造工程例を示した図。
【図１５】第２実施形態に係る有機ＴＦＴアレイの作製工程のフローチャート。
【図１６】第２実施形態に係るＢＧＢＣ構造のＴＦＴ作製工程（その１）を示した図。
【図１７】第２実施形態に係るＢＧＢＣ構造のＴＦＴ作製工程（その２）を示した図。
【図１８】第２実施形態に係るＢＧＢＣ構造のＴＦＴ作製工程（その３）を示した図。
【図１９】グラビア反転印刷法を説明するための図。
【図２０】第２実施形態に係るＢＧＴＣ構造のＴＦＴ作製工程（その１）を示した図。
【図２１】第２実施形態に係るＢＧＴＣ構造のＴＦＴ作製工程（その２）を示した図。
【図２２】第２実施形態に係るＴＧＢＣ構造のＴＦＴ作製工程（その１）を示した図。
【図２３】第２実施形態に係るＴＧＢＣ構造のＴＦＴ作製工程（その２）を示した図。
【図２４】第２実施形態に係るＴＧＢＣ構造のＴＦＴ作製工程（その３）を示した図。
【図２５】第２実施形態に係るＴＧＴＣ構造のＴＦＴ作製工程（その１）を示した図。
【図２６】第２実施形態に係るＴＧＴＣ構造のＴＦＴ作製工程（その２）を示した図。
【図２７】第２実施形態に係るＴＧＴＣ構造のＴＦＴ作製工程（その３）を示した図。
【図２８】第３実施形態に係る有機ＴＦＴアレイの作製工程のフローチャート。
【図２９】第３実施形態に係るＢＧＢＣ構造のＴＦＴ作製工程（その１）を示した図。
【図３０】第３実施形態に係るＢＧＢＣ構造のＴＦＴ作製工程（その２）を示した図。
【図３１】第３実施形態に係るＢＧＢＣ構造のＴＦＴ作製工程（その３）を示した図。
【図３２】第３実施形態に係るＢＧＴＣ構造のＴＦＴ作製工程（その１）を示した図。
【図３３】第３実施形態に係るＢＧＴＣ構造のＴＦＴ作製工程（その２）を示した図。
【図３４】第３実施形態に係るＴＧＢＣ構造のＴＦＴ作製工程（その１）を示した図。
【図３５】第３実施形態に係るＴＧＢＣ構造のＴＦＴ作製工程（その２）を示した図。
【図３６】第３実施形態に係るＴＧＢＣ構造のＴＦＴ作製工程（その３）を示した図。
【図３７】第３実施形態に係るＴＧＴＣ構造のＴＦＴ作製工程（その１）を示した図。
【図３８】第３実施形態に係るＴＧＴＣ構造のＴＦＴ作製工程（その２）を示した図。
【図３９】第３実施形態に係るＴＧＴＣ構造のＴＦＴ作製工程（その３）を示した図。
【図４０】第２又は第３実施形態で作製したＴＦＴの特性評価結果の一例を示した図。
【図４１】第２又は第３実施形態の反転印刷法でのパターン形成過程を模式的に示した図。
【図４２】各実施形態で重ね印刷した際のインク層間にできるミキシング層によるインク膜の性能の変化を示した図。
【発明を実施するための形態】
【００１６】
以下に添付図面を参照しながら、本発明の実施形態について説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
[電子デバイスの製造工程]
はじめに、有機ＴＦＴ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）アレイを作製するための印刷プロセスの一例について説明する。ここでは、印刷法として反転印刷法を使用する。反転印刷とは、一様にインクを塗った、例えばＰＤＭＳからなるブランケット板から印刷したいパターンの反転パターンを持つ凸版で不要インクを除き、被転写基板（フィルム）を上記平面基板に接触させインクを転写して印刷する手法である。
【００１７】
図１は、有機ＴＦＴアレイの作製プロセスフローの一例を示す。プラスチックフィルム基板として１２５μｍ厚のポリカーボネートフィルム（ＰＣフィルム）を使用した。基板は、可撓性フィルム基板であってもよい。
【００１８】
基板を投入し、基板の事前加熱処理後、第１層では、ゲート（ｇａｔｅ）層を形成する。ＰＣフィルムの印刷面を除電し、ダスト等を除去する。ナノ銀インクを使って反転印刷によりゲートパターンを形成する。これにより、図２に示したゲート層１０が基板Ｓ上に印刷される。この状態で、オーブンで１８０℃、３０分加熱してナノ銀インクを改質する。その後約３時間室温で放置し、ＰＣフィルム特性の回復を待つ。
【００１９】
第２層では、ゲート絶縁（ｉｎｓｕｌａｔｏｒ）層を形成する。まず、ゲートパターンが形成された被印刷面をスピン洗浄し、汚れを除去する。続いてＵＶ照射で汚れ除去と配線上の濡れ性の向上を図り、最後に除電しダストの除去を行う。次に、ゲート絶縁層（ＰＶＰ：ポリビニルフェノール樹脂）を約１μｍ厚に塗布する。これにより、図２に示したゲート絶縁層２０がゲート層１０を覆うように形成される。この状態で、オーブンで１７０℃、６０分加熱してゲート絶縁層２０を改質する。その後約３時間室温で放置し、ＰＣフィルム特性の回復を待つ。
【００２０】
第３層では、ソース（ｓｏｕｒｃｅ）−ドレイン（ｄｒａｉｎ）層を形成する。ゲート絶縁膜（ＰＶＰ）の塗布面を除電し、ダスト等を除去する。ナノ銀インクを使って反転印刷によりソース−ドレインパターンを形成する。これにより、図２に示したソース−ドレイン層３０，４０がゲート絶縁層２０上に印刷される。オーブンで１８０℃、３０分加熱してナノ銀インクを改質する。その後約３時間室温で放置し、ＰＣフィルム特性の回復を待つ。
【００２１】
第４層では、半導体（ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層を形成する。ゲート絶縁層（ＰＶＰ）上にソース−ドレインパターンが形成された被印刷面をウェット洗浄し、有機汚れを除去する。続いて除電しダストの除去を行う。半導体材料の一例であるＰ３ＨＴインクを使って反転印刷により半導体パターンを形成する。これにより、図２に示した半導体層５０がソース（ｓｏｕｒｃｅ）−ドレイン（ｄｒａｉｎ）層間に形成される。形成後直ぐに窒素雰囲気のグローブボックスに入れ、ホットプレートで１５０℃、１５分加熱する。その後、約３時間そのまま窒素雰囲気のグローブボックス中で放置し、ＰＣフィルム特性の回復を待つ。作製した有機ＴＦＴの電気特性は、Ｎ２雰囲気のグローブボックス中でテスターを使い計測した。
【００２２】
第５層では、パシベーション（ｐａｓｓｉｖａｔｉｏｎ）層を形成する。半導体材料にダメージを与えるウェット洗浄やＵＶ照射等は行わず、反転印刷で１μｍ厚のフッ素系樹脂（ＣＹＴＯＰ（登録商標））膜を形成する。オーブンで１５０℃、２０分加熱する。これにより、図２に示したパシベーション層６０がゲート絶縁層２０上に形成される。
【００２３】
しかしながら、上述した作製プロセスは以下の課題を有する。第１の課題は、インクの改質を行うことで発生する膜表面の親水性のばらつきである。図３に示したインク表面Ａと基板表面Ｂが混在する印刷面では、それぞれの材料表面の親水性が異なる。このため、その上に印刷する、あるいは塗布する材料の表面にミクロな凹凸ができる。この凹凸は作製するデバイスの性能を低下させるため印刷表面はできる限り平坦な方がよい。例えば、図３に示したように、ゲート絶縁層２０の表面ＳＵの凹凸によりゲート絶縁層２０上に印刷したソース−ドレイン層３０，４０のパターンが切れてしまうことがある。
【００２４】
第２の課題は、作製に長時間を要することである。ＴＦＴアレイを１枚作るのに１２時間半かかる。図４に、図１の作製プロセス時間の詳細を示す。基板フィルムの予備加熱、各印刷レイヤーで必要となるインクの改質熱処理と基板フィルムの特性回復（大気圧室温下での自然回復）などが長時間プロセスとなる主な理由である。使用するプラスチックフィルムはガラス転移点を超えたあたりから材料の軟化が始まるため、インク改質は転移点以下で時間をかけて行わざるを得ない。ポリカーボネートフィルムとナノ銀インクの組み合わせの場合では、オーブンで１８０℃、３０分間の加熱を要する。この後、フィルムに加えられた熱負荷によるフィルムの変形歪などを除去する目的で、室温大気中に放置する約３時間の回復プロセスが施される。回復プロセスを行うことにより次レイヤーとの合わせの悪化を防ぐことができる。
【００２５】
第３の課題は、各工程で印刷した各パターンの相対的位置がずれることである。これは、作製中の熱処理によって基板が収縮することによる。
【００２６】
よって、フィルム基板に変形歪を起こさずに、より短時間でインクを改質でき、かつ積層される材料表面の凹凸をできる限り抑えることができれば、上述したプリンテッドエレクトロニクスのデバイス作製に比べて、短時間、高精度、高品質のデバイス作製を可能にできる。以下の実施形態では、上記３つの課題を改善し、基板の変形を抑えて合わせ精度が向上でき、製造時間が短縮でき、印刷積層表面を平坦化できる作製プロセスを提供する。以下では、第１実施形態に係る有機ＴＦＴアレイの作製工程について説明する。
【００２７】
＜第１実施形態＞
[第１実施形態に係る有機ＴＦＴアレイの作製工程]
まず、第１実施形態に係るパターン形成方法を用いた有機ＴＦＴアレイの作製工程について、図５のフローチャートを参照しながら説明する。図５では、図１に示したＴＦＴ作製プロセスフローのうち、本実施形態に係るパターン形成方法を適用可能なゲート層、ゲート絶縁層、ソース−ドレイン層の３層について記載している。
【００２８】
図１のＴＦＴ作製プロセスフローと同様に、先ずフィルム基板を、後工程の焼成で基板にかかる最大熟負荷相当（１８０℃、６０分）で事前に加熱し、基板の初期の歪を解放させる（Ｓ２０）。次に、基板を洗浄、すなわち除電してパーティクルを除去する（Ｓ２１）。次に、反転印刷機でナノ銀インクを用いてゲート層のパターンを印刷する（Ｓ２２）。ステップＳ２２は、メタル層を形成するための第１のインク材料パターンを印刷する第１のパターン形成工程の一例である。
【００２９】
印刷後ただちにゲート絶縁膜の塗布工程にて、例えばスピンコート法やスリットノズルコート法でＰＶＰ（ポリビニルフェノール樹脂）を全面塗布する（Ｓ２３）。ゲート絶縁層膜は、絶縁性のあるインクを使って反転印刷により形成してもよい。ステップＳ２３は、第１のパターン形成工程後、絶縁材料を塗布する塗布工程の一例である。
【００３０】
必要に応じて、ＰＶＰ塗布後の基板を乾燥炉に送り、ＰＶＰ表面がべとつかない程度まで短時間低温で乾燥させる（Ｓ２４）。
【００３１】
乾燥後、反転印刷機でナノ銀インクを用いてソース−ドレイン層のパターンを印刷する（Ｓ２５）。ステップＳ２５は、塗布工程後、前記印刷された第１のインク材料パターンの位置に応じた位置に、メタル層を形成するための第２のインク材料パターンを印刷する第２のパターン形成工程の一例である。
【００３２】
その後、ゲート層、ソース層、ドレイン層の３層が形成された基板を熱平衡加熱手段、例えばオーブン焼成炉で一体的に加熱する（Ｓ２６）。ステップＳ２６は、第２のパターン形成工程後、前記第１のインク材料パターン、前記絶縁材料及び前記第２のインク材料パターンを一体的に改質する改質工程の一例である。改質の際、前記第１のインク材料パターン、前記絶縁材料及び前記第２のインク材料パターンのうち最も改質しにくい材料の改質条件に基づき、３層を一体的に焼成してもよい。加熱条件は３層をそれぞれ焼成した際に必要とされる加熱条件の中から、最も高い温度と最も長い時間に設定することが望ましい。本実施形態の場合は、１８０℃、６０分に設定する。これにより、各層を改質し、各層を所望の電気特性にすることができる。その後、生成した積層膜を冷却し（Ｓ２７）、本処理を終了する。
【００３３】
以上の工程では、第１のインク材料パターン及び第２のインク材料パターンのインク材料は、１ミクロン又は１ミクロン未満のナノ材料を含む材料から構成されてもよい。
【００３４】
また、改質工程及び乾燥工程以外の工程では、前記第１のインク材料パターン、前記ゲート絶縁材料及び前記第２のインク材料パターンを加熱及び乾燥しなくてもよい。
【００３５】
[効果]
次に、本実施形態のパターン形成方法を用いた電子デバイスの製造の効果について説明する。
（１）作製時間に係る効果
本実施形態では、加熱工程を最低、ステップＳ２６の一回とすることができる。このため、電子デバイスの製造時間を短縮でき、生産性を高めることができる。
【００３６】
図４はＴＦＴ作製プロセスの一例におけるゲート層、絶縁層、ソース−ドレイン層の３層の形成にかかる時間を示した図である。３層の構造体を形成するのに要する時間は７０２分であった。
【００３７】
これに対して本実施形態では同一の構造体を作製するのにかかった所要時間は、図６に示すように、２８６分だった。本実施形態に係るパターン形成方法により製造時間の大幅な短縮が図れた理由は、各層改質のための複数回の焼成工程を省き、３層形成後、一体的に３層を焼成したためである。また、ゲート層、絶縁層、ソース−ドレイン層の各層の膜質特性を計測したところ、図７の表に示すように、ＴＦＴ作製プロセスの一例で作製した場合と、本実施形態のプロセスで作製した場合の有機ＴＦＴアレイの膜質特性は変わらないという結果が得られた。
【００３８】
以上から、本実施形態に基づく作製プロセスで作ったＴＦＴは、従来の作製プロセス例で作ったＴＦＴと同等の膜質を持つ３層構造体を、従来のプロセス例の半分以下の時間で作製することができ、生産性を大幅に高めるという極めて大きな効果を有することが分かった。
【００３９】
（２）合わせ精度に係る効果
ゲート層のパターンを印刷後、ゲート層を焼成すると、下地のプラスチック基板は冷却されて室温に戻ると焼成前に比べて収縮する。これにより、ゲート層と、その後に印刷するソース層及びドレイン層のパターンとの位置ずれが生じる。しかし、本実施形態では、ゲート層のパターンを印刷後（図５のＳ２２）、ゲート層を焼成せずにソース層及びドレイン層のパターン印刷までを実行することが可能である。これにより、上記位置ずれを回避することができる。
【００４０】
図８は、従来のプロセス例で作製されたゲート絶縁膜付のゲート層と、それに重ね印刷したソース−ドレイン層の合わせずれを調べた結果である。ゲート層の合わせマークが理想的な格子状に並んでいるとした時に、ソース−ドレイン層の合わせマークがどれだけずれているかを示している。焼成によりプラスチック基板が収縮するため、設計通りの寸法で配置されたソース−ドレイン層の合わせマークは拡大配置される。これからわかるように、いくら版の位置合わせマークと既に印刷されてフィルム基板上に存在する位置合わせマークとを合わせ込んでも、パターンは所望するように重ならない。
【００４１】
本実施形態では、重ね合わせが必要なゲート層とソース−ドレイン層との位置合わせの前に基板が収縮する程焼成する必要がないので、基板の収縮による印刷パターンの位置ずれを回避し、版と基板との位置合わせマークを合わせれば、前面のパターンが良好に重なる。
【００４２】
図９は本実施形態に基づいて行ったゲート層とソース−ドレイン層との重ね合わせ精度を測定した結果である。図８の従来のプロセス例の場合に比べて、重ね合わせ精度が大きく向上していることがわかる。
【００４３】
以上から、本実施形態に基づく作製プロセスでは、従来のプロセス例で作ったＴＦＴ構造体でのゲート層とソース−ドレイン層の重ね合わせ精度に比べ、格段に高い重ね合わせ精度を達成することができ、極めて大きな効果を有することが分かった。
【００４４】
（３）表面凹凸に係る効果
例えば、ゲート層のパターンを印刷後、ゲート層を焼成すると、図３に示したゲート層のインク表面Ａと基板表面Ｂとの親水性の差がより顕著になり、より凹凸が大きくなる。よって、その上に印刷する、あるいは塗布する材料の表面ＳＵに生じる凹凸がより顕著になる。この凹凸は作製するデバイスの性能を低下させるため印刷表面はできる限り平坦な方がよい。そこで、本実施形態では、ゲート層のパターンを印刷後（図５のＳ２２）、ゲート層を焼成せずに次工程以降を実行することが可能である。これにより、ゲート層上部のゲート絶縁膜を平坦化し、デバイスの性能低下を抑制することができる。
【００４５】
反転印刷法では、解像性が高く数μｍパターンを印刷できる。しかし、下地の表面に凹凸がある場合、印刷性が悪くなり一般に印刷層の膜厚と同程度の段差が存在すると良好な印刷ができないと言われている。
【００４６】
図１に示したプロセス例に従って、ゲート層を印刷した後にインク焼成を行い、インクを改質した後に絶縁膜を１μｍの厚さを目標にして塗布すると、図１０の「ａ」に示すように、その表面にはゲート層の有無を反映した凹凸が形成される。図１０の「ａ」の場合、約６０〜７０ｎｍのうねりが形成されている。この絶縁膜表面にソース−ドレイン層を反転印刷法で形成しようとする場合、印刷パターンの膜厚が１００ｎｍ程度であると、印刷パターンの厚さが絶縁膜表面の凹凸値と同程度になり、絶縁膜表面に印刷されるソース−ドレイン層が破断することが懸念される（図３）。
【００４７】
図１０の「ｂ」は、本実施形態のプロセス（図５）に基づいて行った絶縁膜をコート後の絶縁膜の表面凹凸の計測結果である。面内の各測定点で凹凸値は図１に示したプロセスに比べて２／３程であり、５０ｎｍより小さくなっている。本実施形態では、ゲート層を印刷後、ゲート層を焼成することなく絶縁膜を塗布するため、インク表面（図３のＡ）と基板表面（図３のＢ）との親水性の差が図１に示したプロセス例に比べて小さくなり、図１に示したプロセスより絶縁膜の表面凹凸が小さくなったと推測される。
【００４８】
以上から、本実施形態による作製プロセスで作ったＴＦＴは、従来の作製プロセス例で作ったＴＦＴの絶縁膜表面に比べ凹凸値が小さくなり、ソース−ドレイン層のパターン形成の信頼性を大きく向上することができるという極めて大きな効果を有することが分かった。さらに層間の導通が十分に確保される作製プロセスを提供することができる。
【００４９】
以上に説明したように、本実施形態に係るパターン形成方法によれば、基板の変形を抑えて合わせ精度が向上でき、ＴＦＴの作製時間が短縮でき、印刷積層表面を平坦化できる等、従来のプリンテッドエレクトロニクスデバイス作製プロセスに比べて格段に高い効果を有する作製プロセスを提供することができる。
【００５０】
[反転印刷法による反転印刷機]
上記実施形態に係るパターン形成方法では、ゲート層及びソース−ドレイン層において、反転印刷法により第１のインク材料パターン及び第２のインク材料パターンを印刷する。
【００５１】
以下では、反転印刷を実行する反転印刷機の一例を、図１１及び図１２を参照しながら説明する。
【００５２】
図１１は、本実施形態に係る反転印刷機１の概略の構成を示す斜視図である。反転印刷機１は１本のローラ転写胴３を備えている。反転印刷機１の本体９には、連結されたテーブル４、５が移動可能に設置されている。テーブル４上にはマスター板２５（板状体の版）２５が載置される。また、テーブル５上にはワーク板（板状体のフィルム）１１が載置される。
【００５３】
マスター板２５は、平板状でワーク板１１に印刷されるパターンの反転パターンが形成された凸版である。マスター板２５は、テーブル４上に固定された状態で保持されている。マスター板２５は、ローラ転写胴３の回転に応じてマスター板２５の凸部とローラ転写胴３とが接触することで、全体にインキが塗布されたローラ転写胴３上から凸部の反転パターンに対応したインキが除去され、マスター板２５に転写される。
【００５４】
ワーク板１１は、ガラス基板やフィルム基板よりなる平板状の被印刷物であり、ローラ転写胴３に残った、印刷パターンに対応したインキが転写される。ワーク板１１は、テーブル５上に固定された状態で保持されている。
【００５５】
ローラ転写胴３は、図１２を用いて後述するように、外周に例えばシリコーンよりなる撥水性ブランケット１６が巻回されたブランケット胴とされていてもよい。ローラ転写胴３はその回転軸ＲＣがブラケット１３に固定された軸受で支持されている。ローラ転写胴３の両側にはブラケット１３との間にピニオン１２が取り付けられ、クラッチ７で回転軸ＲＣと連動、非連動で動くようになっている。本体９には、ピニオン１２と噛合可能なラック２が設けられている。ブラケット１３全体は上下機構１４により上下動する。これにより、ラック２とピニオン１２が噛合、離間、分離の三状態を選択することができる。
【００５６】
図１１に示すように、本実施形態では、ラック２、ピニオン１２をローラ転写胴３の両側に設置してもよい。これにより、ラック２、ピニオン１２のがたつきを減らすことができ、マスター板２５又はワーク板１１とローラ転写胴３とを位置合わせする際の位置合わせ精度を向上させることができる。ローラ転写胴３の一端には、ブラケット１３に固定された回転駆動用の駆動部６が連結されており、ローラ転写胴３の他端には、クラッチ７が取り付けられている。このクラッチ７をつなげるとローラ転写胴３とピニオン１２が連動して回転し、クラッチ７を切るとローラ転写胴３だけが回転するようになっている。また、ブラケット１３には、ローラ転写胴３の表面にインクを塗布するためのインクコーター８も固定されている。
【００５７】
本体９上にはラック２と平行した直線軸受のリニアガイド１５が固定され、リニアガイド１５の上を連結されたテーブル４、５が移動自在に固定されている。またピニオン１２の下にも直線すべり軸受けが設置されテーブルの剛性が低下しないようにしている。
【００５８】
テーブル４、５には、各々載置されたマスター板２５とワーク板１１をＸ、Ｙ、Ｚ方向、及び各Ｘ、Ｙ、Ｚ軸周りの回転θ、Υ、Ψ方向に移動可能な６軸駆動機構４ａ、５ａが組み込まれている。この６軸駆動機構４ａ、５ａにより、ロール転写胴３に対するマスター板２５とワーク板１１とのＺ方向の間隔、Ｘ方向のずれ、θ方向の傾きの調整、マスター板２５とワーク板１１とのＹ方向の距離を調整することができる。
【００５９】
図１２は、本実施形態に係る反転印刷機１の動作を説明するための概略断面図である。先ず連結したテーブル４、５を原点（図１１のテーブル位置の状態）に戻し、そこでマスター板２５、ワーク板１１の各々を、テーブル４、５の各々の所定の位置に置き固定する。固定は、例えば真空チャックや機械式固定法等により行うことができる。
【００６０】
次に、テーブル４、５に組み込まれた６軸駆動機構４ａ、５ａを動作させ、ロール転写胴３に対するマスター板２５とワーク板１１とのＺ方向の間隔、Ｘ方向のずれ、θ方向の傾き、マスター板２５とワーク板１１とのＹ方向の距離などを調整する。そして、ローラ転写胴３の回転と同期してテーブル４、５をＸ方向に移動させ、テーブル４、５上をローラ転写胴３が転動する際に、テーブル４、５上のマスター板２５、ワーク板１１と、ローラ転写胴３との間でインクの転写（印刷）が行えるようにする。
【００６１】
上下機構１４を動作させることによってブラケット１３を上昇させ、ピニオン１２とラック２の歯が噛合わないように完全に分離する。そして、クラッチ７を切った状態で駆動部６によりローラ転写胴３を回転させ、ローラ転写胴３を原点位置に戻す。次いで、図１２のＳＴ１に示すように所定の位置でインクコーター８をローラ転写胴３に近づけ、インクコーター８の先端とローラ転写胴３の表面との間隔を設定値にする。この状態で、ローラ転写胴３を回転させ、メニスカス法によりローラ転写胴３の表面の必要な領域に一定膜厚のインク１７を形成する。インク１７を形成した後は、インクコーター８を所定の位置まで戻す。ロータ転写胴３をさらに回転させ所定の位置でクラッチ７を接続し、上下機構１４を動作させてブラケット１３を下降させ、ラック２とピニオン１２を噛合わせる。そして、駆動部６を動作させることによって、ローラ転写胴３をテーブル４と連動させて動かす。ラック２とピニオン１２が噛合し、ローラ転写胴３の半径とピニオン１２との半径は一致させてあるので、ローラ転写胴３の外周速度はテーブル４の移動速度と一致する。このため、テーブル４上のマスター板２５は、回転軸ＲＣに沿って直線状に接触する領域において、凸部２５ｂにより、ローラ転写胴３に塗られたインク１７から接触したインクをはぎ取りながら、転動する。この結果、ローラ転写胴３の撥水性ブランケット１６の表面には、図１２のＳＴ２に示すように、マスター板２５に形成されているパターンとは反転したパターンが残り、印刷パターンが形成される。
【００６２】
次に、上下機構１４によりブラケット１３を上昇させ、ラック２とピニオン１２との噛合を解除し、ローラ転写胴３を所定の位置まで回転させ、その後再び上下機構１４によりブラケット１３を下降させ、ラック２とピニオン１２とを噛合させる。そして、駆動部６を動作させることによって、ローラ転写胴３をテーブル５と連動させて動かし、図１２のＳＴ３に示すように、撥水性ブランケット１６上のインクをワーク板１１上に転写する。
【００６３】
このような動作を繰り返すことによって、ワーク板１１上にゲート層とソース−ドレイン層とのパターンを重ね印刷し、所望の構造体を作製することができる。ワーク板１１へのパターンの重ね印刷の際には、先に印刷されたパターンに対して位置合わせが行われる。マスター板２５に位置合わせマークを形成しておき、他のパターンと同じように、位置合わせマークもローラ転写胴３に転写される。ローラ転写胴３に転写された位置合わせマークは、さらにワーク板１１に転写される。ワーク板１１に転写されている位置合わせマークと、ローラ転写胴３に転写されている位置合わせマークが一致するように制御すれば、正確にパターンの重ね印刷をすることができる。
【００６４】
以上、ゲート層及びソース−ドレイン層において、反転印刷法により第１のインク材料パターン及び第２のインク材料パターンを印刷する場合に使用する反転印刷の具体例について説明した。
【００６５】
次に、ＢＧＢＣ、ＢＧＴＣ、ＴＧＢＣ、ＴＧＴＣの４つの構造のＴＦＴについて説明する。第１実施形態〜第３実施形態に係る有機ＴＦＴアレイの作製工程は、上記４つの構造のＴＦＴを製造する際に使用することができる。
[ＢＧＢＣ構造ＴＦＴ]
図１３の１段目は、ＢＧＢＣ(Bottom Gate, Bottom Contact)構造のＴＦＴを示す。ＢＧＢＣ構造のＴＦＴでは、ゲート層１０が下部（基板上）に位置し、ソース−ドレイン層３０、４０が半導体層５０の下部に位置する。
【００６６】
ＢＧＢＣ構造のＴＦＴでは、基板Ｓ上にゲート層１０が形成され、ゲート層１０を覆うようにゲート絶縁層２０が形成される。ゲート絶縁層２０上にはソース−ドレイン層３０、４０が形成される。ゲート絶縁層２０は、ゲート層１０とソース−ドレイン層３０、４０との間に設けられ、ゲート層１０とソース−ドレイン層３０、４０とを電気的に絶縁する。ソース−ドレイン層３０、４０の間及び上部には、半導体層５０が形成される。半導体層５０は、少なくとも一部がソース−ドレイン層３０、４０に接触している。
［ＢＧＴＣ構造ＴＦＴ］
図１３の２段目は、ＢＧＴＣ(Bottom Gate, Top Contact)構造のＴＦＴを示す。ＢＧＴＣ構造のＴＦＴでは、ゲート層１０が下部に位置し、ソース−ドレイン層３０、４０が半導体層５０の上部に位置する。
【００６７】
ＢＧＴＣ構造のＴＦＴでは、基板Ｓ上にゲート層１０が形成され、ゲート層１０を覆うようにゲート絶縁層２０が形成される。ゲート絶縁層２０上には半導体層５０が形成される。半導体層５０上には、ソース−ドレイン層３０、４０が形成される。ソース−ドレイン層３０、４０は、少なくとも一部が半導体層５０上に接触する。
［ＴＧＢＣ構造ＴＦＴ］
図１３の３段目は、は、ＴＧＢＣ(Top Gate, Bottom Contact)構造のＴＦＴを示す。ＴＧＢＣ構造のＴＦＴでは、ゲート層１０が最も上部に位置し、ソース−ドレイン層３０、４０が半導体層５０の下部に位置する。
【００６８】
ＴＧＢＣ構造のＴＦＴでは、基板Ｓ上にソース−ドレイン層３０、４０が形成される。ソース−ドレイン層３０、４０の間及び上部には、半導体層５０が形成される。半導体層５０上には、ゲート絶縁層２０が形成される。ゲート絶縁層２０の上部にはゲート層１０が形成される。
［ＴＧＴＣ構造ＴＦＴ］
図１３の４段目は、ＴＧＴＣ(Top Gate, Top Contact)構造のＴＦＴを示す。ＴＧＴＣ構造のＴＦＴでは、ゲート層１０が最も上部に位置し、ソース−ドレイン層３０、４０が半導体層５０の上部で電気的に接続されている。
【００６９】
ＴＧＴＣ構造のＴＦＴでは、基板Ｓ上に半導体層５０が形成される。半導体層５０上には、半導体層５０上の少なくとも一部と接触するようにソース−ドレイン層３０、４０が形成される。ソース−ドレイン層３０、４０の間及び上部には、ゲート絶縁層２０が形成される。ゲート絶縁層２０の上部にはゲート層１０が形成される。
【００７０】
以上、４つの構造のＴＦＴについて説明した。例えば、図１４を参照すると、ＢＧＢＣ構造のＴＦＴを製造するために、従来の印刷プロセスの一例では、プロセスＰ１に示すように、ゲート層１０の形成（Ｓ１）、焼成（Ｓ２）、ゲート絶縁層２０の形成（Ｓ３）、焼成（Ｓ４）、ソース−ドレイン層３０、４０の形成（Ｓ５）、焼成（Ｓ６）、半導体層５０の形成（Ｓ７）、焼成（Ｓ８）の８工程が必要である。
【００７１】
一方、以下に説明する第２実施形態に係るパターン形成方法では、ＢＧＢＣ構造のＴＦＴの作製工程において、プロセスＰ２に示すように、ゲート層１０の形成（Ｓ１）、ゲート絶縁層２０の形成（Ｓ３）、ソース−ドレイン層３０、４０の形成（Ｓ５）、半導体層５０の形成（Ｓ７）、焼成（Ｓ８）の５工程のみとなり、３つの焼成工程が不要となる。
【００７２】
また、第２実施形態に係るパターン形成方法では、ＴＧＢＣ構造のＴＦＴの作製工程においても、プロセスＰ３に示すように、ソース−ドレイン層３０、４０の形成（Ｓ１０）、半導体層５０の形成（Ｓ１１）、ゲート絶縁層２０の形成（Ｓ１２）、ゲート層１０の形成（Ｓ１３）、焼成（Ｓ１４）の５工程のみとなり、３つの焼成工程が不要となる。
【００７３】
＜第２実施形態＞
[第２実施形態に係る有機ＴＦＴアレイの作製工程]
次に、第２実施形態に係るパターン形成方法を用いた有機ＴＦＴアレイの作製工程について、図１５のフローチャートを参照しながら説明する。図１５では、図１に示したＴＦＴ作製プロセスフローに加え、パシベーション膜に貫通ビアを設け、それを介して画素電極を形成するボトムゲート型のＴＦＴ作製プロセスフローまで示している。
【００７４】
最初に、図１５のフローチャートに手順を示したＢＧＢＣ構造のＴＦＴの作製工程について説明する。図１６〜図１８は、図１５のプロセスフローの各印刷工程でブランケット上と基板上にどのような構造体が作られているかを示している。ブランケット上の構造体は本来なら曲面上に形成されるが、この図では簡略化して平面上の構造体として示している。
【００７５】
（ＢＧＢＣ構造のＴＦＴ）
まず、ガラス基板、または、フィルム基板（以下、基板Ｓという。）を洗浄および除電してパーティクルや有機物を除去する（Ｓ３０）。反転印刷機１を用いてゲート層のパターンを印刷する（Ｓ３１）。使用するインクは、例えばナノ銀インクである。この工程では、ゲート層用のインク１７ａをブランケット１６の表面に塗布する（図１６のＰ１０）。次に、ゲート層の反転パターンが形成されたマスター板の凸部（図示せず）と接触したインク１７ａをはぎ取り、ゲート層用のパターン１７ａ１を形成し（図１６のＰ１１）、基板Ｓ上に転写する（図１６のＰ１２）。これにより、基板Ｓ上にゲート層１０が形成される。
【００７６】
次に、反転印刷機１を用いてゲート絶縁層を印刷する（図１５のＳ３２）。使用するインクは、例えばＰＶＰインクである。この工程では、ゲート絶縁層用のインク１７ｂをブランケット１６の表面に塗布する（図１６のＰ１３）。次に、基板Ｓ上にインク１７ｂを印刷する（図１６のＰ１４）。これにより、ゲート絶縁層２０が重ね印刷される。
【００７７】
次に、反転印刷機１を用いてソース−ドレイン層３０，４０のパターンを印刷する（図１５のＳ３３）。使用するインクは、例えばゲート層１０と同じナノ銀インクである。この工程では、ソース−ドレイン層用のインク１７ｃをブランケット１６の表面に塗布する（図１６のＰ１５）。次に、ソース−ドレイン層の反転パターンが形成されたマスター板と接触したインク１７ｃをはぎ取り、ソース−ドレイン層のパターン１７ｃ１を形成する（図１６のＰ１６）。そして、基板Ｓ側に付けられた位置合わせマークとパターン１７ｃ１側に付けられた位置合わせマークとの位置合わせを行って、基板Ｓにパターン１７ｃ１を印刷する（図１６のＰ１７）。これにより、ソース−ドレイン層３０，４０が重ね印刷される。
【００７８】
次に、反転印刷機１を用いて半導体層５０のパターンを、上記に説明した位置合わせ方法によって位置合わせし、印刷する（図１５のＳ３４）。使用する半導体インクは、例えばＰ３ＨＴインクやＩＧＺＯインクである。
【００７９】
この工程では、半導体層５０用のインク１８ａをブランケット１６の表面に塗布する（図１７のＰ１８）。次に、半導体層の反転パターンが形成されたマスター板と接触したインク１８ａをはぎ取り、半導体層５０のパターン１８ａ１を形成する（図１７のＰ１９）。そして、基板Ｓにパターン１８ａ１を印刷する（図１７のＰ２０）。これにより、半導体層５０が重ね印刷される。
【００８０】
次に、反転印刷機１を用いてパシベーション層６０のパターンを、上記に説明した位置合わせ方法によって位置合わせを行って、印刷する（図１５のＳ３５）。使用する半導体インクは、例えば、ＣＹＴＯＰ等のフッ素系樹脂インクである。この工程では、パシベーション層６０用のＣＹＴＯＰのインク１９ａをブランケット１６の表面に塗布する（図１７のＰ２１）。次に、パシベーション層の反転パターンが形成されたマスター板と接触したＣＹＴＯＰのインク１９ａをはぎ取り、パシベーション層６０のパターン１９ａ１を形成する（図１７のＰ２２）。そして、基板Ｓにパターン１９ａ１を印刷する（図１７のＰ２３）。
【００８１】
次にビア及び画素電極層７０を一体で形成する（図１５のＳ３６）。反転印刷は、段差がある膜上への印刷と厚い膜の印刷の精度がグラビア反転印刷よりも劣る。ここで、ビアと画素電極の層は１〜２μｍ程度の厚い膜である。このため、ビアと画素電極は、グラビア反転印刷によって形成する。グラビア反転印刷法を図１８及び図１９に示す。
【００８２】
グラビア反転印刷では、グラビア版３１の凹部にインク２１ａを充填する（図１８のＰ２４）。より詳細には、図１９のＳＴ１０に示したように、グラビア版３１の凹部３１ａにスキージ２２を使ってインク２１ａを充填する。
【００８３】
次に、グラビア版３１からブランケット１６上にインク２１ａを抜き取る（図１８のＰ２５）。より詳細には、図１９のＳＴ１１、ＳＴ１２に示したように、ブランケット１６が巻かれたローラ転写胴３を使って、ローラ転写胴３をグラビア版３１上で回転移動させグラビア版３１上のインク２１ａをブランケット１６側に抜き取る。
【００８４】
図１９のＳＴ１３に示したように、グラビア反転印刷でも、パシベーション層６０の印刷と同様にビアと画素電極の一体パターンのインク２１ａを重ね印刷する。これにより、ビア及び画素電極層７０が形成される（図１８のＰ２６）。
【００８５】
ここで、グラビア反転印刷では、ブランケット１６を押しつぶしてビアと画素電極の一体パターンのインク２１ａを基板Ｓ上に転写する。このため、図１８のＰ２６に示したように、下層のパシベーション層６０のビア用の穴６０ａがブランケット１６により塞がれ、ビア用の穴６０ａの底部に入った空気の逃げ場がなくなる。これにより、ソース−ドレイン層３０，４０の表面Ｑにて、インク２１ａがソース−ドレイン層３０，４０のパターン１７ｃ１と接触しないことが起こる虞がある。
【００８６】
これを解決するために、本実施形態の変形例では、ビア及び画素電極層７０を形成時の印刷雰囲気をＨｅやＣＯ２でパージしてもよい。ＨｅやＣＯ２は空気に比べ、インク２１ａやブランケット１６などの高分子材料を通り抜ける能力が高い（透過係数が高い）。このため、ブランケット１６によりビア用の穴６０ａの出口が塞がれても、空気がビア用の穴６０ａ内に溜まらずに材料を通過して外部に逃げる。これにより、インク２１ａは容易にソース−ドレイン層３０，４０まで達し、画像電極とソース−ドレイン層３０，４０のパターン１７ｃ１との導通が確保できる。なお、少なくともブランケット１６と基板Ｓとの接触部が空気より透過係数が高い気体にて満たされていればよく、例えば、エアーシャワーで接触部周辺を囲うことで実現できる。このように構成すると、装置内部全体を透過係数が高い気体で満たすよりも、ランニングコストを低くすることができる。なお、ここでは、グラビア反転印刷を用いて説明したが、通常のグラビア印刷を用いて形成してもよい。また、段差被覆性を考慮しないのであれば、反転印刷を用いてもよい。
【００８７】
ビア及び画素電極層７０を形成後、基板Ｓを乾燥炉に送り、基板Ｓ上の６層を一体焼成する（図１５のＳ３７）。本実施形態では、上記６層の焼成条件のうち最も高温、長時間を要する焼成条件に合わせて、１８０℃のオーブン内で６０分間焼成する。６層を一体焼成することで、各層のパターンの位置ずれを生じさせることなく、ＴＦＴを製造することができるとともに、プロセス時間の短縮を図ることができる。一体焼成後、基板Ｓを冷却する（図１５のＳ３８）。
【００８８】
（ＢＧＴＣ構造のＴＦＴ）
次に、ＢＧＴＣ構造のＴＦＴの作製工程について、図２０及び図２１を参照しながら説明する。まず、基板Ｓを洗浄後、図１６のＰ１０〜Ｐ１２に示したように、ゲート層１０のパターンを印刷する。次に、図１６のＰ１３、Ｐ１４に示したように、ゲート絶縁層２０を印刷する。
【００８９】
次に、半導体層５０のパターンを、上記に説明した位置合わせ方法によって位置合わせし、印刷する。この工程では、半導体層５０用のインク１８ａをブランケット１６の表面に塗布する（図２０のＰ３０）。次に、半導体層のパターン１８ａ１を形成し（図２０のＰ３１）、基板Ｓ上にそのパターン１８ａ１を印刷する（図２０のＰ３２）。これにより、基板Ｓ上に半導体層５０が重ね印刷される。
【００９０】
次に、ソース−ドレイン層３０，４０のパターンを、上記に説明した位置合わせ方法によって位置合わせを行って、印刷する。この工程では、ソース−ドレイン層用のインク１７ｃをブランケット１６の表面に塗布する（図２０のＰ３３）。次に、ソース−ドレイン層のパターン１７ｃ１を形成し（図２０のＰ３４）、基板Ｓにパターン１７ｃ１を印刷する（図２０のＰ３５）。これにより、ソース−ドレイン層３０，４０が重ね印刷される。
【００９１】
次に、パシベーション層６０のパターンを、上記に説明した位置合わせ方法によって位置合わせを行って、印刷する。この工程では、ＣＹＴＯＰのインク１９ａをブランケット１６の表面に塗布する（図２１のＰ３６）。次に、パシベーション層のパターン１９ａ１を形成し（図２１のＰ３７）、基板Ｓにパターン１９ａ１を印刷する（図２１のＰ３８）。これにより、パシベーション層６０が重ね印刷される。
【００９２】
次に、ビア及び画素電極層７０をグラビア反転印刷によって形成する。この工程では、グラビア版３１の凹部にインク２１ａを充填する（図２１のＰ３９）。次に、グラビア版３１からブランケット１６上にインク２１ａを抜き取る（図２１のＰ４０）。そして、基板Ｓにビア及び画素電極層パターンのインク２１ａを印刷する（図２１のＰ４１）。これにより、ビア及び画素電極層７０が重ね印刷される。
【００９３】
次に、インク材料を用いた上記６層の電子デバイス用パターンが形成された基板Ｓをオーブン焼成炉で加熱する。一体焼成後、基板Ｓを冷却する。
【００９４】
（ＴＧＢＣ構造のＴＦＴ）
次に、ＴＧＢＣ構造のＴＦＴの作製工程について、図２２〜図２４を参照しながら説明する。まず、ソース−ドレイン層３０，４０のパターンを印刷する。この工程では、ソース−ドレイン層用のインク１７ｃをブランケット１６の表面に塗布する（図２２のＰ５０）。次に、ソース−ドレイン層用のパターン１７ｃ１を形成し（図２２のＰ５１）、基板Ｓにパターン１７ｃ１を印刷する（図２２のＰ５２）。これにより、基板Ｓ上にソース−ドレイン層３０，４０が形成される。
【００９５】
次に、半導体層５０のパターンを、上記に説明した位置合わせ方法によって位置合わせし、印刷する。この工程では、半導体層用のインク１８ａをブランケット１６の表面に塗布する（図２２のＰ５３）。次に、半導体層のパターン１８ａ１を形成し（図２２のＰ５４）、基板Ｓに印刷する（図２２のＰ５５）。これにより、半導体層５０が重ね印刷される。
【００９６】
次に、ゲート絶縁層のパターンを、上記に説明した位置合わせ方法によって位置合わせし、印刷する。この工程では、ゲート絶縁層用のインク１７ｂをブランケット１６の表面に塗布する（図２３のＰ５６）。次に、ゲート絶縁層のパターン１７ｂ１を形成し（図２３のＰ５７）、基板Ｓ上にパターン１７ｂ１を印刷する（図２３のＰ５８）。これにより、ゲート絶縁層２０が重ね印刷される。
【００９７】
次に、ゲート層１０のパターンを、上記に説明した位置合わせ方法によって位置合わせを行って、印刷する。この工程では、ゲート層用のインク１７ａをブランケット１６の表面に塗布する（図２３のＰ５９）。次に、ゲート層のパターン１７ａ１を形成し（図２３のＰ６０）、基板Ｓにパターン１７ａ１を印刷する（図２３のＰ６１）。これにより、ゲート層１０が重ね印刷される。
【００９８】
次に、パシベーション層６０のパターンを、上記に説明した位置合わせ方法によって位置合わせを行って、印刷する。この工程では、ＣＹＴＯＰのインク１９ａをブランケット１６の表面に塗布する（図２４のＰ６２）。次に、パシベーション層のパターン１９ａ１を形成し（図２４のＰ６３）、基板Ｓにパターン１９ａ１を印刷する（図２４のＰ６４）。これにより、パシベーション層６０が重ね印刷される。
【００９９】
次に、ビア及び画素電極層７０をグラビア反転印刷によって一体で形成する。この工程では、グラビア版３１の凹部にインク２１ａを充填する（図２４のＰ６５）。次に、グラビア版３１からブランケット１６上にインク２１ａを抜き取る（図２４のＰ６６）。そして、基板Ｓにパターンのインク２１ａを印刷する（図２４のＰ６７）。これにより、ビア及び画素電極層７０が重ね印刷される。
【０１００】
次に、インク材料を用いた上記６層の電子デバイス用パターンが形成された基板Ｓをオーブン焼成炉で加熱する。一体焼成後、基板Ｓを冷却する。
【０１０１】
（ＴＧＴＣ構造のＴＦＴ）
次に、ＴＧＴＣ構造のＴＦＴの作製工程について、図２５〜図２７を参照しながら説明する。まず、半導体層５０のパターンを印刷する。この工程では、半導体層用のインク１８ａをブランケット１６の表面に塗布する（図２５のＰ７０）。次に、半導体層のパターン１８ａ１を形成し（図２５のＰ７１）、基板Ｓにパターン１８ａ１を印刷する（図２５のＰ７２）。これにより、基板Ｓ上に半導体層５０が形成される。
【０１０２】
次に、ソース−ドレイン層３０，４０のパターンを印刷する。この工程では、ソース−ドレイン層用のインク１７ｃをブランケット１６の表面に塗布する（図２５のＰ７３）。次に、ソース−ドレイン層用のパターン１７ｃ１を形成し（図２５のＰ７４）、基板Ｓにパターン１７ｃ１を印刷する（図２５のＰ７５）。これにより、ソース−ドレイン層３０，４０が重ね印刷される。
【０１０３】
次に、ゲート絶縁層のパターンを、上記に説明した位置合わせ方法によって位置合わせし、印刷する。この工程では、ゲート絶縁層用のインク１７ｂをブランケット１６の表面に塗布する（図２６のＰ７６）。次に、ゲート絶縁層のパターン１７ｂ１を形成し（図２６のＰ７７）、基板Ｓ上にインク１７ｂ１を印刷する（図２６のＰ７８）。これにより、ゲート絶縁層２０が重ね印刷される。
【０１０４】
次に、ゲート層１０のパターンを、上記に説明した位置合わせ方法によって位置合わせを行って、印刷する。この工程では、ゲート層用のインク１７ａをブランケット１６の表面に塗布する（図２６のＰ７９）。次に、ゲート層のパターン１７ａ１を形成し（図２６のＰ８０）、基板Ｓにパターン１７ａ１を印刷する（図２６のＰ８１）。これにより、ゲート層１０が重ね印刷される。
【０１０５】
次に、パシベーション層６０のパターンを、上記に説明した位置合わせ方法によって位置合わせを行って、印刷する。この工程では、ＣＹＴＯＰのインク１９ａをブランケット１６の表面に塗布する（図２７のＰ８２）。次に、パシベーション層のパターン１９ａ１を形成し（図２７のＰ８３）、基板Ｓにパターン１９ａ１を印刷する（図２７のＰ８４）。これにより、パシベーション層６０が重ね印刷される。
【０１０６】
次に、ビア及び画素電極層７０をグラビア反転印刷によって形成する。この工程では、グラビア版３１の凹部にインク２１ａを充填する（図２７のＰ８５）。次に、グラビア版３１からブランケット１６上にインク２１ａを抜き取る（図２７のＰ８６）。そして、基板Ｓにパターンのインク２１ａを印刷する（図２７のＰ８７）。これにより、ビア及び画素電極層７０が重ね印刷される。
【０１０７】
次に、インク材料を用いた上記６層の電子デバイス用パターンが形成された基板Ｓをオーブン焼成炉で加熱する。一体焼成後、基板Ｓを冷却する。
【０１０８】
以上説明したように、本実施形態に係るパターン形成方法によれば、上記６層のパターンをすべて重ね印刷した後に６層の一体焼成が実行される。つまり、６層のパターンを重ね印刷する間の熱処理は行われないため、６層のパターン形成を行う間に基板Ｓを収縮させることがない。基板Ｓにプラスチックフィルムを使った場合でも各層のインクに対して熱焼成が施されていないので、６層のパターン形成を行う間に熱収縮などの基板Ｓ変形は生じていない。そこで位置合わせマークを参照にした正確な重ね印刷を行うことができる。これによりオーバーレイ精度の高いＴＦＴ構造体を作製することができる。
【０１０９】
また、６層のパターンを一体焼成することによって層間にて焼成工程や乾燥工程を実行しないため、プロセス時間を短縮できる。更に、熱処理による基板Ｓの収縮を生じさせずに６層のパターンをすべて重ね印刷した後に一体焼成するため、パターンの断線や導通不良が低減され印刷信頼性が向上できる。以上から、本実施形態に係るパターン形成方法によれば、従来のプリンテッドエレクトロニクスデバイス製造プロセスに比べて格段に高い効果を有する製造プロセスを提供することができる。
【０１１０】
半導体層５０は水分吸収により性能の劣化が起こるため、窒素雰囲気中で上記構造体を焼成すればより良い性能を得ることができる。また、ビア及び画素電極層７０は印刷雰囲気をＨｅやＣＯ２でパージしているので、空気がビア用の開口内に溜まらずに材料を通過して外部に逃がすことができる。このため、インクは容易にソース−ドレイン層３０，４０まで達し画像電極とソース−ドレイン層３０，４０のパターンとの導通が確保できる。以上の効果は、４つの構造のＴＦＴの作製工程の効果として得ることができる。
【０１１１】
＜第３実施形態＞
第２実施形態に係るパターン形成方法では、ＢＧＢＣ、ＢＧＴＣ、ＴＧＢＣ、ＴＧＴＣの４つの構造のＴＦＴの作製工程の一例を説明した。第３実施形態に係るパターン形成方法では、上記４つの構造のＴＦＴの作製工程の他の例を説明する。
【０１１２】
第３実施形態に係るパターン形成方法では、上記４つの構造のＴＦＴの作製工程において、ブランケット１６上で２層を重ねて１回の転写で２層を基板Ｓに印刷する点が、第２実施形態と異なる。以下、順に上記４つの構造のＴＦＴの作製工程について説明する。
【０１１３】
（ＢＧＢＣ構造のＴＦＴ：２層重ねて転写）
最初に、ＢＧＢＣ構造のＴＦＴの作製工程について、図２８〜図３１を参照しながら説明する。図２９〜図３１には、図２８のプロセスフローの各印刷工程でブランケット１６上と基板上にどのような構造体が作られているかを示している。ブランケット上の構造体は本来なら曲面上に形成されるが、この図では簡略化して平面上の構造体として示している。
【０１１４】
まず、基板Ｓを洗浄および除電してパーティクルや有機物を除去する（図２８のＳ４０）。次に、反転印刷機１を用いてゲート層のパターンを印刷する（Ｓ４１）。この工程では、ゲート層用のインク１７ａをブランケット１６の表面に塗布し（図２９のＰ９０）、ゲート層用のパターン１７ａ１を形成し（図２９のＰ９１）、基板Ｓ上に転写する（図２９のＰ９２）。これにより、基板Ｓ上にゲート層１０が形成される。
【０１１５】
次に、ゲート絶縁層２０とソース−ドレイン層３０，４０の一体印刷を行う（図２８のＳ４２）。この一体印刷では、まず、ソース−ドレイン層３０，４０となるナノ銀インク１７ｃをブランケット１６上にコートする（図２９のＰ９３）。次に、ソース−ドレイン層用のマスター板で不要インクを除去し、ソース−ドレイン層のパターン１７ｃ１を形成する（図２９のＰ９４）。ソース−ドレイン層のパターン１７ｃ１が残っているブランケット１６上にゲート絶縁層用のＰＶＰインク１７ｂを全面塗布する（図２９のＰ９５）。ブランケット１６上に重ねられた２層（ソース−ドレイン層とゲート絶縁層のパターン）を一体として基板Ｓに重ね印刷する。（図２９のＰ９６）。これにより、基板Ｓ上にゲート絶縁層２０とソース−ドレイン層３０，４０が一体形成される。下地となる基板Ｓであるプラスチックフィルムは熱焼成が施されていないので熱収縮などの基板変形は生じていない。このため、位置合わせマークを参照にした重ね印刷を精度よく行うことができる。
【０１１６】
次に、反転印刷機１で半導体層５０を位置合わせし、印刷する（図２８のＳ４３）。使用する半導体インクは、例えばＰ３ＨＴインクである。この工程では、半導体層５０用のインク１８ａをブランケット１６の表面に塗布する（図３０のＰ９７）。次に、半導体層５０のパターン１８ａ１を形成する（図３０のＰ９８）。そして、基板Ｓにパターン１８ａ１を印刷する（図３０のＰ９９）。これにより、半導体層５０が重ね印刷される。
【０１１７】
次に、パシベーション層６０を反転印刷する（図２８のＳ４４）。例えばＣＹＴＯＰ（絶縁膜）のインクを約１μｍの厚さで反転印刷する。この工程では、ブランケット表面にＣＹＴＯＰのインク１９ａを塗布し（図３０のＰ１００）、パシベーション層用のマスター板で不要インクを除去し（図３０のＰ１０１）、ビアを埋め込む穴パターン１９ａ１を基板Ｓ上の下層パターンに対して重ね印刷する（図３０のＰ１０２）。これにより、にパシベーション層６０が重ね印刷される。
【０１１８】
次に、ビア及び画素電極層７０をグラビア反転印刷によって一体で形成する（図２８のＳ４５）。この工程では、グラビア版３１の凹部にインク２１ａを充填する（図３１のＰ１０３）。次に、グラビア版３１からブランケット１６上にインク２１ａを抜き取る（図３１のＰ１０４）。そして、基板Ｓにパターンのインク２１ａを印刷する（図３１のＰ１０５）。これにより、基板Ｓ上にビア及び画素電極層７０が重ね印刷される。本実施形態においても、ビア及び画素電極層７０を形成時の印刷雰囲気をＨｅやＣＯ２としてもよい。
【０１１９】
次に、インク材料を用いた上記６層の電子デバイス用パターンが形成された基板Ｓをオーブン焼成炉で加熱し（図２８のＳ４６）、焼成後、基板Ｓを冷却する（Ｓ４７）。
【０１２０】
第３実施形態に係るパターン形成方法では、ＢＧＢＣ構造のＴＦＴの作製工程において、ブランケット１６上で２層を重ねて１回の転写で２層を基板Ｓに印刷し、６層を一体焼成する。これにより、第２実施形態と同様の効果が得られるとともに、工程数を減らすことでプロセス時間の短縮を図ることができる。
【０１２１】
（ＢＧＴＣ構造のＴＦＴ：２層重ねて転写）
次に、ＢＧＴＣ構造のＴＦＴの作製工程について、図３２及び図３３を参照しながら説明する。まず、基板Ｓを洗浄後、図２９のＰ９０〜Ｐ９２に示したように、基板Ｓ上にゲート層１０のパターンを印刷する。
【０１２２】
次に、ゲート絶縁層２０と半導体層５０の一体印刷を行う。この工程ではまず、半導体層５０のインク１８ａをブランケット１６上に塗布する（図３２のＰ１１０）。次に、半導体層用のマスター板で不要インクを除去し、半導体層のパターン１８ａ１を形成する（図３２のＰ１１１）。半導体層のパターン１８ａ１が残っているブランケット１６上にゲート絶縁層用のＰＶＰインク１７ｂを重ねて全面塗布する（図３２のＰ１１２）。ブランケット１６上に重ねられた２層（半導体層とゲート絶縁層のパターン）を一体として基板Ｓに重ね印刷する。（図３２のＰ１１３）。これにより、基板Ｓ上にゲート絶縁層２０と半導体層５０が一体形成される。
【０１２３】
次に、ソース−ドレイン層３０，４０のパターンを、上記に説明した位置合わせ方法によって位置合わせし、印刷する。この工程では、ソース−ドレイン層用のインク１７ｃをブランケット１６の表面に塗布する（図３２のＰ１１４）。次に、ソース−ドレイン層用のパターン１７ｃ１を形成し（図３２のＰ１１５）、基板Ｓ上に印刷する（図３２のＰ１１６）。これにより、ソース−ドレイン層３０，４０が重ね印刷される。
【０１２４】
次に、パシベーション層６０のパターンを、上記に説明した位置合わせ方法によって位置合わせを行って、印刷する。この工程では、ＣＹＴＯＰのインク１９ａをブランケット１６の表面に塗布する（図３３のＰ１１７）。次に、パシベーション層のパターン１９ａ１を形成し（図３３のＰ１１８）、基板Ｓに印刷する（図３３のＰ１１９）。これにより、パシベーション層６０が重ね印刷される。
【０１２５】
次に、ビア及び画素電極層７０をグラビア反転印刷によって形成する。この工程では、グラビア版３１の凹部にインク２１ａを充填する（図３３のＰ１２０）。次に、グラビア版３１からブランケット１６上にインク２１ａを抜き取る（図３３のＰ１２１）。そして、基板Ｓにパターンのインク２１ａを印刷する（図３３のＰ１２２）。これにより、ビア及び画素電極層７０が重ね印刷される。
【０１２６】
次に、インク材料を用いた上記６層の電子デバイス用パターンが形成された基板Ｓをオーブン焼成炉で加熱する。一体焼成後、基板Ｓを冷却する。
【０１２７】
（ＴＧＢＣ構造のＴＦＴ：２層重ねて転写）
次に、ＴＧＢＣ構造のＴＦＴの作製工程について、図３４〜図３６を参照しながら説明する。まず、ソース−ドレイン層３０，４０のパターンを印刷する。この工程では、ソース−ドレイン層用のインク１７ｃをブランケット１６の表面に塗布する（図３４のＰ１３０）。次に、ソース−ドレイン層用のパターン１７ｃ１を形成し（図３４のＰ１３１）、基板Ｓに印刷する（図３４のＰ１３２）。これにより、基板Ｓ上にソース−ドレイン層３０，４０が形成される。
【０１２８】
次に、半導体層５０のパターンを、上記に説明した位置合わせ方法によって位置合わせし、印刷する。この工程では、半導体層用のインク１８ａをブランケット１６の表面に塗布する（図３４のＰ１３３）。次に、半導体層のパターン１８ａ１を形成し（図３４のＰ１３４）、基板Ｓに印刷する（図３４のＰ１３５）。これにより、基板Ｓ上に半導体層５０が重ね印刷される。
【０１２９】
次に、ゲート絶縁層２０とゲート層１０の一体印刷を行う。この工程では、ゲート層用のインク１７ａをブランケット１６上に塗布する（図３５のＰ１３６）。次に、ゲート層のパターン１７ａ１を形成する（図３５のＰ１３７）。ゲート層のパターン１７ａ１が残っているブランケット１６上にゲート絶縁層用のインク１７ｂを全面塗布する（図３５のＰ１３８）。次に、ゲート絶縁層のパターン１７ｂ１を形成する（図３５のＰ１３９）。次に、ブランケット１６上に重ねられた２層（ゲート層とゲート絶縁層のパターン）を一体として基板Ｓに重ね印刷する（図３５のＰ１４０）。これにより、基板Ｓ上にゲート絶縁層２０とゲート層１０が一体形成される。
【０１３０】
次に、パシベーション層６０のパターンを、上記に説明した位置合わせ方法によって位置合わせを行って、印刷する。この工程では、ＣＹＴＯＰのインク１９ａをブランケット１６の表面に塗布する（図３６のＰ１４１）。次に、パシベーション層のパターン１９ａ１を形成し（図３６のＰ１４２）、基板Ｓに印刷する（図３６のＰ１４３）。これにより、パシベーション層６０が重ね印刷される。
【０１３１】
次に、ビア及び画素電極層７０をグラビア反転印刷によって形成する。この工程では、グラビア版３１の凹部にインク２１ａを充填する（図３６のＰ１４４）。次に、グラビア版３１からブランケット１６上にインク２１ａを抜き取る（図３６のＰ１４５）。そして、基板Ｓにパターンのインク２１ａを印刷する（図３６のＰ１４６）。これにより、ビア及び画素電極層７０が重ね印刷される。
【０１３２】
次に、インク材料を用いた上記６層の電子デバイス用パターンが形成された基板Ｓをオーブン焼成炉で加熱する。一体焼成後、基板Ｓを冷却する。
【０１３３】
（ＴＧＴＣ構造のＴＦＴ：２層重ねて転写）
次に、ＴＧＴＣ構造のＴＦＴの作製工程について、図３７〜図３９を参照しながら説明する。まず、半導体層のパターンを印刷する。この工程では、半導体層用のインク１８ａをブランケット１６の表面に塗布する（図３７のＰ１５０）。次に、半導体層用のパターン１８ａ１を形成し（図３７のＰ１５１）、基板Ｓに印刷する（図３７のＰ１５２）。これにより、基板Ｓ上に半導体層５０が形成される。
【０１３４】
次に、ソース−ドレイン層３０，４０のパターンを、上記に説明した位置合わせ方法によって位置合わせを行って、印刷する。この工程では、ソース−ドレイン層用のインク１７ｃをブランケット１６の表面に塗布する（図３７のＰ１５３）。次に、ソース−ドレイン層のパターン１７ｃ１を形成し（図３７のＰ１５４）、基板Ｓに印刷する（図３７のＰ１５５）。これにより、ソース−ドレイン層３０、４０が重ね印刷される。
【０１３５】
次に、ゲート絶縁層２０とゲート層１０の一体印刷を行う。この工程では、ゲート層用のインク１７ａをブランケット１６上に塗布する（図３８のＰ１５６）。次に、ゲート層のパターン１７ａ１を形成する（図３８のＰ１５７）。ゲート層のパターン１７ａ１が残っているブランケット１６上にゲート絶縁層用のインク１７ｂを全面塗布する（図３８のＰ１５８）。次に、ゲート絶縁層のパターン１７ｂ１を形成する（図３８のＰ１５９）。次に、ブランケット１６上に重ねられた２層（ゲート層とゲート絶縁層のパターン）を一体として基板Ｓに重ね印刷する（図３８のＰ１６０）。これにより、基板Ｓ上にゲート絶縁層２０とゲート層１０が一体形成される。
【０１３６】
次に、パシベーション層６０のパターンを、上記に説明した位置合わせ方法によって位置合わせを行って、印刷する。この工程では、ＣＹＴＯＰのインク１９ａをブランケット１６の表面に塗布する（図３９のＰ１６１）。次に、パシベーション層のパターン１９ａ１を形成し（図３９のＰ１６２）、基板Ｓに印刷する（図３９のＰ１６３）。これにより、パシベーション層６０が重ね印刷される。
【０１３７】
次に、ビア及び画素電極層７０をグラビア反転印刷によって形成する。この工程では、グラビア版３１の凹部にインク２１ａを充填する（図３９のＰ１６４）。次に、グラビア版３１からブランケット１６上にインク２１ａを抜き取る（図３９のＰ１６５）。そして、基板Ｓにパターンのインク２１ａを印刷する（図３９のＰ１６６）。これにより、基板Ｓ上にビア及び画素電極層７０が重ね印刷される。
【０１３８】
次に、インク材料を用いた上記６層の電子デバイス用パターンが形成された基板Ｓをオーブン焼成炉で加熱する。一体焼成後、基板Ｓを冷却する。
【０１３９】
以上説明したように、本実施形態に係るパターン形成方法によれば、第２実施形態において説明した効果に加えて、ブランケット１６上で２層を重ねることにより工程数を削減し、プロセス時間をより短縮することができる。また、ブランケット１６上で２層を重ねることにより一方の層の他方の層へ埋め込むことができる。これにより、基板Ｓ上に形成される複数層をより平坦化し、デバイスの性能を上げることができる。
【０１４０】
（ＴＦＴの特性）
図４０は、上記第２又は第３実施形態に係るパターン形成方法により作製したＴＦＴの特性評価結果である。横軸がゲート電圧を示し、縦軸がドレイン電流を示す。これによれば、従来のパターン形成方法で作製したＢＧＢＣ構造のＴＦＴ（比較例）に対して、本実施形態のパターン形成方法で作製したＢＧＢＣ構造のＴＦＴ（実施形態）及びＴＧＢＣ構造のＴＦＴ（実施形態）の特性（つまり、図中の各グラフの形状）は変わらなかった。この結果から本実施形態のパターン形成方法で作製したＴＦＴが正常に動作することがわかる。
【０１４１】
ただし、本実施形態のパターン形成方法で作製したＴＦＴの性能は、現時点では比較例のＴＦＴの性能に比べ劣っている。これは、プロセスの改善、インク材料の改善で向上できる。例えば、プロセスの改善例として、例えば、各層の印刷間に乾燥工程を入れることなどが考えられる。乾燥工程の一例としては、反転印刷機１のローラ転写胴３の周りにドライヤー等を組み込む方法等がある。
【０１４２】
一方、本実施形態のパターン形成方法で作製したＴＦＴは、基板の歪みに起因する設計誤差が抑制され、精度の高いＴＦＴを得ることができる。また、本実施形態のパターン形成方法で作製したＴＦＴは、従来のパターン形成方法で作製したＴＦＴと比べ、作製時間が短く、基板の歪みに起因する製品間の誤差を抑制できるため、量産技術として優れている。さらに、本実施形態のパターン形成方法で作製したＴＦＴは、ＢＧＢＣ、ＢＧＴＣ、ＴＧＢＣ、ＴＧＴＣの４つの構造のＴＦＴについて適用可能であることから、デバイス設計の自由度の観点からも優れている。
【０１４３】
（反転印刷法でのパターン形成過程）
最後に、第１〜第３実施形態で使用した反転印刷法でのパターン形成過程を、図４１を参照しながら考察する。図４１は、反転印刷法でのパターン形成過程を模式的に示した図である。インク８は、低い温度で蒸発する低沸点溶媒と高い温度で蒸発する高沸点溶媒とが混合されたものを使用する。また、ブランケット１６も高い沸点の溶媒を吸い込む材料を使用する。
【０１４４】
この状態で、ブランケット１６の表面にインク８を塗布すると、塗布膜表層から低沸点溶媒が徐々に蒸発していく。また、ブランケット１６の表面との界面では高沸点溶媒がブランケット１６内に浸み込む。低沸点溶媒が概ね蒸発する時間を経た状態がマスター板との接触前状態である。この状態では、インク８の大部分は乾燥して一体化し、ブランケット１６との界面のみが濡れている。なお、図４１では、ブランケット１６の表面上のインクの湿層は比較的厚いように描かれているが、濡れている領域の厚さは極めて薄く、湿っているのは界面のみである。
【０１４５】
この状態で、ローラ転写胴３のブランケット１６にマスター板２５を接触させ、マスター板２５の凸部２５ｂをブランケット１６に押し付けると、マスター板２５のエッジ部に対応した部分にせん断力が働きインク８の膜がその部分で切断される。マスター板２５をブランケット１６から引き離すとインク８は界面でブランケット１６から離れ、不要なインク８がマスター板２５側に付着することで、ブランケット１６から取り除かれる。
【０１４６】
その後、ブランケット１６の表面上に残ったインク８は基板Ｓ（ワーク板１１）と接触させると、インク８は界面で切り離され基板Ｓ側に転移する。ブランケット１６に高沸点溶媒が浸み込むことで、インク８はブランケット１６上に残らず１００％の転移の実行が可能になる。基板側に転移したインク８は、ブランケット１６と接触していた面が表になり、残っている溶媒が徐々に蒸発していく。従って、印刷が完了した時点、すなわちインク８が基板Ｓに転移した時点では、インク８はセミドライ状態になっていると考えられる。
【０１４７】
上記実施形態のパターン形成方法において、インク８を連続して積層しても積層間でインクの混じり合いが起こらず、構造体が出来上がり、ＴＦＴが正常に動作するのは、各インク８がセミドライ状態で重ねられるためである。
【０１４８】
なお、上記各実施形態において、ゲート層を形成する工程は、ゲート層用の第１のインク材料パターンを基板上に形成する第１のパターン形成工程の一例である。
【０１４９】
また、上記各実施形態において、ソース−ドレイン層を形成する工程は、ソース−ドレイン層用の第２のインク材料パターンを基板上に形成する第２のパターン形成工程の一例である。
【０１５０】
また、上記各実施形態において、半導体層を形成する工程は、半導体層用の第３のインク材料パターンを基板上に形成する第３のパターン形成工程の一例である。
【０１５１】
また、上記各実施形態において、ゲート絶縁層を形成する工程は、第１及び第２のインク材料パターンを絶縁する絶縁層を基板上に形成する絶縁層形成工程の一例である。
【０１５２】
また、複数層を一体焼成する工程は、形成された各層を一体的に改質する改質工程の一例である。
【０１５３】
また、上記各実施形態において、パシベーション層を形成する工程は、パシベーション層用の第４のインク材料パターンを基板上に形成する第４のパターン形成工程の一例である。
【０１５４】
また、上記各実施形態において、ビア及び画素電極層を形成する工程は、ビア及び画素電極層用の第５のインク材料パターンを基板上に形成する第５のパターン形成工程の一例である。
【０１５５】
また、上記第３実施形態において、ブランケットに２層重ねて基板上に印刷する工程は、第１〜第３のパターン形成工程のいずれかと前記絶縁層形成工程とを１つの工程として、前記第１〜第３のインク材料パターンのいずれかと前記絶縁層とを積層した積層膜を基板に一体形成する工程の一例である。ブランケットに２層以上重ねて基板上に印刷してもよい。
【０１５６】
（重ね印刷によるミキシング層）
図４２は、重ね印刷した際のインク層間にできるミキシング層によりインク膜の性能がどのように低下するかを「ナノ銀インクとＰＶＰインクの界面」と「ナノ銀インクとガラス基板の界面」とを比較して調べた結果である。ミキシング層は、隣接する層の界面に生じる各層のインクが混ざり合った層である。隣接する層のそれぞれの膜厚は、隣接する層の各層の厚さ（ミキシング層となった部分の厚さを含まない）をいう。
ガラス基板上のナノ銀インクの場合、ナノ銀インクの膜厚が増えるにつれて焼成後の体積抵抗は一定値（１００ｎｍ厚以上で約０．００００１Ωｃｍ）になる。
【０１５７】
一方、ガラス基板にＰＶＰインクを印刷し、その上にナノ銀インクを重ね印刷した場合、焼成後の体積抵抗は１５０ｎｍ厚以上で約０．００００４Ωｃｍ、それより薄くなると一桁以上悪化することが分かった。走査型電子顕微鏡（ＳＥＭ）でナノ銀インクとＰＶＰインクの界面を観察すると、明確な境が見えず両者が混ざり合っていることが分かった。この層の体積抵抗はナノ銀インクのそれより大きいためミキシング層の厚さに比べて純粋なナノ銀インク層が薄くなると体積抵抗が急激に悪化することが分かった。
【０１５８】
このことから先にインクを重ね印刷し、その後にインク構造体を一体で焼成して改質させる方法においては、インク界面に生じるミキシング層厚よりもインク層の厚さを大きくしておくことが重要であることがわかった。厚さをどの程度にするかは要求仕様に基づいて決定すればよい。
【０１５９】
また、各インクのセミドライ状態における残留溶媒量をできるだけ小さくすること、またはセミドライ状態におけるインク層の残留溶媒に対して隣接するインク層成分が溶解しないようにインク材料の組み合わせを選択することでミキシング層厚を低減できる。
【０１６０】
本実施形態では、重ね印刷をした際に層間界面に発生するインク同士にミキシング層が生じる場合、ミキシング層の厚さよりも第１層のインク層と第２層のインク層を厚くするように印刷する。すなわち使用するインクを重ねた際に発生するミキシング層の厚さを予め測定しておき、その厚さ以上のインクを印刷することにより、ミキシング層による性能低下が要求性能を引き下げないようにする。このように印刷各層の厚さをミキシング層厚以上に大きくして、要求仕様に見合う膜厚を確保すれば各層の膜性能を保証した製造プロセスを提供することができる。
【０１６１】
なお、本実施形態では、２層を対象にしているが３層以上の構造体であってもそれぞれの２層間で形成されるミキシング層厚以上のインク層厚を確保すればよい。
【０１６２】
以上説明したように、本実施形態によれば、改質工程なしにインクを重ね印刷した際に発生するミキシング層による膜質低下を防ぎ、各層の材料が安定した性能を発揮することができる。
【０１６３】
以上、添付図面を参照しながら本発明に係るパターン形成方法及び該パターン形成方法を用いた電子デバイスの好適な実施形態について詳細に説明した。しかしながら、本発明に係るパターン形成方法及び該パターン形成方法を用いた電子デバイスの技術的範囲はかかる例に限定されない。本発明に係るパターン形成方法及び該パターン形成方法を用いた電子デバイスの技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範囲で各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明に係るパターン形成方法及び該パターン形成方法を用いた電子デバイスの技術的範囲に属する。また、上記実施形態及び変形例が複数存在する場合、矛盾しない範囲で組み合わせることができる。
【０１６４】
例えば、上記実施形態によるＴＦＴ作製では、基板上にまずゲート層を反転印刷し、ゲート絶縁膜塗布後、ゲート絶縁膜上にソース−ドレイン層を反転印刷したが、これに限られず、ゲート層とソース−ドレイン層の配置を逆にしてもよい。つまり、基板上にまずソース−ドレイン層を反転印刷し、その後ゲート絶縁膜上にゲート層を反転印刷してＴＦＴを作製してもよい。
【０１６５】
また、上記実施形態に係るインク材料の印刷を用いた電子デバイス用のパターン形成方法では、前記第１のインク材料パターンとしてのゲート層、前記絶縁材料及び前記第２のインク材料パターンとしてのソース−ドレイン層は、基板上に形成された。しかし、本発明に係る電子デバイス用のパターン形成方法は、ＴＦＴを作製するためだけでなく、例えば配線層等、前記第１のインク材料パターンとしてのメタル層、前記絶縁材料及び前記第２のインク材料パターンとしてのメタル層の積層構造を有する電子デバイス用のパターン作製に全般的に用いることができる。よって、本発明のパターン形成方法を用いて作製される電子デバイスは、有機ＴＦＴに限られず、前記第１のインク材料パターンとしてのメタル層、前記絶縁材料及び前記第２のインク材料パターンとしてのメタル層の積層構造を有するすべての電子デバイスが含まれ、そのようなすべての電子デバイスに本発明のパターン形成方法を適用することができる。
【０１６６】
上記各実施形態に係るパターン形成方法では、ゲート層１０、ゲート絶縁層２０、ソース−ドレイン層３０，４０、半導体層５０、パシベーション層６０及びビア及び画素電極層７０の６層を一体焼成したが、本発明に係るパターン形成方法はこれに限られない。例えば、本発明に係るパターン形成方法は、ゲート層１０、ゲート絶縁層２０、及びソース−ドレイン層３０，４０の３層を一体焼成してもよく、前記３層に半導体層５０を加えた４層を一体焼成してもよく、前記４層にパシベーション層６０を加えた５層を一体焼成してもよい。いずれの場合にも工程数を削減できる。
【０１６７】
ただし、半導体層５０を印刷する前に印刷した複数層を一体焼成する場合、パターン内の水分を除きながら半導体層５０のパターンを形成することができ、水分吸収により半導体層５０の性能の劣化が起こることを効果的に回避できる。
【０１６８】
複数層を一体焼成する場合、上記複数層の焼成条件のうち最も高温、長時間を要するインクの焼成条件で一体焼成を行う。例えば、ゲート層１０、ゲート絶縁層２０、ソース−ドレイン層３０，４０を一体焼成する場合、ゲート絶縁層を形成するためのＰＶＰインクに合わせて、１８０℃のオーブン内で６０分間焼成する。その後、他の層を基板Ｓ上に印刷し、更に焼成することでＴＦＴを作製することができる。
【０１６９】
なお、例えば、図５のステップＳ２４のようなＴＦＴの作製工程中の乾燥工程は、省いてもよい。これにより、プロセス時間の更なる短縮を図ることができる。また、乾燥工程を省くかどうかは、材料によって定めることが好ましい。
【０１７０】
また、図５のステップＳ２１のような基板搬入時の洗浄を行うことが望ましいが、その他のＴＦＴの作製工程中の洗浄は省略することができる。また、半導体層５０の前にドライ洗浄を行ってもよい。
【０１７１】
また、一体焼成は、複数層の焼成条件のうち最も高温、長時間を要するインクの焼成条件としたが、これに限定されない。温度や時間以外にも考慮する条件があれば、複数層の焼成条件のうち最も要求が高い条件に設定することが望ましい。また、上記の焼成条件で他のインク材料が劣化してしまう場合には、焼成条件を引き下げる等の変更を行うこともできる。例えば、１８０℃、６０分間の焼成にて半導体インクの層が劣化する場合には、最高温度を１５０℃とし、焼成時間を７５分に延長することにより、半導体インクへの熱負荷を低減して劣化を抑えるとともに、絶縁膜インクを完全に改質することができる。
【０１７２】
本国際出願は、２０１２年８月１日に出願された日本国特許出願２０１２−１７１４０１号に基づく優先権を主張するものであり、その全内容を本国際出願に援用する。
【符号の説明】
【０１７３】
１：反転印刷機、１０：ゲート層、２０：ゲート絶縁層、３０：ソース層、４０：ドレイン層、５０：半導体層、６０：パシベーション層、Ｓ：基板
【図１】
2014021423.tif 000003
【図２】
2014021423.tif 000004
【図３】
2014021423.tif 000005
【図４】
2014021423.tif 000006
【図５】
2014021423.tif 000007
【図６】
2014021423.tif 000008
【図７】
2014021423.tif 000009
【図８】
2014021423.tif 000010
【図９】
2014021423.tif 000011
【図１０】
2014021423.tif 000012
【図１１】
2014021423.tif 000013
【図１２】
2014021423.tif 000014
【図１３】
2014021423.tif 000015
【図１４】
2014021423.tif 000016
【図１５】
2014021423.tif 000017
【図１６】
2014021423.tif 000018
【図１７】
2014021423.tif 000019
【図１８】
2014021423.tif 000020
【図１９】
2014021423.tif 000021
【図２０】
2014021423.tif 000022
【図２１】
2014021423.tif 000023
【図２２】
2014021423.tif 000024
【図２３】
2014021423.tif 000025
【図２４】
2014021423.tif 000026
【図２５】
2014021423.tif 000027
【図２６】
2014021423.tif 000028
【図２７】
2014021423.tif 000029
【図２８】
2014021423.tif 000030
【図２９】
2014021423.tif 000031
【図３０】
2014021423.tif 000032
【図３１】
2014021423.tif 000033
【図３２】
2014021423.tif 000034
【図３３】
2014021423.tif 000035
【図３４】
2014021423.tif 000036
【図３５】
2014021423.tif 000037
【図３６】
2014021423.tif 000038
【図３７】
2014021423.tif 000039
【図３８】
2014021423.tif 000040
【図３９】
2014021423.tif 000041
【図４０】
2014021423.tif 000042
【図４１】
2014021423.tif 000043
【図４２】
2014021423.tif 000044
【手続補正書】
【提出日】平成27年9月14日(2015.9.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
インク材料を用いた複数層の電子デバイス用パターンを、基板上に形成する方法であって、
ゲート層用の第１のインク材料パターンを基板上に形成する第１のパターン形成工程と、
ソース−ドレイン層用の第２のインク材料パターンを基板上に形成する第２のパターン形成工程と、
半導体層用の第３のインク材料パターンを基板上に形成する第３のパターン形成工程と、
前記第１のインク材料パターンと前記第２のインク材料パターンとの間を絶縁する絶縁層を基板上に形成する絶縁層形成工程と、
前記形成された各層を一体的に改質する改質工程と、を有し、
ＢＧＴＣ(Bottom Gate, Top Contact)構造のＴＦＴの作製において、前記第３のパターン形成工程と前記絶縁層形成工程とを１つの工程として、ブランケット上に重ねられた半導体層用の前記第３のインク材料パターンと前記絶縁層とを重ねた２層を一体で基板上に重ね印刷する、
ことを特徴とするパターン形成方法。
【請求項２】
インク材料を用いた複数層の電子デバイス用パターンを、基板上に形成する方法であって、
ゲート層用の第１のインク材料パターンを基板上に形成する第１のパターン形成工程と、
ソース−ドレイン層用の第２のインク材料パターンを基板上に形成する第２のパターン形成工程と、
半導体層用の第３のインク材料パターンを基板上に形成する第３のパターン形成工程と、
前記第１のインク材料パターンと前記第２のインク材料パターンとの間を絶縁する絶縁層を基板上に形成する絶縁層形成工程と、
前記形成された各層を一体的に改質する改質工程と、を有し、
ＴＧＢＣ(Top Gate, Bottom Contact)構造又はＴＧＴＣ(Top Gate, Top Contact)構造のＴＦＴの作製において、前記第１のパターン形成工程と前記絶縁層形成工程とを１つの工程として、ブランケット上に重ねられたゲート層用の前記第１のインク材料パターンと前記絶縁層とを重ねた２層を一体で基板上に重ね印刷する、
ことを特徴とするパターン形成方法。
【請求項３】
パシベーション層用の第４のインク材料パターンを基板上に形成する第４のパターン形成工程を有し、
前記改質工程は、
前記形成された各層を一体的に改質する、
ことを特徴とする請求項１又は２に記載のパターン形成方法。
【請求項４】
インク材料を用いた複数層の電子デバイス用パターンを、基板上に形成する方法であって、
ゲート層用の第１のインク材料パターンを基板上に形成する第１のパターン形成工程と、
ソース−ドレイン層用の第２のインク材料パターンを基板上に形成する第２のパターン形成工程と、
半導体層用の第３のインク材料パターンを基板上に形成する第３のパターン形成工程と、
前記第１のインク材料パターンと前記第２のインク材料パターンとの間を絶縁する絶縁層を基板上に形成する絶縁層形成工程と、
ビア及び画素電極層用の第５のインク材料パターンを基板上に形成する第５のパターン形成工程と、
前記形成された各層を一体的に改質する改質工程と、を有し、
前記第５のパターン形成工程は、
前記第５のインク材料パターンを、空気より透過係数の大きなガス雰囲気中で基板上に形成し、
前記空気より透過係数の大きなガスは、ＣＯ２ガスである、
ことを特徴とするパターン形成方法。
【請求項５】
インク材料を用いた複数層の電子デバイス用パターンを、基板上に形成する方法であって、
ゲート層用の第１のインク材料パターンを基板上に形成する第１のパターン形成工程と、
ソース−ドレイン層用の第２のインク材料パターンを基板上に形成する第２のパターン形成工程と、
半導体層用の第３のインク材料パターンを基板上に形成する第３のパターン形成工程と、
前記第１のインク材料パターンと前記第２のインク材料パターンとの間を絶縁する絶縁層を基板上に形成する絶縁層形成工程と、
前記形成された各層を一体的に改質する改質工程と、を有し、
前記形成された各層の溶媒に対し隣接する層の成分が溶解しないようにインク材料の組み合わせを選択し、隣接する２層間に生じるミキシング層の厚さよりも前記隣接する層のそれぞれの厚さを大きくする、
ことを特徴とするパターン形成方法。
【請求項６】
前記絶縁層形成工程の後に、熱乾燥手段又は自然乾燥手段により前記絶縁層を乾燥させる乾燥工程を更に含むことを特徴とする請求項１〜５のいずれか一項に記載のパターン形成方法。
【請求項７】
前記パターン形成方法では、反転印刷法により各インク材料のパターンが印刷される、
ことを特徴とする請求項１〜６のいずれか一項に記載のパターン形成方法。
【請求項８】
前記改質工程は、各インク材料のパターンのうち最も改質しにくい材料の改質条件に基づき、一体的に焼成する請求項１〜７のいずれか一項に記載のパターン形成方法。
【請求項９】
各インク材料のパターンは、１ミクロン又は１ミクロン未満のナノ材料を含む材料から構成される請求項１〜８のいずれか一項に記載のパターン形成方法。
【請求項１０】
前記絶縁層形成工程は、スピンコート法あるいはスリットノズルコート法により絶縁材料を塗布し、絶縁層を形成する請求項７に記載のパターン形成方法。
【請求項１１】
前記改質工程は、熱平衡加熱法により各インク材料のパターンを焼成する請求項１〜１０のいずれか一項に記載のパターン形成方法。
【請求項１２】
前記改質工程及び前記乾燥工程を除く各工程では、各インク材料のパターンを加熱及び乾燥しない請求項６に記載のパターン形成方法。
【請求項１３】
インク材料の印刷を用いて電子デバイス用パターンを形成するパターン形成装置であって、
ゲート層用の第１のインク材料パターンを基板上に形成する第１のパターン形成ステップと、
ソース−ドレイン層用の第２のインク材料パターンを基板上に形成する第２のパターン形成ステップと、
半導体層用の第３のインク材料パターンを基板上に形成する第３のパターン形成ステップと、
前記第１のインク材料パターンと前記第２のインク材料パターンとの間を絶縁する絶縁層を基板上に形成する絶縁層形成ステップと、
前記形成された各層を一体的に改質する改質ステップと、を有し、
ＢＧＴＣ(Bottom Gate, Top Contact)構造のＴＦＴの作製において、前記第３のパターン形成ステップと前記絶縁層形成ステップとを１つのステップとして、半導体層用の前記第３のインク材料パターンと前記絶縁層とを積層した積層膜を基板に一体形成するステップ、
を含むステップにより電子デバイス用パターンを形成することを特徴とするパターン形成装置。
【請求項１４】
インク材料の印刷を用いて電子デバイス用パターンを形成するパターン形成装置であって、
ゲート層用の第１のインク材料パターンを基板上に形成する第１のパターン形成ステップと、
ソース−ドレイン層用の第２のインク材料パターンを基板上に形成する第２のパターン形成ステップと、
半導体層用の第３のインク材料パターンを基板上に形成する第３のパターン形成ステップと、
前記第１のインク材料パターンと前記第２のインク材料パターンとの間を絶縁する絶縁層を基板上に形成する絶縁層形成ステップと、
前記形成された各層を一体的に改質する改質ステップと、を有し、
ＴＧＢＣ(Top Gate, Bottom Contact)構造又はＴＧＴＣ(Top Gate, Top Contact)構造のＴＦＴの作製において、前記第１のパターン形成ステップと前記絶縁層形成ステップとを１つのステップとして、ゲート層用の前記第１のインク材料パターンと前記絶縁層とを積層した積層膜を基板に一体形成するステップ、
を含むステップにより電子デバイス用パターンを形成することを特徴とするパターン形成装置。
【請求項１５】
基板は、可撓性フィルム基板であること特徴とする請求項１に記載のパターン形成方法。
【国際調査報告】
2014021423.tif 000045
2014021423.tif 000046
2014021423.tif 000047
2014021423.tif 000048