(57)【要約】  入力端子に接続されたゲートと、第１の電圧源に接続されるソースと、出力ノードに接続されたドレインとを有する第１導電型の１または複数の第１のトランジスタと、入力端子に接続されたゲートと、第２の電圧源に接続されるソースと、出力ノードに接続されたドレインとを有する第２導電型の１または複数の第２のトランジスタと、入力端子と出力ノードとの間に挿入接続された第１の抵抗素子と、入力端子に接続された第１の出力端子と、出力ノードに直接または間接的に挿入接続された第２の出力端子とを備える。
2013179890.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に接続されたゲートと、第１の電圧源に接続されるソースと、出力ノードに接続されたドレインとを有する第１導電型の１または複数の第１のトランジスタと、
前記入力端子に接続されたゲートと、第２の電圧源に接続されるソースと、前記出力ノードに接続されたドレインとを有する第２導電型の１または複数の第２のトランジスタと、
前記入力端子と前記出力ノードとの間に挿入接続された第１の抵抗素子と、
前記入力端子に接続された第１の出力端子と、
前記出力ノードに直接または間接的に接続された第２の出力端子と
を備えた単相差動変換回路。
【請求項２】
前記第１の電圧源に接続されるゲートと、前記出力ノードに接続されるソースとを有する、前記第２導電型の１または複数の第３のトランジスタと、
前記第２の電圧源に接続されるゲートと、前記出力ノードに接続されるソースとを有する、前記第１導電型の１または複数の第４のトランジスタと
をさらに備えた
請求項１に記載の単相差動変換回路。
【請求項３】
前記１または複数の第１のトランジスタのトランスコンダクタンスと、前記１または複数の第２のトランジスタのトランスコンダクタンスの和は、前記１または複数の第３のトランジスタのトランスコンダクタンスと、前記１または複数の第４のトランスコンダクタンスとの和よりも大きい
請求項２に記載の単相差動変換回路。
【請求項４】
前記第１から第４のトランジスタのチャネル長は互いに等しく、
前記１または複数の第１のトランジスタのチャネル幅は、前記１または複数の第４のトランジスタのチャネル幅よりも大きく、
前記１または複数の第２のトランジスタのチャネル幅は、前記１または複数の第３のトランジスタのチャネル幅よりも大きい
請求項２に記載の単相差動変換回路。
【請求項５】
前記１または複数の第３のトランジスタのそれぞれは、前記第１の電圧源に接続されるドレインをさらに有し、
前記１または複数の第４のトランジスタのそれぞれは、前記第２の電圧源に接続されるドレインをさらに有する
請求項２に記載の単相差動変換回路。
【請求項６】
前記１または複数の第３のトランジスタと対応して設けられ、それぞれが、第１の端子と、前記第１の電圧源に接続される第２の端子とを有する１または複数の第２の抵抗素子と、
前記１または複数の第４のトランジスタと対応して設けられ、それぞれが、第１の端子と、前記第２の電圧源に接続される第２の端子とを有する１または複数の第３の抵抗素子と
をさらに備え、
前記１または複数の第３のトランジスタのそれぞれは、対応する前記第２の抵抗素子の前記第１の端子と接続されたドレインをさらに有し、
前記１または複数の第４のトランジスタのそれぞれは、対応する前記第３の抵抗素子の前記第１の端子と接続されたドレインをさらに有する
請求項２に記載の単相差動変換回路。
【請求項７】
前記出力ノードと前記第２の出力端子との間に挿入接続された減衰部をさらに備えた
請求項１に記載の単相差動変換回路。
【請求項８】
前記減衰部は、
前記出力ノードに接続された第１の端子と、前記第２の出力端子に接続された第２の端子とを有する第１の容量素子と、
前記第２の出力端子に接続された第１の端子と、前記第２の電圧源に接続される第２の端子とを有する１または複数の第２の容量素子と
を含む
請求項７に記載の単相差動変換回路。
【請求項９】
前記１または複数の第１のトランジスタと対応して設けられ、それぞれが、前記第１の電圧源に接続された第１の端子と、対応する前記第１のトランジスタのソースと接続された第２の端子とを有する１または複数の第１のスイッチと、
前記１または複数の第２のトランジスタと対応して設けられ、それぞれが、前記第２の電圧源に接続された第１の端子と、対応する前記第２のトランジスタのソースと接続された第２の端子とを有する１または複数の第２のスイッチと
をさらに備えた
請求項１に記載の単相差動変換回路。
【請求項１０】
前記１または複数の第３のトランジスタと対応して設けられ、それぞれが、前記第１の電圧源に接続された第１の端子と、対応する前記第３のトランジスタのドレインに接続された第２の端子とを有する１または複数の第３のスイッチと、
前記１または複数の第４のトランジスタと対応して設けられ、それぞれが、前記第２の電圧源に接続された第１の端子と、対応する前記第４のトランジスタのドレインに接続された第２の端子とを有する１または複数の第４のスイッチと
をさらに備えた
請求項５に記載の単相差動変換回路。
【請求項１１】
前記１または複数の第２の抵抗素子と対応して設けられ、それぞれが、前記第１の電圧源に接続された第１の端子と、対応する前記第２の抵抗素子の前記第２の端子に接続された第２の端子とを有する１または複数の第３のスイッチと、
前記１または複数の第３の抵抗素子と対応して設けられ、それぞれが、前記第２の電圧源に接続された第１の端子と、対応する前記第３の抵抗素子の前記第２の端子に接続された第２の端子とを有する１または複数の第４のスイッチと
をさらに備えた
請求項６に記載の単相差動変換回路。
【請求項１２】
前記１または複数の第２の容量素子と対応して設けられ、それぞれが、前記第２の電圧源に接続された第１の端子と、対応する前記第２の容量素子の前記第２の端子に接続された第２の端子とを有する１または複数の第５のスイッチと
を備えた
請求項８に記載の単相差動変換回路。
【請求項１３】
入力端子に接続されたゲートと、第１の電圧源に接続されるソースと、出力ノードに接続されたドレインとを有する第１導電型の１または複数の第１のトランジスタと、
前記入力端子に接続されたゲートと、第２の電圧源に接続されるソースと、前記出力ノードに接続されたドレインとを有する第２導電型の１または複数の第２のトランジスタと、
前記入力端子と前記出力ノードとの間に挿入接続された第１の抵抗素子と、
前記入力端子に接続された第１の出力端子と、
前記出力ノードに直接または間接的に接続された第２の出力端子と
を備えたバラン。
【請求項１４】
制御端子を有する１または複数のスイッチングトランジスタと、
前記制御端子のそれぞれに接続された非線形回路と
を備えたスイッチ。
【請求項１５】
前記１または複数のスイッチングトランジスタはＮ型の第５のトランジスタを含み、
前記第５のトランジスタの制御端子に接続された非線形回路のインピーダンスは、その制御端子の電圧が高いほど低い
請求項１４に記載のスイッチ。
【請求項１６】
前記１または複数のスイッチングトランジスタはＰ型の第６のトランジスタを含み、
前記第６のトランジスタの制御端子に接続された非線形回路のインピーダンスは、その制御端子の電圧が低いほど高い
請求項１４に記載のスイッチ。
【請求項１７】
前記非線形回路は第７のトランジスタを含む
請求項１４に記載のスイッチ。
【請求項１８】
前記第７のトランジスタは、ゲートと、ドレインと、ソースとを有し、
ドレインおよびソースのうちの一方と、ゲートとが互いに接続されている
請求項１７に記載のスイッチ。
【請求項１９】
前記第７のトランジスタはＰ型のトランジスタであり、
前記制御端子は、前記第７のトランジスタのドレインおよびソースのうちの他方と接続されている
請求項１８に記載のスイッチ。
【請求項２０】
前記第７のトランジスタはＮ型のトランジスタであり、
前記制御端子は、前記第７のトランジスタのドレインおよびソースのうちの一方と接続されている
請求項１８に記載のスイッチ。
【請求項２１】
各スイッチングトランジスタは、前記第７のトランジスタのドレインおよびソースのうち、前記制御端子と接続されていない端子に印加された電圧に基づいてオンオフする
請求項１９に記載のスイッチ。
【請求項２２】
前記制御端子は前記スイッチングトランジスタのゲートである
請求項１４に記載のスイッチ。
【請求項２３】
前記制御端子は前記スイッチングトランジスタのバックゲートである
請求項１４に記載のスイッチ。
【請求項２４】
前記非線形回路はダイオードを含む
請求項１４に記載のスイッチ。
【請求項２５】
前記非線形回路は、前記制御端子における電圧に基づいて抵抗値が変化する可変抵抗回路を含む
請求項１４に記載のスイッチ。
【請求項２６】
単相差動変換回路と、
前記単相差動変換回路により生成された差動信号に基づいて所定の処理を行う処理回路と
を備え、
前記単相差動変換回路は、
入力端子に接続されたゲートと、第１の電圧源に接続されるソースと、出力ノードに接続されたドレインとを有する第１導電型の１または複数の第１のトランジスタと、
前記入力端子に接続されたゲートと、第２の電圧源に接続されるソースと、前記出力ノードに接続されたドレインとを有する第２導電型の１または複数の第２のトランジスタと、
前記入力端子と前記出力ノードとの間に挿入接続された第１の抵抗素子と、
前記入力端子に接続された第１の出力端子と、
前記出力ノードに直接または間接的に挿入接続された第２の出力端子と
を有する
通信装置。
【請求項２７】
前記単相差動変換回路と前記処理回路とは、互いに異なる電源に接続されている
請求項２６に記載の通信装置。
【請求項２８】
前記単相差動変換回路に接続された電源回路を備えた
請求項２７に記載の通信装置。
【請求項２９】
前記通信装置は受信装置であり、
前記入力端子はアンテナと接続されている
請求項２６に記載の通信装置。
【請求項３０】
前記通信装置は受信装置であり、
前記処理回路は、無信号状態では、前記受信装置が間欠的に信号を受信するように、前記単相差動変換回路を制御する
請求項２６に記載の通信装置。
【請求項３１】
１または複数のスイッチと、
前記１または複数のスイッチを制御する制御部と
を備え、
前記スイッチは、
制御端子を有する１または複数のスイッチングトランジスタと、
前記制御端子のそれぞれに接続された非線形回路と
を有する
通信装置。
【請求項３２】
複数のスイッチを備え、
各スイッチは、第１の端子および第２の端子を有し、
前記第１の端子または前記第２の端子が互いに接続されている
請求項３１に記載の通信装置。
【請求項３３】
単相信号の経路を切り換えるスイッチ部と、
前記スイッチ部から供給された単相信号を差動信号に変換する単相差動変換回路と
を備え、
前記スイッチ部は、
１または複数のスイッチと、
前記１または複数のスイッチを制御する制御部と
を有し、
前記スイッチは、
制御端子を有する１または複数のスイッチングトランジスタと、
前記制御端子のそれぞれに接続された非線形回路と
を含み、
前記単相差動変換回路は、
入力端子に接続されたゲートと、第１の電圧源に接続されるソースと、出力ノードに接続されたドレインとを有する第１導電型の１または複数の第１のトランジスタと、
前記入力端子に接続されたゲートと、第２の電圧源に接続されるソースと、前記出力ノードに接続されたドレインとを有する第２導電型の１または複数の第２のトランジスタと、
前記入力端子と前記出力ノードとの間に挿入接続された第１の抵抗素子と、
前記入力端子に接続された第１の出力端子と、
前記出力ノードに直接または間接的に接続された第２の出力端子と
を有する
通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、単相信号を差動信号に変換する単相差動変換回路およびバラン、信号の伝達および遮断を制御するスイッチ、ならびに通信装置に関する。
【背景技術】
【０００２】
信号処理においては、差動信号を扱う差動回路がしばしば用いられる。差動信号は、単相信号に比べて、例えばノイズ（同相ノイズ）の影響を受けにくく、あるいは、信号レンジを２倍に広げることができる。よって、差動回路は、例えば、比較的小さい振幅を有するアナログ信号を扱う場合にしばしば用いられる。【０００３】
このような差動回路に単相信号が供給される場合には、単相差動変換回路を設け、単相信号から差動信号に変換してから差動回路に供給する必要がある。例えば、特許文献１には、２つの電界効果トランジスタ（ＦＥＴ）により構成された差動対を有するバラン（Balun）回路（単相差動変換回路）が開示されている。【０００４】
また、通信装置において、複数の回路のうちの１つの回路を動作対象として選択し、あるいは複数の信号から１つの信号を処理対象として選択する際、しばしば高周波スイッチ（ＲＦスイッチ）が用いられる。具体的には、例えば、送信回路および受信回路を有する無線通信装置では、信号を送信する際にはアンテナを送信回路と接続し、信号を受信する際にはそのアンテナと受信回路を接続するために、高周波スイッチが用いられる。また、例えば、複数の減衰器を備えた受信回路では、信号強度に応じて減衰器を切り換えるために、高周波スイッチが用いられる。【０００５】
このような高周波スイッチについて、様々な技術が開示されている。例えば、特許文献２〜４には、スイッチングトランジスタと、そのスイッチングトランジスタのゲートに接続された抵抗素子とを備え、その抵抗を介してスイッチングトランジスタに制御電圧を印加する高周波スイッチが開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−２６９７８３号公報
【特許文献２】特開２００８−３４４０６号公報
【特許文献３】特開２００８−３５１５３号公報
【特許文献４】特開２０１０−２１２８０１号公報
【発明の概要】
【０００７】
信号処理においては、しばしば、回路で発生する雑音を低く抑えることが求められる。特に、比較的小さい振幅を有するアナログ信号を扱う場合には、信号雑音比（Ｓ／Ｎ比）を高めることが重要になるため、雑音を低く抑えることが望ましい。
【０００８】
したがって、雑音を低く抑えることができる単相差動変換回路、バラン、および通信装置を提供することが望ましい。
【０００９】
また、高周波スイッチは、一般に、オン状態では、入力信号を損失なくかつ歪みを抑えつつ伝え、一方オフ状態では、入力された信号を十分に遮断することが望まれる。特に、オフ状態において大きい振幅の信号が入力された場合には、その信号を十分に遮断することが望まれる。
【００１０】
したがって、オフ状態において大きい振幅の信号が入力された場合に、その信号を十分に遮断することができるスイッチおよび通信装置を提供することが望ましい。
【００１１】
本技術の一実施形態における単相差動変換回路は、１または複数の第１のトランジスタと、１または複数の第２のトランジスタと、第１の抵抗素子と、第１の出力端子と、第２の出力端子とを備えている。１または複数の第１のトランジスタは、入力端子に接続されたゲートと、第１の電圧源に接続されるソースと、出力ノードに接続されたドレインとを有する第１導電型のものである。１または複数の第２のトランジスタは、入力端子に接続されたゲートと、第２の電圧源に接続されるソースと、出力ノードに接続されたドレインとを有する第２導電型のものである。第１の抵抗素子は、入力端子と出力ノードとの間に挿入接続されたものである。第１の出力端子は、入力端子に接続されたものである。第２の出力端子は、出力ノードに直接または間接的に接続されたものである。
【００１２】
本技術の一実施形態におけるバランは、１または複数の第１のトランジスタと、１または複数の第２のトランジスタと、第１の抵抗素子と、第１の出力端子と、第２の出力端子とを備えている。１または複数の第１のトランジスタは、入力端子に接続されたゲートと、第１の電圧源に接続されるソースと、出力ノードに接続されたドレインとを有する第１導電型のものである。１または複数の第２のトランジスタは、入力端子に接続されたゲートと、第２の電圧源に接続されるソースと、出力ノードに接続されたドレインとを有する第２導電型のものである。第１の抵抗素子は、入力端子と出力ノードとの間に挿入接続されたものである。第１の出力端子は、入力端子に接続されたものである。第２の出力端子は、出力ノードに直接または間接的に接続されたものである。
【００１３】
本技術の一実施形態におけるスイッチは、１または複数のスイッチングトランジスタと、非線形回路とを備えている。１または複数のスイッチングトランジスタは制御端子を有するものである。非線形回路は、制御端子のそれぞれに接続されたものである。
【００１４】
本技術の一実施形態における第１の通信装置は、上記単相差動変換回路を備えたものである。
【００１５】
本技術の一実施形態における第２の通信装置は、上記スイッチを備えたものである。
【００１６】
本技術の一実施形態における第３の通信装置は、上記単相差動変換回路および上記スイッチを備えたものである。
【００１７】
本技術の一実施形態における単相差動変換回路、バラン、第１の通信装置、および第３の通信装置では、入力端子に供給された単相信号である入力信号が差動信号に変換され、第１の出力端子および第２の出力端子から出力される。この第１の出力端子は入力端子に接続されており、第２の出力端子は、出力ノードに直接または間接的に接続されている。
【００１８】
本技術の一実施形態におけるスイッチ、第２の通信装置、および第３の通信装置では、１または複数のスイッチングトランジスタのオンオフ状態が制御端子の電圧により制御される。この電圧は、非線形回路を介して供給される。
【００１９】
本技術の一実施形態における単相差動変換回路、バラン、第１の通信装置、および第３の通信装置によれば、第１の出力端子を入力端子に接続し、第２の出力端子を出力ノードに直接または間接的に接続したので、雑音を低く抑えることができる。
【００２０】
本技術の一実施形態におけるスイッチ、第２の通信装置、および第３の通信装置によれば、１または複数のスイッチングトランジスタの制御端子に非線形回路を接続したので、オフ状態において大きい振幅の信号が入力された場合でも、その信号を十分に遮断することができる。
【図面の簡単な説明】
【００２１】
【図１】本開示の第１の実施の形態に係る受信装置の一構成例を表すブロック図である。
【図２】図１に示したＲＦスイッチの一構成例を表す回路図である。
【図３】図２に示したＲＦスイッチの一特性例を説明するための説明図である。
【図４】図２に示したＲＦスイッチの一動作例を表すタイミング波形図である。
【図５】図２に示したＲＦスイッチの他の動作例を表すタイミング波形図である。
【図６】図２に示したＲＦスイッチの一特性例を表す特性図である。
【図７Ａ】図２に示したＲＦスイッチをオフ状態にする際の回路図である。
【図７Ｂ】図２に示したＲＦスイッチの一特性例を表す他の特性図である。
【図８】比較例に係るＲＦスイッチの一構成例を表す回路図である。
【図９】図８に示したＲＦスイッチの一動作例を表すタイミング波形図である。
【図１０】図８に示したＲＦスイッチの他の動作例を表すタイミング波形図である。
【図１１】第１の実施の形態および比較例に係る受信装置の特性を表す特性図である。
【図１２Ａ】第１の実施の形態の変形例に係るＲＦスイッチの一構成例を表す回路図である。
【図１２Ｂ】第１の実施の形態の他の変形例に係るＲＦスイッチの一構成例を表す回路図である。
【図１３Ａ】第１の実施の形態の他の変形例に係るＲＦスイッチの一構成例を表す回路図である。
【図１３Ｂ】第１の実施の形態の他の変形例に係るＲＦスイッチの一構成例を表す回路図である。
【図１３Ｃ】第１の実施の形態の他の変形例に係るＲＦスイッチの一構成例を表す回路図である。
【図１４】第１の実施の形態の他の変形例に係るＲＦスイッチの一構成例を表す回路図である。
【図１５】図１４に示したＲＦスイッチの一動作例を表すタイミング波形図である。
【図１６】第１の実施の形態の他の変形例に係るＲＦスイッチの一構成例を表す回路図である。
【図１７】第１の実施の形態の他の変形例に係るＲＦスイッチの一構成例を表す回路図である。
【図１８】第１の実施の形態の他の変形例に係るＲＦスイッチの一構成例を表す回路図である。
【図１９】第１の実施の形態の他の変形例に係るＲＦスイッチの一構成例を表す回路図である。
【図２０】本開示の第２の実施の形態に係る受信装置の一構成例を表すブロック図である。
【図２１】図２０に示したバランの一構成例を表す回路図である。
【図２２Ａ】図２１に示したＣＭＯＳアンプの一構成例を表す回路図である。
【図２２Ｂ】図２１に示したＣＭＯＳアンプの特性を説明するための説明図である。
【図２３】図２０に示したバランの雑音指数の特性を表す特性図である。
【図２４】図２０に示したバランの歪み特性を表す特性図である。
【図２５】第２の実施の形態の変形例に係るバランの一構成例を表すブロック図である。
【図２６】第２の実施の形態の他の変形例に係るバランの一構成例を表すブロック図である。
【図２７】第２の実施の形態の他の変形例に係るバランの一構成例を表すブロック図である。
【図２８】第２の実施の形態の他の変形例に係る受信装置の一構成例を表すブロック図である。
【図２９】第２の実施の形態の他の変形例に係る受信装置の一構成例を表すブロック図である。
【図３０】図２９に示した受信装置の一動作例を表すタイミング波形図である。
【図３１】第２の実施の形態の変形例に係る受信装置の一構成例を表すブロック図である。
【図３２】本開示の第３の実施の形態に係る受信装置の一構成例を表すブロック図である。
【図３３】実施の形態に係る受信装置を適用した携帯電話の外観構成を表す正面図、側面図、上面図および下面図である。
【発明を実施するための形態】
【００２２】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（ＲＦスイッチ）
２．第２の実施の形態（バラン）
３．第３の実施の形態（ＲＦスイッチおよびバランを備えた例）
４．適用例
【００２３】
＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係る受信装置１の一構成例を表すものである。受信装置１は、無線通信に用いられる受信装置である。なお、本開示の実施の形態に係るスイッチおよび通信装置は、本実施の形態により具現化されるので、併せて説明する。
【００２４】
受信装置１は、減衰部２０と、駆動部１１と、低雑音増幅回路１２と、局部発振部１３と、ミキサ１４と、フィルタ１５と、ＩＦアンプ１６と、復調回路１７とを備えている。
【００２５】
減衰部２０は、アンテナ９から供給された信号Ｓrfを、その信号振幅（信号強度）に応じた減衰量で減衰し、信号Ｓrf2として出力するものである。減衰部２０は、３つの減衰器（６ｄＢ減衰器２１、１２ｄＢ減衰器２２、１８ｄＢ減衰器２３）と、４つのＲＦスイッチ３０１〜３０４を有している。
【００２６】
６ｄＢ減衰器２１は信号Ｓrfを６［ｄＢ］分減衰するものであり、１２ｄＢ減衰器２２は信号Ｓrfを１２［ｄＢ］分減衰するものであり、１８ｄＢ減衰器２３は信号Ｓrfを１８［ｄＢ］分減衰するものである。
【００２７】
ＲＦスイッチ３０１は、スイッチ制御信号Ｃsw1に基づいてオンオフするものであり、入力端子に信号Ｓrfが供給され、出力端子は減衰部２０の出力端子に接続されている。ＲＦスイッチ３０２は、スイッチ制御信号Ｃsw2に基づいてオンオフするものであり、入力端子が６ｄＢ減衰器２１の出力端子に接続され、出力端子は減衰部２０の出力端子に接続されている。ＲＦスイッチ３０３は、スイッチ制御信号Ｃsw3に基づいてオンオフするものであり、入力端子が１２ｄＢ減衰器２２の出力端子に接続され、出力端子は減衰部２０の出力端子に接続されている。ＲＦスイッチ３０４は、スイッチ制御信号Ｃsw4に基づいてオンオフするものであり、入力端子が１８ｄＢ減衰器２３の出力端子に接続され、出力端子は減衰部２０の出力端子に接続されている。すなわち、減衰部２０では、４つのＲＦスイッチ３０１〜３０４の出力端子が、互いに接続されている。
【００２８】
駆動部１１は、復調回路１７から供給される制御信号に基づいてスイッチ制御信号Ｃsw1〜Ｃsw4を生成し、減衰部２０の４つのＲＦスイッチ３０１〜３０４をそれぞれ駆動するものである。
【００２９】
この構成により、減衰部２０は、駆動部１１から供給されるスイッチ制御信号Ｃsw1〜Ｃsw4に基づいて、アンテナ９から供給される信号Ｓrfに対する減衰量を調整し、減衰した信号を信号Ｓrf2として出力する。これにより、受信装置１では、信号Ｓrfの信号振幅に係らず、減衰部２０の後段の回路に適切な振幅の信号を供給できるようになっている。
【００３０】
次に、ＲＦスイッチ３０１〜３０４の構成例について説明する。なお、以後、４つのＲＦスイッチ３０１〜３０４のうちの任意の１つをさす場合には、単にＲＦスイッチ３０を用いるものとし、同様に、４つのスイッチ制御信号Ｃsw1〜Ｃsw4のうちの任意の１つをさす場合には、単にスイッチ制御信号Ｃswを用いるものとする。
【００３１】
図２は、ＲＦスイッチ３０の一構成例を表すものである。ＲＦスイッチ３０は、端子Ｔｃにスイッチ制御信号Ｃswが供給され、端子Ｔinに信号Ｓrfもしくは信号Ｓrfを減衰した信号が供給され、端子Ｔoutは減衰部２０の出力端子に接続されている。ＲＦスイッチ３０は、２つのトランジスタＮ１，Ｐ２を有している。
【００３２】
トランジスタＮ１は、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタであり、ゲートはトランジスタＰ２と接続され、ドレインおよびソースのうちの一方は端子Ｔinに接続され、他方は端子Ｔoutに接続されている。このトランジスタＮ１は、ＲＦスイッチ３０において、端子Ｔinと端子Ｔoutとを電気的に接続または遮断する、スイッチングトランジスタとして機能するものである。トランジスタＰ２は、Ｐ型のＭＯＳトランジスタであり、ゲートが端子Ｔｃに接続され、ドレインおよびソースのうちの一方が端子Ｔｃに接続され、他方がトランジスタＮ１のゲートに接続されている。すなわち、トランジスタＰ２は、ゲートとドレインまたはソースとが互いに接続（いわゆるダイオード接続）されている。このトランジスタＰ２は、後述するように、インピーダンスが非線形に変化する非線形素子として機能するものである。
【００３３】
この構成により、ＲＦスイッチ３０では、スイッチ制御信号Ｃswの電圧が高レベルの場合には、トランジスタＰ２を介してスイッチ制御信号Ｃsw（高レベル電圧）がトランジスタＮ１のゲートに供給される。これにより、ＲＦスイッチ３０はオン状態になる。また、スイッチ制御信号Ｃswの電圧が低レベルの場合には、トランジスタＰ２を介してスイッチ制御信号Ｃsw（低レベル電圧）がトランジスタＮ１のゲートに供給される。これにより、ＲＦスイッチ３０はオフ状態になる。その際、後述するように、トランジスタＰ２のインピーダンスが非線形になることを利用して、スイッチの特性を高めるようになっている。
【００３４】
低雑音増幅回路１２は、雑音の発生を抑えつつ信号Ｓrf2を増幅し、信号Ｓrf3として出力する回路である。受信装置１では、減衰部２０の後段にこの低雑音増幅回路１２を設けることにより、受信装置１全体としての信号対雑音比（Ｓ／Ｎ比）を高くすることができ、これにより微弱な電波を受信することができるようになっている。
【００３５】
局部発振回路１３は、無線通信の搬送波と同じ周波数を有する信号Ｓloを生成する発振回路であり、例えば、ＰＬＬ（Phase Locked Loop）を用いた周波数シンセサイザにより構成されるものである。
【００３６】
ミキサ１４は、低雑音増幅回路１２の出力信号Ｓrf3と信号Ｓloとを乗算してダウンコンバートすることにより、搬送波に重畳されている信号成分を抽出し、信号Ｓsigとして出力するものである。
【００３７】
フィルタ１５は、信号Ｓsigから、ミキサ１４において信号Ｓrf3と信号Ｓloとを乗算する際に生じる不要な周波数成分を除去することにより、信号Ｓsig2を生成するバンドパスフィルタである。
【００３８】
ＩＦアンプ１６は、フィルタ１５から供給された信号Ｓsig2を増幅して信号Ｓsig3として出力する可変利得アンプである。具体的には、ＩＦアンプ１６は、フィルタ１５から供給された信号Ｓsig2の振幅に応じて利得を調整することにより、信号Ｓsig3の振幅を所定の振幅にするように動作する。これにより、信号Ｓsig2の差動振幅が小さい場合でも、出力信号Ｓsig3の振幅を、次段の復調回路１７が動作するための十分な振幅にすることができる。
【００３９】
復調回路１７は、ＩＦアンプ１６から供給された信号Ｓsig3に基づいて、復調処理を行うものである。また、復調回路１７は、駆動部１１に対して制御信号を供給し、減衰部２０における減衰量を制御する機能をも有している。
【００４０】
ここで、トランジスタＮ１は、本開示における「スイッチングトランジスタ」の一具体例に対応する。トランジスタＮ１のゲートは、本開示における「制御端子」の一具体例に対応する。トランジスタＰ２は、本開示における「非線形回路」の一具体例に対応する。
【００４１】
［動作および作用］
続いて、本実施の形態の受信装置１の動作および作用について説明する。
【００４２】
（全体動作概要）
まず、図１を参照して、受信装置１の全体動作概要を説明する。減衰部２０は、アンテナ９から供給された信号Ｓrfを、その信号振幅（信号強度）に応じて減衰し、信号Ｓrf2として出力する。駆動部１１は、復調回路１７から供給される制御信号に基づいてスイッチ制御信号Ｃsw1〜Ｃsw4を生成し、減衰部２０の４つのＲＦスイッチ３０１〜３０４をそれぞれ駆動する。低雑音増幅回路１２は、雑音の発生を抑えつつ信号Ｓrf2を増幅し、信号Ｓrf3として出力する。局部発振回路１３は、無線通信の搬送波と同じ周波数を有する信号Ｓloを生成する。ミキサ１４は、低雑音増幅回路１２の出力信号Ｓrf3と信号Ｓloとを乗算してダウンコンバートすることにより信号Ｓsigを生成する。フィルタ１５は、信号Ｓsigから、ミキサ１４において信号Ｓrf3と信号Ｓloとを乗算する際に生じる不要な周波数成分を除去し、信号Ｓsig2を生成する。ＩＦアンプ１６は、フィルタ１５から供給された信号Ｓsig2を増幅して信号Ｓsig3として出力する。復調回路１７は、ＩＦアンプ１６から供給された信号Ｓsig3に基づいて、復調処理を行うとともに、駆動部１１に対して制御信号を供給し、減衰部２０における減衰量を制御する。
【００４３】
（ＲＦスイッチ３０の動作）
図３は、ＲＦスイッチ３０の動作を表すものである。この図では、トランジスタＰ２をインピーダンスＺとして示している。また、容量Ｃ１，Ｃ２は、トランジスタＮ１におけるゲート・ソース間、およびゲート・ドレイン間のいわゆるオーバーラップ容量などにより構成される寄生容量である。
【００４４】
駆動部１１が、スイッチ制御信号Ｃswとして高レベル電圧（電圧ＶＤＤ）をＲＦスイッチ３０に供給した場合には、ＲＦスイッチ３０では、インピーダンスＺを介して、その電圧ＶＤＤがトランジスタＮ１のゲートに供給され、これにより、トランジスタＮ１はオン状態になる。
【００４５】
一方、駆動部１１が、スイッチ制御信号Ｃswとして低レベル電圧（電圧ＶＳＳ、この例では０Ｖ）をＲＦスイッチ３０に供給した場合には、同様にインピーダンスＺを介して、その電圧ＶＳＳがトランジスタＮ１のゲートに供給され、これにより、トランジスタＮ１はオフ状態になる。
【００４６】
次に、アンテナ９から供給される信号Ｓrfの振幅が大きい場合における、減衰部２０におけるＲＦスイッチ３０１の動作について説明する。この例では、減衰部２０が、ＲＦスイッチ３０１のみをオン状態にして、信号Ｓrfをそのまま出力する場合（ケースＣ１）と、ＲＦスイッチ３０４のみをオン状態にして、信号Ｓrfを１８［ｄＢ］減衰して出力する場合（ケースＣ２）について説明する。
【００４７】
図４は、ケースＣ１におけるＲＦスイッチ３０１のタイミング波形図を表すものであり、端子Ｔinにおける入力電圧Ｖinの波形と、ゲート電圧Ｖｇの波形と、端子Ｔoutにおける出力電圧Ｖoutの波形とを示す。このケースＣ１では、駆動部１１は、スイッチ制御信号Ｃsw1として高レベル電圧（電圧ＶＤＤ）を出力するとともに、スイッチ制御信号Ｃsw2〜Ｃsw4として低レベル電圧（電圧ＶＳＳ）をそれぞれ出力する。
【００４８】
この例では、信号Ｓrfの振幅が大きいため、図４に示したように、ＲＦスイッチ３０１には大きな振幅の入力電圧Ｖinが入力される。このケースＣ１では、トランジスタＮ１のゲート電圧Ｖｇが高レベル（電圧ＶＤＤ）であるため、トランジスタＮ１がオン状態になり、出力電圧Ｖoutの波形は、入力電圧Ｖinの波形と同様の波形になる。
【００４９】
その際、ＲＦスイッチ３０１では、トランジスタＰ２のインピーダンスＺが高いため、図４に示したように、入力電圧Ｖinおよび出力電圧Ｖoutの高周波成分が容量Ｃ１，Ｃ２を介してトランジスタＮ１のゲートに伝わる。すなわち、ゲート電圧Ｖｇの波形は、入力電圧Ｖin等の波形と同相の波形である。よって、入力電圧Ｖin等が高くなると、ゲート電圧Ｖｇも高くなるため、トランジスタＮ１のゲート・ソース間電圧Ｖgsが低くなるおそれを低減できる。これにより、ＲＦスイッチ３０１では、線形性が低下するおそれを低減することができる。
【００５０】
図５は、ケースＣ２におけるＲＦスイッチ３０１のタイミング波形図を表すものであり、入力電圧Ｖinの波形と、ゲート電圧Ｖｇの波形と、出力電圧Ｖoutの波形とを示す。このケースＣ２では、駆動部１１は、スイッチ制御信号Ｃsw4として高レベル電圧（電圧ＶＤＤ）を出力するとともに、スイッチ制御信号Ｃsw1〜Ｃsw3として低レベル電圧（電圧ＶＳＳ）をそれぞれ出力する。
【００５１】
ケースＣ２でも、ケースＣ１と同様に、図５に示したように、ＲＦスイッチ３０１には大きな振幅の入力電圧Ｖinが入力される。一方、出力電圧Ｖoutの波形は、入力電圧Ｖinを１８［ｄＢ］分減衰させた波形となる。これは、ケースＣ２では、ＲＦスイッチ３０１〜ＲＦスイッチ３０３はオフ状態であり、ＲＦスイッチ３０４がオン状態であるためである。
【００５２】
ＲＦスイッチ３０１では、トランジスタＮ１のゲート電圧Ｖｇは低レベルであり、ケースＣ１と同様に、主に入力電圧Ｖinの高周波成分が容量Ｃ１を介してトランジスタＮ１のゲートに伝わる。しかしながら、この高周波成分は、トランジスタＰ２の寄生容量などに起因してフィルタリングされる。これにより、ゲート電圧Ｖｇは、図５に示したように、ほぼ直流の電圧となる。この直流電圧は、以下にしめすように、入力電圧Ｖinの振幅に依存する。
【００５３】
図６は、アンテナ９から供給された信号Ｓrfの信号レベル（入力信号レベルＰ）と、ゲート電圧Ｖｇとの関係を表すものである。このように、信号Ｓrfの振幅が大きくなるほど、ゲート電圧Ｖｇは低下する。言い換えれば、ＲＦスイッチ３０１の入力電圧Ｖinの振幅が大きくなるほど、ＲＦスイッチ３０１におけるトランジスタＮ１のゲート電圧Ｖｇは低下する。
【００５４】
このように、入力電圧Ｖinの振幅が大きくなるほど、ゲート電圧Ｖｇは低下するのは、以下の理由によると考えられる。すなわち、仮にトランジスタＰ２の寄生容量などに起因するフィルタリングの効果が無いと仮定すると、その仮定におけるトランジスタＮ１のゲート電圧Ｖｇ２の波形は、図５の破線で示したような波形になると考えられる。つまり、入力電圧Ｖinの高周波成分が容量Ｃ１を介してトランジスタＮ１のゲートに伝わるが、ゲート電圧Ｖｇ２が所定の電圧Ｖ１よりも高くなろうとすると、トランジスタＰ２がオン状態になりクランプされる。
【００５５】
図７Ａ，７Ｂは、トランジスタＰ２のインピーダンスを表すものであり、図７Ａはオフ状態におけるＲＦスイッチ３０を示し、図７Ｂは図７Ａの状態におけるトランジスタＰ２の抵抗を示している。トランジスタＰ２の抵抗値は、図７Ｂに示したように、ゲート電圧Ｖｇが高いほど低くなり、非線形な特性を有する。そして、駆動部１１が、スイッチ制御信号Ｃswとして低レベル電圧（電圧ＶＳＳ）を出力する場合には（図７Ａ）、ゲート電圧Ｖｇが電圧Ｖ１以上になると、トランジスタＰ２がオン状態になる。この電圧Ｖ１は、トランジスタＰ２のしきい値電圧Ｖthに対応するものである。
【００５６】
よって、図５に示したように、入力電圧Ｖinの高周波成分が容量Ｃ１を介してトランジスタＮ１のゲートに伝わっても、ゲート電圧Ｖｇ２は、電圧Ｖ１よりも高くならず電圧Ｖ１でクランプされる。そして、入力電圧Ｖinの振幅が大きくなると、ゲート電圧Ｖｇ２の最大電圧は電圧Ｖ１である一方、最小電圧は入力電圧Ｖinの振幅を大きくするほど低くなる。
【００５７】
これにより、図５に示したゲート電圧Ｖｇ２のような波形がトランジスタＰ２の寄生容量などに起因してフィルタリングされると、図６に示したように、入力電圧Ｖinの振幅が大きくなるにつれて、ゲート電圧Ｖｇが低くなることとなる。
【００５８】
このように、ＲＦスイッチ３０では、オフ状態において、入力電圧Ｖinの振幅が大きくなるほど、ゲート電圧Ｖｇが低下するようにしたので、比較例と対比して後述するように、入力電圧Ｖinの振幅が大きい場合における遮断特性を高めることができる。これにより、ＲＦスイッチ３０を用いた受信装置１は、通信の質を高めることができる。
【００５９】
（比較例）
次に、比較例と対比して、本実施の形態の作用を説明する。本比較例は、トランジスタＰ２の代わりに抵抗素子を設けたＲＦスイッチ３０Ｒを用いて受信装置１Ｒを構成したものである。その他の構成は本実施の形態（図１）と同様である。
【００６０】
図８は、ＲＦスイッチ３０Ｒ（３０１Ｒ〜３０４Ｒ）の一構成例を表すものである。ＲＦスイッチ３０Ｒは、抵抗素子ＲＲを有している。この抵抗素子ＲＲは、抵抗値が高いものであり、本実施の形態に係るトランジスタＰ２の代わりに設けたものである。
【００６１】
図９は、ケースＣ１におけるＲＦスイッチ３０１Ｒのタイミング波形図を表すものであり、端子Ｔinにおける入力電圧Ｖinの波形と、ゲート電圧Ｖｇの波形と、端子Ｔoutにおける出力電圧Ｖoutの波形とを示す。この場合には、ＲＦスイッチ３０１Ｒは、本実施の形態の場合（図４）とほぼ同様に動作する。
【００６２】
図１０は、ケースＣ２におけるＲＦスイッチ３０１Ｒのタイミング波形図を表すものであり、端子Ｔinにおける入力電圧Ｖinの波形と、ゲート電圧Ｖｇの波形と、端子Ｔoutにおける出力電圧Ｖoutの波形とを示す。
【００６３】
ケースＣ２では、ＲＦスイッチ３０４Ｒがオン状態になるため、出力電圧Ｖoutの波形は、入力電圧Ｖinを１８［ｄＢ］分減衰させた波形となる。その際、入力電圧Ｖinが高いときに、その信号が過渡的に出力側（出力電圧Ｖout）に漏れるおそれがある（図１０の部分Ｗ１）。すなわち、ＲＦスイッチ３０１Ｒでは、主に入力電圧Ｖinの高周波成分が容量Ｃ１を介してトランジスタＮ１のゲートに伝わり、ゲート電圧Ｖｇが入力信号Ｖinと同相で揺れる（図１０）。よって、ＲＦスイッチ３０１Ｒでは、ゲート電圧Ｖｇが高いときに、トランジスタＮ１のゲート・ソース間電圧Ｖgs（ゲート電圧Ｖｇと出力電圧Ｖoutとの間の電圧）が小さくなり、入力電圧Ｖinが出力側に漏れるおそれがある。このような場合には、以下に示すように、通信の質が低下するおそれがある。
【００６４】
図１１は、本実施の形態に係る受信装置１および本比較例に係る受信装置１Ｒにおける相互変調歪みの特性を表すものである。この例は、受信装置１，１Ｒにおける低雑音増幅回路１２の入力端での基本波および３次高調波歪み（ＩＭ３）についてのケースＣ２でのシミュレーション結果を示している。
【００６５】
比較例に係る受信装置１Ｒでは、入力信号レベルＰが大きい領域において、３次高調波歪みが所望の特性よりも増加するとともに、基本波も高くなっている。これは、図１０に示したように、入力信号ＶinがＲＦスイッチ３０１Ｒを介して出力側に漏れることに起因している。このような場合には、妨害波による干渉に対する耐性が低くなるため、通信の質が損なわれてしまう。
【００６６】
一方、本実施の形態に係る受信装置１では、入力信号レベルＰが大きい領域でも、基本波および３次高調波歪みは高くなることがなく、所望の特性を実現している。よって、妨害波による干渉に対する耐性を高くすることができ、通信の質を高めることができる。
【００６７】
［効果］
以上のように本実施の形態では、非線形素子を介してトランジスタＮ１のゲートに制御信号を供給するようにしたので、入力信号の振幅が大きい場合でもスイッチ特性を高めることができる。
【００６８】
また、本実施の形態では、非線形素子としてトランジスタＰ２を用いるようにしたので、回路構成をシンプルにすることができる。
【００６９】
［変形例１−１］
上記実施の形態では、非線形素子としてＰ型のＭＯＳトランジスタ（トランジスタＰ２）を用いたが、これに限定されるものではない。これに代えて、例えば、図１２Ａに示したように、Ｎ型のＭＯＳトランジスタ（トランジスタＮ２）を用いてもよい。このＲＦスイッチ３０Ａでは、トランジスタＮ２は、ドレインおよびソースのうちの一方とゲートとがトランジスタＮ１のゲートに接続され、ドレインおよびソースのうちの他方が端子Ｔｃに接続されている。また、例えば、図１２Ｂに示したように、ダイオードＤ２を用いてもよい。このＲＦスイッチ３０Ｂでは、ダイオードＤ２は、アノードが端子Ｔｃに接続され、カソードがトランジスタＮ１のゲートに接続されている。
【００７０】
［変形例１−２］
上記実施の形態では、トランジスタＮ１のゲートに非線形素子（トランジスタＰ２）を接続するようにしたが、これに限定されるものではなく、これに代えて、例えば、図１３Ａ〜１３Ｃに示したように、トランジスタＮ１のバックゲートに非線形素子を接続してもよい。図１３Ａに示したＲＦスイッチ３０Ｃでは、トランジスタＮ１のゲートと端子Ｔｃとの間に抵抗素子Ｒ２を設けるとともに、トランジスタＮ１のバックゲートにトランジスタＮ３を接続している。このトランジスタＮ３は、Ｎ型のＭＯＳトランジスタであり、ドレインおよびソースのうちの一方とゲートとがトランジスタＮ１のバックゲートに接続され、ドレインおよびソースのうちの他方には電圧ＶＳＳ（例えば０Ｖ）が供給されている。図１３Ｂに示したＲＦスイッチ３０Ｄでは、トランジスタＮ１のゲートに抵抗素子Ｒ２を接続するとともに、トランジスタＮ１のバックゲートにトランジスタＰ３を接続している。このトランジスタＰ３は、Ｐ型のＭＯＳトランジスタであり、ドレインおよびソースのうちの一方とゲートに電圧ＶＳＳ（例えば０Ｖ）が供給され、ドレインおよびソースのうちの他方がトランジスタＮ１のバックゲートに接続されている。図１３Ｃに示したＲＦスイッチ３０Ｅでは、トランジスタＮ１のゲートに、図２と同様にトランジスタＰ２を接続するとともに、トランジスタＮ１のバックゲートに、図１３Ａと同様にトランジスタＮ３を接続している。このように、図２，１２Ａ，１２Ｂ，１３Ａ〜１３Ｃなどを組み合わせてＲＦスイッチを構成することができる。
【００７１】
［変形例１−３］
上記実施の形態では、スイッチングトランジスタとしてＮ型のＭＯＳトランジスタ（トランジスタＮ１）を用いたが、これに限定されるものではなく、これに代えて、例えば、Ｐ型のＭＯＳトランジスタを用いてもよい。以下に、本変形例について詳細に説明する。
【００７２】
図１４は、本変形例に係るＲＦスイッチ４０（４０１〜４０４）の一構成例を表すものである。ＲＦスイッチ４０は、２つのトランジスタＰ１，Ｎ４を有している。トランジスタＰ１は、Ｐ型のＭＯＳトランジスタであり、ゲートはトランジスタＮ４と接続され、ドレインおよびソースのうちの一方は端子Ｔinに接続され、他方は端子Ｔoutに接続されている。トランジスタＮ４は、Ｎ型のＭＯＳトランジスタであり、ドレインおよびソースのうちの一方とゲートとが端子Ｔｃに接続され、他方がトランジスタＰ１のゲートに接続されている。
【００７３】
この構成では、駆動部１１が、スイッチ制御信号Ｃswとして低レベル電圧（電圧ＶＳＳ）をＲＦスイッチ４０に供給した場合には、トランジスタＰ１のゲート電圧Ｖｇが電圧ＶＳＳになり、トランジスタＰ１はオン状態になる。また、駆動部１１が、スイッチ制御信号Ｃswとして高レベル電圧（電圧ＶＤＤ）をＲＦスイッチ４０に供給した場合には、トランジスタＮ１のゲート電圧Ｖｇが電圧ＶＤＤになり、トランジスタＰ１はオフ状態になる。
【００７４】
図１５は、ケースＣ２におけるＲＦスイッチ４０１のタイミング波形図を表すものであり、端子Ｔinにおける入力電圧Ｖinの波形と、ゲート電圧Ｖｇの波形と、端子Ｔoutにおける出力電圧Ｖoutの波形とを示す。ここで、電圧Ｖ２は、上記実施の形態における電圧Ｖ１に対応する電圧である。このケースＣ２では、駆動部１１は、スイッチ制御信号Ｃsw4として高レベル電圧（電圧ＶＤＤ）を出力するとともに、スイッチ制御信号Ｃsw1〜Ｃsw3として低レベル電圧（電圧ＶＳＳ）をそれぞれ出力する。
【００７５】
ＲＦスイッチ４０１でも、主に入力電圧Ｖinの高周波成分が容量Ｃ１を介してトランジスタＰ１のゲートに伝わるが、トランジスタＮ４の寄生容量などに起因してフィルタリングされるため、ゲート電圧Ｖｇは、図１５に示したようにほぼ直流の電圧となる。この直流電圧は、入力電圧Ｖinの振幅が大きくなるほど高くなるものである。これは、本変形例では、トランジスタＮ４の抵抗値が、図７Ｂとは異なり、ゲート電圧Ｖｇが低いほど低くなるためである。
【００７６】
このように、ＲＦスイッチ４０では、オフ状態において、入力電圧Ｖinの振幅が大きくなるほど、ゲート電圧Ｖｇが高くなるようにしたので、入力電圧Ｖinの振幅が大きい場合における遮断特性を高めることができる。
【００７７】
［変形例１−４］
上記実施の形態では、スイッチングトランジスタとしてＮ型のＭＯＳトランジスタ（トランジスタＮ１）のみを用いたが、これに限定されるものではなく、これに代えて、例えば、図１６に示したように、スイッチングトランジスタとしてさらにＰ型のＭＯＳトランジスタ（トランジスタＰ１）をも用い、トランスミッションゲートの構成にしてもよい。このＲＦスイッチ４１は、図２，１４の構成を組み合わせたものである。
【００７８】
［変形例１−５］
上記実施の形態では、非線形素子としてトランジスタＰ２を用いたが、これに限定されるものではなく、これに代えて、例えば、図１７に示したように、複数の抵抗素子を切り換えることにより非線形素子を実現してもよい。このＲＦスイッチ５０Ａは、トランジスタＮ１と、４つの抵抗素子Ｒ５１〜Ｒ５４と、４つのトランジスタＮ５１〜Ｎ５４と、制御部５５とを有している。４つの抵抗素子Ｒ５１〜Ｒ５４は、トランジスタＮ１のゲートと端子Ｔ１との間に、この順で直列接続されている。４つのトランジスタＮ５１〜Ｎ５４は、Ｎ型のＭＯＳトランジスタであり、それぞれのゲートは制御部５５に接続されている。トランジスタＮ５１は、ドレインが抵抗素子Ｒ５１の一端に接続され、ソースが抵抗素子Ｒ５１の他端に接続されている。トランジスタＮ５２は、ドレインが抵抗素子Ｒ５２の一端に接続され、ソースが抵抗素子Ｒ５２の他端に接続されている。トランジスタＮ５３は、ドレインが抵抗素子Ｒ５３の一端に接続され、ソースが抵抗素子Ｒ５３の他端に接続されている。トランジスタＮ５４は、ドレインが抵抗素子Ｒ５４の一端に接続され、ソースが抵抗素子Ｒ５４の他端に接続されている。制御部５５は、トランジスタＮ１のゲート電圧Ｖｇに基づいてトランジスタＮ５１〜Ｎ５４の各ゲートにそれぞれ制御電圧を印加することにより、トランジスタＮ１のゲートと端子Ｔｃ間の回路網のインピーダンスが、例えば図７Ｂに示したような特性になるように制御するものである。なお、この例では、抵抗素子Ｒ５１〜Ｒ５４を用いたが、これに限定されるものではなく、例えば、図１８に示したようにダイオードＤ５１〜Ｄ５４を用いてもよいし、図１９に示したように容量素子Ｃ５１〜Ｃ５４を用いてもよい。
【００７９】
また、上記実施の形態では、トランジスタＮ１としてＭＯＳ型のトランジスタ（ＭＯＳＦＥＴ）を用いたが、これに限定されるものではなく、これに代えて、例えば、接合型のトランジスタ（ＪＦＥＴ）や金属半導体型のトランジスタ（ＭＥＳＦＥＴ）を用いてもよい。また、電界効果トランジスタ（ＦＥＴ）に限定されるものではなく、例えばバイポーラトランジスタを用いてもよい。
【００８０】
また、上記実施の形態では、ＲＦスイッチ３０を受信装置１に適用したが、これに限定されるものではなく、これに代えて、例えば送信装置や、受信装置および送信装置を備えた通信装置に適用してもよい。
【００８１】
＜２．第２の実施の形態＞
［構成例］
次に、第２の実施の形態に係る受信装置２について説明する。本実施の形態は、バラン（単相差動変換回路）を用いて受信装置を構成したものである。なお、本開示の実施の形態に係る単相差動変換回路、バラン、および通信装置は、本実施の形態により具現化されるので、併せて説明する。
【００８２】
図２０は、第２の実施の形態に係る受信装置２の一構成例を表すものである。受信装置２は、バラン１１０と、ＲＦアンプ１１１と、局部発振部１１２と、ミキサ１１３と、フィルタ１１４と、ＩＦアンプ１１５と、復調回路１１６とを備えている。
【００８３】
バラン１１０は、アンテナ９から供給された信号Ｓrf（単相信号）を差動信号に変換し、信号Ｓrf101として出力する単相差動変換回路である。バラン１１０は、図示しないが、その他の回路ブロックとは別の電源により電源供給されるものである。
【００８４】
図２１は、バラン１１０の一構成例を表すものである。バラン１１０は、信号Ｓrf（単相信号）を、信号Ｓop，Ｓonからなる差動信号Ｓrf101に変換するものである。バラン１１０は、トランジスタＰ１１０，Ｎ１２０と、抵抗素子Ｒ１と、トランジスタＮ１３０，Ｐ１４０と、容量素子Ｃ１１０，Ｃ１２０とを有している。
【００８５】
トランジスタＰ１１０は、Ｐ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタであり、ゲートに信号Ｓrfが供給され、ドレインがトランジスタＮ１２０のドレインに接続され、ソースには電源電圧ＶＤＤが供給されている。トランジスタＮ１２０は、Ｎ型のＭＯＳトランジスタであり、ゲートに信号Ｓrfが供給され、ドレインがトランジスタＰ１１０のドレインに接続され、ソースには電源電圧ＶＳＳが供給されている。抵抗素子Ｒ１は、一端がトランジスタＰ１１０，Ｎ１２０のゲートに接続され、他端がトランジスタＰ１１０，Ｎ１２０のドレインに接続されている。
【００８６】
すなわち、トランジスタＰ１１０，Ｎ１２０、および抵抗素子Ｒ１は、いわゆるＣＭＯＳ（Complementary MOS）型のインバータアンプ（ＣＭＯＳアンプ１２１）を構成している。抵抗素子Ｒ１は、このＣＭＯＳアンプ１２１において帰還抵抗として挿入されることにより、トランジスタＰ１１０とトランジスタＮ１２０のゲートの動作点を設定している。また、この抵抗素子Ｒ１は、バラン１１０の入力インピーダンスと、アンテナ９のインピーダンスとのインピーダンス整合を行う機能をも有している。
【００８７】
トランジスタＮ１３０は、Ｎ型のＭＯＳトランジスタであり、ゲートおよびドレインに電源電圧ＶＤＤが供給され、ソースはトランジスタＰ１１０，Ｎ１２０のドレインに接続されている。トランジスタＰ１４０は、Ｐ型のＭＯＳトランジスタであり、ゲートおよびドレインが互いに接続されるとともに電源電圧ＶＳＳが供給され、ソースはトランジスタＰ１１０，Ｎ１２０のドレインに接続されている。
【００８８】
すなわち、トランジスタＮ１３０，Ｐ１４０は、ゲートおよびドレインが互いに接続（いわゆるダイオード接続）されており、これらが上述したＣＭＯＳアンプ１２１の負荷（負荷部１２２）として機能するようになっている。
【００８９】
容量素子Ｃ１１０は、一端がトランジスタＰ１１０，Ｎ１２０のドレインに接続され、他端が容量素子Ｃ１２０の一端に接続されている。容量素子Ｃ１２０は、一端が容量素子Ｃ１１０の他端に接続され、他端には電源電圧ＶＳＳが供給されている。
【００９０】
すなわち、容量素子Ｃ１１０，Ｃ１２０は、いわゆる容量アッテネータ１２３を形成するものである。具体的には、この容量アッテネータ１２３は、容量素子Ｃ１１０，Ｃ１２０の容量値の比に対応した比率で、容量素子Ｃ１１０の一端に入力された信号の振幅を減衰して、その減衰された信号を、容量素子Ｃ１１０の他端から信号Ｓonとして出力するようになっている。
【００９１】
バラン１１０は、このような回路構成により、入力された信号Ｓrf（単相信号）をそのまま信号Ｓopとして出力するとともに、ＣＭＯＳアンプ１２１から出力され、容量アッテネータ１２３によって減衰された信号を信号Ｓonとして出力する。
【００９２】
この例では、トランジスタＰ１１０のトランスコンダクタンスｇｍ(P110)とトランジスタＮ１２０のトランスコンダクタンスｇｍ(N120)との和ｇｍ１（＝ｇｍ(P110)＋ｇｍ(N120)）は、トランジスタＮ１３０のトランスコンダクタンスｇｍ(N130)とトランジスタＰ１４０のトランスコンダクタンスｇｍ(P140)との和ｇｍ２（＝ｇｍ(N130)＋ｇｍ(P140)）よりも大きく設定されている。具体的には、例えば、トランジスタＰ１１０，Ｎ１２０，Ｎ１３０，Ｐ１４０のチャネル長が互いに等しい場合には、トランジスタＰ１１０のチャネル幅がトランジスタＰ１４０のチャネル幅よりも大きく、トランジスタＮ１２０のチャネル幅がトランジスタＮ１３０のチャネル幅よりも大きく設定されている。これにより、トランジスタＰ１１０，Ｎ１２０、および抵抗素子Ｒ１からなるＣＭＯＳ型のアンプと、トランジスタＮ１３０，Ｐ１４０の負荷からなる回路におけるゲインを１より大きくすることができ、後述するように、容量素子Ｃ１１０，Ｃ１２０により適度に減衰させることにより、信号Ｓopと信号Ｓonとの差動性を調整することができる。
【００９３】
ＲＦアンプ１１１は、バラン１１０から供給された信号Ｓrf101を増幅して信号Ｓrf102として出力する可変利得アンプである。具体的には、ＲＦアンプ１１１は、バラン１１０から供給された信号Ｓrf101の差動振幅に応じて利得を調整することにより、信号Ｓrf102の差動振幅を所定の振幅にするように動作する。これにより、例えば、バラン１１０から供給された信号Ｓrf101の差動振幅が大きい場合に、信号Ｓrf102の差動振幅を所定の振幅に抑えることにより、いわゆる妨害波の影響を抑えることができる。さらに、ＲＦアンプ１１１は、雑音の発生を抑える構成になっており、これにより受信装置２全体の雑音指数（ＮＦ；Noise Figure）を抑えることができるようになっている。
【００９４】
局部発振部１１２は、無線通信の搬送波と同じ周波数を有する信号Ｓloを生成する発振回路であり、例えば、ＰＬＬ（Phase Locked Loop）を用いた周波数シンセサイザにより構成されるものである。
【００９５】
ミキサ１１３は、ＲＦアンプ１１１の出力信号Ｓrf102と信号Ｓloとを乗算してダウンコンバートすることにより、搬送波に重畳されている信号成分を抽出し、信号Ｓsigとして出力するものである。
【００９６】
フィルタ１１４は、信号Ｓsigから、ミキサ１１３において信号Ｓrf102と信号Ｓloとを乗算する際に生じる不要な周波数成分を除去することにより、信号Ｓsig2を生成するバンドパスフィルタである。
【００９７】
ＩＦアンプ１１５は、フィルタ１１４から供給された信号Ｓsig2を増幅して信号Ｓsig3として出力する可変利得アンプである。具体的には、ＩＦアンプ１１５は、ＲＦアンプ１１１と同様に、フィルタ１１４から供給された信号Ｓsig2の差動振幅に応じて利得を調整することにより、信号Ｓsig3の振幅を所定の振幅にするように動作する。これにより、信号Ｓsig2の差動振幅が小さい場合でも、出力信号Ｓsig3の振幅を、次段の復調回路１１６が動作するための十分な振幅にすることができる。
【００９８】
復調回路１１６は、ＩＦアンプ１１５から供給された信号Ｓsig3に基づいて、復調処理を行うものである。
【００９９】
ここで、トランジスタＰ１１０は、本開示における「第１のトランジスタ」の一具体例に対応し、トランジスタＮ１２０は、本開示における「第２のトランジスタ」の一具体例に対応する。抵抗素子Ｒ１は、本開示における「第１の抵抗素子」の一具体例に対応する。トランジスタＮ１３０は、本開示における「第３のトランジスタ」の一具体例に対応し、トランジスタＰ１４０は、本開示における「第４のトランジスタ」の一具体例に対応する。容量アッテネータ１２３は、本開示における「減衰部」の一具体例に対応する。容量素子Ｃ１１０は、本開示における「第１の容量素子」の一具体例に対応し、容量素子Ｃ１２０は、本開示における「第２の容量素子」の一具体例に対応する。
【０１００】
［動作および作用］
続いて、本実施の形態の受信装置２の動作および作用について説明する。
【０１０１】
（全体動作概要）
まず、図２０を参照して、受信装置２の全体動作概要を説明する。バラン１１０は、アンテナ９から供給された信号Ｓrf（単相信号）を、差動信号に変換し、信号Ｓrf101として出力する。ＲＦアンプ１１１は、バラン１１０から供給された信号Ｓrf101を増幅して信号Ｓrf102として出力する。局部発振部１１２は、無線通信の搬送波と同じ周波数を有する信号Ｓloを生成する。ミキサ１１３は、信号Ｓrf102と信号Ｓloとを乗算してダウンコンバートすることにより信号Ｓigを生成する。フィルタ１１４は、信号Ｓsigから、ミキサ１１３において信号Ｓrf102と信号Ｓloとを乗算する際に生じる不要な周波数成分を除去し、信号Ｓsig2を生成する。ＩＦアンプ１１５は、フィルタ１１４から供給された信号Ｓsig2を増幅して信号Ｓsig3として出力する。復調回路１１６は、ＩＦアンプ１１５から供給された信号Ｓsig3に基づいて、復調処理を行う。
【０１０２】
次に、バラン１１０の特性について、詳細に説明する。
【０１０３】
（バラン１１０の雑音特性について）
バラン１１０は、信号Ｓrfを単相差動変換する際、回路内で発生する雑音による差動信号Ｓrf101への影響を抑えるようになっている。以下に、詳細に説明する。
【０１０４】
図２２Ａは、バラン１１０におけるＣＭＯＳアンプ１２１の構成を表すものであり、図２２ＢはそのＣＭＯＳアンプ１２１の小信号等価回路を信号源１２９とともに表すものである。ここで、ｉｎは、トランジスタＰ１１０，Ｎ１２０から生じる電流ノイズを示す。また、信号源１２９は、信号源インピーダンスＲｓと交流信号源Ｖｓとを有している。この信号源インピーダンスＲｓは、例えばアンテナ９のインピーダンスに対応している。
【０１０５】
ＣＭＯＳアンプ１２１のゲインＧ１、およびＣＭＯＳアンプ１２１の出力インピーダンスZoutは、それぞれ次式のように表される。
【数１】
2013179890.tif 000003
ここで、ｇｍ１は、上述したように、トランジスタＰ１１０のトランスコンダクタンスｇｍ(P110)とトランジスタＮ１２０のトランスコンダクタンスｇｍ(N120)との和（ｇｍ(P110)＋ｇｍ(N120)）を示す。
【０１０６】
また、このＣＭＯＳアンプ１２１の出力信号Ｏutp，Ｏutnにおける入力換算ノイズｖｎp，ｖｎnは、それぞれ次式のように表される。
【数２】
2013179890.tif 000004
【０１０７】
よって、出力信号Ｏutp，Ｏutnの差分（差動信号）における入力換算ノイズｖｎdiffは、次式のように表される。
【数３】
2013179890.tif 000005
【０１０８】
式（５）において、ｇｍ１・Ｒｓ>>１であり、かつＲ１>>Ｒｓである場合には、第１項と第２項が打ち消し合うため、ｖｎdiffを十分に小さくすることができる。
【０１０９】
このようにＣＭＯＳアンプ１２１では、回路で発生する雑音を小さくすることができる。これにより、このＣＭＯＳアンプ１２１を含むバラン１１０においても、雑音を低く抑えることができる。
【０１１０】
図２３は、バラン１１０における雑音指数についてのシミュレーション結果の一例を表すものである。波形Ｗ１は、差動信号（信号Ｓop−信号Ｓon）における雑音指数を示し、波形Ｗ２は、信号Ｓonにおける雑音指数を示す。
【０１１１】
図２３に示したように、信号Ｓrf101の差動信号（波形Ｗ１）では、単相信号（波形Ｗ２）に比べて、低い雑音指数を実現することができる。このことは、差動信号では、信号Ｓopと信号Ｓonとに共通に重畳される雑音が互いに打ち消し合っていることを示している。
【０１１２】
このように、バラン１１０では、ＣＭＯＳアンプ１２１により雑音を打ち消し合うようにしたので、出力信号Ｓrf101における雑音を低く抑えることができる。
【０１１３】
また、バラン１１０は、ＣＭＯＳアンプ１２１を含んで構成されるため、電源電圧ＶＤＤのノイズや、電源電圧ＶＳＳの雑音により影響を受けやすく、これらの電源雑音に起因する雑音が出力信号Ｓrf101に重畳するおそれがある。よって、上述したように、バラン１１０は、他の回路ブロックとは別の電源により電源供給を受けるように構成している。これにより、他の回路ブロックの動作に起因する電源雑音に起因する雑音が出力信号Ｓrf101に現れるおそれを低減することができる。
【０１１４】
また、受信装置２では、バラン１１０において生じる雑音を小さくしたので、回路構成をシンプルにすることができる。すなわち、一般に、受信装置では、受信装置全体における雑音指数を低くするために、受信装置の初段に低雑音増幅回路（ＬＮＡ；Low Noise Amplifier）を設ける。この受信装置２では、バラン１１０が低い雑音で単相信号を差動信号に変換し、次段のＲＦアンプ１１１がその差動信号を増幅するようにしたので、このような低雑音増幅回路を省くことができるため、回路構成をシンプルにすることができる。
【０１１５】
（バラン１１０の歪み特性について）
バラン１１０は、ＣＭＯＳアンプ１２１に加え負荷部１２２を設けることにより、歪み特性を改善することができる。以下に、その詳細を説明する。
【０１１６】
ＣＭＯＳアンプ１２１および負荷部１２２からなるアンプのゲインＧ２は、次式のように表される。
【数４】
2013179890.tif 000006
ここで、ｇｍ２は、上述したように、トランジスタＮ１３０のトランスコンダクタンスｇｍ(N130)とトランジスタＰ１４０のトランスコンダクタンスｇｍ(P140)との和（ｇｍ(N130)＋ｇｍ(P140)）を示す。
【０１１７】
式（６）において、ｇｍ１・Ｒｓ>>１であり、ｇｍ２・Ｒｓ>>１であり、かつＲ１>>Ｒｓである場合には、ゲインＧ２はｇｍ１／ｇｍ２と同程度になる。これにより、トランスコンダクタンスｇｍ１により生じる歪み成分を、トランスコンダクタンスｇｍ２で打ち消すことができる。言い換えれば、ＣＭＯＳアンプ１２１で生じる歪み成分を、負荷部１２２により打ち消すことができる。
【０１１８】
図２４は、バラン１１０の入出力電圧特性についてのシミュレーション結果の一例を表すものである。この図２４は、入力電圧Ｖinが印加されたときの、信号Ｓop，Ｓonの微分特性、および信号Ｓopと信号Ｓonとの差（Ｓop−Ｓon）の微分特性を示している。さらに、図２４は、比較のため、バラン１１０における信号Ｓonに対応するものであって、負荷部１２２を省いた構成における信号ＳonRの微分特性をも示している。
【０１１９】
図２４に示したように、信号Ｓonの微分特性は、比較の為に示した信号SonRの微分特性に比べて、その微分特性が平坦になる入力電圧Ｖinの範囲を広くすることができる。このことは、負荷部１２２をＣＭＯＳアンプ１２１の負荷にすることにより、より平坦な特性を実現できることを意味している。
【０１２０】
これにより、信号Ｓrf101の差動信号（Ｓop−Ｓon）もまた、微分特性が平坦になる入力電圧Ｖinの範囲を広くすることができる。このようにして、バラン１１０では、負荷部１２２設けることにより、入力線形範囲を広くすることができ、これにより歪みを低減することができる。
【０１２１】
（信号Ｓopと信号Ｓonの差動性について）
バラン１１０は、容量アッテネータ１２３を設けることにより、信号Ｓopと信号Ｓonの差動性を改善することができる。以下に、その詳細を説明する。
【０１２２】
バラン１１０が出力する信号Ｓopおよび信号Ｓonは、差動信号Ｓrf101を構成することから、逆位相であるのに加え、同じ振幅であることが望ましい。そこで、バラン１１０では、容量アッテネータ１２３を設け、信号Ｓonの振幅を調整できるようにしている。具体的には、ＣＭＯＳアンプ１２１および負荷部１２２からなるアンプのゲインＧ２を１以上にし、容量アッテネータ１２３での減衰量を含めたバラン１１０全体のゲインを調整することにより信号Ｓonの振幅を所望の値に設計できるようにしている。
【０１２３】
図２４は、この調整を行った場合における特性を示している。図２４に示したように、信号Ｓopと信号Ｓonとでは、微分特性が平坦になる部分における微分値（縦軸の値）がほぼ同じである。これにより、この平坦な範囲（入力線形範囲）において交流電圧が入力された場合には、出力される信号Ｓopの振幅と信号Ｓonの信号がほぼ等しくなる。
【０１２４】
このように、バラン１１０では、容量アッテネータ１２３を設け、信号Ｓonの振幅を調整することができるようにしたので、信号Ｓopと信号Ｓonの振幅をほぼ等しくすることができ、差動性を高めることができる。特に、バラン１１０の諸特性の観点からゲインＧ２を高めたい場合でも、容量アッテネータ１２３によりその分だけ減衰量を大きく設定することにより、差動性を確保することができる。
【０１２５】
［効果］
以上のように本実施の形態では、ＣＭＯＳアンプを用いてバランを構成したので、差動信号における雑音を低減することができる。
【０１２６】
また、本実施の形態では、いわゆるダイオード接続されたＭＯＳトランジスタをＣＭＯＳアンプの負荷として設けたので、歪み特性を改善することができる。
【０１２７】
また、本実施の形態では、容量アッテネータを設けたので、バランの出力信号の差動性を高めることができる。
【０１２８】
［変形例２−１］
上記実施の形態では、ＣＭＯＳアンプ１２１、負荷部１２２、および容量アッテネータ１２３の特性をあらかじめ設計により定めるようにしたが、これに限定されるものではなく、これらの特性を可変に構成してもよい。以下に、本変形例に係るバラン１１０Ｂについて、詳細に説明する。
【０１２９】
図２５は、本変形例に係るバラン１１０Ｂの一構成例を表すものである。バラン１１０Ｂは、ＣＭＯＳアンプ１２１Ｂと、負荷部１２２Ｂと、容量アッテネータ１２３Ｂとを有している。
【０１３０】
ＣＭＯＳアンプ１２１Ｂは、上記実施の形態に係るＣＭＯＳアンプ１２１において、トランジスタＰ１１０を複数設け（この例では３つのトランジスタＰ１１１〜Ｐ１１３）、これらを制御信号ＣＴＬ１により選択可能に構成するとともに、同様にトランジスタＮ１２０を複数設け（この例では３つのトランジスタＮ１２１〜Ｎ１２３）、これらを制御信号ＣＴＬ２により選択可能に構成したものである。具体的には、ＣＭＯＳアンプ１２１Ｂは、例えば、トランジスタＰ１１１を選択するためのトランジスタＰ１１７を有している。このトランジスタＰ１１７はＰ型のＭＯＳトランジスタであり、ゲートに制御信号ＣＴＬ１が供給され、ドレインがトランジスタＰ１１１のソースに接続され、ソースに電源電圧ＶＤＤが供給されている。そして、制御信号ＣＴＬ１を低レベル電圧にすることにより、トランジスタＰ１１７がオン状態になり、トランジスタＰ１１１が選択されるようになっている。他のトランジスタＰ１１２，Ｐ１１３，Ｎ１２１〜Ｎ１２３についても同様である。
【０１３１】
負荷部１２２Ｂは、上記実施の形態に係る負荷部１２２において、トランジスタＮ１３０を複数設け（この例では３つのトランジスタＮ１３１〜Ｎ１３３）、これらを制御信号ＣＴＬ３により選択可能に構成するとともに、同様にトランジスタＰ１４０を複数設け（この例では３つのトランジスタＰ１４１〜Ｐ１４３）、これらを制御信号ＣＴＬ４により選択可能に構成したものである。具体的には、負荷部１２２Ｂは、例えば、トランジスタＮ１３１を選択するためのトランジスタＰ１３７を有している。このトランジスタＰ１３７はＰ型のＭＯＳトランジスタであり、ゲートに制御信号ＣＴＬ３が供給され、ドレインが抵抗素子Ｒ１３７を介してトランジスタＮ１３１のドレインに接続され、ソースに電源電圧ＶＤＤが供給されている。そして、制御信号ＣＴＬ３を低レベル電圧にすることにより、トランジスタＰ１３７がオン状態になり、トランジスタＮ１３１および抵抗素子Ｒ１３７がＣＭＯＳアンプ１２１Ｂの負荷として選択されるようになっている。他のトランジスタＮ１３２，Ｎ１３３，Ｐ１４１〜Ｐ１４３およびＲ１４７〜Ｒ１４９についても同様である。
【０１３２】
容量アッテネータ１２３Ｂは、上記実施の形態に係る容量アッテネータ１２３において、容量素子Ｃ１２０を複数設け（この例では３つの容量素子Ｃ１２１〜Ｃ１２３）、これらを制御信号ＣＴＬ５により選択可能に構成したものである。具体的には、容量アッテネータ１２３Ｂは、例えば、容量素子Ｃ１２１を選択するためのトランジスタＮ１１７を有している。このトランジスタＮ１１７は、Ｎ型のトランジスタであり、ゲートに制御信号ＣＴＬ５が供給され、ドレインが容量素子Ｃ１２１の他端に接続され、ソースに電源電圧ＶＳＳが供給されている。そして、制御信号ＣＴＬ５を高レベル電圧にすることにより、トランジスタＮ１１７がオン状態になり、容量素子Ｃ１２１が選択されるようになっている。他の容量素子Ｃ１２２，Ｃ１２３についても同様である。
【０１３３】
ここで、トランジスタＰ１１７等は、本開示における「第１のスイッチ」の一具体例に対応し、トランジスタＮ１２７等は、本開示における「第２のスイッチ」の一具体例に対応する。トランジスタＰ１３７等は、本開示における「第３のスイッチ」の一具体例に対応し、トランジスタＮ１４７等は、本開示における「第４のスイッチ」の一具体例に対応する。トランジスタＮ１１７等は、本開示における「第５のスイッチ」の一具体例に対応する。抵抗素子Ｒ１３７等は、本開示における「第２の抵抗素子」の一具体例に対応し、抵抗素子Ｒ１４７等は、本開示における「第３の抵抗素子」の一具体例に対応する。
【０１３４】
バラン１１０Ｂは、このような構成により、制御信号ＣＴＬ１，ＣＴＬ２によりＣＭＯＳアンプ１２１ＢのゲインＧ１を調整することができ、制御信号ＣＴＬ３，ＣＴＬ４により例えば歪み特性を調整することができ、制御信号ＣＴＬ５により差動性を調整することができる。
【０１３５】
なお、本変形例は、図２５に示した構成に限定されるものではなく、例えば、図２１に示したバラン１１０において、ＣＭＯＳアンプ１２１だけをＣＭＯＳアンプ１２１Ｂ（図２５）に置き換えてもよいし、負荷部１２２だけを負荷部１２２Ｂ（図２５）に置き換えてもよいし、容量アッテネータ１２３だけを容量アッテネータ１２３Ｂ（図２５）に置き換えてもよい。また、負荷部１２２Ｂでは、抵抗素子Ｒ１３７〜Ｒ１３９およびＲ１４７〜Ｒ１４９を設けたが、これに限定されるものではなく、図２６に示したように、この抵抗素子Ｒ１３７等を省き、例えばトランジスタＮ１３１のドレインとトランジスタＰ１３７のドレインとを直接接続してもよい。また、ＣＭＯＳアンプ１２１Ｂにおいて、図２７に示したように、複数のトランジスタＮ１２０（３つのトランジスタＮ１２１〜Ｎ１２３）のみを選択可能に構成してもよいし、複数のトランジスタＰ１１０（３つのトランジスタＰ１１１〜Ｐ１１３）のみを選択可能に構成してもよい。
【０１３６】
［変形例２−２］
上記実施の形態では、バラン１１０は、その他の回路ブロックとは別の電源により電源供給されるものとしたが、より具体的には、例えば、図２８に示したようにバラン１１０に電源を供給するための電源回路１１８Ｅを備えてもよい。
【０１３７】
［変形例２−３］
また、上記実施の形態では、受信装置２は常に受信動作を行うように構成したが、これに限定されるものではなく、例えば、無信号状態では受信動作を止め、間欠的に受信動作を行うようにしてもよい。以下に詳細に説明する。
【０１３８】
図２９は、本変形例に係る受信装置２Ｆの一構成例を表すものである。受信装置２Ｆは、タイマ回路１１９と、局部発振部１１２Ｆと、電源回路１１８Ｆとを備えている。タイマ回路１１９は、受信装置２Ｆのコントローラ（図示せず）から供給された制御信号Ｃｐに基づいて、受信装置２Ｆの間欠動作を制御するための制御信号Ｃｐ１を生成するものである。この制御信号Ｃｐは、無信号状態において高レベルになる論理信号である。局部発振部１１２Ｆは、制御信号Ｃｐ１に基づいて、信号Ｓloを生成し、あるいはその生成を停止するものである。電源回路１１８Ｆは、制御信号Ｃｐ１に基づいて、バラン１１０への電源供給を行うものである。
【０１３９】
図３０は、受信装置２Ｆのタイミング波形図を表すものであり、（Ａ）は信号Ｓrfを示し、（Ｂ）は制御信号Ｃｐの波形を示し、（Ｃ）はタイマ回路１１９の内部クロック信号Ｃlkの波形を示し、（Ｄ）は制御信号Ｃｐ１の波形を示す。
【０１４０】
まず、タイミングｔ０において、アンテナ９からの信号Ｓrfの供給が停止し、無信号状態になる（図３０（Ａ））。受信装置２Ｆのコントローラは、復調回路１１６の復調結果に基づいて、この無信号状態を検出し、タイミングｔ１において、制御信号Ｃｐを低レベルから高レベルに変化させる（図３０（Ｂ））。タイマ回路１１９は、制御信号Ｃｐが高レベルである期間（タイミングｔ１〜ｔ２の期間）において、内部クロック信号Ｃlkを制御信号Ｃｐ１として出力する（図３０（Ｃ），（Ｄ））。局部発振部１１２Ｆは、この制御信号Ｃｐ１が高レベルである期間において信号Ｓloを生成し、低レベルである期間において信号Ｓloの生成を停止する。電源回路１１８Ｆは、制御信号Ｃｐ１が高レベルである期間においてバラン１１０に対して電源供給を行い、低レベルである期間においてバラン１１０への電源供給を停止する。これにより、受信装置２Ｆは、間欠的に受信動作を行う。
【０１４１】
そして、タイミングｔ２において、アンテナ９からの信号Ｓrfの供給が再開した後、受信装置２Ｆは、制御信号Ｃｐ１が高レベルとなる期間（タイミングｔ３〜ｔ４の期間）において、この信号Ｓrfに基づいて受信動作を行う。受信装置２Ｆのコントローラは、復調回路１１６の復調結果に基づいて、この信号Ｓrfの供給が再開したことを検出し、タイミングｔ４において制御信号Ｃｐを高レベルから低レベルに変化させる。
【０１４２】
このように、無信号状態において間欠的に受信動作を行うことにより、受信装置２Ｆの消費電力を低減することができる。
【０１４３】
［変形例２−４］
上記実施の形態では、バラン１１０を無線通信の受信装置に適用したが、これに限定されるものではなく、これに代えて、例えば、図３１に示したように、光ファイバなどを用いた有線通信における受信装置７に適用してもよい。受信装置７は、フォトディテクタ７０と、ＴＩＡ（Trans Impedance Amplifier）７１と、単相差動変換回路７２と、アンプ７３と、ＣＤＲ（Clock and Data Recovery）７４と、処理部７５とを有している。フォトディテクタ７０は、光ファイバなどにより供給された光信号検出し、電流信号に変換するものである。ＴＩＡ７１は、電流信号を電圧信号に変換するものである。単相差動変換回路７２は、ＴＩＡ７１から供給された単相の電圧信号を差動信号に変換するものであり、例えば上記実施の形態におけるバラン７０が適用可能である。アンプ７３は、供給された電圧信号を増幅するものである。ＣＤＲ７４は、アンプ７３により増幅された電圧信号に基づいてクロック信号を生成するするとともにデータ信号を生成するものである。処理部７５は、ＣＤＲ７４から供給されたクロック信号およびデータ信号に基づいて所定の処理を行うものである。
【０１４４】
［変形例２−５］
上記実施の形態では、バラン１１０を受信装置に適用したが、これに限定されるものではなく、これに代えて、例えば送信装置に適用してもよい。
【０１４５】
＜３．第３の実施の形態＞
次に、第３の実施の形態に係る受信装置３について説明する。本実施の形態は、第１の実施の形態に係る減衰器２０（ＲＦスイッチ３０）、および第２の実施の形態に係るバラン１１０の両方を用いて受信装置を構成したものである。
【０１４６】
図３２は、第３の実施の形態に係る受信装置３の一構成例を表すものである。受信装置３は、減衰器２０と、駆動部１１と、バラン１１０と、ＲＦアンプ１１１とを備えている。すなわち、受信装置３は、第１の実施の形態に係る受信装置１（図１）において、低雑音増幅回路１２を、第２の実施の形態に係るバラン１１０およびＲＦアンプ１１１（図２０）に置き換えたものである。
【０１４７】
このように、本実施の形態では、第１の実施の形態に係る減衰器と、第２の実施の形態に係るバランを組み合わせたので、これらの各実施の形態と同様の効果を得ることができる。
【０１４８】
［変形例３−１］
上記実施の形態では、第１の実施の形態に係る減衰器２０（ＲＦスイッチ３０）と上記第２の実施の形態に係るバラン１１０を組み合わせたが、これに限定されるものではなく、これに代えて、例えば、この構成に、上記第１の実施の形態の変形例１−１〜１−５を適用してもよいし、上記第２の実施の形態の変形例２−１〜２−５を適用してもよい。
【０１４９】
＜４．適用例＞
次に、上記実施の形態および変形例で説明した受信装置の適用例について説明する。
【０１５０】
図３３は、上記実施の形態等の受信装置が適用される携帯電話機の外観を表すものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０、サブディスプレイ７５０、ピクチャーライト７６０およびカメラ７７０を有している。この携帯電話機は、上記実施の形態等に係る受信装置を搭載している。
【０１５１】
上記実施の形態等の受信装置は、このような携帯電話機の他、通信機能を有するノート型パーソナルコンピュータ、携帯型ゲーム機、デジタルカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の受信装置は、通信機能を有するあらゆる分野の電子機器に適用することが可能である。
【０１５２】
なお、本技術は以下のような構成とすることができる。
【０１５３】
（１）入力端子に接続されたゲートと、第１の電圧源に接続されるソースと、出力ノードに接続されたドレインとを有する第１導電型の１または複数の第１のトランジスタと、
前記入力端子に接続されたゲートと、第２の電圧源に接続されるソースと、前記出力ノードに接続されたドレインとを有する第２導電型の１または複数の第２のトランジスタと、
前記入力端子に接続された第１の出力端子と、
前記出力ノードに直接または間接的に挿入接続された第２の出力端子と
を備えた単相差動変換回路。
【０１５４】
（２）前記第１の電圧源に接続されるゲートと、前記出力ノードに接続されるソースとを有する、前記第２導電型の１または複数の第３のトランジスタと、
前記第２の電圧源に接続されるゲートと、前記出力ノードに接続されるソースとを有する、前記第１導電型の１または複数の第４のトランジスタと
をさらに備えた
前記（１）に記載の単相差動変換回路。
【０１５５】
（３）前記１または複数の第１のトランジスタのトランスコンダクタンスと、前記１または複数の第２のトランジスタのトランスコンダクタンスの和は、前記１または複数の第３のトランジスタのトランスコンダクタンスと、前記１または複数の第４のトランスコンダクタンスとの和よりも大きい
前記（２）に記載の単相差動変換回路。
【０１５６】
（４）前記第１から第４のトランジスタのチャネル長は互いに等しく、
前記１または複数の第１のトランジスタのチャネル幅は、前記１または複数の第４のトランジスタのチャネル幅よりも大きく、
前記１または複数の第２のトランジスタのチャネル幅は、前記１または複数の第３のトランジスタのチャネル幅よりも大きい
前記（２）または（３）に記載の単相差動変換回路。
【０１５７】
（５）前記１または複数の第３のトランジスタのそれぞれは、前記第１の電圧源に接続されるドレインをさらに有し、
前記１または複数の第４のトランジスタのそれぞれは、前記第２の電圧源に接続されるドレインをさらに有する
前記（２）から（４）のいずれかに記載の単相差動変換回路。
【０１５８】
（６）前記１または複数の第３のトランジスタと対応して設けられ、それぞれが、第１の端子と、前記第１の電圧源に接続される第２の端子とを有する１または複数の第２の抵抗素子と、
前記１または複数の第４のトランジスタと対応して設けられ、それぞれが、第１の端子と、前記第２の電圧源に接続される第２の端子とを有する１または複数の第３の抵抗素子と
をさらに備え、
前記１または複数の第３のトランジスタのそれぞれは、対応する前記第２の抵抗素子の前記第１の端子と接続されたドレインをさらに有し、
前記１または複数の第４のトランジスタのそれぞれは、対応する前記第３の抵抗素子の前記第１の端子と接続されたドレインをさらに有する
前記（２）から（４）のいずれかに記載の単相差動変換回路。
【０１５９】
（７）前記出力ノードと前記第２の出力端子との間に挿入接続された減衰部をさらに備えた
前記（１）から（６）のいずれかに記載の単相差動変換回路。
【０１６０】
（８）前記減衰部は、
前記出力ノードに接続された第１の端子と、前記第２の出力端子に接続された第２の端子とを有する第１の容量素子と、
前記第２の出力端子に接続された第１の端子と、前記第２の電圧源に接続される第２の端子とを有する１または複数の第２の容量素子と
を含む
前記（７）に記載の単相差動変換回路。
【０１６１】
（９）前記１または複数の第１のトランジスタと対応して設けられ、それぞれが、前記第１の電圧源に接続された第１の端子と、対応する前記第１のトランジスタのソースと接続された第２の端子とを有する１または複数の第１のスイッチと、
前記１または複数の第２のトランジスタと対応して設けられ、それぞれが、前記第２の電圧源に接続された第１の端子と、対応する前記第２のトランジスタのソースと接続された第２の端子とを有する１または複数の第２のスイッチと
をさらに備えた
前記（１）から（８）のいずれかに記載の単相差動変換回路。
【０１６２】
（１０）前記１または複数の第３のトランジスタと対応して設けられ、それぞれが、前記第１の電圧源に接続された第１の端子と、対応する前記第３のトランジスタのドレインに接続された第２の端子とを有する１または複数の第３のスイッチと、
前記１または複数の第４のトランジスタと対応して設けられ、それぞれが、前記第２の電圧源に接続された第１の端子と、対応する前記第４のトランジスタのドレインに接続された第２の端子とを有する１または複数の第４のスイッチと
をさらに備えた
前記（５）に記載の単相差動変換回路。
【０１６３】
（１１）前記１または複数の第２の抵抗素子と対応して設けられ、それぞれが、前記第１の電圧源に接続された第１の端子と、対応する前記第２の抵抗素子の前記第２の端子に接続された第２の端子とを有する１または複数の第３のスイッチと、
前記１または複数の第３の抵抗素子と対応して設けられ、それぞれが、前記第２の電圧源に接続された第１の端子と、対応する前記第３の抵抗素子の前記第２の端子に接続された第２の端子とを有する１または複数の第４のスイッチと
をさらに備えた
前記（６）に記載の単相差動変換回路。
【０１６４】
（１２）前記１または複数の第２の容量素子と対応して設けられ、それぞれが、前記第２の電圧源に接続された第１の端子と、対応する前記第２の容量素子の前記第２の端子に接続された第２の端子とを有する１または複数の第５のスイッチと
を備えた
前記（８）に記載の単相差動変換回路。
【０１６５】
（１３）入力端子に接続されたゲートと、第１の電圧源に接続されるソースと、出力ノードに接続されたドレインとを有する第１導電型の１または複数の第１のトランジスタと、
前記入力端子に接続されたゲートと、第２の電圧源に接続されるソースと、前記出力ノードに接続されたドレインとを有する第２導電型の１または複数の第２のトランジスタと、
前記入力端子と前記出力ノードとの間に挿入接続された第１の抵抗素子と、
前記入力端子に接続された第１の出力端子と、
前記出力ノードに直接または間接的に接続された第２の出力端子と
を備えたバラン。
【０１６６】
（１４）制御端子を有する１または複数のスイッチングトランジスタと、
前記制御端子のそれぞれに接続された非線形回路と
を備えたスイッチ。
【０１６７】
（１５）前記１または複数のスイッチングトランジスタはＮ型の第５のトランジスタを含み、
前記第５のトランジスタの制御端子に接続された非線形回路のインピーダンスは、その制御端子の電圧が高いほど低い
前記（１４）に記載のスイッチ。
【０１６８】
（１６）前記１または複数のスイッチングトランジスタはＰ型の第６のトランジスタを含み、
前記第６のトランジスタの制御端子に接続された非線形回路のインピーダンスは、その制御端子の電圧が低いほど高い
前記（１４）または（１５）に記載のスイッチ。
【０１６９】
（１７）前記非線形回路は第７のトランジスタを含む
前記（１４）から（１６）のいずれかに記載のスイッチ。
【０１７０】
（１８）前記第７のトランジスタは、ゲートと、ドレインと、ソースとを有し、
ドレインおよびソースのうちの一方と、ゲートとが互いに接続されている
前記（１７）に記載のスイッチ。
【０１７１】
（１９）前記第７のトランジスタはＰ型のトランジスタであり、
前記制御端子は、前記第７のトランジスタのドレインおよびソースのうちの他方と接続されている
前記（１８）に記載のスイッチ。
【０１７２】
（２０）前記第７のトランジスタはＮ型のトランジスタであり、
前記制御端子は、前記第７のトランジスタのドレインおよびソースのうちの一方と接続されている
前記（１８）に記載のスイッチ。
【０１７３】
（２１）各スイッチングトランジスタは、前記第７のトランジスタのドレインおよびソースのうち、前記制御端子と接続されていない端子に印加された電圧に基づいてオンオフする
前記（１９）または（２０）に記載のスイッチ。
【０１７４】
（２２）前記制御端子は前記スイッチングトランジスタのゲートである
前記（１４）から（２１）のいずれかに記載のスイッチ。
【０１７５】
（２３）前記制御端子は前記スイッチングトランジスタのバックゲートである
前記（１４）から（２１）のいずれかに記載のスイッチ。
【０１７６】
（２４）前記非線形回路はダイオードを含む
前記（１４）から（１６）のいずれかに記載のスイッチ。
【０１７７】
（２５）前記非線形回路は、前記制御端子における電圧に基づいて抵抗値が変化する可変抵抗回路を含む
前記（１４）から（１６）のいずれかに記載のスイッチ。
【０１７８】
（２６）単相差動変換回路と、
前記単相差動変換回路により生成された差動信号に基づいて所定の処理を行う処理回路と
を備え、
前記単相差動変換回路は、
入力端子に接続されたゲートと、第１の電圧源に接続されるソースと、出力ノードに接続されたドレインとを有する第１導電型の１または複数の第１のトランジスタと、
前記入力端子に接続されたゲートと、第２の電圧源に接続されるソースと、前記出力ノードに接続されたドレインとを有する第２導電型の１または複数の第２のトランジスタと、
前記入力端子と前記出力ノードとの間に挿入接続された第１の抵抗素子と、
前記入力端子に接続された第１の出力端子と、
前記出力ノードに直接または間接的に挿入接続された第２の出力端子と
を有する
通信装置。
【０１７９】
（２７）前記単相差動変換回路と前記処理回路とは、互いに異なる電源に接続されている
前記（２６）に記載の通信装置。
【０１８０】
（２８）前記単相差動変換回路に接続された電源回路を備えた
前記（２７）に記載の通信装置。
【０１８１】
（２９）前記通信装置は受信装置であり、
前記入力端子はアンテナと接続されている
前記（２６）から（２８）のいずれかに記載の通信装置。
【０１８２】
（３０）前記通信装置は受信装置であり、
前記処理回路は、無信号状態では、前記受信装置が間欠的に信号を受信するように、前記単相差動変換回路を制御する
前記（２６）から（２９）のいずれかに記載の通信装置。
【０１８３】
（３１）１または複数のスイッチと、
前記１または複数のスイッチを制御する制御部と
を備え、
前記スイッチは、
制御端子を有する１または複数のスイッチングトランジスタと、
前記制御端子のそれぞれに接続された非線形回路と
を有する
通信装置。
【０１８４】
（３２）複数のスイッチを備え、
各スイッチは、第１の端子および第２の端子を有し、
前記第１の端子または第２の端子が互いに接続されている
前記（３１）に記載の通信装置。
【０１８５】
（３３）単相信号の経路を切り換えるスイッチ部と、
前記スイッチ部から供給された単相信号を差動信号に変換する単相差動変換回路と
を備え、
前記スイッチ部は、
１または複数のスイッチと、
前記１または複数のスイッチを制御する制御部と
を有し、
前記スイッチは、
制御端子を有する１または複数のスイッチングトランジスタと、
前記制御端子のそれぞれに接続された非線形回路と
を含み、
前記単相差動変換回路は、
入力端子に接続されたゲートと、第１の電圧源に接続されるソースと、出力ノードに接続されたドレインとを有する第１導電型の１または複数の第１のトランジスタと、
前記入力端子に接続されたゲートと、第２の電圧源に接続されるソースと、前記出力ノードに接続されたドレインとを有する第２導電型の１または複数の第２のトランジスタと、
前記入力端子と前記出力ノードとの間に挿入接続された第１の抵抗素子と、
前記入力端子に接続された第１の出力端子と、
前記出力ノードに直接または間接的に接続された第２の出力端子と
を有する
通信装置。
【０１８６】
本出願は、日本国特許庁において２０１２年５月２８日に出願された日本特許出願番号２０１２−１２０９３９号、および日本特許出願番号２０１２−１２０９４０号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
【０１８７】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図１】
2013179890.tif 000007
【図２】
2013179890.tif 000008
【図３】
2013179890.tif 000009
【図４】
2013179890.tif 000010
【図５】
2013179890.tif 000011
【図６】
2013179890.tif 000012
【図７Ａ】
2013179890.tif 000013
【図７Ｂ】
2013179890.tif 000014
【図８】
2013179890.tif 000015
【図９】
2013179890.tif 000016
【図１０】
2013179890.tif 000017
【図１１】
2013179890.tif 000018
【図１２Ａ】
2013179890.tif 000019
【図１２Ｂ】
2013179890.tif 000020
【図１３Ａ】
2013179890.tif 000021
【図１３Ｂ】
2013179890.tif 000022
【図１３Ｃ】
2013179890.tif 000023
【図１４】
2013179890.tif 000024
【図１５】
2013179890.tif 000025
【図１６】
2013179890.tif 000026
【図１７】
2013179890.tif 000027
【図１８】
2013179890.tif 000028
【図１９】
2013179890.tif 000029
【図２０】
2013179890.tif 000030
【図２１】
2013179890.tif 000031
【図２２Ａ】
2013179890.tif 000032
【図２２Ｂ】
2013179890.tif 000033
【図２３】
2013179890.tif 000034
【図２４】
2013179890.tif 000035
【図２５】
2013179890.tif 000036
【図２６】
2013179890.tif 000037
【図２７】
2013179890.tif 000038
【図２８】
2013179890.tif 000039
【図２９】
2013179890.tif 000040
【図３０】
2013179890.tif 000041
【図３１】
2013179890.tif 000042
【図３２】
2013179890.tif 000043
【図３３】
2013179890.tif 000044
【国際調査報告】
2013179890.tif 000045
2013179890.tif 000046
2013179890.tif 000047
2013179890.tif 000048
2013179890.tif 000049
2013179890.tif 000050
2013179890.tif 000051
2013179890.tif 000052
2013179890.tif 000053