(57)【要約】  複数のスイッチングＩＣを搭載する場合において、上記電圧変動を抑制する多チャンネル型ＤＣ−ＤＣコンバータを提供する。  入力端子（４１）と、制御ＩＣ（３Ａ）の電源入力端子（３０Ａ）と、制御ＩＣ（３Ｂ）の電源入力端子（３０Ｂ）と、がそれぞれ接続され、かつ電源入力端子（３０Ａ）および電源入力端子（３０Ｂ）は、磁性体の内部の配線を介して接続される。そして、ビアホール導体（１１Ａ）およびビアホール導体（１１Ｂ）は、磁性体が含まれる多層基板（２）の内部を積層方向に貫通し、かつ外部に露出しないため、それぞれインダクタとして機能する。制御ＩＣ（３Ａ）の電源入力端子（３０Ａ）および制御ＩＣ（３Ｂ）の電源入力端子（３０Ｂ）の間は、インダクタによって高周波的に分離し、電圧変動を抑制する。
2013171924.tif 000002
【特許請求の範囲】
【請求項１】
磁性体を含む多層基板と、
前記多層基板の内部に形成された第１のインダクタおよび第２のインダクタと、
前記多層基板の部品搭載面上に設けられ、前記第１のインダクタおよび第２のインダクタとそれぞれ接続される第１の制御ＩＣおよび第２の制御ＩＣと、
を備えた多チャンネル型ＤＣ−ＤＣコンバータであって、
前記多層基板の前記部品搭載面と対向する実装面に設けられた入力端子と、前記第１の制御ＩＣの電源入力端子と、前記第２の制御ＩＣの電源入力端子と、がそれぞれ接続され、前記第１の制御ＩＣの電源入力端子および前記第２の制御ＩＣの電源入力端子は、前記磁性体の内部の配線を介して接続されていることを特徴とする多チャンネル型ＤＣ−ＤＣコンバータ。
【請求項２】
前記実装面に設けられた第１の出力端子および前記第１の制御ＩＣの出力端子は、および前記実装面に設けられた第２の出力端子および前記第２の制御ＩＣの出力端子は、それぞれ前記磁性体の内部の配線を介して接続されていることを特徴とする請求項１に記載の多チャンネル型ＤＣ−ＤＣコンバータ。
【請求項３】
前記磁性体の内部の配線は、ビアホール導体を含むことを特徴とする請求項１または請求項２に記載の多チャンネル型ＤＣ−ＤＣコンバータ。
【請求項４】
前記第１の制御ＩＣの電源出力端子と、前記実装面上に設けられた第１の出力端子と、の間に前記第１のインダクタを接続し、前記第２の制御ＩＣの電源出力端子と、前記実装面上に設けられた第２の出力端子と、の間に前記第２のインダクタを接続して降圧型ＤＣ−ＤＣコンバータを構成したことを特徴とする請求項１〜３のいずれかに記載の多チャンネル型ＤＣ−ＤＣコンバータ。
【請求項５】
前記第１の制御ＩＣの電源入力端子と、前記実装面に設けられた入力端子と、の間に前記第１のインダクタを接続し、前記第２の制御ＩＣの電源入力端子と、前記実装面に設けられた入力端子と、の間に前記第２のインダクタを接続して昇圧型ＤＣ−ＤＣコンバータを構成したことを特徴とする請求項１〜３のいずれかに記載の多チャンネル型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチング素子を搭載したＤＣ−ＤＣコンバータに関し、特に多チャンネル型のＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
従来、磁性体基板内部にコイルパターンを形成し、磁性体基板上部に制御ＩＣを搭載することで、ＤＣ−ＤＣコンバータを実現するものが知られている（例えば特許文献１を参照）。【０００３】
また、１つの磁性体基板内部に複数のコイルを形成し、多チャンネル型のＤＣ−ＤＣコンバータを構成することも知られている（例えば特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００８／０８７７８１号
【特許文献２】特開２００４−３４３９７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
多チャンネル型のＤＣ−ＤＣコンバータにおいて、複数の制御ＩＣを搭載する場合、各制御ＩＣの電源入力端子間が接続されることになるため、各制御ＩＣの周波数が異なると、その差分の周波数が電圧変動として現れるという課題がある。【０００６】
そこで、この発明は、複数の制御ＩＣを搭載する場合において、上記電圧変動を抑制する多チャンネル型ＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の多チャンネル型ＤＣ−ＤＣコンバータは、磁性体を含む多層基板と、前記多層基板の内部に形成された第１のインダクタおよび第２のインダクタと、前記多層基板の部品搭載面上に設けられ、前記第１のインダクタおよび第２のインダクタとそれぞれ接続される第１の制御ＩＣおよび第２の制御ＩＣと、を備えている。【０００８】
そして、本発明の多チャンネル型ＤＣ−ＤＣコンバータは、前記多層基板の前記部品搭載面と対向する実装面に設けられた入力端子と、前記第１の制御ＩＣの電源入力端子と、前記第２の制御ＩＣの電源入力端子と、がそれぞれ接続され、前記第１の制御ＩＣの電源入力端子および前記第２の制御ＩＣの電源入力端子は、前記磁性体の内部の配線を介して接続されていることを特徴とする。【０００９】
複数の制御ＩＣを搭載する場合、各制御ＩＣの電源入力端子間が接続されているため、各制御ＩＣの周波数が異なると、その差分の周波数が電圧変動として現れるが、本発明の多チャンネル型ＤＣ−ＤＣコンバータでは、上記のように、各制御ＩＣの電源入力端子間が磁性体の内部の配線を介して接続されているため、電源入力端子間に寄生インダクタが存在することになる。したがって、当該寄生インダクタによって各制御ＩＣの電源入力端子間が高周波的には高い抵抗で分離されていることになるため、電圧変動が抑制される。【００１０】
なお、前記実装面に設けられた第１の出力端子および前記第１の制御ＩＣの出力端子は、および前記実装面に設けられた第２の出力端子および前記第２の制御ＩＣの出力端子は、それぞれ前記磁性体の内部の配線を介して接続されている態様とすることも可能である。【００１１】
また、磁性体の内部の配線とは、多層基板の積層方向に形成されたビアホール導体とする態様も可能であるし、多層基板のうち、ある基板上面に配線を形成し、多層基板の端面を介して接続することでも可能である。【００１２】
なお、本発明の多チャンネル型ＤＣ−ＤＣコンバータは、前記第１の制御ＩＣの電源出力端子と、前記実装面上に設けられた第１の出力端子と、の間に前記第１のインダクタを接続し、前記第２の制御ＩＣの電源出力端子と、前記実装面上に設けられた第２の出力端子と、の間に前記第２のインダクタを接続して降圧型ＤＣ−ＤＣコンバータを構成することも可能であるし、前記第１の制御ＩＣの電源入力端子と、前記実装面に設けられた入力端子と、の間に前記第１のインダクタを接続し、前記第２の制御ＩＣの電源入力端子と、前記実装面に設けられた入力端子と、の間に前記第２のインダクタを接続して昇圧型ＤＣ−ＤＣコンバータを構成することも可能である。
【発明の効果】
【００１３】
この発明によれば、複数の制御ＩＣを搭載する場合において、上記電圧変動を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】多チャンネル型ＤＣ−ＤＣコンバータの上面図および横断面図を示す図である。
【図２】多チャンネル型ＤＣ−ＤＣコンバータを降圧型ＤＣ−ＤＣコンバータとする場合の回路図である。
【図３】多チャンネル型ＤＣ−ＤＣコンバータを昇圧型ＤＣ−ＤＣコンバータとする場合の回路図である。
【図４】図４（Ａ）は、変形例１に係る多チャンネル型ＤＣ−ＤＣコンバータの上面図であり、図４（Ｂ）は、回路図である。
【図５】図５（Ａ）は、変形例２に係る多チャンネル型ＤＣ−ＤＣコンバータの上面図であり、図５（Ｂ）は、回路図である。
【図６】変形例３に係る多チャンネル型ＤＣ−ＤＣコンバータの回路図である。
【図７】変形例４に係る多チャンネル型ＤＣ−ＤＣコンバータの回路図である。
【図８】図８（Ａ）は、変形例５に係る多チャンネル型ＤＣ−ＤＣコンバータの上面図であり、図８（Ｂ）は、回路図である。
【図９】図９（Ａ）は、変形例６に係る多チャンネル型ＤＣ−ＤＣコンバータの上面図であり、図９（Ｂ）は、回路図である。
【発明を実施するための形態】
【００１５】
図１（Ａ）は、本発明の実施形態に係る多チャンネル型ＤＣ−ＤＣコンバータの上面図（多層基板の主面を示す図）であり、図１（Ｂ）は、多層基板のうち、コイル導体が形成されている部分の横断面図（図１（Ａ）におけるＡ−Ａ線の断面図）である。図２は、多チャンネル型ＤＣ−ＤＣコンバータを降圧型ＤＣ−ＤＣコンバータとする場合の回路図である。
【００１６】
図１（Ａ）および図１（Ｂ）に示すように、本実施形態の多チャンネル型ＤＣ−ＤＣコンバータ１は、複数の磁性体セラミックグリーンシートが積層・焼成されてなる多層基板２の部品搭載面上に制御ＩＣ３Ａ、制御ＩＣ３Ｂ、入力側コンデンサ１２Ａ、入力側コンデンサ１２Ｂ、出力側コンデンサ１３Ａ、および出力側コンデンサ１３Ｂからなる電子部品を搭載したものである。
【００１７】
多層基板２は、高透磁率を有する磁性体（フェライト）層にて構成されており、積層されるシート間にコイル導体を設け、積層方向に接続したインダクタ３１Ａおよびインダクタ３１Ｂを構成することで、これらインダクタをチョークコイルとして用いたＤＣ−ＤＣコンバータを実現することができる。なお、多層基板２の表面、裏面、あるいは一部内層に、非磁性体層や前記磁性体層よりも低い透磁率を有する低透磁率層が設けられていてもよい。
【００１８】
また、これら複数のインダクタ３１Ａおよびインダクタ３１Ｂのそれぞれに制御ＩＣ３Ａおよび制御ＩＣ３Ｂを接続することで、それぞれ異なる出力電圧を得ることができ、多チャンネル型ＤＣ−ＤＣコンバータを実現することができる。
【００１９】
このように複数の制御ＩＣを搭載する場合、各制御ＩＣの電源入力端子間が接続されているため、各制御ＩＣの周波数が異なると、その差分の周波数が電圧変動として現れることになる。差分の周波数は、それぞれの制御ＩＣの周波数よりも低いため、出力側の平滑化フィルタでは電圧変動を抑制することができない。また、差分の周波数が制御ＩＣの応答速度よりも高い周波数である場合も、電圧変動を抑制することができない。
【００２０】
そこで、本実施形態の多チャンネル型ＤＣ−ＤＣコンバータ１では、図２の回路図に示すように、制御ＩＣ３Ａの電源入力端子３０Ａおよび制御ＩＣ３Ｂの電源入力端子３０Ｂの間にインダクタを介在させることで、各制御ＩＣの電源入力端子間を高周波的に分離し、電圧変動を抑制する。以下、当該回路構成を実現するための構造的特徴について説明する。
【００２１】
図１（Ａ）に示すように、制御ＩＣ３Ａの電源入力端子３０Ａは、入力用配線５１Ａを介して入力側コンデンサ１２Ａおよびビアホール導体１１Ａに接続されている。また、入力側コンデンサ１２Ａのグランド電極は、グランド用配線７１を介して端面スルーホール導体９１に接続され、接地される。端面スルーホール導体９１は、積層基板内部を積層方向に貫通した電極であるが、一部が外部に露出し、開磁路となっている。したがって、端面スルーホール導体９１の寄生インダクタンスの影響はほぼ無視することができる。
【００２２】
制御ＩＣ３Ａの電源出力端子は、インダクタ３１Ａに接続され、最終的に出力用配線５２Ａを介して出力側コンデンサ１３Ａおよびビアホール導体１４Ａに接続される。また、制御ＩＣ３Ａのグランド端子は、グランド用配線７１を介して出力側コンデンサ１３Ａおよび端面スルーホール導体９１に接続され、接地される。
【００２３】
ビアホール導体１１Ａは、多層基板２の内部を積層方向に貫通し、多層基板２の部品搭載面と対向する実装面上に設けられた入力端子４１に接続されている。入力端子４１は、実装基板側の電源入力用の電極等と接続される。ビアホール導体１４Ａは、多層基板２の内部を積層方向に貫通し、実装面上に設けられた出力端子（Ｖｏｕｔ１）に接続されている。出力端子は、実装基板側の電源出力用の電極等と接続される。
【００２４】
一方、制御ＩＣ３Ｂの電源入力端子３０Ｂは、入力用配線５１Ｂを介して入力側コンデンサ１２Ｂおよびビアホール導体１１Ｂに接続されている。また、入力側コンデンサ１２Ｂのグランド電極は、グランド用配線７１を介して端面スルーホール導体９１に接続され、接地される。
【００２５】
制御ＩＣ３Ｂの電源出力端子は、インダクタ３１Ｂに接続され、最終的に出力用配線５２Ｂを介して出力側コンデンサ１３Ｂおよびビアホール導体１４Ｂに接続される。また、制御ＩＣ３Ｂのグランド端子は、グランド用配線７１を介して出力側コンデンサ１３Ｂおよび端面スルーホール導体９１に接続され、接地される。
【００２６】
ビアホール導体１１Ｂは、多層基板２の内部を積層方向に貫通し、入力端子４１に接続されている。また、ビアホール導体１４Ｂは、多層基板２の内部を積層方向に貫通し、実装面上に設けられた出力端子（Ｖｏｕｔ２）に接続されている。出力端子は、実装基板側の電源出力用の電極等と接続される。
【００２７】
したがって、入力端子４１と、制御ＩＣ３Ａの電源入力端子３０Ａと、制御ＩＣ３Ｂの電源入力端子３０Ｂと、がそれぞれ接続されることになり、かつ電源入力端子３０Ａおよび電源入力端子３０Ｂは、磁性体の内部の配線を介して接続されることになる。
【００２８】
そして、ビアホール導体１１Ａおよびビアホール導体１１Ｂは、磁性体が含まれる多層基板２の内部を積層方向に貫通し、かつその全周が磁性体で囲まれているため、図２に示すようにそれぞれインダクタＬｉｎＡおよびインダクタＬｉｎＢとして機能する。また、ビアホール導体１４Ａおよびビアホール導体１４Ｂも、多層基板２の内部を積層方向に貫通し、かつその全周が磁性体で囲まれているため、図２に示すようにそれぞれインダクタＬｏｕｔＡおよびインダクタＬｏｕｔＢとして機能する。
【００２９】
したがって、電源入力端子３０Ａおよび電源入力端子３０Ｂ間は、これらインダクタによって高周波的には高い抵抗で分離されていることになる。また、機能的には、インダクタＬｉｎＡおよび入力側コンデンサ１２Ａ（インダクタＬｉｎＢおよび入力側コンデンサ１２Ｂ）により平滑化フィルタを構成することになる。したがって、制御ＩＣ３Ａおよび制御ＩＣ３Ｂの周波数が異なる場合であっても、その差分の周波数が電圧変動として現れることはない。
【００３０】
なお、上記の例では、降圧型ＤＣ−ＤＣコンバータの例を示したが、本発明は、図３に示すように昇圧型ＤＣ−ＤＣコンバータの場合にも適用することが可能である。
【００３１】
なお、上記の例では、多層基板２の内部を積層方向に貫通するビアホール導体を用いた例について説明したが、多層基板２を構成する磁性体の層間上に配線を形成することでもインダクタとして機能させることが可能である。
【００３２】
また、ビアホール導体を複数設け、多層基板２の磁性体内部を通る配線の長さを長くし、より高いインダクタンスを実現することも可能である。
【００３３】
次に、図４（Ａ）は、変形例１に係る多チャンネル型ＤＣ−ＤＣコンバータの上面図であり、図４（Ｂ）は、その回路図である。図１（Ａ）および図２と共通する構成については同一の符号を付し、その説明を省略する。
【００３４】
変形例１に係る多チャンネル型ＤＣ−ＤＣコンバータは、ビアホール導体１４Ａおよびビアホール導体１４Ｂに変えて、それぞれ端面スルーホール導体９２Ａおよび端面スルーホール導体９２Ｂを設けたものである。この場合、制御ＩＣ３Ａの電源出力端子は、インダクタ３１Ａに接続され、最終的に出力用配線５２Ａを介して出力側コンデンサ１３Ａおよび端面スルーホール導体９２Ａに接続される。また、制御ＩＣ３Ｂの電源出力端子は、インダクタ３１Ｂに接続され、最終的に出力用配線５２Ｂを介して出力側コンデンサ１３Ａおよび端面スルーホール導体９２Ｂに接続される。
【００３５】
端面スルーホール導体９２Ａおよび端面スルーホール導体９２Ｂは、積層基板内部を積層方向に貫通した電極であるが、側面の少なくとも一部が外部に露出し、開磁路となっている。
【００３６】
よって、図４（Ｂ）に示すように、変形例１に係る多チャンネル型ＤＣ−ＤＣコンバータの場合、出力側のインダクタＬｏｕｔＡおよびインダクタＬｏｕｔＢが存在しない。この場合においても、電源入力端子３０Ａおよび電源入力端子３０Ｂ間は、インダクタＬｉｎＡおよびインダクタＬｉｎＢによって高周波的に高い抵抗で分離されているため、電圧変動が現れることはない。ただし、出力端子Ｖｏｕｔ１および出力端子Ｖｏｕｔ２の後段、つまり実装基板側においてコンデンサを設ける場合、ビアホール導体１４Ａおよびビアホール導体１４ＢによるインダクタＬｏｕｔＡおよびインダクタＬｏｕｔＢが存在すると、これらインダクタおよびコンデンサにより平滑化フィルタを構成することができるため、ノイズ抑制に寄与する。
【００３７】
次に、図５（Ａ）は、変形例２に係る多チャンネル型ＤＣ−ＤＣコンバータの上面図であり、図５（Ｂ）は、その回路図である。図１（Ａ）および図２と共通する構成については同一の符号を付し、その説明を省略する。
【００３８】
変形例２に係る多チャンネル型ＤＣ−ＤＣコンバータは、ビアホール導体１１Ｂに変えて、端面スルーホール導体９３Ｂを設けたものである。この場合、制御ＩＣ３Ｂの電源入力端子３０Ｂは、入力用配線５１Ｂを介して入力側コンデンサ１２Ｂおよび端面スルーホール導体９３Ｂに接続されている。
【００３９】
端面スルーホール導体９３Ｂは、積層基板内部を積層方向に貫通した電極であるが、一部が外部に露出し、開磁路となっている。
【００４０】
よって、図５（Ｂ）に示すように、変形例２に係る多チャンネル型ＤＣ−ＤＣコンバータの場合、入力側のインダクタＬｉｎＢが存在しない。この場合においても、電源入力端子３０Ａおよび電源入力端子３０Ｂ間は、インダクタＬｉｎＡによって高周波的に高い抵抗で分離されているため、電圧変動が現れることはない。ただし、ビアホール導体とした場合、端面スルーホール導体よりも部品搭載面上における配線長さを短くすることができるため、配線パターンが煩雑化することがなく、素子の実装面積の増大を防止しつつ、配線抵抗による損失を低減することもできる。
【００４１】
次に、図６は、変形例３に係る多チャンネル型ＤＣ−ＤＣコンバータの回路図である。図２と共通する構成については同一の符号を付し、その説明を省略する。
【００４２】
変形例３に係る多チャンネル型ＤＣ−ＤＣコンバータは、入力側コンデンサ１２Ｃ、制御ＩＣ３Ｃ、および出力側コンデンサ１３Ｃをさらに搭載し、インダクタ３１Ｃを設けた３チャンネル型のＤＣ−ＤＣコンバータである。
【００４３】
変形例３に係る多チャンネル型ＤＣ−ＤＣコンバータにおいて、制御ＩＣ３Ｃの電源入力端子３０Ｃは、ビアホール導体を介して上記入力端子４１に接続されているため、入力端子４１と電源入力端子３０Ｃとの間には、インダクタＬｉｎＣが介在する。そして、入力端子４１と、制御ＩＣ３Ａの電源入力端子３０Ａと、制御ＩＣ３Ｂの電源入力端子３０Ｂと、制御ＩＣ３Ｃの電源入力端子３０Ｃがそれぞれ接続されることになり、かつ電源入力端子３０Ａ、電源入力端子３０Ｂおよび電源入力端子３０Ｃは、磁性体の内部の配線を介して接続され、電源入力端子３０Ａ、電源入力端子３０Ｂおよび電源入力端子３０Ｃ間は、これらインダクタによって高周波的に高い抵抗で分離されることになる。
【００４４】
したがって、この変形例３に係る多チャンネル型ＤＣ−ＤＣコンバータにおいても、制御ＩＣ３Ａ、制御ＩＣ３Ｂおよび制御ＩＣ３Ｃの周波数が異なる場合であっても、その差分の周波数が電圧変動として現れることはない。
【００４５】
なお、図７の変形例４に係る多チャンネル型ＤＣ−ＤＣコンバータの回路図のように、インダクタＬｉｎＣが存在しない場合であっても、電源入力端子３０Ａおよび電源入力端子３０Ｂ間は、インダクタＬｉｎＡおよびインダクタＬｉｎＢによって高周波的に高い抵抗で分離され、電源入力端子３０Ａおよび電源入力端子３０Ｃ間は、インダクタＬｉｎＡによって高周波的に高い抵抗で分離され、電源入力端子３０Ｂおよび電源入力端子３０Ｃ間は、インダクタＬｉｎＢによって高周波的に高い抵抗で分離される。
【００４６】
つまり、ある制御ＩＣ（第１の制御ＩＣ）の電源入力端子と、他の制御ＩＣ（第２の制御ＩＣ）の電源入力端子とが、磁性体の内部の配線を介して接続されている態様とすれば、さらに多チャンネルのＤＣ−ＤＣコンバータの場合であっても電圧変動を抑えることが可能である。
【００４７】
なお、本実施形態の多チャンネル型ＤＣ−ＤＣコンバータは、端面スルーホール導体９１を介して各電子部品を接地する構成を示したが、図８（Ａ）および図８（Ｂ）に示す変形例５に係る多チャンネル型ＤＣ−ＤＣコンバータのように、端面スルーホール導体９１は必須の構成ではない。
【００４８】
変形例５に係る多チャンネル型ＤＣ−ＤＣコンバータは、端面スルーホール導体９１に変えて、ビアホール導体９０１を設けたものである。この場合、制御ＩＣ３Ａ、制御ＩＣ３Ｂ、入力側コンデンサ１２Ａ、入力側コンデンサ１２Ｂ、出力側コンデンサ１３Ａ、および出力側コンデンサ１３Ｂのグランド端子は、グランド用配線７１を介してビアホール導体９０１に接続され、接地される。
【００４９】
ビアホール導体９０１は、磁性体が含まれる多層基板２の内部を積層方向に貫通し、かつ外部に露出しないため、図８（Ｂ）に示すようにインダクタＬＧＮＤとして機能する。この場合、インダクタＬＧＮＤによってスイッチング信号がグランドに落ちず、ノイズとして現れる可能性があるが、この場合においても、電源入力端子３０Ａおよび電源入力端子３０Ｂ間は、インダクタＬｉｎＡおよびインダクタＬｉｎＢによって高周波的に高い抵抗で分離されているため、電圧変動が現れることはない。
【００５０】
また、図９（Ａ）および図９（Ｂ）に示す変形例６に係る多チャンネル型ＤＣ−ＤＣコンバータのように、さらに多数のビアホール導体（この例ではビアホール導体９０１Ａ、ビアホール導体９０１Ｂ、およびビアホール導体９０１Ｃ）を設ける態様とすることも可能である。
【００５１】
この場合、グランド側には、複数のインダクタが並列接続されることになるため、合成インダクタンスとしてはより低い値となり、図８の例に比べてより安定的な動作が可能になる。
【符号の説明】
【００５２】
１…ＤＣ−ＤＣコンバータ
２…多層基板
３Ａ，３Ｂ…制御ＩＣ
１１Ａ，１１Ｂ…ビアホール導体
１２Ａ，１２Ｂ…入力側コンデンサ
１３Ａ，１３Ｂ…出力側コンデンサ
１４Ａ，１４Ｂ…ビアホール導体
３０Ａ，３０Ｂ…電源入力端子
３１Ａ，３１Ｂ…インダクタ
４１…入力端子
５１Ａ，５１Ｂ…入力用配線
５２Ａ，５２Ｂ…出力用配線
７１…グランド用配線
９１…端面スルーホール導体
【図１】
2013171924.tif 000003
【図２】
2013171924.tif 000004
【図３】
2013171924.tif 000005
【図４】
2013171924.tif 000006
【図５】
2013171924.tif 000007
【図６】
2013171924.tif 000008
【図７】
2013171924.tif 000009
【図８】
2013171924.tif 000010
【図９】
2013171924.tif 000011
【手続補正書】
【提出日】平成26年6月27日(2014.6.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
磁性体を含む多層基板と、
前記多層基板の内部に形成された第１のインダクタおよび第２のインダクタと、
前記多層基板の部品搭載面上に設けられ、前記第１のインダクタおよび第２のインダクタとそれぞれ接続される第１の制御ＩＣおよび該第１の制御ＩＣとは周波数が異なる第２の制御ＩＣと、
を備えた多チャンネル型ＤＣ−ＤＣコンバータであって、
前記多層基板の前記部品搭載面と対向する実装面に設けられた入力端子と、前記第１の制御ＩＣの電源入力端子と、前記第２の制御ＩＣの電源入力端子と、がそれぞれ接続され、前記第１の制御ＩＣの電源入力端子および前記第２の制御ＩＣの電源入力端子は、前記磁性体の内部の配線を介して接続されていることを特徴とする多チャンネル型ＤＣ−ＤＣコンバータ。
【請求項２】
前記実装面に設けられた第１の出力端子および前記第１の制御ＩＣの出力端子は、および前記実装面に設けられた第２の出力端子および前記第２の制御ＩＣの出力端子は、それぞれ前記磁性体の内部の配線を介して接続されていることを特徴とする請求項１に記載の多チャンネル型ＤＣ−ＤＣコンバータ。
【請求項３】
前記磁性体の内部の配線は、ビアホール導体を含むことを特徴とする請求項１または請求項２に記載の多チャンネル型ＤＣ−ＤＣコンバータ。
【請求項４】
前記第１の制御ＩＣの電源出力端子と、前記実装面上に設けられた第１の出力端子と、の間に前記第１のインダクタを接続し、前記第２の制御ＩＣの電源出力端子と、前記実装面上に設けられた第２の出力端子と、の間に前記第２のインダクタを接続して降圧型ＤＣ−ＤＣコンバータを構成したことを特徴とする請求項１〜３のいずれかに記載の多チャンネル型ＤＣ−ＤＣコンバータ。
【請求項５】
前記第１の制御ＩＣの電源入力端子と、前記実装面に設けられた入力端子と、の間に前記第１のインダクタを接続し、前記第２の制御ＩＣの電源入力端子と、前記実装面に設けられた入力端子と、の間に前記第２のインダクタを接続して昇圧型ＤＣ−ＤＣコンバータを構成したことを特徴とする請求項１〜３のいずれかに記載の多チャンネル型ＤＣ−ＤＣコンバータ。
【国際調査報告】
2013171924.tif 000012
2013171924.tif 000013
2013171924.tif 000014
2013171924.tif 000015