(57)【要約】  本開示の固体撮像装置は、光電変換膜（１１４）により光電変換された信号電荷を蓄積する電荷蓄積領域（１０４）と、対応する画素（１１）の電荷蓄積領域（１０４）に蓄積されている信号電荷を増幅する増幅トランジスタ（１０８ａ）と、電荷蓄積領域（１０４）と電気的に接続された半導体材料で構成されているコンタクトプラグ（１０７）と、コンタクトプラグ（１０７）の上方に、半導体材料で構成されている配線（１０７ａ）とを備え、コンタクトプラグ（１０７）と電荷蓄積領域（１０４）とは電気的に接続され、コンタクトプラグ（１０７）と増幅トランジスタ（１０８ａ）のゲート電極とは配線（１０７ａ）を介して電気的に接続されている。
2014002332.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に行列状に配置された複数の画素と、
前記画素内に形成されており、隣接する前記画素と電気的に分離された画素電極と、
前記画素電極上に形成され、光を信号電荷に光電変換する光電変換膜と、
前記画素内に形成され、前記画素電極に電気的に接続されており、前記光電変換膜により光電変換された前記信号電荷を蓄積する電荷蓄積領域と、
前記画素内に形成されており、対応する前記画素の前記電荷蓄積領域に蓄積されている前記信号電荷を増幅する増幅トランジスタと、
半導体材料で構成されている第１のコンタクトプラグと、
前記第１のコンタクトプラグおよび前記電荷蓄積領域の上方に、半導体材料で構成されている配線とを備え、
前記第１のコンタクトプラグと前記電荷蓄積領域とは電気的に接続され、
前記第１のコンタクトプラグと前記増幅トランジスタのゲート電極とは前記配線を介して電気的に接続され、
前記配線は平面視において、前記電荷蓄積領域の少なくとも一部を覆うように配置される
固体撮像装置。
【請求項２】
前記固体撮像装置は、さらに、
前記電荷蓄積領域をリセットするリセットトランジスタのゲート電極と、
前記リセットトランジスタのゲート電極の側面を覆う側壁層とを備え、
前記側壁層は平面視において、前記第１のコンタクトプラグと重ならないように配置されている
請求項１記載の固体撮像装置。
【請求項３】
前記固体撮像装置は、さらに、
前記配線の上面において、前記配線と電気的に接続する第２のコンタクトプラグを備え、
前記第２のコンタクトプラグは平面視において、前記第１のコンタクトプラグの真上に配置されていない
請求項１記載の固体撮像装置。
【請求項４】
前記第１のコンタクトプラグおよび前記配線は、ポリシリコンを含む
請求項１記載の固体撮像装置。
【請求項５】
前記第１のコンタクトプラグと前記配線とは同じ導電型であり、
前記ポリシリコンの不純物濃度は、１０１９〜１０２１個／ｃｍ３である
請求項４記載の固体撮像装置。
【請求項６】
前記配線と前記第１のコンタクトプラグとの接続面の前記半導体基板表面からの高さは、前記増幅トランジスタのゲート電極の底面の前記半導体基板表面からの高さより高い
請求項１記載の固体撮像装置。
【請求項７】
前記配線と前記第１のコンタクトプラグとの接続面の前記半導体基板表面からの高さは、前記増幅トランジスタのゲート電極の上面の前記半導体基板表面からの高さより低い
請求項６記載の固体撮像装置。
【請求項８】
前記固体撮像装置は、さらに、
前記電荷蓄積領域に隣接する素子分離領域を備え、
前記配線は、平面視において前記素子分離領域の一部を覆うように配置される
請求項１記載の固体撮像装置。
【請求項９】
前記電荷蓄積領域と前記第１のコンタクトプラグとは同じ導電型であり、
前記第１のコンタクトプラグの不純物濃度は、前記電荷蓄積領域の不純物濃度より高い
請求項１記載の固体撮像装置。
【請求項１０】
前記第１のコンタクトプラグの不純物濃度は、１０１９〜１０２１個／ｃｍ３であり、
前記電荷蓄積領域の不純物濃度は、１０１６〜１０１８個／ｃｍ３である
請求項９記載の固体撮像装置。
【請求項１１】
前記第２のコンタクトプラグが、金属材料からなる
請求項３記載の固体撮像装置。
【請求項１２】
前記電荷蓄積領域と前記第１のコンタクトプラグとは第１導電型であり、
前記固体撮像装置は、さらに、
前記電荷蓄積領域の上部に接するように形成された第２導電型の半導体層を備え、
前記第２導電型の半導体層は、平面視において前記第１のコンタクトプラグを囲むように形成されている
請求項１記載の固体撮像装置。
【請求項１３】
前記増幅トランジスタのゲート酸化膜の膜厚と、前記リセットトランジスタのゲート酸化膜の膜厚とは同一の厚さである
請求項２記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ状に配列された、光電変換部を含む複数の画素を備える固体撮像装置に関する。
【背景技術】
【０００２】
近年、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の固体撮像装置は、携帯機器カメラ、車載カメラ、及び監視カメラに搭載されている。【０００３】
これらの固体撮像装置には高解像度の撮像能力が求められており、固体撮像装置の微細化及び多画素化が必要となっている。従来の固体撮像装置においては画素の微細化によってフォトダイオードのサイズも縮小している。それに伴い、飽和信号量が低下すること、及び開口率が減少することにより感度が低下するという課題があった。【０００４】
この課題を解決する固体撮像装置として積層型固体撮像装置が提案されている。積層型固体撮像装置では、半導体基板の最表面に光電変換膜が積層される。また、光が積層膜上方より入射される。そして、当該固体撮像装置は、光電変換膜内において光電変換によって発生した電荷を半導体基板内でＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）回路又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ）回路を用いて読み出す構造となっている。【０００５】
従来の積層型固体撮像装置としては、特許文献１に示すものがある。【０００６】
図７は、特許文献１に記載された積層型固体撮像装置の画素回路図である。図７に示した画素回路では、電荷蓄積領域（ＦＤ）と画素電極５１５とが電気的に接続されており、その電圧が入射光の強度に応じて変化する。また、電荷蓄積領域は増幅トランジスタ５１７ｂのゲート電極にも電気的に接続されている。よって、当該画素回路は、電荷蓄積領域の電圧変化を増幅し、選択トランジスタ５１７ｃを介して信号線５１７ｄに読み出すことが可能となる。【０００７】
上記積層型固体撮像装置では、光電変換膜は、読み出し回路及び信号処理回路で用いられる配線層の上部に積層して形成されるが、光電変換層で得られる電荷は半導体基板内に設けられた電荷蓄積領域に蓄積される。そのため、光電変換層で得られた電荷はコンタクトプラグを介して電荷蓄積領域に転送される。【０００８】
コンタクトプラグの構造としては、特許文献２に示すものがある。【０００９】
図８は、特許文献２に記載された固体撮像装置の画素部断面図である。コンタクトプラグ（接続孔）を金属材料とすると、金属とシリコンとの合金形成に伴う結晶欠陥が発生し、ノイズ発生源となる。そこで、特許文献２では、その結晶欠陥対策として、ＦＤ部６０２にポリシリコンのコンタクトを形成し、ノイズを低減する構造が提案されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第４４４４３７１号公報
【特許文献２】特開２００８−２２７３５７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、前述した従来の構造は、電荷蓄積領域上に遮光領域がないため、光電変換層に入射した光のうち、光電変換層で吸収できずに透過した光が電荷蓄積領域に入射し、ノイズ電荷が発生する課題を有する。【００１２】
本発明は、上記課題に鑑み、微細化を行っても配線総数を増やすことなく、また、電荷蓄積領域でのノイズが抑制された固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の一形態に係る固体撮像装置は、半導体基板と、前記半導体基板上に行列状に配置された複数の画素と、前記画素内に形成されており、隣接する前記画素と電気的に分離された画素電極と、前記画素電極上に形成され、光を信号電荷に光電変換する光電変換膜と、前記画素内に形成され、前記画素電極に電気的に接続されており、前記光電変換膜により光電変換された前記信号電荷を蓄積する電荷蓄積領域と、前記画素内に形成されており、対応する前記画素の前記電荷蓄積領域に蓄積されている前記信号電荷を増幅する増幅トランジスタと、半導体材料で構成されている第１のコンタクトプラグと、前記第１のコンタクトプラグの上方に、半導体材料で構成されている配線とを備え、前記第１のコンタクトプラグと前記電荷蓄積領域とは電気的に接続され、前記第１のコンタクトプラグと前記増幅トランジスタのゲート電極とは前記配線を介して電気的に接続され、前記配線は平面視において、前記電荷蓄積領域の少なくとも一部を覆っている。【００１４】
上記構成により、電荷蓄積領域と増幅トランジスタのゲート電極とを電気的に接続する半導体材料の配線が形成され、配線が電荷蓄積領域を覆うため、電荷蓄積領域上に光電変換膜を透過した光を遮蔽する遮光領域が作られる。よって、電荷蓄積領域のノイズ電荷の発生を抑制することができる。また、配線を金属材料とした場合は、反射した光が散乱してしまうが、半導体材料とした場合は入射してきた光は主に吸収されるため、散乱光の影響を抑制できる。また、従来、コンタクトプラグ上にあるメタル配線層で電荷蓄積領域と増幅トランジスタのゲート電極を電気的に接続するための配線が設けられていた。これに対し、本発明に係る上記形態によれば、電荷蓄積領域と増幅トランジスタのゲート電極とを電気的に接続するための配線を別途メタル配線層として設ける必要がなく、配線層数の増加を抑制できる。配線層数の低下は、固体撮像装置の小型化にもつながる。また、半導体材料で構成されるコンタクトプラグと同じ工程で形成することが可能であるため、製造工程の簡略化につながり、製造コストの削減にもつながる。
【発明の効果】
【００１５】
本発明に係る固体撮像装置によれば、電荷蓄積領域で発生するノイズを抑制し、配線層数を増やすことなく、微細な画素サイズにも適用可能で安価な固体撮像装置を提供する。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施の形態に係る固体撮像装置を示す回路構成図である。
【図２Ａ】図２Ａは、実施の形態に係る固体撮像装置の画素断面図を表す第１の例である。
【図２Ｂ】図２Ｂは、実施の形態に係る固体撮像装置の画素断面図を表す第２の例である。
【図３】図３は、実施の形態に係る固体撮像装置の画素平面図の一例である。
【図４】図４は、実施の形態に係る、コンタクト抵抗を変化させたときのノイズの相対値を表すグラフである。
【図５Ａ】図５Ａは、実施の形態に係るコンタクトプラグの第１の形成工程を示す模式図である。
【図５Ｂ】図５Ｂは、実施の形態に係るコンタクトプラグの第２の形成工程を示す模式図である。
【図５Ｃ】図５Ｃは、実施の形態に係るコンタクトプラグの第３の形成工程を示す模式図である。
【図５Ｄ】図５Ｄは、実施の形態に係るコンタクトプラグの第４の形成工程を示す模式図である。
【図５Ｅ】図５Ｅは、実施の形態に係るコンタクトプラグの第５の形成工程を示す模式図である。
【図６】図６は、実施の形態に係る固体撮像装置を用いた撮像装置の全体構成を示すブロック図である。
【図７】図７は、特許文献１に記載された積層型固体撮像装置の画素回路図である。
【図８】図８は、特許文献２に記載された固体撮像装置の画素部断面図である。
【発明を実施するための形態】
【００１７】
以下、実施の形態について、図面に基づいて詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではない。また、本発明の効果を奏する範囲を逸脱しない範囲で、適宜変更は可能である。さらに、他の実施の形態との組み合わせも可能である。また、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
【００１８】
まず、実施の形態に係る固体撮像装置の構成を説明する。
【００１９】
図１は、実施の形態に係る固体撮像装置を示す回路構成図である。図１に示すように、実施の形態に係る固体撮像装置は、半導体基板に行列状に配置された複数の画素１１と、画素１１に種々のタイミング信号を供給する垂直走査部（行走査部とも呼ぶ）１３と、画素１１の信号を順次水平出力端子１４２へ読み出す水平走査部（列走査部とも呼ぶ）１５と、列毎に形成された列信号線１４１と、画素１１を暗時の状態にリセットするために列毎に設けられたリセット線１２６とを備えている。なお、図１において、画素１１を「２行２列」分だけを記載しているが、行数及び列数は任意に設定してよい。
【００２０】
また、各画素１１は、光電変換部１１１と、ゲートが光電変換部１１１と接続された増幅トランジスタ１０８ａと、ドレインが光電変換部１１１と接続されたリセットトランジスタ１０８ｂと、増幅トランジスタ１０８ａと直列に接続された選択トランジスタ１０８ｃとを有している。
【００２１】
光電変換部１１１は、増幅トランジスタ１０８ａのゲート及びリセットトランジスタ１０８ｂのドレインと、光電変換部制御線１３１との間に接続されている。
【００２２】
増幅トランジスタ１０８ａは、画素電極に接続されたゲートを有し、画素電極の電圧に応じた信号電圧を、選択トランジスタ１０８ｃを介して列信号線１４１に出力する。
【００２３】
リセットトランジスタ１０８ｂは、ソース及びドレインの一方は画素電極に接続され、ソース及びドレインの他方が対応するリセット線１２６に接続されている。リセットトランジスタ１０８ｂのゲートは、リセット制御線１２３を介して垂直走査部１３と接続されている。
【００２４】
選択トランジスタ１０８ｃは、ゲートがアドレス制御線１２１を介して垂直走査部１３と接続されている。アドレス制御線１２１及びリセット制御線１２３は、行ごとに設けられている。
【００２５】
光電変換部制御線１３１は、全画素に共通となっている。列信号線１４１は、列ごとに設けられ、列信号処理部２１を介して水平走査部１５と接続されている。列信号処理部２１は、相関二重サンプリングに代表される雑音抑圧信号処理、及び、アナログ／デジタル変換処理等を行う。
【００２６】
また、シリコンで構成される半導体基板に、増幅トランジスタ１０８ａ、選択トランジスタ１０８ｃ及びリセットトランジスタ１０８ｂが形成されている。増幅トランジスタ１０８ａ、リセットトランジスタ１０８ｂおよび選択トランジスタ１０８ｃは、それぞれ、ゲート電極と、拡散層であるドレイン及びソースとを有している。増幅トランジスタ１０８ａのソースと選択トランジスタ１０８ｃのドレインとは、共通の拡散層で形成される。増幅トランジスタ１０８ａとリセットトランジスタ１０８ｂとは素子分離領域により分離されている。
【００２７】
また、半導体基板１０１の上には、各トランジスタを覆うように絶縁膜が形成されている。絶縁膜の上には光電変換部１１１が形成されている。光電変換部１１１は、有機材料又は、アモルファスシリコン及びゲルマニウムに代表される半導体を含む材料等で構成され、光電変換を行う光電変換膜と、当該光電変換膜の下面に形成された画素電極と、当該光電変換膜の上面に形成された透明電極とを有している。画素電極は、コンタクトを介して増幅トランジスタ１０８ａのゲート電極及びリセットトランジスタ１０８ｂのソースである拡散層と接続されている。画素電極と接続された拡散層は電荷蓄積領域として機能する。
【００２８】
図２Ａは、実施の形態に係る固体撮像装置の画素断面図を表す第１の例であり、図２Ｂは、実施の形態に係る固体撮像装置の画素断面図を表す第２の例である。図２Ａおよび図２Ｂは、画素１１に含まれる光電変換部１１１、電荷蓄積領域１０４および増幅トランジスタ１０８ａの配置構成を表す断面図の一例である。図２Ａと図２Ｂとは、増幅トランジスタ１０８ａのゲート電極と配線１０７ａとの接続の仕方が異なるだけで、他の構成は同じである。
【００２９】
図２Ａに示すように、画素１１内には、ｐ型の半導体基板１０１上に形成されたｐ＋型の素子分離領域１０２と、ｎ−型の電荷蓄積領域１０４と、コンタクトプラグ１０７と、ｎ型の不純物拡散層１０５と、増幅トランジスタ１０８ａのゲート電極と、配線１０７ａと、コンタクトプラグ１０７ｂと、コンタクトプラグ１１０ａ〜１１０ｄと、絶縁層１０９ａ〜１０９ｄと、画素電極１１３と、光電変換膜１１４と、透明電極１１５と、側壁層１１６ａとを含む。
【００３０】
ｐ＋型の素子分離領域１０２は、トランジスタを分離する。ｎ−型の電荷蓄積領域１０４は、光電変換膜１１４からの信号電荷を蓄積する。コンタクトプラグ１０７は、ｎ＋型の半導体材料で構成された第１のコンタクトプラグである。不純物拡散層１０５は、コンタクトプラグ１０７から不純物を拡散することにより形成される。増幅トランジスタ１０８ａのゲート電極は、半導体基板１０１との間にゲート酸化膜１５０を介して形成される。配線１０７ａは、増幅トランジスタ１０８ａのゲート電極とコンタクトプラグ１０７とを電気的に接続するｎ＋型の半導体材料で構成されている。コンタクトプラグ１０７ｂは、増幅トランジスタ１０８ａのゲート電極と配線１０７ａとを電気的に接続するｎ＋型の半導体材料で構成されている。コンタクトプラグ１１０ａ〜１１０ｄは、Ｗ、Ｃｕ又はＡｌ等の金属で構成された金属プラグである。ここで、コンタクトプラグ１１０ａは、配線１０７ａの上面において、配線１０７ａと電気的に接続する第２のコンタクトプラグである。画素電極１１３は、絶縁層１０９ａ〜１０９ｄと、画素ごとに分離され、電荷蓄積領域１０４及び増幅トランジスタ１０８ａのゲート電極と接続されている。光電変換膜１１４は、入射光量に応じて信号電荷を生成する。透明電極１１５は、光電変換膜１１４に光電変換に必要な所定の電圧を印加するための電極である。側壁層１１６ａは、増幅トランジスタ１０８ａのゲート電極の側面を覆っている。
【００３１】
なお、側壁層１１６ａの材料としては、例えばＳｉＮまたはＳｉＯ２からなる単層構造や、例えばＳｉＮとＳｉＯ２からなる２層構造を有し、更には３層以上の構造を有してもよい。
【００３２】
また、素子分離領域１０２は、ｐ型の不純物を高濃度に注入したｐ＋型の注入分離構造で示しているが、酸化膜を埋め込むことで形成されている素子分離領域（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）でも効果は損なわれない。
【００３３】
また、本実施の形態では、コンタクトプラグ１０７、配線１０７ａおよびコンタクトプラグ１０７ｂは、ポリシリコンを含むが、代わりにＧｅ、又はＧａＡｓ等のＩＶ族元素以外の元素を含む半導体材料を用いてもよい。コンタクトプラグ１０７、配線１０７ａおよびコンタクトプラグ１０７ｂの不純物濃度は、１０１９〜１０２１個／ｃｍ３であることが好ましい。
【００３４】
光電変換膜１１４は、受光量に応じて電荷を生成する。生成された電荷は、画素電極１１３を介して電荷蓄積領域１０４に蓄積される。電荷蓄積領域１０４に蓄積された信号電荷に応じて増幅トランジスタ１０８ａのゲート電極に印加される電圧が増加する。
【００３５】
増幅トランジスタ１０８ａは、電荷蓄積領域１０４に蓄積された信号電荷を増幅する。選択トランジスタ１０８ｃのゲート電極に所定の電圧が印加されることで、増幅トランジスタ１０８ａにより増幅された信号が列信号線１４１に出力される。
【００３６】
また、信号の読み出し後にリセットトランジスタ１０８ｂのゲート電極に所定の電圧が印加されることで、電荷蓄積領域１０４はリセット電圧に設定される。
【００３７】
本実施の形態では、コンタクトプラグ１０７の形成後に、アニールによりｎ型の不純物拡散層１０５が形成される。このため、コンタクトプラグ１０７と電荷蓄積領域１０４との間のコンタクト抵抗を、不純物拡散層１０５を形成しない場合よりも低くすることが可能である。
【００３８】
なお、不純物拡散層１０５は、コンタクトプラグ１０７と電荷蓄積領域１０４との間のコンタクト抵抗が許容範囲内であれば必ずしも作製する必要はない。
【００３９】
また、図２Ａで示すように、ｐ型の半導体層１０３が、平面視においてコンタクトプラグ１０７を囲むように、かつ、電荷蓄積領域１０４の上部に接するように形成されている。この構成により、電荷蓄積領域１０４が埋め込み型となるため、ｐ型の半導体層１０３に存在するホールによって、ｎ型の電荷蓄積領域１０４から生じる電子に起因するリーク電流を減少させることが出来、電荷蓄積領域１０４で発生するノイズの抑制が可能となる。なお、半導体層１０３は、電荷蓄積領域１０４を覆う面積が大きいほどリーク電流の抑制効果は大きくなる。しかし、高濃度の不純物拡散層１０５と高濃度のｐ型の半導体層１０３の領域とが接していると電界強度が高くリークが発生しやすいため、接していないことが好ましい。
【００４０】
なお、本願明細書において「平面視」とは、後に示す図３に示すように、光電変換部１１１の受光面の法線方向から見ること、つまり固体撮像装置を上から見ることを指す。
【００４１】
本実施の形態では、配線１０７ａを介して増幅トランジスタ１０８ａのゲート電極とコンタクトプラグ１０７とを電気的に接続することができるため、配線１１２ａの階層（メタル配線層）に増幅トランジスタ１０８ａのゲート電極と電荷蓄積領域１０４とを接続するための配線を配置する必要がない。それに伴って、レイアウトルールに制限されることもないので、配線を積層する必要もないため、配線層数の増加を抑制できる。よって、この構成は、微細化にも有利な構造である。
【００４２】
また、図２Ａで示すように、配線１０７ａとコンタクトプラグ１０７との接続面の半導体基板１０１表面からの高さｈ１は、増幅トランジスタ１０８ａのゲート電極の底面の、半導体基板１０１表面からの高さｈ２より高い。この構成であれば、半導体基板１０１と配線１０７ａの寄生容量を小さくすることができ、光電変換膜１１４で受光量に応じて生成された電荷により、配線１０７ａの電圧が変化した場合でも、増幅トランジスタ１０８ａの変換ゲインが変化し、電荷蓄積領域１０４からの電荷出力にノイズが含まれるのを防ぐことができる。
【００４３】
また、図２Ａで示すように、配線１０７ａとコンタクトプラグ１０７と接続面の、半導体基板１０１表面からの高さｈ１は、増幅トランジスタ１０８ａのゲート電極の上面の、半導体基板１０１表面からの高さｈ３より低い。この構成であれば、電荷蓄積領域１０４と配線１０７ａの距離が近いため、光電変換膜１１４で完全に吸収されず、光電変換膜１１４を透過した光に対する遮光性を高め、電荷蓄積領域１０４に入射する光を効果的に防ぐことができる。電荷蓄積領域１０４に入射する光は、電荷蓄積領域１０４でのノイズの発生の原因となるため、ノイズ低減の効果がある。
【００４４】
また、図２Ａで示すように、配線１０７ａは、平面視において、電荷蓄積領域１０４と隣接する素子分離領域１０２の一部を覆う。この構成であれば、配線１０７ａによって、電荷蓄積領域１０４を遮光できる面積が増えるため、遮光性を高め、入射光に起因した電荷蓄積領域１０４でのノイズ電荷の発生を抑制することができる。
【００４５】
また、図２Ｂに示すように、増幅トランジスタ１０８ａのゲート電極と配線１０７ａとは、コンタクトプラグ１０７ｂを介さず接触するように形成してもよい。このような構成とすれば、図２Ａの構成で得られる効果のみならず、さらに絶縁層１０９ａの厚さを薄くすることが可能である。また、コンタクトプラグ１０７ｂを介す場合と異なり、増幅トランジスタ１０８ａのゲート電極と接触する面積を大きくし、コンタクト抵抗を低くすることができる。
【００４６】
図３は、実施の形態に係る固体撮像装置の画素平面図の一例である。同図には、本実施の形態に係る固体撮像装置の画素１１に含まれる電荷蓄積領域１０４、増幅トランジスタ１０８ａ、リセットトランジスタ１０８ｂ、及び選択トランジスタ１０８ｃを含む構成を示す平面図が表されている。なお、図２Ａは、図３のＸ−Ｘ’における断面図である。
【００４７】
また、図３で示すように、リセットトランジスタ１０８ｂは、側面を側壁層１１６ｂで覆われている。リセットトランジスタ１０８ｂのゲート電極の側壁層１１６ｂは平面視において、コンタクトプラグ１０７と重ならないように配置されている。リセットトランジスタ１０８ｂのゲート電極の側壁層１１６ｂが、平面視においてコンタクトプラグ１０７と重なってしまうと、コンタクトプラグ１０７の底面の面積が画素毎にばらついたり、小さくなるため、電荷蓄積領域１０４のノイズが増加する。しかし、この構成であれば、コンタクトプラグ１０７の底面の面積を確保でき、コンタクト抵抗の増加を抑制することが出来る。その結果、電荷蓄積領域１０４のノイズ増加を抑制することができる。
【００４８】
また、図３で示す、同一画素内の増幅トランジスタ１０８ａ、リセットトランジスタ１０８ｂおよび選択トランジスタ１０８ｃのゲート酸化膜の膜厚は同一であってもよい。この構成により、ゲート酸化膜の形成プロセスを簡略化することが出来る。なお、ここでいう同一とは、略同一、すなわち製造上の誤差を含む。
【００４９】
図４は、実施の形態に係る、コンタクト抵抗を変化させたときのノイズの相対値を表すグラフである。同図において、横軸は電荷蓄積領域１０４とコンタクトプラグ１０７とのコンタクト抵抗であり、縦軸はノイズの相対値である。コンタクト抵抗の値が２桁大きくなると、ノイズも１桁大きくなることがわかる。本実施の形態では、コンタクト抵抗を小さくすることができるため、電荷蓄積領域１０４で発生するノイズを抑制することができる。
【００５０】
また、電荷蓄積領域１０４とコンタクトプラグ１０７とは、同じ導電型であり、コンタクトプラグ１０７の不純物濃度は、電荷蓄積領域１０４の不純物濃度よりも高い。この構成であれば、電荷蓄積領域１０４とコンタクトプラグ１０７との間に存在するポテンシャル障壁を小さくすることが可能である。よって、電荷蓄積領域１０４とコンタクトプラグ１０７との間のコンタクト抵抗をさらに低減することが可能である。また、電荷蓄積領域１０４の不純物濃度を低くしてもコンタクト抵抗を低く形成でき、電荷蓄積領域１０４の低濃度化によるリーク電流低減の効果が得られ、電荷蓄積領域１０４のノイズが抑制される。
【００５１】
電荷蓄積領域１０４の不純物濃度は、典型的には、１０１６〜１０１８個／ｃｍ３である。不純物拡散層１０５の不純物濃度は、典型的には、１０１８〜１０２０個／ｃｍ３である。コンタクトプラグ１０７の不純物濃度は、典型的には、１０１９〜１０２１個／ｃｍ３である。
【００５２】
図５Ａ〜図５Ｅは、実施の形態に係るコンタクトプラグの形成工程を示す模式図である。図５Ａ〜図５Ｅには、図２Ａに示されたコンタクトプラグ１０７、配線１０７ａおよびコンタクトプラグ１０７ｂの形成工程の一例が示されている。
【００５３】
まず、図５Ａに示すように、絶縁層１０９ａの一部を、スパッタリング法又はＣＶＤ法を用いて、増幅トランジスタ１０８ａおよびゲート酸化膜１５０の上に堆積する。
【００５４】
その後、図５Ｂに示すように、絶縁層１０９ａにおいて、コンタクトプラグ１０７が形成される部分にコンタクトホール１０７ｃを、および、コンタクトプラグ１０７ｂが形成される部分にコンタクトホール１０７ｅを形成する。
【００５５】
続いて、図５Ｃに示すように、高濃度の不純物を有するポリシリコンを、ＣＶＤ法又はスパッタリング法を利用して堆積する。なお、この際、コンタクトホール１０７ｃおよび１０７ｅのあった箇所の上部は、少し凹んだ断面形状となっている。
【００５６】
続いて、図５Ｄに示すように、リソグラフィを用いて必要な領域のみ残して、ポリシリコンをエッチングにより除去する。コンタクトプラグ１０７の中央部には、ポリシリコンの堆積時に形成された隙間が形成される場合がある。なお、図２Ｂに示す構成の場合、この段階でコンタクトプラグ１０７ｂは形成されず、増幅トランジスタ１０８ａのゲート電極上に接するように配線１０７ａが形成される。
【００５７】
続いて、図５Ｅに示すように、コンタクトホール１１０ｅを形成する。また、配線１０７ａの上面において、配線１０７ａと電気的に接続するコンタクトプラグ１１０ａが、コンタクトプラグ１０７の真上に配置されていない。コンタクトプラグ１１０ａは、Ｗ、Ｃｕ又はＡｌ等の金属で構成される。
【００５８】
図５Ｄの過程でコンタクトプラグ１０７およびコンタクトプラグ１０７ｂの中央部に隙間が形成された場合、仮に、コンタクトプラグ１１０ａが、コンタクトプラグ１０７あるいはコンタクトプラグ１０７ｂの真上に配置されると、コンタクトホール１１０ｅ形成時のドライエッチング工程により、プラグ中央部に形成された隙間を通って、電荷蓄積領域１０４にダメージが入る。このドライエッチングに起因するダメージによるノイズをなくすため、コンタクトプラグ１１０ａは、コンタクトプラグ１０７あるいはコンタクトプラグ１０７ｂの真上に配置されていない方が好ましい。
【００５９】
（本実施形態を利用した撮像装置）
以下、上述した実施の形態のいずれかで説明した固体撮像装置を用いた撮像装置（カメラ）について説明する。
【００６０】
図６は、実施の形態に係る固体撮像装置を用いた撮像装置の全体構成を示すブロック図である。本実施の形態に係る撮像装置２００は、レンズ２０１と、固体撮像装置２０６と、信号処理回路２０７と、出力インターフェース２０９とを有する。
【００６１】
固体撮像装置２０６は、上述した実施の形態のいずれかで説明した固体撮像装置である。また、画素アレイ２０２には、上述した複数の画素１１が行列状に配置されている。行選択回路２０３及び列選択回路２０４は、図１に示す垂直走査部１３及び水平走査部１５に対応する。
【００６２】
レンズ２０１は、被写体を画素アレイ２０２上に結像する。画素アレイ２０２で得られた信号は行選択回路２０３、列選択回路２０４および読み出し回路２０５を通じて信号処理回路２０７へ順次送られる。信号処理回路２０７は、受け取った信号に信号処理を施し、信号処理後の画像信号を、ディスプレイ及びメモリを含む出力インターフェース２０９へ出力する。
【００６３】
本実施の形態に係る固体撮像装置を用いることにより、ノイズが少なく高画質かつ安価なカメラを提供することが出来る。
【００６４】
以上、実施の形態に係る固体撮像装置および撮像装置について説明したが、本発明は、この実施の形態に限定されるものではない。
【００６５】
例えば、上記説明におけるｐ型の半導体基板１０１を、半導体基板１０１に形成されているｐ型のウェルと置き換えてもよい。
【００６６】
また、上記実施の形態に係る固体撮像装置は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
【００６７】
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【００６８】
また、上記断面図等において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。
【００６９】
また、上記実施の形態に係る固体撮像装置、撮像装置及びそれらの変形例の機能のうち少なくとも一部を組み合わせてもよい。
【００７０】
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。また、コンタクトプラグ１０７、電荷蓄積領域１０４等の不純物領域等のｎ型及びｐ型等は、本発明を具体的に説明するために例示するものであり、これらを反転し、同等の結果を得ることも可能である。また、上記で示した各構成要素の材料は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された材料に制限されない。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。
【００７１】
また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。
【００７２】
また、上記説明では、ＭＯＳトランジスタを用いた例を示したが、他のトランジスタを用いてもよい。
【００７３】
更に、本発明の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
【産業上の利用可能性】
【００７４】
本発明は、固体撮像装置に適用できる。また、本発明は、固体撮像装置を用いるデジタルスチルカメラ、デジタルビデオカメラ、携帯電話用カメラ、又は監視カメラ等の撮像装置に適用できる。
【符号の説明】
【００７５】
１１    画素
１３    垂直走査部
１５    水平走査部
２１    列信号処理部
１０１    半導体基板
１０２    素子分離領域
１０３    半導体層
１０４    電荷蓄積領域
１０５    不純物拡散層
１０７、１０７ｂ、１０７ｄ、１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１０ｅ    コンタクトプラグ
１０７ａ、１１２ａ、１１２ｂ、１１２ｃ    配線
１０７ｃ、１０７ｅ、１１０ｅ    コンタクトホール
１０８ａ    増幅トランジスタ
１０８ｂ    リセットトランジスタ
１０８ｃ    選択トランジスタ
１０９ａ、１０９ｂ、１０９ｃ、１０９ｄ    絶縁層
１１１    光電変換部
１１３    画素電極
１１４    光電変換膜
１１５    透明電極
１１６ａ、１１６ｂ、１１６ｃ    側壁層
１２１    アドレス制御線
１２３    リセット制御線
１２６    リセット線
１３１    光電変換部制御線
１４１    列信号線
１４２    水平出力端子
１５０    ゲート酸化膜
２００    撮像装置
２０１    レンズ
２０２    画素アレイ
２０３    行選択回路
２０４    列選択回路
２０５    読み出し回路
２０６    固体撮像装置
２０７    信号処理回路
２０９    出力インターフェース
【図１】
2014002332.tif 000003
【図２Ａ】
2014002332.tif 000004
【図２Ｂ】
2014002332.tif 000005
【図３】
2014002332.tif 000006
【図４】
2014002332.tif 000007
【図５Ａ】
2014002332.tif 000008
【図５Ｂ】
2014002332.tif 000009
【図５Ｃ】
2014002332.tif 000010
【図５Ｄ】
2014002332.tif 000011
【図５Ｅ】
2014002332.tif 000012
【図６】
2014002332.tif 000013
【図７】
2014002332.tif 000014
【図８】
2014002332.tif 000015
【手続補正書】
【提出日】平成26年12月10日(2014.12.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項３
【補正方法】変更
【補正の内容】
【請求項３】
前記固体撮像装置は、さらに、
前記配線の上面において、前記配線と電気的に接続する第２のコンタクトプラグを備え、
前記第２のコンタクトプラグは断面視において、前記第１のコンタクトプラグの真上に配置されていない
請求項１記載の固体撮像装置。
【国際調査報告】
2014002332.tif 000016
2014002332.tif 000017
2014002332.tif 000018
2014002332.tif 000019