【手続補正書】
【提出日】平成27年10月1日(2015.10.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
【特許文献１】特開２００６−２７７５５７号公報
【特許文献２】特開２００８−１１８０９８号公報
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
発明の一観点によれば、回路部と、前記回路部にクロックを入力するクロック経路と、少なくとも前記クロック経路に含まれるトランジスタのバックバイアスを制御するバックバイアス制御部とを含む半導体装置の設計方法であって、前記トランジスタのバックバイアスを制御するバックバイアス制御部からの距離と、前記バックバイアス制御部から出力される制御信号のノイズ量との関係を求め、前記バックバイアス制御部からの距離と前記ノイズ量との関係に基づいて、前記回路部に接続されるクロック経路での、前記ノイズ量によるジッタの増加量を求め、前記ジッタの増加量と、前記回路部におけるジッタの許容値に基づき、前記回路部と前記クロック経路を配置する、半導体装置の設計方法が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
上記の半導体装置の設計方法のように、バックバイアス制御部１からの距離に応じて異なるバックバイアス制御信号のノイズ量を考慮して回路部とクロック経路の配置を行うことで、バックバイアス制御信号のノイズに起因したジッタ制約違反の発生を抑制できる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
また、従来の設計方法では、各ＩＰマクロの配置は製品の使用方法によってＳｏＣ内の配置が決まっていたが、クロック経路や各ＩＰマクロへの入力クロックのジッタについて検証しておらず、問題が発覚するのは設計後のＳｏＣの実機確認の際となっていた。そのため、問題が発覚した場合、手戻りが大きくなってしまっていたが、本実施の形態の半導体装置の設計方法では、ジッタを考慮しながら回路部とクロック経路の配置を行うために、手戻りが少なく、設計期間の増大を抑制できる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
ＲＡＭ２２は、コンピュータ２０の主記憶装置として使用される。ＲＡＭ２２には、プロセッサ２１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ２２には、プロセッサ２１による処理に必要な各種データが格納される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
プロセッサ２１は、ステップＳ１１の処理で求められた、チャージポンプ３１からの距離とノイズ量の関係情報から、当該ノイズ量によるクロック経路でのジッタの増加量をシミュレーションで求める。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
プロセッサ２１は、ＩＰマクロ４３に接続されるクロック経路での、ノイズ量によるジッタの増加量を求める際には、たとえば、クロックバッファｂ１〜ｂ３のうち、チャージポンプ３１との距離が最短であるクロックバッファｂ２と、チャージポンプ３１の距離ｄ１を用いる。そして、プロセッサ２１は、距離ｄ１でのノイズ量を各クロックバッファｂ１〜ｂ３内の図示しないトランジスタに適用して、ＩＰマクロ４３に接続されるクロック経路でのジッタの増加量を求める。プロセッサ２１は、各クロックバッファｂ１〜ｂ３のチャージポンプ３１との距離に応じてジッタの増加量を求めるのではなく、バックバイアス制御信号のノイズ量が最も大きくなる最短の距離ｄ１を用いてジッタの増加量を求めることで、計算量を減らすことができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
プロセッサ２１は、他のＩＰマクロ４４〜４６に接続されるクロック経路においても同様の処理を行う。
さらに、プロセッサ２１は、クロックバッファの段数を変化させて、それによるジッタ増加量を求める。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
プロセッサ２１は、上記処理結果をもとに、チャージポンプとクロックバッファ間の距離（たとえば、図７に示した距離ｄ１）とクロックバッファによる遅延とジッタの関係を、ＨＤＤ２３またはＲＡＭ２２に格納する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
そのため、プロセッサ２１は、ＩＰマクロや、チャージポンプ、ＰＬＬの配置に制約があるが、判定結果がエラーとなる場合には、ステップＳ１５の処理で、クロックバッファの配置を変更する。そして、プロセッサ２１は、ステップＳ１６の処理で、入力許容ジッタを求め、判定結果がエラーとなるかＯＫとなるか検証する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
また、本実施の形態の半導体装置の設計方法では、ジッタを考慮しながら回路部とクロック経路の配置を行うために、ＳｏＣの設計時に問題を検出することが可能となり、ＳｏＣの実機確認前にジッタの影響による問題を解決できる。そのため、ＳｏＣ開発の手戻りが少なく、設計期間の増大を抑制できる。
【手続補正１２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
回路部と、前記回路部にクロックを入力するクロック経路と、少なくとも前記クロック経路に含まれるトランジスタのバックバイアスを制御するバックバイアス制御部とを含む半導体装置の設計方法であって、
前記トランジスタのバックバイアスを制御するバックバイアス制御部からの距離と、前記バックバイアス制御部から出力される制御信号のノイズ量との関係を求め、
前記バックバイアス制御部からの距離と前記ノイズ量との関係に基づいて、前記回路部に接続されるクロック経路での、前記ノイズ量によるジッタの増加量を求め、
前記ジッタの増加量と、前記回路部におけるジッタの許容値に基づき、前記回路部と前記クロック経路を配置する、
ことを特徴とする半導体装置の設計方法。
【手続補正１３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項７
【補正方法】変更
【補正の内容】
【請求項７】
回路部と、前記回路部にクロックを入力するクロック経路と、少なくとも前記クロック経路に含まれるトランジスタのバックバイアスを制御するバックバイアス制御部とを含む半導体装置の設計処理であって、
前記トランジスタのバックバイアスを制御するバックバイアス制御部からの距離と、前記バックバイアス制御部から出力される制御信号のノイズ量との関係を求め、
前記バックバイアス制御部からの距離と前記ノイズ量との関係に基づいて、前記回路部に接続されるクロック経路での、前記ノイズ量によるジッタの増加量を求め、
前記ジッタの増加量と、前記回路部におけるジッタの許容値に基づき、前記回路部と前記クロック経路を配置する、
処理をコンピュータに実行させるプログラム。
【手続補正１４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】
回路部と、前記回路部にクロックを入力するクロック経路と、少なくとも前記クロック経路に含まれるトランジスタのバックバイアスを制御するバックバイアス制御部とを含む半導体装置の設計処理を行う演算処理部を有し、
前記演算処理部は、
チップ内のトランジスタのバックバイアスを制御するバックバイアス制御部からの距離と、前記バックバイアス制御部から出力される制御信号のノイズ量との関係を求め、
前記バックバイアス制御部からの距離と前記ノイズ量との関係に基づいて、前記回路部に接続されるクロック経路での、前記ノイズ量によるジッタの増加量を求め、
前記ジッタの増加量と、前記回路部におけるジッタの許容値に基づき、前記回路部と前記クロック経路を配置する、
ことを特徴とする設計装置。