(57)【要約】  少なくとも電力変換回路２の出力電圧値を含む電力変換回路情報を入力してスイッチ２１２のオン時間情報を生成するオン時間情報生成回路１１と、インダクタ２１４の端子電圧を入力してインダクタ電流がゼロになるときを検出し、当該電流がゼロになったときにゼロクロス検出信号を生成するゼロクロス検出回路１２と、オン時間情報およびゼロクロス検出信号を入力し、ターンオン信号およびターンオフ信号を生成するＰＷＭ信号生成回路１３とを備え、ゼロクロス検出回路１２はエッジ検出回路を有し、当該エッジ検出回路がインダクタ２１４の端子電圧に現れるエッジを検出したときにゼロクロス検出信号を生成し、ＰＷＭ信号生成回路１３は、ゼロクロス検出信号が入力されたときにターンオン信号を生成し、オン時間情報に基づく時間経過後に前記ターンオフ信号を生成する。これにより、インダクタ電流の変化を正確に取得して良好な臨界モード制御が行われる。
2013180297.tif 000002
【特許請求の範囲】
【請求項１】
スイッチのオン・オフごとに、インダクタへのエネルギーの蓄積および前記インダクタに蓄積したエネルギーの負荷への放出を繰り返す電力変換回路の制御装置であって、
少なくとも前記電力変換回路の出力電圧値を含む電力変換回路情報を入力して前記スイッチのオン時間情報を生成するオン時間情報生成回路と、
前記インダクタの端子電圧を入力して前記インダクタを流れる電流がゼロになるときを検出し、当該電流がゼロになったときにゼロクロス検出信号を生成するゼロクロス検出回路と、
前記オン時間情報および前記ゼロクロス検出信号を入力し、ターンオン信号およびターンオフ信号を生成するＰＷＭ信号生成回路と、
を備え、
前記ゼロクロス検出回路はエッジ検出回路を有し、当該エッジ検出回路が前記インダクタの端子電圧に現れるエッジを検出したときに前記ゼロクロス検出信号を生成し、
前記ＰＷＭ信号生成回路は、前記ゼロクロス検出信号が入力されたときに前記ターンオン信号を生成し、前記オン時間情報に基づく時間経過後に前記ターンオフ信号を生成する、
ことを特徴とする電力変換回路の制御装置。
【請求項２】
前記エッジ検出回路が定電圧回路とフリップ・フロップ回路からなり、前記インダクタの端子電圧は前記定電圧回路を介して前記フリップ・フロップ回路のセット端子に入力されることを特徴とする請求項１に記載の電力変換回路の制御装置。
【請求項３】
前記ゼロクロス検出回路が、前記エッジ検出回路の前段に、前記インダクタの端子電圧の微分電圧信号を生成する微分回路を含み、前記エッジ検出回路は、前記微分電圧信号に基づき前記インダクタの端子電圧に現れるエッジを検出することを特徴とする請求項１または請求項２に記載の電力変換回路の制御装置。
【請求項４】
前記ゼロクロス検出回路が、入力段に差動増幅回路を備えたことを特徴とする請求項１から３の何れかに記載の電力変換回路の制御装置。
【請求項５】
インダクタを流れる電流がゼロとなる時間が所定時間継続するように制御することを特徴とする請求項１から４の何れかに記載の電力変換回路の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタ電流のゼロクロス検出を行う電力変換回路（ＤＣ／ＤＣ変換回路またはＡＣ／ＤＣ変換回路）の制御装置に関し、インダクタ電流の変化を正確に取得して良好な臨界モード制御を行うことができる電力変換回路の制御装置に関する。
【背景技術】
【０００２】
従来、電力変換装置（ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータ）の制御モードには、連続モード、不連続モードおよび臨界モードがある（特許文献１等参照）。臨界モードは、連続モードと不連続モードの２つのモードの間に位置するモードである。
図１９（Ａ）は、降圧形ＤＣ／ＤＣコンバータを示している。
図１９（Ｂ）に連続モードにおける各部の波形が示され、図１９（Ｃ）に不連続モードにおける各部の波形が示され、図１９（Ｄ）に臨界モードにおける各部の波形が示されている。
図１９（Ｂ），図１９（Ｃ），図１９（Ｄ）におけるＶs，ｉs，ＳTON，ｉLおよびＶLは、図１９（Ａ）におけるスイッチ電圧Ｖs，スイッチ電流ｉs，スイッチ駆動信号ＳTON，インダクタ電流ｉLおよびインダクタ電圧ＶLをそれぞれ示している。
通常、図１９（Ｄ）に示す臨界モードでの力率は、図１９（Ｂ）に示す連続モードでの力率および図１９（Ｃ）に示す不連続モードでの力率に比べて高い。【０００３】
図２０は、臨界モードで動作する従来の電力変換システムを示しており、電力変換回路９に制御装置８が接続されている。
図２０において、電力変換回路９は降圧形ＤＣ／ＤＣコンバータである。電力変換回路９は、入力側の直流電源９１１と、直流電源９１１に接続されたスイッチ９１２（トランジスタ）と、スイッチ９１２に接続されたアノード接地の転流ダイオード９１３（ＤF）と、スイッチ９１２に接続されたインダクタ９１４（Ｌ）と、インダクタ９１４に接続された一端接地のキャパシタ９１５（Ｃo）とからなる。負荷９００は、キャパシタ９１５の両端に接続されている。また、インダクタ９１４には、インダクタ電流検出用抵抗９１６（ｒ0）が接続されている。インダクタ９１４に、二次巻き線を設け、この二次巻き線にインダクタ電流検出用抵抗を設けておくこともできる。【０００４】
電力変換回路９では、スイッチ９１２がオンするとインダクタ９１４へのエネルギーの蓄積が行われる。スイッチ９１２がオフするとインダクタ９１４に蓄積されたエネルギーが負荷９００に放出される。
制御装置８は、オン時間情報生成回路８１と、ゼロクロス検出回路８２と、ＰＷＭ信号生成回路８３とを備えている。
オン時間情報生成回路８１は、少なくとも電力変換回路９の出力電圧値ＥOを含む電力変換回路情報ＩＮＦを入力して（図２０では出力電圧値ＥOである）、スイッチ９１２のオン時間情報ＮTONを生成する。【０００５】
電力変換回路９の出力電圧ｅOは、Ａ／Ｄ変換器８０１によりディジタル信号（出力電圧値ＥO）に変換されてオン時間情報生成回路８１に入力される。
オン時間情報生成回路８１は、典型的にはＰＩＤ制御回路であり、オン時間情報ＮTON（数値）を、ＰＷＭ信号生成回路８３にスイッチングサイクルごとに送出することができる。たとえば、オン時間情報生成回路８１は、ＰＷＭ信号生成回路８３からオン時間情報の取得要求に応じて、ＰＷＭ信号生成回路８３にオン時間情報ＮTONを送出する。【０００６】
ゼロクロス検出回路８２は、インダクタ９１４に直列接続したインダクタ電流検出用抵抗９１６（ｒ0）の端子間電圧Ｖr0を入力し、インダクタ９１４を流れる電流（インダクタ電流ｉL）がゼロとなった時刻を検出する。そして、ゼロクロス検出回路８２は、インダクタ電流ｉLがゼロになったときにゼロクロス検出信号ＺCRSSを生成する。
ＰＷＭ信号生成回路８３は、ゼロクロス検出信号ＺCRSSが入力されたときにターンオン信号ＴＲＮONを出力する。
ＰＷＭ信号生成回路８３は、ターンオン信号ＴＲＮONを出力した後、オン時間情報ＮTONに基づく時間が経過した後に、ターンオフ信号ＴＲＮOFFを生成する。
ターンオン信号ＴＲＮONおよびターンオフ信号ＴＲＮOFFは、ドライバ８０２に入力され、ドライバ８０２はスイッチ駆動信号ＳTONによりスイッチ９１２を駆動する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】ＷＯ２０１０／０２３９７８（再表２０１０−０２３９７８）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、図２０に示した電力変換回路９では、インダクタ電流検出用抵抗９１６（ｒ0）による電力損失が生じる。
そこで、インダクタ９１４の起電力ＶLを直接検出してインダクタ電流ｉLがゼロになる時刻を求める手法が考えられる。
インダクタの起電力ＶLとインダクタ電流ｉLとの関係は、式（１）で表される。
ＶL＝−（ｄｉL／ｄｔ）    ・・・（１）
ところが、式（１）からからわかるように、ＶLからｉLを直接求めることはできない。すなわち、インダクタＬの起電力ＶLを測定しただけでは、インダクタ電流ｉLの変化を正確に知ることができない。【０００９】
本発明の目的は、エネルギー蓄積・放出用のインダクタを流れる電流の変化を正確に取得し、臨界モードでの制御を行うことができる電力変換回路の制御装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明の制御装置は以下を要旨とする。
（１）
スイッチのオン・オフごとに、インダクタへのエネルギーの蓄積および前記インダクタに蓄積したエネルギーの放出を繰り返す電力変換回路の制御装置であって、
少なくとも前記電力変換回路の出力電圧値を含む電力変換回路情報を入力して前記スイッチのオン時間情報を生成するオン時間情報生成回路と、
前記インダクタの端子電圧を入力して前記インダクタを流れる電流がゼロになるときを検出し、当該電流がゼロになったときにゼロクロス検出信号を生成するゼロクロス検出回路と、
前記オン時間情報および前記ゼロクロス検出信号を入力し、ターンオン信号およびターンオフ信号を生成するＰＷＭ信号生成回路と、
を備え、
前記ゼロクロス検出回路はエッジ検出回路を有し、当該エッジ検出回路が前記インダクタの端子電圧に現れるエッジを検出したときに前記ゼロクロス検出信号を生成し、
前記ＰＷＭ信号生成回路は、前記ゼロクロス検出信号が入力されたときに前記ターンオン信号を生成し、前記オン時間情報に基づく時間経過後に前記ターンオフ信号を生成する、
ことを特徴とする電力変換回路の制御装置。【００１１】
電力変換回路は、ＤＣ／ＤＣコンバータであってもよいし、ＡＣ／ＤＣコンバータであってもよい。
ＤＣ／ＤＣコンバータは、降圧型、昇圧型、昇降圧型の何れであってもよい。
電力変換回路がシリアルに２段接続されることがある。この場合には、本発明の制御装置を各段にそれぞれ設けることができるし、本発明の制御装置を一方の段に設け、他の制御装置（本発明の制御装置ではない制御装置）を他方の段に設けることもできる。
電力変換回路がＡＣ／ＤＣコンバータであるときには、整流回路の後段に、ＤＣ／ＤＣコンバータが設けられる。整流回路の出力は、典型的には直流（脈流）である。ＤＣ／ＤＣコンバータは、整流回路の直流出力（典型的には脈流）を安定した直流に変換する。【００１２】
制御装置の入力側には、Ａ／Ｄ変換回路が接続される。このＡ／Ｄ変換回路は、電力変換回路の「所定信号」をアナログ・ディジタル変換して電力変換回路情報として出力する。
電力変換回路の「所定信号」には、電力変換回路の出力電圧、入力電圧、出力電流または入力電流が含まれる。さらに、「所定信号」には、スイッチを流れる電流（スイッチ電流）、インダクタを流れる電流（インダクタ電流）も含まれる。
インダクタの端子電圧に現れるエッジを検出するために、インダクタ電流を用いることができる。
オン時間情報を決定するために、電力変換回路の出力電圧、入力電圧、出力電流または入力電流を用いることができるし、負荷抵抗の値を用いることもできる。【００１３】
また、制御装置の出力側には、ドライバが接続される。このドライバは、ターンオン信号を入力してスイッチをオンするための駆動信号を生成し、ターンオフ信号を入力してスイッチをオフするための駆動信号を生成する。【００１４】
（２）
前記エッジ検出回路が定電圧回路とフリップ・フロップ回路からなり、前記インダクタの端子電圧は前記定電圧回路を介して前記フリップ・フロップ回路のセット端子に入力されることを特徴とする（１）に記載の電力変換回路の制御装置。【００１５】
（３）
前記ゼロクロス検出回路が、前記エッジ検出回路の前段に、前記インダクタの端子電圧の微分電圧信号を生成する微分回路を含み、前記エッジ検出回路は、前記微分電圧信号に基づき前記インダクタの端子電圧に現れるエッジを検出することを特徴とする（１）または（２）に記載の電力変換回路の制御装置。【００１６】
（４）
前記ゼロクロス検出回路が、入力段に差動増幅回路を備えたことを特徴とする（１）から（３）の何れかに記載の電力変換回路の制御装置。【００１７】
（５）
インダクタを流れる電流がゼロとなる時間が所定時間継続するように制御することを特徴とする（１）から（４）の何れかに記載の電力変換回路の制御装置。
【発明の効果】
【００１８】
本発明の制御装置では、エッジ検出回路がインダクタ電流の変化を正確に取得できる。したがって、制御装置は、良好な臨界モード制御を行うことができる。
また、本発明の制御装置では、エッジ検出回路の入力段に微分回路を設けることができ、この場合には、エッジを、より正確に検出できる。
さらに、本発明の制御装置では、微分回路の前段に差動増幅回路を設けることができ、この場合には微分回路のゲイン不足を、差動増幅回路によって補うことができる。
【図面の簡単な説明】
【００１９】
【図１】図１は、ゼロクロス検出回路をエッジ検出回路により構成した本発明の制御装置の第１実施形態を示す説明図である。
【図２】図２は、図１の制御装置を具体的に示す説明図である。
【図３】図３は、図１に示した制御装置および電力変換回路の各部の波形を示す図である。
【図４】図４は、ゼロクロス検出回路をエッジ検出回路により構成した本発明の制御装置の第２実施形態を示す説明図である。
【図５】図５は、図４の制御装置を具体的に示す説明図である。
【図６】図６は、ゼロクロス検出回路をエッジ検出回路により構成した本発明の制御装置の第３実施形態を示す説明図である。
【図７】図７は、第２実施形態において微分回路の回路定数（ゲイン）が大きすぎた結果、出力波形の高さがカットされた例を示す波形図である。
【図８】図８は、図６の制御装置を具体的に示す説明図である。
【図９】図９は、第２実施形態においてゼロ電流検出に遅れが生じたときのインダクタ電流、インダクタ電圧を示す波形図である。
【図１０】図１０は、第３実施形態においてゼロ電流検出の遅れがなくなったときのインダクタ電流およびスイッチ駆動信号を示す図である。
【図１１】図１１は、第３実施形態の制御装置による制御結果を示す図である。
【図１２】図１２は、第３実施形態の制御装置による制御結果を示す図である。
【図１３】図１３は、ゼロクロス検出回路の後段に遅延回路を設けた制御装置を示す図である。
【図１４】図１４は、本発明の電力変換回路の制御装置を昇降圧型のＤＣ／ＤＣコンバータに適用する場合の説明図である。
【図１５】図１５は、本発明の電力変換回路の制御装置を昇圧型のＤＣ／ＤＣコンバータに適用する場合の説明図である。
【図１６】図１６は、電力変換回路が降圧型のＤＣ／ＤＣコンバータを含むＡＣ／ＤＣコンバータであるときの本発明の実施形態を示す説明図である。
【図１７】図１７は、電力変換回路が昇降圧型のＤＣ／ＤＣコンバータを含むＡＣ／ＤＣコンバータであるときの本発明の実施形態を示す説明図である。
【図１８】図１８は、電力変換回路が昇圧型のＤＣ／ＤＣコンバータを含むＡＣ／ＤＣコンバータであるときの本発明の実施形態を示す説明図である。
【図１９】図１９（Ａ）は降圧形ＤＣ／ＤＣコンバータを示す図、図１９（Ｂ）は連続モードにおける各部の波形を示す波形図、図１９（Ｃ）は不連続モードにおける各部の波形を示す波形図、図１９（Ｄ）は臨界モードにおける各部の波形を示す波形図である。
【図２０】図２０は、臨界モードで動作する従来の電力変換システムを示す図である。
【発明を実施するための形態】
【００２０】
図１は本発明の電力変換回路の制御装置の第１実施形態を示す説明図である。
図１において、電力変換回路２は降圧形ＤＣ／ＤＣコンバータであり、入力側に設けた（入力端子ｉｎに接続した）直流電源２１１と、直流電源２１１に接続されたスイッチ２１２（トランジスタ）と、スイッチ２１２に接続されたアノード接地の転流ダイオード２１３（ＤF）と、スイッチ２１２に接続されたインダクタ２１４と、インダクタ２１４に接続された一端接地のキャパシタ２１５とからなり、負荷３がキャパシタ２１５の両端に接続されている。
【００２１】
電力変換回路２では、スイッチ２１２がオンするとインダクタ２１４へのエネルギーの蓄積が行われ、スイッチ２１２がオフするとインダクタ２１４に蓄積したエネルギーの負荷３への放出が行われる。
制御装置１Ａは、オン時間情報生成回路１１と、ゼロクロス検出回路１２と、ＰＷＭ信号生成回路１３とを備えている。
オン時間情報生成回路１１は、少なくとも電力変換回路２の出力電圧値ＥO（電力変換回路２のアナログ出力電圧ｅOのディジタル値）を含む電力変換回路情報ＩＮＦを入力してスイッチ２１２のオン時間情報ＮTONを生成する。
【００２２】
本実施形態では、電力変換回路情報ＩＮＦは電力変換回路２の出力電圧値ＥOである。本発明は、これに限定されず、たとえば、出力電圧値のディジタル値ＥOおよびインダクタ電流ｉLのディジタル値ＩL、入力電圧ｅiのディジタル値ＥI，出力電流ｉOのディジタル値ＩOの少なくとも１つをＡ／Ｄ変換器を介して入力し、これらの入力値に基づきオン時間情報ＮTONを生成することができる。
【００２３】
電力変換回路２の出力電圧ｅOは、Ａ／Ｄ変換器４１によりディジタル信号（出力電圧のディジタル値ＥO）に変換されてオン時間情報生成回路１１に入力される。オン時間情報生成回路１１は、ＰＩＤ制御回路やディジタルフィルタ（ＩＩＲ，ＦＩＲ）であり、オン時間情報（本実施形態では数値）は、ＰＷＭ信号生成回路１３にスイッチングサイクルごとに送出されることができる。たとえば、オン時間情報生成回路１１は、ＰＷＭ信号生成回路１３からのオン時間情報の取得要求に応じてＰＷＭ信号生成回路１３にオン時間情報を送出する。この場合、オン時間情報生成回路１１は、オン時間情報を送出したときに、次のスイッチングサイクルにおけるオン時間情報の生成を開始するようにできる。
【００２４】
ゼロクロス検出回路１２は、インダクタ２１４の端子電圧（インダクタ電圧ＶL′）を入力してインダクタ２１４を流れる電流（インダクタ電流ｉL）がゼロになるタイミングを検出し、インダクタ電流ｉLがゼロになったときにゼロクロス検出信号ＺCRSSを生成する。具体的は、ゼロクロス検出回路１２はエッジ検出回路１２１を有している。エッジ検出回路１２１は、インダクタ電流ｉLがゼロになる際にインダクタ２１４の端子電圧に現れるエッジを検出し、ゼロクロス検出信号を生成する。なお、図１において、端子電圧（インダクタ電圧ＶL′）は、入力側の端子を基準にしたインダクタ２１４の起電力である。ＶL′は、出力側の端子を基準にしたインダクタ２１４の起電力ＶLと大きさが同じである（｜ＶL｜＝｜ＶL′｜）。ただし、ＶLとＶL′とは正負の符号が逆である（ＶL＝−ＶL′）。
【００２５】
ＰＷＭ信号生成回路１３は、オン時間情報およびゼロクロス検出信号を入力し、ターンオン信号およびターンオフ信号を生成する。
具体的には、ＰＷＭ信号生成回路１３は、ゼロクロス検出信号ＺCRSSが入力されたときにターンオン信号ＴＲＮONを生成する。また、オン時間情報ＮTONに基づく時間経過後にターンオフ信号ＴＲＮOFFを生成する。
ターンオン信号ＴＲＮONおよびターンオフ信号ＴＲＮOFFは、ドライバ４２に入力されドライバ４２は、スイッチ駆動信号によりスイッチ２１２を駆動する。
【００２６】
図２は、図１の制御装置１Ａを具体的に示す回路である。
Ａ／Ｄ変換器４１はアナログ出力電圧ｅOをディジタル値（ディジタル出力電圧値ＥO）に変換する。
オン時間情報生成回路１１は、図２ではディジタルＰＩＤ制御回路であり、ディジタル出力電圧値ＥOを電力変換回路情報ＩＮＦとして入力してオン時間情報ＮTONを生成する。このオン時間情報ＮTONはＰＷＭ信号生成回路１３のプリセットカウンタ１３１（後述する）にプリセットされる。
【００２７】
ゼロクロス検出回路１２は、定電圧回路１２１１とフリップ・フロップ回路１２１２とからなる。定電圧回路１２１１とフリップ・フロップ回路１２１２がエッジ検出回路１２１を構成する。インダクタ２１４の端子電圧（インダクタ電圧ＶL′）に現れるエッジは、定電圧回路１２１１介してフリップ・フロップ回路１２１２のセット端子Ｓ１に入力される。セット端子Ｓ１は立下りエッジが入力されると、出力端子Ｑ１からＨレベル信号が出力される。
【００２８】
ＰＷＭ信号生成回路１３は、プリセットカウンタ１３１とフリップ・フロップ回路１３２とを備えている。プリセットカウンタ１３１には前述したように、オン時間情報ＮTON（ディジタル値）がプリセットされている。プリセットカウンタ１３１の入力端子ＳＴには、フリップ・フロップ回路１２１２の出力端子Ｑ１が接続されている。プリセットカウンタ１３１は、入力端子ＳＴにＨレベルの信号（立上がりエッジ）が入力されるとカウントを開始する。そして、プリセットカウンタ１３１は、カウント値がプリセットした値（オン時間情報ＮTON）に達すると、出力端子ＣＦからカウント終了信号（パルス）を出力する。
【００２９】
プリセットカウンタ１３１の出力端子は、ゼロクロス検出回路１２のフリップ・フロップ回路１２１２のリセット端子Ｒ１に接続されている。フリップ・フロップ回路１２１２は、出力端子ＣＦからのカウント終了信号（パルス）の立上りエッジでリセットされる。
【００３０】
一方、フリップ・フロップ回路１３２のセット端子Ｓ２に、フリップ・フロップ回路１２１２の出力端子Ｑ１から出力信号の立上りエッジが入力されると、出力端子Ｑ２からＨレベルの信号が出力される。また、プリセットカウンタ１３１の出力端子ＣＦは、フリップ・フロップ回路１３２のリセット端子Ｒ２にも接続されている。フリップ・フロップ回路１３２は、プリセットカウンタ１３１の出力端子ＣＦからのカウント終了信号（パルス）の立上りエッジでリセットされる。
【００３１】
これにより、フリップ・フロップ回路１３２からは、インダクタ２１４の起電力ＶL′が立ち下るとき（インダクタ電流ｉLがゼロになるとき）に立ち上がり、オン時間情報ＮTONにかかる時間幅のスイッチ駆動信号ＳTONがドライバ４２に出力される。
【００３２】
図２の制御装置１Ａの動作を簡潔に説明する。
（１）定電圧回路１２１１がインダクタ電圧ＶL′を取り込む。
（２）定電圧回路１２１１の出力はフリップ・フロップ回路１２１２のセット端子（Ｓ１）に入力される
（３）フリップ・フロップ回路１２１２は、インダクタ電圧ＶL′の立ち下がりエッジを検出すると、出力端子Ｑ１からＨレベル信号（立上がりエッジ）を出力する。
（４）出力端子Ｑ１からのＨレベル信号はプリセットカウンタ１３１およびフリップ・フロップ回路１３２のセット端子Ｓ２に入力される。
（５）プリセットカウンタ１３１は出力端子Ｑ１からのＨレベル信号を入力するとオン時間情報ＮTONを取り込み、カウントを開始する。これと同時に、フリップ・フロップ回路１３２はドライバ４２にスイッチ２１２をターンオンさせる。
（６）プリセットカウンタ１３１が計数を終了すると、出力端子ＣＦからのカウント終了信号（パルス）の立上りエッジ信号が、フリップ・フロップ回路１３２のリセット端子Ｒ２に入力される。そして、フリップ・フロップ回路１３２はドライバ４２に立下りエッジ信号を出力し、ドライバ４２はスイッチ２１２をターンオフさせる。
【００３３】
図３に、図１に示した制御装置１Ａおよび電力変換回路２の各部の波形を示す。
図３において、ｉLはインダクタ電流、ＶLはインダクタ電圧、ＶL′はインダクタ電圧の逆向きの電圧、ＶDは定電圧回路１２１１の端子間電圧、Ｓ１はフリップ・フロップ回路１２１２のセット端子Ｓ１に現れる電圧、Ｒ１はフリップ・フロップ回路１２１２のリセット端子Ｒ１に現れる電圧、Ｑ１はフリップ・フロップ回路１２１２の出力端子Ｑ１に現れる電圧、Ｓ２はフリップ・フロップ回路１３２のセット端子Ｓ２に現れる電圧、Ｒ２はフリップ・フロップ回路１３２のリセット端子Ｒ２に現れる電圧、Ｑ２はフリップ・フロップ回路１３２の出力端子Ｑ２に現れる電圧、ＳTONはフリップ・フロップ回路１３２の出力（ドライバ４２の入力）、ＣＬＫはプリセットカウンタ１３１の動作クロックである。
【００３４】
図４は本発明の電力変換回路の制御装置の第２実施形態を示す説明図である。本実施形態では制御装置を符号１Ｂで示す。
電力変換回路２は、図１の電力変換回路と同じである。
制御装置１Ｂのゼロクロス検出回路１２は、エッジ検出回路１２１の前段に微分回路１２２を有している。微分回路１２２は、インダクタ２１４の端子電圧（インダクタ電圧ＶL′）から微分電圧信号ＶDIFを生成する。エッジ検出回路１２１は、微分回路１２２が生成するインダクタ電流ｉLの微分信号（微分電圧信号ＶDIF）に基づきインダクタ２１４の端子電圧（インダクタ電圧ＶL′）に現れるエッジを確実に検出することができる。
【００３５】
図５は、図４の制御装置１Ｂを具体的に示す回路である。
図５において、ゼロクロス検出回路１２は、エッジ検出回路１２１と微分回路１２２とからなる。エッジ検出回路１２１は、図２と同様、定電圧回路１２１１とフリップ・フロップ回路１２１２とからなる。インダクタ２１４（図４参照）の端子電圧（インダクタ電圧ＶL′）に現れるエッジは、微分回路１２２により急峻な立下がり（立上がり）の信号に変換され、定電圧回路を１２１１を介してフリップ・フロップ回路１２１２のセット端子Ｓ１に入力される。フリップ・フロップ回路１２１２のセット端子Ｓ１は、立下りエッジ（微分回路１２２の出力）を確実に取得して、出力端子Ｑ１からＨレベル信号を出力することができる。
図５の微分回路１２２は、オペアンプＯＰ１を用いた典型的な微分回路である。微分回路１２２においては、入力キャパシタＣｄと入力抵抗Ｒｄ１の直列回路がオペアンプＯＰ１の入力端子に接続され、フィードバック抵抗Ｒｄ２はオペアンプＯＰ１の入出力端子間に接続されている。
【００３６】
図５の制御装置１Ｂの動作を簡潔に説明する。
（１）インダクタ電圧ＶL′のエッジは、微分回路１２２により急激に変化する。定電圧回路１２１１が、急激に変化したインダクタ電圧ＶL′のエッジを取り込む。
（２）定電圧回路１２１１の出力はフリップ・フロップ回路１２１２のセット端子（Ｓ１）に入力される。
（３）フリップ・フロップ回路１２１２は、インダクタ電圧ＶL′の立ち下がりエッジを検出すると、出力端子Ｑ１からＨレベル信号（立上がりエッジ）を出力する。
（４）出力端子Ｑ１からのＨレベル信号はプリセットカウンタ１３１およびフリップ・フロップ回路１３２のセット端子Ｓ２に入力される。
（５）プリセットカウンタ１３１は出力端子Ｑ１からのＨレベル信号を入力するとオン時間情報ＮTONを取り込み、カウントを開始する。これ同時に、フリップ・フロップ回路１３２は、ドライバ４２に立上がりエッジ（スイッチ駆動信号ＳTONの立上がりエッジ）を出力する。ドライバ４２は、スイッチ駆動信号ＳTONの立上がりエッジを入力するとスイッチ２１２をターンオンさせる。
（６）プリセットカウンタ１３１は計数を終了すると、出力端子ＣＦからカウント終了信号（パルス）の立上りエッジ信号を出力する。この立上りエッジ信号は、フリップ・フロップ回路１３２のリセット端子Ｒ２に入力される。フリップ・フロップ回路１３２は、リセット端子Ｒ２に立上りエッジ信号が入力されると、ドライバ４２に立下りエッジ信号（スイッチ駆動信号ＳTONの立下りエッジ）を出力する。ドライバ４２は、スイッチ駆動信号ＳTONの立下りエッジ信号を入力するとスイッチ２１２をターンオフさせる。
【００３７】
図６は本発明の電力変換回路の制御装置の第３実施形態を示す説明図である。本実施形態では制御装置を符号１Ｃで示す。
電力変換回路２は、図１の電力変換回路と同じである。
第２実施形態の制御装置１Ｂでは、微分回路１２２によりインダクタ電圧ＶL′のエッジを急激に変化させ、これを検出しているので、基本的には、インダクタ電流ｉLの変化を正確に取得することができる。ところが、微分回路１２２の回路定数（ゲイン）が大きすぎると図７に示すように、本来の微分出力波形の高さがカットされてしまい（図７の破線参照）、結果としてゼロ電流検出に遅れが生じる（「ゼロ電流検出」については後述する）。
【００３８】
本実施形態では、以下に述べる差動増幅回路１２３により、微分回路１２２のゲイン不足を補うことができる。
制御装置１Ｃのゼロクロス検出回路１２は、エッジ検出回路１２１と微分回路１２２と差動増幅回路１２３からなる。エッジ検出回路１２１と微分回路１２２の構成は第２実施形態で説明したと同様であり、差動増幅回路１２３が微分回路１２２の前段に設けられている。
差動増幅回路１２３はインダクタ２１４の端子電圧（インダクタ電圧ＶL′）を増幅し、微分回路１２２は差動増幅回路１２３の出力から微分電圧信号ＶDIFを生成する。エッジ検出回路１２１は、微分回路１２２が生成するインダクタ電流ｉLの微分信号（ゲイン不足が補われた微分電圧信号ＶDIF）に基づきインダクタ２１４の端子電圧（インダクタ電圧ＶL′）に現れるエッジをより確実に検出することができる。
【００３９】
図８は、図６の制御装置１Ｃを具体的に示す回路である。
図８において、ゼロクロス検出回路１２は、エッジ検出回路１２１と微分回路１２２と差動増幅回路１２３とからなる。図２と同様、エッジ検出回路１２１は定電圧回路１２１１とフリップ・フロップ回路１２１２とからなり、微分回路１２２は第２実施形態と同様、オペアンプＯＰ１と入力キャパシタＣｄと入力抵抗Ｒｄ１とフィードバック抵抗Ｒｄ２からなる。
【００４０】
インダクタ２１４の端子電圧（インダクタ電圧ＶL′）に現れるエッジは、差動増幅回路１２３により増幅された後、微分回路１２２により急峻な立下がり（立上がり）の信号に変換され、定電圧回路１２１１を介してフリップ・フロップ回路１２１２のセット端子Ｓ１に入力される。セット端子Ｓ１は、立下りエッジを確実に取得して、出力端子Ｑ１からＨレベル信号が出力することができる。
図８の差動増幅回路１２３は、オペアンプＯＰ２を用いた典型的な回路であり、入力抵抗Ｒａ１がオペアンプＯＰ２の入力端子に接続され、接地抵抗（Ｒａ２とＲａ３の並列回路からなる）がオペアンプの接地端子に接続され、フィードバック抵抗Ｒａ４が入出力端子間に接続されている。なお、ここでは、Ｒａ１とＲａ２の抵抗値は等しく、Ｒａ３とＲａ４の抵抗値は等しくしてある。
【００４１】
図８の制御装置１Ｃの動作を簡潔に説明する。
（１）インダクタ電圧ＶL′を差動増幅回路１２３により増幅するとともに、微分回路１２２を用いて、インダクタ電圧ＶL′のエッジを急激に変化させて、定電圧回路１２１１がこれを取り込む。
（２）定電圧回路１２１１の出力はフリップ・フロップ回路１２１２のセット端子（Ｓ１）に入力される。
（３）フリップ・フロップ回路１２１２は、インダクタ電圧ＶL′の立ち下がりエッジを検出すると、出力端子Ｑ１からＨレベル信号（立上がりエッジ）を出力する。
（４）出力端子Ｑ１からのＨレベル信号はプリセットカウンタ１３１およびフリップ・フロップ回路１３２のセット端子Ｓ２に入力される。
（５）プリセットカウンタ１３１は出力端子Ｑ１からのＨレベル信号を入力するとオン時間情報ＮTONを取り込み、カウントを開始すると同時に、フリップ・フロップ回路１３２はドライバ４２にスイッチ２１２をターンオンさせる。
（６）プリセットカウンタ１３１が計数を終了すると、出力端子ＣＦからのカウント終了信号（パルス）の立上りエッジ信号が、フリップ・フロップ回路１３２のリセット端子Ｒ２に入力され、フリップ・フロップ回路１３２はドライバ４２にスイッチ２１２をターンオフさせる。
【００４２】
前述した第２実施形態の制御装置１Ｂにおいて、ときとして、微分回路１２２によるゲイン不足が生じゼロ電流検出が遅れる場合がある。この場合のインダクタ電流ｉL、インダクタ電圧ＶL、ゲイン不足を補う処理をしたインダクタ電圧ＶL2、ダイオードＺＤの端子電圧ＶDおよびスイッチ駆動信号ＳTONを図９に示す。ゼロ電流検出の遅れにより、臨界モードでの制御を不可能にする（図９の時刻ｔmおよび図１９（Ｃ）の「不連続モード」参照）。
第３実施形態では、差動増幅回路１２３により、ゲイン不足に起因するゼロ電流検出の遅れを解消でき、臨界モードが実現できる。
ゼロ電流検出の遅れが解消されたときの、インダクタ電流ｉL、インダクタ電圧ＶL、ゲイン不足の補償後のインダクタ電圧ＶL2、ダイオードＺＤの端子電圧ＶDおよびスイッチ駆動信号ＳTONを図１０に示す。（図１０の時刻ｔmおよび図１９（Ｄ）の「臨界モード」参照）。
【００４３】
第３実施形態の制御装置１Ｃによる制御の結果を以下に示す。
図１１および図１２は、電力変換回路２の入力電圧のディジタル値ＥIが２０[Ｖ]であり、出力電圧値ｅOが５[Ｖ]である場合に、負荷３が１０[Ω]から５[Ω]にステップ変化したときの応答を示している。
図１１は、インダクタ電流ｉL、出力電圧ｅO、スイッチ駆動信号ＳTONを示しており、図１２は、図１１の一部領域（太線の領域）を切り出して示す説明図である。
第３実施形態では、差動増幅回路により微分回路のゲイン不足を補うことができるので、エッジをさらに正確に検出できる。
図１１および図１２からわかるように、大きな負荷変動が生じても、出力電圧ｅOはわずかに変動するのみで、しかも速やかに定常値に戻される。
【００４４】
図１０に示したような完全な「臨界モード」（ｉL参照：電流勾配がゼロとなる期間が、ほとんどないことに注意されたい）ではなく、図９に示した「不連続モード」に近いモード（電流勾配がゼロの期間が短い時間存在するモード）での制御が好適な場合もあろう。このモードも、実質上、本発明の臨界モードである。
この場合には、第１実施形態〜第３実施形態の何れかの制御装置により、積極的に電流勾配がゼロの期間を生成することができる。
すなわち、本発明ではインダクタ電流ｉLがゼロとなる時間（たとえば、１０-5ｓｅｃのオーダ）が微小時間継続するように制御することができる。
具体的には、ゼロクロス検出回路が検出するゼロクロス検出信号ＺCRSSの出力タイミングを、増幅器の増幅度や微分回路の定数を変更することにより調整することができる。
また、スイッチ２１２のターンオンのタイミングを、図１３に示すように、制御装置１Ｃ（図６参照）のゼロクロス検出回路１２の後段に設けた遅延回路１４（たとえば、ＰＷＭ信号のターンオフ信号を生成するときと同様、プリセットカウンタとフリップ・フロップとから構成してもよい）により積極的に遅らせるようにもできる。
【００４５】
図１４は本発明の電力変換回路の制御装置を昇降圧型のＤＣ／ＤＣコンバータに適用する説明図である。図１４では昇降圧型のＤＣ／ＤＣコンバータ（電力変換回路５１）の制御装置を符号１Ｄで示す。
図１５は本発明の電力変換回路の制御装置を昇圧型のＤＣ／ＤＣコンバータに適用する説明図である。図１５では昇圧型のＤＣ／ＤＣコンバータ（電力変換回路５２）の制御装置を符号１Ｅで示す。
図１４の制御装置１Ｄおよび図１５の制御装置１Ｅの作用は、第１〜第３実施形態における作用と概略同じである。
図１４の制御装置１Ｄおよび図１５の制御装置１Ｅでも、ゼロクロス検出回路１２のエッジ検出回路１２１がインダクタ電流ｉLの変化を正確に取得できる。したがって、制御装置は、良好な臨界モード制御を行うことができる。
図１４の制御装置１Ｄおよび図１５の制御装置１Ｅでも、エッジ検出回路１２１の入力段に微分回路を設けることができ、さらに、この微分回路の前段に差動増幅回路を設けることができる。
【００４６】
図１６は本発明の電力変換回路の制御装置をＡＣ／ＤＣコンバータに適用する実施形態を説明するための図である。
図１６ではＡＣ／ＤＣコンバータ（電力変換回路６１）は、制御装置１Ｆにより制御される。
図１６の電力変換回路６１は、交流電力を入力する整流回路ＲＣＤと、整流回路ＲＣＤの整流出力を入力するＤＣ／ＤＣ変換回路２００とから構成されている。
【００４７】
整流回路ＲＣＤは、本実施形態では全波整流回路と出力側キャパシタとからなり、単相交流入力を全波整流して脈流に変換している。
ＤＣ／ＤＣ変換回路２００の構成は、図１の電力変換回路２（降圧形ＤＣ／ＤＣコンバータ）から直流電源２１１を除去したものと同一である。
制御装置１Ｆの構成は、図１の制御装置１Ａと同じである。ＤＣ／ＤＣ変換回路２００の入力は脈流であるが、制御装置１Ｆは、インダクタ電流ｉLの変化を正確に検出して、良好な臨界モード制御を行うことができる。
図示はしないが、図１６の電力変換回路６１において、制御装置１Ｆに代えて、エッジ検出回路１２１の前段に微分回路１２２を備えた図４に示した制御装置１Ｂと同様の制御装置を使用することもできる。また、制御装置１Ｆに代えて、エッジ検出回路１２１の前段に微分回路１２２と差動増幅回路１２３とを備えた図６に示した制御装置１Ｃと同様の制御装置を使用することもできる。
【００４８】
図１７は本発明の電力変換回路の制御装置をＡＣ／ＤＣコンバータに適用する他の実施形態を説明するための図である。
図１７ではＡＣ／ＤＣコンバータ（電力変換回路６２）は、制御装置１Ｇにより制御される。
図１７の電力変換回路６２は、交流電力を入力する整流回路ＲＣＤと、整流回路ＲＣＤの整流出力を入力するＤＣ／ＤＣ変換回路５１０とから構成されている。
【００４９】
整流回路ＲＣＤの構成は、図１６において説明した整流回路ＲＣＤの構成と同じである。
ＤＣ／ＤＣ変換回路５１０の構成は、図１４の電力変換回路５１（昇降圧形ＤＣ／ＤＣコンバータ）から直流電源５１１１を除去したものと同一である。
制御装置１Ｇの構成は、図１の制御装置１Ａと同じであり、制御装置１Ｇは、インダクタ電流ｉLの変化を正確に検出して、良好な臨界モード制御を行うことができる。
図示はしないが、図１７の電力変換回路６２において、制御装置１Ｇに代えて、エッジ検出回路１２１の前段に微分回路１２２を備えた図４に示した制御装置１Ｂと同様の制御装置を使用することもできる。また、制御装置１Ｇに代えて、エッジ検出回路１２１の前段に微分回路１２２と差動増幅回路１２３とを備えた図６に示した制御装置１Ｃと同様の制御装置を使用することもできる。
【００５０】
図１８は本発明の電力変換回路の制御装置をＡＣ／ＤＣコンバータに適用する他の実施形態を説明するための図である。
図１８ではＡＣ／ＤＣコンバータ（電力変換回路６３）は、制御装置１Ｈにより制御される。
図１８の電力変換回路６３は、交流電力を入力する整流回路ＲＣＤと、整流回路ＲＣＤの整流出力を入力するＤＣ／ＤＣ変換回路５２０とから構成されている。
【００５１】
整流回路ＲＣＤの構成は、図１６において説明した整流回路ＲＣＤの構成と同じである。
ＤＣ／ＤＣ変換回路５２０の構成は、図１５の電力変換回路５２（昇圧形ＤＣ／ＤＣコンバータ）から直流電源５２１１を除去したものと同一である。
制御装置１Ｈの構成は、図１の制御装置１Ａと同じであり、制御装置１Ｈは、インダクタ電流ｉLの変化を正確に検出して、良好な臨界モード制御を行うことができる。
図示はしないが、図１７の電力変換回路６２において、制御装置１Ｈに代えて、エッジ検出回路１２１の前段に微分回路１２２を備えた図４に示した制御装置１Ｂと同様の制御装置を使用することもできる。また、制御装置１Ｈに代えて、エッジ検出回路１２１の前段に微分回路１２２と差動増幅回路１２３とを備えた図６に示した制御装置１Ｃと同様の制御装置を使用することもできる。
【００５２】
なお、図示はしないが、電力変換回路６１，６２，６３（ＡＣ／ＤＣコンバータ）の出力端子ＯＵＴは、図１の降圧型のＤＣ／ＤＣコンバータ（電力変換回路２）の入力端子ｉｎ、図１４の昇降圧型のＤＣ／ＤＣコンバータ（電力変換回路５１）の入力端子ｉｎ、または図１５の昇圧型のＤＣ／ＤＣコンバータ（電力変換回路５２）の入力端子ｉｎに接続することができる。
同様に、図示はしないが、電力変換回路５１，５２（ＤＣ／ＤＣコンバータ）の出力端子ＯＵＴは、図１の降圧型のＤＣ／ＤＣコンバータ（電力変換回路２）の入力端子ｉｎ、図１４の昇降圧型のＤＣ／ＤＣコンバータ（電力変換回路５１）の入力端子ｉｎ、または図１５の昇圧型のＤＣ／ＤＣコンバータ（電力変換回路５２）の入力端子ｉｎに接続することができる。
【符号の説明】
【００５３】
１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ，１Ｈ，８    制御装置
２，６，９，５１，５２，６１，６２，６３    電力変換回路
３，９００    負荷
１１，８１    オン時間情報生成回路
１２，８２    ゼロクロス検出回路
１３，８３    ＰＷＭ信号生成回路
１４    遅延回路
２１，２１４，９１４    インダクタ
３１，４１，８０１    Ａ／Ｄ変換器
３２，４２，８０２    ドライバ
１２１    エッジ検出回路
１２２    微分回路
１２３    差動増幅回路
１３１    プリセットカウンタ
１３２，１２１２  フリップ・フロップ回路
２００    ＤＣ／ＤＣ変換回路
２１１，９１１，５１１１，５２１１    直流電源
２１２，９１２    スイッチ
２１３，９１３    転流ダイオード
２１５，９１５    キャパシタ
５１０，５２０    ＤＣ／ＤＣ変換回路
９１６    インダクタ電流検出用抵抗
１２１１    定電圧回路
ＣＦ    出力端子
ＯＰ１，ＯＰ２    オペアンプ
Ｑ１，Ｑ２    フリップ・フロップ回路の出力端子
Ｒ１，Ｒ２    フリップ・フロップ回路のリセット端子
ＲＣＤ    整流回路
Ｒa1，Ｒd1    差動増幅回路の入力抵抗
Ｒa4，Ｒd2    差動増幅回路のフィードバック抵抗
ＺＤ    ダイオード
【図１】
2013180297.tif 000003
【図２】
2013180297.tif 000004
【図３】
2013180297.tif 000005
【図４】
2013180297.tif 000006
【図５】
2013180297.tif 000007
【図６】
2013180297.tif 000008
【図７】
2013180297.tif 000009
【図８】
2013180297.tif 000010
【図９】
2013180297.tif 000011
【図１０】
2013180297.tif 000012
【図１１】
2013180297.tif 000013
【図１２】
2013180297.tif 000014
【図１３】
2013180297.tif 000015
【図１４】
2013180297.tif 000016
【図１５】
2013180297.tif 000017
【図１６】
2013180297.tif 000018
【図１７】
2013180297.tif 000019
【図１８】
2013180297.tif 000020
【図１９】
2013180297.tif 000021
【図２０】
2013180297.tif 000022
【手続補正書】
【提出日】平成26年1月31日(2014.1.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スイッチのオン・オフごとに、インダクタへのエネルギーの蓄積および前記インダクタに蓄積したエネルギーの負荷への放出を繰り返す電力変換回路の制御装置であって、
少なくとも前記電力変換回路の出力電圧値を含む電力変換回路情報を入力して前記スイッチのオン時間情報を数値として生成するオン時間情報生成回路と、
前記インダクタの端子電圧を入力して前記インダクタを流れる電流がゼロになるときを検出し、当該電流がゼロになったときにゼロクロス検出信号を生成するゼロクロス検出回路と、
前記オン時間情報および前記ゼロクロス検出信号を入力し、ターンオン信号およびターンオフ信号を生成するＰＷＭ信号生成回路と、
を備え、
前記ゼロクロス検出回路はエッジ検出回路と前記エッジ検出回路の前段に設けた微分回路を有し、
当該エッジ検出回路が前記インダクタの端子電圧に現れるエッジを前記微分回路により生成された微分電圧信号により検出したときに前記ゼロクロス検出信号を生成し、前記ＰＷＭ信号生成回路は、前記ゼロクロス検出信号が入力されたときに前記ターンオン信号を生成し、前記オン時間情報に基づく時間経過後に前記ターンオフ信号を生成する、ことを特徴とする電力変換回路の制御装置。
【請求項２】
前記エッジ検出回路が定電圧回路とフリップ・フロップ回路からなり、前記インダクタの端子電圧は前記定電圧回路を介して前記フリップ・フロップ回路のセット端子に入力されることを特徴とする請求項１に記載の電力変換回路の制御装置。
【請求項３】
前記ゼロクロス検出回路が、前記微分回路の前段に差動増幅回路を備えたことを特徴とする請求項１または２に記載の電力変換回路の制御装置。
【請求項４】
インダクタを流れる電流がゼロとなる時間が所定時間継続するように制御することを特徴とする請求項１から３の何れかに記載の電力変換回路の制御装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
（１）
スイッチのオン・オフごとに、インダクタへのエネルギーの蓄積および前記インダクタに蓄積したエネルギーの放出を繰り返す電力変換回路の制御装置であって、
少なくとも前記電力変換回路の出力電圧値を含む電力変換回路情報を入力して前記スイッチのオン時間情報を数値として生成するオン時間情報生成回路と、
前記インダクタの端子電圧を入力して前記インダクタを流れる電流がゼロになるときを検出し、当該電流がゼロになったときにゼロクロス検出信号を生成するゼロクロス検出回路と、
前記オン時間情報および前記ゼロクロス検出信号を入力し、ターンオン信号およびターンオフ信号を生成するＰＷＭ信号生成回路と、
を備え、
前記ゼロクロス検出回路はエッジ検出回路と、前記エッジ検出回路の前段に設けた微分回路を有し、当該エッジ検出回路が前記インダクタの端子電圧に現れるエッジを前記微分回路により生成された微分電圧信号により検出したときに前記ゼロクロス検出信号を生成し、
前記ＰＷＭ信号生成回路は、前記ゼロクロス検出信号が入力されたときに前記ターンオン信号を生成し、前記オン時間情報に基づく時間経過後に前記ターンオフ信号を生成する、
ことを特徴とする電力変換回路の制御装置。
［００１１］
電力変換回路は、ＤＣ／ＤＣコンバータであってもよいし、ＡＣ／ＤＣコンバータであってもよい。
ＤＣ／ＤＣコンバータは、降圧型、昇圧型、昇降圧型の何れであってもよい。
電力変換回路がシリアルに２段接続されることがある。この場合には、本発明の制御装置を各段にそれぞれ設けることができるし、本発明の制御装置を一方の段に設け、他の制御装置（本発明の制御装置ではない制御装置）を
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
他方の段に設けることもできる。
電力変換回路がＡＣ／ＤＣコンバータであるときには、整流回路の後段に、ＤＣ／ＤＣコンバータが設けられる。整流回路の出力は、典型的には直流（脈流）である。ＤＣ／ＤＣコンバータは、整流回路の直流出力（典型的には脈流）を安定した直流に変換する。
［００１２］
制御装置の入力側には、Ａ／Ｄ変換回路が接続される。このＡ／Ｄ変換回路は、電力変換回路の「所定信号」をアナログ・ディジタル変換して電力変換回路情報として出力する。
電力変換回路の「所定信号」には、電力変換回路の出力電圧、入力電圧、出力電流または入力電流が含まれる。さらに、「所定信号」には、スイッチを流れる電流（スイッチ電流）、インダクタを流れる電流（インダクタ電流）も含まれる。
インダクタの端子電圧に現れるエッジを検出するために、インダクタ電流を用いることができる。
オン時間情報を決定するために、電力変換回路の出力電圧、入力電圧、出力電流または入力電流を用いることができるし、負荷抵抗の値を用いることもできる。
［００１３］
また、制御装置の出力側には、ドライバが接続される。このドライバは、ターンオン信号を入力してスイッチをオンするための駆動信号を生成し、ターンオフ信号を入力してスイッチをオフするための駆動信号を生成する。
［００１４］
（２）
前記エッジ検出回路が定電圧回路とフリップ・フロップ回路からなり、前記インダクタの端子電圧は前記定電圧回路を介して前記フリップ・フロップ回路のセット端子に入力されることを特徴とする（１）に記載の電力変換回路の制御装置。
［００１５］
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
［００１６］
（３）
前記ゼロクロス検出回路が、前記微分回路の前段に差動増幅回路を備えたことを特徴とする（１）または（２）に記載の電力変換回路の制御装置。
［００１７］
（４）
インダクタを流れる電流がゼロとなる時間が所定時間継続するように制御することを特徴とする（１）から（３）の何れかに記載の電力変換回路の制御装置。
発明の効果
［００１８］
本発明の制御装置では、エッジ検出回路がインダクタ電流の変化を正確に取得できる。したがって、制御装置は、良好な臨界モード制御を行うことができる。
また、本発明の制御装置では、エッジ検出回路の入力段に微分回路を設けることができ、この場合には、エッジを、より正確に検出できる。
さらに、本発明の制御装置では、微分回路の前段に差動増幅回路を設けることができ、この場合には微分回路のゲイン不足を、差動増幅回路によって補うことができる。
図面の簡単な説明
［００１９］
［図１］図１は、ゼロクロス検出回路をエッジ検出回路により構成した本発明の制御装置の第１実施形態を示す説明図である。
［図２］図２は、図１の制御装置を具体的に示す説明図である。
［図３］図３は、図１に示した制御装置および電力変換回路の各部の波形を示す図である。
［図４］図４は、ゼロクロス検出回路をエッジ検出回路により構成した本発明の制御装置の第２実施形態を示す説明図である。
［図５］図５は、図４の制御装置を具体的に示す説明図である。
［図６］図６は、ゼロクロス検出回路をエッジ検出回路により構成した本発明の制御装置の第３実施形態を示す説明図である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
リップ・フロップ回路１２１２のセット端子Ｓ１に現れる電圧、Ｒ１はフリップ・フロップ回路１２１２のリセット端子Ｒ１に現れる電圧、Ｑ１はフリップ・フロップ回路１２１２の出力端子Ｑ１に現れる電圧、Ｓ２はフリップ・フロップ回路１３２のセット端子Ｓ２に現れる電圧、Ｒ２はフリップ・フロップ回路１３２のリセット端子Ｒ２に現れる電圧、Ｑ２はフリップ・フロップ回路１３２の出力端子Ｑ２に現れる電圧、ＳＴＯＮはフリップ・フロップ回路１３２の出力（ドライバ４２の入力）、ＣＬＫはプリセットカウンタ１３１の動作クロックである。
［００３４］
図４は本発明の電力変換回路の制御装置の第２実施形態を示す説明図である。本実施形態では制御装置を符号１Ｂで示す。
電力変換回路２は、図１の電力変換回路と同じである。
制御装置１Ｂのゼロクロス検出回路１２は、エッジ検出回路１２１の前段に微分回路１２２を有している。微分回路１２２は、インダクタ２１４の端子電圧（インダクタ電圧ＶＬ′）から微分電圧信号ＶＤＩＦを生成する。エッジ検出回路１２１は、微分回路１２２が生成するインダクタ電圧ＶＬ′の微分信号（微分電圧信号ＶＤＩＦ）に基づきインダクタ２１４の端子電圧（インダクタ電圧ＶＬ′）に現れるエッジを確実に検出することができる。
［００３５］
図５は、図４の制御装置１Ｂを具体的に示す回路である。
図５において、ゼロクロス検出回路１２は、エッジ検出回路１２１と微分回路１２２とからなる。エッジ検出回路１２１は、図２と同様、定電圧回路１２１１とフリップ・フロップ回路１２１２とからなる。インダクタ２１４（図４参照）の端子電圧（インダクタ電圧ＶＬ′）に現れるエッジは、微分回路１２２により急峻な立下がり（立上がり）の信号に変換され、定電圧回路を１２１１を介してフリップ・フロップ回路１２１２のセット端子Ｓ１に入力される。フリップ・フロップ回路１２１２のセット端子Ｓ１は、立下りエッジ（微分回路１２２の出力）を確実に取得して、出力端子Ｑ１からＨレベル信号を出力することができる。
図５の微分回路１２２は、オペアンプＯＰ１を用いた典型的な微分回路で
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
電力変換回路２は、図１の電力変換回路と同じである。
第２実施形態の制御装置１Ｂでは、微分回路１２２によりインダクタ電圧ＶＬ′のエッジを急激に変化させ、これを検出しているので、基本的には、インダクタ電流ｉＬの変化を正確に取得することができる。ところが、微分回路１２２の回路定数（ゲイン）が大きすぎると図７に示すように、本来の微分出力波形の高さがカットされてしまい（図７の破線参照）、結果としてゼロ電流検出に遅れが生じる（「ゼロ電流検出」については後述する）。
［００３８］
本実施形態では、以下に述べる差動増幅回路１２３により、微分回路１２２のゲイン不足を補うことができる。
制御装置１Ｃのゼロクロス検出回路１２は、エッジ検出回路１２１と微分回路１２２と差動増幅回路１２３からなる。エッジ検出回路１２１と微分回路１２２の構成は第２実施形態で説明したと同様であり、差動増幅回路１２３が微分回路１２２の前段に設けられている。
差動増幅回路１２３はインダクタ２１４の端子電圧（インダクタ電圧ＶＬ′）を増幅し、微分回路１２２は差動増幅回路１２３の出力から微分電圧信号ＶＤＩＦを生成する。エッジ検出回路１２１は、微分回路１２２が生成するインダクタ電圧ＶＬ′の微分信号（ゲイン不足が補われた微分電圧信号ＶＤＩＦ）に基づきインダクタ２１４の端子電圧（インダクタ電圧ＶＬ′）に現れるエッジをより確実に検出することができる。
［００３９］
図８は、図６の制御装置１Ｃを具体的に示す回路である。
図８において、ゼロクロス検出回路１２は、エッジ検出回路１２１と微分回路１２２と差動増幅回路１２３とからなる。図２と同様、エッジ検出回路１２１は定電圧回路１２１１とフリップ・フロップ回路１２１２とからなり、微分回路１２２は第２実施形態と同様、オペアンプＯＰ１と入力キャパシタＣｄと入力抵抗Ｒｄ１とフィードバック抵抗Ｒｄ２からなる。
［００４０］
インダクタ２１４の端子電圧（インダクタ電圧ＶＬ′）に現れるエッジは、差動増幅回路１２３により増幅された後、微分回路１２２により急峻な立下がり（立上がり）の信号に変換され、定電圧回路１２１１を介してフリップ
【国際調査報告】
2013180297.tif 000023
2013180297.tif 000024
2013180297.tif 000025
2013180297.tif 000026