Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成27年9月25日(2015.9.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
画像装置用のタンデム媒体シート供給装置であって、
第１の部分および第２の部分を含んで構成された空間を有するハウジングであって、前記ハウジング内の前記空間の各部分が、前記ハウジング内において媒体シートの垂直方向のスタックを保持するように構成されたハウジングと、
前記ハウジング内において前記空間の前記第１の部分と前記第２の部分との間に配置されたゲートアセンブリであって、
前記空間の前記第１の部分において媒体シートの第１の垂直方向のスタックとかみ合うように構成された第１のゲートと、
前記第１のゲートのまわりを回転するように機械的に接続された第２のゲートと、を備え、
前記第１のゲートおよび前記第２のゲートは、第１の位置と第２の位置との間を動くように構成されており、
さらに、前記第１のゲートおよび前記第２のゲートを前記第１の位置へと付勢するように構成された付勢部材と、を備えるゲートアセンブリと、
媒体シートの前記第１の垂直方向のスタックを前記ハウジング内における前記空間の前記第１の部分から前記ハウジング内における前記空間の前記第２の部分へと移動させるように構成されたアクチュエータと、を備え、
媒体シートの前記第１の垂直方向のスタックを移動させることで、前記第１のゲートおよび前記第２のゲートを前記第１の位置から前記第２の位置へと動かし、可動接触し、
前記第１のゲートおよび前記第２のゲートが前記第２の位置にあるとき、媒体シートの前記第１の垂直方向のスタックが、前記ハウジング内における前記空間の前記第１の部分から前記ハウジング内における前記空間の前記第２の部分へと移動することが可能となり、
前記付勢部材は、前記アクチュエータが媒体シートの前記第１の垂直方向のスタックを前記空間の前記第２の部分へと移動させると、前記第１のゲートおよび前記第２のゲートを前記第１の位置へと移動させるように構成されており、
前記第２のゲートが前記第１の位置にあるとき、媒体シートの前記第１の垂直方向のスタックを前記空間の前記第２の部分に保持するように構成されている、タンデム媒体シート供給装置。
【請求項２】
請求項１に記載のタンデム媒体シート供給装置であって、さらに、
前記ゲートアセンブリに動作可能に接続されたセンサであって、前記第１のゲートおよび前記第２のゲートの位置に対応する信号を生成するように構成されたセンサと、
前記アクチュエータに機械的に連結され、前記空間の前記第１の部分に配置された摺動可能部材であって、媒体シートの前記第１の垂直方向のスタックを前記ハウジング内において前記空間の前記第１の部分から前記空間の前記第２の部分へと移動させる摺動可能部材と、
を備えた、タンデム媒体シート供給装置。
【請求項３】
請求項１に記載のタンデム媒体シート供給装置であって、さらに、
媒体シートの垂直方向のスタックを前記ハウジング内における前記空間の前記第２の部分に支持するように構成されたリフト板であって、前記ハウジング内における前記空間の前記第２の部分のなかの第１のリフト位置から前記ハウジング内における前記空間の前記第２の部分のなかの第２のリフト位置へと上昇するように構成されたリフト板と、
第２のアクチュエータと、
前記第２のアクチュエータを前記リフト板に動作可能に接続させる機構であって、前記第２のアクチュエータが、前記機構を作動させて前記リフト板を上昇させるように構成され、前記機構が、前記リフト板を前記第２のリフト位置に保持するように構成された、機構と、
を備え、
前記ゲートアセンブリは、さらに、前記第１のゲートおよび前記第２のゲートが前記第２の位置にあるとき、前記リフト板を前記機構から外すように構成され、前記リフト板が、前記ハウジング内において前記空間の前記第２の部分のなかの前記第２のリフト位置から前記第１のリフト位置に移動することを可能とする、タンデム媒体シート供給装置。
【請求項４】
請求項１に記載のタンデム媒体シート供給装置であって、前記付勢部材がバネである、タンデム媒体シート供給装置。
【手続補正書】
【提出日】平成27年3月13日(2015.3.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の記憶回路と、
第２の記憶回路と、
電源電圧の停止期間中にデータ信号を前記第２の記憶回路に保持する機能と、を有し、
前記第２の記憶回路は、トランジスタと、保持容量と、を有し、
前記トランジスタのソース又はドレインの一方は、前記保持容量と電気的に接続され、
前記トランジスタのチャネル形成領域は、酸化物半導体を有し、
動作周波数が第１の周波数である場合、データ信号が前記第２の記憶回路を介さずに前記第１の記憶回路に入力され、
動作周波数が第２の周波数である場合、データ信号が前記第２の記憶回路を介して前記第１の記憶回路に入力され、
前記第１の周波数は、前記第２の周波数よりも高いことを特徴とする半導体装置。
【請求項２】
第１の記憶回路と、
第２の記憶回路と、
選択回路と、
電源電圧の停止期間中にデータ信号を前記第２の記憶回路に保持する機能と、を有し、
前記第２の記憶回路は、トランジスタと、保持容量と、を有し、
前記トランジスタのソース又はドレインの一方は、前記保持容量と電気的に接続され、
前記トランジスタのチャネル形成領域は、酸化物半導体を有し、
動作周波数が第１の周波数である場合、前記トランジスタはオフであり、前記選択回路は前記トランジスタのソース又はドレインの他方に入力されているデータ信号を前記第１の記憶回路に出力し、
動作周波数が第２の周波数である場合、前記トランジスタはオンであり、前記選択回路は前記第２の記憶回路に保持されているデータ信号を前記第１の記憶回路に出力し、
前記第１の周波数は、前記第２の周波数よりも高いことを特徴とする半導体装置。
【請求項３】
第１の記憶回路と、
第２の記憶回路と、
選択回路と、を有し、
前記第２の記憶回路は、トランジスタと、保持容量と、を有し、
前記トランジスタのソース又はドレインの一方は、前記保持容量と電気的に接続され、
前記トランジスタのチャネル形成領域は、酸化物半導体を有し、
前記選択回路の第１の入力端子は、前記トランジスタのソース又はドレインの他方と電気的に接続され、
前記選択回路の第２の入力端子は、前記保持容量と電気的に接続され、
前記選択回路の出力端子は、前記第１の記憶回路と電気的に接続され、
前記トランジスタのソース又はドレインの他方には、データ信号が入力され、
動作周波数が第１の周波数である場合、前記トランジスタはオフであり、前記選択回路は第１の入力端子の信号を前記第１の記憶回路に出力し、
動作周波数が第２の周波数である場合、前記トランジスタはオンであり、前記選択回路は第２の入力端子の信号前記第１の記憶回路に出力し、
前記第１の周波数は、前記第２の周波数よりも高いことを特徴とする半導体装置。
【手続補正書】
【提出日】平成27年4月20日(2015.4.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電圧変換回路と、
分圧回路及び保護回路を有する制御回路と、
を有し、
前記保護回路は、温度が上昇するとオフ電流が増大する第１のトランジスタと、前記オフ電流を電荷として蓄積する容量素子と、第２のトランジスタと、非反転入力端子に参照電圧が入力されるオペアンプとを有し、
前記第１のトランジスタはチャネルに第１の酸化物半導体膜を有し、
前記第２のトランジスタはチャネルに第２の酸化物半導体膜を有し、
前記第１のトランジスタのソース又はドレインの一方は入力電圧が入力され、前記第１のトランジスタのソース又はドレインの他方は、前記容量素子の一方の端子、前記第２のトランジスタのソース又はドレインの一方、前記オペアンプの反転入力端子に電気的に接続されており、
前記第１のトランジスタは、前記電圧変換回路又は前記制御回路の発熱する素子の近傍に配置されることを特徴とする半導体集積回路。
【請求項２】
請求項１において、
前記制御回路は、バイアス発生回路、参照電圧発生回路、バンドギャップリファレンス、及び電圧レギュレータ回路を有することを特徴とする半導体集積回路。
【請求項３】
請求項１又は請求項２において、
前記電圧変換回路は、ＤＣ−ＤＣコンバータであることを特徴とする半導体集積回路。
【請求項４】
請求項１又は請求項２において、
前記電圧変換回路は、ＡＣ−ＤＣコンバータであることを特徴とする半導体集積回路。
【手続補正書】
【提出日】平成27年7月10日(2015.7.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アプリケーションの識別情報とセキュリティレベルの情報とを関係付けて記憶したセキュリティレベル記憶部と、
ＡＰＩの識別情報毎に、セキュリティレベルに応じた実行可否の情報を該識別情報に関係付けて予め記憶した実行可否テーブルと、
実行されたアプリケーションの識別情報を特定し、該アプリケーションの識別情報に関係付けられているセキュリティレベルの情報を、前記セキュリティレベル記憶部を参照して特定し、前記実行されたアプリケーションからＡＰＩが呼び出された際に、前記実行可否テーブルを参照して、呼び出されたＡＰＩの識別情報と、前記アプリケーションのセキュリティレベルの情報とに関係付けられている実行可否の情報を特定し、特定された前記実行可否の情報が実行可能を示す情報であれば、前記呼び出されたＡＰＩを実行するアプリケーション実行部と
を備えることを特徴とする受信機。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０２２９
【補正方法】変更
【補正の内容】
【０２２９】
１…放送事業者装置
１１…放送送出装置
１１１…放送関連データ管理部
１１２…信号設定部
１１３…放送送出部
１２…放送局サーバ群
１３…コンテンツ管理サーバ
１４…番組管理サーバ
１５…メタデータ管理サーバ
１６…コンテンツ配信サーバ
１７…放送局サービスサーバ
１８…通知サーバ
２…サービス事業者サーバ群
２１…受信機アプリサーバ
２２…サービスサーバ
２３…コンテンツ配信サーバ
２４…通知サーバ
３…リポジトリサーバ
４…受信機
４０１…放送受信部
４０２…分離部
４０３…時計
４０４−１…第１同期用バッファ
４０４−２…第２同期用バッファ
４０５−１…第１デコーダ
４０５−２…第２デコーダ
４０６…データ放送実行部
４０７…映像制御部
４０８…映像表示部
４０９…音声制御部
４１０…音声出力部
４１１…通信入出力部
４１２…アプリケーション実行制御部
４１３…提示制御部
４１４…操作入力部
４１５…選局部
４１６…ローカル情報記憶部
４１７…外部Ｉ／Ｆ部
４３１…アプリケーション記憶部
４３２…アプリケーション認証部
４３３…アプリケーション管理部
４３３１…セキュリティレベルテーブル（セキュリティレベル記憶部）
４３４…アプリケーション制御部
４３４１…セキュリティ管理部部
４３４２…実行可否テーブル
４３５…アプリケーション実行部
４３５１…ＡＰＩ部
４３５２…アプリケーション
４３６…受信機ＡＰＩ部
４３７…端末連携ＡＰＩ部
４３８…リソースアクセス制御部
４３９…リソース制御部
４５１…ポリシーデータ管理部
４５２…ポリシーデータ記憶部
４５３…イベント解釈部
４５４…ポリシーレベル照合部
４５５…イベント制御部
４５６…番組ポリシー記憶部
４５７…ポリシー調停部
４５８…ポリシーレベル記憶部
９…通信網
【手続補正書】
【提出日】平成27年4月7日(2015.4.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも制御回路と中央演算処理装置を有し、
前記制御回路は、少なくとも、モニター回路と、信号制御回路と、第１の記憶素子と、を有し、
前記中央演算処理装置は、少なくとも、複数の第２の記憶素子と、複数のフリップフロップ回路と、を有し、
前記モニター回路は、前記信号制御回路のオンまたはオフする回数を検知し、
前記信号制御回路は、前記中央演算処理装置が有する前記複数の第２の記憶素子及び前記複数のフリップフロップ回路に入力する信号を生成し、且つ前記検知した回数がしきい値以上である場合には前記第１の記憶素子に常時記憶方式のデータを記憶し、または前記検知した回数がしきい値未満である場合には前記第１の記憶素子に終了時記憶方式のデータを記憶し、
前記複数の第２の記憶素子は、一定の電位に保持された配線に一方の電極が電気的に接続された容量素子と、
前記容量素子の他方の電極にソース及びドレインの一方が電気的に接続されたトランジスタと、を有し、
チャネル幅１μｍあたりの前記トランジスタのオフ電流が１０ａＡ／μｍ以下であることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記制御回路がタイマー及びインターフェースを有することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記中央演算処理装置が論理回路を有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成27年4月8日(2015.4.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
画像処理装置であって、
印刷データから第１の中間データを生成し、前記印刷データから文字のエッジ部を抽出した文字エッジデータを第２の中間データとして生成する生成手段と、
前記第１の中間データに対して描画処理を行い、前記描画処理後のデータに対して第１の線数のディザマトリクスを用いて疑似中間調化処理を行い第１の疑似中間調画像を生成し、前記第２の中間データに対して描画処理を行い、前記描画処理後のデータに対して前記第１の線数よりも高い第２の線数のディザマトリクスを用いて疑似中間調化処理を行い第２の疑似中間調画像を生成する処理手段と、
前記第１の疑似中間調画像と前記第２の疑似中間調画像との論理和演算により得られる疑似中間調画像を出力する出力手段と、
を有することを特徴とする画像処理装置。
【請求項２】
前記生成手段は、所定濃度未満の濃度の文字に対しては該文字の外側エッジの形状を前記文字エッジデータとして抽出することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記生成手段は、所定濃度以上の濃度の文字に対しては該文字の内側エッジの形状を前記文字エッジデータとして抽出することを特徴とする請求項１に記載の画像処理装置。
【請求項４】
前記印刷データはＰＤＬデータであることを特徴とする請求項１に記載の画像処理装置。
【請求項５】
前記第１の中間データと前記第２の中間データはディスプレイリストであることを特徴とする請求項１に記載の画像処理装置。
【請求項６】
前記印刷データに含まれる文字を抽出し、該抽出した文字のサイズが所定のサイズより小さいか否かを判定する判定手段を更に有し、
前記判定手段による判定の結果、前記抽出した文字のサイズが前記所定のサイズよりも大きい場合、前記生成手段による生成と前記処理手段による処理と前記出力手段による出力を行い、
前記判定手段による判定の結果、前記抽出した文字のサイズが前記所定のサイズよりも小さい場合、前記第２の中間データの生成を行わずに、前記第１の中間データを描画処理したデータに対して、前記第１の線数よりも高い線数のディザマトリクスを用いて疑似中間調化処理を行うことを特徴とする請求項１に記載の画像処理装置。
【請求項７】
前記文字エッジデータが白文字を示す場合に、前記文字の背景が白地であるか否かを判定する手段を更に有し、
前記背景が白地であると判定された場合、前記処理手段は処理を行わないことを特徴とする請求項１に記載の画像処理装置。
【請求項８】
前記判定する手段は、文字の背景をピクセル単位ではなく領域ごとに白地か否かを判定することを特徴とする請求項７に記載の画像処理装置。
【請求項９】
画像処理装置の処理方法であって、
生成手段が、印刷データから第１の中間データを生成し、前記印刷データから文字のエッジ部を抽出した文字エッジデータを第２の中間データとして生成する生成工程と、
処理手段が、前記第１の中間データに対して描画処理を行い、前記描画処理後のデータに対して第１の線数のディザマトリクスを用いて疑似中間調化処理を行い第１の疑似中間調画像を生成し、前記第２の中間データに対して描画処理を行い、前記描画処理後のデータに対して前記第１の線数よりも高い第２の線数のディザマトリクスを用いて疑似中間調化処理を行い第２の疑似中間調画像を生成する処理工程と、
出力手段が、前記第１の疑似中間調画像と前記第２の疑似中間調画像との論理和演算により得られる疑似中間調画像を出力する出力工程と、
を有することを特徴とする画像処理装置の処理方法。
【請求項１０】
コンピュータを請求項１乃至８の何れか１項に記載の画像処理装置の各手段として機能させるためのプログラム。
【手続補正書】
【提出日】平成27年4月22日(2015.4.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路を有し、
前記回路は、入力端子と、第１及び第２のトランスミッションゲートと、第１及び第２のインバータと、機能回路と、クロックドインバータと、出力端子と、を有し、
前記機能回路は、
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量素子と、を有し、
前記第１及び第２のトランジスタは、ｐチャネル型トランジスタであり、
前記第１のトランジスタのソース及びドレインの一方は第１の配線に電気的に接続され、
前記第１のトランジスタのソース及びドレインの他方は前記第２のトランジスタのソース及びドレインの一方に電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、前記第３のトランジスタのソース及びドレインの一方に電気的に接続され、
前記第３のトランジスタのソース及びドレインの他方は前記容量素子の一方の電極に電気的に接続され、
前記容量素子の他方の電極は第２の配線に電気的に接続され、
前記入力端子は、前記第１のトランスミッションゲートの第１の端子に電気的に接続され、
前記第１のトランスミッションゲートの第２の端子は、前記第１のインバータの第１の端子及び前記第２のトランジスタのソース及びドレインの他方に電気的に接続され、
前記第１のインバータの第２の端子及び前記第２のトランジスタのゲートは、前記第２のトランスミッションゲートの第１の端子に電気的に接続され、
前記第２のトランスミッションゲートの第２の端子は、前記第２のインバータの第１の端子及び前記クロックドインバータの第２の端子に電気的に接続され、
前記第２のインバータの第２の端子及び前記クロックドインバータの第１の端子は、前記出力端子に電気的に接続されていることを特徴とする半導体装置。
【請求項２】
請求項１において、前記第１の配線及び前記第２の配線は一定の電位が供給される電源電位線であり、
前記第１の配線の電位は前記第２の配線の電位よりも高いことを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記第１のトランジスタのゲートにはタイミング信号が入力され、
前記クロックドインバータにはクロック信号が入力される機能を有し、
前記回路の電源がオフ状態になる前に、前記第３のトランジスタがオフし、
前記回路の電源がオフ状態からオン状態になるときに、前記クロックドインバータにはクロック信号が入力されず、前記クロック信号が入力される配線の電位は一定に保持され、
前記回路の電源がオフ状態からオン状態になり、前記タイミング信号がＨレベルとなった後、前記第３のトランジスタがオンし、
前記第３のトランジスタがオンした後、前記クロック信号が入力される配線には前記タイミング信号と同一の信号が入力されることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第３のトランジスタのチャネル幅１μｍあたりのオフ電流は、室温下において１０ａＡ以下であることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第３のトランジスタは、酸化物半導体層を有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成27年3月25日(2015.3.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のレジスタ構成回路と、第１のトランジスタと、を有し、
前記第１のレジスタ構成回路は、第１の端子と、第２の端子と、第１のＮＯＲ回路と、第２のトランジスタと、第１のバッファ回路と、を有し、
前記第１のＮＯＲ回路は、第１の入力端子、第２の入力端子、及び第１の出力端子を有し、
前記第１のバッファ回路は、第３の入力端子及び第２の出力端子を有し、
前記第１の端子は、前記第１のトランジスタのソースまたはドレインの一方、前記第２のトランジスタのソースまたはドレインの一方、及び前記第３の入力端子と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方には、データ信号が入力され、
前記第１のトランジスタのゲートには、前記第１の入力端子に入力される信号が反転した信号が入力され、
前記第２の端子は、前記第２のトランジスタのソースまたはドレインの他方と電気的に接続され、
前記第１の出力端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタ及び前記第２のトランジスタは、それぞれ酸化物半導体層にチャネル形成領域を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
第３のトランジスタをさらに有し、
前記第３のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第３のトランジスタのソースまたはドレインの他方は、定電位電源線と電気的に接続され、
前記第３のトランジスタのゲートには、リセット信号が入力されることを特徴とする半導体装置。
【手続補正書】
【提出日】平成26年12月29日(2014.12.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源電圧が選択的に供給され、第１の高電源電位が選択的に与えられる第１のノードを有する回路と、前記第１のノードの電位を保持する記憶回路とを有し、
前記記憶回路は、チャネルが酸化物半導体層に形成されるトランジスタと、前記トランジスタがオフ状態となることによってフローティングとなる第２のノードとを有し、
前記トランジスタはエンハンスメント型のｎチャネル型のトランジスタであり、
前記トランジスタのゲートには、第２の高電源電位または接地電位が入力され、前記第２の高電源電位がゲートに入力されたとき前記トランジスタはオン状態となり、前記接地電位がゲートに入力されたとき前記トランジスタはオフ状態となり、
前記電源電圧が前記回路に供給されないとき、前記トランジスタのゲートには前記接地電位が入力されて前記トランジスタはオフ状態を維持し、
前記第２の高電源電位は、前記第１の高電源電位に前記トランジスタのしきい値電圧を加算した電位よりも高いことを特徴とする信号処理回路。
【請求項２】
請求項１において、
前記第１の高電源電位を昇圧して前記第２の高電源電位を生成する昇圧回路を有し、
前記昇圧回路は、互いに直列に電気的に接続された第１のトランジスタ乃至第（ｎ＋１）（ｎは自然数）のトランジスタと、前記第１のトランジスタ乃至前記第（ｎ＋１）のトランジスタのうち第ｉ（ｉはｎ以下の自然数）のトランジスタと第（ｉ＋１）のトランジスタの接続部分に一対の電極のうちの一方が電気的に接続された第ｉの容量素子と、を有し、
前記第１のトランジスタ乃至前記第（ｎ＋１）のトランジスタは、チャネルが酸化物半導体層に形成されるトランジスタであることを特徴とする信号処理回路。
【手続補正書】
【提出日】平成27年4月28日(2015.4.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】回路
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号を元に論理演算処理を行い、前記論理演算処理の結果に応じて設定される電位を記憶データとして保持し、前記記憶データに応じた値の信号を出力信号として出力する機能を有する演算回路を有し、
前記演算回路は、
前記論理演算処理を行う演算部と、
前記記憶データの電位を、前記論理演算処理の結果に応じた電位に設定するか否かを制御する第１のトランジスタと、
前記記憶データの電位を、基準電位に設定するか否かを制御する第２のトランジスタと、
前記記憶データに応じた値の信号を出力信号として出力するか否かを制御する第３のトランジスタと、を有し、
前記第１及び前記第２のトランジスタは、チャネルとして酸化物半導体層を有し、
前記第１及び第２のトランジスタのそれぞれにおけるオフ電流は、チャネル幅１μｍあたり１０ａＡ以下であることを特徴とする回路。
【請求項２】
入力信号を元に論理演算処理を行い、前記論理演算処理の結果に応じて設定される電位を記憶データとして保持し、前記記憶データに応じた値の信号を出力信号として出力する機能を有する演算回路を有し、
前記演算回路は、
前記論理演算処理を行う演算部と、
第１乃至前記第３のトランジスタと、
インバータと、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記演算部の第１端子と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記インバータの入力端子と電気的に接続され、
前記インバータの出力端子は、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記演算回路の出力端子と電気的に接続され、
前記第１及び前記第２のトランジスタは、チャネルとして酸化物半導体層を有し、
前記第１及び第２のトランジスタのそれぞれにおけるオフ電流は、チャネル幅１μｍあたり１０ａＡ以下であることを特徴とする回路。
【請求項３】
請求項１又は請求項２において、
前記第１のトランジスタ及び前記第２のトランジスタのそれぞれにおけるオフ電流は、チャネル幅１μｍあたり１ｚＡ以下であることを特徴とする回路。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記酸化物半導体層は、ｃ軸に配向し、且つａｂ面、表面又は界面の方向から見て三角形状又は六角形状の原子配列を有し、前記ｃ軸において金属原子が層状又は前記金属原子と酸素原子とが層状に配列し、前記ａｂ面においてａ軸又はｂ軸の向きが異なる結晶を含むことを特徴とする回路。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
第１の期間において、前記第１のトランジスタをオフ状態にし、前記第２のトランジスタをオン状態にし、前記第３のトランジスタをオフ状態にし、
前記第１の期間の後の第２の期間において、前記第１のトランジスタをオン状態にし、前記第２のトランジスタをオフ状態にし、前記第３のトランジスタをオフ状態にし、
前記第２の期間の後の第３の期間において、前記第１のトランジスタをオフ状態にし、前記第２のトランジスタをオフ状態にし、前記第３のトランジスタをオン状態にすることを特徴とする回路。
【手続補正書】
【提出日】平成27年2月23日(2015.2.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の論理回路を有する、複数の論理ブロックと、
前記複数の論理ブロックと電気的に接続され、行方向または列方向に延設された複数の配線と、
前記複数の配線の電気的接続を制御する複数のプログラマブルスイッチと、を有し、
前記プログラマブルスイッチは、
前記複数の配線の一と、ソース電極またはドレイン電極の一方が電気的に接続され、前記複数の配線の他の一と、ソース電極またはドレイン電極の他方が電気的に接続される第１のトランジスタと、
前記第１のトランジスタのゲート電極と、ソース電極またはドレイン電極の一方が電気的に接続される第２のトランジスタと、を有し、
前記第１のトランジスタのチャネル形成領域は、単結晶シリコンに設けられ、
前記第２のトランジスタのチャネル形成領域は、酸化物半導体層に設けられ、
前記第１のトランジスタのゲート電極上に絶縁層を有し、
前記絶縁層の上面は平坦化され、
前記絶縁層上に、前記酸化物半導体層が設けられ、
前記第２のトランジスタのソース電極またはドレイン電極の他方から入力された電位を、前記第１のトランジスタのゲート電極に保持する、プログラマブルロジックデバイス。
【請求項２】
請求項１において、
前記酸化物半導体層は、第１の領域と、第２の領域と、第３の領域と、を有し、
前記第１の領域および前記第２の領域は、前記第３のトランジスタのゲート電極をマスクとしたドーパントの添加によって形成されたものであり、
前記第１の領域および前記第２の領域に含まれるドーパントの濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下であり、
前記第３の領域は、水素濃度が５×１０１８ａｔｏｍｓ／ｃｍ３未満であり、チャネル形成領域として機能し、前記酸化物半導体層の表面に垂直な方向に沿うようにｃ軸が配向した結晶部を有し、
前記結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである、プログラマブルロジックデバイス。
【請求項３】
請求項１において、
前記酸化物半導体層は、第１の領域と、第２の領域と、第３の領域と、を有し、
前記第１の領域および前記第２の領域は、前記第３のトランジスタのゲート電極をマスクとしたドーパントの添加によって形成されたものであり、
前記第１の領域の導電率および前記第２の領域の導電率は、０．１Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下であり、
前記第３の領域は、水素濃度が５×１０１８ａｔｏｍｓ／ｃｍ３未満であり、チャネル形成領域として機能し、前記酸化物半導体層の表面に垂直な方向に沿うようにｃ軸が配向した結晶部を有し、
前記結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである、プログラマブルロジックデバイス。
【手続補正書】
【提出日】平成27年5月8日(2015.5.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の記憶回路と、第２の記憶回路と、第１のスイッチと、第２のスイッチと、位相反転回路と、を有し、
前記第１の記憶回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量素子と、を有し、
前記第１のトランジスタは、酸化物半導体膜を有し、
前記第１のトランジスタのソース電極又はドレイン電極の一方は、第１の制御信号が与えられる第１の信号線に接続され、
前記第１のトランジスタのソース電極又はドレイン電極の他方は、前記容量素子の電極の一方と、前記第２のトランジスタのゲート電極と、に接続され、
前記容量素子の電極の他方は、接地され、
前記第１のトランジスタのゲート電極は、第２の制御信号が与えられる第２の信号線に接続され、
前記位相反転回路の入力端子は、前記第２の信号線に接続され、
前記位相反転回路の出力端子は、前記第１のスイッチの入力端子に接続され、
前記位相反転回路の第１端子は、電源電圧が与えられる電源線に接続され、
前記位相反転回路の第２端子は、接地され、
前記第１のスイッチの第１端子は、前記電源線に接続され、
前記第１のスイッチの第２端子は、前記第２のトランジスタのソース電極又はドレイン電極の一方に接続され、
前記第２のトランジスタのソース電極又はドレイン電極の他方は、接地され、
前記第３のトランジスタのゲート電極は、前記第２のトランジスタのゲート電極に接続され、
前記第３のトランジスタのソース電極又はドレイン電極の一方は、前記電源線に接続され、
前記第３のトランジスタのソース電極又はドレイン電極の他方は、前記第１のスイッチの出力端子に接続され、
前記第２のスイッチの第１端子は、前記位相反転回路の出力端子に接続され、
前記第２のスイッチの第２端子は、前記第２の信号線に接続され、
前記第１のスイッチの出力端子は、前記第２のスイッチを介して前記第２の記憶回路に接続されることを特徴とする記憶回路。
【請求項２】
第１の記憶回路と、第２の記憶回路と、第１のスイッチと、第２のスイッチと、位相反転回路と、を有し、
前記第１の記憶回路は、第１のトランジスタと、容量素子と、第２のトランジスタと、第３のトランジスタと、を有し、
前記第１のスイッチは、第４のトランジスタと、第５のトランジスタと、を有し、
前記第１のトランジスタは、酸化物半導体膜を有し、
前記第１のトランジスタのソース電極又はドレイン電極の一方は、第１の制御信号が与えられる第１の信号線に接続され、
前記第１のトランジスタのソース電極又はドレイン電極の他方は、前記容量素子の電極の一方と、前記第２のトランジスタのゲート電極と、に接続され、
前記容量素子の電極の他方は、接地され、
前記第１のトランジスタのゲート電極は、第２の制御信号が与えられる第２の信号線に接続され、
前記位相反転回路の入力端子は、前記第２の信号線に接続され、
前記位相反転回路の出力端子は、前記第４のトランジスタのゲート電極と、前記第５のトランジスタのゲート電極と、に接続され、
前記位相反転回路の第１端子は、電源電圧が与えられる電源線に接続され、
前記位相反転回路の第２端子は、接地され、
前記第４のトランジスタのソース電極又はドレイン電極の一方は、前記電源線に接続され、
前記第４のトランジスタのソース電極又はドレイン電極の他方は、前記第５のトランジスタのソース電極又はドレイン電極の一方に接続され、
前記第５のトランジスタのソース電極又はドレイン電極の他方は、前記第２のトランジスタのソース電極又はドレイン電極の一方に接続され、
前記第２のトランジスタのソース電極又はドレイン電極の他方は、接地され、
前記第３のトランジスタのゲート電極は、前記第２のトランジスタのゲート電極に接続され、
前記第３のトランジスタのソース電極又はドレイン電極の一方は、前記電源線に接続され、
前記第３のトランジスタのソース電極又はドレイン電極の他方は、前記第４のトランジスタのソース電極又はドレイン電極の他方と、前記第５のトランジスタのソース電極又はドレイン電極の一方と、に接続され、
前記第２のスイッチの第１端子は、前記位相反転回路の出力端子に接続され、
前記第２のスイッチの第２端子は、前記第２の信号線に接続され、
前記第４のトランジスタのソース電極又はドレイン電極の他方と、前記第５のトランジスタのソース電極又はドレイン電極の一方と、は、前記第２のスイッチを介して前記第２の記憶回路に接続されることを特徴とする記憶回路。
【請求項３】
請求項１または請求項２において、
前記酸化物半導体膜は、Ｉｎ、Ｇａ及びＺｎを含むことを特徴とする記憶回路。
【請求項４】
請求項１または請求項２において、
前記酸化物半導体膜は、Ｉｎ、Ｓｎ及びＺｎを含むことを特徴とする記憶回路。
【請求項５】
請求項１乃至請求項４のいずれか一に記載の記憶回路を有することを特徴とする電子機器。
【手続補正書】
【提出日】平成27年5月7日(2015.5.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＮＡＮＤ回路としての機能と、ＮＯＲ回路としての機能と、を切り替えることができる論理回路であって、
第１乃至第５のトランジスタと、ノードと、配線と、を有し、
前記ノードは、前記第１のトランジスタを介して前記配線と電気的に接続され、
前記ノードは、前記第２乃至第５のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタは、酸化物半導体を有し、
前記第１のトランジスタは、前記ノードと前記配線との導通又は非導通を制御して、前記第２乃至第５のトランジスタの導通又は非導通を制御する機能を有し、
前記第２及び第３のトランジスタが導通し、前記第４及び前記第５のトランジスタが非導通の場合、前記ＮＡＮＤ回路として機能し、
前記第４及び第５のトランジスタが導通し、前記第２及び前記第３のトランジスタが非導通の場合、前記ＮＯＲ回路として機能することを特徴とする論理回路。
【請求項２】
直列に接続した第１乃至第４のトランジスタと、
直列に接続した第５乃至第８のトランジスタと、
ゲートが接続した第９のトランジスタおよび第１０のトランジスタと、
ソースまたはドレインの一方が、前記第９のトランジスタおよび前記第１０のトランジスタのゲートと接続する第１１のトランジスタと、を有し、
前記第１のトランジスタおよび前記第５のトランジスタのソースまたはドレインの一方は高電位電源線に接続され、
前記第４のトランジスタおよび前記第８のトランジスタのソースまたはドレインの一方は接地または低電位電源線に接続され、
前記第１のトランジスタ、前記第３のトランジスタおよび前記第８のトランジスタのゲートは第１の信号線に接続され、
前記第２のトランジスタ、前記第４のトランジスタおよび前記第５のトランジスタのゲートは第２の信号線に接続され、
前記第６のトランジスタ、前記第７のトランジスタ、前記第９のトランジスタおよび前記第１０のトランジスタのゲートは、前記第１１のトランジスタのソースまたはドレインの一方と接続してノードを形成し、
前記第１１のトランジスタのソースまたはドレインの他方は、第３の信号線と接続し、
前記第１１のトランジスタのゲートは第５の信号線と接続し、
前記第９のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのソースまたはドレインの他方および前記第２のトランジスタのソースまたはドレインの一方と接続し、
前記第９のトランジスタのソースまたはドレインの他方は、前記第５のトランジスタのソースまたはドレインの他方および前記第６のトランジスタのソースまたはドレインの一方と接続し、
前記第１０のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのソースまたはドレインの一方および前記第４のトランジスタのソースまたはドレインの他方と接続し、
前記第１０のトランジスタのソースまたはドレインの他方は、前記第７のトランジスタのソースまたはドレインの一方および前記第８のトランジスタのソースまたはドレインの他方と接続し、
前記第２のトランジスタのソースまたはドレインの他方、前記第３のトランジスタのソースまたはドレインの他方、前記第６のトランジスタのソースまたはドレインの他方および前記第７のトランジスタのソースまたはドレインの他方は、第４の信号線と接続し、
前記第１１のトランジスタは酸化物半導体を有することを特徴とする論理回路。
【請求項３】
請求項２において、
前記ノードと接続する容量素子を有することを特徴とする論理回路。
【請求項４】
請求項２又は請求項３において、
前記第１のトランジスタ、前記第２のトランジスタ、前記第５のトランジスタ、前記第６のトランジスタおよび前記第９のトランジスタはｐチャネルトランジスタであり、
前記第３のトランジスタ、前記第４のトランジスタ、前記第７のトランジスタ、前記第８のトランジスタ、前記第１０のトランジスタおよび前記第１１のトランジスタはｎチャネルトランジスタであることを特徴とする論理回路。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記酸化物半導体は、Ｉｎ、Ｇａ、ＳｎおよびＺｎから選ばれた一種以上の元素を含むことを特徴とする論理回路。
【手続補正書】
【提出日】平成27年4月20日(2015.4.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号を元に論理演算処理を行い、前記論理演算処理の結果に応じて設定される電位を記憶データとして保持し、前記記憶データに応じた値の信号を出力信号として出力する機能を有し、
前記論理演算処理を行う演算部と、
前記記憶データの電位を、前記論理演算処理の結果に応じた電位に設定するか否かを制御する第１の電界効果トランジスタと、
前記記憶データの電位を、基準電位に設定するか否かを制御する第２の電界効果トランジスタと、を備え、
前記第１及び第２の電界効果トランジスタのそれぞれにおける、チャネル幅１μｍあたりのオフ電流は、１０ａＡ以下であり、
前記第１及び第２の電界効果トランジスタのそれぞれは、チャネルが形成され、シリコンよりバンドギャップが広い酸化物半導体層を含むことを特徴とする演算回路。
【請求項２】
請求項１の演算回路において、
前記第１及び第２の電界効果トランジスタのそれぞれにおける、チャネル幅１μｍあたりのオフ電流は、１ｚＡ以下であることを特徴とする演算回路。
【請求項３】
請求項１または２の演算回路において、
前記酸化物半導体層は、ｃ軸に配向し、かつａｂ面、表面又は界面の方向から見て三角形状又は六角形状の原子配列を有し、前記ｃ軸において金属原子が層状又は前記金属原子と酸素原子とが層状に配列しており、前記ａｂ面においてａ軸又はｂ軸の向きが異なる結晶を含むことを特徴とする演算回路。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の演算回路の駆動方法であって、
第１の期間において、前記第１の電界効果トランジスタをオフ状態にし、前記第２の電界効果トランジスタをオン状態にすることと、
前記第１の期間の後の第２の期間において、前記第１の電界効果トランジスタをオン状態にし、前記第２の電界効果トランジスタをオフ状態にすることと、
前記第２の期間の後の第３の期間において、前記第１の電界効果トランジスタをオフ状態にし、前記第２の電界効果トランジスタをオフ状態にすることと、を含むことを特徴とする演算回路の駆動方法。
【手続補正書】
【提出日】平成27年4月15日(2015.4.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光電変換素子と、該光電変換素子で発生した電流を増幅する電流増幅回路と、スタンバイ回路とを有する光電変換部を有し、
前記光電変換部は、第１の端子、第２の端子、及び第３の端子を有し、
前記第１の端子には、電源電圧が供給され、
前記第２の端子には、抵抗素子が電気的に接続され、
前記第３の端子は、前記スタンバイ回路と電気的に接続され、
前記電流増幅回路は、カレントミラー回路であり、
前記スタンバイ回路は、酸化物半導体層を有する第１のトランジスタを有し、
前記カレントミラー回路が有する第２のトランジスタのゲートは、前記第１のトランジスタのソース及びドレインの一方に電気的に接続されていることを特徴とする半導体装置。
【請求項２】
請求項１において、さらに容量素子を有し、容量素子の一方の端子は、前記抵抗素子の一方の端子と電気的に接続されていることを特徴とする半導体装置。
【手続補正書】
【提出日】平成27年5月4日(2015.5.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の論理回路と、第２の論理回路と、前記第１の論理回路と前記第２の論理回路との接続を制御する機能を有するプログラムユニットと、を有し、
前記プログラムユニットは、第１のトランジスタと、容量素子と、前記第１のトランジスタのゲート及び前記容量素子へのコンフィギュレーションデータの供給を制御する機能を有する第２のトランジスタと、を有することを特徴とする半導体装置。
【請求項２】
第１の論理回路と、第２の論理回路と、第３の論理回路と、第４の論理回路と、前記第１の論理回路と前記第２の論理回路との接続を制御する機能を有する第１のプログラムユニットと、前記第１の論理回路と前記第３の論理回路との接続を制御する機能を有する第２のプログラムユニットと、前記第２の論理回路と前記第４の論理回路との接続を制御する機能を有する第３のプログラムユニットと、前記第３の論理回路と前記第４の論理回路との接続を制御する機能を有する第４のプログラムユニットと、を有し、
前記第１のプログラムユニット、前記第２のプログラムユニット、前記第３のプログラムユニット及び前記第４のプログラムユニットのそれぞれは、第１のトランジスタと、容量素子と、前記第１のトランジスタのゲート及び前記容量素子へのコンフィギュレーションデータの供給を制御する機能を有する第２のトランジスタと、を有することを特徴とする半導体装置。
【請求項３】
第１の論理回路と、第２の論理回路と、前記第１の論理回路の出力端子と前記第２の論理回路の入力端子との接続を制御する機能を有する第１のプログラムユニットと、前記第２の論理回路の出力端子と前記第１の論理回路の入力端子との接続を制御する機能を有する第２のプログラムユニットと、を有し、
前記第１のプログラムユニット及び前記第２のプログラムユニットのそれぞれは、第１のトランジスタと、容量素子と、前記第１のトランジスタのゲート及び前記容量素子へのコンフィギュレーションデータの供給を制御する機能を有する第２のトランジスタと、を有することを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の電極の電位は、コンフィギュレーション処理時と前記コンフィギュレーションデータによって構成される回路が機能している時とで異なることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記コンフィギュレーションデータを格納するメモリ領域と、を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記第１のトランジスタのチャネル形成領域は、シリコン、ゲルマニウム、シリコンゲルマニウム、又は炭化珪素を有し、
前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記第２のトランジスタのチャネル形成領域は、水分又は水素を低減する工程を経て形成されたものであることを特徴とする半導体装置。
【手続補正書】
【提出日】平成27年4月10日(2015.4.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直交する第１の方向と第２の方向の双方に向けて３色のサブピクセルが規則的に配列している表示パネルの表面に設置される入力装置であって、
透光性の基板の同一表面に、透光性の第１の電極層と、透光性の第２の電極層とが設けられ、前記第１の電極層が、第１の方向に向けて配列する複数の第１の主電極部と、第１の主電極部を連結する複数の連結部とを有し、前記第２の電極層が、前記連結部を挟んで、第２の方向へ向けて配列する複数の第２の主電極部を有しており、
前記連結部を覆う透光性の絶縁層と、前記絶縁層の上に形成されて隣り合う第２の主電極部間を導通させるブリッジ配線層とが設けられ、
前記絶縁層が四角形に形成され、前記絶縁層の全ての辺の縁部が第１の方向と第２の方向の双方に対して傾いており、前記ブリッジ配線層が第２の方向と平行に延びていることを特徴とする入力装置。
【請求項２】
前記表示パネルが前記サブピクセルを有するカラーフィルタを備えており、カラーフィルタが、前記表示パネルの内部または外表面に設けられている請求項１記載の入力装置。
【請求項３】
前記サブピクセルが長方形であり、その長辺が第１の方向または第２の方向と平行に向けられている請求項１または２記載の入力装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本発明は、直交する第１の方向と第２の方向の双方に向けて３色のサブピクセルが規則的に配列している表示パネルの表面に設置される入力装置であって、
透光性の基板の同一表面に、透光性の第１の電極層と、透光性の第２の電極層とが設けられ、前記第１の電極層が、第１の方向に向けて配列する複数の第１の主電極部と、第１の主電極部を連結する複数の連結部とを有し、前記第２の電極層が、前記連結部を挟んで、第２の方向へ向けて配列する複数の第２の主電極部を有しており、
前記連結部を覆う透光性の絶縁層と、前記絶縁層の上に形成されて隣り合う第２の主電極部間を導通させるブリッジ配線層とが設けられ、
前記絶縁層が四角形に形成され、前記絶縁層の全ての辺の縁部が第１の方向と第２の方向の双方に対して傾いており、前記ブリッジ配線層が第２の方向と平行に延びていることを特徴とするものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
参考例である図１１（Ａ）に示す絶縁層１４Ｆは真円形であり、図１１（Ｂ）に示す絶縁層１４Ｇは楕円形または長円形である。絶縁層１４Ｆ，１４Ｇは、その縁部が、サブピクセル３５Ｒ，３５Ｇ，３５Ｂの辺と平行にはならないため、カラー表示光のちらつきを防止しやすい。
【手続補正書】
【提出日】平成27年2月24日(2015.2.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、当該基板上に配置された発光部と、を備える発光装置と、
前記発光装置の上方に配置され、前記発光部の上方に形成された貫通孔と、当該貫通孔の周囲に形成された複数の挿通孔と、を備えるとともに、前記発光装置に電流を供給する回路基板と、
前記回路基板の上方に配置された筒状のレンズホルダと、
前記レンズホルダの筒内に収容されたレンズと、を備える照明装置であって、
前記レンズホルダは、筒の下端から突出する複数の爪部を備え、
前記爪部は、前記回路基板の上から前記挿通孔に挿通されて当該回路基板の下面から突出し、
前記発光装置は、前記基板の下面または側端部が、前記回路基板を介して、前記爪部によって支持されて前記回路基板の下方に保持されることを特徴とする照明装置。
【請求項２】
基板と、当該基板上に配置された発光部と、を備える複数の発光装置と、
前記複数の発光装置の上方に配置され、前記発光部の上方に形成された貫通孔と、当該貫通孔の周囲に形成された複数の挿通孔と、を備えるとともに、前記複数の発光装置に電流を供給する回路基板と、
前記回路基板の上方に配置された、前記発光装置の数と同数の複数の筒状のレンズホルダと、
前記レンズホルダの筒内に収容されたレンズと、を備える照明装置であって、
前記レンズホルダは、筒の下端から突出する複数の爪部を備え、
前記爪部は、前記回路基板の上から前記挿通孔に挿通されて当該回路基板の下面から突出し、
前記発光装置は、前記基板の下面または側端部が、前記回路基板を介して、前記爪部によって支持されて前記回路基板の下方に保持されることを特徴とする照明装置。
【請求項３】
前記発光装置の下方に配置された放熱部材を備え、
前記放熱部材は、前記発光装置の基板の下面または側端部を支持する前記複数の爪部の先端が収容される収容孔を備え、
前記放熱部材の収容孔に前記複数の爪部の先端が収容されることで、前記発光装置の基板の下面が前記放熱部材の上面に密着して配置されることを特徴とする請求項１または請求項２に記載の照明装置。
【請求項４】
前記複数のレンズの上方に配置された平板状のレンズカバーを備え、
前記レンズカバーは、前記レンズの数と同数の複数の貫通孔を備え、
前記レンズカバーの貫通孔は、前記レンズの外径よりも小さく形成され、
前記レンズは、前記レンズカバーの貫通孔の縁が当該レンズの周端部に当接することで、前記レンズホルダ内に固定されることを特徴とする請求項２に記載の照明装置。
【請求項５】
前記回路基板の下面における前記貫通孔の周囲に、前記発光装置が備える一対の電極に電流を供給するための一対の給電用端子が配置され、
前記給電用端子は、弾性部材で構成されていることを特徴とする請求項１から請求項４のいずれか一項に記載の照明装置。
【請求項６】
前記一対の給電用端子のそれぞれは、前記回路基板の下面において、当該回路基板の貫通孔の中心を基準として点対称の位置に配置されていることを特徴とする請求項５に記載の照明装置。
【請求項７】
前記レンズホルダは、筒の下端から突出する複数の柱状部を備え、
前記回路基板は、上方に配置された前記レンズホルダの前記複数の柱状部が挿通される挿通孔を備え、
前記複数の柱状部は、前記レンズホルダの筒の下端において、前記爪部の爪の向く方向と直交する方向にそれぞれ設けられるとともに、前記回路基板の上から前記挿通孔に挿通された場合に、当該回路基板の下方に配置された前記発光装置の基板の側端部に当接するように形成されていることを特徴とする請求項１から請求項６のいずれか一項に記載の照明装置。