(57)【要約】  逆阻止ＭＯＳ型半導体装置の製造方法であって、まず、ＦＺシリコン基板（１０１）の裏面に、ゲッタリング用ポリシリコン層（１０３）を形成する。次に、逆耐圧を得るためのｐ+型分離層（１０６）を形成する。次に、ＦＺシリコン基板（１０１）のおもて面（１０２ｂ）にＭＯＳゲート構造を含むおもて面構造を形成する。次に、ＦＺシリコン基板（１０１）の裏面を削ってＦＺシリコン基板（１０１）の厚さを薄くする。ゲッタリング用ポリシリコン層（１０３）を形成する際に、ゲッタリング用ポリシリコン層（１０３）の厚さを、ＭＯＳゲート構造を含むおもて面構造を形成する工程が終了するまで、単結晶化により消失せず残存する厚さにする。これにより、高温長時間の分離拡散処理に起因する結晶欠陥の解消のために形成されるゲッタリング用ポリシリコン層（１０３）によるゲッタリング機能を、分離拡散工程以降の熱処理工程でも充分に維持することができる。
2014030450.tif 000002
【特許請求の範囲】
【請求項１】
対向する第１主面および第２主面を有する第１導電型半導体基板に、前記第１主面から前記第２主面に到達する深さの第２導電型分離層を備えることにより、順耐圧および逆耐圧を有する逆阻止型の半導体装置の製造方法であって、
前記第１導電型半導体基板の前記第２主面にゲッタリング用ポリシリコン層を形成する第１工程と、
前記第１主面側の中央部に配置される活性部を取り巻く外周に、前記第１主面から前記第２主面に到達する深さの前記第２導電型分離層を形成する第２工程と、
前記活性部において前記第１導電型半導体基板の前記第１主面に、絶縁ゲート構造を含むおもて面半導体領域を形成する第３工程と、
所定の耐圧によって決まる前記第１導電型半導体基板の厚さになるまで前記第１導電型半導体基板の前記第２主面を削って薄くする第４工程と、
を含み、
前記第１工程では、前記ゲッタリング用ポリシリコン層の厚さを、前記第３工程が終了するまで、単結晶化により消失せず残存する厚さにすることを特徴とする半導体装置の製造方法。
【請求項２】
前記ゲッタリング用ポリシリコン層の厚さは、２μｍ以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１工程は、
化学気相成長装置のボートに前記第１導電型半導体基板を搭載する搭載工程と、
前記搭載工程後、化学気相成長法により、前記第１導電型半導体基板の前記第２主面に前記ゲッタリング用ポリシリコン層を１．５μｍ以下の厚さ分だけ形成する成膜工程と、
前記成膜工程後、前記ボートから前記第１導電型半導体基板を取り外す取り外し工程と、を有し、
前記搭載工程、前記成膜工程および前記搭載工程を１セットする工程を繰り返して前記ゲッタリング用ポリシリコン層を積層していき、前記ゲッタリング用ポリシリコン層の厚さを所要の厚さにすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第３工程では、前記活性部の前記おもて面半導体領域とともに、前記第１導電型半導体基板の前記第１主面に、前記活性部と前記第２導電型分離層との間の耐圧構造部を構成するおもて面半導体領域を形成することを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、電力用半導体素子の一つであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）の高速スイッチング特性および電圧駆動特性と、バイポーラトランジスタの低オン電圧特性とを有するパワー素子である。その応用範囲は、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野から、電子レンジ、炊飯器またはストロボなどの民生機器分野へと拡大してきている。また最近は、ＡＣ（交流）／ＡＣ変換をおこなうため、直接リンク形変換回路等のマトリックスコンバータに双方向スイッチング素子を搭載することにより、回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図る研究がなされるようになった。【０００３】
この双方向スイッチング素子は、順耐圧と同等の信頼性の高い逆耐圧を有する逆阻止型ＩＧＢＴ（ＲＢ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ  Ｂｌｏｃｋｉｎｇ−ＩＧＢＴ）を逆並列接続することにより簡単に構成することができるため、好ましい。しかし、従来のＩＧＢＴは高信頼性の順耐圧を有するが、逆耐圧については、順耐圧と同等レベルの信頼性を必要としない設計により製造されるものが通常であった。そこで、前述の双方向スイッチング素子を構成するために必要な、順耐圧と同等の信頼性の高い逆耐圧を有するＩＧＢＴ（以降、逆阻止型ＩＧＢＴとする）の開発が要望されるようになった。従来の逆阻止型ＩＧＢＴの構造について説明する。図２は、一般的な従来の逆阻止型ＩＧＢＴの要部を示す断面図である。【０００４】
図２に、逆阻止型ＩＧＢＴのデバイス構造の要部断面図を示す。図２の逆阻止型ＩＧＢＴでは、信頼性の高い逆耐圧を有効に機能させるために、対向する両主面間をｎ-型基板１とは異なる導電型の拡散層で連結するｐ型分離層２を備える層構成を有する点で、通常のＩＧＢＴの層構成とは異なっている。活性部２０および耐圧構造部３０の外周を取り巻くｐ型分離層２により、基板裏面側のｐ型コレクタ層８とｎ-型ドリフト層（ｎ-型基板１）との間にフラットに形成され逆耐圧を負担するｐｎ接合（以下、コレクタ接合８ａとする）の終端を、基板おもて面側に屈曲させて耐圧構造部３０の基板おもて面側の表面にまで延長させ、基板おもて面と交差するコレクタ接合８ａとすることができる。耐圧構造部３０の基板おもて面側の表面では順耐圧と逆耐圧とを共に、フィールド酸化膜１４による接合終端面保護と、フィールドリミッティングリング１５およびフィールドプレート１６などの電界緩和機構を用いることによって高信頼性の耐圧を効率的に確保することができるようになる。図２において、符号３ａはｐ型ベース層であり、符号４はｎ型エミッタ層であり、符号５はゲート酸化膜であり、符号６がゲート電極であり、符号７はエミッタ電極であり、符号８−１はコレクタ電極である。【０００５】
一方、逆阻止型ではない通常のＩＧＢＴは、直流電源下の回路で使われるため、逆耐圧を必要としない。このため、通常のＩＧＢＴは、ｐ型分離層も必要がなく、ウェハプロセスが簡単になりコスト面からのメリットがある。なお、通常のＩＧＢＴの逆耐圧を負担するコレクタ接合の終端は、チップの切断面に露出されたままにされることが普通である。従って、通常のＩＧＢＴは、元々当初から逆耐圧については、信頼性のない構造および製法で製造されているデバイスであるといえる。【０００６】
次に、前述した図２の従来の逆阻止型ＩＧＢＴの全体的な製造方法の概略を図３〜図８を参照して説明する。図３〜８は、従来の一般的な逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である。以下の説明に参照する断面図はシリコン基板（以降、単に基板と記すこともある）のうち、ＩＧＢＴの一素子（セル）分に相当する個所とチップ端の概略断面であり、活性部の複数のセルと耐圧構造部とは記載を図示省略した。まず、ｎ型シリコン基板１ａの裏面に１．５μｍ以下のゲッタリング用ポリシリコン層１ｂをＣＶＤ（化学気相成長：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により堆積し、基板おもて面９に形成した初期酸化膜１１に開口部１２を設ける（図３）。開口部１２に塗布拡散法またはイオン注入などによりボロンデポジション領域１３を形成する（図４）。耐圧１２００Ｖの場合、１３００℃の高温、酸素雰囲気中で、長時間のボロン（Ｂ）のドライブ拡散を行い、ボロンデポジション領域１３を深さ２００μｍのｐ型分離層２とする（図５）。【０００７】
次に、初期酸化膜１１を除去した後、基板おもて面側にゲート酸化膜５を介してポリシリコンゲート電極６を形成する。次に、基板おもて面側に形成したゲート酸化膜５とポリシリコンゲート電極６をマスクとしてｐベース層３ａを、ボロンのイオン注入および所要のドライブ熱拡散により形成する。この段階の熱処理プロセスにより、前述の分離拡散時に導入された高濃度酸素に起因する結晶欠陥は基板裏面側のゲッタリング用ポリシリコン層１ｂにゲッタリングされ、ＩＧＢＴの動作領域内の結晶欠陥の密度が小さくなる。次に、ｐベース層３ａの内部に、ｎ+エミッタ層４およびｐ+コンタクト層３ｂをそれぞれ形成する。次に、エミッタ電極７が、前記ポリシリコンゲート電極６上に層間絶縁膜を介して形成され、ｎ+エミッタ層４およびｐ+コンタクト層３ｂの表面にはそれぞれオーミック接触するように、所要のパターンで形成される（図６）。【０００８】
次に、ｎ型シリコン基板１ａの裏面を削って、ｎ型シリコン基板１ａを耐圧に応じたウェハ厚（２００μｍ）にする。さらに、ｎ型シリコン基板１ａの裏面に対して機械研磨や化学エッチングを加えて、その削った後の裏面１０にｐ型分離層２を露出させる（図７）。この段階で、基板裏面にゲッタリングされた結晶欠陥を多く含む層は裏面研削によりすべて除去される。裏面研削後のｎ型シリコン基板を符号１とする。【０００９】
次に、ｎ型シリコン基板１の裏面１０にｐ+コレクタ層８を形成することにより、ｐ+コレクタ層８とｐ型分離層２とが導電接続される。ｐ+コレクタ層８に接するコレクタ電極８−１を形成した後、ｎ型シリコン基板１をｐ型分離層２の中央２−１でダイシングにより切断することにより（図８）、従来の逆阻止型ＩＧＢＴが製造される。【００１０】
このようなゲッタリングを利用した半導体装置の製造方法として、１０００℃以上の熱処理を含むいずれかの半導体機能領域の形成プロセスの前に、基板裏面に希ガス元素のイオン注入により形成された結晶欠陥を含む層をゲッタリング層として形成する工程を施すことにより、高温長時間の分離拡散に伴ってシリコン基板に導入される高濃度の酸素に起因する結晶欠陥による耐圧特性への影響を低減する方法が提案されている（例えば、下記特許文献１参照。）。【００１１】
また、ゲッタリングを利用した半導体装置の別の製造方法として、ｎ型シリコン基板の上面からは選択的にｐ型分離層を、同底面からは全面にｐ型不純物拡散層をそれぞれ同時拡散により形成し、ｐ型分離層により囲まれたシリコン基板を素子形成領域とすることにより、双方向の耐圧を保持でき、かつ前記ｐ型不純物拡散層に結晶欠陥のゲッタリング層として機能を持たせることにより信頼性の高いＩＧＢＴなどの半導体装置を形成する方法が提案されている（例えば、下記特許文献２参照。）。【００１２】
また、ゲッタリングを利用した半導体装置の製造方法において、水素アニール等の還元性雰囲気下で高温熱処理を行ってもゲッタリング能力を低下させることなく確実に結晶欠陥を消滅させるために、ウェハ裏面にゲッタリング用ポリシリコン層を厚さ（膜厚）０．５μｍ〜１．５μｍで形成するとよいことが提案されている（例えば、下記特許文献３参照。）。【００１３】
さらに、従来のポリバックシールを用いたゲッタリング方法について、ゲッタリングの機能が充分ではなく、ＭＯＳトランジスタのゲート酸化膜破壊の防止には至らないことが開示されている（例えば、下記特許文献４参照。）。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００６−１４０３０９号公報（要約）
【特許文献２】特開２００６−１４７７３９号公報（段落０００４）
【特許文献３】特開２０００−３１１５３号公報（段落０００６、段落００１７）
【特許文献４】特開２０００−２１８８７号公報（段落０００６）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
前述したように、従来の逆阻止型ＩＧＢＴの製造方法では、ウェハプロセス投入前（ＭＯＳゲート構造およびｐ型分離層の形成プロセス前）に、シリコン基板の一面（以下、裏面とする）にゲッタリング用ポリシリコン層が１．５μｍ以下の厚さでゲッタリングサイトとして形成される。その後、シリコン基板の反対側のおもて面側から逆阻止型ＩＧＢＴに必要なｐ型分離層の形成プロセスが行われる。このゲッタリング用ポリシリコン層は、このｐ型分離層の形成プロセスに伴う高温、長時間の拡散処理により導入される重金属不純物や酸素ドープによる結晶欠陥をゲッタリングにより取り込み、ゲッタリング用ポリシリコン層内に固定し、シリコン基板内の重金属濃度および結晶欠陥密度を小さくする。さらに、ＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造形成時の熱処理の際にも、重金属不純物や結晶欠陥をゲッタリングする機能が有効であれば、ゲート特性異常や漏れ電流異常などの不具合が発生することを抑制することが期待される。【００１６】
しかしながら、実際には、前述のゲッタリング層としてゲッタリング用ポリシリコン層の形成を行っても、良品率が低下することがあり、そのゲッタリング機能はゲート特性異常や漏れ電流異常などの不具合の発生に対して充分な効果を有するとはいえないほど効果の低いものである。そこで、従来は、さらにウェハプロセスの途中でゲッタリング層を追加形成して良品率の低下を抑える、またはサンドブラスト法によるゲッタリング層の形成方法やさらに異なるゲッタリング方法が検討されたが、なおも充分に良品率の低下を抑えることは難しい。【００１７】
本発明は、上述した従来技術による問題点を解消するため、高温長時間の分離拡散処理に起因する結晶欠陥の解消のために形成されるポリシリコン層によるゲッタリング機能を、分離拡散工程以降の熱処理工程でも高く維持することのできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上述した課題を解決して目的を達成するために、この発明にかかる半導体装置の製造方法は、対向する第１主面および第２主面を有する第１導電型半導体基板に、前記第１主面から前記第２主面に到達する深さの第２導電型分離層を備えることにより、順耐圧および逆耐圧を有する逆阻止型の半導体装置の製造方法であって、次の特徴を有する。まず、前記第１導電型半導体基板の前記第２主面にゲッタリング用ポリシリコン層を形成する第１工程を行う。次に、前記第１主面側の中央部に配置される活性部を取り巻く外周に、前記第１主面から前記第２主面に到達する深さの前記第２導電型分離層を形成する第２工程を行う。次に、前記活性部において前記第１導電型半導体基板の前記第１主面に、絶縁ゲート構造を含むおもて面半導体領域を形成する第３工程を行う。次に、所定の耐圧によって決まる前記第１導電型半導体基板の厚さになるまで前記第１導電型半導体基板の前記第２主面を削って薄くする第４工程を行う。そして、前記第１工程では、前記ゲッタリング用ポリシリコン層の厚さを、前記第３工程が終了するまで、単結晶化により消失せず残存する厚さにする。【００１９】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記ゲッタリング用ポリシリコン層の厚さは、２μｍ以上であることが好ましい。【００２０】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１工程は、化学気相成長装置のボートに前記第１導電型半導体基板を搭載する搭載工程と、前記搭載工程後、化学気相成長法により、前記第１導電型半導体基板の前記第２主面に前記ゲッタリング用ポリシリコン層を１．５μｍ以下の厚さ分だけ形成する成膜工程と、前記成膜工程後、前記ボートから前記第１導電型半導体基板を取り外す取り外し工程と、を有する。そして、前記搭載工程、前記成膜工程および前記搭載工程を１セットする工程を繰り返して前記ゲッタリング用ポリシリコン層を積層していき、前記ゲッタリング用ポリシリコン層の厚さを所要の厚さにすることが望ましい。【００２１】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第３工程では、前記活性部の前記おもて面半導体領域とともに、前記第１導電型半導体基板の前記第１主面に、前記活性部と前記第２導電型分離層との間の耐圧構造部を構成するおもて面半導体領域を形成してもよい。
【発明の効果】
【００２２】
本発明にかかる半導体装置の製造方法によれば、高温長時間の分離拡散処理に起因する結晶欠陥の解消のために形成されるポリシリコン層によるゲッタリング機能を、分離拡散工程以降の熱処理工程でも高く維持することができるという効果を奏する。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明にかかるゲッタリング用ポリシリコン層の形成当初の厚さと逆阻止型ＩＧＢＴの良品率との関係を示す特性図である。
【図２】図２は、一般的な従来の逆阻止型ＩＧＢＴの要部を示す断面図である。
【図３】図３は、従来の一般的な逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その１）。
【図４】図４は、従来の一般的な逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その２）。
【図５】図５は、従来の一般的な逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その３）。
【図６】図６は、従来の一般的な逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その４）。
【図７】図７は、従来の一般的な逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その５）。
【図８】図８は、従来の一般的な逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その６）。
【図９】図９は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その１）。
【図１０】図１０は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その２）。
【図１１】図１１は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その３）。
【図１２】図１２は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その４）。
【図１３】図１３は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その５）。
【図１４】図１４は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その６）。
【図１５】図１５は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その７）。
【図１６】図１６は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その８）。
【図１７】図１７は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その９）。
【図１８】図１８は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その１０）。
【図１９】図１９は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その１１）。
【発明を実施するための形態】
【００２４】
以下、本発明にかかる半導体装置の製造方法の好適な実施の形態について、逆阻止型ＩＧＢＴの製造方法を例に添付図面を参照して詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、第１主面をおもて面、第２主面を裏面として説明する。また、半導体基板を単に基板と書くこともある。さらに第１導電型をｎ型、第２導電型をｐ型として説明を進める。実施の形態で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。さらに、本発明はその要旨を超えない限り、以下に説明する実施の形態の記載に限定されるものではない。
【００２５】
（本発明の概要）
本発明にかかる耐圧６００Ｖの逆阻止型ＩＧＢＴを形成するためのウェハプロセスでは、基板おもて面側から裏面に達する深さのｐ型分離層を必要とする。ｐ型分離層を形成する際には、高温長時間拡散に伴う結晶欠陥が半導体基板に導入される。その結晶欠陥密度を小さくするために、ゲッタリング用ポリシリコン層がｐ型分離層の形成に先立って基板裏面側に設けられる。前記ｐ型分離層に取り巻かれた（囲まれた）内側の基板おもて面側には所要のＭＯＳゲート構造が形成される。前述の分離拡散プロセスで半導体基板内に導入される結晶欠陥は、前記ｐ型分離層の拡散処理およびＭＯＳゲート構造の形成プロセスの際にゲッタリング用ポリシリコン層にゲッタリングされることにより少なくなる。その後、基板裏面の研削により半導体基板の厚さは１００μｍにされると共に、ゲッタリング用ポリシリコン層もすべて削除される。従って、完成した逆阻止型ＩＧＢＴのチップには前記ゲッタリング用ポリシリコン層は存在しない。すなわち、このゲッタリング用ポリシリコン層を設けることによる二次的な不利益はない。
【００２６】
このように、本発明にかかる逆阻止ＭＯＳ型半導体装置の製造方法におけるゲッタリング用ポリシリコン層の形成は、半導体特性に対して、高温長時間拡散を伴うｐ型分離層の形成プロセスが及ぼす悪影響をできるかぎり小さくするために設けられるプロセスであるから、ｐ型分離層の形成工程の前に行うことが重要である。さらに、ｐ型分離層の形成プロセスで生じる結晶欠陥の密度を本発明にかかるゲッタリングによって小さくするだけでは不充分である。その理由は、ｐ型分離層以降のプロセスでも引き続き有効なゲッタリング機能を維持していない場合、残った結晶欠陥などによる悪影響によりその後の工程（例えば、ＭＯＳゲート構造の形成工程）においても半導体特性が劣化しやすいからである。本発明者は、前述のｐ型分離層以降のプロセスでも引き続き有効なゲッタリング機能を維持するために、ゲッタリング用ポリシリコン層の厚さを所定の厚さ以上に厚くすることが効果的であることを見出した。本発明は、このような知見に基づいてなされたものである。
【００２７】
一方、前述の［発明が解決しようとする課題］の項で述べたように、本発明は直接的には、従来、ゲッタリング用ポリシリコン層のゲッタリング機能が必ずしも充分ではないという結果を踏まえて、なされたものである。そこで、ゲッタリング機能の有効性を確認するために、ゲッタリング用ポリシリコン層の厚さと良品率との関係を検証した。図１に耐圧６００Ｖの逆阻止型ＩＧＢＴのウェハプロセスの初期段階に形成したゲッタリング用ポリシリコン層の厚さと良品率との相関を示す。図１は、本発明にかかるゲッタリング用ポリシリコン層の形成当初の厚さと逆阻止型ＩＧＢＴの良品率との関係を示す特性図である。図１に示す結果より、ゲッタリング用ポリシリコン層は、ＭＯＳゲート構造の形成プロセスにおける熱処理に伴う温度、時間、雰囲気によって、単結晶化により消失する厚さが異なることが判明した。具体的には、耐圧６００Ｖの逆阻止型ＩＧＢＴの場合で厚さ１．６μｍ程度、図示省略する耐圧１２００Ｖの逆阻止型ＩＧＢＴの場合では１．９μｍ程度で、ゲッタリング用ポリシリコン層が単結晶化により消失しゲッタリング機能も無くなる。そのため、それ以下の厚さのゲッタリング用ポリシリコン層では良品率が低くなり、例えば２．０μｍ以上の厚さにすることにより良品率が高くなることを示している。望ましくは、ゲッタリング用ポリシリコン層の厚さは例えば３μｍ程度とすることがよい。図１のゲート酸化後ポリシリコン層の残存限界厚さ（１．７μｍ）とは、耐圧６００Ｖの逆阻止型ＩＧＢＴの製造プロセスで、ｐ型分離層の形成工程後に行われるＭＯＳゲート構造の形成プロセスにおいても、単結晶化により消失しないゲッタリング用ポリシリコン層の残存限界厚さを示している。
【００２８】
従来の逆阻止型ＩＧＢＴの製造方法では、ゲッタリング層として、通常のウェハプロセスへの投入前にウェハの一面（裏面）に堆積形成されるゲッタリング用ポリシリコン層の厚さが薄く、１．５μｍ以下程度の厚さしかなかった。この厚さでは、ゲート酸化膜工程までの熱処理工程でゲッタリング用ポリシリコン層がすべて単結晶化し、ゲッタリング層として機能しなくなる虞が高いことが分かった。ゲッタリング用ポリシリコン層に代えてサンドブラスト法によるダメージ層を形成する方法も別途知られているが、同様にゲート酸化膜工程までの熱処理工程でダメージ層が無くなり、ゲッタリング効果が無くなることも分かった。ＭＯＳゲート構造の形成プロセス内のプロセスであるゲート酸化膜形成以降の工程においても、１０００℃付近の熱処理を行うことがあるため、ＭＯＳゲート構造を含むおもて面構造形成後まで、ゲッタリング用ポリシリコン層が単結晶化せず、残存してゲッタリング機能が充分に発揮されることが望ましい。ＭＯＳゲート構造を含むおもて面構造形成後は、基板裏面からｎ型半導体基板を研削して薄くする工程があるため、ゲッタリング用ポリシリコン層などのゲッタリング層はその内部に取り込まれた重金属不純物や結晶欠陥と共にすべて除去され、完成した逆阻止型ＩＧＢＴに残って二次的な悪影響を及ぼすこともない。
【００２９】
また、通常、ゲッタリング用ポリシリコン層は、ＣＶＤ法により形成される。ＣＶＤ法により一度に厚いゲッタリング用ポリシリコン層を形成しようとした場合、ポリシリコン層の成膜中にウェハがボートに癒着し、ボートから取り外す際にウェハ外周部が欠ける等の不具合が生じる虞が高いという問題がある。現状のＣＶＤ装置では、ウェハをボートに癒着させずに一度に成膜可能なポリシリコン層の厚さは１．５μｍ程度である。それ以上の厚さのポリシリコン層を形成するためには、ポリシリコン層を１．５μｍ程度成膜した後に、一度、ウェハをＣＶＤ装置から搬出し、ウェハをボートから取り外した後に、再度、ウェハをボートにセットしてポリシリコン層を成膜するという工程を、必要に応じて複数回繰り返す必要がある。
【００３０】
（実施の形態）
本発明にかかる逆阻止ＭＯＳ型半導体装置の製造方法について、逆阻止型ＩＧＢＴを製造する場合を例に、図９〜図１９を参照して詳細に説明する。図９〜図１９は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である。以下説明する半導体装置は１２００Ｖ耐圧の逆阻止型ＩＧＢＴの例である。以下説明する断面図はシリコン基板（シリコンウェハ）のうち、逆阻止型ＩＧＢＴの一素子分に相当する個所の断面である。まず、例えば厚さ５２５μｍで不純物濃度７．５×１０13ｃｍ-3のＦＺ（Ｆｌｏａｔ  Ｚｏｎｅ）法により作製されたＦＺ−ｎ型シリコン基板（以下、ＦＺシリコン基板とする）１０１を用意する。次に、ＦＺシリコン基板１０１の裏面１０２ａ（図９）にＣＶＤ法により例えば３．０μｍの厚さのポリシリコン層（ゲッタリング用ポリシリコン層）１０３を形成してポリシリコンバックシールとする（図１０）。
【００３１】
このポリシリコンバックシールは、ポリシリコン層１０３の備えるゲッタリング機能を利用することを目的として形成される。具体的には、逆阻止型ＩＧＢＴの場合は、後述する分離層拡散用マスクとなる厚い初期酸化膜の形成とｐ型分離層形成に伴う高温長時間拡散とによって半導体基板（ＦＺシリコン基板１０１）内に生じる多量の酸素ドープ起因の結晶欠陥をゲッタリング機能によりポリシリコン層１０３に取り込んで、結晶欠陥密度を小さくする。その際、従来のようにポリシリコン層１０３の厚さが１．５μｍ程度より薄い場合、ｐ型分離層形成に伴う高温長時間拡散および半導体機能領域の形成プロセスの際の熱処理の温度、時間、雰囲気などが作用してゲッタリング用ポリシリコン層が単結晶化し、ほとんどゲッタリング機能が無くなる。そのような現象を防ぐために、本発明では、ポリシリコン層１０３の厚さを例えば２μｍ以上とすることが好ましく、望ましくは例えば３．０μｍとするのがよい。
【００３２】
次に、ＦＺシリコン基板１０１のおもて面１０２ｂに厚さ２．４μｍ（耐圧クラスが６００Ｖの場合は厚さ１．６μｍ）の初期酸化膜１０４を形成し、後の工程でｐベース領域が形成される箇所を取り巻く外周辺部に例えば幅１００μｍの開口部１０５をフォトエッチングにより形成する（図１１）。次に、開口部１０５からスクリーン酸化膜を介してボロン（Ｂ）をイオン注入する。次に、開口部１０５に露出するＦＺシリコン基板１０１に注入したボロンを熱処理により拡散し、ボロンのデポジション領域（図示せず）を形成する。１２００℃程度以上の温度、例えば、１３００℃程度の温度において酸素雰囲気中での熱処理により、深さ２００μｍ（耐圧クラスが６００Ｖの場合は１００μｍ）までボロンを拡散し、ダイシングによって切断される部分（ダイシングライン）に例えばｐ+型分離層１０６を形成する（図１２）。例えば２００μｍの深さでｐ+型分離層１０６を形成するためには、１３００℃程度の温度で３００時間程度の拡散時間を必要とする。
【００３３】
次に、初期酸化膜１０４をすべて除去後（図１３）に、ｐ型分離層に取り巻かれた（囲まれた）内側の基板おもて面側に、ＭＯＳゲート構造や耐圧構造部（不図示）のおもて面構造を形成する。ＭＯＳゲート構造は、オン状態のときに電流が流れる活性部に形成される。活性部の周囲は、耐圧構造部に取り巻かれている。耐圧構造部は、例えば、フィールド酸化膜による接合終端面保護や、フィールドリミッティングリングおよびフィールドプレートなどの電界緩和機構からなる。耐圧構造部の周囲はｐ型分離層に取り巻かれている。耐圧構造部は、例えば、層間絶縁膜、ｐベース層、ゲート電極のＭＯＳゲート構造を構成する各層を形成する際に同時に形成されてもよいし、ＭＯＳゲート構造の形成工程を流用して形成されてもよい。以下、耐圧構造部の形成工程については説明を省略する。
【００３４】
具体的には、ＦＺシリコン基板１０１のおもて面１０２ｂにゲート酸化膜１０７を介して多結晶シリコン膜１０８を形成する（図１４）。次に、ＦＺシリコン基板１０１のおもて面１０２ｂ側のゲート酸化膜１０７および多結晶シリコン膜１０８に所要のパターニングを施す（図１５）。次に、多結晶シリコン膜１０８をマスクとしてセルフアライメント法などによりｐ型不純物をイオン注入し、例えば１１５０℃程度の温度で１２０分間程度の高温熱拡散によりｐ型不純物を拡散させて、ＦＺシリコン基板１０１のおもて面１０２ｂの表面層にｐベース層１１０を形成する。この１０００℃以上の高温熱拡散処理の際に、ＩＧＢＴの動作領域から、ゲッタリング源であるポリシリコン層１０３に酸素起因の欠陥を取り込むことができる（エクストリンシックゲッタリング）ので、前記動作領域内の結晶欠陥の密度を小さくすることができる。
【００３５】
次に、ｐベース層１１０の内部に、ｎ+エミッタ層１１１およびｐ+コンタクト層１１２をそれぞれ砒素およびボロンのイオン注入により選択的に形成し、例えば１０００℃程度の温度で３０分間程度のアニール処理により活性化させる。次に、ゲート酸化膜１０７および多結晶シリコン膜１０８を覆うように層間絶縁膜を形成する。次に、ｎ+エミッタ層１１１およびｐ+コンタクト層１１２上の層間絶縁膜を除去して開口部を形成し、ｎ+エミッタ層１１１およびｐ+コンタクト層１１２に接するエミッタ金属電極１１３を形成し、必要に応じてポリイミド膜等の保護膜（図示せず）を被着する（図１６）。また、高速化を図るために、電子線照射やヘリウム照射を行うこともある。
【００３６】
次に、ＦＺシリコン基板１０１の裏面１０２ａを機械的に削って、ＦＺシリコン基板１０１の厚さを例えば２００μｍ程度にする（耐圧クラスが６００Ｖの場合は、ＦＺシリコン基板１０１の厚さを例えば１００μｍ程度）。次に、ＦＺシリコン基板１０１の裏面１０２ａを削った時のストレスや歪を除去するために、ＦＺシリコン基板１０１の裏面１０２ａに対して機械的研磨や化学的エッチングを行う。化学的エッチングの場合では、薬液のエッチングレートは、０．２５μｍ／ｓ〜０．４５μｍ／ｓで処理することにより、ＦＺシリコン基板１０１の裏面１０２ａの状態が良好になる。このため、逆阻止型ＩＧＢＴの逆耐圧特性の改善に非常に有効である。最終的にＦＺシリコン基板１０１の厚さを１８０μｍ程度にし、その研削面１１４にｐ+型分離層１０６を露出させる（図１７）。
【００３７】
次に、ＦＺシリコン基板１０１の研削後の裏面１０２ａに、例えばドーズ量５×１０13ｃｍ-2のボロンをイオン注入し、例えば４００℃程度で１時間程度の低温アニールを行い、活性化したボロンのピーク濃度が例えば１×１０17ｃｍ-3程度で厚さが例えば１μｍ以下のｐ型コレクタ層１１５を形成する（図１８）。次に、ＦＺシリコン基板１０１の裏面１０２ａ（ｐ型コレクタ層１１５）にコレクタ電極１１６がオーム接触するように形成する。最後に、ｐ+型分離層１０６の中心線（ダイシングライン）１１７でＦＺシリコン基板１０１を切断することにより、図１９に示す逆阻止型ＩＧＢＴが完成する。
【００３８】
また、ｐ型コレクタ層１１５のピーク濃度が５×１０16ｃｍ-3未満では、注入効率が低下して、オン電圧が上昇する。また、逆電圧印加時にｐ型コレクタ層１１５が完全に空乏化して逆耐圧も低下する。一方、ｐ型コレクタ層１１５のピーク濃度が１×１０18ｃｍ-3を超える場合、ドリフト領域に注入される少数キャリアが増加して逆回復電流も増大する。このため、ｐ型コレクタ層１１５のピーク濃度は、例えば、５×１０16ｃｍ-3以上で１×１０18ｃｍ-3以下であるのが望ましい。
【００３９】
以上説明したように、実施の形態によれば、耐圧６００Ｖの逆阻止型ＩＧＢＴでは、１．６μｍ程度の厚さのゲッタリング用ポリシリコン層が単結晶化により消失し、耐圧１２００Ｖの逆阻止型ＩＧＢＴでは、１．９μｍ程度の厚さのゲッタリング用ポリシリコン層が単結晶化する。そのため、本発明では耐圧６００Ｖ〜１２００Ｖ程度の逆阻止型ＩＧＢＴを製造するには、ｐ+型分離層の拡散処理およびＭＯＳゲート構造の形成プロセスの前に、ＦＺシリコン基板１０１の裏面１０２ａに厚さ２μｍ以上、望ましくは厚さ３μｍ程度のゲッタリング用ポリシリコン層を堆積する。このように十分な厚さのゲッタリング用ポリシリコン層があることにより、高温長時間の分離層形成後やフィールドリミッティングリング形成のための熱処理でもゲッタリング用ポリシリコン層は消失せず、ゲート酸化膜工程まで残存させることができる。ゲート酸化工程以前の熱処理工程では、ゲッタリング用ポリシリコン層に重金属不純物や結晶欠陥がゲッタリングされるため、良質なゲート酸化膜を形成することができ、高い良品率や安定した信頼性を有する逆阻止型ＩＧＢＴを製造することができる。
【００４０】
以上説明したように、本発明によれば、逆阻止型ＩＧＢＴの逆耐圧の高温逆漏れ電流を低減すると共に、結晶欠陥の少ない良質なゲート酸化膜を形成することができ、信頼性の高いゲート酸化膜を得ることができる。
【００４１】
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、逆阻止型ＩＧＢＴの製造方法について説明したが、本発明は、ｐ型分離層のない従来のＩＧＢＴなど他の半導体装置に適用することも特に問題はない。また、上述した実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
【産業上の利用可能性】
【００４２】
以上のように、本発明にかかる半導体装置の製造方法は、コンバータやインバータなどの電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置、特に、双方向の耐圧特性を有する逆阻止ＭＯＳ型半導体装置に有用である。
【符号の説明】
【００４３】
１０１  ＦＺシリコン基板
１０２ａ  ＦＺシリコン基板の裏面
１０２ｂ  ＦＺシリコン基板のおもて面
１０３  ポリシリコン層
１０４  初期酸化膜
１０５  開口部
１０６  ｐ+型分離層
１０７  ゲート酸化膜
１０８  多結晶シリコン膜（ゲート電極）
１１０  ｐベース層
１１１  ｎ+エミッタ層
１１２  ｐ+コンタクト層
１１３  エミッタ金属電極
１１４  研削面
１１５  ｐ型コレクタ層
１１６  コレクタ電極
１１７  中心線
【図１】
2014030450.tif 000003
【図２】
2014030450.tif 000004
【図３】
2014030450.tif 000005
【図４】
2014030450.tif 000006
【図５】
2014030450.tif 000007
【図６】
2014030450.tif 000008
【図７】
2014030450.tif 000009
【図８】
2014030450.tif 000010
【図９】
2014030450.tif 000011
【図１０】
2014030450.tif 000012
【図１１】
2014030450.tif 000013
【図１２】
2014030450.tif 000014
【図１３】
2014030450.tif 000015
【図１４】
2014030450.tif 000016
【図１５】
2014030450.tif 000017
【図１６】
2014030450.tif 000018
【図１７】
2014030450.tif 000019
【図１８】
2014030450.tif 000020
【図１９】
2014030450.tif 000021
【手続補正書】
【提出日】平成26年11月11日(2014.11.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
対向する第１主面および第２主面を有する第１導電型半導体基板に、前記第１主面から前記第２主面に到達する深さの第２導電型分離層を備えることにより、順耐圧および逆耐圧を有する逆阻止型の半導体装置の製造方法であって、
前記第１導電型半導体基板の前記第２主面にゲッタリング用ポリシリコン層を形成する第１工程と、
前記第１主面側の中央部に配置される活性部を取り巻く外周に、前記第１主面から前記第２主面に到達する深さの前記第２導電型分離層を形成する第２工程と、
前記活性部において前記第１導電型半導体基板の前記第１主面に、絶縁ゲート構造を含むおもて面半導体領域を形成する第３工程と、
所定の耐圧によって決まる前記第１導電型半導体基板の厚さになるまで前記第１導電型半導体基板の前記第２主面を削って薄くする第４工程と、
を含み、
前記第１工程では、前記ゲッタリング用ポリシリコン層の厚さを、前記第３工程が終了するまで、単結晶化により消失せず残存する厚さにすることを特徴とする半導体装置の製造方法。
【請求項２】
前記ゲッタリング用ポリシリコン層の厚さは、２μｍ以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１工程は、
化学気相成長装置のボートに前記第１導電型半導体基板を搭載する搭載工程と、
前記搭載工程後、化学気相成長法により、前記第１導電型半導体基板の前記第２主面に前記ゲッタリング用ポリシリコン層を１．５μｍ以下の厚さ分だけ形成する成膜工程と、
前記成膜工程後、前記ボートから前記第１導電型半導体基板を取り外す取り外し工程と、を有し、
前記搭載工程、前記成膜工程および前記取り外し工程を１セットする工程を繰り返して前記ゲッタリング用ポリシリコン層を積層していき、前記ゲッタリング用ポリシリコン層の厚さを所要の厚さにすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第３工程では、前記活性部の前記おもて面半導体領域とともに、前記第１導電型半導体基板の前記第１主面に、前記活性部と前記第２導電型分離層との間の耐圧構造部を構成するおもて面半導体領域を形成することを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、電力用半導体素子の一つであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）の高速スイッチング特性および電圧駆動特性と、バイポーラトランジスタの低オン電圧特性とを有するパワー素子である。その応用範囲は、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野から、電子レンジ、炊飯器またはストロボなどの民生機器分野へと拡大してきている。また最近は、ＡＣ（交流）／ＡＣ変換をおこなうため、直接リンク形変換回路等のマトリックスコンバータに双方向スイッチング素子を搭載することにより、回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図る研究がなされるようになった。
【０００３】
この双方向スイッチング素子は、順耐圧と同等の信頼性の高い逆耐圧を有する逆阻止型ＩＧＢＴ（ＲＢ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ  Ｂｌｏｃｋｉｎｇ−ＩＧＢＴ）を逆並列接続することにより簡単に構成することができるため、好ましい。しかし、従来のＩＧＢＴは高信頼性の順耐圧を有するが、逆耐圧については、順耐圧と同等レベルの信頼性を必要としない設計により製造されるものが通常であった。そこで、前述の双方向スイッチング素子を構成するために必要な、順耐圧と同等の信頼性の高い逆耐圧を有するＩＧＢＴ（以降、逆阻止型ＩＧＢＴとする）の開発が要望されるようになった。従来の逆阻止型ＩＧＢＴの構造について説明する。図２は、一般的な従来の逆阻止型ＩＧＢＴの要部を示す断面図である。
【０００４】
図２に、逆阻止型ＩＧＢＴのデバイス構造の要部断面図を示す。図２の逆阻止型ＩＧＢＴでは、信頼性の高い逆耐圧を有効に機能させるために、対向する両主面間をｎ-型基板１とは異なる導電型の拡散層で連結するｐ型分離層２を備える層構成を有する点で、通常のＩＧＢＴの層構成とは異なっている。活性部２０および耐圧構造部３０の外周を取り巻くｐ型分離層２により、基板裏面側のｐ型コレクタ層８とｎ-型ドリフト層（ｎ-型基板１）との間にフラットに形成され逆耐圧を負担するｐｎ接合（以下、コレクタ接合８ａとする）の終端を、基板おもて面側に屈曲させて耐圧構造部３０の基板おもて面側の表面にまで延長させ、基板おもて面と交差するコレクタ接合８ａとすることができる。耐圧構造部３０の基板おもて面側の表面では順耐圧と逆耐圧とを共に、フィールド酸化膜１４による接合終端面保護と、フィールドリミッティングリング１５およびフィールドプレート１６などの電界緩和機構を用いることによって高信頼性の耐圧を効率的に確保することができるようになる。図２において、符号３ａはｐ型ベース層であり、符号４はｎ型エミッタ層であり、符号５はゲート酸化膜であり、符号６がゲート電極であり、符号７はエミッタ電極であり、符号８−１はコレクタ電極である。
【０００５】
一方、逆阻止型ではない通常のＩＧＢＴは、直流電源下の回路で使われるため、逆耐圧を必要としない。このため、通常のＩＧＢＴは、ｐ型分離層も必要がなく、ウェハプロセスが簡単になりコスト面からのメリットがある。なお、通常のＩＧＢＴの逆耐圧を負担するコレクタ接合の終端は、チップの切断面に露出されたままにされることが普通である。従って、通常のＩＧＢＴは、元々当初から逆耐圧については、信頼性のない構造および製法で製造されているデバイスであるといえる。
【０００６】
次に、前述した図２の従来の逆阻止型ＩＧＢＴの全体的な製造方法の概略を図３〜図８を参照して説明する。図３〜８は、従来の一般的な逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である。以下の説明に参照する断面図はシリコン基板（以降、単に基板と記すこともある）のうち、ＩＧＢＴの一素子（セル）分に相当する個所とチップ端の概略断面であり、活性部の複数のセルと耐圧構造部とは記載を図示省略した。まず、ｎ型シリコン基板１ａの裏面に１．５μｍ以下のゲッタリング用ポリシリコン層１ｂをＣＶＤ（化学気相成長：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により堆積し、基板おもて面９に形成した初期酸化膜１１に開口部１２を設ける（図３）。開口部１２に塗布拡散法またはイオン注入などによりボロンデポジション領域１３を形成する（図４）。耐圧１２００Ｖの場合、１３００℃の高温、酸素雰囲気中で、長時間のボロン（Ｂ）のドライブ拡散を行い、ボロンデポジション領域１３を深さ２００μｍのｐ型分離層２とする（図５）。
【０００７】
次に、初期酸化膜１１を除去した後、基板おもて面側にゲート酸化膜５を介してポリシリコンゲート電極６を形成する。次に、基板おもて面側に形成したゲート酸化膜５とポリシリコンゲート電極６をマスクとしてｐベース層３ａを、ボロンのイオン注入および所要のドライブ熱拡散により形成する。この段階の熱処理プロセスにより、前述の分離拡散時に導入された高濃度酸素に起因する結晶欠陥は基板裏面側のゲッタリング用ポリシリコン層１ｂにゲッタリングされ、ＩＧＢＴの動作領域内の結晶欠陥の密度が小さくなる。次に、ｐベース層３ａの内部に、ｎ+エミッタ層４およびｐ+コンタクト層３ｂをそれぞれ形成する。次に、エミッタ電極７が、前記ポリシリコンゲート電極６上に層間絶縁膜を介して形成され、ｎ+エミッタ層４およびｐ+コンタクト層３ｂの表面にはそれぞれオーミック接触するように、所要のパターンで形成される（図６）。
【０００８】
次に、ｎ型シリコン基板１ａの裏面を削って、ｎ型シリコン基板１ａを耐圧に応じたウェハ厚（２００μｍ）にする。さらに、ｎ型シリコン基板１ａの裏面に対して機械研磨や化学エッチングを加えて、その削った後の裏面１０にｐ型分離層２を露出させる（図７）。この段階で、基板裏面にゲッタリングされた結晶欠陥を多く含む層は裏面研削によりすべて除去される。裏面研削後のｎ型シリコン基板を符号１とする。
【０００９】
次に、ｎ型シリコン基板１の裏面１０にｐ+コレクタ層８を形成することにより、ｐ+コレクタ層８とｐ型分離層２とが導電接続される。ｐ+コレクタ層８に接するコレクタ電極８−１を形成した後、ｎ型シリコン基板１をｐ型分離層２の中央２−１でダイシングにより切断することにより（図８）、従来の逆阻止型ＩＧＢＴが製造される。
【００１０】
このようなゲッタリングを利用した半導体装置の製造方法として、１０００℃以上の熱処理を含むいずれかの半導体機能領域の形成プロセスの前に、基板裏面に希ガス元素のイオン注入により形成された結晶欠陥を含む層をゲッタリング層として形成する工程を施すことにより、高温長時間の分離拡散に伴ってシリコン基板に導入される高濃度の酸素に起因する結晶欠陥による耐圧特性への影響を低減する方法が提案されている（例えば、下記特許文献１参照。）。
【００１１】
また、ゲッタリングを利用した半導体装置の別の製造方法として、ｎ型シリコン基板の上面からは選択的にｐ型分離層を、同底面からは全面にｐ型不純物拡散層をそれぞれ同時拡散により形成し、ｐ型分離層により囲まれたシリコン基板を素子形成領域とすることにより、双方向の耐圧を保持でき、かつ前記ｐ型不純物拡散層に結晶欠陥のゲッタリング層として機能を持たせることにより信頼性の高いＩＧＢＴなどの半導体装置を形成する方法が提案されている（例えば、下記特許文献２参照。）。
【００１２】
また、ゲッタリングを利用した半導体装置の製造方法において、水素アニール等の還元性雰囲気下で高温熱処理を行ってもゲッタリング能力を低下させることなく確実に結晶欠陥を消滅させるために、ウェハ裏面にゲッタリング用ポリシリコン層を厚さ（膜厚）０．５μｍ〜１．５μｍで形成するとよいことが提案されている（例えば、下記特許文献３参照。）。
【００１３】
さらに、従来のポリバックシールを用いたゲッタリング方法について、ゲッタリングの機能が充分ではなく、ＭＯＳトランジスタのゲート酸化膜破壊の防止には至らないことが開示されている（例えば、下記特許文献４参照。）。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００６−１４０３０９号公報（要約）
【特許文献２】特開２００６−１４７７３９号公報（段落０００４）
【特許文献３】特開２０００−３１１５３号公報（段落０００６、段落００１７）
【特許文献４】特開２０００−２１８８７号公報（段落０００６）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
前述したように、従来の逆阻止型ＩＧＢＴの製造方法では、ウェハプロセス投入前（ＭＯＳゲート構造およびｐ型分離層の形成プロセス前）に、シリコン基板の一面（以下、裏面とする）にゲッタリング用ポリシリコン層が１．５μｍ以下の厚さでゲッタリングサイトとして形成される。その後、シリコン基板の反対側のおもて面側から逆阻止型ＩＧＢＴに必要なｐ型分離層の形成プロセスが行われる。このゲッタリング用ポリシリコン層は、このｐ型分離層の形成プロセスに伴う高温、長時間の拡散処理により導入される重金属不純物や酸素ドープによる結晶欠陥をゲッタリングにより取り込み、ゲッタリング用ポリシリコン層内に固定し、シリコン基板内の重金属濃度および結晶欠陥密度を小さくする。さらに、ＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造形成時の熱処理の際にも、重金属不純物や結晶欠陥をゲッタリングする機能が有効であれば、ゲート特性異常や漏れ電流異常などの不具合が発生することを抑制することが期待される。
【００１６】
しかしながら、実際には、前述のゲッタリング層としてゲッタリング用ポリシリコン層の形成を行っても、良品率が低下することがあり、そのゲッタリング機能はゲート特性異常や漏れ電流異常などの不具合の発生に対して充分な効果を有するとはいえないほど効果の低いものである。そこで、従来は、さらにウェハプロセスの途中でゲッタリング層を追加形成して良品率の低下を抑える、またはサンドブラスト法によるゲッタリング層の形成方法やさらに異なるゲッタリング方法が検討されたが、なおも充分に良品率の低下を抑えることは難しい。
【００１７】
本発明は、上述した従来技術による問題点を解消するため、高温長時間の分離拡散処理に起因する結晶欠陥の解消のために形成されるポリシリコン層によるゲッタリング機能を、分離拡散工程以降の熱処理工程でも高く維持することのできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上述した課題を解決して目的を達成するために、この発明にかかる半導体装置の製造方法は、対向する第１主面および第２主面を有する第１導電型半導体基板に、前記第１主面から前記第２主面に到達する深さの第２導電型分離層を備えることにより、順耐圧および逆耐圧を有する逆阻止型の半導体装置の製造方法であって、次の特徴を有する。まず、前記第１導電型半導体基板の前記第２主面にゲッタリング用ポリシリコン層を形成する第１工程を行う。次に、前記第１主面側の中央部に配置される活性部を取り巻く外周に、前記第１主面から前記第２主面に到達する深さの前記第２導電型分離層を形成する第２工程を行う。次に、前記活性部において前記第１導電型半導体基板の前記第１主面に、絶縁ゲート構造を含むおもて面半導体領域を形成する第３工程を行う。次に、所定の耐圧によって決まる前記第１導電型半導体基板の厚さになるまで前記第１導電型半導体基板の前記第２主面を削って薄くする第４工程を行う。そして、前記第１工程では、前記ゲッタリング用ポリシリコン層の厚さを、前記第３工程が終了するまで、単結晶化により消失せず残存する厚さにする。
【００１９】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記ゲッタリング用ポリシリコン層の厚さは、２μｍ以上であることが好ましい。
【００２０】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１工程は、化学気相成長装置のボートに前記第１導電型半導体基板を搭載する搭載工程と、前記搭載工程後、化学気相成長法により、前記第１導電型半導体基板の前記第２主面に前記ゲッタリング用ポリシリコン層を１．５μｍ以下の厚さ分だけ形成する成膜工程と、前記成膜工程後、前記ボートから前記第１導電型半導体基板を取り外す取り外し工程と、を有する。そして、前記搭載工程、前記成膜工程および前記取り外し工程を１セットする工程を繰り返して前記ゲッタリング用ポリシリコン層を積層していき、前記ゲッタリング用ポリシリコン層の厚さを所要の厚さにすることが望ましい。
【００２１】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第３工程では、前記活性部の前記おもて面半導体領域とともに、前記第１導電型半導体基板の前記第１主面に、前記活性部と前記第２導電型分離層との間の耐圧構造部を構成するおもて面半導体領域を形成してもよい。
【発明の効果】
【００２２】
本発明にかかる半導体装置の製造方法によれば、高温長時間の分離拡散処理に起因する結晶欠陥の解消のために形成されるポリシリコン層によるゲッタリング機能を、分離拡散工程以降の熱処理工程でも高く維持することができるという効果を奏する。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明にかかるゲッタリング用ポリシリコン層の形成当初の厚さと逆阻止型ＩＧＢＴの良品率との関係を示す特性図である。
【図２】図２は、一般的な従来の逆阻止型ＩＧＢＴの要部を示す断面図である。
【図３】図３は、従来の一般的な逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その１）。
【図４】図４は、従来の一般的な逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その２）。
【図５】図５は、従来の一般的な逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その３）。
【図６】図６は、従来の一般的な逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その４）。
【図７】図７は、従来の一般的な逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その５）。
【図８】図８は、従来の一般的な逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その６）。
【図９】図９は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その１）。
【図１０】図１０は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その２）。
【図１１】図１１は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その３）。
【図１２】図１２は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その４）。
【図１３】図１３は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その５）。
【図１４】図１４は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その６）。
【図１５】図１５は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その７）。
【図１６】図１６は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その８）。
【図１７】図１７は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その９）。
【図１８】図１８は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その１０）。
【図１９】図１９は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である（その１１）。
【発明を実施するための形態】
【００２４】
以下、本発明にかかる半導体装置の製造方法の好適な実施の形態について、逆阻止型ＩＧＢＴの製造方法を例に添付図面を参照して詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、第１主面をおもて面、第２主面を裏面として説明する。また、半導体基板を単に基板と書くこともある。さらに第１導電型をｎ型、第２導電型をｐ型として説明を進める。実施の形態で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。さらに、本発明はその要旨を超えない限り、以下に説明する実施の形態の記載に限定されるものではない。
【００２５】
（本発明の概要）
本発明にかかる耐圧６００Ｖの逆阻止型ＩＧＢＴを形成するためのウェハプロセスでは、基板おもて面側から裏面に達する深さのｐ型分離層を必要とする。ｐ型分離層を形成する際には、高温長時間拡散に伴う結晶欠陥が半導体基板に導入される。その結晶欠陥密度を小さくするために、ゲッタリング用ポリシリコン層がｐ型分離層の形成に先立って基板裏面側に設けられる。前記ｐ型分離層に取り巻かれた（囲まれた）内側の基板おもて面側には所要のＭＯＳゲート構造が形成される。前述の分離拡散プロセスで半導体基板内に導入される結晶欠陥は、前記ｐ型分離層の拡散処理およびＭＯＳゲート構造の形成プロセスの際にゲッタリング用ポリシリコン層にゲッタリングされることにより少なくなる。その後、基板裏面の研削により半導体基板の厚さは１００μｍにされると共に、ゲッタリング用ポリシリコン層もすべて削除される。従って、完成した逆阻止型ＩＧＢＴのチップには前記ゲッタリング用ポリシリコン層は存在しない。すなわち、このゲッタリング用ポリシリコン層を設けることによる二次的な不利益はない。
【００２６】
このように、本発明にかかる逆阻止ＭＯＳ型半導体装置の製造方法におけるゲッタリング用ポリシリコン層の形成は、半導体特性に対して、高温長時間拡散を伴うｐ型分離層の形成プロセスが及ぼす悪影響をできるかぎり小さくするために設けられるプロセスであるから、ｐ型分離層の形成工程の前に行うことが重要である。さらに、ｐ型分離層の形成プロセスで生じる結晶欠陥の密度を本発明にかかるゲッタリングによって小さくするだけでは不充分である。その理由は、ｐ型分離層以降のプロセスでも引き続き有効なゲッタリング機能を維持していない場合、残った結晶欠陥などによる悪影響によりその後の工程（例えば、ＭＯＳゲート構造の形成工程）においても半導体特性が劣化しやすいからである。本発明者は、前述のｐ型分離層以降のプロセスでも引き続き有効なゲッタリング機能を維持するために、ゲッタリング用ポリシリコン層の厚さを所定の厚さ以上に厚くすることが効果的であることを見出した。本発明は、このような知見に基づいてなされたものである。
【００２７】
一方、前述の［発明が解決しようとする課題］の項で述べたように、本発明は直接的には、従来、ゲッタリング用ポリシリコン層のゲッタリング機能が必ずしも充分ではないという結果を踏まえて、なされたものである。そこで、ゲッタリング機能の有効性を確認するために、ゲッタリング用ポリシリコン層の厚さと良品率との関係を検証した。図１に耐圧６００Ｖの逆阻止型ＩＧＢＴのウェハプロセスの初期段階に形成したゲッタリング用ポリシリコン層の厚さと良品率との相関を示す。図１は、本発明にかかるゲッタリング用ポリシリコン層の形成当初の厚さと逆阻止型ＩＧＢＴの良品率との関係を示す特性図である。図１に示す結果より、ゲッタリング用ポリシリコン層は、ＭＯＳゲート構造の形成プロセスにおける熱処理に伴う温度、時間、雰囲気によって、単結晶化により消失する厚さが異なることが判明した。具体的には、耐圧６００Ｖの逆阻止型ＩＧＢＴの場合で厚さ１．６μｍ程度、図示省略する耐圧１２００Ｖの逆阻止型ＩＧＢＴの場合では１．９μｍ程度で、ゲッタリング用ポリシリコン層が単結晶化により消失しゲッタリング機能も無くなる。そのため、それ以下の厚さのゲッタリング用ポリシリコン層では良品率が低くなり、例えば２．０μｍ以上の厚さにすることにより良品率が高くなることを示している。望ましくは、ゲッタリング用ポリシリコン層の厚さは例えば３μｍ程度とすることがよい。図１のゲート酸化後ポリシリコン層の残存限界厚さ（１．７μｍ）とは、耐圧６００Ｖの逆阻止型ＩＧＢＴの製造プロセスで、ｐ型分離層の形成工程後に行われるＭＯＳゲート構造の形成プロセスにおいても、単結晶化により消失しないゲッタリング用ポリシリコン層の残存限界厚さを示している。
【００２８】
従来の逆阻止型ＩＧＢＴの製造方法では、ゲッタリング層として、通常のウェハプロセスへの投入前にウェハの一面（裏面）に堆積形成されるゲッタリング用ポリシリコン層の厚さが薄く、１．５μｍ以下程度の厚さしかなかった。この厚さでは、ゲート酸化膜工程までの熱処理工程でゲッタリング用ポリシリコン層がすべて単結晶化し、ゲッタリング層として機能しなくなる虞が高いことが分かった。ゲッタリング用ポリシリコン層に代えてサンドブラスト法によるダメージ層を形成する方法も別途知られているが、同様にゲート酸化膜工程までの熱処理工程でダメージ層が無くなり、ゲッタリング効果が無くなることも分かった。ＭＯＳゲート構造の形成プロセス内のプロセスであるゲート酸化膜形成以降の工程においても、１０００℃付近の熱処理を行うことがあるため、ＭＯＳゲート構造を含むおもて面構造形成後まで、ゲッタリング用ポリシリコン層が単結晶化せず、残存してゲッタリング機能が充分に発揮されることが望ましい。ＭＯＳゲート構造を含むおもて面構造形成後は、基板裏面からｎ型半導体基板を研削して薄くする工程があるため、ゲッタリング用ポリシリコン層などのゲッタリング層はその内部に取り込まれた重金属不純物や結晶欠陥と共にすべて除去され、完成した逆阻止型ＩＧＢＴに残って二次的な悪影響を及ぼすこともない。
【００２９】
また、通常、ゲッタリング用ポリシリコン層は、ＣＶＤ法により形成される。ＣＶＤ法により一度に厚いゲッタリング用ポリシリコン層を形成しようとした場合、ポリシリコン層の成膜中にウェハがボートに癒着し、ボートから取り外す際にウェハ外周部が欠ける等の不具合が生じる虞が高いという問題がある。現状のＣＶＤ装置では、ウェハをボートに癒着させずに一度に成膜可能なポリシリコン層の厚さは１．５μｍ程度である。それ以上の厚さのポリシリコン層を形成するためには、ポリシリコン層を１．５μｍ程度成膜した後に、一度、ウェハをＣＶＤ装置から搬出し、ウェハをボートから取り外した後に、再度、ウェハをボートにセットしてポリシリコン層を成膜するという工程を、必要に応じて複数回繰り返す必要がある。
【００３０】
（実施の形態）
本発明にかかる逆阻止ＭＯＳ型半導体装置の製造方法について、逆阻止型ＩＧＢＴを製造する場合を例に、図９〜図１９を参照して詳細に説明する。図９〜図１９は、本発明にかかる逆阻止型ＩＧＢＴの製造途中の状態の一素子分を示す断面図である。以下説明する半導体装置は１２００Ｖ耐圧の逆阻止型ＩＧＢＴの例である。以下説明する断面図はシリコン基板（シリコンウェハ）のうち、逆阻止型ＩＧＢＴの一素子分に相当する個所の断面である。まず、例えば厚さ５２５μｍで不純物濃度７．５×１０13ｃｍ-3のＦＺ（Ｆｌｏａｔ  Ｚｏｎｅ）法により作製されたＦＺ−ｎ型シリコン基板（以下、ＦＺシリコン基板とする）１０１を用意する。次に、ＦＺシリコン基板１０１の裏面１０２ａ（図９）にＣＶＤ法により例えば３．０μｍの厚さのポリシリコン層（ゲッタリング用ポリシリコン層）１０３を形成してポリシリコンバックシールとする（図１０）。
【００３１】
このポリシリコンバックシールは、ポリシリコン層１０３の備えるゲッタリング機能を利用することを目的として形成される。具体的には、逆阻止型ＩＧＢＴの場合は、後述する分離層拡散用マスクとなる厚い初期酸化膜の形成とｐ型分離層形成に伴う高温長時間拡散とによって半導体基板（ＦＺシリコン基板１０１）内に生じる多量の酸素ドープ起因の結晶欠陥をゲッタリング機能によりポリシリコン層１０３に取り込んで、結晶欠陥密度を小さくする。その際、従来のようにポリシリコン層１０３の厚さが１．５μｍ程度より薄い場合、ｐ型分離層形成に伴う高温長時間拡散および半導体機能領域の形成プロセスの際の熱処理の温度、時間、雰囲気などが作用してゲッタリング用ポリシリコン層が単結晶化し、ほとんどゲッタリング機能が無くなる。そのような現象を防ぐために、本発明では、ポリシリコン層１０３の厚さを例えば２μｍ以上とすることが好ましく、望ましくは例えば３．０μｍとするのがよい。
【００３２】
次に、ＦＺシリコン基板１０１のおもて面１０２ｂに厚さ２．４μｍ（耐圧クラスが６００Ｖの場合は厚さ１．６μｍ）の初期酸化膜１０４を形成し、後の工程でｐベース領域が形成される箇所を取り巻く外周辺部に例えば幅１００μｍの開口部１０５をフォトエッチングにより形成する（図１１）。次に、開口部１０５からスクリーン酸化膜を介してボロン（Ｂ）をイオン注入する。次に、開口部１０５に露出するＦＺシリコン基板１０１に注入したボロンを熱処理により拡散し、ボロンのデポジション領域（図示せず）を形成する。１２００℃程度以上の温度、例えば、１３００℃程度の温度において酸素雰囲気中での熱処理により、深さ２００μｍ（耐圧クラスが６００Ｖの場合は１００μｍ）までボロンを拡散し、ダイシングによって切断される部分（ダイシングライン）に例えばｐ+型分離層１０６を形成する（図１２）。例えば２００μｍの深さでｐ+型分離層１０６を形成するためには、１３００℃程度の温度で３００時間程度の拡散時間を必要とする。
【００３３】
次に、初期酸化膜１０４をすべて除去後（図１３）に、ｐ型分離層に取り巻かれた（囲まれた）内側の基板おもて面側に、ＭＯＳゲート構造や耐圧構造部（不図示）のおもて面構造を形成する。ＭＯＳゲート構造は、オン状態のときに電流が流れる活性部に形成される。活性部の周囲は、耐圧構造部に取り巻かれている。耐圧構造部は、例えば、フィールド酸化膜による接合終端面保護や、フィールドリミッティングリングおよびフィールドプレートなどの電界緩和機構からなる。耐圧構造部の周囲はｐ型分離層に取り巻かれている。耐圧構造部は、例えば、層間絶縁膜、ｐベース層、ゲート電極のＭＯＳゲート構造を構成する各層を形成する際に同時に形成されてもよいし、ＭＯＳゲート構造の形成工程を流用して形成されてもよい。以下、耐圧構造部の形成工程については説明を省略する。
【００３４】
具体的には、ＦＺシリコン基板１０１のおもて面１０２ｂにゲート酸化膜１０７を介して多結晶シリコン膜１０８を形成する（図１４）。次に、ＦＺシリコン基板１０１のおもて面１０２ｂ側のゲート酸化膜１０７および多結晶シリコン膜１０８に所要のパターニングを施す（図１５）。次に、多結晶シリコン膜１０８をマスクとしてセルフアライメント法などによりｐ型不純物をイオン注入し、例えば１１５０℃程度の温度で１２０分間程度の高温熱拡散によりｐ型不純物を拡散させて、ＦＺシリコン基板１０１のおもて面１０２ｂの表面層にｐベース層１１０を形成する。この１０００℃以上の高温熱拡散処理の際に、ＩＧＢＴの動作領域から、ゲッタリング源であるポリシリコン層１０３に酸素起因の欠陥を取り込むことができる（エクストリンシックゲッタリング）ので、前記動作領域内の結晶欠陥の密度を小さくすることができる。
【００３５】
次に、ｐベース層１１０の内部に、ｎ+エミッタ層１１１およびｐ+コンタクト層１１２をそれぞれ砒素およびボロンのイオン注入により選択的に形成し、例えば１０００℃程度の温度で３０分間程度のアニール処理により活性化させる。次に、ゲート酸化膜１０７および多結晶シリコン膜１０８を覆うように層間絶縁膜を形成する。次に、ｎ+エミッタ層１１１およびｐ+コンタクト層１１２上の層間絶縁膜を除去して開口部を形成し、ｎ+エミッタ層１１１およびｐ+コンタクト層１１２に接するエミッタ金属電極１１３を形成し、必要に応じてポリイミド膜等の保護膜（図示せず）を被着する（図１６）。また、高速化を図るために、電子線照射やヘリウム照射を行うこともある。
【００３６】
次に、ＦＺシリコン基板１０１の裏面１０２ａを機械的に削って、ＦＺシリコン基板１０１の厚さを例えば２００μｍ程度にする（耐圧クラスが６００Ｖの場合は、ＦＺシリコン基板１０１の厚さを例えば１００μｍ程度）。次に、ＦＺシリコン基板１０１の裏面１０２ａを削った時のストレスや歪を除去するために、ＦＺシリコン基板１０１の裏面１０２ａに対して機械的研磨や化学的エッチングを行う。化学的エッチングの場合では、薬液のエッチングレートは、０．２５μｍ／ｓ〜０．４５μｍ／ｓで処理することにより、ＦＺシリコン基板１０１の裏面１０２ａの状態が良好になる。このため、逆阻止型ＩＧＢＴの逆耐圧特性の改善に非常に有効である。最終的にＦＺシリコン基板１０１の厚さを１８０μｍ程度にし、その研削面１１４にｐ+型分離層１０６を露出させる（図１７）。
【００３７】
次に、ＦＺシリコン基板１０１の研削後の裏面１０２ａに、例えばドーズ量５×１０13ｃｍ-2のボロンをイオン注入し、例えば４００℃程度で１時間程度の低温アニールを行い、活性化したボロンのピーク濃度が例えば１×１０17ｃｍ-3程度で厚さが例えば１μｍ以下のｐ型コレクタ層１１５を形成する（図１８）。次に、ＦＺシリコン基板１０１の裏面１０２ａ（ｐ型コレクタ層１１５）にコレクタ電極１１６がオーム接触するように形成する。最後に、ｐ+型分離層１０６の中心線（ダイシングライン）１１７でＦＺシリコン基板１０１を切断することにより、図１９に示す逆阻止型ＩＧＢＴが完成する。
【００３８】
また、ｐ型コレクタ層１１５のピーク濃度が５×１０16ｃｍ-3未満では、注入効率が低下して、オン電圧が上昇する。また、逆電圧印加時にｐ型コレクタ層１１５が完全に空乏化して逆耐圧も低下する。一方、ｐ型コレクタ層１１５のピーク濃度が１×１０18ｃｍ-3を超える場合、ドリフト領域に注入される少数キャリアが増加して逆回復電流も増大する。このため、ｐ型コレクタ層１１５のピーク濃度は、例えば、５×１０16ｃｍ-3以上で１×１０18ｃｍ-3以下であるのが望ましい。
【００３９】
以上説明したように、実施の形態によれば、耐圧６００Ｖの逆阻止型ＩＧＢＴでは、１．６μｍ程度の厚さのゲッタリング用ポリシリコン層が単結晶化により消失し、耐圧１２００Ｖの逆阻止型ＩＧＢＴでは、１．９μｍ程度の厚さのゲッタリング用ポリシリコン層が単結晶化する。そのため、本発明では耐圧６００Ｖ〜１２００Ｖ程度の逆阻止型ＩＧＢＴを製造するには、ｐ+型分離層の拡散処理およびＭＯＳゲート構造の形成プロセスの前に、ＦＺシリコン基板１０１の裏面１０２ａに厚さ２μｍ以上、望ましくは厚さ３μｍ程度のゲッタリング用ポリシリコン層を堆積する。このように十分な厚さのゲッタリング用ポリシリコン層があることにより、高温長時間の分離層形成後やフィールドリミッティングリング形成のための熱処理でもゲッタリング用ポリシリコン層は消失せず、ゲート酸化膜工程まで残存させることができる。ゲート酸化膜工程以前の熱処理工程では、ゲッタリング用ポリシリコン層に重金属不純物や結晶欠陥がゲッタリングされるため、良質なゲート酸化膜を形成することができ、高い良品率や安定した信頼性を有する逆阻止型ＩＧＢＴを製造することができる。
【００４０】
以上説明したように、本発明によれば、逆阻止型ＩＧＢＴの逆耐圧の高温逆漏れ電流を低減すると共に、結晶欠陥の少ない良質なゲート酸化膜を形成することができ、信頼性の高いゲート酸化膜を得ることができる。
【００４１】
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、逆阻止型ＩＧＢＴの製造方法について説明したが、本発明は、ｐ型分離層のない従来のＩＧＢＴなど他の半導体装置に適用することも特に問題はない。また、上述した実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
【産業上の利用可能性】
【００４２】
以上のように、本発明にかかる半導体装置の製造方法は、コンバータやインバータなどの電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置、特に、双方向の耐圧特性を有する逆阻止ＭＯＳ型半導体装置に有用である。
【符号の説明】
【００４３】
１０１  ＦＺシリコン基板
１０２ａ  ＦＺシリコン基板の裏面
１０２ｂ  ＦＺシリコン基板のおもて面
１０３  ポリシリコン層
１０４  初期酸化膜
１０５  開口部
１０６  ｐ+型分離層
１０７  ゲート酸化膜
１０８  多結晶シリコン膜（ゲート電極）
１１０  ｐベース層
１１１  ｎ+エミッタ層
１１２  ｐ+コンタクト層
１１３  エミッタ金属電極
１１４  研削面
１１５  ｐ型コレクタ層
１１６  コレクタ電極
１１７  中心線
【手続補正書】
【提出日】平成27年5月11日(2015.5.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
対向する第１主面および第２主面を有する第１導電型半導体基板に、前記第１主面から前記第２主面に到達する深さの第２導電型分離層を備えることにより、順耐圧および逆耐圧を有する逆阻止型の半導体装置の製造方法であって、
前記第１導電型半導体基板の前記第２主面にゲッタリング用ポリシリコン層を形成する第１工程と、
前記第１主面側の中央部に配置される活性部を取り巻く外周に、前記第１主面から前記第２主面に到達する深さの前記第２導電型分離層を形成する第２工程と、
前記活性部において前記第１導電型半導体基板の前記第１主面に、絶縁ゲート構造を含むおもて面半導体領域を形成する第３工程と、
所定の耐圧によって決まる前記第１導電型半導体基板の厚さになるまで前記第１導電型半導体基板の前記第２主面を削って薄くする第４工程と、
を含み、
前記第１工程は、
化学気相成長装置のボートに前記第１導電型半導体基板を搭載する搭載工程と、
前記搭載工程後、化学気相成長法により、前記第１導電型半導体基板の前記第２主面に前記ゲッタリング用ポリシリコン層を１．５μｍ以下の厚さ分だけ形成する成膜工程と、
前記成膜工程後、前記ボートから前記第１導電型半導体基板を取り外す取り外し工程と、を有し、
前記搭載工程、前記成膜工程および前記取り外し工程を１セットとする工程を繰り返して前記ゲッタリング用ポリシリコン層を積層していき、前記ゲッタリング用ポリシリコン層の厚さを、３μｍ以上にすることを特徴とする半導体装置の製造方法。
【請求項２】
前記第３工程では、前記活性部の前記おもて面半導体領域とともに、前記第１導電型半導体基板の前記第１主面に、前記活性部と前記第２導電型分離層との間の耐圧構造部を構成するおもて面半導体領域を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【国際調査報告】
2014030450.tif 000022
2014030450.tif 000023
2014030450.tif 000024
2014030450.tif 000025