(57)【要約】  半導体チップ（１００）の裏面の凹部（１０３）を囲むように配置される略矩形環状のリブ（１０１）に、空気抜き用の溝（１０５）を形成する。溝（１０５）は、リブ（１０１）の各辺または各コーナーにリブ（１０１）の内周から外周に横断するような形状とする。また、溝（１０５）の深さは、チップ裏面の凹部（１０３）と同じ深さもしくはこれよりも浅くする。これにより、半導体チップ（１００）の裏面に凹部（１０３）を設けて当該凹部（１０３）の外周にリブ（１０１）を備える半導体装置を、凹部（１０３）に設けられたドレイン電極に対してボイド不良を生じさせることなく確実にベース基板にはんだ付けすることができる。
2013172140.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板のおもて面に設けられた、前記半導体基板の厚さ方向に電流を流すための素子構造と、
前記素子構造に対向する前記半導体基板の裏面に設けられた凹部と、
前記凹部の外周に設けられ当該凹部の側壁をなす、前記半導体基板の前記凹部が形成された部分の厚さよりも厚さが厚いリブと、
前記リブに設けられた、当該リブの内周から外周に当該リブを横断する複数の溝と、
を備えることを特徴とする半導体装置。
【請求項２】
前記リブは、少なくとも１組の対向する辺を有し、
前記リブの対向する辺の一方の辺に設けられた前記溝の横断方向と、他方の辺に設けられた前記溝の横断方向とが同一直線上にないことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記溝の深さは、前記凹部の深さより浅いことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記溝の深さは、前記凹部と同じ深さであることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記半導体基板の外周形状は長方形であることを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記リブの外周形状は、前記半導体基板の外周形状と同じく、少なくとも２組の対向する辺を有する多角形状であり、
前記溝は、前記リブの各辺、または、前記リブの内周の各コーナーおよび外周のコーナーのいずれか一方を含む部分に設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記溝は、前記リブの各辺の一方の端部側に配置されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記半導体基板のおもて面の外周部は、ポリイミド系樹脂により被覆されていることを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記半導体基板の前記素子構造の形成された部分の厚さは、５μｍ以上３０μｍ以下であることを特徴とする請求項１〜８のいずれか一つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型トランジスタや縦型ダイオード等のように半導体基板の厚さ方向に電流を流す半導体装置に関する。
【背景技術】
【０００２】
従来、半導体装置には、半導体基板の一方の主面側において当該主面に平行な方向に電流を流す横型素子と、半導体基板の厚さ方向に電流を流す縦型素子とがある。このうち縦型素子では、動作時のオン抵抗を低減させて導通損失を小さくするために、所望の耐圧が保持可能な範囲で半導体基板の厚さを薄くすることが効果的である。一般的には、半導体基板の厚さが厚い状態でおもて面側に素子構造を形成した後、半導体基板の裏面を研削・研磨加工することで薄い半導体基板（半導体チップ）を作製（製造）することができる。しかしながら、半導体基板の厚さを薄くすることによって半導体基板の機械的強度が不足し、半導体チップの作製途中で半導体基板が割れてしまうことがある。【０００３】
そこで、下記特許文献１には、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）とバイポーラトランジスタとを内蔵した半導体装置において、ＭＯＳＦＥＴ領域のチップ裏面に凹部を設け、凹部の底面にドレイン電極を設けることで、半導体チップ全体の機械的強度を維持しつつ局所的に半導体チップの厚さを薄くしてオン抵抗を低減させる技術が開示されている。【０００４】
下記特許文献１では、半導体材料としてシリコン（Ｓｉ）が用いられているが、近年では炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）が用いられ始めている。この理由は、ＳｉＣやＧａＮはＳｉよりもバンドギャップが広く、臨界電界強度がＳｉの１０倍高いからである。このため、ＳｉＣチップやＧａＮチップの厚さは、Ｓｉチップの厚さの１０分の１程度まで薄くすることができる。【０００５】
例えば、設計耐圧が６００Ｖ〜１２００ＶであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）の場合、Ｓｉチップでは７０μｍ〜１８０μｍの厚みが必要であるが、ＳｉＣチップでは２０μｍもしくはそれ以下の厚みでよい。しかしながら、このような厚さの薄い半導体チップは機械的強度が弱いため、そのまま取り扱うことは困難である。【０００６】
この対策として、下記特許文献２〜４のように、ＳｉＣチップにおいてもチップ裏面に凹部を設けることで厚さを局所的に薄くしてオン抵抗を低減する試みが行われている。例えば下記特許文献２では、ＳｉＣを用いた縦型ＭＯＳＦＥＴにおいて、下記特許文献１と同様にチップ裏面に凹部を設け、凹部底面にドレイン電極を設けることで、オン抵抗を低減する技術を開示している。【０００７】
しかしながら、下記特許文献２では、凹部を設けた部分以外の部分におけるＳｉＣチップの厚さが４００μｍであるのに対して、凹部を設けた部分におけるＳｉＣチップの厚さは２００μｍと厚く、ＳｉＣ固有の特長を生かしきれてはいない。この理由は、オン抵抗低減のためにさらに凹部の深さを深くして凹部を設けた部分におけるＳｉＣチップの厚さを薄くしようとした場合、ＳｉＣチップの機械的強度が低下して、プロセスの流動が困難になる虞があるためである。【０００８】
また、下記特許文献３では、ＳｉＣチップのおもて面側におもて面素子構造を備え、当該おもて面素子構造と対向するチップ裏面に複数の凹部を有し、かつ当該凹部の底面を取り囲み、凹部の側壁をなす網目状の支持体（以下、リブとする）を有する半導体装置が開示されている。この例では、リブの平面配置を網目状とすることでプロセス中にＳｉＣチップが割れることを防ぎつつ、１つのおもて面素子構造と対向するチップ裏面に設けられた複数の凹部によりオン抵抗の低減を実現している。【０００９】
また、下記特許文献４においても下記特許文献２，３と同様に、ＳｉＣチップのおもて面側に形成されたおもて面素子構造と対向する裏面を凹部とすることで、ＳｉＣチップの機械的強度の維持とオン抵抗の低減とを両立させている。この例では、チップ裏面側の凹部に埋め込んだ裏面金属電極がＳｉＣチップの機械的強度の維持に寄与している。従来の半導体チップの裏面構造について、図１３を参照して説明する。図１３は、従来の半導体チップの裏面構造を示す説明図である。図１３（ａ）は半導体チップ１００の裏面構造を裏面側から示す斜視図であり、図１３（ｂ）は図１３（ａ）のＣ−Ｃ’線における断面図であり、図１３（ｃ）は図１３（ａ）のＤ−Ｄ’線における断面図である。【００１０】
図１３において、半導体チップ１００の裏面外周部には、半導体チップ１００の外周から所定幅を厚く残したリブ１０１が設けられている。ここで、リブ１０１を設けて半導体チップ１００の機械的強度を保つためには、リブ１０１の厚さｘは３０μｍ以上、望ましくは５０μｍ以上あるとよい。一方、おもて面素子構造１０２を設けたチップ中央部の厚さｙは設計耐圧から２０μｍ以下でよい。このため、半導体チップ１００の裏面側の凹部１０３において、リブ１０１を設けたチップ外周部とおもて面素子構造１０２を設けたチップ中央部との段差ｚは３０μｍ以上となる。【００１１】
通常、裏面金属電極の膜厚は数μｍ程度で電気的には十分な効果が得られる。このため、裏面金属電極は、凹部の内壁に沿って形成され、凹部をトレースした形状となる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平９−１０２６０４号公報
【特許文献２】特開２００３−３０３９６６号公報
【特許文献３】特開２００６−１５６６５８号公報
【特許文献４】特開２００７−２４３０８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述した図１３の半導体チップ１００は、ウェハプロセスでは問題は生じないが、半導体チップ１００をセラミックなどのベース基板にはんだ付けにより実装するときに、凹部１０３へのはんだの充填量が凹部１０３の体積に対して不足していたり、過剰である場合に、凹部１０３内部にボイドが発生するという問題がある。この例について図１４を用いて説明する。図１４は、図１３の半導体チップの実装後の状態を示す断面図である。図１４（ａ），１４（ｂ）には凹部１０３に充填したはんだ２００が不足した場合を示し、図１４（ｃ）には凹部１０３に充填したはんだ２００が過剰である場合を示す。【００１４】
図１４の（ａ），１４（ｂ）において、半導体チップ１００の裏面は、はんだ２００を介してベース基板３００の図示省略した銅（Ｃｕ）パターン上に接合されている。凹部１０３へのはんだ２００の充填量が凹部１０３の体積に対して不足する場合、はんだ２００が溶融状態から固化した段階で凹部１０３の底面とはんだ２００との間にボイド２１０が発生したり、凹部１０３の底面角部とはんだ２００との間にボイド２２０が発生する。このようなボイド２１０，２２０は空気と同等の性質であり、ボイド２１０，２２０の周囲のはんだ２００や半導体チップ１００よりも熱伝導率が極めて低い。これにより、ボイド２１０，２２０が半導体チップ１００からはんだ２００への熱伝導を阻害するため、通電動作時の発熱によりチップ１００に設計条件以上の熱がこもり、素子破壊を招く虞がある。【００１５】
一方、図１４（ｃ）のように、はんだ２００の充填量が凹部１０３の体積に対して過剰となる場合、はんだ２００は溶融状態から固化する段階で半導体チップ１００の外周から外側へはみ出してしまう。リブ１０１の厚さｘは５０μｍと薄いため、半導体チップ１００の外周から外側へはみ出したはんだ２００はさらに半導体チップ１００の厚さ分をチップおもて面側へと濡れ上がり、半導体チップ１００のおもて面側にある金属電極（不図示）に達してしまうこと（はんだの濡れ上がり２３０）による不良となる。しかしながら、はんだ２００の充填量を凹部１０３の体積に合わせることもまた困難である。【００１６】
上記対策として、上記特許文献４のようにチップ裏面の凹部１０３を裏面金属電極によって埋め込んだ構成とすることも可能であるが、このようなチップ外周部とチップ中央部との数１０μｍもの段差を埋め込むような厚い金属膜を形成することはリードタイムの増加とコストアップとを招くため好ましくない。また、厚い金属膜の熱膨張により半導体チップ１００にクラックが生じる虞もある。【００１７】
本発明は上記事情に鑑みてなされたものであり、上述した従来技術による問題点を解消するため、おもて面素子構造に対向する裏面の凹部に設けられた電極に対して、ボイドによる不良やはんだの濡れ上がりによる不良を発生させることなく確実にはんだ付けすることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、次の特徴を有する。半導体基板のおもて面に、前記半導体基板の厚さ方向に電流を流すための素子構造が設けられている。前記素子構造に対向する前記半導体基板の裏面に凹部が設けられている。前記凹部の外周に、当該凹部の側壁をなすリブが設けられている。前記リブの厚さは、前記半導体基板の前記凹部が形成された部分の厚さよりも厚い。前記リブには当該リブの内周から外周に当該リブを横断するような複数の溝が設けられている。【００１９】
また、この発明にかかる半導体装置は、上述した発明において、前記リブは、少なくとも１組の対向する辺を有し、前記リブの対向する辺の一方の辺に設けられた前記溝の横断方向と、他方の辺に設けられた前記溝の横断方向とが同一直線上にないことが好ましい。【００２０】
また、この発明にかかる半導体装置は、上述した発明において、前記溝の深さは、前記凹部の深さより浅いことが好ましい。【００２１】
また、この発明にかかる半導体装置は、上述した発明において、前記溝の深さは、前記凹部と同じ深さであることが好ましい。【００２２】
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板の外周形状は長方形であることが好ましい。【００２３】
また、この発明にかかる半導体装置は、上述した発明において、前記リブの外周形状は、前記半導体基板の外周形状と同じく、少なくとも２組の対向する辺を有する多角形状であり、前記溝は、前記リブの各辺、または、前記リブの内周の各コーナーおよび外周のコーナーのいずれか一方を含む部分に設けられていることが好ましい。【００２４】
また、この発明にかかる半導体装置は、上述した発明において、前記溝は、前記リブの各辺の一方の端部側に配置されていることが好ましい。【００２５】
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板のおもて面の外周部は、ポリイミド系樹脂により被覆されていることが好ましい。【００２６】
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板の前記素子構造の形成された部分の厚さは、５μｍ以上３０μｍ以下であることが好ましい。【００２７】
このように、上述した発明によれば、半導体チップの裏面に形成されたリブに空気抜き用の溝を設けることで、はんだの溶融時にリブに設けた溝から凹部の空気が抜けるため、はんだが凹部全体にいきわたり、ボイドによる不良を回避することができる。このとき、対向するリブの溝の横断方向を同一直線上から外すことで、溝を設けたことによる半導体チップの機械的強度の低下を最低限にとどめることができる。
【発明の効果】
【００２８】
本発明にかかる半導体装置によれば、ボイドによる不良やはんだの濡れ上がりによる不良を発生させることなく、半導体チップを確実にはんだ付けすることができるという効果を奏する。
【図面の簡単な説明】
【００２９】
【図１】図１は、本発明の実施例１にかかる半導体装置の構造を示す説明図である。
【図２】図２は、半導体チップの１辺の長さＬに対するリブの溝の幅Ｗの割合と不良率との関係を示す特性図である。
【図３】図３は、本発明の実施例１にかかるＭＯＳＦＥＴの製造工程を模式的に示す断面図（その１）である。
【図４】図４は、本発明の実施例１にかかるＭＯＳＦＥＴの製造工程を模式的に示す断面図（その２）である。
【図５】図５は、本発明の実施例１にかかるＭＯＳＦＥＴの製造工程を模式的に示す断面図（その３）である。
【図６】図６は、本発明の実施例１にかかるＭＯＳＦＥＴの製造工程を模式的に示す断面図（その４）である。
【図７】図７は、本発明の実施例２にかかる半導体装置の構造を示す説明図である。
【図８】図８は、本発明の実施例３にかかる半導体装置の構造を示す説明図である。
【図９】図９は、本発明の実施例４にかかる半導体装置の構造を示す説明図である。
【図１０】図１０は、本発明の実施例５にかかる半導体装置の構造を示す説明図である。
【図１１】図１１は、本発明の実施例６にかかる半導体装置の構造を示す説明図である。
【図１２】図１２は、本発明の実施例７にかかる半導体装置の構造を示す説明図である。
【図１３】図１３は、従来の半導体チップの裏面構造を示す説明図である。
【図１４】図１４は、図１３の半導体チップの実装後の状態を示す断面図である。
【発明を実施するための形態】
【００３０】
以下に添付図面を参照して、本発明にかかる半導体装置の好適な実施の形態について、各実施例を例に詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施例の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本発明は、その要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
【００３１】
（実施例１）
図１は、本発明の実施例１にかかる半導体装置の構造を示す説明図である。図１（ａ）は断面図であり、図１（ｂ）は半導体チップを裏面からみた平面図である。また、図１（ｃ）は図１（ｂ）のＢ−Ｂ’線における断面図であり、図１（ｄ）は図１（ｂ）のＡ−Ａ’線における断面図である。実施例１では、炭化珪素（ＳｉＣ）からなるバルク基板（以下、バルクＳｉＣとする）上にＳｉＣエピタキシャル層を形成したＳｉＣ基板（半導体チップ）１００を用い、ＳｉＣエピタキシャル層側の面をチップおもて面としてチップおもて面にＭＯＳＦＥＴのおもて面素子構造１０２を形成した。バルクＳｉＣおよびＳｉＣエピタキシャル層はｎ型である。
【００３２】
具体的には、半導体チップ１００のおもて面側のＳｉＣエピタキシャル層には、後述する実施例１にかかる半導体装置の製造方法にしたがってｎ-型ドリフト層、ｐ+型ベース領域、ｐ型エピタキシャル領域、ｎ型Ｊ−ＦＥＴ領域、ｎ+型ソース領域、ｐ+型コンタクト領域、ゲート絶縁膜、ゲート電極、層間絶縁膜、およびソース電極を形成してなるＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）型のおもて面素子構造１０２を形成した。半導体チップ１００の裏面には、バルクＳｉＣを加工しておもて面素子構造１０２に対向した領域（チップおもて面のおもて面素子構造１０２が設けられた領域に対して反対側の領域）に凹部１０３を形成し、チップ外周から所定幅を厚く残した略矩形環状のリブ１０１を形成した。
【００３３】
リブ１０１の各辺には、それぞれ、各辺の内周側から外周側にリブ１０１を横断して貫通する溝１０５を形成している。また、チップ裏面にてリブ１０１の対向する辺にそれぞれ設けられる溝１０５は、溝１０５の横断する方向（リブ１０１の辺に直交する方向）で当該溝１０５同士が同一直線上にならないように、すなわち、溝１０５同士が対向する部分のないように配置されている。この理由は、リブ１０１の対向する辺に設けられた溝１０５同士が溝１０５の横断する方向で同一直線上に並ぶ場合、当該部分において応力のかかる方向が一致し、半導体チップ１００の機械的強度が低下して割れが生じる虞があるからである。
【００３４】
凹部１０３がｎ-型ドリフト層に達する場合、ドレイン電極との接触抵抗を減らすために、リブ１０１の形成後にリブ１０１の底部から凹部１０３の内壁にかけて後述するｎ+型コンタクト層を形成する。その後、ｎ+型コンタクト層の表面上に金属膜からなるドレイン電極が形成される。本実施例の素子は、リブ１０１により半導体チップ１００の機械的強度を保持しつつ、凹部１０３によっておもて面素子構造１０２が形成された部分における半導体チップ１００の厚さ（板厚）が薄くなるためオン抵抗を低くすることができる。
【００３５】
また、半導体チップ１００のおもて面側の外周部は外周保護層１０４としてポリイミド系樹脂で被覆され、ベース基板３００へのはんだ２００による実装において、チップおもて面へのはんだの濡れ上がりを防止している。実施例１において、半導体チップ１００の大きさ（チップサイズ）は１辺３ｍｍの正方形とし、チップ裏面側のリブ１０１は幅０．５ｍｍとした。溝１０５の位置は、リブ１０１のコーナー（角部）内側より０．３ｍｍ離れている。溝１０５の幅は０．３ｍｍとした。溝１０５の幅とは、当該溝１０５がリブ１０１の辺を内周から外周へ横断（貫通）する方向に直交する方向における溝１０５の内側の開口幅である。
【００３６】
実施例１ではリブ１０１の各辺に溝１０５を形成しているが、これはベース基板３００に半導体チップ１００を実装する際に半導体チップ１００を安定させる効果も有する。すなわち、半導体チップ１００の薄型化に伴い半導体チップ１００の重量は軽くなっており、はんだ２００の溶融時に、薄型化により軽くなった半導体チップ１００のベース基板３００に対する位置がずれる虞がある。具体的には、リブ１０１の各辺のうち少なくとも１つでも溝１０５を形成しない辺がある場合、溝１０５の位置に起因して溝１０５から凹部１０３の外側に流動するはんだ２００の流出量が異なる。このため、溝１０５から凹部１０３の外側に流動したはんだ２００の端部形状が半導体チップ１００に対して非対称となる。これによって、はんだ２００の流出量の少ない方向に半導体チップ１００が傾く、あるいはリブ１０１の溝１０５がない辺を起点として半導体チップ１００が回転したり、リブ１０１の溝１０５がない辺側へ半導体チップ１００が移動したりするという問題が発生する。これに対して、リブ１０１のすべての辺に溝１０５を形成した場合、溝１０５から凹部１０３の外側に流動するはんだ２００の流出量がほぼ等しいため、溝１０５から凹部１０３の外側に流動したはんだ２００の端部形状が半導体チップ１００に対して対称となる。したがって、はんだ２００上の半導体チップ１００は安定し、実装作業での上記問題が起きない。
【００３７】
また、溝１０５は設置する位置を半導体チップ１００の中心線からずらすことでリブ１０１の対向する辺に設けられた溝１０５同士が一直線上にならないようにしているが、この構造では、溝１０５から凹部１０３の外側にはんだ２００が排出される際に、排出されたはんだ２００によってリブ１０１のコーナー付近の側面がはんだ２００の排出方向と反対の第１方向に押され、半導体チップ１００が回転する虞がある。このような半導体チップ１００の回転は外部から機械的手段で抑制することも可能であるが、実施例１では、リブ１０１の外周側において溝１０５の幅をリブ１０１のコーナーに近い側に０．２ｍｍ広くして、内側から外側に向かって溝１０５の幅が広がるように、リブ１０１のコーナーに近い側の溝１０５の側壁を他方の側壁に対して傾斜させている。内側から外側に向かって溝１０５の幅を広げることにより、排出されたはんだ２００によってリブ１０１のコーナーが覆われるため、リブ１０１のコーナー付近の、はんだ２００による第１方向の力を受けている側面に直交する側面が当該第１方向と直交する第２方向に押され、半導体チップ１００の回転が抑制される。このように、半導体チップ１００に逆回り（溝１０５から凹部１０３の外側にはんだ２００が排出される際に生じる半導体チップ１００の回転方向と逆の方向への回転）の力が働くような対策を施している。
【００３８】
おもて面素子構造１０２が形成された部分における半導体チップ１００の厚さは５μｍ以上３０μｍ以下であることが好ましい。その理由は、次のとおりである。おもて面素子構造１０２が形成された部分における半導体チップ１００の厚さが５μｍを下回る場合、半導体チップ１００の機械的強度が低下してプロセス中に破壊に至る危険性が高くなるからである。一方、おもて面素子構造１０２が形成された部分における半導体チップ１００の厚さが３０μｍより厚い場合、オン抵抗が上昇して所望の素子性能が得られないからである。
【００３９】
また、リブ１０１を形成するチップ外周部における半導体チップ１００の厚さは５０μｍ以上１００μｍ以下であることが好ましい。その理由は、次のとおりである。リブ１０１を形成するチップ外周部の半導体チップ１００の厚さが５０μｍを下回る場合、半導体チップ１００の機械的強度が低下してプロセス中に破壊に至る危険性が高くなるからである。一方、リブ１０１を形成するチップ外周部の半導体チップ１００の厚さが１００μｍより大きい場合、凹部１０３との段差が大きくなりすぎ、凹部１０３の形成プロセスのリードタイムの増加やコストアップを招くからである。
【００４０】
また、リブ１０１の幅は５０μｍ以上１０００μｍ以下であることが好ましい。その理由は、次のとおりである。リブ１０１の幅が５０μｍを下回る場合、半導体チップ１００の機械的強度が低下してプロセス中に破壊に至る危険性が高くなるからである。一方、リブ１０１の幅が１０００μｍより大きい場合、凹部１０３の面積が狭くなり、オン抵抗が上昇するからである。
【００４１】
また、リブ１０１の溝１０５の幅Ｗと半導体チップ１００の１辺の長さＬとの比Ｗ／Ｌは０．１以上０．３以下であることが好ましい（図２）。その理由は、次のとおりである。図２は、半導体チップの１辺の長さＬに対するリブの溝の幅Ｗの割合と不良率との関係を示す特性図である。図２に示すように、Ｗ／Ｌの値が０．１を下回る場合、はんだ２００の流動性が悪くなり、ボイドによる不良が発生するからである。一方、Ｗ／Ｌの値が０．３より大きい場合、半導体チップ１００の機械的強度が低下し、プロセス中に半導体チップ１００が割れてしまうからである。
【００４２】
また、リブ１０１の溝１０５の深さは、チップ裏面の凹部１０３の深さに対して５０％以上１００％以下であることが好ましい。その理由は、次のとおりである。溝１０５の深さを凹部１０３の深さに対して１００％より大きくして凹部１０３の深さより深くする場合、半導体チップ１００の機械的強度が低下し、プロセス中に半導体チップ１００が割れてしまう虞があるからである。一方、溝１０５の深さを凹部１０３の深さに対して５０％より小さくする場合、溝１０５がはんだ付け時に空気抜きとしての機能を果たさなくなるからである。
【００４３】
図１（ａ）において、ベース基板３００にはんだ２００を介して半導体チップ１００を実装する。そして、処理炉内の雰囲気の温度を高めて加熱することにより、はんだ２００が溶融する。このとき、リブ１０１の溝１０５によって、溶融したはんだ２００がリブ１０１の内側から外側へ、または外側から内側へと流動するため、凹部１０３の内部にボイドを残すことなく最適な厚さではんだ２００を固化させることができる。これにより、半導体チップ１００の位置ずれを生じさせることなく半導体チップ１００の実装が完了する。
【００４４】
このように、半導体チップ１００の裏面のリブ１０１に空気抜き用の溝１０５を設けることで、凹部１０３のあるドレイン電極でもボイドによる不良を発生させることなく半導体チップ１００をモジュールに実装することができた。これにより、半導体チップ１００からの熱伝導も良好になり、半導体装置の寿命を向上させることが可能となる。さらに、チップ外周部を外周保護層１０４としてポリイミド系樹脂で被覆することで、はんだ２００がチップおもて面側へ濡れ上がってきたとしても、チップおもて面上に到達しない。これにより、はんだ２００の濡れ上がりによる不良を抑制することができた。
【００４５】
図３〜図６は、本発明の実施例１にかかるＭＯＳＦＥＴの製造工程を模式的に示す断面図である。以下に、実施例１にかかる半導体装置の製造工程について順に説明する。なお、この製造工程ではｎ型の基板を用い、ＳｉＣを主材料とする縦型ＭＯＳＦＥＴを作製（製造）した。はじめに、ｎ型基板１０として、直径１５０ｍｍ、厚さ３００μｍ、ｎ型でおもて面が（０００１）Ｓｉ面である４Ｈ−ＳｉＣ基板を準備する。次に、ｎ型基板１０のおもて面上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によりｎ-型ドリフト層１１をエピタキシャル成長させた（図３）。
【００４６】
ｎ-型ドリフト層１１となるＳｉＣ膜のエピタキシャル成長には、シリコン材料としてシラン（ＳｉＨ4）ガス、炭素材料としてプロパン（Ｃ3Ｈ8）ガスを用いている。また、ｎ-型ドリフト層１１となるＳｉＣ膜をｎ型化するためのドーパント材料としてアルシン（ＡｓＨ3）、およびスピチン（ＳｂＨ3）ガスを用い、ｎ-型ドリフト層１１の不純物濃度は１．８×１０16ｃｍ-3とした。このように、ｎ型基板１０上にｎ-型ドリフト層１１が積層されてなるＳｉＣエピタキシャル基板を形成した。このＳｉＣエピタキシャル基板において、ｎ-型ドリフト層１１側の面を基板おもて面とし、ｎ型基板１０側の面を基板裏面とした。
【００４７】
次に、ｎ-型ドリフト層１１の表面（基板おもて面）にフォトリソグラフィーを用いて所定のパターンのイオン注入用マスク（不図示）を形成した。次に、このイオン注入用マスクをマスクとして、アルミニウム（Ａｌ）イオンを基板温度６００℃でドーズ量１×１０16ｃｍ-2程度注入（高温イオン注入）した。そして、イオン注入用マスクを除去することで、活性領域４０においてｎ-型ドリフト層１１の基板おもて面側の表面層にｐ+型ベース領域１２を選択的に形成した。
【００４８】
次に、ドーパントガスとしてトリメチルインジウム（Ｉｎ（ＣＨ3）3）を用いて、不純物濃度が５×１０16ｃｍ-3のｐ型ＳｉＣ膜をｎ-型ドリフト層１１の表面全面にｐ+型ベース領域１２を覆うようにエピタキシャル成長させて、ｐ型エピタキシャル領域１３とした。この時点におけるＳｉＣエピタキシャル基板の厚さは、ｎ型基板１０の厚さ、ｎ-型ドリフト層１１の厚さおよびｐ型エピタキシャル領域１３の厚さの総厚となる。さらに、耐圧構造領域のｐ型エピタキシャル領域１３をドライエッチングで除去し、ｐ型エピタキシャル領域１３の内部に、フォトリソグラフィー工程、高温イオン注入工程を用いて、ｎ型Ｊ−ＦＥＴ領域１４、ｎ+型ソース領域１５、ｐ+型コンタクト領域１６を所定の領域に形成した（図４）。さらにＭＯＳＦＥＴ領域を取り囲むようにチップ外周に耐圧領域として、ｐ型ＪＴＥ領域を形成した(不図示)。ｎ型Ｊ−ＦＥＴ領域１４およびｐ+型コンタクト領域１６を形成するためのイオン注入は、加速エネルギーを４０ｋｅＶから４６０ｋｅＶまで変化させて深い領域までイオン種が到達するように行った。
【００４９】
次に、１７００℃の温度で２分間の急速熱処理工程を行いイオンを活性化させた。続いて、酸化雰囲気で熱処理することでシリコン部を熱酸化し、ｐ型エピタキシャル領域１３、ｎ型Ｊ−ＦＥＴ領域１４およびｎ+型ソース領域１５を覆うように、厚さ７０ｎｍのゲート絶縁膜１７を形成した。次に、ゲート絶縁膜１７上にゲート電極１８を形成して、おもて面素子構造のＭＯＳゲート部を形成した。ゲート電極１８は、ＣＶＤ法により形成した膜厚０．５μｍの高不純物濃度のポリシリコン膜であり、フォトリソグラフィー工程およびエッチング工程によって所望のパターンに加工している。
【００５０】
次に、ＣＶＤ法によって厚さ１μｍのＢＰＳＧ（Ｂｏｒｏ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）を層間絶縁膜１９として形成し、フォトリソグラフィー工程およびエッチング工程により所望のパターン形状とした。そして、ソース電極２０として、ニッケル（Ｎｉ）膜とチタン（Ｔｉ）膜との積層膜をｎ+型ソース領域１５およびｐ+型コンタクト領域１６の表面にオーミック接触するように形成した（図５）。
【００５１】
次に、基板おもて面側の最終保護膜（不図示）として膜厚１μｍの窒化珪素（ＳｉＮ）膜をＣＶＤ法により成膜し、最終保護膜を所定パターンにパターニングすることによりおもて面素子構造を完成させた。実施例１においては最終保護膜に窒化珪素膜を用いたが、最終保護膜は絶縁性を有していればよく、必ずしも窒化珪素膜を用いる必要はない。例えば、窒化珪素膜として、ポリイミドなどの有機材料膜や、二酸化珪素（ＳｉＯ2）膜、アモルファスカーボン膜なども使用可能である。
【００５２】
次に、おもて面素子構造を形成した基板おもて面側を支持基板（不図示）に貼り付けた後、ｎ型基板１０の裏面を研削してｎ型基板１０の厚さを５０μｍにまで減厚した。実施例１においては、研削前のｎ型基板１０の厚さが３００μｍであるため、裏面研削後に行う基板裏面側からのトレンチエッチング工程の所要時間を短縮するために裏面研削工程を行っている。したがって、研削前のｎ型基板１０の厚さが十分に薄い場合、例えば５０μｍに近い厚さの場合には、裏面研削工程を省略してもよい。
【００５３】
次に、ｎ型基板１０の研削した面にＮｉ膜を１μｍ程度の厚さで堆積し、フォトリソグラフィー工程およびエッチング工程により、素子中央部の凹部形成領域（おもて面素子構造に対向した領域）および素子外周部の溝形成領域のＮｉ膜を除去した。素子中央部とは後述するダイシングにより得られる半導体チップの中央部（活性領域４０）であり、素子外周部とは活性領域４０の周囲を囲む半導体チップの外周部（耐圧構造部３０）である。次に、このＮｉ膜の残部をエッチングマスクとして基板裏面側からトレンチエッチングを行い、ｎ型基板１０の素子中央部に凹部を形成することによって素子外周部をリブとして残し、かつ素子外周部の一部に溝を形成した。このとき、トレンチエッチングの深さをｎ-型ドリフト層１１に達する深さにすることで、トレンチ溝の底面にｎ-型ドリフト層１１が露出されるようにしている。このとき、おもて面素子構造が形成される素子中央部の厚さはおおよそ２０μｍであり、凹部におけるリブと素子中央部との段差はおおよそ３０μｍであった。
【００５４】
次に、Ｎｉ膜の残部および基板最表面の酸化膜を除去した後、凹部の内壁に砒素（Ａｓ）イオンを注入し、熱処理を行うことにより、凹部の内壁に沿ってｎ+型コンタクト層２１を形成した。その後、裏面電極であるドレイン電極２２として基板裏面へのＡｌ膜の成膜と熱処理とを行った。実施例１はＭＯＳＦＥＴ素子であるため、ドレイン電極２２は少なくともｎ+型コンタクト層２１の表面とｎ型基板１０の裏面とに形成されていればよく、半導体チップの側面には必ずしも設ける必要はない。次に、基板おもて面から支持基板を剥離し、ＭＯＳゲート部のある基板おもて面側の素子外周部に外周保護層２３としてポリイミド系樹脂を被覆することで、素子形成工程を完了させた（図６）。
【００５５】
その後、ＳｉＣエピタキシャル基板を１辺３ｍｍの正方形にダイシングし、所望のサイズの半導体チップを得た。さらに、セラミック層（絶縁層）に銅パターンを貼り付けたベース基板上に錫（Ｓｎ）−アンチモン（Ｓｂ）系材料からなるはんだペレットを乗せ、その上に切り分けた半導体チップを乗せて３００℃に加熱することで、半導体チップの裏面電極とベース基板とをはんだ付けによって導通接続する。さらに、半導体チップのおもて面側にはワイヤーボンディングにより配線を接続して、樹脂封止または樹脂ケースに収納して実施例１にかかる半導体装置を作製した（不図示）。
【００５６】
このようにして作製した実施例１にかかる半導体装置について、凹部の内壁とはんだとの界面の接合状況を検査した。その結果、凹部の内部（例えば凹部の内壁とはんだとの界面）にボイドは見られず、また外観検査からもはんだの濡れ上がりは見られなかった。
【００５７】
（実施例２）
実施例２は、実施例１からチップ裏面のリブの溝形状を変更した実施例である。図７は、本発明の実施例２にかかる半導体装置の構造を示す説明図である。図７（ａ）は半導体チップを裏面からみた平面図である。また、図７（ｂ）は図７（ａ）のＢ−Ｂ’線における断面図であり、図７（ｃ）は図７（ａ）のＡ−Ａ’線における断面図である。実施例２では、半導体チップの回転を抑えるための溝１０５の形状として、リブ１０１の内周側において溝１０５の幅をリブ１０１のコーナーから遠い側に広くして、内側から外側に向かって溝１０５の幅が狭まるように、リブ１０１のコーナーから遠い側の溝１０５の側壁を他方の側壁に対して傾斜させている。はんだペレット上にのせたチップは、加熱によりはんだが流動することで、チップ裏面凹部の余剰なはんだが、リブ及び溝部を超えて外側に移動、回転する。通常は治具等でチップの移動を制限するが、チップと治具の間には隙間があるため、チップは回転方向に位置ずれを生じる。これに対して内側から外側に向かって溝１０５の幅を狭めることにより、半導体チップの回転を抑制する対策を施している。
【００５８】
（実施例３）
実施例３は、実施例１からチップ裏面の凹部の平面形状を変更した実施例である。図８は、本発明の実施例３にかかる半導体装置の構造を示す説明図である。図８（ａ）は半導体チップを裏面からみた平面図であり、図８（ｂ）は図８（ａ）のＡ−Ａ’線における断面図である。実施例３においては、凹部１０３の内部にボイドが発生しにくいように、チップ裏面の凹部１０３の平面形状を円形とした。この例では半導体チップの回転を抑える対策を溝１０５に施していないが、実施例１，２のように溝１０５の形状を変更して半導体チップの回転を抑える対策を施してもよい。
【００５９】
（実施例４）
実施例４は、実施例１からチップ形状、チップ裏面の凹部の平面形状、およびリブの溝の配置を変更した実施例である。図９は、本発明の実施例４にかかる半導体装置の構造を示す説明図である。図９（ａ）は半導体チップを裏面からみた平面図であり、図９（ｂ）は図９（ａ）のＢ−Ｂ’線における断面図であり、図９（ｃ）は図９（ａ）のＡ−Ａ’線における断面図である。実施例４では、チップ形状を２．５ｍｍ×４ｍｍの長方形とし、リブ幅をチップ外周からすべて０．５ｍｍの同一幅とし、リブ１０１の各辺端部に幅０．３ｍｍの溝１０５を設けた。
【００６０】
溝１０５は、その側壁がリブ１０１の辺に直交する方向から所定角度で傾斜した状態となるように、リブ１０１の辺を内側から外側に横断して貫通する。溝１０５は、リブ１０１のコーナーに設けられていてもよい。このようにチップ形状を長方形とすることで、リブ１０１の各辺端部あるいは各コーナーに溝１０５を設けても対向する溝１０５は同一直線上から外れるため、半導体チップの機械的強度の低下を抑えつつ、ボイドが発生しにくい構造とすることができる。ここで、実施例４ではチップ外周部に接する溝１０５をコーナーから外している理由は、溝１０５をコーナーに設けた場合、溝１０５の側壁とリブ１０１の側面とのなす角度が鋭角になり、ダイシング工程においてリブ１０１のコーナーが欠けるなどのチッピング不良（不良品）が生じるからである。チップ外周部に接する溝１０５をコーナーから外すことにより、ダイシング工程においてチッピング不良を生じにくくする効果がある。
【００６１】
実施例２，３，４ともに、実施例１と同じ製造工程を用いて縦型ＭＯＳＦＥＴを作製し、凹部１０３の内壁とはんだとの界面の接合状況を評価した。その結果、いずれの場合も半導体チップをベース基板へ実装する際に、凹部１０３の内部にボイドは発見されず、また外観検査においてもはんだの濡れ上がりは発見されなかった。
【００６２】
ここで、いずれの実施例２，３，４ともに、はんだ溶融時においても半導体チップはほぼ回転せず安定していた。特に、チップ裏面の凹部形状を円形とした実施例３は、半導体チップの回転を抑える対策がされていないが、溝１０５がリブ１０１の辺の中央付近となっているため、半導体チップの回転する力が弱かったものと考えられる。また、リブ１０１の対向する辺に設けられた溝１０５同士を同一直線上からずらして配置しているために、半導体チップをベース基板にはんだ付けにより導通接続する際にも半導体チップが破損することなく、安定して半導体チップを実装することができた。
【００６３】
（実施例５）
実施例５は、実施例１からリブの溝の深さを変更した実施例である。図１０は、本発明の実施例５にかかる半導体装置の構造を示す説明図である。図１０（ａ）は半導体チップを裏面からみた平面図であり、図１０（ｂ）は図１０（ａ）のＢ−Ｂ’線における断面図であり、図１０（ｃ）は図１０（ａ）のＡ−Ａ’線における断面図である。実施例５では、実施例１〜４と異なり、空気抜きの溝１０５を裏面の凹部１０３よりも浅くして、凹部１０３との間に約１０μｍの段差を設けている。
【００６４】
このように溝１０５を浅くすることで当該部分の機械的強度が向上するため、リブ１０１の対向する辺に設けられた溝１０５同士を同一直線上からずらす必要がなくなり、より設計の自由度を確保することができるという効果がある。この実施例５では、半導体チップのコーナーの対角線上に直線状の溝１０５を形成している。ここで、リブ１０１の各コーナーに溝１０５を設ける場合、必ずしも各コーナーの中心と溝１０５の中心とをあわせる必要はなく、溝１０５の一部でもコーナーの中心にかかっていればよい。また、実施例５において、チップ形状を長方形としてリブ１０１の対向する辺に設けられた溝１０５を同一直線上から外し、半導体チップの機械的強度をさらに向上させることも可能である。
【００６５】
（実施例６）
実施例６は、実施例５からリブの溝の形状を変更した実施例である。実施例６は、溝の形状を変えた以外は、実施例５と同様な方法にて作製している。図１１は、本発明の実施例６にかかる半導体装置の構造を示す説明図である。図１１（ａ）は半導体チップを裏面からみた平面図であり、図１１（ｂ）は図１１（ａ）のＢ−Ｂ’線における断面図であり、図１１（ｃ）は図１１（ａ）のＡ−Ａ’線における断面図である。実施例６では、半導体チップの回転を抑えるための溝形状として、半導体チップのリブ１０１の各辺の一方のコーナーに近い側に溝１０５を設け、この溝１０５を内側から外側への方向が近いコーナー側に向くようにしている。
【００６６】
（実施例７）
実施例７は、実施例１からチップ形状を変更した実施例である。図１２は、本発明の実施例７にかかる半導体装置の構造を示す説明図である。図１２（ａ）は半導体チップを裏面からみた平面図であり、図１２（ｂ）は図１２（ａ）のＡ−Ａ’線における断面図である。実施例７では、半導体チップが六方晶構造のｃ軸を用いていることにあわせて、チップ形状を六角形とした。なお、この複雑な形状を加工するために、実施例７ではダイシング工程にドライエッチングを用いている。この構造を採用することにより、ウェハあたりの半導体チップの取れ数を減らすことなく、チップ裏面の凹部１０３の形状を円形に近づけることができるので、さらに凹部１０３の内部にボイドが発生しにくくなる。この例では半導体チップの回転を抑える対策を溝１０５に施していないが、実施例１，２のように溝１０５の形状を変更して半導体チップの回転を抑える対策を施してもよい。
【００６７】
実施例５，６，７についても、いずれの場合も半導体チップをベース基板へ実装したところ、凹部１０３の内部にボイドは発見されず、また外観検査においてもはんだの濡れ上がりは発見されなかった。
【００６８】
ここで、いずれの実施例５，６，７ともに、はんだ溶融時においても半導体チップはほぼ回転せず安定していた。特に、チップ裏面の凹部形状を六角形とした実施例７は、半導体チップの回転を抑える対策がされていないが、半導体チップの回転はほとんど発生しなかった。また、いずれの実施例５，６，７でも、半導体チップを破損することなく安定してベース基板に実装することができた。
【００６９】
以上、説明したように、本発明によれば、半導体チップの裏面に形成されたリブに空気抜き用の溝を設けることで、はんだの溶融時にリブに設けた溝から凹部の空気が抜けるため、はんだが凹部全体に行きわたり、ボイドによる不良を回避することができる。このとき、リブの対向する辺に設けられた溝同士を当該溝がリブを内側から外側へ横断する方向で同一直線上に配置しないことにより、リブに溝を設けたことによって生じる半導体チップの機械的強度の低下を最低限にとどめることができる。
【００７０】
以上において本発明では、縦型ＭＯＳＦＥＴを作製する場合を例に説明しているが、本発明はこれに限定されるものではなく、縦型トランジスタ全般、および縦型ダイオードといった縦型素子全般に適用可能である。また、本発明は、上述した各実施例に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、各実施例では、耐圧構造部に対向してリブを形成しているが、これに限ることはなく、耐圧構造部にまで凹部を広げてリブの幅を狭めても何ら差し支えない。また、製造プロセスもこの実施例に限定されるものではない。また、最終保護膜（不図示）をポリイミド膜として、最終保護膜に外周保護層の機能をもたせることも可能である。また、１素子内でリブを網目状構造として複数の凹部を持たせてもよいし、少なくとも１組の対向する辺を有する平面形状構造としてもよい。また、本実施例では半導体材料としてＳｉＣを用いているが、半導体材料としてＧａＮを用いた縦型素子でも同様の効果が得られることは明らかである。
【産業上の利用可能性】
【００７１】
以上のように、本発明にかかる半導体装置は、Ｓｉよりもバンドギャップが広い半導体材料を用いて形成される縦型半導体装置に有用である。
【符号の説明】
【００７２】
１０  ｎ型基板
１１  ｎ-型ドリフト層
１２  ｐ+型ベース領域
１３  ｐ型エピタキシャル領域
１４  ｎ型Ｊ−ＦＥＴ領域
１５  ｎ+型ソース領域
１６  ｐ+型コンタクト領域
１７  ゲート絶縁膜
１８  ゲート電極
１９  層間絶縁膜
２０  ソース電極
２１  ｎ+型コンタクト層
２２  ドレイン電極
２３，１０４  外周保護層
３０  耐圧構造部
４０  活性領域
１００  半導体チップ
１０１  支持体（リブ）
１０２  おもて面素子構造
１０３  凹部
１０５  溝
２００  はんだ
２１０，２２０  ボイド
２３０  はんだの濡れ上がり
３００  ベース基板
【図１】
2013172140.tif 000003
【図２】
2013172140.tif 000004
【図３】
2013172140.tif 000005
【図４】
2013172140.tif 000006
【図５】
2013172140.tif 000007
【図６】
2013172140.tif 000008
【図７】
2013172140.tif 000009
【図８】
2013172140.tif 000010
【図９】
2013172140.tif 000011
【図１０】
2013172140.tif 000012
【図１１】
2013172140.tif 000013
【図１２】
2013172140.tif 000014
【図１３】
2013172140.tif 000015
【図１４】
2013172140.tif 000016
【手続補正書】
【提出日】平成26年9月12日(2014.9.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型トランジスタや縦型ダイオード等のように半導体基板の厚さ方向に電流を流す半導体装置に関する。
【背景技術】
【０００２】
従来、半導体装置には、半導体基板の一方の主面側において当該主面に平行な方向に電流を流す横型素子と、半導体基板の厚さ方向に電流を流す縦型素子とがある。このうち縦型素子では、動作時のオン抵抗を低減させて導通損失を小さくするために、所望の耐圧が保持可能な範囲で半導体基板の厚さを薄くすることが効果的である。一般的には、半導体基板の厚さが厚い状態でおもて面側に素子構造を形成した後、半導体基板の裏面を研削・研磨加工することで薄い半導体基板（半導体チップ）を作製（製造）することができる。しかしながら、半導体基板の厚さを薄くすることによって半導体基板の機械的強度が不足し、半導体チップの作製途中で半導体基板が割れてしまうことがある。
【０００３】
そこで、下記特許文献１には、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）とバイポーラトランジスタとを内蔵した半導体装置において、ＭＯＳＦＥＴ領域のチップ裏面に凹部を設け、凹部の底面にドレイン電極を設けることで、半導体チップ全体の機械的強度を維持しつつ局所的に半導体チップの厚さを薄くしてオン抵抗を低減させる技術が開示されている。
【０００４】
下記特許文献１では、半導体材料としてシリコン（Ｓｉ）が用いられているが、近年では炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）が用いられ始めている。この理由は、ＳｉＣやＧａＮはＳｉよりもバンドギャップが広く、臨界電界強度がＳｉの１０倍高いからである。このため、ＳｉＣチップやＧａＮチップの厚さは、Ｓｉチップの厚さの１０分の１程度まで薄くすることができる。
【０００５】
例えば、設計耐圧が６００Ｖ〜１２００ＶであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）の場合、Ｓｉチップでは７０μｍ〜１８０μｍの厚みが必要であるが、ＳｉＣチップでは２０μｍもしくはそれ以下の厚みでよい。しかしながら、このような厚さの薄い半導体チップは機械的強度が弱いため、そのまま取り扱うことは困難である。
【０００６】
この対策として、下記特許文献２〜４のように、ＳｉＣチップにおいてもチップ裏面に凹部を設けることで厚さを局所的に薄くしてオン抵抗を低減する試みが行われている。例えば下記特許文献２では、ＳｉＣを用いた縦型ＭＯＳＦＥＴにおいて、下記特許文献１と同様にチップ裏面に凹部を設け、凹部底面にドレイン電極を設けることで、オン抵抗を低減する技術を開示している。
【０００７】
しかしながら、下記特許文献２では、凹部を設けた部分以外の部分におけるＳｉＣチップの厚さが４００μｍであるのに対して、凹部を設けた部分におけるＳｉＣチップの厚さは２００μｍと厚く、ＳｉＣ固有の特長を生かしきれてはいない。この理由は、オン抵抗低減のためにさらに凹部の深さを深くして凹部を設けた部分におけるＳｉＣチップの厚さを薄くしようとした場合、ＳｉＣチップの機械的強度が低下して、プロセスの流動が困難になる虞があるためである。
【０００８】
また、下記特許文献３では、ＳｉＣチップのおもて面側におもて面素子構造を備え、当該おもて面素子構造と対向するチップ裏面に複数の凹部を有し、かつ当該凹部の底面を取り囲み、凹部の側壁をなす網目状の支持体（以下、リブとする）を有する半導体装置が開示されている。この例では、リブの平面配置を網目状とすることでプロセス中にＳｉＣチップが割れることを防ぎつつ、１つのおもて面素子構造と対向するチップ裏面に設けられた複数の凹部によりオン抵抗の低減を実現している。
【０００９】
また、下記特許文献４においても下記特許文献２，３と同様に、ＳｉＣチップのおもて面側に形成されたおもて面素子構造と対向する裏面を凹部とすることで、ＳｉＣチップの機械的強度の維持とオン抵抗の低減とを両立させている。この例では、チップ裏面側の凹部に埋め込んだ裏面金属電極がＳｉＣチップの機械的強度の維持に寄与している。従来の半導体チップの裏面構造について、図１３を参照して説明する。図１３は、従来の半導体チップの裏面構造を示す説明図である。図１３（ａ）は半導体チップ１００の裏面構造を裏面側から示す斜視図であり、図１３（ｂ）は図１３（ａ）のＣ−Ｃ’線における断面図であり、図１３（ｃ）は図１３（ａ）のＤ−Ｄ’線における断面図である。
【００１０】
図１３において、半導体チップ１００の裏面外周部には、半導体チップ１００の外周から所定幅を厚く残したリブ１０１が設けられている。ここで、リブ１０１を設けて半導体チップ１００の機械的強度を保つためには、リブ１０１の厚さｘは３０μｍ以上、望ましくは５０μｍ以上あるとよい。一方、おもて面素子構造１０２を設けたチップ中央部の厚さｙは設計耐圧から２０μｍ以下でよい。このため、半導体チップ１００の裏面側の凹部１０３において、リブ１０１を設けたチップ外周部とおもて面素子構造１０２を設けたチップ中央部との段差ｚは３０μｍ以上となる。
【００１１】
通常、裏面金属電極の膜厚は数μｍ程度で電気的には十分な効果が得られる。このため、裏面金属電極は、凹部の内壁に沿って形成され、凹部をトレースした形状となる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平９−１０２６０４号公報
【特許文献２】特開２００３−３０３９６６号公報
【特許文献３】特開２００６−１５６６５８号公報
【特許文献４】特開２００７−２４３０８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述した図１３の半導体チップ１００は、ウェハプロセスでは問題は生じないが、半導体チップ１００をセラミックなどのベース基板にはんだ付けにより実装するときに、凹部１０３へのはんだの充填量が凹部１０３の体積に対して不足していたり、過剰である場合に、凹部１０３内部にボイドが発生するという問題がある。この例について図１４を用いて説明する。図１４は、図１３の半導体チップの実装後の状態を示す断面図である。図１４（ａ），１４（ｂ）には凹部１０３に充填したはんだ２００が不足した場合を示し、図１４（ｃ）には凹部１０３に充填したはんだ２００が過剰である場合を示す。
【００１４】
図１４（ａ），１４（ｂ）において、半導体チップ１００の裏面は、はんだ２００を介してベース基板３００の図示省略した銅（Ｃｕ）パターン上に接合されている。凹部１０３へのはんだ２００の充填量が凹部１０３の体積に対して不足する場合、はんだ２００が溶融状態から固化した段階で凹部１０３の底面とはんだ２００との間にボイド２１０が発生したり、凹部１０３の底面角部とはんだ２００との間にボイド２２０が発生する。このようなボイド２１０，２２０は空気と同等の性質であり、ボイド２１０，２２０の周囲のはんだ２００や半導体チップ１００よりも熱伝導率が極めて低い。これにより、ボイド２１０，２２０が半導体チップ１００からはんだ２００への熱伝導を阻害するため、通電動作時の発熱によりチップ１００に設計条件以上の熱がこもり、素子破壊を招く虞がある。
【００１５】
一方、図１４（ｃ）のように、はんだ２００の充填量が凹部１０３の体積に対して過剰となる場合、はんだ２００は溶融状態から固化する段階で半導体チップ１００の外周から外側へはみ出してしまう。リブ１０１の厚さｘは５０μｍと薄いため、半導体チップ１００の外周から外側へはみ出したはんだ２００はさらに半導体チップ１００の厚さ分をチップおもて面側へと濡れ上がり、半導体チップ１００のおもて面側にある金属電極（不図示）に達してしまうこと（はんだの濡れ上がり２３０）による不良となる。しかしながら、はんだ２００の充填量を凹部１０３の体積に合わせることもまた困難である。
【００１６】
上記対策として、上記特許文献４のようにチップ裏面の凹部１０３を裏面金属電極によって埋め込んだ構成とすることも可能であるが、このようなチップ外周部とチップ中央部との数１０μｍもの段差を埋め込むような厚い金属膜を形成することはリードタイムの増加とコストアップとを招くため好ましくない。また、厚い金属膜の熱膨張により半導体チップ１００にクラックが生じる虞もある。
【００１７】
本発明は上記事情に鑑みてなされたものであり、上述した従来技術による問題点を解消するため、おもて面素子構造に対向する裏面の凹部に設けられた電極に対して、ボイドによる不良やはんだの濡れ上がりによる不良を発生させることなく確実にはんだ付けすることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、次の特徴を有する。半導体基板のおもて面に、前記半導体基板の厚さ方向に電流を流すための素子構造が設けられている。前記素子構造に対向する前記半導体基板の裏面に凹部が設けられている。前記凹部の外周に、当該凹部の側壁をなすリブが設けられている。前記リブの厚さは、前記半導体基板の前記凹部が形成された部分の厚さよりも厚い。前記リブには当該リブの内周から外周に当該リブを横断するような複数の溝が設けられている。
【００１９】
また、この発明にかかる半導体装置は、上述した発明において、前記リブは、少なくとも１組の対向する辺を有し、前記リブの対向する辺の一方の辺に設けられた前記溝の横断方向と、他方の辺に設けられた前記溝の横断方向とが同一直線上にないことが好ましい。
【００２０】
また、この発明にかかる半導体装置は、上述した発明において、前記溝の深さは、前記凹部の深さより浅いことが好ましい。
【００２１】
また、この発明にかかる半導体装置は、上述した発明において、前記溝の深さは、前記凹部と同じ深さであることが好ましい。
【００２２】
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板の外周形状は長方形であることが好ましい。
【００２３】
また、この発明にかかる半導体装置は、上述した発明において、前記リブの外周形状は、前記半導体基板の外周形状と同じく、少なくとも２組の対向する辺を有する多角形状であり、前記溝は、前記リブの各辺、または、前記リブの内周の各コーナーおよび外周のコーナーのいずれか一方を含む部分に設けられていることが好ましい。
【００２４】
また、この発明にかかる半導体装置は、上述した発明において、前記溝は、前記リブの各辺の一方の端部側に配置されていることが好ましい。
【００２５】
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板のおもて面の外周部は、ポリイミド系樹脂により被覆されていることが好ましい。
【００２６】
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板の前記素子構造の形成された部分の厚さは、５μｍ以上３０μｍ以下であることが好ましい。
【００２７】
このように、上述した発明によれば、半導体チップの裏面に形成されたリブに空気抜き用の溝を設けることで、はんだの溶融時にリブに設けた溝から凹部の空気が抜けるため、はんだが凹部全体にいきわたり、ボイドによる不良を回避することができる。このとき、対向するリブの溝の横断方向を同一直線上から外すことで、溝を設けたことによる半導体チップの機械的強度の低下を最低限にとどめることができる。
【発明の効果】
【００２８】
本発明にかかる半導体装置によれば、ボイドによる不良やはんだの濡れ上がりによる不良を発生させることなく、半導体チップを確実にはんだ付けすることができるという効果を奏する。
【図面の簡単な説明】
【００２９】
【図１】図１は、本発明の実施例１にかかる半導体装置の構造を示す説明図である。
【図２】図２は、半導体チップの１辺の長さＬに対するリブの溝の幅Ｗの割合と不良率との関係を示す特性図である。
【図３】図３は、本発明の実施例１にかかるＭＯＳＦＥＴの製造工程を模式的に示す断面図（その１）である。
【図４】図４は、本発明の実施例１にかかるＭＯＳＦＥＴの製造工程を模式的に示す断面図（その２）である。
【図５】図５は、本発明の実施例１にかかるＭＯＳＦＥＴの製造工程を模式的に示す断面図（その３）である。
【図６】図６は、本発明の実施例１にかかるＭＯＳＦＥＴの製造工程を模式的に示す断面図（その４）である。
【図７】図７は、本発明の実施例２にかかる半導体装置の構造を示す説明図である。
【図８】図８は、本発明の実施例３にかかる半導体装置の構造を示す説明図である。
【図９】図９は、本発明の実施例４にかかる半導体装置の構造を示す説明図である。
【図１０】図１０は、本発明の実施例５にかかる半導体装置の構造を示す説明図である。
【図１１】図１１は、本発明の実施例６にかかる半導体装置の構造を示す説明図である。
【図１２】図１２は、本発明の実施例７にかかる半導体装置の構造を示す説明図である。
【図１３】図１３は、従来の半導体チップの裏面構造を示す説明図である。
【図１４】図１４は、図１３の半導体チップの実装後の状態を示す断面図である。
【発明を実施するための形態】
【００３０】
以下に添付図面を参照して、本発明にかかる半導体装置の好適な実施の形態について、各実施例を例に詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施例の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本発明は、その要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
【００３１】
（実施例１）
図１は、本発明の実施例１にかかる半導体装置の構造を示す説明図である。図１（ａ）は断面図であり、図１（ｂ）は半導体チップを裏面からみた平面図である。また、図１（ｃ）は図１（ｂ）のＢ−Ｂ’線における断面図であり、図１（ｄ）は図１（ｂ）のＡ−Ａ’線における断面図である。実施例１では、炭化珪素（ＳｉＣ）からなるバルク基板（以下、バルクＳｉＣとする）上にＳｉＣエピタキシャル層を形成したＳｉＣ基板（半導体チップ）１００を用い、ＳｉＣエピタキシャル層側の面をチップおもて面としてチップおもて面にＭＯＳＦＥＴのおもて面素子構造１０２を形成した。バルクＳｉＣおよびＳｉＣエピタキシャル層はｎ型である。
【００３２】
具体的には、半導体チップ１００のおもて面側のＳｉＣエピタキシャル層には、後述する実施例１にかかる半導体装置の製造方法にしたがってｎ-型ドリフト層、ｐ+型ベース領域、ｐ型エピタキシャル領域、ｎ型Ｊ−ＦＥＴ領域、ｎ+型ソース領域、ｐ+型コンタクト領域、ゲート絶縁膜、ゲート電極、層間絶縁膜、およびソース電極を形成してなるＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）型のおもて面素子構造１０２を形成した。半導体チップ１００の裏面には、バルクＳｉＣを加工しておもて面素子構造１０２に対向した領域（チップおもて面のおもて面素子構造１０２が設けられた領域に対して反対側の領域）に凹部１０３を形成し、チップ外周から所定幅を厚く残した略矩形環状のリブ１０１を形成した。
【００３３】
リブ１０１の各辺には、それぞれ、各辺の内周側から外周側にリブ１０１を横断して貫通する溝１０５を形成している。また、チップ裏面にてリブ１０１の対向する辺にそれぞれ設けられる溝１０５は、溝１０５の横断する方向（リブ１０１の辺に直交する方向）で当該溝１０５同士が同一直線上にならないように、すなわち、溝１０５同士が対向する部分のないように配置されている。この理由は、リブ１０１の対向する辺に設けられた溝１０５同士が溝１０５の横断する方向で同一直線上に並ぶ場合、当該部分において応力のかかる方向が一致し、半導体チップ１００の機械的強度が低下して割れが生じる虞があるからである。
【００３４】
凹部１０３がｎ-型ドリフト層に達する場合、ドレイン電極との接触抵抗を減らすために、リブ１０１の形成後にリブ１０１の底部から凹部１０３の内壁にかけて後述するｎ+型コンタクト層を形成する。その後、ｎ+型コンタクト層の表面上に金属膜からなるドレイン電極が形成される。本実施例の素子は、リブ１０１により半導体チップ１００の機械的強度を保持しつつ、凹部１０３によっておもて面素子構造１０２が形成された部分における半導体チップ１００の厚さ（板厚）が薄くなるためオン抵抗を低くすることができる。
【００３５】
また、半導体チップ１００のおもて面側の外周部は外周保護層１０４としてポリイミド系樹脂で被覆され、ベース基板３００へのはんだ２００による実装において、チップおもて面へのはんだの濡れ上がりを防止している。実施例１において、半導体チップ１００の大きさ（チップサイズ）は１辺３ｍｍの正方形とし、チップ裏面側のリブ１０１は幅０．５ｍｍとした。溝１０５の位置は、リブ１０１のコーナー（角部）内側より０．３ｍｍ離れている。溝１０５の幅は０．３ｍｍとした。溝１０５の幅とは、当該溝１０５がリブ１０１の辺を内周から外周へ横断（貫通）する方向に直交する方向における溝１０５の内側の開口幅である。
【００３６】
実施例１ではリブ１０１の各辺に溝１０５を形成しているが、これはベース基板３００に半導体チップ１００を実装する際に半導体チップ１００を安定させる効果も有する。すなわち、半導体チップ１００の薄型化に伴い半導体チップ１００の重量は軽くなっており、はんだ２００の溶融時に、薄型化により軽くなった半導体チップ１００のベース基板３００に対する位置がずれる虞がある。具体的には、リブ１０１の各辺のうち少なくとも１つでも溝１０５を形成しない辺がある場合、溝１０５の位置に起因して溝１０５から凹部１０３の外側に流動するはんだ２００の流出量が異なる。このため、溝１０５から凹部１０３の外側に流動したはんだ２００の端部形状が半導体チップ１００に対して非対称となる。これによって、はんだ２００の流出量の少ない方向に半導体チップ１００が傾く、あるいはリブ１０１の溝１０５がない辺を起点として半導体チップ１００が回転したり、リブ１０１の溝１０５がない辺側へ半導体チップ１００が移動したりするという問題が発生する。これに対して、リブ１０１のすべての辺に溝１０５を形成した場合、溝１０５から凹部１０３の外側に流動するはんだ２００の流出量がほぼ等しいため、溝１０５から凹部１０３の外側に流動したはんだ２００の端部形状が半導体チップ１００に対して対称となる。したがって、はんだ２００上の半導体チップ１００は安定し、実装作業での上記問題が起きない。
【００３７】
また、溝１０５は設置する位置を半導体チップ１００の中心線からずらすことでリブ１０１の対向する辺に設けられた溝１０５同士が一直線上にならないようにしているが、この構造では、溝１０５から凹部１０３の外側にはんだ２００が排出される際に、排出されたはんだ２００によってリブ１０１のコーナー付近の側面がはんだ２００の排出方向と反対の第１方向に押され、半導体チップ１００が回転する虞がある。このような半導体チップ１００の回転は外部から機械的手段で抑制することも可能であるが、実施例１では、リブ１０１の外周側において溝１０５の幅をリブ１０１のコーナーに近い側に０．２ｍｍ広くして、内側から外側に向かって溝１０５の幅が広がるように、リブ１０１のコーナーに近い側の溝１０５の側壁を他方の側壁に対して傾斜させている。内側から外側に向かって溝１０５の幅を広げることにより、排出されたはんだ２００によってリブ１０１のコーナーが覆われるため、リブ１０１のコーナー付近の、はんだ２００による第１方向の力を受けている側面に直交する側面が当該第１方向と直交する第２方向に押され、半導体チップ１００の回転が抑制される。このように、半導体チップ１００に逆回り（溝１０５から凹部１０３の外側にはんだ２００が排出される際に生じる半導体チップ１００の回転方向と逆の方向への回転）の力が働くような対策を施している。
【００３８】
おもて面素子構造１０２が形成された部分における半導体チップ１００の厚さは５μｍ以上３０μｍ以下であることが好ましい。その理由は、次のとおりである。おもて面素子構造１０２が形成された部分における半導体チップ１００の厚さが５μｍを下回る場合、半導体チップ１００の機械的強度が低下してプロセス中に破壊に至る危険性が高くなるからである。一方、おもて面素子構造１０２が形成された部分における半導体チップ１００の厚さが３０μｍより厚い場合、オン抵抗が上昇して所望の素子性能が得られないからである。
【００３９】
また、リブ１０１を形成するチップ外周部における半導体チップ１００の厚さは５０μｍ以上１００μｍ以下であることが好ましい。その理由は、次のとおりである。リブ１０１を形成するチップ外周部の半導体チップ１００の厚さが５０μｍを下回る場合、半導体チップ１００の機械的強度が低下してプロセス中に破壊に至る危険性が高くなるからである。一方、リブ１０１を形成するチップ外周部の半導体チップ１００の厚さが１００μｍより大きい場合、凹部１０３との段差が大きくなりすぎ、凹部１０３の形成プロセスのリードタイムの増加やコストアップを招くからである。
【００４０】
また、リブ１０１の幅は５０μｍ以上１０００μｍ以下であることが好ましい。その理由は、次のとおりである。リブ１０１の幅が５０μｍを下回る場合、半導体チップ１００の機械的強度が低下してプロセス中に破壊に至る危険性が高くなるからである。一方、リブ１０１の幅が１０００μｍより大きい場合、凹部１０３の面積が狭くなり、オン抵抗が上昇するからである。
【００４１】
また、リブ１０１の溝１０５の幅Ｗと半導体チップ１００の１辺の長さＬとの比Ｗ／Ｌは０．１以上０．３以下であることが好ましい（図２）。その理由は、次のとおりである。図２は、半導体チップの１辺の長さＬに対するリブの溝の幅Ｗの割合と不良率との関係を示す特性図である。図２に示すように、Ｗ／Ｌの値が０．１を下回る場合、はんだ２００の流動性が悪くなり、ボイドによる不良が発生するからである。一方、Ｗ／Ｌの値が０．３より大きい場合、半導体チップ１００の機械的強度が低下し、プロセス中に半導体チップ１００が割れてしまうからである。
【００４２】
また、リブ１０１の溝１０５の深さは、チップ裏面の凹部１０３の深さに対して５０％以上１００％以下であることが好ましい。その理由は、次のとおりである。溝１０５の深さを凹部１０３の深さに対して１００％より大きくして凹部１０３の深さより深くする場合、半導体チップ１００の機械的強度が低下し、プロセス中に半導体チップ１００が割れてしまう虞があるからである。一方、溝１０５の深さを凹部１０３の深さに対して５０％より小さくする場合、溝１０５がはんだ付け時に空気抜きとしての機能を果たさなくなるからである。
【００４３】
図１（ａ）において、ベース基板３００にはんだ２００を介して半導体チップ１００を実装する。そして、処理炉内の雰囲気の温度を高めて加熱することにより、はんだ２００が溶融する。このとき、リブ１０１の溝１０５によって、溶融したはんだ２００がリブ１０１の内側から外側へ、または外側から内側へと流動するため、凹部１０３の内部にボイドを残すことなく最適な厚さではんだ２００を固化させることができる。これにより、半導体チップ１００の位置ずれを生じさせることなく半導体チップ１００の実装が完了する。
【００４４】
このように、半導体チップ１００の裏面のリブ１０１に空気抜き用の溝１０５を設けることで、凹部１０３のあるドレイン電極でもボイドによる不良を発生させることなく半導体チップ１００をモジュールに実装することができた。これにより、半導体チップ１００からの熱伝導も良好になり、半導体装置の寿命を向上させることが可能となる。さらに、チップ外周部を外周保護層１０４としてポリイミド系樹脂で被覆することで、はんだ２００がチップおもて面側へ濡れ上がってきたとしても、チップおもて面上に到達しない。これにより、はんだ２００の濡れ上がりによる不良を抑制することができた。
【００４５】
図３〜図６は、本発明の実施例１にかかるＭＯＳＦＥＴの製造工程を模式的に示す断面図である。以下に、実施例１にかかる半導体装置の製造工程について順に説明する。なお、この製造工程ではｎ型の基板を用い、ＳｉＣを主材料とする縦型ＭＯＳＦＥＴを作製（製造）した。はじめに、ｎ型基板１０として、直径１５０ｍｍ、厚さ３００μｍ、ｎ型でおもて面が（０００１）Ｓｉ面である４Ｈ−ＳｉＣ基板を準備する。次に、ｎ型基板１０のおもて面上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によりｎ-型ドリフト層１１をエピタキシャル成長させた（図３）。
【００４６】
ｎ-型ドリフト層１１となるＳｉＣ膜のエピタキシャル成長には、シリコン材料としてシラン（ＳｉＨ4）ガス、炭素材料としてプロパン（Ｃ3Ｈ8）ガスを用いている。また、ｎ-型ドリフト層１１の不純物濃度は１．８×１０16ｃｍ-3とした。このように、ｎ型基板１０上にｎ-型ドリフト層１１が積層されてなるＳｉＣエピタキシャル基板を形成した。このＳｉＣエピタキシャル基板において、ｎ-型ドリフト層１１側の面を基板おもて面とし、ｎ型基板１０側の面を基板裏面とした。
【００４７】
次に、ｎ-型ドリフト層１１の表面（基板おもて面）にフォトリソグラフィーを用いて所定のパターンのイオン注入用マスク（不図示）を形成した。次に、このイオン注入用マスクをマスクとして、アルミニウム（Ａｌ）イオンを基板温度６００℃でドーズ量１×１０16ｃｍ-2程度注入（高温イオン注入）した。そして、イオン注入用マスクを除去することで、活性領域４０においてｎ-型ドリフト層１１の基板おもて面側の表面層にｐ+型ベース領域１２を選択的に形成した。
【００４８】
次に、不純物濃度が５×１０16ｃｍ-3のｐ型ＳｉＣ膜をｎ-型ドリフト層１１の表面全面にｐ+型ベース領域１２を覆うようにエピタキシャル成長させて、ｐ型エピタキシャル領域１３とした。この時点におけるＳｉＣエピタキシャル基板の厚さは、ｎ型基板１０の厚さ、ｎ-型ドリフト層１１の厚さおよびｐ型エピタキシャル領域１３の厚さの総厚となる。さらに、耐圧構造領域のｐ型エピタキシャル領域１３をドライエッチングで除去し、ｐ型エピタキシャル領域１３の内部に、フォトリソグラフィー工程、高温イオン注入工程を用いて、ｎ型Ｊ−ＦＥＴ領域１４、ｎ+型ソース領域１５、ｐ+型コンタクト領域１６を所定の領域に形成した（図４）。さらにＭＯＳＦＥＴ領域を取り囲むようにチップ外周に耐圧領域として、ｐ型ＪＴＥ領域を形成した(不図示)。ｎ型Ｊ−ＦＥＴ領域１４およびｐ+型コンタクト領域１６を形成するためのイオン注入は、加速エネルギーを４０ｋｅＶから４６０ｋｅＶまで変化させて深い領域までイオン種が到達するように行った。
【００４９】
次に、１７００℃の温度で２分間の急速熱処理工程を行いイオンを活性化させた。続いて、酸化雰囲気で熱処理することでシリコン部を熱酸化し、ｐ型エピタキシャル領域１３、ｎ型Ｊ−ＦＥＴ領域１４およびｎ+型ソース領域１５を覆うように、厚さ７０ｎｍのゲート絶縁膜１７を形成した。次に、ゲート絶縁膜１７上にゲート電極１８を形成して、おもて面素子構造のＭＯＳゲート部を形成した。ゲート電極１８は、ＣＶＤ法により形成した膜厚０．５μｍの高不純物濃度のポリシリコン膜であり、フォトリソグラフィー工程およびエッチング工程によって所望のパターンに加工している。
【００５０】
次に、ＣＶＤ法によって厚さ１μｍのＢＰＳＧ（Ｂｏｒｏ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）を層間絶縁膜１９として形成し、フォトリソグラフィー工程およびエッチング工程により所望のパターン形状とした。そして、ソース電極２０として、ニッケル（Ｎｉ）膜とチタン（Ｔｉ）膜との積層膜をｎ+型ソース領域１５およびｐ+型コンタクト領域１６の表面にオーミック接触するように形成した（図５）。
【００５１】
次に、基板おもて面側の保護膜（不図示）として膜厚１μｍの窒化珪素（ＳｉＮ）膜をＣＶＤ法により成膜し、保護膜を所定パターンにパターニングすることによりおもて面素子構造を完成させた。実施例１においては保護膜に窒化珪素膜を用いたが、保護膜は絶縁性を有していればよく、必ずしも窒化珪素膜を用いる必要はない。例えば、窒化珪素膜として、ポリイミドなどの有機材料膜や、二酸化珪素（ＳｉＯ2）膜、アモルファスカーボン膜なども使用可能である。
【００５２】
次に、おもて面素子構造を形成した基板おもて面側を支持基板（不図示）に貼り付けた後、ｎ型基板１０の裏面を研削してｎ型基板１０の厚さを５０μｍにまで減厚した。実施例１においては、研削前のｎ型基板１０の厚さが３００μｍであるため、裏面研削後に行う基板裏面側からのトレンチエッチング工程の所要時間を短縮するために裏面研削工程を行っている。したがって、研削前のｎ型基板１０の厚さが十分に薄い場合、例えば５０μｍに近い厚さの場合には、裏面研削工程を省略してもよい。
【００５３】
次に、ｎ型基板１０の研削した面にＮｉ膜を１μｍ程度の厚さで堆積し、フォトリソグラフィー工程およびエッチング工程により、素子中央部の凹部形成領域（おもて面素子構造に対向した領域）および素子外周部の溝形成領域のＮｉ膜を除去した。素子中央部とは後述するダイシングにより得られる半導体チップの中央部（活性領域４０）であり、素子外周部とは活性領域４０の周囲を囲む半導体チップの外周部（耐圧構造部３０）である。次に、このＮｉ膜の残部をエッチングマスクとして基板裏面側からトレンチエッチングを行い、ｎ型基板１０の素子中央部に凹部を形成することによって素子外周部をリブとして残し、かつ素子外周部の一部に溝を形成した。このとき、トレンチエッチングの深さをｎ-型ドリフト層１１に達する深さにすることで、トレンチ溝の底面にｎ-型ドリフト層１１が露出されるようにしている。このとき、おもて面素子構造が形成される素子中央部の厚さはおおよそ２０μｍであり、凹部におけるリブと素子中央部との段差はおおよそ３０μｍであった。
【００５４】
次に、Ｎｉ膜の残部および基板最表面の酸化膜を除去した後、凹部の内壁にイオンを注入し、熱処理を行うことにより、凹部の内壁に沿ってｎ+型コンタクト層２１を形成した。その後、裏面電極であるドレイン電極２２として基板裏面へのＡｌ膜の成膜と熱処理とを行った。実施例１はＭＯＳＦＥＴ素子であるため、ドレイン電極２２は少なくともｎ+型コンタクト層２１の表面とｎ型基板１０の裏面とに形成されていればよく、半導体チップの側面には必ずしも設ける必要はない。次に、基板おもて面から支持基板を剥離し、ＭＯＳゲート部のある基板おもて面側の素子外周部に外周保護層２３としてポリイミド系樹脂を被覆することで、素子形成工程を完了させた（図６）。
【００５５】
その後、ＳｉＣエピタキシャル基板を１辺３ｍｍの正方形にダイシングし、所望のサイズの半導体チップを得た。さらに、セラミック層（絶縁層）に銅パターンを貼り付けたベース基板上に錫（Ｓｎ）−アンチモン（Ｓｂ）系材料からなるはんだペレットを乗せ、その上に切り分けた半導体チップを乗せて３００℃に加熱することで、半導体チップの裏面電極とベース基板とをはんだ付けによって導通接続する。さらに、半導体チップのおもて面側にはワイヤーボンディングにより配線を接続して、樹脂封止または樹脂ケースに収納して実施例１にかかる半導体装置を作製した（不図示）。
【００５６】
このようにして作製した実施例１にかかる半導体装置について、凹部の内壁とはんだとの界面の接合状況を検査した。その結果、凹部の内部（例えば凹部の内壁とはんだとの界面）にボイドは見られず、また外観検査からもはんだの濡れ上がりは見られなかった。
【００５７】
（実施例２）
実施例２は、実施例１からチップ裏面のリブの溝形状を変更した実施例である。図７は、本発明の実施例２にかかる半導体装置の構造を示す説明図である。図７（ａ）は半導体チップを裏面からみた平面図である。また、図７（ｂ）は図７（ａ）のＢ−Ｂ’線における断面図であり、図７（ｃ）は図７（ａ）のＡ−Ａ’線における断面図である。実施例２では、半導体チップの回転を抑えるための溝１０５の形状として、リブ１０１の内周側において溝１０５の幅をリブ１０１のコーナーから遠い側に広くして、内側から外側に向かって溝１０５の幅が狭まるように、リブ１０１のコーナーから遠い側の溝１０５の側壁を他方の側壁に対して傾斜させている。はんだペレット上にのせたチップは、加熱によりはんだが流動することで、チップ裏面凹部の余剰なはんだが、リブ及び溝部を超えて外側に移動、回転する。通常は治具等でチップの移動を制限するが、チップと治具の間には隙間があるため、チップは回転方向に位置ずれを生じる。これに対して内側から外側に向かって溝１０５の幅を狭めることにより、半導体チップの回転を抑制する対策を施している。
【００５８】
（実施例３）
実施例３は、実施例１からチップ裏面の凹部の平面形状を変更した実施例である。図８は、本発明の実施例３にかかる半導体装置の構造を示す説明図である。図８（ａ）は半導体チップを裏面からみた平面図であり、図８（ｂ）は図８（ａ）のＡ−Ａ’線における断面図である。実施例３においては、凹部１０３の内部にボイドが発生しにくいように、チップ裏面の凹部１０３の平面形状を円形とした。この例では半導体チップの回転を抑える対策を溝１０５に施していないが、実施例１，２のように溝１０５の形状を変更して半導体チップの回転を抑える対策を施してもよい。
【００５９】
（実施例４）
実施例４は、実施例１からチップ形状、チップ裏面の凹部の平面形状、およびリブの溝の配置を変更した実施例である。図９は、本発明の実施例４にかかる半導体装置の構造を示す説明図である。図９（ａ）は半導体チップを裏面からみた平面図であり、図９（ｂ）は図９（ａ）のＢ−Ｂ’線における断面図であり、図９（ｃ）は図９（ａ）のＡ−Ａ’線における断面図である。実施例４では、チップ形状を２．５ｍｍ×４ｍｍの長方形とし、リブ幅をチップ外周からすべて０．５ｍｍの同一幅とし、リブ１０１の各辺端部に幅０．３ｍｍの溝１０５を設けた。
【００６０】
溝１０５は、その側壁がリブ１０１の辺に直交する方向から所定角度で傾斜した状態となるように、リブ１０１の辺を内側から外側に横断して貫通する。溝１０５は、リブ１０１のコーナーに設けられていてもよい。このようにチップ形状を長方形とすることで、リブ１０１の各辺端部あるいは各コーナーに溝１０５を設けても対向する溝１０５は同一直線上から外れるため、半導体チップの機械的強度の低下を抑えつつ、ボイドが発生しにくい構造とすることができる。ここで、実施例４ではチップ外周部に接する溝１０５をコーナーから外している理由は、溝１０５をコーナーに設けた場合、溝１０５の側壁とリブ１０１の側面とのなす角度が鋭角になり、ダイシング工程においてリブ１０１のコーナーが欠けるなどのチッピング不良（不良品）が生じるからである。チップ外周部に接する溝１０５をコーナーから外すことにより、ダイシング工程においてチッピング不良を生じにくくする効果がある。
【００６１】
実施例２，３，４ともに、実施例１と同じ製造工程を用いて縦型ＭＯＳＦＥＴを作製し、凹部１０３の内壁とはんだとの界面の接合状況を評価した。その結果、いずれの場合も半導体チップをベース基板へ実装する際に、凹部１０３の内部にボイドは発見されず、また外観検査においてもはんだの濡れ上がりは発見されなかった。
【００６２】
ここで、いずれの実施例２，３，４ともに、はんだ溶融時においても半導体チップはほぼ回転せず安定していた。特に、チップ裏面の凹部形状を円形とした実施例３は、半導体チップの回転を抑える対策がされていないが、溝１０５がリブ１０１の辺の中央付近となっているため、半導体チップの回転する力が弱かったものと考えられる。また、リブ１０１の対向する辺に設けられた溝１０５同士を同一直線上からずらして配置しているために、半導体チップをベース基板にはんだ付けにより導通接続する際にも半導体チップが破損することなく、安定して半導体チップを実装することができた。
【００６３】
（実施例５）
実施例５は、実施例１からリブの溝の深さを変更した実施例である。図１０は、本発明の実施例５にかかる半導体装置の構造を示す説明図である。図１０（ａ）は半導体チップを裏面からみた平面図であり、図１０（ｂ）は図１０（ａ）のＢ−Ｂ’線における断面図であり、図１０（ｃ）は図１０（ａ）のＡ−Ａ’線における断面図である。実施例５では、実施例１〜４と異なり、空気抜きの溝１０５を裏面の凹部１０３よりも浅くして、凹部１０３との間に約１０μｍの段差を設けている。
【００６４】
このように溝１０５を浅くすることで当該部分の機械的強度が向上するため、リブ１０１の対向する辺に設けられた溝１０５同士を同一直線上からずらす必要がなくなり、より設計の自由度を確保することができるという効果がある。この実施例５では、半導体チップのコーナーの対角線上に直線状の溝１０５を形成している。ここで、リブ１０１の各コーナーに溝１０５を設ける場合、必ずしも各コーナーの中心と溝１０５の中心とをあわせる必要はなく、溝１０５の一部でもコーナーの中心にかかっていればよい。また、実施例５において、チップ形状を長方形としてリブ１０１の対向する辺に設けられた溝１０５を同一直線上から外し、半導体チップの機械的強度をさらに向上させることも可能である。
【００６５】
（実施例６）
実施例６は、実施例５からリブの溝の形状を変更した実施例である。実施例６は、溝の形状を変えた以外は、実施例５と同様な方法にて作製している。図１１は、本発明の実施例６にかかる半導体装置の構造を示す説明図である。図１１（ａ）は半導体チップを裏面からみた平面図であり、図１１（ｂ）は図１１（ａ）のＢ−Ｂ’線における断面図であり、図１１（ｃ）は図１１（ａ）のＡ−Ａ’線における断面図である。実施例６では、半導体チップの回転を抑えるための溝形状として、半導体チップのリブ１０１の各辺の一方のコーナーに近い側に溝１０５を設け、この溝１０５を内側から外側への方向が近いコーナー側に向くようにしている。
【００６６】
（実施例７）
実施例７は、実施例１からチップ形状を変更した実施例である。図１２は、本発明の実施例７にかかる半導体装置の構造を示す説明図である。図１２（ａ）は半導体チップを裏面からみた平面図であり、図１２（ｂ）は図１２（ａ）のＡ−Ａ’線における断面図である。実施例７では、半導体チップが六方晶構造のｃ軸を用いていることにあわせて、チップ形状を六角形とした。なお、この複雑な形状を加工するために、実施例７ではダイシング工程にドライエッチングを用いている。この構造を採用することにより、ウェハあたりの半導体チップの取れ数を減らすことなく、チップ裏面の凹部１０３の形状を円形に近づけることができるので、さらに凹部１０３の内部にボイドが発生しにくくなる。この例では半導体チップの回転を抑える対策を溝１０５に施していないが、実施例１，２のように溝１０５の形状を変更して半導体チップの回転を抑える対策を施してもよい。
【００６７】
実施例５，６，７についても、いずれの場合も半導体チップをベース基板へ実装したところ、凹部１０３の内部にボイドは発見されず、また外観検査においてもはんだの濡れ上がりは発見されなかった。
【００６８】
ここで、いずれの実施例５，６，７ともに、はんだ溶融時においても半導体チップはほぼ回転せず安定していた。特に、チップ裏面の凹部形状を六角形とした実施例７は、半導体チップの回転を抑える対策がされていないが、半導体チップの回転はほとんど発生しなかった。また、いずれの実施例５，６，７でも、半導体チップを破損することなく安定してベース基板に実装することができた。
【００６９】
以上、説明したように、本発明によれば、半導体チップの裏面に形成されたリブに空気抜き用の溝を設けることで、はんだの溶融時にリブに設けた溝から凹部の空気が抜けるため、はんだが凹部全体に行きわたり、ボイドによる不良を回避することができる。このとき、リブの対向する辺に設けられた溝同士を当該溝がリブを内側から外側へ横断する方向で同一直線上に配置しないことにより、リブに溝を設けたことによって生じる半導体チップの機械的強度の低下を最低限にとどめることができる。
【００７０】
以上において本発明では、縦型ＭＯＳＦＥＴを作製する場合を例に説明しているが、本発明はこれに限定されるものではなく、縦型トランジスタ全般、および縦型ダイオードといった縦型素子全般に適用可能である。また、本発明は、上述した各実施例に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、各実施例では、耐圧構造部に対向してリブを形成しているが、これに限ることはなく、耐圧構造部にまで凹部を広げてリブの幅を狭めても何ら差し支えない。また、製造プロセスもこの実施例に限定されるものではない。また、保護膜（不図示）をポリイミド膜として、保護膜に外周保護層の機能をもたせることも可能である。また、１素子内でリブを網目状構造として複数の凹部を持たせてもよいし、少なくとも１組の対向する辺を有する平面形状構造としてもよい。また、本実施例では半導体材料としてＳｉＣを用いているが、半導体材料としてＧａＮを用いた縦型素子でも同様の効果が得られることは明らかである。
【産業上の利用可能性】
【００７１】
以上のように、本発明にかかる半導体装置は、Ｓｉよりもバンドギャップが広い半導体材料を用いて形成される縦型半導体装置に有用である。
【符号の説明】
【００７２】
１０  ｎ型基板
１１  ｎ-型ドリフト層
１２  ｐ+型ベース領域
１３  ｐ型エピタキシャル領域
１４  ｎ型Ｊ−ＦＥＴ領域
１５  ｎ+型ソース領域
１６  ｐ+型コンタクト領域
１７  ゲート絶縁膜
１８  ゲート電極
１９  層間絶縁膜
２０  ソース電極
２１  ｎ+型コンタクト層
２２  ドレイン電極
２３，１０４  外周保護層
３０  耐圧構造部
４０  活性領域
１００  半導体チップ
１０１  支持体（リブ）
１０２  おもて面素子構造
１０３  凹部
１０５  溝
２００  はんだ
２１０，２２０  ボイド
２３０  はんだの濡れ上がり
３００  ベース基板
【手続補正書】
【提出日】平成27年6月1日(2015.6.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板のおもて面に設けられた、前記半導体基板の厚さ方向に電流を流すための素子構造と、
前記素子構造に対向する前記半導体基板の裏面に設けられた凹部と、
前記凹部の外周に設けられ当該凹部の側壁をなす、前記半導体基板の前記凹部が形成された部分の厚さよりも厚さが厚いリブと、
前記リブに設けられた、当該リブの内周から外周に当該リブを横断する複数の溝と、
を備え、
前記溝の対向する側壁のうち、前記リブのコーナーに近い側の側壁を他方の側壁に対して傾斜させ、前記溝の幅を前記リブの内周から外周に向うにしたがって広くしたことを特徴とする半導体装置。
【請求項２】
半導体基板のおもて面に設けられた、前記半導体基板の厚さ方向に電流を流すための素子構造と、
前記素子構造に対向する前記半導体基板の裏面に設けられた凹部と、
前記凹部の外周に設けられ当該凹部の側壁をなす、前記半導体基板の前記凹部が形成された部分の厚さよりも厚さが厚いリブと、
前記リブに設けられた、当該リブの内周から外周に当該リブを横断する複数の溝と、
を備え、
前記溝の対向する側壁のうち、前記リブのコーナーから遠い側の側壁を他方の側壁に対して傾斜させ、前記溝の幅を前記リブの内周から外周に向うにしたがって狭くしたことを特徴とする半導体装置。
【請求項３】
前記リブは、少なくとも１組の対向する辺を有し、
前記リブの対向する辺の一方の辺に設けられた前記溝の横断方向と、他方の辺に設けられた前記溝の横断方向とが同一直線上にないことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記溝の深さは、前記凹部の深さより浅いことを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記溝の深さは、前記凹部と同じ深さであることを特徴とする請求項３に記載の半導体装置。
【請求項６】
前記半導体基板の外周形状は長方形であることを特徴とする請求項３に記載の半導体装置。
【請求項７】
前記リブの外周形状は、前記半導体基板の外周形状と同じく、少なくとも２組の対向する辺を有する多角形状であり、
前記溝は、前記リブの各辺、または、前記リブの内周の各コーナーおよび外周のコーナーのいずれか一方を含む部分に設けられていることを特徴とする請求項１〜６のいずれか一つに記載の半導体装置。
【請求項８】
前記溝は、前記リブの各辺の一方の端部側に配置されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記半導体基板のおもて面の外周部は、ポリイミド系樹脂により被覆されていることを特徴とする請求項１〜８のいずれか一つに記載の半導体装置。
【請求項１０】
前記半導体基板の前記素子構造の形成された部分の厚さは、５μｍ以上３０μｍ以下であることを特徴とする請求項１〜９のいずれか一つに記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
上記課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、次の特徴を有する。半導体基板のおもて面に、前記半導体基板の厚さ方向に電流を流すための素子構造が設けられている。前記素子構造に対向する前記半導体基板の裏面に凹部が設けられている。前記凹部の外周に、当該凹部の側壁をなすリブが設けられている。前記リブの厚さは、前記半導体基板の前記凹部が形成された部分の厚さよりも厚い。前記リブには当該リブの内周から外周に当該リブを横断するような複数の溝が設けられている。そして、前記溝の対向する側壁のうち、前記リブのコーナーに近い側の側壁を他方の側壁に対して傾斜させ、前記溝の幅を前記リブの内周から外周に向うにしたがって広くした。または、前記溝の対向する側壁のうち、前記リブのコーナーから遠い側の側壁を他方の側壁に対して傾斜させ、前記溝の幅を前記リブの内周から外周に向うにしたがって狭くした。
【国際調査報告】
2013172140.tif 000017
2013172140.tif 000018