【手続補正書】
【提出日】平成27年5月7日(2015.5.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
それぞれに電子素子と前記電子素子を覆う蓋体とが配置される、第１の基板領域及び複数の第２の基板領域と、
前記第１の基板領域及び前記第１の基板領域の周囲にある複数の前記第２の基板領域のうちの一つに配置されている第１の配線と、
前記第１の基板領域及び前記第１の基板領域の周囲にある複数の前記第２の基板領域のうちの一つに配置されているとともに、前記第１の基板領域から複数の前記第２の基板領域のうちの一つを経由して前記第１の基板領域に戻る経路を有する第２の配線と、を有し、
前記第１の配線は、前記第１の基板領域に配置される前記電子素子及び前記第１の配線が配置されている前記第２の基板領域に配置される前記蓋体に電気的に接続され、
前記第２の配線は、前記第１の基板領域に配置される前記電子素子及び前記第１の基板領域に配置される前記蓋体に電気的に接続される、シート基板を準備する第１工程と、
前記第１の基板領域及び複数の前記第２の基板領域に前記電子素子と前記蓋体とを配置したのちに、前記第１の基板領域に配置した前記電子素子に対する信号の入出力を、前記第１の基板領域に配置した前記蓋体及び複数の前記第２の基板領域に配置した前記蓋体のうち前記第１の配線と接続している前記蓋体を介して行なう第２工程と、
前記シート基板を前記第１の基板領域と複数の前記第２の基板領域に沿って分割して前記第１の配線及び前記第２の配線を分断する第３工程と、を有することを特徴とする電子部品の製造方法。
【請求項２】
前記第２工程ののちに、前記電子素子に電気的に接続する第２の電子素子を前記第１の基板領域及び複数の前記第２の基板領域に配置することを特徴とする請求項１に記載の電子部品の製造方法。
【請求項３】
それぞれに電子素子と前記電子素子を覆う蓋体とが配置される、第１の基板領域及び複数の第２の基板領域と、
前記第１の基板領域及び前記第１の基板領域の周囲にある複数の前記第２の基板領域のうちの一つに配置されている第１の配線と、
前記第１の基板領域及び前記第１の基板領域の周囲にある複数の前記第２の基板領域のうちの一つに配置されているとともに、前記第１の基板領域から複数の前記第２の基板領域のうちの一つを経由して前記第１の基板領域に戻る経路を有する第２の配線と、を有し、
前記第１の配線は、前記第１の基板領域に配置される前記電子素子及び前記第１の配線が配置されている前記第２の基板領域に配置される前記蓋体に電気的に接続され、
前記第２の配線は、前記第１の基板領域に配置される前記電子素子及び前記第１の基板領域に配置される前記蓋体に電気的に接続される、シート基板に対して、
前記第１の基板領域及び複数の前記第２の基板領域に前記電子素子と前記蓋体を配置したのちに、前記第１の基板領域に配置した前記電子素子に対する信号の入出力を、前記第１の基板領域に配置した前記蓋体及び複数の前記第２の基板領域に配置した前記蓋体のうち前記第１の配線と接続している前記蓋体を介して行なうことを特徴とする電子部品の検査方法。
【請求項４】
それぞれに電子素子と前記電子素子を覆う蓋体が配置される、第１の基板領域及び複数の第２の基板領域と、
前記第１の基板領域及び前記第１の基板領域の周囲にある複数の前記第２の基板領域のうちの一つに配置されている第１の配線と、
前記第１の基板領域及び前記第１の基板領域の周囲にある複数の前記第２の基板領域のうちの一つに配置されているとともに、前記第１の基板領域から複数の前記第２の基板領域のうちの一つを経由して前記第１の基板領域に戻る経路を有する第２の配線と、を有し、
前記第１の配線は、前記第１の基板領域に配置される前記電子素子及び前記第１の配線が配置されている前記第２の基板領域に配置される前記蓋体に電気的に接続され、
前記第２の配線は、前記第１の基板領域に配置される前記電子素子及び前記第１の基板領域に配置される前記蓋体に電気的に接続されることを特徴とするシート基板。
【請求項５】
前記第１の配線と前記第１の基板領域の境界とが交わる領域と、前記第２の配線と前記第１の基板領域の境界とが交わる領域と、を結ぶ経路が、自身と交わらない一本の仮想線上に配置されていることを特徴とする請求項４に記載のシート基板。
【請求項６】
前記第１の配線と前記第１の基板領域の境界とが交わる領域と、前記第２の配線と前記第１の基板領域の境界とが交わる領域と、を結ぶ経路が周回する仮想線上に配置されていることを特徴とする請求項４に記載のシート基板。
【請求項７】
請求項４乃至６のいずれか１項に記載のシート基板の前記第１の基板領域及び複数の前記第２の基板領域に前記電子素子と前記蓋体とを配置し、前記シート基板を前記第１の基板領域及び複数の前記第２の基板領域に沿って個片化することを特徴とする電子部品。
【請求項８】
前記電子素子が圧電振動片であることを特徴とする請求項７に記載の電子部品。
【請求項９】
請求項７または８のいずれかに記載の電子部品を搭載したことを特徴とする電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
［第１の適用例］それぞれに電子素子と前記電子素子を覆う蓋体とが配置される、第１の基板領域及び複数の第２の基板領域と、
前記第１の基板領域及び前記第１の基板領域の周囲にある複数の前記第２の基板領域のうちの一つに配置されている第１の配線と、
前記第１の基板領域及び前記第１の基板領域の周囲にある複数の前記第２の基板領域のうちの一つに配置されているとともに、前記第１の基板領域から複数の前記第２の基板領域のうちの一つを経由して前記第１の基板領域に戻る経路を有する第２の配線と、を有し、
前記第１の配線は、前記第１の基板領域に配置される前記電子素子及び前記第１の配線が配置されている前記第２の基板領域に配置される前記蓋体に電気的に接続され、
前記第２の配線は、前記第１の基板領域に配置される前記電子素子及び前記第１の基板領域に配置される前記蓋体に電気的に接続される、シート基板を準備する第１工程と、
前記第１の基板領域及び複数の前記第２の基板領域に前記電子素子と前記蓋体とを配置したのちに、前記第１の基板領域に配置した前記電子素子に対する信号の入出力を、前記第１の基板領域に配置した前記蓋体及び複数の前記第２の基板領域に配置した前記蓋体のうち前記第１の配線と接続している前記蓋体を介して行なう第２工程と、
前記シート基板を前記第１の基板領域と複数の前記第２の基板領域に沿って分割して前記第１の配線及び前記第２の配線を分断する第３工程と、を有することを特徴とする電子部品の製造方法。
上記方法により、実装後の電子素子の入出力の検査において、検査用電極を新たに設けることなく電子部品の上面となる蓋体を検査用電極として代用することができる。そして、検査対象の電子素子の入出力の検査は、その電子素子が配置された第１の基板領域にある蓋体と、第１の基板領域の周囲にある第２の基板領域であって検査対象の電子素子に電気的に接続した第２の基板領域の蓋体と、を用いて行なうことができる。したがって、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子デバイスの製造方法となる。
［第２の適用例］前記第２工程ののちに、前記電子素子に電気的に接続する第２の電子素子を前記第１の基板領域及び複数の前記第２の基板領域に配置することを特徴とする請求項１に記載の電子部品の製造方法。
上記方法により、実装後の電子素子が良好に動作する基板領域のみに第２の電子素子を実装することができるので、第２の実装素子のロスを回避してコストを抑制することができる。
［第３の適用例］それぞれに電子素子と前記電子素子を覆う蓋体とが配置される、第１の基板領域及び複数の第２の基板領域と、
前記第１の基板領域及び前記第１の基板領域の周囲にある複数の前記第２の基板領域のうちの一つに配置されている第１の配線と、
前記第１の基板領域及び前記第１の基板領域の周囲にある複数の前記第２の基板領域のうちの一つに配置されているとともに、前記第１の基板領域から複数の前記第２の基板領域のうちの一つを経由して前記第１の基板領域に戻る経路を有する第２の配線と、を有し、
前記第１の配線は、前記第１の基板領域に配置される前記電子素子及び前記第１の配線が配置されている前記第２の基板領域に配置される前記蓋体に電気的に接続され、
前記第２の配線は、前記第１の基板領域に配置される前記電子素子及び前記第１の基板領域に配置される前記蓋体に電気的に接続される、シート基板に対して、
前記第１の基板領域及び複数の前記第２の基板領域に前記電子素子と前記蓋体を配置したのちに、前記第１の基板領域に配置した前記電子素子に対する信号の入出力を、前記第１の基板領域に配置した前記蓋体及び複数の前記第２の基板領域に配置した前記蓋体のうち前記第１の配線と接続している前記蓋体を介して行なうことを特徴とする電子部品の検査方法。
第１の適用例と同様の理由により、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子デバイスの検査方法となる。
［第４の適用例］それぞれに電子素子と前記電子素子を覆う蓋体が配置される、第１の基板領域及び複数の第２の基板領域と、
前記第１の基板領域及び前記第１の基板領域の周囲にある複数の前記第２の基板領域のうちの一つに配置されている第１の配線と、
前記第１の基板領域及び前記第１の基板領域の周囲にある複数の前記第２の基板領域のうちの一つに配置されているとともに、前記第１の基板領域から複数の前記第２の基板領域のうちの一つを経由して前記第１の基板領域に戻る経路を有する第２の配線と、を有し、
前記第１の配線は、前記第１の基板領域に配置される前記電子素子及び前記第１の配線が配置されている前記第２の基板領域に配置される前記蓋体に電気的に接続され、
前記第２の配線は、前記第１の基板領域に配置される前記電子素子及び前記第１の基板領域に配置される前記蓋体に電気的に接続されることを特徴とするシート基板。
第１の適用例と同様の理由により、検査用プローブが必要とする電子部品側の検査用の電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減したシート基板となる。
［第５の適用例］前記第１の配線と前記第１の基板領域の境界とが交わる領域と、前記第２の配線と前記第１の基板領域の境界とが交わる領域と、を結ぶ経路が、自身と交わらない一本の仮想線上に配置されていることを特徴とする第４の適用例に記載のシート基板。
上記構成により、前記経路の端部となる基板領域に配置された電子素子を除いた全ての電子素子の入出力検査を、その電子素子が配置された第１の基板領域の周囲にある第２の基板領域に配置された蓋体を介して行なうことができる。一方、前記経路の端部となる基板領域に配置された電子素子は、その基板領域に接続した基板片に配線を延出させて基板片に配置された検査用電極と電気的に接続するパターンと、基板片に配線を迂回させてもとの基板領域に戻しリッドに接続させるパターンを用いることにより入出力の検査を行なうことができる。
したがって、検査用電極の個数を抑制して、コストを抑制することができる。
［第６の適用例］前記第１の配線と前記第１の基板領域の境界とが交わる領域と、前記第２の配線と前記第１の基板領域の境界とが交わる領域と、を結ぶ経路が周回する仮想線上に配置されていることを特徴とする第４の適用例に記載のシート基板。
上記構成により、前記経路上に配置された電子素子の全ての入出力検査を、その電子素子が配置された第１の基板領域の周囲にある第２の基板領域に配置された蓋体を介して行なうことができる。したがって、第５の適用例で述べた基板片及び検査用電極は不要となるので、コストを抑制することができる。
［第７の適用例］第４の適用例乃至第６の適用例のいずれか１項に記載のシート基板の前記第１の基板領域及び複数の前記第２の基板領域に前記電子素子と前記蓋体とを配置し、前記シート基板を前記第１の基板領域及び複数の前記第２の基板領域に沿って個片化することを特徴とする電子部品。
第１の適用例と同様の理由により、検査用プローブが必要とする電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子部品となる。
［第８の適用例］前記電子素子が圧電振動片であることを特徴とする第７の適用例に記載の電子部品。
上記構成により、自ら発振する圧電デバイスを構築することができるとともに、第１の適用例と同様の理由により、検査用プローブが必要とする電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子部品となる。
［適用例９］第７の適用例または第８の適用例のいずれかに記載の電子部品を搭載したことを特徴とする電子機器。
第１の適用例と同様の理由により、検査用プローブが必要とする電極の接触面積を確保しつつ、シート基板における電子部品の取り分の減少を抑制し、且つシート基板の分割後の電子素子に対する寄生容量の発生を低減した電子機器となる。
［適用例１］複数の基板領域を有するとともに、各基板領域に電子素子と前記電子素子を覆う蓋体が配置されるシート基板に対し、第１の基板領域に配置された前記電子素子と、前記第１の基板領域の周囲にある第２の基板領域のうちの一つに配置された前記蓋体と、を前記第１の基板領域の境界を跨いで電気的に互いに接続する第１の配線と、前記第１の基板領域の境界を跨ぐとともに前記第２の基板領域のうちの一つを経由して前記第１の基板領域に戻る経路を有し、前記第１の基板領域に配置された前記電子素子及び前記蓋体、を電気的に互いに接続する第２の配線と、を配置する第１工程と、各基板領域に前記電子素子と前記蓋体を配置したのちに、前記第１の基板領域に配置された前記電子素子に対する信号の入出力を、前記第１の基板領域に配置した前記蓋体と、前記第２の基板領域に配置した前記蓋体を介して行なう第２工程と、前記シート基板を前記境界に沿って分割して前記第１の配線及び前記第２の配線を分断する第３工程と、を有することを特徴とする電子部品の製造方法。