【手続補正書】
【提出日】平成27年4月20日(2015.4.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置及び表示装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シフトレジスタを有し、
前記シフトレジスタは、フリップフロップを有し、
第１乃至第５のトランジスタと、容量素子と、を有し、
前記第１乃至第５のトランジスタは、Ｎチャネル型であり、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記容量素子の第１の電極と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、第４の配線と電気的に接続され、
前記容量素子の第２の電極は、前記第３の配線と電気的に接続されることを特徴とする半導体装置。
【請求項２】
シフトレジスタを有し、
前記シフトレジスタは、フリップフロップを有し、
第１乃至第５のトランジスタと、容量素子と、を有し、
前記第１乃至第５のトランジスタは、Ｎチャネル型であり、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記容量素子の第１の電極と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、第４の配線と電気的に接続され、
前記容量素子の第２の電極は、前記第３の配線と電気的に接続され、
前記第１のトランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）は、前記第２のトランジスタのＷ／Ｌよりも大きく、
前記第１のトランジスタのＷ／Ｌは、前記第３のトランジスタのＷ／Ｌよりも大きく、
前記第１のトランジスタのＷ／Ｌは、前記第４のトランジスタのＷ／Ｌよりも大きく、
前記第１のトランジスタのＷ／Ｌは、前記第５のトランジスタのＷ／Ｌよりも大きいことを特徴とする半導体装置。
【請求項３】
シフトレジスタを有し、
前記シフトレジスタは、フリップフロップを有し、
第１乃至第５のトランジスタと、容量素子と、を有し、
前記第１乃至第５のトランジスタは、Ｎチャネル型であり、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記容量素子の第１の電極と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、第４の配線と電気的に接続され、
前記容量素子の第２の電極は、前記第３の配線と電気的に接続され、
前記第２のトランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）は、前記第４のトランジスタのＷ／Ｌよりも大きいことを特徴とする半導体装置。
【請求項４】
画素部と、駆動回路と、を有し、
前記画素部及び前記駆動回路は、同じ基板に設けられ、
前記駆動回路は、フリップフロップを有し、
第１乃至第５のトランジスタと、容量素子と、を有し、
前記第１乃至第５のトランジスタは、Ｎチャネル型であり、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記容量素子の第１の電極と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、第４の配線と電気的に接続され、
前記容量素子の第２の電極は、前記第３の配線と電気的に接続されることを特徴とする表示装置。
【請求項５】
画素部と、駆動回路と、を有し、
前記画素部及び前記駆動回路は、同じ基板に設けられ、
前記駆動回路は、フリップフロップを有し、
第１乃至第５のトランジスタと、容量素子と、を有し、
前記第１乃至第５のトランジスタは、Ｎチャネル型であり、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記容量素子の第１の電極と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、第４の配線と電気的に接続され、
前記容量素子の第２の電極は、前記第３の配線と電気的に接続され、
前記第１のトランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）は、前記第２のトランジスタのＷ／Ｌよりも大きく、
前記第１のトランジスタのＷ／Ｌは、前記第３のトランジスタのＷ／Ｌよりも大きく、
前記第１のトランジスタのＷ／Ｌは、前記第４のトランジスタのＷ／Ｌよりも大きく、
前記第１のトランジスタのＷ／Ｌは、前記第５のトランジスタのＷ／Ｌよりも大きいことを特徴とする表示装置。
【請求項６】
画素部と、駆動回路と、を有し、
前記画素部及び前記駆動回路は、同じ基板に設けられ、
前記駆動回路は、フリップフロップを有し、
第１乃至第５のトランジスタと、容量素子と、を有し、
前記第１乃至第５のトランジスタは、Ｎチャネル型であり、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記容量素子の第１の電極と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、第４の配線と電気的に接続され、
前記容量素子の第２の電極は、前記第３の配線と電気的に接続され、
前記第２のトランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）は、前記第４のトランジスタのＷ／Ｌよりも大きいことを特徴とする表示装置。