【事件の表示】
　特願２０１３−１３１４９７「画素ユニット、アレイ基板及び液晶ディスプレイ」拒絶査定不服審判事件〔平成２６年　３月２７日出願公開、特開２０１４−　５６２３３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯  
　本願は、平成２５年６月２４日（パリ条約による優先権主張　２０１２年９月１３日、中国（CN））の出願であって、その手続の概要は、以下のとおりである。  
　平成２９年　４月１３日：拒絶理由通知書  
　平成２９年　７月２６日：意見書、手続補正書の提出  
　平成２９年１２月２２日：拒絶査定  
　平成３０年　５月　７日：審判請求書、手続補正書の提出  
　平成３１年　３月２９日：拒絶理由通知書  
　令和　元年　７月　１日：意見書、手続補正書の提出  
第２　本願発明  
　本願の請求項１ないし９に係る発明は、令和元年７月１日付けの手続補正により補正された特許請求の範囲の請求項１ないし９に記載された事項により特定されるところ、その請求項１に係る発明（以下「本願発明」という。）は、以下のとおりのものである。  
「　　【請求項１】
　画素ユニットであって、第１の電極、前記第１の電極の上にある絶縁層、及び前記絶縁層上にある第２の電極を備え、
　前記第１の電極は、互いに平行して且つ間隔をあけて配列される第１の電極ストリップを複数有し、前記第２の電極は、互いに平行して且つ間隔をあけて配列される第２の電極ストリップを複数有し、
　前記第１の電極ストリップと、その上方にある第２の電極ストリップとの間の挟角は、１０度以上で９０度以下であり、
　複数の第１の電極ストリップが次第に大きくなる幅を有し、複数の第２の電極ストリップが次第に大きくなる幅を有し、
　第１の電極ストリップでは、第１の電極ストリップの幅と、隣接する第１の電極ストリップの間の距離との和が、５μｍ〜７μｍであり、
　第２の電極ストリップでは、第２の電極ストリップの幅と、隣接する第２の電極ストリップの間の距離との和は、５μｍ〜１０μｍであることを特徴とする画素ユニット。」  
第３　拒絶の理由  
　平成３１年３月２９日付けで当審が通知した拒絶の理由の概要は、次のとおりである。  
[理由１]（委任省令要件：実施可能要件）本件出願は、発明の詳細な説明の記載が下記の点で不備のため、特許法第３６条第４項第１号に規定する要件を満たしていない。 
[理由２] （明確性）本件出願は、特許請求の範囲の記載が下記の点で不備のため、特許法第３６条第６項第２号に規定する要件を満たしていない。 
[理由３]（進歩性）本件出願の下記の請求項に係る発明は、その優先日前日本国内または外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　　　　　　　　　　　　　　　　記  
●理由１（委任省令要件：実施可能要件）について 
・請求項　　　１−９
●理由２（明確性）について 
・請求項　　　１−９
●理由３（進歩性）について  
・請求項　　　１−９ 
・引用文献等　１−７ 
　　　　　　　　　　　　　＜引用文献等一覧＞  
引用文献１．中国特許出願公開第１０２６３６９２４号明細書 
引用文献２．米国特許出願公開第２０１２／０１６９９８４号明細書 
引用文献３．特開２０１１−２２１５０５号公報（周知技術を示す文献）  
引用文献４．特開２００７−２９３３５８号公報（周知技術を示す文献）  
引用文献５．特開２００６−１８９６１０号公報（周知技術を示す文献） 
引用文献６．特開平９−１０５９０８号公報（周知技術を示す文献）　 
引用文献７．特開２００２−０２３１７９号公報（周知技術を示す文献） 
第４　当審の判断 
１　特許法第３６条第４項第１号（委任省令要件違反）について 
（１）本願明細書には、次の記載がある（下線は当審で付した。以下同じ。）。　
ア　「【０００７】
　ＡＤＳ型液晶ディスプレイでは、共通電極２と画素電極１との間の距離が短くて且つ相対的な面積が大きいため、画素ユニットの蓄積容量(Ｃｓｔ)が大きすぎるようになる。蓄積容量は、液晶表示のための必要な特徴であり、画素電極に電圧を印加していないとき、画素ユニットにおける電場を保持し、表示画面を安定させるものである。
蓄積容量が大きすぎると、蓄積容量の充電が遅くなってゲートライン方向に沿う表示エラー(Ｈ−ｂｌｏｃｋ、水平ブロック)をもたらす一方、蓄積容量の放電が遅くなって残像(Ｌｉｎｅ−ＩＳ、線残像)が生じてしまう。
蓄積容量が大きすぎることは、特定の検出画面で画面が緑がかった(Ｇｒｅｅｎｉｓｈ)ように表れる。
イ　「【００３１】
　
これらの複数の第１の電極ストリップは、
異なる幅、例えば、所定の規則によって次第に大きくなる幅を有してもよく
これらの複数の第２の電極ストリップは、
異なる幅、例えば、所定の規則によって次第に大きくなる幅を有してもよく
ウ　「【００４１】
　同じように、第１の電極ストリップ２１及び第２の電極ストリップ１１は異なる層にあるため、第１の電極ストリップ２１と第２の電極ストリップ１１との間の挟角は、例えば、第１の電極ストリップ２１の第２の電極ストリップ１１における垂直投影と、第２の電極ストリップ２１との間の挟角である。
これらの複数の第１の電極ストリップ２１は、
異なる幅、例えば、所定の規則によって次第に大きくなる幅を有してもよい。
これらの複数の第２の電極ストリップ１１は、
異なる幅、例えば、所定の規則によって次第に大きくなる幅を有してもよい。
エ　「【００４４】
　共通電極及び画素電極は、ともに「電極ストリップ」型であるため、両者間が対向する面積が小さくて、それらの間に生じる蓄積容量も小さい。それとともに、図５に示すように、共通電極ストリップ２１とその上方にある画素電極ストリップ１１とが平行しないため、共通電極ストリップ２１及び画素電極ストリップ１１は、成形精度が足りなくて相対的な位置が変化しても、両者間の総体的な対向する面積、電場分布等も基本的に変化しない。よって、本実施例に係る画素ユニットは、蓄積容量が安定し、電場分布が均一し、成形精度に対する要求も高くない。」
オ　「【００５１】 
　表１〜３は、
同一組における共通電極ストリップ２１の幅と間隔との和の値が模擬演算によってそれぞれ５μｍ、６μｍ、７μｍである場合の画素ユニットの性能である。
  
カ　「【００５５】 
　以上の表から分かるように、画素ユニットにおける共通電極を共通電極ストリップの型に設け、且つ
共通電極ストリップと画素電極ストリップとの間に所定の挟角を形成することで、画素ユニットの蓄積容量を大幅に低下することができ、その蓄積容量低下の値は、共通電極ストリップの幅と間隔との和の値に密接に関連し、上記挟角との関係が比較的に小さい。それとともに、表における各画素ユニットの操作電圧及び反応時間は、従来の画素ユニットに対して、明らかに変化しないため、本実施例の構造は画素ユニットの他の性能に対して悪い影響を与えない。
キ　図３〜６の記載から、複数の画素電極ストリップ（第２の電極ストリップ）１１が同じ幅を有し、複数の共通電極ストリップ（第１の電極ストリップ）２１が同じ幅を有していることが見て取れる（当審注：図６の「１２」は「２１」の誤記と認められる。）。 
 
（２）当審の判断
　本願明細書には「同一組における共通電極ストリップ２１の幅と間隔との和の値が模擬演算によってそれぞれ５μｍ、６μｍ、７μｍである場合の画素ユニットの性能である。」と模擬演算について記載され、模擬演算した表から「共通電極ストリップと画素電極ストリップとの間に所定の挟角を形成することで、画素ユニットの蓄積容量を大幅に低下することができ」ること、「蓄積容量低下の値は、共通電極ストリップの幅と間隔との和の値に密接に関連」すること、「各画素ユニットの操作電圧及び反応時間は、従来の画素ユニットに対して、明らかに変化しないため、本実施例の構造は画素ユニットの他の性能に対して悪い影響を与えない」ことが分かると記載されている（上記オ、カ参照）。 
　しかしながら、複数の第１の電極ストリップは、所定の規則によって次第に大きくなる幅を有してもよいこと、複数の第２の電極ストリップは、所定の規則によって次第に大きくなる幅を有してもよいことは、本願明細書に文言として記載されている（上記イ、ウ参照）ものの、本願明細書に電極ストリップが次第に大きくなる幅を有することの効果、実施例についての記載もなく、電極ストリップが次第に大きくなる幅を有することに、どのような技術上の意義があるのかについての記載はない。  
　これに対して、請求項１には「複数の第１の電極ストリップが次第に大きくなる幅を有し、複数の第２の電極ストリップが次第に大きくなる幅を有し」と特定されているが、「複数の第１の電極ストリップが次第に大きくなる幅を有」すること、「複数の第２の電極ストリップが次第に大きくなる幅を有」することにする技術上の意義も発明の詳細な説明に記載されていないことから、上記「複数の第１の電極ストリップが次第に大きくなる幅を有し、複数の第２の電極ストリップが次第に大きくなる幅を有し」という特定の技術上の意義が不明である。  
  
　よって、この出願の発明の詳細な説明は、請求項１−９に係る発明について、経済産業省令で定めるところにより記載されたものでない。 
（３）審判請求人の主張について
　審判請求人は、令和元年７月１日付けの意見書において「『互いに平行な複数の第１の電極ストリップが次第に大きくなる幅を有し』という特徴について、明細書中に、第１の電極ストリップの幅が所定の規則によって次第に大きくなることが記載されており、第１の電極ストリップまたは第２の電極ストリップの間の距離と幅との和の値が記載されています。電極ストリップ間の距離と幅の和の値が与えられた条件下で、そのような幅の範囲内で幅が次第に大きくなる限り、その技術的解決策を具体化することは当業者にとって容易であり、第１の電極ストリップ及び第２の電極ストリップの幅の変化規則を定義する必要はなく、第１の電極ストリップまたは第２の電極ストリップの幅を定義する必要もありません。
　上記特徴に基づく技術上の意義については、明細書の段落００４４に記載されているように、このような技術的解決策の下で電場分布が均一です。」と主張している。
　しかしながら、【００４４】には、「
電極ストリップ」型であるため、
電場分布が均一し
次第に大きくなる幅を有
次第に大きくなる幅を有
　また、審判請求人は、審判請求書において「本願明細書の段落［００５１］〜［００５５］には、画素電極ストリップ及び共通電極ストリップの幅が電圧、応答時間、及び蓄積容量に大きな影響を及ぼすことが記載されている。本願の表１から３を参照すると、電極ストリップの幅が増加すると、蓄積容量低下率が増加するが、応答時間および電圧が増加することが示されている。本願発明では、蓄積容量を適切な範囲に低下させて応答時間を減少させることが必要とされるが、電極ストリップの幅が増加すると、２つのパラメータのうちの１つ、すなわち蓄積容量が予測される変化傾向を有し、他方のパラメータ、すなわち応答時間が予期しない変化傾向を有する。その結果、別々の電極ストリップの幅が適当な範囲で変化するという特徴により、蓄積容量及び応答時間の変化傾向の間で妥協が実現され、それにより、蓄積容量低下率の増加及び応答時間の増加が保証され、パラメータのバランスが実現されて効果はより優れたものとなる。」と主張している。 
  
　しかしながら、複数の第１の電極ストリップの幅または複数の第２の電極ストリップの幅が所定の規則によって次第に大きくなるという特徴により、蓄積容量及び応答時間の変化傾向の間で妥協が実現されることについては、本願の明細書には記載されていない。そして、本願の明細書の【００５１】〜【００５５】の記載によれば、複数の第１の電極ストリップの幅を適当な範囲で変化させていなくても、共通電極ストリップの幅と間隔との和の値が６μｍのものは、当該値が５μｍのものの蓄積容量低下率より増加し、当該値が７μｍのものの反応時間より短くなり、蓄積容量低下率の増加及び反応時間の増加が保証され、パラメータのバランスが実現されているものと認められる。
　以上のとおりであるから、請求人の主張を採用することはできない。  
２　特許法第２９条第２項（進歩性）について 
（１）引用文献について  
ア　引用文献１には、以下の事項が記載されている（下線は、当審で付した。以下同じ。）。  
（ア）「 
」
（当審仮訳：
[0016]　第一実施形態
　図３−４及び図５ａ−５ｃに示すのは本発明の第一実施形態に係る液晶表示装置の内部の第一基板１００の構造概略図であり、簡潔且つ明瞭に図示するために、図３には第一基板１００の中の一つの画素領域Ｐだけの平面構造を示している。図３及び図４に図５ａ−５ｃを組み合わせて分かるとおり、本発明の第一実施形態に係る液晶表示装置の第一基板１００は、透明基板１０及び透明基板１０上に形成された複数本の走査線１１、複数本のデータ線１２及び走査線１１、並びにデータ線１２の交差位置に形成された薄膜トランジスタ１４を含む。薄膜トランジスタ１４は、走査線１１と電気接続しているゲート電極１４１、半導体層１４２、データ線１２と電気接続しているソース電極１４３及びピクセル電極と電気接続しているドレイン電極１４４を含む。複数本の走査線１１と複数本のデータ線１２とが交差することで複数の画素領域Ｐが画定されており、つまり隣り合う二本の走査線１１と隣り合う二本のデータ線１２とが交差して一つの画素領域Ｐが画定されている。
[0017]　
各画素領域Ｐは
複数の第一電極１５及び
複数の第二電極１６を含む
複数の第一電極１５と複数の第二電極１６は異なる層上にそれぞれあり尚且つその間に絶縁層が介在する
（イ）「
」
（当審仮訳：
[0022]　図３及び図４に示すように、
第一電極１５と第二電極１６の成す挟角θは５０〜１５０度の範囲にあり
複数の第一電極１５は走査線１１方向に略平行に配列しており、第二電極１６はデータ線１２方向に略平行に配列しており、
 
（ウ）「
」 
（当審仮訳：
[0040]　続いて図３−４を参照するが、本発明において、
第一電極１５の幅Ｌ１及び第二電極１６の幅Ｌ２は２〜５マイクロメートルの範囲内にある
[0041]　このほか、サブ画素領域Ｐ１内で、第一電極１５は第二電極１６の下にあるため、上層にあって
隣り合う二つの第二電極１６の間隙幅Ｌ３は３〜８マイクロメートル（μｍ）の範囲内となり
隣り合う二つの第一電極１５の間隙幅Ｌ４は０〜６マイクロメートル（μｍ）の範囲内となり
（エ）図４、図５ａ 
イ　引用文献１に記載された引用発明　  
　したがって、引用文献１には、以下の発明が記載されている（以下「引用発明１」という。）。  
「画素領域Ｐは複数の第一電極１５及び複数の第二電極１６を含み、複数の第一電極１５と複数の第二電極１６は異なる層上にそれぞれあり尚且つその間に絶縁層が介在し、
　複数の第一電極１５は走査線１１方向に略平行に配列しており、第二電極１６はデータ線１２方向に略平行に配列しており、
　第一電極１５と第二電極１６の成す挟角θは５０〜１５０度の範囲にあり　第一電極１５の幅Ｌ１及び第二電極１６の幅Ｌ２は２〜５マイクロメートルの範囲内にあり、
　隣り合う二つの第二電極１６の間隙幅Ｌ３は３〜８マイクロメートル（μｍ）の範囲内となり、
　隣り合う二つの第一電極１５の間隙幅Ｌ４は０〜６マイクロメートル（μｍ）の範囲内となる画素領域Ｐ。」  
ウ　引用文献２には、以下の事項が記載されている。  
（ア）「[0031]　The first pixel electrode PE 1  is electrically connected to the drain electrode DE. The first electrode includes a slit pattern. For example, the slit pattern includes a first slit pattern SP 11  and a second slit pattern SP 12 . The first slit pattern SP 11  includes openings that extend lengthwise at a first positive angle (+α°), with respect to the first direction D 1 . The second slit pattern SP 12  includes openings that extend lengthwise, at a first negative angle (-α°), with respect to the first direction D 1 .
[0032]　A pixel area, where the first pixel electrode PE 1  is formed, may be divided into a first area A 1  and a second area A 2 , by the first and second slit patterns SP 11  and SP 12 . In particular, the first slit pattern SP 11  may be formed on the first area A 1 , and the second slit pattern SP 12  may be formed on the second area A 2 .
[0033]　The first pixel electrode PE 1  includes a plurality of bar-shaped first electrodes E 11  (first sub-electrodes) that extend lengthwise at the first positive or negative angles (+α°,-α°). For example, the first electrodes E 11  disposed in the first area A 1  may be tilted with respect to the gate line, at an angle of about 0° to about 15°, with respect to the first direction D 1 . For example, the first electrodes E 11  disposed in the second area A 2  may be tilted with respect to the gate line GL, at an angle of about 0° to about-15°, with respect to the first direction D 1 . In other words, the first electrodes E 11  may have a positive slope, with respect to the first direction, and the second electrodes E 11  may have a negative slope, with respect to the first direction.
[0034]　The first pixel electrode PE 1  includes a first peripheral electrode E 12  surrounding and connected to the first electrodes E 11 . The openings of first and second slit patterns SP 11  and Sp 12  are disposed between the first electrodes E 11 . Portions of the first peripheral electrode E 12  may be parallel with the data line DL and portions may be parallel to the gate line GL. As illustrated in  FIG. 1 , the first peripheral electrode E 12  may be spaced apart from the data line DL and the gate line GL, and may be partially overlapped with the common line CL.
[0035]　The second pixel electrode PE 2  is electrically connected to the common line CL, and overlapped with the first pixel electrode PE 1 . The second pixel electrode PE 2  has a slit pattern that crosses the slit pattern of the first pixel electrode PE 1 . This slit pattern includes a third slit pattern SP 21  and a fourth slit pattern SP 22 . The third slit pattern SP 21  includes openings that extend lengthwise at a second positive angle (+β°), with respect to the first direction D 1 . The fourth slit pattern SP 22  includes openings that extend lengthwise at a second negative angle (-β°), with respect to the first direction D 1 . The third slit pattern SP 21  may be disposed in the first area A 1 , and the fourth slit pattern SP 22  may be disposed in the second area A 2 .
[0036]　The second pixel electrode PE 2  includes a plurality of bar-shaped second electrodes E 21  (second sub-electrodes) that extend lengthwise at the second positive or negative angles (+β°,-β°). For example, the second electrodes E 21  disposed in the first area A 1  extend in parallel with each other at an angle of about 0° to about 15°, with respect to the first direction D 1 . The second electrodes E 21  disposed in the second area A 2  may extend in parallel at an angle of about 0° to about -15°, with respect to the first direction D 1 .」
（当審仮訳：
[0031]　第一の画素電極PE1は、ドレイン電極DEに電気的に接続されている。第一の電極には、スリットパターンが含まれる。例えば、スリットパターンには、
第一のスリットパターンSP11および第二のスリットパターンSP12
[0032]　第一の画素電極PE1が形成される、画素領域は、第一のスリットパターンSP11および第二のスリットパターンSP12によって、第一の領域A1および第二の領域A2に分割されることができる。具体的には、第一のスリットパターンSP11を第一の領域A1上に、第二のスリットパターンSP12を第二の領域A2上に、形成することができる。
[0033]　
第一の画素電極PE1には
複数の棒状の第一の電極E11
が含まれる
[0034]　第一の画素電極PE1には、第一の電極E11を囲繞し第一の電極E11に接続される第一の周辺電極E12が含まれる。第一のスリットパターンSP11および第二のスリットパターンSP12の開口部は、第一の電極E11の間に配置されている。第一の周辺電極E12の部分は、ゲート線GLに対して平行であることができる。図1に示されるように、第一の周辺電極E12は、データ線DLおよびゲート線GLから離間することができ、かつ共通線CLと部分的に重複することができる。
[0035]　第二の画素電極PE2は、共通線CLに電気的に接続されており、かつ第一の画素電極PE1と重複している。第二の画素電極PE2は、第一の画素電極PE1のスロットパターンと交差するスリットパターンを有している。このスリットパターンには、第三のスリットパターンSP21および第四のスリットパターンSP22が含まれる。第三のスリットパターンSP21には、第一の方向D1に対して第二の正の角度（＋β°）で長手方向に延在する開口部が含まれる。第四のスリットパターンSP22には、第一の方向D1に対して第二の負の角度（−β°）で長手方向に延在する開口部が含まれる。第三のスリットパターンSP21は、第一の領域A1内に配置されることができ、第四のスリットパターンSP22は、第二の領域A2内に配置されることができる。
[0036]　
第二の画素電極PE2には、
複数の棒状の第二の電極E21
が含まれる
（イ）「[0042]　FIG. 2  is an enlarged view of the pixel illustrated in  FIG. 1 . Referring to  FIGS. 1 and 2 , the first pixel electrode PE 1  has the first slit pattern SP  11 . The first pixel electrode PE 1  includes the first electrodes E 11  separated by the openings of the first slit pattern SP 11 . The first electrodes E 11  are angled at the first positive angle (+α°). The first electrodes E 11  have a first width w 1 , and are spaced apart by a first pitch d 1 . The first width w 1  may be about 2 μm to about 20 μm. The first pitch d 1  may be about 5 μm to about 30 μm.
[0043]　The second pixel electrode PE 2  includes the second electrodes E 21  that are separated by the openings of the third slit pattern SP 21 . The second electrodes E 21 are angled at the second positive angle (+β°). The second electrodes E 21  have a second width w 2 , and are spaced apart by a second pitch d 2 . The second width w 2  may be about 2 μm to about 20 μm. The second pitch d 2  may be about 5 μm to about 30 μm. For example, a crossing angle formed by the first and second electrodes E 11  and E 21  may be about 0° to about 30°. In particular, the crossing angle may be less than about 30° and more than about 0°.
[0044]　The following Table 1 represents simulation data including measured capacitance variations of a storage capacitor and transmittance variations, depending on a tilt angle of the second electrode E 21 , when the first electrode E 11  is tilted by an angle of about 10°. The pitch of each of the first and second electrodes E 11  and E 21  is about 8 μm.」
（当審仮訳：
[0042]　図2は、図1に示される
画素
第一の電極E11は、第一の幅w1を有し、第一のピッチd1だけ離間している。第一の幅w1は、約2μm〜約20μmである
第一のピッチd1は、約5μm〜約30μmである
[0043]　第二の画素電極PE2には、第三のスリットパターンSP21によって分離された第二の電極E21が含まれる。第二の電極E21は、第二の正の角度（＋β°）である。
第二の電極E21は、第二の幅w2を有し、第二のピッチd2だけ離間している。第二の幅w2は、約2μm〜約20μmである
第二のピッチd2は、約5μm〜約30μmである
第一の電極E11および第二の電極E21によって形成される交差角は、約0°〜約30°であることができる。具体的には、交差角は、約30°未満であり約0°超である
[0044]　以下の表1は、第一の電極E11が約10°の角度だけ傾いた場合の、第二の電極E21の傾斜角に依存する、保持容量の測定される静電容量変化率および透過率変化率を含むシミュレーションのデータを示している。第一の電極E11および第二の電極E21のそれぞれのピッチは、約8μmである。）
 
（ウ）「[0050]　FIG. 3  is a cross-sectional view of the display panel taken along line I-I’ of  FIG. 1 . Referring to  FIGS. 1 and 3 , the display panel includes a display substrate  100 , an opposing substrate  200  facing the display substrate  100 , and a liquid crystal layer  300  interposed between the display substrate  100  and the opposing substrate  200 .
[0051]　The display substrate  100  includes a first conductive pattern, a second conductive pattern, a third conductive pattern, and a fourth conductive pattern, which are formed on the first base substrate  101 . The display substrate  100  may further include a first insulating layer  120  and a second insulating layer  160 .」
（当審仮訳：
[0050]　図3は、ディスプレイ・パネルの図1の線I−I'に沿った断面図である。図1および3を参照すると、ディスプレイ・パネルには、ディスプレイ基板100、ディスプレイ基板100と向かい合う対抗基板200、およびディスプレイ基板100と対抗基板200の間に差し挟まれた液晶層300が含まれる。
[0051]　ディスプレイ基板100には、第一のベース基板101上に形成された、第一の導電性パターン、第二の導電性パターン、第三の導電性パターン、および第四の導電性パターンが含まれる。ディスプレイ基板100は、さらに、第一の絶縁層120および
第二の絶縁層160を含む
（エ）図１、２の記載から、複数の棒状の第一の電極E11は、平行に配置され、および、複数の棒状の第二の電極E21は、平行に配置されることが見て取れ、
　また、図１、３の記載から、複数の第一のスリットパターンSP11と、複数の第一の電極E11を有した第一の画素電極PE1と、複数の第二のスリットパターンSP21と、複数の第二の電極E21を有した第二の画素電極PE2とを有することが見て取れ、また、複数の第一の電極E11を有した第一の画素電極PE1と複数の第二の電極E21を有した第二の画素電極PE2の間に配置された第二の絶縁層160を有することが見て取れる。 
エ　引用文献２に記載された発明
　したがって、引用文献２には、以下の発明が記載されている（以下「引用発明２」という。）。  
「複数の第一のスリットパターンSP11と、複数の棒状の第一の電極E11を有した第一の画素電極PE1と、複数の第二のスリットパターンSP21と、複数の棒状の第二の電極E21を有した第二の画素電極PE2と、複数の棒状の第一の電極E11を有した第一の画素電極PE1と複数の棒状の第二の電極E21を有した第二の画素電極PE2の間に配置された第二の絶縁層160を有し、
　複数の棒状の第一の電極E11は、平行に配置され、および、複数の棒状の第二の電極E21は、平行に配置され、
　第一の電極E11および第二の電極E21によって形成される交差角は、約30°未満であり約0°超であり、
　第一の電極E11は、第一の幅w1を有し、第一のピッチd1だけ離間しており、第一の幅w1は、約2μm〜約20μmであり、第一のピッチd1は、約5μm〜約30μmであり、
　第二の電極E21は、第二の幅w2を有し、第二のピッチd2だけ離間しており、第二の幅w2は、約2μm〜約20μmであり、第二のピッチd2は、約5μm〜約30μmである画素。」  
（２）引用文献１を主引例とした場合
ア　対比  
　本願発明と引用発明１を対比する。  
（ア）引用発明１の「画素領域Ｐ」は、本願発明の「画素ユニット」に、
　引用発明１の「複数の第一電極１５」は、本願発明の「第１の電極」に、　引用発明１の「複数の第二電極１６を含み、複数の第一電極１５と複数の第二電極１６は異なる層上にそれぞれあり尚且つその間に絶縁層」は、本願発明の「第１の電極の上にある絶縁層、及び前記絶縁層上にある第２の電極」に、
　引用発明１の「複数の第一電極１５は走査線１１方向に略平行に配列しており」は、本願発明の「前記第１の電極は、互いに平行して且つ間隔をあけて配列される第１の電極ストリップを複数有し」に、
　引用発明１の「第二電極１６はデータ線１２方向に略平行に配列しており」は、本願発明の「前記第２の電極は、互いに平行して且つ間隔をあけて配列される第２の電極ストリップを複数有し」に、
それぞれ相当する。 
（イ）引用発明１の「第一電極１５と第二電極１６の成す挟角θは５０〜１５０度の範囲にあり」と、本願発明の「前記第１の電極ストリップと、その上方にある第２の電極ストリップとの間の挟角は、１０度以上で９０度以下であり」とは、「第１の電極ストリップと、その上方にある第２の電極ストリップとの間の挟角は、５０度以上で９０度以下であり」の点で一致する。
（ウ）引用発明１の「『第一電極１５の幅Ｌ１』『は２〜５マイクロメートルの範囲内にあり、隣り合う二つの第一電極１５の間隙幅Ｌ４は０〜６マイクロメートル（μｍ）の範囲内となり』」は、本願発明の「第１の電極ストリップでは、第１の電極ストリップの幅と、隣接する第１の電極ストリップの間の距離との和が、５μｍ〜７μｍであり」に相当する。
（エ）引用発明１の「『第二電極１６の幅Ｌ２は２〜５マイクロメートルの範囲内にあり、』『隣り合う二つの第二電極１６の間隙幅Ｌ３は３〜８マイクロメートル（μｍ）の範囲内となる』」は、本願発明の「第２の電極ストリップでは、第２の電極ストリップの幅と、隣接する第２の電極ストリップの間の距離との和は、５μｍ〜１０μｍである」に相当する。
（オ）そうすると、本願発明と引用発明１は、以下の各構成において一致し、また、相違する。  
 
（一致点） 
「画素ユニットであって、第１の電極、前記第１の電極の上にある絶縁層、及び前記絶縁層上にある第２の電極を備え、
　前記第１の電極は、互いに平行して且つ間隔をあけて配列される第１の電極ストリップを複数有し、前記第２の電極は、互いに平行して且つ間隔をあけて配列される第２の電極ストリップを複数有し、
　前記第１の電極ストリップと、その上方にある第２の電極ストリップとの間の挟角は、５０度以上で９０度以下であり、
　第１の電極ストリップでは、第１の電極ストリップの幅と、隣接する第１の電極ストリップの間の距離との和が、５μｍ〜７μｍであり、
　第２の電極ストリップでは、第２の電極ストリップの幅と、隣接する第２の電極ストリップの間の距離との和は、５μｍ〜１０μｍである画素ユニット。 」 
   
（相違点１） 
　本願発明では、「複数の第１の電極ストリップが次第に大きくなる幅を有し、複数の第２の電極ストリップが次第に大きくなる幅を有し」ているのに対し、引用発明１では、第一電極１５、第二電極１６が次第に大きくなる幅を有しているのか明らかでない点で相違する。 
イ　判断  
（ア）相違点１について  
ａ　液晶表示装置において、複数の微細電極部の幅を、次第に大きくなる形状で構成することは、本願の優先日前に周知技術（必要ならば、引用文献３（【０１５８】〜【０１６５】、【０２２８】、図３、図５Ａ等）、引用文献４（【００８０】、【００８３】、【００８４】、図２１、図２３等）、引用文献５（【０２１５】〜【０２１８】、図３１〜３４等）を参照されたい。）である。 
ｂ　そして、引用発明１と上記周知技術は、液晶表示装置という共通の技術分野に属しており、上記周知技術を引用発明１に適用することに格別の阻害要因はなく、当業者が適宜採用できる事項であって、さらに、上記１に記載したように、「複数の前記第１の電極ストリップが次第に大きくなる幅を有し、複数の第２の電極ストリップが次第に大きくなる幅を有」することの特定について、発明の詳細な説明に、当業者が発明の技術上の意義を理解するために必要な事項が記載されていないことから見ても、格別の構成であるとはいえず、上記周知技術を引用発明１に適用することは、当業者が適宜なし得る事項にすぎない。
（イ）また、本願発明の奏する作用効果は、引用発明１及び周知技術の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。  
  
（ウ）まとめ  
　以上のとおりであるから、本願発明は、引用発明１及び周知技術に基いて、当業者が容易に発明をすることができたものである。 
（３）引用文献２を主引例とした場合
ア　対比 
　本願発明と引用発明２を対比する。  
（ア）引用発明２の「画素」は、本願発明の「画素ユニット」に、
　引用発明２の「第一の画素電極PE1」は、本願発明の「第１の電極」に、
　引用発明２の「第二の画素電極PE2と、複数の棒状の第一の電極E11を有した第一の画素電極PE1と複数の棒状の第二の電極E21を有した第二の画素電極PE2の間に配置された第二の絶縁層160」は、本願発明の「前記第１の電極の上にある絶縁層、及び前記絶縁層上にある第２の電極」に、
　引用発明２の「『第一の画素電極PE1』は『複数の棒状の第一の電極E11を有し』、『複数の棒状の第一の電極E11は、平行に配置され』」は、本願発明の「前記第１の電極は、互いに平行して且つ間隔をあけて配列される第１の電極ストリップを複数有し」に、
　引用発明２の「『第二の画素電極PE2』は『複数の棒状の第二の電極E21を有し』、『複数の棒状の第二の電極E21は、平行に配置され』」は、本願発明の「前記第２の電極は、互いに平行して且つ間隔をあけて配列される第２の電極ストリップを複数有し」に、
それぞれ相当する。
（イ）引用発明２の「第一の電極E11および第二の電極E21によって形成される交差角は、約30°未満であり約0°超であり」と、本願発明の「前記第１の電極ストリップと、その上方にある第２の電極ストリップとの間の挟角は、１０度以上で９０度以下であり」とは、「第１の電極ストリップと、その上方にある第２の電極ストリップとの間の挟角は、１０度以上で３０度未満であり」の点で一致する。
（ウ）引用発明２の「第一の電極E11は、第一の幅w1を有し、第一のピッチd1だけ離間しており、第一の幅w1は、約2μm〜約20μmであり、第一のピッチd1は、約5μm〜約30μmであり」と、本願発明の「第１の電極ストリップでは、第１の電極ストリップの幅と、隣接する第１の電極ストリップの間の距離との和が、５μｍ〜７μｍであり」とは、「第１の電極ストリップでは、第１の電極ストリップの幅と、隣接する第１の電極ストリップの間の距離との和が、７μｍであり」の点で一致する。
（エ）引用発明２の「第二の電極E21は、第二の幅w2を有し、第二のピッチd2だけ離間しており、第二の幅w2は、約2μm〜約20μmであり、第二のピッチd2は、約5μm〜約30μmである」と、本願発明の「第２の電極ストリップでは、第２の電極ストリップの幅と、隣接する第２の電極ストリップの間の距離との和は、５μｍ〜１０μｍである」とは、「第２の電極ストリップでは、第２の電極ストリップの幅と、隣接する第２の電極ストリップの間の距離との和は、７μｍ〜１０μｍである」の点で一致する。
（オ）そうすると、本願発明と引用発明２は、以下の各構成において一致し、また、相違する。
（一致点）  
「画素ユニットであって、第１の電極、前記第１の電極の上にある絶縁層、及び前記絶縁層上にある第２の電極を備え、
　前記第１の電極は、互いに平行して且つ間隔をあけて配列される第１の電極ストリップを複数有し、前記第２の電極は、互いに平行して且つ間隔をあけて配列される第２の電極ストリップを複数有し、
　前記第１の電極ストリップと、その上方にある第２の電極ストリップとの間の挟角は、１０度以上で３０度未満であり、
　第１の電極ストリップでは、第１の電極ストリップの幅と、隣接する第１の電極ストリップの間の距離との和が、７μｍであり、
　第２の電極ストリップでは、第２の電極ストリップの幅と、隣接する第２の電極ストリップの間の距離との和は、７μｍ〜１０μｍである画素ユニット。 」  
   
（相違点２）本願発明では、「複数の第１の電極ストリップが次第に大きくなる幅を有し、複数の第２の電極ストリップが次第に大きくなる幅を有し」ているのに対し、引用発明２では、第一の電極Ｅ１１、第二の電極Ｅ２１が次第に大きくなる幅を有しているのか明らかでない点で相違する。  
  
イ　判断  
（ア）相違点２について  
ａ　液晶表示装置において、複数の微細電極部の幅を、次第に大きくなる形状で構成することは、本願の優先日前に周知技術（必要ならば、引用文献３（【０１５８】〜【０１６５】、【０２２８】、図３、図５Ａ等）、引用文献４（【００８０】、【００８３】、【００８４】、図２１、図２３等）、引用文献５（【０２１５】〜【０２１８】、図３１〜３４等）を参照されたい。）である。 
ｂ　そして、引用発明２と上記周知技術は、液晶表示装置という共通の技術分野に属しており、上記周知技術を引用発明２に適用することに格別の阻害要因はなく、当業者が適宜採用できる事項であって、さらに、上記１に記載したように、「複数の第１の電極ストリップが次第に大きくなる幅を有し、複数の第２の電極ストリップが次第に大きくなる幅を有」することの特定について、発明の詳細な説明に、当業者が発明の技術上の意義を理解するために必要な事項が記載されていないことから見ても、格別の構成であるとはいえず、上記周知技術を引用発明２に適用することは、当業者が適宜なし得る事項にすぎない。
（イ）また、本願発明の奏する作用効果は、引用発明２及び周知技術の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。  
  
（ウ）まとめ  
　以上のとおりであるから、本願発明は、引用発明２及び周知技術に基いて、当業者が容易に発明をすることができたものである。
（４）審判請求人の主張について  
ア　審判請求人は、令和元年７月１日付けの意見書において、 
「本願発明の第１の電極ストリップの幅及び間隔の和の範囲は、引用文献１に記載された範囲内であり、第２の電極及び間隔の和の範囲もまた引用文献１に記載された範囲内ですが、本願請求項１に記載の数値範囲は、本願発明の技術的課題を解決する条件の下で、具体的には蓄積容量を低減するように当業者によって決定されるものであり、このような範囲は発明的努力を発揮することによって選択されるものです。さらに、本願請求項１に記載の数値範囲は引用文献１に開示された範囲より狭いものですが、このような範囲を選択することについて引用文献１には示唆されておりません。
　引用文献２に記載された数値範囲は非常に高範囲にわたるものであるのに対して、本願請求項１の数値範囲は非常に狭く、このような狭い数値範囲は技術的課題を解決するために発明的努力を発揮することによって決定されなければなりません。このような数値範囲を選択することについて引用文献２には示唆されておりません。」、 
と主張している。  
  
イ　まず、本願発明の第１の電極ストリップの幅及び間隔の和の範囲、第２の電極及び間隔の和の範囲は、引用発明１又は引用発明２の範囲の値を含むことは、上記（２）ア、（３）アに記載したとおりである。
ウ　つぎに、本願明細書を参照すると、
【００４７】には「つまり、共通電極ストリップ２１の幅と間隔との和は、５μｍ〜７μｍであることが好ましい。」、
【００４８】には「模擬試験を行って分かるように、上記範囲内にある共通電極ストリップ２１の幅と間隔との和の値は、蓄積容量の値を適当にするとともに、画素ユニットにおける電場分布が従来の高級超次元スイッチング型液晶ディスプレイに対して大きく相違せず、表示に影響しないことを確保できる。共通電極ストリップ２１の幅と間隔との和の値が確定した場合、幅及び間隔の具体的な値は、当業者が要求によって調節することができる。例えば、共通電極ストリップ２１の幅は、２μｍ〜５μｍであり、間隔が２μｍ〜５μｍである。」、
【００５０】には「一般的に、同一組における画素電極ストリップ１１は、必要によって、幅が２μｍ〜８μｍであり、間隔が２μｍ〜８μｍである。」、
【００５１】には「表１〜３は、同一組における共通電極ストリップ２１の幅と間隔との和の値が模擬演算によってそれぞれ５μｍ、６μｍ、７μｍである場合の画素ユニットの性能である。このとき、比較のため、同一組における画素電極ストリップ１１の幅はいずれも２.６μｍであり、間隔はいずれも５.４μｍである。」、
との記載があることから、
共通電極ストリップ２１の幅と間隔との和は、５μｍ〜７μｍであること、共通電極ストリップ２１の幅は、２μｍ〜５μｍであり、間隔が２μｍ〜５μｍであること、共通電極ストリップ２１の幅と間隔との和の値がそれぞれ５μｍ、６μｍ、７μｍである場合の模擬演算を行っていることが把握でき、
画素電極ストリップ１１は、幅が２μｍ〜８μｍであり、間隔が２μｍ〜８μｍであること、画素電極ストリップ１１の幅はいずれも２.６μｍであり、間隔はいずれも５.４μｍである場合の模擬演算を行っていることが把握できる。
エ　そうすると、本願の明細書を参酌しても、当該数値範囲の少し外れた数値での効果がないことは記載されていないし、画素電極ストリップの幅と隣接する画素電極ストリップの間の距離との和が５μｍや１０μｍ等の当該数値範囲の境界での効果も記載されていないし、当該数値範囲内外で顕著な効果の差があることが自明でもない。
　してみれば、第１の電極ストリップでは、第１の電極ストリップの幅と、隣接する第１の電極ストリップの間の距離との和が、５μｍ〜７μｍであり、第２の電極ストリップでは、第２の電極ストリップの幅と、隣接する第２の電極ストリップの間の距離との和は、５μｍ〜１０μｍであるとする数値範囲の内と外のそれぞれの効果について顕著な差異があるとは認めることはできない。
　また、当該数値範囲は、発明的努力を発揮することによって選択され、本願発明の技術的課題を解決する条件の下で、具体的には蓄積容量を低減するように当業者によって決定されるものでありとの審判請求人の主張に関して、本願の明細書の【０００７】の発明の解決しようとする課題には「ＡＤＳ型液晶ディスプレイでは、共通電極２と画素電極１との間の距離が短くて且つ相対的な面積が大きいため、画素ユニットの蓄積容量(Ｃｓｔ)が大きすぎるようになる。」と記載されている。ここで、当該数値範囲の設定では、電極ストリップの間の距離が小さく電極ストリップの幅が圧倒的に大きい、すなわち、電極ストリップの面積が大きいものも含まれることとなり、画素ユニットの蓄積容量(Ｃｓｔ)が大きすぎるような場合も含まれるから、電極ストリップの幅を考慮せずに当該数値範囲が決定されることだけで、上記課題を解決するような蓄積容量を低減できるものを限定していることにならないことは明らかである。
　したがって、当該数値範囲によってのみでは、臨界的意義をもつ数値であるとは認められず、格別な数値範囲とはいえない。このような観点からも、上記数値範囲とすることは、当業者が適宜設定しうる程度のことにすぎない。
  
　以上のとおりであるから、審判請求人の主張を採用することはできない。  
第５　むすび  
　以上のとおり、本願は、発明の詳細な説明の記載が、特許法第３６条第４項第１号に規定する要件を満たしておらず、また、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。  
　したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。  
　よって、結論のとおり審決する。