(57)【要約】  複数の画素（１０）を有する表示装置（１）であって、各画素（１０）は、正電源線（２１）及び負電源線（２２）と、ゲート−ソース間電圧に応じて電流径路上の電流を駆動する駆動トランジスタ（１４）と、アノード及びカソードが上記電流径路上に配置された有機ＥＬ素子（１５）と、電極（１３１）が駆動トランジスタ（１４）のゲートに接続され、かつ、電極（１３２）が駆動トランジスタのソースに接続されることにより上記ゲート−ソース間電圧を保持する静電保持容量（１３）と、電極（１３２）とデータ線（１６）との導通を切り換えるスイッチトランジスタ（１１）と、電極（１３１）に負電源線電圧を印加するためのスイッチトランジスタ（１２）とを備え、第１電源線電圧ＶＤＤｐと第２電源線電圧ＶＥＥｐとの電位差は、表示部の中央となるにつれて減少する。
2013171938.tif 000002
【特許請求の範囲】
【請求項１】
複数の発光画素が配置された表示部を備える表示装置であって、
前記複数の発光画素の各々は、
第１電源線と、
第２電源線と、
ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、
アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、
第１電極及び第２電極を有し、前記第１電極が前記駆動トランジスタのゲート電極に電気的に接続され、かつ、前記第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続されることにより、駆動トランジスタのゲート−ソース間電圧を保持する容量素子と、
前記容量素子の前記第１電極及び前記第２電極の一方と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、
前記容量素子の前記第１電極及び前記第２電極の他方に、参照電圧を印加するための第２スイッチ素子とを備え、
前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、
前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されている
表示装置。
【請求項２】
前記複数の発光画素のうちの少なくとも１つの発光画素において、
前記駆動トランジスタはｎ型であり、
前記駆動トランジスタの前記ドレイン電極及び前記ソース電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、
前記参照電圧は、当該発光画素における前記第２電源線電圧であり、
前記第１スイッチ素子は、前記容量素子の前記第２電極と前記データ線との導通及び非導通を切り換え、
前記第２スイッチ素子は、前記容量素子の前記第１電極と前記第２電源線との導通及び非導通を切り換える
請求項１に記載の表示装置。
【請求項３】
前記複数の発光画素のうちの少なくとも１つの発光画素において、
前記駆動トランジスタはｎ型であり、
前記駆動トランジスタの前記ドレイン電極及び前記ソース電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、
前記参照電圧は、当該発光画素における前記第１電源線電圧であり、
前記第１スイッチ素子は、前記容量素子の前記第１電極と前記データ線との導通及び非導通を切り換え、
前記第２スイッチ素子は、前記容量素子の前記第２電極と前記第１電源線との導通及び非導通を切り換える
請求項１に記載の表示装置。
【請求項４】
前記複数の発光画素のうちの少なくとも１つの発光画素において、
前記駆動トランジスタはｐ型であり、
前記駆動トランジスタの前記ソース電極及び前記ドレイン電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、
前記参照電圧は、当該発光画素における前記第１電源線電圧であり、
前記第１スイッチ素子は、前記容量素子の前記第２電極と前記データ線との導通及び非導通を切り換え、
前記第２スイッチ素子は、前記容量素子の前記第１電極と前記第１電源線との導通及び非導通を切り換える
請求項１に記載の表示装置。
【請求項５】
前記複数の発光画素のうちの少なくとも１つの発光画素において、
前記駆動トランジスタはｐ型であり、
前記駆動トランジスタの前記ソース電極及び前記ドレイン電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、
前記参照電圧は、当該発光画素における前記第２電源線電圧であり、
前記第１スイッチ素子は、前記容量素子の前記第１電極と前記データ線との導通及び非導通を切り換え、
前記第２スイッチ素子は、前記容量素子の前記第２電極と前記第２電源線との導通及び非導通を切り換える
請求項１に記載の表示装置。
【請求項６】
前記複数の発光画素の各々は、さらに、
前記駆動トランジスタのソース電極と前記容量素子の前記第２電極との導通及び非導通を切り換える第３スイッチ素子を備える
請求項１に記載の表示装置。
【請求項７】
前記駆動トランジスタはエンハンスメント型である
請求項２または４に記載の表示装置。
【請求項８】
複数の発光画素が配置された表示部を備える表示装置であって、
前記複数の発光画素の各々は、
第１電源線と、
第２電源線と、
ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、
アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、
第１電極及び第２電極を有し、前記第１電極が前記駆動トランジスタのゲート電極に電気的に接続され、かつ、前記第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続されることにより、駆動トランジスタのゲート−ソース間電圧を保持する第１容量素子と、
前記第１容量素子の前記第１電極と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、
前記第１容量素子の前記第１電極に、参照電圧を印加するための第２スイッチ素子と、
前記駆動トランジスタの前記ソース電極と、前記発光素子の前記アノード電極との導通及び非導通を切り換える第４スイッチ素子とを備え、
前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、
前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されている
表示装置。
【請求項９】
前記参照電圧は、当該発光画素における前記第１電源線電圧であり、
さらに、前記駆動トランジスタの前記ソース電極または前記ドレイン電極に、初期化電圧を印加するための第５スイッチ素子を備える
請求項８に記載の表示装置。
【請求項１０】
前記参照電圧は、当該発光画素における前記第１電源線電圧であり、
さらに、第３電極及び第４電極を有し、前記第３電極が、前記第１容量素子の前記第２電極に接続され、前記第４電極が、初期化電圧に設定可能な初期化電圧線に接続された第２容量素子を備える
請求項８に記載の表示装置。
【請求項１１】
複数の発光画素が配置された表示部を備える表示装置であって、
前記複数の発光画素の各々は、
第１電源線と、
第２電源線と、
ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、
アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、
第１電極及び第２電極を有し、前記第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続された第１容量素子と、
第３電極及び第４電極を有し、前記第３電極が前記駆動トランジスタのゲート電極に電気的に接続され、前記第４電極が前記第１容量素子の前記第１電極に電気的に接続された第２容量素子と、
前記第２容量素子の前記第３電極と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、
前記第１の容量素子の前記第１電極に、参照電圧を印加するための第２スイッチ素子と、
前記第１容量素子の前記第１電極と、前記駆動トランジスタのゲート電極とを接続する第６スイッチ素子とを備え、
前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、
前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されている
表示装置。
【請求項１２】
前記参照電圧は、当該発光画素における前記第２電源線電圧であり、
さらに、前記第１容量素子の前記第２電極に、初期化電圧を印加するための第７スイッチ素子を備える
請求項１１に記載の表示装置。
【請求項１３】
前記第２電源線は、前記発光素子の前記アノード電極及びカソード電極の一方が前記複数の発光画素に共通して形成された共通電極であり、
前記複数の発光画素のうちの少なくとも１つの発光画素は、前記第２スイッチ素子のソース電極及びドレイン電極の一方と、当該発光画素に対応する前記共通電極とが電気的に接続される接続点を有する
請求項１〜１２のいずれか１項に記載の表示装置。
【請求項１４】
前記接続点は、前記複数の発光画素のそれぞれに、１つずつ設けられている
請求項１３に記載の表示装置。
【請求項１５】
前記接続点は、前記複数の発光画素のうち隣接する２つ以上の発光画素に共通して設けられている
請求項１３に記載の表示装置。
【請求項１６】
前記共通電極は、導電性の金属酸化物で形成されている
請求項１３に記載の表示装置。
【請求項１７】
前記共通電極は、シート抵抗が１Ω／ｓｑ．以上の材料で形成されている
請求項１３に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬに代表される電流駆動型発光素子を用いたアクティブマトリクス型の表示装置に関し、特に、表示装置の画質改善に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた画像表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。【０００３】
有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲート電極を接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせてデータ線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。【０００４】
アクティブマトリクス型の有機ＥＬ表示装置では、高精度な画像表示を実現するため、映像信号を反映したデータ電圧を、画素回路に正確に書き込むことが必要となる。つまり、駆動素子は、上記データ電圧に対応した駆動電流を発光素子に流すため、駆動素子のゲート−ソース間に正確にデータ電圧を書き込むことが必要となる。【０００５】
特許文献１では、高精度な画像表示を実現すべく、映像信号を反映したデータ電圧を正確に画素へ書き込む回路構成を有する画像表示装置が開示されている。【０００６】
図１３は、特許文献１に記載された画像表示装置の有する画素の回路構成を示す図である。同図における画素５１０は、スイッチトランジスタ５１１、５１２及び５１９と、静電保持容量５１３と、駆動トランジスタ５１４と、有機ＥＬ素子５１５と、データ線５１６と、走査線５１７及び５１８と、参照電源線５２０と、正電源線５２１と、負電源線５２２とを備える。以下、上記回路構成におけるデータ電圧の書き込み動作及び発光動作を説明する。【０００７】
まず、走査線駆動回路５０４は、スイッチトランジスタ５１９をオフ状態とした状態でスイッチトランジスタ５１１及び５１２をオン状態とする。これにより、電極５３１には参照電源線５２０の参照電圧ＶＲＥＦが印加され、電極５３２にはデータ線５１６よりデータ電圧Ｖｄａｔａが印加される。このとき、駆動トランジスタ５１４のドレイン電極電流は流れないので、有機ＥＬ素子５１５は発光しない。このデータ電圧書き込み期間において、参照電源線５２０には容量性負荷のみが接続されているので、定常電流による電圧降下は発生しない。よって、静電保持容量５１３の電極５３１及び電極５３２には、それぞれ、データ電圧に対応した正確な電位ＶＲＥＦ及びＶｄａｔａが書き込まれる。【０００８】
次に、走査線駆動回路５０４は、スイッチトランジスタ５１１及び５１２をオフ状態とすることにより、電極５３１と参照電源線５２０とを非導通とし、かつ、電極５３２とデータ線５１６とを非導通とする。【０００９】
次に、走査線駆動回路５０４は、スイッチトランジスタ５１９をオン状態とし、駆動トランジスタ５１４のソース電極と電極５３２とを導通させる。ここで、電極５３１は、参照電源線５２０と遮断され、電極５３２はデータ線５１６と遮断されている。よって、駆動トランジスタ５１４のゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、静電保持容量５１３の両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加されるので、この（ＶＲＥＦ−Ｖｄａｔａ）に対応した信号電流が有機ＥＬ素子５１５に流れ、発光動作が実行される。【００１０】
以上のように、特許文献１に記載された画像表示装置によれば、駆動トランジスタに流れる電流は、常に発光素子経由のみとなるので、データ電圧書き込み時に、電源線及びデータ線には定常電流は流れない。これにより、駆動トランジスタのゲート−ソース間に印加すべき電圧を保持する機能を有する静電保持容量の両端電極に、正確な電位を記録することができる。よって、発光素子の輝度ムラが抑制され、映像信号を反映した高精度な画像表示をすることが可能となる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１１−１６４６４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１に記載された従来の画像表示装置の有する画素回路では、データ電圧書き込み時には正確な電圧を書き込むことが可能であるが、発光開始時において、駆動トランジスタ５１４のゲート−ソース間電圧が、スイッチトランジスタ５１９の導通により電源線の電圧降下の影響を受けて変動してしまう。発光素子を流れる電流は、表示パネルの周辺に配置された電源から電源線を介して供給されるため、電源線には、表示パネル周辺から中央に向かって電源線の配線抵抗に応じた電圧降下が発生する。この電源線の電圧降下に起因した駆動トランジスタ５１４のゲート−ソース間電圧の変動により、表示パネル中央部では、映像信号とは無関係に輝度が低下してしまうといった不具合が発生する。【００１３】
これに対して、観者の視線は画面中央部に集中するため、画面中央部の輝度を確保することは表示パネルの高画質化にとって重要な要素である。【００１４】
上記課題に鑑み、本発明は、簡単な画素回路により画質改善された表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の一態様に係る表示装置は、複数の発光画素が配置された表示部を備える表示装置であって、前記複数の発光画素の各々は、第１電源線と、第２電源線と、ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、第１電極が前記駆動トランジスタのゲート電極に電気的に接続され、かつ、第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続されることにより、駆動トランジスタのゲート−ソース間電圧を保持する容量素子と、前記容量素子の前記第１電極及び前記第２電極の一方と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、前記容量素子の前記第１電極及び前記第２電極の他方に、参照電圧を印加するための第２スイッチ素子とを備え、前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されていることを特徴とする。
【発明の効果】
【００１６】
本発明の表示装置によれば、データ電圧に電源線の電圧降下分が加算された電圧が、発光画素に書き込まれるので、画面周辺部よりも電圧降下量の大きい画面中央部の発光輝度を高くすることができる。よって、画面周辺部よりも画面中央部が相対的に明るい画質を有する表示装置を提供することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の表示装置の電気的な構成を示すブロック図である。
【図２】図２は、本発明の実施の形態に係る表示部の有する画素の回路構成及びその周辺回路との接続を示す図である。
【図３Ａ】図３Ａは、本発明の実施の形態に係る表示装置の駆動方法の動作タイミングチャートである。
【図３Ｂ】図３Ｂは、本発明の実施の形態に係る表示装置の駆動方法の変形例を示す動作タイミングチャートである。
【図４】図４は、本発明の実施の形態に係る表示装置の動作フローチャートである。
【図５Ａ】図５Ａは、本発明の実施の形態に係る表示装置のデータ電圧書き込み時における画素回路の導通状態を表す図である。
【図５Ｂ】図５Ｂは、本発明の実施の形態に係る表示装置の発光時における画素回路の導通状態を表す図である。
【図６】図６は、本発明の実施の形態に係る表示装置及び従来の表示装置の輝度を比較するグラフである。
【図７】図７は、本発明の実施の形態に係る画素の回路レイアウト図である。
【図８】図８は、本発明の実施の形態に係る画素の変形例を示す回路レイアウト図である。
【図９Ａ】図９Ａは、本発明の実施の形態に係る画素回路の第１の変形例を示す回路図である。
【図９Ｂ】図９Ｂは、本発明の実施の形態に係る画素回路の第２の変形例を示す回路図である。
【図９Ｃ】図９Ｃは、本発明の実施の形態に係る画素回路の第３の変形例を示す回路図である。
【図１０Ａ】図１０Ａは、本発明の実施の形態に係る画素回路の第４の変形例を示す回路図である。
【図１０Ｂ】図１０Ｂは、本発明の実施の形態に係る画素回路の第５の変形例を示す回路図である。
【図１０Ｃ】図１０Ｃは、本発明の実施の形態に係る画素回路の第６の変形例を示す回路図である。
【図１０Ｄ】図１０Ｄは、本発明の実施の形態に係る画素回路の第７の変形例を示す回路図である。
【図１１Ａ】図１１Ａは、本発明の実施の形態に係る画素回路の第８の変形例を示す回路図である。
【図１１Ｂ】図１１Ｂは、本発明の実施の形態に係る画素回路の第９の変形例を示す回路図である。
【図１１Ｃ】図１１Ｃは、本発明の実施の形態に係る画素回路の第１０の変形例を示す回路図である。
【図１２】図１２は、本発明の表示装置を内蔵した薄型フラットＴＶの外観図である。
【図１３】図１３は、特許文献１に記載された画像表示装置の有する画素の回路構成を示す図である。
【図１４Ａ】図１４Ａは、特許文献１に記載された従来の画像表示装置の書き込み時における画素回路の導通状態を表す図である。
【図１４Ｂ】図１４Ｂは、特許文献１に記載された従来の画像表示装置の発光時における画素回路の導通状態を表す図である。
【発明を実施するための形態】
【００１８】
（本発明の基礎となった知見）
本発明者は、「背景技術」の欄において記載した画像表示装置に関し、以下の問題が生じることを見出した。
【００１９】
図１４Ａは、特許文献１に記載された従来の画像表示装置の書き込み時における画素回路の導通状態を表す図である。同図を用いて、画素への書き込み動作を説明する。
【００２０】
データ線５１６からデータ電圧Ｖｄａｔａを画素へ書き込む場合、走査線５１７の走査信号によりスイッチトランジスタ５１１及び５１２が導通状態となる。静電保持容量５１３は、データ線５１６及び参照電源線５２０に接続されているので、静電保持容量５１３には、（ＶＲＥＦ−Ｖｄａｔａ）の電圧が保持される。このとき、駆動トランジスタ５１４及びスイッチトランジスタ５１９は非導通状態であるため、正電源線５２１、負電源線５２２、参照電源線５２０及びデータ線５１６には定常電流は流れない。これにより、駆動トランジスタ５１４のゲート−ソース間に印加すべき電圧を保持する静電保持容量５１３の両端電極に、データ電圧に対応した正確な電圧が保持される。
【００２１】
図１４Ｂは、特許文献１に記載された従来の画像表示装置の発光時における画素回路の導通状態を表す図である。同図を用いて、画素の発光動作を説明する。
【００２２】
静電保持容量５１３へのデータ電圧Ｖｄａｔａの書き込みが完了した場合、走査線５１７の走査信号によりスイッチトランジスタ５１１及び５１２が非導通状態となる。これにより、静電保持容量５１３は、データ線５１６及び参照電源線５２０と非導通となる。この状態で、走査線５１８の走査信号により、スイッチトランジスタ５１９が導通状態となり、静電保持容量５１３は、駆動トランジスタ５１４のゲート電極及びソース電極と導通状態となる。これにより、静電保持容量５１３に保持されている電圧（ＶＲＥＦ−Ｖｄａｔａ）が駆動トランジスタ５１４のゲート−ソース間に印加されることになる。
【００２３】
ここで、負電源線５２２には、負電源線５２２の配線抵抗及び駆動電流により電圧降下（上昇）Ｖｄｒｏｐが発生しているとする。すなわち、画素５１０における負電源線５２２の電位ＶＥＥｐは以下のようになる。
【００２４】
【数１】
2013171938.tif 000003
【００２５】
画素５１０における負電源線５２２の電位が上記式１で示される状態で、有機ＥＬ素子５１５に駆動電流が流れることにより、駆動トランジスタ５１４のソース電位も負電源線５２２とともに電圧降下が無い状態に対して、Ｖｄｒｏｐ分だけ（ソース電位は、通常は、負電源線５２２電位＋有機ＥＬ素子５１５のアノード−カソード間電圧、であるが、電圧降下Ｖｄｒｏｐにより、当該通常のソース電位よりもＶｄｒｏｐ分だけ電位上昇する）電位上昇する。このとき、駆動トランジスタ５１４のゲート電極はフローティング状態であるので、ゲート電位はソース電位の変動に応じて上昇する。ここで、駆動トランジスタ５１４のゲート−ドレイン間には、寄生容量５３０が等価的に存在し、寄生容量５３０の容量値がＣｐａｒａであると仮定する。この場合には、駆動トランジスタ５１４のゲート電位の変動ΔＶｇは、ソース電位の変動分Ｖｄｒｏｐに対して、Ｖｄｒｏｐ×Ｃｓ／（Ｃｓ＋Ｃｐａｒａ）となる。なお、Ｃｓは、静電保持容量５１３の容量値である。よって、駆動トランジスタ５１４のゲート−ソース間電圧Ｖｇｓは、静電保持容量５１３に保持された電圧（ＶＲＥＦ−Ｖｄａｔａ）、ゲート電圧の変動分ΔＶｇ及びソース電圧の変動分ΔＶｓから、以下のようになる。
【００２６】
【数２】
2013171938.tif 000004
【００２７】
上記式２より、発光開始時のＶｇｓは、負電源線５２２の電圧降下（上昇）により、書き込み電圧（ＶＲＥＦ−Ｖｄａｔａ）から（Ｃｐａｒａ／Ｃｓ＋Ｃｐａｒａ）×Ｖｄｒｏｐの分減少する。また、有機ＥＬ素子５１５を流れる駆動電流Ｉｄは以下のように表される。
【００２８】
【数３】
2013171938.tif 000005
【００２９】
ここで、β及びＶｔｈは、それぞれ、駆動トランジスタ５１４の移動度及び閾値電圧ある。上記式３より、駆動電流Ｉｄも減少するので、有機ＥＬ素子５１５の発光輝度は低下する。この発光輝度の低下により、結果的に、電圧降下（上昇）の大きい画素中央部が暗くなる。
【００３０】
以上により、特許文献１に記載された従来の画像表示装置では、電源線の電圧降下により画面中央部が暗くなり、高画質を維持することが困難となる。観者の視線は画面中央部に集中することから、むしろ画面中央部を周辺部よりも明るくすることで、表示パネルは高画質化される。
【００３１】
このような問題を解決するために、本発明の一態様に係る表示装置は、複数の発光画素が配置された表示部を備える表示装置であって、前記複数の発光画素の各々は、第１電源線と、第２電源線と、ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、第１電極が前記駆動トランジスタのゲート電極に電気的に接続され、かつ、第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続されることにより、駆動トランジスタのゲート−ソース間電圧を保持する容量素子と、前記容量素子の前記第１電極及び前記第２電極の一方と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、前記容量素子の前記第１電極及び前記第２電極の他方に、参照電圧を印加するための第２スイッチ素子とを備え、前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されていることを特徴とする。
【００３２】
本態様によれば、データ電圧の書き込み時には、駆動トランジスタのソース電極と接続可能な容量素子の第１電極及び第２電極の一方には、第１スイッチ素子を介してデータ電圧が印加され、駆動トランジスタのゲート電極と接続可能な容量素子の第１電極及び第２電極の他方には、画素位置により電圧変動する電源線の電圧が第２スイッチ素子を介して印加される。これにより、容量素子には、データ電圧の絶対値に電源線の電圧変動量の絶対値が加算された電圧を書き込むことが可能である。これにより、例えば、配線抵抗及び電流による電源線の電圧降下（上昇）量が画面周辺部よりも大きい画面中央部の発光輝度を相対的に高くすることが可能となる。よって、観者の視線が集中する傾向にある画面中央部を、画面周辺部よりも明るく設定でき、高画質を提供することが可能となる。
【００３３】
また、容量素子の第１電極及び第２電極の一方に印加される参照電圧を供給する参照電源線を別途設ける必要がないので、回路配線が簡素化できる。これにより、画素の微細化が促進され表示パネルの高精細化が可能となる。
【００３４】
また、例えば、前記複数の発光画素のうちの少なくとも１つの発光画素において、前記駆動トランジスタはｎ型であり、前記駆動トランジスタの前記ドレイン電極及び前記ソース電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、前記参照電圧は、当該発光画素における前記第２電源線電圧であり、前記第１スイッチ素子は、前記容量素子の前記第２電極と前記データ線との導通及び非導通を切り換え、前記第２スイッチ素子は、前記容量素子の前記第１電極と前記第２電源線との導通及び非導通を切り換えてもよい。
【００３５】
第１及び第２スイッチ素子を導通状態にしてデータ電圧を書き込む時に、ｎ型駆動トランジスタのソース電極と接続可能な容量素子の第２電極にデータ電圧が印加される回路構成の場合には、ｎ型駆動トランジスタのゲート電極に正の電位変動を有する第２電源線の電圧が印加される。これにより、発光開始時時の駆動トランジスタのゲート−ソース間電圧は、データ電圧に対応した正確な電圧よりも大きい電圧となる。また、第２電源線の電圧上昇量は、画面周辺部よりも画面中央部のほうが大きいので、画面中央部の発光輝度を相対的に高くすることが可能となる。
【００３６】
また、例えば、前記複数の発光画素のうちの少なくとも１つの発光画素において、前記駆動トランジスタはｎ型であり、前記駆動トランジスタの前記ドレイン電極及び前記ソース電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、前記参照電圧は、当該発光画素における前記第１電源線電圧であり、前記第１スイッチ素子は、前記容量素子の前記第１電極と前記データ線との導通及び非導通を切り換え、前記第２スイッチ素子は、前記容量素子の前記第２電極と前記第１電源線との導通及び非導通を切り換えてもよい。
【００３７】
第１及び第２スイッチ素子を導通状態にしてデータ電圧を書き込む時に、ｎ型駆動トランジスタのゲート電極と接続可能な容量素子の第１電極にデータ電圧が印加される回路構成の場合には、ｎ型駆動トランジスタのソース電極に負の電位変動を有する第１電源線の電圧が印加される。これにより、発光開始時時の駆動トランジスタのゲート−ソース間電圧は、データ電圧に対応した正確な電圧よりも大きい電圧となる。また、第１電源線の電圧降下量は、画面周辺部よりも画面中央部のほうが大きいので、画面中央部の発光輝度を相対的に高くすることが可能となる。
【００３８】
また、例えば、前記複数の発光画素のうちの少なくとも１つの発光画素において、前記駆動トランジスタはｐ型であり、前記駆動トランジスタの前記ソース電極及び前記ドレイン電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、前記参照電圧は、当該発光画素における前記第１電源線電圧であり、前記第１スイッチ素子は、前記容量素子の前記第２電極と前記データ線との導通及び非導通を切り換え、前記第２スイッチ素子は、前記容量素子の前記第１電極と前記第１電源線との導通及び非導通を切り換えてもよい。
【００３９】
第１及び第２スイッチ素子を導通状態にしてデータ電圧を書き込む時に、ｐ型駆動トランジスタのソース電極と接続可能な容量素子の第２電極にデータ電圧が印加される回路構成の場合には、ｐ型駆動トランジスタのゲート電極に負の電位変動を有する第１電源線の電圧が印加される。これにより、発光開始時時の駆動トランジスタのゲート−ソース間電圧の絶対値は、データ電圧に対応した正確な電圧の絶対値よりも大きくなる。また、第１電源線の電圧降下量は、画面周辺部よりも画面中央部のほうが大きいので、画面中央部の発光輝度を相対的に高くすることが可能となる。
【００４０】
また、例えば、前記複数の発光画素のうちの少なくとも１つの発光画素において、前記駆動トランジスタはｐ型であり、前記駆動トランジスタの前記ソース電極及び前記ドレイン電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、前記参照電圧は、当該発光画素における前記第２電源線電圧であり、前記第１スイッチ素子は、前記容量素子の前記第１電極と前記データ線との導通及び非導通を切り換え、前記第２スイッチ素子は、前記容量素子の前記第２電極と前記第２電源線との導通及び非導通を切り換えてもよい。
【００４１】
第１及び第２スイッチ素子を導通状態にしてデータ電圧を書き込む時に、ｐ型駆動トランジスタのゲート電極と接続可能な容量素子の第１電極にデータ電圧が印加される回路構成の場合には、ｐ型駆動トランジスタのソース電極に正の電位変動を有する第２電源線の電圧が印加される。これにより、発光開始時時の駆動トランジスタのゲート−ソース間電圧の絶対値は、データ電圧に対応した正確な電圧の絶対値よりも大きくなる。また、第２電源線の電圧上昇量は、画面周辺部よりも画面中央部のほうが大きいので、画面中央部の発光輝度を相対的に高くすることが可能となる。
【００４２】
また、例えば、前記複数の発光画素の各々は、さらに、前記駆動トランジスタのソース電極と前記容量素子の前記第２の電極との導通及び非導通を切り換える第３スイッチ素子を備えてもよい。
【００４３】
これにより、データ電圧を書き込む時に第３スイッチ素子が非導通状態となることにより、当該書き込み期間において、容量素子の充電動作以外の定常電流の発生経路を遮断することが可能となる。よって、容量素子の第１電極及び第２電極には、データ電圧及び電源線電圧に対応した正確な電圧が書き込まれる。また、発光開始時に、第３スイッチ素子が導通状態となることにより、容量素子に保持された電圧が駆動トランジスタのゲート−ソース間に印加されるので、発光素子は、データ電圧及び電源線電圧に対応した輝度にて発光する。
【００４４】
また、例えば、前記駆動トランジスタはエンハンスメント型であってもよい。
【００４５】
これにより、駆動トランジスタが例えばｎ型の場合、データ電圧書き込み時において、第２電源線電圧は駆動トランジスタのゲート電極に印加されるが、駆動トランジスタのソース電極には第２電源線電圧に対して、有機ＥＬ素子の発光閾値電圧分だけ大きな電圧が印加されており、駆動トランジスタのゲート電極−ソース電極間には、０Ｖ以下の電圧が印加される。従って、駆動トランジスタの閾値電圧が０Ｖよりも大きいエンハンスメント型であれば、駆動トランジスタはオフ状態となる。よって、このとき、駆動トランジスタのドレイン電流は流れないので、有機ＥＬ素子は発光しない。
【００４６】
また、本発明の一態様に係る表示装置は、複数の発光画素が配置された表示部を備える表示装置であって、前記複数の発光画素の各々は、第１電源線と、第２電源線と、ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、第１電極及び第２電極を有し、前記第１電極が前記駆動トランジスタのゲート電極に電気的に接続され、かつ、前記第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続されることにより、駆動トランジスタのゲート−ソース間電圧を保持する第１容量素子と、前記第１容量素子の前記第１電極と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、前記第１容量素子の前記第１電極に、参照電圧を印加するための第２スイッチ素子と、前記駆動トランジスタの前記ソース電極と、前記発光素子の前記アノード電極との導通及び非導通を切り換える第４スイッチ素子とを備え、前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されている。
【００４７】
また、例えば、前記参照電圧は、当該発光画素における前記第１電源線電圧であり、さらに、前記駆動トランジスタの前記ソース電極または前記ドレイン電極に、初期化電圧を印加するための第５スイッチ素子を備えてもよい。
【００４８】
また、例えば、前記参照電圧は、当該発光画素における前記第１電源線電圧であり、さらに、第３電極及び第４電極を有し、前記第３電極が、前記第１容量素子の前記第２電極に接続され、前記第４電極が、初期化電圧に設定可能な初期化電圧線に接続された第２容量素子を備えてもよい。
【００４９】
この構成により、閾値電圧補償時において、第１容量素子の第１電極には、第２スイッチ素子を介して電圧降下が発生している第１電源線の電源線電圧が印加される。これにより、駆動トランジスタのソース電位は、第１電源線の電圧降下量の絶対値が減算された電位となる。この状態で、駆動トランジスタのゲート電極にデータ電圧が書き込まれるので、画面周辺部よりも電圧降下量の大きい画面中央部の発光輝度が相対的に高くなる。よって、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【００５０】
また、例えば、複数の発光画素が配置された表示部を備える表示装置であって、前記複数の発光画素の各々は、第１電源線と、第２電源線と、ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、第１電極及び第２電極を有し、前記第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続された第１容量素子と、第３電極及び第４電極を有し、前記第３電極が前記駆動トランジスタのゲート電極に電気的に接続され、前記第４電極が前記第１容量素子の前記第１電極に電気的に接続された第２容量素子と、前記第２容量素子の前記第３電極と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、前記第１の容量素子の前記第１電極に、参照電圧を印加するための第２スイッチ素子と、前記第１容量素子の前記第１電極と、前記駆動トランジスタのゲート電極とを接続する第６スイッチ素子とを備え、前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されていてもよい。
【００５１】
また、例えば、前記参照電圧は、当該発光画素における前記第２電源線電圧であり、さらに、前記第１容量素子の前記第２電極に、初期化電圧を印加するための第７スイッチ素子を備えてもよい。
【００５２】
これにより、閾値電圧補償時において、第１容量素子の第１電極には第２スイッチ素子を介して電圧上昇が発生している第２電源線の電源線電圧が印加される。これにより、第１容量素子の両端電圧は、電源線の電圧上昇量の絶対値が加算された電位となる。この状態で、駆動トランジスタのゲート電極に第１容量素子が接続されるので、画面周辺部よりも電圧上昇量の大きい画面中央部の発光輝度が相対的に高くなる。よって、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【００５３】
また、例えば、前記第２電源線は、前記発光素子の前記アノード電極及びカソード電極の一方が前記複数の発光画素に共通して形成された共通電極であり、前記複数の発光画素のうちの少なくとも１つの発光画素は、前記第２スイッチ素子のソース電極及びドレイン電極の一方と、当該発光画素に対応する前記共通電極とが電気的に接続される接続点を有してもよい。
【００５４】
これにより、データ電圧の書き込み時には、容量素子の２つの電極のうちデータ電圧が印加されない方の電極には、第２スイッチ素子の導通により上記共通電極の電位が印加される。
【００５５】
よって、上記接続点が設けられる画素間隔を、上記共通電極の電位変動の度合いに応じて決定できる。
【００５６】
また、例えば、前記接続点は、前記複数の発光画素のそれぞれに、１つずつ設けられていてもよい。
【００５７】
これにより、発光画素の発光輝度を、表示部における発光画素の位置に応じて高精度に変化させることが可能となる。
【００５８】
また、例えば、前記接続点は、前記複数の発光画素のうち隣接する２つ以上の発光画素に共通して設けられていてもよい。
【００５９】
これにより、例えば、隣接する赤色画素、緑色画素及び青色画素を１単位画素とするようなカラー表示装置では、発光画素の発光輝度を、当該単位画素ごとに変化させることが可能となる。
【００６０】
また、例えば、前記共通電極は、導電性の金属酸化物で形成されていてもよい。
【００６１】
また、例えば、前記共通電極は、シート抵抗が１Ω／ｓｑ．以上の材料で形成されていてもよい。
【００６２】
高導電性の金属電極に比べ、金属酸化物からなる共通電極は抵抗が高い。これにより、共通電極の表示部における位置に応じた電圧降下（上昇）量の変化は、金属電極の電圧降下（上昇）量の変化よりも大きくなる。よって、表示部の位置に応じた発光輝度の変化を顕著に設定することが可能となる。
【００６３】
以下、本発明の一態様に係る表示装置について、図面を参照しながら説明する。また、以下の図面において同一の構成要素には同一の符号を用いている。
【００６４】
なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
【００６５】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００６６】
（画素回路構成）
図１は、本発明の表示装置の電気的な構成を示すブロック図である。同図における表示装置１は、制御回路２と、走査線駆動回路４と、信号線駆動回路５と、表示部６とを備える。
【００６７】
また、図２は、本発明の実施の形態１に係る表示部の有する画素の回路構成及びその周辺回路との接続を示す図である。同図における画素１０は、スイッチトランジスタ１１、１２及び１９と、静電保持容量１３と、駆動トランジスタ１４と、有機ＥＬ素子１５と、データ線１６と、走査線１７及び１８と、正電源線２１と、負電源線２２とを備える。また、周辺回路は、走査線駆動回路４と、信号線駆動回路５とを備える発光画素である。
【００６８】
図１及び図２に記載された構成要素について、以下、その接続関係および機能を説明する。
【００６９】
制御回路２は、外部から入力された映像信号に基づいた制御信号を走査線駆動回路４及び信号線駆動回路５へと出力する。
【００７０】
走査線駆動回路４は、走査線１７及び１８に接続されており、走査線１７及び１８に走査信号を出力することにより、画素１０の有するスイッチトランジスタ１１、１２及び１９の導通及び非導通を駆動する回路である。
【００７１】
信号線駆動回路５は、データ線１６に接続されており、映像信号に基づいたデータ電圧を画素１０へ出力する駆動回路である。
【００７２】
表示部６は、マトリクス状に配置された複数の画素１０を有し、外部から表示装置１へ入力された映像信号に基づいて画像を表示する。
【００７３】
正電源線２１は、少なくとも画素行ごとまたは画素列ごとに配置された第１電源線であり、負電源線２２は、少なくとも画素行ごとまたは画素列ごとに配置された及び第２電源線である。
【００７４】
正電源線２１及び負電源線２２の端部には、表示部６の外部に設けられた電源から電源電圧が印加される。これより、正電源線２１には、表示パネル周辺から中央に向かって電源線の配線抵抗に応じた電圧降下が発生し、負電源線２２には、表示パネル周辺から中央に向かって電源線の配線抵抗に応じた電圧上昇が発生する。つまり、複数の画素１０の各々における正電源線２１の電圧である電源線電圧ＶＤＤｐ、及び負電源線の電圧である電源線電圧ＶＥＥｐは、画素１０の表示部６における位置によって異なる。
【００７５】
スイッチトランジスタ１１は、ゲート電極が画素行ごとに配置された走査線１７に接続され、ソース電極及びドレイン電極の一方が画素列ごとに配置されたデータ線１６に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の第２電極である電極１３２に接続された第１スイッチ素子である。スイッチトランジスタ１１は、輝度に対応したデータ電圧を伝達するデータ線１６と電極１３２との導通及び非導通を切り換える機能を有する。
【００７６】
スイッチトランジスタ１２は、ゲート電極が走査線１７に接続され、ソース電極及びドレイン電極の一方が負電源線２２に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の第１電極である電極１３１に接続され、電極１３１に参照電圧を印加するための第２スイッチ素子である。スイッチトランジスタ１２は、電極１３１と負電源線２２との導通及び非導通を切り換えることにより、負電源線２２の電源線電圧ＶＥＥｐを静電保持容量１３の電極１３１に印加するタイミングを決定する機能を有する。つまり、各画素１０における上記参照電圧は、当該画素１０における負電源線２２の電源線電圧ＶＥＥｐである。スイッチトランジスタ１１及び１２は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００７７】
なお、スイッチトランジスタ１１及び１２の走査線を、共通の走査線１７とすることで、スイッチトランジスタを制御する走査線の本数を削減できるので、回路構成を簡素化できる。
【００７８】
静電保持容量１３は、電極１３１が駆動トランジスタ１４のゲート電極に接続され、電極１３２がスイッチトランジスタ１９を介して駆動トランジスタ１４のソース電極に接続された容量素子である。静電保持容量１３は、データ線１６から供給されたデータ電圧に対応した電圧を保持し、例えば、スイッチトランジスタ１１及び１２がオフ状態となった後に、駆動トランジスタ１４のゲート−ソース間電圧を安定的に保持し、駆動トランジスタ１４から有機ＥＬ素子１５へ供給する電流を安定化させる。
【００７９】
駆動トランジスタ１４は、ドレイン電極が正電源線２１に接続され、ソース電極が有機ＥＬ素子１５のアノードに接続された駆動素子である。駆動トランジスタ１４は、ゲート−ソース間電圧を、当該電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。つまり、駆動トランジスタ１４は、ソース電極及びドレイン電極が正電源線２１と負電源線２２との間の電流径路上に配置され、ゲート−ソース間電圧に応じて当該電流径路上の電流を駆動する。
【００８０】
有機ＥＬ素子１５は、アノード電極及びカソード電極が、上記電流径路上に配置され、カソード電極が負電源線２２に接続された発光素子であり、駆動トランジスタ１４を介して上記信号電流が流れることにより発光する。駆動トランジスタ１４のドレイン電極及びソース電極、ならびに有機ＥＬ素子１５のアノード電極及びカソード電極は、この順で、正電源線２１から上記電流径路上に配置されている。
【００８１】
スイッチトランジスタ１９は、ゲート電極が画素行ごとに配置された走査線１８に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ１４のソース電極に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３２に接続された第３スイッチ素子である。スイッチトランジスタ１９は、駆動トランジスタ１４のソース電極と静電保持容量１３の電極１３２との導通及び非導通を切り換えることにより、静電保持容量１３に保持された電圧を駆動トランジスタ１４のゲート−ソース間に印加するタイミングを決定する。スイッチトランジスタ１９は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００８２】
データ線１６は、信号線駆動回路５に接続され、画素１０を含む画素列に属する各画素へ接続され、発光強度を決定するデータ電圧を供給する。
【００８３】
また、表示装置１は、画素列数分のデータ線１６を備える。
【００８４】
走査線１７は、走査線駆動回路４に接続され、画素１０を含む画素行に属する各画素に接続されている。これにより、走査線１７は、画素１０を含む画素行に属する各画素へ上記データ電圧を書き込むタイミングを供給し、当該画素の有する駆動トランジスタ１４のゲート電極に電源線電圧ＶＥＥｐを印加するタイミングを供給する。
【００８５】
走査線１８は、走査線駆動回路４に接続されている。これにより、走査線１８は、静電保持容量１３の電極１３２の電位を駆動トランジスタ１４のソース電極に印加するタイミングを供給する。
【００８６】
また、表示装置１は、画素行数分の走査線１７及び１８を備える。
【００８７】
なお、図１、図２には記載されていないが、正電源線２１及び負電源線２２は、それぞれ、他の画素にも接続されており、表示部６の周辺領域に配置された電源に接続されている。
【００８８】
（画素回路動作）
次に、本実施の形態に係る表示装置１の駆動動作について図３Ａ〜図５Ｂを用いて説明する。
【００８９】
図３Ａは、本発明の実施の形態１に係る表示装置の駆動方法の動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、走査線１７、走査線１８、及びデータ線１６に発生する電圧の波形図が示されている。また、図４は、本発明の実施の形態１に係る表示装置の動作フローチャートである。
【００９０】
まず、時刻ｔ０において、走査線駆動回路４は、走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチトランジスタ１９をオフ状態とする。これにより、駆動トランジスタ１４のソース電極と静電保持容量１３の電極１３２（第２電極）とは非導通となる（図４のＳ１１）。なお、本実施の形態において、例えば、走査線１８の電圧レベルのＨＩＧＨは＋２０Ｖ、ＬＯＷは−１０Ｖに設定されている。
【００９１】
次に、時刻ｔ１において、走査線駆動回路４は、走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチトランジスタ１１及び１２をオン状態とする。これにより、電極１３１（第１電極）と負電源線２２（第２電源線）とが導通し、電極１３２（第２電極）とデータ線１６とが導通する（図４のＳ１２）。図５Ａは、本発明の実施の形態１に係る表示装置のデータ電圧書き込み時における画素回路の導通状態を表す図である。同図に記載されているように、静電保持容量１３の電極１３１には負電源線２２の電源線電圧ＶＥＥｐが印加され、電極１３２にはデータ線１６を介してデータ電圧Ｖｄａｔａが印加される。つまり、ステップＳ１２では、画素１０に印加すべきデータ電圧に対応した電荷を静電保持容量１３に保持させている。
【００９２】
また、駆動トランジスタ１４のソース電極と電極１３２とは、ステップＳ１１の動作により非導通となっている。さらに、負電源線２２の電源線電圧ＶＥＥｐは、駆動トランジスタ１４のゲート電極に印加されるが、この時、駆動トランジスタ１４のソース電極には負電源線２２の電源線電圧ＶＥＥｐに対して、有機ＥＬ素子１５の発光閾値電圧分だけ大きな電圧が印加されており、駆動トランジスタ１４のゲート電極−ソース電極間には、０Ｖ以下の電圧が印加される。従って、駆動トランジスタ１４の閾値電圧Ｖｔｈが０Ｖよりも大き（エンハンスメント型）ければ、駆動トランジスタ１４はオフ状態となる。よって、このとき、駆動トランジスタ１４のドレイン電流は流れないので、有機ＥＬ素子１５は発光しない。なお、本実施の形態において、例えば、走査線１７の電圧レベルのＨＩＧＨは＋２０Ｖ、ＬＯＷは−１０Ｖに設定されている。
【００９３】
時刻ｔ１〜時刻ｔ２の期間、走査線１７の電圧レベルがＨＩＧＨであるので、画素１０の電極１３２にはデータ線１６からデータ電圧Ｖｄａｔａが印加され、同様に、画素１０を含む画素行に属する各画素に対しデータ電圧が供給される。
【００９４】
この期間において、負電源線２２には容量性負荷のみが接続されているので、当該期間の書き込み動作において定常電流による電圧降下は発生しない。またスイッチトランジスタ１２のドレイン−ソース間に発生する電位差は、静電保持容量１３の充電が完了した際は０Ｖとなる。データ線１６とスイッチトランジスタ１１についても同様である。よって、静電保持容量１３の電極１３１及び電極１３２には、それぞれ、データ電圧に対応した正確な電位ＶＥＥｐ及びＶｄａｔａが印加される。よって、静電保持容量１３には、（ＶＥＥｐ−Ｖｄａｔａ）の電圧が保持される。
【００９５】
次に、時刻ｔ２において、走査線駆動回路４は、走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチトランジスタ１１及び１２をオフ状態とする。これにより、電極１３１（第１電極）と負電源線２２（第２電源線）とは非導通となり、かつ、電極１３２（第２電極）とデータ線１６とは非導通となる（図４のＳ１３）。
【００９６】
次に、時刻ｔ３において、走査線駆動回路４は、走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチトランジスタ１９をオン状態とする。図５Ｂは、本発明の実施の形態１に係る表示装置の発光時における画素回路の導通状態を表す図である。同図に記載されているように、駆動トランジスタ１４のソース電極と静電保持容量１３の電極１３２（第２電極）とは導通する（図４のＳ１４）。また、静電保持容量１３の電極１３１は、負電源線２２と遮断され、電極１３２はデータ線１６と遮断されている。よって、駆動トランジスタ１４のゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、静電保持容量１３の両端電圧である（ＶＥＥｐ−Ｖｄａｔａ）が印加されることになる。
【００９７】
ここで、負電源線２２には、負電源線２２の配線抵抗及び駆動電流により電圧降下（上昇）Ｖｄｒｏｐが発生しているとする。すなわち、負電源線２２の電位ＶＥＥｐは以下のようになる。
【００９８】
【数４】
2013171938.tif 000006
【００９９】
負電源線２２の電位が上記式４で示される状態で、有機ＥＬ素子１５に駆動電流が流れることにより、駆動トランジスタ１４のソース電位も負電源線２２とともに電圧降下が無い状態に対して、Ｖｄｒｏｐ分だけ（ソース電位は、通常は負電源線電位ＶＥＥｐ＋有機ＥＬ素子１５のアノード−カソード間電圧、であるが、電圧降下Ｖｄｒｏｐにより、当該通常のソース電位よりもＶｄｒｏｐ分だけ電位上昇する）電位上昇する。このとき、駆動トランジスタ１４のゲート電極はフローティング状態であるので、ゲート電位はソース電位の変動に応じて上昇する。ここで、駆動トランジスタ１４のゲート−ドレイン間には、寄生容量３０が等価的に存在し、寄生容量３０の容量値がＣｐａｒａであると仮定する。この場合には、駆動トランジスタ１４のゲート電位の変動ΔＶｇは、ソース電位の変動分Ｖｄｒｏｐに対して、｛Ｖｄｒｏｐ×Ｃｓ／（Ｃｓ＋Ｃｐａｒａ）｝となる。なお、Ｃｓは、静電保持容量１３の容量値である。よって、駆動トランジスタ１４のゲート−ソース間電圧Ｖｇｓは、静電保持容量１３に保持された電圧（ＶＥＥｐ−Ｖｄａｔａ）、ゲート電圧の変動分ΔＶｇ及びソース電圧の変動分ΔＶｓから、以下のようになる。
【０１００】
【数５】
2013171938.tif 000007
【０１０１】
発光開始時のＶｇｓは、負電源線２２の電圧降下（上昇）により、書き込み電圧（ＶＥＥｐ−Ｖｄａｔａ）から上記式５へと変動する。正確な書き込み電圧が、例えば、−Ｖｄａｔａ（ＶＥＥｐ＝ＧＮＤ（０Ｖ）の場合）であるとすると、Ｖｇｓの変動分ΔＶｇｓは以下のようになる。
【０１０２】
【数６】
2013171938.tif 000008
【０１０３】
つまり、発光開始時のＶｇｓは、上記正確な書き込み電圧に比べ、上記式６で表されたΔＶｇｓの分大きくなる。また、負電源線２２での電圧降下（上昇）分Ｖｄｒｏｐが大きいほどΔＶｇｓは大きくなる。また、有機ＥＬ素子１５を流れる駆動電流は以下のように表される。
【０１０４】
【数７】
2013171938.tif 000009
【０１０５】
ここで、β及びＶｔｈは、それぞれ、駆動トランジスタ１４の移動度及び閾値電圧である。上記式７より、駆動電流Ｉｄも増加し、結果的に有機ＥＬ素子１５の発光輝度は増加する。また、電圧降下（上昇）分Ｖｄｒｏｐが大きいほど有機ＥＬ素子１５の発光輝度は増加する。通常、正電源線２１及び負電源線２２に電圧を供給する電源は表示部６の外部に配置されており、当該電源から表示部６の最外周に位置する電源線に電源電圧は供給される。この場合、正電源線２１の電位は表示部６の中央へ向かうにつれ降下し、負電源線２２の電位は表示部６の中央へ向かうにつれ上昇する。つまり、表示部６の中央へ向かうにつれ正電源線２１と負電源線２２との電位差は小さくなっていく。よって、電圧降下（上昇）の大きい（上記電位差の小さい）画素中央部が明るくなる。
【０１０６】
なお、本実施の形態において、例えば、駆動トランジスタ１４のソース電位はスイッチトランジスタ１９の導通により、０Ｖから１０Ｖに変化する。また、正電源線の電圧ＶＤＤは＋２０Ｖ、負電源線２２の電源線電圧ＶＥＥｐは０Ｖに設定されている。
【０１０７】
図６は、本発明の実施の形態に係る表示装置及び従来の表示装置の輝度を比較するグラフである。同図に記載されたグラフにおいて、横軸は負電源線２２における電圧降下（上昇）量であるΔＶｄｒｏｐを表し、縦軸は負電源線２２における電圧降下（上昇）がない場合を基準輝度としたときの輝度変化率を表している。また、同図では、本実施の形態に係る表示装置１（４Ｔ１Ｃ４Ｗ）及び従来の画像表示装置（４Ｔ１Ｃ５Ｗ）の輝度変化率を比較している。ここで、４Ｔ１Ｃ４Ｗとは、例えば、駆動トランジスタ１４、スイッチトランジスタ１１、１２及び１９の４つのトランジスタを４Ｔと表し、静電保持容量１３を１Ｃと表し、正電源線２１、データ線１６、走査線１７及び１８の４つの配線を４Ｗと表したものである。また、４Ｔ１Ｃ５Ｗとは、例えば、駆動トランジスタ５１４、スイッチトランジスタ５１１、５１２及び５１９の４つのトランジスタを４Ｔと表し、静電保持容量５１３を１Ｃと表し、正電源線５２１、データ線５１６、走査線１７及び１８、ならびに参照電源線５２０の５つの配線を５Ｗと表したものである。
【０１０８】
図６において、従来の画像表示装置では、ΔＶｄｒｏｐが増加するにつれ、輝度変化率は減少している。これは、上記式３に基づく駆動電流Ｉｄの電圧降下（上昇）量依存性を表すものであり、電圧降下（上昇）量の大きい画面中央部ほど輝度低下が大きいことを表すものである。これに対して、本発明の表示装置１では、ΔＶｄｒｏｐが増加するにつれ、輝度変化率は増加している。これは、上記式７に基づく駆動電流Ｉｄの電圧降下（上昇）量依存性を表すものであり、電圧降下（上昇）量の大きい画面中央部ほど輝度上昇することを表すものである。つまり、本発明の表示装置１では、従来の画像表示装置における輝度変化の傾向を反転させている。
【０１０９】
時刻ｔ３〜時刻ｔ４の期間、ゲート−ソース間には、上記式５で表された電圧Ｖｇｓが印加され続け、上記式７で表された電流Ｉｄが流れることにより有機ＥＬ素子１５は発光を持続する。
【０１１０】
ｔ０〜ｔ４の期間は、表示装置１の有する全画素の発光強度が更新される１フレーム期間に相当し、ｔ４以降においてもｔ０〜ｔ４の期間の動作が繰り返される。
【０１１１】
図３Ｂは、本発明の実施の形態１に係る表示装置の駆動方法の変形例を示す動作タイミングチャートである。
【０１１２】
まず、時刻ｔ１０において、走査線駆動回路４は、図３Ａに記載された時刻ｔ０での動作と、図３Ａに記載された時刻ｔ１での動作とを同時に実行する（図４のＳ１１とＳ１２）。つまり、駆動トランジスタ１４のソース電極と電極１３２とが非導通となり、同時に、電極１３１には電源電圧ＶＥＥｐが印加され、電極１３２にはデータ電圧Ｖｄａｔａが印加される。
【０１１３】
時刻ｔ１０〜時刻ｔ１１の期間では、図３Ａに記載された時刻ｔ１〜時刻ｔ２の期間と同様の状態が実現される。走査線１７の電圧レベルがＨＩＧＨであるので、画素１０の電極１３２にはデータ線１６からデータ電圧Ｖｄａｔａが印加され、同様に、画素１０を含む画素行に属する各画素に対しデータ電圧が供給される。
【０１１４】
この期間において、負電源線２２には容量性負荷のみが接続されているので、当該期間の書き込み動作において定常電流による電圧降下は発生しない。またスイッチトランジスタ１２のドレイン電極ソース電極間に発生する電位差は、静電保持容量１３の充電が完了した際は０Ｖとなる。データ線１６とスイッチトランジスタ１１についても同様である。よって、電極１３１及び電極１３２には、それぞれ、データ電圧に対応した正確な電位ＶＥＥｐ及びＶｄａｔａが印加される。よって、静電保持容量１３には、（ＶＥＥｐ−Ｖｄａｔａ）の電圧が保持される。
【０１１５】
次に、時刻ｔ１１において、走査線駆動回路４は、図３Ａに記載された時刻ｔ２での動作と、図３Ａに記載された時刻ｔ３での動作とを同時に実行する（図４のＳ１３とＳ１４）。つまり、電極１３１と負電源線２２とは非導通となり、電極１３２とデータ線１６とは非導通となり、駆動トランジスタ１４のソース電極と電極１３２とが導通する。このとき、Ｖｇｓは、負電源線２２の電圧降下（上昇）により、書き込み電圧（ＶＥＥｐ−Ｖｄａｔａ）から上記式５へと変動する。
【０１１６】
時刻ｔ１１〜時刻ｔ１２の期間、ゲート−ソース間には、上記式５で示されたＶｇｓが印加され続け、上記式７で示された電流Ｉｄが流れることにより有機ＥＬ素子１５は発光を持続する。
【０１１７】
ｔ１０〜ｔ１２の期間は、表示装置１の全画素の発光強度が更新される１フレーム期間に相当し、ｔ１２以降においてもｔ１０〜ｔ１２の期間の動作が繰り返される。
【０１１８】
以上のように、本発明の実施の形態に係る表示装置によれば、データ電圧の書き込み時には、駆動トランジスタ１４のソース電極と接続可能な電極１３２にはスイッチトランジスタ１１を介してデータ電圧Ｖｄａｔａが印加され、駆動トランジスタ１４のゲート電極と接続可能な電極１３１には、電圧降下（上昇）が発生している負電源線２２の電源線電圧ＶＥＥｐが印加される。これにより、静電保持容量１３には、データ電圧Ｖｄａｔａの絶対値に電源線の電圧降下（上昇）量Ｖｄｒｏｐの絶対値が加算された電圧が書き込まれ、発光開始時には、データ電圧Ｖｄａｔａに対応した電圧に対して電圧降下（上昇）量Ｖｄｒｏｐに対応した電圧が加算された電圧が駆動トランジスタ１４のゲート−ソース間に印加されるので、画面周辺部よりも電圧降下（上昇）量の大きい画面中央部の発光輝度が相対的に高くなる。よって、本発明の実施の形態１に係る表示装置１は、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【０１１９】
なお、本実施の形態において、図３Ａに記載された動作タイミングでは、走査線１８の時刻ｔ３及び時刻ｔ４におけるタイミングを、走査線１７のタイミングと独立に制御することにより、１フレーム期間内における発光時間、つまりＤｕｔｙ制御を任意に調整することができる。一方、図３Ｂに記載された動作タイミングでは、走査線１７及び１８は連動する。よって、走査線制御回路が簡素になるため回路規模を小さくすることができ、スイッチトランジスタ１１およびスイッチトランジスタ１２がｎ（ｐ）型であり、スイッチトランジスタ１９がｐ（ｎ）型である場合には、走査線１７および１８を同一配線として走査線駆動回路４の出力本数を削減できるが、上記Ｄｕｔｙ制御は不可能であり１フレーム期間内においてデータ電圧の書き込み期間を除いた期間の、ほぼ１００％の発光を持続する。
【０１２０】
（画素レイアウト）
次に、本実施の形態に係る表示装置が有する画素１０の回路構成を実現する回路素子のレイアウトについて説明する。
【０１２１】
図７は、本発明の実施の形態に係る画素の回路レイアウト図である。同図において、左側には画素１０の回路図が、中央部には駆動回路層の上面透視図が、及び、右側には発光層の上面透視図が示されている。図７には、トップエミッション型の回路レイアウト図が示されているため、駆動回路層が下層、発光層が上層という位置関係にある。
【０１２２】
画素１０における有機ＥＬ素子１５及び負電源線２２を除く回路素子を含む駆動回路層は、ＧＭ（ゲートメタル）層と、ＳＤ（ソース／ドレイン）層と、Ｓｉ（半導体）層とを含む。駆動トランジスタ１４、スイッチトランジスタ１１、１２及び１９は、ボトムゲート電極型の薄膜トランジスタで構成されている。よって、ＧＭ層が下層、ＳＤ層が上層、及びＳｉ層が中間層となっている。ＧＭ層には、各トランジスタのゲート電極、静電保持容量１３の電極１３１、走査線１７及び１８、ならびに正電源線２１（横方向）が配置されている。また、ＳＤ層には、各トランジスタのソース電極及びドレイン電極、静電保持容量１３の電極１３２、データ線１６、ならびに正電源線（縦方向）が配置されている。
【０１２３】
一方、画素１０における有機ＥＬ素子１５及び負電源線２２を含む発光層は、ＡＭ（アノードメタル）層と、ＢＮＫ（バンク）層と、透明陰極層（図示せず）とを含む。ＡＭ層が下層、ＢＮＫ層が中間層、及び、透明電極層が上層となっている。ＡＭ層には有機ＥＬ素子のアノード電極が配置され、透明電極層には有機ＥＬ素子のカソード電極及び負電源線２２が配置されている。なお、本例では、負電源線２２は、画素ごとに設けられた配線ではなく、表示部６全面に形成された透明陰極膜で構成されている。負電源線２２が有機ＥＬ素子１５のカソード電極と一致しており、当該カソード電極が全ての画素１０に共通して形成された共通電極である。ＢＮＫ層には、有機発光層を画素ごとに分離するためのバンクが配置されている。
【０１２４】
ここで、画素１０の回路を実現するため、有機ＥＬ素子１５のアノード電極と駆動トランジスタ１４のソース電極との接続点Ａを介して、駆動回路層と発光層とが電気的に接続されている。接続点Ａは、ＳＤ層とＡＭ層とを接続するコンタクトホールにより構成されている。また、本発明の要部である、負電源線２２とスイッチトランジスタ１２のソース電極及びドレイン電極の一方との接続点Ｂは、ＳＤ層と透明陰極層とを接続するコンタクトホールにより構成されている。より正確には、透明電極層、ＡＭ層（バンク無しの領域）、ＡＭ層とＳＤ層とを接続するコンタクトホール、及び接続点Ｂにより、ＳＤ層と透明電極層とが接続されている。
【０１２５】
以上のレイアウトにより、本発明の画素１０の回路が実現される。
【０１２６】
上記レイアウトでは、接続点Ｂが画素ごとに配置されている。これにより、画素１０の発光輝度を、表示部６における画素位置に応じて高精度に変化させることが可能となる。一方、接続点Ｂは最上層である透明陰極と接続されているため、発光領域となる画素開口部を制限してしまう。これに対し、画素開口率の低下を抑制するレイアウトを説明する。
【０１２７】
図８は、本発明の実施の形態に係る画素の変形例を示す回路レイアウト図である。同図に記載された回路レイアウトは、図７に記載された回路レイアウトと比較して、スイッチトランジスタ１２のソース電極及びドレイン電極の一方と負電源線２２とを接続する接続点Ｂが、画素ごとに配置されていない点が異なる。図８の左側に記載された駆動回路層のレイアウトでは、例えば、隣接する赤色画素１０Ｒ、緑色画素１０Ｇ及び青色画素１０Ｂを１単位画素として、当該単位画素ごとに接続点Ｂを構成するコンタクトホールが設けられている。つまり、接続点Ｂは、隣接する２つ以上の画素に共通して設けられている。隣接する複数の画素では、電圧降下（上昇）量の大きな差異はみられないことから、上記のように単位画素ごとに接続点Ｂを設ける構成であっても、画面周辺部よりも画面中央部の方が明るくなるという本発明の効果は達成される。また、本変形例のレイアウト構成により、コンタクトホールによる開口率の低下が抑制される。
【０１２８】
上述した図７及び図８に示されたレイアウトに代表されるように、接続点Ｂが設けられる画素間隔を、上記共通電極の電位変動の度合いに応じて決定することが可能となる。
【０１２９】
なお、共通電極である負電源線２２は、導電性の金属酸化物で形成されていてもよい。また、この場合、負電源線２２は、シート抵抗が１Ω／ｓｑ．以上の材料で形成されていることが好ましい。高導電性の金属電極に比べ、金属酸化物からなる共通電極は抵抗が高い。これにより、共通電極の表示部における位置に応じた電圧降下（上昇）量の変化は、金属電極の電圧降下（上昇）量の変化よりも大きくなる。よって、表示部の位置に応じた発光輝度の変化を顕著に設定することが可能となる。
【０１３０】
なお、本発明の表示装置１が有する画素の回路構成は、図２に記載された回路構成に限定されない。以下、本発明の表示装置の画素回路構成を例示する。
【０１３１】
（ｎ型駆動トランジスタを有する画素回路構成の変形例１）
図９Ａは、本発明の実施の形態に係る画素回路の第１の変形例を示す回路図である。同図に記載された画素１０ＮＳの回路構成は、図２に記載された画素１０の回路構成と比較して、スイッチトランジスタ１９及び走査線１８の代わりに、スイッチ素子４１が配置されている点のみが異なる。以下、図２に記載された画素１０の回路構成と異なる点を中心に説明する。
【０１３２】
スイッチ素子４１は、一端が駆動トランジスタ１４のソース電極に接続され、他端が電極１３２及び有機ＥＬ素子１５のアノード電極に接続され、駆動トランジスタ１４の駆動電流を流す、または、遮断する機能を有する。スイッチ素子４１は、例えば、ゲート電極が走査線１８に接続された薄膜トランジスタで構成される。スイッチ素子４１の駆動タイミングは、図２に記載された画素１０のスイッチトランジスタ１９と同じである。上記回路構成及び駆動タイミングにより、画素１０ＮＳがマトリクス状に配置された表示装置は、上記実施の形態に係る表示装置１と同様の効果を奏する。
【０１３３】
（ｎ型駆動トランジスタを有する画素回路構成の変形例２）
図９Ｂは、本発明の実施の形態に係る画素回路の第２の変形例を示す回路図である。同図に記載された画素１０ＮＧ１の回路構成は、スイッチトランジスタ１１、１２及び１９と、静電保持容量１３と、駆動トランジスタ１４と、有機ＥＬ素子１５と、データ線１６と、走査線１７及び１８と、正電源線２１と、負電源線２２と、スイッチ素子４１とを備える。
【０１３４】
スイッチトランジスタ１１は、ゲート電極が走査線１７に接続され、ソース電極及びドレイン電極の一方がデータ線１６に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１（第１電極）に接続された第１スイッチ素子である。スイッチトランジスタ１１は、電極１３１とデータ線１６との導通及び非導通を切り換えることにより、データ線１６のデータ電圧を電極１３１に印加するタイミングを決定する機能を有する。
【０１３５】
スイッチトランジスタ１２は、ゲート電極が走査線１７に接続され、ソース電極及びドレイン電極の一方が正電源線２１（第１電源線）に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３２（第２電極）に接続された第２スイッチ素子である。スイッチトランジスタ１２は、電極１３２と正電源線２１との導通及び非導通を切り換えることにより、画素１０における正電源線２１の電源線電圧ＶＤＤｐを電極１３２に印加するタイミングを決定する機能を有する。スイッチトランジスタ１１及び１２は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０１３６】
静電保持容量１３は、電極１３１が駆動トランジスタ１４のゲート電極に接続され、電極１３２がスイッチトランジスタ１９を介して有機ＥＬ素子１５のアノード電極に接続された容量素子である。静電保持容量１３は、データ線１６から供給されたデータ電圧に対応した電圧を保持し、例えば、スイッチトランジスタ１１及び１２がオフ状態となった後に、駆動トランジスタ１４のゲート−ソース間電圧を安定的に保持し、駆動トランジスタ１４から有機ＥＬ素子１５へ供給する電流を安定化させる。
【０１３７】
駆動トランジスタ１４は、ドレイン電極が正電源線２１に接続され、ソース電極がスイッチ素子４１の一端に接続された駆動素子である。駆動トランジスタ１４は、ゲート−ソース間電圧を、当該電圧に対応したドレイン電極電流に変換する。そして、このドレイン電極電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０１３８】
有機ＥＬ素子１５は、カソードが負電源線２２に接続された発光素子であり、駆動トランジスタ１４及びスイッチ素子４１を介して上記信号電流が流れることにより発光する。駆動トランジスタ１４のドレイン電極及びソース電極、ならびに有機ＥＬ素子１５のアノード電極及びカソード電極が、この順で、正電源線２１と負電源線２２との間の電流径路上に配置されている。
【０１３９】
スイッチトランジスタ１９は、ゲート電極が走査線１８に接続され、ソース電極及びドレイン電極の一方が有機ＥＬ素子１５のアノード電極に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３２に接続された第３スイッチ素子である。スイッチトランジスタ１９は、スイッチ素子４１と連動して、静電保持容量１３に保持された電圧を駆動トランジスタ１４のゲート−ソース間に印加するタイミングを決定する。スイッチトランジスタ１９は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０１４０】
スイッチ素子４１は、他端がスイッチトランジスタ１９のソース電極及びドレイン電極の一方と有機ＥＬ素子１５のアノード電極に接続され、駆動トランジスタ１４の駆動電流を流す、または、遮断する機能を有する。スイッチ素子４１は、例えば、ゲート電極が走査線に接続された薄膜トランジスタで構成される。本回路構成において、スイッチ素子４１は、データ電圧の書き込み時において、駆動トランジスタ１４のゲート電極にデータ電圧Ｖｄａｔａが印加されることにより駆動トランジスタ１４がオン状態となり駆動電流が有機ＥＬ素子１５に流れて発光してしまうことを防止するために設けられている。一方、スイッチトランジスタ１９は、データ電圧の書き込み時において、正電源線２１→スイッチトランジスタ１２→電極１３２→スイッチトランジスタ１９→有機ＥＬ素子１５→負電源線２２という経路で有機ＥＬ素子１５に電流が流れてしまうことを防止するために設けられている。よって、スイッチ素子４１の駆動タイミングは、スイッチトランジスタ１９の駆動タイミングと同じである。
【０１４１】
以上のように、本変形例によれば、データ電圧の書き込み時には、駆動トランジスタ１４のゲート電極と接続可能な電極１３１にはスイッチトランジスタ１１を介してデータ電圧Ｖｄａｔａが印加され、駆動トランジスタ１４のソース電極と接続可能な電極１３２には、電圧降下が発生している正電源線２１の電源線電圧ＶＤＤｐが印加される。これにより、静電保持容量１３には、データ電圧Ｖｄａｔａの絶対値に電源線の電圧降下量の絶対値が加算された電圧が書き込まれるので、画面周辺部よりも電圧降下量の大きい画面中央部の発光輝度が相対的に高くなる。よって、本変形例に係る画素１０ＮＧ１がマトリクス状に配置された表示装置は、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【０１４２】
（ｎ型駆動トランジスタを有する画素回路構成の変形例３）
図９Ｃは、本発明の実施の形態に係る画素回路の第３の変形例を示す回路図である。同図に記載された画素１０ＮＧ２の回路構成は、図９Ｂに記載された画素１０ＮＧ１の回路構成と比較して、スイッチトランジスタ１９及び走査線１８が無く、スイッチ素子４１の接続位置が異なる。以下、図９Ｂに記載された画素１０ＮＧ１の回路構成と異なる点を中心に説明する。
【０１４３】
スイッチ素子４１は、一端が駆動トランジスタ１４のソース電極及び静電保持容量１３の電極１３２に接続され、他端が有機ＥＬ素子１５のアノード電極に接続されている。スイッチ素子４１は、データ電圧の書き込み時に非導通状態となることにより、正電源線２１→駆動トランジスタ１４→スイッチ素子４１→有機ＥＬ素子１５→負電源線２２という電流径路、及び、正電源線２１→スイッチトランジスタ１２→電極１３２→スイッチ素子４１→有機ＥＬ素子１５→負電源線２２という電流径路を遮断する機能を有する。これにより、データ電圧の書き込み時において静電保持容量１３と駆動トランジスタ１４とが接続された状態であっても、電流径路が遮断されるので、静電保持容量１３にはデータ電圧に対応した正確な電圧が保持される。スイッチ素子４１は、駆動タイミングは、図２に記載されたスイッチトランジスタ１９と同じである。上記回路構成及び駆動タイミングにより、画素１０ＮＧ２がマトリクス状に配置された表示装置は、上記実施の形態に係る表示装置１と同様の効果を奏する。なお、スイッチ素子４１が上記位置に配置されることにより、スイッチトランジスタ１９が不要となる。
【０１４４】
（ｐ型駆動トランジスタを有する画素回路構成の変形例４）
図１０Ａは、本発明の実施の形態に係る画素回路の第４の変形例を示す回路図である。同図に記載された画素１０ＰＳ１の回路構成は、ｐ型のスイッチトランジスタ３１、３２及び３９と、静電保持容量１３と、駆動トランジスタ３４と、有機ＥＬ素子１５と、データ線１６と、走査線１７及び１８と、正電源線２１と、負電源線２２とを備える。
【０１４５】
スイッチトランジスタ３１は、ゲート電極が走査線１７に接続され、ソース電極及びドレイン電極の一方がデータ線１６に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１に接続された第１スイッチ素子である。スイッチトランジスタ３１は、静電保持容量１３の電極１３１（第２電極）とデータ線１６との導通及び非導通を切り換えることにより、データ線１６のデータ電圧を電極１３１に印加するタイミングを決定する機能を有する。
【０１４６】
スイッチトランジスタ３２は、ゲート電極が走査線１７に接続され、ソース電極及びドレイン電極の一方が正電源線２１に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３２に接続された第２スイッチ素子である。スイッチトランジスタ３２は、静電保持容量１３の電極１３２（第１電極）と正電源線２１との導通及び非導通を切り換えることにより、正電源線２１の電源線電圧ＶＤＤｐを電極１３２に印加するタイミングを決定する機能を有する。スイッチトランジスタ３１及び３２は、例えば、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
【０１４７】
静電保持容量１３は、電極１３１がスイッチトランジスタ３９を介して駆動トランジスタ３４のソース電極及び正電源線２１に接続され、電極１３２が駆動トランジスタ３４のゲート電極に接続された容量素子である。静電保持容量１３は、データ線１６から供給されたデータ電圧に対応した電圧を保持し、例えば、スイッチトランジスタ３１及び３２がオフ状態となった後に、駆動トランジスタ３４のゲート−ソース間電圧を安定的に保持し、駆動トランジスタ３４から有機ＥＬ素子１５へ供給する電流を安定化させる。
【０１４８】
駆動トランジスタ３４は、ソース電極が正電源線２１に接続され、ドレイン電極が有機ＥＬ素子１５のアノード電極に接続された駆動素子である。駆動トランジスタ３４は、ゲート−ソース間電圧を、当該電圧に対応したドレイン電極電流に変換する。そして、このドレイン電極電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ３４は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
【０１４９】
有機ＥＬ素子１５は、カソードが負電源線２２に接続された発光素子であり、駆動トランジスタ３４を介して上記信号電流が流れることにより発光する。駆動トランジスタ３４のソース電極及びドレイン電極、ならびに有機ＥＬ素子１５のアノード電極及びカソード電極が、この順で、正電源線２１と負電源線２２との間の電流径路上に配置されている。
【０１５０】
スイッチトランジスタ３９は、ゲート電極が走査線１８に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ３４のソース電極及び正電源線２１に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１に接続された第３スイッチ素子である。スイッチトランジスタ３９は、静電保持容量１３に保持された電圧を駆動トランジスタ３４のゲート−ソース間に印加するタイミングを決定する。スイッチトランジスタ３９は、ｐ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。スイッチトランジスタ３９は、データ電圧の書き込み時において、非導通状態となることにより、電極１３１→スイッチトランジスタ３９→正電源線２１という経路で正電源線２１に電流が流れてしまうことを防止する。
【０１５１】
ここで、本変形例に係る表示装置の駆動動作について説明する。
【０１５２】
まず、走査線駆動回路４は、走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチトランジスタ３９をオフ状態とする。これにより、駆動トランジスタ３４のソース電極と静電保持容量１３の電極１３１とは非導通となる。
【０１５３】
次に、走査線駆動回路４は、走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチトランジスタ３１及び３２をオン状態とする。このとき、静電保持容量１３の電極１３２には画素１０における正電源線２１の電源線電圧ＶＤＤｐが印加され、電極１３１にはデータ線１６を介してデータ電圧Ｖｄａｔａが印加される。また、駆動トランジスタ３４のソース電極と電極１３１とは非導通となっている。さらに、正電源線２１の電源線電圧ＶＤＤｐは、駆動トランジスタ３４のゲート電極に印加されるが、駆動トランジスタ３４はｐ型であるのでオフ状態となる電位に設定される。よって、このとき、駆動トランジスタ３４のドレイン電極電流は流れないので、有機ＥＬ素子１５は発光しない。
【０１５４】
スイッチトランジスタ３１及び３２がオン状態の期間において、正電源線２１には容量性負荷のみが接続されているので、当該期間の書き込み動作において定常電流による電圧降下は発生しない。よって、静電保持容量１３の電極１３１及び電極１３２には、それぞれ、データ電圧に対応した正確な電位Ｖｄａｔａ及びＶＤＤｐが印加される。よって、静電保持容量１３には、（Ｖｄａｔａ−ＶＤＤｐ）の電圧が保持される。
【０１５５】
次に、走査線駆動回路４は、走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチトランジスタ３１及び３２をオフ状態とする。これにより、静電保持容量１３の電極１３１と負電源線２２とは非導通となり、かつ、静電保持容量１３の電極１３２とデータ線１６とは非導通となる。
【０１５６】
次に、走査線駆動回路４は、走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチトランジスタ３９をオン状態とする。このとき、駆動トランジスタ３４のソース電極と静電保持容量１３の電極１３１とは導通する。また、静電保持容量１３の電極１３２は、正電源線２１と遮断され、電極１３１はデータ線１６と遮断されている。よって、駆動トランジスタ３４のゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、静電保持容量１３の両端電圧である（Ｖｄａｔａ−ＶＤＤｐ）が印加されることになる。
【０１５７】
ここで、正電源線２１には、正電源線２１の配線抵抗及び駆動電流により電圧降下Ｖｄｒｏｐが発生しているとする。すなわち、正電源線２１の電位ＶＤＤｐは、電源電圧をＶＤＤとすると、以下のようになる。
【０１５８】
【数８】
2013171938.tif 000010
【０１５９】
正電源線２１の電位が上記式８で示される状態で、有機ＥＬ素子１５に駆動電流が流れることにより、駆動トランジスタ３４のソース電位も正電源線２１とともに（ＶＤＤ−Ｖｄｒｏｐ）へと電位降下する。このとき、駆動トランジスタ３４のゲート電極はフローティング状態であるので、ゲート電位はソース電位の変動に応じて降下する。ここで、駆動トランジスタ３４のゲート電極ドレイン電極間には、寄生容量が等価的に存在し、寄生容量の容量値がＣｐａｒａであると仮定する。この場合には、駆動トランジスタ３４のゲート電位の変動ΔＶｇは、ソース電位の変動分−Ｖｄｒｏｐに対して、−Ｖｄｒｏｐ×Ｃｓ／（Ｃｓ＋Ｃｐａｒａ）となる。なお、Ｃｓは、静電保持容量１３の容量値である。よって、駆動トランジスタ３４のソース−ゲート間電圧Ｖｓｇは、静電保持容量１３に保持された電圧（Ｖｄａｔａ−ＶＤＤｐ）、ゲート電圧の変動分ΔＶｇ及びソース電圧の変動分ΔＶｓから、以下のようになる。
【０１６０】
【数９】
2013171938.tif 000011
【０１６１】
発光開始時のＶｓｇは、正電源線２１の電圧降下により、書き込み電圧（Ｖｄａｔａ−ＶＤＤｐ）から上記式９へと変動する。正確な書き込み電圧が、（Ｖｄａｔａ−ＶＤＤ）であるので、当該正確な書き込み電圧からのＶｇｓの変動分ΔＶｓｇは以下のようになる。
【０１６２】
【数１０】
2013171938.tif 000012
【０１６３】
つまり、発光開始時のＶｓｇは、上記正確な書き込み電圧に比べ、上記式１０で表されたΔＶｓｇの分大きくなる。また、正電源線２１での電圧降下分Ｖｄｒｏｐが大きいほどΔＶｓｇは大きくなる。また、有機ＥＬ素子１５を流れる駆動電流は以下のように表される。
【０１６４】
【数１１】
2013171938.tif 000013
【０１６５】
ここで、β及びＶｔｈは、それぞれ、駆動トランジスタ３４の移動度及び閾値電圧である。上記式１１より、駆動電流Ｉｄも増加し、結果的に有機ＥＬ素子１５の発光輝度は増加する。また、電圧降下分Ｖｄｒｏｐが大きいほど有機ＥＬ素子１５の発光輝度は増加する。よって、電圧降下の大きい画素中央部が明るくなる。
【０１６６】
スイッチトランジスタ３９が導通している間、ソース−ゲート間には、上記式９で表された電圧が印加され続け、上記式１１で表された電流が流れることにより有機ＥＬ素子１５は発光を持続する。
【０１６７】
上述したデータ電圧の書きこみ及び発光期間は、全画素の発光強度が更新される１フレーム期間に相当し、以降においても上記動作が繰り返される。
【０１６８】
なお、上述した本変形例に係る表示装置の駆動動作において、走査線１７をＨＩＧＨからＬＯＷにしてデータ電圧を書き込むタイミングと、走査線１８をＬＯＷからＨＩＧＨにして電極１３１と駆動トランジスタ３４のソース電極とを非導通にするタイミングとを同時に行っても良い。また、走査線１７をＬＯＷからＨＩＧＨにしてデータ電圧の書き込みを終了するタイミングと、走査線１８をＨＩＧＨからＬＯＷにして発光を開始するタイミングとを同時に行っても良い。
【０１６９】
以上のように、本変形例に係る表示装置によれば、データ電圧の書き込み時には、駆動トランジスタ３４のソース電極と接続可能な電極１３１にはスイッチトランジスタ３１を介してデータ電圧Ｖｄａｔａが印加され、駆動トランジスタ３４のゲート電極と接続可能な電極１３２には、電圧降下が発生している正電源線２１の電源線電圧ＶＤＤｐが印加される。これにより、静電保持容量１３には、データ電圧Ｖｄａｔａの絶対値に電源線の電圧降下量の絶対値が加算された電圧が書き込まれるので、画面周辺部よりも電圧降下量の大きい画面中央部の発光輝度が相対的に高くなる。よって、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【０１７０】
（ｐ型駆動トランジスタを有する画素回路構成の変形例５）
図１０Ｂは、本発明の実施の形態に係る画素回路の第５の変形例を示す回路図である。同図に記載された画素１０ＰＳ２の回路構成は、図１０Ａに記載された画素１０ＰＳ１の回路構成と比較して、スイッチトランジスタ３９及び走査線１８の代わりに、スイッチ素子４１及び４２が配置されている点が異なる。以下、図１０Ａに記載された画素１０ＰＳ１の回路構成と異なる点を中心に説明する。
【０１７１】
スイッチ素子４１は、一端が駆動トランジスタ３４のソース電極に接続され、他端が電極１３１に接続され、駆動トランジスタ３４の駆動電流を流す、または、遮断する機能を有する。
【０１７２】
スイッチ素子４２は、一端が正電源線２１に接続され、他端が電極１３１に接続され、駆動トランジスタ３４の駆動電流を流す、または、遮断する機能を有する。
【０１７３】
スイッチ素子４１及び４２は、例えば、ゲート電極が走査線に接続された薄膜トランジスタで構成される。本回路構成において、スイッチ素子４１は、データ電圧の書き込み時において、駆動トランジスタ３４のゲート電極に電源線電圧ＶＤＤｐが印加されることにより駆動トランジスタ３４がオン状態となり、データ線１６→スイッチトランジスタ３１→駆動トランジスタ３４→有機ＥＬ素子１５という経路で電流が流れてしまうことを防止するために設けられている。一方、スイッチ素子４２は、データ電圧の書き込み時において、正電源線２１から電極１３１へ電源線電圧ＶＤＤｐが印加されることを防止するために設けられている。よって、スイッチ素子４１及び４２の駆動タイミングは、図１０Ａにおけるスイッチトランジスタ３９の駆動タイミングと同じである。上記回路構成及び駆動タイミングにより、画素１０ＰＳ２がマトリクス状に配置された表示装置は、上記実施の形態に係る表示装置１と同様の効果を奏する。
【０１７４】
（ｐ型駆動トランジスタを有する画素回路構成の変形例６）
図１０Ｃは、本発明の実施の形態に係る画素回路の第６の変形例を示す回路図である。同図に記載された画素１０ＰＧ１の回路構成は、スイッチトランジスタ３１、３２及び３９と、静電保持容量１３と、駆動トランジスタ３４と、有機ＥＬ素子１５と、データ線１６と、走査線１７及び１８と、正電源線２１と、負電源線２２と、スイッチ素子４１とを備える。
【０１７５】
スイッチトランジスタ３１は、ゲート電極が走査線１７に接続され、ソース電極及びドレイン電極の一方がデータ線１６に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３２に接続された第１スイッチ素子である。スイッチトランジスタ３１は、静電保持容量１３の電極１３２（第１電極）とデータ線１６との導通及び非導通を切り換えることにより、データ線１６のデータ電圧を電極１３２に印加するタイミングを決定する機能を有する。
【０１７６】
スイッチトランジスタ３２は、ゲート電極が走査線１７に接続され、ソース電極及びドレイン電極の一方が負電源線２２に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１に接続された第２スイッチ素子である。スイッチトランジスタ３２は、静電保持容量１３の電極１３１（第２電極）と負電源線２２との導通及び非導通を切り換えることにより、画素１０ＰＧ１における負電源線２２の電源線電圧ＶＥＥｐを電極１３１に印加するタイミングを決定する機能を有する。スイッチトランジスタ３１及び３２は、ｐ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０１７７】
静電保持容量１３は、電極１３２が駆動トランジスタ３４のゲート電極に接続され、電極１３１がスイッチトランジスタ３９を介して駆動トランジスタ３４のソース電極に接続された容量素子である。静電保持容量１３は、データ線１６から供給されたデータ電圧に対応した電圧を保持し、例えば、スイッチトランジスタ３１及び３２がオフ状態となった後に、駆動トランジスタ３４のソース−ゲート間電圧を安定的に保持し、駆動トランジスタ３４から有機ＥＬ素子１５へ供給する電流を安定化させる。
【０１７８】
駆動トランジスタ３４は、ソース電極が正電源線２１に接続され、ドレイン電極がスイッチ素子４１の一端に接続された駆動素子である。駆動トランジスタ３４は、ソース−ゲート間電圧を、当該電圧に対応したドレイン電極電流に変換する。そして、このドレイン電極電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ３４は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
【０１７９】
有機ＥＬ素子１５は、カソードが負電源線２２に接続された発光素子であり、駆動トランジスタ３４及びスイッチ素子４１を介して上記信号電流が流れることにより発光する。駆動トランジスタ３４のソース電極及びドレイン電極、ならびに有機ＥＬ素子１５のアノード電極及びカソード電極が、この順で、正電源線２１と負電源線２２との間の電流径路上に配置されている。
【０１８０】
スイッチトランジスタ３９は、ゲート電極が走査線１８に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ３４のソース電極に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１に接続された第３スイッチ素子である。スイッチトランジスタ３９は、スイッチ素子４１と連動して、静電保持容量１３に保持された電圧を駆動トランジスタ３４のゲート−ソース間に印加するタイミングを決定する。スイッチトランジスタ３９は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
【０１８１】
スイッチ素子４１は、他端が有機ＥＬ素子１５のアノード電極に接続され、駆動トランジスタ３４の駆動電流を流す、または、遮断する機能を有する。スイッチ素子４１は、例えば、ゲート電極が走査線に接続された薄膜トランジスタで構成される。本回路構成において、スイッチ素子４１は、データ電圧の書き込み時において、駆動トランジスタ３４のゲート電極にデータ電圧Ｖｄａｔａが印加されることにより駆動トランジスタ３４がオン状態となり駆動電流が有機ＥＬ素子１５に流れて発光してしまうことを防止するために設けられている。一方、スイッチトランジスタ３９は、データ電圧の書き込み時において、正電源線２１→スイッチトランジスタ３９→スイッチトランジスタ３２→負電源線２２という経路で電流が流れてしまうことを防止するために設けられている。よって、スイッチ素子４１の駆動タイミングは、スイッチトランジスタ３９の駆動タイミングと同じである。
【０１８２】
以上のように、本変形例によれば、データ電圧の書き込み時には、駆動トランジスタ３４のゲート電極と接続可能な電極１３２にはスイッチトランジスタ３１を介してデータ電圧Ｖｄａｔａが印加され、駆動トランジスタ３４のソース電極と接続可能な電極１３１には、電圧降下が発生している負電源線２２の電源線電圧ＶＥＥｐが印加される。これにより、静電保持容量１３には、データ電圧Ｖｄａｔａの絶対値に電源線の電圧降下量の絶対値が加算された電圧が書き込まれるので、画面周辺部よりも電圧降下量の大きい画面中央部の発光輝度が相対的に高くなる。よって、本変形例に係る画素１０ＰＧ１がマトリクス状に配置された表示装置は、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【０１８３】
（ｐ型駆動トランジスタを有する画素回路構成の変形例７）
図１０Ｄは、本発明の実施の形態に係る画素回路の第７の変形例を示す回路図である。同図に記載された画素１０ＰＧ２の回路構成は、図１０Ｃに記載された画素１０ＰＧ１の回路構成と比較して、スイッチトランジスタ３９及び走査線１８が無く、スイッチ素子４１の接続位置が異なる。以下、図１０Ｃに記載された画素１０ＰＧ１の回路構成と異なる点を中心に説明する。
【０１８４】
スイッチ素子４１は、一端が正電源線２１に接続され、他端が電極１３１及び駆動トランジスタ３４のソース電極に接続されている。スイッチ素子４１は、データ電圧の書き込み時に非導通状態となることにより、正電源線２１→スイッチ素子４１→駆動トランジスタ１４→有機ＥＬ素子１５→負電源線２２という電流径路、及び、正電源線２１→スイッチ素子４１→電極１３１→スイッチトランジスタ３２→負電源線２２という電流径路を遮断する機能を有する。これにより、データ電圧の書き込み時において静電保持容量１３と駆動トランジスタ３４とが接続された状態であっても、上記電流径路が遮断されるので、静電保持容量１３にはデータ電圧に対応した正確な電圧が保持される。スイッチ素子４１の駆動タイミングは、図１０Ｃに記載されたスイッチトランジスタ３９と同じである。上記回路構成及び駆動タイミングにより、画素１０ＰＧ２がマトリクス状に配置された表示装置は、上記実施の形態に係る表示装置１と同様の効果を奏する。なお、スイッチ素子４１が上記位置に配置されることにより、スイッチトランジスタ３９が不要となる。
【０１８５】
（ｎ型駆動トランジスタを有する画素回路構成の変形例８）
図１１Ａは、本発明の実施の形態に係る画素回路の第８の変形例を示す回路図である。同図に記載された画素１０ＮＨ１の回路構成は、スイッチトランジスタ１１、５１及び５４と、静電保持容量１３と、駆動トランジスタ１４と、有機ＥＬ素子１５と、データ線１６と、正電源線２１と、負電源線２２と、スイッチ素子５２及び５３とを備える。
【０１８６】
スイッチトランジスタ１１は、ソース電極及びドレイン電極の一方がデータ線１６に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１（第１電極）に接続された第１スイッチ素子である。スイッチトランジスタ１１は、電極１３１とデータ線１６との導通及び非導通を切り換えることにより、データ線１６のデータ電圧を電極１３１に印加するタイミングを決定する機能を有する。
【０１８７】
スイッチトランジスタ５１は、ソース電極及びドレイン電極の一方が正電源線２１（第１電源線）に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１（第１電極）に接続された第２スイッチ素子である。スイッチトランジスタ５１は、電極１３１と正電源線２１との導通及び非導通を切り換えることにより、画素１０ＮＨ１における正電源線２１の電源線電圧ＶＤＤｐを電極１３１に印加するタイミングを決定する機能を有する。スイッチトランジスタ１１及び５１は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０１８８】
静電保持容量１３は、電極１３１が駆動トランジスタ１４のゲート電極に接続され、電極１３２が駆動トランジスタ１４のソース電極に接続された第１容量素子である。静電保持容量１３は、データ線１６から供給されたデータ電圧に対応した電圧を保持する。例えば、静電保持容量１３は、スイッチトランジスタ１１及び５１がオフ状態となった後に、駆動トランジスタ１４のゲート−ソース間電圧を安定的に保持し、駆動トランジスタ１４から有機ＥＬ素子１５へ供給する電流を安定化させる。
【０１８９】
駆動トランジスタ１４は、ドレイン電極がスイッチ素子５２の一端に接続され、ソース電極がスイッチ素子５３の一端に接続された駆動素子である。駆動トランジスタ１４は、ゲート−ソース間電圧を、当該電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０１９０】
スイッチ素子５３は、駆動トランジスタ１４のソース電極と、有機ＥＬ素子１５のアノード電極との導通及び非導通を切り換える第４スイッチ素子である。
【０１９１】
有機ＥＬ素子１５は、カソードが負電源線２２に接続され、アノード電極がスイッチ素子５３の一端に接続された発光素子であり、駆動トランジスタ１４及びスイッチ素子５３を介して上記信号電流が流れることにより発光する。駆動トランジスタ１４のドレイン電極及びソース電極、ならびに有機ＥＬ素子１５のアノード電極及びカソード電極が、この順で、正電源線２１と負電源線２２との間の電流径路上に配置されている。
【０１９２】
スイッチトランジスタ５４は、ソース電極及びドレイン電極の一方が駆動トランジスタ１４のソース電極、静電保持容量１３の電極１３２及びスイッチ素子５３の他端に接続され、駆動トランジスタ１４のソース電極に、初期化電圧を印加するための第５スイッチ素子である。
【０１９３】
上記回路構成において、まず、閾値電圧補償期間では、スイッチトランジスタ５１がオン状態となり、駆動トランジスタ１４のゲート電極及び静電保持容量１３の電極１３１に、正電源線２１の電源線電圧ＶＤＤｐが印加される。このとき、スイッチトランジスタ１１及びスイッチ素子５３はオフ状態である。これにより、静電保持容量１３には、駆動トランジスタ１４の閾値電圧Ｖｔｈが保持されるが、電極１３１には電源線の電圧降下量の絶対値が減算された電圧が印加されるので、画面中央部の画面画素１０ＮＨ１の電極１３２の方が、周辺部の画面画素１０ＮＨ１の電極１３２よりも電圧降下分だけ低電位となる。
【０１９４】
次に、データ書き込み期間では、スイッチトランジスタ１１がオン状態となり、スイッチトランジスタ５１がオフ状態となり、駆動トランジスタ１４のゲート電極及び静電保持容量１３の電極１３１に、データ線１６のデータ電圧が印加される。このとき、駆動トランジスタ１４のゲート−ソース間電圧は、閾値電圧補償期間において設定されたソース電位により、画面中央部の画面画素１０ＮＨ１の方が、周辺部の画面画素１０ＮＨ１のよりも大きくなる。
【０１９５】
最後に、スイッチトランジスタ１１をオフ状態とし、スイッチ素子５２及び５３をオン状態とすることにより、駆動トランジスタ１４のゲート−ソース間電圧に応じて有機ＥＬ素子１５が発光する。
【０１９６】
以上のように、本変形例によれば、閾値電圧補償時において、電極１３１にはスイッチトランジスタ５１を介して電圧降下が発生している正電源線２１の電源線電圧ＶＤＤｐが印加される。これにより、駆動トランジスタ１４のソース電位は、電源線の電圧降下量の絶対値が減算された電位となる。この状態で、駆動トランジスタ１４のゲート電極にデータ電圧が書き込まれるので、画面周辺部よりも電圧降下量の大きい画面中央部の発光輝度が相対的に高くなる。よって、本変形例に係る画素１０ＮＨ１がマトリクス状に配置された表示装置は、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【０１９７】
（ｎ型駆動トランジスタを有する画素回路構成の変形例９）
図１１Ｂは、本発明の実施の形態に係る画素回路の第９の変形例を示す回路図である。同図に記載された画素１０ＮＨ２の回路構成は、図１１Ａに記載された画素１０ＮＨ１の回路構成と比較して、スイッチ素子５２の代わりに、スイッチトランジスタ５６が配置されている点、及び、静電保持容量５５が配置されている点が異なる。以下、図１１Ａに記載された画素１０ＮＨ１の回路構成と異なる点を中心に説明する。
【０１９８】
スイッチトランジスタ５６は、ソース電極及びドレイン電極の一方が駆動トランジスタ１４のソース電極に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３２に接続されている。
【０１９９】
静電保持容量５５は、第３電極及び第４電極を有し、第３電極が、静電保持容量１３の電極１３２に接続され、第４電極が、初期化電圧に設定可能な初期化電圧線に接続された第２容量素子である。
【０２００】
上記回路構成において、まず、閾値電圧補償期間では、スイッチトランジスタ５１がオン状態となり、駆動トランジスタ１４のゲート電極及び静電保持容量１３の電極１３１に、正電源線２１の電源線電圧ＶＤＤｐが印加される。このとき、スイッチトランジスタ１１及びスイッチ素子５３はオフ状態である。また、このとき、スイッチトランジスタ５６がオン状態であるので、静電保持容量１３には、駆動トランジスタ１４の閾値電圧Ｖｔｈが保持されるが、電極１３１には電源線の電圧降下量の絶対値が減算された電圧が印加される。これにより、画面中央部の画面画素１０ＮＨ２の電極１３２の方が、周辺部の画面画素１０ＮＨ２の電極１３２よりも電圧降下分だけ低電位となる。
【０２０１】
次に、データ書き込み期間では、スイッチトランジスタ１１がオン状態となり、スイッチトランジスタ５１及び５６がオフ状態となり、駆動トランジスタ１４のゲート電極及び静電保持容量１３の電極１３１に、データ線１６のデータ電圧が印加される。このとき、静電保持容量１３の両端電圧は、閾値電圧補償期間において設定された電極１３２の電位により、画面中央部の画面画素１０ＮＨ２の方が、周辺部の画面画素１０ＮＨ２のよりも大きくなる。
【０２０２】
最後に、スイッチトランジスタ１１をオフ状態とし、スイッチトランジスタ５６及びスイッチ素子５３をオン状態とすることにより、静電保持容量１３の両端電圧に応じて有機ＥＬ素子１５が発光する。
【０２０３】
以上のように、本変形例によれば、閾値電圧補償時において、電極１３１にはスイッチトランジスタ５１を介して電圧降下が発生している正電源線２１の電源線電圧ＶＤＤｐが印加される。これにより、駆動トランジスタ１４のソース電位及び電極１３２は、電源線の電圧降下量の絶対値が減算された電位となる。この状態で、駆動トランジスタ１４のゲート電極及び電極１３１にデータ電圧が書き込まれるので、画面周辺部よりも電圧降下量の大きい画面中央部の発光輝度が相対的に高くなる。よって、本変形例に係る画素１０ＮＨ２がマトリクス状に配置された表示装置は、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【０２０４】
（ｎ型駆動トランジスタを有する画素回路構成の変形例１０）
図１１Ｃは、本発明の実施の形態に係る画素回路の第１０の変形例を示す回路図である。同図に記載された画素１０ＮＴの回路構成は、スイッチトランジスタ１１、５８、５９及び６０と、静電保持容量１３及び５７と、駆動トランジスタ１４と、有機ＥＬ素子１５と、データ線１６と、正電源線２１と、負電源線２２とを備える。
【０２０５】
スイッチトランジスタ１１は、ソース電極及びドレイン電極の一方がデータ線１６に接続され、ソース電極及びドレイン電極の他方が静電保持容量５７の第３電極に接続された第１スイッチ素子である。スイッチトランジスタ１１は、上記第３電極とデータ線１６との導通及び非導通を切り換えることにより、データ線１６のデータ電圧を第３電極に印加するタイミングを決定する機能を有する。
【０２０６】
駆動トランジスタ１４は、ドレイン電極が正電源線２１に接続され、ソース電極が有機ＥＬ素子１５のアノード電極に接続された駆動素子である。駆動トランジスタ１４は、ゲート−ソース間電圧を、当該電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０２０７】
有機ＥＬ素子１５は、カソード電極が負電源線２２に接続された発光素子であり、駆動トランジスタ１４を介して上記信号電流が流れることにより発光する。駆動トランジスタ１４のドレイン電極及びソース電極、ならびに有機ＥＬ素子１５のアノード電極及びカソード電極が、この順で、正電源線２１と負電源線２２との間の電流径路上に配置されている。
【０２０８】
静電保持容量５７は、第３電極及び第４電極を有し、第３電極が駆動トランジスタ１４のゲート電極に接続された第２容量素子である。静電保持容量５７は、データ線１６から供給されたデータ電圧に対応した電圧を保持し、例えば、スイッチトランジスタ１１がオフ状態となった後に、閾値電圧補償期間において駆動トランジスタ１４のゲートに印加される電圧を安定的に保持する容量部を構成する。
【０２０９】
静電保持容量１３は、電極１３２が駆動トランジスタ１４のソース電極に接続された第１容量素子である。静電保持容量１３は、閾値電圧補償期間において駆動トランジスタ１４のソース電極に設定された（ソース電位に対応した）電圧を保持し、例えば、スイッチトランジスタ５８をオフ状態とし、スイッチトランジスタ６０をオン状態とした後に、駆動トランジスタ１４のゲート−ソース間電圧を安定的に保持し、駆動トランジスタ１４から有機ＥＬ素子１５へ供給する電流を安定化させる。
【０２１０】
スイッチトランジスタ５８は、ソース電極及びドレイン電極の一方が負電源線２２（第２電源線）に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１（第１電極）に接続された第２スイッチ素子である。スイッチトランジスタ５８は、電極１３１と負電源線２２との導通及び非導通を切り換えることにより、画素１０ＮＴにおける負電源線２２の電源線電圧ＶＥＥｐを電極１３１に印加するタイミングを決定する機能を有する。スイッチトランジスタ１１及び５８は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０２１１】
スイッチトランジスタ５９は、静電保持容量１３の電極１３２に、初期化電圧を印加するための第７スイッチ素子である。
【０２１２】
スイッチトランジスタ６０は、ソース電極及びドレイン電極の一方が駆動トランジスタ１４のゲート電極に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１に接続された第６スイッチ素子である。スイッチトランジスタ６０は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０２１３】
上記回路構成において、まず、データ書き込み期間では、スイッチトランジスタ１１及び５８がオン状態となり、駆動トランジスタ１４のゲート電極及び静電保持容量５７の第３電極に、データ線１６のデータ電圧−Ｖｄａｔａが印加される。
【０２１４】
次に、閾値電圧補償期間では、スイッチトランジスタ１１がオフ状態となり、スイッチトランジスタ５８がオン状態となり、静電保持容量１３の電極１３１に、負電源線２２の電源線電圧ＶＥＥｐが印加される。このとき、静電保持容量１３には、データ電圧に駆動トランジスタ１４の閾値電圧Ｖｔｈが重畳された電圧ＶＥＥｐ−（−Ｖｄａｔａ−Ｖｔｈ）＝ＶＥＥｐ＋Ｖｄａｔａ＋Ｖｔｈが保持されるが、電極１３１には電源線の電圧上昇量の絶対値が加算された電圧が印加されるので、画面中央部の画面画素１０ＮＴの電極１３１の方が、周辺部の画面画素１０ＮＴの電極１３１よりも電圧上昇分だけ高電位となる。
【０２１５】
最後に、スイッチトランジスタ５８をオフ状態とし、スイッチトランジスタ６０をオン状態とすることにより、駆動トランジスタ１４のゲート−ソース間電圧に応じて有機ＥＬ素子１５が発光する。
【０２１６】
このとき、駆動トランジスタ１４のゲート−ソース間電圧は、閾値電圧補償期間において静電保持容量１３に設定された電圧ＶＥＥｐ＋Ｖｄａｔａ＋Ｖｔｈにより、画面中央部の画面画素１０ＮＴの方が、周辺部の画面画素１０ＮＴのよりも大きくなる。
【０２１７】
以上のように、本変形例によれば、閾値電圧補償時において、電極１３１にはスイッチトランジスタ５８を介して電圧上昇が発生している負電源線２２の電源線電圧ＶＥＥｐが印加される。これにより、静電補助容量１３の両端電圧は、電源線の電圧上昇量の絶対値が加算された電位となる。この状態で、駆動トランジスタ１４のゲート電極に静電保持容量１３が接続されるので、画面周辺部よりも電圧上昇量の大きい画面中央部の発光輝度が相対的に高くなる。よって、本変形例に係る画素１０ＮＴがマトリクス状に配置された表示装置は、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【０２１８】
以上、実施の形態及び変形例について説明してきたが、本発明に係る表示装置は、上述した実施の形態及び変形例に限定されるものではない。実施の形態及び変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態及び変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
【０２１９】
なお、上記実施の形態及びその変形例１〜１０では、いずれの画素回路構成においても、正電源線２１と負電源線２２との間に、駆動トランジスタ及び有機ＥＬ素子１５が、駆動トランジスタ、有機ＥＬ素子１５の順に配置されている構成を例示したが、正電源線２１と負電源線２２との間に、駆動トランジスタ及び有機ＥＬ素子１５が、有機ＥＬ素子１５、駆動トランジスタの順に配置されている構成でも、本発明の範囲に含まれる。つまり、本発明の表示装置は、駆動トランジスタがｎ型であってもｐ型であっても、駆動トランジスタのドレイン電極及びソース電極、ならびに有機ＥＬ素子のアノード電極及びカソード電極が、正電源線２１と負電源線２２との間の電流径路上に配置されていればよく、駆動トランジスタ及び有機ＥＬ素子の配置順には限定されない。
【０２２０】
なお、上記実施の形態では、スイッチトランジスタ１１及び３１（第１スイッチ素子）と、スイッチトランジスタ１２及び３２（第２スイッチ素子）とを同一の走査線１７にて同制御したが、当該第１スイッチ素子と当該第２スイッチ素子とをそれぞれ異なる走査線にて、独立にオンオフ制御してもよい。この場合、データ線１６から静電保持容量１３へのデータ電圧の印加と、正電源線または負電源線から静電保持容量１３への電源線電圧の印加とが独立にタイミング制御される。これによっても、１フレーム内における発光のＤｕｔｙ制御を実行することが可能となる。
【０２２１】
また、本発明に係る実施の形態では、スイッチトランジスタは、ゲート電極、ソース電極及びドレイン電極を有するＦＥＴであることを前提として説明してきたが、これらのトランジスタには、ベース、コレクタ及びエミッタを有するバイポーラトランジスタが適用されてもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。
【０２２２】
また、例えば、本発明に係る表示装置は、図１２に記載されたような薄型フラットＴＶに内蔵される。本発明に係る表示装置が内蔵されることにより、映像信号を反映しつつ画面中央部が明るい画像表示が可能な薄型フラットＴＶが実現される。
【産業上の利用可能性】
【０２２３】
本発明は、特に、画素信号電流により画素の発光強度を制御することで輝度を変動させるアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。
【符号の説明】
【０２２４】
１    表示装置
２    制御回路
４、５０４    走査線駆動回路
５、５０５    信号線駆動回路
６    表示部
１０、１０ＮＧ１、１０ＮＧ２、１０ＮＳ、１０ＮＨ１、１０ＮＨ２、１０ＮＴ、１０ＰＧ１、１０ＰＧ２、１０ＰＳ１、１０ＰＳ２、５１０    画素
１１、１２、１９、３１、３２、３９、５１、５４、５６、５８、５９、６０、５１１、５１２、５１９    スイッチトランジスタ
１３、５５、５７、５１３    静電保持容量
１４、３４、５１４    駆動トランジスタ
１５、５１５    有機ＥＬ素子
１６、５１６    データ線
１７、１８、５１７、５１８    走査線
２１、５２１    正電源線
２２、５２２    負電源線
３０、５３０    寄生容量
４１、４２、５２、５３    スイッチ素子
１３１、１３２、５３１、５３２    電極
５２０    参照電源線
【図１】
2013171938.tif 000014
【図２】
2013171938.tif 000015
【図３Ａ】
2013171938.tif 000016
【図３Ｂ】
2013171938.tif 000017
【図４】
2013171938.tif 000018
【図５Ａ】
2013171938.tif 000019
【図５Ｂ】
2013171938.tif 000020
【図６】
2013171938.tif 000021
【図７】
2013171938.tif 000022
【図８】
2013171938.tif 000023
【図９Ａ】
2013171938.tif 000024
【図９Ｂ】
2013171938.tif 000025
【図９Ｃ】
2013171938.tif 000026
【図１０Ａ】
2013171938.tif 000027
【図１０Ｂ】
2013171938.tif 000028
【図１０Ｃ】
2013171938.tif 000029
【図１０Ｄ】
2013171938.tif 000030
【図１１Ａ】
2013171938.tif 000031
【図１１Ｂ】
2013171938.tif 000032
【図１１Ｃ】
2013171938.tif 000033
【図１２】
2013171938.tif 000034
【図１３】
2013171938.tif 000035
【図１４Ａ】
2013171938.tif 000036
【図１４Ｂ】
2013171938.tif 000037
【手続補正書】
【提出日】平成26年1月27日(2014.1.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の発光画素が配置された表示部を備える表示装置であって、
前記複数の発光画素の各々は、
第１電源線と、
第２電源線と、
ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、
アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、
第１電極及び第２電極を有し、前記第１電極が前記駆動トランジスタのゲート電極に電気的に接続され、かつ、前記第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続されることにより、駆動トランジスタのゲート−ソース間電圧を保持する容量素子と、
前記容量素子の前記第１電極及び前記第２電極の一方と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、
前記容量素子の前記第１電極及び前記第２電極の他方に、参照電圧を印加するための第２スイッチ素子とを備え、
前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、
前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されており、
データ電圧の書き込み期間において、前記第１スイッチ素子及び前記第２スイッチ素子が導通されることにより、前記データ電圧に前記第１電源線電圧または前記第２電源線電圧の電圧降下分または電圧上昇分が加算された電圧が、前記容量素子に保持され、
発光期間において、前記発光素子は、前記容量素子に保持された電圧に応じて発光する
表示装置。
【請求項２】
前記複数の発光画素のうちの少なくとも１つの発光画素において、
前記駆動トランジスタはｎ型であり、
前記駆動トランジスタの前記ドレイン電極及び前記ソース電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、
前記参照電圧は、当該発光画素における前記第２電源線電圧であり、
前記第１スイッチ素子は、前記容量素子の前記第２電極と前記データ線との導通及び非導通を切り換え、
前記第２スイッチ素子は、前記容量素子の前記第１電極と前記第２電源線との導通及び非導通を切り換える
請求項１に記載の表示装置。
【請求項３】
前記複数の発光画素のうちの少なくとも１つの発光画素において、
前記駆動トランジスタはｎ型であり、
前記駆動トランジスタの前記ドレイン電極及び前記ソース電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、
前記参照電圧は、当該発光画素における前記第１電源線電圧であり、
前記第１スイッチ素子は、前記容量素子の前記第１電極と前記データ線との導通及び非導通を切り換え、
前記第２スイッチ素子は、前記容量素子の前記第２電極と前記第１電源線との導通及び非導通を切り換える
請求項１に記載の表示装置。
【請求項４】
前記複数の発光画素のうちの少なくとも１つの発光画素において、
前記駆動トランジスタはｐ型であり、
前記駆動トランジスタの前記ソース電極及び前記ドレイン電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、
前記参照電圧は、当該発光画素における前記第１電源線電圧であり、
前記第１スイッチ素子は、前記容量素子の前記第２電極と前記データ線との導通及び非導通を切り換え、
前記第２スイッチ素子は、前記容量素子の前記第１電極と前記第１電源線との導通及び非導通を切り換える
請求項１に記載の表示装置。
【請求項５】
前記複数の発光画素のうちの少なくとも１つの発光画素において、
前記駆動トランジスタはｐ型であり、
前記駆動トランジスタの前記ソース電極及び前記ドレイン電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、
前記参照電圧は、当該発光画素における前記第２電源線電圧であり、
前記第１スイッチ素子は、前記容量素子の前記第１電極と前記データ線との導通及び非導通を切り換え、
前記第２スイッチ素子は、前記容量素子の前記第２電極と前記第２電源線との導通及び非導通を切り換える
請求項１に記載の表示装置。
【請求項６】
前記複数の発光画素の各々は、さらに、
前記駆動トランジスタのソース電極と前記容量素子の前記第２電極との導通及び非導通を切り換える第３スイッチ素子を備える
請求項１に記載の表示装置。
【請求項７】
前記駆動トランジスタはエンハンスメント型である
請求項２または４に記載の表示装置。
【請求項８】
複数の発光画素が配置された表示部を備える表示装置であって、
前記複数の発光画素の各々は、
第１電源線と、
第２電源線と、
ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、
アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、
第１電極及び第２電極を有し、前記第１電極が前記駆動トランジスタのゲート電極に電気的に接続され、かつ、前記第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続されることにより、駆動トランジスタのゲート−ソース間電圧を保持する第１容量素子と、
前記第１容量素子の前記第１電極と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、
前記第１容量素子の前記第１電極に、参照電圧を印加するための第２スイッチ素子と、
前記駆動トランジスタの前記ソース電極と、前記発光素子の前記アノード電極との導通及び非導通を切り換える第４スイッチ素子とを備え、
前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、
前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されており、
閾値補償期間において、前記第２スイッチ素子が導通されることにより、前記第１電源線電圧または前記第２電源線電圧が、前記駆動トランジスタのゲート電極に印加されると共に、前記駆動トランジスタの閾値電圧が前記容量素子に保持され、
データ電圧の書き込み期間において、前記第１スイッチ素子が導通されることにより、前記データ電圧及び前記閾値電圧に前記第１電源線電圧または前記第２電源線電圧の電圧降下分または電圧上昇分が加算された電圧が、前記容量素子に保持され、
発光期間において、前記第４スイッチ素子が導通されることにより、前記発光素子は、前記容量素子に保持された電圧に応じて発光する
表示装置。
【請求項９】
前記参照電圧は、当該発光画素における前記第１電源線電圧であり、
さらに、前記駆動トランジスタの前記ソース電極または前記ドレイン電極に、当該駆動トランジスタの閾値電圧を補償するための初期化電圧を印加するための第５スイッチ素子を備え、
前記閾値補償期間において、前記第５スイッチ素子が導通される
請求項８に記載の表示装置。
【請求項１０】
前記参照電圧は、当該発光画素における前記第１電源線電圧であり、
さらに、第３電極及び第４電極を有し、前記第３電極が、前記第１容量素子の前記第２電極に接続され、前記第４電極が、当該駆動トランジスタの閾値電圧を補償するための初期化電圧に設定可能な初期化電圧線に接続された第２容量素子を備える
請求項８に記載の表示装置。
【請求項１１】
複数の発光画素が配置された表示部を備える表示装置であって、
前記複数の発光画素の各々は、
第１電源線と、
第２電源線と、
ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、
アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、
第１電極及び第２電極を有し、前記第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続された第１容量素子と、
第３電極及び第４電極を有し、前記第３電極が前記駆動トランジスタのゲート電極に電気的に接続され、前記第４電極が前記第１容量素子の前記第１電極に電気的に接続された第２容量素子と、
前記第２容量素子の前記第３電極と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、
前記第１の容量素子の前記第１電極に、参照電圧を印加するための第２スイッチ素子と、
前記第１容量素子の前記第１電極と、前記駆動トランジスタのゲート電極とを接続する第６スイッチ素子とを備え、
前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、
前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されており、
データ電圧の書き込み期間において、前記第１スイッチ素子が導通されることにより、前記データ電圧に応じた電圧が、前記第２容量素子に保持され、
閾値補償期間において、前記第２スイッチ素子が導通されることにより、前記第１電源線電圧または前記第２電源線電圧が、前記第１容量素子の前記第１電極に印加されると共に、前記データ電圧、前記第１電源線電圧または前記第２電源線電圧の電圧降下分または電圧上昇分及び前記駆動トランジスタの閾値電圧に応じた電圧が前記第１容量素子に保持され、
発光期間において、前記第６スイッチ素子が導通されることにより、前記発光素子は、前記第１容量素子に保持された電圧に応じて発光する
表示装置。
【請求項１２】
前記参照電圧は、当該発光画素における前記第２電源線電圧であり、
さらに、前記第１容量素子の前記第２電極に、当該駆動トランジスタの閾値電圧を補償するための初期化電圧を印加するための第７スイッチ素子を備え、
前記閾値補償期間において、前記第７スイッチ素子が導通される
請求項１１に記載の表示装置。
【請求項１３】
前記第２電源線は、前記発光素子の前記アノード電極及びカソード電極の一方が前記複数の発光画素に共通して形成された共通電極であり、
前記複数の発光画素のうちの少なくとも１つの発光画素は、前記第２スイッチ素子のソース電極及びドレイン電極の一方と、当該発光画素に対応する前記共通電極とが電気的に接続される接続点を有する
請求項１〜１２のいずれか１項に記載の表示装置。
【請求項１４】
前記接続点は、前記複数の発光画素のそれぞれに、１つずつ設けられている
請求項１３に記載の表示装置。
【請求項１５】
前記接続点は、前記複数の発光画素のうち隣接する２つ以上の発光画素に共通して設けられている
請求項１３に記載の表示装置。
【請求項１６】
前記共通電極は、導電性の金属酸化物で形成されている
請求項１３に記載の表示装置。
【請求項１７】
前記共通電極は、シート抵抗が１Ω／ｓｑ．以上の材料で形成されている
請求項１３に記載の表示装置。
【手続補正書】
【提出日】平成26年9月29日(2014.9.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の発光画素が配置された表示部を備える表示装置であって、
前記複数の発光画素の各々は、
第１電源線と、
第２電源線と、
ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、
アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、
第１電極及び第２電極を有し、前記第１電極が前記駆動トランジスタのゲート電極に電気的に接続され、かつ、前記第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続されることにより、駆動トランジスタのゲート−ソース間電圧を保持する容量素子と、
前記容量素子の前記第１電極及び前記第２電極の一方と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、
前記容量素子の前記第１電極及び前記第２電極の他方に、参照電圧を印加するための第２スイッチ素子とを備え、
前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、
前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されており、
データ電圧の書き込み期間において、前記第１スイッチ素子及び前記第２スイッチ素子が導通されることにより、前記データ電圧に前記第１電源線電圧または前記第２電源線電圧の電圧降下分または電圧上昇分が加算された電圧が、前記容量素子に保持され、
発光期間において、前記発光素子は、前記容量素子に保持された電圧に応じて発光する
表示装置。
【請求項２】
前記複数の発光画素のうちの少なくとも１つの発光画素において、
前記駆動トランジスタはｎ型であり、
前記駆動トランジスタの前記ドレイン電極及び前記ソース電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、
前記参照電圧は、当該発光画素における前記第２電源線電圧であり、
前記第１スイッチ素子は、前記容量素子の前記第２電極と前記データ線との導通及び非導通を切り換え、
前記第２スイッチ素子は、前記容量素子の前記第１電極と前記第２電源線との導通及び非導通を切り換える
請求項１に記載の表示装置。
【請求項３】
前記複数の発光画素のうちの少なくとも１つの発光画素において、
前記駆動トランジスタはｎ型であり、
前記駆動トランジスタの前記ドレイン電極及び前記ソース電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、
前記参照電圧は、当該発光画素における前記第１電源線電圧であり、
前記第１スイッチ素子は、前記容量素子の前記第１電極と前記データ線との導通及び非導通を切り換え、
前記第２スイッチ素子は、前記容量素子の前記第２電極と前記第１電源線との導通及び非導通を切り換える
請求項１に記載の表示装置。
【請求項４】
前記複数の発光画素のうちの少なくとも１つの発光画素において、
前記駆動トランジスタはｐ型であり、
前記駆動トランジスタの前記ソース電極及び前記ドレイン電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、
前記参照電圧は、当該発光画素における前記第１電源線電圧であり、
前記第１スイッチ素子は、前記容量素子の前記第２電極と前記データ線との導通及び非導通を切り換え、
前記第２スイッチ素子は、前記容量素子の前記第１電極と前記第１電源線との導通及び非導通を切り換える
請求項１に記載の表示装置。
【請求項５】
前記複数の発光画素のうちの少なくとも１つの発光画素において、
前記駆動トランジスタはｐ型であり、
前記駆動トランジスタの前記ソース電極及び前記ドレイン電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、
前記参照電圧は、当該発光画素における前記第２電源線電圧であり、
前記第１スイッチ素子は、前記容量素子の前記第１電極と前記データ線との導通及び非導通を切り換え、
前記第２スイッチ素子は、前記容量素子の前記第２電極と前記第２電源線との導通及び非導通を切り換える
請求項１に記載の表示装置。
【請求項６】
前記複数の発光画素の各々は、さらに、
前記駆動トランジスタのソース電極と前記容量素子の前記第２電極との導通及び非導通を切り換える第３スイッチ素子を備える
請求項１に記載の表示装置。
【請求項７】
前記駆動トランジスタはエンハンスメント型である
請求項２または４に記載の表示装置。
【請求項８】
複数の発光画素が配置された表示部を備える表示装置であって、
前記複数の発光画素の各々は、
第１電源線と、
第２電源線と、
ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、
アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、
第１電極及び第２電極を有し、前記第１電極が前記駆動トランジスタのゲート電極に電気的に接続され、かつ、前記第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続されることにより、駆動トランジスタのゲート−ソース間電圧を保持する第１容量素子と、
前記第１容量素子の前記第１電極と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、
前記第１容量素子の前記第１電極に、参照電圧を印加するための第２スイッチ素子と、
前記駆動トランジスタの前記ソース電極と、前記発光素子の前記アノード電極との導通及び非導通を切り換える第４スイッチ素子とを備え、
前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、
前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されており、
閾値補償期間において、前記第２スイッチ素子が導通されることにより、前記第１電源線電圧または前記第２電源線電圧が、前記駆動トランジスタのゲート電極に印加されると共に、前記駆動トランジスタの閾値電圧が前記容量素子に保持され、
データ電圧の書き込み期間において、前記第１スイッチ素子が導通されることにより、前記データ電圧及び前記閾値電圧に前記第１電源線電圧または前記第２電源線電圧の電圧降下分または電圧上昇分が加算された電圧が、前記容量素子に保持され、
発光期間において、前記第４スイッチ素子が導通されることにより、前記発光素子は、前記容量素子に保持された電圧に応じて発光する
表示装置。
【請求項９】
前記参照電圧は、当該発光画素における前記第１電源線電圧であり、
前記複数の発光画素の各々は、さらに、前記駆動トランジスタの前記ソース電極または前記ドレイン電極に、当該駆動トランジスタの閾値電圧を補償するための初期化電圧を印加するための第５スイッチ素子を備え、
前記閾値補償期間が開始するまでの期間において、前記第５スイッチ素子が導通される
請求項８に記載の表示装置。
【請求項１０】
前記参照電圧は、当該発光画素における前記第１電源線電圧であり、
前記複数の発光画素の各々は、さらに、第３電極及び第４電極を有し、前記第３電極が、前記第１容量素子の前記第２電極に接続され、前記第４電極が、当該駆動トランジスタの閾値電圧を補償するための初期化電圧に設定可能な初期化電圧線に接続された第２容量素子を備える
請求項８に記載の表示装置。
【請求項１１】
複数の発光画素が配置された表示部を備える表示装置であって、
前記複数の発光画素の各々は、
第１電源線と、
第２電源線と、
ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、
アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、
第１電極及び第２電極を有し、前記第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続された第１容量素子と、
第３電極及び第４電極を有し、前記第３電極が前記駆動トランジスタのゲート電極に電気的に接続され、前記第４電極が前記第１容量素子の前記第１電極に電気的に接続された第２容量素子と、
前記第２容量素子の前記第３電極と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、
前記第１の容量素子の前記第１電極に、参照電圧を印加するための第２スイッチ素子と、
前記第１容量素子の前記第１電極と、前記駆動トランジスタのゲート電極とを接続する第６スイッチ素子とを備え、
前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、
前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されており、
データ電圧の書き込み期間において、前記第１スイッチ素子が導通されることにより、前記データ電圧に応じた電圧が、前記第２容量素子に保持され、
閾値補償期間において、前記第２スイッチ素子が導通されることにより、前記第１電源線電圧または前記第２電源線電圧が、前記第１容量素子の前記第１電極に印加されると共に、前記データ電圧、前記第１電源線電圧または前記第２電源線電圧の電圧降下分または電圧上昇分及び前記駆動トランジスタの閾値電圧に応じた電圧が前記第１容量素子に保持され、
発光期間において、前記第６スイッチ素子が導通されることにより、前記発光素子は、前記第１容量素子に保持された電圧に応じて発光する
表示装置。
【請求項１２】
前記参照電圧は、当該発光画素における前記第２電源線電圧であり、
前記複数の発光画素の各々は、さらに、前記第１容量素子の前記第２電極に、当該駆動トランジスタの閾値電圧を補償するための初期化電圧を印加するための第７スイッチ素子を備え、
前記閾値補償期間が開始するまでの期間において、前記第７スイッチ素子が導通される
請求項１１に記載の表示装置。
【請求項１３】
前記第２電源線は、前記発光素子の前記アノード電極及びカソード電極の一方が前記複数の発光画素に共通して形成された共通電極であり、
前記複数の発光画素のうちの少なくとも１つの発光画素は、前記第２スイッチ素子のソース電極及びドレイン電極の一方と、当該発光画素に対応する前記共通電極とが電気的に接続される接続点を有する
請求項１〜１２のいずれか１項に記載の表示装置。
【請求項１４】
前記接続点は、前記複数の発光画素のそれぞれに、１つずつ設けられている
請求項１３に記載の表示装置。
【請求項１５】
前記接続点は、前記複数の発光画素のうち隣接する２つ以上の発光画素に共通して設けられている
請求項１３に記載の表示装置。
【請求項１６】
前記共通電極は、導電性の金属酸化物で形成されている
請求項１３に記載の表示装置。
【請求項１７】
前記共通電極は、シート抵抗が１Ω／ｓｑ．以上の材料で形成されている
請求項１３に記載の表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬに代表される電流駆動型発光素子を用いたアクティブマトリクス型の表示装置に関し、特に、表示装置の画質改善に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた画像表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。
【０００３】
有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲート電極を接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせてデータ線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。
【０００４】
アクティブマトリクス型の有機ＥＬ表示装置では、高精度な画像表示を実現するため、映像信号を反映したデータ電圧を、画素回路に正確に書き込むことが必要となる。つまり、駆動素子は、上記データ電圧に対応した駆動電流を発光素子に流すため、駆動素子のゲート−ソース間に正確にデータ電圧を書き込むことが必要となる。
【０００５】
特許文献１では、高精度な画像表示を実現すべく、映像信号を反映したデータ電圧を正確に画素へ書き込む回路構成を有する画像表示装置が開示されている。
【０００６】
図１３は、特許文献１に記載された画像表示装置の有する画素の回路構成を示す図である。同図における画素５１０は、スイッチトランジスタ５１１、５１２及び５１９と、静電保持容量５１３と、駆動トランジスタ５１４と、有機ＥＬ素子５１５と、データ線５１６と、走査線５１７及び５１８と、参照電源線５２０と、正電源線５２１と、負電源線５２２とを備える。以下、上記回路構成におけるデータ電圧の書き込み動作及び発光動作を説明する。
【０００７】
まず、走査線駆動回路５０４は、スイッチトランジスタ５１９をオフ状態とした状態でスイッチトランジスタ５１１及び５１２をオン状態とする。これにより、電極５３１には参照電源線５２０の参照電圧ＶＲＥＦが印加され、電極５３２にはデータ線５１６よりデータ電圧Ｖｄａｔａが印加される。このとき、駆動トランジスタ５１４のドレイン電極電流は流れないので、有機ＥＬ素子５１５は発光しない。このデータ電圧書き込み期間において、参照電源線５２０には容量性負荷のみが接続されているので、定常電流による電圧降下は発生しない。よって、静電保持容量５１３の電極５３１及び電極５３２には、それぞれ、データ電圧に対応した正確な電位ＶＲＥＦ及びＶｄａｔａが書き込まれる。
【０００８】
次に、走査線駆動回路５０４は、スイッチトランジスタ５１１及び５１２をオフ状態とすることにより、電極５３１と参照電源線５２０とを非導通とし、かつ、電極５３２とデータ線５１６とを非導通とする。
【０００９】
次に、走査線駆動回路５０４は、スイッチトランジスタ５１９をオン状態とし、駆動トランジスタ５１４のソース電極と電極５３２とを導通させる。ここで、電極５３１は、参照電源線５２０と遮断され、電極５３２はデータ線５１６と遮断されている。よって、駆動トランジスタ５１４のゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、静電保持容量５１３の両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加されるので、この（ＶＲＥＦ−Ｖｄａｔａ）に対応した信号電流が有機ＥＬ素子５１５に流れ、発光動作が実行される。
【００１０】
以上のように、特許文献１に記載された画像表示装置によれば、駆動トランジスタに流れる電流は、常に発光素子経由のみとなるので、データ電圧書き込み時に、参照電源線及びデータ線には定常電流は流れない。これにより、駆動トランジスタのゲート−ソース間に印加すべき電圧を保持する機能を有する静電保持容量の両端電極に、正確な電位を記録することができる。よって、発光素子の輝度ムラが抑制され、映像信号を反映した高精度な画像表示をすることが可能となる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１１−１６４６４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１に記載された従来の画像表示装置の有する画素回路では、データ電圧書き込み時には正確な電圧を書き込むことが可能であるが、発光開始時において、駆動トランジスタ５１４のゲート−ソース間電圧が、スイッチトランジスタ５１９の導通により電源線の電圧降下の影響を受けて変動してしまう。発光素子を流れる電流は、表示パネルの周辺に配置された電源から電源線を介して供給されるため、電源線には、表示パネル周辺から中央に向かって電源線の配線抵抗に応じた電圧降下が発生する。この電源線の電圧降下に起因した駆動トランジスタ５１４のゲート−ソース間電圧の変動により、表示パネル中央部では、映像信号とは無関係に輝度が低下してしまうといった不具合が発生する。
【００１３】
これに対して、観者の視線は画面中央部に集中するため、画面中央部の輝度を確保することは表示パネルの高画質化にとって重要な要素である。
【００１４】
上記課題に鑑み、本発明は、簡単な画素回路により画質改善された表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の一態様に係る表示装置は、複数の発光画素が配置された表示部を備える表示装置であって、前記複数の発光画素の各々は、第１電源線と、第２電源線と、ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、第１電極が前記駆動トランジスタのゲート電極に電気的に接続され、かつ、第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続されることにより、駆動トランジスタのゲート−ソース間電圧を保持する容量素子と、前記容量素子の前記第１電極及び前記第２電極の一方と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、前記容量素子の前記第１電極及び前記第２電極の他方に、参照電圧を印加するための第２スイッチ素子とを備え、前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されており、データ電圧の書き込み期間において、前記第１スイッチ素子及び前記第２スイッチ素子が導通されることにより、前記データ電圧に前記第１電源線電圧または前記第２電源線電圧の電圧降下分または電圧上昇分が加算された電圧が、前記容量素子に保持され、発光期間において、前記発光素子は、前記容量素子に保持された電圧に応じて発光することを特徴とする。
【発明の効果】
【００１６】
本発明の表示装置によれば、データ電圧に電源線の電圧降下分が加算された電圧が、発光画素に書き込まれるので、画面周辺部よりも電圧降下量の大きい画面中央部の発光輝度を高くすることができる。よって、画面周辺部よりも画面中央部が相対的に明るい画質を有する表示装置を提供することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の表示装置の電気的な構成を示すブロック図である。
【図２】図２は、本発明の実施の形態に係る表示部の有する画素の回路構成及びその周辺回路との接続を示す図である。
【図３Ａ】図３Ａは、本発明の実施の形態に係る表示装置の駆動方法の動作タイミングチャートである。
【図３Ｂ】図３Ｂは、本発明の実施の形態に係る表示装置の駆動方法の変形例を示す動作タイミングチャートである。
【図４】図４は、本発明の実施の形態に係る表示装置の動作フローチャートである。
【図５Ａ】図５Ａは、本発明の実施の形態に係る表示装置のデータ電圧書き込み時における画素回路の導通状態を表す図である。
【図５Ｂ】図５Ｂは、本発明の実施の形態に係る表示装置の発光時における画素回路の導通状態を表す図である。
【図６】図６は、本発明の実施の形態に係る表示装置及び従来の表示装置の輝度を比較するグラフである。
【図７】図７は、本発明の実施の形態に係る画素の回路レイアウト図である。
【図８】図８は、本発明の実施の形態に係る画素の変形例を示す回路レイアウト図である。
【図９Ａ】図９Ａは、本発明の実施の形態に係る画素回路の第１の変形例を示す回路図である。
【図９Ｂ】図９Ｂは、本発明の実施の形態に係る画素回路の第２の変形例を示す回路図である。
【図９Ｃ】図９Ｃは、本発明の実施の形態に係る画素回路の第３の変形例を示す回路図である。
【図１０Ａ】図１０Ａは、本発明の実施の形態に係る画素回路の第４の変形例を示す回路図である。
【図１０Ｂ】図１０Ｂは、本発明の実施の形態に係る画素回路の第５の変形例を示す回路図である。
【図１０Ｃ】図１０Ｃは、本発明の実施の形態に係る画素回路の第６の変形例を示す回路図である。
【図１０Ｄ】図１０Ｄは、本発明の実施の形態に係る画素回路の第７の変形例を示す回路図である。
【図１１Ａ】図１１Ａは、本発明の実施の形態に係る画素回路の第８の変形例を示す回路図である。
【図１１Ｂ】図１１Ｂは、本発明の実施の形態に係る画素回路の第９の変形例を示す回路図である。
【図１１Ｃ】図１１Ｃは、本発明の実施の形態に係る画素回路の第１０の変形例を示す回路図である。
【図１２】図１２は、本発明の表示装置を内蔵した薄型フラットＴＶの外観図である。
【図１３】図１３は、特許文献１に記載された画像表示装置の有する画素の回路構成を示す図である。
【図１４Ａ】図１４Ａは、特許文献１に記載された従来の画像表示装置の書き込み時における画素回路の導通状態を表す図である。
【図１４Ｂ】図１４Ｂは、特許文献１に記載された従来の画像表示装置の発光時における画素回路の導通状態を表す図である。
【発明を実施するための形態】
【００１８】
（本発明の基礎となった知見）
本発明者は、「背景技術」の欄において記載した画像表示装置に関し、以下の問題が生じることを見出した。
【００１９】
図１４Ａは、特許文献１に記載された従来の画像表示装置の書き込み時における画素回路の導通状態を表す図である。同図を用いて、画素への書き込み動作を説明する。
【００２０】
データ線５１６からデータ電圧Ｖｄａｔａを画素へ書き込む場合、走査線５１７の走査信号によりスイッチトランジスタ５１１及び５１２が導通状態となる。静電保持容量５１３は、データ線５１６及び参照電源線５２０に接続されているので、静電保持容量５１３には、（ＶＲＥＦ−Ｖｄａｔａ）の電圧が保持される。このとき、駆動トランジスタ５１４及びスイッチトランジスタ５１９は非導通状態であるため、正電源線５２１、負電源線５２２、参照電源線５２０及びデータ線５１６には定常電流は流れない。これにより、駆動トランジスタ５１４のゲート−ソース間に印加すべき電圧を保持する静電保持容量５１３の両端電極に、データ電圧に対応した正確な電圧が保持される。
【００２１】
図１４Ｂは、特許文献１に記載された従来の画像表示装置の発光時における画素回路の導通状態を表す図である。同図を用いて、画素の発光動作を説明する。
【００２２】
静電保持容量５１３へのデータ電圧Ｖｄａｔａの書き込みが完了した場合、走査線５１７の走査信号によりスイッチトランジスタ５１１及び５１２が非導通状態となる。これにより、静電保持容量５１３は、データ線５１６及び参照電源線５２０と非導通となる。この状態で、走査線５１８の走査信号により、スイッチトランジスタ５１９が導通状態となり、静電保持容量５１３は、駆動トランジスタ５１４のゲート電極及びソース電極と導通状態となる。これにより、静電保持容量５１３に保持されている電圧（ＶＲＥＦ−Ｖｄａｔａ）が駆動トランジスタ５１４のゲート−ソース間に印加されることになる。
【００２３】
ここで、負電源線５２２には、負電源線５２２の配線抵抗及び駆動電流により電圧降下（上昇）Ｖｄｒｏｐが発生しているとする。すなわち、画素５１０における負電源線５２２の電位ＶＥＥｐは以下のようになる。
【００２４】
【数１】
2013171938.tif 000038
【００２５】
画素５１０における負電源線５２２の電位が上記式１で示される状態で、有機ＥＬ素子５１５に駆動電流が流れることにより、駆動トランジスタ５１４のソース電位も負電源線５２２とともに電圧降下が無い状態に対して、Ｖｄｒｏｐ分だけ（ソース電位は、通常は、負電源線５２２電位＋有機ＥＬ素子５１５のアノード−カソード間電圧、であるが、電圧降下Ｖｄｒｏｐにより、当該通常のソース電位よりもＶｄｒｏｐ分だけ電位上昇する）電位上昇する。このとき、駆動トランジスタ５１４のゲート電極はフローティング状態であるので、ゲート電位はソース電位の変動に応じて上昇する。ここで、駆動トランジスタ５１４のゲート−ドレイン間には、寄生容量５３０が等価的に存在し、寄生容量５３０の容量値がＣｐａｒａであると仮定する。この場合には、駆動トランジスタ５１４のゲート電位の変動ΔＶｇは、ソース電位の変動分Ｖｄｒｏｐに対して、Ｖｄｒｏｐ×Ｃｓ／（Ｃｓ＋Ｃｐａｒａ）となる。なお、Ｃｓは、静電保持容量５１３の容量値である。よって、駆動トランジスタ５１４のゲート−ソース間電圧Ｖｇｓは、静電保持容量５１３に保持された電圧（ＶＲＥＦ−Ｖｄａｔａ）、ゲート電圧の変動分ΔＶｇ及びソース電圧の変動分ΔＶｓから、以下のようになる。
【００２６】
【数２】
2013171938.tif 000039
【００２７】
上記式２より、発光開始時のＶｇｓは、負電源線５２２の電圧降下（上昇）により、書き込み電圧（ＶＲＥＦ−Ｖｄａｔａ）から（Ｃｐａｒａ／Ｃｓ＋Ｃｐａｒａ）×Ｖｄｒｏｐの分減少する。また、有機ＥＬ素子５１５を流れる駆動電流Ｉｄは以下のように表される。
【００２８】
【数３】
2013171938.tif 000040
【００２９】
ここで、β及びＶｔｈは、それぞれ、駆動トランジスタ５１４の移動度及び閾値電圧ある。上記式３より、駆動電流Ｉｄも減少するので、有機ＥＬ素子５１５の発光輝度は低下する。この発光輝度の低下により、結果的に、電圧降下（上昇）の大きい画素中央部が暗くなる。
【００３０】
以上により、特許文献１に記載された従来の画像表示装置では、電源線の電圧降下により画面中央部が暗くなり、高画質を維持することが困難となる。観者の視線は画面中央部に集中することから、むしろ画面中央部を周辺部よりも明るくすることで、表示パネルは高画質化される。
【００３１】
このような問題を解決するために、本発明の一態様に係る表示装置は、複数の発光画素が配置された表示部を備える表示装置であって、前記複数の発光画素の各々は、第１電源線と、第２電源線と、ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、第１電極が前記駆動トランジスタのゲート電極に電気的に接続され、かつ、第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続されることにより、駆動トランジスタのゲート−ソース間電圧を保持する容量素子と、前記容量素子の前記第１電極及び前記第２電極の一方と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、前記容量素子の前記第１電極及び前記第２電極の他方に、参照電圧を印加するための第２スイッチ素子とを備え、前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されており、データ電圧の書き込み期間において、前記第１スイッチ素子及び前記第２スイッチ素子が導通されることにより、前記データ電圧に前記第１電源線電圧または前記第２電源線電圧の電圧降下分または電圧上昇分が加算された電圧が、前記容量素子に保持され、発光期間において、前記発光素子は、前記容量素子に保持された電圧に応じて発光することを特徴とする。
【００３２】
本態様によれば、データ電圧の書き込み時には、駆動トランジスタのソース電極と接続可能な容量素子の第１電極及び第２電極の一方には、第１スイッチ素子を介してデータ電圧が印加され、駆動トランジスタのゲート電極と接続可能な容量素子の第１電極及び第２電極の他方には、画素位置により電圧変動する電源線の電圧が第２スイッチ素子を介して印加される。これにより、容量素子には、データ電圧の絶対値に電源線の電圧変動量の絶対値が加算された電圧を書き込むことが可能である。これにより、例えば、配線抵抗及び電流による電源線の電圧降下（上昇）量が画面周辺部よりも大きい画面中央部の発光輝度を相対的に高くすることが可能となる。よって、観者の視線が集中する傾向にある画面中央部を、画面周辺部よりも明るく設定でき、高画質を提供することが可能となる。
【００３３】
また、容量素子の第１電極及び第２電極の一方に印加される参照電圧を供給する参照電源線を別途設ける必要がないので、回路配線が簡素化できる。これにより、画素の微細化が促進され表示パネルの高精細化が可能となる。
【００３４】
また、例えば、前記複数の発光画素のうちの少なくとも１つの発光画素において、前記駆動トランジスタはｎ型であり、前記駆動トランジスタの前記ドレイン電極及び前記ソース電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、前記参照電圧は、当該発光画素における前記第２電源線電圧であり、前記第１スイッチ素子は、前記容量素子の前記第２電極と前記データ線との導通及び非導通を切り換え、前記第２スイッチ素子は、前記容量素子の前記第１電極と前記第２電源線との導通及び非導通を切り換えてもよい。
【００３５】
第１及び第２スイッチ素子を導通状態にしてデータ電圧を書き込む時に、ｎ型駆動トランジスタのソース電極と接続可能な容量素子の第２電極にデータ電圧が印加される回路構成の場合には、ｎ型駆動トランジスタのゲート電極に正の電位変動を有する第２電源線の電圧が印加される。これにより、発光開始時時の駆動トランジスタのゲート−ソース間電圧は、データ電圧に対応した正確な電圧よりも大きい電圧となる。また、第２電源線の電圧上昇量は、画面周辺部よりも画面中央部のほうが大きいので、画面中央部の発光輝度を相対的に高くすることが可能となる。
【００３６】
また、例えば、前記複数の発光画素のうちの少なくとも１つの発光画素において、前記駆動トランジスタはｎ型であり、前記駆動トランジスタの前記ドレイン電極及び前記ソース電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、前記参照電圧は、当該発光画素における前記第１電源線電圧であり、前記第１スイッチ素子は、前記容量素子の前記第１電極と前記データ線との導通及び非導通を切り換え、前記第２スイッチ素子は、前記容量素子の前記第２電極と前記第１電源線との導通及び非導通を切り換えてもよい。
【００３７】
第１及び第２スイッチ素子を導通状態にしてデータ電圧を書き込む時に、ｎ型駆動トランジスタのゲート電極と接続可能な容量素子の第１電極にデータ電圧が印加される回路構成の場合には、ｎ型駆動トランジスタのソース電極に負の電位変動を有する第１電源線の電圧が印加される。これにより、発光開始時時の駆動トランジスタのゲート−ソース間電圧は、データ電圧に対応した正確な電圧よりも大きい電圧となる。また、第１電源線の電圧降下量は、画面周辺部よりも画面中央部のほうが大きいので、画面中央部の発光輝度を相対的に高くすることが可能となる。
【００３８】
また、例えば、前記複数の発光画素のうちの少なくとも１つの発光画素において、前記駆動トランジスタはｐ型であり、前記駆動トランジスタの前記ソース電極及び前記ドレイン電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、前記参照電圧は、当該発光画素における前記第１電源線電圧であり、前記第１スイッチ素子は、前記容量素子の前記第２電極と前記データ線との導通及び非導通を切り換え、前記第２スイッチ素子は、前記容量素子の前記第１電極と前記第１電源線との導通及び非導通を切り換えてもよい。
【００３９】
第１及び第２スイッチ素子を導通状態にしてデータ電圧を書き込む時に、ｐ型駆動トランジスタのソース電極と接続可能な容量素子の第２電極にデータ電圧が印加される回路構成の場合には、ｐ型駆動トランジスタのゲート電極に負の電位変動を有する第１電源線の電圧が印加される。これにより、発光開始時時の駆動トランジスタのゲート−ソース間電圧の絶対値は、データ電圧に対応した正確な電圧の絶対値よりも大きくなる。また、第１電源線の電圧降下量は、画面周辺部よりも画面中央部のほうが大きいので、画面中央部の発光輝度を相対的に高くすることが可能となる。
【００４０】
また、例えば、前記複数の発光画素のうちの少なくとも１つの発光画素において、前記駆動トランジスタはｐ型であり、前記駆動トランジスタの前記ソース電極及び前記ドレイン電極、ならびに前記発光素子のアノード電極及びカソード電極が、前記電流径路上に配置され、前記参照電圧は、当該発光画素における前記第２電源線電圧であり、前記第１スイッチ素子は、前記容量素子の前記第１電極と前記データ線との導通及び非導通を切り換え、前記第２スイッチ素子は、前記容量素子の前記第２電極と前記第２電源線との導通及び非導通を切り換えてもよい。
【００４１】
第１及び第２スイッチ素子を導通状態にしてデータ電圧を書き込む時に、ｐ型駆動トランジスタのゲート電極と接続可能な容量素子の第１電極にデータ電圧が印加される回路構成の場合には、ｐ型駆動トランジスタのソース電極に正の電位変動を有する第２電源線の電圧が印加される。これにより、発光開始時時の駆動トランジスタのゲート−ソース間電圧の絶対値は、データ電圧に対応した正確な電圧の絶対値よりも大きくなる。また、第２電源線の電圧上昇量は、画面周辺部よりも画面中央部のほうが大きいので、画面中央部の発光輝度を相対的に高くすることが可能となる。
【００４２】
また、例えば、前記複数の発光画素の各々は、さらに、前記駆動トランジスタのソース電極と前記容量素子の前記第２の電極との導通及び非導通を切り換える第３スイッチ素子を備えてもよい。
【００４３】
これにより、データ電圧を書き込む時に第３スイッチ素子が非導通状態となることにより、当該書き込み期間において、容量素子の充電動作以外の定常電流の発生経路を遮断することが可能となる。よって、容量素子の第１電極及び第２電極には、データ電圧及び電源線電圧に対応した電圧が書き込まれる。また、発光開始時に、第３スイッチ素子が導通状態となることにより、容量素子に保持された電圧が駆動トランジスタのゲート−ソース間に印加されるので、発光素子は、データ電圧及び電源線電圧に対応した輝度にて発光する。
【００４４】
また、例えば、前記駆動トランジスタはエンハンスメント型であってもよい。
【００４５】
これにより、駆動トランジスタが例えばｎ型の場合、データ電圧書き込み時において、第２電源線電圧は駆動トランジスタのゲート電極に印加されるが、駆動トランジスタのソース電極には第２電源線電圧に対して、有機ＥＬ素子の発光閾値電圧分だけ大きな電圧が印加されており、駆動トランジスタのゲート電極−ソース電極間には、０Ｖ以下の電圧が印加される。従って、駆動トランジスタの閾値電圧が０Ｖよりも大きいエンハンスメント型であれば、駆動トランジスタはオフ状態となる。よって、このとき、駆動トランジスタのドレイン電流は流れないので、有機ＥＬ素子は発光しない。
【００４６】
また、本発明の一態様に係る表示装置は、複数の発光画素が配置された表示部を備える表示装置であって、前記複数の発光画素の各々は、第１電源線と、第２電源線と、ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、第１電極及び第２電極を有し、前記第１電極が前記駆動トランジスタのゲート電極に電気的に接続され、かつ、前記第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続されることにより、駆動トランジスタのゲート−ソース間電圧を保持する第１容量素子と、前記第１容量素子の前記第１電極と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、前記第１容量素子の前記第１電極に、参照電圧を印加するための第２スイッチ素子と、前記駆動トランジスタの前記ソース電極と、前記発光素子の前記アノード電極との導通及び非導通を切り換える第４スイッチ素子とを備え、前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されており、閾値補償期間において、前記第２スイッチ素子が導通されることにより、前記第１電源線電圧または前記第２電源線電圧が、前記駆動トランジスタのゲート電極に印加されると共に、前記駆動トランジスタの閾値電圧が前記容量素子に保持され、データ電圧の書き込み期間において、前記第１スイッチ素子が導通されることにより、前記データ電圧及び前記閾値電圧に前記第１電源線電圧または前記第２電源線電圧の電圧降下分または電圧上昇分が加算された電圧が、前記容量素子に保持され、発光期間において、前記第４スイッチ素子が導通されることにより、前記発光素子は、前記容量素子に保持された電圧に応じて発光する。
【００４７】
また、例えば、前記参照電圧は、当該発光画素における前記第１電源線電圧であり、前記複数の発光画素の各々は、さらに、前記駆動トランジスタの前記ソース電極または前記ドレイン電極に、当該駆動トランジスタの閾値電圧を補償するための初期化電圧を印加するための第５スイッチ素子を備え、前記閾値補償期間が開始するまでの期間において、前記第５スイッチ素子が導通されてもよい。
【００４８】
また、例えば、前記参照電圧は、当該発光画素における前記第１電源線電圧であり、前記複数の発光画素の各々は、さらに、第３電極及び第４電極を有し、前記第３電極が、前記第１容量素子の前記第２電極に接続され、前記第４電極が、当該駆動トランジスタの閾値電圧を補償するための初期化電圧に設定可能な初期化電圧線に接続された第２容量素子を備えてもよい。
【００４９】
この構成により、閾値電圧補償時において、第１容量素子の第１電極には、第２スイッチ素子を介して電圧降下が発生している第１電源線の電源線電圧が印加される。これにより、駆動トランジスタのソース電位は、第１電源線の電圧降下量の絶対値が減算された電位となる。この状態で、駆動トランジスタのゲート電極にデータ電圧が書き込まれるので、画面周辺部よりも電圧降下量の大きい画面中央部の発光輝度が相対的に高くなる。よって、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【００５０】
また、例えば、複数の発光画素が配置された表示部を備える表示装置であって、前記複数の発光画素の各々は、第１電源線と、第２電源線と、ソース電極及びドレイン電極が前記第１電源線と前記第２電源線との間の電流径路上に配置され、ゲート−ソース間電圧に応じて前記電流径路上の電流を駆動する駆動トランジスタと、アノード電極及びカソード電極が、前記電流径路上に配置され、前記電流に応じて発光する発光素子と、第１電極及び第２電極を有し、前記第２電極が前記駆動トランジスタの前記ソース電極に電気的に接続された第１容量素子と、第３電極及び第４電極を有し、前記第３電極が前記駆動トランジスタのゲート電極に電気的に接続され、前記第４電極が前記第１容量素子の前記第１電極に電気的に接続された第２容量素子と、前記第２容量素子の前記第３電極と、輝度に対応したデータ電圧を伝達するデータ線との導通及び非導通を切り換える第１スイッチ素子と、前記第１の容量素子の前記第１電極に、参照電圧を印加するための第２スイッチ素子と、前記第１容量素子の前記第１電極と、前記駆動トランジスタのゲート電極とを接続する第６スイッチ素子とを備え、前記複数の発光画素の各々における、前記第１電源線の電圧である第１電源線電圧と前記第２電源線の電圧である前記第２電源線電圧との電位差は、前記表示部の中央となるにつれて減少し、前記複数の発光画素の各々における前記参照電圧は、当該発光画素における前記第１電源線電圧または前記第２電源線電圧に応じて設定されており、データ電圧の書き込み期間において、前記第１スイッチ素子が導通されることにより、前記データ電圧に応じた電圧が、前記第２容量素子に保持され、閾値補償期間において、前記第２スイッチ素子が導通されることにより、前記第１電源線電圧または前記第２電源線電圧が、前記第１容量素子の前記第１電極に印加されると共に、前記データ電圧、前記第１電源線電圧または前記第２電源線電圧の電圧降下分または    電圧上昇分及び前記駆動トランジスタの閾値電圧に応じた電圧が前記第１容量素子に保持され、発光期間において、前記第６スイッチ素子が導通されることにより、前記発光素子は、前記第１容量素子に保持された電圧に応じて発光してもよい。
【００５１】
また、例えば、前記参照電圧は、当該発光画素における前記第２電源線電圧であり、前記複数の発光画素の各々は、さらに、前記第１容量素子の前記第２電極に、当該駆動トランジスタの閾値電圧を補償するための初期化電圧を印加するための第７スイッチ素子を備え、前記閾値補償期間が開始するまでの期間において、前記第７スイッチ素子が導通されてもよい。
【００５２】
これにより、閾値電圧補償時において、第１容量素子の第１電極には第２スイッチ素子を介して電圧上昇が発生している第２電源線の電源線電圧が印加される。これにより、第１容量素子の両端電圧は、電源線の電圧上昇量の絶対値が加算された電位となる。この状態で、駆動トランジスタのゲート電極に第１容量素子が接続されるので、画面周辺部よりも電圧上昇量の大きい画面中央部の発光輝度が相対的に高くなる。よって、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【００５３】
また、例えば、前記第２電源線は、前記発光素子の前記アノード電極及びカソード電極の一方が前記複数の発光画素に共通して形成された共通電極であり、前記複数の発光画素のうちの少なくとも１つの発光画素は、前記第２スイッチ素子のソース電極及びドレイン電極の一方と、当該発光画素に対応する前記共通電極とが電気的に接続される接続点を有してもよい。
【００５４】
これにより、データ電圧の書き込み時には、容量素子の２つの電極のうちデータ電圧が印加されない方の電極には、第２スイッチ素子の導通により上記共通電極の電位が印加される。
【００５５】
よって、上記接続点が設けられる画素間隔を、上記共通電極の電位変動の度合いに応じて決定できる。
【００５６】
また、例えば、前記接続点は、前記複数の発光画素のそれぞれに、１つずつ設けられていてもよい。
【００５７】
これにより、発光画素の発光輝度を、表示部における発光画素の位置に応じて高精度に変化させることが可能となる。
【００５８】
また、例えば、前記接続点は、前記複数の発光画素のうち隣接する２つ以上の発光画素に共通して設けられていてもよい。
【００５９】
これにより、例えば、隣接する赤色画素、緑色画素及び青色画素を１単位画素とするようなカラー表示装置では、発光画素の発光輝度を、当該単位画素ごとに変化させることが可能となる。
【００６０】
また、例えば、前記共通電極は、導電性の金属酸化物で形成されていてもよい。
【００６１】
また、例えば、前記共通電極は、シート抵抗が１Ω／ｓｑ．以上の材料で形成されていてもよい。
【００６２】
高導電性の金属電極に比べ、金属酸化物からなる共通電極は抵抗が高い。これにより、共通電極の表示部における位置に応じた電圧降下（上昇）量の変化は、金属電極の電圧降下（上昇）量の変化よりも大きくなる。よって、表示部の位置に応じた発光輝度の変化を顕著に設定することが可能となる。
【００６３】
以下、本発明の一態様に係る表示装置について、図面を参照しながら説明する。また、以下の図面において同一の構成要素には同一の符号を用いている。
【００６４】
なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
【００６５】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００６６】
（画素回路構成）
図１は、本発明の表示装置の電気的な構成を示すブロック図である。同図における表示装置１は、制御回路２と、走査線駆動回路４と、信号線駆動回路５と、表示部６とを備える。
【００６７】
また、図２は、本発明の実施の形態１に係る表示部の有する画素の回路構成及びその周辺回路との接続を示す図である。同図における画素１０は、スイッチトランジスタ１１、１２及び１９と、静電保持容量１３と、駆動トランジスタ１４と、有機ＥＬ素子１５と、データ線１６と、走査線１７及び１８と、正電源線２１と、負電源線２２とを備える。また、周辺回路は、走査線駆動回路４と、信号線駆動回路５とを備える発光画素である。
【００６８】
図１及び図２に記載された構成要素について、以下、その接続関係および機能を説明する。
【００６９】
制御回路２は、外部から入力された映像信号に基づいた制御信号を走査線駆動回路４及び信号線駆動回路５へと出力する。
【００７０】
走査線駆動回路４は、走査線１７及び１８に接続されており、走査線１７及び１８に走査信号を出力することにより、画素１０の有するスイッチトランジスタ１１、１２及び１９の導通及び非導通を駆動する回路である。
【００７１】
信号線駆動回路５は、データ線１６に接続されており、映像信号に基づいたデータ電圧を画素１０へ出力する駆動回路である。
【００７２】
表示部６は、マトリクス状に配置された複数の画素１０を有し、外部から表示装置１へ入力された映像信号に基づいて画像を表示する。
【００７３】
正電源線２１は、少なくとも画素行ごとまたは画素列ごとに配置された第１電源線であり、負電源線２２は、少なくとも画素行ごとまたは画素列ごとに配置された及び第２電源線である。
【００７４】
正電源線２１及び負電源線２２の端部には、表示部６の外部に設けられた電源から電源電圧が印加される。これより、正電源線２１には、表示パネル周辺から中央に向かって電源線の配線抵抗に応じた電圧降下が発生し、負電源線２２には、表示パネル周辺から中央に向かって電源線の配線抵抗に応じた電圧上昇が発生する。つまり、複数の画素１０の各々における正電源線２１の電圧である電源線電圧ＶＤＤｐ、及び負電源線の電圧である電源線電圧ＶＥＥｐは、画素１０の表示部６における位置によって異なる。
【００７５】
スイッチトランジスタ１１は、ゲート電極が画素行ごとに配置された走査線１７に接続され、ソース電極及びドレイン電極の一方が画素列ごとに配置されたデータ線１６に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の第２電極である電極１３２に接続された第１スイッチ素子である。スイッチトランジスタ１１は、輝度に対応したデータ電圧を伝達するデータ線１６と電極１３２との導通及び非導通を切り換える機能を有する。
【００７６】
スイッチトランジスタ１２は、ゲート電極が走査線１７に接続され、ソース電極及びドレイン電極の一方が負電源線２２に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の第１電極である電極１３１に接続され、電極１３１に参照電圧を印加するための第２スイッチ素子である。スイッチトランジスタ１２は、電極１３１と負電源線２２との導通及び非導通を切り換えることにより、負電源線２２の電源線電圧ＶＥＥｐを静電保持容量１３の電極１３１に印加するタイミングを決定する機能を有する。つまり、各画素１０における上記参照電圧は、当該画素１０における負電源線２２の電源線電圧ＶＥＥｐである。スイッチトランジスタ１１及び１２は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００７７】
なお、スイッチトランジスタ１１及び１２の走査線を、共通の走査線１７とすることで、スイッチトランジスタを制御する走査線の本数を削減できるので、回路構成を簡素化できる。
【００７８】
静電保持容量１３は、電極１３１が駆動トランジスタ１４のゲート電極に接続され、電極１３２がスイッチトランジスタ１９を介して駆動トランジスタ１４のソース電極に接続された容量素子である。静電保持容量１３は、データ線１６から供給されたデータ電圧に対応した電圧を保持し、例えば、スイッチトランジスタ１１及び１２がオフ状態となった後に、駆動トランジスタ１４のゲート−ソース間電圧を安定的に保持し、駆動トランジスタ１４から有機ＥＬ素子１５へ供給する電流を安定化させる。
【００７９】
駆動トランジスタ１４は、ドレイン電極が正電源線２１に接続され、ソース電極が有機ＥＬ素子１５のアノードに接続された駆動素子である。駆動トランジスタ１４は、ゲート−ソース間電圧を、当該電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。つまり、駆動トランジスタ１４は、ソース電極及びドレイン電極が正電源線２１と負電源線２２との間の電流径路上に配置され、ゲート−ソース間電圧に応じて当該電流径路上の電流を駆動する。
【００８０】
有機ＥＬ素子１５は、アノード電極及びカソード電極が、上記電流径路上に配置され、カソード電極が負電源線２２に接続された発光素子であり、駆動トランジスタ１４を介して上記信号電流が流れることにより発光する。駆動トランジスタ１４のドレイン電極及びソース電極、ならびに有機ＥＬ素子１５のアノード電極及びカソード電極は、この順で、正電源線２１から上記電流径路上に配置されている。
【００８１】
スイッチトランジスタ１９は、ゲート電極が画素行ごとに配置された走査線１８に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ１４のソース電極に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３２に接続された第３スイッチ素子である。スイッチトランジスタ１９は、駆動トランジスタ１４のソース電極と静電保持容量１３の電極１３２との導通及び非導通を切り換えることにより、静電保持容量１３に保持された電圧を駆動トランジスタ１４のゲート−ソース間に印加するタイミングを決定する。スイッチトランジスタ１９は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００８２】
データ線１６は、信号線駆動回路５に接続され、画素１０を含む画素列に属する各画素へ接続され、発光強度を決定するデータ電圧を供給する。
【００８３】
また、表示装置１は、画素列数分のデータ線１６を備える。
【００８４】
走査線１７は、走査線駆動回路４に接続され、画素１０を含む画素行に属する各画素に接続されている。これにより、走査線１７は、画素１０を含む画素行に属する各画素へ上記データ電圧を書き込むタイミングを供給し、当該画素の有する駆動トランジスタ１４のゲート電極に電源線電圧ＶＥＥｐを印加するタイミングを供給する。
【００８５】
走査線１８は、走査線駆動回路４に接続されている。これにより、走査線１８は、静電保持容量１３の電極１３２の電位を駆動トランジスタ１４のソース電極に印加するタイミングを供給する。
【００８６】
また、表示装置１は、画素行数分の走査線１７及び１８を備える。
【００８７】
なお、図１、図２には記載されていないが、正電源線２１及び負電源線２２は、それぞれ、他の画素にも接続されており、表示部６の周辺領域に配置された電源に接続されている。
【００８８】
（画素回路動作）
次に、本実施の形態に係る表示装置１の駆動動作について図３Ａ〜図５Ｂを用いて説明する。
【００８９】
図３Ａは、本発明の実施の形態１に係る表示装置の駆動方法の動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、走査線１７、走査線１８、及びデータ線１６に発生する電圧の波形図が示されている。また、図４は、本発明の実施の形態１に係る表示装置の動作フローチャートである。
【００９０】
まず、時刻ｔ０において、走査線駆動回路４は、走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチトランジスタ１９をオフ状態とする。これにより、駆動トランジスタ１４のソース電極と静電保持容量１３の電極１３２（第２電極）とは非導通となる（図４のＳ１１）。なお、本実施の形態において、例えば、走査線１８の電圧レベルのＨＩＧＨは＋２０Ｖ、ＬＯＷは−１０Ｖに設定されている。
【００９１】
次に、時刻ｔ１において、走査線駆動回路４は、走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチトランジスタ１１及び１２をオン状態とする。これにより、電極１３１（第１電極）と負電源線２２（第２電源線）とが導通し、電極１３２（第２電極）とデータ線１６とが導通する（図４のＳ１２）。図５Ａは、本発明の実施の形態１に係る表示装置のデータ電圧書き込み時における画素回路の導通状態を表す図である。同図に記載されているように、静電保持容量１３の電極１３１には負電源線２２の電源線電圧ＶＥＥｐが印加され、電極１３２にはデータ線１６を介してデータ電圧Ｖｄａｔａが印加される。つまり、ステップＳ１２では、画素１０に印加すべきデータ電圧に対応した電荷を静電保持容量１３に保持させている。
【００９２】
また、駆動トランジスタ１４のソース電極と電極１３２とは、ステップＳ１１の動作により非導通となっている。さらに、負電源線２２の電源線電圧ＶＥＥｐは、駆動トランジスタ１４のゲート電極に印加されるが、この時、駆動トランジスタ１４のソース電極には負電源線２２の電源線電圧ＶＥＥｐに対して、有機ＥＬ素子１５の発光閾値電圧分だけ大きな電圧が印加されており、駆動トランジスタ１４のゲート電極−ソース電極間には、０Ｖ以下の電圧が印加される。従って、駆動トランジスタ１４の閾値電圧Ｖｔｈが０Ｖよりも大き（エンハンスメント型）ければ、駆動トランジスタ１４はオフ状態となる。よって、このとき、駆動トランジスタ１４のドレイン電流は流れないので、有機ＥＬ素子１５は発光しない。なお、本実施の形態において、例えば、走査線１７の電圧レベルのＨＩＧＨは＋２０Ｖ、ＬＯＷは−１０Ｖに設定されている。
【００９３】
時刻ｔ１〜時刻ｔ２の期間、走査線１７の電圧レベルがＨＩＧＨであるので、画素１０の電極１３２にはデータ線１６からデータ電圧Ｖｄａｔａが印加され、同様に、画素１０を含む画素行に属する各画素に対しデータ電圧が供給される。
【００９４】
ここで、負電源線２２には、負電源線２２の配線抵抗及び駆動電流により電圧降下（上昇）Ｖｄｒｏｐが発生しているとする。すなわち、負電源線２２の電位ＶＥＥｐは、負電源電圧をＶＥＥとすると、以下のようになる。
【００９５】
ＶＥＥｐ＝ＶＥＥ＋Ｖｄｒｏｐ            （式４）
【００９６】
この期間において、スイッチトランジスタ１２のドレイン−ソース間に発生する電位差は、静電保持容量１３の充電が完了した際は０Ｖとなる。また、データ線１６とスイッチトランジスタ１１についても同様である。よって、静電保持容量１３の電極１３１及び電極１３２には、それぞれ、データ電圧に対応した正確な電位Ｖｄａｔａと、負電源電圧ＶＥＥに負電源線２２の電圧降下（上昇）Ｖｄｒｏｐを加算した電位（ＶＥＥ＋Ｖｄｒｏｐ）が印加される。よって、静電保持容量１３には、（ＶＥＥ＋Ｖｄｒｏｐ−Ｖｄａｔａ）の電圧が保持される。
【００９７】
次に、時刻ｔ２において、走査線駆動回路４は、走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチトランジスタ１１及び１２をオフ状態とする。これにより、電極１３１（第１電極）と負電源線２２（第２電源線）とは非導通となり、かつ、電極１３２（第２電極）とデータ線１６とは非導通となる（図４のＳ１３）。
【００９８】
次に、時刻ｔ３において、走査線駆動回路４は、走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチトランジスタ１９をオン状態とする。図５Ｂは、本発明の実施の形態１に係る表示装置の発光時における画素回路の導通状態を表す図である。同図に記載されているように、駆動トランジスタ１４のソース電極と静電保持容量１３の電極１３２（第２電極）とは導通する（図４のＳ１４）。また、静電保持容量１３の電極１３１は、負電源線２２と遮断され、電極１３２はデータ線１６と遮断されている。よって、駆動トランジスタ１４のゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、静電保持容量１３の両端電圧である（ＶＥＥｐ−Ｖｄａｔａ）が印加されることになる。
【００９９】
負電源線２２の電位が上記式４で示される状態で、有機ＥＬ素子１５に駆動電流が流れることにより、駆動トランジスタ１４のソース電位も負電源線２２とともに電圧降下が無い状態に対して、Ｖｄｒｏｐ分だけ（ソース電位は、通常は負電源線電位ＶＥＥｐ＋有機ＥＬ素子１５のアノード−カソード間電圧、であるが、電圧降下Ｖｄｒｏｐにより、当該通常のソース電位よりもＶｄｒｏｐ分だけ電位上昇する）電位上昇する。このとき、駆動トランジスタ１４のゲート電極はフローティング状態であるので、ゲート電位はソース電位の変動に応じて上昇する。ここで、駆動トランジスタ１４のゲート−ドレイン間には、寄生容量３０が等価的に存在し、寄生容量３０の容量値がＣｐａｒａであると仮定する。この場合には、駆動トランジスタ１４のゲート電位の変動ΔＶｇは、ソース電位の変動分Ｖｄｒｏｐに対して、｛Ｖｄｒｏｐ×Ｃｓ／（Ｃｓ＋Ｃｐａｒａ）｝となる。なお、Ｃｓは、静電保持容量１３の容量値である。よって、駆動トランジスタ１４のゲート−ソース間電圧Ｖｇｓは、静電保持容量１３に保持された電圧（ＶＥＥｐ−Ｖｄａｔａ）、ゲート電圧の変動分ΔＶｇ及びソース電圧の変動分ΔＶｓから、以下のようになる。
【０１００】
【数４】
2013171938.tif 000041
【０１０１】
発光開始時のＶｇｓは、負電源線２２の電圧降下（上昇）により、書き込み電圧（ＶＥＥｐ−Ｖｄａｔａ）から上記式５へと変動する。正確な書き込み電圧が、例えば、−Ｖｄａｔａ（ＶＥＥ＝ＧＮＤ（０Ｖ）の場合）であるとすると、当該正確な書き込み電圧からのＶｇｓの変動分ΔＶｇｓは以下のようになる。
【０１０２】
【数５】
2013171938.tif 000042
【０１０３】
つまり、発光開始時のＶｇｓは、上記正確な書き込み電圧に比べ、上記式６で表されたΔＶｇｓの分大きくなる。また、負電源線２２での電圧降下（上昇）分Ｖｄｒｏｐが大きいほどΔＶｇｓは大きくなる。また、有機ＥＬ素子１５を流れる駆動電流は以下のように表される。
【０１０４】
【数６】
2013171938.tif 000043
【０１０５】
ここで、β及びＶｔｈは、それぞれ、駆動トランジスタ１４の移動度及び閾値電圧である。上記式７より、駆動電流Ｉｄも増加し、結果的に有機ＥＬ素子１５の発光輝度は増加する。また、電圧降下（上昇）分Ｖｄｒｏｐが大きいほど有機ＥＬ素子１５の発光輝度は増加する。通常、正電源線２１及び負電源線２２に電圧を供給する電源は表示部６の外部に配置されており、当該電源から表示部６の最外周に位置する電源線に電源電圧は供給される。この場合、正電源線２１の電位は表示部６の中央へ向かうにつれ降下し、負電源線２２の電位は表示部６の中央へ向かうにつれ上昇する。つまり、表示部６の中央へ向かうにつれ正電源線２１と負電源線２２との電位差は小さくなっていく。よって、電圧降下（上昇）の大きい（上記電位差の小さい）画素中央部が明るくなる。
【０１０６】
なお、本実施の形態において、例えば、駆動トランジスタ１４のソース電位はスイッチトランジスタ１９の導通により、０Ｖから１０Ｖに変化する。また、正電源線の電圧ＶＤＤは＋２０Ｖ、負電源線２２の電源線電圧ＶＥＥは０Ｖに設定されている。
【０１０７】
図６は、本発明の実施の形態に係る表示装置及び従来の表示装置の輝度を比較するグラフである。同図に記載されたグラフにおいて、横軸は負電源線２２における電圧降下（上昇）量であるΔＶｄｒｏｐを表し、縦軸は負電源線２２における電圧降下（上昇）がない場合を基準輝度としたときの輝度変化率を表している。また、同図では、本実施の形態に係る表示装置１（４Ｔ１Ｃ４Ｗ）及び従来の画像表示装置（４Ｔ１Ｃ５Ｗ）の輝度変化率を比較している。ここで、４Ｔ１Ｃ４Ｗとは、例えば、駆動トランジスタ１４、スイッチトランジスタ１１、１２及び１９の４つのトランジスタを４Ｔと表し、静電保持容量１３を１Ｃと表し、正電源線２１、データ線１６、走査線１７及び１８の４つの配線を４Ｗと表したものである。また、４Ｔ１Ｃ５Ｗとは、例えば、駆動トランジスタ５１４、スイッチトランジスタ５１１、５１２及び５１９の４つのトランジスタを４Ｔと表し、静電保持容量５１３を１Ｃと表し、正電源線５２１、データ線５１６、走査線５１７及び５１８、ならびに参照電源線５２０の５つの配線を５Ｗと表したものである。
【０１０８】
図６において、従来の画像表示装置では、ΔＶｄｒｏｐが増加するにつれ、輝度変化率は減少している。これは、上記式３に基づく駆動電流Ｉｄの電圧降下（上昇）量依存性を表すものであり、電圧降下（上昇）量の大きい画面中央部ほど輝度低下が大きいことを表すものである。これに対して、本発明の表示装置１では、ΔＶｄｒｏｐが増加するにつれ、輝度変化率は増加している。これは、上記式７に基づく駆動電流Ｉｄの電圧降下（上昇）量依存性を表すものであり、電圧降下（上昇）量の大きい画面中央部ほど輝度上昇することを表すものである。つまり、本発明の表示装置１では、従来の画像表示装置における輝度変化の傾向を反転させている。
【０１０９】
時刻ｔ３〜時刻ｔ４の期間、ゲート−ソース間には、上記式５で表された電圧Ｖｇｓが印加され続け、上記式７で表された電流Ｉｄが流れることにより有機ＥＬ素子１５は発光を持続する。
【０１１０】
ｔ０〜ｔ４の期間は、表示装置１の有する全画素の発光強度が更新される１フレーム期間に相当し、ｔ４以降においてもｔ０〜ｔ４の期間の動作が繰り返される。
【０１１１】
図３Ｂは、本発明の実施の形態１に係る表示装置の駆動方法の変形例を示す動作タイミングチャートである。
【０１１２】
まず、時刻ｔ１０において、走査線駆動回路４は、図３Ａに記載された時刻ｔ０での動作と、図３Ａに記載された時刻ｔ１での動作とを同時に実行する（図４のＳ１１とＳ１２）。つまり、駆動トランジスタ１４のソース電極と電極１３２とが非導通となり、同時に、電極１３１には電源電圧ＶＥＥｐが印加され、電極１３２にはデータ電圧Ｖｄａｔａが印加される。
【０１１３】
時刻ｔ１０〜時刻ｔ１１の期間では、図３Ａに記載された時刻ｔ１〜時刻ｔ２の期間と同様の状態が実現される。走査線１７の電圧レベルがＨＩＧＨであるので、画素１０の電極１３２にはデータ線１６からデータ電圧Ｖｄａｔａが印加され、同様に、画素１０を含む画素行に属する各画素に対しデータ電圧が供給される。
【０１１４】
この期間において、スイッチトランジスタ１２のドレイン電極ソース電極間に発生する電位差は、静電保持容量１３の充電が完了した際は０Ｖとなる。データ線１６とスイッチトランジスタ１１についても同様である。よって、電極１３１及び電極１３２には、それぞれ、データ電圧に対応した正確な電位Ｖｄａｔａと、負電源電位ＶＥＥに電圧降下（上昇）Ｖｄｒｏｐを加算した電位（ＶＥＥ＋Ｖｄｒｏｐ）が印加される。よって、静電保持容量１３には、（ＶＥＥ＋Ｖｄｒｏｐ−Ｖｄａｔａ）の電圧が保持される。
【０１１５】
次に、時刻ｔ１１において、走査線駆動回路４は、図３Ａに記載された時刻ｔ２での動作と、図３Ａに記載された時刻ｔ３での動作とを同時に実行する（図４のＳ１３とＳ１４）。つまり、電極１３１と負電源線２２とは非導通となり、電極１３２とデータ線１６とは非導通となり、駆動トランジスタ１４のソース電極と電極１３２とが導通する。このとき、Ｖｇｓは、負電源線２２の電圧降下（上昇）により、書き込み電圧（ＶＥＥｐ−Ｖｄａｔａ）から上記式５へと変動する。
【０１１６】
時刻ｔ１１〜時刻ｔ１２の期間、ゲート−ソース間には、上記式５で示されたＶｇｓが印加され続け、上記式７で示された電流Ｉｄが流れることにより有機ＥＬ素子１５は発光を持続する。
【０１１７】
ｔ１０〜ｔ１２の期間は、表示装置１の全画素の発光強度が更新される１フレーム期間に相当し、ｔ１２以降においてもｔ１０〜ｔ１２の期間の動作が繰り返される。
【０１１８】
以上のように、本発明の実施の形態に係る表示装置によれば、データ電圧の書き込み時には、駆動トランジスタ１４のソース電極と接続可能な電極１３２にはスイッチトランジスタ１１を介してデータ電圧Ｖｄａｔａが印加され、駆動トランジスタ１４のゲート電極と接続可能な電極１３１には、電圧降下（上昇）が発生している負電源線２２の電源線電圧ＶＥＥｐが印加される。これにより、静電保持容量１３には、データ電圧Ｖｄａｔａの絶対値に電源線の電圧降下（上昇）量Ｖｄｒｏｐの絶対値が加算された電圧が書き込まれ、発光開始時には、データ電圧Ｖｄａｔａに対応した電圧に対して電圧降下（上昇）量Ｖｄｒｏｐに対応した電圧が加算された電圧が駆動トランジスタ１４のゲート−ソース間に印加されるので、画面周辺部よりも電圧降下（上昇）量の大きい画面中央部の発光輝度が相対的に高くなる。よって、本発明の実施の形態１に係る表示装置１は、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【０１１９】
なお、本実施の形態において、図３Ａに記載された動作タイミングでは、走査線１８の時刻ｔ３及び時刻ｔ４におけるタイミングを、走査線１７のタイミングと独立に制御することにより、１フレーム期間内における発光時間、つまりＤｕｔｙ制御を任意に調整することができる。一方、図３Ｂに記載された動作タイミングでは、走査線１７及び１８は連動する。よって、走査線制御回路が簡素になるため回路規模を小さくすることができ、スイッチトランジスタ１１およびスイッチトランジスタ１２がｎ（ｐ）型であり、スイッチトランジスタ１９がｐ（ｎ）型である場合には、走査線１７および１８を同一配線として走査線駆動回路４の出力本数を削減できるが、上記Ｄｕｔｙ制御は不可能であり１フレーム期間内においてデータ電圧の書き込み期間を除いた期間の、ほぼ１００％の発光を持続する。
【０１２０】
（画素レイアウト）
次に、本実施の形態に係る表示装置が有する画素１０の回路構成を実現する回路素子のレイアウトについて説明する。
【０１２１】
図７は、本発明の実施の形態に係る画素の回路レイアウト図である。同図において、左側には画素１０の回路図が、中央部には駆動回路層の上面透視図が、及び、右側には発光層の上面透視図が示されている。図７には、トップエミッション型の回路レイアウト図が示されているため、駆動回路層が下層、発光層が上層という位置関係にある。
【０１２２】
画素１０における有機ＥＬ素子１５及び負電源線２２を除く回路素子を含む駆動回路層は、ＧＭ（ゲートメタル）層と、ＳＤ（ソース／ドレイン）層と、Ｓｉ（半導体）層とを含む。駆動トランジスタ１４、スイッチトランジスタ１１、１２及び１９は、ボトムゲート電極型の薄膜トランジスタで構成されている。よって、ＧＭ層が下層、ＳＤ層が上層、及びＳｉ層が中間層となっている。ＧＭ層には、各トランジスタのゲート電極、静電保持容量１３の電極１３１、走査線１７及び１８、ならびに正電源線２１（横方向）が配置されている。また、ＳＤ層には、各トランジスタのソース電極及びドレイン電極、静電保持容量１３の電極１３２、データ線１６、ならびに正電源線（縦方向）が配置されている。
【０１２３】
一方、画素１０における有機ＥＬ素子１５及び負電源線２２を含む発光層は、ＡＭ（アノードメタル）層と、ＢＮＫ（バンク）層と、透明陰極層（図示せず）とを含む。ＡＭ層が下層、ＢＮＫ層が中間層、及び、透明電極層が上層となっている。ＡＭ層には有機ＥＬ素子のアノード電極が配置され、透明電極層には有機ＥＬ素子のカソード電極及び負電源線２２が配置されている。なお、本例では、負電源線２２は、画素ごとに設けられた配線ではなく、表示部６全面に形成された透明陰極膜で構成されている。負電源線２２が有機ＥＬ素子１５のカソード電極と一致しており、当該カソード電極が全ての画素１０に共通して形成された共通電極である。ＢＮＫ層には、有機発光層を画素ごとに分離するためのバンクが配置されている。
【０１２４】
ここで、画素１０の回路を実現するため、有機ＥＬ素子１５のアノード電極と駆動トランジスタ１４のソース電極との接続点Ａを介して、駆動回路層と発光層とが電気的に接続されている。接続点Ａは、ＳＤ層とＡＭ層とを接続するコンタクトホールにより構成されている。また、本発明の要部である、負電源線２２とスイッチトランジスタ１２のソース電極及びドレイン電極の一方との接続点Ｂは、ＳＤ層と透明陰極層とを接続するコンタクトホールにより構成されている。より正確には、透明電極層、ＡＭ層（バンク無しの領域）、ＡＭ層とＳＤ層とを接続するコンタクトホール、及び接続点Ｂにより、ＳＤ層と透明電極層とが接続されている。
【０１２５】
以上のレイアウトにより、本発明の画素１０の回路が実現される。
【０１２６】
上記レイアウトでは、接続点Ｂが画素ごとに配置されている。これにより、画素１０の発光輝度を、表示部６における画素位置に応じて高精度に変化させることが可能となる。一方、接続点Ｂは最上層である透明陰極と接続されているため、発光領域となる画素開口部を制限してしまう。これに対し、画素開口率の低下を抑制するレイアウトを説明する。
【０１２７】
図８は、本発明の実施の形態に係る画素の変形例を示す回路レイアウト図である。同図に記載された回路レイアウトは、図７に記載された回路レイアウトと比較して、スイッチトランジスタ１２のソース電極及びドレイン電極の一方と負電源線２２とを接続する接続点Ｂが、画素ごとに配置されていない点が異なる。図８の左側に記載された駆動回路層のレイアウトでは、例えば、隣接する赤色画素１０Ｒ、緑色画素１０Ｇ及び青色画素１０Ｂを１単位画素として、当該単位画素ごとに接続点Ｂを構成するコンタクトホールが設けられている。つまり、接続点Ｂは、隣接する２つ以上の画素に共通して設けられている。隣接する複数の画素では、電圧降下（上昇）量の大きな差異はみられないことから、上記のように単位画素ごとに接続点Ｂを設ける構成であっても、画面周辺部よりも画面中央部の方が明るくなるという本発明の効果は達成される。また、本変形例のレイアウト構成により、コンタクトホールによる開口率の低下が抑制される。
【０１２８】
上述した図７及び図８に示されたレイアウトに代表されるように、接続点Ｂが設けられる画素間隔を、上記共通電極の電位変動の度合いに応じて決定することが可能となる。
【０１２９】
なお、共通電極である負電源線２２は、導電性の金属酸化物で形成されていてもよい。また、この場合、負電源線２２は、シート抵抗が１Ω／ｓｑ．以上の材料で形成されていることが好ましい。高導電性の金属電極に比べ、金属酸化物からなる共通電極は抵抗が高い。これにより、共通電極の表示部における位置に応じた電圧降下（上昇）量の変化は、金属電極の電圧降下（上昇）量の変化よりも大きくなる。よって、表示部の位置に応じた発光輝度の変化を顕著に設定することが可能となる。
【０１３０】
なお、本発明の表示装置１が有する画素の回路構成は、図２に記載された回路構成に限定されない。以下、本発明の表示装置の画素回路構成を例示する。
【０１３１】
（ｎ型駆動トランジスタを有する画素回路構成の変形例１）
図９Ａは、本発明の実施の形態に係る画素回路の第１の変形例を示す回路図である。同図に記載された画素１０ＮＳの回路構成は、図２に記載された画素１０の回路構成と比較して、スイッチトランジスタ１９及び走査線１８の代わりに、スイッチ素子４１が配置されている点のみが異なる。以下、図２に記載された画素１０の回路構成と異なる点を中心に説明する。
【０１３２】
スイッチ素子４１は、一端が駆動トランジスタ１４のソース電極に接続され、他端が電極１３２及び有機ＥＬ素子１５のアノード電極に接続され、駆動トランジスタ１４の駆動電流を流す、または、遮断する機能を有する。スイッチ素子４１は、例えば、ゲート電極が走査線１８に接続された薄膜トランジスタで構成される。スイッチ素子４１の駆動タイミングは、図２に記載された画素１０のスイッチトランジスタ１９と同じである。上記回路構成及び駆動タイミングにより、画素１０ＮＳがマトリクス状に配置された表示装置は、上記実施の形態に係る表示装置１と同様の効果を奏する。
【０１３３】
（ｎ型駆動トランジスタを有する画素回路構成の変形例２）
図９Ｂは、本発明の実施の形態に係る画素回路の第２の変形例を示す回路図である。同図に記載された画素１０ＮＧ１の回路構成は、スイッチトランジスタ１１、１２及び１９と、静電保持容量１３と、駆動トランジスタ１４と、有機ＥＬ素子１５と、データ線１６と、走査線１７及び１８と、正電源線２１と、負電源線２２と、スイッチ素子４１とを備える。
【０１３４】
スイッチトランジスタ１１は、ゲート電極が走査線１７に接続され、ソース電極及びドレイン電極の一方がデータ線１６に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１（第１電極）に接続された第１スイッチ素子である。スイッチトランジスタ１１は、電極１３１とデータ線１６との導通及び非導通を切り換えることにより、データ線１６のデータ電圧を電極１３１に印加するタイミングを決定する機能を有する。
【０１３５】
スイッチトランジスタ１２は、ゲート電極が走査線１７に接続され、ソース電極及びドレイン電極の一方が正電源線２１（第１電源線）に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３２（第２電極）に接続された第２スイッチ素子である。スイッチトランジスタ１２は、電極１３２と正電源線２１との導通及び非導通を切り換えることにより、画素１０における正電源線２１の電源線電圧ＶＤＤｐを電極１３２に印加するタイミングを決定する機能を有する。スイッチトランジスタ１１及び１２は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０１３６】
静電保持容量１３は、電極１３１が駆動トランジスタ１４のゲート電極に接続され、電極１３２がスイッチトランジスタ１９を介して有機ＥＬ素子１５のアノード電極に接続された容量素子である。静電保持容量１３は、データ線１６から供給されたデータ電圧に対応した電圧を保持し、例えば、スイッチトランジスタ１１及び１２がオフ状態となった後に、駆動トランジスタ１４のゲート−ソース間電圧を安定的に保持し、駆動トランジスタ１４から有機ＥＬ素子１５へ供給する電流を安定化させる。
【０１３７】
駆動トランジスタ１４は、ドレイン電極が正電源線２１に接続され、ソース電極がスイッチ素子４１の一端に接続された駆動素子である。駆動トランジスタ１４は、ゲート−ソース間電圧を、当該電圧に対応したドレイン電極電流に変換する。そして、このドレイン電極電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０１３８】
有機ＥＬ素子１５は、カソードが負電源線２２に接続された発光素子であり、駆動トランジスタ１４及びスイッチ素子４１を介して上記信号電流が流れることにより発光する。駆動トランジスタ１４のドレイン電極及びソース電極、ならびに有機ＥＬ素子１５のアノード電極及びカソード電極が、この順で、正電源線２１と負電源線２２との間の電流径路上に配置されている。
【０１３９】
スイッチトランジスタ１９は、ゲート電極が走査線１８に接続され、ソース電極及びドレイン電極の一方が有機ＥＬ素子１５のアノード電極に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３２に接続された第３スイッチ素子である。スイッチトランジスタ１９は、スイッチ素子４１と連動して、静電保持容量１３に保持された電圧を駆動トランジスタ１４のゲート−ソース間に印加するタイミングを決定する。スイッチトランジスタ１９は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０１４０】
スイッチ素子４１は、他端がスイッチトランジスタ１９のソース電極及びドレイン電極の一方と有機ＥＬ素子１５のアノード電極に接続され、駆動トランジスタ１４の駆動電流を流す、または、遮断する機能を有する。スイッチ素子４１は、例えば、ゲート電極が走査線に接続された薄膜トランジスタで構成される。本回路構成において、スイッチ素子４１は、データ電圧の書き込み時において、駆動トランジスタ１４のゲート電極にデータ電圧Ｖｄａｔａが印加されることにより駆動トランジスタ１４がオン状態となり駆動電流が有機ＥＬ素子１５に流れて発光してしまうことを防止するために設けられている。一方、スイッチトランジスタ１９は、データ電圧の書き込み時において、正電源線２１→スイッチトランジスタ１２→電極１３２→スイッチトランジスタ１９→有機ＥＬ素子１５→負電源線２２という経路で有機ＥＬ素子１５に電流が流れてしまうことを防止するために設けられている。よって、スイッチ素子４１の駆動タイミングは、スイッチトランジスタ１９の駆動タイミングと同じである。
【０１４１】
以上のように、本変形例によれば、データ電圧の書き込み時には、駆動トランジスタ１４のゲート電極と接続可能な電極１３１にはスイッチトランジスタ１１を介してデータ電圧Ｖｄａｔａが印加され、駆動トランジスタ１４のソース電極と接続可能な電極１３２には、電圧降下が発生している正電源線２１の電源線電圧ＶＤＤｐが印加される。これにより、静電保持容量１３には、データ電圧Ｖｄａｔａの絶対値に電源線の電圧降下量の絶対値が加算された電圧が書き込まれるので、画面周辺部よりも電圧降下量の大きい画面中央部の発光輝度が相対的に高くなる。よって、本変形例に係る画素１０ＮＧ１がマトリクス状に配置された表示装置は、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【０１４２】
（ｎ型駆動トランジスタを有する画素回路構成の変形例３）
図９Ｃは、本発明の実施の形態に係る画素回路の第３の変形例を示す回路図である。同図に記載された画素１０ＮＧ２の回路構成は、図９Ｂに記載された画素１０ＮＧ１の回路構成と比較して、スイッチトランジスタ１９及び走査線１８が無く、スイッチ素子４１の接続位置が異なる。以下、図９Ｂに記載された画素１０ＮＧ１の回路構成と異なる点を中心に説明する。
【０１４３】
スイッチ素子４１は、一端が駆動トランジスタ１４のソース電極及び静電保持容量１３の電極１３２に接続され、他端が有機ＥＬ素子１５のアノード電極に接続されている。スイッチ素子４１は、データ電圧の書き込み時に非導通状態となることにより、正電源線２１→駆動トランジスタ１４→スイッチ素子４１→有機ＥＬ素子１５→負電源線２２という電流径路、及び、正電源線２１→スイッチトランジスタ１２→電極１３２→スイッチ素子４１→有機ＥＬ素子１５→負電源線２２という電流径路を遮断する機能を有する。これにより、データ電圧の書き込み時において静電保持容量１３と駆動トランジスタ１４とが接続された状態であっても、電流径路が遮断されるので、静電保持容量１３にはデータ電圧に対応した電圧が保持される。スイッチ素子４１の駆動タイミングは、図２に記載されたスイッチトランジスタ１９と同じである。上記回路構成及び駆動タイミングにより、画素１０ＮＧ２がマトリクス状に配置された表示装置は、上記実施の形態に係る表示装置１と同様の効果を奏する。なお、スイッチ素子４１が上記位置に配置されることにより、スイッチトランジスタ１９が不要となる。
【０１４４】
（ｐ型駆動トランジスタを有する画素回路構成の変形例４）
図１０Ａは、本発明の実施の形態に係る画素回路の第４の変形例を示す回路図である。同図に記載された画素１０ＰＳ１の回路構成は、ｐ型のスイッチトランジスタ３１、３２及び３９と、静電保持容量１３と、駆動トランジスタ３４と、有機ＥＬ素子１５と、データ線１６と、走査線１７及び１８と、正電源線２１と、負電源線２２とを備える。
【０１４５】
スイッチトランジスタ３１は、ゲート電極が走査線１７に接続され、ソース電極及びドレイン電極の一方がデータ線１６に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１に接続された第１スイッチ素子である。スイッチトランジスタ３１は、静電保持容量１３の電極１３１（第２電極）とデータ線１６との導通及び非導通を切り換えることにより、データ線１６のデータ電圧を電極１３１に印加するタイミングを決定する機能を有する。
【０１４６】
スイッチトランジスタ３２は、ゲート電極が走査線１７に接続され、ソース電極及びドレイン電極の一方が正電源線２１に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３２に接続された第２スイッチ素子である。スイッチトランジスタ３２は、静電保持容量１３の電極１３２（第１電極）と正電源線２１との導通及び非導通を切り換えることにより、正電源線２１の電源線電圧ＶＤＤｐを電極１３２に印加するタイミングを決定する機能を有する。スイッチトランジスタ３１及び３２は、例えば、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
【０１４７】
静電保持容量１３は、電極１３１がスイッチトランジスタ３９を介して駆動トランジスタ３４のソース電極及び正電源線２１に接続され、電極１３２が駆動トランジスタ３４のゲート電極に接続された容量素子である。静電保持容量１３は、データ線１６から供給されたデータ電圧に対応した電圧を保持し、例えば、スイッチトランジスタ３１及び３２がオフ状態となった後に、駆動トランジスタ３４のゲート−ソース間電圧を安定的に保持し、駆動トランジスタ３４から有機ＥＬ素子１５へ供給する電流を安定化させる。
【０１４８】
駆動トランジスタ３４は、ソース電極が正電源線２１に接続され、ドレイン電極が有機ＥＬ素子１５のアノード電極に接続された駆動素子である。駆動トランジスタ３４は、ゲート−ソース間電圧を、当該電圧に対応したドレイン電極電流に変換する。そして、このドレイン電極電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ３４は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
【０１４９】
有機ＥＬ素子１５は、カソードが負電源線２２に接続された発光素子であり、駆動トランジスタ３４を介して上記信号電流が流れることにより発光する。駆動トランジスタ３４のソース電極及びドレイン電極、ならびに有機ＥＬ素子１５のアノード電極及びカソード電極が、この順で、正電源線２１と負電源線２２との間の電流径路上に配置されている。
【０１５０】
スイッチトランジスタ３９は、ゲート電極が走査線１８に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ３４のソース電極及び正電源線２１に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１に接続された第３スイッチ素子である。スイッチトランジスタ３９は、静電保持容量１３に保持された電圧を駆動トランジスタ３４のゲート−ソース間に印加するタイミングを決定する。スイッチトランジスタ３９は、ｐ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。スイッチトランジスタ３９は、データ電圧の書き込み時において、非導通状態となることにより、電極１３１→スイッチトランジスタ３９→正電源線２１という経路で正電源線２１に電流が流れてしまうことを防止する。
【０１５１】
ここで、本変形例に係る表示装置の駆動動作について説明する。
【０１５２】
まず、走査線駆動回路４は、走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチトランジスタ３９をオフ状態とする。これにより、駆動トランジスタ３４のソース電極と静電保持容量１３の電極１３１とは非導通となる。
【０１５３】
次に、走査線駆動回路４は、走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチトランジスタ３１及び３２をオン状態とする。このとき、静電保持容量１３の電極１３２には画素１０における正電源線２１の電源線電圧ＶＤＤｐが印加され、電極１３１にはデータ線１６を介してデータ電圧Ｖｄａｔａが印加される。また、駆動トランジスタ３４のソース電極と電極１３１とは非導通となっている。さらに、正電源線２１の電源線電圧ＶＤＤｐは、駆動トランジスタ３４のゲート電極に印加されるが、駆動トランジスタ３４はｐ型であるのでオフ状態となる電位に設定される。よって、このとき、駆動トランジスタ３４のドレイン電極電流は流れないので、有機ＥＬ素子１５は発光しない。
【０１５４】
ここで、正電源線２１には、正電源線２１の配線抵抗及び駆動電流により電圧降下Ｖｄｒｏｐが発生しているとする。すなわち、正電源線２１の電位ＶＤＤｐは、正電源電圧をＶＤＤとすると、以下のようになる。
【０１５５】
ＶＤＤｐ＝ＶＤＤ−Ｖｄｒｏｐ        （式８）
【０１５６】
スイッチトランジスタ３１及び３２がオン状態の期間において、静電保持容量１３の電極１３１及び電極１３２には、それぞれ、データ電圧に対応した正確な電位Ｖｄａｔａと、正電源電圧ＶＤＤから電圧降下（上昇）Ｖｄｒｏｐを減算した電位（ＶＤＤ−Ｖｄｒｏｐ）が印加される。よって、静電保持容量１３には、（Ｖｄａｔａ−ＶＤＤ＋Ｖｄｒｏｐ）の電圧が保持される。
【０１５７】
次に、走査線駆動回路４は、走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチトランジスタ３１及び３２をオフ状態とする。これにより、静電保持容量１３の電極１３１と負電源線２２とは非導通となり、かつ、静電保持容量１３の電極１３２とデータ線１６とは非導通となる。
【０１５８】
次に、走査線駆動回路４は、走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチトランジスタ３９をオン状態とする。このとき、駆動トランジスタ３４のソース電極と静電保持容量１３の電極１３１とは導通する。また、静電保持容量１３の電極１３２は、正電源線２１と遮断され、電極１３１はデータ線１６と遮断されている。よって、駆動トランジスタ３４のゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、静電保持容量１３の両端電圧である（Ｖｄａｔａ−ＶＤＤｐ）が印加されることになる。
【０１５９】
正電源線２１の電位が上記式８で示される状態で、有機ＥＬ素子１５に駆動電流が流れることにより、駆動トランジスタ３４のソース電位も正電源線２１とともに（ＶＤＤ−Ｖｄｒｏｐ）へと電位降下する。このとき、駆動トランジスタ３４のゲート電極はフローティング状態であるので、ゲート電位はソース電位の変動に応じて降下する。ここで、駆動トランジスタ３４のゲート電極ドレイン電極間には、寄生容量が等価的に存在し、寄生容量の容量値がＣｐａｒａであると仮定する。この場合には、駆動トランジスタ３４のゲート電位の変動ΔＶｇは、ソース電位の変動分−Ｖｄｒｏｐに対して、−Ｖｄｒｏｐ×Ｃｓ／（Ｃｓ＋Ｃｐａｒａ）となる。なお、Ｃｓは、静電保持容量１３の容量値である。よって、駆動トランジスタ３４のソース−ゲート間電圧Ｖｓｇは、静電保持容量１３に保持された電圧（Ｖｄａｔａ−ＶＤＤｐ）、ゲート電圧の変動分ΔＶｇ及びソース電圧の変動分ΔＶｓから、以下のようになる。
【０１６０】
【数７】
2013171938.tif 000044
【０１６１】
発光開始時のＶｓｇは、正電源線２１の電圧降下により、書き込み電圧（Ｖｄａｔａ−ＶＤＤｐ）から上記式９へと変動する。正確な書き込み電圧が、（Ｖｄａｔａ−ＶＤＤ）であるので、当該正確な書き込み電圧からのＶｇｓの変動分ΔＶｓｇは以下のようになる。
【０１６２】
【数８】
2013171938.tif 000045
【０１６３】
つまり、発光開始時のＶｓｇは、上記正確な書き込み電圧に比べ、上記式１０で表されたΔＶｓｇの分大きくなる。また、正電源線２１での電圧降下分Ｖｄｒｏｐが大きいほどΔＶｓｇは大きくなる。また、有機ＥＬ素子１５を流れる駆動電流は以下のように表される。
【０１６４】
【数９】
2013171938.tif 000046
【０１６５】
ここで、β及びＶｔｈは、それぞれ、駆動トランジスタ３４の移動度及び閾値電圧である。上記式１１より、駆動電流Ｉｄも増加し、結果的に有機ＥＬ素子１５の発光輝度は増加する。また、電圧降下分Ｖｄｒｏｐが大きいほど有機ＥＬ素子１５の発光輝度は増加する。よって、電圧降下の大きい画素中央部が明るくなる。
【０１６６】
スイッチトランジスタ３９が導通している間、ソース−ゲート間には、上記式９で表された電圧が印加され続け、上記式１１で表された電流が流れることにより有機ＥＬ素子１５は発光を持続する。
【０１６７】
上述したデータ電圧の書きこみ及び発光期間は、全画素の発光強度が更新される１フレーム期間に相当し、以降においても上記動作が繰り返される。
【０１６８】
なお、上述した本変形例に係る表示装置の駆動動作において、走査線１７をＨＩＧＨからＬＯＷにしてデータ電圧を書き込むタイミングと、走査線１８をＬＯＷからＨＩＧＨにして電極１３１と駆動トランジスタ３４のソース電極とを非導通にするタイミングとを同時に行っても良い。また、走査線１７をＬＯＷからＨＩＧＨにしてデータ電圧の書き込みを終了するタイミングと、走査線１８をＨＩＧＨからＬＯＷにして発光を開始するタイミングとを同時に行っても良い。
【０１６９】
以上のように、本変形例に係る表示装置によれば、データ電圧の書き込み時には、駆動トランジスタ３４のソース電極と接続可能な電極１３１にはスイッチトランジスタ３１を介してデータ電圧Ｖｄａｔａが印加され、駆動トランジスタ３４のゲート電極と接続可能な電極１３２には、電圧降下が発生している正電源線２１の電源線電圧ＶＤＤｐが印加される。これにより、静電保持容量１３には、データ電圧Ｖｄａｔａの絶対値に電源線の電圧降下量の絶対値が加算された電圧が書き込まれるので、画面周辺部よりも電圧降下量の大きい画面中央部の発光輝度が相対的に高くなる。よって、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【０１７０】
（ｐ型駆動トランジスタを有する画素回路構成の変形例５）
図１０Ｂは、本発明の実施の形態に係る画素回路の第５の変形例を示す回路図である。同図に記載された画素１０ＰＳ２の回路構成は、図１０Ａに記載された画素１０ＰＳ１の回路構成と比較して、スイッチトランジスタ３９及び走査線１８の代わりに、スイッチ素子４１及び４２が配置されている点が異なる。以下、図１０Ａに記載された画素１０ＰＳ１の回路構成と異なる点を中心に説明する。
【０１７１】
スイッチ素子４１は、一端が駆動トランジスタ３４のソース電極に接続され、他端が電極１３１に接続され、駆動トランジスタ３４の駆動電流を流す、または、遮断する機能を有する。
【０１７２】
スイッチ素子４２は、一端が正電源線２１に接続され、他端が電極１３１に接続され、駆動トランジスタ３４の駆動電流を流す、または、遮断する機能を有する。
【０１７３】
スイッチ素子４１及び４２は、例えば、ゲート電極が走査線に接続された薄膜トランジスタで構成される。本回路構成において、スイッチ素子４１は、データ電圧の書き込み時において、駆動トランジスタ３４のソース電極にデータ電圧Ｖｄａｔａが印加されることにより駆動トランジスタ３４がオン状態となり、データ線１６→スイッチトランジスタ３１→駆動トランジスタ３４→有機ＥＬ素子１５という経路で電流が流れてしまうことを防止するために設けられている。一方、スイッチ素子４２は、データ電圧の書き込み時において、正電源線２１から電極１３１へ電源線電圧ＶＤＤｐが印加されることを防止するために設けられている。よって、スイッチ素子４１及び４２の駆動タイミングは、図１０Ａにおけるスイッチトランジスタ３９の駆動タイミングと同じである。上記回路構成及び駆動タイミングにより、画素１０ＰＳ２がマトリクス状に配置された表示装置は、上記実施の形態に係る表示装置１と同様の効果を奏する。
【０１７４】
（ｐ型駆動トランジスタを有する画素回路構成の変形例６）
図１０Ｃは、本発明の実施の形態に係る画素回路の第６の変形例を示す回路図である。同図に記載された画素１０ＰＧ１の回路構成は、スイッチトランジスタ３１、３２及び３９と、静電保持容量１３と、駆動トランジスタ３４と、有機ＥＬ素子１５と、データ線１６と、走査線１７及び１８と、正電源線２１と、負電源線２２と、スイッチ素子４１とを備える。
【０１７５】
スイッチトランジスタ３１は、ゲート電極が走査線１７に接続され、ソース電極及びドレイン電極の一方がデータ線１６に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３２に接続された第１スイッチ素子である。スイッチトランジスタ３１は、静電保持容量１３の電極１３２（第１電極）とデータ線１６との導通及び非導通を切り換えることにより、データ線１６のデータ電圧を電極１３２に印加するタイミングを決定する機能を有する。
【０１７６】
スイッチトランジスタ３２は、ゲート電極が走査線１７に接続され、ソース電極及びドレイン電極の一方が負電源線２２に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１に接続された第２スイッチ素子である。スイッチトランジスタ３２は、静電保持容量１３の電極１３１（第２電極）と負電源線２２との導通及び非導通を切り換えることにより、画素１０ＰＧ１における負電源線２２の電源線電圧ＶＥＥｐを電極１３１に印加するタイミングを決定する機能を有する。スイッチトランジスタ３１及び３２は、ｐ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０１７７】
静電保持容量１３は、電極１３２が駆動トランジスタ３４のゲート電極に接続され、電極１３１がスイッチトランジスタ３９を介して駆動トランジスタ３４のソース電極に接続された容量素子である。静電保持容量１３は、データ線１６から供給されたデータ電圧に対応した電圧を保持し、例えば、スイッチトランジスタ３１及び３２がオフ状態となった後に、駆動トランジスタ３４のソース−ゲート間電圧を安定的に保持し、駆動トランジスタ３４から有機ＥＬ素子１５へ供給する電流を安定化させる。
【０１７８】
駆動トランジスタ３４は、ソース電極が正電源線２１に接続され、ドレイン電極がスイッチ素子４１の一端に接続された駆動素子である。駆動トランジスタ３４は、ソース−ゲート間電圧を、当該電圧に対応したドレイン電極電流に変換する。そして、このドレイン電極電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ３４は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
【０１７９】
有機ＥＬ素子１５は、カソードが負電源線２２に接続された発光素子であり、駆動トランジスタ３４及びスイッチ素子４１を介して上記信号電流が流れることにより発光する。駆動トランジスタ３４のソース電極及びドレイン電極、ならびに有機ＥＬ素子１５のアノード電極及びカソード電極が、この順で、正電源線２１と負電源線２２との間の電流径路上に配置されている。
【０１８０】
スイッチトランジスタ３９は、ゲート電極が走査線１８に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ３４のソース電極に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１に接続された第３スイッチ素子である。スイッチトランジスタ３９は、スイッチ素子４１と連動して、静電保持容量１３に保持された電圧を駆動トランジスタ３４のゲート−ソース間に印加するタイミングを決定する。スイッチトランジスタ３９は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
【０１８１】
スイッチ素子４１は、他端が有機ＥＬ素子１５のアノード電極に接続され、駆動トランジスタ３４の駆動電流を流す、または、遮断する機能を有する。スイッチ素子４１は、例えば、ゲート電極が走査線に接続された薄膜トランジスタで構成される。本回路構成において、スイッチ素子４１は、データ電圧の書き込み時において、駆動トランジスタ３４のゲート電極にデータ電圧Ｖｄａｔａが印加されることにより駆動トランジスタ３４がオン状態となり駆動電流が有機ＥＬ素子１５に流れて発光してしまうことを防止するために設けられている。一方、スイッチトランジスタ３９は、データ電圧の書き込み時において、正電源線２１→スイッチトランジスタ３９→スイッチトランジスタ３２→負電源線２２という経路で電流が流れてしまうことを防止するために設けられている。よって、スイッチ素子４１の駆動タイミングは、スイッチトランジスタ３９の駆動タイミングと同じである。
【０１８２】
以上のように、本変形例によれば、データ電圧の書き込み時には、駆動トランジスタ３４のゲート電極と接続可能な電極１３２にはスイッチトランジスタ３１を介してデータ電圧Ｖｄａｔａが印加され、駆動トランジスタ３４のソース電極と接続可能な電極１３１には、電圧降下が発生している負電源線２２の電源線電圧ＶＥＥｐが印加される。これにより、静電保持容量１３には、データ電圧Ｖｄａｔａの絶対値に電源線の電圧降下量の絶対値が加算された電圧が書き込まれるので、画面周辺部よりも電圧降下量の大きい画面中央部の発光輝度が相対的に高くなる。よって、本変形例に係る画素１０ＰＧ１がマトリクス状に配置された表示装置は、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【０１８３】
（ｐ型駆動トランジスタを有する画素回路構成の変形例７）
図１０Ｄは、本発明の実施の形態に係る画素回路の第７の変形例を示す回路図である。同図に記載された画素１０ＰＧ２の回路構成は、図１０Ｃに記載された画素１０ＰＧ１の回路構成と比較して、スイッチトランジスタ３９及び走査線１８が無く、スイッチ素子４１の接続位置が異なる。以下、図１０Ｃに記載された画素１０ＰＧ１の回路構成と異なる点を中心に説明する。
【０１８４】
スイッチ素子４１は、一端が正電源線２１に接続され、他端が電極１３１及び駆動トランジスタ３４のソース電極に接続されている。スイッチ素子４１は、データ電圧の書き込み時に非導通状態となることにより、正電源線２１→スイッチ素子４１→駆動トランジスタ３４→有機ＥＬ素子１５→負電源線２２という電流径路、及び、正電源線２１→スイッチ素子４１→電極１３１→スイッチトランジスタ３２→負電源線２２という電流径路を遮断する機能を有する。これにより、データ電圧の書き込み時において静電保持容量１３と駆動トランジスタ３４とが接続された状態であっても、上記電流径路が遮断されるので、静電保持容量１３にはデータ電圧に対応した電圧が保持される。スイッチ素子４１の駆動タイミングは、図１０Ｃに記載されたスイッチトランジスタ３９と同じである。上記回路構成及び駆動タイミングにより、画素１０ＰＧ２がマトリクス状に配置された表示装置は、上記実施の形態に係る表示装置１と同様の効果を奏する。なお、スイッチ素子４１が上記位置に配置されることにより、スイッチトランジスタ３９が不要となる。
【０１８５】
（ｎ型駆動トランジスタを有する画素回路構成の変形例８）
図１１Ａは、本発明の実施の形態に係る画素回路の第８の変形例を示す回路図である。同図に記載された画素１０ＮＨ１の回路構成は、スイッチトランジスタ１１、５１及び５４と、静電保持容量１３と、駆動トランジスタ１４と、有機ＥＬ素子１５と、データ線１６と、正電源線２１と、負電源線２２と、スイッチ素子５２及び５３とを備える。
【０１８６】
スイッチトランジスタ１１は、ソース電極及びドレイン電極の一方がデータ線１６に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１（第１電極）に接続された第１スイッチ素子である。スイッチトランジスタ１１は、電極１３１とデータ線１６との導通及び非導通を切り換えることにより、データ線１６のデータ電圧を電極１３１に印加するタイミングを決定する機能を有する。
【０１８７】
スイッチトランジスタ５１は、ソース電極及びドレイン電極の一方が正電源線２１（第１電源線）に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１（第１電極）に接続された第２スイッチ素子である。スイッチトランジスタ５１は、電極１３１と正電源線２１との導通及び非導通を切り換えることにより、画素１０ＮＨ１における正電源線２１の電源線電圧ＶＤＤｐを電極１３１に印加するタイミングを決定する機能を有する。スイッチトランジスタ１１及び５１は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０１８８】
静電保持容量１３は、電極１３１が駆動トランジスタ１４のゲート電極に接続され、電極１３２が駆動トランジスタ１４のソース電極に接続された第１容量素子である。静電保持容量１３は、データ線１６から供給されたデータ電圧に対応した電圧を保持する。例えば、静電保持容量１３は、スイッチトランジスタ１１及び５１がオフ状態となった後に、駆動トランジスタ１４のゲート−ソース間電圧を安定的に保持し、駆動トランジスタ１４から有機ＥＬ素子１５へ供給する電流を安定化させる。
【０１８９】
駆動トランジスタ１４は、ドレイン電極がスイッチ素子５２の一端に接続され、ソース電極がスイッチ素子５３の一端に接続された駆動素子である。駆動トランジスタ１４は、ゲート−ソース間電圧を、当該電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０１９０】
スイッチ素子５３は、駆動トランジスタ１４のソース電極と、有機ＥＬ素子１５のアノード電極との導通及び非導通を切り換える第４スイッチ素子である。
【０１９１】
有機ＥＬ素子１５は、カソードが負電源線２２に接続され、アノード電極がスイッチ素子５３の他端に接続された発光素子であり、駆動トランジスタ１４及びスイッチ素子５３を介して上記信号電流が流れることにより発光する。駆動トランジスタ１４のドレイン電極及びソース電極、ならびに有機ＥＬ素子１５のアノード電極及びカソード電極が、この順で、正電源線２１と負電源線２２との間の電流径路上に配置されている。
【０１９２】
スイッチトランジスタ５４は、ソース電極及びドレイン電極の一方が駆動トランジスタ１４のソース電極、静電保持容量１３の電極１３２及びスイッチ素子５３の一端に接続され、駆動トランジスタ１４のソース電極に、初期化電圧を印加するための第５スイッチ素子である。
【０１９３】
上記回路構成において、まず、閾値電圧補償期間では、スイッチトランジスタ５１がオン状態となり、駆動トランジスタ１４のゲート電極及び静電保持容量１３の電極１３１に、正電源線２１の電源線電圧ＶＤＤｐが印加される。このとき、スイッチトランジスタ１１及びスイッチ素子５３はオフ状態である。これにより、静電保持容量１３には、駆動トランジスタ１４の閾値電圧Ｖｔｈが保持されるが、電極１３１には電源線の電圧降下量の絶対値が減算された電圧が印加されるので、画面中央部の画面画素１０ＮＨ１の電極１３２の方が、周辺部の画面画素１０ＮＨ１の電極１３２よりも電圧降下分だけ低電位となる。
【０１９４】
次に、データ書き込み期間では、スイッチトランジスタ５１がオフ状態となり、スイッチトランジスタ１１がオン状態となり、駆動トランジスタ１４のゲート電極及び静電保持容量１３の電極１３１に、データ線１６のデータ電圧が印加される。このとき、駆動トランジスタ１４のゲート−ソース間電圧は、閾値電圧補償期間において設定されたソース電位により、画面中央部の画面画素１０ＮＨ１の方が、周辺部の画面画素１０ＮＨ１のよりも大きくなる。
【０１９５】
最後に、スイッチトランジスタ１１をオフ状態とし、スイッチ素子５２及び５３をオン状態とすることにより、駆動トランジスタ１４のゲート−ソース間電圧に応じて有機ＥＬ素子１５が発光する。
【０１９６】
以上のように、本変形例によれば、閾値電圧補償時において、電極１３１にはスイッチトランジスタ５１を介して電圧降下が発生している正電源線２１の電源線電圧ＶＤＤｐが印加される。これにより、駆動トランジスタ１４のソース電位は、電源線の電圧降下量の絶対値が減算された電位となる。この状態で、駆動トランジスタ１４のゲート電極にデータ電圧が書き込まれるので、画面周辺部よりも電圧降下量の大きい画面中央部の発光輝度が相対的に高くなる。よって、本変形例に係る画素１０ＮＨ１がマトリクス状に配置された表示装置は、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【０１９７】
（ｎ型駆動トランジスタを有する画素回路構成の変形例９）
図１１Ｂは、本発明の実施の形態に係る画素回路の第９の変形例を示す回路図である。同図に記載された画素１０ＮＨ２の回路構成は、図１１Ａに記載された画素１０ＮＨ１の回路構成と比較して、スイッチ素子５２の代わりに、スイッチトランジスタ５６が配置されている点、及び、静電保持容量５５が配置されている点が異なる。以下、図１１Ａに記載された画素１０ＮＨ１の回路構成と異なる点を中心に説明する。
【０１９８】
スイッチトランジスタ５６は、ソース電極及びドレイン電極の一方が駆動トランジスタ１４のソース電極に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３２に接続されている。
【０１９９】
静電保持容量５５は、第３電極及び第４電極を有し、第３電極が、静電保持容量１３の電極１３２に接続され、第４電極が、初期化電圧に設定可能な初期化電圧線に接続された第２容量素子である。
【０２００】
上記回路構成において、まず、閾値電圧補償期間では、スイッチトランジスタ５１がオン状態となり、駆動トランジスタ１４のゲート電極及び静電保持容量１３の電極１３１に、正電源線２１の電源線電圧ＶＤＤｐが印加される。このとき、スイッチトランジスタ１１及びスイッチ素子５３はオフ状態である。また、このとき、スイッチトランジスタ５６がオン状態であるので、静電保持容量１３には、駆動トランジスタ１４の閾値電圧Ｖｔｈが保持されるが、電極１３１には電源線の電圧降下量の絶対値が減算された電圧が印加される。これにより、画面中央部の画面画素１０ＮＨ２の電極１３２の方が、周辺部の画面画素１０ＮＨ２の電極１３２よりも電圧降下分だけ低電位となる。
【０２０１】
次に、データ書き込み期間では、スイッチトランジスタ５１及び５６がオフ状態となり、スイッチトランジスタ１１がオン状態となり、駆動トランジスタ１４のゲート電極及び静電保持容量１３の電極１３１に、データ線１６のデータ電圧が印加される。このとき、静電保持容量１３の両端電圧は、閾値電圧補償期間において設定された電極１３２の電位により、画面中央部の画面画素１０ＮＨ２の方が、周辺部の画面画素１０ＮＨ２のよりも大きくなる。
【０２０２】
最後に、スイッチトランジスタ１１をオフ状態とし、スイッチトランジスタ５６及びスイッチ素子５３をオン状態とすることにより、静電保持容量１３の両端電圧に応じて有機ＥＬ素子１５が発光する。
【０２０３】
以上のように、本変形例によれば、閾値電圧補償時において、電極１３１にはスイッチトランジスタ５１を介して電圧降下が発生している正電源線２１の電源線電圧ＶＤＤｐが印加される。これにより、駆動トランジスタ１４のソース電位及び電極１３２は、電源線の電圧降下量の絶対値が減算された電位となる。この状態で、駆動トランジスタ１４のゲート電極及び電極１３１にデータ電圧が書き込まれるので、画面周辺部よりも電圧降下量の大きい画面中央部の発光輝度が相対的に高くなる。よって、本変形例に係る画素１０ＮＨ２がマトリクス状に配置された表示装置は、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【０２０４】
（ｎ型駆動トランジスタを有する画素回路構成の変形例１０）
図１１Ｃは、本発明の実施の形態に係る画素回路の第１０の変形例を示す回路図である。同図に記載された画素１０ＮＴの回路構成は、スイッチトランジスタ１１、５８、５９及び６０と、静電保持容量１３及び５７と、駆動トランジスタ１４と、有機ＥＬ素子１５と、データ線１６と、正電源線２１と、負電源線２２とを備える。
【０２０５】
スイッチトランジスタ１１は、ソース電極及びドレイン電極の一方がデータ線１６に接続され、ソース電極及びドレイン電極の他方が静電保持容量５７の第３電極に接続された第１スイッチ素子である。スイッチトランジスタ１１は、上記第３電極とデータ線１６との導通及び非導通を切り換えることにより、データ線１６のデータ電圧を第３電極に印加するタイミングを決定する機能を有する。
【０２０６】
駆動トランジスタ１４は、ドレイン電極が正電源線２１に接続され、ソース電極が有機ＥＬ素子１５のアノード電極に接続された駆動素子である。駆動トランジスタ１４は、ゲート−ソース間電圧を、当該電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０２０７】
有機ＥＬ素子１５は、カソード電極が負電源線２２に接続された発光素子であり、駆動トランジスタ１４を介して上記信号電流が流れることにより発光する。駆動トランジスタ１４のドレイン電極及びソース電極、ならびに有機ＥＬ素子１５のアノード電極及びカソード電極が、この順で、正電源線２１と負電源線２２との間の電流径路上に配置されている。
【０２０８】
静電保持容量５７は、第３電極及び第４電極を有し、第３電極が駆動トランジスタ１４のゲート電極に接続された第２容量素子である。静電保持容量５７は、データ線１６から供給されたデータ電圧に対応した電圧を保持し、例えば、スイッチトランジスタ１１がオフ状態となった後に、閾値電圧補償期間において駆動トランジスタ１４のゲートに印加される電圧を安定的に保持する容量部を構成する。
【０２０９】
静電保持容量１３は、電極１３２が駆動トランジスタ１４のソース電極に接続された第１容量素子である。静電保持容量１３は、閾値電圧補償期間において駆動トランジスタ１４のソース電極に設定された（ソース電位に対応した）電圧を保持し、例えば、スイッチトランジスタ５８をオフ状態とし、スイッチトランジスタ６０をオン状態とした後に、駆動トランジスタ１４のゲート−ソース間電圧を安定的に保持し、駆動トランジスタ１４から有機ＥＬ素子１５へ供給する電流を安定化させる。
【０２１０】
スイッチトランジスタ５８は、ソース電極及びドレイン電極の一方が負電源線２２（第２電源線）に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１（第１電極）に接続された第２スイッチ素子である。スイッチトランジスタ５８は、電極１３１と負電源線２２との導通及び非導通を切り換えることにより、画素１０ＮＴにおける負電源線２２の電源線電圧ＶＥＥｐを電極１３１に印加するタイミングを決定する機能を有する。スイッチトランジスタ１１及び５８は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０２１１】
スイッチトランジスタ５９は、静電保持容量１３の電極１３２に、初期化電圧を印加するための第７スイッチ素子である。
【０２１２】
スイッチトランジスタ６０は、ソース電極及びドレイン電極の一方が駆動トランジスタ１４のゲート電極に接続され、ソース電極及びドレイン電極の他方が静電保持容量１３の電極１３１に接続された第６スイッチ素子である。スイッチトランジスタ６０は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０２１３】
上記回路構成において、まず、データ書き込み期間では、スイッチトランジスタ１１及び５８がオン状態となり、駆動トランジスタ１４のゲート電極及び静電保持容量５７の第３電極に、データ線１６のデータ電圧−Ｖｄａｔａが印加される。
【０２１４】
次に、閾値電圧補償期間では、スイッチトランジスタ１１がオフ状態となり、スイッチトランジスタ５８がオン状態となり、静電保持容量１３の電極１３１に、負電源線２２の電源線電圧ＶＥＥｐが印加される。このとき、静電保持容量１３には、データ電圧に駆動トランジスタ１４の閾値電圧Ｖｔｈが重畳された電圧ＶＥＥｐ−（−Ｖｄａｔａ−Ｖｔｈ）＝ＶＥＥｐ＋Ｖｄａｔａ＋Ｖｔｈが保持されるが、電極１３１には電源線の電圧上昇量の絶対値が加算された電圧が印加されるので、画面中央部の画面画素１０ＮＴの電極１３１の方が、周辺部の画面画素１０ＮＴの電極１３１よりも電圧上昇分だけ高電位となる。
【０２１５】
最後に、スイッチトランジスタ５８をオフ状態とし、スイッチトランジスタ６０をオン状態とすることにより、駆動トランジスタ１４のゲート−ソース間電圧に応じて有機ＥＬ素子１５が発光する。
【０２１６】
このとき、駆動トランジスタ１４のゲート−ソース間電圧は、閾値電圧補償期間において静電保持容量１３に設定された電圧ＶＥＥｐ＋Ｖｄａｔａ＋Ｖｔｈにより、画面中央部の画面画素１０ＮＴの方が、周辺部の画面画素１０ＮＴのよりも大きくなる。
【０２１７】
以上のように、本変形例によれば、閾値電圧補償時において、電極１３１にはスイッチトランジスタ５８を介して電圧上昇が発生している負電源線２２の電源線電圧ＶＥＥｐが印加される。これにより、静電補助容量１３の両端電圧は、電源線の電圧上昇量の絶対値が加算された電位となる。この状態で、駆動トランジスタ１４のゲート電極に静電保持容量１３が接続されるので、画面周辺部よりも電圧上昇量の大きい画面中央部の発光輝度が相対的に高くなる。よって、本変形例に係る画素１０ＮＴがマトリクス状に配置された表示装置は、画面周辺部よりも画面中央部の方が明るくなり、高画質を提供することが可能となる。
【０２１８】
以上、実施の形態及び変形例について説明してきたが、本発明に係る表示装置は、上述した実施の形態及び変形例に限定されるものではない。実施の形態及び変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態及び変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
【０２１９】
なお、上記実施の形態及びその変形例１〜１０では、いずれの画素回路構成においても、正電源線２１と負電源線２２との間に、駆動トランジスタ及び有機ＥＬ素子１５が、駆動トランジスタ、有機ＥＬ素子１５の順に配置されている構成を例示したが、正電源線２１と負電源線２２との間に、駆動トランジスタ及び有機ＥＬ素子１５が、有機ＥＬ素子１５、駆動トランジスタの順に配置されている構成でも、本発明の範囲に含まれる。つまり、本発明の表示装置は、駆動トランジスタがｎ型であってもｐ型であっても、駆動トランジスタのドレイン電極及びソース電極、ならびに有機ＥＬ素子のアノード電極及びカソード電極が、正電源線２１と負電源線２２との間の電流径路上に配置されていればよく、駆動トランジスタ及び有機ＥＬ素子の配置順には限定されない。
【０２２０】
なお、上記実施の形態では、スイッチトランジスタ１１及び３１（第１スイッチ素子）と、スイッチトランジスタ１２及び３２（第２スイッチ素子）とを同一の走査線１７にて同制御したが、当該第１スイッチ素子と当該第２スイッチ素子とをそれぞれ異なる走査線にて、独立にオンオフ制御してもよい。この場合、データ線１６から静電保持容量１３へのデータ電圧の印加と、正電源線または負電源線から静電保持容量１３への電源線電圧の印加とが独立にタイミング制御される。これによっても、１フレーム内における発光のＤｕｔｙ制御を実行することが可能となる。
【０２２１】
また、本発明に係る実施の形態では、スイッチトランジスタは、ゲート電極、ソース電極及びドレイン電極を有するＦＥＴであることを前提として説明してきたが、これらのトランジスタには、ベース、コレクタ及びエミッタを有するバイポーラトランジスタが適用されてもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。
【０２２２】
また、例えば、本発明に係る表示装置は、図１２に記載されたような薄型フラットＴＶに内蔵される。本発明に係る表示装置が内蔵されることにより、映像信号を反映しつつ画面中央部が明るい画像表示が可能な薄型フラットＴＶが実現される。
【産業上の利用可能性】
【０２２３】
本発明は、特に、画素信号電流により画素の発光強度を制御することで輝度を変動させるアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。
【符号の説明】
【０２２４】
１    表示装置
２    制御回路
４、５０４    走査線駆動回路
５、５０５    信号線駆動回路
６    表示部
１０、１０ＮＧ１、１０ＮＧ２、１０ＮＳ、１０ＮＨ１、１０ＮＨ２、１０ＮＴ、１０ＰＧ１、１０ＰＧ２、１０ＰＳ１、１０ＰＳ２、５１０    画素
１１、１２、１９、３１、３２、３９、５１、５４、５６、５８、５９、６０、５１１、５１２、５１９    スイッチトランジスタ
１３、５５、５７、５１３    静電保持容量
１４、３４、５１４    駆動トランジスタ
１５、５１５    有機ＥＬ素子
１６、５１６    データ線
１７、１８、５１７、５１８    走査線
２１、５２１    正電源線
２２、５２２    負電源線
３０、５３０    寄生容量
４１、４２、５２、５３    スイッチ素子
１３１、１３２、５３１、５３２    電極
５２０    参照電源線          
【国際調査報告】
2013171938.tif 000047
2013171938.tif 000048
2013171938.tif 000049
2013171938.tif 000050