(57)【要約】  各部分の配置を改善することにより、増幅回路に対する入力容量を低減させた増幅器及び放射線検出器を提供する。  放射線検出器用のプリアンプ（増幅器）では、ボンディングパッド４２に接続された配線層５１が帰還用のキャパシタ１３の一方の電極になっている。ボンディングパッド４２とキャパシタ１３とを接続する配線が存在しておらず、この配線に起因する寄生容量が発生しない。また、キャパシタ１３は導電層５２を他方の電極としてボンディングパッド４２の下方に配置されているので、キャパシタ１３の帰還容量は、配線層５１と基板６１との間の寄生容量に含まれている。従来に比べて、配線に起因する寄生容量とキャパシタ１３の帰還容量とに対応する容量が入力容量から減少することになり、増幅回路の入力容量が低減される。
2014021358.tif 000002
【特許請求の範囲】
【請求項１】
増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、
半導体の基板を備え、
前記増幅回路は、前記基板上に集積された集積回路として構成されており、
外部のボンディングワイヤが直接又は間接に接続される導電性の配線層と、
該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、
前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、
前記配線層は前記増幅回路の入力端に接続されており、
前記導電層は前記増幅回路の出力端に接続されていること
を特徴とする増幅器。
【請求項２】
前記外部のボンディングワイヤが接続されるためのボンディングパッドを更に備え、
前記配線層は、
前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されていること
を特徴とする請求項１に記載の増幅器。
【請求項３】
前記基板に垂直に投影した前記ボンディングパッド、前記配線層及び前記導電層の少なくとも一部が重なっていること
を特徴とする請求項２に記載の増幅器。
【請求項４】
前記増幅回路は、前記入力端に接続されたＭＯＳＦＥＴを内蔵していること
を特徴とする請求項１乃至３の何れか一つに記載の増幅器。
【請求項５】
放射線検出時に電荷信号を発生する放射線検出素子と、
該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項１乃至４の何れか一つに記載の増幅器と
を備えることを特徴とする放射線検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放射線検出器に関し、より詳しくは、放射線検出素子から出力された電荷信号を電圧信号へ変換する増幅器、及び増幅器を備えた放射線検出器に関する。
【背景技術】
【０００２】
Ｘ線等の放射線を検出する放射線検出器は、ＳＤＤ（Silicon Drift Detector）等の放射線検出素子を備える。放射線検出素子は、検出した放射線に応じた電荷信号を出力し、電荷信号はプリアンプによって電圧信号に変換され、電圧信号に基づいてスペクトル生成等の信号処理が行われる。【０００３】
図１は、従来の放射線検出器のプリアンプの回路図である。増幅回路７１の前段にＦＥＴ（Field effect transistor ）７２が接続されており、放射線検出素子からの信号はＦＥＴ７２を経由して増幅回路７１へ入力される。また、帰還用のキャパシタ７３とリセット用のスイッチ７４との夫々が増幅回路７１及びＦＥＴ７２に並列に接続されている。なお、増幅回路７１がオペアンプ及びトランジスタから構成されている場合、増幅回路７１が集積回路で構成されている場合、又は増幅回路７１及びＦＥＴ７２が一つの集積回路で構成されている場合もある。【０００４】
図２は、従来のチップ化されたプリアンプの構造の一部を示す模式的平面図であり、図３は、従来のチップ化されたプリアンプの一部の断面を示す模式図である。図中の７４は入力用のボンディングパッドである。ボンディングパッド７４には、放射線検出素子に接続されたボンディングワイヤ７６が接続されている。プリアンプ内では、ボンディングパッド７４の下方に配置された配線層を介して金属配線７５がボンディングパッド７４に接続され、金属配線７５に帰還用のキャパシタ７３が接続されている。キャパシタ７３の上側の電極７３１が金属配線７５に接続され、下側の電極７３２がプリアンプの出力端に接続されている。またキャパシタ７３の上側の電極７３１は、金属配線７５を介してＦＥＴ７２に接続されている。プリアンプの各部分はＳｉ（シリコン）の基板７７上に形成されており、ボンディングパッド７４の上面を除く部分は図示しない酸化膜に覆われている。このように、従来のプリアンプは集積回路となっている。特許文献１には、ボンディングパッド及びキャパシタを含む集積回路の例が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−５８７６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図３に示すように、従来のプリアンプでは、ボンディングパッド７４の下方の配線層と例えば基板７７との間に寄生容量が発生し、金属配線７５と例えば基板７７との間にも寄生容量が発生する。放射線検出素子、ボンディングワイヤ７６及びＦＥＴ７２でも、夫々に寄生容量が発生する。このため、増幅回路７１の入力容量には、放射線検出素子、ボンディングワイヤ７６、ボンディングパッド７４、金属配線７５及びＦＥＴ７２の寄生容量、並びにキャパシタ７３の帰還容量が含まれることになる。ところで、増幅回路の入力容量が大きいほど、プリアンプが出力する信号に含まれるノイズが大きくなる。プリアンプを含む放射線検出器では、信号に含まれるノイズが大きいほどエネルギー分解能が悪化するので、放射線検出器のエネルギー分解能を向上させるためには、増幅回路に対する入力容量を小さくしてノイズを低減させることが必要となる。【０００７】
本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、集積回路中での各部分の配置を改善することにより、増幅回路に対する入力容量を低減させた増幅器及び放射線検出器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る増幅器は、増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、半導体の基板を備え、前記増幅回路は、前記基板上に集積された集積回路として構成されており、外部のボンディングワイヤが直接又は間接に接続される導電性の配線層と、該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、前記配線層は前記増幅回路の入力端に接続されており、前記導電層は前記増幅回路の出力端に接続されていることを特徴とする。【０００９】
本発明に係る増幅器は、前記外部のボンディングワイヤが接続されるためのボンディングパッドを更に備え、前記配線層は、前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されていることを特徴とする。【００１０】
本発明に係る増幅器は、前記基板に垂直に投影した前記ボンディングパッド、前記配線層及び前記導電層の少なくとも一部が重なっていることを特徴とする。
本発明に係る増幅器は、前記増幅回路は、前記入力端に接続されたＭＯＳＦＥＴを内蔵していることを特徴とする。【００１１】
本発明に係る放射線検出器は、放射線検出時に電荷信号を発生する放射線検出素子と、該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する本発明に係る増幅器とを備えることを特徴とする。【００１２】
本発明においては、放射線検出器用のプリアンプに用いられる増幅器では、入力用のボンディングパッドに接続されてボンディングパッドの下方に配置された配線層又はボンディングパッドの役割を兼ねた配線層と、配線層の下方に絶縁層を介して配置された導電層とで、帰還用のキャパシタが構成されている。ボンディングパッドとキャパシタとを接続する配線が存在しておらず、この配線に起因する寄生容量が発生しない。【００１３】
また本発明においては、基板に垂直に投影したボンディングパッド、配線層及び導電層の少なくとも一部が重なっている。キャパシタのボンディングパッドに重なっている部分の容量は、ボンディングパッドの下方の配線層と例えば基板との間の寄生容量の一部である。配線層と例えば基板との間の寄生容量の一部がキャパシタの帰還容量として利用されている分だけ、従来に比べてプリアンプ中の増幅回路に対する入力容量が減少する。
【発明の効果】
【００１４】
本発明にあっては、従来に比べて増幅回路の入力容量が低減され、増幅器が出力する信号に含まれるノイズが従来に比べて低減される。従って、増幅器をプリアンプに用いた放射線検出器では、出力する電圧信号に含まれるノイズが従来に比べて低減され、放射線検出のエネルギー分解能が向上する等、本発明は優れた効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】従来の放射線検出器のプリアンプの回路図である。
【図２】従来のチップ化されたプリアンプの構造の一部を示す模式的平面図である。
【図３】従来のチップ化されたプリアンプの一部の断面を示す模式図である。
【図４】本発明の放射線検出器の模式的回路図である。
【図５】チップ化されたプリアンプ１の模式的平面図である。
【図６】実施の形態１に係るプリアンプの一部の構成を示す模式的平面図である。
【図７】図６のＶＩＩ−ＶＩＩ線の模式的断面図である。
【図８】実施の形態２に係るプリアンプの一部の構成を示す模式的平面図である。
【図９】図８のＩＸ−ＩＸ線の模式的断面図である。
【発明を実施するための形態】
【００１６】
以下本発明をその実施の形態を示す図面に基づき具体的に説明する。
（実施の形態１）
図４は、本発明の放射線検出器の模式的回路図である。放射線検出器は、Ｘ線等の放射線を検出するための放射線検出素子２を備えている。放射線検出素子２は、ＳＤＤ等の半導体検出素子である。放射線検出素子２は、放射線が入射した場合に、放射線のエネルギーに比例した電荷信号を発生する。放射線検出素子２の出力端には、プリアンプ１が接続されている。プリアンプ１は本発明の増幅器である。放射線検出素子２からは電荷信号が出力され、プリアンプ１は、放射線検出素子２からの電荷信号を、放射線のエネルギーに比例した電圧信号に変換する。プリアンプ１の出力端には、放射線検出器の出力端子が接続されている。
【００１７】
放射線検出器は、例えば、Ｘ線検出装置に備えられ、放射線検出器の出力端はＸ線検出装置内でアンプを介して信号処理部に接続される。放射線検出器が出力した電圧信号は、アンプで増幅され、信号処理部で処理される。例えば、信号処理部は、各値の電圧信号をカウントし、検出したＸ線のスペクトルを取得する処理を行う。また例えば、放射線検出器は、蛍光Ｘ線分析装置に備えられる。蛍光Ｘ線分析装置は、試料からの蛍光Ｘ線を検出し、試料の蛍光Ｘ線分析を行う。
【００１８】
プリアンプ１は、増幅回路１１を備え、増幅回路１１の入力端には放射線検出素子２が接続されている。放射線検出素子２からの電荷信号は、増幅回路１１へ入力される。増幅回路１１への信号入力に必要なＦＥＴは増幅回路１１に内蔵されている。また、帰還用のキャパシタ１３及びリセット用のスイッチ１４の夫々が増幅回路１１に並列に接続されている。即ち、キャパシタ１３及びスイッチ１４の夫々は増幅回路１１の入力端と出力端との間に接続されている。プリアンプ１は、チップ化された集積回路として構成されている。
【００１９】
図５は、チップ化されたプリアンプ１の模式的平面図である。増幅回路１１を含むコアエリア４１が設けられており、コアエリア４１の周囲に複数のボンディングパッド４３が配置されている。複数のボンディングパッド４３は、コアエリア４１に接続されており、電源供給、電圧信号の出力、及びリセット用のパルスの入力に用いられる。複数のボンディングパッド４３の何れかが増幅回路１１の出力端に接続されており、プリアンプ１の出力端になっている。コアエリア４１の周囲には、更に、入力用のボンディングパッド４２が配置されている。入力用のボンディングパッド４２は本発明におけるボンディングパッドに対応する。ボンディングパッド４２には、図５には図示しないボンディングワイヤを介して放射線検出素子２が接続されている。
【００２０】
図６は、実施の形態１に係るプリアンプ１の一部の構成を示す模式的平面図であり、図７は、図６のＶＩＩ−ＶＩＩ線の模式的断面図である。図６及び図７には、入力用のボンディングパッド４２及びボンディングパッド４２近傍の部分を示している。プリアンプ１は、Ｓｉの基板６１上に回路が集積された構成となっており、図６では基板６１及び酸化膜６２を省略している。ボンディングパッド４２には、放射線検出素子２に接続されたボンディングワイヤ３が接続されるようになっている。また、図６は、基板６１に垂直に各部分を投影した図になっている。
【００２１】
ボンディングパッド４２の下方、即ちボンディングパッド４２と基板６１との間には、Ａｌ（アルミニウム）でなる導電性の配線層５１が設けられている。配線層５１の、ボンディングパッド４２と基板６１との間にある部分は、基板６１に垂直な投影面積がボンディングパッド４２とほぼ同等である。このため、配線層５１のこの部分は、平面視でボンディングパッド４２の下にほぼ重なっている。図６中ではボンディングパッド４２に隠れて見えなくなっているものの、ボンディングパッド４２の下方には配線層５１が重なっている。ボンディングパッド４２と配線層５１との間には、二酸化ケイ素でなる絶縁性の酸化膜６２が存在している。ボンディングパッド４２と配線層５１との間の酸化膜６２を貫通するビア５７が設けられており、ビア５７を通じてボンディングパッド４２は配線層５１に接続されている。
【００２２】
配線層５１は、ボンディングパッド４２の下方の範囲の外側へ更に線状に延伸している。延伸した配線層５１は、ポリＳｉ（ポリシリコン）層で形成されたゲート電極５４に接続されている。ゲート電極５４の両側には、ソース電極５５とドレイン電極５６とが設けられている。ゲート電極５４の下方、即ちゲート電極５４と基板６１との間にはゲート酸化膜５８が設けられている。ゲート酸化膜５８は、ゲート電極５４及び基板６１に接している。ゲート電極５４、ソース電極５５、ドレイン電極５６及びゲート酸化膜５８は、増幅回路１１に内蔵された入力用のＭＯＳＦＥＴ１２に含まれている。即ち、配線層５１は、ゲート電極５４に接続されていることによって、増幅回路１１の入力端に接続されている。なお、増幅回路１１は、ＭＯＳＦＥＴ１２の代わりにＪＦＥＴ又はバイポーラトランジスタを備えた形態であってもよい。
【００２３】
配線層５１の下方、即ち配線層５１と基板６１との間には、導電性のポリＳｉ層で形成された導電層５２が配置されている。導電層５２と基板６１との間には、絶縁性の酸化膜５９が設けられている。導電層５２は、基板６１に垂直に投影した平面視でボンディングパッド４２とほぼ重なっている。図６中ではボンディングパッド４２に隠れて見えなくなっているものの、ボンディングパッド４２の下方の配線層５１の更に下方に導電層５２が重なっている。即ち、導電層５２はほぼボンディングパッド４２の真下に配置されている。また、配線層５１と導電層５２とはほぼ平行になっており、配線層５１と導電層５２との間には絶縁性の酸化膜６２が存在している。また、図７中に破線で示したように、導電層５２には、別の配線層５３が接続されており、配線層５３は増幅器１１の出力端に接続されている。ボンディングパッド４２の上面を除いて、プリアンプ１の各部分は酸化膜６２に覆われている。なお、導電層５２は、金属の配線層であってもよい。また、配線層５１と導電層５２とは平面視で少なくとも一部が重なっていればよい。
【００２４】
導電性の配線層５１及び導電層５２の間に絶縁性の酸化膜６２が存在するので、酸化膜６２を誘電体として配線層５１及び導電層５２を一対の電極としたキャパシタが構成される。配線層５１と導電層５２との間の酸化膜６２は、本発明における絶縁層に対応する。一方の電極である配線層５１が増幅回路１１の入力端に接続され、他方の電極である導電層５２が配線層５３を通じて増幅器１１の出力端に接続されているので、このキャパシタは帰還用のキャパシタ１３である。
【００２５】
以上説明したように、プリアンプ１では、ボンディングパッド４２に接続された配線層５１が帰還用のキャパシタ１３の一方の電極になっている。このため、ボンディングパッド４２とキャパシタ１３とを接続する配線が存在しておらず、この配線によって従来のプリアンプでは発生していた寄生容量が発生することが無い。従って、従来のプリアンプに比べて、増幅回路１１の入力容量が減少する。また、製造時に配線層５１と導電層５２とが重なる面積を調整することによって帰還用のキャパシタ１３の容量を調整することも可能である。
【００２６】
また、本実施の形態では、基板６１に垂直に投影したボンディングパッド４２、配線層５１及び導電層５２が重なっている。ここで、従来のプリアンプと比較して、ボンディングパッド４２の面積、ボンディングパッド４２の下方の配線層５１の面積、配線層５１と基板６１との間の酸化膜６２の厚さ、及び酸化膜６２の誘電率が同等であるとする。このとき、従来のプリアンプと比較して、ボンディングパッド４２の下方の配線層５１と例えば基板６１との間の寄生容量は同等の値になる。一方で、本実施の形態に係るプリアンプ１では、キャパシタ１３は配線層５１を一方の電極としてボンディングパッド４２の下方に配置されているので、配線層５１と例えば基板６１との間の寄生容量の一部がキャパシタ１３の帰還容量として利用されている。ボンディングパッドに起因する寄生容量とは別に帰還容量が存在する従来のプリアンプに比べて、本実施の形態に係るプリアンプ１では、キャパシタ１３の帰還容量の分だけ増幅回路１１の入力容量が減少する。
【００２７】
以上のように、本実施の形態に係るプリアンプ１では、従来に比べて増幅回路１１の入力容量が減少している。このため、プリアンプ１が出力する信号に含まれるノイズが従来に比べて低減される。増幅回路１１を含む回路を基板６１上に集積させることでプリアンプ１を安価に構成しながらも、十分にノイズを低減させることができる。プリアンプ１を含む放射線検出器では、出力する電圧信号に含まれるノイズが従来に比べて低減され、放射線検出のエネルギー分解能が向上する。従って、例えば、本実施の形態に係る放射線検出器を備えたＸ線検出装置では、高分解能でＸ線の検出が可能となる。また、例えば、本実施の形態に係る放射線検出器を備えた蛍光Ｘ線分析装置では、高精度の蛍光Ｘ線分析が可能となる。
【００２８】
なお、プリアンプ１は、基板６１に垂直に投影した投影面上で配線層５１及び導電層５２のキャパシタ１３を構成している部分の一部のみがボンディングパッド４２に重なっている形態であってもよい。キャパシタ１３の容量の内、投影面上でボンディングパッド４２に重なっている部分の容量は、配線層５１と例えば基板６１との間の寄生容量の一部である。このため、この容量の分だけ、従来に比べて増幅回路１１の入力容量が減少する。従って、この形態に係るプリアンプ１でも、従来に比べて増幅回路１１の入力容量が低減され、出力信号に含まれるノイズが従来に比べて低減される。
【００２９】
（実施の形態２）
図８は、実施の形態２に係るプリアンプ１の一部の構成を示す模式的平面図であり、図９は、図８のＩＸ−ＩＸ線の模式的断面図である。図８は、基板６１に垂直に各部分を投影した図になっており、基板６１及び酸化膜６２を省略している。本実施の形態においては、プリアンプ１は、ボンディングパッド４２及びビア５７を備えていない。配線層５１の一部は、ボンディングパッドの役割を兼ねた接続部分５１１になっており、接続部分５１１は、放射線検出素子２に接続されたボンディングワイヤ３が接続されるために十分な面積を有している。接続部分５１１の上面は酸化膜６２に覆われておらず、接続部分５１１にボンディングワイヤ３が接続されるようになっている。配線層５１の接続部分５１１と基板６１との間には、導電層５２が配置されている。導電層５２は、基板６１に垂直に投影した平面視で接続部分５１１とほぼ重なっている。また、配線層５１の接続部分５１１と導電層５２との間には、絶縁性の酸化膜６２が存在している。プリアンプ１のその他の構成は、実施の形態１と同様である。なお、接続部分５１１と導電層５２とは平面視で少なくとも一部が重なっていればよい。
【００３０】
本実施の形態においても、酸化膜６２を誘電体として配線層５１及び導電層５２を一対の電極としたキャパシタが構成されており、このキャパシタは帰還用のキャパシタ１３である。ボンディングパッドとキャパシタ１３とを接続する配線が存在しておらず、この配線によって従来のプリアンプでは発生していた寄生容量が発生することが無い。従って、従来のプリアンプに比べて、増幅回路１１の入力容量が減少する。また、本実施の形態では、キャパシタ１３は配線層５１の接続部分５１１を一方の電極としてあるので、キャパシタ１３の帰還容量は、配線層５１と例えば基板６１との間の寄生容量の一部がキャパシタ１３の帰還容量として利用されている。ボンディングパッドに起因する寄生容量とは別に帰還容量が存在する従来のプリアンプに比べて、プリアンプ１では、キャパシタ１３の帰還容量の分だけ増幅回路１１の入力容量が減少する。以上のように、本実施の形態に係るプリアンプ１でも、従来に比べて増幅回路１１の入力容量が減少し、プリアンプ１が出力する信号に含まれるノイズが従来に比べて低減される。プリアンプ１を含む放射線検出器では、放射線検出のエネルギー分解能が向上し、放射線検出器を備えたＸ線検出装置では、高分解能でＸ線の検出が可能となる。
【００３１】
なお、以上の実施の形態１及び２においては、プリアンプ１の最小構成を示しており、プリアンプ１は、実施の形態１及び２で示した回路素子以外の回路素子を含んだ形態であってもよい。また、実施の形態１及び２においては、放射線検出素子として半導体検出素子を用いた例を示したが、本発明の放射線検出器は、検出した放射線に応じた電荷信号を出力する素子であればその他の放射線検出素子を用いた形態であってもよい。
【符号の説明】
【００３２】
１  プリアンプ（増幅器）
１１  増幅回路
１２  ＭＯＳＦＥＴ
１３  キャパシタ
１４  スイッチ
２  放射線検出素子
３  ボンディングワイヤ
４２  ボンディングパッド
５１  配線層
５２  導電層
５４  ゲート電極
５５  ソース電極
５６  ドレイン電極
５８  ゲート酸化膜
６１  基板
６２  酸化膜
【図１】
2014021358.tif 000003
【図２】
2014021358.tif 000004
【図３】
2014021358.tif 000005
【図４】
2014021358.tif 000006
【図５】
2014021358.tif 000007
【図６】
2014021358.tif 000008
【図７】
2014021358.tif 000009
【図８】
2014021358.tif 000010
【図９】
2014021358.tif 000011
【手続補正書】
【提出日】平成27年2月5日(2015.2.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明に係る増幅器は、前記基板に垂直に投影した前記ボンディングパッド、前記配線層及び前記導電層の少なくとも一部が重なっていることを特徴とする。
本発明に係る増幅器は、前記増幅回路は、前記入力端に接続されたＭＯＳＦＥＴを内蔵していることを特徴とする。
本発明に係る増幅器は、前記増幅回路は、前記入力端に接続されたＪＦＥＴを内蔵していることを特徴とする。
本発明に係る増幅器は、前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していることを特徴とする。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、
半導体の基板を備え、
前記増幅回路は、前記基板上に集積された集積回路として構成されており、
外部のボンディングワイヤが直接又は間接に接続される導電性の配線層と、
該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、
前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、
前記配線層は前記増幅回路の入力端に接続されており、
前記導電層は前記増幅回路の出力端に接続されていること
を特徴とする増幅器。
【請求項２】
前記外部のボンディングワイヤが接続されるためのボンディングパッドを更に備え、
前記配線層は、
前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されていること
を特徴とする請求項１に記載の増幅器。
【請求項３】
前記基板に垂直に投影した前記ボンディングパッド、前記配線層及び前記導電層の少なくとも一部が重なっていること
を特徴とする請求項２に記載の増幅器。
【請求項４】
前記増幅回路は、前記入力端に接続されたＭＯＳＦＥＴを内蔵していること
を特徴とする請求項１乃至３の何れか一つに記載の増幅器。
【請求項５】
前記増幅回路は、前記入力端に接続されたＪＦＥＴを内蔵していること
を特徴とする請求項１乃至３の何れか一つに記載の増幅器。
【請求項６】
前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること
を特徴とする請求項１乃至３の何れか一つに記載の増幅器。
【請求項７】
放射線検出時に電荷信号を発生する放射線検出素子と、
該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項１乃至６の何れか一つに記載の増幅器と
を備えることを特徴とする放射線検出器。
【国際調査報告】
2014021358.tif 000012
2014021358.tif 000013
2014021358.tif 000014
2014021358.tif 000015