【事件の表示】
　特願２０１６−５３３３２０「埋込み型光シールド及び垂直ゲートを有する画像センサ」拒絶査定不服審判事件〔平成２７年　２月１２日国際公開、ＷＯ２０１５／０２０８２１、平成２８年１１月　４日国内公表、特表２０１６−５３４５５７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成２６年（２０１４年）７月２８日を国際出願日（パリ条約による優先権主張　外国庁受理２０１３年８月５日　米国，以下，「本願優先日」という。）とする出願であって，その手続の経緯は以下のとおりである。
平成２８年　３月３１日　　　手続補正
平成２９年　３月１０日付け　拒絶理由通知
平成２９年　８月１７日　　　意見書・手続補正
平成３０年　１月１７日付け　拒絶理由通知
平成３０年　７月１９日　　　意見書・手続補正
平成３０年　８月　３日付け　拒絶査定（以下，「原査定」という。）
平成３０年１２月１３日　　　審判請求
　
第２　本願発明
　本願の請求項１３に係る発明（以下，「本願発明」という。）は，平成３０年７月１９日に補正された特許請求の範囲の請求項１３に記載された事項により特定される発明であり，以下のとおりである。
「【請求項１３】
　画像センサであって，
　感知層であって，
　　光検出器，
　　ストレージ領域，及び
　　前記光検出器の下，かつ前記ストレージ領域上の層に配設された埋込み型光シールド，を含む，感知層と，
　前記感知層に取り付けてある金属層と，
　前記金属層へ前記埋込み型光シールドを貫通し，当該前記埋込み型光シールドに囲まれて形成された垂直ゲートと，
　前記光検出器と前記ストレージ領域との間に電荷転送経路を提供する前記垂直ゲートに隣接して形成される転送チャネルと，
　を備える，画像センサ。」
　
第３　原査定の拒絶の理由
　本願発明について，原査定の拒絶の理由は次のとおりである。
　本願発明は，本願優先日前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，本願優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　　　　　　　　　＜引用文献等一覧＞
　２．特開２０１０−２１２６６８号公報
　１．特開２０１３−０９８４４６号公報
　
第４　引用文献及び引用発明
１　引用文献２について
（１）引用文献２の記載
　原査定の拒絶の理由に引用された引用文献２には，図面とともに次の事項が記載されている。（下線は，当審で付加した。以下同じ。）
「【技術分野】
【０００１】
　本発明は，一般に，画素センサ・セル，それを製造するための方法，及びそれを製造するための設計構造体に関する。より詳細には，本発明は，
グローバルシャッタ方式における使用を意図した，遮光が強化された裏面照射型画素センサ・セル
「【００２６】
  図２は、
裏面照射型撮像画素の従来技術
半導体領域２２５が、誘電体分離金属スタック２２３上に配置される。フォトダイオードＰＤで覆われたソース／ドレイン領域２２８を含むトランジスタＴ１、Ｔ２、Ｔ３及びＴ４が、半導体領域２２５内に部分的に含まれる。
【００２７】
　図３から図９は，本発明の特定の一般化された実施形態による
半導体構造体内のＣＭＯＳ画素センサ・セル
本発明の第１の一般化された実施形態を構成する
「【００３５】
　図４は，最後に，複数の表面半導体層１６’内に露出して配置及び形成され，かつその目的が表面半導体層１６’へのコンタクトとして機能することにある複数のドープ領域２２と，その目的が
フォトダイオードとして機能することにあり，複数の表面半導体層１６’内に埋め込まれ，
複数のドープ領域２０
【００３６】
　
フォトダイオード領域２０
「【００３８】
  図５は、図４の半導体構造体をエッチバックした結果を示し、これは、マスキングによる半導体構造体のエッチバックとして意図される。このエッチバックにより、複数の半導体層１６’から複数の表面半導体層１６’’が設けられ、複数の分離領域１８から複数の分離領域１８’が設けられ、複数のコンタクト領域２２から複数のコンタクト領域２２’が設けられる。図５の概略的な断面図の中に示されるように、複数のコンタクト領域２２’は、より低いところにある表面半導体層１６’’の表面から立ち上がった複数のメサ２３ａを含む。さらに、
複数の表面半導体層１６’’は、より低いところにある表面半導体層１６’’内の表面から立ち上がり、かつフォトダイオード領域２０に水平方向に重なる複数のメサ２３ｂを含む。
「【００４４】
　
光ブロッキング層２６は
「【００４９】
　図８は，
チャネル領域３２’，コンタクト領域３２’’及び浮遊拡散領域ＦＤを形成するために半導体層３２を処理
「【００５１】
　
誘電体分離金属スタック４０は
半導体製造技術において一般に普通の個別の誘電体層及び金属層を含むことができ，これらはその他の点では図９の概略的な断面図の中にさらに詳細に図示されてはいないが，後の概略的な断面図において一般化された様式で図示される。
「【００５３】
　図９は，次に，基部半導体基板１０及び第１の埋込み誘電体層１２が第２の埋込み誘電体層１４から切り離された後で第２の埋込み誘電体層１４の上に配置及び形成されるカラーフィルタ層４４を示し，それにより，
多数のＣＭＯＳ画素センサ・セルを含む裏面ＣＭＯＳ画像センサで構成される完成された半導体構造体
図９はまた，裏面ＣＭＯＳ画像センサ内の特定の画素センサ・セル上に入射する入射放射線ビーム４６も示す。
「【００５５】
　図１０から図１３は，本発明の前述の第１の一般化された実施形態から派生した
本発明の第１のより具体的な実施形態による半導体構造体
【００５６】
　図１０は，一般に図５に対応するが，メサ２３ａ及び２３ｂは，概ね細長く図示され，より低いところにある表面半導体層１６’’の水平部分の上方に典型的には約０．４ミクロンから１．５ミクロンまでの高さＨだけ隆起する。図１０及び図５の中の類似の又は同一の構造体又は層は，同一に表記される。
【００５７】
　図１１は，一般に図６に対応し，
ゲート誘電体として意図されるライナ層２４’を含み，ライナ層２４’は，特にメサ２３ａ及び２３ｂを含む図１０の半導体構造体上に配置及び形成される。
【００５８】
　ライナ層２４’は，ゲート誘電体を構成し，真空中で測定して，誘電率が約４（すなわち，典型的には酸化シリコン）から約８（すなわち，典型的には窒化シリコン）までの，シリコンの酸化物，窒化物及び酸窒化物のような従来のゲート誘電体材料で構成され得る。或いは，ライナ層２４’は，誘電率が約８から少なくとも約１００までの，一般により高い誘電率の誘電体材料で構成され得る。このような高誘電率の誘電体材料は，それらに限定されるものではないが，酸化ハフニウム，ハフニウムシリケート，酸化ジルコニウム，酸化ランタン，酸化チタン，チタン酸バリウムストロンチウム（ＢＳＴ）及びジルコン酸チタン酸鉛（ＰＺＴ）を含むことができる。ライナ層２４’は，その組成の材料にふさわしい幾つかの方法のいずれかを用いて形成することができる。非限定的な例には，熱又はプラズマ酸化又は窒化法，化学気相成長法（原子層成長法を含む）及び物理蒸着法が含まれる。
【００５９】
　図１１はまた，
ライナ層２４’上にメサ２３ｂに隣接して配置された複数のスペーサ２５も示す。スペーサ２５は，導電性スペーサとして意図され，チャネルとしてのメサ２３ｂとゲート誘電体としてのライナ層２４’と共にゲートとしてのスペーサ２５が，図１１の半導体構造体内にトランジスタＴ１を設ける。
【００６０】
　図１２はその他の点では図６に対応し，
誘電体スペーサ２７によって導体スペーサ２５から分離された光ブロッキング層２６’を示す。
【００６１】
　図１３は，図１２に概略的な断面図が示される半導体構造体のさらなる処理の結果を示す。図１３は，図７に示される導体層２８及び誘電体層３０を示す（すなわち，少なくとも含意する）。図１３はまた，
図８にも示されるチャネル領域３２’，コンタクト領域３２’’，浮遊拡散領域ＦＤ及び誘電体層３４，
ゲート誘電体３６及びゲート３８を示す。
【００６２】
　
図１３は，本発明の第１の一般化された実施形態から派生した第１のより具体的な実施形態による，半導体構造体の概略的な断面図を示す。
フォトダイオード領域２０（表面半導体層１６’’（すなわち，第１の半導体層）内の）と第２の半導体層３２内のトランジスタＴ２との間に挿入された光ブロッキング層２６’を半導体構造体内に有する。
部分的に表面半導体層１６’’内に形成され，
トランジスタＴ１も含む。
　図２は次のとおり。
　図１３は次のとおり。
　
（２）引用発明
　図１３は，第１のより具体的な実施形態による半導体構造体（【００６２】）であるが，「誘電体分離金属スタック４０」は図９より後の概略的な断面図においても一般化された様式で図示されている（【００５１】）から，図１３で図示された半導体構造体も図９と同様に「第２の半導体層３２」に接して「誘電体分離金属スタック４０」を有すると認められる。すると，前記（１）より，引用文献２には，「第１のより具体的な実施形態による半導体構造体」として，次の発明（以下，「引用発明」という。）が記載されていると認められる。
「ＣＭＯＳ画素センサ・セルを含む裏面ＣＭＯＳセンサで構成される半導体構造体であって，
　表面半導体層はメサを含み，
　表面半導体層内に埋め込まれたフォトダイオード領域と，第２の半導体層内のトランジスタＴ２との間に挿入された光ブロッキング層を有し，部分的に表面半導体層内に形成されたトランジスタＴ１を含み，
　第２の半導体層を処理し浮遊拡散領域が形成され，
　ライナ層はメサ上に配置及び形成され，
　ライナ層上にメサに隣接して配置された複数のスペーサであって，スペーサは導電性スペーサで，チャネルとしてのメサとゲート誘電体としてのライナ層と共にゲートとしてのスペーサが，トランジスタＴ１を設け，
　光ブロッキング層は誘電体スペーサによってスペーサから分離され，
　第２の半導体層に接して金属層を含む誘電体分離金属スタックを有すること。」
　
第５　対比及び判断
１　対比
（１）本願発明と引用発明との対比
　ア　引用発明の「ＣＭＯＳ画素センサ・セルを含む裏面ＣＭＯＳセンサで構成される半導体構造体」は，本願発明の「画像センサ」に相当する。
　イ　引用発明の「フォトダイオード領域」は，本願発明の「光検出器」に相当する。
　ウ　引用発明の「浮遊拡散領域」は，本願発明の「ストレージ領域」に相当する。
　エ　引用発明の「光ブロッキング層」は「表面半導体層内に埋め込まれたフォトダイオード領域と，第２の半導体層内のトランジスタＴ２の間に挿入され」かつ「第２の半導体層を処理し浮遊拡散領域が形成され」ているから，前記イ及びウを考慮すると，引用発明の「光ブロッキング層」は，本願発明の「前記光検出器の下，かつ前記ストレージ領域上の層に配設された埋込み型光シールド」に相当する。
　オ　前記イないしエを考慮すると，引用発明の「表面半導体層」，「光ブロッキング層」及び「第２の半導体層」は，本願発明の「感知層」に相当する。
　カ　引用発明の「金属層を含む誘電体分離金属スタック」は「第２の半導体層に接して」いるから，前記オを考慮すると，引用発明の「金属層を含む誘電体分離金属スタック」は，本願発明の「前記感知層に取り付けてある金属層」に相当する。
　キ　引用発明の「ゲートとしてのスペーサ」は「ライナ層上にメサに隣接して配置され」「チャネルとしてのメサ」の両側面において「チャネルとしてのメサ」と共に垂直方向に延びるものである（前記第４の１（１）図１３）から「垂直ゲート」ということができ，さらに，「光ブロッキング層は誘電体スペーサによってスペーサから分離され」ているから，「スペーサ」は「誘電体スペーサ」を挟んで「光ブロッキング層」に囲まれており，引用発明の「ゲートとしてのスペーサ」は，本願発明の「当該前記埋込み型光シールドに囲まれて形成された垂直ゲート」に相当する。
　ク　引用発明の「チャネルとしてのメサ」は，「隣接して配置された複数のスペーサ」「が，トランジスタＴ１を設け」るもので，引用文献２の図１３（前記第４の１（１））から，「トランジスタＴ１」が「浮遊拡散領域ＦＤ」と「フォトダイオード領域２０」の間にあることが認められるから，引用発明の「チャネルとしてのメサ」は，本願発明の「前記光検出器と前記ストレージ領域との間に電荷転送経路を提供する前記垂直ゲートに隣接して形成される転送チャネル」に相当する。
　ケ　すると，本願発明と引用発明とは，下記（２）の点で一致し，下記（３）の点で相違する。
（２）一致点
「画像センサであって，
　感知層であって，
　　光検出器，
　　ストレージ領域，及び
　　前記光検出器の下，かつ前記ストレージ領域上の層に配設された埋込み型光シールド，を含む，感知層と，
　前記感知層に取り付けてある金属層と，
　当該前記埋込み型光シールドに囲まれて形成された垂直ゲートと，
　前記光検出器と前記ストレージ領域との間に電荷転送経路を提供する前記垂直ゲートに隣接して形成される転送チャネルと，
　を備える，画像センサ。」
（３）相違点
　本願発明の「垂直ゲート」は「前記金属層へ前記埋込み型光シールドを貫通し」ているのに対し，引用発明の「ゲートとしてのスペーサ」は「誘電体分離金属スタック」へ「光ブロッキング層」を「貫通し」ているか不明である点。
２　相違点についての判断
　引用発明の「ゲートとしてのスペーサ」が「ゲートとして」機能するためには電圧が印加される必要があることは，当業者に自明であり，電圧が印加されるために，配線層である引用発明の「誘電体分離金属スタック」の「金属層」と電気的に接続しなければならないこと（前記第４の１（１）図２参照。）も，当業者に自明のことである。
　してみると，引用発明において，「ゲートとしてのスペーサ」と「誘電体分離金属スタック」とを電気的に接続するために両者を垂直孔により接続し，その結果，「ゲートとしてのスペーサ」が光ブロッキング層を貫通して「誘電体分離金属スタック」に達する形状とすることは，当業者が容易になし得る設計変更である。
　以上のとおりであるから，本願発明は，引用文献２に記載された発明に基いて，当業者が容易に発明をすることができたものである。
　
第６　結言
　以上のとおり，本願の請求項１３に係る発明は，特許法第２９条第２項の規定により，特許を受けることができないから，他の請求項について検討するまでもなく，本願は拒絶されるべきものである。
　よって，結論のとおり審決する。