(57)【要約】  バイアス生成段回路（２００）にてフローティングレジスタ（２０１）の両端を第１ノード及び第２ノードとし、両ノードを入力とする出力段回路（３００）を出力トランジスタ（ＭＮ３１，ＭＰ３１）及び位相補償容量（Ｃ１，Ｃ２）で構成する。出力端子の電圧変動に連動した第１ノードの電圧変動を抑制するように第１ノードの電圧を制御する第１の出力電流制限回路（４００）と、出力端子の電圧変動に連動した第２ノードの電圧変動を抑制するように第２ノードの電圧を制御する第２の出力電流制限回路（５００）とを更に設ける。
2013179565.tif 000002
【特許請求の範囲】
【請求項１】
差動入力電圧信号を単相電流信号に変換する電圧電流変換増幅器と、
第１導電型のトランジスタと第２導電型のトランジスタとを互いに並列接続してなり、かつ前記電圧電流変換増幅器の単相電流信号に接続されたフローティングレジスタと、
バイアスノードにて前記フローティングレジスタに接続された第１導電型の電流源トランジスタと、
ゲートが前記バイアスノードに、ドレインが出力端子に、ソースが電源にそれぞれ接続された第１導電型の出力トランジスタと、
前記バイアスノードと前記出力端子との間に接続された位相補償容量と、
前記出力端子の電圧変動に連動した前記バイアスノードの電圧変動を抑制するように前記バイアスノードの電圧を制御する出力電流制限回路とを備えたことを特徴とする増幅回路。
【請求項２】
請求項１記載の増幅回路において、
前記出力電流制限回路は、
前記出力トランジスタに流れる電流を検出するようにゲートが前記バイアスノードに接続された第１導電型の第１トランジスタと、
比較ノードにて前記第１トランジスタに接続されて基準電流源を構成する第２導電型の第２トランジスタと、
ゲートが前記比較ノードに接続され、かつドレインが前記バイアスノードに接続された第２導電型の第３トランジスタとを有し、
前記第３トランジスタは、前記第１トランジスタに流れる電流が前記第２トランジスタに流れる電流以上にならないように前記バイアスノードの電圧を制御することを特徴とする増幅回路。
【請求項３】
請求項１記載の増幅回路において、
前記出力電流制限回路は、ソースが前記バイアスノードに接続され、ゲート及びドレインが前記電源に接続され、かつバックゲートがバイアス電圧に接続された第２導電型のトランジスタを有することを特徴とする増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、様々な半導体集積回路に適用される典型的なアナログ回路の１つである増幅回路に関するものである。
【背景技術】
【０００２】
ある従来技術によれば、増幅回路の高速セトリングを実現するために、電流吸い込み型電流源と、フローティングレジスタ（floating resistor）と、電流吐き出し型電流源とが直列接続される。フローティングレジスタは、ゲート接地のＮチャネルＭＯＳトランジスタと、ゲート接地のＰチャネルＭＯＳトランジスタとの並列回路で構成される。フローティングレジスタと電流吸い込み型電流源との接続ノード（第１ノード）は出力段回路のＮチャネルＭＯＳトランジスタのゲートに、電流吐き出し型電流源とフローティングレジスタとの接続ノード（第２ノード）は出力段回路のＰチャネルＭＯＳトランジスタのゲートにそれぞれ接続される。出力段回路にて、ＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタとの接続点が出力端子に接続される。そして、第１及び第２ノードのうちの少なくとも一方に電圧電流変換増幅器が接続される。差動入力電圧信号は単相電流信号に変換されて、フローティングレジスタに与えられる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３２８４６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来の増幅回路を実用に供する場合、出力段回路を構成するＮチャネルＭＯＳトランジスタ及びＰチャネルＭＯＳトランジスタの各々のゲート（第１及び第２ノード）と出力端子との間にそれぞれ位相補償容量が接続される。【０００５】
この増幅回路の出力端子と反転入力端子とを短絡して、当該増幅回路を電圧フォロアとして動作させる場合を考える。ここで、差動入力電圧信号が正のとき、出力端子と第１ノードとの間に位相補償容量が接続されているので、第１ノードの電圧は、出力端子の電圧上昇に追従し、上昇する。第１ノードの電圧が上昇すると、出力段回路のＮチャネルＭＯＳトランジスタの駆動電流が増加する。つまり、正電源、ＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタを介して、負電源に貫通電流が流れる。また、差動入力電圧信号が負のとき、出力端子と第２ノードとの間に位相補償容量が接続されているので、第２ノードの電圧は、出力端子の電圧降下に追従し、降下する。第２ノードの電圧が降下すると、出力段回路のＰチャネルＭＯＳトランジスタの駆動電流が増加する。つまり、正電源、ＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタを介して、負電源に貫通電流が流れる。これらの貫通電流は、容量性負荷の充放電に寄与しない無駄な電流であり、消費電力が増加するという課題があった。【０００６】
本発明の目的は、出力端子の電圧が変動したときに出力段回路で発生する貫通電流を抑制することで、消費電力を低減した増幅回路を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る増幅回路は、差動入力電圧信号を単相電流信号に変換する電圧電流変換増幅器と、第１導電型のトランジスタと第２導電型のトランジスタとを互いに並列接続してなりかつ電圧電流変換増幅器の単相電流信号に接続されたフローティングレジスタと、バイアスノードにてフローティングレジスタに接続された第１導電型の電流源トランジスタと、ゲートがバイアスノードに、ドレインが出力端子に、ソースが電源にそれぞれ接続された第１導電型の出力トランジスタと、バイアスノードと出力端子との間に接続された位相補償容量と、出力端子の電圧変動に連動したバイアスノードの電圧変動を抑制するようにバイアスノードの電圧を制御する出力電流制限回路とを備えた構成を採用したものである。【０００８】
具体的には、出力電流制限回路は、出力トランジスタに流れる電流を検出するようにゲートがバイアスノードに接続された第１導電型の第１トランジスタと、比較ノードにて第１トランジスタに接続されて基準電流源を構成する第２導電型の第２トランジスタと、ゲートが比較ノードに接続され、かつドレインがバイアスノードに接続された第２導電型の第３トランジスタとを有し、第３トランジスタは第１トランジスタに流れる電流が第２トランジスタに流れる電流以上にならないようにバイアスノードの電圧を制御する。【０００９】
このような出力電流制限回路の構成を採用する場合には、出力端子の電圧が変動したときに、バイアスノードと出力端子との間に接続された位相補償容量によりバイアスノードの電圧も変動することで発生していた無駄な貫通電流を抑制することができる。また、第２トランジスタがバイアスノードの電圧に応じて位相補償容量の充放電を行うので、電流源トランジスタに流れる電流を小さく設計することができる。【００１０】
あるいは、出力電流制限回路は、ソースがバイアスノードに接続され、ゲート及びドレインが電源に接続され、かつバックゲートがバイアス電圧に接続された第２導電型のトランジスタを有することとしてもよい。【００１１】
このような出力電流制限回路の構成を採用する場合には、出力電流制限回路のトランジスタがバイアスノードの電圧変動を抑制する。これにより、出力端子の電圧が変動したときに、バイアスノードと出力端子との間に接続された位相補償容量によりバイアスノードの電圧も変動することで発生していた無駄な貫通電流を抑制することができる。また、出力電流制限回路のトランジスタがバイアスノードの電圧に応じて位相補償容量の充放電を行うので、電流源トランジスタに流れる電流を小さく設計することができる。
【発明の効果】
【００１２】
本発明によれば、出力端子の電圧が変動したときに出力段回路で発生する貫通電流を抑制することで、増幅回路の消費電力を低減できる。また、増幅回路の面積を削減できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態に係るＡＢ級増幅回路の回路図である。
【図２】本発明の第２の実施形態に係るＡＢ級増幅回路の回路図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照しながら、本発明を実施するための形態を詳細に説明する。ここでは容量性負荷の駆動に適したＡＢ級増幅回路について説明するが、本発明の適用範囲はＡＢ級増幅回路に限定されない。
【００１５】
《第１の実施形態》
図１を用いて、本発明の第１の実施形態に係るＡＢ級増幅回路について説明する。図１のＡＢ級増幅回路は、非反転入力端子Ｖｉｎｐと反転入力端子Ｖｉｎｍとを有する入力段回路１００と、第１及び第２ノードＮ１，Ｎ２の電圧を決定するバイアス生成段回路２００と、出力端子Ｖｏｕｔを有する出力段回路３００と、第１ノードＮ１を制御する第１の出力電流制限回路４００と、第２ノードＮ２を制御する第２の出力電流制限回路５００とを備える。
【００１６】
入力段回路１００は、電圧電流変換増幅器Ｇｍ１１を有する。電圧電流変換増幅器Ｇｍ１１は、非反転入力端子Ｖｉｎｐと反転入力端子Ｖｉｎｍとの間の差動入力電圧（Ｖｉｎｐ−Ｖｉｎｍ）に応じた単相電流信号を出力し、第２ノードＮ２に接続される。
【００１７】
バイアス生成段回路２００は、ＮチャネルＭＯＳトランジスタＭＮ２１，ＭＮ２２と、ＰチャネルＭＯＳトランジスタＭＰ２１，ＭＰ２２とを有する。ＮチャネルＭＯＳトランジスタＭＮ２２のソースとＰチャネルＭＯＳトランジスタＭＰ２２のドレインとは、ＮチャネルＭＯＳトランジスタＭＮ２１のドレインと第１ノードＮ１で共通接続され、ＮチャネルＭＯＳトランジスタＭＮ２２のドレインとＰチャネルＭＯＳトランジスタＭＰ２２のソースとは、ＰチャネルＭＯＳトランジスタＭＰ２１のドレインと第２ノードＮ２で共通接続される。ＮチャネルＭＯＳトランジスタＭＮ２２のゲートは、バイアス電圧ＢＮ２２に接続され、ＰチャネルＭＯＳトランジスタＭＰ２２のゲートは、バイアス電圧ＢＰ２２に接続される。ＮチャネルＭＯＳトランジスタＭＮ２２とＰチャネルＭＯＳトランジスタＭＰ２２とは、フローティングレジスタ２０１として動作する。ＮチャネルＭＯＳトランジスタＭＮ２１のゲートは、バイアス電圧ＢＮ２１が接続され、ソースは、負電源ＶＳＳが接続され、定電流源として動作する。ＰチャネルＭＯＳトランジスタＭＰ２１のゲートは、バイアス電圧ＢＰ２１が接続され、ソースは、正電源ＶＤＤが接続され、定電流源として動作する。
【００１８】
出力段回路３００は、各々出力トランジスタとして動作するＮチャネルＭＯＳトランジスタＭＮ３１及びＰチャネルＭＯＳトランジスタＭＰ３１と、位相補償容量Ｃ１，Ｃ２とを有する。ＮチャネルＭＯＳトランジスタＭＮ３１のゲートは、第１ノードＮ１が接続され、ソースは、負電源ＶＳＳが接続される。ＰチャネルＭＯＳトランジスタＭＰ３１のゲートは、第２ノードＮ２が接続され、ソースは、正電源ＶＤＤが接続される。ＮチャネルＭＯＳトランジスタＭＮ３１のドレインとＰチャネルＭＯＳトランジスタＭＰ３１のドレインとは、出力端子Ｖｏｕｔで共通接続される。また位相補償容量Ｃ１は、出力端子Ｖｏｕｔと第１ノードＮ１との間に接続され、位相補償容量Ｃ２は、出力端子Ｖｏｕｔと第２ノードＮ２との間に接続される。
【００１９】
第１の出力電流制限回路４００は、ＮチャネルＭＯＳトランジスタＭＮ４１と、ＰチャネルＭＯＳトランジスタＭＰ４２，ＭＰ４５とを有する。ＮチャネルＭＯＳトランジスタＭＮ４１は、ゲートに第１ノードＮ１が接続され、ソースに負電源ＶＳＳが接続されて、出力段回路３００のＮチャネルＭＯＳトランジスタＭＮ３１に流れる電流に比例した電流を出力する電流検出回路として動作する。ＰチャネルＭＯＳトランジスタＭＰ４２は、ゲートにバイアス電圧ＢＰ２１が接続され、ソースに正電源ＶＤＤが接続されて、基準電流源として動作する。ＮチャネルＭＯＳトランジスタＭＮ４１のドレインとＰチャネルＭＯＳトランジスタＭＰ４２のドレインとは、第３ノードＮ３で共通接続される。ＮチャネルＭＯＳトランジスタＭＮ４１とＰチャネルＭＯＳトランジスタＭＰ４２とは、電流比較回路４０１として動作する。ＰチャネルＭＯＳトランジスタＭＰ４５は、ゲートに第３ノードＮ３が接続され、ドレインに負電源ＶＳＳが接続され、ソースに第１ノードＮ１が接続されて、ＮチャネルＭＯＳトランジスタ（電流検出回路）ＭＮ４１に流れる電流がＰチャネルＭＯＳトランジスタ（基準電流源）ＭＰ４２に流れる電流以上にならないように第１ノードＮ１の電圧を制御する電流制限回路として動作する。
【００２０】
第２の出力電流制限回路５００は、ＰチャネルＭＯＳトランジスタＭＰ５１と、ＮチャネルＭＯＳトランジスタＭＮ５２，ＭＮ５５とを有する。ＰチャネルＭＯＳトランジスタＭＰ５１は、ゲートに第２ノードＮ２が接続され、ソースに正電源ＶＤＤが接続されて、出力段回路３００のＰチャネルＭＯＳトランジスタＭＰ３１に流れる電流に比例した電流を出力する電流検出回路として動作する。ＮチャネルＭＯＳトランジスタＭＮ５２は、ゲートにバイアス電圧ＢＮ２１が接続され、ソースに負電源ＶＳＳが接続されて、基準電流源として動作する。ＰチャネルＭＯＳトランジスタＭＰ５１のドレインとＮチャネルＭＯＳトランジスタＭＮ５２のドレインとは、第４ノードＮ４で共通接続される。ＰチャネルＭＯＳトランジスタＭＰ５１とＮチャネルＭＯＳトランジスタＭＮ５２とは、電流比較回路５０１として動作する。ＮチャネルＭＯＳトランジスタＭＮ５５は、ゲートに第４ノードＮ４が接続され、ドレインに正電源ＶＤＤが接続され、ソースに第２ノードＮ２が接続されて、ＰチャネルＭＯＳトランジスタ（電流検出回路）ＭＰ５１に流れる電流がＮチャネルＭＯＳトランジスタ（基準電流源）ＭＮ５２に流れる電流以上にならないように第２ノードＮ２の電圧を制御する電流制限回路として動作する。
【００２１】
図１のＡＢ級増幅回路の出力端子Ｖｏｕｔと反転入力端子Ｖｉｎｍとを短絡して、電圧フォロアとしたときの動作を説明する。
【００２２】
差動入力電圧信号が零のとき（Ｖｉｎｐ＝Ｖｉｎｍ（Ｖｏｕｔ）のとき）は、電圧電流変換増幅器Ｇｍ１１から第２ノードＮ２への電流の入出力は、零である。バイアス生成段回路２００において、定電流源として動作するＮチャネルＭＯＳトランジスタＭＮ２１、ＰチャネルＭＯＳトランジスタＭＰ２１に流れる電流が等しくなるように、バイアス電圧ＢＮ２１，ＢＰ２１を設計する。このとき、出力段回路３００のＮチャネルＭＯＳトランジスタＭＮ３１に流れる電流は、フローティングレジスタ２０１のＮチャネルＭＯＳトランジスタＭＮ２２のゲートに与えるバイアス電圧ＢＮ２２により制御できる。同様に、出力段回路３００のＰチャネルＭＯＳトランジスタＭＰ３１に流れる電流は、フローティングレジスタ２０１のＰチャネルＭＯＳトランジスタＭＰ２２のゲートに与えるバイアス電圧ＢＰ２２により制御できる。このとき、ＰチャネルＭＯＳトランジスタＭＰ４５及びＮチャネルＭＯＳトランジスタＭＮ５５がいずれもオフするように、ＰチャネルＭＯＳトランジスタＭＰ４２及びＮチャネルＭＯＳトランジスタＭＮ５２のサイズを調整する。
【００２３】
また、差動入力電圧信号が正のとき（Ｖｉｎｐ＞Ｖｉｎｍ（Ｖｏｕｔ）のとき）は、電圧電流変換増幅器Ｇｍ１１に第２ノードＮ２から差動入力電圧（Ｖｉｎｐ−Ｖｉｎｍ）に応じた電流が流れ込み、第２ノードＮ２の電位が低下する。第２ノードＮ２の電位が下がると、フローティングレジスタ２０１のＰチャネルＭＯＳトランジスタＭＰ２２のゲート・ソース間電圧が、差動入力電圧信号が零の場合よりも減少するので、ＰチャネルＭＯＳトランジスタＭＰ２２を流れる電流が減少し、ＮチャネルＭＯＳトランジスタＭＮ２２を流れる電流が増加する。ＮチャネルＭＯＳトランジスタＭＮ２２に流れる電流が増加すると、ＮチャネルＭＯＳトランジスタＭＮ２２のゲート・ソース間電圧が増加し、第１ノードＮ１の電圧も低下する。これにより、出力段回路３００のＮチャネルＭＯＳトランジスタＭＮ３１の駆動電流が減少し、ＰチャネルＭＯＳトランジスタＭＰ３１の駆動電流が増加し、出力ソース電流が増加し、反転入力端子Ｖｉｎｍ（出力端子Ｖｏｕｔ）の電圧は、非反転入力端子Ｖｉｎｐの電圧に追従し、上昇する。
【００２４】
このとき、出力端子Ｖｏｕｔと第１ノードＮ１との間に位相補償容量Ｃ１が接続されているので、第１ノードＮ１の電圧が、出力端子Ｖｏｕｔの上昇に追従し、上昇する。第１ノードＮ１の電圧が上昇すると、ＮチャネルＭＯＳトランジスタＭＮ４１に流れる電流が増加するが、ＰチャネルＭＯＳトランジスタＭＰ４２に流れる電流以上に、ＮチャネルＭＯＳトランジスタＭＮ４１に電流が流れないように、ＰチャネルＭＯＳトランジスタＭＰ４５が、第１ノードＮ１の電圧の上昇を抑制する。
【００２５】
差動入力電圧信号が負のとき（Ｖｉｎｐ＜Ｖｉｎｍ（Ｖｏｕｔ）のとき）は、電圧電流変換増幅器Ｇｍ１１から第２ノードＮ２に差動入力電圧（Ｖｉｎｐ−Ｖｉｎｍ）に応じた電流が流れ込み、第２ノードＮ２の電位が上昇する。第２ノードＮ２の電位が上がると、フローティングレジスタ２０１のＰチャネルＭＯＳトランジスタＭＰ２２のゲート・ソース間電圧が、差動入力電圧信号が零の場合よりも増加するので、ＰチャネルＭＯＳトランジスタＭＰ２２を流れる電流が増加し、ＮチャネルＭＯＳトランジスタＭＮ２２を流れる電流が減少する。ＮチャネルＭＯＳトランジスタＭＮ２２に流れる電流が減少すると、ＮチャネルＭＯＳトランジスタＭＮ２２のゲート・ソース間電圧が減少し、第１ノードＮ１の電圧も上昇する。これにより、出力段回路３００のＮチャネルＭＯＳトランジスタＭＮ３１の駆動電流が増加し、ＰチャネルＭＯＳトランジスタＭＰ３１の駆動電流が減少し、出力シンク電流が増加し、反転入力端子Ｖｉｎｍ（出力端子Ｖｏｕｔ）の電圧は、非反転入力端子Ｖｉｎｐの電圧に追従し、降下する。
【００２６】
このとき、出力端子Ｖｏｕｔと第２ノードＮ２との間に位相補償容量Ｃ２が接続されているので、第２ノードＮ２の電圧が、出力端子Ｖｏｕｔの降下に追従し、降下する。第２ノードＮ２の電圧が降下すると、ＰチャネルＭＯＳトランジスタＭＰ５１に流れる電流が増加するが、ＮチャネルＭＯＳトランジスタＭＮ５２に流れる電流以上に、ＰチャネルＭＯＳトランジスタＭＰ５１に電流が流れないように、ＮチャネルＭＯＳトランジスタＭＮ５５が、第２ノードＮ２の電圧の降下を抑制する。
【００２７】
以上のように、本発明による増幅回路では、出力端子Ｖｏｕｔの電圧が変動したときに、出力端子Ｖｏｕｔと第１ノードＮ１との間に接続された位相補償容量Ｃ１又は出力端子Ｖｏｕｔと第２ノードＮ２との間に接続された位相補償容量Ｃ２により、第１ノードＮ１又は第２ノードＮ２の電圧が変動することで発生していた無駄な貫通電流を抑制することができるので、消費電力を削減することができる。また、ＰチャネルトランジスタＭＰ４５又はＮチャネルＭＯＳトランジスタＭＮ５５が、第１ノードＮ１又は第２ノードＮ２の電圧に応じて、位相補償容量Ｃ１又は位相補償容量Ｃ２の充放電を行うので、ＮチャネルトランジスタＭＮ２１及びＰチャネルＭＯＳトランジスタＭＰ２１に流れる電流を少なく設計することができ、増幅回路の面積を削減できる。ＮチャネルＭＯＳトランジスタＭＮ４１に流れる電流はＮチャネルＭＯＳトランジスタＭＮ３１に比例した電流であればよく、ＰチャネルＭＯＳトランジスタＭＰ５１に流れる電流はＰチャネルＭＯＳトランジスタＭＰ３１に比例した電流であればよいので、少ない電力、小さな面積で、第１の出力電流制限回路４００及び第２の出力電流制限回路５００を実現できる。
【００２８】
《第２の実施形態》
図２を用いて、本発明の第２の実施形態に係るＡＢ級増幅回路について説明する。ここでは、図１中の第１の出力電流制限回路４００及び第２の出力電流制限回路５００が、第１の出力電流制限回路４１０及び第２の出力電流制限回路５１０に置き換えられている。
【００２９】
第１の出力電流制限回路４１０は、ＰチャネルＭＯＳトランジスタＭＰ４６を有する。ＰチャネルＭＯＳトランジスタＭＰ４６は、ゲート及びドレインに負電源ＶＳＳが接続され、ソースに第１ノードＮ１が接続され、バックゲートにバイアス電圧ＢＰ４１が接続されて、第１ノードＮ１の電圧が一定の電圧以上にならないように制御する電流制限回路として動作する。
【００３０】
第２の出力電流制限回路５１０は、ＮチャネルＭＯＳトランジスタＭＮ５６を有する。ＮチャネルＭＯＳトランジスタＭＮ５６は、ゲート及びドレインに正電源ＶＤＤが接続され、ソースに第２ノードＮ２が接続され、バックゲートにバイアス電圧ＢＮ５１が接続されて、第２ノードＮ２の電圧が一定の電圧以下にならないように制御する電流制限回路として動作する。
【００３１】
図２のＡＢ級増幅回路の出力端子Ｖｏｕｔと反転入力端子Ｖｉｎｍとを短絡して、電圧フォロアとしたときの動作を説明する。
【００３２】
差動入力電圧信号が零のとき（Ｖｉｎｐ＝Ｖｉｎｍ（Ｖｏｕｔ）のとき）は、電圧電流変換増幅器Ｇｍ１１から第２ノードＮ２への電流の入出力は、零である。バイアス生成段回路２００において、定電流源として動作するＮチャネルＭＯＳトランジスタＭＮ２１、ＰチャネルＭＯＳトランジスタＭＰ２１に流れる電流が等しくなるように、バイアス電圧ＢＮ２１，ＢＰ２１を設計する。このとき、出力段回路３００のＮチャネルＭＯＳトランジスタＭＮ３１に流れる電流は、フローティングレジスタ２０１のＮチャネルＭＯＳトランジスタＭＮ２２のゲートに与えるバイアス電圧ＢＮ２２により制御できる。同様に、出力段回路３００のＰチャネルＭＯＳトランジスタＭＰ３１に流れる電流は、フローティングレジスタ２０１のＰチャネルＭＯＳトランジスタＭＰ２２のゲートに与えるバイアス電圧ＢＰ２２により制御できる。このとき、ＰチャネルＭＯＳトランジスタＭＰ４６及びＮチャネルＭＯＳトランジスタＭＮ５６がいずれもオフするように、バイアス電圧ＢＰ４１及びＢＮ５１を設計する。ＰチャネルＭＯＳトランジスタＭＰ４６の閾値電圧はバイアス電圧ＢＰ４１を変更することで、またＮチャネルＭＯＳトランジスタＭＮ５６の閾値電圧はバイアス電圧ＢＮ５１を変更することで、それぞれバックゲート効果により変更することが可能である。
【００３３】
また、差動入力電圧信号が正のとき（Ｖｉｎｐ＞Ｖｉｎｍ（Ｖｏｕｔ）のとき）は、電圧電流変換増幅器Ｇｍ１１に第２ノードＮ２から差動入力電圧（Ｖｉｎｐ−Ｖｉｎｍ）に応じた電流が流れ込み、第２ノードＮ２の電位が低下する。第２ノードＮ２の電位が下がると、フローティングレジスタ２０１のＰチャネルＭＯＳトランジスタＭＰ２２のゲート・ソース間電圧が、差動入力電圧信号が零の場合よりも減少するので、ＰチャネルＭＯＳトランジスタＭＰ２２を流れる電流が減少し、ＮチャネルＭＯＳトランジスタＭＮ２２を流れる電流が増加する。ＮチャネルＭＯＳトランジスタＭＮ２２に流れる電流が増加すると、ＮチャネルＭＯＳトランジスタＭＮ２２のゲート・ソース間電圧が増加し、第１ノードＮ１の電圧も低下する。これにより、出力段回路３００のＮチャネルＭＯＳトランジスタＭＮ３１の駆動電流が減少し、ＰチャネルＭＯＳトランジスタＭＰ３１の駆動電流が増加し、出力ソース電流が増加し、反転入力端子Ｖｉｎｍ（出力端子Ｖｏｕｔ）の電圧は、非反転入力端子Ｖｉｎｐの電圧に追従し、上昇する。
【００３４】
このとき、出力端子Ｖｏｕｔと第１ノードＮ１との間に位相補償容量Ｃ１が接続されているので、第１ノードＮ１の電圧が、出力端子Ｖｏｕｔの上昇に追従し、上昇する。第１ノードＮ１の電圧が上昇すると、ＰチャネルＭＯＳトランジスタＭＰ４６がオンして、第１ノードＮ１の電圧の上昇を抑制する。
【００３５】
差動入力電圧信号が負のとき（Ｖｉｎｐ＜Ｖｉｎｍ（Ｖｏｕｔ）のとき）は、電圧電流変換増幅器Ｇｍ１１から第２ノードＮ２に差動入力電圧（Ｖｉｎｐ−Ｖｉｎｍ）に応じた電流が流れ込み、第２ノードＮ２の電位が上昇する。第２ノードＮ２の電位が上がると、フローティングレジスタ２０１のＰチャネルＭＯＳトランジスタＭＰ２２のゲート・ソース間電圧が、差動入力電圧信号が零の場合よりも増加するので、ＰチャネルＭＯＳトランジスタＭＰ２２を流れる電流が増加し、ＮチャネルＭＯＳトランジスタＭＮ２２を流れる電流が減少する。ＮチャネルＭＯＳトランジスタＭＮ２２に流れる電流が減少すると、ＮチャネルＭＯＳトランジスタＭＮ２２のゲート・ソース間電圧が減少し、第１ノードＮ１の電圧も上昇する。これにより、出力段回路３００のＮチャネルＭＯＳトランジスタＭＮ３１の駆動電流が増加し、ＰチャネルＭＯＳトランジスタＭＰ３１の駆動電流が減少し、出力シンク電流が増加し、反転入力端子Ｖｉｎｍ（出力端子Ｖｏｕｔ）の電圧は、非反転入力端子Ｖｉｎｐの電圧に追従し、降下する。
【００３６】
このとき、出力端子Ｖｏｕｔと第２ノードＮ２との間に位相補償容量Ｃ２が接続されているので、第２ノードＮ２の電圧が、出力端子Ｖｏｕｔの降下に追従し、降下する。第２ノードＮ２の電圧が降下すると、ＮチャネルＭＯＳトランジスタＭＮ５６がオンして、第２ノードＮ２の電圧の降下を抑制する。
【００３７】
以上のように、本発明による増幅回路では、出力端子Ｖｏｕｔの電圧が変動したときに、出力端子Ｖｏｕｔと第１ノードＮ１との間に接続された位相補償容量Ｃ１又は出力端子Ｖｏｕｔと第２ノードＮ２との間に接続された位相補償容量Ｃ２により、第１ノードＮ１又は第２ノードＮ２の電圧が変動することで発生していた無駄な貫通電流を抑制することができるので、消費電力を削減することができる。また、ＰチャネルトランジスタＭＰ４６又はＮチャネルＭＯＳトランジスタＭＮ５６が、第１ノードＮ１又は第２ノードＮ２の電圧に応じて、位相補償容量Ｃ１又は位相補償容量Ｃ２の充放電を行うので、ＮチャネルトランジスタＭＮ２１及びＰチャネルＭＯＳトランジスタＭＰ２１に流れる電流を少なく設計することができ、増幅回路の面積を削減できる。また、少ない電力、小さな面積で、第１の出力電流制限回路４１０及び第２の出力電流制限回路５１０を実現できる。
【００３８】
なお、以上の説明では、ＶＤＤを正電源、ＶＳＳを負電源としてきたが、ＶＳＳはグランド電位の電源でもよい。また、電圧電流変換増幅器Ｇｍ１１が第２ノードＮ２に接続された例を説明したが、これに代えて又はこれに加えて第１ノードＮ１に電圧電流変換増幅器が接続された形式の入力段回路１００を採用した場合にも、本発明は適用可能である。
【産業上の利用可能性】
【００３９】
以上説明してきたとおり、本発明に係る増幅回路は、出力端子の電圧が変動したときに出力段回路で発生する貫通電流を抑制することができるので、様々な半導体集積回路に適用されるアナログ回路として有用である。
【符号の説明】
【００４０】
１００  入力段回路
２００  バイアス生成段回路
２０１  フローティングレジスタ
３００  出力段回路
４００，４１０  第１の出力電流制限回路
４０１，５０１  電流比較回路
５００，５１０  第２の出力電流制限回路
Ｃ１，Ｃ２  位相補償容量
Ｇｍ１１  電圧電流変換増幅器
ＭＮ２１  ＮチャネルＭＯＳトランジスタ（定電流源）
ＭＮ２２  ＮチャネルＭＯＳトランジスタ（フローティングレジスタ）
ＭＮ３１  ＮチャネルＭＯＳトランジスタ（出力トランジスタ）
ＭＮ４１  ＮチャネルＭＯＳトランジスタ（電流検出回路）
ＭＮ５２  ＮチャネルＭＯＳトランジスタ（基準電流源）
ＭＮ５５  ＮチャネルＭＯＳトランジスタ（電流制限回路）
ＭＮ５６  ＮチャネルＭＯＳトランジスタ（電流制限回路）
ＭＰ２１  ＰチャネルＭＯＳトランジスタ（定電流源）
ＭＰ２２  ＰチャネルＭＯＳトランジスタ（フローティングレジスタ）
ＭＰ３１  ＰチャネルＭＯＳトランジスタ（出力トランジスタ）
ＭＰ４２  ＰチャネルＭＯＳトランジスタ（基準電流源）
ＭＰ４５  ＰチャネルＭＯＳトランジスタ（電流制限回路）
ＭＰ４６  ＰチャネルＭＯＳトランジスタ（電流制限回路）
ＭＰ５１  ＰチャネルＭＯＳトランジスタ（電流検出回路）
ＶＤＤ  正電源
Ｖｉｎｍ  反転入力端子
Ｖｉｎｐ  非反転入力端子
Ｖｏｕｔ  出力端子
ＶＳＳ  負電源
【図１】
2013179565.tif 000003
【図２】
2013179565.tif 000004
【国際調査報告】
2013179565.tif 000005
2013179565.tif 000006
2013179565.tif 000007
2013179565.tif 000008