【手続補正書】
【提出日】平成27年1月20日(2015.1.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の半導体チップと、
前記第１の半導体チップに電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成されると共に、所定の前記配線に電気的に接続され回路基板に対して電気的に接続される半田ボールが複数形成されるＢＧＡ面を有する第１の配線基板と、
前記ＢＧＡ面に対し前記半田ボールの間を仕切るように形成された導電部と、前記導電部を覆うように形成された絶縁部とを有して構成された保持体と、を備える
半導体装置。
【請求項２】
前記導電部が前記第１の配線基板に形成された接地端子に対して電気的に接続されている
請求項１に記載の半導体装置。
【請求項３】
前記保持体は、
１つの前記半田ボールにつき当該半田ボールの外周面を覆う環状の前記導電部が１つ形成された構造としての同軸構造を有する
請求項１に記載の半導体装置。
【請求項４】
前記同軸構造における前記導電部の内径をＤ、前記導電部に覆われた前記半田ボールの断面径をｄとしたとき、前記回路基板に対して接合された際の前記内径と前記断面径との関係がｄ／Ｄ＝３６．５％〜５１％の条件を満たすように形成された
請求項３に記載の半導体装置。
【請求項５】
前記導電部、前記絶縁部がそれぞれ導電性樹脂、絶縁性樹脂で形成されている
請求項１に記載の半導体装置。
【請求項６】
第２の半導体チップと、
前記第２の半導体チップに電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成された第２の配線基板とをさらに備え、
前記第２の配線基板と前記第１の配線基板との電気的な接続が、前記第２の配線基板の前記第２の半導体チップが接続された面とは逆側の面と前記第１の配線基板の前記ＢＧＡ面とは逆側の面とが対向した状態で、第１の金属ポストを介して行われている
請求項１に記載の半導体装置。
【請求項７】
前記第１の配線基板又は前記第２の配線基板の何れかがコアレス基板とされている
請求項６に記載の半導体装置。
【請求項８】
前記半田ボールが、所定の前記配線に対して電気的に接続され前記ＢＧＡ面から突出するように形成された第２の金属ポストの先端部に対して形成されている
請求項１に記載の半導体装置。
【請求項９】
前記保持体は、
マイクロストリップライン構造又はストリップライン構造を有する
請求項１に記載の半導体装置。
【請求項１０】
第１の半導体チップに電気的に接続される配線を有する配線層と絶縁層とを交互に積層して第１の配線基板を形成する第１の配線基板形成工程と、
前記第１の配線基板が有する面であって所定の前記配線と回路基板とに対して電気的に接続される複数の半田ボールが形成されるＢＧＡ面に対し、前記半田ボールの間を仕切るように形成された導電部と、前記導電部を覆うように形成された絶縁部とを有する保持体を形成する保持体形成工程と、を有する
半導体装置の製造方法。
【請求項１１】
前記第１の配線基板形成工程では、
前記ＢＧＡ面上における前記導電部が形成される位置に対して接地端子を形成する
請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記保持体形成工程では、
１つの前記半田ボールにつき当該半田ボールの外周面を覆う環状の前記導電部が１つ形成された構造としての同軸構造を有するように前記保持体を形成する
請求項１０に記載の半導体装置の製造方法。
【請求項１３】
前記保持体形成工程では、
前記導電部、前記絶縁部をそれぞれ導電性樹脂、絶縁性樹脂により形成する
請求項１０に記載の半導体装置の製造方法。
【請求項１４】
第２の半導体チップに電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成された第２の配線基板と、前記第１の配線基板との電気的な接続を、前記第２の配線基板の前記第２の半導体チップが接続された面とは逆側の面と前記第１の配線基板の前記ＢＧＡ面とは逆側の面とが対向した状態で、第１の金属ポストを介して行う接続工程をさらに有する
請求項１０に記載の半導体装置の製造方法。
【請求項１５】
コアレス基板とされた前記第１の配線基板又は前記第２の配線基板の形成過程で用いられる仮基板の一部を切除して、前記第１の金属ポストを形成する第１の金属ポスト形成工程をさらに有する
請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記第１の配線基板に対し、所定の前記配線に対して電気的に接続され前記ＢＧＡ面から突出する第２の金属ポストを形成する第２の金属ポスト形成工程と、
前記第２の金属ポストの先端部に対して前記半田ボールを形成する半田ボール形成工程とをさらに有する
請求項１０に記載の半導体装置の製造方法。
【請求項１７】
前記保持体形成工程では、
マイクロストリップライン構造又はストリップライン構造を有するように前記保持体を形成する
請求項１０に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
現状では、伝送信号の周波数は１０ＧＨｚ程度には高周波化されていないため、ＢＧＡ部に対するインピーダンス制御は重要視されていない。
ＢＧＡ部におけるインピーダンス制御を可能とする構成としては、例えば上記特許文献３に、ＢＧＡ面とマザーボードとの間にＰＴＨ（Plated Through Hole）によるスペーサシートを挟むようにした構成が開示されている（特許文献３の図４，図５等を参照）。このＰＴＨには、ＢＧＡ部における半田ボールの外周を覆うように銅配線が形成されており、この銅配線を利用してＢＧＡ部におけるインピーダンス制御が可能とされている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
そして、本実施の形態の半導体装置１においては、配線基板２のＢＧＡ面２Ａに対して、保持体５が形成されている。
保持体５には、ＢＧＡ面２Ａにおける半田ボール４，４・・・の形成位置に対応する位置に対して複数の開口部５Ａ，５Ａ・・・が形成されている。具体的に、本例の開口部５Ａ，５Ａ・・・は、半田ボール４，４・・・の個々に対して一対一の関係となるように形成されている。
この開口部５Ａ，５Ａ・・・により、ＢＧＡ面２Ａ上における半田ボール４，４・・・の配置スペースが確保されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
ＢＧＡ部については、インピーダンスが５０Ω程度となるように設計を行うことがの望ましく、また適切なインピーダンス制御を実現する上で許容されるインピーダンスのバラツキは一般的に設計値（つまり５０Ω程度）の±２０％の範囲とされる。
図３では、インピーダンスの設計値に対して−２０％（４０Ω）となるときの内径Ｄと断面径ｄとの関係（◆印）と＋２０％（６０Ω）となるときの内径Ｄと断面径ｄとの関係（▲印）とが示されているが、これによると、設計値に対するバラツキの上限値（６０Ω）となるときの内径Ｄと断面径ｄとの関係は、ｄ／Ｄ＝３６．５％程度であり、また設計値に対するバラツキの下限値（４０Ω）となるときの内径Ｄと断面径ｄとの関係はｄ／Ｄ＝５１％程度であることが分かる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
また、従来のようにＰＴＨ（Plated Through Hole）を挟んで配線基板２を回路基板１００に対して実装する必要がないので  回路基板１００への実装工程での負担を軽減できる。
また、保持体５により、リフロー時の半導体装置１のはんだ沈み込みを一定に抑えることができるため、この点においても半田ボール４，４・・・の径差Δｄの抑制が図られる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【００７６】
この仮基板１６の両面に対して、配線基板１０の元となる積層体１０’、すなわち配線層と絶縁層とが交互に積層された構造を有する積層体を形成する。このとき、積層は、配線基板１０における下面１０Ａとなるべき面（以下「下面１０’Ａ」と表記）側から開始する。すなわち、配線基板１０の最下層となるべき層から最上層となるべき層までを順に積層していく。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正の内容】
【００９０】
＜４．本技術＞
本技術は、以下に示す構成を採ることができる。
（１）
第１の半導体チップと、
前記第１の半導体チップに電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成されると共に、所定の前記配線に電気的に接続され回路基板に対して電気的に接続される半田ボールが複数形成されるＢＧＡ面を有する第１の配線基板と、
前記ＢＧＡ面に対し前記半田ボールの間を仕切るように形成された導電部と、前記導電部を覆うように形成された絶縁部とを有して構成された保持体と、を備える
半導体装置。
（２）
前記導電部が前記第１の配線基板に形成された接地端子に対して電気的に接続されている
前記（１）に記載の半導体装置。
（３）
前記保持体は、
１つの前記半田ボールにつき当該半田ボールの外周面を覆う環状の前記導電部が１つ形成された構造としての同軸構造を有する
前記（１）又は（２）に記載の半導体装置。
（４）
前記同軸構造における前記導電部の内径をＤ、前記導電部に覆われた前記半田ボールの断面径をｄとしたとき、前記回路基板に対して接合された際の前記内径と前記断面径との関係がｄ／Ｄ＝３６．５％〜５１％の条件を満たすように形成された
前記（３）に記載の半導体装置。
（５）
前記導電部、前記絶縁部がそれぞれ導電性樹脂、絶縁性樹脂で形成されている
前記（１）乃至（４）何れかに記載の半導体装置。
（６）
第２の半導体チップと、
前記第２の半導体チップに電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成された第２の配線基板とをさらに備え、
前記第２の配線基板と前記第１の配線基板との電気的な接続が、前記第２の配線基板の前記第２の半導体チップが接続された面とは逆側の面と前記第１の配線基板の前記ＢＧＡ面とは逆側の面とが対向した状態で、第１の金属ポストを介して行われている
前記（１）乃至（５）何れかに記載の半導体装置。
（７）
前記第１の配線基板又は前記第２の配線基板の何れかがコアレス基板とされている
前記（６）に記載の半導体装置。
（８）
前記半田ボールが、所定の前記配線に対して電気的に接続され前記ＢＧＡ面から突出するように形成された第２の金属ポストの先端部に対して形成されている
前記（１）乃至（７）何れかに記載の半導体装置。
（９）
前記保持体は、
マイクロストリップライン構造又はストリップライン構造を有する
前記（１）乃至（８）何れかに記載の半導体装置。
（１０）
第１の半導体チップに電気的に接続される配線を有する配線層と絶縁層とを交互に積層して第１の配線基板を形成する第１の配線基板形成工程と、
前記第１の配線基板が有する面であって所定の前記配線と回路基板とに対して電気的に接続される複数の半田ボールが形成されるＢＧＡ面に対し、前記半田ボールの間を仕切るように形成された導電部と、前記導電部を覆うように形成された絶縁部とを有する保持体を形成する保持体形成工程と、を有する
半導体装置の製造方法。
（１１）
前記第１の配線基板形成工程では、
前記ＢＧＡ面上における前記導電部が形成される位置に対して接地端子を形成する
前記（１０）に記載の半導体装置の製造方法。
（１２）
前記保持体形成工程では、
１つの前記半田ボールにつき当該半田ボールの外周面を覆う環状の前記導電部が１つ形成された構造としての同軸構造を有するように前記保持体を形成する
前記（１０）又は（１１）に記載の半導体装置の製造方法。
（１３）
前記保持体形成工程では、
前記導電部、前記絶縁部をそれぞれ導電性樹脂、絶縁性樹脂により形成する
前記（１０）乃至（１２）何れかに記載の半導体装置の製造方法。
（１４）
第２の半導体チップに電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成された第２の配線基板と、前記第１の配線基板との電気的な接続を、前記第２の配線基板の前記第２の半導体チップが接続された面とは逆側の面と前記第１の配線基板の前記ＢＧＡ面とは逆側の面とが対向した状態で、第１の金属ポストを介して行う接続工程をさらに有する
前記（１０）乃至（１３）何れかに記載の半導体装置の製造方法。
（１５）
コアレス基板とされた前記第１の配線基板又は前記第２の配線基板の形成過程で用いられる仮基板の一部を切除して、前記第１の金属ポストを形成する第１の金属ポスト形成工程をさらに有する
前記（１４）に記載の半導体装置の製造方法。
（１６）
前記第１の配線基板に対し、所定の前記配線に対して電気的に接続され前記ＢＧＡ面から突出する第２の金属ポストを形成する第２の金属ポスト形成工程と、
前記第２の金属ポストの先端部に対して前記半田ボールを形成する半田ボール形成工程とをさらに有する
前記（１０）乃至（１５）何れかに記載の半導体装置の製造方法。
（１７）
前記保持体形成工程では、
マイクロストリップライン構造又はストリップライン構造を有するように前記保持体を形成する
前記（１０）乃至（１６）何れかに記載の半導体装置の製造方法。