(57)【要約】  任意の基板に実装後にIII族窒化物半導体層にクラックが生じにくく、かつ、加熱ハンダ実装による順方向電圧の増加が抑制されたIII族窒化物半導体素子およびその製造方法を提供する。  本発明のIII族窒化物半導体素子１００は、主のＣｕメッキ層１３０を含み、Ｃｕを主材料とする導電性サポート体１２２Ａと、導電性サポート体１２２Ａ上のメッキシード層１１４と、メッキシード層１４４上のIII族窒化物半導体層１１０と、を有する。主のＣｕメッキ層１３０とIII族窒化物半導体層１１０との間において、導電性サポート体１２２Ａおよびメッキシード層１１４の少なくとも一方が、第１の遷移金属からなる第１層１３４Ａ，１３６Ａ、および、第１の遷移金属と異なる第２の遷移金属からなる第２層１３４Ｂ，１３６Ｂを交互に複数回積層した積層体１３４，１３６を含むことを特徴とする。
2014027380.tif 000002
【特許請求の範囲】
【請求項１】
第１の遷移金属からなる主のメッキ層を含み、該第１の遷移金属を主材料とする導電性サポート体と、
該導電性サポート体上のメッキシード層と、
該メッキシード層上のIII族窒化物半導体層と、を有し、
前記主のメッキ層と前記III族窒化物半導体層との間において、前記導電性サポート体および前記メッキシード層の少なくとも一方が、前記第１の遷移金属からなる第１層および前記第１の遷移金属と異なる第２の遷移金属からなる第２層を交互に複数回積層した積層体を含むことを特徴とするIII族窒化物半導体素子。
【請求項２】
主のＣｕメッキ層を含み、Ｃｕを主材料とする導電性サポート体と、
該導電性サポート体上のメッキシード層と、
該メッキシード層上のIII族窒化物半導体層と、を有し、
前記主のＣｕメッキ層と前記III族窒化物半導体層との間において、前記導電性サポート体および前記メッキシード層の少なくとも一方が、第１の遷移金属からなる第１層および前記第１の遷移金属と異なる第２の遷移金属からなる第２層を交互に複数回積層した積層体を含むことを特徴とするIII族窒化物半導体素子。
【請求項３】
前記第１および第２の遷移金属は、Ｃｕ，Ｔｉ，Ｎｉ，Ｆｅ，Ｃｏ，Ｃｒ，Ａｕおよび白金族からなる群から、前記第２の遷移金属が前記第１の遷移金属よりも熱膨張係数が小さくなるように、それぞれ選択される請求項１または２に記載のIII族窒化物半導体素子。
【請求項４】
前記第１の遷移金属がＣｕである請求項３に記載のIII族窒化物半導体素子。
【請求項５】
前記導電性サポート体が、前記第１および第２の遷移金属がそれぞれＣｕおよびＮｉである前記積層体を含む請求項１〜４のいずれか１項に記載のIII族窒化物半導体素子。
【請求項６】
前記メッキシード層が、前記第１および第２の遷移金属がそれぞれＣｕおよびＴｉである前記積層体を含む請求項１〜５のいずれか１項に記載のIII族窒化物半導体素子。
【請求項７】
前記導電性サポート体は、前記主のＣｕメッキ層の厚みが１４０μｍ以上であり、さらに厚み５μｍ以上のＮｉメッキ層を含む請求項２に記載のIII族窒化物半導体素子。
【請求項８】
成長用基板上にIII族窒化物半導体層を形成する第１工程と、
前記III族窒化物半導体層上に、メッキシード層を形成する第２工程と、
前記メッキシード層上に、第１の遷移金属からなる主のメッキ層を含み、該第１の遷移金属を主材料とする導電性サポート体を形成する第３工程と、
前記成長用基板を前記III族窒化物半導体層から剥離する第４工程と、を有し、
前記第２または第３工程では、前記主のメッキ層と前記III族窒化物半導体層との間に、前記導電性サポート体または前記メッキシード層に、前記第１の遷移金属からなる第１層および前記第１の遷移金属と異なる第２の遷移金属からなる第２層を交互に複数回積層した積層体を形成することを特徴とするIII族窒化物半導体素子の製造方法。
【請求項９】
成長用基板上にIII族窒化物半導体層を形成する第１工程と、
前記III族窒化物半導体層上に、メッキシード層を形成する第２工程と、
前記メッキシード層上に、主のＣｕメッキ層を含み、Ｃｕを主材料とする導電性サポート体を形成する第３工程と、
前記成長用基板を前記III族窒化物半導体層から剥離する第４工程と、を有し、
前記第２または第３工程では、前記主のＣｕメッキ層と前記III族窒化物半導体層との間に、前記導電性サポート体または前記メッキシード層に、第１の遷移金属からなる第１層および前記第１の遷移金属と異なる第２の遷移金属からなる第２層を交互に複数回積層した積層体を形成することを特徴とするIII族窒化物半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
半導体素子には、電界効果トランジスタ（ＦＥＴ）、発光ダイオード（ＬＥＤ）などの各種デバイスがある。これらには、例えば、III族元素とＶ族元素との化合物からなるIII−Ｖ族半導体が用いられる。【０００３】
III族元素としてＡｌ，Ｇａ，Ｉｎ等を用い、Ｖ族元素として主にＮを用いたIII族窒化物半導体は、高融点で窒素の解離圧が高くバルク単結晶成長が困難であり、大口径で安価な導電性単結晶基板が無いという理由から、サファイア基板上に成長させることにより形成するのが一般的である。【０００４】
しかしながら、サファイア基板は絶縁性であって電流が流れないため、発光ダイオードは従来、サファイア基板上に順に成長させたｎ型のIII族窒化物半導体層、活性層（発光層）およびｐ型のIII族窒化物半導体層からなる半導体積層体の一部を除去してｎ型のIII族窒化物半導体層を露出させ、この露出させたｎ型のIII族窒化物半導体層およびｐ型のIII族窒化物半導体層の上にｎ型電極およびｐ型電極をそれぞれ配置して、電流を横方向に流す横型構造を採用するのが通常であった。【０００５】
これに対し、近年、サファイア基板などの成長用基板上にリフトオフ層を形成後、発光層を含むIII族窒化物半導体積層体を形成し、この半導体積層体を導電性のサポート体で支持した後、リフトオフ層を化学的なエッチングにより選択的に溶解してサファイア基板を剥離（リフトオフ）し、これらサポート体と半導体積層体を一対の電極で挟むことで、ＬＥＤチップを得る技術が実用に向けて研究されている。【０００６】
このような縦型構造のIII族窒化物半導体ＬＥＤチップを作製するには、例えば、III族以外の金属や金属窒化物からなるリフトオフ層をエッチングすることでエピタキシャル層から成長用基板を剥離する一般的なケミカルリフトオフ法や、エッチング中に紫外光等の光を照射し、リフトオフ層を活性化させながらエッチングを行うフォトケミカルリフトオフ法がある。これらは、特定のエッチング溶液に浸漬して、リフトオフ層をエッチングによって溶解することによりエピタキシャル層から成長用基板をリフトオフする方法であり、本明細書において「ケミカルリフトオフ法」と総称される。【０００７】
特許文献１には、上記のようなケミカルリフトオフ法を用いた、発光層にクラックのないIII族窒化物半導体縦型構造ＬＥＤチップの製造方法が記載されている。この文献では、III族窒化物半導体積層体上にＮｉ／Ａｕ／Ｃｕのメッキシード層を介してＣｕメッキを成長させて、Ｃｕを主材料とする導電性サポート体を形成する例が記載されている（実施例２３〜２５参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２０１１／０５５４６２号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載の、Ｃｕを主材料とする導電性サポート体上にIII族窒化物半導体層が形成されたIII族窒化物半導体縦型構造ＬＥＤチップにおいて、このＬＥＤチップをランプ・モジュール基板に加熱ハンダ実装すると、III族窒化物半導体層にクラックが発生するという問題があることが判明した。この課題は、III族窒化物半導体縦型構造ＬＥＤチップにかかわらず、その他のIII族窒化物半導体素子にもあてはまる。【００１０】
そこで本発明者らは、先に国際特許出願（PCT/JP2012/003431）において、導電性サポート体およびIII族窒化物半導体層の厚さを最適化すること、メッキシード層としてのＮｉ層を厚くしたり、メッキシード層としてＮｉ系合金を用いたりすることによって、III族窒化物半導体層にクラックが生じにくいIII族窒化物半導体素子およびその製造方法を提供した。【００１１】
しかしながら、本発明者らのさらなる検討により、このようにクラックを生じにくくしたIII族窒化物半導体素子であっても、加熱ハンダ実装を想定した３００℃の熱衝撃を与えると、順方向電圧（Ｖｆ）が増大してしまうことが判明した。【００１２】
そこで本発明は、上記課題に鑑み、任意の基板に実装後にIII族窒化物半導体層にクラックが生じにくく、かつ、加熱ハンダ実装による順方向電圧の増加が抑制されたIII族窒化物半導体素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明の要旨構成は以下のとおりである。
（１）第１の遷移金属からなる主のメッキ層を含み、該第１の遷移金属を主材料とする導電性サポート体と、
該導電性サポート体上のメッキシード層と、
該メッキシード層上のIII族窒化物半導体層と、を有し、
前記主のメッキ層と前記III族窒化物半導体層との間において、前記導電性サポート体および前記メッキシード層の少なくとも一方が、前記第１の遷移金属からなる第１層および前記第１の遷移金属と異なる第２の遷移金属からなる第２層を交互に複数回積層した積層体を含むことを特徴とするIII族窒化物半導体素子。【００１４】
（２）主のＣｕメッキ層を含み、Ｃｕを主材料とする導電性サポート体と、
該導電性サポート体上のメッキシード層と、
該メッキシード層上のIII族窒化物半導体層と、を有し、
前記主のＣｕメッキ層と前記III族窒化物半導体層との間において、前記導電性サポート体および前記メッキシード層の少なくとも一方が、第１の遷移金属からなる第１層および前記第１の遷移金属と異なる第２の遷移金属からなる第２層を交互に複数回積層した積層体を含むことを特徴とするIII族窒化物半導体素子。【００１５】
（３）前記第１および第２の遷移金属は、Ｃｕ，Ｔｉ，Ｎｉ，Ｆｅ，Ｃｏ，Ｃｒ，Ａｕおよび白金族からなる群から、前記第２の遷移金属が前記第１の遷移金属よりも熱膨張係数が小さくなるように、それぞれ選択される上記（１）または（２）に記載のIII族窒化物半導体素子。【００１６】
（４）前記第１の遷移金属がＣｕである上記（３）に記載のIII族窒化物半導体素子。【００１７】
（５）前記導電性サポート体が、前記第１および第２の遷移金属がそれぞれＣｕおよびＮｉである前記積層体を含む上記（１）〜（４）のいずれか１項に記載のIII族窒化物半導体素子。【００１８】
（６）前記メッキシード層が、前記第１および第２の遷移金属がそれぞれＣｕおよびＴｉである前記積層体を含む上記（１）〜（５）のいずれか１項に記載のIII族窒化物半導体素子。【００１９】
（７）前記導電性サポート体は、前記主のＣｕメッキ層の厚みが１４０μｍ以上であり、さらに厚み５μｍ以上のＮｉメッキ層を含む上記（２）に記載のIII族窒化物半導体素子。【００２０】
（８）成長用基板上にIII族窒化物半導体層を形成する第１工程と、
前記III族窒化物半導体層上に、メッキシード層を形成する第２工程と、
前記メッキシード層上に、第１の遷移金属からなる主のメッキ層を含み、該第１の遷移金属を主材料とする導電性サポート体を形成する第３工程と、
前記成長用基板を前記III族窒化物半導体層から剥離する第４工程と、を有し、
前記第２または第３工程では、前記主のメッキ層と前記III族窒化物半導体層との間に、前記導電性サポート体または前記メッキシード層に、前記第１の遷移金属からなる第１層および前記第１の遷移金属と異なる第２の遷移金属からなる第２層を交互に複数回積層した積層体を形成することを特徴とするIII族窒化物半導体素子の製造方法。【００２１】
（９）成長用基板上にIII族窒化物半導体層を形成する第１工程と、
前記III族窒化物半導体層上に、メッキシード層を形成する第２工程と、
前記メッキシード層上に、主のＣｕメッキ層を含み、Ｃｕを主材料とする導電性サポート体を形成する第３工程と、
前記成長用基板を前記III族窒化物半導体層から剥離する第４工程と、を有し、
前記第２または第３工程では、前記主のＣｕメッキ層と前記III族窒化物半導体層との間に、前記導電性サポート体または前記メッキシード層に、第１の遷移金属からなる第１層および前記第１の遷移金属と異なる第２の遷移金属からなる第２層を交互に複数回積層した積層体を形成することを特徴とするIII族窒化物半導体素子の製造方法。
【発明の効果】
【００２２】
本発明によれば、任意の基板に実装後にIII族窒化物半導体層にクラックが生じにくく、かつ、加熱ハンダ実装による順方向電圧の増加が抑制されたIII族窒化物半導体素子およびその製造方法を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態にかかる、個片化した１つのIII族窒化物半導体素子１００の模式斜視図である。
【図２】本発明の一実施形態にかかるIII族窒化物半導体素子１００の導電性サポート体およびメッキシード層の層構成を説明する摸式断面図であり、（Ａ）はその第１例、（Ｂ）はその第２例を示す。
【図３】（Ａ）〜（Ｉ）は、本発明の一実施形態にかかるIII族窒化物半導体素子１００の製造方法の各工程を模式側面断面図で示したものである。
【図４】（Ａ）〜（Ｄ）は、図３に示した、本発明の一実施形態にかかる半導体素子１００の製造方法の一部の工程を模式上面図で示したものである。
【図５】（Ａ）〜（Ｄ）は、第２レジスト１１６の塗布態様を変更した以外は図３と同様の模式上面図である。
【図６】本発明の一実施形態における、個片化前のIII族窒化物半導体素子結合体２００の模式斜視図である。
【発明を実施するための形態】
【００２４】
以下、図面を参照しつつ、ケミカルリフトオフ法を用いて成長用基板を剥離する場合を例に、本発明の実施形態を説明する。なお、図面では、説明の便宜上、導電性サポート体に対してリフトオフ層、III族窒化物半導体層およびメッキシード層を実状とは異なる比率で誇張して示す。
【００２５】
本発明の一実施形態にかかるIII族窒化物半導体素子１００（以下、単に「素子１００」という。）を、図１により説明する。素子１００は、Ｃｕ（銅）を主材料とする導電性サポート体１２２Ａと、この導電性サポート体１２２Ａ上のメッキシード層１１４と、このメッキシード層１１４上のIII族窒化物半導体層としての半導体構造部１１０と、を有する。半導体構造部１１０上には上部電極１２８が設けられ、下部電極は導電性サポート体１２２Ａが兼ねることで、素子１００が成立する。
【００２６】
本実施形態において、導電性サポート体１２２Ａは、後述するように、主に湿式メッキまたは乾式メッキなどのメッキ法により形成される。他の方法を含んでも良いが、サポート体に必要な厚さを形成するにはメッキ法が安価に形成できるため好ましい。メッキシード層１１４は、その上に導電性サポート体１２２Ａをメッキ成長させるための層である。
【００２７】
本実施形態は、主のメッキ層がＣｕからなる場合を示すものである。素子１００の導電性サポート体およびメッキシード層の層構成を図２に示す。図２（Ａ）は層構成の第１例、図２（Ｂ）は層構成の第２例である。図２（Ａ）および（Ｂ）に示すように、導電性サポート体１２２Ａは、主のＣｕメッキ層１３０を含む。ここで、本明細書において「主のＣｕメッキ層」とは、導電性サポート体中のＣｕメッキ層のうち最も厚いＣｕメッキ層を意味する。また、導電性サポート体１２２Ａは、Ｃｕを主材料とする。ここで、「Ｃｕを主材料とする」とは、Ｃｕメッキ層の厚みが導電性サポート体１２２Ａの厚みの７割以上を占め、導電性サポート体中のＣｕ成分が７割以上を占めることをいう。
【００２８】
半導体構造部１１０は、III族窒化物半導体層であれば層構成は特に限定されず、１層でもよいし、２層以上の積層体であってもよい。半導体構造部１１０が発光層を含めばＬＥＤとなり、含まない場合は他の半導体素子となる。半導体構造部１１０は、例えばＭＯＣＶＤ法により、図２で後述するリフトオフ層１０２上にエピタキシャル成長させることができる。例えば、リフトオフ層１０２上に、第１伝導型のIII族窒化物半導体層、III族窒化物半導体により多重量子井戸（ＭＱＷ）構造を形成した発光層、および第１伝導型とは異なる第２伝導型のIII族窒化物半導体層を順次積層して半導体構造部１１０として、本発明の素子１００をIII族窒化物半導体縦型構造ＬＥＤチップとすることができる。この場合、第１伝導型をｎ型とし、第２伝導型をｐ型としてもよいし、この逆であってもよい。
【００２９】
このようにＣｕを主材料とする導電性サポート体１２２ＡとIII族窒化物半導体層からなる半導体構造部１１０とでは、熱膨張係数が異なる。ここで、素子をランプ・モジュール基板に加熱ハンダ実装するためには、ハンダを加熱・溶融する必要がある。用いるハンダにも依るが、一般的に実装温度は１００〜３００℃となる。実装後、素子は使用温度（一般的には−４０〜８５℃）まで下がる。このような熱衝撃が加わることによって、熱膨張係数が異なる導電性サポート体とIII族窒化物半導体層からなる半導体構造部との間に残留応力が発生し、III族窒化物半導体層のクラックの原因となるものと思われる。
【００３０】
ここで、本実施形態の素子１００の特徴的構成は、図２（Ａ）および（Ｂ）に示すように、導電性サポート体１２２Ａの主のＣｕメッキ層１３０と半導体構造部１１０との間において、導電性サポート体１２２Ａまたはメッキシード層１１４が所定の積層体を含むことである。
【００３１】
図２（Ａ）は、メッキシード層１１４が積層体１３４からなる例を示している。導電性サポート体１２２Ａは、主のＣｕメッキ層１３０と、その上のＮｉメッキ層１３２からなる。そして、メッキシード層を構成する積層体１３４は、第１の遷移金属からなる第１層１３４Ａおよび第１の遷移金属と異なる第２の遷移金属からなる第２層１３４Ｂを交互に複数回積層してなる。
【００３２】
図２（Ｂ）は、導電性サポート体１２２Ａが積層体１３６を含む例を示している。導電性サポート体１２２Ａは、主のＣｕメッキ層１３０と、その上の積層体１３６からなる。積層体１３６は、第１の遷移金属からなる第１層１３６Ａおよび第１の遷移金属と異なる第２の遷移金属からなる第２層１３６Ｂを交互に複数回積層してなる。メッキシード層１１４は、例えばＣｕ層１１４ＡおよびＴｉ層１１４Ｂの２層構造とすることができる。
【００３３】
このような積層体１３４，１３６によって、素子１００を任意の基板に実装しても、III族窒化物半導体層にクラックが生じにくいという顕著な効果を奏する。このような効果を奏する作用は必ずしも明らかではないが、熱衝撃によって生じうる、導電性サポート体とIII族窒化物半導体層からなる半導体構造部との間の残留応力を、積層体によって緩和することができるためと推測される。さらに、本発明者らは、積層体による上記残留応力の緩和の効果が非常に高く、その結果、熱衝撃に起因する順方向電圧（Ｖｆ）が増加も十分に抑制することができることを見出し、本発明を完成するに至った。
【００３４】
ここで、第１および第２の遷移金属は、Ｃｕ，Ｔｉ，Ｎｉ，Ｆｅ，Ｃｏ，Ｃｒ，Ａｕおよび白金族からなる群から、前記第２の遷移金属が前記第１の遷移金属よりも熱膨張係数（線膨張率ともいう）が小さくなるように、それぞれ選択されることが好ましい。例えば、第１の遷移金属がＣｕの場合、上記の他の遷移金属は、熱膨張係数がＣｕよりも低い。第１の遷移金属がＮｉの場合には、第２の遷移金属はＣｕを除く上記の他の遷移金属とすればよい。これらの遷移金属は、スパッタやメッキなどによる形成が容易かつ比較的安価であり、一般的に半導体素子の製造に利用できる材料であり好ましい。なお、Ａｕや白金族は高価なため他の金属がより好ましい。ただし、Ａｕや白金族は、導電性サポート体の酸化防止として良好なので、部分的に使用してもよい。また、上記群内の金属を組み合わせた合金を第１層および第２層に用いてもよい。なお、第２の遷移金属を上記群以外から選択すると、第１の遷移金属と第２の遷移金属との熱膨張係数差が大きくなり、剥がれの原因となりうる。
【００３５】
主のメッキ層を構成する第１の遷移金属がＣｕ以外の場合には、積層体の第１層は前記第１の遷移金属とし、第２層は、第１の遷移金属よりも熱膨張係数の小さい第２の遷移金属とすることにより、任意の基板に実装後にIII族窒化物半導体層にクラックが生じにくく、かつ、加熱ハンダ実装による順方向電圧の増加が抑制できるという本発明の効果を奏する。
【００３６】
本実施形態では、第１の遷移金属がＣｕとし、第２の遷移金属をＣｕ以外の遷移金属とすることが好ましい。主のＣｕメッキ層１３０の熱膨張に対して、積層体の一方にＣｕ以外の遷移金属を用いることで、熱膨張を緩やかに低減させることができるからである。
【００３７】
図２（Ｂ）のように、導電性サポート体１２２Ａが積層体１３６を含む場合、積層体１３６は、第１および第２の遷移金属がそれぞれＣｕおよびＮｉであることが好ましい。Ｃｕより熱膨張係数が小さいＮｉを用いることで熱膨張を緩やかに低減させることができる上に、Ｃｕ、Ｎｉ共にメッキが容易であり、安価に素子を製造することができるからである。他の選択としては、第１および第２の遷移金属がそれぞれＮｉおよびＣｒ、ＣｕおよびＣｒや、ＣｕおよびNi-Fe-Co合金などがある。Ｃｕ／Ｎｉ／Ｃｏのように第３の遷移金属を間に組み込む形態でも良い。
【００３８】
図２（Ａ）のように、メッキシード層１１４が積層体１３４を含む場合、積層体１３４は、第１および第２の遷移金属がそれぞれＣｕおよびＴｉであることが好ましい。メッキ成長側となる第１層１３４ＡをＣｕとすると導電性サポート体のメッキ成長を好適に行なうことができ、半導体構造部１１０側となる第２層１３４ＢをＴｉとすると半導体構造部との密着性を十分に確保できるからである。また、Ｃｕより熱膨張係数が小さいＴｉを用いることで熱膨張を緩やかに低減させることができる。他の選択としては、第１および第２の遷移金属がそれぞれＮｉおよびＴｉ、ＣｕおよびＮｉ、ＡｕおよびＮｉ、ＡｕおよびＣｒ、ＣｕおよびＣｒなどがある。Ｃｕ／Ｎｉ／Ｔｉのように第３の遷移金属を間に組み込む形態でも良い。
【００３９】
また、導電性サポート体１２２Ａは、主のＣｕメッキ層１３０の厚みが１４０μｍ以上であり、さらに厚み５μｍ以上のＮｉメッキ層を含むことが好ましい。図２（Ａ）の場合、Ｎｉメッキ層１３２の厚みを５μｍ以上とし、図２（Ｂ）の場合、例えば積層体１３６を構成する第２層１３６Ｂを厚み５μｍ以上のＮｉメッキ層とすればよい。主のＣｕメッキ層１３０の厚みを１４０μｍ以上とすることにより、導電性サポート体１２２Ａの反りを十分に抑制することができ、また、厚み５μｍ以上のＮｉメッキ層を設けることにより、主のＣｕメッキ層とメッキシード層との間の熱膨張の緩和効果を得ることができるため、加熱ハンダ実装に伴うクラックの抑制および順方向電圧増加の抑制の効果をより確実に得ることができる。導電性サポート体１２２Ａの全体の厚みは、スループットを大きく悪化させない観点から４００μｍ以下とすることが好ましい。
【００４０】
半導体構造部１１０の厚みは６〜２０μｍとすることが好ましい。６μｍ以上とすることにより、半導体構造部１１０の強度を確保して、クラック発生をより抑制することができ、２０μｍ以下とすることにより、スループットを大きく悪化させることがないからである。
【００４１】
素子１００の製造方法の一例を、図３および図４によって以下詳細に説明する。まず、図３と図４との対応関係を先に説明する。図４（Ａ）は、図３（Ｂ）に示した状態の模式上面図であり、図４（Ａ）のＩ−Ｉ断面が図３（Ｂ）に相当する。なお、図３（Ｂ）以外の図３の断面図も同様の位置でのものである。図４（Ｂ）は、図３（Ｃ）に示した状態の上面図である。図４（Ｃ）は、図３（Ｅ）に示した状態の上面図である。図４（Ｄ）は、図３（Ｆ）に示した状態の横断面図である。
【００４２】
まず、図３（Ａ）に示すように、成長用基板１０２の上にリフトオフ層１０４およびIII族窒化物半導体層１０６をこの順に形成する（第１工程）。
【００４３】
次に、図３（Ｂ）および図４（Ａ）に示すように、III族窒化物半導体層１０６の一部を除去して、成長用基板１０２の一部が底部で露出する溝１０８を網目状、本実施形態では格子状に形成することで、横断面形状が四角形の縦横に整列したIII族窒化物半導体層からなる半導体構造部１１０を複数個形成する。
【００４４】
次に、図３（Ｃ）および図４（Ｂ）に示すように、全ての溝１０８を充填材としてのレジスト１１２で塞ぐ。
【００４５】
次に、図３（Ｄ）に示すように、半導体構造部１１０および第１レジスト１１２の上にスパッタ法または電子ビーム蒸着法によりメッキシード層１１４を形成する（第２工程）。メッキシード層１１４が積層体（図３では図示せず）を含む場合は、ターゲットを交互に代えることにより形成すればよい。
【００４６】
次に、図３（Ｅ）および図４（Ｃ）に示すように、溝１０８の上方かつメッキシード層１１４上に、格子状の薄膜のレジスト１１６を形成する。ここで、第２レジスト１１６に覆われず露出した部位１１８が形成される。
【００４７】
次に、図３（Ｆ）および図４（Ｄ）に示すように、露出部位１１８からメッキ層を成膜させ、メッキシード層１１４上に、複数個の半導体構造部１１０を一体支持する導電性サポート体１２２を形成する（第３工程）。導電性サポート体１２２が積層体（図３では図示せず）を含む場合は、メッキ浴を交互に代えることにより形成すればよい。ここで、導電性サポート体１２２は、レジスト１１６の上に凹み１２０を有し、かつ、レジスト１１６の交差部位上に孔１２４を有するように成膜させるが、詳細は後述する。
【００４８】
次に、図３（Ｇ）に示すように、レジスト１１６およびレジスト１１２を除去して、孔１２４からリフトオフ層１０４に通じる空隙１２６を形成する。具体的には、アセトンなどのレジストを溶解する液体を孔１２４から供給することにより、レジスト１１６を溶解する。本実施形態では、孔１２４の下のレジスト１１６とレジスト１１２とに挟まれたメッキシード層部分は、レジスト１１６の除去の後に続いて、機械的または化学的に除去される。その後、レジスト１１２にもアセトンなどの液体が達することにより、レジスト１１２も除去できる。
【００４９】
次に、エッチング液を孔１２４および空隙１２６を介して供給することにより、リフトオフ層１０４をエッチングにより除去する。この結果、成長用基板１０２は半導体構造部１１０から剥離される（第４工程、図３（Ｈ））。
【００５０】
最後に、図３（Ｉ）に示すように、半導体構造部１１０の間で凹み１２０に沿って導電性サポート体１２２を切断することにより、各々が切断された導電性サポート体１２２Ａに支持された半導体構造部１１０を有する複数個の素子１００に個片化する。図４（Ｄ）の破線が切断ラインであり、凹み１２０に沿っていることがわかる。また、上部電極１２８を半導体構造部１１０の剥離面側に形成する。下部電極は導電性サポート体１２２Ａが兼ねる。
【００５１】
ここで、導電性サポート体１２２Ａやその各層の厚みはメッキの成長時間により調整し、半導体構造部１１０の厚みは、エピタキシャル成長時間により調整することができ、いずれの厚みもＳＥＭにより素子１００の断面を観察することにより、測定することができる。厚みはいずれも素子１００の中央部での厚みとする。
【００５２】
図３および図４に示した製造方法は、ケミカルリフトオフ法に用いるエッチング液を供給する孔を導電性サポート体に容易に形成でき、かつ、導電性サポート体の切断（すなわち個片化）を容易に行える点でも好ましい。すなわち、露出部位１１８からメッキが成長するにつれて、レジスト１１６上で隣接して成膜するメッキ層同士が結合する。これにより、複数の半導体構造部１１０を導電性サポート体１１２が一体支持することが可能となる。その際、レジスト１１６上に図２（Ｆ）のような凹み１２０が形成される。ダイシング装置により凹み１２０に沿って切断することにより、凹みを有しない導電性サポート体よりも容易に切断することができる。
【００５３】
また、レジスト１１６は、格子状に形成している（図３（Ｃ）参照）。このため、レジスト１１６の交差部位上に孔１２４を形成することができる。なお、メッキ層の伸長速度および形状は、メッキ浴の種類、温度、電流により制御できる。
【００５４】
なお、レジスト１１６は網目状に形成すれば、その塗布態様は特に限定されない。図５（Ａ）〜（Ｄ）は、レジスト１１６の塗布態様を変更した以外は図４と同様の模式上面図である。メッキシードの露出部位の形状は、図４（Ｃ）のように正方形ではなく、図５（Ｃ）に示すように正方形の角部に丸みや面取り、へこみ等がついていてもよい。この場合、図５（Ｄ）に示すように、メッキ後の孔１２４の径を図４（Ｄ）よりも大きくすることができる。
【００５５】
図６は、上記製造方法で得ることができる、個片化前の半導体素子結合体２００の模式斜視図である。半導体素子結合体２００は、成長用基板１０２と、該成長用基板１０２上のリフトオフ層１０４と、該リフトオフ層１０４上で溝１０８を介して互いに独立した複数の半導体構造部１１０と、前記複数個の半導体構造部１１０を一体支持する導電性サポート体１２２と、を有し、該導電性サポート体１２２は、溝１０８の上方の位置に凹み１２０を有し、溝１０８の交差部位上に、溝１０８に通じる孔１２４を有する。なお、半導体構造部１１０上にはメッキシード層１１４がある。半導体素子結合体２００は、図３（Ｇ）に示す状態のウェハである。すなわち、本明細書において「半導体素子結合体」とは、複数の半導体構造部が成長用基板と導電性サポート体で挟まれかつ一体支持された、リフトオフ前の状態のウェハを意味する。
【００５６】
半導体素子結合体２００では、孔１２４を介して溝１０８にエッチング液を供給して、リフトオフ層１０４を除去することができる。また、凹み１２０に沿ってより容易にサポート体１２２を切断することができる。
【００５７】
（半導体層形成工程）
成長用基板１０２は、サファイア基板またはサファイア基板上にＡｌＮ膜を形成したＡｌＮテンプレート基板を用いるのが好ましい。形成するリフトオフ層の種類やIII族窒化物半導体層のＡｌ，Ｇａ，Ｉｎの組成、ＬＥＤチップの品質、コストなどにより適宜選択すればよい。
【００５８】
リフトオフ層１０４としては、ケミカルリフトオフ法ではＣｒＮやＳｃＮなどのIII族以外の金属や金属窒化物バッファ層が化学選択エッチングで溶解できるので好ましい。スパッタリング法、真空蒸着法、イオンプレーティング法やＭＯＣＶＤ法で成膜するのが好ましい。通常、リフトオフ層１０４の膜厚は２〜１００ｎｍ程度とする。
【００５９】
（溝形成工程）
III族窒化物半導体層１０６の一部の除去には、ドライエッチング法を用いるのが好ましい。これは、III族窒化物半導体層１０６のエッチングの終点を再現性良く制御できるからである。また、III族窒化物半導体層１０６が繋がった状態であると、後工程においてエッチング液でリフトオフ層１０４をエッチングすることができないため、この除去は、少なくとも成長用基板またはリフトオフ層が露出するまで行うものとする。上記の本実施形態では、溝１０８の底部ではリフトオフ層１０４は除去され、成長用基板１０２が完全に露出する例を示した。
【００６０】
本実施形態において半導体構造部１１０の横断面形状は四角形で示したが、半導体構造部１１０の横断面形状は特に限定されず、円形でも、三角形や六角形などの多角形でもよい。半導体構造部１１０の横断面形状を多角形とする場合は、多角形の半導体構造部１１０の周囲の溝１０８に沿って網目状にレジスト１１６を形成することにより、レジスト１１６の交差部位上に、溝１０８に通じる孔１２４を形成するとともに、溝１０８の上方の位置の導電性サポート体１２２に凹み１２０を形成することができる。なお、半導体素子を個片化する工程において、レーザーダイシング装置により溝１０８を直線で切断しやすいように、半導体構造部１１０は整列していることが好ましい。
【００６１】
半導体構造部１１０の横断面が四角形の場合、１辺は通常２５０〜３０００μｍとする。また、溝１０８の直線部位における幅は、４０〜２００μｍの範囲内とすることが好ましく、６０〜１００μｍとすることがより好ましい。４０μｍ以上とすることにより、溝１０８へのエッチング液の供給を十分に円滑に行うことができ、２００μｍ以下とすることにより、発光面積のロスを最小限に抑えることができるからである。
【００６２】
（溝部充填・メッキシード層形成工程）
図１の実施形態では、溝１０８の充填剤としてレジスト１１２を用い、その後全てのレジスト１１２を格子状のレジスト１１６とともに除去して空隙１２６を形成したが、本発明はこれに限らず、充填剤の一部を除去して、エッチング供給用の空隙を形成するものでもよい。例えば、半導体構造部１１０の横断面の形状が四角形の場合、ＰＣＴ／ＪＰ２０１１／００５４８５に記載するように、各半導体構造部１１０の１つの側面のみを充填剤としてのレジストで塞ぎ、残りの３つの側面は充填剤としての金属で塞ぐこともできる。そして、充填剤除去工程では、金属は除去せずレジストのみを除去し、レジストで埋められた溝のみにエッチング供給用の空隙を形成することができる。この場合、図１（Ｈ）のリフトオフ工程では、レジストで塞いだ溝側からその反対側の溝側に向かってエッチングが進行する。
【００６３】
溝１０８の充填剤としては、レジスト１１２に替えて、任意の材料を用いてもよい。例えば、導電性サポート体１２２やメッキシード層１１４に使用されない金属、またはＳｉＯ２などの絶縁物を用いることができる。充填剤を除去する場合は、材料に応じたエッチング液を選択すればよい。
【００６４】
（レジスト形成・メッキ形成工程）
レジスト１１６の幅や厚み、およびレジスト１１６の交差部位における形状を適宜調整することで、凹み位置１２０での導電性サポート体１２２の厚み、半導体構造部１１０上の導電性サポート体１２２の厚み、および孔１２４の寸法を適宜設定することができる。また、網目状のレジストを形成する工程と、導電性サポート体を形成する工程とを複数回繰り返す多段階メッキ工程を採用してもよい。
【００６５】
凹み１２０位置での導電性サポート体１２２の厚みは特に限定されないが、ダイシング装置により切断し易い厚みであることが好ましく、例えば１２０μｍ以下とする。
【００６６】
なお、本実施形態では、メッキシード層１１４の上にレジスト１１６を形成した。しかし、孔を形成する位置にあたるメッキシード層は予め除去し、レジスト１１２に接してレジスト１１６を形成してもよい。
【００６７】
図には示されないが、複数個の半導体構造部１１０の主表面とメッキシード層１１４との間に、複数個の半導体層１０６の各々と接するオーミック電極層を形成するのが好ましい。また、本発明をＬＥＤチップの製造に使用する場合には、オーミック電極層とメッキシード層１１４との間にさらに反射層を形成するか、オーミック電極層が反射層の機能を兼ねることがより好ましい。これらの層形成には、真空蒸着法、イオンプレーティング法、スパッタリング法などの乾式成膜法を用いることができる。
【００６８】
上記オーミック電極層は、仕事関数の大きな金属、例えばＰｄ，Ｐｔ，Ｒｈ，Ａｕ，Ａｇなどの貴金属やＣｏ，Ｎｉにより形成することができる。また、反射層としては、Ｒｈ等の反射率が高いため、上記オーミック電極層との兼用も可能だが、発光領域が可視光の場合にはＡｇやＡｌ層等を、紫外線領域の場合にはＲｈやＲｕ層等を用いるのがより好ましい。なお、オーミック電極層および反射層は合計しても高々０．２μｍと薄いので、これらは導電性サポート体の一部として扱っても本発明の効果に影響はない。
【００６９】
（リフトオフ工程）
本発明におけるケミカルリフトオフ法に使用可能なエッチング液としては、リフトオフ層がＣｒＮの場合、硝酸第二セリウムアンモン溶液やフェリシアンカリウム系の溶液など、リフトオフ層がＳｃＮの場合、塩酸、硝酸、有機酸など選択性のある公知のエッチング液を挙げることができる。また、リフトオフ工程は上記のケミカルリフトオフ法に限らず、フォトケミカルリフトオフ法やレーザーリフトオフ法を用いる場合でもよいことは明らかである。
【００７０】
また、リフトオフ後に露呈した半導体構造部１１０の面は、ウエット洗浄で清浄化されるのが好ましい。次いで、ドライエッチングおよび／またはウエットエッチングで所定量削ることにより、半導体構造部の厚みを調整してもよい。
【００７１】
さらに、レジストをマスクとしたリフトオフ法により上部電極としてのｎ型オーミック電極およびボンディングパッド電極を形成する。電極材としてはＡｌ，Ｃｒ，Ｔｉ，Ｎｉ，Ｐｔ，Ａｕなどが用いられ、オーミック電極、ボンディングパッドにはＴｉ，Ｐｔ，Ａｕなどをカバー層として成膜して、配線抵抗の低減とワイヤーボンドの密着性を向上させる。なお、半導体構造部１１０の露出している側面ならびに表面（ボンディングパッド表面を除く）には、ＳｉＯ２やＳｉＮなどの保護膜（絶縁膜）を付与してもよい。
【００７２】
（個片化工程）
個片化工程では、半導体構造部１１０間を例えばブレードダイサーやレーザーダイシング装置を用いて切断する。
【００７３】
以上は代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではなく、請求の範囲を逸脱しない範囲において適宜変更が可能である。
【実施例】
【００７４】
（実施例１）
図３および図４に示す製造方法で、図１に示す半導体素子を作製した。具体的には、まず、成長用のサファイア基板上に、スパッタ法により金属Ｃｒ層を形成しアンモニア雰囲気中で熱処理することによりリフトオフ層（ＣｒＮ層、厚み：１８ｎｍ）を形成した。その後、リフトオフ層上にIII族窒化物半導体層として、バッファ層（組成：ＧａＮ、厚み：４μｍ）、ｎ−ＧａＮ層（厚み：６μｍ）、発光層（ＡｌＩｎＧａＮ系ＭＱＷ層、厚み：０．１μｍ）、ｐ−ＧａＮ層（厚み：０．２μｍ）を順次積層した。この段階でのIII族窒化物半導体層の厚みは、１０．３μｍとなる。【００７５】
その後、サファイア基板の一部が露出するよう、半導体層の一部をドライエッチングにより除去して格子状の溝を形成することで、横断面の形状が正方形の互いに独立した複数個の半導体構造部を形成した。半導体構造部の幅は１３５０μｍであり、個々の素子の配置は碁盤の目状とした。素子間のピッチは１５００μｍ、すなわち溝幅は１５０μｍである。【００７６】
次に、半導体構造部の上に、ＥＢ蒸着法によりオーミック電極層（Ａｇ、厚み：０．１μｍ）を形成した。次に、図３（Ｃ）および図４（Ｂ）に示すように、全ての溝をフォトレジストで塞ぎ、個々の半導体構造部上の領域は開口させた。その後、半導体構造部の表面、ｐ−オーミック電極層上およびレジストの表面にメッキシード層を形成した。メッキシード層は、スパッタ法（２３０Ｗ，４．５ｍｔｏｒｒ）により、半導体構造部側から順にＴｉ層（厚み：０．０２μｍ）およびＣｕ層（厚み：０．１５μｍ）を交互に３回積層した。すなわち、本実施例では、第１層がＣｕ層、第２層がＴｉ層の積層体がメッキシード層となる。【００７７】
次に、高さ１０μｍ、幅１６０μｍの、図４（Ｃ）に示すような格子状のフォトレジストを形成した。その後、露出したメッキシード層上からメッキ法によりＮｉを４０μｍ、Ｃｕを１５０μｍ成膜し、導電性サポート体を完成させた。Ｎｉメッキは、スルファミン酸ニッケル溶液：Ｎｉ(ＮＨ２ＳＯ３)２を用い、液温は５０〜６０℃の範囲で、電流は３８．５Ａ、メッキ成長時間は２時間とし、析出速度は２０μｍ／ｈｒであった。Ｃｕメッキは硫酸銅系の電解液を用いた電気メッキであり、液温は２５〜３０℃の範囲で、電流は６７．４Ａ、メッキ成長時間は４．３時間とし、析出速度は３５μｍ／ｈｒであった。このとき、導電性サポート体はレジスト上で結合し、複数の半導体構造部を一体支持する状態となった。【００７８】
形成された導電性サポート体には、図３（Ｆ）および図４（Ｄ）に示すような凹みと孔が形成されていた。凹みの最も薄い部位の厚みは３０〜５０μｍ、すなわち孔近傍の位置で約３０μｍ、孔から離れた最も厚い位置で約５０μｍとなった。孔の寸法は、対向する頂点間の距離が約７７μｍとなった。このように、メッキ層を成膜するのみでエッチング液を供給するための孔を容易に形成することができた。【００７９】
次に、孔内にアセトンを供給して、レジストを除去した。この際、孔直下のメッキシード層は塩化第２鉄の希薄溶液、Ｎｉ選択エッチング液で溶解除去した。そして、孔を介して、引き続きアセトンにより溝に充填していたレジストを取り除き、空隙を形成した。このとき、レジストの残渣が残るようなことはなかった。【００８０】
次に、ＣｒＮ選択エッチング液を用いて、ケミカルリフトオフ法によりリフトオフ層を除去し、サファイア基板を剥離した。【００８１】
その後、バッファ層全部とｎ−ＧａＮ層の一部の計５．３μｍを、ＩＰＣ−ＲＩＥ装置を用いてドライエッチングを行い、III族窒化物半導体層の厚みを５．０μｍとした。【００８２】
その後、６ｍｏｌ／ＬのＫＯＨ溶液を用いて６０℃で１０分間の処理を行いｎ−ＧａＮ層の表面を荒らした後、レジストを塗布して、ｎ電極のパターニングを形成した後、ＥＢ蒸着法により（Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、各厚み：０．０２μｍ／１．５μｍ／０．０２μｍ／２μｍ）を形成し、アセトンにてリフトオフを行うことでレジストを除去した。【００８３】
導電性サポート体の裏面側に支持テープ（紫外線硬化テープ）を貼り付けて、導電性サポート体をレーザーダイシング装置のテーブルに固定し、凹みに沿って導電性サポート体を半導体構造部側からレーザー切断し、２５個のIII族窒化物半導体素子を得た。【００８４】
＜評価１：熱衝撃によるクラック発生＞
このようにして得た２５個のIII族窒化物半導体素子を３００℃のホットプレート上に５分間静置後、III族窒化物半導体層の表面を観察し、クラックが発生しているか否かを判定した。本実施例では、２５個のいずれもクラックが発生していなかった（クラック発生率０％）。【００８５】
＜評価２：熱衝撃による順方向電圧（Ｖｆ）の上昇＞
オートプローブ測定装置にて、室温にて、動作電流３５０ｍAで、２５個の素子について、上記ホットプレートでの加熱の前後で、それぞれ順方向電圧Ｖｆを測定した。本実施例では、加熱後のＶｆから加熱前のＶｆを差し引いたΔＶｆの２５個の素子の平均値は、０．０６Ｖであった。【００８６】
（比較例１）
メッキシード層を電子ビーム蒸着法により形成し、層構成を半導体構造部側から順にＴｉ層（厚み：０．０２μｍ）およびＣｕ層（厚み：０．４５μｍ）とした以外は、実施例１と同様の方法でIII族窒化物半導体素子を作製した。すなわち、本比較例では積層体を形成しなかった。【００８７】
（比較例２）
メッキシード層の層構成を半導体構造部側から順にＴｉ層（厚み：０．０２μｍ）およびＣｕ層（厚み：０．４５μｍ）とした以外は、実施例１と同様の方法でIII族窒化物半導体素子を作製した。すなわち、本比較例では積層体を形成しなかった。【００８８】
（実施例２）
メッキシード層および導電性サポート体の層構成を以下のように変更した以外は、実施例１と同様の方法でIII族窒化物半導体素子を作製した。まず、メッキシード層は、半導体構造部側から順にＴｉ層（厚み：０．０２μｍ）およびＣｕ層（厚み：０．４５μｍ）とした。次に、導電性サポート体は、メッキシード層側から順にＮｉメッキ層（厚み１０μｍ）およびＣｕメッキ層（厚み１０μｍ）を交互に２回メッキ成長させ、さらにＣｕメッキ層（厚み１５０μｍ）をメッキ成長させた。すなわち、本実施例では、導電性サポート体が、第１層がＣｕ層、第２層がＮｉ層の積層体を含む。各層の厚みはメッキ成長時間により調整した。【００８９】
（実施例３）
導電性サポート体に含まれる積層体を、メッキシード層側から順にＮｉメッキ層（厚み５μｍ）およびＣｕメッキ層（厚み５μｍ）を交互に４回メッキ成長させて形成した以外は、実施例２と同様の方法でIII族窒化物半導体素子を作製した。【００９０】
比較例１，２および実施例２，３についても、実施例１と同様に評価１および評価２を行なった。その結果を表１および表２に示す。表１は、メッキシード層に積層体を形成することの効果を示すものである。表２は、導電性サポート体に積層体を形成することの効果を示すものである。【００９１】
【表１】
2014027380.tif 000003
【００９２】
【表２】
2014027380.tif 000004
【産業上の利用可能性】
【００９３】
本発明によれば、任意の基板に実装後にIII族窒化物半導体層にクラックが生じにくく、かつ、加熱ハンダ実装による順方向電圧の増加が抑制されたIII族窒化物半導体素子およびその製造方法を提供することができる。
【符号の説明】
【００９４】
１００  III族窒化物半導体素子
１０２  成長用基板
１０４  リフトオフ層
１０６  III族窒化物半導体層
１０８  溝
１１０  半導体構造部
１１２  レジスト（充填材）
１１４  メッキシード層
１１６  レジスト
１１８  メッキシード層の露出部位
１２０  凹み
１２２  導電性サポート体
１２２Ａ  切断された導電性サポート体
１２２Ｂ  導電性サポート体のコーナー
１２２Ｃ  半導体構造部と反対側の外周部
１２４  孔
１２６  空隙
１２８  上部電極
１３０  主のＣｕメッキ層
１３２  Ｎｉメッキ層
１３４，１３６  積層体
１３４Ａ，１３６Ａ  第１層
１３４Ｂ，１３６Ｂ  第２層
２００  半導体素子結合体
【図１】
2014027380.tif 000005
【図２】
2014027380.tif 000006
【図３】
2014027380.tif 000007
【図４】
2014027380.tif 000008
【図５】
2014027380.tif 000009
【図６】
2014027380.tif 000010
【手続補正書】
【提出日】平成27年10月28日(2015.10.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
主のＣｕメッキ層を含み、Ｃｕを主材料とする導電性サポート体と、
該導電性サポート体上のメッキシード層と、
該メッキシード層上のオーミック電極層と、
該オーミック電極層上のIII族窒化物半導体層と、を有し、
前記主のＣｕメッキ層と前記メッキシード層との間において、Ｃｕからなる第１層およびＮｉからなる第２層を交互に複数回積層した積層体を含むことを特徴とするIII族窒化物半導体素子。
【請求項２】
主のＣｕメッキ層を含み、Ｃｕを主材料とする導電性サポート体と、
該導電性サポート体上のメッキシード層と、
該メッキシード層上のオーミック電極層と、
該オーミック電極層上のIII族窒化物半導体層と、を有し、
前記主のＣｕメッキ層と前記オーミック電極層との間において、前記導電性サポート体および前記メッキシード層の少なくとも一方が、Ｃｕからなる第１層ならびに、Ｃｕよりも熱膨張係数の小さいＴｉ，Ｎｉ，Ｆｅ，Ｃｏ，Ｃｒ，Ａｕおよび白金族からなる群から選択される遷移金属からなる第２層を交互に複数回積層した積層体を含み、
前記導電性サポート体は、前記主のＣｕメッキ層の厚みが１４０μｍ以上であり、さらに厚み５μｍ以上のＮｉメッキ層を含むことを特徴とするIII族窒化物半導体素子。
【請求項３】
前記導電性サポート体の前記遷移金属がＮｉであり、前記導電性サポート体が前記積層体を含む、請求項２に記載のIII族窒化物半導体素子。
【請求項４】
前記メッキシード層の前記遷移金属がＴｉであり、前記メッキシード層が前記積層体を含む、請求項２に記載のIII族窒化物半導体素子。
【請求項５】
成長用基板上にIII族窒化物半導体層を形成する第１工程と、
前記III族窒化物半導体層上に、オーミック電極層およびメッキシード層をこの順に形成する第２工程と、
前記メッキシード層上に、主のＣｕメッキ層を含み、Ｃｕを主材料とする導電性サポート体を形成する第３工程と、
前記成長用基板を前記III族窒化物半導体層から剥離する第４工程と、を有し、
前記第３工程では、前記主のＣｕメッキ層と前記メッキシード層との間に、Ｃｕからなる第１層およびＮｉからなる第２層を交互に複数回積層した積層体を形成することを特徴とするIII族窒化物半導体素子の製造方法。
【請求項６】
成長用基板上にIII族窒化物半導体層を形成する第１工程と、
前記III族窒化物半導体層上に、オーミック電極層およびメッキシード層をこの順に形成する第２工程と、
前記メッキシード層上に、主のＣｕメッキ層を含み、Ｃｕを主材料とする導電性サポート体を形成する第３工程と、
前記成長用基板を前記III族窒化物半導体層から剥離する第４工程と、を有し、
前記第２または第３工程では、前記主のＣｕメッキ層と前記III族窒化物半導体層との間に、前記導電性サポート体または前記メッキシード層に、Ｃｕからなる第１層およびＣｕよりも熱膨張係数の小さいＴｉ，Ｎｉ，Ｆｅ，Ｃｏ，Ｃｒ，Ａｕおよび白金族からなる群から選択される遷移金属からなる第２層を交互に複数回積層した積層体を形成し、
前記導電性サポート体は、前記主のＣｕメッキ層の厚みが１４０μｍ以上であり、さらに厚み５μｍ以上のＮｉメッキ層を含むことを特徴とするIII族窒化物半導体素子の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
上記目的を達成するため、本発明の要旨構成は以下のとおりである。
（１）主のＣｕメッキ層を含み、Ｃｕを主材料とする導電性サポート体と、
該導電性サポート体上のメッキシード層と、
該メッキシード層上のオーミック電極層と、
該オーミック電極層上のIII族窒化物半導体層と、を有し、
前記主のＣｕメッキ層と前記メッキシード層との間において、Ｃｕからなる第１層およびＮｉからなる第２層を交互に複数回積層した積層体を含むことを特徴とするIII族窒化物半導体素子。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
（２）主のＣｕメッキ層を含み、Ｃｕを主材料とする導電性サポート体と、
該導電性サポート体上のメッキシード層と、
該メッキシード層上のオーミック電極層と、
該オーミック電極層上のIII族窒化物半導体層と、を有し、
前記主のＣｕメッキ層と前記オーミック電極層との間において、前記導電性サポート体および前記メッキシード層の少なくとも一方が、Ｃｕからなる第１層ならびに、Ｃｕよりも熱膨張係数の小さいＴｉ，Ｎｉ，Ｆｅ，Ｃｏ，Ｃｒ，Ａｕおよび白金族からなる群から選択される遷移金属からなる第２層を交互に複数回積層した積層体を含み、
前記導電性サポート体は、前記主のＣｕメッキ層の厚みが１４０μｍ以上であり、さらに厚み５μｍ以上のＮｉメッキ層を含むことを特徴とするIII族窒化物半導体素子。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
（３）前記導電性サポート体の前記遷移金属がＮｉであり、前記導電性サポート体が前記積層体を含む、上記（２）に記載のIII族窒化物半導体素子。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
（４）前記メッキシード層の前記遷移金属がＴｉであり、前記メッキシード層が前記積層体を含む、上記（２）に記載のIII族窒化物半導体素子。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
（５）成長用基板上にIII族窒化物半導体層を形成する第１工程と、
前記III族窒化物半導体層上に、オーミック電極層およびメッキシード層をこの順に形成する第２工程と、
前記メッキシード層上に、主のＣｕメッキ層を含み、Ｃｕを主材料とする導電性サポート体を形成する第３工程と、
前記成長用基板を前記III族窒化物半導体層から剥離する第４工程と、を有し、
前記第３工程では、前記主のＣｕメッキ層と前記メッキシード層との間に、Ｃｕからなる第１層およびＮｉからなる第２層を交互に複数回積層した積層体を形成することを特徴とするIII族窒化物半導体素子の製造方法。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
（６）成長用基板上にIII族窒化物半導体層を形成する第１工程と、
前記III族窒化物半導体層上に、オーミック電極層およびメッキシード層をこの順に形成する第２工程と、
前記メッキシード層上に、主のＣｕメッキ層を含み、Ｃｕを主材料とする導電性サポート体を形成する第３工程と、
前記成長用基板を前記III族窒化物半導体層から剥離する第４工程と、を有し、
前記第２または第３工程では、前記主のＣｕメッキ層と前記III族窒化物半導体層との間に、前記導電性サポート体または前記メッキシード層に、Ｃｕからなる第１層およびＣｕよりも熱膨張係数の小さいＴｉ，Ｎｉ，Ｆｅ，Ｃｏ，Ｃｒ，Ａｕおよび白金族からなる群から選択される遷移金属からなる第２層を交互に複数回積層した積層体を形成し、
前記導電性サポート体は、前記主のＣｕメッキ層の厚みが１４０μｍ以上であり、さらに厚み５μｍ以上のＮｉメッキ層を含むことを特徴とするIII族窒化物半導体素子の製造方法。
【国際調査報告】
2014027380.tif 000011
2014027380.tif 000012