【事件の表示】
　特願２０１６−５０２４２１「超格子凹凸状ゲート電界効果トランジスタ」拒絶査定不服審判事件〔平成２６年　９月２５日国際公開，ＷＯ２０１４／１５２４９０，平成２８年　５月　９日国内公表，特表２０１６−５１２９２７〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，２０１４年（平成２６年）３月１４日（パリ条約による優先権主張外国庁受理２０１３年（平成２５年）３月１４日　アメリカ合衆国）を国際出願日とする出願であって，その手続の経緯は以下のとおりである。
　平成２７年１２月３１日　　：手続補正書の提出
　平成２８年　３月１０日付け：拒絶理由通知書
　平成２８年　８月１３日　　：意見書の提出
　平成２８年１０月１３日付け：拒絶理由通知書
　平成２９年　４月１５日　　：意見書，手続補正書の提出
　平成２９年　６月２６日付け：拒絶査定
　平成２９年１１月　４日　　：審判請求書，手続補正書の提出
　平成２９年１２月１９日　　：手続補正書（審判請求書）の提出
　平成３０年　７月１３日　　：上申書の提出
　平成３０年　９月２６日付け：拒絶理由通知書
　平成３１年　３月３０日　　：意見書，手続補正書の提出
第２　本願発明
　平成３１年３月３０日に提出された手続補正書によって補正された特許請求の範囲の請求項１０（以下「本願発明」という。）は，以下のとおりである。
「【請求項１０】
　素子であって，
　最上層の２ＤｘＧチャネルと，第１のデルタドーピング層の存在により誘発された最下層の２ＤｘＧチャネル，前記最上層の２ＤｘＧチャネルと前記最下層の２ＤｘＧチャネルとの間に配置され，第２のデルタドーピング層の存在により誘発された少なくとも１つの中間層の２ＤｘＧチャネルとを有する超格子構造体を有するエピタキシャル構造体と，
　前記最上層の２ＤｘＧチャネル上に配置され，前記２ＤｘＧチャネルの各々にオーミック接続されたソース電極と，
　前記最上層の２ＤｘＧチャネル上に配置され，前記２ＤｘＧチャネルの各々にオーミック接続されたドレイン電極と，
　前記ソース電極と前記ドレイン電極との間に配置された複数のトレンチであって，前記複数のトレンチの各々は，第１の側壁面と，第２の側壁面と，当該第１および第２の側壁面の間に位置する底面を画定する長さ，幅，および深さとを有し，前記複数のトレンチの各々の前記底面は最下層の２ＤｘＧチャネルの位置または当該チャネルよりも下方の位置にある，前記複数のトレンチと，
　前記最上層の２ＤｘＧチャネル上に配置された凹凸状ゲート電極であって，前記ゲート電極は前記トレンチの各々の中に配置され，前記ゲート電極は上面と底面とを有し，前記ゲート電極の前記底面は前記複数のトレンチの各々の前記第１の側壁面，前記底面，および前記第２の側壁面に並置されているものであることにより，当該ゲート電極の前記底面が前記最下層の２ＤｘＧチャネルの位置または当該チャネルよりも下方の位置にある，前記凹凸状ゲート電極とを有し，
　前記最下層の２ＤｘＧチャネルは第１のヘテロ構造体に生成され，前記中間層の２ＤｘＧチャネルは第２のヘテロ構造体に生成されており，
　前記第１のヘテロ構造体は前記第２のヘテロ構造体と直接接触しており，
　前記２ＤｘＧチャネルの全てが，２ＤＥＧチャネル又は２ＤＨＧチャネルであるものである素子。」
第３　拒絶の理由
　平成３０年９月２６日付けで当審が通知した拒絶理由は，本願発明は，本願の優先権主張の日前に日本国内又は外国において，頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献１に記載された発明及び引用文献２ないし４に記載された事項に基づいて，本願の優先権主張の日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない，というものである。
引用文献１．S.Heikman　et　al.，High　conductivity　modulation　doped　AlGaN/GaN　multiple　channel　heterostructures，Journal　of　Applied　Physics，２００３年１０月１５日，vol.94,　no.8，pp.5321-5325 
引用文献２．特開２０１０−１３５６４１号公報 
引用文献３．特開平５−１０２１９８号公報 
引用文献４．特開昭６２−３０３８０号公報 
第４　引用文献の記載及び引用発明
１　引用文献１ 
　本願の優先権主張の日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献１には，図面とともに，次の記載がある。（下線は，当審で付した。以下同じ。）。
（１）「Ｈｉｇｈ　ｃｏｎｄｕｃｔｉｖｉｔｙ　ｍｏｄｕｌａｔｉｏｎ　ｄｏｐｅｄ　ＡｌＧａＮ／ＧａＮ　ｍｕｌｔｉｐｌｅ　ｃｈａｎｎｅｌ　ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ」（５３２１ページ１−２行）（高導電率変調ドープＡｌＧａＮ／ＧａＮ多重チャネルヘテロ構造：日本語訳は当審で作成した。以下同じ。）
「Ａ　ｍｅｔｈｏｄｏｌｏｇｙ　ｆｏｒ　ｔｈｅ　ｄｅｓｉｇｎ　ｏｆ　ｍｏｄｕｌａｔｉｏｎ　ｄｏｐｅｄ　ＡｌＧａＮ／ＧａＮ　ｍｕｌｔｉｐｌｅ　ｃｈａｎｎｅｌ　ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ　ｉｓ　ｐｒｅｓｅｎｔｅｄ． Ｄｏｐｉｎｇ　ｉｓ　ｕｔｉｌｉｚｅｄ　ｉｎ　ｃｏｎｊｕｎｃｔｉｏｎ　ｗｉｔｈ　ｐｏｌａｒｉｚａｔｉｏｎ　ｅｆｆｅｃｔｓ　ｔｏ　ａｃｈｉｅｖｅ　ｈｉｇｈ　Ｃａｒｒｉｅｒ　ｍｏｂｉｌｉｔｙ　ａｎｄ　ｈｉｇｈ　ｓｈｅｅｔ　ｃａｒｒｉｅｒ　ｄｅｎｓｉｔｙ　ｉｎ　ｅａｃｈ　ｃｈａｎｎｅｌ，　ｗｈｉｌｅ　ｍａｉｎｔａｉｎｉｎｇ　ａ　ｌｏｗ　ｅｎｅｒｇｙ　ｂａｒｒｉｅｒ　ｆｏｒ　ｍａｊｏｒｉｔｙ　ｃａｒｒｉｅｒ　ｔｒａｎｓｆｅｒ　ｂｅｔｗｅｅｎ　ｃｈａｎｎｅｌｓ．　Ｓｅｖｅｒａｌ　ｅｉｇｈｔ−ｐｅｒｉｏｄ　Ｓｉ−ｄｏｐｅｄ　Ａｌ０．２２Ｇａ０．７８Ｎ／ＧａＮ　ｈｅｔｅｒｏｓｔｍｃｔｕｒｅｓ　ｗｅｒｅ　ｇｒｏｗｎ　ｂｙ　ｍｅｔａｌｏｒｇａｎｉｃ　ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ，　ａｃｃｏｒｄｉｎｇ　ｔｏ　ｔｈｅ　ｍｅｔｈｏｄｏｌｏｇｙ．　Ｓｈｅｅｔ　ｅｌｅｃｔｒｏｎ　ｄｅｎｓｉｔｉｅｓ　ａｒｏｕｎｄ　７．７×１０１３ｃｍ−３，　ａｎｄ　ｒｏｏｍ　ｔｅｍｐｅｒａｔｕｒｅ　ｅｌｅｃｔｒｏｎ　ｍｏｂｉｌｉｔｉｅｓ　ａｓ　ｈｉｇｈ　ａｓ　１２００　ｃｍ２／Ｖｓ　ｗｅｒｅ　ｍｅａｓｕｒｅｄ．　Ａｐｐｌｉｃａｔｉｏｎｓ　ｆｏｒ　ｔｈｅ　ｓｔｒｕｃｔｕｒｅ　ｉｎｃｌｕｄｅ　ｌａｔｅｒａｌ　ｃｕｒｒｅｎｔ　ｓｐｒｅａｄｉｎｇ　ｌａｙｅｒｓ　ｉｎ　ＩＩＩ−ｎｉｔｒｉｄｅ　ｖｉｓｉｂｌｅ　ｌｉｇｈｔ　ａｎｄ　ＵＶ　ｅｍｉｔｔｅｒｓ　ａｎｄ　ｄｅｔｅｃｔｏｒｓ，　ａｎｄ　ｈｉｇｈ　ｃｏｎｄｕｃｔａｎｃｅ　ｓｏｕｒｃｅ　ａｎｄ　ｄｒａｉｎ　ａｃｃｅｓｓ　ｒｅｇｉｏｎｓ　ｉｎ　ＡｌＧａＮ／ＧａＮ　ｈｉｇｈ　ｅｌｅｃｔｒｏｎ　ｍｏｂｉｌｉｔｙ　ｔｒａｎｓｉｓｔｏｒｓ．」（５３２１ページ８−１６行）（変調ドープＡｌＧａＮ／ＧａＮ多重チャネルヘテロ構造の設計手法を示す。ドーピングは，分極効果と併せて，各チャネルにおける高いキャリア移動度と高いシートキャリア密度の達成に用いられるとともに，チャネル間の多数キャリアの移動におけるエネルギー障壁を低く維持する。この設計手法に従って，８周期のＳｉドープＡｌ０．２２Ｇａ０．７８Ｎ／ＧａＮヘテロ構造を，有機金属化学蒸着によって，いくつか成長させた。約７．７×１０１３ｃｍ−３のシート電子密度と，１２００　ｃｍ２／Ｖｓの高い室温電子移動度が測定された。この構造の応用には，III族窒化物可視光・ＵＶ放射器及び検知器における横方向電流拡散層，並びに，ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタにおける，高伝導度ソースおよびドレイン接続領域が含まれる。）　
「Ｉ．ＩＮＴＲＯＤＵＣＴＩＯＮ
　
ＧａＮ　ｂａｓｅｄ　ｄｅｖｉｃｅ　ｔｅｃｈｎｏｌｏｇｙ　ｈａｓ　ｄｅｖｅｌｏｐｅｄ　ｔｒｅｍｅｎｄｏｕｓｌｙ　ｉｎ　ｒｅｃｅｎｔ　ｙｅａｒｓ，　ｒｅａｃｈｉｎｇ　ｏｒ　ｎｅａｒｉｎｇ　ｃｏｍｍｅｒｃｉａｌｉｚａｔｉｏｎ　ｉｎ　ｓｅｖｅｒａｌ　ａｒｅａｓ．　Ｔｈｅ　ｓｔｒｏｎｇ　ｐｏｌａｒｉｚａｔｉｏｎ　ａｌｏｎｇ　ｔｈｅ　ｃ　ａｘｉｓ　ｃａｎ　ｂｅ　ｕｓｅｄ　ｔｏ　ｆｏｒｍ　ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ　ｅｌｅｃｔｒｏｎ　ｇａｓｅｓ　（２ＤＥＧｓ）ｗｉｔｈ　ｃｈａｒｇｅ　ｄｅｎｓｉｔｉｅｓ　ｗｅｌｌ　ｏｖｅｒ　１×１０
１３
ｃｍ
−２
，　ｗｈｉｃｈ　ｅｎａｂｌｅｓ　ｔｈｅ　ｆａｂｒｉｃａｔｉｏｎ　ｏｆ　ｈｉｇｈ　ｅｌｅｃｔｒｏｎ　ｍｏｂｉｌｉｔｙ　ｔｒａｎｓｉｓｔｏｒｓ　（ＨＥＭＴｓ）ｗｉｔｈ　ｃｕｒｒｅｎｔ　ｄｅｎｓｉｔｉｅｓ　ｉｎ　ｅｘｃｅｓｓ　ｏｆ　２　Ａ／ｍｍ
　
Ｔｈｅ　ｋｅｙ　ｆａｃｔｏｒ　ｉｎ　ｄｅｔｅｒｍｉｎｉｎｇ　ｔｈｅ　ｂａｎｄ　ｓｔｒｕｃｔｕｒｅ　ａｎｄ　ｃｈａｒｇｅ　ｄｉｓｔｒｉｂｕｔｉｏｎ　ｉｎ　ＡｌＧａＮ／ＧａＮ　ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ　ｉｓ　ｔｈｅ　ｓｔｒｏｎｇ　ｐｏｌａｒｉｚａｔｉｏｎ　ａｌｏｎｇ　ｔｈｅ　（０００１）ａｘｉｓ．
６
Ｔｈｅ　ｄｉｆｆｅｒｅｎｃｅ　ｉｎ　ｓｐｏｎｔａｎｅｏｕｓ　ａｎｄ　ｐｉｅｚｏｅｌｅｃｔｒｉｃ　ｐｏｌａｒｉｚａｔｉｏｎ　ｂｅｔｗｅｅｎ　ＡｌＧａＮ　ａｎｄ　ＧａＮ　ｅｆｆｅｃｔｉｖｅｌｙ　ｒｅｓｕｌｔｓ　ｉｎ　ａ　ｆｉｘｅｄ　ｓｈｅｅｔ　ｏｆ　ｐｏｌａｒｉｚａｔｉｏｎ　ｃｈａｒｇｅ　ａｔ　ｔｈｅ　ＡｌＧａＮ／ＧａＮ　ｉｎｔｅｒｆａｃｅ，　ｗｈｉｃｈ　ｃａｎ　ａｔｔｒａｃｔ　ｆｒｅｅ　ｃａｒｒｉｅｒｓ　ａｎｄ　ｆｏｒｍ　ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ　ｃａｒｒｉｅｒ　ｇａｓｅｓ．
Ｉｎ　Ｇａ−ｆａｃｅ　ＡｌＧａＮ／ＧａＮ　ｓｉｎｇｌｅ　ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ，　ａ　２ＤＥＧ　ｃａｎ　ｆｏｒｍ　ｗｉｔｈｏｕｔ　ｉｎｔｅｎｔｉｏｎａｌ　ｎ−ｔｙｐｅ　ｄｏｐｉｎｇ　ｏｆ　ｔｈｅ　ｓｔｒｕｃｔｕｒｅ，　ｗｉｔｈ　ｅｌｅｃｔｒｏｎｓ　ｐｒｅｓｕｍａｂｌｙ　ｏｒｉｇｉｎａｔｉｎｇ　ｆｒｏｍ　ｓｕｒｆａｃｅ　ｄｏｎｏｒ　ｓｔａｔｅｓ
Ｆｒｅｅ　ｃｈａｒｇｅ　ｗｉｔｈｏｕｔ　ｄｏｐｉｎｇ　ｃａｎ　ａｌｓｏ　ｂｅ　ｏｂｔａｉｎｅｄ　ｉｎ　ｂｕｒｉｅｄ　ＧａＮ／ＡｌＧａＮ／ＧａＮ　ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ　ｉｎ　ｔｈｅ　ｆｏｒｍ　ｏｆ　ｐａｒａｌｌｅｌ　２ＤＥＧＳ　ａｎｄ　２ＤＨＧＳ　ｗｉｔｈ　ｅｑｕａｌ　ｓｈｅｅｔ　ｃｈａｒｇｅ　ｄｅｎｓｉｔｉｅｓ
Ｈｏｗｅｖｅｒ，　ｆｏｒ　ｍｕｌｔｉｐｌｅ　ｐｅｒｉｏｄ　ｓｕｐｅｒｌａｔｔｉｃｅｓ　ｗｉｔｈ　ａ　ｓｕｓｔａｉｎｅｄ　ｐｅｒｉｏｄｉｃ　ｕｎｉｐｏｌａｒ　ｃａｒｒｉｅｒ　ｐｏｐｕｌａｔｉｏｎ，　ｄｏｐｉｎｇ　ｉｓ　ｎｅｃｅｓｓａｒｙ　ａｓ　ａ　ｓｏｕｒｃｅ　ｏｆ　ｆｒｅｅ　ｃｈａｒｇｅ　ｉｎ　ｐｅｒｉｏｄｓ　ｆａｒ　ｆｒｏｍ　ｔｈｅ　ｓｕｒｆａｃｅ．　Ｉｎ　ｔｈｅ　ｓｉｍｐｌｅｓｔ　ｃａｓｅ　ｔｈｅ　ｄｏｐｉｎｇ　ｉｓ　ｄｉｓｔｒｉｂｕｔｅｄ　ｕｎｉｆｏｒｍｌｙ　ｉｎ　ｔｈｅ　ｓｕｐｅｒｌａｔｔｉｃｅ，　ｂｕｔ　ｔｈｉｓ　ｌｅａｄｓ　ｔｏ　ｒｅｌａｔｉｖｅｌｙ　ｌｏｗ　ｍｏｂｉｌｉｔｙ　ｄｕｅ　ｔｏ　ｉｍｐｕｒｉｔｙ　ｓｃａｔｔｅｒｉｎｇ．　Ｔｏ　ｉｎｃｒｅａｓｅ　ｔｈｅ　ｍｏｂｉｌｉｔｙ　ｔｈｅ　ｄｏｐｉｎｇ　ｃａｎ　ｂｅ　ｃｏｎｆｉｎｅｄ　ｔｏ　ｔｈｅ　ＡｌＧａＮ　ｂａｒｒｉｅｒｓ，　ｌｅａｖｉｎｇ　ｔｈｅ　ｑｕａｎｔｕｍ　ｗｅｌｌｓ　ｕｎｄｏｐｅｄ．Ｃｈａｒｇｅ　ｔｒａｎｓｆｅｒ　ｆｒｏｍ　ｔｈｅ　ＡｌＧａＮ　ｔｏ　ｔｈｅ　ｑｕａｎｔｕｍ　ｗｅｌｌｓ　ｃｒｅａｔｅｓ　ｓｐａｃｅ　ｃｈａｒｇｅ　ｉｎ　ｔｈｅ　ＡｌＧａＮ，　ｗｈｉｃｈ　ｃａｕｓｅｓ　ｂａｎｄ　ｃｕｒｖａｔｕｒｅ　ａｎｄ　ｉｎｅｖｉｔａｂｌｙ　ｌｅａｄｓ　ｔｏ　ｌａｒｇｅ　ｅｎｅｒｇｙ　ｂａｒｒｉｅｒｓ　ｂｅｔｗｅｅｎ　ｔｈｅ　ｑｕａｎｔｕｒｎ　ｗｅｌｌｓ
Ｂｅｃａｕｓｅ　ｇｏｏｄ　ｖｅｒｔｉｃａｌ　ｔｒａｎｓｐｏｒｔ　ｉｓ　ｃｒｕｃｉａｌ　ｆｏｒ　ｔｈｅ　ｕｓｅ　ｏｆ　ｄｏｐｅｄ　ｓｕｐｅｒｌａｔｔｉｃｅｓ　ｉｎ　ｍｏｓｔ　ｄｅｖｉｃｅ　ａｐｐｌｉｃａｔｉｏｎｓ，　ｔｈｅ　ｅｎｅｒｇｙ　ｂａｒｒｉｅｒｓ　ｆｏｒ　ｍａｊｏｒｉｔｙ　ｃａｒｒｉｅｒ　ｔｒａｎｓｆｅｒ　ｂｅｔｗｅｅｎ　ｑｕａｎｔｕｍ　ｗｅｌｌｓ　ｍｕｓｔ　ｂｅ　ｍｉｎｉｍｉｚｅｄ
Ｉｎ　ｔｈｉｓ　ａｒｔｉｃｌｅ　ａ　ｄｅｓｉｇｎ　ｍｅｔｈｏｄｏｌｏｇｙ　ｗｈｉｃｈ　ｍｉｎｉｍｉｚｅｓ　ｔｈｅ　ｅｎｅｒｇｙ　ｂａｒｒｉｅｒ　ｉｎ　ｍｏｄｕｌａｔｉｏｎ　ｄｏｐｅｄ　ＡｌＧａＮ／ＧａＮ　ｓｕｐｅｒｌａｔｔｉｃｅｓ　ｉｓ　ｐｒｅｓｅｎｔｅｄ
　
ＧａＮベースのデバイス技術は，近年飛躍的に発展しており，いくつかの分野で商業化に近づいている。ｃ軸に沿った強い分極を用いて，１×１０
１３
ｃｍ
−２
以上の電荷密度をもつ二次元電子ガス（２ＤＥＧｓ）を形成でき，２　Ａ／ｍｍ以上の電流密度をもつ高電子移動度トランジスタ（ＨＥＭＴｓ）の作製が可能である
　
ＡｌＧａＮ／ＧａＮヘテロ構造におけるバンド構造と電荷分布を決定する鍵となる因子は，（０００１）軸に沿った強い分極である。ＡｌＧａＮとＧａＮとの間の自発分極と圧電分極の差は，ＡｌＧａＮ／ＧａＮ界面に，分極電荷が固定されたシートを効果的にもたらし，これが自由キャリアを引き付け，二次元キャリアガスを形成する
Ｇａ面ＡｌＧａＮ／ＧａＮ単一ヘテロ構造では，意図的なｎ型ドーピングなしに，２ＤＥＧを形成することができ，電子は表面ドナー状態に由来すると推定される
同じシート電荷密度を持つ平行な２ＤＥＧと２ＤＨＧの形の埋め込みＧａＮ／ＡｌＧａＮ／ＧａＮヘテロ構造でも，ドーピングなしで自由電荷を得ることができる
しかしながら，継続した周期的な単極のキャリア集団を有する多周期超格子では，表面から遠い周期においては，自由電子の源として，ドーピングが必要である。最も単純な事例では，ドーピングは，超格子中に均一に分布されるが，これは，不純物散乱に起因する相対的に低い移動度をもたらす。移動度を高めるためには，ドーピングをＡｌＧａＮ障壁に制限して，量子井戸をドープしないままとする。ＡｌＧａＮから量子井戸へ電荷が移動することで，ＡｌＧａＮ中には空間電荷が生成され，これが，バンドの屈曲を引き起こし，必然的に，量子井戸間に大きなエネルギー障壁をもたらす
ほとんどのデバイス応用において，ドープ超格子の使用には，良好な垂直輸送が重要であるため，量子井戸間の多数キャリア移動のエネルギー障壁を最小化しなければならない
この論文では，変調ドープＡｌＧａＮ／ＧａＮ超格子のエネルギー障壁を最小にする設計手法を示した
「Ｆｉｇｕｒｅ　ｌ（ａ）ｓｈｏｗｓ　ｔｈｅ　ｃｏｎｄｕｃｔｉｏｎ　ｂａｎｄ　ｅｄｇｅ　ａｎｄ　ｅｌｅｃｔｒｏｎ　ｄｉｓｔｒｉｂｕｔｉｏｎ　ｏｆ　ａｎ　Ａｌ０．２２Ｇａ０．７８Ｎ／ＧａＮ　ｓｕｐｅｒｌａｔｔｉｃｅ，　ｗｉｔｈ　ＡｌＧａＮ　ａｎｄ　ＧａＮ　ｔｈｉｃｋｎｅｓｓｅｓ　ｏｆ　１５０　ａｎｄ　１３０Å，　ｒｅｓｐｅｃｔｉｖｅｌｙ，　ａｎｄ　ｗｉｔｈ　ａ　Ｓｉ−ｄｏｐｉｎｇ　ｃｏｎｃｅｎｔｒａｔｉｏｎ　ＮＤ　ｏｆ　７×１０１８ｃｍ−３　ｉｎ　ｔｈｅ　ＡｌＧａＮ　ｌａｙｅｒ．　Ｐａｒａｂｏｌｉｃ　ｂａｎｄ　ｂｅｎｄｉｎｇ　ｉｎ　ｔｈｅ　ＡｌＧａＮ　ｌａｙｅｒ　ｒｅｓｕｌｔｓ　ｉｎ　ａ　ｃｏｎｄｕｃｔｉｏｎ　ｂａｎｄ　ｂａｒｒｉｅｒ　ｈｅｉｇｈｔ，　ｒｅｌａｔｉｖｅ　ｔｏ　ｔｈｅ　Ｆｅｒｍｉ　ｌｅｖｅｌ　ｏｆ　０．８８　ｅＶ．」（５３２１ページ右欄３２行−５３２２ページ左欄４行）（図１（ａ）は，ＡｌＧａＮ及びＧａＮの厚さがそれぞれ１５０及び１３０Åであり，ＡｌＧａＮ層に，７×１０１８ｃｍ−３のＳｉドーピング濃度ＮＤがあるＡｌ０．２２Ｇａ０．７８Ｎ／ＧａＮ超格子の伝導帯端及び電子分布を示す。ＡｌＧａＮ層の放物線バンドの曲がりは，伝導帯の障壁の高さを，Ｆｅｒｍｉ準位に対して０．８８ｅＶにする。）
「Ｔｈｅ　ｓｔｒｕｃｔｕｒｅ　ｕｔｉｌｉｚｉｎｇ　ｔｈｅ　ｃｈａｒｇｅ　ｄｉｐｏｌｅ　ｉｓ　ｓｉｍｕｌａｔｅｄ　ｉｎ　Ｆｉｇ．１（ｃ）．　Ｔｈｅ　ｃｏｎｄｕｃｔｉｏｎ　ｂａｎｄ　ｂａｒｒｉｅｒ　ｈｅｉｇｈｔ　ｉｓ　ｒｅｄｕｃｅｄ　ｔｏ　０．０６　ｅＶ，　ａｎｄ　ｔｈｅ　ｓｈｅｅｔ　ｅｌｅｃｔｒｏｎ　ｄｅｎｓｉｔｙ　ｉｓ　１．０３×１０１３ｃｍ−２．」（５３２２ページ右欄１３−１６行）（電荷双極子を利用した構造を図１（ｃ）に示す。伝導帯の障壁の高さは０．０６ｅＶに減少し，シート電子密度は１．０３×１０１３ｃｍ−２であった。）
「ＩＩＩ．　ＥＸＰＥＲＩＭＥＮＴ
　　Ｔｈｅ　ｆｅａｓｉｂｉｌｉｔｙ　ｏｆ　ｔｈｅ　ｄｏｐｅｄ−ｇｒａｄｅ　ｃｏｎｃｅｐｔ　ｗａｓ　ｃｏｎｆｉｒｍｅｄ　ｂｙ　ｇｒｏｗｉｎｇ　ｎ−ｔｙｐｅ　Ａｌ０．２２Ｇａ０．７８Ｎ／ＧａＮ　ｓｕｐｅｒｌａｔｔｉｃｅ　ｓｔｒｕｃｔｕｒｅｓ　ｂｙ　ｍｅｔａｌｏｒｇａｎｉｃ　ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ　ｕｓｉｎｇ　ｔｈｅ　ｐｒｅｃｕｒｓｏｒｓ　ｔｒｉｍｅｔｈｙｌａｌｕｍｉｎｕｍ，　ｔｒｉｍｅｔｈｙｌｇａｌｌｉｕｍ，　ｄｉｓｉｌａｎｅ，　ａｎｄ　ａｍｍｏｎｉａ．　Ｔｈｅ　ｓｔｒｕｃｔｕｒｅｓ　ｗｅｒｅ　ｄｅｐｏｓｉｔｅｄ　ｏｎ　３　μｍ　ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ　ＧａＮ　ｂａｓｅ　ｌａｙｅｒｓ　ｐｒｅｐａｒｅｄ　ｏｎ　ｓａｐｐｈｉｒｅ　ｓｕｂｓｔｒａｔｅｓ，　ａｎｄ　ｗｅｒｅ　ｃａｐｐｅｄ　ｗｉｔｈ　０．２　μｍ　ｔｈｉｃｋ　ｕｎｄｏｐｅｄ　ＧａＮ　ｌａｙｅｒｓ．　Ｔｈｅ　ｂａｓｅ　ｌａｙｅｒｓ　ｗｅｒｅ　ｒｅｎｄｅｒｅｄ　ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ　ｂｙ　Ｆｅ　ｄｏｐｉｎｇ　ｔｈｅ　０．７　μｍ　ＧａＮ　ｃｌｏｓｅｓｔ　ｔｏ　ｔｈｅ　ｓａｐｐｈｉｒｅ　ｓｕｂｓｔｒａｔｅ．１６　Ｔｈｅ　ＡｌＧａＮ　ｌａｙｅｒｓ　ｗｅｒｅ　ｇｒｏｗｎ　ｕｎｄｅｒ　ｔｈｅ　ｆｏｌｌｏｗｉｎｇ　ｃｏｎｄｉｔｉｏｎｓ：　１０４０°Ｃ　ｇｒｏｗｔｈ　ｔｅｍｐｅｒａｔｕｒｅ，　１００　Ｔｏｒｒ　ｒｅａｃｔｏｒ　ｐｒｅｓｓｕｒｅ，　２５　Ｔｏｒｒ　ａｍｍｏｎｉａ　ｐａｒｔｉａｌ　ｐｒｅｓｓｕｒｅ，　ａｎｄ　ａ　ｇｒｏｗｔｈ　ｒａｔｅ　ｏｆ　０．７Å／ｓ．　Ｔｈｅ　ｇｒｏｗｔｈ　ｃｏｎｄｉｔｉｏｎｓ　ｆｏｒ　ｔｈｅ　ＧａＮ　ｑｕａｎｔｕｍ　ｗｅｌｌｓ　ｗｅｒｅ　ｔｈｅ　ｓａｍｅ，　ｅｘｃｅｐｔ　ｆｏｒ　ａ　ｌｏｗｅｒ　ｇｒｏｗｔｈ　ｒａｔｅ　ｏｆ　０．５　Å／ｓ．　Ｔｈｅ　Ｓｉ−ｄｏｐｉｎｇ　ｃｏｎｃｅｎｔｒａｔｉｏｎ　ｗａｓ　ｃａｌｉｂｒａｔｅｄ　ｆｏｒ　ＧａＮ　ｇｒｏｗｔｈ　ｏｎ　ａ　ｓｅｐａｒａｔｅ　ｓａｍｐｌｅ．　Ｔｈｅ　ｉｎｃｏｒｐｏｒａｔｉｏｎ　ｅｆｆｉｃｉｅｎｃｙ　ｉｎ　ｔｈｅ　ｇｒａｄｅｄ　ＡｌＧａＮ　ｌａｙｅｒｓ　ｗａｓ　ａｓｓｕｍｅｄ　ｔｏ　ｂｅ　ｔｈｅ　ｓａｍｅ　ａｓ　ｉｎ　ＧａＮ　ａｆｔｅｒ　ｔａｋｉｎｇ　ｔｈｅ　ｄｉｆｆｅｒｅｎｃｅ　ｉｎ　ｇｒｏｗｔｈ　ｒａｔｅｓ　ｉｎｔｏ　ｃｏｎｓｉｄｅｒａｔｉｏｎ．　Ｔｈｅ　Ｓｉ−ｄｏｐｉｎｇ　ｃｏｎｃｅｎｔｒａｔｉｏｎ　ｗａｓ　ｃｈｏｓｅｎ　ｔｏ　ｂｅ　ａ　ｃｏｎｓｔａｎｔ　ｖａｌｕｅ　ｔｈｒｏｕｇｈｏｕｔ　ｔｈｅ　ｇｒａｄｅｄ　ｒｅｇｉｏｎｓ，　ａｎｄ　ｅｑｕａｌ　ｔｏ　ｔｈｅ　ｅｘｔｒａｐｏｌａｔｅｄ　ａｖｅｒａｇｅ　ｐｏｌａｒｉｚａｔｉｏｎ　ｃｈａｒｇｅ　ｉｎ　ｔｈｅ　ｒｅｇｉｏｎ．　Ｉｎ　ａｄｄｉｔｉｏｎ，　ａ　Ｓｉ　ｄｅｌｔａ−ｄｏｐｉｎｇ　ｓｈｅｅｔ　ｗａｓ　ｐｌａｃｅｄ　ａｔ　ｔｈｅ　ｈｉｇｈ　Ａｌ−ｃｏｍｐｏｓｉｔｉｏｎ　ｅｎｄ　ｏｆ　ｔｈｅ　ｇｒａｄｅｄ　ｒｅｇｉｏｎ．
　Ｔｈｅ　ｌａｔｅｒａｌ　ｔｒａｎｓｐｏｒｔ　ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　ｔｈｅ　ｓｕｐｅｒｌａｔｔｉｃｅｓ　ｗｅｒｅ　ｃｈａｒａｃｔｅｒｉｚｅｄ　ｂｙ　Ｈａｌｌ　ｅｆｆｅｃｔ　ｍｅａｓｕｒｅｍｅｎｔｓ，　ｐｅｒｆｏｎｎｅｄ　ｉｎ　ｖａｎ　ｄｅｒ　Ｐａｕｗ　ｇｅｏｍｅｔｒｙ　ｏｎ　ｃｌｅａｖｅｄ　５ｍｍ×５ｍｍ　ｓｑｕａｒｅｓ　ｗｉｔｈ　Ｉｎ　ｃｏｎｔａｃｔｓ．」（５３２２ページ右欄２５行−５３２３ページ左欄１９行）（III．実験
　
前駆体としてトリメチルアルミニウム，トリメチルガリウム，ジシラン及びアンモニアを用いて，有機金属化学蒸着によりｎ型Ａｌ
０．２２
Ｇａ
０．７８
Ｎ／ＧａＮ超格子構造を成長させて，傾斜ドープを用いたコンセプトの実現可能性を確認した。その構造は，サファイア基板上に作製した３μｍの半絶縁性のＧａＮベース層上に堆積し，０．２μｍ厚のアンド−プＧａＮ層でキャップした。サファイア基板に最も近い０．７μｍのＧａＮにＦｅをドープすることにより，ベース層を半絶縁性にした。ＡｌＧａＮは，１０４０℃の成長温度，１００Ｔｏｒｒの反応器圧力，２５Ｔｏｒｒのアンモニア分圧，及び０．７Å／ｓの成長速度の条件下で成長させた。ＧａＮ量子井戸の成長条件は，０．５Å／ｓの低い成長速度を除いて同じとした。Ｓｉドーピング濃度を別の試料上のＧａＮ成長に対して校正した。傾斜ＡｌＧａＮ層における取り込み効率は，成長速度の差を考慮してＧａＮと同じと仮定した。Ｓｉドーピング濃度は，傾斜領域全体で一定値となり，その領域で外挿された平均分極電荷に等しい。さらに，傾斜領域の高Ａｌ組成端にＳｉデルタドーピングシートを配置した
「ＩＶ．　ＲＥＳＵＬＴＳ
　
Ｆｉｖｅ　ｓｕｐｅｒｌａｔｔｉｃｅ　ｓｔｒｕｃｔｕｒｅｓ　ｗｅｒｅ　ｐｒｅｐａｒｅｄ　ａｃｃｏｒｄｉｎｇ　ｔｏ　ｔｈｅ　ｌａｙｅｒ　ｓｔａｉｃｔｕｒｅ　ｉｎ　Ｆｉｇ．２（ａ），　ｅａｃｈ　ｗｉｔｈ　ｅｉｇｈｔ　ｐｅｒｉｏｄｓ
Ｔｈｅ　Ｈａｌｌ　ｃｈａｒｇｅ　ａｎｄ　ｍｏｂｉｌｉｔｙ　ｏｆ　ｔｈｅ　ｓｔｒｕｃｔｕｒｅ　ｗｅｒｅ　ｓｔｕｄｉｅｄ　ａｓ　ａ　ｆｕｎｃｔｉｏｎ　ｏｆ　ｔｈｅ　Ａｌ
０．２２
Ｇａ
０．７８
Ｎ　ｌａｙｅｒ　ａｎｄ　ｇｒａｄｅ　ｌａｙｅｒ　ｔｈｉｃｋｎｅｓｓｅｓ，　ｗｈｉｌｅ　ｔｈｅ　ＧａＮ　ｑｕａｎｔｕｍ　ｗｅｌｌ　ｔｈｉｃｋｎｅｓｓ　ｗａｓ　ｋｅｐｔ　ｃｏｎｓｔａｎｔ　ａｔ　８０　Å
５つの超格子構造を，図２（ａ）の層構造に従い，それぞれ８つの周期を有するように調整した
この構造のホール電荷と移動度を，ＧａＮ量子井戸の厚さを８０Åと一定として，Ａｌ
０．２２
Ｇａ
０．７８
Ｎ層と傾斜層の厚さの関数として調べた
「Ｖ．ＤＩＳＣＵＳＳＩＯＮ
　
Ｔｈｅ　ｅｘｐｅｒｉｍｅｎｔｓ　ｓｈｏｗ　ｔｈａｔ　ｎ−ｔｙｐｅ　ｄｏｐｅｄ−ｇｒａｄｅｄ　ＡｌＧａＮ／ＧａＮ　ｓｕｐｅｒｌａｔｔｉｃｅｓ　ｏｆ　ｈｉｇｈ　ｓｔｒｕｃｔｕｒａｌ　ｑｕａｌｉｔｙ　ｃａｎ　ｓｕｃｃｅｓｓｆｕｌｌｙ　ｂｅ　ｇｒｏｗｎ．　Ｔｈｅ　ｈｉｇｈ　ｍｏｂｉｌｉｔｉｅｓ　ｉｎ　ｔｈｅ　ｒａｎｇｅ　ｏｆ　１０００−１２００ｃｍ
２
／Ｖｓ　ａｔ　３００　Ｋ　ａｎｄ　ｔｈｅ　ｒｅｌａｔｉｖｅｌｙ　ｌｏｗ　ｃａｒｒｉｅｒ　ｆｒｅｅｚｅ　ｏｕｔ　ａｔ　７７　Ｋ　ｉｎｄｉｃａｔｅ　ｔｈｅ　ｐｒｅｓｅｎｃｅ　ｏｆ　２ＤＥＧｓ　ｉｎ　ｔｈｅ　ｓｔｒｕｃｔｕｒｅｓ
　
実験の結果，高構造品質のｎ型傾斜ドープＡｌＧａＮ／ＧａＮ超格子の成長に成功した。３００Ｋでの，１０００−１２００ｃｍ
２
／Ｖｓの範囲の高い移動度と，７７Ｋでの比較的低いキャリアの凍結は，構造中の２ＤＥＧの存在を示す
「
Ａｐｐｌｉｃａｔｉｏｎｓ　ｆｏｒ　ｔｈｅ　ｎ−ｔｙｐｅ　ＡｌＧａＮ／ＧａＮ　ｍｕｌｔｉｃｈａｎｎｅｌ　ｓｔｒｕｃｔｕｒｅ　ｉｎｃｌｕｄｅ　ｌａｔｅｒａｌ　ｃｕｒｒｅｎｔ　ｓｐｒｅａｄｉｎｇ　ｌａｙｅｒｓ　ｉｎ　III−ｎｉｔｒｉｄｅ　ｌａｓｅｒ　ｄｉｏｄｅｓ　ａｎｄ　ｌｉｇｈｔ　ｅｍｉｔｔｉｎｇ　ｄｉｏｄｅｓ，　ａｎｄ　ｈｉｇｈ　ｃｏｎｄｕｃｔａｎｃｅ　ｓｏｕｒｃｅ　ａｎｄ　ｄｒａｉｎ　ａｃｃｅｓｓ　ｒｅｇｉｏｎｓ　ｉｎ　ＡｌＧａＮ／ＧａＮ　ＨＥＭＴｓ．
ｎ型ＡｌＧａＮ／ＧａＮ多重チャネル構造の用途には，III族窒化物レーザ・ダイオード及び発光ダイオードにおける横方向電流拡散層，並びにＡｌＧａＮ／ＧａＮ　ＨＥＭＴにおける高導電率のソース及びドレイン・アクセス領域が含まれる
「
」
「
」
「
」
（２）上記（１）の記載から，引用文献１には，次の技術的事項が記載されているものと認められる。 
ア　ＧａＮベースのデバイス技術は，近年飛躍的に発展しており，いくつかの分野で商業化に近づいており，ｃ軸に沿った強い分極を用いて，１×１０１３ｃｍ−２以上の電荷密度をもつ二次元電子ガス（２ＤＥＧｓ）を形成でき，２　Ａ／ｍｍ以上の電流密度をもつ高電子移動度トランジスタ（ＨＥＭＴｓ）の作製が可能であること。
イ　ＡｌＧａＮ／ＧａＮヘテロ構造における，ＡｌＧａＮとＧａＮとの間の自発分極と圧電分極の差は，ＡｌＧａＮ／ＧａＮ界面に，分極電荷が固定されたシートを効果的にもたらし，これが自由キャリアを引き付け，二次元キャリアガスを形成すること。
ウ　Ｇａ面ＡｌＧａＮ／ＧａＮ単一ヘテロ構造では，意図的なｎ型ドーピングなしに，２ＤＥＧを形成することができ，電子は表面ドナー状態に由来すると推定されること。
エ　同じシート電荷密度を持つ平行な２ＤＥＧと２ＤＨＧの形の埋め込みＧａＮ／ＡｌＧａＮ／ＧａＮヘテロ構造でも，ドーピングなしで自由電荷を得ることができること。
オ　継続した周期的な単極のキャリア集団を有する多周期超格子では，表面から遠い周期においては，自由電子の源として，ドーピングが必要であるが，超格子中に均一にドーピングをすると，不純物散乱により移動度が低下するので，移動度を高めるために，ドーピングをＡｌＧａＮ障壁に制限して，量子井戸をドープしないままとすると，バンドの屈曲を引き起こし，量子井戸間に大きなエネルギー障壁をもたらすこと。
カ　ほとんどのデバイス応用において，ドープ超格子の使用には，良好な垂直輸送が重要であるため，量子井戸間の多数キャリア移動のエネルギー障壁を最小化しなければならないので，この論文において，変調ドープＡｌＧａＮ／ＧａＮ超格子のエネルギー障壁を最小にする設計手法を示したこと。
キ　サファイア基板上に作製した３μｍの半絶縁性のＧａＮベース層上に，８つの周期を有するｎ型Ａｌ０．２２Ｇａ０．７８Ｎ／ＧａＮ超格子構造であって，前記超格子構造は，ＧａＮ層と，Ａｌ０．２２Ｇａ０．７８Ｎ層及び傾斜領域の高Ａｌ組成端にＳｉデルタドーピングシートを配置した傾斜層からなるＡｌＧａＮ層とを積層した構造を一周期として，これを８重にわたって連続的に堆積した積層構造であり，当該超格子構造を，前駆体としてトリメチルアルミニウム，トリメチルガリウム，ジシラン及びアンモニアを用いて，有機金属化学蒸着により成長させ，０．２μｍ厚のアンド−プＧａＮ層でキャップした構造を作製することで，この構造のホール電荷と移動度を，ＧａＮ量子井戸の厚さを８０Åと一定として，Ａｌ０．２２Ｇａ０．７８Ｎ層と傾斜層の厚さの関数として調べて，傾斜ドープを用いたコンセプトの実現可能性を実験において確認したこと。
ク　実験の結果，構造中に２ＤＥＧの存在が示される，高構造品質のｎ型傾斜ドープＡｌＧａＮ／ＧａＮ超格子の成長に成功したこと。
ケ　ｎ型ＡｌＧａＮ／ＧａＮ多重チャネル構造の用途には，ＡｌＧａＮ／ＧａＮ　ＨＥＭＴにおける高導電率のソース及びドレイン・アクセス領域が含まれること。
（３）上記（２）から，引用文献１には，次の発明（以下「引用発明」という。）が記載されていると認められる。 
「ＡｌＧａＮ／ＧａＮ多重チャネル構造を用いたＡｌＧａＮ／ＧａＮ　ＨＥＭＴであって，
　前記ＡｌＧａＮ／ＧａＮ多重チャネル構造は，
　ＡｌＧａＮ／ＧａＮヘテロ構造における，ＡｌＧａＮ／ＧａＮ界面に，二次元キャリアガスが形成されるものであり，
　自由電子の源としてのドーピングをＡｌＧａＮ層に制限してドープし，ＧａＮ量子井戸にはドープしないことで，不純物散乱による移動度の低下を抑制した，継続した周期的な単極のキャリア集団を有する多重の周期を有する超格子構造であり，
　前記量子井戸間のエネルギー障壁を最小化して，良好な垂直輸送を得るために，前記多重の周期を有する超格子構造は，ＧａＮ量子井戸と，Ａｌ０．２２Ｇａ０．７８Ｎ層及び傾斜領域の高Ａｌ組成端にＳｉデルタドーピングシートを配置した傾斜層からなるＡｌＧａＮ層とを積層した構造を一周期として，これを多重にわたって連続的に堆積した積層構造となるように，有機金属化学蒸着により成長したものであり，
　前記構造中には，２ＤＥＧが存在する，
　ＡｌＧａＮ／ＧａＮ　ＨＥＭＴ。」
２　引用文献２ 
　本願の優先権主張の日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献２には，図面とともに，次の記載がある。 
  
（１）「【００１１】
　
この構成によれば，第１の窒化物半導体層と第２の窒化物半導体層との間のヘテロ接合界面だけでなく，第３の窒化物半導体層と第４の窒化物半導体層との間のヘテロ接合界面にもチャネルが形成される。すなわち，ゲート・ソース電極間及びゲート・ドレイン電極間において，従来のチャネルを形成する２次元電子ガスに加えて表面側にさらに２次元電子ガスが形成される。従って，シート抵抗を低減することができ，オン抵抗を低減することができる
「【００１９】
　また，
前記ソース電極及び前記ドレイン電極は，それぞれ前記第１の窒化物半導体層及び前記第２の窒化物半導体層のヘテロ接合界面と，前記第３の窒化物半導体層及び前記第４の窒化物半導体層のヘテロ接合界面とに接触することが好ましい
【００２０】
　
この構成によれば，ソース電極及びドレイン電極のコンタクト抵抗を低減することができる
「【００２９】
　（第１の実施形態）
　図１は，本発明の第１の実施形態に係るＪＦＥＴの構造を示す断面図である。
　＜途中省略＞
【００３３】
　
アンドープＡｌＧａＮ層１０６，アンドープＧａＮ層１０５及びアンドープＡｌＧａＮ層１０４の凹部（図１のＢ）内であってアンドープＧａＮ層１０３上には，アンドープＡｌＧａＮ層１０４及びアンドープＧａＮ層１０３のヘテロ接合界面と，アンドープＧａＮ層１０５及びアンドープＡｌＧａＮ層１０６のヘテロ接合界面とに対して横方向から接触するようにＴｉ層とＡｌ層とからなるソース電極１０８及びドレイン電極１０９が設けられている
このように２次元電子ガスと直接接触するようにソース電極１０８及びドレイン電極１０９を形成することによって，電極と半導体層との接触抵抗を低減することができる
「【００５０】
　次に，図３（ｅ）に示すように，例えば塩素ガスを用いたＩＣＰエッチング等により
ソース・ドレイン領域において，アンドープＡｌＧａＮ層１０６，アンドープＧａＮ層１０５，アンドープＡｌＧａＮ層１０４及びアンドープＧａＮ層１０３の一部を選択的に除去し，オーミックリセス部となる凹部（図３（ｅ）のＢ）を形成する
【００５１】
　次に，図３（ｆ）に示すように，
オーミックリセス部にＴｉ層とＡｌ層とを形成した後，窒素雰囲気において６５０℃の熱処理を行い，ソース電極１０８及びドレイン電極１０９を形成する
「
」
　図１は，引用文献２に記載された発明の第１の実施形態に係るＪＦＥＴの構造を示す断面図であって，上記摘記した事項を参酌すれば，図１から，以下の事項を見て取ることができる。
　アンドープＡｌＧａＮ層１０６上，並びに，アンドープＡｌＧａＮ層１０６，アンドープＧａＮ層１０５，アンドープＡｌＧａＮ層１０４及びアンドープＧａＮ層１０３の一部を選択的に除去して形成したオーミックリセス部となる凹部内であってアンドープＧａＮ層１０３上に，Ｔｉ層とＡｌ層とからなるソース電極１０８及びドレイン電極１０９を配置することで，前記アンドープＡｌＧａＮ層１０４及びアンドープＧａＮ層１０３のヘテロ接合界面と，前記アンドープＧａＮ層１０５及びアンドープＡｌＧａＮ層１０６のヘテロ接合界面とに対して横方向から接触させて，前記ソース電極１０８及びドレイン電極１０９が，これらのヘテロ接合界面に形成されるチャネルを形成する２次元電子ガスの各々に横方向から直接接触するように形成した構造。
（２）上記（１）から，引用文献２には，以下の技術的事項が記載されているものと認められる。 
ア　複数の２次元電子ガスを有する電界効果トランジスタにおいて，
　アンドープＡｌＧａＮ層１０６上，並びに，アンドープＡｌＧａＮ層１０６，アンドープＧａＮ層１０５，アンドープＡｌＧａＮ層１０４及びアンドープＧａＮ層１０３の一部を選択的に除去して形成したオーミックリセス部となる凹部内であってアンドープＧａＮ層１０３上に，Ｔｉ層とＡｌ層とからなるソース電極１０８及びドレイン電極１０９を配置することで，前記アンドープＡｌＧａＮ層１０４及びアンドープＧａＮ層１０３のヘテロ接合界面と，前記アンドープＧａＮ層１０５及びアンドープＡｌＧａＮ層１０６のヘテロ接合界面とに対して横方向から接触させて，前記ソース電極１０８及びドレイン電極１０９が，これらのヘテロ接合界面に形成されるチャネルを形成する２次元電子ガスの各々に横方向から直接接触するように形成した構造を採用することによって，
　ソース電極及びドレイン電極のコンタクト抵抗を低減することができること。
イ　ソース電極１０８及びドレイン電極１０９が，オーミックリセス部となる凹部内で，ヘテロ接合界面に形成されるチャネルを形成する２次元電子ガスの各々に横方向から直接接触することから，ソース電極１０８及びドレイン電極１０９が各々のチャネルとオーミック接続されていること。　　
３　引用文献３ 
　本願の優先権主張の日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献３には，図面とともに，次の記載がある。
（１）「【請求項４】　
半絶縁性基板上に少なくともチャネル層と電子供給層とを含む積層半導体層を形成する工程と，前記積層半導体層を複数個のストライプ構造に選択エッチングする工程と，選択エッチングによって露出した前記半絶縁性基板の表面および前記ストライプ構造の上面および側面に接してゲート電極を形成する工程とを有することを特徴とする擬１次元電界効果トランジスタの製造方法
「【０００２】
【従来の技術】
選択ドープヘテロ接合界面に生じる２次元電子ガスの優れた輸送特性を利用した２次元電子ガス電界効果トランジスタ（以下，２ＤＥＧＦＥＴと記す）が，超高周波帯における低雑音素子や高電力素子および超高速ディジタル集積回路の基本素子として期待されている
近年では，前記の２ＤＥＧＦＥＴにおける２次元電子ガスの運動方向をソースからドレイン方向への一方向のみに制限して一層の高性能化を図った擬１次元電子ガスＦＥＴの試作が
報告された
【０００３】
このＦＥＴの平面および断面構造の模式図をそれぞれ図５（ａ）および（ｂ）に示す
「【００１６】また，本発明の擬１次元電子ガスＦＥＴでは，一本のストライプが複数の擬１次元チャネルをもつため，ストライプ当りの電子濃度を容易に大きくすることができ，したがって大電流動作が可能である。
【００１７】さらに，ゲート電圧印加による空乏層の広がりに関しては，上面から基板方向に広がる成分に比較して，ストライプ構造の両側面から横方向に挟み込むように広がる成分の方が支配的となるようにデバイス構造を設計することができるため，全ゲート電圧領域において擬１次元的な電子伝導が保証される。
【００１８】この際，複数個のストライプ状選択ドープ構造の形成には選択エッチング技術を用いることが可能であり，ストライプ構造の形成後，ゲート電極金属を蒸着することにより擬１次元電子ガスＦＥＴを製造することができる。
【００１９】
【実施例】以下，図面を参照しつつ本発明の実施例を詳細に説明する。
【００２０】
図１（ａ），（ｂ）および（ｃ）は，本発明の電界効果トランジスタの第１の実施例の構造を示す図であり，図１（ａ）は平面構造模式図，図１（ｂ）はチャネル領域に沿ったＡ−Ａ線断面構造模式図，図１（ｃ）はＢ−Ｂ線断面構造模式図である
【００２１】
本実施例は，ＧａＡｓおよびＡｌＧａＡｓのヘテロ接合を用いた電界効果トランジスタであり，半絶縁性ＧａＡｓ基板８と，この半絶縁性ＧａＡｓ基板８の上にストライプ状に複数個に分割して形成されたｎ型ＡｌＧａＡｓ層（下層）９と，このｎ型ＡｌＧａＡｓ層（下層）９の上に形成された不純物無添加ＧａＡｓ層６と，この不純物無添加ＧａＡｓ層６の上に形成されたｎ型ＡｌＧａＡｓ層（上層）１０とから成る三層構造を一周期としてこれを複数周期に亘って連続的に堆積した積層半導体層１１と，この積層半導体層１１の上面とその側面および半絶縁性ＧａＡｓ基板８の上面の各面に接して形成されたゲート電極３と，このゲート電極３を挟んで互いに離間して形成されたソース電極１およびドレイン電極２を有している
【００２２】
　すなわち，この電界効果トランジスタは，半絶縁性ＧａＡｓ基板８上にストライプ状に複数個に分割して形成された積層半導体層１１と，前記ストライプ状の積層半導体層１１が存在せずに露出した前記半絶縁性基板８の上面，および前記積層半導体層１１の側面および上面の各面に接して形成されたゲート電極３と，このゲート電極３を挟んで互いに離間して形成されたソース電極１およびドレイン電極２とを有している。
【００２３】
次に，本発明例の電界効果トランジスタの製造方法について図２を参照して説明する
【００２４】まず図２（ａ）に示すように，
半絶縁性ＧａＡｓ基板８の上に，例えばシリコン（Ｓｉ）を２．５×１０
1 8 
ｃｍ
- 3 
の濃度に添加した厚さ５０ｎｍのｎ型ＡｌＧａＡｓ電子供給層（下層）９と，不純物無添加の厚さ３０ｎｍのＧａＡｓチャネル層６と，Ｓｉを２．５×１０
1 8 
ｃｍ
- 3
 の濃度に添加した厚さ４０ｎｍのｎ型ＡｌＧａＡｓ電子供給層（上層）１０を連続成長して形成した三層構造を１周期として，これを５周期に亘って順次全面成長する
ここで，各ＡｌＧａＡｓ層のＡｌの組成は０．３を用いるが，必ずしもこの組成に限られるものではない
また，三層構造の周期の数は５以外の任意の数に選べることは明らかである
【００２５】次に図２（ｂ）に示すように，例えば
電子線露光技術を用いて，細線幅が０．１〜０．３μｍで細線と細線間距離の比率（ライン・アンド・スペース）が１対２程度の複数のストライプ状のフォトレジスト・パターン１２を形成し，このフォトレジスト・パターン１２をマスクにして，図２（ｃ）に示すようにパターンの無い結晶部分を半絶縁性ＧａＡｓ基板８が露出するまでエッチング除去する
【００２６】次に図３（ａ）に示すように，
再び電子線露出技術を用いてストライプ構造に垂直に線幅０．２５μｍ程度のＴｉ−Ａｌ（チタン−アルミニウム）から成るゲート電極３を形成する
【００２７】最後に図３（ｂ）に示すように，
このゲート電極３を挟んで両側にＡｕＧｅ−Ｎｉ（金ゲルマニウム−ニッケル）から成るソースおよびドレイン電極１，２を蒸着し，４２０℃程度の熱処理を行なうことにより，本実施例の電界効果トランジスタが完成する
「【００３０】
ゲート長が０．２５μｍでストライプ幅が０．２μｍの第１の実施例の電界効果トランジスタと，同一のゲート寸法で形成した高濃度ｎ型ＧａＡｓストライプ層４をもつ図５の従来構造の電界効果トランジスタとについて，ソース・ドレイン間に２Ｖの電圧を印加したときの電流利得遮断周波数を比較した。その結果，従来例の約３５ＧＨｚに対し，本実施例では約７０ＧＨｚと大きな特性の改善が達成され，本発明の効果が実証された
【００３１】以上の実施例では，ゲート，ソースおよびドレイン各電極１，２，３が不純物無添加ＡｌＧａＡｓ層１１の上に直接形成されているが，この不純物無添加ＡｌＧａＡｓ層１１の上にさらに例えばＳｉを３×１０1 8 ｃｍ- 3 程度添加したｎ型ＧａＡｓ層を成長した後にストライプ加工を施すことにより，ゲート，ソースおよびドレイン各電極１，２，３をこのｎ型ＧａＡｓ層の上に形成することができ，ソースおよびドレイン電極の接触抵抗や寄生抵抗をさらに低減することが可能となる。
【００３２】また以上の実施例では，ＧａＡｓおよびＡｌＧａＡｓのヘテロ接合を用いた電界効果トランジスタを例として説明したが，他のヘテロ接合材料，例えばＩｎＰ／ＩｎＧａＡｓやＡｌＩｎＡｓ／ＩｎＧａＡｓについても同様の原理が適用できることはいうまでもない。
【００３３】
【発明の効果】以上説明したように，本発明によればストライプ状の選択ドープヘテロ接合界面に生じた擬１次元電子ガスを，ストライプ構造の両側面から横方向に向かうゲート電界によって有効に制御できる擬１次元電子ガスＦＥＴが得られる。したがって，高電界動作においても１次元的な電子伝導が可能となり，１次元電子伝導の特徴である優れた電子輸送特性を反映して，広いバイアス条件で大きな相互コンダクタンスと高い電流利得遮断周波数をもつＦＥＴが得られる。
【００３４】また，本発明の擬１次元電子ガスＦＥＴは，一本のストライプが複数の擬１次元チャネルをもつためストライプ当りの電子濃度が大きく，したがって素子の表面積当りの電流量の大きな擬１次元電子ガスＦＥＴが得られる。
【００３５】さらに，本実施例のＦＥＴは比較的容易なプロセスで製造することができ，超高周波帯における低雑音素子から超高速のデジタル集積回路の基本素子に至る広い分野にわたって応用することが可能である。」 
「
」
　図１（ａ），（ｂ）及び（ｃ）は，引用文献３に記載された発明の電界効果トランジスタの第１の実施例の構造を示す図であり，図１（ａ）は平面構造模式図，図１（ｂ）はチャネル領域に沿ったＡ−Ａ線断面構造模式図，図１（ｃ）はＢ−Ｂ線断面構造模式図であって，上記摘記した事項及び技術常識を参酌すれば，これらの図から，以下の事項を見て取ることができる。
　半絶縁性ＧａＡｓ基板８と，
　この半絶縁性ＧａＡｓ基板８の上にストライプ状に複数個に分割して形成されたｎ型ＡｌＧａＡｓ層（下層）９と，
　このｎ型ＡｌＧａＡｓ層（下層）９の上に形成された不純物無添加ＧａＡｓ層６と，
　この不純物無添加ＧａＡｓ層６の上に形成されたｎ型ＡｌＧａＡｓ層（上層）１０とから成る三層構造を一周期としてこれを複数周期に亘って連続的に堆積した積層半導体層１１と，
　この積層半導体層１１の上面とその側面および半絶縁性ＧａＡｓ基板８の上面の各面に接して形成されたゲート電極３と，
　このゲート電極３を挟んで互いに離間して形成されたソース電極１およびドレイン電極２を有している，ＧａＡｓおよびＡｌＧａＡｓのヘテロ接合を用いた電界効果トランジスタであって，
　離間して形成された前記ソース電極１と前記ドレイン電極２との間には，隣接する前記積層半導体層１１の互いに対向する面を第１の側壁面及び第２の側壁面とし，当該第１および第２の側壁面の間に位置する底面を画定する長さ，幅，および深さとを有する複数のトレンチが形成されており，
　前記複数のトレンチの各々の前記底面は，前記ＧａＡｓおよびＡｌＧａＡｓのヘテロ接合の最下層のヘテロ接合よりも下方の位置にあり，
　前記ＧａＡｓおよびＡｌＧａＡｓのヘテロ接合の最上層のヘテロ接合上に配置された凹凸状ゲート電極３は，前記トレンチの各々の中に配置され，前記ゲート電極３は上面と底面とを有し，前記ゲート電極３の前記底面は前記複数のトレンチの各々の前記第１の側壁面，前記底面，および前記第２の側壁面に並置されているものであることにより，当該ゲート電極３の前記底面が前記最下層のＧａＡｓおよびＡｌＧａＡｓのヘテロ接合よりも下方の位置にあるという，ＧａＡｓおよびＡｌＧａＡｓのヘテロ接合を用いた電界効果トランジスタの構造。
  
（２）上記（１）から，引用文献３には，以下の技術的事項が記載されているものと認められる。 
ア　選択ドープヘテロ接合界面に生じる２次元電子ガスの優れた輸送特性を利用した２次元電子ガス電界効果トランジスタ（２ＤＥＧＦＥＴ）が，超高周波帯における低雑音素子や高電力素子および超高速ディジタル集積回路の基本素子として期待されているところ，近年では，２ＤＥＧＦＥＴの一層の高性能化を図るために，２次元電子ガスの運動方向をソースからドレイン方向への一方向のみに制限する擬１次元電子ガスＦＥＴの試作が行われていること。
イ　半絶縁性ＧａＡｓ基板８の上に，
　Ｓｉを２．５×１０1 8 ｃｍ- 3 の濃度に添加した厚さ５０ｎｍのｎ型ＡｌＧａＡｓ電子供給層（下層）９と，
　不純物無添加の厚さ３０ｎｍのＧａＡｓチャネル層６と，
　Ｓｉを２．５×１０1 8 ｃｍ- 3 の濃度に添加した厚さ４０ｎｍのｎ型ＡｌＧａＡｓ電子供給層（上層）１０を連続成長して形成した三層構造を１周期として，
　これを５周期に亘って順次全面成長する工程であって，前記の各ＡｌＧａＡｓ層のＡｌの組成として０．３を用いる工程と，
　電子線露光技術を用いて，細線幅が０．１〜０．３μｍで細線と細線間距離の比率（ライン・アンド・スペース）が１対２程度の複数のストライプ状のフォトレジスト・パターン１２を形成する工程と，
　このフォトレジスト・パターン１２をマスクにして，パターンの無い結晶部分を半絶縁性ＧａＡｓ基板８が露出するまでエッチング除去する工程と，
　再び電子線露出技術を用いてストライプ構造に垂直に線幅０．２５μｍ程度のＴｉ−Ａｌ（チタン−アルミニウム）から成るゲート電極３を形成する工程と，
　最後に，このゲート電極３を挟んで両側にＡｕＧｅ−Ｎｉ（金ゲルマニウム−ニッケル）から成るソースおよびドレイン電極１，２を蒸着し，４２０℃程度の熱処理を行なう工程とを含む製造方法によって完成された，引用文献３の図１（ａ），（ｂ）および（ｃ）に示される構造を有する引用文献３に記載された発明の電界効果トランジスタの第１の実施例に係る電界効果トランジスタは，
　ゲート長が０．２５μｍでストライプ幅が０．２μｍの前記第１の実施例の電界効果トランジスタと同一のゲート寸法で形成した高濃度ｎ型ＧａＡｓストライプ層４をもつ図５の従来構造の電界効果トランジスタとに比較して，大きな特性の改善が達成され，２ＤＥＧＦＥＴの一層の高性能化を図るという効果が実証されたこと。
ウ　引用文献３に記載された発明の電界効果トランジスタの第１の実施例の構造を示す図から，前記第１の実施例に係る電界効果トランジスタが，
　半絶縁性ＧａＡｓ基板８と，
　この半絶縁性ＧａＡｓ基板８の上にストライプ状に複数個に分割して形成されたｎ型ＡｌＧａＡｓ層（下層）９と，
　このｎ型ＡｌＧａＡｓ層（下層）９の上に形成された不純物無添加ＧａＡｓ層６と，
　この不純物無添加ＧａＡｓ層６の上に形成されたｎ型ＡｌＧａＡｓ層（上層）１０とから成る三層構造を一周期としてこれを複数周期に亘って連続的に堆積した積層半導体層１１と，
　この積層半導体層１１の上面とその側面および半絶縁性ＧａＡｓ基板８の上面の各面に接して形成されたゲート電極３と，
　このゲート電極３を挟んで互いに離間して形成されたソース電極１およびドレイン電極２を有している，ＧａＡｓおよびＡｌＧａＡｓのヘテロ接合を用いた電界効果トランジスタであって，
　離間して形成された前記ソース電極１と前記ドレイン電極２との間には，隣接する前記積層半導体層１１の互いに対向する面を第１の側壁面及び第２の側壁面とし，当該第１および第２の側壁面の間に位置する底面を画定する長さ，幅，および深さとを有する複数のトレンチが形成されており，
　前記複数のトレンチの各々の前記底面は，前記ＧａＡｓおよびＡｌＧａＡｓのヘテロ接合の最下層のヘテロ接合よりも下方の位置にあり，
　前記ＧａＡｓおよびＡｌＧａＡｓのヘテロ接合の最上層のヘテロ接合上に配置された凹凸状ゲート電極３は，前記トレンチの各々の中に配置され，前記ゲート電極３は上面と底面とを有し，前記ゲート電極３の前記底面は前記複数のトレンチの各々の前記第１の側壁面，前記底面，および前記第２の側壁面に並置されているものであることにより，当該ゲート電極３の前記底面が前記最下層のＧａＡｓおよびＡｌＧａＡｓのヘテロ接合よりも下方の位置にあるという構造を有していることが理解されること。
４　引用文献４ 
　本願の優先権主張の日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献４には，図面とともに，次の記載がある。（なお，丸の中に数字が記載された表記は，括弧を用いた表記に修正して記載した。） 
  
（１）「２．特許請求の範囲
　半絶縁性半導体基板上に，（１）第１の導電型不純物，及び第１の導電型不純物とは逆の第２の導電型不純物のいずれもドープされていない，または十分低い不純物濃度を有する第１または第２の導電型の第１の半導体層と，（２）該第１の半導体層に比し広い禁制帯幅を有し且つ上記第１の半導体層に比し高い不純物濃度を有する第１または第２の導電型の半導体層とが，（３）上記第１の半導体層と上記第２の半導体層との間に，上記第１の半導体層に比し広い禁制帯幅を有し且つ第１の導電型不純物，及び第２の導電型不純物のいずれもドープされていない，または十分低い第１または第２の導電型不純物濃度を有する第１または第２の導電型の第３の半導体層を介挿して，または介挿することなしに，それらの順に積層されている構成を有する積層体が形成され，
　
上記積層体上に，その幅を横切って延長しているゲート電極が，（１）上記第２の半導体層と等しいか上記第２の半導体層に比し狭い禁制帯幅を有し且つ第１の導電型不純物，及び第２の導電型不純物のいずれもドープされていない，または十分に低い第１または第２の導電型不純物濃度を有する第３の半導体層を介して，または介することなしに，且つ（２）空隙または大なる誘電率を有する絶縁層を介して，または介することなしに形成され
　上記積層体の上記ゲート電極を挟んだ両位置において，ソース電極及びドレイン電極がそれぞれ形成され，
　
上記積層体に，その上記半絶縁性半導体基板側とは反対側から，少なくとも上記ゲート電極下において，上記ソース電極及びドレイン電極を結ぶ方向に，上記積層体の上記半絶縁性半導体基板側の半導体層に終絡する深さで，延長している，内面に上記ゲート電極が接している複数の溝
が，上記ソース電極及びドレイン電極を結ぶ方向に延長している複数の積層体部を形成するように，上記ソース電極及びドレイン電極を結ぶ方向と直交する方向に配列して形成されていることを特徴とする電界効果型トランジスタ
「３．発明の詳細な説明
　
産業上の利用分野
　本発明は，電界効果型トランジスタに関する。
　
従来の技術
　
電界効果型トランジスタとして，従来，第１８図を伴なって次に述べる構成を有するものが提案されている
　
すなわち，例えばＧａＡＳでなる半絶縁性半導体基板１上に，ｎ型不純物及びｐ型不純物のいずれもドープされていない（ｐ型不純物及びｎ型不純物のいずれも積極的にドープさせることなしに形成されている），または例えば１０
１４
ａｔｏｍ／ｃｍ
３
以下というような十分低いｎ型不純物濃度を有する，例えば，ＧａＡｓでなるｎ型またはｐ型の半導体層１１と，その半導体層１１に比し広い禁制帯幅を有し且つ半導体層１１に比し高い不純物濃度を右する，例えばＡｌ
ｘ
Ｇａ
１−ｘ
Ａｓ（０＜ｘ＜１）でなるｎ型の半導体層１２とが，それらの順に積層されている構成の積層体１０が形成されている
　
しかして，その積層体１０の半導体層１２上に，その幅を横切って延長しているゲート電極２０が，半導体層１２との間でショットキ接合２１を形成するように，ストライプ状に，局部的に，形成されている
　
また，積層体１０の半導体層１２上に，ゲート電極２０を挟んだ両位置において，ソース電極２２及びドレイン電極２３が，半導体層１２とオーム接触するように，それぞれ形成されている
　以上が，従来，提案されている電界効果型トランジスタの構成である。
　＜途中省略＞
　このため，ソース電極２２及びドレイン電極２３間に負荷を通じて所要の電源を接続した状態で，ゲート電極２０及びソース電極２２間にゲート電圧を印加させることによって，そのゲート電圧の値に応じて制御された電流を，ソース電極２２，ドレイン電極２３及び電子ガス層２４を通じて，負荷に供給する，というｎチャンネル電界効果型トランジスタとしての機能が得られる。
　
発明が解決しようとする問題点
　しかしながら，上述した
従来の電界効果型トランジスタの場合，ソース電極２２及びドレイン電極２３間がオン状態であるときの，それらソース電極２２及びトレイン電極２３間の内部抵抗が比較的高かったり，負荷に供給する電流が小さな値でしか得られなかったり，ゲート電圧がある値以上になれば負荷に供給する電流が飽和したり，また，ゲート電圧がある値以上になれば，半導体層１２を通る電流が生じたりし，よって，ゲート電極２０及びソース電極２２間に印加するゲート電圧に応じて有効に制御された電流を，負荷に，大なる値で，効果的に供給することができない，という欠点を有していた
　ま
た，上述した従来の電界効果型トランジスタの場合，電子ガス層２４が２次元電子ガス層として形成されるため，電子ガス層２４に移動する電子が広がりを有する
　
このため，電子ガス層２４に移動する電子が，半導体層１１においてそれに含まれている不純物の散乱の影響を受け易いため，電子ガス層２４に移動する電子の移動度を速くするのに一定の限度を有し，よって，電界効果型トランジスタとしての機能を高速度で得るのに一定の限度を有する，などの欠点を有していた
「
作　用・効果
　＜途中省略＞
　
しかしながら，本発明による電界効果型トランジスタの場合，積層体に，少なくともゲート電極下において，内面にゲート電極が接触している複数の溝，または第２の半導体層とは逆の導電型を有する複数の半導体領域が形成されているので，ゲート電極及びソース電極間に印加するゲート電圧の値を，ソース電極及びドレイン電極間がオン状態を保っている範囲で，適当に選ぶことによって，第１の半導体層での電子ガス層（または正孔ガス層）が，第１の半導体層において不純物の散乱の影響を受は難い１次元電子ガス層（または１次元正孔ガス層）として形成される
　
このため，電子ガス層（または正孔ガス層）に移動する電子（または正孔）の移動度を，所期の速い移動度にすることができ，よって，電界効果型トランジスタとしての機能を所期の速い速度で得ることができる
　
また，第１の半導体層に，複数の電子ガス層（または正孔ガス層）が形成されるので，ゲート電極及びソース電極間に印加するゲート電圧に応じて有効に制御された電流を，負荷に大なる値で，効果的に供給することができる，などの優れた作用効果が得られる
「
実施例１
　次に，第１図，第２図及び第３図を伴なって，本発明による電界効果型トランジスタの第１の実施例を述べよう。
　第１図，第２図及び第３図において，第１８図との対応部分には同一符号を付して示す。
　第１図，第２図及び第３図に示す
本発明による電界効果型トランジスタの第１の実施例は，次の事項を除いて，第１８図で上述した従来の電界効果型トランジスタの場合と同様の構成を有する
　すなわち，積層体１０が，１つの半導体層１１と１つの半導体層１２とがそれらの順に積層されている構成を有しているのに代え，
薄い厚さを有する複数例えば３つの半導体層１１と，同様の複数従って３つの半導体層１２とが，積層体１１−１２の順で交互順次に積層されている構成を有している
　また，積層体１０に，半絶縁性半導体基板１側とは反対側から，ソース電極２２及びドレイン電極２３を結ぶ方向に，半絶縁性半導体基板１側の半導体層１１に終絡する深さで，延長している複数例えば４つのｐ型の半導体領域３１が，ソース電極２２及びドレイン電極２３を結ぶ方向に延長している４つの積層体部３２を形成するように，ソース電極２２及びドレイン電極２３を結ぶ方向と直交する方向に配列して形成されている。
　さらに，
積層体１０内に，その上方から，ゲート電極２０下の領域を除く領域に，高いｎ型不純物濃度を有する半導体領域５１及び５２が形成されている
　なお，ゲート電極２０は，積層体１０の半導体層１２にショットキ接合２１を形成するように形成されていなくてもよい。
　以上が，本発明による電界効果型トランジスタの第１の実施例の構成であるが，このような構成を有する本発明による電界効果型トランジスタは，実際上，第２図〜第７図を伴なって次のようにして製造される。
　すなわち，半絶縁性半導体基板１上に，３つの半導体層１１と，３つの半導体層１２とが，半導体層１１−１２の順で交互順次に積層されている積層体１０が形成されている構成を得る（第２図）。
　＜途中省略＞
　
次に，積層体１０内に，その上方から，ゲート電極２０をマスクとしてｎ型不純物イオンを打込み，積層体１０内に，第１図で上述した高いｎ型不純物濃度を有する半導体領域５１及び５２を形成する
　
次に，半導体領域５１及び５２上に，それぞれソース電極２２及びドレイン電極２３を形成
　以上が，本発明による電界効果型トランジスタの第１の実施例の構成である。
　＜途中省略＞
　従って，第１８図で上述した電界効果型トランジスタの場合と同様に，ソース電極２２及びドレイン電極２３間に負荷を通じて所要の電源を接続した状態で，グート電極２０及びソース電極２２間にゲート電圧を印加させることによって，そのゲート電圧に応じて制御された電流を，ソース電極２２，ドレイン電極２３，半導体領域５１及び５２，多数の電子ガス層２４を通じてゲート電圧の値に応じて制御された電流を負荷に供給する，というｎチャンネル電界効果型トランジスタとしての機能が得られる。
　しかしながら，第１図に示す
本発明による電界効果型トランジスタの場合
　このため，
電子ガス層２４が１次元電子ガス層として形成されている場合，その電子ガス層２４を移動する電子の移動度が，電子ガス層２４が２次元電子ガス層として形成されている場合に比し，格段的に速くなる
　従って，電界効果型トランジスタとしての機能を，第１８図で上述した従来の電界効果型トランジスタの場合に比し格段的に高速で得ることができる。
　
また，電子ガス層２４が多数（上例の場合４×３（＝１２）個）形成されており，また，それら多数の電子ガス層２４が高いｎ型半導体領域５１及び５２間に延長し，そして，それら半導体領域５１及び５２にそれぞれソース電極２２およドレイン電極２３が付されているので，ソース電極２２及びドレイン電極２３間の内部抵抗が低く，従ってゲート電極２０及びソース電極２２間に印加するゲート電圧の値に応じて制御された電流を，負荷に，大なる値で供給することができる
「
実施例６，７，８，９及び１０
　次に，第１３図，第１４図，第１５図，第１６図及び第１７図を伴なって，本発明による電界効果型トランジスタの第６，第７，第８，第９及び第１０の実施例を述べよう。
　
第１３図，第１４図，第１５図，第１６図及び第１７図において
第１図
との対応部分には同一符号を付して詳細説明を省略する
　
第１３図〜第１７図に示す本発明による第６〜第１０の実施例は，本発明による電界効果型トランジスタの第１〜第５の実施例における上述した半導体層３１が，溝６５に代えられ，これに応じてその溝６５の内面にゲート電極２０が接していることを除いて，本発明による電界効果型トランジスタの第１〜第５の実施例と同様の構成を有する
　なお，この場合，ゲート電極２０は，半導体層１１との間でショットキ接合６６を形成するように，溝６４の内面に接している。
　以上が，本発明による電界効果型トランジスタの第６，第７，第８，第９及び第１０の実施例の構成であるが，それらがそれぞれ，上述した事項を除いて，本発明による電界効果型トランジスタの第１，第２，第３，第４及び第５の実施例と同様の構成を有するので，詳細説明は省略するが，ゲート電極２０及びソース電極２２間に印加するゲート電極の値に応じてゲート電極２０と半導体層１１との間のショットキ接合６６から半導体層１１内に広がる空乏層の広がりが変更する機構で，本発明による電界効果型トランジスタの第１，第２，第３，第４及び第５の実施例の場合と同様の優れた作用効果が得られる。
　なお，上述においては，積層体１０が，複数の半導体層１１と複数の半導体層１２とが，半導体層１１−１２の順で交互順次に積層されている場合を述べたが，１つの半導体層１１と，１つの半導体層１２とがそれらの順に積層されている構成として，上述したと同様の作用効果を得ることもできる。
　また，上述した「ｎ型」を「ｐ型」，「電子ガス層」を「正孔ガス層」，「電子」を「正孔」と読み代えた構成として，ｐ型チャンネル型電界効果型トランジスタの機能を得るようにすることもできる。
　その他，本発明による電界効果型トランジスタの僅かな例を示したに止まり，本発明の精神を脱することなしに，種々の変型，変更をなし得るであろう。」（８ページ左上欄１０行−同ページ左下欄１９行）
「
」
　図１３Ａ，Ｂ及びＣは，引用文献４に記載された発明による電界効果トランジスタの第６の実施例を示す平面図，第１３図ＡのＢ−Ｂ線上の断面図及び第１３図ＡのＣ−Ｃ線上の断面図であって，上記摘記した事項及び技術常識を参酌すれば，これらの図から，以下の事項を見て取ることができる。
　ＧａＡｓでなる半絶縁性半導体基板１と，
　前記ＧａＡｓでなる半絶縁性半導体基板１上に形成された，ｎ型不純物及びｐ型不純物のいずれもドープされていない（ｐ型不純物及びｎ型不純物のいずれも積極的にドープさせることなしに形成されている），または例えば１０１４ａｔｏｍ／ｃｍ３以下というような十分低いｎ型不純物濃度を有する，例えば，ＧａＡｓでなるｎ型またはｐ型の半導体層１１と，その半導体層１１に比し広い禁制帯幅を有し且つ半導体層１１に比し高い不純物濃度を右する，例えばＡｌｘＧａ１−ｘＡｓ（０＜ｘ＜１）でなるｎ型の半導体層１２とが，それらの順に，複数例えば３つの半導体層１１と，同様の複数従って３つの半導体層１２とが，積層体１１−１２の順で交互順次に積層されている構成を有している積層体１０と，
　前記積層体１０の最上層の半導体層１２上に，その幅を横切って，ストライプ状に，局部的に，延長して形成されているゲート電極２０と，
　前記積層体１０内に，その上方から，ゲート電極２０下の領域を除く領域に形成されている，高いｎ型不純物濃度を有する半導体領域５１及び５２と，
　前記積層体１０の最上層の半導体層１２上に，ゲート電極２０を挟んだ両位置において，前記高いｎ型不純物濃度を有する半導体領域５１及び５２における前記最上層の半導体層１２とオーム接触するように，それぞれ形成されている，ソース電極２２及びドレイン電極２３と，
　上記積層体１０に，その上記半絶縁性半導体基板１側とは反対側から，少なくとも上記ゲート電極２０下において，上記ソース電極２２及びドレイン電極２３を結ぶ方向に，上記積層体１０の上記半絶縁性半導体基板１側の半導体層１１に終絡する深さで，延長して形成した，内面に上記ゲート電極が接している複数の溝６５であって，当該複数の溝６５は，上記ソース電極２２及びドレイン電極２３を結ぶ方向に延長している複数の積層体部１０を形成するように，上記ソース電極及びドレイン電極を結ぶ方向と直交する方向に配列して形成されたものである電界効果型トランジスタの構造であって，
　前記ソース電極２２と前記ドレイン電極２３との間に配置された複数の溝６５の各々は，第１の側壁面と，第２の側壁面と，当該第１および第２の側壁面の間に位置する底面を画定する長さ，幅，および深さとを有し，前記複数の溝６５の各々の前記底面は最下層の積層体１１−１２の界面よりも下方の位置にある，前記複数の溝６５であり，
　前記最上層の半導体層１２上に配置されたゲート電極２０であって，前記ゲート電極２０は前記溝６５の各々の中に配置され，前記ゲート電極２０は上面と底面とを有し，前記ゲート電極２０の前記底面は前記複数の溝６５の各々の前記第１の側壁面，前記底面，および前記第２の側壁面に並置されているものであることにより，当該ゲート電極２０の前記底面が前記最下層の積層体１１−１２の界面よりも下方の位置にあり，その形状が，凹凸状であるゲート電極とを有する，電界効果型トランジスタの構造。
（２）上記（１）から，引用文献４には，以下の技術的事項が記載されているものと認められる。 
ア　従来の電界効果型トランジスタは，ゲート電極２０及びソース電極２２間に印加するゲート電圧に応じて有効に制御された電流を，負荷に，大なる値で，効果的に供給することができない，という欠点を有していたこと。また，従来の電界効果型トランジスタの場合，電子ガス層２４が２次元電子ガス層として形成されるため，電子ガス層２４に移動する電子が広がりを有するため，電子ガス層２４に移動する電子が，半導体層１１においてそれに含まれている不純物の散乱の影響を受け易く，電子ガス層２４に移動する電子の移動度を速くするのに一定の限度を有し，よって，電界効果型トランジスタとしての機能を高速度で得るのに一定の限度を有する，という欠点を有していたこと。
イ　電界効果型トランジスタの構造として，以下の構造，すなわち，
　ＧａＡｓでなる半絶縁性半導体基板１と，
　前記ＧａＡｓでなる半絶縁性半導体基板１上に形成された，ｎ型不純物及びｐ型不純物のいずれもドープされていない（ｐ型不純物及びｎ型不純物のいずれも積極的にドープさせることなしに形成されている），または例えば１０１４ａｔｏｍ／ｃｍ３以下というような十分低いｎ型不純物濃度を有する，例えば，ＧａＡｓでなるｎ型またはｐ型の半導体層１１と，その半導体層１１に比し広い禁制帯幅を有し且つ半導体層１１に比し高い不純物濃度を右する，例えばＡｌｘＧａ１−ｘＡｓ（０＜ｘ＜１）でなるｎ型の半導体層１２とが，それらの順に，複数例えば３つの半導体層１１と，同様の複数従って３つの半導体層１２とが，積層体１１−１２の順で交互順次に積層されている構成を有している積層体１０と，
　前記積層体１０の最上層の半導体層１２上に，その幅を横切って，ストライプ状に，局部的に，延長して形成されているゲート電極２０と，
　前記積層体１０内に，その上方から，ゲート電極２０下の領域を除く領域に形成されている，高いｎ型不純物濃度を有する半導体領域５１及び５２と，
　前記積層体１０の最上層の半導体層１２上に，ゲート電極２０を挟んだ両位置において，前記高いｎ型不純物濃度を有する半導体領域５１及び５２における前記最上層の半導体層１２とオーム接触するように，それぞれ形成されている，ソース電極２２及びドレイン電極２３と，
　上記積層体１０に，その上記半絶縁性半導体基板１側とは反対側から，少なくとも上記ゲート電極２０下において，上記ソース電極２２及びドレイン電極２３を結ぶ方向に，上記積層体１０の上記半絶縁性半導体基板１側の半導体層１１に終絡する深さで，延長して形成した，内面に上記ゲート電極が接している複数の溝６５であって，当該複数の溝６５は，上記ソース電極２２及びドレイン電極２３を結ぶ方向に延長している複数の積層体部１０を形成するように，上記ソース電極及びドレイン電極を結ぶ方向と直交する方向に配列して形成されたものである電界効果型トランジスタの構造であって，
　前記ソース電極２２と前記ドレイン電極２３との間に配置された複数の溝６５の各々は，第１の側壁面と，第２の側壁面と，当該第１および第２の側壁面の間に位置する底面を画定する長さ，幅，および深さとを有し，前記複数の溝６５の各々の前記底面は最下層の積層体１１−１２の界面よりも下方の位置にある，前記複数の溝６５であり，
　前記最上層の半導体層１２上に配置されたゲート電極２０であって，前記ゲート電極２０は前記溝６５の各々の中に配置され，前記ゲート電極２０は上面と底面とを有し，前記ゲート電極２０の前記底面は前記複数の溝６５の各々の前記第１の側壁面，前記底面，および前記第２の側壁面に並置されているものであることにより，当該ゲート電極２０の前記底面が前記最下層の積層体１１−１２の界面よりも下方の位置にあり，その形状が，凹凸状であるゲート電極とを有する，電界効果型トランジスタの構造を採用することによって，上記アの欠点を解消することができること。
  
第５　対比 
ア　本願発明と引用発明を対比すると，以下のとおりとなる。
（ア）引用発明の「ＡｌＧａＮ／ＧａＮ　ＨＥＭＴ」とは，ＡｌＧａＮ／ＧａＮヘテロ構造型のHigh Electron Mobility Transistor　のことであり，半導体素子の一種であるから，引用発明の「ＡｌＧａＮ／ＧａＮ　ＨＥＭＴ」は，本願発明の「素子」に相当する。
（イ）引用発明は，「有機金属化学蒸着により成長した」「ＡｌＧａＮ／ＧａＮヘテロ構造における，ＡｌＧａＮ／ＧａＮ界面に，二次元キャリアガスが形成される」「ＡｌＧａＮ／ＧａＮ多重チャネル構造」を有するものであり，「前記構造中には，２ＤＥＧが存在する」ものであり，さらに，前記「多重チャネル構造」が，２以上のチャネルを有することは「ｍｕｌｔｉｐｌｅ（多重）」という用語の定義上明らかであるから，引用発明の「多重チャネル構造」が，「最上層の２ＤｘＧチャネル」と，「最下層の２ＤｘＧチャネル」を備えた「エピタキシャル構造体」であることは明らかである。
（ウ）引用発明の「Ｓｉデルタドーピングシート」は，本願発明の「デルタドーピング層」に相当する。
　そして，引用発明の前記「Ｓｉデルタドーピングシート」は，「傾斜領域の高Ａｌ組成端」に配置されており，さらに，引用発明において，「ＡｌＧａＮ／ＧａＮ多重チャネル構造」の「前記構造中」に「２ＤＥＧが存在」するのは，「自由電子の源としてのドーピング」が「ＡｌＧａＮ層に制限し」て「ドープ」されているからであることから，引用発明の前記「２ＤＥＧ」「チャネル」は，前記「Ｓｉデルタドーピングシート」の存在により誘発されたものといえる。
　すなわち，引用発明の「構造中には，２ＤＥＧが存在する」「ＡｌＧａＮ／ＧａＮ多重チャネル構造」の，それぞれの「チャネル」における「２ＤＥＧ」は，いずれも「Ｓｉデルタドーピングシート」の存在により誘発されたものといえるから，引用発明の多重チャネル構造における，最下層の「２ＤＥＧ」「チャネル」は，「デルタドーピング層の存在により誘発された」ものといえる。
（エ）引用発明は，「継続した周期的な単極のキャリア集団を有する多重の周期を有する超格子構造」を有するものであるから，引用発明の「多重チャネル構造」における各「チャネル」は，いずれも「単極」，すなわち「２ＤＥＧ」であることが理解できる。したがって，引用発明と，本願発明は，いずれも，「前記２ＤｘＧチャネルの全てが，２ＤＥＧチャネル又は２ＤＨＧチャネルである」点で一致する。
イ　以上のことから，本願発明と引用発明との一致点及び相違点は，次のとおりである。 
【一致点】 
「素子であって，
　最上層の２ＤｘＧチャネルと，第１のデルタドーピング層の存在により誘発された最下層の２ＤｘＧチャネルとを有する超格子構造体を有するエピタキシャル構造体を有し，
　前記最下層の２ＤｘＧチャネルは第１のヘテロ構造体に生成されており，
　前記２ＤｘＧチャネルの全てが，２ＤＥＧチャネル又は２ＤＨＧチャネルであるものである素子。」 
  
【相違点】 
＜相違点１＞
　本願発明は，「前記最上層の２ＤｘＧチャネルと前記最下層の２ＤｘＧチャネルとの間に配置され，第２のデルタドーピング層の存在により誘発された少なくとも１つの中間層の２ＤｘＧチャネルとを有」し，「前記中間層の２ＤｘＧチャネルは第２のヘテロ構造体に生成されており」，「前記第１のヘテロ構造体は前記第２のヘテロ構造体と直接接触しており」という構成を備えるのに対して，引用発明は，チャネルが「多重」であると特定されている点。
＜相違点２＞ 
　本願発明は，「前記最上層の２ＤｘＧチャネル上に配置され，前記２ＤｘＧチャネルの各々にオーミック接続されたソース電極と，前記最上層の２ＤｘＧチャネル上に配置され，前記２ＤｘＧチャネルの各々にオーミック接続されたドレイン電極と」を有するのに対し，引用発明は，ＨＥＭＴであるが，ソース電極，ドレイン電極についての記載がない点。
＜相違点３＞
　本願発明は，「前記ソース電極と前記ドレイン電極との間に配置された複数のトレンチであって，前記複数のトレンチの各々は，第１の側壁面と，第２の側壁面と，当該第１および第２の側壁面の間に位置する底面を画定する長さ，幅，および深さとを有し，前記複数のトレンチの各々の前記底面は最下層の２ＤｘＧチャネルの位置または当該チャネルよりも下方の位置にある，前記複数のトレンチと，
前記最上層の２ＤｘＧチャネル上に配置された凹凸状ゲート電極であって，前記ゲート電極は前記トレンチの各々の中に配置され，前記ゲート電極は上面と底面とを有し，前記ゲート電極の前記底面は前記複数のトレンチの各々の前記第１の側壁面，前記底面，および前記第２の側壁面に並置されているものであることにより，当該ゲート電極の前記底面が前記最下層の２ＤｘＧチャネルの位置または当該チャネルよりも下方の位置にある，前記凹凸状ゲート電極とを有し，」という構造を備えるのに対して，引用発明は，ＨＥＭＴであるが，ゲート電極についての記載がなく，また，ソース電極とドレイン電極との間にトレンチを有していない点。 
第６　判断 
１　上記相違点について，判断する。
ア　相違点１について
　引用文献１では，８つの周期を有するｎ型Ａｌ０．２２Ｇａ０．７８Ｎ／ＧａＮ超格子構造を用いて，傾斜ドープを用いたコンセプトの実現可能性を実験において確認しているのであるから，引用発明の「多重チャネル構造」の「多重」は，チャネルの数が２である場合よりも多いチャネル構造を意味しているものと理解することが自然といえる。
　そうすると，引用発明の超格子構造は，ＧａＮ量子井戸と，Ａｌ０．２２Ｇａ０．７８Ｎ層及び傾斜領域の高Ａｌ組成端にＳｉデルタドーピングシートを配置した傾斜層からなるＡｌＧａＮ層とを積層した構造を一周期として，これを多重にわたって連続的に堆積した積層構造となるように，有機金属化学蒸着により成長したものであるから，引用発明は，最上層の２ＤｘＧチャネルと最下層の２ＤｘＧチャネルとの間に配置された，「第２のデルタドーピング層の存在により誘発された少なくとも１つの中間層の２ＤｘＧチャネル」を有するといる。
　さらに，引用発明は，「ＡｌＧａＮ／ＧａＮヘテロ構造における，ＡｌＧａＮ／ＧａＮ界面に，二次元キャリアガスが形成されるものであり」，また，「ＧａＮ量子井戸と，Ａｌ０．２２Ｇａ０．７８Ｎ層及び傾斜領域の高Ａｌ組成端にＳｉデルタドーピングシートを配置した傾斜層からなるＡｌＧａＮ層とを積層した構造を一周期として，これを多重にわたって連続的に堆積した積層構造となるように，有機金属化学蒸着により成長したものであ」ることから，引用発明の超格子構造が，「前記中間層の２ＤｘＧチャネルは第２のヘテロ構造体に生成されており」，「前記第１のヘテロ構造体は前記第２のヘテロ構造体と直接接触しており」という構成を備えることも明らかである。
　したがって，相違点１は，実質的なものではない。
イ　相違点２について
　電極と半導体との接触抵抗の低減は周知の課題である。
　一方，上記第４の２（２）のとおり，引用文献２には，複数の２次元電子ガスを有する電界効果トランジスタにおいて，アンドープＡｌＧａＮ層１０６上，並びに，アンドープＡｌＧａＮ層１０６，アンドープＧａＮ層１０５，アンドープＡｌＧａＮ層１０４及びアンドープＧａＮ層１０３の一部を選択的に除去して形成したオーミックリセス部となる凹部内であってアンドープＧａＮ層１０３上に，Ｔｉ層とＡｌ層とからなるソース電極１０８及びドレイン電極１０９を配置することで，前記アンドープＡｌＧａＮ層１０４及びアンドープＧａＮ層１０３のヘテロ接合界面と，前記アンドープＧａＮ層１０５及びアンドープＡｌＧａＮ層１０６のヘテロ接合界面とに対して横方向から接触させて，前記ソース電極１０８及びドレイン電極１０９が，これらのヘテロ接合界面に形成されるチャネルの各々とオーミック接続されるように形成した構造を採用することによって，ソース電極及びドレイン電極のコンタクト抵抗を低減することができることが記載されている。
　そして，引用発明においても，ソース電極及びドレイン電極のコンタクト抵抗が低いことが望ましいことは明らかであるから，引用発明に係るＨＥＭＴにおいて，ソース電極，ドレイン電極の具体的な構造として，引用文献２に記載された構造を採用すること，すなわち，上記相違点２について，本願発明の構成を採用することは，当業者が容易になし得たことである。
ウ　相違点３について
（ア）２ＤＥＧＦＥＴの一層の高性能化を図ることは周知の課題である。
（イ）一方，上記第４の３（２）のとおり，引用文献３には，２ＤＥＧＦＥＴの構造として，
　半絶縁性ＧａＡｓ基板８と，
　この半絶縁性ＧａＡｓ基板８の上にストライプ状に複数個に分割して形成されたｎ型ＡｌＧａＡｓ層（下層）９と，
　このｎ型ＡｌＧａＡｓ層（下層）９の上に形成された不純物無添加ＧａＡｓ層６と，
　この不純物無添加ＧａＡｓ層６の上に形成されたｎ型ＡｌＧａＡｓ層（上層）１０とから成る三層構造を一周期としてこれを複数周期に亘って連続的に堆積した積層半導体層１１と，
　この積層半導体層１１の上面とその側面および半絶縁性ＧａＡｓ基板８の上面の各面に接して形成されたゲート電極３と，
　このゲート電極３を挟んで互いに離間して形成されたソース電極１およびドレイン電極２を有している，ＧａＡｓおよびＡｌＧａＡｓのヘテロ接合を用いた電界効果トランジスタであって，
　離間して形成された前記ソース電極１と前記ドレイン電極２との間には，隣接する前記積層半導体層１１の互いに対向する面を第１の側壁面及び第２の側壁面とし，当該第１および第２の側壁面の間に位置する底面を画定する長さ，幅，および深さとを有する複数のトレンチが形成されており，
　前記複数のトレンチの各々の前記底面は，前記ＧａＡｓおよびＡｌＧａＡｓのヘテロ接合の最下層のヘテロ接合よりも下方の位置にあり，
　前記ＧａＡｓおよびＡｌＧａＡｓのヘテロ接合の最上層のヘテロ接合上に配置された凹凸状ゲート電極３は，前記トレンチの各々の中に配置され，前記ゲート電極３は上面と底面とを有し，前記ゲート電極３の前記底面は前記複数のトレンチの各々の前記第１の側壁面，前記底面，および前記第２の側壁面に並置されているものであることにより，当該ゲート電極３の前記底面が前記最下層のＧａＡｓおよびＡｌＧａＡｓのヘテロ接合よりも下方の位置にあるという構造を採用することによって，
　同一のゲート寸法で形成した高濃度ｎ型ＧａＡｓストライプ層４をもつ従来構造の電界効果トランジスタとに比較して，大きな特性の改善が達成され，２ＤＥＧＦＥＴの一層の高性能化を図るという効果が実証されたことが記載されている。
（ウ）さらに，上記第４の４（２）のとおり，引用文献４には，電界効果型トランジスタの構造として，
　ＧａＡＳでなる半絶縁性半導体基板１と，
　前記ＧａＡＳでなる半絶縁性半導体基板１上に形成された，ｎ型不純物及びｐ型不純物のいずれもドープされていない（ｐ型不純物及びｎ型不純物のいずれも積極的にドープさせることなしに形成されている），または例えば１０１４ａｔｏｍ／ｃｍ３以下というような十分低いｎ型不純物濃度を有する，例えば，ＧａＡｓでなるｎ型またはｐ型の半導体層１１と，その半導体層１１に比し広い禁制帯幅を有し且つ半導体層１１に比し高い不純物濃度を右する，例えばＡｌｘＧａ１−ｘＡｓ（０＜ｘ＜１）でなるｎ型の半導体層１２とが，それらの順に，複数例えば３つの半導体層１１と，同様の複数従って３つの半導体層１２とが，積層体１１−１２の順で交互順次に積層されている構成を有している積層体１０と，
　前記積層体１０の最上層の半導体層１２上に，その幅を横切って，ストライプ状に，局部的に，延長して形成されているゲート電極２０と，
　前記積層体１０内に，その上方から，ゲート電極２０下の領域を除く領域に形成されている，高いｎ型不純物濃度を有する半導体領域５１及び５２と，
　前記積層体１０の最上層の半導体層１２上に，ゲート電極２０を挟んだ両位置において，前記高いｎ型不純物濃度を有する半導体領域５１及び５２における前記最上層の半導体層１２とオーム接触するように，それぞれ形成されている，ソース電極２２及びドレイン電極２３と，
　上記積層体１０に，その上記半絶縁性半導体基板１側とは反対側から，少なくとも上記ゲート電極２０下において，上記ソース電極２２及びドレイン電極２３を結ぶ方向に，上記積層体１０の上記半絶縁性半導体基板１側の半導体層１１に終絡する深さで，延長して形成した，内面に上記ゲート電極が接している複数の溝６５であって，当該複数の溝６５は，上記ソース電極２２及びドレイン電極２３を結ぶ方向に延長している複数の積層体部１０を形成するように，上記ソース電極及びドレイン電極を結ぶ方向と直交する方向に配列して形成されたものである電界効果型トランジスタの構造であって，
　前記ソース電極２２と前記ドレイン電極２３との間に配置された複数の溝６５の各々は，第１の側壁面と，第２の側壁面と，当該第１および第２の側壁面の間に位置する底面を画定する長さ，幅，および深さとを有し，前記複数の溝６５の各々の前記底面は最下層の積層体１１−１２の界面よりも下方の位置にある，前記複数の溝６５であり，
　前記最上層の半導体層１２上に配置されたゲート電極２０であって，前記ゲート電極２０は前記溝６５の各々の中に配置され，前記ゲート電極２０は上面と底面とを有し，前記ゲート電極２０の前記底面は前記複数の溝６５の各々の前記第１の側壁面，前記底面，および前記第２の側壁面に並置されているものであることにより，当該ゲート電極２０の前記底面が前記最下層の積層体１１−１２の界面よりも下方の位置にあり，その形状が，凹凸状であるゲート電極とを有する，電界効果型トランジスタの構造を採用することによって，
　従来の電界効果型トランジスタの，ゲート電極２０及びソース電極２２間に印加するゲート電圧に応じて有効に制御された電流を，負荷に，大なる値で，効果的に供給することができない，という欠点，及び，電子ガス層２４が２次元電子ガス層として形成されるため，電子ガス層２４に移動する電子が広がりを有するため，電子ガス層２４に移動する電子が，半導体層１１においてそれに含まれている不純物の散乱の影響を受け易く，電子ガス層２４に移動する電子の移動度を速くするのに一定の限度を有し，よって，電界効果型トランジスタとしての機能を高速度で得るのに一定の限度を有する，という欠点を解消できることが記載されている。
　
（エ）してみれば，引用発明において，ＨＥＭＴの一層の高性能化を図るために，引用文献３及び引用文献４に記載された構造を採用すること，すなわち，上記相違点３について本願発明の構成を採用することは，当業者が容易になし得たことである。
エ　そして，本願発明の奏する作用効果は，引用発明，引用文献２ないし４に記載された事項から予測される範囲内のものであり，格別顕著であるということはできない。
オ　したがって，本願発明は，引用発明，引用文献２ないし４に記載された事項に基づいて，当業者が容易に発明をすることができたものである。
カ　なお，審判請求人は，平成３１年３月３０日に提出した意見書において，「またこの文献はヘテロ構造についての２００３年という黎明期のものであるため，ヘテロ構造の積層や各ヘテロ構造が２ＤＥＧチャネルを形成しうることについての記載にとどまっており，本願発明が解決したような，どのように２ＤＥＧチャネルをコントロールするかという点については全く認識をしていないがため，それについては何らの開示がありません。
　したがって，この引用文献に基づく発明は，そもそも本願発明の出発点とはなりえないものであり主因用例としての適格を著しく欠いております。」と主張する。
　しかしながら，上記第４の１（２）のとおり，引用文献１は，ＧａＮベースのデバイス技術は，近年飛躍的に発展しており，いくつかの分野で商業化に近づいており，ｃ軸に沿った強い分極を用いて，１×１０１３ｃｍ−２以上の電荷密度をもつ二次元電子ガス（２ＤＥＧｓ）を形成でき，２　Ａ／ｍｍ以上の電流密度をもつ高電子移動度トランジスタ（ＨＥＭＴｓ）の作製が可能であることを前提として，変調ドープＡｌＧａＮ／ＧａＮ超格子のエネルギー障壁を最小にする設計手法を示した論文であるから，当該引用文献１の記載に基づいて，前記設計手法を適用した高電子移動度トランジスタ（ＨＥＭＴｓ）に係る技術思想を理解し，当該技術思想，すなわち発明を主たる引用発明として進歩性を検討することに不都合を認めることはできない。
　請求人は，「またこの文献はヘテロ構造についての２００３年という黎明期のものであるため」として，引用文献の公知日の古さを問題とするが，本願発明の進歩性の判断の基準日は本願の優先権の主張の日であるから，この点についても採用することはできない。
キ　さらに，審判請求人は，平成３１年３月３０日に提出した意見書において，「しかしながらまず，引用文献３については，下記の事項の開示上の問題をはらんでいます。
　＜途中省略＞
　・第１乃至第３のヘテロ構造体を具備しているとしても，積層半導体層１３が介在しているため，本願請求項における「前記第２の層（１１４）に直接接触している第３の層（１１６）と，前記第３の層（１１６）上に配置された第４の層（１１８）と，」という構成を満足しない。
　前述しましたように最下の三層構造と上部の三層構造の間に積層半導体層１３が介在しており，本願発明のよう（第１のヘテロ構造体を構成する層と第２のヘテロ構造体を構成する層）とが直接接触しているものではありません。
　以上のことから，引用文献３のみでは言うまでも無く，仮に引用文献１及び２を当該文献に組み合わせたとしても，本願発明に想到しうるものではありません。」と主張する。
　しかしながら，引用文献３のヘテロ構造体は，上記第４の３（２）のとおり，「半絶縁性ＧａＡｓ基板８の上に，Ｓｉを２．５×１０1 8 ｃｍ- 3 の濃度に添加した厚さ５０ｎｍのｎ型ＡｌＧａＡｓ電子供給層（下層）９と，不純物無添加の厚さ３０ｎｍのＧａＡｓチャネル層６と，Ｓｉを２．５×１０1 8 ｃｍ- 3 の濃度に添加した厚さ４０ｎｍのｎ型ＡｌＧａＡｓ電子供給層（上層）１０を連続成長して形成した三層構造を１周期として，これを５周期に亘って順次全面成長する工程」によって作製されるものである。
　そして，前記工程によって作製されたヘテロ構造体を説明する図２，あるいは，図１に記載された「積層半導体層１３」は，「Ｓｉを２．５×１０1 8 ｃｍ- 3 の濃度に添加した厚さ５０ｎｍのｎ型ＡｌＧａＡｓ電子供給層（下層）９と，不純物無添加の厚さ３０ｎｍのＧａＡｓチャネル層６と，Ｓｉを２．５×１０1 8 ｃｍ- 3 の濃度に添加した厚さ４０ｎｍのｎ型ＡｌＧａＡｓ電子供給層（上層）１０を連続成長して形成した三層構造を１周期」が，複数の周期にわたって成長していることを，図面上において簡略に記載するために，これらをまとめて，便宜上「積層半導体層１３」として図示しているものにすぎない。
　すなわち，最下の三層構造と上部の三層構造の間に，「積層半導体層１３」という名称の層が介在しているのではないから，請求人の前記主張は，その主張の前提を誤っており採用することはできない。
第７　むすび
　以上のとおり，本願発明は，その優先権主張の日前に日本国内又は外国において，頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献１に記載された発明及び引用文献２ないし４に記載された事項に基づいて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない。
　したがって，他の請求項に係る発明について検討するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する。