(57)【要約】  光電変換素子（１０）は、結晶性半導体層である基板４０の裏面側に形成される真性非晶質半導体層であるｉ層（４３）と、ｉ層（４３）上に形成されるｐ型非晶質半導体層であるｐ層（４４）と、ｐ層（４３）上に形成される透明導電膜層であるＴＣＯ（４６）と、を含み、ｐ層（４３）の厚さ方向のボロン（Ｂ）濃度は、ＴＣＯ（４６）との界面の位置（Ｘ4）よりもｉ層（４３）側にＢ濃度がピークとなる位置（Ｘ2）を有する。Ｂ濃度は、ピークとなる位置（Ｘ2）からＴＣＯ（５６）との界面の位置（Ｘ4）に向かって、ステップ状、または漸減状、または階段状に減少してもよい。基板（４０）がｎ型である場合、受光面側に真性非晶質半導体層であるｉ層と、ｉ層上に形成されるｎ型非晶質半導体層であるｎ層と、ｎ層上に形成される透明導電膜層であるＴＣＯについては、ｎ層におけるＰ（リン）濃度のピーク位置を、ｉ層を挟んでｎ型の基板（４０）の側とすることがよい。
2014050304.tif 000002
【特許請求の範囲】
【請求項１】
結晶性半導体層の受光面側に形成される真性非晶質半導体層と、
前記真性非晶質半導体層上に形成され結晶性半導体層と同じ導電型の不純物を含む導電性非晶質半導体層と、
前記導電性非晶質半導体層上に形成される透明導電膜層と、
を含み、
前記導電性非晶質半導体層は、前記真性非晶質半導体層を挟み前記結晶性半導体層側の位置で前記不純物の濃度がピークとなり、その位置よりも透明導電膜層側の位置で不純物の濃度がピーク濃度よりも低下する、光電変換素子。
【請求項２】
結晶性半導体層上に形成される真性非晶質半導体層と、
前記真性非晶質半導体層上に形成されるｐ型非晶質半導体層と、
前記ｐ型非晶質半導体層上に形成される透明導電膜層と、
を含み、
前記ｐ型非晶質半導体層は、前記透明導電膜層との界面の位置よりも前記真性非晶質半導体層側にアクセプタ濃度がピークとなる位置を有する、光電変換素子。
【請求項３】
請求項２に記載の光電変換素子において、
前記アクセプタ濃度は、前記ピークとなる位置から前記透明導電膜層との界面の位置に向かって階段状に減少する、光電変換素子。
【請求項４】
請求項２または３に記載の光電変換素子において、
前記ｐ型非晶質半導体層は、第２のｐ型非晶質半導体層と、前記第２のｐ型非晶質半導体層の前記真性非晶質半導体層が設けられる側と反対側に設けられる第３のｐ型非晶質半導体層と、を備え、
前記第２のｐ型非晶質半導体層においてアクセプタ濃度がピークとなる、光電変換素子。
【請求項５】
請求項４に記載の光電変換素子において、
前記第２のｐ型非晶質半導体層の前記真性非晶質半導体層が設けられる側に設けられる第１のｐ型非晶質半導体層を、さらに備え、
前記第１のｐ型非晶質半導体層のアクセプタ濃度は、前記第３のｐ型非晶質半導体層のアクセプタ濃度より低い、光電変換素子。
【請求項６】
結晶性半導体をトレイに配置し、
前記結晶性半導体上に真性非晶質半導体層を形成し、
前記真性非晶質半導体層上にｐ型非晶質半導体層を形成し、
前記結晶性半導体上に前記真性非晶質半導体層と前記ｐ型非晶質半導体層を形成した積層体を搬出し、
同じ前記トレイを用いて次の前記結晶性半導体を配置して上記工程を繰り返す、光電変換素子の製造方法であって、
前記ｐ型非晶質半導体層の形成は、予め定めたピーク濃度のアクセプタ濃度で形成した後、そのピーク濃度からアクセプタ濃度を減少させて形成して、前記ｐ型非晶質半導体層の形成が終了する、光電変換素子の製造方法。
【請求項７】
請求項２から５のいずれか１に記載の光電変換素子において、
前記真性非晶質半導体層と前記ｐ型半導体層と前記透明導電膜層は、裏面側に設けられる、光電変換素子。
【請求項８】
請求項１に記載される光電変換素子において、
前記結晶性半導体層は、前記導電型がｎ型であり、
前記導電性非晶質半導体層は、前記導電型がｎ型である、光電変換素子。
【請求項９】
請求項１または８に記載の光電変換素子において、
前記不純物の濃度は、前記ピークとなる位置から前記透明導電膜層との界面の位置に向かって階段状に減少する、光電変換素子。
【請求項１０】
請求項１または８に記載の光電変換素子において、
前記導電性非晶質半導体層は、第１の導電性非晶質半導体層と、前記第１の導電性非晶質半導体層の前記真性非晶質半導体層が設けられる側と反対側に設けられる第２の導電性非晶質半導体層と、を備え、
前記第１の導電性非晶質半導体層において前記不純物の濃度がピークとなる、光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子とその製造方法に関する。
【背景技術】
【０００２】
ｐｎ接合について薄膜の真性非晶質半導体膜を介在させた光起電力装置が知られている（特許文献１）。【０００３】
また、上記のような光起電力装置を製造するに当たり、複数の基板をトレイに搭載した状態で、ｎ型非晶質半導体層を成膜する方法が知られている（特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−１９９７５０号公報
【特許文献２】特開２００８−１３５５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
同じ装置を用いて光電変換素子を形成するときに、基板と真性非晶質半導体層の界面に混入するボロンの影響を抑制することである。具体的には、基板を搭載するトレイを繰り返し用いて光起電力素子を形成するときに、トレイに付着したボロン（Ｂ）が基板と真性非晶質半導体層の界面に混入することを抑制することである。
【課題を解決するための手段】
【０００６】
本発明に係る光電変換素子は、結晶性半導体層上に形成される真性非晶質半導体層と、真性非晶質半導体層上に形成されるｐ型非晶質半導体層と、ｐ型非晶質半導体層上に形成される透明導電膜層と、を含み、ｐ型非晶質半導体層は、透明導電膜層との界面の位置よりも真性非晶質半導体層側にアクセプタ濃度がピークとなる位置を有する。【０００７】
また、本発明に係る光電変換素子の製造方法は、結晶性半導体をトレイに配置し、結晶性半導体上に真性非晶質半導体層を形成し、真性非晶質半導体層上にｐ型非晶質半導体層を形成し、結晶性半導体上に真性非晶質半導体層とｐ型非晶質半導体層を形成した積層体を搬出し、同じトレイを用いて次の結晶性半導体を配置して上記工程を繰り返す、光電変換素子の製造方法であって、ｐ型非晶質半導体層の形成は、予め定めたピーク濃度のアクセプタ濃度で形成した後、そのピーク濃度からアクセプタ濃度を減少させて形成して、ｐ型非晶質半導体層の形成が終了する。【０００８】
また、本発明に係る光電変換素子は、結晶性半導体層の受光面側に形成される真性非晶質半導体層と、前記真性非晶質半導体層上に形成され結晶性半導体層と同じ導電型の不純物を含む導電性非晶質半導体層と、前記導電性非晶質半導体層上に形成される透明導電膜層と、を含み、前記導電性非晶質半導体層は、前記真性非晶質半導体層を挟み前記結晶性半導体層側の位置で前記不純物の濃度がピークとなり、その位置よりも透明導電膜層側の位置で不純物の濃度がピーク濃度よりも低下する。
【発明の効果】
【０００９】
上記構成により、ｐ型非晶質半導体層の透明導電膜層の界面におけるアクセプタ濃度をピーク濃度よりも下げるので、同じ製造装置を用いて次の光電変換素子を形成するときに、基板と真性非晶質半導体膜の界面において混入するボロンの影響を抑制できる。【００１０】
また、上記構成の少なくとも１つにより、受光面側では、ｉ層上に形成される結晶性半導体層と同じ導電型の導電型非晶質半導体層の不純物濃度をｉ層を挟んで結晶性半導体層側の位置でピーク濃度となるようにするので、結晶性半導体層と導電型非晶質半導体層との間の電位差を大きく取れる。これにより、光電変換素子としての光吸収損失を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態の光電変換素子の構造を示す図である。
【図２】実施の形態の光電変換素子において、ｐ型非晶質半導体層のボロン（Ｂ）濃度分布を示す図である。
【図３】従来技術において、Ｂ濃度と特性との関係を示す図である。
【図４】実施の形態の光電変換素子において、ｐ型非晶質半導体層のボロン（Ｂ）のピーク濃度ＢPEAKと特性との関係を示す図である。
【図５】実施の形態における光電変換素子の製造方法の手順を示す図である。
【図６】他の実施の形態の光電変換素子の構造を示す図である。
【図７】図６の実施の形態の光電変換素子において、受光面側の型非晶質半導体層のリン（Ｐ）濃度分布を示す図である。
【図８】他の実施の形態の光電変換素子で、結晶性半導体層の導電型がｐ型の場合の構造を示す図である。
【図９】図６の変形例の構造を示す図である。
【図１０】図８の変形例の構造を示す図である。
【図１１】図１０の変形例の構造を示す図である。
【発明を実施するための形態】
【００１２】
以下に図面を用いて、実施の形態を詳細に説明する。以下では、光電変換素子の構造として、結晶性半導体層である基板を挟んで、受光面側に真性非晶質半導体層とｐ型非晶質半導体層を積層し、裏面側に真性非晶質半導体層とｎ型非晶質半導体層を積層したものを述べるが、これは説明のための例示であって、受光面側か裏面側かを問わず、結晶性半導体層上に形成される真性非晶質半導体層の上にｐ型非晶質半導体層が形成されるものであればよい。以下では、各非晶質半導体層が基板の全面に形成されるものを述べるが、これは模式的な説明として用いたもので、選択マスク等を用いて各非晶質半導体層を基板に対して選択的に形成するものとしてもよい。例えば、基板の一方側にｎ型非晶質半導体層とｐ型非晶質半導体層を選択的に形成して平面的にｐｎ接合を形成するものとしてもよい。
【００１３】
以下で述べる厚さ、濃度等は説明のための例示であって、光電変換素子の仕様に応じ、適宜変更が可能である。以下では、全ての図面において一または対応する要素には同一の符号を付し、重複する説明を省略する。
【００１４】
図１は、光電変換素子の構成を示す図である。光電変換素子１０は、基板４０を備える。基板４０の受光面側（図１の紙面上で上側）には、真性非晶質半導体層４１と、ｎ型非晶質半導体層４２と、透明導電膜層４５とが設けられる。また、基板４０の裏面側（図１の紙面上で下側）には、真性非晶質半導体層４３と、ｐ型非晶質半導体層４４と、透明導電膜層４６とが設けられる。ｐ型非晶質半導体層４４は、第１のｐ型非晶質半導体層４４−１と、第２のｐ型非晶質半導体層４４−２と、第３のｐ型非晶質半導体層４４−３とを含む。
【００１５】
以下では、特に断らない限り、結晶性半導体層を基板、真性非晶質半導体層をｉ層、ｐ型非晶質半導体層をｐ層、透明導電膜層をＴＣＯと示す。また、ｐ型元素であるアクセプタ元素は、ボロン（Ｂ）以外を用いることができるが、以下では、ボロンを用いるものとして、アクセプタ濃度をＢ濃度と示す。以下に、基板の裏面側に形成されるｉ層、ｐ層、ＴＣＯについて説明する。
【００１６】
基板４０は、結晶系の半導体材料である。基板４０は、ｎ型またはｐ型の導電型の結晶性半導体基板とすることができる。基板４０は、単結晶シリコン基板、多結晶シリコン基板、ガリウムヒ素（ＧａＡｓ）基板、インジウムリン（ＩｎＰ）基板等を用いることができる。基板４０は、入射された光を吸収することで、光電変換により電子および正孔のキャリア対を発生させる。以下では、基板４０としてｎ型単結晶シリコンを用いる例を説明する。図１では、基板４０を、ｎ−ｃ−Ｓｉとしてこのことを示した。
【００１７】
基板４０は、フッ化水素酸（ＨＦ）水溶液やＲＣＡ洗浄液で洗浄される。また、水酸化カリウム（ＫＯＨ）水溶液等のアルカリエッチング液を用いて基板の表面や裏面にテクスチャ構造（図示省略）を形成してもよい。
【００１８】
ｉ層４１は、洗浄後の基板４０上に形成される。ｉ層４１は、例えば水素を含む非晶質の半導体層とできる。ｉ層４１は、プラズマＣＶＤ（ＰＥＣＶＤ）法、触媒型ＣＶＤ（Ｃａｔ−ＣＶＤ）法、スパッタリング法等により形成することができる。プラズマＣＶＤ法は、ＲＦプラズマＣＶＤ法、周波数のより高いＶＨＦプラズマＣＶＤ法、マイクロプラズマＣＶＤ法を用いることができる。以下では、ＲＦプラズマＣＶＤ法を用いる例を説明する。
【００１９】
例えば、シラン（ＳｉＨ4）等のケイ素含有ガスおよび希釈ガスとして水素を供給し、平行平板電極等にＲＦ高周波電力を印加してプラズマ化し、加熱された基板の成膜面に供給することでｉ層４１の形成が行われる。成膜時の基板の温度は約１５０〜２５０℃、ＲＦ電力密度は約１〜２０ｍＷ／ｃｍ2とできる。
【００２０】
ｉ層４１は、光の吸収をできるだけ抑えられるように薄くし、一方で基板の表面が十分にパッシベーションされる程度に厚くする。ｉ層の厚さの一例を示すと、約１〜２５ｎｍで、好ましくは約５〜１０ｎｍとすることがよい。図１では、ｉ層４１を、ｉ−ａとしてこのことを示した。
【００２１】
ｎ層４２は、ｉ層４１の上に形成される。ｎ層４２は、水素を含む非晶質半導体層にｎ型の導電型の元素であるドナーを含む。ｎ層４２は、プラズマＣＶＤ法、触媒型ＣＶＤ法、スパッタリング法等により形成することができる。プラズマＣＶＤ法は、ＲＦプラズマＣＶＤ法を用いることができる。以下では、ＲＦプラズマＣＶＤ法を用いる例を説明する。
【００２２】
例えば、シラン（ＳｉＨ4）等のケイ素含有ガスに、ホスフィン（ＰＨ3）等のｎ型元素を含むガスを加え、水素で希釈して供給し、平行平板電極等にＲＦ高周波電力を印加してプラズマ化し、加熱された基板の成膜面に供給することでｐ層の形成が行われる。成膜時の基板の温度は約１５０〜２５０℃、ＲＦ電力密度は約１〜２０ｍＷ／ｃｍ2とできる。ｎ層の厚さの一例を示すと、約５〜２０ｎｍで、好ましくは約１０〜１５ｎｍとすることがよい。図１では、ｎ層４２を、ｎ−ａとしてこのことを示した。
【００２３】
ｉ層４３は、基板４０上であって、ｉ層４１が形成される主面と反対側の面に形成される。ｉ層４３は、ｉ層４１と同様に形成することができる。図１では、ｉ層４３を、ｉ−ａとしてこのことを示した。
【００２４】
ｐ層４４は、ｉ層４３の上に形成される。ｐ層４４は、水素を含む非晶質半導体層にｐ型の導電型の元素であるアクセプタを含む。ｐ層４４は、プラズマＣＶＤ法、触媒型ＣＶＤ法、スパッタリング法等により形成することができる。プラズマＣＶＤ法は、ＲＦプラズマＣＶＤ法を用いることができる。以下では、ＲＦプラズマＣＶＤ法を用いる例を説明する。
【００２５】
例えば、シラン（ＳｉＨ4）等のケイ素含有ガスに、ジボラン（Ｂ2Ｈ6）等のｐ型元素を含むガスを加え、水素で希釈して供給し、平行平板電極等にＲＦ高周波電力を印加してプラズマ化し、加熱された基板の成膜面に供給することでｐ層４４の形成が行われる。成膜時の基板の温度は約１５０〜２５０℃、ＲＦ電力密度は約１〜２０ｍＷ／ｃｍ2とできる。ｐ層４４の厚さの一例を示すと、約５〜２０ｎｍで、好ましくは約１０〜１５ｎｍとすることがよい。図１では、ｐ層４４を、ｐ−ａとしてこのことを示した。
【００２６】
ｐ層４４は、第１のｐ型非晶質半導体層（第１のｐ層）４４−１と、第２のｐ型非晶質半導体層（第２のｐ層）４４−２と、第３のｐ型非晶質半導体層（第２のｐ層）４４−３を含む。第２のｐ層４４−２のボロン（Ｂ）濃度は、第１のｐ層４４−１のＢ濃度よりも高い。また、第１のｐ層４４−１のＢ濃度は、第３のｐ層４４−３のＢ濃度よりも低い。ｐ層４４の詳細については後述する。
【００２７】
ＴＣＯ４５は、ｎ層４２の上に形成される。また、ＴＣＯ４６は、ｐ層４４の上に形成される。ＴＣＯ４５，４６は透明導電膜層で、例えば、多結晶構造を有する酸化インジウム（Ｉｎ2Ｏ3）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ2）、酸化チタン（ＴｉＯ2）等の金属酸化物を少なくとも１つ含んで構成される。これらの金属酸化物に錫（Ｓｎ）、亜鉛（Ｚｎ）、タングステン（Ｗ）、アンチモン（Ｓｂ）、チタン（Ｔｉ）、セリウム（Ｃｅ）、ガリウム（Ｇａ）等の元素が添加されていてもよい。ＴＣＯは、蒸着法、プラズマＣＶＤ法、スパッタリング法等の薄膜形成方法により形成できる。ＴＣＯの厚さは、その屈折率により適宜調整できるが、一例を示すと、約７０〜１００ｎｍである。
【００２８】
ＴＣＯ４５，４６の上には、例えば銀ペーストを用いて形成された金属電極（図示省略）が形成される。金属電極に配線材を接続することにより、光電変換素子１０で生じた電力が太陽電池モジュールの外部に出力される。
【００２９】
図２は、光電変換素子１０の構成と、光電変換素子１０を構成するｐ型非晶質半導体層におけるＢ濃度の分布を示す図である。
【００３０】
図２（ａ）は、光電変換素子１０の構成図である。光電変換素子１０は、結晶性半導体層を基板４０として、受光面側に真性非晶質半導体層（ｉ層）４１とｎ型非晶質半導体層（ｎ層）４２を積層し、裏面側に真性非晶質半導体層（ｉ層）４３とｐ型非晶質半導体層（ｐ層）４４を積層したものである。受光面側には、ｎ層４２の上に透明導電膜層（ＴＣＯ）４５が形成され、裏面側には、ｐ層４４の上に透明導電膜層（ＴＣＯ）４６が形成される。
【００３１】
図２（ｂ）は、ｐ層のＢ濃度分布図である。Ｂ濃度分布図は、縦軸がＢ濃度、横軸がｉ層４３の界面からＴＣＯ４６の界面までのｐ層４４の厚さ方向の位置で、Ｘ0がｉ層４３とｐ層４４の界面の位置、Ｘ4がｐ層４４とＴＣＯ４６の界面の位置である。光電変換素子１０を形成するときに、基板４０の上にｉ層４３を形成し、次にｉ層４３の上にｐ層４４を形成するとき、Ｘ0がｐ層４４形成の開始位置で、Ｘ4がｐ層４４形成の終了位置である。
【００３２】
Ｂ濃度分布１１は、ｐ層４４の厚さ方向に沿ってｉ層４３の界面の位置であるＸ0からＸ1までが一定濃度である。ｐ層４４のうち、Ｘ0からＸ1までが第１のｐ層４４−１である。Ｘ0からＸ1までの厚さは、ｐ層全体の厚さの約１／３程度とできる。この領域における一定濃度は、１０19／ｃｍ3程度とできる。
【００３３】
次に、Ｘ1でＢ濃度を一段と高くしてＢPEAKとし、Ｘ2までＢPEAKを維持する。ｐ層４４のうち、Ｘ1からＸ2までが第２のｐ層４４−２である。ＢPEAKは、光電変換素子１０におけるｐｎ接合のｐ層としての最適濃度に設定される。例えば、ＢPEAKを１０22／ｃｍ3程度とできる。Ｘ1からＸ2までの厚さは、ｐ層全体の厚さの約１／２程度とする。
【００３４】
そして、Ｘ4の手前のＸ3でＢ濃度を下げてＢTCOとし、Ｘ4までＢTCOを維持する。ｐ層４４のうち、Ｘ2からＸ4までが第３のｐ層４４−３である。Ｘ2からＸ3にかけてＢ濃度を減少させるのはステップ状とするか、または連続的とする。例えば、ｐ層形成処理において、Ｘ2に対応する処理時間になったら、ボロンを含むジボラン（Ｂ2Ｈ6）のガス流量を目標値まで減少させる。これにより、数ｎｍの厚さの間で、Ｂ濃度をＢPEAKからＢTCOにステップ状に変化させることができる。ＢTCOは、１０20／ｃｍ3程度とできる。
【００３５】
Ｂ濃度を減少させるのは、ステップ状以外でもよい。例えば、次第に減少してゆく漸減状としてもよく、数段階で減少させる階段状としてもよい。これらの場合、ＢTCOになる位置Ｘ3は、Ｘ4までの間であればよく、ちょうどＸ4の位置にＢTCOとなるようにしてもよい。
【００３６】
したがって、ｐ層４４におけるＢ濃度は、ｉ層４３の界面Ｘ0からＸ1までの第１のｐ層４４−１において低濃度、Ｘ1からＸ2までの第２のｐ層４４−２において高濃度、Ｘ3からＴＣＯ４６の界面までの第３のｐ層４４−３において中濃度、の３濃度構造となる。また、Ｂ濃度がピークとなるＢPEAKの位置はＸ1からＸ2までの間で、ＴＣＯとの界面の位置であるＸ4よりもｉ層側にＢ濃度がピークとなる位置を有する。
【００３７】
かかる構成の作用効果を従来技術と比較しながら、以下に詳細に説明する。図２には、比較のために従来行われているＢ濃度分布１２が示されている。従来行われているＢ濃度分布１２は、ｐ層の厚さ方向で、Ｘ0からＸ1までが一定濃度で、Ｘ1でＢ濃度を高くしてＢTCOとし、その高い濃度のままＸ4まで維持する。したがって、Ｂ濃度のピークは、Ｘ1からＸ4までの間で、ＴＣＯ界面のＸ4で特にＢ濃度を下げることをしていない。
【００３８】
図３は、従来技術のように、ｐ層におけるＢ濃度をＴＣＯ界面まで一定濃度としたときのＢ濃度と光電変換素子１０の特性の関係を示す模式図である。横軸はＢ濃度で、縦軸には、光電変換素子１０の回路開放電圧であるＶOCと、ｐ層とＴＣＯとの間の接触抵抗の逆数（１／ρC）がとられている。特性線１３は、Ｂ濃度に対するＶOCの変化を示し、特性線１４は、Ｂ濃度に対する（１／ρC）の変化を示す。図３に示されるように、Ｂ濃度を高くすれば（１／ρC）は向上し、ｐ層とＴＣＯの電気的接続性能がよくなる。
【００３９】
一方でＢ濃度を高くすれば、同じ製造装置を用いて製造された光電変換素子１０において基板４０とｉ層４３の界面に混入するＢの量が多くなり、結果としてＶOCが低下する。これは、同じ製造装置を用いて、引き続き光電変換素子１０を製造するとき、製造装置に付着しているＢが基板４０とｉ層４３の界面に混入することが生じるためであると考えられる。特に、基板４０を保持するトレイやマスクに付着したＢがｉ層４３形成の際に混入し、ｉ層４３の真性非晶質半導体層としての特性を低下させる。このような問題は、トレイやマスクを繰り返し使用して光電変換素子１０を製造する場合に顕著に表れる。このように、ｐ層４４におけるＢ濃度をＴＣＯ４６界面まで一定濃度としたときには、ｐ層４４に関係する電気的接続性能の向上と、ＶOCの向上との両立が難しい。ｐ層４４に関係する電気的性能には、例えば、ｐ層４４の電気伝導度や、ｐ層４４とＴＣＯ４６との間の電気接続性能が挙げられる。
【００４０】
上記の課題を解決する方法として、製造装置に付着したボロンを除去すること、例えば、トレイやマスクを洗浄することが考えられる。洗浄の工程を行うことで、基板４０とｉ層４３の界面へのＢ混入を避けることができるが、生産性が低下する。
【００４１】
そこで、従来技術では、ＶOCの確保を優先して、Ｂ濃度を低く設定する。図２の従来技術では、Ｂ濃度のピークの値が１０20／ｃｍ3で、実施の形態で光電変換素子１０におけるｐｎ接合のｐ層としての最適濃度とされる１０22／ｃｍ3程度よりはかなり低めに設定される。これにより、基板４０とｉ層４３の界面のＢ濃度を低減させて、ＶOCを確保できる。一方、ｐ層４４のＢ濃度が低くなるため、ｐ層４４の電気伝導度や、ｐ層４４とＴＣＯ４６の間の電気的接続性能の低下によりフィルファクタ（ＦＦ）が低下し、光電変換素子１０の信頼性が低下する。従来技術においては、これら２つの要件を同時に満たす光電変換素子１０を製造することは容易ではない。
【００４２】
図４は、実施の形態のＢ濃度分布１１を用いたときの作用効果を説明する図である。図４の横軸は、ＢPEAKで、縦軸はＶOCである。特性線１５は、光電変換素子１０を製造する都度、トレイ等を洗浄して常にきれいな理想状態で、基板にｉ層を形成したときのＢPEAKとＶOCの関係を示す。特性線１６は、同じ製造装置でトレイ等を特に洗浄等をしない状態で、ＢPEAK＝ＢTCOとして、繰り返し、基板にｉ層を形成したときのＢPEAKとＶOCの関係を示す。
【００４３】
図４に示されるように、特性線１５においても特性線１６においても、ＢPEAKを増加させてゆくとＶOCは増加し、あるＢPEAKを超えると飽和してほぼ一定値のＶOCとなる。このほぼ一定値になる範囲が光電変換素子１０におけるｐｎ接合のｐ層としての最適濃度の範囲である。図２のＢ濃度分布１１におけるＢPEAK＝１０22／ｃｍ3は、この範囲に設定されている。なお、ＢPEAKは、光電変換素子１０の仕様に応じ、例えば１０21／ｃｍ3〜１０23／ｃｍ3の範囲で適宜設定することができる。
【００４４】
ＢPEAKをｐ層４４としての最適濃度の範囲に設定しても、同じ製造装置でトレイ等を特に洗浄しない特性線１６は、理想的状態の特性線１５に比べ、ＶOCが低い。そこで、ＢTCOをＢPEAKよりも減少させる。そのときの特性線１７は、特性線１５には及ばないが、特性線１６に比べてＶOCがかなり向上する。その理由は次のように考えられる。基板４０を保持するトレイやマスクを用いて光電変換素子１０を製造するとき、トレイやマスクの最表面に付着するＢ濃度はＢPEAKより濃度が低いＢTCOとなる。よって、トレイやマスクに付着したＢがｉ層４３形成の際に混入しても混入するＢの量が少なくなるため、このＢ混入によるＶOC低下の影響が小さくなり、理想的状態の特性線１７に近づく。
【００４５】
つまり、（ＢPEAK−ＢTCO）が大きいほど、あるいは、（ＢPEAK／ＢTCO）が大きいほど特性線１７は、特性線１６から理想的状態の特性線１５に近づく。このことから、ＢTCOをｐ層とＴＣＯとの間の電気的接続の観点から最適なＢ濃度に設定して、その設定されたＢTCOに比較して十分高いＢPEAKとすれば、特性線１７は理想状態の特性線１５に近づき、ＶOCの向上を図ることができる。図４に示されるように、ＶOCがほぼ一定値となるＢPEAKの範囲は広いので、その範囲でＢPEAKを適切に大きくすることができる。
【００４６】
このように、ＢTCOの最適設定の範囲と、ＢPEAKの最適設定の範囲が異なることを利用して、ｐ層４４とＴＣＯ４６との間の接触抵抗に応じてＢTCOを設定し、また、ＶOCに応じて（ＢPEAK−ＢTCO）または（ＢPEAK／ＢTCO）を設定し、ｐ層４４におけるＢ濃度分布について、ＴＣＯ４６との界面の位置よりもｉ層４３側にＢ濃度がピークとなる位置を有するようにする。これにより、ｐ層４４としての機能を保持しつつ、光電変換素子１０の基板４０とｉ層４３の界面におけるＢの混入の影響を抑制して、フィルファクタ（ＦＦ）やＶOCを向上させることができる。
【００４７】
図５は、光電変換素子１０の製造方法の手順を示す図である。ここでは、特に基板４０の裏面側にｉ層４３とｐ層４４を形成する手順を説明する。図５（ａ）は搬入処理手順、（ｂ）はｉ層形成処理手順、（ｃ）はｐ層形成処理手順、（ｄ）は搬出処理手順を示す。
【００４８】
用いられる装置として、４つのチャンバを有するＲＦプラズマＣＶＤ装置２０が示される。４つのチャンバは、図５の各図において、右側から左側に向かって順に、搬入室２１、ｉ層形成室２２、ｐ層形成室２３、搬出室２４である。これらのチャンバの間は、図示されていない制御部の制御の下で、開閉機構によって互いに接続され、あるいは遮断される。
【００４９】
図５（ａ）は、ＲＦプラズマＣＶＤ装置２０の最も右側のチャンバである搬入室２１にトレイ２５が配置され、そのトレイ２５に複数の基板４０が搭載される様子を示す図である。図５では、１つのトレイ２５、２つの基板４０が示されているが、トレイ２５の数、基板４０の数はこれ以外であってもよい。基板４０がトレイ２５に配置されると、搬入室２１とｉ層形成室２２の間の開閉機構が開かれ、基板４０が配置されたトレイ２５がｉ層形成室２２に移動する。トレイ２５の移動が完了すると、搬入室２１とｉ層形成室２２の間の開閉機構が閉じられ、ｉ層形成室２２が密閉された空間となる。
【００５０】
図５（ｂ）は、ｉ層形成室２２において、基板４０の上にｉ層４３が形成される様子を示す図である。ここでは、平行平板電極の間にトレイ２５を配置し、所定の基板温度、ＲＦ電力密度の形成条件の下で、シラン（ＳｉＨ4）および希釈ガスとして水素を供給し、平行平板電極にＲＦ高周波電力を印加してプラズマ化し、加熱された基板４０の成膜面に供給することで、基板４０の上にｉ層４３の形成が行われる。このとき、トレイ２５にも、非晶質半導体の薄膜２８が付着する。
【００５１】
ｉ層形成処理が終了すると、ｉ層形成室２２とｐ層形成室２３の間の開閉機構が開かれ、ｉ層４３が形成された基板４０を搭載するトレイ２５がｐ層形成室２３に移動する。トレイ２５の移動が完了すると、ｉ層形成室２２とｐ層形成室２３の間の開閉機構が閉じられ、ｐ層形成室２３が密閉された空間となる。
【００５２】
図５（ｃ）は、ｐ層形成室２３において、基板４０の上のｉ層４３にｐ層４４が形成される様子を示す図である。ここでは、平行平板電極の間にトレイ２５を配置し、所定の基板温度、ＲＦ電力密度の形成条件の下で、シラン（ＳｉＨ4）に、ジボラン（Ｂ2Ｈ6）を加え、水素で希釈して供給し、平行平板電極にＲＦ高周波電力を印加してプラズマ化し、加熱された基板４０の成膜面に供給することで、基板４０の上のｉ層４３にｐ層４４の形成が行われる。
【００５３】
このｐ層形成のとき、図２で説明したＢ濃度分布１１となるように、ジボラン（Ｂ2Ｈ6）の量が制御される。すなわち、光電変換のｐ層４４として予め定めた最適濃度をピーク濃度ＢPEAKとして、そのＢPEAKからＢTCOへＢ濃度を減少させながらｐ層４４の形成が行われる。このとき、トレイ２５にも、Ｂを含む非晶質半導体の薄膜３０が付着する。
【００５４】
ｐ層形成処理が終了すると、ｐ層形成室２３と搬出室２４の間の開閉機構が開かれ、ｉ層４３とｐ層４４が形成された基板４０を搭載するトレイ２５が搬出室２４に移動する。トレイ２５の移動が完了すると、ｐ層形成室２３と搬出室２４の間の開閉機構が閉じられる。
【００５５】
図５（ｄ）は、搬出室２４において、基板４０の上にｉ層４３とｐ層４４が形成された積層体３１がトレイ２５から取り外され、次工程に搬出される様子を示す図である。次工程は、受光面側のｉ層４１とｎ層４２の形成工程または検査工程である。Ｂを含む非晶質半導体の薄膜３０が付着しているトレイ２５は、再び搬入室２１に運ばれ、次の基板４０が搭載され、上記の処理手順が繰り返される。
【００５６】
このように、トレイ２５にはＢが付着しているが、ｐ層４４において図２で説明したＢ濃度分布１１を形成することで、同じトレイ２５を用いて光電変換素子１０を形成するときに、基板４０とｉ層４３の界面において混入するボロンの影響を抑制することができる。
【００５７】
なお、図５には基板４０にｉ層４１およびｎ層４２を形成していない状態が示されているが、図５に示すとおり基板４０に先にｉ層４３およびｐ層４４を形成してもよいし、基板４０にｉ層４１およびｎ層４２を形成した後にｉ層４３およびｐ層４４を形成してもよい。
【００５８】
また、本発明は、複数の基板４０をトレイ２５に装着し、４つのチャンバの中を搬送して光電変換素子１０を形成する方法に限定されない。例えば、トレイを用いず、１つのチャンバでｉ層４３とｐ層４４を形成してもよい。この場合、１つのチャンバ内でｉ層４３を形成した後に、図２で説明したＢ濃度分布１１を有するｐ層４４を形成する。同一のチャンバでｉ層４３とｐ層４４とを形成する場合、チャンバの内壁に付着したＢが、次のｉ層４３の形成時に混入する恐れがある。ｐ層４４を図２で説明したＢ濃度分布とすることで、チャンバに付着したＢがｉ層４３の形成時に混入することを防ぐことができ、ｐ層４４としての機能を保持しつつ、光電変換素子１０の基板４０とｉ層４３の界面におけるＢの混入の影響を抑制して、フィルファクタ（ＦＦ）やＶＯＣを向上させることができる。
【００５９】
図１の例では、ｎ型の基板４０について、裏面側にｐ層４４を設けるものとした。この場合、受光面側には、ｎ型の基板４０の上にi層４１、その上にｎ層４２、その上にＴＣＯ４５が積層される。
【００６０】
ここで、光電変換素子１０に光が入射されると、基板４０は、入射された光を吸収することで、光電変換により電子および正孔のキャリア対を発生させる。発生した電子および正孔は、基板４０とｎ層４２の間の電位差、基板４０とｐ層４４の間の電位差によって分離されて、電子はＴＣＯ４５で集電され、正孔はＴＣＯ４６で集電される。
【００６１】
図１の例では、基板４０はｎ型であるので、ｎ型の基板４０とｐ層４４の間の電位差は、ｐ型とｎ型の導電型の相違により十分大きく取れる。これに対し、ｎ型の基板４０とｎ層４２の間の電位差は、同じ導電型であるので、あまり大きく取れない。ｎ型の基板４０とｎ層４２の間の電位差を大きくするには、ｎ層４２のリン（Ｐ）濃度をｎ型の基板４０のリン濃度よりも十分に高濃度とすればよい。このときには、ｎ層４２とＴＣＯ４５との間のコンタクト性も改善されるが、ｎ層４２の全体に渡ってリン濃度を過度に高濃度にすると、電子がｎ層４２で消失しやすくなる。したがって、ｎ層４２における光吸収損失が増大し、光電変換素子１０の短絡回路電流ＩSCが低下する。
【００６２】
図６、図７は、ｎ層４２とＴＣＯ４５との間のコンタクト性を維持しながら、光電変換素子１０の光吸収損失の増大を抑制してＩSCを大きくできる構成を示す図である。
【００６３】
図６は、図１に対応し、光電変換素子の構成を示す図である。光電変換素子５０は、基板４０を備える。基板４０の受光面側には、ｉ層４１と、ｎ層４２と、ＴＣＯ４５とが設けられる。また、基板４０の裏面側には、ｉ層４３と、ｐ層４４と、ＴＣＯ４６とが設けられる。ｎ層４２は、第１のｎ層４２−１と、第２のｎ層４４−２を含む。
【００６４】
図７は図２に対応する図で、光電変換素子６０の構成と、光電変換素子６０を構成するｎ層におけるリン（Ｐ）濃度の分布を示す図である。
【００６５】
図７（ａ）は、光電変換素子５０の構成図である。これは、図２（ａ）と同じ内容であるので、詳細な説明を省略する。
【００６６】
図７（ｂ）は、ｉ層４１とｎ層４２のリン（Ｐ）濃度分布図である。Ｐ濃度分布図は、縦軸がＰ濃度、横軸が基板４０とｉ層４１の界面から、ＴＣＯ４５の界面までのｉ層４１とｎ層４２の厚さ方向の位置を示す。ここで、Ｙ0が基板４０とｉ層４１の界面である基板界面の位置、Ｙ3がＴＣＯ界面の位置である。光電変換素子５０を形成するときに、基板４０の上にｉ層４１を形成し、次にｉ層４１の上にｎ層４２を形成するとき、Ｙ0がｉ層４１の形成の開始位置で、Ｙ1がｉ層４１の形成終了とｎ層４２の形成の開始位置で、Ｙ3がｎ層４１の形成終了の位置である。
【００６７】
リン（Ｐ）濃度分布５１のうち、ｎ型の基板４０は、図７（ｂ）には図示されていないが、予め定められた所定の濃度を有する。一例を挙げると、１０15／ｃｍ3〜１０17／ｃｍ3である。ｉ層４１は、基板界面の位置から、ｉ層４１とｎ層４２の界面であるｉ層界面の位置Ｙ1までの範囲で、リン（Ｐ）などの不純物の原料ガスを添加せずに形成する。ｎ層４２のリン（Ｐ）濃度は、厚さ方向に沿ってｉ層界面の位置Ｙ1で最も高いピーク濃度ＰPEAKとなり、Ｙ2の位置までそのピーク濃度ＰPEAKを維持する。Ｙ2の位置でピーク濃度ＰPEAKよりも低い濃度に下がり、その低い濃度をＴＣＯ界面の位置Ｙ3まで維持する。
【００６８】
すなわち、ｎ層４１は、２段階の濃度分布を有する。ｎ層４２のうち、Ｙ1からＹ2までが第１のｎ層４２−１である。第１のｎ層４２−１の厚さは、ｎ層全体の厚さの約１／２程度とできる。この領域におけるピーク濃度ＰPEAKは、基板４０のリン（Ｐ）濃度に対し、できるだけ濃度差をつけることがよい。第１のｎ層４２−１のリン（Ｐ）濃度は、１×１０20〜１×１０22／ｃｍ3とすることが好適であり、例えば、５×１０21／ｃｍ3とする。
【００６９】
リン（Ｐ）濃度をピーク濃度ＰPEAKとするのは、ｉ層４１を挟み、基板４０側にできるだけ近くの位置とすることがよい。これにより、基板４０とｎ層４２の間のリン（Ｐ）濃度差に基づく電位差が基板４０の側に設けられることになり、電子の消失を防いで光電変換素子１０のＩSCを大きくできる。
【００７０】
次に、Ｙ2でリン（Ｐ）濃度をピーク濃度ＰPEAKよりも低い濃度ＰTCOとして、ＴＣＯ界面の位置Ｙ3まで維持する。ｎ層４２のうち、Ｙ2からＹ3までが第２のｎ層４２−２である。第２のｎ層４２−２の厚さは、ｎ層全体の厚さの約１／２程度とできる。この領域のリン（Ｐ）濃度ＰTCOは、ＴＣＯ４５とのコンタクト性に必要な濃度とする。第２のｎ層４２−２のリン（Ｐ）濃度は、１×１０20〜１×１０22／ｃｍ3の範囲で、第１のｎ層４２−１のリン（Ｐ）濃度より低くすることが好適であり、例えば、１×１０21／ｃｍ3程度とする。
【００７１】
Ｙ2においてリン（Ｐ）濃度を減少させるのは図７（ｂ）のように、一段のステップ状とするか、または、数段のステップ状の階段状とする。あるいは、連続的にリン（Ｐ）濃度を減少させてもよい。場合によっては、ＴＣＯ４５とのコンタクト性をさらに改善するために、Ｙ3の直前にリン（Ｐ）濃度を再び増加させてもよい。
【００７２】
図７（ｂ）には、比較のために、従来技術におけるｉ層４１とｎ層４２のリン（Ｐ）濃度分布５２，５３を示した。リン（Ｐ）濃度分布５２は、ｎ層４２の厚さ方向の全体に渡って一定濃度である。一定濃度の大きさは、ｎ層４２とＴＣＯ４５との間のコンタクト性と、ｎ層４２において電子が消失することと、のバランスが保たれる範囲に設定される。この場合には、基板４０とｎ層４２の間のリン（Ｐ）濃度差が確保でき、ｎ層４２とＴＣＯ４５との間のコンタクト性も確保できるが、どちらの特性も最良の特性ではない。もう１つのリン（Ｐ）濃度分布５３は、ｎ層４２において、ｉ層界面の位置Ｙ1からＴＣＯ界面の位置Ｙ3に向かって、リン（Ｐ）濃度分布を２段階で高くするものである。この構造によれば、ｎ層４２とＴＣＯ４５との間のコンタクト性が改善されるが、ｉ層界面の位置Ｙ1におけるリン（Ｐ）濃度が低濃度となる。
【００７３】
これに対し、図７に示す実施の形態のリン（Ｐ）濃度分布５１は、ｉ層４１を挟み基板４０側の位置でリン（Ｐ）濃度がピーク濃度ＰPEAKとなり、その位置よりもＴＣＯ４５側の位置でリン（Ｐ）濃度がピーク濃度ＰPEAKよりも低下したＰTCOとなる。
【００７４】
図７に示す実施の形態のリン（Ｐ）濃度分布５１を、従来技術のリン（Ｐ）濃度分布５２と比べると、ＴＣＯ界面におけるリン（Ｐ）濃度が高い上に、基板４０側の位置のピーク濃度ＰPEAKがさらに高濃度である。これにより、従来技術のリン（Ｐ）濃度分布５２との対比において、ｎ層４２とＴＣＯ４５との間のコンタクト性を維持しながら、ｎ層４２と基板４０との間のリン（Ｐ）濃度差をより大きくできる。
【００７５】
また、従来技術のリン（Ｐ）濃度分布５２と比べると、ｎ層４２における基板４０側の位置のピーク濃度ＰPEAKがより高濃度である。リン（Ｐ）濃度分布５２のリン（Ｐ）濃度の最大値は、基板４０のリン（Ｐ）濃度に比べ高濃度であるが、その最大濃度となる位置が、ｎ層４２における基板４０側から離れており、その濃度差による電位差が小さくなり、電子の収集率の向上を抑制する可能性がある。
【００７６】
図７に示す実施形態では、基板４０をｎ型としたが、ｐ型基板の場合には、ｐ層との関係で同様の構造とできる。図８は、その場合の光電変換素子の構造を示す図である。ここでは、ｐ−ｃ−Ｓｉとして示されるｐ型の基板６０と、基板６０上に形成されるｉ層４３と、ｉ層４３のうえに形成され基板６０と同じ導電型のｐ型不純物で含むｐ層６１と、ｐ層６１上に形成されるＴＣＯ４６とを含む。そして、ｐ層６１は、ｉ層を挟み基板６０側の位置で不純物の濃度がピークとなる第１のｐ層６１−１と、その位置よりもＴＣＯ４６側の位置で不純物の濃度がピーク濃度よりも低下する第２のｐ層６１−２とを備える。このようにすることで、ｐ型の基板６０の場合でも、ｐ層６１とＴＣＯ４６との間のコンタクト性を維持しながら、光電変換素子１０の光吸収損失の増大を抑制してＩSCを大きくできる。
【００７７】
図９から図１１は、上記で説明した構造を応用した光電変換素子の変形例を示す図である。図９は、図１と図６の構造の組み合わせである。図１０は、図１の構造において、ｐ型の基板６０を採用し、受光面側に一定濃度のｐ層６２を配置し、裏面側に三段階の濃度を有するｎ層６３としたものである。三段階の濃度を有するｎ層６３は、図１、図２で説明した三段階のｐ層４４の構造において、不純物をｐ型のボロン（Ｂ）からｎ型のリン（Ｐ）に置き替えた第１のｎ層６３−１、第２のｎ層６３−２、第３のｎ層６３−３としたものである。図１１は、図１０の構造と図８の構造の組み合わせである。
【符号の説明】
【００７８】
１０，５０  光電変換素子、１１，１２  Ｂ濃度分布、１４，１５，１６，１７  特性線、２０  ＲＦプラズマＣＶＤ装置、２１  搬入室、２２  ｉ層形成室、２３  ｐ層形成室、２４  搬出室、２５  トレイ、２８  非晶質半導体の薄膜、３０  ボロンを含む非晶質半導体の薄膜、３１  積層体、４０  基板、４１，４３  真性非晶質半導体層（ｉ層）、４２，４２−１，４２−２，６３，６３−１，６３−２，６３−３  ｎ型非晶質半導体層（ｎ層）、４４，４４−１，４４−２，４４−３，６１，６１−１，６１−２，６２  ｐ型非晶質半導体層（ｐ層）、４５，４６  透明導電膜層（ＴＣＯ）、５１，５２，５３  リン（Ｐ）濃度分布。
【図１】
2014050304.tif 000003
【図２】
2014050304.tif 000004
【図３】
2014050304.tif 000005
【図４】
2014050304.tif 000006
【図５】
2014050304.tif 000007
【図６】
2014050304.tif 000008
【図７】
2014050304.tif 000009
【図８】
2014050304.tif 000010
【図９】
2014050304.tif 000011
【図１０】
2014050304.tif 000012
【図１１】
2014050304.tif 000013
【国際調査報告】
2014050304.tif 000014
2014050304.tif 000015
2014050304.tif 000016
2014050304.tif 000017