【事件の表示】
　特願２０１７−２３２４８６「メモリ構造及びメモリ構造の製造方法」拒絶査定不服審判事件〔平成３０年１１月１５日出願公開，特開２０１８−１８２２８８，請求項の数（８）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本件審判請求に係る出願（以下，「本願」という。）は，平成２９年１２月　４日（パリ条約による優先権主張　２０１７年　４月１９日　（ＣＮ）中華人民共和国）の出願であって，その手続の経緯は以下のとおりである。
平成３１年　１月１５日付け：拒絶理由通知書
平成３１年　４月１７日　　：意見書，手続補正書の提出
令和　１年　９月１１日付け：拒絶査定
令和　２年　１月　８日　　：審判請求書，手続補正書の提出
第２　原査定の概要
１　原査定（令和　１年　９月１１日付け拒絶査定）の概要は次のとおりである。
理由１　本願請求項１５−１８に係る発明は，以下の引用文献１に記載された発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。
理由２　本願請求項１５−１８に係る発明は，以下の引用文献１に記載された発明に基いて、本願請求項１−６，１５−１９に係る発明は，以下の引用文献２に記載された発明に基いて、本願請求項１−６，１９に係る発明は，以下の引用文献１−３に記載された発明に基づいて，その発明の属する技術の分野における通常の知識を有する者（以下，「当業者」という。）が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
引用文献１　特開２０１０−２２５９１６号公報
引用文献２　特開２００５−３３２８８５号公報
引用文献３　特開２００８−１４１１５７号公報
２　なお，本願請求項７，８，１１，１３，１４に係る発明については，拒絶査定の対象とされていないものの，「Ｅ．」として，引用文献１に記載された発明であるから，特許法第２９条第１項第３号に該当し，また，引用文献１に記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない旨が，また，本願請求項９，１０に係る発明については，「Ｆ．」として，引用文献１−３に記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない旨が付記されている。
第３　審判請求時の補正について
１　審判請求時の補正は，特許法第１７条の２第３項から第６項までの要件に違反しているものとはいえない。
２　補正前の請求項と補正後の請求項とを比較すると，補正後の請求項１−８はそれぞれ，補正前の請求項７−１４に対応することは明らかである。
　すると，審判請求時の補正は，補正前の請求項７について，誤記を訂正するとともに，補正前の請求項７に記載された「第１の誘電層」及び「第１の開口」，「第１の乾式エッチングプロセス」，「第２の乾式エッチングプロセス」について限定を加えるものであるから，審判請求時の補正は誤記の訂正及び特許請求の範囲の限縮を目的とするものである。
３　また，審判請求時の補正は，本願の願書に最初に添付された明細書，特許請求の範囲及び図面に記載された事項内の補正であり，本件補正によっても，補正前の請求項に記載された発明とその補正後の請求項に記載される発明の産業上の利用分野及び解決しようとする課題は同一であることは明らかである。
４　そして，「第４　本願発明」から「第６　対比・判断」までに示すように，補正後の請求項１−８に係る発明は，独立特許要件を満たすものである。
第４　本願発明
　本願請求項１−８係る発明（以下，それぞれ「本願発明１」−「本願発明８」という。）は，令和　２年　１月　８日付けの手続補正で補正された特許請求の範囲の請求項１−８に記載された事項により特定される発明であり，本願発明１は，以下のとおりの発明である。
「　　【請求項１】
　メモリ構造を製造する方法であって，該方法は，
　基板の上に複数の積層構造を形成するステップであって，該積層構造の各々は，前記基板の上に順次配列された第１の誘電層と第１の導電層とを備え，前記複数の積層構造の内の２つの隣接する積層構造の間に配置され，前記基板の中へ延びる第１の開口を備える，ステップと，
　前記第１の開口の中に少なくとも１つの分離構造を形成するステップであって，該少なくとも１つの分離構造は，前記第１の誘電層の側壁を覆い，前記少なくとも１つの分離構造は，凹部を有し，前記少なくとも１つの分離構造の最上部のプロファイルが，じょうご状に成形されるようにする，ステップと，
　前記積層構造の上に第２の誘電層を形成するステップと，
　該第２の誘電層の上に第２の導電層を形成するステップであって，該第２の導電層は前記第１の開口を満たす，ステップと，を有し，
　前記少なくとも１つの分離構造を形成するステップは，
　前記第１の開口を満たす第１の分離材料層を形成するステップであって，該第１の分離材料層は，その中に，第２の開口を有する，ステップと，
　前記第１の分離材料層の上に第２の分離材料層を形成するステップであって，該第２の分離材料層は前記第２の開口を満たす，ステップと，
　第１の分離層及び第２の分離層を形成するために，前記第１の分離材料層の一部及び前記第２の分離材料層の一部を除去するステップであって，前記第２の分離層の最上部は，
前記第１の分離層の前記最上部より低い，ステップと，を有し，
　前記第１の分離材料層の前記一部及び前記第２の分離材料層の前記一部を除去するステップは，
　前記第１の開口の外側にある前記第２の分離材料層及び前記第１の分離材料層を除去するステップと，
　前記第１の開口の中にある前記第１の分離材料層の一部及び前記第２の分離材料層の一部を除去するために，第１の乾式エッチングプロセスを実施するステップと，
　前記第１の導電層の側壁の上にある前記第１の分離材料層の一部を除去し，前記第１の分離層を形成するために，第２の乾式エッチングプロセスを実施するステップと，
　前記第２の開口の中にある前記第２の分離材料層の一部を除去し，前記第２の分離層を形成するために，湿式エッチングプロセスを実施するステップと，を有し，
　前記第１の乾式エッチングプロセスと前記第２の乾式エッチングプロセスは，異なる乾式エッチングプロセスである，メモリ構造を製造する方法。」
　なお，本願発明２−８は，概略，本願発明１を減縮した発明である。
第５　引用文献，引用発明等
１　引用文献１について
（１）原査定の拒絶の理由に引用された引用文献１には，図面とともに次の事項が記載されている。（当審注：下線は，参考のために当審で付与したものである。以下同様である。）
「【００１０】
　以下，本発明の実施形態の詳細を図面を参照して説明する。なお，
本実施形態では，複数のメモリセルトランジスタがワード線方向及びビット線方向に配列され，直列接続された複数のメモリセルトランジスタをセレクトトランジスタ間に設けた構成を有するＮＡＮＤ型不揮発性半導体記憶装置について説明する
「【００１９】
　次に，図２〜図１２を用いて，
本実施形態の半導体装置の基本的な製造方法
【００２０】
　図４〜図１２は，本実施形態の半導体装置の基本的な製造方法を模式的に示したワード線方向に沿った断面図である。
【００２１】
　まず，
図４に示すように，半導体基板１００上にトンネル絶縁膜１０１を形成し，トンネル絶縁膜１０１上に浮遊ゲート電極膜１０２としてポリシリコン膜を形成する。
【００２２】
　
次に，図５に示すように，レジストパタンをエッチングマスクとしてＲＩＥ（Reactive Ion Etching）法によって，酸化膜１１０，ＣＭＰストッパ膜１０９，浮遊ゲート電極膜１０２，トンネル絶縁膜１０１及び半導体基板１００をエッチングして加工する。そして，レジストパタンを除去する。これにより，素子領域１上にトンネル絶縁膜１０１及び浮遊ゲート電極１０２を含む構造と，素子分離溝とが形成される。
【００２３】
　
次に，図６に示すように，素子分離溝の内壁，底面及び酸化膜１１０上にＨＴＯ膜１０５を形成し，ＨＴＯ膜１０５上にＰＳＺ膜１０６を形成する。これによって，ＨＴＯ膜１０５及びＰＳＺ膜１０６からなる素子分離絶縁膜が形成される。
【００２４】
　
次に，図７に示すように，ＰＳＺ膜１０６，ＨＴＯ膜１０５及び酸化膜１１０をＣＭＰによって加工し，ＣＭＰストッパ膜１０９に達した時点でＣＭＰを止める。これにより，ＨＴＯ膜１０５及びＰＳＺ膜１０６からなる素子分離絶縁膜が平坦化される。
【００２５】
　
次に，図８に示すように，ＲＩＥ法によってエッチバックを行い，ＰＳＺ膜１０６及びＨＴＯ膜１０５を加工する。
【００２６】
　次に，図９に示すように，ＲＩＥ法によってＣＭＰストッパ膜１０９を除去する。
【００２７】
　
次に，図１０に示すように，ＥＫ（くさび型エッチング）プロセスとして，ＰＳＺ膜１０６及びＨＴＯ膜１０５をウェットエッチングする。このとき，ＰＳＺ膜１０６のエッチングレートは，ＨＴＯ膜１０５のエッチングレートよりも高い。このため，ＨＴＯ膜１０５の内側に形成されたＰＳＺ膜１０６は，ＨＴＯ膜１０５よりも早くエッチングされる。その結果，ＨＴＯ膜１０５及びＰＳＺ膜１０６からなる素子分離絶縁膜には凹部が形成される。ＥＫプロセスを行った後，全面に電極間絶縁膜１０３としてＮＯＮＯＮ膜を形成する。続いて，全面に，制御ゲート電極膜１０４としてポリシリコン膜を形成する。
「【図４】
」
「【図５】
」
「【図６】
」
「【図７】
」
「【図８】
」
「【図１０】
」
（２）ここで，引用文献１に記載されている事項を検討する。
ア　上記段落００２３及び図６を参照すると，「素子分離溝」の内壁，底面上に形成された「ＨＴＯ膜１０５」は，「開口」を有し，該「開口」は「ＰＳＺ膜１０６」で満たされるものと認められる。
イ　上記段落００２４及び図７を参照すると，ＣＭＰによって加工され，「ＨＴＯ膜１０５及びＰＳＺ膜１０６からなる素子分離絶縁膜」が平坦化された状態では，「素子分離溝」の外側にある，「ＨＴＯ膜１０５」及び「ＰＳＺ膜１０６」が除去されていると認められる。
ウ　上記段落００２５及び図８を参照すると，ＲＩＥ法によってエッチバックされる際に，「ＨＴＯ膜１０５」及び「ＰＳＺ膜１０６」の一部が除去されていることは明らかである。ここで，このエッチバックによって，「浮遊ゲート電極膜１０２」の側壁の上にある「ＨＴＯ膜１０５」が一部除去されていると認められる。
エ　上記段落００２７及び図１０を参照すると，ウェットエッチングされた後の「ＰＳＺ膜１０６及びＨＴＯ膜１０５からなる素子分離絶縁膜」は，「トンネル絶縁膜１０１」の側壁を覆っているものと認められる。
　そして，「ＰＳＺ膜１０６」のエッチングレートは，「ＨＴＯ膜１０５」のエッチングレートよりも高く，「ＰＳＺ膜１０６」が早くエッチングされることにより，「素子分離絶縁膜」には「凹部」が形成されるから，「素子分離絶縁膜」は，「凹部を有し，最上部のプロファイルはじょうご状に成形」されているものと認められる。
　ここで，「ＰＳＺ膜１０６の最上部は，ＨＴＯ膜１０５の最上部より低い」ことは明らかである。
オ　上記段落００２７及び図１０を参照すると，「電極間絶縁膜１０３」が「トンネル絶縁膜１０１及び浮遊ゲート電極１０２を含む構造」の上に形成されており，また，「制御ゲート電極膜１０４」が「電極間絶縁膜１０３」の上に形成されるとともに，「素子分離溝」を満たしていることは明らかである。
（３）上記（１），（２）から，上記引用文献１には次の発明（以下，「引用発明」という。）が記載されていると認められる。
「　ＮＡＮＤ型不揮発性半導体記憶装置の製造方法であって，
　半導体基板１００上にトンネル絶縁膜１０１を形成し，トンネル絶縁膜１０１上に浮遊ゲート電極膜１０２としてポリシリコン膜を形成し，
　次に，浮遊ゲート電極膜１０２，トンネル絶縁膜１０１及び半導体基板１００をエッチングして加工することにより，トンネル絶縁膜１０１及び浮遊ゲート電極１０２を含む構造と，素子分離溝とが形成され，
　次に，素子分離溝の内壁，底面及び酸化膜１１０上にＨＴＯ膜１０５を形成し，
　ＨＴＯ膜１０５上にＰＳＺ膜１０６を形成することにより，ＨＴＯ膜１０５及びＰＳＺ膜１０６からなる素子分離絶縁膜が形成され，ここで，ＨＴＯ膜１０５は，開口を有し，該開口はＰＳＺ膜１０６で満たされ，
　次に，ＰＳＺ膜１０６，ＨＴＯ膜１０５及び酸化膜１１０をＣＭＰによって加工し，素子分離溝の外側にある，ＨＴＯ膜１０５及びＰＳＺ膜１０６が除去され，
　次に，ＲＩＥ法によってエッチバックを行い，ＰＳＺ膜１０６及びＨＴＯ膜１０５を加工して，ＨＴＯ膜１０５及びＰＳＺ膜１０６の一部を除去するとともに，浮遊ゲート電極膜１０２の側壁の上にあるＨＴＯ膜１０５の一部を除去し，
　次に，ＥＫ（くさび型エッチング）プロセスとして，ＰＳＺ膜１０６及びＨＴＯ膜１０５をウェットエッチングすることにより，ＰＳＺ膜１０６及びＨＴＯ膜１０５からなる素子分離絶縁膜に凹部を形成し，ここで，素子分離絶縁膜は，トンネル絶縁膜１０１の側壁を覆っており，また素子分離絶縁膜の最上部のプロファイルはじょうご状に成形されており，ＰＳＺ膜１０６の最上部は，ＨＴＯ膜１０５の最上部より低く，
　ＥＫプロセスを行った後，トンネル絶縁膜１０１及び浮遊ゲート電極１０２を含む構造の上に電極間絶縁膜１０３を形成し，
　続いて，電極間絶縁膜１０３の上に制御ゲート電極膜１０４を形成し，ここで，制御ゲート電極膜１０４は，素子分離溝を満たす，
製造方法。」
第６　対比・判断
１　本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると，次のことがいえる。
ア　引用発明は「ＮＡＮＤ型不揮発性半導体記憶装置の製造方法」であるから，本願発明の「メモリ構造を製造する方法」である点で一致する。
イ　引用発明の「半導体基板１００」，「トンネル絶縁層１０１」，「浮遊ゲート電極膜１０２」が，本願発明１の「基板」，「第１の誘電層」，「第１の導電層」に相当する。
　そして，引用発明の「トンネル絶縁膜１０１及び浮遊ゲート電極１０２を含む構造」が，本願発明１の「積層構造」に相当し，引用発明の「素子分離溝」が，本願発明１の「第１の開口」に相当することは明らかである。
　すると，引用発明の「半導体基板１００上にトンネル絶縁膜１０１を形成し，トンネル絶縁膜１０１上に浮遊ゲート電極膜１０２としてポリシリコン膜を形成し，次に，浮遊ゲート電極膜１０２，トンネル絶縁膜１０１及び半導体基板１００をエッチングして加工することにより，トンネル絶縁膜１０１及び浮遊ゲート電極１０２を含む構造と，素子分離溝とが形成され」る点が，本願発明１の「基板の上に複数の積層構造を形成するステップであって，該積層構造の各々は，前記基板の上に順次配列された第１の誘電層と第１の導電層とを備え，前記複数の積層構造の内の２つの隣接する積層構造の間に配置され，前記基板の中へ延びる第１の開口を備える，ステップ」に相当する。
ウ　引用発明の「電極間絶縁膜１０３」，「制御ゲート電極膜１０４」が，それぞれ，本願発明１の「第２の誘電層」，「第２の導電層」に相当することは明らかである。
　すると，引用発明の「ＥＫプロセスを行った後，トンネル絶縁膜１０１及び浮遊ゲート電極１０２を含む構造の上に電極間絶縁膜１０３を形成し，続いて，電極間絶縁膜１０３の上に制御ゲート電極膜１０４を形成し，ここで，制御ゲート電極膜１０４は，素子分離溝を満たす」点が，本願発明１の「前記積層構造の上に第２の誘電層を形成するステップと，該第２の誘電層の上に第２の導電層を形成するステップであって，該第２の導電層は前記第１の開口を満たす，ステップ」に相当する。
エ　引用発明の「ＨＴＯ膜１０５」が，本願発明１の「第１の分離材料層」及び「第１の分離層」に，引用発明の「ＰＳＺ膜１０６」が，「第２の分離材料層」及び「第２の分離層」に相当するものと認められる。
　そして，引用発明の「ＨＴＯ膜１０５及びＰＳＺ膜１０６からなる素子分離絶縁膜」が，本願発明１の「分離構造」に相当する。
　すると，引用発明の「素子分離溝の内壁，底面及び酸化膜１１０上にＨＴＯ膜１０５を形成し，ＨＴＯ膜１０５上にＰＳＺ膜１０６を形成することにより，ＨＴＯ膜１０５及びＰＳＺ膜１０６からなる素子分離絶縁膜が形成され，ここで，ＨＴＯ膜１０５は，開口を有し，該開口をＰＳＺ膜１０６で満たされ」る点が，本願発明１の「前記第１の開口を満たす第１の分離材料層を形成するステップであって，該第１の分離材料層は，その中に，第２の開口を有する，ステップと，前記第１の分離材料層の上に第２の分離材料層を形成するステップであって，該第２の分離材料層は前記第２の開口を満たす，ステップ」に相当する。
オ　引用発明の「ＰＳＺ膜１０６，ＨＴＯ膜１０５及び酸化膜１１０をＣＭＰによって加工し，素子分離溝の外側にある，ＨＴＯ膜１０５及びＰＳＺ膜１０６が除去され」る点が，本願発明１の「前記第１の開口の外側にある前記第２の分離材料層及び前記第１の分離材料層を除去するステップ」に相当する。
　また，引用発明の「ＥＫ（くさび型エッチング）プロセスとして，ＰＳＺ膜１０６及びＨＴＯ膜１０５をウェットエッチングすることにより，ＰＳＺ膜１０６及びＨＴＯ膜１０５からなる素子分離絶縁膜に凹部を形成」する点が，本願発明１の「前記第２の開口の中にある前記第２の分離材料層の一部を除去し，前記第２の分離層を形成するために，湿式エッチングプロセスを実施するステップ」に相当する。
　そして，引用発明の「ＲＩＥ法によってエッチバックを行い，ＰＳＺ膜１０６及びＨＴＯ膜１０５を加工して，ＨＴＯ膜１０５及びＰＳＺ膜１０６の一部を除去するとともに，浮遊ゲート電極膜１０２の側壁の上にあるＨＴＯ膜１０５の一部を除去」する点が，本願発明１の「前記第１の開口の中にある前記第１の分離材料層の一部及び前記第２の分離材料層の一部を除去するために，第１の乾式エッチングプロセスを実施するステップ」及び「前記第１の導電層の側壁の上にある前記第１の分離材料層の一部を除去し，前記第１の分離層を形成するために，第２の乾式エッチングプロセスを実施するステップ」と，「前記第１の開口の中にある前記第１の分離材料層の一部及び前記第２の分離材料層の一部，前記第１の導電層の側壁の上にある前記第１の分離材料層の一部を除去し，前記第１の分離層を形成するために，乾式エッチングプロセスを実施するステップ」である点で一致する。
カ　引用発明において「素子分離絶縁膜は，トンネル絶縁膜１０１の側壁を覆っており，また素子分離絶縁膜の最上部のプロファイルはじょうご状に成形されており，ＰＳＺ膜１０６の最上部は，ＨＴＯ膜１０５の最上部より低い」ことから，引用発明において上記エで検討した点が全体として，本願発明１の「第１の分離層及び第２の分離層を形成するために，前記第１の分離材料層の一部及び前記第２の分離材料層の一部を除去するステップであって，前記第２の分離層の最上部は，前記第１の分離層の前記最上部より低い，ステップ」に対応し，引用発明において上記ウ，エで検討した点が全体として，本願発明１の「前記第１の開口の中に少なくとも１つの分離構造を形成するステップであって，該少なくとも１つの分離構造は，前記第１の誘電層の側壁を覆い，前記少なくとも１つの分離構造は，凹部を有し，前記少なくとも１つの分離構造の最上部のプロファイルが，じょうご状に成形されるようにする，ステップ」に対応する。
キ　したがって，本願発明１と引用発明との間には，次の一致点，相違点があるといえる。
（一致点）
「　メモリ構造を製造する方法であって，該方法は，
　基板の上に複数の積層構造を形成するステップであって，該積層構造の各々は，前記基板の上に順次配列された第１の誘電層と第１の導電層とを備え，前記複数の積層構造の内の２つの隣接する積層構造の間に配置され，前記基板の中へ延びる第１の開口を備える，ステップと，
　前記第１の開口の中に少なくとも１つの分離構造を形成するステップであって，該少なくとも１つの分離構造は，前記第１の誘電層の側壁を覆い，前記少なくとも１つの分離構造は，凹部を有し，前記少なくとも１つの分離構造の最上部のプロファイルが，じょうご状に成形されるようにする，ステップと，
　前記積層構造の上に第２の誘電層を形成するステップと，
　該第２の誘電層の上に第２の導電層を形成するステップであって，該第２の導電層は前記第１の開口を満たす，ステップと，を有し，
　前記少なくとも１つの分離構造を形成するステップは，
　前記第１の開口を満たす第１の分離材料層を形成するステップであって，該第１の分離材料層は，その中に，第２の開口を有する，ステップと，
　前記第１の分離材料層の上に第２の分離材料層を形成するステップであって，該第２の分離材料層は前記第２の開口を満たす，ステップと，
　第１の分離層及び第２の分離層を形成するために，前記第１の分離材料層の一部及び前記第２の分離材料層の一部を除去するステップであって，前記第２の分離層の最上部は，
前記第１の分離層の前記最上部より低い，ステップと，を有し，
　前記第１の分離材料層の前記一部及び前記第２の分離材料層の前記一部を除去するステップは，
　前記第１の開口の外側にある前記第２の分離材料層及び前記第１の分離材料層を除去するステップと，
　前記第１の開口の中にある前記第１の分離材料層の一部及び前記第２の分離材料層の一部を除去し，前記第１の導電層の側壁の上にある前記第１の分離材料層の一部を除去し，前記第１の分離層を形成するために，乾式エッチングプロセスを実施するステップと，
　前記第２の開口の中にある前記第２の分離材料層の一部を除去し，前記第２の分離層を形成するために，湿式エッチングプロセスを実施するステップと，を有する，メモリ構造を製造する方法。」
（相違点）
（相違点１）第１の分離層及び第２の分離層を形成する乾式エッチングプロセスに関して，本願発明１は，「前記第１の開口の中にある前記第１の分離材料層の一部及び前記第２の分離材料層の一部を除去するために，第１の乾式エッチングプロセスを実施するステップ」と，「前記第１の導電層の側壁の上にある前記第１の分離材料層の一部を除去し，前記第１の分離層を形成するために，第２の乾式エッチングプロセスを実施するステップ」であり，かつ，「前記第１の乾式エッチングプロセスと前記第２の乾式エッチングプロセスは，異なる乾式エッチングプロセス」であるのに対し，引用発明は，そのように特定されていない点。
（２）相違点についての判断
ア　上記相違点１について検討すると，引用文献１には，第１の分離層及び第２の分離層を形成する乾式エッチングプロセスを，「第１の乾式エッチングプロセス」と「第２の乾式エッチングプロセス」とするとともに「前記第１の乾式エッチングプロセスと前記第２の乾式エッチングプロセスは，異なる乾式エッチングプロセス」とすることは，記載も示唆もされておらず，引用発明に基づいたとしても，当業者が容易に想到できるものではない。
イ　ここで，原査定においては，「Ｅ．」として，「引用文献１の段落００２５，図８に記載されている工程が，本願発明の「第１の乾式エッチングプロセスを実施するステップ」及び「第２の乾式エッチングプロセスを実施するステップ」に相当」する旨記載されているが，引用発明の「ＲＩＥ法によってエッチバックを行い，ＰＳＺ膜１０６及びＨＴＯ膜１０５を加工して，ＨＴＯ膜１０５及びＰＳＺ膜１０６の一部を除去するとともに，浮遊ゲート電極膜１０２の側壁の上にあるＨＴＯ膜１０５を除去」する点は，ＲＩＥ法によるエッチングプロセス（乾式エッチングプロセス）を２回行うものではない。
ウ　したがって，本願発明１は，当業者であっても引用発明及び引用文献１に基づいて容易に発明できたものであるとはいえない。
２　本願発明２−８について
　本願発明２−８は，本願発明１の全ての構成要素を備える従属請求項であり，本願発明１と同一の構成を備えるものであるから，本願発明１と同じ理由により，当業者であっても引用発明及び引用文献１に基づいて容易に発明できたものであるとはいえない。
第７　原査定について
　本願発明１−８は，補正前の請求項７−１４に対応するものであるから，補正前の請求項１５−１８を対象とする原査定の理由１及び補正前の請求項１−６，１５−１９を対象とする原査定の理由２の対象ではなくなった。
　したがって，原査定の理由１，理由２を維持することはできない。
　また，上記「第４　本願発明」から「第６　対比・判断」で検討したように，拒絶査定において引用された引用文献１に基づいて，当業者が容易に発明できたものとはいえない。
第８　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。