(57)【要約】  受光センサ（１）は、光の入力により光電流（Ｉｐｄ）を発生するフォトダイオード（ＰＤ）と、光電流（Ｉｐｄ）が流れるトランジスタ（Ｔｒ１１）と、当該トランジスタ（Ｔｒ１１）と第１のカレントミラー回路（ＣＭ１）を構成するトランジスタ（Ｔｒ１２）と、トランジスタ（Ｔｒ１１）とチャネル型が異なるトランジスタ（Ｔｒ９）と、トランジスタ（Ｔｒ１１，Ｔｒ１２）に流れる電流を電圧に変換する抵抗（Ｒ１０）とを備えている。第１のカレントミラー回路（ＣＭ１）が光電流（Ｉｐｄ）を増幅し、トランジスタ（Ｔｒ１１）のソースがＭＯＳトランジスタ（Ｔｒ９）のゲートに接続され、ＭＯＳトランジスタ（Ｔｒ９）のスレッシュホールド電圧がトランジスタ（Ｔｒ１１）のスレッシュホールド電圧以上に設定されていることにより、フォトダイオード（ＰＤ）の容量を低減し、受光センサ（１）はフォトダイオード（ＰＤ）がバイアスされた状態で高速に動作することが可能となる。
2014057806.tif 000002
【特許請求の範囲】
【請求項１】
光の入力により光電流を発生するフォトダイオードと、  前記光電流が流れる第１のＭＯＳトランジスタと、  当該第１のＭＯＳトランジスタとカレントミラー回路を構成する第２のＭＯＳトランジスタと、  前記第１のＭＯＳトランジスタとチャネル型が異なる第３のＭＯＳトランジスタと、  前記第２のＭＯＳトランジスタに流れる電流を電圧に変換する電流電圧変換素子とを備え、  前記カレントミラー回路が前記光電流を増幅し、  前記第１のＭＯＳトランジスタのソースが前記第３のＭＯＳトランジスタのゲートに接続され、  前記第３のＭＯＳトランジスタのスレッシュホールド電圧が前記第１のＭＯＳトランジスタのスレッシュホールド電圧以上に設定されていることを特徴とする光センサ。
【請求項２】
前記第１のＭＯＳトランジスタのバックゲートとゲートとが接続されていることを特徴とする請求項１に記載の光センサ。
【請求項３】
前記カレントミラー回路によって増幅された前記光電流から変換された電圧に基づいてオンおよびオフすることにより、前記第３のＭＯＳトランジスタをオンおよびオフさせるインバータを備え、  当該インバータを構成する２つのインバータＭＯＳトランジスタのうち、前記第１のＭＯＳトランジスタと同じチャネル型のインバータＭＯＳトランジスタのバックゲートとゲートとが接続されていることを特徴とする請求項１に記載の光センサ。
【請求項４】
前記インバータＭＯＳトランジスタがＰ型ＭＯＳトランジスタであり、  ダイオード接続されたＮ型ＭＯＳトランジスタであり、前記インバータＭＯＳトランジスタと直列に接続される補助ＭＯＳトランジスタを備えていることを特徴とする請求項３に記載の光センサ。
【請求項５】
前記第１のＭＯＳトランジスタがＰ型ＭＯＳトランジスタであり、  前記第１のＭＯＳトランジスタのドレインおよびゲートが前記フォトダイオードのカソードに接続されていることを特徴とする請求項１から４までのいずれか１項に記載の光センサ。
【請求項６】
前記第１のＭＯＳトランジスタがＮ型ＭＯＳトランジスタであり、  前記第１のＭＯＳトランジスタのドレインおよびゲートが前記フォトダイオードのアノードに接続されていることを特徴とする請求項１から４までのいずれか１項に記載の光センサ。
【請求項７】
請求項１から６までのいずれか１項に記載の光センサを備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、物体検出や物体動作速度検出などに使用されるフォトインタラプタなどに好適な光センサに関する。
【背景技術】
【０００２】  デジタルカメラやインクジェットプリンタなどの電気製品は、モーターによって駆動される動作部品を有している。当該動作部品の動作速度などを検出するために、フォトインタラプタのような光センサが用いられる。【０００３】  このような光センサのうち、フォトトランジスタを用いた受光部を有する光センサは、フォトトランジスタに流れる光電流を外付けの抵抗で電圧に変換することで検出信号を得ている。このように、検出信号が光電流に依存することから、応答も光電流に依存するため、応答性の向上には限界がある。したがって、フォトインタラプタを用いた光センサは、デジタルカメラのように高速動作が進む機器には不向きである。このような状況において、光電流に依存せず、高速動作が可能な光センサが求められている。【０００４】  例えば、特許文献１には、フォトダイオードの一端と負荷の一端とをＧＮＤ電位に固定した光センサ（受光装置）が開示されている。このような受光装置では、フォトダイオードのバイアス電圧の変動を抑制することができる。【０００５】  また、特許文献２には、フォトダイオードをｎｃｈＭＯＳトランジスタのゲート−ソース間電圧でバイアスする光センサが開示されている。このような光センサでも、フォトダイオードのバイアス電圧の変動を抑制することができる。【０００６】  上記の特許文献１，２に開示された光センサは、いずれも、フォトダイオードにバイアス電圧を印加し、フォトダイオードのカソード−アノード間の電位差ΔＶを抑えることができる。これにより、フォトダイオードに流れる光電流を抵抗によって電圧に変換するときに生じるフォトダイオードの容量の充放電量（ΔＱ＝Ｃ×ΔＶ）が抑えられるので、光センサの高速動作が可能となる。【０００７】  このような技術は、フォトトランジスタにも適用できるので、フォトトランジスタを用いた光センサの高速動作が可能となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】日本国公開特許公報「特開２００１−５３３３１号公報（２００１年２月２３日公開）」
【特許文献２】日本国公開特許公報「特開２０１２−８９７３８号公報（２０１２年５月１０日公開）」
【特許文献３】日本国特許公報「特許３１７４８５２号公報（２００１年６月１１日発行）」
【発明の概要】
【発明が解決しようとする課題】
【０００９】  図９は、フォトダイオードのアノード−カソード間電圧に対する容量の変化を表すグラフである。この図９は、特許文献１、２のようにフォトダイオードにバイアスをかけて上記の電位差ΔＶを抑えても、バイアス電圧により容量値が変動することを示している。【００１０】  特許文献１には、フォトダイオードのカソードがＧＮＤに接続されている構成が開示されている。このような構成では、フォトダイオードに順バイアスがかかることから、図９に示すように、順バイアスとなる範囲ではフォトダイオードの容量値が上昇し、フォトダイオードの動作速度が低下する。【００１１】  なお、フォトダイオードは、順バイアスが０．７Ｖ以上かかる領域では、ＰＮ接合ダイオードによる順電流が流れるため、当該順電流が支配的となり、フォトダイオードとして使用できない。【００１２】  図１０に示す光センサ４０１（特許文献２に記載の光センサ）において、フォトダイオードＰＤ１は、ＮｃｈＭＯＳトランジスタＴｒ４０１のゲート−ソース間に配置され、アノードがＧＮＤに接続されている。このことから、フォトダイオードＰＤ１には逆バイアスがかかるので、フォトダイオードＰＤ１の容量値が低下する。しかしながら、ＮｃｈＭＯＳトランジスタＴｒ４０１のスレッシュホールド電圧により、逆バイアス状態のフォトダイオードＰＤ１を使用して光電変換を行う場合、光電流が微小であると、検出信号のＳＮを向上させることが難しい。検出信号のＳＮを十分に確保することができなければ、光センサ４０１の動作裕度が低下するという不都合が生じる。【００１３】  本発明は、上記問題点に鑑みてなされたものであり、その目的は、微小な受光量でも検出信号のＳＮを十分に確保することができ、かつフォトダイオードにバイアスした状態で高速応答が可能な光センサを提供することにある。
【課題を解決するための手段】
【００１４】  上記の課題を解決するために、本発明の一態様に係る光センサは、光の入力により光電流を発生するフォトダイオードと、前記光電流が流れる第１のＭＯＳトランジスタと、当該第１のＭＯＳトランジスタとカレントミラー回路を構成する第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタとチャネル型が異なる第３のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタに流れる電流を電圧に変換する電流電圧変換素子とを備え、前記カレントミラー回路が前記光電流を増幅し、前記第１のＭＯＳトランジスタのソースが前記第３のＭＯＳトランジスタのゲートに接続され、前記第３のＭＯＳトランジスタのスレッシュホールド電圧が前記第１のＭＯＳトランジスタのスレッシュホールド電圧以上に設定されていることを特徴としている。
【発明の効果】
【００１５】  本発明の一態様によれば、フォトダイオードの容量値が低下するので、光センサはフォトダイオードにバイアスした状態で高速で動作することが可能となる。また、光電流よりも大きい電流が抵抗に流れるので、光電流が微小であっても、十分な大きさを確保することにより、微小な光電流に対して検出信号のＳＮを十分な大きさに確保することができる。これにより、高速かつ高精度の光センサを実現することができるという効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態１，３に係る受光センサの構成を示す回路図である。
【図２】本発明の実施形態２，３に係る受光センサの構成を示す回路図である。
【図３】（ａ）はゲート電極とバックゲート電極とが接続された状態のＰｃｈＭＯＳトランジスタの構造を示す断面図であり、（ｂ）はゲート電極とバックゲート電極とが接続された状態のＮｃｈＭＯＳトランジスタの構造を示す断面図である。
【図４】図１の受光センサにおいてフォトダイオードに接続されるＭＯＳトランジスタのバックゲート−ゲート間接続状態およびバックゲート−ソース間接続状態についてのそれぞれのゲート電圧に対する電流の特性を示すグラフである。
【図５】本発明の実施形態４に係る受光センサの構成を示す回路図である。
【図６】本発明の実施形態５に係る受光センサの構成を示す回路図である。
【図７】（ａ）は図５の受光センサの検出信号がハイレベルからローレベルに変化するときのＮｃｈＭＯＳトランジスタに対する応答特性のシミュレーション結果を示す図であり、（ｂ）は図６の受光センサの検出信号がハイレベルからローレベルに変化するときのＮｃｈＭＯＳトランジスタに対する応答特性のシミュレーション結果を示す図である。
【図８】本発明の実施の形態６に係る複写機の内部構造を示す正面図である。
【図９】フォトダイオードのアノード−カソード間電圧に対する容量の特性を示すグラフである。
【図１０】従来の光センサの構成を示す回路図である。の波形を示す波形図である。
【発明を実施するための形態】
【００１７】  ［実施形態１］  本発明に係る実施形態１について、図１を参照して以下に説明する。
【００１８】  〔受光センサの構成〕  図１は、本実施形態に係る受光センサ１の構成を示す回路図である。
【００１９】  図１に示すように、受光センサ１（光センサ）は、フォトダイオードＰＤ、第１のカレントミラー回路ＣＭ１、トランジスタＴｒ９、抵抗Ｒ１０（電流電圧変換素子）および定電流源３とを備えている。
【００２０】  フォトダイオードＰＤは、入力される光を受けて光電流Ｉｐｄを流す光電変換素子である。このフォトダイオードＰＤのアノードは、ＧＮＤ電位が付与されるグランドラインに接続されている。また、フォトダイオードＰＤのカソードは、後述するように第１のカレントミラー回路ＣＭ１に接続されている。
【００２１】  第１のカレントミラー回路ＣＭ１は、１組のＰｃｈＭＯＳトランジスタのトランジスタＴｒ１１，Ｔｒ１２（Ｐ型ＭＯＳトランジスタ）を有している。入力側のトランジスタＴｒ１１（第１のＭＯＳトランジスタ）のドレインは、フォトダイオードＰＤのカソードおよびトランジスタＴｒ１１のゲートに接続されている。また、トランジスタＴｒ１１のソースは、抵抗Ｒ１０を介して出力端子に接続されている。出力側のトランジスタＴｒ１２のドレインはグランドラインに接続され、トランジスタＴｒ１２のソースはトランジスタＴｒ１１のソースに接続されている。また、トランジスタＴｒ１２のゲートは、トランジスタＴｒ１１のゲートに接続されている。
【００２２】  第１のカレントミラー回路ＣＭ１は、トランジスタＴｒ１１，Ｔｒ１２の面積比が１：ｎ（ｎ＞１）に設定されているので、光電流Ｉｐｄをｎ倍に増幅する電流増幅器として機能する。ｎの値の上限値は数十程度である。
【００２３】  トランジスタＴｒ９（第３のＭＯＳトランジスタ）は、ＮｃｈＭＯＳトランジスタである。このトランジスタＴｒ９のソースはグランドラインに接続され、トランジスタＴｒ９のドレインは出力端子に接続されている。また、トランジスタＴｒ９のゲートは、トランジスタＴｒ１１，Ｔｒ１２のソースに接続されている。上記の出力端子には、検出信号として出力電圧Ｖｏｕｔが出力される。
【００２４】  定電流源３は、定電圧Ｖｄｄを印加する電源ラインと出力端子との間に接続されており、抵抗Ｒ１０およびトランジスタＴｒ９に定電流を流すために設けられている。
【００２５】  〔受光センサの動作〕  上記のように構成される受光センサ１は、次のように動作する。
【００２６】  光が入力されると、フォトダイオードＰＤは光電流Ｉｐｄを発生する。これにより、第１のカレントミラー回路ＣＭ１におけるトランジスタＴｒ１１，Ｔｒ１２がオンする。また、トランジスタＴｒ９は、定電流源３によって光入力の有無に関わらずバイアスされるので、オン動作を維持する。
【００２７】  また、光電流Ｉｐｄは、第１のカレントミラー回路ＣＭ１によってｎ倍に増幅されるので、トランジスタＴｒ１２には、光電流Ｉｐｄのｎ倍の増幅光電流Ｉａｍｐが流れる。このため、抵抗Ｒ１０には、第１のカレントミラー回路ＣＭ１によって、光電流Ｉｐｄの（ｎ＋１）倍の電流が流れる。この電流は、抵抗Ｒ１０によって電圧に変換される。この電圧は、出力端子から次式のように表される出力電圧Ｖｏｕｔであり、ハイレベルの検出信号として出力される。
【００２８】  Ｖｏｕｔ＝（ｎ＋１）×Ｉｐｄ×Ｒ１０＋Ｖｔｈ９  上式において、Ｉｐｄは光電流Ｉｐｄの電流値を表し、Ｒ１０は抵抗Ｒ１０の抵抗値を表し、Ｖｔｈ９はトランジスタＴｒ９のスレッシュホールド電圧を表している。
【００２９】  また、トランジスタＴｒ９のスレッシュホールド電圧からトランジスタＴｒ１１のスレッシュホールド電圧を減じた値が、フォトダイオードＰＤのバイアス電圧になる。このため、トランジスタＴｒ９のスレッシュホールド電圧をトランジスタＴｒ１１のスレッシュホールド電圧以上とするとよい。これにより、フォトダイオードＰＤの容量を低減することが可能である。
【００３０】  一方、光が入力されていない状態では、フォトダイオードＰＤは光電流Ｉｐｄを発生しない。このため、第１のカレントミラー回路ＣＭ１におけるトランジスタＴｒ１１，Ｔｒ１２がともにオフする。また、トランジスタＴｒ９のゲートには、電源ラインからの電圧が抵抗Ｒ１０を介して印加される。これにより、出力端子がトランジスタＴｒ９のスレッシュホールド電圧Ｖｔｈ９まで低下する。それゆえ、出力端子の電位が低下することにより、出力端子には、ローレベルの検出信号が現れる。
【００３１】  〔受光センサによる効果〕  以上のように、本実施形態の受光センサ１は、光電流Ｉｐｄをｎ倍に増幅する第１のカレントミラー回路ＣＭ１と、ドレインおよびソースがそれぞれ出力端子およびグランドラインに接続されるトランジスタＴｒ９とを備えている。また、第１のカレントミラー回路ＣＭ１を構成するトランジスタＴｒ１１，Ｔｒ１２のソースと、トランジスタＴｒ９のゲートとが接続されている。さらに、トランジスタＴｒ９のスレッシュホールド電圧をトランジスタＴｒ１１のスレッシュホールド電圧以上に設定している。
【００３２】  これにより、フォトダイオードＰＤの容量値が低下するので、フォトダイオードＰＤの動作速度が向上する。また、抵抗Ｒ１０に流れる電流が、光電流Ｉｐｄに比べて大きくなるので、受光センサ１は、検出信号の光電流Ｉｐｄによる依存度を大幅に低下させることができる。それゆえ、受光センサ１は高速で動作することが可能となる。したがって、高速で検出する必要がある被検査対象物を有する機器に、受光センサ１を好適に用いることができる。
【００３３】  また、抵抗Ｒ１０に流れる電流は、上記のように光電流Ｉｐｄよりも大きい電流であるので、光電流Ｉｐｄが微小であっても、十分な大きさを確保することができる。これにより、微小な光電流Ｉｐｄに対して検出信号（出力電圧Ｖｏｕｔ）のＳＮを十分な大きさに確保することができる。
【００３４】  ［実施形態２］  本発明に係る実施形態２について、図２を参照して以下に説明する。
【００３５】  なお、本実施形態において、前述の実施形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記して、その説明を省略する。
【００３６】  〔受光センサの構成〕  図２は、本実施形態に係る受光センサ２の構成を示す回路図である。
【００３７】  図２に示すように、受光センサ２（光センサ）は、フォトダイオードＰＤ、第１のカレントミラー回路ＣＭ１１、トランジスタＴｒ１０、抵抗Ｒ１０および定電流源３とを備えている。
【００３８】  フォトダイオードＰＤは、受光センサ２において、カソードが電源ラインに接続されている。
【００３９】  第１のカレントミラー回路ＣＭ１１は、１組のＮｃｈＭＯＳトランジスタのトランジスタＴｒ１１１，Ｔｒ１１２（Ｎ型ＭＯＳトランジスタ）を有している。入力側のトランジスタＴｒ１１１（第１のＭＯＳトランジスタ）のドレインは、フォトダイオードＰＤのアノードおよびトランジスタＴｒ１１１のゲートに接続されている。また、トランジスタＴｒ１１１のソースは、抵抗Ｒ１０を介して出力端子に接続されている。出力側のトランジスタＴｒ１１２のドレインは電源ラインに接続され、トランジスタＴｒ１１２のソースはトランジスタＴｒ１１１のソースに接続されている。また、トランジスタＴｒ１１２のゲートは、トランジスタＴｒ１１１のゲートに接続されている。
【００４０】  第１のカレントミラー回路ＣＭ１１は、トランジスタＴｒ１１１，Ｔｒ１１２の面積比が１：ｎ（ｎ＞１）に設定されているので、光電流Ｉｐｄをｎ倍に増幅する電流増幅器として機能する。
【００４１】  トランジスタＴｒ１０（第３のＭＯＳトランジスタ）は、トランジスタＴｒ１１１，Ｔｒ１１２とチャネル型が異なるＰｃｈＭＯＳトランジスタである。このトランジスタＴｒ１０のソースは電源ラインに接続され、トランジスタＴｒ１０のドレインは出力端子に接続されている。また、トランジスタＴｒ１０のゲートは、トランジスタＴｒ１１１，Ｔｒ１１２のソースに接続されている。上記の出力端子には、検出信号として出力電圧Ｖｏｕｔが出力される。
【００４２】  定電流源３は、電源ラインと出力端子との間に接続されており、抵抗Ｒ１０およびトランジスタＴｒ１０に定電流を流すために設けられている。
【００４３】  〔受光センサの動作〕  上記のように構成される受光センサ２は、次のように動作する。
【００４４】  光が入力されると、フォトダイオードＰＤは光電流Ｉｐｄを発生する。これにより、第１のカレントミラー回路ＣＭ１１におけるトランジスタＴｒ１１１，Ｔｒ１１２がオンする。
【００４５】  また、光電流Ｉｐｄは、第１のカレントミラー回路ＣＭ１１によってｎ倍に増幅される。このため、抵抗Ｒ１０には、第１のカレントミラー回路ＣＭ１１によって、光電流Ｉｐｄの（ｎ＋１）倍の電流が流れる。この電流は、抵抗Ｒ１０によって電圧に変換される。この電圧にトランジスタＴｒ１０のスレッシュホールド電圧を加算した電圧を定電圧Ｖｄｄから減じた値が、出力端子から前式で表される出力電圧Ｖｏｕｔであり、ローレベルの検出信号として出力される。
【００４６】  また、トランジスタＴｒ１０のスレッシュホールド電圧からトランジスタＴｒ１１１のスレッシュホールドを減じた値が０Ｖ以上に設定される。これにより、フォトダイオードＰＤに逆バイアスのバイアス電圧が印加される。
【００４７】  一方、光が入力されていない状態では、フォトダイオードＰＤは光電流Ｉｐｄを発生しない。このため、第１のカレントミラー回路ＣＭ１１におけるトランジスタＴｒ１１１，Ｔｒ１１２がともにオフする。出力端子の電位がトランジスタＴｒ１０のスレッシュホールド電圧を定電圧Ｖｄｄから減じた値になるため、出力端子には、ハイレベルの検出信号が現れる。
【００４８】  〔受光センサによる効果〕  以上のように、本実施形態の受光センサ２は、光電流Ｉｐｄをｎ倍に増幅する第１のカレントミラー回路ＣＭ１１と、ドレインおよびソースがそれぞれ出力端子およびグランドラインに接続されるトランジスタＴｒ１０とを備えている。また、第１のカレントミラー回路ＣＭ１１を構成するトランジスタＴｒ１１１，Ｔｒ１１２のソースと、トランジスタＴｒ１０のゲートとが接続されている。さらに、トランジスタＴｒ１０のスレッシュホールド電圧をトランジスタＴｒ１１１のスレッシュホールド電圧以上となるように設定している。
【００４９】  これにより、受光センサ１と同様、抵抗Ｒ１０に流れる電流が、光電流Ｉｐｄに比べて大きくなるので、受光センサ２は、検出信号の光電流Ｉｐｄによる依存度を大幅に低下させることができる。それゆえ、受光センサ２は高速で動作することが可能となる。したがって、高速で検出する必要がある被検査対象物を有する機器に、受光センサ２を好適に用いることができる。
【００５０】  また、受光センサ１と同様に、抵抗Ｒ１０に流れる電流が光電流Ｉｐｄよりも大きい電流であるので、光電流Ｉｐｄが微小であっても、十分な大きさを確保することができる。これにより、微小な光電流Ｉｐｄに対して検出信号（出力電圧Ｖｏｕｔ）のＳＮを十分な大きさに確保することができる。
【００５１】  ［実施形態３］  本発明に係る実施形態３について、図１〜図４を参照して以下に説明する。
【００５２】  なお、本実施形態において、前述の実施形態１，２における構成要素と同等の機能を有する構成要素については、同一の符号を付記して、その説明を省略する。
【００５３】  〔受光センサの構成〕  図３の（ａ）はゲート電極とバックゲート電極とが接続された状態のＰｃｈＭＯＳトランジスタの構造を示す断面図であり、図３の（ｂ）はゲート電極とバックゲート電極とが接続された状態のＮｃｈＭＯＳトランジスタの構造を示す断面図である。
【００５４】  〈受光センサ１〉  前述の受光センサ１において、トランジスタＴｒ１１のゲートとバックゲートとが互いに接続されている。
【００５５】  図３の（ａ）に示すように、一般に、ＰｃｈＭＯＳトランジスタ１０１（Ｐ型ＭＯＳトランジスタ）は、ｐ基板１０３上に形成される場合、ｐ基板１０３上に形成されたｎウェル１０４に形成される。ｎウェル１０４には、ソースを構成するｐ型拡散層１０５が形成されるとともに、ドレインを構成するｐ型拡散層１０６が形成されている。また、ｎウェル１０４においてｐ型拡散層１０５，１０６の間でチャネルを形成する領域の上には、ゲート１０７が形成されている。
【００５６】  ｐ型拡散層１０５，１０６には、それぞれソース電極１１１とドレイン電極１１２とが接続されている。また、ゲート１０７には、ゲート電極１１３が接続されている。
【００５７】  一般に、ＭＯＳトランジスタにおいては、基板がゲートとして機能するため、このゲートがバックゲートとして扱われる。上記のＰｃｈＭＯＳトランジスタ１０１において、ｎウェル１０４は、基板として機能するので、バックゲートとなる。したがって、ｎウェル１０４には、バックゲート電極１１４，１１５が接続されている。そして、ゲート電極１１３とバックゲート電極１１４，１１５とが互いに接続されている。
【００５８】  上記のようなＰｃｈＭＯＳトランジスタ１０１における電極の接続構造がトランジスタＴｒ１１にも適用される。
【００５９】  〈受光センサ２〉  前述の受光センサ２において、トランジスタＴｒ１１１のゲートとバックゲートとが互いに接続されている。
【００６０】  図３の（ｂ）に示すように、ＮｃｈＭＯＳトランジスタ１０２（Ｎ型ＭＯＳトランジスタ）は、ｐ基板１０３上にｎウェル１０４が形成され、このｎウェル１０４にｐウェル１１０が形成される。そして、ｐウェル１１０上には、ソースを構成するｎ型拡散層１０８が形成されるとともに、ドレインを構成するｎ型拡散層１０９が形成されている。また、ｐ基板１０３においてｎ型拡散層１０８，１０９の間でチャネルを形成する領域の上には、ゲート１０７が形成されている。
【００６１】  ｎ型拡散層１０８，１０９には、それぞれソース電極１１１とドレイン電極１１２とが接続されている。また、ゲート１０７には、ゲート電極１１３が接続されている。
【００６２】  上記のＮｃｈＭＯＳトランジスタ１０２において、ｐウェル１１０はバックゲートとなる。したがって、ｐウェル１１０には、バックゲート電極１１４，１１５が接続されている。そして、ゲート電極１１３とバックゲート電極１１４，１１５とが互いに接続されている。
【００６３】  上記のようなＮｃｈＭＯＳトランジスタ１０２における電極の接続構造がトランジスタＴｒ１１１にも適用される。
【００６４】  〔受光センサによる効果〕  図４は、トランジスタＴｒ１１のバックゲート−ゲート間接続状態（ダイナミックスレッショルドＭＯＳトランジスタ）およびバックゲート−ソース間接続状態についてのそれぞれのゲート電圧に対する電流の特性を示すグラフである。上記のダイナミックスレッショルドＭＯＳトランジスタについては、特許文献３に記載されている。
【００６５】  一般に、ＭＯＳトランジスタは、拡散濃度を変えて、スレッシュホールド電圧を下げると、ゲート−ソース間電圧が０Ｖでもドレイン−ソース間にリーク電流が生じる。このような現象が発生すると、受光センサ１，２は、光無入力時であっても、光電流Ｉｐｄが減少せずに、誤検出する可能性がある。
【００６６】  そこで、受光センサ１において、ＰｃｈＭＯＳトランジスタであるトランジスタＴｒ１１のバックゲートとゲートとを接続する。また、受光センサ２において、ＮｃｈＭＯＳトランジスタであるトランジスタＴｒ１１１のバックゲートとゲートとを接続する。これにより、拡散濃度を変えずにトランジスタＴｒ１１，Ｔｒ１１１のスレッシュホールド電圧を下げることができる。この結果、リーク電流が減少するので、よりフォトダイオードＰＤの逆バイアス電圧を高くすることができる。したがって、受光センサ１，２の応答速度を向上することができる。よって、トランジスタＴｒ１１，Ｔｒ１１１のバックゲートとゲートとを接続することは有益である。
【００６７】  ここで、図４は、トランジスタＴｒ１１のバックゲートをゲートに接続した場合およびバックゲートをソースに接続した場合の、トランジスタＴｒ１１のゲート−ソース間電圧に対する（ｎ＋１）×Ｉｐｄの電流値を示したシミュレーション結果を示している。
【００６８】  図４から分かるように、トランジスタＴｒ１１のバックゲートをゲートに接続した場合、バックゲートをソースに接続した場合に対して、５０ｎＡの電流値では、スレッシュホールド電圧を約６０ｍＶ下げることができる。
【００６９】  ［実施形態４］  本発明に係る実施形態４について、図５を参照して以下に説明する。
【００７０】  なお、本実施形態において、前述の実施形態１〜３における構成要素と同等の機能を有する構成要素については、同一の符号を付記して、その説明を省略する。
【００７１】  〔受光センサの構成〕  図５は、本実施形態に係る受光センサ１０の構成を示す回路図である。
【００７２】  図５に示すように、受光センサ１０（光センサ）は、受光素子１５および外付け抵抗ＲＬを備えている。
【００７３】  受光素子１５は、２個の端子Ｔ１，Ｔ２、抵抗Ｒ１１、検出信号生成部２１およびゼロバイアス回路２２を有している。受光素子１５は、光入力時に回路電流を変動することにより、一方の端子Ｔ２の固定電位に対して他方の端子Ｔ１の電位を変動して検出信号を出力する２端子型の光検出回路である。
【００７４】  （１）端子の構成  端子Ｔ１（第１端子）は、検出信号を出力する出力端子と電源電圧Ｖｃｃが印加される電源端子とを兼ねており、外付け抵抗ＲＬを介して電源ラインに接続されている。端子Ｔ２（第２端子）は、接地用の端子であり、グランドラインに接続されて、接地電位（固定電位）が付与されている。
【００７５】  なお、端子Ｔ１を固定電位が付与される端子とし、端子Ｔ２を電位が変動する端子としてもよい。
【００７６】  受光素子１５は、図示しない発光素子からの光を、直接受けるか、または物体からの反射光として受けて、当該光を電気信号（検出信号）に変換して出力する回路である。
【００７７】  （２）検出信号生成部の構成  検出信号生成部２１は、フォトダイオードＰＤ、抵抗Ｒ１，Ｒ２、トランジスタＴｒ１〜Ｔｒ５（ＭＯＳトランジスタ）および第１のカレントミラー回路ＣＭ１を有している。
【００７８】  フォトダイオードＰＤは、アノードが端子Ｔ２に接続され、カソードが後述するゼロバイアス回路２２におけるトランジスタＴｒ１５のソースに接続されている。
【００７９】  なお、検出信号生成部２１は、光電変換素子としてフォトダイオードＰＤを有しているが、フォトダイオードＰＤの代わりにフォトトランジスタを有していてもよい。
【００８０】  第１のカレントミラー回路ＣＭ１において、入力側のトランジスタＴｒ１１のドレインは、後述するゼロバイアス回路２２におけるトランジスタＴｒ１５のドレインおよびトランジスタＴｒ１１のゲートに接続されている。また、トランジスタＴｒ１１のソースは、端子Ｔ１に接続されている。出力側のトランジスタＴｒ１２のドレインは、抵抗Ｒ１の一端およびトランジスタＴｒ１のゲートに接続されている。トランジスタＴｒ１２のソースは、端子Ｔ１に接続されている。
【００８１】  抵抗Ｒ１の他端およびトランジスタＴｒ１のソースは端子Ｔ２に接続されている。トランジスタＴｒ１のドレインは、トランジスタＴｒ２のドレインおよびトランジスタＴｒ４のゲートに接続されている。トランジスタＴｒ２のソースはトランジスタＴｒ３のドレインに接続されるとともに、トランジスタＴｒ２のゲートはトランジスタＴｒ１のゲートに接続されている。トランジスタＴｒ１，Ｔｒ２は、このように接続されることによりインバータを形成している。
【００８２】  また、トランジスタＴｒ２（インバータＭＯＳトランジスタ）は、前述のトランジスタＴｒ１１と同じチャネル型であり、トランジスタＴｒ１１と同様にバックゲートとゲートとが互いに接続されている。
【００８３】  トランジスタＴｒ３のソースは端子Ｔ１に接続され、トランジスタＴｒ３のゲートはトランジスタＴｒ３のドレインに接続されている。これにより、トランジスタＴｒ３はダイオードとして機能する。
【００８４】  トランジスタＴｒ４のソースは端子Ｔ２に接続され、トランジスタＴｒ４のドレインはトランジスタＴｒ５のソースに接続されている。トランジスタＴｒ５のドレインは端子Ｔ１に接続され、トランジスタＴｒ５のゲートはトランジスタＴｒ４のゲートおよび抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は端子Ｔ１に接続されている。
【００８５】  （３）ゼロバイアス回路の構成  ゼロバイアス回路２２は、トランジスタＴｒ１３，Ｔｒ１５からなる。トランジスタＴｒ１５は、前述のように、フォトダイオードＰＤおよび第１のカレントミラー回路ＣＭ１におけるトランジスタＴｒ１１と接続されている。また、トランジスタＴｒ１３のドレインは、抵抗Ｒ１１を介して端子Ｔ１と接続されている。さらに、トランジスタＴｒ１５のゲートは、トランジスタＴｒ１３のゲートに接続されている。トランジスタＴｒ１３，Ｔｒ１５は、ゲート同士が接続されることにより、カレントミラー回路を構成している。また、トランジスタＴｒ１３，Ｔｒ１５は、ゲート接地回路を構成している。
【００８６】  〔受光センサの動作〕  （１）基本動作  フォトダイオードＰＤは、光が入力されると、光電流Ｉｐｄを流す。この光電流Ｉｐｄは、第１のカレントミラー回路ＣＭ１によって増幅されて抵抗Ｒ１に流れ、抵抗Ｒ１によって電圧に変換される。
【００８７】  このため、トランジスタＴｒ１，Ｔｒ２のゲートの電位が変動する。そこで、光電流Ｉｐｄが一定値以上になると上記のゲート電位がインバータのスレッシュホールド電圧を越えるように抵抗Ｒ１の抵抗値を設定しておく。
【００８８】  光入力時に抵抗Ｒ１に流れる電流が電圧に変換されるとき、トランジスタＴｒ１，Ｔｒ２によって構成されるインバータのスレッシュホールド電圧を超える光が入力されていると、トランジスタＴｒ２がオフし、トランジスタＴｒ１がオンする。これにより、トランジスタＴｒ４がオフするので、トランジスタＴｒ４の電流（端子間電流）の流れが停止して、端子Ｔ１，Ｔ２（２端子）の間の電圧（電位差）が上昇する。
【００８９】  一方、入力光量が減少することにより光電流Ｉｐｄが減少するときは、第１のカレントミラー回路ＣＭ１で増幅される電流が減少するので、抵抗Ｒ１の端子間電圧が低下する。トランジスタＴｒ１，Ｔｒ２のゲート−ソース間電圧がインバータのスレッシュホールド電圧にまで低下すると、トランジスタＴｒ１がオンした状態で、トランジスタＴｒ２がオンする。これにより、トランジスタＴｒ４がオンするので、上記の２端子間の電圧が低下する。
【００９０】  このように、トランジスタＴｒ４のオフ／オンに応じて２端子間の電圧が昇降する。したがって、光入力があるときに２端子間に現れる検出信号がハイレベル電圧となり、光入力がないときの検出信号がローレベル電圧となる。具体的には、光入力がある場合には、光電流ＩｐｄとトランジスタＴｒ１の駆動電流とによって、２端子間では微小な電圧降下が生じるだけである。一方、光入力がない場合には、受光素子１５の出力電流はトランジスタＴｒ４の駆動電流で決まり、この出力電流による電圧降下によって受光素子１５の出力電圧がローレベルとなる。受光素子１５の出力電圧のハイレベルとローレベルとの電圧差が大きいほど検出能力が向上するため、トランジスタＴｒ４の駆動電流を大きくすることで光電流Ｉｐｄの影響が軽減される。
【００９１】  また、トランジスタＴｒ４のオン／オフ時は、必ずトランジスタＴｒ１がオン動作するか、もしくはトランジスタＴｒ１，Ｔｒ２がともにオン動作する。これにより、トランジスタＴｒ４は、より高速で動作することが可能となる。したがって、受光センサ１０の応答速度を向上させることができる。
【００９２】  なお、受光素子１５において、抵抗Ｒ１の端子間電圧に依存してトランジスタＴｒ２をスイッチングさせる必要があるため、トランジスタＴｒ２のソース電圧を下げておく必要がある。つまり、第１のカレントミラー回路ＣＭ１のソース−ドレイン間電圧に依存して、トランジスタＴｒ２がスイッチングするのを防ぐ必要がある。このため、ダイオードとして機能するトランジスタＴｒ３がトランジスタＴｒ２とに直列に配置されている。
【００９３】  また、これにより、上記の２端子間の電圧の下降および上昇に伴って、インバータの動作点を、受光素子１５の出力電圧がハイレベルからローレベルに変動するときと、当該出力電圧がローレベルからハイレベルに変動するときとで異ならせることができる。したがって、ヒステリシス特性を得ることが可能となる。
【００９４】  （２）応答速度の低下防止  上記のように、トランジスタＴｒ１，Ｔｒ２がインバータを構成することにより、トランジスタＴｒ４が高速でスイッチング動作することができる。しかしながら、２端子間の電位差が小さくなるとき、トランジスタＴｒ２のゲート−ドレイン間では、トランジスタＴｒ４がスイッチング動作してから徐々に電位差が小さくなるので、電流が減少する。このため、受光素子１５の応答速度が徐々に低下していく。
【００９５】  そこで、このような不都合を回避することができるように、受光素子１５では、抵抗Ｒ２が設けられている。これにより、２端子間の電圧の低下が抵抗Ｒ２で補助されるので、応答速度の低下を防ぐことが可能となる。
【００９６】  ところで、受光素子１５の検出信号生成部２１における各トランジスタをＭＯＳトランジスタで構成すれば、ドーズ量を調整することにより、トランジスタの動作スレッシュホールドレベルを変えることが可能である。例えば、２端子間の電位差を生じさせるために電流を発生させるトランジスタ（受光素子１５においてはトランジスタＴｒ４）の動作スレッシュホールドレベルを０．７Ｖより低く設定しておく。これは、通常、受光センサ１０の検出信号を受けるデバイスがダイオード電圧である０．７Ｖ以上にスレッシュホールドレベルを設けるためである。
【００９７】  これにより、２端子間の電位差をより大きくすることができる。したがって、受光素子１５の動作範囲を広げることができる。
【００９８】  （３）リーク電流の減少  受光素子１５において、スレッシュホールドレベルの低いトランジスタを用いた場合、高温におけるトランジスタＴｒ４のオフ時にリーク電流が生じることが懸念される。このようなリーク電流が生じると、本来、２端子間の電位差が上昇するときに、２端子間の電位差が低下してしまうという不都合が生じる。
【００９９】  そこで、このような不都合を回避することができるように、トランジスタＴｒ４と縦続接続されるトランジスタＴｒ５が設けられている。これにより、トランジスタＴｒ４のドレイン電圧を下げると、オフ時のリーク電流を１／１０以上に減少させることが可能となる。それゆえ、トランジスタＴｒ４のオフ時のリーク電流を大幅に減少させることができる。特に、スイッチング動作するトランジスタＴｒ４は、大電流を流すために、大きいサイズに形成される必要があるので、リーク電流がそれだけ大きくなりやすい。したがって、２端子間の電位差の上昇時に２端子間の電位差の低下を抑制することができる。
【０１００】  ところで、トランジスタＴｒ１は、スレッシュホールドレベルの温度特性の変動が大きいと、誤動作する可能性がある。これは、ＭＯＳトランジスタのスレッシュホールドレベルが高温で低下することによる。一方、電流−電圧変換に用いる抵抗は、例えば拡散抵抗を用いると、抵抗値が高温で上昇するため、感度に大きな温度特性を生じてしまう。
【０１０１】  そこで、受光素子１５は、このような不都合を回避することができるように、抵抗Ｒ１（バイアス抵抗）が負の温度特性を有する抵抗（例えばポリシリコン抵抗）で構成されている。これにより、ＭＯＳトランジスタであるトランジスタＴｒ１の温度特性と抵抗Ｒ１の温度特性とを相殺することが可能となる。したがって、受光素子１５の温度特性の変動を抑制することができる。
【０１０２】  （４）ゼロバイアス回路の動作  ゼロバイアス回路２２において、トランジスタＴｒ１３のソースがＧＮＤ電位（接地電位）であり、トランジスタＴｒ１３，Ｔｒ１５のゲートがゲート電位である。これにより、トランジスタＴｒ１５のソースもＧＮＤとなる。
【０１０３】  したがって、フォトダイオードＰＤのアノード−カソード間の電位差が０となる。また、トランジスタＴｒ１５において、ソース信号がそのままドレイン信号となるので、信号の伝送には何ら問題はない。
【０１０４】  〔受光部による効果〕  （１）検出信号のデジタル化  受光センサ１０の端子Ｔ１，Ｔ２の間に流れる電流は、トランジスタＴｒ４によって制御される電流に依存するように光電流Ｉｐｄより大きな値に設定する必要がある。例えば、光電流Ｉｐｄが数μＡまでの電流であれば、トランジスタＴｒ４によって制御される電流は数ｍＡまでの電流となる。
【０１０５】  これにより、光電流Ｉｐｄは、トランジスタＴｒ４のスイッチング制御に使用されるのみであるので、受光センサ１０の検出信号は光電流Ｉｐｄに依存しない。それゆえ、ハイレベルとローレベルとの２値の検出信号を出力することができる。このように、受光センサ１０を用いることにより、アナログではなく、デジタルによる検出信号の生成が可能となる。したがって、受光センサ１０を高速動作させることが可能となる。
【０１０６】  また、検出信号のデジタル化により、前述のように、受光センサ１０にヒステリシス特性を持たせることができる。これにより、従来のアナログ出力型のセンサのように、アナログの検出信号をデジタルに変換するためにヒステリシス回路を構成する必要がなくなる。したがって、受光センサ１０を用いることは、回路構成の簡素化の観点でも有益である。
【０１０７】  （２）応答特性の改善  受光センサ１０は、実施形態１の受光センサ１におけるトランジスタＴｒ１１のソースを、抵抗Ｒ２を介してトランジスタＴｒ４（ＮｃｈＭＯＳトランジスタ）のゲートに接続した構成となる。
【０１０８】  トランジスタＴｒ４におけるゲートの直下のチャネルには、トランジスタＴｒ１１，Ｔｒ１２に流れる電流（（ｎ＋１）×Ｉｐｄ）と同じ大きさの電流が流れる。この電流は、トランジスタＴｒ４のチャネル抵抗によって電圧に変換される。これにより、光が入力されていない状態では、端子Ｔ１，Ｔ２の端子間電圧がトランジスタＴｒ４のスレッシュホールド電圧まで低下する。
【０１０９】  なお、受光センサ１０は、前述の受光センサ１のように定電流源３を有していないので、ゼロバイアス回路２２によってフォトダイオードＰＤをバイアスしている。これは、受光センサ１０において、トランジスタＴｒ１がオンするまでは、受光センサ１と同様にフォトダイオードＰＤがバイアスされるが、トランジスタＴｒ４がオフすると、フォトダイオードＰＤがバイアスされなくなるからである。
【０１１０】  なお、受光センサ１０におけるＭＯＳトランジスタの全てを逆のチャネル型のＭＯＳトランジスタに置き換えて回路を構成することにより、受光センサ１０にも実施形態２の受光センサ２を適用することが可能である。
【０１１１】  このように構成される受光センサ１０においては、トランジスタＴｒ２の動作速度によって、検出信号がハイレベルからローレベルに変化する速度が決まる。そこで、トランジスタＴｒ２のバックゲートをゲートに接続することにより、前述の実施の形態３におけるトランジスタＴｒ１１と同様、スレッシュホールド電圧を下げることができる。これにより、トランジスタＴｒ２を低い電圧で駆動することができる。したがって、トランジスタＴｒ４の動作速度を高めて、受光センサ１０の高速動作が可能となるので、応答特性の向上を図る上で有益である。
【０１１２】  また、受光センサ１０は、フォトダイオードＰＤに光が入力されると、前述のように動作することにより、端子Ｔ１の電位が、電源電圧Ｖｃｃとほぼ同じ値となる。ただし、光電流Ｉｐｄにより、微小な電圧降下は発生する。ここで、一定以上の光量を有する光が入力されると、抵抗Ｒ１での電圧上昇により、トランジスタＴｒ１２の動作電流が制限されるので、電圧降下は制限されている。
【０１１３】  一方、受光センサ１０は、フォトダイオードＰＤへの入力光の光量が減少すると、前述のように動作することにより、端子Ｔ１，Ｔ２の間の電圧（端子間電圧）がトランジスタＴｒ４のスレッシュホールド電圧で決まる電圧まで低下する。したがって、端子間電圧は、電源電圧Ｖｃｃから上記のスレッシュホールド電圧を減じた値となる。
【０１１４】  このように、光検出動作時には、トランジスタＴｒ４を光電流に依存してスイッチング制御すれば、２端子間の最大電位差が、トランジスタＴｒ４のスレッシュホールド電圧に基づいて定まる。したがって、このスレッシュホールド電圧を０．５Ｖ以下に低くすることにより、端子間電位差を、電源電圧Ｖｃｃ（固定電位）からスレッシュホールド電圧（０．５Ｖ以下）を減じた広い範囲に設定することができる。
【０１１５】  （３）フォトダイオードのゼロバイアス化  ゼロバイアス回路２２によって、フォトダイオードＰＤのバイアス電圧がゼロなる。これにより、フォトダイオードＰＤは、光電流Ｉｐｄの流入時にも、自身の容量を充電する必要がなくなる。それゆえ、受光センサ１０の信号応答速度を高速にすることができるので、望ましい。
【０１１６】  ［実施形態５］  本発明に係る実施形態５について、図６を参照して以下に説明する。
【０１１７】  なお、本実施形態において、前述の実施形態４における構成要素と同等の機能を有する構成要素については、同一の符号を付記して、その説明を省略する。
【０１１８】  〔受光センサの構成〕  図６は、本実施形態に係る受光センサ１１の構成を示す回路図である。
【０１１９】  図６に示すように、受光センサ１１（光センサ）は、受光素子１６および外付け抵抗ＲＬを備えている。
【０１２０】  受光素子１６は、前述の実施形態４における受光素子１５と同様、２個の端子Ｔ１，Ｔ２、抵抗Ｒ１１およびゼロバイアス回路２２を有している。また、受光素子１６は、受光素子１５における検出信号生成部２１に代えて検出信号生成部２４を有している。
【０１２１】  検出信号生成部２４は、検出信号生成部２１と同様、フォトダイオードＰＤ、抵抗Ｒ１，Ｒ２、トランジスタＴｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ５（ＭＯＳトランジスタ）および第１のカレントミラー回路ＣＭ１を有している。また、検出信号生成部２４は、検出信号生成部２１におけるトランジスタＴｒ３に代えてトランジスタＴｒ６を有している。
【０１２２】  トランジスタＴｒ６（補助ＭＯＳトランジスタ）は、ＮｃｈＭＯＳトランジスタである。このトランジスタＴｒ６のドレインは、端子Ｔ１に接続されるとともに、トランジスタＴｒ６のゲートに接続されている。このように、トランジスタＴｒ６はダイオード接続されることによってダイオードとして機能する。また、トランジスタＴｒ６のソースは、トランジスタＴｒ２のソースに接続されている。
【０１２３】  〔受光部による効果〕  受光センサ１１も、実施形態４の受光センサ１０と同様、実施形態１の受光センサ１におけるトランジスタＴｒ１１のソースを抵抗Ｒ３１，Ｒ２を介してトランジスタＴｒ４（ＮｃｈＭＯＳトランジスタ）のゲートに接続した構成となる。
【０１２４】  このように構成される受光センサ１１においても、トランジスタＴｒ２のバックゲートをゲートに接続することにより、前述の実施の形態３におけるトランジスタＴｒ１１と同様、スレッシュホールド電圧を下げることができる。これにより、トランジスタＴｒ２を低い電圧で駆動することができる。したがって、受光センサ１１の高速動作が可能となるので、応答特性の向上を図ることができる。
【０１２５】  また、検出信号生成部２４がダイオード接続されたＮｃｈＭＯＳトランジスタであるトランジスタＴｒ６を有している。換言すれば、受光センサ１１は、受光センサ１０のトランジスタＴｒ３をトランジスタＴｒ６に置き換えた構成となる。これにより、受光素子１６におけるＮｃｈＭＯＳトランジスタのスレッシュホールド電圧が低下したときに、トランジスタＴｒ６のスレッシュホールド電圧も同様に低下する。それゆえ、受光センサ１１の応答特性を受光センサ１０の応答特性に比べて向上させることができる。以下に、その理由について説明する。
【０１２６】  図７の（ａ）は、受光センサ１０の検出信号がハイレベルからローレベルに変化するときのＮｃｈＭＯＳトランジスタに対する応答特性のシミュレーション結果を示す図である。図７の（ｂ）は、受光センサ１１の検出信号がハイレベルからローレベルに変化するときのＮｃｈＭＯＳトランジスタに対する応答特性のシミュレーション結果を示す図である。図７の（ａ）および（ｂ）においては、トランジスタＴｒ２のスレッシュホールド電圧（Ｖｔｈ）に対する、検出信号がハイレベルからローレベルに変化する立ち下がり時間ＴＰＨＬを示している。または、  図７の（ａ）に示すように、受光センサ１０では、Ｖｔｈのいずれの値に対しても、−２５℃（○にて示す）、２５℃（△にて示す）および８５℃（□にて示す）において、立ち下がり時間ＴＰＨＬが９〜１８μＳの範囲に分布している。これに対し、図７の（ｂ）に示すように、受光センサ１１では、Ｖｔｈのいずれの値に対しても、−２５℃、２５℃および８５℃において、立ち下がり時間ＴＰＨＬが５．５〜１１μＳの範囲に分布している。特に、Ｖｔｈが０．２Ｖより低い範囲では、受光センサ１１（図７の（ｂ））では、受光センサ１０（図７の（ａ））に比べて、立ち下がり時間ＴＰＨＬを短く抑えることができていることが分かる。
【０１２７】  このように、受光センサ１１は、トランジスタＴｒ６を有することにより、ＮｃｈＭＯＳトランジスタの依存性を抑制することで、応答遅延を抑制することができる。したがって、応答特性の改善を図ることができるので、有益である。
【０１２８】  ［実施形態６］  前述の実施形態１〜５における受光センサ１，２，１０，１１は、フォトインタラプタを用いたデジタルカメラ、複写機、プリンタ、携帯機器等の電子機器に用いると好適である。また、受光センサ１，２，１０，１１は、煙センサ、近接センサ、測距センサ等で十分な容積を確保できないものなどに用いても好適である。煙センサ、近接センサ、測距センサは、ともに発光素子および受光素子を用いた検出器で構成可能である。煙センサは、発光素子と受光素子との間を遮る煙の量による感度の変動をセンシングしており、近接センサおよび測距センサは、ともに発光素子から照射され、検出物により反射した光の光量を受光素子でセンシングしている。よって、いずれのセンサにおいても前述の受光センサ１，２，１０，１１を適用すれば、少ない端子で低電圧駆動が可能となり、有益となる。
【０１２９】  また、前述のように、受光センサ１，２，１０，１１は、前述のように、高速動作が可能となるだけでなく、微小な光電流Ｉｐｄに対して検出信号のＳＮを十分な大きさに確保することができる。これにより、上記のいずれのセンサにも受光センサ１，２，１０，１１を適用することで、正確かつ高速に検出を行うことができるので、受光センサ１，２，１０，１１の適用は有益である。
【０１３０】  〔複写機の構成〕  ここで、光センサを用いた電子機器の具体例として複写機について説明する。図８は、複写機３０１の内部構成を示す正面図である。
【０１３１】  図８に示すように、複写機３０１は、本体３０２の上部に設けられる原稿台３０３に載置された原稿に光源ランプ３０４の光を照射し、原稿からの反射光をミラー群３０５およびレンズ３０６を介して帯電された感光体ドラム３０７に照射して露光する。また、複写機３０１は、露光により感光体ドラム３０７に形成された静電潜像にトナーを付着させてトナー像を形成する。さらに、複写機３０１は、手差し給紙トレイ３０８や給紙カセット３０９，３１０から搬送系３１１を介して供給される用紙に感光体ドラム３０７上のトナー像を転写させ、さらに定着装置３１２にてトナー像を定着させた後、本体３０２の外部に排出する。
【０１３２】  上記のように構成される複写機３０１においては、各部の位置や用紙の通過を検出するために光センサＳ１〜Ｓ１２が配置されている。
【０１３３】  光センサＳ１〜Ｓ４は、原稿の光走査方向に移動するミラー群３０５の一部の位置を検出するために配置されている。光センサＳ５，Ｓ６は、ミラー群３０５の一部とともに移動するレンズ３０６の位置を検出するために配置されている。光センサＳ７は、感光体ドラム３０７の回転位置を検出するために配置されている。
【０１３４】  光センサＳ８は、手差し給紙トレイ３０８上の用紙の有無を検出するために配置されている。光センサＳ９は、上段の給紙カセット３０９から給紙された用紙の搬送の有無を検出するために配置されている。光センサＳ１０は、下段の給紙カセット３１０から給紙された用紙の搬送の有無を検出するために配置されている。
【０１３５】  光センサＳ１１は、感光体ドラム３０７からの用紙の分離を検出するために配置される。光センサＳ１２は、複写機３０１の外部への用紙の排出を検出するために配置される。
【０１３６】  上記のように、複写機３０１は、多数の光センサＳ１〜Ｓ１２を有している。そこで、これらの光センサＳ１〜Ｓ１２として、前述の各実施の形態の受光センサ１，２，１０，１１を用いることにより、光センサＳ１〜Ｓ１２による複写機３０１の高機能化を図ることができる。
【０１３７】  なお、上記の例では、便宜上、光センサＳ１〜Ｓ１２を挙げて説明したが、実際の複写機には、より多数の光センサが用いられていることが多い。したがって、このような電子機器には、上記の効果がより顕著となる。
【０１３８】  ［まとめ］  本発明の一態様に係る光センサ（受光センサ１，２，１０，１１）は、光の入力により光電流（光電流Ｉｐｄ）を発生するフォトダイオード（フォトダイオードＰＤ）と、前記光電流が流れる第１のＭＯＳトランジスタ（トランジスタＴｒ１１，Ｔｒ１１１）と、当該第１のＭＯＳトランジスタとカレントミラー回路（第１のカレントミラー回路ＣＭ１）を構成する第２のＭＯＳトランジスタ（トランジスタＴｒ１２，Ｔｒ１１２）と、前記第１のＭＯＳトランジスタとチャネル型が異なる第３のＭＯＳトランジスタ（トランジスタＴｒ９，Ｔｒ１０）と、前記第２のＭＯＳトランジスタに流れる電流を電圧に変換する電流電圧変換素子（抵抗Ｒ１０）とを備え、前記カレントミラー回路が前記光電流を増幅し、前記第１のＭＯＳトランジスタのソースが前記第３のＭＯＳトランジスタのゲートに接続され、前記第３のＭＯＳトランジスタのスレッシュホールド電圧が前記第１のＭＯＳトランジスタのスレッシュホールド電圧以上に設定されている。
【０１３９】  なお、電流電圧変換素子は、抵抗が代表的であるが、抵抗に限らず、ダイオード等の素子であってもよい。
【０１４０】  光センサにおいて、前記第１のＭＯＳトランジスタがＰ型ＭＯＳトランジスタ（トランジスタＴｒ１１）であれば、前記第１のＭＯＳトランジスタのドレインおよびゲートが前記フォトダイオードのカソードに接続される。また、光センサにおいて、前記第１のＭＯＳトランジスタがＮ型ＭＯＳトランジスタ（トランジスタＴｒ１１１）であれば、前記第１のＭＯＳトランジスタのドレインおよびゲートが前記フォトダイオードのアノードに接続される。
【０１４１】  上記の構成では、光が入力されると、フォトダイオードは光電流を発生する。これにより、カレントミラー回路を構成する第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタによって光電流が増幅される。これにより、第２のＭＯＳトランジスタに流れる増幅された光電流は、抵抗によって電圧に変換され、検出信号として出力される。
【０１４２】  また、第３のＭＯＳトランジスタのスレッシュホールド電圧が第１のＭＯＳトランジスタのスレッシュホールド以上に設定される。これにより、フォトダイオードに逆バイアスのバイアス電圧が印加される。
【０１４３】  これにより、フォトダイオードが逆バイアス状態近傍で動作するので、フォトダイオードの容量値が低下することにより、フォトダイオードの応答速度が高まる。それゆえ、光センサは高速で動作することが可能となる。
【０１４４】  また、抵抗に流れる電流は、上記のように光電流よりも大きい電流であるので、光電流が微小であっても、十分な大きさを確保することができる。これにより、微小な光電流に対して検出信号のＳＮを十分な大きさに確保することができる。
【０１４５】  前記光センサにおいて、前記第１のＭＯＳトランジスタのバックゲートとゲートとが接続されていることが好ましい。
【０１４６】  上記の構成では、第１のＭＯＳトランジスタのバックゲートとゲートとが接続されることにより、拡散濃度を変えずに第１のＭＯＳトランジスタのスレッシュホールド電圧を下げることができる。この結果、リーク電流が減少するので、よりフォトダイオードの逆バイアス電圧を高くすることができる。したがって、光センサの応答速度を向上することができる。
【０１４７】  前記光センサは、前記カレントミラー回路によって増幅された前記光電流から変換された電圧に基づいてオンおよびオフすることにより、第３のＭＯＳトランジスタ（トランジスタＴｒ４）をオンおよびオフさせるインバータ（トランジスタＴｒ１，Ｔｒ２）を備え、当該インバータを構成する２つのインバータＭＯＳトランジスタのうち、前記第１のＭＯＳトランジスタと同じチャネル型のインバータＭＯＳトランジスタ（トランジスタＴｒ２）のバックゲートとゲートとが接続されていることが好ましい。
【０１４８】  上記の構成では、第３のＭＯＳトランジスタのオンおよびオフがインバータのオンおよびオフによって制御される。このため、インバータを構成する２つのトランジスタのうち、特に第１のＭＯＳトランジスタと同じチャネル型のインバータＭＯＳトランジスタの動作を速めることによって、第３のＭＯＳトランジスタの動作を速めることができる。
【０１４９】  そこで、上記のインバータＭＯＳトランジスタのバックゲートとゲートとが接続されることにより、インバータＭＯＳトランジスタのスレッシュホールド電圧が低下し、低い電圧でインバータＭＯＳトランジスタを駆動することができる。したがって、光センサの応答性を向上させることができる。
【０１５０】  前記光センサにおいて、前記インバータＭＯＳトランジスタがＰ型ＭＯＳトランジスタであり、ダイオード接続されたＮ型ＭＯＳトランジスタであり、前記インバータＭＯＳトランジスタと直列に接続される補助ＭＯＳトランジスタ（トランジスタＴｒ６）を備えていることが好ましい。
【０１５１】  上記の構成では、光センサにおけるＮ型ＭＯＳトランジスタのスレッシュホールド電圧が低下したときに、補助ＭＯＳトランジスタのスレッシュホールド電圧も同様に低下する。それゆえ、光センサの応答特性を向上させることができる。
【０１５２】  本発明の一態様に係る電子機器（複写機３０１）は、上記のいずれかの光センサを備えている。これにより、光センサを用いて高速かつ正確に検出を行うことができる。
【０１５３】  ［付記事項］  また、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１５４】  本発明に係る光センサは、フォトインタラプタとして構成されることにより、物体検出や物体動作速度等を検出する機能を有するので、デジタルカメラ、複写機、プリンタ、携帯機器等の電気製品に好適に利用できる。また、本発明に係る光センサは、煙センサ、近接センサ、測距センサ等の十分な容積を確保できないセンサにも好適に利用できる。
【符号の説明】
【０１５５】    １      受光センサ（光センサ）    ２      受光センサ（光センサ）  １０      受光センサ（光センサ）  １１      受光センサ（光センサ）１０１      ＰｃｈＭＯＳトランジスタ１０２      ＮｃｈＭＯＳトランジスタ１１３      ゲート電極１１４      バックゲート電極１１５      バックゲート電極３０１      複写機（電子機器）ＣＭ１      第１のカレントミラー回路（カレントミラー回路）ＣＭ１１    第１のカレントミラー回路（カレントミラー回路）ＰＤ        フォトダイオード（光電変換素子）Ｒ１０      抵抗（電流電圧変換素子）Ｔｒ２      トランジスタ（インバータＭＯＳトランジスタ）Ｔｒ４      トランジスタ（第３のＭＯＳトランジスタ）Ｔｒ６      トランジスタ（補助ＭＯＳトランジスタ）Ｔｒ９      トランジスタ（第３のＭＯＳトランジスタ）Ｔｒ１０    トランジスタ（第３のＭＯＳトランジスタ）Ｔｒ１１    トランジスタ（第１のＭＯＳトランジスタ）Ｔｒ１２    トランジスタ（第２のＭＯＳトランジスタ）Ｔｒ１１１  トランジスタ（第１のＭＯＳトランジスタ）Ｔｒ１１２  トランジスタ（第２のＭＯＳトランジスタ）
【図１】
2014057806.tif 000003
【図２】
2014057806.tif 000004
【図３】
2014057806.tif 000005
【図４】
2014057806.tif 000006
【図５】
2014057806.tif 000007
【図６】
2014057806.tif 000008
【図７】
2014057806.tif 000009
【図８】
2014057806.tif 000010
【図９】
2014057806.tif 000011
【図１０】
2014057806.tif 000012
【国際調査報告】
2014057806.tif 000013
2014057806.tif 000014
2014057806.tif 000015