【手続補正書】
【提出日】平成27年3月16日(2015.3.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に設けられたゲート電極および一対のソース・ドレイン電極と、
前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、
前記基板上の全面に設けられた保護膜と、
前記酸化物半導体層のゲート電極側に設けられると共に、少なくとも一部の端面が前記一対のソース・ドレイン電極または前記保護膜によって被覆されているゲート絶縁膜と
を備えた薄膜トランジスタ。
【請求項２】
前記ゲート電極、ゲート絶縁膜、酸化物半導体層、一対のソース・ドレイン電極および保護膜を基板上にこの順で備えた、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記酸化物半導体層、ゲート絶縁膜、ゲート電極、保護膜および一対のソース・ドレイン電極を基板上にこの順で備えた、請求項１に記載の薄膜トランジスタ。
【請求項４】
前記ゲート絶縁膜は、前記酸化物半導体層から露出する表面および端面全体が前記一対のソース・ドレイン電極によって被覆されている、請求項２に記載の薄膜トランジスタ。
【請求項５】
基板上にゲート電極を形成する工程と、
前記基板およびゲート電極上の全面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に酸化物半導体層を形成する工程と、
前記ゲート電極の一部を除去して端面を形成する工程と、
前記酸化物半導体層上から前記基板上にかけて一対のソース・ドレイン電極を形成する工程と、
前記基板上の全面に保護膜を形成する工程と
を含む薄膜トランジスタの製造方法。
【請求項６】
基板上にゲート電極を形成する工程と、
前記基板およびゲート電極上の全面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に酸化物半導体層を形成する工程と、
前記ゲート電極の一部を除去して端面を形成する工程と、
前記酸化物半導体層に一対のソース・ドレイン電極を形成する工程と、
前記ゲート絶縁膜の端面に接すると共に、前記基板上の全面に保護膜を形成する工程と
を含む薄膜トランジスタの製造方法。
【請求項７】
基板上に酸化物半導体層を形成する工程と、
前記酸化物半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極上から前記基板上にかけて保護膜を形成する工程と、
ゲート電極未形成領域に前記酸化物半導体層に接続する一対のソース・ドレイン電極を形成する工程と
を含む薄膜トランジスタの製造方法。
【請求項８】
複数の表示素子と、前記表示素子を駆動するための複数の薄膜トランジスタを備え、
前記薄膜トランジスタは、
基板上に設けられたゲート電極および一対のソース・ドレイン電極と、
前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、
前記基板上の全面に設けられた保護膜と、
前記酸化物半導体層のゲート電極側に設けられると共に、少なくとも一部の端面が前記一対のソース・ドレイン電極または前記保護膜によって被覆されているゲート絶縁膜と
を備えた表示装置。
【請求項９】
前記ゲート絶縁膜は隣り合う前記薄膜トランジスタの間で切り離されている、請求項８に記載の表示装置。
【請求項１０】
複数の表示素子と、前記表示素子を駆動するための複数の薄膜トランジスタとを有する表示装置を備え、
前記薄膜トランジスタは、
基板上に設けられたゲート電極および一対のソース・ドレイン電極と、
前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、
前記基板上の全面に設けられた保護膜と、
前記酸化物半導体層のゲート電極側に設けられると共に、少なくとも一部の端面が前記一対のソース・ドレイン電極または前記保護膜によって被覆されているゲート絶縁膜と
を備えた電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
【図１Ａ】本開示の第１の実施の形態に係る薄膜トランジスタの構成の一例を表す平面図である。
【図１Ｂ】図１Ａに示した薄膜トランジスタの断面図である。
【図２Ａ】図１Ａおよび図１Ｂに示した薄膜トランジスタの製造工程を表す断面図である。
【図２Ｂ】図２Ａに続く断面図である。
【図２Ｃ】図２Ｂに続く断面図である。
【図２Ｄ】図２Ｃに続く断面図である。
【図２Ｅ】図２Ｄに続く断面図である。
【図２Ｆ】図２Ｅに続く断面図である。
【図２Ｇ】図２Ｆに続く断面図である。
【図２Ｈ】図２Ｇに続く断面図である。
【図３】本開示の第１の実施の形態に係る薄膜トランジスタの構成の他の例を表す平面図である。
【図４】本開示の薄膜トランジスタを備えた表示装置の構成例を表すブロック図である。
【図５】図４に示した画素の詳細構成例を表す回路図である。
【図６】図４に示した表示装置の構成を表す模式図である。
【図７Ａ】従来例に係る薄膜トランジスタの構成を表す平面図である。
【図７Ｂ】図７Ａに示した薄膜トランジスタの断面図である。
【図８】本開示の変形例１に係る薄膜トランジスタの構成を表す断面図である。
【図９】本開示の変形例２に係る薄膜トランジスタの構成を表す断面図である。
【図１０】本開示の第２の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図１１Ａ】図１０に示した薄膜トランジスタの製造工程を表す断面図である。
【図１１Ｂ】図１１Ａに続く断面図である。
【図１１Ｃ】図１１Ｂに続く断面図である。
【図１１Ｄ】図１１Ｃに続く断面図である。
【図１２】上記薄膜トランジスタを含むモジュール（表示装置）の概略構成を表す平面図である。
【図１３】上記表示装置の適用例１の外観を表す斜視図である。
【図１４Ａ】適用例２の表側から見た外観を表す斜視図である。
【図１４Ｂ】適用例２の裏側から見た外観を表す斜視図である。
【図１５】適用例３の外観を表す斜視図である。
【図１６】適用例４の外観を表す斜視図である。
【図１７】適用例５の開いた状態の正面図（Ａ）、側面図（Ｂ）および閉じた状態の正面図（Ｃ）、左側面図（Ｄ）、右側面図（Ｅ）、上面図（Ｆ）、下面図（Ｇ）である。である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
＜１．第１の実施の形態＞
［１−１．薄膜トランジスタの構成］
図１Ａは、本技術の第１の実施の形態に係る薄膜トランジスタ（ＴＦＴ）１０の平面構成を表したものであり、図１Ｂは図１ＡのＩ−Ｉ破線における薄膜トランジスタ１０の断面構成を表したものである。薄膜トランジスタ１０は、いわゆるボトムゲート型（逆スタガ―構造）のＴＦＴであり、チャネル（活性層）に酸化物半導体を用いたものである。この薄膜トランジスタ１０では、ガラス等よりなる基板１１上に、ゲート電極１２、ゲート絶縁膜１３、酸化物半導体層１４、チャネル保護膜１５、ソース・ドレイン電極１６Ａ，１６Ｂおよび保護膜１７がこの順に形成されている。本実施の形態における薄膜トランジスタ１０では、ゲート絶縁膜１３は島状に形成され、その端面のうちゲート電極１２を挟んで対向する二辺がソース・ドレイン電極１６Ａ，１６Ｂによって覆われている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
次いで、図２Ｇに示したように、ソース・ドレイン電極１６Ａ，１６Ｂ上に保護膜１７として、例えば酸化アルミニウム膜を例えばスパッタ法や原子層成膜（ＡＬＤ：Atomic Layer Deposition）法を用いて形成する。続いて、酸素：窒素を４０：６０、３００℃の雰囲気下で例えば２時間処理することにより、酸化物半導体層１４のチャネル領域に酸素を供給する。最後に、図２Ｈに示したように、保護膜１７上に、例えばポリイミドをスピンコート法によって塗布したのち、ベークを行うことで平坦化膜１８を形成する。これにより、図１Ａおよび図１Ｂに示した薄膜トランジスタ１０が完成する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
［１−３．表示装置の全体構成］
次に、上記薄膜トランジスタ１０を備えた表示装置の一例を、図４，５を用いて説明する。図４は極薄型の有機発光カラーディスプレイとして用いられる表示装置１の構成を表したものである。この表示装置１は、例えば、薄膜トランジスタ１０を備えた基板１１に、表示素子として複数の有機発光素子よりなる画素ＰＸＬＣがマトリクス状に配置されてなる表示領域３０を有する。この表示領域３０の周辺には、信号部である水平セレクタ（ＨＳＥＬ）３１と、スキャナ部であるライトスキャナ（ＷＳＣＮ）３２および電源スキャナ（ＤＳＣＮ）３３とが形成されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
表示領域３０において、列方向には信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には走査線ＷＳＬ１〜ＷＳＬｍおよび電源ラインＤＳＬ１〜ＤＳＬｍが配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、画素子ＰＸＬＣ（赤色、青色および緑色のいずれか一つ（サブピクセル））を含む画素回路４０が設けられている。各信号線ＤＴＬは、水平セレクタ３１に接続され、この水平セレクタ３１から信号線ＤＴＬに映像信号が供給される。各走査線ＷＳＬは、ライトスキャナ３２に接続されている。各電源ラインＤＳＬは、電源スキャナ３３に接続されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
図５は、画素回路４０の一例を表したものである。画素回路４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量３Ｃと、画素ＰＸＬＣよりなる発光素子３Ｄとを有するアクティブ型の駆動回路である。これらトランジスタ３Ａ，３Ｂは上記本開示の薄膜トランジスタ１０により構成されている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
図７Ａは、従来用いられている薄膜トランジスタ１００の平面構成を、図７Ｂは図７ＡのＩＩ−ＩＩ破線における薄膜トランジスタ１００の断面構成を表したものである。薄膜トランジスタ１００は、上記実施の形態における薄膜トランジスタ１０と同様に基板１１１側からゲート電極１１２、ゲート絶縁膜１１３、酸化物半導体層１１４、チャネル保護膜１１５、ソース・ドレイン電極１１６Ａ，１１６Ｂ、保護膜１１７および平坦化膜１１８の順に積層したものである。この薄膜トランジスタ１００では、ゲート絶縁膜１１３は図７Ａおよび図７Ｂに示したように基板１１１上にベタ膜として基板１１１の全面に形成されている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
薄膜トランジスタ１００では、酸化物半導体層１１４は、金属酸化物によって構成されているゲート絶縁膜１１３およびチャネル保護膜１１５と接している。このゲート絶縁膜１１３およびチャネル保護膜１１５は、通常水分や水素を含有しており、製造工程中における熱処理およびプラズマ処理によってゲート絶縁膜１１３およびチャネル保護膜１１５から酸化物半導体層１１４へ水素が拡散する。また、薄膜トランジスタ１００の製造後には、外気に含まれる水分や水素が薄膜トランジスタ１００の上部から酸化物半導体層１１４に拡散する。水素はドナーとして働くため酸化物半導体の閾値電圧が小さくなり、リーク電流が増大するデプレッション型の動作となり、最終的には導電体動作をするに至る。即ち、トランジスタの特性の変動および信頼性が低下するという問題があった。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
これに対して本実施の形態における薄膜トランジスタ１０では、酸化物半導体層１４への水分や水素の供給路となるゲート絶縁膜１３を隣り合うトランジスタとの間で切り離すと共に、不要な部分のゲート絶縁膜１３を除去するようにした。即ち、トランジスタ部ＴＦＴ（３Ａ），（３Ｂ）および容量部ＣＳ（３Ｃ）にのみゲート絶縁膜１３を形成するようにし、ゲート絶縁膜１３の少なくとも端面の一部を金属層、ここではソース・ドレイン電極１６Ａ，１６Ｂによって覆うようにした。このように、ゲート絶縁膜１３を島状に形成することにより、薄膜トランジスタ１０の製造工程中におけるゲート絶縁膜１３から酸化物半導体層１４に拡散する水素の量が減少する。また、製造後の平坦化膜１８および保護膜１７を介した外気に含まれる水分および水素の酸化物半導体層１４への拡散は、以下の理由により抑制される。本実施の形態では、ゲート絶縁膜１３はソース・ドレイン電極１６Ａ，１６Ｂによって覆われており、ゲート絶縁膜１３と保護膜１７および平坦化膜１８とが接する面積は小さくなる。このため、製造後の外気から酸化物半導体層１４への水分等の浸入が抑制される。特に、図３に示したように、ゲート絶縁膜１３の端面全体をソース・ドレイン電極１６Ａ，１６Ｂによって覆うことにより、酸化物半導体層１４への水分等の浸入を防止することが可能となる。なお、平坦化膜１８および保護膜１７を拡散する水分や水素は基板１１まで到達するが、基板１１は水分および水素をほぼ透過させないため、基板１１を介した酸化物半導体層１４への拡散は起こらない。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
なお、本技術は以下のような構成もとることができる。
（１）基板上に設けられたゲート電極および一対のソース・ドレイン電極と、前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、前記基板上の全面に設けられた保護膜と、前記酸化物半導体層のゲート電極側に設けられると共に、少なくとも一部の端面が前記一対のソース・ドレイン電極または前記保護膜によって被覆されているゲート絶縁膜とを備えた薄膜トランジスタ。
（２）前記ゲート電極、ゲート絶縁膜、酸化物半導体層、一対のソース・ドレイン電極および保護膜を基板上にこの順で備えた、前記（１）に記載の薄膜トランジスタ。
（３）前記酸化物半導体層、ゲート絶縁膜、ゲート電極、保護膜および一対のソース・ドレイン電極を基板上にこの順で備えた、前記（１）に記載の薄膜トランジスタ。
（４）前記ゲート絶縁膜は、前記酸化物半導体層から露出する表面および端面全体が前記一対のソース・ドレイン電極によって被覆されている、前記（２）に記載の薄膜トランジスタ。
（５）基板上にゲート電極を形成する工程と、前記基板およびゲート電極上の全面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に酸化物半導体層を形成する工程と、前記ゲート電極の一部を除去して端面を形成する工程と、前記酸化物半導体層上から前記基板上にかけて一対のソース・ドレイン電極を形成する工程と、前記基板上の全面に保護膜を形成する工程とを含む薄膜トランジスタの製造方法。
（６）基板上にゲート電極を形成する工程と、前記基板およびゲート電極上の全面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に酸化物半導体層を形成する工程と、前記ゲート電極の一部を除去して端面を形成する工程と、前記酸化物半導体層に一対のソース・ドレイン電極を形成する工程と、前記ゲート絶縁膜の端面に接すると共に、前記基板上の全面に保護膜を形成する工程とを含む薄膜トランジスタの製造方法。
（７）基板上に酸化物半導体層を形成する工程と、前記酸化物半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上から前記基板上にかけて保護膜を形成する工程と、ゲート電極未形成領域に前記酸化物半導体層に接続する一対のソース・ドレイン電極を形成する工程とを含む薄膜トランジスタの製造方法。
（８）複数の表示素子と、前記表示素子を駆動するための複数の薄膜トランジスタを備え、前記薄膜トランジスタは、基板上に設けられたゲート電極および一対のソース・ドレイン電極と、前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、前記基板上の全面に設けられた保護膜と、前記酸化物半導体層のゲート電極側に設けられると共に、少なくとも一部の端面が前記一対のソース・ドレイン電極または前記保護膜によって被覆されているゲート絶縁膜とを備えた表示装置。
（９）前記ゲート絶縁膜は隣り合う前記薄膜トランジスタの間で切り離されている、前記（８）に記載の表示装置。
（１０）複数の表示素子と、前記表示素子を駆動するための複数の薄膜トランジスタとを有する表示装置を備え、前記薄膜トランジスタは、基板上に設けられたゲート電極および一対のソース・ドレイン電極と、前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共に、チャネルを形成する酸化物半導体層と、前記基板上の全面に設けられた保護膜と、前記酸化物半導体層のゲート電極側に設けられると共に、少なくとも一部の端面が前記一対のソース・ドレイン電極または前記保護膜によって被覆されているゲート絶膜とを備えた電子機器。
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2013211410.tif 000001
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2013211410.tif 000002
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2013211410.tif 000003
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
2013211410.tif 000004