(57)【要約】  電流コラプスの低減、Ｃｇｄ及びＲｇの低減による利得の増大を実現する。本発明に係る半導体装置は、基板と、基板上に配置された、ＩＩＩ族窒化物半導体から構成される第１の半導体層と、第１の半導体層上に配置された、ＩＩＩ族窒化物半導体から構成される第２の半導体層と、第２の半導体層上に配置されたゲート電極、ソース電極、及びドレイン電極と、第２の半導体層上に配置された第１のフィールドプレート電極と、第１のフィールドプレート電極の上に配置された第２のフィールドプレート電極とを備え、第１のフィールドプレート電極及び第２のフィールドプレート電極は、ゲート電極とドレイン電極との間に配置されている。
2014050054.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された、ＩＩＩ族窒化物半導体から構成される第１の半導体層と、
前記第１の半導体層上に配置された、ＩＩＩ族窒化物半導体から構成される第２の半導体層と、
前記第２の半導体層上に配置された、ゲート電極、ソース電極、及びドレイン電極と、
前記第２の半導体層上に配置された第１のフィールドプレート電極と、
前記第１のフィールドプレート電極の上に配置された第２のフィールドプレート電極とを備え、
前記第１のフィールドプレート電極及び前記第２のフィールドプレート電極は、前記ゲート電極と前記ドレイン電極との間に配置されていることを特徴とする半導体装置。
【請求項２】
前記ゲート電極は、前記第１のフィールドプレート電極の一部を覆うように配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２のフィールドプレート電極の膜厚は、前記ゲート電極の膜厚よりも厚いことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第２のフィールドプレート電極の表面の位置は、前記ゲート電極の表面の位置よりも高いことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記ゲート電極の一部を覆わないように前記第２のフィールドプレート電極が配置されていることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
前記ゲート電極は、前記第２の半導体層の上面に形成されたリセス部を埋め込むように配置されていることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記第２の半導体層の上には保護膜が形成されており、
前記保護膜の上に前記ゲート電極が形成されていることを特徴とする請求項１〜６のいずれか１つに記載の半導体装置。
【請求項８】
前記保護膜には、前記第２の半導体層を露出させるリセス部が形成されており、
前記ゲート電極は、前記リセス部を埋め込むように配置されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第１のフィールドプレート電極と前記第２のフィールドプレート電極との間には、保護膜が介在することを特徴とする請求項１〜６のいずれか１つに記載の半導体装置。
【請求項１０】
前記保護膜に形成された開口部を介して、前記第１のフィールドプレート電極と前記第２のフィールドプレート電極とは直接接続していることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記保護膜は、第１の保護膜と第２の保護膜から構成され、
前記第１の保護膜の一部は、前記ゲート電極の下に配置され、
前記第１の保護膜の厚さは、前記第２の保護膜の厚さよりも薄いことを特徴とする請求項９に記載の半導体装置。
【請求項１２】
前記保護膜は、ＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３、又はＡｌＮによって構成されることを特徴とする請求項７〜１１のいずれか１つに記載の半導体装置。
【請求項１３】
前記第１のフィールドプレート電極及び前記第２のフィールドプレート電極は、前記ソース電極と電気的に接続されていることを特徴とする請求項１〜１２のいずれか１つに記載の半導体装置。
【請求項１４】
前記第１の半導体層はＧａＮを含み、
前記第２の半導体層はＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を含むことを特徴とする請求項１〜１３のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。特に、窒化物半導体電界効果トランジスタに関する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）をはじめとするＩＩＩ族窒化物半導体のＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）は、シリコン（Ｓｉ）や砒化ガリウム（ＧａＡｓ）よりも禁制帯幅や電子の飽和速度が大きく絶縁破壊電界が高い。そのため、ＡｌＧａＮやＧａＮを材料とした高周波・大電力・高耐圧のＩＩＩ族窒化物半導体電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）の実現に向け、研究開発が盛んに行われている。【０００３】
ＩＩＩ族窒化物半導体ＦＥＴの動作時、ゲート・ドレイン間に高電圧が加わると、ドレイン電流の減少、電流リークの増加、絶縁破壊などが発生する。これは、電流コラプスが原因である。電流コラプスの原因は、ゲート電極端に高電界が発生することにより、電子が加速されてホットエレクトロン化し、その結果、電子がＩＩＩ族窒化物半導体の準位に捕獲されることにある（例えば、非特許文献１参照）。この電子が捕獲された準位によってＦＥＴのチャネルが狭くなるためにドレイン電流が減少する。【０００４】
ＩＩＩ族窒化物半導体の準位には、半導体表面起因のものと、バルクの半導体起因のものがある。半導体表面起因の準位の低減方法として、保護膜にＳｉＮを用いることが報告されている。具体的には、ＳｉＮからなる保護膜により表面準位を低減でき、電流コラプスの改善に有用であることが報告されている（例えば、非特許文献２参照）。しかし、ＳｉＮからなる保護膜を用いた場合においても、ＦＥＴの高電圧動作時にはゲート電極端に高電界が発生するため、電流コラプスの発生を防ぐことは十分ではない。【０００５】
そこで、ゲート電極端に発生する電界を緩和する手段として、ゲート電極と電気的に接続されたゲートフィールドプレート電極をゲート・ドレイン電極間に配置することが提案されている（例えば、特許文献１参照）。【０００６】
しかし、ゲートフィールドプレート電極はゲート・ソース間寄生容量Ｃｇｄの増大につながり十分な利得が得られない可能性がある。そこで、ゲート・ドレイン電極間に、ソース電極に接続したフィールドプレート電極を設置することによってＣｇｄを低減し、電流コラプスの低減とともに利得を向上する方法が提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−２００２４８号公報
【特許文献２】特表２００７−５３７５９３号公報
【非特許文献】
【０００８】
【非特許文献１】Ｊ．  Ａ．Ｍｉｔｔｅｒｅｎｄｅｒ  ｅｔ  ａｌ．，  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．  ８３，  １６５０  （２００３）
【非特許文献２】Ｔ．Ｋｉｋｋａｗａ    ｅｔ  ａｌ．，  ＩＥＤＭ  Ｔｅｃｈ．  Ｄｉｇ．，  ５８５  （２００１）
【発明の概要】
【０００９】
一般的に、ＦＥＴにおいて利得を向上させる手段としては、Ｃｇｄ低減の他、ソース寄生抵抗Ｒｓやゲート寄生抵抗Ｒｇの低減も有効である。
【００１０】
ここで、特許文献１に示す構造において、電流コラプス低減とＣｇｄ低減の両立のためにフィールドプレート電極を設置し、かつＲｇの低減を目的としてゲート電極の膜厚を増大させると、ゲート電極の側壁の傾斜が急になる。これにより、ゲート電極側壁部に形成されたフィールドプレート電極の被覆率が低下し、フィールドプレート電極が断線し、利得が低下するという課題が発生する。
【００１１】
一方、特許文献２のように、ゲート電極部脇にソースフィールドプレートを形成した場合、ゲート電極とフィールドプレート電極との間にある程度間隙が生じるため、高電界が生じているゲート電極端の電界緩和の効果が弱くなる。
【００１２】
そこで本発明の目的は、ゲート電極の厚膜化によるＲｇの低減による利得の向上と、ソースフィールドプレートの形成による電界緩和及びＣｇｄの低減による利得の向上とを両立することにある。
【００１３】
上記の目的を達成するために、本発明の一態様に係る半導体装置は、基板と、基板上に配置された、ＩＩＩ族窒化物半導体から構成される第１の半導体層と、第１の半導体層上に配置された、ＩＩＩ族窒化物半導体から構成される第２の半導体層と、第２の半導体層上に配置された、ゲート電極、ソース電極、及びドレイン電極と、第２の半導体層上に配置された第１のフィールドプレート電極と、第１のフィールドプレート電極の上に配置された第２のフィールドプレート電極とを備え、第１のフィールドプレート電極及び第２のフィールドプレート電極は、ゲート電極とドレイン電極との間に配置されていることを特徴とする。
【００１４】
本発明によれば、電流コラプスの低減、Ｃｇｄの低減及びＲｇの低減による利得の向上に関して有用な効果が得られる。
【図面の簡単な説明】
【００１５】
【図１Ａ】図１Ａは、第１の実施形態に係る半導体装置の断面図である。
【図１Ｂ】図１Ｂは、第１の実施形態に係る半導体装置の平面図である。
【図２Ａ】図２Ａは、第１の実施形態に係る半導体装置の製造方法を示す図である。
【図２Ｂ】図２Ｂは、第１の実施形態に係る半導体装置の製造方法を示す図である。
【図２Ｃ】図２Ｃは、第１の実施形態に係る半導体装置の製造方法を示す図である。
【図２Ｄ】図２Ｄは、第１の実施形態に係る半導体装置の製造方法を示す図である。
【図２Ｅ】図２Ｅは、第１の実施形態に係る半導体装置の製造方法を示す図である。
【図２Ｆ】図２Ｆは、第１の実施形態に係る半導体装置の製造方法を示す図である。
【図２Ｇ】図２Ｇは、第１の実施形態に係る半導体装置の製造方法を示す図である。
【図２Ｈ】図２Ｈは、第１の実施形態に係る半導体装置の製造方法を示す図である。
【図２Ｉ】図２Ｉは、第１の実施形態に係る半導体装置の製造方法を示す図である。
【図２Ｊ】図２Ｊは、第１の実施形態に係る半導体装置の製造方法を示す図である。
【図２Ｋ】図２Ｋは、第１の実施形態に係る半導体装置の製造方法を示す図である。
【図２Ｌ】図２Ｌは、第１の実施形態に係る半導体装置の製造方法を示す図である。
【図３Ａ】図３Ａは、第２の実施形態に係る半導体装置の断面図である。
【図３Ｂ】図３Ｂは、第２の実施形態に係る半導体装置の上面図である。
【図４Ａ】図４Ａは、第２の実施形態に係る半導体装置の製造方法を示す図である。
【図４Ｂ】図４Ｂは、第２の実施形態に係る半導体装置の製造方法を示す図である。
【図４Ｃ】図４Ｃは、第２の実施形態に係る半導体装置の製造方法を示す図である。
【図４Ｄ】図４Ｄは、第２の実施形態に係る半導体装置の製造方法を示す図である。
【図４Ｅ】図４Ｅは、第２の実施形態に係る半導体装置の製造方法を示す図である。
【図４Ｆ】図４Ｆは、第２の実施形態に係る半導体装置の製造方法を示す図である。
【図４Ｇ】図４Ｇは、第２の実施形態に係る半導体装置の製造方法を示す図である。
【図４Ｈ】図４Ｈは、第２の実施形態に係る半導体装置の製造方法を示す図である。
【図４Ｉ】図４Ｉは、第２の実施形態に係る半導体装置の製造方法を示す図である。
【図４Ｊ】図４Ｊは、第２の実施形態に係る半導体装置の製造方法を示す図である。
【図４Ｋ】図４Ｋは、第２の実施形態に係る半導体装置の製造方法を示す図である。
【図４Ｌ】図４Ｌは、第２の実施形態に係る半導体装置の製造方法を示す図である。
【図４Ｍ】図４Ｍは、第２の実施形態に係る半導体装置の製造方法を示す図である。
【図５Ａ】図５Ａは、第３の実施形態に係る半導体装置の断面図である。
【図５Ｂ】図５Ｂは、第３の実施形態に係る半導体装置の上面図である。
【図６Ａ】図６Ａは、第３の実施形態に係る半導体装置の製造方法を示す図である。
【図６Ｂ】図６Ｂは、第３の実施形態に係る半導体装置の製造方法を示す図である。
【図６Ｃ】図６Ｃは、第３の実施形態に係る半導体装置の製造方法を示す図である。
【図６Ｄ】図６Ｄは、第３の実施形態に係る半導体装置の製造方法を示す図である。
【図６Ｅ】図６Ｅは、第３の実施形態に係る半導体装置の製造方法を示す図である。
【図６Ｆ】図６Ｆは、第３の実施形態に係る半導体装置の製造方法を示す図である。
【図６Ｇ】図６Ｇは、第３の実施形態に係る半導体装置の製造方法を示す図である。
【図６Ｈ】図６Ｈは、第３の実施形態に係る半導体装置の製造方法を示す図である。
【図６Ｉ】図６Ｉは、第３の実施形態に係る半導体装置の製造方法を示す図である。
【図６Ｊ】図６Ｊは、第３の実施形態に係る半導体装置の製造方法を示す図である。
【図６Ｋ】図６Ｋは、第３の実施形態に係る半導体装置の製造方法を示す図である。
【図６Ｌ】図６Ｌは、第３の実施形態に係る半導体装置の製造方法を示す図である。
【図６Ｍ】図６Ｍは、第３の実施形態に係る半導体装置の製造方法を示す図である。
【図７Ａ】図７Ａは、第４の実施形態に係る半導体装置の断面図である。
【図７Ｂ】図７Ｂは、第４の実施形態に係る半導体装置の上面図である。
【図８Ａ】図８Ａは、第４の実施形態に係る半導体装置の製造方法を示す図である。
【図８Ｂ】図８Ｂは、第４の実施形態に係る半導体装置の製造方法を示す図である。
【図８Ｃ】図８Ｃは、第４の実施形態に係る半導体装置の製造方法を示す図である。
【図８Ｄ】図８Ｄは、第４の実施形態に係る半導体装置の製造方法を示す図である。
【図８Ｅ】図８Ｅは、第４の実施形態に係る半導体装置の製造方法を示す図である。
【図８Ｆ】図８Ｆは、第４の実施形態に係る半導体装置の製造方法を示す図である。
【図８Ｇ】図８Ｇは、第４の実施形態に係る半導体装置の製造方法を示す図である。
【図８Ｈ】図８Ｈは、第４の実施形態に係る半導体装置の製造方法を示す図である。
【図８Ｉ】図８Ｉは、第４の実施形態に係る半導体装置の製造方法を示す図である。
【図８Ｊ】図８Ｊは、第４の実施形態に係る半導体装置の製造方法を示す図である。
【図８Ｋ】図８Ｋは、第４の実施形態に係る半導体装置の製造方法を示す図である。
【図８Ｌ】図８Ｌは、第４の実施形態に係る半導体装置の製造方法を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各実施形態中で示す材料、数値は例示であり、これらに限定されることはない。また、各実施形態中で示すレイアウト構造は、好ましい例を示したものであり、これに限定されることはない。また、各実施形態における構成要素は、矛盾の無い範囲で適宜組み合わせることが可能である。
【００１７】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の構造と製造方法を説明する。
【００１８】
（構造の説明）
図１Ａ及び図１Ｂはそれぞれ、第１の実施形態に係る半導体装置の断面図及び上面図を示す。
【００１９】
図１Ａに示すように、例えば、シリコン（Ｓｉ）もしくは窒化ガリウム（ＧａＮ）、サファイア、又はＳｉＣからなる基板１０１の上に、ＩＩＩ族窒化物半導体から構成される第１の半導体層１０２と、ＩＩＩ族窒化物半導体から構成される第２の半導体層１０３とが配置されている。なお、第１の半導体層１０２は、例えば、ＧａＮなどから構成されていることが好ましく、第２の半導体層１０３は、例えばＡｌｘＧａ１−ｘＮ（例えば、ｘ＝０．３）からなるＡｌＧａＮなどから構成されていることが好ましい。ここで、第１の半導体層１０２におけるチャネル領域のバンドギャップよりも、第２の半導体層１０３のバンドギャップは大きい方が好ましい。また、第１の半導体層１０２と第２の半導体層１０３との界面にはヘテロ障壁が形成されており（界面はヘテロ接合されており）、半導体装置の動作時には２次元電子ガス層が形成されることとなる。
【００２０】
また、第２の半導体層上には、ソース電極１０５、ドレイン電極１０６、第１の保護膜１０７が配置されており、第１の保護膜１０７上には第１のフィールドプレート電極１０８が配置されており、第１のフィールドプレート電極１０８上には第２の保護膜１０９が配置されている。
【００２１】
また、第２の半導体層１０３上には、ゲート電極１１１が配置されている。ここで、ゲート電極１１１は、第１のフィールドプレート電極１０８の一部を覆うように配置されていることが好ましい。
【００２２】
また、第１のフィールドプレート電極１０８の上には、第２の保護膜１０９を介して第２のフィールドプレート電極１１２が配置されている。なお、第２のフィールドプレート電極１１２の膜厚がゲート電極１１１の膜厚よりも厚いことが望ましい。
【００２３】
また、ゲート電極１１１及び第２のフィールドプレート電極１１２を覆うように第３の保護膜１１３が配置され、第３の保護膜１１３に形成された開口部を介してソース電極１０５及びドレイン電極１０６の各々と電気的に接続するような配線部１１５が配置されている。
【００２４】
また、配線部１１５を覆うように第４の保護膜１１６が配置されている。なお、第４の保護膜に配置された開口部１１７を埋め込むように、パッド電極やバンプなどの外部端子などが配置されることとなる（図示省略）。
【００２５】
以上の構成により、ゲート電極１１１に発生する電界は、第１のフィールドプレート電極１０８によって緩和されるという効果がある。また、ゲート電極１１１とドレイン電極１０６との間に生じる寄生容量Ｃｇｄは、第２のフィールドプレート電極１１２によって低減されるという効果がある。以上により、電流コラプスが低減され、ゲート・ドレイン間寄生容量Ｃｇｄの低減及びゲート寄生抵抗Ｒｇの低減により利得が向上する。
【００２６】
なお、ゲート電極１１１上には第２のフィールドプレート電極１１２が配置されないことが好ましい（言い換えれば、ゲート電極１１１の一部を覆わないように第２のフィールドプレート電極１１２が配置されていることが好ましい）。ゲート電極１１１の膜厚が増加してもフィールドプレート電極が物理的に断線するのを防ぐためである。
【００２７】
なお、第２のフィールドプレート電極１１２の膜厚をゲート電極１１１の膜厚よりも厚くすることによって、ゲート電極１１１とドレイン電極１０６との間に生じるＣｇｄをより確実に低減することができるという効果がある。
【００２８】
また、少なくとも、第２のフィールドプレート電極１１２表面の位置がゲート電極１１１表面の位置よりも高い位置にあることが好ましい。ゲート電極１１１とドレイン電極１０６との間に生じるＣｇｄをより確実に低減することができるという効果があるからである。
【００２９】
また、第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２は、ソース電極と電気的に接続していることが好ましい。
【００３０】
一方、図１Ｂは、図１Ａにおけるゲート電極１１１とソース電極１０５と第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とドレイン電極１０６の平面的な配置を示した図である。
【００３１】
図１Ｂに示すように、第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とは、素子領域の外側領域においてビアを介して接続している。
【００３２】
また、素子領域の外側領域に配置された複数のビアを介して第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とを接続しても構わない。
【００３３】
なお、図１Ｂでは、図面の右側において、素子領域の外側領域に配置されたビアを介して第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とを接続するような構造を示しているが、図面の左側において、素子領域の外側領域に配置されたビアを介して第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とを接続するような構造でも構わないし、両者を組み合わせたような構造でも構わない（図面の左側と右側のそれぞれにおいて接続するような構造でも構わない）。
【００３４】
なお、ソース電極１０５と第２のフィールドプレート電極１１２とは、第２のフィールドプレート電極１１２上の第１の保護膜１０７に開口部を形成し、該開口部を介して接続する構成などが考えられる。
【００３５】
ここで、素子領域とは、ゲート電極１１１、ソース電極１０５及びドレイン電極１０６のいずれかによって囲まれる領域よりも内側の領域を言う。
【００３６】
（製造方法の説明）
図２Ａ〜図２Ｌはそれぞれ、第１の実施形態に係る半導体装置の製造工程の断面図を示す。
【００３７】
まず、図２Ａに示すように、例えば、シリコン（Ｓｉ）もしくは窒化ガリウム（ＧａＮ）、サファイア、又はＳｉＣからなる基板１０１を用意する。その後、基板１０１上に、有機金属化学気相成長（ＭＯＣＶＤ）法により、膜厚が約２μｍのＩＩＩ族窒化物半導体から構成される第１の半導体層１０２と、膜厚が約２５ｍのＩＩＩ族窒化物半導体から構成される第２の半導体層１０３とを順次成長させる。
【００３８】
次に、図２Ｂに示すように、レジストパターニング後にドライエッチングすることにより、第２の半導体層１０３にリセス部１０４を形成する。なお、リセス部１０４の底面は、第１の半導体層１０２と第２の半導体層１０３の界面よりも下に位置し、２次元電子ガス層よりも下に位置する程度の深さまでリセス部１０４を掘り下げることが好ましい。
【００３９】
次に、図２Ｃに示すように、リセス部１０４上に、例えばＴｉ／Ａｌ（約２０ｎｍ／約２００ｎｍ）からなるソース電極１０５及びドレイン電極１０６を順次形成する。
【００４０】
次に、図２Ｄのように、例えば膜厚が約５０ｎｍのシリコン窒化膜（ＳｉＮ）、ＳｉＯ２、Ａｌ２Ｏ３又はＡｌＮなどからなる第１の保護膜１０７を基板１０１の全面上に形成する。
【００４１】
次に、図２Ｅに示すように、ソース電極１０５とドレイン電極１０６との間における第１の保護膜１０７上に、例えばＴｉ／Ａｌ（膜厚約２０ｎｍ／約４００ｎｍ）からなる第１のフィールドプレート電極１０８を形成する。
【００４２】
次に、図２Ｆに示すように、例えば膜厚が約１００ｎｍのシリコン窒化膜（ＳｉＮ）、ＳｉＯ２、Ａｌ２Ｏ３又はＡｌＮなどからなる第２の保護膜１０９を基板１０１の全面上に形成する。
【００４３】
次に、図２Ｇに示すように、第１の保護膜１０７、第２の保護膜１０９及び第２の半導体層１０３をレジストパターニング後にドライエッチングすることにより、開口部１１０を形成する。開口部１１０の底部には、第２の半導体層１０３が露出することとなる。
【００４４】
次に、図２Ｈに示すように、例えばＮｉ／Ａｕ（膜厚約２００ｎｍ／約１．５μｍ）からなるゲート電極１１１を、開口部１１０を埋め込むように形成する。そして、例えばＮｉ／Ａｕ（膜厚約２００ｎｍ／約１．５μｍ）からなる第２のフィールドプレート電極１１２を第１のフィールドプレート電極１０８の上側に、ゲート電極の形成と同時に形成する。ただし、ゲート電極１１１は、第２のフィールドプレート電極１１２よりも薄い方が好ましい。
【００４５】
次に、図２Ｉに示すように、例えば膜厚約６５０ｎｍのシリコン窒化膜（ＳｉＮ）、ＳｉＯ２、Ａｌ２Ｏ３又はＡｌＮなどからなる第３の保護膜１１３を基板１０１の全面上に形成する。
【００４６】
次に、図２Ｊに示すように、第３の保護膜１１３に、ソース電極１０５及びドレイン電極１０６のそれぞれの一部が露出するような開口部１１４を形成する。
【００４７】
次に、図２Ｋに示すように、開口部１１４を埋め込むように、例えばメッキ法により、膜厚約５μｍのＡｕからなる配線部１１５を形成する。このとき、第１のフィールドプレート電極１０８及び第２のフィールドプレート電極１１２はソース電極１０５と電気的に接続されていることが好ましい。また、配線部１１５はソース・ドレイン間までせり出していてもよい。
【００４８】
次に、図２Ｌに示すように、例えば膜厚約４００ｎｍのシリコン窒化膜（ＳｉＮ）、ＳｉＯ２、Ａｌ２Ｏ３又はＡｌＮなどからなる第４の保護膜１１６を形成し、当該第４の保護膜１１６をレジストパターニング後にドライエッチングすることにより、開口部１１７を形成する。ソース電極１０５及びドレイン電極１０６のそれぞれと電気的に接続する配線部１１５の一部が露出するように、開口部１１７は形成される。その後、開口部１１７を埋め込むように、パッド電極やバンプなどの外部端子などが順次形成されることとなる（図示省略）。
【００４９】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の構造と製造方法を説明する。
【００５０】
（構造の説明）
図３Ａ及び図３Ｂはそれぞれ、第２の実施形態に係る半導体装置の断面図及び上面図を示す。
【００５１】
図３Ａに示す本実施形態と図１Ａに示す第１の実施形態との主な相違点は、本実施形態では、第２の保護膜２０９に形成された開口部を介して、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とが直接接続している点である。
【００５２】
なお、本実施形態の半導体装置における、基板２０１、第１の半導体層２０２、第２の半導体層２０３、ソース電極２０５、ドレイン電極２０６、第１の保護膜２０７、第１のフィールドプレート電極２０８、第２の保護膜２０９、ゲート電極２１２、第２のフィールドプレート電極２１３、第３の保護膜２１４、配線部２１６、第４の保護膜２１７及び開口部２１８の構成は、第１の実施形態の半導体装置における、基板１０１、第１の半導体層１０２、第２の半導体層１０３、ソース電極１０５、ドレイン電極１０６、第１の保護膜１０７、第１のフィールドプレート電極１０８、第２の保護膜１０９、ゲート電極１１１、第２のフィールドプレート電極１１２、第３の保護膜１１３、配線部１１５、第４の保護膜１１６及び開口部１１７の構成と同様であるので、説明は省略する。
【００５３】
このように、本実施形態では、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とが直接接続されている。これにより、第１の実施形態と比較して、配線を引き回す必要がなくなるなどの効果がある。また、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３との接触部分が広く、これらに加わる電界が均一になるため、ゲート電極端において、より効果的な電界緩和が可能になるという効果がある。なお、その他の効果については、第１の実施形態と同様であるので、説明を省略する。
【００５４】
一方、図３Ｂは、図３Ａにおけるゲート電極２１２とソース電極２０５と第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とドレイン電極２０６の平面的な配置を示した図である。
【００５５】
図３Ｂに示すように、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とは、素子領域内において、第２の保護膜２０９に形成された開口部を介して接続している。なお、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３が素子領域の外側領域においてビアを介して接続していてもよい。
【００５６】
（製造方法の説明）
図４Ａ〜図４Ｍはそれぞれ、第２の実施形態に係る半導体装置の製造工程の断面図を示す。
【００５７】
まず、図４Ａ〜図４Ｆに示す製造方法は、図２Ａ〜図２Ｄに示す製造方法と同様である。つまり、基板２０１上に、第１の半導体層２０２、第２の半導体層２０３、リセス部２０４、ソース電極２０５、ドレイン電極２０６、第１の保護膜２０７、第１のフィールドプレート電極２０８、第２の保護膜２０９を順次形成する。
【００５８】
次に、図４Ｇに示すように、第１のフィールドプレート電極２０８上の第２の保護膜２０９をレジストパターニング後にドライエッチすることにより、開口部２１０を形成する。開口部２１０の底部には、第１のフィールドプレート電極２０８の一部が露出することになる。
【００５９】
次に、図４Ｈ〜図４Ｍに示すように、図２Ｇ〜図２Ｌと同様の手順により、開口部２１１、ゲート電極２１２、第２のフィールドプレート電極２１３、第３の保護膜２１４、開口部２１５、配線部２１６、第４の保護膜２１７、開口部２１８を順次形成する。
【００６０】
本実施形態では、図４Ｉに示すように、開口部２１０により、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とが直接接続されることとなり、この点が、第１の実施形態との主な相違点となる。なお、第１の実施形態と同様に、第１のフィールドプレート電極２０８及び第２のフィールドプレート電極２１３は、ソース電極２０５と電気的に接続されている。
【００６１】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の構造と製造方法を説明する。
【００６２】
（構造の説明）
図５Ａ及び図５Ｂはそれぞれ、第３の実施形態に係る半導体装置の断面図及び上面図を示す。
【００６３】
図５Ａに示す本実施形態と図１Ａに示す第１の実施形態との主な相違点は、本実施形態では、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９とが直接接続している点である。特に、本実施形態では、第２のフィールドプレート電極３０９の下面の全面が第１のフィールドプレート電極３０８の上面と直接接続している。
【００６４】
なお、本実施形態の半導体装置における、基板３０１、第１の半導体層３０２、第２の半導体層３０３、ソース電極３０５、ドレイン電極３０６、第１の保護膜３０７、第１のフィールドプレート電極３０８、第２のフィールドプレート電極３０９、第２の保護膜３１０、ゲート電極３１２、第３の保護膜３１３、配線部３１５、第４の保護膜３１６及び開口部３１７の構成は、第１の実施形態の半導体装置における、基板１０１、第１の半導体層１０２、第２の半導体層１０３、ソース電極１０５、ドレイン電極１０６、第１の保護膜１０７、第１のフィールドプレート電極１０８、第２のフィールドプレート電極１１２、第２の保護膜１０９、ゲート電極１１１、第３の保護膜１１３、配線部１１５、第４の保護膜１１６及び開口部１１７の構成と同様であるので、説明は省略する。
【００６５】
このように、本実施形態では、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９とが直接接続されている。これにより、第１の実施形態と比較して、配線を引き回す必要がなくなるという効果がある。また、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９との接触部分が広いため、ゲート電極端に加わる電界がより均一になるという効果がある。なお、その他の構造及び効果については、第１の実施形態と同様であるので、説明を省略する。
【００６６】
一方、図５Ｂは、図５Ａにおけるゲート電極３１２とソース電極３０５と第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９とドレイン電極３０６の平面的な配置を示した図である。
【００６７】
図５Ｂに示すように、第１のフィールドプレート電極３０８の平面面積は、第２のフィールドプレート電極３０９の平面面積よりも大きい。また、素子領域内において、第２のフィールドプレート電極３０９の下面全面が第１のフィールドプレート電極３０８と接触している。なお、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９が素子領域の外側領域においてビアを介して接続していてもよい。
【００６８】
（製造方法の説明）
図６Ａ〜図６Ｍはそれぞれ、第３の実施形態に係る半導体装置の製造工程の断面図を示す。
【００６９】
まず、図６Ａ〜図６Ｅに示す製造方法は、図２Ａ〜図２Ｅに示す製造方法と同様である。つまり、基板３０１上に、第１の半導体層３０２、第２の半導体層３０３、リセス部３０４、ソース電極３０５、ドレイン電極３０６、第１の保護膜３０７、第１のフィールドプレート電極３０８を順次形成する。
【００７０】
次に、図６Ｆに示すように、第１のフィールドプレート電極３０８の上に、例えば、Ｔｉ／Ａｌ（膜厚約２０ｎｍ／約４００ｎｍ）からなる第２のフィールドプレート電極３０９を形成する。なお、第２のフィールドプレート電極３０９の幅は、第１のフィールドプレート電極３０８の幅よりも狭いことが好ましい。ここで、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９の積層構造は、下から順に、Ｔｉ層、Ａｌ層、Ｔｉ層、Ａｌ層と形成されるため、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９との界面（Ａｌ層とＡｌ層の間）にＴｉ層が介在することとなる。
【００７１】
次に、図６Ｇ〜図６Ｍに示すように、図２Ｆ〜図２Ｌと同様の手順により、第２の保護膜３１０、開口部３１１、ゲート電極３１２、第３の保護膜３１３、開口部３１４、配線部３１５、第４の保護膜３１６、開口部３１７を順次形成する。
【００７２】
本実施形態では、図６Ｆに示すように、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９とが直接接続することになり、この点が第１の実施形態との主な相違点となる。なお、第１の実施形態と同様に、第１のフィールドプレート電極３０８及び第２のフィールドプレート電極３０９は、ソース電極３０５と電気的に接続されている。
【００７３】
（第４の実施形態）
以下、第４の実施形態に係る半導体装置の構造と製造方法を説明する。
【００７４】
（構造の説明）
図７Ａ及び図７Ｂはそれぞれ、第４の実施形態に係る半導体装置の断面図及び上面図を示す。
【００７５】
図７Ａに示す本実施形態と図１Ａに示す第１の実施形態との主な相違点は、本実施形態では、第１のフィールドプレート電極４０８と、第２のフィールドプレート電極として機能する配線部４１５とが、第２の保護膜４０９及び第３の保護膜４１２を介して形成されるために、第１の実施形態と比較して、２つのフィールドプレート電極間の距離が離れる点にある。ここで、第２の保護膜４０９の一部はゲート電極４１１の下に配置され、第２の保護膜４０９の厚さは、第３の保護膜４１２の厚さよりも薄くなることが好ましい。
【００７６】
なお、本実施形態の半導体装置における、基板４０１、第１の半導体層４０２、第２の半導体層４０３、ソース電極４０５、ドレイン電極４０６、第１の保護膜４０７、第１のフィールドプレート電極４０８、第２の保護膜４０９、ゲート電極４１１、第３の保護膜４１２、配線部４１４、４１５、第４の保護膜４１６及び開口部４１７の構成は、第１の実施形態の半導体装置における、基板１０１、第１の半導体層１０２、第２の半導体層１０３、ソース電極１０５、ドレイン電極１０６、第１の保護膜１０７、第１のフィールドプレート電極１０８、第２の保護膜１０９、ゲート電極１１１、第３の保護膜１１３、配線部１１５、第４の保護膜１１６及び開口部１１７の構成と同様であるので、説明は省略する。
【００７７】
このように構成される本実施形態における半導体装置の効果については、第１の実施形態と同様であるので、説明を省略する。
【００７８】
一方、図７Ｂは、図７Ａにおけるゲート電極４１１とソース電極４０５と第１のフィールドプレート電極４０８と第２のフィールドプレート電極（配線部）４１５と配線部４１４と第３の保護膜４１２とドレイン電極４０６の平面的な配置を示した図である。各電極の接続関係は、第１の実施形態と同様の構成を取ればよい。
【００７９】
（製造方法の説明）
図８Ａ〜図８Ｌはそれぞれ、第４の実施形態に係る半導体装置の製造工程の断面図を示す。
【００８０】
まず、図８Ａ〜図８Ｇに示す製造方法は、図２Ａ〜図２Ｇに示す製造方法と同様である。つまり、基板４０１上に、第１の半導体層４０２、第２の半導体層４０３、リセス部４０４、ソース電極４０５、ドレイン電極４０６、第１の保護膜４０７、第１のフィールドプレート電極４０８、第２の保護膜４０９、開口部４１０を順次形成する。
【００８１】
次に、図８Ｈに示すように、例えば、Ｎｉ／Ａｕ（膜厚約２００ｎｍ／約１．５μｍ）からなるゲート電極４１１を、開口部４１０を埋め込むように形成する。
【００８２】
次に、図８Ｉ〜図８Ｊに示すように、図２Ｉ〜図２Ｊと同様の手順により、第３の保護膜４１２、開口部４１３を順次形成する。
【００８３】
次に、図８Ｋに示すように、開口部４１３を埋め込むように例えばメッキ法により膜厚約５μｍのＡｕからなる配線部４１４を形成し、第１のフィールドプレート電極４０８の上側に配線部４１５を形成する。ここで、第１のフィールドプレート電極４０８及び配線部４１５は、ソース電極４０５と電気的に接続するものとする。
【００８４】
次に、図８Ｌに示すように、図２Ｌと同様の手順により、第４の保護膜４１６及び開口部４１７を形成する。
【００８５】
本実施形態では、図８Ｋに示すように、第１のフィールドプレート電極４０８と第２のフィールドプレート電極として機能する配線部４１５とが第２の保護膜４０９及び第３の保護膜４１２を介して形成されるため、第１の実施形態と比較して、２つのフィールドプレート電極間の距離が離れることとなる。この点が、第１の実施形態との主な相違点となる。
【産業上の利用可能性】
【００８６】
本発明によれば、電流コラプスの低減、Ｃｇｄの低減及びＲｇの低減による利得の向上に関して有用な効果が得られるため、高周波・大電力・高耐圧の電界効果トランジスタなどの半導体装置に有用である。
【符号の説明】
【００８７】
１０１  基板
１０２  第１の半導体層
１０３  第２の半導体層
１０４  リセス部
１０５  ソース電極
１０６  ドレイン電極
１０７  第１の保護膜
１０８  第１のフィールドプレート電極
１０９  第２の保護膜
１１０  開口部
１１１  ゲート電極
１１２  第２のフィールドプレート電極
１１３  第３の保護膜
１１４  開口部
１１５  配線部
１１６  第４の保護膜
１１７  開口部
２０１  基板
２０２  第１の半導体層
２０３  第２の半導体層
２０４  リセス部
２０５  ソース電極
２０６  ドレイン電極
２０７  第１の保護膜
２０８  第１のフィールドプレート電極
２０９  第２の保護膜
２１０  開口部
２１１  開口部
２１２  ゲート電極
２１３  第２のフィールドプレート電極
２１４  第３の保護膜
２１５  開口部
２１６  配線部
２１７  第４の保護膜
２１８  開口部
３０１  基板
３０２  第１の半導体層
３０３  第２の半導体層
３０４  リセス部
３０５  ソース電極
３０６  ドレイン電極
３０７  第１の保護膜
３０８  第１のフィールドプレート電極
３０９  第２のフィールドプレート電極
３１０  第２の保護膜
３１１  開口部
３１２  ゲート電極
３１３  第３の保護膜
３１４  開口部
３１５  配線部
３１６  第４の保護膜
３１７  開口部
４０１  基板
４０２  第１の半導体層
４０３  第２の半導体層
４０４  リセス部
４０５  ソース電極
４０６  ドレイン電極
４０７  第１の保護膜
４０８  第１のフィールドプレート電極
４０９  第２の保護膜
４１０  開口部
４１１  ゲート電極
４１２  第３の保護膜
４１３  開口部
４１４  配線部
４１５  配線部（第２のフィールドプレート電極）
４１６  第４の保護膜
４１７  開口部
【図１Ａ】
2014050054.tif 000003
【図１Ｂ】
2014050054.tif 000004
【図２Ａ】
2014050054.tif 000005
【図２Ｂ】
2014050054.tif 000006
【図２Ｃ】
2014050054.tif 000007
【図２Ｄ】
2014050054.tif 000008
【図２Ｅ】
2014050054.tif 000009
【図２Ｆ】
2014050054.tif 000010
【図２Ｇ】
2014050054.tif 000011
【図２Ｈ】
2014050054.tif 000012
【図２Ｉ】
2014050054.tif 000013
【図２Ｊ】
2014050054.tif 000014
【図２Ｋ】
2014050054.tif 000015
【図２Ｌ】
2014050054.tif 000016
【図３Ａ】
2014050054.tif 000017
【図３Ｂ】
2014050054.tif 000018
【図４Ａ】
2014050054.tif 000019
【図４Ｂ】
2014050054.tif 000020
【図４Ｃ】
2014050054.tif 000021
【図４Ｄ】
2014050054.tif 000022
【図４Ｅ】
2014050054.tif 000023
【図４Ｆ】
2014050054.tif 000024
【図４Ｇ】
2014050054.tif 000025
【図４Ｈ】
2014050054.tif 000026
【図４Ｉ】
2014050054.tif 000027
【図４Ｊ】
2014050054.tif 000028
【図４Ｋ】
2014050054.tif 000029
【図４Ｌ】
2014050054.tif 000030
【図４Ｍ】
2014050054.tif 000031
【図５Ａ】
2014050054.tif 000032
【図５Ｂ】
2014050054.tif 000033
【図６Ａ】
2014050054.tif 000034
【図６Ｂ】
2014050054.tif 000035
【図６Ｃ】
2014050054.tif 000036
【図６Ｄ】
2014050054.tif 000037
【図６Ｅ】
2014050054.tif 000038
【図６Ｆ】
2014050054.tif 000039
【図６Ｇ】
2014050054.tif 000040
【図６Ｈ】
2014050054.tif 000041
【図６Ｉ】
2014050054.tif 000042
【図６Ｊ】
2014050054.tif 000043
【図６Ｋ】
2014050054.tif 000044
【図６Ｌ】
2014050054.tif 000045
【図６Ｍ】
2014050054.tif 000046
【図７Ａ】
2014050054.tif 000047
【図７Ｂ】
2014050054.tif 000048
【図８Ａ】
2014050054.tif 000049
【図８Ｂ】
2014050054.tif 000050
【図８Ｃ】
2014050054.tif 000051
【図８Ｄ】
2014050054.tif 000052
【図８Ｅ】
2014050054.tif 000053
【図８Ｆ】
2014050054.tif 000054
【図８Ｇ】
2014050054.tif 000055
【図８Ｈ】
2014050054.tif 000056
【図８Ｉ】
2014050054.tif 000057
【図８Ｊ】
2014050054.tif 000058
【図８Ｋ】
2014050054.tif 000059
【図８Ｌ】
2014050054.tif 000060
【国際調査報告】
2014050054.tif 000061
2014050054.tif 000062
2014050054.tif 000063
2014050054.tif 000064